--- /srv/rebuilderd/tmp/rebuilderdJpElCW/inputs/scip_10.0.1+ds-1_armhf.deb +++ /srv/rebuilderd/tmp/rebuilderdJpElCW/out/scip_10.0.1+ds-1_armhf.deb ├── file list │ @@ -1,3 +1,3 @@ │ -rw-r--r-- 0 0 0 4 2026-02-26 03:45:19.000000 debian-binary │ -rw-r--r-- 0 0 0 1056 2026-02-26 03:45:19.000000 control.tar.xz │ --rw-r--r-- 0 0 0 4324752 2026-02-26 03:45:19.000000 data.tar.xz │ +-rw-r--r-- 0 0 0 4324560 2026-02-26 03:45:19.000000 data.tar.xz ├── control.tar.xz │ ├── control.tar │ │ ├── ./md5sums │ │ │ ├── ./md5sums │ │ │ │┄ Files differ ├── data.tar.xz │ ├── data.tar │ │ ├── file list │ │ │ @@ -6,8 +6,8 @@ │ │ │ drwxr-xr-x 0 root (0) root (0) 0 2026-02-26 03:45:19.000000 ./usr/share/doc/ │ │ │ drwxr-xr-x 0 root (0) root (0) 0 2026-02-26 03:45:19.000000 ./usr/share/doc/scip/ │ │ │ -rw-r--r-- 0 root (0) root (0) 383 2026-02-26 03:45:19.000000 ./usr/share/doc/scip/changelog.Debian.gz │ │ │ -rw-r--r-- 0 root (0) root (0) 192323 2026-01-30 20:53:07.000000 ./usr/share/doc/scip/changelog.gz │ │ │ -rw-r--r-- 0 root (0) root (0) 6596 2026-02-26 02:51:59.000000 ./usr/share/doc/scip/copyright │ │ │ drwxr-xr-x 0 root (0) root (0) 0 2026-02-26 03:45:19.000000 ./usr/share/man/ │ │ │ drwxr-xr-x 0 root (0) root (0) 0 2026-02-26 03:45:19.000000 ./usr/share/man/man1/ │ │ │ --rw-r--r-- 0 root (0) root (0) 1440 2026-02-26 03:45:19.000000 ./usr/share/man/man1/scip.1.gz │ │ │ +-rw-r--r-- 0 root (0) root (0) 1445 2026-02-26 03:45:19.000000 ./usr/share/man/man1/scip.1.gz │ │ ├── ./usr/bin/scip │ │ │┄ File has been modified after NT_GNU_BUILD_ID has been applied. │ │ │ ├── readelf --wide --program-header {} │ │ │ │ @@ -1,23 +1,23 @@ │ │ │ │ │ │ │ │ Elf file type is DYN (Position-Independent Executable file) │ │ │ │ Entry point 0x131d5 │ │ │ │ There are 11 program headers, starting at offset 52 │ │ │ │ │ │ │ │ Program Headers: │ │ │ │ Type Offset VirtAddr PhysAddr FileSiz MemSiz Flg Align │ │ │ │ - ARM_EXIDX 0x87b8b0 0x0087b8b0 0x0087b8b0 0x05908 0x05908 R 0x4 │ │ │ │ + ARM_EXIDX 0x87b8b8 0x0087b8b8 0x0087b8b8 0x05908 0x05908 R 0x4 │ │ │ │ PHDR 0x000034 0x00000034 0x00000034 0x00160 0x00160 R 0x4 │ │ │ │ INTERP 0x0001b8 0x000001b8 0x000001b8 0x00019 0x00019 R 0x1 │ │ │ │ [Requesting program interpreter: /lib/ld-linux-armhf.so.3] │ │ │ │ - LOAD 0x000000 0x00000000 0x00000000 0x8811dc 0x8811dc R E 0x10000 │ │ │ │ + LOAD 0x000000 0x00000000 0x00000000 0x8811e4 0x8811e4 R E 0x10000 │ │ │ │ LOAD 0x88a128 0x0089a128 0x0089a128 0x06284 0x0767c RW 0x10000 │ │ │ │ DYNAMIC 0x88e8b8 0x0089e8b8 0x0089e8b8 0x00158 0x00158 RW 0x4 │ │ │ │ NOTE 0x000194 0x00000194 0x00000194 0x00024 0x00024 R 0x4 │ │ │ │ - NOTE 0x8811bc 0x008811bc 0x008811bc 0x00020 0x00020 R 0x4 │ │ │ │ + NOTE 0x8811c4 0x008811c4 0x008811c4 0x00020 0x00020 R 0x4 │ │ │ │ TLS 0x88a128 0x0089a128 0x0089a128 0x00008 0x00040 R 0x8 │ │ │ │ GNU_STACK 0x000000 0x00000000 0x00000000 0x00000 0x00000 RW 0x10 │ │ │ │ GNU_RELRO 0x88a128 0x0089a128 0x0089a128 0x05ed8 0x05ed8 R 0x1 │ │ │ │ │ │ │ │ Section to Segment mapping: │ │ │ │ Segment Sections... │ │ │ │ 00 .ARM.exidx │ │ │ ├── readelf --wide --sections {} │ │ │ │ @@ -12,19 +12,19 @@ │ │ │ │ [ 7] .gnu.version_r VERNEED 00006238 006238 000210 00 A 5 6 4 │ │ │ │ [ 8] .rel.dyn REL 00006448 006448 00a290 08 A 4 0 4 │ │ │ │ [ 9] .rel.plt REL 000106d8 0106d8 000c80 08 AI 4 25 4 │ │ │ │ [10] .init PROGBITS 00011358 011358 00000c 00 AX 0 0 4 │ │ │ │ [11] .plt PROGBITS 00011364 011364 0013e0 04 AX 0 0 4 │ │ │ │ [12] .text PROGBITS 00012748 012748 7ca074 00 AX 0 0 8 │ │ │ │ [13] .fini PROGBITS 007dc7bc 7dc7bc 000008 00 AX 0 0 4 │ │ │ │ - [14] .rodata PROGBITS 007dc7c8 7dc7c8 0783a8 00 A 0 0 8 │ │ │ │ - [15] .ARM.extab PROGBITS 00854b70 854b70 026d3e 00 A 0 0 4 │ │ │ │ - [16] .ARM.exidx ARM_EXIDX 0087b8b0 87b8b0 005908 00 AL 12 0 4 │ │ │ │ - [17] .eh_frame PROGBITS 008811b8 8811b8 000004 00 A 0 0 4 │ │ │ │ - [18] .note.ABI-tag NOTE 008811bc 8811bc 000020 00 A 0 0 4 │ │ │ │ + [14] .rodata PROGBITS 007dc7c8 7dc7c8 0783b0 00 A 0 0 8 │ │ │ │ + [15] .ARM.extab PROGBITS 00854b78 854b78 026d3e 00 A 0 0 4 │ │ │ │ + [16] .ARM.exidx ARM_EXIDX 0087b8b8 87b8b8 005908 00 AL 12 0 4 │ │ │ │ + [17] .eh_frame PROGBITS 008811c0 8811c0 000004 00 A 0 0 4 │ │ │ │ + [18] .note.ABI-tag NOTE 008811c4 8811c4 000020 00 A 0 0 4 │ │ │ │ [19] .tdata PROGBITS 0089a128 88a128 000008 00 WAT 0 0 8 │ │ │ │ [20] .tbss NOBITS 0089a130 88a130 000038 00 WAT 0 0 4 │ │ │ │ [21] .init_array INIT_ARRAY 0089a130 88a130 000028 04 WA 0 0 4 │ │ │ │ [22] .fini_array FINI_ARRAY 0089a158 88a158 000004 04 WA 0 0 4 │ │ │ │ [23] .data.rel.ro PROGBITS 0089a15c 88a15c 00475c 00 WA 0 0 4 │ │ │ │ [24] .dynamic DYNAMIC 0089e8b8 88e8b8 000158 08 WA 5 0 4 │ │ │ │ [25] .got PROGBITS 0089ea10 88ea10 0015ec 04 WA 0 0 4 │ │ │ ├── readelf --wide --symbols {} │ │ │ │ @@ -488,25 +488,25 @@ │ │ │ │ 484: 0089d1c0 8 OBJECT WEAK DEFAULT 23 _ZTIN5Ipopt16ReferencedObjectE │ │ │ │ 485: 0025cd41 18 FUNC WEAK DEFAULT 12 _ZN5Ipopt7Journal6PrintfENS_16EJournalCategoryENS_13EJournalLevelEPKcSt9__va_list │ │ │ │ 486: 0089d1c8 8 OBJECT WEAK DEFAULT 23 _ZTIN5Ipopt14IpoptExceptionE │ │ │ │ 487: 0025cd6d 2 FUNC WEAK DEFAULT 12 _ZN5Ipopt4TNLP17finalize_metadataEiRKSt3mapINSt7__cxx1112basic_stringIcSt11char_traitsIcESaIcEEESt6vectorIS7_SaIS7_EESt4lessIS7_ESaISt4pairIKS7_SA_EEERKS1_IS7_S8_IiSaIiEESC_SaISD_ISE_SL_EEERKS1_IS7_S8_IdSaIdEESC_SaISD_ISE_SS_EEEiSJ_SQ_SX_ │ │ │ │ 488: 0025d5f9 188 FUNC WEAK DEFAULT 12 _ZNSt6vectorINSt7__cxx1112basic_stringIcSt11char_traitsIcESaIcEEESaIS5_EE7reserveEj │ │ │ │ 489: 007d5c0d 4 FUNC GLOBAL DEFAULT 12 tss_delete │ │ │ │ 490: 007d5a8d 26 FUNC GLOBAL DEFAULT 12 cnd_wait │ │ │ │ - 491: 0084c078 14 OBJECT WEAK DEFAULT 14 _ZTSN5Ipopt4TNLPE │ │ │ │ + 491: 0084c080 14 OBJECT WEAK DEFAULT 14 _ZTSN5Ipopt4TNLPE │ │ │ │ 492: 00376309 316 FUNC GLOBAL DEFAULT 12 xlp_alloc │ │ │ │ 493: 0025cec1 14 FUNC WEAK DEFAULT 12 _ZN5Ipopt16IpoptApplication7OptionsEv │ │ │ │ 494: 007d5a19 26 FUNC GLOBAL DEFAULT 12 mtx_unlock │ │ │ │ 495: 007d593d 120 FUNC GLOBAL DEFAULT 12 mtx_init │ │ │ │ 496: 0025cd61 4 FUNC WEAK DEFAULT 12 _ZN5Ipopt4TNLP23get_variables_linearityEiPNS0_13LinearityTypeE │ │ │ │ 497: 007d5a71 26 FUNC GLOBAL DEFAULT 12 cnd_broadcast │ │ │ │ 498: 0025d061 272 FUNC WEAK DEFAULT 12 _ZN5Ipopt16IpoptApplication10InitializeEPKcb │ │ │ │ 499: 007d59b5 4 FUNC GLOBAL DEFAULT 12 mtx_destroy │ │ │ │ 500: 007d5aa9 32 FUNC GLOBAL DEFAULT 12 cnd_timedwait │ │ │ │ - 501: 0084c088 30 OBJECT WEAK DEFAULT 14 _ZTSN5Ipopt8IpoptNLP10Eval_ErrorE │ │ │ │ + 501: 0084c090 30 OBJECT WEAK DEFAULT 14 _ZTSN5Ipopt8IpoptNLP10Eval_ErrorE │ │ │ │ 502: 007d5a35 28 FUNC GLOBAL DEFAULT 12 cnd_init │ │ │ │ 503: 0025cd69 4 FUNC WEAK DEFAULT 12 _ZN5Ipopt4TNLP22get_warm_start_iterateERNS_14IteratesVectorE │ │ │ │ 504: 00377ee9 196 FUNC GLOBAL DEFAULT 12 xlp_getclass │ │ │ │ 505: 0025d351 208 FUNC WEAK DEFAULT 12 _ZN5Ipopt16RegisteredOptionD2Ev │ │ │ │ 506: 00376465 4100 FUNC GLOBAL DEFAULT 12 xlp_addcon_term │ │ │ │ 507: 007d5bf1 26 FUNC GLOBAL DEFAULT 12 tss_create │ │ │ │ 508: 003780dd 304 FUNC GLOBAL DEFAULT 12 xlp_getupper │ │ │ │ @@ -514,16 +514,16 @@ │ │ │ │ 510: 0025d171 480 FUNC WEAK DEFAULT 12 _ZN5Ipopt17RegisteredOptionsD0Ev │ │ │ │ 511: 0025cd65 4 FUNC WEAK DEFAULT 12 _ZN5Ipopt4TNLP25get_constraints_linearityEiPNS0_13LinearityTypeE │ │ │ │ 512: 00376449 28 FUNC GLOBAL DEFAULT 12 xlp_conname_exists │ │ │ │ 513: 0025ced1 14 FUNC WEAK DEFAULT 12 _ZN5Ipopt16IpoptApplication5JnlstEv │ │ │ │ 514: 007d5b51 18 FUNC GLOBAL DEFAULT 12 thrd_exit │ │ │ │ 515: 0089d1d0 12 OBJECT WEAK DEFAULT 23 _ZTIN5Ipopt4TNLPE │ │ │ │ 516: 0025cd75 4 FUNC WEAK DEFAULT 12 _ZNK5Ipopt16RegisteredOption16ShortDescriptionB5cxx11Ev │ │ │ │ - 517: 0084c040 27 OBJECT WEAK DEFAULT 14 _ZTSN5Ipopt16ReferencedObjectE │ │ │ │ - 518: 0084c05c 25 OBJECT WEAK DEFAULT 14 _ZTSN5Ipopt14IpoptExceptionE │ │ │ │ + 517: 0084c048 27 OBJECT WEAK DEFAULT 14 _ZTSN5Ipopt16ReferencedObjectE │ │ │ │ + 518: 0084c064 25 OBJECT WEAK DEFAULT 14 _ZTSN5Ipopt14IpoptExceptionE │ │ │ │ 519: 00378249 1344 FUNC GLOBAL DEFAULT 12 xlp_addtoobj │ │ │ │ 520: 007d59b9 26 FUNC GLOBAL DEFAULT 12 mtx_lock │ │ │ │ 521: 00377469 1856 FUNC GLOBAL DEFAULT 12 xlp_addvar │ │ │ │ 522: 007d59fd 28 FUNC GLOBAL DEFAULT 12 mtx_trylock │ │ │ │ 523: 00376445 2 FUNC GLOBAL DEFAULT 12 xlp_free │ │ │ │ 524: 0025cd2d 18 FUNC WEAK DEFAULT 12 _ZN5Ipopt7Journal5PrintENS_16EJournalCategoryENS_13EJournalLevelEPKc │ │ │ │ 525: 0037820d 60 FUNC GLOBAL DEFAULT 12 xlp_setobj │ │ │ ├── readelf --wide --notes {} │ │ │ │ @@ -1,8 +1,8 @@ │ │ │ │ │ │ │ │ Displaying notes found in: .note.gnu.build-id │ │ │ │ Owner Data size Description │ │ │ │ - GNU 0x00000014 NT_GNU_BUILD_ID (unique build ID bitstring) Build ID: c40148e3fd5c52571f4f28b8e978985446a4c6cf │ │ │ │ + GNU 0x00000014 NT_GNU_BUILD_ID (unique build ID bitstring) Build ID: 34a704210d309eeb235ea3666f99bb02632703cd │ │ │ │ │ │ │ │ Displaying notes found in: .note.ABI-tag │ │ │ │ Owner Data size Description │ │ │ │ GNU 0x00000010 NT_GNU_ABI_TAG (ABI version tag) OS: Linux, ABI: 3.2.0 │ │ │ ├── strings --all --bytes=8 {} │ │ │ │ @@ -3534,15 +3534,15 @@ │ │ │ │ H{DyDxD5 │ │ │ │ H{DyDxD5 │ │ │ │ H{DyDxD5 │ │ │ │ I H{DyDxD5 │ │ │ │ H{DyDxD5 │ │ │ │ scip.set │ │ │ │ ARCH=armv8l │ │ │ │ - OSTYPE=Linux-6.12.73+deb13-arm64 │ │ │ │ + OSTYPE=Linux-6.12.73+deb13-cloud-arm64 │ │ │ │ COMP=GNU 15.2.0 │ │ │ │ BUILD=Release │ │ │ │ CHECKSTAGE=AUTO │ │ │ │ DEBUGSOL=OFF │ │ │ │ EXPRINT=none │ │ │ │ SYM=nauty │ │ │ │ CONOPT=OFF │ │ │ ├── objdump --line-numbers --disassemble --demangle --reloc --no-show-raw-insn --section=.text {} │ │ │ │ @@ -6,15 +6,15 @@ │ │ │ │ 00012748 : │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl feb69954 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ stcmi 15, cr0, [r3, #-896]! @ 0xfffffc80 │ │ │ │ addlt r4, r3, r6, lsl #12 │ │ │ │ @ instruction: 0xf7ff2024 │ │ │ │ - blmi 88ca28 │ │ │ │ + blmi 88ca28 │ │ │ │ @ instruction: 0x4607447d │ │ │ │ ldcne 6, cr4, [r1, #-16]! │ │ │ │ movwcc r5, #35051 @ 0x88eb │ │ │ │ blcc 150894 │ │ │ │ @ instruction: 0xf7ff4638 │ │ │ │ blmi 74e638 │ │ │ │ stmiapl fp!, {r4, r5, r8, fp, sp, lr}^ │ │ │ │ @@ -114,15 +114,15 @@ │ │ │ │ ldrdeq r0, [r0], -r4 │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl feb69b04 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ stcmi 15, cr0, [r3, #-896]! @ 0xfffffc80 │ │ │ │ addlt r4, r3, r6, lsl #12 │ │ │ │ @ instruction: 0xf7fe2024 │ │ │ │ - blmi 88e878 │ │ │ │ + blmi 88e878 │ │ │ │ @ instruction: 0x4607447d │ │ │ │ ldcne 6, cr4, [r1, #-16]! │ │ │ │ movwcc r5, #35051 @ 0x88eb │ │ │ │ blcc 150a44 │ │ │ │ @ instruction: 0xf7ff4638 │ │ │ │ blmi 74d8d8 │ │ │ │ stmiapl fp!, {r4, r5, r8, fp, sp, lr}^ │ │ │ │ @@ -348,188 +348,188 @@ │ │ │ │ bl feb69ea4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ blmi 116c8c │ │ │ │ stmdbmi r4, {r0, r1, r3, r4, r5, r6, r9, sp} │ │ │ │ ldrbtmi r4, [fp], #-2052 @ 0xfffff7fc │ │ │ │ ldrbtmi r4, [r8], #-1145 @ 0xfffffb87 │ │ │ │ stc 7, cr15, [r6, #-1016]! @ 0xfffffc08 │ │ │ │ - addeq r7, r3, lr, lsl #30 │ │ │ │ - addeq r7, r3, r8, lsr pc │ │ │ │ - addeq r7, r3, lr, asr #30 │ │ │ │ + addeq r7, r3, r6, lsl pc │ │ │ │ + addeq r7, r3, r0, asr #30 │ │ │ │ + addeq r7, r3, r6, asr pc │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r8 │ │ │ │ bl feb69ed0 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ blmi 116cb8 │ │ │ │ stmdbmi r4, {r0, r1, r3, r4, r5, r6, r9, sp} │ │ │ │ ldrbtmi r4, [fp], #-2052 @ 0xfffff7fc │ │ │ │ ldrbtmi r4, [r8], #-1145 @ 0xfffffb87 │ │ │ │ ldc 7, cr15, [r0, #-1016] @ 0xfffffc08 │ │ │ │ - addeq r7, r3, r2, ror #29 │ │ │ │ - addeq r7, r3, ip, lsl #30 │ │ │ │ - addeq r7, r3, r2, lsr #30 │ │ │ │ + addeq r7, r3, sl, ror #29 │ │ │ │ + addeq r7, r3, r4, lsl pc │ │ │ │ + addeq r7, r3, sl, lsr #30 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r8 │ │ │ │ bl feb69efc │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ blmi 156ce4 │ │ │ │ adcsvc pc, ip, #1325400064 @ 0x4f000000 │ │ │ │ stmdami r5, {r2, r8, fp, lr} │ │ │ │ ldrbtmi r4, [r9], #-1147 @ 0xfffffb85 │ │ │ │ @ instruction: 0xf7fe4478 │ │ │ │ svclt 0x0000ecfa │ │ │ │ - addeq r8, r3, ip, ror #3 │ │ │ │ - addeq r8, r3, r6, lsr r2 │ │ │ │ - addeq r8, r3, ip, asr #4 │ │ │ │ + strdeq r8, [r3], r4 │ │ │ │ + addeq r8, r3, lr, lsr r2 │ │ │ │ + addeq r8, r3, r4, asr r2 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r8 │ │ │ │ bl feb69f2c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ blmi 156d14 │ │ │ │ sbcsvc pc, r1, #1325400064 @ 0x4f000000 │ │ │ │ stmdami r5, {r2, r8, fp, lr} │ │ │ │ ldrbtmi r4, [r9], #-1147 @ 0xfffffb85 │ │ │ │ @ instruction: 0xf7fe4478 │ │ │ │ svclt 0x0000ece2 │ │ │ │ - addeq r8, r3, r8, lsr r2 │ │ │ │ - addeq r8, r3, r6, lsl #4 │ │ │ │ - addeq r8, r3, ip, ror r2 │ │ │ │ + addeq r8, r3, r0, asr #4 │ │ │ │ + addeq r8, r3, lr, lsl #4 │ │ │ │ + addeq r8, r3, r4, lsl #5 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r8 │ │ │ │ bl feb69f5c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ blmi 156d44 │ │ │ │ rsbsne pc, pc, #64, 4 │ │ │ │ stmdami r5, {r2, r8, fp, lr} │ │ │ │ ldrbtmi r4, [r9], #-1147 @ 0xfffffb85 │ │ │ │ @ instruction: 0xf7fe4478 │ │ │ │ svclt 0x0000ecca │ │ │ │ - addeq r8, r3, r4, ror #4 │ │ │ │ - ldrdeq r8, [r3], r6 │ │ │ │ - @ instruction: 0x008382b4 │ │ │ │ + addeq r8, r3, ip, ror #4 │ │ │ │ + ldrdeq r8, [r3], lr │ │ │ │ + @ instruction: 0x008382bc │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r8 │ │ │ │ bl feb69f8c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ blmi 156d74 │ │ │ │ adcsvc pc, r9, #1325400064 @ 0x4f000000 │ │ │ │ stmdami r5, {r2, r8, fp, lr} │ │ │ │ ldrbtmi r4, [r9], #-1147 @ 0xfffffb85 │ │ │ │ @ instruction: 0xf7fe4478 │ │ │ │ svclt 0x0000ecb2 │ │ │ │ - umulleq r8, r3, r8, r2 │ │ │ │ - addeq r8, r3, r6, lsr #3 │ │ │ │ - @ instruction: 0x008381bc │ │ │ │ + addeq r8, r3, r0, lsr #5 │ │ │ │ + addeq r8, r3, lr, lsr #3 │ │ │ │ + addeq r8, r3, r4, asr #3 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r8 │ │ │ │ bl feb69fbc │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ blmi 116da4 │ │ │ │ stmdbmi r4, {r0, r1, r3, r4, r5, r6, r9, sp} │ │ │ │ ldrbtmi r4, [fp], #-2052 @ 0xfffff7fc │ │ │ │ ldrbtmi r4, [r8], #-1145 @ 0xfffffb87 │ │ │ │ ldc 7, cr15, [sl], {254} @ 0xfe │ │ │ │ - addeq r8, r3, sl, lsr #5 │ │ │ │ - addeq r7, r3, r0, lsr #28 │ │ │ │ - addeq r7, r3, r6, lsr lr │ │ │ │ + @ instruction: 0x008382b2 │ │ │ │ + addeq r7, r3, r8, lsr #28 │ │ │ │ + addeq r7, r3, lr, lsr lr │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r8 │ │ │ │ bl feb69fe8 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ blmi 116dd0 │ │ │ │ stmdbmi r4, {r0, r1, r3, r4, r5, r6, r9, sp} │ │ │ │ ldrbtmi r4, [fp], #-2052 @ 0xfffff7fc │ │ │ │ ldrbtmi r4, [r8], #-1145 @ 0xfffffb87 │ │ │ │ stc 7, cr15, [r4], {254} @ 0xfe │ │ │ │ - addeq r8, r3, sl, lsr #5 │ │ │ │ - strdeq r7, [r3], r4 │ │ │ │ - addeq r7, r3, sl, lsl #28 │ │ │ │ + @ instruction: 0x008382b2 │ │ │ │ + strdeq r7, [r3], ip │ │ │ │ + addeq r7, r3, r2, lsl lr │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r8 │ │ │ │ bl feb6a014 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ blmi 116dfc │ │ │ │ stmdbmi r4, {r0, r1, r3, r4, r5, r6, r9, sp} │ │ │ │ ldrbtmi r4, [fp], #-2052 @ 0xfffff7fc │ │ │ │ ldrbtmi r4, [r8], #-1145 @ 0xfffffb87 │ │ │ │ stcl 7, cr15, [lr], #-1016 @ 0xfffffc08 │ │ │ │ - @ instruction: 0x008382ba │ │ │ │ - addeq r7, r3, r8, asr #27 │ │ │ │ - ldrdeq r7, [r3], lr │ │ │ │ + addeq r8, r3, r2, asr #5 │ │ │ │ + ldrdeq r7, [r3], r0 │ │ │ │ + addeq r7, r3, r6, ror #27 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r8 │ │ │ │ bl feb6a040 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ blmi 116e28 │ │ │ │ stmdbmi r4, {r1, r5, r6, r9, sp} │ │ │ │ ldrbtmi r4, [fp], #-2052 @ 0xfffff7fc │ │ │ │ ldrbtmi r4, [r8], #-1145 @ 0xfffffb87 │ │ │ │ mrrc 7, 15, pc, r8, cr14 @ │ │ │ │ - @ instruction: 0x008382be │ │ │ │ - addeq r8, r3, r8, ror #6 │ │ │ │ - addeq r8, r3, lr, ror r3 │ │ │ │ + addeq r8, r3, r6, asr #5 │ │ │ │ + addeq r8, r3, r0, ror r3 │ │ │ │ + addeq r8, r3, r6, lsl #7 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r8 │ │ │ │ bl feb6a06c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ blmi 156e54 │ │ │ │ rscsvc pc, r0, #1325400064 @ 0x4f000000 │ │ │ │ stmdami r5, {r2, r8, fp, lr} │ │ │ │ ldrbtmi r4, [r9], #-1147 @ 0xfffffb85 │ │ │ │ @ instruction: 0xf7fe4478 │ │ │ │ svclt 0x0000ec42 │ │ │ │ - addeq r8, r3, r8, ror r3 │ │ │ │ - strdeq r8, [r3], lr │ │ │ │ - addeq r8, r3, ip, lsl r4 │ │ │ │ + addeq r8, r3, r0, lsl #7 │ │ │ │ + addeq r8, r3, r6, lsl #8 │ │ │ │ + addeq r8, r3, r4, lsr #8 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r8 │ │ │ │ bl feb6a09c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ blmi 156e84 │ │ │ │ sbcsvc pc, r3, #1325400064 @ 0x4f000000 │ │ │ │ stmdami r5, {r2, r8, fp, lr} │ │ │ │ ldrbtmi r4, [r9], #-1147 @ 0xfffffb85 │ │ │ │ @ instruction: 0xf7fe4478 │ │ │ │ svclt 0x0000ec2a │ │ │ │ - addeq r8, r3, r4, lsl #8 │ │ │ │ - addeq r8, r3, lr, asr #7 │ │ │ │ - addeq r8, r3, r0, lsl #9 │ │ │ │ + addeq r8, r3, ip, lsl #8 │ │ │ │ + ldrdeq r8, [r3], r6 │ │ │ │ + addeq r8, r3, r8, lsl #9 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r8 │ │ │ │ bl feb6a0cc │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ blmi 116eb4 │ │ │ │ stmdbmi r4, {r2, r3, r4, r6, r9, sp} │ │ │ │ ldrbtmi r4, [fp], #-2052 @ 0xfffff7fc │ │ │ │ ldrbtmi r4, [r8], #-1145 @ 0xfffffb87 │ │ │ │ ldc 7, cr15, [r2], {254} @ 0xfe │ │ │ │ - addeq r8, r3, sl, ror #8 │ │ │ │ - ldrdeq r8, [r3], ip │ │ │ │ - strdeq r8, [r3], r2 │ │ │ │ + addeq r8, r3, r2, ror r4 │ │ │ │ + addeq r8, r3, r4, ror #5 │ │ │ │ + strdeq r8, [r3], sl │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r8 │ │ │ │ bl feb6a0f8 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ blmi 116ee0 │ │ │ │ stmdbmi r4, {r1, r2, r4, r6, r7, r9, sp} │ │ │ │ ldrbtmi r4, [fp], #-2052 @ 0xfffff7fc │ │ │ │ ldrbtmi r4, [r8], #-1145 @ 0xfffffb87 │ │ │ │ bl fff50f08 │ │ │ │ - ldrdeq r8, [r3], lr │ │ │ │ - addeq r8, r3, r4, ror r3 │ │ │ │ - addeq r8, r3, lr, asr r5 │ │ │ │ + addeq r8, r3, r6, ror #9 │ │ │ │ + addeq r8, r3, ip, ror r3 │ │ │ │ + addeq r8, r3, r6, ror #10 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r8 │ │ │ │ bl feb6a124 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ blmi 116f0c │ │ │ │ stmdbmi r4, {r0, r2, r3, r4, r5, r9, sp} │ │ │ │ ldrbtmi r4, [fp], #-2052 @ 0xfffff7fc │ │ │ │ ldrbtmi r4, [r8], #-1145 @ 0xfffffb87 │ │ │ │ bl ff9d0f34 │ │ │ │ - addeq r8, r3, lr, lsr r5 │ │ │ │ - @ instruction: 0x00837cb8 │ │ │ │ - addeq r7, r3, r2, lsr #29 │ │ │ │ + addeq r8, r3, r6, asr #10 │ │ │ │ + addeq r7, r3, r0, asr #25 │ │ │ │ + addeq r7, r3, sl, lsr #29 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r8 │ │ │ │ bl feb6a150 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ blmi 116f38 │ │ │ │ stmdbmi r4, {r0, r1, r3, r4, r5, r6, r9, sp} │ │ │ │ ldrbtmi r4, [fp], #-2052 @ 0xfffff7fc │ │ │ │ ldrbtmi r4, [r8], #-1145 @ 0xfffffb87 │ │ │ │ bl ff450f60 │ │ │ │ - addeq r8, r3, r6, lsr #22 │ │ │ │ - addeq r7, r3, ip, lsl #25 │ │ │ │ - addeq r7, r3, r2, lsr #25 │ │ │ │ + addeq r8, r3, lr, lsr #22 │ │ │ │ + umulleq r7, r3, r4, ip │ │ │ │ + addeq r7, r3, sl, lsr #25 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r8 │ │ │ │ bl feb6a17c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0x460c0ff0 │ │ │ │ strmi r4, [r5], -sl, lsl #18 │ │ │ │ ldrbtmi r2, [r9], #-15 │ │ │ │ stcl 7, cr15, [lr], #1016 @ 0x3f8 │ │ │ │ @@ -1094,25 +1094,25 @@ │ │ │ │ bicsvs r2, r1, r0, lsl #2 │ │ │ │ smlabtne r5, r2, r9, lr │ │ │ │ addvs lr, r1, r3, ror #15 │ │ │ │ @ instruction: 0xf505e7f8 │ │ │ │ @ instruction: 0xf5055780 │ │ │ │ ldrcc r5, [r0, -r0, lsl #17] │ │ │ │ svclt 0x0000e6f0 │ │ │ │ - rsbseq r9, ip, sl, asr r2 │ │ │ │ - rsbseq r9, ip, lr, ror #4 │ │ │ │ - ldrhteq r9, [ip], #-42 @ 0xffffffd6 │ │ │ │ - ldrshteq r9, [ip], #-30 @ 0xffffffe2 │ │ │ │ - rsbseq r9, ip, r2, lsl r2 │ │ │ │ - rsbseq r9, ip, r2, lsr r2 │ │ │ │ + rsbseq r9, ip, r2, ror #4 │ │ │ │ + rsbseq r9, ip, r6, ror r2 │ │ │ │ + rsbseq r9, ip, r2, asr #5 │ │ │ │ + rsbseq r9, ip, r6, lsl #4 │ │ │ │ + rsbseq r9, ip, sl, lsl r2 │ │ │ │ + rsbseq r9, ip, sl, lsr r2 │ │ │ │ ldrbmi r2, [r0, -r0]! │ │ │ │ andcs r4, r1, r2, lsl #18 │ │ │ │ @ instruction: 0xf7fe4479 │ │ │ │ svclt 0x0000bd4f │ │ │ │ - ldrshteq r9, [ip], #-16 │ │ │ │ + ldrshteq r9, [ip], #-24 @ 0xffffffe8 │ │ │ │ svclt 0x00004770 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ svclt 0x00004770 │ │ │ │ mvnsmi lr, sp, lsr #18 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e8f8cc │ │ │ │ @@ -1126,15 +1126,15 @@ │ │ │ │ pop {r5, r9, sl, lr} │ │ │ │ @ instruction: 0x463881f0 │ │ │ │ @ instruction: 0xf0044641 │ │ │ │ stmdami r3, {r0, r1, r2, r3, r4, r6, r7, r8, fp, ip, sp, lr, pc} │ │ │ │ movwcs pc, #27557 @ 0x6ba5 @ │ │ │ │ @ instruction: 0xf0044478 │ │ │ │ @ instruction: 0xe7f1fa99 │ │ │ │ - rsbseq r9, ip, r8, lsl r1 │ │ │ │ + rsbseq r9, ip, r0, lsr #2 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl feb6aaf0 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ stmdacs r1, {r3, r5, r6, r7, r8, r9, sl, fp} │ │ │ │ svclt 0x0038b082 │ │ │ │ strmi r2, [sp], -r1 │ │ │ │ ldrmi r4, [r6], -r4, lsl #12 │ │ │ │ @@ -1144,15 +1144,15 @@ │ │ │ │ @ instruction: 0x4631bd70 │ │ │ │ strtmi r9, [r8], -r1 │ │ │ │ @ instruction: 0xf9bcf004 │ │ │ │ blls 6592c │ │ │ │ ldrbtmi r4, [r8], #-1570 @ 0xfffff9de │ │ │ │ blx 1dcf938 │ │ │ │ strb r9, [pc, r1, lsl #22]! │ │ │ │ - ldrsbteq r9, [ip], #-2 │ │ │ │ + ldrsbteq r9, [ip], #-10 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl feb6ab38 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ blx 578e2 │ │ │ │ addlt pc, r2, r0, lsl #8 │ │ │ │ @ instruction: 0x4615461e │ │ │ │ svclt 0x00382c01 │ │ │ │ @@ -1163,15 +1163,15 @@ │ │ │ │ @ instruction: 0x4631bd70 │ │ │ │ strtmi r9, [r8], -r1 │ │ │ │ @ instruction: 0xf996f004 │ │ │ │ blls 65978 │ │ │ │ ldrbtmi r4, [r8], #-1570 @ 0xfffff9de │ │ │ │ blx 144f984 │ │ │ │ strb r9, [pc, r1, lsl #22]! │ │ │ │ - rsbseq r9, ip, r6, lsl #1 │ │ │ │ + rsbseq r9, ip, lr, lsl #1 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl feb6ab84 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ stmdbcs r1, {r3, r5, r6, r7, r8, r9, sl, fp} │ │ │ │ svclt 0x0038b082 │ │ │ │ ldrmi r2, [lr], -r1, lsl #2 │ │ │ │ @ instruction: 0x460c4615 │ │ │ │ @@ -1181,15 +1181,15 @@ │ │ │ │ @ instruction: 0x4631bd70 │ │ │ │ strtmi r9, [r8], -r1 │ │ │ │ @ instruction: 0xf972f004 │ │ │ │ blls 659c0 │ │ │ │ ldrbtmi r4, [r8], #-1570 @ 0xfffff9de │ │ │ │ blx b4f9cc │ │ │ │ strb r9, [pc, r1, lsl #22]! │ │ │ │ - rsbseq r9, ip, sl, lsl r1 │ │ │ │ + rsbseq r9, ip, r2, lsr #2 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl feb6abcc │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ blx 97976 │ │ │ │ addlt pc, r3, r1, lsl #8 │ │ │ │ stccs 6, cr4, [r1], {29} │ │ │ │ strcs fp, [r1], #-3896 @ 0xfffff0c8 │ │ │ │ @@ -1200,15 +1200,15 @@ │ │ │ │ andls r9, r1, r6, lsl #18 │ │ │ │ @ instruction: 0xf0044628 │ │ │ │ stmdami r4, {r0, r2, r3, r6, r8, fp, ip, sp, lr, pc} │ │ │ │ strtmi r9, [r2], -r1, lsl #22 │ │ │ │ @ instruction: 0xf0044478 │ │ │ │ blls 92224 │ │ │ │ svclt 0x0000e7ef │ │ │ │ - ldrsbteq r9, [ip], #-0 │ │ │ │ + ldrsbteq r9, [ip], #-8 │ │ │ │ ldrbmi fp, [r0, -r1, lsl #18]! │ │ │ │ tstcs r0, sl, lsl #12 │ │ │ │ bllt ffcd1a14 │ │ │ │ ldrbmi fp, [r0, -r2, lsl #18]! │ │ │ │ ldmlt ip!, {r1, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc} │ │ │ │ ldrbmi fp, [r0, -r2, lsl #18]! │ │ │ │ stmialt r0, {r1, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc}^ │ │ │ │ @@ -1232,15 +1232,15 @@ │ │ │ │ @ instruction: 0x4639bdf0 │ │ │ │ ldrtmi r9, [r0], -r1 │ │ │ │ @ instruction: 0xf90cf004 │ │ │ │ blls 65a8c │ │ │ │ ldrbtmi r4, [r8], #-1578 @ 0xfffff9d6 │ │ │ │ @ instruction: 0xf9c6f004 │ │ │ │ strb r9, [r6, r1, lsl #22]! │ │ │ │ - rsbseq r8, ip, r2, ror pc │ │ │ │ + rsbseq r8, ip, sl, ror pc │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl feb6ac98 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ blx 57a42 │ │ │ │ addlt pc, r2, r2, lsl #4 │ │ │ │ @ instruction: 0x4604461e │ │ │ │ ldrmi r2, [r3], -r1, lsl #20 │ │ │ │ @@ -1258,15 +1258,15 @@ │ │ │ │ andls r9, r1, r6, lsl #18 │ │ │ │ @ instruction: 0xf0044630 │ │ │ │ stmdami r4, {r0, r3, r4, r6, r7, fp, ip, sp, lr, pc} │ │ │ │ strtmi r9, [sl], -r1, lsl #22 │ │ │ │ @ instruction: 0xf0044478 │ │ │ │ blls 9213c │ │ │ │ svclt 0x0000e7e7 │ │ │ │ - rsbseq r8, ip, ip, lsl #30 │ │ │ │ + rsbseq r8, ip, r4, lsl pc │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ bl feb6ad00 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0x46030ff0 │ │ │ │ addlt r6, r3, r0, lsl #16 │ │ │ │ movwls fp, #4408 @ 0x1138 │ │ │ │ ldmda lr, {r1, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc} │ │ │ │ @@ -1274,15 +1274,15 @@ │ │ │ │ andlt r6, r3, sl, lsl r0 │ │ │ │ strmi fp, [r8], -r0, lsl #26 │ │ │ │ @ instruction: 0xf0044611 │ │ │ │ stmdami r3, {r0, r1, r2, r4, r5, r7, fp, ip, sp, lr, pc} │ │ │ │ andlt r4, r3, r8, ror r4 │ │ │ │ bl 151ca4 │ │ │ │ ldmdblt r0!, {r2, ip, sp, lr, pc}^ │ │ │ │ - rsbseq r8, ip, r0, ror #31 │ │ │ │ + rsbseq r8, ip, r8, ror #31 │ │ │ │ orrlt r6, r2, r2, lsl #16 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ bl feb6ad44 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strdlt r0, [r3], r0 @ │ │ │ │ ldrmi r9, [r0], -r1 │ │ │ │ svc 0x00fef7fd │ │ │ │ @@ -1329,17 +1329,17 @@ │ │ │ │ @ instruction: 0xf0044478 │ │ │ │ stmdbls r6, {r0, r2, r3, r8, fp, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf0044630 │ │ │ │ stmdami r5, {r0, r3, r6, fp, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf0044478 │ │ │ │ strtmi pc, [r0], -r5, lsl #18 │ │ │ │ ldcllt 0, cr11, [r0, #-8]! │ │ │ │ - rsbseq r8, ip, ip, ror #27 │ │ │ │ - rsbseq r8, ip, r0, lsl #28 │ │ │ │ - rsbseq r8, ip, r4, lsr #28 │ │ │ │ + ldrshteq r8, [ip], #-212 @ 0xffffff2c │ │ │ │ + rsbseq r8, ip, r8, lsl #28 │ │ │ │ + rsbseq r8, ip, ip, lsr #28 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl feb6ae24 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0x46060ff0 │ │ │ │ stmdavs r0, {r4, r6, r7, r8, ip, sp, pc} │ │ │ │ @ instruction: 0xf0f2f1ca │ │ │ │ cmnlt r8, r4, lsl #12 │ │ │ │ @@ -1355,15 +1355,15 @@ │ │ │ │ strmi lr, [r7], #-2502 @ 0xfffff63a │ │ │ │ ldcllt 2, cr6, [r0, #-464]! @ 0xfffffe30 │ │ │ │ ldrmi r4, [r1], -r8, lsl #12 │ │ │ │ @ instruction: 0xf814f004 │ │ │ │ pop {r1, fp, lr} │ │ │ │ ldrbtmi r4, [r8], #-112 @ 0xffffff90 │ │ │ │ stmialt lr, {r2, ip, sp, lr, pc}^ │ │ │ │ - ldrhteq r8, [ip], #-230 @ 0xffffff1a │ │ │ │ + ldrhteq r8, [ip], #-238 @ 0xffffff12 │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r8 │ │ │ │ bl feb6ae84 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ stmdavs r6, {r3, r5, r6, r7, r8, r9, sl, fp} │ │ │ │ cmplt lr, #7340032 @ 0x700000 │ │ │ │ @ instruction: 0xf1ca6830 │ │ │ │ strmi pc, [r4], -r1, asr #1 │ │ │ │ @@ -1388,17 +1388,17 @@ │ │ │ │ ldrbtmi r4, [r8], #-248 @ 0xffffff08 │ │ │ │ ldmlt r6, {r2, ip, sp, lr, pc} │ │ │ │ ldrmi r4, [r1], -r8, lsl #12 │ │ │ │ @ instruction: 0xffd2f003 │ │ │ │ pop {r2, fp, lr} │ │ │ │ ldrbtmi r4, [r8], #-248 @ 0xffffff08 │ │ │ │ stmlt ip, {r2, ip, sp, lr, pc} │ │ │ │ - ldrshteq r8, [ip], #-206 @ 0xffffff32 │ │ │ │ - rsbseq r8, ip, r6, lsr #28 │ │ │ │ - rsbseq r8, ip, r6, asr lr │ │ │ │ + rsbseq r8, ip, r6, lsl #26 │ │ │ │ + rsbseq r8, ip, lr, lsr #28 │ │ │ │ + rsbseq r8, ip, lr, asr lr │ │ │ │ mvnsmi lr, sp, lsr #18 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d8f8cc │ │ │ │ stmdavs r3, {r1, r2, r3, r4, r9, sl, lr}^ │ │ │ │ strmi fp, [r4], -r4, lsl #1 │ │ │ │ bvs 8c0230 │ │ │ │ @@ -1510,17 +1510,17 @@ │ │ │ │ mvnvs r6, r1, ror #2 │ │ │ │ stmibvs r3, {r0, r3, r5, r8, r9, sl, sp, lr, pc} │ │ │ │ @ instruction: 0xe752005f │ │ │ │ strb r2, [ip, r0, lsl #4]! │ │ │ │ strb r6, [r3, -r1, lsl #1] │ │ │ │ rscscc pc, pc, #79 @ 0x4f │ │ │ │ svclt 0x0000e7e7 │ │ │ │ - rsbseq r8, ip, sl, asr fp │ │ │ │ - rsbseq r8, ip, lr, ror #22 │ │ │ │ - ldrhteq r8, [ip], #-184 @ 0xffffff48 │ │ │ │ + rsbseq r8, ip, r2, ror #22 │ │ │ │ + rsbseq r8, ip, r6, ror fp │ │ │ │ + rsbseq r8, ip, r0, asr #23 │ │ │ │ mvnsmi lr, #737280 @ 0xb4000 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d8f8cc │ │ │ │ stmdavs r3, {r0, r2, r3, r4, r9, sl, lr}^ │ │ │ │ strmi fp, [r4], -r3, lsl #1 │ │ │ │ cmplt r3, r9, lsl #13 │ │ │ │ @@ -1633,17 +1633,17 @@ │ │ │ │ stmdavs r3!, {r1, r3, r4, sl, lr}^ │ │ │ │ str r6, [r7, -r2, ror #3]! │ │ │ │ rsbseq r6, r6, r6, lsl #19 │ │ │ │ andcs lr, r0, #23330816 @ 0x1640000 │ │ │ │ addvs lr, r1, ip, ror #15 │ │ │ │ @ instruction: 0xf04fe742 │ │ │ │ @ instruction: 0xe7e732ff │ │ │ │ - rsbseq r8, ip, sl, ror #18 │ │ │ │ - rsbseq r8, ip, lr, ror r9 │ │ │ │ - rsbseq r8, ip, sl, asr #19 │ │ │ │ + rsbseq r8, ip, r2, ror r9 │ │ │ │ + rsbseq r8, ip, r6, lsl #19 │ │ │ │ + ldrsbteq r8, [ip], #-146 @ 0xffffff6e │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl feb6b2e4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strmi r0, [ip], -r8, ror #31 │ │ │ │ addlt r6, r3, r9, lsl #16 │ │ │ │ stmdavs r3, {r0, r5, r7, r8, ip, sp, pc}^ │ │ │ │ andvs r4, fp, r2, lsl #12 │ │ │ │ @@ -1691,15 +1691,15 @@ │ │ │ │ ldmib sp, {r1, r3, r4, r6, r7, sl, fp, sp, lr, pc}^ │ │ │ │ blcs 1cda4 │ │ │ │ stmib r2, {r1, r2, r3, r5, r6, r7, r8, ip, lr, pc}^ │ │ │ │ stmib r2, {r0, r8, r9, ip, sp}^ │ │ │ │ stmib r2, {r0, r2, r8, r9, ip, sp}^ │ │ │ │ subsvs r3, r3, #469762048 @ 0x1c000000 │ │ │ │ svclt 0x0000e7ae │ │ │ │ - rsbseq r8, ip, sl, asr #20 │ │ │ │ + rsbseq r8, ip, r2, asr sl │ │ │ │ mvnslt r6, sl, lsl #16 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl feb6b3c8 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strmi r0, [sp], -r8, ror #31 │ │ │ │ addlt r6, r3, r1, asr #16 │ │ │ │ bvs ff06c21c │ │ │ │ @@ -1802,17 +1802,17 @@ │ │ │ │ eorseq pc, r0, #268435460 @ 0x10000004 │ │ │ │ @ instruction: 0xf0034478 │ │ │ │ @ instruction: 0x4638fd59 │ │ │ │ @ instruction: 0xf0034641 │ │ │ │ stmdami r4, {r0, r2, r4, r7, sl, fp, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf0034478 │ │ │ │ ubfx pc, r1, #26, #7 │ │ │ │ - rsbseq r8, ip, r6, lsl #13 │ │ │ │ - @ instruction: 0x007c8698 │ │ │ │ - rsbseq r8, ip, r8, lsr #16 │ │ │ │ + rsbseq r8, ip, lr, lsl #13 │ │ │ │ + rsbseq r8, ip, r0, lsr #13 │ │ │ │ + rsbseq r8, ip, r0, lsr r8 │ │ │ │ svcmi 0x00f8e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d8f8cc │ │ │ │ cmnlt r0, #128, 12 @ 0x8000000 │ │ │ │ strpl pc, [r0], #1280 @ 0x500 │ │ │ │ bpl fe05179c │ │ │ │ @@ -1839,15 +1839,15 @@ │ │ │ │ pop {r8, r9, sp} │ │ │ │ @ instruction: 0x46088ff8 │ │ │ │ @ instruction: 0xf0034611 │ │ │ │ stmdami r3, {r0, r2, r3, r6, sl, fp, ip, sp, lr, pc} │ │ │ │ svcmi 0x00f8e8bd │ │ │ │ @ instruction: 0xf0034478 │ │ │ │ svclt 0x0000bd07 │ │ │ │ - rsbseq r8, ip, r4, asr #15 │ │ │ │ + rsbseq r8, ip, ip, asr #15 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d0f8cc │ │ │ │ @ instruction: 0xf8d0b083 │ │ │ │ andls r8, r1, r0 │ │ │ │ svceq 0x0000f1b8 │ │ │ │ @@ -1886,17 +1886,17 @@ │ │ │ │ ldclt 0, cr15, [r4], #12 │ │ │ │ ldrmi r4, [r1], -r8, lsl #12 │ │ │ │ blx ffc504c2 │ │ │ │ ldrbtmi r4, [r8], #-2053 @ 0xfffff7fb │ │ │ │ pop {r0, r1, ip, sp, pc} │ │ │ │ @ instruction: 0xf0034ff0 │ │ │ │ svclt 0x0000bca9 │ │ │ │ - rsbseq r8, ip, ip, lsr r5 │ │ │ │ - rsbseq r8, ip, r8, ror #12 │ │ │ │ - rsbseq r8, ip, r2, lsr r7 │ │ │ │ + rsbseq r8, ip, r4, asr #10 │ │ │ │ + rsbseq r8, ip, r0, ror r6 │ │ │ │ + rsbseq r8, ip, sl, lsr r7 │ │ │ │ vqdmlal.s q9, d0, d0 │ │ │ │ push {r3, r5, r6, r8, pc} │ │ │ │ @ instruction: 0xf44f4ff0 │ │ │ │ bl feb6b6e0 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r5, r8, asr #31 │ │ │ │ stmdble r3!, {r0, r1, r8, fp, sp}^ │ │ │ │ @@ -2109,20 +2109,20 @@ │ │ │ │ bicsvs r2, r1, r0, lsl #2 │ │ │ │ smlabtne r5, r2, r9, lr │ │ │ │ addvs lr, r1, r3, ror #15 │ │ │ │ @ instruction: 0xf505e7f8 │ │ │ │ @ instruction: 0xf5055780 │ │ │ │ ldrcc r5, [r0, -r0, lsl #17] │ │ │ │ svclt 0x0000e6f0 │ │ │ │ - rsbseq r8, ip, lr, ror r2 │ │ │ │ - @ instruction: 0x007c8292 │ │ │ │ - ldrsbteq r8, [ip], #-46 @ 0xffffffd2 │ │ │ │ - rsbseq r8, ip, r2, lsr #4 │ │ │ │ - rsbseq r8, ip, r6, lsr r2 │ │ │ │ - rsbseq r8, ip, r6, asr r2 │ │ │ │ + rsbseq r8, ip, r6, lsl #5 │ │ │ │ + @ instruction: 0x007c829a │ │ │ │ + rsbseq r8, ip, r6, ror #5 │ │ │ │ + rsbseq r8, ip, sl, lsr #4 │ │ │ │ + rsbseq r8, ip, lr, lsr r2 │ │ │ │ + rsbseq r8, ip, lr, asr r2 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ bl feb6ba60 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strdlt r0, [r3], r0 @ │ │ │ │ @ instruction: 0xf7fe9101 │ │ │ │ stmdbls r1, {r0, r1, r6, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ stmdacs r0, {r0, r1, r9, sl, lr} │ │ │ │ @@ -2349,20 +2349,20 @@ │ │ │ │ @ instruction: 0x61a1b12c │ │ │ │ bicsvs r2, r1, r0, lsl #2 │ │ │ │ smlabtne r5, r2, r9, lr │ │ │ │ addvs lr, r1, r3, ror #15 │ │ │ │ @ instruction: 0xf505e7f8 │ │ │ │ strbmi r5, [r7], -r0, lsl #17 │ │ │ │ usat r3, #18, r0, lsl #14 │ │ │ │ - ldrhteq r7, [ip], #-234 @ 0xffffff16 │ │ │ │ - rsbseq r7, ip, lr, asr #29 │ │ │ │ - rsbseq r7, ip, sl, lsl pc │ │ │ │ - rsbseq r7, ip, lr, asr lr │ │ │ │ - rsbseq r7, ip, r2, ror lr │ │ │ │ - @ instruction: 0x007c7e92 │ │ │ │ + rsbseq r7, ip, r2, asr #29 │ │ │ │ + ldrsbteq r7, [ip], #-230 @ 0xffffff1a │ │ │ │ + rsbseq r7, ip, r2, lsr #30 │ │ │ │ + rsbseq r7, ip, r6, ror #28 │ │ │ │ + rsbseq r7, ip, sl, ror lr │ │ │ │ + @ instruction: 0x007c7e9a │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ bl feb6be20 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strdlt r0, [r3], r0 @ │ │ │ │ @ instruction: 0xf101fb02 │ │ │ │ blls 126498 │ │ │ │ @ instruction: 0xf7fe9101 │ │ │ │ @@ -2467,15 +2467,15 @@ │ │ │ │ @ instruction: 0xf505dda2 │ │ │ │ addmi r5, r3, #128, 2 │ │ │ │ tstpeq r8, r1, lsl #2 @ p-variant is OBSOLETE │ │ │ │ andle r4, r2, r0, lsl r6 │ │ │ │ blx ff3d2dc8 │ │ │ │ @ instruction: 0xf7fee798 │ │ │ │ ldr pc, [r5, r7, lsl #21] │ │ │ │ - @ instruction: 0x007c7e96 │ │ │ │ + @ instruction: 0x007c7e9e │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00c8f8cc │ │ │ │ ldmib sp, {r0, r2, r7, ip, sp, pc}^ │ │ │ │ @ instruction: 0xf8dd580e │ │ │ │ stmdbcs r0, {r6, ip, pc} │ │ │ │ @@ -2563,15 +2563,15 @@ │ │ │ │ @ instruction: 0xf10142a8 │ │ │ │ ldrmi r0, [r0], -r8, lsl #2 │ │ │ │ andle r9, r3, r3, lsl #6 │ │ │ │ blx 452f44 │ │ │ │ ldr r9, [r6, r3, lsl #22] │ │ │ │ @ instruction: 0xf9c8f7fe │ │ │ │ ldr r9, [r2, r3, lsl #22] │ │ │ │ - rsbseq r7, ip, ip, lsl sp │ │ │ │ + rsbseq r7, ip, r4, lsr #26 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl feb6c164 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r3, r8, ror #31 │ │ │ │ @ instruction: 0x460d4614 │ │ │ │ @ instruction: 0x4621461a │ │ │ │ @ instruction: 0xf7fe9b06 │ │ │ │ @@ -2680,16 +2680,16 @@ │ │ │ │ stmdavs r9!, {sl, fp} │ │ │ │ @ instruction: 0x46224478 │ │ │ │ @ instruction: 0x3c00e9cd │ │ │ │ cdp2 0, 7, cr15, cr10, cr2, {0} │ │ │ │ @ instruction: 0xf7fee7b9 │ │ │ │ blls 1134a4 │ │ │ │ svclt 0x0000e793 │ │ │ │ - ldrhteq r7, [ip], #-178 @ 0xffffff4e │ │ │ │ - ldrshteq r7, [ip], #-172 @ 0xffffff54 │ │ │ │ + ldrhteq r7, [ip], #-186 @ 0xffffff46 │ │ │ │ + rsbseq r7, ip, r4, lsl #22 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl feb6c33c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strmi r0, [ip], r0, ror #31 │ │ │ │ addlt r6, r4, r9, lsl #16 │ │ │ │ suble r2, lr, r0, lsl #18 │ │ │ │ ldrmi r2, [lr], r3, lsl #20 │ │ │ │ @@ -2759,15 +2759,15 @@ │ │ │ │ blls d8250 │ │ │ │ ldmdavs r1!, {r1, r5, r9, sl, lr} │ │ │ │ stmib sp, {r3, r4, r5, r6, sl, lr}^ │ │ │ │ @ instruction: 0xf0023c00 │ │ │ │ @ instruction: 0xe7c4fddb │ │ │ │ @ instruction: 0xf840f7fe │ │ │ │ ldr r9, [lr, r3, lsl #22] │ │ │ │ - ldrhteq r7, [ip], #-156 @ 0xffffff64 │ │ │ │ + rsbseq r7, ip, r4, asr #19 │ │ │ │ ldrbmi lr, [r0, sp, lsr #18]! │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e0f8cc │ │ │ │ strpl pc, [r0], r0, lsl #10 │ │ │ │ svcne 0x00074681 │ │ │ │ ldmvc ip!, {r9, sl, ip, sp, lr, pc}^ │ │ │ │ @@ -2803,16 +2803,16 @@ │ │ │ │ @ instruction: 0xfff2f7fd │ │ │ │ stmdami r5, {r3, r4, r6, r7, r8, r9, sl, sp, lr, pc} │ │ │ │ cmpppl r3, r0, asr #4 @ p-variant is OBSOLETE │ │ │ │ @ instruction: 0xf0024478 │ │ │ │ stmdami r3, {r0, r1, r6, r7, sl, fp, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf0024478 │ │ │ │ @ instruction: 0xe7ebfd7f │ │ │ │ - rsbseq r7, ip, ip, asr #13 │ │ │ │ - ldrshteq r7, [ip], #-120 @ 0xffffff88 │ │ │ │ + ldrsbteq r7, [ip], #-100 @ 0xffffff9c │ │ │ │ + rsbseq r7, ip, r0, lsl #16 │ │ │ │ addpl pc, r0, r0, lsl #10 │ │ │ │ ldmdb r0, {r4, ip, sp}^ │ │ │ │ ldrbmi r0, [r0, -r2, lsl #2]! │ │ │ │ addpl pc, r0, r0, lsl #10 │ │ │ │ ldrdeq lr, [r0, -r0] │ │ │ │ svclt 0x00004770 │ │ │ │ addpl pc, r0, #0, 10 │ │ │ │ @@ -2975,15 +2975,15 @@ │ │ │ │ ldmdbmi r2!, {r0, r1, r2, r4, r8, r9, fp} │ │ │ │ cdp 0, 2, cr2, cr7, cr1, {0} │ │ │ │ ldrbtmi r7, [r9], #-2822 @ 0xfffff4fa │ │ │ │ blvc 250fd8 │ │ │ │ blcs 61070c │ │ │ │ mrc 7, 5, APSR_nzcv, cr4, cr12, {7} │ │ │ │ andcs r4, r1, sp, lsr #18 │ │ │ │ - blhi 850c48 │ │ │ │ + blhi 850c48 │ │ │ │ @ instruction: 0xf7fc4479 │ │ │ │ stmdbmi fp!, {r1, r2, r3, r5, r7, r9, sl, fp, sp, lr, pc} │ │ │ │ ldrbtmi r2, [r9], #-1 │ │ │ │ mcr 7, 5, pc, cr8, cr12, {7} @ │ │ │ │ orrpl pc, r0, #25165824 @ 0x1800000 │ │ │ │ strpl pc, [r1], r6, lsl #10 │ │ │ │ ldrdeq lr, [r4, -r3] │ │ │ │ @@ -3013,23 +3013,23 @@ │ │ │ │ svclt 0x0000e756 │ │ │ │ andhi pc, r0, pc, lsr #7 │ │ │ │ andeq r0, r0, r0 │ │ │ │ cdpcc 0, 11, cr0, cr0, cr0, {0} │ │ │ │ andeq r0, r0, r0 │ │ │ │ subsmi r0, r9, r0 │ │ │ │ ... │ │ │ │ - rsbseq r7, ip, r8, lsr #17 │ │ │ │ - ldrshteq r7, [ip], #-130 @ 0xffffff7e │ │ │ │ - rsbseq r7, ip, r0, asr #17 │ │ │ │ - @ instruction: 0x007c7798 │ │ │ │ - @ instruction: 0x007c779e │ │ │ │ + ldrhteq r7, [ip], #-128 @ 0xffffff80 │ │ │ │ + ldrshteq r7, [ip], #-138 @ 0xffffff76 │ │ │ │ + rsbseq r7, ip, r8, asr #17 │ │ │ │ + rsbseq r7, ip, r0, lsr #15 │ │ │ │ rsbseq r7, ip, r6, lsr #15 │ │ │ │ - ldrshteq sp, [sp], #-164 @ 0xffffff5c │ │ │ │ - @ instruction: 0x007c7792 │ │ │ │ - rsbseq r7, ip, r0, ror r7 │ │ │ │ + rsbseq r7, ip, lr, lsr #15 │ │ │ │ + ldrshteq sp, [sp], #-172 @ 0xffffff54 │ │ │ │ + @ instruction: 0x007c779a │ │ │ │ + rsbseq r7, ip, r8, ror r7 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00b8f8cc │ │ │ │ svcmi 0x003bb089 │ │ │ │ stmdbeq r0, {r0, r1, r2, r3, r6, ip, sp, lr, pc} │ │ │ │ mvnsvc pc, #0, 12 │ │ │ │ @@ -3086,18 +3086,18 @@ │ │ │ │ blx fe4d1778 │ │ │ │ strtmi r4, [sl], -r8, lsl #16 │ │ │ │ ldrbtmi r4, [r8], #-1571 @ 0xfffff9dd │ │ │ │ blx 1351786 │ │ │ │ strtmi r4, [r1], -r8, lsr #12 │ │ │ │ pop {r0, r3, ip, sp, pc} │ │ │ │ svclt 0x00008ff0 │ │ │ │ - rsbseq r7, ip, r8, lsl r7 │ │ │ │ - rsbseq r7, ip, r8, lsr #14 │ │ │ │ - rsbseq r7, ip, r4, asr r6 │ │ │ │ - @ instruction: 0x007c769a │ │ │ │ + rsbseq r7, ip, r0, lsr #14 │ │ │ │ + rsbseq r7, ip, r0, lsr r7 │ │ │ │ + rsbseq r7, ip, ip, asr r6 │ │ │ │ + rsbseq r7, ip, r2, lsr #13 │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl feb6c9a0 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldrdlt r0, [r5], r8 │ │ │ │ eorscs r4, r0, r5, lsl #12 │ │ │ │ @ instruction: 0x461f4616 │ │ │ │ stc 1, cr9, [sp, #4] │ │ │ │ @@ -3120,17 +3120,17 @@ │ │ │ │ ldrbtmi r2, [r8], #-768 @ 0xfffffd00 │ │ │ │ blx 351806 >::_M_default_append(unsigned int)@@Base+0xcec42> │ │ │ │ @ instruction: 0x46394630 │ │ │ │ blx 125180c │ │ │ │ ldrbtmi r4, [r8], #-2052 @ 0xfffff7fc │ │ │ │ blx 151816 │ │ │ │ svclt 0x0000e7e7 │ │ │ │ - rsbseq r7, ip, sl, ror #3 │ │ │ │ - ldrshteq r7, [ip], #-30 @ 0xffffffe2 │ │ │ │ - rsbseq r7, ip, sl, lsr #12 │ │ │ │ + ldrshteq r7, [ip], #-18 @ 0xffffffee │ │ │ │ + rsbseq r7, ip, r6, lsl #4 │ │ │ │ + rsbseq r7, ip, r2, lsr r6 │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl feb6ca24 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ stmdavs r3, {r5, r6, r7, r8, r9, sl, fp} │ │ │ │ strmi fp, [r6], -r3, lsl #1 │ │ │ │ suble r2, r5, r0, lsl #22 │ │ │ │ @ instruction: 0x4619695c │ │ │ │ @@ -3170,17 +3170,17 @@ │ │ │ │ ldcllt 0, cr11, [r0, #12]! │ │ │ │ ldrmi r4, [r1], -r8, lsl #12 │ │ │ │ @ instruction: 0xf9e6f002 │ │ │ │ ldrbtmi r4, [r8], #-2053 @ 0xfffff7fb │ │ │ │ pop {r0, r1, ip, sp, pc} │ │ │ │ @ instruction: 0xf00240f0 │ │ │ │ svclt 0x0000ba9f │ │ │ │ - rsbseq r7, ip, r6, lsr r1 │ │ │ │ - rsbseq r7, ip, r2, ror #4 │ │ │ │ - @ instruction: 0x007c7596 │ │ │ │ + rsbseq r7, ip, lr, lsr r1 │ │ │ │ + rsbseq r7, ip, sl, ror #4 │ │ │ │ + @ instruction: 0x007c759e │ │ │ │ bleq 250ee8 │ │ │ │ svclt 0x00004770 │ │ │ │ ldrbmi r6, [r0, -r1, lsl #5]! │ │ │ │ ldrbmi lr, [r0, sp, lsr #18]! │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d8f8cc │ │ │ │ @@ -3334,26 +3334,26 @@ │ │ │ │ ldmdami r0, {r0, r4, r6, r7, r8, sp} │ │ │ │ @ instruction: 0xf0024478 │ │ │ │ stmdami pc, {r0, r1, r2, r3, r4, r7, fp, ip, sp, lr, pc} @ │ │ │ │ ldrtmi r9, [r2], -r1, lsl #22 │ │ │ │ @ instruction: 0xf0024478 │ │ │ │ blls 940c8 │ │ │ │ svclt 0x0000e6f4 │ │ │ │ - ldrhteq r7, [ip], #-92 @ 0xffffffa4 │ │ │ │ - rsbseq r6, ip, r2, lsl pc │ │ │ │ - rsbseq r7, ip, r2 │ │ │ │ - rsbseq r7, ip, r4, lsr #7 │ │ │ │ - rsbseq r6, ip, r6, ror #29 │ │ │ │ - ldrsbteq r6, [ip], #-246 @ 0xffffff0a │ │ │ │ - ldrhteq r7, [ip], #-52 @ 0xffffffcc │ │ │ │ - ldrhteq r6, [ip], #-226 @ 0xffffff1e │ │ │ │ - rsbseq r6, ip, r2, lsr #31 │ │ │ │ + rsbseq r7, ip, r4, asr #11 │ │ │ │ + rsbseq r6, ip, sl, lsl pc │ │ │ │ + rsbseq r7, ip, sl │ │ │ │ + rsbseq r7, ip, ip, lsr #7 │ │ │ │ + rsbseq r6, ip, lr, ror #29 │ │ │ │ + ldrsbteq r6, [ip], #-254 @ 0xffffff02 │ │ │ │ ldrhteq r7, [ip], #-60 @ 0xffffffc4 │ │ │ │ - rsbseq r6, ip, r4, lsl #29 │ │ │ │ - rsbseq r6, ip, r4, ror pc │ │ │ │ + ldrhteq r6, [ip], #-234 @ 0xffffff16 │ │ │ │ + rsbseq r6, ip, sl, lsr #31 │ │ │ │ + rsbseq r7, ip, r4, asr #7 │ │ │ │ + rsbseq r6, ip, ip, lsl #29 │ │ │ │ + rsbseq r6, ip, ip, ror pc │ │ │ │ mvnsmi lr, #737280 @ 0xb4000 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d8f8cc │ │ │ │ umulllt r4, r3, r9, r6 │ │ │ │ strcc lr, [r5, #-2512] @ 0xfffff630 │ │ │ │ strmi r4, [r8], r4, lsl #12 │ │ │ │ @@ -3506,26 +3506,26 @@ │ │ │ │ ldmdami r0, {r0, r4, r6, r7, r8, sp} │ │ │ │ @ instruction: 0xf0014478 │ │ │ │ stmdami pc, {r0, r1, r2, r6, r8, r9, sl, fp, ip, sp, lr, pc} @ │ │ │ │ ldrtmi r9, [r2], -r1, lsl #22 │ │ │ │ @ instruction: 0xf0024478 │ │ │ │ blls 93e18 │ │ │ │ svclt 0x0000e6f2 │ │ │ │ - rsbseq r7, ip, r0, lsl r3 │ │ │ │ - rsbseq r6, ip, ip, ror #24 │ │ │ │ - rsbseq r6, ip, ip, asr sp │ │ │ │ - ldrshteq r7, [ip], #-12 │ │ │ │ - rsbseq r6, ip, ip, lsr ip │ │ │ │ - rsbseq r6, ip, ip, lsr #26 │ │ │ │ - rsbseq r7, ip, r8, lsl #2 │ │ │ │ - rsbseq r6, ip, r4, lsl #24 │ │ │ │ - ldrshteq r6, [ip], #-196 @ 0xffffff3c │ │ │ │ - rsbseq r7, ip, ip, lsl #2 │ │ │ │ - ldrsbteq r6, [ip], #-180 @ 0xffffff4c │ │ │ │ - rsbseq r6, ip, r4, asr #25 │ │ │ │ + rsbseq r7, ip, r8, lsl r3 │ │ │ │ + rsbseq r6, ip, r4, ror ip │ │ │ │ + rsbseq r6, ip, r4, ror #26 │ │ │ │ + rsbseq r7, ip, r4, lsl #2 │ │ │ │ + rsbseq r6, ip, r4, asr #24 │ │ │ │ + rsbseq r6, ip, r4, lsr sp │ │ │ │ + rsbseq r7, ip, r0, lsl r1 │ │ │ │ + rsbseq r6, ip, ip, lsl #24 │ │ │ │ + ldrshteq r6, [ip], #-204 @ 0xffffff34 │ │ │ │ + rsbseq r7, ip, r4, lsl r1 │ │ │ │ + ldrsbteq r6, [ip], #-188 @ 0xffffff44 │ │ │ │ + rsbseq r6, ip, ip, asr #25 │ │ │ │ mvnsmi lr, #737280 @ 0xb4000 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d8f8cc │ │ │ │ ldrmi r4, [r9], r8, lsl #13 │ │ │ │ movwne lr, #22992 @ 0x59d0 │ │ │ │ strmi fp, [r4], -r3, lsl #1 │ │ │ │ @@ -3694,26 +3694,26 @@ │ │ │ │ ldmdami r0, {r0, r4, r6, r7, r8, sp} │ │ │ │ @ instruction: 0xf0014478 │ │ │ │ stmdami pc, {r0, r1, r2, r3, r6, r7, r8, sl, fp, ip, sp, lr, pc} @ │ │ │ │ strtmi r9, [sl], -r1, lsl #22 │ │ │ │ @ instruction: 0xf0014478 │ │ │ │ blls 95b28 │ │ │ │ svclt 0x0000e6d5 │ │ │ │ - rsbseq r6, ip, r4, lsl #19 │ │ │ │ - rsbseq r6, ip, r4, ror sl │ │ │ │ - rsbseq r6, ip, r6, lsl lr │ │ │ │ - rsbseq r6, ip, r8, asr r9 │ │ │ │ - rsbseq r6, ip, r8, asr #20 │ │ │ │ - rsbseq r6, ip, r6, lsr #28 │ │ │ │ - rsbseq r6, ip, r8, lsl #29 │ │ │ │ - rsbseq r6, ip, r2, lsl r9 │ │ │ │ - rsbseq r6, ip, r2, lsl #20 │ │ │ │ - rsbseq r6, ip, ip, lsl lr │ │ │ │ - rsbseq r6, ip, r4, ror #17 │ │ │ │ - ldrsbteq r6, [ip], #-148 @ 0xffffff6c │ │ │ │ + rsbseq r6, ip, ip, lsl #19 │ │ │ │ + rsbseq r6, ip, ip, ror sl │ │ │ │ + rsbseq r6, ip, lr, lsl lr │ │ │ │ + rsbseq r6, ip, r0, ror #18 │ │ │ │ + rsbseq r6, ip, r0, asr sl │ │ │ │ + rsbseq r6, ip, lr, lsr #28 │ │ │ │ + @ instruction: 0x007c6e90 │ │ │ │ + rsbseq r6, ip, sl, lsl r9 │ │ │ │ + rsbseq r6, ip, sl, lsl #20 │ │ │ │ + rsbseq r6, ip, r4, lsr #28 │ │ │ │ + rsbseq r6, ip, ip, ror #17 │ │ │ │ + ldrsbteq r6, [ip], #-156 @ 0xffffff64 │ │ │ │ mvnsmi lr, sp, lsr #18 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d8f8cc │ │ │ │ addlt r4, r4, r5, lsl #12 │ │ │ │ ldrmi r6, [pc], -r0, lsl #19 │ │ │ │ rsble r2, r0, r0, lsl #18 │ │ │ │ @@ -3934,29 +3934,29 @@ │ │ │ │ bicscs pc, r1, r0, asr #12 │ │ │ │ ldrbtmi r4, [r8], #-2066 @ 0xfffff7ee │ │ │ │ blx ffbd24be │ │ │ │ blls 68500 │ │ │ │ ldrbtmi r4, [r8], #-1570 @ 0xfffff9de │ │ │ │ stc2 0, cr15, [r8], #4 │ │ │ │ strb r9, [ip], r1, lsl #22 │ │ │ │ - rsbseq r6, ip, r4, lsr #25 │ │ │ │ - rsbseq r6, ip, sl, ror ip │ │ │ │ - ldrsbteq r6, [ip], #-90 @ 0xffffffa6 │ │ │ │ - rsbseq r6, ip, sl, asr #13 │ │ │ │ - rsbseq r6, ip, r6, lsr #21 │ │ │ │ - rsbseq r6, ip, sl, lsr #11 │ │ │ │ - @ instruction: 0x007c669a │ │ │ │ - rsbseq r6, ip, sl, lsr sl │ │ │ │ - rsbseq r6, ip, r6, ror r5 │ │ │ │ - rsbseq r6, ip, r6, ror #12 │ │ │ │ - rsbseq r6, ip, lr, ror sl │ │ │ │ - rsbseq r6, ip, r6, asr #10 │ │ │ │ - rsbseq r6, ip, r6, lsr r6 │ │ │ │ - rsbseq r6, ip, r2, lsr #10 │ │ │ │ - rsbseq r6, ip, r2, lsl r6 │ │ │ │ + rsbseq r6, ip, ip, lsr #25 │ │ │ │ + rsbseq r6, ip, r2, lsl #25 │ │ │ │ + rsbseq r6, ip, r2, ror #11 │ │ │ │ + ldrsbteq r6, [ip], #-98 @ 0xffffff9e │ │ │ │ + rsbseq r6, ip, lr, lsr #21 │ │ │ │ + ldrhteq r6, [ip], #-82 @ 0xffffffae │ │ │ │ + rsbseq r6, ip, r2, lsr #13 │ │ │ │ + rsbseq r6, ip, r2, asr #20 │ │ │ │ + rsbseq r6, ip, lr, ror r5 │ │ │ │ + rsbseq r6, ip, lr, ror #12 │ │ │ │ + rsbseq r6, ip, r6, lsl #21 │ │ │ │ + rsbseq r6, ip, lr, asr #10 │ │ │ │ + rsbseq r6, ip, lr, lsr r6 │ │ │ │ + rsbseq r6, ip, sl, lsr #10 │ │ │ │ + rsbseq r6, ip, sl, lsl r6 │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl feb6d70c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0x46050fd8 │ │ │ │ vqdmulh.s d15, d2, d3 │ │ │ │ addlt r6, r5, r0, lsl #19 │ │ │ │ subsle r2, pc, r0, lsl #18 │ │ │ │ @@ -4032,15 +4032,15 @@ │ │ │ │ ldmibpl fp, {r0, r4, r5, sl, lr} │ │ │ │ bne 8c2a84 │ │ │ │ adchi pc, sl, r0, asr #32 │ │ │ │ strtmi r6, [r2], #-2282 @ 0xfffff716 │ │ │ │ rscvs r1, sl, r2, lsl sl │ │ │ │ stmdblt r3!, {r2, r3, sp, lr}^ │ │ │ │ ldrdeq lr, [sl, -sp] │ │ │ │ - blx 85265a │ │ │ │ + blx 85265a │ │ │ │ ldrbtmi r4, [r8], #-2188 @ 0xfffff774 │ │ │ │ blx ff752662 │ │ │ │ ldr r2, [r7, r0, lsl #6] │ │ │ │ @ instruction: 0xf853682b │ │ │ │ stmiavs sl!, {r5, ip, sp} │ │ │ │ orrspl r2, r1, r1, lsl #2 │ │ │ │ strmi r6, [sl], #-2474 @ 0xfffff656 │ │ │ │ @@ -4160,43 +4160,43 @@ │ │ │ │ adcvs r0, fp, sl, lsl #2 │ │ │ │ blx b52840 │ │ │ │ ldrbtmi r4, [r8], #-2076 @ 0xfffff7e4 │ │ │ │ blx ffa52848 │ │ │ │ andls lr, r3, sl, lsl #14 │ │ │ │ cmnpcc r1, r0, asr #12 @ p-variant is OBSOLETE │ │ │ │ ldrbtmi r4, [r8], #-2073 @ 0xfffff7e7 │ │ │ │ - blx 852858 │ │ │ │ + blx 852858 │ │ │ │ bls 688b8 │ │ │ │ ldrbtmi r9, [r8], #-2819 @ 0xfffff4fd │ │ │ │ movwls r9, #4610 @ 0x1202 │ │ │ │ blx ff652868 │ │ │ │ andcc lr, r1, #3620864 @ 0x374000 │ │ │ │ andls lr, r1, r6, lsl #13 │ │ │ │ bicscs pc, r1, r0, asr #12 │ │ │ │ ldrbtmi r4, [r8], #-2066 @ 0xfffff7ee │ │ │ │ blx 3d287c │ │ │ │ blls 688c0 │ │ │ │ ldrbtmi r4, [r8], #-1570 @ 0xfffff9de │ │ │ │ blx ff252888 │ │ │ │ ldrb r9, [r0], r1, lsl #22 │ │ │ │ - rsbseq r6, ip, r2, ror #17 │ │ │ │ - ldrhteq r6, [ip], #-136 @ 0xffffff78 │ │ │ │ - rsbseq r6, ip, sl, lsl r2 │ │ │ │ - rsbseq r6, ip, sl, lsl #6 │ │ │ │ - rsbseq r6, ip, r6, ror #13 │ │ │ │ - rsbseq r6, ip, sl, ror #3 │ │ │ │ - ldrsbteq r6, [ip], #-42 @ 0xffffffd6 │ │ │ │ - rsbseq r6, ip, sl, ror r6 │ │ │ │ - ldrhteq r6, [ip], #-22 @ 0xffffffea │ │ │ │ - rsbseq r6, ip, r6, lsr #5 │ │ │ │ - ldrhteq r6, [ip], #-110 @ 0xffffff92 │ │ │ │ - rsbseq r6, ip, r6, lsl #3 │ │ │ │ - rsbseq r6, ip, r6, ror r2 │ │ │ │ - rsbseq r6, ip, r2, ror #2 │ │ │ │ - rsbseq r6, ip, r2, asr r2 │ │ │ │ + rsbseq r6, ip, sl, ror #17 │ │ │ │ + rsbseq r6, ip, r0, asr #17 │ │ │ │ + rsbseq r6, ip, r2, lsr #4 │ │ │ │ + rsbseq r6, ip, r2, lsl r3 │ │ │ │ + rsbseq r6, ip, lr, ror #13 │ │ │ │ + ldrshteq r6, [ip], #-18 @ 0xffffffee │ │ │ │ + rsbseq r6, ip, r2, ror #5 │ │ │ │ + rsbseq r6, ip, r2, lsl #13 │ │ │ │ + ldrhteq r6, [ip], #-30 @ 0xffffffe2 │ │ │ │ + rsbseq r6, ip, lr, lsr #5 │ │ │ │ + rsbseq r6, ip, r6, asr #13 │ │ │ │ + rsbseq r6, ip, lr, lsl #3 │ │ │ │ + rsbseq r6, ip, lr, ror r2 │ │ │ │ + rsbseq r6, ip, sl, ror #2 │ │ │ │ + rsbseq r6, ip, sl, asr r2 │ │ │ │ ldrbmi lr, [r0, sp, lsr #18]! │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d8f8cc │ │ │ │ @ instruction: 0x469a4616 │ │ │ │ movwcs lr, #22992 @ 0x59d0 │ │ │ │ strmi fp, [r4], -r2, lsl #1 │ │ │ │ @@ -4365,26 +4365,26 @@ │ │ │ │ ldmdami r0, {r0, r4, r6, r7, r8, sp} │ │ │ │ @ instruction: 0xf0014478 │ │ │ │ stmdami pc, {r0, r4, r7, fp, ip, sp, lr, pc} @ │ │ │ │ strtmi r9, [sl], -r1, lsl #22 │ │ │ │ @ instruction: 0xf0014478 │ │ │ │ blls 950ac │ │ │ │ svclt 0x0000e6d3 │ │ │ │ - rsbseq r5, ip, r2, lsl pc │ │ │ │ - rsbseq r6, ip, r2 │ │ │ │ - rsbseq r6, ip, r2, lsr #7 │ │ │ │ - rsbseq r5, ip, r2, ror #29 │ │ │ │ - ldrsbteq r5, [ip], #-242 @ 0xffffff0e │ │ │ │ - rsbseq r6, ip, lr, lsr #7 │ │ │ │ - rsbseq r6, ip, r0, lsl r4 │ │ │ │ - @ instruction: 0x007c5e98 │ │ │ │ - rsbseq r5, ip, r8, lsl #31 │ │ │ │ - rsbseq r6, ip, r0, lsr #7 │ │ │ │ - rsbseq r5, ip, r8, ror #28 │ │ │ │ - rsbseq r5, ip, r8, asr pc │ │ │ │ + rsbseq r5, ip, sl, lsl pc │ │ │ │ + rsbseq r6, ip, sl │ │ │ │ + rsbseq r6, ip, sl, lsr #7 │ │ │ │ + rsbseq r5, ip, sl, ror #29 │ │ │ │ + ldrsbteq r5, [ip], #-250 @ 0xffffff06 │ │ │ │ + ldrhteq r6, [ip], #-54 @ 0xffffffca │ │ │ │ + rsbseq r6, ip, r8, lsl r4 │ │ │ │ + rsbseq r5, ip, r0, lsr #29 │ │ │ │ + @ instruction: 0x007c5f90 │ │ │ │ + rsbseq r6, ip, r8, lsr #7 │ │ │ │ + rsbseq r5, ip, r0, ror lr │ │ │ │ + rsbseq r5, ip, r0, ror #30 │ │ │ │ mvnsmi lr, #737280 @ 0xb4000 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d8f8cc │ │ │ │ strmi r4, [r8], r4, lsl #12 │ │ │ │ ldrdeq lr, [r5, -r0] │ │ │ │ addmi fp, r1, #131 @ 0x83 │ │ │ │ @@ -4552,26 +4552,26 @@ │ │ │ │ bicscs pc, r1, r0, asr #12 │ │ │ │ ldrbtmi r4, [r8], #-2063 @ 0xfffff7f1 │ │ │ │ @ instruction: 0xff1af000 │ │ │ │ blls 28e9c │ │ │ │ ldrbtmi r4, [r8], #-1578 @ 0xfffff9d6 │ │ │ │ @ instruction: 0xffd4f000 │ │ │ │ ldrb r9, [r4], r0, lsl #22 │ │ │ │ - rsbseq r5, ip, sl, lsl ip │ │ │ │ - rsbseq r5, ip, sl, lsl #26 │ │ │ │ - rsbseq r6, ip, ip, lsr #1 │ │ │ │ - rsbseq r5, ip, lr, ror #23 │ │ │ │ - ldrsbteq r5, [ip], #-206 @ 0xffffff32 │ │ │ │ - ldrhteq r6, [ip], #-12 │ │ │ │ - rsbseq r6, ip, lr, lsl r1 │ │ │ │ - rsbseq r5, ip, r8, lsr #23 │ │ │ │ - @ instruction: 0x007c5c98 │ │ │ │ - ldrhteq r6, [ip], #-2 │ │ │ │ - rsbseq r5, ip, sl, ror fp │ │ │ │ - rsbseq r5, ip, sl, ror #24 │ │ │ │ + rsbseq r5, ip, r2, lsr #24 │ │ │ │ + rsbseq r5, ip, r2, lsl sp │ │ │ │ + ldrhteq r6, [ip], #-4 │ │ │ │ + ldrshteq r5, [ip], #-182 @ 0xffffff4a │ │ │ │ + rsbseq r5, ip, r6, ror #25 │ │ │ │ + rsbseq r6, ip, r4, asr #1 │ │ │ │ + rsbseq r6, ip, r6, lsr #2 │ │ │ │ + ldrhteq r5, [ip], #-176 @ 0xffffff50 │ │ │ │ + rsbseq r5, ip, r0, lsr #25 │ │ │ │ + ldrhteq r6, [ip], #-10 │ │ │ │ + rsbseq r5, ip, r2, lsl #23 │ │ │ │ + rsbseq r5, ip, r2, ror ip │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r8 │ │ │ │ bl feb6e0a8 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8d10ff8 │ │ │ │ @ instruction: 0xf1bcc000 │ │ │ │ eorle r0, r1, r0, lsl #30 │ │ │ │ stmibvs r1, {r1, r2, r3, r7, r9, sl, lr} │ │ │ │ @@ -4592,15 +4592,15 @@ │ │ │ │ @ instruction: 0xf8ce2300 │ │ │ │ stclt 0, cr3, [r8, #-0] │ │ │ │ @ instruction: 0x46104619 │ │ │ │ cdp2 0, 12, cr15, cr8, cr0, {0} │ │ │ │ pop {r1, fp, lr} │ │ │ │ ldrbtmi r4, [r8], #-8 │ │ │ │ svclt 0x0082f000 │ │ │ │ - rsbseq r6, ip, r6, rrx │ │ │ │ + rsbseq r6, ip, lr, rrx │ │ │ │ ldrdgt pc, [r0], -r1 │ │ │ │ svceq 0x0000f1bc │ │ │ │ strlt sp, [r0, #-34] @ 0xffffffde │ │ │ │ stmibvs r1, {r1, r2, r3, r7, r9, sl, lr} │ │ │ │ andle r1, sl, fp, asr #28 │ │ │ │ bl b0f34 │ │ │ │ and r0, r1, r1, lsl #5 │ │ │ │ @@ -4648,16 +4648,16 @@ │ │ │ │ movwcs r4, #2311 @ 0x907 │ │ │ │ andcs r9, r1, r0 │ │ │ │ strls r4, [r1], #-1145 @ 0xfffffb87 │ │ │ │ stmib r4!, {r0, r1, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc} │ │ │ │ pop {r2, ip, sp, pc} │ │ │ │ @ instruction: 0x460481f0 │ │ │ │ ldrb r4, [r1, r2, lsl #12]! │ │ │ │ - rsbseq r6, ip, r0 │ │ │ │ - ldrsbteq r5, [ip], #-240 @ 0xffffff10 │ │ │ │ + rsbseq r6, ip, r8 │ │ │ │ + ldrsbteq r5, [ip], #-248 @ 0xffffff08 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d0f8cc │ │ │ │ strmi fp, [pc], -r3, lsl #1 │ │ │ │ ldrmi r4, [r9], -r2, lsl #13 │ │ │ │ ldmib sp, {r0, r1, r2, r3, r8, sl, fp, ip, pc}^ │ │ │ │ @@ -4945,16 +4945,16 @@ │ │ │ │ @ instruction: 0xe7b5fb3f │ │ │ │ ldmdb r8, {r1, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc}^ │ │ │ │ umulleq r7, r8, lr, r6 │ │ │ │ addeq r7, r8, ip, lsl #13 │ │ │ │ @ instruction: 0x000011b8 │ │ │ │ andeq r1, r0, r0, lsl r3 │ │ │ │ addeq r7, r8, r4, lsr #12 │ │ │ │ - rsbseq r5, ip, r4, asr #23 │ │ │ │ - rsbseq r5, ip, r0, ror #22 │ │ │ │ + rsbseq r5, ip, ip, asr #23 │ │ │ │ + rsbseq r5, ip, r8, ror #22 │ │ │ │ vst3.8 {d27-d29}, [pc], lr │ │ │ │ strlt r5, [r0, #-3200] @ 0xfffff380 │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00f4f8cc │ │ │ │ addlt r4, r2, pc, lsl #18 │ │ │ │ bge ea0f0 │ │ │ │ stmiapl fp, {r0, r3, r4, r5, r6, sl, lr}^ │ │ │ │ @@ -5109,16 +5109,16 @@ │ │ │ │ @ instruction: 0xf7fae79d │ │ │ │ svclt 0x0000e812 │ │ │ │ umulleq r7, r8, r4, r4 │ │ │ │ addeq r7, r8, lr, lsl #9 │ │ │ │ @ instruction: 0x000011b8 │ │ │ │ andeq r0, r0, ip, lsr pc │ │ │ │ addeq r7, r8, r8, lsr #8 │ │ │ │ - rsbseq r5, ip, r6, asr #19 │ │ │ │ - rsbseq r5, ip, r6, asr r9 │ │ │ │ + rsbseq r5, ip, lr, asr #19 │ │ │ │ + rsbseq r5, ip, lr, asr r9 │ │ │ │ vst3.8 {d27-d29}, [pc], lr │ │ │ │ strlt r5, [r0, #-3200] @ 0xfffff380 │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00f4f8cc │ │ │ │ ldrdgt pc, [r4], #-143 @ 0xffffff71 │ │ │ │ bmi 48394c │ │ │ │ ldrbtmi sl, [ip], #2819 @ 0xb03 │ │ │ │ @@ -5247,15 +5247,15 @@ │ │ │ │ bfi r6, ip, #16, #14 │ │ │ │ mrc 7, 7, APSR_nzcv, cr12, cr9, {7} │ │ │ │ strdeq r7, [r8], r0 │ │ │ │ addeq r7, r8, sl, ror #3 │ │ │ │ @ instruction: 0x000011b8 │ │ │ │ andeq r0, r0, ip, lsr pc │ │ │ │ addeq r7, r8, r2, lsl #3 │ │ │ │ - rsbseq r5, ip, r2, lsr #14 │ │ │ │ + rsbseq r5, ip, sl, lsr #14 │ │ │ │ vst3.8 {d27-d29}, [pc], lr │ │ │ │ strlt r5, [r0, #-3200] @ 0xfffff380 │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00f4f8cc │ │ │ │ ldrdgt pc, [r4], #-143 @ 0xffffff71 │ │ │ │ bmi 483b70 │ │ │ │ ldrbtmi sl, [ip], #2819 @ 0xb03 │ │ │ │ @@ -5394,15 +5394,15 @@ │ │ │ │ @ instruction: 0x46146973 │ │ │ │ @ instruction: 0xf7f9e7d0 │ │ │ │ svclt 0x0000edd6 │ │ │ │ ldrdeq r6, [r8], r2 │ │ │ │ @ instruction: 0x000011b8 │ │ │ │ addeq r6, r8, r8, asr #31 │ │ │ │ @ instruction: 0x00886fb0 │ │ │ │ - rsbseq r5, ip, ip, lsl r5 │ │ │ │ + rsbseq r5, ip, r4, lsr #10 │ │ │ │ andeq r0, r0, ip, lsr pc │ │ │ │ vst3.8 {d27-d29}, [pc], r8 │ │ │ │ strlt r5, [r0, #-3200] @ 0xfffff380 │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00ecf8cc │ │ │ │ ldrd pc, [ip], #-143 @ 0xffffff71 │ │ │ │ blmi 503dc8 │ │ │ │ @@ -5487,15 +5487,15 @@ │ │ │ │ @ instruction: 0xf8dd681a │ │ │ │ subsmi r3, sl, r4, lsl r4 │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ vrhadd.s8 d13, d13, d2 │ │ │ │ ldclt 13, cr4, [r0, #-112]! @ 0xffffff90 │ │ │ │ ldc 7, cr15, [r4, #-996] @ 0xfffffc1c │ │ │ │ addeq r6, r8, r2, ror #26 │ │ │ │ - rsbseq r5, ip, r4, lsr r3 │ │ │ │ + rsbseq r5, ip, ip, lsr r3 │ │ │ │ @ instruction: 0x000011b8 │ │ │ │ addeq r8, r8, r0, lsr r3 │ │ │ │ ldrdeq r8, [r8], r2 │ │ │ │ addeq r6, r8, r4, lsr #26 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl feb6ef28 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @@ -5513,15 +5513,15 @@ │ │ │ │ mcrr 7, 15, pc, r8, cr9 @ │ │ │ │ svclt 0x00bc2800 │ │ │ │ @ instruction: 0xf8842300 │ │ │ │ blle a4d64 │ │ │ │ svcvs 0x0080f5b0 │ │ │ │ blmi 8ce5cc │ │ │ │ ldmdavs sp, {r0, r1, r3, r4, r5, r6, sl, lr} │ │ │ │ - blmi 88422c │ │ │ │ + blmi 88422c │ │ │ │ tstcs r0, r2, lsr #12 │ │ │ │ ldmdavs r8, {r0, r1, r3, r4, r5, r6, sl, lr} │ │ │ │ bmi 7e9c24 │ │ │ │ ldrbtmi r4, [sl], #-2842 @ 0xfffff4e6 │ │ │ │ ldmdavs sl, {r0, r1, r4, r6, r7, fp, ip, lr} │ │ │ │ ldrcc pc, [ip], #-2269 @ 0xfffff723 │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ @@ -5549,18 +5549,18 @@ │ │ │ │ strb pc, [sl, r7, lsl #29] @ │ │ │ │ stc 7, cr15, [r0], #996 @ 0x3e4 │ │ │ │ @ instruction: 0x000011b8 │ │ │ │ addeq r6, r8, sl, asr #25 │ │ │ │ umulleq r8, r8, r8, r2 @ │ │ │ │ addeq r8, r8, r8, lsr r6 │ │ │ │ addeq r6, r8, sl, lsl #25 │ │ │ │ - rsbseq r5, ip, ip, lsr #4 │ │ │ │ + rsbseq r5, ip, r4, lsr r2 │ │ │ │ addeq r8, r8, lr, lsr r2 │ │ │ │ ldrdeq r8, [r8], lr │ │ │ │ - ldrshteq r5, [ip], #-16 │ │ │ │ + ldrshteq r5, [ip], #-24 @ 0xffffffe8 │ │ │ │ vst3.8 {d27-d29}, [pc] │ │ │ │ strlt r5, [r0, #-3200] @ 0xfffff380 │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00f0f8cc │ │ │ │ addlt r4, r3, pc, lsl #20 │ │ │ │ stmdbge r4, {r0, r1, r2, r3, r8, r9, fp, lr} │ │ │ │ @ instruction: 0xf851447a │ │ │ │ @@ -5663,27 +5663,27 @@ │ │ │ │ @ instruction: 0xe7d7ff31 │ │ │ │ vtst.8 d20, d0, d0 │ │ │ │ ldrbtmi r1, [r8], #-329 @ 0xfffffeb7 │ │ │ │ @ instruction: 0xf7ff300c │ │ │ │ stmdami lr, {r0, r3, r5, r6, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf7ff4478 │ │ │ │ strb pc, [fp, r5, lsr #30] @ │ │ │ │ - rsbseq r5, ip, sl, asr #2 │ │ │ │ - ldrhteq r4, [lr], #-30 @ 0xffffffe2 │ │ │ │ - ldrsbteq r5, [ip], #-10 │ │ │ │ - rsbseq r5, ip, r8, lsr #1 │ │ │ │ - addeq fp, r2, sl, lsr r9 │ │ │ │ - rsbseq r5, ip, sl, lsl #1 │ │ │ │ - addeq fp, r2, ip, lsl r9 │ │ │ │ - rsbseq r5, ip, r4, ror r0 │ │ │ │ - rsbseq r5, ip, r0, lsl #1 │ │ │ │ - rsbseq r5, ip, sl, asr r0 │ │ │ │ - addeq fp, r2, ip, ror #17 │ │ │ │ - rsbseq r5, ip, r2, asr #32 │ │ │ │ - ldrdeq fp, [r2], r4 │ │ │ │ + rsbseq r5, ip, r2, asr r1 │ │ │ │ + rsbseq r4, lr, r6, asr #3 │ │ │ │ + rsbseq r5, ip, r2, ror #1 │ │ │ │ + ldrhteq r5, [ip], #-0 │ │ │ │ + addeq fp, r2, r2, asr #18 │ │ │ │ + @ instruction: 0x007c5092 │ │ │ │ + addeq fp, r2, r4, lsr #18 │ │ │ │ + rsbseq r5, ip, ip, ror r0 │ │ │ │ + rsbseq r5, ip, r8, lsl #1 │ │ │ │ + rsbseq r5, ip, r2, rrx │ │ │ │ + strdeq fp, [r2], r4 │ │ │ │ + rsbseq r5, ip, sl, asr #32 │ │ │ │ + ldrdeq fp, [r2], ip │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl feb6f208 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ blmi 16dbf90 │ │ │ │ ldrbtmi fp, [fp], #-131 @ 0xffffff7d │ │ │ │ stmdavs r3, {r1, r2, r3, r4, r9, sl, lr} │ │ │ │ blvs 16c44c8 │ │ │ │ @@ -5773,17 +5773,17 @@ │ │ │ │ movwls r9, #513 @ 0x201 │ │ │ │ strmi r6, [r8, r9, lsl #16]! │ │ │ │ andcc lr, r0, #3620864 @ 0x374000 │ │ │ │ @ instruction: 0xf43f2c00 │ │ │ │ strb sl, [r5, -lr, ror #30]! │ │ │ │ strdeq r6, [r8], lr │ │ │ │ andeq r0, r0, ip, lsr pc │ │ │ │ - rsbseq r4, ip, r2, lsl pc │ │ │ │ - rsbseq r4, ip, r0, lsl #30 │ │ │ │ - rsbseq sp, ip, ip, ror #25 │ │ │ │ + rsbseq r4, ip, sl, lsl pc │ │ │ │ + rsbseq r4, ip, r8, lsl #30 │ │ │ │ + ldrshteq sp, [ip], #-196 @ 0xffffff3c │ │ │ │ andeq r1, r0, r0, lsl r3 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r8 │ │ │ │ bl feb6f39c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0x46050ff0 │ │ │ │ strmi r6, [ip], -r0, asr #18 │ │ │ │ @ instruction: 0xf7f9b108 │ │ │ │ @@ -5796,17 +5796,17 @@ │ │ │ │ mvnscs r4, r7, lsl #16 │ │ │ │ andcc r4, ip, r8, ror r4 │ │ │ │ stc2l 7, cr15, [r2, #-1020]! @ 0xfffffc04 │ │ │ │ strtmi r4, [r1], -r5, lsl #16 │ │ │ │ pop {r3, r4, r5, r6, sl, lr} │ │ │ │ @ instruction: 0xf7ff4038 │ │ │ │ svclt 0x0000be1b │ │ │ │ - ldrsbteq r3, [lr], #-232 @ 0xffffff18 │ │ │ │ - rsbseq r4, ip, r4, lsr lr │ │ │ │ - rsbseq r4, ip, r0, asr #28 │ │ │ │ + rsbseq r3, lr, r0, ror #29 │ │ │ │ + rsbseq r4, ip, ip, lsr lr │ │ │ │ + rsbseq r4, ip, r8, asr #28 │ │ │ │ blmi 12a9fc │ │ │ │ ldrbtmi r4, [fp], #-1146 @ 0xfffffb86 │ │ │ │ andsvs r6, r9, r0, lsl r0 │ │ │ │ svclt 0x00004770 │ │ │ │ addeq r7, r8, r8, lsl lr │ │ │ │ addeq r8, r8, r2, asr #3 │ │ │ │ andcs r4, r0, r4, lsl #20 │ │ │ │ @@ -5961,16 +5961,16 @@ │ │ │ │ subeq lr, r3, #2048 @ 0x800 │ │ │ │ addsmi r3, ip, #67108864 @ 0x4000000 │ │ │ │ eorcs pc, r2, r0, asr r8 @ │ │ │ │ tsteq r2, r1, asr #20 │ │ │ │ strdvs sp, [r9], -r4 @ │ │ │ │ pop {r0, r1, ip, sp, pc} │ │ │ │ svclt 0x00008ff0 │ │ │ │ - umulleq r3, r3, r8, r8 @ │ │ │ │ - @ instruction: 0x008336ba │ │ │ │ + addeq r3, r3, r0, lsr #17 │ │ │ │ + addeq r3, r3, r2, asr #13 │ │ │ │ ldrblt r4, [r0, #595]! @ 0x253 │ │ │ │ tstpeq pc, #3 @ p-variant is OBSOLETE │ │ │ │ ldreq pc, [pc], #-2 @ 18488 │ │ │ │ subsmi fp, ip, #88, 30 @ 0x160 │ │ │ │ @ instruction: 0x46051b12 │ │ │ │ vldmdble r2!, {s5-s4} │ │ │ │ orrcc r3, r0, r1, lsl #20 │ │ │ │ @@ -6186,17 +6186,17 @@ │ │ │ │ @ instruction: 0xf8d50281 │ │ │ │ b 10ecf24 │ │ │ │ svclt 0x00040305 │ │ │ │ ldrdcs pc, [r0, #130]! @ 0x82 │ │ │ │ eorvs r4, r3, r3, lsl r3 │ │ │ │ pop {r0, r1, ip, sp, pc} │ │ │ │ svclt 0x00008ff0 │ │ │ │ - addeq r3, r3, r8, asr #10 │ │ │ │ - addeq r3, r3, r8, lsr #8 │ │ │ │ - addeq r3, r3, r6, lsl #7 │ │ │ │ + addeq r3, r3, r0, asr r5 │ │ │ │ + addeq r3, r3, r0, lsr r4 │ │ │ │ + addeq r3, r3, lr, lsl #7 │ │ │ │ ldrblt r4, [r0, #595]! @ 0x253 │ │ │ │ movweq pc, #61443 @ 0xf003 @ │ │ │ │ streq pc, [pc], -r2 │ │ │ │ subsmi fp, lr, #88, 30 @ 0x160 │ │ │ │ @ instruction: 0x46071b92 │ │ │ │ vstrle s5, [r6, #-0] │ │ │ │ @ instruction: 0xf1013a01 │ │ │ │ @@ -6297,17 +6297,17 @@ │ │ │ │ andcc r4, ip, r8, ror r4 │ │ │ │ @ instruction: 0xf97af7ff │ │ │ │ stmdbls r3, {r1, r2, fp, lr} │ │ │ │ @ instruction: 0xf7ff4478 │ │ │ │ blls 117280 │ │ │ │ andlt r4, r5, r8, lsl r6 │ │ │ │ svclt 0x0000bd30 │ │ │ │ - ldrsbteq r4, [ip], #-104 @ 0xffffff98 │ │ │ │ - rsbseq r4, ip, r4, lsr #13 │ │ │ │ - rsbseq sp, ip, r4, asr r4 │ │ │ │ + rsbseq r4, ip, r0, ror #13 │ │ │ │ + rsbseq r4, ip, ip, lsr #13 │ │ │ │ + rsbseq sp, ip, ip, asr r4 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl feb6fbc8 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strmi r0, [ip], -r8, ror #31 │ │ │ │ strmi fp, [r5], -r3, lsl #1 │ │ │ │ tstlt sl, #26214400 @ 0x1900000 │ │ │ │ ldrdgt pc, [r8], -r4 │ │ │ │ @@ -6339,18 +6339,18 @@ │ │ │ │ ldrbtmi r2, [r8], #-403 @ 0xfffffe6d │ │ │ │ @ instruction: 0xf7ff300c │ │ │ │ stmdami r7, {r0, r2, r5, r8, fp, ip, sp, lr, pc} │ │ │ │ ldrbtmi r4, [r8], #-1569 @ 0xfffff9df │ │ │ │ @ instruction: 0xf9e0f7ff │ │ │ │ andlt r4, r3, r0, lsr #12 │ │ │ │ svclt 0x0000bd30 │ │ │ │ - rsbseq r4, ip, r4, lsr r6 │ │ │ │ - rsbseq r4, ip, r4, asr r6 │ │ │ │ - ldrshteq r4, [ip], #-90 @ 0xffffffa6 │ │ │ │ - rsbseq sp, ip, sl, lsr #7 │ │ │ │ + rsbseq r4, ip, ip, lsr r6 │ │ │ │ + rsbseq r4, ip, ip, asr r6 │ │ │ │ + rsbseq r4, ip, r2, lsl #12 │ │ │ │ + ldrhteq sp, [ip], #-50 @ 0xffffffce │ │ │ │ mvnsmi lr, sp, lsr #18 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e8f8cc │ │ │ │ blls 1ea4e0 │ │ │ │ vstrle d18, [r3, #-0] │ │ │ │ ldrmi r4, [r6], -r4, lsl #12 │ │ │ │ @@ -6397,23 +6397,23 @@ │ │ │ │ cmpcs r1, sp, lsl #16 │ │ │ │ ldrbtcc pc, [pc], #79 @ 18b30 @ │ │ │ │ andcc r4, ip, r8, ror r4 │ │ │ │ @ instruction: 0xf8aef7ff │ │ │ │ ldrbtmi r4, [r8], #-2058 @ 0xfffff7f6 │ │ │ │ @ instruction: 0xf96af7ff │ │ │ │ svclt 0x0000e7c5 │ │ │ │ - rsbseq r4, ip, r4, asr #11 │ │ │ │ - rsbseq r4, ip, r4, ror #10 │ │ │ │ - rsbseq sp, ip, r4, lsl r3 │ │ │ │ - rsbseq r4, ip, r8, asr #10 │ │ │ │ - ldrshteq sp, [ip], #-40 @ 0xffffffd8 │ │ │ │ - rsbseq r4, ip, r8, lsr #10 │ │ │ │ + rsbseq r4, ip, ip, asr #11 │ │ │ │ rsbseq r4, ip, ip, ror #10 │ │ │ │ - rsbseq r4, ip, ip, lsl #10 │ │ │ │ - addeq sl, r2, lr, asr sp │ │ │ │ + rsbseq sp, ip, ip, lsl r3 │ │ │ │ + rsbseq r4, ip, r0, asr r5 │ │ │ │ + rsbseq sp, ip, r0, lsl #6 │ │ │ │ + rsbseq r4, ip, r0, lsr r5 │ │ │ │ + rsbseq r4, ip, r4, ror r5 │ │ │ │ + rsbseq r4, ip, r4, lsl r5 │ │ │ │ + addeq sl, r2, r6, ror #26 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ bl feb6fd70 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ stmdavs r3, {r4, r5, r6, r7, r8, r9, sl, fp} │ │ │ │ @ instruction: 0xf04fb083 │ │ │ │ strdvs r3, [sl], -pc @ │ │ │ │ @ instruction: 0x4798689b │ │ │ │ @@ -6424,16 +6424,16 @@ │ │ │ │ ldrbtmi r4, [r8], #-2054 @ 0xfffff7fa │ │ │ │ @ instruction: 0xf7ff300c │ │ │ │ stmdami r5, {r0, r1, r3, r4, r5, r6, fp, ip, sp, lr, pc} │ │ │ │ ldrbtmi r9, [r8], #-2305 @ 0xfffff6ff │ │ │ │ @ instruction: 0xf936f7ff │ │ │ │ ldrmi r9, [r8], -r1, lsl #22 │ │ │ │ stclt 0, cr11, [r0, #-12] │ │ │ │ - rsbseq r4, ip, r6, lsr #9 │ │ │ │ - rsbseq sp, ip, r6, asr r2 │ │ │ │ + rsbseq r4, ip, lr, lsr #9 │ │ │ │ + rsbseq sp, ip, lr, asr r2 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ bl feb6fdc0 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ stmdavs r3, {r4, r5, r6, r7, r8, r9, sl, fp} │ │ │ │ ldmvs fp, {r0, r1, r7, ip, sp, pc}^ │ │ │ │ @ instruction: 0x46034798 │ │ │ │ tstle r2, r1, lsl #16 │ │ │ │ @@ -6443,16 +6443,16 @@ │ │ │ │ andcc r4, ip, r8, ror r4 │ │ │ │ @ instruction: 0xf856f7ff │ │ │ │ stmdbls r1, {r0, r2, fp, lr} │ │ │ │ @ instruction: 0xf7ff4478 │ │ │ │ blls 97038 │ │ │ │ andlt r4, r3, r8, lsl r6 │ │ │ │ svclt 0x0000bd00 │ │ │ │ - rsbseq r4, ip, ip, asr r4 │ │ │ │ - rsbseq sp, ip, ip, lsl #4 │ │ │ │ + rsbseq r4, ip, r4, ror #8 │ │ │ │ + rsbseq sp, ip, r4, lsl r2 │ │ │ │ ldrbmi r6, [r0, -r0, asr #17]! │ │ │ │ ldrbmi r6, [r0, -r1, asr #1]! │ │ │ │ mvnsmi lr, sp, lsr #18 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e0f8cc │ │ │ │ @ instruction: 0x46044d30 │ │ │ │ @@ -6500,22 +6500,22 @@ │ │ │ │ ldrhhi lr, [r0, #141]! @ 0x8d │ │ │ │ strtmi r4, [r9], -fp, lsl #16 │ │ │ │ andcc r4, ip, r8, ror r4 │ │ │ │ @ instruction: 0xffe0f7fe │ │ │ │ ldrbtmi r4, [r8], #-2057 @ 0xfffff7f7 │ │ │ │ @ instruction: 0xf89cf7ff │ │ │ │ svclt 0x0000e7d3 │ │ │ │ - rsbseq r4, ip, r0, lsr r4 │ │ │ │ - rsbseq r4, ip, r6, asr #7 │ │ │ │ - addeq sl, r2, r8, lsl ip │ │ │ │ - ldrhteq r4, [ip], #-48 @ 0xffffffd0 │ │ │ │ - rsbseq sp, ip, lr, asr r1 │ │ │ │ - rsbseq r4, ip, sl, lsr #7 │ │ │ │ - rsbseq r4, ip, r0, ror r3 │ │ │ │ - addeq sl, r2, r2, asr #23 │ │ │ │ + rsbseq r4, ip, r8, lsr r4 │ │ │ │ + rsbseq r4, ip, lr, asr #7 │ │ │ │ + addeq sl, r2, r0, lsr #24 │ │ │ │ + ldrhteq r4, [ip], #-56 @ 0xffffffc8 │ │ │ │ + rsbseq sp, ip, r6, ror #2 │ │ │ │ + ldrhteq r4, [ip], #-50 @ 0xffffffce │ │ │ │ + rsbseq r4, ip, r8, ror r3 │ │ │ │ + addeq sl, r2, sl, asr #23 │ │ │ │ biclt r6, fp, r3, lsl #16 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ bl feb6ff0c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ stmdbmi sl, {r4, r5, r6, r7, r8, r9, sl, fp} │ │ │ │ strmi fp, [r4], -r2, lsl #1 │ │ │ │ andsne pc, r5, #64, 4 │ │ │ │ @@ -6523,15 +6523,15 @@ │ │ │ │ @ instruction: 0xf7fa9101 │ │ │ │ stmdbls r1, {r0, r3, r8, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ addvc pc, fp, #1325400064 @ 0x4f000000 │ │ │ │ andlt r4, r2, r0, lsr #12 │ │ │ │ @ instruction: 0x4010e8bd │ │ │ │ mcrlt 7, 7, pc, cr0, cr10, {7} @ │ │ │ │ svclt 0x00004770 │ │ │ │ - rsbseq r4, ip, r8, lsr r3 │ │ │ │ + rsbseq r4, ip, r0, asr #6 │ │ │ │ ldrbmi r6, [r0, -r0, lsl #16]! │ │ │ │ ldrbmi r6, [r0, -r0, asr #16]! │ │ │ │ ldrbmi r6, [r0, -r0, lsl #17]! │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ bl feb6ff54 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r5, r8, ror #31 │ │ │ │ @@ -6606,15 +6606,15 @@ │ │ │ │ subsmi r9, sl, r5, lsl #22 │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ andcs sp, r1, r2, lsl #2 │ │ │ │ ldcllt 0, cr11, [r0, #28]! │ │ │ │ mrrc 7, 15, pc, r8, cr8 @ │ │ │ │ addeq r5, r8, lr, lsl ip │ │ │ │ @ instruction: 0x000011b8 │ │ │ │ - rsbseq r4, ip, r6, asr #5 │ │ │ │ + rsbseq r4, ip, lr, asr #5 │ │ │ │ addeq r5, r8, sl, lsr #23 │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl feb70098 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r3, r0, ror #31 │ │ │ │ strmi r4, [sp], -r4, lsl #12 │ │ │ │ mcr2 7, 5, pc, cr14, cr15, {7} @ │ │ │ │ @@ -6837,25 +6837,25 @@ │ │ │ │ strb pc, [r4, r1, lsl #28]! @ │ │ │ │ strtmi r4, [r9], -lr, lsl #16 │ │ │ │ andcc r4, ip, r8, ror r4 │ │ │ │ ldc2 7, cr15, [sl, #-1016]! @ 0xfffffc08 │ │ │ │ ldrbtmi r4, [r8], #-2060 @ 0xfffff7f4 │ │ │ │ ldc2l 7, cr15, [r6, #1016]! @ 0x3f8 │ │ │ │ svclt 0x0000e7d9 │ │ │ │ - rsbseq r3, ip, r8, asr #31 │ │ │ │ - rsbseq r3, ip, r6, lsr pc │ │ │ │ - rsbseq ip, ip, r2, asr #24 │ │ │ │ - rsbseq r3, ip, r2, lsl pc │ │ │ │ - addeq sl, r2, r0, asr #13 │ │ │ │ - ldrshteq r3, [ip], #-230 @ 0xffffff1a │ │ │ │ - addeq sl, r2, r4, lsr #13 │ │ │ │ - ldrsbteq r3, [ip], #-238 @ 0xffffff12 │ │ │ │ - addeq sl, r2, ip, lsl #13 │ │ │ │ - rsbseq r3, ip, r8, asr #29 │ │ │ │ - addeq sl, r2, r6, ror r6 │ │ │ │ + ldrsbteq r3, [ip], #-240 @ 0xffffff10 │ │ │ │ + rsbseq r3, ip, lr, lsr pc │ │ │ │ + rsbseq ip, ip, sl, asr #24 │ │ │ │ + rsbseq r3, ip, sl, lsl pc │ │ │ │ + addeq sl, r2, r8, asr #13 │ │ │ │ + ldrshteq r3, [ip], #-238 @ 0xffffff12 │ │ │ │ + addeq sl, r2, ip, lsr #13 │ │ │ │ + rsbseq r3, ip, r6, ror #29 │ │ │ │ + umulleq sl, r2, r4, r6 │ │ │ │ + ldrsbteq r3, [ip], #-224 @ 0xffffff20 │ │ │ │ + addeq sl, r2, lr, ror r6 │ │ │ │ mvnsmi lr, #737280 @ 0xb4000 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ blhi 154718 │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00b0f8cc │ │ │ │ blmi baacd4 │ │ │ │ strmi fp, [pc], -r9, lsl #1 │ │ │ │ @@ -6900,19 +6900,19 @@ │ │ │ │ @ instruction: 0xf06f71a7 │ │ │ │ ldrbtmi r0, [r8], #-1032 @ 0xfffffbf8 │ │ │ │ @ instruction: 0xf7fe300c │ │ │ │ stmdami r7, {r0, r2, r3, r4, r5, r7, sl, fp, ip, sp, lr, pc} │ │ │ │ ldrbtmi r4, [r8], #-1577 @ 0xfffff9d7 │ │ │ │ ldc2l 7, cr15, [r8, #-1016]! @ 0xfffffc08 │ │ │ │ svclt 0x0000e7d8 │ │ │ │ - rsbseq r3, ip, ip, lsl #29 │ │ │ │ + @ instruction: 0x007c3e94 │ │ │ │ + ldrshteq r3, [ip], #-222 @ 0xffffff22 │ │ │ │ + rsbseq ip, ip, sl, lsl #22 │ │ │ │ + ldrsbteq r3, [ip], #-214 @ 0xffffff2a │ │ │ │ ldrshteq r3, [ip], #-214 @ 0xffffff2a │ │ │ │ - rsbseq ip, ip, r2, lsl #22 │ │ │ │ - rsbseq r3, ip, lr, asr #27 │ │ │ │ - rsbseq r3, ip, lr, ror #27 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r8 │ │ │ │ bl feb70544 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf7ff0ff8 │ │ │ │ stmdavs r0, {r0, r1, r3, r4, r6, sl, fp, ip, sp, lr, pc} │ │ │ │ svclt 0x0000bd08 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ @@ -6962,18 +6962,18 @@ │ │ │ │ ldmib r4, {r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xfffffafd │ │ │ │ addeq r5, r8, r8, ror r6 │ │ │ │ @ instruction: 0xfffffc6d │ │ │ │ @ instruction: 0xfffff9a7 │ │ │ │ @ instruction: 0x000011b8 │ │ │ │ @ instruction: 0xfffffa27 │ │ │ │ - rsbseq r3, ip, ip, asr #26 │ │ │ │ + rsbseq r3, ip, r4, asr sp │ │ │ │ addeq r5, r8, r0, asr #12 │ │ │ │ - ldrshteq r3, [ip], #-194 @ 0xffffff3e │ │ │ │ - ldrshteq ip, [ip], #-158 @ 0xffffff62 │ │ │ │ + ldrshteq r3, [ip], #-202 @ 0xffffff36 │ │ │ │ + rsbseq ip, ip, r6, lsl #20 │ │ │ │ andeq r0, r0, r0 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ bl feb7063c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strdlt r0, [r2], r0 @ │ │ │ │ andls r4, r1, #8, 12 @ 0x800000 │ │ │ │ @ instruction: 0xf7ff9100 │ │ │ │ @@ -7049,15 +7049,15 @@ │ │ │ │ subsmi r9, sl, r5, lsl #22 │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ andcs sp, r1, r2, lsl #2 │ │ │ │ ldclt 0, cr11, [r0, #-28]! @ 0xffffffe4 │ │ │ │ ldm ip, {r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc}^ │ │ │ │ strdeq r5, [r8], lr │ │ │ │ @ instruction: 0x000011b8 │ │ │ │ - rsbseq r3, ip, r8, lsl ip │ │ │ │ + rsbseq r3, ip, r0, lsr #24 │ │ │ │ @ instruction: 0x008854b2 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl feb70790 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r2, r8, ror #31 │ │ │ │ tstls r1, r4, lsl #12 │ │ │ │ blx cd759e │ │ │ │ @@ -7220,21 +7220,21 @@ │ │ │ │ @ instruction: 0xe7de34ff │ │ │ │ vadd.i8 d20, d0, d10 │ │ │ │ ldrbtmi r1, [r8], #-295 @ 0xfffffed9 │ │ │ │ @ instruction: 0xf7fe300c │ │ │ │ stmdami r8, {r0, r2, r4, r5, r9, fp, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf7fe4478 │ │ │ │ udf #4001 @ 0xfa1 │ │ │ │ - ldrsbteq r3, [ip], #-152 @ 0xffffff68 │ │ │ │ - rsbseq r3, ip, r0, lsl #19 │ │ │ │ - rsbseq ip, ip, r4, lsl #12 │ │ │ │ - rsbseq r3, ip, r2, ror #18 │ │ │ │ - addeq sl, r2, r8, lsl #1 │ │ │ │ - rsbseq r3, ip, r6, asr #18 │ │ │ │ - addeq sl, r2, ip, rrx │ │ │ │ + rsbseq r3, ip, r0, ror #19 │ │ │ │ + rsbseq r3, ip, r8, lsl #19 │ │ │ │ + rsbseq ip, ip, ip, lsl #12 │ │ │ │ + rsbseq r3, ip, sl, ror #18 │ │ │ │ + umulleq sl, r2, r0, r0 │ │ │ │ + rsbseq r3, ip, lr, asr #18 │ │ │ │ + addeq sl, r2, r4, ror r0 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ blhi 154d10 │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00b0f8cc │ │ │ │ addlt r4, r7, r9, asr #26 │ │ │ │ cdp 6, 11, cr4, cr0, cr8, {4} │ │ │ │ @@ -7306,26 +7306,26 @@ │ │ │ │ @ instruction: 0x71a3f44f │ │ │ │ streq pc, [r8], #-111 @ 0xffffff91 │ │ │ │ andcc r4, ip, r8, ror r4 │ │ │ │ @ instruction: 0xf98af7fe │ │ │ │ strtmi r4, [r9], -sp, lsl #16 │ │ │ │ @ instruction: 0xf7fe4478 │ │ │ │ ldr pc, [r2, r5, asr #20]! │ │ │ │ - rsbseq r3, ip, r6, lsl r9 │ │ │ │ - rsbseq r3, ip, r8, lsr #17 │ │ │ │ - rsbseq r3, ip, r4, ror #16 │ │ │ │ - rsbseq ip, ip, r8, ror #9 │ │ │ │ - rsbseq r3, ip, ip, asr #16 │ │ │ │ - ldrsbteq ip, [ip], #-64 @ 0xffffffc0 │ │ │ │ - rsbseq r3, ip, r8, lsr #16 │ │ │ │ - addeq r9, r2, lr, asr #30 │ │ │ │ - rsbseq r3, ip, ip, lsl #16 │ │ │ │ - addeq r9, r2, r2, lsr pc │ │ │ │ - ldrshteq r3, [ip], #-112 @ 0xffffff90 │ │ │ │ - rsbseq r3, ip, r8, lsl #15 │ │ │ │ + rsbseq r3, ip, lr, lsl r9 │ │ │ │ + ldrhteq r3, [ip], #-128 @ 0xffffff80 │ │ │ │ + rsbseq r3, ip, ip, ror #16 │ │ │ │ + ldrshteq ip, [ip], #-64 @ 0xffffffc0 │ │ │ │ + rsbseq r3, ip, r4, asr r8 │ │ │ │ + ldrsbteq ip, [ip], #-72 @ 0xffffffb8 │ │ │ │ + rsbseq r3, ip, r0, lsr r8 │ │ │ │ + addeq r9, r2, r6, asr pc │ │ │ │ + rsbseq r3, ip, r4, lsl r8 │ │ │ │ + addeq r9, r2, sl, lsr pc │ │ │ │ + ldrshteq r3, [ip], #-120 @ 0xffffff88 │ │ │ │ + @ instruction: 0x007c3790 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ bl feb70bc4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strdlt r0, [r3], r0 @ │ │ │ │ bleq 55004 │ │ │ │ @ instruction: 0xf918f7ff │ │ │ │ bleq 5504c │ │ │ │ @@ -7402,18 +7402,18 @@ │ │ │ │ mrc 7, 0, APSR_nzcv, cr14, cr7, {7} │ │ │ │ @ instruction: 0xfffffb09 │ │ │ │ addeq r4, r8, ip, lsl #31 │ │ │ │ @ instruction: 0xfffff9a9 │ │ │ │ @ instruction: 0xfffffb9b │ │ │ │ @ instruction: 0x000011b8 │ │ │ │ @ instruction: 0xfffffa5b │ │ │ │ - rsbseq r3, ip, r4, ror #13 │ │ │ │ + rsbseq r3, ip, ip, ror #13 │ │ │ │ addeq r4, r8, r4, asr pc │ │ │ │ - rsbseq r3, ip, lr, lsl #13 │ │ │ │ - rsbseq ip, ip, r2, lsl r3 │ │ │ │ + @ instruction: 0x007c3696 │ │ │ │ + rsbseq ip, ip, sl, lsl r3 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ bl feb70d24 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strdlt r0, [r2], r0 @ │ │ │ │ tstls r1, r8, lsl #12 │ │ │ │ @ instruction: 0xf868f7ff │ │ │ │ stmdals r1, {r2, r9, sl, lr} │ │ │ │ @@ -7458,15 +7458,15 @@ │ │ │ │ subsmi r9, sl, r5, lsl #22 │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ andcs sp, r1, r2, lsl #2 │ │ │ │ ldclt 0, cr11, [r0, #-28]! @ 0xffffffe4 │ │ │ │ stc 7, cr15, [r6, #988]! @ 0x3dc │ │ │ │ umulleq r4, r8, r2, lr │ │ │ │ @ instruction: 0x000011b8 │ │ │ │ - rsbseq r3, ip, ip, ror #11 │ │ │ │ + ldrshteq r3, [ip], #-84 @ 0xffffffac │ │ │ │ addeq r4, r8, r6, asr #28 │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r0 │ │ │ │ stc 12, cr5, [sp, #-512]! @ 0xfffffe00 │ │ │ │ bl feb7c808 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldrdlt r0, [r3], r8 │ │ │ │ tstls r1, r4, lsl #12 │ │ │ │ @@ -7591,21 +7591,21 @@ │ │ │ │ ldrbtcc pc, [pc], #79 @ 19dec @ │ │ │ │ stmdami sl, {r0, r1, r2, r3, r4, r6, r7, r8, r9, sl, sp, lr, pc} │ │ │ │ ldrbtmi r2, [r8], #-498 @ 0xfffffe0e │ │ │ │ @ instruction: 0xf7fd300c │ │ │ │ stmdami r8, {r0, r2, r3, r6, r8, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf7fe4478 │ │ │ │ ldrb pc, [r1, r9, lsl #16]! @ │ │ │ │ - rsbseq r3, ip, ip, lsr #8 │ │ │ │ - rsbseq r3, ip, lr, ror #7 │ │ │ │ - rsbseq ip, ip, r2, lsr r0 │ │ │ │ - ldrsbteq r3, [ip], #-48 @ 0xffffffd0 │ │ │ │ - @ instruction: 0x00829ab6 │ │ │ │ - ldrhteq r3, [ip], #-54 @ 0xffffffca │ │ │ │ - umulleq r9, r2, ip, sl │ │ │ │ + rsbseq r3, ip, r4, lsr r4 │ │ │ │ + ldrshteq r3, [ip], #-54 @ 0xffffffca │ │ │ │ + rsbseq ip, ip, sl, lsr r0 │ │ │ │ + ldrsbteq r3, [ip], #-56 @ 0xffffffc8 │ │ │ │ + @ instruction: 0x00829abe │ │ │ │ + ldrhteq r3, [ip], #-62 @ 0xffffffc2 │ │ │ │ + addeq r9, r2, r4, lsr #21 │ │ │ │ mvnsmi lr, #737280 @ 0xb4000 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00c8f8cc │ │ │ │ blmi 92b898 │ │ │ │ strmi fp, [pc], -r7, lsl #1 │ │ │ │ @ instruction: 0x4604447b │ │ │ │ @@ -7639,19 +7639,19 @@ │ │ │ │ @ instruction: 0xf06f7186 │ │ │ │ ldrbtmi r0, [r8], #-1032 @ 0xfffffbf8 │ │ │ │ @ instruction: 0xf7fd300c │ │ │ │ stmdami r7, {r0, r1, r2, r3, r5, r6, r7, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ ldrbtmi r4, [r8], #-1577 @ 0xfffff9d7 │ │ │ │ @ instruction: 0xffaaf7fd │ │ │ │ svclt 0x0000e7dc │ │ │ │ - rsbseq r3, ip, ip, lsl #7 │ │ │ │ - rsbseq r3, ip, lr, lsl r3 │ │ │ │ - rsbseq fp, ip, r2, ror #30 │ │ │ │ - ldrshteq r3, [ip], #-42 @ 0xffffffd6 │ │ │ │ - rsbseq r3, ip, r2, asr r2 │ │ │ │ + @ instruction: 0x007c3394 │ │ │ │ + rsbseq r3, ip, r6, lsr #6 │ │ │ │ + rsbseq fp, ip, sl, ror #30 │ │ │ │ + rsbseq r3, ip, r2, lsl #6 │ │ │ │ + rsbseq r3, ip, sl, asr r2 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ bl feb710e0 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strdlt r0, [r3], r0 @ │ │ │ │ @ instruction: 0xf7fe9101 │ │ │ │ stmdbls r1, {r0, r1, r3, r7, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ ldc 8, cr6, [r0, #12] │ │ │ │ @@ -7698,18 +7698,18 @@ │ │ │ │ bl ff357f74 │ │ │ │ @ instruction: 0xfffffcd1 │ │ │ │ addeq r4, r8, r8, ror #21 │ │ │ │ @ instruction: 0xfffffbed │ │ │ │ @ instruction: 0xfffffd4f │ │ │ │ @ instruction: 0x000011b8 │ │ │ │ @ instruction: 0xfffffc23 │ │ │ │ - rsbseq r3, ip, r0, lsl #5 │ │ │ │ + rsbseq r3, ip, r8, lsl #5 │ │ │ │ @ instruction: 0x00884ab0 │ │ │ │ - rsbseq r3, ip, sl, lsr #4 │ │ │ │ - rsbseq fp, ip, lr, ror #28 │ │ │ │ + rsbseq r3, ip, r2, lsr r2 │ │ │ │ + rsbseq fp, ip, r6, ror lr │ │ │ │ andeq r0, r0, r0 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ bl feb711cc │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r5, r8, ror #31 │ │ │ │ stc 1, cr9, [sp, #4] │ │ │ │ @ instruction: 0xf7fe0b02 │ │ │ │ @@ -7770,15 +7770,15 @@ │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ mrsle r0, LR_svc │ │ │ │ andlt r2, r7, r1 │ │ │ │ @ instruction: 0xf7f7bdf0 │ │ │ │ svclt 0x0000eb36 │ │ │ │ ldrdeq r4, [r8], sl │ │ │ │ @ instruction: 0x000011b8 │ │ │ │ - rsbseq r3, ip, ip, lsl #3 │ │ │ │ + @ instruction: 0x007c3194 │ │ │ │ addeq r4, r8, r4, ror #18 │ │ │ │ mvnsmi lr, sp, lsr #18 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00b8f8cc │ │ │ │ strmi fp, [r5], -ip, lsl #1 │ │ │ │ strmi r4, [r7], -ip, lsl #12 │ │ │ │ @@ -7948,20 +7948,20 @@ │ │ │ │ andhi pc, r0, pc, lsr #7 │ │ │ │ adcsge lr, r5, sp, lsl #27 │ │ │ │ mrccc 6, 5, ip, cr0, cr7, {7} │ │ │ │ adcsge lr, r5, sp, lsl #27 │ │ │ │ mrclt 6, 5, ip, cr0, cr7, {7} │ │ │ │ @ instruction: 0x008847b0 │ │ │ │ @ instruction: 0x000011b8 │ │ │ │ - rsbseq r2, ip, lr, lsl #30 │ │ │ │ - ldrhteq r2, [ip], #-234 @ 0xffffff16 │ │ │ │ + rsbseq r2, ip, r6, lsl pc │ │ │ │ + rsbseq r2, ip, r2, asr #29 │ │ │ │ strdeq r4, [r8], r0 │ │ │ │ - rsbseq r2, ip, r6, lsr #29 │ │ │ │ - addeq r9, r2, lr, asr #10 │ │ │ │ - @ instruction: 0x007cba98 │ │ │ │ + rsbseq r2, ip, lr, lsr #29 │ │ │ │ + addeq r9, r2, r6, asr r5 │ │ │ │ + rsbseq fp, ip, r0, lsr #21 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ stc 12, cr5, [sp, #-512]! @ 0xfffffe00 │ │ │ │ bl feb7cfc8 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r2, r0, ror #31 │ │ │ │ strmi r4, [lr], -r5, lsl #12 │ │ │ │ ldc2 7, cr15, [sl], {254} @ 0xfe │ │ │ │ @@ -8086,27 +8086,27 @@ │ │ │ │ @ instruction: 0xe7e5fc35 │ │ │ │ vtst.8 d20, d0, d0 │ │ │ │ ldrbtmi r1, [r8], #-325 @ 0xfffffebb │ │ │ │ @ instruction: 0xf7fd300c │ │ │ │ stmdami lr, {r0, r2, r3, r5, r6, r8, r9, fp, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf7fd4478 │ │ │ │ ldrb pc, [r9, r9, lsr #24] @ │ │ │ │ - rsbseq r2, ip, sl, lsr sp │ │ │ │ - rsbseq r2, ip, r0, asr #25 │ │ │ │ - rsbseq fp, ip, r8, asr #17 │ │ │ │ - @ instruction: 0x007c2c98 │ │ │ │ - rsbseq r2, ip, r6, lsr #25 │ │ │ │ - rsbseq r2, ip, ip, ror ip │ │ │ │ - addeq r9, r2, r6, lsr #6 │ │ │ │ - rsbseq r2, ip, r2, ror #24 │ │ │ │ - addeq r9, r2, ip, lsl #6 │ │ │ │ - rsbseq r2, ip, sl, asr #24 │ │ │ │ - strdeq r9, [r2], r4 │ │ │ │ - rsbseq r2, ip, r2, lsr ip │ │ │ │ - ldrdeq r9, [r2], ip │ │ │ │ + rsbseq r2, ip, r2, asr #26 │ │ │ │ + rsbseq r2, ip, r8, asr #25 │ │ │ │ + ldrsbteq fp, [ip], #-128 @ 0xffffff80 │ │ │ │ + rsbseq r2, ip, r0, lsr #25 │ │ │ │ + rsbseq r2, ip, lr, lsr #25 │ │ │ │ + rsbseq r2, ip, r4, lsl #25 │ │ │ │ + addeq r9, r2, lr, lsr #6 │ │ │ │ + rsbseq r2, ip, sl, ror #24 │ │ │ │ + addeq r9, r2, r4, lsl r3 │ │ │ │ + rsbseq r2, ip, r2, asr ip │ │ │ │ + strdeq r9, [r2], ip │ │ │ │ + rsbseq r2, ip, sl, lsr ip │ │ │ │ + addeq r9, r2, r4, ror #5 │ │ │ │ mvnsmi lr, #737280 @ 0xb4000 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ blhi d5ab8 │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00c0f8cc │ │ │ │ blmi a2c074 │ │ │ │ strmi fp, [pc], -r7, lsl #1 │ │ │ │ @@ -8145,19 +8145,19 @@ │ │ │ │ @ instruction: 0xf06f115f │ │ │ │ ldrbtmi r0, [r8], #-1032 @ 0xfffffbf8 │ │ │ │ @ instruction: 0xf7fd300c │ │ │ │ stmdami r7, {r0, r3, r4, r5, r6, r7, r9, fp, ip, sp, lr, pc} │ │ │ │ ldrbtmi r4, [r8], #-1577 @ 0xfffff9d7 │ │ │ │ blx fed586a2 │ │ │ │ svclt 0x0000e7d8 │ │ │ │ - rsbseq r2, ip, r0, lsr #24 │ │ │ │ - rsbseq r2, ip, r2, ror fp │ │ │ │ - rsbseq fp, ip, sl, ror r7 │ │ │ │ - rsbseq r2, ip, sl, asr #22 │ │ │ │ - rsbseq r2, ip, r6, ror #20 │ │ │ │ + rsbseq r2, ip, r8, lsr #24 │ │ │ │ + rsbseq r2, ip, sl, ror fp │ │ │ │ + rsbseq fp, ip, r2, lsl #15 │ │ │ │ + rsbseq r2, ip, r2, asr fp │ │ │ │ + rsbseq r2, ip, lr, ror #20 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ bl feb718cc │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldrdlt r0, [r9], r8 │ │ │ │ ldrsbtgt pc, [ip], #-143 @ 0xffffff71 @ │ │ │ │ ldrsbt pc, [ip], #-143 @ 0xffffff71 @ │ │ │ │ ldmdbmi pc, {r2, r3, r4, r5, r6, r7, sl, lr} @ │ │ │ │ @@ -8192,18 +8192,18 @@ │ │ │ │ svc 0x00eef7f6 │ │ │ │ @ instruction: 0xfffff9f9 │ │ │ │ addeq r4, r8, ip, lsr #6 │ │ │ │ @ instruction: 0xfffffb59 │ │ │ │ @ instruction: 0xfffff8d3 │ │ │ │ @ instruction: 0x000011b8 │ │ │ │ @ instruction: 0xfffff91f │ │ │ │ - rsbseq r2, ip, r4, lsr fp │ │ │ │ + rsbseq r2, ip, ip, lsr fp │ │ │ │ strdeq r4, [r8], r4 @ │ │ │ │ - rsbseq r2, ip, sl, lsr #21 │ │ │ │ - ldrhteq fp, [ip], #-98 @ 0xffffff9e │ │ │ │ + ldrhteq r2, [ip], #-162 @ 0xffffff5e │ │ │ │ + ldrhteq fp, [ip], #-106 @ 0xffffff96 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r8 │ │ │ │ bl feb71984 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0x46080ff8 │ │ │ │ mcr2 3, 2, pc, cr4, cr13, {5} @ │ │ │ │ andcs r4, r0, #3145728 @ 0x300000 │ │ │ │ andsvs r2, sl, r1 │ │ │ │ @@ -8248,15 +8248,15 @@ │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ mrsle r0, LR_svc │ │ │ │ andlt r2, r4, r1 │ │ │ │ @ instruction: 0xf7f6bd70 │ │ │ │ svclt 0x0000ef78 │ │ │ │ addeq r4, r8, lr, asr r2 │ │ │ │ @ instruction: 0x000011b8 │ │ │ │ - rsbseq r2, ip, ip, ror sl │ │ │ │ + rsbseq r2, ip, r4, lsl #21 │ │ │ │ addeq r4, r8, r8, ror #3 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ blhi 355d14 >::_M_default_append(unsigned int)@@Base+0xd3150> │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ cdpeq 8, 14, cr15, cr8, cr12, {6} │ │ │ │ @ instruction: 0x469ab0b1 │ │ │ │ @@ -8578,15 +8578,15 @@ │ │ │ │ blls 56355c │ │ │ │ andcc pc, r8, r3, asr r8 @ │ │ │ │ @ instruction: 0xf0402b00 │ │ │ │ blge 9bb2a8 │ │ │ │ movwcs lr, #2509 @ 0x9cd │ │ │ │ blge 6ec610 │ │ │ │ andmi pc, r0, #111 @ 0x6f │ │ │ │ - blge 87f998 │ │ │ │ + blge 87f998 │ │ │ │ blge 83f998 │ │ │ │ blge 7ff998 │ │ │ │ blge 7bf998 │ │ │ │ blge 77f998 │ │ │ │ blge 73f998 │ │ │ │ movwcs r9, #770 @ 0x302 │ │ │ │ @ instruction: 0xf782f13a │ │ │ │ @@ -8818,26 +8818,26 @@ │ │ │ │ blle 1216bdc │ │ │ │ svclt 0x0000e701 │ │ │ │ andhi pc, r0, pc, lsr #7 │ │ │ │ ... │ │ │ │ @ instruction: 0x000011b8 │ │ │ │ umulleq r4, r8, r0, r1 │ │ │ │ addeq r4, r8, r8, lsl #2 │ │ │ │ - rsbseq r2, ip, lr, lsr #18 │ │ │ │ - rsbseq r2, ip, lr, ror #13 │ │ │ │ - rsbseq fp, ip, ip, ror #4 │ │ │ │ - rsbseq r2, ip, r0, lsr #7 │ │ │ │ - rsbseq sl, ip, r0, lsr #30 │ │ │ │ - rsbseq r2, ip, r8, ror #4 │ │ │ │ - rsbseq r2, ip, r4, lsr #4 │ │ │ │ - rsbseq sl, ip, r4, lsr #27 │ │ │ │ - ldrshteq r2, [ip], #-22 @ 0xffffffea │ │ │ │ - rsbseq sl, ip, r6, ror sp │ │ │ │ - ldrhteq r2, [ip], #-20 @ 0xffffffec │ │ │ │ - rsbseq sl, ip, r4, lsr sp │ │ │ │ + rsbseq r2, ip, r6, lsr r9 │ │ │ │ + ldrshteq r2, [ip], #-102 @ 0xffffff9a │ │ │ │ + rsbseq fp, ip, r4, ror r2 │ │ │ │ + rsbseq r2, ip, r8, lsr #7 │ │ │ │ + rsbseq sl, ip, r8, lsr #30 │ │ │ │ + rsbseq r2, ip, r0, ror r2 │ │ │ │ + rsbseq r2, ip, ip, lsr #4 │ │ │ │ + rsbseq sl, ip, ip, lsr #27 │ │ │ │ + ldrshteq r2, [ip], #-30 @ 0xffffffe2 │ │ │ │ + rsbseq sl, ip, lr, ror sp │ │ │ │ + ldrhteq r2, [ip], #-28 @ 0xffffffe4 │ │ │ │ + rsbseq sl, ip, ip, lsr sp │ │ │ │ blne 1356c2c │ │ │ │ bleq 15167ec │ │ │ │ @ instruction: 0xf0f34628 │ │ │ │ ldc 3, cr15, [pc, #644] @ 1b3fc │ │ │ │ @ instruction: 0xeeb07b51 │ │ │ │ ldrb sp, [ip], -r7, asr #22 │ │ │ │ bicslt r9, fp, ip, lsl fp │ │ │ │ @@ -8916,24 +8916,24 @@ │ │ │ │ ldmdami r0, {r0, r1, r2, r4, r5, r6, r7, sl, fp, ip, sp, lr, pc} │ │ │ │ ldrbtmi r9, [r8], #-2315 @ 0xfffff6f5 │ │ │ │ ldc2 7, cr15, [r2, #1008]! @ 0x3f0 │ │ │ │ @ instruction: 0xf7ff9b0b │ │ │ │ @ instruction: 0xf7f6bb25 │ │ │ │ svclt 0x0000ea3c │ │ │ │ ... │ │ │ │ - @ instruction: 0x007c209a │ │ │ │ - rsbseq sl, ip, sl, lsl ip │ │ │ │ - rsbseq r2, ip, r4, asr #32 │ │ │ │ - rsbseq sl, ip, r4, asr #23 │ │ │ │ - rsbseq r2, ip, r4, lsr #32 │ │ │ │ - rsbseq sl, ip, r4, lsr #23 │ │ │ │ - rsbseq r1, ip, lr, ror #31 │ │ │ │ - rsbseq sl, ip, lr, ror #22 │ │ │ │ - rsbseq r1, ip, lr, asr #31 │ │ │ │ - rsbseq sl, ip, lr, asr #22 │ │ │ │ + rsbseq r2, ip, r2, lsr #1 │ │ │ │ + rsbseq sl, ip, r2, lsr #24 │ │ │ │ + rsbseq r2, ip, ip, asr #32 │ │ │ │ + rsbseq sl, ip, ip, asr #23 │ │ │ │ + rsbseq r2, ip, ip, lsr #32 │ │ │ │ + rsbseq sl, ip, ip, lsr #23 │ │ │ │ + ldrshteq r1, [ip], #-246 @ 0xffffff0a │ │ │ │ + rsbseq sl, ip, r6, ror fp │ │ │ │ + ldrsbteq r1, [ip], #-246 @ 0xffffff0a │ │ │ │ + rsbseq sl, ip, r6, asr fp │ │ │ │ mvnsmi lr, #737280 @ 0xb4000 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x0060f8cc │ │ │ │ bmi fedecb5c │ │ │ │ strhtlt r4, [r1], r7 │ │ │ │ @ instruction: 0x4605447a │ │ │ │ @@ -9115,36 +9115,36 @@ │ │ │ │ mvnscc pc, pc, asr #32 │ │ │ │ @ instruction: 0xf7fc4478 │ │ │ │ strb pc, [r2, r3, lsr #24]! @ │ │ │ │ stmia lr!, {r1, r2, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc} │ │ │ │ ... │ │ │ │ addeq r3, r8, ip, lsl #14 │ │ │ │ @ instruction: 0x000011b8 │ │ │ │ - rsbseq r1, ip, r8, ror #29 │ │ │ │ - rsbseq r1, ip, lr, lsr lr │ │ │ │ - ldrhteq sl, [ip], #-158 @ 0xffffff62 │ │ │ │ - rsbseq r1, ip, r6, lsr #28 │ │ │ │ - rsbseq sl, ip, r6, lsr #19 │ │ │ │ + ldrshteq r1, [ip], #-224 @ 0xffffff20 │ │ │ │ + rsbseq r1, ip, r6, asr #28 │ │ │ │ + rsbseq sl, ip, r6, asr #19 │ │ │ │ + rsbseq r1, ip, lr, lsr #28 │ │ │ │ + rsbseq sl, ip, lr, lsr #19 │ │ │ │ @ instruction: 0x008835b4 │ │ │ │ - ldrhteq r1, [ip], #-210 @ 0xffffff2e │ │ │ │ - rsbseq r1, ip, r0, lsr #27 │ │ │ │ - rsbseq r1, ip, r2, ror sp │ │ │ │ - ldrshteq sl, [ip], #-130 @ 0xffffff7e │ │ │ │ - rsbseq r1, ip, ip, asr #26 │ │ │ │ - rsbseq sl, ip, ip, asr #17 │ │ │ │ - rsbseq r1, ip, r0, lsr sp │ │ │ │ - ldrhteq sl, [ip], #-128 @ 0xffffff80 │ │ │ │ - rsbseq r1, ip, r2, lsl #26 │ │ │ │ - rsbseq sl, ip, r2, lsl #17 │ │ │ │ - rsbseq r1, ip, sl, ror #25 │ │ │ │ - rsbseq sl, ip, r8, ror #16 │ │ │ │ - rsbseq r1, ip, ip, asr #25 │ │ │ │ - rsbseq sl, ip, sl, asr #16 │ │ │ │ - ldrhteq r1, [ip], #-194 @ 0xffffff3e │ │ │ │ - rsbseq sl, ip, r0, lsr r8 │ │ │ │ + ldrhteq r1, [ip], #-218 @ 0xffffff26 │ │ │ │ + rsbseq r1, ip, r8, lsr #27 │ │ │ │ + rsbseq r1, ip, sl, ror sp │ │ │ │ + ldrshteq sl, [ip], #-138 @ 0xffffff76 │ │ │ │ + rsbseq r1, ip, r4, asr sp │ │ │ │ + ldrsbteq sl, [ip], #-132 @ 0xffffff7c │ │ │ │ + rsbseq r1, ip, r8, lsr sp │ │ │ │ + ldrhteq sl, [ip], #-136 @ 0xffffff78 │ │ │ │ + rsbseq r1, ip, sl, lsl #26 │ │ │ │ + rsbseq sl, ip, sl, lsl #17 │ │ │ │ + ldrshteq r1, [ip], #-194 @ 0xffffff3e │ │ │ │ + rsbseq sl, ip, r0, ror r8 │ │ │ │ + ldrsbteq r1, [ip], #-196 @ 0xffffff3c │ │ │ │ + rsbseq sl, ip, r2, asr r8 │ │ │ │ + ldrhteq r1, [ip], #-202 @ 0xffffff36 │ │ │ │ + rsbseq sl, ip, r8, lsr r8 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl feb72844 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r2, r8, ror #31 │ │ │ │ andsvs r2, ip, r1, lsl #8 │ │ │ │ strmi r4, [lr], -r5, lsl #12 │ │ │ │ @ instruction: 0xf1079301 │ │ │ │ @@ -9158,16 +9158,16 @@ │ │ │ │ orrvc pc, fp, pc, asr #8 │ │ │ │ andcc r4, ip, r8, ror r4 │ │ │ │ blx 2d9672 >::_M_default_append(unsigned int)@@Base+0x56aae> │ │ │ │ strtmi r4, [r1], -r4, lsl #16 │ │ │ │ @ instruction: 0xf7fc4478 │ │ │ │ strtmi pc, [r0], -r5, asr #23 │ │ │ │ ldcllt 0, cr11, [r0, #-8]! │ │ │ │ - ldrshteq r1, [ip], #-180 @ 0xffffff4c │ │ │ │ - rsbseq sl, ip, r4, ror r7 │ │ │ │ + ldrshteq r1, [ip], #-188 @ 0xffffff44 │ │ │ │ + rsbseq sl, ip, ip, ror r7 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ bl feb728a0 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf04f0ff0 │ │ │ │ addlt r0, r3, r1, lsl #24 │ │ │ │ @ instruction: 0xf8c3461a │ │ │ │ @ instruction: 0xf7ffc000 │ │ │ │ @@ -9179,16 +9179,16 @@ │ │ │ │ ldrbtmi r4, [r8], #-2054 @ 0xfffff7fa │ │ │ │ @ instruction: 0xf7fc300c │ │ │ │ stmdami r5, {r0, r5, r6, r7, r9, fp, ip, sp, lr, pc} │ │ │ │ ldrbtmi r9, [r8], #-2305 @ 0xfffff6ff │ │ │ │ blx fe7596ce │ │ │ │ ldrmi r9, [r8], -r1, lsl #22 │ │ │ │ stclt 0, cr11, [r0, #-12] │ │ │ │ - rsbseq r1, ip, r2, lsr #23 │ │ │ │ - rsbseq sl, ip, r2, lsr #14 │ │ │ │ + rsbseq r1, ip, sl, lsr #23 │ │ │ │ + rsbseq sl, ip, sl, lsr #14 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl feb728f4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ bmi 195f65c │ │ │ │ blmi 198791c │ │ │ │ ldrbtmi r4, [sl], #-1541 @ 0xfffff9fb │ │ │ │ ldmdavs fp, {r0, r1, r4, r6, r7, fp, ip, lr} │ │ │ │ @@ -9288,37 +9288,37 @@ │ │ │ │ @ instruction: 0xf04f481c │ │ │ │ ldrbtmi r3, [r8], #-511 @ 0xfffffe01 │ │ │ │ blx ff1d9878 │ │ │ │ @ instruction: 0xf7f5e77d │ │ │ │ svclt 0x0000ef52 │ │ │ │ addeq r3, r8, lr, lsl #6 │ │ │ │ @ instruction: 0x000011b8 │ │ │ │ - rsbseq r1, ip, lr, lsl fp │ │ │ │ rsbseq r1, ip, r6, lsr #22 │ │ │ │ - @ instruction: 0x007c1b9c │ │ │ │ + rsbseq r1, ip, lr, lsr #22 │ │ │ │ + rsbseq r1, ip, r4, lsr #23 │ │ │ │ andeq r0, r0, pc, lsl #3 │ │ │ │ - ldrshteq r1, [ip], #-168 @ 0xffffff58 │ │ │ │ - rsbseq sl, ip, r8, ror r6 │ │ │ │ + rsbseq r1, ip, r0, lsl #22 │ │ │ │ + rsbseq sl, ip, r0, lsl #13 │ │ │ │ addeq r3, r8, r6, lsl #5 │ │ │ │ - rsbseq r1, ip, r6, asr #21 │ │ │ │ - rsbseq sl, ip, r6, asr #12 │ │ │ │ + rsbseq r1, ip, lr, asr #21 │ │ │ │ + rsbseq sl, ip, lr, asr #12 │ │ │ │ @ instruction: 0xffffefd9 │ │ │ │ @ instruction: 0xffffefa7 │ │ │ │ - rsbseq r1, ip, r8, lsl #21 │ │ │ │ - rsbseq sl, ip, r8, lsl #12 │ │ │ │ - rsbseq r1, ip, lr, ror #20 │ │ │ │ - rsbseq sl, ip, lr, ror #11 │ │ │ │ + @ instruction: 0x007c1a90 │ │ │ │ + rsbseq sl, ip, r0, lsl r6 │ │ │ │ + rsbseq r1, ip, r6, ror sl │ │ │ │ + ldrshteq sl, [ip], #-86 @ 0xffffffaa │ │ │ │ @ instruction: 0xfffffe7d │ │ │ │ @ instruction: 0xfffffe0f │ │ │ │ - rsbseq r1, ip, r0, lsr sl │ │ │ │ - ldrhteq sl, [ip], #-80 @ 0xffffffb0 │ │ │ │ - rsbseq r1, ip, r6, lsl sl │ │ │ │ - @ instruction: 0x007ca596 │ │ │ │ - ldrshteq r1, [ip], #-152 @ 0xffffff68 │ │ │ │ - rsbseq sl, ip, r6, ror r5 │ │ │ │ + rsbseq r1, ip, r8, lsr sl │ │ │ │ + ldrhteq sl, [ip], #-88 @ 0xffffffa8 │ │ │ │ + rsbseq r1, ip, lr, lsl sl │ │ │ │ + @ instruction: 0x007ca59e │ │ │ │ + rsbseq r1, ip, r0, lsl #20 │ │ │ │ + rsbseq sl, ip, lr, ror r5 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ bl feb72afc │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strdlt r0, [r3], r0 @ │ │ │ │ mrc2 7, 7, pc, cr2, cr15, {7} │ │ │ │ stmdacs r1, {r0, r1, r9, sl, lr} │ │ │ │ ldrmi sp, [r8], -r2, lsl #2 │ │ │ │ @@ -9327,16 +9327,16 @@ │ │ │ │ ldrbtmi r4, [r8], #-2054 @ 0xfffff7fa │ │ │ │ @ instruction: 0xf7fc300c │ │ │ │ stmdami r5, {r0, r3, r4, r5, r7, r8, fp, ip, sp, lr, pc} │ │ │ │ ldrbtmi r9, [r8], #-2305 @ 0xfffff6ff │ │ │ │ blx 1d5991c │ │ │ │ ldrmi r9, [r8], -r1, lsl #22 │ │ │ │ stclt 0, cr11, [r0, #-12] │ │ │ │ - rsbseq r1, ip, r2, asr r9 │ │ │ │ - ldrsbteq sl, [ip], #-66 @ 0xffffffbe │ │ │ │ + rsbseq r1, ip, sl, asr r9 │ │ │ │ + ldrsbteq sl, [ip], #-74 @ 0xffffffb6 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ blhi 1d6dfc │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ cdpeq 8, 10, cr15, cr8, cr12, {6} │ │ │ │ strbcs pc, [r8, #2271] @ 0x8df @ │ │ │ │ @ instruction: 0xf8df4699 │ │ │ │ @@ -9377,15 +9377,15 @@ │ │ │ │ @ instruction: 0xf1064620 │ │ │ │ strmi pc, [r3], r7, ror #15 │ │ │ │ @ instruction: 0xf1064620 │ │ │ │ blge b99954 │ │ │ │ bge 8bfa3c │ │ │ │ ldmdbge lr, {r0, r8, r9, ip, pc} │ │ │ │ strtmi sl, [r0], -ip, lsr #22 │ │ │ │ - blge 880600 │ │ │ │ + blge 880600 │ │ │ │ @ instruction: 0xf0f29602 │ │ │ │ strmi pc, [r7], -r3, lsl #11 │ │ │ │ @ instruction: 0xf0402801 │ │ │ │ strtmi r8, [r0], -r3, lsr #1 │ │ │ │ pld [r0, #242] @ 0xf2 │ │ │ │ strtmi r9, [r8], -ip, lsr #32 │ │ │ │ ldc2l 3, cr15, [lr], #752 @ 0x2f0 │ │ │ │ @@ -9515,19 +9515,19 @@ │ │ │ │ @ instruction: 0x81aef040 │ │ │ │ strcc r9, [r1], -lr, lsr #22 │ │ │ │ vqsub.u8 d20, d16, d19 │ │ │ │ blls 83be80 │ │ │ │ strtmi r2, [r0], -r0, lsl #2 │ │ │ │ @ instruction: 0xf85300b7 │ │ │ │ @ instruction: 0xf1192026 │ │ │ │ - blls 858e74 │ │ │ │ + blls 858e74 │ │ │ │ cdp 6, 11, cr4, cr0, cr0, {1} │ │ │ │ @ instruction: 0xf8538b40 │ │ │ │ @ instruction: 0xf1381026 │ │ │ │ - blls 85917c │ │ │ │ + blls 85917c │ │ │ │ cdp 8, 11, cr6, cr0, cr2, {3} │ │ │ │ @ instruction: 0xf8530bc0 │ │ │ │ @ instruction: 0xf5021026 │ │ │ │ ldc 3, cr6, [r3, #-712] @ 0xfffffd38 │ │ │ │ vmov.f64 d7, #66 @ 0x3e100000 0.1406250 │ │ │ │ vsqrt.f64 d16, d7 │ │ │ │ stmible sp, {r4, r9, fp, ip, sp, lr, pc}^ │ │ │ │ @@ -9707,30 +9707,30 @@ │ │ │ │ blhi 5792c │ │ │ │ svclt 0x0000e750 │ │ │ │ andhi pc, r0, pc, lsr #7 │ │ │ │ ... │ │ │ │ strheq r3, [r8], r4 │ │ │ │ @ instruction: 0x000011b8 │ │ │ │ umulleq r3, r8, r4, r0 │ │ │ │ - rsbseq r1, ip, sl, asr #18 │ │ │ │ - rsbseq sl, ip, r0, lsr r4 │ │ │ │ - rsbseq r1, ip, lr, ror #17 │ │ │ │ - rsbseq r1, ip, sl, asr #15 │ │ │ │ - ldrhteq sl, [ip], #-32 @ 0xffffffe0 │ │ │ │ - rsbseq r1, ip, ip, lsr #15 │ │ │ │ - @ instruction: 0x007ca294 │ │ │ │ - rsbseq r1, ip, r8, asr #14 │ │ │ │ - rsbseq sl, ip, r0, lsr r2 │ │ │ │ - rsbseq r1, ip, r0, lsl #13 │ │ │ │ - rsbseq sl, ip, r8, ror #2 │ │ │ │ - rsbseq r1, ip, r2, lsl r6 │ │ │ │ - rsbseq r1, ip, r6, lsl #9 │ │ │ │ - rsbseq r9, ip, lr, ror #30 │ │ │ │ - rsbseq r1, ip, r8, lsr r4 │ │ │ │ - rsbseq r9, ip, r0, lsr #30 │ │ │ │ + rsbseq r1, ip, r2, asr r9 │ │ │ │ + rsbseq sl, ip, r8, lsr r4 │ │ │ │ + ldrshteq r1, [ip], #-134 @ 0xffffff7a │ │ │ │ + ldrsbteq r1, [ip], #-114 @ 0xffffff8e │ │ │ │ + ldrhteq sl, [ip], #-40 @ 0xffffffd8 │ │ │ │ + ldrhteq r1, [ip], #-116 @ 0xffffff8c │ │ │ │ + @ instruction: 0x007ca29c │ │ │ │ + rsbseq r1, ip, r0, asr r7 │ │ │ │ + rsbseq sl, ip, r8, lsr r2 │ │ │ │ + rsbseq r1, ip, r8, lsl #13 │ │ │ │ + rsbseq sl, ip, r0, ror r1 │ │ │ │ + rsbseq r1, ip, sl, lsl r6 │ │ │ │ + rsbseq r1, ip, lr, lsl #9 │ │ │ │ + rsbseq r9, ip, r6, ror pc │ │ │ │ + rsbseq r1, ip, r0, asr #8 │ │ │ │ + rsbseq r9, ip, r8, lsr #30 │ │ │ │ @ instruction: 0xf8df4607 │ │ │ │ @ instruction: 0xf44f0ccc │ │ │ │ ldrbtmi r7, [r8], #-413 @ 0xfffffe63 │ │ │ │ @ instruction: 0xf7fb300c │ │ │ │ @ instruction: 0xf8dffe8d │ │ │ │ ldrtmi r0, [r9], -r0, asr #25 │ │ │ │ @ instruction: 0xf7fb4478 │ │ │ │ @@ -9926,15 +9926,15 @@ │ │ │ │ @ instruction: 0xf7fb4478 │ │ │ │ @ instruction: 0xf7fffdcb │ │ │ │ @ instruction: 0x4620bb79 │ │ │ │ vsra.s32 d31, d19, #4 │ │ │ │ ldrdcc pc, [ip], #-138 @ 0xffffff76 │ │ │ │ ble fe6accf0 │ │ │ │ adcsmi r9, r3, #24, 22 @ 0x6000 │ │ │ │ - blls 8538f4 │ │ │ │ + blls 8538f4 │ │ │ │ strtmi r2, [r0], -r0, lsl #2 │ │ │ │ eorcs pc, r6, r3, asr r8 @ │ │ │ │ @ instruction: 0xf154f119 │ │ │ │ rscseq r9, r2, r7, lsr #22 │ │ │ │ ldrmi r3, [r3], #-1537 @ 0xfffff9ff │ │ │ │ blvc 578fc │ │ │ │ bleq ff217d84 │ │ │ │ @@ -9965,15 +9965,15 @@ │ │ │ │ stmdbeq ip, {r0, r1, r2, r3, r4, r6, r7, fp, ip, sp, lr, pc}^ │ │ │ │ orrsvc pc, r8, pc, asr #8 │ │ │ │ andcc r4, ip, r8, ror r4 │ │ │ │ ldc2 7, cr15, [r8], #1004 @ 0x3ec │ │ │ │ stmdbeq r0, {r0, r1, r2, r3, r4, r6, r7, fp, ip, sp, lr, pc}^ │ │ │ │ ldrbtmi r4, [r8], #-1593 @ 0xfffff9c7 │ │ │ │ ldc2l 7, cr15, [r2, #-1004]! @ 0xfffffc14 │ │ │ │ - bllt 85a330 │ │ │ │ + bllt 85a330 │ │ │ │ @ instruction: 0xf8df4607 │ │ │ │ vmul.i8 d16, d0, d20 │ │ │ │ ldrbtmi r1, [r8], #-371 @ 0xfffffe8d │ │ │ │ @ instruction: 0xf7fb300c │ │ │ │ @ instruction: 0xf8dffca7 │ │ │ │ ldrtmi r0, [r9], -r8, lsr #18 │ │ │ │ @ instruction: 0xf7fb4478 │ │ │ │ @@ -10411,15 +10411,15 @@ │ │ │ │ @ instruction: 0xf1084620 │ │ │ │ blmi fee59d60 │ │ │ │ andcs r9, r4, #24, 18 @ 0x60000 │ │ │ │ smlsdxls r0, fp, r4, r4 │ │ │ │ @ instruction: 0xf8bcf7f9 │ │ │ │ stmdacs r0, {r4, r5, ip, pc} │ │ │ │ @ instruction: 0x4637d079 │ │ │ │ - blls 854bbc │ │ │ │ + blls 854bbc │ │ │ │ strtmi r2, [r0], -r0, lsl #2 │ │ │ │ eorcs pc, r7, r3, asr r8 @ │ │ │ │ @ instruction: 0xf58af118 │ │ │ │ tstcs r0, r0, lsr #22 │ │ │ │ cdp 6, 11, cr4, cr0, cr0, {1} │ │ │ │ @ instruction: 0xf8539b40 │ │ │ │ @ instruction: 0xf1182027 │ │ │ │ @@ -10543,87 +10543,87 @@ │ │ │ │ blls cb5ccc │ │ │ │ blls d018c8 │ │ │ │ ldmib sp, {r1, r3, r5, r8, r9, ip, pc}^ │ │ │ │ stmib sp, {r2, r3, r4, r5, r8, r9, sp}^ │ │ │ │ ldmib sp, {r2, r4, r5, r8, r9, sp}^ │ │ │ │ stmib sp, {r1, r2, r3, r4, r5, r8, r9, sp}^ │ │ │ │ @ instruction: 0xe7652336 │ │ │ │ - @ instruction: 0x007c1392 │ │ │ │ - rsbseq r9, ip, r8, ror lr │ │ │ │ @ instruction: 0x007c139a │ │ │ │ - rsbseq r1, ip, r2, ror r2 │ │ │ │ - rsbseq r9, ip, r8, asr sp │ │ │ │ - rsbseq r1, ip, ip, lsl #2 │ │ │ │ - ldrshteq r9, [ip], #-178 @ 0xffffff4e │ │ │ │ - @ instruction: 0x007c109a │ │ │ │ - rsbseq r9, ip, r0, lsl #23 │ │ │ │ - rsbseq r1, ip, sl │ │ │ │ - ldrshteq r9, [ip], #-160 @ 0xffffff60 │ │ │ │ - rsbseq r0, ip, r8, ror #31 │ │ │ │ - rsbseq r9, ip, lr, asr #21 │ │ │ │ - rsbseq r0, ip, r6, asr #31 │ │ │ │ - rsbseq r9, ip, ip, lsr #21 │ │ │ │ - rsbseq r0, ip, r0, lsl #26 │ │ │ │ - rsbseq r0, ip, ip, ror #23 │ │ │ │ - ldrsbteq r9, [ip], #-98 @ 0xffffff9e │ │ │ │ - rsbseq r0, ip, lr, asr #23 │ │ │ │ - ldrhteq r9, [ip], #-98 @ 0xffffff9e │ │ │ │ - rsbseq r0, ip, lr, lsr #23 │ │ │ │ - @ instruction: 0x007c9692 │ │ │ │ - rsbseq r0, ip, sl, lsl #23 │ │ │ │ - rsbseq r9, ip, r0, ror r6 │ │ │ │ - rsbseq r0, ip, r8, ror #22 │ │ │ │ - rsbseq r9, ip, lr, asr #12 │ │ │ │ - rsbseq r0, ip, r8, asr #22 │ │ │ │ - rsbseq r9, ip, lr, lsr #12 │ │ │ │ - rsbseq r0, ip, sl, lsr #22 │ │ │ │ - rsbseq r9, ip, lr, lsl #12 │ │ │ │ - rsbseq r0, ip, sl, lsl #22 │ │ │ │ - rsbseq r9, ip, lr, ror #11 │ │ │ │ - rsbseq r0, ip, r6, ror #21 │ │ │ │ - rsbseq r9, ip, sl, asr #11 │ │ │ │ - @ instruction: 0x007c0a94 │ │ │ │ - rsbseq r9, ip, sl, ror r5 │ │ │ │ - rsbseq r0, ip, r2, ror sl │ │ │ │ - rsbseq r9, ip, r8, asr r5 │ │ │ │ - rsbseq r0, ip, r0, asr sl │ │ │ │ - rsbseq r9, ip, r6, lsr r5 │ │ │ │ - rsbseq r0, ip, lr, lsr #20 │ │ │ │ - rsbseq r9, ip, r6, lsl r5 │ │ │ │ - @ instruction: 0x007c099a │ │ │ │ - rsbseq r0, ip, sl, asr r9 │ │ │ │ - rsbseq r9, ip, r0, asr #8 │ │ │ │ - rsbseq r0, ip, lr, lsr r9 │ │ │ │ - rsbseq r9, ip, r4, lsr #8 │ │ │ │ - rsbseq r0, ip, r8, lsl #18 │ │ │ │ - rsbseq r0, ip, lr, lsl #16 │ │ │ │ - rsbseq r0, ip, r2, ror #15 │ │ │ │ - rsbseq r9, ip, r8, asr #5 │ │ │ │ - rsbseq r0, ip, r4, asr #15 │ │ │ │ - rsbseq r9, ip, ip, lsr #5 │ │ │ │ - rsbseq r0, ip, sl, lsr #15 │ │ │ │ - @ instruction: 0x007c9290 │ │ │ │ - rsbseq r0, ip, ip, lsl #15 │ │ │ │ - rsbseq r9, ip, r4, ror r2 │ │ │ │ + rsbseq r9, ip, r0, lsl #29 │ │ │ │ + rsbseq r1, ip, r2, lsr #7 │ │ │ │ + rsbseq r1, ip, sl, ror r2 │ │ │ │ + rsbseq r9, ip, r0, ror #26 │ │ │ │ + rsbseq r1, ip, r4, lsl r1 │ │ │ │ + ldrshteq r9, [ip], #-186 @ 0xffffff46 │ │ │ │ + rsbseq r1, ip, r2, lsr #1 │ │ │ │ + rsbseq r9, ip, r8, lsl #23 │ │ │ │ + rsbseq r1, ip, r2, lsl r0 │ │ │ │ + ldrshteq r9, [ip], #-168 @ 0xffffff58 │ │ │ │ + ldrshteq r0, [ip], #-240 @ 0xffffff10 │ │ │ │ + ldrsbteq r9, [ip], #-166 @ 0xffffff5a │ │ │ │ + rsbseq r0, ip, lr, asr #31 │ │ │ │ + ldrhteq r9, [ip], #-164 @ 0xffffff5c │ │ │ │ + rsbseq r0, ip, r8, lsl #26 │ │ │ │ + ldrshteq r0, [ip], #-180 @ 0xffffff4c │ │ │ │ + ldrsbteq r9, [ip], #-106 @ 0xffffff96 │ │ │ │ + ldrsbteq r0, [ip], #-182 @ 0xffffff4a │ │ │ │ + ldrhteq r9, [ip], #-106 @ 0xffffff96 │ │ │ │ + ldrhteq r0, [ip], #-182 @ 0xffffff4a │ │ │ │ + @ instruction: 0x007c969a │ │ │ │ + @ instruction: 0x007c0b92 │ │ │ │ + rsbseq r9, ip, r8, ror r6 │ │ │ │ + rsbseq r0, ip, r0, ror fp │ │ │ │ + rsbseq r9, ip, r6, asr r6 │ │ │ │ + rsbseq r0, ip, r0, asr fp │ │ │ │ + rsbseq r9, ip, r6, lsr r6 │ │ │ │ + rsbseq r0, ip, r2, lsr fp │ │ │ │ + rsbseq r9, ip, r6, lsl r6 │ │ │ │ + rsbseq r0, ip, r2, lsl fp │ │ │ │ + ldrshteq r9, [ip], #-86 @ 0xffffffaa │ │ │ │ + rsbseq r0, ip, lr, ror #21 │ │ │ │ + ldrsbteq r9, [ip], #-82 @ 0xffffffae │ │ │ │ + @ instruction: 0x007c0a9c │ │ │ │ + rsbseq r9, ip, r2, lsl #11 │ │ │ │ + rsbseq r0, ip, sl, ror sl │ │ │ │ + rsbseq r9, ip, r0, ror #10 │ │ │ │ + rsbseq r0, ip, r8, asr sl │ │ │ │ + rsbseq r9, ip, lr, lsr r5 │ │ │ │ + rsbseq r0, ip, r6, lsr sl │ │ │ │ + rsbseq r9, ip, lr, lsl r5 │ │ │ │ + rsbseq r0, ip, r2, lsr #19 │ │ │ │ + rsbseq r0, ip, r2, ror #18 │ │ │ │ + rsbseq r9, ip, r8, asr #8 │ │ │ │ + rsbseq r0, ip, r6, asr #18 │ │ │ │ + rsbseq r9, ip, ip, lsr #8 │ │ │ │ + rsbseq r0, ip, r0, lsl r9 │ │ │ │ + rsbseq r0, ip, r6, lsl r8 │ │ │ │ + rsbseq r0, ip, sl, ror #15 │ │ │ │ + ldrsbteq r9, [ip], #-32 @ 0xffffffe0 │ │ │ │ + rsbseq r0, ip, ip, asr #15 │ │ │ │ + ldrhteq r9, [ip], #-36 @ 0xffffffdc │ │ │ │ + ldrhteq r0, [ip], #-114 @ 0xffffff8e │ │ │ │ + @ instruction: 0x007c9298 │ │ │ │ + @ instruction: 0x007c0794 │ │ │ │ + rsbseq r9, ip, ip, ror r2 │ │ │ │ vadd.i8 d20, d0, d12 │ │ │ │ ldrbtmi r2, [r8], #-353 @ 0xfffffe9f │ │ │ │ @ instruction: 0xf7fa300c │ │ │ │ stmdami sl, {r0, r2, r4, r5, r7, r8, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ ldrbtmi r4, [r8], #-1593 @ 0xfffff9c7 │ │ │ │ @ instruction: 0xf870f7fb │ │ │ │ mrclt 7, 0, APSR_nzcv, cr14, cr14, {7} │ │ │ │ @ instruction: 0xf1084620 │ │ │ │ bmi 1d9a34 │ │ │ │ vmul.i8 d26, d0, d16 │ │ │ │ ldrbtmi r2, [sl], #-870 @ 0xfffffc9a │ │ │ │ @ instruction: 0xf8aaf7fa │ │ │ │ svclt 0x0000e45c │ │ │ │ + rsbseq r0, ip, sl, ror #11 │ │ │ │ + ldrsbteq r9, [ip], #-2 │ │ │ │ rsbseq r0, ip, r2, ror #11 │ │ │ │ - rsbseq r9, ip, sl, asr #1 │ │ │ │ - ldrsbteq r0, [ip], #-90 @ 0xffffffa6 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ bl feb73f64 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strdlt r0, [r2], r0 @ │ │ │ │ strmi r4, [r8], -r4, lsl #12 │ │ │ │ blx 14d9c62 │ │ │ │ movwcs r6, #2689 @ 0xa81 │ │ │ │ @@ -10640,16 +10640,16 @@ │ │ │ │ ldrbtmi r4, [r8], #-2054 @ 0xfffff7fa │ │ │ │ @ instruction: 0xf7fa300c │ │ │ │ stmdami r5, {r0, r2, r4, r5, r6, r8, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ ldrbtmi r9, [r8], #-2305 @ 0xfffff6ff │ │ │ │ @ instruction: 0xf830f7fb │ │ │ │ ldrmi r9, [r8], -r1, lsl #22 │ │ │ │ ldclt 0, cr11, [r0, #-8] │ │ │ │ - rsbseq r0, ip, r2, ror #10 │ │ │ │ - rsbseq r9, ip, sl, asr #32 │ │ │ │ + rsbseq r0, ip, sl, ror #10 │ │ │ │ + rsbseq r9, ip, r2, asr r0 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl feb73fcc │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ bmi c60d54 │ │ │ │ blmi c88fe8 │ │ │ │ ldrbtmi r4, [sl], #-1541 @ 0xfffff9fb │ │ │ │ strmi r4, [lr], -r8, lsl #12 │ │ │ │ @@ -10697,18 +10697,18 @@ │ │ │ │ @ instruction: 0xff06f7fa │ │ │ │ strtmi r4, [r1], -r8, lsl #16 │ │ │ │ @ instruction: 0xf7fa4478 │ │ │ │ strb pc, [r6, r1, asr #31]! @ │ │ │ │ mcrr 7, 15, pc, ip, cr4 @ │ │ │ │ addeq r1, r8, r6, lsr ip │ │ │ │ @ instruction: 0x000011b8 │ │ │ │ - rsbseq r0, ip, r2, lsl r5 │ │ │ │ + rsbseq r0, ip, sl, lsl r5 │ │ │ │ addeq r1, r8, sl, lsr #23 │ │ │ │ - rsbseq r0, ip, r4, lsl #9 │ │ │ │ - rsbseq r8, ip, ip, ror #30 │ │ │ │ + rsbseq r0, ip, ip, lsl #9 │ │ │ │ + rsbseq r8, ip, r4, ror pc │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl feb740b8 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ bmi ff5e0de0 │ │ │ │ blmi ff6090e8 │ │ │ │ ldrbtmi r4, [sl], #-1543 @ 0xfffff9f9 │ │ │ │ ldmdavs fp, {r0, r1, r4, r6, r7, fp, ip, lr} │ │ │ │ @@ -10921,64 +10921,64 @@ │ │ │ │ ldrbtmi r4, [r8], #-1569 @ 0xfffff9df │ │ │ │ mcr2 7, 0, pc, cr4, cr10, {7} @ │ │ │ │ svclt 0x0000e69a │ │ │ │ andhi pc, r0, pc, lsr #7 │ │ │ │ ... │ │ │ │ addeq r1, r8, sl, asr #22 │ │ │ │ @ instruction: 0x000011b8 │ │ │ │ - rsbseq r0, ip, r2, asr #8 │ │ │ │ - rsbseq r0, ip, r0, ror r4 │ │ │ │ - rsbseq r0, ip, r6, lsr #9 │ │ │ │ - ldrsbteq r0, [ip], #-50 @ 0xffffffce │ │ │ │ - ldrhteq r8, [ip], #-234 @ 0xffffff16 │ │ │ │ + rsbseq r0, ip, sl, asr #8 │ │ │ │ + rsbseq r0, ip, r8, ror r4 │ │ │ │ + rsbseq r0, ip, lr, lsr #9 │ │ │ │ + ldrsbteq r0, [ip], #-58 @ 0xffffffc6 │ │ │ │ + rsbseq r8, ip, r2, asr #29 │ │ │ │ addeq r1, r8, r8, asr #21 │ │ │ │ - @ instruction: 0x007c039e │ │ │ │ - rsbseq r8, ip, r6, lsl #29 │ │ │ │ + rsbseq r0, ip, r6, lsr #7 │ │ │ │ + rsbseq r8, ip, lr, lsl #29 │ │ │ │ andeq r0, r0, r9, ror #6 │ │ │ │ @ instruction: 0xfffffe2f │ │ │ │ - rsbseq r0, ip, r0, ror #6 │ │ │ │ - rsbseq r8, ip, r8, asr #28 │ │ │ │ - rsbseq r0, ip, r6, asr #6 │ │ │ │ - rsbseq r8, ip, lr, lsr #28 │ │ │ │ + rsbseq r0, ip, r8, ror #6 │ │ │ │ + rsbseq r8, ip, r0, asr lr │ │ │ │ + rsbseq r0, ip, lr, asr #6 │ │ │ │ + rsbseq r8, ip, r6, lsr lr │ │ │ │ @ instruction: 0xfffffd81 │ │ │ │ @ instruction: 0xffffe94f │ │ │ │ - rsbseq r0, ip, r8, lsl #6 │ │ │ │ - ldrshteq r8, [ip], #-208 @ 0xffffff30 │ │ │ │ - rsbseq r0, ip, lr, ror #5 │ │ │ │ - ldrsbteq r8, [ip], #-214 @ 0xffffff2a │ │ │ │ - @ instruction: 0x007c0394 │ │ │ │ + rsbseq r0, ip, r0, lsl r3 │ │ │ │ + ldrshteq r8, [ip], #-216 @ 0xffffff28 │ │ │ │ + ldrshteq r0, [ip], #-38 @ 0xffffffda │ │ │ │ + ldrsbteq r8, [ip], #-222 @ 0xffffff22 │ │ │ │ + @ instruction: 0x007c039c │ │ │ │ + ldrhteq r0, [ip], #-62 @ 0xffffffc2 │ │ │ │ + ldrhteq r0, [ip], #-46 @ 0xffffffd2 │ │ │ │ + rsbseq r8, ip, r6, lsr #27 │ │ │ │ + rsbseq r0, ip, r4, lsr #7 │ │ │ │ ldrhteq r0, [ip], #-54 @ 0xffffffca │ │ │ │ - ldrhteq r0, [ip], #-38 @ 0xffffffda │ │ │ │ - @ instruction: 0x007c8d9e │ │ │ │ + rsbseq r0, ip, r4, lsl #5 │ │ │ │ + rsbseq r8, ip, ip, ror #26 │ │ │ │ + rsbseq r0, ip, r6, ror #4 │ │ │ │ + rsbseq r8, ip, ip, asr #26 │ │ │ │ + rsbseq r0, ip, sl, ror r3 │ │ │ │ @ instruction: 0x007c039c │ │ │ │ - rsbseq r0, ip, lr, lsr #7 │ │ │ │ - rsbseq r0, ip, ip, ror r2 │ │ │ │ - rsbseq r8, ip, r4, ror #26 │ │ │ │ - rsbseq r0, ip, lr, asr r2 │ │ │ │ - rsbseq r8, ip, r4, asr #26 │ │ │ │ - rsbseq r0, ip, r2, ror r3 │ │ │ │ - @ instruction: 0x007c0394 │ │ │ │ - rsbseq r0, ip, r2, lsr #4 │ │ │ │ - rsbseq r8, ip, sl, lsl #26 │ │ │ │ - ldrhteq r0, [ip], #-48 @ 0xffffffd0 │ │ │ │ - rsbseq r0, ip, r0, ror r3 │ │ │ │ - ldrsbteq r0, [ip], #-26 @ 0xffffffe6 │ │ │ │ - rsbseq r8, ip, r2, asr #25 │ │ │ │ - rsbseq r0, ip, r0, lsl #7 │ │ │ │ - rsbseq r0, ip, r2, lsr #7 │ │ │ │ - @ instruction: 0x007c0196 │ │ │ │ - rsbseq r8, ip, lr, ror ip │ │ │ │ - rsbseq r0, ip, r0, lsl #7 │ │ │ │ - rsbseq r0, ip, r2, lsr #7 │ │ │ │ - rsbseq r0, ip, r2, asr r1 │ │ │ │ - rsbseq r8, ip, sl, lsr ip │ │ │ │ - rsbseq r0, ip, r0, lsl #7 │ │ │ │ - @ instruction: 0x007c0392 │ │ │ │ - rsbseq r0, ip, sl, lsl #2 │ │ │ │ - ldrshteq r8, [ip], #-178 @ 0xffffff4e │ │ │ │ + rsbseq r0, ip, sl, lsr #4 │ │ │ │ + rsbseq r8, ip, r2, lsl sp │ │ │ │ + ldrhteq r0, [ip], #-56 @ 0xffffffc8 │ │ │ │ + rsbseq r0, ip, r8, ror r3 │ │ │ │ + rsbseq r0, ip, r2, ror #3 │ │ │ │ + rsbseq r8, ip, sl, asr #25 │ │ │ │ + rsbseq r0, ip, r8, lsl #7 │ │ │ │ + rsbseq r0, ip, sl, lsr #7 │ │ │ │ + @ instruction: 0x007c019e │ │ │ │ + rsbseq r8, ip, r6, lsl #25 │ │ │ │ + rsbseq r0, ip, r8, lsl #7 │ │ │ │ + rsbseq r0, ip, sl, lsr #7 │ │ │ │ + rsbseq r0, ip, sl, asr r1 │ │ │ │ + rsbseq r8, ip, r2, asr #24 │ │ │ │ + rsbseq r0, ip, r8, lsl #7 │ │ │ │ + @ instruction: 0x007c039a │ │ │ │ + rsbseq r0, ip, r2, lsl r1 │ │ │ │ + ldrshteq r8, [ip], #-186 @ 0xffffff46 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ bl feb744f4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strdlt r0, [r3], r0 @ │ │ │ │ ldc2l 7, cr15, [r8, #1020] @ 0x3fc │ │ │ │ stmdacs r1, {r0, r1, r9, sl, lr} │ │ │ │ ldrmi sp, [r8], -r2, lsl #2 │ │ │ │ @@ -10987,16 +10987,16 @@ │ │ │ │ ldrbtmi r4, [r8], #-2054 @ 0xfffff7fa │ │ │ │ @ instruction: 0xf7fa300c │ │ │ │ stmdami r5, {r0, r2, r3, r4, r5, r7, sl, fp, ip, sp, lr, pc} │ │ │ │ ldrbtmi r9, [r8], #-2305 @ 0xfffff6ff │ │ │ │ ldc2l 7, cr15, [r8, #-1000]! @ 0xfffffc18 │ │ │ │ ldrmi r9, [r8], -r1, lsl #22 │ │ │ │ stclt 0, cr11, [r0, #-12] │ │ │ │ - ldrshteq pc, [fp], #-242 @ 0xffffff0e @ │ │ │ │ - ldrsbteq r8, [ip], #-170 @ 0xffffff56 │ │ │ │ + ldrshteq pc, [fp], #-250 @ 0xffffff06 @ │ │ │ │ + rsbseq r8, ip, r2, ror #21 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ blhi d87f4 │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00b8f8cc │ │ │ │ addlt r6, r7, sp, asr #21 │ │ │ │ vqsub.u8 d4, d16, d5 │ │ │ │ @@ -11085,15 +11085,15 @@ │ │ │ │ msrhi SPSR_fxc, r0 │ │ │ │ stmdbeq r0, {r0, r1, r2, r3, r6, ip, sp, lr, pc} │ │ │ │ streq pc, [r4, -fp, lsr #3] │ │ │ │ blhi 1b18b24 │ │ │ │ @ instruction: 0xf8c445ca │ │ │ │ @ instruction: 0xf8c4a030 │ │ │ │ ldcle 0, cr9, [r1], {40} @ 0x28 │ │ │ │ - bvs 8956a4 │ │ │ │ + bvs 8956a4 │ │ │ │ eorcc pc, r5, r1, asr #16 │ │ │ │ @ instruction: 0xf8436863 │ │ │ │ strcc r9, [r1, #-37] @ 0xffffffdb │ │ │ │ strmi r6, [sl, #2403]! @ 0x963 │ │ │ │ stc 4, cr4, [r3, #76] @ 0x4c │ │ │ │ stmdbvs r3!, {r8, r9, fp, pc} │ │ │ │ stc 4, cr4, [r3, #76] @ 0x4c │ │ │ │ @@ -11191,25 +11191,25 @@ │ │ │ │ mvnscc pc, pc, asr #32 │ │ │ │ @ instruction: 0xf7fa4478 │ │ │ │ strb pc, [r2, r5, ror #23]! @ │ │ │ │ ldmibls r9, {r1, r3, r4, r7, r8, fp, ip, pc} │ │ │ │ svccc 0x00f19999 │ │ │ │ addge r9, r7, #46, 30 @ 0xb8 │ │ │ │ ldrbtpl r4, [sp], #-686 @ 0xfffffd52 │ │ │ │ - rsbseq r0, ip, r6, lsl #4 │ │ │ │ - rsbseq r0, ip, lr, lsl #2 │ │ │ │ - ldrhteq r0, [ip], #-6 │ │ │ │ - rsbseq r8, ip, r6, ror #17 │ │ │ │ - rsbseq r0, ip, r2, rrx │ │ │ │ - ldrhteq pc, [fp], #-254 @ 0xffffff02 @ │ │ │ │ - rsbseq r8, ip, ip, ror #15 │ │ │ │ - rsbseq pc, fp, r0, lsr #31 │ │ │ │ - rsbseq r8, ip, lr, asr #15 │ │ │ │ - rsbseq pc, fp, r6, lsl #31 │ │ │ │ - ldrhteq r8, [ip], #-116 @ 0xffffff8c │ │ │ │ + rsbseq r0, ip, lr, lsl #4 │ │ │ │ + rsbseq r0, ip, r6, lsl r1 │ │ │ │ + ldrhteq r0, [ip], #-14 │ │ │ │ + rsbseq r8, ip, lr, ror #17 │ │ │ │ + rsbseq r0, ip, sl, rrx │ │ │ │ + rsbseq pc, fp, r6, asr #31 │ │ │ │ + ldrshteq r8, [ip], #-116 @ 0xffffff8c │ │ │ │ + rsbseq pc, fp, r8, lsr #31 │ │ │ │ + ldrsbteq r8, [ip], #-118 @ 0xffffff8a │ │ │ │ + rsbseq pc, fp, lr, lsl #31 │ │ │ │ + ldrhteq r8, [ip], #-124 @ 0xffffff84 │ │ │ │ strbmi r4, [r9], -r0, asr #16 │ │ │ │ andcc r4, ip, r8, ror r4 │ │ │ │ blx 5b67e │ │ │ │ @ instruction: 0xf04f483e │ │ │ │ ldrbtmi r3, [r8], #-511 @ 0xfffffe01 │ │ │ │ blx feedb68a │ │ │ │ ldmdami ip!, {r0, r1, r2, r4, r5, r7, r8, r9, sl, sp, lr, pc} │ │ │ │ @@ -11267,34 +11267,34 @@ │ │ │ │ ldmdami r8, {r0, r1, r2, r3, r6, r8, r9, sl, sp, lr, pc} │ │ │ │ ldrbtmi r4, [r8], #-1609 @ 0xfffff9b7 │ │ │ │ @ instruction: 0xf7fa300c │ │ │ │ ldmdami r6, {r0, r1, r3, r7, r9, fp, ip, sp, lr, pc} │ │ │ │ mvnscc pc, pc, asr #32 │ │ │ │ @ instruction: 0xf7fa4478 │ │ │ │ strb pc, [r2, -r5, asr #22] @ │ │ │ │ - rsbseq pc, fp, r0, lsr pc @ │ │ │ │ - rsbseq r8, ip, lr, asr r7 │ │ │ │ - rsbseq pc, fp, r6, lsl pc @ │ │ │ │ - rsbseq r8, ip, r4, asr #14 │ │ │ │ - ldrshteq pc, [fp], #-236 @ 0xffffff14 @ │ │ │ │ - rsbseq r8, ip, sl, lsr #14 │ │ │ │ - rsbseq pc, fp, r2, ror #29 │ │ │ │ - rsbseq r8, ip, r0, lsl r7 │ │ │ │ - rsbseq pc, fp, r8, asr #29 │ │ │ │ - ldrshteq r8, [ip], #-102 @ 0xffffff9a │ │ │ │ - rsbseq pc, fp, lr, lsr #29 │ │ │ │ - ldrsbteq r8, [ip], #-108 @ 0xffffff94 │ │ │ │ - @ instruction: 0x007bfe94 │ │ │ │ - rsbseq r8, ip, r2, asr #13 │ │ │ │ - rsbseq pc, fp, sl, ror lr @ │ │ │ │ - rsbseq r8, ip, r8, lsr #13 │ │ │ │ - rsbseq pc, fp, r0, ror #28 │ │ │ │ - rsbseq r8, ip, lr, lsl #13 │ │ │ │ - rsbseq pc, fp, r6, asr #28 │ │ │ │ - rsbseq r8, ip, r4, ror r6 │ │ │ │ + rsbseq pc, fp, r8, lsr pc @ │ │ │ │ + rsbseq r8, ip, r6, ror #14 │ │ │ │ + rsbseq pc, fp, lr, lsl pc @ │ │ │ │ + rsbseq r8, ip, ip, asr #14 │ │ │ │ + rsbseq pc, fp, r4, lsl #30 │ │ │ │ + rsbseq r8, ip, r2, lsr r7 │ │ │ │ + rsbseq pc, fp, sl, ror #29 │ │ │ │ + rsbseq r8, ip, r8, lsl r7 │ │ │ │ + ldrsbteq pc, [fp], #-224 @ 0xffffff20 @ │ │ │ │ + ldrshteq r8, [ip], #-110 @ 0xffffff92 │ │ │ │ + ldrhteq pc, [fp], #-230 @ 0xffffff1a @ │ │ │ │ + rsbseq r8, ip, r4, ror #13 │ │ │ │ + @ instruction: 0x007bfe9c │ │ │ │ + rsbseq r8, ip, sl, asr #13 │ │ │ │ + rsbseq pc, fp, r2, lsl #29 │ │ │ │ + ldrhteq r8, [ip], #-96 @ 0xffffffa0 │ │ │ │ + rsbseq pc, fp, r8, ror #28 │ │ │ │ + @ instruction: 0x007c8696 │ │ │ │ + rsbseq pc, fp, lr, asr #28 │ │ │ │ + rsbseq r8, ip, ip, ror r6 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl feb749e4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ bmi 5e176c │ │ │ │ blmi 609a04 │ │ │ │ ldrbtmi r4, [sl], #-1541 @ 0xfffff9fb │ │ │ │ strmi r4, [ip], -r8, lsl #12 │ │ │ │ @@ -11316,15 +11316,15 @@ │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ mrsle r0, LR_svc │ │ │ │ andlt r2, r5, r1 │ │ │ │ @ instruction: 0xf7f3bd30 │ │ │ │ svclt 0x0000ef76 │ │ │ │ addeq r1, r8, lr, lsl r2 │ │ │ │ @ instruction: 0x000011b8 │ │ │ │ - rsbseq pc, fp, r2, lsl #27 │ │ │ │ + rsbseq pc, fp, sl, lsl #27 │ │ │ │ addeq r1, r8, r4, ror #3 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r8 │ │ │ │ bl feb74a60 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0x46080ff0 │ │ │ │ vqshlu.s32 d20, d4, #24 │ │ │ │ strmi pc, [r3], -r7, asr #27 │ │ │ │ @@ -11411,15 +11411,15 @@ │ │ │ │ vst1.8 {d20-d22}, [pc :128], fp │ │ │ │ tstls r0, r1, asr r1 │ │ │ │ tstpeq r4, r4, lsl #2 @ p-variant is OBSOLETE │ │ │ │ @ instruction: 0xf7f700d2 │ │ │ │ movwcs pc, #2831 @ 0xb0f @ │ │ │ │ andlt r6, r2, r3, ror #5 │ │ │ │ svclt 0x0000bd70 │ │ │ │ - ldrhteq pc, [fp], #-196 @ 0xffffff3c @ │ │ │ │ + ldrhteq pc, [fp], #-204 @ 0xffffff34 @ │ │ │ │ ldrbmi lr, [r0, sp, lsr #18]! │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00c8f8cc │ │ │ │ strmi fp, [r7], -r6, lsl #1 │ │ │ │ vrint?.f32 d4, d8 │ │ │ │ bvs 111ce48 │ │ │ │ @@ -11454,16 +11454,16 @@ │ │ │ │ blcs 3860c │ │ │ │ movwcs sp, #7172 @ 0x1c04 │ │ │ │ andlt r4, r6, r8, lsl r6 │ │ │ │ @ instruction: 0x87f0e8bd │ │ │ │ ldrtmi r4, [r8], -r9, lsr #12 │ │ │ │ @ instruction: 0xff28f7ff │ │ │ │ svclt 0x0000e7f5 │ │ │ │ - rsbseq pc, fp, ip, ror fp @ │ │ │ │ - rsbseq r8, ip, ip, lsr #7 │ │ │ │ + rsbseq pc, fp, r4, lsl #23 │ │ │ │ + ldrhteq r8, [ip], #-52 @ 0xffffffcc │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl feb74c88 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ bmi 6a1a10 │ │ │ │ blmi 6c9ca8 │ │ │ │ ldrbtmi r4, [sl], #-1541 @ 0xfffff9fb │ │ │ │ strmi r4, [ip], -r8, lsl #12 │ │ │ │ @@ -11488,15 +11488,15 @@ │ │ │ │ subsmi r9, sl, r3, lsl #22 │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ andcs sp, r1, r2, lsl #2 │ │ │ │ ldclt 0, cr11, [r0, #-20]! @ 0xffffffec │ │ │ │ mrc 7, 0, APSR_nzcv, cr12, cr3, {7} │ │ │ │ addeq r0, r8, sl, ror pc │ │ │ │ @ instruction: 0x000011b8 │ │ │ │ - ldrsbteq pc, [fp], #-160 @ 0xffffff60 @ │ │ │ │ + ldrsbteq pc, [fp], #-168 @ 0xffffff58 @ │ │ │ │ addeq r0, r8, r2, lsr pc │ │ │ │ @ instruction: 0xf5006840 │ │ │ │ ldc 0, cr6, [r0, #696] @ 0x2b8 │ │ │ │ vmov.f64 d7, #64 @ 0x3e000000 0.125 │ │ │ │ vsqrt.f64 d23, d1 │ │ │ │ stmdble r6, {r4, r9, fp, ip, sp, lr, pc} │ │ │ │ blvs 10595e4 │ │ │ │ @@ -11783,16 +11783,16 @@ │ │ │ │ vsqrt.f64 d17, d7 │ │ │ │ strbtle pc, [r3], #2576 @ 0xa10 @ │ │ │ │ ldc 7, cr14, [r1, #548] @ 0x224 │ │ │ │ vmov.f64 d7, #112 @ 0x3f800000 1.0 │ │ │ │ vadd.f64 d6, d7, d0 │ │ │ │ vstr d7, [r1, #24] │ │ │ │ str r7, [r0, r0, lsl #22] │ │ │ │ - rsbseq pc, fp, lr, ror #14 │ │ │ │ - rsbseq pc, fp, r8, lsl #15 │ │ │ │ + rsbseq pc, fp, r6, ror r7 @ │ │ │ │ + @ instruction: 0x007bf790 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ blhi 45946c │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ cdpeq 8, 12, cr15, cr8, cr12, {6} │ │ │ │ @ instruction: 0x460c4dd0 │ │ │ │ ldrsbtlt r4, [r5], r0 │ │ │ │ @@ -12001,16 +12001,16 @@ │ │ │ │ andhi pc, r0, pc, lsr #7 │ │ │ │ addge r9, r7, #46, 30 @ 0xb8 │ │ │ │ ldrbtpl r4, [sp], #-686 @ 0xfffffd52 │ │ │ │ ... │ │ │ │ addeq r0, r8, r8, asr #20 │ │ │ │ @ instruction: 0x000011b8 │ │ │ │ addeq r0, r8, r2, lsl sl │ │ │ │ - rsbseq pc, fp, r0, ror #5 │ │ │ │ - rsbseq r7, ip, r0, lsl fp │ │ │ │ + rsbseq pc, fp, r8, ror #5 │ │ │ │ + rsbseq r7, ip, r8, lsl fp │ │ │ │ ldrdcs pc, [ip, -r8]! │ │ │ │ streq lr, [r4], #-2521 @ 0xfffff627 │ │ │ │ ldc 0, cr0, [r8, #840] @ 0x348 │ │ │ │ stmiane r5!, {r1, r2, r5, r8, r9, fp, sp, lr} │ │ │ │ blvc a5998c │ │ │ │ @ instruction: 0xf8d94402 │ │ │ │ stc 0, cr3, [r5, #160] @ 0xa0 │ │ │ │ @@ -12532,16 +12532,16 @@ │ │ │ │ stc 5, cr9, [sp, #152] @ 0x98 │ │ │ │ @ instruction: 0xeef10b22 │ │ │ │ svclt 0x00ccfa10 │ │ │ │ movwcs r2, #769 @ 0x301 │ │ │ │ ldrb r9, [sl, -r7, lsr #6]! │ │ │ │ andhi pc, r0, pc, lsr #7 │ │ │ │ ... │ │ │ │ - rsbseq lr, fp, ip, asr lr │ │ │ │ - @ instruction: 0x007c7694 │ │ │ │ + rsbseq lr, fp, r4, ror #28 │ │ │ │ + @ instruction: 0x007c769c │ │ │ │ stmmi r9, {r2, r9, sl, lr} │ │ │ │ teqpvc r5, pc, asr #8 @ p-variant is OBSOLETE │ │ │ │ andcc r4, ip, r8, ror r4 │ │ │ │ @ instruction: 0xf88cf7f9 │ │ │ │ strtmi r4, [r1], -r6, lsl #17 │ │ │ │ @ instruction: 0xf7f94478 │ │ │ │ stmmi r5, {r0, r1, r2, r6, r8, fp, ip, sp, lr, pc} │ │ │ │ @@ -12671,28 +12671,28 @@ │ │ │ │ @ instruction: 0x46214814 │ │ │ │ @ instruction: 0xf7f94478 │ │ │ │ @ instruction: 0xf7fff84b │ │ │ │ @ instruction: 0xf7f2b93c │ │ │ │ svclt 0x0000ecd6 │ │ │ │ andhi pc, r0, pc, lsr #7 │ │ │ │ ... │ │ │ │ - rsbseq lr, fp, r8, asr #20 │ │ │ │ - rsbseq r7, ip, r8, ror r2 │ │ │ │ - rsbseq lr, fp, lr, lsr #20 │ │ │ │ - rsbseq r7, ip, lr, asr r2 │ │ │ │ - rsbseq lr, fp, lr, lsl #20 │ │ │ │ - rsbseq r7, ip, ip, lsr r2 │ │ │ │ - ldrsbteq lr, [fp], #-134 @ 0xffffff7a │ │ │ │ - rsbseq r7, ip, r6, lsl #2 │ │ │ │ - rsbseq lr, fp, r0, lsr #17 │ │ │ │ - ldrsbteq r7, [ip], #-0 │ │ │ │ - rsbseq lr, fp, lr, ror #16 │ │ │ │ - @ instruction: 0x007c709e │ │ │ │ - rsbseq lr, fp, r0, asr r8 │ │ │ │ - rsbseq r7, ip, r0, lsl #1 │ │ │ │ + rsbseq lr, fp, r0, asr sl │ │ │ │ + rsbseq r7, ip, r0, lsl #5 │ │ │ │ + rsbseq lr, fp, r6, lsr sl │ │ │ │ + rsbseq r7, ip, r6, ror #4 │ │ │ │ + rsbseq lr, fp, r6, lsl sl │ │ │ │ + rsbseq r7, ip, r4, asr #4 │ │ │ │ + ldrsbteq lr, [fp], #-142 @ 0xffffff72 │ │ │ │ + rsbseq r7, ip, lr, lsl #2 │ │ │ │ + rsbseq lr, fp, r8, lsr #17 │ │ │ │ + ldrsbteq r7, [ip], #-8 │ │ │ │ + rsbseq lr, fp, r6, ror r8 │ │ │ │ + rsbseq r7, ip, r6, lsr #1 │ │ │ │ + rsbseq lr, fp, r8, asr r8 │ │ │ │ + rsbseq r7, ip, r8, lsl #1 │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl feb75fd4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ bmi feca2cfc │ │ │ │ blmi feccb004 │ │ │ │ ldrbtmi r2, [sl], #-1280 @ 0xfffffb00 │ │ │ │ strls r4, [r6, #-3761] @ 0xfffff14f │ │ │ │ @@ -12869,57 +12869,57 @@ │ │ │ │ ldmdami r0!, {r0, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ ldrbtmi r4, [r8], #-1585 @ 0xfffff9cf │ │ │ │ mrc2 7, 5, pc, cr12, cr8, {7} │ │ │ │ @ instruction: 0xf7f2e6f1 │ │ │ │ svclt 0x0000eb48 │ │ │ │ addeq pc, r7, lr, lsr #24 │ │ │ │ @ instruction: 0x000011b8 │ │ │ │ - rsbseq lr, fp, lr, lsr #15 │ │ │ │ + ldrhteq lr, [fp], #-118 @ 0xffffff8a │ │ │ │ @ instruction: 0xffffea19 │ │ │ │ - rsbseq lr, fp, sl, lsl #16 │ │ │ │ - rsbseq lr, fp, ip, asr #15 │ │ │ │ + rsbseq lr, fp, r2, lsl r8 │ │ │ │ + ldrsbteq lr, [fp], #-116 @ 0xffffff8c │ │ │ │ @ instruction: 0xffffe97b │ │ │ │ - rsbseq lr, fp, ip, asr #14 │ │ │ │ - rsbseq r6, ip, ip, ror pc │ │ │ │ + rsbseq lr, fp, r4, asr r7 │ │ │ │ + rsbseq r6, ip, r4, lsl #31 │ │ │ │ addeq pc, r7, sl, lsl #23 │ │ │ │ - rsbseq lr, fp, r8, lsl r7 │ │ │ │ - rsbseq r6, ip, r8, asr #30 │ │ │ │ - rsbseq lr, fp, r6, lsr #15 │ │ │ │ - rsbseq lr, fp, r0, lsl #16 │ │ │ │ + rsbseq lr, fp, r0, lsr #14 │ │ │ │ + rsbseq r6, ip, r0, asr pc │ │ │ │ + rsbseq lr, fp, lr, lsr #15 │ │ │ │ + rsbseq lr, fp, r8, lsl #16 │ │ │ │ andeq r0, r0, r3, ror r2 │ │ │ │ - rsbseq lr, fp, r8, asr #13 │ │ │ │ - ldrshteq r6, [ip], #-232 @ 0xffffff18 │ │ │ │ - rsbseq lr, fp, lr, lsr #13 │ │ │ │ - ldrsbteq r6, [ip], #-238 @ 0xffffff12 │ │ │ │ + ldrsbteq lr, [fp], #-96 @ 0xffffffa0 │ │ │ │ + rsbseq r6, ip, r0, lsl #30 │ │ │ │ + ldrhteq lr, [fp], #-102 @ 0xffffff9a │ │ │ │ + rsbseq r6, ip, r6, ror #29 │ │ │ │ @ instruction: 0xffffeb55 │ │ │ │ @ instruction: 0xffffea93 │ │ │ │ - rsbseq lr, fp, r0, ror r6 │ │ │ │ - rsbseq r6, ip, r0, lsr #29 │ │ │ │ - rsbseq lr, fp, r6, asr r6 │ │ │ │ - rsbseq r6, ip, r6, lsl #29 │ │ │ │ + rsbseq lr, fp, r8, ror r6 │ │ │ │ + rsbseq r6, ip, r8, lsr #29 │ │ │ │ + rsbseq lr, fp, lr, asr r6 │ │ │ │ + rsbseq r6, ip, lr, lsl #29 │ │ │ │ @ instruction: 0xfffff029 │ │ │ │ - rsbseq lr, fp, sl, lsr #12 │ │ │ │ - rsbseq r6, ip, sl, asr lr │ │ │ │ - rsbseq lr, fp, lr, asr #15 │ │ │ │ - rsbseq lr, fp, r4, lsr #14 │ │ │ │ - @ instruction: 0x007be79e │ │ │ │ - rsbseq lr, fp, r8, ror #11 │ │ │ │ - rsbseq r6, ip, r8, lsl lr │ │ │ │ - rsbseq lr, fp, lr, asr #11 │ │ │ │ - ldrshteq r6, [ip], #-220 @ 0xffffff24 │ │ │ │ - rsbseq lr, fp, lr, lsr #11 │ │ │ │ - ldrsbteq r6, [ip], #-220 @ 0xffffff24 │ │ │ │ - rsbseq lr, fp, r2, asr r7 │ │ │ │ - @ instruction: 0x007be794 │ │ │ │ - rsbseq lr, fp, lr, ror #10 │ │ │ │ - @ instruction: 0x007c6d9e │ │ │ │ - rsbseq lr, fp, r8, lsl #15 │ │ │ │ - rsbseq lr, fp, sl, asr #15 │ │ │ │ - rsbseq lr, fp, r2, lsr r5 │ │ │ │ - rsbseq r6, ip, r2, ror #26 │ │ │ │ + rsbseq lr, fp, r2, lsr r6 │ │ │ │ + rsbseq r6, ip, r2, ror #28 │ │ │ │ + ldrsbteq lr, [fp], #-118 @ 0xffffff8a │ │ │ │ + rsbseq lr, fp, ip, lsr #14 │ │ │ │ + rsbseq lr, fp, r6, lsr #15 │ │ │ │ + ldrshteq lr, [fp], #-80 @ 0xffffffb0 │ │ │ │ + rsbseq r6, ip, r0, lsr #28 │ │ │ │ + ldrsbteq lr, [fp], #-86 @ 0xffffffaa │ │ │ │ + rsbseq r6, ip, r4, lsl #28 │ │ │ │ + ldrhteq lr, [fp], #-86 @ 0xffffffaa │ │ │ │ + rsbseq r6, ip, r4, ror #27 │ │ │ │ + rsbseq lr, fp, sl, asr r7 │ │ │ │ + @ instruction: 0x007be79c │ │ │ │ + rsbseq lr, fp, r6, ror r5 │ │ │ │ + rsbseq r6, ip, r6, lsr #27 │ │ │ │ + @ instruction: 0x007be790 │ │ │ │ + ldrsbteq lr, [fp], #-114 @ 0xffffff8e │ │ │ │ + rsbseq lr, fp, sl, lsr r5 │ │ │ │ + rsbseq r6, ip, sl, ror #26 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ bl feb76360 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strdlt r0, [r3], r0 @ │ │ │ │ mrc2 7, 1, pc, cr0, cr15, {7} │ │ │ │ stmdacs r1, {r0, r1, r9, sl, lr} │ │ │ │ ldrmi sp, [r8], -r2, lsl #2 │ │ │ │ @@ -12929,16 +12929,16 @@ │ │ │ │ andcc r4, ip, r8, ror r4 │ │ │ │ stc2 7, cr15, [r6, #992] @ 0x3e0 │ │ │ │ stmdbls r1, {r0, r2, fp, lr} │ │ │ │ @ instruction: 0xf7f84478 │ │ │ │ blls 9ea98 │ │ │ │ andlt r4, r3, r8, lsl r6 │ │ │ │ svclt 0x0000bd00 │ │ │ │ - rsbseq lr, fp, ip, lsr r4 │ │ │ │ - rsbseq r6, ip, ip, ror #24 │ │ │ │ + rsbseq lr, fp, r4, asr #8 │ │ │ │ + rsbseq r6, ip, r4, ror ip │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r8 │ │ │ │ bl feb763ac │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0x46080ff8 │ │ │ │ @ instruction: 0xf930f3b9 │ │ │ │ andcs r4, r0, #3145728 @ 0x300000 │ │ │ │ cmpvs sl, r1 │ │ │ │ @@ -12963,15 +12963,15 @@ │ │ │ │ @ instruction: 0x9100219a │ │ │ │ tstpeq ip, r4, lsl #2 @ p-variant is OBSOLETE │ │ │ │ @ instruction: 0xf7f50092 │ │ │ │ movwcs pc, #3813 @ 0xee5 @ │ │ │ │ movwcc lr, #31172 @ 0x79c4 │ │ │ │ andcs r6, r1, r3, lsr #3 │ │ │ │ ldclt 0, cr11, [r0, #-20]! @ 0xffffffec │ │ │ │ - rsbseq lr, fp, r6, ror r6 │ │ │ │ + rsbseq lr, fp, lr, ror r6 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl feb76430 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ bmi 9a31b8 │ │ │ │ blmi 9cb44c │ │ │ │ ldrbtmi r4, [sl], #-1541 @ 0xfffff9fb │ │ │ │ strmi r4, [lr], -r8, lsl #12 │ │ │ │ @@ -13008,15 +13008,15 @@ │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ mrsle r0, LR_svc │ │ │ │ andlt r2, r4, r1 │ │ │ │ @ instruction: 0xf7f2bd70 │ │ │ │ svclt 0x0000ea32 │ │ │ │ ldrdeq pc, [r7], r2 │ │ │ │ @ instruction: 0x000011b8 │ │ │ │ - rsbseq lr, fp, ip, lsl r6 │ │ │ │ + rsbseq lr, fp, r4, lsr #12 │ │ │ │ addeq pc, r7, ip, asr r7 @ │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ blhi 1da7a0 │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ cdpeq 8, 13, cr15, cr0, cr12, {6} │ │ │ │ @ instruction: 0x4688b0bd │ │ │ │ @@ -13567,42 +13567,42 @@ │ │ │ │ blls 3de0b0 │ │ │ │ svclt 0x0000e413 │ │ │ │ andhi pc, r0, pc, lsr #7 │ │ │ │ ... │ │ │ │ addeq pc, r7, r8, lsl #14 │ │ │ │ @ instruction: 0x000011b8 │ │ │ │ addeq pc, r7, r2, ror #12 │ │ │ │ - ldrhteq lr, [fp], #-70 @ 0xffffffba │ │ │ │ - rsbseq lr, fp, ip, lsr #4 │ │ │ │ - rsbseq r6, ip, r2, ror r7 │ │ │ │ - rsbseq lr, fp, r6, asr #3 │ │ │ │ - ldrhteq lr, [fp], #-26 @ 0xffffffe6 │ │ │ │ - ldrshteq r6, [ip], #-110 @ 0xffffff92 │ │ │ │ - ldrhteq lr, [fp], #-6 │ │ │ │ - ldrsbteq sp, [fp], #-250 @ 0xffffff06 │ │ │ │ - rsbseq r6, ip, r2, lsr #10 │ │ │ │ - rsbseq sp, fp, r2, lsl #31 │ │ │ │ - rsbseq r6, ip, sl, asr #9 │ │ │ │ - rsbseq sp, fp, r4, ror #30 │ │ │ │ - rsbseq r6, ip, ip, lsr #9 │ │ │ │ - @ instruction: 0x007bde9a │ │ │ │ - rsbseq r6, ip, r2, ror #7 │ │ │ │ - rsbseq sp, fp, lr, asr #28 │ │ │ │ - rsbseq sp, fp, lr, ror lr │ │ │ │ - ldrhteq sp, [fp], #-220 @ 0xffffff24 │ │ │ │ - rsbseq r6, ip, r4, lsl #6 │ │ │ │ - @ instruction: 0x007bdd9e │ │ │ │ - rsbseq r6, ip, r6, ror #5 │ │ │ │ - rsbseq ip, lr, ip, ror r4 │ │ │ │ - rsbseq sp, fp, r8, ror sp │ │ │ │ - rsbseq r6, ip, r0, asr #5 │ │ │ │ - rsbseq sp, fp, sl, asr sp │ │ │ │ - rsbseq r6, ip, r2, lsr #5 │ │ │ │ - rsbseq sp, fp, ip, lsr sp │ │ │ │ - rsbseq r6, ip, r4, lsl #5 │ │ │ │ + ldrhteq lr, [fp], #-78 @ 0xffffffb2 │ │ │ │ + rsbseq lr, fp, r4, lsr r2 │ │ │ │ + rsbseq r6, ip, sl, ror r7 │ │ │ │ + rsbseq lr, fp, lr, asr #3 │ │ │ │ + rsbseq lr, fp, r2, asr #3 │ │ │ │ + rsbseq r6, ip, r6, lsl #14 │ │ │ │ + ldrhteq lr, [fp], #-14 │ │ │ │ + rsbseq sp, fp, r2, ror #31 │ │ │ │ + rsbseq r6, ip, sl, lsr #10 │ │ │ │ + rsbseq sp, fp, sl, lsl #31 │ │ │ │ + ldrsbteq r6, [ip], #-66 @ 0xffffffbe │ │ │ │ + rsbseq sp, fp, ip, ror #30 │ │ │ │ + ldrhteq r6, [ip], #-68 @ 0xffffffbc │ │ │ │ + rsbseq sp, fp, r2, lsr #29 │ │ │ │ + rsbseq r6, ip, sl, ror #7 │ │ │ │ + rsbseq sp, fp, r6, asr lr │ │ │ │ + rsbseq sp, fp, r6, lsl #29 │ │ │ │ + rsbseq sp, fp, r4, asr #27 │ │ │ │ + rsbseq r6, ip, ip, lsl #6 │ │ │ │ + rsbseq sp, fp, r6, lsr #27 │ │ │ │ + rsbseq r6, ip, lr, ror #5 │ │ │ │ + rsbseq ip, lr, r4, lsl #9 │ │ │ │ + rsbseq sp, fp, r0, lsl #27 │ │ │ │ + rsbseq r6, ip, r8, asr #5 │ │ │ │ + rsbseq sp, fp, r2, ror #26 │ │ │ │ + rsbseq r6, ip, sl, lsr #5 │ │ │ │ + rsbseq sp, fp, r4, asr #26 │ │ │ │ + rsbseq r6, ip, ip, lsl #5 │ │ │ │ vst4.8 {d25-d28}, [pc], lr │ │ │ │ ldmdami r6, {r0, r1, r2, r6, r7, r8, ip, sp, lr} │ │ │ │ andcc r4, ip, r8, ror r4 │ │ │ │ @ instruction: 0xf83ef7f8 │ │ │ │ stmdbls lr, {r2, r4, fp, lr} │ │ │ │ @ instruction: 0xf7f84478 │ │ │ │ blls 3de008 │ │ │ │ @@ -13619,20 +13619,20 @@ │ │ │ │ vadd.i8 d20, d0, d10 │ │ │ │ ldrbtmi r1, [r8], #-297 @ 0xfffffed7 │ │ │ │ @ instruction: 0xf7f8300c │ │ │ │ stmdami r8, {r0, r2, r3, r4, fp, ip, sp, lr, pc} │ │ │ │ mvnscc pc, pc, asr #32 │ │ │ │ @ instruction: 0xf7f84478 │ │ │ │ strb pc, [fp, #-2263] @ 0xfffff729 @ │ │ │ │ - @ instruction: 0x007bdc94 │ │ │ │ - ldrsbteq r6, [ip], #-28 @ 0xffffffe4 │ │ │ │ - rsbseq sp, fp, r4, ror ip │ │ │ │ - ldrhteq r6, [ip], #-28 @ 0xffffffe4 │ │ │ │ - rsbseq sp, fp, r2, asr ip │ │ │ │ - @ instruction: 0x007c6198 │ │ │ │ + @ instruction: 0x007bdc9c │ │ │ │ + rsbseq r6, ip, r4, ror #3 │ │ │ │ + rsbseq sp, fp, ip, ror ip │ │ │ │ + rsbseq r6, ip, r4, asr #3 │ │ │ │ + rsbseq sp, fp, sl, asr ip │ │ │ │ + rsbseq r6, ip, r0, lsr #3 │ │ │ │ mvnsmi lr, sp, lsr #18 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x0038f8cc │ │ │ │ stmiami r4!, {r0, r2, r9, sl, lr}^ │ │ │ │ ldrmi r4, [pc], -r4, ror #21 │ │ │ │ adclt r4, ip, r8, ror r4 │ │ │ │ @@ -13860,39 +13860,39 @@ │ │ │ │ ldmdami lr, {r0, r6, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ mvnscc pc, pc, asr #32 │ │ │ │ @ instruction: 0xf7f74478 │ │ │ │ @ instruction: 0xe79ffefb │ │ │ │ bl fe1ddfe8 │ │ │ │ addeq lr, r7, r8, ror sp │ │ │ │ @ instruction: 0x000011b8 │ │ │ │ - rsbseq sp, fp, lr, asr #23 │ │ │ │ - rsbseq r6, ip, r6, lsl r1 │ │ │ │ + ldrsbteq sp, [fp], #-182 @ 0xffffff4a │ │ │ │ + rsbseq r6, ip, lr, lsl r1 │ │ │ │ addeq lr, r7, r4, lsr #26 │ │ │ │ - rsbseq sp, fp, r0, asr fp │ │ │ │ - rsbseq sp, fp, r4, asr sl │ │ │ │ - @ instruction: 0x007c5f9c │ │ │ │ + rsbseq sp, fp, r8, asr fp │ │ │ │ + rsbseq sp, fp, ip, asr sl │ │ │ │ + rsbseq r5, ip, r4, lsr #31 │ │ │ │ + ldrshteq sp, [fp], #-154 @ 0xffffff66 │ │ │ │ ldrshteq sp, [fp], #-146 @ 0xffffff6e │ │ │ │ - rsbseq sp, fp, sl, ror #19 │ │ │ │ - rsbseq r5, ip, r2, lsr pc │ │ │ │ - rsbseq sp, fp, lr, asr #19 │ │ │ │ - rsbseq r5, ip, r6, lsl pc │ │ │ │ - rsbseq sp, fp, r8, asr r9 │ │ │ │ - @ instruction: 0x007c5e9e │ │ │ │ - rsbseq sp, fp, r6, lsr r9 │ │ │ │ - rsbseq r5, ip, lr, ror lr │ │ │ │ - rsbseq sp, fp, r6, lsl #18 │ │ │ │ - rsbseq r5, ip, lr, asr #28 │ │ │ │ - rsbseq sp, fp, ip, ror #17 │ │ │ │ - rsbseq r5, ip, r2, lsr lr │ │ │ │ - ldrsbteq sp, [fp], #-128 @ 0xffffff80 │ │ │ │ - rsbseq r5, ip, r6, lsl lr │ │ │ │ - ldrhteq sp, [fp], #-134 @ 0xffffff7a │ │ │ │ - ldrshteq r5, [ip], #-220 @ 0xffffff24 │ │ │ │ - @ instruction: 0x007bd89a │ │ │ │ - rsbseq r5, ip, r0, ror #27 │ │ │ │ + rsbseq r5, ip, sl, lsr pc │ │ │ │ + ldrsbteq sp, [fp], #-150 @ 0xffffff6a │ │ │ │ + rsbseq r5, ip, lr, lsl pc │ │ │ │ + rsbseq sp, fp, r0, ror #18 │ │ │ │ + rsbseq r5, ip, r6, lsr #29 │ │ │ │ + rsbseq sp, fp, lr, lsr r9 │ │ │ │ + rsbseq r5, ip, r6, lsl #29 │ │ │ │ + rsbseq sp, fp, lr, lsl #18 │ │ │ │ + rsbseq r5, ip, r6, asr lr │ │ │ │ + ldrshteq sp, [fp], #-132 @ 0xffffff7c │ │ │ │ + rsbseq r5, ip, sl, lsr lr │ │ │ │ + ldrsbteq sp, [fp], #-136 @ 0xffffff78 │ │ │ │ + rsbseq r5, ip, lr, lsl lr │ │ │ │ + ldrhteq sp, [fp], #-142 @ 0xffffff72 │ │ │ │ + rsbseq r5, ip, r4, lsl #28 │ │ │ │ + rsbseq sp, fp, r2, lsr #17 │ │ │ │ + rsbseq r5, ip, r8, ror #27 │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl feb77298 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ bmi febe3f80 │ │ │ │ blmi fec0c2d8 │ │ │ │ ldrbtmi r4, [sl], #-1543 @ 0xfffff9f9 │ │ │ │ ldmdavs fp, {r0, r1, r4, r6, r7, fp, ip, lr} │ │ │ │ @@ -14065,53 +14065,53 @@ │ │ │ │ @ instruction: 0xffffffff │ │ │ │ svcvc 0x00ffffff │ │ │ │ ... │ │ │ │ andeq r0, r0, sl │ │ │ │ andeq r0, r0, r0 │ │ │ │ addeq lr, r7, sl, ror #18 │ │ │ │ @ instruction: 0x000011b8 │ │ │ │ - rsbseq sp, fp, r6, lsr #15 │ │ │ │ - rsbseq r0, ip, lr, lsl ip │ │ │ │ - rsbseq sp, fp, sl, lsr #15 │ │ │ │ + rsbseq sp, fp, lr, lsr #15 │ │ │ │ + rsbseq r0, ip, r6, lsr #24 │ │ │ │ + ldrhteq sp, [fp], #-114 @ 0xffffff8e │ │ │ │ strdeq r0, [r0], -sp │ │ │ │ - @ instruction: 0x007bd792 │ │ │ │ - ldrsbteq r5, [ip], #-202 @ 0xffffff36 │ │ │ │ + @ instruction: 0x007bd79a │ │ │ │ + rsbseq r5, ip, r2, ror #25 │ │ │ │ addeq lr, r7, r8, ror #17 │ │ │ │ - rsbseq sp, fp, lr, asr r7 │ │ │ │ - rsbseq r5, ip, r6, lsr #25 │ │ │ │ + rsbseq sp, fp, r6, ror #14 │ │ │ │ + rsbseq r5, ip, lr, lsr #25 │ │ │ │ @ instruction: 0xfffff0c5 │ │ │ │ @ instruction: 0xfffff02f │ │ │ │ - rsbseq sp, fp, r0, lsr #14 │ │ │ │ - rsbseq r5, ip, r8, ror #24 │ │ │ │ - rsbseq sp, fp, r6, lsl #14 │ │ │ │ - rsbseq r5, ip, lr, asr #24 │ │ │ │ + rsbseq sp, fp, r8, lsr #14 │ │ │ │ + rsbseq r5, ip, r0, ror ip │ │ │ │ + rsbseq sp, fp, lr, lsl #14 │ │ │ │ + rsbseq r5, ip, r6, asr ip │ │ │ │ @ instruction: 0xfffff009 │ │ │ │ @ instruction: 0xfffffab3 │ │ │ │ - rsbseq sp, fp, r8, asr #13 │ │ │ │ - rsbseq r5, ip, r0, lsl ip │ │ │ │ - rsbseq sp, fp, lr, lsr #13 │ │ │ │ - ldrshteq r5, [ip], #-182 @ 0xffffff4a │ │ │ │ - rsbseq sp, fp, r0, lsl #14 │ │ │ │ - rsbseq sp, fp, lr, lsl #15 │ │ │ │ - rsbseq sp, fp, r0, ror #12 │ │ │ │ - rsbseq r5, ip, r8, lsr #23 │ │ │ │ - rsbseq sp, fp, ip, ror #15 │ │ │ │ - rsbseq sp, fp, r6, asr r7 │ │ │ │ - rsbseq sp, fp, r6, lsl r6 │ │ │ │ - rsbseq r5, ip, lr, asr fp │ │ │ │ - ldrshteq sp, [fp], #-88 @ 0xffffffa8 │ │ │ │ - rsbseq r5, ip, lr, lsr fp │ │ │ │ - rsbseq sp, fp, lr, lsr #15 │ │ │ │ - rsbseq sp, fp, ip, lsl r8 │ │ │ │ - ldrhteq sp, [fp], #-92 @ 0xffffffa4 │ │ │ │ - rsbseq r5, ip, r4, lsl #22 │ │ │ │ - ldrshteq sp, [fp], #-126 @ 0xffffff82 │ │ │ │ - rsbseq sp, fp, ip, asr #16 │ │ │ │ - rsbseq sp, fp, ip, ror r5 │ │ │ │ - rsbseq r5, ip, r4, asr #21 │ │ │ │ + ldrsbteq sp, [fp], #-96 @ 0xffffffa0 │ │ │ │ + rsbseq r5, ip, r8, lsl ip │ │ │ │ + ldrhteq sp, [fp], #-102 @ 0xffffff9a │ │ │ │ + ldrshteq r5, [ip], #-190 @ 0xffffff42 │ │ │ │ + rsbseq sp, fp, r8, lsl #14 │ │ │ │ + @ instruction: 0x007bd796 │ │ │ │ + rsbseq sp, fp, r8, ror #12 │ │ │ │ + ldrhteq r5, [ip], #-176 @ 0xffffff50 │ │ │ │ + ldrshteq sp, [fp], #-116 @ 0xffffff8c │ │ │ │ + rsbseq sp, fp, lr, asr r7 │ │ │ │ + rsbseq sp, fp, lr, lsl r6 │ │ │ │ + rsbseq r5, ip, r6, ror #22 │ │ │ │ + rsbseq sp, fp, r0, lsl #12 │ │ │ │ + rsbseq r5, ip, r6, asr #22 │ │ │ │ + ldrhteq sp, [fp], #-118 @ 0xffffff8a │ │ │ │ + rsbseq sp, fp, r4, lsr #16 │ │ │ │ + rsbseq sp, fp, r4, asr #11 │ │ │ │ + rsbseq r5, ip, ip, lsl #22 │ │ │ │ + rsbseq sp, fp, r6, lsl #16 │ │ │ │ + rsbseq sp, fp, r4, asr r8 │ │ │ │ + rsbseq sp, fp, r4, lsl #11 │ │ │ │ + rsbseq r5, ip, ip, asr #21 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ bl feb77608 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strdlt r0, [r3], r0 @ │ │ │ │ mrc2 7, 1, pc, cr14, cr15, {7} │ │ │ │ stmdacs r1, {r0, r1, r9, sl, lr} │ │ │ │ ldrmi sp, [r8], -r2, lsl #2 │ │ │ │ @@ -14120,16 +14120,16 @@ │ │ │ │ ldrbtmi r4, [r8], #-2054 @ 0xfffff7fa │ │ │ │ @ instruction: 0xf7f7300c │ │ │ │ stmdami r5, {r0, r1, r4, r5, sl, fp, ip, sp, lr, pc} │ │ │ │ ldrbtmi r9, [r8], #-2305 @ 0xfffff6ff │ │ │ │ stc2l 7, cr15, [lr], #988 @ 0x3dc │ │ │ │ ldrmi r9, [r8], -r1, lsl #22 │ │ │ │ stclt 0, cr11, [r0, #-12] │ │ │ │ - rsbseq sp, fp, lr, ror r4 │ │ │ │ - rsbseq r5, ip, r6, asr #19 │ │ │ │ + rsbseq sp, fp, r6, lsl #9 │ │ │ │ + rsbseq r5, ip, lr, asr #19 │ │ │ │ andeq r0, r0, r0 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ blhi 1db90c │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x0010f8cc │ │ │ │ ldmibcs r0, {r0, r1, r2, r3, r4, r6, r7, fp, ip, sp, lr, pc} │ │ │ │ @@ -14743,51 +14743,51 @@ │ │ │ │ ldrbtmi r3, [r8], #-511 @ 0xfffffe01 │ │ │ │ @ instruction: 0xf816f7f7 │ │ │ │ svclt 0x0000e7b6 │ │ │ │ ... │ │ │ │ addeq lr, r7, r4, lsr #11 │ │ │ │ @ instruction: 0x000011b8 │ │ │ │ addeq lr, r7, lr, ror r5 │ │ │ │ - rsbseq sp, fp, r8, ror #12 │ │ │ │ - rsbseq r5, ip, sl, asr #17 │ │ │ │ - rsbseq sp, fp, r6, asr #12 │ │ │ │ - rsbseq r5, ip, r8, lsr #17 │ │ │ │ - rsbseq sp, fp, ip, lsl #12 │ │ │ │ - rsbseq r5, ip, lr, ror #16 │ │ │ │ - rsbseq sp, fp, sl, ror #11 │ │ │ │ - rsbseq r5, ip, ip, asr #16 │ │ │ │ - rsbseq sp, fp, r0, ror #11 │ │ │ │ - addeq r8, r2, r2, lsl #16 │ │ │ │ - rsbseq sp, fp, r4, asr r0 │ │ │ │ - rsbseq ip, fp, sl, lsr #31 │ │ │ │ - rsbseq r5, ip, lr, lsl #4 │ │ │ │ - rsbseq ip, fp, r6, lsl #30 │ │ │ │ - rsbseq r5, ip, sl, ror #2 │ │ │ │ - rsbseq ip, fp, r6, ror #29 │ │ │ │ - rsbseq r5, ip, sl, asr #2 │ │ │ │ - rsbseq ip, fp, r6, asr #29 │ │ │ │ - rsbseq r5, ip, sl, lsr #2 │ │ │ │ - rsbseq ip, fp, r6, lsr #29 │ │ │ │ - rsbseq r5, ip, sl, lsl #2 │ │ │ │ - rsbseq ip, fp, r6, lsl #29 │ │ │ │ - rsbseq r5, ip, sl, ror #1 │ │ │ │ - rsbseq ip, fp, r6, ror #28 │ │ │ │ - rsbseq r5, ip, sl, asr #1 │ │ │ │ - rsbseq ip, fp, r4, asr #28 │ │ │ │ - rsbseq r5, ip, r6, lsr #1 │ │ │ │ - rsbseq ip, fp, r2, lsr #28 │ │ │ │ - rsbseq r5, ip, r4, lsl #1 │ │ │ │ - rsbseq ip, fp, r8, lsl #28 │ │ │ │ - rsbseq r5, ip, sl, rrx │ │ │ │ - rsbseq ip, fp, ip, ror #27 │ │ │ │ - rsbseq r5, ip, lr, asr #32 │ │ │ │ - ldrsbteq ip, [fp], #-208 @ 0xffffff30 │ │ │ │ - rsbseq r5, ip, r2, lsr r0 │ │ │ │ - ldrhteq ip, [fp], #-212 @ 0xffffff2c │ │ │ │ - rsbseq r5, ip, r6, lsl r0 │ │ │ │ + rsbseq sp, fp, r0, ror r6 │ │ │ │ + ldrsbteq r5, [ip], #-130 @ 0xffffff7e │ │ │ │ + rsbseq sp, fp, lr, asr #12 │ │ │ │ + ldrhteq r5, [ip], #-128 @ 0xffffff80 │ │ │ │ + rsbseq sp, fp, r4, lsl r6 │ │ │ │ + rsbseq r5, ip, r6, ror r8 │ │ │ │ + ldrshteq sp, [fp], #-82 @ 0xffffffae │ │ │ │ + rsbseq r5, ip, r4, asr r8 │ │ │ │ + rsbseq sp, fp, r8, ror #11 │ │ │ │ + addeq r8, r2, sl, lsl #16 │ │ │ │ + rsbseq sp, fp, ip, asr r0 │ │ │ │ + ldrhteq ip, [fp], #-242 @ 0xffffff0e │ │ │ │ + rsbseq r5, ip, r6, lsl r2 │ │ │ │ + rsbseq ip, fp, lr, lsl #30 │ │ │ │ + rsbseq r5, ip, r2, ror r1 │ │ │ │ + rsbseq ip, fp, lr, ror #29 │ │ │ │ + rsbseq r5, ip, r2, asr r1 │ │ │ │ + rsbseq ip, fp, lr, asr #29 │ │ │ │ + rsbseq r5, ip, r2, lsr r1 │ │ │ │ + rsbseq ip, fp, lr, lsr #29 │ │ │ │ + rsbseq r5, ip, r2, lsl r1 │ │ │ │ + rsbseq ip, fp, lr, lsl #29 │ │ │ │ + ldrshteq r5, [ip], #-2 │ │ │ │ + rsbseq ip, fp, lr, ror #28 │ │ │ │ + ldrsbteq r5, [ip], #-2 │ │ │ │ + rsbseq ip, fp, ip, asr #28 │ │ │ │ + rsbseq r5, ip, lr, lsr #1 │ │ │ │ + rsbseq ip, fp, sl, lsr #28 │ │ │ │ + rsbseq r5, ip, ip, lsl #1 │ │ │ │ + rsbseq ip, fp, r0, lsl lr │ │ │ │ + rsbseq r5, ip, r2, ror r0 │ │ │ │ + ldrshteq ip, [fp], #-212 @ 0xffffff2c │ │ │ │ + rsbseq r5, ip, r6, asr r0 │ │ │ │ + ldrsbteq ip, [fp], #-216 @ 0xffffff28 │ │ │ │ + rsbseq r5, ip, sl, lsr r0 │ │ │ │ + ldrhteq ip, [fp], #-220 @ 0xffffff24 │ │ │ │ + rsbseq r5, ip, lr, lsl r0 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ bl feb7809c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ bmi 564e44 │ │ │ │ blmi 58d0b8 │ │ │ │ ldrbtmi r4, [sl], #-1540 @ 0xfffff9fc │ │ │ │ ldmpl r3, {r3, r9, sl, lr}^ │ │ │ │ @@ -14807,15 +14807,15 @@ │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ mrsle r0, LR_svc │ │ │ │ andlt r2, r4, r1 │ │ │ │ @ instruction: 0xf7f0bd10 │ │ │ │ svclt 0x0000ec1e │ │ │ │ addeq sp, r7, r6, ror #22 │ │ │ │ @ instruction: 0x000011b8 │ │ │ │ - ldrsbteq ip, [fp], #-200 @ 0xffffff38 │ │ │ │ + rsbseq ip, fp, r0, ror #25 │ │ │ │ addeq sp, r7, r4, lsr fp │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl feb78110 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ bmi fece4e38 │ │ │ │ blmi fed0d140 │ │ │ │ ldrbtmi r4, [sl], #-1543 @ 0xfffff9f9 │ │ │ │ @@ -14993,55 +14993,55 @@ │ │ │ │ strtmi r4, [r1], -pc, lsr #16 │ │ │ │ @ instruction: 0xf7f64478 │ │ │ │ usat pc, #0, pc, lsl #28 @ │ │ │ │ b feadf19c │ │ │ │ ... │ │ │ │ strdeq sp, [r7], r2 │ │ │ │ @ instruction: 0x000011b8 │ │ │ │ - rsbseq ip, fp, lr, ror #24 │ │ │ │ - rsbseq ip, fp, r4, ror ip │ │ │ │ - rsbseq ip, fp, sl, lsl #25 │ │ │ │ + rsbseq ip, fp, r6, ror ip │ │ │ │ + rsbseq ip, fp, ip, ror ip │ │ │ │ + @ instruction: 0x007bcc92 │ │ │ │ andeq r0, r0, r7, lsl r3 │ │ │ │ - rsbseq ip, fp, r0, lsl #24 │ │ │ │ - rsbseq r4, ip, r4, ror #28 │ │ │ │ + rsbseq ip, fp, r8, lsl #24 │ │ │ │ + rsbseq r4, ip, ip, ror #28 │ │ │ │ addeq sp, r7, r2, ror sl │ │ │ │ - rsbseq ip, fp, ip, asr #23 │ │ │ │ - rsbseq r4, ip, r0, lsr lr │ │ │ │ + ldrsbteq ip, [fp], #-180 @ 0xffffff4c │ │ │ │ + rsbseq r4, ip, r8, lsr lr │ │ │ │ @ instruction: 0xfffffebb │ │ │ │ @ instruction: 0xfffff461 │ │ │ │ - rsbseq ip, fp, lr, lsl #23 │ │ │ │ - ldrshteq r4, [ip], #-210 @ 0xffffff2e │ │ │ │ - rsbseq ip, fp, r4, ror fp │ │ │ │ - ldrsbteq r4, [ip], #-216 @ 0xffffff28 │ │ │ │ - rsbseq ip, fp, r6, lsl #24 │ │ │ │ - rsbseq ip, fp, r4, lsr #23 │ │ │ │ - ldrshteq ip, [fp], #-180 @ 0xffffff4c │ │ │ │ - rsbseq ip, fp, sl, lsr #24 │ │ │ │ - rsbseq ip, fp, r6, lsl #22 │ │ │ │ - rsbseq r4, ip, sl, ror #26 │ │ │ │ - rsbseq ip, fp, ip, ror #21 │ │ │ │ - rsbseq r4, ip, r0, asr sp │ │ │ │ - ldrshteq ip, [fp], #-180 @ 0xffffff4c │ │ │ │ - rsbseq ip, fp, r8, lsr ip │ │ │ │ - rsbseq ip, fp, r6, lsr #21 │ │ │ │ - rsbseq r4, ip, sl, lsl #26 │ │ │ │ - rsbseq ip, fp, sl, lsl ip │ │ │ │ - rsbseq ip, fp, r6, asr ip │ │ │ │ - rsbseq ip, fp, r0, ror #20 │ │ │ │ - rsbseq r4, ip, r4, asr #25 │ │ │ │ - rsbseq ip, fp, r2, asr #20 │ │ │ │ - rsbseq r4, ip, r4, lsr #25 │ │ │ │ - rsbseq ip, fp, r6, lsl ip │ │ │ │ - rsbseq ip, fp, ip, ror ip │ │ │ │ - rsbseq ip, fp, r4, lsl #20 │ │ │ │ - rsbseq r4, ip, r8, ror #24 │ │ │ │ - rsbseq ip, fp, r2, ror #24 │ │ │ │ - ldrhteq ip, [fp], #-192 @ 0xffffff40 │ │ │ │ - rsbseq ip, fp, r4, asr #19 │ │ │ │ - rsbseq r4, ip, r8, lsr #24 │ │ │ │ + @ instruction: 0x007bcb96 │ │ │ │ + ldrshteq r4, [ip], #-218 @ 0xffffff26 │ │ │ │ + rsbseq ip, fp, ip, ror fp │ │ │ │ + rsbseq r4, ip, r0, ror #27 │ │ │ │ + rsbseq ip, fp, lr, lsl #24 │ │ │ │ + rsbseq ip, fp, ip, lsr #23 │ │ │ │ + ldrshteq ip, [fp], #-188 @ 0xffffff44 │ │ │ │ + rsbseq ip, fp, r2, lsr ip │ │ │ │ + rsbseq ip, fp, lr, lsl #22 │ │ │ │ + rsbseq r4, ip, r2, ror sp │ │ │ │ + ldrshteq ip, [fp], #-164 @ 0xffffff5c │ │ │ │ + rsbseq r4, ip, r8, asr sp │ │ │ │ + ldrshteq ip, [fp], #-188 @ 0xffffff44 │ │ │ │ + rsbseq ip, fp, r0, asr #24 │ │ │ │ + rsbseq ip, fp, lr, lsr #21 │ │ │ │ + rsbseq r4, ip, r2, lsl sp │ │ │ │ + rsbseq ip, fp, r2, lsr #24 │ │ │ │ + rsbseq ip, fp, lr, asr ip │ │ │ │ + rsbseq ip, fp, r8, ror #20 │ │ │ │ + rsbseq r4, ip, ip, asr #25 │ │ │ │ + rsbseq ip, fp, sl, asr #20 │ │ │ │ + rsbseq r4, ip, ip, lsr #25 │ │ │ │ + rsbseq ip, fp, lr, lsl ip │ │ │ │ + rsbseq ip, fp, r4, lsl #25 │ │ │ │ + rsbseq ip, fp, ip, lsl #20 │ │ │ │ + rsbseq r4, ip, r0, ror ip │ │ │ │ + rsbseq ip, fp, sl, ror #24 │ │ │ │ + ldrhteq ip, [fp], #-200 @ 0xffffff38 │ │ │ │ + rsbseq ip, fp, ip, asr #19 │ │ │ │ + rsbseq r4, ip, r0, lsr ip │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ bl feb78498 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strdlt r0, [r3], r0 @ │ │ │ │ mrc2 7, 1, pc, cr2, cr15, {7} │ │ │ │ stmdacs r1, {r0, r1, r9, sl, lr} │ │ │ │ ldrmi sp, [r8], -r2, lsl #2 │ │ │ │ @@ -15051,16 +15051,16 @@ │ │ │ │ andcc r4, ip, r8, ror r4 │ │ │ │ stc2l 7, cr15, [sl], #984 @ 0x3d8 │ │ │ │ stmdbls r1, {r0, r2, fp, lr} │ │ │ │ @ instruction: 0xf7f64478 │ │ │ │ blls a0960 │ │ │ │ andlt r4, r3, r8, lsl r6 │ │ │ │ svclt 0x0000bd00 │ │ │ │ - ldrsbteq ip, [fp], #-128 @ 0xffffff80 │ │ │ │ - rsbseq r4, ip, r4, lsr fp │ │ │ │ + ldrsbteq ip, [fp], #-136 @ 0xffffff78 │ │ │ │ + rsbseq r4, ip, ip, lsr fp │ │ │ │ @ instruction: 0x4614b5f0 │ │ │ │ teqge lr, #1048576 @ 0x100000 │ │ │ │ movwcs lr, #2515 @ 0x9d3 │ │ │ │ movwcs lr, #2497 @ 0x9c1 │ │ │ │ @ instruction: 0x2118f8d0 │ │ │ │ bcs 3938c │ │ │ │ @ instruction: 0xf8d2d066 │ │ │ │ @@ -15076,15 +15076,15 @@ │ │ │ │ blx 45cee4 │ │ │ │ vldr s26, [r0, #288] @ 0x120 │ │ │ │ @ instruction: 0xeeb47b28 │ │ │ │ vsqrt.f64 d23, d6 │ │ │ │ stmdble r6, {r4, r9, fp, ip, sp, lr, pc}^ │ │ │ │ eorcs pc, r3, r5, asr r8 @ │ │ │ │ blcc 55c980 │ │ │ │ - blvc 85c984 │ │ │ │ + blvc 85c984 │ │ │ │ blcs ff11ce10 │ │ │ │ blx 45cf08 │ │ │ │ cdp 13, 11, cr13, cr0, cr1, {0} │ │ │ │ vcmp.f64 d3, d4 │ │ │ │ vsqrt.f64 d18, d7 │ │ │ │ vstrle s30, [r1, #-64] @ 0xffffffc0 │ │ │ │ blvc 115ce18 │ │ │ │ @@ -15147,15 +15147,15 @@ │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ mrsle r0, LR_svc │ │ │ │ andlt r2, r5, r1 │ │ │ │ @ instruction: 0xf7f0bd30 │ │ │ │ svclt 0x0000e972 │ │ │ │ addeq sp, r7, r6, lsl r6 │ │ │ │ @ instruction: 0x000011b8 │ │ │ │ - rsbseq ip, fp, r2, ror #20 │ │ │ │ + rsbseq ip, fp, sl, ror #20 │ │ │ │ ldrdeq sp, [r7], ip │ │ │ │ svcmi 0x00f8e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ blhi 3dc920 │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00a0f8cc │ │ │ │ ldrdls pc, [r0], #-141 @ 0xffffff73 @ │ │ │ │ @@ -15424,26 +15424,26 @@ │ │ │ │ @ instruction: 0xf7efe73b │ │ │ │ svclt 0x0000ef4c │ │ │ │ ... │ │ │ │ addge r9, r7, #46, 30 @ 0xb8 │ │ │ │ ldrbtle r4, [sp], #-686 @ 0xfffffd52 │ │ │ │ addeq sp, r7, r0, ror r4 │ │ │ │ @ instruction: 0x000011b8 │ │ │ │ - rsbseq ip, fp, r4, asr #17 │ │ │ │ - rsbseq r4, ip, r0, lsl r8 │ │ │ │ + rsbseq ip, fp, ip, asr #17 │ │ │ │ + rsbseq r4, ip, r8, lsl r8 │ │ │ │ addeq sp, r7, lr, lsl r4 │ │ │ │ - rsbseq ip, fp, r2, lsr #16 │ │ │ │ - rsbseq ip, fp, r4, lsr #15 │ │ │ │ - rsbseq ip, fp, ip, asr r7 │ │ │ │ - rsbseq ip, fp, r6, ror #14 │ │ │ │ - ldrhteq r4, [ip], #-96 @ 0xffffffa0 │ │ │ │ - @ instruction: 0x007bc69e │ │ │ │ - rsbseq r4, ip, sl, ror #11 │ │ │ │ - rsbseq ip, fp, r6, lsl #13 │ │ │ │ - ldrsbteq r4, [ip], #-82 @ 0xffffffae │ │ │ │ + rsbseq ip, fp, sl, lsr #16 │ │ │ │ + rsbseq ip, fp, ip, lsr #15 │ │ │ │ + rsbseq ip, fp, r4, ror #14 │ │ │ │ + rsbseq ip, fp, lr, ror #14 │ │ │ │ + ldrhteq r4, [ip], #-104 @ 0xffffff98 │ │ │ │ + rsbseq ip, fp, r6, lsr #13 │ │ │ │ + ldrshteq r4, [ip], #-82 @ 0xffffffae │ │ │ │ + rsbseq ip, fp, lr, lsl #13 │ │ │ │ + ldrsbteq r4, [ip], #-90 @ 0xffffffa6 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ blhi 45cda4 │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x0058f8cc │ │ │ │ @ instruction: 0xb0914df0 │ │ │ │ @ instruction: 0x461f4cf0 │ │ │ │ @@ -15683,24 +15683,24 @@ │ │ │ │ @ instruction: 0xe72bf8b7 │ │ │ │ andhi pc, r0, pc, lsr #7 │ │ │ │ ... │ │ │ │ ldrlt r4, [r9, #-3109]! @ 0xfffff3db │ │ │ │ strbpl r6, [r7], #-2187 @ 0xfffff775 │ │ │ │ addeq sp, r7, r0, lsl r1 │ │ │ │ @ instruction: 0x000011b8 │ │ │ │ - rsbseq ip, fp, sl, asr #10 │ │ │ │ - rsbseq ip, fp, sl, ror #7 │ │ │ │ - ldrhteq ip, [fp], #-50 @ 0xffffffce │ │ │ │ - ldrshteq r4, [ip], #-46 @ 0xffffffd2 │ │ │ │ + rsbseq ip, fp, r2, asr r5 │ │ │ │ + ldrshteq ip, [fp], #-50 @ 0xffffffce │ │ │ │ + ldrhteq ip, [fp], #-58 @ 0xffffffc6 │ │ │ │ + rsbseq r4, ip, r6, lsl #6 │ │ │ │ addeq ip, r7, ip, lsl #30 │ │ │ │ - rsbseq ip, fp, ip, asr #5 │ │ │ │ - rsbseq ip, fp, r6, lsr #4 │ │ │ │ - rsbseq r4, ip, r2, ror r1 │ │ │ │ - rsbseq ip, fp, ip, lsl #4 │ │ │ │ - rsbseq r4, ip, r8, asr r1 │ │ │ │ + ldrsbteq ip, [fp], #-36 @ 0xffffffdc │ │ │ │ + rsbseq ip, fp, lr, lsr #4 │ │ │ │ + rsbseq r4, ip, sl, ror r1 │ │ │ │ + rsbseq ip, fp, r4, lsl r2 │ │ │ │ + rsbseq r4, ip, r0, ror #2 │ │ │ │ blcs 48914 │ │ │ │ svcge 0x0073f47f │ │ │ │ blcs 48928 │ │ │ │ svcge 0x006ff47f │ │ │ │ strb r2, [sp, -sl, lsl #6]! │ │ │ │ vst2.8 {d20-d21}, [pc :128], r0 │ │ │ │ ldrbtmi r7, [r8], #-300 @ 0xfffffed4 │ │ │ │ @@ -15731,20 +15731,20 @@ │ │ │ │ @ instruction: 0xff94f7f5 │ │ │ │ @ instruction: 0xf04f480a │ │ │ │ ldrbtmi r3, [r8], #-511 @ 0xfffffe01 │ │ │ │ @ instruction: 0xf84ef7f6 │ │ │ │ @ instruction: 0xf7efe6c2 │ │ │ │ @ instruction: 0xf8ddecda │ │ │ │ @ instruction: 0xe71a9010 │ │ │ │ - @ instruction: 0x007bc19a │ │ │ │ - rsbseq r4, ip, r6, ror #1 │ │ │ │ - rsbseq ip, fp, r8, asr r1 │ │ │ │ - rsbseq r4, ip, r4, lsr #1 │ │ │ │ - rsbseq ip, fp, ip, lsr r1 │ │ │ │ - rsbseq r4, ip, r6, lsl #1 │ │ │ │ + rsbseq ip, fp, r2, lsr #3 │ │ │ │ + rsbseq r4, ip, lr, ror #1 │ │ │ │ + rsbseq ip, fp, r0, ror #2 │ │ │ │ + rsbseq r4, ip, ip, lsr #1 │ │ │ │ + rsbseq ip, fp, r4, asr #2 │ │ │ │ + rsbseq r4, ip, lr, lsl #1 │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl feb78fa4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ bmi a65cec │ │ │ │ blmi a7362c │ │ │ │ ldrbtmi fp, [sl], #-135 @ 0xffffff79 │ │ │ │ strmi r4, [r8], -r6, lsl #12 │ │ │ │ @@ -15784,19 +15784,19 @@ │ │ │ │ stmdami sl, {r0, r1, r3, r5, r8, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ ldrbtmi r4, [r8], #-1569 @ 0xfffff9df │ │ │ │ @ instruction: 0xffe6f7f5 │ │ │ │ @ instruction: 0xf7efe7d3 │ │ │ │ svclt 0x0000ec72 │ │ │ │ addeq ip, r7, lr, asr ip │ │ │ │ @ instruction: 0x000011b8 │ │ │ │ - rsbseq ip, fp, r0, asr #1 │ │ │ │ - rsbseq r4, ip, ip │ │ │ │ + rsbseq ip, fp, r8, asr #1 │ │ │ │ + rsbseq r4, ip, r4, lsl r0 │ │ │ │ addeq ip, r7, sl, lsl ip │ │ │ │ - rsbseq ip, fp, sl, rrx │ │ │ │ - ldrhteq r3, [ip], #-246 @ 0xffffff0a │ │ │ │ + rsbseq ip, fp, r2, ror r0 │ │ │ │ + ldrhteq r3, [ip], #-254 @ 0xffffff02 │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl feb79074 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ bmi de5d9c │ │ │ │ blmi df36fc │ │ │ │ ldrbtmi fp, [sl], #-137 @ 0xffffff77 │ │ │ │ strmi r4, [r8], -r5, lsl #12 │ │ │ │ @@ -15816,15 +15816,15 @@ │ │ │ │ vldr d3, [r6, #24] │ │ │ │ vldr d2, [r6, #8] │ │ │ │ vldr d1, [r6, #16] │ │ │ │ ldmib sp, {r8, r9, fp}^ │ │ │ │ strls r1, [r0, -r5, lsl #4] │ │ │ │ stc2 7, cr15, [r8, #-1020] @ 0xfffffc04 │ │ │ │ stmdacs r1, {r2, r9, sl, lr} │ │ │ │ - bmi 896360 │ │ │ │ + bmi 896360 │ │ │ │ ldrbtmi r4, [sl], #-2847 @ 0xfffff4e1 │ │ │ │ ldmdavs sl, {r0, r1, r4, r6, r7, fp, ip, lr} │ │ │ │ subsmi r9, sl, r7, lsl #22 │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ @ instruction: 0x4620d131 │ │ │ │ ldcllt 0, cr11, [r0, #36]! @ 0x24 │ │ │ │ stmdbge r5, {r1, r2, r8, r9, fp, sp, pc} │ │ │ │ @@ -15851,20 +15851,20 @@ │ │ │ │ ldrbtmi r4, [r8], #-1569 @ 0xfffff9df │ │ │ │ @ instruction: 0xff62f7f5 │ │ │ │ @ instruction: 0xf7efe7c3 │ │ │ │ svclt 0x0000ebee │ │ │ │ addeq ip, r7, lr, lsl #23 │ │ │ │ @ instruction: 0x000011b8 │ │ │ │ addeq ip, r7, r2, lsr fp │ │ │ │ - @ instruction: 0x007bbf96 │ │ │ │ - rsbseq r3, ip, r2, ror #29 │ │ │ │ - rsbseq fp, fp, ip, ror pc │ │ │ │ - rsbseq r3, ip, r8, asr #29 │ │ │ │ - rsbseq fp, fp, r2, ror #30 │ │ │ │ - rsbseq r3, ip, lr, lsr #29 │ │ │ │ + @ instruction: 0x007bbf9e │ │ │ │ + rsbseq r3, ip, sl, ror #29 │ │ │ │ + rsbseq fp, fp, r4, lsl #31 │ │ │ │ + ldrsbteq r3, [ip], #-224 @ 0xffffff20 │ │ │ │ + rsbseq fp, fp, sl, ror #30 │ │ │ │ + ldrhteq r3, [ip], #-230 @ 0xffffff1a │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl feb79184 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ bmi ffd25ecc │ │ │ │ blmi ffd4e1b0 │ │ │ │ ldrbtmi r4, [sl], #-1542 @ 0xfffff9fa │ │ │ │ ldmdavs fp, {r0, r1, r4, r6, r7, fp, ip, lr} │ │ │ │ @@ -16105,69 +16105,69 @@ │ │ │ │ addmi r4, pc, r0 │ │ │ │ @ instruction: 0xffffffff │ │ │ │ @ instruction: 0xffefffff │ │ │ │ rscsle sl, r1, #252, 18 @ 0x3f0000 │ │ │ │ svccc 0x0050624d │ │ │ │ addeq ip, r7, lr, ror sl │ │ │ │ @ instruction: 0x000011b8 │ │ │ │ - ldrsbteq fp, [fp], #-230 @ 0xffffff1a │ │ │ │ - ldrshteq fp, [fp], #-230 @ 0xffffff1a │ │ │ │ - rsbseq fp, fp, r0, lsl pc │ │ │ │ + ldrsbteq fp, [fp], #-238 @ 0xffffff12 │ │ │ │ + ldrshteq fp, [fp], #-238 @ 0xffffff12 │ │ │ │ + rsbseq fp, fp, r8, lsl pc │ │ │ │ andeq r0, r0, r7, asr r4 │ │ │ │ - rsbseq fp, fp, r8, lsr #29 │ │ │ │ - ldrshteq r3, [ip], #-212 @ 0xffffff2c │ │ │ │ + ldrhteq fp, [fp], #-224 @ 0xffffff20 │ │ │ │ + ldrshteq r3, [ip], #-220 @ 0xffffff24 │ │ │ │ addeq ip, r7, r2, lsl #20 │ │ │ │ - rsbseq fp, fp, r4, ror lr │ │ │ │ - rsbseq r3, ip, r0, asr #27 │ │ │ │ + rsbseq fp, fp, ip, ror lr │ │ │ │ + rsbseq r3, ip, r8, asr #27 │ │ │ │ @ instruction: 0xfffff39b │ │ │ │ @ instruction: 0xfffffe11 │ │ │ │ - rsbseq fp, fp, r6, lsr lr │ │ │ │ - rsbseq r3, ip, r2, lsl #27 │ │ │ │ - rsbseq fp, fp, ip, lsl lr │ │ │ │ - rsbseq r3, ip, r8, ror #26 │ │ │ │ + rsbseq fp, fp, lr, lsr lr │ │ │ │ + rsbseq r3, ip, sl, lsl #27 │ │ │ │ + rsbseq fp, fp, r4, lsr #28 │ │ │ │ + rsbseq r3, ip, r0, ror sp │ │ │ │ @ instruction: 0xfffff4e3 │ │ │ │ @ instruction: 0xfffffce9 │ │ │ │ - ldrsbteq fp, [fp], #-222 @ 0xffffff22 │ │ │ │ - rsbseq r3, ip, sl, lsr #26 │ │ │ │ - rsbseq fp, fp, r4, asr #27 │ │ │ │ - rsbseq r3, ip, r0, lsl sp │ │ │ │ - rsbseq fp, fp, lr, ror #27 │ │ │ │ - rsbseq fp, fp, r4, lsl lr │ │ │ │ - rsbseq fp, fp, r0, lsl #27 │ │ │ │ - rsbseq r3, ip, ip, asr #25 │ │ │ │ - ldrshteq fp, [fp], #-218 @ 0xffffff26 │ │ │ │ - rsbseq fp, fp, r2, lsr #28 │ │ │ │ - rsbseq fp, fp, sl, lsr sp │ │ │ │ - rsbseq r3, ip, r6, lsl #25 │ │ │ │ - rsbseq fp, fp, ip, lsl sp │ │ │ │ - rsbseq r3, ip, r6, ror #24 │ │ │ │ - rsbseq fp, fp, ip, ror #27 │ │ │ │ - rsbseq fp, fp, r8, lsl lr │ │ │ │ - ldrsbteq fp, [fp], #-196 @ 0xffffff3c │ │ │ │ - rsbseq r3, ip, r0, lsr #24 │ │ │ │ - ldrshteq fp, [fp], #-210 @ 0xffffff2e │ │ │ │ - rsbseq fp, fp, ip, lsr lr │ │ │ │ - @ instruction: 0x007bbc96 │ │ │ │ - rsbseq r3, ip, r2, ror #23 │ │ │ │ - rsbseq fp, fp, r6, lsr #28 │ │ │ │ - rsbseq fp, fp, ip, ror #28 │ │ │ │ - rsbseq fp, fp, sl, asr ip │ │ │ │ - rsbseq r3, ip, r6, lsr #23 │ │ │ │ - rsbseq fp, fp, r4, lsl #25 │ │ │ │ - rsbseq fp, fp, r4, asr lr │ │ │ │ - rsbseq fp, fp, r4, lsl ip │ │ │ │ - rsbseq r3, ip, r0, ror #22 │ │ │ │ - rsbseq fp, fp, lr, ror #28 │ │ │ │ + rsbseq fp, fp, r6, ror #27 │ │ │ │ + rsbseq r3, ip, r2, lsr sp │ │ │ │ + rsbseq fp, fp, ip, asr #27 │ │ │ │ + rsbseq r3, ip, r8, lsl sp │ │ │ │ + ldrshteq fp, [fp], #-214 @ 0xffffff2a │ │ │ │ + rsbseq fp, fp, ip, lsl lr │ │ │ │ + rsbseq fp, fp, r8, lsl #27 │ │ │ │ + ldrsbteq r3, [ip], #-196 @ 0xffffff3c │ │ │ │ + rsbseq fp, fp, r2, lsl #28 │ │ │ │ rsbseq fp, fp, sl, lsr #28 │ │ │ │ - rsbseq fp, fp, ip, asr #23 │ │ │ │ - rsbseq r3, ip, r8, lsl fp │ │ │ │ - rsbseq fp, fp, r0, asr #28 │ │ │ │ + rsbseq fp, fp, r2, asr #26 │ │ │ │ + rsbseq r3, ip, lr, lsl #25 │ │ │ │ + rsbseq fp, fp, r4, lsr #26 │ │ │ │ + rsbseq r3, ip, lr, ror #24 │ │ │ │ + ldrshteq fp, [fp], #-212 @ 0xffffff2c │ │ │ │ + rsbseq fp, fp, r0, lsr #28 │ │ │ │ + ldrsbteq fp, [fp], #-204 @ 0xffffff34 │ │ │ │ + rsbseq r3, ip, r8, lsr #24 │ │ │ │ + ldrshteq fp, [fp], #-218 @ 0xffffff26 │ │ │ │ + rsbseq fp, fp, r4, asr #28 │ │ │ │ + @ instruction: 0x007bbc9e │ │ │ │ + rsbseq r3, ip, sl, ror #23 │ │ │ │ + rsbseq fp, fp, lr, lsr #28 │ │ │ │ + rsbseq fp, fp, r4, ror lr │ │ │ │ + rsbseq fp, fp, r2, ror #24 │ │ │ │ + rsbseq r3, ip, lr, lsr #23 │ │ │ │ + rsbseq fp, fp, ip, lsl #25 │ │ │ │ + rsbseq fp, fp, ip, asr lr │ │ │ │ + rsbseq fp, fp, ip, lsl ip │ │ │ │ + rsbseq r3, ip, r8, ror #22 │ │ │ │ rsbseq fp, fp, r6, ror lr │ │ │ │ - rsbseq fp, fp, r6, lsl #23 │ │ │ │ - ldrsbteq r3, [ip], #-162 @ 0xffffff5e │ │ │ │ + rsbseq fp, fp, r2, lsr lr │ │ │ │ + ldrsbteq fp, [fp], #-180 @ 0xffffff4c │ │ │ │ + rsbseq r3, ip, r0, lsr #22 │ │ │ │ + rsbseq fp, fp, r8, asr #28 │ │ │ │ + rsbseq fp, fp, lr, ror lr │ │ │ │ + rsbseq fp, fp, lr, lsl #23 │ │ │ │ + ldrsbteq r3, [ip], #-170 @ 0xffffff56 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ bl feb79648 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strdlt r0, [r3], r0 @ │ │ │ │ ldc2 7, cr15, [r4, #1020] @ 0x3fc │ │ │ │ stmdacs r1, {r0, r1, r9, sl, lr} │ │ │ │ ldrmi sp, [r8], -r2, lsl #2 │ │ │ │ @@ -16177,16 +16177,16 @@ │ │ │ │ andcc r4, ip, r8, ror r4 │ │ │ │ ldc2 7, cr15, [r2], {245} @ 0xf5 │ │ │ │ stmdbls r1, {r0, r2, fp, lr} │ │ │ │ @ instruction: 0xf7f54478 │ │ │ │ blls a17b0 │ │ │ │ andlt r4, r3, r8, lsl r6 │ │ │ │ svclt 0x0000bd00 │ │ │ │ - rsbseq fp, fp, r8, lsr sl │ │ │ │ - rsbseq r3, ip, r4, lsl #19 │ │ │ │ + rsbseq fp, fp, r0, asr #20 │ │ │ │ + rsbseq r3, ip, ip, lsl #19 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ blhi 25d94c , std::allocator >, std::allocator, std::allocator > > >::reserve(unsigned int)@@Base+0x354> │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x0098f8cc │ │ │ │ strmi fp, [r5], -r9, lsl #1 │ │ │ │ mrc 6, 5, r4, cr0, cr15, {0} │ │ │ │ @@ -16506,20 +16506,20 @@ │ │ │ │ cdp 7, 13, cr15, cr0, cr14, {7} │ │ │ │ andhi pc, r0, pc, lsr #7 │ │ │ │ addge r9, r7, #46, 30 @ 0xb8 │ │ │ │ ldrbtpl r4, [sp], #-686 @ 0xfffffd52 │ │ │ │ addeq ip, r7, r4, asr #3 │ │ │ │ @ instruction: 0x000011b8 │ │ │ │ addeq ip, r7, r0, lsl #2 │ │ │ │ - rsbseq fp, fp, lr, ror #16 │ │ │ │ - ldrhteq r3, [ip], #-78 @ 0xffffffb2 │ │ │ │ - rsbseq fp, fp, r2, asr r8 │ │ │ │ - rsbseq r3, ip, r2, lsr #9 │ │ │ │ - rsbseq fp, fp, r8, lsr r8 │ │ │ │ - rsbseq fp, fp, ip, asr #16 │ │ │ │ + rsbseq fp, fp, r6, ror r8 │ │ │ │ + rsbseq r3, ip, r6, asr #9 │ │ │ │ + rsbseq fp, fp, sl, asr r8 │ │ │ │ + rsbseq r3, ip, sl, lsr #9 │ │ │ │ + rsbseq fp, fp, r0, asr #16 │ │ │ │ + rsbseq fp, fp, r4, asr r8 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ stc 12, cr5, [sp, #-512]! @ 0xfffffe00 │ │ │ │ bl feb855d4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r8, r8, asr #31 │ │ │ │ andcs r4, r0, #22272 @ 0x5700 │ │ │ │ ldrbtmi sl, [ip], #-2310 @ 0xfffff6fa │ │ │ │ @@ -16607,18 +16607,18 @@ │ │ │ │ svclt 0x0000ee08 │ │ │ │ ... │ │ │ │ @ instruction: 0xffffffff │ │ │ │ @ instruction: 0xffefffff │ │ │ │ addeq ip, r7, r6, lsr r0 │ │ │ │ @ instruction: 0x000011b8 │ │ │ │ addeq fp, r7, r2, asr #30 │ │ │ │ - rsbseq fp, fp, lr, lsr #13 │ │ │ │ - ldrshteq r3, [ip], #-46 @ 0xffffffd2 │ │ │ │ - @ instruction: 0x007bb692 │ │ │ │ - rsbseq r3, ip, r2, ror #5 │ │ │ │ + ldrhteq fp, [fp], #-102 @ 0xffffff9a │ │ │ │ + rsbseq r3, ip, r6, lsl #6 │ │ │ │ + @ instruction: 0x007bb69a │ │ │ │ + rsbseq r3, ip, sl, ror #5 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl feb79d58 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldrdlt r0, [r7], r8 │ │ │ │ ldrdgt pc, [ip, -pc] │ │ │ │ @ instruction: 0xf04f2400 │ │ │ │ ldrbtmi r3, [ip], #511 @ 0x1ff │ │ │ │ @@ -16685,30 +16685,30 @@ │ │ │ │ ldmdami r5, {r0, r1, r3, r4, fp, ip, sp, lr, pc} │ │ │ │ ldrbtmi r4, [r8], #-1569 @ 0xfffff9df │ │ │ │ @ instruction: 0xf8d6f7f5 │ │ │ │ @ instruction: 0xf7eee7a5 │ │ │ │ svclt 0x0000ed62 │ │ │ │ addeq fp, r7, r6, lsr #29 │ │ │ │ @ instruction: 0x000011b8 │ │ │ │ - rsbseq fp, fp, r4, lsl #13 │ │ │ │ - @ instruction: 0x007bb69e │ │ │ │ - ldrshteq fp, [fp], #-88 @ 0xffffffa8 │ │ │ │ - rsbseq r3, ip, r8, asr #4 │ │ │ │ - rsbseq fp, fp, r2, ror #11 │ │ │ │ - rsbseq r3, ip, r2, lsr r2 │ │ │ │ + rsbseq fp, fp, ip, lsl #13 │ │ │ │ + rsbseq fp, fp, r6, lsr #13 │ │ │ │ + rsbseq fp, fp, r0, lsl #12 │ │ │ │ + rsbseq r3, ip, r0, asr r2 │ │ │ │ + rsbseq fp, fp, sl, ror #11 │ │ │ │ + rsbseq r3, ip, sl, lsr r2 │ │ │ │ addeq fp, r7, r0, asr #28 │ │ │ │ @ instruction: 0xffffff61 │ │ │ │ - @ instruction: 0x007bb59e │ │ │ │ - rsbseq r3, ip, lr, ror #3 │ │ │ │ + rsbseq fp, fp, r6, lsr #11 │ │ │ │ + ldrshteq r3, [ip], #-22 @ 0xffffffea │ │ │ │ @ instruction: 0xfffffda5 │ │ │ │ - rsbseq fp, fp, r2, ror r5 │ │ │ │ - rsbseq r3, ip, r2, asr #3 │ │ │ │ + rsbseq fp, fp, sl, ror r5 │ │ │ │ + rsbseq r3, ip, sl, asr #3 │ │ │ │ @ instruction: 0xfffffbed │ │ │ │ - rsbseq fp, fp, r6, asr #10 │ │ │ │ - @ instruction: 0x007c3196 │ │ │ │ + rsbseq fp, fp, lr, asr #10 │ │ │ │ + @ instruction: 0x007c319e │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl feb79ec0 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldrdlt r0, [r7], r8 │ │ │ │ ldrsbtgt pc, [r4], #143 @ 0x8f @ │ │ │ │ @ instruction: 0xf04f2400 │ │ │ │ ldrbtmi r3, [ip], #511 @ 0x1ff │ │ │ │ @@ -16769,28 +16769,28 @@ │ │ │ │ @ instruction: 0xff72f7f4 │ │ │ │ @ instruction: 0x46214812 │ │ │ │ @ instruction: 0xf7f54478 │ │ │ │ ldr pc, [r0, sp, lsr #16]! │ │ │ │ ldc 7, cr15, [r8], #952 @ 0x3b8 │ │ │ │ addeq fp, r7, lr, lsr sp │ │ │ │ @ instruction: 0x000011b8 │ │ │ │ - rsbseq fp, fp, ip, lsl r5 │ │ │ │ - rsbseq fp, fp, r6, lsr r5 │ │ │ │ - @ instruction: 0x007bb490 │ │ │ │ - rsbseq r3, ip, r0, ror #1 │ │ │ │ + rsbseq fp, fp, r4, lsr #10 │ │ │ │ + rsbseq fp, fp, lr, lsr r5 │ │ │ │ + @ instruction: 0x007bb498 │ │ │ │ + rsbseq r3, ip, r8, ror #1 │ │ │ │ addeq fp, r7, lr, ror #25 │ │ │ │ @ instruction: 0xfffffe0f │ │ │ │ - rsbseq fp, fp, ip, asr #8 │ │ │ │ - @ instruction: 0x007c309c │ │ │ │ + rsbseq fp, fp, r4, asr r4 │ │ │ │ + rsbseq r3, ip, r4, lsr #1 │ │ │ │ @ instruction: 0xfffffc53 │ │ │ │ - rsbseq fp, fp, r0, lsr #8 │ │ │ │ - rsbseq r3, ip, r0, ror r0 │ │ │ │ + rsbseq fp, fp, r8, lsr #8 │ │ │ │ + rsbseq r3, ip, r8, ror r0 │ │ │ │ @ instruction: 0xfffffa9b │ │ │ │ - ldrshteq fp, [fp], #-52 @ 0xffffffcc │ │ │ │ - rsbseq r3, ip, r4, asr #32 │ │ │ │ + ldrshteq fp, [fp], #-60 @ 0xffffffc4 │ │ │ │ + rsbseq r3, ip, ip, asr #32 │ │ │ │ andeq r0, r0, r0 │ │ │ │ ldrbmi r2, [r0, -r1]! │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r8 │ │ │ │ bl feb7a010 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ssub8mi r0, r5, r0 │ │ │ │ @ instruction: 0xf102460c │ │ │ │ @@ -16833,17 +16833,17 @@ │ │ │ │ ldrbtmi r2, [r8], #-466 @ 0xfffffe2e │ │ │ │ @ instruction: 0xf7f4300c │ │ │ │ stmdami r6, {r0, r1, r2, r3, r5, r6, r7, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ mvnscc pc, pc, asr #32 │ │ │ │ @ instruction: 0xf7f44478 │ │ │ │ @ instruction: 0xf04fffa9 │ │ │ │ ldclt 0, cr3, [r8, #-1020]! @ 0xfffffc04 │ │ │ │ - rsbseq fp, fp, lr, lsl #8 │ │ │ │ - rsbseq fp, fp, r6, lsr #7 │ │ │ │ - rsbseq r2, ip, ip, lsr pc │ │ │ │ + rsbseq fp, fp, r6, lsl r4 │ │ │ │ + rsbseq fp, fp, lr, lsr #7 │ │ │ │ + rsbseq r2, ip, r4, asr #30 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r8 │ │ │ │ bl feb7a0dc │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0x46080ff8 │ │ │ │ blx fe65fdbc │ │ │ │ andcs r4, r0, #3145728 @ 0x300000 │ │ │ │ ldmdavs fp, {r0, sp}^ │ │ │ │ @@ -16883,19 +16883,19 @@ │ │ │ │ stmdami r9, {r2, r3, r4, r6, r7, r8, r9, sl, sp, lr, pc} │ │ │ │ ldrbtmi r4, [r8], #-1585 @ 0xfffff9cf │ │ │ │ @ instruction: 0xf7f4300c │ │ │ │ stmdami r7, {r0, r3, r7, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ mvnscc pc, pc, asr #32 │ │ │ │ @ instruction: 0xf7f44478 │ │ │ │ strb pc, [pc, r3, asr #30]! @ │ │ │ │ - rsbseq fp, fp, sl, lsr #6 │ │ │ │ - ldrshteq fp, [fp], #-40 @ 0xffffffd8 │ │ │ │ - rsbseq r2, ip, lr, lsl #29 │ │ │ │ - ldrsbteq fp, [fp], #-42 @ 0xffffffd6 │ │ │ │ - rsbseq r2, ip, r0, ror lr │ │ │ │ + rsbseq fp, fp, r2, lsr r3 │ │ │ │ + rsbseq fp, fp, r0, lsl #6 │ │ │ │ + @ instruction: 0x007c2e96 │ │ │ │ + rsbseq fp, fp, r2, ror #5 │ │ │ │ + rsbseq r2, ip, r8, ror lr │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00b0f8cc │ │ │ │ strmi fp, [pc], -fp, lsl #1 │ │ │ │ bge 2354ec │ │ │ │ blge 1ebfc0 │ │ │ │ @@ -16972,22 +16972,22 @@ │ │ │ │ stmdami sp, {r0, r2, r3, r4, r6, r7, r8, sl, fp, ip, sp, lr, pc} │ │ │ │ mvnscc pc, pc, asr #32 │ │ │ │ @ instruction: 0xf7f44478 │ │ │ │ @ instruction: 0xe7eefe97 │ │ │ │ bl 8e10a4 │ │ │ │ addeq fp, r7, lr, asr #20 │ │ │ │ @ instruction: 0x000011b8 │ │ │ │ - rsbseq fp, fp, sl, ror #4 │ │ │ │ - rsbseq r2, ip, r2, lsl #28 │ │ │ │ + rsbseq fp, fp, r2, ror r2 │ │ │ │ + rsbseq r2, ip, sl, lsl #28 │ │ │ │ addeq fp, r7, r0, lsl sl │ │ │ │ - ldrshteq fp, [fp], #-26 @ 0xffffffe6 │ │ │ │ - ldrhteq fp, [fp], #-26 @ 0xffffffe6 │ │ │ │ - rsbseq r2, ip, r8, asr sp │ │ │ │ - rsbseq fp, fp, r2, lsl #3 │ │ │ │ - rsbseq r2, ip, r8, lsl sp │ │ │ │ + rsbseq fp, fp, r2, lsl #4 │ │ │ │ + rsbseq fp, fp, r2, asr #3 │ │ │ │ + rsbseq r2, ip, r0, ror #26 │ │ │ │ + rsbseq fp, fp, sl, lsl #3 │ │ │ │ + rsbseq r2, ip, r0, lsr #26 │ │ │ │ mvnsmi lr, #737280 @ 0xb4000 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d8f8cc │ │ │ │ addlt r4, r3, lr, asr #30 │ │ │ │ strmi r4, [lr], -r5, lsl #12 │ │ │ │ @ instruction: 0xf1def10b │ │ │ │ @@ -17063,23 +17063,23 @@ │ │ │ │ bicvs pc, lr, r0, asr #4 │ │ │ │ andcc r4, ip, r8, ror r4 │ │ │ │ stc2 7, cr15, [r2, #-976]! @ 0xfffffc30 │ │ │ │ @ instruction: 0xf04f480b │ │ │ │ ldrbtmi r3, [r8], #-511 @ 0xfffffe01 │ │ │ │ ldc2l 7, cr15, [ip, #976] @ 0x3d0 │ │ │ │ svclt 0x0000e7d0 │ │ │ │ - rsbseq fp, fp, r0, lsl #2 │ │ │ │ - rsbseq fp, fp, r8, rrx │ │ │ │ - ldrshteq r2, [ip], #-190 @ 0xffffff42 │ │ │ │ - rsbseq fp, fp, r4, asr #32 │ │ │ │ - ldrsbteq r2, [ip], #-186 @ 0xffffff46 │ │ │ │ - rsbseq fp, fp, r8, lsr #32 │ │ │ │ - ldrhteq r2, [ip], #-190 @ 0xffffff42 │ │ │ │ - rsbseq fp, fp, ip │ │ │ │ - rsbseq r2, ip, r2, lsr #23 │ │ │ │ + rsbseq fp, fp, r8, lsl #2 │ │ │ │ + rsbseq fp, fp, r0, ror r0 │ │ │ │ + rsbseq r2, ip, r6, lsl #24 │ │ │ │ + rsbseq fp, fp, ip, asr #32 │ │ │ │ + rsbseq r2, ip, r2, ror #23 │ │ │ │ + rsbseq fp, fp, r0, lsr r0 │ │ │ │ + rsbseq r2, ip, r6, asr #23 │ │ │ │ + rsbseq fp, fp, r4, lsl r0 │ │ │ │ + rsbseq r2, ip, sl, lsr #23 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl feb7a48c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ stmdavs fp, {r3, r5, r6, r7, r8, r9, sl, fp} │ │ │ │ strmi fp, [ip], -r2, lsl #1 │ │ │ │ ldclvs 6, cr4, [fp], {5} │ │ │ │ strtmi fp, [r8], -r3, ror #18 │ │ │ │ @@ -17116,16 +17116,16 @@ │ │ │ │ stmdavs r2!, {r0, r1, r3, r6, ip, sp, lr, pc} │ │ │ │ mcrrcs 2, 4, pc, r6, cr0 @ │ │ │ │ @ instruction: 0xf1024633 │ │ │ │ ldclvs 1, cr0, [r2], {28} │ │ │ │ andgt pc, r0, sp, asr #17 │ │ │ │ @ instruction: 0xf7f100d2 │ │ │ │ sbfx pc, r7, #28, #21 │ │ │ │ - rsbseq sl, fp, r8, lsl #31 │ │ │ │ - rsbseq sl, fp, sl, ror #30 │ │ │ │ + @ instruction: 0x007baf90 │ │ │ │ + rsbseq sl, fp, r2, ror pc │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl feb7a544 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ bmi d672ac │ │ │ │ blmi d8f568 │ │ │ │ ldrbtmi r4, [sl], #-1549 @ 0xfffff9f3 │ │ │ │ strmi sl, [r6], -r4, lsl #18 │ │ │ │ @@ -17177,22 +17177,22 @@ │ │ │ │ stmdbls r3, {r0, r2, r3, fp, lr} │ │ │ │ @ instruction: 0xf7f44478 │ │ │ │ stcls 12, cr15, [r3], {255} @ 0xff │ │ │ │ @ instruction: 0xf7eee7b3 │ │ │ │ svclt 0x0000e98a │ │ │ │ @ instruction: 0x0087b6be │ │ │ │ @ instruction: 0x000011b8 │ │ │ │ - rsbseq sl, fp, r4, ror #29 │ │ │ │ - rsbseq r2, ip, ip, ror sl │ │ │ │ + rsbseq sl, fp, ip, ror #29 │ │ │ │ + rsbseq r2, ip, r4, lsl #21 │ │ │ │ addeq fp, r7, sl, lsl #13 │ │ │ │ - rsbseq sl, fp, ip, asr lr │ │ │ │ - rsbseq sl, fp, ip, ror #28 │ │ │ │ - rsbseq r2, ip, r4, lsl #20 │ │ │ │ - rsbseq sl, fp, r0, asr lr │ │ │ │ - rsbseq r2, ip, r8, ror #19 │ │ │ │ + rsbseq sl, fp, r4, ror #28 │ │ │ │ + rsbseq sl, fp, r4, ror lr │ │ │ │ + rsbseq r2, ip, ip, lsl #20 │ │ │ │ + rsbseq sl, fp, r8, asr lr │ │ │ │ + ldrshteq r2, [ip], #-144 @ 0xffffff70 │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl feb7a650 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldmdavs r3, {r5, r6, r7, r8, r9, sl, fp} │ │ │ │ stmdavs pc, {r0, r2, r9, sl, lr} @ │ │ │ │ blpl 5ef58 │ │ │ │ ldc 0, cr11, [r1, #524] @ 0x20c │ │ │ │ @@ -17273,20 +17273,20 @@ │ │ │ │ stmdami sl, {r4, r5, r6, r7, r8, sl, fp, ip, sp, pc} │ │ │ │ msrne (UNDEF: 47), r0 │ │ │ │ andcc r4, ip, r8, ror r4 │ │ │ │ blx 1f6156e │ │ │ │ strtmi r4, [r1], -r7, lsl #16 │ │ │ │ @ instruction: 0xf7f44478 │ │ │ │ @ instruction: 0xe7e3fc37 │ │ │ │ - ldrshteq sl, [fp], #-198 @ 0xffffff3a │ │ │ │ - rsbseq r2, ip, lr, lsl #17 │ │ │ │ - ldrsbteq sl, [fp], #-206 @ 0xffffff32 │ │ │ │ - rsbseq r2, ip, r6, ror r8 │ │ │ │ - rsbseq sl, fp, r0, asr #25 │ │ │ │ - rsbseq r2, ip, r8, asr r8 │ │ │ │ + ldrshteq sl, [fp], #-206 @ 0xffffff32 │ │ │ │ + @ instruction: 0x007c2896 │ │ │ │ + rsbseq sl, fp, r6, ror #25 │ │ │ │ + rsbseq r2, ip, lr, ror r8 │ │ │ │ + rsbseq sl, fp, r8, asr #25 │ │ │ │ + rsbseq r2, ip, r0, ror #16 │ │ │ │ mvnsmi lr, #737280 @ 0xb4000 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d8f8cc │ │ │ │ @ instruction: 0xf8d1b083 │ │ │ │ strmi r6, [r5], -ip, lsr #2 │ │ │ │ @ instruction: 0x46984691 │ │ │ │ @@ -17689,35 +17689,35 @@ │ │ │ │ blx 45f7d4 │ │ │ │ @ instruction: 0xf04fbfac │ │ │ │ @ instruction: 0xf04f0801 │ │ │ │ strb r0, [r2, r0, lsl #16]! │ │ │ │ ... │ │ │ │ addeq fp, r7, r8, ror r2 │ │ │ │ @ instruction: 0x000011b8 │ │ │ │ - rsbseq sl, fp, r8, lsr #19 │ │ │ │ - rsbseq r2, ip, r0, asr #10 │ │ │ │ - @ instruction: 0x007ba990 │ │ │ │ - rsbseq r2, ip, r8, lsr #10 │ │ │ │ + ldrhteq sl, [fp], #-144 @ 0xffffff70 │ │ │ │ + rsbseq r2, ip, r8, asr #10 │ │ │ │ + @ instruction: 0x007ba998 │ │ │ │ + rsbseq r2, ip, r0, lsr r5 │ │ │ │ strheq fp, [r7], r4 │ │ │ │ - ldrsbteq sl, [fp], #-132 @ 0xffffff7c │ │ │ │ - rsbseq r2, ip, ip, ror #8 │ │ │ │ - ldrshteq sl, [fp], #-112 @ 0xffffff90 │ │ │ │ - rsbseq r2, ip, r8, lsl #7 │ │ │ │ - rsbseq sl, fp, r6, asr #15 │ │ │ │ - rsbseq r2, ip, lr, asr r3 │ │ │ │ - rsbseq sl, fp, sl, lsr #15 │ │ │ │ - rsbseq r2, ip, r8, asr #6 │ │ │ │ - rsbseq sl, fp, sl, ror r7 │ │ │ │ - rsbseq r2, ip, r2, lsl r3 │ │ │ │ - rsbseq sl, fp, r0, ror #14 │ │ │ │ - ldrshteq r2, [ip], #-40 @ 0xffffffd8 │ │ │ │ - rsbseq sl, fp, sl, ror #13 │ │ │ │ - rsbseq r2, ip, r2, lsl #5 │ │ │ │ - ldrhteq sl, [fp], #-96 @ 0xffffffa0 │ │ │ │ - rsbseq r2, ip, r8, asr #4 │ │ │ │ + ldrsbteq sl, [fp], #-140 @ 0xffffff74 │ │ │ │ + rsbseq r2, ip, r4, ror r4 │ │ │ │ + ldrshteq sl, [fp], #-120 @ 0xffffff88 │ │ │ │ + @ instruction: 0x007c2390 │ │ │ │ + rsbseq sl, fp, lr, asr #15 │ │ │ │ + rsbseq r2, ip, r6, ror #6 │ │ │ │ + ldrhteq sl, [fp], #-114 @ 0xffffff8e │ │ │ │ + rsbseq r2, ip, r0, asr r3 │ │ │ │ + rsbseq sl, fp, r2, lsl #15 │ │ │ │ + rsbseq r2, ip, sl, lsl r3 │ │ │ │ + rsbseq sl, fp, r8, ror #14 │ │ │ │ + rsbseq r2, ip, r0, lsl #6 │ │ │ │ + ldrshteq sl, [fp], #-98 @ 0xffffff9e │ │ │ │ + rsbseq r2, ip, sl, lsl #5 │ │ │ │ + ldrhteq sl, [fp], #-104 @ 0xffffff98 │ │ │ │ + rsbseq r2, ip, r0, asr r2 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00a0f8cc │ │ │ │ strmi fp, [r8], pc, lsl #1 │ │ │ │ @ instruction: 0x461549bd │ │ │ │ bleq df2e4 │ │ │ │ @@ -17907,29 +17907,29 @@ │ │ │ │ stmdbls r2, {r2, r4, fp, lr} │ │ │ │ @ instruction: 0xf7f34478 │ │ │ │ stcls 15, cr15, [r2], {73} @ 0x49 │ │ │ │ @ instruction: 0xf7ede6ab │ │ │ │ svclt 0x0000ebd4 │ │ │ │ addeq sl, r7, r0, ror sp │ │ │ │ @ instruction: 0x000011b8 │ │ │ │ - rsbseq sl, fp, r8, lsl #11 │ │ │ │ - rsbseq r2, ip, r0, lsr #2 │ │ │ │ + @ instruction: 0x007ba590 │ │ │ │ + rsbseq r2, ip, r8, lsr #2 │ │ │ │ addeq sl, r7, lr, lsr #26 │ │ │ │ - rsbseq sl, fp, r8, lsl #8 │ │ │ │ - rsbseq r1, ip, r0, lsr #31 │ │ │ │ - ldrsbteq sl, [fp], #-54 @ 0xffffffca │ │ │ │ - rsbseq r1, ip, lr, ror #30 │ │ │ │ - rsbseq sl, fp, r2, asr #6 │ │ │ │ - ldrsbteq r1, [ip], #-234 @ 0xffffff16 │ │ │ │ - rsbseq sl, fp, r0, lsr #6 │ │ │ │ - ldrhteq r1, [ip], #-232 @ 0xffffff18 │ │ │ │ - rsbseq sl, fp, r2, lsl #6 │ │ │ │ - @ instruction: 0x007c1e9a │ │ │ │ - rsbseq sl, fp, r4, ror #5 │ │ │ │ - rsbseq r1, ip, ip, ror lr │ │ │ │ + rsbseq sl, fp, r0, lsl r4 │ │ │ │ + rsbseq r1, ip, r8, lsr #31 │ │ │ │ + ldrsbteq sl, [fp], #-62 @ 0xffffffc2 │ │ │ │ + rsbseq r1, ip, r6, ror pc │ │ │ │ + rsbseq sl, fp, sl, asr #6 │ │ │ │ + rsbseq r1, ip, r2, ror #29 │ │ │ │ + rsbseq sl, fp, r8, lsr #6 │ │ │ │ + rsbseq r1, ip, r0, asr #29 │ │ │ │ + rsbseq sl, fp, sl, lsl #6 │ │ │ │ + rsbseq r1, ip, r2, lsr #29 │ │ │ │ + rsbseq sl, fp, ip, ror #5 │ │ │ │ + rsbseq r1, ip, r4, lsl #29 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl feb7b1d8 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ bmi 8e7f60 │ │ │ │ blmi 9101f4 │ │ │ │ ldrbtmi r4, [sl], #-1541 @ 0xfffff9fb │ │ │ │ strmi r4, [lr], -r8, lsl #12 │ │ │ │ @@ -17963,15 +17963,15 @@ │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ mrsle r0, LR_svc │ │ │ │ andlt r2, r4, r1 │ │ │ │ @ instruction: 0xf7edbd70 │ │ │ │ svclt 0x0000eb64 │ │ │ │ addeq sl, r7, sl, lsr #20 │ │ │ │ @ instruction: 0x000011b8 │ │ │ │ - rsbseq sl, fp, r4, asr #4 │ │ │ │ + rsbseq sl, fp, ip, asr #4 │ │ │ │ addeq sl, r7, r0, asr #19 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ bl feb7b284 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0x460c0ff8 │ │ │ │ @ instruction: 0xf190f101 │ │ │ │ biccs r4, ip, #61440 @ 0xf000 │ │ │ │ @@ -17986,17 +17986,17 @@ │ │ │ │ andcc r4, ip, r8, ror r4 │ │ │ │ stc2l 7, cr15, [ip, #972]! @ 0x3cc │ │ │ │ @ instruction: 0xf04f4806 │ │ │ │ ldrbtmi r3, [r8], #-511 @ 0xfffffe01 │ │ │ │ mcr2 7, 5, pc, cr6, cr3, {7} @ │ │ │ │ rscscc pc, pc, pc, asr #32 │ │ │ │ svclt 0x0000bd10 │ │ │ │ - @ instruction: 0x007ba19e │ │ │ │ - rsbseq sl, fp, r0, lsr #3 │ │ │ │ - rsbseq r1, ip, r6, lsr sp │ │ │ │ + rsbseq sl, fp, r6, lsr #3 │ │ │ │ + rsbseq sl, fp, r8, lsr #3 │ │ │ │ + rsbseq r1, ip, lr, lsr sp │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r8 │ │ │ │ bl feb7b2e4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0x460c0ff0 │ │ │ │ @ instruction: 0xf1014605 │ │ │ │ bmi 8e0680 │ │ │ │ vand q9, q0, q0 │ │ │ │ @@ -18028,17 +18028,17 @@ │ │ │ │ @ instruction: 0xf7f34478 │ │ │ │ @ instruction: 0xf04ffe59 │ │ │ │ ldclt 0, cr3, [r8, #-1020]! @ 0xfffffc04 │ │ │ │ andhi pc, r0, pc, lsr #7 │ │ │ │ addge r9, r7, #46, 30 @ 0xb8 │ │ │ │ ldrbtpl r4, [sp], #-686 @ 0xfffffd52 │ │ │ │ ... │ │ │ │ - rsbseq sl, fp, sl, lsr r1 │ │ │ │ - rsbseq sl, fp, r6, lsl #2 │ │ │ │ - @ instruction: 0x007c1c9c │ │ │ │ + rsbseq sl, fp, r2, asr #2 │ │ │ │ + rsbseq sl, fp, lr, lsl #2 │ │ │ │ + rsbseq r1, ip, r4, lsr #25 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d0f8cc │ │ │ │ addlt r6, r3, lr, asr #16 │ │ │ │ strmi r4, [r7], -fp, lsl #13 │ │ │ │ ldrsbtge pc, [r8], -r6 @ │ │ │ │ @@ -18098,16 +18098,16 @@ │ │ │ │ msreq CPSR_, r6, lsl #2 │ │ │ │ ldrbtvs pc, [lr], #-577 @ 0xfffffdbf @ │ │ │ │ @ instruction: 0xf7f09400 │ │ │ │ movwcs pc, #3757 @ 0xead @ │ │ │ │ andcc pc, r8, fp, asr #17 │ │ │ │ pop {r0, r1, ip, sp, pc} │ │ │ │ svclt 0x00008ff0 │ │ │ │ - rsbseq sl, fp, r2, lsl #1 │ │ │ │ - rsbseq sl, fp, ip, lsr r0 │ │ │ │ + rsbseq sl, fp, sl, lsl #1 │ │ │ │ + rsbseq sl, fp, r4, asr #32 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ bl feb7b4a4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0x46040ff8 │ │ │ │ vpadal.s16 d4, d8 │ │ │ │ stmvs r3, {r0, r1, r4, r5, r7, fp, ip, sp, lr, pc} │ │ │ │ andcs fp, r1, fp, lsl #18 │ │ │ │ @@ -18303,30 +18303,30 @@ │ │ │ │ ldmdami r5, {r0, r1, r4, r5, r6, r8, r9, fp, ip, sp, lr, pc} │ │ │ │ mvnscc pc, pc, asr #32 │ │ │ │ @ instruction: 0xf7f34478 │ │ │ │ strb pc, [sl, -sp, lsr #24]! @ │ │ │ │ ldm r8!, {r0, r2, r3, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc} │ │ │ │ addeq sl, r7, lr, lsr #14 │ │ │ │ @ instruction: 0x000011b8 │ │ │ │ - rsbseq r9, fp, r2, ror #30 │ │ │ │ - ldrsbteq r4, [pc], #-8 │ │ │ │ - rsbseq r9, fp, sl, ror #27 │ │ │ │ - rsbseq r1, ip, r8, lsl #19 │ │ │ │ + rsbseq r9, fp, sl, ror #30 │ │ │ │ + rsbseq r4, pc, r0, ror #1 │ │ │ │ + ldrshteq r9, [fp], #-210 @ 0xffffff2e │ │ │ │ + @ instruction: 0x007c1990 │ │ │ │ addeq sl, r7, sl, ror r5 │ │ │ │ - rsbseq r9, fp, lr, asr sp │ │ │ │ - rsbseq r9, fp, lr, lsl #26 │ │ │ │ - rsbseq r9, fp, r2, lsr sp │ │ │ │ - rsbseq r9, fp, r2, lsl #26 │ │ │ │ - @ instruction: 0x007c189a │ │ │ │ - rsbseq r9, fp, r6, ror #25 │ │ │ │ - rsbseq r1, ip, lr, ror r8 │ │ │ │ - rsbseq r9, fp, sl, asr #25 │ │ │ │ - rsbseq r1, ip, r2, ror #16 │ │ │ │ - rsbseq r9, fp, lr, lsr #25 │ │ │ │ - rsbseq r1, ip, r4, asr #16 │ │ │ │ + rsbseq r9, fp, r6, ror #26 │ │ │ │ + rsbseq r9, fp, r6, lsl sp │ │ │ │ + rsbseq r9, fp, sl, lsr sp │ │ │ │ + rsbseq r9, fp, sl, lsl #26 │ │ │ │ + rsbseq r1, ip, r2, lsr #17 │ │ │ │ + rsbseq r9, fp, lr, ror #25 │ │ │ │ + rsbseq r1, ip, r6, lsl #17 │ │ │ │ + ldrsbteq r9, [fp], #-194 @ 0xffffff3e │ │ │ │ + rsbseq r1, ip, sl, ror #16 │ │ │ │ + ldrhteq r9, [fp], #-198 @ 0xffffff3a │ │ │ │ + rsbseq r1, ip, ip, asr #16 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00c8f8cc │ │ │ │ addlt r4, r5, fp, asr #20 │ │ │ │ strmi r4, [pc], -fp, asr #22 │ │ │ │ sxtab16mi r4, r0, sl, ror #8 │ │ │ │ @@ -18401,24 +18401,24 @@ │ │ │ │ vmin.s8 d20, d0, d25 │ │ │ │ ldrbtmi r6, [sl], #-901 @ 0xfffffc7b │ │ │ │ blx fec6270a │ │ │ │ @ instruction: 0xf7ece7ce │ │ │ │ svclt 0x0000eff6 │ │ │ │ strdeq sl, [r7], r0 │ │ │ │ @ instruction: 0x000011b8 │ │ │ │ - ldrshteq r9, [fp], #-176 @ 0xffffff50 │ │ │ │ - ldrhteq r9, [fp], #-182 @ 0xffffff4a │ │ │ │ - rsbseq r1, ip, lr, asr #14 │ │ │ │ - @ instruction: 0x007b9b9c │ │ │ │ - rsbseq r1, ip, sl, lsr r7 │ │ │ │ + ldrshteq r9, [fp], #-184 @ 0xffffff48 │ │ │ │ + ldrhteq r9, [fp], #-190 @ 0xffffff42 │ │ │ │ + rsbseq r1, ip, r6, asr r7 │ │ │ │ + rsbseq r9, fp, r4, lsr #23 │ │ │ │ + rsbseq r1, ip, r2, asr #14 │ │ │ │ addeq sl, r7, ip, lsr #6 │ │ │ │ - rsbseq r9, fp, r2, asr fp │ │ │ │ - rsbseq r1, ip, sl, ror #13 │ │ │ │ - rsbseq r9, fp, r0, lsl fp │ │ │ │ - ldrshteq r9, [fp], #-170 @ 0xffffff56 │ │ │ │ + rsbseq r9, fp, sl, asr fp │ │ │ │ + ldrshteq r1, [ip], #-98 @ 0xffffff9e │ │ │ │ + rsbseq r9, fp, r8, lsl fp │ │ │ │ + rsbseq r9, fp, r2, lsl #22 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ blhi dfc38 │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00b8f8cc │ │ │ │ strmi fp, [r5], -r7, lsl #1 │ │ │ │ @ instruction: 0x461c4692 │ │ │ │ @@ -18798,15 +18798,15 @@ │ │ │ │ ldrmi r4, [r3], #-3012 @ 0xfffff43c │ │ │ │ blvc 3603cc >::_M_default_append(unsigned int)@@Base+0xdd808> │ │ │ │ blpl 1e0778 │ │ │ │ bcc fe460594 │ │ │ │ blne 3603d4 >::_M_default_append(unsigned int)@@Base+0xdd810> │ │ │ │ blmi e0654 │ │ │ │ blvs ff9e0868 │ │ │ │ - bleq 8603d0 │ │ │ │ + bleq 8603d0 │ │ │ │ blvc ff0a0860 │ │ │ │ blcs 1e07a4 │ │ │ │ blx 46095c │ │ │ │ blne ff22086c │ │ │ │ blcc 1a066c │ │ │ │ blpl 60880 │ │ │ │ blvs 106067c │ │ │ │ @@ -19094,15 +19094,15 @@ │ │ │ │ blhi ff060ce0 │ │ │ │ blx 460dd8 │ │ │ │ @ instruction: 0x4620db1c │ │ │ │ vrhadd.s16 d31, d6, d4 │ │ │ │ @ instruction: 0xf1044620 │ │ │ │ mrc 2, 5, APSR_nzcv, cr0, cr3, {2} │ │ │ │ ldrb r9, [r1], #-2880 @ 0xfffff4c0 │ │ │ │ - b 8631dc │ │ │ │ + b 8631dc │ │ │ │ blvs ff320d10 │ │ │ │ blhi 1060cf4 │ │ │ │ bleq 1e0c5c │ │ │ │ bleq 1060d10 │ │ │ │ blx 460e04 │ │ │ │ mrc 4, 5, sp, cr1, cr13, {6} │ │ │ │ strtmi r7, [r0], -r0, asr #23 │ │ │ │ @@ -19418,15 +19418,15 @@ │ │ │ │ @ instruction: 0xf10aeb47 │ │ │ │ @ instruction: 0xf896f639 │ │ │ │ eorls r3, fp, r0, lsl #3 │ │ │ │ vpadd.i8 d18, d0, d31 │ │ │ │ @ instruction: 0xf0038139 │ │ │ │ blcs ff026638 │ │ │ │ ldrbthi pc, [r1], #0 @ │ │ │ │ - blvc 860d98 │ │ │ │ + blvc 860d98 │ │ │ │ blvc ff061218 │ │ │ │ blx 46130c │ │ │ │ vldr d13, [r6, #36] @ 0x24 │ │ │ │ @ instruction: 0xeeb76b22 │ │ │ │ vmov.f64 d7, #64 @ 0x3e000000 0.125 │ │ │ │ vsqrt.f64 d22, d7 │ │ │ │ vpmin.s8 d31, d0, d0 │ │ │ │ @@ -19689,36 +19689,36 @@ │ │ │ │ @ instruction: 0xf7f24478 │ │ │ │ bls 4240c8 │ │ │ │ svclt 0x0000e64a │ │ │ │ andhi pc, r0, pc, lsr #7 │ │ │ │ ... │ │ │ │ addeq r9, r7, lr, lsl #12 │ │ │ │ @ instruction: 0x000011b8 │ │ │ │ - rsbseq r8, fp, r0, lsr #27 │ │ │ │ - rsbseq r8, fp, r8, asr #26 │ │ │ │ - rsbseq r8, fp, ip, ror #20 │ │ │ │ - rsbseq r0, ip, r4, lsl #12 │ │ │ │ - rsbseq r8, fp, r0, asr sl │ │ │ │ - rsbseq r0, ip, r8, ror #11 │ │ │ │ + rsbseq r8, fp, r8, lsr #27 │ │ │ │ + rsbseq r8, fp, r0, asr sp │ │ │ │ + rsbseq r8, fp, r4, ror sl │ │ │ │ + rsbseq r0, ip, ip, lsl #12 │ │ │ │ + rsbseq r8, fp, r8, asr sl │ │ │ │ + ldrshteq r0, [ip], #-80 @ 0xffffffb0 │ │ │ │ strdeq r9, [r7], r4 │ │ │ │ - rsbseq r8, fp, ip, ror #19 │ │ │ │ - rsbseq r8, fp, lr, lsl #19 │ │ │ │ - rsbseq r0, ip, r6, lsr #10 │ │ │ │ - rsbseq r8, fp, sl, ror #18 │ │ │ │ - rsbseq r0, ip, r2, lsl #10 │ │ │ │ - rsbseq r8, fp, lr, asr #18 │ │ │ │ - rsbseq r0, ip, ip, ror #9 │ │ │ │ - rsbseq r8, fp, r4, lsl r9 │ │ │ │ - ldrhteq r0, [ip], #-66 @ 0xffffffbe │ │ │ │ - ldrshteq r8, [fp], #-128 @ 0xffffff80 │ │ │ │ - rsbseq r0, ip, lr, lsl #9 │ │ │ │ - rsbseq r8, fp, ip, asr #17 │ │ │ │ - rsbseq r0, ip, sl, ror #8 │ │ │ │ - rsbseq r8, fp, r4, lsl #14 │ │ │ │ - @ instruction: 0x007c029c │ │ │ │ + ldrshteq r8, [fp], #-148 @ 0xffffff6c │ │ │ │ + @ instruction: 0x007b8996 │ │ │ │ + rsbseq r0, ip, lr, lsr #10 │ │ │ │ + rsbseq r8, fp, r2, ror r9 │ │ │ │ + rsbseq r0, ip, sl, lsl #10 │ │ │ │ + rsbseq r8, fp, r6, asr r9 │ │ │ │ + ldrshteq r0, [ip], #-68 @ 0xffffffbc │ │ │ │ + rsbseq r8, fp, ip, lsl r9 │ │ │ │ + ldrhteq r0, [ip], #-74 @ 0xffffffb6 │ │ │ │ + ldrshteq r8, [fp], #-136 @ 0xffffff78 │ │ │ │ + @ instruction: 0x007c0496 │ │ │ │ + ldrsbteq r8, [fp], #-132 @ 0xffffff7c │ │ │ │ + rsbseq r0, ip, r2, ror r4 │ │ │ │ + rsbseq r8, fp, ip, lsl #14 │ │ │ │ + rsbseq r0, ip, r4, lsr #5 │ │ │ │ bls fcc860 │ │ │ │ movweq pc, #4227 @ 0x1083 @ │ │ │ │ svclt 0x000c2a00 │ │ │ │ @ instruction: 0xf0032300 │ │ │ │ blcs 267ec │ │ │ │ svcge 0x006cf47f │ │ │ │ blcs 4c878 │ │ │ │ @@ -20252,21 +20252,21 @@ │ │ │ │ svcvs 0x005a9b29 │ │ │ │ @ instruction: 0xf47f2a00 │ │ │ │ stmibvs pc!, {r3, r5, r8, r9, fp, sp, pc} @ │ │ │ │ blls 4203c4 │ │ │ │ ldr r6, [r1, #-2138] @ 0xfffff7a6 │ │ │ │ andhi pc, r0, pc, lsr #7 │ │ │ │ ... │ │ │ │ - rsbseq r8, fp, r6, lsl r3 │ │ │ │ - rsbseq r8, fp, ip, lsl #3 │ │ │ │ - rsbseq r8, fp, lr, asr #2 │ │ │ │ - rsbseq pc, fp, r6, ror #25 │ │ │ │ - ldrhteq r8, [fp], #-6 │ │ │ │ - rsbseq r8, fp, lr, lsl r0 │ │ │ │ - rsbseq r7, fp, r0, asr #31 │ │ │ │ + rsbseq r8, fp, lr, lsl r3 │ │ │ │ + @ instruction: 0x007b8194 │ │ │ │ + rsbseq r8, fp, r6, asr r1 │ │ │ │ + rsbseq pc, fp, lr, ror #25 │ │ │ │ + ldrhteq r8, [fp], #-14 │ │ │ │ + rsbseq r8, fp, r6, lsr #32 │ │ │ │ + rsbseq r7, fp, r8, asr #31 │ │ │ │ adcshi pc, r0, sp, asr #17 │ │ │ │ ldrbmi r9, [sl], -sl, lsr #22 │ │ │ │ blls 50b07c │ │ │ │ movwpl lr, #2509 @ 0x9cd │ │ │ │ stmdbls r9!, {r0, r1, r3, r6, r9, sl, lr} │ │ │ │ @ instruction: 0xf8cd980f │ │ │ │ @ instruction: 0xf7fda00c │ │ │ │ @@ -20287,15 +20287,15 @@ │ │ │ │ svccs 0x0000b113 │ │ │ │ orrhi pc, r5, #64 @ 0x40 │ │ │ │ ldmibvs sl, {r1, r3, r4, r5, r8, r9, fp, ip, pc}^ │ │ │ │ @ instruction: 0xf43f2a00 │ │ │ │ ldc 12, cr10, [r3, #464] @ 0x1d0 │ │ │ │ ldrb r6, [pc, -r2, lsl #22]! │ │ │ │ bleq 1261f98 │ │ │ │ - blhi 861b10 │ │ │ │ + blhi 861b10 │ │ │ │ movwcs lr, #5189 @ 0x1445 │ │ │ │ strb r9, [r3, ip, lsr #6] │ │ │ │ blpl ff221fb8 │ │ │ │ blx 4620b0 │ │ │ │ cdp 15, 11, cr11, cr0, cr8, {5} │ │ │ │ strb r7, [ip], #2885 @ 0xb45 │ │ │ │ ldmibvs sl, {r1, r3, r4, r5, r8, r9, fp, ip, pc}^ │ │ │ │ @@ -20566,15 +20566,15 @@ │ │ │ │ ldrdeq pc, [r4], -ip │ │ │ │ tsteq r0, r1, ror #22 │ │ │ │ @ instruction: 0x41a94294 │ │ │ │ ldclge 6, cr15, [fp], {255} @ 0xff │ │ │ │ mcrlt 7, 6, pc, cr5, cr14, {7} @ │ │ │ │ teqne r9, #3620864 @ 0x374000 │ │ │ │ bleq 13e23f4 │ │ │ │ - blvc 861fac │ │ │ │ + blvc 861fac │ │ │ │ blne e1f80 │ │ │ │ blcs e1f8c │ │ │ │ vadd.f32 s18, s2, s15 │ │ │ │ ldmdbls sl, {r0, r1, r2, r6, r8, r9, fp, ip} │ │ │ │ blcs 1222214 │ │ │ │ @ instruction: 0xf7fc980f │ │ │ │ stmdacs r1, {r0, r1, r3, r4, r5, r6, r8, sl, fp, ip, sp, lr, pc} │ │ │ │ @@ -21098,74 +21098,74 @@ │ │ │ │ stmdami r0, {r1, r3, r6, r7, r8, ip, sp}^ │ │ │ │ andcc r4, ip, r8, ror r4 │ │ │ │ ldc2 7, cr15, [r0, #960] @ 0x3c0 │ │ │ │ stmdbls pc, {r1, r2, r3, r4, r5, fp, lr} @ │ │ │ │ @ instruction: 0xf7f04478 │ │ │ │ bls 426aac │ │ │ │ svclt 0x0000e656 │ │ │ │ - rsbseq r7, fp, r2, lsl sp │ │ │ │ - ldrhteq pc, [fp], #-128 @ 0xffffff80 @ │ │ │ │ - rsbseq r7, fp, r6, asr #25 │ │ │ │ - rsbseq pc, fp, ip, asr r8 @ │ │ │ │ - rsbseq r7, fp, ip, asr #22 │ │ │ │ - rsbseq pc, fp, r2, ror #13 │ │ │ │ - rsbseq r7, fp, r4, lsl #20 │ │ │ │ - rsbseq pc, fp, r2, lsr #11 │ │ │ │ - ldrshteq r7, [fp], #-130 @ 0xffffff7e │ │ │ │ - rsbseq pc, fp, r8, lsl #9 │ │ │ │ - ldrhteq r7, [fp], #-120 @ 0xffffff88 │ │ │ │ - rsbseq r7, fp, r6, lsr #15 │ │ │ │ - rsbseq pc, fp, r4, asr #6 │ │ │ │ - rsbseq r7, fp, r2, ror r7 │ │ │ │ - rsbseq pc, fp, r6, lsl #6 │ │ │ │ - rsbseq r7, fp, ip, asr #14 │ │ │ │ - rsbseq pc, fp, sl, ror #5 │ │ │ │ - rsbseq r7, fp, r2, ror #13 │ │ │ │ - rsbseq pc, fp, r6, ror r2 @ │ │ │ │ - rsbseq r7, fp, r2, asr #13 │ │ │ │ - rsbseq pc, fp, r6, asr r2 @ │ │ │ │ - rsbseq r7, fp, r0, lsr #13 │ │ │ │ - rsbseq pc, fp, r4, lsr r2 @ │ │ │ │ - rsbseq r7, fp, r2, asr #9 │ │ │ │ - rsbseq r7, fp, ip, lsr #8 │ │ │ │ - rsbseq r7, fp, ip, lsr r4 │ │ │ │ - ldrsbteq lr, [fp], #-242 @ 0xffffff0e │ │ │ │ - rsbseq r7, fp, ip, lsl r4 │ │ │ │ - ldrhteq lr, [fp], #-244 @ 0xffffff0c │ │ │ │ - rsbseq r7, fp, lr, lsr #6 │ │ │ │ - rsbseq lr, fp, r6, asr #29 │ │ │ │ - rsbseq r7, fp, r2, lsl r3 │ │ │ │ - rsbseq lr, fp, sl, lsr #29 │ │ │ │ - rsbseq r7, fp, r4, asr #5 │ │ │ │ - ldrhteq r7, [fp], #-32 @ 0xffffffe0 │ │ │ │ - rsbseq lr, fp, r6, asr #28 │ │ │ │ - @ instruction: 0x007b7290 │ │ │ │ - rsbseq lr, fp, r8, lsr #28 │ │ │ │ - rsbseq r7, fp, ip, asr #4 │ │ │ │ - rsbseq lr, fp, r4, ror #27 │ │ │ │ - rsbseq r7, fp, r2, lsl #4 │ │ │ │ - @ instruction: 0x007bed9a │ │ │ │ - rsbseq r7, fp, r4, ror #3 │ │ │ │ - rsbseq lr, fp, ip, ror sp │ │ │ │ - ldrhteq r7, [fp], #-18 @ 0xffffffee │ │ │ │ - rsbseq lr, fp, r8, asr #26 │ │ │ │ - @ instruction: 0x007b7192 │ │ │ │ - rsbseq lr, fp, r8, lsr #26 │ │ │ │ - rsbseq r7, fp, r6, ror r1 │ │ │ │ - rsbseq lr, fp, ip, lsl #26 │ │ │ │ - rsbseq r7, fp, ip, asr r1 │ │ │ │ - ldrshteq lr, [fp], #-194 @ 0xffffff3e │ │ │ │ - rsbseq r7, fp, lr, lsr r1 │ │ │ │ - ldrsbteq lr, [fp], #-196 @ 0xffffff3c │ │ │ │ - rsbseq r7, fp, r2, lsr #2 │ │ │ │ - ldrhteq lr, [fp], #-200 @ 0xffffff38 │ │ │ │ - rsbseq r7, fp, r6, lsl #2 │ │ │ │ - @ instruction: 0x007bec9c │ │ │ │ - rsbseq r7, fp, r8, ror #1 │ │ │ │ - rsbseq lr, fp, r0, lsl #25 │ │ │ │ + rsbseq r7, fp, sl, lsl sp │ │ │ │ + ldrhteq pc, [fp], #-136 @ 0xffffff78 @ │ │ │ │ + rsbseq r7, fp, lr, asr #25 │ │ │ │ + rsbseq pc, fp, r4, ror #16 │ │ │ │ + rsbseq r7, fp, r4, asr fp │ │ │ │ + rsbseq pc, fp, sl, ror #13 │ │ │ │ + rsbseq r7, fp, ip, lsl #20 │ │ │ │ + rsbseq pc, fp, sl, lsr #11 │ │ │ │ + ldrshteq r7, [fp], #-138 @ 0xffffff76 │ │ │ │ + @ instruction: 0x007bf490 │ │ │ │ + rsbseq r7, fp, r0, asr #15 │ │ │ │ + rsbseq r7, fp, lr, lsr #15 │ │ │ │ + rsbseq pc, fp, ip, asr #6 │ │ │ │ + rsbseq r7, fp, sl, ror r7 │ │ │ │ + rsbseq pc, fp, lr, lsl #6 │ │ │ │ + rsbseq r7, fp, r4, asr r7 │ │ │ │ + ldrshteq pc, [fp], #-34 @ 0xffffffde @ │ │ │ │ + rsbseq r7, fp, sl, ror #13 │ │ │ │ + rsbseq pc, fp, lr, ror r2 @ │ │ │ │ + rsbseq r7, fp, sl, asr #13 │ │ │ │ + rsbseq pc, fp, lr, asr r2 @ │ │ │ │ + rsbseq r7, fp, r8, lsr #13 │ │ │ │ + rsbseq pc, fp, ip, lsr r2 @ │ │ │ │ + rsbseq r7, fp, sl, asr #9 │ │ │ │ + rsbseq r7, fp, r4, lsr r4 │ │ │ │ + rsbseq r7, fp, r4, asr #8 │ │ │ │ + ldrsbteq lr, [fp], #-250 @ 0xffffff06 │ │ │ │ + rsbseq r7, fp, r4, lsr #8 │ │ │ │ + ldrhteq lr, [fp], #-252 @ 0xffffff04 │ │ │ │ + rsbseq r7, fp, r6, lsr r3 │ │ │ │ + rsbseq lr, fp, lr, asr #29 │ │ │ │ + rsbseq r7, fp, sl, lsl r3 │ │ │ │ + ldrhteq lr, [fp], #-226 @ 0xffffff1e │ │ │ │ + rsbseq r7, fp, ip, asr #5 │ │ │ │ + ldrhteq r7, [fp], #-40 @ 0xffffffd8 │ │ │ │ + rsbseq lr, fp, lr, asr #28 │ │ │ │ + @ instruction: 0x007b7298 │ │ │ │ + rsbseq lr, fp, r0, lsr lr │ │ │ │ + rsbseq r7, fp, r4, asr r2 │ │ │ │ + rsbseq lr, fp, ip, ror #27 │ │ │ │ + rsbseq r7, fp, sl, lsl #4 │ │ │ │ + rsbseq lr, fp, r2, lsr #27 │ │ │ │ + rsbseq r7, fp, ip, ror #3 │ │ │ │ + rsbseq lr, fp, r4, lsl #27 │ │ │ │ + ldrhteq r7, [fp], #-26 @ 0xffffffe6 │ │ │ │ + rsbseq lr, fp, r0, asr sp │ │ │ │ + @ instruction: 0x007b719a │ │ │ │ + rsbseq lr, fp, r0, lsr sp │ │ │ │ + rsbseq r7, fp, lr, ror r1 │ │ │ │ + rsbseq lr, fp, r4, lsl sp │ │ │ │ + rsbseq r7, fp, r4, ror #2 │ │ │ │ + ldrshteq lr, [fp], #-202 @ 0xffffff36 │ │ │ │ + rsbseq r7, fp, r6, asr #2 │ │ │ │ + ldrsbteq lr, [fp], #-204 @ 0xffffff34 │ │ │ │ + rsbseq r7, fp, sl, lsr #2 │ │ │ │ + rsbseq lr, fp, r0, asr #25 │ │ │ │ + rsbseq r7, fp, lr, lsl #2 │ │ │ │ + rsbseq lr, fp, r4, lsr #25 │ │ │ │ + ldrshteq r7, [fp], #-0 │ │ │ │ + rsbseq lr, fp, r8, lsl #25 │ │ │ │ vtst.8 d20, d16, d8 │ │ │ │ ldrbtmi r5, [r8], #-382 @ 0xfffffe82 │ │ │ │ @ instruction: 0xf7f0300c │ │ │ │ ldmmi r6, {r0, r3, r8, sl, fp, ip, sp, lr, pc} │ │ │ │ mvnscc pc, pc, asr #32 │ │ │ │ @ instruction: 0xf7f04478 │ │ │ │ ldmmi r4, {r0, r1, r6, r7, r8, sl, fp, ip, sp, lr, pc} │ │ │ │ @@ -21311,32 +21311,32 @@ │ │ │ │ ldmdami r6, {r0, r1, r2, r8, sp} │ │ │ │ andcc r4, ip, r8, ror r4 │ │ │ │ blx ff9e548a │ │ │ │ stmdbls pc, {r2, r4, fp, lr} @ │ │ │ │ @ instruction: 0xf7f04478 │ │ │ │ bls 426758 │ │ │ │ ldmiblt r2, {r1, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc} │ │ │ │ - ldrsbteq r6, [fp], #-250 @ 0xffffff06 │ │ │ │ - rsbseq lr, fp, r0, ror fp │ │ │ │ - rsbseq r6, fp, r0, asr #31 │ │ │ │ - rsbseq lr, fp, r6, asr fp │ │ │ │ - rsbseq r6, fp, r2, ror pc │ │ │ │ - rsbseq r6, fp, r2, lsr #29 │ │ │ │ - ldrhteq r6, [fp], #-226 @ 0xffffff1e │ │ │ │ - rsbseq lr, fp, sl, asr #20 │ │ │ │ - rsbseq r6, fp, lr, lsl #28 │ │ │ │ - rsbseq lr, fp, ip, lsr #19 │ │ │ │ - rsbseq r6, fp, sl, ror #27 │ │ │ │ - rsbseq lr, fp, r0, lsl #19 │ │ │ │ - rsbseq r6, fp, lr, asr #27 │ │ │ │ - rsbseq lr, fp, r4, ror #18 │ │ │ │ - ldrhteq r6, [fp], #-210 @ 0xffffff2e │ │ │ │ - rsbseq lr, fp, r8, asr #18 │ │ │ │ - @ instruction: 0x007b6d94 │ │ │ │ - rsbseq lr, fp, ip, lsr #18 │ │ │ │ + rsbseq r6, fp, r2, ror #31 │ │ │ │ + rsbseq lr, fp, r8, ror fp │ │ │ │ + rsbseq r6, fp, r8, asr #31 │ │ │ │ + rsbseq lr, fp, lr, asr fp │ │ │ │ + rsbseq r6, fp, sl, ror pc │ │ │ │ + rsbseq r6, fp, sl, lsr #29 │ │ │ │ + ldrhteq r6, [fp], #-234 @ 0xffffff16 │ │ │ │ + rsbseq lr, fp, r2, asr sl │ │ │ │ + rsbseq r6, fp, r6, lsl lr │ │ │ │ + ldrhteq lr, [fp], #-148 @ 0xffffff6c │ │ │ │ + ldrshteq r6, [fp], #-210 @ 0xffffff2e │ │ │ │ + rsbseq lr, fp, r8, lsl #19 │ │ │ │ + ldrsbteq r6, [fp], #-214 @ 0xffffff2a │ │ │ │ + rsbseq lr, fp, ip, ror #18 │ │ │ │ + ldrhteq r6, [fp], #-218 @ 0xffffff26 │ │ │ │ + rsbseq lr, fp, r0, asr r9 │ │ │ │ + @ instruction: 0x007b6d9c │ │ │ │ + rsbseq lr, fp, r4, lsr r9 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ blhi 1629e0 │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x0060f8cc │ │ │ │ @ instruction: 0x4616b09b │ │ │ │ strbcs pc, [r0], #-2271 @ 0xfffff721 @ │ │ │ │ @@ -21610,26 +21610,26 @@ │ │ │ │ andhi pc, r0, pc, lsr #7 │ │ │ │ ... │ │ │ │ ldmibls r9, {r1, r3, r4, r7, r8, fp, ip, pc} │ │ │ │ svclt 0x00b99999 │ │ │ │ addeq r7, r7, lr, asr #9 │ │ │ │ @ instruction: 0x000011b8 │ │ │ │ umulleq r7, r7, r8, r4 @ │ │ │ │ - rsbseq r6, fp, r6, lsl #25 │ │ │ │ - @ instruction: 0x007b6b94 │ │ │ │ - rsbseq lr, fp, ip, lsr #14 │ │ │ │ - rsbseq r6, fp, r4, asr #22 │ │ │ │ - ldrsbteq lr, [fp], #-108 @ 0xffffff94 │ │ │ │ - rsbseq r6, fp, r0, lsl #22 │ │ │ │ - @ instruction: 0x007be698 │ │ │ │ - rsbseq r6, fp, r6, lsl #20 │ │ │ │ - rsbseq r6, fp, sl, lsl r9 │ │ │ │ - ldrhteq lr, [fp], #-66 @ 0xffffffbe │ │ │ │ - rsbseq r6, fp, r2, lsl #18 │ │ │ │ - @ instruction: 0x007be49a │ │ │ │ + rsbseq r6, fp, lr, lsl #25 │ │ │ │ + @ instruction: 0x007b6b9c │ │ │ │ + rsbseq lr, fp, r4, lsr r7 │ │ │ │ + rsbseq r6, fp, ip, asr #22 │ │ │ │ + rsbseq lr, fp, r4, ror #13 │ │ │ │ + rsbseq r6, fp, r8, lsl #22 │ │ │ │ + rsbseq lr, fp, r0, lsr #13 │ │ │ │ + rsbseq r6, fp, lr, lsl #20 │ │ │ │ + rsbseq r6, fp, r2, lsr #18 │ │ │ │ + ldrhteq lr, [fp], #-74 @ 0xffffffb6 │ │ │ │ + rsbseq r6, fp, sl, lsl #18 │ │ │ │ + rsbseq lr, fp, r2, lsr #9 │ │ │ │ ldcls 2, cr3, [r0, #-4] │ │ │ │ svclt 0x00184593 │ │ │ │ stcle 5, cr4, [sl, #-592] @ 0xfffffdb0 │ │ │ │ orreq lr, r2, #0, 22 │ │ │ │ strtmi r3, [r9], -r1, lsl #4 │ │ │ │ ldmdavs sp, {r2, r4, r7, r8, sl, lr} │ │ │ │ blne 165ae0 │ │ │ │ @@ -21823,27 +21823,27 @@ │ │ │ │ strb pc, [r3], -r9, lsr #17 @ │ │ │ │ ldrt r2, [r9], r1, lsl #12 │ │ │ │ ldc 7, cr15, [r2, #-932]! @ 0xfffffc5c │ │ │ │ strbt r2, [r9], r1, lsl #12 │ │ │ │ andhi pc, r0, pc, lsr #7 │ │ │ │ ldmibls r9, {r1, r3, r4, r7, r8, fp, ip, pc} │ │ │ │ svclt 0x00a99999 │ │ │ │ - rsbseq r6, fp, r8, ror r7 │ │ │ │ - rsbseq r6, fp, r4, lsr r7 │ │ │ │ - rsbseq lr, fp, ip, asr #5 │ │ │ │ - rsbseq r6, fp, sl, lsl r7 │ │ │ │ - ldrhteq lr, [fp], #-44 @ 0xffffffd4 │ │ │ │ - ldrsbteq r6, [fp], #-98 @ 0xffffff9e │ │ │ │ - rsbseq lr, fp, r8, ror #4 │ │ │ │ - ldrhteq r6, [fp], #-100 @ 0xffffff9c │ │ │ │ - rsbseq lr, fp, r2, asr r2 │ │ │ │ - rsbseq r6, fp, r2, lsl #13 │ │ │ │ - rsbseq lr, fp, sl, lsl r2 │ │ │ │ - rsbseq r6, fp, r6, lsr #11 │ │ │ │ - rsbseq lr, fp, ip, lsr r1 │ │ │ │ + rsbseq r6, fp, r0, lsl #15 │ │ │ │ + rsbseq r6, fp, ip, lsr r7 │ │ │ │ + ldrsbteq lr, [fp], #-36 @ 0xffffffdc │ │ │ │ + rsbseq r6, fp, r2, lsr #14 │ │ │ │ + rsbseq lr, fp, r4, asr #5 │ │ │ │ + ldrsbteq r6, [fp], #-106 @ 0xffffff96 │ │ │ │ + rsbseq lr, fp, r0, ror r2 │ │ │ │ + ldrhteq r6, [fp], #-108 @ 0xffffff94 │ │ │ │ + rsbseq lr, fp, sl, asr r2 │ │ │ │ + rsbseq r6, fp, sl, lsl #13 │ │ │ │ + rsbseq lr, fp, r2, lsr #4 │ │ │ │ + rsbseq r6, fp, lr, lsr #11 │ │ │ │ + rsbseq lr, fp, r4, asr #2 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ blhi 1631d0 │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x0038f8cc │ │ │ │ ldrmi fp, [r6], -r5, lsr #1 │ │ │ │ strmi r4, [r4], -sl, lsl #21 │ │ │ │ @@ -21982,17 +21982,17 @@ │ │ │ │ @ instruction: 0xffffffff │ │ │ │ @ instruction: 0xffffffff │ │ │ │ ... │ │ │ │ addge r9, r7, #46, 30 @ 0xb8 │ │ │ │ ldrbtpl r4, [sp], #-686 @ 0xfffffd52 │ │ │ │ addeq r6, r7, r0, ror #25 │ │ │ │ @ instruction: 0x000011b8 │ │ │ │ - @ instruction: 0x007b649a │ │ │ │ - rsbseq r6, fp, r4, lsr r3 │ │ │ │ - rsbseq sp, fp, sl, asr #29 │ │ │ │ + rsbseq r6, fp, r2, lsr #9 │ │ │ │ + rsbseq r6, fp, ip, lsr r3 │ │ │ │ + ldrsbteq sp, [fp], #-226 @ 0xffffff1e │ │ │ │ eorsls pc, r8, sp, asr #17 │ │ │ │ adcvs r2, fp, r1, lsl #6 │ │ │ │ vldmiavs fp, {d25-d31} │ │ │ │ stmdavs lr!, {r0, r1, r3, r5, r6, r8, ip, sp, pc}^ │ │ │ │ ldmdavs fp, {r0, r1, r4, r5, fp, sp, lr} │ │ │ │ ldmib r6, {r0, r1, r3, r6, r8, ip, sp, pc}^ │ │ │ │ strtmi sl, [r0], -r6, lsl #16 │ │ │ │ @@ -22239,41 +22239,41 @@ │ │ │ │ andcc r4, ip, r8, ror r4 │ │ │ │ stc2 7, cr15, [r4], #956 @ 0x3bc │ │ │ │ @ instruction: 0xf04f481f │ │ │ │ ldrbtmi r3, [r8], #-511 @ 0xfffffe01 │ │ │ │ ldc2l 7, cr15, [lr, #-956] @ 0xfffffc44 │ │ │ │ svclt 0x0000e78a │ │ │ │ ... │ │ │ │ - @ instruction: 0x007b6298 │ │ │ │ - ldrsbteq r6, [fp], #-0 │ │ │ │ - rsbseq sp, fp, r8, ror #24 │ │ │ │ - ldrhteq r6, [fp], #-8 │ │ │ │ - rsbseq sp, fp, r0, asr ip │ │ │ │ - rsbseq r6, fp, r0, lsr #1 │ │ │ │ - rsbseq sp, fp, r8, lsr ip │ │ │ │ - rsbseq r6, fp, r4, lsl #1 │ │ │ │ - rsbseq sp, fp, r2, lsr #24 │ │ │ │ + rsbseq r6, fp, r0, lsr #5 │ │ │ │ + ldrsbteq r6, [fp], #-8 │ │ │ │ + rsbseq sp, fp, r0, ror ip │ │ │ │ + rsbseq r6, fp, r0, asr #1 │ │ │ │ + rsbseq sp, fp, r8, asr ip │ │ │ │ + rsbseq r6, fp, r8, lsr #1 │ │ │ │ + rsbseq sp, fp, r0, asr #24 │ │ │ │ + rsbseq r6, fp, ip, lsl #1 │ │ │ │ + rsbseq sp, fp, sl, lsr #24 │ │ │ │ addeq r6, r7, ip, lsl #16 │ │ │ │ @ instruction: 0x000011b8 │ │ │ │ - rsbseq r6, fp, ip, lsr #32 │ │ │ │ - rsbseq sp, fp, r2, asr #23 │ │ │ │ - rsbseq r6, fp, r0, lsl r0 │ │ │ │ - rsbseq sp, fp, r8, lsr #23 │ │ │ │ - ldrshteq r5, [fp], #-248 @ 0xffffff08 │ │ │ │ - rsbseq sp, fp, lr, lsl #23 │ │ │ │ - ldrsbteq r5, [fp], #-250 @ 0xffffff06 │ │ │ │ - rsbseq sp, fp, r0, ror fp │ │ │ │ - rsbseq r5, fp, r0, ror #30 │ │ │ │ - ldrshteq sp, [fp], #-166 @ 0xffffff5a │ │ │ │ - rsbseq r5, fp, r6, asr #30 │ │ │ │ - ldrsbteq sp, [fp], #-172 @ 0xffffff54 │ │ │ │ - rsbseq r5, fp, sl, lsr #30 │ │ │ │ - rsbseq sp, fp, r0, asr #21 │ │ │ │ - rsbseq r5, fp, r0, lsl pc │ │ │ │ - rsbseq sp, fp, r6, lsr #21 │ │ │ │ + rsbseq r6, fp, r4, lsr r0 │ │ │ │ + rsbseq sp, fp, sl, asr #23 │ │ │ │ + rsbseq r6, fp, r8, lsl r0 │ │ │ │ + ldrhteq sp, [fp], #-176 @ 0xffffff50 │ │ │ │ + rsbseq r6, fp, r0 │ │ │ │ + @ instruction: 0x007bdb96 │ │ │ │ + rsbseq r5, fp, r2, ror #31 │ │ │ │ + rsbseq sp, fp, r8, ror fp │ │ │ │ + rsbseq r5, fp, r8, ror #30 │ │ │ │ + ldrshteq sp, [fp], #-174 @ 0xffffff52 │ │ │ │ + rsbseq r5, fp, lr, asr #30 │ │ │ │ + rsbseq sp, fp, r4, ror #21 │ │ │ │ + rsbseq r5, fp, r2, lsr pc │ │ │ │ + rsbseq sp, fp, r8, asr #21 │ │ │ │ + rsbseq r5, fp, r8, lsl pc │ │ │ │ + rsbseq sp, fp, lr, lsr #21 │ │ │ │ ldmdbls r2, {r0, r1, r3, r5, fp, sp, lr} │ │ │ │ ldmdavs sl, {r0, r1, r3, r4, fp, sp, lr} │ │ │ │ ldmib r3, {r1, r3, sp, lr}^ │ │ │ │ stmib r1, {r1, r8, r9, sp}^ │ │ │ │ stmib r1, {r1, r8, r9, sp}^ │ │ │ │ stc 6, cr6, [r1, #64] @ 0x40 │ │ │ │ vstr d8, [r1, #32] │ │ │ │ @@ -22350,15 +22350,15 @@ │ │ │ │ mvnscc pc, pc, asr #32 │ │ │ │ @ instruction: 0xf7ef4478 │ │ │ │ strt pc, [pc], r3, lsl #25 │ │ │ │ bleq b66890 │ │ │ │ tstpeq r8, r1, asr #12 @ p-variant is OBSOLETE │ │ │ │ andcc r4, ip, r8, ror r4 │ │ │ │ blx feee64de │ │ │ │ - bleq 8668a0 │ │ │ │ + bleq 8668a0 │ │ │ │ ldrbtmi r4, [r8], #-1601 @ 0xfffff9bf │ │ │ │ ldc2l 7, cr15, [r4], #-956 @ 0xfffffc44 │ │ │ │ @ instruction: 0xf8dfe668 │ │ │ │ vpadd.i8 d20, d1, d8 │ │ │ │ @ instruction: 0xf8df614a │ │ │ │ ldrbtmi r5, [ip], #-2836 @ 0xfffff4ec │ │ │ │ andeq pc, ip, r4, lsl #2 │ │ │ │ @@ -22480,15 +22480,15 @@ │ │ │ │ vsqrt.f64 d24, d7 │ │ │ │ stmdble pc, {r4, r9, fp, ip, sp, lr, pc} @ │ │ │ │ @ instruction: 0x46299b15 │ │ │ │ andcs r9, r1, #0, 6 │ │ │ │ @ instruction: 0x46209b14 │ │ │ │ @ instruction: 0xf006f134 │ │ │ │ @ instruction: 0xf0402801 │ │ │ │ - blls 889764 │ │ │ │ + blls 889764 │ │ │ │ @ instruction: 0xf0002b00 │ │ │ │ teqvs r8, r3, asr r2 │ │ │ │ @ instruction: 0xf1099b12 │ │ │ │ strbmi r0, [fp, #-2305] @ 0xfffff6ff │ │ │ │ adcshi pc, r1, r0 │ │ │ │ blcs 42c30 │ │ │ │ adchi pc, sp, r0, asr #32 │ │ │ │ @@ -22668,15 +22668,15 @@ │ │ │ │ @ instruction: 0x462a4631 │ │ │ │ mvnpl pc, #64, 4 │ │ │ │ blx 13669c0 │ │ │ │ @ instruction: 0xf0fc4620 │ │ │ │ @ instruction: 0x462af4d5 │ │ │ │ bicvs pc, r3, #1325400064 @ 0x4f000000 │ │ │ │ @ instruction: 0xf7eea91e │ │ │ │ - blls 867328 │ │ │ │ + blls 867328 │ │ │ │ @ instruction: 0xf43f2b00 │ │ │ │ stmdbge r0!, {r3, r5, r6, r7, sl, fp, sp, pc} │ │ │ │ @ instruction: 0xf10b4620 │ │ │ │ @ instruction: 0x4680f677 │ │ │ │ @ instruction: 0xf43f2801 │ │ │ │ @ instruction: 0xf8dface0 │ │ │ │ vmin.s8 q8, , q8 │ │ │ │ @@ -22898,15 +22898,15 @@ │ │ │ │ movwls r1, #31560 @ 0x7b48 │ │ │ │ bleq 126485c │ │ │ │ @ instruction: 0x46209b14 │ │ │ │ blls 4cd9b8 │ │ │ │ blls 80d9b8 │ │ │ │ blls 7cd9c4 │ │ │ │ blls 78d9b8 │ │ │ │ - blls 84d9b8 │ │ │ │ + blls 84d9b8 │ │ │ │ movwcs r9, #768 @ 0x300 │ │ │ │ stmib sp, {r0, r1, r4, r9, fp, ip, pc}^ │ │ │ │ stmib sp, {r2, r3, r8, r9, ip, sp}^ │ │ │ │ stmib sp, {r1, r3, r8, r9, ip, sp}^ │ │ │ │ ldmdbls r1, {r3, r8, r9, ip, sp} │ │ │ │ strls r9, [r3, #-2830] @ 0xfffff4f2 │ │ │ │ blx 1e6dc2 │ │ │ │ @@ -23058,92 +23058,92 @@ │ │ │ │ @ instruction: 0xf104feff │ │ │ │ vhadd.s8 d16, d1, d12 │ │ │ │ @ instruction: 0xf7ee5153 │ │ │ │ @ instruction: 0xf04ffe39 │ │ │ │ @ instruction: 0x462831ff │ │ │ │ cdp2 7, 15, cr15, cr4, cr14, {7} │ │ │ │ svclt 0x0000e632 │ │ │ │ - rsbseq r5, fp, r6, asr #27 │ │ │ │ - rsbseq r5, fp, r4, asr sp │ │ │ │ + rsbseq r5, fp, lr, asr #27 │ │ │ │ rsbseq r5, fp, ip, asr sp │ │ │ │ - ldrshteq sp, [fp], #-128 @ 0xffffff80 │ │ │ │ - rsbseq r5, fp, ip, lsr sp │ │ │ │ - ldrsbteq sp, [fp], #-130 @ 0xffffff7e │ │ │ │ - rsbseq r5, fp, sl, lsl sp │ │ │ │ - ldrhteq sp, [fp], #-136 @ 0xffffff78 │ │ │ │ - ldrsbteq r5, [fp], #-202 @ 0xffffff36 │ │ │ │ - rsbseq sp, fp, r0, ror r8 │ │ │ │ - ldrhteq r5, [fp], #-204 @ 0xffffff34 │ │ │ │ - rsbseq sp, fp, r0, asr r8 │ │ │ │ - @ instruction: 0x007b5c9c │ │ │ │ - rsbseq sp, fp, r0, lsr r8 │ │ │ │ - rsbseq r5, fp, lr, ror ip │ │ │ │ - rsbseq sp, fp, r2, lsl r8 │ │ │ │ - rsbseq r5, fp, r4, lsl #21 │ │ │ │ - rsbseq sp, fp, r8, lsl r6 │ │ │ │ - rsbseq r5, fp, r4, asr sl │ │ │ │ - rsbseq sp, fp, sl, ror #11 │ │ │ │ - rsbseq r5, fp, r6, lsr sl │ │ │ │ - rsbseq sp, fp, sl, asr #11 │ │ │ │ - rsbseq r5, fp, r6, lsl sl │ │ │ │ - rsbseq sp, fp, sl, lsr #11 │ │ │ │ - ldrshteq r5, [fp], #-152 @ 0xffffff68 │ │ │ │ - rsbseq sp, fp, ip, lsl #11 │ │ │ │ - rsbseq r5, fp, lr, ror r9 │ │ │ │ - rsbseq r5, fp, r8, ror #17 │ │ │ │ - ldrhteq r5, [fp], #-128 @ 0xffffff80 │ │ │ │ - rsbseq r5, fp, sl, lsl r8 │ │ │ │ - ldrhteq sp, [fp], #-48 @ 0xffffffd0 │ │ │ │ - ldrsbteq r5, [fp], #-118 @ 0xffffff8a │ │ │ │ - ldrsbteq r5, [fp], #-100 @ 0xffffff9c │ │ │ │ - rsbseq sp, fp, sl, ror #4 │ │ │ │ - @ instruction: 0x007b5694 │ │ │ │ - rsbseq sp, fp, sl, lsr #4 │ │ │ │ - rsbseq r5, fp, r8, asr r6 │ │ │ │ - rsbseq sp, fp, lr, ror #3 │ │ │ │ - rsbseq r5, fp, r4, lsl r6 │ │ │ │ - rsbseq sp, fp, sl, lsr #3 │ │ │ │ - ldrshteq r5, [fp], #-84 @ 0xffffffac │ │ │ │ - rsbseq sp, fp, r8, lsl #3 │ │ │ │ - ldrsbteq r5, [fp], #-86 @ 0xffffffaa │ │ │ │ - rsbseq sp, fp, sl, ror #2 │ │ │ │ - ldrhteq r5, [fp], #-80 @ 0xffffffb0 │ │ │ │ - rsbseq sp, fp, r6, asr #2 │ │ │ │ - @ instruction: 0x007b5590 │ │ │ │ - rsbseq sp, fp, r4, lsr #2 │ │ │ │ - rsbseq r5, fp, r2, ror r5 │ │ │ │ - rsbseq sp, fp, r6, lsl #2 │ │ │ │ - rsbseq r5, fp, r4, asr r5 │ │ │ │ - rsbseq sp, fp, sl, ror #1 │ │ │ │ - rsbseq r5, fp, sl, lsr r5 │ │ │ │ - ldrsbteq sp, [fp], #-0 │ │ │ │ - rsbseq r5, fp, lr, lsl r5 │ │ │ │ - ldrhteq sp, [fp], #-4 │ │ │ │ - rsbseq r5, fp, r4, lsl #10 │ │ │ │ - @ instruction: 0x007bd09a │ │ │ │ - rsbseq r5, fp, sl, ror #9 │ │ │ │ - rsbseq sp, fp, r0, lsl #1 │ │ │ │ - rsbseq r5, fp, r8, lsr r4 │ │ │ │ - rsbseq r5, fp, r4, lsl r4 │ │ │ │ - ldrshteq r5, [fp], #-56 @ 0xffffffc8 │ │ │ │ - rsbseq r5, fp, lr, asr r3 │ │ │ │ - ldrshteq ip, [fp], #-228 @ 0xffffff1c │ │ │ │ - rsbseq r5, fp, ip, lsr r3 │ │ │ │ - ldrsbteq ip, [fp], #-228 @ 0xffffff1c │ │ │ │ - rsbseq r5, fp, r4, lsr #6 │ │ │ │ - ldrhteq ip, [fp], #-236 @ 0xffffff14 │ │ │ │ - rsbseq r5, fp, r6, lsl #6 │ │ │ │ - @ instruction: 0x007bce9e │ │ │ │ - ldrsbteq r5, [fp], #-32 @ 0xffffffe0 │ │ │ │ - rsbseq ip, fp, r8, ror #28 │ │ │ │ - ldrhteq r5, [fp], #-36 @ 0xffffffdc │ │ │ │ - rsbseq ip, fp, sl, asr #28 │ │ │ │ - rsbseq r5, fp, r0, ror r2 │ │ │ │ - rsbseq r5, fp, r4, asr r2 │ │ │ │ - ldrshteq ip, [fp], #-210 @ 0xffffff2e │ │ │ │ + rsbseq r5, fp, r4, ror #26 │ │ │ │ + ldrshteq sp, [fp], #-136 @ 0xffffff78 │ │ │ │ + rsbseq r5, fp, r4, asr #26 │ │ │ │ + ldrsbteq sp, [fp], #-138 @ 0xffffff76 │ │ │ │ + rsbseq r5, fp, r2, lsr #26 │ │ │ │ + rsbseq sp, fp, r0, asr #17 │ │ │ │ + rsbseq r5, fp, r2, ror #25 │ │ │ │ + rsbseq sp, fp, r8, ror r8 │ │ │ │ + rsbseq r5, fp, r4, asr #25 │ │ │ │ + rsbseq sp, fp, r8, asr r8 │ │ │ │ + rsbseq r5, fp, r4, lsr #25 │ │ │ │ + rsbseq sp, fp, r8, lsr r8 │ │ │ │ + rsbseq r5, fp, r6, lsl #25 │ │ │ │ + rsbseq sp, fp, sl, lsl r8 │ │ │ │ + rsbseq r5, fp, ip, lsl #21 │ │ │ │ + rsbseq sp, fp, r0, lsr #12 │ │ │ │ + rsbseq r5, fp, ip, asr sl │ │ │ │ + ldrshteq sp, [fp], #-82 @ 0xffffffae │ │ │ │ + rsbseq r5, fp, lr, lsr sl │ │ │ │ + ldrsbteq sp, [fp], #-82 @ 0xffffffae │ │ │ │ + rsbseq r5, fp, lr, lsl sl │ │ │ │ + ldrhteq sp, [fp], #-82 @ 0xffffffae │ │ │ │ + rsbseq r5, fp, r0, lsl #20 │ │ │ │ + @ instruction: 0x007bd594 │ │ │ │ + rsbseq r5, fp, r6, lsl #19 │ │ │ │ + ldrshteq r5, [fp], #-128 @ 0xffffff80 │ │ │ │ + ldrhteq r5, [fp], #-136 @ 0xffffff78 │ │ │ │ + rsbseq r5, fp, r2, lsr #16 │ │ │ │ + ldrhteq sp, [fp], #-56 @ 0xffffffc8 │ │ │ │ + ldrsbteq r5, [fp], #-126 @ 0xffffff82 │ │ │ │ + ldrsbteq r5, [fp], #-108 @ 0xffffff94 │ │ │ │ + rsbseq sp, fp, r2, ror r2 │ │ │ │ + @ instruction: 0x007b569c │ │ │ │ + rsbseq sp, fp, r2, lsr r2 │ │ │ │ + rsbseq r5, fp, r0, ror #12 │ │ │ │ + ldrshteq sp, [fp], #-22 @ 0xffffffea │ │ │ │ + rsbseq r5, fp, ip, lsl r6 │ │ │ │ + ldrhteq sp, [fp], #-18 @ 0xffffffee │ │ │ │ + ldrshteq r5, [fp], #-92 @ 0xffffffa4 │ │ │ │ + @ instruction: 0x007bd190 │ │ │ │ + ldrsbteq r5, [fp], #-94 @ 0xffffffa2 │ │ │ │ + rsbseq sp, fp, r2, ror r1 │ │ │ │ + ldrhteq r5, [fp], #-88 @ 0xffffffa8 │ │ │ │ + rsbseq sp, fp, lr, asr #2 │ │ │ │ + @ instruction: 0x007b5598 │ │ │ │ + rsbseq sp, fp, ip, lsr #2 │ │ │ │ + rsbseq r5, fp, sl, ror r5 │ │ │ │ + rsbseq sp, fp, lr, lsl #2 │ │ │ │ + rsbseq r5, fp, ip, asr r5 │ │ │ │ + ldrshteq sp, [fp], #-2 │ │ │ │ + rsbseq r5, fp, r2, asr #10 │ │ │ │ + ldrsbteq sp, [fp], #-8 │ │ │ │ + rsbseq r5, fp, r6, lsr #10 │ │ │ │ + ldrhteq sp, [fp], #-12 │ │ │ │ + rsbseq r5, fp, ip, lsl #10 │ │ │ │ + rsbseq sp, fp, r2, lsr #1 │ │ │ │ + ldrshteq r5, [fp], #-66 @ 0xffffffbe │ │ │ │ + rsbseq sp, fp, r8, lsl #1 │ │ │ │ + rsbseq r5, fp, r0, asr #8 │ │ │ │ + rsbseq r5, fp, ip, lsl r4 │ │ │ │ + rsbseq r5, fp, r0, lsl #8 │ │ │ │ + rsbseq r5, fp, r6, ror #6 │ │ │ │ + ldrshteq ip, [fp], #-236 @ 0xffffff14 │ │ │ │ + rsbseq r5, fp, r4, asr #6 │ │ │ │ + ldrsbteq ip, [fp], #-236 @ 0xffffff14 │ │ │ │ + rsbseq r5, fp, ip, lsr #6 │ │ │ │ + rsbseq ip, fp, r4, asr #29 │ │ │ │ + rsbseq r5, fp, lr, lsl #6 │ │ │ │ + rsbseq ip, fp, r6, lsr #29 │ │ │ │ + ldrsbteq r5, [fp], #-40 @ 0xffffffd8 │ │ │ │ + rsbseq ip, fp, r0, ror lr │ │ │ │ + ldrhteq r5, [fp], #-44 @ 0xffffffd4 │ │ │ │ + rsbseq ip, fp, r2, asr lr │ │ │ │ + rsbseq r5, fp, r8, ror r2 │ │ │ │ + rsbseq r5, fp, ip, asr r2 │ │ │ │ + ldrshteq ip, [fp], #-218 @ 0xffffff26 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl feb80370 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fc0 │ │ │ │ ldrdlt r2, [ip], r4 │ │ │ │ @ instruction: 0x36d0f8df │ │ │ │ ldrbtmi r4, [sl], #-1542 @ 0xfffff9fa │ │ │ │ @@ -23578,108 +23578,108 @@ │ │ │ │ @ instruction: 0xffffffff │ │ │ │ svcvc 0x00ffffff │ │ │ │ ... │ │ │ │ andeq r0, r0, sl │ │ │ │ andeq r0, r0, r0 │ │ │ │ addeq r5, r7, lr, lsl #17 │ │ │ │ @ instruction: 0x000011b8 │ │ │ │ - rsbseq r5, fp, ip, lsr #1 │ │ │ │ - rsbseq r5, fp, lr, asr #1 │ │ │ │ - rsbseq r5, fp, r0, lsr #1 │ │ │ │ + ldrhteq r5, [fp], #-4 │ │ │ │ + ldrsbteq r5, [fp], #-6 │ │ │ │ + rsbseq r5, fp, r8, lsr #1 │ │ │ │ andeq r0, r0, fp, lsr #27 │ │ │ │ - rsbseq r5, fp, r6, lsr #32 │ │ │ │ - ldrhteq ip, [fp], #-188 @ 0xffffff44 │ │ │ │ + rsbseq r5, fp, lr, lsr #32 │ │ │ │ + rsbseq ip, fp, r4, asr #23 │ │ │ │ addeq r5, r7, r6, asr #15 │ │ │ │ - rsbseq r4, fp, sl, ror #31 │ │ │ │ - rsbseq ip, fp, r0, lsl #23 │ │ │ │ + ldrshteq r4, [fp], #-242 @ 0xffffff0e │ │ │ │ + rsbseq ip, fp, r8, lsl #23 │ │ │ │ @ instruction: 0xffffad45 │ │ │ │ @ instruction: 0xffff9c35 │ │ │ │ - rsbseq r4, fp, r4, lsr #31 │ │ │ │ - rsbseq ip, fp, sl, lsr fp │ │ │ │ - rsbseq r4, fp, r6, lsl #31 │ │ │ │ - rsbseq ip, fp, ip, lsl fp │ │ │ │ + rsbseq r4, fp, ip, lsr #31 │ │ │ │ + rsbseq ip, fp, r2, asr #22 │ │ │ │ + rsbseq r4, fp, lr, lsl #31 │ │ │ │ + rsbseq ip, fp, r4, lsr #22 │ │ │ │ @ instruction: 0xffff9b15 │ │ │ │ @ instruction: 0xffffaf99 │ │ │ │ - rsbseq r4, fp, r0, asr #30 │ │ │ │ - ldrsbteq ip, [fp], #-166 @ 0xffffff5a │ │ │ │ - rsbseq r4, fp, r2, lsr #30 │ │ │ │ - ldrhteq ip, [fp], #-168 @ 0xffffff58 │ │ │ │ - @ instruction: 0xffffe9bd │ │ │ │ - ldrshteq r4, [fp], #-224 @ 0xffffff20 │ │ │ │ - rsbseq ip, fp, r6, lsl #21 │ │ │ │ rsbseq r4, fp, r8, asr #30 │ │ │ │ - rsbseq r4, fp, sl, ror pc │ │ │ │ - rsbseq r4, fp, sl, lsr #29 │ │ │ │ - rsbseq ip, fp, r0, asr #20 │ │ │ │ - rsbseq r4, fp, ip, lsl #29 │ │ │ │ - rsbseq ip, fp, r0, lsr #20 │ │ │ │ - rsbseq r4, fp, r8, ror #28 │ │ │ │ - ldrshteq ip, [fp], #-156 @ 0xffffff64 │ │ │ │ - rsbseq r4, fp, r8, asr #28 │ │ │ │ - ldrsbteq ip, [fp], #-156 @ 0xffffff64 │ │ │ │ - rsbseq r4, fp, r6, lsl #30 │ │ │ │ - rsbseq r4, fp, r8, asr pc │ │ │ │ - ldrshteq r4, [fp], #-220 @ 0xffffff24 │ │ │ │ - @ instruction: 0x007bc992 │ │ │ │ - ldrsbteq r4, [fp], #-244 @ 0xffffff0c │ │ │ │ - rsbseq r4, fp, r0, lsr pc │ │ │ │ - ldrhteq r4, [fp], #-208 @ 0xffffff30 │ │ │ │ - rsbseq ip, fp, r6, asr #18 │ │ │ │ - rsbseq r5, fp, r4, asr #32 │ │ │ │ - rsbseq r4, fp, r6, lsr #31 │ │ │ │ - rsbseq r4, fp, r4, ror #26 │ │ │ │ - ldrshteq ip, [fp], #-138 @ 0xffffff76 │ │ │ │ - rsbseq r5, fp, r4, lsr #32 │ │ │ │ - ldrhteq r5, [fp], #-14 │ │ │ │ - rsbseq r4, fp, lr, lsl sp │ │ │ │ - ldrhteq ip, [fp], #-134 @ 0xffffff7a │ │ │ │ - @ instruction: 0x007b509c │ │ │ │ - rsbseq r5, fp, lr, ror #1 │ │ │ │ - ldrhteq r4, [fp], #-206 @ 0xffffff32 │ │ │ │ - rsbseq ip, fp, r6, asr r8 │ │ │ │ - rsbseq r5, fp, r0, lsr #2 │ │ │ │ - rsbseq r5, fp, r2, asr #1 │ │ │ │ - rsbseq r4, fp, r8, ror ip │ │ │ │ - rsbseq ip, fp, r0, lsl r8 │ │ │ │ - rsbseq r5, fp, lr, lsl #2 │ │ │ │ - rsbseq r5, fp, lr, ror #1 │ │ │ │ - rsbseq r4, fp, r2, lsr ip │ │ │ │ - rsbseq ip, fp, sl, asr #15 │ │ │ │ + ldrsbteq ip, [fp], #-174 @ 0xffffff52 │ │ │ │ + rsbseq r4, fp, sl, lsr #30 │ │ │ │ + rsbseq ip, fp, r0, asr #21 │ │ │ │ + @ instruction: 0xffffe9bd │ │ │ │ + ldrshteq r4, [fp], #-232 @ 0xffffff18 │ │ │ │ + rsbseq ip, fp, lr, lsl #21 │ │ │ │ + rsbseq r4, fp, r0, asr pc │ │ │ │ + rsbseq r4, fp, r2, lsl #31 │ │ │ │ + ldrhteq r4, [fp], #-226 @ 0xffffff1e │ │ │ │ + rsbseq ip, fp, r8, asr #20 │ │ │ │ + @ instruction: 0x007b4e94 │ │ │ │ + rsbseq ip, fp, r8, lsr #20 │ │ │ │ + rsbseq r4, fp, r0, ror lr │ │ │ │ + rsbseq ip, fp, r4, lsl #20 │ │ │ │ + rsbseq r4, fp, r0, asr lr │ │ │ │ + rsbseq ip, fp, r4, ror #19 │ │ │ │ + rsbseq r4, fp, lr, lsl #30 │ │ │ │ + rsbseq r4, fp, r0, ror #30 │ │ │ │ + rsbseq r4, fp, r4, lsl #28 │ │ │ │ + @ instruction: 0x007bc99a │ │ │ │ + ldrsbteq r4, [fp], #-252 @ 0xffffff04 │ │ │ │ + rsbseq r4, fp, r8, lsr pc │ │ │ │ + ldrhteq r4, [fp], #-216 @ 0xffffff28 │ │ │ │ + rsbseq ip, fp, lr, asr #18 │ │ │ │ + rsbseq r5, fp, ip, asr #32 │ │ │ │ + rsbseq r4, fp, lr, lsr #31 │ │ │ │ + rsbseq r4, fp, ip, ror #26 │ │ │ │ + rsbseq ip, fp, r2, lsl #18 │ │ │ │ + rsbseq r5, fp, ip, lsr #32 │ │ │ │ + rsbseq r5, fp, r6, asr #1 │ │ │ │ + rsbseq r4, fp, r6, lsr #26 │ │ │ │ + ldrhteq ip, [fp], #-142 @ 0xffffff72 │ │ │ │ + rsbseq r5, fp, r4, lsr #1 │ │ │ │ + ldrshteq r5, [fp], #-6 │ │ │ │ + rsbseq r4, fp, r6, asr #25 │ │ │ │ + rsbseq ip, fp, lr, asr r8 │ │ │ │ rsbseq r5, fp, r8, lsr #2 │ │ │ │ - rsbseq r5, fp, lr, ror #1 │ │ │ │ - ldrshteq r4, [fp], #-182 @ 0xffffff4a │ │ │ │ - rsbseq ip, fp, lr, lsl #15 │ │ │ │ - rsbseq r5, fp, r4, asr r1 │ │ │ │ - rsbseq r5, fp, ip, lsl #2 │ │ │ │ - ldrhteq r4, [fp], #-186 @ 0xffffff46 │ │ │ │ - rsbseq ip, fp, r2, asr r7 │ │ │ │ - rsbseq r5, fp, ip, lsr r1 │ │ │ │ - rsbseq r5, fp, r6, lsl #3 │ │ │ │ - rsbseq r4, fp, ip, ror fp │ │ │ │ - rsbseq ip, fp, r4, lsl r7 │ │ │ │ - rsbseq r5, fp, r2, asr #3 │ │ │ │ - rsbseq r5, fp, r2, ror r1 │ │ │ │ - rsbseq r4, fp, r0, asr #22 │ │ │ │ - ldrsbteq ip, [fp], #-104 @ 0xffffff98 │ │ │ │ - rsbseq r5, fp, r6, lsl #4 │ │ │ │ - rsbseq r5, fp, r2, lsr #3 │ │ │ │ - rsbseq r4, fp, r4, lsl #22 │ │ │ │ - @ instruction: 0x007bc69c │ │ │ │ + rsbseq r5, fp, sl, asr #1 │ │ │ │ + rsbseq r4, fp, r0, lsl #25 │ │ │ │ + rsbseq ip, fp, r8, lsl r8 │ │ │ │ + rsbseq r5, fp, r6, lsl r1 │ │ │ │ + ldrshteq r5, [fp], #-6 │ │ │ │ + rsbseq r4, fp, sl, lsr ip │ │ │ │ + ldrsbteq ip, [fp], #-114 @ 0xffffff8e │ │ │ │ + rsbseq r5, fp, r0, lsr r1 │ │ │ │ + ldrshteq r5, [fp], #-6 │ │ │ │ + ldrshteq r4, [fp], #-190 @ 0xffffff42 │ │ │ │ + @ instruction: 0x007bc796 │ │ │ │ + rsbseq r5, fp, ip, asr r1 │ │ │ │ + rsbseq r5, fp, r4, lsl r1 │ │ │ │ + rsbseq r4, fp, r2, asr #23 │ │ │ │ + rsbseq ip, fp, sl, asr r7 │ │ │ │ + rsbseq r5, fp, r4, asr #2 │ │ │ │ + rsbseq r5, fp, lr, lsl #3 │ │ │ │ + rsbseq r4, fp, r4, lsl #23 │ │ │ │ + rsbseq ip, fp, ip, lsl r7 │ │ │ │ + rsbseq r5, fp, sl, asr #3 │ │ │ │ + rsbseq r5, fp, sl, ror r1 │ │ │ │ + rsbseq r4, fp, r8, asr #22 │ │ │ │ + rsbseq ip, fp, r0, ror #13 │ │ │ │ rsbseq r5, fp, lr, lsl #4 │ │ │ │ - rsbseq r5, fp, r8, ror #3 │ │ │ │ - rsbseq r4, fp, r8, asr #21 │ │ │ │ - rsbseq ip, fp, r0, ror #12 │ │ │ │ - rsbseq r5, fp, r8, ror #3 │ │ │ │ - rsbseq r5, fp, sl, lsr #4 │ │ │ │ - rsbseq r4, fp, r2, lsl #21 │ │ │ │ - rsbseq ip, fp, sl, lsl r6 │ │ │ │ - rsbseq r5, fp, r8, lsl #4 │ │ │ │ - rsbseq r5, fp, lr, asr #4 │ │ │ │ - rsbseq r4, fp, sl, lsr sl │ │ │ │ - ldrsbteq ip, [fp], #-82 @ 0xffffffae │ │ │ │ + rsbseq r5, fp, sl, lsr #3 │ │ │ │ + rsbseq r4, fp, ip, lsl #22 │ │ │ │ + rsbseq ip, fp, r4, lsr #13 │ │ │ │ + rsbseq r5, fp, r6, lsl r2 │ │ │ │ + ldrshteq r5, [fp], #-16 │ │ │ │ + ldrsbteq r4, [fp], #-160 @ 0xffffff60 │ │ │ │ + rsbseq ip, fp, r8, ror #12 │ │ │ │ + ldrshteq r5, [fp], #-16 │ │ │ │ + rsbseq r5, fp, r2, lsr r2 │ │ │ │ + rsbseq r4, fp, sl, lsl #21 │ │ │ │ + rsbseq ip, fp, r2, lsr #12 │ │ │ │ + rsbseq r5, fp, r0, lsl r2 │ │ │ │ + rsbseq r5, fp, r6, asr r2 │ │ │ │ + rsbseq r4, fp, r2, asr #20 │ │ │ │ + ldrsbteq ip, [fp], #-90 @ 0xffffffa6 │ │ │ │ andcs r6, r0, #2818048 @ 0x2b0000 │ │ │ │ strbne pc, [r8], #2271 @ 0x8df @ │ │ │ │ andcs lr, r2, #3358720 @ 0x334000 │ │ │ │ @ instruction: 0xf8df3348 │ │ │ │ ldrbtmi r2, [r9], #-1220 @ 0xfffffb3c │ │ │ │ andls r9, r0, r1 │ │ │ │ @ instruction: 0x4630447a │ │ │ │ @@ -23979,89 +23979,89 @@ │ │ │ │ @ instruction: 0xffcaf7ed │ │ │ │ ldmiblt pc, {r0, r1, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc}^ @ │ │ │ │ @ instruction: 0xffffffff │ │ │ │ svcvc 0x00efffff │ │ │ │ ... │ │ │ │ ldmibls r9, {r1, r3, r4, r7, r8, fp, ip, pc} │ │ │ │ svccc 0x00e99999 │ │ │ │ - ldrshteq r5, [fp], #-6 │ │ │ │ - @ instruction: 0x007b5094 │ │ │ │ - rsbseq r4, fp, sl, asr r8 │ │ │ │ - ldrshteq ip, [fp], #-48 @ 0xffffffd0 │ │ │ │ - rsbseq r5, fp, lr, lsr r1 │ │ │ │ - rsbseq r5, fp, ip, asr #1 │ │ │ │ - rsbseq r4, fp, r6, lsl r8 │ │ │ │ - rsbseq ip, fp, ip, lsr #7 │ │ │ │ - rsbseq r5, fp, sl, ror #2 │ │ │ │ - rsbseq r5, fp, r8, lsl r1 │ │ │ │ - ldrsbteq r4, [fp], #-112 @ 0xffffff90 │ │ │ │ - rsbseq ip, fp, r6, ror #6 │ │ │ │ - @ instruction: 0x007b5190 │ │ │ │ - rsbseq r5, fp, lr, lsr r1 │ │ │ │ - rsbseq r4, fp, sl, lsl #15 │ │ │ │ - rsbseq ip, fp, r0, lsr #6 │ │ │ │ - rsbseq r5, fp, r8, ror #2 │ │ │ │ - @ instruction: 0x007b519a │ │ │ │ - rsbseq r4, fp, r8, asr #14 │ │ │ │ - rsbseq ip, fp, r0, ror #5 │ │ │ │ - ldrsbteq r5, [fp], #-28 @ 0xffffffe4 │ │ │ │ - rsbseq r5, fp, r0, lsl #3 │ │ │ │ - rsbseq r4, fp, sl, lsl #14 │ │ │ │ - rsbseq ip, fp, r2, lsr #5 │ │ │ │ - rsbseq r5, fp, sl, lsl #4 │ │ │ │ - ldrhteq r5, [fp], #-24 @ 0xffffffe8 │ │ │ │ - rsbseq r4, fp, ip, asr #13 │ │ │ │ - rsbseq ip, fp, r4, ror #4 │ │ │ │ + ldrshteq r5, [fp], #-14 │ │ │ │ + @ instruction: 0x007b509c │ │ │ │ + rsbseq r4, fp, r2, ror #16 │ │ │ │ + ldrshteq ip, [fp], #-56 @ 0xffffffc8 │ │ │ │ + rsbseq r5, fp, r6, asr #2 │ │ │ │ + ldrsbteq r5, [fp], #-4 │ │ │ │ + rsbseq r4, fp, lr, lsl r8 │ │ │ │ + ldrhteq ip, [fp], #-52 @ 0xffffffcc │ │ │ │ + rsbseq r5, fp, r2, ror r1 │ │ │ │ + rsbseq r5, fp, r0, lsr #2 │ │ │ │ + ldrsbteq r4, [fp], #-120 @ 0xffffff88 │ │ │ │ + rsbseq ip, fp, lr, ror #6 │ │ │ │ + @ instruction: 0x007b5198 │ │ │ │ + rsbseq r5, fp, r6, asr #2 │ │ │ │ + @ instruction: 0x007b4792 │ │ │ │ + rsbseq ip, fp, r8, lsr #6 │ │ │ │ + rsbseq r5, fp, r0, ror r1 │ │ │ │ + rsbseq r5, fp, r2, lsr #3 │ │ │ │ + rsbseq r4, fp, r0, asr r7 │ │ │ │ + rsbseq ip, fp, r8, ror #5 │ │ │ │ + rsbseq r5, fp, r4, ror #3 │ │ │ │ + rsbseq r5, fp, r8, lsl #3 │ │ │ │ + rsbseq r4, fp, r2, lsl r7 │ │ │ │ + rsbseq ip, fp, sl, lsr #5 │ │ │ │ + rsbseq r5, fp, r2, lsl r2 │ │ │ │ + rsbseq r5, fp, r0, asr #3 │ │ │ │ + ldrsbteq r4, [fp], #-100 @ 0xffffff9c │ │ │ │ + rsbseq ip, fp, ip, ror #4 │ │ │ │ + rsbseq r5, fp, r0, asr #4 │ │ │ │ + rsbseq r5, fp, lr, ror #3 │ │ │ │ + @ instruction: 0x007b4696 │ │ │ │ + rsbseq ip, fp, lr, lsr #4 │ │ │ │ + rsbseq r5, fp, r6, asr r2 │ │ │ │ + rsbseq r5, fp, lr, lsl r2 │ │ │ │ + rsbseq r4, fp, r8, asr r6 │ │ │ │ + ldrshteq ip, [fp], #-16 │ │ │ │ + @ instruction: 0x007b5290 │ │ │ │ rsbseq r5, fp, r8, lsr r2 │ │ │ │ - rsbseq r5, fp, r6, ror #3 │ │ │ │ - rsbseq r4, fp, lr, lsl #13 │ │ │ │ - rsbseq ip, fp, r6, lsr #4 │ │ │ │ - rsbseq r5, fp, lr, asr #4 │ │ │ │ - rsbseq r5, fp, r6, lsl r2 │ │ │ │ - rsbseq r4, fp, r0, asr r6 │ │ │ │ - rsbseq ip, fp, r8, ror #3 │ │ │ │ - rsbseq r5, fp, r8, lsl #5 │ │ │ │ - rsbseq r5, fp, r0, lsr r2 │ │ │ │ - rsbseq r4, fp, r2, lsl r6 │ │ │ │ - rsbseq ip, fp, sl, lsr #3 │ │ │ │ - ldrhteq r5, [fp], #-46 @ 0xffffffd2 │ │ │ │ - rsbseq r5, fp, sl, ror #4 │ │ │ │ - ldrsbteq r4, [fp], #-84 @ 0xffffffac │ │ │ │ - rsbseq ip, fp, ip, ror #2 │ │ │ │ - @ instruction: 0x007b529a │ │ │ │ - rsbseq r5, fp, r0, lsl #6 │ │ │ │ - rsbseq r4, fp, sl, lsl #11 │ │ │ │ - rsbseq ip, fp, r2, lsr #2 │ │ │ │ - rsbseq r5, fp, r2, asr #6 │ │ │ │ - rsbseq r5, fp, r4, ror #5 │ │ │ │ - rsbseq r5, fp, lr, lsl #6 │ │ │ │ - rsbseq r4, fp, r4, asr #10 │ │ │ │ - ldrsbteq ip, [fp], #-12 │ │ │ │ - rsbseq r5, fp, r4, ror #6 │ │ │ │ - ldrshteq r5, [fp], #-46 @ 0xffffffd2 │ │ │ │ - rsbseq r5, fp, r8, lsr #6 │ │ │ │ - ldrshteq r4, [fp], #-78 @ 0xffffffb2 │ │ │ │ - @ instruction: 0x007bc096 │ │ │ │ - rsbseq r5, fp, ip, lsl #7 │ │ │ │ - rsbseq r5, fp, ip, asr #6 │ │ │ │ - rsbseq r5, fp, r8, lsl r3 │ │ │ │ - ldrhteq r4, [fp], #-70 @ 0xffffffba │ │ │ │ - rsbseq ip, fp, lr, asr #32 │ │ │ │ - rsbseq r5, fp, r6, asr #7 │ │ │ │ - rsbseq r5, fp, ip, lsr r3 │ │ │ │ - rsbseq r4, fp, lr, ror #8 │ │ │ │ - rsbseq ip, fp, r6 │ │ │ │ - rsbseq r5, fp, lr, lsl #7 │ │ │ │ - ldrshteq r5, [fp], #-56 @ 0xffffffc8 │ │ │ │ - rsbseq r4, fp, r6, lsr #8 │ │ │ │ - ldrhteq fp, [fp], #-254 @ 0xffffff02 │ │ │ │ - rsbseq r5, fp, r0, ror #7 │ │ │ │ - rsbseq r5, fp, lr, asr #8 │ │ │ │ - rsbseq r4, fp, r6, ror #7 │ │ │ │ - rsbseq fp, fp, lr, ror pc │ │ │ │ + rsbseq r4, fp, sl, lsl r6 │ │ │ │ + ldrhteq ip, [fp], #-18 @ 0xffffffee │ │ │ │ + rsbseq r5, fp, r6, asr #5 │ │ │ │ + rsbseq r5, fp, r2, ror r2 │ │ │ │ + ldrsbteq r4, [fp], #-92 @ 0xffffffa4 │ │ │ │ + rsbseq ip, fp, r4, ror r1 │ │ │ │ + rsbseq r5, fp, r2, lsr #5 │ │ │ │ + rsbseq r5, fp, r8, lsl #6 │ │ │ │ + @ instruction: 0x007b4592 │ │ │ │ + rsbseq ip, fp, sl, lsr #2 │ │ │ │ + rsbseq r5, fp, sl, asr #6 │ │ │ │ + rsbseq r5, fp, ip, ror #5 │ │ │ │ + rsbseq r5, fp, r6, lsl r3 │ │ │ │ + rsbseq r4, fp, ip, asr #10 │ │ │ │ + rsbseq ip, fp, r4, ror #1 │ │ │ │ + rsbseq r5, fp, ip, ror #6 │ │ │ │ + rsbseq r5, fp, r6, lsl #6 │ │ │ │ + rsbseq r5, fp, r0, lsr r3 │ │ │ │ + rsbseq r4, fp, r6, lsl #10 │ │ │ │ + @ instruction: 0x007bc09e │ │ │ │ + @ instruction: 0x007b5394 │ │ │ │ + rsbseq r5, fp, r4, asr r3 │ │ │ │ + rsbseq r5, fp, r0, lsr #6 │ │ │ │ + ldrhteq r4, [fp], #-78 @ 0xffffffb2 │ │ │ │ + rsbseq ip, fp, r6, asr r0 │ │ │ │ + rsbseq r5, fp, lr, asr #7 │ │ │ │ + rsbseq r5, fp, r4, asr #6 │ │ │ │ + rsbseq r4, fp, r6, ror r4 │ │ │ │ + rsbseq ip, fp, lr │ │ │ │ + @ instruction: 0x007b5396 │ │ │ │ + rsbseq r5, fp, r0, lsl #8 │ │ │ │ + rsbseq r4, fp, lr, lsr #8 │ │ │ │ + rsbseq fp, fp, r6, asr #31 │ │ │ │ + rsbseq r5, fp, r8, ror #7 │ │ │ │ + rsbseq r5, fp, r6, asr r4 │ │ │ │ + rsbseq r4, fp, lr, ror #7 │ │ │ │ + rsbseq fp, fp, r6, lsl #31 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ bl feb811d0 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strdlt r0, [r3], r0 @ │ │ │ │ @ instruction: 0xf8c6f7ff │ │ │ │ stmdacs r1, {r0, r1, r9, sl, lr} │ │ │ │ ldrmi sp, [r8], -r2, lsl #2 │ │ │ │ @@ -24071,16 +24071,16 @@ │ │ │ │ andcc r4, ip, r8, ror r4 │ │ │ │ cdp2 7, 4, cr15, cr14, cr13, {7} │ │ │ │ stmdbls r1, {r0, r2, fp, lr} │ │ │ │ @ instruction: 0xf7ed4478 │ │ │ │ blls a9c28 │ │ │ │ andlt r4, r3, r8, lsl r6 │ │ │ │ svclt 0x0000bd00 │ │ │ │ - rsbseq r4, fp, r4, ror #4 │ │ │ │ - ldrshteq fp, [fp], #-220 @ 0xffffff24 │ │ │ │ + rsbseq r4, fp, ip, ror #4 │ │ │ │ + rsbseq fp, fp, r4, lsl #28 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ blhi 2654d4 │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x0098f8cc │ │ │ │ strmi fp, [r5], -r9, lsl #1 │ │ │ │ mrc 6, 5, r4, cr0, cr15, {0} │ │ │ │ @@ -24398,20 +24398,20 @@ │ │ │ │ @ instruction: 0xf7e7e7bd │ │ │ │ svclt 0x0000e910 │ │ │ │ addge r9, r7, #46, 30 @ 0xb8 │ │ │ │ ldrbtpl r4, [sp], #-686 @ 0xfffffd52 │ │ │ │ addeq r4, r7, ip, lsr r6 │ │ │ │ @ instruction: 0x000011b8 │ │ │ │ addeq r4, r7, lr, ror r5 │ │ │ │ - rsbseq r4, fp, ip, lsl lr │ │ │ │ - rsbseq fp, fp, ip, lsr r9 │ │ │ │ - rsbseq r4, fp, r0, lsl #28 │ │ │ │ - rsbseq fp, fp, r0, lsr #18 │ │ │ │ - rsbseq r4, fp, r6, ror #27 │ │ │ │ - ldrshteq r4, [fp], #-218 @ 0xffffff26 │ │ │ │ + rsbseq r4, fp, r4, lsr #28 │ │ │ │ + rsbseq fp, fp, r4, asr #18 │ │ │ │ + rsbseq r4, fp, r8, lsl #28 │ │ │ │ + rsbseq fp, fp, r8, lsr #18 │ │ │ │ + rsbseq r4, fp, lr, ror #27 │ │ │ │ + rsbseq r4, fp, r2, lsl #28 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ stc 12, cr5, [sp, #-512]! @ 0xfffffe00 │ │ │ │ bl feb8d154 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r8, r8, asr #31 │ │ │ │ andcs r4, r0, #21760 @ 0x5500 │ │ │ │ ldrbtmi sl, [ip], #-2310 @ 0xfffff6fa │ │ │ │ @@ -24497,18 +24497,18 @@ │ │ │ │ stmda sl, {r0, r1, r2, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc}^ │ │ │ │ ... │ │ │ │ @ instruction: 0xffffffff │ │ │ │ @ instruction: 0xffefffff │ │ │ │ @ instruction: 0x008744b6 │ │ │ │ @ instruction: 0x000011b8 │ │ │ │ addeq r4, r7, r8, asr #7 │ │ │ │ - rsbseq r4, fp, r4, ror #24 │ │ │ │ - rsbseq fp, fp, r4, lsl #15 │ │ │ │ - rsbseq r4, fp, r8, asr #24 │ │ │ │ - rsbseq fp, fp, r8, ror #14 │ │ │ │ + rsbseq r4, fp, ip, ror #24 │ │ │ │ + rsbseq fp, fp, ip, lsl #15 │ │ │ │ + rsbseq r4, fp, r0, asr ip │ │ │ │ + rsbseq fp, fp, r0, ror r7 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl feb818d0 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldrdlt r0, [r7], r8 │ │ │ │ ldrdgt pc, [r8, -pc] │ │ │ │ tstcs r0, r4, ror #8 │ │ │ │ @ instruction: 0xf04f44fc │ │ │ │ @@ -24574,30 +24574,30 @@ │ │ │ │ blx 1868788 │ │ │ │ @ instruction: 0x46214814 │ │ │ │ @ instruction: 0xf7ed4478 │ │ │ │ @ instruction: 0xe7a5fb1b │ │ │ │ svc 0x00a6f7e6 │ │ │ │ addeq r4, r7, r0, lsr r3 │ │ │ │ @ instruction: 0x000011b8 │ │ │ │ - rsbseq r4, fp, lr, lsr ip │ │ │ │ - rsbseq r4, fp, r8, asr ip │ │ │ │ - ldrhteq r4, [fp], #-178 @ 0xffffff4e │ │ │ │ - ldrsbteq fp, [fp], #-98 @ 0xffffff9e │ │ │ │ - @ instruction: 0x007b4b9c │ │ │ │ - ldrhteq fp, [fp], #-108 @ 0xffffff94 │ │ │ │ + rsbseq r4, fp, r6, asr #24 │ │ │ │ + rsbseq r4, fp, r0, ror #24 │ │ │ │ + ldrhteq r4, [fp], #-186 @ 0xffffff46 │ │ │ │ + ldrsbteq fp, [fp], #-106 @ 0xffffff96 │ │ │ │ + rsbseq r4, fp, r4, lsr #23 │ │ │ │ + rsbseq fp, fp, r4, asr #13 │ │ │ │ addeq r4, r7, sl, asr #5 │ │ │ │ @ instruction: 0xffffff63 │ │ │ │ - rsbseq r4, fp, r8, asr fp │ │ │ │ - rsbseq fp, fp, r8, ror r6 │ │ │ │ + rsbseq r4, fp, r0, ror #22 │ │ │ │ + rsbseq fp, fp, r0, lsl #13 │ │ │ │ @ instruction: 0xfffffdaf │ │ │ │ - rsbseq r4, fp, ip, lsr #22 │ │ │ │ - rsbseq fp, fp, ip, asr #12 │ │ │ │ + rsbseq r4, fp, r4, lsr fp │ │ │ │ + rsbseq fp, fp, r4, asr r6 │ │ │ │ @ instruction: 0xfffffbff │ │ │ │ - rsbseq r4, fp, r0, lsl #22 │ │ │ │ - rsbseq fp, fp, r0, lsr #12 │ │ │ │ + rsbseq r4, fp, r8, lsl #22 │ │ │ │ + rsbseq fp, fp, r8, lsr #12 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl feb81a34 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldrdlt r0, [r7], r8 │ │ │ │ ldrsbtgt pc, [r4], #143 @ 0x8f @ │ │ │ │ tstcs r0, r4, ror #8 │ │ │ │ @ instruction: 0xf04f44fc │ │ │ │ @@ -24658,28 +24658,28 @@ │ │ │ │ ldmdami r3, {r0, r3, r4, r5, r7, r8, fp, ip, sp, lr, pc} │ │ │ │ ldrbtmi r4, [r8], #-1569 @ 0xfffff9df │ │ │ │ blx 1d688e0 │ │ │ │ @ instruction: 0xf7e6e7b0 │ │ │ │ svclt 0x0000ef00 │ │ │ │ addeq r4, r7, ip, asr #3 │ │ │ │ @ instruction: 0x000011b8 │ │ │ │ - ldrsbteq r4, [fp], #-170 @ 0xffffff56 │ │ │ │ - ldrshteq r4, [fp], #-164 @ 0xffffff5c │ │ │ │ - rsbseq r4, fp, lr, asr #20 │ │ │ │ - rsbseq fp, fp, lr, ror #10 │ │ │ │ + rsbseq r4, fp, r2, ror #21 │ │ │ │ + ldrshteq r4, [fp], #-172 @ 0xffffff54 │ │ │ │ + rsbseq r4, fp, r6, asr sl │ │ │ │ + rsbseq fp, fp, r6, ror r5 │ │ │ │ addeq r4, r7, ip, ror r1 │ │ │ │ @ instruction: 0xfffffe15 │ │ │ │ - rsbseq r4, fp, sl, lsl #20 │ │ │ │ - rsbseq fp, fp, sl, lsr #10 │ │ │ │ + rsbseq r4, fp, r2, lsl sl │ │ │ │ + rsbseq fp, fp, r2, lsr r5 │ │ │ │ @ instruction: 0xfffffc61 │ │ │ │ - ldrsbteq r4, [fp], #-158 @ 0xffffff62 │ │ │ │ - ldrshteq fp, [fp], #-78 @ 0xffffffb2 │ │ │ │ + rsbseq r4, fp, r6, ror #19 │ │ │ │ + rsbseq fp, fp, r6, lsl #10 │ │ │ │ @ instruction: 0xfffffab1 │ │ │ │ - ldrhteq r4, [fp], #-146 @ 0xffffff6e │ │ │ │ - ldrsbteq fp, [fp], #-66 @ 0xffffffbe │ │ │ │ + ldrhteq r4, [fp], #-154 @ 0xffffff66 │ │ │ │ + ldrsbteq fp, [fp], #-74 @ 0xffffffb6 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r8 │ │ │ │ bl feb81b7c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0x46080ff8 │ │ │ │ stc2l 3, cr15, [r8, #-692] @ 0xfffffd4c │ │ │ │ andcs r4, r0, #3145728 @ 0x300000 │ │ │ │ sbcsvs r2, sl, r1 │ │ │ │ @@ -24706,15 +24706,15 @@ │ │ │ │ tstpeq r8, r4, lsl #2 @ p-variant is OBSOLETE │ │ │ │ @ instruction: 0xf7ea0092 │ │ │ │ strdcs pc, [r0], -fp │ │ │ │ movwcs r2, #256 @ 0x100 │ │ │ │ smlabteq r6, r4, r9, lr │ │ │ │ andcs r6, r1, r3, ror #2 │ │ │ │ ldclt 0, cr11, [r0, #-20]! @ 0xffffffec │ │ │ │ - rsbseq r4, fp, r0, lsr #19 │ │ │ │ + rsbseq r4, fp, r8, lsr #19 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl feb81c08 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ bmi 9ae990 │ │ │ │ blmi 9d6c24 │ │ │ │ ldrbtmi r4, [sl], #-1541 @ 0xfffff9fb │ │ │ │ strmi r4, [lr], -r8, lsl #12 │ │ │ │ @@ -24751,15 +24751,15 @@ │ │ │ │ subsmi r9, sl, r3, lsl #22 │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ andcs sp, r1, r2, lsl #2 │ │ │ │ ldcllt 0, cr11, [r0, #-16]! │ │ │ │ cdp 7, 4, cr15, cr4, cr6, {7} │ │ │ │ strdeq r3, [r7], sl │ │ │ │ @ instruction: 0x000011b8 │ │ │ │ - rsbseq r4, fp, r0, asr #18 │ │ │ │ + rsbseq r4, fp, r8, asr #18 │ │ │ │ addeq r3, r7, r2, lsl #31 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ blhi 465f78 │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ cdpeq 8, 8, cr15, cr0, cr12, {6} │ │ │ │ @ instruction: 0xf8df4604 │ │ │ │ @@ -25043,34 +25043,34 @@ │ │ │ │ movwcs r9, #4895 @ 0x131f │ │ │ │ tstls fp, #28, 10 @ 0x7000000 │ │ │ │ tstls sl, #47104 @ 0xb800 │ │ │ │ svclt 0x0000e035 │ │ │ │ ... │ │ │ │ addeq r3, r7, r8, lsr pc │ │ │ │ @ instruction: 0x000011b8 │ │ │ │ - ldrhteq r2, [fp], #-228 @ 0xffffff1c │ │ │ │ - rsbseq r4, fp, lr, ror #16 │ │ │ │ - ldrsbteq fp, [fp], #-40 @ 0xffffffd8 │ │ │ │ + ldrhteq r2, [fp], #-236 @ 0xffffff14 │ │ │ │ + rsbseq r4, fp, r6, ror r8 │ │ │ │ + rsbseq fp, fp, r0, ror #5 │ │ │ │ addeq r3, r7, r2, ror #29 │ │ │ │ - rsbseq r4, fp, lr, lsl r8 │ │ │ │ - rsbseq fp, fp, sl, lsl #5 │ │ │ │ - ldrhteq r4, [fp], #-124 @ 0xffffff84 │ │ │ │ - ldrshteq r4, [fp], #-98 @ 0xffffff9e │ │ │ │ - rsbseq r2, fp, r8, lsl #26 │ │ │ │ - rsbseq r4, fp, r6, asr #13 │ │ │ │ - rsbseq fp, fp, r2, lsr r1 │ │ │ │ - rsbseq r4, fp, ip, lsr #13 │ │ │ │ - rsbseq fp, fp, r8, lsl r1 │ │ │ │ - @ instruction: 0x007b4692 │ │ │ │ - ldrshteq fp, [fp], #-14 │ │ │ │ - rsbseq r4, fp, r8, lsl r5 │ │ │ │ - rsbseq sl, fp, r4, lsl #31 │ │ │ │ - rsbseq r4, fp, r6, asr #9 │ │ │ │ - @ instruction: 0x007b4490 │ │ │ │ - @ instruction: 0x007b4490 │ │ │ │ + rsbseq r4, fp, r6, lsr #16 │ │ │ │ + @ instruction: 0x007bb292 │ │ │ │ + rsbseq r4, fp, r4, asr #15 │ │ │ │ + ldrshteq r4, [fp], #-106 @ 0xffffff96 │ │ │ │ + rsbseq r2, fp, r0, lsl sp │ │ │ │ + rsbseq r4, fp, lr, asr #13 │ │ │ │ + rsbseq fp, fp, sl, lsr r1 │ │ │ │ + ldrhteq r4, [fp], #-100 @ 0xffffff9c │ │ │ │ + rsbseq fp, fp, r0, lsr #2 │ │ │ │ + @ instruction: 0x007b469a │ │ │ │ + rsbseq fp, fp, r6, lsl #2 │ │ │ │ + rsbseq r4, fp, r0, lsr #10 │ │ │ │ + rsbseq sl, fp, ip, lsl #31 │ │ │ │ + rsbseq r4, fp, lr, asr #9 │ │ │ │ + @ instruction: 0x007b4498 │ │ │ │ + @ instruction: 0x007b4498 │ │ │ │ strbmi r1, [pc, #-3195] @ 2a31d │ │ │ │ cmnphi r5, r0 @ p-variant is OBSOLETE │ │ │ │ @ instruction: 0xf858461f │ │ │ │ @ instruction: 0xf8966f04 │ │ │ │ @ instruction: 0xf0033181 │ │ │ │ bcs 52b81c │ │ │ │ @ instruction: 0xf896d1f2 │ │ │ │ @@ -25346,18 +25346,18 @@ │ │ │ │ blx 466fac │ │ │ │ mrc 15, 5, fp, cr0, cr8, {5} │ │ │ │ addsmi r7, lr, #64, 22 @ 0x10000 │ │ │ │ blvc 226cdc │ │ │ │ blge 1226eb8 │ │ │ │ @ instruction: 0xe68cdbb9 │ │ │ │ ... │ │ │ │ - rsbseq r4, fp, lr, ror #1 │ │ │ │ - rsbseq r4, fp, ip, ror #1 │ │ │ │ - rsbseq r4, fp, lr, ror r0 │ │ │ │ - rsbseq sl, fp, sl, ror #21 │ │ │ │ + ldrshteq r4, [fp], #-6 │ │ │ │ + ldrshteq r4, [fp], #-4 │ │ │ │ + rsbseq r4, fp, r6, lsl #1 │ │ │ │ + ldrshteq sl, [fp], #-162 @ 0xffffff5e │ │ │ │ tstls r4, #32, 12 @ 0x2000000 │ │ │ │ vsra.s32 d31, d5, #6 │ │ │ │ cdp 8, 3, cr6, cr8, cr2, {3} │ │ │ │ @ instruction: 0xf5020b40 │ │ │ │ ldc 2, cr6, [r2, #-704] @ 0xfffffd40 │ │ │ │ vmov.f64 d7, #18 @ 0x40900000 4.5 │ │ │ │ vcmp.f64 d7, d7 │ │ │ │ @@ -25470,15 +25470,15 @@ │ │ │ │ cmnpcc r9, r0, asr #4 @ p-variant is OBSOLETE │ │ │ │ andcc r4, ip, r8, ror r4 │ │ │ │ blx 1669596 │ │ │ │ ldrbeq pc, [r4, #-2271]! @ 0xfffff721 @ │ │ │ │ ldrbtmi r4, [r8], #-1585 @ 0xfffff9cf │ │ │ │ ldc2 7, cr15, [r2], {236} @ 0xec │ │ │ │ blt fe6a95f0 │ │ │ │ - blvc 866c6c │ │ │ │ + blvc 866c6c │ │ │ │ cdp 6, 11, cr4, cr4, cr0, {1} │ │ │ │ vsqrt.f64 d24, d7 │ │ │ │ mrc 10, 5, APSR_nzcv, cr4, cr0, {0} │ │ │ │ svclt 0x00b49bc7 │ │ │ │ blne 12270cc │ │ │ │ blne 12670d0 │ │ │ │ blx 4671d8 │ │ │ │ @@ -25807,83 +25807,83 @@ │ │ │ │ @ instruction: 0x11a3f240 │ │ │ │ andcc r4, ip, r8, ror r4 │ │ │ │ @ instruction: 0xf8b6f7ec │ │ │ │ ldrtmi r4, [r1], -r8, asr #16 │ │ │ │ @ instruction: 0xf7ec4478 │ │ │ │ strb pc, [pc, #-2417] @ 2b1c3 @ │ │ │ │ ... │ │ │ │ - rsbseq r3, fp, lr, ror lr │ │ │ │ - rsbseq sl, fp, r8, ror #17 │ │ │ │ - rsbseq r3, fp, r0, lsr #29 │ │ │ │ - ldrshteq r3, [fp], #-210 @ 0xffffff2e │ │ │ │ - rsbseq sl, fp, ip, asr r8 │ │ │ │ - rsbseq r3, fp, r0, asr #27 │ │ │ │ - rsbseq sl, fp, sl, lsr #16 │ │ │ │ - rsbseq r3, fp, r4, lsr #27 │ │ │ │ - rsbseq sl, fp, lr, lsl #16 │ │ │ │ - ldrhteq r3, [fp], #-202 @ 0xffffff36 │ │ │ │ - rsbseq r3, fp, r8, asr ip │ │ │ │ - rsbseq sl, fp, r2, asr #13 │ │ │ │ - rsbseq r3, fp, r4, lsr #24 │ │ │ │ - rsbseq sl, fp, lr, lsl #13 │ │ │ │ + rsbseq r3, fp, r6, lsl #29 │ │ │ │ + ldrshteq sl, [fp], #-128 @ 0xffffff80 │ │ │ │ + rsbseq r3, fp, r8, lsr #29 │ │ │ │ + ldrshteq r3, [fp], #-218 @ 0xffffff26 │ │ │ │ + rsbseq sl, fp, r4, ror #16 │ │ │ │ + rsbseq r3, fp, r8, asr #27 │ │ │ │ + rsbseq sl, fp, r2, lsr r8 │ │ │ │ + rsbseq r3, fp, ip, lsr #27 │ │ │ │ + rsbseq sl, fp, r6, lsl r8 │ │ │ │ + rsbseq r3, fp, r2, asr #25 │ │ │ │ + rsbseq r3, fp, r0, ror #24 │ │ │ │ + rsbseq sl, fp, sl, asr #13 │ │ │ │ rsbseq r3, fp, ip, lsr #24 │ │ │ │ - rsbseq r3, fp, r0, asr #23 │ │ │ │ - rsbseq sl, fp, ip, lsr #12 │ │ │ │ - rsbseq r3, fp, r6, lsr #23 │ │ │ │ - rsbseq sl, fp, r0, lsl r6 │ │ │ │ - rsbseq r3, fp, r2, ror fp │ │ │ │ - ldrsbteq sl, [fp], #-92 @ 0xffffffa4 │ │ │ │ - rsbseq r3, fp, ip, lsr fp │ │ │ │ - rsbseq sl, fp, r8, lsr #11 │ │ │ │ - rsbseq r3, fp, ip, lsl #22 │ │ │ │ - rsbseq sl, fp, r8, ror r5 │ │ │ │ - ldrshteq r3, [fp], #-162 @ 0xffffff5e │ │ │ │ - rsbseq sl, fp, ip, asr r5 │ │ │ │ - rsbseq r3, fp, r2, asr #21 │ │ │ │ - rsbseq sl, fp, lr, lsr #10 │ │ │ │ - rsbseq r3, fp, sl, lsr #21 │ │ │ │ - rsbseq sl, fp, r4, lsl r5 │ │ │ │ - rsbseq r3, fp, lr, lsl #21 │ │ │ │ - ldrshteq sl, [fp], #-72 @ 0xffffffb8 │ │ │ │ - rsbseq r3, fp, r2, ror sl │ │ │ │ - ldrsbteq sl, [fp], #-78 @ 0xffffffb2 │ │ │ │ - rsbseq r3, fp, r8, asr sl │ │ │ │ - rsbseq sl, fp, r4, asr #9 │ │ │ │ - rsbseq r3, fp, sl, lsr #20 │ │ │ │ - @ instruction: 0x007ba496 │ │ │ │ - rsbseq r3, fp, lr, lsl #20 │ │ │ │ - rsbseq sl, fp, sl, ror r4 │ │ │ │ - ldrshteq r3, [fp], #-148 @ 0xffffff6c │ │ │ │ - rsbseq sl, fp, r0, ror #8 │ │ │ │ - ldrsbteq r3, [fp], #-154 @ 0xffffff66 │ │ │ │ - rsbseq sl, fp, r6, asr #8 │ │ │ │ - rsbseq r3, fp, r0, asr #19 │ │ │ │ - rsbseq sl, fp, ip, lsr #8 │ │ │ │ - rsbseq r3, fp, r4, lsr #19 │ │ │ │ - rsbseq sl, fp, r0, lsl r4 │ │ │ │ - rsbseq r3, fp, sl, lsl #19 │ │ │ │ - ldrshteq sl, [fp], #-54 @ 0xffffffca │ │ │ │ - rsbseq r3, fp, r0, ror r9 │ │ │ │ - ldrsbteq sl, [fp], #-60 @ 0xffffffc4 │ │ │ │ - rsbseq r3, fp, r6, asr r9 │ │ │ │ - rsbseq sl, fp, r2, asr #7 │ │ │ │ - rsbseq r3, fp, ip, lsr r9 │ │ │ │ - rsbseq sl, fp, r8, lsr #7 │ │ │ │ - rsbseq r3, fp, lr, lsl #18 │ │ │ │ - rsbseq sl, fp, sl, ror r3 │ │ │ │ - ldrshteq r3, [fp], #-130 @ 0xffffff7e │ │ │ │ - rsbseq sl, fp, lr, asr r3 │ │ │ │ - rsbseq r3, fp, r8, asr #17 │ │ │ │ - rsbseq sl, fp, r4, lsr r3 │ │ │ │ - @ instruction: 0x007b389e │ │ │ │ - rsbseq sl, fp, sl, lsl #6 │ │ │ │ - rsbseq r3, fp, r4, lsl #17 │ │ │ │ - ldrshteq sl, [fp], #-32 @ 0xffffffe0 │ │ │ │ - rsbseq r3, fp, r0, ror #16 │ │ │ │ - rsbseq sl, fp, ip, asr #5 │ │ │ │ + @ instruction: 0x007ba696 │ │ │ │ + rsbseq r3, fp, r4, lsr ip │ │ │ │ + rsbseq r3, fp, r8, asr #23 │ │ │ │ + rsbseq sl, fp, r4, lsr r6 │ │ │ │ + rsbseq r3, fp, lr, lsr #23 │ │ │ │ + rsbseq sl, fp, r8, lsl r6 │ │ │ │ + rsbseq r3, fp, sl, ror fp │ │ │ │ + rsbseq sl, fp, r4, ror #11 │ │ │ │ + rsbseq r3, fp, r4, asr #22 │ │ │ │ + ldrhteq sl, [fp], #-80 @ 0xffffffb0 │ │ │ │ + rsbseq r3, fp, r4, lsl fp │ │ │ │ + rsbseq sl, fp, r0, lsl #11 │ │ │ │ + ldrshteq r3, [fp], #-170 @ 0xffffff56 │ │ │ │ + rsbseq sl, fp, r4, ror #10 │ │ │ │ + rsbseq r3, fp, sl, asr #21 │ │ │ │ + rsbseq sl, fp, r6, lsr r5 │ │ │ │ + ldrhteq r3, [fp], #-162 @ 0xffffff5e │ │ │ │ + rsbseq sl, fp, ip, lsl r5 │ │ │ │ + @ instruction: 0x007b3a96 │ │ │ │ + rsbseq sl, fp, r0, lsl #10 │ │ │ │ + rsbseq r3, fp, sl, ror sl │ │ │ │ + rsbseq sl, fp, r6, ror #9 │ │ │ │ + rsbseq r3, fp, r0, ror #20 │ │ │ │ + rsbseq sl, fp, ip, asr #9 │ │ │ │ + rsbseq r3, fp, r2, lsr sl │ │ │ │ + @ instruction: 0x007ba49e │ │ │ │ + rsbseq r3, fp, r6, lsl sl │ │ │ │ + rsbseq sl, fp, r2, lsl #9 │ │ │ │ + ldrshteq r3, [fp], #-156 @ 0xffffff64 │ │ │ │ + rsbseq sl, fp, r8, ror #8 │ │ │ │ + rsbseq r3, fp, r2, ror #19 │ │ │ │ + rsbseq sl, fp, lr, asr #8 │ │ │ │ + rsbseq r3, fp, r8, asr #19 │ │ │ │ + rsbseq sl, fp, r4, lsr r4 │ │ │ │ + rsbseq r3, fp, ip, lsr #19 │ │ │ │ + rsbseq sl, fp, r8, lsl r4 │ │ │ │ + @ instruction: 0x007b3992 │ │ │ │ + ldrshteq sl, [fp], #-62 @ 0xffffffc2 │ │ │ │ + rsbseq r3, fp, r8, ror r9 │ │ │ │ + rsbseq sl, fp, r4, ror #7 │ │ │ │ + rsbseq r3, fp, lr, asr r9 │ │ │ │ + rsbseq sl, fp, sl, asr #7 │ │ │ │ + rsbseq r3, fp, r4, asr #18 │ │ │ │ + ldrhteq sl, [fp], #-48 @ 0xffffffd0 │ │ │ │ + rsbseq r3, fp, r6, lsl r9 │ │ │ │ + rsbseq sl, fp, r2, lsl #7 │ │ │ │ + ldrshteq r3, [fp], #-138 @ 0xffffff76 │ │ │ │ + rsbseq sl, fp, r6, ror #6 │ │ │ │ + ldrsbteq r3, [fp], #-128 @ 0xffffff80 │ │ │ │ + rsbseq sl, fp, ip, lsr r3 │ │ │ │ + rsbseq r3, fp, r6, lsr #17 │ │ │ │ + rsbseq sl, fp, r2, lsl r3 │ │ │ │ + rsbseq r3, fp, ip, lsl #17 │ │ │ │ + ldrshteq sl, [fp], #-40 @ 0xffffffd8 │ │ │ │ + rsbseq r3, fp, r8, ror #16 │ │ │ │ + ldrsbteq sl, [fp], #-36 @ 0xffffffdc │ │ │ │ vst2.8 {d20-d21}, [pc :128], r9 │ │ │ │ ldrbtmi r7, [r8], #-425 @ 0xfffffe57 │ │ │ │ @ instruction: 0xf7ec300c │ │ │ │ stmdami r7!, {r0, r1, r3, r4, fp, ip, sp, lr, pc} │ │ │ │ ldrbtmi r4, [r8], #-1585 @ 0xfffff9cf │ │ │ │ @ instruction: 0xf8d6f7ec │ │ │ │ stmdami r5!, {r2, r4, r5, r7, sl, sp, lr, pc} │ │ │ │ @@ -25918,24 +25918,24 @@ │ │ │ │ vadd.i8 d20, d0, d14 │ │ │ │ ldrbtmi r3, [r8], #-481 @ 0xfffffe1f │ │ │ │ @ instruction: 0xf7eb300c │ │ │ │ stmdami ip, {r0, r2, r4, r6, r7, r8, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ ldrbtmi r4, [r8], #-1585 @ 0xfffff9cf │ │ │ │ @ instruction: 0xf890f7ec │ │ │ │ svclt 0x0017f7fe │ │ │ │ - rsbseq r3, fp, sl, lsr #14 │ │ │ │ - @ instruction: 0x007ba196 │ │ │ │ - rsbseq r3, fp, lr, lsl #14 │ │ │ │ - rsbseq sl, fp, r8, ror r1 │ │ │ │ - rsbseq r3, fp, r4, ror #13 │ │ │ │ - rsbseq sl, fp, r0, asr r1 │ │ │ │ - rsbseq r3, fp, r8, asr #13 │ │ │ │ - rsbseq sl, fp, r4, lsr r1 │ │ │ │ - @ instruction: 0x007b369e │ │ │ │ - rsbseq sl, fp, sl, lsl #2 │ │ │ │ + rsbseq r3, fp, r2, lsr r7 │ │ │ │ + @ instruction: 0x007ba19e │ │ │ │ + rsbseq r3, fp, r6, lsl r7 │ │ │ │ + rsbseq sl, fp, r0, lsl #3 │ │ │ │ + rsbseq r3, fp, ip, ror #13 │ │ │ │ + rsbseq sl, fp, r8, asr r1 │ │ │ │ + ldrsbteq r3, [fp], #-96 @ 0xffffffa0 │ │ │ │ + rsbseq sl, fp, ip, lsr r1 │ │ │ │ + rsbseq r3, fp, r6, lsr #13 │ │ │ │ + rsbseq sl, fp, r2, lsl r1 │ │ │ │ mvnsmi lr, #737280 @ 0xb4000 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00b0f8cc │ │ │ │ umulllt r4, sp, r9, sl │ │ │ │ @ instruction: 0x46074b99 │ │ │ │ ldmpl r3, {r1, r3, r4, r5, r6, sl, lr}^ │ │ │ │ @@ -26088,49 +26088,49 @@ │ │ │ │ stmdami r8!, {r0, r1, r2, r7, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ ldrbtmi r4, [r8], #-1569 @ 0xfffff9df │ │ │ │ @ instruction: 0xff42f7eb │ │ │ │ @ instruction: 0xf7e5e715 │ │ │ │ svclt 0x0000ebce │ │ │ │ ldrdeq r2, [r7], r8 │ │ │ │ @ instruction: 0x000011b8 │ │ │ │ - rsbseq r3, fp, r0, lsl r6 │ │ │ │ - rsbseq r0, sp, r2, asr #32 │ │ │ │ - rsbseq r3, fp, r6, ror #12 │ │ │ │ + rsbseq r3, fp, r8, lsl r6 │ │ │ │ + rsbseq r0, sp, sl, asr #32 │ │ │ │ + rsbseq r3, fp, lr, ror #12 │ │ │ │ andeq r0, r0, pc, lsl #5 │ │ │ │ - ldrsbteq r3, [fp], #-84 @ 0xffffffac │ │ │ │ - rsbseq sl, fp, r0, asr #32 │ │ │ │ + ldrsbteq r3, [fp], #-92 @ 0xffffffa4 │ │ │ │ + rsbseq sl, fp, r8, asr #32 │ │ │ │ addeq r2, r7, lr, asr #24 │ │ │ │ - @ instruction: 0x007b359e │ │ │ │ - rsbseq sl, fp, sl │ │ │ │ + rsbseq r3, fp, r6, lsr #11 │ │ │ │ + rsbseq sl, fp, r2, lsl r0 │ │ │ │ @ instruction: 0xffffec01 │ │ │ │ @ instruction: 0xffffeb63 │ │ │ │ - rsbseq r3, fp, r0, ror #10 │ │ │ │ - rsbseq r9, fp, ip, asr #31 │ │ │ │ - rsbseq r3, fp, r6, asr #10 │ │ │ │ - ldrhteq r9, [fp], #-242 @ 0xffffff0e │ │ │ │ + rsbseq r3, fp, r8, ror #10 │ │ │ │ + ldrsbteq r9, [fp], #-244 @ 0xffffff0c │ │ │ │ + rsbseq r3, fp, lr, asr #10 │ │ │ │ + ldrhteq r9, [fp], #-250 @ 0xffffff06 │ │ │ │ @ instruction: 0xffffeb3d │ │ │ │ @ instruction: 0xffffec4f │ │ │ │ - rsbseq r3, fp, r8, lsl #10 │ │ │ │ - rsbseq r9, fp, r4, ror pc │ │ │ │ - rsbseq r3, fp, lr, ror #9 │ │ │ │ - rsbseq r9, fp, sl, asr pc │ │ │ │ - rsbseq r1, fp, r8, ror #20 │ │ │ │ - rsbseq r3, fp, sl, ror r5 │ │ │ │ - rsbseq r3, fp, r4, lsr #9 │ │ │ │ - rsbseq r9, fp, r0, lsl pc │ │ │ │ - rsbseq r3, fp, r6, asr r5 │ │ │ │ - ldrsbteq r3, [fp], #-86 @ 0xffffffaa │ │ │ │ - rsbseq r3, fp, lr, asr r4 │ │ │ │ - rsbseq r9, fp, sl, asr #29 │ │ │ │ - rsbseq r3, fp, r0, asr #8 │ │ │ │ - rsbseq r9, fp, sl, lsr #29 │ │ │ │ - @ instruction: 0x007b359c │ │ │ │ - rsbseq r3, fp, sl, lsl #12 │ │ │ │ - rsbseq r3, fp, r2, lsl #8 │ │ │ │ - rsbseq r9, fp, lr, ror #28 │ │ │ │ + rsbseq r3, fp, r0, lsl r5 │ │ │ │ + rsbseq r9, fp, ip, ror pc │ │ │ │ + ldrshteq r3, [fp], #-70 @ 0xffffffba │ │ │ │ + rsbseq r9, fp, r2, ror #30 │ │ │ │ + rsbseq r1, fp, r0, ror sl │ │ │ │ + rsbseq r3, fp, r2, lsl #11 │ │ │ │ + rsbseq r3, fp, ip, lsr #9 │ │ │ │ + rsbseq r9, fp, r8, lsl pc │ │ │ │ + rsbseq r3, fp, lr, asr r5 │ │ │ │ + ldrsbteq r3, [fp], #-94 @ 0xffffffa2 │ │ │ │ + rsbseq r3, fp, r6, ror #8 │ │ │ │ + ldrsbteq r9, [fp], #-226 @ 0xffffff1e │ │ │ │ + rsbseq r3, fp, r8, asr #8 │ │ │ │ + ldrhteq r9, [fp], #-226 @ 0xffffff1e │ │ │ │ + rsbseq r3, fp, r4, lsr #11 │ │ │ │ + rsbseq r3, fp, r2, lsl r6 │ │ │ │ + rsbseq r3, fp, sl, lsl #8 │ │ │ │ + rsbseq r9, fp, r6, ror lr │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ bl feb83234 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strdlt r0, [r3], r0 @ │ │ │ │ mrc2 7, 3, pc, cr0, cr15, {7} │ │ │ │ stmdacs r1, {r0, r1, r9, sl, lr} │ │ │ │ ldrmi sp, [r8], -r2, lsl #2 │ │ │ │ @@ -26140,16 +26140,16 @@ │ │ │ │ andcc r4, ip, r8, ror r4 │ │ │ │ cdp2 7, 1, cr15, cr12, cr11, {7} │ │ │ │ stmdbls r1, {r0, r2, fp, lr} │ │ │ │ @ instruction: 0xf7eb4478 │ │ │ │ blls abbc4 │ │ │ │ andlt r4, r3, r8, lsl r6 │ │ │ │ svclt 0x0000bd00 │ │ │ │ - rsbseq r3, fp, ip, lsr #6 │ │ │ │ - @ instruction: 0x007b9d98 │ │ │ │ + rsbseq r3, fp, r4, lsr r3 │ │ │ │ + rsbseq r9, fp, r0, lsr #27 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x0090f8cc │ │ │ │ @ instruction: 0xb0934add │ │ │ │ pkhtbmi r4, sl, sp, asr #23 │ │ │ │ @ instruction: 0x4604447a │ │ │ │ @@ -26371,38 +26371,38 @@ │ │ │ │ ldmdami sp, {r0, r4, r6, sl, fp, ip, sp, lr, pc} │ │ │ │ mvnscc pc, pc, asr #32 │ │ │ │ @ instruction: 0xf7eb4478 │ │ │ │ ldr pc, [pc, -fp, lsl #26]! │ │ │ │ addeq r2, r7, r0, lsl #19 │ │ │ │ @ instruction: 0x000011b8 │ │ │ │ addeq r2, r7, ip, lsr r9 │ │ │ │ - @ instruction: 0x007b3494 │ │ │ │ - rsbseq r3, fp, r4, asr #8 │ │ │ │ - rsbseq r3, fp, r8, lsr #7 │ │ │ │ - rsbseq r3, fp, r8, lsr #6 │ │ │ │ - rsbseq r9, fp, lr, ror fp │ │ │ │ - rsbseq r3, fp, sl, lsl #6 │ │ │ │ - rsbseq r9, fp, r2, ror #22 │ │ │ │ - ldrshteq r3, [fp], #-32 @ 0xffffffe0 │ │ │ │ - rsbseq r9, fp, r8, asr #22 │ │ │ │ - rsbseq r3, fp, r6, ror r2 │ │ │ │ - rsbseq r9, fp, lr, asr #21 │ │ │ │ - rsbseq r3, fp, r0, ror #4 │ │ │ │ - rsbseq r3, fp, r0, lsr r2 │ │ │ │ - rsbseq r9, fp, r8, lsl #21 │ │ │ │ - rsbseq r3, fp, r6, lsl r2 │ │ │ │ - rsbseq r9, fp, lr, ror #20 │ │ │ │ - ldrshteq r3, [fp], #-30 @ 0xffffffe2 │ │ │ │ - rsbseq r9, fp, r4, asr sl │ │ │ │ - rsbseq r3, fp, r0, ror #3 │ │ │ │ - rsbseq r9, fp, r8, lsr sl │ │ │ │ - rsbseq r3, fp, r8, asr #3 │ │ │ │ - rsbseq r9, fp, lr, lsl sl │ │ │ │ - rsbseq r3, fp, sl, lsr #3 │ │ │ │ - rsbseq r9, fp, r0, lsl #20 │ │ │ │ + @ instruction: 0x007b349c │ │ │ │ + rsbseq r3, fp, ip, asr #8 │ │ │ │ + ldrhteq r3, [fp], #-48 @ 0xffffffd0 │ │ │ │ + rsbseq r3, fp, r0, lsr r3 │ │ │ │ + rsbseq r9, fp, r6, lsl #23 │ │ │ │ + rsbseq r3, fp, r2, lsl r3 │ │ │ │ + rsbseq r9, fp, sl, ror #22 │ │ │ │ + ldrshteq r3, [fp], #-40 @ 0xffffffd8 │ │ │ │ + rsbseq r9, fp, r0, asr fp │ │ │ │ + rsbseq r3, fp, lr, ror r2 │ │ │ │ + ldrsbteq r9, [fp], #-166 @ 0xffffff5a │ │ │ │ + rsbseq r3, fp, r8, ror #4 │ │ │ │ + rsbseq r3, fp, r8, lsr r2 │ │ │ │ + @ instruction: 0x007b9a90 │ │ │ │ + rsbseq r3, fp, lr, lsl r2 │ │ │ │ + rsbseq r9, fp, r6, ror sl │ │ │ │ + rsbseq r3, fp, r6, lsl #4 │ │ │ │ + rsbseq r9, fp, ip, asr sl │ │ │ │ + rsbseq r3, fp, r8, ror #3 │ │ │ │ + rsbseq r9, fp, r0, asr #20 │ │ │ │ + ldrsbteq r3, [fp], #-16 │ │ │ │ + rsbseq r9, fp, r6, lsr #20 │ │ │ │ + ldrhteq r3, [fp], #-18 @ 0xffffffee │ │ │ │ + rsbseq r9, fp, r8, lsl #20 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl feb83674 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldrmi r0, [sl], -r8, ror #31 │ │ │ │ ldrmi fp, [sp], -r3, lsl #1 │ │ │ │ strmi r2, [r4], -r1, lsl #6 │ │ │ │ @ instruction: 0xf1136013 │ │ │ │ @@ -26421,16 +26421,16 @@ │ │ │ │ stmdami r6, {r0, r1, r2, r3, r6, r8, ip} │ │ │ │ andcc r4, ip, r8, ror r4 │ │ │ │ blx ffa6a472 │ │ │ │ stmdbls r1, {r2, fp, lr} │ │ │ │ @ instruction: 0xf7eb4478 │ │ │ │ blls ab75c │ │ │ │ svclt 0x0000e7dd │ │ │ │ - ldrsbteq r3, [fp], #-8 │ │ │ │ - rsbseq r9, fp, r0, lsr r9 │ │ │ │ + rsbseq r3, fp, r0, ror #1 │ │ │ │ + rsbseq r9, fp, r8, lsr r9 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl feb836e4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldrmi r0, [sl], -r8, ror #31 │ │ │ │ ldrmi fp, [sp], -r3, lsl #1 │ │ │ │ strmi r2, [r4], -r1, lsl #6 │ │ │ │ @ instruction: 0xf1136013 │ │ │ │ @@ -26449,16 +26449,16 @@ │ │ │ │ stmdami r6, {r1, r2, r3, r4, r7, r8, ip, sp, lr} │ │ │ │ andcc r4, ip, r8, ror r4 │ │ │ │ blx fec6a4e2 │ │ │ │ stmdbls r1, {r2, fp, lr} │ │ │ │ @ instruction: 0xf7eb4478 │ │ │ │ blls ab6ec │ │ │ │ svclt 0x0000e7dd │ │ │ │ - rsbseq r3, fp, r8, rrx │ │ │ │ - rsbseq r9, fp, r0, asr #17 │ │ │ │ + rsbseq r3, fp, r0, ror r0 │ │ │ │ + rsbseq r9, fp, r8, asr #17 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl feb83754 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ stmdbmi r7!, {r4, r5, r7, r8, r9, sl, fp}^ │ │ │ │ bmi 19fdfd0 │ │ │ │ ldrbtmi fp, [r9], #-144 @ 0xffffff70 │ │ │ │ movwcs r4, #5662 @ 0x161e │ │ │ │ @@ -26561,26 +26561,26 @@ │ │ │ │ stmdbls r5, {r0, r4, fp, lr} │ │ │ │ @ instruction: 0xf7eb4478 │ │ │ │ blls 1ab538 │ │ │ │ svclt 0x0000e744 │ │ │ │ addeq r2, r7, lr, lsr #9 │ │ │ │ @ instruction: 0x000011b8 │ │ │ │ addeq r2, r7, ip, lsl #9 │ │ │ │ - rsbseq r3, fp, r0, lsr #32 │ │ │ │ - rsbseq r2, fp, lr, asr #31 │ │ │ │ - rsbseq r9, fp, r6, lsr #16 │ │ │ │ - rsbseq r3, fp, r6, lsl r0 │ │ │ │ - rsbseq r2, fp, r2, lsl #31 │ │ │ │ - ldrsbteq r9, [fp], #-122 @ 0xffffff86 │ │ │ │ - rsbseq r2, fp, r4, ror #30 │ │ │ │ - ldrhteq r9, [fp], #-124 @ 0xffffff84 │ │ │ │ - ldrsbteq r2, [fp], #-230 @ 0xffffff1a │ │ │ │ - rsbseq r9, fp, lr, lsr #14 │ │ │ │ - ldrhteq r2, [fp], #-228 @ 0xffffff1c │ │ │ │ - rsbseq r9, fp, ip, lsl #14 │ │ │ │ + rsbseq r3, fp, r8, lsr #32 │ │ │ │ + ldrsbteq r2, [fp], #-246 @ 0xffffff0a │ │ │ │ + rsbseq r9, fp, lr, lsr #16 │ │ │ │ + rsbseq r3, fp, lr, lsl r0 │ │ │ │ + rsbseq r2, fp, sl, lsl #31 │ │ │ │ + rsbseq r9, fp, r2, ror #15 │ │ │ │ + rsbseq r2, fp, ip, ror #30 │ │ │ │ + rsbseq r9, fp, r4, asr #15 │ │ │ │ + ldrsbteq r2, [fp], #-238 @ 0xffffff12 │ │ │ │ + rsbseq r9, fp, r6, lsr r7 │ │ │ │ + ldrhteq r2, [fp], #-236 @ 0xffffff14 │ │ │ │ + rsbseq r9, fp, r4, lsl r7 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl feb8393c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldrdlt r0, [r7], r8 │ │ │ │ teqpgt ip, pc @ @ p-variant is OBSOLETE │ │ │ │ ldrbtcc pc, [pc], #79 @ 2c74c @ │ │ │ │ ldrbtmi r2, [ip], #256 @ 0x100 │ │ │ │ @@ -26658,34 +26658,34 @@ │ │ │ │ @ instruction: 0xf7eb300c │ │ │ │ ldmdami r8, {r0, r4, r9, fp, ip, sp, lr, pc} │ │ │ │ ldrbtmi r4, [r8], #-1569 @ 0xfffff9df │ │ │ │ blx ff36a828 │ │ │ │ @ instruction: 0xf7e4e78f │ │ │ │ svclt 0x0000ef58 │ │ │ │ addeq r2, r7, r2, asr #5 │ │ │ │ - ldrhteq r2, [fp], #-228 @ 0xffffff1c │ │ │ │ + ldrhteq r2, [fp], #-236 @ 0xffffff14 │ │ │ │ @ instruction: 0x000011b8 │ │ │ │ - rsbseq r2, fp, sl, asr #29 │ │ │ │ - rsbseq r2, fp, r8, lsl #28 │ │ │ │ - rsbseq r9, fp, r0, ror #12 │ │ │ │ - ldrshteq r2, [fp], #-210 @ 0xffffff2e │ │ │ │ - rsbseq r9, fp, sl, asr #12 │ │ │ │ + ldrsbteq r2, [fp], #-226 @ 0xffffff1e │ │ │ │ + rsbseq r2, fp, r0, lsl lr │ │ │ │ + rsbseq r9, fp, r8, ror #12 │ │ │ │ + ldrshteq r2, [fp], #-218 @ 0xffffff26 │ │ │ │ + rsbseq r9, fp, r2, asr r6 │ │ │ │ addeq r2, r7, r8, asr r2 │ │ │ │ @ instruction: 0xffffff5d │ │ │ │ - rsbseq r2, fp, lr, lsr #27 │ │ │ │ - rsbseq r9, fp, r6, lsl #12 │ │ │ │ + ldrhteq r2, [fp], #-214 @ 0xffffff2a │ │ │ │ + rsbseq r9, fp, lr, lsl #12 │ │ │ │ @ instruction: 0xfffffd49 │ │ │ │ @ instruction: 0xfffffcc7 │ │ │ │ - rsbseq r2, fp, r0, ror sp │ │ │ │ - rsbseq r9, fp, r8, asr #11 │ │ │ │ - rsbseq r2, fp, r6, asr sp │ │ │ │ - rsbseq r9, fp, lr, lsr #11 │ │ │ │ + rsbseq r2, fp, r8, ror sp │ │ │ │ + ldrsbteq r9, [fp], #-80 @ 0xffffffb0 │ │ │ │ + rsbseq r2, fp, lr, asr sp │ │ │ │ + ldrhteq r9, [fp], #-86 @ 0xffffffaa │ │ │ │ @ instruction: 0xfffffc11 │ │ │ │ - rsbseq r2, fp, sl, lsr #26 │ │ │ │ - rsbseq r9, fp, r2, lsl #11 │ │ │ │ + rsbseq r2, fp, r2, lsr sp │ │ │ │ + rsbseq r9, fp, sl, lsl #11 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl feb83ae0 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldrdlt r0, [r7], r8 │ │ │ │ ldrdgt pc, [r4, -pc]! @ │ │ │ │ ldrbtcc pc, [pc], #79 @ 2c8f0 @ │ │ │ │ ldrbtmi r2, [ip], #256 @ 0x100 │ │ │ │ @@ -26757,32 +26757,32 @@ │ │ │ │ andcc r4, ip, r8, ror r4 │ │ │ │ @ instruction: 0xf94af7eb │ │ │ │ @ instruction: 0x46214815 │ │ │ │ @ instruction: 0xf7eb4478 │ │ │ │ ldr pc, [sl, r5, lsl #20] │ │ │ │ cdp 7, 9, cr15, cr0, cr4, {7} │ │ │ │ addeq r2, r7, lr, lsl r1 │ │ │ │ - rsbseq r2, fp, r0, lsl sp │ │ │ │ + rsbseq r2, fp, r8, lsl sp │ │ │ │ @ instruction: 0x000011b8 │ │ │ │ - rsbseq r2, fp, r6, lsr #26 │ │ │ │ - rsbseq r2, fp, r4, ror #24 │ │ │ │ - ldrhteq r9, [fp], #-76 @ 0xffffffb4 │ │ │ │ + rsbseq r2, fp, lr, lsr #26 │ │ │ │ + rsbseq r2, fp, ip, ror #24 │ │ │ │ + rsbseq r9, fp, r4, asr #9 │ │ │ │ addeq r2, r7, sl, asr #1 │ │ │ │ @ instruction: 0xfffffdcf │ │ │ │ - rsbseq r2, fp, r0, lsr #24 │ │ │ │ - rsbseq r9, fp, r8, ror r4 │ │ │ │ + rsbseq r2, fp, r8, lsr #24 │ │ │ │ + rsbseq r9, fp, r0, lsl #9 │ │ │ │ @ instruction: 0xfffffbbb │ │ │ │ @ instruction: 0xfffffb39 │ │ │ │ - rsbseq r2, fp, r2, ror #23 │ │ │ │ - rsbseq r9, fp, sl, lsr r4 │ │ │ │ - rsbseq r2, fp, r8, asr #23 │ │ │ │ - rsbseq r9, fp, r0, lsr #8 │ │ │ │ + rsbseq r2, fp, sl, ror #23 │ │ │ │ + rsbseq r9, fp, r2, asr #8 │ │ │ │ + ldrsbteq r2, [fp], #-176 @ 0xffffff50 │ │ │ │ + rsbseq r9, fp, r8, lsr #8 │ │ │ │ @ instruction: 0xfffffa83 │ │ │ │ - @ instruction: 0x007b2b9c │ │ │ │ - ldrshteq r9, [fp], #-52 @ 0xffffffcc │ │ │ │ + rsbseq r2, fp, r4, lsr #23 │ │ │ │ + ldrshteq r9, [fp], #-60 @ 0xffffffc4 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ blhi 467f1c │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x0070f8cc │ │ │ │ strmi fp, [r4], -fp, lsl #1 │ │ │ │ mrc 6, 5, r4, cr0, cr11, {4} │ │ │ │ @@ -27415,20 +27415,20 @@ │ │ │ │ blcc 11e8f08 │ │ │ │ cdp 7, 11, cr14, cr4, cr9, {4} │ │ │ │ vsqrt.f64 d18, d6 │ │ │ │ svclt 0x00a8fa10 │ │ │ │ blvs 10e8f18 │ │ │ │ svclt 0x0000e769 │ │ │ │ ... │ │ │ │ - rsbseq r2, fp, r0, asr #14 │ │ │ │ - rsbseq r2, fp, lr, asr #14 │ │ │ │ - rsbseq r2, fp, r4, lsr r5 │ │ │ │ - ldrsbteq r8, [fp], #-200 @ 0xffffff38 │ │ │ │ - rsbseq r2, fp, sl, lsl r5 │ │ │ │ - ldrhteq r8, [fp], #-206 @ 0xffffff32 │ │ │ │ + rsbseq r2, fp, r8, asr #14 │ │ │ │ + rsbseq r2, fp, r6, asr r7 │ │ │ │ + rsbseq r2, fp, ip, lsr r5 │ │ │ │ + rsbseq r8, fp, r0, ror #25 │ │ │ │ + rsbseq r2, fp, r2, lsr #10 │ │ │ │ + rsbseq r8, fp, r6, asr #25 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ blhi 2e893c >::_M_default_append(unsigned int)@@Base+0x65d78> │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x0070f8cc │ │ │ │ umullslt r4, r1, ip, sp │ │ │ │ @ instruction: 0x46994c9c │ │ │ │ @@ -27586,25 +27586,25 @@ │ │ │ │ ... │ │ │ │ addge r9, r7, #46, 30 @ 0xb8 │ │ │ │ ldrbtpl r4, [sp], #-686 @ 0xfffffd52 │ │ │ │ addeq r1, r7, r8, ror r5 │ │ │ │ @ instruction: 0x000011b8 │ │ │ │ addeq r1, r7, sl, asr r5 │ │ │ │ addeq r1, r7, lr, lsr r5 │ │ │ │ - rsbseq r2, fp, sl, ror r1 │ │ │ │ + rsbseq r2, fp, r2, lsl #3 │ │ │ │ andeq r1, r0, r4, asr #8 │ │ │ │ - ldrshteq r1, [fp], #-244 @ 0xffffff0c │ │ │ │ - @ instruction: 0x007b8798 │ │ │ │ - rsbseq r2, fp, ip │ │ │ │ - rsbseq r1, fp, sl, lsr #31 │ │ │ │ - rsbseq r8, fp, ip, asr #14 │ │ │ │ - rsbseq r1, fp, ip, lsl #31 │ │ │ │ - rsbseq r8, fp, lr, lsr #14 │ │ │ │ - rsbseq r1, fp, ip, ror #30 │ │ │ │ - ldrhteq r1, [fp], #-250 @ 0xffffff06 │ │ │ │ + ldrshteq r1, [fp], #-252 @ 0xffffff04 │ │ │ │ + rsbseq r8, fp, r0, lsr #15 │ │ │ │ + rsbseq r2, fp, r4, lsl r0 │ │ │ │ + ldrhteq r1, [fp], #-242 @ 0xffffff0e │ │ │ │ + rsbseq r8, fp, r4, asr r7 │ │ │ │ + @ instruction: 0x007b1f94 │ │ │ │ + rsbseq r8, fp, r6, lsr r7 │ │ │ │ + rsbseq r1, fp, r4, ror pc │ │ │ │ + rsbseq r1, fp, r2, asr #31 │ │ │ │ mvnsmi lr, sp, lsr #18 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00a8f8cc │ │ │ │ @ instruction: 0x46984a74 │ │ │ │ addslt r4, r0, r4, ror fp │ │ │ │ @ instruction: 0x4605447a │ │ │ │ @@ -27719,26 +27719,26 @@ │ │ │ │ movwcs lr, #14252 @ 0x37ac │ │ │ │ andcc pc, r0, r8, asr #17 │ │ │ │ @ instruction: 0xf7e3e7a8 │ │ │ │ svclt 0x0000ef0c │ │ │ │ ... │ │ │ │ @ instruction: 0x008712b8 │ │ │ │ @ instruction: 0x000011b8 │ │ │ │ - ldrsbteq r1, [fp], #-228 @ 0xffffff1c │ │ │ │ - rsbseq r1, fp, lr, lsl lr │ │ │ │ - rsbseq r8, fp, r2, asr #11 │ │ │ │ + ldrsbteq r1, [fp], #-236 @ 0xffffff14 │ │ │ │ + rsbseq r1, fp, r6, lsr #28 │ │ │ │ + rsbseq r8, fp, sl, asr #11 │ │ │ │ addeq r1, r7, r4, lsr #3 │ │ │ │ - ldrhteq r1, [fp], #-220 @ 0xffffff24 │ │ │ │ - rsbseq r8, fp, r0, ror #10 │ │ │ │ - rsbseq r1, fp, r2, lsr #27 │ │ │ │ - rsbseq r8, fp, r6, asr #10 │ │ │ │ - rsbseq r1, fp, r6, lsl #27 │ │ │ │ - rsbseq r8, fp, sl, lsr #10 │ │ │ │ - rsbseq r1, fp, lr, asr #26 │ │ │ │ - ldrshteq r8, [fp], #-66 @ 0xffffffbe │ │ │ │ + rsbseq r1, fp, r4, asr #27 │ │ │ │ + rsbseq r8, fp, r8, ror #10 │ │ │ │ + rsbseq r1, fp, sl, lsr #27 │ │ │ │ + rsbseq r8, fp, lr, asr #10 │ │ │ │ + rsbseq r1, fp, lr, lsl #27 │ │ │ │ + rsbseq r8, fp, r2, lsr r5 │ │ │ │ + rsbseq r1, fp, r6, asr sp │ │ │ │ + ldrshteq r8, [fp], #-74 @ 0xffffffb6 │ │ │ │ mvnsmi lr, #737280 @ 0xb4000 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ blhi 1e8e1c │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00a8f8cc │ │ │ │ @ instruction: 0x46994a5c │ │ │ │ addlt r4, r9, ip, asr fp │ │ │ │ @@ -27831,18 +27831,18 @@ │ │ │ │ @ instruction: 0xf06fe7d4 │ │ │ │ strb r0, [r0, r3, lsl #16] │ │ │ │ cdp 7, 2, cr15, cr10, cr3, {7} │ │ │ │ ... │ │ │ │ umulleq r1, r7, r8, r0 │ │ │ │ @ instruction: 0x000011b8 │ │ │ │ umulleq r0, r7, r0, pc @ │ │ │ │ - rsbseq r1, fp, r6, lsr #23 │ │ │ │ - rsbseq r8, fp, sl, asr #6 │ │ │ │ - rsbseq r1, fp, sl, lsl #23 │ │ │ │ - rsbseq r8, fp, lr, lsr #6 │ │ │ │ + rsbseq r1, fp, lr, lsr #23 │ │ │ │ + rsbseq r8, fp, r2, asr r3 │ │ │ │ + @ instruction: 0x007b1b92 │ │ │ │ + rsbseq r8, fp, r6, lsr r3 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ bl feb84d08 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0x46040ff8 │ │ │ │ vrsubhn.i64 d4, q5, q4 │ │ │ │ strmi pc, [r3], -r1, lsl #25 │ │ │ │ strtmi r2, [r0], -pc, lsr #4 │ │ │ │ @@ -27876,15 +27876,15 @@ │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ mrsle r0, LR_svc │ │ │ │ andlt r2, r5, r1 │ │ │ │ @ instruction: 0xf7e3bd30 │ │ │ │ svclt 0x0000edcc │ │ │ │ ldrdeq r0, [r7], r2 │ │ │ │ @ instruction: 0x000011b8 │ │ │ │ - rsbseq r1, fp, sl, lsl fp │ │ │ │ + rsbseq r1, fp, r2, lsr #22 │ │ │ │ umulleq r0, r7, r0, lr │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl feb84db4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fd0 │ │ │ │ addlt r2, r8, r8, lsl #9 │ │ │ │ strcc pc, [r4], #2271 @ 0x8df │ │ │ │ @@ -28173,76 +28173,76 @@ │ │ │ │ svccc 0x0050624d │ │ │ │ @ instruction: 0xffffffff │ │ │ │ svcvc 0x00efffff │ │ │ │ ldmibls r9, {r1, r3, r4, r7, r8, fp, ip, pc} │ │ │ │ svccc 0x00c99999 │ │ │ │ addeq r0, r7, sl, asr #28 │ │ │ │ @ instruction: 0x000011b8 │ │ │ │ - rsbseq r1, fp, r4, lsr #21 │ │ │ │ - rsbseq r2, fp, ip, lsl r1 │ │ │ │ - rsbseq r2, fp, r6, lsr #1 │ │ │ │ - rsbseq r1, fp, r4, lsl sl │ │ │ │ - ldrhteq r8, [fp], #-22 @ 0xffffffea │ │ │ │ + rsbseq r1, fp, ip, lsr #21 │ │ │ │ + rsbseq r2, fp, r4, lsr #2 │ │ │ │ + rsbseq r2, fp, lr, lsr #1 │ │ │ │ + rsbseq r1, fp, ip, lsl sl │ │ │ │ + ldrhteq r8, [fp], #-30 @ 0xffffffe2 │ │ │ │ addeq r0, r7, r2, asr #27 │ │ │ │ - ldrsbteq r1, [fp], #-156 @ 0xffffff64 │ │ │ │ - rsbseq r8, fp, r0, lsl #3 │ │ │ │ + rsbseq r1, fp, r4, ror #19 │ │ │ │ + rsbseq r8, fp, r8, lsl #3 │ │ │ │ @ instruction: 0x000004bb │ │ │ │ @ instruction: 0xfffffe8d │ │ │ │ - @ instruction: 0x007b199e │ │ │ │ - rsbseq r8, fp, r2, asr #2 │ │ │ │ - rsbseq r1, fp, r4, lsl #19 │ │ │ │ - rsbseq r8, fp, r8, lsr #2 │ │ │ │ + rsbseq r1, fp, r6, lsr #19 │ │ │ │ + rsbseq r8, fp, sl, asr #2 │ │ │ │ + rsbseq r1, fp, ip, lsl #19 │ │ │ │ + rsbseq r8, fp, r0, lsr r1 │ │ │ │ @ instruction: 0xfffffe1f │ │ │ │ @ instruction: 0xfffffc69 │ │ │ │ - rsbseq r1, fp, r6, asr #18 │ │ │ │ - rsbseq r8, fp, sl, ror #1 │ │ │ │ - rsbseq r1, fp, ip, lsr #18 │ │ │ │ - ldrsbteq r8, [fp], #-0 │ │ │ │ + rsbseq r1, fp, lr, asr #18 │ │ │ │ + ldrshteq r8, [fp], #-2 │ │ │ │ + rsbseq r1, fp, r4, lsr r9 │ │ │ │ + ldrsbteq r8, [fp], #-8 │ │ │ │ @ instruction: 0xfffffa07 │ │ │ │ - rsbseq r1, fp, r0, lsl #18 │ │ │ │ - rsbseq r8, fp, r4, lsr #1 │ │ │ │ - rsbseq r1, fp, r8, lsl #21 │ │ │ │ - rsbseq r1, fp, r4, ror #20 │ │ │ │ - @ instruction: 0x007b1992 │ │ │ │ - ldrhteq r1, [fp], #-142 @ 0xffffff72 │ │ │ │ - rsbseq r8, fp, r2, rrx │ │ │ │ - rsbseq r1, fp, r0, lsr #17 │ │ │ │ - rsbseq r8, fp, r2, asr #32 │ │ │ │ - rsbseq r1, fp, r8, lsr #20 │ │ │ │ - rsbseq r1, fp, lr, ror sl │ │ │ │ - rsbseq r1, fp, r2, asr r8 │ │ │ │ - ldrshteq r7, [fp], #-246 @ 0xffffff0a │ │ │ │ - rsbseq r1, fp, r6, ror #20 │ │ │ │ - ldrhteq r1, [fp], #-172 @ 0xffffff54 │ │ │ │ - rsbseq r1, fp, r4, lsl #16 │ │ │ │ - rsbseq r7, fp, r8, lsr #31 │ │ │ │ - rsbseq r1, fp, r6, lsr #21 │ │ │ │ - ldrshteq r1, [fp], #-168 @ 0xffffff58 │ │ │ │ - ldrhteq r1, [fp], #-120 @ 0xffffff88 │ │ │ │ - rsbseq r7, fp, ip, asr pc │ │ │ │ - rsbseq r1, fp, r6, lsl #22 │ │ │ │ - ldrsbteq r1, [fp], #-160 @ 0xffffff60 │ │ │ │ - rsbseq r1, fp, r2, ror r7 │ │ │ │ - rsbseq r7, fp, r6, lsl pc │ │ │ │ - rsbseq r1, fp, ip, lsl fp │ │ │ │ + rsbseq r1, fp, r8, lsl #18 │ │ │ │ + rsbseq r8, fp, ip, lsr #1 │ │ │ │ + @ instruction: 0x007b1a90 │ │ │ │ + rsbseq r1, fp, ip, ror #20 │ │ │ │ + @ instruction: 0x007b199a │ │ │ │ + rsbseq r1, fp, r6, asr #17 │ │ │ │ + rsbseq r8, fp, sl, rrx │ │ │ │ + rsbseq r1, fp, r8, lsr #17 │ │ │ │ + rsbseq r8, fp, sl, asr #32 │ │ │ │ + rsbseq r1, fp, r0, lsr sl │ │ │ │ + rsbseq r1, fp, r6, lsl #21 │ │ │ │ + rsbseq r1, fp, sl, asr r8 │ │ │ │ + ldrshteq r7, [fp], #-254 @ 0xffffff02 │ │ │ │ + rsbseq r1, fp, lr, ror #20 │ │ │ │ + rsbseq r1, fp, r4, asr #21 │ │ │ │ + rsbseq r1, fp, ip, lsl #16 │ │ │ │ + ldrhteq r7, [fp], #-240 @ 0xffffff10 │ │ │ │ + rsbseq r1, fp, lr, lsr #21 │ │ │ │ + rsbseq r1, fp, r0, lsl #22 │ │ │ │ + rsbseq r1, fp, r0, asr #15 │ │ │ │ + rsbseq r7, fp, r4, ror #30 │ │ │ │ + rsbseq r1, fp, lr, lsl #22 │ │ │ │ ldrsbteq r1, [fp], #-168 @ 0xffffff58 │ │ │ │ - rsbseq r1, fp, r6, lsr #14 │ │ │ │ - rsbseq r7, fp, sl, asr #29 │ │ │ │ - ldrshteq r1, [fp], #-170 @ 0xffffff56 │ │ │ │ - rsbseq r1, fp, lr, asr #22 │ │ │ │ - rsbseq r1, fp, r0, ror #13 │ │ │ │ - rsbseq r7, fp, r4, lsl #29 │ │ │ │ - rsbseq r1, fp, ip, lsr #22 │ │ │ │ - @ instruction: 0x007b1b94 │ │ │ │ - @ instruction: 0x007b169a │ │ │ │ - rsbseq r7, fp, lr, lsr lr │ │ │ │ - rsbseq r1, fp, r4, ror fp │ │ │ │ - rsbseq r1, fp, r4, asr #23 │ │ │ │ - rsbseq r1, fp, r2, asr r6 │ │ │ │ - ldrshteq r7, [fp], #-214 @ 0xffffff2a │ │ │ │ + rsbseq r1, fp, sl, ror r7 │ │ │ │ + rsbseq r7, fp, lr, lsl pc │ │ │ │ + rsbseq r1, fp, r4, lsr #22 │ │ │ │ + rsbseq r1, fp, r0, ror #21 │ │ │ │ + rsbseq r1, fp, lr, lsr #14 │ │ │ │ + ldrsbteq r7, [fp], #-226 @ 0xffffff1e │ │ │ │ + rsbseq r1, fp, r2, lsl #22 │ │ │ │ + rsbseq r1, fp, r6, asr fp │ │ │ │ + rsbseq r1, fp, r8, ror #13 │ │ │ │ + rsbseq r7, fp, ip, lsl #29 │ │ │ │ + rsbseq r1, fp, r4, lsr fp │ │ │ │ + @ instruction: 0x007b1b9c │ │ │ │ + rsbseq r1, fp, r2, lsr #13 │ │ │ │ + rsbseq r7, fp, r6, asr #28 │ │ │ │ + rsbseq r1, fp, ip, ror fp │ │ │ │ + rsbseq r1, fp, ip, asr #23 │ │ │ │ + rsbseq r1, fp, sl, asr r6 │ │ │ │ + ldrshteq r7, [fp], #-222 @ 0xffffff22 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ bl feb8534c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strdlt r0, [r3], r0 @ │ │ │ │ stc2 7, cr15, [sl, #-1020]! @ 0xfffffc04 │ │ │ │ stmdacs r1, {r0, r1, r9, sl, lr} │ │ │ │ ldrmi sp, [r8], -r2, lsl #2 │ │ │ │ @@ -28252,16 +28252,16 @@ │ │ │ │ andcc r4, ip, r8, ror r4 │ │ │ │ ldc2 7, cr15, [r0, #932] @ 0x3a4 │ │ │ │ stmdbls r1, {r0, r2, fp, lr} │ │ │ │ @ instruction: 0xf7e94478 │ │ │ │ blls adaac │ │ │ │ andlt r4, r3, r8, lsl r6 │ │ │ │ svclt 0x0000bd00 │ │ │ │ - ldrsbteq r1, [fp], #-76 @ 0xffffffb4 │ │ │ │ - rsbseq r7, fp, r0, lsl #25 │ │ │ │ + rsbseq r1, fp, r4, ror #9 │ │ │ │ + rsbseq r7, fp, r8, lsl #25 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl feb85398 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldrdlt r0, [r6], r8 │ │ │ │ ldmdbmi r5, {r1, r2, r3, r9, sl, lr} │ │ │ │ @ instruction: 0x4605461c │ │ │ │ andls r4, r5, #2030043136 @ 0x79000000 │ │ │ │ @@ -28280,17 +28280,17 @@ │ │ │ │ ldrbtmi r4, [r8], #-2055 @ 0xfffff7f9 │ │ │ │ @ instruction: 0xf7e9300c │ │ │ │ stmdami r6, {r0, r1, r2, r4, r6, r8, sl, fp, ip, sp, lr, pc} │ │ │ │ ldrbtmi r9, [r8], #-2309 @ 0xfffff6fb │ │ │ │ cdp2 7, 1, cr15, cr2, cr9, {7} │ │ │ │ ldrmi r9, [r8], -r5, lsl #22 │ │ │ │ ldcllt 0, cr11, [r0, #-24]! @ 0xffffffe8 │ │ │ │ - rsbseq r1, fp, r4, lsl #22 │ │ │ │ - rsbseq r1, fp, sl, ror #8 │ │ │ │ - rsbseq r7, fp, lr, lsl #24 │ │ │ │ + rsbseq r1, fp, ip, lsl #22 │ │ │ │ + rsbseq r1, fp, r2, ror r4 │ │ │ │ + rsbseq r7, fp, r6, lsl ip │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl feb8540c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ bmi af2154 │ │ │ │ blmi affa94 │ │ │ │ ldrbtmi fp, [sl], #-135 @ 0xffffff79 │ │ │ │ strmi r4, [r8], -r5, lsl #12 │ │ │ │ @@ -28332,19 +28332,19 @@ │ │ │ │ ldc2l 7, cr15, [r2], #932 @ 0x3a4 │ │ │ │ strtmi r4, [r1], -r9, lsl #16 │ │ │ │ @ instruction: 0xf7e94478 │ │ │ │ strb pc, [lr, sp, lsr #27] @ │ │ │ │ b e6c24c │ │ │ │ strdeq r0, [r7], r6 │ │ │ │ @ instruction: 0x000011b8 │ │ │ │ - rsbseq r1, fp, r0, ror r9 │ │ │ │ - rsbseq r7, fp, r4, lsr #23 │ │ │ │ + rsbseq r1, fp, r8, ror r9 │ │ │ │ + rsbseq r7, fp, ip, lsr #23 │ │ │ │ @ instruction: 0x008707b2 │ │ │ │ - rsbseq r1, fp, r0, lsl r9 │ │ │ │ - rsbseq r7, fp, r4, asr #22 │ │ │ │ + rsbseq r1, fp, r8, lsl r9 │ │ │ │ + rsbseq r7, fp, ip, asr #22 │ │ │ │ mvnsmi lr, sp, lsr #18 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00c8f8cc │ │ │ │ ldrmi r4, [r8], sp, lsr #20 │ │ │ │ addlt r4, r8, sp, lsr #22 │ │ │ │ strcs r4, [r0, #-1146] @ 0xfffffb86 │ │ │ │ @@ -28389,19 +28389,19 @@ │ │ │ │ stc2 7, cr15, [r0], {233} @ 0xe9 │ │ │ │ strtmi r4, [r1], -r9, lsl #16 │ │ │ │ @ instruction: 0xf7e94478 │ │ │ │ @ instruction: 0xe7cdfd3b │ │ │ │ stmib r6, {r0, r1, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc}^ │ │ │ │ addeq r0, r7, ip, lsl r7 │ │ │ │ @ instruction: 0x000011b8 │ │ │ │ - rsbseq r1, fp, lr, lsl #17 │ │ │ │ - rsbseq r7, fp, r2, asr #21 │ │ │ │ + @ instruction: 0x007b1896 │ │ │ │ + rsbseq r7, fp, sl, asr #21 │ │ │ │ ldrdeq r0, [r7], r0 @ │ │ │ │ - rsbseq r1, fp, ip, lsr #16 │ │ │ │ - rsbseq r7, fp, r0, ror #20 │ │ │ │ + rsbseq r1, fp, r4, lsr r8 │ │ │ │ + rsbseq r7, fp, r8, ror #20 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ bl feb855c8 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0x46040ff8 │ │ │ │ vrsubhn.i64 d4, q5, q4 │ │ │ │ strmi pc, [r1], -r1, lsr #16 │ │ │ │ @ instruction: 0xf1034620 │ │ │ │ @@ -28423,16 +28423,16 @@ │ │ │ │ ldrbtmi r4, [r8], #-2054 @ 0xfffff7fa │ │ │ │ @ instruction: 0xf7e9300c │ │ │ │ stmdami r5, {r0, r3, r4, r5, sl, fp, ip, sp, lr, pc} │ │ │ │ ldrbtmi r9, [r8], #-2305 @ 0xfffff6ff │ │ │ │ ldc2l 7, cr15, [r4], #932 @ 0x3a4 │ │ │ │ ldrmi r9, [r8], -r1, lsl #22 │ │ │ │ ldclt 0, cr11, [r0, #-8] │ │ │ │ - @ instruction: 0x007b179e │ │ │ │ - ldrsbteq r7, [fp], #-146 @ 0xffffff6e │ │ │ │ + rsbseq r1, fp, r6, lsr #15 │ │ │ │ + ldrsbteq r7, [fp], #-154 @ 0xffffff66 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl feb85644 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ bmi 5f23cc │ │ │ │ blmi 61a664 │ │ │ │ ldrbtmi r4, [sl], #-1541 @ 0xfffff9fb │ │ │ │ strmi r4, [ip], -r8, lsl #12 │ │ │ │ @@ -28454,15 +28454,15 @@ │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ mrsle r0, LR_svc │ │ │ │ andlt r2, r5, r1 │ │ │ │ @ instruction: 0xf7e3bd30 │ │ │ │ svclt 0x0000e946 │ │ │ │ @ instruction: 0x008705be │ │ │ │ @ instruction: 0x000011b8 │ │ │ │ - rsbseq r1, fp, r0, ror #14 │ │ │ │ + rsbseq r1, fp, r8, ror #14 │ │ │ │ addeq r0, r7, r4, lsl #11 │ │ │ │ ldrbmi lr, [r0, sp, lsr #18]! │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00a0f8cc │ │ │ │ ldrmi r4, [r9], r0, ror #20 │ │ │ │ addslt r4, r0, r0, ror #22 │ │ │ │ @@ -28558,21 +28558,21 @@ │ │ │ │ bleq 129cb4 │ │ │ │ @ instruction: 0xf7e3e7d0 │ │ │ │ svclt 0x0000e87a │ │ │ │ andhi pc, r0, pc, lsr #7 │ │ │ │ ... │ │ │ │ addeq r0, r7, r0, asr #10 │ │ │ │ @ instruction: 0x000011b8 │ │ │ │ - rsbseq r1, fp, lr, lsr #13 │ │ │ │ - rsbseq r7, fp, r2, ror #17 │ │ │ │ + ldrhteq r1, [fp], #-102 @ 0xffffff9a │ │ │ │ + rsbseq r7, fp, sl, ror #17 │ │ │ │ strdeq r0, [r7], r0 @ │ │ │ │ - rsbseq r1, fp, r4, lsl #12 │ │ │ │ - rsbseq r1, fp, r0, lsr r6 │ │ │ │ - rsbseq r1, fp, sl, lsr #11 │ │ │ │ - ldrsbteq r7, [fp], #-126 @ 0xffffff82 │ │ │ │ + rsbseq r1, fp, ip, lsl #12 │ │ │ │ + rsbseq r1, fp, r8, lsr r6 │ │ │ │ + ldrhteq r1, [fp], #-82 @ 0xffffffae │ │ │ │ + rsbseq r7, fp, r6, ror #15 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl feb85878 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ bmi fe2f25c0 │ │ │ │ blmi fe31a8a4 │ │ │ │ ldrbtmi r4, [sl], #-1542 @ 0xfffff9fa │ │ │ │ ldmdavs fp, {r0, r1, r4, r6, r7, fp, ip, lr} │ │ │ │ @@ -28710,47 +28710,47 @@ │ │ │ │ stmdami r6!, {r0, r2, r3, r4, r5, r6, r7, r8, fp, ip, sp, lr, pc} │ │ │ │ ldrbtmi r4, [r8], #-1569 @ 0xfffff9df │ │ │ │ blx fee6c848 │ │ │ │ @ instruction: 0xf7e2e72d │ │ │ │ svclt 0x0000ef44 │ │ │ │ addeq r0, r7, sl, lsl #7 │ │ │ │ @ instruction: 0x000011b8 │ │ │ │ - rsbseq r1, fp, r6, lsr r5 │ │ │ │ - rsbseq r1, fp, r8, lsl #11 │ │ │ │ - rsbseq r1, fp, r2, lsr #11 │ │ │ │ + rsbseq r1, fp, lr, lsr r5 │ │ │ │ + @ instruction: 0x007b1590 │ │ │ │ + rsbseq r1, fp, sl, lsr #11 │ │ │ │ andeq r0, r0, r7, asr r2 │ │ │ │ - rsbseq r1, fp, r8, asr #9 │ │ │ │ - ldrshteq r7, [fp], #-108 @ 0xffffff94 │ │ │ │ + ldrsbteq r1, [fp], #-64 @ 0xffffffc0 │ │ │ │ + rsbseq r7, fp, r4, lsl #14 │ │ │ │ addeq r0, r7, sl, lsl #6 │ │ │ │ - @ instruction: 0x007b1494 │ │ │ │ - rsbseq r7, fp, r8, asr #13 │ │ │ │ + @ instruction: 0x007b149c │ │ │ │ + ldrsbteq r7, [fp], #-96 @ 0xffffffa0 │ │ │ │ @ instruction: 0xfffffcfb │ │ │ │ @ instruction: 0xfffffc91 │ │ │ │ - rsbseq r1, fp, r6, asr r4 │ │ │ │ - rsbseq r7, fp, sl, lsl #13 │ │ │ │ - rsbseq r1, fp, ip, lsr r4 │ │ │ │ - rsbseq r7, fp, r0, ror r6 │ │ │ │ + rsbseq r1, fp, lr, asr r4 │ │ │ │ + @ instruction: 0x007b7692 │ │ │ │ + rsbseq r1, fp, r4, asr #8 │ │ │ │ + rsbseq r7, fp, r8, ror r6 │ │ │ │ @ instruction: 0xfffffc27 │ │ │ │ @ instruction: 0xfffffb31 │ │ │ │ - ldrshteq r1, [fp], #-62 @ 0xffffffc2 │ │ │ │ - rsbseq r7, fp, r2, lsr r6 │ │ │ │ - rsbseq r1, fp, r4, ror #7 │ │ │ │ - rsbseq r7, fp, r8, lsl r6 │ │ │ │ + rsbseq r1, fp, r6, lsl #8 │ │ │ │ + rsbseq r7, fp, sl, lsr r6 │ │ │ │ + rsbseq r1, fp, ip, ror #7 │ │ │ │ + rsbseq r7, fp, r0, lsr #12 │ │ │ │ @ instruction: 0xfffffcc7 │ │ │ │ - ldrhteq r1, [fp], #-56 @ 0xffffffc8 │ │ │ │ - rsbseq r7, fp, ip, ror #11 │ │ │ │ + rsbseq r1, fp, r0, asr #7 │ │ │ │ + ldrshteq r7, [fp], #-84 @ 0xffffffac │ │ │ │ @ instruction: 0xfffff9e7 │ │ │ │ - rsbseq r1, fp, ip, lsl #7 │ │ │ │ - rsbseq r7, fp, r0, asr #11 │ │ │ │ - rsbseq r1, fp, lr, ror #6 │ │ │ │ - rsbseq r7, fp, r0, lsr #11 │ │ │ │ - rsbseq r1, fp, sl, ror #7 │ │ │ │ - rsbseq r1, fp, r2, lsl #8 │ │ │ │ - rsbseq r1, fp, r6, lsr #6 │ │ │ │ - rsbseq r7, fp, sl, asr r5 │ │ │ │ + @ instruction: 0x007b1394 │ │ │ │ + rsbseq r7, fp, r8, asr #11 │ │ │ │ + rsbseq r1, fp, r6, ror r3 │ │ │ │ + rsbseq r7, fp, r8, lsr #11 │ │ │ │ + ldrshteq r1, [fp], #-50 @ 0xffffffce │ │ │ │ + rsbseq r1, fp, sl, lsl #8 │ │ │ │ + rsbseq r1, fp, lr, lsr #6 │ │ │ │ + rsbseq r7, fp, r2, ror #10 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ bl feb85b40 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strdlt r0, [r3], r0 @ │ │ │ │ mrc2 7, 4, pc, cr2, cr15, {7} │ │ │ │ stmdacs r1, {r0, r1, r9, sl, lr} │ │ │ │ ldrmi sp, [r8], -r2, lsl #2 │ │ │ │ @@ -28759,16 +28759,16 @@ │ │ │ │ ldrbtmi r4, [r8], #-2054 @ 0xfffff7fa │ │ │ │ @ instruction: 0xf7e9300c │ │ │ │ stmdami r5, {r0, r1, r2, r4, r7, r8, fp, ip, sp, lr, pc} │ │ │ │ ldrbtmi r9, [r8], #-2305 @ 0xfffff6ff │ │ │ │ blx 14ec914 │ │ │ │ ldrmi r9, [r8], -r1, lsl #22 │ │ │ │ stclt 0, cr11, [r0, #-12] │ │ │ │ - rsbseq r1, fp, sl, asr r2 │ │ │ │ - rsbseq r7, fp, lr, lsl #9 │ │ │ │ + rsbseq r1, fp, r2, ror #4 │ │ │ │ + @ instruction: 0x007b7496 │ │ │ │ andeq r0, r0, r0 │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r0 │ │ │ │ stc 12, cr5, [sp, #-512]! @ 0xfffffe00 │ │ │ │ bl feb915b8 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xb0850fb0 │ │ │ │ @ instruction: 0x46044615 │ │ │ │ @@ -29000,26 +29000,26 @@ │ │ │ │ ldr r9, [r5, -r1, lsl #24]! │ │ │ │ stc 7, cr15, [r4, #-904] @ 0xfffffc78 │ │ │ │ andhi pc, r0, pc, lsr #7 │ │ │ │ addge r9, r7, #46, 30 @ 0xb8 │ │ │ │ ldrbtpl r4, [sp], #-686 @ 0xfffffd52 │ │ │ │ strdeq pc, [r6], r8 │ │ │ │ @ instruction: 0x000011b8 │ │ │ │ - rsbseq r1, fp, lr, ror #2 │ │ │ │ - rsbseq r1, fp, r6, lsr r1 │ │ │ │ - rsbseq r7, fp, lr, ror #4 │ │ │ │ + rsbseq r1, fp, r6, ror r1 │ │ │ │ + rsbseq r1, fp, lr, lsr r1 │ │ │ │ + rsbseq r7, fp, r6, ror r2 │ │ │ │ addeq pc, r6, ip, ror lr @ │ │ │ │ - rsbseq r1, fp, r4, ror r0 │ │ │ │ - rsbseq r7, fp, ip, lsr #3 │ │ │ │ - rsbseq r0, fp, r0, ror #31 │ │ │ │ - rsbseq r7, fp, r8, lsl r1 │ │ │ │ - rsbseq r0, fp, r4, asr #31 │ │ │ │ - ldrshteq r7, [fp], #-12 │ │ │ │ - rsbseq r0, fp, r6, lsr #31 │ │ │ │ - ldrsbteq r7, [fp], #-14 │ │ │ │ + rsbseq r1, fp, ip, ror r0 │ │ │ │ + ldrhteq r7, [fp], #-20 @ 0xffffffec │ │ │ │ + rsbseq r0, fp, r8, ror #31 │ │ │ │ + rsbseq r7, fp, r0, lsr #2 │ │ │ │ + rsbseq r0, fp, ip, asr #31 │ │ │ │ + rsbseq r7, fp, r4, lsl #2 │ │ │ │ + rsbseq r0, fp, lr, lsr #31 │ │ │ │ + rsbseq r7, fp, r6, ror #1 │ │ │ │ ldrbmi lr, [r0, sp, lsr #18]! │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ blhi ea22c │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d0f8cc │ │ │ │ cdpmi 0, 4, cr11, cr0, cr2, {4} │ │ │ │ cdp 6, 11, cr4, cr0, cr13, {0} │ │ │ │ @@ -29082,33 +29082,33 @@ │ │ │ │ stmdami fp, {r0, r1, r3, r5, r6, r7, r8, r9, sl, sp, lr, pc} │ │ │ │ ldrbtmi r4, [r8], #-1585 @ 0xfffff9cf │ │ │ │ @ instruction: 0xf7e8300c │ │ │ │ stmdami r9, {r0, r1, r2, r3, r8, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ mvnscc pc, pc, asr #32 │ │ │ │ @ instruction: 0xf7e84478 │ │ │ │ ldrb pc, [lr, r9, asr #31] @ │ │ │ │ - rsbseq r0, fp, r2, asr #30 │ │ │ │ - rsbseq r0, fp, r6, lsl #29 │ │ │ │ - ldrhteq r6, [fp], #-252 @ 0xffffff04 │ │ │ │ - rsbseq r0, fp, r0, ror #28 │ │ │ │ - @ instruction: 0x007b6f96 │ │ │ │ - rsbseq r0, fp, r6, asr #28 │ │ │ │ - rsbseq r6, fp, ip, ror pc │ │ │ │ + rsbseq r0, fp, sl, asr #30 │ │ │ │ + rsbseq r0, fp, lr, lsl #29 │ │ │ │ + rsbseq r6, fp, r4, asr #31 │ │ │ │ + rsbseq r0, fp, r8, ror #28 │ │ │ │ + @ instruction: 0x007b6f9e │ │ │ │ + rsbseq r0, fp, lr, asr #28 │ │ │ │ + rsbseq r6, fp, r4, lsl #31 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ stc 12, cr5, [sp, #-512]! @ 0xfffffe00 │ │ │ │ bl feb91acc │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0x460b0f98 │ │ │ │ ldrsbne pc, [ip], #129 @ 0x81 @ │ │ │ │ mrc 0, 5, fp, cr0, cr1, {4} │ │ │ │ strmi fp, [r2], -r6, asr #22 │ │ │ │ blhi 96a538 │ │ │ │ cmnle ip, r0, lsl #18 │ │ │ │ blls 12a8d4 │ │ │ │ - blvs 86a544 │ │ │ │ + blvs 86a544 │ │ │ │ blcc aa8d4 │ │ │ │ mcr 6, 4, r4, cr4, cr0, {0} │ │ │ │ vdiv.f64 d0, d11, d5 │ │ │ │ vldr d5, [sp, #28] │ │ │ │ vdup.32 d7, r7 │ │ │ │ vmov.f64 d2, #118 @ 0x3fb00000 1.375 │ │ │ │ vadd.f64 d7, d9, d0 │ │ │ │ @@ -29245,15 +29245,15 @@ │ │ │ │ @ instruction: 0xf81ef7e6 │ │ │ │ andcs r2, r1, r0, lsl #6 │ │ │ │ smlawtcc r4, r4, r8, pc @ │ │ │ │ teqpcc r0, r4, asr #17 @ p-variant is OBSOLETE │ │ │ │ teqpcc ip, r4, asr #17 @ p-variant is OBSOLETE │ │ │ │ cmpcc r0, #196, 18 @ 0x310000 │ │ │ │ ldcllt 0, cr11, [r0, #-8]! │ │ │ │ - rsbseq r0, fp, r2, ror ip │ │ │ │ + rsbseq r0, fp, sl, ror ip │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ bl feb8631c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strdlt r0, [r2], r0 @ │ │ │ │ strmi r4, [r8], -r4, lsl #12 │ │ │ │ @ instruction: 0xf976f3a9 │ │ │ │ blvc 52a7ac │ │ │ │ @@ -29274,16 +29274,16 @@ │ │ │ │ ldrbtmi r9, [r8], #-2305 @ 0xfffff6ff │ │ │ │ cdp2 7, 5, cr15, cr2, cr8, {7} │ │ │ │ ldrmi r9, [r8], -r1, lsl #22 │ │ │ │ ldclt 0, cr11, [r0, #-8] │ │ │ │ andhi pc, r0, pc, lsr #7 │ │ │ │ andeq r0, r0, r0 │ │ │ │ andeq r0, r0, r1 │ │ │ │ - rsbseq r0, fp, r6, asr fp │ │ │ │ - rsbseq r6, fp, lr, lsl #25 │ │ │ │ + rsbseq r0, fp, lr, asr fp │ │ │ │ + @ instruction: 0x007b6c96 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl feb86394 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ bmi 8b311c │ │ │ │ blmi 8db3b0 │ │ │ │ ldrbtmi r4, [sl], #-1542 @ 0xfffff9fa │ │ │ │ strmi r4, [sp], -r8, lsl #12 │ │ │ │ @@ -29316,18 +29316,18 @@ │ │ │ │ cdp2 7, 14, cr15, cr6, cr5, {7} │ │ │ │ strtmi r2, [r8], -r0, lsl #2 │ │ │ │ @ instruction: 0xf900f3a9 │ │ │ │ @ instruction: 0xf7e2e7e0 │ │ │ │ svclt 0x0000ea88 │ │ │ │ addeq pc, r6, lr, ror #16 │ │ │ │ @ instruction: 0x000011b8 │ │ │ │ - rsbseq r0, fp, r6, ror #21 │ │ │ │ - rsbseq r6, fp, lr, lsl ip │ │ │ │ + rsbseq r0, fp, lr, ror #21 │ │ │ │ + rsbseq r6, fp, r6, lsr #24 │ │ │ │ addeq pc, r6, ip, lsr #16 │ │ │ │ - rsbseq r0, fp, ip, asr #21 │ │ │ │ + ldrsbteq r0, [fp], #-164 @ 0xffffff5c │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ stc 12, cr5, [sp, #-512]! @ 0xfffffe00 │ │ │ │ bl feb91e50 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ mrc 15, 5, r0, cr0, cr8, {6} │ │ │ │ vmov.f64 d7, d0 │ │ │ │ addlt r8, r7, r1, asr #22 │ │ │ │ @@ -29493,15 +29493,15 @@ │ │ │ │ blvc 16ab50 │ │ │ │ blvs 16ad78 │ │ │ │ blvs 26acf8 │ │ │ │ blvs 6ace8 │ │ │ │ bleq 16af04 │ │ │ │ blpl 6eab30 │ │ │ │ blvs 76ab34 │ │ │ │ - bleq 86aaf8 │ │ │ │ + bleq 86aaf8 │ │ │ │ blpl ff22afcc │ │ │ │ blx 46b0c4 │ │ │ │ blvc ff1eafd4 │ │ │ │ mrc 15, 5, fp, cr0, cr8, {5} │ │ │ │ vneg.f64 d21, d7 │ │ │ │ vstr s30, [r0, #64] @ 0x40 │ │ │ │ svclt 0x00b85b1a │ │ │ │ @@ -29894,15 +29894,15 @@ │ │ │ │ movwcs fp, #16292 @ 0x3fa4 │ │ │ │ ble 514844 │ │ │ │ blvs 6b600 │ │ │ │ blvc ff1eb5fc │ │ │ │ blx 46b6f4 │ │ │ │ movwcs fp, #12196 @ 0x2fa4 │ │ │ │ ble 294858 >::_M_default_append(unsigned int)@@Base+0x11c94> │ │ │ │ - blvs 86b1b8 │ │ │ │ + blvs 86b1b8 │ │ │ │ blvc ff1eb610 │ │ │ │ blx 46b708 │ │ │ │ movwcs fp, #8108 @ 0x1fac │ │ │ │ movtls r2, #33536 @ 0x8300 │ │ │ │ @ instruction: 0xf8d56863 │ │ │ │ @ instruction: 0xf50320c8 │ │ │ │ ldc 3, cr6, [r3, #696] @ 0x2b8 │ │ │ │ @@ -29930,20 +29930,20 @@ │ │ │ │ stclgt 12, cr12, [ip], {205} @ 0xcd │ │ │ │ svccc 0x00eccccc │ │ │ │ strbtvs r6, [r6], -r6, ror #12 │ │ │ │ svccc 0x00e66666 │ │ │ │ teqcc r3, #-872415232 @ 0xcc000000 │ │ │ │ svccc 0x00d33333 │ │ │ │ addeq pc, r6, r2, lsl r4 @ │ │ │ │ - ldrsbteq r0, [fp], #-96 @ 0xffffffa0 │ │ │ │ + ldrsbteq r0, [fp], #-104 @ 0xffffff98 │ │ │ │ @ instruction: 0x000011b8 │ │ │ │ - rsbseq r0, fp, r0, asr #11 │ │ │ │ + rsbseq r0, fp, r8, asr #11 │ │ │ │ @ instruction: 0x0086f2b0 │ │ │ │ - rsbseq r0, fp, ip, lsl #10 │ │ │ │ - rsbseq r0, fp, r6, ror #7 │ │ │ │ + rsbseq r0, fp, r4, lsl r5 │ │ │ │ + rsbseq r0, fp, lr, ror #7 │ │ │ │ blvc 5eb258 │ │ │ │ blmi 13eb6a8 │ │ │ │ bleq 16b220 │ │ │ │ blvs 142b6b0 │ │ │ │ blhi 26b228 │ │ │ │ blcs 13ab6b8 │ │ │ │ blvc eb230 │ │ │ │ @@ -30194,22 +30194,22 @@ │ │ │ │ svclt 0x0000bbc5 │ │ │ │ andhi pc, r0, pc, lsr #7 │ │ │ │ ... │ │ │ │ ldmibls r9, {r1, r3, r4, r7, r8, fp, ip, pc} │ │ │ │ svccc 0x00e99999 │ │ │ │ strbtvs r6, [r6], -r6, ror #12 │ │ │ │ svccc 0x00e66666 │ │ │ │ - rsbseq pc, sl, r2, lsl #28 │ │ │ │ - rsbseq r5, fp, sl, lsr pc │ │ │ │ - rsbseq pc, sl, r4, ror #27 │ │ │ │ - rsbseq r5, fp, ip, lsl pc │ │ │ │ - ldrsbteq pc, [sl], #-208 @ 0xffffff30 @ │ │ │ │ - rsbseq pc, sl, r2, lsl #27 │ │ │ │ - rsbseq pc, sl, r2, lsl #26 │ │ │ │ - rsbseq r5, fp, r8, lsr lr │ │ │ │ + rsbseq pc, sl, sl, lsl #28 │ │ │ │ + rsbseq r5, fp, r2, asr #30 │ │ │ │ + rsbseq pc, sl, ip, ror #27 │ │ │ │ + rsbseq r5, fp, r4, lsr #30 │ │ │ │ + ldrsbteq pc, [sl], #-216 @ 0xffffff28 @ │ │ │ │ + rsbseq pc, sl, sl, lsl #27 │ │ │ │ + rsbseq pc, sl, sl, lsl #26 │ │ │ │ + rsbseq r5, fp, r0, asr #28 │ │ │ │ vmax.s8 d20, d0, d16 │ │ │ │ @ instruction: 0xf0f52933 │ │ │ │ @ instruction: 0xf8dff1cd │ │ │ │ andcs r3, r4, #100, 10 @ 0x19000000 │ │ │ │ ldrbtmi r4, [fp], #-1585 @ 0xfffff9cf │ │ │ │ andls pc, r0, sp, asr #17 │ │ │ │ ldc2 7, cr15, [r6], #-912 @ 0xfffffc70 │ │ │ │ @@ -30549,29 +30549,29 @@ │ │ │ │ tstpeq ip, #3 @ p-variant is OBSOLETE │ │ │ │ @ instruction: 0xf0012b08 │ │ │ │ @ instruction: 0x46288719 │ │ │ │ @ instruction: 0xf5f8f1a1 │ │ │ │ @ instruction: 0xe6846835 │ │ │ │ andhi pc, r0, pc, lsr #7 │ │ │ │ ... │ │ │ │ - ldrhteq pc, [sl], #-198 @ 0xffffff3a @ │ │ │ │ - rsbseq pc, sl, r6, asr ip @ │ │ │ │ - rsbseq r5, fp, ip, lsl #27 │ │ │ │ - rsbseq pc, sl, r6, lsr ip @ │ │ │ │ - rsbseq r5, fp, ip, ror #26 │ │ │ │ - rsbseq pc, sl, r6, lsl ip @ │ │ │ │ - rsbseq r5, fp, ip, asr #26 │ │ │ │ - ldrshteq pc, [sl], #-182 @ 0xffffff4a @ │ │ │ │ - rsbseq r5, fp, sl, lsr #26 │ │ │ │ - ldrsbteq pc, [sl], #-180 @ 0xffffff4c @ │ │ │ │ - rsbseq r5, fp, sl, lsl #26 │ │ │ │ - ldrshteq pc, [sl], #-170 @ 0xffffff56 @ │ │ │ │ - rsbseq r5, fp, r0, lsr ip │ │ │ │ - ldrsbteq pc, [sl], #-172 @ 0xffffff54 @ │ │ │ │ - rsbseq r5, fp, r4, lsl ip │ │ │ │ + ldrhteq pc, [sl], #-206 @ 0xffffff32 @ │ │ │ │ + rsbseq pc, sl, lr, asr ip @ │ │ │ │ + @ instruction: 0x007b5d94 │ │ │ │ + rsbseq pc, sl, lr, lsr ip @ │ │ │ │ + rsbseq r5, fp, r4, ror sp │ │ │ │ + rsbseq pc, sl, lr, lsl ip @ │ │ │ │ + rsbseq r5, fp, r4, asr sp │ │ │ │ + ldrshteq pc, [sl], #-190 @ 0xffffff42 @ │ │ │ │ + rsbseq r5, fp, r2, lsr sp │ │ │ │ + ldrsbteq pc, [sl], #-188 @ 0xffffff44 @ │ │ │ │ + rsbseq r5, fp, r2, lsl sp │ │ │ │ + rsbseq pc, sl, r2, lsl #22 │ │ │ │ + rsbseq r5, fp, r8, lsr ip │ │ │ │ + rsbseq pc, sl, r4, ror #21 │ │ │ │ + rsbseq r5, fp, ip, lsl ip │ │ │ │ andcs r6, r0, #3211264 @ 0x310000 │ │ │ │ @ instruction: 0xf1314620 │ │ │ │ andcs pc, r1, #1073741842 @ 0x40000012 │ │ │ │ @ instruction: 0x46206831 │ │ │ │ bleq 7ebc00 │ │ │ │ @ instruction: 0xf142f131 │ │ │ │ blvc 7ebc48 │ │ │ │ @@ -31307,39 +31307,39 @@ │ │ │ │ @ instruction: 0xf0f44620 │ │ │ │ @ instruction: 0xf640f137 │ │ │ │ ldrtmi r0, [fp], -r9, ror #2 │ │ │ │ ldrtmi r9, [r2], -r0, lsl #2 │ │ │ │ @ instruction: 0xf7e3a96f │ │ │ │ strt pc, [r3], #-3911 @ 0xfffff0b9 │ │ │ │ ... │ │ │ │ - rsbseq pc, sl, r2, lsl #6 │ │ │ │ - rsbseq r5, fp, r8, lsr r4 │ │ │ │ - rsbseq pc, sl, r2, ror #5 │ │ │ │ - rsbseq r5, fp, r6, lsl r4 │ │ │ │ - rsbseq pc, sl, r2, asr #5 │ │ │ │ - ldrshteq r5, [fp], #-54 @ 0xffffffca │ │ │ │ - ldrshteq r9, [fp], #-164 @ 0xffffff5c │ │ │ │ - ldrshteq pc, [sl], #-12 @ │ │ │ │ - rsbseq r5, fp, r2, lsr r2 │ │ │ │ - ldrsbteq pc, [sl], #-12 @ │ │ │ │ - rsbseq r5, fp, r2, lsl r2 │ │ │ │ - rsbseq pc, sl, r4, lsr #1 │ │ │ │ - rsbseq pc, sl, lr │ │ │ │ - ldrhteq lr, [sl], #-242 @ 0xffffff0e │ │ │ │ - rsbseq lr, sl, sl, asr pc │ │ │ │ - @ instruction: 0x007b5090 │ │ │ │ - rsbseq lr, sl, r2, lsl #30 │ │ │ │ - rsbseq r5, fp, r8, lsr r0 │ │ │ │ - ldrhteq lr, [sl], #-230 @ 0xffffff1a │ │ │ │ - rsbseq r4, fp, ip, ror #31 │ │ │ │ - rsbseq lr, sl, sl, asr #24 │ │ │ │ - rsbseq r4, fp, r2, lsl #27 │ │ │ │ - rsbseq lr, sl, r2, lsl #24 │ │ │ │ - rsbseq r4, fp, sl, lsr sp │ │ │ │ - rsbseq lr, sl, ip, lsr #23 │ │ │ │ + rsbseq pc, sl, sl, lsl #6 │ │ │ │ + rsbseq r5, fp, r0, asr #8 │ │ │ │ + rsbseq pc, sl, sl, ror #5 │ │ │ │ + rsbseq r5, fp, lr, lsl r4 │ │ │ │ + rsbseq pc, sl, sl, asr #5 │ │ │ │ + ldrshteq r5, [fp], #-62 @ 0xffffffc2 │ │ │ │ + ldrshteq r9, [fp], #-172 @ 0xffffff54 │ │ │ │ + rsbseq pc, sl, r4, lsl #2 │ │ │ │ + rsbseq r5, fp, sl, lsr r2 │ │ │ │ + rsbseq pc, sl, r4, ror #1 │ │ │ │ + rsbseq r5, fp, sl, lsl r2 │ │ │ │ + rsbseq pc, sl, ip, lsr #1 │ │ │ │ + rsbseq pc, sl, r6, lsl r0 @ │ │ │ │ + ldrhteq lr, [sl], #-250 @ 0xffffff06 │ │ │ │ + rsbseq lr, sl, r2, ror #30 │ │ │ │ + @ instruction: 0x007b5098 │ │ │ │ + rsbseq lr, sl, sl, lsl #30 │ │ │ │ + rsbseq r5, fp, r0, asr #32 │ │ │ │ + ldrhteq lr, [sl], #-238 @ 0xffffff12 │ │ │ │ + ldrshteq r4, [fp], #-244 @ 0xffffff0c │ │ │ │ + rsbseq lr, sl, r2, asr ip │ │ │ │ + rsbseq r4, fp, sl, lsl #27 │ │ │ │ + rsbseq lr, sl, sl, lsl #24 │ │ │ │ + rsbseq r4, fp, r2, asr #26 │ │ │ │ + ldrhteq lr, [sl], #-180 @ 0xffffff4c │ │ │ │ blvc ff1ecdb8 │ │ │ │ @ instruction: 0xee179a18 │ │ │ │ addsmi r3, r3, #144, 20 @ 0x90000 │ │ │ │ adcshi pc, lr, #64, 6 │ │ │ │ ldrdcc pc, [r8], #138 @ 0x8a @ │ │ │ │ ldc 3, cr11, [sp, #268] @ 0x10c │ │ │ │ vldr d6, [sl, #88] @ 0x58 │ │ │ │ @@ -31732,33 +31732,33 @@ │ │ │ │ andeq pc, r1, #3 │ │ │ │ @ instruction: 0xf0002a00 │ │ │ │ bls 1fd21bc │ │ │ │ svclt 0x0000e630 │ │ │ │ andeq r0, r0, r0 │ │ │ │ addsmi r4, pc, r0 │ │ │ │ ... │ │ │ │ - rsbseq lr, sl, r6, ror #15 │ │ │ │ - rsbseq r4, fp, lr, lsl r9 │ │ │ │ - rsbseq lr, sl, ip, asr #15 │ │ │ │ - rsbseq r4, fp, r4, lsl #18 │ │ │ │ - ldrhteq lr, [sl], #-114 @ 0xffffff8e │ │ │ │ - rsbseq r4, fp, sl, ror #17 │ │ │ │ - rsbseq lr, sl, r2, asr #14 │ │ │ │ - rsbseq r4, fp, sl, ror r8 │ │ │ │ - rsbseq lr, sl, r2, lsr #14 │ │ │ │ - rsbseq r4, fp, sl, asr r8 │ │ │ │ - ldrsbteq lr, [sl], #-96 @ 0xffffffa0 │ │ │ │ - rsbseq r4, fp, r8, lsl #16 │ │ │ │ + rsbseq lr, sl, lr, ror #15 │ │ │ │ + rsbseq r4, fp, r6, lsr #18 │ │ │ │ + ldrsbteq lr, [sl], #-116 @ 0xffffff8c │ │ │ │ + rsbseq r4, fp, ip, lsl #18 │ │ │ │ + ldrhteq lr, [sl], #-122 @ 0xffffff86 │ │ │ │ + ldrshteq r4, [fp], #-130 @ 0xffffff7e │ │ │ │ + rsbseq lr, sl, sl, asr #14 │ │ │ │ + rsbseq r4, fp, r2, lsl #17 │ │ │ │ + rsbseq lr, sl, sl, lsr #14 │ │ │ │ + rsbseq r4, fp, r2, ror #16 │ │ │ │ + ldrsbteq lr, [sl], #-104 @ 0xffffff98 │ │ │ │ + rsbseq r4, fp, r0, lsl r8 │ │ │ │ + ldrhteq lr, [sl], #-106 @ 0xffffff96 │ │ │ │ + ldrshteq r4, [fp], #-114 @ 0xffffff8e │ │ │ │ ldrhteq lr, [sl], #-98 @ 0xffffff9e │ │ │ │ - rsbseq r4, fp, sl, ror #15 │ │ │ │ - rsbseq lr, sl, sl, lsr #13 │ │ │ │ - rsbseq lr, sl, sl, lsl r6 │ │ │ │ - rsbseq r4, fp, r2, asr r7 │ │ │ │ - rsbseq lr, sl, sl, asr #10 │ │ │ │ - rsbseq r4, fp, r2, lsl #13 │ │ │ │ + rsbseq lr, sl, r2, lsr #12 │ │ │ │ + rsbseq r4, fp, sl, asr r7 │ │ │ │ + rsbseq lr, sl, r2, asr r5 │ │ │ │ + rsbseq r4, fp, sl, lsl #13 │ │ │ │ bls 135c648 │ │ │ │ strtmi r9, [r0], -r8, lsl #6 │ │ │ │ movwls sl, #31617 @ 0x7b81 │ │ │ │ movwls sl, #27520 @ 0x6b80 │ │ │ │ movwls sl, #23423 @ 0x5b7f │ │ │ │ movwls sl, #19326 @ 0x4b7e │ │ │ │ movwls sl, #15228 @ 0x3b7c │ │ │ │ @@ -32005,17 +32005,17 @@ │ │ │ │ blne 122d6f0 │ │ │ │ bleq 12ed6f4 │ │ │ │ @ instruction: 0xf7fd4620 │ │ │ │ @ instruction: 0xf7fffb7d │ │ │ │ svclt 0x0000bbf6 │ │ │ │ andhi pc, r0, pc, lsr #7 │ │ │ │ ... │ │ │ │ - rsbseq lr, sl, r0, lsr #8 │ │ │ │ - rsbseq lr, sl, r8, asr #7 │ │ │ │ - ldrshteq r4, [fp], #-78 @ 0xffffffb2 │ │ │ │ + rsbseq lr, sl, r8, lsr #8 │ │ │ │ + ldrsbteq lr, [sl], #-48 @ 0xffffffd0 │ │ │ │ + rsbseq r4, fp, r6, lsl #10 │ │ │ │ blvc 11ed290 │ │ │ │ ldc 3, cr2, [sp] │ │ │ │ @ instruction: 0xeeb07b82 │ │ │ │ bls 1f14980 │ │ │ │ eorsls r4, sl, #200, 12 @ 0xc800000 │ │ │ │ blvc 106d2a4 │ │ │ │ blvc fe16d2e8 │ │ │ │ @@ -32319,15 +32319,15 @@ │ │ │ │ blge ffe2f31c │ │ │ │ blcs 6dbfc │ │ │ │ bllt ffdb0124 │ │ │ │ blvc 7ed794 │ │ │ │ blvs 156d7a4 │ │ │ │ blvc 1edb50 │ │ │ │ blle 122dbf8 │ │ │ │ - blvc 86d7a4 │ │ │ │ + blvc 86d7a4 │ │ │ │ bl 122dc00 │ │ │ │ blvc 6dc40 │ │ │ │ blvc 13ed77c │ │ │ │ bls 8eba3c │ │ │ │ strbeq lr, [r9, #2639] @ 0xa4f │ │ │ │ blx fe0f0c1e │ │ │ │ blne 172ca94 │ │ │ │ @@ -32577,29 +32577,29 @@ │ │ │ │ blls 1fe1a68 │ │ │ │ @ instruction: 0xf43f2b00 │ │ │ │ str sl, [r8, #2995] @ 0xbb3 │ │ │ │ andhi pc, r0, pc, lsr #7 │ │ │ │ stmiahi r3!, {r0, r4, r5, r6, r7, fp, sp, lr}^ │ │ │ │ mcrcc 8, 7, pc, cr4, cr5, {5} @ │ │ │ │ ... │ │ │ │ - ldrsbteq sp, [sl], #-182 @ 0xffffff4a │ │ │ │ - rsbseq r3, fp, sl, lsl #26 │ │ │ │ - rsbseq sp, sl, r6, asr fp │ │ │ │ - rsbseq r3, fp, ip, lsl #25 │ │ │ │ - rsbseq fp, sl, r4 │ │ │ │ - rsbseq sp, sl, r6, lsl #20 │ │ │ │ - rsbseq r3, fp, lr, lsr fp │ │ │ │ - ldrshteq sp, [sl], #-130 @ 0xffffff7e │ │ │ │ - rsbseq r3, fp, sl, lsr #20 │ │ │ │ - rsbseq sp, sl, r6, asr #17 │ │ │ │ - ldrshteq r3, [fp], #-158 @ 0xffffff62 │ │ │ │ - rsbseq sp, sl, r4, asr #15 │ │ │ │ - ldrshteq r3, [fp], #-138 @ 0xffffff76 │ │ │ │ - rsbseq sp, sl, r6, lsr #15 │ │ │ │ - ldrsbteq r3, [fp], #-140 @ 0xffffff74 │ │ │ │ + ldrsbteq sp, [sl], #-190 @ 0xffffff42 │ │ │ │ + rsbseq r3, fp, r2, lsl sp │ │ │ │ + rsbseq sp, sl, lr, asr fp │ │ │ │ + @ instruction: 0x007b3c94 │ │ │ │ + rsbseq fp, sl, ip │ │ │ │ + rsbseq sp, sl, lr, lsl #20 │ │ │ │ + rsbseq r3, fp, r6, asr #22 │ │ │ │ + ldrshteq sp, [sl], #-138 @ 0xffffff76 │ │ │ │ + rsbseq r3, fp, r2, lsr sl │ │ │ │ + rsbseq sp, sl, lr, asr #17 │ │ │ │ + rsbseq r3, fp, r6, lsl #20 │ │ │ │ + rsbseq sp, sl, ip, asr #15 │ │ │ │ + rsbseq r3, fp, r2, lsl #18 │ │ │ │ + rsbseq sp, sl, lr, lsr #15 │ │ │ │ + rsbseq r3, fp, r4, ror #17 │ │ │ │ vtst.8 d20, d0, d23 │ │ │ │ ldrbtmi r7, [r8], #-478 @ 0xfffffe22 │ │ │ │ @ instruction: 0xf7e5300c │ │ │ │ ldmdami r5!, {r0, r1, r7, r8, r9, fp, ip, sp, lr, pc} │ │ │ │ mvnscc pc, pc, asr #32 │ │ │ │ @ instruction: 0xf7e54478 │ │ │ │ @ instruction: 0xf7fdfc3d │ │ │ │ @@ -32648,26 +32648,26 @@ │ │ │ │ ldrbtmi r7, [r8], #-381 @ 0xfffffe83 │ │ │ │ @ instruction: 0xf7e5300c │ │ │ │ stmdami pc, {r0, r1, r5, r8, r9, fp, ip, sp, lr, pc} @ │ │ │ │ mvnscc pc, pc, asr #32 │ │ │ │ @ instruction: 0xf7e54478 │ │ │ │ @ instruction: 0xf7fdfbdd │ │ │ │ svclt 0x0000bcb4 │ │ │ │ - rsbseq sp, sl, lr, lsr #14 │ │ │ │ - rsbseq r3, fp, r4, ror #16 │ │ │ │ - rsbseq sp, sl, lr, lsl #14 │ │ │ │ - rsbseq r3, fp, r6, asr #16 │ │ │ │ - ldrsbteq sp, [sl], #-108 @ 0xffffff94 │ │ │ │ - rsbseq r3, fp, r2, lsl r8 │ │ │ │ - rsbseq sp, sl, r0, asr #13 │ │ │ │ - ldrshteq r3, [fp], #-118 @ 0xffffff8a │ │ │ │ - rsbseq sp, sl, r0, lsr #13 │ │ │ │ - ldrsbteq r3, [fp], #-120 @ 0xffffff88 │ │ │ │ - rsbseq sp, sl, lr, ror #12 │ │ │ │ - rsbseq r3, fp, r4, lsr #15 │ │ │ │ + rsbseq sp, sl, r6, lsr r7 │ │ │ │ + rsbseq r3, fp, ip, ror #16 │ │ │ │ + rsbseq sp, sl, r6, lsl r7 │ │ │ │ + rsbseq r3, fp, lr, asr #16 │ │ │ │ + rsbseq sp, sl, r4, ror #13 │ │ │ │ + rsbseq r3, fp, sl, lsl r8 │ │ │ │ + rsbseq sp, sl, r8, asr #13 │ │ │ │ + ldrshteq r3, [fp], #-126 @ 0xffffff82 │ │ │ │ + rsbseq sp, sl, r8, lsr #13 │ │ │ │ + rsbseq r3, fp, r0, ror #15 │ │ │ │ + rsbseq sp, sl, r6, ror r6 │ │ │ │ + rsbseq r3, fp, ip, lsr #15 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x0060f8cc │ │ │ │ @ instruction: 0x2648f8df │ │ │ │ @ instruction: 0x461eb09f │ │ │ │ @ instruction: 0xf8df4699 │ │ │ │ @@ -33070,50 +33070,50 @@ │ │ │ │ stmdami r9!, {r0, r1, r3, r4, r6, r7, r8, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ mvnscc pc, pc, asr #32 │ │ │ │ @ instruction: 0xf7e54478 │ │ │ │ bfi pc, r5, #17, #2 @ │ │ │ │ addeq ip, r6, r2, ror #6 │ │ │ │ @ instruction: 0x000011b8 │ │ │ │ addeq ip, r6, r8, lsr r3 │ │ │ │ - rsbseq sp, sl, sl, ror r5 │ │ │ │ - ldrsbteq sp, [sl], #-68 @ 0xffffffbc │ │ │ │ - rsbseq r3, fp, sl, lsl #12 │ │ │ │ - ldrhteq sp, [sl], #-70 @ 0xffffffba │ │ │ │ - rsbseq r3, fp, ip, ror #11 │ │ │ │ - ldrhteq sp, [sl], #-68 @ 0xffffffbc │ │ │ │ - rsbseq sp, sl, r0, lsl r4 │ │ │ │ - rsbseq sp, sl, lr, ror #4 │ │ │ │ - rsbseq r3, fp, r4, lsr #7 │ │ │ │ - rsbseq sp, sl, lr, asr #4 │ │ │ │ - rsbseq r3, fp, r4, lsl #7 │ │ │ │ - rsbseq sp, sl, r0, lsr r2 │ │ │ │ - rsbseq r3, fp, r6, ror #6 │ │ │ │ - ldrhteq sp, [sl], #-22 @ 0xffffffea │ │ │ │ - rsbseq r3, fp, lr, ror #5 │ │ │ │ - @ instruction: 0x007ad19e │ │ │ │ - ldrsbteq r3, [fp], #-38 @ 0xffffffda │ │ │ │ - @ instruction: 0x007ad19c │ │ │ │ - ldrhteq sp, [sl], #-12 │ │ │ │ - ldrshteq r3, [fp], #-20 @ 0xffffffec │ │ │ │ - rsbseq sp, sl, r4, lsr #1 │ │ │ │ - ldrsbteq r3, [fp], #-26 @ 0xffffffe6 │ │ │ │ - rsbseq sp, sl, r8, lsl #1 │ │ │ │ - ldrhteq r3, [fp], #-30 @ 0xffffffe2 │ │ │ │ - rsbseq sp, sl, ip, rrx │ │ │ │ - rsbseq r3, fp, r2, lsr #3 │ │ │ │ - rsbseq sp, sl, r0, asr r0 │ │ │ │ - rsbseq r3, fp, r6, lsl #3 │ │ │ │ - rsbseq sp, sl, r6, lsr r0 │ │ │ │ - rsbseq r3, fp, ip, ror #2 │ │ │ │ - rsbseq sp, sl, r6, lsl r0 │ │ │ │ - rsbseq r3, fp, ip, asr #2 │ │ │ │ - ldrshteq ip, [sl], #-250 @ 0xffffff06 │ │ │ │ - rsbseq r3, fp, r0, lsr r1 │ │ │ │ - ldrsbteq ip, [sl], #-254 @ 0xffffff02 │ │ │ │ - rsbseq r3, fp, r4, lsl r1 │ │ │ │ + rsbseq sp, sl, r2, lsl #11 │ │ │ │ + ldrsbteq sp, [sl], #-76 @ 0xffffffb4 │ │ │ │ + rsbseq r3, fp, r2, lsl r6 │ │ │ │ + ldrhteq sp, [sl], #-78 @ 0xffffffb2 │ │ │ │ + ldrshteq r3, [fp], #-84 @ 0xffffffac │ │ │ │ + ldrhteq sp, [sl], #-76 @ 0xffffffb4 │ │ │ │ + rsbseq sp, sl, r8, lsl r4 │ │ │ │ + rsbseq sp, sl, r6, ror r2 │ │ │ │ + rsbseq r3, fp, ip, lsr #7 │ │ │ │ + rsbseq sp, sl, r6, asr r2 │ │ │ │ + rsbseq r3, fp, ip, lsl #7 │ │ │ │ + rsbseq sp, sl, r8, lsr r2 │ │ │ │ + rsbseq r3, fp, lr, ror #6 │ │ │ │ + ldrhteq sp, [sl], #-30 @ 0xffffffe2 │ │ │ │ + ldrshteq r3, [fp], #-38 @ 0xffffffda │ │ │ │ + rsbseq sp, sl, r6, lsr #3 │ │ │ │ + ldrsbteq r3, [fp], #-46 @ 0xffffffd2 │ │ │ │ + rsbseq sp, sl, r4, lsr #3 │ │ │ │ + rsbseq sp, sl, r4, asr #1 │ │ │ │ + ldrshteq r3, [fp], #-28 @ 0xffffffe4 │ │ │ │ + rsbseq sp, sl, ip, lsr #1 │ │ │ │ + rsbseq r3, fp, r2, ror #3 │ │ │ │ + @ instruction: 0x007ad090 │ │ │ │ + rsbseq r3, fp, r6, asr #3 │ │ │ │ + rsbseq sp, sl, r4, ror r0 │ │ │ │ + rsbseq r3, fp, sl, lsr #3 │ │ │ │ + rsbseq sp, sl, r8, asr r0 │ │ │ │ + rsbseq r3, fp, lr, lsl #3 │ │ │ │ + rsbseq sp, sl, lr, lsr r0 │ │ │ │ + rsbseq r3, fp, r4, ror r1 │ │ │ │ + rsbseq sp, sl, lr, lsl r0 │ │ │ │ + rsbseq r3, fp, r4, asr r1 │ │ │ │ + rsbseq sp, sl, r2 │ │ │ │ + rsbseq r3, fp, r8, lsr r1 │ │ │ │ + rsbseq ip, sl, r6, ror #31 │ │ │ │ + rsbseq r3, fp, ip, lsl r1 │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r0 │ │ │ │ stc 12, cr5, [sp, #-512]! @ 0xfffffe00 │ │ │ │ bl feb9599c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ bmi ff5b6c7c │ │ │ │ blmi ff5defcc │ │ │ │ ldrbtmi r4, [sl], #-1543 @ 0xfffff9f9 │ │ │ │ @@ -33142,15 +33142,15 @@ │ │ │ │ ldrbvs lr, [r0], -r0, asr #19 │ │ │ │ addsvs pc, r0, r0, asr #17 │ │ │ │ blhi 5ee408 │ │ │ │ blhi 66e40c │ │ │ │ blvc 76e410 │ │ │ │ blhi 7ee414 │ │ │ │ blvs 6ee418 │ │ │ │ - blhi 86e41c │ │ │ │ + blhi 86e41c │ │ │ │ blhi 8ee420 │ │ │ │ stmib r4, {sp}^ │ │ │ │ stmdbge r8, {r1, r3, r6, r8} │ │ │ │ ldrtmi r9, [r8], -r1, lsl #6 │ │ │ │ blmi fed57630 │ │ │ │ ldrbtmi r4, [fp], #-2740 @ 0xfffff54c │ │ │ │ ldrbtmi r9, [sl], #-1026 @ 0xfffffbfe │ │ │ │ @@ -33326,57 +33326,57 @@ │ │ │ │ @ instruction: 0xffefffff │ │ │ │ @ instruction: 0x47ae147b │ │ │ │ svccc 0x00847ae1 │ │ │ │ bl 743da4 │ │ │ │ svccc 0x001a36e2 │ │ │ │ addeq fp, r6, lr, ror #24 │ │ │ │ @ instruction: 0x000011b8 │ │ │ │ - rsbseq ip, sl, r8, lsl pc │ │ │ │ - rsbseq ip, sl, r2, ror #29 │ │ │ │ - rsbseq sl, sl, lr, asr #31 │ │ │ │ + rsbseq ip, sl, r0, lsr #30 │ │ │ │ + rsbseq ip, sl, sl, ror #29 │ │ │ │ + ldrsbteq sl, [sl], #-246 @ 0xffffff0a │ │ │ │ andeq r0, r0, r1, lsl #30 │ │ │ │ - rsbseq ip, sl, sl, asr lr │ │ │ │ - @ instruction: 0x007b2f92 │ │ │ │ + rsbseq ip, sl, r2, ror #28 │ │ │ │ + @ instruction: 0x007b2f9a │ │ │ │ addeq fp, r6, r0, lsr #23 │ │ │ │ - rsbseq ip, sl, r2, lsr #28 │ │ │ │ - rsbseq r2, fp, sl, asr pc │ │ │ │ + rsbseq ip, sl, sl, lsr #28 │ │ │ │ + rsbseq r2, fp, r2, ror #30 │ │ │ │ @ instruction: 0xffffc2dd │ │ │ │ @ instruction: 0xffffc253 │ │ │ │ - rsbseq ip, sl, r4, ror #27 │ │ │ │ - rsbseq r2, fp, ip, lsl pc │ │ │ │ - rsbseq ip, sl, sl, asr #27 │ │ │ │ - rsbseq r2, fp, r2, lsl #30 │ │ │ │ + rsbseq ip, sl, ip, ror #27 │ │ │ │ + rsbseq r2, fp, r4, lsr #30 │ │ │ │ + ldrsbteq ip, [sl], #-210 @ 0xffffff2e │ │ │ │ + rsbseq r2, fp, sl, lsl #30 │ │ │ │ @ instruction: 0xffffc13d │ │ │ │ @ instruction: 0xfffff777 │ │ │ │ - rsbseq ip, sl, ip, lsl #27 │ │ │ │ - rsbseq r2, fp, r4, asr #29 │ │ │ │ - rsbseq ip, sl, r2, ror sp │ │ │ │ - rsbseq r2, fp, sl, lsr #29 │ │ │ │ - rsbseq sl, sl, sl, lsl #31 │ │ │ │ - ldrsbteq ip, [sl], #-220 @ 0xffffff24 │ │ │ │ - rsbseq ip, sl, r0, lsr sp │ │ │ │ - rsbseq r2, fp, r8, ror #28 │ │ │ │ - ldrhteq ip, [sl], #-222 @ 0xffffff22 │ │ │ │ - ldrshteq ip, [sl], #-208 @ 0xffffff30 │ │ │ │ - rsbseq ip, sl, ip, ror #25 │ │ │ │ - rsbseq r2, fp, r4, lsr #28 │ │ │ │ - rsbseq ip, sl, lr, asr #25 │ │ │ │ - rsbseq r2, fp, r4, lsl #28 │ │ │ │ - rsbseq sl, sl, r6, lsr pc │ │ │ │ - ldrhteq ip, [sl], #-220 @ 0xffffff24 │ │ │ │ - rsbseq ip, sl, r8, lsl #25 │ │ │ │ - rsbseq r2, fp, r0, asr #27 │ │ │ │ - rsbseq sl, sl, sl, asr #30 │ │ │ │ @ instruction: 0x007acd94 │ │ │ │ - rsbseq ip, sl, r0, asr #24 │ │ │ │ - rsbseq r2, fp, r8, ror sp │ │ │ │ - rsbseq ip, sl, lr, ror sp │ │ │ │ - rsbseq ip, sl, r0, asr #27 │ │ │ │ - ldrshteq ip, [sl], #-188 @ 0xffffff44 │ │ │ │ - rsbseq r2, fp, r4, lsr sp │ │ │ │ + rsbseq r2, fp, ip, asr #29 │ │ │ │ + rsbseq ip, sl, sl, ror sp │ │ │ │ + ldrhteq r2, [fp], #-226 @ 0xffffff1e │ │ │ │ + @ instruction: 0x007aaf92 │ │ │ │ + rsbseq ip, sl, r4, ror #27 │ │ │ │ + rsbseq ip, sl, r8, lsr sp │ │ │ │ + rsbseq r2, fp, r0, ror lr │ │ │ │ + rsbseq ip, sl, r6, asr #27 │ │ │ │ + ldrshteq ip, [sl], #-216 @ 0xffffff28 │ │ │ │ + ldrshteq ip, [sl], #-196 @ 0xffffff3c │ │ │ │ + rsbseq r2, fp, ip, lsr #28 │ │ │ │ + ldrsbteq ip, [sl], #-198 @ 0xffffff3a │ │ │ │ + rsbseq r2, fp, ip, lsl #28 │ │ │ │ + rsbseq sl, sl, lr, lsr pc │ │ │ │ + rsbseq ip, sl, r4, asr #27 │ │ │ │ + @ instruction: 0x007acc90 │ │ │ │ + rsbseq r2, fp, r8, asr #27 │ │ │ │ + rsbseq sl, sl, r2, asr pc │ │ │ │ + @ instruction: 0x007acd9c │ │ │ │ + rsbseq ip, sl, r8, asr #24 │ │ │ │ + rsbseq r2, fp, r0, lsl #27 │ │ │ │ + rsbseq ip, sl, r6, lsl #27 │ │ │ │ + rsbseq ip, sl, r8, asr #27 │ │ │ │ + rsbseq ip, sl, r4, lsl #24 │ │ │ │ + rsbseq r2, fp, ip, lsr sp │ │ │ │ @ instruction: 0xf1044ad8 │ │ │ │ ldmibmi r8, {r3, r5, r8, r9}^ │ │ │ │ ldrbtmi r9, [sl], #-0 │ │ │ │ blcs ff2ae834 │ │ │ │ ldc 4, cr4, [pc, #484] @ 333a0 │ │ │ │ ldrtmi r1, [r8], -sl, asr #23 │ │ │ │ bleq ff2ee840 │ │ │ │ @@ -33585,62 +33585,62 @@ │ │ │ │ stmiahi r3!, {r0, r4, r5, r6, r7, fp, sp, lr}^ │ │ │ │ mcrcc 8, 7, pc, cr4, cr5, {5} @ │ │ │ │ ldmibls r9, {r1, r3, r4, r7, r8, fp, ip, pc} │ │ │ │ svccc 0x00b99999 │ │ │ │ ... │ │ │ │ teqcc r3, #-872415232 @ 0xcc000000 │ │ │ │ svccc 0x00e33333 │ │ │ │ - rsbseq ip, sl, sl, asr #25 │ │ │ │ - rsbseq ip, sl, r8, lsl #26 │ │ │ │ - ldrsbteq ip, [sl], #-172 @ 0xffffff54 │ │ │ │ - rsbseq r2, fp, r4, lsl ip │ │ │ │ - rsbseq ip, sl, sl, ror #25 │ │ │ │ - rsbseq ip, sl, r8, lsl sp │ │ │ │ - @ instruction: 0x007aca94 │ │ │ │ - rsbseq r2, fp, ip, asr #23 │ │ │ │ - rsbseq ip, sl, r2, lsl #26 │ │ │ │ - rsbseq ip, sl, ip, lsr #26 │ │ │ │ - rsbseq ip, sl, r0, asr sl │ │ │ │ - rsbseq r2, fp, r8, lsl #23 │ │ │ │ - rsbseq ip, sl, lr, lsl #26 │ │ │ │ - rsbseq ip, sl, ip, asr sp │ │ │ │ - rsbseq ip, sl, ip, lsl #20 │ │ │ │ - rsbseq r2, fp, r4, asr #22 │ │ │ │ - rsbseq ip, sl, lr, lsr sp │ │ │ │ - rsbseq ip, sl, ip, lsl #27 │ │ │ │ - rsbseq ip, sl, r8, asr #19 │ │ │ │ - rsbseq r2, fp, r0, lsl #22 │ │ │ │ - rsbseq ip, sl, r2, ror sp │ │ │ │ - rsbseq ip, sl, ip, asr #27 │ │ │ │ - rsbseq ip, sl, r4, lsl #19 │ │ │ │ - ldrhteq r2, [fp], #-172 @ 0xffffff54 │ │ │ │ - rsbseq ip, sl, sl, lsr #27 │ │ │ │ - rsbseq ip, sl, r8, ror #27 │ │ │ │ - rsbseq ip, sl, r0, asr #18 │ │ │ │ - rsbseq r2, fp, r8, ror sl │ │ │ │ + ldrsbteq ip, [sl], #-194 @ 0xffffff3e │ │ │ │ + rsbseq ip, sl, r0, lsl sp │ │ │ │ + rsbseq ip, sl, r4, ror #21 │ │ │ │ + rsbseq r2, fp, ip, lsl ip │ │ │ │ + ldrshteq ip, [sl], #-194 @ 0xffffff3e │ │ │ │ + rsbseq ip, sl, r0, lsr #26 │ │ │ │ + @ instruction: 0x007aca9c │ │ │ │ + ldrsbteq r2, [fp], #-180 @ 0xffffff4c │ │ │ │ + rsbseq ip, sl, sl, lsl #26 │ │ │ │ + rsbseq ip, sl, r4, lsr sp │ │ │ │ + rsbseq ip, sl, r8, asr sl │ │ │ │ + @ instruction: 0x007b2b90 │ │ │ │ + rsbseq ip, sl, r6, lsl sp │ │ │ │ + rsbseq ip, sl, r4, ror #26 │ │ │ │ + rsbseq ip, sl, r4, lsl sl │ │ │ │ + rsbseq r2, fp, ip, asr #22 │ │ │ │ + rsbseq ip, sl, r6, asr #26 │ │ │ │ + @ instruction: 0x007acd94 │ │ │ │ + ldrsbteq ip, [sl], #-144 @ 0xffffff70 │ │ │ │ + rsbseq r2, fp, r8, lsl #22 │ │ │ │ + rsbseq ip, sl, sl, ror sp │ │ │ │ ldrsbteq ip, [sl], #-212 @ 0xffffff2c │ │ │ │ - rsbseq ip, sl, r8, lsl #28 │ │ │ │ - ldrshteq ip, [sl], #-134 @ 0xffffff7a │ │ │ │ - rsbseq r2, fp, lr, lsr #20 │ │ │ │ - rsbseq ip, sl, r8, lsr #28 │ │ │ │ - ldrsbteq ip, [sl], #-216 @ 0xffffff28 │ │ │ │ - rsbseq ip, sl, lr, lsr #17 │ │ │ │ - rsbseq r2, fp, r6, ror #19 │ │ │ │ - rsbseq ip, sl, sl, lsl #28 │ │ │ │ - rsbseq ip, sl, r8, ror #28 │ │ │ │ - rsbseq ip, sl, r4, ror r8 │ │ │ │ - rsbseq r2, fp, ip, lsr #19 │ │ │ │ - @ instruction: 0x007ace9e │ │ │ │ - rsbseq ip, sl, ip, asr #28 │ │ │ │ - rsbseq ip, sl, r0, lsr r8 │ │ │ │ - rsbseq r2, fp, r8, ror #18 │ │ │ │ - ldrsbteq ip, [sl], #-236 @ 0xffffff14 │ │ │ │ - rsbseq ip, sl, r4, ror lr │ │ │ │ - rsbseq ip, sl, lr, ror #15 │ │ │ │ - rsbseq r2, fp, r6, lsr #18 │ │ │ │ + rsbseq ip, sl, ip, lsl #19 │ │ │ │ + rsbseq r2, fp, r4, asr #21 │ │ │ │ + ldrhteq ip, [sl], #-210 @ 0xffffff2e │ │ │ │ + ldrshteq ip, [sl], #-208 @ 0xffffff30 │ │ │ │ + rsbseq ip, sl, r8, asr #18 │ │ │ │ + rsbseq r2, fp, r0, lsl #21 │ │ │ │ + ldrsbteq ip, [sl], #-220 @ 0xffffff24 │ │ │ │ + rsbseq ip, sl, r0, lsl lr │ │ │ │ + ldrshteq ip, [sl], #-142 @ 0xffffff72 │ │ │ │ + rsbseq r2, fp, r6, lsr sl │ │ │ │ + rsbseq ip, sl, r0, lsr lr │ │ │ │ + rsbseq ip, sl, r0, ror #27 │ │ │ │ + ldrhteq ip, [sl], #-134 @ 0xffffff7a │ │ │ │ + rsbseq r2, fp, lr, ror #19 │ │ │ │ + rsbseq ip, sl, r2, lsl lr │ │ │ │ + rsbseq ip, sl, r0, ror lr │ │ │ │ + rsbseq ip, sl, ip, ror r8 │ │ │ │ + ldrhteq r2, [fp], #-148 @ 0xffffff6c │ │ │ │ + rsbseq ip, sl, r6, lsr #29 │ │ │ │ + rsbseq ip, sl, r4, asr lr │ │ │ │ + rsbseq ip, sl, r8, lsr r8 │ │ │ │ + rsbseq r2, fp, r0, ror r9 │ │ │ │ + rsbseq ip, sl, r4, ror #29 │ │ │ │ + rsbseq ip, sl, ip, ror lr │ │ │ │ + ldrshteq ip, [sl], #-118 @ 0xffffff8a │ │ │ │ + rsbseq r2, fp, lr, lsr #18 │ │ │ │ andmi pc, r0, #111 @ 0x6f │ │ │ │ strbne pc, [r8], #2271 @ 0x8df @ │ │ │ │ andvs lr, r2, #3358720 @ 0x334000 │ │ │ │ moveq pc, #4, 2 │ │ │ │ strbcs pc, [r0], #2271 @ 0x8df @ │ │ │ │ @ instruction: 0x46384479 │ │ │ │ strvs lr, [r4], -sp, asr #19 │ │ │ │ @@ -33940,86 +33940,86 @@ │ │ │ │ ldmiblt r6!, {r0, r1, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc}^ │ │ │ │ andhi pc, r0, pc, lsr #7 │ │ │ │ @ instruction: 0xffffffff │ │ │ │ svcvc 0x00efffff │ │ │ │ ... │ │ │ │ ldmibls r9, {r1, r3, r4, r7, r8, fp, ip, pc} │ │ │ │ svccc 0x00a99999 │ │ │ │ - rsbseq ip, sl, r4, lsr #28 │ │ │ │ - rsbseq ip, sl, r4, asr #27 │ │ │ │ - ldrhteq ip, [sl], #-100 @ 0xffffff9c │ │ │ │ - rsbseq r2, fp, sl, ror #15 │ │ │ │ - rsbseq ip, sl, r6, asr #28 │ │ │ │ - rsbseq ip, sl, ip, ror #27 │ │ │ │ - rsbseq ip, sl, r4, ror #12 │ │ │ │ - @ instruction: 0x007b279a │ │ │ │ - rsbseq sl, sl, ip, lsr r3 │ │ │ │ - rsbseq ip, sl, r0, lsl #28 │ │ │ │ - rsbseq ip, sl, r2, lsl #12 │ │ │ │ - rsbseq r2, fp, r8, lsr r7 │ │ │ │ - rsbseq sl, sl, r4, lsr #7 │ │ │ │ - rsbseq ip, sl, r2, ror #27 │ │ │ │ - rsbseq ip, sl, r2, asr #11 │ │ │ │ - ldrshteq r2, [fp], #-106 @ 0xffffff96 │ │ │ │ + rsbseq ip, sl, ip, lsr #28 │ │ │ │ rsbseq ip, sl, ip, asr #27 │ │ │ │ - ldrshteq ip, [sl], #-218 @ 0xffffff26 │ │ │ │ - rsbseq ip, sl, r6, lsl #11 │ │ │ │ - ldrhteq r2, [fp], #-110 @ 0xffffff92 │ │ │ │ - rsbseq ip, sl, lr, ror #27 │ │ │ │ - rsbseq ip, sl, r8, lsl lr │ │ │ │ - rsbseq ip, sl, r0, asr #10 │ │ │ │ - rsbseq r2, fp, r8, ror r6 │ │ │ │ + ldrhteq ip, [sl], #-108 @ 0xffffff94 │ │ │ │ + ldrshteq r2, [fp], #-114 @ 0xffffff8e │ │ │ │ + rsbseq ip, sl, lr, asr #28 │ │ │ │ ldrshteq ip, [sl], #-212 @ 0xffffff2c │ │ │ │ - rsbseq ip, sl, lr, lsl lr │ │ │ │ - ldrshteq ip, [sl], #-74 @ 0xffffffb6 │ │ │ │ - rsbseq r2, fp, r2, lsr r6 │ │ │ │ - rsbseq ip, sl, r4, lsl #28 │ │ │ │ - rsbseq ip, sl, sl, ror #28 │ │ │ │ - ldrhteq ip, [sl], #-78 @ 0xffffffb2 │ │ │ │ - ldrshteq r2, [fp], #-86 @ 0xffffffaa │ │ │ │ - rsbseq ip, sl, r8, asr lr │ │ │ │ - rsbseq ip, sl, lr, asr #29 │ │ │ │ - rsbseq ip, sl, r2, lsl #9 │ │ │ │ - ldrhteq r2, [fp], #-90 @ 0xffffffa6 │ │ │ │ - ldrhteq ip, [sl], #-232 @ 0xffffff18 │ │ │ │ - ldrshteq ip, [sl], #-234 @ 0xffffff16 │ │ │ │ - rsbseq ip, sl, r6, asr #8 │ │ │ │ - rsbseq r2, fp, lr, ror r5 │ │ │ │ - ldrshteq ip, [sl], #-224 @ 0xffffff20 │ │ │ │ - rsbseq ip, sl, r6, lsr #30 │ │ │ │ - rsbseq ip, sl, sl, lsl #8 │ │ │ │ - rsbseq r2, fp, r2, asr #10 │ │ │ │ - rsbseq ip, sl, r8, lsl pc │ │ │ │ - @ instruction: 0x007acf9a │ │ │ │ - rsbseq ip, sl, lr, asr #7 │ │ │ │ - rsbseq r2, fp, r6, lsl #10 │ │ │ │ - rsbseq ip, sl, ip, lsl #31 │ │ │ │ - ldrsbteq ip, [sl], #-242 @ 0xffffff0e │ │ │ │ - rsbseq ip, sl, r8, lsl #7 │ │ │ │ - rsbseq r2, fp, r0, asr #9 │ │ │ │ - ldrhteq ip, [sl], #-242 @ 0xffffff0e │ │ │ │ - rsbseq ip, sl, r8, ror #31 │ │ │ │ - rsbseq ip, sl, ip, asr #6 │ │ │ │ - rsbseq r2, fp, r4, lsl #9 │ │ │ │ - ldrsbteq ip, [sl], #-242 @ 0xffffff0e │ │ │ │ - rsbseq sp, sl, r0, lsr r0 │ │ │ │ - rsbseq ip, sl, r0, lsl r3 │ │ │ │ - rsbseq r2, fp, r8, asr #8 │ │ │ │ - rsbseq sp, sl, r2, lsr #32 │ │ │ │ - rsbseq sp, sl, r4, lsr #1 │ │ │ │ - ldrsbteq ip, [sl], #-36 @ 0xffffffdc │ │ │ │ - rsbseq r2, fp, ip, lsl #8 │ │ │ │ - @ instruction: 0x007ad092 │ │ │ │ - ldrshteq sp, [sl], #-14 │ │ │ │ - @ instruction: 0x007ac292 │ │ │ │ - rsbseq r2, fp, sl, asr #7 │ │ │ │ - rsbseq sp, sl, lr, lsl #2 │ │ │ │ - ldrsbteq sp, [sl], #-14 │ │ │ │ - rsbseq ip, sl, sl, asr #4 │ │ │ │ - rsbseq r2, fp, r2, lsl #7 │ │ │ │ + rsbseq ip, sl, ip, ror #12 │ │ │ │ + rsbseq r2, fp, r2, lsr #15 │ │ │ │ + rsbseq sl, sl, r4, asr #6 │ │ │ │ + rsbseq ip, sl, r8, lsl #28 │ │ │ │ + rsbseq ip, sl, sl, lsl #12 │ │ │ │ + rsbseq r2, fp, r0, asr #14 │ │ │ │ + rsbseq sl, sl, ip, lsr #7 │ │ │ │ + rsbseq ip, sl, sl, ror #27 │ │ │ │ + rsbseq ip, sl, sl, asr #11 │ │ │ │ + rsbseq r2, fp, r2, lsl #14 │ │ │ │ + ldrsbteq ip, [sl], #-212 @ 0xffffff2c │ │ │ │ + rsbseq ip, sl, r2, lsl #28 │ │ │ │ + rsbseq ip, sl, lr, lsl #11 │ │ │ │ + rsbseq r2, fp, r6, asr #13 │ │ │ │ + ldrshteq ip, [sl], #-214 @ 0xffffff2a │ │ │ │ + rsbseq ip, sl, r0, lsr #28 │ │ │ │ + rsbseq ip, sl, r8, asr #10 │ │ │ │ + rsbseq r2, fp, r0, lsl #13 │ │ │ │ + ldrshteq ip, [sl], #-220 @ 0xffffff24 │ │ │ │ + rsbseq ip, sl, r6, lsr #28 │ │ │ │ + rsbseq ip, sl, r2, lsl #10 │ │ │ │ + rsbseq r2, fp, sl, lsr r6 │ │ │ │ + rsbseq ip, sl, ip, lsl #28 │ │ │ │ + rsbseq ip, sl, r2, ror lr │ │ │ │ + rsbseq ip, sl, r6, asr #9 │ │ │ │ + ldrshteq r2, [fp], #-94 @ 0xffffffa2 │ │ │ │ + rsbseq ip, sl, r0, ror #28 │ │ │ │ + ldrsbteq ip, [sl], #-230 @ 0xffffff1a │ │ │ │ + rsbseq ip, sl, sl, lsl #9 │ │ │ │ + rsbseq r2, fp, r2, asr #11 │ │ │ │ + rsbseq ip, sl, r0, asr #29 │ │ │ │ + rsbseq ip, sl, r2, lsl #30 │ │ │ │ + rsbseq ip, sl, lr, asr #8 │ │ │ │ + rsbseq r2, fp, r6, lsl #11 │ │ │ │ + ldrshteq ip, [sl], #-232 @ 0xffffff18 │ │ │ │ + rsbseq ip, sl, lr, lsr #30 │ │ │ │ + rsbseq ip, sl, r2, lsl r4 │ │ │ │ + rsbseq r2, fp, sl, asr #10 │ │ │ │ + rsbseq ip, sl, r0, lsr #30 │ │ │ │ + rsbseq ip, sl, r2, lsr #31 │ │ │ │ + ldrsbteq ip, [sl], #-54 @ 0xffffffca │ │ │ │ + rsbseq r2, fp, lr, lsl #10 │ │ │ │ + @ instruction: 0x007acf94 │ │ │ │ + ldrsbteq ip, [sl], #-250 @ 0xffffff06 │ │ │ │ + @ instruction: 0x007ac390 │ │ │ │ + rsbseq r2, fp, r8, asr #9 │ │ │ │ + ldrhteq ip, [sl], #-250 @ 0xffffff06 │ │ │ │ + ldrshteq ip, [sl], #-240 @ 0xffffff10 │ │ │ │ + rsbseq ip, sl, r4, asr r3 │ │ │ │ + rsbseq r2, fp, ip, lsl #9 │ │ │ │ + ldrsbteq ip, [sl], #-250 @ 0xffffff06 │ │ │ │ + rsbseq sp, sl, r8, lsr r0 │ │ │ │ + rsbseq ip, sl, r8, lsl r3 │ │ │ │ + rsbseq r2, fp, r0, asr r4 │ │ │ │ + rsbseq sp, sl, sl, lsr #32 │ │ │ │ + rsbseq sp, sl, ip, lsr #1 │ │ │ │ + ldrsbteq ip, [sl], #-44 @ 0xffffffd4 │ │ │ │ + rsbseq r2, fp, r4, lsl r4 │ │ │ │ + @ instruction: 0x007ad09a │ │ │ │ + rsbseq sp, sl, r6, lsl #2 │ │ │ │ + @ instruction: 0x007ac29a │ │ │ │ + ldrsbteq r2, [fp], #-50 @ 0xffffffce │ │ │ │ + rsbseq sp, sl, r6, lsl r1 │ │ │ │ + rsbseq sp, sl, r6, ror #1 │ │ │ │ + rsbseq ip, sl, r2, asr r2 │ │ │ │ + rsbseq r2, fp, sl, lsl #7 │ │ │ │ @ instruction: 0xf06f4a51 │ │ │ │ ldmdbmi r1, {r8, r9, lr}^ │ │ │ │ ldrbtmi r9, [sl], #-771 @ 0xfffffcfd │ │ │ │ andls r2, r0, sl, lsl #6 │ │ │ │ strcc lr, [r1], -sp, asr #19 │ │ │ │ @ instruction: 0xf1044479 │ │ │ │ @ instruction: 0x463803f0 │ │ │ │ @@ -34093,32 +34093,32 @@ │ │ │ │ ldmdami r8, {r0, r1, r2, r4, r6, r7, r8, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ ldrbtmi r4, [r8], #-1577 @ 0xfffff9d7 │ │ │ │ @ instruction: 0xf892f7e4 │ │ │ │ ldmlt ip!, {r0, r1, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc} │ │ │ │ ... │ │ │ │ ldmibls r9, {r1, r3, r4, r7, r8, fp, ip, pc} │ │ │ │ svccc 0x00c99999 │ │ │ │ - ldrhteq ip, [sl], #-242 @ 0xffffff0e │ │ │ │ - rsbseq ip, sl, ip, ror #31 │ │ │ │ - rsbseq ip, sl, r8, asr #1 │ │ │ │ - rsbseq r2, fp, r0, lsl #4 │ │ │ │ - ldrsbteq ip, [sl], #-242 @ 0xffffff0e │ │ │ │ - rsbseq sp, sl, r0 │ │ │ │ - rsbseq ip, sl, ip, lsl #1 │ │ │ │ - rsbseq r2, fp, r4, asr #3 │ │ │ │ - rsbseq ip, sl, sl, ror #31 │ │ │ │ - rsbseq sp, sl, ip, lsl r0 │ │ │ │ - rsbseq ip, sl, r0, asr r0 │ │ │ │ - rsbseq r2, fp, r8, lsl #3 │ │ │ │ - rsbseq fp, sl, r0, asr #29 │ │ │ │ - rsbseq sp, sl, r2 │ │ │ │ - rsbseq ip, sl, sl │ │ │ │ - rsbseq r2, fp, r2, asr #2 │ │ │ │ - ldrsbteq fp, [sl], #-246 @ 0xffffff0a │ │ │ │ - rsbseq r2, fp, lr, lsl #2 │ │ │ │ + ldrhteq ip, [sl], #-250 @ 0xffffff06 │ │ │ │ + ldrshteq ip, [sl], #-244 @ 0xffffff0c │ │ │ │ + ldrsbteq ip, [sl], #-0 │ │ │ │ + rsbseq r2, fp, r8, lsl #4 │ │ │ │ + ldrsbteq ip, [sl], #-250 @ 0xffffff06 │ │ │ │ + rsbseq sp, sl, r8 │ │ │ │ + @ instruction: 0x007ac094 │ │ │ │ + rsbseq r2, fp, ip, asr #3 │ │ │ │ + ldrshteq ip, [sl], #-242 @ 0xffffff0e │ │ │ │ + rsbseq sp, sl, r4, lsr #32 │ │ │ │ + rsbseq ip, sl, r8, asr r0 │ │ │ │ + @ instruction: 0x007b2190 │ │ │ │ + rsbseq fp, sl, r8, asr #29 │ │ │ │ + rsbseq sp, sl, sl │ │ │ │ + rsbseq ip, sl, r2, lsl r0 │ │ │ │ + rsbseq r2, fp, sl, asr #2 │ │ │ │ + ldrsbteq fp, [sl], #-254 @ 0xffffff02 │ │ │ │ + rsbseq r2, fp, r6, lsl r1 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ bl feb8af54 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strdlt r0, [r3], r0 @ │ │ │ │ @ instruction: 0xf814f7ff │ │ │ │ stmdacs r1, {r0, r1, r9, sl, lr} │ │ │ │ ldrmi sp, [r8], -r2, lsl #2 │ │ │ │ @@ -34128,16 +34128,16 @@ │ │ │ │ andcc r4, ip, r8, ror r4 │ │ │ │ @ instruction: 0xff8cf7e3 │ │ │ │ stmdbls r1, {r0, r2, fp, lr} │ │ │ │ @ instruction: 0xf7e44478 │ │ │ │ blls b1ea4 │ │ │ │ andlt r4, r3, r8, lsl r6 │ │ │ │ svclt 0x0000bd00 │ │ │ │ - rsbseq fp, sl, r0, asr #30 │ │ │ │ - rsbseq r2, fp, r8, ror r0 │ │ │ │ + rsbseq fp, sl, r8, asr #30 │ │ │ │ + rsbseq r2, fp, r0, lsl #1 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl feb8afa0 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldrdlt r0, [r9], r0 @ │ │ │ │ ldmdbmi r8, {r0, r2, r3, r9, sl, lr} │ │ │ │ ldrbtmi r4, [r9], #-1540 @ 0xfffff9fc │ │ │ │ andcc lr, r6, #3358720 @ 0x334000 │ │ │ │ @@ -34159,17 +34159,17 @@ │ │ │ │ andcc r4, ip, r8, ror r4 │ │ │ │ @ instruction: 0xff4ef7e3 │ │ │ │ stmdbls r6, {r1, r2, fp, lr} │ │ │ │ @ instruction: 0xf7e44478 │ │ │ │ blls 1f1e28 │ │ │ │ andlt r4, r9, r8, lsl r6 │ │ │ │ svclt 0x0000bd30 │ │ │ │ - rsbseq sl, sl, r6, asr r0 │ │ │ │ - rsbseq fp, sl, r4, asr #29 │ │ │ │ - ldrshteq r1, [fp], #-252 @ 0xffffff04 │ │ │ │ + rsbseq sl, sl, lr, asr r0 │ │ │ │ + rsbseq fp, sl, ip, asr #29 │ │ │ │ + rsbseq r2, fp, r4 │ │ │ │ andeq r0, r0, r0 │ │ │ │ ldrbmi r2, [r0, -r1]! │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl feb8b028 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r3, r8, ror #31 │ │ │ │ strmi r4, [r8], -r5, lsl #12 │ │ │ │ @@ -34191,16 +34191,16 @@ │ │ │ │ ldrbtmi r0, [fp], #-276 @ 0xfffffeec │ │ │ │ @ instruction: 0xf7e10092 │ │ │ │ @ instruction: 0xf04ff95d │ │ │ │ strdcs r3, [r1], -pc @ │ │ │ │ movwcc lr, #31172 @ 0x79c4 │ │ │ │ movwcc lr, #39364 @ 0x99c4 │ │ │ │ ldclt 0, cr11, [r0, #-12]! │ │ │ │ - rsbseq ip, sl, ip, asr lr │ │ │ │ - rsbseq ip, sl, lr, lsr lr │ │ │ │ + rsbseq ip, sl, r4, ror #28 │ │ │ │ + rsbseq ip, sl, r6, asr #28 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ bl feb8b09c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ bmi 577e44 │ │ │ │ blmi 5a00b8 │ │ │ │ ldrbtmi r4, [sl], #-1540 @ 0xfffff9fc │ │ │ │ ldmpl r3, {r3, r9, sl, lr}^ │ │ │ │ @@ -34220,15 +34220,15 @@ │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ mrsle r0, LR_svc │ │ │ │ andlt r2, r4, r1 │ │ │ │ @ instruction: 0xf7ddbd10 │ │ │ │ svclt 0x0000ec1e │ │ │ │ addeq sl, r6, r6, ror #22 │ │ │ │ @ instruction: 0x000011b8 │ │ │ │ - rsbseq ip, sl, r4, ror #27 │ │ │ │ + rsbseq ip, sl, ip, ror #27 │ │ │ │ addeq sl, r6, r4, lsr fp │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ blhi 3ef3c8 │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ cdpeq 8, 12, cr15, cr8, cr12, {6} │ │ │ │ @ instruction: 0x4604b0b7 │ │ │ │ @@ -34677,36 +34677,36 @@ │ │ │ │ bleq 11afecc │ │ │ │ svclt 0x0000e738 │ │ │ │ andhi pc, r0, pc, lsr #7 │ │ │ │ ... │ │ │ │ addeq sl, r6, r6, ror #21 │ │ │ │ @ instruction: 0x000011b8 │ │ │ │ addeq sl, r6, sl, asr #19 │ │ │ │ - rsbseq ip, sl, r0, asr ip │ │ │ │ - rsbseq r1, fp, r2, ror #26 │ │ │ │ - ldrshteq ip, [sl], #-180 @ 0xffffff4c │ │ │ │ - rsbseq ip, sl, lr, asr #23 │ │ │ │ - rsbseq ip, sl, ip, lsl #23 │ │ │ │ - @ instruction: 0x007acb9c │ │ │ │ - rsbseq r1, fp, ip, lsr #25 │ │ │ │ - rsbseq ip, sl, lr, lsr fp │ │ │ │ - rsbseq ip, sl, r4, lsr #18 │ │ │ │ - rsbseq r1, fp, r8, lsr sl │ │ │ │ - ldrhteq ip, [sl], #-128 @ 0xffffff80 │ │ │ │ - rsbseq r1, fp, r4, asr #19 │ │ │ │ - rsbseq ip, sl, lr, lsr #16 │ │ │ │ - rsbseq r1, fp, r2, asr #18 │ │ │ │ - ldrhteq ip, [sl], #-114 @ 0xffffff8e │ │ │ │ - rsbseq r1, fp, r6, asr #17 │ │ │ │ - rsbseq ip, sl, r8, asr #14 │ │ │ │ - rsbseq r1, fp, ip, asr r8 │ │ │ │ - rsbseq ip, sl, ip, lsr #14 │ │ │ │ - rsbseq r1, fp, r0, asr #16 │ │ │ │ - rsbseq ip, sl, r0, lsl r7 │ │ │ │ - rsbseq r1, fp, r4, lsr #16 │ │ │ │ + rsbseq ip, sl, r8, asr ip │ │ │ │ + rsbseq r1, fp, sl, ror #26 │ │ │ │ + ldrshteq ip, [sl], #-188 @ 0xffffff44 │ │ │ │ + ldrsbteq ip, [sl], #-182 @ 0xffffff4a │ │ │ │ + @ instruction: 0x007acb94 │ │ │ │ + rsbseq ip, sl, r4, lsr #23 │ │ │ │ + ldrhteq r1, [fp], #-196 @ 0xffffff3c │ │ │ │ + rsbseq ip, sl, r6, asr #22 │ │ │ │ + rsbseq ip, sl, ip, lsr #18 │ │ │ │ + rsbseq r1, fp, r0, asr #20 │ │ │ │ + ldrhteq ip, [sl], #-136 @ 0xffffff78 │ │ │ │ + rsbseq r1, fp, ip, asr #19 │ │ │ │ + rsbseq ip, sl, r6, lsr r8 │ │ │ │ + rsbseq r1, fp, sl, asr #18 │ │ │ │ + ldrhteq ip, [sl], #-122 @ 0xffffff86 │ │ │ │ + rsbseq r1, fp, lr, asr #17 │ │ │ │ + rsbseq ip, sl, r0, asr r7 │ │ │ │ + rsbseq r1, fp, r4, ror #16 │ │ │ │ + rsbseq ip, sl, r4, lsr r7 │ │ │ │ + rsbseq r1, fp, r8, asr #16 │ │ │ │ + rsbseq ip, sl, r8, lsl r7 │ │ │ │ + rsbseq r1, fp, ip, lsr #16 │ │ │ │ blcs 70160 │ │ │ │ blne 1230148 │ │ │ │ @ instruction: 0x46204631 │ │ │ │ bleq 10f0150 │ │ │ │ blvs 6efcc8 │ │ │ │ blvc 66fccc │ │ │ │ @ instruction: 0xf02af12d │ │ │ │ @@ -34905,16 +34905,16 @@ │ │ │ │ stmdacs r1, {r1, r2, r4, r8, r9, fp, ip, sp, lr} │ │ │ │ blvs 670018 │ │ │ │ ldcge 4, cr15, [ip, #508]! @ 0x1fc │ │ │ │ strb r2, [r9, -r3, lsl #4] │ │ │ │ blls b002c │ │ │ │ @ instruction: 0xe6e14635 │ │ │ │ ... │ │ │ │ - ldrshteq ip, [sl], #-52 @ 0xffffffcc │ │ │ │ - rsbseq r1, fp, r8, lsl #10 │ │ │ │ + ldrshteq ip, [sl], #-60 @ 0xffffffc4 │ │ │ │ + rsbseq r1, fp, r0, lsl r5 │ │ │ │ ldrsbthi pc, [ip], #-141 @ 0xffffff73 @ │ │ │ │ @ instruction: 0x46209d1d │ │ │ │ @ instruction: 0xf78af125 │ │ │ │ stmdacs r1, {r1, r9, sl, lr} │ │ │ │ blls 328f44 >::_M_default_append(unsigned int)@@Base+0xa6380> │ │ │ │ blls 5a1928 │ │ │ │ bvs 1b218ec │ │ │ │ @@ -35080,27 +35080,27 @@ │ │ │ │ ldmdami r3, {r0, r1, r3, r4, fp, ip, sp, lr, pc} │ │ │ │ mvnscc pc, pc, asr #32 │ │ │ │ @ instruction: 0xf7e34478 │ │ │ │ @ instruction: 0xf7fff8d5 │ │ │ │ svclt 0x0000ba72 │ │ │ │ andhi pc, r0, pc, lsr #7 │ │ │ │ ... │ │ │ │ - rsbseq ip, sl, r2, asr #4 │ │ │ │ - rsbseq r1, fp, r6, asr r3 │ │ │ │ - ldrhteq r8, [sl], #-124 @ 0xffffff84 │ │ │ │ - rsbseq ip, sl, r0, lsl #3 │ │ │ │ - @ instruction: 0x007b1294 │ │ │ │ - rsbseq ip, sl, r0, asr #2 │ │ │ │ - rsbseq r1, fp, r4, asr r2 │ │ │ │ - rsbseq ip, sl, r6, ror #1 │ │ │ │ - ldrshteq r1, [fp], #-26 @ 0xffffffe6 │ │ │ │ - ldrhteq ip, [sl], #-6 │ │ │ │ - rsbseq r1, fp, sl, asr #3 │ │ │ │ - rsbseq ip, sl, r2, lsl #1 │ │ │ │ - @ instruction: 0x007b1194 │ │ │ │ + rsbseq ip, sl, sl, asr #4 │ │ │ │ + rsbseq r1, fp, lr, asr r3 │ │ │ │ + rsbseq r8, sl, r4, asr #15 │ │ │ │ + rsbseq ip, sl, r8, lsl #3 │ │ │ │ + @ instruction: 0x007b129c │ │ │ │ + rsbseq ip, sl, r8, asr #2 │ │ │ │ + rsbseq r1, fp, ip, asr r2 │ │ │ │ + rsbseq ip, sl, lr, ror #1 │ │ │ │ + rsbseq r1, fp, r2, lsl #4 │ │ │ │ + ldrhteq ip, [sl], #-14 │ │ │ │ + ldrsbteq r1, [fp], #-18 @ 0xffffffee │ │ │ │ + rsbseq ip, sl, sl, lsl #1 │ │ │ │ + @ instruction: 0x007b119c │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl feb8beb8 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ bmi fec38c00 │ │ │ │ blmi fec60ee0 │ │ │ │ ldrbtmi r4, [sl], #-1543 @ 0xfffff9f9 │ │ │ │ ldmdavs fp, {r0, r1, r4, r6, r7, fp, ip, lr} │ │ │ │ @@ -35275,57 +35275,57 @@ │ │ │ │ ldmdami r0!, {r0, r1, r4, r7, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ ldrbtmi r4, [r8], #-1569 @ 0xfffff9df │ │ │ │ @ instruction: 0xff4ef7e2 │ │ │ │ @ instruction: 0xf7dce6ea │ │ │ │ svclt 0x0000ebda │ │ │ │ addeq r9, r6, sl, asr #26 │ │ │ │ @ instruction: 0x000011b8 │ │ │ │ - ldrsbteq fp, [sl], #-242 @ 0xffffff0e │ │ │ │ - rsbseq fp, sl, r8, ror #31 │ │ │ │ - rsbseq ip, sl, r6 │ │ │ │ + ldrsbteq fp, [sl], #-250 @ 0xffffff06 │ │ │ │ + ldrshteq fp, [sl], #-240 @ 0xffffff10 │ │ │ │ + rsbseq ip, sl, lr │ │ │ │ andeq r0, r0, r5, lsl #6 │ │ │ │ - @ instruction: 0x007abf9a │ │ │ │ - rsbseq r1, fp, lr, lsr #1 │ │ │ │ + rsbseq fp, sl, r2, lsr #31 │ │ │ │ + ldrhteq r1, [fp], #-6 │ │ │ │ @ instruction: 0x00869cbc │ │ │ │ - rsbseq fp, sl, r6, ror #30 │ │ │ │ - rsbseq r1, fp, sl, ror r0 │ │ │ │ + rsbseq fp, sl, lr, ror #30 │ │ │ │ + rsbseq r1, fp, r2, lsl #1 │ │ │ │ @ instruction: 0xfffff105 │ │ │ │ @ instruction: 0xfffff07b │ │ │ │ - rsbseq fp, sl, r8, lsr #30 │ │ │ │ - rsbseq r1, fp, ip, lsr r0 │ │ │ │ - rsbseq fp, sl, lr, lsl #30 │ │ │ │ - rsbseq r1, fp, r2, lsr #32 │ │ │ │ + rsbseq fp, sl, r0, lsr pc │ │ │ │ + rsbseq r1, fp, r4, asr #32 │ │ │ │ + rsbseq fp, sl, r6, lsl pc │ │ │ │ + rsbseq r1, fp, sl, lsr #32 │ │ │ │ @ instruction: 0xfffff039 │ │ │ │ @ instruction: 0xfffff10f │ │ │ │ - ldrsbteq fp, [sl], #-224 @ 0xffffff20 │ │ │ │ - rsbseq r0, fp, r4, ror #31 │ │ │ │ - ldrhteq fp, [sl], #-230 @ 0xffffff1a │ │ │ │ - rsbseq r0, fp, sl, asr #31 │ │ │ │ - ldrshteq fp, [sl], #-230 @ 0xffffff1a │ │ │ │ + ldrsbteq fp, [sl], #-232 @ 0xffffff18 │ │ │ │ + rsbseq r0, fp, ip, ror #31 │ │ │ │ + ldrhteq fp, [sl], #-238 @ 0xffffff12 │ │ │ │ + ldrsbteq r0, [fp], #-242 @ 0xffffff0e │ │ │ │ + ldrshteq fp, [sl], #-238 @ 0xffffff12 │ │ │ │ + rsbseq fp, sl, r4, asr pc │ │ │ │ + rsbseq fp, sl, r6, lsl #29 │ │ │ │ + @ instruction: 0x007b0f9a │ │ │ │ rsbseq fp, sl, ip, asr #30 │ │ │ │ - rsbseq fp, sl, lr, ror lr │ │ │ │ - @ instruction: 0x007b0f92 │ │ │ │ - rsbseq fp, sl, r4, asr #30 │ │ │ │ - @ instruction: 0x007abf9e │ │ │ │ - rsbseq fp, sl, r4, asr #28 │ │ │ │ - rsbseq r0, fp, r8, asr pc │ │ │ │ - rsbseq fp, sl, r6, lsr #28 │ │ │ │ - rsbseq r0, fp, r8, lsr pc │ │ │ │ - rsbseq fp, sl, r2, ror pc │ │ │ │ - rsbseq fp, sl, r8, ror #31 │ │ │ │ - rsbseq fp, sl, ip, ror #27 │ │ │ │ - rsbseq r0, fp, r0, lsl #30 │ │ │ │ - ldrsbteq fp, [sl], #-242 @ 0xffffff0e │ │ │ │ + rsbseq fp, sl, r6, lsr #31 │ │ │ │ + rsbseq fp, sl, ip, asr #28 │ │ │ │ + rsbseq r0, fp, r0, ror #30 │ │ │ │ + rsbseq fp, sl, lr, lsr #28 │ │ │ │ + rsbseq r0, fp, r0, asr #30 │ │ │ │ + rsbseq fp, sl, sl, ror pc │ │ │ │ + ldrshteq fp, [sl], #-240 @ 0xffffff10 │ │ │ │ + ldrshteq fp, [sl], #-212 @ 0xffffff2c │ │ │ │ + rsbseq r0, fp, r8, lsl #30 │ │ │ │ + ldrsbteq fp, [sl], #-250 @ 0xffffff06 │ │ │ │ + rsbseq ip, sl, r4 │ │ │ │ + ldrhteq fp, [sl], #-214 @ 0xffffff2a │ │ │ │ + rsbseq r0, fp, sl, asr #29 │ │ │ │ ldrshteq fp, [sl], #-252 @ 0xffffff04 │ │ │ │ - rsbseq fp, sl, lr, lsr #27 │ │ │ │ - rsbseq r0, fp, r2, asr #29 │ │ │ │ - ldrshteq fp, [sl], #-244 @ 0xffffff0c │ │ │ │ - rsbseq ip, sl, r6, lsr r0 │ │ │ │ - rsbseq fp, sl, r2, ror sp │ │ │ │ - rsbseq r0, fp, r6, lsl #29 │ │ │ │ + rsbseq ip, sl, lr, lsr r0 │ │ │ │ + rsbseq fp, sl, sl, ror sp │ │ │ │ + rsbseq r0, fp, lr, lsl #29 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ bl feb8c23c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strdlt r0, [r3], r0 @ │ │ │ │ mrc2 7, 1, pc, cr4, cr15, {7} │ │ │ │ stmdacs r1, {r0, r1, r9, sl, lr} │ │ │ │ ldrmi sp, [r8], -r2, lsl #2 │ │ │ │ @@ -35335,16 +35335,16 @@ │ │ │ │ andcc r4, ip, r8, ror r4 │ │ │ │ cdp2 7, 1, cr15, cr8, cr2, {7} │ │ │ │ stmdbls r1, {r0, r2, fp, lr} │ │ │ │ @ instruction: 0xf7e24478 │ │ │ │ blls b4bbc │ │ │ │ andlt r4, r3, r8, lsl r6 │ │ │ │ svclt 0x0000bd00 │ │ │ │ - rsbseq fp, sl, ip, ror ip │ │ │ │ - @ instruction: 0x007b0d90 │ │ │ │ + rsbseq fp, sl, r4, lsl #25 │ │ │ │ + @ instruction: 0x007b0d98 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ bl feb8c288 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strdlt r0, [r2], r0 @ │ │ │ │ ldmdbmi r1, {r2, r3, r9, sl, lr} │ │ │ │ stmib sp, {r0, r3, r4, r5, r6, sl, lr}^ │ │ │ │ @ instruction: 0xf0d93200 │ │ │ │ @@ -35359,15 +35359,15 @@ │ │ │ │ bvs 106928 │ │ │ │ blls 18d110 │ │ │ │ @ instruction: 0x461ab113 │ │ │ │ andsvs r6, r3, r3, asr #20 │ │ │ │ andlt r2, r2, r1 │ │ │ │ stmibvs r1, {r4, r8, sl, fp, ip, sp, pc} │ │ │ │ @ instruction: 0xe7ec6011 │ │ │ │ - rsbseq fp, sl, ip, lsl #25 │ │ │ │ + @ instruction: 0x007abc94 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl feb8c2e4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ bmi 73808c │ │ │ │ stcvs 5, cr15, [r1, #692] @ 0x2b4 │ │ │ │ @ instruction: 0x46054b1b │ │ │ │ ldmdbmi fp, {r1, r3, r4, r5, r6, sl, lr} │ │ │ │ @@ -35394,15 +35394,15 @@ │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ mrsle r0, LR_svc │ │ │ │ stcvs 5, cr15, [r1, #52] @ 0x34 │ │ │ │ @ instruction: 0xf7dcbd70 │ │ │ │ svclt 0x0000eaec │ │ │ │ addeq r9, r6, ip, lsl r9 │ │ │ │ @ instruction: 0x000011b8 │ │ │ │ - rsbseq r3, fp, r6, lsl #6 │ │ │ │ + rsbseq r3, fp, lr, lsl #6 │ │ │ │ ldrdeq r9, [r6], r2 │ │ │ │ rsbsle r2, r9, r0, lsl #16 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d0f8cc │ │ │ │ strmi fp, [r7], -r3, lsl #1 │ │ │ │ @@ -35595,18 +35595,18 @@ │ │ │ │ ldrbtmi r1, [r9], #-621 @ 0xfffffd93 │ │ │ │ blx ef33ec │ │ │ │ @ instruction: 0xb3a86020 │ │ │ │ ldc 6, cr4, [pc, #12] @ 35488 │ │ │ │ andcs r7, r0, r2, lsr #22 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ blvc 7f0a94 │ │ │ │ - blvc 870b08 │ │ │ │ + blvc 870b08 │ │ │ │ smlabteq lr, r3, r9, lr │ │ │ │ smlawteq r2, r3, r9, lr │ │ │ │ - blvc 870aa4 │ │ │ │ + blvc 870aa4 │ │ │ │ blvc 7f0b18 │ │ │ │ smlabteq r4, r3, r9, lr │ │ │ │ tsteq r0, r3, asr #19 │ │ │ │ tsteq r2, r3, asr #19 │ │ │ │ tsteq r4, r3, asr #19 │ │ │ │ tsteq r8, r3, asr #19 │ │ │ │ tsteq ip, r3, asr #19 │ │ │ │ @@ -35631,21 +35631,21 @@ │ │ │ │ ldclt 0, cr3, [r8, #-1020]! @ 0xfffffc04 │ │ │ │ andhi pc, r0, pc, lsr #7 │ │ │ │ ... │ │ │ │ @ instruction: 0xffffffff │ │ │ │ svcvc 0x00efffff │ │ │ │ @ instruction: 0xffffffff │ │ │ │ @ instruction: 0xffffffff │ │ │ │ - rsbseq fp, sl, lr, lsr fp │ │ │ │ - ldrsbteq fp, [sl], #-174 @ 0xffffff52 │ │ │ │ - addeq lr, r0, r4, lsr #7 │ │ │ │ + rsbseq fp, sl, r6, asr #22 │ │ │ │ + rsbseq fp, sl, r6, ror #21 │ │ │ │ + addeq lr, r0, ip, lsr #7 │ │ │ │ vmla.i8 d20, d0, d2 │ │ │ │ ldrbtmi r1, [r9], #-669 @ 0xfffffd63 │ │ │ │ blt ff8f34ac │ │ │ │ - rsbseq fp, sl, lr, ror sl │ │ │ │ + rsbseq fp, sl, r6, lsl #21 │ │ │ │ @ instruction: 0xf8d36983 │ │ │ │ ldrbmi r0, [r0, -r4, asr #7]! │ │ │ │ cdpvs 1, 4, cr11, cr3, cr8, {2} │ │ │ │ mcrvs 1, 0, fp, cr3, cr3, {1} │ │ │ │ cdpvs 1, 8, cr11, cr0, cr3, {1} │ │ │ │ svclt 0x00183800 │ │ │ │ ldrbmi r2, [r0, -r1]! │ │ │ │ @@ -35731,17 +35731,17 @@ │ │ │ │ ldrtmi r4, [r2], -r8, lsl #18 │ │ │ │ ldrbtmi r6, [r9], #-3680 @ 0xfffff1a0 │ │ │ │ blx ff264e │ │ │ │ @ instruction: 0xf7dce7e7 │ │ │ │ svclt 0x0000e846 │ │ │ │ addeq r9, r6, lr, lsr #8 │ │ │ │ @ instruction: 0x000011b8 │ │ │ │ - rsbseq ip, pc, r0, asr #15 │ │ │ │ + rsbseq ip, pc, r8, asr #15 │ │ │ │ umulleq r9, r6, sl, r3 │ │ │ │ - @ instruction: 0x007fc792 │ │ │ │ + @ instruction: 0x007fc79a │ │ │ │ vst3.8 {d27-d29}, [pc], lr │ │ │ │ ldrlt r5, [r0, #-3200]! @ 0xfffff380 │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ bicseq pc, r4, #204, 16 @ 0xcc0000 │ │ │ │ @ instruction: 0xf5ad492e │ │ │ │ blmi bd0bdc │ │ │ │ @ instruction: 0xf8dd4479 │ │ │ │ @@ -35787,15 +35787,15 @@ │ │ │ │ @ instruction: 0xf50dd105 │ │ │ │ pop {r1, r6, r8, sl, fp, sp, lr} │ │ │ │ andlt r4, r3, r0, lsr r0 │ │ │ │ @ instruction: 0xf7db4770 │ │ │ │ svclt 0x0000efd6 │ │ │ │ addeq r9, r6, ip, lsr r3 │ │ │ │ @ instruction: 0x000011b8 │ │ │ │ - ldrsbteq ip, [pc], #-98 │ │ │ │ + ldrsbteq ip, [pc], #-106 │ │ │ │ addeq r9, r6, ip, lsr #5 │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl feb8c9a0 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldrmi r0, [r5], -r8, asr #31 │ │ │ │ ldrmi r4, [r0], -r4, lsl #12 │ │ │ │ blmi fc80a4 │ │ │ │ @@ -35816,15 +35816,15 @@ │ │ │ │ @ instruction: 0x4607447a │ │ │ │ @ instruction: 0xf8a0f7de │ │ │ │ stmdacs r0, {r1, r2, ip, pc} │ │ │ │ strmi sp, [r1], -r0, asr #32 │ │ │ │ @ instruction: 0x4628463a │ │ │ │ @ instruction: 0xf178f0c8 │ │ │ │ blpl 7f0e54 │ │ │ │ - blvs 870e58 │ │ │ │ + blvs 870e58 │ │ │ │ blpl ff1f12dc │ │ │ │ blx 4713d4 │ │ │ │ blls 1eac8c │ │ │ │ blpl 70e4c │ │ │ │ stc 6, cr4, [sp, #96] @ 0x60 │ │ │ │ movwls r6, #23298 @ 0x5b02 │ │ │ │ bl df3794 │ │ │ │ @@ -35858,19 +35858,19 @@ │ │ │ │ @ instruction: 0xe7e530ff │ │ │ │ stmdals r5, {r0, r5, r6, r9, sl, fp, sp, lr} │ │ │ │ blx fe872848 │ │ │ │ @ instruction: 0xf7dbe7d8 │ │ │ │ svclt 0x0000ef48 │ │ │ │ addeq r9, r6, lr, asr r2 │ │ │ │ @ instruction: 0x000011b8 │ │ │ │ - rsbseq fp, sl, r4, asr #15 │ │ │ │ - rsbseq fp, sl, r4, asr r7 │ │ │ │ + rsbseq fp, sl, ip, asr #15 │ │ │ │ + rsbseq fp, sl, ip, asr r7 │ │ │ │ addeq r9, r6, ip, lsr #3 │ │ │ │ - rsbseq fp, sl, sl, asr #14 │ │ │ │ - addeq lr, r0, r0, lsl r0 │ │ │ │ + rsbseq fp, sl, r2, asr r7 │ │ │ │ + addeq lr, r0, r8, lsl r0 │ │ │ │ ldrbmi lr, [r0, sp, lsr #18]! │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00c0f8cc │ │ │ │ bmi 2007130 │ │ │ │ blmi 2007338 │ │ │ │ addlt r4, r8, sl, ror r4 │ │ │ │ @@ -35997,29 +35997,29 @@ │ │ │ │ ldmdami r4, {r0, r1, r3, r5, r6, r7, fp, ip, sp, lr, pc} │ │ │ │ ldrbtmi r4, [r8], #-1569 @ 0xfffff9df │ │ │ │ @ instruction: 0xf9a6f7e2 │ │ │ │ @ instruction: 0xf7dbe7d1 │ │ │ │ svclt 0x0000ee32 │ │ │ │ addeq r9, r6, r8, lsr r1 │ │ │ │ @ instruction: 0x000011b8 │ │ │ │ - rsbseq fp, sl, sl, ror #12 │ │ │ │ - rsbseq fp, sl, r0, ror r6 │ │ │ │ - rsbseq fp, sl, r8, ror #11 │ │ │ │ - rsbseq r0, fp, sl, lsl #8 │ │ │ │ - ldrhteq fp, [sl], #-84 @ 0xffffffac │ │ │ │ - ldrsbteq r0, [fp], #-56 @ 0xffffffc8 │ │ │ │ - rsbseq fp, sl, sl, lsl #11 │ │ │ │ - rsbseq r0, fp, lr, lsr #7 │ │ │ │ - rsbseq r6, lr, ip, lsr #30 │ │ │ │ + rsbseq fp, sl, r2, ror r6 │ │ │ │ + rsbseq fp, sl, r8, ror r6 │ │ │ │ + ldrshteq fp, [sl], #-80 @ 0xffffffb0 │ │ │ │ + rsbseq r0, fp, r2, lsl r4 │ │ │ │ + ldrhteq fp, [sl], #-92 @ 0xffffffa4 │ │ │ │ + rsbseq r0, fp, r0, ror #7 │ │ │ │ + @ instruction: 0x007ab592 │ │ │ │ + ldrhteq r0, [fp], #-54 @ 0xffffffca │ │ │ │ + rsbseq r6, lr, r4, lsr pc │ │ │ │ umulleq r8, r6, lr, pc @ │ │ │ │ - rsbseq fp, sl, r6, asr r5 │ │ │ │ - rsbseq fp, sl, ip, lsr #10 │ │ │ │ - rsbseq r0, fp, r0, asr r3 │ │ │ │ - rsbseq fp, sl, r2, lsl r5 │ │ │ │ - rsbseq r0, fp, r6, lsr r3 │ │ │ │ + rsbseq fp, sl, lr, asr r5 │ │ │ │ + rsbseq fp, sl, r4, lsr r5 │ │ │ │ + rsbseq r0, fp, r8, asr r3 │ │ │ │ + rsbseq fp, sl, sl, lsl r5 │ │ │ │ + rsbseq r0, fp, lr, lsr r3 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ bleq ff273e54 │ │ │ │ bmi 1947378 │ │ │ │ blmi 19473a4 │ │ │ │ @ instruction: 0xf2ad447a │ │ │ │ @@ -36119,30 +36119,30 @@ │ │ │ │ @ instruction: 0xfff6f7e1 │ │ │ │ ldrbtmi r4, [r8], #-2068 @ 0xfffff7ec │ │ │ │ @ instruction: 0xf8b2f7e2 │ │ │ │ @ instruction: 0xf7dbe7a6 │ │ │ │ svclt 0x0000ed3e │ │ │ │ addeq r8, r6, r4, ror #29 │ │ │ │ @ instruction: 0x000011b8 │ │ │ │ - rsbseq fp, sl, sl, ror #8 │ │ │ │ - rsbseq fp, sl, lr, ror #8 │ │ │ │ - rsbseq sp, pc, r0, ror #21 │ │ │ │ - rsbseq fp, sl, lr, lsr r4 │ │ │ │ - ldrsbteq fp, [sl], #-60 @ 0xffffffc4 │ │ │ │ - ldrshteq r0, [fp], #-30 @ 0xffffffe2 │ │ │ │ - rsbseq fp, sl, ip, ror #7 │ │ │ │ - ldrshteq fp, [sl], #-48 @ 0xffffffd0 │ │ │ │ - rsbseq r6, lr, sl, asr sp │ │ │ │ + rsbseq fp, sl, r2, ror r4 │ │ │ │ + rsbseq fp, sl, r6, ror r4 │ │ │ │ + rsbseq sp, pc, r8, ror #21 │ │ │ │ + rsbseq fp, sl, r6, asr #8 │ │ │ │ + rsbseq fp, sl, r4, ror #7 │ │ │ │ + rsbseq r0, fp, r6, lsl #4 │ │ │ │ + ldrshteq fp, [sl], #-52 @ 0xffffffcc │ │ │ │ + ldrshteq fp, [sl], #-56 @ 0xffffffc8 │ │ │ │ + rsbseq r6, lr, r2, ror #26 │ │ │ │ ldrdeq r8, [r6], sl │ │ │ │ - rsbseq r6, sp, r6, asr #6 │ │ │ │ - rsbseq fp, sl, r8, asr #6 │ │ │ │ - rsbseq fp, sl, r2, asr #6 │ │ │ │ - rsbseq r0, fp, r6, ror #2 │ │ │ │ - rsbseq fp, sl, r8, lsr #6 │ │ │ │ - addeq sp, r0, lr, ror #23 │ │ │ │ + rsbseq r6, sp, lr, asr #6 │ │ │ │ + rsbseq fp, sl, r0, asr r3 │ │ │ │ + rsbseq fp, sl, sl, asr #6 │ │ │ │ + rsbseq r0, fp, lr, ror #2 │ │ │ │ + rsbseq fp, sl, r0, lsr r3 │ │ │ │ + strdeq sp, [r0], r6 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl feb8cf08 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ bmi ef9c50 │ │ │ │ blmi f21f34 │ │ │ │ ldrbtmi r4, [sl], #-1540 @ 0xfffff9fc │ │ │ │ strmi r4, [sp], -r8, lsl #12 │ │ │ │ @@ -36200,19 +36200,19 @@ │ │ │ │ stmdami sl, {r0, r2, r4, r6, r8, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf7e24478 │ │ │ │ @ instruction: 0xf04ff811 │ │ │ │ @ instruction: 0xe7e530ff │ │ │ │ ldc 7, cr15, [sl], {219} @ 0xdb │ │ │ │ strdeq r8, [r6], sl │ │ │ │ @ instruction: 0x000011b8 │ │ │ │ - rsbseq fp, sl, lr, asr r2 │ │ │ │ - ldrshteq fp, [sl], #-16 │ │ │ │ + rsbseq fp, sl, r6, ror #4 │ │ │ │ + ldrshteq fp, [sl], #-24 @ 0xffffffe8 │ │ │ │ addeq r8, r6, r8, asr #24 │ │ │ │ - rsbseq fp, sl, r6, ror #3 │ │ │ │ - addeq sp, r0, ip, lsr #21 │ │ │ │ + rsbseq fp, sl, lr, ror #3 │ │ │ │ + @ instruction: 0x0080dab4 │ │ │ │ mvnsmi lr, #737280 @ 0xb4000 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00c8f8cc │ │ │ │ bmi 1b47684 │ │ │ │ addlt r4, r7, ip, ror #22 │ │ │ │ ldmpl r3, {r1, r3, r4, r5, r6, sl, lr}^ │ │ │ │ @@ -36320,26 +36320,26 @@ │ │ │ │ ldmdami r1, {r0, r2, r5, r6, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ mvnscc pc, pc, asr #32 │ │ │ │ @ instruction: 0xf7e14478 │ │ │ │ @ instruction: 0xe7a1ff1f │ │ │ │ bl feaf3f48 │ │ │ │ addeq r8, r6, r0, ror #23 │ │ │ │ @ instruction: 0x000011b8 │ │ │ │ - rsbseq fp, sl, r8, lsr #3 │ │ │ │ - rsbseq lr, sp, r8, lsr #19 │ │ │ │ - rsbseq fp, sl, r4, asr #2 │ │ │ │ - rsbseq fp, sl, r0, asr #1 │ │ │ │ - rsbseq pc, sl, r2, ror #29 │ │ │ │ + ldrhteq fp, [sl], #-16 │ │ │ │ + ldrhteq lr, [sp], #-144 @ 0xffffff70 │ │ │ │ + rsbseq fp, sl, ip, asr #2 │ │ │ │ + rsbseq fp, sl, r8, asr #1 │ │ │ │ + rsbseq pc, sl, sl, ror #29 │ │ │ │ ldrdeq r8, [r6], r4 │ │ │ │ - rsbseq fp, sl, r8, asr r0 │ │ │ │ - rsbseq pc, sl, ip, ror lr @ │ │ │ │ - rsbseq fp, sl, r2, lsr #32 │ │ │ │ - rsbseq pc, sl, r4, asr #28 │ │ │ │ - rsbseq fp, sl, r6 │ │ │ │ - rsbseq pc, sl, r8, lsr #28 │ │ │ │ + rsbseq fp, sl, r0, rrx │ │ │ │ + rsbseq pc, sl, r4, lsl #29 │ │ │ │ + rsbseq fp, sl, sl, lsr #32 │ │ │ │ + rsbseq pc, sl, ip, asr #28 │ │ │ │ + rsbseq fp, sl, lr │ │ │ │ + rsbseq pc, sl, r0, lsr lr @ │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00b0f8cc │ │ │ │ bmi fe907a6c │ │ │ │ blmi fe9078a8 │ │ │ │ addlt r4, fp, sl, ror r4 │ │ │ │ @@ -36409,15 +36409,15 @@ │ │ │ │ strmi r2, [r3], r1, lsl #2 │ │ │ │ blx ffff40aa │ │ │ │ stmdacs r0, {r3, ip, pc} │ │ │ │ strmi sp, [r1], -r1, rrx │ │ │ │ @ instruction: 0x4628465a │ │ │ │ pli [r6, #199] @ 0xc7 │ │ │ │ blpl 7f1798 │ │ │ │ - blvs 87179c │ │ │ │ + blvs 87179c │ │ │ │ blpl ff1f1c20 │ │ │ │ blx 471d18 │ │ │ │ stcls 5, cr13, [r8, #-112] @ 0xffffff90 │ │ │ │ blpl f1790 │ │ │ │ stc 6, cr4, [sp, #160] @ 0xa0 │ │ │ │ @ instruction: 0xf7db6b04 │ │ │ │ mcr 14, 0, lr, cr7, cr6, {4} │ │ │ │ @@ -36502,37 +36502,37 @@ │ │ │ │ bcc c7b24 │ │ │ │ movweq pc, #355 @ 0x163 @ │ │ │ │ blx 2742a8 │ │ │ │ @ instruction: 0xf7dbe788 │ │ │ │ svclt 0x0000ea40 │ │ │ │ addeq r8, r6, r4, ror #19 │ │ │ │ @ instruction: 0x000011b8 │ │ │ │ - ldrhteq sl, [sl], #-240 @ 0xffffff10 │ │ │ │ - ldrsbteq sl, [sl], #-250 @ 0xffffff06 │ │ │ │ - rsbseq sl, sl, sl, lsr #30 │ │ │ │ - rsbseq pc, sl, ip, asr #26 │ │ │ │ - rsbseq sl, sl, r8, ror pc │ │ │ │ - rsbseq sl, sl, r2, lsl #31 │ │ │ │ - rsbseq sl, sl, r8, asr #29 │ │ │ │ - rsbseq sl, sl, sl, lsl pc │ │ │ │ - ldrhteq sl, [sl], #-232 @ 0xffffff18 │ │ │ │ - rsbseq fp, sl, lr, lsl #3 │ │ │ │ + ldrhteq sl, [sl], #-248 @ 0xffffff08 │ │ │ │ + rsbseq sl, sl, r2, ror #31 │ │ │ │ + rsbseq sl, sl, r2, lsr pc │ │ │ │ + rsbseq pc, sl, r4, asr sp @ │ │ │ │ + rsbseq sl, sl, r0, lsl #31 │ │ │ │ + rsbseq sl, sl, sl, lsl #31 │ │ │ │ + ldrsbteq sl, [sl], #-224 @ 0xffffff20 │ │ │ │ + rsbseq sl, sl, r2, lsr #30 │ │ │ │ + rsbseq sl, sl, r0, asr #29 │ │ │ │ + @ instruction: 0x007ab196 │ │ │ │ addeq r8, r6, sl, asr #16 │ │ │ │ - rsbseq sp, pc, r4, asr #9 │ │ │ │ - rsbseq r1, lr, r6, asr fp │ │ │ │ - rsbseq sl, sl, r6, asr #28 │ │ │ │ - rsbseq sl, sl, r4, asr #27 │ │ │ │ - addeq sp, r0, r8, lsl #13 │ │ │ │ - ldrsbteq pc, [sl], #-178 @ 0xffffff4e @ │ │ │ │ - rsbseq sl, sl, r4, lsl lr │ │ │ │ - rsbseq sl, sl, sl, asr sp │ │ │ │ - rsbseq pc, sl, ip, ror fp @ │ │ │ │ - rsbseq sp, pc, ip, lsl r4 @ │ │ │ │ - rsbseq r1, lr, lr, lsr #21 │ │ │ │ - rsbseq sl, sl, r6, asr #27 │ │ │ │ + rsbseq sp, pc, ip, asr #9 │ │ │ │ + rsbseq r1, lr, lr, asr fp │ │ │ │ + rsbseq sl, sl, lr, asr #28 │ │ │ │ + rsbseq sl, sl, ip, asr #27 │ │ │ │ + umulleq sp, r0, r0, r6 │ │ │ │ + ldrsbteq pc, [sl], #-186 @ 0xffffff46 @ │ │ │ │ + rsbseq sl, sl, ip, lsl lr │ │ │ │ + rsbseq sl, sl, r2, ror #26 │ │ │ │ + rsbseq pc, sl, r4, lsl #23 │ │ │ │ + rsbseq sp, pc, r4, lsr #8 │ │ │ │ + ldrhteq r1, [lr], #-166 @ 0xffffff5a │ │ │ │ + rsbseq sl, sl, lr, asr #27 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00c8f8cc │ │ │ │ beq 729f4 │ │ │ │ svclt 0x00ccb085 │ │ │ │ andcs r2, r0, #268435456 @ 0x10000000 │ │ │ │ @@ -36617,23 +36617,23 @@ │ │ │ │ @ instruction: 0xf7e1300c │ │ │ │ stmdami sp, {r0, r4, sl, fp, ip, sp, lr, pc} │ │ │ │ mvnscc pc, pc, asr #32 │ │ │ │ @ instruction: 0xf7e14478 │ │ │ │ @ instruction: 0xf04ffccb │ │ │ │ strdlt r3, [r5], -pc @ │ │ │ │ svchi 0x00f0e8bd │ │ │ │ - ldrshteq sl, [sl], #-196 @ 0xffffff3c │ │ │ │ - ldrshteq sl, [sl], #-200 @ 0xffffff38 │ │ │ │ - ldrshteq sl, [sl], #-206 @ 0xffffff32 │ │ │ │ - @ instruction: 0x007aab94 │ │ │ │ - ldrhteq pc, [sl], #-150 @ 0xffffff6a @ │ │ │ │ - rsbseq sl, sl, ip, lsr #24 │ │ │ │ - rsbseq sl, sl, lr, asr #24 │ │ │ │ - rsbseq sl, sl, lr, asr fp │ │ │ │ - rsbseq pc, sl, r0, lsl #19 │ │ │ │ + ldrshteq sl, [sl], #-204 @ 0xffffff34 │ │ │ │ + rsbseq sl, sl, r0, lsl #26 │ │ │ │ + rsbseq sl, sl, r6, lsl #26 │ │ │ │ + @ instruction: 0x007aab9c │ │ │ │ + ldrhteq pc, [sl], #-158 @ 0xffffff62 @ │ │ │ │ + rsbseq sl, sl, r4, lsr ip │ │ │ │ + rsbseq sl, sl, r6, asr ip │ │ │ │ + rsbseq sl, sl, r6, ror #22 │ │ │ │ + rsbseq pc, sl, r8, lsl #19 │ │ │ │ vst3.8 {d27-d29}, [pc], ip │ │ │ │ ldrblt r5, [r0, #-3200]! @ 0xfffff380 │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ bicseq pc, r0, #204, 16 @ 0xcc0000 │ │ │ │ ldmdbmi r7!, {r0, r2, r3, r9, sl, lr} │ │ │ │ @ instruction: 0xf5ad4b37 │ │ │ │ ldrbtmi r6, [r9], #-3394 @ 0xfffff2be │ │ │ │ @@ -36688,18 +36688,18 @@ │ │ │ │ stmdbmi r9, {r4, r5, r6, r8, r9, sl, lr} │ │ │ │ mcrvs 6, 3, r4, cr0, cr2, {1} │ │ │ │ vsri.32 q10, , #22 │ │ │ │ strb pc, [r7, r3, asr #23]! @ │ │ │ │ stmia sl, {r0, r1, r3, r4, r6, r7, r8, r9, sl, ip, sp, lr, pc}^ │ │ │ │ addeq r8, r6, sl, asr #10 │ │ │ │ @ instruction: 0x000011b8 │ │ │ │ - ldrhteq sl, [sl], #-180 @ 0xffffff4c │ │ │ │ - rsbseq fp, pc, sl, asr #17 │ │ │ │ + ldrhteq sl, [sl], #-188 @ 0xffffff44 │ │ │ │ + ldrsbteq fp, [pc], #-130 │ │ │ │ addeq r8, r6, r4, lsr #9 │ │ │ │ - @ instruction: 0x007fb89c │ │ │ │ + rsbseq fp, pc, r4, lsr #17 │ │ │ │ vst3.8 {d27-d29}, [pc], lr │ │ │ │ ldrlt r5, [r0, #-3200]! @ 0xfffff380 │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ bicseq pc, r4, #204, 16 @ 0xcc0000 │ │ │ │ @ instruction: 0xf5ad4933 │ │ │ │ blmi d11ad4 │ │ │ │ @ instruction: 0xf8dd4479 │ │ │ │ @@ -36719,15 +36719,15 @@ │ │ │ │ @ instruction: 0xf50d6340 │ │ │ │ stmdage r7, {r0, r1, r6, r8, sp, lr} │ │ │ │ mrsls r9, LR_usr │ │ │ │ tstls r1, r1, lsl #4 │ │ │ │ @ instruction: 0x46054619 │ │ │ │ svc 0x00e8f7da │ │ │ │ blpl 7f1c70 │ │ │ │ - blvs 871c74 │ │ │ │ + blvs 871c74 │ │ │ │ blpl ff1f20f8 │ │ │ │ blx 4721f0 │ │ │ │ @ instruction: 0x4628d51e │ │ │ │ blpl f1c68 │ │ │ │ blvs 171c6c │ │ │ │ stc 7, cr15, [sl], #-876 @ 0xfffffc94 │ │ │ │ ldc 0, cr3, [sp, #8] │ │ │ │ @@ -36750,40 +36750,40 @@ │ │ │ │ @ instruction: 0xf50dd105 │ │ │ │ pop {r1, r6, r8, sl, fp, sp, lr} │ │ │ │ andlt r4, r3, r0, lsr r0 │ │ │ │ @ instruction: 0xf7db4770 │ │ │ │ svclt 0x0000e850 │ │ │ │ addeq r8, r6, r4, asr #8 │ │ │ │ @ instruction: 0x000011b8 │ │ │ │ - rsbseq sl, sl, lr, lsr #21 │ │ │ │ - rsbseq fp, pc, r6, asr #15 │ │ │ │ + ldrhteq sl, [sl], #-166 @ 0xffffff5a │ │ │ │ + rsbseq fp, pc, lr, asr #15 │ │ │ │ addeq r8, r6, r0, lsr #7 │ │ │ │ cdpvs 1, 4, cr11, cr2, cr8, {2} │ │ │ │ mcrvs 1, 0, fp, cr2, cr10, {1} │ │ │ │ cdpvs 1, 8, cr11, cr3, cr10, {1} │ │ │ │ bmi e2b24 │ │ │ │ @ instruction: 0xf7fe447a │ │ │ │ ldrbmi fp, [r0, -r5, lsl #31]! │ │ │ │ - ldrshteq sl, [sl], #-148 @ 0xffffff6c │ │ │ │ + ldrshteq sl, [sl], #-156 @ 0xffffff64 │ │ │ │ @ instruction: 0xb1504694 │ │ │ │ cmplt r2, r2, asr #28 │ │ │ │ teqlt r2, r2, lsl #28 │ │ │ │ smlawblt r3, r3, lr, r6 │ │ │ │ strbtmi r4, [r3], -r2, lsl #20 │ │ │ │ @ instruction: 0xf7fe447a │ │ │ │ @ instruction: 0x4770bf75 │ │ │ │ - rsbseq sl, sl, r0, ror #19 │ │ │ │ + rsbseq sl, sl, r8, ror #19 │ │ │ │ @ instruction: 0xb1504694 │ │ │ │ cmplt r2, r2, asr #28 │ │ │ │ teqlt r2, r2, lsl #28 │ │ │ │ smlawblt r3, r3, lr, r6 │ │ │ │ strbtmi r4, [r3], -r2, lsl #20 │ │ │ │ @ instruction: 0xf7fe447a │ │ │ │ ldrbmi fp, [r0, -r5, ror #30]! │ │ │ │ - rsbseq sl, sl, ip, asr #19 │ │ │ │ + ldrsbteq sl, [sl], #-148 @ 0xffffff6c │ │ │ │ ldrlt fp, [r0, #-464] @ 0xfffffe30 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00f0f8cc │ │ │ │ addlt r6, r2, r4, asr #28 │ │ │ │ mcrvs 1, 0, fp, cr4, cr4, {3} │ │ │ │ @ instruction: 0xf8d0b164 │ │ │ │ @@ -36791,15 +36791,15 @@ │ │ │ │ andle r0, r7, r0, lsl #30 │ │ │ │ ldmne r3, {r2, r3, r4, r7, r9, sl, lr}^ │ │ │ │ @ instruction: 0xf8cd4a04 │ │ │ │ ldrbtmi ip, [sl], #-0 │ │ │ │ @ instruction: 0xff48f7fe │ │ │ │ ldclt 0, cr11, [r0, #-8] │ │ │ │ svclt 0x00004770 │ │ │ │ - @ instruction: 0x007aa99a │ │ │ │ + rsbseq sl, sl, r2, lsr #19 │ │ │ │ mcrvs 1, 2, fp, cr3, cr8, {7} │ │ │ │ cdpvs 1, 0, cr11, cr3, cr11, {7} │ │ │ │ mcrvs 1, 4, fp, cr3, cr11, {6} │ │ │ │ ldrlt fp, [r0, #-459] @ 0xfffffe35 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00f0f8cc │ │ │ │ @@ -36809,15 +36809,15 @@ │ │ │ │ blne 711b80 │ │ │ │ bl 18d1c84 │ │ │ │ bmi 139788 │ │ │ │ @ instruction: 0x3c00e9cd │ │ │ │ @ instruction: 0xf7fe447a │ │ │ │ andlt pc, r2, r3, lsr #30 │ │ │ │ @ instruction: 0x4770bd10 │ │ │ │ - rsbseq sl, sl, ip, asr r9 │ │ │ │ + rsbseq sl, sl, r4, ror #18 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x0098f8cc │ │ │ │ tstpgt ip, #14614528 @ p-variant is OBSOLETE @ 0xdf0000 │ │ │ │ stmiami r7, {r2, r9, sl, lr}^ │ │ │ │ ldrbtmi fp, [ip], #145 @ 0x91 │ │ │ │ @@ -36886,15 +36886,15 @@ │ │ │ │ @ instruction: 0xf7dd43bc │ │ │ │ andls pc, lr, r5, asr #16 │ │ │ │ @ instruction: 0xf0002800 │ │ │ │ strmi r8, [r1], -r3, ror #1 │ │ │ │ @ instruction: 0x4630463a │ │ │ │ @ instruction: 0xf11cf0c7 │ │ │ │ blpl 7f1f0c │ │ │ │ - blvs 871f10 │ │ │ │ + blvs 871f10 │ │ │ │ blvs ff1b2394 │ │ │ │ blx 47248c │ │ │ │ blls 3edd40 │ │ │ │ blpl 1f1f04 │ │ │ │ stc 6, cr4, [sp, #96] @ 0x60 │ │ │ │ movwls r6, #35588 @ 0x8b04 │ │ │ │ b ff6f4848 │ │ │ │ @@ -37016,32 +37016,32 @@ │ │ │ │ ldrbtmi r4, [sl], #-1568 @ 0xfffff9e0 │ │ │ │ stc2 7, cr15, [ip, #1016] @ 0x3f8 │ │ │ │ stmdbcs r0, {r2, r8, fp, ip, pc} │ │ │ │ @ instruction: 0xe737d1d6 │ │ │ │ mrc 7, 1, APSR_nzcv, cr10, cr10, {6} │ │ │ │ addeq r8, r6, sl, ror #4 │ │ │ │ @ instruction: 0x000011b8 │ │ │ │ - rsbseq sl, sl, sl, lsr #16 │ │ │ │ - ldrhteq sl, [sl], #-120 @ 0xffffff88 │ │ │ │ - ldrsbteq pc, [sl], #-90 @ 0xffffffa6 @ │ │ │ │ - rsbseq lr, sp, r4, lsr #32 │ │ │ │ - rsbseq sl, sl, sl, lsr #15 │ │ │ │ - rsbseq sl, sl, r0, asr r7 │ │ │ │ - @ instruction: 0x007aa69e │ │ │ │ - rsbseq r6, lr, r2, rrx │ │ │ │ + rsbseq sl, sl, r2, lsr r8 │ │ │ │ + rsbseq sl, sl, r0, asr #15 │ │ │ │ + rsbseq pc, sl, r2, ror #11 │ │ │ │ + rsbseq lr, sp, ip, lsr #32 │ │ │ │ + ldrhteq sl, [sl], #-114 @ 0xffffff8e │ │ │ │ + rsbseq sl, sl, r8, asr r7 │ │ │ │ + rsbseq sl, sl, r6, lsr #13 │ │ │ │ + rsbseq r6, lr, sl, rrx │ │ │ │ addeq r8, r6, r0, asr #1 │ │ │ │ - rsbseq sl, sl, ip, ror #14 │ │ │ │ - rsbseq sl, sl, lr, lsl r6 │ │ │ │ - rsbseq sl, sl, r0, ror r6 │ │ │ │ - rsbseq sl, sl, r2, lsl r6 │ │ │ │ - rsbseq r5, lr, r6, lsr #30 │ │ │ │ - rsbseq sl, sl, lr, asr #10 │ │ │ │ - addeq ip, r0, r2, lsl lr │ │ │ │ - rsbseq pc, sl, sl, asr r3 @ │ │ │ │ - ldrsbteq r5, [lr], #-234 @ 0xffffff16 │ │ │ │ + rsbseq sl, sl, r4, ror r7 │ │ │ │ + rsbseq sl, sl, r6, lsr #12 │ │ │ │ + rsbseq sl, sl, r8, ror r6 │ │ │ │ + rsbseq sl, sl, sl, lsl r6 │ │ │ │ + rsbseq r5, lr, lr, lsr #30 │ │ │ │ + rsbseq sl, sl, r6, asr r5 │ │ │ │ + addeq ip, r0, sl, lsl lr │ │ │ │ + rsbseq pc, sl, r2, ror #6 │ │ │ │ + rsbseq r5, lr, r2, ror #29 │ │ │ │ subsle r2, r6, r0, lsl #16 │ │ │ │ mvnsmi lr, sp, lsr #18 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d8f8cc │ │ │ │ addlt r6, r4, r5, asr #28 │ │ │ │ stccs 6, cr4, [r0, #-16] │ │ │ │ @@ -37116,21 +37116,21 @@ │ │ │ │ movwls r2, #9036 @ 0x234c │ │ │ │ @ instruction: 0xf7fe447a │ │ │ │ ldr pc, [r5, r3, asr #25] │ │ │ │ @ instruction: 0x3110e9d4 │ │ │ │ blcc 7f57c │ │ │ │ mvnscc pc, r1, asr #2 │ │ │ │ svclt 0x0000e7e1 │ │ │ │ - ldrhteq sl, [sl], #-66 @ 0xffffffbe │ │ │ │ - rsbseq sl, sl, r4, asr #8 │ │ │ │ - rsbseq pc, sl, r6, ror #4 │ │ │ │ - rsbseq sl, sl, r2, asr #10 │ │ │ │ - rsbseq sl, sl, r6, lsr #8 │ │ │ │ - rsbseq sl, sl, r8, asr #9 │ │ │ │ - rsbseq sl, sl, ip, lsr #9 │ │ │ │ + ldrhteq sl, [sl], #-74 @ 0xffffffb6 │ │ │ │ + rsbseq sl, sl, ip, asr #8 │ │ │ │ + rsbseq pc, sl, lr, ror #4 │ │ │ │ + rsbseq sl, sl, sl, asr #10 │ │ │ │ + rsbseq sl, sl, lr, lsr #8 │ │ │ │ + ldrsbteq sl, [sl], #-64 @ 0xffffffc0 │ │ │ │ + ldrhteq sl, [sl], #-68 @ 0xffffffbc │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x0090f8cc │ │ │ │ @ instruction: 0x4692b093 │ │ │ │ stmdacs r4!, {r0, r1, r2, r3, r4, r6, r7, fp, ip, sp, lr, pc}^ │ │ │ │ @ instruction: 0xf8df461d │ │ │ │ @@ -37668,69 +37668,69 @@ │ │ │ │ andcc r4, ip, r8, ror r4 │ │ │ │ blx ff6f5462 │ │ │ │ @ instruction: 0x4631483a │ │ │ │ @ instruction: 0xf7e04478 │ │ │ │ ldr pc, [lr], #3221 @ 0xc95 │ │ │ │ addeq r7, r6, r2, lsl #27 │ │ │ │ @ instruction: 0x000011b8 │ │ │ │ - ldrsbteq sl, [sl], #-42 @ 0xffffffd6 │ │ │ │ - ldrshteq sl, [sl], #-52 @ 0xffffffcc │ │ │ │ - rsbseq sl, sl, r2, lsl r4 │ │ │ │ - ldrhteq sl, [sl], #-18 @ 0xffffffee │ │ │ │ - ldrsbteq lr, [sl], #-244 @ 0xffffff0c │ │ │ │ + rsbseq sl, sl, r2, ror #5 │ │ │ │ + ldrshteq sl, [sl], #-60 @ 0xffffffc4 │ │ │ │ + rsbseq sl, sl, sl, lsl r4 │ │ │ │ + ldrhteq sl, [sl], #-26 @ 0xffffffe6 │ │ │ │ + ldrsbteq lr, [sl], #-252 @ 0xffffff04 │ │ │ │ ldrdeq r7, [r6], lr │ │ │ │ - rsbseq sl, sl, ip, asr #2 │ │ │ │ - rsbseq lr, sl, lr, ror #30 │ │ │ │ - rsbseq sl, sl, sl, lsr #2 │ │ │ │ - rsbseq lr, sl, ip, asr #30 │ │ │ │ - ldrhteq sl, [sl], #-4 │ │ │ │ - rsbseq sl, sl, r4, ror r0 │ │ │ │ - @ instruction: 0x007aee96 │ │ │ │ - rsbseq sl, sl, r6, asr r0 │ │ │ │ - rsbseq lr, sl, r8, ror lr │ │ │ │ - ldrhteq sl, [sl], #-0 │ │ │ │ - @ instruction: 0x007aa09e │ │ │ │ - rsbseq ip, sl, sl, ror sl │ │ │ │ - rsbseq r9, sl, r6, lsr #30 │ │ │ │ + rsbseq sl, sl, r4, asr r1 │ │ │ │ + rsbseq lr, sl, r6, ror pc │ │ │ │ + rsbseq sl, sl, r2, lsr r1 │ │ │ │ + rsbseq lr, sl, r4, asr pc │ │ │ │ ldrhteq sl, [sl], #-12 │ │ │ │ - rsbseq r9, sl, r2, lsl #30 │ │ │ │ - rsbseq sl, sl, sl, asr r0 │ │ │ │ - ldrsbteq r9, [sl], #-234 @ 0xffffff16 │ │ │ │ - ldrshteq lr, [sl], #-204 @ 0xffffff34 │ │ │ │ - rsbseq r9, sl, r0, ror #28 │ │ │ │ - rsbseq lr, sl, r4, lsl #25 │ │ │ │ - rsbseq r9, sl, r8, asr #28 │ │ │ │ - rsbseq lr, sl, sl, ror #24 │ │ │ │ - rsbseq r9, sl, r8, lsr #28 │ │ │ │ - addeq ip, r0, lr, ror #13 │ │ │ │ - rsbseq r9, sl, r0, lsl lr │ │ │ │ - ldrdeq ip, [r0], r6 │ │ │ │ - rsbseq r9, sl, r0, ror #29 │ │ │ │ - rsbseq r9, sl, r8, asr #29 │ │ │ │ - rsbseq r9, sl, r4, ror #30 │ │ │ │ - ldrshteq r9, [sl], #-198 @ 0xffffff3a │ │ │ │ - rsbseq lr, sl, sl, lsl fp │ │ │ │ - ldrsbteq r9, [sl], #-196 @ 0xffffff3c │ │ │ │ - ldrsbteq r9, [sl], #-230 @ 0xffffff1a │ │ │ │ - rsbseq r9, sl, sl, lsl #24 │ │ │ │ - rsbseq lr, sl, ip, lsr #20 │ │ │ │ - ldrsbteq r9, [sl], #-190 @ 0xffffff42 │ │ │ │ - rsbseq lr, sl, r2, lsl #20 │ │ │ │ - rsbseq r9, sl, r6, asr #23 │ │ │ │ - rsbseq lr, sl, r8, ror #19 │ │ │ │ - @ instruction: 0x007a9b9c │ │ │ │ - rsbseq lr, sl, r0, asr #19 │ │ │ │ - rsbseq r9, sl, r2, lsl #23 │ │ │ │ - rsbseq lr, sl, r4, lsr #19 │ │ │ │ - rsbseq r9, sl, r6, ror #22 │ │ │ │ - rsbseq lr, sl, r8, lsl #19 │ │ │ │ - rsbseq r9, sl, sl, lsr fp │ │ │ │ - rsbseq lr, sl, lr, asr r9 │ │ │ │ - ldrshteq r9, [sl], #-160 @ 0xffffff60 │ │ │ │ - rsbseq lr, sl, r4, lsl r9 │ │ │ │ + rsbseq sl, sl, ip, ror r0 │ │ │ │ + @ instruction: 0x007aee9e │ │ │ │ + rsbseq sl, sl, lr, asr r0 │ │ │ │ + rsbseq lr, sl, r0, lsl #29 │ │ │ │ + ldrhteq sl, [sl], #-8 │ │ │ │ + rsbseq sl, sl, r6, lsr #1 │ │ │ │ + rsbseq ip, sl, r2, lsl #21 │ │ │ │ + rsbseq r9, sl, lr, lsr #30 │ │ │ │ + rsbseq sl, sl, r4, asr #1 │ │ │ │ + rsbseq r9, sl, sl, lsl #30 │ │ │ │ + rsbseq sl, sl, r2, rrx │ │ │ │ + rsbseq r9, sl, r2, ror #29 │ │ │ │ + rsbseq lr, sl, r4, lsl #26 │ │ │ │ + rsbseq r9, sl, r8, ror #28 │ │ │ │ + rsbseq lr, sl, ip, lsl #25 │ │ │ │ + rsbseq r9, sl, r0, asr lr │ │ │ │ + rsbseq lr, sl, r2, ror ip │ │ │ │ + rsbseq r9, sl, r0, lsr lr │ │ │ │ + strdeq ip, [r0], r6 │ │ │ │ + rsbseq r9, sl, r8, lsl lr │ │ │ │ + ldrdeq ip, [r0], lr │ │ │ │ + rsbseq r9, sl, r8, ror #29 │ │ │ │ + ldrsbteq r9, [sl], #-224 @ 0xffffff20 │ │ │ │ + rsbseq r9, sl, ip, ror #30 │ │ │ │ + ldrshteq r9, [sl], #-206 @ 0xffffff32 │ │ │ │ + rsbseq lr, sl, r2, lsr #22 │ │ │ │ + ldrsbteq r9, [sl], #-204 @ 0xffffff34 │ │ │ │ + ldrsbteq r9, [sl], #-238 @ 0xffffff12 │ │ │ │ + rsbseq r9, sl, r2, lsl ip │ │ │ │ + rsbseq lr, sl, r4, lsr sl │ │ │ │ + rsbseq r9, sl, r6, ror #23 │ │ │ │ + rsbseq lr, sl, sl, lsl #20 │ │ │ │ + rsbseq r9, sl, lr, asr #23 │ │ │ │ + ldrshteq lr, [sl], #-144 @ 0xffffff70 │ │ │ │ + rsbseq r9, sl, r4, lsr #23 │ │ │ │ + rsbseq lr, sl, r8, asr #19 │ │ │ │ + rsbseq r9, sl, sl, lsl #23 │ │ │ │ + rsbseq lr, sl, ip, lsr #19 │ │ │ │ + rsbseq r9, sl, lr, ror #22 │ │ │ │ + @ instruction: 0x007ae990 │ │ │ │ + rsbseq r9, sl, r2, asr #22 │ │ │ │ + rsbseq lr, sl, r6, ror #18 │ │ │ │ + ldrshteq r9, [sl], #-168 @ 0xffffff58 │ │ │ │ + rsbseq lr, sl, ip, lsl r9 │ │ │ │ rsbsle r2, r0, r0, lsl #16 │ │ │ │ mvnsmi lr, sp, lsr #18 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e0f8cc │ │ │ │ addlt r6, r2, r4, asr #28 │ │ │ │ rsble r2, r0, r0, lsl #24 │ │ │ │ @@ -38051,25 +38051,25 @@ │ │ │ │ @ instruction: 0xf7e0300c │ │ │ │ stmdami pc, {r0, r2, r3, r4, r6, r7, fp, ip, sp, lr, pc} @ │ │ │ │ mvnscc pc, pc, asr #32 │ │ │ │ @ instruction: 0xf7e04478 │ │ │ │ @ instruction: 0xe7ecf997 │ │ │ │ addeq r7, r6, r4, ror r2 │ │ │ │ @ instruction: 0x000011b8 │ │ │ │ - rsbseq r9, sl, r6, ror #14 │ │ │ │ - rsbseq lr, sl, sl, lsl #11 │ │ │ │ - ldrhteq r9, [sl], #-102 @ 0xffffff9a │ │ │ │ + rsbseq r9, sl, lr, ror #14 │ │ │ │ + @ instruction: 0x007ae592 │ │ │ │ + ldrhteq r9, [sl], #-110 @ 0xffffff92 │ │ │ │ strdeq r7, [r6], r8 │ │ │ │ - rsbseq r9, sl, r2, ror #12 │ │ │ │ - rsbseq r9, sl, r4, ror #11 │ │ │ │ - rsbseq lr, sl, r8, lsl #8 │ │ │ │ - rsbseq r9, sl, sl, lsl r5 │ │ │ │ - rsbseq lr, sl, ip, lsr r3 │ │ │ │ - ldrshteq r9, [sl], #-70 @ 0xffffffba │ │ │ │ - rsbseq lr, sl, r8, lsl r3 │ │ │ │ + rsbseq r9, sl, sl, ror #12 │ │ │ │ + rsbseq r9, sl, ip, ror #11 │ │ │ │ + rsbseq lr, sl, r0, lsl r4 │ │ │ │ + rsbseq r9, sl, r2, lsr #10 │ │ │ │ + rsbseq lr, sl, r4, asr #6 │ │ │ │ + ldrshteq r9, [sl], #-78 @ 0xffffffb2 │ │ │ │ + rsbseq lr, sl, r0, lsr #6 │ │ │ │ mvnsmi lr, #737280 @ 0xb4000 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00b8f8cc │ │ │ │ ldrmi r4, [r7], -ip, lsl #12 │ │ │ │ bmi 1409378 │ │ │ │ addlt r4, fp, pc, asr #22 │ │ │ │ @@ -38150,20 +38150,20 @@ │ │ │ │ ldmvs r0!, {r0, r2, r3, r4, r5, r6, r7, sl, ip, sp, lr, pc}^ │ │ │ │ @ instruction: 0xf0c4a905 │ │ │ │ @ instruction: 0xe781f4f9 │ │ │ │ stcl 7, cr15, [r0, #-868]! @ 0xfffffc9c │ │ │ │ ldrdeq r6, [r6], r8 │ │ │ │ @ instruction: 0x000011b8 │ │ │ │ umulleq r6, r6, sl, lr @ │ │ │ │ - ldrshteq r9, [sl], #-60 @ 0xffffffc4 │ │ │ │ - rsbseq lr, sl, r0, lsr #4 │ │ │ │ - rsbseq r9, sl, r2, ror #7 │ │ │ │ - rsbseq lr, sl, r6, lsl #4 │ │ │ │ - @ instruction: 0x007a939a │ │ │ │ - ldrhteq lr, [sl], #-28 @ 0xffffffe4 │ │ │ │ + rsbseq r9, sl, r4, lsl #8 │ │ │ │ + rsbseq lr, sl, r8, lsr #4 │ │ │ │ + rsbseq r9, sl, sl, ror #7 │ │ │ │ + rsbseq lr, sl, lr, lsl #4 │ │ │ │ + rsbseq r9, sl, r2, lsr #7 │ │ │ │ + rsbseq lr, sl, r4, asr #3 │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r8 │ │ │ │ bl feb8ee9c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strmi r0, [lr], -r8, ror #31 │ │ │ │ ldrdeq pc, [r8], r0 │ │ │ │ @ instruction: 0xf0524617 │ │ │ │ @ instruction: 0x4604f757 │ │ │ │ @@ -38266,20 +38266,20 @@ │ │ │ │ @ instruction: 0xfff0f7df │ │ │ │ mvnscc pc, #79 @ 0x4f │ │ │ │ bfi r4, sl, #12, #7 │ │ │ │ ldcl 7, cr15, [r8], #-868 @ 0xfffffc9c │ │ │ │ addeq r6, r6, ip, lsl #26 │ │ │ │ @ instruction: 0x000011b8 │ │ │ │ ldrdeq r6, [r6], r8 │ │ │ │ - rsbseq r9, sl, r8, asr r2 │ │ │ │ - rsbseq lr, sl, ip, ror r0 │ │ │ │ - rsbseq r9, sl, r0, ror #8 │ │ │ │ - rsbseq r9, sl, sl, asr #8 │ │ │ │ - rsbseq r9, sl, r8, lsr #3 │ │ │ │ - rsbseq sp, sl, sl, asr #31 │ │ │ │ + rsbseq r9, sl, r0, ror #4 │ │ │ │ + rsbseq lr, sl, r4, lsl #1 │ │ │ │ + rsbseq r9, sl, r8, ror #8 │ │ │ │ + rsbseq r9, sl, r2, asr r4 │ │ │ │ + ldrhteq r9, [sl], #-16 │ │ │ │ + ldrsbteq sp, [sl], #-242 @ 0xffffff0e │ │ │ │ subsle r2, r0, r0, lsl #16 │ │ │ │ blcs 53778 │ │ │ │ cdpvs 0, 0, cr13, cr3, cr13, {2} │ │ │ │ suble r2, sl, r0, lsl #22 │ │ │ │ blcs 53884 │ │ │ │ blvs fe52bf98 │ │ │ │ biccc pc, r3, #201326595 @ 0xc000003 │ │ │ │ @@ -38370,26 +38370,26 @@ │ │ │ │ mcr2 7, 3, pc, cr0, cr15, {6} @ │ │ │ │ ldrbtmi r4, [r8], #-2064 @ 0xfffff7f0 │ │ │ │ @ instruction: 0xff1cf7df │ │ │ │ mvnscc pc, #79 @ 0x4f │ │ │ │ svclt 0x0000e790 │ │ │ │ @ instruction: 0xffffffff │ │ │ │ @ instruction: 0xffffffff │ │ │ │ - rsbseq r9, sl, r2, lsl r1 │ │ │ │ - rsbseq r9, sl, lr, ror #6 │ │ │ │ - ldrsbteq r9, [sl], #-8 │ │ │ │ - ldrshteq sp, [sl], #-236 @ 0xffffff14 │ │ │ │ - ldrhteq r9, [sl], #-0 │ │ │ │ - ldrsbteq sp, [sl], #-228 @ 0xffffff1c │ │ │ │ - rsbseq r9, sl, r6, lsr r0 │ │ │ │ - rsbseq sp, sl, sl, asr lr │ │ │ │ - rsbseq r9, sl, r8, lsl r0 │ │ │ │ - rsbseq sp, sl, ip, lsr lr │ │ │ │ - ldrshteq r8, [sl], #-252 @ 0xffffff04 │ │ │ │ - addeq fp, r0, r2, asr #17 │ │ │ │ + rsbseq r9, sl, sl, lsl r1 │ │ │ │ + rsbseq r9, sl, r6, ror r3 │ │ │ │ + rsbseq r9, sl, r0, ror #1 │ │ │ │ + rsbseq sp, sl, r4, lsl #30 │ │ │ │ + ldrhteq r9, [sl], #-8 │ │ │ │ + ldrsbteq sp, [sl], #-236 @ 0xffffff14 │ │ │ │ + rsbseq r9, sl, lr, lsr r0 │ │ │ │ + rsbseq sp, sl, r2, ror #28 │ │ │ │ + rsbseq r9, sl, r0, lsr #32 │ │ │ │ + rsbseq sp, sl, r4, asr #28 │ │ │ │ + rsbseq r9, sl, r4 │ │ │ │ + addeq fp, r0, sl, asr #17 │ │ │ │ mvnsmi lr, sp, lsr #18 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d8f8cc │ │ │ │ bmi 1089888 │ │ │ │ blmi 10898b0 │ │ │ │ addlt r4, r4, sl, ror r4 │ │ │ │ @@ -38454,21 +38454,21 @@ │ │ │ │ mvnscc pc, pc, asr #32 │ │ │ │ @ instruction: 0xf7df4478 │ │ │ │ @ instruction: 0xf04ffe75 │ │ │ │ @ instruction: 0xe7cc33ff │ │ │ │ b ffff6098 │ │ │ │ ldrdeq r6, [r6], ip │ │ │ │ @ instruction: 0x000011b8 │ │ │ │ - rsbseq r9, sl, r6, lsr #3 │ │ │ │ - @ instruction: 0x007a9198 │ │ │ │ + rsbseq r9, sl, lr, lsr #3 │ │ │ │ + rsbseq r9, sl, r0, lsr #3 │ │ │ │ addeq r6, r6, r2, asr #18 │ │ │ │ - ldrsbteq r8, [sl], #-234 @ 0xffffff16 │ │ │ │ - ldrshteq sp, [sl], #-206 @ 0xffffff32 │ │ │ │ - ldrhteq r8, [sl], #-226 @ 0xffffff1e │ │ │ │ - ldrsbteq sp, [sl], #-196 @ 0xffffff3c │ │ │ │ + rsbseq r8, sl, r2, ror #29 │ │ │ │ + rsbseq sp, sl, r6, lsl #26 │ │ │ │ + ldrhteq r8, [sl], #-234 @ 0xffffff16 │ │ │ │ + ldrsbteq sp, [sl], #-204 @ 0xffffff34 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00b8f8cc │ │ │ │ ldrmi fp, [r4], -r9, lsl #1 │ │ │ │ ldrmi r4, [sp], -r5, lsr #21 │ │ │ │ ldrbtmi r4, [sl], #-2981 @ 0xfffff45b │ │ │ │ @@ -38634,31 +38634,31 @@ │ │ │ │ @ instruction: 0xf04f4816 │ │ │ │ ldrbtmi r3, [r8], #-511 @ 0xfffffe01 │ │ │ │ stc2 7, cr15, [ip, #-892] @ 0xfffffc84 │ │ │ │ @ instruction: 0xf7d9e7d2 │ │ │ │ svclt 0x0000e998 │ │ │ │ umulleq r6, r6, lr, r8 @ │ │ │ │ @ instruction: 0x000011b8 │ │ │ │ - rsbseq r9, sl, r8, lsl #1 │ │ │ │ - rsbseq r8, sl, r2, lsl #28 │ │ │ │ - rsbseq ip, sp, r4, asr r6 │ │ │ │ - ldrsbteq ip, [sp], #-90 @ 0xffffffa6 │ │ │ │ - rsbseq r8, sl, r4, ror sp │ │ │ │ - rsbseq r9, sl, r8, lsl r0 │ │ │ │ + @ instruction: 0x007a9090 │ │ │ │ + rsbseq r8, sl, sl, lsl #28 │ │ │ │ + rsbseq ip, sp, ip, asr r6 │ │ │ │ + rsbseq ip, sp, r2, ror #11 │ │ │ │ + rsbseq r8, sl, ip, ror sp │ │ │ │ + rsbseq r9, sl, r0, lsr #32 │ │ │ │ @ instruction: 0x008666b8 │ │ │ │ - rsbseq r8, sl, r2, asr ip │ │ │ │ - rsbseq sp, sl, r6, ror sl │ │ │ │ - rsbseq r8, sl, r8, lsr ip │ │ │ │ - rsbseq sp, sl, sl, asr sl │ │ │ │ - rsbseq r8, sl, r8, lsl ip │ │ │ │ - rsbseq sp, sl, sl, lsr sl │ │ │ │ - ldrshteq r8, [sl], #-188 @ 0xffffff44 │ │ │ │ - rsbseq sp, sl, lr, lsl sl │ │ │ │ - rsbseq r8, sl, r0, ror #23 │ │ │ │ - rsbseq sp, sl, r2, lsl #20 │ │ │ │ + rsbseq r8, sl, sl, asr ip │ │ │ │ + rsbseq sp, sl, lr, ror sl │ │ │ │ + rsbseq r8, sl, r0, asr #24 │ │ │ │ + rsbseq sp, sl, r2, ror #20 │ │ │ │ + rsbseq r8, sl, r0, lsr #24 │ │ │ │ + rsbseq sp, sl, r2, asr #20 │ │ │ │ + rsbseq r8, sl, r4, lsl #24 │ │ │ │ + rsbseq sp, sl, r6, lsr #20 │ │ │ │ + rsbseq r8, sl, r8, ror #23 │ │ │ │ + rsbseq sp, sl, sl, lsl #20 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00c0f8cc │ │ │ │ umulllt r4, r7, r3, sl │ │ │ │ ldrbtmi r4, [sl], #-2963 @ 0xfffff46d │ │ │ │ ldmdavs fp, {r0, r1, r4, r6, r7, fp, ip, lr} │ │ │ │ @@ -38805,25 +38805,25 @@ │ │ │ │ ldmdami r0, {r0, r1, r3, r4, r5, r6, r7, r9, fp, ip, sp, lr, pc} │ │ │ │ ldrbtmi r4, [r8], #-1569 @ 0xfffff9df │ │ │ │ blx fedf6626 │ │ │ │ @ instruction: 0xf7d9e74e │ │ │ │ svclt 0x0000e842 │ │ │ │ addeq r6, r6, sl, lsr #11 │ │ │ │ @ instruction: 0x000011b8 │ │ │ │ - rsbseq r8, sl, r2, asr #21 │ │ │ │ - rsbseq sp, sl, r6, ror #17 │ │ │ │ - rsbseq r8, sl, sl, lsr #21 │ │ │ │ - rsbseq sp, sl, lr, asr #17 │ │ │ │ + rsbseq r8, sl, sl, asr #21 │ │ │ │ + rsbseq sp, sl, lr, ror #17 │ │ │ │ + ldrhteq r8, [sl], #-162 @ 0xffffff5e │ │ │ │ + ldrsbteq sp, [sl], #-134 @ 0xffffff7a │ │ │ │ addeq r6, r6, r4, asr #9 │ │ │ │ - rsbseq r8, sl, lr, lsr sl │ │ │ │ - rsbseq r8, sl, r2, ror r9 │ │ │ │ - @ instruction: 0x007ad796 │ │ │ │ - rsbseq r8, sl, r8, lsr r9 │ │ │ │ - rsbseq r8, sl, r2, lsr r9 │ │ │ │ - rsbseq sp, sl, r6, asr r7 │ │ │ │ + rsbseq r8, sl, r6, asr #20 │ │ │ │ + rsbseq r8, sl, sl, ror r9 │ │ │ │ + @ instruction: 0x007ad79e │ │ │ │ + rsbseq r8, sl, r0, asr #18 │ │ │ │ + rsbseq r8, sl, sl, lsr r9 │ │ │ │ + rsbseq sp, sl, lr, asr r7 │ │ │ │ ldrbmi lr, [r0, sp, lsr #18]! │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d0f8cc │ │ │ │ addlt r6, r4, r3, lsl #19 │ │ │ │ bicmi pc, r4, #13828096 @ 0xd30000 │ │ │ │ suble r2, r8, r0, lsl #24 │ │ │ │ @@ -38965,20 +38965,20 @@ │ │ │ │ stmdami sl, {r0, r1, r2, r5, r8, ip, sp} │ │ │ │ andcc r4, ip, r8, ror r4 │ │ │ │ @ instruction: 0xf9b6f7df │ │ │ │ stmdbls r3, {r3, fp, lr} │ │ │ │ @ instruction: 0xf7df4478 │ │ │ │ blls 1372f8 │ │ │ │ svclt 0x0000e72e │ │ │ │ - rsbseq r8, sl, ip, ror r8 │ │ │ │ - rsbseq r8, sl, sl, asr r8 │ │ │ │ - rsbseq sp, sl, lr, ror r6 │ │ │ │ - rsbseq r8, sl, lr, lsr #13 │ │ │ │ - rsbseq r8, sl, r8, lsr #13 │ │ │ │ - rsbseq sp, sl, ip, asr #9 │ │ │ │ + rsbseq r8, sl, r4, lsl #17 │ │ │ │ + rsbseq r8, sl, r2, ror #16 │ │ │ │ + rsbseq sp, sl, r6, lsl #13 │ │ │ │ + ldrhteq r8, [sl], #-102 @ 0xffffff9a │ │ │ │ + ldrhteq r8, [sl], #-96 @ 0xffffffa0 │ │ │ │ + ldrsbteq sp, [sl], #-68 @ 0xffffffbc │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl feb8fb58 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ stmibvs r3, {r3, r4, r6, r7, r8, r9, sl, fp} │ │ │ │ strmi fp, [r5], -r6, lsl #1 │ │ │ │ bicmi pc, r4, #13828096 @ 0xd30000 │ │ │ │ @ instruction: 0xf5fcf0ec │ │ │ │ @@ -38987,15 +38987,15 @@ │ │ │ │ @ instruction: 0xf0002b00 │ │ │ │ mcrvs 0, 1, r8, cr3, cr2, {4} │ │ │ │ @ instruction: 0xf0002b00 │ │ │ │ cdpvs 0, 10, cr8, cr3, cr14, {4} │ │ │ │ @ instruction: 0xf0002b00 │ │ │ │ ldc 0, cr8, [r4, #552] @ 0x228 │ │ │ │ @ instruction: 0x46027b1e │ │ │ │ - blvs 873fe4 │ │ │ │ + blvs 873fe4 │ │ │ │ cdp 8, 11, cr6, cr4, cr11, {3} │ │ │ │ ldrmi r7, [lr], -r6, asr #23 │ │ │ │ cmppne r8, #13828096 @ p-variant is OBSOLETE @ 0xd30000 │ │ │ │ blx 474568 │ │ │ │ blmi 182dba4 │ │ │ │ stc 6, cr4, [sp, #64] @ 0x40 │ │ │ │ andcs r7, r3, #0, 22 │ │ │ │ @@ -39087,24 +39087,24 @@ │ │ │ │ ldrbtmi r9, [r8], #-2309 @ 0xfffff6fb │ │ │ │ @ instruction: 0xf984f7df │ │ │ │ strb r9, [r7, r5, lsl #22] │ │ │ │ stmdaeq r8!, {r1, r2, r4, r6, r7, fp, ip, sp, lr, pc} │ │ │ │ svc 0x00daf7d8 │ │ │ │ svclt 0x0000e76c │ │ │ │ ... │ │ │ │ - rsbseq r8, sl, r4, ror #17 │ │ │ │ - rsbseq r8, sl, sl, lsr #17 │ │ │ │ - rsbseq r8, sl, r8, lsl #18 │ │ │ │ - ldrhteq r8, [sl], #-80 @ 0xffffffb0 │ │ │ │ - ldrsbteq r3, [sp], #-70 @ 0xffffffba │ │ │ │ - @ instruction: 0x007a8794 │ │ │ │ - rsbseq r8, sl, ip, ror #9 │ │ │ │ - rsbseq sp, sl, r0, lsl r3 │ │ │ │ - rsbseq r8, sl, lr, asr #9 │ │ │ │ - ldrshteq sp, [sl], #-34 @ 0xffffffde │ │ │ │ + rsbseq r8, sl, ip, ror #17 │ │ │ │ + ldrhteq r8, [sl], #-130 @ 0xffffff7e │ │ │ │ + rsbseq r8, sl, r0, lsl r9 │ │ │ │ + ldrhteq r8, [sl], #-88 @ 0xffffffa8 │ │ │ │ + ldrsbteq r3, [sp], #-78 @ 0xffffffb2 │ │ │ │ + @ instruction: 0x007a879c │ │ │ │ + ldrshteq r8, [sl], #-68 @ 0xffffffbc │ │ │ │ + rsbseq sp, sl, r8, lsl r3 │ │ │ │ + ldrsbteq r8, [sl], #-70 @ 0xffffffba │ │ │ │ + ldrshteq sp, [sl], #-42 @ 0xffffffd6 │ │ │ │ mvnsmi lr, #737280 @ 0xb4000 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d0f8cc │ │ │ │ movwls fp, #12421 @ 0x3085 │ │ │ │ @ instruction: 0xf0002900 │ │ │ │ mcrvs 0, 2, r8, cr12, cr14, {4} │ │ │ │ @@ -39210,21 +39210,21 @@ │ │ │ │ cmppcc r2, r0, asr #12 @ p-variant is OBSOLETE │ │ │ │ ldrbtmi r4, [r8], #-2058 @ 0xfffff7f6 │ │ │ │ @ instruction: 0xf7de300c │ │ │ │ stmdami r9, {r0, r3, r6, r7, r8, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ ldrbtmi r9, [r8], #-2306 @ 0xfffff6fe │ │ │ │ @ instruction: 0xf884f7df │ │ │ │ strb r9, [r9, r2, lsl #22] │ │ │ │ - ldrshteq r8, [sl], #-54 @ 0xffffffca │ │ │ │ - rsbseq sp, sl, sl, lsl r2 │ │ │ │ - ldrhteq r8, [sl], #-50 @ 0xffffffce │ │ │ │ - rsbseq r8, sl, ip, ror #5 │ │ │ │ - rsbseq sp, sl, r0, lsl r1 │ │ │ │ - rsbseq r8, sl, lr, asr #5 │ │ │ │ - ldrshteq sp, [sl], #-2 │ │ │ │ + ldrshteq r8, [sl], #-62 @ 0xffffffc2 │ │ │ │ + rsbseq sp, sl, r2, lsr #4 │ │ │ │ + ldrhteq r8, [sl], #-58 @ 0xffffffc6 │ │ │ │ + ldrshteq r8, [sl], #-36 @ 0xffffffdc │ │ │ │ + rsbseq sp, sl, r8, lsl r1 │ │ │ │ + ldrsbteq r8, [sl], #-38 @ 0xffffffda │ │ │ │ + ldrshteq sp, [sl], #-10 │ │ │ │ mvnsmi lr, #737280 @ 0xb4000 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d0f8cc │ │ │ │ movwls fp, #12421 @ 0x3085 │ │ │ │ @ instruction: 0xf0002900 │ │ │ │ mcrvs 0, 2, r8, cr12, cr0, {7} │ │ │ │ @@ -39354,19 +39354,19 @@ │ │ │ │ stmdami r9, {r0, r4, r5, r6, r8, ip, sp} │ │ │ │ andcc r4, ip, r8, ror r4 │ │ │ │ mcr2 7, 5, pc, cr10, cr14, {6} @ │ │ │ │ stmdbls r2, {r0, r1, r2, fp, lr} │ │ │ │ @ instruction: 0xf7de4478 │ │ │ │ blls f8ce0 │ │ │ │ svclt 0x0000e7ec │ │ │ │ - rsbseq r8, sl, sl, lsl r2 │ │ │ │ - rsbseq sp, sl, lr, lsr r0 │ │ │ │ - ldrsbteq r8, [sl], #-18 @ 0xffffffee │ │ │ │ - @ instruction: 0x007a8090 │ │ │ │ - ldrhteq ip, [sl], #-228 @ 0xffffff1c │ │ │ │ + rsbseq r8, sl, r2, lsr #4 │ │ │ │ + rsbseq sp, sl, r6, asr #32 │ │ │ │ + ldrsbteq r8, [sl], #-26 @ 0xffffffe6 │ │ │ │ + @ instruction: 0x007a8098 │ │ │ │ + ldrhteq ip, [sl], #-236 @ 0xffffff14 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ blhi 1f4424 │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x0028f8cc │ │ │ │ ldrmi fp, [r4], -r7, lsr #1 │ │ │ │ strtcs pc, [ip], #-2271 @ 0xfffff721 │ │ │ │ @@ -39635,29 +39635,29 @@ │ │ │ │ ldrbcc pc, [pc, pc, asr #32]! @ │ │ │ │ mcr2 7, 7, pc, cr6, cr11, {7} @ │ │ │ │ svclt 0x0000e7a5 │ │ │ │ ... │ │ │ │ addeq r5, r6, sl, lsl #21 │ │ │ │ @ instruction: 0x000011b8 │ │ │ │ addeq r5, r6, ip, asr #20 │ │ │ │ - ldrsbteq r7, [sl], #-240 @ 0xffffff10 │ │ │ │ - ldrshteq ip, [sl], #-212 @ 0xffffff2c │ │ │ │ - @ instruction: 0x007a7f92 │ │ │ │ - ldrhteq ip, [sl], #-214 @ 0xffffff2a │ │ │ │ - rsbseq r7, sl, r8, ror pc │ │ │ │ - @ instruction: 0x007acd9c │ │ │ │ - ldrshteq r7, [sl], #-194 @ 0xffffff3e │ │ │ │ - rsbseq ip, sl, r6, lsl fp │ │ │ │ - ldrsbteq r7, [sl], #-196 @ 0xffffff3c │ │ │ │ - ldrshteq ip, [sl], #-168 @ 0xffffff58 │ │ │ │ - rsbseq r7, sl, ip, ror #31 │ │ │ │ - rsbseq fp, sp, r8, lsl r5 │ │ │ │ - ldrhteq r7, [sl], #-202 @ 0xffffff36 │ │ │ │ - rsbseq r7, sl, r6, asr #24 │ │ │ │ - rsbseq ip, sl, r8, ror #20 │ │ │ │ + ldrsbteq r7, [sl], #-248 @ 0xffffff08 │ │ │ │ + ldrshteq ip, [sl], #-220 @ 0xffffff24 │ │ │ │ + @ instruction: 0x007a7f9a │ │ │ │ + ldrhteq ip, [sl], #-222 @ 0xffffff22 │ │ │ │ + rsbseq r7, sl, r0, lsl #31 │ │ │ │ + rsbseq ip, sl, r4, lsr #27 │ │ │ │ + ldrshteq r7, [sl], #-202 @ 0xffffff36 │ │ │ │ + rsbseq ip, sl, lr, lsl fp │ │ │ │ + ldrsbteq r7, [sl], #-204 @ 0xffffff34 │ │ │ │ + rsbseq ip, sl, r0, lsl #22 │ │ │ │ + ldrshteq r7, [sl], #-244 @ 0xffffff0c │ │ │ │ + rsbseq fp, sp, r0, lsr #10 │ │ │ │ + rsbseq r7, sl, r2, asr #25 │ │ │ │ + rsbseq r7, sl, lr, asr #24 │ │ │ │ + rsbseq ip, sl, r0, ror sl │ │ │ │ @ instruction: 0x1644f8df │ │ │ │ ldrbtmi r4, [r9], #-1568 @ 0xfffff9e0 │ │ │ │ @ instruction: 0xf95ef7fc │ │ │ │ andcs r6, r0, r3, lsr #24 │ │ │ │ mrrcne 11, 10, r6, sl, cr1 │ │ │ │ strtvs r6, [r2], #-3171 @ 0xfffff39d │ │ │ │ movweq pc, #323 @ 0x143 @ │ │ │ │ @@ -40051,43 +40051,43 @@ │ │ │ │ ldmibvs fp, {r0, r4, r8, r9, fp, ip, pc}^ │ │ │ │ vqrdmulh.s d18, d0, d0 │ │ │ │ strtmi r8, [r2], r0, lsr #1 │ │ │ │ ldcls 5, cr2, [r1], {-0} │ │ │ │ svclt 0x0000e058 │ │ │ │ andhi pc, r0, pc, lsr #7 │ │ │ │ ... │ │ │ │ - rsbseq r7, sl, r2, lsl pc │ │ │ │ - ldrsbteq r7, [sl], #-238 @ 0xffffff12 │ │ │ │ - rsbseq fp, sp, r8, lsl #8 │ │ │ │ - rsbseq r7, sl, r8, lsr #23 │ │ │ │ - rsbseq r7, sl, r2, lsr fp │ │ │ │ - rsbseq ip, sl, r2, asr r9 │ │ │ │ - rsbseq r7, sl, ip, asr #28 │ │ │ │ - rsbseq r7, sl, r2, lsl #21 │ │ │ │ - rsbseq ip, sl, r4, lsr #17 │ │ │ │ - rsbseq r7, sl, r8, lsl sl │ │ │ │ - rsbseq ip, sl, sl, lsr r8 │ │ │ │ - rsbseq r7, sl, ip, lsr #19 │ │ │ │ - rsbseq ip, sl, lr, asr #15 │ │ │ │ - rsbseq r7, sl, r6, ror r9 │ │ │ │ - @ instruction: 0x007ac798 │ │ │ │ - rsbseq r2, lr, ip, ror sl │ │ │ │ - rsbseq r7, sl, sl, lsl r9 │ │ │ │ - rsbseq r7, sl, r8, ror #16 │ │ │ │ - ldrsbteq r7, [sl], #-108 @ 0xffffff94 │ │ │ │ - ldrshteq ip, [sl], #-78 @ 0xffffffb2 │ │ │ │ - rsbseq r7, sl, lr, lsl #20 │ │ │ │ - @ instruction: 0x007a7698 │ │ │ │ - ldrhteq ip, [sl], #-76 @ 0xffffffb4 │ │ │ │ - rsbseq r7, sl, ip, ror r6 │ │ │ │ - @ instruction: 0x007ac49e │ │ │ │ + rsbseq r7, sl, sl, lsl pc │ │ │ │ + rsbseq r7, sl, r6, ror #29 │ │ │ │ + rsbseq fp, sp, r0, lsl r4 │ │ │ │ + ldrhteq r7, [sl], #-176 @ 0xffffff50 │ │ │ │ + rsbseq r7, sl, sl, lsr fp │ │ │ │ + rsbseq ip, sl, sl, asr r9 │ │ │ │ + rsbseq r7, sl, r4, asr lr │ │ │ │ + rsbseq r7, sl, sl, lsl #21 │ │ │ │ + rsbseq ip, sl, ip, lsr #17 │ │ │ │ + rsbseq r7, sl, r0, lsr #20 │ │ │ │ + rsbseq ip, sl, r2, asr #16 │ │ │ │ + ldrhteq r7, [sl], #-148 @ 0xffffff6c │ │ │ │ + ldrsbteq ip, [sl], #-118 @ 0xffffff8a │ │ │ │ + rsbseq r7, sl, lr, ror r9 │ │ │ │ + rsbseq ip, sl, r0, lsr #15 │ │ │ │ + rsbseq r2, lr, r4, lsl #21 │ │ │ │ + rsbseq r7, sl, r2, lsr #18 │ │ │ │ + rsbseq r7, sl, r0, ror r8 │ │ │ │ + rsbseq r7, sl, r4, ror #13 │ │ │ │ + rsbseq ip, sl, r6, lsl #10 │ │ │ │ + rsbseq r7, sl, r6, lsl sl │ │ │ │ + rsbseq r7, sl, r0, lsr #13 │ │ │ │ + rsbseq ip, sl, r4, asr #9 │ │ │ │ + rsbseq r7, sl, r4, lsl #13 │ │ │ │ + rsbseq ip, sl, r6, lsr #9 │ │ │ │ addeq r5, r6, r4, lsr #1 │ │ │ │ @ instruction: 0x000011b8 │ │ │ │ - rsbseq r7, sl, r2, asr #12 │ │ │ │ - @ instruction: 0x007f7792 │ │ │ │ + rsbseq r7, sl, sl, asr #12 │ │ │ │ + @ instruction: 0x007f779a │ │ │ │ stmdbls r8, {r1, r4, r5, r9, sl, lr} │ │ │ │ ldrbmi r4, [r0], -r3, asr #12 │ │ │ │ mcr2 7, 0, pc, cr0, cr11, {7} @ │ │ │ │ ldmdbls r7, {r4, r8, r9, fp, ip, pc} │ │ │ │ ldc 6, cr4, [r3, #32] │ │ │ │ @ instruction: 0xf0c30b18 │ │ │ │ ldmdbls r7, {r0, r4, r6, r7, sl, ip, sp, lr, pc} │ │ │ │ @@ -40437,47 +40437,47 @@ │ │ │ │ ldrdeq pc, [ip], -r9 │ │ │ │ vhadd.u16 , q11, q1 │ │ │ │ @ instruction: 0xf8d9990e │ │ │ │ @ instruction: 0xf0c2000c │ │ │ │ @ instruction: 0xf7fef311 │ │ │ │ @ instruction: 0xf7d8bfc0 │ │ │ │ svclt 0x0000e944 │ │ │ │ - rsbseq r7, sl, ip, lsl #9 │ │ │ │ - rsbseq r7, sl, r2, ror r2 │ │ │ │ - @ instruction: 0x007ac094 │ │ │ │ - rsbseq r7, sl, r4, asr r2 │ │ │ │ - rsbseq r7, sl, ip, asr r5 │ │ │ │ - rsbseq r7, sl, sl, asr #3 │ │ │ │ - rsbseq fp, sl, lr, ror #31 │ │ │ │ - rsbseq r7, sl, lr, lsr #3 │ │ │ │ - ldrsbteq fp, [sl], #-240 @ 0xffffff10 │ │ │ │ - @ instruction: 0x007a7192 │ │ │ │ - ldrhteq fp, [sl], #-244 @ 0xffffff0c │ │ │ │ - rsbseq r7, sl, r6, ror r1 │ │ │ │ - @ instruction: 0x007abf98 │ │ │ │ - rsbseq r7, sl, sl, asr r1 │ │ │ │ - rsbseq fp, sl, ip, ror pc │ │ │ │ - rsbseq r7, sl, ip, lsr r1 │ │ │ │ - rsbseq fp, sl, lr, asr pc │ │ │ │ - rsbseq r7, sl, lr, lsl r1 │ │ │ │ - rsbseq fp, sl, r0, asr #30 │ │ │ │ - rsbseq r7, sl, r2, lsl #2 │ │ │ │ - rsbseq fp, sl, r4, lsr #30 │ │ │ │ - rsbseq r7, sl, r6, ror #1 │ │ │ │ - rsbseq fp, sl, r8, lsl #30 │ │ │ │ - rsbseq r7, sl, r4, lsl r4 │ │ │ │ - rsbseq r7, sl, r4, ror r0 │ │ │ │ - @ instruction: 0x007abe98 │ │ │ │ - ldrshteq r7, [sl], #-0 │ │ │ │ - rsbseq r7, sl, r6, lsr #32 │ │ │ │ - rsbseq fp, sl, sl, asr #28 │ │ │ │ - ldrshteq r6, [sl], #-244 @ 0xffffff0c │ │ │ │ - rsbseq fp, sl, r8, lsl lr │ │ │ │ - rsbseq r6, sl, r2, asr #31 │ │ │ │ - rsbseq fp, sl, r6, ror #27 │ │ │ │ + @ instruction: 0x007a7494 │ │ │ │ + rsbseq r7, sl, sl, ror r2 │ │ │ │ + @ instruction: 0x007ac09c │ │ │ │ + rsbseq r7, sl, ip, asr r2 │ │ │ │ + rsbseq r7, sl, r4, ror #10 │ │ │ │ + ldrsbteq r7, [sl], #-18 @ 0xffffffee │ │ │ │ + ldrshteq fp, [sl], #-246 @ 0xffffff0a │ │ │ │ + ldrhteq r7, [sl], #-22 @ 0xffffffea │ │ │ │ + ldrsbteq fp, [sl], #-248 @ 0xffffff08 │ │ │ │ + @ instruction: 0x007a719a │ │ │ │ + ldrhteq fp, [sl], #-252 @ 0xffffff04 │ │ │ │ + rsbseq r7, sl, lr, ror r1 │ │ │ │ + rsbseq fp, sl, r0, lsr #31 │ │ │ │ + rsbseq r7, sl, r2, ror #2 │ │ │ │ + rsbseq fp, sl, r4, lsl #31 │ │ │ │ + rsbseq r7, sl, r4, asr #2 │ │ │ │ + rsbseq fp, sl, r6, ror #30 │ │ │ │ + rsbseq r7, sl, r6, lsr #2 │ │ │ │ + rsbseq fp, sl, r8, asr #30 │ │ │ │ + rsbseq r7, sl, sl, lsl #2 │ │ │ │ + rsbseq fp, sl, ip, lsr #30 │ │ │ │ + rsbseq r7, sl, lr, ror #1 │ │ │ │ + rsbseq fp, sl, r0, lsl pc │ │ │ │ + rsbseq r7, sl, ip, lsl r4 │ │ │ │ + rsbseq r7, sl, ip, ror r0 │ │ │ │ + rsbseq fp, sl, r0, lsr #29 │ │ │ │ + ldrshteq r7, [sl], #-8 │ │ │ │ + rsbseq r7, sl, lr, lsr #32 │ │ │ │ + rsbseq fp, sl, r2, asr lr │ │ │ │ + ldrshteq r6, [sl], #-252 @ 0xffffff04 │ │ │ │ + rsbseq fp, sl, r0, lsr #28 │ │ │ │ + rsbseq r6, sl, sl, asr #31 │ │ │ │ + rsbseq fp, sl, lr, ror #27 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x0098f8cc │ │ │ │ ldrmi r4, [r1], r4, lsl #12 │ │ │ │ @ instruction: 0xf8df4610 │ │ │ │ @ instruction: 0x469a26f8 │ │ │ │ @@ -40924,33 +40924,33 @@ │ │ │ │ @ instruction: 0xf7dd300c │ │ │ │ ldmdami r7, {r0, r2, r5, r6, r9, fp, ip, sp, lr, pc} │ │ │ │ mvnscc pc, pc, asr #32 │ │ │ │ @ instruction: 0xf7dd4478 │ │ │ │ @ instruction: 0xe7edfb1f │ │ │ │ addeq r4, r6, r8, lsr #18 │ │ │ │ @ instruction: 0x000011b8 │ │ │ │ - ldrshteq r6, [sl], #-218 @ 0xffffff26 │ │ │ │ - rsbseq r6, sl, r4, asr #25 │ │ │ │ + rsbseq r6, sl, r2, lsl #28 │ │ │ │ + rsbseq r6, sl, ip, asr #25 │ │ │ │ addeq r4, r6, r0, lsl #14 │ │ │ │ - @ instruction: 0x007a6c94 │ │ │ │ - ldrhteq fp, [sl], #-166 @ 0xffffff5a │ │ │ │ - rsbseq r6, sl, r2, ror ip │ │ │ │ - @ instruction: 0x007aba94 │ │ │ │ - rsbseq r6, sl, r0, asr ip │ │ │ │ - rsbseq fp, sl, r2, ror sl │ │ │ │ - rsbseq r6, sl, r6, lsr r9 │ │ │ │ - rsbseq fp, sl, sl, asr r7 │ │ │ │ - rsbseq r6, sl, sl, lsl #18 │ │ │ │ - rsbseq fp, sl, lr, lsr #14 │ │ │ │ - rsbseq r6, sl, r4, asr #16 │ │ │ │ - rsbseq fp, sl, r8, ror #12 │ │ │ │ - rsbseq r6, sl, r8, lsr #16 │ │ │ │ - rsbseq fp, sl, sl, asr #12 │ │ │ │ - rsbseq r6, sl, r6, lsl #16 │ │ │ │ - rsbseq fp, sl, r8, lsr #12 │ │ │ │ + @ instruction: 0x007a6c9c │ │ │ │ + ldrhteq fp, [sl], #-174 @ 0xffffff52 │ │ │ │ + rsbseq r6, sl, sl, ror ip │ │ │ │ + @ instruction: 0x007aba9c │ │ │ │ + rsbseq r6, sl, r8, asr ip │ │ │ │ + rsbseq fp, sl, sl, ror sl │ │ │ │ + rsbseq r6, sl, lr, lsr r9 │ │ │ │ + rsbseq fp, sl, r2, ror #14 │ │ │ │ + rsbseq r6, sl, r2, lsl r9 │ │ │ │ + rsbseq fp, sl, r6, lsr r7 │ │ │ │ + rsbseq r6, sl, ip, asr #16 │ │ │ │ + rsbseq fp, sl, r0, ror r6 │ │ │ │ + rsbseq r6, sl, r0, lsr r8 │ │ │ │ + rsbseq fp, sl, r2, asr r6 │ │ │ │ + rsbseq r6, sl, lr, lsl #16 │ │ │ │ + rsbseq fp, sl, r0, lsr r6 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl feb91a34 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r4, r0, ror #31 │ │ │ │ strmi r4, [sp], -r6, lsl #12 │ │ │ │ vhadd.u16 , q8, q9 │ │ │ │ movwcs fp, #6424 @ 0x1918 │ │ │ │ @@ -41013,20 +41013,20 @@ │ │ │ │ stmdami sl, {r0, r2, r4, r5, r7, r8, ip, sp} │ │ │ │ andcc r4, ip, r8, ror r4 │ │ │ │ @ instruction: 0xf9b0f7dd │ │ │ │ stmdbls r3, {r3, fp, lr} │ │ │ │ @ instruction: 0xf7dd4478 │ │ │ │ blls 1392ec │ │ │ │ svclt 0x0000e782 │ │ │ │ - rsbseq r6, sl, r6, lsl r7 │ │ │ │ - rsbseq fp, sl, sl, lsr r5 │ │ │ │ - rsbseq r6, sl, r6, ror #13 │ │ │ │ - rsbseq fp, sl, sl, lsl #10 │ │ │ │ - @ instruction: 0x007a669c │ │ │ │ - rsbseq fp, sl, r0, asr #9 │ │ │ │ + rsbseq r6, sl, lr, lsl r7 │ │ │ │ + rsbseq fp, sl, r2, asr #10 │ │ │ │ + rsbseq r6, sl, lr, ror #13 │ │ │ │ + rsbseq fp, sl, r2, lsl r5 │ │ │ │ + rsbseq r6, sl, r4, lsr #13 │ │ │ │ + rsbseq fp, sl, r8, asr #9 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00c0f8cc │ │ │ │ addlt r6, r7, r5, lsl #19 │ │ │ │ bicpl pc, r4, #13959168 @ 0xd50000 │ │ │ │ @ instruction: 0xf0002d00 │ │ │ │ @@ -41206,33 +41206,33 @@ │ │ │ │ @ instruction: 0x46314817 │ │ │ │ andcc r4, ip, r8, ror r4 │ │ │ │ @ instruction: 0xf82ef7dd │ │ │ │ @ instruction: 0xf04f4815 │ │ │ │ ldrbtmi r3, [r8], #-511 @ 0xfffffe01 │ │ │ │ @ instruction: 0xf8e8f7dd │ │ │ │ svclt 0x0000e7ad │ │ │ │ - rsbseq r6, sl, r4, lsl #12 │ │ │ │ - rsbseq r6, sl, r4, asr #10 │ │ │ │ - @ instruction: 0x007a6496 │ │ │ │ - ldrhteq fp, [sl], #-42 @ 0xffffffd6 │ │ │ │ - rsbseq r6, sl, r0, asr r4 │ │ │ │ - rsbseq r6, sl, sl, lsr r4 │ │ │ │ - rsbseq fp, sl, ip, asr r2 │ │ │ │ - rsbseq r6, sl, sl, lsl r4 │ │ │ │ - rsbseq fp, sl, ip, lsr r2 │ │ │ │ - rsbseq r6, sl, r0, lsl #8 │ │ │ │ - rsbseq fp, sl, r2, lsr #4 │ │ │ │ - rsbseq r6, sl, r6, ror #7 │ │ │ │ - rsbseq fp, sl, r8, lsl #4 │ │ │ │ - rsbseq r6, sl, ip, asr #7 │ │ │ │ - rsbseq fp, sl, lr, ror #3 │ │ │ │ - ldrhteq r6, [sl], #-50 @ 0xffffffce │ │ │ │ - ldrsbteq fp, [sl], #-20 @ 0xffffffec │ │ │ │ - @ instruction: 0x007a6398 │ │ │ │ - ldrhteq fp, [sl], #-26 @ 0xffffffe6 │ │ │ │ + rsbseq r6, sl, ip, lsl #12 │ │ │ │ + rsbseq r6, sl, ip, asr #10 │ │ │ │ + @ instruction: 0x007a649e │ │ │ │ + rsbseq fp, sl, r2, asr #5 │ │ │ │ + rsbseq r6, sl, r8, asr r4 │ │ │ │ + rsbseq r6, sl, r2, asr #8 │ │ │ │ + rsbseq fp, sl, r4, ror #4 │ │ │ │ + rsbseq r6, sl, r2, lsr #8 │ │ │ │ + rsbseq fp, sl, r4, asr #4 │ │ │ │ + rsbseq r6, sl, r8, lsl #8 │ │ │ │ + rsbseq fp, sl, sl, lsr #4 │ │ │ │ + rsbseq r6, sl, lr, ror #7 │ │ │ │ + rsbseq fp, sl, r0, lsl r2 │ │ │ │ + ldrsbteq r6, [sl], #-52 @ 0xffffffcc │ │ │ │ + ldrshteq fp, [sl], #-22 @ 0xffffffea │ │ │ │ + ldrhteq r6, [sl], #-58 @ 0xffffffc6 │ │ │ │ + ldrsbteq fp, [sl], #-28 @ 0xffffffe4 │ │ │ │ + rsbseq r6, sl, r0, lsr #7 │ │ │ │ + rsbseq fp, sl, r2, asr #3 │ │ │ │ mvnsmi lr, #737280 @ 0xb4000 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00c8f8cc │ │ │ │ addlt r6, r7, r3, lsl #19 │ │ │ │ bicmi pc, r4, #13828096 @ 0xd30000 │ │ │ │ @ instruction: 0xf0002c00 │ │ │ │ @@ -41500,45 +41500,45 @@ │ │ │ │ strtmi r4, [r9], -r3, lsr #16 │ │ │ │ andcc r4, ip, r8, ror r4 │ │ │ │ stc2l 7, cr15, [r2, #880]! @ 0x370 │ │ │ │ @ instruction: 0xf04f4821 │ │ │ │ ldrbtmi r3, [r8], #-511 @ 0xfffffe01 │ │ │ │ mrc2 7, 4, pc, cr12, cr12, {6} │ │ │ │ svclt 0x0000e764 │ │ │ │ - rsbseq r6, sl, r0, asr #5 │ │ │ │ - @ instruction: 0x007a6296 │ │ │ │ - ldrhteq fp, [sl], #-10 │ │ │ │ - rsbseq r6, sl, r0, lsl #2 │ │ │ │ - rsbseq r6, sl, lr, lsl #1 │ │ │ │ - ldrhteq sl, [sl], #-226 @ 0xffffff1e │ │ │ │ - rsbseq r6, sl, r8, asr #32 │ │ │ │ - rsbseq r6, sl, r4, lsr r0 │ │ │ │ - rsbseq sl, sl, r6, asr lr │ │ │ │ - rsbseq r6, sl, r4, lsl r0 │ │ │ │ - rsbseq sl, sl, r6, lsr lr │ │ │ │ - ldrshteq r5, [sl], #-248 @ 0xffffff08 │ │ │ │ - rsbseq sl, sl, sl, lsl lr │ │ │ │ - ldrsbteq r5, [sl], #-252 @ 0xffffff04 │ │ │ │ - ldrshteq sl, [sl], #-222 @ 0xffffff22 │ │ │ │ - rsbseq r5, sl, r0, asr #31 │ │ │ │ - rsbseq sl, sl, r2, ror #27 │ │ │ │ - rsbseq r5, sl, r4, lsr #31 │ │ │ │ - rsbseq sl, sl, r6, asr #27 │ │ │ │ - rsbseq r5, sl, r8, lsl #31 │ │ │ │ - rsbseq sl, sl, sl, lsr #27 │ │ │ │ - rsbseq r5, sl, ip, ror #30 │ │ │ │ - rsbseq sl, sl, lr, lsl #27 │ │ │ │ - rsbseq r5, sl, r0, asr pc │ │ │ │ - rsbseq sl, sl, r2, ror sp │ │ │ │ - rsbseq r5, sl, r4, lsr pc │ │ │ │ - rsbseq sl, sl, r6, asr sp │ │ │ │ - rsbseq r5, sl, sl, lsl pc │ │ │ │ - rsbseq sl, sl, ip, lsr sp │ │ │ │ - rsbseq r5, sl, r0, lsl #30 │ │ │ │ - rsbseq sl, sl, r2, lsr #26 │ │ │ │ + rsbseq r6, sl, r8, asr #5 │ │ │ │ + @ instruction: 0x007a629e │ │ │ │ + rsbseq fp, sl, r2, asr #1 │ │ │ │ + rsbseq r6, sl, r8, lsl #2 │ │ │ │ + @ instruction: 0x007a6096 │ │ │ │ + ldrhteq sl, [sl], #-234 @ 0xffffff16 │ │ │ │ + rsbseq r6, sl, r0, asr r0 │ │ │ │ + rsbseq r6, sl, ip, lsr r0 │ │ │ │ + rsbseq sl, sl, lr, asr lr │ │ │ │ + rsbseq r6, sl, ip, lsl r0 │ │ │ │ + rsbseq sl, sl, lr, lsr lr │ │ │ │ + rsbseq r6, sl, r0 │ │ │ │ + rsbseq sl, sl, r2, lsr #28 │ │ │ │ + rsbseq r5, sl, r4, ror #31 │ │ │ │ + rsbseq sl, sl, r6, lsl #28 │ │ │ │ + rsbseq r5, sl, r8, asr #31 │ │ │ │ + rsbseq sl, sl, sl, ror #27 │ │ │ │ + rsbseq r5, sl, ip, lsr #31 │ │ │ │ + rsbseq sl, sl, lr, asr #27 │ │ │ │ + @ instruction: 0x007a5f90 │ │ │ │ + ldrhteq sl, [sl], #-210 @ 0xffffff2e │ │ │ │ + rsbseq r5, sl, r4, ror pc │ │ │ │ + @ instruction: 0x007aad96 │ │ │ │ + rsbseq r5, sl, r8, asr pc │ │ │ │ + rsbseq sl, sl, sl, ror sp │ │ │ │ + rsbseq r5, sl, ip, lsr pc │ │ │ │ + rsbseq sl, sl, lr, asr sp │ │ │ │ + rsbseq r5, sl, r2, lsr #30 │ │ │ │ + rsbseq sl, sl, r4, asr #26 │ │ │ │ + rsbseq r5, sl, r8, lsl #30 │ │ │ │ + rsbseq sl, sl, sl, lsr #26 │ │ │ │ ldrbmi lr, [r0, sp, lsr #18]! │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00a8f8cc │ │ │ │ bmi feacc9c4 │ │ │ │ addlt r4, lr, sl, lsr #23 │ │ │ │ ldmpl r3, {r1, r3, r4, r5, r6, sl, lr}^ │ │ │ │ @@ -41708,28 +41708,28 @@ │ │ │ │ @ instruction: 0xf04f4813 │ │ │ │ ldrbtmi r3, [r8], #-511 @ 0xfffffe01 │ │ │ │ stc2 7, cr15, [r2, #-880] @ 0xfffffc90 │ │ │ │ @ instruction: 0xf7d6e7ee │ │ │ │ svclt 0x0000e98e │ │ │ │ umulleq r3, r6, ip, r8 │ │ │ │ @ instruction: 0x000011b8 │ │ │ │ - @ instruction: 0x007a5d94 │ │ │ │ + @ instruction: 0x007a5d9c │ │ │ │ ldrdeq r3, [r6], r4 │ │ │ │ - rsbseq r6, sl, r6, lsr #1 │ │ │ │ - rsbseq r5, sl, r8, lsl #27 │ │ │ │ - rsbseq r6, sl, r8, asr r0 │ │ │ │ - ldrsbteq r5, [sl], #-194 @ 0xffffff3e │ │ │ │ - ldrshteq sl, [sl], #-164 @ 0xffffff5c │ │ │ │ - ldrsbteq r5, [sl], #-196 @ 0xffffff3c │ │ │ │ - rsbseq r8, pc, r2, lsl #6 │ │ │ │ - @ instruction: 0x007dc994 │ │ │ │ - rsbseq r5, sl, ip, ror #23 │ │ │ │ - rsbseq sl, sl, lr, lsl #20 │ │ │ │ - rsbseq r5, sl, ip, asr #23 │ │ │ │ - rsbseq sl, sl, lr, ror #19 │ │ │ │ + rsbseq r6, sl, lr, lsr #1 │ │ │ │ + @ instruction: 0x007a5d90 │ │ │ │ + rsbseq r6, sl, r0, rrx │ │ │ │ + ldrsbteq r5, [sl], #-202 @ 0xffffff36 │ │ │ │ + ldrshteq sl, [sl], #-172 @ 0xffffff54 │ │ │ │ + ldrsbteq r5, [sl], #-204 @ 0xffffff34 │ │ │ │ + rsbseq r8, pc, sl, lsl #6 │ │ │ │ + @ instruction: 0x007dc99c │ │ │ │ + ldrshteq r5, [sl], #-180 @ 0xffffff4c │ │ │ │ + rsbseq sl, sl, r6, lsl sl │ │ │ │ + ldrsbteq r5, [sl], #-180 @ 0xffffff4c │ │ │ │ + ldrshteq sl, [sl], #-150 @ 0xffffff6a │ │ │ │ eorsle r2, sl, r0, lsl #16 │ │ │ │ mvnsmi lr, sp, lsr #18 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e8f8cc │ │ │ │ cmnlt ip, #68, 28 @ 0x440 │ │ │ │ cmplt ip, #4, 28 @ 0x40 │ │ │ │ @@ -41776,23 +41776,23 @@ │ │ │ │ @ instruction: 0x41b4f640 │ │ │ │ andcc r4, ip, r8, ror r4 │ │ │ │ blx feef9492 │ │ │ │ @ instruction: 0xf04f480b │ │ │ │ ldrbtmi r3, [r8], #-511 @ 0xfffffe01 │ │ │ │ ldc2l 7, cr15, [r4], #-880 @ 0xfffffc90 │ │ │ │ svclt 0x0000e7ee │ │ │ │ - ldrsbteq r5, [sl], #-228 @ 0xffffff1c │ │ │ │ - ldrshteq r8, [pc], #-30 │ │ │ │ - ldrshteq lr, [ip], #-142 @ 0xffffff72 │ │ │ │ - ldrhteq r1, [lr], #-78 @ 0xffffffb2 │ │ │ │ - rsbseq r5, sl, r0, asr sp │ │ │ │ - ldrsbteq r5, [sl], #-160 @ 0xffffff60 │ │ │ │ - ldrshteq sl, [sl], #-130 @ 0xffffff7e │ │ │ │ - ldrhteq r5, [sl], #-160 @ 0xffffff60 │ │ │ │ - ldrsbteq sl, [sl], #-130 @ 0xffffff7e │ │ │ │ + ldrsbteq r5, [sl], #-236 @ 0xffffff14 │ │ │ │ + rsbseq r8, pc, r6, lsl #4 │ │ │ │ + rsbseq lr, ip, r6, lsl #18 │ │ │ │ + rsbseq r1, lr, r6, asr #9 │ │ │ │ + rsbseq r5, sl, r8, asr sp │ │ │ │ + ldrsbteq r5, [sl], #-168 @ 0xffffff58 │ │ │ │ + ldrshteq sl, [sl], #-138 @ 0xffffff76 │ │ │ │ + ldrhteq r5, [sl], #-168 @ 0xffffff58 │ │ │ │ + ldrsbteq sl, [sl], #-138 @ 0xffffff76 │ │ │ │ ldrbmi lr, [r0, sp, lsr #18]! │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00c0f8cc │ │ │ │ ldrmi r4, [r6], -r5, lsl #12 │ │ │ │ bmi ff48cdac │ │ │ │ blmi ff48cde0 │ │ │ │ @@ -42002,47 +42002,47 @@ │ │ │ │ @ instruction: 0xf9faf7dc │ │ │ │ @ instruction: 0xf04f481e │ │ │ │ ldrbtmi r3, [r8], #-511 @ 0xfffffe01 │ │ │ │ blx fed7981c │ │ │ │ svclt 0x0000e72f │ │ │ │ addeq r3, r6, r0, lsr #9 │ │ │ │ @ instruction: 0x000011b8 │ │ │ │ - rsbseq r5, sl, r0, lsl sl │ │ │ │ - rsbseq sl, sl, r4, lsr r8 │ │ │ │ - rsbseq r5, sl, r0, ror #26 │ │ │ │ - ldrsbteq r5, [sl], #-148 @ 0xffffff6c │ │ │ │ - @ instruction: 0x007a5a98 │ │ │ │ + rsbseq r5, sl, r8, lsl sl │ │ │ │ + rsbseq sl, sl, ip, lsr r8 │ │ │ │ + rsbseq r5, sl, r8, ror #26 │ │ │ │ + ldrsbteq r5, [sl], #-156 @ 0xffffff64 │ │ │ │ + rsbseq r5, sl, r0, lsr #21 │ │ │ │ @ instruction: 0x008633b4 │ │ │ │ - rsbseq r5, sl, sl, asr #18 │ │ │ │ - rsbseq sl, sl, lr, ror #14 │ │ │ │ - rsbseq r5, sl, r6, lsl #18 │ │ │ │ - rsbseq sl, sl, sl, lsr #14 │ │ │ │ - rsbseq r5, sl, lr, asr #17 │ │ │ │ - ldrshteq sl, [sl], #-96 @ 0xffffffa0 │ │ │ │ - rsbseq r5, sl, lr, lsl #17 │ │ │ │ - ldrhteq sl, [sl], #-98 @ 0xffffff9e │ │ │ │ - rsbseq r5, sl, r4, ror #16 │ │ │ │ - rsbseq sl, sl, r8, lsl #13 │ │ │ │ - rsbseq r5, sl, r0, lsl r8 │ │ │ │ - rsbseq sl, sl, r4, lsr r6 │ │ │ │ - ldrhteq r5, [sl], #-116 @ 0xffffff8c │ │ │ │ - ldrsbteq sl, [sl], #-88 @ 0xffffffa8 │ │ │ │ - rsbseq r5, sl, r6, ror r7 │ │ │ │ - @ instruction: 0x007aa598 │ │ │ │ - rsbseq r5, sl, ip, asr #14 │ │ │ │ - rsbseq sl, sl, lr, ror #10 │ │ │ │ - rsbseq r5, sl, r0, lsr r7 │ │ │ │ - rsbseq sl, sl, r2, asr r5 │ │ │ │ + rsbseq r5, sl, r2, asr r9 │ │ │ │ + rsbseq sl, sl, r6, ror r7 │ │ │ │ + rsbseq r5, sl, lr, lsl #18 │ │ │ │ + rsbseq sl, sl, r2, lsr r7 │ │ │ │ + ldrsbteq r5, [sl], #-134 @ 0xffffff7a │ │ │ │ + ldrshteq sl, [sl], #-104 @ 0xffffff98 │ │ │ │ + @ instruction: 0x007a5896 │ │ │ │ + ldrhteq sl, [sl], #-106 @ 0xffffff96 │ │ │ │ + rsbseq r5, sl, ip, ror #16 │ │ │ │ + @ instruction: 0x007aa690 │ │ │ │ + rsbseq r5, sl, r8, lsl r8 │ │ │ │ + rsbseq sl, sl, ip, lsr r6 │ │ │ │ + ldrhteq r5, [sl], #-124 @ 0xffffff84 │ │ │ │ + rsbseq sl, sl, r0, ror #11 │ │ │ │ + rsbseq r5, sl, lr, ror r7 │ │ │ │ + rsbseq sl, sl, r0, lsr #11 │ │ │ │ + rsbseq r5, sl, r4, asr r7 │ │ │ │ + rsbseq sl, sl, r6, ror r5 │ │ │ │ + rsbseq r5, sl, r8, lsr r7 │ │ │ │ + rsbseq sl, sl, sl, asr r5 │ │ │ │ cdpvs 1, 4, cr11, cr2, cr8, {2} │ │ │ │ mcrvs 1, 0, fp, cr2, cr10, {1} │ │ │ │ cdpvs 1, 8, cr11, cr3, cr10, {1} │ │ │ │ bmi e7d9c │ │ │ │ @ instruction: 0xf7f9447a │ │ │ │ ldrbmi fp, [r0, -r9, asr #28]! │ │ │ │ - rsbseq r5, sl, r0, lsr sl │ │ │ │ + rsbseq r5, sl, r8, lsr sl │ │ │ │ mcrvs 1, 2, fp, cr1, cr8, {1} │ │ │ │ cdpvs 1, 0, cr11, cr1, cr9, {1} │ │ │ │ mcrvs 1, 4, fp, cr1, cr9, {0} │ │ │ │ stmib r0, {r0, r3, r8, ip, sp, pc}^ │ │ │ │ andcs r2, r1, r6, lsl r3 │ │ │ │ svclt 0x00004770 │ │ │ │ cdpvs 1, 4, cr11, cr3, cr0, {2} │ │ │ │ @@ -42224,26 +42224,26 @@ │ │ │ │ mvnscc pc, pc, asr #32 │ │ │ │ @ instruction: 0xf7dc4478 │ │ │ │ @ instruction: 0xf04ff8fb │ │ │ │ @ instruction: 0xe72a33ff │ │ │ │ stc 7, cr15, [r4, #852] @ 0x354 │ │ │ │ addeq r3, r6, r0, lsl #1 │ │ │ │ @ instruction: 0x000011b8 │ │ │ │ - ldrsbteq r5, [sl], #-90 @ 0xffffffa6 │ │ │ │ - ldrshteq sl, [sl], #-62 @ 0xffffffc2 │ │ │ │ - rsbseq r5, sl, r0, ror #18 │ │ │ │ - rsbseq r5, sl, sl, asr #12 │ │ │ │ - rsbseq r5, sl, r4, asr #18 │ │ │ │ + rsbseq r5, sl, r2, ror #11 │ │ │ │ + rsbseq sl, sl, r6, lsl #8 │ │ │ │ + rsbseq r5, sl, r8, ror #18 │ │ │ │ + rsbseq r5, sl, r2, asr r6 │ │ │ │ + rsbseq r5, sl, ip, asr #18 │ │ │ │ umulleq r2, r6, r2, pc @ │ │ │ │ - rsbseq r5, sl, r0, lsr #8 │ │ │ │ - rsbseq sl, sl, r4, asr #4 │ │ │ │ - rsbseq r5, sl, r2, lsl #8 │ │ │ │ - rsbseq sl, sl, r6, lsr #4 │ │ │ │ - ldrhteq r5, [sl], #-62 @ 0xffffffc2 │ │ │ │ - rsbseq sl, sl, r0, ror #3 │ │ │ │ + rsbseq r5, sl, r8, lsr #8 │ │ │ │ + rsbseq sl, sl, ip, asr #4 │ │ │ │ + rsbseq r5, sl, sl, lsl #8 │ │ │ │ + rsbseq sl, sl, lr, lsr #4 │ │ │ │ + rsbseq r5, sl, r6, asr #7 │ │ │ │ + rsbseq sl, sl, r8, ror #3 │ │ │ │ ldmdami r0!, {r0, r2, r3, r5, r8, fp, sp, lr, pc}^ │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d0f8cc │ │ │ │ strmi fp, [r6], -r7, lsl #1 │ │ │ │ ldrmi r4, [r5], -ip, lsl #12 │ │ │ │ @ instruction: 0xf0d3469b │ │ │ │ @@ -42328,19 +42328,19 @@ │ │ │ │ @ instruction: 0xf04f5185 │ │ │ │ ldrbtmi r3, [r8], #-1279 @ 0xfffffb01 │ │ │ │ @ instruction: 0xf7db300c │ │ │ │ stmdami r7, {r0, r3, r5, r6, r8, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ mvnscc pc, pc, asr #32 │ │ │ │ @ instruction: 0xf7dc4478 │ │ │ │ str pc, [pc, r3, lsr #16] │ │ │ │ - ldrshteq r5, [sl], #-100 @ 0xffffff9c │ │ │ │ - rsbseq r5, sl, r4, ror #13 │ │ │ │ - rsbseq r5, sl, r4, ror #13 │ │ │ │ - rsbseq r5, sl, lr, lsl #4 │ │ │ │ - rsbseq sl, sl, r0, lsr r0 │ │ │ │ + ldrshteq r5, [sl], #-108 @ 0xffffff94 │ │ │ │ + rsbseq r5, sl, ip, ror #13 │ │ │ │ + rsbseq r5, sl, ip, ror #13 │ │ │ │ + rsbseq r5, sl, r6, lsl r2 │ │ │ │ + rsbseq sl, sl, r8, lsr r0 │ │ │ │ ldrbmi lr, [r0, sp, lsr #18]! │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00b0f8cc │ │ │ │ addlt r4, ip, fp, asr #21 │ │ │ │ strcs r4, [r0], #-3019 @ 0xfffff435 │ │ │ │ @ instruction: 0x4606447a │ │ │ │ @@ -42544,33 +42544,33 @@ │ │ │ │ @ instruction: 0xf04f4818 │ │ │ │ ldrbtmi r3, [r8], #-511 @ 0xfffffe01 │ │ │ │ mrc2 7, 3, pc, cr10, cr11, {6} │ │ │ │ svclt 0x0000e7d0 │ │ │ │ addeq r2, r6, r4, lsl ip │ │ │ │ @ instruction: 0x000011b8 │ │ │ │ strdeq r2, [r6], r4 │ │ │ │ - rsbseq r5, sl, r8, asr r5 │ │ │ │ - rsbseq r5, sl, ip, lsr r1 │ │ │ │ - rsbseq r5, sl, sl, asr #10 │ │ │ │ - ldrshteq r5, [sl], #-14 │ │ │ │ - rsbseq r9, sl, r2, lsr #30 │ │ │ │ - rsbseq r5, sl, r0, ror #1 │ │ │ │ - rsbseq r9, sl, r4, lsl #30 │ │ │ │ - @ instruction: 0x007a5092 │ │ │ │ - ldrsbteq r4, [sl], #-250 @ 0xffffff06 │ │ │ │ - rsbseq r4, sl, r6, ror #31 │ │ │ │ - rsbseq r9, sl, sl, lsl #28 │ │ │ │ - rsbseq r4, sl, r8, lsl pc │ │ │ │ - rsbseq r9, sl, sl, lsr sp │ │ │ │ - ldrshteq r4, [sl], #-228 @ 0xffffff1c │ │ │ │ - rsbseq r9, sl, r6, lsl sp │ │ │ │ - ldrsbteq r4, [sl], #-232 @ 0xffffff18 │ │ │ │ - ldrshteq r9, [sl], #-202 @ 0xffffff36 │ │ │ │ - ldrhteq r4, [sl], #-236 @ 0xffffff14 │ │ │ │ - ldrsbteq r9, [sl], #-206 @ 0xffffff32 │ │ │ │ + rsbseq r5, sl, r0, ror #10 │ │ │ │ + rsbseq r5, sl, r4, asr #2 │ │ │ │ + rsbseq r5, sl, r2, asr r5 │ │ │ │ + rsbseq r5, sl, r6, lsl #2 │ │ │ │ + rsbseq r9, sl, sl, lsr #30 │ │ │ │ + rsbseq r5, sl, r8, ror #1 │ │ │ │ + rsbseq r9, sl, ip, lsl #30 │ │ │ │ + @ instruction: 0x007a509a │ │ │ │ + rsbseq r4, sl, r2, ror #31 │ │ │ │ + rsbseq r4, sl, lr, ror #31 │ │ │ │ + rsbseq r9, sl, r2, lsl lr │ │ │ │ + rsbseq r4, sl, r0, lsr #30 │ │ │ │ + rsbseq r9, sl, r2, asr #26 │ │ │ │ + ldrshteq r4, [sl], #-236 @ 0xffffff14 │ │ │ │ + rsbseq r9, sl, lr, lsl sp │ │ │ │ + rsbseq r4, sl, r0, ror #29 │ │ │ │ + rsbseq r9, sl, r2, lsl #26 │ │ │ │ + rsbseq r4, sl, r4, asr #29 │ │ │ │ + rsbseq r9, sl, r6, ror #25 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00a0f8cc │ │ │ │ strcs pc, [r0, #-2271]! @ 0xfffff721 │ │ │ │ @ instruction: 0xf8dfb08f │ │ │ │ strmi r3, [r6], -r0, lsr #10 │ │ │ │ @@ -42899,41 +42899,41 @@ │ │ │ │ ldrbtmi r3, [r8], #-511 @ 0xfffffe01 │ │ │ │ blx fedfa616 │ │ │ │ @ instruction: 0xf7d5e7ee │ │ │ │ svclt 0x0000e842 │ │ │ │ addeq r2, r6, r8, ror r8 │ │ │ │ @ instruction: 0x000011b8 │ │ │ │ addeq r2, r6, lr, asr #16 │ │ │ │ - rsbseq r4, sl, r0, lsr lr │ │ │ │ - rsbseq r7, sl, r4, lsl r8 │ │ │ │ - rsbseq r4, sl, r0, asr #25 │ │ │ │ - rsbseq r4, sl, r8, asr lr │ │ │ │ - rsbseq r4, sl, sl, lsl #27 │ │ │ │ - rsbseq r4, sl, r2, ror #24 │ │ │ │ - rsbseq r9, sl, r6, lsl #21 │ │ │ │ - rsbseq r4, sl, r8, asr #24 │ │ │ │ - rsbseq r9, sl, ip, ror #20 │ │ │ │ - ldrsbteq r4, [sl], #-184 @ 0xffffff48 │ │ │ │ - ldrshteq r9, [sl], #-156 @ 0xffffff64 │ │ │ │ - rsbseq r4, sl, r8, lsr #25 │ │ │ │ - rsbseq r4, sl, lr, lsl #25 │ │ │ │ - rsbseq r4, sl, sl, lsr #26 │ │ │ │ - ldrhteq r4, [sl], #-168 @ 0xffffff58 │ │ │ │ - ldrsbteq r9, [sl], #-140 @ 0xffffff74 │ │ │ │ - @ instruction: 0x007a4b92 │ │ │ │ - ldrhteq r4, [sl], #-146 @ 0xffffff6e │ │ │ │ - ldrhteq r4, [sl], #-180 @ 0xffffff4c │ │ │ │ - @ instruction: 0x007a4996 │ │ │ │ - rsbseq r4, sl, lr, ror #21 │ │ │ │ - rsbseq r4, sl, lr, ror #18 │ │ │ │ - @ instruction: 0x007a9792 │ │ │ │ - rsbseq r4, sl, r4, asr r9 │ │ │ │ - rsbseq r9, sl, r6, ror r7 │ │ │ │ - rsbseq r4, sl, r4, lsr r9 │ │ │ │ - rsbseq r9, sl, r6, asr r7 │ │ │ │ + rsbseq r4, sl, r8, lsr lr │ │ │ │ + rsbseq r7, sl, ip, lsl r8 │ │ │ │ + rsbseq r4, sl, r8, asr #25 │ │ │ │ + rsbseq r4, sl, r0, ror #28 │ │ │ │ + @ instruction: 0x007a4d92 │ │ │ │ + rsbseq r4, sl, sl, ror #24 │ │ │ │ + rsbseq r9, sl, lr, lsl #21 │ │ │ │ + rsbseq r4, sl, r0, asr ip │ │ │ │ + rsbseq r9, sl, r4, ror sl │ │ │ │ + rsbseq r4, sl, r0, ror #23 │ │ │ │ + rsbseq r9, sl, r4, lsl #20 │ │ │ │ + ldrhteq r4, [sl], #-192 @ 0xffffff40 │ │ │ │ + @ instruction: 0x007a4c96 │ │ │ │ + rsbseq r4, sl, r2, lsr sp │ │ │ │ + rsbseq r4, sl, r0, asr #21 │ │ │ │ + rsbseq r9, sl, r4, ror #17 │ │ │ │ + @ instruction: 0x007a4b9a │ │ │ │ + ldrhteq r4, [sl], #-154 @ 0xffffff66 │ │ │ │ + ldrhteq r4, [sl], #-188 @ 0xffffff44 │ │ │ │ + @ instruction: 0x007a499e │ │ │ │ + ldrshteq r4, [sl], #-166 @ 0xffffff5a │ │ │ │ + rsbseq r4, sl, r6, ror r9 │ │ │ │ + @ instruction: 0x007a979a │ │ │ │ + rsbseq r4, sl, ip, asr r9 │ │ │ │ + rsbseq r9, sl, lr, ror r7 │ │ │ │ + rsbseq r4, sl, ip, lsr r9 │ │ │ │ + rsbseq r9, sl, lr, asr r7 │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r8 │ │ │ │ bl feb93930 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldrmi r0, [sp], -r8, ror #31 │ │ │ │ ldrdeq pc, [r8], r0 │ │ │ │ @ instruction: 0x461f4616 │ │ │ │ vhadd.s8 , q6, q7 │ │ │ │ @@ -42978,15 +42978,15 @@ │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ mrsle r0, LR_svc │ │ │ │ andlt r2, r5, r1 │ │ │ │ @ instruction: 0xf7d4bd30 │ │ │ │ svclt 0x0000efa2 │ │ │ │ addeq r2, r6, r6, ror r2 │ │ │ │ @ instruction: 0x000011b8 │ │ │ │ - rsbseq r4, sl, lr, asr #24 │ │ │ │ + rsbseq r4, sl, r6, asr ip │ │ │ │ addeq r2, r6, ip, lsr r2 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ bl feb93a08 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strdlt r0, [r3], r0 @ │ │ │ │ vrsubhn.i64 d20, , q4 │ │ │ │ stmiavs r2, {r0, r1, r6, r7, r9, fp, ip, sp, lr, pc}^ │ │ │ │ @@ -42997,15 +42997,15 @@ │ │ │ │ andcs lr, r2, #3194880 @ 0x30c000 │ │ │ │ andlt r2, r3, r1 │ │ │ │ stmdbmi r4, {r8, sl, fp, ip, sp, pc} │ │ │ │ adcscs pc, r9, #64, 4 │ │ │ │ ldrbtmi r9, [r9], #-1 │ │ │ │ @ instruction: 0xf95cf7d7 │ │ │ │ strb r9, [lr, r1, lsl #22]! │ │ │ │ - ldrsbteq r4, [sl], #-178 @ 0xffffff4e │ │ │ │ + ldrsbteq r4, [sl], #-186 @ 0xffffff46 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ blhi 177d08 │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ cdpeq 8, 13, cr15, cr0, cr12, {6} │ │ │ │ @ instruction: 0x4692b0bf │ │ │ │ ldrbcs pc, [r8, #-2271] @ 0xfffff721 @ │ │ │ │ @@ -43236,15 +43236,15 @@ │ │ │ │ stccc 8, cr15, [r4, #-328] @ 0xfffffeb8 │ │ │ │ blvc f80dc │ │ │ │ ldrdcc pc, [ip, -r3]! │ │ │ │ blvc ff1f86c4 │ │ │ │ vqrdmulh.s d15, d3, d8 │ │ │ │ blx 4787c0 │ │ │ │ orrsvs lr, r3, #323584 @ 0x4f000 │ │ │ │ - bleq 879310 │ │ │ │ + bleq 879310 │ │ │ │ streq pc, [r0, #-419]! @ 0xfffffe5d │ │ │ │ vpmax.u8 d15, d3, d17 │ │ │ │ blx 33b416 >::_M_default_append(unsigned int)@@Base+0xb8852> │ │ │ │ @ instruction: 0xf505fa21 │ │ │ │ bleq 1b7544 │ │ │ │ ldmdavs sp!, {r1, r3, r4, r6, r7, sl, ip, lr, pc} │ │ │ │ b 118e278 │ │ │ │ @@ -43346,42 +43346,42 @@ │ │ │ │ @ instruction: 0xf8cdb08c │ │ │ │ @ instruction: 0xf8cd909c │ │ │ │ @ instruction: 0xf8cd8090 │ │ │ │ umaal sl, fp, r8, r0 │ │ │ │ ... │ │ │ │ addeq r2, r6, r6, lsr #3 │ │ │ │ @ instruction: 0x000011b8 │ │ │ │ - rsbseq r4, sl, r6, ror fp │ │ │ │ - rsbseq r4, sl, lr, lsl fp │ │ │ │ - ldrsbteq r9, [sl], #-76 @ 0xffffffb4 │ │ │ │ - ldrsbteq r4, [sl], #-172 @ 0xffffff54 │ │ │ │ - rsbseq r4, sl, r4, asr #21 │ │ │ │ - rsbseq r9, sl, r2, lsl #9 │ │ │ │ - rsbseq r4, sl, r8, lsr #21 │ │ │ │ - rsbseq r9, sl, r6, ror #8 │ │ │ │ + rsbseq r4, sl, lr, ror fp │ │ │ │ + rsbseq r4, sl, r6, lsr #22 │ │ │ │ + rsbseq r9, sl, r4, ror #9 │ │ │ │ + rsbseq r4, sl, r4, ror #21 │ │ │ │ + rsbseq r4, sl, ip, asr #21 │ │ │ │ + rsbseq r9, sl, sl, lsl #9 │ │ │ │ + ldrhteq r4, [sl], #-160 @ 0xffffff60 │ │ │ │ + rsbseq r9, sl, lr, ror #8 │ │ │ │ addeq r2, r6, r0, ror r0 │ │ │ │ - rsbseq r4, sl, r4, ror r9 │ │ │ │ - rsbseq r4, sl, r8, lsr #15 │ │ │ │ - rsbseq r9, sl, r8, ror #2 │ │ │ │ - @ instruction: 0x007a4790 │ │ │ │ - rsbseq r9, sl, r0, asr r1 │ │ │ │ - rsbseq r4, sl, r6, ror r7 │ │ │ │ - rsbseq r9, sl, r6, lsr r1 │ │ │ │ - rsbseq r4, sl, ip, lsr r7 │ │ │ │ - ldrshteq r9, [sl], #-12 │ │ │ │ - rsbseq r4, sl, lr, lsl r7 │ │ │ │ - ldrsbteq r9, [sl], #-12 │ │ │ │ - rsbseq r4, sl, r4, lsl #14 │ │ │ │ - rsbseq r9, sl, r2, asr #1 │ │ │ │ - rsbseq r4, sl, r6, ror #13 │ │ │ │ - rsbseq r9, sl, r4, lsr #1 │ │ │ │ - rsbseq r4, sl, ip, asr #13 │ │ │ │ - rsbseq r9, sl, sl, lsl #1 │ │ │ │ - rsbseq r4, sl, ip, lsl #13 │ │ │ │ - rsbseq r4, sl, r2, lsl #13 │ │ │ │ + rsbseq r4, sl, ip, ror r9 │ │ │ │ + ldrhteq r4, [sl], #-112 @ 0xffffff90 │ │ │ │ + rsbseq r9, sl, r0, ror r1 │ │ │ │ + @ instruction: 0x007a4798 │ │ │ │ + rsbseq r9, sl, r8, asr r1 │ │ │ │ + rsbseq r4, sl, lr, ror r7 │ │ │ │ + rsbseq r9, sl, lr, lsr r1 │ │ │ │ + rsbseq r4, sl, r4, asr #14 │ │ │ │ + rsbseq r9, sl, r4, lsl #2 │ │ │ │ + rsbseq r4, sl, r6, lsr #14 │ │ │ │ + rsbseq r9, sl, r4, ror #1 │ │ │ │ + rsbseq r4, sl, ip, lsl #14 │ │ │ │ + rsbseq r9, sl, sl, asr #1 │ │ │ │ + rsbseq r4, sl, lr, ror #13 │ │ │ │ + rsbseq r9, sl, ip, lsr #1 │ │ │ │ + ldrsbteq r4, [sl], #-100 @ 0xffffff9c │ │ │ │ + @ instruction: 0x007a9092 │ │ │ │ + @ instruction: 0x007a4694 │ │ │ │ + rsbseq r4, sl, sl, lsl #13 │ │ │ │ blls 6e36c4 │ │ │ │ @ instruction: 0xf000429a │ │ │ │ svcls 0x003685db │ │ │ │ tstls sl, #67108864 @ 0x4000000 │ │ │ │ eorcs pc, r3, r7, asr r8 @ │ │ │ │ bvs 1723a60 │ │ │ │ addsmi r3, sl, #67108864 @ 0x4000000 │ │ │ │ @@ -43529,16 +43529,16 @@ │ │ │ │ adcmi r6, r3, #634880 @ 0x9b000 │ │ │ │ stmdbls fp, {r2, r7, r8, r9, fp, ip, lr, pc} │ │ │ │ @ instruction: 0xf7d49808 │ │ │ │ strmi lr, [r8], r4, asr #20 │ │ │ │ @ instruction: 0xf47f4549 │ │ │ │ @ instruction: 0xe77baf30 │ │ │ │ ... │ │ │ │ - ldrsbteq r4, [sl], #-60 @ 0xffffffc4 │ │ │ │ - @ instruction: 0x007a8d9c │ │ │ │ + rsbseq r4, sl, r4, ror #7 │ │ │ │ + rsbseq r8, sl, r4, lsr #27 │ │ │ │ vmax.f32 d25, d0, d6 │ │ │ │ @ instruction: 0x4638161d │ │ │ │ @ instruction: 0xf17cf0e8 │ │ │ │ ldrtmi r4, [r8], -r5, lsl #12 │ │ │ │ pli [lr, #-241] @ 0xffffff0f │ │ │ │ strtmi r4, [r8], -r1, lsl #12 │ │ │ │ andcs r9, r4, #1984 @ 0x7c0 │ │ │ │ @@ -44116,15 +44116,15 @@ │ │ │ │ blx bfb920 │ │ │ │ stmiblt r0, {r0, r1, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc}^ │ │ │ │ strtmi r4, [r1], -r6, lsr #17 │ │ │ │ andcc r4, ip, r8, ror r4 │ │ │ │ @ instruction: 0xf966f7da │ │ │ │ @ instruction: 0xf04f48a4 │ │ │ │ ldrbtmi r3, [r8], #-511 @ 0xfffffe01 │ │ │ │ - blx 87b93c │ │ │ │ + blx 87b93c │ │ │ │ ldmiblt r2!, {r0, r1, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc} │ │ │ │ strtmi r4, [r1], -r1, lsr #17 │ │ │ │ andcc r4, ip, r8, ror r4 │ │ │ │ @ instruction: 0xf958f7da │ │ │ │ @ instruction: 0xf04f489f │ │ │ │ ldrbtmi r3, [r8], #-511 @ 0xfffffe01 │ │ │ │ blx 4fb958 │ │ │ │ @@ -44253,77 +44253,77 @@ │ │ │ │ vadd.i8 q10, q0, │ │ │ │ ldrbtmi r1, [r8], #-459 @ 0xfffffe35 │ │ │ │ @ instruction: 0xf7da300c │ │ │ │ stmdami r1, {r0, r1, r2, r4, r6, fp, ip, sp, lr, pc}^ │ │ │ │ ldrbtmi r4, [r8], #-1569 @ 0xfffff9df │ │ │ │ @ instruction: 0xf912f7da │ │ │ │ mcrlt 7, 6, pc, cr4, cr14, {7} @ │ │ │ │ - rsbseq r4, sl, sl, lsl #1 │ │ │ │ - rsbseq r3, sl, lr, asr pc │ │ │ │ - ldrhteq r3, [sl], #-232 @ 0xffffff18 │ │ │ │ - rsbseq r3, sl, lr, ror lr │ │ │ │ - ldrshteq r3, [sl], #-212 @ 0xffffff2c │ │ │ │ - rsbseq r3, sl, sl, ror #27 │ │ │ │ - rsbseq r8, sl, r8, lsr #15 │ │ │ │ - rsbseq r3, sl, r6, lsl #27 │ │ │ │ - rsbseq r3, sl, r6, lsl #25 │ │ │ │ - rsbseq r3, sl, lr, asr #24 │ │ │ │ - rsbseq r8, sl, sl, lsl #12 │ │ │ │ - rsbseq r3, sl, lr, lsr #24 │ │ │ │ - rsbseq r8, sl, sl, ror #11 │ │ │ │ - rsbseq r3, sl, lr, lsl #24 │ │ │ │ - rsbseq r8, sl, sl, asr #11 │ │ │ │ - ldrshteq r3, [sl], #-176 @ 0xffffff50 │ │ │ │ - rsbseq r8, sl, lr, lsr #11 │ │ │ │ - rsbseq r3, sl, r8, lsr #23 │ │ │ │ - rsbseq r3, sl, r8, asr fp │ │ │ │ - rsbseq r3, sl, r0, asr #21 │ │ │ │ - rsbseq r8, sl, lr, ror r4 │ │ │ │ - rsbseq r3, sl, r4, lsr #21 │ │ │ │ - rsbseq r8, sl, r2, ror #8 │ │ │ │ - rsbseq r3, sl, r8, lsl #21 │ │ │ │ - rsbseq r8, sl, r6, asr #8 │ │ │ │ - rsbseq r3, sl, ip, ror #20 │ │ │ │ - rsbseq r8, sl, sl, lsr #8 │ │ │ │ - rsbseq r3, sl, r0, asr sl │ │ │ │ - rsbseq r8, sl, lr, lsl #8 │ │ │ │ - rsbseq r3, sl, sl, lsl sl │ │ │ │ - ldrsbteq r8, [sl], #-56 @ 0xffffffc8 │ │ │ │ - ldrshteq r3, [sl], #-154 @ 0xffffff66 │ │ │ │ - ldrhteq r8, [sl], #-56 @ 0xffffffc8 │ │ │ │ - ldrsbteq r3, [sl], #-154 @ 0xffffff66 │ │ │ │ - @ instruction: 0x007a839a │ │ │ │ - rsbseq r3, sl, r0, asr #19 │ │ │ │ - rsbseq r8, sl, lr, ror r3 │ │ │ │ - rsbseq r3, sl, r4, lsr #19 │ │ │ │ - rsbseq r8, sl, r2, ror #6 │ │ │ │ - rsbseq r3, sl, r4, lsl #19 │ │ │ │ - rsbseq r8, sl, r4, asr #6 │ │ │ │ - rsbseq r3, sl, sl, ror #18 │ │ │ │ - rsbseq r8, sl, r8, lsr #6 │ │ │ │ - rsbseq r3, sl, lr, asr #18 │ │ │ │ - rsbseq r8, sl, ip, lsl #6 │ │ │ │ - rsbseq r3, sl, r2, lsr r9 │ │ │ │ - ldrshteq r8, [sl], #-32 @ 0xffffffe0 │ │ │ │ - rsbseq r3, sl, r6, lsl r9 │ │ │ │ - ldrsbteq r8, [sl], #-36 @ 0xffffffdc │ │ │ │ - ldrshteq r3, [sl], #-138 @ 0xffffff76 │ │ │ │ - ldrhteq r8, [sl], #-40 @ 0xffffffd8 │ │ │ │ - ldrsbteq r3, [sl], #-142 @ 0xffffff72 │ │ │ │ - @ instruction: 0x007a829c │ │ │ │ - rsbseq r3, sl, r2, asr #17 │ │ │ │ - rsbseq r8, sl, r0, lsl #5 │ │ │ │ - rsbseq r3, sl, r6, lsr #17 │ │ │ │ - rsbseq r8, sl, r4, ror #4 │ │ │ │ - rsbseq r3, sl, sl, lsl #17 │ │ │ │ - rsbseq r8, sl, r8, asr #4 │ │ │ │ - rsbseq r3, sl, lr, ror #16 │ │ │ │ - rsbseq r8, sl, ip, lsr #4 │ │ │ │ - rsbseq r3, sl, lr, asr #16 │ │ │ │ - rsbseq r8, sl, lr, lsl #4 │ │ │ │ + @ instruction: 0x007a4092 │ │ │ │ + rsbseq r3, sl, r6, ror #30 │ │ │ │ + rsbseq r3, sl, r0, asr #29 │ │ │ │ + rsbseq r3, sl, r6, lsl #29 │ │ │ │ + ldrshteq r3, [sl], #-220 @ 0xffffff24 │ │ │ │ + ldrshteq r3, [sl], #-210 @ 0xffffff2e │ │ │ │ + ldrhteq r8, [sl], #-112 @ 0xffffff90 │ │ │ │ + rsbseq r3, sl, lr, lsl #27 │ │ │ │ + rsbseq r3, sl, lr, lsl #25 │ │ │ │ + rsbseq r3, sl, r6, asr ip │ │ │ │ + rsbseq r8, sl, r2, lsl r6 │ │ │ │ + rsbseq r3, sl, r6, lsr ip │ │ │ │ + ldrshteq r8, [sl], #-82 @ 0xffffffae │ │ │ │ + rsbseq r3, sl, r6, lsl ip │ │ │ │ + ldrsbteq r8, [sl], #-82 @ 0xffffffae │ │ │ │ + ldrshteq r3, [sl], #-184 @ 0xffffff48 │ │ │ │ + ldrhteq r8, [sl], #-86 @ 0xffffffaa │ │ │ │ + ldrhteq r3, [sl], #-176 @ 0xffffff50 │ │ │ │ + rsbseq r3, sl, r0, ror #22 │ │ │ │ + rsbseq r3, sl, r8, asr #21 │ │ │ │ + rsbseq r8, sl, r6, lsl #9 │ │ │ │ + rsbseq r3, sl, ip, lsr #21 │ │ │ │ + rsbseq r8, sl, sl, ror #8 │ │ │ │ + @ instruction: 0x007a3a90 │ │ │ │ + rsbseq r8, sl, lr, asr #8 │ │ │ │ + rsbseq r3, sl, r4, ror sl │ │ │ │ + rsbseq r8, sl, r2, lsr r4 │ │ │ │ + rsbseq r3, sl, r8, asr sl │ │ │ │ + rsbseq r8, sl, r6, lsl r4 │ │ │ │ + rsbseq r3, sl, r2, lsr #20 │ │ │ │ + rsbseq r8, sl, r0, ror #7 │ │ │ │ + rsbseq r3, sl, r2, lsl #20 │ │ │ │ + rsbseq r8, sl, r0, asr #7 │ │ │ │ + rsbseq r3, sl, r2, ror #19 │ │ │ │ + rsbseq r8, sl, r2, lsr #7 │ │ │ │ + rsbseq r3, sl, r8, asr #19 │ │ │ │ + rsbseq r8, sl, r6, lsl #7 │ │ │ │ + rsbseq r3, sl, ip, lsr #19 │ │ │ │ + rsbseq r8, sl, sl, ror #6 │ │ │ │ + rsbseq r3, sl, ip, lsl #19 │ │ │ │ + rsbseq r8, sl, ip, asr #6 │ │ │ │ + rsbseq r3, sl, r2, ror r9 │ │ │ │ + rsbseq r8, sl, r0, lsr r3 │ │ │ │ + rsbseq r3, sl, r6, asr r9 │ │ │ │ + rsbseq r8, sl, r4, lsl r3 │ │ │ │ + rsbseq r3, sl, sl, lsr r9 │ │ │ │ + ldrshteq r8, [sl], #-40 @ 0xffffffd8 │ │ │ │ + rsbseq r3, sl, lr, lsl r9 │ │ │ │ + ldrsbteq r8, [sl], #-44 @ 0xffffffd4 │ │ │ │ + rsbseq r3, sl, r2, lsl #18 │ │ │ │ + rsbseq r8, sl, r0, asr #5 │ │ │ │ + rsbseq r3, sl, r6, ror #17 │ │ │ │ + rsbseq r8, sl, r4, lsr #5 │ │ │ │ + rsbseq r3, sl, sl, asr #17 │ │ │ │ + rsbseq r8, sl, r8, lsl #5 │ │ │ │ + rsbseq r3, sl, lr, lsr #17 │ │ │ │ + rsbseq r8, sl, ip, ror #4 │ │ │ │ + @ instruction: 0x007a3892 │ │ │ │ + rsbseq r8, sl, r0, asr r2 │ │ │ │ + rsbseq r3, sl, r6, ror r8 │ │ │ │ + rsbseq r8, sl, r4, lsr r2 │ │ │ │ + rsbseq r3, sl, r6, asr r8 │ │ │ │ + rsbseq r8, sl, r6, lsl r2 │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl feb94ef8 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ bmi 1c01c20 │ │ │ │ blmi 1c29f28 │ │ │ │ ldrbtmi r4, [sl], #-1542 @ 0xfffff9fa │ │ │ │ ldmdavs fp, {r0, r1, r4, r6, r7, fp, ip, lr} │ │ │ │ @@ -44433,40 +44433,40 @@ │ │ │ │ ldmdami pc, {r0, r2, r4, r5, r6, r7, r9, sl, fp, ip, sp, lr, pc} @ │ │ │ │ mvnscc pc, pc, asr #32 │ │ │ │ @ instruction: 0xf7d94478 │ │ │ │ strb pc, [r4, -pc, lsr #31]! @ │ │ │ │ ldc 7, cr15, [sl], #-844 @ 0xfffffcb4 │ │ │ │ addeq r0, r6, sl, lsl #26 │ │ │ │ @ instruction: 0x000011b8 │ │ │ │ - rsbseq r3, sl, lr, ror #13 │ │ │ │ + ldrshteq r3, [sl], #-102 @ 0xffffff9a │ │ │ │ @ instruction: 0xffffeb13 │ │ │ │ - rsbseq r3, sl, r4, lsl #14 │ │ │ │ - rsbseq r3, sl, r8, lsr r7 │ │ │ │ + rsbseq r3, sl, ip, lsl #14 │ │ │ │ + rsbseq r3, sl, r0, asr #14 │ │ │ │ andeq r0, r0, fp, asr #3 │ │ │ │ - ldrhteq r3, [sl], #-108 @ 0xffffff94 │ │ │ │ - rsbseq r8, sl, ip, ror r0 │ │ │ │ + rsbseq r3, sl, r4, asr #13 │ │ │ │ + rsbseq r8, sl, r4, lsl #1 │ │ │ │ addeq r0, r6, sl, lsl #25 │ │ │ │ - rsbseq r3, sl, r8, lsl #13 │ │ │ │ - rsbseq r8, sl, r8, asr #32 │ │ │ │ + @ instruction: 0x007a3690 │ │ │ │ + rsbseq r8, sl, r0, asr r0 │ │ │ │ @ instruction: 0xffffea3f │ │ │ │ @ instruction: 0xffffe9b1 │ │ │ │ - rsbseq r3, sl, sl, asr #12 │ │ │ │ - rsbseq r8, sl, sl │ │ │ │ - rsbseq r3, sl, r0, lsr r6 │ │ │ │ - ldrshteq r7, [sl], #-240 @ 0xffffff10 │ │ │ │ - rsbseq r3, sl, r4, ror r6 │ │ │ │ - @ instruction: 0x007a3698 │ │ │ │ - ldrhteq r3, [sl], #-96 @ 0xffffffa0 │ │ │ │ - rsbseq r3, sl, r6, lsl #13 │ │ │ │ - rsbseq r3, sl, r2, asr #11 │ │ │ │ - rsbseq r7, sl, r2, lsl #31 │ │ │ │ - rsbseq r3, sl, r8, lsr #11 │ │ │ │ - rsbseq r7, sl, r8, ror #30 │ │ │ │ - rsbseq r3, sl, sl, lsl #11 │ │ │ │ - rsbseq r7, sl, r8, asr #30 │ │ │ │ + rsbseq r3, sl, r2, asr r6 │ │ │ │ + rsbseq r8, sl, r2, lsl r0 │ │ │ │ + rsbseq r3, sl, r8, lsr r6 │ │ │ │ + ldrshteq r7, [sl], #-248 @ 0xffffff08 │ │ │ │ + rsbseq r3, sl, ip, ror r6 │ │ │ │ + rsbseq r3, sl, r0, lsr #13 │ │ │ │ + ldrhteq r3, [sl], #-104 @ 0xffffff98 │ │ │ │ + rsbseq r3, sl, lr, lsl #13 │ │ │ │ + rsbseq r3, sl, sl, asr #11 │ │ │ │ + rsbseq r7, sl, sl, lsl #31 │ │ │ │ + ldrhteq r3, [sl], #-80 @ 0xffffffb0 │ │ │ │ + rsbseq r7, sl, r0, ror pc │ │ │ │ + @ instruction: 0x007a3592 │ │ │ │ + rsbseq r7, sl, r0, asr pc │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ bl feb95134 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strdlt r0, [r3], r0 @ │ │ │ │ mrc2 7, 6, pc, cr8, cr15, {7} │ │ │ │ stmdacs r1, {r0, r1, r9, sl, lr} │ │ │ │ ldrmi sp, [r8], -r2, lsl #2 │ │ │ │ @@ -44476,16 +44476,16 @@ │ │ │ │ andcc r4, ip, r8, ror r4 │ │ │ │ mrc2 7, 4, pc, cr12, cr9, {6} │ │ │ │ stmdbls r1, {r0, r2, fp, lr} │ │ │ │ @ instruction: 0xf7d94478 │ │ │ │ blls bdcc4 │ │ │ │ andlt r4, r3, r8, lsl r6 │ │ │ │ svclt 0x0000bd00 │ │ │ │ - ldrsbteq r3, [sl], #-72 @ 0xffffffb8 │ │ │ │ - @ instruction: 0x007a7e98 │ │ │ │ + rsbseq r3, sl, r0, ror #9 │ │ │ │ + rsbseq r7, sl, r0, lsr #29 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl feb95180 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ bmi 601f08 │ │ │ │ blmi 62a1a0 │ │ │ │ ldrbtmi r4, [sl], #-1541 @ 0xfffff9fb │ │ │ │ strmi r4, [ip], -r8, lsl #12 │ │ │ │ @@ -44507,15 +44507,15 @@ │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ mrsle r0, LR_svc │ │ │ │ andlt r2, r5, r1 │ │ │ │ @ instruction: 0xf7d3bd30 │ │ │ │ svclt 0x0000eba8 │ │ │ │ addeq r0, r6, r2, lsl #21 │ │ │ │ @ instruction: 0x000011b8 │ │ │ │ - rsbseq r3, sl, r6, ror r5 │ │ │ │ + rsbseq r3, sl, lr, ror r5 │ │ │ │ addeq r0, r6, r8, asr #20 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl feb951fc │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r4, r0, ror #31 │ │ │ │ strmi r4, [r8], -r6, lsl #12 │ │ │ │ cdp2 3, 12, cr15, cr8, cr7, {7} │ │ │ │ @@ -44550,17 +44550,17 @@ │ │ │ │ ldrdls r1, [r0, -r9] │ │ │ │ ldrbtmi r4, [fp], #-1577 @ 0xfffff9d7 │ │ │ │ @ instruction: 0xf7d60092 │ │ │ │ movwcs pc, #4011 @ 0xfab @ │ │ │ │ movwcc lr, #2501 @ 0x9c5 │ │ │ │ movwcc lr, #10693 @ 0x29c5 │ │ │ │ svclt 0x0000e7bc │ │ │ │ - rsbseq r3, sl, r4, lsl #10 │ │ │ │ - rsbseq r7, sl, r8, lsr #27 │ │ │ │ - rsbseq r3, sl, r6, lsr #9 │ │ │ │ + rsbseq r3, sl, ip, lsl #10 │ │ │ │ + ldrhteq r7, [sl], #-208 @ 0xffffff30 │ │ │ │ + rsbseq r3, sl, lr, lsr #9 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x0078f8cc │ │ │ │ @ instruction: 0xf8df4690 │ │ │ │ @ instruction: 0xf8df2af0 │ │ │ │ @ instruction: 0xb0993af0 │ │ │ │ @@ -45260,76 +45260,76 @@ │ │ │ │ @ instruction: 0xf04f4843 │ │ │ │ ldrbtmi r3, [r8], #-511 @ 0xfffffe01 │ │ │ │ @ instruction: 0xf93af7d9 │ │ │ │ @ instruction: 0xf7d2e465 │ │ │ │ svclt 0x0000edc6 │ │ │ │ addeq r0, r6, r0, asr r9 │ │ │ │ @ instruction: 0x000011b8 │ │ │ │ - rsbseq r3, sl, r2, asr #8 │ │ │ │ + rsbseq r3, sl, sl, asr #8 │ │ │ │ addeq r0, r6, ip, asr #17 │ │ │ │ - ldrhteq r3, [sl], #-62 @ 0xffffffc2 │ │ │ │ - rsbseq r3, sl, r0, lsr #6 │ │ │ │ - rsbseq r3, sl, r2, asr #3 │ │ │ │ - ldrshteq r3, [sl], #-0 │ │ │ │ - @ instruction: 0x007a7990 │ │ │ │ - rsbseq r3, sl, lr, asr #1 │ │ │ │ - rsbseq r7, sl, r0, ror r9 │ │ │ │ - ldrhteq r3, [sl], #-2 │ │ │ │ - rsbseq r7, sl, r4, asr r9 │ │ │ │ - rsbseq r3, sl, r6, asr #32 │ │ │ │ - rsbseq r7, sl, r6, ror #17 │ │ │ │ - rsbseq r3, sl, r2, lsr #32 │ │ │ │ - rsbseq r7, sl, ip, asr #17 │ │ │ │ - rsbseq r2, sl, r0, lsl #30 │ │ │ │ - rsbseq r7, sl, r2, lsr #15 │ │ │ │ - rsbseq r2, sl, r2, asr #27 │ │ │ │ - rsbseq r7, sl, r4, ror #12 │ │ │ │ - rsbseq r2, sl, r4, lsr #27 │ │ │ │ - rsbseq r7, sl, r6, asr #12 │ │ │ │ - rsbseq r2, sl, lr, lsl sp │ │ │ │ - rsbseq r7, sl, r2, asr #11 │ │ │ │ - rsbseq r2, sl, r4, lsl #26 │ │ │ │ - rsbseq r7, sl, lr, lsr #11 │ │ │ │ - rsbseq r2, sl, r2, asr #25 │ │ │ │ - rsbseq r7, sl, ip, ror #10 │ │ │ │ - rsbseq r2, sl, r2, lsr #25 │ │ │ │ - rsbseq r7, sl, r4, asr #10 │ │ │ │ - rsbseq r2, sl, r8, lsl #25 │ │ │ │ - rsbseq r7, sl, sl, lsr #10 │ │ │ │ - rsbseq r2, sl, lr, ror #24 │ │ │ │ - rsbseq r7, sl, r0, lsl r5 │ │ │ │ - rsbseq r2, sl, r4, asr ip │ │ │ │ - ldrshteq r7, [sl], #-70 @ 0xffffffba │ │ │ │ - rsbseq r2, sl, sl, lsr ip │ │ │ │ - ldrsbteq r7, [sl], #-76 @ 0xffffffb4 │ │ │ │ - rsbseq r2, sl, r0, lsr #24 │ │ │ │ - rsbseq r7, sl, r2, asr #9 │ │ │ │ - rsbseq r2, sl, r6, lsl #24 │ │ │ │ - rsbseq r7, sl, r8, lsr #9 │ │ │ │ - rsbseq r2, sl, r0, asr #23 │ │ │ │ - rsbseq r2, sl, r4, lsr #21 │ │ │ │ - rsbseq r7, sl, r8, asr #6 │ │ │ │ - rsbseq r2, sl, ip, lsl #21 │ │ │ │ - rsbseq r7, sl, lr, lsr #6 │ │ │ │ - rsbseq r2, sl, r2, ror sl │ │ │ │ - rsbseq r7, sl, r4, lsl r3 │ │ │ │ - rsbseq r2, sl, r8, asr sl │ │ │ │ - ldrshteq r7, [sl], #-42 @ 0xffffffd6 │ │ │ │ - rsbseq r2, sl, lr, lsr sl │ │ │ │ - rsbseq r7, sl, r0, ror #5 │ │ │ │ - rsbseq r2, sl, r4, lsr #20 │ │ │ │ - rsbseq r7, sl, r6, asr #5 │ │ │ │ - rsbseq r2, sl, sl, lsl #20 │ │ │ │ - rsbseq r7, sl, ip, lsr #5 │ │ │ │ - ldrshteq r2, [sl], #-144 @ 0xffffff70 │ │ │ │ - @ instruction: 0x007a7292 │ │ │ │ - ldrsbteq r2, [sl], #-150 @ 0xffffff6a │ │ │ │ - rsbseq r7, sl, r8, ror r2 │ │ │ │ - ldrhteq r2, [sl], #-156 @ 0xffffff64 │ │ │ │ - rsbseq r7, sl, lr, asr r2 │ │ │ │ + rsbseq r3, sl, r6, asr #7 │ │ │ │ + rsbseq r3, sl, r8, lsr #6 │ │ │ │ + rsbseq r3, sl, sl, asr #3 │ │ │ │ + ldrshteq r3, [sl], #-8 │ │ │ │ + @ instruction: 0x007a7998 │ │ │ │ + ldrsbteq r3, [sl], #-6 │ │ │ │ + rsbseq r7, sl, r8, ror r9 │ │ │ │ + ldrhteq r3, [sl], #-10 │ │ │ │ + rsbseq r7, sl, ip, asr r9 │ │ │ │ + rsbseq r3, sl, lr, asr #32 │ │ │ │ + rsbseq r7, sl, lr, ror #17 │ │ │ │ + rsbseq r3, sl, sl, lsr #32 │ │ │ │ + ldrsbteq r7, [sl], #-132 @ 0xffffff7c │ │ │ │ + rsbseq r2, sl, r8, lsl #30 │ │ │ │ + rsbseq r7, sl, sl, lsr #15 │ │ │ │ + rsbseq r2, sl, sl, asr #27 │ │ │ │ + rsbseq r7, sl, ip, ror #12 │ │ │ │ + rsbseq r2, sl, ip, lsr #27 │ │ │ │ + rsbseq r7, sl, lr, asr #12 │ │ │ │ + rsbseq r2, sl, r6, lsr #26 │ │ │ │ + rsbseq r7, sl, sl, asr #11 │ │ │ │ + rsbseq r2, sl, ip, lsl #26 │ │ │ │ + ldrhteq r7, [sl], #-86 @ 0xffffffaa │ │ │ │ + rsbseq r2, sl, sl, asr #25 │ │ │ │ + rsbseq r7, sl, r4, ror r5 │ │ │ │ + rsbseq r2, sl, sl, lsr #25 │ │ │ │ + rsbseq r7, sl, ip, asr #10 │ │ │ │ + @ instruction: 0x007a2c90 │ │ │ │ + rsbseq r7, sl, r2, lsr r5 │ │ │ │ + rsbseq r2, sl, r6, ror ip │ │ │ │ + rsbseq r7, sl, r8, lsl r5 │ │ │ │ + rsbseq r2, sl, ip, asr ip │ │ │ │ + ldrshteq r7, [sl], #-78 @ 0xffffffb2 │ │ │ │ + rsbseq r2, sl, r2, asr #24 │ │ │ │ + rsbseq r7, sl, r4, ror #9 │ │ │ │ + rsbseq r2, sl, r8, lsr #24 │ │ │ │ + rsbseq r7, sl, sl, asr #9 │ │ │ │ + rsbseq r2, sl, lr, lsl #24 │ │ │ │ + ldrhteq r7, [sl], #-64 @ 0xffffffc0 │ │ │ │ + rsbseq r2, sl, r8, asr #23 │ │ │ │ + rsbseq r2, sl, ip, lsr #21 │ │ │ │ + rsbseq r7, sl, r0, asr r3 │ │ │ │ + @ instruction: 0x007a2a94 │ │ │ │ + rsbseq r7, sl, r6, lsr r3 │ │ │ │ + rsbseq r2, sl, sl, ror sl │ │ │ │ + rsbseq r7, sl, ip, lsl r3 │ │ │ │ + rsbseq r2, sl, r0, ror #20 │ │ │ │ + rsbseq r7, sl, r2, lsl #6 │ │ │ │ + rsbseq r2, sl, r6, asr #20 │ │ │ │ + rsbseq r7, sl, r8, ror #5 │ │ │ │ + rsbseq r2, sl, ip, lsr #20 │ │ │ │ + rsbseq r7, sl, lr, asr #5 │ │ │ │ + rsbseq r2, sl, r2, lsl sl │ │ │ │ + ldrhteq r7, [sl], #-36 @ 0xffffffdc │ │ │ │ + ldrshteq r2, [sl], #-152 @ 0xffffff68 │ │ │ │ + @ instruction: 0x007a729a │ │ │ │ + ldrsbteq r2, [sl], #-158 @ 0xffffff62 │ │ │ │ + rsbseq r7, sl, r0, lsl #5 │ │ │ │ + rsbseq r2, sl, r4, asr #19 │ │ │ │ + rsbseq r7, sl, r6, ror #4 │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl feb95eb0 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ bmi 1702bf8 │ │ │ │ blmi 172aed8 │ │ │ │ ldrbtmi r4, [sl], #-1542 @ 0xfffff9fa │ │ │ │ ldmdavs fp, {r0, r1, r4, r6, r7, fp, ip, lr} │ │ │ │ @@ -45419,36 +45419,36 @@ │ │ │ │ ldmdami fp, {r0, r6, r8, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ mvnscc pc, pc, asr #32 │ │ │ │ @ instruction: 0xf7d84478 │ │ │ │ @ instruction: 0xe78cfffb │ │ │ │ stc 7, cr15, [r6], {210} @ 0xd2 │ │ │ │ addeq pc, r5, r2, asr sp @ │ │ │ │ @ instruction: 0x000011b8 │ │ │ │ - rsbseq r2, sl, r2, asr r8 │ │ │ │ + rsbseq r2, sl, sl, asr r8 │ │ │ │ @ instruction: 0xfffff3b7 │ │ │ │ - rsbseq r2, sl, r8, ror #16 │ │ │ │ - rsbseq r2, sl, r0, lsr #17 │ │ │ │ + rsbseq r2, sl, r0, ror r8 │ │ │ │ + rsbseq r2, sl, r8, lsr #17 │ │ │ │ andeq r0, r0, fp, ror #2 │ │ │ │ - rsbseq r2, sl, r0, lsr #16 │ │ │ │ - rsbseq r7, sl, r4, asr #1 │ │ │ │ + rsbseq r2, sl, r8, lsr #16 │ │ │ │ + rsbseq r7, sl, ip, asr #1 │ │ │ │ ldrdeq pc, [r5], r2 │ │ │ │ - rsbseq r2, sl, lr, ror #15 │ │ │ │ - @ instruction: 0x007a7092 │ │ │ │ + ldrshteq r2, [sl], #-118 @ 0xffffff8a │ │ │ │ + @ instruction: 0x007a709a │ │ │ │ @ instruction: 0xfffff27d │ │ │ │ @ instruction: 0xfffff1ef │ │ │ │ - ldrhteq r2, [sl], #-112 @ 0xffffff90 │ │ │ │ - rsbseq r7, sl, r4, asr r0 │ │ │ │ - @ instruction: 0x007a2796 │ │ │ │ - rsbseq r7, sl, sl, lsr r0 │ │ │ │ - rsbseq r2, sl, r0, ror #15 │ │ │ │ - ldrshteq r2, [sl], #-122 @ 0xffffff86 │ │ │ │ - rsbseq r2, sl, ip, asr r7 │ │ │ │ - rsbseq r7, sl, r0 │ │ │ │ - rsbseq r2, sl, lr, lsr r7 │ │ │ │ - rsbseq r6, sl, r0, ror #31 │ │ │ │ + ldrhteq r2, [sl], #-120 @ 0xffffff88 │ │ │ │ + rsbseq r7, sl, ip, asr r0 │ │ │ │ + @ instruction: 0x007a279e │ │ │ │ + rsbseq r7, sl, r2, asr #32 │ │ │ │ + rsbseq r2, sl, r8, ror #15 │ │ │ │ + rsbseq r2, sl, r2, lsl #16 │ │ │ │ + rsbseq r2, sl, r4, ror #14 │ │ │ │ + rsbseq r7, sl, r8 │ │ │ │ + rsbseq r2, sl, r6, asr #14 │ │ │ │ + rsbseq r6, sl, r8, ror #31 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ bl feb9608c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strdlt r0, [r3], r0 @ │ │ │ │ @ instruction: 0xff08f7ff │ │ │ │ stmdacs r1, {r0, r1, r9, sl, lr} │ │ │ │ ldrmi sp, [r8], -r2, lsl #2 │ │ │ │ @@ -45458,21 +45458,21 @@ │ │ │ │ andcc r4, ip, r8, ror r4 │ │ │ │ mrc2 7, 7, pc, cr0, cr8, {6} │ │ │ │ stmdbls r1, {r0, r2, fp, lr} │ │ │ │ @ instruction: 0xf7d84478 │ │ │ │ blls bed6c │ │ │ │ andlt r4, r3, r8, lsl r6 │ │ │ │ svclt 0x0000bd00 │ │ │ │ - @ instruction: 0x007a269c │ │ │ │ - rsbseq r6, sl, r0, asr #30 │ │ │ │ + rsbseq r2, sl, r4, lsr #13 │ │ │ │ + rsbseq r6, sl, r8, asr #30 │ │ │ │ andeq r0, r0, r0 │ │ │ │ vmla.i8 d20, d0, d2 │ │ │ │ ldrbtmi r2, [r9], #-526 @ 0xfffffdf2 │ │ │ │ mcrlt 7, 0, pc, cr12, cr4, {6} @ │ │ │ │ - rsbseq r2, sl, sl, lsl r7 │ │ │ │ + rsbseq r2, sl, r2, lsr #14 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x0090f8cc │ │ │ │ @ instruction: 0x461f499b │ │ │ │ umullslt r4, r3, fp, fp │ │ │ │ @ instruction: 0x26004479 │ │ │ │ @@ -45533,15 +45533,15 @@ │ │ │ │ andsvs r9, lr, r7, lsl #16 │ │ │ │ andsvs r9, lr, r6, lsl #22 │ │ │ │ pli [r6, -r2, ror #2] │ │ │ │ vrsubhn.i32 d4, , │ │ │ │ @ instruction: 0xf1b0f9f9 │ │ │ │ @ instruction: 0xdc2a0b00 │ │ │ │ stmdavs r4, {r0, r1, r2, r4, r7, sp, lr, pc}^ │ │ │ │ - blvs 87a63c │ │ │ │ + blvs 87a63c │ │ │ │ ldcvs 5, cr15, [r0], #16 │ │ │ │ blvs 107a8d8 │ │ │ │ blvc fa474 │ │ │ │ blvc 123aacc │ │ │ │ blvs ff23aadc │ │ │ │ blx 47abd4 │ │ │ │ @ instruction: 0x9c05da51 │ │ │ │ @@ -45627,27 +45627,27 @@ │ │ │ │ ldmdami r2, {r0, r5, r7, r8, sl, fp, ip, sp, lr, pc} │ │ │ │ ldrbtmi r4, [r8], #-1569 @ 0xfffff9df │ │ │ │ mrc2 7, 2, pc, cr12, cr8, {6} │ │ │ │ @ instruction: 0xf7d2e7b9 │ │ │ │ svclt 0x0000eae8 │ │ │ │ addeq pc, r5, r4, lsl fp @ │ │ │ │ @ instruction: 0x000011b8 │ │ │ │ - rsbseq r2, sl, r4, asr r6 │ │ │ │ - rsbseq r6, sl, ip, lsr #28 │ │ │ │ - rsbseq r2, sl, r4, asr r5 │ │ │ │ - rsbseq r6, sl, ip, lsr #26 │ │ │ │ + rsbseq r2, sl, ip, asr r6 │ │ │ │ + rsbseq r6, sl, r4, lsr lr │ │ │ │ + rsbseq r2, sl, ip, asr r5 │ │ │ │ + rsbseq r6, sl, r4, lsr sp │ │ │ │ addeq pc, r5, sl, lsr r9 @ │ │ │ │ - rsbseq r2, sl, r0, lsr #10 │ │ │ │ - ldrshteq r6, [sl], #-200 @ 0xffffff38 │ │ │ │ - rsbseq r2, sl, r6, lsl #10 │ │ │ │ - ldrsbteq r6, [sl], #-206 @ 0xffffff32 │ │ │ │ - rsbseq r2, sl, r6, ror #9 │ │ │ │ - ldrhteq r6, [sl], #-206 @ 0xffffff32 │ │ │ │ - rsbseq r2, sl, sl, asr #9 │ │ │ │ - rsbseq r6, sl, r2, lsr #25 │ │ │ │ + rsbseq r2, sl, r8, lsr #10 │ │ │ │ + rsbseq r6, sl, r0, lsl #26 │ │ │ │ + rsbseq r2, sl, lr, lsl #10 │ │ │ │ + rsbseq r6, sl, r6, ror #25 │ │ │ │ + rsbseq r2, sl, lr, ror #9 │ │ │ │ + rsbseq r6, sl, r6, asr #25 │ │ │ │ + ldrsbteq r2, [sl], #-66 @ 0xffffffbe │ │ │ │ + rsbseq r6, sl, sl, lsr #25 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00c0f8cc │ │ │ │ addlt r4, r7, r8, asr sp │ │ │ │ @ instruction: 0x46904c58 │ │ │ │ andcs r4, r0, #2097152000 @ 0x7d000000 │ │ │ │ @@ -45736,18 +45736,18 @@ │ │ │ │ ldrbtmi r9, [r8], #-2307 @ 0xfffff6fd │ │ │ │ stc2 7, cr15, [r4, #864] @ 0x360 │ │ │ │ strb r9, [r8, -r3, lsl #22]! │ │ │ │ b 3fd25c │ │ │ │ addeq pc, r5, r8, asr r8 @ │ │ │ │ @ instruction: 0x000011b8 │ │ │ │ addeq pc, r5, sl, lsr #16 │ │ │ │ - rsbseq r2, sl, r8, lsr r3 │ │ │ │ - rsbseq r6, sl, r0, lsl fp │ │ │ │ - rsbseq r2, sl, sl, lsl r3 │ │ │ │ - ldrshteq r6, [sl], #-162 @ 0xffffff5e │ │ │ │ + rsbseq r2, sl, r0, asr #6 │ │ │ │ + rsbseq r6, sl, r8, lsl fp │ │ │ │ + rsbseq r2, sl, r2, lsr #6 │ │ │ │ + ldrshteq r6, [sl], #-170 @ 0xffffff56 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ bl feb96538 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strdlt r0, [r3], r0 @ │ │ │ │ blx 19fc1b4 │ │ │ │ @ instruction: 0xf1006800 │ │ │ │ @ instruction: 0x4603f713 │ │ │ │ @@ -45758,16 +45758,16 @@ │ │ │ │ ldrbtmi r4, [r8], #-2054 @ 0xfffff7fa │ │ │ │ @ instruction: 0xf7d8300c │ │ │ │ stmdami r5, {r0, r1, r2, r4, r7, sl, fp, ip, sp, lr, pc} │ │ │ │ ldrbtmi r9, [r8], #-2305 @ 0xfffff6ff │ │ │ │ ldc2l 7, cr15, [r2, #-864] @ 0xfffffca0 │ │ │ │ ldrmi r9, [r8], -r1, lsl #22 │ │ │ │ stclt 0, cr11, [r0, #-12] │ │ │ │ - ldrhteq r2, [sl], #-38 @ 0xffffffda │ │ │ │ - rsbseq r6, sl, lr, lsl #21 │ │ │ │ + ldrhteq r2, [sl], #-46 @ 0xffffffd2 │ │ │ │ + @ instruction: 0x007a6a96 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00b8f8cc │ │ │ │ addlt r4, r9, lr, ror sl │ │ │ │ @ instruction: 0x460d4b7e │ │ │ │ ldmpl r3, {r1, r3, r4, r5, r6, sl, lr}^ │ │ │ │ @@ -45893,31 +45893,31 @@ │ │ │ │ mvnscc pc, pc, asr #32 │ │ │ │ @ instruction: 0xf7d84478 │ │ │ │ @ instruction: 0xf04ffc49 │ │ │ │ @ instruction: 0xe78833ff │ │ │ │ ldm r2, {r1, r4, r6, r7, r8, r9, sl, ip, sp, lr, pc}^ │ │ │ │ addeq pc, r5, r8, ror r6 @ │ │ │ │ @ instruction: 0x000011b8 │ │ │ │ - rsbseq r2, sl, r6, lsl r2 │ │ │ │ - rsbseq r2, sl, lr, ror #2 │ │ │ │ + rsbseq r2, sl, lr, lsl r2 │ │ │ │ + rsbseq r2, sl, r6, ror r1 │ │ │ │ addeq pc, r5, r2, ror r5 @ │ │ │ │ - rsbseq r2, sl, r6, asr r1 │ │ │ │ - rsbseq r6, sl, lr, lsr #18 │ │ │ │ - rsbseq r2, sl, r8, lsr r1 │ │ │ │ - rsbseq r6, sl, r0, lsl r9 │ │ │ │ - rsbseq r2, sl, sl, lsl r1 │ │ │ │ - ldrshteq r6, [sl], #-130 @ 0xffffff7e │ │ │ │ - ldrshteq r2, [sl], #-12 │ │ │ │ - ldrsbteq r6, [sl], #-132 @ 0xffffff7c │ │ │ │ - ldrsbteq r2, [sl], #-14 │ │ │ │ - ldrhteq r6, [sl], #-134 @ 0xffffff7a │ │ │ │ - rsbseq r2, sl, r0, asr #1 │ │ │ │ - @ instruction: 0x007a6898 │ │ │ │ - rsbseq r2, sl, r6, lsr #1 │ │ │ │ - rsbseq r6, sl, ip, ror r8 │ │ │ │ + rsbseq r2, sl, lr, asr r1 │ │ │ │ + rsbseq r6, sl, r6, lsr r9 │ │ │ │ + rsbseq r2, sl, r0, asr #2 │ │ │ │ + rsbseq r6, sl, r8, lsl r9 │ │ │ │ + rsbseq r2, sl, r2, lsr #2 │ │ │ │ + ldrshteq r6, [sl], #-138 @ 0xffffff76 │ │ │ │ + rsbseq r2, sl, r4, lsl #2 │ │ │ │ + ldrsbteq r6, [sl], #-140 @ 0xffffff74 │ │ │ │ + rsbseq r2, sl, r6, ror #1 │ │ │ │ + ldrhteq r6, [sl], #-142 @ 0xffffff72 │ │ │ │ + rsbseq r2, sl, r8, asr #1 │ │ │ │ + rsbseq r6, sl, r0, lsr #17 │ │ │ │ + rsbseq r2, sl, lr, lsr #1 │ │ │ │ + rsbseq r6, sl, r4, lsl #17 │ │ │ │ mvnsmi lr, #737280 @ 0xb4000 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e0f8cc │ │ │ │ ldrmi r4, [r0], pc, lsl #12 │ │ │ │ @ instruction: 0x46064699 │ │ │ │ @ instruction: 0xf90ef39c │ │ │ │ @@ -45971,22 +45971,22 @@ │ │ │ │ bleq 7acd0 │ │ │ │ @ instruction: 0xf64ef100 │ │ │ │ smlabteq r0, r8, r9, lr │ │ │ │ @ instruction: 0xf1006828 │ │ │ │ stmib r9, {r0, r1, r4, r9, sl, ip, sp, lr, pc}^ │ │ │ │ strtmi r0, [r0], -r0, lsl #2 │ │ │ │ mvnshi lr, #12386304 @ 0xbd0000 │ │ │ │ - rsbseq r2, sl, lr, lsr #32 │ │ │ │ - ldrshteq r1, [sl], #-246 @ 0xffffff0a │ │ │ │ - rsbseq r6, sl, lr, asr #15 │ │ │ │ - rsbseq r4, pc, r8, rrx │ │ │ │ - ldrshteq r1, [sl], #-246 @ 0xffffff0a │ │ │ │ - @ instruction: 0x007a1f90 │ │ │ │ - rsbseq r6, sl, r8, ror #14 │ │ │ │ - rsbseq sp, sp, r2, ror #5 │ │ │ │ + rsbseq r2, sl, r6, lsr r0 │ │ │ │ + ldrshteq r1, [sl], #-254 @ 0xffffff02 │ │ │ │ + ldrsbteq r6, [sl], #-118 @ 0xffffff8a │ │ │ │ + rsbseq r4, pc, r0, ror r0 @ │ │ │ │ + ldrshteq r1, [sl], #-254 @ 0xffffff02 │ │ │ │ + @ instruction: 0x007a1f98 │ │ │ │ + rsbseq r6, sl, r0, ror r7 │ │ │ │ + rsbseq sp, sp, sl, ror #5 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl feb968f4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r2, r8, ror #31 │ │ │ │ strmi r4, [r4], -sp, lsl #12 │ │ │ │ @ instruction: 0xf886f39c │ │ │ │ strtmi r4, [r0], -r6, lsl #12 │ │ │ │ @@ -46039,27 +46039,27 @@ │ │ │ │ vtst.8 d20, d0, d1 │ │ │ │ ldrbtmi r2, [r8], #-289 @ 0xfffffedf │ │ │ │ @ instruction: 0xf7d8300c │ │ │ │ stmdami pc, {r0, r1, r5, r6, r9, fp, ip, sp, lr, pc} @ │ │ │ │ ldrbtmi r4, [r8], #-1569 @ 0xfffff9df │ │ │ │ blx 7fd73a │ │ │ │ svclt 0x0000e7b6 │ │ │ │ - rsbseq r1, sl, sl, ror pc │ │ │ │ - rsbseq r1, sl, r0, lsr #31 │ │ │ │ - ldrsbteq r1, [sl], #-238 @ 0xffffff12 │ │ │ │ - ldrhteq r6, [sl], #-102 @ 0xffffff9a │ │ │ │ - @ instruction: 0x007a1f90 │ │ │ │ - rsbseq r1, sl, lr, lsr #29 │ │ │ │ - rsbseq r6, sl, r6, lsl #13 │ │ │ │ - rsbseq r1, sl, r0, lsl #31 │ │ │ │ - rsbseq r1, sl, lr, ror lr │ │ │ │ - rsbseq r6, sl, r6, asr r6 │ │ │ │ - rsbseq r1, sl, ip, ror #30 │ │ │ │ - rsbseq r1, sl, lr, asr #28 │ │ │ │ - rsbseq r6, sl, r6, lsr #12 │ │ │ │ + rsbseq r1, sl, r2, lsl #31 │ │ │ │ + rsbseq r1, sl, r8, lsr #31 │ │ │ │ + rsbseq r1, sl, r6, ror #29 │ │ │ │ + ldrhteq r6, [sl], #-110 @ 0xffffff92 │ │ │ │ + @ instruction: 0x007a1f98 │ │ │ │ + ldrhteq r1, [sl], #-230 @ 0xffffff1a │ │ │ │ + rsbseq r6, sl, lr, lsl #13 │ │ │ │ + rsbseq r1, sl, r8, lsl #31 │ │ │ │ + rsbseq r1, sl, r6, lsl #29 │ │ │ │ + rsbseq r6, sl, lr, asr r6 │ │ │ │ + rsbseq r1, sl, r4, ror pc │ │ │ │ + rsbseq r1, sl, r6, asr lr │ │ │ │ + rsbseq r6, sl, lr, lsr #12 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl feb96a18 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ bmi 943780 │ │ │ │ blmi 96ba40 │ │ │ │ ldrbtmi r4, [sl], #-1544 @ 0xfffff9f8 │ │ │ │ vmax.s8 d20, d0, d13 │ │ │ │ @@ -46094,17 +46094,17 @@ │ │ │ │ @ instruction: 0xf7d42203 │ │ │ │ tstpcs r0, fp, lsr #18 @ p-variant is OBSOLETE │ │ │ │ vrsubhn.i32 d4, , q12 │ │ │ │ @ instruction: 0xe7e7ffb5 │ │ │ │ svc 0x0040f7d1 │ │ │ │ addeq pc, r5, sl, ror #3 │ │ │ │ @ instruction: 0x000011b8 │ │ │ │ - rsbseq r1, sl, r8, lsr #27 │ │ │ │ - rsbseq r1, sl, sl, lsr #27 │ │ │ │ - rsbseq r6, sl, r2, lsl #11 │ │ │ │ + ldrhteq r1, [sl], #-208 @ 0xffffff30 │ │ │ │ + ldrhteq r1, [sl], #-210 @ 0xffffff2e │ │ │ │ + rsbseq r6, sl, sl, lsl #11 │ │ │ │ umulleq pc, r5, r0, r1 @ │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl feb96ad0 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldrdlt r0, [r7], r8 │ │ │ │ strmi r4, [r8], -r5, lsl #12 │ │ │ │ vaddw.u16 , q3, d5 │ │ │ │ @@ -46125,16 +46125,16 @@ │ │ │ │ andcc r4, ip, r8, ror r4 │ │ │ │ @ instruction: 0xf9baf7d8 │ │ │ │ stmdbls r5, {r0, r2, fp, lr} │ │ │ │ @ instruction: 0xf7d84478 │ │ │ │ blls 1be300 │ │ │ │ andlt r4, r7, r8, lsl r6 │ │ │ │ svclt 0x0000bd30 │ │ │ │ - ldrshteq r1, [sl], #-204 @ 0xffffff34 │ │ │ │ - ldrsbteq r6, [sl], #-68 @ 0xffffffbc │ │ │ │ + rsbseq r1, sl, r4, lsl #26 │ │ │ │ + ldrsbteq r6, [sl], #-76 @ 0xffffffb4 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl feb96b44 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r4, r0, ror #31 │ │ │ │ strmi r4, [r8], -r5, lsl #12 │ │ │ │ vrsubhn.i32 d20, q3, q7 │ │ │ │ @ instruction: 0x4604fd53 │ │ │ │ @@ -46153,16 +46153,16 @@ │ │ │ │ rscle r2, ip, r1, lsl #16 │ │ │ │ cmncs sp, r5, lsl #16 │ │ │ │ andcc r4, ip, r8, ror r4 │ │ │ │ @ instruction: 0xf97ef7d8 │ │ │ │ strtmi r4, [r1], -r3, lsl #16 │ │ │ │ @ instruction: 0xf7d84478 │ │ │ │ @ instruction: 0xe7e0fa39 │ │ │ │ - rsbseq r1, sl, r4, lsl #25 │ │ │ │ - rsbseq r6, sl, ip, asr r4 │ │ │ │ + rsbseq r1, sl, ip, lsl #25 │ │ │ │ + rsbseq r6, sl, r4, ror #8 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl feb96bb4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ bmi 5c393c │ │ │ │ blmi 5ebbd4 │ │ │ │ ldrbtmi r4, [sl], #-1541 @ 0xfffff9fb │ │ │ │ strmi r4, [ip], -r8, lsl #12 │ │ │ │ @@ -46183,15 +46183,15 @@ │ │ │ │ subsmi r9, sl, r3, lsl #22 │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ andcs sp, r1, r2, lsl #2 │ │ │ │ ldclt 0, cr11, [r0, #-20]! @ 0xffffffec │ │ │ │ mcr 7, 4, pc, cr14, cr1, {6} @ │ │ │ │ addeq pc, r5, lr, asr #32 │ │ │ │ @ instruction: 0x000011b8 │ │ │ │ - rsbseq r1, sl, r0, lsl ip │ │ │ │ + rsbseq r1, sl, r8, lsl ip │ │ │ │ addeq pc, r5, r6, lsl r0 @ │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ bl feb96c2c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strdlt r0, [r3], r0 @ │ │ │ │ ldc2 3, cr15, [sl, #-624]! @ 0xfffffd90 │ │ │ │ stmdacs r1, {r0, r1, r9, sl, lr} │ │ │ │ @@ -46201,16 +46201,16 @@ │ │ │ │ ldrbtmi r4, [r8], #-2054 @ 0xfffff7fa │ │ │ │ @ instruction: 0xf7d8300c │ │ │ │ stmdami r5, {r0, r5, r8, fp, ip, sp, lr, pc} │ │ │ │ ldrbtmi r9, [r8], #-2305 @ 0xfffff6ff │ │ │ │ @ instruction: 0xf9dcf7d8 │ │ │ │ ldrmi r9, [r8], -r1, lsl #22 │ │ │ │ stclt 0, cr11, [r0, #-12] │ │ │ │ - rsbseq r1, sl, sl, asr #23 │ │ │ │ - rsbseq r6, sl, r2, lsr #7 │ │ │ │ + ldrsbteq r1, [sl], #-178 @ 0xffffff4e │ │ │ │ + rsbseq r6, sl, sl, lsr #7 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ bleq 1e7ddac │ │ │ │ stclmi 2, cr15, [r4, #-692]! @ 0xfffffd4c │ │ │ │ ldmibcc r4!, {r0, r1, r2, r3, r4, r6, r7, fp, ip, sp, lr, pc}^ │ │ │ │ strmi r4, [r8], -r2, lsl #13 │ │ │ │ @@ -46848,112 +46848,112 @@ │ │ │ │ ldc2 7, cr15, [r6], {215} @ 0xd7 │ │ │ │ @ instruction: 0xf04f4866 │ │ │ │ ldrbtmi r3, [r8], #-511 @ 0xfffffe01 │ │ │ │ ldc2l 7, cr15, [r0], {215} @ 0xd7 │ │ │ │ svclt 0x0000e7df │ │ │ │ @ instruction: 0x000011b8 │ │ │ │ addeq lr, r5, r2, lsl #31 │ │ │ │ - rsbseq r1, sl, r8, asr #22 │ │ │ │ - rsbseq r1, sl, sl, ror #24 │ │ │ │ - rsbseq r1, sl, lr, asr #21 │ │ │ │ - rsbseq r6, sl, r4, lsr #5 │ │ │ │ - ldrhteq r1, [sl], #-162 @ 0xffffff5e │ │ │ │ - rsbseq r6, sl, r8, lsl #5 │ │ │ │ + rsbseq r1, sl, r0, asr fp │ │ │ │ + rsbseq r1, sl, r2, ror ip │ │ │ │ + ldrsbteq r1, [sl], #-166 @ 0xffffff5a │ │ │ │ + rsbseq r6, sl, ip, lsr #5 │ │ │ │ + ldrhteq r1, [sl], #-170 @ 0xffffff56 │ │ │ │ + @ instruction: 0x007a6290 │ │ │ │ umulleq lr, r5, r2, lr │ │ │ │ - rsbseq r1, sl, r0, ror sl │ │ │ │ - rsbseq r6, sl, r6, asr #4 │ │ │ │ + rsbseq r1, sl, r8, ror sl │ │ │ │ + rsbseq r6, sl, lr, asr #4 │ │ │ │ + ldrshteq r1, [sl], #-156 @ 0xffffff64 │ │ │ │ + @ instruction: 0x007a189e │ │ │ │ + rsbseq r6, sl, r4, ror r0 │ │ │ │ + ldrsbteq r1, [sl], #-144 @ 0xffffff70 │ │ │ │ + rsbseq r1, sl, r4, ror #19 │ │ │ │ ldrshteq r1, [sl], #-148 @ 0xffffff6c │ │ │ │ - @ instruction: 0x007a1896 │ │ │ │ - rsbseq r6, sl, ip, rrx │ │ │ │ - rsbseq r1, sl, r8, asr #19 │ │ │ │ - ldrsbteq r1, [sl], #-156 @ 0xffffff64 │ │ │ │ - rsbseq r1, sl, ip, ror #19 │ │ │ │ - rsbseq r1, sl, r0, asr #16 │ │ │ │ - rsbseq r6, sl, r6, lsl r0 │ │ │ │ - rsbseq r1, sl, lr, ror #15 │ │ │ │ - rsbseq r1, sl, r8, asr r9 │ │ │ │ - rsbseq r1, sl, r2, asr #18 │ │ │ │ - rsbseq r1, sl, r4, asr r9 │ │ │ │ - rsbseq r1, sl, r6, lsl r9 │ │ │ │ - rsbseq r1, sl, sl, lsl r9 │ │ │ │ + rsbseq r1, sl, r8, asr #16 │ │ │ │ + rsbseq r6, sl, lr, lsl r0 │ │ │ │ + ldrshteq r1, [sl], #-118 @ 0xffffff8a │ │ │ │ + rsbseq r1, sl, r0, ror #18 │ │ │ │ + rsbseq r1, sl, sl, asr #18 │ │ │ │ + rsbseq r1, sl, ip, asr r9 │ │ │ │ rsbseq r1, sl, lr, lsl r9 │ │ │ │ - ldrshteq r1, [sl], #-96 @ 0xffffffa0 │ │ │ │ - rsbseq r5, sl, r6, asr #29 │ │ │ │ - @ instruction: 0x007a1692 │ │ │ │ - ldrhteq r1, [sl], #-140 @ 0xffffff74 │ │ │ │ - @ instruction: 0x007a1690 │ │ │ │ - rsbseq r5, sl, r6, ror #28 │ │ │ │ - @ instruction: 0x007a189c │ │ │ │ - rsbseq r1, sl, lr, ror r8 │ │ │ │ - ldrshteq r1, [sl], #-80 @ 0xffffffb0 │ │ │ │ - @ instruction: 0xfffffa05 │ │ │ │ - rsbseq r1, sl, r8, ror #17 │ │ │ │ + rsbseq r1, sl, r2, lsr #18 │ │ │ │ + rsbseq r1, sl, r6, lsr #18 │ │ │ │ + ldrshteq r1, [sl], #-104 @ 0xffffff98 │ │ │ │ + rsbseq r5, sl, lr, asr #29 │ │ │ │ + @ instruction: 0x007a169a │ │ │ │ + rsbseq r1, sl, r4, asr #17 │ │ │ │ + @ instruction: 0x007a1698 │ │ │ │ + rsbseq r5, sl, lr, ror #28 │ │ │ │ rsbseq r1, sl, r4, lsr #17 │ │ │ │ - ldrsbteq r1, [sl], #-82 @ 0xffffffae │ │ │ │ - rsbseq r5, sl, r8, lsr #27 │ │ │ │ - ldrhteq r1, [sl], #-86 @ 0xffffffaa │ │ │ │ - rsbseq r5, sl, ip, lsl #27 │ │ │ │ - rsbseq r1, sl, r6, asr r5 │ │ │ │ - rsbseq r5, sl, ip, lsr #26 │ │ │ │ - rsbseq r1, sl, r8, lsr #15 │ │ │ │ + rsbseq r1, sl, r6, lsl #17 │ │ │ │ + ldrshteq r1, [sl], #-88 @ 0xffffffa8 │ │ │ │ + @ instruction: 0xfffffa05 │ │ │ │ + ldrshteq r1, [sl], #-128 @ 0xffffff80 │ │ │ │ + rsbseq r1, sl, ip, lsr #17 │ │ │ │ + ldrsbteq r1, [sl], #-90 @ 0xffffffa6 │ │ │ │ + ldrhteq r5, [sl], #-208 @ 0xffffff30 │ │ │ │ + ldrhteq r1, [sl], #-94 @ 0xffffffa2 │ │ │ │ + @ instruction: 0x007a5d94 │ │ │ │ + rsbseq r1, sl, lr, asr r5 │ │ │ │ + rsbseq r5, sl, r4, lsr sp │ │ │ │ + ldrhteq r1, [sl], #-112 @ 0xffffff90 │ │ │ │ @ instruction: 0xfffff8b1 │ │ │ │ @ instruction: 0xfffff82d │ │ │ │ - ldrshteq r1, [sl], #-70 @ 0xffffffba │ │ │ │ - rsbseq r5, sl, ip, asr #25 │ │ │ │ - ldrsbteq r1, [sl], #-72 @ 0xffffffb8 │ │ │ │ - ldrhteq r5, [sl], #-192 @ 0xffffff40 │ │ │ │ - rsbseq r1, sl, r0, asr #9 │ │ │ │ - @ instruction: 0x007a5c98 │ │ │ │ - rsbseq r1, sl, r6, lsr #9 │ │ │ │ - rsbseq r5, sl, lr, ror ip │ │ │ │ - rsbseq r1, sl, ip, lsl #9 │ │ │ │ - rsbseq r5, sl, r4, ror #24 │ │ │ │ - rsbseq r1, sl, r0, ror r4 │ │ │ │ - rsbseq r5, sl, r6, asr #24 │ │ │ │ - rsbseq r1, sl, r4, asr r4 │ │ │ │ - rsbseq r5, sl, ip, lsr #24 │ │ │ │ - rsbseq r1, sl, r8, lsr #8 │ │ │ │ - rsbseq r5, sl, r0, lsl #24 │ │ │ │ + ldrshteq r1, [sl], #-78 @ 0xffffffb2 │ │ │ │ + ldrsbteq r5, [sl], #-196 @ 0xffffff3c │ │ │ │ + rsbseq r1, sl, r0, ror #9 │ │ │ │ + ldrhteq r5, [sl], #-200 @ 0xffffff38 │ │ │ │ + rsbseq r1, sl, r8, asr #9 │ │ │ │ + rsbseq r5, sl, r0, lsr #25 │ │ │ │ + rsbseq r1, sl, lr, lsr #9 │ │ │ │ + rsbseq r5, sl, r6, lsl #25 │ │ │ │ + @ instruction: 0x007a1494 │ │ │ │ + rsbseq r5, sl, ip, ror #24 │ │ │ │ + rsbseq r1, sl, r8, ror r4 │ │ │ │ + rsbseq r5, sl, lr, asr #24 │ │ │ │ + rsbseq r1, sl, ip, asr r4 │ │ │ │ + rsbseq r5, sl, r4, lsr ip │ │ │ │ + rsbseq r1, sl, r0, lsr r4 │ │ │ │ + rsbseq r5, sl, r8, lsl #24 │ │ │ │ @ instruction: 0xfffff6bf │ │ │ │ - rsbseq r1, sl, r0, lsl #14 │ │ │ │ - rsbseq r1, sl, r6, ror #7 │ │ │ │ - ldrhteq r5, [sl], #-190 @ 0xffffff42 │ │ │ │ - rsbseq r1, sl, r6, ror #13 │ │ │ │ - ldrhteq r1, [sl], #-56 @ 0xffffffc8 │ │ │ │ - @ instruction: 0x007a5b90 │ │ │ │ - rsbseq r1, sl, ip, asr #13 │ │ │ │ - rsbseq r1, sl, sl, lsl #7 │ │ │ │ - rsbseq r5, sl, r2, ror #22 │ │ │ │ - rsbseq r1, sl, r4, lsr #13 │ │ │ │ - rsbseq r1, sl, r6, lsr #13 │ │ │ │ + rsbseq r1, sl, r8, lsl #14 │ │ │ │ + rsbseq r1, sl, lr, ror #7 │ │ │ │ + rsbseq r5, sl, r6, asr #23 │ │ │ │ + rsbseq r1, sl, lr, ror #13 │ │ │ │ + rsbseq r1, sl, r0, asr #7 │ │ │ │ + @ instruction: 0x007a5b98 │ │ │ │ + ldrsbteq r1, [sl], #-100 @ 0xffffff9c │ │ │ │ + @ instruction: 0x007a1392 │ │ │ │ + rsbseq r5, sl, sl, ror #22 │ │ │ │ + rsbseq r1, sl, ip, lsr #13 │ │ │ │ rsbseq r1, sl, lr, lsr #13 │ │ │ │ - rsbseq r1, sl, r6, lsl #13 │ │ │ │ - addeq fp, r0, r8, ror #19 │ │ │ │ - ldrsbteq r1, [sl], #-42 @ 0xffffffd6 │ │ │ │ - ldrhteq r5, [sl], #-168 @ 0xffffff58 │ │ │ │ - rsbseq r1, sl, ip, lsr #5 │ │ │ │ - rsbseq r5, sl, r4, lsl #21 │ │ │ │ - rsbseq r1, sl, lr, lsl #5 │ │ │ │ - addeq r3, r0, r8, lsl #10 │ │ │ │ - rsbseq r1, sl, r4, ror r2 │ │ │ │ - rsbseq r5, sl, ip, asr #20 │ │ │ │ - rsbseq r1, sl, sl, asr r2 │ │ │ │ - rsbseq r5, sl, r2, lsr sl │ │ │ │ - rsbseq r1, sl, r2, asr #4 │ │ │ │ - rsbseq r5, sl, sl, lsl sl │ │ │ │ - rsbseq r1, sl, r4, lsr #4 │ │ │ │ - ldrshteq r5, [sl], #-154 @ 0xffffff66 │ │ │ │ - rsbseq r1, sl, sl, lsl #4 │ │ │ │ - rsbseq r5, sl, r2, ror #19 │ │ │ │ - ldrshteq r1, [sl], #-18 @ 0xffffffee │ │ │ │ - rsbseq r5, sl, r8, asr #19 │ │ │ │ - ldrsbteq r1, [sl], #-18 @ 0xffffffee │ │ │ │ - rsbseq r5, sl, r8, lsr #19 │ │ │ │ - ldrhteq r1, [sl], #-20 @ 0xffffffec │ │ │ │ - rsbseq r5, sl, sl, lsl #19 │ │ │ │ + ldrhteq r1, [sl], #-102 @ 0xffffff9a │ │ │ │ + rsbseq r1, sl, lr, lsl #13 │ │ │ │ + strdeq fp, [r0], r0 │ │ │ │ + rsbseq r1, sl, r2, ror #5 │ │ │ │ + rsbseq r5, sl, r0, asr #21 │ │ │ │ + ldrhteq r1, [sl], #-36 @ 0xffffffdc │ │ │ │ + rsbseq r5, sl, ip, lsl #21 │ │ │ │ + @ instruction: 0x007a1296 │ │ │ │ + addeq r3, r0, r0, lsl r5 │ │ │ │ + rsbseq r1, sl, ip, ror r2 │ │ │ │ + rsbseq r5, sl, r4, asr sl │ │ │ │ + rsbseq r1, sl, r2, ror #4 │ │ │ │ + rsbseq r5, sl, sl, lsr sl │ │ │ │ + rsbseq r1, sl, sl, asr #4 │ │ │ │ + rsbseq r5, sl, r2, lsr #20 │ │ │ │ + rsbseq r1, sl, ip, lsr #4 │ │ │ │ + rsbseq r5, sl, r2, lsl #20 │ │ │ │ + rsbseq r1, sl, r2, lsl r2 │ │ │ │ + rsbseq r5, sl, sl, ror #19 │ │ │ │ + ldrshteq r1, [sl], #-26 @ 0xffffffe6 │ │ │ │ + ldrsbteq r5, [sl], #-144 @ 0xffffff70 │ │ │ │ + ldrsbteq r1, [sl], #-26 @ 0xffffffe6 │ │ │ │ + ldrhteq r5, [sl], #-144 @ 0xffffff70 │ │ │ │ + ldrhteq r1, [sl], #-28 @ 0xffffffe4 │ │ │ │ + @ instruction: 0x007a5992 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00a8f8cc │ │ │ │ bichi pc, r0, #14614528 @ 0xdf0000 │ │ │ │ vst4.32 {d27-d30}, [pc]! │ │ │ │ ldrbtmi r7, [r8], #602 @ 0x25a │ │ │ │ @@ -47190,62 +47190,62 @@ │ │ │ │ @ instruction: 0xf7d7300c │ │ │ │ ldmdami r5!, {r0, r3, r5, r6, r8, fp, ip, sp, lr, pc} │ │ │ │ mvnscc pc, pc, asr #32 │ │ │ │ @ instruction: 0xf7d74478 │ │ │ │ strb pc, [lr, r3, lsr #20]! @ │ │ │ │ andhi pc, r0, pc, lsr #7 │ │ │ │ ... │ │ │ │ - ldrsbteq r0, [sl], #-242 @ 0xffffff0e │ │ │ │ + ldrsbteq r0, [sl], #-250 @ 0xffffff06 │ │ │ │ @ instruction: 0xffffe89f │ │ │ │ @ instruction: 0xfffff421 │ │ │ │ @ instruction: 0xfffff1c1 │ │ │ │ @ instruction: 0xffffe87b │ │ │ │ @ instruction: 0xffffeb43 │ │ │ │ @ instruction: 0xffffeccf │ │ │ │ @ instruction: 0xffffed1b │ │ │ │ @ instruction: 0xffffef6f │ │ │ │ @ instruction: 0xfffff07f │ │ │ │ - rsbseq lr, pc, r6, asr #31 │ │ │ │ - rsbseq r1, sl, r2, lsl r3 │ │ │ │ - rsbseq r0, sl, r8, lsr pc │ │ │ │ - rsbseq r5, sl, r0, lsl r7 │ │ │ │ - rsbseq r0, sl, r8, lsl pc │ │ │ │ - ldrshteq r5, [sl], #-96 @ 0xffffffa0 │ │ │ │ - @ instruction: 0x007a1296 │ │ │ │ - rsbseq r1, sl, r6, ror #4 │ │ │ │ - rsbseq r0, sl, lr, ror #28 │ │ │ │ - rsbseq r5, sl, r6, asr #12 │ │ │ │ - rsbseq r0, sl, r4, asr lr │ │ │ │ - rsbseq r5, sl, ip, lsr #12 │ │ │ │ - rsbseq r1, sl, r4, ror #3 │ │ │ │ - rsbseq r0, sl, sl, asr #27 │ │ │ │ + rsbseq lr, pc, lr, asr #31 │ │ │ │ + rsbseq r1, sl, sl, lsl r3 │ │ │ │ + rsbseq r0, sl, r0, asr #30 │ │ │ │ + rsbseq r5, sl, r8, lsl r7 │ │ │ │ + rsbseq r0, sl, r0, lsr #30 │ │ │ │ + ldrshteq r5, [sl], #-104 @ 0xffffff98 │ │ │ │ + @ instruction: 0x007a129e │ │ │ │ + rsbseq r1, sl, lr, ror #4 │ │ │ │ + rsbseq r0, sl, r6, ror lr │ │ │ │ + rsbseq r5, sl, lr, asr #12 │ │ │ │ + rsbseq r0, sl, ip, asr lr │ │ │ │ + rsbseq r5, sl, r4, lsr r6 │ │ │ │ + rsbseq r1, sl, ip, ror #3 │ │ │ │ + ldrsbteq r0, [sl], #-210 @ 0xffffff2e │ │ │ │ @ instruction: 0xffffed95 │ │ │ │ @ instruction: 0xffffeea1 │ │ │ │ @ instruction: 0xffffefc1 │ │ │ │ @ instruction: 0xfffff213 │ │ │ │ @ instruction: 0xffffe675 │ │ │ │ @ instruction: 0xffffe67f │ │ │ │ @ instruction: 0xffffe935 │ │ │ │ @ instruction: 0xffffeac1 │ │ │ │ @ instruction: 0xffffeb0d │ │ │ │ - rsbseq r1, sl, r4, lsl #3 │ │ │ │ - rsbseq r0, sl, r6, ror sp │ │ │ │ - rsbseq r5, sl, lr, asr #10 │ │ │ │ - rsbseq r0, sl, ip, asr sp │ │ │ │ - rsbseq r5, sl, r4, lsr r5 │ │ │ │ - rsbseq r1, sl, ip, lsl r1 │ │ │ │ - ldrshteq r0, [sl], #-204 @ 0xffffff34 │ │ │ │ - ldrsbteq r5, [sl], #-68 @ 0xffffffbc │ │ │ │ - ldrhteq r1, [sl], #-2 │ │ │ │ - @ instruction: 0x007a0c94 │ │ │ │ - rsbseq r5, sl, ip, ror #8 │ │ │ │ - rsbseq r0, sl, sl, ror ip │ │ │ │ - rsbseq r5, sl, r0, asr r4 │ │ │ │ - rsbseq r0, sl, sl, asr ip │ │ │ │ - rsbseq r5, sl, r0, lsr r4 │ │ │ │ + rsbseq r1, sl, ip, lsl #3 │ │ │ │ + rsbseq r0, sl, lr, ror sp │ │ │ │ + rsbseq r5, sl, r6, asr r5 │ │ │ │ + rsbseq r0, sl, r4, ror #26 │ │ │ │ + rsbseq r5, sl, ip, lsr r5 │ │ │ │ + rsbseq r1, sl, r4, lsr #2 │ │ │ │ + rsbseq r0, sl, r4, lsl #26 │ │ │ │ + ldrsbteq r5, [sl], #-76 @ 0xffffffb4 │ │ │ │ + ldrhteq r1, [sl], #-10 │ │ │ │ + @ instruction: 0x007a0c9c │ │ │ │ + rsbseq r5, sl, r4, ror r4 │ │ │ │ + rsbseq r0, sl, r2, lsl #25 │ │ │ │ + rsbseq r5, sl, r8, asr r4 │ │ │ │ + rsbseq r0, sl, r2, ror #24 │ │ │ │ + rsbseq r5, sl, r8, lsr r4 │ │ │ │ vadd.i8 d20, d0, d25 │ │ │ │ ldrbtmi r3, [r8], #-373 @ 0xfffffe8b │ │ │ │ @ instruction: 0xf7d7300c │ │ │ │ stmdami r7!, {r0, r2, r4, r5, r6, r7, fp, ip, sp, lr, pc} │ │ │ │ mvnscc pc, pc, asr #32 │ │ │ │ @ instruction: 0xf7d74478 │ │ │ │ ldrb pc, [sl, -pc, lsr #19]! @ │ │ │ │ @@ -47280,26 +47280,26 @@ │ │ │ │ vst2.8 {d20-d21}, [pc :64], r0 │ │ │ │ ldrbtmi r7, [r8], #-358 @ 0xfffffe9a │ │ │ │ @ instruction: 0xf7d7300c │ │ │ │ stmdami lr, {r0, r1, r2, r3, r5, r7, fp, ip, sp, lr, pc} │ │ │ │ mvnscc pc, pc, asr #32 │ │ │ │ @ instruction: 0xf7d74478 │ │ │ │ ldr pc, [r4, -r9, ror #18]! │ │ │ │ - rsbseq r0, sl, r2, ror fp │ │ │ │ - rsbseq r5, sl, r8, asr #6 │ │ │ │ - rsbseq r0, sl, r6, asr fp │ │ │ │ - rsbseq r5, sl, ip, lsr #6 │ │ │ │ - rsbseq r0, sl, sl, lsr fp │ │ │ │ - rsbseq r5, sl, r0, lsl r3 │ │ │ │ - rsbseq r0, sl, lr, lsl fp │ │ │ │ - ldrshteq r5, [sl], #-36 @ 0xffffffdc │ │ │ │ - rsbseq r0, sl, r2, lsl #22 │ │ │ │ - ldrsbteq r5, [sl], #-40 @ 0xffffffd8 │ │ │ │ - rsbseq r0, sl, r6, ror #21 │ │ │ │ - ldrhteq r5, [sl], #-44 @ 0xffffffd4 │ │ │ │ + rsbseq r0, sl, sl, ror fp │ │ │ │ + rsbseq r5, sl, r0, asr r3 │ │ │ │ + rsbseq r0, sl, lr, asr fp │ │ │ │ + rsbseq r5, sl, r4, lsr r3 │ │ │ │ + rsbseq r0, sl, r2, asr #22 │ │ │ │ + rsbseq r5, sl, r8, lsl r3 │ │ │ │ + rsbseq r0, sl, r6, lsr #22 │ │ │ │ + ldrshteq r5, [sl], #-44 @ 0xffffffd4 │ │ │ │ + rsbseq r0, sl, sl, lsl #22 │ │ │ │ + rsbseq r5, sl, r0, ror #5 │ │ │ │ + rsbseq r0, sl, lr, ror #21 │ │ │ │ + rsbseq r5, sl, r4, asr #5 │ │ │ │ ldrbmi r4, [r0, -r8, lsl #12]! │ │ │ │ vmla.i8 d22, d8, d10 │ │ │ │ vmull.s8 q10, d14, d3 │ │ │ │ ldrblt r2, [r0, #3092]! @ 0xc14 │ │ │ │ cdpcs 6, 1, cr15, cr12, cr9, {2} │ │ │ │ cdpcc 2, 7, cr15, cr14, cr13, {6} │ │ │ │ ldmdavs r1, {r0, r1, r4, r6, r8, fp, sp, lr} │ │ │ │ @@ -47541,35 +47541,35 @@ │ │ │ │ @ instruction: 0xff6af7d6 │ │ │ │ @ instruction: 0xf7d0e7ee │ │ │ │ svclt 0x0000ebf6 │ │ │ │ andhi pc, r0, pc, lsr #7 │ │ │ │ ... │ │ │ │ umulleq sp, r5, r4, sp │ │ │ │ @ instruction: 0x000011b8 │ │ │ │ - @ instruction: 0x007a0d94 │ │ │ │ - ldrshteq r0, [sl], #-206 @ 0xffffff32 │ │ │ │ - ldrhteq r5, [sl], #-2 │ │ │ │ + @ instruction: 0x007a0d9c │ │ │ │ + rsbseq r0, sl, r6, lsl #26 │ │ │ │ + ldrhteq r5, [sl], #-10 │ │ │ │ addeq sp, r5, r0, asr #25 │ │ │ │ - rsbseq r0, sl, r4, asr #25 │ │ │ │ - rsbseq r5, sl, r8, ror r0 │ │ │ │ - rsbseq r0, sl, sl, ror ip │ │ │ │ - rsbseq r5, sl, lr, lsr #32 │ │ │ │ - rsbseq r0, sl, r0, ror #24 │ │ │ │ - rsbseq r5, sl, r4, lsl r0 │ │ │ │ - rsbseq r0, sl, lr, lsr #23 │ │ │ │ - rsbseq r4, sl, r2, ror #30 │ │ │ │ - @ instruction: 0x007a0b94 │ │ │ │ - rsbseq r4, sl, r8, asr #30 │ │ │ │ - rsbseq r0, sl, ip, asr fp │ │ │ │ - rsbseq r0, sl, r4, asr #22 │ │ │ │ - ldrshteq r4, [sl], #-232 @ 0xffffff18 │ │ │ │ - rsbseq r0, sl, ip, lsr #22 │ │ │ │ - ldrsbteq r4, [sl], #-238 @ 0xffffff12 │ │ │ │ - rsbseq r0, sl, ip, lsl #22 │ │ │ │ - ldrhteq r4, [sl], #-238 @ 0xffffff12 │ │ │ │ + rsbseq r0, sl, ip, asr #25 │ │ │ │ + rsbseq r5, sl, r0, lsl #1 │ │ │ │ + rsbseq r0, sl, r2, lsl #25 │ │ │ │ + rsbseq r5, sl, r6, lsr r0 │ │ │ │ + rsbseq r0, sl, r8, ror #24 │ │ │ │ + rsbseq r5, sl, ip, lsl r0 │ │ │ │ + ldrhteq r0, [sl], #-182 @ 0xffffff4a │ │ │ │ + rsbseq r4, sl, sl, ror #30 │ │ │ │ + @ instruction: 0x007a0b9c │ │ │ │ + rsbseq r4, sl, r0, asr pc │ │ │ │ + rsbseq r0, sl, r4, ror #22 │ │ │ │ + rsbseq r0, sl, ip, asr #22 │ │ │ │ + rsbseq r4, sl, r0, lsl #30 │ │ │ │ + rsbseq r0, sl, r4, lsr fp │ │ │ │ + rsbseq r4, sl, r6, ror #29 │ │ │ │ + rsbseq r0, sl, r4, lsl fp │ │ │ │ + rsbseq r4, sl, r6, asr #29 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ bl feb981b8 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r4, r8, ror #31 │ │ │ │ stcls 1, cr2, [r6], {1} │ │ │ │ @ instruction: 0xf7ff9400 │ │ │ │ strmi pc, [r3], -fp, asr #28 │ │ │ │ @@ -47580,16 +47580,16 @@ │ │ │ │ ldrbtmi r4, [r8], #-2054 @ 0xfffff7fa │ │ │ │ @ instruction: 0xf7d6300c │ │ │ │ stmdami r5, {r0, r1, r2, r4, r6, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ ldrbtmi r9, [r8], #-2307 @ 0xfffff6fd │ │ │ │ @ instruction: 0xff12f7d6 │ │ │ │ ldrmi r9, [r8], -r3, lsl #22 │ │ │ │ ldclt 0, cr11, [r0, #-16] │ │ │ │ - rsbseq r0, sl, sl, asr sl │ │ │ │ - rsbseq r4, sl, lr, lsl #28 │ │ │ │ + rsbseq r0, sl, r2, ror #20 │ │ │ │ + rsbseq r4, sl, r6, lsl lr │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ bl feb98208 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r4, r8, ror #31 │ │ │ │ stcls 1, cr2, [r6], {-0} │ │ │ │ @ instruction: 0xf7ff9400 │ │ │ │ strmi pc, [r3], -r3, lsr #28 │ │ │ │ @@ -47600,16 +47600,16 @@ │ │ │ │ ldrbtmi r4, [r8], #-2054 @ 0xfffff7fa │ │ │ │ @ instruction: 0xf7d6300c │ │ │ │ stmdami r5, {r0, r1, r2, r3, r5, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ ldrbtmi r9, [r8], #-2307 @ 0xfffff6fd │ │ │ │ mcr2 7, 7, pc, cr10, cr6, {6} @ │ │ │ │ ldrmi r9, [r8], -r3, lsl #22 │ │ │ │ ldclt 0, cr11, [r0, #-16] │ │ │ │ - rsbseq r0, sl, sl, lsl #20 │ │ │ │ - ldrhteq r4, [sl], #-222 @ 0xffffff22 │ │ │ │ + rsbseq r0, sl, r2, lsl sl │ │ │ │ + rsbseq r4, sl, r6, asr #27 │ │ │ │ mvnsmi lr, #737280 @ 0xb4000 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ blhi 17c510 │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00c8f8cc │ │ │ │ stmdbvs sp, {r0, r1, r7, ip, sp, pc} │ │ │ │ cdpls 4, 0, cr2, cr15, cr0, {0} │ │ │ │ @@ -47732,24 +47732,24 @@ │ │ │ │ cmnpmi pc, r0, asr #4 @ p-variant is OBSOLETE │ │ │ │ andcc r4, ip, r8, ror r4 │ │ │ │ stc2 7, cr15, [r6, #-856]! @ 0xfffffca8 │ │ │ │ strtmi r4, [r1], -sp, lsl #16 │ │ │ │ @ instruction: 0xf7d64478 │ │ │ │ str pc, [r0, r1, ror #27] │ │ │ │ ... │ │ │ │ - rsbseq r4, sp, ip, lsl #8 │ │ │ │ - rsbseq r0, sl, ip, asr #17 │ │ │ │ - rsbseq r0, sl, r6, ror #17 │ │ │ │ - rsbseq r0, sl, r8, asr r8 │ │ │ │ - rsbseq r4, sl, ip, lsl #24 │ │ │ │ - rsbseq r0, sl, r2, lsr r8 │ │ │ │ - rsbseq r4, sl, r6, ror #23 │ │ │ │ - rsbseq r0, sl, r4, lsr r8 │ │ │ │ - ldrshteq r0, [sl], #-120 @ 0xffffff88 │ │ │ │ - rsbseq r4, sl, ip, lsr #23 │ │ │ │ + rsbseq r4, sp, r4, lsl r4 │ │ │ │ + ldrsbteq r0, [sl], #-132 @ 0xffffff7c │ │ │ │ + rsbseq r0, sl, lr, ror #17 │ │ │ │ + rsbseq r0, sl, r0, ror #16 │ │ │ │ + rsbseq r4, sl, r4, lsl ip │ │ │ │ + rsbseq r0, sl, sl, lsr r8 │ │ │ │ + rsbseq r4, sl, lr, ror #23 │ │ │ │ + rsbseq r0, sl, ip, lsr r8 │ │ │ │ + rsbseq r0, sl, r0, lsl #16 │ │ │ │ + ldrhteq r4, [sl], #-180 @ 0xffffff4c │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00c0f8cc │ │ │ │ addlt r4, r7, ip, lsr #24 │ │ │ │ strmi r4, [r3], ip, lsr #18 │ │ │ │ andcs r4, r4, ip, ror r4 │ │ │ │ @@ -47793,16 +47793,16 @@ │ │ │ │ andeq pc, r0, #79 @ 0x4f │ │ │ │ ldrmi sp, [r8], -r3, lsl #2 │ │ │ │ pop {r0, r1, r2, ip, sp, pc} │ │ │ │ @ instruction: 0xf7d08ff0 │ │ │ │ svclt 0x0000e9f6 │ │ │ │ addeq sp, r5, r4, ror r7 │ │ │ │ @ instruction: 0x000011b8 │ │ │ │ - rsbseq r0, sl, sl, lsr #14 │ │ │ │ - ldrsbteq r4, [sl], #-174 @ 0xffffff52 │ │ │ │ + rsbseq r0, sl, r2, lsr r7 │ │ │ │ + rsbseq r4, sl, r6, ror #21 │ │ │ │ addeq sp, r5, r6, ror #13 │ │ │ │ ldrbmi lr, [r0, sp, lsr #18]! │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00c8f8cc │ │ │ │ addlt r4, r6, r4, lsr #24 │ │ │ │ @ instruction: 0x1e1e4924 │ │ │ │ @@ -47839,16 +47839,16 @@ │ │ │ │ movwcs r2, #4612 @ 0x1204 │ │ │ │ andcs pc, r0, sl, asr #17 │ │ │ │ andcs lr, r5, #236, 14 @ 0x3b00000 │ │ │ │ @ instruction: 0xf7d0e7f9 │ │ │ │ svclt 0x0000e99a │ │ │ │ umulleq sp, r5, ip, r6 │ │ │ │ @ instruction: 0x000011b8 │ │ │ │ - rsbseq r0, sl, ip, ror r6 │ │ │ │ - rsbseq r4, sl, r0, lsr sl │ │ │ │ + rsbseq r0, sl, r4, lsl #13 │ │ │ │ + rsbseq r4, sl, r8, lsr sl │ │ │ │ addeq sp, r5, ip, lsr r6 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ blhi fc8d4 │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ bleq fec7f758 │ │ │ │ @ instruction: 0xf2ad4a9a │ │ │ │ @@ -47985,15 +47985,15 @@ │ │ │ │ stmdami r6!, {r0, r1, r2, r3, r5, r8, r9, fp, ip, sp, lr, pc} │ │ │ │ ldrbtmi r9, [r8], #-2309 @ 0xfffff6fb │ │ │ │ blx ffaff59a │ │ │ │ ldrb r9, [r6, -r5, lsl #30] │ │ │ │ vhadd.s8 d25, d0, d5 │ │ │ │ stmdami r2!, {r1, r2, r4, r5, r7, r8, ip, sp} │ │ │ │ andcc r4, ip, r8, ror r4 │ │ │ │ - blx 87f5ae │ │ │ │ + blx 87f5ae │ │ │ │ stmdbls r5, {r5, fp, lr} │ │ │ │ @ instruction: 0xf7d64478 │ │ │ │ svcls 0x0005fbdb │ │ │ │ svcls 0x0005e747 │ │ │ │ ldmdami sp, {r0, r2, r6, r8, r9, sl, sp, lr, pc} │ │ │ │ @ instruction: 0xf04f4639 │ │ │ │ ldrbtmi r3, [r8], #-2047 @ 0xfffff801 │ │ │ │ @@ -48003,32 +48003,32 @@ │ │ │ │ @ instruction: 0xf7d64478 │ │ │ │ ldr pc, [r6, -r9, asr #23]! │ │ │ │ ldmda r4, {r4, r6, r7, r8, r9, sl, ip, sp, lr, pc}^ │ │ │ │ andhi pc, r0, pc, lsr #7 │ │ │ │ ... │ │ │ │ ldrdeq sp, [r5], ip │ │ │ │ @ instruction: 0x000011b8 │ │ │ │ - rsbseq r0, sl, r4, asr #11 │ │ │ │ - rsbseq r0, sl, lr, asr #12 │ │ │ │ - rsbseq r0, sl, r8, asr r5 │ │ │ │ - rsbseq r4, sl, ip, lsl #18 │ │ │ │ + rsbseq r0, sl, ip, asr #11 │ │ │ │ + rsbseq r0, sl, r6, asr r6 │ │ │ │ + rsbseq r0, sl, r0, ror #10 │ │ │ │ + rsbseq r4, sl, r4, lsl r9 │ │ │ │ addeq sp, r5, sl, lsl r5 │ │ │ │ - rsbseq r0, sl, sl, lsl r5 │ │ │ │ - rsbseq r4, sl, lr, asr #17 │ │ │ │ - rsbseq r7, lr, r0, lsl #11 │ │ │ │ - rsbseq r0, sl, r2, asr #8 │ │ │ │ - ldrshteq r4, [sl], #-118 @ 0xffffff8a │ │ │ │ - rsbseq r0, sl, r6, lsr #8 │ │ │ │ - ldrsbteq r4, [sl], #-122 @ 0xffffff86 │ │ │ │ - rsbseq r0, sl, sl, lsl #8 │ │ │ │ - ldrhteq r4, [sl], #-126 @ 0xffffff82 │ │ │ │ - rsbseq r0, sl, ip, ror #7 │ │ │ │ - rsbseq r4, sl, r0, lsr #15 │ │ │ │ - rsbseq r0, sl, sl, asr #7 │ │ │ │ - rsbseq r4, sl, ip, ror r7 │ │ │ │ + rsbseq r0, sl, r2, lsr #10 │ │ │ │ + ldrsbteq r4, [sl], #-134 @ 0xffffff7a │ │ │ │ + rsbseq r7, lr, r8, lsl #11 │ │ │ │ + rsbseq r0, sl, sl, asr #8 │ │ │ │ + ldrshteq r4, [sl], #-126 @ 0xffffff82 │ │ │ │ + rsbseq r0, sl, lr, lsr #8 │ │ │ │ + rsbseq r4, sl, r2, ror #15 │ │ │ │ + rsbseq r0, sl, r2, lsl r4 │ │ │ │ + rsbseq r4, sl, r6, asr #15 │ │ │ │ + ldrshteq r0, [sl], #-52 @ 0xffffffcc │ │ │ │ + rsbseq r4, sl, r8, lsr #15 │ │ │ │ + ldrsbteq r0, [sl], #-50 @ 0xffffffce │ │ │ │ + rsbseq r4, sl, r4, lsl #15 │ │ │ │ ldrbmi lr, [r0, sp, lsr #18]! │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e0f8cc │ │ │ │ ldrmi r6, [r9], sp, lsl #18 │ │ │ │ ldrdhi pc, [r0], -sp @ │ │ │ │ strmi r2, [r6], -r0, lsl #6 │ │ │ │ @@ -48078,18 +48078,18 @@ │ │ │ │ stmdami r8, {r3, r4, r6, r7, r8, r9, sl, sp, lr, pc} │ │ │ │ bicmi pc, r3, r0, asr #4 │ │ │ │ andcc r4, ip, r8, ror r4 │ │ │ │ blx 1b7f714 │ │ │ │ ldrbmi r4, [r1], -r5, lsl #16 │ │ │ │ @ instruction: 0xf7d64478 │ │ │ │ strb pc, [fp, r7, lsr #22] @ │ │ │ │ - @ instruction: 0x007a029e │ │ │ │ - rsbseq r4, sl, r2, asr r6 │ │ │ │ - rsbseq r0, sl, r4, lsl #5 │ │ │ │ - rsbseq r4, sl, r8, lsr r6 │ │ │ │ + rsbseq r0, sl, r6, lsr #5 │ │ │ │ + rsbseq r4, sl, sl, asr r6 │ │ │ │ + rsbseq r0, sl, ip, lsl #5 │ │ │ │ + rsbseq r4, sl, r0, asr #12 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00b8f8cc │ │ │ │ bmi 11d303c │ │ │ │ ldrmi fp, [pc], -r9, lsl #1 │ │ │ │ ldrbtmi r4, [sl], #-2885 @ 0xfffff4bb │ │ │ │ @@ -48160,18 +48160,18 @@ │ │ │ │ movwcs lr, #30671 @ 0x77cf │ │ │ │ andcc pc, r0, sl, asr #17 │ │ │ │ @ instruction: 0xf7cfe7ca │ │ │ │ svclt 0x0000ef18 │ │ │ │ addeq sp, r5, lr, lsl r2 │ │ │ │ @ instruction: 0x000011b8 │ │ │ │ addeq sp, r5, r6, ror r1 │ │ │ │ - rsbseq r0, sl, lr, ror r1 │ │ │ │ - rsbseq r4, sl, r2, lsr r5 │ │ │ │ - rsbseq r0, sl, r8, asr r1 │ │ │ │ - rsbseq r4, sl, ip, lsl #10 │ │ │ │ + rsbseq r0, sl, r6, lsl #3 │ │ │ │ + rsbseq r4, sl, sl, lsr r5 │ │ │ │ + rsbseq r0, sl, r0, ror #2 │ │ │ │ + rsbseq r4, sl, r4, lsl r5 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ bl feb98b28 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r5, r8, ror #31 │ │ │ │ ldrmi r4, [r1], -ip, lsl #13 │ │ │ │ blls 2931a0 >::_M_default_append(unsigned int)@@Base+0x105dc> │ │ │ │ @ instruction: 0xf8cd9301 │ │ │ │ @@ -48185,16 +48185,16 @@ │ │ │ │ andcc r4, ip, r8, ror r4 │ │ │ │ @ instruction: 0xf99af7d6 │ │ │ │ stmdbls r3, {r0, r2, fp, lr} │ │ │ │ @ instruction: 0xf7d64478 │ │ │ │ blls 1402c0 │ │ │ │ andlt r4, r5, r8, lsl r6 │ │ │ │ svclt 0x0000bd00 │ │ │ │ - rsbseq r0, sl, r0, ror #1 │ │ │ │ - @ instruction: 0x007a4494 │ │ │ │ + rsbseq r0, sl, r8, ror #1 │ │ │ │ + @ instruction: 0x007a449c │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ bl feb98b84 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r4, r8, ror #31 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ strls r9, [r1], #-3080 @ 0xfffff3f8 │ │ │ │ andgt pc, r0, sp, asr #17 │ │ │ │ @@ -48207,16 +48207,16 @@ │ │ │ │ andcc r4, ip, r8, ror r4 │ │ │ │ @ instruction: 0xf96ef7d6 │ │ │ │ stmdbls r3, {r0, r2, fp, lr} │ │ │ │ @ instruction: 0xf7d64478 │ │ │ │ blls 140268 │ │ │ │ andlt r4, r4, r8, lsl r6 │ │ │ │ svclt 0x0000bd10 │ │ │ │ - rsbseq r0, sl, r8, lsl #1 │ │ │ │ - rsbseq r4, sl, ip, lsr r4 │ │ │ │ + @ instruction: 0x007a0090 │ │ │ │ + rsbseq r4, sl, r4, asr #8 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00c0f8cc │ │ │ │ addlt r4, r7, sl, lsr #24 │ │ │ │ ldrbtmi r4, [ip], #-2858 @ 0xfffff4d6 │ │ │ │ ldrdge pc, [r8], #-141 @ 0xffffff73 │ │ │ │ @@ -48259,16 +48259,16 @@ │ │ │ │ ldrbtmi r4, [r8], #-1569 @ 0xfffff9df │ │ │ │ @ instruction: 0xf9c6f7d6 │ │ │ │ @ instruction: 0xf7cfe7e3 │ │ │ │ svclt 0x0000ee52 │ │ │ │ addeq sp, r5, r6, lsr #32 │ │ │ │ @ instruction: 0x000011b8 │ │ │ │ @ instruction: 0x0085cfba │ │ │ │ - rsbseq pc, r9, r2, asr #31 │ │ │ │ - rsbseq r4, sl, r6, ror r3 │ │ │ │ + rsbseq pc, r9, sl, asr #31 │ │ │ │ + rsbseq r4, sl, lr, ror r3 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00c0f8cc │ │ │ │ addlt r4, r7, r8, lsr #24 │ │ │ │ ldrbtmi r4, [ip], #-2856 @ 0xfffff4d8 │ │ │ │ blvc 47c234 │ │ │ │ @@ -48309,16 +48309,16 @@ │ │ │ │ ldrbtmi r4, [r8], #-1569 @ 0xfffff9df │ │ │ │ @ instruction: 0xf962f7d6 │ │ │ │ @ instruction: 0xf7cfe7e3 │ │ │ │ svclt 0x0000edee │ │ │ │ addeq ip, r5, r6, asr pc │ │ │ │ @ instruction: 0x000011b8 │ │ │ │ strdeq ip, [r5], r2 │ │ │ │ - ldrshteq pc, [r9], #-234 @ 0xffffff16 @ │ │ │ │ - rsbseq r4, sl, lr, lsr #5 │ │ │ │ + rsbseq pc, r9, r2, lsl #30 │ │ │ │ + ldrhteq r4, [sl], #-38 @ 0xffffffda │ │ │ │ mvnsmi lr, sp, lsr #18 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ bleq ff27feac │ │ │ │ ldrmi r6, [r6], -ip, lsl #18 │ │ │ │ @ instruction: 0x460d4a74 │ │ │ │ @ instruction: 0xf5ad4b74 │ │ │ │ @@ -48435,27 +48435,27 @@ │ │ │ │ ldr r9, [r4, -r5, lsl #22]! │ │ │ │ ldcl 7, cr15, [r4], #828 @ 0x33c │ │ │ │ andhi pc, r0, pc, lsr #7 │ │ │ │ ... │ │ │ │ addeq ip, r5, r6, lsl #29 │ │ │ │ @ instruction: 0x000011b8 │ │ │ │ addeq ip, r5, lr, asr lr │ │ │ │ - rsbseq pc, r9, lr, lsr lr @ │ │ │ │ - ldrshteq r4, [sl], #-18 @ 0xffffffee │ │ │ │ - rsbseq pc, r9, r2, lsl lr @ │ │ │ │ - rsbseq r4, sl, r6, asr #3 │ │ │ │ - rsbseq pc, r9, r6, lsl #29 │ │ │ │ - rsbseq pc, r9, r4, lsr #27 │ │ │ │ - rsbseq r4, sl, r8, asr r1 │ │ │ │ - rsbseq pc, r9, r6, asr sp @ │ │ │ │ - rsbseq r4, sl, sl, lsl #2 │ │ │ │ - rsbseq pc, r9, r8, lsr #26 │ │ │ │ - ldrsbteq r4, [sl], #-12 │ │ │ │ - rsbseq pc, r9, sl, lsl #26 │ │ │ │ - ldrhteq r4, [sl], #-14 │ │ │ │ + rsbseq pc, r9, r6, asr #28 │ │ │ │ + ldrshteq r4, [sl], #-26 @ 0xffffffe6 │ │ │ │ + rsbseq pc, r9, sl, lsl lr @ │ │ │ │ + rsbseq r4, sl, lr, asr #3 │ │ │ │ + rsbseq pc, r9, lr, lsl #29 │ │ │ │ + rsbseq pc, r9, ip, lsr #27 │ │ │ │ + rsbseq r4, sl, r0, ror #2 │ │ │ │ + rsbseq pc, r9, lr, asr sp @ │ │ │ │ + rsbseq r4, sl, r2, lsl r1 │ │ │ │ + rsbseq pc, r9, r0, lsr sp @ │ │ │ │ + rsbseq r4, sl, r4, ror #1 │ │ │ │ + rsbseq pc, r9, r2, lsl sp @ │ │ │ │ + rsbseq r4, sl, r6, asr #1 │ │ │ │ mvnsmi lr, sp, lsr #18 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e0f8cc │ │ │ │ strcs fp, [r0], #-130 @ 0xffffff7e │ │ │ │ mcrls 14, 0, r1, cr8, cr15, {0} │ │ │ │ stcle 0, cr6, [pc, #-208] @ 41ce0 │ │ │ │ @@ -48475,16 +48475,16 @@ │ │ │ │ @ instruction: 0xf7d5300c │ │ │ │ stmdami r6, {r0, r2, r4, r6, r8, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ ldrbtmi r9, [r8], #-2305 @ 0xfffff6ff │ │ │ │ @ instruction: 0xf810f7d6 │ │ │ │ ldrmi r9, [r0], -r1, lsl #20 │ │ │ │ pop {r1, ip, sp, pc} │ │ │ │ svclt 0x000081f0 │ │ │ │ - rsbseq pc, r9, r6, asr ip @ │ │ │ │ - rsbseq r4, sl, sl │ │ │ │ + rsbseq pc, r9, lr, asr ip @ │ │ │ │ + rsbseq r4, sl, r2, lsl r0 │ │ │ │ mvnsmi lr, #737280 @ 0xb4000 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d0f8cc │ │ │ │ strmi r4, [pc], -lr, lsr #25 │ │ │ │ ldrmi fp, [r1], r5, lsl #1 │ │ │ │ @ instruction: 0x461d447c │ │ │ │ @@ -48656,37 +48656,37 @@ │ │ │ │ vtst.8 d20, d0, d11 │ │ │ │ ldrbtmi r1, [r8], #-441 @ 0xfffffe47 │ │ │ │ @ instruction: 0xf7d5300c │ │ │ │ ldmdami r9, {r0, r1, r2, r5, r6, r7, r8, sl, fp, ip, sp, lr, pc} │ │ │ │ mvnscc pc, pc, asr #32 │ │ │ │ @ instruction: 0xf7d54478 │ │ │ │ strb pc, [lr, r1, lsr #29]! @ │ │ │ │ - rsbseq pc, r9, r0, lsl #24 │ │ │ │ - rsbseq pc, r9, r4, ror #22 │ │ │ │ - rsbseq r3, sl, r8, lsl pc │ │ │ │ - ldrshteq pc, [r9], #-170 @ 0xffffff56 @ │ │ │ │ - rsbseq r3, sl, lr, lsr #29 │ │ │ │ - ldrhteq pc, [r9], #-164 @ 0xffffff5c @ │ │ │ │ - rsbseq r3, sl, r8, ror #28 │ │ │ │ - @ instruction: 0x0079fa9a │ │ │ │ - rsbseq r3, sl, lr, asr #28 │ │ │ │ - rsbseq pc, r9, sl, ror sl @ │ │ │ │ - rsbseq r3, sl, lr, lsr #28 │ │ │ │ - rsbseq pc, r9, r0, ror #20 │ │ │ │ - rsbseq r3, sl, r4, lsl lr │ │ │ │ - rsbseq pc, r9, r4, ror #19 │ │ │ │ - @ instruction: 0x007a3d98 │ │ │ │ - rsbseq pc, r9, ip, asr #19 │ │ │ │ - rsbseq r3, sl, r0, lsl #27 │ │ │ │ - ldrhteq pc, [r9], #-146 @ 0xffffff6e @ │ │ │ │ - rsbseq r3, sl, r6, ror #26 │ │ │ │ - @ instruction: 0x0079f99a │ │ │ │ - rsbseq r3, sl, ip, asr #26 │ │ │ │ - rsbseq pc, r9, sl, ror r9 @ │ │ │ │ - rsbseq r3, sl, ip, lsr #26 │ │ │ │ + rsbseq pc, r9, r8, lsl #24 │ │ │ │ + rsbseq pc, r9, ip, ror #22 │ │ │ │ + rsbseq r3, sl, r0, lsr #30 │ │ │ │ + rsbseq pc, r9, r2, lsl #22 │ │ │ │ + ldrhteq r3, [sl], #-230 @ 0xffffff1a │ │ │ │ + ldrhteq pc, [r9], #-172 @ 0xffffff54 @ │ │ │ │ + rsbseq r3, sl, r0, ror lr │ │ │ │ + rsbseq pc, r9, r2, lsr #21 │ │ │ │ + rsbseq r3, sl, r6, asr lr │ │ │ │ + rsbseq pc, r9, r2, lsl #21 │ │ │ │ + rsbseq r3, sl, r6, lsr lr │ │ │ │ + rsbseq pc, r9, r8, ror #20 │ │ │ │ + rsbseq r3, sl, ip, lsl lr │ │ │ │ + rsbseq pc, r9, ip, ror #19 │ │ │ │ + rsbseq r3, sl, r0, lsr #27 │ │ │ │ + ldrsbteq pc, [r9], #-148 @ 0xffffff6c @ │ │ │ │ + rsbseq r3, sl, r8, lsl #27 │ │ │ │ + ldrhteq pc, [r9], #-154 @ 0xffffff66 @ │ │ │ │ + rsbseq r3, sl, lr, ror #26 │ │ │ │ + rsbseq pc, r9, r2, lsr #19 │ │ │ │ + rsbseq r3, sl, r4, asr sp │ │ │ │ + rsbseq pc, r9, r2, lsl #19 │ │ │ │ + rsbseq r3, sl, r4, lsr sp │ │ │ │ mvnsmi lr, sp, lsr #18 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00b0f8cc │ │ │ │ bmi ed3998 │ │ │ │ blmi ed3ba8 │ │ │ │ addlt r4, lr, sl, ror r4 │ │ │ │ @@ -48744,19 +48744,19 @@ │ │ │ │ stmdami sl, {r0, r2, r3, r4, r5, r8, sl, fp, ip, sp, lr, pc} │ │ │ │ ldrbtmi r4, [r8], #-1569 @ 0xfffff9df │ │ │ │ ldc2l 7, cr15, [r8, #852]! @ 0x354 │ │ │ │ @ instruction: 0xf7cfe7b8 │ │ │ │ svclt 0x0000ea84 │ │ │ │ addeq ip, r5, r8, asr #17 │ │ │ │ @ instruction: 0x000011b8 │ │ │ │ - ldrhteq pc, [r9], #-130 @ 0xffffff7e @ │ │ │ │ - rsbseq r3, sl, r6, ror #24 │ │ │ │ + ldrhteq pc, [r9], #-138 @ 0xffffff76 @ │ │ │ │ + rsbseq r3, sl, lr, ror #24 │ │ │ │ addeq ip, r5, r4, ror r8 │ │ │ │ - rsbseq pc, r9, r6, lsr #16 │ │ │ │ - ldrsbteq r3, [sl], #-186 @ 0xffffff46 │ │ │ │ + rsbseq pc, r9, lr, lsr #16 │ │ │ │ + rsbseq r3, sl, r2, ror #23 │ │ │ │ mvnsmi lr, sp, lsr #18 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ blhi fd708 │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d8f8cc │ │ │ │ strmi fp, [r6], -r2, lsl #1 │ │ │ │ stmdbls sl, {r4, r8, fp, sp, lr} │ │ │ │ @@ -48861,28 +48861,28 @@ │ │ │ │ ldrbtmi r0, [r8], #-1032 @ 0xfffffbf8 │ │ │ │ @ instruction: 0xf7d5300c │ │ │ │ bls c1534 │ │ │ │ stmdbls sl, {r4, fp, lr} │ │ │ │ ldrbtmi r6, [r8], #-2194 @ 0xfffff76e │ │ │ │ stc2 7, cr15, [r8, #-852] @ 0xfffffcac │ │ │ │ svclt 0x0000e783 │ │ │ │ - rsbseq pc, r9, ip, lsr r7 @ │ │ │ │ - ldrshteq r3, [sl], #-160 @ 0xffffff60 │ │ │ │ - rsbseq pc, r9, r4, lsr #14 │ │ │ │ - ldrsbteq r3, [sl], #-168 @ 0xffffff58 │ │ │ │ - rsbseq pc, r9, r6, asr #13 │ │ │ │ - rsbseq r3, sl, sl, ror sl │ │ │ │ - @ instruction: 0x0079f69e │ │ │ │ - rsbseq r3, sl, r2, asr sl │ │ │ │ - rsbseq pc, r9, r4, lsl #13 │ │ │ │ - rsbseq r3, sl, r8, lsr sl │ │ │ │ - rsbseq pc, r9, sl, ror #12 │ │ │ │ - rsbseq r3, sl, lr, lsl sl │ │ │ │ - rsbseq pc, r9, sl, asr #12 │ │ │ │ - ldrsbteq pc, [r9], #-110 @ 0xffffff92 @ │ │ │ │ + rsbseq pc, r9, r4, asr #14 │ │ │ │ + ldrshteq r3, [sl], #-168 @ 0xffffff58 │ │ │ │ + rsbseq pc, r9, ip, lsr #14 │ │ │ │ + rsbseq r3, sl, r0, ror #21 │ │ │ │ + rsbseq pc, r9, lr, asr #13 │ │ │ │ + rsbseq r3, sl, r2, lsl #21 │ │ │ │ + rsbseq pc, r9, r6, lsr #13 │ │ │ │ + rsbseq r3, sl, sl, asr sl │ │ │ │ + rsbseq pc, r9, ip, lsl #13 │ │ │ │ + rsbseq r3, sl, r0, asr #20 │ │ │ │ + rsbseq pc, r9, r2, ror r6 @ │ │ │ │ + rsbseq r3, sl, r6, lsr #20 │ │ │ │ + rsbseq pc, r9, r2, asr r6 @ │ │ │ │ + rsbseq pc, r9, r6, ror #13 │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl feb99648 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ stmdavs r3, {r5, r6, r7, r8, r9, sl, fp}^ │ │ │ │ strmi fp, [r4], -r3, lsl #1 │ │ │ │ ldrmi r4, [r6], -sp, lsl #12 │ │ │ │ blcs 29c4c8 >::_M_default_append(unsigned int)@@Base+0x19904> │ │ │ │ @@ -48935,22 +48935,22 @@ │ │ │ │ stmdami ip, {r1, r2, r5, r6, r7, r8, lr} │ │ │ │ andcc r4, ip, r8, ror r4 │ │ │ │ blx fef00476 │ │ │ │ stmdbls r1, {r1, r3, fp, lr} │ │ │ │ @ instruction: 0xf7d54478 │ │ │ │ blls c1700 │ │ │ │ svclt 0x0000e79f │ │ │ │ - @ instruction: 0x0079f59e │ │ │ │ - rsbseq r3, sl, r2, asr r9 │ │ │ │ - rsbseq pc, r9, r0, lsl #11 │ │ │ │ - rsbseq r3, sl, r4, lsr r9 │ │ │ │ - rsbseq pc, r9, lr, lsr r5 @ │ │ │ │ - ldrshteq r3, [sl], #-130 @ 0xffffff7e │ │ │ │ - rsbseq pc, r9, r0, lsr #10 │ │ │ │ - ldrsbteq r3, [sl], #-132 @ 0xffffff7c │ │ │ │ + rsbseq pc, r9, r6, lsr #11 │ │ │ │ + rsbseq r3, sl, sl, asr r9 │ │ │ │ + rsbseq pc, r9, r8, lsl #11 │ │ │ │ + rsbseq r3, sl, ip, lsr r9 │ │ │ │ + rsbseq pc, r9, r6, asr #10 │ │ │ │ + ldrshteq r3, [sl], #-138 @ 0xffffff76 │ │ │ │ + rsbseq pc, r9, r8, lsr #10 │ │ │ │ + ldrsbteq r3, [sl], #-140 @ 0xffffff74 │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl feb99758 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ stmdavs r3, {r5, r6, r7, r8, r9, sl, fp}^ │ │ │ │ strmi fp, [r5], -r3, lsl #1 │ │ │ │ ldmdavs fp, {r0, r1, r2, r3, r9, sl, lr} │ │ │ │ andle r2, r2, r9, lsl #22 │ │ │ │ @@ -49007,22 +49007,22 @@ │ │ │ │ stmdami ip, {r0, r2, r8, ip, lr} │ │ │ │ andcc r4, ip, r8, ror r4 │ │ │ │ blx b00596 │ │ │ │ stmdbls r1, {r1, r3, fp, lr} │ │ │ │ @ instruction: 0xf7d54478 │ │ │ │ blls c15e0 │ │ │ │ svclt 0x0000e796 │ │ │ │ - rsbseq pc, r9, lr, ror #8 │ │ │ │ - rsbseq r3, sl, r2, lsr #16 │ │ │ │ - rsbseq pc, r9, r0, asr r4 @ │ │ │ │ - rsbseq r3, sl, r4, lsl #16 │ │ │ │ - rsbseq pc, r9, lr, lsl r4 @ │ │ │ │ - ldrsbteq r3, [sl], #-114 @ 0xffffff8e │ │ │ │ - rsbseq pc, r9, r0, lsl #8 │ │ │ │ - ldrhteq r3, [sl], #-116 @ 0xffffff8c │ │ │ │ + rsbseq pc, r9, r6, ror r4 @ │ │ │ │ + rsbseq r3, sl, sl, lsr #16 │ │ │ │ + rsbseq pc, r9, r8, asr r4 @ │ │ │ │ + rsbseq r3, sl, ip, lsl #16 │ │ │ │ + rsbseq pc, r9, r6, lsr #8 │ │ │ │ + ldrsbteq r3, [sl], #-122 @ 0xffffff86 │ │ │ │ + rsbseq pc, r9, r8, lsl #8 │ │ │ │ + ldrhteq r3, [sl], #-124 @ 0xffffff84 │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl feb99878 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldmdbvs r6, {r5, r6, r7, r8, r9, sl, fp} │ │ │ │ addlt r4, r3, sp, lsl r6 │ │ │ │ strtmi r2, [r9], -r1, lsl #6 │ │ │ │ ldmdavs r2!, {r0, r1, r2, r9, sl, lr}^ │ │ │ │ @@ -49058,22 +49058,22 @@ │ │ │ │ ldrbtmi r4, [r8], #-1569 @ 0xfffff9df │ │ │ │ blx fe20065e │ │ │ │ bmi 33c650 >::_M_default_append(unsigned int)@@Base+0xb9a8c> │ │ │ │ @ instruction: 0x46294638 │ │ │ │ @ instruction: 0xf0e3447a │ │ │ │ @ instruction: 0x4620f01f │ │ │ │ ldcllt 0, cr11, [r0, #12]! │ │ │ │ - @ instruction: 0x0079f39c │ │ │ │ - rsbseq r3, sl, r0, asr r7 │ │ │ │ - rsbseq pc, r9, r4, lsl #7 │ │ │ │ - rsbseq r3, sl, r8, lsr r7 │ │ │ │ - rsbseq pc, r9, r6, asr #8 │ │ │ │ - rsbseq pc, r9, r2, asr #6 │ │ │ │ - ldrshteq r3, [sl], #-102 @ 0xffffff9a │ │ │ │ - rsbseq sl, r9, r4, asr r6 │ │ │ │ + rsbseq pc, r9, r4, lsr #7 │ │ │ │ + rsbseq r3, sl, r8, asr r7 │ │ │ │ + rsbseq pc, r9, ip, lsl #7 │ │ │ │ + rsbseq r3, sl, r0, asr #14 │ │ │ │ + rsbseq pc, r9, lr, asr #8 │ │ │ │ + rsbseq pc, r9, sl, asr #6 │ │ │ │ + ldrshteq r3, [sl], #-110 @ 0xffffff92 │ │ │ │ + rsbseq sl, r9, ip, asr r6 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ blhi fdbfc │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ bleq 1c80a80 │ │ │ │ stclmi 2, cr15, [r4, #-692]! @ 0xfffffd4c │ │ │ │ bmi fe093fa8 │ │ │ │ @@ -49204,18 +49204,18 @@ │ │ │ │ blx 19808a0 │ │ │ │ ldr r9, [r4, -ip, lsl #22] │ │ │ │ andhi pc, r0, pc, lsr #7 │ │ │ │ ... │ │ │ │ @ instruction: 0x0085c2b2 │ │ │ │ @ instruction: 0x000011b8 │ │ │ │ umulleq ip, r5, r2, r2 │ │ │ │ - rsbseq pc, r9, r4, ror r2 @ │ │ │ │ - rsbseq r6, lr, sl, ror #5 │ │ │ │ - ldrshteq pc, [r9], #-14 @ │ │ │ │ - ldrhteq r3, [sl], #-66 @ 0xffffffbe │ │ │ │ + rsbseq pc, r9, ip, ror r2 @ │ │ │ │ + ldrshteq r6, [lr], #-34 @ 0xffffffde │ │ │ │ + rsbseq pc, r9, r6, lsl #2 │ │ │ │ + ldrhteq r3, [sl], #-74 @ 0xffffffb6 │ │ │ │ cdpmi 6, 15, cr4, cr4, cr8, {1} │ │ │ │ pldw [ip, #-226] @ 0xffffff1e │ │ │ │ ldmdbls r5, {r0, r2, r3, r8, r9, fp, ip, pc} │ │ │ │ mrrcne 4, 7, r4, sl, cr14 │ │ │ │ movwcs r9, #17920 @ 0x4600 │ │ │ │ strbvc pc, [r6, -r0, asr #12]! @ │ │ │ │ andls r9, ip, #262144 @ 0x40000 │ │ │ │ @@ -49452,40 +49452,40 @@ │ │ │ │ ldrbtmi r4, [r8], #-2079 @ 0xfffff7e1 │ │ │ │ @ instruction: 0xf7d4300c │ │ │ │ ldmdami lr, {r0, r1, r2, r3, r5, r7, r8, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ ldrbtmi r9, [r8], #-2316 @ 0xfffff6f4 │ │ │ │ @ instruction: 0xf86af7d5 │ │ │ │ ldr r9, [sl, #-2828] @ 0xfffff4f4 │ │ │ │ ... │ │ │ │ - @ instruction: 0x0079f09c │ │ │ │ - ldrhteq pc, [r9], #-8 @ │ │ │ │ - ldrsbteq lr, [r9], #-240 @ 0xffffff10 │ │ │ │ - rsbseq lr, r9, r0, asr #28 │ │ │ │ - rsbseq lr, r9, r0, lsr lr │ │ │ │ - rsbseq r3, sl, r4, ror #3 │ │ │ │ - rsbseq lr, r9, r2, lsl lr │ │ │ │ - rsbseq r3, sl, r6, asr #3 │ │ │ │ - ldrshteq lr, [r9], #-216 @ 0xffffff28 │ │ │ │ - rsbseq r3, sl, sl, lsr #3 │ │ │ │ - ldrsbteq lr, [r9], #-218 @ 0xffffff26 │ │ │ │ - rsbseq r3, sl, ip, lsl #3 │ │ │ │ - ldrhteq lr, [r9], #-220 @ 0xffffff24 │ │ │ │ - rsbseq r3, sl, r0, ror r1 │ │ │ │ - rsbseq lr, r9, r2, lsr #27 │ │ │ │ - rsbseq r3, sl, r4, asr r1 │ │ │ │ - rsbseq lr, r9, r2, lsl #27 │ │ │ │ - rsbseq r3, sl, r4, lsr r1 │ │ │ │ - rsbseq lr, r9, r4, ror #26 │ │ │ │ - rsbseq r3, sl, r8, lsl r1 │ │ │ │ - rsbseq lr, r9, r6, asr #26 │ │ │ │ - ldrshteq r3, [sl], #-10 │ │ │ │ - rsbseq lr, r9, r8, lsr #26 │ │ │ │ - ldrsbteq r3, [sl], #-12 │ │ │ │ - rsbseq lr, r9, sl, lsl #26 │ │ │ │ - ldrhteq r3, [sl], #-14 │ │ │ │ + rsbseq pc, r9, r4, lsr #1 │ │ │ │ + rsbseq pc, r9, r0, asr #1 │ │ │ │ + ldrsbteq lr, [r9], #-248 @ 0xffffff08 │ │ │ │ + rsbseq lr, r9, r8, asr #28 │ │ │ │ + rsbseq lr, r9, r8, lsr lr │ │ │ │ + rsbseq r3, sl, ip, ror #3 │ │ │ │ + rsbseq lr, r9, sl, lsl lr │ │ │ │ + rsbseq r3, sl, lr, asr #3 │ │ │ │ + rsbseq lr, r9, r0, lsl #28 │ │ │ │ + ldrhteq r3, [sl], #-18 @ 0xffffffee │ │ │ │ + rsbseq lr, r9, r2, ror #27 │ │ │ │ + @ instruction: 0x007a3194 │ │ │ │ + rsbseq lr, r9, r4, asr #27 │ │ │ │ + rsbseq r3, sl, r8, ror r1 │ │ │ │ + rsbseq lr, r9, sl, lsr #27 │ │ │ │ + rsbseq r3, sl, ip, asr r1 │ │ │ │ + rsbseq lr, r9, sl, lsl #27 │ │ │ │ + rsbseq r3, sl, ip, lsr r1 │ │ │ │ + rsbseq lr, r9, ip, ror #26 │ │ │ │ + rsbseq r3, sl, r0, lsr #2 │ │ │ │ + rsbseq lr, r9, lr, asr #26 │ │ │ │ + rsbseq r3, sl, r2, lsl #2 │ │ │ │ + rsbseq lr, r9, r0, lsr sp │ │ │ │ + rsbseq r3, sl, r4, ror #1 │ │ │ │ + rsbseq lr, r9, r2, lsl sp │ │ │ │ + rsbseq r3, sl, r6, asr #1 │ │ │ │ vst4.8 {d25-d28}, [pc], ip │ │ │ │ stmdami lr, {r3, r4, r5, r6, r8, sp, lr} │ │ │ │ andcc r4, ip, r8, ror r4 │ │ │ │ @ instruction: 0xff68f7d4 │ │ │ │ stmdbls ip, {r2, r3, fp, lr} │ │ │ │ @ instruction: 0xf7d54478 │ │ │ │ blls 380e5c │ │ │ │ @@ -49494,18 +49494,18 @@ │ │ │ │ ldrbtmi r4, [r8], #-2056 @ 0xfffff7f8 │ │ │ │ @ instruction: 0xf7d4300c │ │ │ │ stmdami r7, {r0, r3, r4, r6, r8, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ ldrbtmi r9, [r8], #-2316 @ 0xfffff6f4 │ │ │ │ @ instruction: 0xf814f7d5 │ │ │ │ strb r9, [r4], #2828 @ 0xb0c │ │ │ │ ldc 7, cr15, [lr], {206} @ 0xce │ │ │ │ - rsbseq lr, r9, ip, ror ip │ │ │ │ - rsbseq r3, sl, r0, lsr r0 │ │ │ │ - rsbseq lr, r9, lr, asr ip │ │ │ │ - rsbseq r3, sl, r2, lsl r0 │ │ │ │ + rsbseq lr, r9, r4, lsl #25 │ │ │ │ + rsbseq r3, sl, r8, lsr r0 │ │ │ │ + rsbseq lr, r9, r6, ror #24 │ │ │ │ + rsbseq r3, sl, sl, lsl r0 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ bl feb9a00c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strdlt r0, [r3], r0 @ │ │ │ │ ldmdbvs r3, {r3, r4, r9, sl, lr} │ │ │ │ ldmdbvs sl, {r2, r8, fp, ip, pc}^ │ │ │ │ svclt 0x00a8428a │ │ │ │ @@ -49544,15 +49544,15 @@ │ │ │ │ subsmi r9, sl, r3, lsl #22 │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ andcs sp, r1, r2, lsl #2 │ │ │ │ ldclt 0, cr11, [r0, #-20]! @ 0xffffffec │ │ │ │ ldc 7, cr15, [lr], #-824 @ 0xfffffcc8 │ │ │ │ addeq fp, r5, lr, lsr #23 │ │ │ │ @ instruction: 0x000011b8 │ │ │ │ - @ instruction: 0x0079eb9c │ │ │ │ + rsbseq lr, r9, r4, lsr #23 │ │ │ │ addeq fp, r5, r6, ror fp │ │ │ │ mvnsmi lr, sp, lsr #18 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00b8f8cc │ │ │ │ addlt r4, ip, r3, lsr #19 │ │ │ │ ldrbtmi r4, [r9], #-2979 @ 0xfffff45d │ │ │ │ @@ -49716,32 +49716,32 @@ │ │ │ │ mcr2 7, 3, pc, cr0, cr4, {6} @ │ │ │ │ str r9, [r7, -r5, lsl #22] │ │ │ │ andhi pc, r0, pc, lsr #7 │ │ │ │ ... │ │ │ │ addeq fp, r5, r6, lsr fp │ │ │ │ @ instruction: 0x000011b8 │ │ │ │ addeq fp, r5, ip, lsl fp │ │ │ │ - rsbseq lr, r9, r4, ror #21 │ │ │ │ - @ instruction: 0x007a2e98 │ │ │ │ - rsbseq lr, r9, r8, asr #21 │ │ │ │ - rsbseq r2, sl, ip, ror lr │ │ │ │ - rsbseq lr, r9, r4, ror #20 │ │ │ │ - rsbseq lr, r9, r0, lsr sl │ │ │ │ - rsbseq r2, sl, r4, ror #27 │ │ │ │ - ldrshteq lr, [r9], #-152 @ 0xffffff68 │ │ │ │ - rsbseq r2, sl, ip, lsr #27 │ │ │ │ - rsbseq lr, r9, lr, lsr #19 │ │ │ │ - rsbseq r2, sl, r2, ror #26 │ │ │ │ - rsbseq lr, r9, r2, asr r9 │ │ │ │ - rsbseq r2, sl, r6, lsl #26 │ │ │ │ - rsbseq lr, r9, r6, lsr r9 │ │ │ │ - rsbseq r2, sl, r8, ror #25 │ │ │ │ - ldrshteq lr, [r9], #-130 @ 0xffffff7e │ │ │ │ - ldrshteq lr, [r9], #-134 @ 0xffffff7a │ │ │ │ - rsbseq r2, sl, sl, lsr #25 │ │ │ │ + rsbseq lr, r9, ip, ror #21 │ │ │ │ + rsbseq r2, sl, r0, lsr #29 │ │ │ │ + ldrsbteq lr, [r9], #-160 @ 0xffffff60 │ │ │ │ + rsbseq r2, sl, r4, lsl #29 │ │ │ │ + rsbseq lr, r9, ip, ror #20 │ │ │ │ + rsbseq lr, r9, r8, lsr sl │ │ │ │ + rsbseq r2, sl, ip, ror #27 │ │ │ │ + rsbseq lr, r9, r0, lsl #20 │ │ │ │ + ldrhteq r2, [sl], #-212 @ 0xffffff2c │ │ │ │ + ldrhteq lr, [r9], #-150 @ 0xffffff6a │ │ │ │ + rsbseq r2, sl, sl, ror #26 │ │ │ │ + rsbseq lr, r9, sl, asr r9 │ │ │ │ + rsbseq r2, sl, lr, lsl #26 │ │ │ │ + rsbseq lr, r9, lr, lsr r9 │ │ │ │ + ldrshteq r2, [sl], #-192 @ 0xffffff40 │ │ │ │ + ldrshteq lr, [r9], #-138 @ 0xffffff76 │ │ │ │ + ldrshteq lr, [r9], #-142 @ 0xffffff72 │ │ │ │ + ldrhteq r2, [sl], #-194 @ 0xffffff3e │ │ │ │ ldmdavs fp, {r0, r1, r6, fp, sp, lr} │ │ │ │ andle r2, r2, r9, lsl #22 │ │ │ │ ldrmi r2, [r8], -r1, lsl #6 │ │ │ │ ldmdbvs r3, {r4, r5, r6, r8, r9, sl, lr} │ │ │ │ stmdbcs r0, {r0, r3, r4, r8, fp, sp, lr} │ │ │ │ strlt sp, [r0, #-248] @ 0xffffff08 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @@ -49755,16 +49755,16 @@ │ │ │ │ cmppcs r7, r1, asr #4 @ p-variant is OBSOLETE │ │ │ │ ldrbtmi r4, [r8], #-2053 @ 0xfffff7fb │ │ │ │ @ instruction: 0xf7d4300c │ │ │ │ stmdami r4, {r0, r1, r3, r6, r8, sl, fp, ip, sp, lr, pc} │ │ │ │ ldrbtmi r9, [r8], #-2305 @ 0xfffff6ff │ │ │ │ mcr2 7, 0, pc, cr6, cr4, {6} @ │ │ │ │ strb r9, [sp, r1, lsl #22]! │ │ │ │ - rsbseq lr, r9, r2, asr #16 │ │ │ │ - ldrshteq r2, [sl], #-182 @ 0xffffff4a │ │ │ │ + rsbseq lr, r9, sl, asr #16 │ │ │ │ + ldrshteq r2, [sl], #-190 @ 0xffffff42 │ │ │ │ mvnsmi lr, #737280 @ 0xb4000 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d0f8cc │ │ │ │ ldmdbvs r6, {r0, r2, r7, ip, sp, pc} │ │ │ │ pkhbtmi r4, r0, pc, lsl #12 @ │ │ │ │ ldmib sp, {r1, r3, r4, r5, r9, sl, lr}^ │ │ │ │ @@ -49797,18 +49797,18 @@ │ │ │ │ ldrbtmi r2, [r8], #-304 @ 0xfffffed0 │ │ │ │ @ instruction: 0xf7d4300c │ │ │ │ stmdami r7, {r0, r3, r4, r5, r6, r7, sl, fp, ip, sp, lr, pc} │ │ │ │ ldrbtmi r4, [r8], #-1609 @ 0xfffff9b7 │ │ │ │ ldc2 7, cr15, [r4, #848]! @ 0x350 │ │ │ │ andlt r4, r5, r8, asr #12 │ │ │ │ mvnshi lr, #12386304 @ 0xbd0000 │ │ │ │ - rsbseq lr, r9, r2, asr #15 │ │ │ │ - rsbseq r2, sl, r6, ror fp │ │ │ │ - @ instruction: 0x0079e79e │ │ │ │ - rsbseq r2, sl, r2, asr fp │ │ │ │ + rsbseq lr, r9, sl, asr #15 │ │ │ │ + rsbseq r2, sl, lr, ror fp │ │ │ │ + rsbseq lr, r9, r6, lsr #15 │ │ │ │ + rsbseq r2, sl, sl, asr fp │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl feb9a4cc │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldmdbmi sl!, {r4, r6, r7, r8, r9, sl, fp} │ │ │ │ bmi eef4f4 │ │ │ │ ldrbtmi r4, [r9], #-1540 @ 0xfffff9fc │ │ │ │ ldrbtmi r4, [fp], #-2873 @ 0xfffff4c7 │ │ │ │ @@ -49948,19 +49948,19 @@ │ │ │ │ andcc r4, ip, r8, ror r4 │ │ │ │ blx ff38144e │ │ │ │ stmdbls r3, {r3, fp, lr} │ │ │ │ @ instruction: 0xf7d44478 │ │ │ │ blls 142724 │ │ │ │ andlt r4, r4, r8, lsl r6 │ │ │ │ svclt 0x0000bd70 │ │ │ │ - rsbseq lr, r9, r6, lsr #11 │ │ │ │ - rsbseq r2, sl, sl, asr r9 │ │ │ │ - rsbseq lr, r9, lr, asr r5 │ │ │ │ - rsbseq lr, r9, r4, asr #10 │ │ │ │ - ldrshteq r2, [sl], #-136 @ 0xffffff78 │ │ │ │ + rsbseq lr, r9, lr, lsr #11 │ │ │ │ + rsbseq r2, sl, r2, ror #18 │ │ │ │ + rsbseq lr, r9, r6, ror #10 │ │ │ │ + rsbseq lr, r9, ip, asr #10 │ │ │ │ + rsbseq r2, sl, r0, lsl #18 │ │ │ │ mvnsmi lr, #737280 @ 0xb4000 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e0f8cc │ │ │ │ stmdbeq r0, {r0, r1, r4, r5, r7, r8, ip, sp, lr, pc} │ │ │ │ strmi sp, [r0], r9, lsr #26 │ │ │ │ @ instruction: 0x26001f17 │ │ │ │ @@ -49989,18 +49989,18 @@ │ │ │ │ cmppeq ip, r1, asr #4 @ p-variant is OBSOLETE │ │ │ │ andcc r4, ip, r8, ror r4 │ │ │ │ blx 1e814f6 │ │ │ │ strtmi r4, [r1], -r6, lsl #16 │ │ │ │ @ instruction: 0xf7d44478 │ │ │ │ @ instruction: 0x4620fc33 │ │ │ │ mvnshi lr, #12386304 @ 0xbd0000 │ │ │ │ - rsbseq lr, r9, r2, asr #9 │ │ │ │ - rsbseq r2, sl, r6, ror r8 │ │ │ │ - @ instruction: 0x0079e49c │ │ │ │ - rsbseq r2, sl, r0, asr r8 │ │ │ │ + rsbseq lr, r9, sl, asr #9 │ │ │ │ + rsbseq r2, sl, lr, ror r8 │ │ │ │ + rsbseq lr, r9, r4, lsr #9 │ │ │ │ + rsbseq r2, sl, r8, asr r8 │ │ │ │ mvnsmi lr, sp, lsr #18 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d8f8cc │ │ │ │ @ instruction: 0x4690461e │ │ │ │ movwcs lr, #35281 @ 0x89d1 │ │ │ │ strmi fp, [ip], -r4, lsl #1 │ │ │ │ @@ -50123,31 +50123,31 @@ │ │ │ │ ldrbtmi r4, [ip], #-3597 @ 0xfffff1f3 │ │ │ │ andeq pc, ip, r4, lsl #2 │ │ │ │ @ instruction: 0xf7d4447e │ │ │ │ strtmi pc, [r9], -fp, ror #20 │ │ │ │ @ instruction: 0xf7d44630 │ │ │ │ vqdmulh.s d31, d0, d23 │ │ │ │ @ instruction: 0xe7e21177 │ │ │ │ - ldrsbteq lr, [r9], #-62 @ 0xffffffc2 │ │ │ │ - @ instruction: 0x007a2798 │ │ │ │ - rsbseq lr, r9, r2, asr #6 │ │ │ │ - ldrshteq r2, [sl], #-108 @ 0xffffff94 │ │ │ │ - ldrhteq lr, [r9], #-46 @ 0xffffffd2 │ │ │ │ - rsbseq r2, sl, r8, ror r6 │ │ │ │ - rsbseq lr, r9, r6, lsl #5 │ │ │ │ - rsbseq r2, sl, r0, asr #12 │ │ │ │ + rsbseq lr, r9, r6, ror #7 │ │ │ │ + rsbseq r2, sl, r0, lsr #15 │ │ │ │ + rsbseq lr, r9, sl, asr #6 │ │ │ │ + rsbseq r2, sl, r4, lsl #14 │ │ │ │ + rsbseq lr, r9, r6, asr #5 │ │ │ │ + rsbseq r2, sl, r0, lsl #13 │ │ │ │ + rsbseq lr, r9, lr, lsl #5 │ │ │ │ + rsbseq r2, sl, r8, asr #12 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x0080f8cc │ │ │ │ blmi 1381b7c │ │ │ │ @ instruction: 0xf8df460d │ │ │ │ addslt r1, r7, ip, asr #22 │ │ │ │ @ instruction: 0x4699447c │ │ │ │ - blls 85dccc │ │ │ │ + blls 85dccc │ │ │ │ stmdavs r9, {r0, r5, r6, fp, ip, lr} │ │ │ │ @ instruction: 0xf04f9115 │ │ │ │ movwls r0, #57600 @ 0xe100 │ │ │ │ movwls r9, #64289 @ 0xfb21 │ │ │ │ mlascc r0, r7, r8, pc @ │ │ │ │ ldrbeq r9, [sl, ip, lsl #4] │ │ │ │ movwcs sp, #5393 @ 0x1511 │ │ │ │ @@ -50759,15 +50759,15 @@ │ │ │ │ mrc2 7, 3, pc, cr14, cr2, {6} │ │ │ │ vldr d9, [sp, #68] @ 0x44 │ │ │ │ ldmdavs r9, {r2, r3, r8, r9, fp, ip, sp, lr} │ │ │ │ ldc 8, cr6, [r1, #360] @ 0x168 │ │ │ │ @ instruction: 0xeeb46b20 │ │ │ │ vsqrt.f64 d22, d7 │ │ │ │ @ instruction: 0xdc71fa10 │ │ │ │ - blvs 87f808 │ │ │ │ + blvs 87f808 │ │ │ │ blvs ff23fc94 │ │ │ │ blx 47fd8c │ │ │ │ ldc 12, cr13, [r1, #488] @ 0x1e8 │ │ │ │ @ instruction: 0xeeb66b22 │ │ │ │ vmov.f64 d7, #64 @ 0x3e000000 0.125 │ │ │ │ vsqrt.f64 d22, d7 │ │ │ │ @ instruction: 0xf77ffa10 │ │ │ │ @@ -50824,15 +50824,15 @@ │ │ │ │ blge 546f48 │ │ │ │ @ instruction: 0x4640aa13 │ │ │ │ @ instruction: 0xf10cf11c │ │ │ │ @ instruction: 0xd1262801 │ │ │ │ bicslt r9, fp, r3, lsl fp │ │ │ │ @ instruction: 0xf8c92301 │ │ │ │ ldr r3, [r5] │ │ │ │ - bleq 87f940 │ │ │ │ + bleq 87f940 │ │ │ │ bge 52ef18 │ │ │ │ @ instruction: 0xf11c4640 │ │ │ │ stmdacs r1, {r0, r2, r3, r4, r5, r6, r7, ip, sp, lr, pc} │ │ │ │ strdls sp, [lr], -r0 │ │ │ │ @ instruction: 0x51a3f240 │ │ │ │ ldrbtmi r4, [r8], #-2151 @ 0xfffff799 │ │ │ │ @ instruction: 0xf7d3300c │ │ │ │ @@ -50861,92 +50861,92 @@ │ │ │ │ @ instruction: 0xf7d34478 │ │ │ │ @ instruction: 0xf04ffd6b │ │ │ │ strt r3, [r2], #1023 @ 0x3ff │ │ │ │ ... │ │ │ │ addeq fp, r5, r8, lsl #4 │ │ │ │ @ instruction: 0x000011b8 │ │ │ │ ldrdeq fp, [r5], ip │ │ │ │ - ldrshteq lr, [r9], #-10 │ │ │ │ - rsbseq r2, sl, ip, lsr #9 │ │ │ │ - rsbseq lr, r9, r4, asr #32 │ │ │ │ - ldrshteq r2, [sl], #-54 @ 0xffffffca │ │ │ │ - rsbseq sp, r9, r4, ror #30 │ │ │ │ - rsbseq r2, sl, r6, lsl r3 │ │ │ │ - ldrsbteq sp, [r9], #-236 @ 0xffffff14 │ │ │ │ - rsbseq r2, sl, lr, lsl #5 │ │ │ │ - ldrhteq sp, [r9], #-236 @ 0xffffff14 │ │ │ │ - rsbseq r2, sl, lr, ror #4 │ │ │ │ - rsbseq sp, r9, r4, asr #28 │ │ │ │ - ldrshteq r2, [sl], #-22 @ 0xffffffea │ │ │ │ - rsbseq sp, r9, r6, lsl #28 │ │ │ │ - rsbseq sp, r9, r4, asr #27 │ │ │ │ - rsbseq r2, sl, r6, ror r1 │ │ │ │ - rsbseq sp, r9, r4, lsr #27 │ │ │ │ - rsbseq r2, sl, r6, asr r1 │ │ │ │ - rsbseq sp, r9, r2, ror sp │ │ │ │ - rsbseq r2, sl, r4, lsr #2 │ │ │ │ - rsbseq sp, r9, r2, asr sp │ │ │ │ - rsbseq r2, sl, r4, lsl #2 │ │ │ │ - ldrshteq sp, [r9], #-198 @ 0xffffff3a │ │ │ │ - rsbseq r2, sl, r8, lsr #1 │ │ │ │ - ldrsbteq sp, [r9], #-198 @ 0xffffff3a │ │ │ │ - rsbseq r2, sl, r8, lsl #1 │ │ │ │ - rsbseq sp, r9, r6, lsr ip │ │ │ │ - rsbseq r1, sl, r8, ror #31 │ │ │ │ - rsbseq sp, r9, r4, lsl ip │ │ │ │ - rsbseq r1, sl, r6, asr #31 │ │ │ │ - ldrshteq sp, [r9], #-178 @ 0xffffff4e │ │ │ │ - rsbseq r1, sl, r4, lsr #31 │ │ │ │ - ldrhteq sp, [r9], #-178 @ 0xffffff4e │ │ │ │ - rsbseq sp, r9, lr, lsl #23 │ │ │ │ - rsbseq r1, sl, r0, asr #30 │ │ │ │ - rsbseq sp, r9, r8, asr fp │ │ │ │ - rsbseq r1, sl, sl, lsl #30 │ │ │ │ - ldrsbteq sp, [r9], #-170 @ 0xffffff56 │ │ │ │ - rsbseq r1, sl, ip, lsl #29 │ │ │ │ - ldrhteq sp, [r9], #-168 @ 0xffffff58 │ │ │ │ - rsbseq r1, sl, sl, ror #28 │ │ │ │ - rsbseq sp, r9, r8, ror sl │ │ │ │ - rsbseq r1, sl, sl, lsr #28 │ │ │ │ - rsbseq sp, r9, r6, asr sl │ │ │ │ - rsbseq r1, sl, r8, lsl #28 │ │ │ │ - rsbseq sp, r9, r4, lsr sl │ │ │ │ - rsbseq r1, sl, r8, ror #27 │ │ │ │ - rsbseq sp, r9, r6, lsl sl │ │ │ │ - rsbseq r1, sl, sl, asr #27 │ │ │ │ - rsbseq sp, r9, ip, asr #19 │ │ │ │ - rsbseq r1, sl, r0, lsl #27 │ │ │ │ - rsbseq sp, r9, lr, lsr #19 │ │ │ │ - rsbseq r1, sl, r2, ror #26 │ │ │ │ - @ instruction: 0x0079d990 │ │ │ │ - rsbseq r1, sl, r4, asr #26 │ │ │ │ - rsbseq sp, r9, r4, ror #18 │ │ │ │ - rsbseq r1, sl, r8, lsl sp │ │ │ │ - rsbseq sp, r9, r4, asr #18 │ │ │ │ - ldrshteq r1, [sl], #-200 @ 0xffffff38 │ │ │ │ - rsbseq sp, r9, r6, lsr #18 │ │ │ │ - ldrsbteq r1, [sl], #-202 @ 0xffffff36 │ │ │ │ - ldrshteq sp, [r9], #-136 @ 0xffffff78 │ │ │ │ - rsbseq r1, sl, ip, lsr #25 │ │ │ │ - ldrsbteq sp, [r9], #-138 @ 0xffffff76 │ │ │ │ - rsbseq r1, sl, lr, lsl #25 │ │ │ │ - ldrhteq sp, [r9], #-140 @ 0xffffff74 │ │ │ │ - rsbseq r1, sl, r0, ror ip │ │ │ │ - rsbseq sp, r9, sl, ror #15 │ │ │ │ - @ instruction: 0x007a1b9e │ │ │ │ - rsbseq sp, r9, ip, asr #15 │ │ │ │ - rsbseq r1, sl, r0, lsl #23 │ │ │ │ - ldrhteq sp, [r9], #-114 @ 0xffffff8e │ │ │ │ - rsbseq r1, sl, r4, ror #22 │ │ │ │ - rsbseq sp, r9, lr, asr r7 │ │ │ │ - rsbseq r1, sl, r2, lsl fp │ │ │ │ - rsbseq sp, r9, lr, lsr #14 │ │ │ │ - rsbseq r1, sl, r2, ror #21 │ │ │ │ - rsbseq sp, r9, lr, lsl #14 │ │ │ │ - rsbseq r1, sl, r0, asr #21 │ │ │ │ + rsbseq lr, r9, r2, lsl #2 │ │ │ │ + ldrhteq r2, [sl], #-68 @ 0xffffffbc │ │ │ │ + rsbseq lr, r9, ip, asr #32 │ │ │ │ + ldrshteq r2, [sl], #-62 @ 0xffffffc2 │ │ │ │ + rsbseq sp, r9, ip, ror #30 │ │ │ │ + rsbseq r2, sl, lr, lsl r3 │ │ │ │ + rsbseq sp, r9, r4, ror #29 │ │ │ │ + @ instruction: 0x007a2296 │ │ │ │ + rsbseq sp, r9, r4, asr #29 │ │ │ │ + rsbseq r2, sl, r6, ror r2 │ │ │ │ + rsbseq sp, r9, ip, asr #28 │ │ │ │ + ldrshteq r2, [sl], #-30 @ 0xffffffe2 │ │ │ │ + rsbseq sp, r9, lr, lsl #28 │ │ │ │ + rsbseq sp, r9, ip, asr #27 │ │ │ │ + rsbseq r2, sl, lr, ror r1 │ │ │ │ + rsbseq sp, r9, ip, lsr #27 │ │ │ │ + rsbseq r2, sl, lr, asr r1 │ │ │ │ + rsbseq sp, r9, sl, ror sp │ │ │ │ + rsbseq r2, sl, ip, lsr #2 │ │ │ │ + rsbseq sp, r9, sl, asr sp │ │ │ │ + rsbseq r2, sl, ip, lsl #2 │ │ │ │ + ldrshteq sp, [r9], #-206 @ 0xffffff32 │ │ │ │ + ldrhteq r2, [sl], #-0 │ │ │ │ + ldrsbteq sp, [r9], #-206 @ 0xffffff32 │ │ │ │ + @ instruction: 0x007a2090 │ │ │ │ + rsbseq sp, r9, lr, lsr ip │ │ │ │ + ldrshteq r1, [sl], #-240 @ 0xffffff10 │ │ │ │ + rsbseq sp, r9, ip, lsl ip │ │ │ │ + rsbseq r1, sl, lr, asr #31 │ │ │ │ + ldrshteq sp, [r9], #-186 @ 0xffffff46 │ │ │ │ + rsbseq r1, sl, ip, lsr #31 │ │ │ │ + ldrhteq sp, [r9], #-186 @ 0xffffff46 │ │ │ │ + @ instruction: 0x0079db96 │ │ │ │ + rsbseq r1, sl, r8, asr #30 │ │ │ │ + rsbseq sp, r9, r0, ror #22 │ │ │ │ + rsbseq r1, sl, r2, lsl pc │ │ │ │ + rsbseq sp, r9, r2, ror #21 │ │ │ │ + @ instruction: 0x007a1e94 │ │ │ │ + rsbseq sp, r9, r0, asr #21 │ │ │ │ + rsbseq r1, sl, r2, ror lr │ │ │ │ + rsbseq sp, r9, r0, lsl #21 │ │ │ │ + rsbseq r1, sl, r2, lsr lr │ │ │ │ + rsbseq sp, r9, lr, asr sl │ │ │ │ + rsbseq r1, sl, r0, lsl lr │ │ │ │ + rsbseq sp, r9, ip, lsr sl │ │ │ │ + ldrshteq r1, [sl], #-208 @ 0xffffff30 │ │ │ │ + rsbseq sp, r9, lr, lsl sl │ │ │ │ + ldrsbteq r1, [sl], #-210 @ 0xffffff2e │ │ │ │ + ldrsbteq sp, [r9], #-148 @ 0xffffff6c │ │ │ │ + rsbseq r1, sl, r8, lsl #27 │ │ │ │ + ldrhteq sp, [r9], #-150 @ 0xffffff6a │ │ │ │ + rsbseq r1, sl, sl, ror #26 │ │ │ │ + @ instruction: 0x0079d998 │ │ │ │ + rsbseq r1, sl, ip, asr #26 │ │ │ │ + rsbseq sp, r9, ip, ror #18 │ │ │ │ + rsbseq r1, sl, r0, lsr #26 │ │ │ │ + rsbseq sp, r9, ip, asr #18 │ │ │ │ + rsbseq r1, sl, r0, lsl #26 │ │ │ │ + rsbseq sp, r9, lr, lsr #18 │ │ │ │ + rsbseq r1, sl, r2, ror #25 │ │ │ │ + rsbseq sp, r9, r0, lsl #18 │ │ │ │ + ldrhteq r1, [sl], #-196 @ 0xffffff3c │ │ │ │ + rsbseq sp, r9, r2, ror #17 │ │ │ │ + @ instruction: 0x007a1c96 │ │ │ │ + rsbseq sp, r9, r4, asr #17 │ │ │ │ + rsbseq r1, sl, r8, ror ip │ │ │ │ + ldrshteq sp, [r9], #-114 @ 0xffffff8e │ │ │ │ + rsbseq r1, sl, r6, lsr #23 │ │ │ │ + ldrsbteq sp, [r9], #-116 @ 0xffffff8c │ │ │ │ + rsbseq r1, sl, r8, lsl #23 │ │ │ │ + ldrhteq sp, [r9], #-122 @ 0xffffff86 │ │ │ │ + rsbseq r1, sl, ip, ror #22 │ │ │ │ + rsbseq sp, r9, r6, ror #14 │ │ │ │ + rsbseq r1, sl, sl, lsl fp │ │ │ │ + rsbseq sp, r9, r6, lsr r7 │ │ │ │ + rsbseq r1, sl, sl, ror #21 │ │ │ │ + rsbseq sp, r9, r6, lsl r7 │ │ │ │ + rsbseq r1, sl, r8, asr #21 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00b8f8cc │ │ │ │ ldrmi fp, [r5], -r9, lsl #1 │ │ │ │ strcs r4, [r0], #-2607 @ 0xfffff5d1 │ │ │ │ strmi r4, [r8], -r7, lsl #12 │ │ │ │ @@ -50994,16 +50994,16 @@ │ │ │ │ andcs sp, sl, #1, 26 @ 0x40 │ │ │ │ blls 1fe530 │ │ │ │ vldmiale sl!, {d18-d17} │ │ │ │ ldrb r2, [r1, r3, lsl #4]! │ │ │ │ stmia r6!, {r0, r2, r3, r6, r7, r8, r9, sl, ip, sp, lr, pc}^ │ │ │ │ addeq sl, r5, r2, ror #10 │ │ │ │ @ instruction: 0x000011b8 │ │ │ │ - rsbseq sp, r9, r8, lsr #10 │ │ │ │ - ldrsbteq r1, [sl], #-140 @ 0xffffff74 │ │ │ │ + rsbseq sp, r9, r0, lsr r5 │ │ │ │ + rsbseq r1, sl, r4, ror #17 │ │ │ │ addeq sl, r5, r8, ror #9 │ │ │ │ ldrbmi lr, [r0, sp, lsr #18]! │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d0f8cc │ │ │ │ addlt r6, r4, sp, lsl #18 │ │ │ │ @ instruction: 0x460f461e │ │ │ │ @@ -51099,24 +51099,24 @@ │ │ │ │ vadd.i8 d20, d0, d14 │ │ │ │ ldrbtmi r2, [r8], #-442 @ 0xfffffe46 │ │ │ │ @ instruction: 0xf7d3300c │ │ │ │ stmdami ip, {r0, r3, r6, r7, r9, fp, ip, sp, lr, pc} │ │ │ │ ldrbtmi r4, [r8], #-1569 @ 0xfffff9df │ │ │ │ blx fe18265a │ │ │ │ svclt 0x0000e775 │ │ │ │ - rsbseq sp, r9, r2, ror #7 │ │ │ │ - @ instruction: 0x007a1796 │ │ │ │ - rsbseq sp, r9, r6, asr #7 │ │ │ │ - rsbseq r1, sl, r0, lsl #15 │ │ │ │ - @ instruction: 0x0079d390 │ │ │ │ - rsbseq r1, sl, r4, asr #14 │ │ │ │ - rsbseq sp, r9, r6, ror r3 │ │ │ │ - rsbseq r1, sl, sl, lsr #14 │ │ │ │ - rsbseq sp, r9, lr, lsr r3 │ │ │ │ - ldrshteq r1, [sl], #-98 @ 0xffffff9e │ │ │ │ + rsbseq sp, r9, sl, ror #7 │ │ │ │ + @ instruction: 0x007a179e │ │ │ │ + rsbseq sp, r9, lr, asr #7 │ │ │ │ + rsbseq r1, sl, r8, lsl #15 │ │ │ │ + @ instruction: 0x0079d398 │ │ │ │ + rsbseq r1, sl, ip, asr #14 │ │ │ │ + rsbseq sp, r9, lr, ror r3 │ │ │ │ + rsbseq r1, sl, r2, lsr r7 │ │ │ │ + rsbseq sp, r9, r6, asr #6 │ │ │ │ + ldrshteq r1, [sl], #-106 @ 0xffffff96 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ blhi ffbf8 │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00a0f8cc │ │ │ │ ldcmi 6, cr4, [r6], #556 @ 0x22c │ │ │ │ @ instruction: 0x469a49b6 │ │ │ │ @@ -51138,15 +51138,15 @@ │ │ │ │ @ instruction: 0xf0402801 │ │ │ │ @ instruction: 0xf8da810d │ │ │ │ movwcc r3, #4096 @ 0x1000 │ │ │ │ andcc pc, r0, sl, asr #17 │ │ │ │ adcmi r6, fp, #1884160 @ 0x1cc000 │ │ │ │ ldmdavs r3!, {r0, r3, r4, r5, r6, r8, sl, fp, ip, lr, pc} │ │ │ │ eorvc pc, r5, r3, asr r8 @ │ │ │ │ - blvc 87fe0c │ │ │ │ + blvc 87fe0c │ │ │ │ blvc ff280284 │ │ │ │ blx 48037c │ │ │ │ blls 1bbb4c │ │ │ │ ldrtmi sl, [r9], -r8, lsl #20 │ │ │ │ @ instruction: 0xf10f4640 │ │ │ │ stmdacs r1, {r0, r1, r6, r7, r8, sl, ip, sp, lr, pc} │ │ │ │ rschi pc, r4, r0, asr #32 │ │ │ │ @@ -51299,36 +51299,36 @@ │ │ │ │ ldmdami fp, {r0, r1, r2, r3, r4, r5, r8, fp, ip, sp, lr, pc} │ │ │ │ ldrbtmi r4, [r8], #-1569 @ 0xfffff9df │ │ │ │ @ instruction: 0xf9faf7d3 │ │ │ │ @ instruction: 0xf7cce772 │ │ │ │ svclt 0x0000ee86 │ │ │ │ @ instruction: 0x0085a2bc │ │ │ │ @ instruction: 0x000011b8 │ │ │ │ - rsbseq sp, r9, sl, lsr #5 │ │ │ │ - ldrhteq sp, [r9], #-24 @ 0xffffffe8 │ │ │ │ - @ instruction: 0x0079d29a │ │ │ │ - rsbseq sp, r9, sl, asr r1 │ │ │ │ - rsbseq r1, sl, lr, lsl #10 │ │ │ │ - rsbseq sp, r9, r2, asr #2 │ │ │ │ - ldrshteq r1, [sl], #-70 @ 0xffffffba │ │ │ │ + ldrhteq sp, [r9], #-34 @ 0xffffffde │ │ │ │ + rsbseq sp, r9, r0, asr #3 │ │ │ │ + rsbseq sp, r9, r2, lsr #5 │ │ │ │ + rsbseq sp, r9, r2, ror #2 │ │ │ │ + rsbseq r1, sl, r6, lsl r5 │ │ │ │ + rsbseq sp, r9, sl, asr #2 │ │ │ │ + ldrshteq r1, [sl], #-78 @ 0xffffffb2 │ │ │ │ addeq sl, r5, r4, lsl #2 │ │ │ │ - rsbseq sp, r9, r6, lsl #2 │ │ │ │ - ldrhteq r1, [sl], #-74 @ 0xffffffb6 │ │ │ │ - rsbseq sp, r9, sl, ror #1 │ │ │ │ - rsbseq r1, sl, r4, lsr #9 │ │ │ │ - ldrhteq sp, [r9], #-8 │ │ │ │ - rsbseq r1, sl, ip, ror #8 │ │ │ │ - @ instruction: 0x0079d09c │ │ │ │ - rsbseq r1, sl, r0, asr r4 │ │ │ │ - rsbseq sp, r9, r0, lsl #1 │ │ │ │ - rsbseq r1, sl, r4, lsr r4 │ │ │ │ - rsbseq sp, r9, r4, rrx │ │ │ │ - rsbseq r1, sl, lr, lsl r4 │ │ │ │ - rsbseq sp, r9, sl, lsr #32 │ │ │ │ - ldrsbteq r1, [sl], #-62 @ 0xffffffc2 │ │ │ │ + rsbseq sp, r9, lr, lsl #2 │ │ │ │ + rsbseq r1, sl, r2, asr #9 │ │ │ │ + ldrshteq sp, [r9], #-2 │ │ │ │ + rsbseq r1, sl, ip, lsr #9 │ │ │ │ + rsbseq sp, r9, r0, asr #1 │ │ │ │ + rsbseq r1, sl, r4, ror r4 │ │ │ │ + rsbseq sp, r9, r4, lsr #1 │ │ │ │ + rsbseq r1, sl, r8, asr r4 │ │ │ │ + rsbseq sp, r9, r8, lsl #1 │ │ │ │ + rsbseq r1, sl, ip, lsr r4 │ │ │ │ + rsbseq sp, r9, ip, rrx │ │ │ │ + rsbseq r1, sl, r6, lsr #8 │ │ │ │ + rsbseq sp, r9, r2, lsr r0 │ │ │ │ + rsbseq r1, sl, r6, ror #7 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ bleq 1282dc8 │ │ │ │ strmi r4, [sp], -ip, ror #25 │ │ │ │ vmul.f32 d4, d29, d12[1] │ │ │ │ ldrbtmi r4, [ip], #-3476 @ 0xfffff26c │ │ │ │ @@ -51365,15 +51365,15 @@ │ │ │ │ @ instruction: 0xf1b36809 │ │ │ │ tstls r1, r1, lsl #16 │ │ │ │ cmnphi r8, r0, lsl #2 @ p-variant is OBSOLETE │ │ │ │ streq lr, [r3], r1, lsl #22 │ │ │ │ mrc 6, 5, r4, cr6, cr2, {4} │ │ │ │ tstls r4, #0, 22 │ │ │ │ stccc 8, cr15, [r4, #-344] @ 0xfffffea8 │ │ │ │ - blvc 880188 │ │ │ │ + blvc 880188 │ │ │ │ blvc ff200610 │ │ │ │ blx 480708 │ │ │ │ ldc 12, cr13, [r3, #288] @ 0x120 │ │ │ │ @ instruction: 0xeeb47b22 │ │ │ │ vsqrt.f64 d23, d6 │ │ │ │ @ instruction: 0xf100fa10 │ │ │ │ @ instruction: 0xf1b88131 │ │ │ │ @@ -51564,22 +51564,22 @@ │ │ │ │ bls 47e79c │ │ │ │ movwcc r6, #6163 @ 0x1813 │ │ │ │ @ instruction: 0xe6526013 │ │ │ │ ... │ │ │ │ addeq r9, r5, lr, ror #30 │ │ │ │ @ instruction: 0x000011b8 │ │ │ │ addeq r9, r5, r0, lsr #30 │ │ │ │ - rsbseq ip, r9, r4, ror lr │ │ │ │ - rsbseq r1, sl, r8, lsr #4 │ │ │ │ - rsbseq ip, r9, r0, asr #28 │ │ │ │ - ldrshteq r1, [sl], #-20 @ 0xffffffec │ │ │ │ - rsbseq ip, r9, r4, lsr ip │ │ │ │ - rsbseq r0, sl, r8, ror #31 │ │ │ │ - rsbseq ip, r9, r2, lsl ip │ │ │ │ - rsbseq r0, sl, r6, asr #31 │ │ │ │ + rsbseq ip, r9, ip, ror lr │ │ │ │ + rsbseq r1, sl, r0, lsr r2 │ │ │ │ + rsbseq ip, r9, r8, asr #28 │ │ │ │ + ldrshteq r1, [sl], #-28 @ 0xffffffe4 │ │ │ │ + rsbseq ip, r9, ip, lsr ip │ │ │ │ + ldrshteq r0, [sl], #-240 @ 0xffffff10 │ │ │ │ + rsbseq ip, r9, sl, lsl ip │ │ │ │ + rsbseq r0, sl, lr, asr #31 │ │ │ │ @ instruction: 0xf64048ba │ │ │ │ ldrbtmi r3, [r8], #-273 @ 0xfffffeef │ │ │ │ @ instruction: 0xf7d2300c │ │ │ │ ldmmi r8!, {r0, r1, r2, r8, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ ldrbtmi r4, [r8], #-1569 @ 0xfffff9df │ │ │ │ @ instruction: 0xffc2f7d2 │ │ │ │ blls 63e744 │ │ │ │ @@ -51758,24 +51758,24 @@ │ │ │ │ @ instruction: 0xf7d2300c │ │ │ │ stmdami pc, {r0, r2, r5, r7, r8, sl, fp, ip, sp, lr, pc} @ │ │ │ │ ldrbtmi r4, [r8], #-1569 @ 0xfffff9df │ │ │ │ mcr2 7, 3, pc, cr0, cr2, {6} @ │ │ │ │ svclt 0x0000e4ca │ │ │ │ andhi pc, r0, pc, lsr #7 │ │ │ │ ... │ │ │ │ - ldrhteq ip, [r9], #-186 @ 0xffffff46 │ │ │ │ - rsbseq r0, sl, lr, ror #30 │ │ │ │ - rsbseq ip, r9, sl, lsl #25 │ │ │ │ - ldrsbteq ip, [r9], #-162 @ 0xffffff5e │ │ │ │ - rsbseq r0, sl, r6, lsl #29 │ │ │ │ - rsbseq ip, r9, lr, ror #20 │ │ │ │ - rsbseq r0, sl, r2, lsr #28 │ │ │ │ - rsbseq ip, r9, r6, ror fp │ │ │ │ - ldrshteq ip, [r9], #-134 @ 0xffffff7a │ │ │ │ - rsbseq r0, sl, sl, lsr #25 │ │ │ │ + rsbseq ip, r9, r2, asr #23 │ │ │ │ + rsbseq r0, sl, r6, ror pc │ │ │ │ + @ instruction: 0x0079cc92 │ │ │ │ + ldrsbteq ip, [r9], #-170 @ 0xffffff56 │ │ │ │ + rsbseq r0, sl, lr, lsl #29 │ │ │ │ + rsbseq ip, r9, r6, ror sl │ │ │ │ + rsbseq r0, sl, sl, lsr #28 │ │ │ │ + rsbseq ip, r9, lr, ror fp │ │ │ │ + ldrshteq ip, [r9], #-142 @ 0xffffff72 │ │ │ │ + ldrhteq r0, [sl], #-194 @ 0xffffff3e │ │ │ │ ssateq pc, #21, pc, asr #17 @ │ │ │ │ cmppcc r8, r0, asr #12 @ p-variant is OBSOLETE │ │ │ │ andcc r4, ip, r8, ror r4 │ │ │ │ ldc2l 7, cr15, [ip, #-840]! @ 0xfffffcb8 │ │ │ │ ssateq pc, #9, pc, asr #17 @ │ │ │ │ ldrbtmi r4, [r8], #-1569 @ 0xfffff9df │ │ │ │ mrc2 7, 1, pc, cr6, cr2, {6} │ │ │ │ @@ -51785,15 +51785,15 @@ │ │ │ │ @ instruction: 0xf7d2300c │ │ │ │ @ instruction: 0xf8dffd6d │ │ │ │ @ instruction: 0x46210694 │ │ │ │ @ instruction: 0xf7d24478 │ │ │ │ ldr pc, [r1], #3623 @ 0xe27 │ │ │ │ @ instruction: 0xeeb69a13 │ │ │ │ ldmdavs r2, {r8, r9, fp, ip, sp, lr}^ │ │ │ │ - blvs 88081c │ │ │ │ + blvs 88081c │ │ │ │ blvs ff240ca8 │ │ │ │ blx 480da0 │ │ │ │ stcge 7, cr15, [r5], {127} @ 0x7f │ │ │ │ strtle r1, [r5], #-3678 @ 0xfffff1a2 │ │ │ │ ssatmi r9, #11, r1, lsl #20 │ │ │ │ uadd16mi sl, sp, lr │ │ │ │ streq lr, [r3], #2818 @ 0xb02 │ │ │ │ @@ -52197,65 +52197,65 @@ │ │ │ │ vmull.s8 q9, d0, d0 │ │ │ │ @ instruction: 0x07c180b7 │ │ │ │ adcshi pc, r4, r0, asr #2 │ │ │ │ adceq r1, r4, r5, ror #28 │ │ │ │ rsbs r4, sl, r8, lsr #13 │ │ │ │ andhi pc, r0, pc, lsr #7 │ │ │ │ ... │ │ │ │ - rsbseq ip, r9, r4, lsr #17 │ │ │ │ - rsbseq r0, sl, r6, asr ip │ │ │ │ - rsbseq ip, r9, r6, lsl #17 │ │ │ │ - rsbseq r0, sl, r8, lsr ip │ │ │ │ - ldrshteq ip, [r9], #-112 @ 0xffffff90 │ │ │ │ - rsbseq r0, sl, r2, lsr #23 │ │ │ │ - ldrsbteq ip, [r9], #-114 @ 0xffffff8e │ │ │ │ - rsbseq r0, sl, r4, lsl #23 │ │ │ │ - rsbseq ip, r9, r4, lsr #15 │ │ │ │ - rsbseq r0, sl, r6, asr fp │ │ │ │ - rsbseq ip, r9, r0, ror r7 │ │ │ │ - rsbseq r0, sl, r2, lsr #22 │ │ │ │ - rsbseq ip, r9, lr, lsr r7 │ │ │ │ - ldrshteq r0, [sl], #-160 @ 0xffffff60 │ │ │ │ - ldrshteq ip, [r9], #-108 @ 0xffffff94 │ │ │ │ - rsbseq r0, sl, lr, lsr #21 │ │ │ │ - ldrsbteq ip, [r9], #-106 @ 0xffffff96 │ │ │ │ - rsbseq r0, sl, ip, lsl #21 │ │ │ │ - ldrhteq ip, [r9], #-106 @ 0xffffff96 │ │ │ │ - rsbseq r0, sl, ip, ror #20 │ │ │ │ - @ instruction: 0x0079c69a │ │ │ │ - rsbseq r0, sl, ip, asr #20 │ │ │ │ - rsbseq ip, r9, r6, asr r6 │ │ │ │ - rsbseq r0, sl, r8, lsl #20 │ │ │ │ - rsbseq ip, r9, r4, lsr r6 │ │ │ │ - rsbseq r0, sl, r6, ror #19 │ │ │ │ - rsbseq ip, r9, r2, lsl r6 │ │ │ │ - rsbseq r0, sl, r4, asr #19 │ │ │ │ - ldrshteq ip, [r9], #-80 @ 0xffffffb0 │ │ │ │ - rsbseq r0, sl, r2, lsr #19 │ │ │ │ - rsbseq ip, r9, lr, asr #11 │ │ │ │ - rsbseq r0, sl, r0, lsl #19 │ │ │ │ - rsbseq ip, r9, ip, lsr #11 │ │ │ │ - rsbseq r0, sl, lr, asr r9 │ │ │ │ - ldrhteq ip, [r9], #-78 @ 0xffffffb2 │ │ │ │ - rsbseq r0, sl, r2, ror r8 │ │ │ │ - rsbseq ip, r9, r2, lsr r4 │ │ │ │ - rsbseq r0, sl, r6, ror #15 │ │ │ │ - rsbseq ip, r9, r6, lsl r4 │ │ │ │ - rsbseq r0, sl, sl, asr #15 │ │ │ │ - ldrshteq ip, [r9], #-58 @ 0xffffffc6 │ │ │ │ - rsbseq r0, sl, lr, lsr #15 │ │ │ │ - rsbseq ip, r9, r6, asr #7 │ │ │ │ - rsbseq r0, sl, sl, ror r7 │ │ │ │ - rsbseq ip, r9, r4, lsr #7 │ │ │ │ - rsbseq r0, sl, r8, asr r7 │ │ │ │ - rsbseq ip, r9, r4, asr r3 │ │ │ │ - rsbseq r0, sl, r8, lsl #14 │ │ │ │ - rsbseq ip, r9, r6, lsr r3 │ │ │ │ - rsbseq r0, sl, sl, ror #13 │ │ │ │ - rsbseq ip, r9, ip, lsr #5 │ │ │ │ + rsbseq ip, r9, ip, lsr #17 │ │ │ │ + rsbseq r0, sl, lr, asr ip │ │ │ │ + rsbseq ip, r9, lr, lsl #17 │ │ │ │ + rsbseq r0, sl, r0, asr #24 │ │ │ │ + ldrshteq ip, [r9], #-120 @ 0xffffff88 │ │ │ │ + rsbseq r0, sl, sl, lsr #23 │ │ │ │ + ldrsbteq ip, [r9], #-122 @ 0xffffff86 │ │ │ │ + rsbseq r0, sl, ip, lsl #23 │ │ │ │ + rsbseq ip, r9, ip, lsr #15 │ │ │ │ + rsbseq r0, sl, lr, asr fp │ │ │ │ + rsbseq ip, r9, r8, ror r7 │ │ │ │ + rsbseq r0, sl, sl, lsr #22 │ │ │ │ + rsbseq ip, r9, r6, asr #14 │ │ │ │ + ldrshteq r0, [sl], #-168 @ 0xffffff58 │ │ │ │ + rsbseq ip, r9, r4, lsl #14 │ │ │ │ + ldrhteq r0, [sl], #-166 @ 0xffffff5a │ │ │ │ + rsbseq ip, r9, r2, ror #13 │ │ │ │ + @ instruction: 0x007a0a94 │ │ │ │ + rsbseq ip, r9, r2, asr #13 │ │ │ │ + rsbseq r0, sl, r4, ror sl │ │ │ │ + rsbseq ip, r9, r2, lsr #13 │ │ │ │ + rsbseq r0, sl, r4, asr sl │ │ │ │ + rsbseq ip, r9, lr, asr r6 │ │ │ │ + rsbseq r0, sl, r0, lsl sl │ │ │ │ + rsbseq ip, r9, ip, lsr r6 │ │ │ │ + rsbseq r0, sl, lr, ror #19 │ │ │ │ + rsbseq ip, r9, sl, lsl r6 │ │ │ │ + rsbseq r0, sl, ip, asr #19 │ │ │ │ + ldrshteq ip, [r9], #-88 @ 0xffffffa8 │ │ │ │ + rsbseq r0, sl, sl, lsr #19 │ │ │ │ + ldrsbteq ip, [r9], #-86 @ 0xffffffaa │ │ │ │ + rsbseq r0, sl, r8, lsl #19 │ │ │ │ + ldrhteq ip, [r9], #-84 @ 0xffffffac │ │ │ │ + rsbseq r0, sl, r6, ror #18 │ │ │ │ + rsbseq ip, r9, r6, asr #9 │ │ │ │ + rsbseq r0, sl, sl, ror r8 │ │ │ │ + rsbseq ip, r9, sl, lsr r4 │ │ │ │ + rsbseq r0, sl, lr, ror #15 │ │ │ │ + rsbseq ip, r9, lr, lsl r4 │ │ │ │ + ldrsbteq r0, [sl], #-114 @ 0xffffff8e │ │ │ │ + rsbseq ip, r9, r2, lsl #8 │ │ │ │ + ldrhteq r0, [sl], #-118 @ 0xffffff8a │ │ │ │ + rsbseq ip, r9, lr, asr #7 │ │ │ │ + rsbseq r0, sl, r2, lsl #15 │ │ │ │ + rsbseq ip, r9, ip, lsr #7 │ │ │ │ + rsbseq r0, sl, r0, ror #14 │ │ │ │ + rsbseq ip, r9, ip, asr r3 │ │ │ │ + rsbseq r0, sl, r0, lsl r7 │ │ │ │ + rsbseq ip, r9, lr, lsr r3 │ │ │ │ + ldrshteq r0, [sl], #-98 @ 0xffffff9e │ │ │ │ + ldrhteq ip, [r9], #-36 @ 0xffffffdc │ │ │ │ movwls r2, #769 @ 0x301 │ │ │ │ ldmdavs r1!, {r0, r1, r3, r4, r5, fp, sp, lr} │ │ │ │ eorcs pc, r8, r3, asr r8 @ │ │ │ │ @ instruction: 0xf8515918 │ │ │ │ stmdbpl r9, {r3, r5, ip, sp} │ │ │ │ @ instruction: 0xf10ef17e │ │ │ │ @ instruction: 0xf108b128 │ │ │ │ @@ -52403,34 +52403,34 @@ │ │ │ │ @ instruction: 0xf6404818 │ │ │ │ ldrbtmi r4, [r8], #-485 @ 0xfffffe1b │ │ │ │ @ instruction: 0xf7d2300c │ │ │ │ ldmdami r6, {r0, r1, r4, r7, fp, ip, sp, lr, pc} │ │ │ │ ldrbtmi r4, [r8], #-1569 @ 0xfffff9df │ │ │ │ @ instruction: 0xf94ef7d2 │ │ │ │ svclt 0x00b8f7fe │ │ │ │ - ldrsbteq ip, [r9], #-2 │ │ │ │ - rsbseq r0, sl, r6, lsl #9 │ │ │ │ - ldrhteq ip, [r9], #-6 │ │ │ │ - rsbseq r0, sl, sl, ror #8 │ │ │ │ - rsbseq ip, r9, r6, asr r0 │ │ │ │ - rsbseq r0, sl, sl, lsl #8 │ │ │ │ - rsbseq ip, r9, ip, lsr r0 │ │ │ │ - rsbseq r0, sl, lr, ror #7 │ │ │ │ - rsbseq ip, r9, ip, lsl r0 │ │ │ │ - rsbseq r0, sl, lr, asr #7 │ │ │ │ - rsbseq ip, r9, r0, asr #2 │ │ │ │ - @ instruction: 0x0079bf98 │ │ │ │ - rsbseq r0, sl, ip, asr #6 │ │ │ │ - rsbseq fp, r9, r4, ror #30 │ │ │ │ - rsbseq r0, sl, r8, lsl r3 │ │ │ │ - rsbseq fp, r9, lr, lsl #30 │ │ │ │ - rsbseq fp, r9, lr, ror #29 │ │ │ │ - rsbseq r0, sl, r2, lsr #5 │ │ │ │ - ldrsbteq fp, [r9], #-226 @ 0xffffff1e │ │ │ │ - rsbseq r0, sl, r6, lsl #5 │ │ │ │ + ldrsbteq ip, [r9], #-10 │ │ │ │ + rsbseq r0, sl, lr, lsl #9 │ │ │ │ + ldrhteq ip, [r9], #-14 │ │ │ │ + rsbseq r0, sl, r2, ror r4 │ │ │ │ + rsbseq ip, r9, lr, asr r0 │ │ │ │ + rsbseq r0, sl, r2, lsl r4 │ │ │ │ + rsbseq ip, r9, r4, asr #32 │ │ │ │ + ldrshteq r0, [sl], #-54 @ 0xffffffca │ │ │ │ + rsbseq ip, r9, r4, lsr #32 │ │ │ │ + ldrsbteq r0, [sl], #-54 @ 0xffffffca │ │ │ │ + rsbseq ip, r9, r8, asr #2 │ │ │ │ + rsbseq fp, r9, r0, lsr #31 │ │ │ │ + rsbseq r0, sl, r4, asr r3 │ │ │ │ + rsbseq fp, r9, ip, ror #30 │ │ │ │ + rsbseq r0, sl, r0, lsr #6 │ │ │ │ + rsbseq fp, r9, r6, lsl pc │ │ │ │ + ldrshteq fp, [r9], #-230 @ 0xffffff1a │ │ │ │ + rsbseq r0, sl, sl, lsr #5 │ │ │ │ + ldrsbteq fp, [r9], #-234 @ 0xffffff16 │ │ │ │ + rsbseq r0, sl, lr, lsl #5 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00c0f8cc │ │ │ │ strmi r4, [pc], -r3, ror #24 │ │ │ │ addlt r4, r7, r3, ror #18 │ │ │ │ @ instruction: 0x469b447c │ │ │ │ @@ -52529,20 +52529,20 @@ │ │ │ │ blls c3ed0 │ │ │ │ @ instruction: 0xf7cbe783 │ │ │ │ svclt 0x0000ece8 │ │ │ │ ... │ │ │ │ addeq r8, r5, ip, lsr #28 │ │ │ │ @ instruction: 0x000011b8 │ │ │ │ addeq r8, r5, r6, lsr #27 │ │ │ │ - rsbseq fp, r9, sl, ror #26 │ │ │ │ - rsbseq r0, sl, lr, lsl r1 │ │ │ │ - rsbseq fp, r9, lr, lsl #26 │ │ │ │ - rsbseq r0, sl, r2, asr #1 │ │ │ │ - ldrshteq fp, [r9], #-192 @ 0xffffff40 │ │ │ │ - rsbseq r0, sl, r4, lsr #1 │ │ │ │ + rsbseq fp, r9, r2, ror sp │ │ │ │ + rsbseq r0, sl, r6, lsr #2 │ │ │ │ + rsbseq fp, r9, r6, lsl sp │ │ │ │ + rsbseq r0, sl, sl, asr #1 │ │ │ │ + ldrshteq fp, [r9], #-200 @ 0xffffff38 │ │ │ │ + rsbseq r0, sl, ip, lsr #1 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ blhi 181250 │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ bleq 840d4 │ │ │ │ stclmi 2, cr15, [ip, #692] @ 0x2b4 │ │ │ │ @ instruction: 0xf8df4614 │ │ │ │ @@ -52892,21 +52892,21 @@ │ │ │ │ @ instruction: 0xf8dd9a1a │ │ │ │ bl e6400 │ │ │ │ ands r0, sl, r3, lsl #9 │ │ │ │ ... │ │ │ │ addeq r8, r5, r0, ror #24 │ │ │ │ @ instruction: 0x000011b8 │ │ │ │ addeq r8, r5, r4, lsl ip │ │ │ │ - ldrsbteq fp, [r9], #-188 @ 0xffffff44 │ │ │ │ - rsbseq fp, r9, r2, asr #20 │ │ │ │ - rsbseq fp, r9, lr, lsr #17 │ │ │ │ - rsbseq pc, r9, r2, ror #24 │ │ │ │ - ldrshteq r2, [lr], #-130 @ 0xffffff7e │ │ │ │ - rsbseq fp, r9, sl, asr r7 │ │ │ │ - rsbseq pc, r9, lr, lsl #22 │ │ │ │ + rsbseq fp, r9, r4, ror #23 │ │ │ │ + rsbseq fp, r9, sl, asr #20 │ │ │ │ + ldrhteq fp, [r9], #-134 @ 0xffffff7a │ │ │ │ + rsbseq pc, r9, sl, ror #24 │ │ │ │ + ldrshteq r2, [lr], #-138 @ 0xffffff76 │ │ │ │ + rsbseq fp, r9, r2, ror #14 │ │ │ │ + rsbseq pc, r9, r6, lsl fp @ │ │ │ │ @ instruction: 0xf4ff3d01 │ │ │ │ @ instruction: 0xf854af34 │ │ │ │ tstcs r0, r4, lsl #26 │ │ │ │ @ instruction: 0xf1724630 │ │ │ │ stmdacs r1, {r0, r1, r4, r6, r8, sl, ip, sp, lr, pc} │ │ │ │ strdcs sp, [r0, -r4] │ │ │ │ @ instruction: 0xf1724630 │ │ │ │ @@ -52932,15 +52932,15 @@ │ │ │ │ @ instruction: 0xf11aab21 │ │ │ │ stmdacs r1, {r0, r2, r4, r6, sl, ip, sp, lr, pc} │ │ │ │ ldrhi pc, [r6], #64 @ 0x40 │ │ │ │ tstlt fp, fp, lsr #16 │ │ │ │ ldmdavs r3, {r0, r1, r2, r4, r9, fp, ip, pc} │ │ │ │ andsvs r3, r3, r1, lsl #6 │ │ │ │ ldrdcc pc, [r0], -sl │ │ │ │ - bls 897cac │ │ │ │ + bls 897cac │ │ │ │ tstmi r3, #12, 18 @ 0x30000 │ │ │ │ movwcs fp, #7956 @ 0x1f14 │ │ │ │ @ instruction: 0xf8ca2300 │ │ │ │ @ instruction: 0xf0e83000 │ │ │ │ stmdacs r1, {r0, r8, sl, ip, sp, lr, pc} │ │ │ │ ldrbthi pc, [r0], #-64 @ 0xffffffc0 @ │ │ │ │ ldmdavs r3, {r1, r2, r4, r9, fp, ip, pc} │ │ │ │ @@ -53100,20 +53100,20 @@ │ │ │ │ @ instruction: 0xf8ca2300 │ │ │ │ stmdbcs r0, {ip, sp} │ │ │ │ stmdavs r3!, {r0, r6, r7, ip, lr, pc} │ │ │ │ eorvs r3, r3, r1, lsl #6 │ │ │ │ svclt 0x0000e7bd │ │ │ │ andhi pc, r0, pc, lsr #7 │ │ │ │ ... │ │ │ │ - rsbseq fp, r9, r2, asr #12 │ │ │ │ - ldrshteq pc, [r9], #-150 @ 0xffffff6a @ │ │ │ │ - rsbseq fp, r9, lr, lsr #10 │ │ │ │ - rsbseq pc, r9, r2, ror #17 │ │ │ │ - rsbseq fp, r9, r0, lsl r5 │ │ │ │ - rsbseq pc, r9, r4, asr #17 │ │ │ │ + rsbseq fp, r9, sl, asr #12 │ │ │ │ + ldrshteq pc, [r9], #-158 @ 0xffffff62 @ │ │ │ │ + rsbseq fp, r9, r6, lsr r5 │ │ │ │ + rsbseq pc, r9, sl, ror #17 │ │ │ │ + rsbseq fp, r9, r8, lsl r5 │ │ │ │ + rsbseq pc, r9, ip, asr #17 │ │ │ │ vst4.8 {d25-d28}, [pc], ip │ │ │ │ stmiami r6, {r2, r3, r4, r8, sp, lr}^ │ │ │ │ andcc r4, ip, r8, ror r4 │ │ │ │ blx 845da │ │ │ │ stmdbls ip, {r2, r6, r7, fp, lr} │ │ │ │ @ instruction: 0xf7d14478 │ │ │ │ bls 38558c │ │ │ │ @@ -53305,26 +53305,26 @@ │ │ │ │ @ instruction: 0xf986f7d1 │ │ │ │ stmdbls ip, {r0, r4, fp, lr} │ │ │ │ @ instruction: 0xf7d14478 │ │ │ │ bls 385298 │ │ │ │ blt c04994 │ │ │ │ andhi pc, r0, pc, lsr #7 │ │ │ │ ... │ │ │ │ - rsbseq fp, r9, ip, lsr #7 │ │ │ │ - rsbseq pc, r9, r0, ror #14 │ │ │ │ - rsbseq fp, r9, ip, lsl #5 │ │ │ │ - rsbseq pc, r9, r0, asr #12 │ │ │ │ - rsbseq fp, r9, r6, asr #4 │ │ │ │ - ldrshteq pc, [r9], #-90 @ 0xffffffa6 @ │ │ │ │ - rsbseq fp, r9, r6, lsr #4 │ │ │ │ - ldrsbteq pc, [r9], #-90 @ 0xffffffa6 @ │ │ │ │ - rsbseq fp, r9, r6, lsl #4 │ │ │ │ - ldrhteq pc, [r9], #-90 @ 0xffffffa6 @ │ │ │ │ - ldrhteq fp, [r9], #-8 │ │ │ │ - rsbseq pc, r9, ip, ror #8 │ │ │ │ + ldrhteq fp, [r9], #-52 @ 0xffffffcc │ │ │ │ + rsbseq pc, r9, r8, ror #14 │ │ │ │ + @ instruction: 0x0079b294 │ │ │ │ + rsbseq pc, r9, r8, asr #12 │ │ │ │ + rsbseq fp, r9, lr, asr #4 │ │ │ │ + rsbseq pc, r9, r2, lsl #12 │ │ │ │ + rsbseq fp, r9, lr, lsr #4 │ │ │ │ + rsbseq pc, r9, r2, ror #11 │ │ │ │ + rsbseq fp, r9, lr, lsl #4 │ │ │ │ + rsbseq pc, r9, r2, asr #11 │ │ │ │ + rsbseq fp, r9, r0, asr #1 │ │ │ │ + rsbseq pc, r9, r4, ror r4 @ │ │ │ │ blvc ff282498 │ │ │ │ bls 56d628 │ │ │ │ blmi 824bc │ │ │ │ bleq feb82060 │ │ │ │ mrc 6, 1, r4, cr7, cr8, {1} │ │ │ │ vcmp.f64 d7, d5 │ │ │ │ vsqrt.f64 d22, d7 │ │ │ │ @@ -53426,15 +53426,15 @@ │ │ │ │ tstls r3, #1097728 @ 0x10c000 │ │ │ │ @ instruction: 0x9c19ab28 │ │ │ │ blge aeb7e0 │ │ │ │ ands r9, sp, ip, lsl r3 │ │ │ │ ldmdbls r5, {r2, r5, r8, r9, fp, sp, pc} │ │ │ │ @ instruction: 0xf10d9300 │ │ │ │ ldc 8, cr0, [pc, #592] @ 46dd8 │ │ │ │ - blge 891898 │ │ │ │ + blge 891898 │ │ │ │ mrc 6, 5, r4, cr15, cr8, {1} │ │ │ │ vmov.f64 d1, #112 @ 0x3f800000 1.0 │ │ │ │ @ instruction: 0xf8cd0b00 │ │ │ │ @ instruction: 0xf11a8004 │ │ │ │ stmdacs r1, {r0, r1, r2, r3, r4, r6, ip, sp, lr, pc} │ │ │ │ msrhi SPSR_fsc, r0, asr #32 │ │ │ │ ldrdcc pc, [r0], -r8 │ │ │ │ @@ -53494,24 +53494,24 @@ │ │ │ │ andcc r4, ip, r8, ror r4 │ │ │ │ @ instruction: 0xf808f7d1 │ │ │ │ stmdbls ip, {r1, r2, r3, fp, lr} │ │ │ │ @ instruction: 0xf7d14478 │ │ │ │ bls 384f9c │ │ │ │ ldmlt r0!, {r0, r1, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc} │ │ │ │ ... │ │ │ │ - rsbseq sl, r9, r2, lsl #30 │ │ │ │ - ldrhteq pc, [r9], #-38 @ 0xffffffda @ │ │ │ │ - rsbseq sl, r9, r6, ror #29 │ │ │ │ - @ instruction: 0x0079f298 │ │ │ │ - rsbseq sl, r9, r0, lsl #28 │ │ │ │ - ldrhteq pc, [r9], #-20 @ 0xffffffec @ │ │ │ │ - rsbseq sl, r9, r0, ror #27 │ │ │ │ - @ instruction: 0x0079f194 │ │ │ │ - ldrhteq sl, [r9], #-220 @ 0xffffff24 │ │ │ │ - rsbseq pc, r9, r0, ror r1 @ │ │ │ │ + rsbseq sl, r9, sl, lsl #30 │ │ │ │ + ldrhteq pc, [r9], #-46 @ 0xffffffd2 @ │ │ │ │ + rsbseq sl, r9, lr, ror #29 │ │ │ │ + rsbseq pc, r9, r0, lsr #5 │ │ │ │ + rsbseq sl, r9, r8, lsl #28 │ │ │ │ + ldrhteq pc, [r9], #-28 @ 0xffffffe4 @ │ │ │ │ + rsbseq sl, r9, r8, ror #27 │ │ │ │ + @ instruction: 0x0079f19c │ │ │ │ + rsbseq sl, r9, r4, asr #27 │ │ │ │ + rsbseq pc, r9, r8, ror r1 @ │ │ │ │ @ instruction: 0xf640900c │ │ │ │ ldmmi r0, {r2, r3, r4, r5, r8, sp}^ │ │ │ │ andcc r4, ip, r8, ror r4 │ │ │ │ @ instruction: 0xffe0f7d0 │ │ │ │ stmdbls ip, {r1, r2, r3, r6, r7, fp, lr} │ │ │ │ @ instruction: 0xf7d14478 │ │ │ │ bls 384f4c │ │ │ │ @@ -53714,60 +53714,60 @@ │ │ │ │ ldmdami r2!, {r2, r4, r6, r7, r8} │ │ │ │ andcc r4, ip, r8, ror r4 │ │ │ │ mcr2 7, 2, pc, cr12, cr0, {6} @ │ │ │ │ stmdbls ip, {r4, r5, fp, lr} │ │ │ │ @ instruction: 0xf7d04478 │ │ │ │ bls 386c24 │ │ │ │ mrclt 7, 7, APSR_nzcv, cr4, cr14, {7} │ │ │ │ - rsbseq sl, r9, ip, ror #26 │ │ │ │ - rsbseq pc, r9, r0, lsr #2 │ │ │ │ - rsbseq sl, r9, ip, asr #26 │ │ │ │ - rsbseq pc, r9, r0, lsl #2 │ │ │ │ - rsbseq sl, r9, ip, lsr #26 │ │ │ │ - rsbseq pc, r9, r0, ror #1 │ │ │ │ - ldrshteq sl, [r9], #-206 @ 0xffffff32 │ │ │ │ - ldrhteq pc, [r9], #-2 @ │ │ │ │ - ldrsbteq sl, [r9], #-194 @ 0xffffff3e │ │ │ │ - rsbseq pc, r9, r6, lsl #1 │ │ │ │ - ldrhteq sl, [r9], #-194 @ 0xffffff3e │ │ │ │ - rsbseq pc, r9, r6, rrx │ │ │ │ - @ instruction: 0x0079ac92 │ │ │ │ - rsbseq pc, r9, r6, asr #32 │ │ │ │ - rsbseq sl, r9, r2, ror ip │ │ │ │ - rsbseq pc, r9, r6, lsr #32 │ │ │ │ - rsbseq sl, r9, r2, asr ip │ │ │ │ - rsbseq pc, r9, r6 │ │ │ │ - rsbseq sl, r9, r2, lsr ip │ │ │ │ - rsbseq lr, r9, r6, ror #31 │ │ │ │ - rsbseq sl, r9, r2, lsl ip │ │ │ │ - rsbseq lr, r9, r6, asr #31 │ │ │ │ - ldrshteq sl, [r9], #-178 @ 0xffffff4e │ │ │ │ - rsbseq lr, r9, r6, lsr #31 │ │ │ │ - ldrsbteq sl, [r9], #-178 @ 0xffffff4e │ │ │ │ - rsbseq lr, r9, r6, lsl #31 │ │ │ │ - ldrhteq sl, [r9], #-178 @ 0xffffff4e │ │ │ │ - rsbseq lr, r9, r6, ror #30 │ │ │ │ - rsbseq sl, r9, ip, lsl #23 │ │ │ │ - rsbseq lr, r9, r0, asr #30 │ │ │ │ - rsbseq sl, r9, ip, ror #22 │ │ │ │ - rsbseq lr, r9, r0, lsr #30 │ │ │ │ - rsbseq sl, r9, ip, asr #22 │ │ │ │ - rsbseq lr, r9, r0, lsl #30 │ │ │ │ - rsbseq sl, r9, ip, lsr #22 │ │ │ │ - rsbseq lr, r9, r0, ror #29 │ │ │ │ - rsbseq sl, r9, r4, asr #21 │ │ │ │ - rsbseq lr, r9, r8, ror lr │ │ │ │ - rsbseq sl, r9, r4, lsr #21 │ │ │ │ - rsbseq lr, r9, r8, asr lr │ │ │ │ - rsbseq sl, r9, r4, lsl #21 │ │ │ │ - rsbseq lr, r9, r8, lsr lr │ │ │ │ - rsbseq sl, r9, r4, ror #20 │ │ │ │ - rsbseq lr, r9, r8, lsl lr │ │ │ │ - rsbseq sl, r9, r4, asr #20 │ │ │ │ - ldrshteq lr, [r9], #-216 @ 0xffffff28 │ │ │ │ + rsbseq sl, r9, r4, ror sp │ │ │ │ + rsbseq pc, r9, r8, lsr #2 │ │ │ │ + rsbseq sl, r9, r4, asr sp │ │ │ │ + rsbseq pc, r9, r8, lsl #2 │ │ │ │ + rsbseq sl, r9, r4, lsr sp │ │ │ │ + rsbseq pc, r9, r8, ror #1 │ │ │ │ + rsbseq sl, r9, r6, lsl #26 │ │ │ │ + ldrhteq pc, [r9], #-10 @ │ │ │ │ + ldrsbteq sl, [r9], #-202 @ 0xffffff36 │ │ │ │ + rsbseq pc, r9, lr, lsl #1 │ │ │ │ + ldrhteq sl, [r9], #-202 @ 0xffffff36 │ │ │ │ + rsbseq pc, r9, lr, rrx │ │ │ │ + @ instruction: 0x0079ac9a │ │ │ │ + rsbseq pc, r9, lr, asr #32 │ │ │ │ + rsbseq sl, r9, sl, ror ip │ │ │ │ + rsbseq pc, r9, lr, lsr #32 │ │ │ │ + rsbseq sl, r9, sl, asr ip │ │ │ │ + rsbseq pc, r9, lr │ │ │ │ + rsbseq sl, r9, sl, lsr ip │ │ │ │ + rsbseq lr, r9, lr, ror #31 │ │ │ │ + rsbseq sl, r9, sl, lsl ip │ │ │ │ + rsbseq lr, r9, lr, asr #31 │ │ │ │ + ldrshteq sl, [r9], #-186 @ 0xffffff46 │ │ │ │ + rsbseq lr, r9, lr, lsr #31 │ │ │ │ + ldrsbteq sl, [r9], #-186 @ 0xffffff46 │ │ │ │ + rsbseq lr, r9, lr, lsl #31 │ │ │ │ + ldrhteq sl, [r9], #-186 @ 0xffffff46 │ │ │ │ + rsbseq lr, r9, lr, ror #30 │ │ │ │ + @ instruction: 0x0079ab94 │ │ │ │ + rsbseq lr, r9, r8, asr #30 │ │ │ │ + rsbseq sl, r9, r4, ror fp │ │ │ │ + rsbseq lr, r9, r8, lsr #30 │ │ │ │ + rsbseq sl, r9, r4, asr fp │ │ │ │ + rsbseq lr, r9, r8, lsl #30 │ │ │ │ + rsbseq sl, r9, r4, lsr fp │ │ │ │ + rsbseq lr, r9, r8, ror #29 │ │ │ │ + rsbseq sl, r9, ip, asr #21 │ │ │ │ + rsbseq lr, r9, r0, lsl #29 │ │ │ │ + rsbseq sl, r9, ip, lsr #21 │ │ │ │ + rsbseq lr, r9, r0, ror #28 │ │ │ │ + rsbseq sl, r9, ip, lsl #21 │ │ │ │ + rsbseq lr, r9, r0, asr #28 │ │ │ │ + rsbseq sl, r9, ip, ror #20 │ │ │ │ + rsbseq lr, r9, r0, lsr #28 │ │ │ │ + rsbseq sl, r9, ip, asr #20 │ │ │ │ + rsbseq lr, r9, r0, lsl #28 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x0020f8cc │ │ │ │ strmi fp, [sp], -pc, lsr #1 │ │ │ │ andsls r4, r2, #136314880 @ 0x8200000 │ │ │ │ ldrbcs pc, [ip, #2271]! @ 0x8df @ │ │ │ │ @@ -54151,18 +54151,18 @@ │ │ │ │ eorlt r4, pc, r0, lsr #12 │ │ │ │ svchi 0x00f0e8bd │ │ │ │ adcsge lr, r5, sp, lsl #27 │ │ │ │ mrccc 6, 5, ip, cr0, cr7, {7} │ │ │ │ ... │ │ │ │ addeq r7, r5, sl, lsr #18 │ │ │ │ @ instruction: 0x000011b8 │ │ │ │ - ldrsbteq sl, [r9], #-142 @ 0xffffff72 │ │ │ │ - @ instruction: 0x0079a492 │ │ │ │ - @ instruction: 0x0079a39c │ │ │ │ - rsbseq lr, r9, r0, asr r7 │ │ │ │ + rsbseq sl, r9, r6, ror #17 │ │ │ │ + @ instruction: 0x0079a49a │ │ │ │ + rsbseq sl, r9, r4, lsr #7 │ │ │ │ + rsbseq lr, r9, r8, asr r7 │ │ │ │ addeq r7, r5, lr, asr r3 │ │ │ │ strbmi r6, [r1], -r2, lsr #16 │ │ │ │ @ instruction: 0x46509b11 │ │ │ │ @ instruction: 0xf81af7fd │ │ │ │ @ instruction: 0xf0402801 │ │ │ │ blls 4a7f7c │ │ │ │ stmdavs r2!, {r0, r6, r9, sl, lr} │ │ │ │ @@ -54586,49 +54586,49 @@ │ │ │ │ ldmdavs fp, {r0, r1, r2, r4, r9, fp, ip, pc} │ │ │ │ @ instruction: 0xf47f429a │ │ │ │ blls 672d64 │ │ │ │ @ instruction: 0xf7ff930e │ │ │ │ svclt 0x0000ba87 │ │ │ │ andhi pc, r0, pc, lsr #7 │ │ │ │ ... │ │ │ │ - rsbseq sl, r9, r4, ror #5 │ │ │ │ - @ instruction: 0x0079e696 │ │ │ │ - rsbseq sl, r9, r2, ror #4 │ │ │ │ - rsbseq lr, r9, r4, lsl r6 │ │ │ │ - rsbseq sl, r9, r4, lsr r2 │ │ │ │ - rsbseq lr, r9, r6, ror #11 │ │ │ │ - rsbseq sl, r9, r4, lsl r2 │ │ │ │ - rsbseq lr, r9, r6, asr #11 │ │ │ │ - rsbseq sl, r9, r0, lsl #3 │ │ │ │ - rsbseq lr, r9, r2, lsr r5 │ │ │ │ - rsbseq sl, r9, r0, ror #2 │ │ │ │ - rsbseq lr, r9, r2, lsl r5 │ │ │ │ - ldrhteq r9, [r9], #-254 @ 0xffffff02 │ │ │ │ - rsbseq sl, r9, r4, lsl #2 │ │ │ │ - rsbseq r9, r9, r8, lsr #31 │ │ │ │ - rsbseq lr, r9, ip, asr r3 │ │ │ │ - rsbseq r9, r9, r0, ror pc │ │ │ │ - rsbseq lr, r9, r4, lsr #6 │ │ │ │ - rsbseq r9, r9, sl, lsl #30 │ │ │ │ - ldrhteq lr, [r9], #-46 @ 0xffffffd2 │ │ │ │ - rsbseq r9, r9, lr, ror #29 │ │ │ │ - rsbseq lr, r9, r2, lsr #5 │ │ │ │ - ldrsbteq r9, [r9], #-226 @ 0xffffff1e │ │ │ │ - rsbseq lr, r9, r4, lsl #5 │ │ │ │ - rsbseq r9, r9, ip, lsl #29 │ │ │ │ - rsbseq lr, r9, r0, asr #4 │ │ │ │ - rsbseq r9, r9, r0, ror lr │ │ │ │ - rsbseq lr, r9, r4, lsr #4 │ │ │ │ + rsbseq sl, r9, ip, ror #5 │ │ │ │ + @ instruction: 0x0079e69e │ │ │ │ + rsbseq sl, r9, sl, ror #4 │ │ │ │ + rsbseq lr, r9, ip, lsl r6 │ │ │ │ + rsbseq sl, r9, ip, lsr r2 │ │ │ │ + rsbseq lr, r9, lr, ror #11 │ │ │ │ + rsbseq sl, r9, ip, lsl r2 │ │ │ │ + rsbseq lr, r9, lr, asr #11 │ │ │ │ + rsbseq sl, r9, r8, lsl #3 │ │ │ │ + rsbseq lr, r9, sl, lsr r5 │ │ │ │ + rsbseq sl, r9, r8, ror #2 │ │ │ │ + rsbseq lr, r9, sl, lsl r5 │ │ │ │ + rsbseq r9, r9, r6, asr #31 │ │ │ │ + rsbseq sl, r9, ip, lsl #2 │ │ │ │ + ldrhteq r9, [r9], #-240 @ 0xffffff10 │ │ │ │ + rsbseq lr, r9, r4, ror #6 │ │ │ │ + rsbseq r9, r9, r8, ror pc │ │ │ │ + rsbseq lr, r9, ip, lsr #6 │ │ │ │ + rsbseq r9, r9, r2, lsl pc │ │ │ │ + rsbseq lr, r9, r6, asr #5 │ │ │ │ + ldrshteq r9, [r9], #-230 @ 0xffffff1a │ │ │ │ + rsbseq lr, r9, sl, lsr #5 │ │ │ │ + ldrsbteq r9, [r9], #-234 @ 0xffffff16 │ │ │ │ + rsbseq lr, r9, ip, lsl #5 │ │ │ │ + @ instruction: 0x00799e94 │ │ │ │ + rsbseq lr, r9, r8, asr #4 │ │ │ │ + rsbseq r9, r9, r8, ror lr │ │ │ │ + rsbseq lr, r9, ip, lsr #4 │ │ │ │ @ instruction: 0xffff8f53 │ │ │ │ @ instruction: 0xffffb799 │ │ │ │ @ instruction: 0xffff8f33 │ │ │ │ - ldrshteq r9, [r9], #-192 @ 0xffffff40 │ │ │ │ - rsbseq lr, r9, r4, lsr #1 │ │ │ │ - ldrsbteq r9, [r9], #-200 @ 0xffffff38 │ │ │ │ - rsbseq lr, r9, ip, lsl #1 │ │ │ │ + ldrshteq r9, [r9], #-200 @ 0xffffff38 │ │ │ │ + rsbseq lr, r9, ip, lsr #1 │ │ │ │ + rsbseq r9, r9, r0, ror #25 │ │ │ │ + @ instruction: 0x0079e094 │ │ │ │ @ instruction: 0xf6404845 │ │ │ │ ldrbtmi r5, [r8], #-341 @ 0xfffffeab │ │ │ │ @ instruction: 0xf7cf300c │ │ │ │ stmdami r3, {r0, r1, r5, r8, r9, sl, fp, ip, sp, lr, pc}^ │ │ │ │ ldrbtmi r4, [r8], #-1569 @ 0xfffff9df │ │ │ │ @ instruction: 0xffdef7cf │ │ │ │ @ instruction: 0x4604e77f │ │ │ │ @@ -54691,32 +54691,32 @@ │ │ │ │ @ instruction: 0xf7ff46a0 │ │ │ │ vnmlsls.f32 s22, s1, s22 │ │ │ │ @ instruction: 0xf7ff4698 │ │ │ │ @ instruction: 0xf7c9b96b │ │ │ │ @ instruction: 0xf896ebf2 │ │ │ │ @ instruction: 0xf7ff205e │ │ │ │ svclt 0x0000bace │ │ │ │ - ldrshteq r9, [r9], #-178 @ 0xffffff4e │ │ │ │ - rsbseq sp, r9, r6, lsr #31 │ │ │ │ - ldrsbteq r9, [r9], #-182 @ 0xffffff4a │ │ │ │ - rsbseq sp, r9, sl, lsl #31 │ │ │ │ - ldrhteq r9, [r9], #-186 @ 0xffffff46 │ │ │ │ - rsbseq sp, r9, lr, ror #30 │ │ │ │ - @ instruction: 0x00799b9e │ │ │ │ - rsbseq sp, r9, r2, asr pc │ │ │ │ - rsbseq r9, r9, r2, lsl #23 │ │ │ │ - rsbseq sp, r9, r6, lsr pc │ │ │ │ - rsbseq r9, r9, r6, ror #22 │ │ │ │ - rsbseq sp, r9, sl, lsl pc │ │ │ │ - rsbseq r9, r9, sl, asr #22 │ │ │ │ - ldrshteq sp, [r9], #-238 @ 0xffffff12 │ │ │ │ - rsbseq r9, r9, lr, lsr #22 │ │ │ │ - rsbseq sp, r9, r2, ror #29 │ │ │ │ - rsbseq r9, r9, r2, lsl fp │ │ │ │ - rsbseq sp, r9, r6, asr #29 │ │ │ │ + ldrshteq r9, [r9], #-186 @ 0xffffff46 │ │ │ │ + rsbseq sp, r9, lr, lsr #31 │ │ │ │ + ldrsbteq r9, [r9], #-190 @ 0xffffff42 │ │ │ │ + @ instruction: 0x0079df92 │ │ │ │ + rsbseq r9, r9, r2, asr #23 │ │ │ │ + rsbseq sp, r9, r6, ror pc │ │ │ │ + rsbseq r9, r9, r6, lsr #23 │ │ │ │ + rsbseq sp, r9, sl, asr pc │ │ │ │ + rsbseq r9, r9, sl, lsl #23 │ │ │ │ + rsbseq sp, r9, lr, lsr pc │ │ │ │ + rsbseq r9, r9, lr, ror #22 │ │ │ │ + rsbseq sp, r9, r2, lsr #30 │ │ │ │ + rsbseq r9, r9, r2, asr fp │ │ │ │ + rsbseq sp, r9, r6, lsl #30 │ │ │ │ + rsbseq r9, r9, r6, lsr fp │ │ │ │ + rsbseq sp, r9, sl, ror #29 │ │ │ │ + rsbseq r9, r9, sl, lsl fp │ │ │ │ + rsbseq sp, r9, lr, asr #29 │ │ │ │ ldrbmi lr, [r0, sp, lsr #18]! │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d0f8cc │ │ │ │ strmi fp, [r6], -r4, lsl #1 │ │ │ │ ldrmi r4, [pc], -r8, lsl #12 │ │ │ │ @ instruction: 0xf9a6f3ac │ │ │ │ @@ -54845,33 +54845,33 @@ │ │ │ │ shadd16mi pc, r0, sp @ │ │ │ │ @ instruction: 0xf102f0dd │ │ │ │ eorscs pc, pc, #64, 4 │ │ │ │ andls r4, r0, #45088768 @ 0x2b00000 │ │ │ │ eorscs r4, r4, #59768832 @ 0x3900000 │ │ │ │ @ instruction: 0xff12f7cc │ │ │ │ svclt 0x0000e72a │ │ │ │ - rsbseq r9, r9, lr, asr #20 │ │ │ │ - rsbseq sp, r9, r2, lsl #28 │ │ │ │ - rsbseq r9, r9, r6, lsr sl │ │ │ │ - rsbseq sp, r9, sl, ror #27 │ │ │ │ - rsbseq r9, r9, r6, asr #19 │ │ │ │ - rsbseq sp, r9, sl, ror sp │ │ │ │ - rsbseq r9, r9, r0, asr r9 │ │ │ │ - rsbseq sp, r9, r4, lsl #26 │ │ │ │ - rsbseq r9, r9, r6, lsr r9 │ │ │ │ - rsbseq sp, r9, sl, ror #25 │ │ │ │ - rsbseq r9, r9, ip, lsl r9 │ │ │ │ - ldrsbteq sp, [r9], #-192 @ 0xffffff40 │ │ │ │ - rsbseq r9, r9, r4, lsl #18 │ │ │ │ - ldrhteq sp, [r9], #-200 @ 0xffffff38 │ │ │ │ - rsbseq r9, r9, sl, ror #17 │ │ │ │ - @ instruction: 0x0079dc9e │ │ │ │ - rsbseq r9, r9, r2, asr #17 │ │ │ │ - rsbseq sp, r9, r6, ror ip │ │ │ │ - rsbseq r9, r9, ip, lsl #17 │ │ │ │ + rsbseq r9, r9, r6, asr sl │ │ │ │ + rsbseq sp, r9, sl, lsl #28 │ │ │ │ + rsbseq r9, r9, lr, lsr sl │ │ │ │ + ldrshteq sp, [r9], #-210 @ 0xffffff2e │ │ │ │ + rsbseq r9, r9, lr, asr #19 │ │ │ │ + rsbseq sp, r9, r2, lsl #27 │ │ │ │ + rsbseq r9, r9, r8, asr r9 │ │ │ │ + rsbseq sp, r9, ip, lsl #26 │ │ │ │ + rsbseq r9, r9, lr, lsr r9 │ │ │ │ + ldrshteq sp, [r9], #-194 @ 0xffffff3e │ │ │ │ + rsbseq r9, r9, r4, lsr #18 │ │ │ │ + ldrsbteq sp, [r9], #-200 @ 0xffffff38 │ │ │ │ + rsbseq r9, r9, ip, lsl #18 │ │ │ │ + rsbseq sp, r9, r0, asr #25 │ │ │ │ + ldrshteq r9, [r9], #-130 @ 0xffffff7e │ │ │ │ + rsbseq sp, r9, r6, lsr #25 │ │ │ │ + rsbseq r9, r9, sl, asr #17 │ │ │ │ + rsbseq sp, r9, lr, ror ip │ │ │ │ + @ instruction: 0x00799894 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00a8f8cc │ │ │ │ bmi fea99a7c │ │ │ │ blmi fea99c88 │ │ │ │ addlt r4, sp, sl, ror r4 │ │ │ │ @@ -55039,33 +55039,33 @@ │ │ │ │ blls 1c777c │ │ │ │ @ instruction: 0xf7c9e72a │ │ │ │ svclt 0x0000e93e │ │ │ │ andhi pc, r0, pc, lsr #7 │ │ │ │ ... │ │ │ │ addeq r6, r5, ip, ror #15 │ │ │ │ @ instruction: 0x000011b8 │ │ │ │ - rsbseq r9, r9, r4, ror r7 │ │ │ │ - rsbseq r9, r9, r4, asr #14 │ │ │ │ - ldrshteq sp, [r9], #-168 @ 0xffffff58 │ │ │ │ - rsbseq r9, r9, r8, lsr #14 │ │ │ │ - ldrsbteq sp, [r9], #-172 @ 0xffffff54 │ │ │ │ + rsbseq r9, r9, ip, ror r7 │ │ │ │ + rsbseq r9, r9, ip, asr #14 │ │ │ │ + rsbseq sp, r9, r0, lsl #22 │ │ │ │ + rsbseq r9, r9, r0, lsr r7 │ │ │ │ + rsbseq sp, r9, r4, ror #21 │ │ │ │ addeq r6, r5, r4, ror #13 │ │ │ │ - ldrsbteq r9, [r9], #-110 @ 0xffffff92 │ │ │ │ - @ instruction: 0x0079da92 │ │ │ │ - rsbseq r9, r9, r6, lsr #13 │ │ │ │ - rsbseq sp, r9, sl, asr sl │ │ │ │ - rsbseq r9, r9, r2, lsl r6 │ │ │ │ - rsbseq sp, r9, r6, asr #19 │ │ │ │ - ldrshteq r9, [r9], #-84 @ 0xffffffac │ │ │ │ - rsbseq sp, r9, r8, lsr #19 │ │ │ │ - ldrsbteq r9, [r9], #-88 @ 0xffffffa8 │ │ │ │ - rsbseq sp, r9, sl, lsl #19 │ │ │ │ - @ instruction: 0x00799598 │ │ │ │ - @ instruction: 0x0079959c │ │ │ │ - rsbseq sp, r9, r0, asr r9 │ │ │ │ + rsbseq r9, r9, r6, ror #13 │ │ │ │ + @ instruction: 0x0079da9a │ │ │ │ + rsbseq r9, r9, lr, lsr #13 │ │ │ │ + rsbseq sp, r9, r2, ror #20 │ │ │ │ + rsbseq r9, r9, sl, lsl r6 │ │ │ │ + rsbseq sp, r9, lr, asr #19 │ │ │ │ + ldrshteq r9, [r9], #-92 @ 0xffffffa4 │ │ │ │ + ldrhteq sp, [r9], #-144 @ 0xffffff70 │ │ │ │ + rsbseq r9, r9, r0, ror #11 │ │ │ │ + @ instruction: 0x0079d992 │ │ │ │ + rsbseq r9, r9, r0, lsr #11 │ │ │ │ + rsbseq r9, r9, r4, lsr #11 │ │ │ │ + rsbseq sp, r9, r8, asr r9 │ │ │ │ mvnsmi lr, sp, lsr #18 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00b0f8cc │ │ │ │ usatgt pc, #20, pc, asr #17 @ │ │ │ │ @ instruction: 0xf8dfb08e │ │ │ │ strdcs r2, [r0, -r4] │ │ │ │ @@ -55511,122 +55511,122 @@ │ │ │ │ @ instruction: 0xf840f7cf │ │ │ │ @ instruction: 0x46214870 │ │ │ │ @ instruction: 0xf7cf4478 │ │ │ │ ldrt pc, [r1], #2299 @ 0x8fb @ │ │ │ │ ldrdeq r6, [r5], r8 │ │ │ │ @ instruction: 0xffff86fb │ │ │ │ @ instruction: 0x000011b8 │ │ │ │ - ldrsbteq r1, [sl], #-254 @ 0xffffff02 │ │ │ │ - rsbseq r9, r9, r2, asr r6 │ │ │ │ - rsbseq r9, r9, r8, asr #9 │ │ │ │ - rsbseq sp, r9, sl, ror r8 │ │ │ │ + rsbseq r1, sl, r6, ror #31 │ │ │ │ + rsbseq r9, r9, sl, asr r6 │ │ │ │ + ldrsbteq r9, [r9], #-64 @ 0xffffffc0 │ │ │ │ + rsbseq sp, r9, r2, lsl #17 │ │ │ │ addeq r6, r5, r4, lsl #9 │ │ │ │ - rsbseq r9, r9, r8, ror #8 │ │ │ │ + rsbseq r9, r9, r0, ror r4 │ │ │ │ @ instruction: 0xffffac3f │ │ │ │ @ instruction: 0xffff8c99 │ │ │ │ @ instruction: 0xffff8d67 │ │ │ │ @ instruction: 0xffff937f │ │ │ │ - rsbseq r9, r9, ip, asr #11 │ │ │ │ - rsbseq r9, r9, ip, lsl r4 │ │ │ │ - rsbseq sp, r9, lr, asr #15 │ │ │ │ + ldrsbteq r9, [r9], #-84 @ 0xffffffac │ │ │ │ + rsbseq r9, r9, r4, lsr #8 │ │ │ │ + ldrsbteq sp, [r9], #-118 @ 0xffffff8a │ │ │ │ strdeq r0, [r0], -r3 │ │ │ │ muleq r0, r9, r7 │ │ │ │ @ instruction: 0xffffa86d │ │ │ │ - ldrsbteq r9, [r9], #-48 @ 0xffffffd0 │ │ │ │ - rsbseq sp, r9, r2, lsl #15 │ │ │ │ - ldrhteq r9, [r9], #-50 @ 0xffffffce │ │ │ │ - rsbseq sp, r9, r4, ror #14 │ │ │ │ + ldrsbteq r9, [r9], #-56 @ 0xffffffc8 │ │ │ │ + rsbseq sp, r9, sl, lsl #15 │ │ │ │ + ldrhteq r9, [r9], #-58 @ 0xffffffc6 │ │ │ │ + rsbseq sp, r9, ip, ror #14 │ │ │ │ @ instruction: 0xffffab11 │ │ │ │ @ instruction: 0xfffff8e5 │ │ │ │ - rsbseq r9, r9, ip, ror #6 │ │ │ │ - rsbseq sp, r9, lr, lsl r7 │ │ │ │ - rsbseq r9, r9, ip, asr #6 │ │ │ │ - rsbseq sp, r9, r6, lsl #14 │ │ │ │ - rsbseq r9, r9, r2, lsl r3 │ │ │ │ - rsbseq sp, r9, r4, asr #13 │ │ │ │ + rsbseq r9, r9, r4, ror r3 │ │ │ │ + rsbseq sp, r9, r6, lsr #14 │ │ │ │ + rsbseq r9, r9, r4, asr r3 │ │ │ │ + rsbseq sp, r9, lr, lsl #14 │ │ │ │ + rsbseq r9, r9, sl, lsl r3 │ │ │ │ + rsbseq sp, r9, ip, asr #13 │ │ │ │ @ instruction: 0xfffffac5 │ │ │ │ - rsbseq r9, r9, r0, ror #5 │ │ │ │ - @ instruction: 0x0079d692 │ │ │ │ + rsbseq r9, r9, r8, ror #5 │ │ │ │ + @ instruction: 0x0079d69a │ │ │ │ @ instruction: 0xffffadab │ │ │ │ - rsbseq r9, r9, lr, lsr #5 │ │ │ │ - rsbseq sp, r9, r0, ror #12 │ │ │ │ + ldrhteq r9, [r9], #-38 @ 0xffffffda │ │ │ │ + rsbseq sp, r9, r8, ror #12 │ │ │ │ @ instruction: 0xffffa6a1 │ │ │ │ - rsbseq r9, r9, ip, ror r2 │ │ │ │ - rsbseq sp, r9, lr, lsr #12 │ │ │ │ + rsbseq r9, r9, r4, lsl #5 │ │ │ │ + rsbseq sp, r9, r6, lsr r6 │ │ │ │ @ instruction: 0xffffa627 │ │ │ │ - rsbseq r9, r9, sl, asr #4 │ │ │ │ - ldrshteq sp, [r9], #-92 @ 0xffffffa4 │ │ │ │ + rsbseq r9, r9, r2, asr r2 │ │ │ │ + rsbseq sp, r9, r4, lsl #12 │ │ │ │ @ instruction: 0xffff8419 │ │ │ │ - rsbseq r9, r9, r8, lsl r2 │ │ │ │ - rsbseq sp, r9, sl, asr #11 │ │ │ │ + rsbseq r9, r9, r0, lsr #4 │ │ │ │ + ldrsbteq sp, [r9], #-82 @ 0xffffffae │ │ │ │ @ instruction: 0xffff9efb │ │ │ │ - rsbseq r9, r9, r6, ror #3 │ │ │ │ - @ instruction: 0x0079d598 │ │ │ │ + rsbseq r9, r9, lr, ror #3 │ │ │ │ + rsbseq sp, r9, r0, lsr #11 │ │ │ │ @ instruction: 0xffff951d │ │ │ │ - ldrhteq r9, [r9], #-16 │ │ │ │ - rsbseq sp, r9, r2, ror #10 │ │ │ │ + ldrhteq r9, [r9], #-24 @ 0xffffffe8 │ │ │ │ + rsbseq sp, r9, sl, ror #10 │ │ │ │ andeq r0, r0, r3, asr #16 │ │ │ │ - rsbseq r9, r9, lr, ror r1 │ │ │ │ - rsbseq sp, r9, r0, lsr r5 │ │ │ │ + rsbseq r9, r9, r6, lsl #3 │ │ │ │ + rsbseq sp, r9, r8, lsr r5 │ │ │ │ @ instruction: 0xffffe7e3 │ │ │ │ - rsbseq r9, r9, r4, asr #2 │ │ │ │ - ldrshteq sp, [r9], #-70 @ 0xffffffba │ │ │ │ + rsbseq r9, r9, ip, asr #2 │ │ │ │ + ldrshteq sp, [r9], #-78 @ 0xffffffb2 │ │ │ │ @ instruction: 0xffff9d5d │ │ │ │ - rsbseq r9, r9, r6, lsl r1 │ │ │ │ - rsbseq sp, r9, sl, asr #9 │ │ │ │ + rsbseq r9, r9, lr, lsl r1 │ │ │ │ + ldrsbteq sp, [r9], #-66 @ 0xffffffbe │ │ │ │ @ instruction: 0xffffbb4f │ │ │ │ - rsbseq r9, r9, r2, ror #1 │ │ │ │ - @ instruction: 0x0079d496 │ │ │ │ + rsbseq r9, r9, sl, ror #1 │ │ │ │ + @ instruction: 0x0079d49e │ │ │ │ @ instruction: 0xffff98d5 │ │ │ │ - ldrhteq r9, [r9], #-6 │ │ │ │ - rsbseq sp, r9, sl, ror #8 │ │ │ │ + ldrhteq r9, [r9], #-14 │ │ │ │ + rsbseq sp, r9, r2, ror r4 │ │ │ │ @ instruction: 0xffff902d │ │ │ │ @ instruction: 0xffff90f9 │ │ │ │ - rsbseq r9, r9, r8, ror r0 │ │ │ │ - rsbseq sp, r9, ip, lsr #8 │ │ │ │ + rsbseq r9, r9, r0, lsl #1 │ │ │ │ + rsbseq sp, r9, r4, lsr r4 │ │ │ │ @ instruction: 0xffff9753 │ │ │ │ - rsbseq r9, r9, ip, asr #32 │ │ │ │ - rsbseq sp, r9, r0, lsl #8 │ │ │ │ + rsbseq r9, r9, r4, asr r0 │ │ │ │ + rsbseq sp, r9, r8, lsl #8 │ │ │ │ @ instruction: 0xffff8f17 │ │ │ │ - rsbseq r9, r9, r0, lsr #32 │ │ │ │ - ldrsbteq sp, [r9], #-52 @ 0xffffffcc │ │ │ │ + rsbseq r9, r9, r8, lsr #32 │ │ │ │ + ldrsbteq sp, [r9], #-60 @ 0xffffffc4 │ │ │ │ @ instruction: 0xffff85cb │ │ │ │ - ldrshteq r8, [r9], #-244 @ 0xffffff0c │ │ │ │ - rsbseq sp, r9, r8, lsr #7 │ │ │ │ + ldrshteq r8, [r9], #-252 @ 0xffffff04 │ │ │ │ + ldrhteq sp, [r9], #-48 @ 0xffffffd0 │ │ │ │ @ instruction: 0xffff854f │ │ │ │ - rsbseq r8, r9, r8, asr #31 │ │ │ │ - rsbseq sp, r9, ip, ror r3 │ │ │ │ - rsbseq r9, r9, r4, lsl #3 │ │ │ │ - rsbseq r9, r9, r6, asr #3 │ │ │ │ - rsbseq r8, r9, lr, lsl #31 │ │ │ │ - rsbseq sp, r9, r2, asr #6 │ │ │ │ - rsbseq r9, r9, lr, lsr #3 │ │ │ │ - ldrshteq r9, [r9], #-24 @ 0xffffffe8 │ │ │ │ - rsbseq r8, r9, r4, asr pc │ │ │ │ - rsbseq sp, r9, r8, lsl #6 │ │ │ │ - rsbseq r9, r9, r4, ror #3 │ │ │ │ - rsbseq r9, r9, sl, lsr #4 │ │ │ │ - rsbseq r8, r9, sl, lsl pc │ │ │ │ - rsbseq sp, r9, lr, asr #5 │ │ │ │ - rsbseq r9, r9, lr, lsl #4 │ │ │ │ - rsbseq r9, r9, ip, lsr r2 │ │ │ │ - rsbseq r8, r9, r0, ror #29 │ │ │ │ - @ instruction: 0x0079d294 │ │ │ │ - rsbseq r9, r9, r0, lsr #4 │ │ │ │ - rsbseq r9, r9, sl, asr #4 │ │ │ │ - rsbseq r8, r9, r6, lsr #29 │ │ │ │ - rsbseq sp, r9, sl, asr r2 │ │ │ │ - rsbseq r9, r9, r6, lsr r2 │ │ │ │ - rsbseq r9, r9, r4, ror r2 │ │ │ │ - rsbseq r8, r9, ip, ror #28 │ │ │ │ - rsbseq sp, r9, r0, lsr #4 │ │ │ │ - rsbseq r9, r9, r0, ror #4 │ │ │ │ + ldrsbteq r8, [r9], #-240 @ 0xffffff10 │ │ │ │ + rsbseq sp, r9, r4, lsl #7 │ │ │ │ + rsbseq r9, r9, ip, lsl #3 │ │ │ │ + rsbseq r9, r9, lr, asr #3 │ │ │ │ + @ instruction: 0x00798f96 │ │ │ │ + rsbseq sp, r9, sl, asr #6 │ │ │ │ + ldrhteq r9, [r9], #-22 @ 0xffffffea │ │ │ │ + rsbseq r9, r9, r0, lsl #4 │ │ │ │ + rsbseq r8, r9, ip, asr pc │ │ │ │ + rsbseq sp, r9, r0, lsl r3 │ │ │ │ + rsbseq r9, r9, ip, ror #3 │ │ │ │ + rsbseq r9, r9, r2, lsr r2 │ │ │ │ + rsbseq r8, r9, r2, lsr #30 │ │ │ │ + ldrsbteq sp, [r9], #-38 @ 0xffffffda │ │ │ │ + rsbseq r9, r9, r6, lsl r2 │ │ │ │ + rsbseq r9, r9, r4, asr #4 │ │ │ │ + rsbseq r8, r9, r8, ror #29 │ │ │ │ + @ instruction: 0x0079d29c │ │ │ │ + rsbseq r9, r9, r8, lsr #4 │ │ │ │ + rsbseq r9, r9, r2, asr r2 │ │ │ │ + rsbseq r8, r9, lr, lsr #29 │ │ │ │ + rsbseq sp, r9, r2, ror #4 │ │ │ │ + rsbseq r9, r9, lr, lsr r2 │ │ │ │ rsbseq r9, r9, ip, ror r2 │ │ │ │ - rsbseq r8, r9, ip, lsr #28 │ │ │ │ - rsbseq sp, r9, r0, ror #3 │ │ │ │ + rsbseq r8, r9, r4, ror lr │ │ │ │ + rsbseq sp, r9, r8, lsr #4 │ │ │ │ + rsbseq r9, r9, r8, ror #4 │ │ │ │ + rsbseq r9, r9, r4, lsl #5 │ │ │ │ + rsbseq r8, r9, r4, lsr lr │ │ │ │ + rsbseq sp, r9, r8, ror #3 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ bl feb9ffe4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ssub8mi r0, r4, r0 │ │ │ │ @ instruction: 0xf7ffb082 │ │ │ │ stmdacs r1, {r0, r1, r4, r7, r8, r9, fp, ip, sp, lr, pc} │ │ │ │ svclt 0x00084603 │ │ │ │ @@ -55637,16 +55637,16 @@ │ │ │ │ ldrbtmi r4, [r8], #-2054 @ 0xfffff7fa │ │ │ │ @ instruction: 0xf7ce300c │ │ │ │ stmdami r5, {r0, r6, r8, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ ldrbtmi r9, [r8], #-2305 @ 0xfffff6ff │ │ │ │ @ instruction: 0xfffcf7ce │ │ │ │ ldrmi r9, [r8], -r1, lsl #22 │ │ │ │ ldclt 0, cr11, [r0, #-8] │ │ │ │ - rsbseq r8, r9, lr, lsr #24 │ │ │ │ - rsbseq ip, r9, r2, ror #31 │ │ │ │ + rsbseq r8, r9, r6, lsr ip │ │ │ │ + rsbseq ip, r9, sl, ror #31 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x0088f8cc │ │ │ │ bmi fe71a888 │ │ │ │ blmi fe71a6b8 │ │ │ │ addslt r4, r5, sl, ror r4 │ │ │ │ @@ -55660,15 +55660,15 @@ │ │ │ │ tstphi r2, r0 @ p-variant is OBSOLETE │ │ │ │ @ instruction: 0x3180f895 │ │ │ │ blcs 101a688 │ │ │ │ ldrtmi sp, [sl], -r6, asr #16 │ │ │ │ stccs 0, cr2, [r0], {-0} │ │ │ │ blvs 84958 │ │ │ │ rsb sp, r1, r2, lsl ip │ │ │ │ - blvc 8844c8 │ │ │ │ + blvc 8844c8 │ │ │ │ blvc ff08495c │ │ │ │ blx 484a50 │ │ │ │ vldr d13, [r1, #92] @ 0x5c │ │ │ │ @ instruction: 0xeeb47b22 │ │ │ │ vsqrt.f64 d23, d6 │ │ │ │ ldmdale r0, {r4, r9, fp, ip, sp, lr, pc} │ │ │ │ andcc r3, r4, #1 │ │ │ │ @@ -55694,15 +55694,15 @@ │ │ │ │ subsmi r9, r1, r3, lsl sl │ │ │ │ andeq pc, r0, #79 @ 0x4f │ │ │ │ sbcshi pc, r8, r0, asr #32 │ │ │ │ andslt r4, r5, r8, lsl r6 │ │ │ │ svchi 0x00f0e8bd │ │ │ │ biceq pc, r0, #3 │ │ │ │ rsble r2, pc, r0, asr #23 │ │ │ │ - blvc 884560 │ │ │ │ + blvc 884560 │ │ │ │ blvc ff0849e4 │ │ │ │ blx 484ad8 │ │ │ │ vldr d13, [r5, #32] │ │ │ │ @ instruction: 0xeeb76b22 │ │ │ │ vmov.f64 d7, #64 @ 0x3e000000 0.125 │ │ │ │ vsqrt.f64 d22, d7 │ │ │ │ stmible r4!, {r4, r9, fp, ip, sp, lr, pc} │ │ │ │ @@ -55801,28 +55801,28 @@ │ │ │ │ ldmdami r3, {r0, r2, r3, r4, r5, r6, r7, r8, sl, fp, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf7ce4478 │ │ │ │ @ instruction: 0xf06ffeb9 │ │ │ │ ldr r0, [ip, -sl, lsl #6] │ │ │ │ bl 1106fcc │ │ │ │ addeq r5, r5, ip, asr #23 │ │ │ │ @ instruction: 0x000011b8 │ │ │ │ - ldrsbteq r1, [sl], #-104 @ 0xffffff98 │ │ │ │ - rsbseq r8, r9, r2, ror fp │ │ │ │ - rsbseq r9, r9, r4 │ │ │ │ + rsbseq r1, sl, r0, ror #13 │ │ │ │ + rsbseq r8, r9, sl, ror fp │ │ │ │ + rsbseq r9, r9, ip │ │ │ │ addeq r5, r5, sl, lsr #22 │ │ │ │ - rsbseq r8, r9, sl, lsl #22 │ │ │ │ - rsbseq r8, r9, ip, ror pc │ │ │ │ - rsbseq r8, r9, r2, asr #21 │ │ │ │ - rsbseq ip, r9, r6, ror lr │ │ │ │ - rsbseq r8, r9, r6, ror #20 │ │ │ │ - rsbseq ip, r9, sl, lsl lr │ │ │ │ - rsbseq r8, r9, r2, asr #19 │ │ │ │ - rsbseq ip, r9, r6, ror sp │ │ │ │ - rsbseq r8, r9, r6, lsr #19 │ │ │ │ - ldrshteq r8, [r9], #-216 @ 0xffffff28 │ │ │ │ + rsbseq r8, r9, r2, lsl fp │ │ │ │ + rsbseq r8, r9, r4, lsl #31 │ │ │ │ + rsbseq r8, r9, sl, asr #21 │ │ │ │ + rsbseq ip, r9, lr, ror lr │ │ │ │ + rsbseq r8, r9, lr, ror #20 │ │ │ │ + rsbseq ip, r9, r2, lsr #28 │ │ │ │ + rsbseq r8, r9, sl, asr #19 │ │ │ │ + rsbseq ip, r9, lr, ror sp │ │ │ │ + rsbseq r8, r9, lr, lsr #19 │ │ │ │ + rsbseq r8, r9, r0, lsl #28 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x0080f8cc │ │ │ │ @ instruction: 0xf8df4692 │ │ │ │ umullslt r2, r7, r0, r4 │ │ │ │ @ instruction: 0xf8df469b │ │ │ │ @@ -56114,53 +56114,53 @@ │ │ │ │ blx fe3074ba │ │ │ │ ldrbtmi r4, [r8], #-2091 @ 0xfffff7d5 │ │ │ │ mcrr2 7, 12, pc, r6, cr14 @ │ │ │ │ @ instruction: 0xf7c8e637 │ │ │ │ svclt 0x0000e8d2 │ │ │ │ addeq r5, r5, r6, lsl #18 │ │ │ │ @ instruction: 0x000011b8 │ │ │ │ - ldrhteq r1, [sl], #-58 @ 0xffffffc6 │ │ │ │ - rsbseq r8, r9, r0, asr r8 │ │ │ │ - rsbseq ip, r9, r4, lsl #24 │ │ │ │ - rsbseq r8, r9, r6, lsr r8 │ │ │ │ - rsbseq ip, r9, sl, ror #23 │ │ │ │ - rsbseq r8, r9, ip, lsl r8 │ │ │ │ - ldrsbteq ip, [r9], #-176 @ 0xffffff50 │ │ │ │ + rsbseq r1, sl, r2, asr #7 │ │ │ │ + rsbseq r8, r9, r8, asr r8 │ │ │ │ + rsbseq ip, r9, ip, lsl #24 │ │ │ │ + rsbseq r8, r9, lr, lsr r8 │ │ │ │ + ldrshteq ip, [r9], #-178 @ 0xffffff4e │ │ │ │ + rsbseq r8, r9, r4, lsr #16 │ │ │ │ + ldrsbteq ip, [r9], #-184 @ 0xffffff48 │ │ │ │ ldrdeq r5, [r5], lr │ │ │ │ - rsbseq r8, r9, r6, ror #15 │ │ │ │ - rsbseq r8, r9, ip, lsr #26 │ │ │ │ - rsbseq r8, r9, lr, asr #15 │ │ │ │ - rsbseq r8, r9, r4, lsr #25 │ │ │ │ - rsbseq r8, r9, lr, lsl #15 │ │ │ │ - rsbseq r8, r9, r8, lsl r7 │ │ │ │ - rsbseq r8, r9, ip, lsl #13 │ │ │ │ - rsbseq r8, r9, lr, ror r6 │ │ │ │ - rsbseq r8, r9, r0, lsr fp │ │ │ │ - rsbseq r8, r9, r2, lsr #12 │ │ │ │ - ldrsbteq ip, [r9], #-150 @ 0xffffff6a │ │ │ │ - rsbseq r8, r9, r8, lsl #12 │ │ │ │ - rsbseq r8, r9, r6, lsl fp │ │ │ │ - ldrhteq r8, [r9], #-92 @ 0xffffffa4 │ │ │ │ - rsbseq ip, r9, r0, ror r9 │ │ │ │ - @ instruction: 0x00798594 │ │ │ │ - rsbseq r8, r9, r6, lsl #20 │ │ │ │ - rsbseq r8, r9, r6, ror r5 │ │ │ │ - rsbseq ip, r9, sl, lsr #18 │ │ │ │ - rsbseq r8, r9, sl, asr r5 │ │ │ │ - rsbseq ip, r9, ip, lsl #18 │ │ │ │ - rsbseq r8, r9, ip, lsr r5 │ │ │ │ - rsbseq ip, r9, lr, ror #17 │ │ │ │ - rsbseq r8, r9, r6, lsl r5 │ │ │ │ - rsbseq ip, r9, sl, asr #17 │ │ │ │ - ldrshteq r8, [r9], #-74 @ 0xffffffb6 │ │ │ │ - rsbseq ip, r9, lr, lsr #17 │ │ │ │ - rsbseq r8, r9, r0, ror #9 │ │ │ │ - @ instruction: 0x0079c892 │ │ │ │ - rsbseq r8, r9, r0, asr #9 │ │ │ │ - rsbseq r8, r9, r2, lsl r9 │ │ │ │ + rsbseq r8, r9, lr, ror #15 │ │ │ │ + rsbseq r8, r9, r4, lsr sp │ │ │ │ + ldrsbteq r8, [r9], #-118 @ 0xffffff8a │ │ │ │ + rsbseq r8, r9, ip, lsr #25 │ │ │ │ + @ instruction: 0x00798796 │ │ │ │ + rsbseq r8, r9, r0, lsr #14 │ │ │ │ + @ instruction: 0x00798694 │ │ │ │ + rsbseq r8, r9, r6, lsl #13 │ │ │ │ + rsbseq r8, r9, r8, lsr fp │ │ │ │ + rsbseq r8, r9, sl, lsr #12 │ │ │ │ + ldrsbteq ip, [r9], #-158 @ 0xffffff62 │ │ │ │ + rsbseq r8, r9, r0, lsl r6 │ │ │ │ + rsbseq r8, r9, lr, lsl fp │ │ │ │ + rsbseq r8, r9, r4, asr #11 │ │ │ │ + rsbseq ip, r9, r8, ror r9 │ │ │ │ + @ instruction: 0x0079859c │ │ │ │ + rsbseq r8, r9, lr, lsl #20 │ │ │ │ + rsbseq r8, r9, lr, ror r5 │ │ │ │ + rsbseq ip, r9, r2, lsr r9 │ │ │ │ + rsbseq r8, r9, r2, ror #10 │ │ │ │ + rsbseq ip, r9, r4, lsl r9 │ │ │ │ + rsbseq r8, r9, r4, asr #10 │ │ │ │ + ldrshteq ip, [r9], #-134 @ 0xffffff7a │ │ │ │ + rsbseq r8, r9, lr, lsl r5 │ │ │ │ + ldrsbteq ip, [r9], #-130 @ 0xffffff7e │ │ │ │ + rsbseq r8, r9, r2, lsl #10 │ │ │ │ + ldrhteq ip, [r9], #-134 @ 0xffffff7a │ │ │ │ + rsbseq r8, r9, r8, ror #9 │ │ │ │ + @ instruction: 0x0079c89a │ │ │ │ + rsbseq r8, r9, r8, asr #9 │ │ │ │ + rsbseq r8, r9, sl, lsl r9 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x0080f8cc │ │ │ │ ldcmi 0, cr11, [r6], {151} @ 0x97 │ │ │ │ movwcs r4, #5786 @ 0x169a │ │ │ │ andls r4, sp, ip, ror r4 │ │ │ │ @@ -56310,34 +56310,34 @@ │ │ │ │ ldrbtmi r3, [r8], #-511 @ 0xfffffe01 │ │ │ │ blx ff0877cc │ │ │ │ mvnscc pc, #79 @ 0x4f │ │ │ │ str r9, [r4, -lr, lsl #6] │ │ │ │ svc 0x0048f7c7 │ │ │ │ addeq r5, r5, r4, asr #7 │ │ │ │ @ instruction: 0x000011b8 │ │ │ │ - ldrhteq r0, [sl], #-226 @ 0xffffff1e │ │ │ │ + ldrhteq r0, [sl], #-234 @ 0xffffff16 │ │ │ │ addeq r5, r5, r6, ror #6 │ │ │ │ - rsbseq r0, sl, sl, asr lr │ │ │ │ - rsbseq r0, sl, ip, lsr lr │ │ │ │ - rsbseq r8, r9, r6, lsl #6 │ │ │ │ - rsbseq r8, r9, r6, asr #5 │ │ │ │ - rsbseq ip, r9, sl, ror r6 │ │ │ │ - rsbseq r8, r9, r8, lsr #5 │ │ │ │ - rsbseq ip, r9, ip, asr r6 │ │ │ │ - rsbseq r8, r9, r4, lsr #4 │ │ │ │ - rsbseq r8, r9, lr, lsr #4 │ │ │ │ - @ instruction: 0x00798798 │ │ │ │ - rsbseq r8, r9, r4, lsl r2 │ │ │ │ - rsbseq ip, r9, r8, asr #11 │ │ │ │ - ldrshteq r8, [r9], #-16 │ │ │ │ - rsbseq r8, r9, sl, asr r7 │ │ │ │ - ldrsbteq r8, [r9], #-20 @ 0xffffffec │ │ │ │ - rsbseq r8, r9, lr, lsr r7 │ │ │ │ - ldrhteq r8, [r9], #-24 @ 0xffffffe8 │ │ │ │ - rsbseq ip, r9, sl, ror #10 │ │ │ │ + rsbseq r0, sl, r2, ror #28 │ │ │ │ + rsbseq r0, sl, r4, asr #28 │ │ │ │ + rsbseq r8, r9, lr, lsl #6 │ │ │ │ + rsbseq r8, r9, lr, asr #5 │ │ │ │ + rsbseq ip, r9, r2, lsl #13 │ │ │ │ + ldrhteq r8, [r9], #-32 @ 0xffffffe0 │ │ │ │ + rsbseq ip, r9, r4, ror #12 │ │ │ │ + rsbseq r8, r9, ip, lsr #4 │ │ │ │ + rsbseq r8, r9, r6, lsr r2 │ │ │ │ + rsbseq r8, r9, r0, lsr #15 │ │ │ │ + rsbseq r8, r9, ip, lsl r2 │ │ │ │ + ldrsbteq ip, [r9], #-80 @ 0xffffffb0 │ │ │ │ + ldrshteq r8, [r9], #-24 @ 0xffffffe8 │ │ │ │ + rsbseq r8, r9, r2, ror #14 │ │ │ │ + ldrsbteq r8, [r9], #-28 @ 0xffffffe4 │ │ │ │ + rsbseq r8, r9, r6, asr #14 │ │ │ │ + rsbseq r8, r9, r0, asr #3 │ │ │ │ + rsbseq ip, r9, r2, ror r5 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ bl feba0b00 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, lr, r0, asr #31 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ strls r9, [r0], #-3088 @ 0xfffff3f0 │ │ │ │ stmib sp, {r0, r4, sl, fp, ip, pc}^ │ │ │ │ @@ -56357,16 +56357,16 @@ │ │ │ │ andcc r4, ip, r8, ror r4 │ │ │ │ @ instruction: 0xf9a2f7ce │ │ │ │ stmdbls sp, {r0, r2, fp, lr} │ │ │ │ @ instruction: 0xf7ce4478 │ │ │ │ blls 3c82d0 │ │ │ │ andlt r4, lr, r8, lsl r6 │ │ │ │ svclt 0x0000bd10 │ │ │ │ - ldrshteq r8, [r9], #-0 │ │ │ │ - rsbseq ip, r9, r4, lsr #9 │ │ │ │ + ldrshteq r8, [r9], #-8 │ │ │ │ + rsbseq ip, r9, ip, lsr #9 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ bl feba0b74 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ stmiavs r8, {r3, r4, r5, r6, r7, r8, r9, sl, fp}^ │ │ │ │ vrsubhn.i64 d4, q5, q6 │ │ │ │ stmdbmi fp, {r0, r1, r3, r4, r5, r7, sl, fp, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf7c84479 │ │ │ │ @@ -56376,17 +56376,17 @@ │ │ │ │ cmppmi fp, r1, asr #4 @ p-variant is OBSOLETE │ │ │ │ andcc r4, ip, r8, ror r4 │ │ │ │ @ instruction: 0xf97af7ce │ │ │ │ ldrbtmi r4, [r8], #-2053 @ 0xfffff7fb │ │ │ │ blx e078e0 │ │ │ │ rscscc pc, pc, pc, asr #32 │ │ │ │ svclt 0x0000bd10 │ │ │ │ - rsbseq r0, sl, r4, lsr #23 │ │ │ │ - rsbseq r8, r9, r0, lsr #1 │ │ │ │ - rsbseq r8, r9, sl, lsl #12 │ │ │ │ + rsbseq r0, sl, ip, lsr #23 │ │ │ │ + rsbseq r8, r9, r8, lsr #1 │ │ │ │ + rsbseq r8, r9, r2, lsl r6 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ bl feba0bc4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ stmiavs r8, {r3, r4, r5, r6, r7, r8, r9, sl, fp}^ │ │ │ │ vrsubhn.i64 d4, q5, q6 │ │ │ │ stmdbmi sl, {r0, r1, r4, r7, sl, fp, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf7c84479 │ │ │ │ @@ -56395,17 +56395,17 @@ │ │ │ │ stmdami r7, {r4, r8, sl, fp, ip, sp, pc} │ │ │ │ cmnpmi r3, r1, asr #4 @ p-variant is OBSOLETE │ │ │ │ andcc r4, ip, r8, ror r4 │ │ │ │ @ instruction: 0xf952f7ce │ │ │ │ ldrbtmi r4, [r8], #-2052 @ 0xfffff7fc │ │ │ │ blx 407930 │ │ │ │ ldclt 0, cr2, [r0, #-0] │ │ │ │ - rsbseq r0, sl, r4, asr fp │ │ │ │ - rsbseq r8, r9, r0, asr r0 │ │ │ │ - ldrhteq r8, [r9], #-90 @ 0xffffffa6 │ │ │ │ + rsbseq r0, sl, ip, asr fp │ │ │ │ + rsbseq r8, r9, r8, asr r0 │ │ │ │ + rsbseq r8, r9, r2, asr #11 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ bl feba0c10 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ stmiavs r8, {r3, r4, r5, r6, r7, r8, r9, sl, fp}^ │ │ │ │ vrsubhn.i64 d4, q5, q6 │ │ │ │ stmdbmi sl, {r0, r2, r3, r5, r6, sl, fp, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf7c84479 │ │ │ │ @@ -56414,17 +56414,17 @@ │ │ │ │ stmdami r7, {r4, r8, sl, fp, ip, sp, pc} │ │ │ │ orrmi pc, fp, r1, asr #4 │ │ │ │ andcc r4, ip, r8, ror r4 │ │ │ │ @ instruction: 0xf92cf7ce │ │ │ │ ldrbtmi r4, [r8], #-2052 @ 0xfffff7fc │ │ │ │ @ instruction: 0xf9e8f7ce │ │ │ │ ldclt 0, cr2, [r0, #-0] │ │ │ │ - rsbseq r0, sl, r8, lsl #22 │ │ │ │ - rsbseq r8, r9, r4 │ │ │ │ - rsbseq r8, r9, lr, ror #10 │ │ │ │ + rsbseq r0, sl, r0, lsl fp │ │ │ │ + rsbseq r8, r9, ip │ │ │ │ + rsbseq r8, r9, r6, ror r5 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ bl feba0c5c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ stmiavs r8, {r3, r4, r5, r6, r7, r8, r9, sl, fp}^ │ │ │ │ vrsubhn.i64 d4, q5, q6 │ │ │ │ stmdbmi ip, {r0, r1, r2, r6, sl, fp, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf7c84479 │ │ │ │ @@ -56435,17 +56435,17 @@ │ │ │ │ vadd.i8 d20, d1, d7 │ │ │ │ ldrbtmi r4, [r8], #-419 @ 0xfffffe5d │ │ │ │ @ instruction: 0xf7ce300c │ │ │ │ stmdami r5, {r0, r1, r8, fp, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf7ce4478 │ │ │ │ @ instruction: 0x2000f9bf │ │ │ │ svclt 0x0000bd10 │ │ │ │ - ldrhteq r0, [sl], #-172 @ 0xffffff54 │ │ │ │ - ldrhteq r7, [r9], #-242 @ 0xffffff0e │ │ │ │ - rsbseq r8, r9, ip, lsl r5 │ │ │ │ + rsbseq r0, sl, r4, asr #21 │ │ │ │ + ldrhteq r7, [r9], #-250 @ 0xffffff06 │ │ │ │ + rsbseq r8, r9, r4, lsr #10 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ bl feba0cb0 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ stmiavs r8, {r3, r4, r5, r6, r7, r8, r9, sl, fp}^ │ │ │ │ vrsubhn.i64 d4, q5, q6 │ │ │ │ stmdbmi lr, {r0, r2, r3, r4, sl, fp, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf7c84479 │ │ │ │ @@ -56458,17 +56458,17 @@ │ │ │ │ @ instruction: 0x41bbf241 │ │ │ │ andcc r4, ip, r8, ror r4 │ │ │ │ @ instruction: 0xf8d6f7ce │ │ │ │ ldrbtmi r4, [r8], #-2053 @ 0xfffff7fb │ │ │ │ @ instruction: 0xf992f7ce │ │ │ │ andeq pc, r8, pc, rrx │ │ │ │ svclt 0x0000bd10 │ │ │ │ - rsbseq r0, sl, r8, ror #20 │ │ │ │ - rsbseq r7, r9, r8, asr pc │ │ │ │ - rsbseq r8, r9, r2, asr #9 │ │ │ │ + rsbseq r0, sl, r0, ror sl │ │ │ │ + rsbseq r7, r9, r0, ror #30 │ │ │ │ + rsbseq r8, r9, sl, asr #9 │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r8 │ │ │ │ bl feba0d0c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ svcls 0x00060fe8 │ │ │ │ @ instruction: 0xf0c34604 │ │ │ │ strmi pc, [r5], -r9, ror #12 │ │ │ │ strcs r4, [r0], #-1568 @ 0xfffff9e0 │ │ │ │ @@ -56725,28 +56725,28 @@ │ │ │ │ @ instruction: 0xf7cd4478 │ │ │ │ blls 189d1c │ │ │ │ svclt 0x0000e635 │ │ │ │ ... │ │ │ │ @ instruction: 0x00854eb0 │ │ │ │ @ instruction: 0x000011b8 │ │ │ │ addeq r4, r5, lr, lsl #29 │ │ │ │ - rsbseq r8, r9, ip, lsl #5 │ │ │ │ - rsbseq ip, r9, r4, lsr #1 │ │ │ │ - rsbseq r8, r9, r6, lsr #4 │ │ │ │ - rsbseq r8, r9, r0, lsl r2 │ │ │ │ - rsbseq r8, r9, lr, lsl #3 │ │ │ │ - rsbseq fp, r9, r6, lsr #31 │ │ │ │ - rsbseq r8, r9, r2, asr r1 │ │ │ │ - rsbseq fp, r9, sl, ror #30 │ │ │ │ - rsbseq r8, r9, sl, lsl r1 │ │ │ │ - rsbseq fp, r9, r2, lsr pc │ │ │ │ - ldrshteq r8, [r9], #-14 │ │ │ │ - rsbseq fp, r9, r6, lsl pc │ │ │ │ - ldrsbteq r8, [r9], #-8 │ │ │ │ - ldrshteq fp, [r9], #-224 @ 0xffffff20 │ │ │ │ + @ instruction: 0x00798294 │ │ │ │ + rsbseq ip, r9, ip, lsr #1 │ │ │ │ + rsbseq r8, r9, lr, lsr #4 │ │ │ │ + rsbseq r8, r9, r8, lsl r2 │ │ │ │ + @ instruction: 0x00798196 │ │ │ │ + rsbseq fp, r9, lr, lsr #31 │ │ │ │ + rsbseq r8, r9, sl, asr r1 │ │ │ │ + rsbseq fp, r9, r2, ror pc │ │ │ │ + rsbseq r8, r9, r2, lsr #2 │ │ │ │ + rsbseq fp, r9, sl, lsr pc │ │ │ │ + rsbseq r8, r9, r6, lsl #2 │ │ │ │ + rsbseq fp, r9, lr, lsl pc │ │ │ │ + rsbseq r8, r9, r0, ror #1 │ │ │ │ + ldrshteq fp, [r9], #-232 @ 0xffffff18 │ │ │ │ movwls r2, #33536 @ 0x8300 │ │ │ │ @ instruction: 0xf47f2f00 │ │ │ │ stcls 15, cr10, [r4, #-44] @ 0xffffffd4 │ │ │ │ strtmi r4, [r0], -r9, lsr #12 │ │ │ │ vmla.i16 , q9, d2[3] │ │ │ │ stmdacs r1, {r0, r1, r9, sl, lr} │ │ │ │ mcrge 4, 0, pc, cr1, cr15, {1} @ │ │ │ │ @@ -56801,26 +56801,26 @@ │ │ │ │ ldrbtmi r3, [r8], #-511 @ 0xfffffe01 │ │ │ │ cdp2 7, 14, cr15, cr8, cr13, {6} │ │ │ │ mvnscc pc, #79 @ 0x4f │ │ │ │ @ instruction: 0xf7c7e599 │ │ │ │ svclt 0x0000eb72 │ │ │ │ andhi pc, r0, pc, lsr #7 │ │ │ │ ... │ │ │ │ - rsbseq r8, r9, r2, asr r0 │ │ │ │ - rsbseq fp, r9, sl, ror #28 │ │ │ │ - rsbseq r8, r9, r6, lsr r0 │ │ │ │ - rsbseq fp, r9, lr, asr #28 │ │ │ │ - rsbseq r8, r9, r0, lsl r0 │ │ │ │ - rsbseq fp, r9, r8, lsr #28 │ │ │ │ - rsbseq r7, r9, sl, ror #31 │ │ │ │ - rsbseq fp, r9, r2, lsl #28 │ │ │ │ - rsbseq r7, r9, r8, asr #31 │ │ │ │ - rsbseq fp, r9, r0, ror #27 │ │ │ │ - rsbseq r7, r9, r4, lsr #31 │ │ │ │ - ldrhteq fp, [r9], #-218 @ 0xffffff26 │ │ │ │ + rsbseq r8, r9, sl, asr r0 │ │ │ │ + rsbseq fp, r9, r2, ror lr │ │ │ │ + rsbseq r8, r9, lr, lsr r0 │ │ │ │ + rsbseq fp, r9, r6, asr lr │ │ │ │ + rsbseq r8, r9, r8, lsl r0 │ │ │ │ + rsbseq fp, r9, r0, lsr lr │ │ │ │ + ldrshteq r7, [r9], #-242 @ 0xffffff0e │ │ │ │ + rsbseq fp, r9, sl, lsl #28 │ │ │ │ + ldrsbteq r7, [r9], #-240 @ 0xffffff10 │ │ │ │ + rsbseq fp, r9, r8, ror #27 │ │ │ │ + rsbseq r7, r9, ip, lsr #31 │ │ │ │ + rsbseq fp, r9, r2, asr #27 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00a8f8cc │ │ │ │ addlt r4, sp, r7, asr r9 │ │ │ │ movwcs r4, #14935 @ 0x3a57 │ │ │ │ @ instruction: 0x46054479 │ │ │ │ @@ -56908,18 +56908,18 @@ │ │ │ │ @ instruction: 0xf7cd4478 │ │ │ │ blls 149a38 │ │ │ │ @ instruction: 0xf7c7e76c │ │ │ │ svclt 0x0000ea9c │ │ │ │ addeq r4, r5, ip, ror #18 │ │ │ │ @ instruction: 0x000011b8 │ │ │ │ addeq r4, r5, ip, lsr r9 │ │ │ │ - rsbseq r7, r9, r4, lsr lr │ │ │ │ - rsbseq fp, r9, ip, asr #24 │ │ │ │ - ldrshteq r7, [r9], #-212 @ 0xffffff2c │ │ │ │ - rsbseq fp, r9, ip, lsl #24 │ │ │ │ + rsbseq r7, r9, ip, lsr lr │ │ │ │ + rsbseq fp, r9, r4, asr ip │ │ │ │ + ldrshteq r7, [r9], #-220 @ 0xffffff24 │ │ │ │ + rsbseq fp, r9, r4, lsl ip │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ bl feba1420 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ bmi 48e1e8 │ │ │ │ blmi 4b6438 │ │ │ │ ldrbtmi r4, [sl], #-1544 @ 0xfffff9f8 │ │ │ │ ldmdavs fp, {r0, r1, r4, r6, r7, fp, ip, lr} │ │ │ │ @@ -56935,15 +56935,15 @@ │ │ │ │ subsmi r9, sl, r1, lsl #22 │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ andcs sp, r1, r2, lsl #2 │ │ │ │ stclt 0, cr11, [r0, #-12] │ │ │ │ b 1908188 │ │ │ │ addeq r4, r5, r2, ror #15 │ │ │ │ @ instruction: 0x000011b8 │ │ │ │ - rsbseq r7, r9, r8, lsr #27 │ │ │ │ + ldrhteq r7, [r9], #-208 @ 0xffffff30 │ │ │ │ @ instruction: 0x008547be │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl feba1484 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r2, r8, ror #31 │ │ │ │ strmi r4, [r6], -ip, lsl #12 │ │ │ │ vrsubhn.i64 d4, q5, q4 │ │ │ │ @@ -56958,15 +56958,15 @@ │ │ │ │ @ instruction: 0xf7ca0092 │ │ │ │ mulcs r1, r3, lr │ │ │ │ ldcllt 0, cr11, [r0, #-8]! │ │ │ │ tstcs r0, r0, lsr #12 │ │ │ │ @ instruction: 0xf9f0f3aa │ │ │ │ andlt r2, r2, r1 │ │ │ │ svclt 0x0000bd70 │ │ │ │ - rsbseq r7, r9, lr, lsr sp │ │ │ │ + rsbseq r7, r9, r6, asr #26 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00b0f8cc │ │ │ │ @ instruction: 0x461f4a55 │ │ │ │ addlt r4, fp, r5, asr fp │ │ │ │ @ instruction: 0x4605447a │ │ │ │ @@ -57052,20 +57052,20 @@ │ │ │ │ ldrbtmi r9, [r8], #-2309 @ 0xfffff6fb │ │ │ │ ldc2l 7, cr15, [r0], #820 @ 0x334 │ │ │ │ strb r9, [r6, -r5, lsl #20]! │ │ │ │ ldmdb sl!, {r0, r1, r2, r6, r7, r8, r9, sl, ip, sp, lr, pc}^ │ │ │ │ addeq r4, r5, r4, lsr #14 │ │ │ │ @ instruction: 0x000011b8 │ │ │ │ addeq r4, r5, r6, lsl #14 │ │ │ │ - ldrshteq r7, [r9], #-188 @ 0xffffff44 │ │ │ │ - rsbseq fp, r9, r4, lsl sl │ │ │ │ - ldrsbteq r7, [r9], #-190 @ 0xffffff42 │ │ │ │ - ldrshteq fp, [r9], #-150 @ 0xffffff6a │ │ │ │ - ldrhteq r7, [r9], #-178 @ 0xffffff4e │ │ │ │ - rsbseq fp, r9, sl, asr #19 │ │ │ │ + rsbseq r7, r9, r4, lsl #24 │ │ │ │ + rsbseq fp, r9, ip, lsl sl │ │ │ │ + rsbseq r7, r9, r6, ror #23 │ │ │ │ + ldrshteq fp, [r9], #-158 @ 0xffffff62 │ │ │ │ + ldrhteq r7, [r9], #-186 @ 0xffffff46 │ │ │ │ + ldrsbteq fp, [r9], #-146 @ 0xffffff6e │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00b0f8cc │ │ │ │ strmi r4, [r7], -fp, lsl #13 │ │ │ │ ldmdbmi r7, {r3, r9, sl, lr}^ │ │ │ │ bmi 16366a8 │ │ │ │ @@ -57154,19 +57154,19 @@ │ │ │ │ ldrbtmi r9, [r8], #-2309 @ 0xfffff6fb │ │ │ │ stc2 7, cr15, [r4], #-820 @ 0xfffffccc │ │ │ │ strb r9, [r5, -r5, lsl #22]! │ │ │ │ stmia lr!, {r0, r1, r2, r6, r7, r8, r9, sl, ip, sp, lr, pc} │ │ │ │ umulleq r4, r5, r4, r5 │ │ │ │ @ instruction: 0x000011b8 │ │ │ │ addeq r4, r5, r0, ror r5 │ │ │ │ - rsbseq r7, r9, r0, lsr #21 │ │ │ │ - rsbseq r7, r9, r6, asr #20 │ │ │ │ - rsbseq fp, r9, lr, asr r8 │ │ │ │ - rsbseq r7, r9, sl, lsl sl │ │ │ │ - rsbseq fp, r9, r2, lsr r8 │ │ │ │ + rsbseq r7, r9, r8, lsr #21 │ │ │ │ + rsbseq r7, r9, lr, asr #20 │ │ │ │ + rsbseq fp, r9, r6, ror #16 │ │ │ │ + rsbseq r7, r9, r2, lsr #20 │ │ │ │ + rsbseq fp, r9, sl, lsr r8 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl feba17fc │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r2, r8, ror #31 │ │ │ │ strmi r4, [r8], -r5, lsl #12 │ │ │ │ vrsubhn.i64 d4, , q7 │ │ │ │ stmiavs r3, {r0, r2, r3, r4, r5, r6, r9, sl, fp, ip, sp, lr, pc}^ │ │ │ │ @@ -57188,17 +57188,17 @@ │ │ │ │ ldrbtmi r7, [r8], #-487 @ 0xfffffe19 │ │ │ │ @ instruction: 0xf7cd300c │ │ │ │ stmdami r6, {r0, r1, r2, r3, r4, r8, r9, fp, ip, sp, lr, pc} │ │ │ │ mvnscc pc, pc, asr #32 │ │ │ │ @ instruction: 0xf7cd4478 │ │ │ │ @ instruction: 0xf04ffbd9 │ │ │ │ @ instruction: 0xe7e830ff │ │ │ │ - rsbseq r7, r9, r6, asr #19 │ │ │ │ - rsbseq r7, r9, r6, lsl #19 │ │ │ │ - @ instruction: 0x0079b79c │ │ │ │ + rsbseq r7, r9, lr, asr #19 │ │ │ │ + rsbseq r7, r9, lr, lsl #19 │ │ │ │ + rsbseq fp, r9, r4, lsr #15 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00b0f8cc │ │ │ │ addlt r4, fp, sl, asr #24 │ │ │ │ movwcs r4, #19018 @ 0x4a4a │ │ │ │ @ instruction: 0x4607447c │ │ │ │ @@ -57272,21 +57272,21 @@ │ │ │ │ @ instruction: 0xe7d16833 │ │ │ │ svc 0x00c6f7c6 │ │ │ │ bicsle r2, ip, r1, lsl #22 │ │ │ │ eorsvs r2, r3, r4, lsl #6 │ │ │ │ svclt 0x0000e7d9 │ │ │ │ addeq r4, r5, r4, lsl #7 │ │ │ │ @ instruction: 0x000011b8 │ │ │ │ - ldrhteq r7, [r9], #-142 @ 0xffffff72 │ │ │ │ - ldrsbteq fp, [r9], #-102 @ 0xffffff9a │ │ │ │ - rsbseq r7, r9, r6, lsr #17 │ │ │ │ - ldrhteq fp, [r9], #-110 @ 0xffffff92 │ │ │ │ + rsbseq r7, r9, r6, asr #17 │ │ │ │ + ldrsbteq fp, [r9], #-110 @ 0xffffff92 │ │ │ │ + rsbseq r7, r9, lr, lsr #17 │ │ │ │ + rsbseq fp, r9, r6, asr #13 │ │ │ │ addeq r4, r5, r6, lsr #5 │ │ │ │ - rsbseq r7, r9, ip, asr #16 │ │ │ │ - rsbseq fp, r9, r4, ror #12 │ │ │ │ + rsbseq r7, r9, r4, asr r8 │ │ │ │ + rsbseq fp, r9, ip, ror #12 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00b0f8cc │ │ │ │ addlt r4, fp, sl, asr #26 │ │ │ │ movwcs r4, #19530 @ 0x4c4a │ │ │ │ @ instruction: 0x4607447d │ │ │ │ @@ -57360,21 +57360,21 @@ │ │ │ │ ldmdavs r3!, {r0, r1, r6, r7, r8, r9, sl, sp, lr, pc} │ │ │ │ @ instruction: 0xf7c6e7d1 │ │ │ │ blcs c6560 │ │ │ │ movwcs sp, #16859 @ 0x41db │ │ │ │ @ instruction: 0xe7d86033 │ │ │ │ addeq r4, r5, r4, lsr #4 │ │ │ │ @ instruction: 0x000011b8 │ │ │ │ - rsbseq r7, r9, r2, ror #14 │ │ │ │ - rsbseq fp, r9, sl, ror r5 │ │ │ │ - rsbseq r7, r9, r6, asr #14 │ │ │ │ - rsbseq fp, r9, lr, asr r5 │ │ │ │ + rsbseq r7, r9, sl, ror #14 │ │ │ │ + rsbseq fp, r9, r2, lsl #11 │ │ │ │ + rsbseq r7, r9, lr, asr #14 │ │ │ │ + rsbseq fp, r9, r6, ror #10 │ │ │ │ addeq r4, r5, r8, asr #2 │ │ │ │ - rsbseq r7, r9, ip, ror #13 │ │ │ │ - rsbseq fp, r9, r4, lsl #10 │ │ │ │ + ldrshteq r7, [r9], #-100 @ 0xffffff9c │ │ │ │ + rsbseq fp, r9, ip, lsl #10 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00a8f8cc │ │ │ │ addlt r4, sp, ip, ror #24 │ │ │ │ movwcs r4, #19052 @ 0x4a6c │ │ │ │ @ instruction: 0x4605447c │ │ │ │ @@ -57482,21 +57482,21 @@ │ │ │ │ strb r3, [lr, r0] │ │ │ │ cdp 7, 2, cr15, cr2, cr6, {6} │ │ │ │ svclt 0x00042b01 │ │ │ │ @ instruction: 0xf8c92304 │ │ │ │ strb r3, [sl, r0] │ │ │ │ addeq r4, r5, r4, asr #1 │ │ │ │ @ instruction: 0x000011b8 │ │ │ │ - rsbseq r7, r9, r6, ror #11 │ │ │ │ - ldrshteq fp, [r9], #-62 @ 0xffffffc2 │ │ │ │ - rsbseq r7, r9, lr, asr #11 │ │ │ │ - rsbseq fp, r9, r6, ror #7 │ │ │ │ + rsbseq r7, r9, lr, ror #11 │ │ │ │ + rsbseq fp, r9, r6, lsl #8 │ │ │ │ + ldrsbteq r7, [r9], #-86 @ 0xffffffaa │ │ │ │ + rsbseq fp, r9, lr, ror #7 │ │ │ │ addeq r3, r5, sl, ror pc │ │ │ │ - rsbseq r7, r9, r6, lsl #10 │ │ │ │ - rsbseq fp, r9, lr, lsl r3 │ │ │ │ + rsbseq r7, r9, lr, lsl #10 │ │ │ │ + rsbseq fp, r9, r6, lsr #6 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00a0f8cc │ │ │ │ @ instruction: 0x46984cd9 │ │ │ │ ldrdlt r4, [pc], r9 │ │ │ │ @ instruction: 0x4607447c │ │ │ │ @@ -57714,23 +57714,23 @@ │ │ │ │ @ instruction: 0xf47f2800 │ │ │ │ @ instruction: 0xf8d8af02 │ │ │ │ blcs 96e90 │ │ │ │ @ instruction: 0xe7ded1dc │ │ │ │ ldrdeq r3, [r5], ip │ │ │ │ @ instruction: 0x000011b8 │ │ │ │ addeq r3, r5, sl, asr #28 │ │ │ │ - rsbseq r7, r9, r2, asr #7 │ │ │ │ - ldrsbteq fp, [r9], #-26 @ 0xffffffe6 │ │ │ │ - rsbseq r7, r9, r4, lsr #8 │ │ │ │ - rsbseq r7, r9, r6, lsl r3 │ │ │ │ - rsbseq fp, r9, lr, lsr #2 │ │ │ │ - rsbseq r7, r9, r6, asr #5 │ │ │ │ - ldrsbteq fp, [r9], #-14 │ │ │ │ - rsbseq r7, r9, lr, lsl r2 │ │ │ │ - rsbseq fp, r9, r6, lsr r0 │ │ │ │ + rsbseq r7, r9, sl, asr #7 │ │ │ │ + rsbseq fp, r9, r2, ror #3 │ │ │ │ + rsbseq r7, r9, ip, lsr #8 │ │ │ │ + rsbseq r7, r9, lr, lsl r3 │ │ │ │ + rsbseq fp, r9, r6, lsr r1 │ │ │ │ + rsbseq r7, r9, lr, asr #5 │ │ │ │ + rsbseq fp, r9, r6, ror #1 │ │ │ │ + rsbseq r7, r9, r6, lsr #4 │ │ │ │ + rsbseq fp, r9, lr, lsr r0 │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl feba20cc │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r1], {184} @ 0xb8 │ │ │ │ blmi fe4b710c │ │ │ │ ldrbtmi r4, [ip], #-1543 @ 0xfffff9f9 │ │ │ │ mulscs r0, r0, r9 │ │ │ │ @@ -57874,51 +57874,51 @@ │ │ │ │ stmdami sl!, {r0, r1, r2, r6, r7, r8, sl, fp, ip, sp, lr, pc} │ │ │ │ ldrbtmi r4, [r8], #-1569 @ 0xfffff9df │ │ │ │ cdp2 7, 8, cr15, cr2, cr12, {6} │ │ │ │ @ instruction: 0xf7c6e72e │ │ │ │ svclt 0x0000eb0e │ │ │ │ addeq r3, r5, r6, lsr fp │ │ │ │ @ instruction: 0x000011b8 │ │ │ │ - rsbseq r7, r9, ip, lsl #2 │ │ │ │ + rsbseq r7, r9, r4, lsl r1 │ │ │ │ @ instruction: 0xfffff55b │ │ │ │ @ instruction: 0xfffff769 │ │ │ │ @ instruction: 0xfffffa25 │ │ │ │ @ instruction: 0xfffff3a9 │ │ │ │ - rsbseq r7, r9, r2, ror #2 │ │ │ │ - rsbseq r3, pc, ip, lsl r7 @ │ │ │ │ + rsbseq r7, r9, sl, ror #2 │ │ │ │ + rsbseq r3, pc, r4, lsr #14 │ │ │ │ @ instruction: 0xfffff6a5 │ │ │ │ - rsbseq r7, r9, r6, ror r0 │ │ │ │ - rsbseq sl, r9, lr, lsl #29 │ │ │ │ + rsbseq r7, r9, lr, ror r0 │ │ │ │ + @ instruction: 0x0079ae96 │ │ │ │ umulleq r3, r5, ip, sl │ │ │ │ - rsbseq r7, r9, r2, asr #32 │ │ │ │ - rsbseq sl, r9, sl, asr lr │ │ │ │ + rsbseq r7, r9, sl, asr #32 │ │ │ │ + rsbseq sl, r9, r2, ror #28 │ │ │ │ @ instruction: 0xfffff2cd │ │ │ │ strdeq r0, [r0], -r1 │ │ │ │ - rsbseq r7, r9, r2 │ │ │ │ - rsbseq sl, r9, sl, lsl lr │ │ │ │ - rsbseq r6, r9, r8, ror #31 │ │ │ │ - rsbseq sl, r9, r0, lsl #28 │ │ │ │ + rsbseq r7, r9, sl │ │ │ │ + rsbseq sl, r9, r2, lsr #28 │ │ │ │ + ldrshteq r6, [r9], #-240 @ 0xffffff10 │ │ │ │ + rsbseq sl, r9, r8, lsl #28 │ │ │ │ @ instruction: 0xfffff20f │ │ │ │ @ instruction: 0xffffeae9 │ │ │ │ - rsbseq r6, r9, sl, lsr #31 │ │ │ │ - rsbseq sl, r9, r2, asr #27 │ │ │ │ - @ instruction: 0x00796f90 │ │ │ │ - rsbseq sl, r9, r8, lsr #27 │ │ │ │ + ldrhteq r6, [r9], #-242 @ 0xffffff0e │ │ │ │ + rsbseq sl, r9, sl, asr #27 │ │ │ │ + @ instruction: 0x00796f98 │ │ │ │ + ldrhteq sl, [r9], #-208 @ 0xffffff30 │ │ │ │ @ instruction: 0xfffff773 │ │ │ │ - rsbseq r6, r9, r4, ror #30 │ │ │ │ - rsbseq sl, r9, ip, ror sp │ │ │ │ + rsbseq r6, r9, ip, ror #30 │ │ │ │ + rsbseq sl, r9, r4, lsl #27 │ │ │ │ @ instruction: 0xffffeffd │ │ │ │ - rsbseq r6, r9, r2, lsr pc │ │ │ │ - rsbseq sl, r9, sl, asr #26 │ │ │ │ - rsbseq r6, r9, r4, lsl pc │ │ │ │ - rsbseq sl, r9, sl, lsr #26 │ │ │ │ - rsbseq r6, r9, ip, ror #31 │ │ │ │ - rsbseq r7, r9, r2, lsr #32 │ │ │ │ - ldrsbteq r6, [r9], #-230 @ 0xffffff1a │ │ │ │ - rsbseq sl, r9, lr, ror #25 │ │ │ │ + rsbseq r6, r9, sl, lsr pc │ │ │ │ + rsbseq sl, r9, r2, asr sp │ │ │ │ + rsbseq r6, r9, ip, lsl pc │ │ │ │ + rsbseq sl, r9, r2, lsr sp │ │ │ │ + ldrshteq r6, [r9], #-244 @ 0xffffff0c │ │ │ │ + rsbseq r7, r9, sl, lsr #32 │ │ │ │ + ldrsbteq r6, [r9], #-238 @ 0xffffff12 │ │ │ │ + ldrshteq sl, [r9], #-198 @ 0xffffff3a │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ bl feba23bc │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ssub8mi r0, r4, r0 │ │ │ │ @ instruction: 0xf7ffb082 │ │ │ │ stmdacs r1, {r0, r2, r3, r4, r5, r6, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ svclt 0x00084603 │ │ │ │ @@ -57929,16 +57929,16 @@ │ │ │ │ ldrbtmi r4, [r8], #-2054 @ 0xfffff7fa │ │ │ │ @ instruction: 0xf7cc300c │ │ │ │ stmdami r5, {r0, r2, r4, r6, r8, sl, fp, ip, sp, lr, pc} │ │ │ │ ldrbtmi r9, [r8], #-2305 @ 0xfffff6ff │ │ │ │ cdp2 7, 1, cr15, cr0, cr12, {6} │ │ │ │ ldrmi r9, [r8], -r1, lsl #22 │ │ │ │ ldclt 0, cr11, [r0, #-8] │ │ │ │ - ldrshteq r6, [r9], #-210 @ 0xffffff2e │ │ │ │ - rsbseq sl, r9, sl, lsl #24 │ │ │ │ + ldrshteq r6, [r9], #-218 @ 0xffffff26 │ │ │ │ + rsbseq sl, r9, r2, lsl ip │ │ │ │ andcs r9, r4, #5120 @ 0x1400 │ │ │ │ andsvs r2, sl, r1 │ │ │ │ svclt 0x00004770 │ │ │ │ ldrbmi r2, [r0, -r1]! │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl feba241c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @@ -57965,16 +57965,16 @@ │ │ │ │ mvnscs r4, r6, lsl #16 │ │ │ │ andcc r4, ip, r8, ror r4 │ │ │ │ stc2 7, cr15, [ip, #-816] @ 0xfffffcd0 │ │ │ │ strtmi r4, [r1], -r4, lsl #16 │ │ │ │ @ instruction: 0xf7cc4478 │ │ │ │ strtmi pc, [r0], -r7, asr #27 │ │ │ │ ldcllt 0, cr11, [r0, #-16]! │ │ │ │ - ldrhteq r6, [r9], #-224 @ 0xffffff20 │ │ │ │ - rsbseq sl, r9, r8, ror fp │ │ │ │ + ldrhteq r6, [r9], #-232 @ 0xffffff18 │ │ │ │ + rsbseq sl, r9, r0, lsl #23 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl feba249c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r5, r0, ror #31 │ │ │ │ strmi r4, [r8], -r5, lsl #12 │ │ │ │ vrsubhn.i64 d4, , q6 │ │ │ │ stmdavs r2, {r0, r2, r3, r5, fp, ip, sp, lr, pc} │ │ │ │ @@ -57997,16 +57997,16 @@ │ │ │ │ ldrbtmi r1, [r8], #-259 @ 0xfffffefd │ │ │ │ @ instruction: 0xf7cc300c │ │ │ │ stmdami r5, {r0, r2, r3, r6, r7, sl, fp, ip, sp, lr, pc} │ │ │ │ ldrbtmi r4, [r8], #-1569 @ 0xfffff9df │ │ │ │ stc2 7, cr15, [r8, #816] @ 0x330 │ │ │ │ andlt r4, r5, r0, lsr #12 │ │ │ │ svclt 0x0000bd30 │ │ │ │ - rsbseq r6, r9, r2, lsr lr │ │ │ │ - ldrshteq sl, [r9], #-170 @ 0xffffff56 │ │ │ │ + rsbseq r6, r9, sl, lsr lr │ │ │ │ + rsbseq sl, r9, r2, lsl #22 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ bl feba251c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ bmi 48f2e4 │ │ │ │ blmi 4b7534 │ │ │ │ ldrbtmi r4, [sl], #-1544 @ 0xfffff9f8 │ │ │ │ ldmdavs fp, {r0, r1, r4, r6, r7, fp, ip, lr} │ │ │ │ @@ -58022,15 +58022,15 @@ │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ mrsle r0, LR_svc │ │ │ │ andlt r2, r3, r1 │ │ │ │ @ instruction: 0xf7c6bd00 │ │ │ │ svclt 0x0000e9e6 │ │ │ │ addeq r3, r5, r6, ror #13 │ │ │ │ @ instruction: 0x000011b8 │ │ │ │ - rsbseq r6, r9, r2, lsl #28 │ │ │ │ + rsbseq r6, r9, sl, lsl #28 │ │ │ │ addeq r3, r5, r4, asr #13 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r8 │ │ │ │ bl feba2580 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0x46080ff8 │ │ │ │ vaddw.u32 q1, , d0 │ │ │ │ andcs pc, r1, sp, lsl #19 │ │ │ │ @@ -58122,16 +58122,16 @@ │ │ │ │ andcc r4, ip, r8, ror r4 │ │ │ │ blx ff58941e │ │ │ │ strtmi r4, [r9], -r5, lsl #16 │ │ │ │ @ instruction: 0xf7cc4478 │ │ │ │ strtmi pc, [r8], -pc, lsl #25 │ │ │ │ ldc 0, cr11, [sp], #12 │ │ │ │ @ instruction: 0xbdf08b02 │ │ │ │ - rsbseq r6, r9, r0, asr #24 │ │ │ │ - rsbseq sl, r9, r8, lsl #18 │ │ │ │ + rsbseq r6, r9, r8, asr #24 │ │ │ │ + rsbseq sl, r9, r0, lsl r9 │ │ │ │ mvnsmi lr, sp, lsr #18 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00b8f8cc │ │ │ │ addlt r4, ip, r4, asr #25 │ │ │ │ strmi r4, [r6], -r4, asr #23 │ │ │ │ stmibmi r4, {r2, r3, r4, r5, r6, sl, lr}^ │ │ │ │ @@ -58327,61 +58327,61 @@ │ │ │ │ @ instruction: 0xf7cc300c │ │ │ │ ldmdami r3!, {r0, r1, r3, r4, r5, r9, fp, ip, sp, lr, pc} │ │ │ │ ldrbtmi r4, [r8], #-1569 @ 0xfffff9df │ │ │ │ blx ffe09758 │ │ │ │ svclt 0x0000e6cf │ │ │ │ strdeq r3, [r5], r0 │ │ │ │ @ instruction: 0x000011b8 │ │ │ │ - rsbseq r6, r9, sl, lsl ip │ │ │ │ + rsbseq r6, r9, r2, lsr #24 │ │ │ │ @ instruction: 0xfffffcb9 │ │ │ │ @ instruction: 0xfffffca9 │ │ │ │ @ instruction: 0xfffffd15 │ │ │ │ @ instruction: 0xfffffe3b │ │ │ │ - rsbseq r6, r9, r6, lsl ip │ │ │ │ - rsbseq r6, r9, ip, asr #23 │ │ │ │ + rsbseq r6, r9, lr, lsl ip │ │ │ │ + ldrsbteq r6, [r9], #-180 @ 0xffffff4c │ │ │ │ @ instruction: 0xfffffdeb │ │ │ │ - rsbseq r6, r9, ip, ror #22 │ │ │ │ - rsbseq sl, r9, r4, lsr r8 │ │ │ │ + rsbseq r6, r9, r4, ror fp │ │ │ │ + rsbseq sl, r9, ip, lsr r8 │ │ │ │ addeq r3, r5, r2, asr #8 │ │ │ │ - rsbseq r6, r9, r6, lsr fp │ │ │ │ - ldrshteq sl, [r9], #-126 @ 0xffffff82 │ │ │ │ + rsbseq r6, r9, lr, lsr fp │ │ │ │ + rsbseq sl, r9, r6, lsl #16 │ │ │ │ @ instruction: 0xfffffd6d │ │ │ │ ldrdeq r0, [r0], -r1 │ │ │ │ - ldrshteq r6, [r9], #-166 @ 0xffffff5a │ │ │ │ - ldrhteq sl, [r9], #-126 @ 0xffffff82 │ │ │ │ - ldrsbteq r6, [r9], #-172 @ 0xffffff54 │ │ │ │ - rsbseq sl, r9, r4, lsr #15 │ │ │ │ + ldrshteq r6, [r9], #-174 @ 0xffffff52 │ │ │ │ + rsbseq sl, r9, r6, asr #15 │ │ │ │ + rsbseq r6, r9, r4, ror #21 │ │ │ │ + rsbseq sl, r9, ip, lsr #15 │ │ │ │ @ instruction: 0xfffffcaf │ │ │ │ @ instruction: 0xfffffb9d │ │ │ │ - @ instruction: 0x00796a9e │ │ │ │ - rsbseq sl, r9, r6, ror #14 │ │ │ │ - rsbseq r6, r9, r4, lsl #21 │ │ │ │ - rsbseq sl, r9, ip, asr #14 │ │ │ │ - rsbseq r6, r9, r0, ror #22 │ │ │ │ - rsbseq r6, r9, r8, ror #21 │ │ │ │ - rsbseq r6, r9, sl, lsr sl │ │ │ │ - rsbseq sl, r9, r2, lsl #14 │ │ │ │ - rsbseq r6, r9, sl, lsr fp │ │ │ │ - rsbseq r6, r9, r0, lsr #23 │ │ │ │ - ldrshteq r6, [r9], #-156 @ 0xffffff64 │ │ │ │ - rsbseq sl, r9, r4, asr #13 │ │ │ │ - ldrsbteq r6, [r9], #-158 @ 0xffffff62 │ │ │ │ - rsbseq sl, r9, r4, lsr #13 │ │ │ │ - rsbseq r6, r9, r4, ror #22 │ │ │ │ - ldrsbteq r6, [r9], #-184 @ 0xffffff48 │ │ │ │ - @ instruction: 0x00796998 │ │ │ │ - rsbseq sl, r9, r0, ror #12 │ │ │ │ - ldrhteq r6, [r9], #-180 @ 0xffffff4c │ │ │ │ - rsbseq r6, r9, sl, lsr #24 │ │ │ │ - rsbseq r6, r9, r0, asr r9 │ │ │ │ - rsbseq sl, r9, r8, lsl r6 │ │ │ │ - rsbseq r6, r9, r6, lsl ip │ │ │ │ - rsbseq r6, r9, r0, asr ip │ │ │ │ - rsbseq r6, r9, lr, lsl #18 │ │ │ │ - ldrsbteq sl, [r9], #-86 @ 0xffffffaa │ │ │ │ + rsbseq r6, r9, r6, lsr #21 │ │ │ │ + rsbseq sl, r9, lr, ror #14 │ │ │ │ + rsbseq r6, r9, ip, lsl #21 │ │ │ │ + rsbseq sl, r9, r4, asr r7 │ │ │ │ + rsbseq r6, r9, r8, ror #22 │ │ │ │ + ldrshteq r6, [r9], #-160 @ 0xffffff60 │ │ │ │ + rsbseq r6, r9, r2, asr #20 │ │ │ │ + rsbseq sl, r9, sl, lsl #14 │ │ │ │ + rsbseq r6, r9, r2, asr #22 │ │ │ │ + rsbseq r6, r9, r8, lsr #23 │ │ │ │ + rsbseq r6, r9, r4, lsl #20 │ │ │ │ + rsbseq sl, r9, ip, asr #13 │ │ │ │ + rsbseq r6, r9, r6, ror #19 │ │ │ │ + rsbseq sl, r9, ip, lsr #13 │ │ │ │ + rsbseq r6, r9, ip, ror #22 │ │ │ │ + rsbseq r6, r9, r0, ror #23 │ │ │ │ + rsbseq r6, r9, r0, lsr #19 │ │ │ │ + rsbseq sl, r9, r8, ror #12 │ │ │ │ + ldrhteq r6, [r9], #-188 @ 0xffffff44 │ │ │ │ + rsbseq r6, r9, r2, lsr ip │ │ │ │ + rsbseq r6, r9, r8, asr r9 │ │ │ │ + rsbseq sl, r9, r0, lsr #12 │ │ │ │ + rsbseq r6, r9, lr, lsl ip │ │ │ │ + rsbseq r6, r9, r8, asr ip │ │ │ │ + rsbseq r6, r9, r6, lsl r9 │ │ │ │ + ldrsbteq sl, [r9], #-94 @ 0xffffffa2 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ bl feba2af8 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ssub8mi r0, r4, r0 │ │ │ │ @ instruction: 0xf7ffb082 │ │ │ │ stmdacs r1, {r0, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ svclt 0x00084603 │ │ │ │ @@ -58392,16 +58392,16 @@ │ │ │ │ andcc r4, ip, r8, ror r4 │ │ │ │ @ instruction: 0xf9b8f7cc │ │ │ │ stmdbls r1, {r0, r2, fp, lr} │ │ │ │ @ instruction: 0xf7cc4478 │ │ │ │ blls ca2fc │ │ │ │ andlt r4, r2, r8, lsl r6 │ │ │ │ svclt 0x0000bd10 │ │ │ │ - rsbseq r6, r9, r8, lsl #16 │ │ │ │ - ldrsbteq sl, [r9], #-64 @ 0xffffffc0 │ │ │ │ + rsbseq r6, r9, r0, lsl r8 │ │ │ │ + ldrsbteq sl, [r9], #-72 @ 0xffffffb8 │ │ │ │ andeq r0, r0, r0 │ │ │ │ andcs r6, r1, r2, lsl r9 │ │ │ │ ldmdbvs r2, {r8, fp, ip, pc} │ │ │ │ andvs r6, r8, sl, lsl r0 │ │ │ │ svclt 0x00004770 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @@ -58600,33 +58600,33 @@ │ │ │ │ stmdbls r4, {r0, r3, r4, fp, lr} │ │ │ │ @ instruction: 0xf7cc4478 │ │ │ │ @ instruction: 0xf8ddf8d7 │ │ │ │ ssat r8, #5, r0 │ │ │ │ ... │ │ │ │ @ instruction: 0x000011b8 │ │ │ │ umulleq r3, r5, r0, r0 │ │ │ │ - rsbseq r6, r9, r4, asr #21 │ │ │ │ - rsbseq sl, r9, r8, asr #8 │ │ │ │ + rsbseq r6, r9, ip, asr #21 │ │ │ │ + rsbseq sl, r9, r0, asr r4 │ │ │ │ addeq r3, r5, r6, asr r0 │ │ │ │ - rsbseq r6, r9, r6, lsr #21 │ │ │ │ - ldrshteq r6, [r9], #-140 @ 0xffffff74 │ │ │ │ - rsbseq sl, r9, r0, lsl #5 │ │ │ │ - ldrsbteq r6, [r9], #-142 @ 0xffffff72 │ │ │ │ - rsbseq sl, r9, r2, ror #4 │ │ │ │ - rsbseq r6, r9, r2, asr #17 │ │ │ │ - rsbseq sl, r9, r6, asr #4 │ │ │ │ - rsbseq r6, r9, r2, lsr #17 │ │ │ │ - rsbseq sl, r9, r6, lsr #4 │ │ │ │ - rsbseq r6, r9, r2, lsl #17 │ │ │ │ - rsbseq sl, r9, r6, lsl #4 │ │ │ │ - rsbseq r6, r9, r2, ror #16 │ │ │ │ - rsbseq sl, r9, r6, ror #3 │ │ │ │ - rsbseq r6, r9, r0, ror #16 │ │ │ │ - rsbseq r6, r9, r4, lsl r8 │ │ │ │ - @ instruction: 0x0079a198 │ │ │ │ + rsbseq r6, r9, lr, lsr #21 │ │ │ │ + rsbseq r6, r9, r4, lsl #18 │ │ │ │ + rsbseq sl, r9, r8, lsl #5 │ │ │ │ + rsbseq r6, r9, r6, ror #17 │ │ │ │ + rsbseq sl, r9, sl, ror #4 │ │ │ │ + rsbseq r6, r9, sl, asr #17 │ │ │ │ + rsbseq sl, r9, lr, asr #4 │ │ │ │ + rsbseq r6, r9, sl, lsr #17 │ │ │ │ + rsbseq sl, r9, lr, lsr #4 │ │ │ │ + rsbseq r6, r9, sl, lsl #17 │ │ │ │ + rsbseq sl, r9, lr, lsl #4 │ │ │ │ + rsbseq r6, r9, sl, ror #16 │ │ │ │ + rsbseq sl, r9, lr, ror #3 │ │ │ │ + rsbseq r6, r9, r8, ror #16 │ │ │ │ + rsbseq r6, r9, ip, lsl r8 │ │ │ │ + rsbseq sl, r9, r0, lsr #3 │ │ │ │ @ instruction: 0xf6409004 │ │ │ │ ldmdami r8, {r0, r3, r8} │ │ │ │ andcc r4, ip, r8, ror r4 │ │ │ │ @ instruction: 0xffdef7cb │ │ │ │ stmdbls r4, {r1, r2, r4, fp, lr} │ │ │ │ @ instruction: 0xf7cc4478 │ │ │ │ @ instruction: 0xf8ddf899 │ │ │ │ @@ -58645,20 +58645,20 @@ │ │ │ │ andcc r4, ip, r8, ror r4 │ │ │ │ @ instruction: 0xffbcf7cb │ │ │ │ @ instruction: 0xf04f4809 │ │ │ │ ldrbtmi r3, [r8], #-511 @ 0xfffffe01 │ │ │ │ @ instruction: 0xf876f7cc │ │ │ │ @ instruction: 0xf7c5e7ef │ │ │ │ svclt 0x0000ed02 │ │ │ │ - @ instruction: 0x00796798 │ │ │ │ - rsbseq sl, r9, ip, lsl r1 │ │ │ │ - rsbseq r6, r9, r2, ror r7 │ │ │ │ - ldrshteq sl, [r9], #-4 │ │ │ │ - rsbseq r6, r9, r4, asr r7 │ │ │ │ - ldrsbteq sl, [r9], #-6 │ │ │ │ + rsbseq r6, r9, r0, lsr #15 │ │ │ │ + rsbseq sl, r9, r4, lsr #2 │ │ │ │ + rsbseq r6, r9, sl, ror r7 │ │ │ │ + ldrshteq sl, [r9], #-12 │ │ │ │ + rsbseq r6, r9, ip, asr r7 │ │ │ │ + ldrsbteq sl, [r9], #-14 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ bl feba2f50 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r4, r8, ror #31 │ │ │ │ stcls 1, cr2, [r6], {1} │ │ │ │ @ instruction: 0xf7ff9400 │ │ │ │ @ instruction: 0x4603fdf9 │ │ │ │ @@ -58669,16 +58669,16 @@ │ │ │ │ ldrbtmi r4, [r8], #-2054 @ 0xfffff7fa │ │ │ │ @ instruction: 0xf7cb300c │ │ │ │ stmdami r5, {r0, r1, r3, r7, r8, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ ldrbtmi r9, [r8], #-2307 @ 0xfffff6fd │ │ │ │ @ instruction: 0xf846f7cc │ │ │ │ ldrmi r9, [r8], -r3, lsl #22 │ │ │ │ ldclt 0, cr11, [r0, #-16] │ │ │ │ - ldrshteq r6, [r9], #-98 @ 0xffffff9e │ │ │ │ - rsbseq sl, r9, r6, ror r0 │ │ │ │ + ldrshteq r6, [r9], #-106 @ 0xffffff96 │ │ │ │ + rsbseq sl, r9, lr, ror r0 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ bl feba2fa0 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r4, r8, ror #31 │ │ │ │ stcls 1, cr2, [r6], {-0} │ │ │ │ @ instruction: 0xf7ff9400 │ │ │ │ @ instruction: 0x4603fdd1 │ │ │ │ @@ -58689,16 +58689,16 @@ │ │ │ │ ldrbtmi r4, [r8], #-2054 @ 0xfffff7fa │ │ │ │ @ instruction: 0xf7cb300c │ │ │ │ stmdami r5, {r0, r1, r5, r6, r8, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ ldrbtmi r9, [r8], #-2307 @ 0xfffff6fd │ │ │ │ @ instruction: 0xf81ef7cc │ │ │ │ ldrmi r9, [r8], -r3, lsl #22 │ │ │ │ ldclt 0, cr11, [r0, #-16] │ │ │ │ - rsbseq r6, r9, r2, lsr #13 │ │ │ │ - rsbseq sl, r9, r6, lsr #32 │ │ │ │ + rsbseq r6, r9, sl, lsr #13 │ │ │ │ + rsbseq sl, r9, lr, lsr #32 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl feba2ff0 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strmi r0, [fp], -r8, ror #31 │ │ │ │ addlt r6, r3, r9, lsl #16 │ │ │ │ @ instruction: 0xf8514605 │ │ │ │ ldmdavs ip, {r1, r5, ip}^ │ │ │ │ @@ -58875,16 +58875,16 @@ │ │ │ │ andcc r4, ip, r8, ror r4 │ │ │ │ ldc2l 7, cr15, [r0, #812]! @ 0x32c │ │ │ │ stmdbls r1, {r0, r2, fp, lr} │ │ │ │ @ instruction: 0xf7cb4478 │ │ │ │ blls cbb6c │ │ │ │ andlt r4, r2, r8, lsl r6 │ │ │ │ @ instruction: 0x87f0e8bd │ │ │ │ - ldrhteq r6, [r9], #-60 @ 0xffffffc4 │ │ │ │ - rsbseq r9, r9, r0, asr #26 │ │ │ │ + rsbseq r6, r9, r4, asr #7 │ │ │ │ + rsbseq r9, r9, r8, asr #26 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ bl feba32d8 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strdlt r0, [r2], r0 @ │ │ │ │ tstls r1, r4, lsl #12 │ │ │ │ vaddw.u8 , q6, d3 │ │ │ │ @ instruction: 0xf9919901 │ │ │ │ @@ -58923,18 +58923,18 @@ │ │ │ │ ldrbtmi r4, [r8], #-2056 @ 0xfffff7f8 │ │ │ │ @ instruction: 0xf7cb300c │ │ │ │ stmdami r7, {r0, r1, r2, r3, r7, r8, sl, fp, ip, sp, lr, pc} │ │ │ │ ldrbtmi r9, [r8], #-2305 @ 0xfffff6ff │ │ │ │ cdp2 7, 4, cr15, cr10, cr11, {6} │ │ │ │ ldrmi r9, [r8], -r1, lsl #22 │ │ │ │ ldclt 0, cr11, [r0, #-8] │ │ │ │ - rsbseq r6, r9, r4, asr r3 │ │ │ │ - ldrsbteq r9, [r9], #-200 @ 0xffffff38 │ │ │ │ - ldrshteq r6, [r9], #-42 @ 0xffffffd6 │ │ │ │ - rsbseq r9, r9, lr, ror ip │ │ │ │ + rsbseq r6, r9, ip, asr r3 │ │ │ │ + rsbseq r9, r9, r0, ror #25 │ │ │ │ + rsbseq r6, r9, r2, lsl #6 │ │ │ │ + rsbseq r9, r9, r6, lsl #25 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00a8f8cc │ │ │ │ @ instruction: 0xf8df4615 │ │ │ │ ldrmi r2, [sl], r0, lsl #11 │ │ │ │ ldrbcc pc, [ip, #-2271]! @ 0xfffff721 @ │ │ │ │ @@ -59286,47 +59286,47 @@ │ │ │ │ @ instruction: 0xf04f4826 │ │ │ │ ldrbtmi r3, [r8], #-511 @ 0xfffffe01 │ │ │ │ blx 1e8a652 │ │ │ │ ssatmi lr, #18, ip, asr #14 │ │ │ │ svclt 0x0000e614 │ │ │ │ addeq r2, r5, ip, asr r8 │ │ │ │ @ instruction: 0x000011b8 │ │ │ │ - rsbseq r6, r9, sl, asr #5 │ │ │ │ + ldrsbteq r6, [r9], #-34 @ 0xffffffde │ │ │ │ strdeq r2, [r5], r2 @ │ │ │ │ - rsbseq r6, r9, sl, lsr #2 │ │ │ │ - ldrhteq r6, [r9], #-0 │ │ │ │ - rsbseq r6, r9, r8, asr #32 │ │ │ │ - rsbseq r5, r9, ip, asr #30 │ │ │ │ - ldrsbteq r9, [r9], #-128 @ 0xffffff80 │ │ │ │ - @ instruction: 0x00795e9c │ │ │ │ - rsbseq r9, r9, lr, lsl r8 │ │ │ │ - rsbseq r5, r9, ip, ror lr │ │ │ │ - ldrshteq r9, [r9], #-126 @ 0xffffff82 │ │ │ │ - rsbseq r5, r9, r2, ror #28 │ │ │ │ - rsbseq r9, r9, r4, ror #15 │ │ │ │ - rsbseq r5, r9, r8, asr #28 │ │ │ │ - rsbseq r9, r9, sl, asr #15 │ │ │ │ - rsbseq r5, r9, lr, lsr #28 │ │ │ │ - ldrhteq r9, [r9], #-112 @ 0xffffff90 │ │ │ │ - rsbseq r5, r9, r4, lsl lr │ │ │ │ - @ instruction: 0x00799796 │ │ │ │ - ldrshteq r5, [r9], #-218 @ 0xffffff26 │ │ │ │ - rsbseq r9, r9, ip, ror r7 │ │ │ │ - rsbseq r5, r9, r0, ror #27 │ │ │ │ - rsbseq r9, r9, r2, ror #14 │ │ │ │ - rsbseq r5, r9, r6, asr #27 │ │ │ │ - rsbseq r9, r9, r8, asr #14 │ │ │ │ - rsbseq r5, r9, r8, lsr #27 │ │ │ │ - rsbseq r9, r9, sl, lsr #14 │ │ │ │ - rsbseq r5, r9, ip, lsl #27 │ │ │ │ - rsbseq r9, r9, lr, lsl #14 │ │ │ │ - rsbseq r5, r9, r2, ror sp │ │ │ │ - ldrshteq r9, [r9], #-100 @ 0xffffff9c │ │ │ │ - rsbseq r5, r9, r8, asr sp │ │ │ │ - ldrsbteq r9, [r9], #-106 @ 0xffffff96 │ │ │ │ + rsbseq r6, r9, r2, lsr r1 │ │ │ │ + ldrhteq r6, [r9], #-8 │ │ │ │ + rsbseq r6, r9, r0, asr r0 │ │ │ │ + rsbseq r5, r9, r4, asr pc │ │ │ │ + ldrsbteq r9, [r9], #-136 @ 0xffffff78 │ │ │ │ + rsbseq r5, r9, r4, lsr #29 │ │ │ │ + rsbseq r9, r9, r6, lsr #16 │ │ │ │ + rsbseq r5, r9, r4, lsl #29 │ │ │ │ + rsbseq r9, r9, r6, lsl #16 │ │ │ │ + rsbseq r5, r9, sl, ror #28 │ │ │ │ + rsbseq r9, r9, ip, ror #15 │ │ │ │ + rsbseq r5, r9, r0, asr lr │ │ │ │ + ldrsbteq r9, [r9], #-114 @ 0xffffff8e │ │ │ │ + rsbseq r5, r9, r6, lsr lr │ │ │ │ + ldrhteq r9, [r9], #-120 @ 0xffffff88 │ │ │ │ + rsbseq r5, r9, ip, lsl lr │ │ │ │ + @ instruction: 0x0079979e │ │ │ │ + rsbseq r5, r9, r2, lsl #28 │ │ │ │ + rsbseq r9, r9, r4, lsl #15 │ │ │ │ + rsbseq r5, r9, r8, ror #27 │ │ │ │ + rsbseq r9, r9, sl, ror #14 │ │ │ │ + rsbseq r5, r9, lr, asr #27 │ │ │ │ + rsbseq r9, r9, r0, asr r7 │ │ │ │ + ldrhteq r5, [r9], #-208 @ 0xffffff30 │ │ │ │ + rsbseq r9, r9, r2, lsr r7 │ │ │ │ + @ instruction: 0x00795d94 │ │ │ │ + rsbseq r9, r9, r6, lsl r7 │ │ │ │ + rsbseq r5, r9, sl, ror sp │ │ │ │ + ldrshteq r9, [r9], #-108 @ 0xffffff94 │ │ │ │ + rsbseq r5, r9, r0, ror #26 │ │ │ │ + rsbseq r9, r9, r2, ror #13 │ │ │ │ mvnsmi lr, #737280 @ 0xb4000 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00a8f8cc │ │ │ │ bmi e1e020 │ │ │ │ blmi e1e234 │ │ │ │ addlt r4, pc, sl, ror r4 @ │ │ │ │ @@ -59381,19 +59381,19 @@ │ │ │ │ @ instruction: 0xf9fef7cb │ │ │ │ strtmi r4, [r1], -r9, lsl #16 │ │ │ │ @ instruction: 0xf7cb4478 │ │ │ │ @ instruction: 0xe7b7fab9 │ │ │ │ svc 0x0044f7c4 │ │ │ │ addeq r2, r5, r0, asr #4 │ │ │ │ @ instruction: 0x000011b8 │ │ │ │ - rsbseq r5, r9, r6, ror #24 │ │ │ │ - rsbseq r9, r9, sl, ror #11 │ │ │ │ + rsbseq r5, r9, lr, ror #24 │ │ │ │ + ldrshteq r9, [r9], #-82 @ 0xffffffae │ │ │ │ strdeq r2, [r5], r8 │ │ │ │ - ldrsbteq r5, [r9], #-184 @ 0xffffff48 │ │ │ │ - rsbseq r9, r9, ip, asr r5 │ │ │ │ + rsbseq r5, r9, r0, ror #23 │ │ │ │ + rsbseq r9, r9, r4, ror #10 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r8 │ │ │ │ bl feba3acc │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldmdbvs r1, {r3, r4, r5, r6, r7, r8, r9, sl, fp} │ │ │ │ stmdbvs sl, {r1, fp, ip, pc} │ │ │ │ svclt 0x00c84282 │ │ │ │ stcle 3, cr2, [r3, #-0] │ │ │ │ @@ -59429,15 +59429,15 @@ │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ mrsle r0, LR_svc │ │ │ │ andlt r2, r5, r1 │ │ │ │ @ instruction: 0xf7c4bd30 │ │ │ │ svclt 0x0000eee6 │ │ │ │ strdeq r2, [r5], lr │ │ │ │ @ instruction: 0x000011b8 │ │ │ │ - rsbseq r5, r9, r6, asr fp │ │ │ │ + rsbseq r5, r9, lr, asr fp │ │ │ │ addeq r2, r5, r4, asr #1 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x0098f8cc │ │ │ │ bmi fe7de1e4 │ │ │ │ blmi fe7de20c │ │ │ │ @@ -59596,28 +59596,28 @@ │ │ │ │ ldrb r9, [r9], r4, lsl #22 │ │ │ │ ldc 7, cr15, [ip, #784] @ 0x310 │ │ │ │ andhi pc, r0, pc, lsr #7 │ │ │ │ ... │ │ │ │ addeq r2, r5, r0, lsl #1 │ │ │ │ @ instruction: 0x000011b8 │ │ │ │ addeq r2, r5, r4, rrx │ │ │ │ - rsbseq r5, r9, r2, asr r9 │ │ │ │ - ldrsbteq r9, [r9], #-38 @ 0xffffffda │ │ │ │ - rsbseq r5, r9, r0, lsr #18 │ │ │ │ - rsbseq r9, r9, r4, lsr #5 │ │ │ │ - rsbseq r5, r9, r2, lsl #18 │ │ │ │ - rsbseq r9, r9, r6, lsl #5 │ │ │ │ - rsbseq r5, r9, r4, ror #17 │ │ │ │ - rsbseq r9, r9, r8, ror #4 │ │ │ │ - rsbseq r5, r9, r6, asr #17 │ │ │ │ - rsbseq r9, r9, sl, asr #4 │ │ │ │ - rsbseq r5, r9, r8, lsr #17 │ │ │ │ - rsbseq r9, r9, ip, lsr #4 │ │ │ │ - rsbseq r5, r9, sl, lsl #17 │ │ │ │ - rsbseq r9, r9, lr, lsl #4 │ │ │ │ + rsbseq r5, r9, sl, asr r9 │ │ │ │ + ldrsbteq r9, [r9], #-46 @ 0xffffffd2 │ │ │ │ + rsbseq r5, r9, r8, lsr #18 │ │ │ │ + rsbseq r9, r9, ip, lsr #5 │ │ │ │ + rsbseq r5, r9, sl, lsl #18 │ │ │ │ + rsbseq r9, r9, lr, lsl #5 │ │ │ │ + rsbseq r5, r9, ip, ror #17 │ │ │ │ + rsbseq r9, r9, r0, ror r2 │ │ │ │ + rsbseq r5, r9, lr, asr #17 │ │ │ │ + rsbseq r9, r9, r2, asr r2 │ │ │ │ + ldrhteq r5, [r9], #-128 @ 0xffffff80 │ │ │ │ + rsbseq r9, r9, r4, lsr r2 │ │ │ │ + @ instruction: 0x00795892 │ │ │ │ + rsbseq r9, r9, r6, lsl r2 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl feba3e50 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldrmi r0, [sp], -r8, ror #31 │ │ │ │ strmi fp, [r6], -r2, lsl #1 │ │ │ │ vshr.u64 , q4, #24 │ │ │ │ vfma.f32 d20, d0, d10 │ │ │ │ @@ -59643,15 +59643,15 @@ │ │ │ │ @ instruction: 0xf0d84630 │ │ │ │ vcge.s8 , q0, │ │ │ │ @ instruction: 0x46232691 │ │ │ │ strtmi r2, [r9], -r4, lsr #4 │ │ │ │ @ instruction: 0xf7c89600 │ │ │ │ andcs pc, r1, sp, lsl #19 │ │ │ │ ldcllt 0, cr11, [r0, #-8]! │ │ │ │ - rsbseq r5, r9, r4, lsr #16 │ │ │ │ + rsbseq r5, r9, ip, lsr #16 │ │ │ │ ldrbmi lr, [r0, sp, lsr #18]! │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d0f8cc │ │ │ │ addlt r6, r4, r5, lsl r9 │ │ │ │ ldmib sp, {r1, r3, r5, r8, fp, sp, lr}^ │ │ │ │ bcs 6f11c │ │ │ │ @@ -59690,18 +59690,18 @@ │ │ │ │ andcc r4, ip, r8, ror r4 │ │ │ │ @ instruction: 0xff90f7ca │ │ │ │ ldrbmi r4, [r1], -r7, lsl #16 │ │ │ │ @ instruction: 0xf7cb4478 │ │ │ │ ldrbmi pc, [r0], -fp, asr #16 @ │ │ │ │ pop {r2, ip, sp, pc} │ │ │ │ svclt 0x000087f0 │ │ │ │ - rsbseq r5, r9, r8, lsr #14 │ │ │ │ - rsbseq r9, r9, ip, lsr #1 │ │ │ │ - ldrshteq r5, [r9], #-108 @ 0xffffff94 │ │ │ │ - rsbseq r9, r9, r0, lsl #1 │ │ │ │ + rsbseq r5, r9, r0, lsr r7 │ │ │ │ + ldrhteq r9, [r9], #-4 │ │ │ │ + rsbseq r5, r9, r4, lsl #14 │ │ │ │ + rsbseq r9, r9, r8, lsl #1 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ bl feba3fa0 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ bmi 590d48 │ │ │ │ blmi 5b8fbc │ │ │ │ ldrbtmi r4, [sl], #-1540 @ 0xfffff9fc │ │ │ │ ldmpl r3, {r3, r9, sl, lr}^ │ │ │ │ @@ -59721,15 +59721,15 @@ │ │ │ │ subsmi r9, sl, r3, lsl #22 │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ andcs sp, r1, r2, lsl #2 │ │ │ │ ldclt 0, cr11, [r0, #-16] │ │ │ │ ldc 7, cr15, [sl], {196} @ 0xc4 │ │ │ │ addeq r1, r5, r2, ror #24 │ │ │ │ @ instruction: 0x000011b8 │ │ │ │ - ldrhteq r5, [r9], #-108 @ 0xffffff94 │ │ │ │ + rsbseq r5, r9, r4, asr #13 │ │ │ │ addeq r1, r5, lr, lsr #24 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ bl feba4014 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ssub8mi r0, r9, r0 │ │ │ │ addlt r6, r2, r3, lsl sl │ │ │ │ @ instruction: 0xf4134604 │ │ │ │ @@ -59755,18 +59755,18 @@ │ │ │ │ andcc r4, ip, r8, ror r4 │ │ │ │ @ instruction: 0xff0ef7ca │ │ │ │ stmdbls r1, {r0, r1, r2, fp, lr} │ │ │ │ @ instruction: 0xf7ca4478 │ │ │ │ bls ccda8 │ │ │ │ andlt r4, r2, r0, lsl r6 │ │ │ │ svclt 0x0000bd10 │ │ │ │ - rsbseq r5, r9, sl, lsl r6 │ │ │ │ - @ instruction: 0x00798f9e │ │ │ │ - ldrshteq r5, [r9], #-88 @ 0xffffffa8 │ │ │ │ - rsbseq r8, r9, ip, ror pc │ │ │ │ + rsbseq r5, r9, r2, lsr #12 │ │ │ │ + rsbseq r8, r9, r6, lsr #31 │ │ │ │ + rsbseq r5, r9, r0, lsl #12 │ │ │ │ + rsbseq r8, r9, r4, lsl #31 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ blhi 10835c │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00a8f8cc │ │ │ │ @ instruction: 0xf8df4615 │ │ │ │ ldrmi r2, [fp], r0, asr #10 │ │ │ │ @@ -59842,15 +59842,15 @@ │ │ │ │ b 141e890 │ │ │ │ @ instruction: 0xf8530984 │ │ │ │ @ instruction: 0xf0c6a024 │ │ │ │ blls 189e50 │ │ │ │ eorne pc, r4, r3, asr r8 @ │ │ │ │ subsle r2, r2, r0, lsl #16 │ │ │ │ blvs 908650 │ │ │ │ - blvc 888654 │ │ │ │ + blvc 888654 │ │ │ │ mrc 8, 1, r6, cr7, cr2, {3} │ │ │ │ @ instruction: 0xf5027b46 │ │ │ │ ldc 0, cr6, [r0, #-704] @ 0xfffffd40 │ │ │ │ vmov.f64 d6, #2 @ 0x40100000 2.250 │ │ │ │ vcmpe.f64 d7, d7 │ │ │ │ vsqrt.f64 d23, d6 │ │ │ │ stmdale r0, {r4, r9, fp, ip, sp, lr, pc}^ │ │ │ │ @@ -60103,35 +60103,35 @@ │ │ │ │ ldmdami sl, {r0, r3, r4, r6, sl, fp, ip, sp, lr, pc} │ │ │ │ mvnscc pc, pc, asr #32 │ │ │ │ @ instruction: 0xf7ca4478 │ │ │ │ @ instruction: 0xe7adfd13 │ │ │ │ ldmib lr, {r2, r6, r7, r8, r9, sl, ip, sp, lr, pc} │ │ │ │ addeq r1, r5, r4, asr fp │ │ │ │ @ instruction: 0x000011b8 │ │ │ │ - ldrhteq r5, [r9], #-94 @ 0xffffffa2 │ │ │ │ + rsbseq r5, r9, r6, asr #11 │ │ │ │ addeq r1, r5, r8, lsr #22 │ │ │ │ addeq r1, r5, r4, ror #21 │ │ │ │ andeq r1, r0, r4, asr #8 │ │ │ │ - rsbseq r5, r9, lr, lsl #5 │ │ │ │ - rsbseq r5, r9, lr, ror r1 │ │ │ │ - rsbseq r8, r9, r2, lsl #22 │ │ │ │ - rsbseq r5, r9, r0, lsr r1 │ │ │ │ - ldrhteq r8, [r9], #-162 @ 0xffffff5e │ │ │ │ - rsbseq r5, r9, r2, lsl r1 │ │ │ │ - @ instruction: 0x00798a94 │ │ │ │ - ldrshteq r5, [r9], #-8 │ │ │ │ - rsbseq r8, r9, sl, ror sl │ │ │ │ - ldrsbteq r5, [r9], #-12 │ │ │ │ - rsbseq r8, r9, lr, asr sl │ │ │ │ - rsbseq r5, r9, r2, asr #1 │ │ │ │ - rsbseq r8, r9, r4, asr #20 │ │ │ │ - rsbseq r5, r9, r8, lsr #1 │ │ │ │ - rsbseq r8, r9, sl, lsr #20 │ │ │ │ - rsbseq r5, r9, lr, lsl #1 │ │ │ │ - rsbseq r8, r9, r0, lsl sl │ │ │ │ + @ instruction: 0x00795296 │ │ │ │ + rsbseq r5, r9, r6, lsl #3 │ │ │ │ + rsbseq r8, r9, sl, lsl #22 │ │ │ │ + rsbseq r5, r9, r8, lsr r1 │ │ │ │ + ldrhteq r8, [r9], #-170 @ 0xffffff56 │ │ │ │ + rsbseq r5, r9, sl, lsl r1 │ │ │ │ + @ instruction: 0x00798a9c │ │ │ │ + rsbseq r5, r9, r0, lsl #2 │ │ │ │ + rsbseq r8, r9, r2, lsl #21 │ │ │ │ + rsbseq r5, r9, r4, ror #1 │ │ │ │ + rsbseq r8, r9, r6, ror #20 │ │ │ │ + rsbseq r5, r9, sl, asr #1 │ │ │ │ + rsbseq r8, r9, ip, asr #20 │ │ │ │ + ldrhteq r5, [r9], #-0 │ │ │ │ + rsbseq r8, r9, r2, lsr sl │ │ │ │ + @ instruction: 0x00795096 │ │ │ │ + rsbseq r8, r9, r8, lsl sl │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00c8f8cc │ │ │ │ bmi 91ecb4 │ │ │ │ addlt r4, r5, r9, lsl r6 │ │ │ │ @ instruction: 0x461e447a │ │ │ │ @@ -60164,20 +60164,20 @@ │ │ │ │ ldrbtmi r4, [sl], #-668 @ 0xfffffd64 │ │ │ │ bmi 304444 >::_M_default_append(unsigned int)@@Base+0x81880> │ │ │ │ @ instruction: 0x46314638 │ │ │ │ @ instruction: 0xf0d8447a │ │ │ │ andcs pc, r1, r7, lsr r1 @ │ │ │ │ pop {r0, r2, ip, sp, pc} │ │ │ │ svclt 0x00008ff0 │ │ │ │ - rsbseq r5, r9, r0, asr r0 │ │ │ │ - rsbseq r5, r9, ip, lsr #32 │ │ │ │ - rsbseq r5, r9, r6, lsr #32 │ │ │ │ - rsbseq r5, r9, r0, asr #32 │ │ │ │ - ldrshteq r6, [r9], #-98 @ 0xffffff9e │ │ │ │ - rsbseq pc, r8, r4, lsl #17 │ │ │ │ + rsbseq r5, r9, r8, asr r0 │ │ │ │ + rsbseq r5, r9, r4, lsr r0 │ │ │ │ + rsbseq r5, r9, lr, lsr #32 │ │ │ │ + rsbseq r5, r9, r8, asr #32 │ │ │ │ + ldrshteq r6, [r9], #-106 @ 0xffffff96 │ │ │ │ + rsbseq pc, r8, ip, lsl #17 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ blhi 1089c8 │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x0058f8cc │ │ │ │ @ instruction: 0xb09f4af8 │ │ │ │ ldrbtmi r4, [sl], #-3064 @ 0xfffff408 │ │ │ │ @@ -60426,33 +60426,33 @@ │ │ │ │ @ instruction: 0xf9d2f7ca │ │ │ │ @ instruction: 0x46414817 │ │ │ │ @ instruction: 0xf7ca4478 │ │ │ │ ldrb pc, [lr], sp, lsl #21 @ │ │ │ │ svc 0x0018f7c3 │ │ │ │ addeq r1, r5, lr, ror #9 │ │ │ │ @ instruction: 0x000011b8 │ │ │ │ - rsbseq r4, r9, r4, lsl #31 │ │ │ │ - rsbseq r4, r9, lr, ror pc │ │ │ │ + rsbseq r4, r9, ip, lsl #31 │ │ │ │ + rsbseq r4, r9, r6, lsl #31 │ │ │ │ addeq r1, r5, r2, asr r3 │ │ │ │ - rsbseq r4, r9, ip, lsl #25 │ │ │ │ - rsbseq r8, r9, r0, lsl r6 │ │ │ │ - rsbseq r4, r9, r2, ror #24 │ │ │ │ - rsbseq r8, r9, r6, ror #11 │ │ │ │ - rsbseq r4, r9, ip, lsl #24 │ │ │ │ - @ instruction: 0x00798590 │ │ │ │ - ldrshteq r4, [r9], #-176 @ 0xffffff50 │ │ │ │ - rsbseq r8, r9, r4, ror r5 │ │ │ │ - ldrsbteq r4, [r9], #-180 @ 0xffffff4c │ │ │ │ - rsbseq r8, r9, r8, asr r5 │ │ │ │ - ldrhteq r4, [r9], #-184 @ 0xffffff48 │ │ │ │ - rsbseq r8, r9, ip, lsr r5 │ │ │ │ - @ instruction: 0x00794b9c │ │ │ │ - rsbseq r8, r9, r0, lsr #10 │ │ │ │ - rsbseq r4, r9, r0, lsl #23 │ │ │ │ - rsbseq r8, r9, r4, lsl #10 │ │ │ │ + @ instruction: 0x00794c94 │ │ │ │ + rsbseq r8, r9, r8, lsl r6 │ │ │ │ + rsbseq r4, r9, sl, ror #24 │ │ │ │ + rsbseq r8, r9, lr, ror #11 │ │ │ │ + rsbseq r4, r9, r4, lsl ip │ │ │ │ + @ instruction: 0x00798598 │ │ │ │ + ldrshteq r4, [r9], #-184 @ 0xffffff48 │ │ │ │ + rsbseq r8, r9, ip, ror r5 │ │ │ │ + ldrsbteq r4, [r9], #-188 @ 0xffffff44 │ │ │ │ + rsbseq r8, r9, r0, ror #10 │ │ │ │ + rsbseq r4, r9, r0, asr #23 │ │ │ │ + rsbseq r8, r9, r4, asr #10 │ │ │ │ + rsbseq r4, r9, r4, lsr #23 │ │ │ │ + rsbseq r8, r9, r8, lsr #10 │ │ │ │ + rsbseq r4, r9, r8, lsl #23 │ │ │ │ + rsbseq r8, r9, ip, lsl #10 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ blhi 188e14 │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00c0f8cc │ │ │ │ @ instruction: 0xf8d1b083 │ │ │ │ stmdavs fp, {r4, sp, pc} │ │ │ │ @@ -60658,20 +60658,20 @@ │ │ │ │ stmdami sl, {r4, r5, r6, r7, r8, r9, sl, fp, pc} │ │ │ │ cmppne lr, r0, asr #12 @ p-variant is OBSOLETE │ │ │ │ andcc r4, ip, r8, ror r4 │ │ │ │ @ instruction: 0xfffcf7c9 │ │ │ │ ldrbmi r4, [r9], -r7, lsl #16 │ │ │ │ @ instruction: 0xf7ca4478 │ │ │ │ @ instruction: 0xe7eef8b7 │ │ │ │ - rsbseq r4, r9, sl, asr r9 │ │ │ │ - rsbseq r4, r9, lr, asr r9 │ │ │ │ - rsbseq r6, r9, r4, lsr #32 │ │ │ │ - rsbseq pc, ip, r2, asr #15 │ │ │ │ - ldrsbteq r4, [r9], #-116 @ 0xffffff8c │ │ │ │ - rsbseq r8, r9, r8, asr r1 │ │ │ │ + rsbseq r4, r9, r2, ror #18 │ │ │ │ + rsbseq r4, r9, r6, ror #18 │ │ │ │ + rsbseq r6, r9, ip, lsr #32 │ │ │ │ + rsbseq pc, ip, sl, asr #15 │ │ │ │ + ldrsbteq r4, [r9], #-124 @ 0xffffff84 │ │ │ │ + rsbseq r8, r9, r0, ror #2 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ bl feba4ec8 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r6, r0, ror #31 │ │ │ │ ldrmi r4, [r6], ip, lsl #13 │ │ │ │ @ instruction: 0xf8539909 │ │ │ │ blls 2d5d60 >::_M_default_append(unsigned int)@@Base+0x5319c> │ │ │ │ @@ -60702,18 +60702,18 @@ │ │ │ │ ldrbtmi r4, [r8], #-2056 @ 0xfffff7f8 │ │ │ │ @ instruction: 0xf7c9300c │ │ │ │ stmdami r7, {r0, r1, r2, r5, r7, r8, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ ldrbtmi r9, [r8], #-2309 @ 0xfffff6fb │ │ │ │ @ instruction: 0xf862f7ca │ │ │ │ ldrmi r9, [r8], -r5, lsl #22 │ │ │ │ ldclt 0, cr11, [r0, #-24] @ 0xffffffe8 │ │ │ │ - rsbseq r4, r9, ip, asr #14 │ │ │ │ - ldrsbteq r8, [r9], #-0 │ │ │ │ - rsbseq r4, r9, sl, lsr #14 │ │ │ │ - rsbseq r8, r9, lr, lsr #1 │ │ │ │ + rsbseq r4, r9, r4, asr r7 │ │ │ │ + ldrsbteq r8, [r9], #-8 │ │ │ │ + rsbseq r4, r9, r2, lsr r7 │ │ │ │ + ldrhteq r8, [r9], #-6 │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl feba4f70 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0x46150fd0 │ │ │ │ strmi fp, [r7], -r7, lsl #1 │ │ │ │ vrsubhn.i64 d4, q3, q4 │ │ │ │ strmi pc, [r6], -r3, asr #21 │ │ │ │ @@ -60753,18 +60753,18 @@ │ │ │ │ ldrbtmi r4, [r8], #-2056 @ 0xfffff7f8 │ │ │ │ @ instruction: 0xf7c9300c │ │ │ │ stmdami r7, {r0, r6, r8, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ ldrbtmi r9, [r8], #-2309 @ 0xfffff6fb │ │ │ │ @ instruction: 0xfffcf7c9 │ │ │ │ ldrmi r9, [r8], -r5, lsl #22 │ │ │ │ ldcllt 0, cr11, [r0, #28]! │ │ │ │ - rsbseq r4, r9, r2, lsr #13 │ │ │ │ - rsbseq r8, r9, r6, lsr #32 │ │ │ │ - rsbseq r4, r9, lr, asr r6 │ │ │ │ - rsbseq r7, r9, r2, ror #31 │ │ │ │ + rsbseq r4, r9, sl, lsr #13 │ │ │ │ + rsbseq r8, r9, lr, lsr #32 │ │ │ │ + rsbseq r4, r9, r6, ror #12 │ │ │ │ + rsbseq r7, r9, sl, ror #31 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ bl feba503c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r6, r0, ror #31 │ │ │ │ ldrmi r4, [r6], ip, lsl #13 │ │ │ │ @ instruction: 0xf8539909 │ │ │ │ blls 2d5ed4 >::_M_default_append(unsigned int)@@Base+0x53310> │ │ │ │ @@ -60794,18 +60794,18 @@ │ │ │ │ ldrbtmi r4, [r8], #-2056 @ 0xfffff7f8 │ │ │ │ @ instruction: 0xf7c9300c │ │ │ │ stmdami r7, {r0, r1, r2, r3, r5, r6, r7, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ ldrbtmi r9, [r8], #-2309 @ 0xfffff6fb │ │ │ │ @ instruction: 0xffaaf7c9 │ │ │ │ ldrmi r9, [r8], -r5, lsl #22 │ │ │ │ ldclt 0, cr11, [r0, #-24] @ 0xffffffe8 │ │ │ │ - ldrsbteq r4, [r9], #-90 @ 0xffffffa6 │ │ │ │ - rsbseq r7, r9, lr, asr pc │ │ │ │ - ldrhteq r4, [r9], #-90 @ 0xffffffa6 │ │ │ │ - rsbseq r7, r9, lr, lsr pc │ │ │ │ + rsbseq r4, r9, r2, ror #11 │ │ │ │ + rsbseq r7, r9, r6, ror #30 │ │ │ │ + rsbseq r4, r9, r2, asr #11 │ │ │ │ + rsbseq r7, r9, r6, asr #30 │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl feba50e0 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8910fd0 │ │ │ │ addlt r4, r7, lr, asr r0 │ │ │ │ strle r0, [ip], #-1636 @ 0xfffff99c │ │ │ │ @ instruction: 0xf44f6dcd │ │ │ │ @@ -60843,15 +60843,15 @@ │ │ │ │ @ instruction: 0xf8509105 │ │ │ │ stmib sp, {r2, r3, r4, r8, r9, fp, sp}^ │ │ │ │ ldrtmi r5, [r0], -r1 │ │ │ │ @ instruction: 0xf7ff9700 │ │ │ │ @ instruction: 0x4603ff59 │ │ │ │ cmnle r2, r1, lsl #16 │ │ │ │ stmdbls r5, {r0, r1, r5, r7, r8, fp, sp, lr} │ │ │ │ - bvs 885fe8 │ │ │ │ + bvs 885fe8 │ │ │ │ movwcs lr, #2516 @ 0x9d4 │ │ │ │ andgt lr, r1, sp, asr #19 │ │ │ │ ldrtmi r9, [r0], -r0, lsl #14 │ │ │ │ @ instruction: 0xf7ff9105 │ │ │ │ stmdacs r1, {r0, r1, r2, r3, r7, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ svclt 0x00049905 │ │ │ │ mvnscc pc, #79 @ 0x4f │ │ │ │ @@ -60914,22 +60914,22 @@ │ │ │ │ mvncs pc, r0, asr #4 │ │ │ │ ldrbtmi r4, [r8], #-2059 @ 0xfffff7f5 │ │ │ │ @ instruction: 0xf7c9300c │ │ │ │ stmdami sl, {r0, r2, r3, r4, r5, r6, r7, r8, sl, fp, ip, sp, lr, pc} │ │ │ │ ldrbtmi r9, [r8], #-2309 @ 0xfffff6fb │ │ │ │ cdp2 7, 11, cr15, cr8, cr9, {6} │ │ │ │ str r9, [sp, -r5, lsl #22]! │ │ │ │ - rsbseq r4, r9, r2, lsl #9 │ │ │ │ - rsbseq r7, r9, r6, lsl #28 │ │ │ │ - rsbseq r4, r9, r2, lsl r4 │ │ │ │ - @ instruction: 0x00797d96 │ │ │ │ - ldrshteq r4, [r9], #-52 @ 0xffffffcc │ │ │ │ - rsbseq r7, r9, r8, ror sp │ │ │ │ - ldrsbteq r4, [r9], #-54 @ 0xffffffca │ │ │ │ - rsbseq r7, r9, sl, asr sp │ │ │ │ + rsbseq r4, r9, sl, lsl #9 │ │ │ │ + rsbseq r7, r9, lr, lsl #28 │ │ │ │ + rsbseq r4, r9, sl, lsl r4 │ │ │ │ + @ instruction: 0x00797d9e │ │ │ │ + ldrshteq r4, [r9], #-60 @ 0xffffffc4 │ │ │ │ + rsbseq r7, r9, r0, lsl #27 │ │ │ │ + ldrsbteq r4, [r9], #-62 @ 0xffffffc2 │ │ │ │ + rsbseq r7, r9, r2, ror #26 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x0090f8cc │ │ │ │ pkhbtmi fp, r8, r3, lsl #1 │ │ │ │ ldrbne pc, [ip, #2271] @ 0x8df @ │ │ │ │ @ instruction: 0x4606461c │ │ │ │ @@ -61306,50 +61306,50 @@ │ │ │ │ svclt 0x0000e842 │ │ │ │ andhi pc, r0, pc, lsr #7 │ │ │ │ ldmibls r9, {r1, r3, r4, r7, r8, fp, ip, pc} │ │ │ │ svccc 0x00c99999 │ │ │ │ addeq r0, r5, sl, lsr #18 │ │ │ │ @ instruction: 0x000011b8 │ │ │ │ addeq r0, r5, lr, lsl #16 │ │ │ │ - @ instruction: 0x0079419a │ │ │ │ - rsbseq r7, r9, lr, lsl fp │ │ │ │ - rsbseq r4, r9, r2, lsl #3 │ │ │ │ - rsbseq r7, r9, r6, lsl #22 │ │ │ │ - rsbseq r4, r9, r4, lsl #2 │ │ │ │ - rsbseq r7, r9, r8, lsl #21 │ │ │ │ - rsbseq r4, r9, r8, lsr #1 │ │ │ │ - rsbseq r7, r9, ip, lsr #20 │ │ │ │ - rsbseq r4, r9, ip, ror r0 │ │ │ │ - rsbseq r7, r9, r0, lsl #20 │ │ │ │ - rsbseq r4, r9, r2, asr r0 │ │ │ │ - ldrsbteq r7, [r9], #-150 @ 0xffffff6a │ │ │ │ - rsbseq r3, r9, r6, lsr #31 │ │ │ │ - rsbseq r7, r9, sl, lsr #18 │ │ │ │ - rsbseq r3, r9, r8, ror #30 │ │ │ │ - rsbseq r7, r9, ip, ror #17 │ │ │ │ - rsbseq r3, r9, r0, lsr #30 │ │ │ │ - rsbseq r7, r9, r4, lsr #17 │ │ │ │ - rsbseq r3, r9, ip, ror #29 │ │ │ │ - rsbseq r7, r9, r0, ror r8 │ │ │ │ - ldrhteq r3, [r9], #-236 @ 0xffffff14 │ │ │ │ - rsbseq r7, r9, r0, asr #16 │ │ │ │ - rsbseq r3, r9, r2, lsr #29 │ │ │ │ - rsbseq r7, r9, r6, lsr #16 │ │ │ │ - rsbseq r3, r9, r0, lsl #29 │ │ │ │ - rsbseq r7, r9, r4, lsl #16 │ │ │ │ - rsbseq r3, r9, r6, ror #28 │ │ │ │ - rsbseq r7, r9, sl, ror #15 │ │ │ │ - rsbseq r3, r9, ip, asr #28 │ │ │ │ - ldrsbteq r7, [r9], #-112 @ 0xffffff90 │ │ │ │ - rsbseq r3, r9, r8, lsr #28 │ │ │ │ - rsbseq r7, r9, ip, lsr #15 │ │ │ │ - ldrshteq r3, [r9], #-222 @ 0xffffff22 │ │ │ │ - rsbseq r7, r9, r2, lsl #15 │ │ │ │ - rsbseq r3, r9, r4, ror #27 │ │ │ │ - rsbseq r7, r9, r8, ror #14 │ │ │ │ + rsbseq r4, r9, r2, lsr #3 │ │ │ │ + rsbseq r7, r9, r6, lsr #22 │ │ │ │ + rsbseq r4, r9, sl, lsl #3 │ │ │ │ + rsbseq r7, r9, lr, lsl #22 │ │ │ │ + rsbseq r4, r9, ip, lsl #2 │ │ │ │ + @ instruction: 0x00797a90 │ │ │ │ + ldrhteq r4, [r9], #-0 │ │ │ │ + rsbseq r7, r9, r4, lsr sl │ │ │ │ + rsbseq r4, r9, r4, lsl #1 │ │ │ │ + rsbseq r7, r9, r8, lsl #20 │ │ │ │ + rsbseq r4, r9, sl, asr r0 │ │ │ │ + ldrsbteq r7, [r9], #-158 @ 0xffffff62 │ │ │ │ + rsbseq r3, r9, lr, lsr #31 │ │ │ │ + rsbseq r7, r9, r2, lsr r9 │ │ │ │ + rsbseq r3, r9, r0, ror pc │ │ │ │ + ldrshteq r7, [r9], #-132 @ 0xffffff7c │ │ │ │ + rsbseq r3, r9, r8, lsr #30 │ │ │ │ + rsbseq r7, r9, ip, lsr #17 │ │ │ │ + ldrshteq r3, [r9], #-228 @ 0xffffff1c │ │ │ │ + rsbseq r7, r9, r8, ror r8 │ │ │ │ + rsbseq r3, r9, r4, asr #29 │ │ │ │ + rsbseq r7, r9, r8, asr #16 │ │ │ │ + rsbseq r3, r9, sl, lsr #29 │ │ │ │ + rsbseq r7, r9, lr, lsr #16 │ │ │ │ + rsbseq r3, r9, r8, lsl #29 │ │ │ │ + rsbseq r7, r9, ip, lsl #16 │ │ │ │ + rsbseq r3, r9, lr, ror #28 │ │ │ │ + ldrshteq r7, [r9], #-114 @ 0xffffff8e │ │ │ │ + rsbseq r3, r9, r4, asr lr │ │ │ │ + ldrsbteq r7, [r9], #-120 @ 0xffffff88 │ │ │ │ + rsbseq r3, r9, r0, lsr lr │ │ │ │ + ldrhteq r7, [r9], #-116 @ 0xffffff8c │ │ │ │ + rsbseq r3, r9, r6, lsl #28 │ │ │ │ + rsbseq r7, r9, sl, lsl #15 │ │ │ │ + rsbseq r3, r9, ip, ror #27 │ │ │ │ + rsbseq r7, r9, r0, ror r7 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00a0f8cc │ │ │ │ ldrmi fp, [r6], -pc, lsl #1 │ │ │ │ blls 721030 │ │ │ │ movwls r4, #29818 @ 0x747a │ │ │ │ @@ -61398,16 +61398,16 @@ │ │ │ │ andvs r2, sl, r1, lsl #6 │ │ │ │ andcs lr, sl, #61603840 @ 0x3ac0000 │ │ │ │ mvnsle r2, r0, lsl #22 │ │ │ │ ldrb r2, [r6, r3, lsl #4]! │ │ │ │ svc 0x0080f7c2 │ │ │ │ addeq r0, r5, r0, lsr #5 │ │ │ │ @ instruction: 0x000011b8 │ │ │ │ - rsbseq r3, r9, r2, lsl #25 │ │ │ │ - rsbseq r7, r9, r6, lsl #12 │ │ │ │ + rsbseq r3, r9, sl, lsl #25 │ │ │ │ + rsbseq r7, r9, lr, lsl #12 │ │ │ │ addeq r0, r5, r2, lsl r2 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ blhi 109d04 │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x0098f8cc │ │ │ │ @ instruction: 0x460d4cf0 │ │ │ │ @@ -61650,20 +61650,20 @@ │ │ │ │ blx 48a7d4 │ │ │ │ cdp 15, 11, cr11, cr0, cr8, {5} │ │ │ │ str r6, [sp, r7, asr #22] │ │ │ │ stc 7, cr15, [sl, #776] @ 0x308 │ │ │ │ @ instruction: 0x008501b0 │ │ │ │ @ instruction: 0x000011b8 │ │ │ │ addeq pc, r4, r8, ror #30 │ │ │ │ - @ instruction: 0x0079399a │ │ │ │ - rsbseq r7, r9, lr, lsl r3 │ │ │ │ - rsbseq r3, r9, ip, ror r9 │ │ │ │ - rsbseq r7, r9, r0, lsl #6 │ │ │ │ - ldrshteq r3, [r9], #-134 @ 0xffffff7a │ │ │ │ - rsbseq r7, r9, r2, lsl #5 │ │ │ │ + rsbseq r3, r9, r2, lsr #19 │ │ │ │ + rsbseq r7, r9, r6, lsr #6 │ │ │ │ + rsbseq r3, r9, r4, lsl #19 │ │ │ │ + rsbseq r7, r9, r8, lsl #6 │ │ │ │ + ldrshteq r3, [r9], #-142 @ 0xffffff72 │ │ │ │ + rsbseq r7, r9, sl, lsl #5 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x0098f8cc │ │ │ │ mrrcmi 0, 9, fp, r5, cr1 │ │ │ │ movwcs r4, #17951 @ 0x461f │ │ │ │ andls r4, r4, ip, ror r4 │ │ │ │ @@ -61749,18 +61749,18 @@ │ │ │ │ ldrbtmi r9, [r8], #-2308 @ 0xfffff6fc │ │ │ │ @ instruction: 0xf83af7c9 │ │ │ │ ldr r9, [fp, r4, lsl #22]! │ │ │ │ stcl 7, cr15, [r4], {194} @ 0xc2 │ │ │ │ @ instruction: 0x0084fdb8 │ │ │ │ @ instruction: 0x000011b8 │ │ │ │ strdeq pc, [r4], r0 │ │ │ │ - rsbseq r3, r9, r8, lsr #14 │ │ │ │ - rsbseq r7, r9, ip, lsr #1 │ │ │ │ - ldrsbteq r3, [r9], #-106 @ 0xffffff96 │ │ │ │ - rsbseq r7, r9, lr, asr r0 │ │ │ │ + rsbseq r3, r9, r0, lsr r7 │ │ │ │ + ldrhteq r7, [r9], #-4 │ │ │ │ + rsbseq r3, r9, r2, ror #13 │ │ │ │ + rsbseq r7, r9, r6, rrx │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ bl feba5fcc │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r5, r8, ror #31 │ │ │ │ ldrmi r4, [r1], -ip, lsl #13 │ │ │ │ blls 2a0644 >::_M_default_append(unsigned int)@@Base+0x1da80> │ │ │ │ @ instruction: 0xf8cd9301 │ │ │ │ @@ -61774,16 +61774,16 @@ │ │ │ │ andcc r4, ip, r8, ror r4 │ │ │ │ @ instruction: 0xff48f7c8 │ │ │ │ stmdbls r3, {r0, r2, fp, lr} │ │ │ │ @ instruction: 0xf7c94478 │ │ │ │ blls 14ce1c │ │ │ │ andlt r4, r5, r8, lsl r6 │ │ │ │ svclt 0x0000bd00 │ │ │ │ - rsbseq r3, r9, ip, ror #12 │ │ │ │ - ldrshteq r6, [r9], #-240 @ 0xffffff10 │ │ │ │ + rsbseq r3, r9, r4, ror r6 │ │ │ │ + ldrshteq r6, [r9], #-248 @ 0xffffff08 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ bl feba6028 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r4, r8, ror #31 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ strls r9, [r1], #-3080 @ 0xfffff3f8 │ │ │ │ andgt pc, r0, sp, asr #17 │ │ │ │ @@ -61796,16 +61796,16 @@ │ │ │ │ andcc r4, ip, r8, ror r4 │ │ │ │ @ instruction: 0xff1cf7c8 │ │ │ │ stmdbls r3, {r0, r2, fp, lr} │ │ │ │ @ instruction: 0xf7c84478 │ │ │ │ blls 14edc4 │ │ │ │ andlt r4, r4, r8, lsl r6 │ │ │ │ svclt 0x0000bd10 │ │ │ │ - rsbseq r3, r9, r4, lsl r6 │ │ │ │ - @ instruction: 0x00796f98 │ │ │ │ + rsbseq r3, r9, ip, lsl r6 │ │ │ │ + rsbseq r6, r9, r0, lsr #31 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00a0f8cc │ │ │ │ mcrrmi 0, 8, fp, pc, cr15 │ │ │ │ movwcs r4, #17950 @ 0x461e │ │ │ │ andls r4, r5, ip, ror r4 │ │ │ │ @@ -61885,18 +61885,18 @@ │ │ │ │ stmdami r9, {r0, r2, r3, r5, r6, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ ldrbtmi r9, [r8], #-2309 @ 0xfffff6fb │ │ │ │ @ instruction: 0xff28f7c8 │ │ │ │ ldr r9, [r9, r5, lsl #22]! │ │ │ │ addeq pc, r4, r0, lsl #23 │ │ │ │ @ instruction: 0x000011b8 │ │ │ │ ldrdeq pc, [r4], r0 │ │ │ │ - rsbseq r3, r9, r8, lsl #10 │ │ │ │ - rsbseq r6, r9, ip, lsl #29 │ │ │ │ - ldrhteq r3, [r9], #-70 @ 0xffffffba │ │ │ │ - rsbseq r6, r9, sl, lsr lr │ │ │ │ + rsbseq r3, r9, r0, lsl r5 │ │ │ │ + @ instruction: 0x00796e94 │ │ │ │ + ldrhteq r3, [r9], #-78 @ 0xffffffb2 │ │ │ │ + rsbseq r6, r9, r2, asr #28 │ │ │ │ mvnsmi lr, #737280 @ 0xb4000 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d8f8cc │ │ │ │ ldrmi r6, [lr], -ip, lsl #18 │ │ │ │ @ instruction: 0x460f4691 │ │ │ │ strmi fp, [r0], r3, lsl #1 │ │ │ │ @@ -61990,41 +61990,41 @@ │ │ │ │ vtst.8 d20, d0, d0 │ │ │ │ ldrbtmi r3, [r8], #-303 @ 0xfffffed1 │ │ │ │ @ instruction: 0xf7c8300c │ │ │ │ stmdami lr, {r0, r2, r4, r7, r8, sl, fp, ip, sp, lr, pc} │ │ │ │ ldrbtmi r4, [r8], #-1577 @ 0xfffff9d7 │ │ │ │ cdp2 7, 5, cr15, cr0, cr8, {6} │ │ │ │ svclt 0x0000e788 │ │ │ │ - rsbseq r3, r9, r2, asr #7 │ │ │ │ - rsbseq r6, r9, r6, asr #26 │ │ │ │ - rsbseq r3, r9, r8, lsr #7 │ │ │ │ - rsbseq r6, r9, ip, lsr #26 │ │ │ │ - rsbseq r3, r9, sl, lsl #7 │ │ │ │ - rsbseq r6, r9, lr, lsl #26 │ │ │ │ - rsbseq r3, r9, r2, ror r3 │ │ │ │ - ldrshteq r6, [r9], #-198 @ 0xffffff3a │ │ │ │ - rsbseq r3, r9, sl, lsr r3 │ │ │ │ - ldrhteq r6, [r9], #-206 @ 0xffffff32 │ │ │ │ - rsbseq r3, r9, r6, lsl #6 │ │ │ │ - rsbseq r6, r9, sl, lsl #25 │ │ │ │ + rsbseq r3, r9, sl, asr #7 │ │ │ │ + rsbseq r6, r9, lr, asr #26 │ │ │ │ + ldrhteq r3, [r9], #-48 @ 0xffffffd0 │ │ │ │ + rsbseq r6, r9, r4, lsr sp │ │ │ │ + @ instruction: 0x00793392 │ │ │ │ + rsbseq r6, r9, r6, lsl sp │ │ │ │ + rsbseq r3, r9, sl, ror r3 │ │ │ │ + ldrshteq r6, [r9], #-206 @ 0xffffff32 │ │ │ │ + rsbseq r3, r9, r2, asr #6 │ │ │ │ + rsbseq r6, r9, r6, asr #25 │ │ │ │ + rsbseq r3, r9, lr, lsl #6 │ │ │ │ + @ instruction: 0x00796c92 │ │ │ │ svcmi 0x00f8e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ blhi 10a668 │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d0f8cc │ │ │ │ strcs r6, [r0], #-2318 @ 0xfffff6f2 │ │ │ │ ldmdbvs r5!, {r2, r3, r4, sp, lr} │ │ │ │ vhsub.u8 d20, d16, d21 │ │ │ │ @ instruction: 0x46918139 │ │ │ │ ldrmi r4, [fp], r7, lsl #12 │ │ │ │ cdp 6, 11, cr4, cr7, cr8, {4} │ │ │ │ subs r8, r4, r0, lsl #22 │ │ │ │ svceq 0x0014f1bc │ │ │ │ mrshi pc, (UNDEF: 4) @ │ │ │ │ - bleq 88a838 │ │ │ │ + bleq 88a838 │ │ │ │ blvs ff08aca8 │ │ │ │ b 14294b8 │ │ │ │ ldrbmi r0, [r3], #-2756 @ 0xfffff53c │ │ │ │ blvs ff28acc4 │ │ │ │ blpl 8a844 │ │ │ │ blx 48adc0 │ │ │ │ bleq 11caac0 │ │ │ │ @@ -62087,15 +62087,15 @@ │ │ │ │ blvs 10a730 │ │ │ │ blmi ff20adb8 │ │ │ │ blx 48aeb0 │ │ │ │ adchi pc, r3, r0, asr #6 │ │ │ │ @ instruction: 0x3181f895 │ │ │ │ tstpeq ip, #3 @ p-variant is OBSOLETE │ │ │ │ rsbsle r2, sl, r4, lsl fp │ │ │ │ - bleq 88a954 │ │ │ │ + bleq 88a954 │ │ │ │ blmi ff08adc4 │ │ │ │ bleq 11cabc8 │ │ │ │ blmi ff28addc │ │ │ │ blx 48aed4 │ │ │ │ @ instruction: 0xeeb4d95d │ │ │ │ vsqrt.f64 d20, d7 │ │ │ │ svclt 0x00a8fa10 │ │ │ │ @@ -62170,18 +62170,18 @@ │ │ │ │ blvc ff1caef0 │ │ │ │ blvs 120aef8 │ │ │ │ movwcs lr, #5895 @ 0x1707 │ │ │ │ andcc pc, r0, fp, asr #17 │ │ │ │ ldc 5, cr2, [sp], #4 │ │ │ │ strtmi r8, [r8], -r2, lsl #22 │ │ │ │ svchi 0x00f8e8bd │ │ │ │ - rsbseq r3, r9, r2, lsr #2 │ │ │ │ - rsbseq r6, r9, r6, lsr #21 │ │ │ │ - rsbseq r3, r9, lr, lsr #1 │ │ │ │ - rsbseq r6, r9, r2, lsr sl │ │ │ │ + rsbseq r3, r9, sl, lsr #2 │ │ │ │ + rsbseq r6, r9, lr, lsr #21 │ │ │ │ + ldrhteq r3, [r9], #-6 │ │ │ │ + rsbseq r6, r9, sl, lsr sl │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x0088f8cc │ │ │ │ ldrmi pc, [r8, #2271]! @ 0x8df │ │ │ │ @ instruction: 0xf8df468b │ │ │ │ @ instruction: 0xb09515b8 │ │ │ │ @@ -62547,42 +62547,42 @@ │ │ │ │ @ instruction: 0xf04f4821 │ │ │ │ ldrbtmi r3, [r8], #-511 @ 0xfffffe01 │ │ │ │ @ instruction: 0xf9fcf7c8 │ │ │ │ @ instruction: 0xf7c1e7e2 │ │ │ │ svclt 0x0000ee88 │ │ │ │ umulleq pc, r4, ip, r5 @ │ │ │ │ @ instruction: 0x000011b8 │ │ │ │ - rsbseq r2, r9, ip, lsr lr │ │ │ │ - rsbseq r6, r9, r0, asr #15 │ │ │ │ + rsbseq r2, r9, r4, asr #28 │ │ │ │ + rsbseq r6, r9, r8, asr #15 │ │ │ │ addeq pc, r4, lr, asr #7 │ │ │ │ - rsbseq r2, r9, r2, asr #26 │ │ │ │ - rsbseq r6, r9, r6, asr #13 │ │ │ │ - rsbseq r2, r9, sl, lsr #26 │ │ │ │ - rsbseq r6, r9, lr, lsr #13 │ │ │ │ - rsbseq r2, r9, sl, ror #24 │ │ │ │ - rsbseq r6, r9, lr, ror #11 │ │ │ │ - rsbseq r2, r9, r2, lsr #24 │ │ │ │ - rsbseq r2, r9, lr, asr #22 │ │ │ │ - ldrsbteq r6, [r9], #-66 @ 0xffffffbe │ │ │ │ - rsbseq r2, r9, r6, lsr fp │ │ │ │ - ldrhteq r6, [r9], #-74 @ 0xffffffb6 │ │ │ │ - rsbseq r2, r9, sl, lsl fp │ │ │ │ - @ instruction: 0x0079649e │ │ │ │ - ldrshteq r2, [r9], #-174 @ 0xffffff52 │ │ │ │ - rsbseq r6, r9, r2, lsl #9 │ │ │ │ - rsbseq r2, r9, r4, ror #21 │ │ │ │ - rsbseq r6, r9, r8, ror #8 │ │ │ │ - ldrhteq r2, [r9], #-160 @ 0xffffff60 │ │ │ │ - rsbseq r6, r9, r4, lsr r4 │ │ │ │ - @ instruction: 0x00792a98 │ │ │ │ - rsbseq r6, r9, sl, lsl r4 │ │ │ │ - rsbseq r2, r9, sl, ror sl │ │ │ │ - ldrshteq r6, [r9], #-60 @ 0xffffffc4 │ │ │ │ - rsbseq r2, r9, r0, ror #20 │ │ │ │ - rsbseq r6, r9, r2, ror #7 │ │ │ │ + rsbseq r2, r9, sl, asr #26 │ │ │ │ + rsbseq r6, r9, lr, asr #13 │ │ │ │ + rsbseq r2, r9, r2, lsr sp │ │ │ │ + ldrhteq r6, [r9], #-102 @ 0xffffff9a │ │ │ │ + rsbseq r2, r9, r2, ror ip │ │ │ │ + ldrshteq r6, [r9], #-86 @ 0xffffffaa │ │ │ │ + rsbseq r2, r9, sl, lsr #24 │ │ │ │ + rsbseq r2, r9, r6, asr fp │ │ │ │ + ldrsbteq r6, [r9], #-74 @ 0xffffffb6 │ │ │ │ + rsbseq r2, r9, lr, lsr fp │ │ │ │ + rsbseq r6, r9, r2, asr #9 │ │ │ │ + rsbseq r2, r9, r2, lsr #22 │ │ │ │ + rsbseq r6, r9, r6, lsr #9 │ │ │ │ + rsbseq r2, r9, r6, lsl #22 │ │ │ │ + rsbseq r6, r9, sl, lsl #9 │ │ │ │ + rsbseq r2, r9, ip, ror #21 │ │ │ │ + rsbseq r6, r9, r0, ror r4 │ │ │ │ + ldrhteq r2, [r9], #-168 @ 0xffffff58 │ │ │ │ + rsbseq r6, r9, ip, lsr r4 │ │ │ │ + rsbseq r2, r9, r0, lsr #21 │ │ │ │ + rsbseq r6, r9, r2, lsr #8 │ │ │ │ + rsbseq r2, r9, r2, lsl #21 │ │ │ │ + rsbseq r6, r9, r4, lsl #8 │ │ │ │ + rsbseq r2, r9, r8, ror #20 │ │ │ │ + rsbseq r6, r9, sl, ror #7 │ │ │ │ ldrbmi lr, [r0, sp, lsr #18]! │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d0f8cc │ │ │ │ bmi 1021308 │ │ │ │ blmi 1021330 │ │ │ │ addlt r4, r4, sl, ror r4 │ │ │ │ @@ -62646,20 +62646,20 @@ │ │ │ │ ldrbtmi r9, [r8], #-2305 @ 0xfffff6ff │ │ │ │ @ instruction: 0xf938f7c8 │ │ │ │ ldr r9, [lr, r1, lsl #22]! │ │ │ │ stcl 7, cr15, [r2, #772] @ 0x304 │ │ │ │ addeq lr, r4, ip, asr pc │ │ │ │ @ instruction: 0x000011b8 │ │ │ │ addeq lr, r4, r6, ror #29 │ │ │ │ - rsbseq r2, r9, r2, lsl r9 │ │ │ │ - @ instruction: 0x00796296 │ │ │ │ - ldrshteq r2, [r9], #-132 @ 0xffffff7c │ │ │ │ - rsbseq r6, r9, r8, ror r2 │ │ │ │ - ldrsbteq r2, [r9], #-134 @ 0xffffff7a │ │ │ │ - rsbseq r6, r9, sl, asr r2 │ │ │ │ + rsbseq r2, r9, sl, lsl r9 │ │ │ │ + @ instruction: 0x0079629e │ │ │ │ + ldrshteq r2, [r9], #-140 @ 0xffffff74 │ │ │ │ + rsbseq r6, r9, r0, lsl #5 │ │ │ │ + ldrsbteq r2, [r9], #-142 @ 0xffffff72 │ │ │ │ + rsbseq r6, r9, r2, ror #4 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x0050f8cc │ │ │ │ @ instruction: 0x4770f8df │ │ │ │ @ instruction: 0xf8df4605 │ │ │ │ adclt r0, r3, r0, ror r7 │ │ │ │ @@ -62918,15 +62918,15 @@ │ │ │ │ ldrdcc pc, [r0], -r9 │ │ │ │ addeq lr, r8, pc, asr #20 │ │ │ │ eorne pc, r8, r3, asr r8 @ │ │ │ │ @ instruction: 0x3180f891 │ │ │ │ ldmdble r1, {r0, r1, r2, r3, r4, r5, r8, r9, fp, sp} │ │ │ │ biceq pc, r0, #3 │ │ │ │ andsle r2, r5, r0, asr #23 │ │ │ │ - blvc 88b640 │ │ │ │ + blvc 88b640 │ │ │ │ blvc ff08bad4 │ │ │ │ blx 48bbc8 │ │ │ │ vldr d13, [r1, #72] @ 0x48 │ │ │ │ @ instruction: 0xeeb47b22 │ │ │ │ vsqrt.f64 d23, d6 │ │ │ │ stmdale fp, {r4, r9, fp, ip, sp, lr, pc} │ │ │ │ ldrdcc pc, [r4], -r9 │ │ │ │ @@ -63135,53 +63135,53 @@ │ │ │ │ stmdami ip!, {r0, r3, r5, r7, sl, fp, ip, sp, lr, pc} │ │ │ │ mvnscc pc, pc, asr #32 │ │ │ │ @ instruction: 0xf7c74478 │ │ │ │ @ instruction: 0xf04ffd63 │ │ │ │ strb r3, [r1, #767] @ 0x2ff │ │ │ │ addeq lr, r4, r4, lsr #28 │ │ │ │ @ instruction: 0x000011b8 │ │ │ │ - ldrsbteq r2, [r9], #-116 @ 0xffffff8c │ │ │ │ - rsbseq r6, r9, r6, asr r1 │ │ │ │ + ldrsbteq r2, [r9], #-124 @ 0xffffff84 │ │ │ │ + rsbseq r6, r9, lr, asr r1 │ │ │ │ addeq lr, r4, r0, ror #26 │ │ │ │ - rsbseq r2, r9, r6, lsl #14 │ │ │ │ - rsbseq r6, r9, r8, lsl #1 │ │ │ │ - ldrsbteq r2, [r9], #-104 @ 0xffffff98 │ │ │ │ - rsbseq r2, r9, r6, lsr #11 │ │ │ │ - rsbseq r5, r9, r8, lsr #30 │ │ │ │ - rsbseq r2, r9, r6, lsl #11 │ │ │ │ - rsbseq r5, r9, r8, lsl #30 │ │ │ │ - rsbseq r2, r9, lr, asr #8 │ │ │ │ - rsbseq r2, r9, r8, lsl #8 │ │ │ │ - rsbseq r5, r9, ip, lsl #27 │ │ │ │ - rsbseq r2, r9, lr, ror #7 │ │ │ │ - rsbseq r5, r9, r2, ror sp │ │ │ │ - rsbseq r2, r9, sl, lsr #7 │ │ │ │ - rsbseq r5, r9, lr, lsr #26 │ │ │ │ - rsbseq r2, r9, sl, ror #5 │ │ │ │ - rsbseq r5, r9, lr, ror #24 │ │ │ │ - rsbseq r2, r9, ip, asr #5 │ │ │ │ - rsbseq r5, r9, r0, asr ip │ │ │ │ - rsbseq r2, r9, lr, lsr #5 │ │ │ │ - rsbseq r5, r9, r2, lsr ip │ │ │ │ - @ instruction: 0x00792292 │ │ │ │ - rsbseq r5, r9, r6, lsl ip │ │ │ │ - ldrsbteq r2, [r9], #-20 @ 0xffffffec │ │ │ │ - rsbseq r5, r9, r8, asr fp │ │ │ │ - ldrhteq r2, [r9], #-24 @ 0xffffffe8 │ │ │ │ - rsbseq r5, r9, ip, lsr fp │ │ │ │ - @ instruction: 0x0079219c │ │ │ │ - rsbseq r5, r9, r0, lsr #22 │ │ │ │ - rsbseq r2, r9, r0, lsl #3 │ │ │ │ - rsbseq r5, r9, r4, lsl #22 │ │ │ │ - rsbseq r2, r9, r6, ror #2 │ │ │ │ - rsbseq r5, r9, sl, ror #21 │ │ │ │ - rsbseq r2, r9, ip, asr #2 │ │ │ │ - ldrsbteq r5, [r9], #-160 @ 0xffffff60 │ │ │ │ - rsbseq r2, r9, lr, lsr #2 │ │ │ │ - ldrhteq r5, [r9], #-160 @ 0xffffff60 │ │ │ │ + rsbseq r2, r9, lr, lsl #14 │ │ │ │ + @ instruction: 0x00796090 │ │ │ │ + rsbseq r2, r9, r0, ror #13 │ │ │ │ + rsbseq r2, r9, lr, lsr #11 │ │ │ │ + rsbseq r5, r9, r0, lsr pc │ │ │ │ + rsbseq r2, r9, lr, lsl #11 │ │ │ │ + rsbseq r5, r9, r0, lsl pc │ │ │ │ + rsbseq r2, r9, r6, asr r4 │ │ │ │ + rsbseq r2, r9, r0, lsl r4 │ │ │ │ + @ instruction: 0x00795d94 │ │ │ │ + ldrshteq r2, [r9], #-54 @ 0xffffffca │ │ │ │ + rsbseq r5, r9, sl, ror sp │ │ │ │ + ldrhteq r2, [r9], #-50 @ 0xffffffce │ │ │ │ + rsbseq r5, r9, r6, lsr sp │ │ │ │ + ldrshteq r2, [r9], #-34 @ 0xffffffde │ │ │ │ + rsbseq r5, r9, r6, ror ip │ │ │ │ + ldrsbteq r2, [r9], #-36 @ 0xffffffdc │ │ │ │ + rsbseq r5, r9, r8, asr ip │ │ │ │ + ldrhteq r2, [r9], #-38 @ 0xffffffda │ │ │ │ + rsbseq r5, r9, sl, lsr ip │ │ │ │ + @ instruction: 0x0079229a │ │ │ │ + rsbseq r5, r9, lr, lsl ip │ │ │ │ + ldrsbteq r2, [r9], #-28 @ 0xffffffe4 │ │ │ │ + rsbseq r5, r9, r0, ror #22 │ │ │ │ + rsbseq r2, r9, r0, asr #3 │ │ │ │ + rsbseq r5, r9, r4, asr #22 │ │ │ │ + rsbseq r2, r9, r4, lsr #3 │ │ │ │ + rsbseq r5, r9, r8, lsr #22 │ │ │ │ + rsbseq r2, r9, r8, lsl #3 │ │ │ │ + rsbseq r5, r9, ip, lsl #22 │ │ │ │ + rsbseq r2, r9, lr, ror #2 │ │ │ │ + ldrshteq r5, [r9], #-162 @ 0xffffff5e │ │ │ │ + rsbseq r2, r9, r4, asr r1 │ │ │ │ + ldrsbteq r5, [r9], #-168 @ 0xffffff58 │ │ │ │ + rsbseq r2, r9, r6, lsr r1 │ │ │ │ + ldrhteq r5, [r9], #-168 @ 0xffffff58 │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl feba7600 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0x46150fd0 │ │ │ │ strmi fp, [r7], -r7, lsl #1 │ │ │ │ vrsubhn.i64 d4, , q4 │ │ │ │ @ instruction: 0x4606ff7b │ │ │ │ @@ -63189,15 +63189,15 @@ │ │ │ │ @ instruction: 0xd1281c5a │ │ │ │ mrrcne 9, 10, r6, r3, cr2 @ │ │ │ │ movwcs fp, #7944 @ 0x1f08 │ │ │ │ ldrmi sp, [r8], -r2, lsl #2 │ │ │ │ ldcllt 0, cr11, [r0, #28]! │ │ │ │ strtmi r4, [r5], -r9, lsr #12 │ │ │ │ ldrtmi r6, [r8], -r3, ror #16 │ │ │ │ - blmi 88e58c │ │ │ │ + blmi 88e58c │ │ │ │ strcs lr, [r1, #-2509] @ 0xfffff633 │ │ │ │ ldmdavs r4!, {r1, r5, r9, sl, lr} │ │ │ │ @ instruction: 0xf7fd9400 │ │ │ │ @ instruction: 0x4603fcf7 │ │ │ │ rscle r2, ip, r1, lsl #16 │ │ │ │ @ instruction: 0xf6409005 │ │ │ │ stmdami ip!, {r0, r2, r4, r5, r7, r8, sp} │ │ │ │ @@ -63241,22 +63241,22 @@ │ │ │ │ andcc r4, ip, r8, ror r4 │ │ │ │ blx ff50e40e │ │ │ │ stmdbls r5, {r0, r1, r3, fp, lr} │ │ │ │ @ instruction: 0xf7c74478 │ │ │ │ blls 1cf730 │ │ │ │ andlt r4, r7, r8, lsl r6 │ │ │ │ svclt 0x0000bdf0 │ │ │ │ - rsbseq r2, r9, r4, lsl r0 │ │ │ │ - @ instruction: 0x00795998 │ │ │ │ - rsbseq r1, r9, r6, asr #31 │ │ │ │ - rsbseq r5, r9, sl, asr #18 │ │ │ │ - @ instruction: 0x00791f9c │ │ │ │ - rsbseq r5, r9, r0, lsr #18 │ │ │ │ - rsbseq r1, r9, r0, lsl #31 │ │ │ │ - rsbseq r5, r9, r4, lsl #18 │ │ │ │ + rsbseq r2, r9, ip, lsl r0 │ │ │ │ + rsbseq r5, r9, r0, lsr #19 │ │ │ │ + rsbseq r1, r9, lr, asr #31 │ │ │ │ + rsbseq r5, r9, r2, asr r9 │ │ │ │ + rsbseq r1, r9, r4, lsr #31 │ │ │ │ + rsbseq r5, r9, r8, lsr #18 │ │ │ │ + rsbseq r1, r9, r8, lsl #31 │ │ │ │ + rsbseq r5, r9, ip, lsl #18 │ │ │ │ mvnsmi lr, #737280 @ 0xb4000 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00a0f8cc │ │ │ │ bmi ffabc77c │ │ │ │ strcs r4, [r0], -r9, ror #19 │ │ │ │ svcmi 0x00e9447a │ │ │ │ @@ -63488,71 +63488,71 @@ │ │ │ │ ldrb pc, [fp], -r7, lsr #21 @ │ │ │ │ andhi pc, r0, pc, lsr #7 │ │ │ │ ... │ │ │ │ ldmibls r9, {r1, r3, r4, r7, r8, fp, ip, pc} │ │ │ │ svccc 0x00d99999 │ │ │ │ @ instruction: 0xffffc8cd │ │ │ │ addeq lr, r4, ip, asr #9 │ │ │ │ - ldrshteq r1, [r9], #-244 @ 0xffffff0c │ │ │ │ + ldrshteq r1, [r9], #-252 @ 0xffffff04 │ │ │ │ @ instruction: 0x000011b8 │ │ │ │ - ldrhteq r1, [r9], #-254 @ 0xffffff02 │ │ │ │ - ldrshteq r1, [r9], #-234 @ 0xffffff16 │ │ │ │ - rsbseq r5, r9, lr, ror r8 │ │ │ │ + rsbseq r1, r9, r6, asr #31 │ │ │ │ + rsbseq r1, r9, r2, lsl #30 │ │ │ │ + rsbseq r5, r9, r6, lsl #17 │ │ │ │ addeq lr, r4, ip, lsl #9 │ │ │ │ - rsbseq r1, r9, r0, ror #29 │ │ │ │ - rsbseq r1, r9, sl, lsl #31 │ │ │ │ - rsbseq r1, r9, r4, asr #31 │ │ │ │ - rsbseq r1, r9, ip, ror lr │ │ │ │ - rsbseq r5, r9, r0, lsl #16 │ │ │ │ + rsbseq r1, r9, r8, ror #29 │ │ │ │ + @ instruction: 0x00791f92 │ │ │ │ + rsbseq r1, r9, ip, asr #31 │ │ │ │ + rsbseq r1, r9, r4, lsl #29 │ │ │ │ + rsbseq r5, r9, r8, lsl #16 │ │ │ │ andeq r0, r0, r1, lsr ip │ │ │ │ - rsbseq r1, r9, r2, lsr #31 │ │ │ │ + rsbseq r1, r9, sl, lsr #31 │ │ │ │ @ instruction: 0xffffc769 │ │ │ │ - rsbseq r1, r9, sl, lsr #28 │ │ │ │ - rsbseq r5, r9, lr, lsr #15 │ │ │ │ - rsbseq r1, r9, r0, lsl lr │ │ │ │ - @ instruction: 0x00795794 │ │ │ │ + rsbseq r1, r9, r2, lsr lr │ │ │ │ + ldrhteq r5, [r9], #-118 @ 0xffffff8a │ │ │ │ + rsbseq r1, r9, r8, lsl lr │ │ │ │ + @ instruction: 0x0079579c │ │ │ │ @ instruction: 0xffffc63d │ │ │ │ @ instruction: 0xffffd4c9 │ │ │ │ @ instruction: 0xffffe7d3 │ │ │ │ @ instruction: 0xffffe76f │ │ │ │ - rsbseq r1, r9, lr, lsr pc │ │ │ │ + rsbseq r1, r9, r6, asr #30 │ │ │ │ @ instruction: 0xfffffd2d │ │ │ │ - rsbseq r1, r9, lr, lsl #27 │ │ │ │ - rsbseq r5, r9, r2, lsl r7 │ │ │ │ - rsbseq r1, r9, r4, ror sp │ │ │ │ - ldrshteq r5, [r9], #-104 @ 0xffffff98 │ │ │ │ - rsbseq r1, r9, sl, asr sp │ │ │ │ - ldrsbteq r5, [r9], #-108 @ 0xffffff94 │ │ │ │ + @ instruction: 0x00791d96 │ │ │ │ + rsbseq r5, r9, sl, lsl r7 │ │ │ │ + rsbseq r1, r9, ip, ror sp │ │ │ │ + rsbseq r5, r9, r0, lsl #14 │ │ │ │ + rsbseq r1, r9, r2, ror #26 │ │ │ │ + rsbseq r5, r9, r4, ror #13 │ │ │ │ muleq r0, r1, r0 │ │ │ │ muleq r0, pc, r4 @ │ │ │ │ - rsbseq r1, r9, r4, lsr #26 │ │ │ │ - rsbseq r5, r9, r8, lsr #13 │ │ │ │ + rsbseq r1, r9, ip, lsr #26 │ │ │ │ + ldrhteq r5, [r9], #-96 @ 0xffffffa0 │ │ │ │ @ instruction: 0xffffd607 │ │ │ │ - ldrshteq r1, [r9], #-200 @ 0xffffff38 │ │ │ │ - rsbseq r5, r9, ip, ror r6 │ │ │ │ - ldrsbteq r1, [r9], #-204 @ 0xffffff34 │ │ │ │ - rsbseq r5, r9, r6, ror #12 │ │ │ │ + rsbseq r1, r9, r0, lsl #26 │ │ │ │ + rsbseq r5, r9, r4, lsl #13 │ │ │ │ + rsbseq r1, r9, r4, ror #25 │ │ │ │ + rsbseq r5, r9, lr, ror #12 │ │ │ │ @ instruction: 0xffffc485 │ │ │ │ - @ instruction: 0x00791c96 │ │ │ │ - rsbseq r5, r9, sl, lsl r6 │ │ │ │ + @ instruction: 0x00791c9e │ │ │ │ + rsbseq r5, r9, r2, lsr #12 │ │ │ │ @ instruction: 0xfffff2ad │ │ │ │ - rsbseq r1, r9, sl, ror #24 │ │ │ │ - rsbseq r5, r9, lr, ror #11 │ │ │ │ + rsbseq r1, r9, r2, ror ip │ │ │ │ + ldrshteq r5, [r9], #-86 @ 0xffffffaa │ │ │ │ @ instruction: 0xffffc15d │ │ │ │ - rsbseq r1, r9, lr, lsr ip │ │ │ │ - rsbseq r5, r9, r2, asr #11 │ │ │ │ + rsbseq r1, r9, r6, asr #24 │ │ │ │ + rsbseq r5, r9, sl, asr #11 │ │ │ │ @ instruction: 0xffffc0b5 │ │ │ │ - rsbseq r1, r9, r2, lsl ip │ │ │ │ - @ instruction: 0x00795596 │ │ │ │ + rsbseq r1, r9, sl, lsl ip │ │ │ │ + @ instruction: 0x0079559e │ │ │ │ @ instruction: 0xffffc04d │ │ │ │ - rsbseq r1, r9, r2, ror #23 │ │ │ │ - rsbseq r5, r9, r6, ror #10 │ │ │ │ + rsbseq r1, r9, sl, ror #23 │ │ │ │ + rsbseq r5, r9, lr, ror #10 │ │ │ │ @ instruction: 0xffffb0a1 │ │ │ │ - ldrhteq r1, [r9], #-180 @ 0xffffff4c │ │ │ │ - rsbseq r5, r9, r8, lsr r5 │ │ │ │ + ldrhteq r1, [r9], #-188 @ 0xffffff44 │ │ │ │ + rsbseq r5, r9, r0, asr #10 │ │ │ │ strtmi r4, [r8], -r7, ror #20 │ │ │ │ ldrbtmi r9, [sl], #-2317 @ 0xfffff6f3 │ │ │ │ @ instruction: 0xf052f0c1 │ │ │ │ stmdacs r1, {r2, r9, sl, lr} │ │ │ │ stmdami r4!, {r2, r3, ip, lr, pc}^ │ │ │ │ cmppvs lr, pc, asr #8 @ p-variant is OBSOLETE │ │ │ │ andcc r4, ip, r8, ror r4 │ │ │ │ @@ -63650,40 +63650,40 @@ │ │ │ │ ldrbtmi r4, [r8], #-490 @ 0xfffffe16 │ │ │ │ @ instruction: 0xf7c7300c │ │ │ │ ldmdami sp, {r0, r2, r3, r4, r7, fp, ip, sp, lr, pc} │ │ │ │ ldrbtmi r4, [r8], #-1569 @ 0xfffff9df │ │ │ │ @ instruction: 0xf958f7c7 │ │ │ │ svclt 0x0000e50c │ │ │ │ andeq r0, r0, pc, ror r3 │ │ │ │ - rsbseq r1, r9, r8, lsl #21 │ │ │ │ - rsbseq r5, r9, ip, lsl #8 │ │ │ │ + @ instruction: 0x00791a90 │ │ │ │ + rsbseq r5, r9, r4, lsl r4 │ │ │ │ @ instruction: 0xfffff1cd │ │ │ │ - rsbseq r1, r9, r4, asr sl │ │ │ │ - ldrsbteq r5, [r9], #-56 @ 0xffffffc8 │ │ │ │ + rsbseq r1, r9, ip, asr sl │ │ │ │ + rsbseq r5, r9, r0, ror #7 │ │ │ │ @ instruction: 0xffffca1f │ │ │ │ - rsbseq r1, r9, r8, lsr #20 │ │ │ │ - rsbseq r5, r9, ip, lsr #7 │ │ │ │ + rsbseq r1, r9, r0, lsr sl │ │ │ │ + ldrhteq r5, [r9], #-52 @ 0xffffffcc │ │ │ │ @ instruction: 0xffffdcf5 │ │ │ │ - ldrshteq r1, [r9], #-148 @ 0xffffff6c │ │ │ │ - rsbseq r5, r9, r8, ror r3 │ │ │ │ + ldrshteq r1, [r9], #-156 @ 0xffffff64 │ │ │ │ + rsbseq r5, r9, r0, lsl #7 │ │ │ │ @ instruction: 0xffffb5af │ │ │ │ - rsbseq r1, r9, r8, asr #19 │ │ │ │ - rsbseq r5, r9, ip, asr #6 │ │ │ │ + ldrsbteq r1, [r9], #-144 @ 0xffffff70 │ │ │ │ + rsbseq r5, r9, r4, asr r3 │ │ │ │ @ instruction: 0xffffbcfb │ │ │ │ - @ instruction: 0x0079199c │ │ │ │ - rsbseq r5, r9, r0, lsr #6 │ │ │ │ + rsbseq r1, r9, r4, lsr #19 │ │ │ │ + rsbseq r5, r9, r8, lsr #6 │ │ │ │ @ instruction: 0xffffe2db │ │ │ │ - rsbseq r1, r9, r0, ror r9 │ │ │ │ - ldrshteq r5, [r9], #-36 @ 0xffffffdc │ │ │ │ + rsbseq r1, r9, r8, ror r9 │ │ │ │ + ldrshteq r5, [r9], #-44 @ 0xffffffd4 │ │ │ │ @ instruction: 0xffffb283 │ │ │ │ - rsbseq r1, r9, r4, asr #18 │ │ │ │ - rsbseq r5, r9, r8, asr #5 │ │ │ │ + rsbseq r1, r9, ip, asr #18 │ │ │ │ + ldrsbteq r5, [r9], #-32 @ 0xffffffe0 │ │ │ │ @ instruction: 0xffffb207 │ │ │ │ - rsbseq r1, r9, r6, lsl r9 │ │ │ │ - @ instruction: 0x0079529a │ │ │ │ + rsbseq r1, r9, lr, lsl r9 │ │ │ │ + rsbseq r5, r9, r2, lsr #5 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ bl feba7ddc │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ssub8mi r0, r4, r0 │ │ │ │ @ instruction: 0xf7ffb082 │ │ │ │ stmdacs r1, {r0, r2, r3, r4, r7, sl, fp, ip, sp, lr, pc} │ │ │ │ svclt 0x00084603 │ │ │ │ @@ -63694,16 +63694,16 @@ │ │ │ │ ldrbtmi r4, [r8], #-2054 @ 0xfffff7fa │ │ │ │ @ instruction: 0xf7c7300c │ │ │ │ stmdami r5, {r0, r2, r6, fp, ip, sp, lr, pc} │ │ │ │ ldrbtmi r9, [r8], #-2305 @ 0xfffff6ff │ │ │ │ @ instruction: 0xf900f7c7 │ │ │ │ ldrmi r9, [r8], -r1, lsl #22 │ │ │ │ ldclt 0, cr11, [r0, #-8] │ │ │ │ - rsbseq r1, r9, r6, ror #16 │ │ │ │ - rsbseq r5, r9, sl, ror #3 │ │ │ │ + rsbseq r1, r9, lr, ror #16 │ │ │ │ + ldrshteq r5, [r9], #-18 @ 0xffffffee │ │ │ │ ldrbmi lr, [r0, sp, lsr #18]! │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00a0f8cc │ │ │ │ bmi f62680 │ │ │ │ blmi f6269c │ │ │ │ addslt r4, r0, sl, ror r4 │ │ │ │ @@ -63763,22 +63763,22 @@ │ │ │ │ @ instruction: 0xf7c6300c │ │ │ │ stmdami ip, {r0, r2, r3, r4, r5, r7, r8, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf7c74478 │ │ │ │ @ instruction: 0xe7c9f879 │ │ │ │ stc 7, cr15, [r4, #-768] @ 0xfffffd00 │ │ │ │ ldrdeq sp, [r4], r4 │ │ │ │ @ instruction: 0x000011b8 │ │ │ │ - ldrshteq r1, [r9], #-132 @ 0xffffff7c │ │ │ │ + ldrshteq r1, [r9], #-140 @ 0xffffff74 │ │ │ │ addeq sp, r4, r4, asr sp │ │ │ │ - rsbseq r1, r9, lr, lsl #15 │ │ │ │ - rsbseq r5, r9, r2, lsl r1 │ │ │ │ - rsbseq r1, r9, r4, ror r7 │ │ │ │ - ldrshteq r5, [r9], #-8 │ │ │ │ - rsbseq r1, r9, r6, asr r7 │ │ │ │ - ldrshteq r1, [r9], #-136 @ 0xffffff78 │ │ │ │ + @ instruction: 0x00791796 │ │ │ │ + rsbseq r5, r9, sl, lsl r1 │ │ │ │ + rsbseq r1, r9, ip, ror r7 │ │ │ │ + rsbseq r5, r9, r0, lsl #2 │ │ │ │ + rsbseq r1, r9, lr, asr r7 │ │ │ │ + rsbseq r1, r9, r0, lsl #18 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x0078f8cc │ │ │ │ ldrbpl pc, [ip], #-2271 @ 0xfffff721 @ │ │ │ │ @ instruction: 0x4604b099 │ │ │ │ ldrbeq pc, [r8], #-2271 @ 0xfffff721 @ │ │ │ │ @@ -64057,44 +64057,44 @@ │ │ │ │ @ instruction: 0xf04f4823 │ │ │ │ ldrbtmi r3, [r8], #-511 @ 0xfffffe01 │ │ │ │ cdp2 7, 2, cr15, cr14, cr6, {6} │ │ │ │ @ instruction: 0xf7c0e7b7 │ │ │ │ svclt 0x0000eaba │ │ │ │ addeq sp, r4, r4, lsr #25 │ │ │ │ @ instruction: 0x000011b8 │ │ │ │ - rsbseq r1, r9, r2, lsl r7 │ │ │ │ - rsbseq r1, r9, ip, asr #13 │ │ │ │ - rsbseq r1, r9, sl, lsl #16 │ │ │ │ - ldrshteq r1, [r9], #-88 @ 0xffffffa8 │ │ │ │ + rsbseq r1, r9, sl, lsl r7 │ │ │ │ + ldrsbteq r1, [r9], #-100 @ 0xffffff9c │ │ │ │ + rsbseq r1, r9, r2, lsl r8 │ │ │ │ + rsbseq r1, r9, r0, lsl #12 │ │ │ │ addeq sp, r4, r8, asr #22 │ │ │ │ - rsbseq r1, r9, sl, asr r7 │ │ │ │ - rsbseq r1, r9, r6, ror #10 │ │ │ │ - rsbseq r4, r9, sl, ror #29 │ │ │ │ - rsbseq r1, r9, r6, lsr #10 │ │ │ │ - rsbseq r1, r9, sl, lsl r4 │ │ │ │ - @ instruction: 0x00794d9e │ │ │ │ - rsbseq r1, r9, r4, ror #7 │ │ │ │ - rsbseq r4, r9, r8, ror #26 │ │ │ │ - rsbseq r1, r9, ip, lsr #7 │ │ │ │ - rsbseq r4, r9, r0, lsr sp │ │ │ │ - rsbseq r1, r9, r4, asr #11 │ │ │ │ - rsbseq r1, r9, lr, ror #6 │ │ │ │ - ldrshteq r4, [r9], #-194 @ 0xffffff3e │ │ │ │ - rsbseq r1, r9, r2, asr r3 │ │ │ │ - ldrsbteq r4, [r9], #-196 @ 0xffffff3c │ │ │ │ - rsbseq r1, r9, r2, lsr r3 │ │ │ │ - ldrhteq r4, [r9], #-196 @ 0xffffff3c │ │ │ │ - rsbseq r1, r9, r6, lsl r3 │ │ │ │ - @ instruction: 0x00794c98 │ │ │ │ - ldrshteq r1, [r9], #-42 @ 0xffffffd6 │ │ │ │ - rsbseq r4, r9, ip, ror ip │ │ │ │ - ldrsbteq r1, [r9], #-46 @ 0xffffffd2 │ │ │ │ - rsbseq r4, r9, r0, ror #24 │ │ │ │ - rsbseq r1, r9, r4, asr #5 │ │ │ │ - rsbseq r4, r9, r6, asr #24 │ │ │ │ + rsbseq r1, r9, r2, ror #14 │ │ │ │ + rsbseq r1, r9, lr, ror #10 │ │ │ │ + ldrshteq r4, [r9], #-226 @ 0xffffff1e │ │ │ │ + rsbseq r1, r9, lr, lsr #10 │ │ │ │ + rsbseq r1, r9, r2, lsr #8 │ │ │ │ + rsbseq r4, r9, r6, lsr #27 │ │ │ │ + rsbseq r1, r9, ip, ror #7 │ │ │ │ + rsbseq r4, r9, r0, ror sp │ │ │ │ + ldrhteq r1, [r9], #-52 @ 0xffffffcc │ │ │ │ + rsbseq r4, r9, r8, lsr sp │ │ │ │ + rsbseq r1, r9, ip, asr #11 │ │ │ │ + rsbseq r1, r9, r6, ror r3 │ │ │ │ + ldrshteq r4, [r9], #-202 @ 0xffffff36 │ │ │ │ + rsbseq r1, r9, sl, asr r3 │ │ │ │ + ldrsbteq r4, [r9], #-204 @ 0xffffff34 │ │ │ │ + rsbseq r1, r9, sl, lsr r3 │ │ │ │ + ldrhteq r4, [r9], #-204 @ 0xffffff34 │ │ │ │ + rsbseq r1, r9, lr, lsl r3 │ │ │ │ + rsbseq r4, r9, r0, lsr #25 │ │ │ │ + rsbseq r1, r9, r2, lsl #6 │ │ │ │ + rsbseq r4, r9, r4, lsl #25 │ │ │ │ + rsbseq r1, r9, r6, ror #5 │ │ │ │ + rsbseq r4, r9, r8, ror #24 │ │ │ │ + rsbseq r1, r9, ip, asr #5 │ │ │ │ + rsbseq r4, r9, lr, asr #24 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ bleq 188f580 │ │ │ │ ldclmi 2, cr15, [ip, #-692]! @ 0xfffffd4c │ │ │ │ tstcs r3, #3358720 @ 0x334000 │ │ │ │ strcs pc, [r8, #-2271]! @ 0xfffff721 │ │ │ │ @@ -64335,15 +64335,15 @@ │ │ │ │ cdp 5, 0, cr2, cr4, cr1, {0} │ │ │ │ @ instruction: 0xeeb85a90 │ │ │ │ strbt r4, [r0], r4, ror #23 │ │ │ │ @ instruction: 0x3181f892 │ │ │ │ @ instruction: 0xf47f079b │ │ │ │ mrc 15, 5, sl, cr0, cr7, {2} │ │ │ │ teqlt r5, #202752 @ 0x31800 │ │ │ │ - blvc 88cc6c │ │ │ │ + blvc 88cc6c │ │ │ │ blcs 8d104 │ │ │ │ blcc ff24d0ec │ │ │ │ blne 120cf0c │ │ │ │ blcc ff10d104 │ │ │ │ blx 48d1fc │ │ │ │ @ instruction: 0xeeb4d944 │ │ │ │ vsqrt.f64 d19, d4 │ │ │ │ @@ -64427,27 +64427,27 @@ │ │ │ │ @ instruction: 0xf04f4812 │ │ │ │ ldrbtmi r3, [r8], #-511 @ 0xfffffe01 │ │ │ │ blx 130f69a │ │ │ │ svclt 0x0000e7d3 │ │ │ │ @ instruction: 0x0084d7b0 │ │ │ │ @ instruction: 0x000011b8 │ │ │ │ addeq sp, r4, r0, lsl #15 │ │ │ │ - rsbseq r1, r9, r4, asr #3 │ │ │ │ - @ instruction: 0x00791096 │ │ │ │ - ldrhteq r1, [r9], #-24 @ 0xffffffe8 │ │ │ │ - rsbseq r0, r9, r8, ror #29 │ │ │ │ - rsbseq r4, r9, ip, ror #16 │ │ │ │ - rsbseq r0, r9, r2, asr sp │ │ │ │ - ldrsbteq r4, [r9], #-100 @ 0xffffff9c │ │ │ │ - rsbseq r0, r9, r4, lsr sp │ │ │ │ - ldrhteq r4, [r9], #-102 @ 0xffffff9a │ │ │ │ - rsbseq r0, r9, r8, lsl sp │ │ │ │ - @ instruction: 0x0079469c │ │ │ │ - ldrshteq r0, [r9], #-204 @ 0xffffff34 │ │ │ │ - rsbseq r4, r9, lr, ror r6 │ │ │ │ + rsbseq r1, r9, ip, asr #3 │ │ │ │ + @ instruction: 0x0079109e │ │ │ │ + rsbseq r1, r9, r0, asr #3 │ │ │ │ + ldrshteq r0, [r9], #-224 @ 0xffffff20 │ │ │ │ + rsbseq r4, r9, r4, ror r8 │ │ │ │ + rsbseq r0, r9, sl, asr sp │ │ │ │ + ldrsbteq r4, [r9], #-108 @ 0xffffff94 │ │ │ │ + rsbseq r0, r9, ip, lsr sp │ │ │ │ + ldrhteq r4, [r9], #-110 @ 0xffffff92 │ │ │ │ + rsbseq r0, r9, r0, lsr #26 │ │ │ │ + rsbseq r4, r9, r4, lsr #13 │ │ │ │ + rsbseq r0, r9, r4, lsl #26 │ │ │ │ + rsbseq r4, r9, r6, lsl #13 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x0080f8cc │ │ │ │ umullslt r4, r7, r8, ip │ │ │ │ ldmmi r8, {r0, r1, r2, r9, sl, lr} │ │ │ │ @ instruction: 0xf8dd447c │ │ │ │ @@ -64599,35 +64599,35 @@ │ │ │ │ ldrbtmi r3, [r8], #-511 @ 0xfffffe01 │ │ │ │ @ instruction: 0xf9f4f7c6 │ │ │ │ mvnscc pc, #79 @ 0x4f │ │ │ │ @ instruction: 0xf7bfe75d │ │ │ │ svclt 0x0000ee7e │ │ │ │ addeq sp, r4, r4, lsr r2 │ │ │ │ @ instruction: 0x000011b8 │ │ │ │ - rsbseq r0, r9, r6, lsr sp │ │ │ │ - rsbseq r0, r9, sl, lsl sp │ │ │ │ - ldrshteq r0, [r9], #-202 @ 0xffffff36 │ │ │ │ - ldrsbteq r0, [r9], #-204 @ 0xffffff34 │ │ │ │ - rsbseq r0, r9, ip, lsl #24 │ │ │ │ - rsbseq r0, r9, r6, lsr #23 │ │ │ │ + rsbseq r0, r9, lr, lsr sp │ │ │ │ + rsbseq r0, r9, r2, lsr #26 │ │ │ │ + rsbseq r0, r9, r2, lsl #26 │ │ │ │ + rsbseq r0, r9, r4, ror #25 │ │ │ │ + rsbseq r0, r9, r4, lsl ip │ │ │ │ + rsbseq r0, r9, lr, lsr #23 │ │ │ │ addeq sp, r4, lr, lsl r1 │ │ │ │ - ldrshteq r0, [r9], #-174 @ 0xffffff52 │ │ │ │ - rsbseq r4, r9, r2, lsl #9 │ │ │ │ - rsbseq r0, r9, r0, ror #21 │ │ │ │ - rsbseq r4, r9, r4, ror #8 │ │ │ │ - rsbseq r0, r9, r2, asr #21 │ │ │ │ - rsbseq r0, r9, r6, lsr sp │ │ │ │ - rsbseq r0, r9, r0, lsr #21 │ │ │ │ - rsbseq r0, r9, r6, lsl sp │ │ │ │ - rsbseq r0, r9, r4, lsl #21 │ │ │ │ - ldrshteq r0, [r9], #-202 @ 0xffffff36 │ │ │ │ - rsbseq r0, r9, r6, ror #20 │ │ │ │ - ldrsbteq r0, [r9], #-204 @ 0xffffff34 │ │ │ │ - rsbseq r0, r9, r0, asr sl │ │ │ │ - ldrsbteq r4, [r9], #-50 @ 0xffffffce │ │ │ │ + rsbseq r0, r9, r6, lsl #22 │ │ │ │ + rsbseq r4, r9, sl, lsl #9 │ │ │ │ + rsbseq r0, r9, r8, ror #21 │ │ │ │ + rsbseq r4, r9, ip, ror #8 │ │ │ │ + rsbseq r0, r9, sl, asr #21 │ │ │ │ + rsbseq r0, r9, lr, lsr sp │ │ │ │ + rsbseq r0, r9, r8, lsr #21 │ │ │ │ + rsbseq r0, r9, lr, lsl sp │ │ │ │ + rsbseq r0, r9, ip, lsl #21 │ │ │ │ + rsbseq r0, r9, r2, lsl #26 │ │ │ │ + rsbseq r0, r9, lr, ror #20 │ │ │ │ + rsbseq r0, r9, r4, ror #25 │ │ │ │ + rsbseq r0, r9, r8, asr sl │ │ │ │ + ldrsbteq r4, [r9], #-58 @ 0xffffffc6 │ │ │ │ ldrbmi lr, [r0, sp, lsr #18]! │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00a0f8cc │ │ │ │ bmi fe34f0 │ │ │ │ blmi fe350c │ │ │ │ addslt r4, r0, sl, ror r4 │ │ │ │ @@ -64689,24 +64689,24 @@ │ │ │ │ @ instruction: 0xf882f7c6 │ │ │ │ ldrbtmi r4, [r8], #-2062 @ 0xfffff7f2 │ │ │ │ @ instruction: 0xf93ef7c6 │ │ │ │ @ instruction: 0xf7bfe7d7 │ │ │ │ svclt 0x0000edca │ │ │ │ addeq ip, r4, r4, ror #30 │ │ │ │ @ instruction: 0x000011b8 │ │ │ │ - rsbseq r0, r9, r4, lsl #21 │ │ │ │ + rsbseq r0, r9, ip, lsl #21 │ │ │ │ strdeq ip, [r4], r6 │ │ │ │ - rsbseq r0, r9, r0, lsr r9 │ │ │ │ - ldrhteq r4, [r9], #-36 @ 0xffffffdc │ │ │ │ - rsbseq r0, r9, r8, lsl r9 │ │ │ │ - @ instruction: 0x0079429c │ │ │ │ - ldrshteq r0, [r9], #-142 @ 0xffffff72 │ │ │ │ - rsbseq r4, r9, r2, lsl #5 │ │ │ │ - rsbseq r0, r9, r0, ror #17 │ │ │ │ - rsbseq r0, r9, r2, lsl #21 │ │ │ │ + rsbseq r0, r9, r8, lsr r9 │ │ │ │ + ldrhteq r4, [r9], #-44 @ 0xffffffd4 │ │ │ │ + rsbseq r0, r9, r0, lsr #18 │ │ │ │ + rsbseq r4, r9, r4, lsr #5 │ │ │ │ + rsbseq r0, r9, r6, lsl #18 │ │ │ │ + rsbseq r4, r9, sl, lsl #5 │ │ │ │ + rsbseq r0, r9, r8, ror #17 │ │ │ │ + rsbseq r0, r9, sl, lsl #21 │ │ │ │ ldrbmi lr, [r0, sp, lsr #18]! │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00a0f8cc │ │ │ │ bmi f6362c │ │ │ │ blmi f63648 │ │ │ │ addslt r4, r0, sl, ror r4 │ │ │ │ @@ -64766,22 +64766,22 @@ │ │ │ │ @ instruction: 0xf7c5300c │ │ │ │ stmdami ip, {r0, r1, r2, r5, r6, r7, r8, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf7c64478 │ │ │ │ strb pc, [r9, r3, lsr #17] @ │ │ │ │ stc 7, cr15, [lr, #-764]! @ 0xfffffd04 │ │ │ │ addeq ip, r4, r8, lsr #28 │ │ │ │ @ instruction: 0x000011b8 │ │ │ │ - rsbseq r0, r9, r8, asr #18 │ │ │ │ + rsbseq r0, r9, r0, asr r9 │ │ │ │ addeq ip, r4, r8, lsr #27 │ │ │ │ - rsbseq r0, r9, r2, ror #15 │ │ │ │ - rsbseq r4, r9, r6, ror #2 │ │ │ │ - rsbseq r0, r9, r8, asr #15 │ │ │ │ - rsbseq r4, r9, ip, asr #2 │ │ │ │ - rsbseq r0, r9, sl, lsr #15 │ │ │ │ - rsbseq r0, r9, ip, asr #18 │ │ │ │ + rsbseq r0, r9, sl, ror #15 │ │ │ │ + rsbseq r4, r9, lr, ror #2 │ │ │ │ + ldrsbteq r0, [r9], #-112 @ 0xffffff90 │ │ │ │ + rsbseq r4, r9, r4, asr r1 │ │ │ │ + ldrhteq r0, [r9], #-114 @ 0xffffff8e │ │ │ │ + rsbseq r0, r9, r4, asr r9 │ │ │ │ ldrbmi lr, [r0, sp, lsr #18]! │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00a0f8cc │ │ │ │ bmi fe3758 │ │ │ │ blmi fe3774 │ │ │ │ addslt r4, r0, sl, ror r4 │ │ │ │ @@ -64843,24 +64843,24 @@ │ │ │ │ @ instruction: 0xff4ef7c5 │ │ │ │ ldrbtmi r4, [r8], #-2062 @ 0xfffff7f2 │ │ │ │ @ instruction: 0xf80af7c6 │ │ │ │ @ instruction: 0xf7bfe7d7 │ │ │ │ svclt 0x0000ec96 │ │ │ │ strdeq ip, [r4], ip @ │ │ │ │ @ instruction: 0x000011b8 │ │ │ │ - rsbseq r0, r9, ip, lsl r8 │ │ │ │ + rsbseq r0, r9, r4, lsr #16 │ │ │ │ addeq ip, r4, lr, lsl #25 │ │ │ │ - rsbseq r0, r9, r8, asr #13 │ │ │ │ - rsbseq r4, r9, ip, asr #32 │ │ │ │ - ldrhteq r0, [r9], #-96 @ 0xffffffa0 │ │ │ │ - rsbseq r4, r9, r4, lsr r0 │ │ │ │ - @ instruction: 0x00790696 │ │ │ │ - rsbseq r4, r9, sl, lsl r0 │ │ │ │ - rsbseq r0, r9, r8, ror r6 │ │ │ │ - rsbseq r0, r9, sl, lsl r8 │ │ │ │ + ldrsbteq r0, [r9], #-96 @ 0xffffffa0 │ │ │ │ + rsbseq r4, r9, r4, asr r0 │ │ │ │ + ldrhteq r0, [r9], #-104 @ 0xffffff98 │ │ │ │ + rsbseq r4, r9, ip, lsr r0 │ │ │ │ + @ instruction: 0x0079069e │ │ │ │ + rsbseq r4, r9, r2, lsr #32 │ │ │ │ + rsbseq r0, r9, r0, lsl #13 │ │ │ │ + rsbseq r0, r9, r2, lsr #16 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ bl feba9040 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ stmiavs r8, {r3, r4, r5, r6, r7, r8, r9, sl, fp}^ │ │ │ │ vrsubhn.i64 d4, q1, q6 │ │ │ │ stmdbmi sl, {r0, r2, r4, r6, r9, fp, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf7c04479 │ │ │ │ @@ -64869,17 +64869,17 @@ │ │ │ │ stmdami r7, {r4, r8, sl, fp, ip, sp, pc} │ │ │ │ @ instruction: 0x51baf640 │ │ │ │ andcc r4, ip, r8, ror r4 │ │ │ │ @ instruction: 0xff14f7c5 │ │ │ │ ldrbtmi r4, [r8], #-2052 @ 0xfffff7fc │ │ │ │ @ instruction: 0xffd0f7c5 │ │ │ │ ldclt 0, cr2, [r0, #-0] │ │ │ │ - rsbseq r0, r9, ip, ror #13 │ │ │ │ - rsbseq r0, r9, r4, lsl #12 │ │ │ │ - rsbseq r0, r9, sl, ror r8 │ │ │ │ + ldrshteq r0, [r9], #-100 @ 0xffffff9c │ │ │ │ + rsbseq r0, r9, ip, lsl #12 │ │ │ │ + rsbseq r0, r9, r2, lsl #17 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ bl feba908c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ stmiavs r8, {r3, r4, r5, r6, r7, r8, r9, sl, fp}^ │ │ │ │ vrsubhn.i64 d4, q1, q6 │ │ │ │ stmdbmi sl, {r0, r1, r2, r3, r5, r9, fp, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf7c04479 │ │ │ │ @@ -64888,17 +64888,17 @@ │ │ │ │ stmdami r7, {r4, r8, sl, fp, ip, sp, pc} │ │ │ │ bicpl pc, pc, r0, asr #12 │ │ │ │ andcc r4, ip, r8, ror r4 │ │ │ │ cdp2 7, 14, cr15, cr14, cr5, {6} │ │ │ │ ldrbtmi r4, [r8], #-2052 @ 0xfffff7fc │ │ │ │ @ instruction: 0xffaaf7c5 │ │ │ │ ldclt 0, cr2, [r0, #-0] │ │ │ │ - rsbseq r0, r9, r0, lsr #13 │ │ │ │ - ldrhteq r0, [r9], #-88 @ 0xffffffa8 │ │ │ │ - rsbseq r0, r9, lr, lsr #16 │ │ │ │ + rsbseq r0, r9, r8, lsr #13 │ │ │ │ + rsbseq r0, r9, r0, asr #11 │ │ │ │ + rsbseq r0, r9, r6, lsr r8 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ bl feba90d8 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ stmiavs r8, {r3, r4, r5, r6, r7, r8, r9, sl, fp}^ │ │ │ │ vrsubhn.i64 d4, q1, q6 │ │ │ │ stmdbmi sl, {r0, r3, r9, fp, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf7c04479 │ │ │ │ @@ -64907,17 +64907,17 @@ │ │ │ │ stmdami r7, {r4, r8, sl, fp, ip, sp, pc} │ │ │ │ mvnpl pc, r0, asr #12 │ │ │ │ andcc r4, ip, r8, ror r4 │ │ │ │ cdp2 7, 12, cr15, cr8, cr5, {6} │ │ │ │ ldrbtmi r4, [r8], #-2052 @ 0xfffff7fc │ │ │ │ @ instruction: 0xff84f7c5 │ │ │ │ ldclt 0, cr2, [r0, #-0] │ │ │ │ - rsbseq r0, r9, r4, asr r6 │ │ │ │ - rsbseq r0, r9, ip, ror #10 │ │ │ │ - rsbseq r0, r9, r2, ror #15 │ │ │ │ + rsbseq r0, r9, ip, asr r6 │ │ │ │ + rsbseq r0, r9, r4, ror r5 │ │ │ │ + rsbseq r0, r9, sl, ror #15 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ bl feba9124 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ stmiavs r8, {r3, r4, r5, r6, r7, r8, r9, sl, fp}^ │ │ │ │ vrsubhn.i64 d4, q1, q6 │ │ │ │ stmdbmi sl, {r0, r1, r5, r6, r7, r8, fp, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf7c04479 │ │ │ │ @@ -64926,17 +64926,17 @@ │ │ │ │ stmdami r7, {r4, r8, sl, fp, ip, sp, pc} │ │ │ │ mvnspl pc, r0, asr #12 │ │ │ │ andcc r4, ip, r8, ror r4 │ │ │ │ cdp2 7, 10, cr15, cr2, cr5, {6} │ │ │ │ ldrbtmi r4, [r8], #-2052 @ 0xfffff7fc │ │ │ │ @ instruction: 0xff5ef7c5 │ │ │ │ ldclt 0, cr2, [r0, #-0] │ │ │ │ - rsbseq r0, r9, r8, lsl #12 │ │ │ │ - rsbseq r0, r9, r0, lsr #10 │ │ │ │ - @ instruction: 0x00790796 │ │ │ │ + rsbseq r0, r9, r0, lsl r6 │ │ │ │ + rsbseq r0, r9, r8, lsr #10 │ │ │ │ + @ instruction: 0x0079079e │ │ │ │ andeq r0, r0, r0 │ │ │ │ andcs r6, r1, r2, lsl r9 │ │ │ │ ldmvs r2, {r8, fp, ip, pc} │ │ │ │ andvs r6, r8, sl, lsl r0 │ │ │ │ svclt 0x00004770 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @@ -65167,27 +65167,27 @@ │ │ │ │ strbmi r4, [r9], -pc, lsl #16 │ │ │ │ @ instruction: 0xf7c54478 │ │ │ │ strbt pc, [pc], -r3, lsl #27 @ │ │ │ │ andhi pc, r0, pc, lsr #7 │ │ │ │ ... │ │ │ │ addeq ip, r4, r8, ror sl │ │ │ │ @ instruction: 0x000011b8 │ │ │ │ - rsbseq r0, r9, lr, lsr r7 │ │ │ │ - rsbseq r3, r9, lr, lsl #28 │ │ │ │ + rsbseq r0, r9, r6, asr #14 │ │ │ │ + rsbseq r3, r9, r6, lsl lr │ │ │ │ addeq ip, r4, ip, lsl sl │ │ │ │ - rsbseq r0, r9, lr, lsl r7 │ │ │ │ - rsbseq r0, r9, ip, asr #10 │ │ │ │ - @ instruction: 0x00790490 │ │ │ │ - rsbseq r3, r9, r0, ror #22 │ │ │ │ - rsbseq r0, r9, r0, lsr #8 │ │ │ │ - ldrshteq r3, [r9], #-160 @ 0xffffff60 │ │ │ │ + rsbseq r0, r9, r6, lsr #14 │ │ │ │ + rsbseq r0, r9, r4, asr r5 │ │ │ │ + @ instruction: 0x00790498 │ │ │ │ + rsbseq r3, r9, r8, ror #22 │ │ │ │ + rsbseq r0, r9, r8, lsr #8 │ │ │ │ + ldrshteq r3, [r9], #-168 @ 0xffffff58 │ │ │ │ @ instruction: 0xf5029b0f │ │ │ │ ldc 2, cr6, [r2, #696] @ 0x2b8 │ │ │ │ ldmdavs sl, {r8, r9, fp, ip, sp, lr} │ │ │ │ - blpl 88d9a0 │ │ │ │ + blpl 88d9a0 │ │ │ │ blmi 90d9a4 │ │ │ │ blcc 11cde24 │ │ │ │ blcc ff24de34 │ │ │ │ blx 48df2c │ │ │ │ blvc ff18de3c │ │ │ │ smlatbcs r1, ip, pc, fp @ │ │ │ │ cdp 1, 15, cr2, cr1, cr0, {0} │ │ │ │ @@ -65380,44 +65380,44 @@ │ │ │ │ blx 710576 │ │ │ │ @ instruction: 0xf04f4823 │ │ │ │ ldrbtmi r3, [r8], #-511 @ 0xfffffe01 │ │ │ │ blx ff590582 │ │ │ │ @ instruction: 0xf7bfe754 │ │ │ │ svclt 0x0000e860 │ │ │ │ ... │ │ │ │ - rsbseq r0, r9, sl, asr #6 │ │ │ │ - rsbseq r3, r9, sl, lsl sl │ │ │ │ - rsbseq r0, r9, r2, lsl #6 │ │ │ │ - ldrsbteq r3, [r9], #-146 @ 0xffffff6e │ │ │ │ - rsbseq r0, r9, r4, ror #4 │ │ │ │ - rsbseq r3, r9, r4, lsr r9 │ │ │ │ - rsbseq r0, r9, r8, lsl r2 │ │ │ │ - rsbseq r3, r9, r6, ror #17 │ │ │ │ - ldrshteq r0, [r9], #-22 @ 0xffffffea │ │ │ │ - rsbseq r3, r9, r6, asr #17 │ │ │ │ - ldrsbteq r0, [r9], #-24 @ 0xffffffe8 │ │ │ │ - rsbseq r3, r9, r8, lsr #17 │ │ │ │ - ldrhteq r0, [r9], #-24 @ 0xffffffe8 │ │ │ │ - rsbseq r3, r9, r8, lsl #17 │ │ │ │ - @ instruction: 0x0079019a │ │ │ │ - rsbseq r3, r9, sl, ror #16 │ │ │ │ - rsbseq r0, r9, ip, ror r1 │ │ │ │ - rsbseq r3, r9, ip, asr #16 │ │ │ │ - rsbseq r0, r9, lr, asr r1 │ │ │ │ - rsbseq r3, r9, lr, lsr #16 │ │ │ │ - rsbseq r0, r9, r0, asr #2 │ │ │ │ - rsbseq r3, r9, r0, lsl r8 │ │ │ │ - rsbseq r0, r9, r2, lsr #2 │ │ │ │ - ldrshteq r3, [r9], #-114 @ 0xffffff8e │ │ │ │ - rsbseq r0, r9, r4, lsl #2 │ │ │ │ - ldrsbteq r3, [r9], #-116 @ 0xffffff8c │ │ │ │ - ldrsbteq r0, [r9], #-14 │ │ │ │ - rsbseq r3, r9, lr, lsr #15 │ │ │ │ - rsbseq r0, r9, r4, asr #1 │ │ │ │ - @ instruction: 0x00793792 │ │ │ │ + rsbseq r0, r9, r2, asr r3 │ │ │ │ + rsbseq r3, r9, r2, lsr #20 │ │ │ │ + rsbseq r0, r9, sl, lsl #6 │ │ │ │ + ldrsbteq r3, [r9], #-154 @ 0xffffff66 │ │ │ │ + rsbseq r0, r9, ip, ror #4 │ │ │ │ + rsbseq r3, r9, ip, lsr r9 │ │ │ │ + rsbseq r0, r9, r0, lsr #4 │ │ │ │ + rsbseq r3, r9, lr, ror #17 │ │ │ │ + ldrshteq r0, [r9], #-30 @ 0xffffffe2 │ │ │ │ + rsbseq r3, r9, lr, asr #17 │ │ │ │ + rsbseq r0, r9, r0, ror #3 │ │ │ │ + ldrhteq r3, [r9], #-128 @ 0xffffff80 │ │ │ │ + rsbseq r0, r9, r0, asr #3 │ │ │ │ + @ instruction: 0x00793890 │ │ │ │ + rsbseq r0, r9, r2, lsr #3 │ │ │ │ + rsbseq r3, r9, r2, ror r8 │ │ │ │ + rsbseq r0, r9, r4, lsl #3 │ │ │ │ + rsbseq r3, r9, r4, asr r8 │ │ │ │ + rsbseq r0, r9, r6, ror #2 │ │ │ │ + rsbseq r3, r9, r6, lsr r8 │ │ │ │ + rsbseq r0, r9, r8, asr #2 │ │ │ │ + rsbseq r3, r9, r8, lsl r8 │ │ │ │ + rsbseq r0, r9, sl, lsr #2 │ │ │ │ + ldrshteq r3, [r9], #-122 @ 0xffffff86 │ │ │ │ + rsbseq r0, r9, ip, lsl #2 │ │ │ │ + ldrsbteq r3, [r9], #-124 @ 0xffffff84 │ │ │ │ + rsbseq r0, r9, r6, ror #1 │ │ │ │ + ldrhteq r3, [r9], #-118 @ 0xffffff8a │ │ │ │ + rsbseq r0, r9, ip, asr #1 │ │ │ │ + @ instruction: 0x0079379a │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ blhi 18dbb4 │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x0078f8cc │ │ │ │ strne pc, [r0], #-2271 @ 0xfffff721 │ │ │ │ @ instruction: 0xf8df461d │ │ │ │ @@ -65673,33 +65673,33 @@ │ │ │ │ @ instruction: 0xf7c44641 │ │ │ │ bls 291248 >::_M_default_append(unsigned int)@@Base+0xe684> │ │ │ │ andsvs r2, r3, r1, lsl #6 │ │ │ │ svclt 0x0000e632 │ │ │ │ ... │ │ │ │ strdeq ip, [r4], ip @ │ │ │ │ @ instruction: 0x000011b8 │ │ │ │ - rsbseq pc, r8, r6, asr #31 │ │ │ │ - @ instruction: 0x00793696 │ │ │ │ + rsbseq pc, r8, lr, asr #31 │ │ │ │ + @ instruction: 0x0079369e │ │ │ │ addeq ip, r4, r4, lsr #5 │ │ │ │ - rsbseq pc, r8, r6, lsr #31 │ │ │ │ - rsbseq pc, r8, sl, ror #26 │ │ │ │ - rsbseq r3, r9, sl, lsr r4 │ │ │ │ - rsbseq pc, r8, r8, lsr #26 │ │ │ │ - ldrshteq r3, [r9], #-56 @ 0xffffffc8 │ │ │ │ - ldrsbteq pc, [r8], #-206 @ 0xffffff32 @ │ │ │ │ - rsbseq r3, r9, lr, lsr #7 │ │ │ │ - rsbseq pc, r8, r2, asr #25 │ │ │ │ - @ instruction: 0x00793392 │ │ │ │ - rsbseq pc, r8, r2, lsr #25 │ │ │ │ - rsbseq r3, r9, r2, ror r3 │ │ │ │ - rsbseq pc, r8, r0, lsl #25 │ │ │ │ - rsbseq r3, r9, r0, asr r3 │ │ │ │ + rsbseq pc, r8, lr, lsr #31 │ │ │ │ + rsbseq pc, r8, r2, ror sp @ │ │ │ │ + rsbseq r3, r9, r2, asr #8 │ │ │ │ + rsbseq pc, r8, r0, lsr sp @ │ │ │ │ + rsbseq r3, r9, r0, lsl #8 │ │ │ │ + rsbseq pc, r8, r6, ror #25 │ │ │ │ + ldrhteq r3, [r9], #-54 @ 0xffffffca │ │ │ │ + rsbseq pc, r8, sl, asr #25 │ │ │ │ + @ instruction: 0x0079339a │ │ │ │ + rsbseq pc, r8, sl, lsr #25 │ │ │ │ + rsbseq r3, r9, sl, ror r3 │ │ │ │ + rsbseq pc, r8, r8, lsl #25 │ │ │ │ + rsbseq r3, r9, r8, asr r3 │ │ │ │ + rsbseq pc, r8, r0, ror ip @ │ │ │ │ + rsbseq r3, r9, lr, lsr r3 │ │ │ │ rsbseq pc, r8, r8, ror #24 │ │ │ │ - rsbseq r3, r9, r6, lsr r3 │ │ │ │ - rsbseq pc, r8, r0, ror #24 │ │ │ │ @ instruction: 0xf6409005 │ │ │ │ stmdami pc!, {r3, r4, r5, r6, r8, lr} @ │ │ │ │ andcc r4, ip, r8, ror r4 │ │ │ │ @ instruction: 0xf892f7c5 │ │ │ │ stmdbls r5, {r0, r2, r3, r5, fp, lr} │ │ │ │ @ instruction: 0xf7c54478 │ │ │ │ @ instruction: 0xf8ddf94d │ │ │ │ @@ -65741,26 +65741,26 @@ │ │ │ │ ldrbtmi r4, [r8], #-1585 @ 0xfffff9cf │ │ │ │ @ instruction: 0xf7c5300c │ │ │ │ stmdami pc, {r0, r6, fp, ip, sp, lr, pc} @ │ │ │ │ mvnscc pc, pc, asr #32 │ │ │ │ @ instruction: 0xf7c54478 │ │ │ │ smmlsr r3, fp, r8, pc @ │ │ │ │ stc 7, cr15, [r6, #760] @ 0x2f8 │ │ │ │ - ldrhteq pc, [r8], #-180 @ 0xffffff4c @ │ │ │ │ - rsbseq r3, r9, r4, lsl #5 │ │ │ │ - @ instruction: 0x0078fb94 │ │ │ │ - rsbseq r3, r9, r4, ror #4 │ │ │ │ - rsbseq pc, r8, r4, ror fp @ │ │ │ │ - rsbseq r3, r9, r4, asr #4 │ │ │ │ - rsbseq pc, r8, r2, asr fp @ │ │ │ │ - rsbseq r3, r9, r2, lsr #4 │ │ │ │ - rsbseq pc, r8, r4, lsr fp @ │ │ │ │ - rsbseq r3, r9, r4, lsl #4 │ │ │ │ - rsbseq pc, r8, r2, lsl fp @ │ │ │ │ - rsbseq r3, r9, r0, ror #3 │ │ │ │ + ldrhteq pc, [r8], #-188 @ 0xffffff44 @ │ │ │ │ + rsbseq r3, r9, ip, lsl #5 │ │ │ │ + @ instruction: 0x0078fb9c │ │ │ │ + rsbseq r3, r9, ip, ror #4 │ │ │ │ + rsbseq pc, r8, ip, ror fp @ │ │ │ │ + rsbseq r3, r9, ip, asr #4 │ │ │ │ + rsbseq pc, r8, sl, asr fp @ │ │ │ │ + rsbseq r3, r9, sl, lsr #4 │ │ │ │ + rsbseq pc, r8, ip, lsr fp @ │ │ │ │ + rsbseq r3, r9, ip, lsl #4 │ │ │ │ + rsbseq pc, r8, sl, lsl fp @ │ │ │ │ + rsbseq r3, r9, r8, ror #3 │ │ │ │ mvnsmi lr, #737280 @ 0xb4000 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d0f8cc │ │ │ │ addlt r4, r5, r1, ror #26 │ │ │ │ ldrbtmi r4, [sp], #-3169 @ 0xfffff39f │ │ │ │ stmdavs r4!, {r2, r3, r5, r8, fp, ip, lr} │ │ │ │ @@ -65857,20 +65857,20 @@ │ │ │ │ @ instruction: 0xf7bee768 │ │ │ │ svclt 0x0000ecaa │ │ │ │ andhi pc, r0, pc, lsr #7 │ │ │ │ ... │ │ │ │ addeq fp, r4, r6, lsr #27 │ │ │ │ @ instruction: 0x000011b8 │ │ │ │ addeq fp, r4, r0, ror #26 │ │ │ │ - rsbseq pc, r8, ip, lsr sl @ │ │ │ │ - rsbseq r3, r9, ip, lsl #2 │ │ │ │ - rsbseq pc, r8, r6, ror r9 @ │ │ │ │ - rsbseq r3, r9, r6, asr #32 │ │ │ │ - rsbseq pc, r8, r8, asr r9 @ │ │ │ │ - rsbseq r3, r9, r8, lsr #32 │ │ │ │ + rsbseq pc, r8, r4, asr #20 │ │ │ │ + rsbseq r3, r9, r4, lsl r1 │ │ │ │ + rsbseq pc, r8, lr, ror r9 @ │ │ │ │ + rsbseq r3, r9, lr, asr #32 │ │ │ │ + rsbseq pc, r8, r0, ror #18 │ │ │ │ + rsbseq r3, r9, r0, lsr r0 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ blhi 10e2d0 │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00b0f8cc │ │ │ │ @ instruction: 0x469b4cf5 │ │ │ │ strdlt r4, [r9], r5 │ │ │ │ @@ -66117,32 +66117,32 @@ │ │ │ │ @ instruction: 0x4603f191 │ │ │ │ @ instruction: 0xf43f2801 │ │ │ │ @ instruction: 0xe76eaf3a │ │ │ │ b fe7110f4 │ │ │ │ addeq fp, r4, r4, ror #23 │ │ │ │ @ instruction: 0x000011b8 │ │ │ │ addeq fp, r4, r8, lsl #21 │ │ │ │ - @ instruction: 0x0078f69c │ │ │ │ - rsbseq r2, r9, ip, ror #26 │ │ │ │ - rsbseq pc, r8, lr, ror #12 │ │ │ │ - rsbseq r2, r9, lr, lsr sp │ │ │ │ - rsbseq pc, r8, lr, lsr r6 @ │ │ │ │ - rsbseq r2, r9, lr, lsl #26 │ │ │ │ - rsbseq pc, r8, r0, lsl r6 @ │ │ │ │ - rsbseq r2, r9, r0, ror #25 │ │ │ │ - ldrshteq pc, [r8], #-82 @ 0xffffffae @ │ │ │ │ - rsbseq r2, r9, r2, asr #25 │ │ │ │ - ldrsbteq pc, [r8], #-84 @ 0xffffffac @ │ │ │ │ - rsbseq r2, r9, r4, lsr #25 │ │ │ │ - rsbseq pc, r8, r4, lsr #11 │ │ │ │ - rsbseq r2, r9, r4, ror ip │ │ │ │ - rsbseq pc, r8, lr, ror r5 @ │ │ │ │ - rsbseq r2, r9, lr, asr #24 │ │ │ │ - rsbseq pc, r8, r0, asr r5 @ │ │ │ │ - rsbseq r2, r9, r0, lsr #24 │ │ │ │ + rsbseq pc, r8, r4, lsr #13 │ │ │ │ + rsbseq r2, r9, r4, ror sp │ │ │ │ + rsbseq pc, r8, r6, ror r6 @ │ │ │ │ + rsbseq r2, r9, r6, asr #26 │ │ │ │ + rsbseq pc, r8, r6, asr #12 │ │ │ │ + rsbseq r2, r9, r6, lsl sp │ │ │ │ + rsbseq pc, r8, r8, lsl r6 @ │ │ │ │ + rsbseq r2, r9, r8, ror #25 │ │ │ │ + ldrshteq pc, [r8], #-90 @ 0xffffffa6 @ │ │ │ │ + rsbseq r2, r9, sl, asr #25 │ │ │ │ + ldrsbteq pc, [r8], #-92 @ 0xffffffa4 @ │ │ │ │ + rsbseq r2, r9, ip, lsr #25 │ │ │ │ + rsbseq pc, r8, ip, lsr #11 │ │ │ │ + rsbseq r2, r9, ip, ror ip │ │ │ │ + rsbseq pc, r8, r6, lsl #11 │ │ │ │ + rsbseq r2, r9, r6, asr ip │ │ │ │ + rsbseq pc, r8, r8, asr r5 @ │ │ │ │ + rsbseq r2, r9, r8, lsr #24 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00b8f8cc │ │ │ │ addlt r4, r9, sl, lsr #24 │ │ │ │ @ instruction: 0x1e1e492a │ │ │ │ svclt 0x00c8447c │ │ │ │ @@ -66184,16 +66184,16 @@ │ │ │ │ blls 1cd2b4 │ │ │ │ stcle 2, cr4, [r1, #-588] @ 0xfffffdb4 │ │ │ │ eorsvs r2, fp, sl, lsl #6 │ │ │ │ strb r2, [r7, r1, lsl #6]! │ │ │ │ b 511204 │ │ │ │ addeq fp, r4, r8, lsr #15 │ │ │ │ @ instruction: 0x000011b8 │ │ │ │ - rsbseq pc, r8, r8, asr r4 @ │ │ │ │ - rsbseq r2, r9, r8, lsr #22 │ │ │ │ + rsbseq pc, r8, r0, ror #8 │ │ │ │ + rsbseq r2, r9, r0, lsr fp │ │ │ │ addeq fp, r4, r4, lsr r7 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl febaa528 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldrmi r0, [r5], -r0, lsr #31 │ │ │ │ ldc 8, cr6, [r1, #264] @ 0x108 │ │ │ │ addslt r6, r4, r6, lsr #22 │ │ │ │ @@ -66315,26 +66315,26 @@ │ │ │ │ blls 392724 │ │ │ │ @ instruction: 0xf7bee769 │ │ │ │ svclt 0x0000e912 │ │ │ │ andhi pc, r0, pc, lsr #7 │ │ │ │ ... │ │ │ │ addeq fp, r4, ip, asr #13 │ │ │ │ @ instruction: 0x000011b8 │ │ │ │ - rsbseq pc, r8, sl, asr r3 @ │ │ │ │ - rsbseq r2, r9, sl, lsr #20 │ │ │ │ + rsbseq pc, r8, r2, ror #6 │ │ │ │ + rsbseq r2, r9, r2, lsr sl │ │ │ │ addeq fp, r4, lr, lsr #12 │ │ │ │ - ldrsbteq sl, [sp], #-58 @ 0xffffffc6 │ │ │ │ - rsbseq pc, r8, ip, lsl #5 │ │ │ │ - rsbseq r2, r9, ip, asr r9 │ │ │ │ - rsbseq pc, r8, r0, ror r2 @ │ │ │ │ - rsbseq r2, r9, r0, asr #18 │ │ │ │ - rsbseq pc, r8, r2, asr r2 @ │ │ │ │ - rsbseq r2, r9, r2, lsr #18 │ │ │ │ - rsbseq pc, r8, r8, lsr #4 │ │ │ │ - ldrshteq r2, [r9], #-136 @ 0xffffff78 │ │ │ │ + rsbseq sl, sp, r2, ror #7 │ │ │ │ + @ instruction: 0x0078f294 │ │ │ │ + rsbseq r2, r9, r4, ror #18 │ │ │ │ + rsbseq pc, r8, r8, ror r2 @ │ │ │ │ + rsbseq r2, r9, r8, asr #18 │ │ │ │ + rsbseq pc, r8, sl, asr r2 @ │ │ │ │ + rsbseq r2, r9, sl, lsr #18 │ │ │ │ + rsbseq pc, r8, r0, lsr r2 @ │ │ │ │ + rsbseq r2, r9, r0, lsl #18 │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl febaa75c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldrdlt r0, [r5], r8 │ │ │ │ ldrmi r4, [r7], -sp, lsl #12 │ │ │ │ @ instruction: 0x4606461c │ │ │ │ @ instruction: 0xf720f0d1 │ │ │ │ @@ -66381,21 +66381,21 @@ │ │ │ │ ldrbtcc pc, [pc], #79 @ 53614 @ │ │ │ │ andcc r4, ip, r8, ror r4 │ │ │ │ blx f9152e │ │ │ │ @ instruction: 0xf04f4809 │ │ │ │ ldrbtmi r3, [r8], #-511 @ 0xfffffe01 │ │ │ │ blx ffe1153a │ │ │ │ svclt 0x0000e7d1 │ │ │ │ - rsbseq pc, r8, r6, asr #3 │ │ │ │ - rsbseq pc, r8, r4, asr #2 │ │ │ │ - rsbseq r2, r9, r4, lsl r8 │ │ │ │ - rsbseq pc, r8, r8, lsr #2 │ │ │ │ - ldrshteq r2, [r9], #-120 @ 0xffffff88 │ │ │ │ - rsbseq pc, r8, r8, lsl #2 │ │ │ │ - ldrsbteq r2, [r9], #-118 @ 0xffffff8a │ │ │ │ + rsbseq pc, r8, lr, asr #3 │ │ │ │ + rsbseq pc, r8, ip, asr #2 │ │ │ │ + rsbseq r2, r9, ip, lsl r8 │ │ │ │ + rsbseq pc, r8, r0, lsr r1 @ │ │ │ │ + rsbseq r2, r9, r0, lsl #16 │ │ │ │ + rsbseq pc, r8, r0, lsl r1 @ │ │ │ │ + ldrsbteq r2, [r9], #-126 @ 0xffffff82 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ blhi 10eb08 │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ bleq fe49198c │ │ │ │ stclmi 2, cr15, [r4, #-692] @ 0xfffffd4c │ │ │ │ bmi ffc650a8 │ │ │ │ @@ -66636,40 +66636,40 @@ │ │ │ │ @ instruction: 0xf942f7c4 │ │ │ │ @ instruction: 0xf04f481e │ │ │ │ ldrbtmi r3, [r8], #-511 @ 0xfffffe01 │ │ │ │ @ instruction: 0xf9fcf7c4 │ │ │ │ @ instruction: 0xf7bde7ad │ │ │ │ svclt 0x0000ee88 │ │ │ │ addeq fp, r4, r4, lsr #7 │ │ │ │ - rsbseq pc, r8, sl, asr #1 │ │ │ │ + ldrsbteq pc, [r8], #-2 @ │ │ │ │ @ instruction: 0x000011b8 │ │ │ │ - rsbseq lr, r8, r0, asr #30 │ │ │ │ - rsbseq lr, r8, r4, asr lr │ │ │ │ - rsbseq r2, r9, r4, lsr #10 │ │ │ │ + rsbseq lr, r8, r8, asr #30 │ │ │ │ + rsbseq lr, r8, ip, asr lr │ │ │ │ + rsbseq r2, r9, ip, lsr #10 │ │ │ │ addeq fp, r4, r2, lsr r1 │ │ │ │ - rsbseq lr, r8, r4, lsl #28 │ │ │ │ - ldrsbteq r2, [r9], #-68 @ 0xffffffbc │ │ │ │ - rsbseq lr, r8, r8, ror #27 │ │ │ │ - ldrhteq r2, [r9], #-72 @ 0xffffffb8 │ │ │ │ - rsbseq lr, r8, lr, asr #27 │ │ │ │ - @ instruction: 0x0079249e │ │ │ │ - ldrhteq lr, [r8], #-214 @ 0xffffff2a │ │ │ │ - rsbseq r2, r9, r4, lsl #9 │ │ │ │ - @ instruction: 0x0078ed98 │ │ │ │ - rsbseq r2, r9, r6, ror #8 │ │ │ │ - rsbseq lr, r8, ip, ror sp │ │ │ │ - rsbseq r2, r9, sl, asr #8 │ │ │ │ - rsbseq lr, r8, r2, ror #26 │ │ │ │ - rsbseq r2, r9, r0, lsr r4 │ │ │ │ - rsbseq lr, r8, r8, asr #26 │ │ │ │ - rsbseq r2, r9, r6, lsl r4 │ │ │ │ - rsbseq lr, r8, lr, lsr #26 │ │ │ │ - ldrshteq r2, [r9], #-60 @ 0xffffffc4 │ │ │ │ - rsbseq lr, r8, r4, lsl sp │ │ │ │ - rsbseq r2, r9, r2, ror #7 │ │ │ │ + rsbseq lr, r8, ip, lsl #28 │ │ │ │ + ldrsbteq r2, [r9], #-76 @ 0xffffffb4 │ │ │ │ + ldrshteq lr, [r8], #-208 @ 0xffffff30 │ │ │ │ + rsbseq r2, r9, r0, asr #9 │ │ │ │ + ldrsbteq lr, [r8], #-214 @ 0xffffff2a │ │ │ │ + rsbseq r2, r9, r6, lsr #9 │ │ │ │ + ldrhteq lr, [r8], #-222 @ 0xffffff22 │ │ │ │ + rsbseq r2, r9, ip, lsl #9 │ │ │ │ + rsbseq lr, r8, r0, lsr #27 │ │ │ │ + rsbseq r2, r9, lr, ror #8 │ │ │ │ + rsbseq lr, r8, r4, lsl #27 │ │ │ │ + rsbseq r2, r9, r2, asr r4 │ │ │ │ + rsbseq lr, r8, sl, ror #26 │ │ │ │ + rsbseq r2, r9, r8, lsr r4 │ │ │ │ + rsbseq lr, r8, r0, asr sp │ │ │ │ + rsbseq r2, r9, lr, lsl r4 │ │ │ │ + rsbseq lr, r8, r6, lsr sp │ │ │ │ + rsbseq r2, r9, r4, lsl #8 │ │ │ │ + rsbseq lr, r8, ip, lsl sp │ │ │ │ + rsbseq r2, r9, sl, ror #7 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d0f8cc │ │ │ │ @ instruction: 0x8010f8d2 │ │ │ │ addlt r4, r3, pc, lsl r6 │ │ │ │ @ instruction: 0xf8d84606 │ │ │ │ @@ -66714,20 +66714,20 @@ │ │ │ │ andcc r4, ip, r8, ror r4 │ │ │ │ @ instruction: 0xf8a4f7c4 │ │ │ │ strtmi r4, [r9], -r9, lsl #16 │ │ │ │ @ instruction: 0xf7c44478 │ │ │ │ @ instruction: 0x4628f95f │ │ │ │ pop {r0, r1, ip, sp, pc} │ │ │ │ svclt 0x00008ff0 │ │ │ │ - rsbseq lr, r8, ip, lsr #25 │ │ │ │ - rsbseq lr, r8, r2, lsr #25 │ │ │ │ - rsbseq r0, r9, r4, lsl #2 │ │ │ │ - rsbseq r0, r9, sl, lsl #6 │ │ │ │ - ldrsbteq lr, [r8], #-184 @ 0xffffff48 │ │ │ │ - rsbseq r2, r9, r8, lsr #5 │ │ │ │ + ldrhteq lr, [r8], #-196 @ 0xffffff3c │ │ │ │ + rsbseq lr, r8, sl, lsr #25 │ │ │ │ + rsbseq r0, r9, ip, lsl #2 │ │ │ │ + rsbseq r0, r9, r2, lsl r3 │ │ │ │ + rsbseq lr, r8, r0, ror #23 │ │ │ │ + ldrhteq r2, [r9], #-32 @ 0xffffffe0 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r8 │ │ │ │ bl febaad80 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldmdbvs r1, {r3, r4, r5, r6, r7, r8, r9, sl, fp} │ │ │ │ stmvs sl, {r1, fp, ip, pc} │ │ │ │ svclt 0x00c84282 │ │ │ │ stcle 3, cr2, [r3, #-0] │ │ │ │ @@ -66763,15 +66763,15 @@ │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ mrsle r0, LR_svc │ │ │ │ andlt r2, r4, r1 │ │ │ │ @ instruction: 0xf7bdbd10 │ │ │ │ svclt 0x0000ed8c │ │ │ │ addeq sl, r4, sl, asr #28 │ │ │ │ @ instruction: 0x000011b8 │ │ │ │ - rsbseq lr, r8, ip, asr #22 │ │ │ │ + rsbseq lr, r8, r4, asr fp │ │ │ │ addeq sl, r4, r0, lsl lr │ │ │ │ ldrbmi lr, [r0, sp, lsr #18]! │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e0f8cc │ │ │ │ pkhbtmi r4, r0, r9, lsl #13 │ │ │ │ ldrmi r4, [r7], -r8, lsl #12 │ │ │ │ @@ -66808,18 +66808,18 @@ │ │ │ │ teqpne ip, r0, asr #12 @ p-variant is OBSOLETE │ │ │ │ andcc r4, ip, r8, ror r4 │ │ │ │ @ instruction: 0xffe6f7c3 │ │ │ │ strtmi r4, [r9], -r6, lsl #16 │ │ │ │ @ instruction: 0xf7c44478 │ │ │ │ strtmi pc, [r8], -r1, lsr #17 │ │ │ │ @ instruction: 0x87f0e8bd │ │ │ │ - rsbseq lr, r8, sl, ror sl │ │ │ │ - rsbseq r2, r9, sl, asr #2 │ │ │ │ - rsbseq lr, r8, ip, asr sl │ │ │ │ - rsbseq r2, r9, ip, lsr #2 │ │ │ │ + rsbseq lr, r8, r2, lsl #21 │ │ │ │ + rsbseq r2, r9, r2, asr r1 │ │ │ │ + rsbseq lr, r8, r4, ror #20 │ │ │ │ + rsbseq r2, r9, r4, lsr r1 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00c8f8cc │ │ │ │ addlt r6, r5, r1, lsl r9 │ │ │ │ ldrdlt pc, [r8], -r1 │ │ │ │ @ instruction: 0xf1bb9e0e │ │ │ │ @@ -66843,15 +66843,15 @@ │ │ │ │ stmdacs r1, {r0, r1, r3, r4, r5, r6, r7, r8, r9, ip, sp, lr, pc} │ │ │ │ strmi sp, [fp, #297]! @ 0x129 │ │ │ │ stmdavs r3!, {r1, r5, ip, lr, pc}^ │ │ │ │ svcne 0x0004f859 │ │ │ │ @ instruction: 0x63b2f503 │ │ │ │ svcge 0x0004f858 │ │ │ │ blvc 10f1b0 │ │ │ │ - blpl 88f3ac │ │ │ │ + blpl 88f3ac │ │ │ │ blvs 124f830 │ │ │ │ blpl ff20f840 │ │ │ │ blx 48f938 │ │ │ │ stmdals pc, {r1, r4, r6, r7, r8, sl, ip, lr, pc} @ │ │ │ │ andls r4, r0, r3, lsr r6 │ │ │ │ @ instruction: 0x4620463a │ │ │ │ @ instruction: 0xf1039103 │ │ │ │ @@ -66886,20 +66886,20 @@ │ │ │ │ @ instruction: 0xf7c3300c │ │ │ │ stmdami sl, {r0, r2, r3, r6, r8, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ ldrbtmi r9, [r8], #-2307 @ 0xfffff6fd │ │ │ │ @ instruction: 0xf808f7c4 │ │ │ │ ldrmi r9, [r8], -r3, lsl #22 │ │ │ │ pop {r0, r2, ip, sp, pc} │ │ │ │ svclt 0x00008ff0 │ │ │ │ - rsbseq lr, r8, r2, ror r9 │ │ │ │ - rsbseq r2, r9, r2, asr #32 │ │ │ │ - rsbseq lr, r8, lr, asr #18 │ │ │ │ - rsbseq r2, r9, lr, lsl r0 │ │ │ │ - rsbseq lr, r8, sl, lsr #18 │ │ │ │ - ldrshteq r1, [r9], #-250 @ 0xffffff06 │ │ │ │ + rsbseq lr, r8, sl, ror r9 │ │ │ │ + rsbseq r2, r9, sl, asr #32 │ │ │ │ + rsbseq lr, r8, r6, asr r9 │ │ │ │ + rsbseq r2, r9, r6, lsr #32 │ │ │ │ + rsbseq lr, r8, r2, lsr r9 │ │ │ │ + rsbseq r2, r9, r2 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00c8f8cc │ │ │ │ blcs 80050 │ │ │ │ movwls r9, #16142 @ 0x3f0e │ │ │ │ strmi sp, [r5], -pc, lsr #26 │ │ │ │ @@ -66991,21 +66991,21 @@ │ │ │ │ vmla.i16 d31, d24, d1[2] │ │ │ │ tstcs r0, r2, asr #12 │ │ │ │ strtmi r4, [r8], -fp, asr #12 │ │ │ │ bleq 8f5dc │ │ │ │ vshr.u64 , , #44 │ │ │ │ addsmi r6, lr, #10682368 @ 0xa30000 │ │ │ │ strb sp, [r2, ip, asr #23]! │ │ │ │ - rsbseq lr, r8, r4, lsr #16 │ │ │ │ - ldrshteq r1, [r9], #-228 @ 0xffffff1c │ │ │ │ - rsbseq lr, r8, r4, lsl #16 │ │ │ │ - ldrsbteq r1, [r9], #-228 @ 0xffffff1c │ │ │ │ - ldrhteq lr, [r8], #-84 @ 0xffffffac │ │ │ │ - rsbseq lr, r8, lr, lsr #16 │ │ │ │ - rsbseq r8, ip, r4, lsl #20 │ │ │ │ + rsbseq lr, r8, ip, lsr #16 │ │ │ │ + ldrshteq r1, [r9], #-236 @ 0xffffff14 │ │ │ │ + rsbseq lr, r8, ip, lsl #16 │ │ │ │ + ldrsbteq r1, [r9], #-236 @ 0xffffff14 │ │ │ │ + ldrhteq lr, [r8], #-92 @ 0xffffffa4 │ │ │ │ + rsbseq lr, r8, r6, lsr r8 │ │ │ │ + rsbseq r8, ip, ip, lsl #20 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl febab1d8 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r5, r0, ror #31 │ │ │ │ ldrmi r4, [r0], -r5, lsl #12 │ │ │ │ ldmdavs sl, {r0, r1, r9, ip, pc} │ │ │ │ ldrmi r9, [r4], -r2, lsl #6 │ │ │ │ @@ -67163,22 +67163,22 @@ │ │ │ │ stmdbvs r3!, {r0, r1, r2, r3, r5, r6, r7, r9, sl, sp, lr, pc} │ │ │ │ @ instruction: 0x61233b01 │ │ │ │ ldmdavs sl, {r1, r3, r5, r6, r7, r9, sl, sp, lr, pc}^ │ │ │ │ @ instruction: 0xf47f4290 │ │ │ │ strbeq sl, [sl], -r7, ror #29 │ │ │ │ svcge 0x004cf57f │ │ │ │ svclt 0x0000e6e2 │ │ │ │ - rsbseq lr, r8, r4, asr r6 │ │ │ │ - rsbseq r1, r9, r4, lsr #26 │ │ │ │ - rsbseq lr, r8, r2, lsr #11 │ │ │ │ - rsbseq r1, r9, r2, ror ip │ │ │ │ - rsbseq lr, r8, sl, lsr #10 │ │ │ │ - ldrshteq r1, [r9], #-186 @ 0xffffff46 │ │ │ │ - rsbseq lr, r8, r8, ror #9 │ │ │ │ - ldrhteq r1, [r9], #-184 @ 0xffffff48 │ │ │ │ + rsbseq lr, r8, ip, asr r6 │ │ │ │ + rsbseq r1, r9, ip, lsr #26 │ │ │ │ + rsbseq lr, r8, sl, lsr #11 │ │ │ │ + rsbseq r1, r9, sl, ror ip │ │ │ │ + rsbseq lr, r8, r2, lsr r5 │ │ │ │ + rsbseq r1, r9, r2, lsl #24 │ │ │ │ + ldrshteq lr, [r8], #-64 @ 0xffffffc0 │ │ │ │ + rsbseq r1, r9, r0, asr #23 │ │ │ │ ldrbmi lr, [r0, sp, lsr #18]! │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d0f8cc │ │ │ │ addlt r6, r4, ip, asr #17 │ │ │ │ blle 124cec │ │ │ │ andlt r2, r4, r1 │ │ │ │ @@ -67286,27 +67286,27 @@ │ │ │ │ orrsne pc, fp, r0, asr #4 │ │ │ │ andcc r4, ip, r8, ror r4 │ │ │ │ stc2 7, cr15, [sl], #-780 @ 0xfffffcf4 │ │ │ │ @ instruction: 0xf04f480f │ │ │ │ ldrbtmi r3, [r8], #-511 @ 0xfffffe01 │ │ │ │ stc2l 7, cr15, [r4], #780 @ 0x30c │ │ │ │ svclt 0x0000e7a2 │ │ │ │ - rsbseq lr, r8, ip, ror r4 │ │ │ │ - @ instruction: 0x0078e39c │ │ │ │ - rsbseq r1, r9, sl, ror #20 │ │ │ │ - rsbseq lr, r8, r8, ror r3 │ │ │ │ - rsbseq r1, r9, r6, asr #20 │ │ │ │ - rsbseq lr, r8, ip, asr r3 │ │ │ │ - rsbseq r1, r9, sl, lsr #20 │ │ │ │ - rsbseq lr, r8, ip, lsl r3 │ │ │ │ - rsbseq r1, r9, sl, ror #19 │ │ │ │ - rsbseq lr, r8, r0, lsl #6 │ │ │ │ - rsbseq r1, r9, lr, asr #19 │ │ │ │ - rsbseq lr, r8, r4, ror #5 │ │ │ │ - ldrhteq r1, [r9], #-146 @ 0xffffff6e │ │ │ │ + rsbseq lr, r8, r4, lsl #9 │ │ │ │ + rsbseq lr, r8, r4, lsr #7 │ │ │ │ + rsbseq r1, r9, r2, ror sl │ │ │ │ + rsbseq lr, r8, r0, lsl #7 │ │ │ │ + rsbseq r1, r9, lr, asr #20 │ │ │ │ + rsbseq lr, r8, r4, ror #6 │ │ │ │ + rsbseq r1, r9, r2, lsr sl │ │ │ │ + rsbseq lr, r8, r4, lsr #6 │ │ │ │ + ldrshteq r1, [r9], #-146 @ 0xffffff6e │ │ │ │ + rsbseq lr, r8, r8, lsl #6 │ │ │ │ + ldrsbteq r1, [r9], #-150 @ 0xffffff6a │ │ │ │ + rsbseq lr, r8, ip, ror #5 │ │ │ │ + ldrhteq r1, [r9], #-154 @ 0xffffff66 │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl febab68c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldrmi r0, [pc], -r0, ror #31 │ │ │ │ ldc 8, cr6, [r2, #268] @ 0x10c │ │ │ │ addlt r4, r3, r0, lsr #22 │ │ │ │ @ instruction: 0x63b2f503 │ │ │ │ @@ -67341,18 +67341,18 @@ │ │ │ │ orrne pc, r1, r0, asr #4 │ │ │ │ andcc r4, ip, r8, ror r4 │ │ │ │ blx fef9242a │ │ │ │ strtmi r4, [r1], -r6, lsl #16 │ │ │ │ @ instruction: 0xf7c34478 │ │ │ │ @ instruction: 0x4620fc77 │ │ │ │ ldcllt 0, cr11, [r0, #12]! │ │ │ │ - rsbseq lr, r8, sl, lsr r2 │ │ │ │ - rsbseq r1, r9, sl, lsl #18 │ │ │ │ - rsbseq lr, r8, r8, lsl #4 │ │ │ │ - ldrsbteq r1, [r9], #-136 @ 0xffffff78 │ │ │ │ + rsbseq lr, r8, r2, asr #4 │ │ │ │ + rsbseq r1, r9, r2, lsl r9 │ │ │ │ + rsbseq lr, r8, r0, lsl r2 │ │ │ │ + rsbseq r1, r9, r0, ror #17 │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl febab744 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldrmi r0, [pc], -r0, ror #31 │ │ │ │ ldc 8, cr6, [r2, #268] @ 0x10c │ │ │ │ addlt r4, r3, r0, lsr #22 │ │ │ │ @ instruction: 0x63b2f503 │ │ │ │ @@ -67387,18 +67387,18 @@ │ │ │ │ @ instruction: 0x71b6f44f │ │ │ │ andcc r4, ip, r8, ror r4 │ │ │ │ blx 18924e2 │ │ │ │ strtmi r4, [r1], -r6, lsl #16 │ │ │ │ @ instruction: 0xf7c34478 │ │ │ │ @ instruction: 0x4620fc1b │ │ │ │ ldcllt 0, cr11, [r0, #12]! │ │ │ │ - rsbseq lr, r8, r2, lsl #3 │ │ │ │ - rsbseq r1, r9, r2, asr r8 │ │ │ │ - rsbseq lr, r8, r0, asr r1 │ │ │ │ - rsbseq r1, r9, r0, lsr #16 │ │ │ │ + rsbseq lr, r8, sl, lsl #3 │ │ │ │ + rsbseq r1, r9, sl, asr r8 │ │ │ │ + rsbseq lr, r8, r8, asr r1 │ │ │ │ + rsbseq r1, r9, r8, lsr #16 │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl febab7fc │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldrdlt r0, [r7], r0 @ │ │ │ │ strmi r4, [r5], -pc, lsl #12 │ │ │ │ stmdbls pc, {r1, r2, r4, r9, sl, lr} @ │ │ │ │ ldmibvs r9, {r0, r3, r4, r5, r6, r8, r9, ip, sp, pc} │ │ │ │ @@ -67503,24 +67503,24 @@ │ │ │ │ mvnvc pc, pc, asr #8 │ │ │ │ ldrbtmi r4, [r8], #-2061 @ 0xfffff7f3 │ │ │ │ @ instruction: 0xf7c3300c │ │ │ │ stmdami ip, {r0, r1, r2, r4, r5, r6, r9, fp, ip, sp, lr, pc} │ │ │ │ ldrbtmi r9, [r8], #-2309 @ 0xfffff6fb │ │ │ │ blx d126be │ │ │ │ strb r9, [pc, -r5, lsl #24]! │ │ │ │ - @ instruction: 0x0078e09a │ │ │ │ - rsbseq r1, r9, sl, ror #14 │ │ │ │ - rsbseq sp, r8, sl, ror #31 │ │ │ │ - ldrhteq r1, [r9], #-106 @ 0xffffff96 │ │ │ │ - ldrsbteq sp, [r8], #-240 @ 0xffffff10 │ │ │ │ - rsbseq r1, r9, r0, lsr #13 │ │ │ │ - ldrhteq sp, [r8], #-242 @ 0xffffff0e │ │ │ │ - rsbseq r1, r9, r2, lsl #13 │ │ │ │ - rsbseq sp, r8, lr, ror pc │ │ │ │ - rsbseq r1, r9, lr, asr #12 │ │ │ │ + rsbseq lr, r8, r2, lsr #1 │ │ │ │ + rsbseq r1, r9, r2, ror r7 │ │ │ │ + ldrshteq sp, [r8], #-242 @ 0xffffff0e │ │ │ │ + rsbseq r1, r9, r2, asr #13 │ │ │ │ + ldrsbteq sp, [r8], #-248 @ 0xffffff08 │ │ │ │ + rsbseq r1, r9, r8, lsr #13 │ │ │ │ + ldrhteq sp, [r8], #-250 @ 0xffffff06 │ │ │ │ + rsbseq r1, r9, sl, lsl #13 │ │ │ │ + rsbseq sp, r8, r6, lsl #31 │ │ │ │ + rsbseq r1, r9, r6, asr r6 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ blhi 10fc9c │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ bleq fe492b20 │ │ │ │ stclmi 2, cr15, [r4, #-692] @ 0xfffffd4c │ │ │ │ ldmibmi pc, {r3, r7, r9, sl, lr}^ @ │ │ │ │ @@ -67744,36 +67744,36 @@ │ │ │ │ @ instruction: 0xf7c34478 │ │ │ │ usat pc, #5, r9, asr #18 @ │ │ │ │ stcl 7, cr15, [r4, #752]! @ 0x2f0 │ │ │ │ andhi pc, r0, pc, lsr #7 │ │ │ │ ... │ │ │ │ addeq sl, r4, lr, lsl #4 │ │ │ │ @ instruction: 0x000011b8 │ │ │ │ - ldrshteq sp, [r8], #-222 @ 0xffffff22 │ │ │ │ - rsbseq r1, r9, lr, asr #9 │ │ │ │ + rsbseq sp, r8, r6, lsl #28 │ │ │ │ + ldrsbteq r1, [r9], #-70 @ 0xffffffba │ │ │ │ ldrdeq sl, [r4], ip │ │ │ │ - ldrhteq sp, [r8], #-212 @ 0xffffff2c │ │ │ │ + ldrhteq sp, [r8], #-220 @ 0xffffff24 │ │ │ │ + rsbseq sp, r8, sl, lsl lr │ │ │ │ rsbseq sp, r8, r2, lsl lr │ │ │ │ - rsbseq sp, r8, sl, lsl #28 │ │ │ │ - rsbseq sp, r8, r2, lsl #26 │ │ │ │ - ldrsbteq r1, [r9], #-50 @ 0xffffffce │ │ │ │ - ldrsbteq sp, [r8], #-198 @ 0xffffff3a │ │ │ │ - rsbseq r1, r9, r6, lsr #7 │ │ │ │ - ldrhteq sp, [r8], #-204 @ 0xffffff34 │ │ │ │ - rsbseq r1, r9, ip, lsl #7 │ │ │ │ - rsbseq sp, r8, r2, lsl #25 │ │ │ │ - rsbseq r1, r9, r2, asr r3 │ │ │ │ - rsbseq sp, r8, r4, asr #24 │ │ │ │ - rsbseq r1, r9, r4, lsl r3 │ │ │ │ - rsbseq sp, r8, lr, lsl ip │ │ │ │ - rsbseq r1, r9, lr, ror #5 │ │ │ │ - rsbseq sp, r8, r8, ror #23 │ │ │ │ - ldrhteq r1, [r9], #-38 @ 0xffffffda │ │ │ │ - rsbseq sp, r8, ip, asr #23 │ │ │ │ - @ instruction: 0x0079129c │ │ │ │ + rsbseq sp, r8, sl, lsl #26 │ │ │ │ + ldrsbteq r1, [r9], #-58 @ 0xffffffc6 │ │ │ │ + ldrsbteq sp, [r8], #-206 @ 0xffffff32 │ │ │ │ + rsbseq r1, r9, lr, lsr #7 │ │ │ │ + rsbseq sp, r8, r4, asr #25 │ │ │ │ + @ instruction: 0x00791394 │ │ │ │ + rsbseq sp, r8, sl, lsl #25 │ │ │ │ + rsbseq r1, r9, sl, asr r3 │ │ │ │ + rsbseq sp, r8, ip, asr #24 │ │ │ │ + rsbseq r1, r9, ip, lsl r3 │ │ │ │ + rsbseq sp, r8, r6, lsr #24 │ │ │ │ + ldrshteq r1, [r9], #-38 @ 0xffffffda │ │ │ │ + ldrshteq sp, [r8], #-176 @ 0xffffff50 │ │ │ │ + ldrhteq r1, [r9], #-46 @ 0xffffffd2 │ │ │ │ + ldrsbteq sp, [r8], #-180 @ 0xffffff4c │ │ │ │ + rsbseq r1, r9, r4, lsr #5 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ bleq fe692f14 │ │ │ │ stmibmi r1, {r0, r1, r2, r3, r9, sl, lr}^ │ │ │ │ bmi ff0a6638 │ │ │ │ @ instruction: 0xf2ad4479 │ │ │ │ @@ -67853,15 +67853,15 @@ │ │ │ │ @ instruction: 0xf0acf036 │ │ │ │ stmdacs r0, {r0, r1, r3, r8, fp, ip, pc} │ │ │ │ @ instruction: 0xf891d15a │ │ │ │ blcs 1021324 │ │ │ │ @ instruction: 0xf003d969 │ │ │ │ blcs ff055c2c │ │ │ │ addshi pc, sl, r0 │ │ │ │ - blvc 890378 │ │ │ │ + blvc 890378 │ │ │ │ blvc ff09080c │ │ │ │ blx 490900 │ │ │ │ vldr d13, [r1, #32] │ │ │ │ @ instruction: 0xeeb76b22 │ │ │ │ vmov.f64 d7, #64 @ 0x3e000000 0.125 │ │ │ │ vsqrt.f64 d22, d7 │ │ │ │ ldmdble r4, {r4, r9, fp, ip, sp, lr, pc}^ │ │ │ │ @@ -67965,34 +67965,34 @@ │ │ │ │ @ instruction: 0xf7c24478 │ │ │ │ ssat pc, #24, sp, lsl #31 @ │ │ │ │ stc 7, cr15, [r8], #-752 @ 0xfffffd10 │ │ │ │ andhi pc, r0, pc, lsr #7 │ │ │ │ ... │ │ │ │ addeq r9, r4, r4, lsr #28 │ │ │ │ @ instruction: 0x000011b8 │ │ │ │ - rsbseq sp, r8, r2, ror #21 │ │ │ │ - ldrhteq r1, [r9], #-18 @ 0xffffffee │ │ │ │ + rsbseq sp, r8, sl, ror #21 │ │ │ │ + ldrhteq r1, [r9], #-26 @ 0xffffffe6 │ │ │ │ addeq r9, r4, r0, asr #27 │ │ │ │ - rsbseq sp, r8, r0, lsl #21 │ │ │ │ - rsbseq sp, r8, r6, ror r9 │ │ │ │ - rsbseq r1, r9, r6, asr #32 │ │ │ │ - rsbseq sp, r8, ip, asr r9 │ │ │ │ - rsbseq r1, r9, ip, lsr #32 │ │ │ │ - rsbseq sp, r8, r6, lsr r9 │ │ │ │ - rsbseq r1, r9, r6 │ │ │ │ - rsbseq sp, r8, r8, lsl #18 │ │ │ │ - ldrsbteq r0, [r9], #-248 @ 0xffffff08 │ │ │ │ - rsbseq sp, r8, ip, asr #17 │ │ │ │ - @ instruction: 0x00790f9c │ │ │ │ - rsbseq sp, r8, r6, lsr #17 │ │ │ │ - rsbseq r0, r9, r6, ror pc │ │ │ │ - rsbseq sp, r8, r4, ror r8 │ │ │ │ - rsbseq r0, r9, r4, asr #30 │ │ │ │ - rsbseq sp, r8, r6, asr r8 │ │ │ │ - rsbseq r0, r9, r4, lsr #30 │ │ │ │ + rsbseq sp, r8, r8, lsl #21 │ │ │ │ + rsbseq sp, r8, lr, ror r9 │ │ │ │ + rsbseq r1, r9, lr, asr #32 │ │ │ │ + rsbseq sp, r8, r4, ror #18 │ │ │ │ + rsbseq r1, r9, r4, lsr r0 │ │ │ │ + rsbseq sp, r8, lr, lsr r9 │ │ │ │ + rsbseq r1, r9, lr │ │ │ │ + rsbseq sp, r8, r0, lsl r9 │ │ │ │ + rsbseq r0, r9, r0, ror #31 │ │ │ │ + ldrsbteq sp, [r8], #-132 @ 0xffffff7c │ │ │ │ + rsbseq r0, r9, r4, lsr #31 │ │ │ │ + rsbseq sp, r8, lr, lsr #17 │ │ │ │ + rsbseq r0, r9, lr, ror pc │ │ │ │ + rsbseq sp, r8, ip, ror r8 │ │ │ │ + rsbseq r0, r9, ip, asr #30 │ │ │ │ + rsbseq sp, r8, lr, asr r8 │ │ │ │ + rsbseq r0, r9, ip, lsr #30 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ bleq fe093284 │ │ │ │ ldclmi 2, cr15, [ip, #-692] @ 0xfffffd4c │ │ │ │ @ instruction: 0xf8df690e │ │ │ │ strmi r4, [r5], -r8, lsr #11 │ │ │ │ @@ -68091,15 +68091,15 @@ │ │ │ │ @ instruction: 0xf5029e0c │ │ │ │ @ instruction: 0xf50261b2 │ │ │ │ stmdacc r4, {r1, r2, r3, r5, r7, fp, sp, lr} │ │ │ │ vmlaeq.f64 d14, d3, d6 │ │ │ │ adcsvs pc, r0, #8388608 @ 0x800000 │ │ │ │ blpl 90bc4 │ │ │ │ svcvs 0x0004f850 │ │ │ │ - blvs 890748 │ │ │ │ + blvs 890748 │ │ │ │ movwcc r4, #17950 @ 0x461e │ │ │ │ blmi ff210bb8 │ │ │ │ blvc 11d09d4 │ │ │ │ blmi ff1d0bd0 │ │ │ │ blx 490cc8 │ │ │ │ svclt 0x00b8d904 │ │ │ │ blvs 11d0bcc │ │ │ │ @@ -68108,15 +68108,15 @@ │ │ │ │ blvs 11055c │ │ │ │ blvs ff250bec │ │ │ │ blx 490ce4 │ │ │ │ @ instruction: 0xf104bfa8 │ │ │ │ ble aa2524 │ │ │ │ ldrdls pc, [r0], -r6 │ │ │ │ blmi 90790 │ │ │ │ - blvc 890798 │ │ │ │ + blvc 890798 │ │ │ │ blvs 1250bfc │ │ │ │ blmi ff210c0c │ │ │ │ blx 490d04 │ │ │ │ @ instruction: 0xeeb0d91c │ │ │ │ vldr d6, [r2, #-796] @ 0xfffffce4 │ │ │ │ vmov.f64 d4, #66 @ 0x3e100000 0.1406250 │ │ │ │ vsqrt.f64 d20, d6 │ │ │ │ @@ -68182,15 +68182,15 @@ │ │ │ │ @ instruction: 0xf8426b07 │ │ │ │ bls 4612e0 │ │ │ │ biceq lr, r7, #2048 @ 0x800 │ │ │ │ andls r1, r6, #31232 @ 0x7a00 │ │ │ │ blvs 9085c │ │ │ │ andsle r4, pc, r1, lsl #11 │ │ │ │ svccc 0x0004f85c │ │ │ │ - blvs 8908a8 │ │ │ │ + blvs 8908a8 │ │ │ │ andcc r4, r4, r3, lsl #12 │ │ │ │ blmi ff210d24 │ │ │ │ blvc 11d0b40 │ │ │ │ blmi ff1d0d3c │ │ │ │ blx 490e34 │ │ │ │ svclt 0x00b8d904 │ │ │ │ blvs 11d0d38 │ │ │ │ @@ -68272,15 +68272,15 @@ │ │ │ │ eoreq pc, ip, r5, asr #16 │ │ │ │ stmdavs r0, {r0, r1, r2, fp, ip, pc} │ │ │ │ sbceq lr, ip, r0, lsl #22 │ │ │ │ stceq 1, cr15, [r1], {12} │ │ │ │ blvs 909b8 │ │ │ │ mulsle pc, pc, r2 @ │ │ │ │ svceq 0x0004f856 │ │ │ │ - blvs 890a04 │ │ │ │ + blvs 890a04 │ │ │ │ movwcc r4, #17944 @ 0x4618 │ │ │ │ blmi ff210e8c │ │ │ │ blvc 11d0ca8 │ │ │ │ blmi ff1d0ea4 │ │ │ │ blx 490f9c │ │ │ │ svclt 0x00b8d904 │ │ │ │ blvs 11d0ea0 │ │ │ │ @@ -68353,33 +68353,33 @@ │ │ │ │ andcc r4, ip, r8, ror r4 │ │ │ │ blx ff5133fa │ │ │ │ @ instruction: 0xf04f4816 │ │ │ │ ldrbtmi r3, [r8], #-511 @ 0xfffffe01 │ │ │ │ stc2 7, cr15, [ip], {194} @ 0xc2 │ │ │ │ @ instruction: 0xf7bce7ef │ │ │ │ svclt 0x0000e918 │ │ │ │ - ldrsbteq sp, [r8], #-118 @ 0xffffff8a │ │ │ │ + ldrsbteq sp, [r8], #-126 @ 0xffffff82 │ │ │ │ umulleq r9, r4, lr, sl │ │ │ │ @ instruction: 0x000011b8 │ │ │ │ - rsbseq sp, r8, ip, lsr #11 │ │ │ │ + ldrhteq sp, [r8], #-84 @ 0xffffffac │ │ │ │ addeq r9, r4, ip, asr r8 │ │ │ │ - rsbseq sp, r8, sl, lsr r5 │ │ │ │ - rsbseq sp, r8, r2, lsr r4 │ │ │ │ - rsbseq r0, r9, r2, lsl #22 │ │ │ │ - rsbseq sp, r8, r0, ror #7 │ │ │ │ - rsbseq sp, r8, ip, asr #5 │ │ │ │ - @ instruction: 0x0079099c │ │ │ │ - @ instruction: 0x0078d296 │ │ │ │ - rsbseq r0, r9, r6, ror #18 │ │ │ │ - rsbseq sp, r8, r0, ror r2 │ │ │ │ - rsbseq r0, r9, r0, asr #18 │ │ │ │ - rsbseq sp, r8, r2, asr r2 │ │ │ │ - rsbseq r0, r9, r0, lsr #18 │ │ │ │ - rsbseq sp, r8, r4, lsr r2 │ │ │ │ - rsbseq r0, r9, r2, lsl #18 │ │ │ │ + rsbseq sp, r8, r2, asr #10 │ │ │ │ + rsbseq sp, r8, sl, lsr r4 │ │ │ │ + rsbseq r0, r9, sl, lsl #22 │ │ │ │ + rsbseq sp, r8, r8, ror #7 │ │ │ │ + ldrsbteq sp, [r8], #-36 @ 0xffffffdc │ │ │ │ + rsbseq r0, r9, r4, lsr #19 │ │ │ │ + @ instruction: 0x0078d29e │ │ │ │ + rsbseq r0, r9, lr, ror #18 │ │ │ │ + rsbseq sp, r8, r8, ror r2 │ │ │ │ + rsbseq r0, r9, r8, asr #18 │ │ │ │ + rsbseq sp, r8, sl, asr r2 │ │ │ │ + rsbseq r0, r9, r8, lsr #18 │ │ │ │ + rsbseq sp, r8, ip, lsr r2 │ │ │ │ + rsbseq r0, r9, sl, lsl #18 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00b0f8cc │ │ │ │ ldrpl pc, [r4, #-2271]! @ 0xfffff721 │ │ │ │ @ instruction: 0xf8dfb08b │ │ │ │ @ instruction: 0x46064534 │ │ │ │ @@ -68390,15 +68390,15 @@ │ │ │ │ @ instruction: 0xf04f9409 │ │ │ │ cdpne 4, 5, cr0, cr4, cr0, {0} │ │ │ │ andcc pc, r0, fp, asr #17 │ │ │ │ @ instruction: 0xf1009005 │ │ │ │ ldmdals r4, {r0, r1, r5, r6, r9, pc} │ │ │ │ eorsle r2, ip, r0, lsl #16 │ │ │ │ streq lr, [r2, #2817] @ 0xb01 │ │ │ │ - beq 8919d0 │ │ │ │ + beq 8919d0 │ │ │ │ ldrmi r4, [r8], r1, lsr #13 │ │ │ │ blge 226e20 │ │ │ │ @ instruction: 0xf8559303 │ │ │ │ stmib sp, {r2, r8, sl, fp, ip}^ │ │ │ │ @ instruction: 0xf9917707 │ │ │ │ blcs 61724 │ │ │ │ addhi pc, r9, r0, asr #5 │ │ │ │ @@ -68422,15 +68422,15 @@ │ │ │ │ @ instruction: 0xf04f4059 │ │ │ │ @ instruction: 0xf0400300 │ │ │ │ ldrmi r8, [r0], -r7, asr #4 │ │ │ │ pop {r0, r1, r3, ip, sp, pc} │ │ │ │ blge 2395d0 │ │ │ │ bl a7014 │ │ │ │ strmi r0, [r1], r2, lsl #11 │ │ │ │ - beq 891a50 │ │ │ │ + beq 891a50 │ │ │ │ @ instruction: 0x3e03e9cd │ │ │ │ stmdbvs pc, {r1, r3, r4, sp, lr, pc} @ │ │ │ │ movwcs lr, #51671 @ 0xc9d7 │ │ │ │ @ instruction: 0xf0002b00 │ │ │ │ bcs 75948 │ │ │ │ teqphi pc, r0 @ p-variant is OBSOLETE │ │ │ │ ldrsbtne pc, [r0], #131 @ 0x83 @ │ │ │ │ @@ -68713,30 +68713,30 @@ │ │ │ │ ldrbtmi r9, [r8], #-2307 @ 0xfffff6fd │ │ │ │ @ instruction: 0xf9c2f7c2 │ │ │ │ str r9, [fp, #2563]! @ 0xa03 │ │ │ │ mcr 7, 2, pc, cr12, cr11, {5} @ │ │ │ │ addeq r9, r4, r4, lsr #9 │ │ │ │ @ instruction: 0x000011b8 │ │ │ │ addeq r9, r4, ip, lsl r4 │ │ │ │ - rsbseq ip, r8, ip, asr lr │ │ │ │ - rsbseq r0, r9, ip, lsr #10 │ │ │ │ - ldrhteq ip, [r8], #-218 @ 0xffffff26 │ │ │ │ - rsbseq r0, r9, sl, lsl #9 │ │ │ │ - rsbseq ip, r8, r8, lsr sp │ │ │ │ - rsbseq r0, r9, r8, lsl #8 │ │ │ │ - rsbseq ip, r8, sl, lsl sp │ │ │ │ - rsbseq r0, r9, sl, ror #7 │ │ │ │ - ldrshteq ip, [r8], #-204 @ 0xffffff34 │ │ │ │ - rsbseq r0, r9, ip, asr #7 │ │ │ │ - ldrsbteq ip, [r8], #-206 @ 0xffffff32 │ │ │ │ - rsbseq r0, r9, lr, lsr #7 │ │ │ │ - ldrhteq ip, [r8], #-204 @ 0xffffff34 │ │ │ │ - rsbseq r0, r9, ip, lsl #7 │ │ │ │ - @ instruction: 0x0078cc9e │ │ │ │ - rsbseq r0, r9, lr, ror #6 │ │ │ │ + rsbseq ip, r8, r4, ror #28 │ │ │ │ + rsbseq r0, r9, r4, lsr r5 │ │ │ │ + rsbseq ip, r8, r2, asr #27 │ │ │ │ + @ instruction: 0x00790492 │ │ │ │ + rsbseq ip, r8, r0, asr #26 │ │ │ │ + rsbseq r0, r9, r0, lsl r4 │ │ │ │ + rsbseq ip, r8, r2, lsr #26 │ │ │ │ + ldrshteq r0, [r9], #-50 @ 0xffffffce │ │ │ │ + rsbseq ip, r8, r4, lsl #26 │ │ │ │ + ldrsbteq r0, [r9], #-52 @ 0xffffffcc │ │ │ │ + rsbseq ip, r8, r6, ror #25 │ │ │ │ + ldrhteq r0, [r9], #-54 @ 0xffffffca │ │ │ │ + rsbseq ip, r8, r4, asr #25 │ │ │ │ + @ instruction: 0x00790394 │ │ │ │ + rsbseq ip, r8, r6, lsr #25 │ │ │ │ + rsbseq r0, r9, r6, ror r3 │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl febaccec │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ cdpmi 15, 2, cr0, cr15, cr8, {6} │ │ │ │ stcmi 0, cr11, [pc], #-548 @ 558d4 │ │ │ │ ldrbtmi r2, [lr], #-256 @ 0xffffff00 │ │ │ │ ldmdbpl r4!, {r0, r1, r2, r3, r8, sl, fp, ip, pc} │ │ │ │ @@ -68783,16 +68783,16 @@ │ │ │ │ @ instruction: 0xe7b7f939 │ │ │ │ eorvs r2, fp, r7, lsl #6 │ │ │ │ @ instruction: 0xf7bbe7b3 │ │ │ │ svclt 0x0000edc2 │ │ │ │ addeq r8, r4, r6, lsl pc │ │ │ │ @ instruction: 0x000011b8 │ │ │ │ strdeq r8, [r4], r8 @ │ │ │ │ - rsbseq ip, r8, r2, lsr #23 │ │ │ │ - rsbseq r0, r9, r8, ror r2 │ │ │ │ + rsbseq ip, r8, sl, lsr #23 │ │ │ │ + rsbseq r0, r9, r0, lsl #5 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ bl febacdcc │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldrdlt r0, [r9], r8 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ ldrd pc, [ip], #-143 @ 0xffffff71 @ │ │ │ │ @ instruction: 0x461a4611 │ │ │ │ @@ -68821,16 +68821,16 @@ │ │ │ │ @ instruction: 0xf7c24478 │ │ │ │ blls 1d3fec │ │ │ │ @ instruction: 0xf7bbe7e3 │ │ │ │ svclt 0x0000ed76 │ │ │ │ addeq r8, r4, sl, lsr #28 │ │ │ │ @ instruction: 0x000011b8 │ │ │ │ addeq r8, r4, r2, lsl #28 │ │ │ │ - ldrshteq ip, [r8], #-160 @ 0xffffff60 │ │ │ │ - rsbseq r0, r9, r0, asr #3 │ │ │ │ + ldrshteq ip, [r8], #-168 @ 0xffffff58 │ │ │ │ + rsbseq r0, r9, r8, asr #3 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ blhi 11111c │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x0098f8cc │ │ │ │ strmi fp, [sl], pc, lsl #1 │ │ │ │ @ instruction: 0x469849bf │ │ │ │ @@ -69022,29 +69022,29 @@ │ │ │ │ @ instruction: 0xf7c14478 │ │ │ │ ssat pc, #27, r9, asr #30 @ │ │ │ │ ssat r4, #25, r4, asr #12 │ │ │ │ bl ff913e58 │ │ │ │ ... │ │ │ │ umulleq r8, r4, r4, sp │ │ │ │ @ instruction: 0x000011b8 │ │ │ │ - rsbseq ip, r8, r4, asr sl │ │ │ │ - rsbseq r0, r9, r4, lsr #2 │ │ │ │ + rsbseq ip, r8, ip, asr sl │ │ │ │ + rsbseq r0, r9, ip, lsr #2 │ │ │ │ addeq r8, r4, r2, lsr sp │ │ │ │ - ldrsbteq ip, [r8], #-158 @ 0xffffff62 │ │ │ │ - rsbseq r0, r9, lr, lsr #1 │ │ │ │ - rsbseq ip, r8, r4, asr #19 │ │ │ │ - @ instruction: 0x00790094 │ │ │ │ - @ instruction: 0x0078c994 │ │ │ │ - rsbseq r0, r9, r4, rrx │ │ │ │ - rsbseq ip, r8, lr, ror #17 │ │ │ │ - ldrhteq pc, [r8], #-254 @ 0xffffff02 @ │ │ │ │ - rsbseq ip, r8, r8, ror #15 │ │ │ │ - ldrhteq pc, [r8], #-232 @ 0xffffff18 @ │ │ │ │ - rsbseq ip, r8, ip, asr #15 │ │ │ │ - @ instruction: 0x0078fe9c │ │ │ │ + rsbseq ip, r8, r6, ror #19 │ │ │ │ + ldrhteq r0, [r9], #-6 │ │ │ │ + rsbseq ip, r8, ip, asr #19 │ │ │ │ + @ instruction: 0x0079009c │ │ │ │ + @ instruction: 0x0078c99c │ │ │ │ + rsbseq r0, r9, ip, rrx │ │ │ │ + ldrshteq ip, [r8], #-134 @ 0xffffff7a │ │ │ │ + rsbseq pc, r8, r6, asr #31 │ │ │ │ + ldrshteq ip, [r8], #-112 @ 0xffffff90 │ │ │ │ + rsbseq pc, r8, r0, asr #29 │ │ │ │ + ldrsbteq ip, [r8], #-116 @ 0xffffff8c │ │ │ │ + rsbseq pc, r8, r4, lsr #29 │ │ │ │ mvnsmi lr, #737280 @ 0xb4000 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d0f8cc │ │ │ │ strmi fp, [pc], -r5, lsl #1 │ │ │ │ ldrbtcc pc, [pc], pc, asr #32 @ │ │ │ │ @ instruction: 0x46114699 │ │ │ │ @@ -69082,19 +69082,19 @@ │ │ │ │ @ instruction: 0x462922d3 │ │ │ │ ldrbtmi r9, [fp], #-512 @ 0xfffffe00 │ │ │ │ @ instruction: 0xf7be2210 │ │ │ │ movwcs pc, #4033 @ 0xfc1 @ │ │ │ │ eorvs r4, fp, r0, lsr #12 │ │ │ │ pop {r0, r2, ip, sp, pc} │ │ │ │ svclt 0x000083f0 │ │ │ │ - rsbseq ip, r8, r8, lsr #14 │ │ │ │ - ldrshteq pc, [r8], #-216 @ 0xffffff28 @ │ │ │ │ + rsbseq ip, r8, r0, lsr r7 │ │ │ │ + rsbseq pc, r8, r0, lsl #28 │ │ │ │ + ldrshteq ip, [r8], #-102 @ 0xffffff9a │ │ │ │ + rsbseq pc, r8, r6, asr #27 │ │ │ │ rsbseq ip, r8, lr, ror #13 │ │ │ │ - ldrhteq pc, [r8], #-222 @ 0xffffff22 @ │ │ │ │ - rsbseq ip, r8, r6, ror #13 │ │ │ │ mvnsmi lr, #737280 @ 0xb4000 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d8f8cc │ │ │ │ ldrmi fp, [r6], -r3, lsl #1 │ │ │ │ bvs fe527afc │ │ │ │ @ instruction: 0x46076a52 │ │ │ │ @@ -69173,18 +69173,18 @@ │ │ │ │ andcc r4, ip, r8, ror r4 │ │ │ │ stc2l 7, cr15, [r8, #-772]! @ 0xfffffcfc │ │ │ │ strtmi r4, [r9], -r7, lsl #16 │ │ │ │ @ instruction: 0xf7c14478 │ │ │ │ strtmi pc, [r8], -r3, lsr #28 │ │ │ │ pop {r0, r1, ip, sp, pc} │ │ │ │ svclt 0x000083f0 │ │ │ │ - rsbseq ip, r8, r6, ror #12 │ │ │ │ - rsbseq pc, r8, r6, lsr sp @ │ │ │ │ - rsbseq ip, r8, r0, ror #10 │ │ │ │ - rsbseq pc, r8, r0, lsr ip @ │ │ │ │ + rsbseq ip, r8, lr, ror #12 │ │ │ │ + rsbseq pc, r8, lr, lsr sp @ │ │ │ │ + rsbseq ip, r8, r8, ror #10 │ │ │ │ + rsbseq pc, r8, r8, lsr ip @ │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ blhi 2916a8 >::_M_default_append(unsigned int)@@Base+0xeae4> │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x0018f8cc │ │ │ │ adclt r4, r9, r7, ror lr │ │ │ │ @ instruction: 0x46174d77 │ │ │ │ @@ -69321,15 +69321,15 @@ │ │ │ │ bge 841094 │ │ │ │ @ instruction: 0x46404659 │ │ │ │ bleq 91ef8 │ │ │ │ @ instruction: 0xf054f10a │ │ │ │ @ instruction: 0xf0402801 │ │ │ │ blls 836cbc │ │ │ │ @ instruction: 0xf0402b00 │ │ │ │ - blls 876afc │ │ │ │ + blls 876afc │ │ │ │ @ instruction: 0xf0402b00 │ │ │ │ @ instruction: 0xf8d88131 │ │ │ │ @ instruction: 0xf5033004 │ │ │ │ ldc 3, cr6, [r3, #-712] @ 0xfffffd38 │ │ │ │ vmov.f64 d7, #2 @ 0x40100000 2.250 │ │ │ │ vcmpe.f64 d10, d10 │ │ │ │ vsqrt.f64 d26, d7 │ │ │ │ @@ -69368,15 +69368,15 @@ │ │ │ │ vmov.i16 d15, #0 @ 0x0000 │ │ │ │ @ instruction: 0xf89180ee │ │ │ │ blcs 1022ad8 │ │ │ │ uadd8mi fp, r5, r8 │ │ │ │ @ instruction: 0xf003d91b │ │ │ │ blcs ff0573e4 │ │ │ │ msrhi CPSR_sx, r0 │ │ │ │ - blvc 891b30 │ │ │ │ + blvc 891b30 │ │ │ │ blvc ff091fc4 │ │ │ │ blx 4920b8 │ │ │ │ tstphi r6, r0, asr #5 @ p-variant is OBSOLETE │ │ │ │ blvs 911b40 │ │ │ │ blvc 91fdc │ │ │ │ @ instruction: 0x46559b14 │ │ │ │ blvs ff251fd8 │ │ │ │ @@ -69482,15 +69482,15 @@ │ │ │ │ smlald sl, r2, r7, lr │ │ │ │ ldrdcc pc, [r4], -r8 │ │ │ │ @ instruction: 0xf5039a1a │ │ │ │ ldc 3, cr6, [r3, #-712] @ 0xfffffd38 │ │ │ │ ldmdavs r3, {r1, r8, r9, fp, ip, sp, lr} │ │ │ │ andsvs r3, r3, r1, lsl #6 │ │ │ │ ldc 6, cr14, [pc, #804] @ 569d4 │ │ │ │ - blge 8593d8 │ │ │ │ + blge 8593d8 │ │ │ │ @ instruction: 0x4640aa1f │ │ │ │ @ instruction: 0xf706f109 │ │ │ │ @ instruction: 0xf0402801 │ │ │ │ blls 836bc4 │ │ │ │ cmnle r5, r0, lsl #22 │ │ │ │ bllt d3d34c │ │ │ │ @ instruction: 0x463a9b18 │ │ │ │ @@ -69503,15 +69503,15 @@ │ │ │ │ @ instruction: 0xf73f42ab │ │ │ │ ldr sl, [r6, -fp, ror #27] │ │ │ │ bleq e91d70 │ │ │ │ bge 841378 │ │ │ │ @ instruction: 0x46404659 │ │ │ │ @ instruction: 0xf6e4f109 │ │ │ │ @ instruction: 0xf0402801 │ │ │ │ - blls 87698c │ │ │ │ + blls 87698c │ │ │ │ teqle r8, r0, lsl #22 │ │ │ │ ldrdcc pc, [r4], -r8 │ │ │ │ @ instruction: 0x63b2f503 │ │ │ │ blvc 111b64 │ │ │ │ bls 7101a4 │ │ │ │ movwcc r6, #6163 @ 0x1813 │ │ │ │ bfi r6, r3, #0, #20 │ │ │ │ @@ -69556,17 +69556,17 @@ │ │ │ │ @ instruction: 0xf10b9b13 │ │ │ │ ldrbmi r0, [fp, #-2817] @ 0xfffff4ff │ │ │ │ ldclge 4, cr15, [r9, #-508] @ 0xfffffe04 │ │ │ │ ldrdgt pc, [r4], #-141 @ 0xffffff73 @ │ │ │ │ bfi r9, sp, (invalid: 28:1) │ │ │ │ andhi pc, r0, pc, lsr #7 │ │ │ │ ... │ │ │ │ - rsbseq ip, r8, r6, lsr #3 │ │ │ │ - rsbseq ip, r8, r4, asr #1 │ │ │ │ - @ instruction: 0x0078f794 │ │ │ │ + rsbseq ip, r8, lr, lsr #3 │ │ │ │ + rsbseq ip, r8, ip, asr #1 │ │ │ │ + @ instruction: 0x0078f79c │ │ │ │ @ instruction: 0x008482b0 │ │ │ │ @ instruction: 0x000011b8 │ │ │ │ vhadd.s8 d25, d0, d14 │ │ │ │ ldmmi r1, {r0, r2, r3, r7, r8, ip, sp} │ │ │ │ andcc r4, ip, r8, ror r4 │ │ │ │ blx 1314704 │ │ │ │ stmdbls lr, {r0, r1, r2, r3, r7, fp, lr} │ │ │ │ @@ -69708,49 +69708,49 @@ │ │ │ │ cmppmi lr, r0, asr #4 @ p-variant is OBSOLETE │ │ │ │ ldrbtmi r4, [r8], #-2086 @ 0xfffff7da │ │ │ │ @ instruction: 0xf7c1300c │ │ │ │ stmdami r5!, {r0, r1, r4, r5, r8, fp, ip, sp, lr, pc} │ │ │ │ ldrbtmi r9, [r8], #-2318 @ 0xfffff6f2 │ │ │ │ @ instruction: 0xf9eef7c1 │ │ │ │ strbt r9, [r7], lr, lsl #22 │ │ │ │ - rsbseq fp, r8, r4, lsr #30 │ │ │ │ - ldrshteq pc, [r8], #-84 @ 0xffffffac @ │ │ │ │ - rsbseq fp, r8, r8, lsl #30 │ │ │ │ - ldrsbteq pc, [r8], #-88 @ 0xffffffa8 @ │ │ │ │ - rsbseq fp, r8, sl, ror #29 │ │ │ │ - ldrhteq pc, [r8], #-90 @ 0xffffffa6 @ │ │ │ │ - rsbseq fp, r8, ip, asr #29 │ │ │ │ - @ instruction: 0x0078f59c │ │ │ │ - rsbseq fp, r8, r4, lsr #29 │ │ │ │ - rsbseq pc, r8, r4, ror r5 @ │ │ │ │ - rsbseq fp, r8, r6, lsl #29 │ │ │ │ - rsbseq pc, r8, r6, asr r5 @ │ │ │ │ - rsbseq fp, r8, r8, ror #28 │ │ │ │ - rsbseq pc, r8, r8, lsr r5 @ │ │ │ │ - rsbseq fp, r8, sl, asr #28 │ │ │ │ - rsbseq pc, r8, sl, lsl r5 @ │ │ │ │ - rsbseq fp, r8, ip, lsr #28 │ │ │ │ - ldrshteq pc, [r8], #-76 @ 0xffffffb4 @ │ │ │ │ - rsbseq fp, r8, lr, lsl #28 │ │ │ │ - ldrsbteq pc, [r8], #-78 @ 0xffffffb2 @ │ │ │ │ - ldrshteq fp, [r8], #-208 @ 0xffffff30 │ │ │ │ - rsbseq pc, r8, r0, asr #9 │ │ │ │ - ldrsbteq fp, [r8], #-210 @ 0xffffff2e │ │ │ │ - rsbseq pc, r8, r2, lsr #9 │ │ │ │ - ldrhteq fp, [r8], #-212 @ 0xffffff2c │ │ │ │ - rsbseq pc, r8, r4, lsl #9 │ │ │ │ - rsbseq fp, r8, sl, lsl #27 │ │ │ │ - rsbseq pc, r8, sl, asr r4 @ │ │ │ │ - rsbseq fp, r8, r0, ror #26 │ │ │ │ - rsbseq pc, r8, r0, lsr r4 @ │ │ │ │ - rsbseq fp, r8, r6, asr #26 │ │ │ │ - rsbseq pc, r8, r4, lsl r4 @ │ │ │ │ - rsbseq fp, r8, sl, lsr sp │ │ │ │ - ldrshteq fp, [r8], #-198 @ 0xffffff3a │ │ │ │ - rsbseq pc, r8, r6, asr #7 │ │ │ │ + rsbseq fp, r8, ip, lsr #30 │ │ │ │ + ldrshteq pc, [r8], #-92 @ 0xffffffa4 @ │ │ │ │ + rsbseq fp, r8, r0, lsl pc │ │ │ │ + rsbseq pc, r8, r0, ror #11 │ │ │ │ + ldrshteq fp, [r8], #-226 @ 0xffffff1e │ │ │ │ + rsbseq pc, r8, r2, asr #11 │ │ │ │ + ldrsbteq fp, [r8], #-228 @ 0xffffff1c │ │ │ │ + rsbseq pc, r8, r4, lsr #11 │ │ │ │ + rsbseq fp, r8, ip, lsr #29 │ │ │ │ + rsbseq pc, r8, ip, ror r5 @ │ │ │ │ + rsbseq fp, r8, lr, lsl #29 │ │ │ │ + rsbseq pc, r8, lr, asr r5 @ │ │ │ │ + rsbseq fp, r8, r0, ror lr │ │ │ │ + rsbseq pc, r8, r0, asr #10 │ │ │ │ + rsbseq fp, r8, r2, asr lr │ │ │ │ + rsbseq pc, r8, r2, lsr #10 │ │ │ │ + rsbseq fp, r8, r4, lsr lr │ │ │ │ + rsbseq pc, r8, r4, lsl #10 │ │ │ │ + rsbseq fp, r8, r6, lsl lr │ │ │ │ + rsbseq pc, r8, r6, ror #9 │ │ │ │ + ldrshteq fp, [r8], #-216 @ 0xffffff28 │ │ │ │ + rsbseq pc, r8, r8, asr #9 │ │ │ │ + ldrsbteq fp, [r8], #-218 @ 0xffffff26 │ │ │ │ + rsbseq pc, r8, sl, lsr #9 │ │ │ │ + ldrhteq fp, [r8], #-220 @ 0xffffff24 │ │ │ │ + rsbseq pc, r8, ip, lsl #9 │ │ │ │ + @ instruction: 0x0078bd92 │ │ │ │ + rsbseq pc, r8, r2, ror #8 │ │ │ │ + rsbseq fp, r8, r8, ror #26 │ │ │ │ + rsbseq pc, r8, r8, lsr r4 @ │ │ │ │ + rsbseq fp, r8, lr, asr #26 │ │ │ │ + rsbseq pc, r8, ip, lsl r4 @ │ │ │ │ + rsbseq fp, r8, r2, asr #26 │ │ │ │ + ldrshteq fp, [r8], #-206 @ 0xffffff32 │ │ │ │ + rsbseq pc, r8, lr, asr #7 │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl febadcd0 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8920fd8 │ │ │ │ @ instruction: 0x461d405d │ │ │ │ strmi fp, [r6], -r5, lsl #1 │ │ │ │ ldreq pc, [r0], #-20 @ 0xffffffec │ │ │ │ @@ -69855,23 +69855,23 @@ │ │ │ │ andcc r4, ip, r8, ror r4 │ │ │ │ @ instruction: 0xf810f7c1 │ │ │ │ stmdbls r3, {r2, r3, fp, lr} │ │ │ │ @ instruction: 0xf7c14478 │ │ │ │ blls 154fac │ │ │ │ andlt r4, r5, r8, lsl r6 │ │ │ │ svclt 0x0000bdf0 │ │ │ │ - rsbseq fp, r8, r6, lsr ip │ │ │ │ - rsbseq fp, r8, r6, lsr #24 │ │ │ │ - rsbseq fp, r8, ip, ror #22 │ │ │ │ - ldrshteq fp, [r8], #-164 @ 0xffffff5c │ │ │ │ - rsbseq pc, r8, r4, asr #3 │ │ │ │ - ldrsbteq fp, [r8], #-162 @ 0xffffff5e │ │ │ │ - rsbseq pc, r8, r2, lsr #3 │ │ │ │ - ldrhteq fp, [r8], #-160 @ 0xffffff60 │ │ │ │ - rsbseq pc, r8, r0, lsl #3 │ │ │ │ + rsbseq fp, r8, lr, lsr ip │ │ │ │ + rsbseq fp, r8, lr, lsr #24 │ │ │ │ + rsbseq fp, r8, r4, ror fp │ │ │ │ + ldrshteq fp, [r8], #-172 @ 0xffffff54 │ │ │ │ + rsbseq pc, r8, ip, asr #3 │ │ │ │ + ldrsbteq fp, [r8], #-170 @ 0xffffff56 │ │ │ │ + rsbseq pc, r8, sl, lsr #3 │ │ │ │ + ldrhteq fp, [r8], #-168 @ 0xffffff58 │ │ │ │ + rsbseq pc, r8, r8, lsl #3 │ │ │ │ mvnsmi lr, sp, lsr #18 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00c8f8cc │ │ │ │ addlt r4, r8, pc, lsr #28 │ │ │ │ tstcs r0, pc, lsr #24 │ │ │ │ ldcls 4, cr4, [r0, #-504] @ 0xfffffe08 │ │ │ │ @@ -69919,16 +69919,16 @@ │ │ │ │ @ instruction: 0xf852f7c1 │ │ │ │ movwcs lr, #30646 @ 0x77b6 │ │ │ │ ldr r6, [r2, fp, lsr #32]! │ │ │ │ ldcl 7, cr15, [sl], {186} @ 0xba │ │ │ │ addeq r7, r4, ip, asr #26 │ │ │ │ @ instruction: 0x000011b8 │ │ │ │ addeq r7, r4, ip, lsr #26 │ │ │ │ - ldrsbteq fp, [r8], #-148 @ 0xffffff6c │ │ │ │ - rsbseq pc, r8, sl, lsr #1 │ │ │ │ + ldrsbteq fp, [r8], #-156 @ 0xffffff64 │ │ │ │ + ldrhteq pc, [r8], #-2 @ │ │ │ │ ldrbmi lr, [r0, sp, lsr #18]! │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00b0f8cc │ │ │ │ addlt r4, ip, r2, asr #24 │ │ │ │ strmi r4, [r5], -pc, lsl #12 │ │ │ │ @ instruction: 0x4691447c │ │ │ │ @@ -69992,22 +69992,22 @@ │ │ │ │ cmppvs pc, r0, asr #12 @ p-variant is OBSOLETE │ │ │ │ streq pc, [sl, #-111] @ 0xffffff91 │ │ │ │ andcc r4, ip, r8, ror r4 │ │ │ │ cdp2 7, 15, cr15, cr10, cr0, {6} │ │ │ │ strtmi r4, [r1], -r9, lsl #16 │ │ │ │ @ instruction: 0xf7c04478 │ │ │ │ @ instruction: 0xe7ccffb5 │ │ │ │ - rsbseq fp, r8, r4, asr sl │ │ │ │ + rsbseq fp, r8, ip, asr sl │ │ │ │ + rsbseq fp, r8, r4, ror r9 │ │ │ │ + ldrsbteq fp, [r8], #-128 @ 0xffffff80 │ │ │ │ + rsbseq lr, r8, r0, lsr #31 │ │ │ │ + rsbseq fp, r8, ip, lsr #17 │ │ │ │ + rsbseq lr, r8, sl, ror pc │ │ │ │ + rsbseq fp, r8, ip, lsl #17 │ │ │ │ rsbseq fp, r8, ip, ror #18 │ │ │ │ - rsbseq fp, r8, r8, asr #17 │ │ │ │ - @ instruction: 0x0078ef98 │ │ │ │ - rsbseq fp, r8, r4, lsr #17 │ │ │ │ - rsbseq lr, r8, r2, ror pc │ │ │ │ - rsbseq fp, r8, r4, lsl #17 │ │ │ │ - rsbseq fp, r8, r4, ror #18 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ blhi 11238c │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x0090f8cc │ │ │ │ @ instruction: 0x4692b091 │ │ │ │ smlabtcs r1, sp, ip, r4 │ │ │ │ @@ -70214,44 +70214,44 @@ │ │ │ │ tstpeq r8, pc, rrx @ p-variant is OBSOLETE │ │ │ │ @ instruction: 0xf7c04478 │ │ │ │ @ instruction: 0xf06ffe01 │ │ │ │ movwls r0, #41736 @ 0xa308 │ │ │ │ svclt 0x0000e707 │ │ │ │ addeq r7, r4, r4, lsr #22 │ │ │ │ @ instruction: 0x000011b8 │ │ │ │ - rsbseq fp, r8, r4, asr #17 │ │ │ │ - rsbseq fp, r8, lr, lsl r7 │ │ │ │ - rsbseq lr, r8, lr, ror #27 │ │ │ │ - rsbseq fp, r8, r6, lsl #14 │ │ │ │ - ldrsbteq lr, [r8], #-214 @ 0xffffff2a │ │ │ │ + rsbseq fp, r8, ip, asr #17 │ │ │ │ + rsbseq fp, r8, r6, lsr #14 │ │ │ │ + ldrshteq lr, [r8], #-214 @ 0xffffff2a │ │ │ │ + rsbseq fp, r8, lr, lsl #14 │ │ │ │ + ldrsbteq lr, [r8], #-222 @ 0xffffff22 │ │ │ │ addeq r7, r4, r2, ror #19 │ │ │ │ - rsbseq fp, r8, sl, asr #13 │ │ │ │ - @ instruction: 0x0078ed9a │ │ │ │ - rsbseq fp, r8, r0, lsl #13 │ │ │ │ - rsbseq lr, r8, r0, asr sp │ │ │ │ - rsbseq fp, r8, r4, ror #12 │ │ │ │ - rsbseq fp, r8, r8, ror #14 │ │ │ │ - rsbseq fp, r8, sl, lsr r6 │ │ │ │ - rsbseq lr, r8, sl, lsl #26 │ │ │ │ - rsbseq fp, r8, r0, lsr #12 │ │ │ │ - ldrshteq lr, [r8], #-192 @ 0xffffff40 │ │ │ │ - rsbseq fp, r8, r4, lsl #12 │ │ │ │ - rsbseq fp, r8, r8, lsl #11 │ │ │ │ - rsbseq fp, r8, r6, ror #11 │ │ │ │ - rsbseq fp, r8, lr, lsl r7 │ │ │ │ - rsbseq fp, r8, r8, asr #11 │ │ │ │ - @ instruction: 0x0078ec98 │ │ │ │ - rsbseq fp, r8, r8, lsr #11 │ │ │ │ - rsbseq fp, r8, r2, lsl r7 │ │ │ │ - rsbseq fp, r8, sl, asr r6 │ │ │ │ - rsbseq fp, r8, r6, asr r5 │ │ │ │ - rsbseq fp, r8, lr, ror #13 │ │ │ │ - rsbseq fp, r8, r4, lsr r5 │ │ │ │ - @ instruction: 0x0078b69c │ │ │ │ - rsbseq lr, r8, ip, ror #23 │ │ │ │ + ldrsbteq fp, [r8], #-98 @ 0xffffff9e │ │ │ │ + rsbseq lr, r8, r2, lsr #27 │ │ │ │ + rsbseq fp, r8, r8, lsl #13 │ │ │ │ + rsbseq lr, r8, r8, asr sp │ │ │ │ + rsbseq fp, r8, ip, ror #12 │ │ │ │ + rsbseq fp, r8, r0, ror r7 │ │ │ │ + rsbseq fp, r8, r2, asr #12 │ │ │ │ + rsbseq lr, r8, r2, lsl sp │ │ │ │ + rsbseq fp, r8, r8, lsr #12 │ │ │ │ + ldrshteq lr, [r8], #-200 @ 0xffffff38 │ │ │ │ + rsbseq fp, r8, ip, lsl #12 │ │ │ │ + @ instruction: 0x0078b590 │ │ │ │ + rsbseq fp, r8, lr, ror #11 │ │ │ │ + rsbseq fp, r8, r6, lsr #14 │ │ │ │ + ldrsbteq fp, [r8], #-80 @ 0xffffffb0 │ │ │ │ + rsbseq lr, r8, r0, lsr #25 │ │ │ │ + ldrhteq fp, [r8], #-80 @ 0xffffffb0 │ │ │ │ + rsbseq fp, r8, sl, lsl r7 │ │ │ │ + rsbseq fp, r8, r2, ror #12 │ │ │ │ + rsbseq fp, r8, lr, asr r5 │ │ │ │ + ldrshteq fp, [r8], #-102 @ 0xffffff9a │ │ │ │ + rsbseq fp, r8, ip, lsr r5 │ │ │ │ + rsbseq fp, r8, r4, lsr #13 │ │ │ │ + ldrshteq lr, [r8], #-180 @ 0xffffff4c │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl febae4a4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fb8 │ │ │ │ addlt r2, lr, r8, lsl r5 │ │ │ │ ldrcc pc, [r4, #-2271] @ 0xfffff721 │ │ │ │ ldrbtmi r4, [sl], #-1542 @ 0xfffff9fa │ │ │ │ @@ -70576,94 +70576,94 @@ │ │ │ │ strb pc, [r0, #2865]! @ 0xb31 @ │ │ │ │ @ instruction: 0xffffffff │ │ │ │ svcvc 0x00efffff │ │ │ │ @ instruction: 0x47ae147b │ │ │ │ svccc 0x00847ae1 │ │ │ │ addeq r7, r4, sl, asr r7 │ │ │ │ @ instruction: 0x000011b8 │ │ │ │ - rsbseq fp, r8, ip, ror #8 │ │ │ │ - rsbseq fp, r8, ip, lsl #10 │ │ │ │ + rsbseq fp, r8, r4, ror r4 │ │ │ │ + rsbseq fp, r8, r4, lsl r5 │ │ │ │ @ instruction: 0xffffccd5 │ │ │ │ - rsbseq fp, r8, r8, lsl #12 │ │ │ │ + rsbseq fp, r8, r0, lsl r6 │ │ │ │ @ instruction: 0xffffc9c3 │ │ │ │ @ instruction: 0xffffcaf7 │ │ │ │ andeq r2, r0, fp, lsr r2 │ │ │ │ andeq r2, r0, r7, lsl #5 │ │ │ │ - rsbseq fp, r8, sl, lsr #12 │ │ │ │ - ldrhteq fp, [r8], #-58 @ 0xffffffc6 │ │ │ │ - rsbseq lr, r8, r8, lsl #21 │ │ │ │ + rsbseq fp, r8, r2, lsr r6 │ │ │ │ + rsbseq fp, r8, r2, asr #7 │ │ │ │ + @ instruction: 0x0078ea90 │ │ │ │ umulleq r7, r4, r2, r6 │ │ │ │ andeq r0, r0, fp, asr #26 │ │ │ │ andeq r0, r0, r5, ror #10 │ │ │ │ @ instruction: 0xfffff70d │ │ │ │ - rsbseq fp, r8, r0, asr r3 │ │ │ │ - rsbseq lr, r8, lr, lsl sl │ │ │ │ - rsbseq fp, r8, r2, lsr r3 │ │ │ │ - rsbseq lr, r8, r0, lsl #20 │ │ │ │ - rsbseq fp, r8, r4, lsl r3 │ │ │ │ - rsbseq lr, r8, r2, ror #19 │ │ │ │ + rsbseq fp, r8, r8, asr r3 │ │ │ │ + rsbseq lr, r8, r6, lsr #20 │ │ │ │ + rsbseq fp, r8, sl, lsr r3 │ │ │ │ + rsbseq lr, r8, r8, lsl #20 │ │ │ │ + rsbseq fp, r8, ip, lsl r3 │ │ │ │ + rsbseq lr, r8, sl, ror #19 │ │ │ │ @ instruction: 0xffffc803 │ │ │ │ @ instruction: 0xffffc775 │ │ │ │ - ldrsbteq fp, [r8], #-34 @ 0xffffffde │ │ │ │ - rsbseq lr, r8, r2, lsr #19 │ │ │ │ - ldrhteq fp, [r8], #-40 @ 0xffffffd8 │ │ │ │ - rsbseq lr, r8, r8, lsl #19 │ │ │ │ + ldrsbteq fp, [r8], #-42 @ 0xffffffd6 │ │ │ │ + rsbseq lr, r8, sl, lsr #19 │ │ │ │ + rsbseq fp, r8, r0, asr #5 │ │ │ │ + @ instruction: 0x0078e990 │ │ │ │ @ instruction: 0xffffc6f7 │ │ │ │ - rsbseq fp, r8, ip, lsl #5 │ │ │ │ - rsbseq lr, r8, ip, asr r9 │ │ │ │ + @ instruction: 0x0078b294 │ │ │ │ + rsbseq lr, r8, r4, ror #18 │ │ │ │ @ instruction: 0xffffaabf │ │ │ │ - rsbseq fp, r8, r0, ror #4 │ │ │ │ - rsbseq lr, r8, r0, lsr r9 │ │ │ │ + rsbseq fp, r8, r8, ror #4 │ │ │ │ + rsbseq lr, r8, r8, lsr r9 │ │ │ │ @ instruction: 0xffffe6eb │ │ │ │ - rsbseq fp, r8, r4, lsr r2 │ │ │ │ - rsbseq lr, r8, r4, lsl #18 │ │ │ │ - rsbseq fp, r8, r6, lsl r2 │ │ │ │ - rsbseq lr, r8, r4, ror #17 │ │ │ │ - ldrshteq fp, [r8], #-22 @ 0xffffffea │ │ │ │ - rsbseq fp, r8, r0, lsl r4 │ │ │ │ + rsbseq fp, r8, ip, lsr r2 │ │ │ │ + rsbseq lr, r8, ip, lsl #18 │ │ │ │ + rsbseq fp, r8, lr, lsl r2 │ │ │ │ + rsbseq lr, r8, ip, ror #17 │ │ │ │ + ldrshteq fp, [r8], #-30 @ 0xffffffe2 │ │ │ │ + rsbseq fp, r8, r8, lsl r4 │ │ │ │ @ instruction: 0xfffff98b │ │ │ │ - rsbseq fp, r8, ip, asr #3 │ │ │ │ - @ instruction: 0x0078e89c │ │ │ │ + ldrsbteq fp, [r8], #-20 @ 0xffffffec │ │ │ │ + rsbseq lr, r8, r4, lsr #17 │ │ │ │ @ instruction: 0xffffec75 │ │ │ │ - @ instruction: 0x0078b198 │ │ │ │ - rsbseq lr, r8, r8, ror #16 │ │ │ │ + rsbseq fp, r8, r0, lsr #3 │ │ │ │ + rsbseq lr, r8, r0, ror r8 │ │ │ │ @ instruction: 0xffffc4ef │ │ │ │ - rsbseq fp, r8, ip, ror #2 │ │ │ │ - rsbseq lr, r8, ip, lsr r8 │ │ │ │ + rsbseq fp, r8, r4, ror r1 │ │ │ │ + rsbseq lr, r8, r4, asr #16 │ │ │ │ @ instruction: 0xffffbc77 │ │ │ │ - rsbseq fp, r8, r4, lsr r1 │ │ │ │ - rsbseq lr, r8, r4, lsl #16 │ │ │ │ + rsbseq fp, r8, ip, lsr r1 │ │ │ │ + rsbseq lr, r8, ip, lsl #16 │ │ │ │ @ instruction: 0xfffff69b │ │ │ │ @ instruction: 0xffffe4d1 │ │ │ │ - ldrshteq fp, [r8], #-10 │ │ │ │ - rsbseq lr, r8, sl, asr #15 │ │ │ │ + rsbseq fp, r8, r2, lsl #2 │ │ │ │ + ldrsbteq lr, [r8], #-114 @ 0xffffff8e │ │ │ │ @ instruction: 0xffffc009 │ │ │ │ - rsbseq fp, r8, lr, asr #1 │ │ │ │ - @ instruction: 0x0078e79e │ │ │ │ + ldrsbteq fp, [r8], #-6 │ │ │ │ + rsbseq lr, r8, r6, lsr #15 │ │ │ │ @ instruction: 0x00001eb1 │ │ │ │ - rsbseq fp, r8, r2, lsr #1 │ │ │ │ - rsbseq lr, r8, r2, ror r7 │ │ │ │ + rsbseq fp, r8, sl, lsr #1 │ │ │ │ + rsbseq lr, r8, sl, ror r7 │ │ │ │ @ instruction: 0xffffb05d │ │ │ │ - rsbseq fp, r8, r6, ror r0 │ │ │ │ - rsbseq lr, r8, r6, asr #14 │ │ │ │ + rsbseq fp, r8, lr, ror r0 │ │ │ │ + rsbseq lr, r8, lr, asr #14 │ │ │ │ @ instruction: 0xffffa8b9 │ │ │ │ - rsbseq fp, r8, sl, asr #32 │ │ │ │ - rsbseq lr, r8, sl, lsl r7 │ │ │ │ - rsbseq fp, r8, r4, lsr #5 │ │ │ │ - ldrsbteq fp, [r8], #-36 @ 0xffffffdc │ │ │ │ - rsbseq fp, r8, lr │ │ │ │ - ldrsbteq lr, [r8], #-110 @ 0xffffff92 │ │ │ │ - ldrshteq fp, [r8], #-42 @ 0xffffffd6 │ │ │ │ - ldrhteq fp, [r8], #-36 @ 0xffffffdc │ │ │ │ - rsbseq sl, r8, r4, asr #31 │ │ │ │ - @ instruction: 0x0078e694 │ │ │ │ - rsbseq fp, r8, r2, ror #5 │ │ │ │ - rsbseq fp, r8, r4, ror #6 │ │ │ │ - rsbseq sl, r8, ip, ror pc │ │ │ │ - rsbseq lr, r8, ip, asr #12 │ │ │ │ + rsbseq fp, r8, r2, asr r0 │ │ │ │ + rsbseq lr, r8, r2, lsr #14 │ │ │ │ + rsbseq fp, r8, ip, lsr #5 │ │ │ │ + ldrsbteq fp, [r8], #-44 @ 0xffffffd4 │ │ │ │ + rsbseq fp, r8, r6, lsl r0 │ │ │ │ + rsbseq lr, r8, r6, ror #13 │ │ │ │ + rsbseq fp, r8, r2, lsl #6 │ │ │ │ + ldrhteq fp, [r8], #-44 @ 0xffffffd4 │ │ │ │ + rsbseq sl, r8, ip, asr #31 │ │ │ │ + @ instruction: 0x0078e69c │ │ │ │ + rsbseq fp, r8, sl, ror #5 │ │ │ │ + rsbseq fp, r8, ip, ror #6 │ │ │ │ + rsbseq sl, r8, r4, lsl #31 │ │ │ │ + rsbseq lr, r8, r4, asr r6 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ bl febaeb14 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ssub8mi r0, r4, r0 │ │ │ │ @ instruction: 0xf7ffb082 │ │ │ │ stmdacs r1, {r0, r2, r3, r4, r5, r7, sl, fp, ip, sp, lr, pc} │ │ │ │ svclt 0x00084603 │ │ │ │ @@ -70674,16 +70674,16 @@ │ │ │ │ ldrbtmi r4, [r8], #-2054 @ 0xfffff7fa │ │ │ │ @ instruction: 0xf7c0300c │ │ │ │ stmdami r5, {r0, r3, r5, r7, r8, fp, ip, sp, lr, pc} │ │ │ │ ldrbtmi r9, [r8], #-2305 @ 0xfffff6ff │ │ │ │ blx 199584c │ │ │ │ ldrmi r9, [r8], -r1, lsl #22 │ │ │ │ ldclt 0, cr11, [r0, #-8] │ │ │ │ - rsbseq sl, r8, r2, ror #27 │ │ │ │ - ldrhteq lr, [r8], #-66 @ 0xffffffbe │ │ │ │ + rsbseq sl, r8, sl, ror #27 │ │ │ │ + ldrhteq lr, [r8], #-74 @ 0xffffffb6 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ bleq fe095c9c │ │ │ │ ldclmi 2, cr15, [ip, #-692] @ 0xfffffd4c │ │ │ │ @ instruction: 0xf8df461c │ │ │ │ strmi r3, [r7], -r8, lsr #13 │ │ │ │ @@ -71108,66 +71108,66 @@ │ │ │ │ @ instruction: 0xf7bf300c │ │ │ │ ldmdami r0!, {r0, r1, r2, r6, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ mvnscc pc, pc, asr #32 │ │ │ │ @ instruction: 0xf7bf4478 │ │ │ │ str pc, [fp, r1, lsl #30]! │ │ │ │ ... │ │ │ │ @ instruction: 0x000011b8 │ │ │ │ - rsbseq sl, r8, sl, ror lr │ │ │ │ + rsbseq sl, r8, r2, lsl #29 │ │ │ │ addeq r7, r4, r8, lsl #1 │ │ │ │ - rsbseq sl, r8, r4, lsl sp │ │ │ │ - ldrshteq fp, [r8], #-6 │ │ │ │ + rsbseq sl, r8, ip, lsl sp │ │ │ │ + ldrshteq fp, [r8], #-14 │ │ │ │ addeq r6, r4, r4, ror #31 │ │ │ │ - rsbseq sl, r8, r0, ror #25 │ │ │ │ - rsbseq sl, r8, r4, lsr ip │ │ │ │ - rsbseq sl, r8, lr, ror #21 │ │ │ │ - ldrhteq lr, [r8], #-28 @ 0xffffffe4 │ │ │ │ - rsbseq sl, r8, r0, lsl #21 │ │ │ │ - rsbseq lr, r8, r0, asr r1 │ │ │ │ - rsbseq sl, r8, r0, ror sl │ │ │ │ - ldrshteq sl, [r8], #-164 @ 0xffffff5c │ │ │ │ - ldrsbteq sl, [r8], #-140 @ 0xffffff74 │ │ │ │ - rsbseq sp, r8, ip, lsr #31 │ │ │ │ - ldrhteq sl, [r8], #-128 @ 0xffffff80 │ │ │ │ - rsbseq sp, r8, r0, lsl #31 │ │ │ │ - rsbseq sl, r8, r4, ror r8 │ │ │ │ - rsbseq sp, r8, r4, asr #30 │ │ │ │ - rsbseq sl, r8, r6, asr r8 │ │ │ │ - rsbseq sp, r8, r6, lsr #30 │ │ │ │ - rsbseq sl, r8, r8, lsr r8 │ │ │ │ - rsbseq sp, r8, r8, lsl #30 │ │ │ │ - rsbseq sl, r8, sl, lsl r8 │ │ │ │ - rsbseq sp, r8, sl, ror #29 │ │ │ │ - ldrshteq sl, [r8], #-124 @ 0xffffff84 │ │ │ │ - rsbseq sp, r8, ip, asr #29 │ │ │ │ - rsbseq sl, r8, r0, ror #15 │ │ │ │ - rsbseq sl, r8, r0, asr #17 │ │ │ │ - rsbseq sl, r8, r4, asr #15 │ │ │ │ - @ instruction: 0x0078de92 │ │ │ │ - rsbseq sl, r8, r6, lsr #15 │ │ │ │ - rsbseq sp, r8, r4, ror lr │ │ │ │ - rsbseq sl, r8, ip, lsl #15 │ │ │ │ - rsbseq sp, r8, sl, asr lr │ │ │ │ - rsbseq sl, r8, r0, ror r7 │ │ │ │ - rsbseq sp, r8, lr, lsr lr │ │ │ │ - rsbseq sl, r8, r2, asr r7 │ │ │ │ - rsbseq sp, r8, r0, lsr #28 │ │ │ │ - rsbseq sl, r8, r8, lsr r7 │ │ │ │ - rsbseq sp, r8, r6, lsl #28 │ │ │ │ - rsbseq sl, r8, lr, lsl r7 │ │ │ │ - rsbseq sp, r8, ip, ror #27 │ │ │ │ + rsbseq sl, r8, r8, ror #25 │ │ │ │ + rsbseq sl, r8, ip, lsr ip │ │ │ │ + ldrshteq sl, [r8], #-166 @ 0xffffff5a │ │ │ │ + rsbseq lr, r8, r4, asr #3 │ │ │ │ + rsbseq sl, r8, r8, lsl #21 │ │ │ │ + rsbseq lr, r8, r8, asr r1 │ │ │ │ + rsbseq sl, r8, r8, ror sl │ │ │ │ + ldrshteq sl, [r8], #-172 @ 0xffffff54 │ │ │ │ + rsbseq sl, r8, r4, ror #17 │ │ │ │ + ldrhteq sp, [r8], #-244 @ 0xffffff0c │ │ │ │ + ldrhteq sl, [r8], #-136 @ 0xffffff78 │ │ │ │ + rsbseq sp, r8, r8, lsl #31 │ │ │ │ + rsbseq sl, r8, ip, ror r8 │ │ │ │ + rsbseq sp, r8, ip, asr #30 │ │ │ │ + rsbseq sl, r8, lr, asr r8 │ │ │ │ + rsbseq sp, r8, lr, lsr #30 │ │ │ │ + rsbseq sl, r8, r0, asr #16 │ │ │ │ + rsbseq sp, r8, r0, lsl pc │ │ │ │ + rsbseq sl, r8, r2, lsr #16 │ │ │ │ + ldrshteq sp, [r8], #-226 @ 0xffffff1e │ │ │ │ + rsbseq sl, r8, r4, lsl #16 │ │ │ │ + ldrsbteq sp, [r8], #-228 @ 0xffffff1c │ │ │ │ + rsbseq sl, r8, r8, ror #15 │ │ │ │ + rsbseq sl, r8, r8, asr #17 │ │ │ │ + rsbseq sl, r8, ip, asr #15 │ │ │ │ + @ instruction: 0x0078de9a │ │ │ │ + rsbseq sl, r8, lr, lsr #15 │ │ │ │ + rsbseq sp, r8, ip, ror lr │ │ │ │ + @ instruction: 0x0078a794 │ │ │ │ + rsbseq sp, r8, r2, ror #28 │ │ │ │ + rsbseq sl, r8, r8, ror r7 │ │ │ │ + rsbseq sp, r8, r6, asr #28 │ │ │ │ + rsbseq sl, r8, sl, asr r7 │ │ │ │ + rsbseq sp, r8, r8, lsr #28 │ │ │ │ + rsbseq sl, r8, r0, asr #14 │ │ │ │ + rsbseq sp, r8, lr, lsl #28 │ │ │ │ + rsbseq sl, r8, r6, lsr #14 │ │ │ │ + ldrshteq sp, [r8], #-212 @ 0xffffff2c │ │ │ │ ldrtmi r4, [r1], -r6, lsl #16 │ │ │ │ andcc r4, ip, r8, ror r4 │ │ │ │ ldc2l 7, cr15, [lr, #764] @ 0x2fc │ │ │ │ @ instruction: 0xf04f4804 │ │ │ │ ldrbtmi r3, [r8], #-511 @ 0xfffffe01 │ │ │ │ mrc2 7, 4, pc, cr8, cr15, {5} │ │ │ │ svclt 0x0000e742 │ │ │ │ - rsbseq sl, r8, ip, asr #12 │ │ │ │ - rsbseq sp, r8, sl, lsl sp │ │ │ │ + rsbseq sl, r8, r4, asr r6 │ │ │ │ + rsbseq sp, r8, r2, lsr #26 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x0078f8cc │ │ │ │ umullslt r4, r9, sp, sp │ │ │ │ @ instruction: 0x46984c9d │ │ │ │ movwcs r4, #5245 @ 0x147d │ │ │ │ @@ -71325,28 +71325,28 @@ │ │ │ │ ldrbtmi r3, [r8], #-511 @ 0xfffffe01 │ │ │ │ ldc2l 7, cr15, [r2, #-764] @ 0xfffffd04 │ │ │ │ @ instruction: 0xf7b9e7e2 │ │ │ │ svclt 0x0000e9de │ │ │ │ addeq r6, r4, r8, lsl #18 │ │ │ │ @ instruction: 0x000011b8 │ │ │ │ addeq r6, r4, ip, asr #17 │ │ │ │ - ldrsbteq sl, [r8], #-86 @ 0xffffffaa │ │ │ │ - ldrsbteq sl, [r8], #-68 @ 0xffffffbc │ │ │ │ - rsbseq sl, r8, lr, asr #8 │ │ │ │ - rsbseq sp, r8, lr, lsl fp │ │ │ │ - rsbseq sl, r8, r0, lsr r4 │ │ │ │ - rsbseq sp, r8, r0, lsl #22 │ │ │ │ - rsbseq sl, r8, r2, lsl r4 │ │ │ │ - rsbseq sp, r8, r2, ror #21 │ │ │ │ - ldrshteq sl, [r8], #-56 @ 0xffffffc8 │ │ │ │ - rsbseq sp, r8, r6, asr #21 │ │ │ │ - ldrsbteq sl, [r8], #-58 @ 0xffffffc6 │ │ │ │ - rsbseq sp, r8, r8, lsr #21 │ │ │ │ - rsbseq sl, r8, r0, asr #7 │ │ │ │ - rsbseq sp, r8, lr, lsl #21 │ │ │ │ + ldrsbteq sl, [r8], #-94 @ 0xffffffa2 │ │ │ │ + ldrsbteq sl, [r8], #-76 @ 0xffffffb4 │ │ │ │ + rsbseq sl, r8, r6, asr r4 │ │ │ │ + rsbseq sp, r8, r6, lsr #22 │ │ │ │ + rsbseq sl, r8, r8, lsr r4 │ │ │ │ + rsbseq sp, r8, r8, lsl #22 │ │ │ │ + rsbseq sl, r8, sl, lsl r4 │ │ │ │ + rsbseq sp, r8, sl, ror #21 │ │ │ │ + rsbseq sl, r8, r0, lsl #8 │ │ │ │ + rsbseq sp, r8, lr, asr #21 │ │ │ │ + rsbseq sl, r8, r2, ror #7 │ │ │ │ + ldrhteq sp, [r8], #-160 @ 0xffffff60 │ │ │ │ + rsbseq sl, r8, r8, asr #7 │ │ │ │ + @ instruction: 0x0078da96 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ blhi 41387c │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ bleq a96700 │ │ │ │ ldclmi 2, cr15, [ip, #-692]! @ 0xfffffd4c │ │ │ │ bmi ffea9c30 │ │ │ │ @@ -71596,15 +71596,15 @@ │ │ │ │ svclt 0x0004465d │ │ │ │ stmdbeq r0, {r0, r1, r2, r3, r6, ip, sp, lr, pc} │ │ │ │ eorsge pc, r8, sp, asr #17 │ │ │ │ tst r7, pc │ │ │ │ ... │ │ │ │ addeq r6, r4, lr, lsr #12 │ │ │ │ @ instruction: 0x000011b8 │ │ │ │ - rsbseq sl, r8, r0, lsr #6 │ │ │ │ + rsbseq sl, r8, r8, lsr #6 │ │ │ │ stmdbeq r1, {r0, r3, r8, ip, sp, lr, pc} │ │ │ │ vmls.f d20, d16, d0[2] │ │ │ │ stmdavs fp!, {r3, r4, r8, pc} │ │ │ │ bls 6aa058 │ │ │ │ eorne pc, r9, r3, asr r8 @ │ │ │ │ @ instruction: 0xf7faab1c │ │ │ │ stmdacs r1, {r0, r1, r2, r3, r4, r7, r8, sl, fp, ip, sp, lr, pc} │ │ │ │ @@ -71875,33 +71875,33 @@ │ │ │ │ blne 12946c8 │ │ │ │ bleq 12d46cc │ │ │ │ ldmdbge sl, {r5, r9, sl, lr} │ │ │ │ @ instruction: 0xf6e4f0b5 │ │ │ │ stmdacs r1, {r7, r9, sl, lr} │ │ │ │ add sp, r9, pc, lsr #32 │ │ │ │ ... │ │ │ │ - rsbseq r9, r8, ip, lsr #30 │ │ │ │ - ldrshteq sp, [r8], #-90 @ 0xffffffa6 │ │ │ │ - ldrshteq r9, [r8], #-236 @ 0xffffff14 │ │ │ │ + rsbseq r9, r8, r4, lsr pc │ │ │ │ + rsbseq sp, r8, r2, lsl #12 │ │ │ │ + rsbseq r9, r8, r4, lsl #30 │ │ │ │ addeq r6, r4, lr, lsr #3 │ │ │ │ @ instruction: 0x000011b8 │ │ │ │ - rsbseq r9, r8, sl, ror lr │ │ │ │ - rsbseq sp, r8, sl, asr #10 │ │ │ │ - rsbseq r9, r8, r6, lsr #28 │ │ │ │ - ldrshteq sp, [r8], #-70 @ 0xffffffba │ │ │ │ - rsbseq sl, r8, r4, asr #4 │ │ │ │ - rsbseq r9, r8, r6, ror #26 │ │ │ │ - rsbseq sp, r8, r6, lsr r4 │ │ │ │ - rsbseq r9, r8, r2, lsr sp │ │ │ │ - rsbseq sp, r8, r2, lsl #8 │ │ │ │ - rsbseq sl, r8, sl, ror r0 │ │ │ │ - rsbseq r9, r8, sl, lsr #23 │ │ │ │ - rsbseq sp, r8, sl, ror r2 │ │ │ │ - rsbseq r9, r8, ip, lsl #23 │ │ │ │ - rsbseq sp, r8, ip, asr r2 │ │ │ │ + rsbseq r9, r8, r2, lsl #29 │ │ │ │ + rsbseq sp, r8, r2, asr r5 │ │ │ │ + rsbseq r9, r8, lr, lsr #28 │ │ │ │ + ldrshteq sp, [r8], #-78 @ 0xffffffb2 │ │ │ │ + rsbseq sl, r8, ip, asr #4 │ │ │ │ + rsbseq r9, r8, lr, ror #26 │ │ │ │ + rsbseq sp, r8, lr, lsr r4 │ │ │ │ + rsbseq r9, r8, sl, lsr sp │ │ │ │ + rsbseq sp, r8, sl, lsl #8 │ │ │ │ + rsbseq sl, r8, r2, lsl #1 │ │ │ │ + ldrhteq r9, [r8], #-178 @ 0xffffff4e │ │ │ │ + rsbseq sp, r8, r2, lsl #5 │ │ │ │ + @ instruction: 0x00789b94 │ │ │ │ + rsbseq sp, r8, r4, ror #4 │ │ │ │ beq d509c │ │ │ │ @ instruction: 0xf43f45ba │ │ │ │ stmdavs fp!, {r1, r2, r3, r4, r6, r7, r8, sl, fp, sp, pc} │ │ │ │ bls 6ea500 │ │ │ │ eorne pc, sl, r3, asr r8 @ │ │ │ │ @ instruction: 0xf7faab1c │ │ │ │ stmdacs r1, {r0, r1, r3, r6, r8, r9, fp, ip, sp, lr, pc} │ │ │ │ @@ -72000,32 +72000,32 @@ │ │ │ │ @ instruction: 0xff4af7be │ │ │ │ @ instruction: 0xf04f4817 │ │ │ │ ldrbtmi r3, [r8], #-511 @ 0xfffffe01 │ │ │ │ @ instruction: 0xf804f7bf │ │ │ │ @ instruction: 0xf7b8e7d9 │ │ │ │ svclt 0x0000ec90 │ │ │ │ ... │ │ │ │ - rsbseq r9, r8, r6, lsl #21 │ │ │ │ - rsbseq sp, r8, r6, asr r1 │ │ │ │ - rsbseq r9, r8, r8, ror #20 │ │ │ │ - rsbseq r9, r8, r2, ror lr │ │ │ │ - rsbseq r9, r8, sl, lsr sl │ │ │ │ - rsbseq sp, r8, sl, lsl #2 │ │ │ │ - rsbseq r9, r8, ip, lsl sl │ │ │ │ - rsbseq sp, r8, ip, ror #1 │ │ │ │ - rsbseq r9, r8, r6, ror #19 │ │ │ │ - ldrhteq sp, [r8], #-6 │ │ │ │ - ldrhteq r9, [r8], #-148 @ 0xffffff6c │ │ │ │ - rsbseq sp, r8, r4, lsl #1 │ │ │ │ - rsbseq r9, r8, r8, lsl #19 │ │ │ │ - rsbseq sp, r8, r8, asr r0 │ │ │ │ - rsbseq r9, r8, lr, ror #18 │ │ │ │ - rsbseq sp, r8, ip, lsr r0 │ │ │ │ - rsbseq r9, r8, r4, lsr #18 │ │ │ │ - ldrshteq ip, [r8], #-242 @ 0xffffff0e │ │ │ │ + rsbseq r9, r8, lr, lsl #21 │ │ │ │ + rsbseq sp, r8, lr, asr r1 │ │ │ │ + rsbseq r9, r8, r0, ror sl │ │ │ │ + rsbseq r9, r8, sl, ror lr │ │ │ │ + rsbseq r9, r8, r2, asr #20 │ │ │ │ + rsbseq sp, r8, r2, lsl r1 │ │ │ │ + rsbseq r9, r8, r4, lsr #20 │ │ │ │ + ldrshteq sp, [r8], #-4 │ │ │ │ + rsbseq r9, r8, lr, ror #19 │ │ │ │ + ldrhteq sp, [r8], #-14 │ │ │ │ + ldrhteq r9, [r8], #-156 @ 0xffffff64 │ │ │ │ + rsbseq sp, r8, ip, lsl #1 │ │ │ │ + @ instruction: 0x00789990 │ │ │ │ + rsbseq sp, r8, r0, rrx │ │ │ │ + rsbseq r9, r8, r6, ror r9 │ │ │ │ + rsbseq sp, r8, r4, asr #32 │ │ │ │ + rsbseq r9, r8, ip, lsr #18 │ │ │ │ + ldrshteq ip, [r8], #-250 @ 0xffffff06 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ blhi 294324 >::_M_default_append(unsigned int)@@Base+0x11760> │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x0040f8cc │ │ │ │ pkhbtmi fp, r3, pc, lsl #1 @ │ │ │ │ @ instruction: 0x460e48b3 │ │ │ │ @@ -72424,36 +72424,36 @@ │ │ │ │ ldmdami ip, {r0, r1, r2, r4, r5, r6, r7, r8, r9, fp, ip, sp, lr, pc} │ │ │ │ ldrbtmi r4, [r8], #-1601 @ 0xfffff9bf │ │ │ │ ldc2 7, cr15, [r2], #760 @ 0x2f8 │ │ │ │ @ instruction: 0xf7b8e7dc │ │ │ │ svclt 0x0000e93e │ │ │ │ andhi pc, r0, pc, lsr #7 │ │ │ │ ... │ │ │ │ - rsbseq r9, r8, r2, asr #10 │ │ │ │ - rsbseq ip, r8, r2, lsl ip │ │ │ │ - ldrshteq r9, [r8], #-70 @ 0xffffffba │ │ │ │ - rsbseq ip, r8, r6, asr #23 │ │ │ │ - ldrsbteq r9, [r8], #-76 @ 0xffffffb4 │ │ │ │ - rsbseq ip, r8, ip, lsr #23 │ │ │ │ - ldrhteq r9, [r8], #-76 @ 0xffffffb4 │ │ │ │ - rsbseq ip, r8, ip, lsl #23 │ │ │ │ - rsbseq r9, r8, sl, lsl #9 │ │ │ │ - rsbseq ip, r8, sl, asr fp │ │ │ │ - ldrsbteq r9, [r8], #-60 @ 0xffffffc4 │ │ │ │ - rsbseq ip, r8, ip, lsr #21 │ │ │ │ - rsbseq r9, r8, r4, lsr #7 │ │ │ │ - rsbseq ip, r8, r4, ror sl │ │ │ │ - rsbseq r9, r8, sl, ror r3 │ │ │ │ - rsbseq ip, r8, sl, asr #20 │ │ │ │ - rsbseq r9, r8, r2, asr #5 │ │ │ │ - @ instruction: 0x0078c992 │ │ │ │ - rsbseq r9, r8, sl, lsr #5 │ │ │ │ - rsbseq ip, r8, sl, ror r9 │ │ │ │ - rsbseq r9, r8, lr, ror r2 │ │ │ │ - rsbseq ip, r8, lr, asr #18 │ │ │ │ + rsbseq r9, r8, sl, asr #10 │ │ │ │ + rsbseq ip, r8, sl, lsl ip │ │ │ │ + ldrshteq r9, [r8], #-78 @ 0xffffffb2 │ │ │ │ + rsbseq ip, r8, lr, asr #23 │ │ │ │ + rsbseq r9, r8, r4, ror #9 │ │ │ │ + ldrhteq ip, [r8], #-180 @ 0xffffff4c │ │ │ │ + rsbseq r9, r8, r4, asr #9 │ │ │ │ + @ instruction: 0x0078cb94 │ │ │ │ + @ instruction: 0x00789492 │ │ │ │ + rsbseq ip, r8, r2, ror #22 │ │ │ │ + rsbseq r9, r8, r4, ror #7 │ │ │ │ + ldrhteq ip, [r8], #-164 @ 0xffffff5c │ │ │ │ + rsbseq r9, r8, ip, lsr #7 │ │ │ │ + rsbseq ip, r8, ip, ror sl │ │ │ │ + rsbseq r9, r8, r2, lsl #7 │ │ │ │ + rsbseq ip, r8, r2, asr sl │ │ │ │ + rsbseq r9, r8, sl, asr #5 │ │ │ │ + @ instruction: 0x0078c99a │ │ │ │ + ldrhteq r9, [r8], #-34 @ 0xffffffde │ │ │ │ + rsbseq ip, r8, r2, lsl #19 │ │ │ │ + rsbseq r9, r8, r6, lsl #5 │ │ │ │ + rsbseq ip, r8, r6, asr r9 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ bl febb0724 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r5, r8, ror #31 │ │ │ │ ldrmi r4, [ip], lr, lsl #13 │ │ │ │ @ instruction: 0x46724611 │ │ │ │ movwls r9, #6921 @ 0x1b09 │ │ │ │ @@ -72467,16 +72467,16 @@ │ │ │ │ ldrbtmi r4, [r8], #-2054 @ 0xfffff7fa │ │ │ │ @ instruction: 0xf7be300c │ │ │ │ stmdami r5, {r0, r1, r3, r4, r7, r8, r9, fp, ip, sp, lr, pc} │ │ │ │ ldrbtmi r9, [r8], #-2307 @ 0xfffff6fd │ │ │ │ mrrc2 7, 11, pc, r6, cr14 @ │ │ │ │ ldrmi r9, [r8], -r3, lsl #22 │ │ │ │ stclt 0, cr11, [r0, #-20] @ 0xffffffec │ │ │ │ - rsbseq r9, r8, r6, asr #3 │ │ │ │ - @ instruction: 0x0078c896 │ │ │ │ + rsbseq r9, r8, lr, asr #3 │ │ │ │ + @ instruction: 0x0078c89e │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ bl febb0780 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r5, r8, ror #31 │ │ │ │ bls 2aafdc >::_M_default_append(unsigned int)@@Base+0x28418> │ │ │ │ andcs r9, r0, #268435456 @ 0x10000000 │ │ │ │ andgt pc, r0, sp, asr #17 │ │ │ │ @@ -72489,16 +72489,16 @@ │ │ │ │ andcc r4, ip, r8, ror r4 │ │ │ │ blx 1c974ae │ │ │ │ stmdbls r3, {r0, r2, fp, lr} │ │ │ │ @ instruction: 0xf7be4478 │ │ │ │ blls 15866c │ │ │ │ andlt r4, r5, r8, lsl r6 │ │ │ │ svclt 0x0000bd00 │ │ │ │ - rsbseq r9, r8, r0, ror r1 │ │ │ │ - rsbseq ip, r8, r0, asr #16 │ │ │ │ + rsbseq r9, r8, r8, ror r1 │ │ │ │ + rsbseq ip, r8, r8, asr #16 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ bl febb07d8 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r5, r8, ror #31 │ │ │ │ bls 26b034 │ │ │ │ andcs r9, r0, #268435456 @ 0x10000000 │ │ │ │ andgt pc, r0, sp, asr #17 │ │ │ │ @@ -72511,16 +72511,16 @@ │ │ │ │ andcc r4, ip, r8, ror r4 │ │ │ │ blx 1197506 │ │ │ │ stmdbls r3, {r0, r2, fp, lr} │ │ │ │ @ instruction: 0xf7be4478 │ │ │ │ blls 158614 │ │ │ │ andlt r4, r5, r8, lsl r6 │ │ │ │ svclt 0x0000bd00 │ │ │ │ - rsbseq r9, r8, r8, lsl r1 │ │ │ │ - rsbseq ip, r8, r8, ror #15 │ │ │ │ + rsbseq r9, r8, r0, lsr #2 │ │ │ │ + ldrshteq ip, [r8], #-112 @ 0xffffff90 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ bl febb0830 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xb0900fb8 │ │ │ │ stceq 0, cr15, [r1], {79} @ 0x4f │ │ │ │ strls r9, [r0], #-3090 @ 0xfffff3ee │ │ │ │ strls r9, [r1], #-3091 @ 0xfffff3ed │ │ │ │ @@ -72541,16 +72541,16 @@ │ │ │ │ andcc r4, ip, r8, ror r4 │ │ │ │ blx 29757e >::_M_default_append(unsigned int)@@Base+0x149ba> │ │ │ │ stmdbls pc, {r0, r2, fp, lr} @ │ │ │ │ @ instruction: 0xf7be4478 │ │ │ │ blls 45859c │ │ │ │ andslt r4, r0, r8, lsl r6 │ │ │ │ svclt 0x0000bd10 │ │ │ │ - rsbseq r9, r8, r0, lsr #1 │ │ │ │ - rsbseq ip, r8, r0, ror r7 │ │ │ │ + rsbseq r9, r8, r8, lsr #1 │ │ │ │ + rsbseq ip, r8, r8, ror r7 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ bl febb08a8 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strdlt r0, [r2], r0 @ │ │ │ │ strmi r6, [ip], -r8, asr #17 │ │ │ │ vsubl.u16 , d10, d1 │ │ │ │ stmdbmi ip, {r0, r1, r2, r3, r4, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ @@ -72562,17 +72562,17 @@ │ │ │ │ @ instruction: 0xf6404807 │ │ │ │ ldrbtmi r7, [r8], #-269 @ 0xfffffef3 │ │ │ │ @ instruction: 0xf7be300c │ │ │ │ stmdami r5, {r0, r1, r3, r4, r6, r7, r9, fp, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf7be4478 │ │ │ │ @ instruction: 0xf06ffb97 │ │ │ │ strb r0, [pc, r8]! │ │ │ │ - rsbseq r9, r8, r0, asr #2 │ │ │ │ - rsbseq r9, r8, r6, asr #32 │ │ │ │ - ldrhteq r9, [r8], #-16 │ │ │ │ + rsbseq r9, r8, r8, asr #2 │ │ │ │ + rsbseq r9, r8, lr, asr #32 │ │ │ │ + ldrhteq r9, [r8], #-24 @ 0xffffffe8 │ │ │ │ mvnsmi lr, sp, lsr #18 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ blhi 114bb8 │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d8f8cc │ │ │ │ addlt r6, r2, sp, asr #17 │ │ │ │ strmi r4, [ip], -r6, lsl #12 │ │ │ │ @@ -72605,19 +72605,19 @@ │ │ │ │ @ instruction: 0xf6404809 │ │ │ │ @ instruction: 0xf06f7135 │ │ │ │ ldrbtmi r0, [r8], #-1032 @ 0xfffffbf8 │ │ │ │ @ instruction: 0xf7be300c │ │ │ │ stmdami r6, {r0, r1, r7, r9, fp, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf7be4478 │ │ │ │ @ instruction: 0xe7d9fb3f │ │ │ │ - ldrsbteq r9, [r8], #-8 │ │ │ │ - ldrhteq r8, [r8], #-254 @ 0xffffff02 │ │ │ │ - rsbseq ip, r8, lr, lsl #13 │ │ │ │ - @ instruction: 0x00788f96 │ │ │ │ - rsbseq r9, r8, r0, lsl #2 │ │ │ │ + rsbseq r9, r8, r0, ror #1 │ │ │ │ + rsbseq r8, r8, r6, asr #31 │ │ │ │ + @ instruction: 0x0078c696 │ │ │ │ + @ instruction: 0x00788f9e │ │ │ │ + rsbseq r9, r8, r8, lsl #2 │ │ │ │ mvnsmi lr, sp, lsr #18 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e0f8cc │ │ │ │ addlt r6, r2, sp, asr #17 │ │ │ │ strmi r4, [ip], -r6, lsl #12 │ │ │ │ ldrmi r4, [r7], -r8, lsr #12 │ │ │ │ @@ -72645,19 +72645,19 @@ │ │ │ │ @ instruction: 0xf6404809 │ │ │ │ @ instruction: 0xf06f7158 │ │ │ │ ldrbtmi r0, [r8], #-1032 @ 0xfffffbf8 │ │ │ │ @ instruction: 0xf7be300c │ │ │ │ stmdami r6, {r0, r1, r4, r5, r9, fp, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf7be4478 │ │ │ │ ldrb pc, [sp, pc, ror #21] @ │ │ │ │ - rsbseq r9, r8, ip, lsr #32 │ │ │ │ - rsbseq r8, r8, sl, lsl pc │ │ │ │ - rsbseq ip, r8, sl, ror #11 │ │ │ │ - ldrshteq r8, [r8], #-230 @ 0xffffff1a │ │ │ │ - rsbseq r9, r8, r0, rrx │ │ │ │ + rsbseq r9, r8, r4, lsr r0 │ │ │ │ + rsbseq r8, r8, r2, lsr #30 │ │ │ │ + ldrshteq ip, [r8], #-82 @ 0xffffffae │ │ │ │ + ldrshteq r8, [r8], #-238 @ 0xffffff12 │ │ │ │ + rsbseq r9, r8, r8, rrx │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ bl febb0a54 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ stmiavs r8, {r3, r4, r5, r6, r7, r8, r9, sl, fp}^ │ │ │ │ vrsubhn.i32 d4, q5, q6 │ │ │ │ stmdbmi fp, {r0, r1, r3, r6, r8, sl, fp, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf7b84479 │ │ │ │ @@ -72667,17 +72667,17 @@ │ │ │ │ cmnpvc r1, r0, asr #12 @ p-variant is OBSOLETE │ │ │ │ andcc r4, ip, r8, ror r4 │ │ │ │ blx 317778 >::_M_default_append(unsigned int)@@Base+0x94bb4> │ │ │ │ ldrbtmi r4, [r8], #-2053 @ 0xfffff7fb │ │ │ │ blx ff217780 │ │ │ │ rscscc pc, pc, pc, asr #32 │ │ │ │ svclt 0x0000bd10 │ │ │ │ - @ instruction: 0x00788f98 │ │ │ │ - rsbseq r8, r8, r4, lsr #29 │ │ │ │ - rsbseq r9, r8, lr │ │ │ │ + rsbseq r8, r8, r0, lsr #31 │ │ │ │ + rsbseq r8, r8, ip, lsr #29 │ │ │ │ + rsbseq r9, r8, r6, lsl r0 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ bl febb0aa4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ stmiavs r8, {r3, r4, r5, r6, r7, r8, r9, sl, fp}^ │ │ │ │ vrsubhn.i32 d4, q5, q6 │ │ │ │ stmdbmi sl, {r0, r1, r5, r8, sl, fp, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf7b84479 │ │ │ │ @@ -72686,17 +72686,17 @@ │ │ │ │ stmdami r7, {r4, r8, sl, fp, ip, sp, pc} │ │ │ │ orrvc pc, r9, r0, asr #12 │ │ │ │ andcc r4, ip, r8, ror r4 │ │ │ │ @ instruction: 0xf9e2f7be │ │ │ │ ldrbtmi r4, [r8], #-2052 @ 0xfffff7fc │ │ │ │ blx fe8177d0 │ │ │ │ ldclt 0, cr2, [r0, #-0] │ │ │ │ - rsbseq r8, r8, r8, asr #30 │ │ │ │ - rsbseq r8, r8, r4, asr lr │ │ │ │ - ldrhteq r8, [r8], #-254 @ 0xffffff02 │ │ │ │ + rsbseq r8, r8, r0, asr pc │ │ │ │ + rsbseq r8, r8, ip, asr lr │ │ │ │ + rsbseq r8, r8, r6, asr #31 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ bl febb0af0 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ stmiavs r8, {r3, r4, r5, r6, r7, r8, r9, sl, fp}^ │ │ │ │ vrsubhn.i32 d4, q5, q6 │ │ │ │ stmdbmi fp, {r0, r2, r3, r4, r5, r6, r7, sl, fp, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf7b84479 │ │ │ │ @@ -72706,17 +72706,17 @@ │ │ │ │ @ instruction: 0x71a1f640 │ │ │ │ andcc r4, ip, r8, ror r4 │ │ │ │ @ instruction: 0xf9bcf7be │ │ │ │ ldrbtmi r4, [r8], #-2053 @ 0xfffff7fb │ │ │ │ blx 1e9781c │ │ │ │ rscscc pc, pc, pc, asr #32 │ │ │ │ svclt 0x0000bd10 │ │ │ │ - ldrshteq r8, [r8], #-236 @ 0xffffff14 │ │ │ │ - rsbseq r8, r8, r8, lsl #28 │ │ │ │ - rsbseq r8, r8, r2, ror pc │ │ │ │ + rsbseq r8, r8, r4, lsl #30 │ │ │ │ + rsbseq r8, r8, r0, lsl lr │ │ │ │ + rsbseq r8, r8, sl, ror pc │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ bl febb0b40 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ stmiavs r8, {r3, r4, r5, r6, r7, r8, r9, sl, fp}^ │ │ │ │ vrsubhn.i32 d4, q5, q6 │ │ │ │ stmdbmi sl, {r0, r2, r4, r6, r7, sl, fp, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf7b84479 │ │ │ │ @@ -72725,17 +72725,17 @@ │ │ │ │ stmdami r7, {r4, r8, sl, fp, ip, sp, pc} │ │ │ │ @ instruction: 0x71b8f640 │ │ │ │ andcc r4, ip, r8, ror r4 │ │ │ │ @ instruction: 0xf994f7be │ │ │ │ ldrbtmi r4, [r8], #-2052 @ 0xfffff7fc │ │ │ │ blx 149786c │ │ │ │ ldclt 0, cr2, [r0, #-0] │ │ │ │ - rsbseq r8, r8, ip, lsr #29 │ │ │ │ - ldrhteq r8, [r8], #-216 @ 0xffffff28 │ │ │ │ - rsbseq r8, r8, r2, lsr #30 │ │ │ │ + ldrhteq r8, [r8], #-228 @ 0xffffff1c │ │ │ │ + rsbseq r8, r8, r0, asr #27 │ │ │ │ + rsbseq r8, r8, sl, lsr #30 │ │ │ │ stcvs 12, cr6, [fp], {2} │ │ │ │ blcs 87e34 │ │ │ │ stcvs 1, cr13, [r0, #360] @ 0x168 │ │ │ │ bne ff074fc0 │ │ │ │ blcs 6b758 │ │ │ │ ldc 0, cr13, [r0, #272] @ 0x110 │ │ │ │ vmla.f64 d3, d7, d10 │ │ │ │ @@ -72898,26 +72898,26 @@ │ │ │ │ andcc r4, ip, r8, ror r4 │ │ │ │ @ instruction: 0xf83ef7be │ │ │ │ strtmi r4, [r9], -pc, lsl #16 │ │ │ │ @ instruction: 0xf7be4478 │ │ │ │ @ instruction: 0x4628f8f9 │ │ │ │ pop {r0, r1, ip, sp, pc} │ │ │ │ svclt 0x00008ff0 │ │ │ │ - rsbseq r9, r8, ip, lsr #2 │ │ │ │ - rsbseq r9, r8, sl, lsr #2 │ │ │ │ - rsbseq r9, r8, r2, asr r0 │ │ │ │ - @ instruction: 0x0078c292 │ │ │ │ - rsbseq r9, r8, sl, lsr r0 │ │ │ │ - rsbseq ip, r8, sl, ror r2 │ │ │ │ - rsbseq r9, r8, sl, lsl r0 │ │ │ │ - rsbseq ip, r8, sl, asr r2 │ │ │ │ - rsbseq r9, r8, r8 │ │ │ │ - ldrshteq r8, [r8], #-244 @ 0xffffff0c │ │ │ │ - @ instruction: 0x00788f9c │ │ │ │ - ldrsbteq ip, [r8], #-28 @ 0xffffffe4 │ │ │ │ + rsbseq r9, r8, r4, lsr r1 │ │ │ │ + rsbseq r9, r8, r2, lsr r1 │ │ │ │ + rsbseq r9, r8, sl, asr r0 │ │ │ │ + @ instruction: 0x0078c29a │ │ │ │ + rsbseq r9, r8, r2, asr #32 │ │ │ │ + rsbseq ip, r8, r2, lsl #5 │ │ │ │ + rsbseq r9, r8, r2, lsr #32 │ │ │ │ + rsbseq ip, r8, r2, ror #4 │ │ │ │ + rsbseq r9, r8, r0, lsl r0 │ │ │ │ + ldrshteq r8, [r8], #-252 @ 0xffffff04 │ │ │ │ + rsbseq r8, r8, r4, lsr #31 │ │ │ │ + rsbseq ip, r8, r4, ror #3 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ bl febb0e64 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ssub8mi r0, r8, r0 │ │ │ │ @ instruction: 0xf7ffb083 │ │ │ │ @ instruction: 0x4603fef5 │ │ │ │ tstle r2, r1, lsl #16 │ │ │ │ @@ -72927,16 +72927,16 @@ │ │ │ │ ldrbtmi r4, [r8], #-2054 @ 0xfffff7fa │ │ │ │ @ instruction: 0xf7be300c │ │ │ │ stmdami r5, {r0, r1, fp, ip, sp, lr, pc} │ │ │ │ ldrbtmi r9, [r8], #-2305 @ 0xfffff6ff │ │ │ │ @ instruction: 0xf8bef7be │ │ │ │ ldrmi r9, [r8], -r1, lsl #22 │ │ │ │ stclt 0, cr11, [r0, #-12] │ │ │ │ - rsbseq r8, r8, r6, lsr #30 │ │ │ │ - rsbseq ip, r8, r6, ror #2 │ │ │ │ + rsbseq r8, r8, lr, lsr #30 │ │ │ │ + rsbseq ip, r8, lr, ror #2 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl febb0eb0 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ bmi 61dc38 │ │ │ │ blmi 645ed0 │ │ │ │ ldrbtmi r4, [sl], #-1541 @ 0xfffff9fb │ │ │ │ strmi r4, [ip], -r8, lsl #12 │ │ │ │ @@ -72958,15 +72958,15 @@ │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ mrsle r0, LR_svc │ │ │ │ andlt r2, r5, r1 │ │ │ │ @ instruction: 0xf7b7bd30 │ │ │ │ svclt 0x0000ed10 │ │ │ │ addeq r4, r4, r2, asr sp │ │ │ │ @ instruction: 0x000011b8 │ │ │ │ - rsbseq r8, r8, sl, ror #29 │ │ │ │ + ldrshteq r8, [r8], #-226 @ 0xffffff1e │ │ │ │ addeq r4, r4, r8, lsl sp │ │ │ │ mvnsmi lr, sp, lsr #18 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ blhi 1151e4 │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00b0f8cc │ │ │ │ bmi ff16b598 │ │ │ │ @@ -73163,43 +73163,43 @@ │ │ │ │ @ instruction: 0xf7b7e6f0 │ │ │ │ svclt 0x0000eb7c │ │ │ │ andeq r0, r0, r0 │ │ │ │ cdpcc 0, 11, cr0, cr0, cr0, {0} │ │ │ │ ... │ │ │ │ ldrdeq r4, [r4], r0 │ │ │ │ @ instruction: 0x000011b8 │ │ │ │ - @ instruction: 0x00788e9c │ │ │ │ - rsbseq r8, r8, r6, ror lr │ │ │ │ - rsbseq r8, r8, ip, asr lr │ │ │ │ - rsbseq r8, r8, r0, asr #27 │ │ │ │ - rsbseq ip, r8, r0 │ │ │ │ - rsbseq r8, r8, r6, lsr #27 │ │ │ │ - rsbseq fp, r8, r6, ror #31 │ │ │ │ + rsbseq r8, r8, r4, lsr #29 │ │ │ │ + rsbseq r8, r8, lr, ror lr │ │ │ │ + rsbseq r8, r8, r4, ror #28 │ │ │ │ + rsbseq r8, r8, r8, asr #27 │ │ │ │ + rsbseq ip, r8, r8 │ │ │ │ + rsbseq r8, r8, lr, lsr #27 │ │ │ │ + rsbseq fp, r8, lr, ror #31 │ │ │ │ strdeq r4, [r4], r4 @ │ │ │ │ - rsbseq r8, r8, r4, asr #26 │ │ │ │ - rsbseq fp, r8, r4, lsl #31 │ │ │ │ - rsbseq r8, r8, sl, lsr #26 │ │ │ │ - rsbseq fp, r8, sl, ror #30 │ │ │ │ - rsbseq r8, r8, ip, lsl #26 │ │ │ │ - rsbseq r8, r8, ip, lsr #26 │ │ │ │ - ldrshteq r8, [r8], #-204 @ 0xffffff34 │ │ │ │ - ldrshteq r8, [r8], #-200 @ 0xffffff38 │ │ │ │ - rsbseq r8, r8, r6, ror #24 │ │ │ │ - rsbseq fp, r8, r6, lsr #29 │ │ │ │ - rsbseq r8, r8, ip, asr #24 │ │ │ │ - rsbseq fp, r8, ip, lsl #29 │ │ │ │ - ldrhteq r8, [r8], #-204 @ 0xffffff34 │ │ │ │ - rsbseq r8, r8, lr, lsl ip │ │ │ │ - rsbseq fp, r8, lr, asr lr │ │ │ │ - rsbseq r8, r8, r4, lsl #24 │ │ │ │ - rsbseq fp, r8, r4, asr #28 │ │ │ │ - rsbseq r8, r8, sl, ror #23 │ │ │ │ - rsbseq fp, r8, sl, lsr #28 │ │ │ │ - rsbseq r8, r8, sl, lsl #23 │ │ │ │ - rsbseq fp, r8, sl, asr #27 │ │ │ │ + rsbseq r8, r8, ip, asr #26 │ │ │ │ + rsbseq fp, r8, ip, lsl #31 │ │ │ │ + rsbseq r8, r8, r2, lsr sp │ │ │ │ + rsbseq fp, r8, r2, ror pc │ │ │ │ + rsbseq r8, r8, r4, lsl sp │ │ │ │ + rsbseq r8, r8, r4, lsr sp │ │ │ │ + rsbseq r8, r8, r4, lsl #26 │ │ │ │ + rsbseq r8, r8, r0, lsl #26 │ │ │ │ + rsbseq r8, r8, lr, ror #24 │ │ │ │ + rsbseq fp, r8, lr, lsr #29 │ │ │ │ + rsbseq r8, r8, r4, asr ip │ │ │ │ + @ instruction: 0x0078be94 │ │ │ │ + rsbseq r8, r8, r4, asr #25 │ │ │ │ + rsbseq r8, r8, r6, lsr #24 │ │ │ │ + rsbseq fp, r8, r6, ror #28 │ │ │ │ + rsbseq r8, r8, ip, lsl #24 │ │ │ │ + rsbseq fp, r8, ip, asr #28 │ │ │ │ + ldrshteq r8, [r8], #-178 @ 0xffffff4e │ │ │ │ + rsbseq fp, r8, r2, lsr lr │ │ │ │ + @ instruction: 0x00788b92 │ │ │ │ + ldrsbteq fp, [r8], #-210 @ 0xffffff2e │ │ │ │ ldrbmi lr, [r0, sp, lsr #18]! │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ blhi 115588 │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ bleq ff09840c │ │ │ │ bmi fe9ab930 │ │ │ │ @ instruction: 0xf5ad4ba5 │ │ │ │ @@ -73365,32 +73365,32 @@ │ │ │ │ @ instruction: 0xf7b7e7e2 │ │ │ │ svclt 0x0000e9e6 │ │ │ │ andhi pc, r0, pc, lsr #7 │ │ │ │ teqcc r3, #-872415232 @ 0xcc000000 │ │ │ │ svccc 0x00f33333 │ │ │ │ addeq r4, r4, sl, lsr #18 │ │ │ │ @ instruction: 0x000011b8 │ │ │ │ - ldrsbteq r8, [r8], #-168 @ 0xffffff58 │ │ │ │ + rsbseq r8, r8, r0, ror #21 │ │ │ │ @ instruction: 0xfffff827 │ │ │ │ - @ instruction: 0x007d7c92 │ │ │ │ - rsbseq r8, r8, r4, lsl sl │ │ │ │ - rsbseq r8, r8, r0, asr r9 │ │ │ │ - @ instruction: 0x0078bb90 │ │ │ │ + @ instruction: 0x007d7c9a │ │ │ │ + rsbseq r8, r8, ip, lsl sl │ │ │ │ + rsbseq r8, r8, r8, asr r9 │ │ │ │ + @ instruction: 0x0078bb98 │ │ │ │ umulleq r4, r4, lr, r7 @ │ │ │ │ - ldrshteq r8, [r8], #-136 @ 0xffffff78 │ │ │ │ - rsbseq fp, r8, r8, lsr fp │ │ │ │ - rsbseq r8, r8, r2, ror #18 │ │ │ │ - ldrhteq r8, [r8], #-130 @ 0xffffff7e │ │ │ │ - ldrshteq fp, [r8], #-162 @ 0xffffff5e │ │ │ │ - @ instruction: 0x00788898 │ │ │ │ - ldrsbteq fp, [r8], #-166 @ 0xffffff5a │ │ │ │ - rsbseq r8, r8, sl, ror r8 │ │ │ │ - ldrhteq fp, [r8], #-168 @ 0xffffff58 │ │ │ │ - rsbseq r8, r8, r0, ror #16 │ │ │ │ - @ instruction: 0x0078ba9e │ │ │ │ + rsbseq r8, r8, r0, lsl #18 │ │ │ │ + rsbseq fp, r8, r0, asr #22 │ │ │ │ + rsbseq r8, r8, sl, ror #18 │ │ │ │ + ldrhteq r8, [r8], #-138 @ 0xffffff76 │ │ │ │ + ldrshteq fp, [r8], #-170 @ 0xffffff56 │ │ │ │ + rsbseq r8, r8, r0, lsr #17 │ │ │ │ + ldrsbteq fp, [r8], #-174 @ 0xffffff52 │ │ │ │ + rsbseq r8, r8, r2, lsl #17 │ │ │ │ + rsbseq fp, r8, r0, asr #21 │ │ │ │ + rsbseq r8, r8, r8, ror #16 │ │ │ │ + rsbseq fp, r8, r6, lsr #21 │ │ │ │ mvnsmi lr, sp, lsr #18 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x0088f8cc │ │ │ │ pkhbtmi fp, r8, r8, lsl #1 │ │ │ │ @ instruction: 0x461649b2 │ │ │ │ andcs sl, r1, #22528 @ 0x5800 │ │ │ │ @@ -73570,49 +73570,49 @@ │ │ │ │ @ instruction: 0xe6d1fbbf │ │ │ │ andhi pc, r0, pc, lsr #7 │ │ │ │ addge r9, r7, #46, 30 @ 0xb8 │ │ │ │ ldrbtpl r4, [sp], #-686 @ 0xfffffd52 │ │ │ │ addeq r4, r4, ip, lsr #12 │ │ │ │ @ instruction: 0x000011b8 │ │ │ │ ldrdeq r4, [r4], r0 │ │ │ │ - rsbseq r8, r8, r8, ror #15 │ │ │ │ + ldrshteq r8, [r8], #-112 @ 0xffffff90 │ │ │ │ + rsbseq r8, r8, r2, lsr r7 │ │ │ │ + rsbseq fp, r8, r2, ror r9 │ │ │ │ + rsbseq r8, r8, r6, lsl r7 │ │ │ │ + rsbseq fp, r8, r6, asr r9 │ │ │ │ + ldrshteq r8, [r8], #-108 @ 0xffffff94 │ │ │ │ + rsbseq fp, r8, ip, lsr r9 │ │ │ │ + rsbseq r8, r8, r2, ror #13 │ │ │ │ + rsbseq fp, r8, r2, lsr #18 │ │ │ │ + rsbseq r8, r8, r6, lsl #15 │ │ │ │ + rsbseq r8, r8, r6, lsl #15 │ │ │ │ + rsbseq r8, r8, r0, lsr #13 │ │ │ │ + rsbseq fp, r8, r0, ror #17 │ │ │ │ + rsbseq r8, r8, r6, lsl #13 │ │ │ │ + rsbseq fp, r8, r6, asr #17 │ │ │ │ + rsbseq r8, r8, lr, asr #14 │ │ │ │ + rsbseq r8, r8, r8, asr r6 │ │ │ │ + @ instruction: 0x0078b898 │ │ │ │ rsbseq r8, r8, sl, lsr #14 │ │ │ │ - rsbseq fp, r8, sl, ror #18 │ │ │ │ - rsbseq r8, r8, lr, lsl #14 │ │ │ │ - rsbseq fp, r8, lr, asr #18 │ │ │ │ - ldrshteq r8, [r8], #-100 @ 0xffffff9c │ │ │ │ - rsbseq fp, r8, r4, lsr r9 │ │ │ │ - ldrsbteq r8, [r8], #-106 @ 0xffffff96 │ │ │ │ - rsbseq fp, r8, sl, lsl r9 │ │ │ │ - rsbseq r8, r8, lr, ror r7 │ │ │ │ - rsbseq r8, r8, lr, ror r7 │ │ │ │ - @ instruction: 0x00788698 │ │ │ │ - ldrsbteq fp, [r8], #-136 @ 0xffffff78 │ │ │ │ - rsbseq r8, r8, lr, ror r6 │ │ │ │ - ldrhteq fp, [r8], #-142 @ 0xffffff72 │ │ │ │ - rsbseq r8, r8, r6, asr #14 │ │ │ │ - rsbseq r8, r8, r0, asr r6 │ │ │ │ - @ instruction: 0x0078b890 │ │ │ │ - rsbseq r8, r8, r2, lsr #14 │ │ │ │ - rsbseq r8, r8, r4, lsr #12 │ │ │ │ - rsbseq fp, r8, r4, ror #16 │ │ │ │ - rsbseq r8, r8, sl, lsl #14 │ │ │ │ - ldrshteq r8, [r8], #-88 @ 0xffffffa8 │ │ │ │ - rsbseq fp, r8, r8, lsr r8 │ │ │ │ - rsbseq r8, r8, lr, asr #11 │ │ │ │ - rsbseq fp, r8, lr, lsl #16 │ │ │ │ - rsbseq r8, r8, r8, asr #13 │ │ │ │ - rsbseq r8, r8, r0, lsr #11 │ │ │ │ - rsbseq fp, r8, r0, ror #15 │ │ │ │ - rsbseq r8, r8, r8, ror r5 │ │ │ │ - ldrhteq fp, [r8], #-120 @ 0xffffff88 │ │ │ │ - @ instruction: 0x00788694 │ │ │ │ - rsbseq r7, r8, lr, lsr #5 │ │ │ │ - rsbseq r8, r8, r8, lsr #10 │ │ │ │ - rsbseq fp, r8, r8, ror #14 │ │ │ │ + rsbseq r8, r8, ip, lsr #12 │ │ │ │ + rsbseq fp, r8, ip, ror #16 │ │ │ │ + rsbseq r8, r8, r2, lsl r7 │ │ │ │ + rsbseq r8, r8, r0, lsl #12 │ │ │ │ + rsbseq fp, r8, r0, asr #16 │ │ │ │ + ldrsbteq r8, [r8], #-86 @ 0xffffffaa │ │ │ │ + rsbseq fp, r8, r6, lsl r8 │ │ │ │ + ldrsbteq r8, [r8], #-96 @ 0xffffffa0 │ │ │ │ + rsbseq r8, r8, r8, lsr #11 │ │ │ │ + rsbseq fp, r8, r8, ror #15 │ │ │ │ + rsbseq r8, r8, r0, lsl #11 │ │ │ │ + rsbseq fp, r8, r0, asr #15 │ │ │ │ + @ instruction: 0x0078869c │ │ │ │ + ldrhteq r7, [r8], #-38 @ 0xffffffda │ │ │ │ + rsbseq r8, r8, r0, lsr r5 │ │ │ │ + rsbseq fp, r8, r0, ror r7 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x0088f8cc │ │ │ │ addslt r4, r5, pc, ror #26 │ │ │ │ strmi r4, [pc], -pc, ror #24 │ │ │ │ sxtab16mi r4, r1, sp, ror #8 │ │ │ │ @@ -73723,23 +73723,23 @@ │ │ │ │ stmdami lr, {r0, r2, r3, r6, r7, r8, fp, ip, sp, lr, pc} │ │ │ │ ldrbtmi r9, [r8], #-2320 @ 0xfffff6f0 │ │ │ │ blx fe2987f8 │ │ │ │ @ instruction: 0xe7639a10 │ │ │ │ svc 0x0012f7b6 │ │ │ │ @ instruction: 0x008442bc │ │ │ │ @ instruction: 0x000011b8 │ │ │ │ - ldrshteq r8, [r8], #-48 @ 0xffffffd0 │ │ │ │ - rsbseq fp, r8, r0, lsr r6 │ │ │ │ + ldrshteq r8, [r8], #-56 @ 0xffffffc8 │ │ │ │ + rsbseq fp, r8, r8, lsr r6 │ │ │ │ addeq r4, r4, ip, lsr r2 │ │ │ │ - ldrshteq r8, [r8], #-38 @ 0xffffffda │ │ │ │ - rsbseq fp, r8, r6, lsr r5 │ │ │ │ - ldrsbteq r8, [r8], #-40 @ 0xffffffd8 │ │ │ │ - rsbseq fp, r8, r8, lsl r5 │ │ │ │ - ldrhteq r8, [r8], #-42 @ 0xffffffd6 │ │ │ │ - ldrshteq fp, [r8], #-74 @ 0xffffffb6 │ │ │ │ + ldrshteq r8, [r8], #-46 @ 0xffffffd2 │ │ │ │ + rsbseq fp, r8, lr, lsr r5 │ │ │ │ + rsbseq r8, r8, r0, ror #5 │ │ │ │ + rsbseq fp, r8, r0, lsr #10 │ │ │ │ + rsbseq r8, r8, r2, asr #5 │ │ │ │ + rsbseq fp, r8, r2, lsl #10 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ blhi 195df8 │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x0030f8cc │ │ │ │ ldrmi fp, [r5], -r7, lsr #1 │ │ │ │ ldmdbcs r8!, {r0, r1, r2, r3, r4, r6, r7, fp, ip, sp, lr, pc}^ │ │ │ │ @@ -74254,15 +74254,15 @@ │ │ │ │ eorne pc, r1, r5, asr r8 @ │ │ │ │ svcne 0x0004f842 │ │ │ │ bls 48f91c │ │ │ │ stmdals sl, {r3, r8, fp, ip, pc} │ │ │ │ vld4.16 {d15-d18}, [r8], r4 │ │ │ │ stmdals r9, {r1, r3, r4, r5, r9, sl, lr} │ │ │ │ @ instruction: 0xf0444631 │ │ │ │ - bls 8981f0 │ │ │ │ + bls 8981f0 │ │ │ │ bcc 163d68 │ │ │ │ movwcc lr, #4098 @ 0x1002 │ │ │ │ mulle r3, pc, r2 @ │ │ │ │ svcne 0x0004f852 │ │ │ │ rscsle r3, r8, r1, lsl #2 │ │ │ │ ldrdcs pc, [r0], -sl │ │ │ │ blle ca5980 │ │ │ │ @@ -74347,42 +74347,42 @@ │ │ │ │ ldrbmi r4, [r9], -r2, lsr #16 │ │ │ │ @ instruction: 0xf7bc4478 │ │ │ │ ldr pc, [sp, r9, lsr #27]! │ │ │ │ ... │ │ │ │ strheq r4, [r4], r8 │ │ │ │ @ instruction: 0x000011b8 │ │ │ │ strdeq r3, [r4], sl │ │ │ │ - rsbseq r8, r8, r8, ror #2 │ │ │ │ - rsbseq r8, r8, lr, asr r0 │ │ │ │ - @ instruction: 0x00787f9e │ │ │ │ - ldrsbteq fp, [r8], #-28 @ 0xffffffe4 │ │ │ │ - rsbseq r7, r8, r0, lsl #31 │ │ │ │ - ldrhteq fp, [r8], #-30 @ 0xffffffe2 │ │ │ │ - rsbseq r7, r8, r2, ror #30 │ │ │ │ - @ instruction: 0x0078b19e │ │ │ │ - rsbseq r7, r8, lr, lsr pc │ │ │ │ - rsbseq fp, r8, sl, ror r1 │ │ │ │ - rsbseq r7, r8, r2, lsl pc │ │ │ │ - rsbseq r7, r8, r8, ror #29 │ │ │ │ - rsbseq r7, r8, sl, ror sp │ │ │ │ - ldrhteq sl, [r8], #-246 @ 0xffffff0a │ │ │ │ - rsbseq r7, r8, sl, ror #26 │ │ │ │ - rsbseq r7, r8, ip, asr #27 │ │ │ │ - rsbseq r7, r8, r4, asr #21 │ │ │ │ - ldrsbteq r7, [r8], #-158 @ 0xffffff62 │ │ │ │ - rsbseq r7, r8, lr, ror r9 │ │ │ │ - ldrhteq sl, [r8], #-190 @ 0xffffff42 │ │ │ │ - rsbseq r7, r8, r6, ror #18 │ │ │ │ - rsbseq sl, r8, r6, lsr #23 │ │ │ │ - rsbseq r7, r8, r4, lsr r9 │ │ │ │ - rsbseq sl, r8, r4, ror fp │ │ │ │ - rsbseq r7, r8, r8, lsl r9 │ │ │ │ - rsbseq sl, r8, r8, asr fp │ │ │ │ - ldrshteq r7, [r8], #-140 @ 0xffffff74 │ │ │ │ - rsbseq sl, r8, ip, lsr fp │ │ │ │ + rsbseq r8, r8, r0, ror r1 │ │ │ │ + rsbseq r8, r8, r6, rrx │ │ │ │ + rsbseq r7, r8, r6, lsr #31 │ │ │ │ + rsbseq fp, r8, r4, ror #3 │ │ │ │ + rsbseq r7, r8, r8, lsl #31 │ │ │ │ + rsbseq fp, r8, r6, asr #3 │ │ │ │ + rsbseq r7, r8, sl, ror #30 │ │ │ │ + rsbseq fp, r8, r6, lsr #3 │ │ │ │ + rsbseq r7, r8, r6, asr #30 │ │ │ │ + rsbseq fp, r8, r2, lsl #3 │ │ │ │ + rsbseq r7, r8, sl, lsl pc │ │ │ │ + ldrshteq r7, [r8], #-224 @ 0xffffff20 │ │ │ │ + rsbseq r7, r8, r2, lsl #27 │ │ │ │ + ldrhteq sl, [r8], #-254 @ 0xffffff02 │ │ │ │ + rsbseq r7, r8, r2, ror sp │ │ │ │ + ldrsbteq r7, [r8], #-212 @ 0xffffff2c │ │ │ │ + rsbseq r7, r8, ip, asr #21 │ │ │ │ + rsbseq r7, r8, r6, ror #19 │ │ │ │ + rsbseq r7, r8, r6, lsl #19 │ │ │ │ + rsbseq sl, r8, r6, asr #23 │ │ │ │ + rsbseq r7, r8, lr, ror #18 │ │ │ │ + rsbseq sl, r8, lr, lsr #23 │ │ │ │ + rsbseq r7, r8, ip, lsr r9 │ │ │ │ + rsbseq sl, r8, ip, ror fp │ │ │ │ + rsbseq r7, r8, r0, lsr #18 │ │ │ │ + rsbseq sl, r8, r0, ror #22 │ │ │ │ + rsbseq r7, r8, r4, lsl #18 │ │ │ │ + rsbseq sl, r8, r4, asr #22 │ │ │ │ vadd.i8 q10, q0, │ │ │ │ ldrbtmi r7, [r8], #-486 @ 0xfffffe1a │ │ │ │ @ instruction: 0xf7bc300c │ │ │ │ stmdami fp, {r0, r1, r2, r3, r4, r7, sl, fp, ip, sp, lr, pc}^ │ │ │ │ ldrbtmi r4, [r8], #-1625 @ 0xfffff9a7 │ │ │ │ ldc2l 7, cr15, [sl, #-752] @ 0xfffffd10 │ │ │ │ bllt 15d9360 │ │ │ │ @@ -74453,30 +74453,30 @@ │ │ │ │ @ instruction: 0x46294814 │ │ │ │ andcc r4, ip, r8, ror r4 │ │ │ │ ldc2 7, cr15, [r2], {188} @ 0xbc │ │ │ │ @ instruction: 0xf04f4812 │ │ │ │ ldrbtmi r3, [r8], #-511 @ 0xfffffe01 │ │ │ │ stc2l 7, cr15, [ip], {188} @ 0xbc │ │ │ │ svclt 0x0000e7e3 │ │ │ │ - rsbseq r7, r8, lr, asr r8 │ │ │ │ - @ instruction: 0x0078aa9e │ │ │ │ - rsbseq r7, r8, r6, lsr r8 │ │ │ │ - rsbseq sl, r8, r4, ror sl │ │ │ │ - rsbseq r7, r8, r8, lsl r8 │ │ │ │ - rsbseq sl, r8, r6, asr sl │ │ │ │ - ldrshteq r7, [r8], #-126 @ 0xffffff82 │ │ │ │ - rsbseq sl, r8, ip, lsr sl │ │ │ │ - ldrhteq r7, [r8], #-114 @ 0xffffff8e │ │ │ │ - ldrshteq sl, [r8], #-144 @ 0xffffff70 │ │ │ │ - rsbseq r7, r8, sl, ror r7 │ │ │ │ - ldrhteq sl, [r8], #-152 @ 0xffffff68 │ │ │ │ - rsbseq r7, r8, r0, ror #14 │ │ │ │ - @ instruction: 0x0078a99e │ │ │ │ - rsbseq r7, r8, r4, asr #14 │ │ │ │ - rsbseq sl, r8, r2, lsl #19 │ │ │ │ + rsbseq r7, r8, r6, ror #16 │ │ │ │ + rsbseq sl, r8, r6, lsr #21 │ │ │ │ + rsbseq r7, r8, lr, lsr r8 │ │ │ │ + rsbseq sl, r8, ip, ror sl │ │ │ │ + rsbseq r7, r8, r0, lsr #16 │ │ │ │ + rsbseq sl, r8, lr, asr sl │ │ │ │ + rsbseq r7, r8, r6, lsl #16 │ │ │ │ + rsbseq sl, r8, r4, asr #20 │ │ │ │ + ldrhteq r7, [r8], #-122 @ 0xffffff86 │ │ │ │ + ldrshteq sl, [r8], #-152 @ 0xffffff68 │ │ │ │ + rsbseq r7, r8, r2, lsl #15 │ │ │ │ + rsbseq sl, r8, r0, asr #19 │ │ │ │ + rsbseq r7, r8, r8, ror #14 │ │ │ │ + rsbseq sl, r8, r6, lsr #19 │ │ │ │ + rsbseq r7, r8, ip, asr #14 │ │ │ │ + rsbseq sl, r8, sl, lsl #19 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ blhi 116980 │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ beq ffc99804 │ │ │ │ usatcs pc, #4, pc, asr #17 @ │ │ │ │ stclmi 2, cr15, [r4, #692]! @ 0x2b4 │ │ │ │ @@ -74810,15 +74810,15 @@ │ │ │ │ blls 5b5a60 │ │ │ │ tstls r0, r6, lsl ip │ │ │ │ blls 6f5a6c │ │ │ │ eorls r6, r0, #36, 16 @ 0x240000 │ │ │ │ @ instruction: 0x9322681b │ │ │ │ @ instruction: 0xf0b7941d │ │ │ │ ldmdbls r0, {r0, r2, r3, r5, r7, r8, r9, ip, sp, lr, pc} │ │ │ │ - bls 865a1c │ │ │ │ + bls 865a1c │ │ │ │ @ instruction: 0xf43f9b22 │ │ │ │ andls sl, r9, r3, asr pc │ │ │ │ cmppcs r2, r0, asr #4 @ p-variant is OBSOLETE │ │ │ │ ldrbtmi r4, [r8], #-2179 @ 0xfffff77d │ │ │ │ @ instruction: 0xf7bc300c │ │ │ │ stmmi r2, {r0, r1, r4, r5, r8, fp, ip, sp, lr, pc} │ │ │ │ ldrbtmi r9, [r8], #-2313 @ 0xfffff6f7 │ │ │ │ @@ -74874,15 +74874,15 @@ │ │ │ │ @ instruction: 0xf10d9509 │ │ │ │ @ instruction: 0x46050bd8 │ │ │ │ eor r9, ip, ip, lsl #4 │ │ │ │ @ instruction: 0xf8539b0e │ │ │ │ teqlt fp, #37 @ 0x25 │ │ │ │ andlt pc, r0, sp, asr #17 │ │ │ │ stmdals r9, {r9, sp} │ │ │ │ - bleq 897164 │ │ │ │ + bleq 897164 │ │ │ │ @ instruction: 0xf8539b10 │ │ │ │ blls 35fbb4 >::_M_default_append(unsigned int)@@Base+0xdcff0> │ │ │ │ @ instruction: 0xf11ef100 │ │ │ │ @ instruction: 0xd1272801 │ │ │ │ ldrdcc pc, [r0], -fp │ │ │ │ strcc fp, [r1], -r3, lsl #2 │ │ │ │ andcs r9, r0, #14336 @ 0x3800 │ │ │ │ @@ -74918,56 +74918,56 @@ │ │ │ │ @ instruction: 0xf7bc4478 │ │ │ │ bls 2da07c >::_M_default_append(unsigned int)@@Base+0x574b8> │ │ │ │ svclt 0x0000e4b0 │ │ │ │ ... │ │ │ │ addeq r3, r4, lr, lsr #10 │ │ │ │ @ instruction: 0x000011b8 │ │ │ │ strdeq r3, [r4], r4 │ │ │ │ - rsbseq r7, r8, r4, lsr #12 │ │ │ │ - rsbseq r7, r8, r6, asr #11 │ │ │ │ - rsbseq r7, r8, r4, lsl #10 │ │ │ │ - rsbseq sl, r8, r2, asr #14 │ │ │ │ - rsbseq r7, r8, r4, ror #9 │ │ │ │ - rsbseq sl, r8, r2, lsr #14 │ │ │ │ + rsbseq r7, r8, ip, lsr #12 │ │ │ │ + rsbseq r7, r8, lr, asr #11 │ │ │ │ + rsbseq r7, r8, ip, lsl #10 │ │ │ │ + rsbseq sl, r8, sl, asr #14 │ │ │ │ + rsbseq r7, r8, ip, ror #9 │ │ │ │ + rsbseq sl, r8, sl, lsr #14 │ │ │ │ + rsbseq r7, r8, sl, asr #9 │ │ │ │ + rsbseq sl, r8, r8, lsl #14 │ │ │ │ + rsbseq r7, r8, r6, asr #9 │ │ │ │ + ldrsbteq r7, [r8], #-82 @ 0xffffffae │ │ │ │ + rsbseq r7, r8, lr, lsr #8 │ │ │ │ + rsbseq sl, r8, ip, ror #12 │ │ │ │ + rsbseq r7, r8, lr, lsr #11 │ │ │ │ + ldrshteq r7, [r8], #-54 @ 0xffffffca │ │ │ │ + rsbseq sl, r8, r4, lsr r6 │ │ │ │ + ldrhteq r7, [r8], #-58 @ 0xffffffc6 │ │ │ │ + ldrshteq sl, [r8], #-88 @ 0xffffffa8 │ │ │ │ + @ instruction: 0x0078739c │ │ │ │ + ldrsbteq sl, [r8], #-90 @ 0xffffffa6 │ │ │ │ + rsbseq r7, r8, ip, ror r3 │ │ │ │ + ldrhteq sl, [r8], #-90 @ 0xffffffa6 │ │ │ │ + rsbseq r7, r8, r0, ror #6 │ │ │ │ + @ instruction: 0x0078a59e │ │ │ │ + rsbseq r7, r8, r4, asr #6 │ │ │ │ + rsbseq sl, r8, r2, lsl #11 │ │ │ │ + rsbseq r7, r8, sl, lsr r3 │ │ │ │ rsbseq r7, r8, r2, asr #9 │ │ │ │ - rsbseq sl, r8, r0, lsl #14 │ │ │ │ - ldrhteq r7, [r8], #-78 @ 0xffffffb2 │ │ │ │ - rsbseq r7, r8, sl, asr #11 │ │ │ │ - rsbseq r7, r8, r6, lsr #8 │ │ │ │ - rsbseq sl, r8, r4, ror #12 │ │ │ │ - rsbseq r7, r8, r6, lsr #11 │ │ │ │ - rsbseq r7, r8, lr, ror #7 │ │ │ │ - rsbseq sl, r8, ip, lsr #12 │ │ │ │ - ldrhteq r7, [r8], #-50 @ 0xffffffce │ │ │ │ - ldrshteq sl, [r8], #-80 @ 0xffffffb0 │ │ │ │ - @ instruction: 0x00787394 │ │ │ │ - ldrsbteq sl, [r8], #-82 @ 0xffffffae │ │ │ │ - rsbseq r7, r8, r4, ror r3 │ │ │ │ - ldrhteq sl, [r8], #-82 @ 0xffffffae │ │ │ │ - rsbseq r7, r8, r8, asr r3 │ │ │ │ - @ instruction: 0x0078a596 │ │ │ │ - rsbseq r7, r8, ip, lsr r3 │ │ │ │ - rsbseq sl, r8, sl, ror r5 │ │ │ │ - rsbseq r7, r8, r2, lsr r3 │ │ │ │ - ldrhteq r7, [r8], #-74 @ 0xffffffb6 │ │ │ │ - rsbseq r7, r8, r6, lsl #3 │ │ │ │ - rsbseq sl, r8, r6, asr #7 │ │ │ │ - rsbseq r7, r8, sl, ror #2 │ │ │ │ - rsbseq sl, r8, sl, lsr #7 │ │ │ │ - rsbseq r7, r8, ip, asr r1 │ │ │ │ - rsbseq r7, r8, ip, lsl r1 │ │ │ │ - rsbseq sl, r8, ip, asr r3 │ │ │ │ - rsbseq r7, r8, r0, lsl #2 │ │ │ │ - rsbseq sl, r8, lr, lsr r3 │ │ │ │ - ldrsbteq r7, [r8], #-14 │ │ │ │ - rsbseq sl, r8, lr, lsl r3 │ │ │ │ - rsbseq r7, r8, ip, lsr #32 │ │ │ │ - rsbseq sl, r8, ip, ror #4 │ │ │ │ - rsbseq r7, r8, r0, lsl r0 │ │ │ │ - rsbseq sl, r8, r0, asr r2 │ │ │ │ + rsbseq r7, r8, lr, lsl #3 │ │ │ │ + rsbseq sl, r8, lr, asr #7 │ │ │ │ + rsbseq r7, r8, r2, ror r1 │ │ │ │ + ldrhteq sl, [r8], #-50 @ 0xffffffce │ │ │ │ + rsbseq r7, r8, r4, ror #2 │ │ │ │ + rsbseq r7, r8, r4, lsr #2 │ │ │ │ + rsbseq sl, r8, r4, ror #6 │ │ │ │ + rsbseq r7, r8, r8, lsl #2 │ │ │ │ + rsbseq sl, r8, r6, asr #6 │ │ │ │ + rsbseq r7, r8, r6, ror #1 │ │ │ │ + rsbseq sl, r8, r6, lsr #6 │ │ │ │ + rsbseq r7, r8, r4, lsr r0 │ │ │ │ + rsbseq sl, r8, r4, ror r2 │ │ │ │ + rsbseq r7, r8, r8, lsl r0 │ │ │ │ + rsbseq sl, r8, r8, asr r2 │ │ │ │ vst4.8 {d25-d28}, [pc], r9 │ │ │ │ @ instruction: 0xf8df717a │ │ │ │ ldrbtmi r0, [r8], #-1060 @ 0xfffffbdc │ │ │ │ @ instruction: 0xf7bc300c │ │ │ │ @ instruction: 0xf8dff809 │ │ │ │ stmdbls r9, {r2, r3, r4, sl} │ │ │ │ @ instruction: 0xf7bc4478 │ │ │ │ @@ -75013,15 +75013,15 @@ │ │ │ │ vstr d9, [sp, #48] @ 0x30 │ │ │ │ vstr d5, [sp, #136] @ 0x88 │ │ │ │ ldmdavs r9, {r5, r8, r9, fp, sp, lr} │ │ │ │ vst4. {d15-d18}, [sl :64], r9 │ │ │ │ stmdavs sl!, {r0, r2, r3, r4, r8, r9, fp, ip, pc}^ │ │ │ │ blpl 9173b4 │ │ │ │ adcsvs pc, r0, #8388608 @ 0x800000 │ │ │ │ - blvs 8973bc │ │ │ │ + blvs 8973bc │ │ │ │ bleq 97358 │ │ │ │ ldc 8, cr6, [r2, #-204] @ 0xffffff34 │ │ │ │ bl 13a95c │ │ │ │ ldc 3, cr0, [r3, #784] @ 0x310 │ │ │ │ vadd.f64 d4, d4, d0 │ │ │ │ vcmp.f64 d3, d5 │ │ │ │ vsqrt.f64 d19, d7 │ │ │ │ @@ -75030,15 +75030,15 @@ │ │ │ │ blls 2a4570 >::_M_default_append(unsigned int)@@Base+0x219ac> │ │ │ │ strcc r6, [r1], #-26 @ 0xffffffe6 │ │ │ │ adcmi r9, r3, #10240 @ 0x2800 │ │ │ │ blls 49326c │ │ │ │ eorne pc, r4, r3, asr r8 @ │ │ │ │ @ instruction: 0xf8539b0e │ │ │ │ ldmdavs r3!, {r2, r5, sp} │ │ │ │ - blvs 8973d0 │ │ │ │ + blvs 8973d0 │ │ │ │ blpl 9173d4 │ │ │ │ biceq lr, r4, #3072 @ 0xc00 │ │ │ │ bicle r2, r5, r0, lsl #20 │ │ │ │ ldc 8, cr6, [r1, #424] @ 0x1a8 │ │ │ │ @ instruction: 0xf5024b00 │ │ │ │ ldc 2, cr6, [r2, #-704] @ 0xfffffd40 │ │ │ │ vmov.f64 d7, #66 @ 0x3e100000 0.1406250 │ │ │ │ @@ -75226,38 +75226,38 @@ │ │ │ │ mcr2 7, 0, pc, cr10, cr11, {5} @ │ │ │ │ stmdbls r9, {r0, r2, r3, r4, fp, lr} │ │ │ │ @ instruction: 0xf7bb4478 │ │ │ │ bls 2dbba0 >::_M_default_append(unsigned int)@@Base+0x58fdc> │ │ │ │ svclt 0x0000e582 │ │ │ │ andhi pc, r0, pc, lsr #7 │ │ │ │ ... │ │ │ │ - rsbseq r6, r8, r2, lsr pc │ │ │ │ - rsbseq sl, r8, r0, ror r1 │ │ │ │ - rsbseq r6, r8, sl, ror #29 │ │ │ │ - rsbseq sl, r8, sl, lsr #2 │ │ │ │ - rsbseq r6, r8, ip, asr #29 │ │ │ │ - rsbseq sl, r8, ip, lsl #2 │ │ │ │ - rsbseq r6, r8, r2, asr #29 │ │ │ │ - ldrshteq r6, [r8], #-208 @ 0xffffff30 │ │ │ │ - rsbseq sl, r8, lr, lsr #32 │ │ │ │ - rsbseq r6, r8, r6, asr #26 │ │ │ │ - rsbseq r6, r8, r2, lsl #26 │ │ │ │ - rsbseq r9, r8, r2, asr #30 │ │ │ │ - @ instruction: 0x00786c9e │ │ │ │ - ldrsbteq r9, [r8], #-238 @ 0xffffff12 │ │ │ │ - rsbseq r6, r8, r0, lsl #25 │ │ │ │ - rsbseq r9, r8, r0, asr #29 │ │ │ │ - rsbseq r6, r8, lr, lsl #23 │ │ │ │ - rsbseq r9, r8, lr, asr #27 │ │ │ │ - rsbseq r6, r8, r0, ror fp │ │ │ │ - ldrhteq r9, [r8], #-208 @ 0xffffff30 │ │ │ │ - rsbseq r6, r8, r2, asr fp │ │ │ │ - @ instruction: 0x00789d92 │ │ │ │ - rsbseq r6, r8, r4, lsr fp │ │ │ │ - rsbseq r9, r8, r4, ror sp │ │ │ │ + rsbseq r6, r8, sl, lsr pc │ │ │ │ + rsbseq sl, r8, r8, ror r1 │ │ │ │ + ldrshteq r6, [r8], #-226 @ 0xffffff1e │ │ │ │ + rsbseq sl, r8, r2, lsr r1 │ │ │ │ + ldrsbteq r6, [r8], #-228 @ 0xffffff1c │ │ │ │ + rsbseq sl, r8, r4, lsl r1 │ │ │ │ + rsbseq r6, r8, sl, asr #29 │ │ │ │ + ldrshteq r6, [r8], #-216 @ 0xffffff28 │ │ │ │ + rsbseq sl, r8, r6, lsr r0 │ │ │ │ + rsbseq r6, r8, lr, asr #26 │ │ │ │ + rsbseq r6, r8, sl, lsl #26 │ │ │ │ + rsbseq r9, r8, sl, asr #30 │ │ │ │ + rsbseq r6, r8, r6, lsr #25 │ │ │ │ + rsbseq r9, r8, r6, ror #29 │ │ │ │ + rsbseq r6, r8, r8, lsl #25 │ │ │ │ + rsbseq r9, r8, r8, asr #29 │ │ │ │ + @ instruction: 0x00786b96 │ │ │ │ + ldrsbteq r9, [r8], #-214 @ 0xffffff2a │ │ │ │ + rsbseq r6, r8, r8, ror fp │ │ │ │ + ldrhteq r9, [r8], #-216 @ 0xffffff28 │ │ │ │ + rsbseq r6, r8, sl, asr fp │ │ │ │ + @ instruction: 0x00789d9a │ │ │ │ + rsbseq r6, r8, ip, lsr fp │ │ │ │ + rsbseq r9, r8, ip, ror sp │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ bleq fe89a43c │ │ │ │ @ instruction: 0x46064c7a │ │ │ │ ldmdami sl!, {r0, r2, r4, r5, r9, sl, lr}^ │ │ │ │ ldcmi 2, cr15, [ip, #-692]! @ 0xfffffd4c │ │ │ │ @@ -75379,29 +75379,29 @@ │ │ │ │ @ instruction: 0x46214814 │ │ │ │ @ instruction: 0xf7bb4478 │ │ │ │ @ instruction: 0xe748fd93 │ │ │ │ b 81a1c8 │ │ │ │ strb r4, [lr, r4, lsl #12]! │ │ │ │ strdeq r2, [r4], r8 │ │ │ │ @ instruction: 0x000011b8 │ │ │ │ - rsbseq r6, r8, r4, asr sl │ │ │ │ - @ instruction: 0x00789c94 │ │ │ │ - rsbseq r6, r8, ip, lsr sl │ │ │ │ - rsbseq r9, r8, ip, ror ip │ │ │ │ + rsbseq r6, r8, ip, asr sl │ │ │ │ + @ instruction: 0x00789c9c │ │ │ │ + rsbseq r6, r8, r4, asr #20 │ │ │ │ + rsbseq r9, r8, r4, lsl #25 │ │ │ │ addeq r2, r4, sl, lsl #17 │ │ │ │ - rsbseq r6, r8, r0, lsr #23 │ │ │ │ - rsbseq r6, r8, r0, ror #22 │ │ │ │ - rsbseq r6, r8, r8, lsr #18 │ │ │ │ - rsbseq r9, r8, r8, ror #22 │ │ │ │ - rsbseq r6, r8, r6, lsl #18 │ │ │ │ - rsbseq r9, r8, r6, asr #22 │ │ │ │ - rsbseq r6, r8, sl, ror #17 │ │ │ │ - rsbseq r9, r8, sl, lsr #22 │ │ │ │ - ldrsbteq r6, [r8], #-128 @ 0xffffff80 │ │ │ │ - rsbseq r9, r8, r0, lsl fp │ │ │ │ + rsbseq r6, r8, r8, lsr #23 │ │ │ │ + rsbseq r6, r8, r8, ror #22 │ │ │ │ + rsbseq r6, r8, r0, lsr r9 │ │ │ │ + rsbseq r9, r8, r0, ror fp │ │ │ │ + rsbseq r6, r8, lr, lsl #18 │ │ │ │ + rsbseq r9, r8, lr, asr #22 │ │ │ │ + ldrshteq r6, [r8], #-130 @ 0xffffff7e │ │ │ │ + rsbseq r9, r8, r2, lsr fp │ │ │ │ + ldrsbteq r6, [r8], #-136 @ 0xffffff78 │ │ │ │ + rsbseq r9, r8, r8, lsl fp │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ blhi 1177fc │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x0018f8cc │ │ │ │ strbcs pc, [r8, #-2271] @ 0xfffff721 @ │ │ │ │ @ instruction: 0xf8dfb0af │ │ │ │ @@ -75740,24 +75740,24 @@ │ │ │ │ svccc 0x00c99999 │ │ │ │ ldmibls r9, {r1, r3, r4, r7, r8, fp, ip, pc} │ │ │ │ svccc 0x00b99999 │ │ │ │ ... │ │ │ │ @ instruction: 0x008426b4 │ │ │ │ @ instruction: 0x000011b8 │ │ │ │ addeq r2, r4, lr, ror #12 │ │ │ │ - rsbseq r6, r8, r6, lsl #16 │ │ │ │ - ldrsbteq r6, [r8], #-118 @ 0xffffff8a │ │ │ │ - ldrhteq r6, [r8], #-88 @ 0xffffffa8 │ │ │ │ - ldrshteq r9, [r8], #-120 @ 0xffffff88 │ │ │ │ - rsbseq r6, r8, r0, lsr #11 │ │ │ │ - rsbseq r9, r8, r0, ror #15 │ │ │ │ - rsbseq r6, r8, r8, lsl #11 │ │ │ │ - rsbseq r9, r8, r8, asr #15 │ │ │ │ - rsbseq r6, r8, sl, asr #6 │ │ │ │ - rsbseq r9, r8, sl, lsl #11 │ │ │ │ + rsbseq r6, r8, lr, lsl #16 │ │ │ │ + ldrsbteq r6, [r8], #-126 @ 0xffffff82 │ │ │ │ + rsbseq r6, r8, r0, asr #11 │ │ │ │ + rsbseq r9, r8, r0, lsl #16 │ │ │ │ + rsbseq r6, r8, r8, lsr #11 │ │ │ │ + rsbseq r9, r8, r8, ror #15 │ │ │ │ + @ instruction: 0x00786590 │ │ │ │ + ldrsbteq r9, [r8], #-112 @ 0xffffff90 │ │ │ │ + rsbseq r6, r8, r2, asr r3 │ │ │ │ + @ instruction: 0x00789592 │ │ │ │ @ instruction: 0x4760f8df │ │ │ │ @ instruction: 0xf0c84640 │ │ │ │ strmi pc, [r7], -pc, ror #10 │ │ │ │ @ instruction: 0x4640447c │ │ │ │ @ instruction: 0xf630f0d1 │ │ │ │ strmi r2, [r1], -r4, lsl #4 │ │ │ │ ldrtmi r4, [r8], -r3, lsr #12 │ │ │ │ @@ -76222,61 +76222,61 @@ │ │ │ │ @ instruction: 0xf7ba300c │ │ │ │ ldmdami r4!, {r0, r2, r3, r4, r5, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ ldrbtmi r4, [r8], #-1593 @ 0xfffff9c7 │ │ │ │ mrc2 7, 7, pc, cr8, cr10, {5} │ │ │ │ blt ffc5b024 │ │ │ │ andhi pc, r0, pc, lsr #7 │ │ │ │ ... │ │ │ │ - ldrshteq r6, [r8], #-32 @ 0xffffffe0 │ │ │ │ - rsbseq r6, r8, lr, lsl #5 │ │ │ │ - rsbseq r6, r8, r0, lsr #3 │ │ │ │ - ldrsbteq r9, [r8], #-62 @ 0xffffffc2 │ │ │ │ - rsbseq r6, r8, r4, lsl #3 │ │ │ │ - rsbseq r9, r8, r2, asr #7 │ │ │ │ - rsbseq r6, r8, r4, ror #2 │ │ │ │ - rsbseq r9, r8, r2, lsr #7 │ │ │ │ - rsbseq r6, r8, r6, asr #2 │ │ │ │ - rsbseq r9, r8, r4, lsl #7 │ │ │ │ - rsbseq r6, r8, r8, lsr #2 │ │ │ │ - rsbseq r9, r8, r6, ror #6 │ │ │ │ - rsbseq r6, r8, sl, lsl #2 │ │ │ │ - rsbseq r9, r8, r8, asr #6 │ │ │ │ - ldrsbteq r6, [r8], #-10 │ │ │ │ - rsbseq r9, r8, r8, lsl r3 │ │ │ │ - ldrhteq r6, [r8], #-12 │ │ │ │ - ldrshteq r9, [r8], #-42 @ 0xffffffd6 │ │ │ │ - rsbseq r6, r8, sl, lsl r0 │ │ │ │ - rsbseq r9, r8, r8, asr r2 │ │ │ │ + ldrshteq r6, [r8], #-40 @ 0xffffffd8 │ │ │ │ + @ instruction: 0x00786296 │ │ │ │ + rsbseq r6, r8, r8, lsr #3 │ │ │ │ + rsbseq r9, r8, r6, ror #7 │ │ │ │ + rsbseq r6, r8, ip, lsl #3 │ │ │ │ + rsbseq r9, r8, sl, asr #7 │ │ │ │ + rsbseq r6, r8, ip, ror #2 │ │ │ │ + rsbseq r9, r8, sl, lsr #7 │ │ │ │ + rsbseq r6, r8, lr, asr #2 │ │ │ │ + rsbseq r9, r8, ip, lsl #7 │ │ │ │ + rsbseq r6, r8, r0, lsr r1 │ │ │ │ + rsbseq r9, r8, lr, ror #6 │ │ │ │ + rsbseq r6, r8, r2, lsl r1 │ │ │ │ + rsbseq r9, r8, r0, asr r3 │ │ │ │ + rsbseq r6, r8, r2, ror #1 │ │ │ │ + rsbseq r9, r8, r0, lsr #6 │ │ │ │ + rsbseq r6, r8, r4, asr #1 │ │ │ │ + rsbseq r9, r8, r2, lsl #6 │ │ │ │ + rsbseq r6, r8, r2, lsr #32 │ │ │ │ + rsbseq r9, r8, r0, ror #4 │ │ │ │ + ldrshteq r5, [r8], #-242 @ 0xffffff0e │ │ │ │ + rsbseq r9, r8, r0, lsr r2 │ │ │ │ rsbseq r5, r8, sl, ror #31 │ │ │ │ - rsbseq r9, r8, r8, lsr #4 │ │ │ │ - rsbseq r5, r8, r2, ror #31 │ │ │ │ - rsbseq r5, r8, r4, ror pc │ │ │ │ - ldrhteq r9, [r8], #-18 @ 0xffffffee │ │ │ │ - rsbseq r5, r8, r4, asr pc │ │ │ │ - @ instruction: 0x00789190 │ │ │ │ - rsbseq r5, r8, r0, lsr pc │ │ │ │ - rsbseq r9, r8, ip, ror #2 │ │ │ │ - rsbseq r5, r8, r2, lsl pc │ │ │ │ - rsbseq r9, r8, lr, asr #2 │ │ │ │ - ldrshteq r5, [r8], #-230 @ 0xffffff1a │ │ │ │ - rsbseq r9, r8, r4, lsr r1 │ │ │ │ - rsbseq r5, r8, sl, asr #29 │ │ │ │ - rsbseq r5, r8, ip, ror #26 │ │ │ │ - rsbseq r8, r8, ip, lsr #31 │ │ │ │ - rsbseq r5, r8, r4, asr sp │ │ │ │ - @ instruction: 0x00788f94 │ │ │ │ - rsbseq r5, r8, r0, asr #28 │ │ │ │ - rsbseq r5, r8, ip, lsr #25 │ │ │ │ - rsbseq r8, r8, ip, ror #29 │ │ │ │ - rsbseq r5, r8, ip, ror ip │ │ │ │ - ldrhteq r8, [r8], #-236 @ 0xffffff14 │ │ │ │ - ldrsbteq r5, [r8], #-184 @ 0xffffff48 │ │ │ │ - rsbseq r8, r8, r8, lsl lr │ │ │ │ - @ instruction: 0x00785b9a │ │ │ │ - ldrsbteq r8, [r8], #-218 @ 0xffffff26 │ │ │ │ + rsbseq r5, r8, ip, ror pc │ │ │ │ + ldrhteq r9, [r8], #-26 @ 0xffffffe6 │ │ │ │ + rsbseq r5, r8, ip, asr pc │ │ │ │ + @ instruction: 0x00789198 │ │ │ │ + rsbseq r5, r8, r8, lsr pc │ │ │ │ + rsbseq r9, r8, r4, ror r1 │ │ │ │ + rsbseq r5, r8, sl, lsl pc │ │ │ │ + rsbseq r9, r8, r6, asr r1 │ │ │ │ + ldrshteq r5, [r8], #-238 @ 0xffffff12 │ │ │ │ + rsbseq r9, r8, ip, lsr r1 │ │ │ │ + ldrsbteq r5, [r8], #-226 @ 0xffffff1e │ │ │ │ + rsbseq r5, r8, r4, ror sp │ │ │ │ + ldrhteq r8, [r8], #-244 @ 0xffffff0c │ │ │ │ + rsbseq r5, r8, ip, asr sp │ │ │ │ + @ instruction: 0x00788f9c │ │ │ │ + rsbseq r5, r8, r8, asr #28 │ │ │ │ + ldrhteq r5, [r8], #-196 @ 0xffffff3c │ │ │ │ + ldrshteq r8, [r8], #-228 @ 0xffffff1c │ │ │ │ + rsbseq r5, r8, r4, lsl #25 │ │ │ │ + rsbseq r8, r8, r4, asr #29 │ │ │ │ + rsbseq r5, r8, r0, ror #23 │ │ │ │ + rsbseq r8, r8, r0, lsr #28 │ │ │ │ + rsbseq r5, r8, r2, lsr #23 │ │ │ │ + rsbseq r8, r8, r2, ror #27 │ │ │ │ blvs 12189d0 │ │ │ │ blvs fe743d3c │ │ │ │ bleq 989d4 │ │ │ │ bllt 69b0fc │ │ │ │ vtst.8 q10, q8, │ │ │ │ ldrbtmi r6, [r8], #-349 @ 0xfffffea3 │ │ │ │ @ instruction: 0xf7ba300c │ │ │ │ @@ -76350,15 +76350,15 @@ │ │ │ │ @ instruction: 0xf858dd63 │ │ │ │ ldrbmi r1, [r8], -r4, lsr #32 │ │ │ │ pldw [r8], #-45 @ 0xffffffd3 │ │ │ │ stmdacs r0, {r1, r9, sl, lr} │ │ │ │ @ instruction: 0xf8d0d0f3 │ │ │ │ ldmdbls r6, {r3, r5, r8, ip, sp} │ │ │ │ stclle 2, cr4, [lr], #612 @ 0x264 │ │ │ │ - blpl 898878 │ │ │ │ + blpl 898878 │ │ │ │ blvc 91887c │ │ │ │ mrc 8, 1, r6, cr5, cr3, {3} │ │ │ │ @ instruction: 0xf5037b47 │ │ │ │ ldc 3, cr6, [r3, #-704] @ 0xfffffd40 │ │ │ │ vmov.f64 d6, #2 @ 0x40100000 2.250 │ │ │ │ vcmpe.f64 d7, d7 │ │ │ │ vsqrt.f64 d23, d6 │ │ │ │ @@ -76487,48 +76487,48 @@ │ │ │ │ stmdami r6!, {r0, r4, r5, r6, r7, r9, fp, ip, sp, pc} │ │ │ │ ldrbtmi r4, [r8], #-1593 @ 0xfffff9c7 │ │ │ │ @ instruction: 0xf7ba300c │ │ │ │ stmdami r4!, {r0, r2, r5, sl, fp, ip, sp, lr, pc} │ │ │ │ mvnscc pc, pc, asr #32 │ │ │ │ @ instruction: 0xf7ba4478 │ │ │ │ ubfx pc, pc, #25, #15 │ │ │ │ - rsbseq r5, r8, r6, lsr #21 │ │ │ │ - rsbseq r8, r8, r6, ror #25 │ │ │ │ - rsbseq r5, r8, r0, ror sl │ │ │ │ - ldrhteq r8, [r8], #-192 @ 0xffffff40 │ │ │ │ - rsbseq r5, r8, r6, lsr sl │ │ │ │ - rsbseq r8, r8, r6, ror ip │ │ │ │ - rsbseq r5, r8, sl, lsl r9 │ │ │ │ - rsbseq r8, r8, r8, asr fp │ │ │ │ - ldrshteq r5, [r8], #-140 @ 0xffffff74 │ │ │ │ - rsbseq r8, r8, sl, lsr fp │ │ │ │ - ldrsbteq r5, [r8], #-142 @ 0xffffff72 │ │ │ │ - rsbseq r8, r8, lr, lsl fp │ │ │ │ - rsbseq r5, r8, r0, asr #17 │ │ │ │ - rsbseq r8, r8, r0, lsl #22 │ │ │ │ - rsbseq r5, r8, r6, lsl #17 │ │ │ │ - rsbseq r8, r8, r6, asr #21 │ │ │ │ - rsbseq r5, r8, sl, asr r8 │ │ │ │ - @ instruction: 0x00788a9a │ │ │ │ - rsbseq r5, r8, lr, lsr r8 │ │ │ │ - rsbseq r8, r8, lr, ror sl │ │ │ │ - rsbseq r5, r8, r6, lsr #16 │ │ │ │ - rsbseq r8, r8, r6, ror #20 │ │ │ │ - rsbseq r5, r8, r6, lsl #16 │ │ │ │ - rsbseq r5, r8, ip, ror #19 │ │ │ │ - rsbseq r5, r8, r0, ror #15 │ │ │ │ - rsbseq r8, r8, r0, lsr #20 │ │ │ │ - rsbseq r5, r8, r2, asr #15 │ │ │ │ - rsbseq r8, r8, r2, lsl #20 │ │ │ │ - rsbseq r5, r8, r4, lsr #15 │ │ │ │ - rsbseq r8, r8, r4, ror #19 │ │ │ │ - rsbseq r5, r8, sl, lsl #15 │ │ │ │ - rsbseq r8, r8, r8, asr #19 │ │ │ │ - rsbseq r5, r8, sl, ror #14 │ │ │ │ - rsbseq r8, r8, r8, lsr #19 │ │ │ │ + rsbseq r5, r8, lr, lsr #21 │ │ │ │ + rsbseq r8, r8, lr, ror #25 │ │ │ │ + rsbseq r5, r8, r8, ror sl │ │ │ │ + ldrhteq r8, [r8], #-200 @ 0xffffff38 │ │ │ │ + rsbseq r5, r8, lr, lsr sl │ │ │ │ + rsbseq r8, r8, lr, ror ip │ │ │ │ + rsbseq r5, r8, r2, lsr #18 │ │ │ │ + rsbseq r8, r8, r0, ror #22 │ │ │ │ + rsbseq r5, r8, r4, lsl #18 │ │ │ │ + rsbseq r8, r8, r2, asr #22 │ │ │ │ + rsbseq r5, r8, r6, ror #17 │ │ │ │ + rsbseq r8, r8, r6, lsr #22 │ │ │ │ + rsbseq r5, r8, r8, asr #17 │ │ │ │ + rsbseq r8, r8, r8, lsl #22 │ │ │ │ + rsbseq r5, r8, lr, lsl #17 │ │ │ │ + rsbseq r8, r8, lr, asr #21 │ │ │ │ + rsbseq r5, r8, r2, ror #16 │ │ │ │ + rsbseq r8, r8, r2, lsr #21 │ │ │ │ + rsbseq r5, r8, r6, asr #16 │ │ │ │ + rsbseq r8, r8, r6, lsl #21 │ │ │ │ + rsbseq r5, r8, lr, lsr #16 │ │ │ │ + rsbseq r8, r8, lr, ror #20 │ │ │ │ + rsbseq r5, r8, lr, lsl #16 │ │ │ │ + ldrshteq r5, [r8], #-148 @ 0xffffff6c │ │ │ │ + rsbseq r5, r8, r8, ror #15 │ │ │ │ + rsbseq r8, r8, r8, lsr #20 │ │ │ │ + rsbseq r5, r8, sl, asr #15 │ │ │ │ + rsbseq r8, r8, sl, lsl #20 │ │ │ │ + rsbseq r5, r8, ip, lsr #15 │ │ │ │ + rsbseq r8, r8, ip, ror #19 │ │ │ │ + @ instruction: 0x00785792 │ │ │ │ + ldrsbteq r8, [r8], #-144 @ 0xffffff70 │ │ │ │ + rsbseq r5, r8, r2, ror r7 │ │ │ │ + ldrhteq r8, [r8], #-144 @ 0xffffff70 │ │ │ │ mvnsmi lr, sp, lsr #18 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00b8f8cc │ │ │ │ ldrcs pc, [r8], #2271 @ 0x8df │ │ │ │ @ instruction: 0xf8dfb08c │ │ │ │ @ instruction: 0x46073498 │ │ │ │ @@ -76821,77 +76821,77 @@ │ │ │ │ rsbmi r0, r9, r0 │ │ │ │ ldmibls r9, {r1, r3, r4, r7, r8, fp, ip, pc} │ │ │ │ svccc 0x00c99999 │ │ │ │ andeq r0, r0, r0 │ │ │ │ smlawbmi lr, r0, r4, r8 │ │ │ │ addeq r1, r4, r4, lsl r5 │ │ │ │ @ instruction: 0x000011b8 │ │ │ │ - ldrhteq r5, [r8], #-102 @ 0xffffff9a │ │ │ │ + ldrhteq r5, [r8], #-110 @ 0xffffff92 │ │ │ │ @ instruction: 0xffffc525 │ │ │ │ - rsbseq r5, r8, r6, lsr #15 │ │ │ │ - rsbseq r5, r8, r4, lsl #17 │ │ │ │ + rsbseq r5, r8, lr, lsr #15 │ │ │ │ + rsbseq r5, r8, ip, lsl #17 │ │ │ │ @ instruction: 0xffffedc3 │ │ │ │ - rsbseq r5, r8, r2, lsr #12 │ │ │ │ - rsbseq r8, r8, r0, ror #16 │ │ │ │ + rsbseq r5, r8, sl, lsr #12 │ │ │ │ + rsbseq r8, r8, r8, ror #16 │ │ │ │ addeq r1, r4, ip, ror #8 │ │ │ │ - rsbseq r5, r8, r8, ror #11 │ │ │ │ - rsbseq r8, r8, r8, lsr #16 │ │ │ │ + ldrshteq r5, [r8], #-80 @ 0xffffffb0 │ │ │ │ + rsbseq r8, r8, r0, lsr r8 │ │ │ │ @ instruction: 0xffffdedb │ │ │ │ @ instruction: 0xffffc6af │ │ │ │ - rsbseq r5, r8, r4, lsr #11 │ │ │ │ - rsbseq r8, r8, r4, ror #15 │ │ │ │ - rsbseq r5, r8, sl, lsl #11 │ │ │ │ - rsbseq r8, r8, sl, asr #15 │ │ │ │ + rsbseq r5, r8, ip, lsr #11 │ │ │ │ + rsbseq r8, r8, ip, ror #15 │ │ │ │ + @ instruction: 0x00785592 │ │ │ │ + ldrsbteq r8, [r8], #-114 @ 0xffffff8e │ │ │ │ @ instruction: 0xffffc40d │ │ │ │ andeq r0, r0, sp, lsr r4 │ │ │ │ - rsbseq r5, r8, sl, asr #10 │ │ │ │ - rsbseq r8, r8, sl, lsl #15 │ │ │ │ - rsbseq r5, r8, r0, lsr r5 │ │ │ │ - rsbseq r8, r8, r0, ror r7 │ │ │ │ + rsbseq r5, r8, r2, asr r5 │ │ │ │ + @ instruction: 0x00788792 │ │ │ │ + rsbseq r5, r8, r8, lsr r5 │ │ │ │ + rsbseq r8, r8, r8, ror r7 │ │ │ │ @ instruction: 0xffffc5c3 │ │ │ │ - rsbseq r5, r8, r4, lsl #10 │ │ │ │ - rsbseq r8, r8, r4, asr #14 │ │ │ │ - rsbseq r5, r8, sl, lsr #14 │ │ │ │ - rsbseq r5, r8, ip, lsl #15 │ │ │ │ - rsbseq r5, r8, r2, asr #9 │ │ │ │ - rsbseq r8, r8, r2, lsl #14 │ │ │ │ - rsbseq r5, r8, r4, lsr #9 │ │ │ │ - rsbseq r8, r8, r2, ror #13 │ │ │ │ - rsbseq r5, r8, r4, asr r7 │ │ │ │ - ldrhteq r5, [r8], #-114 @ 0xffffff8e │ │ │ │ - rsbseq r5, r8, lr, asr r4 │ │ │ │ - @ instruction: 0x0078869e │ │ │ │ - rsbseq r5, r8, lr, lsl #15 │ │ │ │ - ldrshteq r5, [r8], #-92 @ 0xffffffa4 │ │ │ │ - rsbseq r5, r8, r6, lsl r4 │ │ │ │ - rsbseq r8, r8, r6, asr r6 │ │ │ │ - ldrhteq r5, [r8], #-120 @ 0xffffff88 │ │ │ │ - rsbseq r5, r8, sl, lsl r8 │ │ │ │ - ldrsbteq r5, [r8], #-50 @ 0xffffffce │ │ │ │ - rsbseq r8, r8, r2, lsl r6 │ │ │ │ - rsbseq r5, r8, r0, lsr r8 │ │ │ │ - ldrsbteq r5, [r8], #-126 @ 0xffffff82 │ │ │ │ - rsbseq r5, r8, sl, ror r3 │ │ │ │ - ldrhteq r8, [r8], #-90 @ 0xffffffa6 │ │ │ │ - rsbseq r5, r8, r4, lsl r8 │ │ │ │ - rsbseq r5, r8, lr, asr #16 │ │ │ │ - rsbseq r5, r8, r2, lsr r3 │ │ │ │ - rsbseq r8, r8, r2, ror r5 │ │ │ │ + rsbseq r5, r8, ip, lsl #10 │ │ │ │ + rsbseq r8, r8, ip, asr #14 │ │ │ │ + rsbseq r5, r8, r2, lsr r7 │ │ │ │ + @ instruction: 0x00785794 │ │ │ │ + rsbseq r5, r8, sl, asr #9 │ │ │ │ + rsbseq r8, r8, sl, lsl #14 │ │ │ │ + rsbseq r5, r8, ip, lsr #9 │ │ │ │ + rsbseq r8, r8, sl, ror #13 │ │ │ │ + rsbseq r5, r8, ip, asr r7 │ │ │ │ + ldrhteq r5, [r8], #-122 @ 0xffffff86 │ │ │ │ + rsbseq r5, r8, r6, ror #8 │ │ │ │ + rsbseq r8, r8, r6, lsr #13 │ │ │ │ + @ instruction: 0x00785796 │ │ │ │ + rsbseq r5, r8, r4, lsl #12 │ │ │ │ + rsbseq r5, r8, lr, lsl r4 │ │ │ │ + rsbseq r8, r8, lr, asr r6 │ │ │ │ + rsbseq r5, r8, r0, asr #15 │ │ │ │ + rsbseq r5, r8, r2, lsr #16 │ │ │ │ + ldrsbteq r5, [r8], #-58 @ 0xffffffc6 │ │ │ │ + rsbseq r8, r8, sl, lsl r6 │ │ │ │ rsbseq r5, r8, r8, lsr r8 │ │ │ │ - rsbseq r5, r8, r2, ror r8 │ │ │ │ - rsbseq r5, r8, lr, ror #5 │ │ │ │ - rsbseq r8, r8, lr, lsr #10 │ │ │ │ - rsbseq r5, r8, r8, asr r8 │ │ │ │ - @ instruction: 0x00785896 │ │ │ │ - rsbseq r5, r8, sl, lsr #5 │ │ │ │ - rsbseq r8, r8, sl, ror #9 │ │ │ │ + rsbseq r5, r8, r6, ror #15 │ │ │ │ + rsbseq r5, r8, r2, lsl #7 │ │ │ │ + rsbseq r8, r8, r2, asr #11 │ │ │ │ + rsbseq r5, r8, ip, lsl r8 │ │ │ │ + rsbseq r5, r8, r6, asr r8 │ │ │ │ + rsbseq r5, r8, sl, lsr r3 │ │ │ │ + rsbseq r8, r8, sl, ror r5 │ │ │ │ + rsbseq r5, r8, r0, asr #16 │ │ │ │ rsbseq r5, r8, sl, ror r8 │ │ │ │ - ldrsbteq r5, [r8], #-136 @ 0xffffff78 │ │ │ │ - rsbseq r5, r8, r4, ror #4 │ │ │ │ - rsbseq r8, r8, r4, lsr #9 │ │ │ │ + ldrshteq r5, [r8], #-38 @ 0xffffffda │ │ │ │ + rsbseq r8, r8, r6, lsr r5 │ │ │ │ + rsbseq r5, r8, r0, ror #16 │ │ │ │ + @ instruction: 0x0078589e │ │ │ │ + ldrhteq r5, [r8], #-34 @ 0xffffffde │ │ │ │ + ldrshteq r8, [r8], #-66 @ 0xffffffbe │ │ │ │ + rsbseq r5, r8, r2, lsl #17 │ │ │ │ + rsbseq r5, r8, r0, ror #17 │ │ │ │ + rsbseq r5, r8, ip, ror #4 │ │ │ │ + rsbseq r8, r8, ip, lsr #9 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ bl febb4c98 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ssub8mi r0, r4, r0 │ │ │ │ @ instruction: 0xf7ffb082 │ │ │ │ stmdacs r1, {r0, r2, r3, r4, r8, sl, fp, ip, sp, lr, pc} │ │ │ │ svclt 0x00084603 │ │ │ │ @@ -76902,16 +76902,16 @@ │ │ │ │ ldrbtmi r4, [r8], #-2054 @ 0xfffff7fa │ │ │ │ @ instruction: 0xf7ba300c │ │ │ │ stmdami r5, {r0, r1, r2, r5, r6, r7, fp, ip, sp, lr, pc} │ │ │ │ ldrbtmi r9, [r8], #-2305 @ 0xfffff6ff │ │ │ │ @ instruction: 0xf9a2f7ba │ │ │ │ ldrmi r9, [r8], -r1, lsl #22 │ │ │ │ ldclt 0, cr11, [r0, #-8] │ │ │ │ - rsbseq r5, r8, lr, ror #1 │ │ │ │ - rsbseq r8, r8, lr, lsr #6 │ │ │ │ + ldrshteq r5, [r8], #-6 │ │ │ │ + rsbseq r8, r8, r6, lsr r3 │ │ │ │ ldrbmi lr, [r0, sp, lsr #18]! │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00a8f8cc │ │ │ │ addlt r4, lr, r9, asr ip │ │ │ │ ldrmi r4, [r0], r9, lsl #13 │ │ │ │ @ instruction: 0x469a447c │ │ │ │ @@ -76998,28 +76998,28 @@ │ │ │ │ strtmi r4, [r1], -sp, lsl #16 │ │ │ │ andcc r4, ip, r8, ror r4 │ │ │ │ @ instruction: 0xf826f7ba │ │ │ │ @ instruction: 0xf04f480b │ │ │ │ ldrbtmi r3, [r8], #-511 @ 0xfffffe01 │ │ │ │ @ instruction: 0xf8e0f7ba │ │ │ │ svclt 0x0000e7ef │ │ │ │ - rsbseq r5, r8, r0, lsr r7 │ │ │ │ - rsbseq r5, r8, ip, ror #12 │ │ │ │ - rsbseq r8, r8, r0, lsl r2 │ │ │ │ - rsbseq r5, r8, r8, asr #12 │ │ │ │ - rsbseq r8, r8, ip, ror #3 │ │ │ │ - rsbseq r5, r8, r6, lsr #12 │ │ │ │ - rsbseq r8, r8, r8, asr #3 │ │ │ │ - rsbseq r5, r8, r8, lsl #12 │ │ │ │ - rsbseq r8, r8, sl, lsr #3 │ │ │ │ + rsbseq r5, r8, r8, lsr r7 │ │ │ │ + rsbseq r5, r8, r4, ror r6 │ │ │ │ + rsbseq r8, r8, r8, lsl r2 │ │ │ │ + rsbseq r5, r8, r0, asr r6 │ │ │ │ + ldrshteq r8, [r8], #-20 @ 0xffffffec │ │ │ │ + rsbseq r5, r8, lr, lsr #12 │ │ │ │ + ldrsbteq r8, [r8], #-16 │ │ │ │ + rsbseq r5, r8, r0, lsl r6 │ │ │ │ + ldrhteq r8, [r8], #-18 @ 0xffffffee │ │ │ │ mvnsmi lr, #737280 @ 0xb4000 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e0f8cc │ │ │ │ - bmi 86f4e0 │ │ │ │ + bmi 86f4e0 │ │ │ │ @ instruction: 0x461e4619 │ │ │ │ @ instruction: 0x4607447a │ │ │ │ @ instruction: 0x8010f8d4 │ │ │ │ pld [sl, #-199] @ 0xffffff39 │ │ │ │ ldrdcc pc, [r8], -r8 │ │ │ │ vstmdble r8!, {d2-d1} │ │ │ │ ldrdls pc, [r8], #-143 @ 0xffffff71 @ │ │ │ │ @@ -77044,19 +77044,19 @@ │ │ │ │ pop {r5, r9, sl, lr} │ │ │ │ bmi 2becdc >::_M_default_append(unsigned int)@@Base+0x3c118> │ │ │ │ @ instruction: 0x46314638 │ │ │ │ ldrbtmi r2, [sl], #-1025 @ 0xfffffbff │ │ │ │ @ instruction: 0xf526f0c7 │ │ │ │ pop {r5, r9, sl, lr} │ │ │ │ svclt 0x000083f8 │ │ │ │ - ldrsbteq r5, [r8], #-84 @ 0xffffffac │ │ │ │ - rsbseq r5, r8, sl, lsl pc │ │ │ │ - rsbseq r5, r8, r6, ror #10 │ │ │ │ - rsbseq r8, r8, sl, lsl #2 │ │ │ │ - rsbseq pc, r7, r2, rrx │ │ │ │ + ldrsbteq r5, [r8], #-92 @ 0xffffffa4 │ │ │ │ + rsbseq r5, r8, r2, lsr #30 │ │ │ │ + rsbseq r5, r8, lr, ror #10 │ │ │ │ + rsbseq r8, r8, r2, lsl r1 │ │ │ │ + rsbseq pc, r7, sl, rrx │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d0f8cc │ │ │ │ smlabbcs r3, r3, r0, fp │ │ │ │ @ instruction: 0x9c222b00 │ │ │ │ eorvs r9, r1, r1, lsl #6 │ │ │ │ @@ -77134,22 +77134,22 @@ │ │ │ │ vadd.i8 d20, d0, d12 │ │ │ │ ldrbtmi r1, [r8], #-455 @ 0xfffffe39 │ │ │ │ @ instruction: 0xf7b9300c │ │ │ │ stmdami sl, {r0, r2, r4, r8, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ ldrbtmi r4, [r8], #-1569 @ 0xfffff9df │ │ │ │ @ instruction: 0xffd0f7b9 │ │ │ │ svclt 0x0000e7d7 │ │ │ │ - rsbseq r5, r8, r0, ror r4 │ │ │ │ - rsbseq r8, r8, r4, lsl r0 │ │ │ │ - rsbseq r5, r8, r4, lsr r4 │ │ │ │ - ldrsbteq r7, [r8], #-248 @ 0xffffff08 │ │ │ │ - rsbseq r5, r8, r2, lsl r4 │ │ │ │ - ldrhteq r7, [r8], #-246 @ 0xffffff0a │ │ │ │ - rsbseq r5, r8, r6, ror #7 │ │ │ │ - rsbseq r7, r8, sl, lsl #31 │ │ │ │ + rsbseq r5, r8, r8, ror r4 │ │ │ │ + rsbseq r8, r8, ip, lsl r0 │ │ │ │ + rsbseq r5, r8, ip, lsr r4 │ │ │ │ + rsbseq r7, r8, r0, ror #31 │ │ │ │ + rsbseq r5, r8, sl, lsl r4 │ │ │ │ + ldrhteq r7, [r8], #-254 @ 0xffffff02 │ │ │ │ + rsbseq r5, r8, lr, ror #7 │ │ │ │ + @ instruction: 0x00787f92 │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl febb50a0 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldrmi r0, [lr], -r0, ror #31 │ │ │ │ addlt r6, r3, fp, lsl r8 │ │ │ │ ldmvs sl, {r0, r1, r2, r9, sl, lr} │ │ │ │ vstmdble r9!, {s4-s3} │ │ │ │ @@ -77184,17 +77184,17 @@ │ │ │ │ @ instruction: 0xf0c74638 │ │ │ │ strtmi pc, [r3], -r3, asr #4 │ │ │ │ ldrtmi r2, [r1], -ip, lsl #4 │ │ │ │ strls r2, [r0, #-1025] @ 0xfffffbff │ │ │ │ @ instruction: 0xf854f7b7 │ │ │ │ andlt r4, r3, r0, lsr #12 │ │ │ │ svclt 0x0000bdf0 │ │ │ │ - rsbseq r5, r8, lr, ror #6 │ │ │ │ - rsbseq r7, r8, r8, lsl pc │ │ │ │ - rsbseq r5, r8, r6, lsl r3 │ │ │ │ + rsbseq r5, r8, r6, ror r3 │ │ │ │ + rsbseq r7, r8, r0, lsr #30 │ │ │ │ + rsbseq r5, r8, lr, lsl r3 │ │ │ │ ldrbmi lr, [r0, sp, lsr #18]! │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d8f8cc │ │ │ │ addlt r6, r2, r6, lsl r9 │ │ │ │ ldmib sp, {r1, r4, r5, r7, fp, sp, lr}^ │ │ │ │ bcs 84790 │ │ │ │ @@ -77216,16 +77216,16 @@ │ │ │ │ ldrbtmi r4, [r8], #-1569 @ 0xfffff9df │ │ │ │ @ instruction: 0xff34f7b9 │ │ │ │ andlt r4, r2, r0, lsr #12 │ │ │ │ @ instruction: 0x87f0e8bd │ │ │ │ strtmi r2, [r0], -r1, lsl #8 │ │ │ │ pop {r1, ip, sp, pc} │ │ │ │ svclt 0x000087f0 │ │ │ │ - rsbseq r5, r8, lr, lsr #5 │ │ │ │ - rsbseq r7, r8, r2, asr lr │ │ │ │ + ldrhteq r5, [r8], #-38 @ 0xffffffda │ │ │ │ + rsbseq r7, r8, sl, asr lr │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00a8f8cc │ │ │ │ addlt r4, sp, r2, asr ip │ │ │ │ pkhtbmi r4, r0, r2, asr #18 │ │ │ │ blcs 6f1d4 │ │ │ │ @@ -77307,18 +77307,18 @@ │ │ │ │ ldrbtmi r4, [sl], #-2569 @ 0xfffff5f7 │ │ │ │ vhadd.u16 , q15, │ │ │ │ movwcs lr, #6063 @ 0x17af │ │ │ │ @ instruction: 0xf7b3e7d3 │ │ │ │ svclt 0x0000eb08 │ │ │ │ addeq r0, r4, r0, lsr sl │ │ │ │ @ instruction: 0x000011b8 │ │ │ │ - rsbseq r5, r8, lr, lsr #3 │ │ │ │ - rsbseq r7, r8, sl, asr sp │ │ │ │ + ldrhteq r5, [r8], #-22 @ 0xffffffea │ │ │ │ + rsbseq r7, r8, r2, ror #26 │ │ │ │ addeq r0, r4, r6, asr #18 │ │ │ │ - rsbseq r5, r8, r6, ror #2 │ │ │ │ + rsbseq r5, r8, lr, ror #2 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d0f8cc │ │ │ │ bcs 8a35c │ │ │ │ ldclle 2, cr9, [r9, #-4] │ │ │ │ strmi pc, [r0, pc, asr #8] │ │ │ │ @@ -77380,20 +77380,20 @@ │ │ │ │ ldrbtmi r2, [r8], #-466 @ 0xfffffe2e │ │ │ │ @ instruction: 0xf7b9300c │ │ │ │ stmdami r9, {r0, r1, r3, r5, r8, sl, fp, ip, sp, lr, pc} │ │ │ │ ldrbtmi r4, [r8], #-1609 @ 0xfffff9b7 │ │ │ │ stc2l 7, cr15, [r6, #740]! @ 0x2e4 │ │ │ │ andlt r4, r3, r8, asr #12 │ │ │ │ svchi 0x00f0e8bd │ │ │ │ - rsbseq r5, r8, lr, rrx │ │ │ │ - rsbseq r7, r8, r2, lsl ip │ │ │ │ - rsbseq r5, r8, sl, lsr #32 │ │ │ │ - rsbseq r7, r8, lr, asr #23 │ │ │ │ - rsbseq r5, r8, r2, lsl r0 │ │ │ │ - ldrhteq r7, [r8], #-182 @ 0xffffff4a │ │ │ │ + rsbseq r5, r8, r6, ror r0 │ │ │ │ + rsbseq r7, r8, sl, lsl ip │ │ │ │ + rsbseq r5, r8, r2, lsr r0 │ │ │ │ + ldrsbteq r7, [r8], #-182 @ 0xffffff4a │ │ │ │ + rsbseq r5, r8, sl, lsl r0 │ │ │ │ + ldrhteq r7, [r8], #-190 @ 0xffffff42 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ bl febb5470 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strdlt r0, [r3], r0 @ │ │ │ │ @ instruction: 0xf04f4611 │ │ │ │ ldrmi r0, [sl], -r4, lsl #28 │ │ │ │ @ instruction: 0xc018f8dd │ │ │ │ @@ -77407,16 +77407,16 @@ │ │ │ │ ldrbtmi r4, [r8], #-2054 @ 0xfffff7fa │ │ │ │ @ instruction: 0xf7b9300c │ │ │ │ stmdami r5, {r0, r2, r4, r5, r6, r7, sl, fp, ip, sp, lr, pc} │ │ │ │ ldrbtmi r9, [r8], #-2305 @ 0xfffff6ff │ │ │ │ ldc2 7, cr15, [r0, #740]! @ 0x2e4 │ │ │ │ ldrmi r9, [r8], -r1, lsl #22 │ │ │ │ stclt 0, cr11, [r0, #-12] │ │ │ │ - rsbseq r4, r8, r6, lsr #31 │ │ │ │ - rsbseq r7, r8, sl, asr #22 │ │ │ │ + rsbseq r4, r8, lr, lsr #31 │ │ │ │ + rsbseq r7, r8, r2, asr fp │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ bl febb54cc │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strdlt r0, [r3], r0 @ │ │ │ │ @ instruction: 0xf04f4611 │ │ │ │ ldrmi r0, [sl], -r4, lsl #28 │ │ │ │ @ instruction: 0xc01cf8dd │ │ │ │ @@ -77430,16 +77430,16 @@ │ │ │ │ ldrbtmi r4, [r8], #-2054 @ 0xfffff7fa │ │ │ │ @ instruction: 0xf7b9300c │ │ │ │ stmdami r5, {r0, r1, r2, r6, r7, sl, fp, ip, sp, lr, pc} │ │ │ │ ldrbtmi r9, [r8], #-2305 @ 0xfffff6ff │ │ │ │ stc2 7, cr15, [r2, #740] @ 0x2e4 │ │ │ │ ldrmi r9, [r8], -r1, lsl #22 │ │ │ │ stclt 0, cr11, [r0, #-12] │ │ │ │ - rsbseq r4, r8, sl, asr #30 │ │ │ │ - rsbseq r7, r8, lr, ror #21 │ │ │ │ + rsbseq r4, r8, r2, asr pc │ │ │ │ + ldrshteq r7, [r8], #-166 @ 0xffffff5a │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ bl febb5528 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strdlt r0, [r3], r0 @ │ │ │ │ @ instruction: 0xf04f4619 │ │ │ │ @ instruction: 0xf8dd0e04 │ │ │ │ bls 18e3ac │ │ │ │ @@ -77453,16 +77453,16 @@ │ │ │ │ ldrbtmi r4, [r8], #-2054 @ 0xfffff7fa │ │ │ │ @ instruction: 0xf7b9300c │ │ │ │ stmdami r5, {r0, r3, r4, r7, sl, fp, ip, sp, lr, pc} │ │ │ │ ldrbtmi r9, [r8], #-2305 @ 0xfffff6ff │ │ │ │ ldc2l 7, cr15, [r4, #-740] @ 0xfffffd1c │ │ │ │ ldrmi r9, [r8], -r1, lsl #22 │ │ │ │ stclt 0, cr11, [r0, #-12] │ │ │ │ - rsbseq r4, r8, lr, ror #29 │ │ │ │ - @ instruction: 0x00787a92 │ │ │ │ + ldrshteq r4, [r8], #-230 @ 0xffffff1a │ │ │ │ + @ instruction: 0x00787a9a │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl febb5584 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, sp, r0, asr #31 │ │ │ │ ldmdbmi r8!, {r0, r1, r2, r4, r5, r6, sl, fp, lr}^ │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ bmi 1e2f588 │ │ │ │ @@ -77585,41 +77585,41 @@ │ │ │ │ svclt 0x0000e8e4 │ │ │ │ @ instruction: 0xfffffbb5 │ │ │ │ @ instruction: 0xfffffc29 │ │ │ │ @ instruction: 0xfffffefb │ │ │ │ addeq r0, r4, r6, ror #12 │ │ │ │ @ instruction: 0xfffffe9d │ │ │ │ @ instruction: 0x000011b8 │ │ │ │ - rsbseq r4, r8, sl, lsl #30 │ │ │ │ - rsbseq r4, r8, r4, lsr #30 │ │ │ │ - rsbseq r4, r8, r2, asr lr │ │ │ │ - ldrshteq r7, [r8], #-150 @ 0xffffff6a │ │ │ │ + rsbseq r4, r8, r2, lsl pc │ │ │ │ + rsbseq r4, r8, ip, lsr #30 │ │ │ │ + rsbseq r4, r8, sl, asr lr │ │ │ │ + ldrshteq r7, [r8], #-158 @ 0xffffff62 │ │ │ │ addeq r0, r4, r4, lsl #12 │ │ │ │ strdeq r0, [r0], -r5 │ │ │ │ @ instruction: 0x000001bf │ │ │ │ - rsbseq r4, r8, r8, lsl #28 │ │ │ │ - rsbseq r7, r8, ip, lsr #19 │ │ │ │ + rsbseq r4, r8, r0, lsl lr │ │ │ │ + ldrhteq r7, [r8], #-148 @ 0xffffff6c │ │ │ │ @ instruction: 0xfffffa3b │ │ │ │ andeq r0, r0, r5, asr #7 │ │ │ │ - rsbseq r4, r8, sl, asr #27 │ │ │ │ - rsbseq r7, r8, lr, ror #18 │ │ │ │ - ldrhteq r4, [r8], #-208 @ 0xffffff30 │ │ │ │ - rsbseq r7, r8, r4, asr r9 │ │ │ │ + ldrsbteq r4, [r8], #-210 @ 0xffffff2e │ │ │ │ + rsbseq r7, r8, r6, ror r9 │ │ │ │ + ldrhteq r4, [r8], #-216 @ 0xffffff28 │ │ │ │ + rsbseq r7, r8, ip, asr r9 │ │ │ │ @ instruction: 0xfffff869 │ │ │ │ @ instruction: 0xfffff7ad │ │ │ │ - rsbseq r4, r8, sl, ror #26 │ │ │ │ - rsbseq r7, r8, lr, lsl #18 │ │ │ │ - rsbseq r4, r8, r0, asr sp │ │ │ │ - ldrshteq r7, [r8], #-132 @ 0xffffff7c │ │ │ │ + rsbseq r4, r8, r2, ror sp │ │ │ │ + rsbseq r7, r8, r6, lsl r9 │ │ │ │ + rsbseq r4, r8, r8, asr sp │ │ │ │ + ldrshteq r7, [r8], #-140 @ 0xffffff74 │ │ │ │ @ instruction: 0xfffff5cb │ │ │ │ - rsbseq r4, r8, r4, lsr #26 │ │ │ │ - rsbseq r7, r8, r8, asr #17 │ │ │ │ + rsbseq r4, r8, ip, lsr #26 │ │ │ │ + ldrsbteq r7, [r8], #-128 @ 0xffffff80 │ │ │ │ @ instruction: 0xfffffddf │ │ │ │ - ldrshteq r4, [r8], #-198 @ 0xffffff3a │ │ │ │ - @ instruction: 0x0078789a │ │ │ │ + ldrshteq r4, [r8], #-206 @ 0xffffff32 │ │ │ │ + rsbseq r7, r8, r2, lsr #17 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ bl febb57f8 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ssub8mi r0, r4, r0 │ │ │ │ @ instruction: 0xf7ffb082 │ │ │ │ stmdacs r1, {r0, r1, r3, r4, r5, r7, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ svclt 0x00084603 │ │ │ │ @@ -77630,16 +77630,16 @@ │ │ │ │ ldrbtmi r4, [r8], #-2054 @ 0xfffff7fa │ │ │ │ @ instruction: 0xf7b9300c │ │ │ │ stmdami r5, {r0, r1, r2, r4, r5, r8, r9, fp, ip, sp, lr, pc} │ │ │ │ ldrbtmi r9, [r8], #-2305 @ 0xfffff6ff │ │ │ │ blx ffd1c516 │ │ │ │ ldrmi r9, [r8], -r1, lsl #22 │ │ │ │ ldclt 0, cr11, [r0, #-8] │ │ │ │ - rsbseq r4, r8, sl, lsr #24 │ │ │ │ - rsbseq r7, r8, lr, asr #15 │ │ │ │ + rsbseq r4, r8, r2, lsr ip │ │ │ │ + ldrsbteq r7, [r8], #-118 @ 0xffffff8a │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00a0f8cc │ │ │ │ strmi fp, [fp], pc, lsl #1 │ │ │ │ strmi r4, [r6], -r7, ror #18 │ │ │ │ ldrbtmi r4, [r9], #-1567 @ 0xfffff9e1 │ │ │ │ @@ -77741,30 +77741,30 @@ │ │ │ │ @ instruction: 0x46214814 │ │ │ │ andcc r4, ip, r8, ror r4 │ │ │ │ blx 169c6c8 │ │ │ │ @ instruction: 0xf04f4812 │ │ │ │ ldrbtmi r3, [r8], #-511 @ 0xfffffe01 │ │ │ │ blx 51c6d6 │ │ │ │ svclt 0x0000e7ef │ │ │ │ - rsbseq r4, r8, r6, lsr #25 │ │ │ │ - ldrhteq r4, [r8], #-186 @ 0xffffff46 │ │ │ │ - rsbseq r4, r8, r8, lsr #22 │ │ │ │ - rsbseq r7, r8, ip, asr #13 │ │ │ │ - rsbseq r4, r8, r0, lsl fp │ │ │ │ - ldrhteq r7, [r8], #-100 @ 0xffffff9c │ │ │ │ - ldrshteq r4, [r8], #-160 @ 0xffffff60 │ │ │ │ - @ instruction: 0x00787694 │ │ │ │ - ldrhteq r4, [r8], #-174 @ 0xffffff52 │ │ │ │ - rsbseq r7, r8, r2, ror #12 │ │ │ │ - rsbseq r4, r8, r0, lsr #21 │ │ │ │ - rsbseq r4, r8, sl, asr fp │ │ │ │ - rsbseq r4, r8, sl, lsl #21 │ │ │ │ - rsbseq r7, r8, ip, lsr #12 │ │ │ │ - rsbseq r4, r8, ip, ror #20 │ │ │ │ - rsbseq r7, r8, lr, lsl #12 │ │ │ │ + rsbseq r4, r8, lr, lsr #25 │ │ │ │ + rsbseq r4, r8, r2, asr #23 │ │ │ │ + rsbseq r4, r8, r0, lsr fp │ │ │ │ + ldrsbteq r7, [r8], #-100 @ 0xffffff9c │ │ │ │ + rsbseq r4, r8, r8, lsl fp │ │ │ │ + ldrhteq r7, [r8], #-108 @ 0xffffff94 │ │ │ │ + ldrshteq r4, [r8], #-168 @ 0xffffff58 │ │ │ │ + @ instruction: 0x0078769c │ │ │ │ + rsbseq r4, r8, r6, asr #21 │ │ │ │ + rsbseq r7, r8, sl, ror #12 │ │ │ │ + rsbseq r4, r8, r8, lsr #21 │ │ │ │ + rsbseq r4, r8, r2, ror #22 │ │ │ │ + @ instruction: 0x00784a92 │ │ │ │ + rsbseq r7, r8, r4, lsr r6 │ │ │ │ + rsbseq r4, r8, r4, ror sl │ │ │ │ + rsbseq r7, r8, r6, lsl r6 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x0090f8cc │ │ │ │ ldrbmi pc, [r8], #-2271 @ 0xfffff721 @ │ │ │ │ @ instruction: 0xf8dfb093 │ │ │ │ @ instruction: 0x46061458 │ │ │ │ @@ -77825,15 +77825,15 @@ │ │ │ │ blls 9f4038 │ │ │ │ movwls r4, #34352 @ 0x8630 │ │ │ │ movwls r9, #31525 @ 0x7b25 │ │ │ │ movwls r9, #27428 @ 0x6b24 │ │ │ │ movwls r9, #23331 @ 0x5b23 │ │ │ │ movwls r9, #19234 @ 0x4b22 │ │ │ │ stmdbls lr, {r0, r5, r8, r9, fp, ip, pc} │ │ │ │ - blls 883554 │ │ │ │ + blls 883554 │ │ │ │ bl c3554 │ │ │ │ blls 81ef60 │ │ │ │ blls 803558 │ │ │ │ bls 443558 │ │ │ │ @ instruction: 0xf8cd9b1d │ │ │ │ @ instruction: 0xf0b38024 │ │ │ │ stmdacs r1, {r0, r2, r3, r7, r8, ip, sp, lr, pc} │ │ │ │ @@ -77945,15 +77945,15 @@ │ │ │ │ ldrtmi r9, [r0], -r8, lsl #4 │ │ │ │ andls r9, r7, #151552 @ 0x25000 │ │ │ │ andls r9, r3, #135168 @ 0x21000 │ │ │ │ andls r9, r0, #122880 @ 0x1e000 │ │ │ │ andls r9, r6, #36, 20 @ 0x24000 │ │ │ │ andls r9, r5, #143360 @ 0x23000 │ │ │ │ stmdbls lr, {r1, r5, r9, fp, ip, pc} │ │ │ │ - bls 883338 │ │ │ │ + bls 883338 │ │ │ │ andls r4, r2, #956301312 @ 0x39000000 │ │ │ │ andls r9, r1, #126976 @ 0x1f000 │ │ │ │ bls 4457a8 │ │ │ │ eorhi pc, r4, sp, asr #17 │ │ │ │ @ instruction: 0xf0a0f0b3 │ │ │ │ stmdacs r1, {r0, r2, r9, sl, lr} │ │ │ │ @ instruction: 0xf8d8d129 │ │ │ │ @@ -77992,15 +77992,15 @@ │ │ │ │ @ instruction: 0x3c01b933 │ │ │ │ svcge 0x003ff4ff │ │ │ │ ldrtmi r0, [r9], -r7, lsr #1 │ │ │ │ strcc lr, [r1], #-1996 @ 0xfffff834 │ │ │ │ ldrtmi r9, [r0], -r4, lsr #22 │ │ │ │ blls 9437f0 │ │ │ │ blls 9037f0 │ │ │ │ - blls 8837f0 │ │ │ │ + blls 8837f0 │ │ │ │ blls 8437f0 │ │ │ │ blls 4037f0 │ │ │ │ strtmi r9, [r3], -r0, lsl #6 │ │ │ │ andne lr, ip, #3620864 @ 0x374000 │ │ │ │ stc2 7, cr15, [r4, #-1020]! @ 0xfffffc04 │ │ │ │ stmdacs r1, {r0, r2, r9, sl, lr} │ │ │ │ ldmdami sp!, {r0, r1, r5, r6, r7, ip, lr, pc} │ │ │ │ @@ -78042,45 +78042,45 @@ │ │ │ │ stmdami r4!, {r0, r1, fp, ip, sp, lr, pc} │ │ │ │ mvnscc pc, pc, asr #32 │ │ │ │ @ instruction: 0xf7b94478 │ │ │ │ @ instruction: 0xe6a5f8bd │ │ │ │ stcl 7, cr15, [r8, #-712] @ 0xfffffd38 │ │ │ │ addeq r0, r4, r0, asr #3 │ │ │ │ @ instruction: 0x000011b8 │ │ │ │ - rsbseq r4, r8, sl, asr #19 │ │ │ │ - rsbseq r4, r8, ip, ror #20 │ │ │ │ - rsbseq r4, r8, r2, asr #18 │ │ │ │ - rsbseq r4, r8, ip, lsr r9 │ │ │ │ - rsbseq r4, r8, sl, asr #20 │ │ │ │ - rsbseq r4, r8, lr, ror #16 │ │ │ │ - rsbseq r4, r8, r4, ror r8 │ │ │ │ - rsbseq r7, r8, r6, lsl r4 │ │ │ │ - rsbseq r4, r8, sl, lsr #16 │ │ │ │ - rsbseq r7, r8, ip, asr #7 │ │ │ │ - ldrsbteq r4, [r8], #-116 @ 0xffffff8c │ │ │ │ + ldrsbteq r4, [r8], #-146 @ 0xffffff6e │ │ │ │ + rsbseq r4, r8, r4, ror sl │ │ │ │ + rsbseq r4, r8, sl, asr #18 │ │ │ │ + rsbseq r4, r8, r4, asr #18 │ │ │ │ + rsbseq r4, r8, r2, asr sl │ │ │ │ + rsbseq r4, r8, r6, ror r8 │ │ │ │ + rsbseq r4, r8, ip, ror r8 │ │ │ │ + rsbseq r7, r8, lr, lsl r4 │ │ │ │ + rsbseq r4, r8, r2, lsr r8 │ │ │ │ + ldrsbteq r7, [r8], #-52 @ 0xffffffcc │ │ │ │ + ldrsbteq r4, [r8], #-124 @ 0xffffff84 │ │ │ │ umulleq pc, r3, r8, pc @ │ │ │ │ - rsbseq sl, lr, r6, asr #9 │ │ │ │ - rsbseq r4, r8, r8, ror r8 │ │ │ │ - rsbseq r4, r8, r2, asr #14 │ │ │ │ - rsbseq r4, r8, r6, asr #13 │ │ │ │ - rsbseq r7, r8, sl, ror #4 │ │ │ │ - rsbseq r4, r8, ip, lsr #13 │ │ │ │ - rsbseq r7, r8, r0, asr r2 │ │ │ │ - rsbseq r4, r8, r4, asr #12 │ │ │ │ - rsbseq r7, r8, r8, ror #3 │ │ │ │ - rsbseq r4, r8, ip, lsr #12 │ │ │ │ - rsbseq r7, r8, lr, asr #3 │ │ │ │ - rsbseq r4, r8, lr, lsl #12 │ │ │ │ - ldrhteq r7, [r8], #-18 @ 0xffffffee │ │ │ │ - ldrshteq r4, [r8], #-86 @ 0xffffffaa │ │ │ │ - @ instruction: 0x00787198 │ │ │ │ - ldrsbteq r4, [r8], #-92 @ 0xffffffa4 │ │ │ │ - rsbseq r7, r8, lr, ror r1 │ │ │ │ - rsbseq r4, r8, r2, asr #11 │ │ │ │ - rsbseq r7, r8, r4, ror #2 │ │ │ │ + rsbseq sl, lr, lr, asr #9 │ │ │ │ + rsbseq r4, r8, r0, lsl #17 │ │ │ │ + rsbseq r4, r8, sl, asr #14 │ │ │ │ + rsbseq r4, r8, lr, asr #13 │ │ │ │ + rsbseq r7, r8, r2, ror r2 │ │ │ │ + ldrhteq r4, [r8], #-100 @ 0xffffff9c │ │ │ │ + rsbseq r7, r8, r8, asr r2 │ │ │ │ + rsbseq r4, r8, ip, asr #12 │ │ │ │ + ldrshteq r7, [r8], #-16 │ │ │ │ + rsbseq r4, r8, r4, lsr r6 │ │ │ │ + ldrsbteq r7, [r8], #-22 @ 0xffffffea │ │ │ │ + rsbseq r4, r8, r6, lsl r6 │ │ │ │ + ldrhteq r7, [r8], #-26 @ 0xffffffe6 │ │ │ │ + ldrshteq r4, [r8], #-94 @ 0xffffffa2 │ │ │ │ + rsbseq r7, r8, r0, lsr #3 │ │ │ │ + rsbseq r4, r8, r4, ror #11 │ │ │ │ + rsbseq r7, r8, r6, lsl #3 │ │ │ │ + rsbseq r4, r8, sl, asr #11 │ │ │ │ + rsbseq r7, r8, ip, ror #2 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x0078f8cc │ │ │ │ umullslt r4, r9, r5, sp │ │ │ │ @ instruction: 0x469b4c95 │ │ │ │ movwcs r4, #5245 @ 0x147d │ │ │ │ @@ -78230,26 +78230,26 @@ │ │ │ │ @ instruction: 0xf7b84478 │ │ │ │ @ instruction: 0xf04fff49 │ │ │ │ @ instruction: 0xe6f133ff │ │ │ │ bl ff51ce54 │ │ │ │ ldrdeq pc, [r3], r4 │ │ │ │ @ instruction: 0x000011b8 │ │ │ │ addeq pc, r3, r0, lsr #25 │ │ │ │ - @ instruction: 0x00784490 │ │ │ │ - @ instruction: 0x00784392 │ │ │ │ - rsbseq r6, r8, r6, lsr pc │ │ │ │ - rsbseq r4, r8, ip, ror #6 │ │ │ │ - rsbseq r6, r8, r0, lsl pc │ │ │ │ - rsbseq r4, r8, r8, lsr #6 │ │ │ │ - rsbseq r4, r8, r2, lsl r3 │ │ │ │ - ldrhteq r6, [r8], #-230 @ 0xffffff1a │ │ │ │ - ldrshteq r4, [r8], #-36 @ 0xffffffdc │ │ │ │ - @ instruction: 0x00786e98 │ │ │ │ - ldrsbteq r4, [r8], #-42 @ 0xffffffd6 │ │ │ │ - rsbseq r6, r8, ip, ror lr │ │ │ │ + @ instruction: 0x00784498 │ │ │ │ + @ instruction: 0x0078439a │ │ │ │ + rsbseq r6, r8, lr, lsr pc │ │ │ │ + rsbseq r4, r8, r4, ror r3 │ │ │ │ + rsbseq r6, r8, r8, lsl pc │ │ │ │ + rsbseq r4, r8, r0, lsr r3 │ │ │ │ + rsbseq r4, r8, sl, lsl r3 │ │ │ │ + ldrhteq r6, [r8], #-238 @ 0xffffff12 │ │ │ │ + ldrshteq r4, [r8], #-44 @ 0xffffffd4 │ │ │ │ + rsbseq r6, r8, r0, lsr #29 │ │ │ │ + rsbseq r4, r8, r2, ror #5 │ │ │ │ + rsbseq r6, r8, r4, lsl #29 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ bl febb61d0 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldrdlt r0, [r8], r8 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ stmib sp, {r1, r3, sl, fp, ip, pc}^ │ │ │ │ @ instruction: 0xf8cdcc04 │ │ │ │ @@ -78265,16 +78265,16 @@ │ │ │ │ andcc r4, ip, r8, ror r4 │ │ │ │ mcr2 7, 2, pc, cr2, cr8, {5} @ │ │ │ │ stmdbls r7, {r0, r2, fp, lr} │ │ │ │ @ instruction: 0xf7b84478 │ │ │ │ blls 25ec10 │ │ │ │ andlt r4, r8, r8, lsl r6 │ │ │ │ svclt 0x0000bd10 │ │ │ │ - rsbseq r4, r8, r0, asr #4 │ │ │ │ - rsbseq r6, r8, r4, ror #27 │ │ │ │ + rsbseq r4, r8, r8, asr #4 │ │ │ │ + rsbseq r6, r8, ip, ror #27 │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl febb6234 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r3, r0, ror #31 │ │ │ │ stmiavs r8, {r1, r2, r9, sl, lr}^ │ │ │ │ ldrmi r4, [r7], -ip, lsl #12 │ │ │ │ @ instruction: 0xf958f395 │ │ │ │ @@ -78333,25 +78333,25 @@ │ │ │ │ cmnpcc r7, r0, asr #4 @ p-variant is OBSOLETE │ │ │ │ streq pc, [r8], #-111 @ 0xffffff91 │ │ │ │ andcc r4, ip, r8, ror r4 │ │ │ │ ldc2 7, cr15, [r6, #736]! @ 0x2e0 │ │ │ │ ldrbtmi r4, [r8], #-2060 @ 0xfffff7f4 │ │ │ │ mrc2 7, 3, pc, cr2, cr8, {5} │ │ │ │ svclt 0x0000e7b4 │ │ │ │ - ldrhteq r4, [r8], #-38 @ 0xffffffda │ │ │ │ - ldrsbteq r4, [r8], #-22 @ 0xffffffea │ │ │ │ - rsbseq r6, r8, sl, ror sp │ │ │ │ - ldrhteq r4, [r8], #-30 @ 0xffffffe2 │ │ │ │ - rsbseq r6, r8, r2, ror #26 │ │ │ │ - rsbseq r4, r8, lr, ror #2 │ │ │ │ - rsbseq r6, r8, r2, lsl sp │ │ │ │ - rsbseq r4, r8, r6, asr #2 │ │ │ │ - rsbseq r6, r8, sl, ror #25 │ │ │ │ - rsbseq r4, r8, r8, lsr #2 │ │ │ │ - rsbseq r4, r8, r2, lsl r2 │ │ │ │ + ldrhteq r4, [r8], #-46 @ 0xffffffd2 │ │ │ │ + ldrsbteq r4, [r8], #-30 @ 0xffffffe2 │ │ │ │ + rsbseq r6, r8, r2, lsl #27 │ │ │ │ + rsbseq r4, r8, r6, asr #3 │ │ │ │ + rsbseq r6, r8, sl, ror #26 │ │ │ │ + rsbseq r4, r8, r6, ror r1 │ │ │ │ + rsbseq r6, r8, sl, lsl sp │ │ │ │ + rsbseq r4, r8, lr, asr #2 │ │ │ │ + ldrshteq r6, [r8], #-194 @ 0xffffff3e │ │ │ │ + rsbseq r4, r8, r0, lsr r1 │ │ │ │ + rsbseq r4, r8, sl, lsl r2 │ │ │ │ andeq r0, r0, r0 │ │ │ │ ldrbmi r2, [r0, -r1]! │ │ │ │ ldrdcs pc, [ip, -r0]! │ │ │ │ ldrdcc pc, [ip, -r1]! │ │ │ │ blle 12fbdc │ │ │ │ andcs fp, r1, ip, asr #31 │ │ │ │ ldrbmi r2, [r0, -r0]! │ │ │ │ @@ -78528,51 +78528,51 @@ │ │ │ │ stmdami sl!, {r0, r1, r2, r4, r5, sl, fp, ip, sp, lr, pc} │ │ │ │ ldrbtmi r9, [r8], #-2305 @ 0xfffff6ff │ │ │ │ ldc2l 7, cr15, [r2], #736 @ 0x2e0 │ │ │ │ ldrbt r9, [r5], r1, lsl #24 │ │ │ │ ldmdb ip!, {r1, r4, r5, r7, r8, r9, sl, ip, sp, lr, pc}^ │ │ │ │ addeq pc, r3, r4, ror r8 @ │ │ │ │ @ instruction: 0x000011b8 │ │ │ │ - rsbseq r4, r8, r0, asr #3 │ │ │ │ - rsbseq r4, r8, r4, lsr #5 │ │ │ │ - rsbseq r4, r8, lr, ror #5 │ │ │ │ - rsbseq r4, r8, lr, ror r1 │ │ │ │ - rsbseq r4, r8, lr, ror #2 │ │ │ │ - ldrsbteq r6, [r8], #-190 @ 0xffffff42 │ │ │ │ + rsbseq r4, r8, r8, asr #3 │ │ │ │ + rsbseq r4, r8, ip, lsr #5 │ │ │ │ + ldrshteq r4, [r8], #-38 @ 0xffffffda │ │ │ │ + rsbseq r4, r8, r6, lsl #3 │ │ │ │ + rsbseq r4, r8, r6, ror r1 │ │ │ │ + rsbseq r6, r8, r6, ror #23 │ │ │ │ addeq pc, r3, ip, ror #15 │ │ │ │ - rsbseq r4, r8, r6, lsr r1 │ │ │ │ - rsbseq r6, r8, r6, lsr #23 │ │ │ │ - rsbseq sp, fp, r4, lsr #14 │ │ │ │ - @ instruction: 0x00784298 │ │ │ │ - rsbseq r4, r8, r6, ror #1 │ │ │ │ - rsbseq r6, r8, r6, asr fp │ │ │ │ - rsbseq r4, r8, ip, ror #1 │ │ │ │ - rsbseq r4, r8, r6, lsr #1 │ │ │ │ - rsbseq r4, r8, r8, lsl #2 │ │ │ │ - rsbseq r4, r8, lr, lsl #1 │ │ │ │ - ldrshteq r6, [r8], #-174 @ 0xffffff52 │ │ │ │ - ldrhteq r4, [r8], #-8 │ │ │ │ - rsbseq r4, r8, r2, rrx │ │ │ │ - ldrsbteq r6, [r8], #-162 @ 0xffffff5e │ │ │ │ - rsbseq sp, fp, r0, asr #12 │ │ │ │ - ldrsbteq r4, [r8], #-28 @ 0xffffffe4 │ │ │ │ - rsbseq r4, r8, lr │ │ │ │ - rsbseq r4, r8, r0, lsl #4 │ │ │ │ - ldrsbteq r4, [r8], #-18 @ 0xffffffee │ │ │ │ - @ instruction: 0x00784190 │ │ │ │ - rsbseq r4, r8, ip, asr r1 │ │ │ │ - rsbseq r3, r8, r2, asr #31 │ │ │ │ - rsbseq r6, r8, r2, lsr sl │ │ │ │ - rsbseq r3, r8, r6, lsr #31 │ │ │ │ - rsbseq r6, r8, r6, lsl sl │ │ │ │ - rsbseq r3, r8, sl, lsl #31 │ │ │ │ - ldrshteq r6, [r8], #-154 @ 0xffffff66 │ │ │ │ - ldrshteq r4, [r8], #-8 │ │ │ │ - rsbseq r3, r8, lr, asr pc │ │ │ │ - rsbseq r6, r8, lr, asr #19 │ │ │ │ + rsbseq r4, r8, lr, lsr r1 │ │ │ │ + rsbseq r6, r8, lr, lsr #23 │ │ │ │ + rsbseq sp, fp, ip, lsr #14 │ │ │ │ + rsbseq r4, r8, r0, lsr #5 │ │ │ │ + rsbseq r4, r8, lr, ror #1 │ │ │ │ + rsbseq r6, r8, lr, asr fp │ │ │ │ + ldrshteq r4, [r8], #-4 │ │ │ │ + rsbseq r4, r8, lr, lsr #1 │ │ │ │ + rsbseq r4, r8, r0, lsl r1 │ │ │ │ + @ instruction: 0x00784096 │ │ │ │ + rsbseq r6, r8, r6, lsl #22 │ │ │ │ + rsbseq r4, r8, r0, asr #1 │ │ │ │ + rsbseq r4, r8, sl, rrx │ │ │ │ + ldrsbteq r6, [r8], #-170 @ 0xffffff56 │ │ │ │ + rsbseq sp, fp, r8, asr #12 │ │ │ │ + rsbseq r4, r8, r4, ror #3 │ │ │ │ + rsbseq r4, r8, r6, lsl r0 │ │ │ │ + rsbseq r4, r8, r8, lsl #4 │ │ │ │ + ldrsbteq r4, [r8], #-26 @ 0xffffffe6 │ │ │ │ + @ instruction: 0x00784198 │ │ │ │ + rsbseq r4, r8, r4, ror #2 │ │ │ │ + rsbseq r3, r8, sl, asr #31 │ │ │ │ + rsbseq r6, r8, sl, lsr sl │ │ │ │ + rsbseq r3, r8, lr, lsr #31 │ │ │ │ + rsbseq r6, r8, lr, lsl sl │ │ │ │ + @ instruction: 0x00783f92 │ │ │ │ + rsbseq r6, r8, r2, lsl #20 │ │ │ │ + rsbseq r4, r8, r0, lsl #2 │ │ │ │ + rsbseq r3, r8, r6, ror #30 │ │ │ │ + ldrsbteq r6, [r8], #-150 @ 0xffffff6a │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl febb66dc │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r5, r0, ror #31 │ │ │ │ andls r4, r3, #5242880 @ 0x500000 │ │ │ │ @ instruction: 0xf03cf0c6 │ │ │ │ strmi r4, [r4], -sl, lsl #18 │ │ │ │ @@ -78582,15 +78582,15 @@ │ │ │ │ stmdbls r3, {r2, r7, r9, sl, lr} │ │ │ │ movwcs r4, #26144 @ 0x6620 │ │ │ │ ldrdcs pc, [ip], -ip │ │ │ │ ldrbne r9, [r3, r0, lsl #6] │ │ │ │ @ instruction: 0xf95ef3b6 │ │ │ │ andlt r2, r5, r1 │ │ │ │ svclt 0x0000bd30 │ │ │ │ - ldrshteq r4, [r8], #-6 │ │ │ │ + ldrshteq r4, [r8], #-14 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ blhi 11a9dc │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00c0f8cc │ │ │ │ ldmdbmi r6!, {r1, r2, r3, r9, sl, lr}^ │ │ │ │ addlt r4, r5, r6, ror fp │ │ │ │ @@ -78709,23 +78709,23 @@ │ │ │ │ mvnscc pc, pc, asr #32 │ │ │ │ @ instruction: 0xf7b84478 │ │ │ │ @ instruction: 0xf04ffb89 │ │ │ │ @ instruction: 0xe78239ff │ │ │ │ ldmda r2, {r1, r4, r5, r7, r8, r9, sl, ip, sp, lr, pc} │ │ │ │ ldrdeq pc, [r3], r8 │ │ │ │ @ instruction: 0x000011b8 │ │ │ │ - rsbseq r4, r8, lr, lsr #32 │ │ │ │ - rsbseq r3, r8, r6, lsl #27 │ │ │ │ - ldrshteq r6, [r8], #-118 @ 0xffffff8a │ │ │ │ + rsbseq r4, r8, r6, lsr r0 │ │ │ │ + rsbseq r3, r8, lr, lsl #27 │ │ │ │ + ldrshteq r6, [r8], #-126 @ 0xffffff82 │ │ │ │ strdeq pc, [r3], lr │ │ │ │ - rsbseq r3, r8, r2, asr pc │ │ │ │ - rsbseq r3, r8, lr, lsr #26 │ │ │ │ - @ instruction: 0x0078679c │ │ │ │ - rsbseq r3, r8, lr, lsl #25 │ │ │ │ - ldrshteq r6, [r8], #-108 @ 0xffffff94 │ │ │ │ + rsbseq r3, r8, sl, asr pc │ │ │ │ + rsbseq r3, r8, r6, lsr sp │ │ │ │ + rsbseq r6, r8, r4, lsr #15 │ │ │ │ + @ instruction: 0x00783c96 │ │ │ │ + rsbseq r6, r8, r4, lsl #14 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00a8f8cc │ │ │ │ addlt r4, sp, r0, lsl #21 │ │ │ │ strmi r4, [r6], -r0, lsl #23 │ │ │ │ @ instruction: 0x4608447a │ │ │ │ @@ -78853,27 +78853,27 @@ │ │ │ │ @ instruction: 0xf7b1e716 │ │ │ │ svclt 0x0000eefa │ │ │ │ andhi pc, r0, pc, lsr #7 │ │ │ │ ... │ │ │ │ addeq pc, r3, r0, asr #5 │ │ │ │ @ instruction: 0x000011b8 │ │ │ │ addeq pc, r3, r4, lsr #5 │ │ │ │ - rsbseq r3, r8, r4, ror fp │ │ │ │ - rsbseq r6, r8, r4, ror #11 │ │ │ │ - rsbseq r3, r8, sl, asr sp │ │ │ │ - rsbseq r3, r8, r6, ror #21 │ │ │ │ - rsbseq r6, r8, r6, asr r5 │ │ │ │ - rsbseq r3, r8, r0, asr #21 │ │ │ │ - rsbseq r6, r8, r0, lsr r5 │ │ │ │ + rsbseq r3, r8, ip, ror fp │ │ │ │ + rsbseq r6, r8, ip, ror #11 │ │ │ │ + rsbseq r3, r8, r2, ror #26 │ │ │ │ + rsbseq r3, r8, lr, ror #21 │ │ │ │ + rsbseq r6, r8, lr, asr r5 │ │ │ │ + rsbseq r3, r8, r8, asr #21 │ │ │ │ + rsbseq r6, r8, r8, lsr r5 │ │ │ │ muleq r0, r9, r0 │ │ │ │ - rsbseq r3, r8, lr, ror sl │ │ │ │ - rsbseq r6, r8, lr, ror #9 │ │ │ │ + rsbseq r3, r8, r6, lsl #21 │ │ │ │ + ldrshteq r6, [r8], #-70 @ 0xffffffba │ │ │ │ andeq r0, r0, fp, lsr r5 │ │ │ │ - rsbseq r3, r8, ip, asr sl │ │ │ │ - rsbseq r6, r8, sl, asr #9 │ │ │ │ + rsbseq r3, r8, r4, ror #20 │ │ │ │ + ldrsbteq r6, [r8], #-66 @ 0xffffffbe │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ blhi 31ae4c >::_M_default_append(unsigned int)@@Base+0x98288> │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x0058f8cc │ │ │ │ ldmibmi r2!, {r3, r7, r9, sl, lr}^ │ │ │ │ @ instruction: 0xb0974bf2 │ │ │ │ @@ -78915,15 +78915,15 @@ │ │ │ │ strtmi r4, [fp], r6, lsr #12 │ │ │ │ blge 9b514 │ │ │ │ blhi 9b51c │ │ │ │ strge lr, [lr], #-2509 @ 0xfffff633 │ │ │ │ @ instruction: 0xf003e052 │ │ │ │ blcs ff06094c │ │ │ │ addshi pc, r9, r0 │ │ │ │ - blvc 89b0a4 │ │ │ │ + blvc 89b0a4 │ │ │ │ blvc ff09b52c │ │ │ │ blx 49b620 │ │ │ │ vldr d13, [r4, #24] │ │ │ │ @ instruction: 0xeeb47b22 │ │ │ │ vsqrt.f64 d23, d8 │ │ │ │ stmdble r5, {r4, r9, fp, ip, sp, lr, pc}^ │ │ │ │ strbmi r4, [r1], -r2, lsr #12 │ │ │ │ @@ -79115,25 +79115,25 @@ │ │ │ │ orrcs pc, r2, #64, 4 │ │ │ │ @ instruction: 0xf8a2f7b7 │ │ │ │ svclt 0x0000e7bc │ │ │ │ andhi pc, r0, pc, lsr #7 │ │ │ │ ... │ │ │ │ addeq pc, r3, r8, rrx │ │ │ │ @ instruction: 0x000011b8 │ │ │ │ - ldrsbteq r3, [r8], #-178 @ 0xffffff4e │ │ │ │ - rsbseq r3, r8, r8, ror r9 │ │ │ │ - rsbseq r3, r8, r4, lsr r7 │ │ │ │ - rsbseq r6, r8, r4, lsr #3 │ │ │ │ - rsbseq r3, r8, ip, lsr r9 │ │ │ │ - ldrhteq r3, [r8], #-102 @ 0xffffff9a │ │ │ │ - rsbseq r6, r8, r6, lsr #2 │ │ │ │ + ldrsbteq r3, [r8], #-186 @ 0xffffff46 │ │ │ │ + rsbseq r3, r8, r0, lsl #19 │ │ │ │ + rsbseq r3, r8, ip, lsr r7 │ │ │ │ + rsbseq r6, r8, ip, lsr #3 │ │ │ │ + rsbseq r3, r8, r4, asr #18 │ │ │ │ + ldrhteq r3, [r8], #-110 @ 0xffffff92 │ │ │ │ + rsbseq r6, r8, lr, lsr #2 │ │ │ │ addeq lr, r3, r4, lsr sp │ │ │ │ - rsbseq r3, r8, lr, ror #12 │ │ │ │ - ldrsbteq r6, [r8], #-14 │ │ │ │ - rsbseq r3, r8, r0, ror #16 │ │ │ │ + rsbseq r3, r8, r6, ror r6 │ │ │ │ + rsbseq r6, r8, r6, ror #1 │ │ │ │ + rsbseq r3, r8, r8, ror #16 │ │ │ │ vadd.i8 d20, d0, d18 │ │ │ │ ldrbtmi r2, [r8], #-374 @ 0xfffffe8a │ │ │ │ @ instruction: 0xf7b7300c │ │ │ │ stmdami r0!, {r0, r1, r4, r5, r6, r8, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ ldrbtmi r4, [r8], #-1577 @ 0xfffff9d7 │ │ │ │ @ instruction: 0xf82ef7b8 │ │ │ │ strmi lr, [r5], -lr, lsl #15 │ │ │ │ @@ -79161,24 +79161,24 @@ │ │ │ │ ldrbtmi r4, [r8], #-1569 @ 0xfffff9df │ │ │ │ @ instruction: 0xf7b7300c │ │ │ │ stmdami sp, {r0, r2, r3, r4, r5, r8, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ mvnscc pc, pc, asr #32 │ │ │ │ @ instruction: 0xf7b74478 │ │ │ │ @ instruction: 0xe7e2fff7 │ │ │ │ stc 7, cr15, [r2], {177} @ 0xb1 │ │ │ │ - ldrsbteq r3, [r8], #-86 @ 0xffffffaa │ │ │ │ - rsbseq r6, r8, r6, asr #32 │ │ │ │ - ldrhteq r3, [r8], #-90 @ 0xffffffa6 │ │ │ │ - rsbseq r6, r8, sl, lsr #32 │ │ │ │ - rsbseq r3, r8, r2, lsr #11 │ │ │ │ - rsbseq r6, r8, r0, lsl r0 │ │ │ │ - rsbseq r3, r8, r4, lsl #11 │ │ │ │ - ldrshteq r5, [r8], #-242 @ 0xffffff0e │ │ │ │ - rsbseq r3, r8, sl, ror #10 │ │ │ │ - ldrsbteq r5, [r8], #-248 @ 0xffffff08 │ │ │ │ + ldrsbteq r3, [r8], #-94 @ 0xffffffa2 │ │ │ │ + rsbseq r6, r8, lr, asr #32 │ │ │ │ + rsbseq r3, r8, r2, asr #11 │ │ │ │ + rsbseq r6, r8, r2, lsr r0 │ │ │ │ + rsbseq r3, r8, sl, lsr #11 │ │ │ │ + rsbseq r6, r8, r8, lsl r0 │ │ │ │ + rsbseq r3, r8, ip, lsl #11 │ │ │ │ + ldrshteq r5, [r8], #-250 @ 0xffffff06 │ │ │ │ + rsbseq r3, r8, r2, ror r5 │ │ │ │ + rsbseq r5, r8, r0, ror #31 │ │ │ │ mvnsmi lr, #737280 @ 0xb4000 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ blhi 11b314 │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x0098f8cc │ │ │ │ stmdbmi r2!, {r0, r3, r7, r9, sl, lr}^ │ │ │ │ addslt r4, r1, r2, ror #22 │ │ │ │ @@ -79277,28 +79277,28 @@ │ │ │ │ @ instruction: 0xf04f4813 │ │ │ │ ldrbtmi r3, [r8], #-511 @ 0xfffffe01 │ │ │ │ @ instruction: 0xff14f7b7 │ │ │ │ @ instruction: 0xf7b1e7ad │ │ │ │ svclt 0x0000eba0 │ │ │ │ addeq lr, r3, r0, lsr #23 │ │ │ │ @ instruction: 0x000011b8 │ │ │ │ - ldrshteq r3, [r8], #-104 @ 0xffffff98 │ │ │ │ - rsbseq r3, r8, lr, lsl #9 │ │ │ │ - ldrshteq r5, [r8], #-238 @ 0xffffff12 │ │ │ │ - rsbseq r3, r8, r8, lsl #13 │ │ │ │ - rsbseq r3, r8, r4, asr #8 │ │ │ │ - ldrhteq r5, [r8], #-228 @ 0xffffff1c │ │ │ │ + rsbseq r3, r8, r0, lsl #14 │ │ │ │ + @ instruction: 0x00783496 │ │ │ │ + rsbseq r5, r8, r6, lsl #30 │ │ │ │ + @ instruction: 0x00783690 │ │ │ │ + rsbseq r3, r8, ip, asr #8 │ │ │ │ + ldrhteq r5, [r8], #-236 @ 0xffffff14 │ │ │ │ addeq lr, r3, r2, asr #21 │ │ │ │ - ldrshteq r3, [r8], #-48 @ 0xffffffd0 │ │ │ │ - rsbseq r5, r8, r0, ror #28 │ │ │ │ - ldrsbteq r3, [r8], #-54 @ 0xffffffca │ │ │ │ - rsbseq r5, r8, r6, asr #28 │ │ │ │ - rsbseq r3, r8, r4, asr #11 │ │ │ │ - rsbseq r3, r8, r4, lsr #7 │ │ │ │ - rsbseq r5, r8, r2, lsl lr │ │ │ │ + ldrshteq r3, [r8], #-56 @ 0xffffffc8 │ │ │ │ + rsbseq r5, r8, r8, ror #28 │ │ │ │ + ldrsbteq r3, [r8], #-62 @ 0xffffffc2 │ │ │ │ + rsbseq r5, r8, lr, asr #28 │ │ │ │ + rsbseq r3, r8, ip, asr #11 │ │ │ │ + rsbseq r3, r8, ip, lsr #7 │ │ │ │ + rsbseq r5, r8, sl, lsl lr │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00c8f8cc │ │ │ │ strmi fp, [r0], r5, lsl #1 │ │ │ │ strcs r4, [r0, #-1544] @ 0xfffff9f8 │ │ │ │ @ instruction: 0xf95cf394 │ │ │ │ @@ -79388,24 +79388,24 @@ │ │ │ │ ldrbtcc pc, [pc], #79 @ 601a0 @ │ │ │ │ andcc r4, ip, r8, ror r4 │ │ │ │ ldc2l 7, cr15, [r6, #-732]! @ 0xfffffd24 │ │ │ │ @ instruction: 0xf04f480c │ │ │ │ ldrbtmi r3, [r8], #-511 @ 0xfffffe01 │ │ │ │ mrc2 7, 1, pc, cr0, cr7, {5} │ │ │ │ svclt 0x0000e75a │ │ │ │ - rsbseq r3, r8, sl, ror #9 │ │ │ │ - rsbseq r3, r8, r2, lsr r5 │ │ │ │ - rsbseq r3, r8, lr, lsr r2 │ │ │ │ - rsbseq r5, r8, lr, lsr #25 │ │ │ │ - rsbseq r3, r8, r2, lsl r2 │ │ │ │ - rsbseq r5, r8, r2, lsl #25 │ │ │ │ - ldrshteq r3, [r8], #-24 @ 0xffffffe8 │ │ │ │ - rsbseq r5, r8, r8, ror #24 │ │ │ │ - ldrsbteq r3, [r8], #-28 @ 0xffffffe4 │ │ │ │ - rsbseq r5, r8, sl, asr #24 │ │ │ │ + ldrshteq r3, [r8], #-66 @ 0xffffffbe │ │ │ │ + rsbseq r3, r8, sl, lsr r5 │ │ │ │ + rsbseq r3, r8, r6, asr #4 │ │ │ │ + ldrhteq r5, [r8], #-198 @ 0xffffff3a │ │ │ │ + rsbseq r3, r8, sl, lsl r2 │ │ │ │ + rsbseq r5, r8, sl, lsl #25 │ │ │ │ + rsbseq r3, r8, r0, lsl #4 │ │ │ │ + rsbseq r5, r8, r0, ror ip │ │ │ │ + rsbseq r3, r8, r4, ror #3 │ │ │ │ + rsbseq r5, r8, r2, asr ip │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl febb73e8 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ bmi 6a4170 │ │ │ │ blmi 6cc408 │ │ │ │ ldrbtmi r4, [sl], #-1541 @ 0xfffff9fb │ │ │ │ strmi r4, [ip], -r8, lsl #12 │ │ │ │ @@ -79429,15 +79429,15 @@ │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ mrsle r0, LR_svc │ │ │ │ andlt r2, r5, r1 │ │ │ │ @ instruction: 0xf7b1bd30 │ │ │ │ svclt 0x0000ea70 │ │ │ │ addeq lr, r3, sl, lsl r8 │ │ │ │ @ instruction: 0x000011b8 │ │ │ │ - rsbseq r3, r8, sl, ror #6 │ │ │ │ + rsbseq r3, r8, r2, ror r3 │ │ │ │ ldrdeq lr, [r3], r8 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d0f8cc │ │ │ │ strmi fp, [r7], -r3, lsl #1 │ │ │ │ vrsubhn.i32 d4, q2, q4 │ │ │ │ @@ -79502,15 +79502,15 @@ │ │ │ │ ldc2 7, cr15, [r6], {183} @ 0xb7 │ │ │ │ strtmi r4, [r1], -r5, lsr #16 │ │ │ │ @ instruction: 0xf7b74478 │ │ │ │ @ instruction: 0x4620fd51 │ │ │ │ pop {r0, r1, ip, sp, pc} │ │ │ │ shsub8mi r8, r8, r0 │ │ │ │ @ instruction: 0xf018f0c5 │ │ │ │ - blmi 87b84c │ │ │ │ + blmi 87b84c │ │ │ │ tstpvs sp, r0, asr #4 @ p-variant is OBSOLETE │ │ │ │ @ instruction: 0xf1069100 │ │ │ │ ldrbtmi r0, [fp], #-328 @ 0xfffffeb8 │ │ │ │ @ instruction: 0xf7b40092 │ │ │ │ movwcs pc, #3791 @ 0xecf @ │ │ │ │ ldmdavs r4!, {r0, r1, r4, r5, r8, sl, sp, lr}^ │ │ │ │ ldcle 12, cr2, [r1, #-0] │ │ │ │ @@ -79529,24 +79529,24 @@ │ │ │ │ stmdami lr, {r4, r5, r6, r7, r8, r9, sl, fp, pc} │ │ │ │ tstpvs r7, r0, asr #4 @ p-variant is OBSOLETE │ │ │ │ andcc r4, ip, r8, ror r4 │ │ │ │ mrrc2 7, 11, pc, sl, cr7 @ │ │ │ │ strtmi r4, [r1], -fp, lsl #16 │ │ │ │ @ instruction: 0xf7b74478 │ │ │ │ @ instruction: 0xe765fd15 │ │ │ │ - ldrsbteq r3, [r8], #-6 │ │ │ │ - rsbseq r5, r8, r6, asr #22 │ │ │ │ - rsbseq r3, r8, r8, lsr #5 │ │ │ │ - ldrshteq r3, [r8], #-36 @ 0xffffffdc │ │ │ │ - rsbseq r3, r8, ip, lsl r0 │ │ │ │ - rsbseq r5, r8, ip, lsl #21 │ │ │ │ - ldrshteq r3, [r8], #-30 @ 0xffffffe2 │ │ │ │ - ldrsbteq r3, [r8], #-20 @ 0xffffffec │ │ │ │ - rsbseq r2, r8, r4, lsr #31 │ │ │ │ - rsbseq r5, r8, r4, lsl sl │ │ │ │ + ldrsbteq r3, [r8], #-14 │ │ │ │ + rsbseq r5, r8, lr, asr #22 │ │ │ │ + ldrhteq r3, [r8], #-32 @ 0xffffffe0 │ │ │ │ + ldrshteq r3, [r8], #-44 @ 0xffffffd4 │ │ │ │ + rsbseq r3, r8, r4, lsr #32 │ │ │ │ + @ instruction: 0x00785a94 │ │ │ │ + rsbseq r3, r8, r6, lsl #4 │ │ │ │ + ldrsbteq r3, [r8], #-28 @ 0xffffffe4 │ │ │ │ + rsbseq r2, r8, ip, lsr #31 │ │ │ │ + rsbseq r5, r8, ip, lsl sl │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x0078f8cc │ │ │ │ addslt r4, r9, pc, asr #23 │ │ │ │ strmi r4, [fp], pc, asr #21 │ │ │ │ sxtab16mi r4, r0, fp, ror #8 │ │ │ │ @@ -79753,63 +79753,63 @@ │ │ │ │ @ instruction: 0xf7b74478 │ │ │ │ @ instruction: 0xe6ccfb5f │ │ │ │ svc 0x00eaf7b0 │ │ │ │ ... │ │ │ │ addeq lr, r3, r4, ror #11 │ │ │ │ ldrdeq lr, [r3], ip │ │ │ │ @ instruction: 0x000011b8 │ │ │ │ - rsbseq r3, r8, r0, asr #2 │ │ │ │ + rsbseq r3, r8, r8, asr #2 │ │ │ │ andeq r1, r0, r7, asr #8 │ │ │ │ @ instruction: 0xffffecc7 │ │ │ │ muleq r0, r5, r3 │ │ │ │ - rsbseq r3, r8, r0, ror #2 │ │ │ │ - rsbseq r3, r8, r2, asr #2 │ │ │ │ + rsbseq r3, r8, r8, ror #2 │ │ │ │ + rsbseq r3, r8, sl, asr #2 │ │ │ │ andeq r1, r0, r1, lsr #10 │ │ │ │ @ instruction: 0x000007bb │ │ │ │ - @ instruction: 0x00782e9c │ │ │ │ - rsbseq r5, r8, ip, lsl #18 │ │ │ │ + rsbseq r2, r8, r4, lsr #29 │ │ │ │ + rsbseq r5, r8, r4, lsl r9 │ │ │ │ addeq lr, r3, sl, lsl r5 │ │ │ │ - rsbseq r2, r8, r6, ror #28 │ │ │ │ - ldrsbteq r5, [r8], #-134 @ 0xffffff7a │ │ │ │ + rsbseq r2, r8, lr, ror #28 │ │ │ │ + ldrsbteq r5, [r8], #-142 @ 0xffffff72 │ │ │ │ @ instruction: 0xfffffd31 │ │ │ │ andeq r0, r0, fp, lsr #15 │ │ │ │ - rsbseq r2, r8, r8, lsr #28 │ │ │ │ - @ instruction: 0x00785898 │ │ │ │ - rsbseq r2, r8, lr, lsl #28 │ │ │ │ - rsbseq r5, r8, lr, ror r8 │ │ │ │ - rsbseq r2, r8, lr, ror #27 │ │ │ │ - rsbseq r5, r8, r4, ror #16 │ │ │ │ + rsbseq r2, r8, r0, lsr lr │ │ │ │ + rsbseq r5, r8, r0, lsr #17 │ │ │ │ + rsbseq r2, r8, r6, lsl lr │ │ │ │ + rsbseq r5, r8, r6, lsl #17 │ │ │ │ + ldrshteq r2, [r8], #-214 @ 0xffffff2a │ │ │ │ + rsbseq r5, r8, ip, ror #16 │ │ │ │ @ instruction: 0xfffffc1b │ │ │ │ @ instruction: 0xfffffa5d │ │ │ │ - @ instruction: 0x00782d96 │ │ │ │ - rsbseq r5, r8, r6, lsl #16 │ │ │ │ - rsbseq r2, r8, ip, ror sp │ │ │ │ - rsbseq r5, r8, ip, ror #15 │ │ │ │ + @ instruction: 0x00782d9e │ │ │ │ + rsbseq r5, r8, lr, lsl #16 │ │ │ │ + rsbseq r2, r8, r4, lsl #27 │ │ │ │ + ldrshteq r5, [r8], #-116 @ 0xffffff8c │ │ │ │ @ instruction: 0xfffff11b │ │ │ │ - rsbseq r2, r8, r0, asr sp │ │ │ │ - rsbseq r5, r8, r0, asr #15 │ │ │ │ + rsbseq r2, r8, r8, asr sp │ │ │ │ + rsbseq r5, r8, r8, asr #15 │ │ │ │ andeq r1, r0, pc, ror r1 │ │ │ │ - rsbseq r2, r8, r4, lsr #26 │ │ │ │ - @ instruction: 0x00785794 │ │ │ │ - ldrhteq r2, [r8], #-246 @ 0xffffff0a │ │ │ │ - rsbseq r2, r8, r8, lsl #29 │ │ │ │ - rsbseq r2, r8, sl, ror #25 │ │ │ │ - rsbseq r5, r8, sl, asr r7 │ │ │ │ - rsbseq r2, r8, r2, lsr #31 │ │ │ │ - rsbseq r2, r8, lr, asr #31 │ │ │ │ - rsbseq r2, r8, ip, lsr #25 │ │ │ │ - rsbseq r5, r8, ip, lsl r7 │ │ │ │ - ldrhteq r2, [r8], #-246 @ 0xffffff0a │ │ │ │ - ldrsbteq r2, [r8], #-248 @ 0xffffff08 │ │ │ │ - rsbseq r2, r8, r2, ror ip │ │ │ │ - rsbseq r5, r8, r2, ror #13 │ │ │ │ - rsbseq r2, r8, r4, asr #31 │ │ │ │ - rsbseq r2, r8, r2, ror #31 │ │ │ │ - rsbseq r2, r8, r8, lsr ip │ │ │ │ - rsbseq r5, r8, r8, lsr #13 │ │ │ │ + rsbseq r2, r8, ip, lsr #26 │ │ │ │ + @ instruction: 0x0078579c │ │ │ │ + ldrhteq r2, [r8], #-254 @ 0xffffff02 │ │ │ │ + @ instruction: 0x00782e90 │ │ │ │ + ldrshteq r2, [r8], #-194 @ 0xffffff3e │ │ │ │ + rsbseq r5, r8, r2, ror #14 │ │ │ │ + rsbseq r2, r8, sl, lsr #31 │ │ │ │ + ldrsbteq r2, [r8], #-246 @ 0xffffff0a │ │ │ │ + ldrhteq r2, [r8], #-196 @ 0xffffff3c │ │ │ │ + rsbseq r5, r8, r4, lsr #14 │ │ │ │ + ldrhteq r2, [r8], #-254 @ 0xffffff02 │ │ │ │ + rsbseq r2, r8, r0, ror #31 │ │ │ │ + rsbseq r2, r8, sl, ror ip │ │ │ │ + rsbseq r5, r8, sl, ror #13 │ │ │ │ + rsbseq r2, r8, ip, asr #31 │ │ │ │ + rsbseq r2, r8, sl, ror #31 │ │ │ │ + rsbseq r2, r8, r0, asr #24 │ │ │ │ + ldrhteq r5, [r8], #-96 @ 0xffffffa0 │ │ │ │ @ instruction: 0xf1044ae1 │ │ │ │ stmibmi r1!, {r3, r5, r8, r9}^ │ │ │ │ ldrbtcc pc, [pc], #79 @ 60840 @ │ │ │ │ strpl lr, [r8, #-2509] @ 0xfffff633 │ │ │ │ strls r4, [r0, #-1146] @ 0xfffffb86 │ │ │ │ @ instruction: 0xf04f4479 │ │ │ │ @ instruction: 0x464035ff │ │ │ │ @@ -80028,66 +80028,66 @@ │ │ │ │ ldmdami r8!, {r4, r5, r7, r9, sl, fp, sp, pc} │ │ │ │ mvnne pc, r0, asr #12 │ │ │ │ andcc r4, ip, r8, ror r4 │ │ │ │ @ instruction: 0xf872f7b7 │ │ │ │ @ instruction: 0x46314835 │ │ │ │ @ instruction: 0xf7b74478 │ │ │ │ str pc, [r8], sp, lsr #18 │ │ │ │ - rsbseq r2, r8, ip, ror #29 │ │ │ │ - rsbseq r2, r8, r4, lsr pc │ │ │ │ - rsbseq r2, r8, sl, lsl pc │ │ │ │ + ldrshteq r2, [r8], #-228 @ 0xffffff1c │ │ │ │ + rsbseq r2, r8, ip, lsr pc │ │ │ │ + rsbseq r2, r8, r2, lsr #30 │ │ │ │ andeq r1, r0, fp, lsr #29 │ │ │ │ - rsbseq r2, r8, r8, lsl #30 │ │ │ │ - rsbseq r2, r8, r0, asr #21 │ │ │ │ - rsbseq r5, r8, r0, lsr r5 │ │ │ │ - rsbseq r2, r8, r8, lsr #21 │ │ │ │ - rsbseq r5, r8, r8, lsl r5 │ │ │ │ - rsbseq r2, r8, lr, lsl #21 │ │ │ │ - ldrshteq r5, [r8], #-78 @ 0xffffffb2 │ │ │ │ + rsbseq r2, r8, r0, lsl pc │ │ │ │ + rsbseq r2, r8, r8, asr #21 │ │ │ │ + rsbseq r5, r8, r8, lsr r5 │ │ │ │ + ldrhteq r2, [r8], #-160 @ 0xffffff60 │ │ │ │ + rsbseq r5, r8, r0, lsr #10 │ │ │ │ + @ instruction: 0x00782a96 │ │ │ │ + rsbseq r5, r8, r6, lsl #10 │ │ │ │ andeq r1, r0, fp, asr #3 │ │ │ │ - rsbseq ip, r9, r0, lsr #15 │ │ │ │ - rsbseq r2, r8, r8, asr pc │ │ │ │ - rsbseq r2, r8, r6, asr pc │ │ │ │ - rsbseq r2, r8, r8, lsr #20 │ │ │ │ - @ instruction: 0x00785498 │ │ │ │ + rsbseq ip, r9, r8, lsr #15 │ │ │ │ + rsbseq r2, r8, r0, ror #30 │ │ │ │ + rsbseq r2, r8, lr, asr pc │ │ │ │ + rsbseq r2, r8, r0, lsr sl │ │ │ │ + rsbseq r5, r8, r0, lsr #9 │ │ │ │ @ instruction: 0xffffeb61 │ │ │ │ - rsbseq r2, r8, r8, lsr pc │ │ │ │ - rsbseq r2, r8, sl, lsr #30 │ │ │ │ - ldrsbteq r2, [r8], #-152 @ 0xffffff68 │ │ │ │ - rsbseq r5, r8, r8, asr #8 │ │ │ │ - rsbseq r2, r8, lr, lsr #19 │ │ │ │ - rsbseq r5, r8, lr, lsl r4 │ │ │ │ - rsbseq r2, r8, r2, ror #27 │ │ │ │ + rsbseq r2, r8, r0, asr #30 │ │ │ │ + rsbseq r2, r8, r2, lsr pc │ │ │ │ + rsbseq r2, r8, r0, ror #19 │ │ │ │ + rsbseq r5, r8, r0, asr r4 │ │ │ │ + ldrhteq r2, [r8], #-150 @ 0xffffff6a │ │ │ │ + rsbseq r5, r8, r6, lsr #8 │ │ │ │ + rsbseq r2, r8, sl, ror #27 │ │ │ │ @ instruction: 0xffffe785 │ │ │ │ - ldrsbteq r2, [r8], #-218 @ 0xffffff26 │ │ │ │ - rsbseq r2, r8, r0, ror #18 │ │ │ │ - ldrsbteq r5, [r8], #-48 @ 0xffffffd0 │ │ │ │ + rsbseq r2, r8, r2, ror #27 │ │ │ │ + rsbseq r2, r8, r8, ror #18 │ │ │ │ + ldrsbteq r5, [r8], #-56 @ 0xffffffc8 │ │ │ │ andeq r0, r0, r4, lsl #31 │ │ │ │ - rsbseq r2, r8, ip, lsr #29 │ │ │ │ - rsbseq r2, r8, r2, lsr #29 │ │ │ │ - rsbseq r2, r8, lr, lsl r9 │ │ │ │ - rsbseq r5, r8, lr, lsl #7 │ │ │ │ - ldrshteq r2, [r8], #-134 @ 0xffffff7a │ │ │ │ - rsbseq r5, r8, r6, ror #6 │ │ │ │ - rsbseq r2, r8, ip, asr #17 │ │ │ │ - rsbseq r5, r8, ip, lsr r3 │ │ │ │ - rsbseq r2, r8, lr, asr #26 │ │ │ │ + ldrhteq r2, [r8], #-228 @ 0xffffff1c │ │ │ │ + rsbseq r2, r8, sl, lsr #29 │ │ │ │ + rsbseq r2, r8, r6, lsr #18 │ │ │ │ + @ instruction: 0x00785396 │ │ │ │ + ldrshteq r2, [r8], #-142 @ 0xffffff72 │ │ │ │ + rsbseq r5, r8, lr, ror #6 │ │ │ │ + ldrsbteq r2, [r8], #-132 @ 0xffffff7c │ │ │ │ + rsbseq r5, r8, r4, asr #6 │ │ │ │ + rsbseq r2, r8, r6, asr sp │ │ │ │ + rsbseq r2, r8, ip, ror #26 │ │ │ │ rsbseq r2, r8, r4, ror #26 │ │ │ │ - rsbseq r2, r8, ip, asr sp │ │ │ │ andeq r1, r0, r1, asr #32 │ │ │ │ - rsbseq r2, r8, ip, ror #16 │ │ │ │ - ldrsbteq r5, [r8], #-44 @ 0xffffffd4 │ │ │ │ - rsbseq r2, r8, r4, asr #16 │ │ │ │ - ldrhteq r5, [r8], #-36 @ 0xffffffdc │ │ │ │ - rsbseq r2, r8, sl, lsl r8 │ │ │ │ - rsbseq r5, r8, sl, lsl #5 │ │ │ │ - ldrshteq r2, [r8], #-124 @ 0xffffff84 │ │ │ │ - @ instruction: 0x00782c96 │ │ │ │ - ldrsbteq r2, [r8], #-116 @ 0xffffff8c │ │ │ │ - rsbseq r5, r8, r4, asr #4 │ │ │ │ + rsbseq r2, r8, r4, ror r8 │ │ │ │ + rsbseq r5, r8, r4, ror #5 │ │ │ │ + rsbseq r2, r8, ip, asr #16 │ │ │ │ + ldrhteq r5, [r8], #-44 @ 0xffffffd4 │ │ │ │ + rsbseq r2, r8, r2, lsr #16 │ │ │ │ + @ instruction: 0x00785292 │ │ │ │ + rsbseq r2, r8, r4, lsl #16 │ │ │ │ + @ instruction: 0x00782c9e │ │ │ │ + ldrsbteq r2, [r8], #-124 @ 0xffffff84 │ │ │ │ + rsbseq r5, r8, ip, asr #4 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl febb7e94 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r3, r8, ror #31 │ │ │ │ strmi r4, [r8], -r5, lsl #12 │ │ │ │ vqshlu.s16 d4, d4, #3 │ │ │ │ blvs df96c │ │ │ │ @@ -80103,16 +80103,16 @@ │ │ │ │ andcc r4, ip, r8, ror r4 │ │ │ │ @ instruction: 0xffe0f7b6 │ │ │ │ stmdbls r1, {r0, r2, fp, lr} │ │ │ │ @ instruction: 0xf7b74478 │ │ │ │ blls def4c │ │ │ │ andlt r4, r3, r8, lsl r6 │ │ │ │ svclt 0x0000bd30 │ │ │ │ - ldrhteq r2, [r8], #-96 @ 0xffffffa0 │ │ │ │ - rsbseq r5, r8, r0, lsr #2 │ │ │ │ + ldrhteq r2, [r8], #-104 @ 0xffffff98 │ │ │ │ + rsbseq r5, r8, r8, lsr #2 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r8 │ │ │ │ bl febb7ef8 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0x46080ff8 │ │ │ │ blx 11db52 │ │ │ │ blvs 147510 │ │ │ │ svclt 0x00182b00 │ │ │ │ @@ -80122,16 +80122,16 @@ │ │ │ │ orrsvs pc, r1, r0, asr #4 │ │ │ │ andcc r4, ip, r8, ror r4 │ │ │ │ @ instruction: 0xffb8f7b6 │ │ │ │ ldrbtmi r4, [r8], #-2052 @ 0xfffff7fc │ │ │ │ @ instruction: 0xf874f7b7 │ │ │ │ andeq pc, r7, pc, rrx │ │ │ │ svclt 0x0000bd08 │ │ │ │ - rsbseq r2, r8, r0, ror #12 │ │ │ │ - rsbseq r2, r8, r6, lsl ip │ │ │ │ + rsbseq r2, r8, r8, ror #12 │ │ │ │ + rsbseq r2, r8, lr, lsl ip │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ blhi 31c1fc >::_M_default_append(unsigned int)@@Base+0x99638> │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x0060f8cc │ │ │ │ ldrmi r4, [fp], lr, ror #25 │ │ │ │ addslt r4, r5, lr, ror #23 │ │ │ │ @@ -80371,21 +80371,21 @@ │ │ │ │ bls a0b2c │ │ │ │ svclt 0x0000e29f │ │ │ │ ldmibls r9, {r1, r3, r4, r7, r8, fp, ip, pc} │ │ │ │ svccc 0x00b99999 │ │ │ │ @ instruction: 0x0083dcb8 │ │ │ │ @ instruction: 0x000011b8 │ │ │ │ addeq sp, r3, ip, ror #24 │ │ │ │ - ldrsbteq r2, [r8], #-126 @ 0xffffff82 │ │ │ │ - rsbseq r2, r8, sl, lsl #23 │ │ │ │ - rsbseq r2, r8, sl, lsl r4 │ │ │ │ - rsbseq r4, r8, sl, lsl #29 │ │ │ │ - ldrshteq r2, [r8], #-150 @ 0xffffff6a │ │ │ │ - @ instruction: 0x00782290 │ │ │ │ - rsbseq r4, r8, r0, lsl #26 │ │ │ │ + rsbseq r2, r8, r6, ror #15 │ │ │ │ + @ instruction: 0x00782b92 │ │ │ │ + rsbseq r2, r8, r2, lsr #8 │ │ │ │ + @ instruction: 0x00784e92 │ │ │ │ + ldrshteq r2, [r8], #-158 @ 0xffffff62 │ │ │ │ + @ instruction: 0x00782298 │ │ │ │ + rsbseq r4, r8, r8, lsl #26 │ │ │ │ @ instruction: 0xf0524630 │ │ │ │ @ instruction: 0xf8dafdb5 │ │ │ │ strmi r1, [r3], r0 │ │ │ │ @ instruction: 0xf0524630 │ │ │ │ @ instruction: 0xf8dafdd7 │ │ │ │ strmi r1, [r5], -r0 │ │ │ │ @ instruction: 0xf0524630 │ │ │ │ @@ -80629,16 +80629,16 @@ │ │ │ │ stmdacs r1, {r0, r1, r2, r3, r4, r6, r7, r8, ip, sp, lr, pc} │ │ │ │ rscshi pc, r9, r0, asr #32 │ │ │ │ beq ddbf8 │ │ │ │ movwcs fp, #7956 @ 0x1f14 │ │ │ │ ldrb r2, [r7], r0, lsl #6 │ │ │ │ andhi pc, r0, pc, lsr #7 │ │ │ │ ... │ │ │ │ - ldrsbteq r1, [r8], #-40 @ 0xffffffd8 │ │ │ │ - rsbseq r5, ip, r2, ror #26 │ │ │ │ + rsbseq r1, r8, r0, ror #5 │ │ │ │ + rsbseq r5, ip, sl, ror #26 │ │ │ │ blls ff25d000 │ │ │ │ blx 49d0f8 │ │ │ │ mrc 15, 5, fp, cr0, cr4, {5} │ │ │ │ vmov.f64 d5, d7 │ │ │ │ strb r5, [r3, -r9, asr #22]! │ │ │ │ blls ff25d014 │ │ │ │ blx 49d10c │ │ │ │ @@ -80774,38 +80774,38 @@ │ │ │ │ andcc r4, ip, r8, ror r4 │ │ │ │ blx fe89f62c │ │ │ │ stmdbls r0, {r0, r1, r3, r4, fp, lr} │ │ │ │ @ instruction: 0xf7b64478 │ │ │ │ bls a04cc │ │ │ │ @ instruction: 0xf7afe76f │ │ │ │ svclt 0x0000efe6 │ │ │ │ - ldrshteq r1, [r8], #-212 @ 0xffffff2c │ │ │ │ - rsbseq r4, r8, r4, ror #16 │ │ │ │ - ldrsbteq r1, [r8], #-214 @ 0xffffff2a │ │ │ │ - rsbseq r4, r8, r6, asr #16 │ │ │ │ - ldrhteq r1, [r8], #-214 @ 0xffffff2a │ │ │ │ - rsbseq r4, r8, r6, lsr #16 │ │ │ │ - rsbseq r1, r8, lr, asr #26 │ │ │ │ - ldrhteq r4, [r8], #-126 @ 0xffffff82 │ │ │ │ - rsbseq r1, r8, r2, lsr sp │ │ │ │ - rsbseq r4, r8, r2, lsr #15 │ │ │ │ - rsbseq r1, r8, r2, lsl sp │ │ │ │ - rsbseq r4, r8, sl, lsl #15 │ │ │ │ - rsbseq r1, r8, r0, ror #25 │ │ │ │ - rsbseq r4, r8, lr, asr #14 │ │ │ │ - ldrhteq r1, [r8], #-206 @ 0xffffff32 │ │ │ │ - rsbseq r4, r8, r6, lsr r7 │ │ │ │ - @ instruction: 0x00781c9a │ │ │ │ - rsbseq r4, r8, r2, lsl r7 │ │ │ │ - rsbseq r1, r8, r6, ror ip │ │ │ │ - rsbseq r4, r8, lr, ror #13 │ │ │ │ - rsbseq r1, r8, lr, asr #24 │ │ │ │ - ldrhteq r4, [r8], #-110 @ 0xffffff92 │ │ │ │ - rsbseq r1, r8, r0, lsr ip │ │ │ │ - rsbseq r4, r8, r0, lsr #13 │ │ │ │ + ldrshteq r1, [r8], #-220 @ 0xffffff24 │ │ │ │ + rsbseq r4, r8, ip, ror #16 │ │ │ │ + ldrsbteq r1, [r8], #-222 @ 0xffffff22 │ │ │ │ + rsbseq r4, r8, lr, asr #16 │ │ │ │ + ldrhteq r1, [r8], #-222 @ 0xffffff22 │ │ │ │ + rsbseq r4, r8, lr, lsr #16 │ │ │ │ + rsbseq r1, r8, r6, asr sp │ │ │ │ + rsbseq r4, r8, r6, asr #15 │ │ │ │ + rsbseq r1, r8, sl, lsr sp │ │ │ │ + rsbseq r4, r8, sl, lsr #15 │ │ │ │ + rsbseq r1, r8, sl, lsl sp │ │ │ │ + @ instruction: 0x00784792 │ │ │ │ + rsbseq r1, r8, r8, ror #25 │ │ │ │ + rsbseq r4, r8, r6, asr r7 │ │ │ │ + rsbseq r1, r8, r6, asr #25 │ │ │ │ + rsbseq r4, r8, lr, lsr r7 │ │ │ │ + rsbseq r1, r8, r2, lsr #25 │ │ │ │ + rsbseq r4, r8, sl, lsl r7 │ │ │ │ + rsbseq r1, r8, lr, ror ip │ │ │ │ + ldrshteq r4, [r8], #-102 @ 0xffffff9a │ │ │ │ + rsbseq r1, r8, r6, asr ip │ │ │ │ + rsbseq r4, r8, r6, asr #13 │ │ │ │ + rsbseq r1, r8, r8, lsr ip │ │ │ │ + rsbseq r4, r8, r8, lsr #13 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl febb89d0 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r3, r8, ror #31 │ │ │ │ ldrmi r4, [r0], -r4, lsl #12 │ │ │ │ vrsubhn.i32 d4, q1, │ │ │ │ blvs 160e30 │ │ │ │ @@ -80824,16 +80824,16 @@ │ │ │ │ bicsvs pc, r1, r0, asr #4 │ │ │ │ ldrbtmi r4, [r8], #-2053 @ 0xfffff7fb │ │ │ │ @ instruction: 0xf7b6300c │ │ │ │ stmdami r4, {r0, r3, r4, r5, r9, fp, ip, sp, lr, pc} │ │ │ │ ldrbtmi r9, [r8], #-2305 @ 0xfffff6ff │ │ │ │ blx ffd9f704 │ │ │ │ strb r9, [r4, r1, lsl #22]! │ │ │ │ - rsbseq r1, r8, r2, ror #22 │ │ │ │ - ldrsbteq r4, [r8], #-82 @ 0xffffffae │ │ │ │ + rsbseq r1, r8, sl, ror #22 │ │ │ │ + ldrsbteq r4, [r8], #-90 @ 0xffffffa6 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ bl febb8a40 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strdlt r0, [r2], r0 @ │ │ │ │ strmi r4, [r8], -r4, lsl #12 │ │ │ │ ldc2l 3, cr15, [ip, #-584] @ 0xfffffdb8 │ │ │ │ ldmdblt r3!, {r0, r1, r8, r9, fp, sp, lr} │ │ │ │ @@ -80859,17 +80859,17 @@ │ │ │ │ stmdami r7, {r0, r2, r4, r8, ip, sp, lr} │ │ │ │ andcc r4, ip, r8, ror r4 │ │ │ │ @ instruction: 0xf9f4f7b6 │ │ │ │ stmdbls r1, {r0, r2, fp, lr} │ │ │ │ @ instruction: 0xf7b64478 │ │ │ │ blls e0374 │ │ │ │ svclt 0x0000e7d0 │ │ │ │ - rsbseq r2, r8, r4, lsr r1 │ │ │ │ - ldrsbteq r1, [r8], #-168 @ 0xffffff58 │ │ │ │ - rsbseq r4, r8, r8, asr #10 │ │ │ │ + rsbseq r2, r8, ip, lsr r1 │ │ │ │ + rsbseq r1, r8, r0, ror #21 │ │ │ │ + rsbseq r4, r8, r0, asr r5 │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl febb8ad0 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ bmi da5838 │ │ │ │ blmi dcdaf0 │ │ │ │ ldrbtmi r4, [sl], #-1542 @ 0xfffff9fa │ │ │ │ stcls 6, cr4, [sp, #-32] @ 0xffffffe0 │ │ │ │ @@ -80922,20 +80922,20 @@ │ │ │ │ ldrbtmi r9, [r8], #-2305 @ 0xfffff6ff │ │ │ │ blx e9f87c │ │ │ │ str r9, [lr, r1, lsl #22]! │ │ │ │ cdp 7, 12, cr15, cr2, cr15, {5} │ │ │ │ addeq sp, r3, r2, lsr r1 │ │ │ │ @ instruction: 0x000011b8 │ │ │ │ addeq sp, r3, r6, lsl #2 │ │ │ │ - rsbseq r1, r8, r2, asr #20 │ │ │ │ - ldrhteq r4, [r8], #-66 @ 0xffffffbe │ │ │ │ - rsbseq r1, r8, r8, lsl #20 │ │ │ │ - rsbseq r4, r8, r8, ror r4 │ │ │ │ - rsbseq r1, r8, sl, ror #19 │ │ │ │ - rsbseq r4, r8, sl, asr r4 │ │ │ │ + rsbseq r1, r8, sl, asr #20 │ │ │ │ + ldrhteq r4, [r8], #-74 @ 0xffffffb6 │ │ │ │ + rsbseq r1, r8, r0, lsl sl │ │ │ │ + rsbseq r4, r8, r0, lsl #9 │ │ │ │ + ldrshteq r1, [r8], #-146 @ 0xffffff6e │ │ │ │ + rsbseq r4, r8, r2, ror #8 │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl febb8bd8 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ bmi da5940 │ │ │ │ blmi dcdbf8 │ │ │ │ ldrbtmi r4, [sl], #-1542 @ 0xfffff9fa │ │ │ │ stcls 6, cr4, [ip, #-32] @ 0xffffffe0 │ │ │ │ @@ -80988,20 +80988,20 @@ │ │ │ │ ldrbtmi r9, [r8], #-2305 @ 0xfffff6ff │ │ │ │ @ instruction: 0xf9b4f7b6 │ │ │ │ str r9, [lr, r1, lsl #22]! │ │ │ │ cdp 7, 3, cr15, cr14, cr15, {5} │ │ │ │ addeq sp, r3, sl, lsr #32 │ │ │ │ @ instruction: 0x000011b8 │ │ │ │ strdeq ip, [r3], lr │ │ │ │ - rsbseq r1, r8, sl, lsr r9 │ │ │ │ - rsbseq r4, r8, sl, lsr #7 │ │ │ │ - rsbseq r1, r8, r0, lsl #18 │ │ │ │ - rsbseq r4, r8, r0, ror r3 │ │ │ │ - rsbseq r1, r8, r2, ror #17 │ │ │ │ - rsbseq r4, r8, r2, asr r3 │ │ │ │ + rsbseq r1, r8, r2, asr #18 │ │ │ │ + ldrhteq r4, [r8], #-50 @ 0xffffffce │ │ │ │ + rsbseq r1, r8, r8, lsl #18 │ │ │ │ + rsbseq r4, r8, r8, ror r3 │ │ │ │ + rsbseq r1, r8, sl, ror #17 │ │ │ │ + rsbseq r4, r8, sl, asr r3 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl febb8ce0 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldmdbmi r4, {r5, r6, r7, r8, r9, sl, fp} │ │ │ │ ldrmi fp, [r5], -r4, lsl #1 │ │ │ │ ldrbtmi r4, [r9], #-1542 @ 0xfffff9fa │ │ │ │ @ instruction: 0xf016f0b0 │ │ │ │ @@ -81018,16 +81018,16 @@ │ │ │ │ andls lr, r3, lr, ror ip │ │ │ │ @ instruction: 0xf0c34630 │ │ │ │ bls 15efa4 │ │ │ │ strls r4, [r0], #-1577 @ 0xfffff9d7 │ │ │ │ vqshl.u64 , , #51 @ 0x33 │ │ │ │ andcs pc, r1, sp, asr #28 │ │ │ │ ldcllt 0, cr11, [r0, #-16]! │ │ │ │ - ldrshteq r1, [r8], #-170 @ 0xffffff56 │ │ │ │ - rsbseq r1, r8, r2, lsr #30 │ │ │ │ + rsbseq r1, r8, r2, lsl #22 │ │ │ │ + rsbseq r1, r8, sl, lsr #30 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ blhi 11d000 │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x0040f8cc │ │ │ │ @ instruction: 0xf8df4614 │ │ │ │ @ instruction: 0x469a27b4 │ │ │ │ @@ -81153,15 +81153,15 @@ │ │ │ │ @ instruction: 0xf100fae7 │ │ │ │ @ instruction: 0x46100218 │ │ │ │ andls r2, r4, #-2147483646 @ 0x80000002 │ │ │ │ ldc 7, cr15, [r2, #700]! @ 0x2bc │ │ │ │ bls 16dd54 │ │ │ │ ble 73276c │ │ │ │ ldrbcs pc, [r4, #2271]! @ 0x8df @ │ │ │ │ - blls 86a158 │ │ │ │ + blls 86a158 │ │ │ │ ldrbtmi r4, [sl], #-1576 @ 0xfffff9d8 │ │ │ │ vst1.8 {d31[6]}, [r8], r3 │ │ │ │ @ instruction: 0xf0c34628 │ │ │ │ @ instruction: 0xf8dff329 │ │ │ │ stmdbge r0!, {r2, r5, r6, r7, r8, sl, sp} │ │ │ │ msrne CPSR_fsx, #64, 12 @ 0x4000000 │ │ │ │ @ instruction: 0xf7b5447a │ │ │ │ @@ -81337,15 +81337,15 @@ │ │ │ │ @ instruction: 0xf0c39a12 │ │ │ │ ldc 3, cr15, [pc, #620] @ 6228c │ │ │ │ @ instruction: 0xf1b97bb9 │ │ │ │ cdp 15, 11, cr0, cr0, cr0, {0} │ │ │ │ fstmdbxle r2!, {d24-d58} @ Deprecated │ │ │ │ @ instruction: 0xf04f9b10 │ │ │ │ @ instruction: 0xf1a30b00 │ │ │ │ - blge 864048 │ │ │ │ + blge 864048 │ │ │ │ blge 846c64 │ │ │ │ blge 806c64 │ │ │ │ ldmib sp, {r3, r8, r9, ip, pc}^ │ │ │ │ @ instruction: 0x4640121b │ │ │ │ blvc 9db28 │ │ │ │ @ instruction: 0xf8502501 │ │ │ │ andvs r3, fp, r4, lsl #30 │ │ │ │ @@ -81520,68 +81520,68 @@ │ │ │ │ @ instruction: 0xf04f483c │ │ │ │ ldrbtmi r3, [r8], #-511 @ 0xfffffe01 │ │ │ │ stc2 7, cr15, [sl, #724] @ 0x2d4 │ │ │ │ svclt 0x0000e7d5 │ │ │ │ ... │ │ │ │ @ instruction: 0x0083ceb0 │ │ │ │ @ instruction: 0x000011b8 │ │ │ │ - @ instruction: 0x00781e90 │ │ │ │ + @ instruction: 0x00781e98 │ │ │ │ addeq ip, r3, r4, asr lr │ │ │ │ - @ instruction: 0x0078179a │ │ │ │ - rsbseq r4, r8, r8, lsl #4 │ │ │ │ - rsbseq r1, r8, sl, ror #19 │ │ │ │ - ldrsbteq r1, [r8], #-230 @ 0xffffff1a │ │ │ │ - rsbseq r1, r8, ip, lsl #14 │ │ │ │ - rsbseq r4, r8, sl, ror r1 │ │ │ │ - ldrhteq r1, [r8], #-222 @ 0xffffff22 │ │ │ │ - ldrsbteq r1, [r8], #-108 @ 0xffffff94 │ │ │ │ - rsbseq r1, r8, r8, lsr #30 │ │ │ │ - rsbseq r1, r8, r6, lsl lr │ │ │ │ - ldrhteq r1, [r8], #-136 @ 0xffffff78 │ │ │ │ - rsbseq r1, r8, lr, lsl sp │ │ │ │ - rsbseq r1, r8, ip, lsl r8 │ │ │ │ - rsbseq r1, r8, r0, lsr sp │ │ │ │ - rsbseq r1, r8, r4, ror #15 │ │ │ │ - @ instruction: 0x007da99a │ │ │ │ - ldrshteq r1, [r8], #-70 @ 0xffffffba │ │ │ │ - rsbseq r3, r8, r4, ror #30 │ │ │ │ - ldrsbteq r1, [r8], #-98 @ 0xffffff9e │ │ │ │ + rsbseq r1, r8, r2, lsr #15 │ │ │ │ + rsbseq r4, r8, r0, lsl r2 │ │ │ │ + ldrshteq r1, [r8], #-146 @ 0xffffff6e │ │ │ │ + ldrsbteq r1, [r8], #-238 @ 0xffffff12 │ │ │ │ + rsbseq r1, r8, r4, lsl r7 │ │ │ │ + rsbseq r4, r8, r2, lsl #3 │ │ │ │ + rsbseq r1, r8, r6, asr #27 │ │ │ │ + rsbseq r1, r8, r4, ror #13 │ │ │ │ + rsbseq r1, r8, r0, lsr pc │ │ │ │ + rsbseq r1, r8, lr, lsl lr │ │ │ │ + rsbseq r1, r8, r0, asr #17 │ │ │ │ + rsbseq r1, r8, r6, lsr #26 │ │ │ │ + rsbseq r1, r8, r4, lsr #16 │ │ │ │ + rsbseq r1, r8, r8, lsr sp │ │ │ │ + rsbseq r1, r8, ip, ror #15 │ │ │ │ + rsbseq sl, sp, r2, lsr #19 │ │ │ │ + ldrshteq r1, [r8], #-78 @ 0xffffffb2 │ │ │ │ + rsbseq r3, r8, ip, ror #30 │ │ │ │ + ldrsbteq r1, [r8], #-106 @ 0xffffff96 │ │ │ │ @ instruction: 0xffffd28b │ │ │ │ - rsbseq r1, r8, r8, ror #24 │ │ │ │ - rsbseq r1, r8, r2, lsl #25 │ │ │ │ - rsbseq r1, r8, ip, ror ip │ │ │ │ - rsbseq r1, r8, r6, asr #24 │ │ │ │ - rsbseq r1, r8, sl, lsr #12 │ │ │ │ - ldrshteq r1, [r8], #-186 @ 0xffffff46 │ │ │ │ - rsbseq r1, r8, r4, asr #23 │ │ │ │ - rsbseq r5, r8, r2, lsl r6 │ │ │ │ - rsbseq r1, r8, r2, asr r4 │ │ │ │ - rsbseq r1, r8, r8, lsr #20 │ │ │ │ - rsbseq r1, r8, r0, ror #7 │ │ │ │ - rsbseq r1, r8, r0, asr #3 │ │ │ │ - rsbseq r3, r8, r0, lsr ip │ │ │ │ - @ instruction: 0x0078119e │ │ │ │ - rsbseq r3, r8, lr, lsl #24 │ │ │ │ - rsbseq r1, r8, r8, ror r1 │ │ │ │ - rsbseq r3, r8, r6, ror #23 │ │ │ │ - rsbseq r1, r8, r8, asr r1 │ │ │ │ - rsbseq r3, r8, r6, asr #23 │ │ │ │ - rsbseq r1, r8, r6, lsr r1 │ │ │ │ - rsbseq r3, r8, r4, lsr #23 │ │ │ │ - rsbseq r1, r8, sl, lsl r1 │ │ │ │ - rsbseq r3, r8, r8, lsl #23 │ │ │ │ - ldrshteq r1, [r8], #-14 │ │ │ │ - rsbseq r3, r8, ip, ror #22 │ │ │ │ - rsbseq r1, r8, r2, ror #1 │ │ │ │ - rsbseq r3, r8, r0, asr fp │ │ │ │ - rsbseq r1, r8, r0, lsl #17 │ │ │ │ - rsbseq r1, r8, ip, lsr #1 │ │ │ │ - rsbseq r3, r8, sl, lsl fp │ │ │ │ - @ instruction: 0x00781090 │ │ │ │ - ldrshteq r3, [r8], #-174 @ 0xffffff52 │ │ │ │ + rsbseq r1, r8, r0, ror ip │ │ │ │ + rsbseq r1, r8, sl, lsl #25 │ │ │ │ + rsbseq r1, r8, r4, lsl #25 │ │ │ │ + rsbseq r1, r8, lr, asr #24 │ │ │ │ + rsbseq r1, r8, r2, lsr r6 │ │ │ │ + rsbseq r1, r8, r2, lsl #24 │ │ │ │ + rsbseq r1, r8, ip, asr #23 │ │ │ │ + rsbseq r5, r8, sl, lsl r6 │ │ │ │ + rsbseq r1, r8, sl, asr r4 │ │ │ │ + rsbseq r1, r8, r0, lsr sl │ │ │ │ + rsbseq r1, r8, r8, ror #7 │ │ │ │ + rsbseq r1, r8, r8, asr #3 │ │ │ │ + rsbseq r3, r8, r8, lsr ip │ │ │ │ + rsbseq r1, r8, r6, lsr #3 │ │ │ │ + rsbseq r3, r8, r6, lsl ip │ │ │ │ + rsbseq r1, r8, r0, lsl #3 │ │ │ │ + rsbseq r3, r8, lr, ror #23 │ │ │ │ + rsbseq r1, r8, r0, ror #2 │ │ │ │ + rsbseq r3, r8, lr, asr #23 │ │ │ │ + rsbseq r1, r8, lr, lsr r1 │ │ │ │ + rsbseq r3, r8, ip, lsr #23 │ │ │ │ + rsbseq r1, r8, r2, lsr #2 │ │ │ │ + @ instruction: 0x00783b90 │ │ │ │ + rsbseq r1, r8, r6, lsl #2 │ │ │ │ + rsbseq r3, r8, r4, ror fp │ │ │ │ + rsbseq r1, r8, sl, ror #1 │ │ │ │ + rsbseq r3, r8, r8, asr fp │ │ │ │ + rsbseq r1, r8, r8, lsl #17 │ │ │ │ + ldrhteq r1, [r8], #-4 │ │ │ │ + rsbseq r3, r8, r2, lsr #22 │ │ │ │ + @ instruction: 0x00781098 │ │ │ │ + rsbseq r3, r8, r6, lsl #22 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ bl febb95f4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strdcs r0, [r1, -r0] │ │ │ │ @ instruction: 0xf7feb083 │ │ │ │ strmi pc, [r3], -r9, lsl #16 │ │ │ │ tstle r2, r1, lsl #16 │ │ │ │ @@ -81591,16 +81591,16 @@ │ │ │ │ ldrbtmi r4, [r8], #-2054 @ 0xfffff7fa │ │ │ │ @ instruction: 0xf7b5300c │ │ │ │ stmdami r5, {r0, r1, r3, r4, r5, sl, fp, ip, sp, lr, pc} │ │ │ │ ldrbtmi r9, [r8], #-2305 @ 0xfffff6ff │ │ │ │ ldc2l 7, cr15, [r6], #724 @ 0x2d4 │ │ │ │ ldrmi r9, [r8], -r1, lsl #22 │ │ │ │ stclt 0, cr11, [r0, #-12] │ │ │ │ - rsbseq r0, r8, r6, ror #30 │ │ │ │ - ldrsbteq r3, [r8], #-150 @ 0xffffff6a │ │ │ │ + rsbseq r0, r8, lr, ror #30 │ │ │ │ + ldrsbteq r3, [r8], #-158 @ 0xffffff62 │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl febb9640 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldmibmi lr, {r3, r4, r6, r7, r8, r9, sl, fp} │ │ │ │ blmi fe80e660 │ │ │ │ ldrbtmi sl, [r9], #-2561 @ 0xfffff5ff │ │ │ │ @ instruction: 0x46074d9d │ │ │ │ @@ -81757,46 +81757,46 @@ │ │ │ │ blx ffd20584 │ │ │ │ strtmi r4, [r1], -r4, lsr #16 │ │ │ │ @ instruction: 0xf7b54478 │ │ │ │ ldr pc, [r2, -sp, lsr #23]! │ │ │ │ ldmda r8!, {r0, r1, r2, r3, r5, r7, r8, r9, sl, ip, sp, lr, pc} │ │ │ │ addeq ip, r3, r2, asr #11 │ │ │ │ @ instruction: 0x000011b8 │ │ │ │ - ldrhteq r1, [r8], #-0 │ │ │ │ - rsbseq r1, r8, r6, lsr #15 │ │ │ │ - rsbseq r1, r8, r8, lsr #15 │ │ │ │ - rsbseq r1, r8, sl, ror #14 │ │ │ │ - rsbseq r0, r8, ip, ror #28 │ │ │ │ - ldrsbteq r3, [r8], #-140 @ 0xffffff74 │ │ │ │ - rsbseq r0, r8, r4, asr lr │ │ │ │ - rsbseq r3, r8, r4, asr #17 │ │ │ │ - rsbseq r0, r8, r6, lsr #28 │ │ │ │ - @ instruction: 0x00780f9a │ │ │ │ - rsbseq r0, r8, r0, lsl #28 │ │ │ │ - rsbseq r3, r8, r0, ror r8 │ │ │ │ - rsbseq r0, r8, r6, ror #27 │ │ │ │ - rsbseq r3, r8, r6, asr r8 │ │ │ │ + ldrhteq r1, [r8], #-8 │ │ │ │ + rsbseq r1, r8, lr, lsr #15 │ │ │ │ + ldrhteq r1, [r8], #-112 @ 0xffffff90 │ │ │ │ + rsbseq r1, r8, r2, ror r7 │ │ │ │ + rsbseq r0, r8, r4, ror lr │ │ │ │ + rsbseq r3, r8, r4, ror #17 │ │ │ │ + rsbseq r0, r8, ip, asr lr │ │ │ │ + rsbseq r3, r8, ip, asr #17 │ │ │ │ + rsbseq r0, r8, lr, lsr #28 │ │ │ │ + rsbseq r0, r8, r2, lsr #31 │ │ │ │ + rsbseq r0, r8, r8, lsl #28 │ │ │ │ + rsbseq r3, r8, r8, ror r8 │ │ │ │ + rsbseq r0, r8, lr, ror #27 │ │ │ │ + rsbseq r3, r8, lr, asr r8 │ │ │ │ addeq ip, r3, r4, ror #8 │ │ │ │ - rsbseq r1, r8, r4, lsr r6 │ │ │ │ - rsbseq r0, r8, r6, lsr #27 │ │ │ │ - rsbseq r3, r8, r6, lsl r8 │ │ │ │ - rsbseq r0, r8, ip, lsl #27 │ │ │ │ - ldrshteq r3, [r8], #-124 @ 0xffffff84 │ │ │ │ - rsbseq r0, r8, r2, ror sp │ │ │ │ - rsbseq r3, r8, r2, ror #15 │ │ │ │ - rsbseq r0, r8, r8, asr sp │ │ │ │ - rsbseq r3, r8, r8, asr #15 │ │ │ │ - rsbseq r1, r8, r0, lsl #13 │ │ │ │ - rsbseq r0, r8, ip, lsl sp │ │ │ │ - rsbseq r3, r8, ip, lsl #15 │ │ │ │ - rsbseq r0, r8, lr, ror #25 │ │ │ │ - rsbseq r0, r8, lr, ror #25 │ │ │ │ - rsbseq r3, r8, lr, asr r7 │ │ │ │ - ldrsbteq r0, [r8], #-196 @ 0xffffff3c │ │ │ │ - rsbseq r3, r8, r4, asr #14 │ │ │ │ + rsbseq r1, r8, ip, lsr r6 │ │ │ │ + rsbseq r0, r8, lr, lsr #27 │ │ │ │ + rsbseq r3, r8, lr, lsl r8 │ │ │ │ + @ instruction: 0x00780d94 │ │ │ │ + rsbseq r3, r8, r4, lsl #16 │ │ │ │ + rsbseq r0, r8, sl, ror sp │ │ │ │ + rsbseq r3, r8, sl, ror #15 │ │ │ │ + rsbseq r0, r8, r0, ror #26 │ │ │ │ + ldrsbteq r3, [r8], #-112 @ 0xffffff90 │ │ │ │ + rsbseq r1, r8, r8, lsl #13 │ │ │ │ + rsbseq r0, r8, r4, lsr #26 │ │ │ │ + @ instruction: 0x00783794 │ │ │ │ + ldrshteq r0, [r8], #-198 @ 0xffffff3a │ │ │ │ + ldrshteq r0, [r8], #-198 @ 0xffffff3a │ │ │ │ + rsbseq r3, r8, r6, ror #14 │ │ │ │ + ldrsbteq r0, [r8], #-204 @ 0xffffff34 │ │ │ │ + rsbseq r3, r8, ip, asr #14 │ │ │ │ ldrbmi lr, [r0, sp, lsr #18]! │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00a8f8cc │ │ │ │ @ instruction: 0xf8df4605 │ │ │ │ ldrmi r0, [r4], -r4, ror #15 │ │ │ │ @ instruction: 0xf8df4616 │ │ │ │ @@ -82301,108 +82301,108 @@ │ │ │ │ @ instruction: 0xf7b4300c │ │ │ │ stmdami r2!, {r0, r4, r5, r7, r9, sl, fp, ip, sp, lr, pc}^ │ │ │ │ mvnscc pc, pc, asr #32 │ │ │ │ @ instruction: 0xf7b44478 │ │ │ │ strb pc, [lr, fp, ror #30]! @ │ │ │ │ addeq ip, r3, sl, lsr #5 │ │ │ │ @ instruction: 0x000011b8 │ │ │ │ - rsbseq r0, r8, lr, ror #23 │ │ │ │ - rsbseq r3, r8, ip, asr r6 │ │ │ │ + ldrshteq r0, [r8], #-182 @ 0xffffff4a │ │ │ │ + rsbseq r3, r8, r4, ror #12 │ │ │ │ addeq ip, r3, r6, ror #4 │ │ │ │ - ldrhteq sl, [fp], #-24 @ 0xffffffe8 │ │ │ │ - rsbseq r0, r8, sl, lsr #26 │ │ │ │ - rsbseq r0, r8, lr, lsl #23 │ │ │ │ - ldrshteq r3, [r8], #-92 @ 0xffffffa4 │ │ │ │ - rsbseq r1, r8, ip, asr r4 │ │ │ │ - rsbseq r1, r8, sl, asr r4 │ │ │ │ - rsbseq r0, r8, r0, lsr fp │ │ │ │ - @ instruction: 0x0078359e │ │ │ │ - rsbseq r0, r8, r2, lsl fp │ │ │ │ - rsbseq r3, r8, r0, lsl #11 │ │ │ │ - rsbseq r1, r8, r0, ror #7 │ │ │ │ - rsbseq r0, r8, ip, asr #21 │ │ │ │ - ldrhteq r0, [r8], #-178 @ 0xffffff4e │ │ │ │ - ldrshteq r0, [r8], #-186 @ 0xffffff46 │ │ │ │ - rsbseq r0, r8, r8, lsl #21 │ │ │ │ - rsbseq r0, r8, r8, lsl #21 │ │ │ │ - ldrshteq r3, [r8], #-70 @ 0xffffffba │ │ │ │ - rsbseq r0, r8, r4, asr #20 │ │ │ │ - ldrhteq r3, [r8], #-66 @ 0xffffffbe │ │ │ │ - rsbseq r1, r8, r2, ror #7 │ │ │ │ - ldrsbteq r1, [r8], #-52 @ 0xffffffcc │ │ │ │ - ldrhteq r1, [r8], #-62 @ 0xffffffc2 │ │ │ │ - rsbseq r1, r8, r6, lsr #7 │ │ │ │ - rsbseq r0, r8, r0, asr #23 │ │ │ │ - rsbseq r0, r8, r2, lsr fp │ │ │ │ - rsbseq r1, r8, r8, ror #5 │ │ │ │ - rsbseq r0, r8, lr, lsl #21 │ │ │ │ - ldrsbteq r0, [r8], #-174 @ 0xffffff52 │ │ │ │ - rsbseq r1, r8, r8, asr #5 │ │ │ │ - rsbseq r1, r8, sl, lsr r2 │ │ │ │ - rsbseq r1, r8, r6, lsr r2 │ │ │ │ - ldrshteq r9, [fp], #-218 @ 0xffffff26 │ │ │ │ - ldrsbteq r0, [r8], #-118 @ 0xffffff8a │ │ │ │ - rsbseq r0, r8, r6, asr #19 │ │ │ │ - rsbseq r0, r8, r2, ror #18 │ │ │ │ - rsbseq r1, sp, sl, lsl sl │ │ │ │ - rsbseq r0, r8, sl, lsl r9 │ │ │ │ - rsbseq r0, r8, lr, ror r7 │ │ │ │ - rsbseq r3, r8, lr, ror #3 │ │ │ │ - rsbseq r0, r8, r2, ror #14 │ │ │ │ - ldrsbteq r3, [r8], #-18 @ 0xffffffee │ │ │ │ - rsbseq r0, r8, r8, ror #14 │ │ │ │ - rsbseq r0, r8, r2, lsr #14 │ │ │ │ - rsbseq r0, r8, r4, lsl #15 │ │ │ │ - rsbseq r1, r8, ip, ror r0 │ │ │ │ - ldrshteq r0, [r8], #-104 @ 0xffffff98 │ │ │ │ - rsbseq r3, r8, r8, ror #2 │ │ │ │ - rsbseq r0, r8, r6, ror #16 │ │ │ │ - rsbseq r0, r8, sl, asr #13 │ │ │ │ - rsbseq r3, r8, sl, lsr r1 │ │ │ │ - rsbseq r0, r8, ip, lsr #13 │ │ │ │ - rsbseq r3, r8, ip, lsl r1 │ │ │ │ - ldrsbteq r0, [r8], #-100 @ 0xffffff9c │ │ │ │ - rsbseq r0, r8, lr, ror r6 │ │ │ │ - rsbseq r3, r8, lr, ror #1 │ │ │ │ - rsbseq r0, r8, r0, ror #12 │ │ │ │ - ldrsbteq r3, [r8], #-0 │ │ │ │ - rsbseq r0, r8, r2, asr #12 │ │ │ │ - ldrhteq r3, [r8], #-2 │ │ │ │ - rsbseq r0, r8, r4, lsr #12 │ │ │ │ - @ instruction: 0x00783094 │ │ │ │ - rsbseq r0, r8, r6, lsl #12 │ │ │ │ - rsbseq r3, r8, r6, ror r0 │ │ │ │ - rsbseq r0, r8, r8, ror #11 │ │ │ │ - rsbseq r3, r8, r8, asr r0 │ │ │ │ - rsbseq r0, r8, sl, asr #11 │ │ │ │ - rsbseq r3, r8, sl, lsr r0 │ │ │ │ - rsbseq r0, r8, ip, lsr #11 │ │ │ │ - rsbseq r3, r8, ip, lsl r0 │ │ │ │ - rsbseq r0, r8, r0, asr #31 │ │ │ │ - rsbseq r0, r8, r4, asr pc │ │ │ │ - rsbseq r0, r8, r4, ror #10 │ │ │ │ - ldrsbteq r2, [r8], #-244 @ 0xffffff0c │ │ │ │ - rsbseq r0, r8, r4, asr #30 │ │ │ │ - rsbseq r0, r8, r8, lsr r5 │ │ │ │ - rsbseq r2, r8, r8, lsr #31 │ │ │ │ - rsbseq r0, r8, ip, lsl r5 │ │ │ │ - rsbseq r2, r8, ip, lsl #31 │ │ │ │ - ldrshteq r0, [r8], #-68 @ 0xffffffbc │ │ │ │ - rsbseq r2, r8, r4, ror #30 │ │ │ │ - rsbseq r0, r8, r4, ror #12 │ │ │ │ - rsbseq r0, r8, r8, asr #9 │ │ │ │ - rsbseq r2, r8, r8, lsr pc │ │ │ │ - rsbseq r0, r8, r8, lsr #9 │ │ │ │ - rsbseq r2, r8, r8, lsl pc │ │ │ │ - rsbseq r0, r8, ip, lsl #9 │ │ │ │ - ldrshteq r2, [r8], #-236 @ 0xffffff14 │ │ │ │ - rsbseq r0, r8, r2, ror r4 │ │ │ │ - rsbseq r2, r8, r0, ror #29 │ │ │ │ - rsbseq r0, r8, r2, asr r4 │ │ │ │ - rsbseq r2, r8, r0, asr #29 │ │ │ │ + rsbseq sl, fp, r0, asr #3 │ │ │ │ + rsbseq r0, r8, r2, lsr sp │ │ │ │ + @ instruction: 0x00780b96 │ │ │ │ + rsbseq r3, r8, r4, lsl #12 │ │ │ │ + rsbseq r1, r8, r4, ror #8 │ │ │ │ + rsbseq r1, r8, r2, ror #8 │ │ │ │ + rsbseq r0, r8, r8, lsr fp │ │ │ │ + rsbseq r3, r8, r6, lsr #11 │ │ │ │ + rsbseq r0, r8, sl, lsl fp │ │ │ │ + rsbseq r3, r8, r8, lsl #11 │ │ │ │ + rsbseq r1, r8, r8, ror #7 │ │ │ │ + ldrsbteq r0, [r8], #-164 @ 0xffffff5c │ │ │ │ + ldrhteq r0, [r8], #-186 @ 0xffffff46 │ │ │ │ + rsbseq r0, r8, r2, lsl #24 │ │ │ │ + @ instruction: 0x00780a90 │ │ │ │ + @ instruction: 0x00780a90 │ │ │ │ + ldrshteq r3, [r8], #-78 @ 0xffffffb2 │ │ │ │ + rsbseq r0, r8, ip, asr #20 │ │ │ │ + ldrhteq r3, [r8], #-74 @ 0xffffffb6 │ │ │ │ + rsbseq r1, r8, sl, ror #7 │ │ │ │ + ldrsbteq r1, [r8], #-60 @ 0xffffffc4 │ │ │ │ + rsbseq r1, r8, r6, asr #7 │ │ │ │ + rsbseq r1, r8, lr, lsr #7 │ │ │ │ + rsbseq r0, r8, r8, asr #23 │ │ │ │ + rsbseq r0, r8, sl, lsr fp │ │ │ │ + ldrshteq r1, [r8], #-32 @ 0xffffffe0 │ │ │ │ + @ instruction: 0x00780a96 │ │ │ │ + rsbseq r0, r8, r6, ror #21 │ │ │ │ + ldrsbteq r1, [r8], #-32 @ 0xffffffe0 │ │ │ │ + rsbseq r1, r8, r2, asr #4 │ │ │ │ + rsbseq r1, r8, lr, lsr r2 │ │ │ │ + rsbseq r9, fp, r2, lsl #28 │ │ │ │ + ldrsbteq r0, [r8], #-126 @ 0xffffff82 │ │ │ │ + rsbseq r0, r8, lr, asr #19 │ │ │ │ + rsbseq r0, r8, sl, ror #18 │ │ │ │ + rsbseq r1, sp, r2, lsr #20 │ │ │ │ + rsbseq r0, r8, r2, lsr #18 │ │ │ │ + rsbseq r0, r8, r6, lsl #15 │ │ │ │ + ldrshteq r3, [r8], #-22 @ 0xffffffea │ │ │ │ + rsbseq r0, r8, sl, ror #14 │ │ │ │ + ldrsbteq r3, [r8], #-26 @ 0xffffffe6 │ │ │ │ + rsbseq r0, r8, r0, ror r7 │ │ │ │ + rsbseq r0, r8, sl, lsr #14 │ │ │ │ + rsbseq r0, r8, ip, lsl #15 │ │ │ │ + rsbseq r1, r8, r4, lsl #1 │ │ │ │ + rsbseq r0, r8, r0, lsl #14 │ │ │ │ + rsbseq r3, r8, r0, ror r1 │ │ │ │ + rsbseq r0, r8, lr, ror #16 │ │ │ │ + ldrsbteq r0, [r8], #-98 @ 0xffffff9e │ │ │ │ + rsbseq r3, r8, r2, asr #2 │ │ │ │ + ldrhteq r0, [r8], #-100 @ 0xffffff9c │ │ │ │ + rsbseq r3, r8, r4, lsr #2 │ │ │ │ + ldrsbteq r0, [r8], #-108 @ 0xffffff94 │ │ │ │ + rsbseq r0, r8, r6, lsl #13 │ │ │ │ + ldrshteq r3, [r8], #-6 │ │ │ │ + rsbseq r0, r8, r8, ror #12 │ │ │ │ + ldrsbteq r3, [r8], #-8 │ │ │ │ + rsbseq r0, r8, sl, asr #12 │ │ │ │ + ldrhteq r3, [r8], #-10 │ │ │ │ + rsbseq r0, r8, ip, lsr #12 │ │ │ │ + @ instruction: 0x0078309c │ │ │ │ + rsbseq r0, r8, lr, lsl #12 │ │ │ │ + rsbseq r3, r8, lr, ror r0 │ │ │ │ + ldrshteq r0, [r8], #-80 @ 0xffffffb0 │ │ │ │ + rsbseq r3, r8, r0, rrx │ │ │ │ + ldrsbteq r0, [r8], #-82 @ 0xffffffae │ │ │ │ + rsbseq r3, r8, r2, asr #32 │ │ │ │ + ldrhteq r0, [r8], #-84 @ 0xffffffac │ │ │ │ + rsbseq r3, r8, r4, lsr #32 │ │ │ │ + rsbseq r0, r8, r8, asr #31 │ │ │ │ + rsbseq r0, r8, ip, asr pc │ │ │ │ + rsbseq r0, r8, ip, ror #10 │ │ │ │ + ldrsbteq r2, [r8], #-252 @ 0xffffff04 │ │ │ │ + rsbseq r0, r8, ip, asr #30 │ │ │ │ + rsbseq r0, r8, r0, asr #10 │ │ │ │ + ldrhteq r2, [r8], #-240 @ 0xffffff10 │ │ │ │ + rsbseq r0, r8, r4, lsr #10 │ │ │ │ + @ instruction: 0x00782f94 │ │ │ │ + ldrshteq r0, [r8], #-76 @ 0xffffffb4 │ │ │ │ + rsbseq r2, r8, ip, ror #30 │ │ │ │ + rsbseq r0, r8, ip, ror #12 │ │ │ │ + ldrsbteq r0, [r8], #-64 @ 0xffffffc0 │ │ │ │ + rsbseq r2, r8, r0, asr #30 │ │ │ │ + ldrhteq r0, [r8], #-64 @ 0xffffffc0 │ │ │ │ + rsbseq r2, r8, r0, lsr #30 │ │ │ │ + @ instruction: 0x00780494 │ │ │ │ + rsbseq r2, r8, r4, lsl #30 │ │ │ │ + rsbseq r0, r8, sl, ror r4 │ │ │ │ + rsbseq r2, r8, r8, ror #29 │ │ │ │ + rsbseq r0, r8, sl, asr r4 │ │ │ │ + rsbseq r2, r8, r8, asr #29 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r8 │ │ │ │ bl febba2c8 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0x460d0ff0 │ │ │ │ ldrbtmi r4, [r9], #-2314 @ 0xfffff6f6 │ │ │ │ @ instruction: 0xf524f0ae │ │ │ │ @ instruction: 0xf916f391 │ │ │ │ @@ -82410,15 +82410,15 @@ │ │ │ │ strtmi r2, [r0], -r0, lsl #6 │ │ │ │ @ instruction: 0xf7af602b │ │ │ │ smlattlt r8, ip, sl, lr │ │ │ │ eorvs r2, fp, r1, lsl #6 │ │ │ │ @ instruction: 0xf7af4620 │ │ │ │ bfine lr, r2, (invalid: 19:1) │ │ │ │ svclt 0x0000bd38 │ │ │ │ - rsbseq r0, r8, r6, lsl r5 │ │ │ │ + rsbseq r0, r8, lr, lsl r5 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl febba308 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r3, r8, ror #31 │ │ │ │ stmdbmi pc, {r0, r2, r3, r9, sl, lr} @ │ │ │ │ stmib sp, {r0, r3, r4, r5, r6, sl, lr}^ │ │ │ │ @ instruction: 0xf0ae3200 │ │ │ │ @@ -82431,24 +82431,24 @@ │ │ │ │ mulsvs r8, r0, r2 │ │ │ │ andlt sp, r3, r1, lsl #26 │ │ │ │ stmdavs r8!, {r4, r5, r8, sl, fp, ip, sp, pc} │ │ │ │ tstcs sl, r2, lsr #12 │ │ │ │ pop {r0, r1, ip, sp, pc} │ │ │ │ @ instruction: 0xf7ae4030 │ │ │ │ svclt 0x0000ba17 │ │ │ │ - ldrsbteq r0, [r8], #-68 @ 0xffffffbc │ │ │ │ + ldrsbteq r0, [r8], #-76 @ 0xffffffb4 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r8 │ │ │ │ bl febba35c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ stmdbmi r4, {r3, r4, r5, r6, r7, r8, r9, sl, fp} │ │ │ │ @ instruction: 0xf0ae4479 │ │ │ │ vsri.64 , , #47 │ │ │ │ stmiavs r0, {r0, r2, r3, r6, r7, fp, ip, sp, lr, pc}^ │ │ │ │ stclt 7, cr1, [r8, #-772] @ 0xfffffcfc │ │ │ │ - rsbseq r0, r8, r4, lsl #9 │ │ │ │ + rsbseq r0, r8, ip, lsl #9 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ bl febba380 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strdlt r0, [r2], r0 @ │ │ │ │ stmdbmi sl, {r2, r3, r9, sl, lr} │ │ │ │ stmib sp, {r0, r3, r4, r5, r6, sl, lr}^ │ │ │ │ @ instruction: 0xf0ae3200 │ │ │ │ @@ -82456,15 +82456,15 @@ │ │ │ │ bls e1478 │ │ │ │ blls 7e4a4 │ │ │ │ stclvs 0, cr6, [r1, #-132] @ 0xffffff7c │ │ │ │ stmdavs r2, {r0, r4, sp, lr} │ │ │ │ bls 17b214 │ │ │ │ andsvs r6, r3, r3, asr #16 │ │ │ │ ldclt 0, cr11, [r0, #-8] │ │ │ │ - rsbseq r0, r8, ip, asr r4 │ │ │ │ + rsbseq r0, r8, r4, ror #8 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ bl febba3c0 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ andcs r0, r1, #240, 30 @ 0x3c0 │ │ │ │ smlabbcs r6, r3, r0, fp │ │ │ │ @ instruction: 0xf172f0c8 │ │ │ │ stmdacs r1, {r0, r1, r9, sl, lr} │ │ │ │ @@ -82475,16 +82475,16 @@ │ │ │ │ andcc r4, ip, r8, ror r4 │ │ │ │ ldc2l 7, cr15, [r4, #-720] @ 0xfffffd30 │ │ │ │ stmdbls r1, {r0, r2, fp, lr} │ │ │ │ @ instruction: 0xf7b44478 │ │ │ │ blls e2a34 │ │ │ │ andlt r4, r3, r8, lsl r6 │ │ │ │ svclt 0x0000bd00 │ │ │ │ - @ instruction: 0x00780198 │ │ │ │ - rsbseq r2, r8, r8, lsl #24 │ │ │ │ + rsbseq r0, r8, r0, lsr #3 │ │ │ │ + rsbseq r2, r8, r0, lsl ip │ │ │ │ andeq r0, r0, r0 │ │ │ │ mvnsmi lr, sp, lsr #18 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e0f8cc │ │ │ │ strmi r4, [r8], r4, lsl #12 │ │ │ │ @ instruction: 0x461e4615 │ │ │ │ @@ -82588,18 +82588,18 @@ │ │ │ │ bmi 2c7bb0 >::_M_default_append(unsigned int)@@Base+0x44fec> │ │ │ │ @ instruction: 0xf8d54650 │ │ │ │ ldrtmi r4, [r1], -r0, lsl #1 │ │ │ │ strls r4, [r0], #-1146 @ 0xfffffb86 │ │ │ │ @ instruction: 0xf1ccf0c2 │ │ │ │ andlt r2, r6, r1 │ │ │ │ @ instruction: 0x87f0e8bd │ │ │ │ - ldrsbteq r0, [r8], #-168 @ 0xffffff58 │ │ │ │ - rsbseq r0, r8, r8, asr #21 │ │ │ │ - rsbseq r0, r8, r2, ror r8 │ │ │ │ - rsbseq r0, r8, ip, ror sl │ │ │ │ + rsbseq r0, r8, r0, ror #21 │ │ │ │ + ldrsbteq r0, [r8], #-160 @ 0xffffff60 │ │ │ │ + rsbseq r0, r8, sl, ror r8 │ │ │ │ + rsbseq r0, r8, r4, lsl #21 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ bleq fe4a1714 │ │ │ │ @ instruction: 0xf2ad4a5d │ │ │ │ blmi 17b691c │ │ │ │ ldrbtmi r4, [sl], #-1672 @ 0xfffff978 │ │ │ │ @@ -82692,25 +82692,25 @@ │ │ │ │ ldmdami r0, {r0, r2, r5, r7, r8, r9, fp, ip, sp, lr, pc} │ │ │ │ mvnscc pc, pc, asr #32 │ │ │ │ @ instruction: 0xf7b44478 │ │ │ │ @ instruction: 0xe7c6fc5f │ │ │ │ stmia sl!, {r1, r2, r3, r5, r7, r8, r9, sl, ip, sp, lr, pc}^ │ │ │ │ addeq fp, r3, r2, lsr #12 │ │ │ │ @ instruction: 0x000011b8 │ │ │ │ - rsbseq r0, r8, ip, lsr #20 │ │ │ │ - rsbseq r0, r8, r2, asr sl │ │ │ │ - @ instruction: 0x00780990 │ │ │ │ - rsbseq r2, r8, ip, lsl r9 │ │ │ │ + rsbseq r0, r8, r4, lsr sl │ │ │ │ + rsbseq r0, r8, sl, asr sl │ │ │ │ + @ instruction: 0x00780998 │ │ │ │ + rsbseq r2, r8, r4, lsr #18 │ │ │ │ addeq fp, r3, r6, lsr #10 │ │ │ │ - rsbseq r0, r8, r4, asr r9 │ │ │ │ - rsbseq r2, r8, r0, ror #17 │ │ │ │ - rsbseq r0, r8, sl, lsr r9 │ │ │ │ - rsbseq r2, r8, r6, asr #17 │ │ │ │ - rsbseq r0, r8, lr, lsl r9 │ │ │ │ - rsbseq r2, r8, r8, lsr #17 │ │ │ │ + rsbseq r0, r8, ip, asr r9 │ │ │ │ + rsbseq r2, r8, r8, ror #17 │ │ │ │ + rsbseq r0, r8, r2, asr #18 │ │ │ │ + rsbseq r2, r8, lr, asr #17 │ │ │ │ + rsbseq r0, r8, r6, lsr #18 │ │ │ │ + ldrhteq r2, [r8], #-128 @ 0xffffff80 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d0f8cc │ │ │ │ cmppls r4, #14614528 @ p-variant is OBSOLETE @ 0xdf0000 │ │ │ │ strmi fp, [pc], -r3, lsl #1 │ │ │ │ ldrbtmi r4, [r9], #1557 @ 0x615 │ │ │ │ @@ -82921,36 +82921,36 @@ │ │ │ │ ldmdami sl, {r3, r4, r5, r7, r8, r9, sl, sp, lr, pc} │ │ │ │ ldrbtmi r4, [r8], #-1569 @ 0xfffff9df │ │ │ │ @ instruction: 0xf7b4300c │ │ │ │ ldmdami r8, {r0, r2, r4, r6, r7, r8, fp, ip, sp, lr, pc} │ │ │ │ mvnscc pc, pc, asr #32 │ │ │ │ @ instruction: 0xf7b44478 │ │ │ │ str pc, [fp, pc, lsl #21]! │ │ │ │ - @ instruction: 0x00780896 │ │ │ │ - rsbseq r0, r8, r6, ror #13 │ │ │ │ - rsbseq r0, r8, r4, ror r6 │ │ │ │ - rsbseq r2, r8, r0, lsl #12 │ │ │ │ - rsbseq r0, r8, r8, asr r6 │ │ │ │ - rsbseq r2, r8, r4, ror #11 │ │ │ │ - rsbseq r0, r8, lr, lsr r6 │ │ │ │ - rsbseq r2, r8, sl, asr #11 │ │ │ │ - rsbseq r0, r8, r4, lsr #12 │ │ │ │ - rsbseq r2, r8, lr, lsr #11 │ │ │ │ - rsbseq r0, r8, r4, lsl #12 │ │ │ │ - rsbseq r2, r8, lr, lsl #11 │ │ │ │ - rsbseq r0, r8, sl, ror #11 │ │ │ │ - rsbseq r2, r8, r4, ror r5 │ │ │ │ - rsbseq r0, r8, lr, asr #11 │ │ │ │ - rsbseq r2, r8, r8, asr r5 │ │ │ │ - ldrhteq r0, [r8], #-82 @ 0xffffffae │ │ │ │ - rsbseq r2, r8, ip, lsr r5 │ │ │ │ - @ instruction: 0x00780598 │ │ │ │ - rsbseq r2, r8, r2, lsr #10 │ │ │ │ - rsbseq r0, r8, lr, ror r5 │ │ │ │ - rsbseq r2, r8, r8, lsl #10 │ │ │ │ + @ instruction: 0x0078089e │ │ │ │ + rsbseq r0, r8, lr, ror #13 │ │ │ │ + rsbseq r0, r8, ip, ror r6 │ │ │ │ + rsbseq r2, r8, r8, lsl #12 │ │ │ │ + rsbseq r0, r8, r0, ror #12 │ │ │ │ + rsbseq r2, r8, ip, ror #11 │ │ │ │ + rsbseq r0, r8, r6, asr #12 │ │ │ │ + ldrsbteq r2, [r8], #-82 @ 0xffffffae │ │ │ │ + rsbseq r0, r8, ip, lsr #12 │ │ │ │ + ldrhteq r2, [r8], #-86 @ 0xffffffaa │ │ │ │ + rsbseq r0, r8, ip, lsl #12 │ │ │ │ + @ instruction: 0x00782596 │ │ │ │ + ldrshteq r0, [r8], #-82 @ 0xffffffae │ │ │ │ + rsbseq r2, r8, ip, ror r5 │ │ │ │ + ldrsbteq r0, [r8], #-86 @ 0xffffffaa │ │ │ │ + rsbseq r2, r8, r0, ror #10 │ │ │ │ + ldrhteq r0, [r8], #-90 @ 0xffffffa6 │ │ │ │ + rsbseq r2, r8, r4, asr #10 │ │ │ │ + rsbseq r0, r8, r0, lsr #11 │ │ │ │ + rsbseq r2, r8, sl, lsr #10 │ │ │ │ + rsbseq r0, r8, r6, lsl #11 │ │ │ │ + rsbseq r2, r8, r0, lsl r5 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ blhi 19ee10 │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x0078f8cc │ │ │ │ stmibmi r1, {r2, r3, r9, sl, lr} │ │ │ │ blmi fe0b51e0 │ │ │ │ @@ -83081,24 +83081,24 @@ │ │ │ │ @ instruction: 0xf7b44478 │ │ │ │ bls 2e20c8 >::_M_default_append(unsigned int)@@Base+0x5f504> │ │ │ │ @ instruction: 0xf7ade72c │ │ │ │ svclt 0x0000ede4 │ │ │ │ addeq fp, r3, r4, lsr #1 │ │ │ │ @ instruction: 0x000011b8 │ │ │ │ addeq fp, r3, ip, asr #32 │ │ │ │ - rsbseq r0, r8, sl, ror #7 │ │ │ │ - rsbseq r2, r8, r6, ror r3 │ │ │ │ - rsbseq r0, r8, lr, ror r3 │ │ │ │ - rsbseq r2, r8, sl, lsl #6 │ │ │ │ - rsbseq r0, r8, ip, asr #6 │ │ │ │ - ldrsbteq r2, [r8], #-40 @ 0xffffffd8 │ │ │ │ - rsbseq r0, r8, lr, lsr #6 │ │ │ │ - ldrhteq r2, [r8], #-42 @ 0xffffffd6 │ │ │ │ - rsbseq r0, r8, r0, lsl r3 │ │ │ │ - @ instruction: 0x0078229c │ │ │ │ + ldrshteq r0, [r8], #-50 @ 0xffffffce │ │ │ │ + rsbseq r2, r8, lr, ror r3 │ │ │ │ + rsbseq r0, r8, r6, lsl #7 │ │ │ │ + rsbseq r2, r8, r2, lsl r3 │ │ │ │ + rsbseq r0, r8, r4, asr r3 │ │ │ │ + rsbseq r2, r8, r0, ror #5 │ │ │ │ + rsbseq r0, r8, r6, lsr r3 │ │ │ │ + rsbseq r2, r8, r2, asr #5 │ │ │ │ + rsbseq r0, r8, r8, lsl r3 │ │ │ │ + rsbseq r2, r8, r4, lsr #5 │ │ │ │ mvnsmi lr, #737280 @ 0xb4000 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00c8f8cc │ │ │ │ ldrmi r4, [lr], -ip, lsl #12 │ │ │ │ stmdavs fp, {r0, r1, r2, r7, ip, sp, pc}^ │ │ │ │ strmi r6, [r7], -r9, lsl #16 │ │ │ │ @@ -83188,20 +83188,20 @@ │ │ │ │ @ instruction: 0xf7b3300c │ │ │ │ stmdami sl, {r0, r1, r6, r7, r8, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ ldrbtmi r4, [r8], #-1577 @ 0xfffff9d7 │ │ │ │ @ instruction: 0xf87ef7b4 │ │ │ │ andlt r4, r7, r8, lsr #12 │ │ │ │ mvnshi lr, #12386304 @ 0xbd0000 │ │ │ │ ldr r3, [r5, r1, lsl #22]! │ │ │ │ - ldrhteq r0, [r8], #-18 @ 0xffffffee │ │ │ │ - rsbseq r2, r8, lr, lsr r1 │ │ │ │ - @ instruction: 0x00780190 │ │ │ │ - rsbseq r2, r8, r2, lsr #2 │ │ │ │ - rsbseq r0, r8, sl, asr r1 │ │ │ │ - rsbseq r2, r8, r6, ror #1 │ │ │ │ + ldrhteq r0, [r8], #-26 @ 0xffffffe6 │ │ │ │ + rsbseq r2, r8, r6, asr #2 │ │ │ │ + @ instruction: 0x00780198 │ │ │ │ + rsbseq r2, r8, sl, lsr #2 │ │ │ │ + rsbseq r0, r8, r2, ror #2 │ │ │ │ + rsbseq r2, r8, lr, ror #1 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00c0f8cc │ │ │ │ strmi fp, [r6], -r7, lsl #1 │ │ │ │ ldrmi r4, [r7], -r8, lsl #13 │ │ │ │ ldcls 6, cr4, [r2], {155} @ 0x9b │ │ │ │ @@ -83382,24 +83382,24 @@ │ │ │ │ ldrbtmi r1, [r8], #-342 @ 0xfffffeaa │ │ │ │ @ instruction: 0xf7b3300c │ │ │ │ stmdami sp, {r0, r2, r3, r4, r5, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ ldrbtmi r4, [r8], #-1569 @ 0xfffff9df │ │ │ │ mrc2 7, 7, pc, cr8, cr3, {5} │ │ │ │ svclt 0x0000e69c │ │ │ │ @ instruction: 0xfffff521 │ │ │ │ - rsbseq pc, r7, sl, ror #30 │ │ │ │ - ldrshteq r1, [r8], #-230 @ 0xffffff1a │ │ │ │ - rsbseq pc, r7, r0, asr pc @ │ │ │ │ - ldrsbteq r1, [r8], #-236 @ 0xffffff14 │ │ │ │ - ldrsbteq pc, [r7], #-234 @ 0xffffff16 @ │ │ │ │ - rsbseq r1, r8, r6, ror #28 │ │ │ │ - rsbseq pc, r7, r0, ror lr @ │ │ │ │ - ldrshteq r1, [r8], #-220 @ 0xffffff24 │ │ │ │ - rsbseq pc, r7, lr, asr #28 │ │ │ │ - ldrsbteq r1, [r8], #-218 @ 0xffffff26 │ │ │ │ + rsbseq pc, r7, r2, ror pc @ │ │ │ │ + ldrshteq r1, [r8], #-238 @ 0xffffff12 │ │ │ │ + rsbseq pc, r7, r8, asr pc @ │ │ │ │ + rsbseq r1, r8, r4, ror #29 │ │ │ │ + rsbseq pc, r7, r2, ror #29 │ │ │ │ + rsbseq r1, r8, lr, ror #28 │ │ │ │ + rsbseq pc, r7, r8, ror lr @ │ │ │ │ + rsbseq r1, r8, r4, lsl #28 │ │ │ │ + rsbseq pc, r7, r6, asr lr @ │ │ │ │ + rsbseq r1, r8, r2, ror #27 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl febbb25c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r9, #-736]! @ 0xfffffd20 │ │ │ │ @ instruction: 0x4613461c │ │ │ │ ldmdbmi r8!, {r1, r3, r9, sl, lr} │ │ │ │ addlt r4, lr, sp, ror r4 │ │ │ │ @@ -83455,21 +83455,21 @@ │ │ │ │ stmdami ip, {r0, r1, r2, r3, r5, r7, r8, sl, fp, ip, sp, lr, pc} │ │ │ │ ldrbtmi r4, [r8], #-1569 @ 0xfffff9df │ │ │ │ mcr2 7, 3, pc, cr10, cr3, {5} @ │ │ │ │ @ instruction: 0xf7ade7ca │ │ │ │ svclt 0x0000eaf6 │ │ │ │ addeq sl, r3, r4, lsr #19 │ │ │ │ @ instruction: 0x000011b8 │ │ │ │ - @ instruction: 0x0077fd9a │ │ │ │ - rsbseq r1, r8, r6, lsr #26 │ │ │ │ + rsbseq pc, r7, r2, lsr #27 │ │ │ │ + rsbseq r1, r8, lr, lsr #26 │ │ │ │ addeq sl, r3, r4, lsr r9 │ │ │ │ - rsbseq pc, r7, sl, asr sp @ │ │ │ │ - rsbseq r1, r8, r6, ror #25 │ │ │ │ - rsbseq pc, r7, r2, lsr sp @ │ │ │ │ - ldrhteq r1, [r8], #-206 @ 0xffffff32 │ │ │ │ + rsbseq pc, r7, r2, ror #26 │ │ │ │ + rsbseq r1, r8, lr, ror #25 │ │ │ │ + rsbseq pc, r7, sl, lsr sp @ │ │ │ │ + rsbseq r1, r8, r6, asr #25 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00c0f8cc │ │ │ │ ldrdpl pc, [ip, -r2]! │ │ │ │ andsvs fp, sp, r7, lsl #1 │ │ │ │ andle r1, r4, ip, ror #24 │ │ │ │ @@ -83668,36 +83668,36 @@ │ │ │ │ ldrbt pc, [lr], -r5, asr #25 @ │ │ │ │ @ instruction: 0x46314819 │ │ │ │ andcc r4, ip, r8, ror r4 │ │ │ │ blx 22366 │ │ │ │ @ instruction: 0x46294817 │ │ │ │ @ instruction: 0xf7b34478 │ │ │ │ @ instruction: 0xe672fcb9 │ │ │ │ - rsbseq pc, r7, sl, ror #24 │ │ │ │ - rsbseq pc, r7, ip, lsr #23 │ │ │ │ - ldrhteq pc, [r7], #-174 @ 0xffffff52 @ │ │ │ │ - rsbseq r1, r8, r8, asr #20 │ │ │ │ - rsbseq pc, r7, r2, lsr #21 │ │ │ │ - rsbseq r1, r8, lr, lsr #20 │ │ │ │ - rsbseq pc, r7, r6, lsl #21 │ │ │ │ - rsbseq r1, r8, r0, lsl sl │ │ │ │ - rsbseq pc, r7, r6, ror #20 │ │ │ │ - ldrshteq r1, [r8], #-144 @ 0xffffff70 │ │ │ │ - rsbseq pc, r7, sl, asr #20 │ │ │ │ - ldrsbteq r1, [r8], #-148 @ 0xffffff6c │ │ │ │ - rsbseq pc, r7, r0, lsr sl @ │ │ │ │ - ldrhteq r1, [r8], #-156 @ 0xffffff64 │ │ │ │ - rsbseq pc, r7, r8, lsl sl @ │ │ │ │ - rsbseq r1, r8, r4, lsr #19 │ │ │ │ - rsbseq pc, r7, r0, lsl #20 │ │ │ │ - rsbseq r1, r8, ip, lsl #19 │ │ │ │ - rsbseq pc, r7, r8, ror #19 │ │ │ │ - rsbseq r1, r8, r4, ror r9 │ │ │ │ - ldrsbteq pc, [r7], #-144 @ 0xffffff70 @ │ │ │ │ - rsbseq r1, r8, ip, asr r9 │ │ │ │ + rsbseq pc, r7, r2, ror ip @ │ │ │ │ + ldrhteq pc, [r7], #-180 @ 0xffffff4c @ │ │ │ │ + rsbseq pc, r7, r6, asr #21 │ │ │ │ + rsbseq r1, r8, r0, asr sl │ │ │ │ + rsbseq pc, r7, sl, lsr #21 │ │ │ │ + rsbseq r1, r8, r6, lsr sl │ │ │ │ + rsbseq pc, r7, lr, lsl #21 │ │ │ │ + rsbseq r1, r8, r8, lsl sl │ │ │ │ + rsbseq pc, r7, lr, ror #20 │ │ │ │ + ldrshteq r1, [r8], #-152 @ 0xffffff68 │ │ │ │ + rsbseq pc, r7, r2, asr sl @ │ │ │ │ + ldrsbteq r1, [r8], #-156 @ 0xffffff64 │ │ │ │ + rsbseq pc, r7, r8, lsr sl @ │ │ │ │ + rsbseq r1, r8, r4, asr #19 │ │ │ │ + rsbseq pc, r7, r0, lsr #20 │ │ │ │ + rsbseq r1, r8, ip, lsr #19 │ │ │ │ + rsbseq pc, r7, r8, lsl #20 │ │ │ │ + @ instruction: 0x00781994 │ │ │ │ + ldrshteq pc, [r7], #-144 @ 0xffffff70 @ │ │ │ │ + rsbseq r1, r8, ip, ror r9 │ │ │ │ + ldrsbteq pc, [r7], #-152 @ 0xffffff68 @ │ │ │ │ + rsbseq r1, r8, r4, ror #18 │ │ │ │ strmi r6, [ip], r3, lsl #16 │ │ │ │ eorne pc, r2, r3, asr r8 @ │ │ │ │ eoreq pc, ip, r3, asr r8 @ │ │ │ │ strtlt pc, [ip], #-352 @ 0xfffffea0 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r8 │ │ │ │ bl febbb714 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @@ -83737,15 +83737,15 @@ │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ mrsle r0, LR_svc │ │ │ │ andlt r2, r5, r1 │ │ │ │ @ instruction: 0xf7adbd30 │ │ │ │ svclt 0x0000e8c2 │ │ │ │ @ instruction: 0x0083a4b6 │ │ │ │ @ instruction: 0x000011b8 │ │ │ │ - rsbseq pc, r7, r2, asr #17 │ │ │ │ + rsbseq pc, r7, sl, asr #17 │ │ │ │ addeq sl, r3, ip, ror r4 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00c8f8cc │ │ │ │ addlt r6, r5, r5, lsl r9 │ │ │ │ ldmib sp, {r0, r3, r5, r7, r8, sl, fp, sp, lr}^ │ │ │ │ @@ -83801,20 +83801,20 @@ │ │ │ │ andcc r4, ip, r8, ror r4 │ │ │ │ blx ffea2570 │ │ │ │ stmdbls r3, {r0, r3, fp, lr} │ │ │ │ @ instruction: 0xf7b34478 │ │ │ │ blls 16357c │ │ │ │ andlt r4, r5, r8, lsl r6 │ │ │ │ svchi 0x00f0e8bd │ │ │ │ - rsbseq pc, r7, lr, lsl r8 @ │ │ │ │ - rsbseq r1, r8, sl, lsr #15 │ │ │ │ - rsbseq pc, r7, ip, ror #15 │ │ │ │ - rsbseq r1, r8, r8, ror r7 │ │ │ │ - rsbseq pc, r7, r4, asr #15 │ │ │ │ - rsbseq r1, r8, r0, asr r7 │ │ │ │ + rsbseq pc, r7, r6, lsr #16 │ │ │ │ + ldrhteq r1, [r8], #-114 @ 0xffffff8e │ │ │ │ + ldrshteq pc, [r7], #-116 @ 0xffffff8c @ │ │ │ │ + rsbseq r1, r8, r0, lsl #15 │ │ │ │ + rsbseq pc, r7, ip, asr #15 │ │ │ │ + rsbseq r1, r8, r8, asr r7 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d0f8cc │ │ │ │ @ instruction: 0xf1004690 │ │ │ │ bcc b50e8 │ │ │ │ cdpne 6, 8, cr4, cr6, cr1, {4} │ │ │ │ @@ -83944,21 +83944,21 @@ │ │ │ │ andcs r6, r0, r3, lsr r8 │ │ │ │ @ instruction: 0xf8932100 │ │ │ │ stmib r3, {r3, r7, sp}^ │ │ │ │ @ instruction: 0x4620011c │ │ │ │ andeq pc, r4, #34 @ 0x22 │ │ │ │ addcs pc, r8, r3, lsl #17 │ │ │ │ ldcllt 0, cr11, [r0, #12]! │ │ │ │ - rsbseq pc, r7, r4, asr #12 │ │ │ │ - rsbseq pc, r7, r8, lsr #12 │ │ │ │ - ldrhteq r1, [r8], #-84 @ 0xffffffac │ │ │ │ - ldrsbteq pc, [r7], #-90 @ 0xffffffa6 @ │ │ │ │ - ldrhteq pc, [r7], #-94 @ 0xffffffa2 @ │ │ │ │ - rsbseq r1, r8, sl, asr #10 │ │ │ │ - rsbseq pc, r7, r4, ror r5 @ │ │ │ │ + rsbseq pc, r7, ip, asr #12 │ │ │ │ + rsbseq pc, r7, r0, lsr r6 @ │ │ │ │ + ldrhteq r1, [r8], #-92 @ 0xffffffa4 │ │ │ │ + rsbseq pc, r7, r2, ror #11 │ │ │ │ + rsbseq pc, r7, r6, asr #11 │ │ │ │ + rsbseq r1, r8, r2, asr r5 │ │ │ │ + rsbseq pc, r7, ip, ror r5 @ │ │ │ │ ldrbmi lr, [r0, sp, lsr #18]! │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d8f8cc │ │ │ │ strmi fp, [r4], -r2, lsl #1 │ │ │ │ ldrmi r4, [r6], sl, lsl #13 │ │ │ │ stcls 6, cr4, [sl, #-612] @ 0xfffffd9c │ │ │ │ @@ -84154,18 +84154,18 @@ │ │ │ │ bicsle r2, lr, r1, lsl #16 │ │ │ │ ldrmi r3, [r9, #1793]! @ 0x701 │ │ │ │ strcs sp, [r1], #-436 @ 0xfffffe4c │ │ │ │ @ instruction: 0xf7ace7e5 │ │ │ │ svclt 0x0000ed80 │ │ │ │ umulleq r9, r3, r2, lr │ │ │ │ @ instruction: 0x000011b8 │ │ │ │ - @ instruction: 0x0077f290 │ │ │ │ - rsbseq r1, r8, ip, lsl r2 │ │ │ │ - rsbseq pc, r7, r8, ror r2 @ │ │ │ │ - rsbseq r1, r8, r4, lsl #4 │ │ │ │ + @ instruction: 0x0077f298 │ │ │ │ + rsbseq r1, r8, r4, lsr #4 │ │ │ │ + rsbseq pc, r7, r0, lsl #5 │ │ │ │ + rsbseq r1, r8, ip, lsl #4 │ │ │ │ addeq r9, r3, r2, lsl lr │ │ │ │ blcs 92414 │ │ │ │ stcle 13, cr9, [r1, #-20]! @ 0xffffffec │ │ │ │ strmi r6, [r6], -r7, lsl #17 │ │ │ │ vstmiaeq r3, {d14} │ │ │ │ @ instruction: 0xf8572000 │ │ │ │ and lr, ip, r1, lsr #32 │ │ │ │ @@ -84345,27 +84345,27 @@ │ │ │ │ @ instruction: 0xf7b2300c │ │ │ │ ldmdami r1, {r0, r3, r4, r5, r7, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ ldrbtmi r4, [r8], #-1569 @ 0xfffff9df │ │ │ │ @ instruction: 0xff74f7b2 │ │ │ │ @ instruction: 0xf8d8e705 │ │ │ │ @ instruction: 0xf8d66000 │ │ │ │ @ instruction: 0xe6cc9058 │ │ │ │ - rsbseq pc, r7, r0, asr r1 @ │ │ │ │ - ldrsbteq r1, [r8], #-12 │ │ │ │ - rsbseq pc, r7, r8, lsr r1 @ │ │ │ │ - rsbseq r1, r8, r4, asr #1 │ │ │ │ - rsbseq pc, r7, r0, lsr #2 │ │ │ │ - rsbseq r1, r8, ip, lsr #1 │ │ │ │ - rsbseq pc, r7, ip, asr #1 │ │ │ │ - ldrhteq pc, [r7], #-10 @ │ │ │ │ - rsbseq pc, r7, r2, lsr r0 @ │ │ │ │ - ldrsbteq lr, [r7], #-250 @ 0xffffff06 │ │ │ │ - rsbseq r0, r8, r0, ror pc │ │ │ │ - rsbseq lr, r7, r6, asr #30 │ │ │ │ - ldrsbteq r0, [r8], #-226 @ 0xffffff1e │ │ │ │ + rsbseq pc, r7, r8, asr r1 @ │ │ │ │ + rsbseq r1, r8, r4, ror #1 │ │ │ │ + rsbseq pc, r7, r0, asr #2 │ │ │ │ + rsbseq r1, r8, ip, asr #1 │ │ │ │ + rsbseq pc, r7, r8, lsr #2 │ │ │ │ + ldrhteq r1, [r8], #-4 │ │ │ │ + ldrsbteq pc, [r7], #-4 @ │ │ │ │ + rsbseq pc, r7, r2, asr #1 │ │ │ │ + rsbseq pc, r7, sl, lsr r0 @ │ │ │ │ + rsbseq lr, r7, r2, ror #31 │ │ │ │ + rsbseq r0, r8, r8, ror pc │ │ │ │ + rsbseq lr, r7, lr, asr #30 │ │ │ │ + ldrsbteq r0, [r8], #-234 @ 0xffffff16 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00a0f8cc │ │ │ │ bmi 17367d8 │ │ │ │ blmi 17369ec │ │ │ │ addlt r4, pc, sl, ror r4 @ │ │ │ │ @@ -84456,21 +84456,21 @@ │ │ │ │ ldc2l 7, cr15, [ip, #712] @ 0x2c8 │ │ │ │ strbmi r4, [r1], -fp, lsl #16 │ │ │ │ @ instruction: 0xf7b24478 │ │ │ │ @ instruction: 0xe782fe97 │ │ │ │ bl 922f9c │ │ │ │ addeq r9, r3, ip, lsl #21 │ │ │ │ @ instruction: 0x000011b8 │ │ │ │ - rsbseq lr, r7, r4, lsl #29 │ │ │ │ - rsbseq r0, r8, r0, lsl lr │ │ │ │ + rsbseq lr, r7, ip, lsl #29 │ │ │ │ + rsbseq r0, r8, r8, lsl lr │ │ │ │ addeq r9, r3, lr, lsl sl │ │ │ │ - ldrhteq lr, [r7], #-220 @ 0xffffff24 │ │ │ │ - rsbseq r0, r8, lr, asr #26 │ │ │ │ - rsbseq lr, r7, ip, lsl #27 │ │ │ │ - rsbseq r0, r8, r8, lsl sp │ │ │ │ + rsbseq lr, r7, r4, asr #27 │ │ │ │ + rsbseq r0, r8, r6, asr sp │ │ │ │ + @ instruction: 0x0077ed94 │ │ │ │ + rsbseq r0, r8, r0, lsr #26 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d0f8cc │ │ │ │ bmi df864 │ │ │ │ strmi fp, [fp], r3, lsl #1 │ │ │ │ @ instruction: 0x461e4615 │ │ │ │ @@ -84706,19 +84706,19 @@ │ │ │ │ blhi 12e0da4 │ │ │ │ blvc ff2a10bc │ │ │ │ bpl fe4a0d28 │ │ │ │ strcs lr, [r1, #-1914] @ 0xfffff886 │ │ │ │ andlt r4, r5, r8, lsr #12 │ │ │ │ blhi 1a07cc │ │ │ │ svchi 0x00f0e8bd │ │ │ │ - rsbseq lr, r7, r6, ror fp │ │ │ │ - rsbseq lr, r7, r4, lsl #20 │ │ │ │ - @ instruction: 0x00780990 │ │ │ │ - rsbseq lr, r7, ip, asr #19 │ │ │ │ - rsbseq r0, r8, r8, asr r9 │ │ │ │ + rsbseq lr, r7, lr, ror fp │ │ │ │ + rsbseq lr, r7, ip, lsl #20 │ │ │ │ + @ instruction: 0x00780998 │ │ │ │ + ldrsbteq lr, [r7], #-148 @ 0xffffff6c │ │ │ │ + rsbseq r0, r8, r0, ror #18 │ │ │ │ mvnsmi lr, sp, lsr #18 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e8f8cc │ │ │ │ ldrmi r2, [pc], -r0, lsl #10 │ │ │ │ strmi r4, [r8], -r0, lsl #13 │ │ │ │ vqshlu.s8 d4, d6, #6 │ │ │ │ @@ -84736,16 +84736,16 @@ │ │ │ │ blx feba3406 │ │ │ │ strtmi r4, [r1], -r6, lsl #16 │ │ │ │ @ instruction: 0xf7b24478 │ │ │ │ strtmi pc, [r0], -r7, ror #24 │ │ │ │ ldrhhi lr, [r0, #141]! @ 0x8d │ │ │ │ strtmi r2, [r0], -r1, lsl #8 │ │ │ │ ldrhhi lr, [r0, #141]! @ 0x8d │ │ │ │ - rsbseq lr, r7, ip, lsr #18 │ │ │ │ - ldrhteq r0, [r8], #-136 @ 0xffffff78 │ │ │ │ + rsbseq lr, r7, r4, lsr r9 │ │ │ │ + rsbseq r0, r8, r0, asr #17 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ blhi 1a0a1c │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ bleq 10a38a0 │ │ │ │ stcmi 2, cr15, [ip, #692] @ 0x2b4 │ │ │ │ @ instruction: 0xf8df4616 │ │ │ │ @@ -84774,27 +84774,27 @@ │ │ │ │ andsls sl, lr, lr, lsl fp │ │ │ │ stmdacs r0, {r0, r3, r4, r8, r9, ip, pc} │ │ │ │ sbchi pc, r7, #0 │ │ │ │ strbcc pc, [r0], #2269 @ 0x8dd @ │ │ │ │ strbcs pc, [r4], #2269 @ 0x8dd @ │ │ │ │ @ instruction: 0x0c02eba3 │ │ │ │ svceq 0x0000f1bc │ │ │ │ - blge 895568 │ │ │ │ + blge 895568 │ │ │ │ tstls r7, #0, 10 │ │ │ │ tstphi sl, r0, asr #6 @ p-variant is OBSOLETE │ │ │ │ orreq lr, r3, #6144 @ 0x1800 │ │ │ │ @ instruction: 0xf8df9311 │ │ │ │ strcs r3, [r0, #-1452] @ 0xfffffa54 │ │ │ │ rsbls pc, ip, sp, asr #17 │ │ │ │ stmdbeq sl, {r0, r1, r2, r3, r6, ip, sp, lr, pc} │ │ │ │ tstls r4, #2063597568 @ 0x7b000000 │ │ │ │ ldrcc pc, [ip, #2271] @ 0x8df │ │ │ │ ldrbtmi r9, [fp], #-1298 @ 0xfffffaee │ │ │ │ rsbge pc, r8, sp, asr #17 │ │ │ │ - blge 88a278 │ │ │ │ + blge 88a278 │ │ │ │ subsgt pc, r4, sp, asr #17 │ │ │ │ and r9, r4, r7, lsl r3 │ │ │ │ bls 5cc274 │ │ │ │ vrshr.s64 d4, d3, #64 │ │ │ │ blls 4c5a20 │ │ │ │ ldmdbls r4, {r6, r9, sl, lr} │ │ │ │ stcvs 8, cr15, [r4, #-332] @ 0xfffffeb4 │ │ │ │ @@ -84853,15 +84853,15 @@ │ │ │ │ bmi 4a0f30 │ │ │ │ @ instruction: 0xf8cd9c10 │ │ │ │ strbmi r8, [r8], r0, asr #32 │ │ │ │ pkhbtmi r1, r9, r2, lsl #22 │ │ │ │ cdp 2, 0, cr3, cr7, cr1, {0} │ │ │ │ strcs r2, [r0], #-2704 @ 0xfffff570 │ │ │ │ blls ffa61208 │ │ │ │ - blls 85d768 │ │ │ │ + blls 85d768 │ │ │ │ eorne pc, r4, r3, asr r8 @ │ │ │ │ @ instruction: 0xf8439b1d │ │ │ │ blls 4297cc │ │ │ │ eorcc pc, r5, r0, asr #16 │ │ │ │ @ instruction: 0xf8d93501 │ │ │ │ strcc r3, [r1], #-0 │ │ │ │ addsmi r3, ip, #8, 12 @ 0x800000 │ │ │ │ @@ -85141,54 +85141,54 @@ │ │ │ │ @ instruction: 0xf882f7b2 │ │ │ │ @ instruction: 0xf04f482c │ │ │ │ ldrbtmi r3, [r8], #-511 @ 0xfffffe01 │ │ │ │ @ instruction: 0xf93cf7b2 │ │ │ │ svclt 0x0000e7e2 │ │ │ │ addeq r9, r3, lr, lsl #9 │ │ │ │ @ instruction: 0x000011b8 │ │ │ │ - rsbseq lr, r7, ip, lsr #17 │ │ │ │ - rsbseq lr, r7, r0, lsl #17 │ │ │ │ - rsbseq lr, r7, sl, lsr #16 │ │ │ │ - rsbseq lr, r7, r6, lsr #13 │ │ │ │ - rsbseq r0, r8, r0, lsr r6 │ │ │ │ - rsbseq lr, r7, r8, lsl #13 │ │ │ │ - rsbseq r0, r8, r4, lsl r6 │ │ │ │ + ldrhteq lr, [r7], #-132 @ 0xffffff7c │ │ │ │ + rsbseq lr, r7, r8, lsl #17 │ │ │ │ + rsbseq lr, r7, r2, lsr r8 │ │ │ │ + rsbseq lr, r7, lr, lsr #13 │ │ │ │ + rsbseq r0, r8, r8, lsr r6 │ │ │ │ + @ instruction: 0x0077e690 │ │ │ │ + rsbseq r0, r8, ip, lsl r6 │ │ │ │ addeq r9, r3, r2, lsr #4 │ │ │ │ - rsbseq lr, r7, r8, asr r6 │ │ │ │ - @ instruction: 0x0077e59c │ │ │ │ - rsbseq r0, r8, r8, lsr #10 │ │ │ │ - rsbseq lr, r7, r4, ror #9 │ │ │ │ - rsbseq r0, r8, r0, ror r4 │ │ │ │ - rsbseq lr, r7, sl, asr #9 │ │ │ │ - rsbseq r0, r8, r6, asr r4 │ │ │ │ - ldrhteq lr, [r7], #-64 @ 0xffffffc0 │ │ │ │ - rsbseq r0, r8, ip, lsr r4 │ │ │ │ - @ instruction: 0x0077e496 │ │ │ │ - rsbseq r0, r8, r0, lsr #8 │ │ │ │ - rsbseq lr, r7, r8, lsr r4 │ │ │ │ - rsbseq lr, r7, ip, lsr #8 │ │ │ │ - ldrhteq r0, [r8], #-56 @ 0xffffffc8 │ │ │ │ - rsbseq lr, r7, r2, lsl r4 │ │ │ │ - @ instruction: 0x0078039e │ │ │ │ - rsbseq lr, r7, ip, asr #7 │ │ │ │ - rsbseq r0, r8, r8, asr r3 │ │ │ │ - ldrhteq lr, [r7], #-50 @ 0xffffffce │ │ │ │ - rsbseq r0, r8, lr, lsr r3 │ │ │ │ - @ instruction: 0x0077e398 │ │ │ │ - rsbseq r0, r8, r4, lsr #6 │ │ │ │ - rsbseq lr, r7, r0, asr r3 │ │ │ │ - rsbseq lr, r7, sl, asr r3 │ │ │ │ - rsbseq r0, r8, r4, ror #5 │ │ │ │ + rsbseq lr, r7, r0, ror #12 │ │ │ │ + rsbseq lr, r7, r4, lsr #11 │ │ │ │ + rsbseq r0, r8, r0, lsr r5 │ │ │ │ + rsbseq lr, r7, ip, ror #9 │ │ │ │ + rsbseq r0, r8, r8, ror r4 │ │ │ │ + ldrsbteq lr, [r7], #-66 @ 0xffffffbe │ │ │ │ + rsbseq r0, r8, lr, asr r4 │ │ │ │ + ldrhteq lr, [r7], #-72 @ 0xffffffb8 │ │ │ │ + rsbseq r0, r8, r4, asr #8 │ │ │ │ + @ instruction: 0x0077e49e │ │ │ │ + rsbseq r0, r8, r8, lsr #8 │ │ │ │ + rsbseq lr, r7, r0, asr #8 │ │ │ │ + rsbseq lr, r7, r4, lsr r4 │ │ │ │ + rsbseq r0, r8, r0, asr #7 │ │ │ │ + rsbseq lr, r7, sl, lsl r4 │ │ │ │ + rsbseq r0, r8, r6, lsr #7 │ │ │ │ + ldrsbteq lr, [r7], #-52 @ 0xffffffcc │ │ │ │ + rsbseq r0, r8, r0, ror #6 │ │ │ │ + ldrhteq lr, [r7], #-58 @ 0xffffffc6 │ │ │ │ + rsbseq r0, r8, r6, asr #6 │ │ │ │ + rsbseq lr, r7, r0, lsr #7 │ │ │ │ + rsbseq r0, r8, ip, lsr #6 │ │ │ │ + rsbseq lr, r7, r8, asr r3 │ │ │ │ + rsbseq lr, r7, r2, ror #6 │ │ │ │ + rsbseq r0, r8, ip, ror #5 │ │ │ │ + rsbseq lr, r7, r0, lsr #6 │ │ │ │ rsbseq lr, r7, r8, lsl r3 │ │ │ │ - rsbseq lr, r7, r0, lsl r3 │ │ │ │ - @ instruction: 0x0078029a │ │ │ │ - ldrshteq lr, [r7], #-34 @ 0xffffffde │ │ │ │ - rsbseq r0, r8, ip, ror r2 │ │ │ │ - ldrsbteq lr, [r7], #-40 @ 0xffffffd8 │ │ │ │ - rsbseq r0, r8, r2, ror #4 │ │ │ │ + rsbseq r0, r8, r2, lsr #5 │ │ │ │ + ldrshteq lr, [r7], #-42 @ 0xffffffd6 │ │ │ │ + rsbseq r0, r8, r4, lsl #5 │ │ │ │ + rsbseq lr, r7, r0, ror #5 │ │ │ │ + rsbseq r0, r8, sl, ror #4 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ blhi 221108 │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ bleq 1aa3f8c │ │ │ │ strmi r4, [lr], -ip, asr #25 │ │ │ │ ldrmi r4, [sp], -ip, asr #19 │ │ │ │ @@ -85393,22 +85393,22 @@ │ │ │ │ stmdbls r3, {r0, r2, r3, fp, lr} │ │ │ │ @ instruction: 0xf7b14478 │ │ │ │ blls 165ca4 │ │ │ │ @ instruction: 0xf7abe7bf │ │ │ │ svclt 0x0000ebd2 │ │ │ │ addeq r8, r3, ip, lsr #27 │ │ │ │ @ instruction: 0x000011b8 │ │ │ │ - rsbseq lr, r7, r6, ror #3 │ │ │ │ - ldrsbteq lr, [r7], #-28 @ 0xffffffe4 │ │ │ │ - rsbseq lr, r7, r2, lsr #32 │ │ │ │ + rsbseq lr, r7, lr, ror #3 │ │ │ │ + rsbseq lr, r7, r4, ror #3 │ │ │ │ + rsbseq lr, r7, sl, lsr #32 │ │ │ │ addeq r8, r3, r2, lsl #22 │ │ │ │ - rsbseq sp, r7, sl, lsl #30 │ │ │ │ - @ instruction: 0x0077fe96 │ │ │ │ - rsbseq sp, r7, ip, ror #29 │ │ │ │ - rsbseq pc, r7, r8, ror lr @ │ │ │ │ + rsbseq sp, r7, r2, lsl pc │ │ │ │ + @ instruction: 0x0077fe9e │ │ │ │ + ldrshteq sp, [r7], #-228 @ 0xffffff1c │ │ │ │ + rsbseq pc, r7, r0, lsl #29 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ blhi 121478 │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ bleq fe6a42fc │ │ │ │ @ instruction: 0xf8df4692 │ │ │ │ @ instruction: 0x469824bc │ │ │ │ @@ -85712,37 +85712,37 @@ │ │ │ │ @ instruction: 0xf04f481c │ │ │ │ ldrbtmi r3, [r8], #-511 @ 0xfffffe01 │ │ │ │ stc2l 7, cr15, [r8], {177} @ 0xb1 │ │ │ │ @ instruction: 0xf7abe6a8 │ │ │ │ svclt 0x0000e954 │ │ │ │ addeq r8, r3, r8, lsr sl │ │ │ │ @ instruction: 0x000011b8 │ │ │ │ - rsbseq sp, r7, sl, lsr #28 │ │ │ │ - rsbseq sp, r7, ip, lsr lr │ │ │ │ - rsbseq sp, r7, r8, lsl #27 │ │ │ │ - @ instruction: 0x0077dc9a │ │ │ │ - rsbseq pc, r7, r6, lsr #24 │ │ │ │ + rsbseq sp, r7, r2, lsr lr │ │ │ │ + rsbseq sp, r7, r4, asr #28 │ │ │ │ + @ instruction: 0x0077dd90 │ │ │ │ + rsbseq sp, r7, r2, lsr #25 │ │ │ │ + rsbseq pc, r7, lr, lsr #24 │ │ │ │ addeq r8, r3, r4, lsr r8 │ │ │ │ - rsbseq sp, r7, r6, ror ip │ │ │ │ - ldrhteq sp, [r7], #-182 @ 0xffffff4a │ │ │ │ - rsbseq sp, r7, ip, lsl fp │ │ │ │ - rsbseq pc, r7, r8, lsr #21 │ │ │ │ - rsbseq sp, r7, lr, asr #21 │ │ │ │ - rsbseq pc, r7, sl, asr sl @ │ │ │ │ - ldrhteq sp, [r7], #-164 @ 0xffffff5c │ │ │ │ - rsbseq pc, r7, r0, asr #20 │ │ │ │ - @ instruction: 0x0077da9a │ │ │ │ - rsbseq pc, r7, r6, lsr #20 │ │ │ │ - rsbseq sp, r7, r0, lsl #21 │ │ │ │ - rsbseq pc, r7, ip, lsl #20 │ │ │ │ - rsbseq sp, r7, ip, lsr #20 │ │ │ │ - ldrhteq pc, [r7], #-152 @ 0xffffff68 @ │ │ │ │ - rsbseq sp, r7, r0, ror #19 │ │ │ │ - ldrshteq sp, [r7], #-144 @ 0xffffff70 │ │ │ │ - rsbseq pc, r7, sl, ror r9 @ │ │ │ │ + rsbseq sp, r7, lr, ror ip │ │ │ │ + ldrhteq sp, [r7], #-190 @ 0xffffff42 │ │ │ │ + rsbseq sp, r7, r4, lsr #22 │ │ │ │ + ldrhteq pc, [r7], #-160 @ 0xffffff60 @ │ │ │ │ + ldrsbteq sp, [r7], #-166 @ 0xffffff5a │ │ │ │ + rsbseq pc, r7, r2, ror #20 │ │ │ │ + ldrhteq sp, [r7], #-172 @ 0xffffff54 │ │ │ │ + rsbseq pc, r7, r8, asr #20 │ │ │ │ + rsbseq sp, r7, r2, lsr #21 │ │ │ │ + rsbseq pc, r7, lr, lsr #20 │ │ │ │ + rsbseq sp, r7, r8, lsl #21 │ │ │ │ + rsbseq pc, r7, r4, lsl sl @ │ │ │ │ + rsbseq sp, r7, r4, lsr sl │ │ │ │ + rsbseq pc, r7, r0, asr #19 │ │ │ │ + rsbseq sp, r7, r8, ror #19 │ │ │ │ + ldrshteq sp, [r7], #-152 @ 0xffffff68 │ │ │ │ + rsbseq pc, r7, r2, lsl #19 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ blhi 1219b0 │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x0080f8cc │ │ │ │ ldrpl pc, [r4], #2271 @ 0x8df │ │ │ │ @ instruction: 0xf8dfb095 │ │ │ │ @@ -86036,29 +86036,29 @@ │ │ │ │ blx 11a4850 │ │ │ │ svclt 0x0000e7d3 │ │ │ │ andhi pc, r0, pc, lsr #7 │ │ │ │ ... │ │ │ │ addeq r8, r3, r0, lsl #10 │ │ │ │ @ instruction: 0x000011b8 │ │ │ │ ldrdeq r8, [r3], r0 │ │ │ │ - ldrsbteq sp, [r7], #-134 @ 0xffffff7a │ │ │ │ - @ instruction: 0x0077d894 │ │ │ │ - ldrhteq sp, [r7], #-108 @ 0xffffff94 │ │ │ │ - ldrshteq sp, [r7], #-96 @ 0xffffffa0 │ │ │ │ - @ instruction: 0x0077d59c │ │ │ │ - rsbseq sp, r7, r6, asr r5 │ │ │ │ - rsbseq pc, r7, r2, ror #9 │ │ │ │ - rsbseq sp, r7, lr, lsr r5 │ │ │ │ - rsbseq pc, r7, r8, asr #9 │ │ │ │ - rsbseq sp, r7, r0, lsr #10 │ │ │ │ - rsbseq pc, r7, sl, lsr #9 │ │ │ │ - rsbseq sp, r7, r6, lsl #10 │ │ │ │ - @ instruction: 0x0077f490 │ │ │ │ - rsbseq sp, r7, r8, ror #9 │ │ │ │ - rsbseq pc, r7, r2, ror r4 @ │ │ │ │ + ldrsbteq sp, [r7], #-142 @ 0xffffff72 │ │ │ │ + @ instruction: 0x0077d89c │ │ │ │ + rsbseq sp, r7, r4, asr #13 │ │ │ │ + ldrshteq sp, [r7], #-104 @ 0xffffff98 │ │ │ │ + rsbseq sp, r7, r4, lsr #11 │ │ │ │ + rsbseq sp, r7, lr, asr r5 │ │ │ │ + rsbseq pc, r7, sl, ror #9 │ │ │ │ + rsbseq sp, r7, r6, asr #10 │ │ │ │ + ldrsbteq pc, [r7], #-64 @ 0xffffffc0 @ │ │ │ │ + rsbseq sp, r7, r8, lsr #10 │ │ │ │ + ldrhteq pc, [r7], #-66 @ 0xffffffbe @ │ │ │ │ + rsbseq sp, r7, lr, lsl #10 │ │ │ │ + @ instruction: 0x0077f498 │ │ │ │ + ldrshteq sp, [r7], #-64 @ 0xffffffc0 │ │ │ │ + rsbseq pc, r7, sl, ror r4 @ │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00a8f8cc │ │ │ │ addlt r4, sp, r0, asr #24 │ │ │ │ strmi r4, [r2], r0, asr #18 │ │ │ │ andcs r4, r4, ip, ror r4 │ │ │ │ @@ -86123,16 +86123,16 @@ │ │ │ │ @ instruction: 0x46284659 │ │ │ │ @ instruction: 0xf992f7b1 │ │ │ │ @ instruction: 0xf7aae7d7 │ │ │ │ svclt 0x0000ee1e │ │ │ │ addeq r8, r3, r4, lsl r0 │ │ │ │ @ instruction: 0x000011b8 │ │ │ │ addeq r7, r3, sl, ror #30 │ │ │ │ - @ instruction: 0x0077d398 │ │ │ │ - rsbseq pc, r7, sl, lsr #6 │ │ │ │ + rsbseq sp, r7, r0, lsr #7 │ │ │ │ + rsbseq pc, r7, r2, lsr r3 @ │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ blhi 1a1fcc │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x0038f8cc │ │ │ │ @ instruction: 0xf8dfb0a5 │ │ │ │ @ instruction: 0x468377b8 │ │ │ │ @@ -86628,43 +86628,43 @@ │ │ │ │ b ca5178 │ │ │ │ andhi pc, r0, pc, lsr #7 │ │ │ │ ldmibls r9, {r1, r3, r4, r7, r8, fp, ip, pc} │ │ │ │ svccc 0x00c99999 │ │ │ │ addeq r7, r3, r6, ror #29 │ │ │ │ ldrdeq r7, [r3], r8 │ │ │ │ @ instruction: 0x000011b8 │ │ │ │ - rsbseq sp, r7, r8, lsr #5 │ │ │ │ - rsbseq pc, r7, sl, lsr r2 @ │ │ │ │ + ldrhteq sp, [r7], #-32 @ 0xffffffe0 │ │ │ │ + rsbseq pc, r7, r2, asr #4 │ │ │ │ addeq r7, r3, r8, lsr #28 │ │ │ │ andeq r0, r0, r8, lsr #26 │ │ │ │ strdeq r0, [r0], -ip │ │ │ │ muleq r0, r4, pc @ │ │ │ │ - ldrsbteq sp, [r7], #-30 @ 0xffffffe2 │ │ │ │ - ldrsbteq sp, [r7], #-20 @ 0xffffffec │ │ │ │ + rsbseq sp, r7, r6, ror #3 │ │ │ │ + ldrsbteq sp, [r7], #-28 @ 0xffffffe4 │ │ │ │ + rsbseq sp, r7, ip, lsl r2 │ │ │ │ rsbseq sp, r7, r4, lsl r2 │ │ │ │ - rsbseq sp, r7, ip, lsl #4 │ │ │ │ - rsbseq sp, r7, r4, lsr r1 │ │ │ │ - @ instruction: 0x0077cc90 │ │ │ │ - rsbseq lr, r7, sl, lsl ip │ │ │ │ - rsbseq ip, r7, r2, ror ip │ │ │ │ - ldrshteq lr, [r7], #-188 @ 0xffffff44 │ │ │ │ - rsbseq ip, r7, r8, asr ip │ │ │ │ - rsbseq lr, r7, r4, ror #23 │ │ │ │ - rsbseq ip, r7, r0, asr #24 │ │ │ │ - rsbseq lr, r7, sl, asr #23 │ │ │ │ - rsbseq ip, r7, r6, lsr #24 │ │ │ │ - ldrhteq lr, [r7], #-176 @ 0xffffff50 │ │ │ │ - rsbseq ip, r7, ip, lsl #24 │ │ │ │ - @ instruction: 0x0077eb96 │ │ │ │ - rsbseq ip, r7, r8, ror #23 │ │ │ │ - rsbseq lr, r7, r4, ror fp │ │ │ │ - rsbseq ip, r7, ip, asr #23 │ │ │ │ - rsbseq lr, r7, r8, asr fp │ │ │ │ - ldrhteq ip, [r7], #-176 @ 0xffffff50 │ │ │ │ - rsbseq lr, r7, ip, lsr fp │ │ │ │ + rsbseq sp, r7, ip, lsr r1 │ │ │ │ + @ instruction: 0x0077cc98 │ │ │ │ + rsbseq lr, r7, r2, lsr #24 │ │ │ │ + rsbseq ip, r7, sl, ror ip │ │ │ │ + rsbseq lr, r7, r4, lsl #24 │ │ │ │ + rsbseq ip, r7, r0, ror #24 │ │ │ │ + rsbseq lr, r7, ip, ror #23 │ │ │ │ + rsbseq ip, r7, r8, asr #24 │ │ │ │ + ldrsbteq lr, [r7], #-178 @ 0xffffff4e │ │ │ │ + rsbseq ip, r7, lr, lsr #24 │ │ │ │ + ldrhteq lr, [r7], #-184 @ 0xffffff48 │ │ │ │ + rsbseq ip, r7, r4, lsl ip │ │ │ │ + @ instruction: 0x0077eb9e │ │ │ │ + ldrshteq ip, [r7], #-176 @ 0xffffff50 │ │ │ │ + rsbseq lr, r7, ip, ror fp │ │ │ │ + ldrsbteq ip, [r7], #-180 @ 0xffffff4c │ │ │ │ + rsbseq lr, r7, r0, ror #22 │ │ │ │ + ldrhteq ip, [r7], #-184 @ 0xffffff48 │ │ │ │ + rsbseq lr, r7, r4, asr #22 │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl febbe564 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldrdlt r0, [r5], r8 │ │ │ │ @ instruction: 0xb12c9c0c │ │ │ │ movwcs r9, #6669 @ 0x1a0d │ │ │ │ @ instruction: 0x46186013 │ │ │ │ @@ -86685,16 +86685,16 @@ │ │ │ │ andcc r4, ip, r8, ror r4 │ │ │ │ stc2l 7, cr15, [lr], #-704 @ 0xfffffd40 │ │ │ │ stmdbls r3, {r0, r2, fp, lr} │ │ │ │ @ instruction: 0xf7b04478 │ │ │ │ blls 166868 │ │ │ │ andlt r4, r5, r8, lsl r6 │ │ │ │ svclt 0x0000bdf0 │ │ │ │ - ldrhteq ip, [r7], #-160 @ 0xffffff60 │ │ │ │ - rsbseq lr, r7, ip, lsr sl │ │ │ │ + ldrhteq ip, [r7], #-168 @ 0xffffff58 │ │ │ │ + rsbseq lr, r7, r4, asr #20 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ blhi 122894 │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x0080f8cc │ │ │ │ @ instruction: 0xf8d1b095 │ │ │ │ @ instruction: 0xf8dfb010 │ │ │ │ @@ -87002,29 +87002,29 @@ │ │ │ │ @ instruction: 0xf04f4814 │ │ │ │ ldrbtmi r3, [r8], #-511 @ 0xfffffe01 │ │ │ │ blx fed25770 │ │ │ │ svclt 0x0000e7d3 │ │ │ │ @ instruction: 0x000011b8 │ │ │ │ addeq r7, r3, r6, lsl r6 │ │ │ │ strdeq r7, [r3], sl │ │ │ │ - ldrshteq ip, [r7], #-158 @ 0xffffff62 │ │ │ │ - rsbseq ip, r7, r6, lsr #19 │ │ │ │ - rsbseq ip, r7, lr, asr r7 │ │ │ │ - rsbseq ip, r7, r6, ror #12 │ │ │ │ - ldrshteq lr, [r7], #-82 @ 0xffffffae │ │ │ │ - rsbseq ip, r7, r8, asr #12 │ │ │ │ - ldrsbteq lr, [r7], #-84 @ 0xffffffac │ │ │ │ - rsbseq ip, r7, sl, lsl r6 │ │ │ │ - rsbseq lr, r7, r4, lsr #11 │ │ │ │ - ldrshteq ip, [r7], #-88 @ 0xffffffa8 │ │ │ │ - rsbseq lr, r7, r2, lsl #11 │ │ │ │ - ldrsbteq ip, [r7], #-94 @ 0xffffffa2 │ │ │ │ - rsbseq lr, r7, r8, ror #10 │ │ │ │ - rsbseq ip, r7, r4, asr #11 │ │ │ │ - rsbseq lr, r7, lr, asr #10 │ │ │ │ + rsbseq ip, r7, r6, lsl #20 │ │ │ │ + rsbseq ip, r7, lr, lsr #19 │ │ │ │ + rsbseq ip, r7, r6, ror #14 │ │ │ │ + rsbseq ip, r7, lr, ror #12 │ │ │ │ + ldrshteq lr, [r7], #-90 @ 0xffffffa6 │ │ │ │ + rsbseq ip, r7, r0, asr r6 │ │ │ │ + ldrsbteq lr, [r7], #-92 @ 0xffffffa4 │ │ │ │ + rsbseq ip, r7, r2, lsr #12 │ │ │ │ + rsbseq lr, r7, ip, lsr #11 │ │ │ │ + rsbseq ip, r7, r0, lsl #12 │ │ │ │ + rsbseq lr, r7, sl, lsl #11 │ │ │ │ + rsbseq ip, r7, r6, ror #11 │ │ │ │ + rsbseq lr, r7, r0, ror r5 │ │ │ │ + rsbseq ip, r7, ip, asr #11 │ │ │ │ + rsbseq lr, r7, r6, asr r5 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d0f8cc │ │ │ │ strmi fp, [r0], r3, lsl #1 │ │ │ │ ldrmi r4, [fp], r8, lsl #12 │ │ │ │ @ instruction: 0x27004691 │ │ │ │ @@ -87155,32 +87155,32 @@ │ │ │ │ ldmdami r6, {r1, r4, r5, r6, r7, r8, ip} │ │ │ │ andcc r4, ip, r8, ror r4 │ │ │ │ @ instruction: 0xf8c0f7b0 │ │ │ │ stmdbls r1, {r2, r4, fp, lr} │ │ │ │ @ instruction: 0xf7b04478 │ │ │ │ blls e610c │ │ │ │ svclt 0x0000e7a7 │ │ │ │ - ldrhteq ip, [r7], #-70 @ 0xffffffba │ │ │ │ - rsbseq lr, r7, r2, asr #8 │ │ │ │ - rsbseq ip, r7, r0, ror #8 │ │ │ │ - rsbseq lr, r7, ip, ror #7 │ │ │ │ - rsbseq ip, r7, r2, asr #8 │ │ │ │ - rsbseq lr, r7, lr, asr #7 │ │ │ │ - rsbseq ip, r7, r6, lsr #8 │ │ │ │ - ldrhteq lr, [r7], #-50 @ 0xffffffce │ │ │ │ - rsbseq ip, r7, r2, lsl #8 │ │ │ │ - rsbseq lr, r7, lr, lsl #7 │ │ │ │ - rsbseq ip, r7, r6, ror #7 │ │ │ │ - rsbseq lr, r7, r2, ror r3 │ │ │ │ - ldrhteq ip, [r7], #-56 @ 0xffffffc8 │ │ │ │ - rsbseq lr, r7, r4, asr #6 │ │ │ │ - rsbseq ip, r7, r2, ror r3 │ │ │ │ - ldrshteq lr, [r7], #-46 @ 0xffffffd2 │ │ │ │ - rsbseq ip, r7, r4, asr r3 │ │ │ │ - rsbseq lr, r7, r0, ror #5 │ │ │ │ + ldrhteq ip, [r7], #-78 @ 0xffffffb2 │ │ │ │ + rsbseq lr, r7, sl, asr #8 │ │ │ │ + rsbseq ip, r7, r8, ror #8 │ │ │ │ + ldrshteq lr, [r7], #-52 @ 0xffffffcc │ │ │ │ + rsbseq ip, r7, sl, asr #8 │ │ │ │ + ldrsbteq lr, [r7], #-54 @ 0xffffffca │ │ │ │ + rsbseq ip, r7, lr, lsr #8 │ │ │ │ + ldrhteq lr, [r7], #-58 @ 0xffffffc6 │ │ │ │ + rsbseq ip, r7, sl, lsl #8 │ │ │ │ + @ instruction: 0x0077e396 │ │ │ │ + rsbseq ip, r7, lr, ror #7 │ │ │ │ + rsbseq lr, r7, sl, ror r3 │ │ │ │ + rsbseq ip, r7, r0, asr #7 │ │ │ │ + rsbseq lr, r7, ip, asr #6 │ │ │ │ + rsbseq ip, r7, sl, ror r3 │ │ │ │ + rsbseq lr, r7, r6, lsl #6 │ │ │ │ + rsbseq ip, r7, ip, asr r3 │ │ │ │ + rsbseq lr, r7, r8, ror #5 │ │ │ │ svcmi 0x00f8e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d8f8cc │ │ │ │ ldrmi r4, [r9], fp, lsl #13 │ │ │ │ andsvs r2, r1, r0, lsl #2 │ │ │ │ @ instruction: 0x46066019 │ │ │ │ @@ -87270,26 +87270,26 @@ │ │ │ │ ldmdami r0, {r0, r1, r2, r4, r5, r7, ip, lr, pc} │ │ │ │ mvnne pc, r2, asr #4 │ │ │ │ andcc r4, ip, r8, ror r4 │ │ │ │ @ instruction: 0xffd8f7af │ │ │ │ ldrtmi r4, [r9], -sp, lsl #16 │ │ │ │ @ instruction: 0xf7b04478 │ │ │ │ @ instruction: 0xe7bef893 │ │ │ │ - rsbseq ip, r7, r4, lsr r2 │ │ │ │ - rsbseq lr, r7, r0, asr #3 │ │ │ │ - rsbseq ip, r7, r4, lsl #4 │ │ │ │ - @ instruction: 0x0077e190 │ │ │ │ - rsbseq ip, r7, ip, ror #3 │ │ │ │ - rsbseq lr, r7, r8, ror r1 │ │ │ │ - ldrsbteq ip, [r7], #-18 @ 0xffffffee │ │ │ │ - rsbseq lr, r7, lr, asr r1 │ │ │ │ - rsbseq ip, r7, sl, lsr #3 │ │ │ │ - rsbseq lr, r7, r6, lsr r1 │ │ │ │ - rsbseq ip, r7, r4, lsl #3 │ │ │ │ - rsbseq lr, r7, r0, lsl r1 │ │ │ │ + rsbseq ip, r7, ip, lsr r2 │ │ │ │ + rsbseq lr, r7, r8, asr #3 │ │ │ │ + rsbseq ip, r7, ip, lsl #4 │ │ │ │ + @ instruction: 0x0077e198 │ │ │ │ + ldrshteq ip, [r7], #-20 @ 0xffffffec │ │ │ │ + rsbseq lr, r7, r0, lsl #3 │ │ │ │ + ldrsbteq ip, [r7], #-26 @ 0xffffffe6 │ │ │ │ + rsbseq lr, r7, r6, ror #2 │ │ │ │ + ldrhteq ip, [r7], #-18 @ 0xffffffee │ │ │ │ + rsbseq lr, r7, lr, lsr r1 │ │ │ │ + rsbseq ip, r7, ip, lsl #3 │ │ │ │ + rsbseq lr, r7, r8, lsl r1 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d0f8cc │ │ │ │ addlt r6, r3, lr, lsl #18 │ │ │ │ ldrmi r2, [sl], r0, lsl #8 │ │ │ │ @ instruction: 0x4607601c │ │ │ │ @@ -87415,26 +87415,26 @@ │ │ │ │ mvnne pc, r2, asr #4 │ │ │ │ ldrbtmi r4, [r8], #-2063 @ 0xfffff7f1 │ │ │ │ @ instruction: 0xf7af300c │ │ │ │ stmdami lr, {r0, r1, r2, r4, r5, r7, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ ldrbtmi r9, [r8], #-2305 @ 0xfffff6ff │ │ │ │ @ instruction: 0xff72f7af │ │ │ │ ldr r9, [r6, r1, lsl #22]! │ │ │ │ - rsbseq ip, r7, ip, rrx │ │ │ │ - ldrshteq sp, [r7], #-248 @ 0xffffff08 │ │ │ │ - ldrsbteq fp, [r7], #-242 @ 0xffffff0e │ │ │ │ - rsbseq sp, r7, lr, asr pc │ │ │ │ - ldrhteq fp, [r7], #-246 @ 0xffffff0a │ │ │ │ - rsbseq sp, r7, r2, asr #30 │ │ │ │ - @ instruction: 0x0077bf98 │ │ │ │ - rsbseq sp, r7, r4, lsr #30 │ │ │ │ - rsbseq fp, r7, sl, ror #30 │ │ │ │ - ldrshteq sp, [r7], #-230 @ 0xffffff1a │ │ │ │ - rsbseq fp, r7, r2, asr #30 │ │ │ │ - rsbseq sp, r7, lr, asr #29 │ │ │ │ + rsbseq ip, r7, r4, ror r0 │ │ │ │ + rsbseq lr, r7, r0 │ │ │ │ + ldrsbteq fp, [r7], #-250 @ 0xffffff06 │ │ │ │ + rsbseq sp, r7, r6, ror #30 │ │ │ │ + ldrhteq fp, [r7], #-254 @ 0xffffff02 │ │ │ │ + rsbseq sp, r7, sl, asr #30 │ │ │ │ + rsbseq fp, r7, r0, lsr #31 │ │ │ │ + rsbseq sp, r7, ip, lsr #30 │ │ │ │ + rsbseq fp, r7, r2, ror pc │ │ │ │ + ldrshteq sp, [r7], #-238 @ 0xffffff12 │ │ │ │ + rsbseq fp, r7, sl, asr #30 │ │ │ │ + ldrsbteq sp, [r7], #-230 @ 0xffffff1a │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x0090f8cc │ │ │ │ @ instruction: 0x461cb093 │ │ │ │ strmi r4, [r6], -r4, lsr #23 │ │ │ │ andls r4, fp, #8, 12 @ 0x800000 │ │ │ │ @@ -87600,24 +87600,24 @@ │ │ │ │ svclt 0x00c82c00 │ │ │ │ @ instruction: 0xf73f46d9 │ │ │ │ strb sl, [sl], lr, ror #30 │ │ │ │ b fe5260b0 │ │ │ │ @ instruction: 0x000011b8 │ │ │ │ addeq r6, r3, sl, lsl #21 │ │ │ │ addeq r6, r3, sl, ror #20 │ │ │ │ - rsbseq fp, r7, r8, ror #27 │ │ │ │ - rsbseq sp, r7, sl, ror sp │ │ │ │ - @ instruction: 0x0077bd9e │ │ │ │ - rsbseq sp, r7, sl, lsr #26 │ │ │ │ - rsbseq fp, r7, lr, asr #25 │ │ │ │ - rsbseq sp, r7, r0, ror #24 │ │ │ │ - rsbseq fp, r7, ip, lsr #25 │ │ │ │ - rsbseq sp, r7, r8, lsr ip │ │ │ │ - rsbseq fp, r7, r8, ror ip │ │ │ │ - rsbseq sp, r7, r4, lsl #24 │ │ │ │ + ldrshteq fp, [r7], #-208 @ 0xffffff30 │ │ │ │ + rsbseq sp, r7, r2, lsl #27 │ │ │ │ + rsbseq fp, r7, r6, lsr #27 │ │ │ │ + rsbseq sp, r7, r2, lsr sp │ │ │ │ + ldrsbteq fp, [r7], #-198 @ 0xffffff3a │ │ │ │ + rsbseq sp, r7, r8, ror #24 │ │ │ │ + ldrhteq fp, [r7], #-196 @ 0xffffff3c │ │ │ │ + rsbseq sp, r7, r0, asr #24 │ │ │ │ + rsbseq fp, r7, r0, lsl #25 │ │ │ │ + rsbseq sp, r7, ip, lsl #24 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ bl febbf448 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r6, r0, ror #31 │ │ │ │ @ instruction: 0x461a4694 │ │ │ │ blls 2cf280 >::_M_default_append(unsigned int)@@Base+0x4c6bc> │ │ │ │ stcls 4, cr9, [fp], {2} │ │ │ │ @@ -87632,16 +87632,16 @@ │ │ │ │ ldrbtmi r4, [r8], #-2054 @ 0xfffff7fa │ │ │ │ @ instruction: 0xf7af300c │ │ │ │ stmdami r5, {r0, r1, r2, r8, sl, fp, ip, sp, lr, pc} │ │ │ │ ldrbtmi r9, [r8], #-2309 @ 0xfffff6fb │ │ │ │ stc2l 7, cr15, [r2, #700] @ 0x2bc │ │ │ │ ldrmi r9, [r8], -r5, lsl #22 │ │ │ │ ldclt 0, cr11, [r0, #-24] @ 0xffffffe8 │ │ │ │ - rsbseq fp, r7, r2, ror #23 │ │ │ │ - rsbseq sp, r7, lr, ror #22 │ │ │ │ + rsbseq fp, r7, sl, ror #23 │ │ │ │ + rsbseq sp, r7, r6, ror fp │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ bl febbf4a8 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r6, r0, ror #31 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ strls r9, [r0], #-3080 @ 0xfffff3f8 │ │ │ │ strls r9, [r2], #-3081 @ 0xfffff3f7 │ │ │ │ @@ -87656,16 +87656,16 @@ │ │ │ │ andcc r4, ip, r8, ror r4 │ │ │ │ ldc2l 7, cr15, [r8], {175} @ 0xaf │ │ │ │ stmdbls r5, {r0, r2, fp, lr} │ │ │ │ @ instruction: 0xf7af4478 │ │ │ │ blls 1e793c │ │ │ │ andlt r4, r6, r8, lsl r6 │ │ │ │ svclt 0x0000bd10 │ │ │ │ - rsbseq fp, r7, r4, lsl #23 │ │ │ │ - rsbseq sp, r7, r0, lsl fp │ │ │ │ + rsbseq fp, r7, ip, lsl #23 │ │ │ │ + rsbseq sp, r7, r8, lsl fp │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ blhi 1237c0 │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ bleq 1aa6644 │ │ │ │ ldmibmi pc!, {r3, r7, r9, sl, lr} @ │ │ │ │ blmi ff039d84 │ │ │ │ @@ -87857,28 +87857,28 @@ │ │ │ │ @ instruction: 0xf7a9e72c │ │ │ │ svclt 0x0000e896 │ │ │ │ andhi pc, r0, pc, lsr #7 │ │ │ │ andeq r0, r0, r1 │ │ │ │ andeq r0, r0, r0 │ │ │ │ strdeq r6, [r3], r4 │ │ │ │ @ instruction: 0x000011b8 │ │ │ │ - rsbseq fp, r7, r6, asr fp │ │ │ │ - rsbseq fp, r7, r6, asr #21 │ │ │ │ + rsbseq fp, r7, lr, asr fp │ │ │ │ + rsbseq fp, r7, lr, asr #21 │ │ │ │ @ instruction: 0x008365b0 │ │ │ │ - rsbseq fp, r7, sl, lsr #21 │ │ │ │ - rsbseq fp, r7, lr, asr r9 │ │ │ │ - rsbseq sp, r7, sl, ror #17 │ │ │ │ - rsbseq fp, r7, r4, lsl #18 │ │ │ │ - @ instruction: 0x0077d890 │ │ │ │ - rsbseq fp, r7, r6, lsr #17 │ │ │ │ - rsbseq sp, r7, r2, lsr r8 │ │ │ │ - rsbseq fp, r7, ip, lsl #17 │ │ │ │ - rsbseq sp, r7, r8, lsl r8 │ │ │ │ - rsbseq fp, r7, r2, ror r8 │ │ │ │ - ldrshteq sp, [r7], #-126 @ 0xffffff82 │ │ │ │ + ldrhteq fp, [r7], #-162 @ 0xffffff5e │ │ │ │ + rsbseq fp, r7, r6, ror #18 │ │ │ │ + ldrshteq sp, [r7], #-130 @ 0xffffff7e │ │ │ │ + rsbseq fp, r7, ip, lsl #18 │ │ │ │ + @ instruction: 0x0077d898 │ │ │ │ + rsbseq fp, r7, lr, lsr #17 │ │ │ │ + rsbseq sp, r7, sl, lsr r8 │ │ │ │ + @ instruction: 0x0077b894 │ │ │ │ + rsbseq sp, r7, r0, lsr #16 │ │ │ │ + rsbseq fp, r7, sl, ror r8 │ │ │ │ + rsbseq sp, r7, r6, lsl #16 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ blhi 1a3b14 │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x0080f8cc │ │ │ │ @ instruction: 0x460db093 │ │ │ │ @ instruction: 0x4628f8df │ │ │ │ @@ -88274,29 +88274,29 @@ │ │ │ │ @ instruction: 0xf7af300c │ │ │ │ ldmdami r3, {r0, r2, fp, ip, sp, lr, pc} │ │ │ │ mvnscc pc, pc, asr #32 │ │ │ │ @ instruction: 0xf7af4478 │ │ │ │ @ instruction: 0xe7d3f8bf │ │ │ │ umulleq r6, r3, lr, r3 │ │ │ │ @ instruction: 0x000011b8 │ │ │ │ - @ instruction: 0x0077b79a │ │ │ │ - rsbseq fp, r7, ip, asr #14 │ │ │ │ - ldrhteq fp, [r7], #-74 @ 0xffffffb6 │ │ │ │ + rsbseq fp, r7, r2, lsr #15 │ │ │ │ + rsbseq fp, r7, r4, asr r7 │ │ │ │ + rsbseq fp, r7, r2, asr #9 │ │ │ │ addeq r6, r3, r2, asr #32 │ │ │ │ - @ instruction: 0x0077b494 │ │ │ │ - rsbseq fp, r7, r0, ror #4 │ │ │ │ - rsbseq sp, r7, ip, ror #3 │ │ │ │ - rsbseq fp, r7, r4, lsr r2 │ │ │ │ - ldrhteq sp, [r7], #-30 @ 0xffffffe2 │ │ │ │ - rsbseq fp, r7, r6, lsl r2 │ │ │ │ - rsbseq sp, r7, r0, lsr #3 │ │ │ │ - ldrshteq fp, [r7], #-24 @ 0xffffffe8 │ │ │ │ - rsbseq sp, r7, r2, lsl #3 │ │ │ │ - ldrsbteq fp, [r7], #-30 @ 0xffffffe2 │ │ │ │ - rsbseq sp, r7, r8, ror #2 │ │ │ │ + @ instruction: 0x0077b49c │ │ │ │ + rsbseq fp, r7, r8, ror #4 │ │ │ │ + ldrshteq sp, [r7], #-20 @ 0xffffffec │ │ │ │ + rsbseq fp, r7, ip, lsr r2 │ │ │ │ + rsbseq sp, r7, r6, asr #3 │ │ │ │ + rsbseq fp, r7, lr, lsl r2 │ │ │ │ + rsbseq sp, r7, r8, lsr #3 │ │ │ │ + rsbseq fp, r7, r0, lsl #4 │ │ │ │ + rsbseq sp, r7, sl, lsl #3 │ │ │ │ + rsbseq fp, r7, r6, ror #3 │ │ │ │ + rsbseq sp, r7, r0, ror r1 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ blhi 12419c │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x0070f8cc │ │ │ │ pkhbtmi fp, r8, r9, lsl #1 │ │ │ │ @ instruction: 0xf6404604 │ │ │ │ @@ -89116,53 +89116,53 @@ │ │ │ │ blls 294fbc >::_M_default_append(unsigned int)@@Base+0x123f8> │ │ │ │ blls ab1328 │ │ │ │ svclt 0x00a8429d │ │ │ │ ldrb r4, [fp, #-1565]! @ 0xfffff9e3 │ │ │ │ ldrb r4, [r9, #-1621]! @ 0xfffff9ab │ │ │ │ addeq r5, r3, sl, lsl #26 │ │ │ │ @ instruction: 0x000011b8 │ │ │ │ - rsbseq fp, r7, r6, lsl #2 │ │ │ │ - rsbseq fp, r7, r2, lsl r1 │ │ │ │ + rsbseq fp, r7, lr, lsl #2 │ │ │ │ + rsbseq fp, r7, sl, lsl r1 │ │ │ │ + rsbseq fp, r7, sl, lsl #2 │ │ │ │ rsbseq fp, r7, r2, lsl #2 │ │ │ │ - ldrshteq fp, [r7], #-10 │ │ │ │ - rsbseq sl, r7, r6, lsr #30 │ │ │ │ - rsbseq sl, r7, sl, lsl pc │ │ │ │ - rsbseq sl, r7, r4, lsl pc │ │ │ │ - rsbseq sl, r7, r8, asr sp │ │ │ │ - rsbseq sl, r7, lr, lsr #22 │ │ │ │ - ldrhteq ip, [r7], #-168 @ 0xffffff58 │ │ │ │ + rsbseq sl, r7, lr, lsr #30 │ │ │ │ + rsbseq sl, r7, r2, lsr #30 │ │ │ │ + rsbseq sl, r7, ip, lsl pc │ │ │ │ + rsbseq sl, r7, r0, ror #26 │ │ │ │ + rsbseq sl, r7, r6, lsr fp │ │ │ │ + rsbseq ip, r7, r0, asr #21 │ │ │ │ addeq r5, r3, r2, asr #13 │ │ │ │ - rsbseq sl, r7, ip, lsl #21 │ │ │ │ - rsbseq sl, r7, r0, lsl #19 │ │ │ │ + @ instruction: 0x0077aa94 │ │ │ │ + rsbseq sl, r7, r8, lsl #19 │ │ │ │ + rsbseq sl, r7, sl, asr r9 │ │ │ │ rsbseq sl, r7, r2, asr r9 │ │ │ │ - rsbseq sl, r7, sl, asr #18 │ │ │ │ + rsbseq sl, r7, r6, asr #18 │ │ │ │ rsbseq sl, r7, lr, lsr r9 │ │ │ │ - rsbseq sl, r7, r6, lsr r9 │ │ │ │ - rsbseq sl, r7, r4, ror r7 │ │ │ │ - rsbseq sl, r7, lr, lsl r6 │ │ │ │ - rsbseq ip, r7, sl, lsr #11 │ │ │ │ - rsbseq sl, r7, ip, asr #11 │ │ │ │ - rsbseq ip, r7, r6, asr r5 │ │ │ │ - rsbseq sl, r7, ip, lsr #10 │ │ │ │ - ldrhteq ip, [r7], #-72 @ 0xffffffb8 │ │ │ │ - ldrshteq sl, [r7], #-68 @ 0xffffffbc │ │ │ │ - rsbseq ip, r7, r0, lsl #9 │ │ │ │ - rsbseq sl, r7, ip, asr #9 │ │ │ │ - rsbseq ip, r7, r6, asr r4 │ │ │ │ + rsbseq sl, r7, ip, ror r7 │ │ │ │ + rsbseq sl, r7, r6, lsr #12 │ │ │ │ + ldrhteq ip, [r7], #-82 @ 0xffffffae │ │ │ │ + ldrsbteq sl, [r7], #-84 @ 0xffffffac │ │ │ │ + rsbseq ip, r7, lr, asr r5 │ │ │ │ + rsbseq sl, r7, r4, lsr r5 │ │ │ │ + rsbseq ip, r7, r0, asr #9 │ │ │ │ + ldrshteq sl, [r7], #-76 @ 0xffffffb4 │ │ │ │ + rsbseq ip, r7, r8, lsl #9 │ │ │ │ + ldrsbteq sl, [r7], #-68 @ 0xffffffbc │ │ │ │ + rsbseq ip, r7, lr, asr r4 │ │ │ │ ldrtmi r4, [r1], -r8, lsl #16 │ │ │ │ bcc 65b7c │ │ │ │ andcc r4, ip, r8, ror r4 │ │ │ │ @ instruction: 0xf926f7ae │ │ │ │ @ instruction: 0xf04f4805 │ │ │ │ ldrbtmi r3, [r8], #-511 @ 0xfffffe01 │ │ │ │ @ instruction: 0xf9e0f7ae │ │ │ │ @ instruction: 0xf7a7e477 │ │ │ │ svclt 0x0000ee6c │ │ │ │ - rsbseq sl, r7, r0, lsr #8 │ │ │ │ - rsbseq ip, r7, sl, lsr #7 │ │ │ │ + rsbseq sl, r7, r8, lsr #8 │ │ │ │ + ldrhteq ip, [r7], #-50 @ 0xffffffce │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl febc0c6c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xb08d0fb8 │ │ │ │ strmi r4, [ip], -r5, lsl #12 │ │ │ │ @ instruction: 0x461f4616 │ │ │ │ @ instruction: 0xf030f0a7 │ │ │ │ @@ -89251,26 +89251,26 @@ │ │ │ │ ldmdami r0, {r0, r1, r3, r4, r6, r8, ip, sp, lr} │ │ │ │ andcc r4, ip, r8, ror r4 │ │ │ │ @ instruction: 0xf860f7ae │ │ │ │ stmdbls fp, {r1, r2, r3, fp, lr} │ │ │ │ @ instruction: 0xf7ae4478 │ │ │ │ blls 36804c >::_M_default_append(unsigned int)@@Base+0xe5488> │ │ │ │ svclt 0x0000e750 │ │ │ │ - rsbseq sl, r7, r2, asr r3 │ │ │ │ - ldrsbteq ip, [r7], #-46 @ 0xffffffd2 │ │ │ │ - rsbseq sl, r7, r4, lsr r3 │ │ │ │ - rsbseq ip, r7, r0, asr #5 │ │ │ │ - rsbseq sl, r7, lr, ror #5 │ │ │ │ - rsbseq ip, r7, sl, ror r2 │ │ │ │ - ldrsbteq sl, [r7], #-32 @ 0xffffffe0 │ │ │ │ - rsbseq ip, r7, ip, asr r2 │ │ │ │ - ldrhteq sl, [r7], #-34 @ 0xffffffde │ │ │ │ - rsbseq ip, r7, lr, lsr r2 │ │ │ │ - @ instruction: 0x0077a294 │ │ │ │ - rsbseq ip, r7, r0, lsr #4 │ │ │ │ + rsbseq sl, r7, sl, asr r3 │ │ │ │ + rsbseq ip, r7, r6, ror #5 │ │ │ │ + rsbseq sl, r7, ip, lsr r3 │ │ │ │ + rsbseq ip, r7, r8, asr #5 │ │ │ │ + ldrshteq sl, [r7], #-38 @ 0xffffffda │ │ │ │ + rsbseq ip, r7, r2, lsl #5 │ │ │ │ + ldrsbteq sl, [r7], #-40 @ 0xffffffd8 │ │ │ │ + rsbseq ip, r7, r4, ror #4 │ │ │ │ + ldrhteq sl, [r7], #-42 @ 0xffffffd6 │ │ │ │ + rsbseq ip, r7, r6, asr #4 │ │ │ │ + @ instruction: 0x0077a29c │ │ │ │ + rsbseq ip, r7, r8, lsr #4 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ blhi 2250d4 │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x0020f8cc │ │ │ │ ldrmi fp, [r6], -r9, lsr #1 │ │ │ │ @ instruction: 0x469a4abb │ │ │ │ @@ -89459,17 +89459,17 @@ │ │ │ │ cdp 5, 11, cr9, cr6, cr10, {0} │ │ │ │ movwls r9, #47872 @ 0xbb00 │ │ │ │ svclt 0x0000e00f │ │ │ │ @ instruction: 0xffffffff │ │ │ │ @ instruction: 0xffffffff │ │ │ │ ldrdeq r4, [r3], ip │ │ │ │ @ instruction: 0x000011b8 │ │ │ │ - ldrshteq sl, [r7], #-28 @ 0xffffffe4 │ │ │ │ - @ instruction: 0x0077a19a │ │ │ │ - rsbseq r9, r7, ip, lsl #31 │ │ │ │ + rsbseq sl, r7, r4, lsl #4 │ │ │ │ + rsbseq sl, r7, r2, lsr #3 │ │ │ │ + @ instruction: 0x00779f94 │ │ │ │ @ instruction: 0xf855469b │ │ │ │ strtmi r3, [r1], -r4, lsl #30 │ │ │ │ ldc 6, cr4, [r3, #224] @ 0xe0 │ │ │ │ @ instruction: 0xf0a78b28 │ │ │ │ vmls.f , q13, d3[7] │ │ │ │ ldmdavs sl!, {r0, r5, r6, r7, r8, fp, ip, sp, lr, pc}^ │ │ │ │ @ instruction: 0xf5026d83 │ │ │ │ @@ -89693,15 +89693,15 @@ │ │ │ │ andhi pc, r0, pc, lsr #7 │ │ │ │ @ instruction: 0xffffffff │ │ │ │ @ instruction: 0xffffffff │ │ │ │ addge r9, r7, #46, 30 @ 0xb8 │ │ │ │ ldrbtpl r4, [sp], #-686 @ 0xfffffd52 │ │ │ │ andeq r0, r0, r0 │ │ │ │ @ instruction: 0xffffffff │ │ │ │ - rsbseq r9, r7, r6, asr #29 │ │ │ │ + rsbseq r9, r7, lr, asr #29 │ │ │ │ @ instruction: 0xffff909d │ │ │ │ blvc 12592c │ │ │ │ blvs 125934 │ │ │ │ blvs ff265db0 │ │ │ │ blx 4a5ea8 │ │ │ │ stmiavs r1!, {sl, ip, lr, pc} │ │ │ │ strmi r6, [ip], -sp, asr #17 │ │ │ │ @@ -89863,15 +89863,15 @@ │ │ │ │ bls 5cac28 │ │ │ │ @ instruction: 0xf0002a00 │ │ │ │ @ instruction: 0xf8df80f9 │ │ │ │ @ instruction: 0xf04f89fc │ │ │ │ svcls 0x00100b00 │ │ │ │ stmib sp, {r3, r4, r5, r6, r7, sl, lr}^ │ │ │ │ and fp, r0, r9, lsl #18 │ │ │ │ - bls 8511e8 │ │ │ │ + bls 8511e8 │ │ │ │ ldrtmi r2, [r8], -r8, asr #2 │ │ │ │ eorcs pc, r5, r2, asr r8 @ │ │ │ │ vqdmulh.s d15, d2, d1 │ │ │ │ ldmne lr, {r0, r6, r9, sl, lr} │ │ │ │ ldc 8, cr5, [r3, #620] @ 0x26c │ │ │ │ ldmib r6, {r5, r8, r9, fp, pc}^ │ │ │ │ bne fe736db0 │ │ │ │ @@ -90491,61 +90491,61 @@ │ │ │ │ andcc r4, ip, r8, ror r4 │ │ │ │ cdp2 7, 11, cr15, cr2, cr12, {5} │ │ │ │ @ instruction: 0xf04f4832 │ │ │ │ ldrbtmi r3, [r8], #-511 @ 0xfffffe01 │ │ │ │ @ instruction: 0xff6cf7ac │ │ │ │ @ instruction: 0xf7a6e7e0 │ │ │ │ svclt 0x0000ebf8 │ │ │ │ - rsbseq r9, r7, lr, lsr #20 │ │ │ │ - ldrshteq r9, [r7], #-148 @ 0xffffff6c │ │ │ │ - rsbseq fp, r7, r8, lsl #19 │ │ │ │ + rsbseq r9, r7, r6, lsr sl │ │ │ │ + ldrshteq r9, [r7], #-156 @ 0xffffff64 │ │ │ │ + @ instruction: 0x0077b990 │ │ │ │ addeq r4, r3, lr, ror #10 │ │ │ │ @ instruction: 0x000011b8 │ │ │ │ - rsbseq r9, r7, lr, ror r9 │ │ │ │ - rsbseq fp, r7, r8, lsl #18 │ │ │ │ - rsbseq r9, r7, r0, lsr #18 │ │ │ │ - rsbseq r9, r7, r2, ror #14 │ │ │ │ - rsbseq fp, r7, ip, ror #13 │ │ │ │ - rsbseq r9, r7, r0, asr #14 │ │ │ │ - rsbseq fp, r7, sl, asr #13 │ │ │ │ - rsbseq r9, r7, r0, lsr r7 │ │ │ │ + rsbseq r9, r7, r6, lsl #19 │ │ │ │ + rsbseq fp, r7, r0, lsl r9 │ │ │ │ + rsbseq r9, r7, r8, lsr #18 │ │ │ │ + rsbseq r9, r7, sl, ror #14 │ │ │ │ + ldrshteq fp, [r7], #-100 @ 0xffffff9c │ │ │ │ + rsbseq r9, r7, r8, asr #14 │ │ │ │ + ldrsbteq fp, [r7], #-98 @ 0xffffff9e │ │ │ │ + rsbseq r9, r7, r8, lsr r7 │ │ │ │ + rsbseq r9, r7, lr, ror #10 │ │ │ │ rsbseq r9, r7, r6, ror #10 │ │ │ │ - rsbseq r9, r7, lr, asr r5 │ │ │ │ - rsbseq r9, r7, r0, lsl r2 │ │ │ │ - @ instruction: 0x0077b19c │ │ │ │ - ldrshteq r9, [r7], #-22 @ 0xffffffea │ │ │ │ - rsbseq fp, r7, r2, lsl #3 │ │ │ │ - ldrhteq r9, [r7], #-20 @ 0xffffffec │ │ │ │ - rsbseq fp, r7, r0, asr #2 │ │ │ │ - rsbseq r9, r7, r4, lsl #3 │ │ │ │ - rsbseq fp, r7, r0, lsl r1 │ │ │ │ + rsbseq r9, r7, r8, lsl r2 │ │ │ │ + rsbseq fp, r7, r4, lsr #3 │ │ │ │ + ldrshteq r9, [r7], #-30 @ 0xffffffe2 │ │ │ │ + rsbseq fp, r7, sl, lsl #3 │ │ │ │ + ldrhteq r9, [r7], #-28 @ 0xffffffe4 │ │ │ │ + rsbseq fp, r7, r8, asr #2 │ │ │ │ + rsbseq r9, r7, ip, lsl #3 │ │ │ │ + rsbseq fp, r7, r8, lsl r1 │ │ │ │ @ instruction: 0xffff85af │ │ │ │ @ instruction: 0xffff8575 │ │ │ │ - @ instruction: 0x0077909e │ │ │ │ - rsbseq fp, r7, sl, lsr #32 │ │ │ │ - rsbseq r9, r7, r4, lsl #1 │ │ │ │ - rsbseq fp, r7, lr │ │ │ │ - rsbseq r9, r7, r0, rrx │ │ │ │ - rsbseq sl, r7, ip, ror #31 │ │ │ │ - rsbseq r9, r7, r2, asr #32 │ │ │ │ - rsbseq sl, r7, lr, asr #31 │ │ │ │ - rsbseq r9, r7, ip, lsl r0 │ │ │ │ - rsbseq sl, r7, r8, lsr #31 │ │ │ │ - rsbseq r8, r7, r4, asr #31 │ │ │ │ - rsbseq sl, r7, r0, asr pc │ │ │ │ - rsbseq r8, r7, r8, lsr #31 │ │ │ │ - rsbseq sl, r7, r4, lsr pc │ │ │ │ - rsbseq r8, r7, ip, lsl #31 │ │ │ │ - rsbseq sl, r7, r8, lsl pc │ │ │ │ - rsbseq r8, r7, r4, ror pc │ │ │ │ - ldrshteq sl, [r7], #-238 @ 0xffffff12 │ │ │ │ - rsbseq r8, r7, r2, asr pc │ │ │ │ - ldrsbteq sl, [r7], #-236 @ 0xffffff14 │ │ │ │ - rsbseq r8, r7, r8, lsr pc │ │ │ │ - rsbseq sl, r7, r2, asr #29 │ │ │ │ + rsbseq r9, r7, r6, lsr #1 │ │ │ │ + rsbseq fp, r7, r2, lsr r0 │ │ │ │ + rsbseq r9, r7, ip, lsl #1 │ │ │ │ + rsbseq fp, r7, r6, lsl r0 │ │ │ │ + rsbseq r9, r7, r8, rrx │ │ │ │ + ldrshteq sl, [r7], #-244 @ 0xffffff0c │ │ │ │ + rsbseq r9, r7, sl, asr #32 │ │ │ │ + ldrsbteq sl, [r7], #-246 @ 0xffffff0a │ │ │ │ + rsbseq r9, r7, r4, lsr #32 │ │ │ │ + ldrhteq sl, [r7], #-240 @ 0xffffff10 │ │ │ │ + rsbseq r8, r7, ip, asr #31 │ │ │ │ + rsbseq sl, r7, r8, asr pc │ │ │ │ + ldrhteq r8, [r7], #-240 @ 0xffffff10 │ │ │ │ + rsbseq sl, r7, ip, lsr pc │ │ │ │ + @ instruction: 0x00778f94 │ │ │ │ + rsbseq sl, r7, r0, lsr #30 │ │ │ │ + rsbseq r8, r7, ip, ror pc │ │ │ │ + rsbseq sl, r7, r6, lsl #30 │ │ │ │ + rsbseq r8, r7, sl, asr pc │ │ │ │ + rsbseq sl, r7, r4, ror #29 │ │ │ │ + rsbseq r8, r7, r0, asr #30 │ │ │ │ + rsbseq sl, r7, sl, asr #29 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ blhi 1264c0 │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ bleq 18a9344 │ │ │ │ ldclmi 2, cr15, [r4, #-692]! @ 0xfffffd4c │ │ │ │ @ instruction: 0x46984617 │ │ │ │ @@ -90817,30 +90817,30 @@ │ │ │ │ ldrbtmi r3, [r8], #-511 @ 0xfffffe01 │ │ │ │ stc2l 7, cr15, [r6], #688 @ 0x2b0 │ │ │ │ @ instruction: 0xf7a6e5fd │ │ │ │ svclt 0x0000e972 │ │ │ │ addeq r3, r3, ip, ror #19 │ │ │ │ @ instruction: 0x000011b8 │ │ │ │ addeq r3, r3, r2, asr #19 │ │ │ │ - ldrshteq r8, [r7], #-222 @ 0xffffff22 │ │ │ │ - rsbseq r8, r7, r0, lsl #27 │ │ │ │ - rsbseq r8, r7, sl, ror #25 │ │ │ │ - rsbseq r8, r7, sl, lsr ip │ │ │ │ + rsbseq r8, r7, r6, lsl #28 │ │ │ │ + rsbseq r8, r7, r8, lsl #27 │ │ │ │ + ldrshteq r8, [r7], #-194 @ 0xffffff3e │ │ │ │ + rsbseq r8, r7, r2, asr #24 │ │ │ │ @ instruction: 0xffff80d9 │ │ │ │ @ instruction: 0xffff8095 │ │ │ │ @ instruction: 0xffff8087 │ │ │ │ @ instruction: 0xffff8065 │ │ │ │ @ instruction: 0xffff99f3 │ │ │ │ - rsbseq r8, r7, r2, lsr #24 │ │ │ │ - rsbseq r8, r7, lr, ror fp │ │ │ │ - rsbseq r8, r7, lr, lsr #22 │ │ │ │ - rsbseq r8, r7, r2, ror sl │ │ │ │ - ldrshteq sl, [r7], #-158 @ 0xffffff62 │ │ │ │ - rsbseq r8, r7, ip, lsr #20 │ │ │ │ - ldrhteq sl, [r7], #-150 @ 0xffffff6a │ │ │ │ + rsbseq r8, r7, sl, lsr #24 │ │ │ │ + rsbseq r8, r7, r6, lsl #23 │ │ │ │ + rsbseq r8, r7, r6, lsr fp │ │ │ │ + rsbseq r8, r7, sl, ror sl │ │ │ │ + rsbseq sl, r7, r6, lsl #20 │ │ │ │ + rsbseq r8, r7, r4, lsr sl │ │ │ │ + ldrhteq sl, [r7], #-158 @ 0xffffff62 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ blhi 1a695c │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x0068f8cc │ │ │ │ @ instruction: 0xf8dfb099 │ │ │ │ pkhbtmi r6, r8, r8, lsl #25 │ │ │ │ @@ -91645,43 +91645,43 @@ │ │ │ │ ldrtmi r4, [r1], -r2, lsr #16 │ │ │ │ @ instruction: 0xf7ab4478 │ │ │ │ str pc, [fp], #3693 @ 0xe6d │ │ │ │ blge aa6874 │ │ │ │ ldmib sp, {r0, r1, r2, r3, r4, r9, sl, lr}^ │ │ │ │ strtmi r9, [r3], r8, lsl #10 │ │ │ │ svclt 0x0000e04e │ │ │ │ - rsbseq r8, r7, r4, lsl #19 │ │ │ │ + rsbseq r8, r7, ip, lsl #19 │ │ │ │ addeq r3, r3, r0, asr #10 │ │ │ │ @ instruction: 0x000011b8 │ │ │ │ + rsbseq r8, r7, r6, lsl #18 │ │ │ │ ldrshteq r8, [r7], #-142 @ 0xffffff72 │ │ │ │ ldrshteq r8, [r7], #-134 @ 0xffffff7a │ │ │ │ - rsbseq r8, r7, lr, ror #17 │ │ │ │ - rsbseq r8, r7, r0, lsr #16 │ │ │ │ - rsbseq r8, r7, r0, lsl #15 │ │ │ │ - ldrshteq r8, [r7], #-102 @ 0xffffff9a │ │ │ │ - rsbseq r8, r7, ip, ror #10 │ │ │ │ - ldrshteq sl, [r7], #-70 @ 0xffffffba │ │ │ │ - rsbseq r8, r7, r0, lsr #8 │ │ │ │ - rsbseq sl, r7, sl, lsr #7 │ │ │ │ + rsbseq r8, r7, r8, lsr #16 │ │ │ │ + rsbseq r8, r7, r8, lsl #15 │ │ │ │ + ldrshteq r8, [r7], #-110 @ 0xffffff92 │ │ │ │ + rsbseq r8, r7, r4, ror r5 │ │ │ │ + ldrshteq sl, [r7], #-78 @ 0xffffffb2 │ │ │ │ + rsbseq r8, r7, r8, lsr #8 │ │ │ │ + ldrhteq sl, [r7], #-50 @ 0xffffffce │ │ │ │ @ instruction: 0x00832fb4 │ │ │ │ - rsbseq r8, r7, ip, lsl #7 │ │ │ │ - rsbseq sl, r7, r6, lsl r3 │ │ │ │ + @ instruction: 0x00778394 │ │ │ │ + rsbseq sl, r7, lr, lsl r3 │ │ │ │ + rsbseq r8, r7, lr, lsl #6 │ │ │ │ rsbseq r8, r7, r6, lsl #6 │ │ │ │ ldrshteq r8, [r7], #-46 @ 0xffffffd2 │ │ │ │ - ldrshteq r8, [r7], #-38 @ 0xffffffda │ │ │ │ - rsbseq r8, r7, ip, lsl #2 │ │ │ │ - rsbseq r8, r7, ip, rrx │ │ │ │ - ldrshteq r7, [r7], #-240 @ 0xffffff10 │ │ │ │ - rsbseq r7, r7, lr, lsl #30 │ │ │ │ - @ instruction: 0x00779e9a │ │ │ │ - rsbseq r7, r7, r6, lsr #29 │ │ │ │ - rsbseq r9, r7, r2, lsr lr │ │ │ │ - rsbseq r7, r7, r4, asr sp │ │ │ │ - rsbseq r7, r7, r8, lsr sp │ │ │ │ - rsbseq r9, r7, r4, asr #25 │ │ │ │ + rsbseq r8, r7, r4, lsl r1 │ │ │ │ + rsbseq r8, r7, r4, ror r0 │ │ │ │ + ldrshteq r7, [r7], #-248 @ 0xffffff08 │ │ │ │ + rsbseq r7, r7, r6, lsl pc │ │ │ │ + rsbseq r9, r7, r2, lsr #29 │ │ │ │ + rsbseq r7, r7, lr, lsr #29 │ │ │ │ + rsbseq r9, r7, sl, lsr lr │ │ │ │ + rsbseq r7, r7, ip, asr sp │ │ │ │ + rsbseq r7, r7, r0, asr #26 │ │ │ │ + rsbseq r9, r7, ip, asr #25 │ │ │ │ ldrbmi r9, [r1], -r9, lsr #22 │ │ │ │ @ instruction: 0x46584632 │ │ │ │ vmov.32 d0[0], r1 │ │ │ │ @ instruction: 0xeeb83a10 │ │ │ │ @ instruction: 0xf0a40bc0 │ │ │ │ stmdacs r1, {r0, r1, r2, r4, r6, r8, sl, ip, sp, lr, pc} │ │ │ │ blls 160864 │ │ │ │ @@ -91741,20 +91741,20 @@ │ │ │ │ andcc r4, ip, r8, ror r4 │ │ │ │ stc2l 7, cr15, [lr], #684 @ 0x2ac │ │ │ │ @ instruction: 0xf04f4809 │ │ │ │ ldrbtmi r3, [r8], #-511 @ 0xfffffe01 │ │ │ │ stc2 7, cr15, [r8, #684]! @ 0x2ac │ │ │ │ @ instruction: 0xf7a5e7de │ │ │ │ svclt 0x0000ea34 │ │ │ │ - ldrshteq r7, [r7], #-176 @ 0xffffff50 │ │ │ │ - rsbseq r9, r7, sl, ror fp │ │ │ │ - ldrsbteq r7, [r7], #-176 @ 0xffffff50 │ │ │ │ - rsbseq r9, r7, sl, asr fp │ │ │ │ - ldrhteq r7, [r7], #-176 @ 0xffffff50 │ │ │ │ - rsbseq r9, r7, sl, lsr fp │ │ │ │ + ldrshteq r7, [r7], #-184 @ 0xffffff48 │ │ │ │ + rsbseq r9, r7, r2, lsl #23 │ │ │ │ + ldrsbteq r7, [r7], #-184 @ 0xffffff48 │ │ │ │ + rsbseq r9, r7, r2, ror #22 │ │ │ │ + ldrhteq r7, [r7], #-184 @ 0xffffff48 │ │ │ │ + rsbseq r9, r7, r2, asr #22 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ blhi 1a77a4 │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x0018f8cc │ │ │ │ strmi fp, [r3], sp, lsr #1 │ │ │ │ stceq 1, cr15, [r0], {178} @ 0xb2 │ │ │ │ @@ -92421,36 +92421,36 @@ │ │ │ │ @ instruction: 0xf7aa300c │ │ │ │ ldmdami sl, {r0, r1, r2, r3, r4, r7, r8, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ ldrbtmi r4, [r8], #-1569 @ 0xfffff9df │ │ │ │ @ instruction: 0xf85af7ab │ │ │ │ svclt 0x0000e698 │ │ │ │ ldrlt r4, [r9, #-3109]! @ 0xfffff3db │ │ │ │ strbpl r6, [r7], #-2187 @ 0xfffff775 │ │ │ │ - rsbseq r7, r7, sl, asr fp │ │ │ │ - rsbseq r7, r7, sl, lsl #19 │ │ │ │ - rsbseq r7, r7, lr, ror r9 │ │ │ │ - rsbseq r7, r7, r2, ror r9 │ │ │ │ - ldrshteq r7, [r7], #-32 @ 0xffffffe0 │ │ │ │ - rsbseq r9, r7, ip, ror r2 │ │ │ │ - ldrsbteq r7, [r7], #-40 @ 0xffffffd8 │ │ │ │ - rsbseq r9, r7, r4, ror #4 │ │ │ │ - rsbseq r7, r7, r8, lsl r2 │ │ │ │ - rsbseq r9, r7, r4, lsr #3 │ │ │ │ - @ instruction: 0x0077719e │ │ │ │ - rsbseq r9, r7, sl, lsr #2 │ │ │ │ - rsbseq r7, r7, r2, lsl #3 │ │ │ │ - rsbseq r9, r7, lr, lsl #2 │ │ │ │ - rsbseq r7, r7, r6, ror #2 │ │ │ │ - ldrshteq r9, [r7], #-2 │ │ │ │ - rsbseq r7, r7, sl, asr #2 │ │ │ │ - ldrsbteq r9, [r7], #-6 │ │ │ │ - rsbseq r7, r7, lr, lsr #2 │ │ │ │ - ldrhteq r9, [r7], #-10 │ │ │ │ - rsbseq r7, r7, r2, lsl r1 │ │ │ │ - @ instruction: 0x0077909e │ │ │ │ + rsbseq r7, r7, r2, ror #22 │ │ │ │ + @ instruction: 0x00777992 │ │ │ │ + rsbseq r7, r7, r6, lsl #19 │ │ │ │ + rsbseq r7, r7, sl, ror r9 │ │ │ │ + ldrshteq r7, [r7], #-40 @ 0xffffffd8 │ │ │ │ + rsbseq r9, r7, r4, lsl #5 │ │ │ │ + rsbseq r7, r7, r0, ror #5 │ │ │ │ + rsbseq r9, r7, ip, ror #4 │ │ │ │ + rsbseq r7, r7, r0, lsr #4 │ │ │ │ + rsbseq r9, r7, ip, lsr #3 │ │ │ │ + rsbseq r7, r7, r6, lsr #3 │ │ │ │ + rsbseq r9, r7, r2, lsr r1 │ │ │ │ + rsbseq r7, r7, sl, lsl #3 │ │ │ │ + rsbseq r9, r7, r6, lsl r1 │ │ │ │ + rsbseq r7, r7, lr, ror #2 │ │ │ │ + ldrshteq r9, [r7], #-10 │ │ │ │ + rsbseq r7, r7, r2, asr r1 │ │ │ │ + ldrsbteq r9, [r7], #-14 │ │ │ │ + rsbseq r7, r7, r6, lsr r1 │ │ │ │ + rsbseq r9, r7, r2, asr #1 │ │ │ │ + rsbseq r7, r7, sl, lsl r1 │ │ │ │ + rsbseq r9, r7, r6, lsr #1 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ blhi 128284 │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x0020f8cc │ │ │ │ mcrrls 0, 10, fp, sl, cr13 │ │ │ │ stccs 8, cr6, [r0], {36} @ 0x24 │ │ │ │ @@ -92775,15 +92775,15 @@ │ │ │ │ smlabteq r0, r1, fp, lr │ │ │ │ stmdals lr, {r0, r1, r2, r4, r9, fp, ip, pc} │ │ │ │ mvnvc lr, r1, lsr #20 │ │ │ │ @ instruction: 0xf101fb02 │ │ │ │ bl 117330c │ │ │ │ @ instruction: 0xf7a571e1 │ │ │ │ ldcls 8, cr14, [r1], {82} @ 0x52 │ │ │ │ - bne 893780 │ │ │ │ + bne 893780 │ │ │ │ blle fe53dd00 │ │ │ │ @ instruction: 0xf8539b3d │ │ │ │ addsmi r3, r8, #39 @ 0x27 │ │ │ │ b 1364764 │ │ │ │ @ instruction: 0xf5b30304 │ │ │ │ svclt 0x003f4f00 │ │ │ │ @ instruction: 0xf64f4622 │ │ │ │ @@ -93075,36 +93075,36 @@ │ │ │ │ blx fe1ab634 │ │ │ │ @ instruction: 0x4621481a │ │ │ │ @ instruction: 0xf7aa4478 │ │ │ │ ldrb pc, [r1, #-2879] @ 0xfffff4c1 @ │ │ │ │ andhi pc, r0, pc, lsr #7 │ │ │ │ ldrlt r4, [r9, #-3109]! @ 0xfffff3db │ │ │ │ strbpl r6, [r7], #-2187 @ 0xfffff775 │ │ │ │ - rsbseq r7, r7, ip, ror r0 │ │ │ │ + rsbseq r7, r7, r4, lsl #1 │ │ │ │ + ldrhteq r6, [r7], #-230 @ 0xffffff1a │ │ │ │ rsbseq r6, r7, lr, lsr #29 │ │ │ │ rsbseq r6, r7, r6, lsr #29 │ │ │ │ - @ instruction: 0x00776e9e │ │ │ │ - @ instruction: 0x00776892 │ │ │ │ - rsbseq r8, r7, lr, lsl r8 │ │ │ │ - rsbseq r6, r7, r2, asr r8 │ │ │ │ - ldrsbteq r8, [r7], #-126 @ 0xffffff82 │ │ │ │ - rsbseq r6, r7, sl, lsr r8 │ │ │ │ - rsbseq r8, r7, r6, asr #15 │ │ │ │ - rsbseq r6, r7, r0, lsr #16 │ │ │ │ - rsbseq r8, r7, ip, lsr #15 │ │ │ │ - rsbseq r6, r7, r6, lsl #16 │ │ │ │ - @ instruction: 0x00778792 │ │ │ │ - rsbseq r6, r7, r6, asr #15 │ │ │ │ - rsbseq r8, r7, r2, asr r7 │ │ │ │ - rsbseq r6, r7, r8, ror #14 │ │ │ │ - ldrshteq r8, [r7], #-100 @ 0xffffff9c │ │ │ │ - rsbseq r6, r7, ip, lsr r7 │ │ │ │ - rsbseq r8, r7, r8, asr #13 │ │ │ │ - ldrsbteq r6, [r7], #-108 @ 0xffffff94 │ │ │ │ - rsbseq r8, r7, r8, ror #12 │ │ │ │ + @ instruction: 0x0077689a │ │ │ │ + rsbseq r8, r7, r6, lsr #16 │ │ │ │ + rsbseq r6, r7, sl, asr r8 │ │ │ │ + rsbseq r8, r7, r6, ror #15 │ │ │ │ + rsbseq r6, r7, r2, asr #16 │ │ │ │ + rsbseq r8, r7, lr, asr #15 │ │ │ │ + rsbseq r6, r7, r8, lsr #16 │ │ │ │ + ldrhteq r8, [r7], #-116 @ 0xffffff8c │ │ │ │ + rsbseq r6, r7, lr, lsl #16 │ │ │ │ + @ instruction: 0x0077879a │ │ │ │ + rsbseq r6, r7, lr, asr #15 │ │ │ │ + rsbseq r8, r7, sl, asr r7 │ │ │ │ + rsbseq r6, r7, r0, ror r7 │ │ │ │ + ldrshteq r8, [r7], #-108 @ 0xffffff94 │ │ │ │ + rsbseq r6, r7, r4, asr #14 │ │ │ │ + ldrsbteq r8, [r7], #-96 @ 0xffffffa0 │ │ │ │ + rsbseq r6, r7, r4, ror #13 │ │ │ │ + rsbseq r8, r7, r0, ror r6 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ blhi 128cbc │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ cdpeq 8, 12, cr15, cr0, cr12, {6} │ │ │ │ ldcpl 8, cr15, [r0], #-892 @ 0xfffffc84 │ │ │ │ @ instruction: 0xf8dfb0c5 │ │ │ │ @@ -93451,15 +93451,15 @@ │ │ │ │ movwls r9, #35621 @ 0x8b25 │ │ │ │ movwls r9, #31526 @ 0x7b26 │ │ │ │ movwls r9, #6995 @ 0x1b53 │ │ │ │ movwls r9, #2849 @ 0xb21 │ │ │ │ stmib sp, {r2, r5, r8, r9, fp, ip, pc}^ │ │ │ │ bls 7c3588 │ │ │ │ movwls r6, #27867 @ 0x6cdb │ │ │ │ - blls 8541e0 │ │ │ │ + blls 8541e0 │ │ │ │ mcr2 7, 3, pc, cr12, cr11, {7} @ │ │ │ │ stmdacs r1, {r0, r2, r9, sl, lr} │ │ │ │ asrhi pc, r1, #32 @ │ │ │ │ tstlt fp, r5, lsr #22 │ │ │ │ eoreq pc, r4, r3, asr #16 │ │ │ │ movwcs r9, #6682 @ 0x1a1a │ │ │ │ ands r6, r0, r3, lsl r0 │ │ │ │ @@ -93718,15 +93718,15 @@ │ │ │ │ blls e75e00 │ │ │ │ blcc 17fbe8 │ │ │ │ blls e12e2c │ │ │ │ beq 1aa830 │ │ │ │ @ instruction: 0x932a9b3b │ │ │ │ @ instruction: 0x932d9b3c │ │ │ │ ldrbtmi r4, [fp], #-3001 @ 0xfffff447 │ │ │ │ - blls 852e50 │ │ │ │ + blls 852e50 │ │ │ │ tstls r7, #4, 22 @ 0x1000 │ │ │ │ strcc lr, [r1, -r0] │ │ │ │ svcne 0x0004f856 │ │ │ │ blls 63fac4 │ │ │ │ blhi a2980c │ │ │ │ svcmi 0x0004f853 │ │ │ │ tstls r7, #638976 @ 0x9c000 │ │ │ │ @@ -93886,47 +93886,47 @@ │ │ │ │ vpmax.f32 d16, d1, d0 │ │ │ │ @ instruction: 0x46b180b4 │ │ │ │ @ instruction: 0x462ee7b2 │ │ │ │ svclt 0x0000e7d3 │ │ │ │ strdeq r1, [r3], r4 │ │ │ │ @ instruction: 0x000011b8 │ │ │ │ addeq r1, r3, sl, lsr #3 │ │ │ │ - rsbseq r6, r7, lr, lsr #11 │ │ │ │ - rsbseq r6, r7, r2, ror r5 │ │ │ │ - ldrshteq r6, [r7], #-38 @ 0xffffffda │ │ │ │ - rsbseq r6, r7, r2, lsr #5 │ │ │ │ - rsbseq r8, r7, ip, lsr #4 │ │ │ │ - rsbseq r6, r7, r8, lsr #5 │ │ │ │ - rsbseq r6, r7, r6, asr r0 │ │ │ │ - ldrsbteq r7, [r7], #-254 @ 0xffffff02 │ │ │ │ - rsbseq r6, r7, r8, lsr r0 │ │ │ │ - rsbseq r7, r7, r0, asr #31 │ │ │ │ - rsbseq r6, r7, r4, lsl r0 │ │ │ │ - @ instruction: 0x00777f9c │ │ │ │ - ldrshteq r5, [r7], #-246 @ 0xffffff0a │ │ │ │ - rsbseq r7, r7, lr, ror pc │ │ │ │ - rsbseq r5, r7, r6, lsl #31 │ │ │ │ - rsbseq r5, r7, r0, ror lr │ │ │ │ - rsbseq r5, r7, r4, lsr lr │ │ │ │ - ldrsbteq r5, [r7], #-206 @ 0xffffff32 │ │ │ │ + ldrhteq r6, [r7], #-86 @ 0xffffffaa │ │ │ │ + rsbseq r6, r7, sl, ror r5 │ │ │ │ + ldrshteq r6, [r7], #-46 @ 0xffffffd2 │ │ │ │ + rsbseq r6, r7, sl, lsr #5 │ │ │ │ + rsbseq r8, r7, r4, lsr r2 │ │ │ │ + ldrhteq r6, [r7], #-32 @ 0xffffffe0 │ │ │ │ + rsbseq r6, r7, lr, asr r0 │ │ │ │ + rsbseq r7, r7, r6, ror #31 │ │ │ │ + rsbseq r6, r7, r0, asr #32 │ │ │ │ + rsbseq r7, r7, r8, asr #31 │ │ │ │ + rsbseq r6, r7, ip, lsl r0 │ │ │ │ + rsbseq r7, r7, r4, lsr #31 │ │ │ │ + ldrshteq r5, [r7], #-254 @ 0xffffff02 │ │ │ │ + rsbseq r7, r7, r6, lsl #31 │ │ │ │ + rsbseq r5, r7, lr, lsl #31 │ │ │ │ + rsbseq r5, r7, r8, ror lr │ │ │ │ + rsbseq r5, r7, ip, lsr lr │ │ │ │ + rsbseq r5, r7, r6, ror #25 │ │ │ │ ldmdavs fp, {r1, r3, r4, r8, r9, fp, ip, pc} │ │ │ │ @ instruction: 0xf47f2b00 │ │ │ │ blls 99970c │ │ │ │ blcs 88914 │ │ │ │ addshi pc, sl, r0 │ │ │ │ @ instruction: 0x46409b1a │ │ │ │ blls 7930dc │ │ │ │ blls 9d30dc │ │ │ │ blls a130dc │ │ │ │ - blls 8930dc │ │ │ │ + blls 8930dc │ │ │ │ blls 15d30d8 │ │ │ │ blls 15930d8 │ │ │ │ blls 15530d8 │ │ │ │ blls 8d30d8 │ │ │ │ - blls 8530d8 │ │ │ │ + blls 8530d8 │ │ │ │ movwcs r9, #4864 @ 0x1300 │ │ │ │ movwls r9, #27158 @ 0x6a16 │ │ │ │ blls 7d4970 │ │ │ │ blx fe6ac4d2 │ │ │ │ stmdacs r1, {r2, r9, sl, lr} │ │ │ │ strbhi pc, [r2], r0, asr #32 @ │ │ │ │ stmdavs r3, {r1, r3, r4, fp, ip, pc} │ │ │ │ @@ -94099,15 +94099,15 @@ │ │ │ │ blls a92824 │ │ │ │ bls 7c0090 │ │ │ │ bne eacb10 │ │ │ │ eorcs pc, r3, r2, asr r8 @ │ │ │ │ andsls r4, r5, #2030043136 @ 0x79000000 │ │ │ │ blhi a29de8 │ │ │ │ vldmiavs r2, {s19-s54} │ │ │ │ - bls 85306c │ │ │ │ + bls 85306c │ │ │ │ eorcc pc, r3, r2, asr r8 @ │ │ │ │ @ instruction: 0xf0a39327 │ │ │ │ vsra.u64 d15, d23, #59 │ │ │ │ @ instruction: 0xf8d8fda9 │ │ │ │ stcvs 0, cr3, [r5, #16] │ │ │ │ @ instruction: 0x63aef503 │ │ │ │ blvc a9e10 │ │ │ │ @@ -94497,15 +94497,15 @@ │ │ │ │ blls a139e4 │ │ │ │ blls 15539e4 │ │ │ │ blls 8d39d0 │ │ │ │ blls 9939d0 │ │ │ │ andlt lr, r4, sp, asr #19 │ │ │ │ bls 7c06d8 │ │ │ │ movwls r6, #27867 @ 0x6cdb │ │ │ │ - blls 855238 │ │ │ │ + blls 855238 │ │ │ │ mcr2 7, 2, pc, cr0, cr10, {7} @ │ │ │ │ stmdacs r1, {r0, r2, r9, sl, lr} │ │ │ │ strthi pc, [r2], #-64 @ 0xffffffc0 │ │ │ │ tstlt r3, r5, lsr #22 │ │ │ │ @ instruction: 0xf8439a28 │ │ │ │ bls 6eee80 │ │ │ │ andsvs r2, r3, r1, lsl #6 │ │ │ │ @@ -94575,15 +94575,15 @@ │ │ │ │ blcc 1e9630 │ │ │ │ movwls r9, #15143 @ 0x3b27 │ │ │ │ movwls r9, #11029 @ 0x2b15 │ │ │ │ movwls r9, #35621 @ 0x8b25 │ │ │ │ movwls r9, #31526 @ 0x7b26 │ │ │ │ movwls r9, #6995 @ 0x1b53 │ │ │ │ movwls r9, #2849 @ 0xb21 │ │ │ │ - blls 85578c │ │ │ │ + blls 85578c │ │ │ │ @ instruction: 0xf8cd9916 │ │ │ │ @ instruction: 0xf7fa9010 │ │ │ │ strmi pc, [r4], -r1, lsr #27 │ │ │ │ @ instruction: 0xf0402801 │ │ │ │ blls 9cf3b8 │ │ │ │ @ instruction: 0xf43e2b00 │ │ │ │ bls a9ac08 │ │ │ │ @@ -94737,56 +94737,56 @@ │ │ │ │ ldrbtmi r4, [r8], #-1569 @ 0xfffff9df │ │ │ │ cdp2 7, 4, cr15, cr6, cr8, {5} │ │ │ │ @ instruction: 0xe6569419 │ │ │ │ blhi 126aa70 │ │ │ │ blvc ff2aad88 │ │ │ │ bcc fe4aa9f4 │ │ │ │ svclt 0x00e3f7fe │ │ │ │ - rsbseq r5, r7, r0, lsr #18 │ │ │ │ - rsbseq r7, r7, sl, lsr #17 │ │ │ │ - rsbseq r5, r7, r2, lsl #18 │ │ │ │ - rsbseq r7, r7, ip, lsl #17 │ │ │ │ - rsbseq r5, r7, r2, ror #17 │ │ │ │ - rsbseq r7, r7, ip, ror #16 │ │ │ │ - rsbseq r5, r7, r2, asr #17 │ │ │ │ - rsbseq r7, r7, ip, asr #16 │ │ │ │ - rsbseq r5, r7, r6, lsr #17 │ │ │ │ - rsbseq r7, r7, lr, lsr #16 │ │ │ │ - rsbseq r5, r7, ip, ror r8 │ │ │ │ - ldrsbteq r5, [r7], #-112 @ 0xffffff90 │ │ │ │ - ldrshteq r5, [r7], #-100 @ 0xffffff9c │ │ │ │ - rsbseq r5, r7, r6, ror #12 │ │ │ │ - rsbseq r5, r7, r2, lsr #10 │ │ │ │ - rsbseq r5, r7, ip, ror r4 │ │ │ │ - ldrshteq r5, [r7], #-58 @ 0xffffffc6 │ │ │ │ - rsbseq r5, r7, r0, asr #5 │ │ │ │ - rsbseq r5, r7, ip, lsl #4 │ │ │ │ - rsbseq r5, r7, lr, lsl #3 │ │ │ │ - rsbseq r5, r7, sl, lsr r0 │ │ │ │ - rsbseq r6, r7, r6, asr #31 │ │ │ │ - rsbseq r5, r7, r0, lsr #32 │ │ │ │ - rsbseq r6, r7, ip, lsr #31 │ │ │ │ - rsbseq r5, r7, r8 │ │ │ │ - @ instruction: 0x00776f94 │ │ │ │ - ldrsbteq r4, [r7], #-244 @ 0xffffff0c │ │ │ │ - rsbseq r6, r7, r0, ror #30 │ │ │ │ - ldrhteq r4, [r7], #-250 @ 0xffffff06 │ │ │ │ - rsbseq r6, r7, r6, asr #30 │ │ │ │ - ldrhteq r4, [r7], #-220 @ 0xffffff24 │ │ │ │ - rsbseq r6, r7, r8, asr #26 │ │ │ │ - rsbseq r4, r7, r2, lsr #27 │ │ │ │ - rsbseq r6, r7, lr, lsr #26 │ │ │ │ - rsbseq r4, r7, r6, lsl #27 │ │ │ │ - rsbseq r6, r7, r2, lsl sp │ │ │ │ - rsbseq r4, r7, r6, ror #26 │ │ │ │ - ldrshteq r6, [r7], #-194 @ 0xffffff3e │ │ │ │ - rsbseq r4, r7, r6, lsr #26 │ │ │ │ - ldrhteq r6, [r7], #-194 @ 0xffffff3e │ │ │ │ - rsbseq r4, r7, sl, ror #25 │ │ │ │ - rsbseq r6, r7, r6, ror ip │ │ │ │ + rsbseq r5, r7, r8, lsr #18 │ │ │ │ + ldrhteq r7, [r7], #-130 @ 0xffffff7e │ │ │ │ + rsbseq r5, r7, sl, lsl #18 │ │ │ │ + @ instruction: 0x00777894 │ │ │ │ + rsbseq r5, r7, sl, ror #17 │ │ │ │ + rsbseq r7, r7, r4, ror r8 │ │ │ │ + rsbseq r5, r7, sl, asr #17 │ │ │ │ + rsbseq r7, r7, r4, asr r8 │ │ │ │ + rsbseq r5, r7, lr, lsr #17 │ │ │ │ + rsbseq r7, r7, r6, lsr r8 │ │ │ │ + rsbseq r5, r7, r4, lsl #17 │ │ │ │ + ldrsbteq r5, [r7], #-120 @ 0xffffff88 │ │ │ │ + ldrshteq r5, [r7], #-108 @ 0xffffff94 │ │ │ │ + rsbseq r5, r7, lr, ror #12 │ │ │ │ + rsbseq r5, r7, sl, lsr #10 │ │ │ │ + rsbseq r5, r7, r4, lsl #9 │ │ │ │ + rsbseq r5, r7, r2, lsl #8 │ │ │ │ + rsbseq r5, r7, r8, asr #5 │ │ │ │ + rsbseq r5, r7, r4, lsl r2 │ │ │ │ + @ instruction: 0x00775196 │ │ │ │ + rsbseq r5, r7, r2, asr #32 │ │ │ │ + rsbseq r6, r7, lr, asr #31 │ │ │ │ + rsbseq r5, r7, r8, lsr #32 │ │ │ │ + ldrhteq r6, [r7], #-244 @ 0xffffff0c │ │ │ │ + rsbseq r5, r7, r0, lsl r0 │ │ │ │ + @ instruction: 0x00776f9c │ │ │ │ + ldrsbteq r4, [r7], #-252 @ 0xffffff04 │ │ │ │ + rsbseq r6, r7, r8, ror #30 │ │ │ │ + rsbseq r4, r7, r2, asr #31 │ │ │ │ + rsbseq r6, r7, lr, asr #30 │ │ │ │ + rsbseq r4, r7, r4, asr #27 │ │ │ │ + rsbseq r6, r7, r0, asr sp │ │ │ │ + rsbseq r4, r7, sl, lsr #27 │ │ │ │ + rsbseq r6, r7, r6, lsr sp │ │ │ │ + rsbseq r4, r7, lr, lsl #27 │ │ │ │ + rsbseq r6, r7, sl, lsl sp │ │ │ │ + rsbseq r4, r7, lr, ror #26 │ │ │ │ + ldrshteq r6, [r7], #-202 @ 0xffffff36 │ │ │ │ + rsbseq r4, r7, lr, lsr #26 │ │ │ │ + ldrhteq r6, [r7], #-202 @ 0xffffff36 │ │ │ │ + ldrshteq r4, [r7], #-194 @ 0xffffff3e │ │ │ │ + rsbseq r6, r7, lr, ror ip │ │ │ │ blhi 126ab28 │ │ │ │ blvc ff2aae40 │ │ │ │ bvc 66a984 │ │ │ │ bllt a2d250 │ │ │ │ blhi 126ab38 │ │ │ │ blvc ff2aae50 │ │ │ │ bpl fe4aaabc │ │ │ │ @@ -94813,15 +94813,15 @@ │ │ │ │ blhi 126ab94 │ │ │ │ blvc ff2aaeac │ │ │ │ bpl fe4aab18 │ │ │ │ blt fec6d2bc │ │ │ │ @ instruction: 0x46409b55 │ │ │ │ blls 1593ed8 │ │ │ │ blls 8d3ed8 │ │ │ │ - blls 853ed4 │ │ │ │ + blls 853ed4 │ │ │ │ blls 713ed4 │ │ │ │ blls 9d3f20 │ │ │ │ blls a13f20 │ │ │ │ blls 1553f20 │ │ │ │ blls dd3eec │ │ │ │ blls d93f24 │ │ │ │ blls ed3f24 │ │ │ │ @@ -95200,65 +95200,65 @@ │ │ │ │ vtst.8 d20, d1, d23 │ │ │ │ ldrbtmi r5, [r8], #-345 @ 0xfffffea7 │ │ │ │ @ instruction: 0xf7a8300c │ │ │ │ ldmdami r5!, {r0, r2, r5, r6, r7, r8, fp, ip, sp, lr, pc} │ │ │ │ ldrbtmi r4, [r8], #-1569 @ 0xfffff9df │ │ │ │ blx fe8ad774 │ │ │ │ svclt 0x0000e590 │ │ │ │ - rsbseq r4, r7, r8, ror #23 │ │ │ │ - rsbseq r6, r7, r2, ror fp │ │ │ │ - rsbseq r4, r7, ip, ror sl │ │ │ │ - rsbseq r6, r7, r6, lsl #20 │ │ │ │ - rsbseq r4, r7, r2, lsr sl │ │ │ │ - rsbseq r4, r7, r0, asr r9 │ │ │ │ - ldrsbteq r6, [r7], #-140 @ 0xffffff74 │ │ │ │ - rsbseq r4, r7, r6, lsr r9 │ │ │ │ - rsbseq r6, r7, r2, asr #17 │ │ │ │ - rsbseq r4, r7, r6, lsl r9 │ │ │ │ - rsbseq r6, r7, r2, lsr #17 │ │ │ │ - ldrsbteq r4, [r7], #-130 @ 0xffffff7e │ │ │ │ - rsbseq r6, r7, lr, asr r8 │ │ │ │ - rsbseq r4, r7, r6, asr #16 │ │ │ │ - ldrsbteq r6, [r7], #-114 @ 0xffffff8e │ │ │ │ - rsbseq r4, r7, sl, lsr #16 │ │ │ │ - ldrhteq r6, [r7], #-118 @ 0xffffff8a │ │ │ │ - @ instruction: 0x00774790 │ │ │ │ - rsbseq r6, r7, ip, lsl r7 │ │ │ │ - rsbseq r4, r7, r4, ror r7 │ │ │ │ - rsbseq r6, r7, r0, lsl #14 │ │ │ │ - rsbseq r4, r7, sl, asr r7 │ │ │ │ - rsbseq r6, r7, r6, ror #13 │ │ │ │ - rsbseq r4, r7, r2, asr #14 │ │ │ │ - rsbseq r6, r7, ip, asr #13 │ │ │ │ - rsbseq r4, r7, r2, lsr #14 │ │ │ │ - rsbseq r6, r7, ip, lsr #13 │ │ │ │ - rsbseq r4, r7, r8, lsl #14 │ │ │ │ - @ instruction: 0x00776692 │ │ │ │ - rsbseq r4, r7, lr, ror #13 │ │ │ │ - rsbseq r6, r7, r8, ror r6 │ │ │ │ - ldrsbteq r4, [r7], #-100 @ 0xffffff9c │ │ │ │ - rsbseq r6, r7, lr, asr r6 │ │ │ │ - ldrhteq r4, [r7], #-104 @ 0xffffff98 │ │ │ │ - rsbseq r6, r7, r2, asr #12 │ │ │ │ - @ instruction: 0x0077469e │ │ │ │ - rsbseq r6, r7, r8, lsr #12 │ │ │ │ - rsbseq r4, r7, r4, lsl #13 │ │ │ │ - rsbseq r6, r7, lr, lsl #12 │ │ │ │ - rsbseq r4, r7, sl, ror #12 │ │ │ │ - ldrshteq r6, [r7], #-84 @ 0xffffffac │ │ │ │ - rsbseq r4, r7, r0, asr r6 │ │ │ │ - ldrsbteq r6, [r7], #-90 @ 0xffffffa6 │ │ │ │ - rsbseq r4, r7, r6, lsr r6 │ │ │ │ - rsbseq r6, r7, r0, asr #11 │ │ │ │ - rsbseq r4, r7, ip, lsl r6 │ │ │ │ - rsbseq r6, r7, r6, lsr #11 │ │ │ │ - rsbseq r4, r7, r2, lsl #12 │ │ │ │ - rsbseq r6, r7, ip, lsl #11 │ │ │ │ - @ instruction: 0x0077459e │ │ │ │ - rsbseq r6, r7, sl, lsr #10 │ │ │ │ + ldrshteq r4, [r7], #-176 @ 0xffffff50 │ │ │ │ + rsbseq r6, r7, sl, ror fp │ │ │ │ + rsbseq r4, r7, r4, lsl #21 │ │ │ │ + rsbseq r6, r7, lr, lsl #20 │ │ │ │ + rsbseq r4, r7, sl, lsr sl │ │ │ │ + rsbseq r4, r7, r8, asr r9 │ │ │ │ + rsbseq r6, r7, r4, ror #17 │ │ │ │ + rsbseq r4, r7, lr, lsr r9 │ │ │ │ + rsbseq r6, r7, sl, asr #17 │ │ │ │ + rsbseq r4, r7, lr, lsl r9 │ │ │ │ + rsbseq r6, r7, sl, lsr #17 │ │ │ │ + ldrsbteq r4, [r7], #-138 @ 0xffffff76 │ │ │ │ + rsbseq r6, r7, r6, ror #16 │ │ │ │ + rsbseq r4, r7, lr, asr #16 │ │ │ │ + ldrsbteq r6, [r7], #-122 @ 0xffffff86 │ │ │ │ + rsbseq r4, r7, r2, lsr r8 │ │ │ │ + ldrhteq r6, [r7], #-126 @ 0xffffff82 │ │ │ │ + @ instruction: 0x00774798 │ │ │ │ + rsbseq r6, r7, r4, lsr #14 │ │ │ │ + rsbseq r4, r7, ip, ror r7 │ │ │ │ + rsbseq r6, r7, r8, lsl #14 │ │ │ │ + rsbseq r4, r7, r2, ror #14 │ │ │ │ + rsbseq r6, r7, lr, ror #13 │ │ │ │ + rsbseq r4, r7, sl, asr #14 │ │ │ │ + ldrsbteq r6, [r7], #-100 @ 0xffffff9c │ │ │ │ + rsbseq r4, r7, sl, lsr #14 │ │ │ │ + ldrhteq r6, [r7], #-100 @ 0xffffff9c │ │ │ │ + rsbseq r4, r7, r0, lsl r7 │ │ │ │ + @ instruction: 0x0077669a │ │ │ │ + ldrshteq r4, [r7], #-102 @ 0xffffff9a │ │ │ │ + rsbseq r6, r7, r0, lsl #13 │ │ │ │ + ldrsbteq r4, [r7], #-108 @ 0xffffff94 │ │ │ │ + rsbseq r6, r7, r6, ror #12 │ │ │ │ + rsbseq r4, r7, r0, asr #13 │ │ │ │ + rsbseq r6, r7, sl, asr #12 │ │ │ │ + rsbseq r4, r7, r6, lsr #13 │ │ │ │ + rsbseq r6, r7, r0, lsr r6 │ │ │ │ + rsbseq r4, r7, ip, lsl #13 │ │ │ │ + rsbseq r6, r7, r6, lsl r6 │ │ │ │ + rsbseq r4, r7, r2, ror r6 │ │ │ │ + ldrshteq r6, [r7], #-92 @ 0xffffffa4 │ │ │ │ + rsbseq r4, r7, r8, asr r6 │ │ │ │ + rsbseq r6, r7, r2, ror #11 │ │ │ │ + rsbseq r4, r7, lr, lsr r6 │ │ │ │ + rsbseq r6, r7, r8, asr #11 │ │ │ │ + rsbseq r4, r7, r4, lsr #12 │ │ │ │ + rsbseq r6, r7, lr, lsr #11 │ │ │ │ + rsbseq r4, r7, sl, lsl #12 │ │ │ │ + @ instruction: 0x00776594 │ │ │ │ + rsbseq r4, r7, r6, lsr #11 │ │ │ │ + rsbseq r6, r7, r2, lsr r5 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ blhi 12ae64 │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x0080f8cc │ │ │ │ @ instruction: 0xf8df4615 │ │ │ │ @ instruction: 0x4698241c │ │ │ │ @@ -95523,32 +95523,32 @@ │ │ │ │ vcvtr.s32.f64 s15, d7 │ │ │ │ vnmla.f64 d7, d23, d7 │ │ │ │ @ instruction: 0xe7681a90 │ │ │ │ stc 7, cr15, [ip], #644 @ 0x284 │ │ │ │ addeq pc, r2, ip, asr #32 │ │ │ │ @ instruction: 0x000011b8 │ │ │ │ addeq lr, r2, r6, lsr #31 │ │ │ │ - rsbseq r4, r7, lr, asr #7 │ │ │ │ - rsbseq r4, r7, sl, asr #9 │ │ │ │ - ldrhteq r4, [r7], #-54 @ 0xffffffca │ │ │ │ - rsbseq r6, r7, r2, asr #6 │ │ │ │ - rsbseq r4, r7, lr, ror r3 │ │ │ │ - rsbseq r4, r7, r8, ror #4 │ │ │ │ - ldrshteq r6, [r7], #-20 @ 0xffffffec │ │ │ │ - rsbseq r4, r7, sl, asr r2 │ │ │ │ - rsbseq r4, r7, r0, asr r1 │ │ │ │ - ldrsbteq r6, [r7], #-12 │ │ │ │ - rsbseq r4, r7, r6, lsr r1 │ │ │ │ - rsbseq r6, r7, r2, asr #1 │ │ │ │ - rsbseq r4, r7, ip, lsl r1 │ │ │ │ - rsbseq r6, r7, r8, lsr #1 │ │ │ │ - ldrshteq r4, [r7], #-6 │ │ │ │ - rsbseq r6, r7, r2, lsl #1 │ │ │ │ - ldrhteq r4, [r7], #-12 │ │ │ │ - rsbseq r6, r7, r8, asr #32 │ │ │ │ + ldrsbteq r4, [r7], #-54 @ 0xffffffca │ │ │ │ + ldrsbteq r4, [r7], #-66 @ 0xffffffbe │ │ │ │ + ldrhteq r4, [r7], #-62 @ 0xffffffc2 │ │ │ │ + rsbseq r6, r7, sl, asr #6 │ │ │ │ + rsbseq r4, r7, r6, lsl #7 │ │ │ │ + rsbseq r4, r7, r0, ror r2 │ │ │ │ + ldrshteq r6, [r7], #-28 @ 0xffffffe4 │ │ │ │ + rsbseq r4, r7, r2, ror #4 │ │ │ │ + rsbseq r4, r7, r8, asr r1 │ │ │ │ + rsbseq r6, r7, r4, ror #1 │ │ │ │ + rsbseq r4, r7, lr, lsr r1 │ │ │ │ + rsbseq r6, r7, sl, asr #1 │ │ │ │ + rsbseq r4, r7, r4, lsr #2 │ │ │ │ + ldrhteq r6, [r7], #-0 │ │ │ │ + ldrshteq r4, [r7], #-14 │ │ │ │ + rsbseq r6, r7, sl, lsl #1 │ │ │ │ + rsbseq r4, r7, r4, asr #1 │ │ │ │ + rsbseq r6, r7, r0, asr r0 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl febc7034 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fc8 │ │ │ │ @ instruction: 0x461ee290 │ │ │ │ addgt pc, ip, #14614528 @ 0xdf0000 │ │ │ │ ldrbtmi fp, [lr], #138 @ 0x8a │ │ │ │ @@ -95711,20 +95711,20 @@ │ │ │ │ subsmi r3, fp, #144, 20 @ 0x90000 │ │ │ │ @ instruction: 0xf7a1e735 │ │ │ │ svclt 0x0000eb38 │ │ │ │ ... │ │ │ │ addeq lr, r2, sl, asr #23 │ │ │ │ @ instruction: 0x000011b8 │ │ │ │ umulleq lr, r2, lr, fp │ │ │ │ - rsbseq r3, r7, sl, asr #31 │ │ │ │ - rsbseq r3, r7, sl, asr #30 │ │ │ │ - rsbseq r3, r7, sl, lsr #29 │ │ │ │ - rsbseq r5, r7, r6, lsr lr │ │ │ │ - ldrhteq r3, [r7], #-228 @ 0xffffff1c │ │ │ │ - rsbseq r3, r7, lr, lsr lr │ │ │ │ + ldrsbteq r3, [r7], #-242 @ 0xffffff0e │ │ │ │ + rsbseq r3, r7, r2, asr pc │ │ │ │ + ldrhteq r3, [r7], #-226 @ 0xffffff1e │ │ │ │ + rsbseq r5, r7, lr, lsr lr │ │ │ │ + ldrhteq r3, [r7], #-236 @ 0xffffff14 │ │ │ │ + rsbseq r3, r7, r6, asr #28 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl febc72f8 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0x46140fd8 │ │ │ │ blmi d429cc │ │ │ │ ldrbtmi fp, [sl], #-135 @ 0xffffff79 │ │ │ │ ldmdavs fp, {r0, r1, r4, r6, r7, fp, ip, lr} │ │ │ │ @@ -95775,16 +95775,16 @@ │ │ │ │ @ instruction: 0xf7a74478 │ │ │ │ blls efa68 │ │ │ │ @ instruction: 0xf7a1e7c1 │ │ │ │ svclt 0x0000eab4 │ │ │ │ addeq lr, r2, sl, lsl #18 │ │ │ │ @ instruction: 0x000011b8 │ │ │ │ addeq lr, r2, r2, asr #17 │ │ │ │ - ldrhteq r3, [r7], #-192 @ 0xffffff40 │ │ │ │ - rsbseq r5, r7, ip, lsr ip │ │ │ │ + ldrhteq r3, [r7], #-200 @ 0xffffff38 │ │ │ │ + rsbseq r5, r7, r4, asr #24 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ blhi 1ab6a0 │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x0030f8cc │ │ │ │ ldrmi fp, [r8], r7, lsr #1 │ │ │ │ bcc cae578 │ │ │ │ @@ -96437,51 +96437,51 @@ │ │ │ │ ldrbtmi r4, [r8], #-1585 @ 0xfffff9cf │ │ │ │ @ instruction: 0xf7a7300c │ │ │ │ stmdami r8!, {r0, r1, r3, r4, r5, fp, ip, sp, lr, pc} │ │ │ │ mvnscc pc, pc, asr #32 │ │ │ │ @ instruction: 0xf7a74478 │ │ │ │ @ instruction: 0xe790f8f5 │ │ │ │ @ instruction: 0x000011b8 │ │ │ │ - rsbseq r3, r7, r2, lsr ip │ │ │ │ + rsbseq r3, r7, sl, lsr ip │ │ │ │ addeq lr, r2, r0, lsl #16 │ │ │ │ - rsbseq r3, r7, sl, asr #22 │ │ │ │ - rsbseq r3, r7, ip, ror sl │ │ │ │ - ldrhteq r3, [r7], #-142 @ 0xffffff72 │ │ │ │ + rsbseq r3, r7, r2, asr fp │ │ │ │ + rsbseq r3, r7, r4, lsl #21 │ │ │ │ + rsbseq r3, r7, r6, asr #17 │ │ │ │ strdeq lr, [r2], sl │ │ │ │ - rsbseq r3, r7, r6, ror #13 │ │ │ │ - rsbseq r3, r7, r0, asr #8 │ │ │ │ - rsbseq r5, r7, ip, asr #7 │ │ │ │ - rsbseq r3, r7, r4, lsr #8 │ │ │ │ - ldrhteq r5, [r7], #-48 @ 0xffffffd0 │ │ │ │ - ldrhteq r3, [r7], #-56 @ 0xffffffc8 │ │ │ │ - rsbseq r5, r7, r4, asr #6 │ │ │ │ - @ instruction: 0x0077339a │ │ │ │ - rsbseq r5, r7, r6, lsr #6 │ │ │ │ - rsbseq r3, r7, ip, ror r3 │ │ │ │ - rsbseq r5, r7, r8, lsl #6 │ │ │ │ - rsbseq r3, r7, r0, asr #6 │ │ │ │ - rsbseq r5, r7, ip, asr #5 │ │ │ │ - rsbseq r3, r7, r6, lsr #6 │ │ │ │ - ldrhteq r5, [r7], #-32 @ 0xffffffe0 │ │ │ │ - rsbseq r3, r7, r8, lsl #6 │ │ │ │ - @ instruction: 0x00775292 │ │ │ │ - rsbseq r3, r7, lr, ror #5 │ │ │ │ - rsbseq r5, r7, r8, ror r2 │ │ │ │ - ldrsbteq r3, [r7], #-36 @ 0xffffffdc │ │ │ │ - rsbseq r5, r7, lr, asr r2 │ │ │ │ - ldrhteq r3, [r7], #-42 @ 0xffffffd6 │ │ │ │ - rsbseq r5, r7, r4, asr #4 │ │ │ │ - rsbseq r3, r7, r0, lsr #5 │ │ │ │ - rsbseq r5, r7, sl, lsr #4 │ │ │ │ - rsbseq r3, r7, r6, lsl #5 │ │ │ │ - rsbseq r5, r7, r0, lsl r2 │ │ │ │ - rsbseq r3, r7, r4, ror #4 │ │ │ │ - ldrshteq r5, [r7], #-16 │ │ │ │ - rsbseq r3, r7, sl, asr #4 │ │ │ │ - ldrsbteq r5, [r7], #-20 @ 0xffffffec │ │ │ │ + rsbseq r3, r7, lr, ror #13 │ │ │ │ + rsbseq r3, r7, r8, asr #8 │ │ │ │ + ldrsbteq r5, [r7], #-52 @ 0xffffffcc │ │ │ │ + rsbseq r3, r7, ip, lsr #8 │ │ │ │ + ldrhteq r5, [r7], #-56 @ 0xffffffc8 │ │ │ │ + rsbseq r3, r7, r0, asr #7 │ │ │ │ + rsbseq r5, r7, ip, asr #6 │ │ │ │ + rsbseq r3, r7, r2, lsr #7 │ │ │ │ + rsbseq r5, r7, lr, lsr #6 │ │ │ │ + rsbseq r3, r7, r4, lsl #7 │ │ │ │ + rsbseq r5, r7, r0, lsl r3 │ │ │ │ + rsbseq r3, r7, r8, asr #6 │ │ │ │ + ldrsbteq r5, [r7], #-36 @ 0xffffffdc │ │ │ │ + rsbseq r3, r7, lr, lsr #6 │ │ │ │ + ldrhteq r5, [r7], #-40 @ 0xffffffd8 │ │ │ │ + rsbseq r3, r7, r0, lsl r3 │ │ │ │ + @ instruction: 0x0077529a │ │ │ │ + ldrshteq r3, [r7], #-38 @ 0xffffffda │ │ │ │ + rsbseq r5, r7, r0, lsl #5 │ │ │ │ + ldrsbteq r3, [r7], #-44 @ 0xffffffd4 │ │ │ │ + rsbseq r5, r7, r6, ror #4 │ │ │ │ + rsbseq r3, r7, r2, asr #5 │ │ │ │ + rsbseq r5, r7, ip, asr #4 │ │ │ │ + rsbseq r3, r7, r8, lsr #5 │ │ │ │ + rsbseq r5, r7, r2, lsr r2 │ │ │ │ + rsbseq r3, r7, lr, lsl #5 │ │ │ │ + rsbseq r5, r7, r8, lsl r2 │ │ │ │ + rsbseq r3, r7, ip, ror #4 │ │ │ │ + ldrshteq r5, [r7], #-24 @ 0xffffffe8 │ │ │ │ + rsbseq r3, r7, r2, asr r2 │ │ │ │ + ldrsbteq r5, [r7], #-28 @ 0xffffffe4 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl febc7ecc │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0x46140fd8 │ │ │ │ blmi d435a0 │ │ │ │ ldrbtmi fp, [sl], #-135 @ 0xffffff79 │ │ │ │ ldmdavs fp, {r0, r1, r4, r6, r7, fp, ip, lr} │ │ │ │ @@ -96532,16 +96532,16 @@ │ │ │ │ @ instruction: 0xf7a74478 │ │ │ │ blls eee94 │ │ │ │ @ instruction: 0xf7a0e7bf │ │ │ │ svclt 0x0000ecca │ │ │ │ addeq sp, r2, r6, lsr sp │ │ │ │ @ instruction: 0x000011b8 │ │ │ │ strdeq sp, [r2], r2 │ │ │ │ - ldrsbteq r3, [r7], #-12 │ │ │ │ - rsbseq r5, r7, r8, rrx │ │ │ │ + rsbseq r3, r7, r4, ror #1 │ │ │ │ + rsbseq r5, r7, r0, ror r0 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ blhi 1ac274 │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x0030f8cc │ │ │ │ @ instruction: 0xf8dfb0a7 │ │ │ │ @ instruction: 0x460d6a34 │ │ │ │ @@ -97081,16 +97081,16 @@ │ │ │ │ bcc fe4ace44 │ │ │ │ movwls r9, #43800 @ 0xab18 │ │ │ │ blls 642eb0 │ │ │ │ blne ffa6d114 │ │ │ │ cdp 3, 0, cr9, cr7, cr8, {0} │ │ │ │ blls 8d807c │ │ │ │ cdp 3, 11, cr9, cr8, cr7, {0} │ │ │ │ - blls 8745e0 │ │ │ │ - blls 856260 │ │ │ │ + blls 8745e0 │ │ │ │ + blls 856260 │ │ │ │ blls 816260 │ │ │ │ blls 7d6260 │ │ │ │ blls 796260 │ │ │ │ blls 756260 │ │ │ │ blls 716260 │ │ │ │ blge 996260 │ │ │ │ movwls r9, #39449 @ 0x9a19 │ │ │ │ @@ -97193,52 +97193,52 @@ │ │ │ │ ldrtmi r4, [r1], -sl, lsr #16 │ │ │ │ andcc r4, ip, r8, ror r4 │ │ │ │ blx 152f688 │ │ │ │ @ instruction: 0xf04f4828 │ │ │ │ ldrbtmi r3, [r8], #-511 @ 0xfffffe01 │ │ │ │ blx 3af696 │ │ │ │ svclt 0x0000e790 │ │ │ │ - rsbseq r3, r7, lr, rrx │ │ │ │ + rsbseq r3, r7, r6, ror r0 │ │ │ │ addeq sp, r2, ip, lsr #24 │ │ │ │ @ instruction: 0x000011b8 │ │ │ │ - rsbseq r2, r7, r0, lsl #31 │ │ │ │ - rsbseq r2, r7, lr, lsr #29 │ │ │ │ - ldrshteq r2, [r7], #-198 @ 0xffffff3a │ │ │ │ + rsbseq r2, r7, r8, lsl #31 │ │ │ │ + ldrhteq r2, [r7], #-230 @ 0xffffff1a │ │ │ │ + ldrshteq r2, [r7], #-206 @ 0xffffff32 │ │ │ │ addeq sp, r2, r2, lsr r8 │ │ │ │ - rsbseq r2, r7, ip, lsl #22 │ │ │ │ - rsbseq r2, r7, lr, ror #16 │ │ │ │ - ldrshteq r4, [r7], #-122 @ 0xffffff86 │ │ │ │ - rsbseq r2, r7, r2, asr r8 │ │ │ │ - ldrsbteq r4, [r7], #-126 @ 0xffffff82 │ │ │ │ - rsbseq r2, r7, r6, ror #15 │ │ │ │ - rsbseq r4, r7, r2, ror r7 │ │ │ │ - rsbseq r2, r7, r8, asr #15 │ │ │ │ - rsbseq r4, r7, r4, asr r7 │ │ │ │ - rsbseq r2, r7, sl, lsr #15 │ │ │ │ - rsbseq r4, r7, r6, lsr r7 │ │ │ │ - rsbseq r2, r7, lr, ror #14 │ │ │ │ - ldrshteq r4, [r7], #-106 @ 0xffffff96 │ │ │ │ - rsbseq r2, r7, r4, asr r7 │ │ │ │ - ldrsbteq r4, [r7], #-110 @ 0xffffff92 │ │ │ │ - rsbseq r2, r7, r6, lsr r7 │ │ │ │ - rsbseq r4, r7, r0, asr #13 │ │ │ │ - rsbseq r2, r7, ip, lsl r7 │ │ │ │ - rsbseq r4, r7, r6, lsr #13 │ │ │ │ - rsbseq r2, r7, r2, lsl #14 │ │ │ │ - rsbseq r4, r7, ip, lsl #13 │ │ │ │ - rsbseq r2, r7, r8, ror #13 │ │ │ │ - rsbseq r4, r7, r2, ror r6 │ │ │ │ - rsbseq r2, r7, lr, asr #13 │ │ │ │ - rsbseq r4, r7, r8, asr r6 │ │ │ │ - ldrhteq r2, [r7], #-100 @ 0xffffff9c │ │ │ │ - rsbseq r4, r7, lr, lsr r6 │ │ │ │ - @ instruction: 0x00772692 │ │ │ │ - rsbseq r4, r7, lr, lsl r6 │ │ │ │ - rsbseq r2, r7, r8, ror r6 │ │ │ │ - rsbseq r4, r7, r2, lsl #12 │ │ │ │ + rsbseq r2, r7, r4, lsl fp │ │ │ │ + rsbseq r2, r7, r6, ror r8 │ │ │ │ + rsbseq r4, r7, r2, lsl #16 │ │ │ │ + rsbseq r2, r7, sl, asr r8 │ │ │ │ + rsbseq r4, r7, r6, ror #15 │ │ │ │ + rsbseq r2, r7, lr, ror #15 │ │ │ │ + rsbseq r4, r7, sl, ror r7 │ │ │ │ + ldrsbteq r2, [r7], #-112 @ 0xffffff90 │ │ │ │ + rsbseq r4, r7, ip, asr r7 │ │ │ │ + ldrhteq r2, [r7], #-114 @ 0xffffff8e │ │ │ │ + rsbseq r4, r7, lr, lsr r7 │ │ │ │ + rsbseq r2, r7, r6, ror r7 │ │ │ │ + rsbseq r4, r7, r2, lsl #14 │ │ │ │ + rsbseq r2, r7, ip, asr r7 │ │ │ │ + rsbseq r4, r7, r6, ror #13 │ │ │ │ + rsbseq r2, r7, lr, lsr r7 │ │ │ │ + rsbseq r4, r7, r8, asr #13 │ │ │ │ + rsbseq r2, r7, r4, lsr #14 │ │ │ │ + rsbseq r4, r7, lr, lsr #13 │ │ │ │ + rsbseq r2, r7, sl, lsl #14 │ │ │ │ + @ instruction: 0x00774694 │ │ │ │ + ldrshteq r2, [r7], #-96 @ 0xffffffa0 │ │ │ │ + rsbseq r4, r7, sl, ror r6 │ │ │ │ + ldrsbteq r2, [r7], #-102 @ 0xffffff9a │ │ │ │ + rsbseq r4, r7, r0, ror #12 │ │ │ │ + ldrhteq r2, [r7], #-108 @ 0xffffff94 │ │ │ │ + rsbseq r4, r7, r6, asr #12 │ │ │ │ + @ instruction: 0x0077269a │ │ │ │ + rsbseq r4, r7, r6, lsr #12 │ │ │ │ + rsbseq r2, r7, r0, lsl #13 │ │ │ │ + rsbseq r4, r7, sl, lsl #12 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ blhi 12cd58 │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x0040f8cc │ │ │ │ ldrmi fp, [r2], r5, lsr #1 │ │ │ │ @ instruction: 0x2728f8df │ │ │ │ @@ -97471,15 +97471,15 @@ │ │ │ │ @ instruction: 0xf0402801 │ │ │ │ bls 8d20d8 │ │ │ │ @ instruction: 0xf43f2a00 │ │ │ │ @ instruction: 0xf8d9aed8 │ │ │ │ ldrbmi r2, [sl, #-0] │ │ │ │ adchi pc, r2, r0, asr #6 │ │ │ │ bleq a2d2ac │ │ │ │ - bge 85c8dc │ │ │ │ + bge 85c8dc │ │ │ │ strtmi r4, [r0], -r9, lsr #12 │ │ │ │ @ instruction: 0xf432f0ee │ │ │ │ @ instruction: 0xf0402801 │ │ │ │ bls 592128 │ │ │ │ movwcc r6, #6163 @ 0x1813 │ │ │ │ @ instruction: 0xe6c26013 │ │ │ │ blhi 126d558 │ │ │ │ @@ -97495,15 +97495,15 @@ │ │ │ │ @ instruction: 0xf0402801 │ │ │ │ bls 8d20b4 │ │ │ │ @ instruction: 0xf43f2a00 │ │ │ │ @ instruction: 0xf8d8af2d │ │ │ │ adcsmi r2, sl, #0 │ │ │ │ adcshi pc, r6, r0, lsl #5 │ │ │ │ bleq aad30c │ │ │ │ - blge 883560 │ │ │ │ + blge 883560 │ │ │ │ @ instruction: 0x4620aa1f │ │ │ │ vst4. {d15-d18}, [r2 :128], lr │ │ │ │ @ instruction: 0xf0402801 │ │ │ │ bls 592104 │ │ │ │ @ instruction: 0xf1083601 │ │ │ │ ldrmi r0, [r2, #2052]! @ 0x804 │ │ │ │ @ instruction: 0xf1036813 │ │ │ │ @@ -97698,49 +97698,49 @@ │ │ │ │ stmdami r8!, {r0, r2, r5, r6, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ mvnscc pc, pc, asr #32 │ │ │ │ @ instruction: 0xf7a54478 │ │ │ │ @ instruction: 0xe7a1ff1f │ │ │ │ bl feb2fe58 │ │ │ │ addeq sp, r2, r4, asr r1 │ │ │ │ @ instruction: 0x000011b8 │ │ │ │ - rsbseq r2, r7, r6, ror r5 │ │ │ │ + rsbseq r2, r7, lr, ror r5 │ │ │ │ + ldrhteq r2, [r7], #-64 @ 0xffffffc0 │ │ │ │ rsbseq r2, r7, r8, lsr #9 │ │ │ │ rsbseq r2, r7, r0, lsr #9 │ │ │ │ - @ instruction: 0x00772498 │ │ │ │ - rsbseq r2, r7, r2, lsl r4 │ │ │ │ - rsbseq r2, r7, r6, asr r1 │ │ │ │ + rsbseq r2, r7, sl, lsl r4 │ │ │ │ + rsbseq r2, r7, lr, asr r1 │ │ │ │ umulleq ip, r2, r6, ip │ │ │ │ - rsbseq r2, r7, r2, ror r0 │ │ │ │ - ldrshteq r3, [r7], #-254 @ 0xffffff02 │ │ │ │ - rsbseq r1, r7, sl, ror #31 │ │ │ │ - rsbseq r3, r7, r6, ror pc │ │ │ │ - rsbseq r1, r7, ip, asr #31 │ │ │ │ - rsbseq r3, r7, r8, asr pc │ │ │ │ - rsbseq r1, r7, lr, lsr #31 │ │ │ │ - rsbseq r3, r7, sl, lsr pc │ │ │ │ - @ instruction: 0x00771f90 │ │ │ │ - rsbseq r3, r7, ip, lsl pc │ │ │ │ - rsbseq r1, r7, r2, ror pc │ │ │ │ - ldrshteq r3, [r7], #-238 @ 0xffffff12 │ │ │ │ - rsbseq r1, r7, r8, asr pc │ │ │ │ - rsbseq r3, r7, r2, ror #29 │ │ │ │ - rsbseq r1, r7, sl, lsr pc │ │ │ │ - rsbseq r3, r7, r4, asr #29 │ │ │ │ - rsbseq r1, r7, r0, lsr #30 │ │ │ │ - rsbseq r3, r7, sl, lsr #29 │ │ │ │ - rsbseq r1, r7, r6, lsl #30 │ │ │ │ - @ instruction: 0x00773e90 │ │ │ │ - rsbseq r1, r7, ip, ror #29 │ │ │ │ - rsbseq r3, r7, r6, ror lr │ │ │ │ - ldrsbteq r1, [r7], #-226 @ 0xffffff1e │ │ │ │ - rsbseq r3, r7, ip, asr lr │ │ │ │ - ldrhteq r1, [r7], #-232 @ 0xffffff18 │ │ │ │ - rsbseq r3, r7, r2, asr #28 │ │ │ │ - @ instruction: 0x00771e9e │ │ │ │ - rsbseq r3, r7, r8, lsr #28 │ │ │ │ + rsbseq r2, r7, sl, ror r0 │ │ │ │ + rsbseq r4, r7, r6 │ │ │ │ + ldrshteq r1, [r7], #-242 @ 0xffffff0e │ │ │ │ + rsbseq r3, r7, lr, ror pc │ │ │ │ + ldrsbteq r1, [r7], #-244 @ 0xffffff0c │ │ │ │ + rsbseq r3, r7, r0, ror #30 │ │ │ │ + ldrhteq r1, [r7], #-246 @ 0xffffff0a │ │ │ │ + rsbseq r3, r7, r2, asr #30 │ │ │ │ + @ instruction: 0x00771f98 │ │ │ │ + rsbseq r3, r7, r4, lsr #30 │ │ │ │ + rsbseq r1, r7, sl, ror pc │ │ │ │ + rsbseq r3, r7, r6, lsl #30 │ │ │ │ + rsbseq r1, r7, r0, ror #30 │ │ │ │ + rsbseq r3, r7, sl, ror #29 │ │ │ │ + rsbseq r1, r7, r2, asr #30 │ │ │ │ + rsbseq r3, r7, ip, asr #29 │ │ │ │ + rsbseq r1, r7, r8, lsr #30 │ │ │ │ + ldrhteq r3, [r7], #-226 @ 0xffffff1e │ │ │ │ + rsbseq r1, r7, lr, lsl #30 │ │ │ │ + @ instruction: 0x00773e98 │ │ │ │ + ldrshteq r1, [r7], #-228 @ 0xffffff1c │ │ │ │ + rsbseq r3, r7, lr, ror lr │ │ │ │ + ldrsbteq r1, [r7], #-234 @ 0xffffff16 │ │ │ │ + rsbseq r3, r7, r4, ror #28 │ │ │ │ + rsbseq r1, r7, r0, asr #29 │ │ │ │ + rsbseq r3, r7, sl, asr #28 │ │ │ │ + rsbseq r1, r7, r6, lsr #29 │ │ │ │ + rsbseq r3, r7, r0, lsr lr │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ blhi 1ad530 │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ bleq 1cb03b4 │ │ │ │ ldclmi 2, cr15, [ip, #-692] @ 0xfffffd4c │ │ │ │ @ instruction: 0xf8df4614 │ │ │ │ @@ -98401,60 +98401,60 @@ │ │ │ │ @ instruction: 0xf9a6f7a5 │ │ │ │ @ instruction: 0xf79ee74f │ │ │ │ @ instruction: 0xf04fee32 │ │ │ │ movwls r3, #42239 @ 0xa4ff │ │ │ │ bllt fe830ad4 │ │ │ │ addeq ip, r2, sl, ror r9 │ │ │ │ @ instruction: 0x000011b8 │ │ │ │ - @ instruction: 0x00771d96 │ │ │ │ - rsbseq r1, r7, lr, ror sp │ │ │ │ - rsbseq r1, r7, sl, ror #26 │ │ │ │ - ldrshteq r1, [r7], #-184 @ 0xffffff48 │ │ │ │ - rsbseq r1, r7, r0, ror #23 │ │ │ │ - rsbseq r1, r7, lr, lsl #21 │ │ │ │ - ldrshteq r1, [r7], #-136 @ 0xffffff78 │ │ │ │ - rsbseq r3, r7, r2, lsl #17 │ │ │ │ - rsbseq r1, r7, r0, asr #17 │ │ │ │ - rsbseq r3, r7, sl, asr #16 │ │ │ │ + @ instruction: 0x00771d9e │ │ │ │ + rsbseq r1, r7, r6, lsl #27 │ │ │ │ + rsbseq r1, r7, r2, ror sp │ │ │ │ + rsbseq r1, r7, r0, lsl #24 │ │ │ │ + rsbseq r1, r7, r8, ror #23 │ │ │ │ + @ instruction: 0x00771a96 │ │ │ │ + rsbseq r1, r7, r0, lsl #18 │ │ │ │ + rsbseq r3, r7, sl, lsl #17 │ │ │ │ + rsbseq r1, r7, r8, asr #17 │ │ │ │ + rsbseq r3, r7, r2, asr r8 │ │ │ │ addeq ip, r2, r4, asr r4 │ │ │ │ - rsbseq r1, r7, r8, ror r8 │ │ │ │ - rsbseq r3, r7, r2, lsl #16 │ │ │ │ - rsbseq r1, r7, r2, asr #16 │ │ │ │ - rsbseq r3, r7, ip, asr #15 │ │ │ │ - rsbseq r1, r7, r2, lsl #16 │ │ │ │ - rsbseq r3, r7, ip, lsl #15 │ │ │ │ - rsbseq r1, r7, r4, ror #15 │ │ │ │ - rsbseq r3, r7, lr, ror #14 │ │ │ │ - ldrsbteq r1, [r7], #-112 @ 0xffffff90 │ │ │ │ - rsbseq r1, r7, r0, asr #15 │ │ │ │ - rsbseq r1, r7, lr, lsl #11 │ │ │ │ - rsbseq r1, r7, sl, asr r5 │ │ │ │ - rsbseq r1, r7, lr, lsr #10 │ │ │ │ - rsbseq r1, r7, r4, lsr #10 │ │ │ │ - ldrhteq r3, [r7], #-64 @ 0xffffffc0 │ │ │ │ - rsbseq r1, r7, sl, lsl #10 │ │ │ │ - @ instruction: 0x00773494 │ │ │ │ - ldrsbteq r1, [r7], #-66 @ 0xffffffbe │ │ │ │ - rsbseq r3, r7, lr, asr r4 │ │ │ │ - ldrhteq r1, [r7], #-74 @ 0xffffffb6 │ │ │ │ - rsbseq r3, r7, r4, asr #8 │ │ │ │ - @ instruction: 0x0077149a │ │ │ │ - rsbseq r3, r7, r6, lsr #8 │ │ │ │ - rsbseq r1, r7, r6, ror #8 │ │ │ │ - ldrshteq r3, [r7], #-48 @ 0xffffffd0 │ │ │ │ - rsbseq r1, r7, sl, lsl r4 │ │ │ │ - rsbseq r1, r7, r4, lsr #8 │ │ │ │ - ldrhteq r3, [r7], #-48 @ 0xffffffd0 │ │ │ │ - rsbseq r1, r7, ip, lsl #8 │ │ │ │ - @ instruction: 0x00773396 │ │ │ │ - rsbseq r1, r7, r4, asr #7 │ │ │ │ - rsbseq r1, r7, r6, asr #7 │ │ │ │ - rsbseq r3, r7, r0, asr r3 │ │ │ │ - rsbseq r1, r7, ip, lsr #7 │ │ │ │ - rsbseq r3, r7, r6, lsr r3 │ │ │ │ + rsbseq r1, r7, r0, lsl #17 │ │ │ │ + rsbseq r3, r7, sl, lsl #16 │ │ │ │ + rsbseq r1, r7, sl, asr #16 │ │ │ │ + ldrsbteq r3, [r7], #-116 @ 0xffffff8c │ │ │ │ + rsbseq r1, r7, sl, lsl #16 │ │ │ │ + @ instruction: 0x00773794 │ │ │ │ + rsbseq r1, r7, ip, ror #15 │ │ │ │ + rsbseq r3, r7, r6, ror r7 │ │ │ │ + ldrsbteq r1, [r7], #-120 @ 0xffffff88 │ │ │ │ + rsbseq r1, r7, r8, asr #15 │ │ │ │ + @ instruction: 0x00771596 │ │ │ │ + rsbseq r1, r7, r2, ror #10 │ │ │ │ + rsbseq r1, r7, r6, lsr r5 │ │ │ │ + rsbseq r1, r7, ip, lsr #10 │ │ │ │ + ldrhteq r3, [r7], #-72 @ 0xffffffb8 │ │ │ │ + rsbseq r1, r7, r2, lsl r5 │ │ │ │ + @ instruction: 0x0077349c │ │ │ │ + ldrsbteq r1, [r7], #-74 @ 0xffffffb6 │ │ │ │ + rsbseq r3, r7, r6, ror #8 │ │ │ │ + rsbseq r1, r7, r2, asr #9 │ │ │ │ + rsbseq r3, r7, ip, asr #8 │ │ │ │ + rsbseq r1, r7, r2, lsr #9 │ │ │ │ + rsbseq r3, r7, lr, lsr #8 │ │ │ │ + rsbseq r1, r7, lr, ror #8 │ │ │ │ + ldrshteq r3, [r7], #-56 @ 0xffffffc8 │ │ │ │ + rsbseq r1, r7, r2, lsr #8 │ │ │ │ + rsbseq r1, r7, ip, lsr #8 │ │ │ │ + ldrhteq r3, [r7], #-56 @ 0xffffffc8 │ │ │ │ + rsbseq r1, r7, r4, lsl r4 │ │ │ │ + @ instruction: 0x0077339e │ │ │ │ + rsbseq r1, r7, ip, asr #7 │ │ │ │ + rsbseq r1, r7, lr, asr #7 │ │ │ │ + rsbseq r3, r7, r8, asr r3 │ │ │ │ + ldrhteq r1, [r7], #-52 @ 0xffffffcc │ │ │ │ + rsbseq r3, r7, lr, lsr r3 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ blhi 12e058 │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x0088f8cc │ │ │ │ pkhbtmi fp, fp, r3, lsl #1 │ │ │ │ @ instruction: 0x1790f8df │ │ │ │ @@ -98941,43 +98941,43 @@ │ │ │ │ stmdami r2!, {r0, r1, r2, r3, r5, r7, sl, fp, ip, sp, lr, pc} │ │ │ │ mvnscc pc, pc, asr #32 │ │ │ │ @ instruction: 0xf7a44478 │ │ │ │ ldr pc, [r6, r9, ror #26]! │ │ │ │ addeq fp, r2, r6, asr lr │ │ │ │ @ instruction: 0x000011b8 │ │ │ │ addeq fp, r2, ip, lsr #26 │ │ │ │ - rsbseq r1, r7, lr, ror #1 │ │ │ │ - rsbseq r1, r7, r0, ror r0 │ │ │ │ - rsbseq r0, r7, ip, lsl lr │ │ │ │ - rsbseq r0, r7, r6, ror sp │ │ │ │ - rsbseq r2, r7, r2, lsl #26 │ │ │ │ - rsbseq r0, r7, r8, asr #26 │ │ │ │ - ldrsbteq r2, [r7], #-196 @ 0xffffff3c │ │ │ │ - rsbseq r0, r7, r0, asr #25 │ │ │ │ - rsbseq r2, r7, ip, asr #24 │ │ │ │ - rsbseq r0, r7, r8, lsr #25 │ │ │ │ - rsbseq r2, r7, r4, lsr ip │ │ │ │ - rsbseq r0, r7, r0, lsl #25 │ │ │ │ - rsbseq r2, r7, ip, lsl #24 │ │ │ │ - ldrshteq r0, [r7], #-182 @ 0xffffff4a │ │ │ │ - rsbseq r2, r7, r2, lsl #23 │ │ │ │ - ldrsbteq r0, [r7], #-188 @ 0xffffff44 │ │ │ │ - rsbseq r2, r7, r8, ror #22 │ │ │ │ - rsbseq r0, r7, r2, asr #23 │ │ │ │ - rsbseq r2, r7, ip, asr #22 │ │ │ │ - rsbseq r0, r7, r2, lsr #23 │ │ │ │ - rsbseq r2, r7, ip, lsr #22 │ │ │ │ - rsbseq r0, r7, r6, lsl #23 │ │ │ │ - rsbseq r2, r7, r0, lsl fp │ │ │ │ - rsbseq r0, r7, sl, ror #22 │ │ │ │ - ldrshteq r2, [r7], #-164 @ 0xffffff5c │ │ │ │ - rsbseq r0, r7, r0, asr fp │ │ │ │ - ldrsbteq r2, [r7], #-170 @ 0xffffff56 │ │ │ │ - rsbseq r0, r7, r2, lsr fp │ │ │ │ - ldrhteq r2, [r7], #-172 @ 0xffffff54 │ │ │ │ + ldrshteq r1, [r7], #-6 │ │ │ │ + rsbseq r1, r7, r8, ror r0 │ │ │ │ + rsbseq r0, r7, r4, lsr #28 │ │ │ │ + rsbseq r0, r7, lr, ror sp │ │ │ │ + rsbseq r2, r7, sl, lsl #26 │ │ │ │ + rsbseq r0, r7, r0, asr sp │ │ │ │ + ldrsbteq r2, [r7], #-204 @ 0xffffff34 │ │ │ │ + rsbseq r0, r7, r8, asr #25 │ │ │ │ + rsbseq r2, r7, r4, asr ip │ │ │ │ + ldrhteq r0, [r7], #-192 @ 0xffffff40 │ │ │ │ + rsbseq r2, r7, ip, lsr ip │ │ │ │ + rsbseq r0, r7, r8, lsl #25 │ │ │ │ + rsbseq r2, r7, r4, lsl ip │ │ │ │ + ldrshteq r0, [r7], #-190 @ 0xffffff42 │ │ │ │ + rsbseq r2, r7, sl, lsl #23 │ │ │ │ + rsbseq r0, r7, r4, ror #23 │ │ │ │ + rsbseq r2, r7, r0, ror fp │ │ │ │ + rsbseq r0, r7, sl, asr #23 │ │ │ │ + rsbseq r2, r7, r4, asr fp │ │ │ │ + rsbseq r0, r7, sl, lsr #23 │ │ │ │ + rsbseq r2, r7, r4, lsr fp │ │ │ │ + rsbseq r0, r7, lr, lsl #23 │ │ │ │ + rsbseq r2, r7, r8, lsl fp │ │ │ │ + rsbseq r0, r7, r2, ror fp │ │ │ │ + ldrshteq r2, [r7], #-172 @ 0xffffff54 │ │ │ │ + rsbseq r0, r7, r8, asr fp │ │ │ │ + rsbseq r2, r7, r2, ror #21 │ │ │ │ + rsbseq r0, r7, sl, lsr fp │ │ │ │ + rsbseq r2, r7, r4, asr #21 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00b0f8cc │ │ │ │ bmi 1f84c30 │ │ │ │ addlt r4, fp, ip, ror fp │ │ │ │ @ instruction: 0x4605447a │ │ │ │ @@ -99101,23 +99101,23 @@ │ │ │ │ movwcs r3, #4096 @ 0x1000 │ │ │ │ bvs ff36d3f8 │ │ │ │ adcle r2, r2, r0, lsl #22 │ │ │ │ @ instruction: 0xf79ee7a0 │ │ │ │ svclt 0x0000e8b6 │ │ │ │ addeq fp, r2, r4, lsr r6 │ │ │ │ @ instruction: 0x000011b8 │ │ │ │ - ldrshteq r0, [r7], #-156 @ 0xffffff64 │ │ │ │ - rsbseq r2, r7, r8, lsl #19 │ │ │ │ - @ instruction: 0x0077099a │ │ │ │ - rsbseq r2, r7, r6, lsr #18 │ │ │ │ + rsbseq r0, r7, r4, lsl #20 │ │ │ │ + @ instruction: 0x00772990 │ │ │ │ + rsbseq r0, r7, r2, lsr #19 │ │ │ │ + rsbseq r2, r7, lr, lsr #18 │ │ │ │ addeq fp, r2, r2, lsr r5 │ │ │ │ - rsbseq r0, r7, r0, lsr #18 │ │ │ │ - rsbseq r2, r7, ip, lsr #17 │ │ │ │ - ldrsbteq r0, [r7], #-128 @ 0xffffff80 │ │ │ │ - rsbseq r2, r7, ip, asr r8 │ │ │ │ + rsbseq r0, r7, r8, lsr #18 │ │ │ │ + ldrhteq r2, [r7], #-132 @ 0xffffff7c │ │ │ │ + ldrsbteq r0, [r7], #-136 @ 0xffffff78 │ │ │ │ + rsbseq r2, r7, r4, ror #16 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00b8f8cc │ │ │ │ ldrmi fp, [r3], r9, lsl #1 │ │ │ │ strmi r4, [r4], -r3, lsl #21 │ │ │ │ strmi r4, [r8], -r3, lsl #23 │ │ │ │ @@ -99249,23 +99249,23 @@ │ │ │ │ strmi sl, [r8, #3872] @ 0xf20 │ │ │ │ @ instruction: 0xf1abddb0 │ │ │ │ cdpge 1, 0, cr0, cr5, cr4, {0} │ │ │ │ ldr sl, [fp, r6, lsl #30]! │ │ │ │ svc 0x008cf79d │ │ │ │ addeq fp, r2, r0, lsl #8 │ │ │ │ @ instruction: 0x000011b8 │ │ │ │ - rsbseq r0, r7, r4, asr #15 │ │ │ │ - rsbseq r2, r7, r0, asr r7 │ │ │ │ - rsbseq r0, r7, r0, asr r7 │ │ │ │ - ldrsbteq r2, [r7], #-108 @ 0xffffff94 │ │ │ │ + rsbseq r0, r7, ip, asr #15 │ │ │ │ + rsbseq r2, r7, r8, asr r7 │ │ │ │ + rsbseq r0, r7, r8, asr r7 │ │ │ │ + rsbseq r2, r7, r4, ror #13 │ │ │ │ addeq fp, r2, r8, ror #5 │ │ │ │ - rsbseq r0, r7, r6, lsr #13 │ │ │ │ - rsbseq r2, r7, r2, lsr r6 │ │ │ │ - rsbseq r0, r7, r8, lsl #13 │ │ │ │ - rsbseq r2, r7, r4, lsl r6 │ │ │ │ + rsbseq r0, r7, lr, lsr #13 │ │ │ │ + rsbseq r2, r7, sl, lsr r6 │ │ │ │ + @ instruction: 0x00770690 │ │ │ │ + rsbseq r2, r7, ip, lsl r6 │ │ │ │ mvnsmi lr, sp, lsr #18 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00b0f8cc │ │ │ │ bpl 17b1bd4 │ │ │ │ @ instruction: 0xf8dfb08e │ │ │ │ tstcs r0, ip, asr sl │ │ │ │ @@ -99908,15 +99908,15 @@ │ │ │ │ andle r2, sp, r1, lsl #16 │ │ │ │ vadd.i8 d20, d19, d30 │ │ │ │ ldrbtmi r5, [r8], #-316 @ 0xfffffec4 │ │ │ │ @ instruction: 0xf7a3300c │ │ │ │ stmiami ip!, {r0, r3, r4, r8, sl, fp, ip, sp, lr, pc} │ │ │ │ ldrbtmi r4, [r8], #-1569 @ 0xfffff9df │ │ │ │ ldc2l 7, cr15, [r4, #652] @ 0x28c │ │ │ │ - bllt 87226c │ │ │ │ + bllt 87226c │ │ │ │ strcs r2, [r1], #-256 @ 0xffffff00 │ │ │ │ smlabtne r2, sp, r9, lr │ │ │ │ movteq pc, #49413 @ 0xc105 @ │ │ │ │ strne lr, [r0], #-2509 @ 0xfffff633 │ │ │ │ bmi fe9c5b44 │ │ │ │ ldrbtmi r4, [sl], #-2469 @ 0xfffff65b │ │ │ │ @ instruction: 0xf0b64479 │ │ │ │ @@ -99929,168 +99929,168 @@ │ │ │ │ @ instruction: 0x4621489f │ │ │ │ @ instruction: 0xf7a34478 │ │ │ │ @ instruction: 0xf7fffdb3 │ │ │ │ svclt 0x0000bafe │ │ │ │ addeq fp, r2, ip, lsr #3 │ │ │ │ @ instruction: 0xfffefaa7 │ │ │ │ @ instruction: 0x000011b8 │ │ │ │ - rsbseq r0, r7, r6, lsl r6 │ │ │ │ - rsbseq r0, r7, r0, asr #14 │ │ │ │ - rsbseq r0, r7, r6, asr #11 │ │ │ │ - rsbseq r2, r7, r0, asr r5 │ │ │ │ + rsbseq r0, r7, lr, lsl r6 │ │ │ │ + rsbseq r0, r7, r8, asr #14 │ │ │ │ + rsbseq r0, r7, lr, asr #11 │ │ │ │ + rsbseq r2, r7, r8, asr r5 │ │ │ │ addeq fp, r2, sl, asr r1 │ │ │ │ - rsbseq r0, r7, ip, asr r5 │ │ │ │ + rsbseq r0, r7, r4, ror #10 │ │ │ │ muleq r0, r3, r8 │ │ │ │ @ instruction: 0xffff0cb7 │ │ │ │ @ instruction: 0xffff30c7 │ │ │ │ @ instruction: 0xffff3a35 │ │ │ │ @ instruction: 0xffff4971 │ │ │ │ - ldrhteq r0, [r7], #-96 @ 0xffffffa0 │ │ │ │ - rsbseq r0, r7, r8, lsl #10 │ │ │ │ - @ instruction: 0x00772492 │ │ │ │ + ldrhteq r0, [r7], #-104 @ 0xffffff98 │ │ │ │ + rsbseq r0, r7, r0, lsl r5 │ │ │ │ + @ instruction: 0x0077249a │ │ │ │ andeq r1, r0, r7, asr #27 │ │ │ │ andeq r0, r0, r9, lsr #23 │ │ │ │ @ instruction: 0xffff130d │ │ │ │ - ldrhteq r0, [r7], #-76 @ 0xffffffb4 │ │ │ │ - rsbseq r2, r7, r6, asr #8 │ │ │ │ - @ instruction: 0x0077049e │ │ │ │ - rsbseq r2, r7, r8, lsr #8 │ │ │ │ + rsbseq r0, r7, r4, asr #9 │ │ │ │ + rsbseq r2, r7, lr, asr #8 │ │ │ │ + rsbseq r0, r7, r6, lsr #9 │ │ │ │ + rsbseq r2, r7, r0, lsr r4 │ │ │ │ @ instruction: 0xffff1181 │ │ │ │ @ instruction: 0xffff0b4d │ │ │ │ - rsbseq r0, r7, r8, asr r4 │ │ │ │ - rsbseq r2, r7, r2, ror #7 │ │ │ │ - rsbseq r0, r7, r6, lsr r4 │ │ │ │ - rsbseq r2, r7, r8, asr #7 │ │ │ │ - ldrshteq r0, [r7], #-60 @ 0xffffffc4 │ │ │ │ - rsbseq r2, r7, r6, lsl #7 │ │ │ │ + rsbseq r0, r7, r0, ror #8 │ │ │ │ + rsbseq r2, r7, sl, ror #7 │ │ │ │ + rsbseq r0, r7, lr, lsr r4 │ │ │ │ + ldrsbteq r2, [r7], #-48 @ 0xffffffd0 │ │ │ │ + rsbseq r0, r7, r4, lsl #8 │ │ │ │ + rsbseq r2, r7, lr, lsl #7 │ │ │ │ @ instruction: 0xffff0a87 │ │ │ │ - rsbseq r0, r7, sl, asr #7 │ │ │ │ - rsbseq r2, r7, r4, asr r3 │ │ │ │ + ldrsbteq r0, [r7], #-50 @ 0xffffffce │ │ │ │ + rsbseq r2, r7, ip, asr r3 │ │ │ │ @ instruction: 0xfffef849 │ │ │ │ - @ instruction: 0x00770398 │ │ │ │ - rsbseq r2, r7, r2, lsr #6 │ │ │ │ + rsbseq r0, r7, r0, lsr #7 │ │ │ │ + rsbseq r2, r7, sl, lsr #6 │ │ │ │ @ instruction: 0xffff1a07 │ │ │ │ - rsbseq r0, r7, r6, ror #6 │ │ │ │ - ldrshteq r2, [r7], #-32 @ 0xffffffe0 │ │ │ │ + rsbseq r0, r7, lr, ror #6 │ │ │ │ + ldrshteq r2, [r7], #-40 @ 0xffffffd8 │ │ │ │ @ instruction: 0xffff3de1 │ │ │ │ - rsbseq r0, r7, r4, lsr r3 │ │ │ │ - ldrhteq r2, [r7], #-46 @ 0xffffffd2 │ │ │ │ + rsbseq r0, r7, ip, lsr r3 │ │ │ │ + rsbseq r2, r7, r6, asr #5 │ │ │ │ andeq r1, r0, r7, ror #13 │ │ │ │ - rsbseq r0, r7, r2, lsl #6 │ │ │ │ - rsbseq r2, r7, ip, lsl #5 │ │ │ │ + rsbseq r0, r7, sl, lsl #6 │ │ │ │ + @ instruction: 0x00772294 │ │ │ │ andeq r5, r0, r7, ror #25 │ │ │ │ - rsbseq r0, r7, r8, asr #5 │ │ │ │ - rsbseq r2, r7, r2, asr r2 │ │ │ │ + ldrsbteq r0, [r7], #-32 @ 0xffffffe0 │ │ │ │ + rsbseq r2, r7, sl, asr r2 │ │ │ │ @ instruction: 0xfffef763 │ │ │ │ - @ instruction: 0x00770292 │ │ │ │ - rsbseq r2, r7, ip, lsl r2 │ │ │ │ + @ instruction: 0x0077029a │ │ │ │ + rsbseq r2, r7, r4, lsr #4 │ │ │ │ strdeq r5, [r0], -r7 │ │ │ │ - rsbseq r0, r7, r8, asr r2 │ │ │ │ - rsbseq r2, r7, r2, ror #3 │ │ │ │ + rsbseq r0, r7, r0, ror #4 │ │ │ │ + rsbseq r2, r7, sl, ror #3 │ │ │ │ @ instruction: 0xffffbd7b │ │ │ │ - rsbseq r0, r7, r6, lsr #4 │ │ │ │ - ldrhteq r2, [r7], #-16 │ │ │ │ + rsbseq r0, r7, lr, lsr #4 │ │ │ │ + ldrhteq r2, [r7], #-24 @ 0xffffffe8 │ │ │ │ @ instruction: 0xfffff98d │ │ │ │ @ instruction: 0xfffff755 │ │ │ │ - rsbseq r0, r7, r0, ror #3 │ │ │ │ - rsbseq r2, r7, sl, ror #2 │ │ │ │ + rsbseq r0, r7, r8, ror #3 │ │ │ │ + rsbseq r2, r7, r2, ror r1 │ │ │ │ @ instruction: 0xffff12cb │ │ │ │ - rsbseq r0, r7, lr, lsr #3 │ │ │ │ - rsbseq r2, r7, r8, lsr r1 │ │ │ │ + ldrhteq r0, [r7], #-22 @ 0xffffffea │ │ │ │ + rsbseq r2, r7, r0, asr #2 │ │ │ │ @ instruction: 0xffff456d │ │ │ │ - rsbseq r0, r7, ip, ror r1 │ │ │ │ - rsbseq r2, r7, r6, lsl #2 │ │ │ │ - rsbseq r0, r7, ip, lsl #6 │ │ │ │ - rsbseq r0, r7, r2, lsr #6 │ │ │ │ - rsbseq r0, r7, sl, lsr #2 │ │ │ │ - ldrhteq r2, [r7], #-4 │ │ │ │ - ldrshteq r0, [r7], #-34 @ 0xffffffde │ │ │ │ - rsbseq r0, r7, r0, lsr r3 │ │ │ │ - rsbseq r0, r7, r4, ror #1 │ │ │ │ - rsbseq r2, r7, lr, rrx │ │ │ │ - rsbseq r0, r7, r8, lsl r3 │ │ │ │ - rsbseq r0, r7, r6, asr #6 │ │ │ │ - rsbseq r0, r7, r2, lsr #1 │ │ │ │ - rsbseq r2, r7, ip, lsr #32 │ │ │ │ + rsbseq r0, r7, r4, lsl #3 │ │ │ │ + rsbseq r2, r7, lr, lsl #2 │ │ │ │ + rsbseq r0, r7, r4, lsl r3 │ │ │ │ rsbseq r0, r7, sl, lsr #6 │ │ │ │ - rsbseq r0, r7, r4, asr r3 │ │ │ │ - rsbseq r0, r7, r0, rrx │ │ │ │ - rsbseq r1, r7, sl, ror #31 │ │ │ │ - rsbseq r0, r7, r6, lsr r3 │ │ │ │ - rsbseq r0, r7, r8, asr r3 │ │ │ │ - rsbseq r0, r7, lr, lsl r0 │ │ │ │ - rsbseq r1, r7, r8, lsr #31 │ │ │ │ - rsbseq r0, r7, r0, asr #6 │ │ │ │ - rsbseq r0, r7, lr, ror r3 │ │ │ │ - ldrsbteq pc, [r6], #-252 @ 0xffffff04 @ │ │ │ │ - rsbseq r1, r7, r6, ror #30 │ │ │ │ - rsbseq r0, r7, r2, ror #6 │ │ │ │ - @ instruction: 0x00770398 │ │ │ │ - @ instruction: 0x0076ff9a │ │ │ │ - rsbseq r1, r7, r4, lsr #30 │ │ │ │ - rsbseq r0, r7, r0, lsl #7 │ │ │ │ - rsbseq r0, r7, r6, lsr #7 │ │ │ │ - rsbseq pc, r6, sl, asr pc @ │ │ │ │ - rsbseq r1, r7, r4, ror #29 │ │ │ │ - rsbseq r0, r7, lr, lsl #7 │ │ │ │ - rsbseq r0, r7, ip, lsr #7 │ │ │ │ - rsbseq pc, r6, r8, lsl pc @ │ │ │ │ - rsbseq r1, r7, r2, lsr #29 │ │ │ │ - @ instruction: 0x00770392 │ │ │ │ - ldrhteq r0, [r7], #-60 @ 0xffffffc4 │ │ │ │ - ldrsbteq pc, [r6], #-230 @ 0xffffff1a @ │ │ │ │ - rsbseq r1, r7, r0, ror #28 │ │ │ │ + rsbseq r0, r7, r2, lsr r1 │ │ │ │ + ldrhteq r2, [r7], #-12 │ │ │ │ + ldrshteq r0, [r7], #-42 @ 0xffffffd6 │ │ │ │ + rsbseq r0, r7, r8, lsr r3 │ │ │ │ + rsbseq r0, r7, ip, ror #1 │ │ │ │ + rsbseq r2, r7, r6, ror r0 │ │ │ │ + rsbseq r0, r7, r0, lsr #6 │ │ │ │ + rsbseq r0, r7, lr, asr #6 │ │ │ │ + rsbseq r0, r7, sl, lsr #1 │ │ │ │ + rsbseq r2, r7, r4, lsr r0 │ │ │ │ + rsbseq r0, r7, r2, lsr r3 │ │ │ │ + rsbseq r0, r7, ip, asr r3 │ │ │ │ + rsbseq r0, r7, r8, rrx │ │ │ │ + ldrshteq r1, [r7], #-242 @ 0xffffff0e │ │ │ │ + rsbseq r0, r7, lr, lsr r3 │ │ │ │ + rsbseq r0, r7, r0, ror #6 │ │ │ │ + rsbseq r0, r7, r6, lsr #32 │ │ │ │ + ldrhteq r1, [r7], #-240 @ 0xffffff10 │ │ │ │ + rsbseq r0, r7, r8, asr #6 │ │ │ │ + rsbseq r0, r7, r6, lsl #7 │ │ │ │ + rsbseq pc, r6, r4, ror #31 │ │ │ │ + rsbseq r1, r7, lr, ror #30 │ │ │ │ + rsbseq r0, r7, sl, ror #6 │ │ │ │ rsbseq r0, r7, r0, lsr #7 │ │ │ │ - rsbseq r0, r7, r6, ror #7 │ │ │ │ - @ instruction: 0x0076fe94 │ │ │ │ - rsbseq r1, r7, lr, lsl lr │ │ │ │ + rsbseq pc, r6, r2, lsr #31 │ │ │ │ + rsbseq r1, r7, ip, lsr #30 │ │ │ │ + rsbseq r0, r7, r8, lsl #7 │ │ │ │ + rsbseq r0, r7, lr, lsr #7 │ │ │ │ + rsbseq pc, r6, r2, ror #30 │ │ │ │ + rsbseq r1, r7, ip, ror #29 │ │ │ │ + @ instruction: 0x00770396 │ │ │ │ + ldrhteq r0, [r7], #-52 @ 0xffffffcc │ │ │ │ + rsbseq pc, r6, r0, lsr #30 │ │ │ │ + rsbseq r1, r7, sl, lsr #29 │ │ │ │ + @ instruction: 0x0077039a │ │ │ │ rsbseq r0, r7, r4, asr #7 │ │ │ │ - ldrsbteq r0, [r7], #-62 @ 0xffffffc2 │ │ │ │ - rsbseq pc, r6, lr, asr #28 │ │ │ │ - ldrsbteq r1, [r7], #-216 @ 0xffffff28 │ │ │ │ - rsbseq r0, r7, r6, asr #7 │ │ │ │ - ldrshteq r0, [r7], #-52 @ 0xffffffcc │ │ │ │ - rsbseq pc, r6, ip, lsl #28 │ │ │ │ - @ instruction: 0x00771d96 │ │ │ │ - ldrsbteq r0, [r7], #-62 @ 0xffffffc2 │ │ │ │ - rsbseq r0, r7, r0, lsl #8 │ │ │ │ - rsbseq pc, r6, sl, asr #27 │ │ │ │ - rsbseq r1, r7, r4, asr sp │ │ │ │ - rsbseq r0, r7, sl, ror #7 │ │ │ │ - rsbseq r0, r7, r0, lsl r4 │ │ │ │ - rsbseq pc, r6, lr, lsl #27 │ │ │ │ - rsbseq r1, r7, sl, lsl sp │ │ │ │ - rsbseq r0, r7, r0, lsl #8 │ │ │ │ - rsbseq r0, r7, sl, lsr #8 │ │ │ │ - rsbseq pc, r6, r2, asr sp @ │ │ │ │ - ldrsbteq r1, [r7], #-206 @ 0xffffff32 │ │ │ │ - rsbseq sp, r6, r4, ror #21 │ │ │ │ - rsbseq r0, r7, r2, lsl r4 │ │ │ │ - rsbseq pc, r6, r6, lsl sp @ │ │ │ │ - rsbseq r1, r7, r2, lsr #25 │ │ │ │ - rsbseq r0, r7, r0, lsl #8 │ │ │ │ - rsbseq r0, r7, r2, lsr #8 │ │ │ │ - ldrsbteq pc, [r6], #-202 @ 0xffffff36 @ │ │ │ │ - rsbseq r1, r7, r6, ror #24 │ │ │ │ - rsbseq r0, r7, r2, asr r4 │ │ │ │ + ldrsbteq pc, [r6], #-238 @ 0xffffff12 @ │ │ │ │ + rsbseq r1, r7, r8, ror #28 │ │ │ │ + rsbseq r0, r7, r8, lsr #7 │ │ │ │ + rsbseq r0, r7, lr, ror #7 │ │ │ │ + @ instruction: 0x0076fe9c │ │ │ │ + rsbseq r1, r7, r6, lsr #28 │ │ │ │ + rsbseq r0, r7, ip, asr #7 │ │ │ │ rsbseq r0, r7, r6, ror #7 │ │ │ │ - rsbseq pc, r6, lr, ror ip @ │ │ │ │ - rsbseq r1, r7, sl, lsl #24 │ │ │ │ - rsbseq r0, r7, r0, lsr r4 │ │ │ │ - rsbseq r0, r7, lr, ror r4 │ │ │ │ - rsbseq pc, r6, r2, asr #24 │ │ │ │ - rsbseq r1, r7, lr, asr #23 │ │ │ │ - rsbseq r0, r7, r0, ror r4 │ │ │ │ - rsbseq r0, r7, r2, asr #9 │ │ │ │ - rsbseq pc, r6, r6, lsl #24 │ │ │ │ - @ instruction: 0x00771b92 │ │ │ │ - rsbseq r0, r7, r6, lsr #9 │ │ │ │ - rsbseq r0, r7, r0, ror #9 │ │ │ │ - rsbseq pc, r6, r4, asr #23 │ │ │ │ - rsbseq r1, r7, r0, asr fp │ │ │ │ + rsbseq pc, r6, r6, asr lr @ │ │ │ │ + rsbseq r1, r7, r0, ror #27 │ │ │ │ + rsbseq r0, r7, lr, asr #7 │ │ │ │ + ldrshteq r0, [r7], #-60 @ 0xffffffc4 │ │ │ │ + rsbseq pc, r6, r4, lsl lr @ │ │ │ │ + @ instruction: 0x00771d9e │ │ │ │ + rsbseq r0, r7, r6, ror #7 │ │ │ │ + rsbseq r0, r7, r8, lsl #8 │ │ │ │ + ldrsbteq pc, [r6], #-210 @ 0xffffff2e @ │ │ │ │ + rsbseq r1, r7, ip, asr sp │ │ │ │ + ldrshteq r0, [r7], #-50 @ 0xffffffce │ │ │ │ + rsbseq r0, r7, r8, lsl r4 │ │ │ │ + @ instruction: 0x0076fd96 │ │ │ │ + rsbseq r1, r7, r2, lsr #26 │ │ │ │ + rsbseq r0, r7, r8, lsl #8 │ │ │ │ + rsbseq r0, r7, r2, lsr r4 │ │ │ │ + rsbseq pc, r6, sl, asr sp @ │ │ │ │ + rsbseq r1, r7, r6, ror #25 │ │ │ │ + rsbseq sp, r6, ip, ror #21 │ │ │ │ + rsbseq r0, r7, sl, lsl r4 │ │ │ │ + rsbseq pc, r6, lr, lsl sp @ │ │ │ │ + rsbseq r1, r7, sl, lsr #25 │ │ │ │ + rsbseq r0, r7, r8, lsl #8 │ │ │ │ + rsbseq r0, r7, sl, lsr #8 │ │ │ │ + rsbseq pc, r6, r2, ror #25 │ │ │ │ + rsbseq r1, r7, lr, ror #24 │ │ │ │ + rsbseq r0, r7, sl, asr r4 │ │ │ │ + rsbseq r0, r7, lr, ror #7 │ │ │ │ + rsbseq pc, r6, r6, lsl #25 │ │ │ │ + rsbseq r1, r7, r2, lsl ip │ │ │ │ + rsbseq r0, r7, r8, lsr r4 │ │ │ │ + rsbseq r0, r7, r6, lsl #9 │ │ │ │ + rsbseq pc, r6, sl, asr #24 │ │ │ │ + ldrsbteq r1, [r7], #-182 @ 0xffffff4a │ │ │ │ + rsbseq r0, r7, r8, ror r4 │ │ │ │ + rsbseq r0, r7, sl, asr #9 │ │ │ │ + rsbseq pc, r6, lr, lsl #24 │ │ │ │ + @ instruction: 0x00771b9a │ │ │ │ + rsbseq r0, r7, lr, lsr #9 │ │ │ │ + rsbseq r0, r7, r8, ror #9 │ │ │ │ + rsbseq pc, r6, ip, asr #23 │ │ │ │ + rsbseq r1, r7, r8, asr fp │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ bl febcb730 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ssub8mi r0, r4, r0 │ │ │ │ @ instruction: 0xf7ffb082 │ │ │ │ stmdacs r1, {r0, r1, r7, r8, fp, ip, sp, lr, pc} │ │ │ │ svclt 0x00084603 │ │ │ │ @@ -100101,16 +100101,16 @@ │ │ │ │ ldrbtmi r4, [r8], #-2054 @ 0xfffff7fa │ │ │ │ @ instruction: 0xf7a3300c │ │ │ │ stmdami r5, {r0, r1, r3, r4, r7, r8, r9, fp, ip, sp, lr, pc} │ │ │ │ ldrbtmi r9, [r8], #-2305 @ 0xfffff6ff │ │ │ │ mrrc2 7, 10, pc, r6, cr3 @ │ │ │ │ ldrmi r9, [r8], -r1, lsl #22 │ │ │ │ ldclt 0, cr11, [r0, #-8] │ │ │ │ - rsbseq pc, r6, sl, lsl #18 │ │ │ │ - @ instruction: 0x00771896 │ │ │ │ + rsbseq pc, r6, r2, lsl r9 @ │ │ │ │ + @ instruction: 0x0077189e │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ blhi 1afa38 │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x0078f8cc │ │ │ │ @ instruction: 0x461fb095 │ │ │ │ @ instruction: 0x46064b9b │ │ │ │ @@ -100266,27 +100266,27 @@ │ │ │ │ andcc r4, ip, r8, ror r4 │ │ │ │ blx 153267c │ │ │ │ ldrbtmi r4, [r8], #-2064 @ 0xfffff7f0 │ │ │ │ blx 432686 │ │ │ │ @ instruction: 0xf79ce778 │ │ │ │ svclt 0x0000ef9a │ │ │ │ @ instruction: 0x000011b8 │ │ │ │ - ldrshteq pc, [r6], #-128 @ 0xffffff80 @ │ │ │ │ + ldrshteq pc, [r6], #-136 @ 0xffffff78 @ │ │ │ │ addeq sl, r2, lr, ror #8 │ │ │ │ - ldrsbteq pc, [r6], #-118 @ 0xffffff8a @ │ │ │ │ - rsbseq r0, r7, r0, lsr #2 │ │ │ │ - rsbseq pc, r6, r6, lsl #15 │ │ │ │ - rsbseq r1, r7, r2, lsl r7 │ │ │ │ + ldrsbteq pc, [r6], #-126 @ 0xffffff82 @ │ │ │ │ + rsbseq r0, r7, r8, lsr #2 │ │ │ │ + rsbseq pc, r6, lr, lsl #15 │ │ │ │ + rsbseq r1, r7, sl, lsl r7 │ │ │ │ addeq sl, r2, r0, lsr #6 │ │ │ │ - rsbseq pc, r6, r8, asr #13 │ │ │ │ - rsbseq r1, r7, sl, asr r6 │ │ │ │ - @ instruction: 0x0076f696 │ │ │ │ - rsbseq r1, r7, r2, lsr #12 │ │ │ │ - rsbseq pc, r6, r8, ror r6 @ │ │ │ │ - @ instruction: 0x0076ff9e │ │ │ │ + ldrsbteq pc, [r6], #-96 @ 0xffffffa0 @ │ │ │ │ + rsbseq r1, r7, r2, ror #12 │ │ │ │ + @ instruction: 0x0076f69e │ │ │ │ + rsbseq r1, r7, sl, lsr #12 │ │ │ │ + rsbseq pc, r6, r0, lsl #13 │ │ │ │ + rsbseq pc, r6, r6, lsr #31 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ bleq 2b2b78 >::_M_default_append(unsigned int)@@Base+0x2ffb4> │ │ │ │ @ instruction: 0xf8df468b │ │ │ │ @ instruction: 0xf8df1700 │ │ │ │ vabdl.s32 , d13, d0 │ │ │ │ @@ -100501,29 +100501,29 @@ │ │ │ │ ldmdavs r8, {r8, r9, sl, fp} │ │ │ │ ldmdavs fp, {r3, r4, r8, r9, fp, ip, pc} │ │ │ │ stcle 3, cr9, [r4, #-124]! @ 0xffffff84 │ │ │ │ @ instruction: 0x463b9a11 │ │ │ │ smlatbeq r4, sl, r1, pc @ │ │ │ │ @ instruction: 0xf8d21f07 │ │ │ │ @ instruction: 0xf8d2801c │ │ │ │ - bls 86cbb4 │ │ │ │ + bls 86cbb4 │ │ │ │ eorls r3, r1, #4, 20 @ 0x4000 │ │ │ │ bl 15b3f4 │ │ │ │ bls 8b7dc8 │ │ │ │ addlt pc, r4, sp, asr #17 │ │ │ │ ldmdavs r8, {r0, r1, r7, r9, sl, lr} │ │ │ │ eoreq pc, r0, r8, asr r8 @ │ │ │ │ svceq 0x0004f847 │ │ │ │ svcvs 0x0004f841 │ │ │ │ bleq 1b2d24 │ │ │ │ @ instruction: 0xf85e4563 │ │ │ │ @ instruction: 0xf8420020 │ │ │ │ mvnsle r0, r4, lsl #30 │ │ │ │ @ instruction: 0xf8dd4658 │ │ │ │ - blls 860dfc │ │ │ │ + blls 860dfc │ │ │ │ strcs sl, [r0], -pc, lsr #30 │ │ │ │ stmib sp, {r0, r8, sp}^ │ │ │ │ movwls r0, #2561 @ 0xa01 │ │ │ │ stmib sp, {r3, r8, ip, pc}^ │ │ │ │ tstls r3, r5, lsl #2 │ │ │ │ blls 4064e8 │ │ │ │ stmdals pc, {r5, r9, fp, ip, pc} @ │ │ │ │ @@ -100735,56 +100735,56 @@ │ │ │ │ mvnscc pc, pc, asr #32 │ │ │ │ @ instruction: 0xf7a24478 │ │ │ │ strb pc, [r2, r7, ror #30]! @ │ │ │ │ bl ffd32dbc │ │ │ │ @ instruction: 0x0082a1ba │ │ │ │ @ instruction: 0x000011b8 │ │ │ │ @ instruction: 0x0082a1b2 │ │ │ │ - rsbseq pc, r6, r6, ror r5 @ │ │ │ │ + rsbseq pc, r6, lr, ror r5 @ │ │ │ │ andeq r0, r0, r8, lsr #26 │ │ │ │ strdeq r0, [r0], -ip │ │ │ │ muleq r0, r4, pc @ │ │ │ │ @ instruction: 0xffff028d │ │ │ │ @ instruction: 0xfffee8f7 │ │ │ │ @ instruction: 0xfffee8e9 │ │ │ │ @ instruction: 0xfffee809 │ │ │ │ @ instruction: 0xfffee847 │ │ │ │ - rsbseq pc, r6, r2, asr sp @ │ │ │ │ - rsbseq pc, r6, ip, lsr #6 │ │ │ │ - rsbseq pc, r6, sl, lsr r2 @ │ │ │ │ - rsbseq r1, r7, r6, asr #3 │ │ │ │ - rsbseq pc, r6, r0, lsr #4 │ │ │ │ - rsbseq r1, r7, ip, lsr #3 │ │ │ │ + rsbseq pc, r6, sl, asr sp @ │ │ │ │ + rsbseq pc, r6, r4, lsr r3 @ │ │ │ │ + rsbseq pc, r6, r2, asr #4 │ │ │ │ + rsbseq r1, r7, lr, asr #3 │ │ │ │ + rsbseq pc, r6, r8, lsr #4 │ │ │ │ + ldrhteq r1, [r7], #-20 @ 0xffffffec │ │ │ │ @ instruction: 0x00829dba │ │ │ │ - rsbseq pc, r6, sl, asr #3 │ │ │ │ - rsbseq r1, r7, r6, asr r1 │ │ │ │ - rsbseq pc, r6, r8, lsl #3 │ │ │ │ - rsbseq pc, r6, ip, lsr r1 @ │ │ │ │ - rsbseq r1, r7, r8, asr #1 │ │ │ │ - rsbseq pc, r6, r2, lsr #2 │ │ │ │ - rsbseq r1, r7, lr, lsr #1 │ │ │ │ - rsbseq pc, r6, r6, ror #1 │ │ │ │ - @ instruction: 0x0076f092 │ │ │ │ - rsbseq r1, r7, lr, lsl r0 │ │ │ │ - rsbseq lr, r6, ip, ror #31 │ │ │ │ - rsbseq r0, r7, r6, ror pc │ │ │ │ - rsbseq lr, r6, lr, asr #31 │ │ │ │ - rsbseq r0, r7, r8, asr pc │ │ │ │ - ldrhteq lr, [r6], #-244 @ 0xffffff0c │ │ │ │ - rsbseq r0, r7, lr, lsr pc │ │ │ │ - @ instruction: 0x0076ef9a │ │ │ │ - rsbseq r0, r7, r4, lsr #30 │ │ │ │ - rsbseq lr, r6, r0, lsl #31 │ │ │ │ - rsbseq r0, r7, sl, lsl #30 │ │ │ │ - rsbseq lr, r6, r6, ror #30 │ │ │ │ - ldrshteq r0, [r7], #-224 @ 0xffffff20 │ │ │ │ - rsbseq lr, r6, r8, asr #30 │ │ │ │ - ldrsbteq r0, [r7], #-226 @ 0xffffff1e │ │ │ │ - rsbseq lr, r6, lr, lsr #30 │ │ │ │ - ldrhteq r0, [r7], #-232 @ 0xffffff18 │ │ │ │ + ldrsbteq pc, [r6], #-18 @ 0xffffffee @ │ │ │ │ + rsbseq r1, r7, lr, asr r1 │ │ │ │ + @ instruction: 0x0076f190 │ │ │ │ + rsbseq pc, r6, r4, asr #2 │ │ │ │ + ldrsbteq r1, [r7], #-0 │ │ │ │ + rsbseq pc, r6, sl, lsr #2 │ │ │ │ + ldrhteq r1, [r7], #-6 │ │ │ │ + rsbseq pc, r6, lr, ror #1 │ │ │ │ + @ instruction: 0x0076f09a │ │ │ │ + rsbseq r1, r7, r6, lsr #32 │ │ │ │ + ldrshteq lr, [r6], #-244 @ 0xffffff0c │ │ │ │ + rsbseq r0, r7, lr, ror pc │ │ │ │ + ldrsbteq lr, [r6], #-246 @ 0xffffff0a │ │ │ │ + rsbseq r0, r7, r0, ror #30 │ │ │ │ + ldrhteq lr, [r6], #-252 @ 0xffffff04 │ │ │ │ + rsbseq r0, r7, r6, asr #30 │ │ │ │ + rsbseq lr, r6, r2, lsr #31 │ │ │ │ + rsbseq r0, r7, ip, lsr #30 │ │ │ │ + rsbseq lr, r6, r8, lsl #31 │ │ │ │ + rsbseq r0, r7, r2, lsl pc │ │ │ │ + rsbseq lr, r6, lr, ror #30 │ │ │ │ + ldrshteq r0, [r7], #-232 @ 0xffffff18 │ │ │ │ + rsbseq lr, r6, r0, asr pc │ │ │ │ + ldrsbteq r0, [r7], #-234 @ 0xffffff16 │ │ │ │ + rsbseq lr, r6, r6, lsr pc │ │ │ │ + rsbseq r0, r7, r0, asr #29 │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl febcc208 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addslt r0, r1, r8, lsr #31 │ │ │ │ @ instruction: 0x46064c72 │ │ │ │ movwls r4, #1148 @ 0x47c │ │ │ │ @ instruction: 0x460a4613 │ │ │ │ @@ -100898,34 +100898,34 @@ │ │ │ │ stc2l 7, cr15, [r4, #-648]! @ 0xfffffd78 │ │ │ │ ldrbtmi r4, [r8], #-2072 @ 0xfffff7e8 │ │ │ │ cdp2 7, 2, cr15, cr0, cr2, {5} │ │ │ │ @ instruction: 0xf79ce7e5 │ │ │ │ svclt 0x0000eaac │ │ │ │ strdeq r9, [r2], ip │ │ │ │ @ instruction: 0x000011b8 │ │ │ │ - ldrshteq lr, [r6], #-210 @ 0xffffff2e │ │ │ │ - rsbseq r0, r7, lr, ror sp │ │ │ │ + ldrshteq lr, [r6], #-218 @ 0xffffff26 │ │ │ │ + rsbseq r0, r7, r6, lsl #27 │ │ │ │ addeq r9, r2, ip, lsl #19 │ │ │ │ - rsbseq lr, r6, r6, ror #27 │ │ │ │ - rsbseq lr, r6, r2, ror #26 │ │ │ │ - rsbseq r0, r7, lr, ror #25 │ │ │ │ - rsbseq lr, r6, sl, lsr sp │ │ │ │ - rsbseq r0, r7, r6, asr #25 │ │ │ │ - rsbseq lr, r6, r0, lsr #26 │ │ │ │ - rsbseq pc, r6, lr, lsl r7 @ │ │ │ │ - rsbseq lr, r6, sl, lsl #26 │ │ │ │ - @ instruction: 0x00770c94 │ │ │ │ - rsbseq lr, r6, sl, ror #25 │ │ │ │ - rsbseq pc, r6, r2, lsl r7 @ │ │ │ │ - ldrsbteq lr, [r6], #-192 @ 0xffffff40 │ │ │ │ - rsbseq pc, r6, r0, lsr r7 @ │ │ │ │ - ldrhteq lr, [r6], #-200 @ 0xffffff38 │ │ │ │ - rsbseq r0, r7, r2, asr #24 │ │ │ │ - @ instruction: 0x0076ec9c │ │ │ │ - @ instruction: 0x0076f69a │ │ │ │ + rsbseq lr, r6, lr, ror #27 │ │ │ │ + rsbseq lr, r6, sl, ror #26 │ │ │ │ + ldrshteq r0, [r7], #-198 @ 0xffffff3a │ │ │ │ + rsbseq lr, r6, r2, asr #26 │ │ │ │ + rsbseq r0, r7, lr, asr #25 │ │ │ │ + rsbseq lr, r6, r8, lsr #26 │ │ │ │ + rsbseq pc, r6, r6, lsr #14 │ │ │ │ + rsbseq lr, r6, r2, lsl sp │ │ │ │ + @ instruction: 0x00770c9c │ │ │ │ + ldrshteq lr, [r6], #-194 @ 0xffffff3e │ │ │ │ + rsbseq pc, r6, sl, lsl r7 @ │ │ │ │ + ldrsbteq lr, [r6], #-200 @ 0xffffff38 │ │ │ │ + rsbseq pc, r6, r8, lsr r7 @ │ │ │ │ + rsbseq lr, r6, r0, asr #25 │ │ │ │ + rsbseq r0, r7, sl, asr #24 │ │ │ │ + rsbseq lr, r6, r4, lsr #25 │ │ │ │ + rsbseq pc, r6, r2, lsr #13 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ bleq 16b3574 │ │ │ │ stcmi 2, cr15, [r4, #692] @ 0x2b4 │ │ │ │ strne pc, [r4], #2271 @ 0x8df │ │ │ │ @ instruction: 0x4605af1f │ │ │ │ @@ -101215,41 +101215,41 @@ │ │ │ │ andcc r4, ip, r8, ror r4 │ │ │ │ blx ffab354c │ │ │ │ ldrbtmi r4, [r8], #-2078 @ 0xfffff7e2 │ │ │ │ blx fe9b3556 │ │ │ │ svclt 0x0000e7e5 │ │ │ │ addeq r9, r2, r0, asr #15 │ │ │ │ @ instruction: 0x000011b8 │ │ │ │ - rsbseq lr, r6, r4, lsr #23 │ │ │ │ - ldrsbteq lr, [r6], #-174 @ 0xffffff52 │ │ │ │ - rsbseq r0, r7, sl, ror #20 │ │ │ │ + rsbseq lr, r6, ip, lsr #23 │ │ │ │ + rsbseq lr, r6, r6, ror #21 │ │ │ │ + rsbseq r0, r7, r2, ror sl │ │ │ │ addeq r9, r2, r8, ror r6 │ │ │ │ - rsbseq lr, r6, sl, lsr sl │ │ │ │ - rsbseq lr, r6, ip, lsr sl │ │ │ │ - ldrshteq lr, [r6], #-140 @ 0xffffff74 │ │ │ │ - rsbseq r0, r7, r8, lsl #17 │ │ │ │ - rsbseq lr, r6, r8, lsl #18 │ │ │ │ - rsbseq lr, r6, ip, lsl #17 │ │ │ │ - rsbseq pc, r6, ip, ror #5 │ │ │ │ - rsbseq lr, r6, r4, ror r8 │ │ │ │ - ldrshteq r0, [r7], #-126 @ 0xffffff82 │ │ │ │ - rsbseq lr, r6, r8, asr #16 │ │ │ │ - ldrsbteq r0, [r7], #-114 @ 0xffffff8e │ │ │ │ - rsbseq lr, r6, sl, lsr #16 │ │ │ │ - ldrhteq r0, [r7], #-116 @ 0xffffff8c │ │ │ │ - rsbseq lr, r6, r0, lsl r8 │ │ │ │ - @ instruction: 0x0077079a │ │ │ │ - ldrshteq lr, [r6], #-116 @ 0xffffff8c │ │ │ │ - ldrshteq pc, [r6], #-18 @ 0xffffffee @ │ │ │ │ - ldrsbteq lr, [r6], #-120 @ 0xffffff88 │ │ │ │ - rsbseq pc, r6, r0, lsl #4 │ │ │ │ - rsbseq lr, r6, r0, asr #15 │ │ │ │ - rsbseq r0, r7, sl, asr #14 │ │ │ │ - rsbseq lr, r6, r4, lsr #15 │ │ │ │ - rsbseq pc, r6, r2, lsr #3 │ │ │ │ + rsbseq lr, r6, r2, asr #20 │ │ │ │ + rsbseq lr, r6, r4, asr #20 │ │ │ │ + rsbseq lr, r6, r4, lsl #18 │ │ │ │ + @ instruction: 0x00770890 │ │ │ │ + rsbseq lr, r6, r0, lsl r9 │ │ │ │ + @ instruction: 0x0076e894 │ │ │ │ + ldrshteq pc, [r6], #-36 @ 0xffffffdc @ │ │ │ │ + rsbseq lr, r6, ip, ror r8 │ │ │ │ + rsbseq r0, r7, r6, lsl #16 │ │ │ │ + rsbseq lr, r6, r0, asr r8 │ │ │ │ + ldrsbteq r0, [r7], #-122 @ 0xffffff86 │ │ │ │ + rsbseq lr, r6, r2, lsr r8 │ │ │ │ + ldrhteq r0, [r7], #-124 @ 0xffffff84 │ │ │ │ + rsbseq lr, r6, r8, lsl r8 │ │ │ │ + rsbseq r0, r7, r2, lsr #15 │ │ │ │ + ldrshteq lr, [r6], #-124 @ 0xffffff84 │ │ │ │ + ldrshteq pc, [r6], #-26 @ 0xffffffe6 @ │ │ │ │ + rsbseq lr, r6, r0, ror #15 │ │ │ │ + rsbseq pc, r6, r8, lsl #4 │ │ │ │ + rsbseq lr, r6, r8, asr #15 │ │ │ │ + rsbseq r0, r7, r2, asr r7 │ │ │ │ + rsbseq lr, r6, ip, lsr #15 │ │ │ │ + rsbseq pc, r6, sl, lsr #3 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x0080f8cc │ │ │ │ addslt r4, r7, r1, lsr #27 │ │ │ │ ldrmi r4, [sl], r1, lsr #25 │ │ │ │ movwcs r4, #5245 @ 0x147d │ │ │ │ @@ -101411,36 +101411,36 @@ │ │ │ │ @ instruction: 0xf7a2300c │ │ │ │ ldmdami sl, {r0, r5, r6, r8, fp, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf7a24478 │ │ │ │ @ instruction: 0xe779fa1d │ │ │ │ @ instruction: 0x008292b4 │ │ │ │ @ instruction: 0x000011b8 │ │ │ │ addeq r9, r2, r0, lsl #5 │ │ │ │ - rsbseq lr, r6, ip, lsl #13 │ │ │ │ - rsbseq lr, r6, sl, lsr #12 │ │ │ │ - rsbseq lr, r6, lr, ror #11 │ │ │ │ - rsbseq lr, r6, r2, lsr #11 │ │ │ │ - rsbseq pc, r6, r2 │ │ │ │ - rsbseq lr, r6, sl, lsl #11 │ │ │ │ - rsbseq r0, r7, r4, lsl r5 │ │ │ │ - rsbseq lr, r6, ip, ror #10 │ │ │ │ - ldrshteq r0, [r7], #-72 @ 0xffffffb8 │ │ │ │ - rsbseq lr, r6, lr, asr #10 │ │ │ │ - ldrsbteq r0, [r7], #-74 @ 0xffffffb6 │ │ │ │ - rsbseq lr, r6, r0, asr r5 │ │ │ │ - rsbseq lr, r6, r8, lsl #10 │ │ │ │ - rsbseq lr, r6, r0, lsr pc │ │ │ │ - ldrshteq lr, [r6], #-64 @ 0xffffffc0 │ │ │ │ - rsbseq r0, r7, sl, ror r4 │ │ │ │ - ldrsbteq lr, [r6], #-66 @ 0xffffffbe │ │ │ │ - rsbseq r0, r7, ip, asr r4 │ │ │ │ - rsbseq lr, r6, lr, lsr #9 │ │ │ │ - rsbseq lr, r6, ip, lsr #29 │ │ │ │ - @ instruction: 0x0076e496 │ │ │ │ - @ instruction: 0x0076ee94 │ │ │ │ + @ instruction: 0x0076e694 │ │ │ │ + rsbseq lr, r6, r2, lsr r6 │ │ │ │ + ldrshteq lr, [r6], #-86 @ 0xffffffaa │ │ │ │ + rsbseq lr, r6, sl, lsr #11 │ │ │ │ + rsbseq pc, r6, sl │ │ │ │ + @ instruction: 0x0076e592 │ │ │ │ + rsbseq r0, r7, ip, lsl r5 │ │ │ │ + rsbseq lr, r6, r4, ror r5 │ │ │ │ + rsbseq r0, r7, r0, lsl #10 │ │ │ │ + rsbseq lr, r6, r6, asr r5 │ │ │ │ + rsbseq r0, r7, r2, ror #9 │ │ │ │ + rsbseq lr, r6, r8, asr r5 │ │ │ │ + rsbseq lr, r6, r0, lsl r5 │ │ │ │ + rsbseq lr, r6, r8, lsr pc │ │ │ │ + ldrshteq lr, [r6], #-72 @ 0xffffffb8 │ │ │ │ + rsbseq r0, r7, r2, lsl #9 │ │ │ │ + ldrsbteq lr, [r6], #-74 @ 0xffffffb6 │ │ │ │ + rsbseq r0, r7, r4, ror #8 │ │ │ │ + ldrhteq lr, [r6], #-70 @ 0xffffffba │ │ │ │ + ldrhteq lr, [r6], #-228 @ 0xffffff1c │ │ │ │ + @ instruction: 0x0076e49e │ │ │ │ + @ instruction: 0x0076ee9c │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ blhi 1b0f00 │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ bleq 16b3d84 │ │ │ │ ldclmi 2, cr15, [r4, #-692]! @ 0xfffffd4c │ │ │ │ blhi 10b151c │ │ │ │ @@ -101751,65 +101751,65 @@ │ │ │ │ ldrbtmi r4, [r8], #-2105 @ 0xfffff7c7 │ │ │ │ @ instruction: 0xff78f7a1 │ │ │ │ svclt 0x0000e7e5 │ │ │ │ andhi pc, r0, pc, lsr #7 │ │ │ │ ... │ │ │ │ addeq r8, r2, r0, lsr #31 │ │ │ │ @ instruction: 0x000011b8 │ │ │ │ - rsbseq lr, r6, ip, lsr #7 │ │ │ │ - rsbseq r0, r7, r6, lsr r3 │ │ │ │ + ldrhteq lr, [r6], #-52 @ 0xffffffcc │ │ │ │ + rsbseq r0, r7, lr, lsr r3 │ │ │ │ addeq r8, r2, r0, asr #30 │ │ │ │ - @ instruction: 0x0076e394 │ │ │ │ - rsbseq lr, r6, r8, lsr #6 │ │ │ │ - rsbseq lr, r6, r4, asr #27 │ │ │ │ - rsbseq lr, r6, r2, asr #5 │ │ │ │ - rsbseq r0, r7, lr, asr #4 │ │ │ │ - rsbseq lr, r6, r8, lsr #5 │ │ │ │ - rsbseq r0, r7, r4, lsr r2 │ │ │ │ - rsbseq lr, r6, r0, lsr sp │ │ │ │ - rsbseq lr, r6, ip, asr r2 │ │ │ │ - @ instruction: 0x0076e194 │ │ │ │ - rsbseq r0, r7, r0, lsr #2 │ │ │ │ - rsbseq lr, r6, r8, ror r1 │ │ │ │ - rsbseq r0, r7, r4, lsl #2 │ │ │ │ - rsbseq lr, r6, lr, asr r1 │ │ │ │ - rsbseq lr, r6, r6, lsl #23 │ │ │ │ - rsbseq lr, r6, r6, asr #2 │ │ │ │ - ldrsbteq r0, [r7], #-0 │ │ │ │ - rsbseq lr, r6, r4, lsr #2 │ │ │ │ - ldrhteq r0, [r7], #-6 │ │ │ │ - rsbseq lr, r6, r6, ror #1 │ │ │ │ - rsbseq r0, r7, r2, ror r0 │ │ │ │ - ldrhteq lr, [r6], #-12 │ │ │ │ - rsbseq r0, r7, r8, asr #32 │ │ │ │ - rsbseq fp, r6, r6, lsl #23 │ │ │ │ - @ instruction: 0x0076e090 │ │ │ │ - rsbseq r0, r7, ip, lsl r0 │ │ │ │ - rsbseq fp, r6, r2, lsr fp │ │ │ │ - rsbseq lr, r6, r4, rrx │ │ │ │ - ldrshteq pc, [r6], #-240 @ 0xffffff10 @ │ │ │ │ - rsbseq ip, r6, r0, lsr #28 │ │ │ │ - rsbseq lr, r6, r2, lsr r0 │ │ │ │ - ldrhteq pc, [r6], #-254 @ 0xffffff02 @ │ │ │ │ - rsbseq ip, r6, r2, lsr #27 │ │ │ │ - rsbseq lr, r6, r4 │ │ │ │ - @ instruction: 0x0076ff90 │ │ │ │ - rsbseq sp, r6, r4, ror #31 │ │ │ │ - rsbseq pc, r6, lr, ror #30 │ │ │ │ - rsbseq sp, r6, r8, asr #31 │ │ │ │ - rsbseq lr, r6, r6, asr #19 │ │ │ │ - rsbseq ip, r6, r6, asr #26 │ │ │ │ - @ instruction: 0x0076df9a │ │ │ │ - rsbseq pc, r6, r6, lsr #30 │ │ │ │ - rsbseq sp, r6, r0, lsl #31 │ │ │ │ - rsbseq lr, r6, r0, ror #19 │ │ │ │ - rsbseq sp, r6, r8, ror #30 │ │ │ │ - ldrshteq pc, [r6], #-226 @ 0xffffff1e @ │ │ │ │ - rsbseq sp, r6, ip, asr #30 │ │ │ │ - rsbseq lr, r6, sl, asr #18 │ │ │ │ + @ instruction: 0x0076e39c │ │ │ │ + rsbseq lr, r6, r0, lsr r3 │ │ │ │ + rsbseq lr, r6, ip, asr #27 │ │ │ │ + rsbseq lr, r6, sl, asr #5 │ │ │ │ + rsbseq r0, r7, r6, asr r2 │ │ │ │ + ldrhteq lr, [r6], #-32 @ 0xffffffe0 │ │ │ │ + rsbseq r0, r7, ip, lsr r2 │ │ │ │ + rsbseq lr, r6, r8, lsr sp │ │ │ │ + rsbseq lr, r6, r4, ror #4 │ │ │ │ + @ instruction: 0x0076e19c │ │ │ │ + rsbseq r0, r7, r8, lsr #2 │ │ │ │ + rsbseq lr, r6, r0, lsl #3 │ │ │ │ + rsbseq r0, r7, ip, lsl #2 │ │ │ │ + rsbseq lr, r6, r6, ror #2 │ │ │ │ + rsbseq lr, r6, lr, lsl #23 │ │ │ │ + rsbseq lr, r6, lr, asr #2 │ │ │ │ + ldrsbteq r0, [r7], #-8 │ │ │ │ + rsbseq lr, r6, ip, lsr #2 │ │ │ │ + ldrhteq r0, [r7], #-14 │ │ │ │ + rsbseq lr, r6, lr, ror #1 │ │ │ │ + rsbseq r0, r7, sl, ror r0 │ │ │ │ + rsbseq lr, r6, r4, asr #1 │ │ │ │ + rsbseq r0, r7, r0, asr r0 │ │ │ │ + rsbseq fp, r6, lr, lsl #23 │ │ │ │ + @ instruction: 0x0076e098 │ │ │ │ + rsbseq r0, r7, r4, lsr #32 │ │ │ │ + rsbseq fp, r6, sl, lsr fp │ │ │ │ + rsbseq lr, r6, ip, rrx │ │ │ │ + ldrshteq pc, [r6], #-248 @ 0xffffff08 @ │ │ │ │ + rsbseq ip, r6, r8, lsr #28 │ │ │ │ + rsbseq lr, r6, sl, lsr r0 │ │ │ │ + rsbseq pc, r6, r6, asr #31 │ │ │ │ + rsbseq ip, r6, sl, lsr #27 │ │ │ │ + rsbseq lr, r6, ip │ │ │ │ + @ instruction: 0x0076ff98 │ │ │ │ + rsbseq sp, r6, ip, ror #31 │ │ │ │ + rsbseq pc, r6, r6, ror pc @ │ │ │ │ + ldrsbteq sp, [r6], #-240 @ 0xffffff10 │ │ │ │ + rsbseq lr, r6, lr, asr #19 │ │ │ │ + rsbseq ip, r6, lr, asr #26 │ │ │ │ + rsbseq sp, r6, r2, lsr #31 │ │ │ │ + rsbseq pc, r6, lr, lsr #30 │ │ │ │ + rsbseq sp, r6, r8, lsl #31 │ │ │ │ + rsbseq lr, r6, r8, ror #19 │ │ │ │ + rsbseq sp, r6, r0, ror pc │ │ │ │ + ldrshteq pc, [r6], #-234 @ 0xffffff16 @ │ │ │ │ + rsbseq sp, r6, r4, asr pc │ │ │ │ + rsbseq lr, r6, r2, asr r9 │ │ │ │ ldrtmi r4, [r8], -r1, lsl #12 │ │ │ │ vqadd.s64 d31, d28, d21 │ │ │ │ stmdacs r1, {r2, r9, sl, lr} │ │ │ │ ldmdami r8, {r2, r3, ip, lr, pc}^ │ │ │ │ cmpppl lr, r0, asr #4 @ p-variant is OBSOLETE │ │ │ │ andcc r4, ip, r8, ror r4 │ │ │ │ cdp2 7, 3, cr15, cr8, cr1, {5} │ │ │ │ @@ -101894,21 +101894,21 @@ │ │ │ │ blge 1304e4 │ │ │ │ blge 9308a4 │ │ │ │ blge 1304f0 │ │ │ │ strteq pc, [r8], #2269 @ 0x8dd │ │ │ │ blle ffc86b7c │ │ │ │ movwcs r9, #2580 @ 0xa14 │ │ │ │ @ instruction: 0xe76c6013 │ │ │ │ - rsbseq sp, r6, r4, asr #28 │ │ │ │ - ldrsbteq pc, [r6], #-208 @ 0xffffff30 @ │ │ │ │ - ldrsbteq sp, [r6], #-208 @ 0xffffff30 │ │ │ │ - rsbseq sp, r6, r6, asr #27 │ │ │ │ - rsbseq pc, r6, r2, asr sp @ │ │ │ │ - rsbseq sp, r6, ip, asr sp │ │ │ │ - ldrshteq lr, [r6], #-120 @ 0xffffff88 │ │ │ │ + rsbseq sp, r6, ip, asr #28 │ │ │ │ + ldrsbteq pc, [r6], #-216 @ 0xffffff28 @ │ │ │ │ + ldrsbteq sp, [r6], #-216 @ 0xffffff28 │ │ │ │ + rsbseq sp, r6, lr, asr #27 │ │ │ │ + rsbseq pc, r6, sl, asr sp @ │ │ │ │ + rsbseq sp, r6, r4, ror #26 │ │ │ │ + rsbseq lr, r6, r0, lsl #16 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ blhi 1b1654 │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x0080f8cc │ │ │ │ addslt r4, r3, r2, asr #26 │ │ │ │ strmi r4, [r2], r2, asr #24 │ │ │ │ @@ -101975,21 +101975,21 @@ │ │ │ │ ldc2l 7, cr15, [r8], #644 @ 0x284 │ │ │ │ strtmi r4, [r9], -fp, lsl #16 │ │ │ │ @ instruction: 0xf7a14478 │ │ │ │ @ instruction: 0xe7affdb3 │ │ │ │ b 1034120 │ │ │ │ addeq r8, r2, r0, ror #16 │ │ │ │ @ instruction: 0x000011b8 │ │ │ │ - rsbseq sp, r6, r2, ror #24 │ │ │ │ - rsbseq pc, r6, lr, ror #23 │ │ │ │ + rsbseq sp, r6, sl, ror #24 │ │ │ │ + ldrshteq pc, [r6], #-182 @ 0xffffff4a @ │ │ │ │ strdeq r8, [r2], ip │ │ │ │ - rsbseq sp, r6, r0, ror #23 │ │ │ │ - rsbseq pc, r6, ip, ror #22 │ │ │ │ - rsbseq sp, r6, r4, asr #23 │ │ │ │ - rsbseq pc, r6, r0, asr fp @ │ │ │ │ + rsbseq sp, r6, r8, ror #23 │ │ │ │ + rsbseq pc, r6, r4, ror fp @ │ │ │ │ + rsbseq sp, r6, ip, asr #23 │ │ │ │ + rsbseq pc, r6, r8, asr fp @ │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ bl febcd4e0 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xb0900fb8 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ strls r9, [r0], #-3090 @ 0xfffff3ee │ │ │ │ strls r9, [r1], #-3091 @ 0xfffff3ed │ │ │ │ @@ -102011,16 +102011,16 @@ │ │ │ │ andcc r4, ip, r8, ror r4 │ │ │ │ stc2 7, cr15, [lr], #644 @ 0x284 │ │ │ │ stmdbls pc, {r0, r2, fp, lr} @ │ │ │ │ @ instruction: 0xf7a14478 │ │ │ │ blls 4758e8 │ │ │ │ andslt r4, r0, r8, lsl r6 │ │ │ │ svclt 0x0000bd10 │ │ │ │ - rsbseq sp, r6, r0, lsr fp │ │ │ │ - ldrhteq pc, [r6], #-172 @ 0xffffff54 @ │ │ │ │ + rsbseq sp, r6, r8, lsr fp │ │ │ │ + rsbseq pc, r6, r4, asr #21 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ bl febcd55c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strdlt r0, [r2], r0 @ │ │ │ │ strmi r6, [ip], -r8, asr #17 │ │ │ │ vhsub.u d25, d13, d1 │ │ │ │ ldmdbmi r6, {r0, r2, r6, r7, r8, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ @@ -102042,19 +102042,19 @@ │ │ │ │ strb r0, [lr, r7]! │ │ │ │ vadd.i8 d20, d3, d8 │ │ │ │ ldrbtmi r5, [r8], #-450 @ 0xfffffe3e │ │ │ │ @ instruction: 0xf7a1300c │ │ │ │ stmdami r6, {r0, r1, r3, r5, r6, sl, fp, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf7a14478 │ │ │ │ ldrb pc, [r0, r7, lsr #26]! @ │ │ │ │ - rsbseq sp, r6, ip, lsl fp │ │ │ │ - rsbseq sp, r6, r8, asr #21 │ │ │ │ - ldrshteq lr, [r6], #-64 @ 0xffffffc0 │ │ │ │ - rsbseq sp, r6, sl, lsr #21 │ │ │ │ - rsbseq lr, r6, r8, lsr #9 │ │ │ │ + rsbseq sp, r6, r4, lsr #22 │ │ │ │ + ldrsbteq sp, [r6], #-160 @ 0xffffff60 │ │ │ │ + ldrshteq lr, [r6], #-72 @ 0xffffffb8 │ │ │ │ + ldrhteq sp, [r6], #-162 @ 0xffffff5e │ │ │ │ + ldrhteq lr, [r6], #-64 @ 0xffffffc0 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ bl febcd5e4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ stmiavs r8, {r3, r4, r5, r6, r7, r8, r9, sl, fp}^ │ │ │ │ vmax.u d20, d13, d12 │ │ │ │ stmdbmi sl, {r0, r1, r7, r8, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf79b4479 │ │ │ │ @@ -102063,17 +102063,17 @@ │ │ │ │ stmdami r7, {r4, r8, sl, fp, ip, sp, pc} │ │ │ │ bicspl pc, lr, r3, asr #4 │ │ │ │ andcc r4, ip, r8, ror r4 │ │ │ │ mcrr2 7, 10, pc, r2, cr1 @ │ │ │ │ ldrbtmi r4, [r8], #-2052 @ 0xfffff7fc │ │ │ │ ldc2l 7, cr15, [lr], #644 @ 0x284 │ │ │ │ ldclt 0, cr2, [r0, #-0] │ │ │ │ - @ instruction: 0x0076da98 │ │ │ │ - rsbseq sp, r6, r8, asr sl │ │ │ │ - rsbseq lr, r6, r6, asr r4 │ │ │ │ + rsbseq sp, r6, r0, lsr #21 │ │ │ │ + rsbseq sp, r6, r0, ror #20 │ │ │ │ + rsbseq lr, r6, lr, asr r4 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ bl febcd630 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strdlt r0, [r2], r0 @ │ │ │ │ strmi r6, [ip], -r8, asr #17 │ │ │ │ vhsub.u d25, d13, d1 │ │ │ │ ldmdbmi r5, {r0, r1, r3, r4, r6, r8, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ @@ -102094,19 +102094,19 @@ │ │ │ │ stmdami r9, {r0, r1, r2, r3, r5, r6, r7, r8, r9, sl, sp, lr, pc} │ │ │ │ mvnspl pc, r3, asr #4 │ │ │ │ andcc r4, ip, r8, ror r4 │ │ │ │ stc2 7, cr15, [r4], {161} @ 0xa1 │ │ │ │ stmiavs r1!, {r1, r2, fp, lr} │ │ │ │ @ instruction: 0xf7a14478 │ │ │ │ @ instruction: 0xe7effcbf │ │ │ │ - rsbseq sp, r6, r8, asr #20 │ │ │ │ - ldrshteq sp, [r6], #-152 @ 0xffffff68 │ │ │ │ - ldrshteq lr, [r6], #-54 @ 0xffffffca │ │ │ │ - ldrsbteq sp, [r6], #-156 @ 0xffffff64 │ │ │ │ - rsbseq lr, r6, ip, lsr r4 │ │ │ │ + rsbseq sp, r6, r0, asr sl │ │ │ │ + rsbseq sp, r6, r0, lsl #20 │ │ │ │ + ldrshteq lr, [r6], #-62 @ 0xffffffc2 │ │ │ │ + rsbseq sp, r6, r4, ror #19 │ │ │ │ + rsbseq lr, r6, r4, asr #8 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ bl febcd6b4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ stmiavs r8, {r3, r4, r5, r6, r7, r8, r9, sl, fp}^ │ │ │ │ vmax.u d20, d13, d12 │ │ │ │ stmdbmi fp, {r0, r1, r3, r4, r8, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf79b4479 │ │ │ │ @@ -102116,17 +102116,17 @@ │ │ │ │ vadd.i8 d20, d3, d7 │ │ │ │ ldrbtmi r6, [r8], #-272 @ 0xfffffef0 │ │ │ │ @ instruction: 0xf7a1300c │ │ │ │ stmdami r5, {r0, r3, r4, r6, r7, r8, r9, fp, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf7a14478 │ │ │ │ mulcs r0, r5, ip │ │ │ │ svclt 0x0000bd10 │ │ │ │ - rsbseq sp, r6, r8, asr #19 │ │ │ │ - rsbseq sp, r6, r6, lsl #19 │ │ │ │ - rsbseq lr, r6, r4, lsl #7 │ │ │ │ + ldrsbteq sp, [r6], #-144 @ 0xffffff70 │ │ │ │ + rsbseq sp, r6, lr, lsl #19 │ │ │ │ + rsbseq lr, r6, ip, lsl #7 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ bl febcd704 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ stmiavs r8, {r3, r4, r5, r6, r7, r8, r9, sl, fp}^ │ │ │ │ vmax.u d20, d13, d12 │ │ │ │ stmdbmi sl, {r0, r1, r4, r5, r6, r7, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf79b4479 │ │ │ │ @@ -102135,17 +102135,17 @@ │ │ │ │ stmdami r7, {r4, r8, sl, fp, ip, sp, pc} │ │ │ │ msrvs SP_usr, r3 │ │ │ │ andcc r4, ip, r8, ror r4 │ │ │ │ blx fed343b6 │ │ │ │ ldrbtmi r4, [r8], #-2052 @ 0xfffff7fc │ │ │ │ stc2l 7, cr15, [lr], #-644 @ 0xfffffd7c │ │ │ │ ldclt 0, cr2, [r0, #-0] │ │ │ │ - rsbseq sp, r6, r8, ror r9 │ │ │ │ - rsbseq sp, r6, r8, lsr r9 │ │ │ │ - rsbseq lr, r6, r6, lsr r3 │ │ │ │ + rsbseq sp, r6, r0, lsl #19 │ │ │ │ + rsbseq sp, r6, r0, asr #18 │ │ │ │ + rsbseq lr, r6, lr, lsr r3 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ bl febcd750 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ stmiavs r8, {r3, r4, r5, r6, r7, r8, r9, sl, fp}^ │ │ │ │ vmax.u d20, d13, d12 │ │ │ │ stmdbmi fp, {r0, r2, r3, r6, r7, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf79b4479 │ │ │ │ @@ -102155,17 +102155,17 @@ │ │ │ │ teqpvs sl, r3, asr #4 @ p-variant is OBSOLETE │ │ │ │ andcc r4, ip, r8, ror r4 │ │ │ │ blx fe3b4402 │ │ │ │ ldrbtmi r4, [r8], #-2053 @ 0xfffff7fb │ │ │ │ mcrr2 7, 10, pc, r8, cr1 @ │ │ │ │ rscscc pc, pc, pc, asr #32 │ │ │ │ svclt 0x0000bd10 │ │ │ │ - rsbseq sp, r6, ip, lsr #18 │ │ │ │ - rsbseq sp, r6, ip, ror #17 │ │ │ │ - rsbseq lr, r6, sl, ror #5 │ │ │ │ + rsbseq sp, r6, r4, lsr r9 │ │ │ │ + ldrshteq sp, [r6], #-132 @ 0xffffff7c │ │ │ │ + ldrshteq lr, [r6], #-34 @ 0xffffffde │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ bl febcd7a0 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ stmiavs r8, {r3, r4, r5, r6, r7, r8, r9, sl, fp}^ │ │ │ │ vmax.u d20, d13, d12 │ │ │ │ stmdbmi fp, {r0, r2, r5, r7, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf79b4479 │ │ │ │ @@ -102175,17 +102175,17 @@ │ │ │ │ cmppvs pc, r3, asr #4 @ p-variant is OBSOLETE │ │ │ │ andcc r4, ip, r8, ror r4 │ │ │ │ blx 19b4452 │ │ │ │ ldrbtmi r4, [r8], #-2053 @ 0xfffff7fb │ │ │ │ stc2 7, cr15, [r0], #-644 @ 0xfffffd7c │ │ │ │ rscscc pc, pc, pc, asr #32 │ │ │ │ svclt 0x0000bd10 │ │ │ │ - ldrsbteq sp, [r6], #-140 @ 0xffffff74 │ │ │ │ - @ instruction: 0x0076d89c │ │ │ │ - @ instruction: 0x0076e29a │ │ │ │ + rsbseq sp, r6, r4, ror #17 │ │ │ │ + rsbseq sp, r6, r4, lsr #17 │ │ │ │ + rsbseq lr, r6, r2, lsr #5 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ bl febcd7f0 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ stmiavs r8, {r3, r4, r5, r6, r7, r8, r9, sl, fp}^ │ │ │ │ vmax.u d20, d13, d12 │ │ │ │ stmdbmi sl, {r0, r2, r3, r4, r5, r6, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf79b4479 │ │ │ │ @@ -102194,17 +102194,17 @@ │ │ │ │ stmdami r7, {r4, r8, sl, fp, ip, sp, pc} │ │ │ │ msrvs (UNDEF: 100), r3 │ │ │ │ andcc r4, ip, r8, ror r4 │ │ │ │ blx fb44a2 │ │ │ │ ldrbtmi r4, [r8], #-2052 @ 0xfffff7fc │ │ │ │ blx ffeb44aa │ │ │ │ ldclt 0, cr2, [r0, #-0] │ │ │ │ - rsbseq sp, r6, ip, lsl #17 │ │ │ │ - rsbseq sp, r6, ip, asr #16 │ │ │ │ - rsbseq lr, r6, sl, asr #4 │ │ │ │ + @ instruction: 0x0076d894 │ │ │ │ + rsbseq sp, r6, r4, asr r8 │ │ │ │ + rsbseq lr, r6, r2, asr r2 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ bl febcd83c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ stmiavs r8, {r3, r4, r5, r6, r7, r8, r9, sl, fp}^ │ │ │ │ vmax.u d20, d13, d12 │ │ │ │ stmdbmi sl, {r0, r1, r2, r4, r6, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf79b4479 │ │ │ │ @@ -102213,17 +102213,17 @@ │ │ │ │ stmdami r7, {r4, r8, sl, fp, ip, sp, pc} │ │ │ │ cmnpvs r9, r3, asr #4 @ p-variant is OBSOLETE │ │ │ │ andcc r4, ip, r8, ror r4 │ │ │ │ blx 6344ee │ │ │ │ ldrbtmi r4, [r8], #-2052 @ 0xfffff7fc │ │ │ │ blx ff5344f6 │ │ │ │ ldclt 0, cr2, [r0, #-0] │ │ │ │ - rsbseq sp, r6, r0, asr #16 │ │ │ │ - rsbseq sp, r6, r0, lsl #16 │ │ │ │ - ldrshteq lr, [r6], #-30 @ 0xffffffe2 │ │ │ │ + rsbseq sp, r6, r8, asr #16 │ │ │ │ + rsbseq sp, r6, r8, lsl #16 │ │ │ │ + rsbseq lr, r6, r6, lsl #4 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ bl febcd888 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldrdlt r0, [sl], r0 @ │ │ │ │ strls r9, [r0], #-3084 @ 0xfffff3f4 │ │ │ │ strls r9, [r1], #-3085 @ 0xfffff3f3 │ │ │ │ strls r9, [r2], #-3086 @ 0xfffff3f2 │ │ │ │ @@ -102241,16 +102241,16 @@ │ │ │ │ andcc r4, ip, r8, ror r4 │ │ │ │ blx ff934554 │ │ │ │ stmdbls r9, {r0, r2, fp, lr} │ │ │ │ @ instruction: 0xf7a14478 │ │ │ │ blls 2f5550 >::_M_default_append(unsigned int)@@Base+0x7298c> │ │ │ │ andlt r4, sl, r8, lsl r6 │ │ │ │ svclt 0x0000bd10 │ │ │ │ - @ instruction: 0x0076d798 │ │ │ │ - rsbseq pc, r6, r4, lsr #14 │ │ │ │ + rsbseq sp, r6, r0, lsr #15 │ │ │ │ + rsbseq pc, r6, ip, lsr #14 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ bl febcd8f4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strdlt r0, [r2], r0 @ │ │ │ │ ldmdavs r3, {r0, r2, r9, fp, ip, pc} │ │ │ │ svclt 0x00182b01 │ │ │ │ @ instruction: 0xdd062901 │ │ │ │ @@ -102305,18 +102305,18 @@ │ │ │ │ andcc r4, ip, r8, ror r4 │ │ │ │ blx 1934654 │ │ │ │ stmdbls fp, {r0, r1, r2, fp, lr} │ │ │ │ @ instruction: 0xf7a14478 │ │ │ │ blls 375450 >::_M_default_append(unsigned int)@@Base+0xf288c> │ │ │ │ movwcs lr, #6097 @ 0x17d1 │ │ │ │ @ instruction: 0x47704618 │ │ │ │ - ldrshteq sp, [r6], #-98 @ 0xffffff9e │ │ │ │ - rsbseq pc, r6, lr, ror r6 @ │ │ │ │ - @ instruction: 0x0076d698 │ │ │ │ - rsbseq pc, r6, r4, lsr #12 │ │ │ │ + ldrshteq sp, [r6], #-106 @ 0xffffff96 │ │ │ │ + rsbseq pc, r6, r6, lsl #13 │ │ │ │ + rsbseq sp, r6, r0, lsr #13 │ │ │ │ + rsbseq pc, r6, ip, lsr #12 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x0090f8cc │ │ │ │ pkhbtmi fp, r3, r3, lsl #1 │ │ │ │ movwcs lr, #59853 @ 0xe9cd │ │ │ │ blmi c890cc │ │ │ │ @@ -102365,20 +102365,20 @@ │ │ │ │ @ instruction: 0xf7a1300c │ │ │ │ stmdami sl, {r0, r1, r3, r5, r6, r7, r8, fp, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf7a14478 │ │ │ │ ldrb pc, [r6, r7, lsr #21] @ │ │ │ │ svc 0x0032f79a │ │ │ │ addeq r8, r2, r0, lsl #4 │ │ │ │ @ instruction: 0x000011b8 │ │ │ │ - rsbseq sp, r6, r2, ror r6 │ │ │ │ + rsbseq sp, r6, sl, ror r6 │ │ │ │ umulleq r8, r2, r6, r1 │ │ │ │ - rsbseq sp, r6, r8, asr #11 │ │ │ │ - rsbseq pc, r6, r4, asr r5 @ │ │ │ │ - rsbseq sp, r6, sl, lsr #11 │ │ │ │ - ldrsbteq sp, [r6], #-224 @ 0xffffff20 │ │ │ │ + ldrsbteq sp, [r6], #-80 @ 0xffffffb0 │ │ │ │ + rsbseq pc, r6, ip, asr r5 @ │ │ │ │ + ldrhteq sp, [r6], #-82 @ 0xffffffae │ │ │ │ + ldrsbteq sp, [r6], #-232 @ 0xffffff18 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x0088f8cc │ │ │ │ addslt r4, r5, r2, ror #27 │ │ │ │ ldrbtmi r4, [sp], #-3298 @ 0xfffff31e │ │ │ │ ldrdhi pc, [ip], sp │ │ │ │ @@ -102605,28 +102605,28 @@ │ │ │ │ blvc ff272870 │ │ │ │ beq fe4b24dc │ │ │ │ @ instruction: 0xf79ae790 │ │ │ │ svclt 0x0000ed56 │ │ │ │ addeq r8, r2, lr, lsl #2 │ │ │ │ @ instruction: 0x000011b8 │ │ │ │ umulleq r8, r2, r2, r0 │ │ │ │ - ldrhteq sp, [r6], #-78 @ 0xffffffb2 │ │ │ │ - ldrhteq sp, [r6], #-90 @ 0xffffffa6 │ │ │ │ - rsbseq sp, r6, r6, lsr #9 │ │ │ │ - rsbseq pc, r6, r2, lsr r4 @ │ │ │ │ - rsbseq sp, r6, r8, ror #8 │ │ │ │ - rsbseq sp, r6, lr, asr r3 │ │ │ │ - rsbseq sp, r6, ip, asr r2 │ │ │ │ - rsbseq pc, r6, r8, ror #3 │ │ │ │ - rsbseq sp, r6, r2, asr #4 │ │ │ │ - rsbseq pc, r6, lr, asr #3 │ │ │ │ - rsbseq sp, r6, r8, lsr #4 │ │ │ │ - ldrhteq pc, [r6], #-20 @ 0xffffffec @ │ │ │ │ - rsbseq sp, r6, lr, lsl #4 │ │ │ │ - @ instruction: 0x0076f19a │ │ │ │ + rsbseq sp, r6, r6, asr #9 │ │ │ │ + rsbseq sp, r6, r2, asr #11 │ │ │ │ + rsbseq sp, r6, lr, lsr #9 │ │ │ │ + rsbseq pc, r6, sl, lsr r4 @ │ │ │ │ + rsbseq sp, r6, r0, ror r4 │ │ │ │ + rsbseq sp, r6, r6, ror #6 │ │ │ │ + rsbseq sp, r6, r4, ror #4 │ │ │ │ + ldrshteq pc, [r6], #-16 @ │ │ │ │ + rsbseq sp, r6, sl, asr #4 │ │ │ │ + ldrsbteq pc, [r6], #-22 @ 0xffffffea @ │ │ │ │ + rsbseq sp, r6, r0, lsr r2 │ │ │ │ + ldrhteq pc, [r6], #-28 @ 0xffffffe4 @ │ │ │ │ + rsbseq sp, r6, r6, lsl r2 │ │ │ │ + rsbseq pc, r6, r2, lsr #3 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ ldreq pc, [r0, ip, asr #17]! │ │ │ │ stmmi ip, {r0, r7, r9, sl, lr} │ │ │ │ strmi r4, [lr], -ip, lsl #23 │ │ │ │ bmi fe387ec8 │ │ │ │ @@ -102766,34 +102766,34 @@ │ │ │ │ ldmdami r9, {r0, r1, r3, r6, r7, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ ldrbtmi sl, [r8], #-2313 @ 0xfffff6f7 │ │ │ │ @ instruction: 0xff86f7a0 │ │ │ │ @ instruction: 0xf058a809 │ │ │ │ str pc, [fp, r7, lsr #11] │ │ │ │ addeq r7, r2, ip, lsr #26 │ │ │ │ @ instruction: 0x000011b8 │ │ │ │ - rsbseq sp, r6, r8, lsr ip │ │ │ │ + rsbseq sp, r6, r0, asr #24 │ │ │ │ addeq r7, r2, r8, lsl sp │ │ │ │ - rsbseq r5, ip, r6, ror sl │ │ │ │ + rsbseq r5, ip, lr, ror sl │ │ │ │ andeq r0, r0, r8, lsr #26 │ │ │ │ strdeq r0, [r0], -ip │ │ │ │ muleq r0, r4, pc @ │ │ │ │ - rsbseq fp, fp, r4, asr #1 │ │ │ │ - ldrshteq sp, [r6], #-178 @ 0xffffff4e │ │ │ │ - ldrshteq sp, [r6], #-184 @ 0xffffff48 │ │ │ │ - rsbseq sp, r6, r6, asr #23 │ │ │ │ - rsbseq sp, r6, r0, ror #22 │ │ │ │ - rsbseq fp, fp, r0, lsr r0 │ │ │ │ - rsbseq sp, r6, r6, asr r0 │ │ │ │ - rsbseq lr, r6, r2, ror #31 │ │ │ │ + rsbseq fp, fp, ip, asr #1 │ │ │ │ + ldrshteq sp, [r6], #-186 @ 0xffffff46 │ │ │ │ + rsbseq sp, r6, r0, lsl #24 │ │ │ │ + rsbseq sp, r6, lr, asr #23 │ │ │ │ + rsbseq sp, r6, r8, ror #22 │ │ │ │ + rsbseq fp, fp, r8, lsr r0 │ │ │ │ + rsbseq sp, r6, lr, asr r0 │ │ │ │ + rsbseq lr, r6, sl, ror #31 │ │ │ │ addeq r7, r2, r4, ror #23 │ │ │ │ - ldrsbteq sl, [fp], #-250 @ 0xffffff06 │ │ │ │ - rsbseq ip, r6, r6, ror #31 │ │ │ │ - rsbseq lr, r6, r2, ror pc │ │ │ │ - rsbseq ip, r6, sl, ror #30 │ │ │ │ - rsbseq sp, r6, lr, lsr #20 │ │ │ │ + rsbseq sl, fp, r2, ror #31 │ │ │ │ + rsbseq ip, r6, lr, ror #31 │ │ │ │ + rsbseq lr, r6, sl, ror pc │ │ │ │ + rsbseq ip, r6, r2, ror pc │ │ │ │ + rsbseq sp, r6, r6, lsr sl │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ bl febce170 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0x460c0ff8 │ │ │ │ ldrbtmi r4, [r9], #-2316 @ 0xfffff6f4 │ │ │ │ pld [r0, #154] @ 0x9a │ │ │ │ vrhadd.u d27, d13, d24 │ │ │ │ @@ -102803,17 +102803,17 @@ │ │ │ │ @ instruction: 0x71a1f243 │ │ │ │ andcc r4, ip, r8, ror r4 │ │ │ │ cdp2 7, 7, cr15, cr12, cr0, {5} │ │ │ │ ldrbtmi r4, [r8], #-2053 @ 0xfffff7fb │ │ │ │ @ instruction: 0xff38f7a0 │ │ │ │ andeq pc, sl, pc, rrx │ │ │ │ svclt 0x0000bd10 │ │ │ │ - rsbseq ip, r6, r2, lsl pc │ │ │ │ - rsbseq ip, r6, ip, asr #29 │ │ │ │ - ldrshteq sp, [r6], #-114 @ 0xffffff8e │ │ │ │ + rsbseq ip, r6, sl, lsl pc │ │ │ │ + ldrsbteq ip, [r6], #-228 @ 0xffffff1c │ │ │ │ + ldrshteq sp, [r6], #-122 @ 0xffffff86 │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r0 │ │ │ │ stc 12, cr5, [sp, #-512]! @ 0xfffffe00 │ │ │ │ bl febd9bd4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, pc, r0, lsr #31 │ │ │ │ andcs r4, r1, #148, 12 @ 0x9400000 │ │ │ │ movwcs r4, #1694 @ 0x69e │ │ │ │ @@ -102839,15 +102839,15 @@ │ │ │ │ vmov.f64 d7, #4 @ 0x40200000 2.5 │ │ │ │ vcmp.f64 d1, d9 │ │ │ │ vsqrt.f64 d25, d7 │ │ │ │ vldrle s31, [sl, #64] @ 0x40 │ │ │ │ ldrtmi r9, [sl], -r3, lsr #22 │ │ │ │ blls 91bc64 │ │ │ │ blls 8dbc64 │ │ │ │ - blls 89bc64 │ │ │ │ + blls 89bc64 │ │ │ │ ldmib sp, {r3, r8, r9, ip, pc}^ │ │ │ │ stmib sp, {r1, r2, r3, r4, sl, ip, sp}^ │ │ │ │ blls 7c4064 │ │ │ │ blls 79bc60 │ │ │ │ blls 75bc60 │ │ │ │ blls 71bc60 │ │ │ │ blls 6dbc60 │ │ │ │ @@ -102868,19 +102868,19 @@ │ │ │ │ andcc r4, ip, r8, ror r4 │ │ │ │ ldc2l 7, cr15, [ip, #640]! @ 0x280 │ │ │ │ ldrbtmi r4, [r8], #-2056 @ 0xfffff7f8 │ │ │ │ cdp2 7, 11, cr15, cr8, cr0, {5} │ │ │ │ andcs r9, r1, #573440 @ 0x8c000 │ │ │ │ movweq pc, #41071 @ 0xa06f @ │ │ │ │ ldr r6, [fp, sl] │ │ │ │ - rsbseq ip, r6, lr, lsl #29 │ │ │ │ - rsbseq ip, r6, r8, ror #27 │ │ │ │ - rsbseq lr, r6, r4, ror sp │ │ │ │ - rsbseq ip, r6, ip, asr #27 │ │ │ │ - ldrshteq sp, [r6], #-98 @ 0xffffff9e │ │ │ │ + @ instruction: 0x0076ce96 │ │ │ │ + ldrshteq ip, [r6], #-208 @ 0xffffff30 │ │ │ │ + rsbseq lr, r6, ip, ror sp │ │ │ │ + ldrsbteq ip, [r6], #-212 @ 0xffffff2c │ │ │ │ + ldrshteq sp, [r6], #-106 @ 0xffffff96 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ blhi 132584 │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x0090f8cc │ │ │ │ @ instruction: 0x4616b091 │ │ │ │ stmdbeq r8!, {r0, r2, r3, r8, ip, sp, lr, pc} │ │ │ │ @@ -103181,29 +103181,29 @@ │ │ │ │ @ instruction: 0xf04f4814 │ │ │ │ ldrbtmi r3, [r8], #-511 @ 0xfffffe01 │ │ │ │ mcrr2 7, 10, pc, r8, cr0 @ │ │ │ │ @ instruction: 0xf79ae7ef │ │ │ │ svclt 0x0000e8d4 │ │ │ │ addeq r7, r2, r2, lsr #18 │ │ │ │ @ instruction: 0x000011b8 │ │ │ │ - rsbseq ip, r6, r2, asr #26 │ │ │ │ - rsbseq lr, r6, ip, asr #25 │ │ │ │ + rsbseq ip, r6, sl, asr #26 │ │ │ │ + ldrsbteq lr, [r6], #-196 @ 0xffffff3c │ │ │ │ ldrdeq r7, [r2], r6 │ │ │ │ - ldrsbteq ip, [r6], #-202 @ 0xffffff36 │ │ │ │ - rsbseq ip, r6, r6, asr ip │ │ │ │ - ldrhteq ip, [r6], #-164 @ 0xffffff5c │ │ │ │ - rsbseq ip, r6, ip, ror #19 │ │ │ │ - rsbseq lr, r6, r8, ror r9 │ │ │ │ - rsbseq ip, r6, r2, lsl #19 │ │ │ │ - rsbseq lr, r6, lr, lsl #18 │ │ │ │ - rsbseq ip, r6, ip, lsr r9 │ │ │ │ - rsbseq ip, r6, lr, lsl #18 │ │ │ │ - @ instruction: 0x0076e898 │ │ │ │ - ldrshteq ip, [r6], #-128 @ 0xffffff80 │ │ │ │ - rsbseq lr, r6, sl, ror r8 │ │ │ │ + rsbseq ip, r6, r2, ror #25 │ │ │ │ + rsbseq ip, r6, lr, asr ip │ │ │ │ + ldrhteq ip, [r6], #-172 @ 0xffffff54 │ │ │ │ + ldrshteq ip, [r6], #-148 @ 0xffffff6c │ │ │ │ + rsbseq lr, r6, r0, lsl #19 │ │ │ │ + rsbseq ip, r6, sl, lsl #19 │ │ │ │ + rsbseq lr, r6, r6, lsl r9 │ │ │ │ + rsbseq ip, r6, r4, asr #18 │ │ │ │ + rsbseq ip, r6, r6, lsl r9 │ │ │ │ + rsbseq lr, r6, r0, lsr #17 │ │ │ │ + ldrshteq ip, [r6], #-136 @ 0xffffff78 │ │ │ │ + rsbseq lr, r6, r2, lsl #17 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ bleq 1eb5910 │ │ │ │ @ instruction: 0x460f4cbb │ │ │ │ @ instruction: 0xf2ad49bb │ │ │ │ ldrbtmi r4, [ip], #-3428 @ 0xfffff29c │ │ │ │ @@ -103390,26 +103390,26 @@ │ │ │ │ stmdbmi r0, {r0, r1, r2, r3, r6, ip, sp, lr, pc} │ │ │ │ strb r4, [r4, -sl, asr #13]! │ │ │ │ @ instruction: 0x46924654 │ │ │ │ @ instruction: 0xf799e761 │ │ │ │ svclt 0x0000ef32 │ │ │ │ addeq r7, r2, r6, lsr #8 │ │ │ │ @ instruction: 0x000011b8 │ │ │ │ - rsbseq ip, r6, ip, lsr #16 │ │ │ │ - ldrhteq lr, [r6], #-120 @ 0xffffff88 │ │ │ │ - rsbseq ip, r6, r4, lsl r8 │ │ │ │ - rsbseq lr, r6, r0, lsr #15 │ │ │ │ + rsbseq ip, r6, r4, lsr r8 │ │ │ │ + rsbseq lr, r6, r0, asr #15 │ │ │ │ + rsbseq ip, r6, ip, lsl r8 │ │ │ │ + rsbseq lr, r6, r8, lsr #15 │ │ │ │ umulleq r7, r2, r0, r3 │ │ │ │ - @ instruction: 0x0076d19e │ │ │ │ - rsbseq ip, r6, r0, lsl #12 │ │ │ │ - rsbseq lr, r6, ip, lsl #11 │ │ │ │ - ldrsbteq ip, [r6], #-82 @ 0xffffffae │ │ │ │ - rsbseq lr, r6, lr, asr r5 │ │ │ │ - ldrhteq ip, [r6], #-88 @ 0xffffffa8 │ │ │ │ - rsbseq lr, r6, r4, asr #10 │ │ │ │ + rsbseq sp, r6, r6, lsr #3 │ │ │ │ + rsbseq ip, r6, r8, lsl #12 │ │ │ │ + @ instruction: 0x0076e594 │ │ │ │ + ldrsbteq ip, [r6], #-90 @ 0xffffffa6 │ │ │ │ + rsbseq lr, r6, r6, ror #10 │ │ │ │ + rsbseq ip, r6, r0, asr #11 │ │ │ │ + rsbseq lr, r6, ip, asr #10 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ blhi 132dc8 │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x0018f8cc │ │ │ │ ldrmi fp, [r3], pc, lsr #1 │ │ │ │ blcs fe3b5ca0 │ │ │ │ @@ -103965,15 +103965,15 @@ │ │ │ │ cdp 4, 11, cr13, cr5, cr13, {0} │ │ │ │ vrintz.f64 d7, d0 │ │ │ │ vmov.f64 d22, #16 @ 0x40800000 4.0 │ │ │ │ @ instruction: 0xf100fa10 │ │ │ │ cdp 0, 3, cr8, cr7, cr9, {6} │ │ │ │ vmov.f64 d23, #214 @ 0xbeb00000 -0.3437500 │ │ │ │ vnmla.f64 d7, d23, d7 │ │ │ │ - bvs 87ec18 │ │ │ │ + bvs 87ec18 │ │ │ │ eoreq pc, r6, r0, asr r8 @ │ │ │ │ strmi r4, [r8, #1025] @ 0x401 │ │ │ │ stmibvs r1!, {r4, r9, fp, ip, lr, pc}^ │ │ │ │ @ instruction: 0xf8516fa0 │ │ │ │ addmi r1, r1, #38 @ 0x26 │ │ │ │ stmdals r5!, {r3, r9, fp, ip, lr, pc} │ │ │ │ eorsne pc, fp, r0, asr #16 │ │ │ │ @@ -104151,52 +104151,52 @@ │ │ │ │ ldrbtmi r0, [fp], #-2304 @ 0xfffff700 │ │ │ │ blmi b1d0f0 │ │ │ │ ldrbtmi r9, [fp], #-1559 @ 0xfffff9e9 │ │ │ │ subs r9, r9, r6, lsl r3 │ │ │ │ addeq r7, r2, r4, ror #1 │ │ │ │ @ instruction: 0x000011b8 │ │ │ │ addeq r7, r2, ip, asr #32 │ │ │ │ - rsbseq ip, r6, r4, lsl #6 │ │ │ │ - rsbseq ip, r6, sl, asr #5 │ │ │ │ - rsbseq lr, r6, r4, asr r2 │ │ │ │ - rsbseq ip, r6, sl, lsr #5 │ │ │ │ - rsbseq lr, r6, r4, lsr r2 │ │ │ │ - rsbseq ip, r6, r6, lsl #4 │ │ │ │ - @ instruction: 0x0076e190 │ │ │ │ - rsbseq ip, r6, r6, ror #3 │ │ │ │ - rsbseq lr, r6, r0, ror r1 │ │ │ │ - rsbseq ip, r6, r4, asr #3 │ │ │ │ - rsbseq lr, r6, lr, asr #2 │ │ │ │ - rsbseq ip, r6, r2, lsr #3 │ │ │ │ - rsbseq lr, r6, ip, lsr #2 │ │ │ │ - rsbseq ip, r6, r0, asr #2 │ │ │ │ - rsbseq ip, r6, r2, ror #1 │ │ │ │ - rsbseq fp, r6, lr, lsr pc │ │ │ │ - rsbseq fp, r6, r0, lsr pc │ │ │ │ - rsbseq fp, r6, r0, ror pc │ │ │ │ - rsbseq fp, r6, ip, lsr lr │ │ │ │ - rsbseq fp, r6, r2, asr #26 │ │ │ │ - @ instruction: 0x0076bb90 │ │ │ │ - rsbseq sp, r6, ip, lsl fp │ │ │ │ - rsbseq fp, r6, r4, ror fp │ │ │ │ - rsbseq sp, r6, r0, lsl #22 │ │ │ │ - rsbseq fp, r6, r8, asr fp │ │ │ │ - rsbseq sp, r6, r4, ror #21 │ │ │ │ - rsbseq fp, r6, r8, lsr fp │ │ │ │ - rsbseq sp, r6, r4, asr #21 │ │ │ │ - rsbseq fp, r6, ip, lsl fp │ │ │ │ - rsbseq sp, r6, r8, lsr #21 │ │ │ │ - rsbseq fp, r6, r4, asr #21 │ │ │ │ - rsbseq fp, r6, lr, lsr #21 │ │ │ │ - rsbseq sp, r6, sl, lsr sl │ │ │ │ - rsbseq fp, r6, lr, ror #19 │ │ │ │ - ldrshteq fp, [r6], #-154 @ 0xffffff66 │ │ │ │ - ldrshteq fp, [r6], #-148 @ 0xffffff6c │ │ │ │ + rsbseq ip, r6, ip, lsl #6 │ │ │ │ + ldrsbteq ip, [r6], #-34 @ 0xffffffde │ │ │ │ + rsbseq lr, r6, ip, asr r2 │ │ │ │ + ldrhteq ip, [r6], #-34 @ 0xffffffde │ │ │ │ + rsbseq lr, r6, ip, lsr r2 │ │ │ │ + rsbseq ip, r6, lr, lsl #4 │ │ │ │ + @ instruction: 0x0076e198 │ │ │ │ + rsbseq ip, r6, lr, ror #3 │ │ │ │ + rsbseq lr, r6, r8, ror r1 │ │ │ │ + rsbseq ip, r6, ip, asr #3 │ │ │ │ + rsbseq lr, r6, r6, asr r1 │ │ │ │ + rsbseq ip, r6, sl, lsr #3 │ │ │ │ + rsbseq lr, r6, r4, lsr r1 │ │ │ │ + rsbseq ip, r6, r8, asr #2 │ │ │ │ + rsbseq ip, r6, sl, ror #1 │ │ │ │ + rsbseq fp, r6, r6, asr #30 │ │ │ │ + rsbseq fp, r6, r8, lsr pc │ │ │ │ + rsbseq fp, r6, r8, ror pc │ │ │ │ + rsbseq fp, r6, r4, asr #28 │ │ │ │ + rsbseq fp, r6, sl, asr #26 │ │ │ │ + @ instruction: 0x0076bb98 │ │ │ │ + rsbseq sp, r6, r4, lsr #22 │ │ │ │ + rsbseq fp, r6, ip, ror fp │ │ │ │ + rsbseq sp, r6, r8, lsl #22 │ │ │ │ + rsbseq fp, r6, r0, ror #22 │ │ │ │ + rsbseq sp, r6, ip, ror #21 │ │ │ │ + rsbseq fp, r6, r0, asr #22 │ │ │ │ + rsbseq sp, r6, ip, asr #21 │ │ │ │ + rsbseq fp, r6, r4, lsr #22 │ │ │ │ + ldrhteq sp, [r6], #-160 @ 0xffffff60 │ │ │ │ + rsbseq fp, r6, ip, asr #21 │ │ │ │ + ldrhteq fp, [r6], #-166 @ 0xffffff5a │ │ │ │ + rsbseq sp, r6, r2, asr #20 │ │ │ │ + ldrshteq fp, [r6], #-150 @ 0xffffff6a │ │ │ │ + rsbseq fp, r6, r2, lsl #20 │ │ │ │ + ldrshteq fp, [r6], #-156 @ 0xffffff64 │ │ │ │ + ldrshteq fp, [r6], #-146 @ 0xffffff6e │ │ │ │ rsbseq fp, r6, sl, ror #19 │ │ │ │ - rsbseq fp, r6, r2, ror #19 │ │ │ │ stmdbeq r1, {r0, r3, r8, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf43f45d1 │ │ │ │ @ instruction: 0xf8dbaa2e │ │ │ │ @ instruction: 0x461a3078 │ │ │ │ eorcc pc, r9, r1, asr r8 @ │ │ │ │ stmeq r9, {r0, r1, r2, r3, r6, r9, fp, sp, lr, pc} │ │ │ │ smlalsle r4, r1, r3, r2 │ │ │ │ @@ -105035,101 +105035,101 @@ │ │ │ │ ldc2l 7, cr15, [r0, #632] @ 0x278 │ │ │ │ strt r9, [r1], #-2572 @ 0xfffff5f4 │ │ │ │ andhi pc, r0, pc, lsr #7 │ │ │ │ andeq r0, r0, r0 │ │ │ │ cdpcc 0, 11, cr0, cr0, cr0, {0} │ │ │ │ adcsge lr, r5, sp, lsl #27 │ │ │ │ mrccc 6, 5, ip, cr0, cr7, {7} │ │ │ │ + rsbseq fp, r6, r4, lsr r6 │ │ │ │ rsbseq fp, r6, ip, lsr #12 │ │ │ │ - rsbseq fp, r6, r4, lsr #12 │ │ │ │ - rsbseq fp, r6, ip, asr r4 │ │ │ │ - rsbseq sp, r6, r6, ror #7 │ │ │ │ - rsbseq fp, r6, r0, lsl #8 │ │ │ │ - rsbseq sp, r6, sl, lsl #7 │ │ │ │ - ldrshteq fp, [r6], #-228 @ 0xffffff1c │ │ │ │ - ldrhteq fp, [r6], #-58 @ 0xffffffc6 │ │ │ │ - rsbseq sp, r6, r4, asr #6 │ │ │ │ - @ instruction: 0x0076b39a │ │ │ │ - rsbseq sp, r6, r4, lsr #6 │ │ │ │ - rsbseq fp, r6, r8, lsr #6 │ │ │ │ - rsbseq sl, r6, r0, asr #32 │ │ │ │ - rsbseq sl, r6, lr, lsl r0 │ │ │ │ - rsbseq fp, r6, lr, asr #24 │ │ │ │ - rsbseq fp, r6, r0, lsl #2 │ │ │ │ - rsbseq sp, r6, sl, lsl #1 │ │ │ │ - ldrsbteq fp, [r6], #-12 │ │ │ │ - rsbseq sp, r6, r4, rrx │ │ │ │ - ldrhteq fp, [r6], #-8 │ │ │ │ - rsbseq sp, r6, r0, asr #32 │ │ │ │ - rsbseq fp, r6, ip, ror r0 │ │ │ │ - rsbseq sp, r6, r6 │ │ │ │ - rsbseq fp, r6, ip, asr r0 │ │ │ │ - rsbseq ip, r6, r4, ror #31 │ │ │ │ - rsbseq fp, r6, r8, lsr r0 │ │ │ │ - rsbseq ip, r6, r0, asr #31 │ │ │ │ - rsbseq fp, r6, r8, lsl r0 │ │ │ │ - rsbseq ip, r6, r0, lsr #31 │ │ │ │ - rsbseq fp, r6, r4, asr #22 │ │ │ │ - rsbseq sl, r6, r4, ror #31 │ │ │ │ - rsbseq ip, r6, lr, ror #30 │ │ │ │ - rsbseq sl, r6, r6, asr #31 │ │ │ │ - rsbseq ip, r6, lr, asr #30 │ │ │ │ - rsbseq sl, r6, r2, lsr #31 │ │ │ │ - rsbseq ip, r6, sl, lsr #30 │ │ │ │ - rsbseq fp, r6, r6, ror #21 │ │ │ │ - rsbseq sl, r6, lr, ror #30 │ │ │ │ - ldrshteq ip, [r6], #-232 @ 0xffffff18 │ │ │ │ - rsbseq sl, r6, r0, asr pc │ │ │ │ - ldrsbteq ip, [r6], #-232 @ 0xffffff18 │ │ │ │ - rsbseq sl, r6, r2, lsr pc │ │ │ │ - ldrhteq ip, [r6], #-236 @ 0xffffff14 │ │ │ │ - rsbseq sl, r6, r8, lsl pc │ │ │ │ - rsbseq ip, r6, r2, lsr #29 │ │ │ │ - ldrshteq sl, [r6], #-238 @ 0xffffff12 │ │ │ │ - rsbseq ip, r6, r8, lsl #29 │ │ │ │ - rsbseq fp, r6, r8, asr sl │ │ │ │ - rsbseq sl, r6, ip, asr #29 │ │ │ │ - rsbseq ip, r6, r8, asr lr │ │ │ │ - rsbseq sl, r6, lr, lsr #29 │ │ │ │ - rsbseq ip, r6, sl, lsr lr │ │ │ │ - rsbseq sl, r6, sl, asr #28 │ │ │ │ - rsbseq sl, r6, r2, lsr lr │ │ │ │ - ldrhteq ip, [r6], #-222 @ 0xffffff22 │ │ │ │ - ldrsbteq sl, [r6], #-210 @ 0xffffff2e │ │ │ │ - rsbseq ip, r6, lr, asr sp │ │ │ │ - ldrhteq sl, [r6], #-212 @ 0xffffff2c │ │ │ │ - rsbseq ip, r6, r0, asr #26 │ │ │ │ - @ instruction: 0x0076ad96 │ │ │ │ - rsbseq ip, r6, r2, lsr #26 │ │ │ │ - rsbseq fp, r6, r4, lsl #18 │ │ │ │ - rsbseq sl, r6, r4, ror #26 │ │ │ │ - ldrshteq ip, [r6], #-192 @ 0xffffff40 │ │ │ │ - rsbseq sl, r6, r6, asr #26 │ │ │ │ - ldrsbteq ip, [r6], #-194 @ 0xffffff3e │ │ │ │ - ldrsbteq fp, [r6], #-128 @ 0xffffff80 │ │ │ │ - rsbseq sl, r6, r8, lsl sp │ │ │ │ - rsbseq ip, r6, r4, lsr #25 │ │ │ │ - ldrhteq fp, [r6], #-142 @ 0xffffff72 │ │ │ │ - rsbseq sl, r6, ip, ror #25 │ │ │ │ - rsbseq ip, r6, r8, ror ip │ │ │ │ - rsbseq fp, r6, r2, lsr #17 │ │ │ │ - ldrhteq sl, [r6], #-204 @ 0xffffff34 │ │ │ │ - rsbseq ip, r6, r8, asr #24 │ │ │ │ - rsbseq r8, r6, r4, ror #15 │ │ │ │ - rsbseq sl, r6, lr, lsl #25 │ │ │ │ - rsbseq ip, r6, sl, lsl ip │ │ │ │ - rsbseq fp, r6, r4, asr r8 │ │ │ │ - rsbseq sl, r6, lr, asr ip │ │ │ │ - rsbseq ip, r6, sl, ror #23 │ │ │ │ - rsbseq sl, r6, sl, asr #20 │ │ │ │ - rsbseq sl, r6, r0, lsr ip │ │ │ │ - ldrhteq ip, [r6], #-188 @ 0xffffff44 │ │ │ │ - rsbseq fp, r6, lr, lsl #16 │ │ │ │ - ldrshteq sl, [r6], #-190 @ 0xffffff42 │ │ │ │ - rsbseq ip, r6, sl, lsl #23 │ │ │ │ + rsbseq fp, r6, r4, ror #8 │ │ │ │ + rsbseq sp, r6, lr, ror #7 │ │ │ │ + rsbseq fp, r6, r8, lsl #8 │ │ │ │ + @ instruction: 0x0076d392 │ │ │ │ + ldrshteq fp, [r6], #-236 @ 0xffffff14 │ │ │ │ + rsbseq fp, r6, r2, asr #7 │ │ │ │ + rsbseq sp, r6, ip, asr #6 │ │ │ │ + rsbseq fp, r6, r2, lsr #7 │ │ │ │ + rsbseq sp, r6, ip, lsr #6 │ │ │ │ + rsbseq fp, r6, r0, lsr r3 │ │ │ │ + rsbseq sl, r6, r8, asr #32 │ │ │ │ + rsbseq sl, r6, r6, lsr #32 │ │ │ │ + rsbseq fp, r6, r6, asr ip │ │ │ │ + rsbseq fp, r6, r8, lsl #2 │ │ │ │ + @ instruction: 0x0076d092 │ │ │ │ + rsbseq fp, r6, r4, ror #1 │ │ │ │ + rsbseq sp, r6, ip, rrx │ │ │ │ + rsbseq fp, r6, r0, asr #1 │ │ │ │ + rsbseq sp, r6, r8, asr #32 │ │ │ │ + rsbseq fp, r6, r4, lsl #1 │ │ │ │ + rsbseq sp, r6, lr │ │ │ │ + rsbseq fp, r6, r4, rrx │ │ │ │ + rsbseq ip, r6, ip, ror #31 │ │ │ │ + rsbseq fp, r6, r0, asr #32 │ │ │ │ + rsbseq ip, r6, r8, asr #31 │ │ │ │ + rsbseq fp, r6, r0, lsr #32 │ │ │ │ + rsbseq ip, r6, r8, lsr #31 │ │ │ │ + rsbseq fp, r6, ip, asr #22 │ │ │ │ + rsbseq sl, r6, ip, ror #31 │ │ │ │ + rsbseq ip, r6, r6, ror pc │ │ │ │ + rsbseq sl, r6, lr, asr #31 │ │ │ │ + rsbseq ip, r6, r6, asr pc │ │ │ │ + rsbseq sl, r6, sl, lsr #31 │ │ │ │ + rsbseq ip, r6, r2, lsr pc │ │ │ │ + rsbseq fp, r6, lr, ror #21 │ │ │ │ + rsbseq sl, r6, r6, ror pc │ │ │ │ + rsbseq ip, r6, r0, lsl #30 │ │ │ │ + rsbseq sl, r6, r8, asr pc │ │ │ │ + rsbseq ip, r6, r0, ror #29 │ │ │ │ + rsbseq sl, r6, sl, lsr pc │ │ │ │ + rsbseq ip, r6, r4, asr #29 │ │ │ │ + rsbseq sl, r6, r0, lsr #30 │ │ │ │ + rsbseq ip, r6, sl, lsr #29 │ │ │ │ + rsbseq sl, r6, r6, lsl #30 │ │ │ │ + @ instruction: 0x0076ce90 │ │ │ │ + rsbseq fp, r6, r0, ror #20 │ │ │ │ + ldrsbteq sl, [r6], #-228 @ 0xffffff1c │ │ │ │ + rsbseq ip, r6, r0, ror #28 │ │ │ │ + ldrhteq sl, [r6], #-230 @ 0xffffff1a │ │ │ │ + rsbseq ip, r6, r2, asr #28 │ │ │ │ + rsbseq sl, r6, r2, asr lr │ │ │ │ + rsbseq sl, r6, sl, lsr lr │ │ │ │ + rsbseq ip, r6, r6, asr #27 │ │ │ │ + ldrsbteq sl, [r6], #-218 @ 0xffffff26 │ │ │ │ + rsbseq ip, r6, r6, ror #26 │ │ │ │ + ldrhteq sl, [r6], #-220 @ 0xffffff24 │ │ │ │ + rsbseq ip, r6, r8, asr #26 │ │ │ │ + @ instruction: 0x0076ad9e │ │ │ │ + rsbseq ip, r6, sl, lsr #26 │ │ │ │ + rsbseq fp, r6, ip, lsl #18 │ │ │ │ + rsbseq sl, r6, ip, ror #26 │ │ │ │ + ldrshteq ip, [r6], #-200 @ 0xffffff38 │ │ │ │ + rsbseq sl, r6, lr, asr #26 │ │ │ │ + ldrsbteq ip, [r6], #-202 @ 0xffffff36 │ │ │ │ + ldrsbteq fp, [r6], #-136 @ 0xffffff78 │ │ │ │ + rsbseq sl, r6, r0, lsr #26 │ │ │ │ + rsbseq ip, r6, ip, lsr #25 │ │ │ │ + rsbseq fp, r6, r6, asr #17 │ │ │ │ + ldrshteq sl, [r6], #-196 @ 0xffffff3c │ │ │ │ + rsbseq ip, r6, r0, lsl #25 │ │ │ │ + rsbseq fp, r6, sl, lsr #17 │ │ │ │ + rsbseq sl, r6, r4, asr #25 │ │ │ │ + rsbseq ip, r6, r0, asr ip │ │ │ │ + rsbseq r8, r6, ip, ror #15 │ │ │ │ + @ instruction: 0x0076ac96 │ │ │ │ + rsbseq ip, r6, r2, lsr #24 │ │ │ │ + rsbseq fp, r6, ip, asr r8 │ │ │ │ + rsbseq sl, r6, r6, ror #24 │ │ │ │ + ldrshteq ip, [r6], #-178 @ 0xffffff4e │ │ │ │ + rsbseq sl, r6, r2, asr sl │ │ │ │ + rsbseq sl, r6, r8, lsr ip │ │ │ │ + rsbseq ip, r6, r4, asr #23 │ │ │ │ + rsbseq fp, r6, r6, lsl r8 │ │ │ │ + rsbseq sl, r6, r6, lsl #24 │ │ │ │ + @ instruction: 0x0076cb92 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x0078f8cc │ │ │ │ @ instruction: 0x4614b099 │ │ │ │ strcs pc, [r8], #-2271 @ 0xfffff721 │ │ │ │ strmi r2, [r6], -r0, lsl #10 │ │ │ │ @@ -105388,37 +105388,37 @@ │ │ │ │ blx 1437670 │ │ │ │ @ instruction: 0x4659481b │ │ │ │ @ instruction: 0xf79e4478 │ │ │ │ str pc, [fp, r9, lsl #22] │ │ │ │ svc 0x0094f797 │ │ │ │ addeq r5, r2, r8, lsl #12 │ │ │ │ @ instruction: 0x000011b8 │ │ │ │ - rsbseq sl, r6, r8, lsl r9 │ │ │ │ - rsbseq ip, r6, r4, lsr #17 │ │ │ │ - rsbseq sl, r6, r0, lsl #18 │ │ │ │ - rsbseq ip, r6, ip, lsl #17 │ │ │ │ + rsbseq sl, r6, r0, lsr #18 │ │ │ │ + rsbseq ip, r6, ip, lsr #17 │ │ │ │ + rsbseq sl, r6, r8, lsl #18 │ │ │ │ + @ instruction: 0x0076c894 │ │ │ │ umulleq r5, r2, sl, r4 │ │ │ │ - ldrhteq sl, [r6], #-138 @ 0xffffff76 │ │ │ │ - rsbseq ip, r6, r6, asr #16 │ │ │ │ - rsbseq sl, r6, lr, ror #16 │ │ │ │ - ldrshteq ip, [r6], #-122 @ 0xffffff86 │ │ │ │ - rsbseq sl, r6, r2, ror r7 │ │ │ │ - ldrshteq ip, [r6], #-110 @ 0xffffff92 │ │ │ │ - rsbseq sl, r6, r6, asr r7 │ │ │ │ - rsbseq ip, r6, r2, ror #13 │ │ │ │ - rsbseq sl, r6, lr, lsr r7 │ │ │ │ - rsbseq ip, r6, sl, asr #13 │ │ │ │ - rsbseq sl, r6, r4, ror #13 │ │ │ │ - rsbseq ip, r6, r0, ror r6 │ │ │ │ - rsbseq sl, r6, r8, lsr #13 │ │ │ │ - rsbseq ip, r6, r4, lsr r6 │ │ │ │ - rsbseq sl, r6, ip, lsl #13 │ │ │ │ - rsbseq ip, r6, r8, lsl r6 │ │ │ │ - rsbseq sl, r6, r0, ror r6 │ │ │ │ - ldrshteq ip, [r6], #-92 @ 0xffffffa4 │ │ │ │ + rsbseq sl, r6, r2, asr #17 │ │ │ │ + rsbseq ip, r6, lr, asr #16 │ │ │ │ + rsbseq sl, r6, r6, ror r8 │ │ │ │ + rsbseq ip, r6, r2, lsl #16 │ │ │ │ + rsbseq sl, r6, sl, ror r7 │ │ │ │ + rsbseq ip, r6, r6, lsl #14 │ │ │ │ + rsbseq sl, r6, lr, asr r7 │ │ │ │ + rsbseq ip, r6, sl, ror #13 │ │ │ │ + rsbseq sl, r6, r6, asr #14 │ │ │ │ + ldrsbteq ip, [r6], #-98 @ 0xffffff9e │ │ │ │ + rsbseq sl, r6, ip, ror #13 │ │ │ │ + rsbseq ip, r6, r8, ror r6 │ │ │ │ + ldrhteq sl, [r6], #-96 @ 0xffffffa0 │ │ │ │ + rsbseq ip, r6, ip, lsr r6 │ │ │ │ + @ instruction: 0x0076a694 │ │ │ │ + rsbseq ip, r6, r0, lsr #12 │ │ │ │ + rsbseq sl, r6, r8, ror r6 │ │ │ │ + rsbseq ip, r6, r4, lsl #12 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ cdpeq 8, 13, cr15, cr0, cr12, {6} │ │ │ │ ldrmi fp, [r8], r3, asr #1 │ │ │ │ strmi r4, [r8], -r3, lsl #13 │ │ │ │ @ instruction: 0xf8df921c │ │ │ │ @@ -106032,47 +106032,47 @@ │ │ │ │ blls 4f3fcc │ │ │ │ blcs 94f78 │ │ │ │ ldcge 4, cr15, [sp, #252] @ 0xfc │ │ │ │ @ instruction: 0xf0e74658 │ │ │ │ str pc, [r0], -r1, lsl #4 │ │ │ │ addeq r5, r2, r0, lsl #3 │ │ │ │ @ instruction: 0x000011b8 │ │ │ │ - ldrshteq sl, [r6], #-56 @ 0xffffffc8 │ │ │ │ - rsbseq ip, r6, r2, lsl #7 │ │ │ │ - ldrsbteq sl, [r6], #-60 @ 0xffffffc4 │ │ │ │ - rsbseq ip, r6, r6, ror #6 │ │ │ │ + rsbseq sl, r6, r0, lsl #8 │ │ │ │ + rsbseq ip, r6, sl, lsl #7 │ │ │ │ + rsbseq sl, r6, r4, ror #7 │ │ │ │ + rsbseq ip, r6, lr, ror #6 │ │ │ │ addeq r4, r2, r0, ror pc │ │ │ │ - rsbseq sl, r6, r6, asr r3 │ │ │ │ - rsbseq sl, r6, r4, lsr #4 │ │ │ │ - ldrhteq sl, [r6], #-16 │ │ │ │ - rsbseq ip, r6, sl, lsr r1 │ │ │ │ - @ instruction: 0x0076a190 │ │ │ │ - rsbseq ip, r6, sl, lsl r1 │ │ │ │ - rsbseq sl, r6, r4, ror #2 │ │ │ │ - rsbseq ip, r6, lr, ror #1 │ │ │ │ - rsbseq sl, r6, r4, asr #2 │ │ │ │ - rsbseq ip, r6, lr, asr #1 │ │ │ │ - @ instruction: 0x0076a096 │ │ │ │ - rsbseq ip, r6, r0, lsr #32 │ │ │ │ - rsbseq sl, r6, r6, ror r0 │ │ │ │ - rsbseq ip, r6, r0 │ │ │ │ - ldrshteq r9, [r6], #-246 @ 0xffffff0a │ │ │ │ - ldrsbteq r9, [r6], #-242 @ 0xffffff0e │ │ │ │ - rsbseq fp, r6, lr, asr pc │ │ │ │ - ldrhteq r9, [r6], #-250 @ 0xffffff06 │ │ │ │ - rsbseq fp, r6, r6, asr #30 │ │ │ │ - rsbseq r9, r6, r2, lsr #31 │ │ │ │ - rsbseq fp, r6, lr, lsr #30 │ │ │ │ - rsbseq r9, r6, r4, asr pc │ │ │ │ + rsbseq sl, r6, lr, asr r3 │ │ │ │ + rsbseq sl, r6, ip, lsr #4 │ │ │ │ + ldrhteq sl, [r6], #-24 @ 0xffffffe8 │ │ │ │ + rsbseq ip, r6, r2, asr #2 │ │ │ │ + @ instruction: 0x0076a198 │ │ │ │ + rsbseq ip, r6, r2, lsr #2 │ │ │ │ + rsbseq sl, r6, ip, ror #2 │ │ │ │ + ldrshteq ip, [r6], #-6 │ │ │ │ + rsbseq sl, r6, ip, asr #2 │ │ │ │ + ldrsbteq ip, [r6], #-6 │ │ │ │ + @ instruction: 0x0076a09e │ │ │ │ + rsbseq ip, r6, r8, lsr #32 │ │ │ │ + rsbseq sl, r6, lr, ror r0 │ │ │ │ + rsbseq ip, r6, r8 │ │ │ │ + ldrshteq r9, [r6], #-254 @ 0xffffff02 │ │ │ │ + ldrsbteq r9, [r6], #-250 @ 0xffffff06 │ │ │ │ + rsbseq fp, r6, r6, ror #30 │ │ │ │ + rsbseq r9, r6, r2, asr #31 │ │ │ │ + rsbseq fp, r6, lr, asr #30 │ │ │ │ + rsbseq r9, r6, sl, lsr #31 │ │ │ │ + rsbseq fp, r6, r6, lsr pc │ │ │ │ + rsbseq r9, r6, ip, asr pc │ │ │ │ @ instruction: 0xfffea60b │ │ │ │ - rsbseq r9, r6, r0, asr pc │ │ │ │ - ldrsbteq r9, [r6], #-206 @ 0xffffff32 │ │ │ │ - rsbseq fp, r6, sl, ror #24 │ │ │ │ - rsbseq r9, r6, r6, asr #25 │ │ │ │ - rsbseq fp, r6, r2, asr ip │ │ │ │ + rsbseq r9, r6, r8, asr pc │ │ │ │ + rsbseq r9, r6, r6, ror #25 │ │ │ │ + rsbseq fp, r6, r2, ror ip │ │ │ │ + rsbseq r9, r6, lr, asr #25 │ │ │ │ + rsbseq fp, r6, sl, asr ip │ │ │ │ ldrbeq r9, [r8, -sp, asr #22] │ │ │ │ ldcge 5, cr15, [r7, #508]! @ 0x1fc │ │ │ │ @ instruction: 0xf0b54658 │ │ │ │ stmdacs r0, {r0, r1, r2, r3, r4, r5, r7, r8, r9, sl, ip, sp, lr, pc} │ │ │ │ ldcge 4, cr15, [r1, #508]! @ 0x1fc │ │ │ │ @ instruction: 0xf0d44658 │ │ │ │ @ instruction: 0x4606f775 │ │ │ │ @@ -106889,50 +106889,50 @@ │ │ │ │ stmdami r8!, {r0, r5, r6, r7, r8, r9, sl, sp, lr, pc} │ │ │ │ ldrbtmi r4, [r8], #-1569 @ 0xfffff9df │ │ │ │ @ instruction: 0xf79c300c │ │ │ │ stmdami r6!, {r0, r1, r2, r3, r7, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ mvnscc pc, pc, asr #32 │ │ │ │ @ instruction: 0xf79c4478 │ │ │ │ ldrb pc, [r4, r9, asr #30] @ │ │ │ │ - rsbseq r9, r6, r4, asr fp │ │ │ │ - ldrshteq r9, [r6], #-168 @ 0xffffff58 │ │ │ │ - rsbseq r9, r6, r2, asr #20 │ │ │ │ - rsbseq r9, r6, r8, lsr sl │ │ │ │ - rsbseq r9, r6, r6, lsr #17 │ │ │ │ - rsbseq fp, r6, lr, lsr #16 │ │ │ │ - rsbseq r9, r6, r4, lsl #17 │ │ │ │ - rsbseq fp, r6, lr, lsl #16 │ │ │ │ - rsbseq r9, r6, r6, ror #16 │ │ │ │ - rsbseq fp, r6, lr, ror #15 │ │ │ │ - rsbseq r9, r6, r4, asr #16 │ │ │ │ - rsbseq fp, r6, lr, asr #15 │ │ │ │ - rsbseq r9, r6, r4, lsr #16 │ │ │ │ - rsbseq fp, r6, lr, lsr #15 │ │ │ │ - ldrsbteq r9, [r6], #-98 @ 0xffffff9e │ │ │ │ - rsbseq r9, r6, sl, ror #12 │ │ │ │ - ldrshteq fp, [r6], #-82 @ 0xffffffae │ │ │ │ - rsbseq r9, r6, r0, asr #11 │ │ │ │ - rsbseq fp, r6, r2, asr r5 │ │ │ │ + rsbseq r9, r6, ip, asr fp │ │ │ │ + rsbseq r9, r6, r0, lsl #22 │ │ │ │ + rsbseq r9, r6, sl, asr #20 │ │ │ │ + rsbseq r9, r6, r0, asr #20 │ │ │ │ + rsbseq r9, r6, lr, lsr #17 │ │ │ │ + rsbseq fp, r6, r6, lsr r8 │ │ │ │ + rsbseq r9, r6, ip, lsl #17 │ │ │ │ + rsbseq fp, r6, r6, lsl r8 │ │ │ │ + rsbseq r9, r6, lr, ror #16 │ │ │ │ + ldrshteq fp, [r6], #-118 @ 0xffffff8a │ │ │ │ + rsbseq r9, r6, ip, asr #16 │ │ │ │ + ldrsbteq fp, [r6], #-118 @ 0xffffff8a │ │ │ │ + rsbseq r9, r6, ip, lsr #16 │ │ │ │ + ldrhteq fp, [r6], #-118 @ 0xffffff8a │ │ │ │ + ldrsbteq r9, [r6], #-106 @ 0xffffff96 │ │ │ │ + rsbseq r9, r6, r2, ror r6 │ │ │ │ + ldrshteq fp, [r6], #-90 @ 0xffffffa6 │ │ │ │ + rsbseq r9, r6, r8, asr #11 │ │ │ │ + rsbseq fp, r6, sl, asr r5 │ │ │ │ + ldrhteq r9, [r6], #-76 @ 0xffffffb4 │ │ │ │ ldrhteq r9, [r6], #-68 @ 0xffffffbc │ │ │ │ - rsbseq r9, r6, ip, lsr #9 │ │ │ │ - rsbseq r9, r6, sl, ror r4 │ │ │ │ - rsbseq r9, r6, ip, ror #8 │ │ │ │ - rsbseq r9, r6, r0, lsr #1 │ │ │ │ - rsbseq r8, r6, sl, ror pc │ │ │ │ - rsbseq sl, r6, r6, lsl #30 │ │ │ │ - rsbseq r8, r6, r2, ror #30 │ │ │ │ - rsbseq sl, r6, lr, ror #29 │ │ │ │ - rsbseq r8, r6, r6, asr #30 │ │ │ │ - ldrsbteq sl, [r6], #-224 @ 0xffffff20 │ │ │ │ - rsbseq r8, r6, r6, lsr #30 │ │ │ │ - ldrhteq sl, [r6], #-224 @ 0xffffff20 │ │ │ │ - rsbseq r8, r6, ip, lsl #30 │ │ │ │ - @ instruction: 0x0076ae96 │ │ │ │ - ldrshteq r8, [r6], #-226 @ 0xffffff1e │ │ │ │ - rsbseq sl, r6, ip, ror lr │ │ │ │ + rsbseq r9, r6, r2, lsl #9 │ │ │ │ + rsbseq r9, r6, r4, ror r4 │ │ │ │ + rsbseq r9, r6, r8, lsr #1 │ │ │ │ + rsbseq r8, r6, r2, lsl #31 │ │ │ │ + rsbseq sl, r6, lr, lsl #30 │ │ │ │ + rsbseq r8, r6, sl, ror #30 │ │ │ │ + ldrshteq sl, [r6], #-230 @ 0xffffff1a │ │ │ │ + rsbseq r8, r6, lr, asr #30 │ │ │ │ + ldrsbteq sl, [r6], #-232 @ 0xffffff18 │ │ │ │ + rsbseq r8, r6, lr, lsr #30 │ │ │ │ + ldrhteq sl, [r6], #-232 @ 0xffffff18 │ │ │ │ + rsbseq r8, r6, r4, lsl pc │ │ │ │ + @ instruction: 0x0076ae9e │ │ │ │ + ldrshteq r8, [r6], #-234 @ 0xffffff16 │ │ │ │ + rsbseq sl, r6, r4, lsl #29 │ │ │ │ ldmeq r0, {r0, r1, r2, r3, r4, r6, r7, fp, ip, sp, lr, pc}^ │ │ │ │ ldrbtmi r4, [r8], #-1569 @ 0xfffff9df │ │ │ │ @ instruction: 0xf79c300c │ │ │ │ @ instruction: 0xf8dffe39 │ │ │ │ @ instruction: 0xf04f08c8 │ │ │ │ ldrbtmi r3, [r8], #-511 @ 0xfffffe01 │ │ │ │ mrc2 7, 7, pc, cr2, cr12, {4} │ │ │ │ @@ -107490,78 +107490,78 @@ │ │ │ │ stmdami r4, {r3, r6, r8, r9, sl, sp, lr, pc}^ │ │ │ │ @ instruction: 0x61b5f642 │ │ │ │ andcc r4, ip, r8, ror r4 │ │ │ │ @ instruction: 0xf9dcf79c │ │ │ │ ldrtmi r4, [r1], -r1, asr #16 │ │ │ │ @ instruction: 0xf79c4478 │ │ │ │ strb pc, [sp, #-2711] @ 0xfffff569 @ │ │ │ │ - rsbseq r8, r6, r6, asr #28 │ │ │ │ - rsbseq sl, r6, lr, asr #27 │ │ │ │ - rsbseq r8, r6, r8, lsr #28 │ │ │ │ - ldrhteq sl, [r6], #-208 @ 0xffffff30 │ │ │ │ - rsbseq r8, r6, sl, lsl #28 │ │ │ │ - @ instruction: 0x0076ad92 │ │ │ │ - rsbseq r8, r6, sl, ror #27 │ │ │ │ - rsbseq sl, r6, r4, ror sp │ │ │ │ - rsbseq r8, r6, r2, ror sp │ │ │ │ - rsbseq r8, r6, r2, lsr sp │ │ │ │ - rsbseq r8, r6, r6, ror ip │ │ │ │ - rsbseq r8, r6, r0, ror #22 │ │ │ │ - rsbseq r8, r6, ip, asr #22 │ │ │ │ - ldrsbteq sl, [r6], #-166 @ 0xffffff5a │ │ │ │ - rsbseq r8, r6, r0, lsr fp │ │ │ │ - ldrhteq sl, [r6], #-170 @ 0xffffff56 │ │ │ │ - rsbseq r8, r6, r4, lsl fp │ │ │ │ - @ instruction: 0x0076aa9e │ │ │ │ - ldrshteq r8, [r6], #-166 @ 0xffffff5a │ │ │ │ - rsbseq sl, r6, lr, ror sl │ │ │ │ - ldrsbteq r8, [r6], #-164 @ 0xffffff5c │ │ │ │ - rsbseq sl, r6, lr, asr sl │ │ │ │ - ldrhteq r8, [r6], #-164 @ 0xffffff5c │ │ │ │ - rsbseq sl, r6, lr, lsr sl │ │ │ │ - @ instruction: 0x00768a96 │ │ │ │ - rsbseq sl, r6, lr, lsl sl │ │ │ │ - rsbseq r8, r6, r4, ror sl │ │ │ │ - ldrshteq sl, [r6], #-158 @ 0xffffff62 │ │ │ │ - rsbseq r8, r6, r8, asr sl │ │ │ │ - rsbseq sl, r6, r2, ror #19 │ │ │ │ - rsbseq r8, r6, r2, asr r9 │ │ │ │ - ldrsbteq sl, [r6], #-140 @ 0xffffff74 │ │ │ │ - rsbseq r8, r6, r2, asr #16 │ │ │ │ - rsbseq sl, r6, lr, asr #15 │ │ │ │ - rsbseq r8, r6, r2, ror r7 │ │ │ │ - ldrshteq sl, [r6], #-110 @ 0xffffff92 │ │ │ │ - rsbseq r8, r6, r6, asr #14 │ │ │ │ - ldrsbteq sl, [r6], #-98 @ 0xffffff9e │ │ │ │ - rsbseq r8, r6, ip, lsr #14 │ │ │ │ - ldrhteq sl, [r6], #-104 @ 0xffffff98 │ │ │ │ - rsbseq r8, r6, r4, lsl r7 │ │ │ │ - @ instruction: 0x0076a69e │ │ │ │ - ldrshteq r8, [r6], #-98 @ 0xffffff9e │ │ │ │ - rsbseq sl, r6, ip, ror r6 │ │ │ │ - ldrsbteq r8, [r6], #-102 @ 0xffffff9a │ │ │ │ - rsbseq sl, r6, r0, ror #12 │ │ │ │ - ldrhteq r8, [r6], #-100 @ 0xffffff9c │ │ │ │ - rsbseq sl, r6, lr, lsr r6 │ │ │ │ - @ instruction: 0x0076869a │ │ │ │ - rsbseq sl, r6, r4, lsr #12 │ │ │ │ - rsbseq r8, r6, r0, lsl #13 │ │ │ │ - rsbseq sl, r6, sl, lsl #12 │ │ │ │ - rsbseq r8, r6, r2, lsr r6 │ │ │ │ - ldrhteq sl, [r6], #-92 @ 0xffffffa4 │ │ │ │ - rsbseq r8, r6, r2, lsl r6 │ │ │ │ - rsbseq sl, r6, r4, lsr #11 │ │ │ │ - ldrsbteq r8, [r6], #-94 @ 0xffffffa2 │ │ │ │ - rsbseq sl, r6, r8, ror #10 │ │ │ │ - rsbseq r8, r6, r2, asr #11 │ │ │ │ - rsbseq sl, r6, ip, asr #10 │ │ │ │ - rsbseq r8, r6, r8, lsr #11 │ │ │ │ - rsbseq sl, r6, r2, lsr r5 │ │ │ │ - rsbseq r8, r6, ip, lsl #11 │ │ │ │ - rsbseq sl, r6, r8, lsl r5 │ │ │ │ + rsbseq r8, r6, lr, asr #28 │ │ │ │ + ldrsbteq sl, [r6], #-214 @ 0xffffff2a │ │ │ │ + rsbseq r8, r6, r0, lsr lr │ │ │ │ + ldrhteq sl, [r6], #-216 @ 0xffffff28 │ │ │ │ + rsbseq r8, r6, r2, lsl lr │ │ │ │ + @ instruction: 0x0076ad9a │ │ │ │ + ldrshteq r8, [r6], #-210 @ 0xffffff2e │ │ │ │ + rsbseq sl, r6, ip, ror sp │ │ │ │ + rsbseq r8, r6, sl, ror sp │ │ │ │ + rsbseq r8, r6, sl, lsr sp │ │ │ │ + rsbseq r8, r6, lr, ror ip │ │ │ │ + rsbseq r8, r6, r8, ror #22 │ │ │ │ + rsbseq r8, r6, r4, asr fp │ │ │ │ + ldrsbteq sl, [r6], #-174 @ 0xffffff52 │ │ │ │ + rsbseq r8, r6, r8, lsr fp │ │ │ │ + rsbseq sl, r6, r2, asr #21 │ │ │ │ + rsbseq r8, r6, ip, lsl fp │ │ │ │ + rsbseq sl, r6, r6, lsr #21 │ │ │ │ + ldrshteq r8, [r6], #-174 @ 0xffffff52 │ │ │ │ + rsbseq sl, r6, r6, lsl #21 │ │ │ │ + ldrsbteq r8, [r6], #-172 @ 0xffffff54 │ │ │ │ + rsbseq sl, r6, r6, ror #20 │ │ │ │ + ldrhteq r8, [r6], #-172 @ 0xffffff54 │ │ │ │ + rsbseq sl, r6, r6, asr #20 │ │ │ │ + @ instruction: 0x00768a9e │ │ │ │ + rsbseq sl, r6, r6, lsr #20 │ │ │ │ + rsbseq r8, r6, ip, ror sl │ │ │ │ + rsbseq sl, r6, r6, lsl #20 │ │ │ │ + rsbseq r8, r6, r0, ror #20 │ │ │ │ + rsbseq sl, r6, sl, ror #19 │ │ │ │ + rsbseq r8, r6, sl, asr r9 │ │ │ │ + rsbseq sl, r6, r4, ror #17 │ │ │ │ + rsbseq r8, r6, sl, asr #16 │ │ │ │ + ldrsbteq sl, [r6], #-118 @ 0xffffff8a │ │ │ │ + rsbseq r8, r6, sl, ror r7 │ │ │ │ + rsbseq sl, r6, r6, lsl #14 │ │ │ │ + rsbseq r8, r6, lr, asr #14 │ │ │ │ + ldrsbteq sl, [r6], #-106 @ 0xffffff96 │ │ │ │ + rsbseq r8, r6, r4, lsr r7 │ │ │ │ + rsbseq sl, r6, r0, asr #13 │ │ │ │ + rsbseq r8, r6, ip, lsl r7 │ │ │ │ + rsbseq sl, r6, r6, lsr #13 │ │ │ │ + ldrshteq r8, [r6], #-106 @ 0xffffff96 │ │ │ │ + rsbseq sl, r6, r4, lsl #13 │ │ │ │ + ldrsbteq r8, [r6], #-110 @ 0xffffff92 │ │ │ │ + rsbseq sl, r6, r8, ror #12 │ │ │ │ + ldrhteq r8, [r6], #-108 @ 0xffffff94 │ │ │ │ + rsbseq sl, r6, r6, asr #12 │ │ │ │ + rsbseq r8, r6, r2, lsr #13 │ │ │ │ + rsbseq sl, r6, ip, lsr #12 │ │ │ │ + rsbseq r8, r6, r8, lsl #13 │ │ │ │ + rsbseq sl, r6, r2, lsl r6 │ │ │ │ + rsbseq r8, r6, sl, lsr r6 │ │ │ │ + rsbseq sl, r6, r4, asr #11 │ │ │ │ + rsbseq r8, r6, sl, lsl r6 │ │ │ │ + rsbseq sl, r6, ip, lsr #11 │ │ │ │ + rsbseq r8, r6, r6, ror #11 │ │ │ │ + rsbseq sl, r6, r0, ror r5 │ │ │ │ + rsbseq r8, r6, sl, asr #11 │ │ │ │ + rsbseq sl, r6, r4, asr r5 │ │ │ │ + ldrhteq r8, [r6], #-80 @ 0xffffffb0 │ │ │ │ + rsbseq sl, r6, sl, lsr r5 │ │ │ │ + @ instruction: 0x00768594 │ │ │ │ + rsbseq sl, r6, r0, lsr #10 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00b0f8cc │ │ │ │ bmi 1bcd444 │ │ │ │ blmi 1bcd46c │ │ │ │ addlt r4, fp, sl, ror r4 │ │ │ │ @@ -107670,21 +107670,21 @@ │ │ │ │ @ instruction: 0xf850dac0 │ │ │ │ adcsmi r7, sp, #35 @ 0x23 │ │ │ │ blls 1f2b68 │ │ │ │ @ instruction: 0xe7b9601a │ │ │ │ stcl 7, cr15, [r0, #596] @ 0x254 │ │ │ │ addeq r3, r2, r0, lsl r0 │ │ │ │ @ instruction: 0x000011b8 │ │ │ │ - rsbseq r8, r6, r8, lsr #8 │ │ │ │ - ldrhteq sl, [r6], #-52 @ 0xffffffcc │ │ │ │ - rsbseq r8, r6, r0, lsl r4 │ │ │ │ - @ instruction: 0x0076a39c │ │ │ │ + rsbseq r8, r6, r0, lsr r4 │ │ │ │ + ldrhteq sl, [r6], #-60 @ 0xffffffc4 │ │ │ │ + rsbseq r8, r6, r8, lsl r4 │ │ │ │ + rsbseq sl, r6, r4, lsr #7 │ │ │ │ addeq r2, r2, sl, lsr #31 │ │ │ │ - rsbseq r8, r6, r2, lsr r3 │ │ │ │ - ldrhteq sl, [r6], #-46 @ 0xffffffd2 │ │ │ │ + rsbseq r8, r6, sl, lsr r3 │ │ │ │ + rsbseq sl, r6, r6, asr #5 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl febd2ddc │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r2, r8, ror #31 │ │ │ │ strmi r4, [r8], -sp, lsl #12 │ │ │ │ @ instruction: 0xf04f9201 │ │ │ │ strmi pc, [r4], -r9, lsr #10 │ │ │ │ @@ -107929,30 +107929,30 @@ │ │ │ │ @ instruction: 0xf795e6a0 │ │ │ │ svclt 0x0000ebc2 │ │ │ │ andhi pc, r0, pc, lsr #7 │ │ │ │ ... │ │ │ │ addeq r2, r2, r4, ror sp │ │ │ │ @ instruction: 0x000011b8 │ │ │ │ addeq r2, r2, r0, lsr #26 │ │ │ │ - rsbseq r8, r6, r8, lsr #26 │ │ │ │ - @ instruction: 0x0076a098 │ │ │ │ - rsbseq r8, r6, r2, lsr #24 │ │ │ │ - @ instruction: 0x00769f92 │ │ │ │ - rsbseq r8, r6, r8, ror fp │ │ │ │ - rsbseq r9, r6, r8, ror #29 │ │ │ │ - rsbseq r8, r6, lr, asr #22 │ │ │ │ - ldrhteq r9, [r6], #-238 @ 0xffffff12 │ │ │ │ - rsbseq r8, r6, r4, lsr fp │ │ │ │ - rsbseq r9, r6, r4, lsr #29 │ │ │ │ - rsbseq r8, r6, sl, lsl fp │ │ │ │ - rsbseq r9, r6, sl, lsl #29 │ │ │ │ - rsbseq r8, r6, r0, lsl #22 │ │ │ │ - rsbseq r9, r6, r0, ror lr │ │ │ │ - rsbseq r8, r6, r6, ror #21 │ │ │ │ - rsbseq r9, r6, r6, asr lr │ │ │ │ + rsbseq r8, r6, r0, lsr sp │ │ │ │ + rsbseq sl, r6, r0, lsr #1 │ │ │ │ + rsbseq r8, r6, sl, lsr #24 │ │ │ │ + @ instruction: 0x00769f9a │ │ │ │ + rsbseq r8, r6, r0, lsl #23 │ │ │ │ + ldrshteq r9, [r6], #-224 @ 0xffffff20 │ │ │ │ + rsbseq r8, r6, r6, asr fp │ │ │ │ + rsbseq r9, r6, r6, asr #29 │ │ │ │ + rsbseq r8, r6, ip, lsr fp │ │ │ │ + rsbseq r9, r6, ip, lsr #29 │ │ │ │ + rsbseq r8, r6, r2, lsr #22 │ │ │ │ + @ instruction: 0x00769e92 │ │ │ │ + rsbseq r8, r6, r8, lsl #22 │ │ │ │ + rsbseq r9, r6, r8, ror lr │ │ │ │ + rsbseq r8, r6, lr, ror #21 │ │ │ │ + rsbseq r9, r6, lr, asr lr │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ bl febd3210 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r4, r8, ror #31 │ │ │ │ stcls 1, cr2, [r6], {1} │ │ │ │ @ instruction: 0xf7ff9400 │ │ │ │ @ instruction: 0x4603fe31 │ │ │ │ @@ -107963,16 +107963,16 @@ │ │ │ │ ldrbtmi r4, [r8], #-2054 @ 0xfffff7fa │ │ │ │ @ instruction: 0xf79b300c │ │ │ │ stmdami r5, {r0, r1, r3, r5, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ ldrbtmi r9, [r8], #-2307 @ 0xfffff6fd │ │ │ │ mcr2 7, 7, pc, cr6, cr11, {4} @ │ │ │ │ ldrmi r9, [r8], -r3, lsl #22 │ │ │ │ ldclt 0, cr11, [r0, #-16] │ │ │ │ - rsbseq r8, r6, r6, asr #20 │ │ │ │ - ldrhteq r9, [r6], #-214 @ 0xffffff2a │ │ │ │ + rsbseq r8, r6, lr, asr #20 │ │ │ │ + ldrhteq r9, [r6], #-222 @ 0xffffff22 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ bl febd3260 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r4, r8, ror #31 │ │ │ │ stcls 1, cr2, [r6], {-0} │ │ │ │ @ instruction: 0xf7ff9400 │ │ │ │ strmi pc, [r3], -r9, lsl #28 │ │ │ │ @@ -107983,16 +107983,16 @@ │ │ │ │ ldrbtmi r4, [r8], #-2054 @ 0xfffff7fa │ │ │ │ @ instruction: 0xf79b300c │ │ │ │ stmdami r5, {r0, r1, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ ldrbtmi r9, [r8], #-2307 @ 0xfffff6fd │ │ │ │ mrc2 7, 5, pc, cr14, cr11, {4} │ │ │ │ ldrmi r9, [r8], -r3, lsl #22 │ │ │ │ ldclt 0, cr11, [r0, #-16] │ │ │ │ - ldrshteq r8, [r6], #-150 @ 0xffffff6a │ │ │ │ - rsbseq r9, r6, r6, ror #26 │ │ │ │ + ldrshteq r8, [r6], #-158 @ 0xffffff62 │ │ │ │ + rsbseq r9, r6, lr, ror #26 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00c0f8cc │ │ │ │ ldrmi fp, [sl], r7, lsl #1 │ │ │ │ ldrmi r6, [r0], fp, lsl #18 │ │ │ │ strmi r2, [r7], -r5, lsl #4 │ │ │ │ @@ -108035,17 +108035,17 @@ │ │ │ │ andcc r4, ip, r8, ror r4 │ │ │ │ ldc2 7, cr15, [ip, #620] @ 0x26c │ │ │ │ stmdbls r4, {r1, r2, fp, lr} │ │ │ │ @ instruction: 0xf79b4478 │ │ │ │ blls 1bbac4 │ │ │ │ andlt r4, r7, r8, lsl r6 │ │ │ │ svchi 0x00f0e8bd │ │ │ │ - rsbseq r8, r6, r8, asr r9 │ │ │ │ - rsbseq r8, r6, r8, lsr #18 │ │ │ │ - @ instruction: 0x00769c98 │ │ │ │ + rsbseq r8, r6, r0, ror #18 │ │ │ │ + rsbseq r8, r6, r0, lsr r9 │ │ │ │ + rsbseq r9, r6, r0, lsr #25 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00b8f8cc │ │ │ │ addlt r4, r9, lr, lsr #24 │ │ │ │ strmi r4, [r3], lr, lsr #18 │ │ │ │ andcs r4, r4, ip, ror r4 │ │ │ │ @@ -108092,16 +108092,16 @@ │ │ │ │ ldrbtmi r9, [r8], #-2309 @ 0xfffff6fb │ │ │ │ stc2l 7, cr15, [sl, #620]! @ 0x26c │ │ │ │ strb r9, [r2, r5, lsl #22]! │ │ │ │ b 1dba09c │ │ │ │ addeq r2, r2, ip, ror r8 │ │ │ │ @ instruction: 0x000011b8 │ │ │ │ addeq r2, r2, r2, lsl #16 │ │ │ │ - rsbseq r8, r6, lr, asr #16 │ │ │ │ - ldrhteq r9, [r6], #-190 @ 0xffffff42 │ │ │ │ + rsbseq r8, r6, r6, asr r8 │ │ │ │ + rsbseq r9, r6, r6, asr #23 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ blhi 1b771c │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00a8f8cc │ │ │ │ umulllt r4, r9, r6, sp │ │ │ │ ldmmi r6, {r2, r9, sl, lr} │ │ │ │ @@ -108251,31 +108251,31 @@ │ │ │ │ @ instruction: 0xf79b4478 │ │ │ │ bls 1fb770 │ │ │ │ @ instruction: 0xf795e776 │ │ │ │ svclt 0x0000e938 │ │ │ │ ... │ │ │ │ umulleq r2, r2, r8, r7 @ │ │ │ │ @ instruction: 0x000011b8 │ │ │ │ - rsbseq r8, r6, r4, ror #13 │ │ │ │ - rsbseq r9, r6, r4, asr sl │ │ │ │ - rsbseq r8, r6, r8, asr #13 │ │ │ │ - rsbseq r9, r6, r8, lsr sl │ │ │ │ + rsbseq r8, r6, ip, ror #13 │ │ │ │ + rsbseq r9, r6, ip, asr sl │ │ │ │ + ldrsbteq r8, [r6], #-96 @ 0xffffffa0 │ │ │ │ + rsbseq r9, r6, r0, asr #20 │ │ │ │ addeq r2, r2, lr, lsr #12 │ │ │ │ - rsbseq r8, r6, sl, ror #12 │ │ │ │ - ldrsbteq r9, [r6], #-154 @ 0xffffff66 │ │ │ │ - rsbseq r8, r6, ip, asr #12 │ │ │ │ - ldrhteq r9, [r6], #-156 @ 0xffffff64 │ │ │ │ - rsbseq r8, r6, lr, lsr #12 │ │ │ │ - @ instruction: 0x0076999e │ │ │ │ - rsbseq r8, r6, r0, lsl r6 │ │ │ │ - rsbseq r9, r6, r0, lsl #19 │ │ │ │ - ldrshteq r8, [r6], #-82 @ 0xffffffae │ │ │ │ - rsbseq r9, r6, r2, ror #18 │ │ │ │ - ldrsbteq r8, [r6], #-84 @ 0xffffffac │ │ │ │ - rsbseq r9, r6, r4, asr #18 │ │ │ │ + rsbseq r8, r6, r2, ror r6 │ │ │ │ + rsbseq r9, r6, r2, ror #19 │ │ │ │ + rsbseq r8, r6, r4, asr r6 │ │ │ │ + rsbseq r9, r6, r4, asr #19 │ │ │ │ + rsbseq r8, r6, r6, lsr r6 │ │ │ │ + rsbseq r9, r6, r6, lsr #19 │ │ │ │ + rsbseq r8, r6, r8, lsl r6 │ │ │ │ + rsbseq r9, r6, r8, lsl #19 │ │ │ │ + ldrshteq r8, [r6], #-90 @ 0xffffffa6 │ │ │ │ + rsbseq r9, r6, sl, ror #18 │ │ │ │ + ldrsbteq r8, [r6], #-92 @ 0xffffffa4 │ │ │ │ + rsbseq r9, r6, ip, asr #18 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ bl febd3720 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r5, r8, ror #31 │ │ │ │ ldrmi r4, [r1], -ip, lsl #13 │ │ │ │ blls 2cdd98 >::_M_default_append(unsigned int)@@Base+0x4b1d4> │ │ │ │ @ instruction: 0xf8cd9301 │ │ │ │ @@ -108289,16 +108289,16 @@ │ │ │ │ andcc r4, ip, r8, ror r4 │ │ │ │ blx fe83a3c6 │ │ │ │ stmdbls r3, {r0, r2, fp, lr} │ │ │ │ @ instruction: 0xf79b4478 │ │ │ │ blls 17b6c8 │ │ │ │ andlt r4, r5, r8, lsl r6 │ │ │ │ svclt 0x0000bd00 │ │ │ │ - rsbseq r8, r6, ip, lsr #10 │ │ │ │ - @ instruction: 0x0076989c │ │ │ │ + rsbseq r8, r6, r4, lsr r5 │ │ │ │ + rsbseq r9, r6, r4, lsr #17 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ bl febd377c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r4, r8, ror #31 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ strls r9, [r1], #-3081 @ 0xfffff3f7 │ │ │ │ andgt pc, r0, sp, asr #17 │ │ │ │ @@ -108311,16 +108311,16 @@ │ │ │ │ andcc r4, ip, r8, ror r4 │ │ │ │ blx 1d3a41e │ │ │ │ stmdbls r3, {r0, r2, fp, lr} │ │ │ │ @ instruction: 0xf79b4478 │ │ │ │ blls 17b670 │ │ │ │ andlt r4, r4, r8, lsl r6 │ │ │ │ svclt 0x0000bd10 │ │ │ │ - ldrsbteq r8, [r6], #-68 @ 0xffffffbc │ │ │ │ - rsbseq r9, r6, r4, asr #16 │ │ │ │ + ldrsbteq r8, [r6], #-76 @ 0xffffffb4 │ │ │ │ + rsbseq r9, r6, ip, asr #16 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ bl febd37d4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r4, r8, ror #31 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ strls r9, [r1], #-3080 @ 0xfffff3f8 │ │ │ │ andgt pc, r0, sp, asr #17 │ │ │ │ @@ -108333,16 +108333,16 @@ │ │ │ │ andcc r4, ip, r8, ror r4 │ │ │ │ blx 123a476 │ │ │ │ stmdbls r3, {r0, r2, fp, lr} │ │ │ │ @ instruction: 0xf79b4478 │ │ │ │ blls 17b618 │ │ │ │ andlt r4, r4, r8, lsl r6 │ │ │ │ svclt 0x0000bd10 │ │ │ │ - rsbseq r8, r6, ip, ror r4 │ │ │ │ - rsbseq r9, r6, ip, ror #15 │ │ │ │ + rsbseq r8, r6, r4, lsl #9 │ │ │ │ + ldrshteq r9, [r6], #-116 @ 0xffffff8c │ │ │ │ mvnsmi lr, #737280 @ 0xb4000 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d0f8cc │ │ │ │ pkhtbmi r4, r8, pc, asr #24 @ │ │ │ │ ldrmi fp, [r5], -r5, lsl #1 │ │ │ │ @ instruction: 0x461e447c │ │ │ │ @@ -108435,27 +108435,27 @@ │ │ │ │ ldmdami r1, {r0, r1, r2, r5, r6, r8, r9, sl, sp, lr, pc} │ │ │ │ ldrbtmi r4, [r8], #-1609 @ 0xfffff9b7 │ │ │ │ @ instruction: 0xf79b300c │ │ │ │ stmdami pc, {r0, r1, r2, r4, r5, r6, r9, fp, ip, sp, lr, pc} @ │ │ │ │ mvnscc pc, pc, asr #32 │ │ │ │ @ instruction: 0xf79b4478 │ │ │ │ @ instruction: 0xe7effb31 │ │ │ │ - rsbseq r8, r6, r8, asr #9 │ │ │ │ - @ instruction: 0x0076839c │ │ │ │ - rsbseq r9, r6, ip, lsl #14 │ │ │ │ - rsbseq r8, r6, r4, asr r3 │ │ │ │ - rsbseq r9, r6, r4, asr #13 │ │ │ │ - rsbseq r8, r6, r8, lsr r3 │ │ │ │ - rsbseq r9, r6, r8, lsr #13 │ │ │ │ - rsbseq r8, r6, r6, lsl r3 │ │ │ │ - rsbseq r9, r6, r6, lsl #13 │ │ │ │ - ldrshteq r8, [r6], #-44 @ 0xffffffd4 │ │ │ │ - rsbseq r9, r6, sl, ror #12 │ │ │ │ - ldrsbteq r8, [r6], #-46 @ 0xffffffd2 │ │ │ │ - rsbseq r9, r6, ip, asr #12 │ │ │ │ + ldrsbteq r8, [r6], #-64 @ 0xffffffc0 │ │ │ │ + rsbseq r8, r6, r4, lsr #7 │ │ │ │ + rsbseq r9, r6, r4, lsl r7 │ │ │ │ + rsbseq r8, r6, ip, asr r3 │ │ │ │ + rsbseq r9, r6, ip, asr #13 │ │ │ │ + rsbseq r8, r6, r0, asr #6 │ │ │ │ + ldrhteq r9, [r6], #-96 @ 0xffffffa0 │ │ │ │ + rsbseq r8, r6, lr, lsl r3 │ │ │ │ + rsbseq r9, r6, lr, lsl #13 │ │ │ │ + rsbseq r8, r6, r4, lsl #6 │ │ │ │ + rsbseq r9, r6, r2, ror r6 │ │ │ │ + rsbseq r8, r6, r6, ror #5 │ │ │ │ + rsbseq r9, r6, r4, asr r6 │ │ │ │ mvnsmi lr, sp, lsr #18 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00b0f8cc │ │ │ │ bmi e0e050 │ │ │ │ blmi e0e260 │ │ │ │ addlt r4, lr, sl, ror r4 │ │ │ │ @@ -108509,19 +108509,19 @@ │ │ │ │ @ instruction: 0xf9e8f79b │ │ │ │ strtmi r4, [r1], -r9, lsl #16 │ │ │ │ @ instruction: 0xf79b4478 │ │ │ │ ldr pc, [r7, r3, lsr #21]! │ │ │ │ svc 0x002ef794 │ │ │ │ addeq r2, r2, r0, lsl r2 │ │ │ │ @ instruction: 0x000011b8 │ │ │ │ - rsbseq r8, r6, lr, asr #4 │ │ │ │ - ldrhteq r9, [r6], #-94 @ 0xffffffa2 │ │ │ │ + rsbseq r8, r6, r6, asr r2 │ │ │ │ + rsbseq r9, r6, r6, asr #11 │ │ │ │ addeq r2, r2, ip, asr #3 │ │ │ │ - rsbseq r8, r6, r0, asr #3 │ │ │ │ - rsbseq r9, r6, r0, lsr r5 │ │ │ │ + rsbseq r8, r6, r8, asr #3 │ │ │ │ + rsbseq r9, r6, r8, lsr r5 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl febd3af8 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ stmdbvs fp, {r3, r5, r6, r7, r8, r9, sl, fp} │ │ │ │ addlt r4, r2, r4, lsl #12 │ │ │ │ stmdacs r0, {r3, r4, r6, r7, fp, sp, lr} │ │ │ │ ldrmi sp, [r5], -lr, asr #26 │ │ │ │ @@ -108583,20 +108583,20 @@ │ │ │ │ ldrbtmi r4, [r8], #-2058 @ 0xfffff7f6 │ │ │ │ @ instruction: 0xf79b300c │ │ │ │ stmdami r9, {r0, r4, r6, r8, fp, ip, sp, lr, pc} │ │ │ │ ldrbtmi r9, [r8], #-2305 @ 0xfffff6ff │ │ │ │ blx 3ba868 │ │ │ │ ldrmi r9, [r8], -r1, lsl #22 │ │ │ │ ldcllt 0, cr11, [r0, #-8]! │ │ │ │ - rsbseq r8, r6, sl, ror #1 │ │ │ │ - rsbseq r9, r6, sl, asr r4 │ │ │ │ - ldrhteq r8, [r6], #-0 │ │ │ │ - rsbseq r9, r6, r0, lsr #8 │ │ │ │ - @ instruction: 0x00768092 │ │ │ │ - rsbseq r9, r6, r2, lsl #8 │ │ │ │ + ldrshteq r8, [r6], #-2 │ │ │ │ + rsbseq r9, r6, r2, ror #8 │ │ │ │ + ldrhteq r8, [r6], #-8 │ │ │ │ + rsbseq r9, r6, r8, lsr #8 │ │ │ │ + @ instruction: 0x0076809a │ │ │ │ + rsbseq r9, r6, sl, lsl #8 │ │ │ │ mvnsmi lr, #737280 @ 0xb4000 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d0f8cc │ │ │ │ ldrmi fp, [r5], -r5, lsl #1 │ │ │ │ ldrmi r4, [lr], -r4, lsr #20 │ │ │ │ tstcs r0, r4, lsr #22 │ │ │ │ @@ -108633,16 +108633,16 @@ │ │ │ │ mvnshi lr, #12386304 @ 0xbd0000 │ │ │ │ blcs a36c0 │ │ │ │ andcs sp, sl, #14976 @ 0x3a80 │ │ │ │ @ instruction: 0xf794e7e9 │ │ │ │ svclt 0x0000ee38 │ │ │ │ ldrdeq r1, [r2], r8 │ │ │ │ @ instruction: 0x000011b8 │ │ │ │ - rsbseq r8, r6, r2 │ │ │ │ - rsbseq r9, r6, r2, ror r3 │ │ │ │ + rsbseq r8, r6, sl │ │ │ │ + rsbseq r9, r6, sl, ror r3 │ │ │ │ addeq r1, r2, r4, ror pc │ │ │ │ mvnsmi lr, #737280 @ 0xb4000 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e0f8cc │ │ │ │ bmi bce33c │ │ │ │ @ instruction: 0x461e4619 │ │ │ │ @@ -108686,22 +108686,22 @@ │ │ │ │ teqpcc sl, r0, asr #4 @ p-variant is OBSOLETE │ │ │ │ andcc r4, ip, r8, ror r4 │ │ │ │ @ instruction: 0xf882f79b │ │ │ │ strtmi r4, [r1], -sl, lsl #16 │ │ │ │ @ instruction: 0xf79b4478 │ │ │ │ @ instruction: 0x4620f93d │ │ │ │ mvnshi lr, #12386304 @ 0xbd0000 │ │ │ │ - rsbseq r8, r6, r4, lsr r0 │ │ │ │ - rsbseq r7, r6, r2, asr #1 │ │ │ │ - rsbseq r7, r6, r6, asr #30 │ │ │ │ - ldrhteq r9, [r6], #-38 @ 0xffffffda │ │ │ │ - ldrsbteq r7, [r6], #-252 @ 0xffffff04 │ │ │ │ - rsbseq r0, r6, lr, ror #3 │ │ │ │ - ldrshteq r7, [r6], #-228 @ 0xffffff1c │ │ │ │ - rsbseq r9, r6, r4, ror #4 │ │ │ │ + rsbseq r8, r6, ip, lsr r0 │ │ │ │ + rsbseq r7, r6, sl, asr #1 │ │ │ │ + rsbseq r7, r6, lr, asr #30 │ │ │ │ + ldrhteq r9, [r6], #-46 @ 0xffffffd2 │ │ │ │ + rsbseq r7, r6, r4, ror #31 │ │ │ │ + ldrshteq r0, [r6], #-22 @ 0xffffffea │ │ │ │ + ldrshteq r7, [r6], #-236 @ 0xffffff14 │ │ │ │ + rsbseq r9, r6, ip, ror #4 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d0f8cc │ │ │ │ smlabbcs r3, r3, r0, fp │ │ │ │ stcls 14, cr1, [r2], #-124 @ 0xffffff84 │ │ │ │ ldrsbthi pc, [r4], #-141 @ 0xffffff73 @ │ │ │ │ @@ -108775,22 +108775,22 @@ │ │ │ │ stmdami ip, {r4, r5, r6, r7, r8, r9, sl, fp, pc} │ │ │ │ mvnscs pc, r0, asr #4 │ │ │ │ andcc r4, ip, r8, ror r4 │ │ │ │ @ instruction: 0xffcef79a │ │ │ │ strtmi r4, [r1], -r9, lsl #16 │ │ │ │ @ instruction: 0xf79b4478 │ │ │ │ ldr pc, [r8, r9, lsl #17]! │ │ │ │ - rsbseq r7, r6, r8, lsl lr │ │ │ │ - rsbseq r9, r6, r8, lsl #3 │ │ │ │ - rsbseq r7, r6, r6, asr #27 │ │ │ │ - rsbseq r9, r6, r6, lsr r1 │ │ │ │ - rsbseq r7, r6, ip, lsr #27 │ │ │ │ - rsbseq r9, r6, ip, lsl r1 │ │ │ │ - rsbseq r7, r6, ip, lsl #27 │ │ │ │ - ldrshteq r9, [r6], #-12 │ │ │ │ + rsbseq r7, r6, r0, lsr #28 │ │ │ │ + @ instruction: 0x00769190 │ │ │ │ + rsbseq r7, r6, lr, asr #27 │ │ │ │ + rsbseq r9, r6, lr, lsr r1 │ │ │ │ + ldrhteq r7, [r6], #-212 @ 0xffffff2c │ │ │ │ + rsbseq r9, r6, r4, lsr #2 │ │ │ │ + @ instruction: 0x00767d94 │ │ │ │ + rsbseq r9, r6, r4, lsl #2 │ │ │ │ mvnsmi lr, sp, lsr #18 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e0f8cc │ │ │ │ strcs fp, [r0], #-130 @ 0xffffff7e │ │ │ │ stmdbls r8, {r1, r2, r3, r4, r9, sl, fp, ip} │ │ │ │ ldcle 0, cr6, [sp, #-48] @ 0xffffffd0 │ │ │ │ @@ -108817,16 +108817,16 @@ │ │ │ │ @ instruction: 0xf79a300c │ │ │ │ stmdami r6, {r0, r1, r2, r3, r4, r5, r6, r8, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ ldrbtmi r9, [r8], #-2305 @ 0xfffff6ff │ │ │ │ @ instruction: 0xf83af79b │ │ │ │ ldrmi r9, [r8], -r1, lsl #22 │ │ │ │ pop {r1, ip, sp, pc} │ │ │ │ svclt 0x000081f0 │ │ │ │ - rsbseq r7, r6, lr, ror #25 │ │ │ │ - rsbseq r9, r6, lr, asr r0 │ │ │ │ + ldrshteq r7, [r6], #-198 @ 0xffffff3a │ │ │ │ + rsbseq r9, r6, r6, rrx │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl febd3fbc │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldmdavs r9, {r5, r6, r7, r8, r9, sl, fp} │ │ │ │ addlt r4, r3, lr, lsl r6 │ │ │ │ stmiavs fp, {r0, r1, r2, r9, sl, lr}^ │ │ │ │ vstmdble r9!, {d2-d1} │ │ │ │ @@ -108871,21 +108871,21 @@ │ │ │ │ ldcllt 0, cr11, [r0, #12]! │ │ │ │ @ instruction: 0x21b8480a │ │ │ │ andcc r4, ip, r8, ror r4 │ │ │ │ @ instruction: 0xff0ef79a │ │ │ │ strtmi r4, [r1], -r8, lsl #16 │ │ │ │ @ instruction: 0xf79a4478 │ │ │ │ strb pc, [r0, r9, asr #31] @ │ │ │ │ - rsbseq r7, r6, r8, lsl #25 │ │ │ │ - ldrshteq r8, [r6], #-248 @ 0xffffff08 │ │ │ │ - rsbseq r7, r6, r0, ror ip │ │ │ │ - rsbseq r8, r6, r0, ror #31 │ │ │ │ - rsbseq r7, r6, r4, asr #25 │ │ │ │ - rsbseq r7, r6, ip, lsl #24 │ │ │ │ - rsbseq r8, r6, ip, ror pc │ │ │ │ + @ instruction: 0x00767c90 │ │ │ │ + rsbseq r9, r6, r0 │ │ │ │ + rsbseq r7, r6, r8, ror ip │ │ │ │ + rsbseq r8, r6, r8, ror #31 │ │ │ │ + rsbseq r7, r6, ip, asr #25 │ │ │ │ + rsbseq r7, r6, r4, lsl ip │ │ │ │ + rsbseq r8, r6, r4, lsl #31 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl febd40a8 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ bmi 640e30 │ │ │ │ blmi 6690c8 │ │ │ │ ldrbtmi r4, [sl], #-1541 @ 0xfffff9fb │ │ │ │ strmi r4, [ip], -r8, lsl #12 │ │ │ │ @@ -108907,15 +108907,15 @@ │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ mrsle r0, LR_svc │ │ │ │ andlt r2, r5, r1 │ │ │ │ @ instruction: 0xf794bd30 │ │ │ │ svclt 0x0000ec14 │ │ │ │ addeq r1, r2, sl, asr fp │ │ │ │ @ instruction: 0x000011b8 │ │ │ │ - rsbseq r7, r6, sl, lsr #24 │ │ │ │ + rsbseq r7, r6, r2, lsr ip │ │ │ │ addeq r1, r2, r0, lsr #22 │ │ │ │ ldrbmi lr, [r0, sp, lsr #18]! │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d8f8cc │ │ │ │ addlt r6, r2, r6, lsl r9 │ │ │ │ ldmib sp, {r1, r4, r5, r6, r7, fp, sp, lr}^ │ │ │ │ @@ -108938,16 +108938,16 @@ │ │ │ │ ldrbtmi r4, [r8], #-1569 @ 0xfffff9df │ │ │ │ @ instruction: 0xff4cf79a │ │ │ │ andlt r4, r2, r0, lsr #12 │ │ │ │ @ instruction: 0x87f0e8bd │ │ │ │ strtmi r2, [r0], -r1, lsl #8 │ │ │ │ pop {r1, ip, sp, pc} │ │ │ │ svclt 0x000087f0 │ │ │ │ - rsbseq r7, r6, r2, lsl fp │ │ │ │ - rsbseq r8, r6, r2, lsl #29 │ │ │ │ + rsbseq r7, r6, sl, lsl fp │ │ │ │ + rsbseq r8, r6, sl, lsl #29 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl febd41a0 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ bmi ff3c0ea8 │ │ │ │ blmi ff3e91dc │ │ │ │ ldrbtmi r4, [sl], #-1542 @ 0xfffff9fa │ │ │ │ ldmdavs fp, {r0, r1, r4, r6, r7, fp, ip, lr} │ │ │ │ @@ -109151,67 +109151,67 @@ │ │ │ │ @ instruction: 0xf79a300c │ │ │ │ ldmdami r9!, {r0, r1, r5, r6, r7, sl, fp, ip, sp, lr, pc} │ │ │ │ ldrbtmi r4, [r8], #-1569 @ 0xfffff9df │ │ │ │ ldc2 7, cr15, [lr, #616] @ 0x268 │ │ │ │ svclt 0x0000e6b9 │ │ │ │ addeq r1, r2, r2, ror #20 │ │ │ │ @ instruction: 0x000011b8 │ │ │ │ - rsbseq r7, r6, lr, lsr fp │ │ │ │ + rsbseq r7, r6, r6, asr #22 │ │ │ │ @ instruction: 0xfffff1a1 │ │ │ │ @ instruction: 0xffffff3b │ │ │ │ @ instruction: 0xfffff58f │ │ │ │ @ instruction: 0xfffff5df │ │ │ │ - rsbseq r7, r6, sl, lsr #22 │ │ │ │ - rsbseq r7, r6, r0, ror #22 │ │ │ │ + rsbseq r7, r6, r2, lsr fp │ │ │ │ + rsbseq r7, r6, r8, ror #22 │ │ │ │ andeq r0, r0, sp, lsr #20 │ │ │ │ andeq r0, r0, fp, lsl #7 │ │ │ │ - rsbseq r7, r6, r0, asr #20 │ │ │ │ - ldrhteq r8, [r6], #-208 @ 0xffffff30 │ │ │ │ + rsbseq r7, r6, r8, asr #20 │ │ │ │ + ldrhteq r8, [r6], #-216 @ 0xffffff28 │ │ │ │ @ instruction: 0x008219be │ │ │ │ - rsbseq r7, r6, ip, lsl #20 │ │ │ │ - rsbseq r8, r6, ip, ror sp │ │ │ │ + rsbseq r7, r6, r4, lsl sl │ │ │ │ + rsbseq r8, r6, r4, lsl #27 │ │ │ │ @ instruction: 0xfffffe13 │ │ │ │ @ instruction: 0xfffffd15 │ │ │ │ - rsbseq r7, r6, lr, asr #19 │ │ │ │ - rsbseq r8, r6, lr, lsr sp │ │ │ │ - ldrhteq r7, [r6], #-148 @ 0xffffff6c │ │ │ │ - rsbseq r8, r6, r4, lsr #26 │ │ │ │ + ldrsbteq r7, [r6], #-150 @ 0xffffff6a │ │ │ │ + rsbseq r8, r6, r6, asr #26 │ │ │ │ + ldrhteq r7, [r6], #-156 @ 0xffffff64 │ │ │ │ + rsbseq r8, r6, ip, lsr #26 │ │ │ │ @ instruction: 0xfffffc3f │ │ │ │ andeq r0, r0, r1, lsr r4 │ │ │ │ - rsbseq r7, r6, r6, ror r9 │ │ │ │ - rsbseq r8, r6, r6, ror #25 │ │ │ │ - rsbseq r7, r6, ip, asr r9 │ │ │ │ - rsbseq r8, r6, ip, asr #25 │ │ │ │ + rsbseq r7, r6, lr, ror r9 │ │ │ │ + rsbseq r8, r6, lr, ror #25 │ │ │ │ + rsbseq r7, r6, r4, ror #18 │ │ │ │ + ldrsbteq r8, [r6], #-196 @ 0xffffff3c │ │ │ │ @ instruction: 0xfffffa7d │ │ │ │ - rsbseq r7, r6, r8, lsr #18 │ │ │ │ - @ instruction: 0x00768c98 │ │ │ │ + rsbseq r7, r6, r0, lsr r9 │ │ │ │ + rsbseq r8, r6, r0, lsr #25 │ │ │ │ @ instruction: 0xfffff967 │ │ │ │ - ldrshteq r7, [r6], #-140 @ 0xffffff74 │ │ │ │ - rsbseq r8, r6, ip, ror #24 │ │ │ │ - ldrsbteq r7, [r6], #-142 @ 0xffffff72 │ │ │ │ - rsbseq r8, r6, ip, asr #24 │ │ │ │ + rsbseq r7, r6, r4, lsl #18 │ │ │ │ + rsbseq r8, r6, r4, ror ip │ │ │ │ + rsbseq r7, r6, r6, ror #17 │ │ │ │ + rsbseq r8, r6, r4, asr ip │ │ │ │ @ instruction: 0xfffff859 │ │ │ │ - rsbseq r7, r6, r6, lsr #17 │ │ │ │ - rsbseq r8, r6, r6, lsl ip │ │ │ │ + rsbseq r7, r6, lr, lsr #17 │ │ │ │ + rsbseq r8, r6, lr, lsl ip │ │ │ │ @ instruction: 0xfffff5f5 │ │ │ │ - rsbseq r7, r6, sl, ror r8 │ │ │ │ - rsbseq r8, r6, sl, ror #23 │ │ │ │ + rsbseq r7, r6, r2, lsl #17 │ │ │ │ + ldrshteq r8, [r6], #-178 @ 0xffffff4e │ │ │ │ @ instruction: 0xfffff2f9 │ │ │ │ - rsbseq r7, r6, lr, asr #16 │ │ │ │ - ldrhteq r8, [r6], #-190 @ 0xffffff42 │ │ │ │ + rsbseq r7, r6, r6, asr r8 │ │ │ │ + rsbseq r8, r6, r6, asr #23 │ │ │ │ @ instruction: 0xffffee0d │ │ │ │ - rsbseq r7, r6, r2, lsr #16 │ │ │ │ - @ instruction: 0x00768b92 │ │ │ │ + rsbseq r7, r6, sl, lsr #16 │ │ │ │ + @ instruction: 0x00768b9a │ │ │ │ @ instruction: 0xffffed8d │ │ │ │ - ldrshteq r7, [r6], #-114 @ 0xffffff8e │ │ │ │ - rsbseq r8, r6, r2, ror #22 │ │ │ │ - ldrsbteq r7, [r6], #-132 @ 0xffffff7c │ │ │ │ - rsbseq r7, r6, sl, lsr r9 │ │ │ │ - ldrhteq r7, [r6], #-118 @ 0xffffff8a │ │ │ │ - rsbseq r8, r6, r6, lsr #22 │ │ │ │ + ldrshteq r7, [r6], #-122 @ 0xffffff86 │ │ │ │ + rsbseq r8, r6, sl, ror #22 │ │ │ │ + ldrsbteq r7, [r6], #-140 @ 0xffffff74 │ │ │ │ + rsbseq r7, r6, r2, asr #18 │ │ │ │ + ldrhteq r7, [r6], #-126 @ 0xffffff82 │ │ │ │ + rsbseq r8, r6, lr, lsr #22 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ bl febd45c0 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ssub8mi r0, r4, r0 │ │ │ │ @ instruction: 0xf7ffb082 │ │ │ │ stmdacs r1, {r0, r2, r5, r6, r7, r8, sl, fp, ip, sp, lr, pc} │ │ │ │ svclt 0x00084603 │ │ │ │ @@ -109222,16 +109222,16 @@ │ │ │ │ ldrbtmi r4, [r8], #-2054 @ 0xfffff7fa │ │ │ │ @ instruction: 0xf79a300c │ │ │ │ stmdami r5, {r0, r1, r4, r6, sl, fp, ip, sp, lr, pc} │ │ │ │ ldrbtmi r9, [r8], #-2305 @ 0xfffff6ff │ │ │ │ stc2 7, cr15, [lr, #-616] @ 0xfffffd98 │ │ │ │ ldrmi r9, [r8], -r1, lsl #22 │ │ │ │ ldclt 0, cr11, [r0, #-8] │ │ │ │ - @ instruction: 0x00767696 │ │ │ │ - rsbseq r8, r6, r6, lsl #20 │ │ │ │ + @ instruction: 0x0076769e │ │ │ │ + rsbseq r8, r6, lr, lsl #20 │ │ │ │ mvnsmi lr, #737280 @ 0xb4000 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00a0f8cc │ │ │ │ pkhbtmi fp, r8, r1, lsl #1 │ │ │ │ @ instruction: 0x46914938 │ │ │ │ @ instruction: 0x46064a38 │ │ │ │ @@ -109288,22 +109288,22 @@ │ │ │ │ @ instruction: 0xf79a300c │ │ │ │ stmdami ip, {r0, r4, r6, r7, r8, r9, fp, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf79a4478 │ │ │ │ strb pc, [r9, sp, lsl #25] @ │ │ │ │ ldmdb r8, {r2, r4, r7, r8, r9, sl, ip, sp, lr, pc} │ │ │ │ addeq r1, r2, ip, ror #11 │ │ │ │ @ instruction: 0x000011b8 │ │ │ │ - rsbseq r7, r6, ip, lsr r7 │ │ │ │ + rsbseq r7, r6, r4, asr #14 │ │ │ │ addeq r1, r2, ip, ror r5 │ │ │ │ - rsbseq r7, r6, sl, asr #11 │ │ │ │ - rsbseq r8, r6, sl, lsr r9 │ │ │ │ - ldrhteq r7, [r6], #-80 @ 0xffffffb0 │ │ │ │ - rsbseq r8, r6, r0, lsr #18 │ │ │ │ - @ instruction: 0x00767592 │ │ │ │ - rsbseq r7, r6, r0, lsr #14 │ │ │ │ + ldrsbteq r7, [r6], #-82 @ 0xffffffae │ │ │ │ + rsbseq r8, r6, r2, asr #18 │ │ │ │ + ldrhteq r7, [r6], #-88 @ 0xffffffa8 │ │ │ │ + rsbseq r8, r6, r8, lsr #18 │ │ │ │ + @ instruction: 0x0076759a │ │ │ │ + rsbseq r7, r6, r8, lsr #14 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x0088f8cc │ │ │ │ ldrmi pc, [r8], #2271 @ 0x8df │ │ │ │ @ instruction: 0xf8dfb095 │ │ │ │ @ instruction: 0x46071498 │ │ │ │ @@ -109428,15 +109428,15 @@ │ │ │ │ movwls r9, #2848 @ 0xb20 │ │ │ │ ldmdbls r0, {r1, r2, r5, r8, r9, fp, ip, pc} │ │ │ │ blls 9e2340 │ │ │ │ movwls r4, #21577 @ 0x5449 │ │ │ │ movwls r9, #6945 @ 0x1b21 │ │ │ │ bls 4c6338 │ │ │ │ @ instruction: 0xf8cd9304 │ │ │ │ - blls 85d7cc │ │ │ │ + blls 85d7cc │ │ │ │ vshr.s64 d15, d4, #34 │ │ │ │ stmdacs r1, {r2, r9, sl, lr} │ │ │ │ adcshi pc, sl, r0, asr #32 │ │ │ │ ldrdcc pc, [r0], -r8 │ │ │ │ blcs 8f030 │ │ │ │ sbchi pc, r1, r0 │ │ │ │ @ instruction: 0xf630f0a7 │ │ │ │ @@ -109597,45 +109597,45 @@ │ │ │ │ @ instruction: 0xf968f79a │ │ │ │ @ instruction: 0xf04f4823 │ │ │ │ ldrbtmi r3, [r8], #-511 @ 0xfffffe01 │ │ │ │ blx 93b838 │ │ │ │ svclt 0x0000e750 │ │ │ │ addeq r1, r2, ip, asr #9 │ │ │ │ @ instruction: 0x000011b8 │ │ │ │ - ldrhteq r7, [r6], #-82 @ 0xffffffae │ │ │ │ - rsbseq r5, r6, r6, ror sp │ │ │ │ + ldrhteq r7, [r6], #-90 @ 0xffffffa6 │ │ │ │ + rsbseq r5, r6, lr, ror sp │ │ │ │ + rsbseq r7, r6, r2, lsr r5 │ │ │ │ rsbseq r7, r6, sl, lsr #10 │ │ │ │ - rsbseq r7, r6, r2, lsr #10 │ │ │ │ - rsbseq r5, r6, lr, asr #26 │ │ │ │ - rsbseq r7, r6, r0, asr #8 │ │ │ │ - rsbseq r7, r6, r4, lsl r4 │ │ │ │ - rsbseq r7, r6, r0, asr #5 │ │ │ │ - rsbseq r8, r6, r0, lsr r6 │ │ │ │ - rsbseq r7, r6, r2, lsl r3 │ │ │ │ + rsbseq r5, r6, r6, asr sp │ │ │ │ + rsbseq r7, r6, r8, asr #8 │ │ │ │ + rsbseq r7, r6, ip, lsl r4 │ │ │ │ + rsbseq r7, r6, r8, asr #5 │ │ │ │ + rsbseq r8, r6, r8, lsr r6 │ │ │ │ + rsbseq r7, r6, sl, lsl r3 │ │ │ │ strdeq r1, [r2], sl │ │ │ │ - rsbseq r7, r6, ip, lsl r2 │ │ │ │ - rsbseq r8, r6, sl, lsl #11 │ │ │ │ - ldrsbteq fp, [ip], #-110 @ 0xffffff92 │ │ │ │ - @ instruction: 0x00765a90 │ │ │ │ - ldrhteq r7, [r6], #-26 @ 0xffffffe6 │ │ │ │ - rsbseq r8, r6, sl, lsr #10 │ │ │ │ - rsbseq r7, r6, lr, ror #2 │ │ │ │ - ldrsbteq r8, [r6], #-78 @ 0xffffffb2 │ │ │ │ - rsbseq r7, r6, r2, asr r1 │ │ │ │ - rsbseq r8, r6, r0, asr #9 │ │ │ │ - rsbseq r7, r6, r6, lsr r1 │ │ │ │ - rsbseq r8, r6, r6, lsr #9 │ │ │ │ - rsbseq r7, r6, r2, lsl r1 │ │ │ │ - rsbseq r8, r6, r0, lsl #9 │ │ │ │ - ldrshteq r7, [r6], #-8 │ │ │ │ - rsbseq r8, r6, r6, ror #8 │ │ │ │ - ldrsbteq r7, [r6], #-14 │ │ │ │ - rsbseq r8, r6, ip, asr #8 │ │ │ │ - rsbseq r7, r6, r0, asr #1 │ │ │ │ - rsbseq r8, r6, lr, lsr #8 │ │ │ │ + rsbseq r7, r6, r4, lsr #4 │ │ │ │ + @ instruction: 0x00768592 │ │ │ │ + rsbseq fp, ip, r6, ror #13 │ │ │ │ + @ instruction: 0x00765a98 │ │ │ │ + rsbseq r7, r6, r2, asr #3 │ │ │ │ + rsbseq r8, r6, r2, lsr r5 │ │ │ │ + rsbseq r7, r6, r6, ror r1 │ │ │ │ + rsbseq r8, r6, r6, ror #9 │ │ │ │ + rsbseq r7, r6, sl, asr r1 │ │ │ │ + rsbseq r8, r6, r8, asr #9 │ │ │ │ + rsbseq r7, r6, lr, lsr r1 │ │ │ │ + rsbseq r8, r6, lr, lsr #9 │ │ │ │ + rsbseq r7, r6, sl, lsl r1 │ │ │ │ + rsbseq r8, r6, r8, lsl #9 │ │ │ │ + rsbseq r7, r6, r0, lsl #2 │ │ │ │ + rsbseq r8, r6, lr, ror #8 │ │ │ │ + rsbseq r7, r6, r6, ror #1 │ │ │ │ + rsbseq r8, r6, r4, asr r4 │ │ │ │ + rsbseq r7, r6, r8, asr #1 │ │ │ │ + rsbseq r8, r6, r6, lsr r4 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x0070f8cc │ │ │ │ @ instruction: 0xb09b4ddf │ │ │ │ @ instruction: 0x469a4cdf │ │ │ │ movwcs r4, #5245 @ 0x147d │ │ │ │ @@ -109858,31 +109858,31 @@ │ │ │ │ ldrbtmi r3, [r8], #-511 @ 0xfffffe01 │ │ │ │ @ instruction: 0xf81cf79a │ │ │ │ mvnscc pc, #79 @ 0x4f │ │ │ │ @ instruction: 0xf793e6ed │ │ │ │ svclt 0x0000eca6 │ │ │ │ addeq r0, r2, r0, lsr #31 │ │ │ │ @ instruction: 0x000011b8 │ │ │ │ - rsbseq r7, r6, ip, asr r0 │ │ │ │ - ldrsbteq r6, [r6], #-226 @ 0xffffff1e │ │ │ │ - rsbseq r8, r6, r2, asr #4 │ │ │ │ + rsbseq r7, r6, r4, rrx │ │ │ │ + ldrsbteq r6, [r6], #-234 @ 0xffffff16 │ │ │ │ + rsbseq r8, r6, sl, asr #4 │ │ │ │ addeq r0, r2, lr, asr #28 │ │ │ │ - ldrshteq r6, [r6], #-210 @ 0xffffff2e │ │ │ │ - rsbseq r8, r6, r2, ror #2 │ │ │ │ - rsbseq r6, r6, r6, asr lr │ │ │ │ - rsbseq r6, r6, r6, ror sp │ │ │ │ - rsbseq r8, r6, r6, ror #1 │ │ │ │ - rsbseq r6, r6, ip, asr #26 │ │ │ │ - ldrhteq r8, [r6], #-12 │ │ │ │ - rsbseq r6, r6, r4, lsl #26 │ │ │ │ - rsbseq r8, r6, r4, ror r0 │ │ │ │ - rsbseq r6, r6, lr, asr #25 │ │ │ │ - rsbseq r8, r6, lr, lsr r0 │ │ │ │ - ldrhteq r6, [r6], #-196 @ 0xffffff3c │ │ │ │ - rsbseq r8, r6, r2, lsr #32 │ │ │ │ + ldrshteq r6, [r6], #-218 @ 0xffffff26 │ │ │ │ + rsbseq r8, r6, sl, ror #2 │ │ │ │ + rsbseq r6, r6, lr, asr lr │ │ │ │ + rsbseq r6, r6, lr, ror sp │ │ │ │ + rsbseq r8, r6, lr, ror #1 │ │ │ │ + rsbseq r6, r6, r4, asr sp │ │ │ │ + rsbseq r8, r6, r4, asr #1 │ │ │ │ + rsbseq r6, r6, ip, lsl #26 │ │ │ │ + rsbseq r8, r6, ip, ror r0 │ │ │ │ + ldrsbteq r6, [r6], #-198 @ 0xffffff3a │ │ │ │ + rsbseq r8, r6, r6, asr #32 │ │ │ │ + ldrhteq r6, [r6], #-204 @ 0xffffff34 │ │ │ │ + rsbseq r8, r6, sl, lsr #32 │ │ │ │ mvnsmi lr, #737280 @ 0xb4000 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00a0f8cc │ │ │ │ pkhbtmi fp, r8, r1, lsl #1 │ │ │ │ @ instruction: 0x4691493b │ │ │ │ @ instruction: 0x46064a3b │ │ │ │ @@ -109942,24 +109942,24 @@ │ │ │ │ @ instruction: 0xf799300c │ │ │ │ stmdami lr, {r0, r2, r4, r5, r7, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf7994478 │ │ │ │ @ instruction: 0xe7d7ff71 │ │ │ │ bl fffbbd84 │ │ │ │ addeq r0, r2, r0, asr #23 │ │ │ │ @ instruction: 0x000011b8 │ │ │ │ - rsbseq r6, r6, r0, lsl sp │ │ │ │ + rsbseq r6, r6, r8, lsl sp │ │ │ │ addeq r0, r2, ip, asr fp │ │ │ │ - rsbseq r6, r6, sl, lsr #23 │ │ │ │ - rsbseq r7, r6, sl, lsl pc │ │ │ │ - @ instruction: 0x00766b92 │ │ │ │ - rsbseq r7, r6, r2, lsl #30 │ │ │ │ - rsbseq r6, r6, r8, ror fp │ │ │ │ - rsbseq r7, r6, r8, ror #29 │ │ │ │ - rsbseq r6, r6, sl, asr fp │ │ │ │ - rsbseq r6, r6, r8, ror #25 │ │ │ │ + ldrhteq r6, [r6], #-178 @ 0xffffff4e │ │ │ │ + rsbseq r7, r6, r2, lsr #30 │ │ │ │ + @ instruction: 0x00766b9a │ │ │ │ + rsbseq r7, r6, sl, lsl #30 │ │ │ │ + rsbseq r6, r6, r0, lsl #23 │ │ │ │ + ldrshteq r7, [r6], #-224 @ 0xffffff20 │ │ │ │ + rsbseq r6, r6, r2, ror #22 │ │ │ │ + ldrshteq r6, [r6], #-192 @ 0xffffff40 │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl febd5170 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r3, r0, ror #31 │ │ │ │ stmiavs r8, {r1, r2, r9, sl, lr}^ │ │ │ │ ldrmi r4, [r7], -ip, lsl #12 │ │ │ │ @ instruction: 0xf9baf376 │ │ │ │ @@ -110018,25 +110018,25 @@ │ │ │ │ vadd.i8 d20, d0, d15 │ │ │ │ @ instruction: 0xf06f5104 │ │ │ │ ldrbtmi r0, [r8], #-1032 @ 0xfffffbf8 │ │ │ │ @ instruction: 0xf799300c │ │ │ │ stmdami ip, {r0, r1, r2, r4, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf7994478 │ │ │ │ sbfx pc, r3, #29, #21 │ │ │ │ - rsbseq r6, r6, lr, ror #23 │ │ │ │ - rsbseq r6, r6, ip, asr #21 │ │ │ │ - rsbseq r7, r6, ip, lsr lr │ │ │ │ - ldrhteq r6, [r6], #-164 @ 0xffffff5c │ │ │ │ - rsbseq r7, r6, r4, lsr #28 │ │ │ │ - rsbseq r6, r6, r4, ror #20 │ │ │ │ - ldrsbteq r7, [r6], #-212 @ 0xffffff2c │ │ │ │ - rsbseq r6, r6, ip, lsr sl │ │ │ │ - rsbseq r7, r6, ip, lsr #27 │ │ │ │ - rsbseq r6, r6, lr, lsl sl │ │ │ │ - ldrsbteq r6, [r6], #-184 @ 0xffffff48 │ │ │ │ + ldrshteq r6, [r6], #-182 @ 0xffffff4a │ │ │ │ + ldrsbteq r6, [r6], #-164 @ 0xffffff5c │ │ │ │ + rsbseq r7, r6, r4, asr #28 │ │ │ │ + ldrhteq r6, [r6], #-172 @ 0xffffff54 │ │ │ │ + rsbseq r7, r6, ip, lsr #28 │ │ │ │ + rsbseq r6, r6, ip, ror #20 │ │ │ │ + ldrsbteq r7, [r6], #-220 @ 0xffffff24 │ │ │ │ + rsbseq r6, r6, r4, asr #20 │ │ │ │ + ldrhteq r7, [r6], #-212 @ 0xffffff2c │ │ │ │ + rsbseq r6, r6, r6, lsr #20 │ │ │ │ + rsbseq r6, r6, r0, ror #23 │ │ │ │ andcs r6, r1, r2, lsl r9 │ │ │ │ @ instruction: 0xf8d29900 │ │ │ │ andsvs r2, sl, r4, ror #1 │ │ │ │ ldrbmi r6, [r0, -r8]! │ │ │ │ ldrbmi lr, [r0, sp, lsr #18]! │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ @@ -110492,21 +110492,21 @@ │ │ │ │ strbpl r6, [r7], #-2187 @ 0xfffff775 │ │ │ │ ldmibls r9, {r1, r3, r4, r7, r8, fp, ip, pc} │ │ │ │ svccc 0x00f19999 │ │ │ │ andeq r0, r0, r0 │ │ │ │ stccc 0, cr0, [r0] │ │ │ │ addeq r0, r2, sl, lsr #11 │ │ │ │ @ instruction: 0x000011b8 │ │ │ │ - rsbseq r6, r6, ip, ror #14 │ │ │ │ - rsbseq r7, r6, ip, ror #17 │ │ │ │ + rsbseq r6, r6, r4, ror r7 │ │ │ │ + ldrshteq r7, [r6], #-132 @ 0xffffff7c │ │ │ │ addeq r0, r2, r2, ror #9 │ │ │ │ - ldrshteq r6, [r6], #-96 @ 0xffffffa0 │ │ │ │ - rsbseq r7, r6, r0, ror r8 │ │ │ │ - rsbseq r6, r6, r6, lsl #10 │ │ │ │ - rsbseq r7, r6, r6, lsl #13 │ │ │ │ + ldrshteq r6, [r6], #-104 @ 0xffffff98 │ │ │ │ + rsbseq r7, r6, r8, ror r8 │ │ │ │ + rsbseq r6, r6, lr, lsl #10 │ │ │ │ + rsbseq r7, r6, lr, lsl #13 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00b8f8cc │ │ │ │ ldrmi fp, [r5], -r9, lsl #1 │ │ │ │ ldrmi r4, [pc], -pc, lsr #20 │ │ │ │ strmi r4, [r6], -pc, lsr #22 │ │ │ │ @@ -110554,16 +110554,16 @@ │ │ │ │ svchi 0x00f0e8bd │ │ │ │ blcs 870d4 │ │ │ │ andcs sp, r4, #-1073741766 @ 0xc000003a │ │ │ │ @ instruction: 0xf792e7e9 │ │ │ │ svclt 0x0000ef34 │ │ │ │ strdeq r0, [r2], ip │ │ │ │ @ instruction: 0x000011b8 │ │ │ │ - rsbseq r6, r6, sl, ror #7 │ │ │ │ - rsbseq r7, r6, sl, ror #10 │ │ │ │ + ldrshteq r6, [r6], #-50 @ 0xffffffce │ │ │ │ + rsbseq r7, r6, r2, ror r5 │ │ │ │ addeq r0, r2, ip, ror #2 │ │ │ │ mvnsmi lr, sp, lsr #18 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00c0f8cc │ │ │ │ ldrmi r6, [r0], ip, lsl #18 │ │ │ │ addlt r4, sl, r7, asr #21 │ │ │ │ @@ -110765,32 +110765,32 @@ │ │ │ │ @ instruction: 0xf792e684 │ │ │ │ svclt 0x0000ed94 │ │ │ │ addge r9, r7, #46, 30 @ 0xb8 │ │ │ │ ldrbtpl r4, [sp], #-686 @ 0xfffffd52 │ │ │ │ addeq r0, r2, r4, lsl r1 │ │ │ │ @ instruction: 0x000011b8 │ │ │ │ addeq r0, r2, lr, ror #1 │ │ │ │ - rsbseq r6, r6, lr, lsl #6 │ │ │ │ - rsbseq r7, r6, lr, lsl #9 │ │ │ │ - rsbseq r6, r6, ip, lsr #5 │ │ │ │ - rsbseq r7, r6, ip, lsr #8 │ │ │ │ - @ instruction: 0x00766290 │ │ │ │ - rsbseq r7, r6, r0, lsl r4 │ │ │ │ - rsbseq r6, r6, r2, ror #4 │ │ │ │ - rsbseq r7, r6, r2, ror #7 │ │ │ │ - rsbseq r6, r6, r4, ror #3 │ │ │ │ - rsbseq r7, r6, r4, ror #6 │ │ │ │ - rsbseq r6, r6, r6, asr #3 │ │ │ │ - rsbseq r7, r6, r6, asr #6 │ │ │ │ - @ instruction: 0x0076619a │ │ │ │ - rsbseq r7, r6, sl, lsl r3 │ │ │ │ - rsbseq r6, r6, r0, ror #2 │ │ │ │ - rsbseq r7, r6, r0, ror #5 │ │ │ │ - rsbseq r6, r6, r4, lsr #2 │ │ │ │ - rsbseq r7, r6, r4, lsr #5 │ │ │ │ + rsbseq r6, r6, r6, lsl r3 │ │ │ │ + @ instruction: 0x00767496 │ │ │ │ + ldrhteq r6, [r6], #-36 @ 0xffffffdc │ │ │ │ + rsbseq r7, r6, r4, lsr r4 │ │ │ │ + @ instruction: 0x00766298 │ │ │ │ + rsbseq r7, r6, r8, lsl r4 │ │ │ │ + rsbseq r6, r6, sl, ror #4 │ │ │ │ + rsbseq r7, r6, sl, ror #7 │ │ │ │ + rsbseq r6, r6, ip, ror #3 │ │ │ │ + rsbseq r7, r6, ip, ror #6 │ │ │ │ + rsbseq r6, r6, lr, asr #3 │ │ │ │ + rsbseq r7, r6, lr, asr #6 │ │ │ │ + rsbseq r6, r6, r2, lsr #3 │ │ │ │ + rsbseq r7, r6, r2, lsr #6 │ │ │ │ + rsbseq r6, r6, r8, ror #2 │ │ │ │ + rsbseq r7, r6, r8, ror #5 │ │ │ │ + rsbseq r6, r6, ip, lsr #2 │ │ │ │ + rsbseq r7, r6, ip, lsr #5 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00a0f8cc │ │ │ │ strmi fp, [r5], -pc, lsl #1 │ │ │ │ andls r4, r9, #8, 12 @ 0x800000 │ │ │ │ movwls r4, #27247 @ 0x6a6f │ │ │ │ @@ -110903,23 +110903,23 @@ │ │ │ │ stmdami lr, {r0, r1, r4, r5, r8, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ ldrbtmi r9, [r8], #-2309 @ 0xfffff6fb │ │ │ │ @ instruction: 0xffeef798 │ │ │ │ ldr r9, [pc, r5, lsl #22]! │ │ │ │ ldcl 7, cr15, [r8], #-584 @ 0xfffffdb8 │ │ │ │ addeq pc, r1, sl, lsl #27 │ │ │ │ @ instruction: 0x000011b8 │ │ │ │ - rsbseq r5, r6, r4, asr #29 │ │ │ │ - rsbseq r7, r6, r4, asr #32 │ │ │ │ + rsbseq r5, r6, ip, asr #29 │ │ │ │ + rsbseq r7, r6, ip, asr #32 │ │ │ │ addeq pc, r1, r0, asr ip @ │ │ │ │ - rsbseq r5, r6, r2, lsl #29 │ │ │ │ - rsbseq r7, r6, r2 │ │ │ │ - rsbseq r5, r6, r4, ror #28 │ │ │ │ - rsbseq r6, r6, r4, ror #31 │ │ │ │ - rsbseq r5, r6, r6, asr #28 │ │ │ │ - rsbseq r6, r6, r6, asr #31 │ │ │ │ + rsbseq r5, r6, sl, lsl #29 │ │ │ │ + rsbseq r7, r6, sl │ │ │ │ + rsbseq r5, r6, ip, ror #28 │ │ │ │ + rsbseq r6, r6, ip, ror #31 │ │ │ │ + rsbseq r5, r6, lr, asr #28 │ │ │ │ + rsbseq r6, r6, lr, asr #31 │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl febd6074 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldrdlt r0, [r7], r0 @ │ │ │ │ @ instruction: 0x4607461c │ │ │ │ ldrmi r4, [r5], -lr, lsl #12 │ │ │ │ @ instruction: 0xf7eef09d │ │ │ │ @@ -110937,16 +110937,16 @@ │ │ │ │ ldrbtmi r4, [r8], #-2054 @ 0xfffff7fa │ │ │ │ @ instruction: 0xf798300c │ │ │ │ stmdami r5, {r0, r1, r3, r5, r6, r7, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ ldrbtmi r9, [r8], #-2309 @ 0xfffff6fb │ │ │ │ @ instruction: 0xffa6f798 │ │ │ │ ldrmi r9, [r8], -r5, lsl #22 │ │ │ │ ldcllt 0, cr11, [r0, #28]! │ │ │ │ - ldrhteq r5, [r6], #-214 @ 0xffffff2a │ │ │ │ - rsbseq r6, r6, r6, lsr pc │ │ │ │ + ldrhteq r5, [r6], #-222 @ 0xffffff22 │ │ │ │ + rsbseq r6, r6, lr, lsr pc │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl febd60e0 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldrdlt r0, [r7], r0 @ │ │ │ │ @ instruction: 0x4607461c │ │ │ │ ldrmi r4, [r5], -lr, lsl #12 │ │ │ │ @ instruction: 0xf7b8f09d │ │ │ │ @@ -110965,16 +110965,16 @@ │ │ │ │ ldrbtmi r4, [r8], #-2054 @ 0xfffff7fa │ │ │ │ @ instruction: 0xf798300c │ │ │ │ stmdami r5, {r0, r1, r4, r5, r7, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ ldrbtmi r9, [r8], #-2309 @ 0xfffff6fb │ │ │ │ @ instruction: 0xff6ef798 │ │ │ │ ldrmi r9, [r8], -r5, lsl #22 │ │ │ │ ldcllt 0, cr11, [r0, #28]! │ │ │ │ - rsbseq r5, r6, r6, asr #26 │ │ │ │ - rsbseq r6, r6, r6, asr #29 │ │ │ │ + rsbseq r5, r6, lr, asr #26 │ │ │ │ + rsbseq r6, r6, lr, asr #29 │ │ │ │ mvnsmi lr, sp, lsr #18 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e0f8cc │ │ │ │ strcs fp, [r0], #-130 @ 0xffffff7e │ │ │ │ mcrls 14, 0, r1, cr8, cr15, {0} │ │ │ │ stcle 0, cr6, [pc, #-208] @ 7ee94 │ │ │ │ @@ -110994,16 +110994,16 @@ │ │ │ │ @ instruction: 0xf798300c │ │ │ │ stmdami r6, {r0, r1, r3, r4, r5, r6, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ ldrbtmi r9, [r8], #-2305 @ 0xfffff6ff │ │ │ │ @ instruction: 0xff36f798 │ │ │ │ ldrmi r9, [r0], -r1, lsl #20 │ │ │ │ pop {r1, ip, sp, pc} │ │ │ │ svclt 0x000081f0 │ │ │ │ - ldrsbteq r5, [r6], #-198 @ 0xffffff3a │ │ │ │ - rsbseq r6, r6, r6, asr lr │ │ │ │ + ldrsbteq r5, [r6], #-206 @ 0xffffff32 │ │ │ │ + rsbseq r6, r6, lr, asr lr │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ blhi 1ba47c │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x0090f8cc │ │ │ │ bmi ff690828 │ │ │ │ blmi ff690a3c │ │ │ │ @@ -111219,28 +111219,28 @@ │ │ │ │ ldmdami r4, {r0, r1, r3, r4, r5, r7, sl, fp, ip, sp, lr, pc} │ │ │ │ ldrbtmi r4, [r8], #-1585 @ 0xfffff9cf │ │ │ │ ldc2l 7, cr15, [r6, #-608]! @ 0xfffffda0 │ │ │ │ svclt 0x0000e7d4 │ │ │ │ ... │ │ │ │ addeq pc, r1, r8, lsr sl @ │ │ │ │ @ instruction: 0x000011b8 │ │ │ │ - ldrsbteq r5, [r6], #-196 @ 0xffffff3c │ │ │ │ - rsbseq r5, r6, r2, ror fp │ │ │ │ - ldrshteq r5, [r6], #-174 @ 0xffffff52 │ │ │ │ - ldrshteq r5, [r6], #-146 @ 0xffffff6e │ │ │ │ - rsbseq r6, r6, r2, ror fp │ │ │ │ + ldrsbteq r5, [r6], #-204 @ 0xffffff34 │ │ │ │ + rsbseq r5, r6, sl, ror fp │ │ │ │ + rsbseq r5, r6, r6, lsl #22 │ │ │ │ ldrshteq r5, [r6], #-154 @ 0xffffff66 │ │ │ │ - rsbseq r5, r6, r0, lsr #20 │ │ │ │ - rsbseq r5, r6, sl, lsr #19 │ │ │ │ - rsbseq r6, r6, sl, lsr #22 │ │ │ │ + rsbseq r6, r6, sl, ror fp │ │ │ │ + rsbseq r5, r6, r2, lsl #20 │ │ │ │ + rsbseq r5, r6, r8, lsr #20 │ │ │ │ + ldrhteq r5, [r6], #-146 @ 0xffffff6e │ │ │ │ + rsbseq r6, r6, r2, lsr fp │ │ │ │ addeq pc, r1, r8, lsr r7 @ │ │ │ │ - rsbseq r5, r6, r0, ror r9 │ │ │ │ - ldrshteq r6, [r6], #-160 @ 0xffffff60 │ │ │ │ - rsbseq r5, r6, r6, asr r9 │ │ │ │ - ldrsbteq r6, [r6], #-166 @ 0xffffff5a │ │ │ │ + rsbseq r5, r6, r8, ror r9 │ │ │ │ + ldrshteq r6, [r6], #-168 @ 0xffffff58 │ │ │ │ + rsbseq r5, r6, lr, asr r9 │ │ │ │ + ldrsbteq r6, [r6], #-174 @ 0xffffff52 │ │ │ │ @ instruction: 0xf07e9802 │ │ │ │ stmdacs r0, {r0, r1, r2, r5, r6, r8, r9, ip, sp, lr, pc} │ │ │ │ stmdals r3, {r0, r1, r3, r5, r6, ip, lr, pc} │ │ │ │ vqadd.u32 , q1, q15 │ │ │ │ @ instruction: 0xf47f2800 │ │ │ │ stmdbls r3, {r3, r4, r6, r8, r9, sl, fp, sp, pc} │ │ │ │ strmi r9, [r8], -r9, lsl #20 │ │ │ │ @@ -111419,39 +111419,39 @@ │ │ │ │ ldrbtmi r4, [r8], #-1577 @ 0xfffff9d7 │ │ │ │ blx ffa3d4aa │ │ │ │ @ instruction: 0xf792e644 │ │ │ │ svclt 0x0000e872 │ │ │ │ andhi pc, r0, pc, lsr #7 │ │ │ │ addge r9, r7, #46, 30 @ 0xb8 │ │ │ │ ldrbtpl r4, [sp], #-686 @ 0xfffffd52 │ │ │ │ - rsbseq sl, r8, sl, lsl sl │ │ │ │ - @ instruction: 0x00765894 │ │ │ │ - rsbseq r6, r6, r4, lsl sl │ │ │ │ - rsbseq r5, r6, ip, ror r8 │ │ │ │ - ldrshteq r6, [r6], #-154 @ 0xffffff66 │ │ │ │ - rsbseq r5, r6, r4, asr #16 │ │ │ │ - rsbseq r6, r6, r4, asr #19 │ │ │ │ - rsbseq r5, r6, sl, lsr #16 │ │ │ │ - rsbseq r6, r6, sl, lsr #19 │ │ │ │ - rsbseq r5, r6, sl, ror #14 │ │ │ │ - rsbseq r6, r6, sl, ror #17 │ │ │ │ - rsbseq r5, r6, r2, asr r7 │ │ │ │ - ldrsbteq r6, [r6], #-128 @ 0xffffff80 │ │ │ │ - rsbseq r5, r6, r8, lsr r7 │ │ │ │ - ldrhteq r6, [r6], #-134 @ 0xffffff7a │ │ │ │ - rsbseq r5, r6, r8, lsl #14 │ │ │ │ - rsbseq r6, r6, r8, lsl #17 │ │ │ │ - ldrhteq r5, [r6], #-98 @ 0xffffff9e │ │ │ │ - rsbseq r6, r6, r2, lsr r8 │ │ │ │ - @ instruction: 0x00765694 │ │ │ │ - rsbseq r6, r6, r2, lsl r8 │ │ │ │ - rsbseq r5, r6, sl, ror r6 │ │ │ │ - ldrshteq r6, [r6], #-120 @ 0xffffff88 │ │ │ │ - rsbseq r5, r6, r6, lsr r6 │ │ │ │ - ldrhteq r6, [r6], #-118 @ 0xffffff8a │ │ │ │ + rsbseq sl, r8, r2, lsr #20 │ │ │ │ + @ instruction: 0x0076589c │ │ │ │ + rsbseq r6, r6, ip, lsl sl │ │ │ │ + rsbseq r5, r6, r4, lsl #17 │ │ │ │ + rsbseq r6, r6, r2, lsl #20 │ │ │ │ + rsbseq r5, r6, ip, asr #16 │ │ │ │ + rsbseq r6, r6, ip, asr #19 │ │ │ │ + rsbseq r5, r6, r2, lsr r8 │ │ │ │ + ldrhteq r6, [r6], #-146 @ 0xffffff6e │ │ │ │ + rsbseq r5, r6, r2, ror r7 │ │ │ │ + ldrshteq r6, [r6], #-130 @ 0xffffff7e │ │ │ │ + rsbseq r5, r6, sl, asr r7 │ │ │ │ + ldrsbteq r6, [r6], #-136 @ 0xffffff78 │ │ │ │ + rsbseq r5, r6, r0, asr #14 │ │ │ │ + ldrhteq r6, [r6], #-142 @ 0xffffff72 │ │ │ │ + rsbseq r5, r6, r0, lsl r7 │ │ │ │ + @ instruction: 0x00766890 │ │ │ │ + ldrhteq r5, [r6], #-106 @ 0xffffff96 │ │ │ │ + rsbseq r6, r6, sl, lsr r8 │ │ │ │ + @ instruction: 0x0076569c │ │ │ │ + rsbseq r6, r6, sl, lsl r8 │ │ │ │ + rsbseq r5, r6, r2, lsl #13 │ │ │ │ + rsbseq r6, r6, r0, lsl #16 │ │ │ │ + rsbseq r5, r6, lr, lsr r6 │ │ │ │ + ldrhteq r6, [r6], #-126 @ 0xffffff82 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00a0f8cc │ │ │ │ ldrmi fp, [r5], -pc, lsl #1 │ │ │ │ strmi r4, [r6], -ip, ror #20 │ │ │ │ blls 6d0f0c │ │ │ │ @@ -111561,22 +111561,22 @@ │ │ │ │ str pc, [r9, sp, asr #21]! │ │ │ │ movwcs r9, #31240 @ 0x7a08 │ │ │ │ @ instruction: 0xe7386013 │ │ │ │ svc 0x0054f791 │ │ │ │ addeq pc, r1, r4, lsr r3 @ │ │ │ │ @ instruction: 0x000011b8 │ │ │ │ addeq pc, r1, r2, lsl r3 @ │ │ │ │ - rsbseq r5, r6, lr, lsr #9 │ │ │ │ - rsbseq r6, r6, lr, lsr #12 │ │ │ │ - @ instruction: 0x00765496 │ │ │ │ - rsbseq r6, r6, r6, lsl r6 │ │ │ │ - rsbseq r5, r6, r0, lsr #8 │ │ │ │ - rsbseq r6, r6, r0, lsr #11 │ │ │ │ - rsbseq r5, r6, r4, lsl #8 │ │ │ │ - rsbseq r6, r6, r4, lsl #11 │ │ │ │ + ldrhteq r5, [r6], #-70 @ 0xffffffba │ │ │ │ + rsbseq r6, r6, r6, lsr r6 │ │ │ │ + @ instruction: 0x0076549e │ │ │ │ + rsbseq r6, r6, lr, lsl r6 │ │ │ │ + rsbseq r5, r6, r8, lsr #8 │ │ │ │ + rsbseq r6, r6, r8, lsr #11 │ │ │ │ + rsbseq r5, r6, ip, lsl #8 │ │ │ │ + rsbseq r6, r6, ip, lsl #11 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x0088f8cc │ │ │ │ addslt r4, r5, r8, asr #21 │ │ │ │ ldrbtmi r4, [sl], #-3016 @ 0xfffff438 │ │ │ │ ldmpl r3, {r2, r8, ip, pc}^ │ │ │ │ @@ -111776,21 +111776,21 @@ │ │ │ │ ldrbtmi r3, [r8], #-511 @ 0xfffffe01 │ │ │ │ @ instruction: 0xf91cf798 │ │ │ │ rscscc pc, pc, pc, asr #32 │ │ │ │ @ instruction: 0xf791e767 │ │ │ │ svclt 0x0000eda6 │ │ │ │ addeq pc, r1, r6, asr #2 │ │ │ │ @ instruction: 0x000011b8 │ │ │ │ - ldrsbteq r5, [r6], #-54 @ 0xffffffca │ │ │ │ + ldrsbteq r5, [r6], #-62 @ 0xffffffc2 │ │ │ │ ldrdeq r0, [r0], -r9 │ │ │ │ - ldrhteq r5, [r6], #-36 @ 0xffffffdc │ │ │ │ + ldrhteq r5, [r6], #-44 @ 0xffffffd4 │ │ │ │ addeq lr, r1, sl, asr pc │ │ │ │ andeq r0, r0, r9, ror #9 │ │ │ │ - rsbseq r5, r6, r4, lsr #1 │ │ │ │ - rsbseq r6, r6, r2, lsr #4 │ │ │ │ + rsbseq r5, r6, ip, lsr #1 │ │ │ │ + rsbseq r6, r6, sl, lsr #4 │ │ │ │ mvnsmi lr, #737280 @ 0xb4000 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00c0f8cc │ │ │ │ bmi ffd1147c │ │ │ │ strdlt r4, [r9], r2 │ │ │ │ @ instruction: 0x4605447a │ │ │ │ @@ -112237,18 +112237,18 @@ │ │ │ │ @ instruction: 0xf7974478 │ │ │ │ blls 23f91c │ │ │ │ @ instruction: 0xf791e775 │ │ │ │ svclt 0x0000ea0e │ │ │ │ addeq lr, r1, ip, lsr #16 │ │ │ │ @ instruction: 0x000011b8 │ │ │ │ addeq lr, r1, lr, lsl #16 │ │ │ │ - rsbseq r4, r6, r0, asr #19 │ │ │ │ - rsbseq r5, r6, r0, asr #22 │ │ │ │ - rsbseq r4, r6, r0, ror r9 │ │ │ │ - ldrshteq r5, [r6], #-160 @ 0xffffff60 │ │ │ │ + rsbseq r4, r6, r8, asr #19 │ │ │ │ + rsbseq r5, r6, r8, asr #22 │ │ │ │ + rsbseq r4, r6, r8, ror r9 │ │ │ │ + ldrshteq r5, [r6], #-168 @ 0xffffff58 │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl febd753c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldmdbvs r4, {r5, r6, r7, r8, r9, sl, fp} │ │ │ │ strmi fp, [r6], -r3, lsl #1 │ │ │ │ stmdavs r0!, {r0, r1, r2, r3, r4, r9, sl, lr} │ │ │ │ vqadd.u64 , q5, │ │ │ │ @@ -112314,22 +112314,22 @@ │ │ │ │ vqadd.u8 , q1, │ │ │ │ bmi 36e884 >::_M_default_append(unsigned int)@@Base+0xebcc0> │ │ │ │ @ instruction: 0xe7d3447a │ │ │ │ ldrtmi r4, [r9], -sl, lsl #20 │ │ │ │ ldrbtmi r4, [sl], #-1584 @ 0xfffff9d0 │ │ │ │ @ instruction: 0xf180f0a5 │ │ │ │ svclt 0x0000e79f │ │ │ │ - ldrsbteq r0, [r6], #-200 @ 0xffffff38 │ │ │ │ - rsbseq r4, r6, r2, lsl #19 │ │ │ │ - rsbseq r4, r6, lr, lsr #17 │ │ │ │ - rsbseq r5, r6, r4, lsr sl │ │ │ │ - rsbseq r4, r6, lr, lsl r9 │ │ │ │ - ldrsbteq r4, [r6], #-130 @ 0xffffff7e │ │ │ │ - ldrsbteq r4, [r6], #-128 @ 0xffffff80 │ │ │ │ - rsbseq r4, r6, lr, asr #17 │ │ │ │ + rsbseq r0, r6, r0, ror #25 │ │ │ │ + rsbseq r4, r6, sl, lsl #19 │ │ │ │ + ldrhteq r4, [r6], #-134 @ 0xffffff7a │ │ │ │ + rsbseq r5, r6, ip, lsr sl │ │ │ │ + rsbseq r4, r6, r6, lsr #18 │ │ │ │ + ldrsbteq r4, [r6], #-138 @ 0xffffff76 │ │ │ │ + ldrsbteq r4, [r6], #-136 @ 0xffffff78 │ │ │ │ + ldrsbteq r4, [r6], #-134 @ 0xffffff7a │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r8 │ │ │ │ bl febd7680 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldmdbvs r1, {r3, r4, r5, r6, r7, r8, r9, sl, fp} │ │ │ │ @ instruction: 0xf8d19802 │ │ │ │ addmi r2, r2, #228 @ 0xe4 │ │ │ │ movwcs fp, #4040 @ 0xfc8 │ │ │ │ @@ -112380,15 +112380,15 @@ │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ mrsle r0, LR_svc │ │ │ │ andlt r2, r5, r1 │ │ │ │ @ instruction: 0xf791bd30 │ │ │ │ svclt 0x0000e8ee │ │ │ │ addeq lr, r1, r6, asr #10 │ │ │ │ @ instruction: 0x000011b8 │ │ │ │ - ldrhteq r4, [r6], #-126 @ 0xffffff82 │ │ │ │ + rsbseq r4, r6, r6, asr #15 │ │ │ │ ldrdeq lr, [r1], r4 │ │ │ │ mvnsmi lr, sp, lsr #18 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e0f8cc │ │ │ │ strmi fp, [r6], -r2, lsl #1 │ │ │ │ @ instruction: 0x461f4615 │ │ │ │ @@ -112438,20 +112438,20 @@ │ │ │ │ teqppl r8, r1, asr #4 @ p-variant is OBSOLETE │ │ │ │ ldrbtmi r4, [r8], #-2057 @ 0xfffff7f7 │ │ │ │ @ instruction: 0xf797300c │ │ │ │ stmdami r8, {r0, r2, r3, r5, r8, r9, fp, ip, sp, lr, pc} │ │ │ │ ldrbtmi r9, [r8], #-2305 @ 0xfffff6ff │ │ │ │ blx ffabe4a2 │ │ │ │ strb r9, [r8, r1, lsl #22] │ │ │ │ - rsbseq r4, r6, r2, lsl #13 │ │ │ │ - rsbseq r5, r6, r2, lsl #16 │ │ │ │ - rsbseq r4, r6, lr, asr r6 │ │ │ │ - ldrsbteq r5, [r6], #-126 @ 0xffffff82 │ │ │ │ - rsbseq r4, r6, sl, lsr r6 │ │ │ │ - ldrhteq r5, [r6], #-122 @ 0xffffff86 │ │ │ │ + rsbseq r4, r6, sl, lsl #13 │ │ │ │ + rsbseq r5, r6, sl, lsl #16 │ │ │ │ + rsbseq r4, r6, r6, ror #12 │ │ │ │ + rsbseq r5, r6, r6, ror #15 │ │ │ │ + rsbseq r4, r6, r2, asr #12 │ │ │ │ + rsbseq r5, r6, r2, asr #15 │ │ │ │ mvnsmi lr, sp, lsr #18 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e0f8cc │ │ │ │ strmi fp, [r7], -r2, lsl #1 │ │ │ │ stmdbvs sp, {r3, r4, r9, sl, lr} │ │ │ │ ldrmi r4, [r6], -ip, lsl #12 │ │ │ │ @@ -112493,18 +112493,18 @@ │ │ │ │ ldrbtmi r7, [r8], #-471 @ 0xfffffe29 │ │ │ │ @ instruction: 0xf797300c │ │ │ │ stmdami r7, {r0, r6, r7, r9, fp, ip, sp, lr, pc} │ │ │ │ ldrbtmi r4, [r8], #-1569 @ 0xfffff9df │ │ │ │ blx 1fbe57a │ │ │ │ andlt r4, r2, r0, lsr #12 │ │ │ │ ldrhhi lr, [r0, #141]! @ 0x8d │ │ │ │ - rsbseq r4, r6, r2, lsl #11 │ │ │ │ - rsbseq r5, r6, r2, lsl #14 │ │ │ │ - rsbseq r4, r6, r2, ror #10 │ │ │ │ - rsbseq r5, r6, r2, ror #13 │ │ │ │ + rsbseq r4, r6, sl, lsl #11 │ │ │ │ + rsbseq r5, r6, sl, lsl #14 │ │ │ │ + rsbseq r4, r6, sl, ror #10 │ │ │ │ + rsbseq r5, r6, sl, ror #13 │ │ │ │ mvnsmi lr, sp, lsr #18 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e0f8cc │ │ │ │ strmi fp, [r7], -r2, lsl #1 │ │ │ │ stmdbvs sp, {r3, r4, r9, sl, lr} │ │ │ │ ldrmi r4, [r6], -ip, lsl #12 │ │ │ │ @@ -112546,18 +112546,18 @@ │ │ │ │ ldrbtmi r1, [r8], #-463 @ 0xfffffe31 │ │ │ │ @ instruction: 0xf797300c │ │ │ │ stmdami r7, {r0, r1, r2, r4, r6, r9, fp, ip, sp, lr, pc} │ │ │ │ ldrbtmi r4, [r8], #-1569 @ 0xfffff9df │ │ │ │ blx 53e64e │ │ │ │ andlt r4, r2, r0, lsr #12 │ │ │ │ ldrhhi lr, [r0, #141]! @ 0x8d │ │ │ │ - rsbseq r4, r6, lr, lsr #9 │ │ │ │ - rsbseq r5, r6, lr, lsr #12 │ │ │ │ - rsbseq r4, r6, lr, lsl #9 │ │ │ │ - rsbseq r5, r6, lr, lsl #12 │ │ │ │ + ldrhteq r4, [r6], #-70 @ 0xffffffba │ │ │ │ + rsbseq r5, r6, r6, lsr r6 │ │ │ │ + @ instruction: 0x00764496 │ │ │ │ + rsbseq r5, r6, r6, lsl r6 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00c8f8cc │ │ │ │ addlt r4, r5, sp, lsl #12 │ │ │ │ ldrmi r4, [r1], -r7, lsl #12 │ │ │ │ stmdbvs ip!, {r1, r2, r4, r9, sl, lr} │ │ │ │ @@ -112713,26 +112713,26 @@ │ │ │ │ ldmdami r0, {r1, r2, r3, r4, r8, ip, lr} │ │ │ │ andcc r4, ip, r8, ror r4 │ │ │ │ @ instruction: 0xf908f797 │ │ │ │ stmdbls r3, {r1, r2, r3, fp, lr} │ │ │ │ @ instruction: 0xf7974478 │ │ │ │ blls 17f19c │ │ │ │ svclt 0x0000e6cd │ │ │ │ - @ instruction: 0x0076439c │ │ │ │ - rsbseq r5, r6, ip, lsl r5 │ │ │ │ - ldrshteq r4, [r6], #-46 @ 0xffffffd2 │ │ │ │ - rsbseq r5, r6, lr, ror r4 │ │ │ │ - rsbseq r4, r6, sl, ror #4 │ │ │ │ - rsbseq r5, r6, sl, ror #7 │ │ │ │ - rsbseq r4, r6, ip, lsr #4 │ │ │ │ - rsbseq r5, r6, ip, lsr #7 │ │ │ │ - rsbseq r4, r6, lr, lsl #4 │ │ │ │ - rsbseq r5, r6, lr, lsl #7 │ │ │ │ - ldrshteq r4, [r6], #-16 │ │ │ │ - rsbseq r5, r6, r0, ror r3 │ │ │ │ + rsbseq r4, r6, r4, lsr #7 │ │ │ │ + rsbseq r5, r6, r4, lsr #10 │ │ │ │ + rsbseq r4, r6, r6, lsl #6 │ │ │ │ + rsbseq r5, r6, r6, lsl #9 │ │ │ │ + rsbseq r4, r6, r2, ror r2 │ │ │ │ + ldrshteq r5, [r6], #-50 @ 0xffffffce │ │ │ │ + rsbseq r4, r6, r4, lsr r2 │ │ │ │ + ldrhteq r5, [r6], #-52 @ 0xffffffcc │ │ │ │ + rsbseq r4, r6, r6, lsl r2 │ │ │ │ + @ instruction: 0x00765396 │ │ │ │ + ldrshteq r4, [r6], #-24 @ 0xffffffe8 │ │ │ │ + rsbseq r5, r6, r8, ror r3 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00c8f8cc │ │ │ │ addlt r4, r5, sp, lsl #12 │ │ │ │ ldrmi r4, [r1], -r1, lsl #13 │ │ │ │ stmdbvs ip!, {r1, r2, r4, r9, sl, lr} │ │ │ │ @@ -112886,26 +112886,26 @@ │ │ │ │ orrspl pc, sl, r0, asr #12 │ │ │ │ ldrbtmi r4, [r8], #-2063 @ 0xfffff7f1 │ │ │ │ @ instruction: 0xf796300c │ │ │ │ stmdami lr, {r0, r2, r3, r5, r7, r8, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ ldrbtmi r9, [r8], #-2307 @ 0xfffff6fd │ │ │ │ @ instruction: 0xf868f797 │ │ │ │ ldrb r9, [r0], r3, lsl #22 │ │ │ │ - rsbseq r4, r6, r0, ror #1 │ │ │ │ - rsbseq r5, r6, r0, ror #4 │ │ │ │ - rsbseq r4, r6, r4, asr #32 │ │ │ │ - rsbseq r5, r6, r4, asr #3 │ │ │ │ - rsbseq r3, r6, lr, lsr #31 │ │ │ │ - rsbseq r5, r6, lr, lsr #2 │ │ │ │ - rsbseq r3, r6, r6, ror pc │ │ │ │ - ldrshteq r5, [r6], #-6 │ │ │ │ - rsbseq r3, r6, r8, asr pc │ │ │ │ - ldrsbteq r5, [r6], #-8 │ │ │ │ - rsbseq r3, r6, sl, lsr pc │ │ │ │ - ldrhteq r5, [r6], #-10 │ │ │ │ + rsbseq r4, r6, r8, ror #1 │ │ │ │ + rsbseq r5, r6, r8, ror #4 │ │ │ │ + rsbseq r4, r6, ip, asr #32 │ │ │ │ + rsbseq r5, r6, ip, asr #3 │ │ │ │ + ldrhteq r3, [r6], #-246 @ 0xffffff0a │ │ │ │ + rsbseq r5, r6, r6, lsr r1 │ │ │ │ + rsbseq r3, r6, lr, ror pc │ │ │ │ + ldrshteq r5, [r6], #-14 │ │ │ │ + rsbseq r3, r6, r0, ror #30 │ │ │ │ + rsbseq r5, r6, r0, ror #1 │ │ │ │ + rsbseq r3, r6, r2, asr #30 │ │ │ │ + rsbseq r5, r6, r2, asr #1 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00c8f8cc │ │ │ │ addlt r6, r5, r4, lsl r9 │ │ │ │ ldrmi r4, [r9], r0, lsl #13 │ │ │ │ ldmib sp, {r5, fp, sp, lr}^ │ │ │ │ @@ -113007,22 +113007,22 @@ │ │ │ │ stmdami ip, {r0, r4, r5, r8, ip, sp, lr} │ │ │ │ andcc r4, ip, r8, ror r4 │ │ │ │ mrc2 7, 5, pc, cr12, cr6, {4} │ │ │ │ stmdbls r3, {r1, r3, fp, lr} │ │ │ │ @ instruction: 0xf7964478 │ │ │ │ blls 180d04 │ │ │ │ svclt 0x0000e750 │ │ │ │ - rsbseq r3, r6, ip, lsl lr │ │ │ │ - @ instruction: 0x00764f9c │ │ │ │ - ldrhteq r3, [r6], #-208 @ 0xffffff30 │ │ │ │ - rsbseq r4, r6, r0, lsr pc │ │ │ │ - rsbseq r3, r6, r6, ror sp │ │ │ │ - ldrshteq r4, [r6], #-230 @ 0xffffff1a │ │ │ │ - rsbseq r3, r6, r8, asr sp │ │ │ │ - ldrsbteq r4, [r6], #-232 @ 0xffffff18 │ │ │ │ + rsbseq r3, r6, r4, lsr #28 │ │ │ │ + rsbseq r4, r6, r4, lsr #31 │ │ │ │ + ldrhteq r3, [r6], #-216 @ 0xffffff28 │ │ │ │ + rsbseq r4, r6, r8, lsr pc │ │ │ │ + rsbseq r3, r6, lr, ror sp │ │ │ │ + ldrshteq r4, [r6], #-238 @ 0xffffff12 │ │ │ │ + rsbseq r3, r6, r0, ror #26 │ │ │ │ + rsbseq r4, r6, r0, ror #29 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ bl febd8154 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r5, r8, ror #31 │ │ │ │ blcs 92970 │ │ │ │ stmdavs r3, {r0, r4, r8, sl, fp, ip, lr, pc}^ │ │ │ │ @ instruction: 0xf5032201 │ │ │ │ @@ -113634,57 +113634,57 @@ │ │ │ │ @ instruction: 0xf7964478 │ │ │ │ blls 1c0348 │ │ │ │ @ instruction: 0xf78fe429 │ │ │ │ svclt 0x0000ef24 │ │ │ │ strdeq sp, [r1], ip │ │ │ │ @ instruction: 0x000011b8 │ │ │ │ addeq sp, r1, lr, asr #17 │ │ │ │ - @ instruction: 0x00763b92 │ │ │ │ - rsbseq r4, r9, r8, ror #7 │ │ │ │ - @ instruction: 0x00763b90 │ │ │ │ - ldrshteq r0, [fp], #-164 @ 0xffffff5c │ │ │ │ - rsbseq r1, fp, r0, lsr pc │ │ │ │ - rsbseq fp, r5, r4, ror #20 │ │ │ │ - ldrshteq r3, [r6], #-152 @ 0xffffff68 │ │ │ │ - ldrhteq pc, [r5], #-192 @ 0xffffff40 @ │ │ │ │ - rsbseq r3, r6, r0, asr r9 │ │ │ │ - rsbseq r3, r6, ip, asr #18 │ │ │ │ - rsbseq r3, r6, sl, asr r8 │ │ │ │ - ldrsbteq r4, [r6], #-152 @ 0xffffff68 │ │ │ │ - rsbseq r3, r6, sl, lsr r8 │ │ │ │ - ldrhteq r4, [r6], #-152 @ 0xffffff68 │ │ │ │ - ldrsbteq r3, [r6], #-128 @ 0xffffff80 │ │ │ │ - rsbseq r0, fp, r4, asr #16 │ │ │ │ - ldrsbteq r3, [r6], #-128 @ 0xffffff80 │ │ │ │ - rsbseq r4, r9, r8, lsl r1 │ │ │ │ - rsbseq pc, r5, lr, ror sl @ │ │ │ │ + @ instruction: 0x00763b9a │ │ │ │ + ldrshteq r4, [r9], #-48 @ 0xffffffd0 │ │ │ │ + @ instruction: 0x00763b98 │ │ │ │ + ldrshteq r0, [fp], #-172 @ 0xffffff54 │ │ │ │ + rsbseq r1, fp, r8, lsr pc │ │ │ │ + rsbseq fp, r5, ip, ror #20 │ │ │ │ + rsbseq r3, r6, r0, lsl #20 │ │ │ │ + ldrhteq pc, [r5], #-200 @ 0xffffff38 @ │ │ │ │ + rsbseq r3, r6, r8, asr r9 │ │ │ │ + rsbseq r3, r6, r4, asr r9 │ │ │ │ + rsbseq r3, r6, r2, ror #16 │ │ │ │ + rsbseq r4, r6, r0, ror #19 │ │ │ │ + rsbseq r3, r6, r2, asr #16 │ │ │ │ + rsbseq r4, r6, r0, asr #19 │ │ │ │ + ldrsbteq r3, [r6], #-136 @ 0xffffff78 │ │ │ │ + rsbseq r0, fp, ip, asr #16 │ │ │ │ + ldrsbteq r3, [r6], #-136 @ 0xffffff78 │ │ │ │ + rsbseq r4, r9, r0, lsr #2 │ │ │ │ + rsbseq pc, r5, r6, lsl #21 │ │ │ │ + rsbseq r3, r6, r0, asr #14 │ │ │ │ rsbseq r3, r6, r8, lsr r7 │ │ │ │ - rsbseq r3, r6, r0, lsr r7 │ │ │ │ - rsbseq r3, r6, r2, ror #13 │ │ │ │ + rsbseq r3, r6, sl, ror #13 │ │ │ │ + ldrhteq r3, [r6], #-106 @ 0xffffff96 │ │ │ │ + ldrsbteq r3, [r6], #-108 @ 0xffffff94 │ │ │ │ + ldrsbteq fp, [r9], #-38 @ 0xffffffda │ │ │ │ ldrhteq r3, [r6], #-98 @ 0xffffff9e │ │ │ │ - ldrsbteq r3, [r6], #-100 @ 0xffffff9c │ │ │ │ - rsbseq fp, r9, lr, asr #5 │ │ │ │ - rsbseq r3, r6, sl, lsr #13 │ │ │ │ - rsbseq fp, r9, r8, ror r2 │ │ │ │ - rsbseq r3, r6, r0, asr #11 │ │ │ │ - rsbseq r3, r6, r8, lsl #11 │ │ │ │ - rsbseq r3, r6, r6, asr #9 │ │ │ │ - rsbseq r4, r6, r6, asr #12 │ │ │ │ - ldrhteq r3, [r6], #-94 @ 0xffffffa2 │ │ │ │ - rsbseq fp, r9, ip, lsl #3 │ │ │ │ - rsbseq r3, r6, r6, asr #10 │ │ │ │ - rsbseq fp, r9, r0, asr #2 │ │ │ │ - ldrhteq r3, [r6], #-72 @ 0xffffffb8 │ │ │ │ - ldrshteq r3, [r6], #-50 @ 0xffffffce │ │ │ │ - rsbseq r4, r6, r2, ror r5 │ │ │ │ - rsbseq r3, r6, lr, ror #8 │ │ │ │ - rsbseq r3, r6, sl, ror #8 │ │ │ │ - rsbseq r3, r6, ip, asr r4 │ │ │ │ - @ instruction: 0x0076339c │ │ │ │ - rsbseq r4, r6, ip, lsl r5 │ │ │ │ + rsbseq fp, r9, r0, lsl #5 │ │ │ │ + rsbseq r3, r6, r8, asr #11 │ │ │ │ + @ instruction: 0x00763590 │ │ │ │ + rsbseq r3, r6, lr, asr #9 │ │ │ │ + rsbseq r4, r6, lr, asr #12 │ │ │ │ + rsbseq r3, r6, r6, asr #11 │ │ │ │ + @ instruction: 0x0079b194 │ │ │ │ + rsbseq r3, r6, lr, asr #10 │ │ │ │ + rsbseq fp, r9, r8, asr #2 │ │ │ │ + rsbseq r3, r6, r0, asr #9 │ │ │ │ + ldrshteq r3, [r6], #-58 @ 0xffffffc6 │ │ │ │ + rsbseq r4, r6, sl, ror r5 │ │ │ │ + rsbseq r3, r6, r6, ror r4 │ │ │ │ + rsbseq r3, r6, r2, ror r4 │ │ │ │ + rsbseq r3, r6, r4, ror #8 │ │ │ │ + rsbseq r3, r6, r4, lsr #7 │ │ │ │ + rsbseq r4, r6, r4, lsr #10 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ blhi 2bce64 >::_M_default_append(unsigned int)@@Base+0x3a2a0> │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00a0f8cc │ │ │ │ bllt 117d47c │ │ │ │ cdp 0, 11, cr11, cr0, cr7, {4} │ │ │ │ @@ -114421,20 +114421,20 @@ │ │ │ │ svclt 0x0000e637 │ │ │ │ ... │ │ │ │ addge r9, r7, #46, 30 @ 0xb8 │ │ │ │ ldrbtpl r4, [sp], #-686 @ 0xfffffd52 │ │ │ │ @ instruction: 0x0081cab0 │ │ │ │ @ instruction: 0x000011b8 │ │ │ │ addeq ip, r1, r4, lsl #20 │ │ │ │ - rsbseq r2, r6, r0, lsr #24 │ │ │ │ - @ instruction: 0x00763d9e │ │ │ │ - ldrhteq r2, [r6], #-176 @ 0xffffff50 │ │ │ │ - rsbseq r3, r6, lr, lsr #26 │ │ │ │ - rsbseq r2, r6, sl, asr r8 │ │ │ │ - ldrsbteq r3, [r6], #-154 @ 0xffffff66 │ │ │ │ + rsbseq r2, r6, r8, lsr #24 │ │ │ │ + rsbseq r3, r6, r6, lsr #27 │ │ │ │ + ldrhteq r2, [r6], #-184 @ 0xffffff48 │ │ │ │ + rsbseq r3, r6, r6, lsr sp │ │ │ │ + rsbseq r2, r6, r2, ror #16 │ │ │ │ + rsbseq r3, r6, r2, ror #19 │ │ │ │ smlalcs pc, ip, r4, r8 @ │ │ │ │ vpmin.f32 q11, , q8 │ │ │ │ @ instruction: 0xf8841204 │ │ │ │ @ instruction: 0xf07a20ec │ │ │ │ strt pc, [r7], -r5, asr #2 │ │ │ │ ldm r8, {r0, r1, r2, r3, r7, r8, r9, sl, ip, sp, lr, pc}^ │ │ │ │ svcmi 0x00f0e92d │ │ │ │ @@ -114772,45 +114772,45 @@ │ │ │ │ strtmi r4, [r1], -r3, lsr #16 │ │ │ │ andcc r4, ip, r8, ror r4 │ │ │ │ @ instruction: 0xf8ecf795 │ │ │ │ @ instruction: 0xf04f4821 │ │ │ │ ldrbtmi r3, [r8], #-511 @ 0xfffffe01 │ │ │ │ @ instruction: 0xf9a6f795 │ │ │ │ svclt 0x0000e742 │ │ │ │ - rsbseq r2, r6, r6, lsl #13 │ │ │ │ - rsbseq r2, r6, sl, asr r5 │ │ │ │ - ldrsbteq r3, [r6], #-106 @ 0xffffff96 │ │ │ │ - ldrshteq r2, [r6], #-66 @ 0xffffffbe │ │ │ │ - ldrsbteq r2, [r6], #-48 @ 0xffffffd0 │ │ │ │ - rsbseq r3, r6, r0, asr r5 │ │ │ │ - ldrhteq r2, [r6], #-56 @ 0xffffffc8 │ │ │ │ - rsbseq r3, r6, r8, lsr r5 │ │ │ │ - @ instruction: 0x00762398 │ │ │ │ - rsbseq r3, r6, r8, lsl r5 │ │ │ │ - rsbseq r2, r6, r8, ror r3 │ │ │ │ - ldrshteq r3, [r6], #-72 @ 0xffffffb8 │ │ │ │ - rsbseq r2, r6, r2, asr #7 │ │ │ │ - rsbseq r2, r6, r0, lsr r3 │ │ │ │ - rsbseq r3, r6, lr, lsr #9 │ │ │ │ - ldrshteq r2, [r6], #-32 @ 0xffffffe0 │ │ │ │ - rsbseq r3, r6, r0, ror r4 │ │ │ │ - rsbseq r2, r6, lr, lsr #5 │ │ │ │ - rsbseq r3, r6, lr, lsr #8 │ │ │ │ - @ instruction: 0x00762294 │ │ │ │ - rsbseq r3, r6, r4, lsl r4 │ │ │ │ - rsbseq r2, r6, ip, ror r2 │ │ │ │ - ldrshteq r3, [r6], #-60 @ 0xffffffc4 │ │ │ │ - rsbseq r2, r6, ip, lsl #4 │ │ │ │ - rsbseq r3, r6, sl, lsl #7 │ │ │ │ - ldrshteq r2, [r6], #-18 @ 0xffffffee │ │ │ │ - rsbseq r3, r6, r0, ror r3 │ │ │ │ - ldrsbteq r2, [r6], #-18 @ 0xffffffee │ │ │ │ - rsbseq r3, r6, r0, asr r3 │ │ │ │ - ldrhteq r2, [r6], #-24 @ 0xffffffe8 │ │ │ │ - rsbseq r3, r6, r6, lsr r3 │ │ │ │ + rsbseq r2, r6, lr, lsl #13 │ │ │ │ + rsbseq r2, r6, r2, ror #10 │ │ │ │ + rsbseq r3, r6, r2, ror #13 │ │ │ │ + ldrshteq r2, [r6], #-74 @ 0xffffffb6 │ │ │ │ + ldrsbteq r2, [r6], #-56 @ 0xffffffc8 │ │ │ │ + rsbseq r3, r6, r8, asr r5 │ │ │ │ + rsbseq r2, r6, r0, asr #7 │ │ │ │ + rsbseq r3, r6, r0, asr #10 │ │ │ │ + rsbseq r2, r6, r0, lsr #7 │ │ │ │ + rsbseq r3, r6, r0, lsr #10 │ │ │ │ + rsbseq r2, r6, r0, lsl #7 │ │ │ │ + rsbseq r3, r6, r0, lsl #10 │ │ │ │ + rsbseq r2, r6, sl, asr #7 │ │ │ │ + rsbseq r2, r6, r8, lsr r3 │ │ │ │ + ldrhteq r3, [r6], #-70 @ 0xffffffba │ │ │ │ + ldrshteq r2, [r6], #-40 @ 0xffffffd8 │ │ │ │ + rsbseq r3, r6, r8, ror r4 │ │ │ │ + ldrhteq r2, [r6], #-38 @ 0xffffffda │ │ │ │ + rsbseq r3, r6, r6, lsr r4 │ │ │ │ + @ instruction: 0x0076229c │ │ │ │ + rsbseq r3, r6, ip, lsl r4 │ │ │ │ + rsbseq r2, r6, r4, lsl #5 │ │ │ │ + rsbseq r3, r6, r4, lsl #8 │ │ │ │ + rsbseq r2, r6, r4, lsl r2 │ │ │ │ + @ instruction: 0x00763392 │ │ │ │ + ldrshteq r2, [r6], #-26 @ 0xffffffe6 │ │ │ │ + rsbseq r3, r6, r8, ror r3 │ │ │ │ + ldrsbteq r2, [r6], #-26 @ 0xffffffe6 │ │ │ │ + rsbseq r3, r6, r8, asr r3 │ │ │ │ + rsbseq r2, r6, r0, asr #3 │ │ │ │ + rsbseq r3, r6, lr, lsr r3 │ │ │ │ mvnsmi lr, #737280 @ 0xb4000 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00c0f8cc │ │ │ │ bmi fe6d43b4 │ │ │ │ umulllt r4, r9, r9, fp │ │ │ │ stmdbvs sp, {r1, r3, r4, r5, r6, sl, lr} │ │ │ │ @@ -114964,23 +114964,23 @@ │ │ │ │ ldrbtmi r0, [fp], #-390 @ 0xfffffe7a │ │ │ │ @ instruction: 0xf914f792 │ │ │ │ @ instruction: 0xf78ee6f0 │ │ │ │ svclt 0x0000ecba │ │ │ │ @ instruction: 0x0081beb0 │ │ │ │ @ instruction: 0x000011b8 │ │ │ │ addeq fp, r1, ip, lsl lr │ │ │ │ - rsbseq r1, r6, sl, ror pc │ │ │ │ - rsbseq r3, r6, r0, lsl #2 │ │ │ │ - rsbseq r1, r6, r8, lsr pc │ │ │ │ - ldrhteq r3, [r6], #-8 │ │ │ │ - rsbseq r1, r6, ip, lsl pc │ │ │ │ - @ instruction: 0x0076309c │ │ │ │ - rsbseq r1, r6, r2, lsl #30 │ │ │ │ - rsbseq r3, r6, r2, lsl #1 │ │ │ │ - rsbseq r1, r6, r2, lsr pc │ │ │ │ + rsbseq r1, r6, r2, lsl #31 │ │ │ │ + rsbseq r3, r6, r8, lsl #2 │ │ │ │ + rsbseq r1, r6, r0, asr #30 │ │ │ │ + rsbseq r3, r6, r0, asr #1 │ │ │ │ + rsbseq r1, r6, r4, lsr #30 │ │ │ │ + rsbseq r3, r6, r4, lsr #1 │ │ │ │ + rsbseq r1, r6, sl, lsl #30 │ │ │ │ + rsbseq r3, r6, sl, lsl #1 │ │ │ │ + rsbseq r1, r6, sl, lsr pc │ │ │ │ mvnsmi lr, #737280 @ 0xb4000 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d8f8cc │ │ │ │ cdpne 0, 1, cr11, cr15, cr3, {4} │ │ │ │ movwcs sp, #7172 @ 0x1c04 │ │ │ │ andlt r4, r3, r8, lsl r6 │ │ │ │ @@ -115019,16 +115019,16 @@ │ │ │ │ blls 102d9c │ │ │ │ andlt r4, r3, r8, lsl r6 │ │ │ │ mvnshi lr, #12386304 @ 0xbd0000 │ │ │ │ smlalcc pc, lr, r5, r8 @ │ │ │ │ tstpeq r0, #35 @ p-variant is OBSOLETE @ 0x23 │ │ │ │ rsccc pc, lr, r5, lsl #17 │ │ │ │ svclt 0x0000e7b9 │ │ │ │ - rsbseq r1, r6, r8, lsl #28 │ │ │ │ - @ instruction: 0x00762f90 │ │ │ │ + rsbseq r1, r6, r0, lsl lr │ │ │ │ + @ instruction: 0x00762f98 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00c0f8cc │ │ │ │ addlt r6, r7, pc, lsl #18 │ │ │ │ @ instruction: 0xf8d74606 │ │ │ │ stccc 0, cr4, [r1], {228} @ 0xe4 │ │ │ │ @@ -115079,18 +115079,18 @@ │ │ │ │ orrseq pc, ip, r7, lsl #2 │ │ │ │ bleq ff0c0 │ │ │ │ ldrbtmi r9, [fp], #-1024 @ 0xfffffc00 │ │ │ │ @ instruction: 0xf7920092 │ │ │ │ ldrbmi pc, [r8], -r9, lsr #16 @ │ │ │ │ pop {r0, r1, r2, ip, sp, pc} │ │ │ │ svclt 0x00008ff0 │ │ │ │ - rsbseq r1, r6, ip, lsl #28 │ │ │ │ - rsbseq r1, r6, r6, asr sp │ │ │ │ - ldrsbteq r2, [r6], #-236 @ 0xffffff14 │ │ │ │ + rsbseq r1, r6, r4, lsl lr │ │ │ │ rsbseq r1, r6, lr, asr sp │ │ │ │ + rsbseq r2, r6, r4, ror #29 │ │ │ │ + rsbseq r1, r6, r6, ror #26 │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl febda1b0 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r3, r0, ror #31 │ │ │ │ strmi r4, [r8], -r6, lsl #12 │ │ │ │ movwls r4, #5653 @ 0x1615 │ │ │ │ @ instruction: 0xf9a2f371 │ │ │ │ @@ -115111,16 +115111,16 @@ │ │ │ │ andcc r4, ip, r8, ror r4 │ │ │ │ mcr2 7, 2, pc, cr8, cr4, {4} @ │ │ │ │ stmdbls r1, {r0, r2, fp, lr} │ │ │ │ @ instruction: 0xf7944478 │ │ │ │ blls 102c1c │ │ │ │ andlt r4, r3, r8, lsl r6 │ │ │ │ svclt 0x0000bdf0 │ │ │ │ - rsbseq r1, r6, r0, ror ip │ │ │ │ - ldrshteq r2, [r6], #-208 @ 0xffffff30 │ │ │ │ + rsbseq r1, r6, r8, ror ip │ │ │ │ + ldrshteq r2, [r6], #-216 @ 0xffffff28 │ │ │ │ @ instruction: 0x305ef892 │ │ │ │ strle r0, [r2], #-1819 @ 0xfffff8e5 │ │ │ │ ldrmi r2, [r8], -r1, lsl #6 │ │ │ │ ldrlt r4, [r0, #-1904] @ 0xfffff890 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00f0f8cc │ │ │ │ @@ -115140,16 +115140,16 @@ │ │ │ │ mrc2 7, 0, pc, cr0, cr4, {4} │ │ │ │ stmdbls r0, {r1, r2, fp, lr} │ │ │ │ @ instruction: 0xf7944478 │ │ │ │ blls c2bac │ │ │ │ movwcs lr, #4096 @ 0x1000 │ │ │ │ andlt r4, r2, r8, lsl r6 │ │ │ │ svclt 0x0000bd10 │ │ │ │ - rsbseq r1, r6, r0, lsl #24 │ │ │ │ - rsbseq r2, r6, r0, lsl #27 │ │ │ │ + rsbseq r1, r6, r8, lsl #24 │ │ │ │ + rsbseq r2, r6, r8, lsl #27 │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl febda29c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldrmi r0, [lr], -r0, ror #31 │ │ │ │ addlt r6, r3, fp, lsl r8 │ │ │ │ @ instruction: 0xf8d34607 │ │ │ │ @ instruction: 0xb16c409c │ │ │ │ @@ -115273,25 +115273,25 @@ │ │ │ │ vadd.i8 d20, d0, d15 │ │ │ │ ldrbtmi r3, [r8], #-329 @ 0xfffffeb7 │ │ │ │ @ instruction: 0xf794300c │ │ │ │ stmdami sp, {r0, r8, sl, fp, ip, sp, lr, pc} │ │ │ │ ldrbtmi r4, [r8], #-1569 @ 0xfffff9df │ │ │ │ ldc2 7, cr15, [ip, #592]! @ 0x250 │ │ │ │ svclt 0x0000e74e │ │ │ │ - rsbseq r1, r6, r2, asr #22 │ │ │ │ - rsbseq r2, r6, r2, asr #25 │ │ │ │ - rsbseq r1, r6, sl, lsr #22 │ │ │ │ - rsbseq r2, r6, sl, lsr #25 │ │ │ │ - rsbseq r1, r6, ip, lsl #22 │ │ │ │ - rsbseq r2, r6, ip, lsl #25 │ │ │ │ - rsbseq r1, r6, r2, ror #22 │ │ │ │ - ldrshteq r1, [r6], #-156 @ 0xffffff64 │ │ │ │ - rsbseq r2, r6, ip, ror fp │ │ │ │ - rsbseq r1, r6, r2, ror #19 │ │ │ │ - rsbseq r2, r6, r2, ror #22 │ │ │ │ + rsbseq r1, r6, sl, asr #22 │ │ │ │ + rsbseq r2, r6, sl, asr #25 │ │ │ │ + rsbseq r1, r6, r2, lsr fp │ │ │ │ + ldrhteq r2, [r6], #-194 @ 0xffffff3e │ │ │ │ + rsbseq r1, r6, r4, lsl fp │ │ │ │ + @ instruction: 0x00762c94 │ │ │ │ + rsbseq r1, r6, sl, ror #22 │ │ │ │ + rsbseq r1, r6, r4, lsl #20 │ │ │ │ + rsbseq r2, r6, r4, lsl #23 │ │ │ │ + rsbseq r1, r6, sl, ror #19 │ │ │ │ + rsbseq r2, r6, sl, ror #22 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00a8f8cc │ │ │ │ bmi 1b14b34 │ │ │ │ addlt r4, sp, sl, ror #22 │ │ │ │ @ instruction: 0x4607447a │ │ │ │ @@ -115398,22 +115398,22 @@ │ │ │ │ svcge 0x0041f43f │ │ │ │ @ instruction: 0xf8c82308 │ │ │ │ ldr r3, [ip, -r0]! │ │ │ │ ldmdb r4, {r1, r2, r3, r7, r8, r9, sl, ip, sp, lr, pc}^ │ │ │ │ addeq fp, r1, ip, lsr #14 │ │ │ │ @ instruction: 0x000011b8 │ │ │ │ addeq fp, r1, sl, lsl #14 │ │ │ │ - rsbseq r1, r6, lr, lsr #17 │ │ │ │ - rsbseq r2, r6, lr, lsr #20 │ │ │ │ - @ instruction: 0x00761896 │ │ │ │ - rsbseq r2, r6, r6, lsl sl │ │ │ │ - rsbseq r1, r6, ip, lsr r8 │ │ │ │ - ldrhteq r2, [r6], #-156 @ 0xffffff64 │ │ │ │ - rsbseq r1, r6, r0, lsr #16 │ │ │ │ - rsbseq r2, r6, r0, lsr #19 │ │ │ │ + ldrhteq r1, [r6], #-134 @ 0xffffff7a │ │ │ │ + rsbseq r2, r6, r6, lsr sl │ │ │ │ + @ instruction: 0x0076189e │ │ │ │ + rsbseq r2, r6, lr, lsl sl │ │ │ │ + rsbseq r1, r6, r4, asr #16 │ │ │ │ + rsbseq r2, r6, r4, asr #19 │ │ │ │ + rsbseq r1, r6, r8, lsr #16 │ │ │ │ + rsbseq r2, r6, r8, lsr #19 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00c8f8cc │ │ │ │ ldrsbge pc, [ip, #-143] @ 0xffffff71 @ │ │ │ │ @ instruction: 0xf8d1b085 │ │ │ │ @ instruction: 0x460f9010 │ │ │ │ @@ -115498,23 +115498,23 @@ │ │ │ │ @ instruction: 0xf04f4621 │ │ │ │ ldrbtmi r3, [r8], #-1535 @ 0xfffffa01 │ │ │ │ @ instruction: 0xf794300c │ │ │ │ stmdami fp, {r0, r1, r2, r3, r4, r5, r8, r9, fp, ip, sp, lr, pc} │ │ │ │ mvnscc pc, pc, asr #32 │ │ │ │ @ instruction: 0xf7944478 │ │ │ │ @ instruction: 0xe7b6fbf9 │ │ │ │ - rsbseq r1, r6, r4, lsl r8 │ │ │ │ - ldrhteq r1, [r6], #-104 @ 0xffffff98 │ │ │ │ - rsbseq r2, r6, r8, lsr r8 │ │ │ │ - rsbseq r1, r6, r0, lsr #13 │ │ │ │ - rsbseq r2, r6, r0, lsr #16 │ │ │ │ - rsbseq r1, r6, ip, ror r6 │ │ │ │ - ldrshteq r2, [r6], #-122 @ 0xffffff86 │ │ │ │ - rsbseq r1, r6, lr, asr r6 │ │ │ │ - ldrsbteq r2, [r6], #-124 @ 0xffffff84 │ │ │ │ + rsbseq r1, r6, ip, lsl r8 │ │ │ │ + rsbseq r1, r6, r0, asr #13 │ │ │ │ + rsbseq r2, r6, r0, asr #16 │ │ │ │ + rsbseq r1, r6, r8, lsr #13 │ │ │ │ + rsbseq r2, r6, r8, lsr #16 │ │ │ │ + rsbseq r1, r6, r4, lsl #13 │ │ │ │ + rsbseq r2, r6, r2, lsl #16 │ │ │ │ + rsbseq r1, r6, r6, ror #12 │ │ │ │ + rsbseq r2, r6, r4, ror #15 │ │ │ │ mvnsmi lr, #737280 @ 0xb4000 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e0f8cc │ │ │ │ pkhbtmi r4, r0, pc, lsl #12 @ │ │ │ │ ldrmi r4, [r6], -r8, lsl #12 │ │ │ │ mrc2 3, 2, pc, cr2, cr0, {3} │ │ │ │ @@ -115533,16 +115533,16 @@ │ │ │ │ blx 414e8 │ │ │ │ strtmi r4, [r1], -r6, lsl #16 │ │ │ │ @ instruction: 0xf7944478 │ │ │ │ @ instruction: 0x4620fbb9 │ │ │ │ mvnshi lr, #12386304 @ 0xbd0000 │ │ │ │ strtmi r2, [r0], -r1, lsl #8 │ │ │ │ mvnshi lr, #12386304 @ 0xbd0000 │ │ │ │ - ldrsbteq r1, [r6], #-92 @ 0xffffffa4 │ │ │ │ - rsbseq r2, r6, ip, asr r7 │ │ │ │ + rsbseq r1, r6, r4, ror #11 │ │ │ │ + rsbseq r2, r6, r4, ror #14 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ blhi 13eb78 │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x0088f8cc │ │ │ │ ldmdbmi ip, {r0, r1, r2, r3, r4, r6, r7, fp, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf8dfb093 │ │ │ │ @@ -116126,75 +116126,75 @@ │ │ │ │ ldrbtmi r4, [r8], #-2114 @ 0xfffff7be │ │ │ │ @ instruction: 0xff1af793 │ │ │ │ svclt 0x0000e4ad │ │ │ │ addge r9, r7, #46, 30 @ 0xb8 │ │ │ │ ldrbtpl r4, [sp], #-686 @ 0xfffffd52 │ │ │ │ addeq fp, r1, r8, lsr r3 │ │ │ │ @ instruction: 0x000011b8 │ │ │ │ - rsbseq r1, r6, r8, lsr #10 │ │ │ │ - rsbseq r2, r6, r6, lsr #13 │ │ │ │ - rsbseq r1, r6, ip, lsl #10 │ │ │ │ - rsbseq r2, r6, sl, lsl #13 │ │ │ │ + rsbseq r1, r6, r0, lsr r5 │ │ │ │ + rsbseq r2, r6, lr, lsr #13 │ │ │ │ + rsbseq r1, r6, r4, lsl r5 │ │ │ │ + @ instruction: 0x00762692 │ │ │ │ umulleq fp, r1, r4, r2 │ │ │ │ - ldrhteq r1, [r6], #-68 @ 0xffffffbc │ │ │ │ - rsbseq r2, r6, r2, lsr r6 │ │ │ │ - rsbseq r1, r6, r4, lsr #8 │ │ │ │ - rsbseq r2, r6, r2, lsr #11 │ │ │ │ - rsbseq r1, r6, sl, ror r3 │ │ │ │ - ldrshteq r2, [r6], #-72 @ 0xffffffb8 │ │ │ │ - rsbseq r1, r6, lr, asr r3 │ │ │ │ - ldrsbteq r2, [r6], #-76 @ 0xffffffb4 │ │ │ │ - rsbseq r1, r6, r0, asr #6 │ │ │ │ - @ instruction: 0x00761490 │ │ │ │ - rsbseq r1, r6, sl, ror #4 │ │ │ │ - rsbseq r2, r6, r8, ror #7 │ │ │ │ - rsbseq r1, r6, r0, asr r1 │ │ │ │ - rsbseq r2, r6, lr, asr #5 │ │ │ │ - rsbseq r1, r6, r0, lsr r1 │ │ │ │ - rsbseq r2, r6, lr, lsr #5 │ │ │ │ - rsbseq r1, r6, ip, asr #1 │ │ │ │ - rsbseq r2, r6, sl, asr #4 │ │ │ │ - @ instruction: 0x00761092 │ │ │ │ - rsbseq r2, r6, r0, lsl r2 │ │ │ │ - rsbseq r1, r6, r2, asr #32 │ │ │ │ - rsbseq r2, r6, r0, asr #3 │ │ │ │ - ldrshteq r0, [r6], #-248 @ 0xffffff08 │ │ │ │ - rsbseq r2, r6, r8, ror r1 │ │ │ │ - rsbseq r0, r6, r4, ror pc │ │ │ │ - ldrshteq r2, [r6], #-4 │ │ │ │ - ldrshteq r0, [r6], #-230 @ 0xffffff1a │ │ │ │ - rsbseq r2, r6, r6, ror r0 │ │ │ │ - ldrsbteq r0, [r6], #-234 @ 0xffffff16 │ │ │ │ - rsbseq r2, r6, sl, asr r0 │ │ │ │ - ldrhteq r0, [r6], #-238 @ 0xffffff12 │ │ │ │ - rsbseq r2, r6, lr, lsr r0 │ │ │ │ - rsbseq r0, r6, lr, lsl lr │ │ │ │ - @ instruction: 0x00761f9e │ │ │ │ - rsbseq r0, r6, lr, asr #27 │ │ │ │ - rsbseq r1, r6, lr, asr #30 │ │ │ │ - ldrhteq r0, [r6], #-210 @ 0xffffff2e │ │ │ │ - rsbseq r1, r6, r2, lsr pc │ │ │ │ - @ instruction: 0x00760d96 │ │ │ │ - rsbseq r1, r6, r6, lsl pc │ │ │ │ - rsbseq r0, r6, sl, ror sp │ │ │ │ - ldrshteq r1, [r6], #-234 @ 0xffffff16 │ │ │ │ - rsbseq r0, r6, lr, asr sp │ │ │ │ - ldrsbteq r1, [r6], #-238 @ 0xffffff12 │ │ │ │ - rsbseq r0, r6, r2, asr #26 │ │ │ │ - rsbseq r1, r6, r2, asr #29 │ │ │ │ - rsbseq r0, r6, r6, lsr #26 │ │ │ │ - rsbseq r1, r6, r6, lsr #29 │ │ │ │ - ldrshteq r0, [r6], #-198 @ 0xffffff3a │ │ │ │ - rsbseq r1, r6, r6, ror lr │ │ │ │ - ldrsbteq r0, [r6], #-200 @ 0xffffff38 │ │ │ │ - rsbseq r1, r6, r6, asr lr │ │ │ │ - ldrhteq r0, [r6], #-202 @ 0xffffff36 │ │ │ │ - rsbseq r1, r6, sl, lsr lr │ │ │ │ - @ instruction: 0x00760c9c │ │ │ │ - rsbseq r0, r6, r2, lsr #28 │ │ │ │ + ldrhteq r1, [r6], #-76 @ 0xffffffb4 │ │ │ │ + rsbseq r2, r6, sl, lsr r6 │ │ │ │ + rsbseq r1, r6, ip, lsr #8 │ │ │ │ + rsbseq r2, r6, sl, lsr #11 │ │ │ │ + rsbseq r1, r6, r2, lsl #7 │ │ │ │ + rsbseq r2, r6, r0, lsl #10 │ │ │ │ + rsbseq r1, r6, r6, ror #6 │ │ │ │ + rsbseq r2, r6, r4, ror #9 │ │ │ │ + rsbseq r1, r6, r8, asr #6 │ │ │ │ + @ instruction: 0x00761498 │ │ │ │ + rsbseq r1, r6, r2, ror r2 │ │ │ │ + ldrshteq r2, [r6], #-48 @ 0xffffffd0 │ │ │ │ + rsbseq r1, r6, r8, asr r1 │ │ │ │ + ldrsbteq r2, [r6], #-38 @ 0xffffffda │ │ │ │ + rsbseq r1, r6, r8, lsr r1 │ │ │ │ + ldrhteq r2, [r6], #-38 @ 0xffffffda │ │ │ │ + ldrsbteq r1, [r6], #-4 │ │ │ │ + rsbseq r2, r6, r2, asr r2 │ │ │ │ + @ instruction: 0x0076109a │ │ │ │ + rsbseq r2, r6, r8, lsl r2 │ │ │ │ + rsbseq r1, r6, sl, asr #32 │ │ │ │ + rsbseq r2, r6, r8, asr #3 │ │ │ │ + rsbseq r1, r6, r0 │ │ │ │ + rsbseq r2, r6, r0, lsl #3 │ │ │ │ + rsbseq r0, r6, ip, ror pc │ │ │ │ + ldrshteq r2, [r6], #-12 │ │ │ │ + ldrshteq r0, [r6], #-238 @ 0xffffff12 │ │ │ │ + rsbseq r2, r6, lr, ror r0 │ │ │ │ + rsbseq r0, r6, r2, ror #29 │ │ │ │ + rsbseq r2, r6, r2, rrx │ │ │ │ + rsbseq r0, r6, r6, asr #29 │ │ │ │ + rsbseq r2, r6, r6, asr #32 │ │ │ │ + rsbseq r0, r6, r6, lsr #28 │ │ │ │ + rsbseq r1, r6, r6, lsr #31 │ │ │ │ + ldrsbteq r0, [r6], #-214 @ 0xffffff2a │ │ │ │ + rsbseq r1, r6, r6, asr pc │ │ │ │ + ldrhteq r0, [r6], #-218 @ 0xffffff26 │ │ │ │ + rsbseq r1, r6, sl, lsr pc │ │ │ │ + @ instruction: 0x00760d9e │ │ │ │ + rsbseq r1, r6, lr, lsl pc │ │ │ │ + rsbseq r0, r6, r2, lsl #27 │ │ │ │ + rsbseq r1, r6, r2, lsl #30 │ │ │ │ + rsbseq r0, r6, r6, ror #26 │ │ │ │ + rsbseq r1, r6, r6, ror #29 │ │ │ │ + rsbseq r0, r6, sl, asr #26 │ │ │ │ + rsbseq r1, r6, sl, asr #29 │ │ │ │ + rsbseq r0, r6, lr, lsr #26 │ │ │ │ + rsbseq r1, r6, lr, lsr #29 │ │ │ │ + ldrshteq r0, [r6], #-206 @ 0xffffff32 │ │ │ │ + rsbseq r1, r6, lr, ror lr │ │ │ │ + rsbseq r0, r6, r0, ror #25 │ │ │ │ + rsbseq r1, r6, lr, asr lr │ │ │ │ + rsbseq r0, r6, r2, asr #25 │ │ │ │ + rsbseq r1, r6, r2, asr #28 │ │ │ │ + rsbseq r0, r6, r4, lsr #25 │ │ │ │ + rsbseq r0, r6, sl, lsr #28 │ │ │ │ ldrbmi lr, [r0, sp, lsr #18]! │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ blhi 13f5a8 │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x0090f8cc │ │ │ │ bmi fec55958 │ │ │ │ blmi fec55b6c │ │ │ │ @@ -116370,18 +116370,18 @@ │ │ │ │ svclt 0x0000e9c4 │ │ │ │ ... │ │ │ │ addge r9, r7, #46, 30 @ 0xb8 │ │ │ │ ldrbtpl r4, [sp], #-686 @ 0xfffffd52 │ │ │ │ addeq sl, r1, ip, lsl #18 │ │ │ │ @ instruction: 0x000011b8 │ │ │ │ addeq sl, r1, r0, ror r8 │ │ │ │ - rsbseq r0, r6, r0, ror #19 │ │ │ │ - rsbseq r1, r6, r0, ror #22 │ │ │ │ - rsbseq r0, r6, r6, asr #19 │ │ │ │ - rsbseq r1, r6, r6, asr #22 │ │ │ │ + rsbseq r0, r6, r8, ror #19 │ │ │ │ + rsbseq r1, r6, r8, ror #22 │ │ │ │ + rsbseq r0, r6, lr, asr #19 │ │ │ │ + rsbseq r1, r6, lr, asr #22 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ blhi 13f898 │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00a0f8cc │ │ │ │ addlt r6, sp, sp, lsl r8 │ │ │ │ @ instruction: 0xb124692c │ │ │ │ @@ -116705,18 +116705,18 @@ │ │ │ │ @ instruction: 0xf85cf7fd │ │ │ │ @ instruction: 0xf899e732 │ │ │ │ @ instruction: 0xf0133181 │ │ │ │ @ instruction: 0xf43f0303 │ │ │ │ strbt sl, [ip], r1, lsl #30 │ │ │ │ addge r9, r7, #46, 30 @ 0xb8 │ │ │ │ ldrbtpl r4, [sp], #-686 @ 0xfffffd52 │ │ │ │ - rsbseq r0, r6, r8, lsl #12 │ │ │ │ - rsbseq r0, r6, r6, lsr #15 │ │ │ │ - rsbseq r0, r6, r4, asr #9 │ │ │ │ - rsbseq r1, r6, r4, asr #12 │ │ │ │ + rsbseq r0, r6, r0, lsl r6 │ │ │ │ + rsbseq r0, r6, lr, lsr #15 │ │ │ │ + rsbseq r0, r6, ip, asr #9 │ │ │ │ + rsbseq r1, r6, ip, asr #12 │ │ │ │ mvnsmi lr, sp, lsr #18 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ blhi 23fdd4 │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00c0f8cc │ │ │ │ @ instruction: 0xf8d1460c │ │ │ │ ldc 0, cr1, [pc, #912] @ 84cc0 │ │ │ │ @@ -117190,15 +117190,15 @@ │ │ │ │ bls 6d1434 │ │ │ │ vmls.i32 d25, d2, d16 │ │ │ │ @ instruction: 0xf88b0301 │ │ │ │ blls 591440 │ │ │ │ svclt 0x000c2b00 │ │ │ │ @ instruction: 0xf0012100 │ │ │ │ stmdbcs r0, {r0, r8} │ │ │ │ - blls 87940c │ │ │ │ + blls 87940c │ │ │ │ bicsle r2, r8, r0, lsl #22 │ │ │ │ ssatmi r4, #20, r9, asr #13 │ │ │ │ tstls r8, ip, lsl r6 │ │ │ │ strls sl, [r1, #-2878]! @ 0xfffff4c2 │ │ │ │ @ instruction: 0xf8da931a │ │ │ │ vhadd.u32 d16, d15, d12 │ │ │ │ strmi pc, [r0], r7, lsr #18 │ │ │ │ @@ -117340,22 +117340,22 @@ │ │ │ │ svclt 0x0000e5d1 │ │ │ │ addge r9, r7, #46, 30 @ 0xb8 │ │ │ │ ldrbtpl r4, [sp], #-686 @ 0xfffffd52 │ │ │ │ ... │ │ │ │ addeq r9, r1, r0, lsr #25 │ │ │ │ @ instruction: 0x000011b8 │ │ │ │ addeq r9, r1, ip, ror ip │ │ │ │ - @ instruction: 0x0075fd92 │ │ │ │ - rsbseq r0, r6, r0, lsl pc │ │ │ │ - rsbseq pc, r5, lr, asr sp @ │ │ │ │ - ldrsbteq r0, [r6], #-238 @ 0xffffff12 │ │ │ │ - rsbseq pc, r5, r6, asr #26 │ │ │ │ - rsbseq r0, r6, r6, asr #29 │ │ │ │ - ldrshteq pc, [r5], #-200 @ 0xffffff38 @ │ │ │ │ - rsbseq r0, r6, r8, ror lr │ │ │ │ + @ instruction: 0x0075fd9a │ │ │ │ + rsbseq r0, r6, r8, lsl pc │ │ │ │ + rsbseq pc, r5, r6, ror #26 │ │ │ │ + rsbseq r0, r6, r6, ror #29 │ │ │ │ + rsbseq pc, r5, lr, asr #26 │ │ │ │ + rsbseq r0, r6, lr, asr #29 │ │ │ │ + rsbseq pc, r5, r0, lsl #26 │ │ │ │ + rsbseq r0, r6, r0, lsl #29 │ │ │ │ blvc 10c0990 │ │ │ │ cdp 8, 11, cr6, cr0, cr0, {3} │ │ │ │ vstr d0, [sp, #284] @ 0x11c │ │ │ │ @ instruction: 0xf0787b0c │ │ │ │ ldc 3, cr15, [sp, #260] @ 0x104 │ │ │ │ stmdacs r0, {r2, r3, r8, r9, fp, ip, sp, lr} │ │ │ │ mrshi pc, (UNDEF: 5) @ │ │ │ │ @@ -117514,26 +117514,26 @@ │ │ │ │ vneg.f64 d4, d0 │ │ │ │ vneg.f64 d6, d0 │ │ │ │ vmov.f64 d3, d11 │ │ │ │ vmov.f64 d0, d5 │ │ │ │ strb r5, [sp, #2884]! @ 0xb44 │ │ │ │ andhi pc, r0, pc, lsr #7 │ │ │ │ ... │ │ │ │ - rsbseq pc, r5, ip, lsl #18 │ │ │ │ - rsbseq r0, r6, ip, lsl #21 │ │ │ │ - rsbseq pc, r5, ip, asr #16 │ │ │ │ - rsbseq r0, r6, ip, asr #19 │ │ │ │ - rsbseq pc, r5, r4, lsr r8 @ │ │ │ │ - ldrhteq r0, [r6], #-148 @ 0xffffff6c │ │ │ │ - rsbseq pc, r5, ip, lsl r8 @ │ │ │ │ - @ instruction: 0x0076099c │ │ │ │ - @ instruction: 0x0075f792 │ │ │ │ - rsbseq r0, r6, r2, lsl r9 │ │ │ │ - rsbseq pc, r5, lr, ror #13 │ │ │ │ - rsbseq r0, r6, lr, ror #16 │ │ │ │ + rsbseq pc, r5, r4, lsl r9 @ │ │ │ │ + @ instruction: 0x00760a94 │ │ │ │ + rsbseq pc, r5, r4, asr r8 @ │ │ │ │ + ldrsbteq r0, [r6], #-148 @ 0xffffff6c │ │ │ │ + rsbseq pc, r5, ip, lsr r8 @ │ │ │ │ + ldrhteq r0, [r6], #-156 @ 0xffffff64 │ │ │ │ + rsbseq pc, r5, r4, lsr #16 │ │ │ │ + rsbseq r0, r6, r4, lsr #19 │ │ │ │ + @ instruction: 0x0075f79a │ │ │ │ + rsbseq r0, r6, sl, lsl r9 │ │ │ │ + ldrshteq pc, [r5], #-102 @ 0xffffff9a @ │ │ │ │ + rsbseq r0, r6, r6, ror r8 │ │ │ │ @ instruction: 0xf04f9b1b │ │ │ │ stmib sp, {r8, r9, fp}^ │ │ │ │ ldrtmi r4, [r5], -r8, lsr #10 │ │ │ │ addlt pc, r0, sp, asr #17 │ │ │ │ @ instruction: 0x46c34656 │ │ │ │ movwls r4, #59082 @ 0xe6ca │ │ │ │ tstls sp, #738197504 @ 0x2c000000 │ │ │ │ @@ -118273,18 +118273,18 @@ │ │ │ │ blpl b417f0 │ │ │ │ blvc a417f4 │ │ │ │ blvs 9417f8 │ │ │ │ bllt fec04184 │ │ │ │ andhi pc, r0, pc, lsr #7 │ │ │ │ rscsle sl, r1, #252, 18 @ 0x3f0000 │ │ │ │ svccc 0x0050624d │ │ │ │ - ldrsbteq lr, [r5], #-192 @ 0xffffff40 │ │ │ │ - rsbseq pc, r5, lr, asr #28 │ │ │ │ - @ instruction: 0x0075ec94 │ │ │ │ - rsbseq pc, r5, r4, lsl lr @ │ │ │ │ + ldrsbteq lr, [r5], #-200 @ 0xffffff38 │ │ │ │ + rsbseq pc, r5, r6, asr lr @ │ │ │ │ + @ instruction: 0x0075ec9c │ │ │ │ + rsbseq pc, r5, ip, lsl lr @ │ │ │ │ bcs aca84 │ │ │ │ stclge 4, cr15, [lr, #508]! @ 0x1fc │ │ │ │ blvs 9417e4 │ │ │ │ blvc 6417e8 │ │ │ │ stc2l 3, cr15, [sl, #660]! @ 0x294 │ │ │ │ ldrdcc pc, [r4], -fp │ │ │ │ blne 1301c80 │ │ │ │ @@ -118578,18 +118578,18 @@ │ │ │ │ @ instruction: 0xf7fac000 │ │ │ │ @ instruction: 0xf7fefc85 │ │ │ │ svclt 0x0000bebb │ │ │ │ andhi pc, r0, pc, lsr #7 │ │ │ │ rscsle sl, r1, #252, 18 @ 0x3f0000 │ │ │ │ svccc 0x0050624d │ │ │ │ ... │ │ │ │ - ldrsbteq lr, [r5], #-118 @ 0xffffff8a │ │ │ │ - rsbseq pc, r5, r4, asr r9 @ │ │ │ │ - rsbseq lr, r5, r0, asr #13 │ │ │ │ - rsbseq pc, r5, r0, asr #16 │ │ │ │ + ldrsbteq lr, [r5], #-126 @ 0xffffff82 │ │ │ │ + rsbseq pc, r5, ip, asr r9 @ │ │ │ │ + rsbseq lr, r5, r8, asr #13 │ │ │ │ + rsbseq pc, r5, r8, asr #16 │ │ │ │ @ instruction: 0x46589912 │ │ │ │ eorcc lr, sl, #3489792 @ 0x354000 │ │ │ │ ldmdbge sl!, {r0, r1, r8, ip, pc} │ │ │ │ ldmdbge r8!, {r0, r2, r8, ip, pc} │ │ │ │ tstcs r0, r4, lsl #2 │ │ │ │ ldc 1, cr9, [pc, #8] @ 8668c │ │ │ │ strtmi r0, [r9], -r2, asr #23 │ │ │ │ @@ -118785,18 +118785,18 @@ │ │ │ │ @ instruction: 0xf7914478 │ │ │ │ @ instruction: 0xf7fefa49 │ │ │ │ svclt 0x0000bd56 │ │ │ │ andhi pc, r0, pc, lsr #7 │ │ │ │ ... │ │ │ │ rscsle sl, r1, #252, 18 @ 0x3f0000 │ │ │ │ svccc 0x0050624d │ │ │ │ - rsbseq lr, r5, sl, lsr r5 │ │ │ │ - ldrhteq pc, [r5], #-106 @ 0xffffff96 @ │ │ │ │ - ldrshteq lr, [r5], #-44 @ 0xffffffd4 │ │ │ │ - rsbseq pc, r5, ip, ror r4 @ │ │ │ │ + rsbseq lr, r5, r2, asr #10 │ │ │ │ + rsbseq pc, r5, r2, asr #13 │ │ │ │ + rsbseq lr, r5, r4, lsl #6 │ │ │ │ + rsbseq pc, r5, r4, lsl #9 │ │ │ │ blvs 941fe4 │ │ │ │ blvc 641fe8 │ │ │ │ @ instruction: 0xf9dcf3a5 │ │ │ │ ldrdcc pc, [r4], -fp │ │ │ │ blne 1302480 │ │ │ │ mrc 14, 5, r9, cr0, cr12, {0} │ │ │ │ @ instruction: 0xf5032b49 │ │ │ │ @@ -119304,16 +119304,16 @@ │ │ │ │ ldc 8, cr11, [pc, #280] @ 872b8 │ │ │ │ vmov.f64 d7, #5 @ 0x40280000 2.625 │ │ │ │ @ instruction: 0xf7fd6b47 │ │ │ │ svclt 0x0000bf27 │ │ │ │ rscsle sl, r1, #252, 18 @ 0x3f0000 │ │ │ │ svccc 0x0050624d │ │ │ │ ... │ │ │ │ - rsbseq sp, r5, r0, lsl #28 │ │ │ │ - rsbseq lr, r5, r0, lsl #31 │ │ │ │ + rsbseq sp, r5, r8, lsl #28 │ │ │ │ + rsbseq lr, r5, r8, lsl #31 │ │ │ │ stc 6, cr4, [sp, #352] @ 0x160 │ │ │ │ vstr d4, [sp, #168] @ 0xa8 │ │ │ │ vstr d6, [sp, #152] @ 0x98 │ │ │ │ @ instruction: 0xf09e7b24 │ │ │ │ blge f8359c │ │ │ │ ldrmi r9, [r9], -r2, lsr #6 │ │ │ │ @ instruction: 0xf4f4f074 │ │ │ │ @@ -119798,34 +119798,34 @@ │ │ │ │ vsqrt.f64 d17, d5 │ │ │ │ svclt 0x00b4fa10 │ │ │ │ blcc 1203424 │ │ │ │ blcc 1103428 │ │ │ │ svclt 0x0066f7fe │ │ │ │ rscsle sl, r1, #252, 18 @ 0x3f0000 │ │ │ │ svccc 0x0050624d │ │ │ │ - rsbseq sp, r5, lr, lsr #19 │ │ │ │ - rsbseq lr, r5, ip, lsr #22 │ │ │ │ - rsbseq sp, r5, ip, lsl #19 │ │ │ │ - rsbseq lr, r5, sl, lsl #22 │ │ │ │ - rsbseq sp, r5, lr, lsr #17 │ │ │ │ - rsbseq lr, r5, ip, lsr #20 │ │ │ │ - rsbseq sp, r5, r6, asr #13 │ │ │ │ - rsbseq lr, r5, r6, asr #16 │ │ │ │ - rsbseq sp, r5, r8, lsr #13 │ │ │ │ - rsbseq lr, r5, r8, lsr #16 │ │ │ │ - rsbseq sp, r5, sl, lsl #13 │ │ │ │ - rsbseq lr, r5, sl, lsl #16 │ │ │ │ - rsbseq sp, r5, r0, ror #11 │ │ │ │ - rsbseq lr, r5, r0, ror #14 │ │ │ │ - ldrhteq sp, [r5], #-80 @ 0xffffffb0 │ │ │ │ - rsbseq lr, r5, r0, lsr r7 │ │ │ │ - @ instruction: 0x0075d498 │ │ │ │ - rsbseq lr, r5, r8, lsl r6 │ │ │ │ - rsbseq sp, r5, sl, ror #6 │ │ │ │ - rsbseq lr, r5, sl, ror #9 │ │ │ │ + ldrhteq sp, [r5], #-150 @ 0xffffff6a │ │ │ │ + rsbseq lr, r5, r4, lsr fp │ │ │ │ + @ instruction: 0x0075d994 │ │ │ │ + rsbseq lr, r5, r2, lsl fp │ │ │ │ + ldrhteq sp, [r5], #-134 @ 0xffffff7a │ │ │ │ + rsbseq lr, r5, r4, lsr sl │ │ │ │ + rsbseq sp, r5, lr, asr #13 │ │ │ │ + rsbseq lr, r5, lr, asr #16 │ │ │ │ + ldrhteq sp, [r5], #-96 @ 0xffffffa0 │ │ │ │ + rsbseq lr, r5, r0, lsr r8 │ │ │ │ + @ instruction: 0x0075d692 │ │ │ │ + rsbseq lr, r5, r2, lsl r8 │ │ │ │ + rsbseq sp, r5, r8, ror #11 │ │ │ │ + rsbseq lr, r5, r8, ror #14 │ │ │ │ + ldrhteq sp, [r5], #-88 @ 0xffffffa8 │ │ │ │ + rsbseq lr, r5, r8, lsr r7 │ │ │ │ + rsbseq sp, r5, r0, lsr #9 │ │ │ │ + rsbseq lr, r5, r0, lsr #12 │ │ │ │ + rsbseq sp, r5, r2, ror r3 │ │ │ │ + ldrshteq lr, [r5], #-66 @ 0xffffffbe │ │ │ │ @ instruction: 0x1181f897 │ │ │ │ @ instruction: 0xf47e078e │ │ │ │ cdp 15, 11, cr10, cr5, cr2, {1} │ │ │ │ vsqrt.f64 d22, d0 │ │ │ │ vstrle s30, [r5, #-64] @ 0xffffffc0 │ │ │ │ blmi ff0c34b0 │ │ │ │ blx 4c35a4 │ │ │ │ @@ -120153,15 +120153,15 @@ │ │ │ │ @ instruction: 0xf03ef087 │ │ │ │ strbmi fp, [sl], -r0, asr #2 │ │ │ │ ldrbmi r2, [r1], -r1, lsl #6 │ │ │ │ @ instruction: 0xf7f84630 │ │ │ │ stmdacs r1, {r0, r3, r5, r6, r8, fp, ip, sp, lr, pc} │ │ │ │ mrcge 4, 6, APSR_nzcv, cr10, cr15, {3} │ │ │ │ vqshrun.s64 d9, , #29 │ │ │ │ - blls 887b08 │ │ │ │ + blls 887b08 │ │ │ │ @ instruction: 0xf7fd9320 │ │ │ │ @ instruction: 0xeeb5bb80 │ │ │ │ vsqrt.f64 d20, d0 │ │ │ │ @ instruction: 0xf6bdfa10 │ │ │ │ @ instruction: 0xf7fdafdf │ │ │ │ @ instruction: 0xf789bfbb │ │ │ │ strmi lr, [r3], sl, lsl #24 │ │ │ │ @@ -120178,30 +120178,30 @@ │ │ │ │ cdp2 7, 10, cr15, cr4, cr15, {4} │ │ │ │ @ instruction: 0x46594814 │ │ │ │ @ instruction: 0xf78f4478 │ │ │ │ @ instruction: 0xf7fdff5f │ │ │ │ svclt 0x0000ba6c │ │ │ │ rscsle sl, r1, #252, 18 @ 0x3f0000 │ │ │ │ svccc 0x0050624d │ │ │ │ - ldrhteq ip, [r5], #-244 @ 0xffffff0c │ │ │ │ - rsbseq lr, r5, r4, lsr r1 │ │ │ │ - rsbseq ip, r5, lr, lsl #30 │ │ │ │ - rsbseq lr, r5, lr, lsl #1 │ │ │ │ - rsbseq ip, r5, lr, asr #29 │ │ │ │ - rsbseq lr, r5, lr, asr #32 │ │ │ │ - rsbseq ip, r5, sl, lsl #29 │ │ │ │ - rsbseq lr, r5, sl │ │ │ │ - rsbseq ip, r5, r8, lsr #28 │ │ │ │ - rsbseq sp, r5, r8, lsr #31 │ │ │ │ - rsbseq ip, r5, r8, lsr #27 │ │ │ │ - rsbseq sp, r5, r8, lsr #30 │ │ │ │ - rsbseq ip, r5, r6, asr #26 │ │ │ │ - rsbseq sp, r5, r6, asr #29 │ │ │ │ - rsbseq ip, r5, r8, lsr #26 │ │ │ │ - rsbseq sp, r5, r8, lsr #29 │ │ │ │ + ldrhteq ip, [r5], #-252 @ 0xffffff04 │ │ │ │ + rsbseq lr, r5, ip, lsr r1 │ │ │ │ + rsbseq ip, r5, r6, lsl pc │ │ │ │ + @ instruction: 0x0075e096 │ │ │ │ + ldrsbteq ip, [r5], #-230 @ 0xffffff1a │ │ │ │ + rsbseq lr, r5, r6, asr r0 │ │ │ │ + @ instruction: 0x0075ce92 │ │ │ │ + rsbseq lr, r5, r2, lsl r0 │ │ │ │ + rsbseq ip, r5, r0, lsr lr │ │ │ │ + ldrhteq sp, [r5], #-240 @ 0xffffff10 │ │ │ │ + ldrhteq ip, [r5], #-208 @ 0xffffff30 │ │ │ │ + rsbseq sp, r5, r0, lsr pc │ │ │ │ + rsbseq ip, r5, lr, asr #26 │ │ │ │ + rsbseq sp, r5, lr, asr #29 │ │ │ │ + rsbseq ip, r5, r0, lsr sp │ │ │ │ + ldrhteq sp, [r5], #-224 @ 0xffffff20 │ │ │ │ ldmdami lr, {r0, r1, r7, r9, sl, lr}^ │ │ │ │ @ instruction: 0x11b8f241 │ │ │ │ andcc r4, ip, r8, ror r4 │ │ │ │ cdp2 7, 7, cr15, cr0, cr15, {4} │ │ │ │ @ instruction: 0x4659485b │ │ │ │ @ instruction: 0xf78f4478 │ │ │ │ @ instruction: 0xf7fdff2b │ │ │ │ @@ -120289,24 +120289,24 @@ │ │ │ │ msrne R9_usr, r1 │ │ │ │ andcc r4, ip, r8, ror r4 │ │ │ │ stc2l 7, cr15, [r2, #572] @ 0x23c │ │ │ │ ldrbmi r4, [r9], -ip, lsl #16 │ │ │ │ @ instruction: 0xf78f4478 │ │ │ │ @ instruction: 0xf7fdfe7d │ │ │ │ svclt 0x0000b98a │ │ │ │ - rsbseq ip, r5, r0, asr #25 │ │ │ │ - rsbseq sp, r5, r0, asr #28 │ │ │ │ - rsbseq ip, r5, r2, lsr #25 │ │ │ │ - rsbseq sp, r5, r2, lsr #28 │ │ │ │ - rsbseq ip, r5, lr, ror #24 │ │ │ │ - rsbseq sp, r5, lr, ror #27 │ │ │ │ - rsbseq ip, r5, r8, lsl ip │ │ │ │ - @ instruction: 0x0075dd98 │ │ │ │ - rsbseq ip, r5, r4, ror #22 │ │ │ │ - rsbseq sp, r5, r4, ror #25 │ │ │ │ + rsbseq ip, r5, r8, asr #25 │ │ │ │ + rsbseq sp, r5, r8, asr #28 │ │ │ │ + rsbseq ip, r5, sl, lsr #25 │ │ │ │ + rsbseq sp, r5, sl, lsr #28 │ │ │ │ + rsbseq ip, r5, r6, ror ip │ │ │ │ + ldrshteq sp, [r5], #-214 @ 0xffffff2a │ │ │ │ + rsbseq ip, r5, r0, lsr #24 │ │ │ │ + rsbseq sp, r5, r0, lsr #27 │ │ │ │ + rsbseq ip, r5, ip, ror #22 │ │ │ │ + rsbseq sp, r5, ip, ror #25 │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl febdf350 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0x46140fd0 │ │ │ │ blmi 1a5aaf4 │ │ │ │ ldrbtmi fp, [sl], #-135 @ 0xffffff79 │ │ │ │ ldmpl r3, {r0, r1, r2, r9, sl, lr}^ │ │ │ │ @@ -120409,24 +120409,24 @@ │ │ │ │ ldrbtmi r3, [r8], #-511 @ 0xfffffe01 │ │ │ │ ldc2 7, cr15, [r4, #572] @ 0x23c │ │ │ │ @ instruction: 0xf789e742 │ │ │ │ svclt 0x0000ea20 │ │ │ │ @ instruction: 0x008168b2 │ │ │ │ @ instruction: 0x000011b8 │ │ │ │ umulleq r6, r1, r8, r8 │ │ │ │ - rsbseq ip, r5, r0, asr #22 │ │ │ │ - ldrhteq ip, [r5], #-164 @ 0xffffff5c │ │ │ │ - rsbseq ip, r5, sl, lsl #20 │ │ │ │ - rsbseq sp, r5, sl, lsl #23 │ │ │ │ - rsbseq ip, r5, sl, asr #19 │ │ │ │ - rsbseq sp, r5, sl, asr #22 │ │ │ │ - ldrhteq ip, [r5], #-144 @ 0xffffff70 │ │ │ │ - rsbseq sp, r5, r0, lsr fp │ │ │ │ - @ instruction: 0x0075c994 │ │ │ │ - rsbseq sp, r5, r2, lsl fp │ │ │ │ + rsbseq ip, r5, r8, asr #22 │ │ │ │ + ldrhteq ip, [r5], #-172 @ 0xffffff54 │ │ │ │ + rsbseq ip, r5, r2, lsl sl │ │ │ │ + @ instruction: 0x0075db92 │ │ │ │ + ldrsbteq ip, [r5], #-146 @ 0xffffff6e │ │ │ │ + rsbseq sp, r5, r2, asr fp │ │ │ │ + ldrhteq ip, [r5], #-152 @ 0xffffff68 │ │ │ │ + rsbseq sp, r5, r8, lsr fp │ │ │ │ + @ instruction: 0x0075c99c │ │ │ │ + rsbseq sp, r5, sl, lsl fp │ │ │ │ mvnsmi lr, #737280 @ 0xb4000 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00a8f8cc │ │ │ │ @ instruction: 0xf8dfb08f │ │ │ │ @ instruction: 0xf8df2838 │ │ │ │ @ instruction: 0xf04f1838 │ │ │ │ @@ -120952,132 +120952,132 @@ │ │ │ │ andcc r4, ip, r8, ror r4 │ │ │ │ @ instruction: 0xf896f78f │ │ │ │ @ instruction: 0x46214879 │ │ │ │ @ instruction: 0xf78f4478 │ │ │ │ str pc, [pc], #-2385 @ 88b74 │ │ │ │ @ instruction: 0xffffc08f │ │ │ │ addeq r6, r1, r0, asr #13 │ │ │ │ - rsbseq r8, r5, r2, ror lr │ │ │ │ + rsbseq r8, r5, sl, ror lr │ │ │ │ @ instruction: 0x000011b8 │ │ │ │ - ldrsbteq ip, [r5], #-166 @ 0xffffff5a │ │ │ │ - rsbseq ip, r5, ip, ror #17 │ │ │ │ - rsbseq sp, r5, sl, ror #20 │ │ │ │ + ldrsbteq ip, [r5], #-174 @ 0xffffff52 │ │ │ │ + ldrshteq ip, [r5], #-132 @ 0xffffff7c │ │ │ │ + rsbseq sp, r5, r2, ror sl │ │ │ │ addeq r6, r1, r4, ror r6 │ │ │ │ - rsbseq ip, r5, sl, lsl r9 │ │ │ │ - rsbseq ip, r5, r6, asr r8 │ │ │ │ - ldrsbteq sp, [r5], #-148 @ 0xffffff6c │ │ │ │ - rsbseq ip, r5, sl, lsr r8 │ │ │ │ - ldrhteq sp, [r5], #-152 @ 0xffffff68 │ │ │ │ - ldrshteq ip, [r5], #-116 @ 0xffffff8c │ │ │ │ - rsbseq sp, r5, r2, ror r9 │ │ │ │ - ldrsbteq ip, [r5], #-118 @ 0xffffff8a │ │ │ │ - rsbseq sp, r5, r4, asr r9 │ │ │ │ + rsbseq ip, r5, r2, lsr #18 │ │ │ │ + rsbseq ip, r5, lr, asr r8 │ │ │ │ + ldrsbteq sp, [r5], #-156 @ 0xffffff64 │ │ │ │ + rsbseq ip, r5, r2, asr #16 │ │ │ │ + rsbseq sp, r5, r0, asr #19 │ │ │ │ + ldrshteq ip, [r5], #-124 @ 0xffffff84 │ │ │ │ + rsbseq sp, r5, sl, ror r9 │ │ │ │ + ldrsbteq ip, [r5], #-126 @ 0xffffff82 │ │ │ │ + rsbseq sp, r5, ip, asr r9 │ │ │ │ @ instruction: 0xffff88a7 │ │ │ │ @ instruction: 0xffff8c1d │ │ │ │ @ instruction: 0xffff6315 │ │ │ │ @ instruction: 0xffff69ed │ │ │ │ - rsbseq ip, r5, sl, ror #18 │ │ │ │ - rsbseq ip, r5, r4, asr r7 │ │ │ │ - ldrsbteq sp, [r5], #-130 @ 0xffffff7e │ │ │ │ + rsbseq ip, r5, r2, ror r9 │ │ │ │ + rsbseq ip, r5, ip, asr r7 │ │ │ │ + ldrsbteq sp, [r5], #-138 @ 0xffffff76 │ │ │ │ andeq r1, r0, r5, lsl #17 │ │ │ │ andeq r0, r0, pc, lsl #16 │ │ │ │ - rsbseq ip, r5, r6, lsl r7 │ │ │ │ - @ instruction: 0x0075d894 │ │ │ │ + rsbseq ip, r5, lr, lsl r7 │ │ │ │ + @ instruction: 0x0075d89c │ │ │ │ @ instruction: 0xffffaaa9 │ │ │ │ @ instruction: 0xffffab09 │ │ │ │ - ldrsbteq ip, [r5], #-96 @ 0xffffffa0 │ │ │ │ - rsbseq sp, r5, lr, asr #16 │ │ │ │ - ldrhteq ip, [r5], #-98 @ 0xffffff9e │ │ │ │ - rsbseq sp, r5, r0, lsr r8 │ │ │ │ - @ instruction: 0x0075c694 │ │ │ │ - rsbseq sp, r5, r2, lsl r8 │ │ │ │ - rsbseq ip, r5, r2, ror r6 │ │ │ │ - rsbseq sp, r5, lr, ror #15 │ │ │ │ + ldrsbteq ip, [r5], #-104 @ 0xffffff98 │ │ │ │ + rsbseq sp, r5, r6, asr r8 │ │ │ │ + ldrhteq ip, [r5], #-106 @ 0xffffff96 │ │ │ │ + rsbseq sp, r5, r8, lsr r8 │ │ │ │ + @ instruction: 0x0075c69c │ │ │ │ + rsbseq sp, r5, sl, lsl r8 │ │ │ │ + rsbseq ip, r5, sl, ror r6 │ │ │ │ + ldrshteq sp, [r5], #-118 @ 0xffffff8a │ │ │ │ @ instruction: 0xffffa7d3 │ │ │ │ - rsbseq ip, r5, lr, lsr r6 │ │ │ │ - ldrhteq sp, [r5], #-124 @ 0xffffff84 │ │ │ │ + rsbseq ip, r5, r6, asr #12 │ │ │ │ + rsbseq sp, r5, r4, asr #15 │ │ │ │ @ instruction: 0xffffa959 │ │ │ │ - rsbseq ip, r5, ip, lsl #12 │ │ │ │ - rsbseq sp, r5, sl, lsl #15 │ │ │ │ + rsbseq ip, r5, r4, lsl r6 │ │ │ │ + @ instruction: 0x0075d792 │ │ │ │ @ instruction: 0xffffb037 │ │ │ │ - ldrsbteq ip, [r5], #-90 @ 0xffffffa6 │ │ │ │ - rsbseq sp, r5, r8, asr r7 │ │ │ │ + rsbseq ip, r5, r2, ror #11 │ │ │ │ + rsbseq sp, r5, r0, ror #14 │ │ │ │ @ instruction: 0xffff7eb5 │ │ │ │ - rsbseq ip, r5, r8, lsr #11 │ │ │ │ - rsbseq sp, r5, r6, lsr #14 │ │ │ │ + ldrhteq ip, [r5], #-80 @ 0xffffffb0 │ │ │ │ + rsbseq sp, r5, lr, lsr #14 │ │ │ │ @ instruction: 0xffff7dcf │ │ │ │ - rsbseq ip, r5, r6, ror r5 │ │ │ │ - ldrshteq sp, [r5], #-100 @ 0xffffff9c │ │ │ │ + rsbseq ip, r5, lr, ror r5 │ │ │ │ + ldrshteq sp, [r5], #-108 @ 0xffffff94 │ │ │ │ @ instruction: 0xffff7d61 │ │ │ │ - rsbseq ip, r5, r4, asr #10 │ │ │ │ - rsbseq sp, r5, r2, asr #13 │ │ │ │ + rsbseq ip, r5, ip, asr #10 │ │ │ │ + rsbseq sp, r5, sl, asr #13 │ │ │ │ @ instruction: 0xffff594f │ │ │ │ - rsbseq ip, r5, lr, lsl #10 │ │ │ │ - rsbseq sp, r5, ip, lsl #13 │ │ │ │ + rsbseq ip, r5, r6, lsl r5 │ │ │ │ + @ instruction: 0x0075d694 │ │ │ │ @ instruction: 0xffffaec9 │ │ │ │ - ldrsbteq ip, [r5], #-76 @ 0xffffffb4 │ │ │ │ - rsbseq sp, r5, sl, asr r6 │ │ │ │ + rsbseq ip, r5, r4, ror #9 │ │ │ │ + rsbseq sp, r5, r2, ror #12 │ │ │ │ @ instruction: 0xffff6797 │ │ │ │ - rsbseq ip, r5, sl, lsr #9 │ │ │ │ - rsbseq sp, r5, r8, lsr #12 │ │ │ │ + ldrhteq ip, [r5], #-66 @ 0xffffffbe │ │ │ │ + rsbseq sp, r5, r0, lsr r6 │ │ │ │ andeq r0, r0, r1, asr #20 │ │ │ │ - rsbseq ip, r5, r8, ror r4 │ │ │ │ - ldrshteq sp, [r5], #-86 @ 0xffffffaa │ │ │ │ + rsbseq ip, r5, r0, lsl #9 │ │ │ │ + ldrshteq sp, [r5], #-94 @ 0xffffffa2 │ │ │ │ @ instruction: 0xffff7b1f │ │ │ │ - rsbseq ip, r5, r6, asr #8 │ │ │ │ - rsbseq sp, r5, r4, asr #11 │ │ │ │ + rsbseq ip, r5, lr, asr #8 │ │ │ │ + rsbseq sp, r5, ip, asr #11 │ │ │ │ @ instruction: 0xffffc507 │ │ │ │ - rsbseq ip, r5, ip, lsl #8 │ │ │ │ - rsbseq sp, r5, sl, lsl #11 │ │ │ │ + rsbseq ip, r5, r4, lsl r4 │ │ │ │ + @ instruction: 0x0075d592 │ │ │ │ @ instruction: 0xffff6e35 │ │ │ │ @ instruction: 0xffffaa3b │ │ │ │ - rsbseq ip, r5, r6, asr #7 │ │ │ │ - rsbseq sp, r5, r6, asr #10 │ │ │ │ + rsbseq ip, r5, lr, asr #7 │ │ │ │ + rsbseq sp, r5, lr, asr #10 │ │ │ │ @ instruction: 0xffffb825 │ │ │ │ - @ instruction: 0x0075c39a │ │ │ │ - rsbseq sp, r5, sl, lsl r5 │ │ │ │ + rsbseq ip, r5, r2, lsr #7 │ │ │ │ + rsbseq sp, r5, r2, lsr #10 │ │ │ │ @ instruction: 0xffff657d │ │ │ │ - rsbseq ip, r5, lr, ror #6 │ │ │ │ - rsbseq sp, r5, lr, ror #9 │ │ │ │ - rsbseq ip, r5, sl, ror #11 │ │ │ │ - rsbseq ip, r5, lr, ror r5 │ │ │ │ - rsbseq ip, r5, r4, lsr #6 │ │ │ │ - rsbseq sp, r5, r4, lsr #9 │ │ │ │ - ldrsbteq ip, [r5], #-82 @ 0xffffffae │ │ │ │ - rsbseq ip, r5, lr, lsl #12 │ │ │ │ - ldrsbteq ip, [r5], #-42 @ 0xffffffd6 │ │ │ │ - rsbseq sp, r5, sl, asr r4 │ │ │ │ - rsbseq ip, r5, ip, ror #11 │ │ │ │ - rsbseq ip, r5, r6, lsr r6 │ │ │ │ - @ instruction: 0x0075c296 │ │ │ │ - rsbseq sp, r5, r6, lsl r4 │ │ │ │ - rsbseq ip, r5, r4, lsr #12 │ │ │ │ - rsbseq ip, r5, r6, asr r6 │ │ │ │ - rsbseq ip, r5, r6, asr r2 │ │ │ │ - ldrsbteq sp, [r5], #-54 @ 0xffffffca │ │ │ │ - rsbseq ip, r5, r0, asr #12 │ │ │ │ - rsbseq ip, r5, r6, lsl #13 │ │ │ │ - rsbseq ip, r5, r6, lsl r2 │ │ │ │ - @ instruction: 0x0075d396 │ │ │ │ - rsbseq ip, r5, r6, lsr #13 │ │ │ │ - rsbseq ip, r5, r6, ror #12 │ │ │ │ - ldrsbteq ip, [r5], #-24 @ 0xffffffe8 │ │ │ │ - rsbseq sp, r5, r8, asr r3 │ │ │ │ - @ instruction: 0x0075c690 │ │ │ │ - ldrsbteq ip, [r5], #-98 @ 0xffffff9e │ │ │ │ - @ instruction: 0x0075c19e │ │ │ │ - rsbseq sp, r5, lr, lsl r3 │ │ │ │ - ldrhteq ip, [r5], #-110 @ 0xffffff92 │ │ │ │ - rsbseq ip, r5, ip, lsl #14 │ │ │ │ - rsbseq ip, r5, r4, ror #2 │ │ │ │ - rsbseq sp, r5, r4, ror #5 │ │ │ │ - rsbseq ip, r5, lr, ror #13 │ │ │ │ - rsbseq ip, r5, ip, lsr r7 │ │ │ │ - rsbseq ip, r5, ip, lsl #2 │ │ │ │ - rsbseq sp, r5, ip, lsl #5 │ │ │ │ + rsbseq ip, r5, r6, ror r3 │ │ │ │ + ldrshteq sp, [r5], #-70 @ 0xffffffba │ │ │ │ + ldrshteq ip, [r5], #-82 @ 0xffffffae │ │ │ │ + rsbseq ip, r5, r6, lsl #11 │ │ │ │ + rsbseq ip, r5, ip, lsr #6 │ │ │ │ + rsbseq sp, r5, ip, lsr #9 │ │ │ │ + ldrsbteq ip, [r5], #-90 @ 0xffffffa6 │ │ │ │ + rsbseq ip, r5, r6, lsl r6 │ │ │ │ + rsbseq ip, r5, r2, ror #5 │ │ │ │ + rsbseq sp, r5, r2, ror #8 │ │ │ │ + ldrshteq ip, [r5], #-84 @ 0xffffffac │ │ │ │ + rsbseq ip, r5, lr, lsr r6 │ │ │ │ + @ instruction: 0x0075c29e │ │ │ │ + rsbseq sp, r5, lr, lsl r4 │ │ │ │ + rsbseq ip, r5, ip, lsr #12 │ │ │ │ + rsbseq ip, r5, lr, asr r6 │ │ │ │ + rsbseq ip, r5, lr, asr r2 │ │ │ │ + ldrsbteq sp, [r5], #-62 @ 0xffffffc2 │ │ │ │ + rsbseq ip, r5, r8, asr #12 │ │ │ │ + rsbseq ip, r5, lr, lsl #13 │ │ │ │ + rsbseq ip, r5, lr, lsl r2 │ │ │ │ + @ instruction: 0x0075d39e │ │ │ │ + rsbseq ip, r5, lr, lsr #13 │ │ │ │ + rsbseq ip, r5, lr, ror #12 │ │ │ │ + rsbseq ip, r5, r0, ror #3 │ │ │ │ + rsbseq sp, r5, r0, ror #6 │ │ │ │ + @ instruction: 0x0075c698 │ │ │ │ + ldrsbteq ip, [r5], #-106 @ 0xffffff96 │ │ │ │ + rsbseq ip, r5, r6, lsr #3 │ │ │ │ + rsbseq sp, r5, r6, lsr #6 │ │ │ │ + rsbseq ip, r5, r6, asr #13 │ │ │ │ + rsbseq ip, r5, r4, lsl r7 │ │ │ │ + rsbseq ip, r5, ip, ror #2 │ │ │ │ + rsbseq sp, r5, ip, ror #5 │ │ │ │ + ldrshteq ip, [r5], #-102 @ 0xffffff9a │ │ │ │ + rsbseq ip, r5, r4, asr #14 │ │ │ │ + rsbseq ip, r5, r4, lsl r1 │ │ │ │ + @ instruction: 0x0075d294 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ bl febdff5c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ssub8mi r0, r4, r0 │ │ │ │ @ instruction: 0xf7ffb082 │ │ │ │ stmdacs r1, {r0, r1, r2, r3, r4, r6, r7, r9, fp, ip, sp, lr, pc} │ │ │ │ svclt 0x00084603 │ │ │ │ @@ -121088,16 +121088,16 @@ │ │ │ │ ldrbtmi r4, [r8], #-2054 @ 0xfffff7fa │ │ │ │ @ instruction: 0xf78e300c │ │ │ │ stmdami r5, {r0, r2, r7, r8, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ ldrbtmi r9, [r8], #-2305 @ 0xfffff6ff │ │ │ │ @ instruction: 0xf840f78f │ │ │ │ ldrmi r9, [r8], -r1, lsl #22 │ │ │ │ ldclt 0, cr11, [r0, #-8] │ │ │ │ - rsbseq fp, r5, sl, ror #29 │ │ │ │ - rsbseq sp, r5, sl, rrx │ │ │ │ + ldrshteq fp, [r5], #-226 @ 0xffffff1e │ │ │ │ + rsbseq sp, r5, r2, ror r0 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x0078f8cc │ │ │ │ @ instruction: 0x4692b099 │ │ │ │ @ instruction: 0x461c4af9 │ │ │ │ @ instruction: 0x46064bf9 │ │ │ │ @@ -121347,45 +121347,45 @@ │ │ │ │ stc2 7, cr15, [r2, #568] @ 0x238 │ │ │ │ ldrbtmi r4, [r8], #-2083 @ 0xfffff7dd │ │ │ │ cdp2 7, 3, cr15, cr14, cr14, {4} │ │ │ │ @ instruction: 0xf788e648 │ │ │ │ svclt 0x0000eaca │ │ │ │ addeq r5, r1, r0, asr ip │ │ │ │ @ instruction: 0x000011b8 │ │ │ │ - ldrshteq r8, [r5], #-62 @ 0xffffffc2 │ │ │ │ - rsbseq fp, r5, lr, asr lr │ │ │ │ - @ instruction: 0x0075c49e │ │ │ │ + rsbseq r8, r5, r6, lsl #8 │ │ │ │ + rsbseq fp, r5, r6, ror #28 │ │ │ │ + rsbseq ip, r5, r6, lsr #9 │ │ │ │ addeq r5, r1, r0, ror #23 │ │ │ │ - ldrhteq fp, [r5], #-220 @ 0xffffff24 │ │ │ │ - rsbseq ip, r5, ip, lsr pc │ │ │ │ - rsbseq fp, r5, ip, lsl #27 │ │ │ │ - rsbseq ip, r5, ip, lsl #30 │ │ │ │ - rsbseq fp, r5, r2, ror sp │ │ │ │ - ldrshteq ip, [r5], #-226 @ 0xffffff1e │ │ │ │ - rsbseq fp, r5, r8, asr #27 │ │ │ │ - rsbseq fp, r5, r4, asr #24 │ │ │ │ - rsbseq ip, r5, r4, asr #27 │ │ │ │ - rsbseq fp, r5, ip, lsr #24 │ │ │ │ - rsbseq ip, r5, sl, lsr #27 │ │ │ │ - rsbseq fp, r5, ip, lsl #24 │ │ │ │ - rsbseq ip, r5, ip, lsl #27 │ │ │ │ - ldrshteq fp, [r5], #-180 @ 0xffffff4c │ │ │ │ - rsbseq ip, r5, r2, ror sp │ │ │ │ + rsbseq fp, r5, r4, asr #27 │ │ │ │ + rsbseq ip, r5, r4, asr #30 │ │ │ │ + @ instruction: 0x0075bd94 │ │ │ │ + rsbseq ip, r5, r4, lsl pc │ │ │ │ + rsbseq fp, r5, sl, ror sp │ │ │ │ + ldrshteq ip, [r5], #-234 @ 0xffffff16 │ │ │ │ + ldrsbteq fp, [r5], #-208 @ 0xffffff30 │ │ │ │ rsbseq fp, r5, ip, asr #24 │ │ │ │ - rsbseq fp, r5, r6, lsl ip │ │ │ │ - rsbseq fp, r5, sl, ror #22 │ │ │ │ - rsbseq ip, r5, lr, lsl r2 │ │ │ │ - rsbseq fp, r5, r8, lsr fp │ │ │ │ - ldrhteq ip, [r5], #-200 @ 0xffffff38 │ │ │ │ - rsbseq fp, r5, lr, lsl fp │ │ │ │ - @ instruction: 0x0075cc9c │ │ │ │ - rsbseq fp, r5, r4, lsl #22 │ │ │ │ - rsbseq ip, r5, r2, lsl #25 │ │ │ │ - rsbseq fp, r5, r4, ror #21 │ │ │ │ - rsbseq ip, r5, sl, lsl #2 │ │ │ │ + rsbseq ip, r5, ip, asr #27 │ │ │ │ + rsbseq fp, r5, r4, lsr ip │ │ │ │ + ldrhteq ip, [r5], #-210 @ 0xffffff2e │ │ │ │ + rsbseq fp, r5, r4, lsl ip │ │ │ │ + @ instruction: 0x0075cd94 │ │ │ │ + ldrshteq fp, [r5], #-188 @ 0xffffff44 │ │ │ │ + rsbseq ip, r5, sl, ror sp │ │ │ │ + rsbseq fp, r5, r4, asr ip │ │ │ │ + rsbseq fp, r5, lr, lsl ip │ │ │ │ + rsbseq fp, r5, r2, ror fp │ │ │ │ + rsbseq ip, r5, r6, lsr #4 │ │ │ │ + rsbseq fp, r5, r0, asr #22 │ │ │ │ + rsbseq ip, r5, r0, asr #25 │ │ │ │ + rsbseq fp, r5, r6, lsr #22 │ │ │ │ + rsbseq ip, r5, r4, lsr #25 │ │ │ │ + rsbseq fp, r5, ip, lsl #22 │ │ │ │ + rsbseq ip, r5, sl, lsl #25 │ │ │ │ + rsbseq fp, r5, ip, ror #21 │ │ │ │ + rsbseq ip, r5, r2, lsl r1 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x0068f8cc │ │ │ │ ldrbmi pc, [r0, #-2271] @ 0xfffff721 @ │ │ │ │ @ instruction: 0xf8dfb09d │ │ │ │ @ instruction: 0x46991550 │ │ │ │ @@ -121726,53 +121726,53 @@ │ │ │ │ @ instruction: 0xf04f482c │ │ │ │ ldrbtmi r3, [r8], #-511 @ 0xfffffe01 │ │ │ │ blx 12c75be │ │ │ │ svclt 0x0000e7ee │ │ │ │ ldrdeq r5, [r1], r0 │ │ │ │ @ instruction: 0x000011b8 │ │ │ │ addeq r5, r1, r6, lsr #15 │ │ │ │ - rsbseq fp, r5, lr, asr #19 │ │ │ │ - rsbseq ip, r5, ip, asr #22 │ │ │ │ - rsbseq fp, r5, r6, lsl #19 │ │ │ │ - rsbseq ip, r5, r4, lsl #22 │ │ │ │ - ldrhteq fp, [r5], #-156 @ 0xffffff64 │ │ │ │ - rsbseq fp, r5, ip, lsl r9 │ │ │ │ - @ instruction: 0x0075ca9a │ │ │ │ - rsbseq ip, r5, sl, lsr #32 │ │ │ │ - rsbseq fp, r5, r6, ror #16 │ │ │ │ - @ instruction: 0x0075bf98 │ │ │ │ - rsbseq fp, r5, ip, lsr r8 │ │ │ │ - rsbseq ip, r5, sl │ │ │ │ - rsbseq fp, r5, r0, ror r8 │ │ │ │ - rsbseq fp, r5, r6, asr #15 │ │ │ │ - rsbseq ip, r5, r6, asr #18 │ │ │ │ - @ instruction: 0x0075b79a │ │ │ │ - rsbseq fp, r5, lr, lsr #31 │ │ │ │ - rsbseq fp, r5, r2, asr #14 │ │ │ │ - rsbseq fp, r5, r6, lsl #31 │ │ │ │ - rsbseq fp, r5, sl, lsl r7 │ │ │ │ - rsbseq fp, r5, r8, ror lr │ │ │ │ - ldrshteq fp, [r5], #-102 @ 0xffffff9a │ │ │ │ - rsbseq fp, r5, sl, ror #30 │ │ │ │ - rsbseq fp, r5, ip, asr #13 │ │ │ │ - rsbseq fp, r5, lr, asr lr │ │ │ │ - rsbseq fp, r5, lr, lsl r6 │ │ │ │ - @ instruction: 0x0075c79e │ │ │ │ - rsbseq fp, r5, r4, lsl #12 │ │ │ │ - rsbseq fp, r5, r8, lsl #26 │ │ │ │ - rsbseq fp, r5, r6, ror #11 │ │ │ │ - rsbseq ip, r5, r6, ror #14 │ │ │ │ - rsbseq fp, r5, r6, lsl #11 │ │ │ │ - rsbseq ip, r5, r4, lsl #14 │ │ │ │ - rsbseq fp, r5, r6, lsr r5 │ │ │ │ - ldrhteq ip, [r5], #-100 @ 0xffffff9c │ │ │ │ - rsbseq fp, r5, ip, lsl r5 │ │ │ │ - @ instruction: 0x0075c69a │ │ │ │ - ldrshteq fp, [r5], #-76 @ 0xffffffb4 │ │ │ │ - rsbseq ip, r5, sl, ror r6 │ │ │ │ + ldrsbteq fp, [r5], #-150 @ 0xffffff6a │ │ │ │ + rsbseq ip, r5, r4, asr fp │ │ │ │ + rsbseq fp, r5, lr, lsl #19 │ │ │ │ + rsbseq ip, r5, ip, lsl #22 │ │ │ │ + rsbseq fp, r5, r4, asr #19 │ │ │ │ + rsbseq fp, r5, r4, lsr #18 │ │ │ │ + rsbseq ip, r5, r2, lsr #21 │ │ │ │ + rsbseq ip, r5, r2, lsr r0 │ │ │ │ + rsbseq fp, r5, lr, ror #16 │ │ │ │ + rsbseq fp, r5, r0, lsr #31 │ │ │ │ + rsbseq fp, r5, r4, asr #16 │ │ │ │ + rsbseq ip, r5, r2, lsl r0 │ │ │ │ + rsbseq fp, r5, r8, ror r8 │ │ │ │ + rsbseq fp, r5, lr, asr #15 │ │ │ │ + rsbseq ip, r5, lr, asr #18 │ │ │ │ + rsbseq fp, r5, r2, lsr #15 │ │ │ │ + ldrhteq fp, [r5], #-246 @ 0xffffff0a │ │ │ │ + rsbseq fp, r5, sl, asr #14 │ │ │ │ + rsbseq fp, r5, lr, lsl #31 │ │ │ │ + rsbseq fp, r5, r2, lsr #14 │ │ │ │ + rsbseq fp, r5, r0, lsl #29 │ │ │ │ + ldrshteq fp, [r5], #-110 @ 0xffffff92 │ │ │ │ + rsbseq fp, r5, r2, ror pc │ │ │ │ + ldrsbteq fp, [r5], #-100 @ 0xffffff9c │ │ │ │ + rsbseq fp, r5, r6, ror #28 │ │ │ │ + rsbseq fp, r5, r6, lsr #12 │ │ │ │ + rsbseq ip, r5, r6, lsr #15 │ │ │ │ + rsbseq fp, r5, ip, lsl #12 │ │ │ │ + rsbseq fp, r5, r0, lsl sp │ │ │ │ + rsbseq fp, r5, lr, ror #11 │ │ │ │ + rsbseq ip, r5, lr, ror #14 │ │ │ │ + rsbseq fp, r5, lr, lsl #11 │ │ │ │ + rsbseq ip, r5, ip, lsl #14 │ │ │ │ + rsbseq fp, r5, lr, lsr r5 │ │ │ │ + ldrhteq ip, [r5], #-108 @ 0xffffff94 │ │ │ │ + rsbseq fp, r5, r4, lsr #10 │ │ │ │ + rsbseq ip, r5, r2, lsr #13 │ │ │ │ + rsbseq fp, r5, r4, lsl #10 │ │ │ │ + rsbseq ip, r5, r2, lsl #13 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ bl febe0a38 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xb0900fb8 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ strls r9, [r0], #-3090 @ 0xfffff3ee │ │ │ │ strls r9, [r1], #-3091 @ 0xfffff3ed │ │ │ │ @@ -121794,16 +121794,16 @@ │ │ │ │ andcc r4, ip, r8, ror r4 │ │ │ │ blx 1476c8 │ │ │ │ stmdbls pc, {r0, r2, fp, lr} @ │ │ │ │ @ instruction: 0xf78e4478 │ │ │ │ blls 488390 │ │ │ │ andslt r4, r0, r8, lsl r6 │ │ │ │ svclt 0x0000bd10 │ │ │ │ - rsbseq fp, r5, r4, ror #7 │ │ │ │ - rsbseq ip, r5, r4, ror #10 │ │ │ │ + rsbseq fp, r5, ip, ror #7 │ │ │ │ + rsbseq ip, r5, ip, ror #10 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ blhi 1c4d6c │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x0070f8cc │ │ │ │ stmdavs r3, {r0, r1, r3, r4, r7, r9, sl, lr}^ │ │ │ │ blvs 1105188 │ │ │ │ @@ -122097,40 +122097,40 @@ │ │ │ │ @ instruction: 0xf78d300c │ │ │ │ ldmdami lr, {r0, r2, r5, r7, r8, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ mvnscc pc, pc, asr #32 │ │ │ │ @ instruction: 0xf78e4478 │ │ │ │ @ instruction: 0xe7c4f85f │ │ │ │ addeq r5, r1, sl, lsr r1 │ │ │ │ @ instruction: 0x000011b8 │ │ │ │ - ldrhteq fp, [r5], #-60 @ 0xffffffc4 │ │ │ │ - rsbseq fp, r5, r2, lsr #5 │ │ │ │ + rsbseq fp, r5, r4, asr #7 │ │ │ │ + rsbseq fp, r5, sl, lsr #5 │ │ │ │ addeq r4, r1, ip, lsr #31 │ │ │ │ - rsbseq fp, r5, sl, lsr #3 │ │ │ │ - rsbseq ip, r5, sl, lsr #6 │ │ │ │ - rsbseq fp, r5, r8, asr r1 │ │ │ │ - ldrsbteq ip, [r5], #-40 @ 0xffffffd8 │ │ │ │ - rsbseq fp, r5, r4, ror r0 │ │ │ │ - ldrshteq ip, [r5], #-20 @ 0xffffffec │ │ │ │ - rsbseq fp, r5, r6, asr r0 │ │ │ │ - ldrsbteq ip, [r5], #-22 @ 0xffffffea │ │ │ │ - rsbseq fp, r5, r8, lsr r0 │ │ │ │ - ldrhteq ip, [r5], #-24 @ 0xffffffe8 │ │ │ │ - rsbseq fp, r5, ip, lsl #1 │ │ │ │ - ldrhteq sl, [r5], #-250 @ 0xffffff06 │ │ │ │ - rsbseq ip, r5, sl, lsr r1 │ │ │ │ - @ instruction: 0x0075af9e │ │ │ │ - rsbseq ip, r5, ip, lsl r1 │ │ │ │ - rsbseq sl, r5, r0, lsl #31 │ │ │ │ - ldrshteq ip, [r5], #-14 │ │ │ │ - rsbseq sl, r5, r2, ror #30 │ │ │ │ - rsbseq ip, r5, r0, ror #1 │ │ │ │ - rsbseq sl, r5, r6, asr #30 │ │ │ │ - rsbseq ip, r5, r4, asr #1 │ │ │ │ - rsbseq sl, r5, sl, lsr #30 │ │ │ │ - rsbseq ip, r5, r8, lsr #1 │ │ │ │ + ldrhteq fp, [r5], #-18 @ 0xffffffee │ │ │ │ + rsbseq ip, r5, r2, lsr r3 │ │ │ │ + rsbseq fp, r5, r0, ror #2 │ │ │ │ + rsbseq ip, r5, r0, ror #5 │ │ │ │ + rsbseq fp, r5, ip, ror r0 │ │ │ │ + ldrshteq ip, [r5], #-28 @ 0xffffffe4 │ │ │ │ + rsbseq fp, r5, lr, asr r0 │ │ │ │ + ldrsbteq ip, [r5], #-30 @ 0xffffffe2 │ │ │ │ + rsbseq fp, r5, r0, asr #32 │ │ │ │ + rsbseq ip, r5, r0, asr #3 │ │ │ │ + @ instruction: 0x0075b094 │ │ │ │ + rsbseq sl, r5, r2, asr #31 │ │ │ │ + rsbseq ip, r5, r2, asr #2 │ │ │ │ + rsbseq sl, r5, r6, lsr #31 │ │ │ │ + rsbseq ip, r5, r4, lsr #2 │ │ │ │ + rsbseq sl, r5, r8, lsl #31 │ │ │ │ + rsbseq ip, r5, r6, lsl #2 │ │ │ │ + rsbseq sl, r5, sl, ror #30 │ │ │ │ + rsbseq ip, r5, r8, ror #1 │ │ │ │ + rsbseq sl, r5, lr, asr #30 │ │ │ │ + rsbseq ip, r5, ip, asr #1 │ │ │ │ + rsbseq sl, r5, r2, lsr pc │ │ │ │ + ldrhteq ip, [r5], #-0 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ blhi 145288 │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x0088f8cc │ │ │ │ pkhbtmi fp, r0, r3, lsl #1 │ │ │ │ ldrmi r4, [r5], -r9, lsl #13 │ │ │ │ @@ -122235,31 +122235,31 @@ │ │ │ │ @ instruction: 0xf6414815 │ │ │ │ @ instruction: 0xf04f413c │ │ │ │ ldrbtmi r3, [r8], #-1791 @ 0xfffff901 │ │ │ │ @ instruction: 0xf78d300c │ │ │ │ ldmdami r2, {r0, r1, r3, r7, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf78d4478 │ │ │ │ ldrb pc, [r7, -r7, asr #30] @ │ │ │ │ - ldrsbteq r7, [r5], #-56 @ 0xffffffc8 │ │ │ │ - ldrhteq r7, [r5], #-62 @ 0xffffffc2 │ │ │ │ - rsbseq r7, r5, r2, lsr #7 │ │ │ │ - rsbseq r7, r5, r4, lsl #7 │ │ │ │ - rsbseq r7, r5, r4, ror #6 │ │ │ │ - rsbseq sl, r5, ip, lsl #27 │ │ │ │ - rsbseq fp, r5, ip, lsl #30 │ │ │ │ - rsbseq sl, r5, r4, ror #26 │ │ │ │ - rsbseq fp, r5, r6, lsl #12 │ │ │ │ - rsbseq sl, r5, r8, asr #26 │ │ │ │ - rsbseq fp, r5, sl, ror #11 │ │ │ │ - rsbseq sl, r5, ip, lsr #26 │ │ │ │ - rsbseq fp, r5, lr, asr #11 │ │ │ │ - rsbseq sl, r5, r4, lsl sp │ │ │ │ - ldrhteq fp, [r5], #-86 @ 0xffffffaa │ │ │ │ - ldrshteq sl, [r5], #-198 @ 0xffffff3a │ │ │ │ - @ instruction: 0x0075b598 │ │ │ │ + rsbseq r7, r5, r0, ror #7 │ │ │ │ + rsbseq r7, r5, r6, asr #7 │ │ │ │ + rsbseq r7, r5, sl, lsr #7 │ │ │ │ + rsbseq r7, r5, ip, lsl #7 │ │ │ │ + rsbseq r7, r5, ip, ror #6 │ │ │ │ + @ instruction: 0x0075ad94 │ │ │ │ + rsbseq fp, r5, r4, lsl pc │ │ │ │ + rsbseq sl, r5, ip, ror #26 │ │ │ │ + rsbseq fp, r5, lr, lsl #12 │ │ │ │ + rsbseq sl, r5, r0, asr sp │ │ │ │ + ldrshteq fp, [r5], #-82 @ 0xffffffae │ │ │ │ + rsbseq sl, r5, r4, lsr sp │ │ │ │ + ldrsbteq fp, [r5], #-86 @ 0xffffffaa │ │ │ │ + rsbseq sl, r5, ip, lsl sp │ │ │ │ + ldrhteq fp, [r5], #-94 @ 0xffffffa2 │ │ │ │ + ldrshteq sl, [r5], #-206 @ 0xffffff32 │ │ │ │ + rsbseq fp, r5, r0, lsr #11 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00a0f8cc │ │ │ │ @ instruction: 0xf8df4617 │ │ │ │ ldrmi r2, [ip], -ip, ror #8 │ │ │ │ strbtcc pc, [r8], #-2271 @ 0xfffff721 @ │ │ │ │ @@ -122542,51 +122542,51 @@ │ │ │ │ @ instruction: 0x4632f7bf │ │ │ │ @ instruction: 0xf641a906 │ │ │ │ @ instruction: 0xf78c336e │ │ │ │ strb pc, [r8], -sp, lsr #26 @ │ │ │ │ ldmdb r2!, {r0, r1, r2, r7, r8, r9, sl, ip, sp, lr, pc}^ │ │ │ │ addeq r4, r1, r8, lsr #20 │ │ │ │ @ instruction: 0x000011b8 │ │ │ │ - rsbseq r7, r5, r4, asr #3 │ │ │ │ - rsbseq sl, r5, r0, asr #24 │ │ │ │ - rsbseq fp, r5, r2, lsl #10 │ │ │ │ - rsbseq sl, r5, ip, lsl #25 │ │ │ │ - rsbseq fp, r5, r8, lsr sp │ │ │ │ + rsbseq r7, r5, ip, asr #3 │ │ │ │ + rsbseq sl, r5, r8, asr #24 │ │ │ │ + rsbseq fp, r5, sl, lsl #10 │ │ │ │ + @ instruction: 0x0075ac94 │ │ │ │ + rsbseq fp, r5, r0, asr #26 │ │ │ │ addeq r4, r1, r2, lsr r9 │ │ │ │ - ldrshteq fp, [r5], #-194 @ 0xffffff3e │ │ │ │ - rsbseq sl, r5, r8, asr fp │ │ │ │ - ldrsbteq fp, [r5], #-200 @ 0xffffff38 │ │ │ │ - rsbseq fp, r5, r0, asr #25 │ │ │ │ - rsbseq sl, r5, r4, asr #22 │ │ │ │ - rsbseq sl, r5, lr, lsl #21 │ │ │ │ - rsbseq fp, r5, lr, lsl #24 │ │ │ │ - ldrshteq fp, [r5], #-182 @ 0xffffff4a │ │ │ │ - rsbseq sl, r5, r2, asr #20 │ │ │ │ - rsbseq fp, r5, r2, asr #23 │ │ │ │ - rsbseq fp, r5, ip, lsr #23 │ │ │ │ - ldrshteq sl, [r5], #-156 @ 0xffffff64 │ │ │ │ - rsbseq fp, r5, ip, ror fp │ │ │ │ - rsbseq sl, r5, r2, ror #19 │ │ │ │ - rsbseq fp, r5, r4, lsl #5 │ │ │ │ - rsbseq sl, r5, r8, ror r9 │ │ │ │ - ldrshteq fp, [r5], #-168 @ 0xffffff58 │ │ │ │ - rsbseq sl, r5, lr, asr r9 │ │ │ │ - rsbseq sl, r5, r6, lsr #31 │ │ │ │ - rsbseq sl, r5, r0, asr #18 │ │ │ │ - ldrhteq fp, [r5], #-174 @ 0xffffff52 │ │ │ │ - rsbseq sl, r5, r6, lsr #18 │ │ │ │ - rsbseq fp, r5, r4, lsr #21 │ │ │ │ - ldrshteq sl, [r5], #-138 @ 0xffffff76 │ │ │ │ - rsbseq fp, r5, sl, ror sl │ │ │ │ - rsbseq sl, r5, r4, asr r9 │ │ │ │ - ldrhteq sl, [r5], #-132 @ 0xffffff7c │ │ │ │ - rsbseq fp, r5, r8, asr #3 │ │ │ │ - rsbseq sl, r5, lr, ror #16 │ │ │ │ - rsbseq fp, r5, lr, ror #19 │ │ │ │ - rsbseq sl, r5, r4, asr #17 │ │ │ │ + ldrshteq fp, [r5], #-202 @ 0xffffff36 │ │ │ │ + rsbseq sl, r5, r0, ror #22 │ │ │ │ + rsbseq fp, r5, r0, ror #25 │ │ │ │ + rsbseq fp, r5, r8, asr #25 │ │ │ │ + rsbseq sl, r5, ip, asr #22 │ │ │ │ + @ instruction: 0x0075aa96 │ │ │ │ + rsbseq fp, r5, r6, lsl ip │ │ │ │ + ldrshteq fp, [r5], #-190 @ 0xffffff42 │ │ │ │ + rsbseq sl, r5, sl, asr #20 │ │ │ │ + rsbseq fp, r5, sl, asr #23 │ │ │ │ + ldrhteq fp, [r5], #-180 @ 0xffffff4c │ │ │ │ + rsbseq sl, r5, r4, lsl #20 │ │ │ │ + rsbseq fp, r5, r4, lsl #23 │ │ │ │ + rsbseq sl, r5, sl, ror #19 │ │ │ │ + rsbseq fp, r5, ip, lsl #5 │ │ │ │ + rsbseq sl, r5, r0, lsl #19 │ │ │ │ + rsbseq fp, r5, r0, lsl #22 │ │ │ │ + rsbseq sl, r5, r6, ror #18 │ │ │ │ + rsbseq sl, r5, lr, lsr #31 │ │ │ │ + rsbseq sl, r5, r8, asr #18 │ │ │ │ + rsbseq fp, r5, r6, asr #21 │ │ │ │ + rsbseq sl, r5, lr, lsr #18 │ │ │ │ + rsbseq fp, r5, ip, lsr #21 │ │ │ │ + rsbseq sl, r5, r2, lsl #18 │ │ │ │ + rsbseq fp, r5, r2, lsl #21 │ │ │ │ + rsbseq sl, r5, ip, asr r9 │ │ │ │ + ldrhteq sl, [r5], #-140 @ 0xffffff74 │ │ │ │ + ldrsbteq fp, [r5], #-16 │ │ │ │ + rsbseq sl, r5, r6, ror r8 │ │ │ │ + ldrshteq fp, [r5], #-150 @ 0xffffff6a │ │ │ │ + rsbseq sl, r5, ip, asr #17 │ │ │ │ ldrbmi lr, [r0, sp, lsr #18]! │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d8f8cc │ │ │ │ strmi fp, [r1], r2, lsl #1 │ │ │ │ strmi r6, [pc], -r8, asr #17 │ │ │ │ @ instruction: 0x469a4615 │ │ │ │ @@ -122678,25 +122678,25 @@ │ │ │ │ ldr r9, [r7, r1, lsl #22] │ │ │ │ @ instruction: 0xf641480e │ │ │ │ ldrbtmi r3, [r8], #-401 @ 0xfffffe6f │ │ │ │ @ instruction: 0xf78d300c │ │ │ │ stmdami ip, {r0, r2, r4, r8, r9, fp, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf78d4478 │ │ │ │ sbfx pc, r1, #23, #19 │ │ │ │ - ldrhteq r6, [r5], #-206 @ 0xffffff32 │ │ │ │ - rsbseq sl, r5, r2, lsr #13 │ │ │ │ - rsbseq fp, r5, r0, lsr #32 │ │ │ │ - rsbseq sl, r5, r8, ror #12 │ │ │ │ - rsbseq fp, r5, r8, ror #15 │ │ │ │ - rsbseq sl, r5, sl, asr #12 │ │ │ │ - rsbseq fp, r5, sl, asr #15 │ │ │ │ - rsbseq sl, r5, r6, lsr #12 │ │ │ │ - rsbseq fp, r5, r6, lsr #15 │ │ │ │ - rsbseq sl, r5, sl, lsl #12 │ │ │ │ - rsbseq sl, r5, ip, lsr #29 │ │ │ │ + rsbseq r6, r5, r6, asr #25 │ │ │ │ + rsbseq sl, r5, sl, lsr #13 │ │ │ │ + rsbseq fp, r5, r8, lsr #32 │ │ │ │ + rsbseq sl, r5, r0, ror r6 │ │ │ │ + ldrshteq fp, [r5], #-112 @ 0xffffff90 │ │ │ │ + rsbseq sl, r5, r2, asr r6 │ │ │ │ + ldrsbteq fp, [r5], #-114 @ 0xffffff8e │ │ │ │ + rsbseq sl, r5, lr, lsr #12 │ │ │ │ + rsbseq fp, r5, lr, lsr #15 │ │ │ │ + rsbseq sl, r5, r2, lsl r6 │ │ │ │ + ldrhteq sl, [r5], #-228 @ 0xffffff1c │ │ │ │ mvnsmi lr, sp, lsr #18 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e0f8cc │ │ │ │ bmi a1c0f4 │ │ │ │ addlt r4, r2, r6, lsr #22 │ │ │ │ @ instruction: 0x460f447a │ │ │ │ @@ -122734,19 +122734,19 @@ │ │ │ │ @ instruction: 0xf09a4630 │ │ │ │ @ instruction: 0x4669f63d │ │ │ │ @ instruction: 0xf78cf071 │ │ │ │ @ instruction: 0xf786e7d4 │ │ │ │ svclt 0x0000eff4 │ │ │ │ addeq r4, r1, r8, asr r3 │ │ │ │ @ instruction: 0x000011b8 │ │ │ │ - rsbseq sl, r5, lr, lsl #11 │ │ │ │ - rsbseq fp, r5, lr, lsl #14 │ │ │ │ + @ instruction: 0x0075a596 │ │ │ │ + rsbseq fp, r5, r6, lsl r7 │ │ │ │ addeq r4, r1, ip, lsl r3 │ │ │ │ - rsbseq sl, r5, r8, asr #10 │ │ │ │ - rsbseq fp, r5, r8, asr #13 │ │ │ │ + rsbseq sl, r5, r0, asr r5 │ │ │ │ + ldrsbteq fp, [r5], #-96 @ 0xffffffa0 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ bl febe1970 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ stmiavs r8, {r3, r4, r5, r6, r7, r8, r9, sl, fp}^ │ │ │ │ vmax.u32 d20, d9, d12 │ │ │ │ stmdbmi sl, {r0, r2, r3, r4, r5, r7, r8, sl, fp, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf7874479 │ │ │ │ @@ -122755,17 +122755,17 @@ │ │ │ │ stmdami r7, {r4, r8, sl, fp, ip, sp, pc} │ │ │ │ mvncc pc, r1, asr #12 │ │ │ │ andcc r4, ip, r8, ror r4 │ │ │ │ blx 1fc85d0 │ │ │ │ ldrbtmi r4, [r8], #-2052 @ 0xfffff7fc │ │ │ │ blx ec85da │ │ │ │ ldclt 0, cr2, [r0, #-0] │ │ │ │ - rsbseq r6, r5, r8, asr #20 │ │ │ │ - ldrsbteq sl, [r5], #-72 @ 0xffffffb8 │ │ │ │ - rsbseq sl, r5, sl, ror sp │ │ │ │ + rsbseq r6, r5, r0, asr sl │ │ │ │ + rsbseq sl, r5, r0, ror #9 │ │ │ │ + rsbseq sl, r5, r2, lsl #27 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ bl febe19bc │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ stmiavs r8, {r3, r4, r5, r6, r7, r8, r9, sl, fp}^ │ │ │ │ vmax.u32 d20, d9, d12 │ │ │ │ stmdbmi sl, {r0, r1, r2, r4, r7, r8, sl, fp, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf7874479 │ │ │ │ @@ -122774,17 +122774,17 @@ │ │ │ │ stmdami r7, {r4, r8, sl, fp, ip, sp, pc} │ │ │ │ mvnscc pc, r1, asr #12 │ │ │ │ andcc r4, ip, r8, ror r4 │ │ │ │ blx 164861c │ │ │ │ ldrbtmi r4, [r8], #-2052 @ 0xfffff7fc │ │ │ │ blx 548626 │ │ │ │ ldclt 0, cr2, [r0, #-0] │ │ │ │ - ldrshteq r6, [r5], #-156 @ 0xffffff64 │ │ │ │ - rsbseq sl, r5, ip, lsl #9 │ │ │ │ - rsbseq sl, r5, lr, lsr #26 │ │ │ │ + rsbseq r6, r5, r4, lsl #20 │ │ │ │ + @ instruction: 0x0075a494 │ │ │ │ + rsbseq sl, r5, r6, lsr sp │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl febe1a08 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r3, r8, ror #31 │ │ │ │ stmiavs r8, {r0, r2, r9, sl, lr}^ │ │ │ │ andls r4, r1, #12, 12 @ 0xc00000 │ │ │ │ stc2l 3, cr15, [lr, #-420]! @ 0xfffffe5c │ │ │ │ @@ -122807,19 +122807,19 @@ │ │ │ │ tstpmi r4, r1, asr #12 @ p-variant is OBSOLETE │ │ │ │ streq pc, [r8], #-111 @ 0xffffff91 │ │ │ │ andcc r4, ip, r8, ror r4 │ │ │ │ blx 5c86a0 │ │ │ │ ldrbtmi r4, [r8], #-2054 @ 0xfffff7fa │ │ │ │ blx ff4c86a8 │ │ │ │ svclt 0x0000e7df │ │ │ │ - rsbseq r6, r5, sl, lsr #19 │ │ │ │ - rsbseq sl, r5, sl, lsr #8 │ │ │ │ - rsbseq fp, r5, sl, lsr #11 │ │ │ │ - rsbseq sl, r5, r8, lsl #8 │ │ │ │ - rsbseq sl, r5, sl, lsr #25 │ │ │ │ + ldrhteq r6, [r5], #-146 @ 0xffffff6e │ │ │ │ + rsbseq sl, r5, r2, lsr r4 │ │ │ │ + ldrhteq fp, [r5], #-82 @ 0xffffffae │ │ │ │ + rsbseq sl, r5, r0, lsl r4 │ │ │ │ + ldrhteq sl, [r5], #-194 @ 0xffffff3e │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl febe1a94 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r3, r8, ror #31 │ │ │ │ stmiavs r8, {r0, r2, r9, sl, lr}^ │ │ │ │ andls r4, r1, #12, 12 @ 0xc00000 │ │ │ │ stc2 3, cr15, [r8, #-420]! @ 0xfffffe5c │ │ │ │ @@ -122842,19 +122842,19 @@ │ │ │ │ msrmi LR_usr, r1 │ │ │ │ streq pc, [r8], #-111 @ 0xffffff91 │ │ │ │ andcc r4, ip, r8, ror r4 │ │ │ │ @ instruction: 0xf9cef78d │ │ │ │ ldrbtmi r4, [r8], #-2054 @ 0xfffff7fa │ │ │ │ blx fe348734 │ │ │ │ svclt 0x0000e7df │ │ │ │ - rsbseq r6, r5, lr, lsl r9 │ │ │ │ - @ instruction: 0x0075a39e │ │ │ │ - rsbseq fp, r5, lr, lsl r5 │ │ │ │ - rsbseq sl, r5, ip, ror r3 │ │ │ │ - rsbseq sl, r5, lr, lsl ip │ │ │ │ + rsbseq r6, r5, r6, lsr #18 │ │ │ │ + rsbseq sl, r5, r6, lsr #7 │ │ │ │ + rsbseq fp, r5, r6, lsr #10 │ │ │ │ + rsbseq sl, r5, r4, lsl #7 │ │ │ │ + rsbseq sl, r5, r6, lsr #24 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ bl febe1b20 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ stmiavs r8, {r3, r4, r5, r6, r7, r8, r9, sl, fp}^ │ │ │ │ vmax.u32 d20, d9, d12 │ │ │ │ stmdbmi fp, {r0, r2, r5, r6, r7, sl, fp, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf7874479 │ │ │ │ @@ -122864,17 +122864,17 @@ │ │ │ │ @ instruction: 0xf6414807 │ │ │ │ ldrbtmi r4, [r8], #-316 @ 0xfffffec4 │ │ │ │ @ instruction: 0xf78d300c │ │ │ │ stmdami r5, {r0, r1, r5, r7, r8, fp, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf78d4478 │ │ │ │ @ instruction: 0xf04ffa5f │ │ │ │ ldclt 0, cr3, [r0, #-1020] @ 0xfffffc04 │ │ │ │ - @ instruction: 0x00756898 │ │ │ │ - rsbseq sl, r5, r6, lsr #6 │ │ │ │ - rsbseq sl, r5, r8, asr #23 │ │ │ │ + rsbseq r6, r5, r0, lsr #17 │ │ │ │ + rsbseq sl, r5, lr, lsr #6 │ │ │ │ + ldrsbteq sl, [r5], #-176 @ 0xffffff50 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ bl febe1b70 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ stmiavs r8, {r3, r4, r5, r6, r7, r8, r9, sl, fp}^ │ │ │ │ vmax.u32 d20, d9, d12 │ │ │ │ stmdbmi fp, {r0, r2, r3, r4, r5, r7, sl, fp, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf7874479 │ │ │ │ @@ -122884,17 +122884,17 @@ │ │ │ │ @ instruction: 0xf6414807 │ │ │ │ ldrbtmi r4, [r8], #-340 @ 0xfffffeac │ │ │ │ @ instruction: 0xf78d300c │ │ │ │ stmdami r5, {r0, r1, r3, r4, r5, r6, r8, fp, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf78d4478 │ │ │ │ andcs pc, r0, r7, lsr sl @ │ │ │ │ svclt 0x0000bd10 │ │ │ │ - rsbseq r6, r5, r8, asr #16 │ │ │ │ - ldrsbteq sl, [r5], #-38 @ 0xffffffda │ │ │ │ - rsbseq sl, r5, r8, ror fp │ │ │ │ + rsbseq r6, r5, r0, asr r8 │ │ │ │ + ldrsbteq sl, [r5], #-46 @ 0xffffffd2 │ │ │ │ + rsbseq sl, r5, r0, lsl #23 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ bl febe1bc0 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ stmiavs r8, {r3, r4, r5, r6, r7, r8, r9, sl, fp}^ │ │ │ │ vmax.u32 d20, d9, d12 │ │ │ │ stmdbmi fp, {r0, r2, r4, r7, sl, fp, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf7874479 │ │ │ │ @@ -122904,17 +122904,17 @@ │ │ │ │ @ instruction: 0xf6414807 │ │ │ │ ldrbtmi r4, [r8], #-364 @ 0xfffffe94 │ │ │ │ @ instruction: 0xf78d300c │ │ │ │ stmdami r5, {r0, r1, r4, r6, r8, fp, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf78d4478 │ │ │ │ andcs pc, r0, pc, lsl #20 │ │ │ │ svclt 0x0000bd10 │ │ │ │ - ldrshteq r6, [r5], #-120 @ 0xffffff88 │ │ │ │ - rsbseq sl, r5, r6, lsl #5 │ │ │ │ - rsbseq sl, r5, r8, lsr #22 │ │ │ │ + rsbseq r6, r5, r0, lsl #16 │ │ │ │ + rsbseq sl, r5, lr, lsl #5 │ │ │ │ + rsbseq sl, r5, r0, lsr fp │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ bl febe1c10 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ stmiavs r8, {r3, r4, r5, r6, r7, r8, r9, sl, fp}^ │ │ │ │ vmax.u32 d20, d9, d12 │ │ │ │ stmdbmi fp, {r0, r2, r3, r5, r6, sl, fp, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf7874479 │ │ │ │ @@ -122924,17 +122924,17 @@ │ │ │ │ @ instruction: 0xf6414807 │ │ │ │ ldrbtmi r4, [r8], #-388 @ 0xfffffe7c │ │ │ │ @ instruction: 0xf78d300c │ │ │ │ stmdami r5, {r0, r1, r3, r5, r8, fp, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf78d4478 │ │ │ │ andcs pc, r0, r7, ror #19 │ │ │ │ svclt 0x0000bd10 │ │ │ │ - rsbseq r6, r5, r8, lsr #15 │ │ │ │ - rsbseq sl, r5, r6, lsr r2 │ │ │ │ - ldrsbteq sl, [r5], #-168 @ 0xffffff58 │ │ │ │ + ldrhteq r6, [r5], #-112 @ 0xffffff90 │ │ │ │ + rsbseq sl, r5, lr, lsr r2 │ │ │ │ + rsbseq sl, r5, r0, ror #21 │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl febe1c60 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r3, r0, ror #31 │ │ │ │ stmiavs r8, {r1, r2, r9, sl, lr}^ │ │ │ │ ldrmi r4, [r7], -ip, lsl #12 │ │ │ │ vmin.u32 d20, d9, d13 │ │ │ │ @@ -122968,19 +122968,19 @@ │ │ │ │ bicsle r2, r1, r0, lsl #18 │ │ │ │ movwcs r4, #5633 @ 0x1601 │ │ │ │ @ instruction: 0x463a4630 │ │ │ │ strls r2, [r0, #-1025] @ 0xfffffbff │ │ │ │ blx 1548ac2 │ │ │ │ andlt r4, r3, r0, lsr #12 │ │ │ │ svclt 0x0000bdf0 │ │ │ │ - rsbseq r6, r5, r0, asr r7 │ │ │ │ - rsbseq sl, r5, r6, asr #3 │ │ │ │ - rsbseq fp, r5, r6, asr #6 │ │ │ │ - rsbseq sl, r5, r8, lsr #3 │ │ │ │ - rsbseq sl, r5, sl, asr #20 │ │ │ │ + rsbseq r6, r5, r8, asr r7 │ │ │ │ + rsbseq sl, r5, lr, asr #3 │ │ │ │ + rsbseq fp, r5, lr, asr #6 │ │ │ │ + ldrhteq sl, [r5], #-16 │ │ │ │ + rsbseq sl, r5, r2, asr sl │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00c0f8cc │ │ │ │ bmi 121c56c │ │ │ │ blmi 121c594 │ │ │ │ addlt r4, r7, sl, ror r4 │ │ │ │ @@ -123050,20 +123050,20 @@ │ │ │ │ @ instruction: 0xf09a4620 │ │ │ │ ldrtmi pc, [r9], -r5, asr #7 @ │ │ │ │ @ instruction: 0xf0712401 │ │ │ │ @ instruction: 0xe796f513 │ │ │ │ ldcl 7, cr15, [sl, #-536]! @ 0xfffffde8 │ │ │ │ addeq r3, r1, r8, ror #29 │ │ │ │ @ instruction: 0x000011b8 │ │ │ │ - rsbseq r6, r5, r6, lsl #13 │ │ │ │ + rsbseq r6, r5, lr, lsl #13 │ │ │ │ addeq r3, r1, r6, lsr #29 │ │ │ │ - rsbseq sl, r5, r4, ror #1 │ │ │ │ - rsbseq fp, r5, r4, ror #4 │ │ │ │ - rsbseq sl, r5, sl, asr #1 │ │ │ │ - rsbseq sl, r5, ip, ror #18 │ │ │ │ + rsbseq sl, r5, ip, ror #1 │ │ │ │ + rsbseq fp, r5, ip, ror #4 │ │ │ │ + ldrsbteq sl, [r5], #-2 │ │ │ │ + rsbseq sl, r5, r4, ror r9 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r8 │ │ │ │ bl febe1e64 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ stmiavs r8, {r4, r5, r6, r7, r8, r9, sl, fp}^ │ │ │ │ ldrmi r4, [r5], -ip, lsl #12 │ │ │ │ blx 1147a1a │ │ │ │ ldrbtmi r4, [r9], #-2325 @ 0xfffff6eb │ │ │ │ @@ -123083,17 +123083,17 @@ │ │ │ │ mvnmi pc, r1, asr #12 │ │ │ │ andcc r4, ip, r8, ror r4 │ │ │ │ @ instruction: 0xffeef78c │ │ │ │ ldrbtmi r4, [r8], #-2054 @ 0xfffff7fa │ │ │ │ @ instruction: 0xf8aaf78d │ │ │ │ svclt 0x0000e7dd │ │ │ │ ... │ │ │ │ - rsbseq r6, r5, r2, asr r5 │ │ │ │ - ldrhteq r9, [r5], #-252 @ 0xffffff04 │ │ │ │ - rsbseq sl, r5, lr, asr r8 │ │ │ │ + rsbseq r6, r5, sl, asr r5 │ │ │ │ + rsbseq r9, r5, r4, asr #31 │ │ │ │ + rsbseq sl, r5, r6, ror #16 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r8 │ │ │ │ bl febe1ee0 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ stmiavs r8, {r4, r5, r6, r7, r8, r9, sl, fp}^ │ │ │ │ ldrmi r4, [r5], -ip, lsl #12 │ │ │ │ blx 1c7a96 │ │ │ │ ldrbtmi r4, [r9], #-2326 @ 0xfffff6ea │ │ │ │ @@ -123114,17 +123114,17 @@ │ │ │ │ andcc r4, ip, r8, ror r4 │ │ │ │ @ instruction: 0xffb0f78c │ │ │ │ ldrbtmi r4, [r8], #-2055 @ 0xfffff7f9 │ │ │ │ @ instruction: 0xf86cf78d │ │ │ │ svclt 0x0000e7dd │ │ │ │ andhi pc, r0, pc, lsr #7 │ │ │ │ ... │ │ │ │ - ldrsbteq r6, [r5], #-70 @ 0xffffffba │ │ │ │ - rsbseq r9, r5, r0, asr #30 │ │ │ │ - rsbseq sl, r5, r2, ror #15 │ │ │ │ + ldrsbteq r6, [r5], #-78 @ 0xffffffb2 │ │ │ │ + rsbseq r9, r5, r8, asr #30 │ │ │ │ + rsbseq sl, r5, sl, ror #15 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ bl febe1f60 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ stmiavs r8, {r3, r4, r5, r6, r7, r8, r9, sl, fp}^ │ │ │ │ vmax.u32 d20, d9, d12 │ │ │ │ stmdbmi fp, {r0, r2, r6, r7, r9, fp, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf7874479 │ │ │ │ @@ -123134,17 +123134,17 @@ │ │ │ │ @ instruction: 0xf6414807 │ │ │ │ ldrbtmi r5, [r8], #-286 @ 0xfffffee2 │ │ │ │ @ instruction: 0xf78c300c │ │ │ │ stmdami r5, {r0, r1, r7, r8, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf78d4478 │ │ │ │ andcs pc, r0, pc, lsr r8 @ │ │ │ │ svclt 0x0000bd10 │ │ │ │ - rsbseq r6, r5, r8, asr r4 │ │ │ │ - rsbseq r9, r5, r6, ror #29 │ │ │ │ - rsbseq sl, r5, r8, lsl #15 │ │ │ │ + rsbseq r6, r5, r0, ror #8 │ │ │ │ + rsbseq r9, r5, lr, ror #29 │ │ │ │ + @ instruction: 0x0075a790 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ bl febe1fb0 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ stmiavs r8, {r3, r4, r5, r6, r7, r8, r9, sl, fp}^ │ │ │ │ vmax.u32 d20, d9, d12 │ │ │ │ stmdbmi fp, {r0, r2, r3, r4, r7, r9, fp, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf7874479 │ │ │ │ @@ -123154,17 +123154,17 @@ │ │ │ │ @ instruction: 0xf6414807 │ │ │ │ ldrbtmi r5, [r8], #-312 @ 0xfffffec8 │ │ │ │ @ instruction: 0xf78c300c │ │ │ │ stmdami r5, {r0, r1, r3, r4, r6, r8, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf78d4478 │ │ │ │ andcs pc, r0, r7, lsl r8 @ │ │ │ │ svclt 0x0000bd10 │ │ │ │ - rsbseq r6, r5, r8, lsl #8 │ │ │ │ - @ instruction: 0x00759e96 │ │ │ │ - rsbseq sl, r5, r8, lsr r7 │ │ │ │ + rsbseq r6, r5, r0, lsl r4 │ │ │ │ + @ instruction: 0x00759e9e │ │ │ │ + rsbseq sl, r5, r0, asr #14 │ │ │ │ andeq r0, r0, r0 │ │ │ │ ldrbmi r4, [r0, -r8, lsl #12]! │ │ │ │ push {r0, r1, r4, r7, fp, sp, lr} │ │ │ │ stmvs lr, {r4, r5, r6, r7, r8, lr} │ │ │ │ @ instruction: 0xd125429e │ │ │ │ stcle 14, cr2, [r6, #-0] │ │ │ │ stmdavs sl, {r2, r4, r9, sl, lr} │ │ │ │ @@ -123249,15 +123249,15 @@ │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ mrsle r0, LR_svc │ │ │ │ andlt r2, r5, r1 │ │ │ │ @ instruction: 0xf786bd30 │ │ │ │ svclt 0x0000ebea │ │ │ │ addeq r3, r1, r6, lsl #22 │ │ │ │ @ instruction: 0x000011b8 │ │ │ │ - rsbseq sl, r5, r6, lsr #14 │ │ │ │ + rsbseq sl, r5, lr, lsr #14 │ │ │ │ addeq r3, r1, ip, asr #21 │ │ │ │ ldrbmi lr, [r0, sp, lsr #18]! │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d8f8cc │ │ │ │ strmi fp, [r6], -r2, lsl #1 │ │ │ │ strmi r4, [ip], -r8, lsl #12 │ │ │ │ @@ -123330,19 +123330,19 @@ │ │ │ │ blmi 32571c >::_M_default_append(unsigned int)@@Base+0xa2b58> │ │ │ │ cmppvc pc, pc, asr #8 @ p-variant is OBSOLETE │ │ │ │ strtmi r9, [r1], -r0, lsl #2 │ │ │ │ addseq r4, r2, fp, ror r4 │ │ │ │ @ instruction: 0xff9ef789 │ │ │ │ cmnvs r3, r0, lsl #6 │ │ │ │ svclt 0x0000e7ea │ │ │ │ - @ instruction: 0x0075a69a │ │ │ │ - rsbseq sl, r5, r6, lsr #12 │ │ │ │ - rsbseq sl, r5, r2, lsl r6 │ │ │ │ - rsbseq sl, r5, lr, lsl #27 │ │ │ │ - ldrhteq sl, [r5], #-88 @ 0xffffffa8 │ │ │ │ + rsbseq sl, r5, r2, lsr #13 │ │ │ │ + rsbseq sl, r5, lr, lsr #12 │ │ │ │ + rsbseq sl, r5, sl, lsl r6 │ │ │ │ + @ instruction: 0x0075ad96 │ │ │ │ + rsbseq sl, r5, r0, asr #11 │ │ │ │ mvnsmi lr, sp, lsr #18 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d0f8cc │ │ │ │ strmi fp, [r5], -r6, lsl #1 │ │ │ │ @ instruction: 0xf091460c │ │ │ │ stmdacs r0, {r0, r2, r6, r7, r9, sl, ip, sp, lr, pc} │ │ │ │ @@ -123402,24 +123402,24 @@ │ │ │ │ strtmi r4, [r9], -lr, lsl #16 │ │ │ │ andcc r4, ip, r8, ror r4 │ │ │ │ stc2l 7, cr15, [ip, #-560]! @ 0xfffffdd0 │ │ │ │ @ instruction: 0xf04f480c │ │ │ │ ldrbtmi r3, [r8], #-511 @ 0xfffffe01 │ │ │ │ cdp2 7, 2, cr15, cr6, cr12, {4} │ │ │ │ svclt 0x0000e7ef │ │ │ │ - rsbseq sl, r5, lr, asr r5 │ │ │ │ + rsbseq sl, r5, r6, ror #10 │ │ │ │ @ instruction: 0xfffffd4d │ │ │ │ @ instruction: 0xfffffcdf │ │ │ │ @ instruction: 0xfffffcd5 │ │ │ │ - rsbseq sl, r5, r4, lsl #10 │ │ │ │ - rsbseq sl, r5, r0, lsl #25 │ │ │ │ - ldrsbteq sl, [r5], #-74 @ 0xffffffb6 │ │ │ │ - rsbseq sl, r5, r4, asr ip │ │ │ │ - ldrhteq sl, [r5], #-76 @ 0xffffffb4 │ │ │ │ - rsbseq sl, r5, r6, lsr ip │ │ │ │ + rsbseq sl, r5, ip, lsl #10 │ │ │ │ + rsbseq sl, r5, r8, lsl #25 │ │ │ │ + rsbseq sl, r5, r2, ror #9 │ │ │ │ + rsbseq sl, r5, ip, asr ip │ │ │ │ + rsbseq sl, r5, r4, asr #9 │ │ │ │ + rsbseq sl, r5, lr, lsr ip │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl febe23fc │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r7], #-864 @ 0xfffffca0 │ │ │ │ blmi e77420 │ │ │ │ ldrbtmi r4, [ip], #-1557 @ 0xfffff9eb │ │ │ │ stmdbge r4, {r1, r3, r9, sl, lr} │ │ │ │ @@ -123473,22 +123473,22 @@ │ │ │ │ @ instruction: 0xf78c300c │ │ │ │ stmdami ip, {r0, r5, r6, r7, sl, fp, ip, sp, lr, pc} │ │ │ │ mvnscc pc, pc, asr #32 │ │ │ │ @ instruction: 0xf78c4478 │ │ │ │ @ instruction: 0xe7adfd9b │ │ │ │ addeq r3, r1, r6, lsl #16 │ │ │ │ @ instruction: 0x000011b8 │ │ │ │ - rsbseq sl, r5, r6, asr #8 │ │ │ │ - rsbseq sl, r5, r2, asr #23 │ │ │ │ + rsbseq sl, r5, lr, asr #8 │ │ │ │ + rsbseq sl, r5, sl, asr #23 │ │ │ │ ldrdeq r3, [r1], r0 │ │ │ │ - ldrshteq sl, [r5], #-50 @ 0xffffffce │ │ │ │ - rsbseq sl, r5, lr, ror #22 │ │ │ │ - ldrhteq sl, [r5], #-52 @ 0xffffffcc │ │ │ │ - rsbseq sl, r5, r6, lsr #7 │ │ │ │ - rsbseq sl, r5, r0, lsr #22 │ │ │ │ + ldrshteq sl, [r5], #-58 @ 0xffffffc6 │ │ │ │ + rsbseq sl, r5, r6, ror fp │ │ │ │ + ldrhteq sl, [r5], #-60 @ 0xffffffc4 │ │ │ │ + rsbseq sl, r5, lr, lsr #7 │ │ │ │ + rsbseq sl, r5, r8, lsr #22 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ blhi 1467c8 │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x0070f8cc │ │ │ │ @ instruction: 0xb0994ad9 │ │ │ │ @ instruction: 0x26004bd9 │ │ │ │ @@ -123708,22 +123708,22 @@ │ │ │ │ andhi pc, r0, pc, lsr #7 │ │ │ │ ldmibls r9, {r1, r3, r4, r7, r8, fp, ip, pc} │ │ │ │ svccc 0x00e99999 │ │ │ │ addeq r3, r1, ip, ror #13 │ │ │ │ @ instruction: 0x000011b8 │ │ │ │ ldrdeq r3, [r1], r2 │ │ │ │ @ instruction: 0x008136be │ │ │ │ - rsbseq sp, r7, r6, asr #12 │ │ │ │ - rsbseq sl, r5, sl, asr #4 │ │ │ │ - rsbseq sl, r5, r6, asr #19 │ │ │ │ - rsbseq sl, r5, r4, lsl r2 │ │ │ │ - rsbseq r5, r5, lr, asr sp │ │ │ │ - rsbseq sl, r5, r6, lsl #4 │ │ │ │ - rsbseq sl, r5, lr, lsl #2 │ │ │ │ - rsbseq sl, r5, sl, lsl #17 │ │ │ │ + rsbseq sp, r7, lr, asr #12 │ │ │ │ + rsbseq sl, r5, r2, asr r2 │ │ │ │ + rsbseq sl, r5, lr, asr #19 │ │ │ │ + rsbseq sl, r5, ip, lsl r2 │ │ │ │ + rsbseq r5, r5, r6, ror #26 │ │ │ │ + rsbseq sl, r5, lr, lsl #4 │ │ │ │ + rsbseq sl, r5, r6, lsl r1 │ │ │ │ + @ instruction: 0x0075a892 │ │ │ │ bcs 1f26f0 │ │ │ │ mcrge 4, 2, pc, cr8, cr15, {1} @ │ │ │ │ blcs a614c │ │ │ │ andhi pc, r6, #0 │ │ │ │ movwcs sl, #2325 @ 0x915 │ │ │ │ tstls lr, r3, lsl sl │ │ │ │ movwcc lr, #14797 @ 0x39cd │ │ │ │ @@ -124358,85 +124358,85 @@ │ │ │ │ vadd.i8 q10, q0, │ │ │ │ ldrbtmi r2, [r8], #-371 @ 0xfffffe8d │ │ │ │ @ instruction: 0xf78b300c │ │ │ │ stmdami r9, {r0, r1, r4, r5, r6, r7, r8, sl, fp, ip, sp, lr, pc}^ │ │ │ │ ldrbtmi r4, [r8], #-1585 @ 0xfffff9cf │ │ │ │ cdp2 7, 10, cr15, cr14, cr11, {4} │ │ │ │ stmdblt r9, {r0, r1, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc}^ │ │ │ │ - rsbseq r9, r5, r0, asr pc │ │ │ │ - @ instruction: 0x00759e90 │ │ │ │ - rsbseq sl, r5, sl, lsl #12 │ │ │ │ - rsbseq r9, r5, r4, ror #28 │ │ │ │ - ldrsbteq sl, [r5], #-94 @ 0xffffffa2 │ │ │ │ - rsbseq r9, r5, r8, asr #28 │ │ │ │ - rsbseq sl, r5, r0, asr #11 │ │ │ │ - rsbseq r9, r5, r6, lsr #28 │ │ │ │ - rsbseq sl, r5, r0, lsr #11 │ │ │ │ - ldrshteq r9, [r5], #-216 @ 0xffffff28 │ │ │ │ - rsbseq sl, r5, r2, ror r5 │ │ │ │ - ldrhteq r9, [r5], #-214 @ 0xffffff2a │ │ │ │ - rsbseq r9, r5, r8, lsl #27 │ │ │ │ - ldrsbteq r9, [r5], #-198 @ 0xffffff3a │ │ │ │ - rsbseq sl, r5, r0, asr r4 │ │ │ │ - ldrhteq r9, [r5], #-198 @ 0xffffff3a │ │ │ │ - rsbseq sl, r5, lr, lsr #8 │ │ │ │ - ldrshteq r9, [r5], #-176 @ 0xffffff50 │ │ │ │ - rsbseq sl, r5, sl, ror #6 │ │ │ │ - ldrsbteq r9, [r5], #-180 @ 0xffffff4c │ │ │ │ - rsbseq sl, r5, ip, asr #6 │ │ │ │ - ldrhteq r9, [r5], #-182 @ 0xffffff4a │ │ │ │ - rsbseq sl, r5, r0, lsr r3 │ │ │ │ - rsbseq r9, r5, r4, ror #22 │ │ │ │ - ldrsbteq sl, [r5], #-44 @ 0xffffffd4 │ │ │ │ - andeq r0, r0, ip, lsr #18 │ │ │ │ - ldrsbteq r9, [r5], #-160 @ 0xffffff60 │ │ │ │ - rsbseq sl, r5, sl, asr #4 │ │ │ │ - rsbseq r9, r5, ip, lsr #19 │ │ │ │ - rsbseq r9, r5, r4, lsr #18 │ │ │ │ - rsbseq sl, r5, r0, lsr #1 │ │ │ │ - ldrhteq r9, [r5], #-136 @ 0xffffff78 │ │ │ │ - rsbseq sl, r5, r8, lsr r0 │ │ │ │ - rsbseq r9, r5, r6, ror #16 │ │ │ │ - rsbseq r9, r5, r2, ror #31 │ │ │ │ - rsbseq r9, r5, sl, asr #16 │ │ │ │ - rsbseq r9, r5, r6, asr #31 │ │ │ │ - rsbseq r9, r5, lr, lsr #16 │ │ │ │ - rsbseq r9, r5, sl, lsr #31 │ │ │ │ - rsbseq r9, r5, r2, lsl r8 │ │ │ │ - rsbseq r9, r5, lr, lsl #31 │ │ │ │ - rsbseq r9, r5, r0, ror #15 │ │ │ │ - rsbseq r9, r5, ip, asr pc │ │ │ │ - rsbseq r9, r5, r4, asr #15 │ │ │ │ - rsbseq r9, r5, r0, asr #30 │ │ │ │ - rsbseq r9, r5, r8, lsr #15 │ │ │ │ - rsbseq r9, r5, r4, lsr #30 │ │ │ │ - rsbseq r9, r5, ip, lsl #15 │ │ │ │ - rsbseq r9, r5, r8, lsl #30 │ │ │ │ - rsbseq r9, r5, r0, ror r7 │ │ │ │ - rsbseq r9, r5, ip, ror #29 │ │ │ │ - rsbseq r9, r5, r4, asr r7 │ │ │ │ - ldrsbteq r9, [r5], #-224 @ 0xffffff20 │ │ │ │ - ldrhteq r9, [r5], #-98 @ 0xffffff9e │ │ │ │ + rsbseq r9, r5, r8, asr pc │ │ │ │ + @ instruction: 0x00759e98 │ │ │ │ + rsbseq sl, r5, r2, lsl r6 │ │ │ │ + rsbseq r9, r5, ip, ror #28 │ │ │ │ + rsbseq sl, r5, r6, ror #11 │ │ │ │ + rsbseq r9, r5, r0, asr lr │ │ │ │ + rsbseq sl, r5, r8, asr #11 │ │ │ │ rsbseq r9, r5, lr, lsr #28 │ │ │ │ - rsbseq r9, r5, ip, lsl #13 │ │ │ │ - rsbseq r9, r5, r8, lsl #28 │ │ │ │ - rsbseq r9, r5, r0, ror r6 │ │ │ │ - rsbseq r9, r5, ip, ror #27 │ │ │ │ - rsbseq r9, r5, r4, asr r6 │ │ │ │ - ldrsbteq r9, [r5], #-208 @ 0xffffff30 │ │ │ │ - rsbseq r9, r5, r8, lsr r6 │ │ │ │ - ldrhteq r9, [r5], #-212 @ 0xffffff2c │ │ │ │ - rsbseq r9, r5, lr, lsl r6 │ │ │ │ - @ instruction: 0x00759d9a │ │ │ │ - rsbseq r9, r5, r2, lsl #12 │ │ │ │ - rsbseq r9, r5, lr, ror sp │ │ │ │ - rsbseq r9, r5, r6, ror #11 │ │ │ │ - rsbseq r9, r5, r2, ror #26 │ │ │ │ - rsbseq r9, r5, sl, asr #11 │ │ │ │ - rsbseq r9, r5, r6, asr #26 │ │ │ │ + rsbseq sl, r5, r8, lsr #11 │ │ │ │ + rsbseq r9, r5, r0, lsl #28 │ │ │ │ + rsbseq sl, r5, sl, ror r5 │ │ │ │ + ldrhteq r9, [r5], #-222 @ 0xffffff22 │ │ │ │ + @ instruction: 0x00759d90 │ │ │ │ + ldrsbteq r9, [r5], #-206 @ 0xffffff32 │ │ │ │ + rsbseq sl, r5, r8, asr r4 │ │ │ │ + ldrhteq r9, [r5], #-206 @ 0xffffff32 │ │ │ │ + rsbseq sl, r5, r6, lsr r4 │ │ │ │ + ldrshteq r9, [r5], #-184 @ 0xffffff48 │ │ │ │ + rsbseq sl, r5, r2, ror r3 │ │ │ │ + ldrsbteq r9, [r5], #-188 @ 0xffffff44 │ │ │ │ + rsbseq sl, r5, r4, asr r3 │ │ │ │ + ldrhteq r9, [r5], #-190 @ 0xffffff42 │ │ │ │ + rsbseq sl, r5, r8, lsr r3 │ │ │ │ + rsbseq r9, r5, ip, ror #22 │ │ │ │ + rsbseq sl, r5, r4, ror #5 │ │ │ │ + andeq r0, r0, ip, lsr #18 │ │ │ │ + ldrsbteq r9, [r5], #-168 @ 0xffffff58 │ │ │ │ + rsbseq sl, r5, r2, asr r2 │ │ │ │ + ldrhteq r9, [r5], #-148 @ 0xffffff6c │ │ │ │ + rsbseq r9, r5, ip, lsr #18 │ │ │ │ + rsbseq sl, r5, r8, lsr #1 │ │ │ │ + rsbseq r9, r5, r0, asr #17 │ │ │ │ + rsbseq sl, r5, r0, asr #32 │ │ │ │ + rsbseq r9, r5, lr, ror #16 │ │ │ │ + rsbseq r9, r5, sl, ror #31 │ │ │ │ + rsbseq r9, r5, r2, asr r8 │ │ │ │ + rsbseq r9, r5, lr, asr #31 │ │ │ │ + rsbseq r9, r5, r6, lsr r8 │ │ │ │ + ldrhteq r9, [r5], #-242 @ 0xffffff0e │ │ │ │ + rsbseq r9, r5, sl, lsl r8 │ │ │ │ + @ instruction: 0x00759f96 │ │ │ │ + rsbseq r9, r5, r8, ror #15 │ │ │ │ + rsbseq r9, r5, r4, ror #30 │ │ │ │ + rsbseq r9, r5, ip, asr #15 │ │ │ │ + rsbseq r9, r5, r8, asr #30 │ │ │ │ + ldrhteq r9, [r5], #-112 @ 0xffffff90 │ │ │ │ + rsbseq r9, r5, ip, lsr #30 │ │ │ │ + @ instruction: 0x00759794 │ │ │ │ + rsbseq r9, r5, r0, lsl pc │ │ │ │ + rsbseq r9, r5, r8, ror r7 │ │ │ │ + ldrshteq r9, [r5], #-228 @ 0xffffff1c │ │ │ │ + rsbseq r9, r5, ip, asr r7 │ │ │ │ + ldrsbteq r9, [r5], #-232 @ 0xffffff18 │ │ │ │ + ldrhteq r9, [r5], #-106 @ 0xffffff96 │ │ │ │ + rsbseq r9, r5, r6, lsr lr │ │ │ │ + @ instruction: 0x00759694 │ │ │ │ + rsbseq r9, r5, r0, lsl lr │ │ │ │ + rsbseq r9, r5, r8, ror r6 │ │ │ │ + ldrshteq r9, [r5], #-212 @ 0xffffff2c │ │ │ │ + rsbseq r9, r5, ip, asr r6 │ │ │ │ + ldrsbteq r9, [r5], #-216 @ 0xffffff28 │ │ │ │ + rsbseq r9, r5, r0, asr #12 │ │ │ │ + ldrhteq r9, [r5], #-220 @ 0xffffff24 │ │ │ │ + rsbseq r9, r5, r6, lsr #12 │ │ │ │ + rsbseq r9, r5, r2, lsr #27 │ │ │ │ + rsbseq r9, r5, sl, lsl #12 │ │ │ │ + rsbseq r9, r5, r6, lsl #27 │ │ │ │ + rsbseq r9, r5, lr, ror #11 │ │ │ │ + rsbseq r9, r5, sl, ror #26 │ │ │ │ + ldrsbteq r9, [r5], #-82 @ 0xffffffae │ │ │ │ + rsbseq r9, r5, lr, asr #26 │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl febe33e0 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ bmi ffb500c8 │ │ │ │ blmi ffb78420 │ │ │ │ ldrbtmi r4, [sl], #-1543 @ 0xfffff9f9 │ │ │ │ ldmdavs fp, {r0, r1, r4, r6, r7, fp, ip, lr} │ │ │ │ @@ -124669,69 +124669,69 @@ │ │ │ │ cdpcc 14, 1, cr2, cr1, cr11, {0} │ │ │ │ @ instruction: 0xffffffff │ │ │ │ svcvc 0x00efffff │ │ │ │ ldmibls r9, {r1, r3, r4, r7, r8, fp, ip, pc} │ │ │ │ svccc 0x00c99999 │ │ │ │ addeq r2, r1, r2, lsr #16 │ │ │ │ @ instruction: 0x000011b8 │ │ │ │ - rsbseq r9, r5, lr, asr #8 │ │ │ │ + rsbseq r9, r5, r6, asr r4 │ │ │ │ @ instruction: 0xfffff0eb │ │ │ │ @ instruction: 0xffffecc1 │ │ │ │ @ instruction: 0xffffeca5 │ │ │ │ @ instruction: 0xffffeca7 │ │ │ │ - rsbseq r9, r5, r6, ror #9 │ │ │ │ - rsbseq r9, r5, lr, lsr r5 │ │ │ │ + rsbseq r9, r5, lr, ror #9 │ │ │ │ + rsbseq r9, r5, r6, asr #10 │ │ │ │ andeq r0, r0, r7, lsl #8 │ │ │ │ - rsbseq r9, r5, lr, ror #7 │ │ │ │ - rsbseq r9, r5, sl, ror #22 │ │ │ │ + ldrshteq r9, [r5], #-54 @ 0xffffffca │ │ │ │ + rsbseq r9, r5, r2, ror fp │ │ │ │ addeq r2, r1, r8, ror r7 │ │ │ │ - ldrhteq r9, [r5], #-58 @ 0xffffffc6 │ │ │ │ - rsbseq r9, r5, r6, lsr fp │ │ │ │ + rsbseq r9, r5, r2, asr #7 │ │ │ │ + rsbseq r9, r5, lr, lsr fp │ │ │ │ @ instruction: 0xffffec05 │ │ │ │ @ instruction: 0xffffeddb │ │ │ │ - rsbseq r9, r5, ip, ror r3 │ │ │ │ - ldrshteq r9, [r5], #-168 @ 0xffffff58 │ │ │ │ - rsbseq r9, r5, r2, ror #6 │ │ │ │ - ldrsbteq r9, [r5], #-174 @ 0xffffff52 │ │ │ │ + rsbseq r9, r5, r4, lsl #7 │ │ │ │ + rsbseq r9, r5, r0, lsl #22 │ │ │ │ + rsbseq r9, r5, sl, ror #6 │ │ │ │ + rsbseq r9, r5, r6, ror #21 │ │ │ │ @ instruction: 0xffffec45 │ │ │ │ @ instruction: 0xffffebb7 │ │ │ │ - rsbseq r9, r5, r4, lsr #6 │ │ │ │ - rsbseq r9, r5, r0, lsr #21 │ │ │ │ - rsbseq r9, r5, sl, lsl #6 │ │ │ │ - rsbseq r9, r5, r6, lsl #21 │ │ │ │ - rsbseq r9, r5, r6, lsl r4 │ │ │ │ - rsbseq r9, r5, r8, ror #8 │ │ │ │ - ldrsbteq r9, [r5], #-32 @ 0xffffffe0 │ │ │ │ - rsbseq r9, r5, ip, asr #20 │ │ │ │ - rsbseq r9, r5, r8, asr r4 │ │ │ │ - @ instruction: 0x0075949e │ │ │ │ - @ instruction: 0x00759296 │ │ │ │ - rsbseq r9, r5, r2, lsl sl │ │ │ │ - rsbseq r9, r5, r8, ror r2 │ │ │ │ - ldrshteq r9, [r5], #-146 @ 0xffffff6e │ │ │ │ - rsbseq r9, r5, ip, ror #8 │ │ │ │ - ldrhteq r9, [r5], #-66 @ 0xffffffbe │ │ │ │ - rsbseq r9, r5, r2, lsr r2 │ │ │ │ - rsbseq r9, r5, lr, lsr #19 │ │ │ │ - rsbseq r9, r5, sl, lsl #9 │ │ │ │ - ldrsbteq r9, [r5], #-66 @ 0xffffffbe │ │ │ │ - rsbseq r9, r5, sl, ror #3 │ │ │ │ - rsbseq r9, r5, r6, ror #18 │ │ │ │ - ldrshteq r9, [r5], #-66 @ 0xffffffbe │ │ │ │ - rsbseq r9, r5, lr, lsr #9 │ │ │ │ - rsbseq r9, r5, r4, lsr #3 │ │ │ │ - rsbseq r9, r5, r0, lsr #18 │ │ │ │ - ldrsbteq r9, [r5], #-66 @ 0xffffffbe │ │ │ │ - rsbseq r9, r5, r0, ror #9 │ │ │ │ - rsbseq r9, r5, r0, ror #2 │ │ │ │ - ldrsbteq r9, [r5], #-140 @ 0xffffff74 │ │ │ │ - rsbseq r9, r5, r0, asr #9 │ │ │ │ - rsbseq r9, r5, r2, lsl #10 │ │ │ │ - rsbseq r9, r5, r6, lsl r1 │ │ │ │ - @ instruction: 0x00759892 │ │ │ │ + rsbseq r9, r5, ip, lsr #6 │ │ │ │ + rsbseq r9, r5, r8, lsr #21 │ │ │ │ + rsbseq r9, r5, r2, lsl r3 │ │ │ │ + rsbseq r9, r5, lr, lsl #21 │ │ │ │ + rsbseq r9, r5, lr, lsl r4 │ │ │ │ + rsbseq r9, r5, r0, ror r4 │ │ │ │ + ldrsbteq r9, [r5], #-40 @ 0xffffffd8 │ │ │ │ + rsbseq r9, r5, r4, asr sl │ │ │ │ + rsbseq r9, r5, r0, ror #8 │ │ │ │ + rsbseq r9, r5, r6, lsr #9 │ │ │ │ + @ instruction: 0x0075929e │ │ │ │ + rsbseq r9, r5, sl, lsl sl │ │ │ │ + rsbseq r9, r5, r0, lsl #5 │ │ │ │ + ldrshteq r9, [r5], #-154 @ 0xffffff66 │ │ │ │ + rsbseq r9, r5, r4, ror r4 │ │ │ │ + ldrhteq r9, [r5], #-74 @ 0xffffffb6 │ │ │ │ + rsbseq r9, r5, sl, lsr r2 │ │ │ │ + ldrhteq r9, [r5], #-150 @ 0xffffff6a │ │ │ │ + @ instruction: 0x00759492 │ │ │ │ + ldrsbteq r9, [r5], #-74 @ 0xffffffb6 │ │ │ │ + ldrshteq r9, [r5], #-18 @ 0xffffffee │ │ │ │ + rsbseq r9, r5, lr, ror #18 │ │ │ │ + ldrshteq r9, [r5], #-74 @ 0xffffffb6 │ │ │ │ + ldrhteq r9, [r5], #-70 @ 0xffffffba │ │ │ │ + rsbseq r9, r5, ip, lsr #3 │ │ │ │ + rsbseq r9, r5, r8, lsr #18 │ │ │ │ + ldrsbteq r9, [r5], #-74 @ 0xffffffb6 │ │ │ │ + rsbseq r9, r5, r8, ror #9 │ │ │ │ + rsbseq r9, r5, r8, ror #2 │ │ │ │ + rsbseq r9, r5, r4, ror #17 │ │ │ │ + rsbseq r9, r5, r8, asr #9 │ │ │ │ + rsbseq r9, r5, sl, lsl #10 │ │ │ │ + rsbseq r9, r5, lr, lsl r1 │ │ │ │ + @ instruction: 0x0075989a │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ bl febe3880 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ssub8mi r0, r4, r0 │ │ │ │ @ instruction: 0xf7ffb082 │ │ │ │ stmdacs r1, {r0, r2, r5, r7, r8, sl, fp, ip, sp, lr, pc} │ │ │ │ svclt 0x00084603 │ │ │ │ @@ -124742,16 +124742,16 @@ │ │ │ │ ldrbtmi r4, [r8], #-2054 @ 0xfffff7fa │ │ │ │ @ instruction: 0xf78b300c │ │ │ │ stmdami r5, {r0, r1, r4, r5, r6, r7, r9, fp, ip, sp, lr, pc} │ │ │ │ ldrbtmi r9, [r8], #-2305 @ 0xfffff6ff │ │ │ │ blx fec4a4e6 │ │ │ │ ldrmi r9, [r8], -r1, lsl #22 │ │ │ │ ldclt 0, cr11, [r0, #-8] │ │ │ │ - rsbseq r8, r5, sl, asr #31 │ │ │ │ - rsbseq r9, r5, r6, asr #14 │ │ │ │ + ldrsbteq r8, [r5], #-242 @ 0xffffff0e │ │ │ │ + rsbseq r9, r5, lr, asr #14 │ │ │ │ ldrbmi r2, [r0, -r1]! │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl febe38d4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r3, r8, ror #31 │ │ │ │ strmi r4, [r8], -r5, lsl #12 │ │ │ │ cdp2 3, 1, cr15, cr2, cr7, {3} │ │ │ │ @@ -124761,15 +124761,15 @@ │ │ │ │ ldrbtmi r2, [fp], #-500 @ 0xfffffe0c │ │ │ │ strtmi r9, [r1], -r0, lsl #2 │ │ │ │ @ instruction: 0xf7880092 │ │ │ │ movwcs pc, #3355 @ 0xd1b @ │ │ │ │ stmib r4, {r0, sp}^ │ │ │ │ andlt r3, r3, r1, lsl #6 │ │ │ │ svclt 0x0000bd30 │ │ │ │ - rsbseq r9, r5, sl, ror #6 │ │ │ │ + rsbseq r9, r5, r2, ror r3 │ │ │ │ mvnsmi lr, #737280 @ 0xb4000 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00c8f8cc │ │ │ │ addlt r4, r7, r4, asr sl │ │ │ │ @ instruction: 0x46064b54 │ │ │ │ @ instruction: 0x4608447a │ │ │ │ @@ -124854,19 +124854,19 @@ │ │ │ │ @ instruction: 0xf78b4478 │ │ │ │ @ instruction: 0xf04ffad5 │ │ │ │ @ instruction: 0xe76733ff │ │ │ │ svc 0x005ef784 │ │ │ │ addeq r2, r1, r8, ror #5 │ │ │ │ @ instruction: 0x000011b8 │ │ │ │ addeq r2, r1, ip, asr #5 │ │ │ │ - rsbseq r9, r5, ip, asr #5 │ │ │ │ - rsbseq r9, r5, ip, lsr r2 │ │ │ │ - ldrhteq r9, [r5], #-80 @ 0xffffffb0 │ │ │ │ - rsbseq r9, r5, r2, lsr #4 │ │ │ │ - @ instruction: 0x00759594 │ │ │ │ + ldrsbteq r9, [r5], #-36 @ 0xffffffdc │ │ │ │ + rsbseq r9, r5, r4, asr #4 │ │ │ │ + ldrhteq r9, [r5], #-88 @ 0xffffffa8 │ │ │ │ + rsbseq r9, r5, sl, lsr #4 │ │ │ │ + @ instruction: 0x0075959c │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl febe3a9c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ bmi 610824 │ │ │ │ blmi 638abc │ │ │ │ ldrbtmi r4, [sl], #-1541 @ 0xfffff9fb │ │ │ │ strmi r4, [ip], -r8, lsl #12 │ │ │ │ @@ -124887,15 +124887,15 @@ │ │ │ │ subsmi r9, sl, r3, lsl #22 │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ andcs sp, r1, r2, lsl #2 │ │ │ │ ldclt 0, cr11, [r0, #-20]! @ 0xffffffec │ │ │ │ svc 0x001af784 │ │ │ │ addeq r2, r1, r6, ror #2 │ │ │ │ @ instruction: 0x000011b8 │ │ │ │ - @ instruction: 0x00759190 │ │ │ │ + @ instruction: 0x00759198 │ │ │ │ addeq r2, r1, lr, lsr #2 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ blhi 247dcc │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x0098f8cc │ │ │ │ stmiami r6!, {r0, r1, r2, r9, sl, lr}^ │ │ │ │ @@ -125128,20 +125128,20 @@ │ │ │ │ bmi 386bbc │ │ │ │ ldrbtmi r6, [sl], #-2091 @ 0xfffff7d5 │ │ │ │ @ instruction: 0xf784e7d3 │ │ │ │ svclt 0x0000ed3c │ │ │ │ addeq r2, r1, r8, ror #1 │ │ │ │ @ instruction: 0x000011b8 │ │ │ │ addeq r1, r1, r2, ror #30 │ │ │ │ - ldrshteq r8, [r5], #-240 @ 0xffffff10 │ │ │ │ - rsbseq r8, r5, r2, ror pc │ │ │ │ - rsbseq r8, r5, sl, lsr pc │ │ │ │ - rsbseq r9, r5, lr, lsr #5 │ │ │ │ - rsbseq r8, r5, r8, lsr lr │ │ │ │ - rsbseq r8, r5, sl, lsr lr │ │ │ │ + ldrshteq r8, [r5], #-248 @ 0xffffff08 │ │ │ │ + rsbseq r8, r5, sl, ror pc │ │ │ │ + rsbseq r8, r5, r2, asr #30 │ │ │ │ + ldrhteq r9, [r5], #-38 @ 0xffffffda │ │ │ │ + rsbseq r8, r5, r0, asr #28 │ │ │ │ + rsbseq r8, r5, r2, asr #28 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ stc 12, cr5, [sp, #-512]! @ 0xfffffe00 │ │ │ │ bl febef904 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ stcls 15, cr0, [fp], {216} @ 0xd8 │ │ │ │ bls 3d5908 │ │ │ │ tstlt ip, r3, lsl r0 │ │ │ │ @@ -125292,24 +125292,24 @@ │ │ │ │ cdp2 7, 10, cr15, cr10, cr10, {4} │ │ │ │ strtmi r4, [r1], -lr, lsl #16 │ │ │ │ @ instruction: 0xf78a4478 │ │ │ │ str pc, [ip, r5, ror #30]! │ │ │ │ bl ffccad60 │ │ │ │ ldrdeq r1, [r1], r4 │ │ │ │ @ instruction: 0x000011b8 │ │ │ │ - rsbseq r8, r5, r4, ror #25 │ │ │ │ - rsbseq r8, r5, r4, ror #23 │ │ │ │ - rsbseq r8, r5, r8, asr pc │ │ │ │ + rsbseq r8, r5, ip, ror #25 │ │ │ │ + rsbseq r8, r5, ip, ror #23 │ │ │ │ + rsbseq r8, r5, r0, ror #30 │ │ │ │ addeq r1, r1, r6, ror #22 │ │ │ │ - @ instruction: 0x00758b98 │ │ │ │ - rsbseq r8, r5, ip, lsl #30 │ │ │ │ - rsbseq r8, r5, ip, ror #22 │ │ │ │ - rsbseq r8, r5, r0, ror #29 │ │ │ │ - rsbseq r8, r5, r0, asr #22 │ │ │ │ - ldrhteq r8, [r5], #-228 @ 0xffffff1c │ │ │ │ + rsbseq r8, r5, r0, lsr #23 │ │ │ │ + rsbseq r8, r5, r4, lsl pc │ │ │ │ + rsbseq r8, r5, r4, ror fp │ │ │ │ + rsbseq r8, r5, r8, ror #29 │ │ │ │ + rsbseq r8, r5, r8, asr #22 │ │ │ │ + ldrhteq r8, [r5], #-236 @ 0xffffff14 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ blhi 1c8440 │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00b0f8cc │ │ │ │ ldmibmi r0, {r0, r3, r7, r9, sl, lr}^ │ │ │ │ bmi ff4b91b8 │ │ │ │ @@ -125519,17 +125519,17 @@ │ │ │ │ @ instruction: 0xf1f8f09c │ │ │ │ blhi 10c8d90 │ │ │ │ @ instruction: 0xf784e7d1 │ │ │ │ svclt 0x0000ea2e │ │ │ │ addeq r1, r1, r4, ror sl │ │ │ │ @ instruction: 0x000011b8 │ │ │ │ addeq r1, r1, r8, lsr #17 │ │ │ │ - rsbseq r8, r5, r0, ror #15 │ │ │ │ - rsbseq r8, r5, r4, asr fp │ │ │ │ - @ instruction: 0x00758892 │ │ │ │ + rsbseq r8, r5, r8, ror #15 │ │ │ │ + rsbseq r8, r5, ip, asr fp │ │ │ │ + @ instruction: 0x0075889a │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ blhi 1c87b0 │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00a8f8cc │ │ │ │ stmdami ip!, {r0, r2, r9, sl, lr}^ │ │ │ │ ldrmi fp, [r3], r9, lsl #1 │ │ │ │ @@ -125639,16 +125639,16 @@ │ │ │ │ blls 18c780 │ │ │ │ movwcs lr, #34784 @ 0x87e0 │ │ │ │ @ instruction: 0xf784e7db │ │ │ │ svclt 0x0000e93e │ │ │ │ addeq r1, r1, r2, lsl #14 │ │ │ │ @ instruction: 0x000011b8 │ │ │ │ umulleq r1, r1, ip, r5 @ │ │ │ │ - rsbseq r8, r5, r0, ror #11 │ │ │ │ - rsbseq r8, r5, r4, asr r9 │ │ │ │ + rsbseq r8, r5, r8, ror #11 │ │ │ │ + rsbseq r8, r5, ip, asr r9 │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl febe46d4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ bmi fe6513bc │ │ │ │ blmi fe679714 │ │ │ │ ldrbtmi r2, [sl], #-1280 @ 0xfffffb00 │ │ │ │ strls r4, [sl, #-1543] @ 0xfffff9f9 │ │ │ │ @@ -125798,53 +125798,53 @@ │ │ │ │ stmdami ip!, {r0, r1, r2, r4, r5, r7, r9, fp, ip, sp, lr, pc} │ │ │ │ ldrbtmi r4, [r8], #-1569 @ 0xfffff9df │ │ │ │ blx 1d4b55a │ │ │ │ @ instruction: 0xf783e724 │ │ │ │ svclt 0x0000effe │ │ │ │ addeq r1, r1, lr, lsr #10 │ │ │ │ @ instruction: 0x000011b8 │ │ │ │ - rsbseq r8, r5, lr, asr r5 │ │ │ │ + rsbseq r8, r5, r6, ror #10 │ │ │ │ @ instruction: 0xfffff1b1 │ │ │ │ @ instruction: 0xfffff3ef │ │ │ │ @ instruction: 0xfffff7b9 │ │ │ │ @ instruction: 0xfffffa51 │ │ │ │ - @ instruction: 0x0075869e │ │ │ │ - rsbseq r8, r5, ip, ror #13 │ │ │ │ + rsbseq r8, r5, r6, lsr #13 │ │ │ │ + ldrshteq r8, [r5], #-100 @ 0xffffff9c │ │ │ │ andeq r0, r0, r1, lsl #5 │ │ │ │ - rsbseq r8, r5, lr, lsl #10 │ │ │ │ - rsbseq r8, r5, r2, lsl #17 │ │ │ │ + rsbseq r8, r5, r6, lsl r5 │ │ │ │ + rsbseq r8, r5, sl, lsl #17 │ │ │ │ umulleq r1, r1, r0, r4 @ │ │ │ │ - ldrsbteq r8, [r5], #-74 @ 0xffffffb6 │ │ │ │ - rsbseq r8, r5, lr, asr #16 │ │ │ │ + rsbseq r8, r5, r2, ror #9 │ │ │ │ + rsbseq r8, r5, r6, asr r8 │ │ │ │ @ instruction: 0xfffff2d9 │ │ │ │ @ instruction: 0xfffff143 │ │ │ │ - @ instruction: 0x0075849c │ │ │ │ - rsbseq r8, r5, r0, lsl r8 │ │ │ │ - rsbseq r8, r5, r2, lsl #9 │ │ │ │ - ldrshteq r8, [r5], #-118 @ 0xffffff8a │ │ │ │ + rsbseq r8, r5, r4, lsr #9 │ │ │ │ + rsbseq r8, r5, r8, lsl r8 │ │ │ │ + rsbseq r8, r5, sl, lsl #9 │ │ │ │ + ldrshteq r8, [r5], #-126 @ 0xffffff82 │ │ │ │ @ instruction: 0xfffff0b9 │ │ │ │ @ instruction: 0xfffffccb │ │ │ │ - rsbseq r8, r5, r4, asr #8 │ │ │ │ - ldrhteq r8, [r5], #-120 @ 0xffffff88 │ │ │ │ - rsbseq r8, r5, sl, lsr #8 │ │ │ │ - @ instruction: 0x0075879e │ │ │ │ - rsbseq r8, r5, lr, asr #11 │ │ │ │ - rsbseq r8, r5, r4, lsl #12 │ │ │ │ - ldrshteq r8, [r5], #-48 @ 0xffffffd0 │ │ │ │ - rsbseq r8, r5, r4, ror #14 │ │ │ │ - rsbseq r8, r5, ip, ror #11 │ │ │ │ - rsbseq r8, r5, r6, lsl #12 │ │ │ │ - ldrhteq r8, [r5], #-54 @ 0xffffffca │ │ │ │ - rsbseq r8, r5, sl, lsr #14 │ │ │ │ - @ instruction: 0x00758398 │ │ │ │ - rsbseq r8, r5, sl, lsl #14 │ │ │ │ - rsbseq r8, r5, ip, asr #11 │ │ │ │ - rsbseq r8, r5, r2, lsl r6 │ │ │ │ - rsbseq r8, r5, sl, asr r3 │ │ │ │ - rsbseq r8, r5, lr, asr #13 │ │ │ │ + rsbseq r8, r5, ip, asr #8 │ │ │ │ + rsbseq r8, r5, r0, asr #15 │ │ │ │ + rsbseq r8, r5, r2, lsr r4 │ │ │ │ + rsbseq r8, r5, r6, lsr #15 │ │ │ │ + ldrsbteq r8, [r5], #-86 @ 0xffffffaa │ │ │ │ + rsbseq r8, r5, ip, lsl #12 │ │ │ │ + ldrshteq r8, [r5], #-56 @ 0xffffffc8 │ │ │ │ + rsbseq r8, r5, ip, ror #14 │ │ │ │ + ldrshteq r8, [r5], #-84 @ 0xffffffac │ │ │ │ + rsbseq r8, r5, lr, lsl #12 │ │ │ │ + ldrhteq r8, [r5], #-62 @ 0xffffffc2 │ │ │ │ + rsbseq r8, r5, r2, lsr r7 │ │ │ │ + rsbseq r8, r5, r0, lsr #7 │ │ │ │ + rsbseq r8, r5, r2, lsl r7 │ │ │ │ + ldrsbteq r8, [r5], #-84 @ 0xffffffac │ │ │ │ + rsbseq r8, r5, sl, lsl r6 │ │ │ │ + rsbseq r8, r5, r2, ror #6 │ │ │ │ + ldrsbteq r8, [r5], #-102 @ 0xffffff9a │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl febe49e4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r3, r8, ror #31 │ │ │ │ strmi r4, [r8], -r5, lsl #12 │ │ │ │ vmin.u32 d20, d6, d4 │ │ │ │ stmdbvs r3, {r0, r3, r7, r8, sl, fp, ip, sp, lr, pc} │ │ │ │ @@ -125858,16 +125858,16 @@ │ │ │ │ andcc r4, ip, r8, ror r4 │ │ │ │ blx fcb644 │ │ │ │ stmdbls r1, {r0, r2, fp, lr} │ │ │ │ @ instruction: 0xf78a4478 │ │ │ │ blls 10c404 │ │ │ │ andlt r4, r3, r8, lsl r6 │ │ │ │ svclt 0x0000bd30 │ │ │ │ - rsbseq r8, r5, r4, ror #4 │ │ │ │ - ldrsbteq r8, [r5], #-88 @ 0xffffffa8 │ │ │ │ + rsbseq r8, r5, ip, ror #4 │ │ │ │ + rsbseq r8, r5, r0, ror #11 │ │ │ │ andeq r0, r0, r0 │ │ │ │ cmpvs r8, r1 │ │ │ │ svclt 0x00004770 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl febe4a4c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r3, r8, ror #31 │ │ │ │ @@ -125932,16 +125932,16 @@ │ │ │ │ vsqrt.f64 d21, d7 │ │ │ │ ldrtle pc, [r9], #2576 @ 0xa10 @ │ │ │ │ blpl ff249418 │ │ │ │ blx 4c9510 │ │ │ │ bvs b83020 │ │ │ │ eorvs r3, fp, #67108864 @ 0x4000000 │ │ │ │ svclt 0x0000e7b0 │ │ │ │ - rsbseq r8, r5, r4, asr #8 │ │ │ │ - rsbseq r8, r5, sl, asr r4 │ │ │ │ + rsbseq r8, r5, ip, asr #8 │ │ │ │ + rsbseq r8, r5, r2, ror #8 │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl febe4b68 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r3, r0, ror #31 │ │ │ │ strmi r4, [r8], -r7, lsl #12 │ │ │ │ ldrmi r4, [r6], -ip, lsl #12 │ │ │ │ @ instruction: 0xf057461d │ │ │ │ @@ -125972,19 +125972,19 @@ │ │ │ │ stmdami r9, {r0, r1, r3, r4, r6, r8, fp, ip, sp, lr, pc} │ │ │ │ ldrbtmi r4, [r8], #-1569 @ 0xfffff9df │ │ │ │ blx 64b810 │ │ │ │ blls 2c7944 >::_M_default_append(unsigned int)@@Base+0x44d80> │ │ │ │ bfi r6, sp, #0, #19 │ │ │ │ ldrbtmi r4, [r9], #-2309 @ 0xfffff6fb │ │ │ │ svclt 0x0000e7dc │ │ │ │ - rsbseq r8, r5, r2, asr #7 │ │ │ │ - rsbseq r8, r5, r8, asr #7 │ │ │ │ - rsbseq r8, r5, r2, ror #6 │ │ │ │ - rsbseq r8, r5, r6, lsl r4 │ │ │ │ - rsbseq r8, r5, r6, lsl #7 │ │ │ │ + rsbseq r8, r5, sl, asr #7 │ │ │ │ + ldrsbteq r8, [r5], #-48 @ 0xffffffd0 │ │ │ │ + rsbseq r8, r5, sl, ror #6 │ │ │ │ + rsbseq r8, r5, lr, lsl r4 │ │ │ │ + rsbseq r8, r5, lr, lsl #7 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ bl febe4c14 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ bmi 5d19bc │ │ │ │ blmi 5f9c30 │ │ │ │ ldrbtmi r4, [sl], #-1540 @ 0xfffff9fc │ │ │ │ ldmpl r3, {r3, r9, sl, lr}^ │ │ │ │ @@ -126004,15 +126004,15 @@ │ │ │ │ subsmi r9, sl, r3, lsl #22 │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ andcs sp, r1, r2, lsl #2 │ │ │ │ ldclt 0, cr11, [r0, #-16] │ │ │ │ cdp 7, 6, cr15, cr0, cr3, {4} │ │ │ │ addeq r0, r1, lr, ror #31 │ │ │ │ @ instruction: 0x000011b8 │ │ │ │ - rsbseq r8, r5, ip, ror r3 │ │ │ │ + rsbseq r8, r5, r4, lsl #7 │ │ │ │ @ instruction: 0x00810fba │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ bleq fe0cbdc0 │ │ │ │ ldclmi 2, cr15, [ip, #-692] @ 0xfffffd4c │ │ │ │ bmi ff35f2f0 │ │ │ │ @@ -126218,27 +126218,27 @@ │ │ │ │ @ instruction: 0xf78a4478 │ │ │ │ blls 3cbe70 │ │ │ │ @ instruction: 0xf783e680 │ │ │ │ svclt 0x0000ecb8 │ │ │ │ addeq r0, r1, r6, ror pc │ │ │ │ @ instruction: 0x000011b8 │ │ │ │ addeq r0, r1, ip, asr #30 │ │ │ │ - rsbseq r8, r5, ip, asr #5 │ │ │ │ + ldrsbteq r8, [r5], #-36 @ 0xffffffdc │ │ │ │ + rsbseq r8, r5, r6, lsr #4 │ │ │ │ rsbseq r8, r5, lr, lsl r2 │ │ │ │ - rsbseq r8, r5, r6, lsl r2 │ │ │ │ - rsbseq r8, r5, lr, ror r1 │ │ │ │ - rsbseq r4, r5, r2, lsl sl │ │ │ │ - ldrshteq r7, [r5], #-246 @ 0xffffff0a │ │ │ │ - rsbseq r8, r5, sl, lsr #1 │ │ │ │ - rsbseq r7, r5, ip, asr #31 │ │ │ │ - rsbseq r8, r5, r0, lsl #1 │ │ │ │ - ldrhteq r7, [r5], #-242 @ 0xffffff0e │ │ │ │ - rsbseq r8, r5, r4, rrx │ │ │ │ - @ instruction: 0x00757f90 │ │ │ │ - rsbseq r8, r5, r4, asr #32 │ │ │ │ + rsbseq r8, r5, r6, lsl #3 │ │ │ │ + rsbseq r4, r5, sl, lsl sl │ │ │ │ + ldrshteq r7, [r5], #-254 @ 0xffffff02 │ │ │ │ + ldrhteq r8, [r5], #-2 │ │ │ │ + ldrsbteq r7, [r5], #-244 @ 0xffffff0c │ │ │ │ + rsbseq r8, r5, r8, lsl #1 │ │ │ │ + ldrhteq r7, [r5], #-250 @ 0xffffff06 │ │ │ │ + rsbseq r8, r5, ip, rrx │ │ │ │ + @ instruction: 0x00757f98 │ │ │ │ + rsbseq r8, r5, ip, asr #32 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ blhi 2492c4 │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x0068f8cc │ │ │ │ bmi ffb1f85c │ │ │ │ blmi ffb1f884 │ │ │ │ @@ -126472,40 +126472,40 @@ │ │ │ │ stmdami r0!, {r0, r1, r4, r5, r6, r8, sl, fp, ip, sp, lr, pc} │ │ │ │ ldrbtmi r4, [r8], #-1577 @ 0xfffff9d7 │ │ │ │ cdp2 7, 2, cr15, cr14, cr9, {4} │ │ │ │ svclt 0x0000e6c4 │ │ │ │ ... │ │ │ │ strdeq r0, [r1], r0 @ │ │ │ │ @ instruction: 0x000011b8 │ │ │ │ - rsbseq r7, r5, r6, asr #30 │ │ │ │ - rsbseq r7, r5, r6, lsl #28 │ │ │ │ - ldrhteq r7, [r5], #-234 @ 0xffffff16 │ │ │ │ + rsbseq r7, r5, lr, asr #30 │ │ │ │ + rsbseq r7, r5, lr, lsl #28 │ │ │ │ + rsbseq r7, r5, r2, asr #29 │ │ │ │ addeq r0, r1, r8, asr #21 │ │ │ │ - rsbseq r7, r5, ip, asr #27 │ │ │ │ - rsbseq r7, r5, r0, lsl #29 │ │ │ │ - rsbseq r7, r5, ip, ror #26 │ │ │ │ - rsbseq r7, r5, r0, lsr #28 │ │ │ │ - rsbseq r7, r5, r2, asr sp │ │ │ │ - rsbseq r7, r5, r6, lsl #28 │ │ │ │ - rsbseq r7, r5, r8, lsl #26 │ │ │ │ - ldrhteq r7, [r5], #-220 @ 0xffffff24 │ │ │ │ - rsbseq r7, r5, lr, ror #25 │ │ │ │ - rsbseq r7, r5, r2, lsr #27 │ │ │ │ - ldrhteq r7, [r5], #-202 @ 0xffffff36 │ │ │ │ - rsbseq r7, r5, lr, ror #26 │ │ │ │ - rsbseq r7, r5, r2, lsl ip │ │ │ │ - rsbseq r7, r5, r6, asr #25 │ │ │ │ - ldrshteq r7, [r5], #-186 @ 0xffffff46 │ │ │ │ - rsbseq r7, r5, ip, lsr #25 │ │ │ │ - ldrsbteq r7, [r5], #-186 @ 0xffffff46 │ │ │ │ - rsbseq r7, r5, ip, lsl #25 │ │ │ │ - rsbseq r7, r5, ip, lsr #23 │ │ │ │ - rsbseq r7, r5, r0, ror #24 │ │ │ │ - @ instruction: 0x00757b92 │ │ │ │ - rsbseq r7, r5, r6, asr #24 │ │ │ │ + ldrsbteq r7, [r5], #-212 @ 0xffffff2c │ │ │ │ + rsbseq r7, r5, r8, lsl #29 │ │ │ │ + rsbseq r7, r5, r4, ror sp │ │ │ │ + rsbseq r7, r5, r8, lsr #28 │ │ │ │ + rsbseq r7, r5, sl, asr sp │ │ │ │ + rsbseq r7, r5, lr, lsl #28 │ │ │ │ + rsbseq r7, r5, r0, lsl sp │ │ │ │ + rsbseq r7, r5, r4, asr #27 │ │ │ │ + ldrshteq r7, [r5], #-198 @ 0xffffff3a │ │ │ │ + rsbseq r7, r5, sl, lsr #27 │ │ │ │ + rsbseq r7, r5, r2, asr #25 │ │ │ │ + rsbseq r7, r5, r6, ror sp │ │ │ │ + rsbseq r7, r5, sl, lsl ip │ │ │ │ + rsbseq r7, r5, lr, asr #25 │ │ │ │ + rsbseq r7, r5, r2, lsl #24 │ │ │ │ + ldrhteq r7, [r5], #-196 @ 0xffffff3c │ │ │ │ + rsbseq r7, r5, r2, ror #23 │ │ │ │ + @ instruction: 0x00757c94 │ │ │ │ + ldrhteq r7, [r5], #-180 @ 0xffffff4c │ │ │ │ + rsbseq r7, r5, r8, ror #24 │ │ │ │ + @ instruction: 0x00757b9a │ │ │ │ + rsbseq r7, r5, lr, asr #24 │ │ │ │ strbmi r9, [r9], -r0 │ │ │ │ movwcs lr, #63965 @ 0xf9dd │ │ │ │ cdp 6, 11, cr4, cr7, cr0, {1} │ │ │ │ @ instruction: 0xf10a0b00 │ │ │ │ strmi pc, [r5], -pc, lsl #1 │ │ │ │ andle r2, ip, r1, lsl #16 │ │ │ │ vst2. {d20-d21}, [pc], r1 │ │ │ │ @@ -126697,37 +126697,37 @@ │ │ │ │ andcc r4, ip, r8, ror r4 │ │ │ │ blx febcc362 │ │ │ │ @ instruction: 0x4629481b │ │ │ │ @ instruction: 0xf7894478 │ │ │ │ ldrbt pc, [sp], #3175 @ 0xc67 @ │ │ │ │ andhi pc, r0, pc, lsr #7 │ │ │ │ ... │ │ │ │ - rsbseq r7, r5, r6, ror #21 │ │ │ │ - @ instruction: 0x00757b9a │ │ │ │ - rsbseq r7, r5, ip, lsr #21 │ │ │ │ - rsbseq r7, r5, r0, ror #22 │ │ │ │ - rsbseq r7, r5, r4, ror sl │ │ │ │ - rsbseq r7, r5, r8, lsr #22 │ │ │ │ - rsbseq r7, r5, r8, lsr #20 │ │ │ │ - ldrsbteq r7, [r5], #-172 @ 0xffffff54 │ │ │ │ - rsbseq r7, r5, r6, lsl sl │ │ │ │ - rsbseq r7, r5, lr, asr #18 │ │ │ │ - rsbseq r7, r5, r2, lsl #20 │ │ │ │ - rsbseq r7, r5, r4, lsr r9 │ │ │ │ - rsbseq r7, r5, r8, ror #19 │ │ │ │ - ldrshteq r7, [r5], #-142 @ 0xffffff72 │ │ │ │ - ldrhteq r7, [r5], #-146 @ 0xffffff6e │ │ │ │ - rsbseq r7, r5, r6, asr #17 │ │ │ │ - rsbseq r7, r5, sl, ror r9 │ │ │ │ - rsbseq r7, r5, r2, lsl #17 │ │ │ │ - rsbseq r7, r5, r6, lsr r9 │ │ │ │ - rsbseq r7, r5, r6, asr #16 │ │ │ │ - ldrshteq r7, [r5], #-138 @ 0xffffff76 │ │ │ │ - rsbseq r7, r5, r4, lsl #16 │ │ │ │ - ldrhteq r7, [r5], #-136 @ 0xffffff78 │ │ │ │ + rsbseq r7, r5, lr, ror #21 │ │ │ │ + rsbseq r7, r5, r2, lsr #23 │ │ │ │ + ldrhteq r7, [r5], #-164 @ 0xffffff5c │ │ │ │ + rsbseq r7, r5, r8, ror #22 │ │ │ │ + rsbseq r7, r5, ip, ror sl │ │ │ │ + rsbseq r7, r5, r0, lsr fp │ │ │ │ + rsbseq r7, r5, r0, lsr sl │ │ │ │ + rsbseq r7, r5, r4, ror #21 │ │ │ │ + rsbseq r7, r5, lr, lsl sl │ │ │ │ + rsbseq r7, r5, r6, asr r9 │ │ │ │ + rsbseq r7, r5, sl, lsl #20 │ │ │ │ + rsbseq r7, r5, ip, lsr r9 │ │ │ │ + ldrshteq r7, [r5], #-144 @ 0xffffff70 │ │ │ │ + rsbseq r7, r5, r6, lsl #18 │ │ │ │ + ldrhteq r7, [r5], #-154 @ 0xffffff66 │ │ │ │ + rsbseq r7, r5, lr, asr #17 │ │ │ │ + rsbseq r7, r5, r2, lsl #19 │ │ │ │ + rsbseq r7, r5, sl, lsl #17 │ │ │ │ + rsbseq r7, r5, lr, lsr r9 │ │ │ │ + rsbseq r7, r5, lr, asr #16 │ │ │ │ + rsbseq r7, r5, r2, lsl #18 │ │ │ │ + rsbseq r7, r5, ip, lsl #16 │ │ │ │ + rsbseq r7, r5, r0, asr #17 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ bl febe57b8 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r4, r8, ror #31 │ │ │ │ stcls 1, cr2, [r6], {1} │ │ │ │ @ instruction: 0xf7ff9400 │ │ │ │ @ instruction: 0x4603fc1d │ │ │ │ @@ -126738,16 +126738,16 @@ │ │ │ │ ldrbtmi r4, [r8], #-2054 @ 0xfffff7fa │ │ │ │ @ instruction: 0xf789300c │ │ │ │ stmdami r5, {r0, r1, r2, r4, r6, r8, r9, fp, ip, sp, lr, pc} │ │ │ │ ldrbtmi r9, [r8], #-2307 @ 0xfffff6fd │ │ │ │ ldc2 7, cr15, [r2], {137} @ 0x89 │ │ │ │ ldrmi r9, [r8], -r3, lsl #22 │ │ │ │ ldclt 0, cr11, [r0, #-16] │ │ │ │ - rsbseq r7, r5, sl, asr r7 │ │ │ │ - rsbseq r7, r5, lr, lsl #16 │ │ │ │ + rsbseq r7, r5, r2, ror #14 │ │ │ │ + rsbseq r7, r5, r6, lsl r8 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ bl febe5808 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r4, r8, ror #31 │ │ │ │ stcls 1, cr2, [r6], {-0} │ │ │ │ @ instruction: 0xf7ff9400 │ │ │ │ @ instruction: 0x4603fbf5 │ │ │ │ @@ -126758,16 +126758,16 @@ │ │ │ │ ldrbtmi r4, [r8], #-2054 @ 0xfffff7fa │ │ │ │ @ instruction: 0xf789300c │ │ │ │ stmdami r5, {r0, r1, r2, r3, r5, r8, r9, fp, ip, sp, lr, pc} │ │ │ │ ldrbtmi r9, [r8], #-2307 @ 0xfffff6fd │ │ │ │ blx ffb4c466 │ │ │ │ ldrmi r9, [r8], -r3, lsl #22 │ │ │ │ ldclt 0, cr11, [r0, #-16] │ │ │ │ - rsbseq r7, r5, sl, lsl #14 │ │ │ │ - ldrhteq r7, [r5], #-126 @ 0xffffff82 │ │ │ │ + rsbseq r7, r5, r2, lsl r7 │ │ │ │ + rsbseq r7, r5, r6, asr #15 │ │ │ │ ldrbmi lr, [r0, sp, lsr #18]! │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d8f8cc │ │ │ │ strmi fp, [r4], -r2, lsl #1 │ │ │ │ ldrsbtge pc, [r0], -r1 @ │ │ │ │ ldmdavc r1, {r0, r4, r6, r7, r8, fp, sp, lr, pc} │ │ │ │ @@ -126816,18 +126816,18 @@ │ │ │ │ andcc r4, ip, r8, ror r4 │ │ │ │ blx fefcc540 │ │ │ │ stmdbls r1, {r0, r1, r2, fp, lr} │ │ │ │ @ instruction: 0xf7894478 │ │ │ │ blls 10d504 │ │ │ │ andlt r4, r2, r8, lsl r6 │ │ │ │ @ instruction: 0x87f0e8bd │ │ │ │ - rsbseq r7, r5, r2, asr r6 │ │ │ │ - rsbseq r7, r5, r6, lsl #14 │ │ │ │ - rsbseq r7, r5, r4, lsr #12 │ │ │ │ - ldrsbteq r7, [r5], #-104 @ 0xffffff98 │ │ │ │ + rsbseq r7, r5, sl, asr r6 │ │ │ │ + rsbseq r7, r5, lr, lsl #14 │ │ │ │ + rsbseq r7, r5, ip, lsr #12 │ │ │ │ + rsbseq r7, r5, r0, ror #13 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ blhi 249c00 │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x0050f8cc │ │ │ │ strbpl pc, [ip, #-2271] @ 0xfffff721 @ │ │ │ │ @ instruction: 0xf8df4614 │ │ │ │ @@ -127017,15 +127017,15 @@ │ │ │ │ eorlt pc, r2, sl, asr #16 │ │ │ │ blpl ca04c │ │ │ │ stcvs 6, cr4, [r0], #-196 @ 0xffffff3c │ │ │ │ @ instruction: 0xf848f3fc │ │ │ │ vmov.f64 d9, #254 @ 0xbff00000 -1.875 │ │ │ │ @ instruction: 0xf84a7b00 │ │ │ │ b 144eae8 │ │ │ │ - blvs 88f17c │ │ │ │ + blvs 88f17c │ │ │ │ biceq lr, r5, #3072 @ 0xc00 │ │ │ │ blvc ca06c │ │ │ │ tstcs r0, #3620864 @ 0x374000 │ │ │ │ strmi r4, [fp], #-1034 @ 0xfffffbf6 │ │ │ │ blhi ca074 │ │ │ │ blhi ca07c │ │ │ │ bl 1756bc │ │ │ │ @@ -127166,16 +127166,16 @@ │ │ │ │ bls 5ad8b0 │ │ │ │ andsvs r2, r1, r0, lsl #2 │ │ │ │ blvc ca2a4 │ │ │ │ svclt 0x0000e61e │ │ │ │ ... │ │ │ │ @ instruction: 0x008102b0 │ │ │ │ @ instruction: 0x000011b8 │ │ │ │ - rsbseq r7, r5, lr, lsl r6 │ │ │ │ - rsbseq r7, r5, r6, lsr r2 │ │ │ │ + rsbseq r7, r5, r6, lsr #12 │ │ │ │ + rsbseq r7, r5, lr, lsr r2 │ │ │ │ andcs r4, r0, #8, 12 @ 0x800000 │ │ │ │ @ instruction: 0xf6cb2300 │ │ │ │ stmib sp, {r4, r5, r6, r7, r8, r9, ip, sp, lr}^ │ │ │ │ stmib sp, {r1, r2, r4, r8, r9, sp}^ │ │ │ │ vcge.u32 d18, d5, d8 │ │ │ │ pkhbtmi pc, r0, pc, lsl #22 @ │ │ │ │ @ instruction: 0xf0969807 │ │ │ │ @@ -127516,79 +127516,79 @@ │ │ │ │ stmdbmi r5, {r0, r2, r6, r8, sl, fp, ip, sp, lr, pc}^ │ │ │ │ ldrtmi r4, [r3], -r5, asr #16 │ │ │ │ vqshl.s8 q10, , q0 │ │ │ │ ldrbtmi r6, [r8], #-570 @ 0xfffffdc6 │ │ │ │ ldc2l 7, cr15, [ip, #544]! @ 0x220 │ │ │ │ @ instruction: 0xf782e585 │ │ │ │ svclt 0x0000ea88 │ │ │ │ - rsbseq r7, r5, r2, lsr #32 │ │ │ │ - ldrsbteq r7, [r5], #-4 │ │ │ │ - rsbseq r7, r5, r6 │ │ │ │ - ldrhteq r7, [r5], #-8 │ │ │ │ - rsbseq r6, r5, r8, ror #31 │ │ │ │ - @ instruction: 0x0075709a │ │ │ │ + rsbseq r7, r5, sl, lsr #32 │ │ │ │ + ldrsbteq r7, [r5], #-12 │ │ │ │ + rsbseq r7, r5, lr │ │ │ │ + rsbseq r7, r5, r0, asr #1 │ │ │ │ + ldrshteq r6, [r5], #-240 @ 0xffffff10 │ │ │ │ + rsbseq r7, r5, r2, lsr #1 │ │ │ │ addeq pc, r0, r4, lsr #25 │ │ │ │ @ instruction: 0x000011b8 │ │ │ │ - rsbseq r6, r5, r6, lsr #31 │ │ │ │ - rsbseq r7, r5, r8, asr r0 │ │ │ │ - rsbseq r7, r5, r2 │ │ │ │ - ldrshteq r6, [r5], #-230 @ 0xffffff1a │ │ │ │ - rsbseq r6, r5, r8, lsr #31 │ │ │ │ - ldrhteq r6, [r5], #-228 @ 0xffffff1c │ │ │ │ - rsbseq r6, r5, r8, ror #30 │ │ │ │ - rsbseq r6, r5, r2, lsl pc │ │ │ │ - rsbseq r6, r5, sl, asr #28 │ │ │ │ + rsbseq r6, r5, lr, lsr #31 │ │ │ │ + rsbseq r7, r5, r0, rrx │ │ │ │ + rsbseq r7, r5, sl │ │ │ │ ldrshteq r6, [r5], #-238 @ 0xffffff12 │ │ │ │ - rsbseq r6, r5, lr, lsr #28 │ │ │ │ - rsbseq r6, r5, r2, ror #29 │ │ │ │ - @ instruction: 0x00756e9a │ │ │ │ - rsbseq r6, r5, r2, ror #27 │ │ │ │ - @ instruction: 0x00756e96 │ │ │ │ - rsbseq r6, r5, r4, asr #27 │ │ │ │ - rsbseq r6, r5, r8, ror lr │ │ │ │ - rsbseq r6, r5, sl, lsr #27 │ │ │ │ - rsbseq r6, r5, lr, asr lr │ │ │ │ - rsbseq r6, r5, lr, lsl #27 │ │ │ │ - rsbseq r6, r5, r2, asr #28 │ │ │ │ - rsbseq r6, r5, r6, ror sp │ │ │ │ - rsbseq r6, r5, r8, lsr #28 │ │ │ │ - rsbseq r6, r5, r2, asr sp │ │ │ │ - rsbseq r6, r5, r6, lsl #28 │ │ │ │ - rsbseq r6, r5, r4, lsl sp │ │ │ │ - rsbseq r6, r5, r8, asr #27 │ │ │ │ - ldrshteq r6, [r5], #-204 @ 0xffffff34 │ │ │ │ - rsbseq r6, r5, lr, lsr #27 │ │ │ │ - rsbseq r6, r5, ip, ror #24 │ │ │ │ - rsbseq r6, r5, r6, ror #25 │ │ │ │ - rsbseq r6, r5, r0, lsl sp │ │ │ │ - rsbseq r6, r5, ip, asr #24 │ │ │ │ - ldrshteq r6, [r5], #-206 @ 0xffffff32 │ │ │ │ - rsbseq r6, r5, r2, lsr ip │ │ │ │ - rsbseq r6, r5, r4, ror #25 │ │ │ │ - rsbseq r6, r5, r8, lsl ip │ │ │ │ - rsbseq r6, r5, sl, asr #25 │ │ │ │ - ldrshteq r6, [r5], #-190 @ 0xffffff42 │ │ │ │ - ldrhteq r6, [r5], #-192 @ 0xffffff40 │ │ │ │ - rsbseq r6, r5, r4, ror #23 │ │ │ │ - @ instruction: 0x00756c96 │ │ │ │ - rsbseq r6, r5, sl, asr #23 │ │ │ │ - rsbseq r6, r5, ip, ror ip │ │ │ │ - ldrhteq r6, [r5], #-176 @ 0xffffff50 │ │ │ │ - rsbseq r6, r5, r2, ror #24 │ │ │ │ - @ instruction: 0x00756b96 │ │ │ │ - rsbseq r6, r5, r8, asr #24 │ │ │ │ - rsbseq r6, r5, sl, ror fp │ │ │ │ - ldrshteq r6, [r5], #-180 @ 0xffffff4c │ │ │ │ - rsbseq r6, r5, lr, lsl ip │ │ │ │ - rsbseq r6, r5, r8, asr fp │ │ │ │ + ldrhteq r6, [r5], #-240 @ 0xffffff10 │ │ │ │ + ldrhteq r6, [r5], #-236 @ 0xffffff14 │ │ │ │ + rsbseq r6, r5, r0, ror pc │ │ │ │ + rsbseq r6, r5, sl, lsl pc │ │ │ │ + rsbseq r6, r5, r2, asr lr │ │ │ │ + rsbseq r6, r5, r6, lsl #30 │ │ │ │ + rsbseq r6, r5, r6, lsr lr │ │ │ │ + rsbseq r6, r5, sl, ror #29 │ │ │ │ + rsbseq r6, r5, r2, lsr #29 │ │ │ │ + rsbseq r6, r5, sl, ror #27 │ │ │ │ + @ instruction: 0x00756e9e │ │ │ │ + rsbseq r6, r5, ip, asr #27 │ │ │ │ + rsbseq r6, r5, r0, lsl #29 │ │ │ │ + ldrhteq r6, [r5], #-210 @ 0xffffff2e │ │ │ │ + rsbseq r6, r5, r6, ror #28 │ │ │ │ + @ instruction: 0x00756d96 │ │ │ │ + rsbseq r6, r5, sl, asr #28 │ │ │ │ + rsbseq r6, r5, lr, ror sp │ │ │ │ + rsbseq r6, r5, r0, lsr lr │ │ │ │ + rsbseq r6, r5, sl, asr sp │ │ │ │ + rsbseq r6, r5, lr, lsl #28 │ │ │ │ + rsbseq r6, r5, ip, lsl sp │ │ │ │ + ldrsbteq r6, [r5], #-208 @ 0xffffff30 │ │ │ │ + rsbseq r6, r5, r4, lsl #26 │ │ │ │ + ldrhteq r6, [r5], #-214 @ 0xffffff2a │ │ │ │ + rsbseq r6, r5, r4, ror ip │ │ │ │ + rsbseq r6, r5, lr, ror #25 │ │ │ │ + rsbseq r6, r5, r8, lsl sp │ │ │ │ + rsbseq r6, r5, r4, asr ip │ │ │ │ + rsbseq r6, r5, r6, lsl #26 │ │ │ │ + rsbseq r6, r5, sl, lsr ip │ │ │ │ + rsbseq r6, r5, ip, ror #25 │ │ │ │ + rsbseq r6, r5, r0, lsr #24 │ │ │ │ + ldrsbteq r6, [r5], #-194 @ 0xffffff3e │ │ │ │ + rsbseq r6, r5, r6, lsl #24 │ │ │ │ + ldrhteq r6, [r5], #-200 @ 0xffffff38 │ │ │ │ + rsbseq r6, r5, ip, ror #23 │ │ │ │ + @ instruction: 0x00756c9e │ │ │ │ ldrsbteq r6, [r5], #-178 @ 0xffffff4e │ │ │ │ + rsbseq r6, r5, r4, lsl #25 │ │ │ │ + ldrhteq r6, [r5], #-184 @ 0xffffff48 │ │ │ │ + rsbseq r6, r5, sl, ror #24 │ │ │ │ + @ instruction: 0x00756b9e │ │ │ │ + rsbseq r6, r5, r0, asr ip │ │ │ │ + rsbseq r6, r5, r2, lsl #23 │ │ │ │ ldrshteq r6, [r5], #-188 @ 0xffffff44 │ │ │ │ - rsbseq r6, r5, r6, lsr fp │ │ │ │ - ldrhteq r6, [r5], #-176 @ 0xffffff50 │ │ │ │ + rsbseq r6, r5, r6, lsr #24 │ │ │ │ + rsbseq r6, r5, r0, ror #22 │ │ │ │ ldrsbteq r6, [r5], #-186 @ 0xffffff46 │ │ │ │ + rsbseq r6, r5, r4, lsl #24 │ │ │ │ + rsbseq r6, r5, lr, lsr fp │ │ │ │ + ldrhteq r6, [r5], #-184 @ 0xffffff48 │ │ │ │ + rsbseq r6, r5, r2, ror #23 │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r0 │ │ │ │ stc 12, cr5, [sp, #-512]! @ 0xfffffe00 │ │ │ │ bl febf1f3c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strmi r0, [lr], -r0, lsr #31 │ │ │ │ ldrmi r4, [r3], -r1, asr #19 │ │ │ │ ldrbtmi r4, [r9], #-2753 @ 0xfffff53f │ │ │ │ @@ -127782,28 +127782,28 @@ │ │ │ │ ldrbtmi r3, [r8], #-511 @ 0xfffffe01 │ │ │ │ blx ffc4d45a │ │ │ │ svclt 0x0000e7ee │ │ │ │ ... │ │ │ │ addeq pc, r0, lr, asr #13 │ │ │ │ @ instruction: 0x000011b8 │ │ │ │ addeq pc, r0, r0, asr #12 │ │ │ │ - @ instruction: 0x00756892 │ │ │ │ - rsbseq r6, r5, r6, asr #18 │ │ │ │ - rsbseq r6, r5, r6, ror r8 │ │ │ │ - rsbseq r6, r5, sl, lsr #18 │ │ │ │ - rsbseq r6, r5, r8, asr r8 │ │ │ │ - rsbseq r6, r5, ip, lsl #18 │ │ │ │ - ldrhteq r6, [r5], #-140 @ 0xffffff74 │ │ │ │ - rsbseq r6, r5, r6, lsl #15 │ │ │ │ - rsbseq r6, r5, sl, lsr r8 │ │ │ │ - rsbseq r6, r5, r2, ror #15 │ │ │ │ - rsbseq r6, r5, r4, lsr r7 │ │ │ │ - rsbseq r6, r5, r6, ror #15 │ │ │ │ - rsbseq r6, r5, r4, lsl r7 │ │ │ │ - rsbseq r6, r5, r6, asr #15 │ │ │ │ + @ instruction: 0x0075689a │ │ │ │ + rsbseq r6, r5, lr, asr #18 │ │ │ │ + rsbseq r6, r5, lr, ror r8 │ │ │ │ + rsbseq r6, r5, r2, lsr r9 │ │ │ │ + rsbseq r6, r5, r0, ror #16 │ │ │ │ + rsbseq r6, r5, r4, lsl r9 │ │ │ │ + rsbseq r6, r5, r4, asr #17 │ │ │ │ + rsbseq r6, r5, lr, lsl #15 │ │ │ │ + rsbseq r6, r5, r2, asr #16 │ │ │ │ + rsbseq r6, r5, sl, ror #15 │ │ │ │ + rsbseq r6, r5, ip, lsr r7 │ │ │ │ + rsbseq r6, r5, lr, ror #15 │ │ │ │ + rsbseq r6, r5, ip, lsl r7 │ │ │ │ + rsbseq r6, r5, lr, asr #15 │ │ │ │ mvnsmi lr, sp, lsr #18 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00a0f8cc │ │ │ │ addslt r4, r2, r2, ror sl │ │ │ │ ldrbtmi r4, [sl], #-2930 @ 0xfffff48e │ │ │ │ ldmpl r3, {r0, r2, r3, r6, r7, r8, fp, sp, lr}^ │ │ │ │ @@ -127918,26 +127918,26 @@ │ │ │ │ mvnscc pc, pc, asr #32 │ │ │ │ @ instruction: 0xf7884478 │ │ │ │ ubfx pc, fp, #21, #15 │ │ │ │ svc 0x0066f781 │ │ │ │ addeq pc, r0, r2, ror r3 @ │ │ │ │ @ instruction: 0x000011b8 │ │ │ │ addeq pc, r0, ip, asr r3 @ │ │ │ │ - rsbseq r6, r5, r8, asr #13 │ │ │ │ - rsbseq r6, r5, sl, lsl r6 │ │ │ │ - rsbseq r6, r5, r6, ror #10 │ │ │ │ - rsbseq r6, r5, sl, lsl r6 │ │ │ │ - rsbseq r6, r5, r8, asr #10 │ │ │ │ - ldrshteq r6, [r5], #-92 @ 0xffffffa4 │ │ │ │ - rsbseq r6, r5, sl, lsr #10 │ │ │ │ - ldrsbteq r6, [r5], #-94 @ 0xffffffa2 │ │ │ │ - rsbseq r6, r5, lr, lsl #10 │ │ │ │ - rsbseq r6, r5, r0, asr #11 │ │ │ │ - rsbseq r6, r5, lr, ror #9 │ │ │ │ - rsbseq r6, r5, r0, lsr #11 │ │ │ │ + ldrsbteq r6, [r5], #-96 @ 0xffffffa0 │ │ │ │ + rsbseq r6, r5, r2, lsr #12 │ │ │ │ + rsbseq r6, r5, lr, ror #10 │ │ │ │ + rsbseq r6, r5, r2, lsr #12 │ │ │ │ + rsbseq r6, r5, r0, asr r5 │ │ │ │ + rsbseq r6, r5, r4, lsl #12 │ │ │ │ + rsbseq r6, r5, r2, lsr r5 │ │ │ │ + rsbseq r6, r5, r6, ror #11 │ │ │ │ + rsbseq r6, r5, r6, lsl r5 │ │ │ │ + rsbseq r6, r5, r8, asr #11 │ │ │ │ + ldrshteq r6, [r5], #-70 @ 0xffffffba │ │ │ │ + rsbseq r6, r5, r8, lsr #11 │ │ │ │ mvnsmi lr, #737280 @ 0xb4000 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00c8f8cc │ │ │ │ bmi 152110c │ │ │ │ blmi 1521318 │ │ │ │ addlt r4, r7, sl, ror r4 │ │ │ │ @@ -128019,23 +128019,23 @@ │ │ │ │ @ instruction: 0xf781e7ee │ │ │ │ svclt 0x0000eea2 │ │ │ │ andhi pc, r0, pc, lsr #7 │ │ │ │ rscsle sl, r1, #252, 18 @ 0x3f0000 │ │ │ │ svccc 0x0050624d │ │ │ │ addeq pc, r0, r8, asr r1 @ │ │ │ │ @ instruction: 0x000011b8 │ │ │ │ - ldrshteq r6, [r5], #-74 @ 0xffffffb6 │ │ │ │ - rsbseq r6, r5, r8, ror #8 │ │ │ │ + rsbseq r6, r5, r2, lsl #10 │ │ │ │ + rsbseq r6, r5, r0, ror r4 │ │ │ │ umulleq pc, r0, r4, r0 @ │ │ │ │ - @ instruction: 0x0075639e │ │ │ │ - rsbseq r6, r5, r2, asr r4 │ │ │ │ - rsbseq r6, r5, r4, lsl #7 │ │ │ │ - rsbseq r6, r5, r6, lsr r4 │ │ │ │ - rsbseq r6, r5, r4, ror #6 │ │ │ │ - rsbseq r6, r5, r6, lsl r4 │ │ │ │ + rsbseq r6, r5, r6, lsr #7 │ │ │ │ + rsbseq r6, r5, sl, asr r4 │ │ │ │ + rsbseq r6, r5, ip, lsl #7 │ │ │ │ + rsbseq r6, r5, lr, lsr r4 │ │ │ │ + rsbseq r6, r5, ip, ror #6 │ │ │ │ + rsbseq r6, r5, lr, lsl r4 │ │ │ │ ldrbmi lr, [r0, sp, lsr #18]! │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00c8f8cc │ │ │ │ bmi 1ba1290 │ │ │ │ blmi 1ba14a4 │ │ │ │ addlt r4, r6, sl, ror r4 │ │ │ │ @@ -128142,25 +128142,25 @@ │ │ │ │ @ instruction: 0xf7884478 │ │ │ │ @ instruction: 0xe7e1f91d │ │ │ │ stc 7, cr15, [r8, #516]! @ 0x204 │ │ │ │ andhi pc, r0, pc, lsr #7 │ │ │ │ ... │ │ │ │ ldrdeq lr, [r0], r0 │ │ │ │ @ instruction: 0x000011b8 │ │ │ │ - rsbseq r6, r5, r2, ror r3 │ │ │ │ - rsbseq r6, r5, r2, lsr #5 │ │ │ │ + rsbseq r6, r5, sl, ror r3 │ │ │ │ + rsbseq r6, r5, sl, lsr #5 │ │ │ │ @ instruction: 0x0080eebc │ │ │ │ - rsbseq r6, r5, r6, asr #3 │ │ │ │ - rsbseq r6, r5, sl, ror r2 │ │ │ │ - rsbseq r6, r5, ip, lsr #3 │ │ │ │ - rsbseq r6, r5, lr, asr r2 │ │ │ │ - rsbseq r6, r5, ip, lsl #3 │ │ │ │ - rsbseq r6, r5, lr, lsr r2 │ │ │ │ - rsbseq r6, r5, r2, ror r1 │ │ │ │ - rsbseq r6, r5, r4, lsr #4 │ │ │ │ + rsbseq r6, r5, lr, asr #3 │ │ │ │ + rsbseq r6, r5, r2, lsl #5 │ │ │ │ + ldrhteq r6, [r5], #-20 @ 0xffffffec │ │ │ │ + rsbseq r6, r5, r6, ror #4 │ │ │ │ + @ instruction: 0x00756194 │ │ │ │ + rsbseq r6, r5, r6, asr #4 │ │ │ │ + rsbseq r6, r5, sl, ror r1 │ │ │ │ + rsbseq r6, r5, ip, lsr #4 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ blhi 14b0e0 │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00b8f8cc │ │ │ │ bmi 1be1490 │ │ │ │ blmi 1be16a0 │ │ │ │ @@ -128269,25 +128269,25 @@ │ │ │ │ ldrbtmi r3, [r8], #-511 @ 0xfffffe01 │ │ │ │ @ instruction: 0xf81cf788 │ │ │ │ @ instruction: 0xf781e7e2 │ │ │ │ svclt 0x0000eca8 │ │ │ │ ... │ │ │ │ ldrdeq lr, [r0], r4 │ │ │ │ @ instruction: 0x000011b8 │ │ │ │ - rsbseq r6, r5, r6, ror r1 │ │ │ │ - rsbseq r6, r5, r0, lsr #1 │ │ │ │ + rsbseq r6, r5, lr, ror r1 │ │ │ │ + rsbseq r6, r5, r8, lsr #1 │ │ │ │ @ instruction: 0x0080ecba │ │ │ │ - rsbseq r5, r5, r0, asr #31 │ │ │ │ - rsbseq r6, r5, r4, ror r0 │ │ │ │ - rsbseq r5, r5, r8, lsr #31 │ │ │ │ - rsbseq r6, r5, sl, asr r0 │ │ │ │ - rsbseq r5, r5, sl, lsl #31 │ │ │ │ - rsbseq r6, r5, ip, lsr r0 │ │ │ │ - rsbseq r5, r5, r0, ror pc │ │ │ │ - rsbseq r6, r5, r2, lsr #32 │ │ │ │ + rsbseq r5, r5, r8, asr #31 │ │ │ │ + rsbseq r6, r5, ip, ror r0 │ │ │ │ + ldrhteq r5, [r5], #-240 @ 0xffffff10 │ │ │ │ + rsbseq r6, r5, r2, rrx │ │ │ │ + @ instruction: 0x00755f92 │ │ │ │ + rsbseq r6, r5, r4, asr #32 │ │ │ │ + rsbseq r5, r5, r8, ror pc │ │ │ │ + rsbseq r6, r5, sl, lsr #32 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ bl febe7028 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldrmi r0, [r4], -r8, asr #31 │ │ │ │ blmi be26e4 │ │ │ │ ldrbtmi fp, [sl], #-140 @ 0xffffff74 │ │ │ │ ldmpl r3, {r3, r9, sl, lr}^ │ │ │ │ @@ -128331,16 +128331,16 @@ │ │ │ │ @ instruction: 0xf781e7c1 │ │ │ │ svclt 0x0000ec2e │ │ │ │ andhi pc, r0, pc, lsr #7 │ │ │ │ ... │ │ │ │ ldrdeq lr, [r0], sl │ │ │ │ @ instruction: 0x000011b8 │ │ │ │ @ instruction: 0x0080ebb6 │ │ │ │ - @ instruction: 0x00755e94 │ │ │ │ - rsbseq r5, r5, r4, asr #30 │ │ │ │ + @ instruction: 0x00755e9c │ │ │ │ + rsbseq r5, r5, ip, asr #30 │ │ │ │ ldrbmi lr, [r0, sp, lsr #18]! │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ blhi 14b3b8 │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00c0f8cc │ │ │ │ ldrdlt r4, [r6], sp │ │ │ │ pkhtbmi r4, r1, sp, asr #25 │ │ │ │ @@ -128562,45 +128562,45 @@ │ │ │ │ ldc2l 7, cr15, [r0, #540] @ 0x21c │ │ │ │ svclt 0x0000e671 │ │ │ │ andhi pc, r0, pc, lsr #7 │ │ │ │ addge r9, r7, #46, 30 @ 0xb8 │ │ │ │ ldrbtpl r4, [sp], #-686 @ 0xfffffd52 │ │ │ │ strdeq lr, [r0], ip │ │ │ │ @ instruction: 0x000011b8 │ │ │ │ - ldrshteq r5, [r5], #-208 @ 0xffffff30 │ │ │ │ - rsbseq r5, r5, r4, lsr #29 │ │ │ │ + ldrshteq r5, [r5], #-216 @ 0xffffff28 │ │ │ │ + rsbseq r5, r5, ip, lsr #29 │ │ │ │ @ instruction: 0x0080eab2 │ │ │ │ - rsbseq r5, r5, r2, ror #27 │ │ │ │ - rsbseq r5, r5, sl, lsr #25 │ │ │ │ - rsbseq r5, r5, lr, asr sp │ │ │ │ - @ instruction: 0x00755c90 │ │ │ │ - rsbseq r5, r5, r4, asr #26 │ │ │ │ - rsbseq r5, r5, lr, asr #26 │ │ │ │ - ldrsbteq r5, [r5], #-190 @ 0xffffff42 │ │ │ │ - @ instruction: 0x00755c92 │ │ │ │ - rsbseq r5, r5, r4, asr #23 │ │ │ │ - rsbseq r5, r5, lr, lsr ip │ │ │ │ - rsbseq r5, r5, r8, ror #24 │ │ │ │ - ldrsbteq r5, [r5], #-194 @ 0xffffff3e │ │ │ │ - rsbseq r5, r5, ip, ror fp │ │ │ │ - ldrshteq r5, [r5], #-182 @ 0xffffff4a │ │ │ │ - rsbseq r5, r5, r0, lsr #24 │ │ │ │ - rsbseq r5, r5, sl, asr fp │ │ │ │ - ldrsbteq r5, [r5], #-180 @ 0xffffff4c │ │ │ │ + rsbseq r5, r5, sl, ror #27 │ │ │ │ + ldrhteq r5, [r5], #-194 @ 0xffffff3e │ │ │ │ + rsbseq r5, r5, r6, ror #26 │ │ │ │ + @ instruction: 0x00755c98 │ │ │ │ + rsbseq r5, r5, ip, asr #26 │ │ │ │ + rsbseq r5, r5, r6, asr sp │ │ │ │ + rsbseq r5, r5, r6, ror #23 │ │ │ │ + @ instruction: 0x00755c9a │ │ │ │ + rsbseq r5, r5, ip, asr #23 │ │ │ │ + rsbseq r5, r5, r6, asr #24 │ │ │ │ + rsbseq r5, r5, r0, ror ip │ │ │ │ + ldrsbteq r5, [r5], #-202 @ 0xffffff36 │ │ │ │ + rsbseq r5, r5, r4, lsl #23 │ │ │ │ ldrshteq r5, [r5], #-190 @ 0xffffff42 │ │ │ │ - rsbseq r5, r5, r8, lsr fp │ │ │ │ - ldrhteq r5, [r5], #-178 @ 0xffffff4e │ │ │ │ + rsbseq r5, r5, r8, lsr #24 │ │ │ │ + rsbseq r5, r5, r2, ror #22 │ │ │ │ ldrsbteq r5, [r5], #-188 @ 0xffffff44 │ │ │ │ - rsbseq r5, r5, lr, lsl #25 │ │ │ │ - rsbseq r5, r5, r4, lsl #22 │ │ │ │ - rsbseq r5, r5, lr, ror fp │ │ │ │ - rsbseq r5, r5, r8, lsr #23 │ │ │ │ - ldrsbteq r5, [r5], #-174 @ 0xffffff52 │ │ │ │ - rsbseq r5, r5, r8, asr fp │ │ │ │ - rsbseq r5, r5, r2, lsl #23 │ │ │ │ + rsbseq r5, r5, r6, lsl #24 │ │ │ │ + rsbseq r5, r5, r0, asr #22 │ │ │ │ + ldrhteq r5, [r5], #-186 @ 0xffffff46 │ │ │ │ + rsbseq r5, r5, r4, ror #23 │ │ │ │ + @ instruction: 0x00755c96 │ │ │ │ + rsbseq r5, r5, ip, lsl #22 │ │ │ │ + rsbseq r5, r5, r6, lsl #23 │ │ │ │ + ldrhteq r5, [r5], #-176 @ 0xffffff50 │ │ │ │ + rsbseq r5, r5, r6, ror #21 │ │ │ │ + rsbseq r5, r5, r0, ror #22 │ │ │ │ + rsbseq r5, r5, sl, lsl #23 │ │ │ │ @ instruction: 0x46284611 │ │ │ │ @ instruction: 0xf12ef170 │ │ │ │ @ instruction: 0xf1104604 │ │ │ │ andle r0, r1, ip, lsl #30 │ │ │ │ cmple sl, r1, lsl #16 │ │ │ │ tstcs r3, r1, lsl #4 │ │ │ │ @ instruction: 0xf1704628 │ │ │ │ @@ -128644,26 +128644,26 @@ │ │ │ │ andcc r4, ip, r8, ror r4 │ │ │ │ stc2l 7, cr15, [sl], #-540 @ 0xfffffde4 │ │ │ │ stmdami pc, {r1, r2, r3, r8, fp, lr} @ │ │ │ │ ldrbtmi r4, [r9], #-1571 @ 0xfffff9dd │ │ │ │ rsbscc pc, r9, #64, 12 @ 0x4000000 │ │ │ │ @ instruction: 0xf7874478 │ │ │ │ strb pc, [r2, #3361] @ 0xd21 @ │ │ │ │ - rsbseq r5, r5, r6, ror #19 │ │ │ │ - rsbseq r5, r5, r0, ror #20 │ │ │ │ - rsbseq r5, r5, sl, lsl #21 │ │ │ │ - rsbseq r5, r5, r4, asr #19 │ │ │ │ - rsbseq r5, r5, lr, lsr sl │ │ │ │ + rsbseq r5, r5, lr, ror #19 │ │ │ │ rsbseq r5, r5, r8, ror #20 │ │ │ │ - rsbseq r5, r5, r2, lsr #19 │ │ │ │ - rsbseq r5, r5, ip, lsl sl │ │ │ │ + @ instruction: 0x00755a92 │ │ │ │ + rsbseq r5, r5, ip, asr #19 │ │ │ │ rsbseq r5, r5, r6, asr #20 │ │ │ │ - rsbseq r5, r5, r0, lsl #19 │ │ │ │ - ldrshteq r5, [r5], #-154 @ 0xffffff66 │ │ │ │ + rsbseq r5, r5, r0, ror sl │ │ │ │ + rsbseq r5, r5, sl, lsr #19 │ │ │ │ rsbseq r5, r5, r4, lsr #20 │ │ │ │ + rsbseq r5, r5, lr, asr #20 │ │ │ │ + rsbseq r5, r5, r8, lsl #19 │ │ │ │ + rsbseq r5, r5, r2, lsl #20 │ │ │ │ + rsbseq r5, r5, ip, lsr #20 │ │ │ │ ldrbmi lr, [r0, sp, lsr #18]! │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ blhi 14b8c4 │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x0090f8cc │ │ │ │ ldmmi lr!, {r0, r2, r9, sl, lr} │ │ │ │ pkhbtmi fp, r8, r2, lsl #1 │ │ │ │ @@ -128854,28 +128854,28 @@ │ │ │ │ blx fe2ce522 │ │ │ │ @ instruction: 0xf781e7ef │ │ │ │ svclt 0x0000e814 │ │ │ │ ... │ │ │ │ addeq lr, r0, lr, ror #11 │ │ │ │ @ instruction: 0x000011b8 │ │ │ │ umulleq lr, r0, r4, r5 │ │ │ │ - rsbseq r5, r5, ip, ror r8 │ │ │ │ - rsbseq r5, r5, r6, lsr #15 │ │ │ │ - rsbseq r5, r5, sl, asr r8 │ │ │ │ - rsbseq r5, r5, r0, ror r7 │ │ │ │ - rsbseq r5, r5, r4, lsr #16 │ │ │ │ - rsbseq r5, r5, r6, asr r7 │ │ │ │ - rsbseq r5, r5, sl, lsl #16 │ │ │ │ - rsbseq r5, r5, r6, ror r7 │ │ │ │ - rsbseq r5, r5, r0, lsl #13 │ │ │ │ - rsbseq r5, r5, r4, lsr r7 │ │ │ │ - rsbseq r5, r5, r6, ror #12 │ │ │ │ - rsbseq r5, r5, r8, lsl r7 │ │ │ │ - rsbseq r5, r5, r8, asr #12 │ │ │ │ - ldrshteq r5, [r5], #-106 @ 0xffffff96 │ │ │ │ + rsbseq r5, r5, r4, lsl #17 │ │ │ │ + rsbseq r5, r5, lr, lsr #15 │ │ │ │ + rsbseq r5, r5, r2, ror #16 │ │ │ │ + rsbseq r5, r5, r8, ror r7 │ │ │ │ + rsbseq r5, r5, ip, lsr #16 │ │ │ │ + rsbseq r5, r5, lr, asr r7 │ │ │ │ + rsbseq r5, r5, r2, lsl r8 │ │ │ │ + rsbseq r5, r5, lr, ror r7 │ │ │ │ + rsbseq r5, r5, r8, lsl #13 │ │ │ │ + rsbseq r5, r5, ip, lsr r7 │ │ │ │ + rsbseq r5, r5, lr, ror #12 │ │ │ │ + rsbseq r5, r5, r0, lsr #14 │ │ │ │ + rsbseq r5, r5, r0, asr r6 │ │ │ │ + rsbseq r5, r5, r2, lsl #14 │ │ │ │ mvnsmi lr, #737280 @ 0xb4000 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d8f8cc │ │ │ │ smlabbcs r3, r3, r0, fp │ │ │ │ strvc lr, [ip], #-2525 @ 0xfffff623 │ │ │ │ eorvs r9, r1, sl, lsl #22 │ │ │ │ @@ -128955,24 +128955,24 @@ │ │ │ │ @ instruction: 0xf787300c │ │ │ │ stmdami lr, {r0, r1, r3, r4, r5, r6, r7, r8, fp, ip, sp, lr, pc} │ │ │ │ ldrbtmi r9, [r8], #-2305 @ 0xfffff6ff │ │ │ │ blx fee4e6c4 │ │ │ │ ldrmi r9, [r8], -r1, lsl #22 │ │ │ │ pop {r0, r1, ip, sp, pc} │ │ │ │ svclt 0x000083f0 │ │ │ │ - rsbseq r5, r5, r4, asr r5 │ │ │ │ - rsbseq r5, r5, r8, lsl #12 │ │ │ │ - rsbseq r5, r5, lr, lsl #10 │ │ │ │ - rsbseq r5, r5, r2, asr #11 │ │ │ │ - ldrshteq r5, [r5], #-64 @ 0xffffffc0 │ │ │ │ - rsbseq r5, r5, r4, lsr #11 │ │ │ │ - rsbseq r5, r5, r0, asr #9 │ │ │ │ - rsbseq r5, r5, r4, ror r5 │ │ │ │ - rsbseq r5, r5, r2, lsr #9 │ │ │ │ - rsbseq r5, r5, r6, asr r5 │ │ │ │ + rsbseq r5, r5, ip, asr r5 │ │ │ │ + rsbseq r5, r5, r0, lsl r6 │ │ │ │ + rsbseq r5, r5, r6, lsl r5 │ │ │ │ + rsbseq r5, r5, sl, asr #11 │ │ │ │ + ldrshteq r5, [r5], #-72 @ 0xffffffb8 │ │ │ │ + rsbseq r5, r5, ip, lsr #11 │ │ │ │ + rsbseq r5, r5, r8, asr #9 │ │ │ │ + rsbseq r5, r5, ip, ror r5 │ │ │ │ + rsbseq r5, r5, sl, lsr #9 │ │ │ │ + rsbseq r5, r5, lr, asr r5 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl febe7ae4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldmdbvs r6, {r3, r5, r6, r7, r8, r9, sl, fp} │ │ │ │ addlt r4, r2, sp, lsl r6 │ │ │ │ ldmdavs r2!, {r2, r9, sl, lr} │ │ │ │ @ instruction: 0x3181f892 │ │ │ │ @@ -128990,17 +128990,17 @@ │ │ │ │ @ instruction: 0xf094447a │ │ │ │ ldmvs r3!, {r0, r2, r4, r8, r9, sl, ip, sp, lr, pc} │ │ │ │ strtmi r4, [r0], -r6, lsl #20 │ │ │ │ ldmvs fp, {r0, r3, r5, r9, sl, lr} │ │ │ │ @ instruction: 0xf094447a │ │ │ │ andcs pc, r1, sp, lsl #14 │ │ │ │ ldcllt 0, cr11, [r0, #-8]! │ │ │ │ - ldrsbteq r5, [r5], #-82 @ 0xffffffae │ │ │ │ - rsbseq r5, r5, ip, asr #11 │ │ │ │ - rsbseq r5, r5, ip, asr #11 │ │ │ │ + ldrsbteq r5, [r5], #-90 @ 0xffffffa6 │ │ │ │ + ldrsbteq r5, [r5], #-84 @ 0xffffffac │ │ │ │ + ldrsbteq r5, [r5], #-84 @ 0xffffffac │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ blhi 1cbe0c │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00b8f8cc │ │ │ │ ldmdbvs r4, {r0, r2, r7, ip, sp, pc} │ │ │ │ @ instruction: 0x46054698 │ │ │ │ @@ -129154,26 +129154,26 @@ │ │ │ │ ldmdami r0, {r0, r2, r7, r8, ip, sp} │ │ │ │ andcc r4, ip, r8, ror r4 │ │ │ │ @ instruction: 0xf86af787 │ │ │ │ stmdbls r2, {r1, r2, r3, fp, lr} │ │ │ │ @ instruction: 0xf7874478 │ │ │ │ blls 14f060 │ │ │ │ svclt 0x0000e75a │ │ │ │ - ldrsbteq r5, [r5], #-46 @ 0xffffffd2 │ │ │ │ - @ instruction: 0x00755392 │ │ │ │ - rsbseq r5, r5, r0, lsr #5 │ │ │ │ - rsbseq r5, r5, r4, asr r3 │ │ │ │ - rsbseq r5, r5, r8, ror r2 │ │ │ │ - rsbseq r5, r5, ip, lsr #6 │ │ │ │ - ldrsbteq r5, [r5], #-16 │ │ │ │ - rsbseq r5, r5, r4, lsl #5 │ │ │ │ - @ instruction: 0x0075519e │ │ │ │ - rsbseq r5, r5, r2, asr r2 │ │ │ │ - rsbseq r5, r5, r0, lsl #3 │ │ │ │ - rsbseq r5, r5, r4, lsr r2 │ │ │ │ + rsbseq r5, r5, r6, ror #5 │ │ │ │ + @ instruction: 0x0075539a │ │ │ │ + rsbseq r5, r5, r8, lsr #5 │ │ │ │ + rsbseq r5, r5, ip, asr r3 │ │ │ │ + rsbseq r5, r5, r0, lsl #5 │ │ │ │ + rsbseq r5, r5, r4, lsr r3 │ │ │ │ + ldrsbteq r5, [r5], #-24 @ 0xffffffe8 │ │ │ │ + rsbseq r5, r5, ip, lsl #5 │ │ │ │ + rsbseq r5, r5, r6, lsr #3 │ │ │ │ + rsbseq r5, r5, sl, asr r2 │ │ │ │ + rsbseq r5, r5, r8, lsl #3 │ │ │ │ + rsbseq r5, r5, ip, lsr r2 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ blhi 14c0c0 │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x0058f8cc │ │ │ │ bmi fed2246c │ │ │ │ @ instruction: 0x4699b09f │ │ │ │ @@ -129352,35 +129352,35 @@ │ │ │ │ stmdbls ip, {r1, r3, r4, fp, lr} │ │ │ │ @ instruction: 0xf7864478 │ │ │ │ blls 3d0d54 │ │ │ │ @ instruction: 0xf780e767 │ │ │ │ svclt 0x0000ec2a │ │ │ │ strdeq sp, [r0], r2 │ │ │ │ @ instruction: 0x000011b8 │ │ │ │ - ldrhteq r4, [r5], #-240 @ 0xffffff10 │ │ │ │ - rsbseq r5, r5, r4, rrx │ │ │ │ + ldrhteq r4, [r5], #-248 @ 0xffffff08 │ │ │ │ + rsbseq r5, r5, ip, rrx │ │ │ │ addeq sp, r0, r2, ror #24 │ │ │ │ - rsbseq r4, r5, r4, ror #30 │ │ │ │ - rsbseq r5, r5, r8, lsl r0 │ │ │ │ - rsbseq r4, r5, r6, asr #30 │ │ │ │ - ldrshteq r4, [r5], #-250 @ 0xffffff06 │ │ │ │ - rsbseq r4, r5, r8, lsr #30 │ │ │ │ - ldrsbteq r4, [r5], #-252 @ 0xffffff04 │ │ │ │ - rsbseq r4, r5, sl, lsl #30 │ │ │ │ - ldrhteq r4, [r5], #-254 @ 0xffffff02 │ │ │ │ - rsbseq r4, r5, ip, ror #29 │ │ │ │ - rsbseq r4, r5, r0, lsr #31 │ │ │ │ - rsbseq r4, r5, lr, asr #29 │ │ │ │ - rsbseq r4, r5, r2, lsl #31 │ │ │ │ - ldrhteq r4, [r5], #-224 @ 0xffffff20 │ │ │ │ - rsbseq r4, r5, r4, ror #30 │ │ │ │ - @ instruction: 0x00754e92 │ │ │ │ - rsbseq r4, r5, r6, asr #30 │ │ │ │ - rsbseq r4, r5, r4, ror lr │ │ │ │ - rsbseq r4, r5, r8, lsr #30 │ │ │ │ + rsbseq r4, r5, ip, ror #30 │ │ │ │ + rsbseq r5, r5, r0, lsr #32 │ │ │ │ + rsbseq r4, r5, lr, asr #30 │ │ │ │ + rsbseq r5, r5, r2 │ │ │ │ + rsbseq r4, r5, r0, lsr pc │ │ │ │ + rsbseq r4, r5, r4, ror #31 │ │ │ │ + rsbseq r4, r5, r2, lsl pc │ │ │ │ + rsbseq r4, r5, r6, asr #31 │ │ │ │ + ldrshteq r4, [r5], #-228 @ 0xffffff1c │ │ │ │ + rsbseq r4, r5, r8, lsr #31 │ │ │ │ + ldrsbteq r4, [r5], #-230 @ 0xffffff1a │ │ │ │ + rsbseq r4, r5, sl, lsl #31 │ │ │ │ + ldrhteq r4, [r5], #-232 @ 0xffffff18 │ │ │ │ + rsbseq r4, r5, ip, ror #30 │ │ │ │ + @ instruction: 0x00754e9a │ │ │ │ + rsbseq r4, r5, lr, asr #30 │ │ │ │ + rsbseq r4, r5, ip, ror lr │ │ │ │ + rsbseq r4, r5, r0, lsr pc │ │ │ │ ldrbmi lr, [r0, sp, lsr #18]! │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d0f8cc │ │ │ │ ldmdbmi sp!, {r1, r3, r7, r9, sl, lr} │ │ │ │ blmi fe27d0 │ │ │ │ addlt r4, r4, r9, ror r4 │ │ │ │ @@ -129442,20 +129442,20 @@ │ │ │ │ ldrbtmi r9, [r8], #-2305 @ 0xfffff6ff │ │ │ │ cdp2 7, 14, cr15, cr12, cr6, {4} │ │ │ │ strb r9, [r4, r1, lsl #22] │ │ │ │ bl 1e4ee44 │ │ │ │ @ instruction: 0x0080dabc │ │ │ │ @ instruction: 0x000011b8 │ │ │ │ addeq sp, r0, r2, asr #20 │ │ │ │ - rsbseq r4, r5, sl, asr #26 │ │ │ │ - ldrshteq r4, [r5], #-222 @ 0xffffff22 │ │ │ │ - rsbseq r4, r5, ip, lsr #26 │ │ │ │ - rsbseq r4, r5, r0, ror #27 │ │ │ │ - rsbseq r4, r5, lr, lsl #26 │ │ │ │ - rsbseq r4, r5, r2, asr #27 │ │ │ │ + rsbseq r4, r5, r2, asr sp │ │ │ │ + rsbseq r4, r5, r6, lsl #28 │ │ │ │ + rsbseq r4, r5, r4, lsr sp │ │ │ │ + rsbseq r4, r5, r8, ror #27 │ │ │ │ + rsbseq r4, r5, r6, lsl sp │ │ │ │ + rsbseq r4, r5, sl, asr #27 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl febe8270 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ stmdbmi r7!, {r5, r6, r7, r8, r9, sl, fp} │ │ │ │ ldrmi fp, [ip], -r5, lsl #1 │ │ │ │ ldrbtmi r4, [r9], #-2854 @ 0xfffff4da │ │ │ │ stmiapl fp, {r3, r8, sl, fp, ip, pc}^ │ │ │ │ @@ -129494,16 +129494,16 @@ │ │ │ │ ldrbtmi r9, [r8], #-2305 @ 0xfffff6ff │ │ │ │ cdp2 7, 8, cr15, cr4, cr6, {4} │ │ │ │ ldrb r9, [r5, r1, lsl #22] │ │ │ │ bl 44ef14 │ │ │ │ umulleq sp, r0, r2, r9 │ │ │ │ @ instruction: 0x000011b8 │ │ │ │ addeq sp, r0, r0, asr r9 │ │ │ │ - rsbseq r4, r5, lr, lsr ip │ │ │ │ - ldrshteq r4, [r5], #-194 @ 0xffffff3e │ │ │ │ + rsbseq r4, r5, r6, asr #24 │ │ │ │ + ldrshteq r4, [r5], #-202 @ 0xffffff36 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl febe8330 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r5, r0, ror #31 │ │ │ │ stmdbcs r0, {r3, r8, fp, ip, pc} │ │ │ │ @ instruction: 0x9c09db48 │ │ │ │ eorvs r2, r1, r1, lsl #2 │ │ │ │ @@ -129540,16 +129540,16 @@ │ │ │ │ ldrdne pc, [r4], -ip │ │ │ │ cdpeq 0, 0, cr15, cr4, cr15, {2} │ │ │ │ stmdbcs r0, {r0, r2, r4, r9, sl, lr} │ │ │ │ ldrmi sp, [r6], pc, asr #3 │ │ │ │ strb r4, [sp, ip, lsr #12] │ │ │ │ movweq pc, #32879 @ 0x806f @ │ │ │ │ svclt 0x0000e7ee │ │ │ │ - rsbseq r4, r5, r0, lsr #23 │ │ │ │ - rsbseq r4, r5, r4, asr ip │ │ │ │ + rsbseq r4, r5, r8, lsr #23 │ │ │ │ + rsbseq r4, r5, ip, asr ip │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ bl febe83e8 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ bmi 915190 │ │ │ │ blmi 93d404 │ │ │ │ ldrbtmi r4, [sl], #-1540 @ 0xfffff9fc │ │ │ │ ldmpl r3, {r3, r9, sl, lr}^ │ │ │ │ @@ -129582,16 +129582,16 @@ │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ mrsle r0, LR_svc │ │ │ │ andlt r2, r4, r1 │ │ │ │ @ instruction: 0xf780bd10 │ │ │ │ svclt 0x0000ea5e │ │ │ │ addeq sp, r0, sl, lsl r8 │ │ │ │ @ instruction: 0x000011b8 │ │ │ │ - @ instruction: 0x00754b96 │ │ │ │ - rsbseq r4, r5, r0, ror fp │ │ │ │ + @ instruction: 0x00754b9e │ │ │ │ + rsbseq r4, r5, r8, ror fp │ │ │ │ @ instruction: 0x0080d7b4 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00c0f8cc │ │ │ │ ldrmi fp, [fp], r7, lsl #1 │ │ │ │ mulls r5, r1, r6 │ │ │ │ @@ -129658,18 +129658,18 @@ │ │ │ │ strtmi r6, [r3], -sl, ror #18 │ │ │ │ cmpppl r9, r1, asr #4 @ p-variant is OBSOLETE │ │ │ │ @ instruction: 0xf1059100 │ │ │ │ sbcseq r0, r2, r0, lsl r1 │ │ │ │ cdp2 7, 1, cr15, cr12, cr3, {4} │ │ │ │ cmnvs fp, r0, lsl #6 │ │ │ │ svclt 0x0000e798 │ │ │ │ - rsbseq r4, r5, r2, asr #21 │ │ │ │ - rsbseq r4, r5, r4, ror #19 │ │ │ │ - @ instruction: 0x00754a98 │ │ │ │ - rsbseq r4, r5, r2, asr #20 │ │ │ │ + rsbseq r4, r5, sl, asr #21 │ │ │ │ + rsbseq r4, r5, ip, ror #19 │ │ │ │ + rsbseq r4, r5, r0, lsr #21 │ │ │ │ + rsbseq r4, r5, sl, asr #20 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl febe85c8 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0x46080ff0 │ │ │ │ @ instruction: 0x4616461d │ │ │ │ @ instruction: 0xff98f362 │ │ │ │ ldrdcc pc, [r4, #-128] @ 0xffffff80 │ │ │ │ @@ -129698,16 +129698,16 @@ │ │ │ │ stmdami r6, {r4, r5, r6, r8, sl, fp, ip, sp, pc} │ │ │ │ mvnsvs pc, r1, asr #4 │ │ │ │ andcc r4, ip, r8, ror r4 │ │ │ │ stc2 7, cr15, [r8], #-536 @ 0xfffffde8 │ │ │ │ strtmi r4, [r1], -r3, lsl #16 │ │ │ │ @ instruction: 0xf7864478 │ │ │ │ ldrb pc, [r0, r3, ror #25]! @ │ │ │ │ - ldrshteq r4, [r5], #-140 @ 0xffffff74 │ │ │ │ - ldrhteq r4, [r5], #-144 @ 0xffffff70 │ │ │ │ + rsbseq r4, r5, r4, lsl #18 │ │ │ │ + ldrhteq r4, [r5], #-152 @ 0xffffff68 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ stc 12, cr5, [sp, #-512]! @ 0xfffffe00 │ │ │ │ bl febf406c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0x461c0fd0 │ │ │ │ ldmib r2, {r1, r2, r3, r9, sl, lr}^ │ │ │ │ addlt r3, r6, r8, lsl #4 │ │ │ │ @@ -129836,30 +129836,30 @@ │ │ │ │ ldmdami r4, {r1, r2, r3, r6, r8, ip, sp, lr} │ │ │ │ andcc r4, ip, r8, ror r4 │ │ │ │ blx 64f482 │ │ │ │ stmdbls r5, {r1, r4, fp, lr} │ │ │ │ @ instruction: 0xf7864478 │ │ │ │ blls 2105b8 │ │ │ │ svclt 0x0000e717 │ │ │ │ - rsbseq r4, r5, r6, lsr #17 │ │ │ │ - rsbseq r4, r5, r4, lsl #22 │ │ │ │ - rsbseq r4, r5, r0, lsl #20 │ │ │ │ - rsbseq r4, r5, r6, ror #19 │ │ │ │ - ldrhteq r4, [r5], #-114 @ 0xffffff8e │ │ │ │ - rsbseq r4, r5, r6, ror #16 │ │ │ │ + rsbseq r4, r5, lr, lsr #17 │ │ │ │ + rsbseq r4, r5, ip, lsl #22 │ │ │ │ + rsbseq r4, r5, r8, lsl #20 │ │ │ │ + rsbseq r4, r5, lr, ror #19 │ │ │ │ + ldrhteq r4, [r5], #-122 @ 0xffffff86 │ │ │ │ + rsbseq r4, r5, lr, ror #16 │ │ │ │ + @ instruction: 0x0075479c │ │ │ │ + rsbseq r4, r5, r0, asr r8 │ │ │ │ + rsbseq ip, r4, r6, lsr #18 │ │ │ │ + ldrhteq r4, [r5], #-158 @ 0xffffff62 │ │ │ │ + rsbseq r4, r5, r6, asr #14 │ │ │ │ + ldrshteq r4, [r5], #-122 @ 0xffffff86 │ │ │ │ + rsbseq r4, r5, ip, lsl #14 │ │ │ │ + rsbseq r4, r5, r0, asr #15 │ │ │ │ + rsbseq r4, r5, r0, ror #13 │ │ │ │ @ instruction: 0x00754794 │ │ │ │ - rsbseq r4, r5, r8, asr #16 │ │ │ │ - rsbseq ip, r4, lr, lsl r9 │ │ │ │ - ldrhteq r4, [r5], #-150 @ 0xffffff6a │ │ │ │ - rsbseq r4, r5, lr, lsr r7 │ │ │ │ - ldrshteq r4, [r5], #-114 @ 0xffffff8e │ │ │ │ - rsbseq r4, r5, r4, lsl #14 │ │ │ │ - ldrhteq r4, [r5], #-120 @ 0xffffff88 │ │ │ │ - ldrsbteq r4, [r5], #-104 @ 0xffffff98 │ │ │ │ - rsbseq r4, r5, ip, lsl #15 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ blhi 1ccb78 │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ bleq 16cf9fc │ │ │ │ @ instruction: 0x46144df9 │ │ │ │ @ instruction: 0xf2ad4af9 │ │ │ │ @@ -130109,26 +130109,26 @@ │ │ │ │ andhi pc, r0, pc, lsr #7 │ │ │ │ ... │ │ │ │ addge r9, r7, #46, 30 @ 0xb8 │ │ │ │ ldrbtpl r4, [sp], #-686 @ 0xfffffd52 │ │ │ │ addeq sp, r0, sl, lsr r3 │ │ │ │ @ instruction: 0x000011b8 │ │ │ │ addeq sp, r0, lr, lsl #6 │ │ │ │ - rsbseq r4, r5, ip, ror r5 │ │ │ │ - rsbseq r4, r5, r0, lsr r6 │ │ │ │ - ldrhteq r4, [r5], #-76 @ 0xffffffb4 │ │ │ │ - rsbseq r4, r5, r0, ror r5 │ │ │ │ - rsbseq r4, r5, lr, lsl #9 │ │ │ │ - rsbseq r4, r5, r2, asr #10 │ │ │ │ - rsbseq r4, r5, r0, ror #8 │ │ │ │ - rsbseq r4, r5, r4, lsl r5 │ │ │ │ - rsbseq r4, r5, r6, lsr #8 │ │ │ │ - ldrsbteq r4, [r5], #-74 @ 0xffffffb6 │ │ │ │ - rsbseq r4, r5, r8, ror #6 │ │ │ │ - rsbseq r4, r5, ip, lsl r4 │ │ │ │ + rsbseq r4, r5, r4, lsl #11 │ │ │ │ + rsbseq r4, r5, r8, lsr r6 │ │ │ │ + rsbseq r4, r5, r4, asr #9 │ │ │ │ + rsbseq r4, r5, r8, ror r5 │ │ │ │ + @ instruction: 0x00754496 │ │ │ │ + rsbseq r4, r5, sl, asr #10 │ │ │ │ + rsbseq r4, r5, r8, ror #8 │ │ │ │ + rsbseq r4, r5, ip, lsl r5 │ │ │ │ + rsbseq r4, r5, lr, lsr #8 │ │ │ │ + rsbseq r4, r5, r2, ror #9 │ │ │ │ + rsbseq r4, r5, r0, ror r3 │ │ │ │ + rsbseq r4, r5, r4, lsr #8 │ │ │ │ strtmi r6, [r8], -r1, lsr #17 │ │ │ │ @ instruction: 0xf970f03f │ │ │ │ cdp 8, 11, cr6, cr0, cr11, {3} │ │ │ │ @ instruction: 0xf5038b40 │ │ │ │ ldc 3, cr6, [r3, #696] @ 0x2b8 │ │ │ │ vmov.f64 d7, #64 @ 0x3e000000 0.125 │ │ │ │ vsqrt.f64 d23, d0 │ │ │ │ @@ -130433,27 +130433,27 @@ │ │ │ │ vldr d6, [r2, #176] @ 0xb0 │ │ │ │ vmul.f64 d7, d7, d0 │ │ │ │ strbt r7, [sl], #2822 @ 0xb06 │ │ │ │ andhi pc, r0, pc, lsr #7 │ │ │ │ ... │ │ │ │ addge r9, r7, #46, 30 @ 0xb8 │ │ │ │ ldrbtpl r4, [sp], #-686 @ 0xfffffd52 │ │ │ │ - rsbseq r4, r5, r8, lsl r2 │ │ │ │ - rsbseq r4, r5, r0, asr r0 │ │ │ │ - rsbseq r4, r5, r4, lsl #2 │ │ │ │ - rsbseq r4, r5, r0, lsr #32 │ │ │ │ - ldrsbteq r4, [r5], #-4 │ │ │ │ - rsbseq r3, r5, r6, lsl #31 │ │ │ │ - rsbseq r4, r5, sl, lsr r0 │ │ │ │ - ldrshteq r3, [r5], #-212 @ 0xffffff2c │ │ │ │ - rsbseq r3, r5, r8, lsr #29 │ │ │ │ - ldrsbteq r3, [r5], #-212 @ 0xffffff2c │ │ │ │ - rsbseq r3, r5, r8, lsl #29 │ │ │ │ - rsbseq r3, r5, r2, lsr #27 │ │ │ │ - rsbseq r3, r5, r6, asr lr │ │ │ │ + rsbseq r4, r5, r0, lsr #4 │ │ │ │ + rsbseq r4, r5, r8, asr r0 │ │ │ │ + rsbseq r4, r5, ip, lsl #2 │ │ │ │ + rsbseq r4, r5, r8, lsr #32 │ │ │ │ + ldrsbteq r4, [r5], #-12 │ │ │ │ + rsbseq r3, r5, lr, lsl #31 │ │ │ │ + rsbseq r4, r5, r2, asr #32 │ │ │ │ + ldrshteq r3, [r5], #-220 @ 0xffffff24 │ │ │ │ + ldrhteq r3, [r5], #-224 @ 0xffffff20 │ │ │ │ + ldrsbteq r3, [r5], #-220 @ 0xffffff24 │ │ │ │ + @ instruction: 0x00753e90 │ │ │ │ + rsbseq r3, r5, sl, lsr #27 │ │ │ │ + rsbseq r3, r5, lr, asr lr │ │ │ │ @ instruction: 0xf43f0782 │ │ │ │ strt sl, [ip], #3263 @ 0xcbf │ │ │ │ @ instruction: 0xf640900c │ │ │ │ ldmdami ip!, {r0, r1, r2, r3, r6, r8, ip, sp, lr}^ │ │ │ │ andcc r4, ip, r8, ror r4 │ │ │ │ cdp2 7, 3, cr15, cr10, cr5, {4} │ │ │ │ stmdbls ip, {r1, r3, r4, r5, r6, fp, lr} │ │ │ │ @@ -130574,32 +130574,32 @@ │ │ │ │ ldmdami r6, {r0, r3, r5, r6, r8} │ │ │ │ andcc r4, ip, r8, ror r4 │ │ │ │ stc2l 7, cr15, [lr, #-532] @ 0xfffffdec │ │ │ │ stmdbls ip, {r2, r4, fp, lr} │ │ │ │ @ instruction: 0xf7854478 │ │ │ │ blls 3d1a28 │ │ │ │ blt 1f90204 │ │ │ │ - rsbseq r3, r5, r0, lsr #26 │ │ │ │ - ldrsbteq r3, [r5], #-212 @ 0xffffff2c │ │ │ │ - rsbseq r3, r5, r6, ror #30 │ │ │ │ - @ instruction: 0x00753c9a │ │ │ │ - rsbseq r3, r5, lr, asr #26 │ │ │ │ - rsbseq r3, r5, r2, lsr ip │ │ │ │ - rsbseq r3, r5, r6, ror #25 │ │ │ │ - rsbseq r3, r5, r6, lsl #24 │ │ │ │ - ldrhteq r3, [r5], #-202 @ 0xffffff36 │ │ │ │ - rsbseq r3, r5, r8, ror #23 │ │ │ │ - @ instruction: 0x00753c9a │ │ │ │ - rsbseq r3, r5, r4, asr #23 │ │ │ │ - rsbseq r3, r5, r8, ror ip │ │ │ │ - rsbseq r3, r5, r2, lsr #23 │ │ │ │ - rsbseq r3, r5, r4, asr ip │ │ │ │ - rsbseq r3, r5, r6, lsl #24 │ │ │ │ - rsbseq r3, r5, r8, asr #22 │ │ │ │ - ldrshteq r3, [r5], #-188 @ 0xffffff44 │ │ │ │ + rsbseq r3, r5, r8, lsr #26 │ │ │ │ + ldrsbteq r3, [r5], #-220 @ 0xffffff24 │ │ │ │ + rsbseq r3, r5, lr, ror #30 │ │ │ │ + rsbseq r3, r5, r2, lsr #25 │ │ │ │ + rsbseq r3, r5, r6, asr sp │ │ │ │ + rsbseq r3, r5, sl, lsr ip │ │ │ │ + rsbseq r3, r5, lr, ror #25 │ │ │ │ + rsbseq r3, r5, lr, lsl #24 │ │ │ │ + rsbseq r3, r5, r2, asr #25 │ │ │ │ + ldrshteq r3, [r5], #-176 @ 0xffffff50 │ │ │ │ + rsbseq r3, r5, r2, lsr #25 │ │ │ │ + rsbseq r3, r5, ip, asr #23 │ │ │ │ + rsbseq r3, r5, r0, lsl #25 │ │ │ │ + rsbseq r3, r5, sl, lsr #23 │ │ │ │ + rsbseq r3, r5, ip, asr ip │ │ │ │ + rsbseq r3, r5, lr, lsl #24 │ │ │ │ + rsbseq r3, r5, r0, asr fp │ │ │ │ + rsbseq r3, r5, r4, lsl #24 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ blhi 1cd710 │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x0090f8cc │ │ │ │ ldclmi 0, cr11, [r9], {143} @ 0x8f │ │ │ │ ldmmi r9, {r0, r7, r9, sl, lr}^ │ │ │ │ @@ -130817,26 +130817,26 @@ │ │ │ │ svclt 0x0000e8bc │ │ │ │ andeq r0, r0, r0, lsl #1 │ │ │ │ andeq r0, r0, r0 │ │ │ │ andeq r0, r0, r0, lsl #4 │ │ │ │ andeq r0, r0, r0 │ │ │ │ addeq ip, r0, r4, lsr #15 │ │ │ │ @ instruction: 0x000011b8 │ │ │ │ - rsbseq r3, r5, r8, lsr #20 │ │ │ │ - ldrsbteq r3, [r5], #-172 @ 0xffffff54 │ │ │ │ + rsbseq r3, r5, r0, lsr sl │ │ │ │ + rsbseq r3, r5, r4, ror #21 │ │ │ │ addeq ip, r0, r8, ror #13 │ │ │ │ - rsbseq r3, r5, r8, ror #20 │ │ │ │ - rsbseq r3, r5, sl, lsl r8 │ │ │ │ - rsbseq r3, r5, lr, asr #17 │ │ │ │ - rsbseq r3, r5, sl, ror #15 │ │ │ │ - @ instruction: 0x0075389e │ │ │ │ - rsbseq r3, r5, lr, asr #15 │ │ │ │ - rsbseq r3, r5, r0, lsl #17 │ │ │ │ - ldrhteq r3, [r5], #-112 @ 0xffffff90 │ │ │ │ - rsbseq r3, r5, r2, ror #16 │ │ │ │ + rsbseq r3, r5, r0, ror sl │ │ │ │ + rsbseq r3, r5, r2, lsr #16 │ │ │ │ + ldrsbteq r3, [r5], #-134 @ 0xffffff7a │ │ │ │ + ldrshteq r3, [r5], #-114 @ 0xffffff8e │ │ │ │ + rsbseq r3, r5, r6, lsr #17 │ │ │ │ + ldrsbteq r3, [r5], #-118 @ 0xffffff8a │ │ │ │ + rsbseq r3, r5, r8, lsl #17 │ │ │ │ + ldrhteq r3, [r5], #-120 @ 0xffffff88 │ │ │ │ + rsbseq r3, r5, sl, ror #16 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00b0f8cc │ │ │ │ bmi fed24058 │ │ │ │ ldrmi fp, [sp], -fp, lsl #1 │ │ │ │ ldrbtmi r4, [sl], #-2993 @ 0xfffff44f │ │ │ │ @@ -131014,32 +131014,32 @@ │ │ │ │ mvnscc pc, pc, asr #32 │ │ │ │ @ instruction: 0xf7854478 │ │ │ │ @ instruction: 0xf04ffa9f │ │ │ │ @ instruction: 0xe74e33ff │ │ │ │ svc 0x0028f77e │ │ │ │ strdeq ip, [r0], r2 │ │ │ │ @ instruction: 0x000011b8 │ │ │ │ - rsbseq r3, r5, r4, ror #14 │ │ │ │ + rsbseq r3, r5, ip, ror #14 │ │ │ │ umulleq ip, r0, r2, r2 │ │ │ │ - rsbseq r3, r5, ip, lsl #11 │ │ │ │ - rsbseq r3, r5, r0, asr #12 │ │ │ │ - rsbseq r3, r5, r8, ror #10 │ │ │ │ - rsbseq r3, r5, r4, ror #15 │ │ │ │ - rsbseq r3, r5, r0, asr #10 │ │ │ │ - ldrshteq r3, [r5], #-84 @ 0xffffffac │ │ │ │ - rsbseq r3, r5, r2, lsr #10 │ │ │ │ - ldrsbteq r3, [r5], #-86 @ 0xffffffaa │ │ │ │ - ldrshteq r3, [r5], #-76 @ 0xffffffb4 │ │ │ │ - ldrhteq r3, [r5], #-80 @ 0xffffffb0 │ │ │ │ - rsbseq r3, r5, r8, asr #9 │ │ │ │ - rsbseq r3, r5, ip, ror r5 │ │ │ │ - @ instruction: 0x00753492 │ │ │ │ - rsbseq r3, r5, r6, asr #10 │ │ │ │ - rsbseq r3, r5, r6, ror r4 │ │ │ │ - rsbseq r3, r5, r8, lsr #10 │ │ │ │ + @ instruction: 0x00753594 │ │ │ │ + rsbseq r3, r5, r8, asr #12 │ │ │ │ + rsbseq r3, r5, r0, ror r5 │ │ │ │ + rsbseq r3, r5, ip, ror #15 │ │ │ │ + rsbseq r3, r5, r8, asr #10 │ │ │ │ + ldrshteq r3, [r5], #-92 @ 0xffffffa4 │ │ │ │ + rsbseq r3, r5, sl, lsr #10 │ │ │ │ + ldrsbteq r3, [r5], #-94 @ 0xffffffa2 │ │ │ │ + rsbseq r3, r5, r4, lsl #10 │ │ │ │ + ldrhteq r3, [r5], #-88 @ 0xffffffa8 │ │ │ │ + ldrsbteq r3, [r5], #-64 @ 0xffffffc0 │ │ │ │ + rsbseq r3, r5, r4, lsl #11 │ │ │ │ + @ instruction: 0x0075349a │ │ │ │ + rsbseq r3, r5, lr, asr #10 │ │ │ │ + rsbseq r3, r5, lr, ror r4 │ │ │ │ + rsbseq r3, r5, r0, lsr r5 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ bleq fe6d0c70 │ │ │ │ bmi fee64388 │ │ │ │ blmi fee643b0 │ │ │ │ @ instruction: 0xf2ad447a │ │ │ │ @@ -131222,36 +131222,36 @@ │ │ │ │ ldmdami fp, {r0, r1, r6, fp, ip, sp, lr, pc} │ │ │ │ ldrdne pc, [r8], -r9 │ │ │ │ @ instruction: 0xf7854478 │ │ │ │ @ instruction: 0xe7e0f8fd │ │ │ │ stc 7, cr15, [r8, #504] @ 0x1f8 │ │ │ │ addeq ip, r0, r8, asr #1 │ │ │ │ @ instruction: 0x000011b8 │ │ │ │ - rsbseq r3, r5, sl, ror #6 │ │ │ │ - rsbseq r3, r5, lr, lsl r4 │ │ │ │ + rsbseq r3, r5, r2, ror r3 │ │ │ │ + rsbseq r3, r5, r6, lsr #8 │ │ │ │ addeq ip, r0, ip, lsr #32 │ │ │ │ - rsbseq r3, r5, r0, lsr r3 │ │ │ │ + rsbseq r3, r5, r8, lsr r3 │ │ │ │ + rsbseq r3, r5, ip, ror #7 │ │ │ │ + rsbseq pc, r4, ip, lsr #26 │ │ │ │ + rsbseq r3, r5, r8, ror #4 │ │ │ │ + rsbseq r3, r5, ip, lsl r3 │ │ │ │ + rsbseq r3, r5, lr, asr #4 │ │ │ │ + rsbseq r3, r5, r2, lsl #6 │ │ │ │ + rsbseq r3, r5, r4, lsr r2 │ │ │ │ + rsbseq r3, r5, r8, ror #5 │ │ │ │ + ldrshteq r3, [r5], #-20 @ 0xffffffec │ │ │ │ + rsbseq r3, r5, r8, lsr #5 │ │ │ │ + ldrhteq r3, [r5], #-20 @ 0xffffffec │ │ │ │ + rsbseq r3, r5, r8, ror #4 │ │ │ │ + rsbseq r3, r5, r6, ror r1 │ │ │ │ + rsbseq r3, r5, r8, asr r4 │ │ │ │ + rsbseq r3, r5, r4, asr r1 │ │ │ │ + rsbseq r3, r5, r8, lsl #4 │ │ │ │ + rsbseq r3, r5, sl, lsr r1 │ │ │ │ rsbseq r3, r5, r4, ror #7 │ │ │ │ - rsbseq pc, r4, r4, lsr #26 │ │ │ │ - rsbseq r3, r5, r0, ror #4 │ │ │ │ - rsbseq r3, r5, r4, lsl r3 │ │ │ │ - rsbseq r3, r5, r6, asr #4 │ │ │ │ - ldrshteq r3, [r5], #-42 @ 0xffffffd6 │ │ │ │ - rsbseq r3, r5, ip, lsr #4 │ │ │ │ - rsbseq r3, r5, r0, ror #5 │ │ │ │ - rsbseq r3, r5, ip, ror #3 │ │ │ │ - rsbseq r3, r5, r0, lsr #5 │ │ │ │ - rsbseq r3, r5, ip, lsr #3 │ │ │ │ - rsbseq r3, r5, r0, ror #4 │ │ │ │ - rsbseq r3, r5, lr, ror #2 │ │ │ │ - rsbseq r3, r5, r0, asr r4 │ │ │ │ - rsbseq r3, r5, ip, asr #2 │ │ │ │ - rsbseq r3, r5, r0, lsl #4 │ │ │ │ - rsbseq r3, r5, r2, lsr r1 │ │ │ │ - ldrsbteq r3, [r5], #-60 @ 0xffffffc4 │ │ │ │ ldrbmi lr, [r0, sp, lsr #18]! │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00b0f8cc │ │ │ │ bmi ff4a44f0 │ │ │ │ blmi ff4a450c │ │ │ │ addlt r4, ip, sl, ror r4 │ │ │ │ @@ -131458,31 +131458,31 @@ │ │ │ │ ldrbtmi r4, [r8], #-1569 @ 0xfffff9df │ │ │ │ @ instruction: 0xff28f784 │ │ │ │ @ instruction: 0xf77ee6a6 │ │ │ │ svclt 0x0000ebb4 │ │ │ │ ... │ │ │ │ addeq fp, r0, r8, ror sp │ │ │ │ @ instruction: 0x000011b8 │ │ │ │ - rsbseq r3, r5, r6, lsr r0 │ │ │ │ - rsbseq r3, r5, sl, ror #1 │ │ │ │ + rsbseq r3, r5, lr, lsr r0 │ │ │ │ + ldrshteq r3, [r5], #-2 │ │ │ │ strdeq fp, [r0], r8 │ │ │ │ + rsbseq r3, r5, r8 │ │ │ │ + ldrhteq r3, [r5], #-12 │ │ │ │ + rsbseq r2, r5, ip, asr #30 │ │ │ │ rsbseq r3, r5, r0 │ │ │ │ - ldrhteq r3, [r5], #-4 │ │ │ │ - rsbseq r2, r5, r4, asr #30 │ │ │ │ - ldrshteq r2, [r5], #-248 @ 0xffffff08 │ │ │ │ - @ instruction: 0x00752f92 │ │ │ │ - ldrhteq r2, [r5], #-224 @ 0xffffff20 │ │ │ │ - rsbseq r2, r5, lr, ror #30 │ │ │ │ - rsbseq r2, r5, sl, asr #28 │ │ │ │ - ldrshteq r2, [r5], #-238 @ 0xffffff12 │ │ │ │ - rsbseq r2, r5, r4, ror #27 │ │ │ │ - @ instruction: 0x00752e98 │ │ │ │ - rsbseq r2, r5, lr, asr #28 │ │ │ │ - rsbseq r2, r5, r6, lsl #27 │ │ │ │ - rsbseq r2, r5, sl, lsr lr │ │ │ │ + @ instruction: 0x00752f9a │ │ │ │ + ldrhteq r2, [r5], #-232 @ 0xffffff18 │ │ │ │ + rsbseq r2, r5, r6, ror pc │ │ │ │ + rsbseq r2, r5, r2, asr lr │ │ │ │ + rsbseq r2, r5, r6, lsl #30 │ │ │ │ + rsbseq r2, r5, ip, ror #27 │ │ │ │ + rsbseq r2, r5, r0, lsr #29 │ │ │ │ + rsbseq r2, r5, r6, asr lr │ │ │ │ + rsbseq r2, r5, lr, lsl #27 │ │ │ │ + rsbseq r2, r5, r2, asr #28 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ bl febea228 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0x46040ff0 │ │ │ │ strmi fp, [r8], -r2, lsl #1 │ │ │ │ @ instruction: 0xf968f361 │ │ │ │ stmdavs r0!, {r0, r1, r9, sl, lr}^ │ │ │ │ @@ -131524,15 +131524,15 @@ │ │ │ │ @ instruction: 0xf114f08f │ │ │ │ @ instruction: 0xf8c39b01 │ │ │ │ @ instruction: 0xe7f20118 │ │ │ │ ldmibls r9, {r1, r3, r4, r7, r8, fp, ip, pc} │ │ │ │ svccc 0x00b99999 │ │ │ │ teqcc r3, #-872415232 @ 0xcc000000 │ │ │ │ svccc 0x00e33333 │ │ │ │ - rsbseq lr, r4, r6, asr #30 │ │ │ │ + rsbseq lr, r4, lr, asr #30 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ blhi 2ce5a8 >::_M_default_append(unsigned int)@@Base+0x4b9e4> │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x0090f8cc │ │ │ │ addlt r4, fp, pc, ror ip │ │ │ │ ldmdbmi pc!, {r1, r2, r3, r9, sl, lr}^ @ │ │ │ │ @@ -131660,20 +131660,20 @@ │ │ │ │ andhi pc, r0, pc, lsr #7 │ │ │ │ @ instruction: 0xffffffff │ │ │ │ @ instruction: 0xffefffff │ │ │ │ ... │ │ │ │ addeq fp, r0, ip, lsl #18 │ │ │ │ @ instruction: 0x000011b8 │ │ │ │ addeq fp, r0, lr, lsl #16 │ │ │ │ - rsbseq r2, r5, r6, lsr #21 │ │ │ │ - rsbseq r2, r5, sl, asr fp │ │ │ │ - rsbseq r2, r5, r8, lsl #21 │ │ │ │ - rsbseq r2, r5, ip, lsr fp │ │ │ │ - rsbseq r2, r5, sl, ror #20 │ │ │ │ - rsbseq r2, r5, lr, lsl fp │ │ │ │ + rsbseq r2, r5, lr, lsr #21 │ │ │ │ + rsbseq r2, r5, r2, ror #22 │ │ │ │ + @ instruction: 0x00752a90 │ │ │ │ + rsbseq r2, r5, r4, asr #22 │ │ │ │ + rsbseq r2, r5, r2, ror sl │ │ │ │ + rsbseq r2, r5, r6, lsr #22 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ bl febea528 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldrmi r0, [r4], -r8, asr #31 │ │ │ │ blmi ae5bd4 │ │ │ │ ldrbtmi fp, [sl], #-140 @ 0xffffff74 │ │ │ │ ldmpl r3, {r3, r9, sl, lr}^ │ │ │ │ @@ -131713,16 +131713,16 @@ │ │ │ │ blls 152868 │ │ │ │ @ instruction: 0xf77ee7c7 │ │ │ │ svclt 0x0000e9b4 │ │ │ │ ... │ │ │ │ ldrdeq fp, [r0], sl │ │ │ │ @ instruction: 0x000011b8 │ │ │ │ @ instruction: 0x0080b6b6 │ │ │ │ - rsbseq r2, r5, r0, lsr #19 │ │ │ │ - rsbseq r2, r5, r0, asr sl │ │ │ │ + rsbseq r2, r5, r8, lsr #19 │ │ │ │ + rsbseq r2, r5, r8, asr sl │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl febea5f0 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strmi r0, [lr], -r0, ror #31 │ │ │ │ addlt r4, r3, r6, asr #18 │ │ │ │ ldrbtmi r4, [r9], #-1543 @ 0xfffff9f9 │ │ │ │ vshr.u8 , q15, #2 │ │ │ │ @@ -131790,28 +131790,28 @@ │ │ │ │ cmppmi fp, r0, asr #4 @ p-variant is OBSOLETE │ │ │ │ blx ff351312 │ │ │ │ @ instruction: 0x46214630 │ │ │ │ stc2 7, cr15, [r6], {132} @ 0x84 │ │ │ │ andlt r4, r3, r0, lsr #12 │ │ │ │ bmi 442cd0 │ │ │ │ @ instruction: 0xe796447a │ │ │ │ - rsbseq r2, r5, r6, ror #24 │ │ │ │ - rsbseq r2, r5, sl, asr #24 │ │ │ │ - rsbseq r2, r5, r0, lsr r9 │ │ │ │ - rsbseq r2, r5, r6, lsr #24 │ │ │ │ - rsbseq r2, r5, r4, lsr r9 │ │ │ │ - rsbseq r2, r5, r4, lsr #24 │ │ │ │ - ldrhteq r2, [r5], #-130 @ 0xffffff7e │ │ │ │ - rsbseq r2, r5, r6, ror #18 │ │ │ │ - rsbseq r2, r5, r2, lsl ip │ │ │ │ - rsbseq r2, r5, sl, ror r8 │ │ │ │ - rsbseq r2, r5, lr, lsr #18 │ │ │ │ - rsbseq r2, r5, r8, asr r8 │ │ │ │ - rsbseq r2, r5, r2, lsl r9 │ │ │ │ - rsbseq r2, r5, r8, ror #16 │ │ │ │ + rsbseq r2, r5, lr, ror #24 │ │ │ │ + rsbseq r2, r5, r2, asr ip │ │ │ │ + rsbseq r2, r5, r8, lsr r9 │ │ │ │ + rsbseq r2, r5, lr, lsr #24 │ │ │ │ + rsbseq r2, r5, ip, lsr r9 │ │ │ │ + rsbseq r2, r5, ip, lsr #24 │ │ │ │ + ldrhteq r2, [r5], #-138 @ 0xffffff76 │ │ │ │ + rsbseq r2, r5, lr, ror #18 │ │ │ │ + rsbseq r2, r5, sl, lsl ip │ │ │ │ + rsbseq r2, r5, r2, lsl #17 │ │ │ │ + rsbseq r2, r5, r6, lsr r9 │ │ │ │ + rsbseq r2, r5, r0, ror #16 │ │ │ │ + rsbseq r2, r5, sl, lsl r9 │ │ │ │ + rsbseq r2, r5, r0, ror r8 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x0090f8cc │ │ │ │ stclmi 6, cr4, [sp, #16] │ │ │ │ ldrmi r4, [r9], sp, asr #17 │ │ │ │ addslt r4, r3, sp, ror r4 │ │ │ │ @@ -132016,25 +132016,25 @@ │ │ │ │ blls 1d23a8 │ │ │ │ svclt 0x0000e67e │ │ │ │ andhi pc, r0, pc, lsr #7 │ │ │ │ ... │ │ │ │ addeq fp, r0, ip, lsr #9 │ │ │ │ @ instruction: 0x000011b8 │ │ │ │ addeq fp, r0, r8, lsl #9 │ │ │ │ - rsbseq r2, r5, ip, lsr #22 │ │ │ │ - @ instruction: 0x00752696 │ │ │ │ - rsbseq r2, r5, sl, asr #14 │ │ │ │ - @ instruction: 0x00752594 │ │ │ │ - rsbseq r2, r5, r8, asr #12 │ │ │ │ - rsbseq r2, r5, sl, asr r5 │ │ │ │ - rsbseq r2, r5, lr, lsl #12 │ │ │ │ - rsbseq r2, r5, ip, lsr r5 │ │ │ │ - ldrshteq r2, [r5], #-80 @ 0xffffffb0 │ │ │ │ - rsbseq r2, r5, r8, asr #9 │ │ │ │ - rsbseq r2, r5, ip, ror r5 │ │ │ │ + rsbseq r2, r5, r4, lsr fp │ │ │ │ + @ instruction: 0x0075269e │ │ │ │ + rsbseq r2, r5, r2, asr r7 │ │ │ │ + @ instruction: 0x0075259c │ │ │ │ + rsbseq r2, r5, r0, asr r6 │ │ │ │ + rsbseq r2, r5, r2, ror #10 │ │ │ │ + rsbseq r2, r5, r6, lsl r6 │ │ │ │ + rsbseq r2, r5, r4, asr #10 │ │ │ │ + ldrshteq r2, [r5], #-88 @ 0xffffffa8 │ │ │ │ + ldrsbteq r2, [r5], #-64 @ 0xffffffc0 │ │ │ │ + rsbseq r2, r5, r4, lsl #11 │ │ │ │ @ instruction: 0x209cf8d6 │ │ │ │ @ instruction: 0xf0402a00 │ │ │ │ rsbsvs r8, r0, #248, 2 @ 0x3e │ │ │ │ ldrdcc pc, [r4, #-134] @ 0xffffff7a │ │ │ │ @ instruction: 0xf8d6b35b │ │ │ │ blcs 9fd74 │ │ │ │ rscshi pc, r7, r0, asr #6 │ │ │ │ @@ -132240,32 +132240,32 @@ │ │ │ │ ldrbtmi r9, [r8], #-2308 @ 0xfffff6fc │ │ │ │ @ instruction: 0xf904f784 │ │ │ │ ldrt r9, [r9], #2820 @ 0xb04 │ │ │ │ andhi pc, r0, pc, lsr #7 │ │ │ │ ... │ │ │ │ @ instruction: 0xffffffff │ │ │ │ svcvc 0x00efffff │ │ │ │ - rsbseq r2, r5, sl, lsr r4 │ │ │ │ - rsbseq r2, r5, lr, lsl r3 │ │ │ │ - rsbseq r2, r5, r6, lsl #5 │ │ │ │ - rsbseq r2, r5, sl, lsr r3 │ │ │ │ - rsbseq r2, r5, r4, lsr #30 │ │ │ │ - ldrhteq r2, [r5], #-100 @ 0xffffff9c │ │ │ │ - ldrsbteq r2, [r5], #-20 @ 0xffffffec │ │ │ │ - rsbseq r2, r5, r8, lsl #5 │ │ │ │ - ldrhteq r2, [r5], #-22 @ 0xffffffea │ │ │ │ - rsbseq r2, r5, sl, ror #4 │ │ │ │ - @ instruction: 0x00752198 │ │ │ │ - rsbseq r2, r5, ip, asr #4 │ │ │ │ - rsbseq r2, r5, sl, ror r1 │ │ │ │ - rsbseq r2, r5, lr, lsr #4 │ │ │ │ - rsbseq r2, r5, ip, asr r1 │ │ │ │ - rsbseq r2, r5, r0, lsl r2 │ │ │ │ - rsbseq r2, r5, lr, lsr r1 │ │ │ │ - ldrshteq r2, [r5], #-18 @ 0xffffffee │ │ │ │ + rsbseq r2, r5, r2, asr #8 │ │ │ │ + rsbseq r2, r5, r6, lsr #6 │ │ │ │ + rsbseq r2, r5, lr, lsl #5 │ │ │ │ + rsbseq r2, r5, r2, asr #6 │ │ │ │ + rsbseq r2, r5, ip, lsr #30 │ │ │ │ + ldrhteq r2, [r5], #-108 @ 0xffffff94 │ │ │ │ + ldrsbteq r2, [r5], #-28 @ 0xffffffe4 │ │ │ │ + @ instruction: 0x00752290 │ │ │ │ + ldrhteq r2, [r5], #-30 @ 0xffffffe2 │ │ │ │ + rsbseq r2, r5, r2, ror r2 │ │ │ │ + rsbseq r2, r5, r0, lsr #3 │ │ │ │ + rsbseq r2, r5, r4, asr r2 │ │ │ │ + rsbseq r2, r5, r2, lsl #3 │ │ │ │ + rsbseq r2, r5, r6, lsr r2 │ │ │ │ + rsbseq r2, r5, r4, ror #2 │ │ │ │ + rsbseq r2, r5, r8, lsl r2 │ │ │ │ + rsbseq r2, r5, r6, asr #2 │ │ │ │ + ldrshteq r2, [r5], #-26 @ 0xffffffe6 │ │ │ │ vhadd.s8 d25, d1, d4 │ │ │ │ ldmdami r9, {r1, r2, r3, r8, sp, lr}^ │ │ │ │ andcc r4, ip, r8, ror r4 │ │ │ │ @ instruction: 0xf80cf784 │ │ │ │ stmdbls r4, {r0, r1, r2, r4, r6, fp, lr} │ │ │ │ @ instruction: 0xf7844478 │ │ │ │ blls 1d1fa4 │ │ │ │ @@ -132349,32 +132349,32 @@ │ │ │ │ ldmdami r7, {r0, r1, r3, r5, r6, r8, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ mvnscc pc, pc, asr #32 │ │ │ │ @ instruction: 0xf7844478 │ │ │ │ @ instruction: 0xf04ff825 │ │ │ │ @ instruction: 0xf7ff33ff │ │ │ │ @ instruction: 0xf77dbbd9 │ │ │ │ svclt 0x0000ecae │ │ │ │ - rsbseq r2, r5, r4, asr #1 │ │ │ │ - rsbseq r2, r5, r8, ror r1 │ │ │ │ - rsbseq r2, r5, r6, lsr #1 │ │ │ │ - rsbseq r2, r5, sl, asr r1 │ │ │ │ - rsbseq r2, r5, r8, lsl #1 │ │ │ │ - rsbseq r2, r5, ip, lsr r1 │ │ │ │ - ldrsbteq pc, [r4], #-198 @ 0xffffff3a @ │ │ │ │ - rsbseq r2, r5, r0, asr r4 │ │ │ │ - rsbseq r2, r5, r0, lsr r0 │ │ │ │ - rsbseq r2, r5, r4, ror #1 │ │ │ │ - rsbseq r2, r5, r2, lsl r0 │ │ │ │ - rsbseq r2, r5, r6, asr #1 │ │ │ │ - rsbseq r1, r5, lr, asr #31 │ │ │ │ - rsbseq r2, r5, r2, lsl #1 │ │ │ │ - rsbseq r1, r5, r6, lsr #31 │ │ │ │ - rsbseq r2, r5, ip, asr r3 │ │ │ │ - rsbseq r1, r5, r2, lsl #31 │ │ │ │ - rsbseq r2, r5, r4, lsr r0 │ │ │ │ + rsbseq r2, r5, ip, asr #1 │ │ │ │ + rsbseq r2, r5, r0, lsl #3 │ │ │ │ + rsbseq r2, r5, lr, lsr #1 │ │ │ │ + rsbseq r2, r5, r2, ror #2 │ │ │ │ + @ instruction: 0x00752090 │ │ │ │ + rsbseq r2, r5, r4, asr #2 │ │ │ │ + ldrsbteq pc, [r4], #-206 @ 0xffffff32 @ │ │ │ │ + rsbseq r2, r5, r8, asr r4 │ │ │ │ + rsbseq r2, r5, r8, lsr r0 │ │ │ │ + rsbseq r2, r5, ip, ror #1 │ │ │ │ + rsbseq r2, r5, sl, lsl r0 │ │ │ │ + rsbseq r2, r5, lr, asr #1 │ │ │ │ + ldrsbteq r1, [r5], #-246 @ 0xffffff0a │ │ │ │ + rsbseq r2, r5, sl, lsl #1 │ │ │ │ + rsbseq r1, r5, lr, lsr #31 │ │ │ │ + rsbseq r2, r5, r4, ror #6 │ │ │ │ + rsbseq r1, r5, sl, lsl #31 │ │ │ │ + rsbseq r2, r5, ip, lsr r0 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ blhi 2cf2e0 >::_M_default_append(unsigned int)@@Base+0x4c71c> │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x0008f8cc │ │ │ │ ldclmi 0, cr11, [r3], {173} @ 0xad │ │ │ │ pkhbtmi r4, r0, lr, lsl #12 │ │ │ │ @@ -132585,21 +132585,21 @@ │ │ │ │ @ instruction: 0xf8dd0900 │ │ │ │ strbmi fp, [sp], -ip, asr #32 │ │ │ │ svclt 0x0000e01b │ │ │ │ andhi pc, r0, pc, lsr #7 │ │ │ │ ... │ │ │ │ ldrdeq sl, [r0], r4 │ │ │ │ @ instruction: 0x000011b8 │ │ │ │ - rsbseq r1, r5, sl, lsr #29 │ │ │ │ - rsbseq r1, r5, lr, asr pc │ │ │ │ + ldrhteq r1, [r5], #-226 @ 0xffffff1e │ │ │ │ + rsbseq r1, r5, r6, ror #30 │ │ │ │ addeq sl, r0, ip, ror #22 │ │ │ │ - ldrshteq r1, [r5], #-226 @ 0xffffff1e │ │ │ │ - rsbseq r1, r5, r6, lsl #25 │ │ │ │ - rsbseq r2, r5, r6, lsr #2 │ │ │ │ - rsbseq r1, r5, r6, ror #24 │ │ │ │ + ldrshteq r1, [r5], #-234 @ 0xffffff16 │ │ │ │ + rsbseq r1, r5, lr, lsl #25 │ │ │ │ + rsbseq r2, r5, lr, lsr #2 │ │ │ │ + rsbseq r1, r5, lr, ror #24 │ │ │ │ eorle r4, r8, ip, lsr #5 │ │ │ │ @ instruction: 0xf8563501 │ │ │ │ ldmdbvs r9, {r2, r8, r9, sl, fp, ip, sp} │ │ │ │ blcs aeae4 │ │ │ │ bls 94b194 │ │ │ │ sbceq lr, r3, #2048 @ 0x800 │ │ │ │ ldrdcc pc, [r4], -r8 │ │ │ │ @@ -133071,72 +133071,72 @@ │ │ │ │ vst2.8 {d20-d21}, [pc :256], lr │ │ │ │ ldrbtmi r6, [r8], #-330 @ 0xfffffeb6 │ │ │ │ @ instruction: 0xf783300c │ │ │ │ ldmdami ip!, {r0, r1, r2, r3, r4, r5, r7, r8, fp, ip, sp, lr, pc} │ │ │ │ ldrbtmi r4, [r8], #-1617 @ 0xfffff9af │ │ │ │ blx 1f5272c │ │ │ │ blt ff052920 │ │ │ │ - rsbseq r7, r7, r8, ror sp │ │ │ │ - rsbseq r1, r5, ip, ror #20 │ │ │ │ - rsbseq r1, r5, lr, lsl fp │ │ │ │ - rsbseq r1, r5, r8, asr #20 │ │ │ │ - rsbseq r1, r5, r2, lsl #22 │ │ │ │ - rsbseq r7, r7, sl, asr ip │ │ │ │ - rsbseq r1, r5, r6, lsl #19 │ │ │ │ - rsbseq r1, r5, r8, lsr sl │ │ │ │ - ldrsbteq r1, [r5], #-122 @ 0xffffff86 │ │ │ │ - rsbseq r1, r5, lr, lsl #17 │ │ │ │ - rsbseq r1, r5, r4, lsl r8 │ │ │ │ - rsbseq r1, r5, r8, ror #14 │ │ │ │ + rsbseq r7, r7, r0, lsl #27 │ │ │ │ + rsbseq r1, r5, r4, ror sl │ │ │ │ + rsbseq r1, r5, r6, lsr #22 │ │ │ │ + rsbseq r1, r5, r0, asr sl │ │ │ │ + rsbseq r1, r5, sl, lsl #22 │ │ │ │ + rsbseq r7, r7, r2, ror #24 │ │ │ │ + rsbseq r1, r5, lr, lsl #19 │ │ │ │ + rsbseq r1, r5, r0, asr #20 │ │ │ │ + rsbseq r1, r5, r2, ror #15 │ │ │ │ + @ instruction: 0x00751896 │ │ │ │ rsbseq r1, r5, ip, lsl r8 │ │ │ │ - rsbseq r1, r5, sl, lsr r7 │ │ │ │ - rsbseq r1, r5, lr, ror #15 │ │ │ │ + rsbseq r1, r5, r0, ror r7 │ │ │ │ + rsbseq r1, r5, r4, lsr #16 │ │ │ │ + rsbseq r1, r5, r2, asr #14 │ │ │ │ + ldrshteq r1, [r5], #-118 @ 0xffffff8a │ │ │ │ + rsbseq r1, r5, r4, lsl r7 │ │ │ │ + rsbseq r1, r5, r8, asr #15 │ │ │ │ + rsbseq r1, r5, r6, ror r7 │ │ │ │ + ldrsbteq r1, [r5], #-110 @ 0xffffff92 │ │ │ │ + @ instruction: 0x00751792 │ │ │ │ + rsbseq r1, r5, r2, asr #13 │ │ │ │ + rsbseq r1, r5, r4, ror r7 │ │ │ │ + ldrhteq r1, [r5], #-150 @ 0xffffff6a │ │ │ │ + rsbseq r1, r5, r8, asr r6 │ │ │ │ rsbseq r1, r5, ip, lsl #14 │ │ │ │ - rsbseq r1, r5, r0, asr #15 │ │ │ │ - rsbseq r1, r5, lr, ror #14 │ │ │ │ - ldrsbteq r1, [r5], #-102 @ 0xffffff9a │ │ │ │ - rsbseq r1, r5, sl, lsl #15 │ │ │ │ - ldrhteq r1, [r5], #-106 @ 0xffffff96 │ │ │ │ - rsbseq r1, r5, ip, ror #14 │ │ │ │ - rsbseq r1, r5, lr, lsr #19 │ │ │ │ + rsbseq r1, r5, sl, lsr r6 │ │ │ │ + rsbseq r1, r5, lr, ror #13 │ │ │ │ + rsbseq r1, r5, lr, lsl r6 │ │ │ │ + ldrsbteq r1, [r5], #-98 @ 0xffffff9e │ │ │ │ + rsbseq r1, r5, r2, lsl #12 │ │ │ │ + rsbseq r1, r5, ip, lsr #13 │ │ │ │ + rsbseq r1, r5, r0, ror #11 │ │ │ │ + rsbseq r1, r5, sl, lsl #13 │ │ │ │ + ldrhteq r1, [r5], #-92 @ 0xffffffa4 │ │ │ │ + rsbseq r1, r5, r0, ror r6 │ │ │ │ + @ instruction: 0x0075159e │ │ │ │ rsbseq r1, r5, r0, asr r6 │ │ │ │ - rsbseq r1, r5, r4, lsl #14 │ │ │ │ + rsbseq r1, r5, lr, ror r5 │ │ │ │ rsbseq r1, r5, r2, lsr r6 │ │ │ │ - rsbseq r1, r5, r6, ror #13 │ │ │ │ - rsbseq r1, r5, r6, lsl r6 │ │ │ │ - rsbseq r1, r5, sl, asr #13 │ │ │ │ - ldrshteq r1, [r5], #-90 @ 0xffffffa6 │ │ │ │ - rsbseq r1, r5, r4, lsr #13 │ │ │ │ - ldrsbteq r1, [r5], #-88 @ 0xffffffa8 │ │ │ │ - rsbseq r1, r5, r2, lsl #13 │ │ │ │ - ldrhteq r1, [r5], #-84 @ 0xffffffac │ │ │ │ - rsbseq r1, r5, r8, ror #12 │ │ │ │ - @ instruction: 0x00751596 │ │ │ │ - rsbseq r1, r5, r8, asr #12 │ │ │ │ - rsbseq r1, r5, r6, ror r5 │ │ │ │ - rsbseq r1, r5, sl, lsr #12 │ │ │ │ - rsbseq r1, r5, r8, asr r5 │ │ │ │ - rsbseq r1, r5, ip, lsl #12 │ │ │ │ - rsbseq r1, r5, sl, lsr r5 │ │ │ │ - rsbseq r1, r5, lr, ror #11 │ │ │ │ - rsbseq r1, r5, ip, lsl r5 │ │ │ │ - ldrsbteq r1, [r5], #-80 @ 0xffffffb0 │ │ │ │ - ldrshteq r1, [r5], #-78 @ 0xffffffb2 │ │ │ │ - ldrhteq r1, [r5], #-82 @ 0xffffffae │ │ │ │ - rsbseq r1, r5, r0, ror #9 │ │ │ │ - @ instruction: 0x00751594 │ │ │ │ + rsbseq r1, r5, r0, ror #10 │ │ │ │ + rsbseq r1, r5, r4, lsl r6 │ │ │ │ rsbseq r1, r5, r2, asr #10 │ │ │ │ - rsbseq r1, r5, r8, lsr #9 │ │ │ │ - rsbseq r1, r5, ip, asr r5 │ │ │ │ - rsbseq r1, r5, sl, lsl #9 │ │ │ │ - rsbseq r1, r5, lr, lsr r5 │ │ │ │ - rsbseq r1, r5, sl, asr r4 │ │ │ │ - ldrsbteq r1, [r5], #-136 @ 0xffffff78 │ │ │ │ - rsbseq r1, r5, sl, lsr #8 │ │ │ │ - ldrsbteq r1, [r5], #-78 @ 0xffffffb2 │ │ │ │ + ldrshteq r1, [r5], #-86 @ 0xffffffaa │ │ │ │ + rsbseq r1, r5, r4, lsr #10 │ │ │ │ + ldrsbteq r1, [r5], #-88 @ 0xffffffa8 │ │ │ │ + rsbseq r1, r5, r6, lsl #10 │ │ │ │ + ldrhteq r1, [r5], #-90 @ 0xffffffa6 │ │ │ │ + rsbseq r1, r5, r8, ror #9 │ │ │ │ + @ instruction: 0x0075159c │ │ │ │ + rsbseq r1, r5, sl, asr #10 │ │ │ │ + ldrhteq r1, [r5], #-64 @ 0xffffffc0 │ │ │ │ + rsbseq r1, r5, r4, ror #10 │ │ │ │ + @ instruction: 0x00751492 │ │ │ │ + rsbseq r1, r5, r6, asr #10 │ │ │ │ + rsbseq r1, r5, r2, ror #8 │ │ │ │ + rsbseq r1, r5, r0, ror #17 │ │ │ │ + rsbseq r1, r5, r2, lsr r4 │ │ │ │ + rsbseq r1, r5, r6, ror #9 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ blhi 4cfecc │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ cdpeq 8, 12, cr15, cr8, cr12, {6} │ │ │ │ ldrsbtlt r4, [r5], r6 │ │ │ │ @ instruction: 0x469b4cd6 │ │ │ │ @@ -133351,16 +133351,16 @@ │ │ │ │ beq 1d13f8 │ │ │ │ movwls sl, #60195 @ 0xeb23 │ │ │ │ svclt 0x0000e014 │ │ │ │ ... │ │ │ │ addeq r9, r0, r8, ror #31 │ │ │ │ @ instruction: 0x000011b8 │ │ │ │ addeq r9, r0, r0, asr #31 │ │ │ │ - rsbseq r1, r5, r6, asr #5 │ │ │ │ - rsbseq r7, r7, ip, lsr r2 │ │ │ │ + rsbseq r1, r5, lr, asr #5 │ │ │ │ + rsbseq r7, r7, r4, asr #4 │ │ │ │ ldrmi r3, [fp, #1793]! @ 0x701 │ │ │ │ strmi fp, [r9, #4040]! @ 0xfc8 │ │ │ │ addhi pc, lr, r0, asr #6 │ │ │ │ svccc 0x0004f85a │ │ │ │ @ instruction: 0xf8d6691c │ │ │ │ stmdavs r2!, {r2, r3, r5, r7, ip, sp}^ │ │ │ │ blhi 9503f4 │ │ │ │ @@ -133875,40 +133875,40 @@ │ │ │ │ vsqrt.f64 d22, d7 │ │ │ │ strle pc, [fp], #2576 @ 0xa10 │ │ │ │ @ instruction: 0xf8432200 │ │ │ │ ldr r2, [r5, r9]! │ │ │ │ ... │ │ │ │ rscsle sl, r1, #252, 18 @ 0x3f0000 │ │ │ │ svccc 0x0050624d │ │ │ │ - rsbseq r1, r5, r6, ror #3 │ │ │ │ - ldrshteq r0, [r5], #-180 @ 0xffffff4c │ │ │ │ - rsbseq r0, r5, r6, lsr #25 │ │ │ │ - ldrsbteq r0, [r5], #-180 @ 0xffffff4c │ │ │ │ - rsbseq r0, r5, r6, lsl #25 │ │ │ │ - rsbseq r0, r5, sl, lsr ip │ │ │ │ - rsbseq r0, r5, r0, ror #22 │ │ │ │ - rsbseq r0, r5, r4, lsl ip │ │ │ │ - rsbseq r0, r5, r2, asr #22 │ │ │ │ - ldrshteq r0, [r5], #-182 @ 0xffffff4a │ │ │ │ - rsbseq r0, r5, r4, lsr #22 │ │ │ │ - ldrsbteq r0, [r5], #-184 @ 0xffffff48 │ │ │ │ - rsbseq r0, r5, r6, lsl #22 │ │ │ │ - ldrhteq r0, [r5], #-186 @ 0xffffff46 │ │ │ │ - rsbseq r0, r5, r8, ror #21 │ │ │ │ - @ instruction: 0x00750b9c │ │ │ │ - rsbseq r0, r5, r8, asr #21 │ │ │ │ - rsbseq r0, r5, ip, ror fp │ │ │ │ - rsbseq r0, r5, r8, lsr #21 │ │ │ │ - rsbseq r0, r5, ip, asr fp │ │ │ │ - rsbseq r0, r5, lr, ror sl │ │ │ │ - rsbseq r0, r5, r2, lsr fp │ │ │ │ - rsbseq r0, r5, lr, asr sl │ │ │ │ - rsbseq r0, r5, r2, lsl fp │ │ │ │ - rsbseq r0, r5, r2, asr #21 │ │ │ │ - rsbseq r0, r5, r0, asr #19 │ │ │ │ + rsbseq r1, r5, lr, ror #3 │ │ │ │ + ldrshteq r0, [r5], #-188 @ 0xffffff44 │ │ │ │ + rsbseq r0, r5, lr, lsr #25 │ │ │ │ + ldrsbteq r0, [r5], #-188 @ 0xffffff44 │ │ │ │ + rsbseq r0, r5, lr, lsl #25 │ │ │ │ + rsbseq r0, r5, r2, asr #24 │ │ │ │ + rsbseq r0, r5, r8, ror #22 │ │ │ │ + rsbseq r0, r5, ip, lsl ip │ │ │ │ + rsbseq r0, r5, sl, asr #22 │ │ │ │ + ldrshteq r0, [r5], #-190 @ 0xffffff42 │ │ │ │ + rsbseq r0, r5, ip, lsr #22 │ │ │ │ + rsbseq r0, r5, r0, ror #23 │ │ │ │ + rsbseq r0, r5, lr, lsl #22 │ │ │ │ + rsbseq r0, r5, r2, asr #23 │ │ │ │ + ldrshteq r0, [r5], #-160 @ 0xffffff60 │ │ │ │ + rsbseq r0, r5, r4, lsr #23 │ │ │ │ + ldrsbteq r0, [r5], #-160 @ 0xffffff60 │ │ │ │ + rsbseq r0, r5, r4, lsl #23 │ │ │ │ + ldrhteq r0, [r5], #-160 @ 0xffffff60 │ │ │ │ + rsbseq r0, r5, r4, ror #22 │ │ │ │ + rsbseq r0, r5, r6, lsl #21 │ │ │ │ + rsbseq r0, r5, sl, lsr fp │ │ │ │ + rsbseq r0, r5, r6, ror #20 │ │ │ │ + rsbseq r0, r5, sl, lsl fp │ │ │ │ + rsbseq r0, r5, sl, asr #21 │ │ │ │ + rsbseq r0, r5, r8, asr #19 │ │ │ │ strtmi r6, [r0], -r9, lsr #16 │ │ │ │ @ instruction: 0xf786f0bf │ │ │ │ bleq ff0d10f0 │ │ │ │ bleq ff2d1104 │ │ │ │ blx 4d11fc │ │ │ │ stmdavs r9!, {r0, r2, r5, r7, r8, r9, fp, ip, lr, pc} │ │ │ │ @ instruction: 0xf0bf4620 │ │ │ │ @@ -134160,55 +134160,55 @@ │ │ │ │ stmdami sp!, {r1, r2, r5, r6, r8, r9, sl, sp, lr, pc} │ │ │ │ ldrbtmi r4, [r8], #-1601 @ 0xfffff9bf │ │ │ │ @ instruction: 0xf782300c │ │ │ │ stmdami fp!, {r0, r3, r4, r5, r8, fp, ip, sp, lr, pc} │ │ │ │ mvnscc pc, pc, asr #32 │ │ │ │ @ instruction: 0xf7824478 │ │ │ │ @ instruction: 0xe7eff9f3 │ │ │ │ - rsbseq r0, r5, lr, lsl #13 │ │ │ │ - rsbseq r0, r5, ip, lsr #11 │ │ │ │ - rsbseq r0, r5, r0, ror #12 │ │ │ │ - rsbseq r0, r5, r2, lsl #11 │ │ │ │ - rsbseq r0, r5, r6, lsr r6 │ │ │ │ - rsbseq r0, r5, r6, ror #10 │ │ │ │ - rsbseq r0, r5, sl, lsl r6 │ │ │ │ - rsbseq r0, r5, r8, asr #10 │ │ │ │ - ldrshteq r0, [r5], #-92 @ 0xffffffa4 │ │ │ │ - rsbseq r0, r5, ip, lsl r5 │ │ │ │ - ldrsbteq r0, [r5], #-80 @ 0xffffffb0 │ │ │ │ - rsbseq r0, r5, r0, lsl #10 │ │ │ │ + @ instruction: 0x00750696 │ │ │ │ ldrhteq r0, [r5], #-84 @ 0xffffffac │ │ │ │ - rsbseq r0, r5, r0, ror #9 │ │ │ │ - @ instruction: 0x00750594 │ │ │ │ - rsbseq r0, r5, r2, asr #9 │ │ │ │ - rsbseq r0, r5, r6, ror r5 │ │ │ │ - rsbseq r0, r5, r4, lsr #9 │ │ │ │ - rsbseq r0, r5, r8, asr r5 │ │ │ │ - rsbseq r0, r5, r6, lsl #9 │ │ │ │ - rsbseq r0, r5, sl, lsr r5 │ │ │ │ - rsbseq r0, r5, r8, ror #8 │ │ │ │ - rsbseq r0, r5, ip, lsl r5 │ │ │ │ - rsbseq r0, r5, ip, asr #8 │ │ │ │ - rsbseq r0, r5, r0, lsl #10 │ │ │ │ - rsbseq r0, r5, lr, lsr #8 │ │ │ │ - rsbseq r0, r5, r2, ror #9 │ │ │ │ + rsbseq r0, r5, r8, ror #12 │ │ │ │ + rsbseq r0, r5, sl, lsl #11 │ │ │ │ + rsbseq r0, r5, lr, lsr r6 │ │ │ │ + rsbseq r0, r5, lr, ror #10 │ │ │ │ + rsbseq r0, r5, r2, lsr #12 │ │ │ │ + rsbseq r0, r5, r0, asr r5 │ │ │ │ + rsbseq r0, r5, r4, lsl #12 │ │ │ │ + rsbseq r0, r5, r4, lsr #10 │ │ │ │ + ldrsbteq r0, [r5], #-88 @ 0xffffffa8 │ │ │ │ + rsbseq r0, r5, r8, lsl #10 │ │ │ │ + ldrhteq r0, [r5], #-92 @ 0xffffffa4 │ │ │ │ + rsbseq r0, r5, r8, ror #9 │ │ │ │ + @ instruction: 0x0075059c │ │ │ │ + rsbseq r0, r5, sl, asr #9 │ │ │ │ + rsbseq r0, r5, lr, ror r5 │ │ │ │ + rsbseq r0, r5, ip, lsr #9 │ │ │ │ + rsbseq r0, r5, r0, ror #10 │ │ │ │ + rsbseq r0, r5, lr, lsl #9 │ │ │ │ + rsbseq r0, r5, r2, asr #10 │ │ │ │ + rsbseq r0, r5, r0, ror r4 │ │ │ │ + rsbseq r0, r5, r4, lsr #10 │ │ │ │ + rsbseq r0, r5, r4, asr r4 │ │ │ │ + rsbseq r0, r5, r8, lsl #10 │ │ │ │ + rsbseq r0, r5, r6, lsr r4 │ │ │ │ + rsbseq r0, r5, sl, ror #9 │ │ │ │ + rsbseq r0, r5, r8, lsl r4 │ │ │ │ + rsbseq r0, r5, ip, asr #9 │ │ │ │ + ldrshteq r0, [r5], #-58 @ 0xffffffc6 │ │ │ │ + rsbseq r0, r5, lr, lsr #9 │ │ │ │ + ldrhteq r0, [r5], #-50 @ 0xffffffce │ │ │ │ + rsbseq r0, r5, r4, ror #8 │ │ │ │ + rsbseq r0, r5, lr, ror r3 │ │ │ │ + rsbseq r0, r5, r0, lsr r4 │ │ │ │ + rsbseq r0, r5, lr, asr r3 │ │ │ │ rsbseq r0, r5, r0, lsl r4 │ │ │ │ - rsbseq r0, r5, r4, asr #9 │ │ │ │ - ldrshteq r0, [r5], #-50 @ 0xffffffce │ │ │ │ - rsbseq r0, r5, r6, lsr #9 │ │ │ │ - rsbseq r0, r5, sl, lsr #7 │ │ │ │ - rsbseq r0, r5, ip, asr r4 │ │ │ │ - rsbseq r0, r5, r6, ror r3 │ │ │ │ - rsbseq r0, r5, r8, lsr #8 │ │ │ │ - rsbseq r0, r5, r6, asr r3 │ │ │ │ - rsbseq r0, r5, r8, lsl #8 │ │ │ │ - rsbseq r0, r5, ip, lsr r3 │ │ │ │ - rsbseq r0, r5, lr, ror #7 │ │ │ │ - rsbseq r0, r5, lr, lsl r3 │ │ │ │ - ldrsbteq r0, [r5], #-48 @ 0xffffffd0 │ │ │ │ + rsbseq r0, r5, r4, asr #6 │ │ │ │ + ldrshteq r0, [r5], #-54 @ 0xffffffca │ │ │ │ + rsbseq r0, r5, r6, lsr #6 │ │ │ │ + ldrsbteq r0, [r5], #-56 @ 0xffffffc8 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ bl febeccdc │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r6, r0, ror #31 │ │ │ │ @ instruction: 0xf04f469e │ │ │ │ blls 2d8b00 >::_M_default_append(unsigned int)@@Base+0x55f3c> │ │ │ │ movwls r9, #7178 @ 0x1c0a │ │ │ │ @@ -134224,16 +134224,16 @@ │ │ │ │ andcc r4, ip, r8, ror r4 │ │ │ │ @ instruction: 0xf8bcf782 │ │ │ │ stmdbls r5, {r0, r2, fp, lr} │ │ │ │ @ instruction: 0xf7824478 │ │ │ │ blls 214104 │ │ │ │ andlt r4, r6, r8, lsl r6 │ │ │ │ svclt 0x0000bd10 │ │ │ │ - rsbseq r0, r5, r4, lsr #4 │ │ │ │ - ldrsbteq r0, [r5], #-40 @ 0xffffffd8 │ │ │ │ + rsbseq r0, r5, ip, lsr #4 │ │ │ │ + rsbseq r0, r5, r0, ror #5 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ bl febecd40 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r7, r0, ror #31 │ │ │ │ @ instruction: 0xf04f4696 │ │ │ │ bls 2d8b5c >::_M_default_append(unsigned int)@@Base+0x55f98> │ │ │ │ ldrmi r9, [sl], -r3, lsl #4 │ │ │ │ @@ -134250,16 +134250,16 @@ │ │ │ │ ldrbtmi r4, [r8], #-2054 @ 0xfffff7fa │ │ │ │ @ instruction: 0xf782300c │ │ │ │ stmdami r5, {r0, r1, r2, r7, fp, ip, sp, lr, pc} │ │ │ │ ldrbtmi r9, [r8], #-2309 @ 0xfffff6fb │ │ │ │ @ instruction: 0xf942f782 │ │ │ │ ldrmi r9, [r8], -r5, lsl #22 │ │ │ │ stclt 0, cr11, [r0, #-28] @ 0xffffffe4 │ │ │ │ - ldrhteq r0, [r5], #-26 @ 0xffffffe6 │ │ │ │ - rsbseq r0, r5, lr, ror #4 │ │ │ │ + rsbseq r0, r5, r2, asr #3 │ │ │ │ + rsbseq r0, r5, r6, ror r2 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ blhi 2d1060 >::_M_default_append(unsigned int)@@Base+0x4e49c> │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ cdpeq 8, 15, cr15, cr8, cr12, {6} │ │ │ │ strmi r4, [r6], -fp, asr #25 │ │ │ │ adcslt r4, r1, fp, asr #17 │ │ │ │ @@ -134463,20 +134463,20 @@ │ │ │ │ mrcge 4, 5, APSR_nzcv, cr1, cr15, {3} │ │ │ │ svclt 0x0000e758 │ │ │ │ andhi pc, r0, pc, lsr #7 │ │ │ │ ... │ │ │ │ addeq r8, r0, r4, asr lr │ │ │ │ @ instruction: 0x000011b8 │ │ │ │ addeq r8, r0, sl, asr sp │ │ │ │ - rsbseq pc, r4, ip, ror #29 │ │ │ │ - rsbseq pc, r4, r0, lsr #31 │ │ │ │ - ldrsbteq pc, [r4], #-228 @ 0xffffff1c @ │ │ │ │ - rsbseq pc, r4, r8, lsl #31 │ │ │ │ - rsbseq pc, r4, sl, lsr #29 │ │ │ │ - rsbseq pc, r4, lr, asr pc @ │ │ │ │ + ldrshteq pc, [r4], #-228 @ 0xffffff1c @ │ │ │ │ + rsbseq pc, r4, r8, lsr #31 │ │ │ │ + ldrsbteq pc, [r4], #-236 @ 0xffffff14 @ │ │ │ │ + @ instruction: 0x0074ff90 │ │ │ │ + ldrhteq pc, [r4], #-226 @ 0xffffff1e @ │ │ │ │ + rsbseq pc, r4, r6, ror #30 │ │ │ │ mrc 6, 5, r4, cr0, cr9, {0} │ │ │ │ blge 7d8c3c │ │ │ │ @ instruction: 0x4630aa1c │ │ │ │ vmla.i16 d31, d24, d2[1] │ │ │ │ @ instruction: 0xf0402801 │ │ │ │ blls 7f62f4 │ │ │ │ bls 502390 │ │ │ │ @@ -134869,46 +134869,46 @@ │ │ │ │ bls 4c299c │ │ │ │ ldrbmi r6, [r3], #-2067 @ 0xfffff7ed │ │ │ │ bls 3ee584 │ │ │ │ @ instruction: 0xf8c22301 │ │ │ │ ldrt r3, [lr], #-284 @ 0xfffffee4 │ │ │ │ andhi pc, r0, pc, lsr #7 │ │ │ │ ... │ │ │ │ - ldrshteq pc, [r4], #-214 @ 0xffffff2a @ │ │ │ │ - rsbseq pc, r4, r8, lsr #29 │ │ │ │ - ldrsbteq pc, [r4], #-214 @ 0xffffff2a @ │ │ │ │ - rsbseq pc, r4, r8, lsl #29 │ │ │ │ - rsbseq pc, r4, r0, lsr #25 │ │ │ │ - rsbseq pc, r4, r2, asr sp @ │ │ │ │ - rsbseq pc, r4, r6, ror ip @ │ │ │ │ - rsbseq pc, r4, r8, lsr #26 │ │ │ │ - rsbseq pc, r4, r6, lsr #24 │ │ │ │ - ldrsbteq pc, [r4], #-200 @ 0xffffff38 @ │ │ │ │ - @ instruction: 0x0074fb96 │ │ │ │ - rsbseq pc, r4, sl, asr #24 │ │ │ │ - rsbseq pc, r4, r2, ror #22 │ │ │ │ - rsbseq pc, r4, r6, lsl ip @ │ │ │ │ - ldrhteq pc, [r4], #-164 @ 0xffffff5c @ │ │ │ │ - rsbseq pc, r4, r8, ror #22 │ │ │ │ - @ instruction: 0x0074fa98 │ │ │ │ - rsbseq pc, r4, ip, asr #22 │ │ │ │ - rsbseq pc, r4, r2, asr #20 │ │ │ │ - ldrshteq pc, [r4], #-166 @ 0xffffff5a @ │ │ │ │ - rsbseq pc, r4, ip, lsr r9 @ │ │ │ │ - ldrshteq pc, [r4], #-144 @ 0xffffff70 @ │ │ │ │ - rsbseq pc, r4, r2, ror #17 │ │ │ │ - @ instruction: 0x0074f996 │ │ │ │ - ldrhteq pc, [r4], #-136 @ 0xffffff78 @ │ │ │ │ - rsbseq pc, r4, ip, ror #18 │ │ │ │ - @ instruction: 0x0074f890 │ │ │ │ + ldrshteq pc, [r4], #-222 @ 0xffffff22 @ │ │ │ │ + ldrhteq pc, [r4], #-224 @ 0xffffff20 @ │ │ │ │ + ldrsbteq pc, [r4], #-222 @ 0xffffff22 @ │ │ │ │ + @ instruction: 0x0074fe90 │ │ │ │ + rsbseq pc, r4, r8, lsr #25 │ │ │ │ + rsbseq pc, r4, sl, asr sp @ │ │ │ │ + rsbseq pc, r4, lr, ror ip @ │ │ │ │ + rsbseq pc, r4, r0, lsr sp @ │ │ │ │ + rsbseq pc, r4, lr, lsr #24 │ │ │ │ + rsbseq pc, r4, r0, ror #25 │ │ │ │ + @ instruction: 0x0074fb9e │ │ │ │ + rsbseq pc, r4, r2, asr ip @ │ │ │ │ + rsbseq pc, r4, sl, ror #22 │ │ │ │ + rsbseq pc, r4, lr, lsl ip @ │ │ │ │ + ldrhteq pc, [r4], #-172 @ 0xffffff54 @ │ │ │ │ + rsbseq pc, r4, r0, ror fp @ │ │ │ │ + rsbseq pc, r4, r0, lsr #21 │ │ │ │ + rsbseq pc, r4, r4, asr fp @ │ │ │ │ + rsbseq pc, r4, sl, asr #20 │ │ │ │ + ldrshteq pc, [r4], #-174 @ 0xffffff52 @ │ │ │ │ rsbseq pc, r4, r4, asr #18 │ │ │ │ - rsbseq pc, r4, r8, ror r8 @ │ │ │ │ - rsbseq pc, r4, ip, lsr #18 │ │ │ │ - rsbseq pc, r4, sl, lsr r8 @ │ │ │ │ - rsbseq pc, r4, lr, ror #17 │ │ │ │ + ldrshteq pc, [r4], #-152 @ 0xffffff68 @ │ │ │ │ + rsbseq pc, r4, sl, ror #17 │ │ │ │ + @ instruction: 0x0074f99e │ │ │ │ + rsbseq pc, r4, r0, asr #17 │ │ │ │ + rsbseq pc, r4, r4, ror r9 @ │ │ │ │ + @ instruction: 0x0074f898 │ │ │ │ + rsbseq pc, r4, ip, asr #18 │ │ │ │ + rsbseq pc, r4, r0, lsl #17 │ │ │ │ + rsbseq pc, r4, r4, lsr r9 @ │ │ │ │ + rsbseq pc, r4, r2, asr #16 │ │ │ │ + ldrshteq pc, [r4], #-134 @ 0xffffff7a @ │ │ │ │ ldmmi r8!, {r0, r1, r7, r9, sl, lr} │ │ │ │ cmppvs fp, r0, asr #12 @ p-variant is OBSOLETE │ │ │ │ andcc r4, ip, r8, ror r4 │ │ │ │ blx 17d43e2 │ │ │ │ @ instruction: 0x465948b5 │ │ │ │ @ instruction: 0xf7814478 │ │ │ │ ldrt pc, [sl], #-3095 @ 0xfffff3e9 @ │ │ │ │ @@ -135076,54 +135076,54 @@ │ │ │ │ ldrbmi r4, [r9], -fp, lsr #16 │ │ │ │ @ instruction: 0xf7814478 │ │ │ │ @ instruction: 0xf7fffacf │ │ │ │ @ instruction: 0xf77abaf2 │ │ │ │ ldmdbls pc, {r1, r3, r4, r6, r8, r9, sl, fp, sp, lr, pc} @ │ │ │ │ @ instruction: 0xf0bd4630 │ │ │ │ stmdacs r1, {r0, r1, r3, r5, r7, r9, ip, sp, lr, pc} │ │ │ │ - blls 88ac98 │ │ │ │ + blls 88ac98 │ │ │ │ @ instruction: 0xf7ff6063 │ │ │ │ pkhbtmi fp, r3, r9, lsl #22 │ │ │ │ @ instruction: 0xf6404822 │ │ │ │ ldrbtmi r6, [r8], #-454 @ 0xfffffe3a │ │ │ │ @ instruction: 0xf781300c │ │ │ │ stmdami r0!, {r0, r3, r4, r5, r6, r7, r8, fp, ip, sp, lr, pc} │ │ │ │ ldrbtmi r4, [r8], #-1625 @ 0xfffff9a7 │ │ │ │ blx fedd46b0 │ │ │ │ blt ff6948ac │ │ │ │ - rsbseq pc, r4, r4, ror #14 │ │ │ │ - rsbseq pc, r4, r8, lsl r8 @ │ │ │ │ - rsbseq pc, r4, lr, asr #13 │ │ │ │ - rsbseq pc, r4, r2, lsl #15 │ │ │ │ - @ instruction: 0x0074f694 │ │ │ │ - rsbseq pc, r4, r8, asr #14 │ │ │ │ - rsbseq pc, r4, r6, ror r6 @ │ │ │ │ - rsbseq pc, r4, sl, lsr #14 │ │ │ │ + rsbseq pc, r4, ip, ror #14 │ │ │ │ + rsbseq pc, r4, r0, lsr #16 │ │ │ │ + ldrsbteq pc, [r4], #-102 @ 0xffffff9a @ │ │ │ │ + rsbseq pc, r4, sl, lsl #15 │ │ │ │ + @ instruction: 0x0074f69c │ │ │ │ + rsbseq pc, r4, r0, asr r7 @ │ │ │ │ + rsbseq pc, r4, lr, ror r6 @ │ │ │ │ + rsbseq pc, r4, r2, lsr r7 @ │ │ │ │ + rsbseq pc, r4, sl, asr #12 │ │ │ │ + ldrshteq pc, [r4], #-110 @ 0xffffff92 @ │ │ │ │ + rsbseq pc, r4, ip, lsr #12 │ │ │ │ + rsbseq pc, r4, r0, ror #13 │ │ │ │ + ldrshteq pc, [r4], #-92 @ 0xffffffa4 @ │ │ │ │ + ldrhteq pc, [r4], #-96 @ 0xffffffa0 @ │ │ │ │ + rsbseq pc, r4, r6, asr #11 │ │ │ │ + rsbseq pc, r4, sl, ror r6 @ │ │ │ │ + rsbseq pc, r4, sl, lsr #11 │ │ │ │ + rsbseq pc, r4, lr, asr r6 @ │ │ │ │ + rsbseq pc, r4, lr, lsl #11 │ │ │ │ rsbseq pc, r4, r2, asr #12 │ │ │ │ - ldrshteq pc, [r4], #-102 @ 0xffffff9a @ │ │ │ │ - rsbseq pc, r4, r4, lsr #12 │ │ │ │ - ldrsbteq pc, [r4], #-104 @ 0xffffff98 @ │ │ │ │ - ldrshteq pc, [r4], #-84 @ 0xffffffac @ │ │ │ │ - rsbseq pc, r4, r8, lsr #13 │ │ │ │ - ldrhteq pc, [r4], #-94 @ 0xffffffa2 @ │ │ │ │ - rsbseq pc, r4, r2, ror r6 @ │ │ │ │ - rsbseq pc, r4, r2, lsr #11 │ │ │ │ - rsbseq pc, r4, r6, asr r6 @ │ │ │ │ - rsbseq pc, r4, r6, lsl #11 │ │ │ │ - rsbseq pc, r4, sl, lsr r6 @ │ │ │ │ - rsbseq pc, r4, r8, asr r5 @ │ │ │ │ - rsbseq pc, r4, ip, lsl #12 │ │ │ │ - rsbseq pc, r4, ip, lsl r5 @ │ │ │ │ - ldrsbteq pc, [r4], #-80 @ 0xffffffb0 @ │ │ │ │ - ldrshteq pc, [r4], #-78 @ 0xffffffb2 @ │ │ │ │ - ldrhteq pc, [r4], #-82 @ 0xffffffae @ │ │ │ │ - ldrsbteq pc, [r4], #-68 @ 0xffffffbc @ │ │ │ │ - rsbseq pc, r4, r8, lsl #11 │ │ │ │ - @ instruction: 0x0074f49e │ │ │ │ - rsbseq pc, r4, r2, asr r5 @ │ │ │ │ + rsbseq pc, r4, r0, ror #10 │ │ │ │ + rsbseq pc, r4, r4, lsl r6 @ │ │ │ │ + rsbseq pc, r4, r4, lsr #10 │ │ │ │ + ldrsbteq pc, [r4], #-88 @ 0xffffffa8 @ │ │ │ │ + rsbseq pc, r4, r6, lsl #10 │ │ │ │ + ldrhteq pc, [r4], #-90 @ 0xffffffa6 @ │ │ │ │ + ldrsbteq pc, [r4], #-76 @ 0xffffffb4 @ │ │ │ │ + @ instruction: 0x0074f590 │ │ │ │ + rsbseq pc, r4, r6, lsr #9 │ │ │ │ + rsbseq pc, r4, sl, asr r5 @ │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ blhi 1d1de8 │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x0050f8cc │ │ │ │ pkhbtmi fp, r0, pc, lsl #1 @ │ │ │ │ ldrteq pc, [r0], #-2271 @ 0xfffff721 @ │ │ │ │ @@ -135392,38 +135392,38 @@ │ │ │ │ blhi d283c │ │ │ │ @ instruction: 0x46441f1d │ │ │ │ svclt 0x0000e06a │ │ │ │ andhi pc, r0, pc, lsr #7 │ │ │ │ ... │ │ │ │ addeq r8, r0, r6, asr #1 │ │ │ │ @ instruction: 0x000011b8 │ │ │ │ - rsbseq pc, r4, r2, asr #5 │ │ │ │ - rsbseq pc, r4, r6, ror r3 @ │ │ │ │ - addeq r7, r0, r4, lsl #31 │ │ │ │ - rsbseq pc, r4, r6, lsl r2 @ │ │ │ │ rsbseq pc, r4, sl, asr #5 │ │ │ │ - @ instruction: 0x0074f198 │ │ │ │ - rsbseq pc, r4, ip, asr #4 │ │ │ │ - rsbseq pc, r4, r0, lsl #3 │ │ │ │ - rsbseq pc, r4, r4, lsr r2 @ │ │ │ │ - rsbseq pc, r4, r4, lsl #2 │ │ │ │ - ldrhteq pc, [r4], #-24 @ 0xffffffe8 @ │ │ │ │ - rsbseq pc, r4, sl, asr #1 │ │ │ │ - rsbseq pc, r4, lr, ror r1 @ │ │ │ │ - ldrhteq pc, [r4], #-0 @ │ │ │ │ - rsbseq pc, r4, r4, ror #2 │ │ │ │ - @ instruction: 0x0074f096 │ │ │ │ - rsbseq pc, r4, sl, asr #2 │ │ │ │ - rsbseq pc, r4, ip, ror r0 @ │ │ │ │ - rsbseq pc, r4, r0, lsr r1 @ │ │ │ │ - rsbseq pc, r4, ip, asr #32 │ │ │ │ - rsbseq pc, r4, r0, lsl #2 │ │ │ │ - rsbseq pc, r4, r0, lsr #32 │ │ │ │ - ldrsbteq pc, [r4], #-4 @ │ │ │ │ + rsbseq pc, r4, lr, ror r3 @ │ │ │ │ + addeq r7, r0, r4, lsl #31 │ │ │ │ + rsbseq pc, r4, lr, lsl r2 @ │ │ │ │ + ldrsbteq pc, [r4], #-34 @ 0xffffffde @ │ │ │ │ + rsbseq pc, r4, r0, lsr #3 │ │ │ │ + rsbseq pc, r4, r4, asr r2 @ │ │ │ │ + rsbseq pc, r4, r8, lsl #3 │ │ │ │ + rsbseq pc, r4, ip, lsr r2 @ │ │ │ │ + rsbseq pc, r4, ip, lsl #2 │ │ │ │ + rsbseq pc, r4, r0, asr #3 │ │ │ │ + ldrsbteq pc, [r4], #-2 @ │ │ │ │ + rsbseq pc, r4, r6, lsl #3 │ │ │ │ + ldrhteq pc, [r4], #-8 @ │ │ │ │ + rsbseq pc, r4, ip, ror #2 │ │ │ │ + @ instruction: 0x0074f09e │ │ │ │ + rsbseq pc, r4, r2, asr r1 @ │ │ │ │ rsbseq pc, r4, r4, lsl #1 │ │ │ │ + rsbseq pc, r4, r8, lsr r1 @ │ │ │ │ + rsbseq pc, r4, r4, asr r0 @ │ │ │ │ + rsbseq pc, r4, r8, lsl #2 │ │ │ │ + rsbseq pc, r4, r8, lsr #32 │ │ │ │ + ldrsbteq pc, [r4], #-12 @ │ │ │ │ + rsbseq pc, r4, ip, lsl #1 │ │ │ │ ldrdcc pc, [r0], -r8 │ │ │ │ @ instruction: 0xf8939a18 │ │ │ │ andcc r8, r1, #1073741856 @ 0x40000020 │ │ │ │ @ instruction: 0xf8939218 │ │ │ │ @ instruction: 0xf0082180 │ │ │ │ bcs 105a664 │ │ │ │ @ instruction: 0xf002d93d │ │ │ │ @@ -135549,25 +135549,25 @@ │ │ │ │ @ instruction: 0xf04f4629 │ │ │ │ ldrbtmi r3, [r8], #-1791 @ 0xfffff901 │ │ │ │ @ instruction: 0xf780300c │ │ │ │ stmdami sp, {r0, r3, r4, r6, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ mvnscc pc, pc, asr #32 │ │ │ │ @ instruction: 0xf7804478 │ │ │ │ strb pc, [r0, #3859]! @ 0xf13 @ │ │ │ │ - @ instruction: 0x0074ee90 │ │ │ │ - rsbseq lr, r4, r4, asr #30 │ │ │ │ - rsbseq lr, r4, ip, asr lr │ │ │ │ - rsbseq lr, r4, r0, lsl pc │ │ │ │ - ldrsbteq lr, [r4], #-222 @ 0xffffff22 │ │ │ │ - @ instruction: 0x0074ee92 │ │ │ │ - rsbseq lr, r4, r4, asr #28 │ │ │ │ - rsbseq lr, r4, r4, lsl #27 │ │ │ │ - rsbseq lr, r4, r8, lsr lr │ │ │ │ - rsbseq lr, r4, lr, asr sp │ │ │ │ - rsbseq lr, r4, r0, lsl lr │ │ │ │ + @ instruction: 0x0074ee98 │ │ │ │ + rsbseq lr, r4, ip, asr #30 │ │ │ │ + rsbseq lr, r4, r4, ror #28 │ │ │ │ + rsbseq lr, r4, r8, lsl pc │ │ │ │ + rsbseq lr, r4, r6, ror #27 │ │ │ │ + @ instruction: 0x0074ee9a │ │ │ │ + rsbseq lr, r4, ip, asr #28 │ │ │ │ + rsbseq lr, r4, ip, lsl #27 │ │ │ │ + rsbseq lr, r4, r0, asr #28 │ │ │ │ + rsbseq lr, r4, r6, ror #26 │ │ │ │ + rsbseq lr, r4, r8, lsl lr │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl febee224 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldrdlt r0, [r7], r8 │ │ │ │ teqlt r4, ip, lsl #24 │ │ │ │ movwcs r9, #6413 @ 0x190d │ │ │ │ andvs r2, sl, r4, lsl #4 │ │ │ │ @@ -135591,16 +135591,16 @@ │ │ │ │ ldrbtmi r4, [r8], #-2054 @ 0xfffff7fa │ │ │ │ @ instruction: 0xf780300c │ │ │ │ stmdami r5, {r0, r1, r2, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ ldrbtmi r9, [r8], #-2308 @ 0xfffff6fc │ │ │ │ cdp2 7, 12, cr15, cr2, cr0, {4} │ │ │ │ ldrmi r9, [r8], -r4, lsl #22 │ │ │ │ ldclt 0, cr11, [r0, #-28]! @ 0xffffffe4 │ │ │ │ - ldrhteq lr, [r4], #-202 @ 0xffffff36 │ │ │ │ - rsbseq lr, r4, lr, ror #26 │ │ │ │ + rsbseq lr, r4, r2, asr #25 │ │ │ │ + rsbseq lr, r4, r6, ror sp │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ bl febee2a8 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r6, r0, ror #31 │ │ │ │ bllt 15be0d8 │ │ │ │ teqlt r4, sl, lsl #24 │ │ │ │ movwcs r9, #6667 @ 0x1a0b │ │ │ │ @@ -135622,16 +135622,16 @@ │ │ │ │ stmdbls r5, {r0, r1, r2, fp, lr} │ │ │ │ @ instruction: 0xf7804478 │ │ │ │ blls 216b28 │ │ │ │ andlt r4, r6, r8, lsl r6 │ │ │ │ bls 38654c │ │ │ │ andsvs r2, r3, r4, lsl #6 │ │ │ │ svclt 0x0000e7d5 │ │ │ │ - rsbseq lr, r4, r8, asr #24 │ │ │ │ - ldrshteq lr, [r4], #-204 @ 0xffffff34 │ │ │ │ + rsbseq lr, r4, r0, asr ip │ │ │ │ + rsbseq lr, r4, r4, lsl #26 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl febee324 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldrdlt r0, [r7], r8 │ │ │ │ teqlt r4, fp, lsl #24 │ │ │ │ movwcs r9, #6412 @ 0x190c │ │ │ │ andvs r2, sl, r4, lsl #4 │ │ │ │ @@ -135653,16 +135653,16 @@ │ │ │ │ ldrbtmi r4, [r8], #-2054 @ 0xfffff7fa │ │ │ │ @ instruction: 0xf780300c │ │ │ │ stmdami r5, {r0, r1, r3, r7, r8, sl, fp, ip, sp, lr, pc} │ │ │ │ ldrbtmi r9, [r8], #-2308 @ 0xfffff6fc │ │ │ │ cdp2 7, 4, cr15, cr6, cr0, {4} │ │ │ │ ldrmi r9, [r8], -r4, lsl #22 │ │ │ │ ldclt 0, cr11, [r0, #-28]! @ 0xffffffe4 │ │ │ │ - rsbseq lr, r4, r2, asr #23 │ │ │ │ - rsbseq lr, r4, r6, ror ip │ │ │ │ + rsbseq lr, r4, sl, asr #23 │ │ │ │ + rsbseq lr, r4, lr, ror ip │ │ │ │ mvnsmi lr, sp, lsr #18 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00b0f8cc │ │ │ │ strdlt r4, [lr], sl │ │ │ │ @ instruction: 0x46074bfa │ │ │ │ ldmpl r3, {r1, r3, r4, r5, r6, sl, lr}^ │ │ │ │ @@ -135911,72 +135911,72 @@ │ │ │ │ teqcc r3, #-872415232 @ 0xcc000000 │ │ │ │ svccc 0x00e33333 │ │ │ │ ... │ │ │ │ ldmibls r9, {r1, r3, r4, r7, r8, fp, ip, pc} │ │ │ │ svccc 0x00b99999 │ │ │ │ addeq r7, r0, r0, ror #16 │ │ │ │ @ instruction: 0x000011b8 │ │ │ │ - ldrshteq lr, [r4], #-182 @ 0xffffff4a │ │ │ │ + ldrshteq lr, [r4], #-190 @ 0xffffff42 │ │ │ │ @ instruction: 0xffff6661 │ │ │ │ - rsbseq pc, r4, lr, lsr #32 │ │ │ │ - rsbseq pc, r4, r2, rrx │ │ │ │ + rsbseq pc, r4, r6, lsr r0 @ │ │ │ │ + rsbseq pc, r4, sl, rrx │ │ │ │ @ instruction: 0xffff6637 │ │ │ │ - @ instruction: 0x0074f098 │ │ │ │ - rsbseq pc, r4, r0, asr r0 @ │ │ │ │ - rsbseq lr, r4, r6, lsl fp │ │ │ │ - rsbseq lr, r4, sl, asr #23 │ │ │ │ + rsbseq pc, r4, r0, lsr #1 │ │ │ │ + rsbseq pc, r4, r8, asr r0 @ │ │ │ │ + rsbseq lr, r4, lr, lsl fp │ │ │ │ + ldrsbteq lr, [r4], #-178 @ 0xffffff4e │ │ │ │ ldrdeq r7, [r0], r8 │ │ │ │ - rsbseq lr, r4, r0, ror #21 │ │ │ │ - @ instruction: 0x0074eb94 │ │ │ │ + rsbseq lr, r4, r8, ror #21 │ │ │ │ + @ instruction: 0x0074eb9c │ │ │ │ @ instruction: 0xffffa1e1 │ │ │ │ - rsbseq pc, r4, lr, lsl #1 │ │ │ │ - rsbseq pc, r4, r6, lsr r0 @ │ │ │ │ + @ instruction: 0x0074f096 │ │ │ │ + rsbseq pc, r4, lr, lsr r0 @ │ │ │ │ @ instruction: 0xffff961d │ │ │ │ andeq r4, r0, r5, lsl #15 │ │ │ │ - rsbseq lr, r4, r2, ror #31 │ │ │ │ + rsbseq lr, r4, sl, ror #31 │ │ │ │ @ instruction: 0xfffffd5f │ │ │ │ - rsbseq lr, r4, r0, lsr #26 │ │ │ │ + rsbseq lr, r4, r8, lsr #26 │ │ │ │ @ instruction: 0xfffffdd1 │ │ │ │ - rsbseq lr, r4, lr, asr #19 │ │ │ │ - rsbseq lr, r4, r2, lsl #21 │ │ │ │ - ldrhteq lr, [r4], #-148 @ 0xffffff6c │ │ │ │ - rsbseq lr, r4, r8, ror #20 │ │ │ │ + ldrsbteq lr, [r4], #-150 @ 0xffffff6a │ │ │ │ + rsbseq lr, r4, sl, lsl #21 │ │ │ │ + ldrhteq lr, [r4], #-156 @ 0xffffff64 │ │ │ │ + rsbseq lr, r4, r0, ror sl │ │ │ │ andeq r2, r0, r5, lsl #21 │ │ │ │ strdeq r1, [r0], -fp │ │ │ │ @ instruction: 0xffffb8c9 │ │ │ │ - rsbseq lr, r4, r2, ror r9 │ │ │ │ - rsbseq lr, r4, r6, lsr #20 │ │ │ │ - rsbseq lr, r4, r8, asr r9 │ │ │ │ - rsbseq lr, r4, ip, lsl #20 │ │ │ │ + rsbseq lr, r4, sl, ror r9 │ │ │ │ + rsbseq lr, r4, lr, lsr #20 │ │ │ │ + rsbseq lr, r4, r0, ror #18 │ │ │ │ + rsbseq lr, r4, r4, lsl sl │ │ │ │ @ instruction: 0xffffbf23 │ │ │ │ - rsbseq lr, r4, ip, lsr #18 │ │ │ │ - rsbseq lr, r4, r0, ror #19 │ │ │ │ + rsbseq lr, r4, r4, lsr r9 │ │ │ │ + rsbseq lr, r4, r8, ror #19 │ │ │ │ @ instruction: 0xffff89f7 │ │ │ │ - rsbseq lr, r4, r0, lsl #18 │ │ │ │ - ldrhteq lr, [r4], #-148 @ 0xffffff6c │ │ │ │ - rsbseq lr, r4, r6, ror #17 │ │ │ │ - @ instruction: 0x0074e998 │ │ │ │ + rsbseq lr, r4, r8, lsl #18 │ │ │ │ + ldrhteq lr, [r4], #-156 @ 0xffffff64 │ │ │ │ + rsbseq lr, r4, lr, ror #17 │ │ │ │ + rsbseq lr, r4, r0, lsr #19 │ │ │ │ @ instruction: 0xffffbc73 │ │ │ │ - ldrhteq lr, [r4], #-132 @ 0xffffff7c │ │ │ │ - rsbseq lr, r4, r8, ror #18 │ │ │ │ + ldrhteq lr, [r4], #-140 @ 0xffffff74 │ │ │ │ + rsbseq lr, r4, r0, ror r9 │ │ │ │ @ instruction: 0xffff9deb │ │ │ │ - rsbseq lr, r4, r8, lsl #17 │ │ │ │ - rsbseq lr, r4, ip, lsr r9 │ │ │ │ + @ instruction: 0x0074e890 │ │ │ │ + rsbseq lr, r4, r4, asr #18 │ │ │ │ @ instruction: 0xffff9ef3 │ │ │ │ - rsbseq lr, r4, ip, asr r8 │ │ │ │ - rsbseq lr, r4, r0, lsl r9 │ │ │ │ + rsbseq lr, r4, r4, ror #16 │ │ │ │ + rsbseq lr, r4, r8, lsl r9 │ │ │ │ @ instruction: 0xffff9ce7 │ │ │ │ - rsbseq lr, r4, r0, lsr r8 │ │ │ │ - rsbseq lr, r4, r4, ror #17 │ │ │ │ + rsbseq lr, r4, r8, lsr r8 │ │ │ │ + rsbseq lr, r4, ip, ror #17 │ │ │ │ @ instruction: 0xffff9bff │ │ │ │ - rsbseq lr, r4, r0, lsl #16 │ │ │ │ - ldrhteq lr, [r4], #-132 @ 0xffffff7c │ │ │ │ + rsbseq lr, r4, r8, lsl #16 │ │ │ │ + ldrhteq lr, [r4], #-140 @ 0xffffff74 │ │ │ │ @ instruction: 0xffff9b13 │ │ │ │ - ldrsbteq lr, [r4], #-114 @ 0xffffff8e │ │ │ │ - rsbseq lr, r4, r6, lsl #17 │ │ │ │ + ldrsbteq lr, [r4], #-122 @ 0xffffff86 │ │ │ │ + rsbseq lr, r4, lr, lsl #17 │ │ │ │ ldmdacs ip!, {r0, r1, r2, r3, r4, r6, r7, fp, ip, sp, lr, pc} │ │ │ │ stmdbls ip, {r3, r4, r5, r9, sl, lr} │ │ │ │ @ instruction: 0xf07a447a │ │ │ │ strmi pc, [r4], -r1, lsl #1 │ │ │ │ andle r2, lr, r1, lsl #16 │ │ │ │ stmdaeq ip!, {r0, r1, r2, r3, r4, r6, r7, fp, ip, sp, lr, pc} │ │ │ │ tstpvs r3, r1, asr #12 @ p-variant is OBSOLETE │ │ │ │ @@ -136496,136 +136496,136 @@ │ │ │ │ andeq r0, r0, r0 │ │ │ │ bicmi ip, sp, r5, ror #26 │ │ │ │ ... │ │ │ │ sbcmi r8, r3, r0, lsl #16 │ │ │ │ @ instruction: 0xffffffff │ │ │ │ svcvc 0x00efffff │ │ │ │ @ instruction: 0xffffb991 │ │ │ │ - @ instruction: 0x0074e698 │ │ │ │ - rsbseq lr, r4, sl, asr #14 │ │ │ │ + rsbseq lr, r4, r0, lsr #13 │ │ │ │ + rsbseq lr, r4, r2, asr r7 │ │ │ │ @ instruction: 0xffff987b │ │ │ │ - rsbseq lr, r4, r6, ror #12 │ │ │ │ - rsbseq lr, r4, r8, lsl r7 │ │ │ │ + rsbseq lr, r4, lr, ror #12 │ │ │ │ + rsbseq lr, r4, r0, lsr #14 │ │ │ │ @ instruction: 0xffffbe59 │ │ │ │ - rsbseq lr, r4, r4, lsr r6 │ │ │ │ - rsbseq lr, r4, r6, ror #13 │ │ │ │ + rsbseq lr, r4, ip, lsr r6 │ │ │ │ + rsbseq lr, r4, lr, ror #13 │ │ │ │ @ instruction: 0xffff94db │ │ │ │ - rsbseq lr, r4, r2, lsl #12 │ │ │ │ - ldrhteq lr, [r4], #-100 @ 0xffffff9c │ │ │ │ + rsbseq lr, r4, sl, lsl #12 │ │ │ │ + ldrhteq lr, [r4], #-108 @ 0xffffff94 │ │ │ │ strdeq r2, [r0], -r1 │ │ │ │ - ldrsbteq lr, [r4], #-80 @ 0xffffffb0 │ │ │ │ - rsbseq lr, r4, r2, lsl #13 │ │ │ │ + ldrsbteq lr, [r4], #-88 @ 0xffffffa8 │ │ │ │ + rsbseq lr, r4, sl, lsl #13 │ │ │ │ @ instruction: 0xffffe411 │ │ │ │ - @ instruction: 0x0074e596 │ │ │ │ - rsbseq lr, r4, r8, asr #12 │ │ │ │ + @ instruction: 0x0074e59e │ │ │ │ + rsbseq lr, r4, r0, asr r6 │ │ │ │ @ instruction: 0xffff9119 │ │ │ │ - rsbseq lr, r4, r4, ror #10 │ │ │ │ - rsbseq lr, r4, r6, lsl r6 │ │ │ │ + rsbseq lr, r4, ip, ror #10 │ │ │ │ + rsbseq lr, r4, lr, lsl r6 │ │ │ │ @ instruction: 0xffffaa59 │ │ │ │ - rsbseq lr, r4, sl, lsr #10 │ │ │ │ - ldrsbteq lr, [r4], #-92 @ 0xffffffa4 │ │ │ │ + rsbseq lr, r4, r2, lsr r5 │ │ │ │ + rsbseq lr, r4, r4, ror #11 │ │ │ │ @ instruction: 0xffff8f29 │ │ │ │ - ldrshteq lr, [r4], #-72 @ 0xffffffb8 │ │ │ │ - rsbseq lr, r4, sl, lsr #11 │ │ │ │ + rsbseq lr, r4, r0, lsl #10 │ │ │ │ + ldrhteq lr, [r4], #-82 @ 0xffffffae │ │ │ │ @ instruction: 0xffffe26d │ │ │ │ @ instruction: 0xffffe2c9 │ │ │ │ - ldrhteq lr, [r4], #-72 @ 0xffffffb8 │ │ │ │ - rsbseq lr, r4, sl, ror #10 │ │ │ │ + rsbseq lr, r4, r0, asr #9 │ │ │ │ + rsbseq lr, r4, r2, ror r5 │ │ │ │ @ instruction: 0xffffb08f │ │ │ │ - rsbseq lr, r4, r6, lsl #9 │ │ │ │ - rsbseq lr, r4, r8, lsr r5 │ │ │ │ + rsbseq lr, r4, lr, lsl #9 │ │ │ │ + rsbseq lr, r4, r0, asr #10 │ │ │ │ @ instruction: 0xfffff749 │ │ │ │ - rsbseq lr, r4, r4, asr r4 │ │ │ │ - rsbseq lr, r4, r6, lsl #10 │ │ │ │ + rsbseq lr, r4, ip, asr r4 │ │ │ │ + rsbseq lr, r4, lr, lsl #10 │ │ │ │ @ instruction: 0xffff6cfb │ │ │ │ - rsbseq lr, r4, r2, lsr #8 │ │ │ │ - ldrsbteq lr, [r4], #-68 @ 0xffffffbc │ │ │ │ + rsbseq lr, r4, sl, lsr #8 │ │ │ │ + ldrsbteq lr, [r4], #-76 @ 0xffffffb4 │ │ │ │ @ instruction: 0xffff6c79 │ │ │ │ - ldrshteq lr, [r4], #-48 @ 0xffffffd0 │ │ │ │ - rsbseq lr, r4, r2, lsr #9 │ │ │ │ - rsbseq pc, r4, r0, asr #1 │ │ │ │ - rsbseq lr, r4, r6, ror #13 │ │ │ │ + ldrshteq lr, [r4], #-56 @ 0xffffffc8 │ │ │ │ + rsbseq lr, r4, sl, lsr #9 │ │ │ │ + rsbseq pc, r4, r8, asr #1 │ │ │ │ + rsbseq lr, r4, lr, ror #13 │ │ │ │ andeq r1, r0, r1, lsr r8 │ │ │ │ - rsbseq lr, r4, r4, lsr #8 │ │ │ │ + rsbseq lr, r4, ip, lsr #8 │ │ │ │ @ instruction: 0xffff60c5 │ │ │ │ - rsbseq lr, r4, r0, lsl #19 │ │ │ │ - ldrhteq lr, [r4], #-154 @ 0xffffff66 │ │ │ │ - rsbseq lr, r4, r6, asr r3 │ │ │ │ - rsbseq lr, r4, r8, lsl #8 │ │ │ │ - rsbseq lr, r4, r8, lsr r3 │ │ │ │ - rsbseq lr, r4, sl, ror #7 │ │ │ │ + rsbseq lr, r4, r8, lsl #19 │ │ │ │ + rsbseq lr, r4, r2, asr #19 │ │ │ │ + rsbseq lr, r4, lr, asr r3 │ │ │ │ + rsbseq lr, r4, r0, lsl r4 │ │ │ │ + rsbseq lr, r4, r0, asr #6 │ │ │ │ + ldrshteq lr, [r4], #-50 @ 0xffffffce │ │ │ │ @ instruction: 0xffff5feb │ │ │ │ - rsbseq lr, r4, r6, lsl #6 │ │ │ │ - ldrhteq lr, [r4], #-56 @ 0xffffffc8 │ │ │ │ - rsbseq lr, r4, r6, ror #5 │ │ │ │ - @ instruction: 0x0074e396 │ │ │ │ - rsbseq lr, r4, r0, lsl r9 │ │ │ │ - rsbseq lr, r4, lr, lsr r9 │ │ │ │ - rsbseq lr, r4, r0, lsr #5 │ │ │ │ - rsbseq lr, r4, r2, asr r3 │ │ │ │ - rsbseq lr, r4, r4, lsr #18 │ │ │ │ - rsbseq lr, r4, r2, asr r9 │ │ │ │ - rsbseq lr, r4, ip, asr r2 │ │ │ │ rsbseq lr, r4, lr, lsl #6 │ │ │ │ - rsbseq lr, r4, r4, lsr r9 │ │ │ │ - rsbseq lr, r4, lr, ror #18 │ │ │ │ - rsbseq lr, r4, r8, lsl r2 │ │ │ │ - rsbseq lr, r4, sl, asr #5 │ │ │ │ - rsbseq lr, r4, r2, asr r9 │ │ │ │ - rsbseq lr, r4, ip, lsl #19 │ │ │ │ - rsbseq lr, r4, sl, asr #3 │ │ │ │ - rsbseq lr, r4, ip, ror r2 │ │ │ │ - rsbseq lr, r4, sl, ror #18 │ │ │ │ - ldrhteq lr, [r4], #-144 @ 0xffffff70 │ │ │ │ - rsbseq lr, r4, r6, lsl #3 │ │ │ │ - rsbseq lr, r4, r8, lsr r2 │ │ │ │ - @ instruction: 0x0074e996 │ │ │ │ - ldrsbteq lr, [r4], #-144 @ 0xffffff70 │ │ │ │ - rsbseq lr, r4, r2, asr #2 │ │ │ │ - ldrshteq lr, [r4], #-20 @ 0xffffffec │ │ │ │ + rsbseq lr, r4, r0, asr #7 │ │ │ │ + rsbseq lr, r4, lr, ror #5 │ │ │ │ + @ instruction: 0x0074e39e │ │ │ │ + rsbseq lr, r4, r8, lsl r9 │ │ │ │ + rsbseq lr, r4, r6, asr #18 │ │ │ │ + rsbseq lr, r4, r8, lsr #5 │ │ │ │ + rsbseq lr, r4, sl, asr r3 │ │ │ │ + rsbseq lr, r4, ip, lsr #18 │ │ │ │ + rsbseq lr, r4, sl, asr r9 │ │ │ │ + rsbseq lr, r4, r4, ror #4 │ │ │ │ + rsbseq lr, r4, r6, lsl r3 │ │ │ │ + rsbseq lr, r4, ip, lsr r9 │ │ │ │ + rsbseq lr, r4, r6, ror r9 │ │ │ │ + rsbseq lr, r4, r0, lsr #4 │ │ │ │ + ldrsbteq lr, [r4], #-34 @ 0xffffffde │ │ │ │ + rsbseq lr, r4, sl, asr r9 │ │ │ │ + @ instruction: 0x0074e994 │ │ │ │ + ldrsbteq lr, [r4], #-18 @ 0xffffffee │ │ │ │ + rsbseq lr, r4, r4, lsl #5 │ │ │ │ + rsbseq lr, r4, r2, ror r9 │ │ │ │ ldrhteq lr, [r4], #-152 @ 0xffffff68 │ │ │ │ - ldrshteq lr, [r4], #-158 @ 0xffffff62 │ │ │ │ - rsbseq lr, r4, r2, lsl #2 │ │ │ │ - ldrhteq lr, [r4], #-22 @ 0xffffffea │ │ │ │ - rsbseq lr, r4, lr, ror #19 │ │ │ │ - rsbseq lr, r4, ip, lsr #20 │ │ │ │ - ldrhteq lr, [r4], #-8 │ │ │ │ - rsbseq lr, r4, ip, ror #2 │ │ │ │ - rsbseq lr, r4, r6, lsl sl │ │ │ │ - rsbseq lr, r4, r4, asr #20 │ │ │ │ - rsbseq lr, r4, ip, ror r0 │ │ │ │ - rsbseq lr, r4, r0, lsr r1 │ │ │ │ - rsbseq lr, r4, r2, lsr sl │ │ │ │ - rsbseq lr, r4, r4, ror sl │ │ │ │ - rsbseq lr, r4, r0, asr #32 │ │ │ │ - ldrshteq lr, [r4], #-4 │ │ │ │ - rsbseq lr, r4, ip, lsr #21 │ │ │ │ - rsbseq lr, r4, r6, asr sl │ │ │ │ - ldrshteq sp, [r4], #-250 @ 0xffffff06 │ │ │ │ - rsbseq lr, r4, lr, lsr #1 │ │ │ │ - @ instruction: 0x0074ea94 │ │ │ │ - rsbseq lr, r4, r6, asr #21 │ │ │ │ - ldrhteq sp, [r4], #-254 @ 0xffffff02 │ │ │ │ - rsbseq lr, r4, r2, ror r0 │ │ │ │ - rsbseq lr, r4, r6, lsr #21 │ │ │ │ - rsbseq lr, r4, ip, lsl fp │ │ │ │ - rsbseq sp, r4, r8, ror pc │ │ │ │ - rsbseq lr, r4, ip, lsr #32 │ │ │ │ - rsbseq lr, r4, r8, lsl #22 │ │ │ │ - rsbseq sp, r4, sl, lsr #4 │ │ │ │ - rsbseq sp, r4, r2, lsr pc │ │ │ │ - rsbseq sp, r4, r6, ror #31 │ │ │ │ - rsbseq lr, r4, r4, ror #21 │ │ │ │ - rsbseq sp, r4, r2, asr #4 │ │ │ │ - rsbseq sp, r4, sl, ror #29 │ │ │ │ - @ instruction: 0x0074df9e │ │ │ │ - rsbseq lr, r4, r8, asr #21 │ │ │ │ - rsbseq lr, r4, lr, lsl fp │ │ │ │ - rsbseq sp, r4, ip, lsr #29 │ │ │ │ - rsbseq sp, r4, r0, ror #30 │ │ │ │ + rsbseq lr, r4, lr, lsl #3 │ │ │ │ + rsbseq lr, r4, r0, asr #4 │ │ │ │ + @ instruction: 0x0074e99e │ │ │ │ + ldrsbteq lr, [r4], #-152 @ 0xffffff68 │ │ │ │ + rsbseq lr, r4, sl, asr #2 │ │ │ │ + ldrshteq lr, [r4], #-28 @ 0xffffffe4 │ │ │ │ + rsbseq lr, r4, r0, asr #19 │ │ │ │ + rsbseq lr, r4, r6, lsl #20 │ │ │ │ + rsbseq lr, r4, sl, lsl #2 │ │ │ │ + ldrhteq lr, [r4], #-30 @ 0xffffffe2 │ │ │ │ + ldrshteq lr, [r4], #-150 @ 0xffffff6a │ │ │ │ + rsbseq lr, r4, r4, lsr sl │ │ │ │ + rsbseq lr, r4, r0, asr #1 │ │ │ │ + rsbseq lr, r4, r4, ror r1 │ │ │ │ + rsbseq lr, r4, lr, lsl sl │ │ │ │ + rsbseq lr, r4, ip, asr #20 │ │ │ │ + rsbseq lr, r4, r4, lsl #1 │ │ │ │ + rsbseq lr, r4, r8, lsr r1 │ │ │ │ + rsbseq lr, r4, sl, lsr sl │ │ │ │ + rsbseq lr, r4, ip, ror sl │ │ │ │ + rsbseq lr, r4, r8, asr #32 │ │ │ │ + ldrshteq lr, [r4], #-12 │ │ │ │ + ldrhteq lr, [r4], #-164 @ 0xffffff5c │ │ │ │ + rsbseq lr, r4, lr, asr sl │ │ │ │ + rsbseq lr, r4, r2 │ │ │ │ + ldrhteq lr, [r4], #-6 │ │ │ │ + @ instruction: 0x0074ea9c │ │ │ │ + rsbseq lr, r4, lr, asr #21 │ │ │ │ + rsbseq sp, r4, r6, asr #31 │ │ │ │ + rsbseq lr, r4, sl, ror r0 │ │ │ │ + rsbseq lr, r4, lr, lsr #21 │ │ │ │ + rsbseq lr, r4, r4, lsr #22 │ │ │ │ + rsbseq sp, r4, r0, lsl #31 │ │ │ │ + rsbseq lr, r4, r4, lsr r0 │ │ │ │ + rsbseq lr, r4, r0, lsl fp │ │ │ │ + rsbseq sp, r4, r2, lsr r2 │ │ │ │ + rsbseq sp, r4, sl, lsr pc │ │ │ │ + rsbseq sp, r4, lr, ror #31 │ │ │ │ + rsbseq lr, r4, ip, ror #21 │ │ │ │ + rsbseq sp, r4, sl, asr #4 │ │ │ │ + ldrshteq sp, [r4], #-226 @ 0xffffff1e │ │ │ │ + rsbseq sp, r4, r6, lsr #31 │ │ │ │ + ldrsbteq lr, [r4], #-160 @ 0xffffff60 │ │ │ │ + rsbseq lr, r4, r6, lsr #22 │ │ │ │ + ldrhteq sp, [r4], #-228 @ 0xffffff1c │ │ │ │ + rsbseq sp, r4, r8, ror #30 │ │ │ │ @ instruction: 0xf1054afa │ │ │ │ ldmibmi sl!, {r4, r6, r7, r8, r9}^ │ │ │ │ streq lr, [r0], -sp, asr #19 │ │ │ │ ldrbtmi r4, [r9], #-1146 @ 0xfffffb86 │ │ │ │ stmib sp, {r3, r4, r5, r9, sl, lr}^ │ │ │ │ @ instruction: 0xf0926602 │ │ │ │ strmi pc, [r4], -pc, asr #8 │ │ │ │ @@ -136868,79 +136868,79 @@ │ │ │ │ strtmi r4, [r1], -r7, asr #16 │ │ │ │ @ instruction: 0xf77f4478 │ │ │ │ @ instruction: 0xf7fefcc7 │ │ │ │ svclt 0x0000bed5 │ │ │ │ ... │ │ │ │ stclgt 12, cr12, [ip], {205} @ 0xcd │ │ │ │ svccc 0x00eccccc │ │ │ │ - ldrshteq lr, [r4], #-140 @ 0xffffff74 │ │ │ │ - rsbseq lr, r4, r6, asr #18 │ │ │ │ - rsbseq sp, r4, r2, ror #24 │ │ │ │ - rsbseq sp, r4, r6, lsl sp │ │ │ │ - rsbseq lr, r4, lr, lsr #18 │ │ │ │ - rsbseq lr, r4, r0, ror #18 │ │ │ │ - rsbseq sp, r4, r2, lsr #24 │ │ │ │ - ldrsbteq sp, [r4], #-198 @ 0xffffff3a │ │ │ │ - rsbseq lr, r4, r0, asr r9 │ │ │ │ - rsbseq lr, r4, lr, lsl #19 │ │ │ │ - rsbseq sp, r4, r6, ror #23 │ │ │ │ - @ instruction: 0x0074dc9a │ │ │ │ - rsbseq lr, r4, r8, ror r9 │ │ │ │ - ldrhteq lr, [r4], #-158 @ 0xffffff62 │ │ │ │ - rsbseq sp, r4, sl, lsr #23 │ │ │ │ - rsbseq sp, r4, lr, asr ip │ │ │ │ - rsbseq lr, r4, r8, lsr #19 │ │ │ │ - ldrsbteq lr, [r4], #-146 @ 0xffffff6e │ │ │ │ - rsbseq sp, r4, lr, ror #22 │ │ │ │ - rsbseq sp, r4, r2, lsr #24 │ │ │ │ - rsbseq lr, r4, r0, asr #19 │ │ │ │ - rsbseq lr, r4, r2, lsl sl │ │ │ │ - rsbseq sp, r4, r2, lsr fp │ │ │ │ - rsbseq sp, r4, r6, ror #23 │ │ │ │ - ldrshteq lr, [r4], #-156 @ 0xffffff64 │ │ │ │ - rsbseq lr, r4, r2, asr #20 │ │ │ │ - ldrshteq sp, [r4], #-166 @ 0xffffff5a │ │ │ │ - rsbseq sp, r4, sl, lsr #23 │ │ │ │ - rsbseq lr, r4, lr, lsr #20 │ │ │ │ - rsbseq lr, r4, r4, lsl #21 │ │ │ │ - ldrhteq sp, [r4], #-160 @ 0xffffff60 │ │ │ │ - rsbseq sp, r4, r4, ror #22 │ │ │ │ - rsbseq lr, r4, sl, ror #20 │ │ │ │ - @ instruction: 0x0074ea98 │ │ │ │ - rsbseq sp, r4, r4, ror sl │ │ │ │ - rsbseq sp, r4, r8, lsr #22 │ │ │ │ - rsbseq lr, r4, r2, lsl #21 │ │ │ │ - rsbseq lr, r4, r0, asr #21 │ │ │ │ - rsbseq sp, r4, r8, lsr sl │ │ │ │ - rsbseq sp, r4, ip, ror #21 │ │ │ │ - rsbseq lr, r4, lr, lsr #21 │ │ │ │ - rsbseq lr, r4, r0, ror #21 │ │ │ │ - ldrshteq sp, [r4], #-156 @ 0xffffff64 │ │ │ │ - ldrhteq sp, [r4], #-160 @ 0xffffff60 │ │ │ │ + rsbseq lr, r4, r4, lsl #18 │ │ │ │ + rsbseq lr, r4, lr, asr #18 │ │ │ │ + rsbseq sp, r4, sl, ror #24 │ │ │ │ + rsbseq sp, r4, lr, lsl sp │ │ │ │ + rsbseq lr, r4, r6, lsr r9 │ │ │ │ + rsbseq lr, r4, r8, ror #18 │ │ │ │ + rsbseq sp, r4, sl, lsr #24 │ │ │ │ + ldrsbteq sp, [r4], #-206 @ 0xffffff32 │ │ │ │ + rsbseq lr, r4, r8, asr r9 │ │ │ │ + @ instruction: 0x0074e996 │ │ │ │ + rsbseq sp, r4, lr, ror #23 │ │ │ │ + rsbseq sp, r4, r2, lsr #25 │ │ │ │ + rsbseq lr, r4, r0, lsl #19 │ │ │ │ + rsbseq lr, r4, r6, asr #19 │ │ │ │ + ldrhteq sp, [r4], #-178 @ 0xffffff4e │ │ │ │ + rsbseq sp, r4, r6, ror #24 │ │ │ │ + ldrhteq lr, [r4], #-144 @ 0xffffff70 │ │ │ │ + ldrsbteq lr, [r4], #-154 @ 0xffffff66 │ │ │ │ + rsbseq sp, r4, r6, ror fp │ │ │ │ + rsbseq sp, r4, sl, lsr #24 │ │ │ │ + rsbseq lr, r4, r8, asr #19 │ │ │ │ + rsbseq lr, r4, sl, lsl sl │ │ │ │ + rsbseq sp, r4, sl, lsr fp │ │ │ │ + rsbseq sp, r4, lr, ror #23 │ │ │ │ + rsbseq lr, r4, r4, lsl #20 │ │ │ │ + rsbseq lr, r4, sl, asr #20 │ │ │ │ + ldrshteq sp, [r4], #-174 @ 0xffffff52 │ │ │ │ + ldrhteq sp, [r4], #-178 @ 0xffffff4e │ │ │ │ + rsbseq lr, r4, r6, lsr sl │ │ │ │ + rsbseq lr, r4, ip, lsl #21 │ │ │ │ + ldrhteq sp, [r4], #-168 @ 0xffffff58 │ │ │ │ + rsbseq sp, r4, ip, ror #22 │ │ │ │ + rsbseq lr, r4, r2, ror sl │ │ │ │ + rsbseq lr, r4, r0, lsr #21 │ │ │ │ + rsbseq sp, r4, ip, ror sl │ │ │ │ + rsbseq sp, r4, r0, lsr fp │ │ │ │ + rsbseq lr, r4, sl, lsl #21 │ │ │ │ rsbseq lr, r4, r8, asr #21 │ │ │ │ - ldrshteq lr, [r4], #-174 @ 0xffffff52 │ │ │ │ - ldrhteq sp, [r4], #-156 @ 0xffffff64 │ │ │ │ - rsbseq sp, r4, r0, ror sl │ │ │ │ - rsbseq lr, r4, lr, ror #21 │ │ │ │ - rsbseq lr, r4, ip, lsr fp │ │ │ │ - rsbseq sp, r4, r0, lsl #19 │ │ │ │ - rsbseq sp, r4, r4, lsr sl │ │ │ │ + rsbseq sp, r4, r0, asr #20 │ │ │ │ + ldrshteq sp, [r4], #-164 @ 0xffffff5c │ │ │ │ + ldrhteq lr, [r4], #-166 @ 0xffffff5a │ │ │ │ + rsbseq lr, r4, r8, ror #21 │ │ │ │ + rsbseq sp, r4, r4, lsl #20 │ │ │ │ + ldrhteq sp, [r4], #-168 @ 0xffffff58 │ │ │ │ + ldrsbteq lr, [r4], #-160 @ 0xffffff60 │ │ │ │ + rsbseq lr, r4, r6, lsl #22 │ │ │ │ + rsbseq sp, r4, r4, asr #19 │ │ │ │ + rsbseq sp, r4, r8, ror sl │ │ │ │ + ldrshteq lr, [r4], #-166 @ 0xffffff5a │ │ │ │ + rsbseq lr, r4, r4, asr #22 │ │ │ │ + rsbseq sp, r4, r8, lsl #19 │ │ │ │ + rsbseq sp, r4, ip, lsr sl │ │ │ │ @ instruction: 0xffffb011 │ │ │ │ - rsbseq lr, r4, r4, lsr #22 │ │ │ │ - rsbseq sp, r4, sl, lsl #25 │ │ │ │ - rsbseq sp, r4, lr, lsr r9 │ │ │ │ - ldrshteq sp, [r4], #-146 @ 0xffffff6e │ │ │ │ - rsbseq lr, r4, ip, lsl #22 │ │ │ │ - rsbseq sp, r4, sl, ror ip │ │ │ │ - rsbseq sp, r4, r2, lsl #18 │ │ │ │ - ldrhteq sp, [r4], #-150 @ 0xffffff6a │ │ │ │ - rsbseq lr, r4, lr, lsl fp │ │ │ │ - rsbseq sp, r4, r0, ror #24 │ │ │ │ - rsbseq sp, r4, r4, asr #17 │ │ │ │ - rsbseq sp, r4, r8, ror r9 │ │ │ │ + rsbseq lr, r4, ip, lsr #22 │ │ │ │ + @ instruction: 0x0074dc92 │ │ │ │ + rsbseq sp, r4, r6, asr #18 │ │ │ │ + ldrshteq sp, [r4], #-154 @ 0xffffff66 │ │ │ │ + rsbseq lr, r4, r4, lsl fp │ │ │ │ + rsbseq sp, r4, r2, lsl #25 │ │ │ │ + rsbseq sp, r4, sl, lsl #18 │ │ │ │ + ldrhteq sp, [r4], #-158 @ 0xffffff62 │ │ │ │ + rsbseq lr, r4, r6, lsr #22 │ │ │ │ + rsbseq sp, r4, r8, ror #24 │ │ │ │ + rsbseq sp, r4, ip, asr #17 │ │ │ │ + rsbseq sp, r4, r0, lsl #19 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ bl febef7a8 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ssub8mi r0, r4, r0 │ │ │ │ @ instruction: 0xf7feb082 │ │ │ │ stmdacs r1, {r0, r4, r5, r6, r7, r8, sl, fp, ip, sp, lr, pc} │ │ │ │ svclt 0x00084603 │ │ │ │ @@ -136951,16 +136951,16 @@ │ │ │ │ ldrbtmi r4, [r8], #-2054 @ 0xfffff7fa │ │ │ │ @ instruction: 0xf77f300c │ │ │ │ stmdami r5, {r0, r1, r2, r3, r4, r6, r8, r9, fp, ip, sp, lr, pc} │ │ │ │ ldrbtmi r9, [r8], #-2305 @ 0xfffff6ff │ │ │ │ ldc2 7, cr15, [sl], {127} @ 0x7f │ │ │ │ ldrmi r9, [r8], -r1, lsl #22 │ │ │ │ ldclt 0, cr11, [r0, #-8] │ │ │ │ - rsbseq sp, r4, sl, ror #14 │ │ │ │ - rsbseq sp, r4, lr, lsl r8 │ │ │ │ + rsbseq sp, r4, r2, ror r7 │ │ │ │ + rsbseq sp, r4, r6, lsr #16 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ blhi 2d3ab0 >::_M_default_append(unsigned int)@@Base+0x50eec> │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ bleq ad6934 │ │ │ │ vqrdmulh.s32 d4, d29, d13[1] │ │ │ │ stclmi 13, cr4, [sp], #592 @ 0x250 │ │ │ │ @@ -137147,15 +137147,15 @@ │ │ │ │ ldreq r3, [fp, r1, lsl #3] │ │ │ │ rschi pc, sl, r0 │ │ │ │ andcs sl, r3, #32, 22 @ 0x8000 │ │ │ │ @ instruction: 0xf0c14630 │ │ │ │ strmi pc, [r7], -r5, asr #2 │ │ │ │ @ instruction: 0xf0402801 │ │ │ │ @ instruction: 0xf8da81d4 │ │ │ │ - blge 89c8fc │ │ │ │ + blge 89c8fc │ │ │ │ ldrtmi r2, [r0], -r0, lsl #4 │ │ │ │ @ instruction: 0xf472f0c7 │ │ │ │ strmi r2, [r7], -r1, lsl #16 │ │ │ │ @ instruction: 0xf8dabf08 │ │ │ │ @ instruction: 0xf0001000 │ │ │ │ ldmdami r3!, {r0, r1, r4, r6, r7, pc} │ │ │ │ orrvc pc, ip, r1, asr #12 │ │ │ │ @@ -137197,26 +137197,26 @@ │ │ │ │ @ instruction: 0xf976f77f │ │ │ │ @ instruction: 0x46394811 │ │ │ │ @ instruction: 0xf77f4478 │ │ │ │ @ instruction: 0xe73bfa31 │ │ │ │ ... │ │ │ │ addeq r6, r0, r0, lsl #8 │ │ │ │ @ instruction: 0x000011b8 │ │ │ │ - rsbseq sp, r4, r6, lsl sl │ │ │ │ - rsbseq sp, r4, r6, lsl r6 │ │ │ │ - rsbseq lr, r4, sl, ror #18 │ │ │ │ - rsbseq lr, r4, ip, lsr #18 │ │ │ │ - rsbseq sp, r4, lr, lsl r5 │ │ │ │ - ldrsbteq sp, [r4], #-82 @ 0xffffffae │ │ │ │ + rsbseq sp, r4, lr, lsl sl │ │ │ │ + rsbseq sp, r4, lr, lsl r6 │ │ │ │ + rsbseq lr, r4, r2, ror r9 │ │ │ │ + rsbseq lr, r4, r4, lsr r9 │ │ │ │ + rsbseq sp, r4, r6, lsr #10 │ │ │ │ + ldrsbteq sp, [r4], #-90 @ 0xffffffa6 │ │ │ │ addeq r6, r0, r0, ror #3 │ │ │ │ - rsbseq sp, r4, r0, lsr #8 │ │ │ │ - ldrsbteq sp, [r4], #-68 @ 0xffffffbc │ │ │ │ - rsbseq lr, r4, r4, lsr #15 │ │ │ │ - @ instruction: 0x0074d398 │ │ │ │ - rsbseq sp, r4, ip, asr #8 │ │ │ │ + rsbseq sp, r4, r8, lsr #8 │ │ │ │ + ldrsbteq sp, [r4], #-76 @ 0xffffffb4 │ │ │ │ + rsbseq lr, r4, ip, lsr #15 │ │ │ │ + rsbseq sp, r4, r0, lsr #7 │ │ │ │ + rsbseq sp, r4, r4, asr r4 │ │ │ │ @ instruction: 0xf6414630 │ │ │ │ @ instruction: 0xf08c744d │ │ │ │ @ instruction: 0xf8dff4dd │ │ │ │ andcs r3, r8, #100, 8 @ 0x64000000 │ │ │ │ ldrbtmi r4, [fp], #-1577 @ 0xfffff9d7 │ │ │ │ @ instruction: 0xf77d9400 │ │ │ │ blls 656d24 │ │ │ │ @@ -137492,49 +137492,49 @@ │ │ │ │ ldrtmi r4, [r9], -r9, lsr #16 │ │ │ │ @ instruction: 0xf77e4478 │ │ │ │ strbt pc, [sp], #4067 @ 0xfe3 @ │ │ │ │ bleq d4950 │ │ │ │ svclt 0x0000e7ac │ │ │ │ andhi pc, r0, pc, lsr #7 │ │ │ │ ... │ │ │ │ - ldrhteq sp, [r4], #-58 @ 0xffffffc6 │ │ │ │ - rsbseq sp, r4, lr, lsr #5 │ │ │ │ - rsbseq sp, r4, r2, ror #6 │ │ │ │ - @ instruction: 0x0074d294 │ │ │ │ - rsbseq sp, r4, r8, asr #6 │ │ │ │ - rsbseq lr, r4, r2, lsr r6 │ │ │ │ - rsbseq sp, r4, r6, asr r1 │ │ │ │ - rsbseq sp, r4, sl, lsl #4 │ │ │ │ - rsbseq sp, r4, r2, lsr r1 │ │ │ │ - rsbseq sp, r4, r6, ror #3 │ │ │ │ - rsbseq sp, r4, sl, ror #1 │ │ │ │ - @ instruction: 0x0074d19e │ │ │ │ + rsbseq sp, r4, r2, asr #7 │ │ │ │ + ldrhteq sp, [r4], #-38 @ 0xffffffda │ │ │ │ + rsbseq sp, r4, sl, ror #6 │ │ │ │ + @ instruction: 0x0074d29c │ │ │ │ + rsbseq sp, r4, r0, asr r3 │ │ │ │ + rsbseq lr, r4, sl, lsr r6 │ │ │ │ + rsbseq sp, r4, lr, asr r1 │ │ │ │ + rsbseq sp, r4, r2, lsl r2 │ │ │ │ + rsbseq sp, r4, sl, lsr r1 │ │ │ │ + rsbseq sp, r4, lr, ror #3 │ │ │ │ + ldrshteq sp, [r4], #-2 │ │ │ │ + rsbseq sp, r4, r6, lsr #3 │ │ │ │ + ldrhteq sp, [r4], #-6 │ │ │ │ + rsbseq sp, r4, sl, ror #2 │ │ │ │ + @ instruction: 0x0074d09c │ │ │ │ + rsbseq sp, r4, r0, asr r1 │ │ │ │ + rsbseq sp, r4, r2, lsl #1 │ │ │ │ + rsbseq sp, r4, r6, lsr r1 │ │ │ │ + rsbseq sp, r4, r8, rrx │ │ │ │ + rsbseq sp, r4, ip, lsl r1 │ │ │ │ + rsbseq sp, r4, r4, lsl r0 │ │ │ │ + rsbseq sp, r4, r8, asr #1 │ │ │ │ + ldrshteq ip, [r4], #-250 @ 0xffffff06 │ │ │ │ rsbseq sp, r4, lr, lsr #1 │ │ │ │ - rsbseq sp, r4, r2, ror #2 │ │ │ │ + rsbseq ip, r4, r0, ror #31 │ │ │ │ @ instruction: 0x0074d094 │ │ │ │ - rsbseq sp, r4, r8, asr #2 │ │ │ │ - rsbseq sp, r4, sl, ror r0 │ │ │ │ - rsbseq sp, r4, lr, lsr #2 │ │ │ │ - rsbseq sp, r4, r0, rrx │ │ │ │ - rsbseq sp, r4, r4, lsl r1 │ │ │ │ - rsbseq sp, r4, ip │ │ │ │ - rsbseq sp, r4, r0, asr #1 │ │ │ │ - ldrshteq ip, [r4], #-242 @ 0xffffff0e │ │ │ │ - rsbseq sp, r4, r6, lsr #1 │ │ │ │ - ldrsbteq ip, [r4], #-248 @ 0xffffff08 │ │ │ │ - rsbseq sp, r4, ip, lsl #1 │ │ │ │ - rsbseq ip, r4, r4, ror pc │ │ │ │ - rsbseq sp, r4, r8, lsr #32 │ │ │ │ - ldrsbteq ip, [r4], #-250 @ 0xffffff06 │ │ │ │ - rsbseq ip, r4, r0, lsr pc │ │ │ │ - rsbseq ip, r4, r4, ror #31 │ │ │ │ - rsbseq ip, r4, r6, lsl pc │ │ │ │ - rsbseq ip, r4, sl, asr #31 │ │ │ │ - ldrshteq ip, [r4], #-236 @ 0xffffff14 │ │ │ │ - ldrhteq ip, [r4], #-240 @ 0xffffff10 │ │ │ │ + rsbseq ip, r4, ip, ror pc │ │ │ │ + rsbseq sp, r4, r0, lsr r0 │ │ │ │ + rsbseq ip, r4, r2, ror #31 │ │ │ │ + rsbseq ip, r4, r8, lsr pc │ │ │ │ + rsbseq ip, r4, ip, ror #31 │ │ │ │ + rsbseq ip, r4, lr, lsl pc │ │ │ │ + ldrsbteq ip, [r4], #-242 @ 0xffffff0e │ │ │ │ + rsbseq ip, r4, r4, lsl #30 │ │ │ │ + ldrhteq ip, [r4], #-248 @ 0xffffff08 │ │ │ │ @ instruction: 0x46309b18 │ │ │ │ strne pc, [ip, #-2269] @ 0xfffff723 │ │ │ │ @ instruction: 0xf8d39a14 │ │ │ │ mrsls r9, (UNDEF: 10) │ │ │ │ strne pc, [r8, #-2269] @ 0xfffff723 │ │ │ │ @ instruction: 0xf8dd9109 │ │ │ │ stmib sp, {r2, r8, sl, ip}^ │ │ │ │ @@ -137665,32 +137665,32 @@ │ │ │ │ ldmdami r8, {r0, r1, r3, r6, r7, r8, sl, fp, ip, sp, lr, pc} │ │ │ │ mvnscc pc, pc, asr #32 │ │ │ │ @ instruction: 0xf77e4478 │ │ │ │ @ instruction: 0xf7fffe85 │ │ │ │ @ instruction: 0xf778bb8f │ │ │ │ svclt 0x0000eb10 │ │ │ │ ... │ │ │ │ - rsbseq ip, r4, lr, ror #27 │ │ │ │ - rsbseq ip, r4, r2, lsr #29 │ │ │ │ - ldrsbteq ip, [r4], #-212 @ 0xffffff2c │ │ │ │ - rsbseq lr, r4, r0, rrx │ │ │ │ - rsbseq ip, r4, r2, ror #26 │ │ │ │ - rsbseq ip, r4, r6, lsl lr │ │ │ │ - rsbseq ip, r4, r4, asr #26 │ │ │ │ - rsbseq r9, r4, r8, lsl #16 │ │ │ │ - rsbseq ip, r4, sl, lsr #26 │ │ │ │ - rsbseq lr, r4, lr │ │ │ │ - rsbseq ip, r4, r8, ror #25 │ │ │ │ - @ instruction: 0x0074cd9c │ │ │ │ - rsbseq ip, r4, lr, ror ip │ │ │ │ + ldrshteq ip, [r4], #-214 @ 0xffffff2a │ │ │ │ + rsbseq ip, r4, sl, lsr #29 │ │ │ │ + ldrsbteq ip, [r4], #-220 @ 0xffffff24 │ │ │ │ + rsbseq lr, r4, r8, rrx │ │ │ │ + rsbseq ip, r4, sl, ror #26 │ │ │ │ + rsbseq ip, r4, lr, lsl lr │ │ │ │ + rsbseq ip, r4, ip, asr #26 │ │ │ │ + rsbseq r9, r4, r0, lsl r8 │ │ │ │ rsbseq ip, r4, r2, lsr sp │ │ │ │ - rsbseq ip, r4, r0, ror #24 │ │ │ │ - rsbseq ip, r4, r4, lsl sp │ │ │ │ - rsbseq ip, r4, r2, asr #24 │ │ │ │ - ldrshteq ip, [r4], #-196 @ 0xffffff3c │ │ │ │ + rsbseq lr, r4, r6, lsl r0 │ │ │ │ + ldrshteq ip, [r4], #-192 @ 0xffffff40 │ │ │ │ + rsbseq ip, r4, r4, lsr #27 │ │ │ │ + rsbseq ip, r4, r6, lsl #25 │ │ │ │ + rsbseq ip, r4, sl, lsr sp │ │ │ │ + rsbseq ip, r4, r8, ror #24 │ │ │ │ + rsbseq ip, r4, ip, lsl sp │ │ │ │ + rsbseq ip, r4, sl, asr #24 │ │ │ │ + ldrshteq ip, [r4], #-204 @ 0xffffff34 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ bl febf036c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, lr, r0, asr #31 │ │ │ │ stceq 0, cr15, [r1], {79} @ 0x4f │ │ │ │ strls r9, [r0], #-3088 @ 0xfffff3f0 │ │ │ │ strls r9, [r1], #-3089 @ 0xfffff3ef │ │ │ │ @@ -137940,15 +137940,15 @@ │ │ │ │ @ instruction: 0xe7e4d0f4 │ │ │ │ @ instruction: 0x1181f890 │ │ │ │ @ instruction: 0xd1a60789 │ │ │ │ svclt 0x0000e7b3 │ │ │ │ ... │ │ │ │ addeq r5, r0, r0, asr #16 │ │ │ │ @ instruction: 0x000011b8 │ │ │ │ - rsbseq ip, r4, r0, asr #28 │ │ │ │ + rsbseq ip, r4, r8, asr #28 │ │ │ │ @ instruction: 0x008055b2 │ │ │ │ blvs ff155048 │ │ │ │ blx 4d5140 │ │ │ │ svcge 0x006cf67f │ │ │ │ orreq lr, r7, #3072 @ 0xc00 │ │ │ │ mrc 6, 5, r4, cr7, cr10, {2} │ │ │ │ @ instruction: 0xf8de5b00 │ │ │ │ @@ -138184,26 +138184,26 @@ │ │ │ │ @ instruction: 0x46214811 │ │ │ │ @ instruction: 0xf77e4478 │ │ │ │ ldr pc, [r6, #2677] @ 0xa75 │ │ │ │ @ instruction: 0xf04f2301 │ │ │ │ tstls r0, #0, 18 │ │ │ │ @ instruction: 0xf777e645 │ │ │ │ svclt 0x0000eefc │ │ │ │ - ldrsbteq ip, [r4], #-114 @ 0xffffff8e │ │ │ │ - rsbseq ip, r4, r2, ror r6 │ │ │ │ - rsbseq ip, r4, r6, lsr #14 │ │ │ │ - ldrsbteq ip, [r4], #-84 @ 0xffffffac │ │ │ │ - rsbseq ip, r4, r6, lsl #13 │ │ │ │ - rsbseq ip, r4, r2, asr #9 │ │ │ │ - rsbseq ip, r4, r6, ror r5 │ │ │ │ - rsbseq ip, r4, r2, lsr #10 │ │ │ │ - rsbseq ip, r4, r6, asr #8 │ │ │ │ - ldrshteq ip, [r4], #-72 @ 0xffffffb8 │ │ │ │ - rsbseq ip, r4, r0, lsr #8 │ │ │ │ - ldrsbteq ip, [r4], #-68 @ 0xffffffbc │ │ │ │ + ldrsbteq ip, [r4], #-122 @ 0xffffff86 │ │ │ │ + rsbseq ip, r4, sl, ror r6 │ │ │ │ + rsbseq ip, r4, lr, lsr #14 │ │ │ │ + ldrsbteq ip, [r4], #-92 @ 0xffffffa4 │ │ │ │ + rsbseq ip, r4, lr, lsl #13 │ │ │ │ + rsbseq ip, r4, sl, asr #9 │ │ │ │ + rsbseq ip, r4, lr, ror r5 │ │ │ │ + rsbseq ip, r4, sl, lsr #10 │ │ │ │ + rsbseq ip, r4, lr, asr #8 │ │ │ │ + rsbseq ip, r4, r0, lsl #10 │ │ │ │ + rsbseq ip, r4, r8, lsr #8 │ │ │ │ + ldrsbteq ip, [r4], #-76 @ 0xffffffb4 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ bl febf0b74 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xb0900fb8 │ │ │ │ stceq 0, cr15, [r1], {79} @ 0x4f │ │ │ │ strls r9, [r0], #-3090 @ 0xfffff3ee │ │ │ │ strls r9, [r1], #-3091 @ 0xfffff3ed │ │ │ │ @@ -138224,16 +138224,16 @@ │ │ │ │ andcc r4, ip, r8, ror r4 │ │ │ │ @ instruction: 0xf966f77e │ │ │ │ stmdbls pc, {r0, r2, fp, lr} @ │ │ │ │ @ instruction: 0xf77e4478 │ │ │ │ blls 498258 │ │ │ │ andslt r4, r0, r8, lsl r6 │ │ │ │ svclt 0x0000bd10 │ │ │ │ - rsbseq ip, r4, r8, ror r3 │ │ │ │ - rsbseq ip, r4, ip, lsr #8 │ │ │ │ + rsbseq ip, r4, r0, lsl #7 │ │ │ │ + rsbseq ip, r4, r4, lsr r4 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x0070f8cc │ │ │ │ @ instruction: 0x469bb09b │ │ │ │ strmi r4, [r4], -lr, ror #23 │ │ │ │ andsne lr, r1, #3358720 @ 0x334000 │ │ │ │ @@ -138471,41 +138471,41 @@ │ │ │ │ @ instruction: 0xf77e4478 │ │ │ │ @ instruction: 0xe6f5f839 │ │ │ │ stcl 7, cr15, [r4], {119} @ 0x77 │ │ │ │ andhi pc, r0, pc, lsr #7 │ │ │ │ ... │ │ │ │ @ instruction: 0x000011b8 │ │ │ │ addeq r5, r0, ip │ │ │ │ - rsbseq sp, r4, r4 │ │ │ │ - rsbseq ip, r4, r0, lsr r6 │ │ │ │ - rsbseq ip, r4, lr, lsl #4 │ │ │ │ - rsbseq ip, r4, r2, asr #5 │ │ │ │ - ldrhteq ip, [r4], #-26 @ 0xffffffe6 │ │ │ │ - rsbseq ip, r4, lr, ror #4 │ │ │ │ + rsbseq sp, r4, ip │ │ │ │ + rsbseq ip, r4, r8, lsr r6 │ │ │ │ + rsbseq ip, r4, r6, lsl r2 │ │ │ │ + rsbseq ip, r4, sl, asr #5 │ │ │ │ + rsbseq ip, r4, r2, asr #3 │ │ │ │ + rsbseq ip, r4, r6, ror r2 │ │ │ │ addeq r4, r0, ip, ror lr │ │ │ │ - rsbseq ip, r4, r6, ror r1 │ │ │ │ - rsbseq ip, r4, sl, lsr #4 │ │ │ │ - rsbseq ip, r4, ip, asr r1 │ │ │ │ - rsbseq ip, r4, r0, lsl r2 │ │ │ │ - rsbseq ip, r4, r6, lsl r1 │ │ │ │ - rsbseq ip, r4, sl, asr #3 │ │ │ │ - rsbseq ip, r4, r8, ror #1 │ │ │ │ - @ instruction: 0x0074c19c │ │ │ │ - rsbseq ip, r4, r2, asr r0 │ │ │ │ - rsbseq ip, r4, r6, lsl #2 │ │ │ │ - rsbseq ip, r4, r8, lsr r0 │ │ │ │ - rsbseq ip, r4, ip, ror #1 │ │ │ │ - rsbseq ip, r4, lr, lsl r0 │ │ │ │ - ldrshteq sp, [r4], #-48 @ 0xffffffd0 │ │ │ │ - ldrshteq fp, [r4], #-254 @ 0xffffff02 │ │ │ │ - ldrshteq sp, [r4], #-50 @ 0xffffffce │ │ │ │ - rsbseq fp, r4, r4, ror #31 │ │ │ │ - rsbseq sp, r4, r8, asr #5 │ │ │ │ - rsbseq fp, r4, r8, lsr #31 │ │ │ │ - rsbseq ip, r4, ip, asr r0 │ │ │ │ + rsbseq ip, r4, lr, ror r1 │ │ │ │ + rsbseq ip, r4, r2, lsr r2 │ │ │ │ + rsbseq ip, r4, r4, ror #2 │ │ │ │ + rsbseq ip, r4, r8, lsl r2 │ │ │ │ + rsbseq ip, r4, lr, lsl r1 │ │ │ │ + ldrsbteq ip, [r4], #-18 @ 0xffffffee │ │ │ │ + ldrshteq ip, [r4], #-0 │ │ │ │ + rsbseq ip, r4, r4, lsr #3 │ │ │ │ + rsbseq ip, r4, sl, asr r0 │ │ │ │ + rsbseq ip, r4, lr, lsl #2 │ │ │ │ + rsbseq ip, r4, r0, asr #32 │ │ │ │ + ldrshteq ip, [r4], #-4 │ │ │ │ + rsbseq ip, r4, r6, lsr #32 │ │ │ │ + ldrshteq sp, [r4], #-56 @ 0xffffffc8 │ │ │ │ + rsbseq ip, r4, r6 │ │ │ │ + ldrshteq sp, [r4], #-58 @ 0xffffffc6 │ │ │ │ + rsbseq fp, r4, ip, ror #31 │ │ │ │ + ldrsbteq sp, [r4], #-32 @ 0xffffffe0 │ │ │ │ + ldrhteq fp, [r4], #-240 @ 0xffffff10 │ │ │ │ + rsbseq ip, r4, r4, rrx │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x0068f8cc │ │ │ │ addslt r4, sp, r8, ror #27 │ │ │ │ ldrmi r4, [sl], r8, ror #25 │ │ │ │ movwcs r4, #1149 @ 0x47d │ │ │ │ @@ -138736,39 +138736,39 @@ │ │ │ │ @ instruction: 0x4641481f │ │ │ │ @ instruction: 0xf77d4478 │ │ │ │ ldrb pc, [r3], r3, lsr #28 @ │ │ │ │ b fec57fb0 │ │ │ │ ... │ │ │ │ ldrdeq r4, [r0], r0 │ │ │ │ @ instruction: 0x000011b8 │ │ │ │ - @ instruction: 0x0074cb96 │ │ │ │ - rsbseq sp, r4, lr, asr r2 │ │ │ │ + @ instruction: 0x0074cb9e │ │ │ │ + rsbseq sp, r4, r6, ror #4 │ │ │ │ umulleq r4, r0, r4, sl │ │ │ │ - rsbseq sp, r4, r0, lsl #4 │ │ │ │ - rsbseq fp, r4, r4, asr sp │ │ │ │ - rsbseq fp, r4, r8, lsl #28 │ │ │ │ - rsbseq sp, r4, r2, asr r1 │ │ │ │ - rsbseq fp, r4, r8, lsl sp │ │ │ │ - rsbseq fp, r4, ip, asr #27 │ │ │ │ - ldrsbteq fp, [r4], #-202 @ 0xffffff36 │ │ │ │ - rsbseq fp, r4, lr, lsl #27 │ │ │ │ - rsbseq fp, r4, lr, lsr #24 │ │ │ │ + rsbseq sp, r4, r8, lsl #4 │ │ │ │ + rsbseq fp, r4, ip, asr sp │ │ │ │ + rsbseq fp, r4, r0, lsl lr │ │ │ │ + rsbseq sp, r4, sl, asr r1 │ │ │ │ + rsbseq fp, r4, r0, lsr #26 │ │ │ │ + ldrsbteq fp, [r4], #-212 @ 0xffffff2c │ │ │ │ rsbseq fp, r4, r2, ror #25 │ │ │ │ - rsbseq fp, r4, r4, lsl ip │ │ │ │ - rsbseq fp, r4, r8, asr #25 │ │ │ │ - ldrshteq fp, [r4], #-186 @ 0xffffff46 │ │ │ │ - rsbseq fp, r4, lr, lsr #25 │ │ │ │ - rsbseq fp, r4, r0, ror #23 │ │ │ │ - @ instruction: 0x0074bc94 │ │ │ │ - rsbseq fp, r4, r6, asr #23 │ │ │ │ - rsbseq fp, r4, sl, ror ip │ │ │ │ - rsbseq fp, r4, ip, lsr #23 │ │ │ │ - rsbseq fp, r4, r0, ror #24 │ │ │ │ - rsbseq fp, r4, ip, ror fp │ │ │ │ - rsbseq fp, r4, r0, lsr ip │ │ │ │ + @ instruction: 0x0074bd96 │ │ │ │ + rsbseq fp, r4, r6, lsr ip │ │ │ │ + rsbseq fp, r4, sl, ror #25 │ │ │ │ + rsbseq fp, r4, ip, lsl ip │ │ │ │ + ldrsbteq fp, [r4], #-192 @ 0xffffff40 │ │ │ │ + rsbseq fp, r4, r2, lsl #24 │ │ │ │ + ldrhteq fp, [r4], #-198 @ 0xffffff3a │ │ │ │ + rsbseq fp, r4, r8, ror #23 │ │ │ │ + @ instruction: 0x0074bc9c │ │ │ │ + rsbseq fp, r4, lr, asr #23 │ │ │ │ + rsbseq fp, r4, r2, lsl #25 │ │ │ │ + ldrhteq fp, [r4], #-180 @ 0xffffff4c │ │ │ │ + rsbseq fp, r4, r8, ror #24 │ │ │ │ + rsbseq fp, r4, r4, lsl #23 │ │ │ │ + rsbseq fp, r4, r8, lsr ip │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ orreq pc, r8, #204, 16 @ 0xcc0000 │ │ │ │ bmi ff02bca8 │ │ │ │ ldclmi 6, cr15, [r4, #-692] @ 0xfffffd4c │ │ │ │ blmi fefebccc │ │ │ │ @@ -138848,15 +138848,15 @@ │ │ │ │ strls r4, [r5], #-3204 @ 0xfffff37c │ │ │ │ stcmi 8, cr15, [r0], {221} @ 0xdd │ │ │ │ strls r9, [r4], #-2830 @ 0xfffff4f2 │ │ │ │ ldclmi 8, cr15, [ip], #-884 @ 0xfffffc8c │ │ │ │ strls r9, [r3], #-769 @ 0xfffffcff │ │ │ │ strls r2, [r0, #-1025] @ 0xfffffbff │ │ │ │ strls r9, [r2], #-2833 @ 0xfffff4ef │ │ │ │ - blx 8583a6 │ │ │ │ + blx 8583a6 │ │ │ │ adcmi r4, r0, #5242880 @ 0x500000 │ │ │ │ stmdami lr!, {r3, r4, ip, lr, pc}^ │ │ │ │ @ instruction: 0x41bdf641 │ │ │ │ andcc r4, ip, r8, ror r4 │ │ │ │ stc2l 7, cr15, [ip], #-500 @ 0xfffffe0c │ │ │ │ strtmi r4, [r9], -fp, ror #16 │ │ │ │ @ instruction: 0xf77d4478 │ │ │ │ @@ -138943,48 +138943,48 @@ │ │ │ │ strtmi r9, [sl], -pc, lsl #22 │ │ │ │ tstcs r2, r2, lsl #6 │ │ │ │ @ instruction: 0xf8cd4b23 │ │ │ │ ldrbtmi r8, [fp], #-4 │ │ │ │ andge pc, r0, sp, asr #17 │ │ │ │ @ instruction: 0xf14ef08b │ │ │ │ smmlar lr, sp, r0, r6 │ │ │ │ - blmi 86bda4 │ │ │ │ + blmi 86bda4 │ │ │ │ tstcs r2, lr, lsl #24 │ │ │ │ @ instruction: 0xf8cd447b │ │ │ │ strtmi r8, [r2], -r0 │ │ │ │ @ instruction: 0xf142f08b │ │ │ │ smmlar r2, ip, r0, r6 │ │ │ │ andcs r4, r0, #26624 @ 0x6800 │ │ │ │ tstcs r2, r0, lsr #12 │ │ │ │ @ instruction: 0xf8cd447b │ │ │ │ @ instruction: 0xf08ba000 │ │ │ │ movwcs pc, #311 @ 0x137 @ │ │ │ │ smlaldx r6, r6, fp, r0 @ │ │ │ │ stmia lr!, {r0, r1, r2, r4, r5, r6, r8, r9, sl, ip, sp, lr, pc}^ │ │ │ │ addeq r4, r0, ip, lsr #15 │ │ │ │ @ instruction: 0x000011b8 │ │ │ │ - rsbseq ip, r4, r6, ror #30 │ │ │ │ - ldrshteq fp, [r4], #-160 @ 0xffffff60 │ │ │ │ - rsbseq sp, r4, sl, lsr #32 │ │ │ │ - rsbseq fp, r4, r4, lsl #19 │ │ │ │ - rsbseq fp, r4, r8, lsr sl │ │ │ │ - rsbseq ip, r4, r2, lsr #29 │ │ │ │ + rsbseq ip, r4, lr, ror #30 │ │ │ │ + ldrshteq fp, [r4], #-168 @ 0xffffff58 │ │ │ │ + rsbseq sp, r4, r2, lsr r0 │ │ │ │ + rsbseq fp, r4, ip, lsl #19 │ │ │ │ + rsbseq fp, r4, r0, asr #20 │ │ │ │ + rsbseq ip, r4, sl, lsr #29 │ │ │ │ addeq r4, r0, ip, lsr #12 │ │ │ │ - rsbseq ip, r4, r0, lsl lr │ │ │ │ - rsbseq fp, r4, r4, lsl r9 │ │ │ │ - rsbseq fp, r4, r8, asr #19 │ │ │ │ - ldrsbteq ip, [r4], #-86 @ 0xffffffaa │ │ │ │ - rsbseq ip, r4, sl, lsl #29 │ │ │ │ + rsbseq ip, r4, r8, lsl lr │ │ │ │ + rsbseq fp, r4, ip, lsl r9 │ │ │ │ + ldrsbteq fp, [r4], #-144 @ 0xffffff70 │ │ │ │ + ldrsbteq ip, [r4], #-94 @ 0xffffffa2 │ │ │ │ @ instruction: 0x0074ce92 │ │ │ │ - rsbseq ip, r4, ip, lsr lr │ │ │ │ - rsbseq ip, r4, r0, lsl lr │ │ │ │ - rsbseq r7, r9, r8, ror #18 │ │ │ │ - rsbseq ip, r4, sl, lsr #28 │ │ │ │ - @ instruction: 0x0074cd90 │ │ │ │ - rsbseq ip, r4, ip, asr lr │ │ │ │ + @ instruction: 0x0074ce9a │ │ │ │ + rsbseq ip, r4, r4, asr #28 │ │ │ │ + rsbseq ip, r4, r8, lsl lr │ │ │ │ + rsbseq r7, r9, r0, ror r9 │ │ │ │ + rsbseq ip, r4, r2, lsr lr │ │ │ │ + @ instruction: 0x0074cd98 │ │ │ │ + rsbseq ip, r4, r4, ror #28 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ bl febf17b0 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, ip, r8, asr #31 │ │ │ │ stceq 0, cr15, [r1], {79} @ 0x4f │ │ │ │ strls r9, [r0], #-3086 @ 0xfffff3f2 │ │ │ │ strls r9, [r1], #-3087 @ 0xfffff3f1 │ │ │ │ @@ -139022,16 +139022,16 @@ │ │ │ │ andcc r4, ip, r8, ror r4 │ │ │ │ blx a5843e │ │ │ │ stmdbls sp, {r0, r2, fp, lr} │ │ │ │ @ instruction: 0xf77d4478 │ │ │ │ blls 4195d8 │ │ │ │ andlt r4, lr, r8, lsl r6 │ │ │ │ svclt 0x0000bd10 │ │ │ │ - ldrshteq fp, [r4], #-104 @ 0xffffff98 │ │ │ │ - rsbseq fp, r4, ip, lsr #15 │ │ │ │ + rsbseq fp, r4, r0, lsl #14 │ │ │ │ + ldrhteq fp, [r4], #-116 @ 0xffffff8c │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ blhi 255b24 │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ bleq ed89a8 │ │ │ │ stcmi 2, cr15, [ip, #692] @ 0x2b4 │ │ │ │ stmib sp, {r0, r1, r2, r9, sl, lr}^ │ │ │ │ @@ -139258,15 +139258,15 @@ │ │ │ │ eorle r2, r2, r1, lsl #16 │ │ │ │ vtst.8 q10, q1, q7 │ │ │ │ ldrbtmi r1, [r8], #-457 @ 0xfffffe37 │ │ │ │ @ instruction: 0xf77d300c │ │ │ │ ldmdami ip, {r0, r3, r6, r8, fp, ip, sp, lr, pc}^ │ │ │ │ ldrbtmi r4, [r8], #-1585 @ 0xfffff9cf │ │ │ │ blx 1d8800 │ │ │ │ - blge 8546e4 │ │ │ │ + blge 8546e4 │ │ │ │ ldrtmi r2, [r8], -r3, lsl #4 │ │ │ │ @ instruction: 0xf0b0f0bf │ │ │ │ stmdacs r1, {r1, r2, r9, sl, lr} │ │ │ │ bls 58ef5c │ │ │ │ @ instruction: 0x4638ab1e │ │ │ │ andcs r6, r0, #1114112 @ 0x110000 │ │ │ │ vmla.i16 , q15, d5[0] │ │ │ │ @@ -139331,37 +139331,37 @@ │ │ │ │ @ instruction: 0x4631481d │ │ │ │ @ instruction: 0xf77d4478 │ │ │ │ @ instruction: 0xe6acf97b │ │ │ │ andhi pc, r0, pc, lsr #7 │ │ │ │ ... │ │ │ │ addeq r4, r0, r2, lsl #7 │ │ │ │ @ instruction: 0x000011b8 │ │ │ │ - rsbseq ip, r4, ip, ror #6 │ │ │ │ - @ instruction: 0x0074b998 │ │ │ │ - rsbseq fp, r4, r2, ror r6 │ │ │ │ - ldrsbteq ip, [r4], #-138 @ 0xffffff76 │ │ │ │ - ldrsbteq fp, [r4], #-64 @ 0xffffffc0 │ │ │ │ - rsbseq fp, r4, r4, lsl #11 │ │ │ │ + rsbseq ip, r4, r4, ror r3 │ │ │ │ + rsbseq fp, r4, r0, lsr #19 │ │ │ │ + rsbseq fp, r4, sl, ror r6 │ │ │ │ + rsbseq ip, r4, r2, ror #17 │ │ │ │ + ldrsbteq fp, [r4], #-72 @ 0xffffffb8 │ │ │ │ + rsbseq fp, r4, ip, lsl #11 │ │ │ │ umulleq r4, r0, r2, r1 │ │ │ │ - rsbseq fp, r4, r2, lsl #9 │ │ │ │ - rsbseq fp, r4, r6, lsr r5 │ │ │ │ - rsbseq fp, r4, r6, lsr r4 │ │ │ │ - rsbseq ip, r4, ip, lsl #22 │ │ │ │ - ldrsbteq fp, [r4], #-60 @ 0xffffffc4 │ │ │ │ - @ instruction: 0x0074b490 │ │ │ │ - rsbseq fp, r4, r2, asr #7 │ │ │ │ - rsbseq fp, r4, r6, ror r4 │ │ │ │ - rsbseq fp, r4, lr, lsr r3 │ │ │ │ - ldrshteq fp, [r4], #-50 @ 0xffffffce │ │ │ │ - @ instruction: 0x0074b294 │ │ │ │ - rsbseq fp, r4, r8, asr #6 │ │ │ │ - rsbseq fp, r4, r4, ror r2 │ │ │ │ - rsbseq fp, r4, r8, lsr #6 │ │ │ │ - rsbseq fp, r4, ip, lsr #4 │ │ │ │ - rsbseq fp, r4, r0, ror #5 │ │ │ │ + rsbseq fp, r4, sl, lsl #9 │ │ │ │ + rsbseq fp, r4, lr, lsr r5 │ │ │ │ + rsbseq fp, r4, lr, lsr r4 │ │ │ │ + rsbseq ip, r4, r4, lsl fp │ │ │ │ + rsbseq fp, r4, r4, ror #7 │ │ │ │ + @ instruction: 0x0074b498 │ │ │ │ + rsbseq fp, r4, sl, asr #7 │ │ │ │ + rsbseq fp, r4, lr, ror r4 │ │ │ │ + rsbseq fp, r4, r6, asr #6 │ │ │ │ + ldrshteq fp, [r4], #-58 @ 0xffffffc6 │ │ │ │ + @ instruction: 0x0074b29c │ │ │ │ + rsbseq fp, r4, r0, asr r3 │ │ │ │ + rsbseq fp, r4, ip, ror r2 │ │ │ │ + rsbseq fp, r4, r0, lsr r3 │ │ │ │ + rsbseq fp, r4, r4, lsr r2 │ │ │ │ + rsbseq fp, r4, r8, ror #5 │ │ │ │ vtst.8 q10, q1, │ │ │ │ ldrbtmi r1, [r8], #-429 @ 0xfffffe53 │ │ │ │ @ instruction: 0xf77d300c │ │ │ │ ldmdami r7!, {r0, r1, r3, r4, r5, r6, fp, ip, sp, lr, pc}^ │ │ │ │ ldrbtmi r4, [r8], #-1585 @ 0xfffff9cf │ │ │ │ @ instruction: 0xf936f77d │ │ │ │ ldmdami r5!, {r0, r1, r2, r5, r6, r9, sl, sp, lr, pc}^ │ │ │ │ @@ -139476,38 +139476,38 @@ │ │ │ │ mvnne pc, r2, asr #4 │ │ │ │ andcc r4, ip, r8, ror r4 │ │ │ │ @ instruction: 0xff96f77c │ │ │ │ @ instruction: 0x4631481a │ │ │ │ @ instruction: 0xf77d4478 │ │ │ │ str pc, [r2, #2129] @ 0x851 │ │ │ │ ldcl 7, cr15, [ip], {118} @ 0x76 │ │ │ │ - rsbseq fp, r4, r2, lsr #3 │ │ │ │ - rsbseq fp, r4, r6, asr r2 │ │ │ │ + rsbseq fp, r4, sl, lsr #3 │ │ │ │ + rsbseq fp, r4, lr, asr r2 │ │ │ │ + @ instruction: 0x0074b190 │ │ │ │ + rsbseq fp, r4, r4, asr #4 │ │ │ │ + rsbseq fp, r4, r6, ror r1 │ │ │ │ + rsbseq fp, r4, sl, lsr #4 │ │ │ │ + ldrsbteq fp, [r4], #-4 │ │ │ │ rsbseq fp, r4, r8, lsl #3 │ │ │ │ - rsbseq fp, r4, ip, lsr r2 │ │ │ │ + ldrhteq fp, [r4], #-10 │ │ │ │ rsbseq fp, r4, lr, ror #2 │ │ │ │ - rsbseq fp, r4, r2, lsr #4 │ │ │ │ - rsbseq fp, r4, ip, asr #1 │ │ │ │ - rsbseq fp, r4, r0, lsl #3 │ │ │ │ - ldrhteq fp, [r4], #-2 │ │ │ │ - rsbseq fp, r4, r6, ror #2 │ │ │ │ - @ instruction: 0x0074b098 │ │ │ │ - rsbseq ip, r4, sl, ror #8 │ │ │ │ - rsbseq fp, r4, r0, lsl #1 │ │ │ │ - rsbseq fp, r4, r4, lsr r1 │ │ │ │ - rsbseq fp, r4, r6, rrx │ │ │ │ - rsbseq fp, r4, sl, lsl r1 │ │ │ │ - rsbseq fp, r4, r8, asr #32 │ │ │ │ - rsbseq ip, r4, ip, lsr r4 │ │ │ │ - rsbseq fp, r4, lr, lsr #32 │ │ │ │ - rsbseq ip, r4, r2, lsl r3 │ │ │ │ - rsbseq fp, r4, r4, lsl r0 │ │ │ │ - rsbseq ip, r4, r2, asr #13 │ │ │ │ - ldrsbteq sl, [r4], #-248 @ 0xffffff08 │ │ │ │ - rsbseq fp, r4, ip, lsl #1 │ │ │ │ + rsbseq fp, r4, r0, lsr #1 │ │ │ │ + rsbseq ip, r4, r2, ror r4 │ │ │ │ + rsbseq fp, r4, r8, lsl #1 │ │ │ │ + rsbseq fp, r4, ip, lsr r1 │ │ │ │ + rsbseq fp, r4, lr, rrx │ │ │ │ + rsbseq fp, r4, r2, lsr #2 │ │ │ │ + rsbseq fp, r4, r0, asr r0 │ │ │ │ + rsbseq ip, r4, r4, asr #8 │ │ │ │ + rsbseq fp, r4, r6, lsr r0 │ │ │ │ + rsbseq ip, r4, sl, lsl r3 │ │ │ │ + rsbseq fp, r4, ip, lsl r0 │ │ │ │ + rsbseq ip, r4, sl, asr #13 │ │ │ │ + rsbseq sl, r4, r0, ror #31 │ │ │ │ + @ instruction: 0x0074b094 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ bl febf1fe0 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, ip, r8, asr #31 │ │ │ │ stceq 0, cr15, [r1], {79} @ 0x4f │ │ │ │ strls r9, [r0], #-3086 @ 0xfffff3f2 │ │ │ │ strls r9, [r2], #-3087 @ 0xfffff3f1 │ │ │ │ @@ -139602,20 +139602,20 @@ │ │ │ │ ldrbtmi r4, [r8], #-1577 @ 0xfffff9d7 │ │ │ │ @ instruction: 0xff5cf77c │ │ │ │ @ instruction: 0xf776e7aa │ │ │ │ svclt 0x0000ebe8 │ │ │ │ ldrdeq r3, [r0], r6 │ │ │ │ @ instruction: 0x000011b8 │ │ │ │ addeq r3, r0, r8, asr fp │ │ │ │ - rsbseq sl, r4, r6, lsr lr │ │ │ │ - rsbseq sl, r4, sl, ror #29 │ │ │ │ - rsbseq sl, r4, sl, lsl lr │ │ │ │ - rsbseq sl, r4, lr, asr #29 │ │ │ │ - rsbseq sl, r4, lr, ror #27 │ │ │ │ - rsbseq sl, r4, r2, lsr #29 │ │ │ │ + rsbseq sl, r4, lr, lsr lr │ │ │ │ + ldrshteq sl, [r4], #-226 @ 0xffffff1e │ │ │ │ + rsbseq sl, r4, r2, lsr #28 │ │ │ │ + ldrsbteq sl, [r4], #-230 @ 0xffffff1a │ │ │ │ + ldrshteq sl, [r4], #-214 @ 0xffffff2a │ │ │ │ + rsbseq sl, r4, sl, lsr #29 │ │ │ │ ldmvs r8, {r0, r1, r8, fp, sp, lr} │ │ │ │ svclt 0x00004770 │ │ │ │ mvnsmi lr, sp, lsr #18 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e0f8cc │ │ │ │ addlt r6, r2, r3, asr #16 │ │ │ │ @@ -139690,22 +139690,22 @@ │ │ │ │ @ instruction: 0xf06f2160 │ │ │ │ ldrbtmi r0, [r8], #-1031 @ 0xfffffbf9 │ │ │ │ @ instruction: 0xf77c300c │ │ │ │ stmdavs fp!, {r0, r3, r5, r6, r7, r8, sl, fp, ip, sp, lr, pc}^ │ │ │ │ ldmdavs r9, {r0, r3, fp, lr} │ │ │ │ @ instruction: 0xf77c4478 │ │ │ │ ldr pc, [r0, r3, lsr #29] │ │ │ │ + rsbseq sl, r4, r0, ror #26 │ │ │ │ + rsbseq sl, r4, r4, lsl lr │ │ │ │ + rsbseq sl, r4, r0, asr #26 │ │ │ │ + ldrshteq sl, [r4], #-212 @ 0xffffff2c │ │ │ │ + rsbseq sl, r4, r4, lsr #25 │ │ │ │ rsbseq sl, r4, r8, asr sp │ │ │ │ - rsbseq sl, r4, ip, lsl #28 │ │ │ │ - rsbseq sl, r4, r8, lsr sp │ │ │ │ - rsbseq sl, r4, ip, ror #27 │ │ │ │ - @ instruction: 0x0074ac9c │ │ │ │ - rsbseq sl, r4, r0, asr sp │ │ │ │ - rsbseq sl, r4, lr, ror ip │ │ │ │ - @ instruction: 0x0074c398 │ │ │ │ + rsbseq sl, r4, r6, lsl #25 │ │ │ │ + rsbseq ip, r4, r0, lsr #7 │ │ │ │ ldmibvs r8, {r0, r1, r8, fp, sp, lr} │ │ │ │ svclt 0x00004770 │ │ │ │ ldmdavs r8, {r0, r1, r8, fp, sp, lr} │ │ │ │ svclt 0x00004770 │ │ │ │ ldmibvs sl, {r0, r1, r8, fp, sp, lr} │ │ │ │ stmdblt sl, {r3, r4, fp, sp, lr} │ │ │ │ ldrsbteq pc, [r0], #128 @ 0x80 @ │ │ │ │ @@ -139845,29 +139845,29 @@ │ │ │ │ ldrsbne pc, [r4], #131 @ 0x83 @ │ │ │ │ @ instruction: 0xf77c4478 │ │ │ │ @ instruction: 0xf06ffd75 │ │ │ │ strb r0, [r4, -r7, lsl #6] │ │ │ │ ldmib lr!, {r1, r2, r4, r5, r6, r8, r9, sl, ip, sp, lr, pc}^ │ │ │ │ addeq r3, r0, sl, ror #17 │ │ │ │ @ instruction: 0x000011b8 │ │ │ │ - @ instruction: 0x0074ab9c │ │ │ │ - rsbseq sl, r4, r8, lsl lr │ │ │ │ + rsbseq sl, r4, r4, lsr #23 │ │ │ │ + rsbseq sl, r4, r0, lsr #28 │ │ │ │ addeq r3, r0, r2, asr r8 │ │ │ │ + rsbseq sl, r4, r0, asr #22 │ │ │ │ + ldrshteq sl, [r4], #-180 @ 0xffffff4c │ │ │ │ + rsbseq sl, r4, r0, asr #21 │ │ │ │ + rsbseq sl, r4, r4, ror fp │ │ │ │ + rsbseq sl, r4, r2, lsr #21 │ │ │ │ + rsbseq sl, r4, r6, asr fp │ │ │ │ + rsbseq sl, r4, r4, lsl #21 │ │ │ │ rsbseq sl, r4, r8, lsr fp │ │ │ │ - rsbseq sl, r4, ip, ror #23 │ │ │ │ - ldrhteq sl, [r4], #-168 @ 0xffffff58 │ │ │ │ - rsbseq sl, r4, ip, ror #22 │ │ │ │ - @ instruction: 0x0074aa9a │ │ │ │ - rsbseq sl, r4, lr, asr #22 │ │ │ │ - rsbseq sl, r4, ip, ror sl │ │ │ │ - rsbseq sl, r4, r0, lsr fp │ │ │ │ - rsbseq sl, r4, r2, asr #20 │ │ │ │ - ldrshteq sl, [r4], #-166 @ 0xffffff5a │ │ │ │ - rsbseq sl, r4, r6, lsr #20 │ │ │ │ - rsbseq ip, r4, r0, ror r1 │ │ │ │ + rsbseq sl, r4, sl, asr #20 │ │ │ │ + ldrshteq sl, [r4], #-174 @ 0xffffff52 │ │ │ │ + rsbseq sl, r4, lr, lsr #20 │ │ │ │ + rsbseq ip, r4, r8, ror r1 │ │ │ │ ldmdavs r8, {r0, r1, r8, fp, sp, lr}^ │ │ │ │ svclt 0x00004770 │ │ │ │ ldmdavs fp, {r0, r1, r6, fp, sp, lr} │ │ │ │ stmdble r2, {r0, r8, r9, fp, sp} │ │ │ │ ldrmi r2, [r8], -r1, lsl #6 │ │ │ │ strlt r4, [r0, #-1904] @ 0xfffff890 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @@ -139883,16 +139883,16 @@ │ │ │ │ ldrbtmi r4, [r8], #-2054 @ 0xfffff7fa │ │ │ │ @ instruction: 0xf77c300c │ │ │ │ stmdami r5, {r0, r3, r5, r6, sl, fp, ip, sp, lr, pc} │ │ │ │ ldrbtmi r9, [r8], #-2305 @ 0xfffff6ff │ │ │ │ stc2 7, cr15, [r4, #-496]! @ 0xfffffe10 │ │ │ │ ldrmi r9, [r8], -r1, lsl #22 │ │ │ │ stclt 0, cr11, [r0, #-12] │ │ │ │ - rsbseq sl, r4, lr, ror r9 │ │ │ │ - rsbseq sl, r4, r2, lsr sl │ │ │ │ + rsbseq sl, r4, r6, lsl #19 │ │ │ │ + rsbseq sl, r4, sl, lsr sl │ │ │ │ @ instruction: 0x305ef891 │ │ │ │ movweq pc, #32787 @ 0x8013 @ │ │ │ │ ldrlt sp, [r0, #-273]! @ 0xfffffeef │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e8f8cc │ │ │ │ stmdbvs fp, {r0, r2, r3, r4, r9, sl, lr} │ │ │ │ @@ -140313,24 +140313,24 @@ │ │ │ │ @ instruction: 0xf77c4478 │ │ │ │ str pc, [r3], -sp, asr #19 │ │ │ │ ldrtmi r9, [r9], -r0, lsl #20 │ │ │ │ @ instruction: 0xf0994628 │ │ │ │ cdp 5, 8, cr15, cr9, cr3, {3} │ │ │ │ strb r9, [r1], r0, lsl #22 │ │ │ │ ... │ │ │ │ - ldrshteq sl, [r4], #-68 @ 0xffffffbc │ │ │ │ - rsbseq sl, r4, r8, lsr #11 │ │ │ │ - rsbseq sl, r4, lr, lsr #9 │ │ │ │ - rsbseq sl, r4, r2, ror #10 │ │ │ │ - rsbseq sl, r4, r2, ror #7 │ │ │ │ - @ instruction: 0x0074a496 │ │ │ │ - rsbseq sl, r4, lr, lsl #7 │ │ │ │ - rsbseq sl, r4, r2, asr #8 │ │ │ │ - ldrsbteq sl, [r4], #-32 @ 0xffffffe0 │ │ │ │ - rsbseq sl, r4, r4, lsl #7 │ │ │ │ + ldrshteq sl, [r4], #-76 @ 0xffffffb4 │ │ │ │ + ldrhteq sl, [r4], #-80 @ 0xffffffb0 │ │ │ │ + ldrhteq sl, [r4], #-70 @ 0xffffffba │ │ │ │ + rsbseq sl, r4, sl, ror #10 │ │ │ │ + rsbseq sl, r4, sl, ror #7 │ │ │ │ + @ instruction: 0x0074a49e │ │ │ │ + @ instruction: 0x0074a396 │ │ │ │ + rsbseq sl, r4, sl, asr #8 │ │ │ │ + ldrsbteq sl, [r4], #-40 @ 0xffffffd8 │ │ │ │ + rsbseq sl, r4, ip, lsl #7 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ blhi 156f7c │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x0088f8cc │ │ │ │ @ instruction: 0x4699b093 │ │ │ │ ldrtcc pc, [ip], #-2271 @ 0xfffff721 @ │ │ │ │ @@ -140602,28 +140602,28 @@ │ │ │ │ bls 255a78 │ │ │ │ andsvs r2, r3, r5, lsl #6 │ │ │ │ svclt 0x0000e7eb │ │ │ │ andhi pc, r0, pc, lsr #7 │ │ │ │ ... │ │ │ │ @ instruction: 0x000011b8 │ │ │ │ addeq r2, r0, sl, lsr #30 │ │ │ │ - rsbseq sl, r4, r0, asr #2 │ │ │ │ - ldrshteq sl, [r4], #-20 @ 0xffffffec │ │ │ │ - @ instruction: 0x0074a09a │ │ │ │ - rsbseq sl, r4, lr, asr #2 │ │ │ │ + rsbseq sl, r4, r8, asr #2 │ │ │ │ + ldrshteq sl, [r4], #-28 @ 0xffffffe4 │ │ │ │ + rsbseq sl, r4, r2, lsr #1 │ │ │ │ + rsbseq sl, r4, r6, asr r1 │ │ │ │ addeq r2, r0, r0, asr sp │ │ │ │ - rsbseq sl, r4, r2, lsr r0 │ │ │ │ - rsbseq sl, r4, r6, ror #1 │ │ │ │ - ldrshteq r9, [r4], #-244 @ 0xffffff0c │ │ │ │ - rsbseq sl, r4, r8, lsr #1 │ │ │ │ - rsbseq fp, r4, r0, ror r7 │ │ │ │ - rsbseq r9, r4, r2, lsl #29 │ │ │ │ - rsbseq r9, r4, r6, lsr pc │ │ │ │ - rsbseq r9, r4, lr, asr #28 │ │ │ │ - rsbseq r9, r4, r2, lsl #30 │ │ │ │ + rsbseq sl, r4, sl, lsr r0 │ │ │ │ + rsbseq sl, r4, lr, ror #1 │ │ │ │ + ldrshteq r9, [r4], #-252 @ 0xffffff04 │ │ │ │ + ldrhteq sl, [r4], #-0 │ │ │ │ + rsbseq fp, r4, r8, ror r7 │ │ │ │ + rsbseq r9, r4, sl, lsl #29 │ │ │ │ + rsbseq r9, r4, lr, lsr pc │ │ │ │ + rsbseq r9, r4, r6, asr lr │ │ │ │ + rsbseq r9, r4, sl, lsl #30 │ │ │ │ @ instruction: 0xf6414628 │ │ │ │ @ instruction: 0xf0892427 │ │ │ │ blmi fe258814 │ │ │ │ strbmi r2, [r9], -r4, lsl #4 │ │ │ │ strls r4, [r0], #-1147 @ 0xfffffb85 │ │ │ │ mrc2 7, 0, pc, cr6, cr9, {3} │ │ │ │ stmdacs r0, {r4, ip, pc} │ │ │ │ @@ -140753,38 +140753,38 @@ │ │ │ │ @ instruction: 0xf0894628 │ │ │ │ bmi 7d8610 │ │ │ │ @ instruction: 0xf641a910 │ │ │ │ ldrbtmi r2, [sl], #-847 @ 0xfffffcb1 │ │ │ │ mrc2 7, 4, pc, cr8, cr10, {3} │ │ │ │ @ instruction: 0xf775e6b5 │ │ │ │ svclt 0x0000eade │ │ │ │ - rsbseq r9, r4, ip, asr lr │ │ │ │ - rsbseq r9, r4, r0, ror sp │ │ │ │ - rsbseq r9, r4, r4, lsr #28 │ │ │ │ - rsbseq r9, r4, r6, asr sp │ │ │ │ - rsbseq r9, r4, sl, lsl #28 │ │ │ │ - rsbseq r9, r4, sl, lsr sp │ │ │ │ - rsbseq r9, r4, ip, ror #27 │ │ │ │ - rsbseq r9, r4, ip, lsl sp │ │ │ │ - ldrsbteq r9, [r4], #-208 @ 0xffffff30 │ │ │ │ - rsbseq r9, r4, r2, lsl #26 │ │ │ │ - ldrhteq r9, [r4], #-214 @ 0xffffff2a │ │ │ │ - rsbseq r9, r4, ip, lsr #25 │ │ │ │ - rsbseq r9, r4, r0, ror #26 │ │ │ │ - @ instruction: 0x00749c90 │ │ │ │ - rsbseq r9, r4, r4, asr #26 │ │ │ │ - rsbseq r9, r4, r4, lsr ip │ │ │ │ - rsbseq r9, r4, r8, ror #25 │ │ │ │ - rsbseq r9, r4, sl, lsl ip │ │ │ │ - @ instruction: 0x00749c94 │ │ │ │ - ldrhteq r9, [r4], #-206 @ 0xffffff32 │ │ │ │ - ldrshteq r9, [r4], #-184 @ 0xffffff48 │ │ │ │ - rsbseq r9, r4, r2, ror ip │ │ │ │ + rsbseq r9, r4, r4, ror #28 │ │ │ │ + rsbseq r9, r4, r8, ror sp │ │ │ │ + rsbseq r9, r4, ip, lsr #28 │ │ │ │ + rsbseq r9, r4, lr, asr sp │ │ │ │ + rsbseq r9, r4, r2, lsl lr │ │ │ │ + rsbseq r9, r4, r2, asr #26 │ │ │ │ + ldrshteq r9, [r4], #-212 @ 0xffffff2c │ │ │ │ + rsbseq r9, r4, r4, lsr #26 │ │ │ │ + ldrsbteq r9, [r4], #-216 @ 0xffffff28 │ │ │ │ + rsbseq r9, r4, sl, lsl #26 │ │ │ │ + ldrhteq r9, [r4], #-222 @ 0xffffff22 │ │ │ │ + ldrhteq r9, [r4], #-196 @ 0xffffff3c │ │ │ │ + rsbseq r9, r4, r8, ror #26 │ │ │ │ + @ instruction: 0x00749c98 │ │ │ │ + rsbseq r9, r4, ip, asr #26 │ │ │ │ + rsbseq r9, r4, ip, lsr ip │ │ │ │ + ldrshteq r9, [r4], #-192 @ 0xffffff40 │ │ │ │ + rsbseq r9, r4, r2, lsr #24 │ │ │ │ @ instruction: 0x00749c9c │ │ │ │ - rsbseq r9, r4, r6, asr ip │ │ │ │ + rsbseq r9, r4, r6, asr #25 │ │ │ │ + rsbseq r9, r4, r0, lsl #24 │ │ │ │ + rsbseq r9, r4, sl, ror ip │ │ │ │ + rsbseq r9, r4, r4, lsr #25 │ │ │ │ + rsbseq r9, r4, lr, asr ip │ │ │ │ ldrbmi lr, [r0, sp, lsr #18]! │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d0f8cc │ │ │ │ stmdami fp!, {r0, r1, r2, r9, sl, lr} │ │ │ │ blmi b6da68 │ │ │ │ addlt r4, r4, r8, ror r4 │ │ │ │ @@ -140828,16 +140828,16 @@ │ │ │ │ @ instruction: 0xf77b4478 │ │ │ │ blls 11b99c │ │ │ │ @ instruction: 0xf775e7bc │ │ │ │ svclt 0x0000ea4e │ │ │ │ addeq r2, r0, r0, lsr #16 │ │ │ │ @ instruction: 0x000011b8 │ │ │ │ addeq r2, r0, r0, lsl #16 │ │ │ │ - ldrhteq r9, [r4], #-172 @ 0xffffff54 │ │ │ │ - rsbseq r9, r4, r0, ror fp │ │ │ │ + rsbseq r9, r4, r4, asr #21 │ │ │ │ + rsbseq r9, r4, r8, ror fp │ │ │ │ @ instruction: 0x305cf992 │ │ │ │ blle 166eb4 │ │ │ │ @ instruction: 0x305df892 │ │ │ │ strle r0, [r1, #-2011] @ 0xfffff825 │ │ │ │ ldrbmi r2, [r0, -r1]! │ │ │ │ mvnsmi lr, sp, lsr #18 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @@ -140885,17 +140885,17 @@ │ │ │ │ stmdals r5, {r0, r1, r4, r6, r8, sl, fp, ip, sp, lr, pc} │ │ │ │ msrmi (UNDEF: 111), r2 │ │ │ │ stc2 7, cr15, [lr], {123} @ 0x7b │ │ │ │ @ instruction: 0xf04f9804 │ │ │ │ @ instruction: 0xf77b31ff │ │ │ │ @ instruction: 0xf04ffd49 │ │ │ │ @ instruction: 0xe7c130ff │ │ │ │ - @ instruction: 0x00749a96 │ │ │ │ - rsbseq r9, r4, r6, ror #19 │ │ │ │ - @ instruction: 0x00749a94 │ │ │ │ + @ instruction: 0x00749a9e │ │ │ │ + rsbseq r9, r4, lr, ror #19 │ │ │ │ + @ instruction: 0x00749a9c │ │ │ │ mvnsmi lr, #737280 @ 0xb4000 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00a0f8cc │ │ │ │ eorsgt pc, r4, #14614528 @ 0xdf0000 │ │ │ │ blmi fe4085f0 │ │ │ │ @ instruction: 0xf85c44fc │ │ │ │ @@ -141036,26 +141036,26 @@ │ │ │ │ @ instruction: 0xf04ffc25 │ │ │ │ @ instruction: 0xe79433ff │ │ │ │ andhi pc, r0, pc, lsr #7 │ │ │ │ ... │ │ │ │ addeq r2, r0, r4, ror #12 │ │ │ │ @ instruction: 0x000011b8 │ │ │ │ addeq r2, r0, r8, asr #12 │ │ │ │ - rsbseq r9, r4, sl, ror r9 │ │ │ │ - rsbseq r9, r4, r2, asr r8 │ │ │ │ - rsbseq r9, r4, r6, lsl #18 │ │ │ │ - rsbseq r9, r4, r6, lsr r8 │ │ │ │ - rsbseq r9, r4, sl, ror #17 │ │ │ │ - rsbseq r9, r4, lr, ror r8 │ │ │ │ - rsbseq r9, r4, r0, asr #15 │ │ │ │ - rsbseq r9, r4, r4, ror r8 │ │ │ │ - rsbseq r9, r4, r2, lsr #15 │ │ │ │ - rsbseq r9, r4, r6, asr r8 │ │ │ │ - rsbseq r9, r4, r2, lsl #15 │ │ │ │ - rsbseq r9, r4, r4, lsr r8 │ │ │ │ + rsbseq r9, r4, r2, lsl #19 │ │ │ │ + rsbseq r9, r4, sl, asr r8 │ │ │ │ + rsbseq r9, r4, lr, lsl #18 │ │ │ │ + rsbseq r9, r4, lr, lsr r8 │ │ │ │ + ldrshteq r9, [r4], #-130 @ 0xffffff7e │ │ │ │ + rsbseq r9, r4, r6, lsl #17 │ │ │ │ + rsbseq r9, r4, r8, asr #15 │ │ │ │ + rsbseq r9, r4, ip, ror r8 │ │ │ │ + rsbseq r9, r4, sl, lsr #15 │ │ │ │ + rsbseq r9, r4, lr, asr r8 │ │ │ │ + rsbseq r9, r4, sl, lsl #15 │ │ │ │ + rsbseq r9, r4, ip, lsr r8 │ │ │ │ andeq r0, r0, r0 │ │ │ │ ldrbmi r2, [r0, -r1]! │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ blhi 2d7ae0 >::_M_default_append(unsigned int)@@Base+0x54f1c> │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x0098f8cc │ │ │ │ @@ -141159,29 +141159,29 @@ │ │ │ │ @ instruction: 0xf8c92307 │ │ │ │ strb r3, [r1, -r0]! │ │ │ │ mvncs r4, r1, lsl r8 │ │ │ │ ldrbtmi r4, [r8], #-1752 @ 0xfffff928 │ │ │ │ @ instruction: 0xf77b300c │ │ │ │ stmdami pc, {r0, r1, r5, r6, r9, fp, ip, sp, lr, pc} @ │ │ │ │ ldrbtmi r4, [r8], #-1625 @ 0xfffff9a7 │ │ │ │ - blx 85a5c6 │ │ │ │ + blx 85a5c6 │ │ │ │ @ instruction: 0xf774e754 │ │ │ │ svclt 0x0000efaa │ │ │ │ andhi pc, r0, pc, lsr #7 │ │ │ │ ldmibls r9, {r1, r3, r4, r7, r8, fp, ip, pc} │ │ │ │ svccc 0x00c99999 │ │ │ │ ldrdeq r2, [r0], r4 │ │ │ │ @ instruction: 0x000011b8 │ │ │ │ - @ instruction: 0x0074ae92 │ │ │ │ - rsbseq r9, r4, sl, ror r7 │ │ │ │ + @ instruction: 0x0074ae9a │ │ │ │ + rsbseq r9, r4, r2, lsl #15 │ │ │ │ addeq r2, r0, r8, lsl #7 │ │ │ │ - rsbseq sl, r4, lr, lsl lr │ │ │ │ - rsbseq r9, r4, r6, lsl #14 │ │ │ │ - rsbseq sl, r4, lr, lsr sp │ │ │ │ - rsbseq r9, r4, r6, lsr #12 │ │ │ │ + rsbseq sl, r4, r6, lsr #28 │ │ │ │ + rsbseq r9, r4, lr, lsl #14 │ │ │ │ + rsbseq sl, r4, r6, asr #26 │ │ │ │ + rsbseq r9, r4, lr, lsr #12 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ blhi 257cd0 │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x0060f8cc │ │ │ │ @ instruction: 0x4692b099 │ │ │ │ @ instruction: 0x461e4a90 │ │ │ │ @@ -141328,22 +141328,22 @@ │ │ │ │ usada8 r2, ip, r0, r8 │ │ │ │ mcr 7, 3, pc, cr6, cr4, {3} @ │ │ │ │ @ instruction: 0xffffffff │ │ │ │ @ instruction: 0xffefffff │ │ │ │ ldrdeq r2, [r0], r2 @ │ │ │ │ @ instruction: 0x000011b8 │ │ │ │ addeq r2, r0, r6, lsr #1 │ │ │ │ - rsbseq sl, r4, ip, lsr fp │ │ │ │ - rsbseq r9, r4, r4, lsr #8 │ │ │ │ - rsbseq sl, r4, r2, lsr #22 │ │ │ │ - rsbseq r9, r4, sl, lsl #8 │ │ │ │ - ldrsbteq sl, [r4], #-168 @ 0xffffff58 │ │ │ │ - rsbseq r9, r4, r0, asr #7 │ │ │ │ - ldrhteq sl, [r4], #-172 @ 0xffffff54 │ │ │ │ - rsbseq r9, r4, r4, lsr #7 │ │ │ │ + rsbseq sl, r4, r4, asr #22 │ │ │ │ + rsbseq r9, r4, ip, lsr #8 │ │ │ │ + rsbseq sl, r4, sl, lsr #22 │ │ │ │ + rsbseq r9, r4, r2, lsl r4 │ │ │ │ + rsbseq sl, r4, r0, ror #21 │ │ │ │ + rsbseq r9, r4, r8, asr #7 │ │ │ │ + rsbseq sl, r4, r4, asr #21 │ │ │ │ + rsbseq r9, r4, ip, lsr #7 │ │ │ │ ldrbmi lr, [r0, sp, lsr #18]! │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ blhi 1d7f58 │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x0090f8cc │ │ │ │ addslt r4, r0, r4, asr #25 │ │ │ │ andcs r4, r4, #196, 18 @ 0x310000 │ │ │ │ @@ -141447,15 +141447,15 @@ │ │ │ │ @ instruction: 0x46338094 │ │ │ │ strtmi r4, [r0], -r9, lsr #12 │ │ │ │ pldw [r6], #152 @ 0x98 │ │ │ │ @ instruction: 0xf060980a │ │ │ │ strmi pc, [r6], -r3, lsl #14 │ │ │ │ @ instruction: 0xf0402800 │ │ │ │ movwcs r8, #20609 @ 0x5081 │ │ │ │ - blls 874d44 │ │ │ │ + blls 874d44 │ │ │ │ @ instruction: 0xf0402b00 │ │ │ │ strtmi r8, [r0], -sl, lsl #1 │ │ │ │ vaddl.u32 , d26, d8 │ │ │ │ @ instruction: 0xf05fa90a │ │ │ │ @ instruction: 0xe72ef4f9 │ │ │ │ blcs c38ec │ │ │ │ @ instruction: 0x461dd13c │ │ │ │ @@ -141541,26 +141541,26 @@ │ │ │ │ @ instruction: 0x46314811 │ │ │ │ @ instruction: 0xf77b4478 │ │ │ │ str pc, [sl, sp, lsr #16] │ │ │ │ ldc 7, cr15, [r8], #464 @ 0x1d0 │ │ │ │ addeq r1, r0, ip, asr pc │ │ │ │ @ instruction: 0x000011b8 │ │ │ │ addeq r1, r0, r0, asr #30 │ │ │ │ - rsbseq sl, r4, sl, ror #19 │ │ │ │ - ldrsbteq r9, [r4], #-34 @ 0xffffffde │ │ │ │ - rsbseq sl, r4, r6, asr #19 │ │ │ │ - rsbseq sl, r4, r4, asr #16 │ │ │ │ - rsbseq r9, r4, ip, lsr #2 │ │ │ │ - rsbseq sl, r4, ip, lsr #16 │ │ │ │ - rsbseq r9, r4, r4, lsl r1 │ │ │ │ - rsbseq sl, r4, lr, lsr #16 │ │ │ │ - ldrsbteq sl, [r4], #-126 @ 0xffffff82 │ │ │ │ - rsbseq pc, r7, r8, ror #23 │ │ │ │ - rsbseq sl, r4, ip, asr r7 │ │ │ │ - rsbseq r9, r4, r4, asr #32 │ │ │ │ + ldrshteq sl, [r4], #-146 @ 0xffffff6e │ │ │ │ + ldrsbteq r9, [r4], #-42 @ 0xffffffd6 │ │ │ │ + rsbseq sl, r4, lr, asr #19 │ │ │ │ + rsbseq sl, r4, ip, asr #16 │ │ │ │ + rsbseq r9, r4, r4, lsr r1 │ │ │ │ + rsbseq sl, r4, r4, lsr r8 │ │ │ │ + rsbseq r9, r4, ip, lsl r1 │ │ │ │ + rsbseq sl, r4, r6, lsr r8 │ │ │ │ + rsbseq sl, r4, r6, ror #15 │ │ │ │ + ldrshteq pc, [r7], #-176 @ 0xffffff50 @ │ │ │ │ + rsbseq sl, r4, r4, ror #14 │ │ │ │ + rsbseq r9, r4, ip, asr #32 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ bl febf4004 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strdlt r0, [r2], r0 @ │ │ │ │ strmi r2, [r4], -r1, lsl #6 │ │ │ │ andsvs r9, r3, r6, lsl #20 │ │ │ │ pldw [r2, #-133] @ 0xffffff7b │ │ │ │ @@ -141596,18 +141596,18 @@ │ │ │ │ movwcs r6, #4115 @ 0x1013 │ │ │ │ andlt r4, r2, r8, lsl r6 │ │ │ │ @ instruction: 0x4620bd10 │ │ │ │ vshr.u8 , , #4 │ │ │ │ rscsle r2, r3, r0, lsl #16 │ │ │ │ movwcs r9, #23046 @ 0x5a06 │ │ │ │ @ instruction: 0xe7f26013 │ │ │ │ - ldrsbteq sl, [r4], #-102 @ 0xffffff9a │ │ │ │ - ldrhteq r8, [r4], #-254 @ 0xffffff02 │ │ │ │ - @ instruction: 0x0074a69a │ │ │ │ - rsbseq r8, r4, r2, lsl #31 │ │ │ │ + ldrsbteq sl, [r4], #-110 @ 0xffffff92 │ │ │ │ + rsbseq r8, r4, r6, asr #31 │ │ │ │ + rsbseq sl, r4, r2, lsr #13 │ │ │ │ + rsbseq r8, r4, sl, lsl #31 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl febf40c0 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, ip, r0, asr #31 │ │ │ │ mcrrmi 9, 4, r4, r3, cr2 @ │ │ │ │ ldrbtmi r2, [r9], #-1280 @ 0xfffffb00 │ │ │ │ tstls r7, r2, asr #20 │ │ │ │ @@ -141676,28 +141676,28 @@ │ │ │ │ str pc, [ip, r3, lsr #30]! │ │ │ │ bl fec5ada4 │ │ │ │ @ instruction: 0xfffff74b │ │ │ │ addeq r1, r0, r6, lsr fp │ │ │ │ @ instruction: 0xfffffbb5 │ │ │ │ @ instruction: 0xffffff15 │ │ │ │ @ instruction: 0x000011b8 │ │ │ │ - @ instruction: 0x0074a696 │ │ │ │ - rsbseq sl, r4, r2, lsr #13 │ │ │ │ - rsbseq sl, r4, ip, ror #11 │ │ │ │ - ldrsbteq r8, [r4], #-228 @ 0xffffff1c │ │ │ │ + @ instruction: 0x0074a69e │ │ │ │ + rsbseq sl, r4, sl, lsr #13 │ │ │ │ + ldrshteq sl, [r4], #-84 @ 0xffffffac │ │ │ │ + ldrsbteq r8, [r4], #-236 @ 0xffffff14 │ │ │ │ addeq r1, r0, r2, ror #21 │ │ │ │ andeq r0, r0, sp, asr #1 │ │ │ │ - rsbseq sl, r4, r0, lsr #11 │ │ │ │ - rsbseq r8, r4, r8, lsl #29 │ │ │ │ + rsbseq sl, r4, r8, lsr #11 │ │ │ │ + @ instruction: 0x00748e90 │ │ │ │ @ instruction: 0xfffff88f │ │ │ │ - rsbseq sl, r4, r4, ror r5 │ │ │ │ - rsbseq r8, r4, ip, asr lr │ │ │ │ + rsbseq sl, r4, ip, ror r5 │ │ │ │ + rsbseq r8, r4, r4, ror #28 │ │ │ │ @ instruction: 0xfffff673 │ │ │ │ - rsbseq sl, r4, r8, asr #10 │ │ │ │ - rsbseq r8, r4, r0, lsr lr │ │ │ │ + rsbseq sl, r4, r0, asr r5 │ │ │ │ + rsbseq r8, r4, r8, lsr lr │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ bl febf4228 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ssub8mi r0, r4, r0 │ │ │ │ @ instruction: 0xf7ffb082 │ │ │ │ stmdacs r1, {r0, r6, r8, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ svclt 0x00084603 │ │ │ │ @@ -141708,16 +141708,16 @@ │ │ │ │ andcc r4, ip, r8, ror r4 │ │ │ │ mcr2 7, 1, pc, cr0, cr10, {3} @ │ │ │ │ stmdbls r1, {r0, r2, fp, lr} │ │ │ │ @ instruction: 0xf77a4478 │ │ │ │ blls 11cbcc │ │ │ │ andlt r4, r2, r8, lsl r6 │ │ │ │ svclt 0x0000bd10 │ │ │ │ - ldrhteq sl, [r4], #-72 @ 0xffffffb8 │ │ │ │ - rsbseq r8, r4, r0, lsr #27 │ │ │ │ + rsbseq sl, r4, r0, asr #9 │ │ │ │ + rsbseq r8, r4, r8, lsr #27 │ │ │ │ andeq r0, r0, r0 │ │ │ │ ldrbmi r4, [r0, -r8, lsl #12]! │ │ │ │ ldmdbvs r4, {r4, r5, r6, r7, r8, sl, ip, sp, pc} │ │ │ │ stmibvs r3!, {r0, r2, r3, r8, fp, sp, lr}^ │ │ │ │ addsmi r6, sl, #3833856 @ 0x3a8000 │ │ │ │ cdpne 1, 5, cr13, cr3, cr1, {1} │ │ │ │ stmdavs r9!, {r0, r5, sl, ip, lr, pc} │ │ │ │ @@ -141786,19 +141786,19 @@ │ │ │ │ stmdami r9, {r3, r6, r7, r8, r9, sl, sp, lr, pc} │ │ │ │ tstpvc r4, r0, asr #4 @ p-variant is OBSOLETE │ │ │ │ andcc r4, ip, r8, ror r4 │ │ │ │ stc2 7, cr15, [r0, #488] @ 0x1e8 │ │ │ │ strtmi r4, [r1], -r6, lsl #16 │ │ │ │ @ instruction: 0xf77a4478 │ │ │ │ @ instruction: 0xe7effe3b │ │ │ │ - rsbseq sl, r4, r6, lsl #9 │ │ │ │ - rsbseq sl, r4, r2, ror #8 │ │ │ │ - rsbseq r8, r4, lr, ror ip │ │ │ │ - rsbseq sl, r4, r4, asr #8 │ │ │ │ - rsbseq r8, r4, r0, ror #24 │ │ │ │ + rsbseq sl, r4, lr, lsl #9 │ │ │ │ + rsbseq sl, r4, sl, ror #8 │ │ │ │ + rsbseq r8, r4, r6, lsl #25 │ │ │ │ + rsbseq sl, r4, ip, asr #8 │ │ │ │ + rsbseq r8, r4, r8, ror #24 │ │ │ │ mvnsmi lr, sp, lsr #18 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d8f8cc │ │ │ │ addlt r6, r4, lr, lsl #18 │ │ │ │ ldrmi r2, [r4], -r0, lsl #6 │ │ │ │ andsvs r4, r3, r5, lsl #12 │ │ │ │ @@ -141888,26 +141888,26 @@ │ │ │ │ ldmdami r0, {r2, r3, r5, r7, r8, r9, sl, sp, lr, pc} │ │ │ │ cmnpcc sl, r0, asr #4 @ p-variant is OBSOLETE │ │ │ │ andcc r4, ip, r8, ror r4 │ │ │ │ ldc2 7, cr15, [r4], #488 @ 0x1e8 │ │ │ │ strbmi r4, [r1], -sp, lsl #16 │ │ │ │ @ instruction: 0xf77a4478 │ │ │ │ ldr pc, [pc, pc, ror #26] │ │ │ │ - rsbseq sl, r4, lr, asr #7 │ │ │ │ - rsbseq r8, r4, sl, ror #23 │ │ │ │ - rsbseq sl, r4, sl, ror #6 │ │ │ │ - rsbseq r8, r4, r6, lsl #23 │ │ │ │ - rsbseq sl, r4, r2, asr r3 │ │ │ │ - rsbseq r8, r4, lr, ror #22 │ │ │ │ - ldrshteq sl, [r4], #-36 @ 0xffffffdc │ │ │ │ - rsbseq r8, r4, r0, lsl fp │ │ │ │ - rsbseq sl, r4, r6, asr #5 │ │ │ │ - rsbseq r8, r4, r2, ror #21 │ │ │ │ - rsbseq sl, r4, ip, lsr #5 │ │ │ │ - rsbseq r8, r4, r8, asr #21 │ │ │ │ + ldrsbteq sl, [r4], #-54 @ 0xffffffca │ │ │ │ + ldrshteq r8, [r4], #-178 @ 0xffffff4e │ │ │ │ + rsbseq sl, r4, r2, ror r3 │ │ │ │ + rsbseq r8, r4, lr, lsl #23 │ │ │ │ + rsbseq sl, r4, sl, asr r3 │ │ │ │ + rsbseq r8, r4, r6, ror fp │ │ │ │ + ldrshteq sl, [r4], #-44 @ 0xffffffd4 │ │ │ │ + rsbseq r8, r4, r8, lsl fp │ │ │ │ + rsbseq sl, r4, lr, asr #5 │ │ │ │ + rsbseq r8, r4, sl, ror #21 │ │ │ │ + ldrhteq sl, [r4], #-36 @ 0xffffffdc │ │ │ │ + ldrsbteq r8, [r4], #-160 @ 0xffffff60 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00a0f8cc │ │ │ │ ldrmi fp, [r5], -pc, lsl #1 │ │ │ │ strmi r4, [sl], sl, lsr #21 │ │ │ │ @ instruction: 0xf6404caa │ │ │ │ @@ -142077,27 +142077,27 @@ │ │ │ │ @ instruction: 0xf00f447a │ │ │ │ stmdbls r3, {r0, r1, r2, r3, r4, r5, r6, r7, r8, ip, sp, lr, pc} │ │ │ │ ldrtmi r9, [sl], -fp, lsl #16 │ │ │ │ vqadd.s8 d31, d6, d7 │ │ │ │ @ instruction: 0xf774e75b │ │ │ │ svclt 0x0000e886 │ │ │ │ addeq r1, r0, r8, lsl #13 │ │ │ │ - rsbseq sl, r4, r8, lsr #4 │ │ │ │ + rsbseq sl, r4, r0, lsr r2 │ │ │ │ @ instruction: 0x000011b8 │ │ │ │ - ldrsbteq sl, [r4], #-4 │ │ │ │ + ldrsbteq sl, [r4], #-12 │ │ │ │ addeq r1, r0, r2, ror #9 │ │ │ │ andeq r1, r0, pc, ror #17 │ │ │ │ - rsbseq sl, r4, r8, rrx │ │ │ │ - rsbseq r8, r4, r2, lsl #17 │ │ │ │ - rsbseq sl, r4, sl, asr #32 │ │ │ │ - rsbseq r8, r4, r4, ror #16 │ │ │ │ - rsbseq sl, r4, r0, lsr r0 │ │ │ │ - rsbseq r8, r4, sl, asr #16 │ │ │ │ - rsbseq sl, r4, r6, lsl r0 │ │ │ │ - rsbseq r8, r4, r0, lsr r8 │ │ │ │ + rsbseq sl, r4, r0, ror r0 │ │ │ │ + rsbseq r8, r4, sl, lsl #17 │ │ │ │ + rsbseq sl, r4, r2, asr r0 │ │ │ │ + rsbseq r8, r4, ip, ror #16 │ │ │ │ + rsbseq sl, r4, r8, lsr r0 │ │ │ │ + rsbseq r8, r4, r2, asr r8 │ │ │ │ + rsbseq sl, r4, lr, lsl r0 │ │ │ │ + rsbseq r8, r4, r8, lsr r8 │ │ │ │ andeq r1, r0, fp, asr #16 │ │ │ │ andeq r1, r0, r9, lsr #16 │ │ │ │ mvnsmi lr, sp, lsr #18 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ blhi 258b28 │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00c8f8cc │ │ │ │ @@ -142224,22 +142224,22 @@ │ │ │ │ bmi 45b64c │ │ │ │ strtmi r2, [r8], -r0, lsl #2 │ │ │ │ stc 4, cr4, [sp, #488] @ 0x1e8 │ │ │ │ @ instruction: 0xf0879b00 │ │ │ │ @ instruction: 0xe711f773 │ │ │ │ andhi pc, r0, pc, lsr #7 │ │ │ │ ... │ │ │ │ - rsbseq r9, r4, lr, lsr lr │ │ │ │ - rsbseq r8, r4, sl, asr r6 │ │ │ │ - ldrsbteq r9, [r4], #-212 @ 0xffffff2c │ │ │ │ - ldrshteq r8, [r4], #-80 @ 0xffffffb0 │ │ │ │ - @ instruction: 0x00749d92 │ │ │ │ - rsbseq r8, r4, lr, lsr #11 │ │ │ │ - rsbseq r7, r7, ip, lsr #26 │ │ │ │ - rsbseq r9, r4, r8, lsl #27 │ │ │ │ + rsbseq r9, r4, r6, asr #28 │ │ │ │ + rsbseq r8, r4, r2, ror #12 │ │ │ │ + ldrsbteq r9, [r4], #-220 @ 0xffffff24 │ │ │ │ + ldrshteq r8, [r4], #-88 @ 0xffffffa8 │ │ │ │ + @ instruction: 0x00749d9a │ │ │ │ + ldrhteq r8, [r4], #-86 @ 0xffffffaa │ │ │ │ + rsbseq r7, r7, r4, lsr sp │ │ │ │ + @ instruction: 0x00749d90 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00b0f8cc │ │ │ │ @ instruction: 0x46074c75 │ │ │ │ addlt r4, fp, r5, ror r8 │ │ │ │ mrcls 4, 0, r4, cr4, cr12, {3} │ │ │ │ @@ -142357,22 +142357,22 @@ │ │ │ │ blle fe32e4d0 │ │ │ │ @ instruction: 0xd1ab2b00 │ │ │ │ @ instruction: 0xf773e7ad │ │ │ │ svclt 0x0000ee58 │ │ │ │ addeq r1, r0, ip, asr r1 │ │ │ │ @ instruction: 0x000011b8 │ │ │ │ addeq r1, r0, r0, lsr r0 │ │ │ │ - ldrsbteq r9, [r4], #-176 @ 0xffffff50 │ │ │ │ - rsbseq r8, r4, ip, ror #7 │ │ │ │ - ldrhteq r9, [r4], #-178 @ 0xffffff4e │ │ │ │ - rsbseq r8, r4, lr, asr #7 │ │ │ │ - @ instruction: 0x00749b94 │ │ │ │ - ldrhteq r8, [r4], #-48 @ 0xffffffd0 │ │ │ │ - rsbseq r9, r4, r6, ror fp │ │ │ │ - @ instruction: 0x00748392 │ │ │ │ + ldrsbteq r9, [r4], #-184 @ 0xffffff48 │ │ │ │ + ldrshteq r8, [r4], #-52 @ 0xffffffcc │ │ │ │ + ldrhteq r9, [r4], #-186 @ 0xffffff46 │ │ │ │ + ldrsbteq r8, [r4], #-54 @ 0xffffffca │ │ │ │ + @ instruction: 0x00749b9c │ │ │ │ + ldrhteq r8, [r4], #-56 @ 0xffffffc8 │ │ │ │ + rsbseq r9, r4, lr, ror fp │ │ │ │ + @ instruction: 0x0074839a │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ bl febf4cb8 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r6, r0, ror #31 │ │ │ │ @ instruction: 0x461a4694 │ │ │ │ blls 304af4 >::_M_default_append(unsigned int)@@Base+0x81f30> │ │ │ │ smlabtcc r0, sp, r9, lr │ │ │ │ @@ -142386,16 +142386,16 @@ │ │ │ │ ldrbtmi r4, [r8], #-2054 @ 0xfffff7fa │ │ │ │ @ instruction: 0xf77a300c │ │ │ │ stmdami r5, {r0, r4, r6, r7, fp, ip, sp, lr, pc} │ │ │ │ ldrbtmi r9, [r8], #-2309 @ 0xfffff6fb │ │ │ │ @ instruction: 0xf98cf77a │ │ │ │ ldrmi r9, [r8], -r5, lsl #22 │ │ │ │ ldclt 0, cr11, [r0, #-24] @ 0xffffffe8 │ │ │ │ - rsbseq r9, r4, r6, ror #21 │ │ │ │ - rsbseq r8, r4, r2, lsl #6 │ │ │ │ + rsbseq r9, r4, lr, ror #21 │ │ │ │ + rsbseq r8, r4, sl, lsl #6 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ bl febf4d14 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r6, r0, ror #31 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ strls r9, [r0], #-3080 @ 0xfffff3f8 │ │ │ │ strls r9, [r2], #-3082 @ 0xfffff3f6 │ │ │ │ @@ -142409,16 +142409,16 @@ │ │ │ │ andcc r4, ip, r8, ror r4 │ │ │ │ @ instruction: 0xf8a4f77a │ │ │ │ stmdbls r5, {r0, r2, fp, lr} │ │ │ │ @ instruction: 0xf77a4478 │ │ │ │ blls 21c0d4 │ │ │ │ andlt r4, r6, r8, lsl r6 │ │ │ │ svclt 0x0000bd10 │ │ │ │ - rsbseq r9, r4, ip, lsl #21 │ │ │ │ - rsbseq r8, r4, r8, lsr #5 │ │ │ │ + @ instruction: 0x00749a94 │ │ │ │ + ldrhteq r8, [r4], #-32 @ 0xffffffe0 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00c0f8cc │ │ │ │ addlt r4, r7, ip, lsr #24 │ │ │ │ strmi r4, [r3], ip, lsr #18 │ │ │ │ andcs r4, r4, ip, ror r4 │ │ │ │ @@ -142462,16 +142462,16 @@ │ │ │ │ andeq pc, r0, #79 @ 0x4f │ │ │ │ ldrmi sp, [r8], -r3, lsl #2 │ │ │ │ pop {r0, r1, r2, ip, sp, pc} │ │ │ │ @ instruction: 0xf7738ff0 │ │ │ │ svclt 0x0000ed84 │ │ │ │ umulleq r0, r0, r0, lr @ │ │ │ │ @ instruction: 0x000011b8 │ │ │ │ - ldrsbteq r9, [r4], #-158 @ 0xffffff62 │ │ │ │ - ldrshteq r8, [r4], #-26 @ 0xffffffe6 │ │ │ │ + rsbseq r9, r4, r6, ror #19 │ │ │ │ + rsbseq r8, r4, r2, lsl #4 │ │ │ │ addeq r0, r0, r2, lsl #28 │ │ │ │ ldrbmi lr, [r0, sp, lsr #18]! │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00c8f8cc │ │ │ │ addlt r4, r6, r4, lsr #24 │ │ │ │ @ instruction: 0x1e1e4924 │ │ │ │ @@ -142508,16 +142508,16 @@ │ │ │ │ movwcs r2, #4612 @ 0x1204 │ │ │ │ andcs pc, r0, sl, asr #17 │ │ │ │ andcs lr, r5, #236, 14 @ 0x3b00000 │ │ │ │ @ instruction: 0xf773e7f9 │ │ │ │ svclt 0x0000ed28 │ │ │ │ @ instruction: 0x00800db8 │ │ │ │ @ instruction: 0x000011b8 │ │ │ │ - rsbseq r9, r4, r0, lsr r9 │ │ │ │ - rsbseq r8, r4, ip, asr #2 │ │ │ │ + rsbseq r9, r4, r8, lsr r9 │ │ │ │ + rsbseq r8, r4, r4, asr r1 │ │ │ │ addeq r0, r0, r8, asr sp │ │ │ │ mvnsmi lr, #737280 @ 0xb4000 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ blhi 1591b8 │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d0f8cc │ │ │ │ ldmdbvs r5, {r0, r1, r7, ip, sp, pc} │ │ │ │ @@ -142606,18 +142606,18 @@ │ │ │ │ ldrbtmi r4, [r8], #-2056 @ 0xfffff7f8 │ │ │ │ @ instruction: 0xf779300c │ │ │ │ stmdami r7, {r0, r3, r4, r8, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ ldrbtmi r9, [r8], #-2305 @ 0xfffff6ff │ │ │ │ @ instruction: 0xffd4f779 │ │ │ │ ldrb r9, [r8, -r1, lsl #22]! │ │ │ │ str r2, [ip, r0, lsl #2] │ │ │ │ - @ instruction: 0x00749794 │ │ │ │ - ldrhteq r7, [r4], #-240 @ 0xffffff10 │ │ │ │ - rsbseq r9, r4, r6, ror r7 │ │ │ │ - @ instruction: 0x00747f92 │ │ │ │ + @ instruction: 0x0074979c │ │ │ │ + ldrhteq r7, [r4], #-248 @ 0xffffff08 │ │ │ │ + rsbseq r9, r4, lr, ror r7 │ │ │ │ + @ instruction: 0x00747f9a │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl febf508c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0x46140fd8 │ │ │ │ @ instruction: 0x2098f8d1 │ │ │ │ strmi fp, [sp], -r6, lsl #1 │ │ │ │ orrlt r4, sl, r6, lsl #12 │ │ │ │ @@ -142705,18 +142705,18 @@ │ │ │ │ @ instruction: 0x3050f894 │ │ │ │ @ instruction: 0xf0434630 │ │ │ │ @ instruction: 0xf8840380 │ │ │ │ @ instruction: 0xf0bb3050 │ │ │ │ rscvs pc, r0, #-1073741809 @ 0xc000000f │ │ │ │ blcs d7d7c │ │ │ │ strb sp, [r7, -r3, lsl #1]! │ │ │ │ - rsbseq r9, r4, r4, lsl #13 │ │ │ │ - rsbseq r7, r4, r0, lsr #29 │ │ │ │ - rsbseq r9, r4, r6, lsl #12 │ │ │ │ - rsbseq r7, r4, r2, lsr #28 │ │ │ │ + rsbseq r9, r4, ip, lsl #13 │ │ │ │ + rsbseq r7, r4, r8, lsr #29 │ │ │ │ + rsbseq r9, r4, lr, lsl #12 │ │ │ │ + rsbseq r7, r4, sl, lsr #28 │ │ │ │ ldrbmi lr, [r0, sp, lsr #18]! │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d8f8cc │ │ │ │ @ instruction: 0x46986916 │ │ │ │ strmi fp, [r7], -r2, lsl #1 │ │ │ │ blcs b87f8 │ │ │ │ @@ -142752,19 +142752,19 @@ │ │ │ │ ldmib r6, {r3, r4, r5, r9, sl, lr}^ │ │ │ │ stmib sp, {r1, r2, r3, r8, sl, lr}^ │ │ │ │ ldrbtmi r4, [sl], #-1280 @ 0xfffffb00 │ │ │ │ strcs r4, [r1, #-1601] @ 0xfffff9bf │ │ │ │ vhadd.u16 d31, d16, d7 │ │ │ │ andlt r4, r2, r8, lsr #12 │ │ │ │ @ instruction: 0x87f0e8bd │ │ │ │ - rsbseq r9, r4, r4, ror #11 │ │ │ │ - rsbseq r5, r9, sl, ror #12 │ │ │ │ - rsbseq r9, r4, ip, asr #10 │ │ │ │ - rsbseq r7, r4, r8, ror #26 │ │ │ │ - rsbseq r9, r4, sl, ror r5 │ │ │ │ + rsbseq r9, r4, ip, ror #11 │ │ │ │ + rsbseq r5, r9, r2, ror r6 │ │ │ │ + rsbseq r9, r4, r4, asr r5 │ │ │ │ + rsbseq r7, r4, r0, ror sp │ │ │ │ + rsbseq r9, r4, r2, lsl #11 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ blhi 159590 │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x0088f8cc │ │ │ │ ldrmi r4, [sp], -pc, lsl #25 │ │ │ │ addslt r4, r3, pc, lsl #23 │ │ │ │ @@ -142908,23 +142908,23 @@ │ │ │ │ stmdami lr, {r0, r6, r7, sl, fp, ip, sp, lr, pc} │ │ │ │ ldrbtmi r9, [r8], #-2308 @ 0xfffff6fc │ │ │ │ ldc2l 7, cr15, [ip, #-484]! @ 0xfffffe1c │ │ │ │ ldr r9, [r2, r4, lsl #20]! │ │ │ │ b 25c0f0 │ │ │ │ addeq r0, r0, r4, lsr #18 │ │ │ │ @ instruction: 0x000011b8 │ │ │ │ - rsbseq r9, r4, r4, lsr #8 │ │ │ │ + rsbseq r9, r4, ip, lsr #8 │ │ │ │ addeq r0, r0, r6, lsl #15 │ │ │ │ - rsbseq r9, r4, r8, lsl r3 │ │ │ │ - rsbseq r7, r4, r4, lsr fp │ │ │ │ - ldrsbteq r9, [r4], #-40 @ 0xffffffd8 │ │ │ │ - rsbseq r9, r4, r8, ror #5 │ │ │ │ - rsbseq r7, r4, r2, lsl #22 │ │ │ │ - rsbseq r9, r4, r6, asr #5 │ │ │ │ - rsbseq r7, r4, r2, ror #21 │ │ │ │ + rsbseq r9, r4, r0, lsr #6 │ │ │ │ + rsbseq r7, r4, ip, lsr fp │ │ │ │ + rsbseq r9, r4, r0, ror #5 │ │ │ │ + ldrshteq r9, [r4], #-32 @ 0xffffffe0 │ │ │ │ + rsbseq r7, r4, sl, lsl #22 │ │ │ │ + rsbseq r9, r4, lr, asr #5 │ │ │ │ + rsbseq r7, r4, sl, ror #21 │ │ │ │ ldrbmi lr, [r0, sp, lsr #18]! │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x0098f8cc │ │ │ │ stcmi 6, cr4, [r3], {13} │ │ │ │ ldrmi r4, [r8], r3, lsl #19 │ │ │ │ addslt r4, r2, ip, ror r4 │ │ │ │ @@ -143055,28 +143055,28 @@ │ │ │ │ blx fe75c346 │ │ │ │ @ instruction: 0x46214812 │ │ │ │ @ instruction: 0xf7794478 │ │ │ │ @ instruction: 0xe72ffc55 │ │ │ │ stmia r0!, {r0, r1, r4, r5, r6, r8, r9, sl, ip, sp, lr, pc}^ │ │ │ │ addeq r0, r0, r8, lsr #13 │ │ │ │ @ instruction: 0x000011b8 │ │ │ │ - rsbseq r9, r4, r8, lsr #4 │ │ │ │ - rsbseq r9, r4, r6, lsl r2 │ │ │ │ - rsbseq r7, r4, r2, lsr sl │ │ │ │ + rsbseq r9, r4, r0, lsr r2 │ │ │ │ + rsbseq r9, r4, lr, lsl r2 │ │ │ │ + rsbseq r7, r4, sl, lsr sl │ │ │ │ addeq r0, r0, r0, asr #12 │ │ │ │ - rsbseq r9, r4, r4, lsl #3 │ │ │ │ - rsbseq r7, r4, r0, lsr #19 │ │ │ │ - ldrsbteq r9, [r4], #-14 │ │ │ │ - ldrshteq r7, [r4], #-138 @ 0xffffff76 │ │ │ │ - rsbseq r9, r4, lr, lsr #1 │ │ │ │ - rsbseq r7, r4, r8, asr #17 │ │ │ │ - @ instruction: 0x00749092 │ │ │ │ - rsbseq r7, r4, lr, lsr #17 │ │ │ │ - rsbseq r9, r4, r8, ror r0 │ │ │ │ - @ instruction: 0x00747894 │ │ │ │ + rsbseq r9, r4, ip, lsl #3 │ │ │ │ + rsbseq r7, r4, r8, lsr #19 │ │ │ │ + rsbseq r9, r4, r6, ror #1 │ │ │ │ + rsbseq r7, r4, r2, lsl #18 │ │ │ │ + ldrhteq r9, [r4], #-6 │ │ │ │ + ldrsbteq r7, [r4], #-128 @ 0xffffff80 │ │ │ │ + @ instruction: 0x0074909a │ │ │ │ + ldrhteq r7, [r4], #-134 @ 0xffffff7a │ │ │ │ + rsbseq r9, r4, r0, lsl #1 │ │ │ │ + @ instruction: 0x0074789c │ │ │ │ mvnsmi lr, sp, lsr #18 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e0f8cc │ │ │ │ strmi fp, [r5], -r2, lsl #1 │ │ │ │ svcmi 0x007f4608 │ │ │ │ mrc2 3, 4, pc, cr14, cr5, {2} │ │ │ │ @@ -143202,31 +143202,31 @@ │ │ │ │ ldmdami r5, {r2, r3, r5, r7, r8, r9, sl, sp, lr, pc} │ │ │ │ ldrbtmi r4, [r8], #-1577 @ 0xfffff9d7 │ │ │ │ @ instruction: 0xf779300c │ │ │ │ ldmdami r3, {r0, r1, r2, r3, r5, r6, r9, fp, ip, sp, lr, pc} │ │ │ │ mvnscc pc, pc, asr #32 │ │ │ │ @ instruction: 0xf7794478 │ │ │ │ ldr pc, [pc, r9, lsr #22] │ │ │ │ - rsbseq r8, r4, r4, ror #31 │ │ │ │ - rsbseq r8, r4, r0, ror #29 │ │ │ │ - ldrshteq r7, [r4], #-106 @ 0xffffff96 │ │ │ │ - ldrhteq r8, [r4], #-238 @ 0xffffff12 │ │ │ │ - ldrsbteq r7, [r4], #-104 @ 0xffffff98 │ │ │ │ - rsbseq r8, r4, r4, lsr #29 │ │ │ │ - ldrhteq r7, [r4], #-110 @ 0xffffff92 │ │ │ │ - rsbseq r8, r4, sl, lsl #29 │ │ │ │ - rsbseq r7, r4, r4, lsr #13 │ │ │ │ - rsbseq r8, r4, r0, ror lr │ │ │ │ - rsbseq r7, r4, sl, lsl #13 │ │ │ │ - rsbseq r8, r4, r6, asr lr │ │ │ │ - rsbseq r7, r4, r0, ror r6 │ │ │ │ - rsbseq r8, r4, ip, lsr lr │ │ │ │ - rsbseq r7, r4, r6, asr r6 │ │ │ │ - rsbseq r8, r4, r2, lsr #28 │ │ │ │ - rsbseq r7, r4, ip, lsr r6 │ │ │ │ + rsbseq r8, r4, ip, ror #31 │ │ │ │ + rsbseq r8, r4, r8, ror #29 │ │ │ │ + rsbseq r7, r4, r2, lsl #14 │ │ │ │ + rsbseq r8, r4, r6, asr #29 │ │ │ │ + rsbseq r7, r4, r0, ror #13 │ │ │ │ + rsbseq r8, r4, ip, lsr #29 │ │ │ │ + rsbseq r7, r4, r6, asr #13 │ │ │ │ + @ instruction: 0x00748e92 │ │ │ │ + rsbseq r7, r4, ip, lsr #13 │ │ │ │ + rsbseq r8, r4, r8, ror lr │ │ │ │ + @ instruction: 0x00747692 │ │ │ │ + rsbseq r8, r4, lr, asr lr │ │ │ │ + rsbseq r7, r4, r8, ror r6 │ │ │ │ + rsbseq r8, r4, r4, asr #28 │ │ │ │ + rsbseq r7, r4, lr, asr r6 │ │ │ │ + rsbseq r8, r4, sl, lsr #28 │ │ │ │ + rsbseq r7, r4, r4, asr #12 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r8 │ │ │ │ bl febf5a10 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldmdbvs r1, {r3, r4, r5, r6, r7, r8, r9, sl, fp} │ │ │ │ stmibvs sl, {r1, fp, ip, pc}^ │ │ │ │ svclt 0x00c84282 │ │ │ │ stcle 3, cr2, [r3, #-0] │ │ │ │ @@ -143249,20 +143249,20 @@ │ │ │ │ orrvc pc, r6, r2, asr #12 │ │ │ │ tstls r0, fp, ror r4 │ │ │ │ msreq CPSR_, r4, lsl #2 │ │ │ │ @ instruction: 0xf77600d2 │ │ │ │ movwcs pc, #3167 @ 0xc5f @ │ │ │ │ strbtvs r2, [r3], #-1 │ │ │ │ ldclt 0, cr11, [r0, #-12]! │ │ │ │ - rsbseq r8, r4, ip, asr #26 │ │ │ │ + rsbseq r8, r4, r4, asr sp │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl febf5a8c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ - bmi 8627f4 │ │ │ │ - blmi 88aab4 │ │ │ │ + bmi 8627f4 │ │ │ │ + blmi 88aab4 │ │ │ │ ldrbtmi r4, [sl], #-1541 @ 0xfffff9fb │ │ │ │ strmi r4, [ip], -r8, lsl #12 │ │ │ │ ldmdavs fp, {r0, r1, r4, r6, r7, fp, ip, lr} │ │ │ │ @ instruction: 0xf04f9305 │ │ │ │ vcgt.u16 d16, d5, d0 │ │ │ │ andls pc, r4, sp, lsr #26 │ │ │ │ @ instruction: 0xf0864628 │ │ │ │ @@ -143287,15 +143287,15 @@ │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ mrsle r0, LR_svc │ │ │ │ andlt r2, r7, r1 │ │ │ │ @ instruction: 0xf772bd30 │ │ │ │ svclt 0x0000ef12 │ │ │ │ addeq r0, r0, r6, ror r1 │ │ │ │ @ instruction: 0x000011b8 │ │ │ │ - ldrshteq r8, [r4], #-192 @ 0xffffff40 │ │ │ │ + ldrshteq r8, [r4], #-200 @ 0xffffff38 │ │ │ │ addeq r0, r0, ip, lsl r1 │ │ │ │ mvnsmi lr, #737280 @ 0xb4000 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e0f8cc │ │ │ │ stmdbeq r0, {r0, r1, r4, r5, r7, r8, ip, sp, lr, pc} │ │ │ │ pkhbtmi sp, r0, ip, lsl #26 │ │ │ │ @@ -143326,18 +143326,18 @@ │ │ │ │ tstpeq sl, r3, asr #4 @ p-variant is OBSOLETE │ │ │ │ andcc r4, ip, r8, ror r4 │ │ │ │ @ instruction: 0xf978f779 │ │ │ │ strtmi r4, [r9], -r6, lsl #16 │ │ │ │ @ instruction: 0xf7794478 │ │ │ │ @ instruction: 0x4628fa33 │ │ │ │ mvnshi lr, #12386304 @ 0xbd0000 │ │ │ │ - rsbseq r8, r4, r2, asr ip │ │ │ │ - rsbseq r7, r4, lr, ror #8 │ │ │ │ - rsbseq r8, r4, r4, lsr ip │ │ │ │ - rsbseq r7, r4, r0, asr r4 │ │ │ │ + rsbseq r8, r4, sl, asr ip │ │ │ │ + rsbseq r7, r4, r6, ror r4 │ │ │ │ + rsbseq r8, r4, ip, lsr ip │ │ │ │ + rsbseq r7, r4, r8, asr r4 │ │ │ │ mvnsmi lr, #737280 @ 0xb4000 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00c0f8cc │ │ │ │ addlt r4, r9, sp, ror #18 │ │ │ │ ldrbtmi r4, [r9], #-2925 @ 0xfffff493 │ │ │ │ ldmdavs fp, {r0, r1, r3, r6, r7, fp, ip, lr} │ │ │ │ @@ -143446,24 +143446,24 @@ │ │ │ │ @ instruction: 0xe77233ff │ │ │ │ ldcl 7, cr15, [r8, #456] @ 0x1c8 │ │ │ │ andhi pc, r0, pc, lsr #7 │ │ │ │ ... │ │ │ │ addeq r0, r0, r6, lsr r0 │ │ │ │ @ instruction: 0x000011b8 │ │ │ │ addeq r0, r0, ip, lsl r0 │ │ │ │ - rsbseq r8, r4, r2, lsl #23 │ │ │ │ - @ instruction: 0x0074739e │ │ │ │ - rsbseq r8, r4, r6, ror #22 │ │ │ │ - rsbseq r7, r4, r2, lsl #7 │ │ │ │ - rsbseq r8, r4, r8, lsl #22 │ │ │ │ - rsbseq r8, r4, r2, lsr #21 │ │ │ │ - ldrhteq r7, [r4], #-46 @ 0xffffffd2 │ │ │ │ - rsbseq r8, r4, r2, ror #20 │ │ │ │ - rsbseq r8, r4, lr, ror #20 │ │ │ │ - rsbseq r7, r4, r8, lsl #5 │ │ │ │ + rsbseq r8, r4, sl, lsl #23 │ │ │ │ + rsbseq r7, r4, r6, lsr #7 │ │ │ │ + rsbseq r8, r4, lr, ror #22 │ │ │ │ + rsbseq r7, r4, sl, lsl #7 │ │ │ │ + rsbseq r8, r4, r0, lsl fp │ │ │ │ + rsbseq r8, r4, sl, lsr #21 │ │ │ │ + rsbseq r7, r4, r6, asr #5 │ │ │ │ + rsbseq r8, r4, sl, ror #20 │ │ │ │ + rsbseq r8, r4, r6, ror sl │ │ │ │ + @ instruction: 0x00747290 │ │ │ │ ldmdavs fp, {r0, r1, r6, fp, sp, lr} │ │ │ │ andle r2, r2, r9, lsl #22 │ │ │ │ ldrmi r2, [r8], -r1, lsl #6 │ │ │ │ ldmdbvs r3, {r4, r5, r6, r8, r9, sl, lr} │ │ │ │ stmdbcs r0, {r0, r3, r4, r7, r8, fp, sp, lr} │ │ │ │ strlt sp, [r0, #-248] @ 0xffffff08 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @@ -143477,16 +143477,16 @@ │ │ │ │ orrcc pc, r4, r3, asr #4 │ │ │ │ ldrbtmi r4, [r8], #-2053 @ 0xfffff7fb │ │ │ │ @ instruction: 0xf779300c │ │ │ │ stmdami r4, {r0, r1, r2, r6, fp, ip, sp, lr, pc} │ │ │ │ ldrbtmi r9, [r8], #-2305 @ 0xfffff6ff │ │ │ │ @ instruction: 0xf902f779 │ │ │ │ strb r9, [sp, r1, lsl #22]! │ │ │ │ - ldrsbteq r8, [r4], #-146 @ 0xffffff6e │ │ │ │ - rsbseq r7, r4, lr, ror #3 │ │ │ │ + ldrsbteq r8, [r4], #-154 @ 0xffffff66 │ │ │ │ + ldrshteq r7, [r4], #-22 @ 0xffffffea │ │ │ │ ldrbmi lr, [r0, sp, lsr #18]! │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d8f8cc │ │ │ │ addlt r6, r2, r6, lsl r9 │ │ │ │ ldmib sp, {r1, r4, r5, r6, r7, r8, fp, sp, lr}^ │ │ │ │ bcs c5460 │ │ │ │ @@ -143508,16 +143508,16 @@ │ │ │ │ ldrbtmi r4, [r8], #-1569 @ 0xfffff9df │ │ │ │ @ instruction: 0xf8ccf779 │ │ │ │ andlt r4, r2, r0, lsr #12 │ │ │ │ @ instruction: 0x87f0e8bd │ │ │ │ strtmi r2, [r0], -r1, lsl #8 │ │ │ │ pop {r1, ip, sp, pc} │ │ │ │ svclt 0x000087f0 │ │ │ │ - rsbseq r8, r4, r6, ror #18 │ │ │ │ - rsbseq r7, r4, r2, lsl #3 │ │ │ │ + rsbseq r8, r4, lr, ror #18 │ │ │ │ + rsbseq r7, r4, sl, lsl #3 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl febf5ea0 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldmib r2, {r3, r5, r6, r7, r8, r9, sl, fp}^ │ │ │ │ addlt r1, r3, r8, lsl #24 │ │ │ │ @ instruction: 0xf5a1681d │ │ │ │ b 183e6b4 │ │ │ │ @@ -143609,20 +143609,20 @@ │ │ │ │ @ instruction: 0xf7794478 │ │ │ │ str pc, [r1, r3, lsl #16] │ │ │ │ @ instruction: 0x3051f894 │ │ │ │ movweq pc, #36899 @ 0x9023 @ │ │ │ │ movweq pc, #32835 @ 0x8043 @ │ │ │ │ subscc pc, r1, r4, lsl #17 │ │ │ │ svclt 0x0000e771 │ │ │ │ - rsbseq r8, r4, sl, lsr #17 │ │ │ │ - rsbseq r6, r4, r2, ror #1 │ │ │ │ - rsbseq r8, r4, ip, asr r8 │ │ │ │ - rsbseq r7, r4, r8, ror r0 │ │ │ │ - ldrsbteq r8, [r4], #-116 @ 0xffffff8c │ │ │ │ - ldrshteq r6, [r4], #-240 @ 0xffffff10 │ │ │ │ + ldrhteq r8, [r4], #-130 @ 0xffffff7e │ │ │ │ + rsbseq r6, r4, sl, ror #1 │ │ │ │ + rsbseq r8, r4, r4, ror #16 │ │ │ │ + rsbseq r7, r4, r0, lsl #1 │ │ │ │ + ldrsbteq r8, [r4], #-124 @ 0xffffff84 │ │ │ │ + ldrshteq r6, [r4], #-248 @ 0xffffff08 │ │ │ │ blvs da480 │ │ │ │ blvc da488 │ │ │ │ blvs ff29a918 │ │ │ │ blx 4daa10 │ │ │ │ stcle 4, cr13, [ip], {15} │ │ │ │ blvs 15a494 │ │ │ │ blvc 15a49c │ │ │ │ @@ -143922,42 +143922,42 @@ │ │ │ │ stmdami r1!, {r0, r1, r4, r6, r7, sl, fp, ip, sp, lr, pc} │ │ │ │ ldrbtmi r9, [r8], #-2309 @ 0xfffff6fb │ │ │ │ stc2 7, cr15, [lr, #480] @ 0x1e0 │ │ │ │ ldrb r9, [r9, #2821]! @ 0xb05 │ │ │ │ @ instruction: 0x000011b8 │ │ │ │ rsbseq pc, pc, r8, ror fp @ │ │ │ │ rsbseq pc, pc, r8, lsl fp @ │ │ │ │ - rsbseq r8, r4, r4, lsr #13 │ │ │ │ - rsbseq r6, r4, r0, asr #29 │ │ │ │ - rsbseq r8, r4, r8, ror r6 │ │ │ │ - @ instruction: 0x00746e94 │ │ │ │ - rsbseq r8, r4, ip, lsr #12 │ │ │ │ - rsbseq r6, r4, r8, asr #28 │ │ │ │ - rsbseq r8, r4, r4, ror #11 │ │ │ │ - rsbseq r8, r4, r0, asr #10 │ │ │ │ - rsbseq r6, r4, sl, asr sp │ │ │ │ - @ instruction: 0x0074849a │ │ │ │ - ldrhteq r6, [r4], #-196 @ 0xffffff3c │ │ │ │ - rsbseq r8, r4, r0, lsl #9 │ │ │ │ - @ instruction: 0x00746c9a │ │ │ │ - rsbseq r8, r4, r6, lsr #8 │ │ │ │ - ldrsbteq r8, [r4], #-54 @ 0xffffffca │ │ │ │ - rsbseq r6, r4, lr, ror #23 │ │ │ │ - @ instruction: 0x0074839e │ │ │ │ - ldrhteq r6, [r4], #-184 @ 0xffffff48 │ │ │ │ - rsbseq r8, r4, r2, lsl #7 │ │ │ │ - @ instruction: 0x00746b9c │ │ │ │ - rsbseq r8, r4, r6, ror #6 │ │ │ │ - rsbseq r6, r4, r0, lsl #23 │ │ │ │ - rsbseq r8, r4, r8, asr #6 │ │ │ │ - rsbseq r6, r4, r4, ror #22 │ │ │ │ - rsbseq r8, r4, ip, lsr #6 │ │ │ │ - rsbseq r6, r4, r6, asr #22 │ │ │ │ - rsbseq r8, r4, sl, ror #5 │ │ │ │ - rsbseq r6, r4, r6, lsl #22 │ │ │ │ + rsbseq r8, r4, ip, lsr #13 │ │ │ │ + rsbseq r6, r4, r8, asr #29 │ │ │ │ + rsbseq r8, r4, r0, lsl #13 │ │ │ │ + @ instruction: 0x00746e9c │ │ │ │ + rsbseq r8, r4, r4, lsr r6 │ │ │ │ + rsbseq r6, r4, r0, asr lr │ │ │ │ + rsbseq r8, r4, ip, ror #11 │ │ │ │ + rsbseq r8, r4, r8, asr #10 │ │ │ │ + rsbseq r6, r4, r2, ror #26 │ │ │ │ + rsbseq r8, r4, r2, lsr #9 │ │ │ │ + ldrhteq r6, [r4], #-204 @ 0xffffff34 │ │ │ │ + rsbseq r8, r4, r8, lsl #9 │ │ │ │ + rsbseq r6, r4, r2, lsr #25 │ │ │ │ + rsbseq r8, r4, lr, lsr #8 │ │ │ │ + ldrsbteq r8, [r4], #-62 @ 0xffffffc2 │ │ │ │ + ldrshteq r6, [r4], #-182 @ 0xffffff4a │ │ │ │ + rsbseq r8, r4, r6, lsr #7 │ │ │ │ + rsbseq r6, r4, r0, asr #23 │ │ │ │ + rsbseq r8, r4, sl, lsl #7 │ │ │ │ + rsbseq r6, r4, r4, lsr #23 │ │ │ │ + rsbseq r8, r4, lr, ror #6 │ │ │ │ + rsbseq r6, r4, r8, lsl #23 │ │ │ │ + rsbseq r8, r4, r0, asr r3 │ │ │ │ + rsbseq r6, r4, ip, ror #22 │ │ │ │ + rsbseq r8, r4, r4, lsr r3 │ │ │ │ + rsbseq r6, r4, lr, asr #22 │ │ │ │ + ldrshteq r8, [r4], #-34 @ 0xffffffde │ │ │ │ + rsbseq r6, r4, lr, lsl #22 │ │ │ │ mvnsmi lr, sp, lsr #18 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e0f8cc │ │ │ │ stmibvs r1, {r1, r7, ip, sp, pc}^ │ │ │ │ andcc lr, r3, #208, 18 @ 0x340000 │ │ │ │ stmib sp, {r0, r2, r9, sl, lr}^ │ │ │ │ @@ -144124,17 +144124,17 @@ │ │ │ │ ldrbtmi r4, [r8], #-1577 @ 0xfffff9d7 │ │ │ │ @ instruction: 0xf778300c │ │ │ │ stmdami r6, {r0, r1, r3, r4, r5, r8, r9, fp, ip, sp, lr, pc} │ │ │ │ mvnscc pc, pc, asr #32 │ │ │ │ @ instruction: 0xf7784478 │ │ │ │ @ instruction: 0xf04ffbf5 │ │ │ │ @ instruction: 0xe7ee30ff │ │ │ │ - ldrhteq r7, [r4], #-246 @ 0xffffff0a │ │ │ │ - ldrhteq r7, [r4], #-250 @ 0xffffff06 │ │ │ │ - ldrsbteq r6, [r4], #-116 @ 0xffffff8c │ │ │ │ + ldrhteq r7, [r4], #-254 @ 0xffffff02 │ │ │ │ + rsbseq r7, r4, r2, asr #31 │ │ │ │ + ldrsbteq r6, [r4], #-124 @ 0xffffff84 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ blhi 15aafc │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x0058f8cc │ │ │ │ @ instruction: 0x4615b09f │ │ │ │ ldrmi r4, [r9], -fp, lsl #13 │ │ │ │ @@ -144908,48 +144908,48 @@ │ │ │ │ @ instruction: 0xf89bba8a │ │ │ │ @ instruction: 0x07da305d │ │ │ │ mrcge 5, 3, APSR_nzcv, cr15, cr15, {3} │ │ │ │ blt fe15e260 │ │ │ │ rsbseq pc, pc, sl, lsr #7 │ │ │ │ @ instruction: 0x000011b8 │ │ │ │ @ instruction: 0x007ff29e │ │ │ │ - rsbseq r7, r4, r0, asr #27 │ │ │ │ - rsbseq r7, r4, sl, lsr #25 │ │ │ │ - ldrsbteq r7, [r4], #-188 @ 0xffffff44 │ │ │ │ - rsbseq r7, r4, sl, lsl #20 │ │ │ │ - rsbseq r6, r4, r4, lsr #4 │ │ │ │ - rsbseq r7, r4, sl, ror #15 │ │ │ │ - rsbseq r7, r4, r6, asr r6 │ │ │ │ - rsbseq r5, r4, r2, ror lr │ │ │ │ - rsbseq r7, r4, sl, lsr r6 │ │ │ │ - rsbseq r5, r4, r6, asr lr │ │ │ │ - rsbseq r7, r4, lr, lsl r6 │ │ │ │ - rsbseq r5, r4, sl, lsr lr │ │ │ │ - rsbseq r7, r4, sl, lsr #11 │ │ │ │ - rsbseq r5, r4, r6, asr #27 │ │ │ │ - @ instruction: 0x00747590 │ │ │ │ - rsbseq r5, r4, sl, lsr #27 │ │ │ │ - rsbseq r7, r4, r6, ror r5 │ │ │ │ - @ instruction: 0x00745d90 │ │ │ │ - rsbseq r7, r4, r2, asr #10 │ │ │ │ - rsbseq r5, r4, lr, asr sp │ │ │ │ - rsbseq r7, r4, r8, lsl r5 │ │ │ │ - rsbseq r5, r4, r4, lsr sp │ │ │ │ - ldrsbteq r7, [r4], #-74 @ 0xffffffb6 │ │ │ │ - ldrshteq r5, [r4], #-198 @ 0xffffff3a │ │ │ │ - ldrhteq r7, [r4], #-76 @ 0xffffffb4 │ │ │ │ - ldrsbteq r5, [r4], #-200 @ 0xffffff38 │ │ │ │ - @ instruction: 0x0074749e │ │ │ │ - ldrhteq r5, [r4], #-202 @ 0xffffff36 │ │ │ │ - rsbseq r7, r4, ip, asr #7 │ │ │ │ - rsbseq r5, r4, r6, ror #23 │ │ │ │ - rsbseq r7, r4, lr, lsr #7 │ │ │ │ - rsbseq r5, r4, sl, asr #23 │ │ │ │ - @ instruction: 0x00747390 │ │ │ │ - rsbseq r5, r4, ip, lsr #23 │ │ │ │ + rsbseq r7, r4, r8, asr #27 │ │ │ │ + ldrhteq r7, [r4], #-194 @ 0xffffff3e │ │ │ │ + rsbseq r7, r4, r4, ror #23 │ │ │ │ + rsbseq r7, r4, r2, lsl sl │ │ │ │ + rsbseq r6, r4, ip, lsr #4 │ │ │ │ + ldrshteq r7, [r4], #-114 @ 0xffffff8e │ │ │ │ + rsbseq r7, r4, lr, asr r6 │ │ │ │ + rsbseq r5, r4, sl, ror lr │ │ │ │ + rsbseq r7, r4, r2, asr #12 │ │ │ │ + rsbseq r5, r4, lr, asr lr │ │ │ │ + rsbseq r7, r4, r6, lsr #12 │ │ │ │ + rsbseq r5, r4, r2, asr #28 │ │ │ │ + ldrhteq r7, [r4], #-82 @ 0xffffffae │ │ │ │ + rsbseq r5, r4, lr, asr #27 │ │ │ │ + @ instruction: 0x00747598 │ │ │ │ + ldrhteq r5, [r4], #-210 @ 0xffffff2e │ │ │ │ + rsbseq r7, r4, lr, ror r5 │ │ │ │ + @ instruction: 0x00745d98 │ │ │ │ + rsbseq r7, r4, sl, asr #10 │ │ │ │ + rsbseq r5, r4, r6, ror #26 │ │ │ │ + rsbseq r7, r4, r0, lsr #10 │ │ │ │ + rsbseq r5, r4, ip, lsr sp │ │ │ │ + rsbseq r7, r4, r2, ror #9 │ │ │ │ + ldrshteq r5, [r4], #-206 @ 0xffffff32 │ │ │ │ + rsbseq r7, r4, r4, asr #9 │ │ │ │ + rsbseq r5, r4, r0, ror #25 │ │ │ │ + rsbseq r7, r4, r6, lsr #9 │ │ │ │ + rsbseq r5, r4, r2, asr #25 │ │ │ │ + ldrsbteq r7, [r4], #-52 @ 0xffffffcc │ │ │ │ + rsbseq r5, r4, lr, ror #23 │ │ │ │ + ldrhteq r7, [r4], #-54 @ 0xffffffca │ │ │ │ + ldrsbteq r5, [r4], #-178 @ 0xffffff4e │ │ │ │ + @ instruction: 0x00747398 │ │ │ │ + ldrhteq r5, [r4], #-180 @ 0xffffff4c │ │ │ │ andcs r4, r0, #59768832 @ 0x3900000 │ │ │ │ @ instruction: 0xf0704650 │ │ │ │ strmi pc, [r7], -r5, lsl #8 │ │ │ │ @ instruction: 0xf0402801 │ │ │ │ blls 640628 │ │ │ │ ldmibpl r9, {r4, r6, r9, sl, lr} │ │ │ │ @ instruction: 0xf544f070 │ │ │ │ @@ -145053,40 +145053,40 @@ │ │ │ │ @ instruction: 0xf641481e │ │ │ │ ldrbtmi r5, [r8], #-409 @ 0xfffffe67 │ │ │ │ @ instruction: 0xf777300c │ │ │ │ ldmdami ip, {r0, r1, r2, r4, r5, r6, r7, r8, r9, fp, ip, sp, lr, pc} │ │ │ │ ldrbtmi r4, [r8], #-1593 @ 0xfffff9c7 │ │ │ │ ldc2 7, cr15, [r2], #476 @ 0x1dc │ │ │ │ ldmdblt fp, {r0, r1, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc}^ │ │ │ │ - rsbseq r7, r4, r8, lsl #5 │ │ │ │ - rsbseq r5, r4, r4, lsr #21 │ │ │ │ - rsbseq r7, r4, sl, ror #4 │ │ │ │ - rsbseq r5, r4, r6, lsl #21 │ │ │ │ - rsbseq r7, r4, r0, asr r2 │ │ │ │ - rsbseq r5, r4, sl, ror #20 │ │ │ │ - rsbseq r7, r4, r2, lsr r2 │ │ │ │ - rsbseq r5, r4, lr, asr #20 │ │ │ │ - rsbseq r7, r4, r4, lsl r2 │ │ │ │ - rsbseq r5, r4, r0, lsr sl │ │ │ │ - ldrshteq r7, [r4], #-26 @ 0xffffffe6 │ │ │ │ - rsbseq r5, r4, r4, lsl sl │ │ │ │ - rsbseq r7, r4, r0, ror #3 │ │ │ │ - ldrshteq r5, [r4], #-154 @ 0xffffff66 │ │ │ │ - rsbseq r7, r4, r6, asr #3 │ │ │ │ - rsbseq r5, r4, r0, ror #19 │ │ │ │ - rsbseq r7, r4, r8, lsr #3 │ │ │ │ - rsbseq r5, r4, r2, asr #19 │ │ │ │ - rsbseq r7, r4, lr, lsl #3 │ │ │ │ - rsbseq r5, r4, r8, lsr #19 │ │ │ │ - rsbseq r7, r4, sl, ror #2 │ │ │ │ - rsbseq r5, r4, r6, lsl #19 │ │ │ │ - rsbseq r7, r4, lr, asr #2 │ │ │ │ - rsbseq r5, r4, sl, ror #18 │ │ │ │ - rsbseq r7, r4, r2, lsr r1 │ │ │ │ - rsbseq r5, r4, lr, asr #18 │ │ │ │ + @ instruction: 0x00747290 │ │ │ │ + rsbseq r5, r4, ip, lsr #21 │ │ │ │ + rsbseq r7, r4, r2, ror r2 │ │ │ │ + rsbseq r5, r4, lr, lsl #21 │ │ │ │ + rsbseq r7, r4, r8, asr r2 │ │ │ │ + rsbseq r5, r4, r2, ror sl │ │ │ │ + rsbseq r7, r4, sl, lsr r2 │ │ │ │ + rsbseq r5, r4, r6, asr sl │ │ │ │ + rsbseq r7, r4, ip, lsl r2 │ │ │ │ + rsbseq r5, r4, r8, lsr sl │ │ │ │ + rsbseq r7, r4, r2, lsl #4 │ │ │ │ + rsbseq r5, r4, ip, lsl sl │ │ │ │ + rsbseq r7, r4, r8, ror #3 │ │ │ │ + rsbseq r5, r4, r2, lsl #20 │ │ │ │ + rsbseq r7, r4, lr, asr #3 │ │ │ │ + rsbseq r5, r4, r8, ror #19 │ │ │ │ + ldrhteq r7, [r4], #-16 │ │ │ │ + rsbseq r5, r4, sl, asr #19 │ │ │ │ + @ instruction: 0x00747196 │ │ │ │ + ldrhteq r5, [r4], #-144 @ 0xffffff70 │ │ │ │ + rsbseq r7, r4, r2, ror r1 │ │ │ │ + rsbseq r5, r4, lr, lsl #19 │ │ │ │ + rsbseq r7, r4, r6, asr r1 │ │ │ │ + rsbseq r5, r4, r2, ror r9 │ │ │ │ + rsbseq r7, r4, sl, lsr r1 │ │ │ │ + rsbseq r5, r4, r6, asr r9 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00b8f8cc │ │ │ │ ldrmi fp, [r5], -r9, lsl #1 │ │ │ │ strcs r4, [r0], #-2637 @ 0xfffff5b3 │ │ │ │ strmi r4, [r8], -r6, lsl #12 │ │ │ │ @@ -145165,18 +145165,18 @@ │ │ │ │ svclt 0x00c82b00 │ │ │ │ stcle 3, cr2, [fp], #40 @ 0x28 │ │ │ │ str r2, [r9, r3, lsl #6]! │ │ │ │ stmda r4!, {r0, r4, r5, r6, r8, r9, sl, ip, sp, lr, pc}^ │ │ │ │ ldrsbteq lr, [pc], #-70 │ │ │ │ @ instruction: 0x000011b8 │ │ │ │ rsbseq lr, pc, ip, asr #8 │ │ │ │ - rsbseq r6, r4, sl, lsr #31 │ │ │ │ - rsbseq r5, r4, r6, asr #15 │ │ │ │ - rsbseq r6, r4, lr, lsl #31 │ │ │ │ - rsbseq r5, r4, sl, lsr #15 │ │ │ │ + ldrhteq r6, [r4], #-242 @ 0xffffff0e │ │ │ │ + rsbseq r5, r4, lr, asr #15 │ │ │ │ + @ instruction: 0x00746f96 │ │ │ │ + ldrhteq r5, [r4], #-114 @ 0xffffff8e │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x0098f8cc │ │ │ │ @ instruction: 0xf8dfb091 │ │ │ │ strmi r9, [sp], -r4, lsr #6 │ │ │ │ ldrbtmi r4, [r9], #1667 @ 0x683 │ │ │ │ @@ -145375,27 +145375,27 @@ │ │ │ │ ldrbtmi r3, [r8], #-511 @ 0xfffffe01 │ │ │ │ blx e5e784 │ │ │ │ andcs lr, r0, #248512512 @ 0xed00000 │ │ │ │ ldr r9, [r0, -r5, lsl #4]! │ │ │ │ andcs sp, r0, #1073741870 @ 0x4000002e │ │ │ │ str r9, [r2, -r5, lsl #4]! │ │ │ │ mrc 7, 5, APSR_nzcv, cr10, cr0, {3} │ │ │ │ - rsbseq r6, r4, r6, lsl pc │ │ │ │ + rsbseq r6, r4, lr, lsl pc │ │ │ │ rsbseq lr, pc, r4, ror #6 │ │ │ │ @ instruction: 0x000011b8 │ │ │ │ - rsbseq r6, r4, lr, asr lr │ │ │ │ - rsbseq r5, r4, r8, ror r6 │ │ │ │ + rsbseq r6, r4, r6, ror #28 │ │ │ │ + rsbseq r5, r4, r0, lsl #13 │ │ │ │ rsbseq lr, pc, r2, lsl #5 │ │ │ │ @ instruction: 0xffffe68b │ │ │ │ - rsbseq r6, r4, r6, lsl #25 │ │ │ │ - rsbseq r6, r4, r0, ror #24 │ │ │ │ - rsbseq r6, r4, r6, asr ip │ │ │ │ - rsbseq r5, r4, r0, ror r4 │ │ │ │ - rsbseq r6, r4, ip, lsr ip │ │ │ │ - rsbseq r5, r4, r6, asr r4 │ │ │ │ + rsbseq r6, r4, lr, lsl #25 │ │ │ │ + rsbseq r6, r4, r8, ror #24 │ │ │ │ + rsbseq r6, r4, lr, asr ip │ │ │ │ + rsbseq r5, r4, r8, ror r4 │ │ │ │ + rsbseq r6, r4, r4, asr #24 │ │ │ │ + rsbseq r5, r4, lr, asr r4 │ │ │ │ mrc 5, 5, fp, cr6, cr0, {7} │ │ │ │ ldmib r0, {r8, r9, fp, ip, sp, lr}^ │ │ │ │ @ instruction: 0xf8544500 │ │ │ │ bl 1f0a84 │ │ │ │ @ instruction: 0xf8d606c1 │ │ │ │ ldc 0, cr14, [r4, #16] │ │ │ │ @ instruction: 0xf8556b26 │ │ │ │ @@ -145712,39 +145712,39 @@ │ │ │ │ @ instruction: 0xf04f481e │ │ │ │ ldrbtmi r3, [r8], #-511 @ 0xfffffe01 │ │ │ │ @ instruction: 0xff92f776 │ │ │ │ @ instruction: 0xf770e789 │ │ │ │ svclt 0x0000ec1e │ │ │ │ rsbseq sp, pc, ip, ror pc @ │ │ │ │ @ instruction: 0x000011b8 │ │ │ │ - rsbseq r6, r4, r2, lsl fp │ │ │ │ - rsbseq r6, r4, r6, lsl #20 │ │ │ │ - ldrhteq r6, [r4], #-148 @ 0xffffff6c │ │ │ │ - rsbseq r6, r4, ip, ror #17 │ │ │ │ - rsbseq r5, r4, r8, lsl #2 │ │ │ │ + rsbseq r6, r4, sl, lsl fp │ │ │ │ + rsbseq r6, r4, lr, lsl #20 │ │ │ │ + ldrhteq r6, [r4], #-156 @ 0xffffff64 │ │ │ │ + ldrshteq r6, [r4], #-132 @ 0xffffff7c │ │ │ │ + rsbseq r5, r4, r0, lsl r1 │ │ │ │ rsbseq sp, pc, r6, lsl sp @ │ │ │ │ - rsbseq r6, r4, r4, lsr #16 │ │ │ │ - ldrsbteq r6, [r4], #-126 @ 0xffffff82 │ │ │ │ - ldrshteq r4, [r4], #-248 @ 0xffffff08 │ │ │ │ - rsbseq r6, r4, ip, lsr #15 │ │ │ │ - rsbseq r4, r4, r8, asr #31 │ │ │ │ - @ instruction: 0x00746794 │ │ │ │ - rsbseq r4, r4, lr, lsr #31 │ │ │ │ - rsbseq r6, r4, r8, ror r7 │ │ │ │ - @ instruction: 0x00744f92 │ │ │ │ - rsbseq r6, r4, ip, asr r7 │ │ │ │ - rsbseq r4, r4, r6, ror pc │ │ │ │ - rsbseq r6, r4, r2, asr #14 │ │ │ │ - rsbseq r4, r4, ip, asr pc │ │ │ │ - rsbseq r6, r4, r8, lsr #14 │ │ │ │ - rsbseq r4, r4, r2, asr #30 │ │ │ │ - rsbseq r6, r4, lr, lsl #14 │ │ │ │ - rsbseq r4, r4, r8, lsr #30 │ │ │ │ - ldrshteq r6, [r4], #-100 @ 0xffffff9c │ │ │ │ - rsbseq r4, r4, lr, lsl #30 │ │ │ │ + rsbseq r6, r4, ip, lsr #16 │ │ │ │ + rsbseq r6, r4, r6, ror #15 │ │ │ │ + rsbseq r5, r4, r0 │ │ │ │ + ldrhteq r6, [r4], #-116 @ 0xffffff8c │ │ │ │ + ldrsbteq r4, [r4], #-240 @ 0xffffff10 │ │ │ │ + @ instruction: 0x0074679c │ │ │ │ + ldrhteq r4, [r4], #-246 @ 0xffffff0a │ │ │ │ + rsbseq r6, r4, r0, lsl #15 │ │ │ │ + @ instruction: 0x00744f9a │ │ │ │ + rsbseq r6, r4, r4, ror #14 │ │ │ │ + rsbseq r4, r4, lr, ror pc │ │ │ │ + rsbseq r6, r4, sl, asr #14 │ │ │ │ + rsbseq r4, r4, r4, ror #30 │ │ │ │ + rsbseq r6, r4, r0, lsr r7 │ │ │ │ + rsbseq r4, r4, sl, asr #30 │ │ │ │ + rsbseq r6, r4, r6, lsl r7 │ │ │ │ + rsbseq r4, r4, r0, lsr pc │ │ │ │ + ldrshteq r6, [r4], #-108 @ 0xffffff94 │ │ │ │ + rsbseq r4, r4, r6, lsl pc │ │ │ │ mvnsmi lr, #737280 @ 0xb4000 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00c8f8cc │ │ │ │ @ instruction: 0xf8df4616 │ │ │ │ @ instruction: 0xf8df2438 │ │ │ │ addlt r3, r7, r8, lsr r4 │ │ │ │ @@ -146014,26 +146014,26 @@ │ │ │ │ mvnscc pc, r1, lsl #2 │ │ │ │ ldr r6, [r4], r9, ror #4 │ │ │ │ str r2, [ip], r0 │ │ │ │ str r2, [pc, -r0, lsl #6] │ │ │ │ stmib r0, {r4, r5, r6, r8, r9, sl, ip, sp, lr, pc}^ │ │ │ │ @ instruction: 0x007fda90 │ │ │ │ @ instruction: 0x000011b8 │ │ │ │ - ldrshteq r6, [r4], #-68 @ 0xffffffbc │ │ │ │ - rsbseq r4, r4, r0, lsl sp │ │ │ │ + ldrshteq r6, [r4], #-76 @ 0xffffffb4 │ │ │ │ + rsbseq r4, r4, r8, lsl sp │ │ │ │ rsbseq sp, pc, lr, lsl r9 @ │ │ │ │ - ldrhteq r6, [r4], #-76 @ 0xffffffb4 │ │ │ │ - ldrsbteq r4, [r4], #-206 @ 0xffffff32 │ │ │ │ - rsbseq r6, r4, r0, ror #8 │ │ │ │ - rsbseq r4, r4, ip, ror ip │ │ │ │ - rsbseq r6, r4, lr, ror #7 │ │ │ │ - rsbseq r4, r4, sl, lsl #24 │ │ │ │ - rsbseq r6, r4, r6, lsr #7 │ │ │ │ - rsbseq r6, r4, r4, asr #6 │ │ │ │ - rsbseq r4, r4, r0, ror #22 │ │ │ │ + rsbseq r6, r4, r4, asr #9 │ │ │ │ + rsbseq r4, r4, r6, ror #25 │ │ │ │ + rsbseq r6, r4, r8, ror #8 │ │ │ │ + rsbseq r4, r4, r4, lsl #25 │ │ │ │ + ldrshteq r6, [r4], #-54 @ 0xffffffca │ │ │ │ + rsbseq r4, r4, r2, lsl ip │ │ │ │ + rsbseq r6, r4, lr, lsr #7 │ │ │ │ + rsbseq r6, r4, ip, asr #6 │ │ │ │ + rsbseq r4, r4, r8, ror #22 │ │ │ │ mvnsmi lr, #737280 @ 0xb4000 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d8f8cc │ │ │ │ cdpne 0, 1, cr11, cr15, cr3, {4} │ │ │ │ movwcs sp, #7172 @ 0x1c04 │ │ │ │ andlt r4, r3, r8, lsl r6 │ │ │ │ @@ -146071,16 +146071,16 @@ │ │ │ │ blls 1207a8 │ │ │ │ andlt r4, r3, r8, lsl r6 │ │ │ │ mvnshi lr, #12386304 @ 0xbd0000 │ │ │ │ @ instruction: 0x3051f895 │ │ │ │ movweq pc, #16419 @ 0x4023 @ │ │ │ │ subscc pc, r1, r5, lsl #17 │ │ │ │ svclt 0x0000e7bb │ │ │ │ - rsbseq r6, r4, r8, ror r1 │ │ │ │ - @ instruction: 0x0074499c │ │ │ │ + rsbseq r6, r4, r0, lsl #3 │ │ │ │ + rsbseq r4, r4, r4, lsr #19 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00c8f8cc │ │ │ │ umulllt r4, r5, r8, r6 │ │ │ │ strmi r4, [r8], -r7, lsl #12 │ │ │ │ @ instruction: 0xff24f352 │ │ │ │ @@ -146222,30 +146222,30 @@ │ │ │ │ ldmdami r4, {r2, r4, r5, r7, r8, r9, sl, sp, lr, pc} │ │ │ │ tstpcc sp, r0, asr #4 @ p-variant is OBSOLETE │ │ │ │ andcc r4, ip, r8, ror r4 │ │ │ │ blx ff5df4c4 │ │ │ │ @ instruction: 0x46214811 │ │ │ │ @ instruction: 0xf7764478 │ │ │ │ str pc, [r7, pc, lsl #23]! │ │ │ │ - rsbseq r6, r4, r2, lsr #1 │ │ │ │ - rsbseq r6, r4, r6, rrx │ │ │ │ - rsbseq r4, r4, r8, lsl #17 │ │ │ │ - rsbseq r6, r4, r8 │ │ │ │ - rsbseq r5, r4, r2, ror #31 │ │ │ │ - ldrhteq r5, [r4], #-252 @ 0xffffff04 │ │ │ │ - @ instruction: 0x00745f9a │ │ │ │ - ldrhteq r4, [r4], #-118 @ 0xffffff8a │ │ │ │ - rsbseq r5, r4, r2, lsl #31 │ │ │ │ - @ instruction: 0x0074479e │ │ │ │ - rsbseq r5, r4, r0, asr #30 │ │ │ │ - rsbseq r5, r4, r2, lsl #30 │ │ │ │ - rsbseq r5, r4, r6, lsl #30 │ │ │ │ - rsbseq r4, r4, r2, lsr #14 │ │ │ │ - rsbseq r5, r4, ip, ror #29 │ │ │ │ - rsbseq r4, r4, r8, lsl #14 │ │ │ │ + rsbseq r6, r4, sl, lsr #1 │ │ │ │ + rsbseq r6, r4, lr, rrx │ │ │ │ + @ instruction: 0x00744890 │ │ │ │ + rsbseq r6, r4, r0, lsl r0 │ │ │ │ + rsbseq r5, r4, sl, ror #31 │ │ │ │ + rsbseq r5, r4, r4, asr #31 │ │ │ │ + rsbseq r5, r4, r2, lsr #31 │ │ │ │ + ldrhteq r4, [r4], #-126 @ 0xffffff82 │ │ │ │ + rsbseq r5, r4, sl, lsl #31 │ │ │ │ + rsbseq r4, r4, r6, lsr #15 │ │ │ │ + rsbseq r5, r4, r8, asr #30 │ │ │ │ + rsbseq r5, r4, sl, lsl #30 │ │ │ │ + rsbseq r5, r4, lr, lsl #30 │ │ │ │ + rsbseq r4, r4, sl, lsr #14 │ │ │ │ + ldrshteq r5, [r4], #-228 @ 0xffffff1c │ │ │ │ + rsbseq r4, r4, r0, lsl r7 │ │ │ │ ldrbmi lr, [r0, sp, lsr #18]! │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ blhi 15cbf8 │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00c8f8cc │ │ │ │ ldrdlt r6, [r4], r4 │ │ │ │ ldclle 12, cr2, [r9, #-0] │ │ │ │ @@ -146303,19 +146303,19 @@ │ │ │ │ @ instruction: 0xf776300c │ │ │ │ stmdami r9, {r0, r1, r2, r4, r5, r9, fp, ip, sp, lr, pc} │ │ │ │ ldrbtmi r4, [r8], #-1585 @ 0xfffff9cf │ │ │ │ blx ffd5f608 │ │ │ │ andlt r4, r4, r0, lsr r6 │ │ │ │ blhi 15cb2c │ │ │ │ @ instruction: 0x87f0e8bd │ │ │ │ - rsbseq r5, r4, r2, asr lr │ │ │ │ - rsbseq r5, r4, r0, lsl #28 │ │ │ │ - rsbseq r4, r4, r2, lsr #12 │ │ │ │ - ldrhteq r5, [r4], #-210 @ 0xffffff2e │ │ │ │ - rsbseq r4, r4, lr, asr #11 │ │ │ │ + rsbseq r5, r4, sl, asr lr │ │ │ │ + rsbseq r5, r4, r8, lsl #28 │ │ │ │ + rsbseq r4, r4, sl, lsr #12 │ │ │ │ + ldrhteq r5, [r4], #-218 @ 0xffffff26 │ │ │ │ + ldrsbteq r4, [r4], #-86 @ 0xffffffaa │ │ │ │ mvnsmi lr, #737280 @ 0xb4000 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00a8f8cc │ │ │ │ bmi 12330bc │ │ │ │ blmi 12332c8 │ │ │ │ addlt r4, pc, sl, ror r4 @ │ │ │ │ @@ -146385,21 +146385,21 @@ │ │ │ │ @ instruction: 0xf994f776 │ │ │ │ strtmi r4, [r1], -fp, lsl #16 │ │ │ │ @ instruction: 0xf7764478 │ │ │ │ str pc, [r0, pc, asr #20]! │ │ │ │ cdp 7, 13, cr15, cr10, cr15, {3} │ │ │ │ rsbseq sp, pc, r8, lsr #3 │ │ │ │ @ instruction: 0x000011b8 │ │ │ │ - rsbseq r5, r4, r8, lsr #26 │ │ │ │ - rsbseq r4, r4, r4, asr #10 │ │ │ │ + rsbseq r5, r4, r0, lsr sp │ │ │ │ + rsbseq r4, r4, ip, asr #10 │ │ │ │ rsbseq sp, pc, r2, asr r1 @ │ │ │ │ - @ instruction: 0x00745c9c │ │ │ │ - ldrhteq r4, [r4], #-72 @ 0xffffffb8 │ │ │ │ - rsbseq r5, r4, ip, ror #24 │ │ │ │ - rsbseq r4, r4, r8, lsl #9 │ │ │ │ + rsbseq r5, r4, r4, lsr #25 │ │ │ │ + rsbseq r4, r4, r0, asr #9 │ │ │ │ + rsbseq r5, r4, r4, ror ip │ │ │ │ + @ instruction: 0x00744490 │ │ │ │ ldrbmi lr, [r0, sp, lsr #18]! │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e0f8cc │ │ │ │ strmi r6, [r9], fp, lsl #16 │ │ │ │ ldmvs ip, {r1, r2, r9, sl, lr} │ │ │ │ strtle r3, [r6], #-3073 @ 0xfffff3ff │ │ │ │ @@ -146440,23 +146440,23 @@ │ │ │ │ vmax.s8 d20, d0, d18 │ │ │ │ strdcc r7, [r4, -pc] │ │ │ │ blx adf824 │ │ │ │ @ instruction: 0xf0834630 │ │ │ │ @ instruction: 0xf8d9f4b1 │ │ │ │ strtmi r1, [r2], -r0 │ │ │ │ movwvs pc, #1103 @ 0x44f @ │ │ │ │ - blx 85f838 │ │ │ │ + blx 85f838 │ │ │ │ @ instruction: 0xf0834630 │ │ │ │ strtmi pc, [r2], -r7, lsr #9 │ │ │ │ @ instruction: 0xf6404649 │ │ │ │ pop {r0, r8, r9} │ │ │ │ @ instruction: 0xf77547f0 │ │ │ │ svclt 0x0000ba13 │ │ │ │ - ldrshteq r5, [r4], #-182 @ 0xffffff4a │ │ │ │ - @ instruction: 0x00745b9e │ │ │ │ + ldrshteq r5, [r4], #-190 @ 0xffffff42 │ │ │ │ + rsbseq r5, r4, r6, lsr #23 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ blhi 15cf44 │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x0068f8cc │ │ │ │ @ instruction: 0x4616b09b │ │ │ │ strmi r4, [r0], sp, lsl #21 │ │ │ │ @@ -146598,33 +146598,33 @@ │ │ │ │ @ instruction: 0xf8aaf776 │ │ │ │ @ instruction: 0xf76fe798 │ │ │ │ svclt 0x0000ed36 │ │ │ │ andhi pc, r0, pc, lsr #7 │ │ │ │ ... │ │ │ │ rsbseq ip, pc, lr, ror #30 │ │ │ │ @ instruction: 0x000011b8 │ │ │ │ - rsbseq r1, r4, r0, ror #29 │ │ │ │ - rsbseq r1, r4, r6, asr #29 │ │ │ │ - rsbseq r1, r4, ip, lsr #29 │ │ │ │ - @ instruction: 0x00745a96 │ │ │ │ - rsbseq r1, r4, r6, lsr lr │ │ │ │ - rsbseq r5, r4, r6, asr #19 │ │ │ │ - rsbseq ip, pc, r8, lsl lr @ │ │ │ │ - ldrhteq r5, [r4], #-150 @ 0xffffff6a │ │ │ │ - ldrsbteq r4, [r4], #-18 @ 0xffffffee │ │ │ │ - @ instruction: 0x00745998 │ │ │ │ - rsbseq r5, r4, lr, ror #19 │ │ │ │ - rsbseq r5, r4, r8, ror r9 │ │ │ │ + rsbseq r1, r4, r8, ror #29 │ │ │ │ + rsbseq r1, r4, lr, asr #29 │ │ │ │ + ldrhteq r1, [r4], #-228 @ 0xffffff1c │ │ │ │ + @ instruction: 0x00745a9e │ │ │ │ + rsbseq r1, r4, lr, lsr lr │ │ │ │ rsbseq r5, r4, lr, asr #19 │ │ │ │ - rsbseq r5, r4, r0, ror #18 │ │ │ │ - ldrhteq r5, [r4], #-150 @ 0xffffff6a │ │ │ │ - rsbseq r5, r4, r0, asr #18 │ │ │ │ - @ instruction: 0x00745994 │ │ │ │ - rsbseq r5, r4, r4, lsr #18 │ │ │ │ - rsbseq r4, r4, lr, lsr r1 │ │ │ │ + rsbseq ip, pc, r8, lsl lr @ │ │ │ │ + ldrhteq r5, [r4], #-158 @ 0xffffff62 │ │ │ │ + ldrsbteq r4, [r4], #-26 @ 0xffffffe6 │ │ │ │ + rsbseq r5, r4, r0, lsr #19 │ │ │ │ + ldrshteq r5, [r4], #-150 @ 0xffffff6a │ │ │ │ + rsbseq r5, r4, r0, lsl #19 │ │ │ │ + ldrsbteq r5, [r4], #-150 @ 0xffffff6a │ │ │ │ + rsbseq r5, r4, r8, ror #18 │ │ │ │ + ldrhteq r5, [r4], #-158 @ 0xffffff62 │ │ │ │ + rsbseq r5, r4, r8, asr #18 │ │ │ │ + @ instruction: 0x0074599c │ │ │ │ + rsbseq r5, r4, ip, lsr #18 │ │ │ │ + rsbseq r4, r4, r6, asr #2 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00a0f8cc │ │ │ │ ldrmi fp, [r6], -pc, lsl #1 │ │ │ │ @ instruction: 0x46044a7d │ │ │ │ ldrsbhi pc, [r4, #143]! @ 0x8f @ │ │ │ │ @@ -146748,29 +146748,29 @@ │ │ │ │ mvnscc pc, pc, asr #32 │ │ │ │ @ instruction: 0xf7754478 │ │ │ │ @ instruction: 0xe7efff79 │ │ │ │ stc 7, cr15, [r4], {111} @ 0x6f │ │ │ │ andhi pc, r0, pc, lsr #7 │ │ │ │ ... │ │ │ │ rsbseq ip, pc, r8, asr #25 │ │ │ │ - rsbseq r5, r4, r8, ror #16 │ │ │ │ + rsbseq r5, r4, r0, ror r8 │ │ │ │ @ instruction: 0x000011b8 │ │ │ │ - @ instruction: 0x00741b9a │ │ │ │ - rsbseq r5, r4, r2, ror r7 │ │ │ │ - rsbseq r3, r4, lr, lsl #31 │ │ │ │ + rsbseq r1, r4, r2, lsr #23 │ │ │ │ + rsbseq r5, r4, sl, ror r7 │ │ │ │ + @ instruction: 0x00743f96 │ │ │ │ @ instruction: 0x007fcb9c │ │ │ │ - rsbseq r5, r4, lr, lsr r7 │ │ │ │ - rsbseq r3, r4, sl, asr pc │ │ │ │ - rsbseq r5, r4, r4, lsl #14 │ │ │ │ - ldrshteq r5, [r4], #-106 @ 0xffffff96 │ │ │ │ - rsbseq r5, r4, r0, asr r7 │ │ │ │ - rsbseq r5, r4, r0, ror #13 │ │ │ │ - ldrshteq r3, [r4], #-234 @ 0xffffff16 │ │ │ │ - rsbseq r5, r4, r2, asr #13 │ │ │ │ - ldrsbteq r3, [r4], #-236 @ 0xffffff14 │ │ │ │ + rsbseq r5, r4, r6, asr #14 │ │ │ │ + rsbseq r3, r4, r2, ror #30 │ │ │ │ + rsbseq r5, r4, ip, lsl #14 │ │ │ │ + rsbseq r5, r4, r2, lsl #14 │ │ │ │ + rsbseq r5, r4, r8, asr r7 │ │ │ │ + rsbseq r5, r4, r8, ror #13 │ │ │ │ + rsbseq r3, r4, r2, lsl #30 │ │ │ │ + rsbseq r5, r4, sl, asr #13 │ │ │ │ + rsbseq r3, r4, r4, ror #29 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ bl febf917c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r4, r8, ror #31 │ │ │ │ stcls 1, cr2, [r6], {1} │ │ │ │ @ instruction: 0xf7ff9400 │ │ │ │ strmi pc, [r3], -sp, asr #29 │ │ │ │ @@ -146781,16 +146781,16 @@ │ │ │ │ ldrbtmi r4, [r8], #-2054 @ 0xfffff7fa │ │ │ │ @ instruction: 0xf775300c │ │ │ │ stmdami r5, {r0, r2, r4, r5, r6, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ ldrbtmi r9, [r8], #-2307 @ 0xfffff6fd │ │ │ │ @ instruction: 0xff30f775 │ │ │ │ ldrmi r9, [r8], -r3, lsl #22 │ │ │ │ ldclt 0, cr11, [r0, #-16] │ │ │ │ - rsbseq r5, r4, lr, lsr #12 │ │ │ │ - rsbseq r3, r4, sl, asr #28 │ │ │ │ + rsbseq r5, r4, r6, lsr r6 │ │ │ │ + rsbseq r3, r4, r2, asr lr │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ bl febf91cc │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r4, r8, ror #31 │ │ │ │ stcls 1, cr2, [r6], {-0} │ │ │ │ @ instruction: 0xf7ff9400 │ │ │ │ strmi pc, [r3], -r5, lsr #29 │ │ │ │ @@ -146801,16 +146801,16 @@ │ │ │ │ ldrbtmi r4, [r8], #-2054 @ 0xfffff7fa │ │ │ │ @ instruction: 0xf775300c │ │ │ │ stmdami r5, {r0, r2, r3, r6, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ ldrbtmi r9, [r8], #-2307 @ 0xfffff6fd │ │ │ │ @ instruction: 0xff08f775 │ │ │ │ ldrmi r9, [r8], -r3, lsl #22 │ │ │ │ ldclt 0, cr11, [r0, #-16] │ │ │ │ - ldrsbteq r5, [r4], #-94 @ 0xffffffa2 │ │ │ │ - ldrshteq r3, [r4], #-218 @ 0xffffff26 │ │ │ │ + rsbseq r5, r4, r6, ror #11 │ │ │ │ + rsbseq r3, r4, r2, lsl #28 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00c8f8cc │ │ │ │ strcs fp, [r0, -r5, lsl #1] │ │ │ │ beq de6f8 │ │ │ │ ldrsbtlt pc, [r8], -sp @ │ │ │ │ @@ -146916,28 +146916,28 @@ │ │ │ │ ldmdami r2, {r0, r3, r5, r7, r8, r9, sl, sp, lr, pc} │ │ │ │ cmnpcc pc, r0, asr #4 @ p-variant is OBSOLETE │ │ │ │ andcc r4, ip, r8, ror r4 │ │ │ │ stc2l 7, cr15, [r4, #-468]! @ 0xfffffe2c │ │ │ │ strtmi r4, [r1], -pc, lsl #16 │ │ │ │ @ instruction: 0xf7754478 │ │ │ │ @ instruction: 0xe79cfe1f │ │ │ │ - rsbseq r5, r4, r4, asr r5 │ │ │ │ - rsbseq r3, r4, r0, ror sp │ │ │ │ - rsbseq r5, r4, ip, lsr r5 │ │ │ │ - rsbseq r3, r4, r8, asr sp │ │ │ │ - ldrsbteq r5, [r4], #-64 @ 0xffffffc0 │ │ │ │ - rsbseq r3, r4, ip, ror #25 │ │ │ │ - ldrhteq r5, [r4], #-72 @ 0xffffffb8 │ │ │ │ - ldrsbteq r3, [r4], #-196 @ 0xffffff3c │ │ │ │ - rsbseq r5, r4, sl, asr #8 │ │ │ │ - rsbseq r3, r4, r6, ror #24 │ │ │ │ - rsbseq r5, r4, r6, lsr #8 │ │ │ │ - rsbseq r3, r4, r2, asr #24 │ │ │ │ - rsbseq r5, r4, ip, lsl #8 │ │ │ │ - rsbseq r3, r4, r8, lsr #24 │ │ │ │ + rsbseq r5, r4, ip, asr r5 │ │ │ │ + rsbseq r3, r4, r8, ror sp │ │ │ │ + rsbseq r5, r4, r4, asr #10 │ │ │ │ + rsbseq r3, r4, r0, ror #26 │ │ │ │ + ldrsbteq r5, [r4], #-72 @ 0xffffffb8 │ │ │ │ + ldrshteq r3, [r4], #-196 @ 0xffffff3c │ │ │ │ + rsbseq r5, r4, r0, asr #9 │ │ │ │ + ldrsbteq r3, [r4], #-204 @ 0xffffff34 │ │ │ │ + rsbseq r5, r4, r2, asr r4 │ │ │ │ + rsbseq r3, r4, lr, ror #24 │ │ │ │ + rsbseq r5, r4, lr, lsr #8 │ │ │ │ + rsbseq r3, r4, sl, asr #24 │ │ │ │ + rsbseq r5, r4, r4, lsl r4 │ │ │ │ + rsbseq r3, r4, r0, lsr ip │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x0070f8cc │ │ │ │ ldclmi 0, cr11, [r6], #620 @ 0x26c │ │ │ │ @ instruction: 0xf640460e │ │ │ │ ldrbtmi r5, [ip], #-1490 @ 0xfffffa2e │ │ │ │ @@ -147180,19 +147180,19 @@ │ │ │ │ @ instruction: 0xf8cd0b08 │ │ │ │ @ instruction: 0xf8dd900c │ │ │ │ ands r9, fp, ip, lsr #32 │ │ │ │ andhi pc, r0, pc, lsr #7 │ │ │ │ ... │ │ │ │ @ instruction: 0xffffffff │ │ │ │ svcvc 0x00ffffff │ │ │ │ - rsbseq r5, r4, sl, lsl #7 │ │ │ │ + @ instruction: 0x00745392 │ │ │ │ ldrsbteq ip, [pc], #-116 │ │ │ │ @ instruction: 0x000011b8 │ │ │ │ - rsbseq r5, r4, r4, lsl #4 │ │ │ │ - rsbseq r5, r4, ip, lsl #1 │ │ │ │ + rsbseq r5, r4, ip, lsl #4 │ │ │ │ + @ instruction: 0x00745094 │ │ │ │ andcs r9, r0, #6144 @ 0x1800 │ │ │ │ eorcs pc, r1, r3, asr #16 │ │ │ │ ldrbmi r9, [r3, #-2819] @ 0xfffff4fd │ │ │ │ addshi pc, r5, r0 │ │ │ │ @ instruction: 0xf85a9b04 │ │ │ │ svcls 0x000f1b04 │ │ │ │ b 147c68c │ │ │ │ @@ -147436,25 +147436,25 @@ │ │ │ │ strbt r9, [r3], #773 @ 0x305 │ │ │ │ movwls r9, #15117 @ 0x3b0d │ │ │ │ @ instruction: 0xf76ee595 │ │ │ │ svclt 0x0000eea2 │ │ │ │ andhi pc, r0, pc, lsr #7 │ │ │ │ @ instruction: 0xffffffff │ │ │ │ svcvc 0x00ffffff │ │ │ │ - rsbseq r4, r4, r4, ror #28 │ │ │ │ + rsbseq r4, r4, ip, ror #28 │ │ │ │ @ instruction: 0x007fc296 │ │ │ │ @ instruction: 0x000011b8 │ │ │ │ - rsbseq r4, r4, r0, asr #27 │ │ │ │ - rsbseq r3, r4, r2, ror #11 │ │ │ │ - rsbseq r4, r4, lr, ror #24 │ │ │ │ - @ instruction: 0x00743490 │ │ │ │ - rsbseq r4, r4, lr, asr #24 │ │ │ │ - rsbseq r3, r4, r8, ror #8 │ │ │ │ - rsbseq r4, r4, r4, lsr ip │ │ │ │ - rsbseq r3, r4, lr, asr #8 │ │ │ │ + rsbseq r4, r4, r8, asr #27 │ │ │ │ + rsbseq r3, r4, sl, ror #11 │ │ │ │ + rsbseq r4, r4, r6, ror ip │ │ │ │ + @ instruction: 0x00743498 │ │ │ │ + rsbseq r4, r4, r6, asr ip │ │ │ │ + rsbseq r3, r4, r0, ror r4 │ │ │ │ + rsbseq r4, r4, ip, lsr ip │ │ │ │ + rsbseq r3, r4, r6, asr r4 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ blhi 15dee8 │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ bleq 6e0d6c │ │ │ │ strpl pc, [ip], #2271 @ 0x8df │ │ │ │ ldcmi 2, cr15, [ip, #692]! @ 0x2b4 │ │ │ │ @@ -147745,23 +147745,23 @@ │ │ │ │ @ instruction: 0xf773447a │ │ │ │ blls 522e88 │ │ │ │ ldrdlt pc, [r0], -r3 │ │ │ │ svclt 0x0000e679 │ │ │ │ ... │ │ │ │ rsbseq fp, pc, r6, asr #31 │ │ │ │ @ instruction: 0x000011b8 │ │ │ │ - rsbseq r4, r4, ip, asr fp │ │ │ │ - rsbseq r4, r4, sl, asr r9 │ │ │ │ - rsbseq r4, r4, lr, lsr #16 │ │ │ │ - rsbseq r3, r4, sl, asr #32 │ │ │ │ - @ instruction: 0x00744892 │ │ │ │ - ldrhteq r4, [r4], #-116 @ 0xffffff8c │ │ │ │ - ldrsbteq r2, [r4], #-240 @ 0xffffff10 │ │ │ │ - rsbseq r4, r4, r0, ror r7 │ │ │ │ - rsbseq r4, r4, r0, lsl #14 │ │ │ │ + rsbseq r4, r4, r4, ror #22 │ │ │ │ + rsbseq r4, r4, r2, ror #18 │ │ │ │ + rsbseq r4, r4, r6, lsr r8 │ │ │ │ + rsbseq r3, r4, r2, asr r0 │ │ │ │ + @ instruction: 0x0074489a │ │ │ │ + ldrhteq r4, [r4], #-124 @ 0xffffff84 │ │ │ │ + ldrsbteq r2, [r4], #-248 @ 0xffffff08 │ │ │ │ + rsbseq r4, r4, r8, ror r7 │ │ │ │ + rsbseq r4, r4, r8, lsl #14 │ │ │ │ strtmi pc, [r4], #-2271 @ 0xfffff721 │ │ │ │ @ instruction: 0xf0824638 │ │ │ │ stmdbge r7!, {r0, r1, r3, r4, r6, r9, ip, sp, lr, pc} │ │ │ │ vqshl.s8 q10, q14, │ │ │ │ strtmi r4, [r2], -r7, asr #6 │ │ │ │ @ instruction: 0xffc8f773 │ │ │ │ @ instruction: 0xf0824638 │ │ │ │ @@ -148020,54 +148020,54 @@ │ │ │ │ cdp 7, 11, cr14, cr0, cr2, {4} │ │ │ │ vstr d0, [sp, #288] @ 0x120 │ │ │ │ @ instruction: 0xf76e7b16 │ │ │ │ @ instruction: 0xed9de9ae │ │ │ │ vdup.32 d7, r7 │ │ │ │ ldrb r7, [pc], #2816 @ a331c │ │ │ │ b 2e10d8 >::_M_default_append(unsigned int)@@Base+0x5e514> │ │ │ │ - ldrhteq r4, [r4], #-96 @ 0xffffffa0 │ │ │ │ + ldrhteq r4, [r4], #-104 @ 0xffffff98 │ │ │ │ ldrhteq fp, [pc], #-164 │ │ │ │ @ instruction: 0x000011b8 │ │ │ │ - rsbseq r4, r4, r0, lsl #12 │ │ │ │ - rsbseq r2, r4, ip, lsl lr │ │ │ │ - rsbseq r4, r4, r2, ror #11 │ │ │ │ - ldrshteq r2, [r4], #-222 @ 0xffffff22 │ │ │ │ - rsbseq r4, r4, r4, asr #11 │ │ │ │ - rsbseq r2, r4, r0, ror #27 │ │ │ │ - rsbseq r4, r4, r8, asr r5 │ │ │ │ - rsbseq r2, r4, r4, ror sp │ │ │ │ - rsbseq r4, r4, r0, ror #11 │ │ │ │ - ldrshteq r4, [r4], #-76 @ 0xffffffb4 │ │ │ │ - rsbseq r2, r4, r8, lsl sp │ │ │ │ - @ instruction: 0x0074449a │ │ │ │ - ldrhteq r2, [r4], #-198 @ 0xffffff3a │ │ │ │ - rsbseq r4, r4, r8, lsr #8 │ │ │ │ - rsbseq r2, r4, r4, asr #24 │ │ │ │ - rsbseq r4, r4, ip, lsl #8 │ │ │ │ - rsbseq r2, r4, r8, lsr #24 │ │ │ │ - ldrshteq r4, [r4], #-48 @ 0xffffffd0 │ │ │ │ - rsbseq r2, r4, r2, lsl ip │ │ │ │ - ldrhteq r4, [r4], #-54 @ 0xffffffca │ │ │ │ - ldrsbteq r2, [r4], #-176 @ 0xffffff50 │ │ │ │ - @ instruction: 0x0074439a │ │ │ │ - ldrhteq r2, [r4], #-180 @ 0xffffff4c │ │ │ │ - rsbseq r4, r4, lr, ror r3 │ │ │ │ - @ instruction: 0x00742b9a │ │ │ │ - rsbseq r4, r4, r2, ror #6 │ │ │ │ - rsbseq r2, r4, lr, ror fp │ │ │ │ - rsbseq r4, r4, r8, asr #6 │ │ │ │ - rsbseq r2, r4, r2, ror #22 │ │ │ │ - rsbseq r4, r4, lr, lsr #6 │ │ │ │ - rsbseq r2, r4, r8, asr #22 │ │ │ │ - rsbseq r4, r4, r4, lsl r3 │ │ │ │ - rsbseq r2, r4, lr, lsr #22 │ │ │ │ - ldrshteq r4, [r4], #-42 @ 0xffffffd6 │ │ │ │ - rsbseq r2, r4, r4, lsl fp │ │ │ │ - rsbseq r4, r4, r0, ror #5 │ │ │ │ - ldrshteq r2, [r4], #-170 @ 0xffffff56 │ │ │ │ + rsbseq r4, r4, r8, lsl #12 │ │ │ │ + rsbseq r2, r4, r4, lsr #28 │ │ │ │ + rsbseq r4, r4, sl, ror #11 │ │ │ │ + rsbseq r2, r4, r6, lsl #28 │ │ │ │ + rsbseq r4, r4, ip, asr #11 │ │ │ │ + rsbseq r2, r4, r8, ror #27 │ │ │ │ + rsbseq r4, r4, r0, ror #10 │ │ │ │ + rsbseq r2, r4, ip, ror sp │ │ │ │ + rsbseq r4, r4, r8, ror #11 │ │ │ │ + rsbseq r4, r4, r4, lsl #10 │ │ │ │ + rsbseq r2, r4, r0, lsr #26 │ │ │ │ + rsbseq r4, r4, r2, lsr #9 │ │ │ │ + ldrhteq r2, [r4], #-206 @ 0xffffff32 │ │ │ │ + rsbseq r4, r4, r0, lsr r4 │ │ │ │ + rsbseq r2, r4, ip, asr #24 │ │ │ │ + rsbseq r4, r4, r4, lsl r4 │ │ │ │ + rsbseq r2, r4, r0, lsr ip │ │ │ │ + ldrshteq r4, [r4], #-56 @ 0xffffffc8 │ │ │ │ + rsbseq r2, r4, sl, lsl ip │ │ │ │ + ldrhteq r4, [r4], #-62 @ 0xffffffc2 │ │ │ │ + ldrsbteq r2, [r4], #-184 @ 0xffffff48 │ │ │ │ + rsbseq r4, r4, r2, lsr #7 │ │ │ │ + ldrhteq r2, [r4], #-188 @ 0xffffff44 │ │ │ │ + rsbseq r4, r4, r6, lsl #7 │ │ │ │ + rsbseq r2, r4, r2, lsr #23 │ │ │ │ + rsbseq r4, r4, sl, ror #6 │ │ │ │ + rsbseq r2, r4, r6, lsl #23 │ │ │ │ + rsbseq r4, r4, r0, asr r3 │ │ │ │ + rsbseq r2, r4, sl, ror #22 │ │ │ │ + rsbseq r4, r4, r6, lsr r3 │ │ │ │ + rsbseq r2, r4, r0, asr fp │ │ │ │ + rsbseq r4, r4, ip, lsl r3 │ │ │ │ + rsbseq r2, r4, r6, lsr fp │ │ │ │ + rsbseq r4, r4, r2, lsl #6 │ │ │ │ + rsbseq r2, r4, ip, lsl fp │ │ │ │ + rsbseq r4, r4, r8, ror #5 │ │ │ │ + rsbseq r2, r4, r2, lsl #22 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ blhi 15e880 │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00c0f8cc │ │ │ │ @ instruction: 0x3050f890 │ │ │ │ strmi fp, [r4], -r5, lsl #1 │ │ │ │ @@ -148312,25 +148312,25 @@ │ │ │ │ mvnscc pc, pc, asr #32 │ │ │ │ @ instruction: 0xf7744478 │ │ │ │ @ instruction: 0xe7d6fb3b │ │ │ │ svc 0x00c6f76d │ │ │ │ ... │ │ │ │ rsbseq fp, pc, sl, lsl r4 @ │ │ │ │ @ instruction: 0x000011b8 │ │ │ │ - rsbseq r3, r4, r4, ror #30 │ │ │ │ - rsbseq r2, r4, r0, lsl #15 │ │ │ │ + rsbseq r3, r4, ip, ror #30 │ │ │ │ + rsbseq r2, r4, r8, lsl #15 │ │ │ │ rsbseq fp, pc, sl, lsl #7 │ │ │ │ - rsbseq r3, r4, r6, lsl #30 │ │ │ │ - @ instruction: 0x00743e94 │ │ │ │ - ldrhteq r2, [r4], #-96 @ 0xffffffa0 │ │ │ │ - rsbseq r3, r4, ip, ror lr │ │ │ │ - @ instruction: 0x00742698 │ │ │ │ - rsbseq r3, r4, lr, lsr lr │ │ │ │ + rsbseq r3, r4, lr, lsl #30 │ │ │ │ + @ instruction: 0x00743e9c │ │ │ │ + ldrhteq r2, [r4], #-104 @ 0xffffff98 │ │ │ │ + rsbseq r3, r4, r4, lsl #29 │ │ │ │ + rsbseq r2, r4, r0, lsr #13 │ │ │ │ rsbseq r3, r4, r6, asr #28 │ │ │ │ - rsbseq r2, r4, r0, ror #12 │ │ │ │ + rsbseq r3, r4, lr, asr #28 │ │ │ │ + rsbseq r2, r4, r8, ror #12 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ blhi 25eca0 │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ beq 12e1b24 │ │ │ │ @ instruction: 0xf2ad4d97 │ │ │ │ ldcmi 13, cr5, [r7], {124} @ 0x7c │ │ │ │ @@ -148481,17 +148481,17 @@ │ │ │ │ mrc 6, 5, r4, cr7, cr14, {1} │ │ │ │ @ instruction: 0xf5013b00 │ │ │ │ ldc 1, cr6, [r1, #-712] @ 0xfffffd38 │ │ │ │ ands r4, r3, r2, lsl #22 │ │ │ │ ... │ │ │ │ rsbseq fp, pc, r0, lsl r2 @ │ │ │ │ @ instruction: 0x000011b8 │ │ │ │ - rsbseq r3, r4, r6, lsl #27 │ │ │ │ - rsbseq r3, r4, r0, lsr ip │ │ │ │ - rsbseq r3, r4, r0, lsr #23 │ │ │ │ + rsbseq r3, r4, lr, lsl #27 │ │ │ │ + rsbseq r3, r4, r8, lsr ip │ │ │ │ + rsbseq r3, r4, r8, lsr #23 │ │ │ │ eorne pc, r7, r4, asr #16 │ │ │ │ @ instruction: 0xf1074290 │ │ │ │ eorle r0, r4, r1, lsl #14 │ │ │ │ blne 1e1bc0 │ │ │ │ strbeq lr, [r1, #2828] @ 0xb0c │ │ │ │ blvs df0d4 │ │ │ │ blvc ff25f544 │ │ │ │ @@ -149178,26 +149178,26 @@ │ │ │ │ blls cc9178 │ │ │ │ stmdaeq r3, {r1, r2, r8, r9, fp, sp, lr, pc} │ │ │ │ svclt 0x0000e015 │ │ │ │ andhi pc, r0, pc, lsr #7 │ │ │ │ ... │ │ │ │ @ instruction: 0xffffffff │ │ │ │ svcvc 0x00ffffff │ │ │ │ - ldrsbteq r3, [r4], #-172 @ 0xffffff54 │ │ │ │ - rsbseq r3, r4, sl, asr #16 │ │ │ │ + rsbseq r3, r4, r4, ror #21 │ │ │ │ + rsbseq r3, r4, r2, asr r8 │ │ │ │ @ instruction: 0xffffad21 │ │ │ │ - rsbseq r3, r4, lr, lsl #9 │ │ │ │ + @ instruction: 0x00743496 │ │ │ │ addsmi r3, r1, #1073741824 @ 0x40000000 │ │ │ │ @ instruction: 0xf85cda3a │ │ │ │ blcc f3170 │ │ │ │ ldmle r7!, {r0, r8, r9, fp, sp}^ │ │ │ │ bls 90b1ac │ │ │ │ @ instruction: 0xf853681b │ │ │ │ blls 8405f4 │ │ │ │ - blls 86afe4 │ │ │ │ + blls 86afe4 │ │ │ │ b 148ae00 │ │ │ │ bl 1967098 │ │ │ │ @ instruction: 0xf85b0502 │ │ │ │ bne ff9b0660 │ │ │ │ movweq lr, #43787 @ 0xab0b │ │ │ │ bl 19fe6f8 │ │ │ │ blls 5a599c │ │ │ │ @@ -149240,15 +149240,15 @@ │ │ │ │ ldmdals ip, {r9, ip, pc} │ │ │ │ @ instruction: 0xf7f89a20 │ │ │ │ stmdacs r1, {r0, r1, r2, r3, r4, r7, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ eorhi pc, r8, #65 @ 0x41 │ │ │ │ @ instruction: 0x46499b1a │ │ │ │ mcrrge 3, 0, r9, pc, cr2 │ │ │ │ vldrge d25, [sl, #-120] @ 0xffffff88 │ │ │ │ - blls 889240 │ │ │ │ + blls 889240 │ │ │ │ blls d09248 │ │ │ │ blls e49270 │ │ │ │ blls b09270 │ │ │ │ stmdals ip!, {r3, r8, r9, ip, pc} │ │ │ │ andls r9, r7, ip, lsr fp │ │ │ │ ldmdavs fp, {r5, r9, fp, ip, pc} │ │ │ │ blls e0928c │ │ │ │ @@ -149809,15 +149809,15 @@ │ │ │ │ bls 80564c │ │ │ │ ldmdavs r4, {r0, r1, r3, r4, r7} │ │ │ │ @ instruction: 0xa118f8dd │ │ │ │ subsge pc, r0, sp, asr #17 │ │ │ │ tstls r7, #1392508928 @ 0x53000000 │ │ │ │ ldmib sp, {r1, r2, r5, r8, r9, fp, ip, pc}^ │ │ │ │ ldmdavs sl, {r0, r5, r8, fp, sp, lr} │ │ │ │ - blge 85f698 │ │ │ │ + blge 85f698 │ │ │ │ blhi fef205a4 │ │ │ │ @ instruction: 0x46379b14 │ │ │ │ ldrsbgt pc, [r4], #-141 @ 0xffffff73 @ │ │ │ │ @ instruction: 0xf854681b │ │ │ │ ldmdavs fp, {r0, r1, r5, ip, sp} │ │ │ │ blls 8befac │ │ │ │ rsceq r9, r1, r6, lsl r4 │ │ │ │ @@ -149998,51 +149998,51 @@ │ │ │ │ stmdami sl!, {r0, r2, r3, r6, r8, sl, fp, ip, sp, lr, pc} │ │ │ │ mvnscc pc, pc, asr #32 │ │ │ │ @ instruction: 0xf7724478 │ │ │ │ strbt pc, [ip], -r7, lsl #28 @ │ │ │ │ andhi pc, r0, pc, lsr #7 │ │ │ │ @ instruction: 0xffffffff │ │ │ │ svcvc 0x00ffffff │ │ │ │ - rsbseq r2, r4, r8, lsr #31 │ │ │ │ - rsbseq r2, r4, r0, asr lr │ │ │ │ - rsbseq r1, r4, sl, ror #12 │ │ │ │ - rsbseq r2, r4, r6, lsl lr │ │ │ │ + ldrhteq r2, [r4], #-240 @ 0xffffff10 │ │ │ │ + rsbseq r2, r4, r8, asr lr │ │ │ │ + rsbseq r1, r4, r2, ror r6 │ │ │ │ + rsbseq r2, r4, lr, lsl lr │ │ │ │ rsbseq sl, pc, lr, lsl #4 │ │ │ │ @ instruction: 0x000011b8 │ │ │ │ - rsbseq r2, r4, r4, asr lr │ │ │ │ - rsbseq r2, r4, r4, asr #26 │ │ │ │ - rsbseq r1, r4, lr, asr r5 │ │ │ │ - rsbseq r2, r4, lr, lsl #26 │ │ │ │ - rsbseq r1, r4, r6, lsr #10 │ │ │ │ - ldrshteq r2, [r4], #-192 @ 0xffffff40 │ │ │ │ - rsbseq r1, r4, r8, lsl #10 │ │ │ │ - rsbseq r2, r4, lr, asr r8 │ │ │ │ - rsbseq r2, r4, sl, lsl r8 │ │ │ │ - ldrsbteq r2, [r4], #-126 @ 0xffffff82 │ │ │ │ - ldrsbteq r2, [r4], #-116 @ 0xffffff8c │ │ │ │ - ldrshteq r0, [r4], #-246 @ 0xffffff0a │ │ │ │ - rsbseq r2, r4, lr, asr #14 │ │ │ │ - rsbseq r0, r4, sl, ror #30 │ │ │ │ - rsbseq r2, r4, r4, lsr r7 │ │ │ │ - rsbseq r0, r4, r0, asr pc │ │ │ │ - rsbseq r2, r4, ip, lsl r7 │ │ │ │ - rsbseq r0, r4, r6, lsr pc │ │ │ │ - rsbseq r2, r4, r2, lsl #14 │ │ │ │ - rsbseq r0, r4, ip, lsl pc │ │ │ │ - rsbseq r2, r4, r8, ror #13 │ │ │ │ - rsbseq r0, r4, r2, lsl #30 │ │ │ │ + rsbseq r2, r4, ip, asr lr │ │ │ │ + rsbseq r2, r4, ip, asr #26 │ │ │ │ + rsbseq r1, r4, r6, ror #10 │ │ │ │ + rsbseq r2, r4, r6, lsl sp │ │ │ │ + rsbseq r1, r4, lr, lsr #10 │ │ │ │ + ldrshteq r2, [r4], #-200 @ 0xffffff38 │ │ │ │ + rsbseq r1, r4, r0, lsl r5 │ │ │ │ + rsbseq r2, r4, r6, ror #16 │ │ │ │ + rsbseq r2, r4, r2, lsr #16 │ │ │ │ + rsbseq r2, r4, r6, ror #15 │ │ │ │ + ldrsbteq r2, [r4], #-124 @ 0xffffff84 │ │ │ │ + ldrshteq r0, [r4], #-254 @ 0xffffff02 │ │ │ │ + rsbseq r2, r4, r6, asr r7 │ │ │ │ + rsbseq r0, r4, r2, ror pc │ │ │ │ + rsbseq r2, r4, ip, lsr r7 │ │ │ │ + rsbseq r0, r4, r8, asr pc │ │ │ │ + rsbseq r2, r4, r4, lsr #14 │ │ │ │ + rsbseq r0, r4, lr, lsr pc │ │ │ │ + rsbseq r2, r4, sl, lsl #14 │ │ │ │ + rsbseq r0, r4, r4, lsr #30 │ │ │ │ + ldrshteq r2, [r4], #-96 @ 0xffffffa0 │ │ │ │ + rsbseq r0, r4, sl, lsl #30 │ │ │ │ + rsbseq r2, r4, lr, lsr #9 │ │ │ │ rsbseq r2, r4, r6, lsr #9 │ │ │ │ - @ instruction: 0x0074249e │ │ │ │ - rsbseq r0, r4, r0, asr #25 │ │ │ │ - rsbseq r2, r4, ip, ror r4 │ │ │ │ - @ instruction: 0x00740c98 │ │ │ │ - ldrshteq r2, [r4], #-56 @ 0xffffffc8 │ │ │ │ - rsbseq r0, r4, r4, lsl ip │ │ │ │ - ldrsbteq r2, [r4], #-62 @ 0xffffffc2 │ │ │ │ - ldrshteq r0, [r4], #-184 @ 0xffffff48 │ │ │ │ + rsbseq r0, r4, r8, asr #25 │ │ │ │ + rsbseq r2, r4, r4, lsl #9 │ │ │ │ + rsbseq r0, r4, r0, lsr #25 │ │ │ │ + rsbseq r2, r4, r0, lsl #8 │ │ │ │ + rsbseq r0, r4, ip, lsl ip │ │ │ │ + rsbseq r2, r4, r6, ror #7 │ │ │ │ + rsbseq r0, r4, r0, lsl #24 │ │ │ │ tstls r2, #27648 @ 0x6c00 │ │ │ │ blcs cbfd4 │ │ │ │ rschi pc, r6, #0 │ │ │ │ @ instruction: 0xeeb09947 │ │ │ │ bls 807fd8 │ │ │ │ blmi ff2a093c │ │ │ │ bl f6b00 │ │ │ │ @@ -150241,20 +150241,20 @@ │ │ │ │ @ instruction: 0xf8dd461e │ │ │ │ strcs fp, [r0], #-240 @ 0xffffff10 │ │ │ │ ldrdhi pc, [ip], sp │ │ │ │ ldrsbtls pc, [r0], #-141 @ 0xffffff73 @ │ │ │ │ ldrdge pc, [r4, -sp] │ │ │ │ svclt 0x0000e013 │ │ │ │ ... │ │ │ │ - rsbseq r2, r4, sl, lsl #3 │ │ │ │ - rsbseq r2, r4, r4, ror #2 │ │ │ │ - rsbseq r2, r4, r2, asr r0 │ │ │ │ - rsbseq r0, r4, lr, ror #16 │ │ │ │ - rsbseq r2, r4, r8, lsr r0 │ │ │ │ - rsbseq r0, r4, r2, asr r8 │ │ │ │ + @ instruction: 0x00742192 │ │ │ │ + rsbseq r2, r4, ip, ror #2 │ │ │ │ + rsbseq r2, r4, sl, asr r0 │ │ │ │ + rsbseq r0, r4, r6, ror r8 │ │ │ │ + rsbseq r2, r4, r0, asr #32 │ │ │ │ + rsbseq r0, r4, sl, asr r8 │ │ │ │ adcsmi r3, r4, #16777216 @ 0x1000000 │ │ │ │ ldmdavs fp!, {r0, r5, r6, ip, lr, pc} │ │ │ │ ldrdcs pc, [r0], -fp │ │ │ │ eorcc pc, r4, r3, asr r8 @ │ │ │ │ eorcs pc, r3, r2, asr r8 @ │ │ │ │ @ instruction: 0xddf32a00 │ │ │ │ bcs fe4e0e34 │ │ │ │ @@ -150269,15 +150269,15 @@ │ │ │ │ @ instruction: 0xf772300c │ │ │ │ ldmmi r8, {r0, r1, r3, r5, r8, r9, fp, ip, sp, lr, pc}^ │ │ │ │ ldrbtmi r4, [r8], #-1577 @ 0xfffff9d7 │ │ │ │ blx ffa63412 │ │ │ │ ldmlt r7, {r0, r1, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc}^ │ │ │ │ @ instruction: 0x462948d5 │ │ │ │ andcc r4, ip, r8, ror r4 │ │ │ │ - blx 863422 │ │ │ │ + blx 863422 │ │ │ │ @ instruction: 0xf04f48d3 │ │ │ │ ldrbtmi r3, [r8], #-511 @ 0xfffffe01 │ │ │ │ blx ff6e342e │ │ │ │ ldmdblt r8!, {r0, r1, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc} │ │ │ │ @ instruction: 0x462948d0 │ │ │ │ andcc r4, ip, r8, ror r4 │ │ │ │ blx 4e343e │ │ │ │ @@ -150478,48 +150478,48 @@ │ │ │ │ @ instruction: 0xf772300c │ │ │ │ stmdami r7!, {r0, r3, r7, r8, fp, ip, sp, lr, pc} │ │ │ │ mvnscc pc, pc, asr #32 │ │ │ │ @ instruction: 0xf7724478 │ │ │ │ @ instruction: 0xf7fefa43 │ │ │ │ svclt 0x0000bfb2 │ │ │ │ ... │ │ │ │ - @ instruction: 0x00741f9a │ │ │ │ - ldrhteq r0, [r4], #-118 @ 0xffffff8a │ │ │ │ - rsbseq r1, r4, r0, lsl #31 │ │ │ │ - @ instruction: 0x0074079a │ │ │ │ - rsbseq r1, r4, r4, ror #30 │ │ │ │ - rsbseq r0, r4, lr, ror r7 │ │ │ │ - rsbseq r1, r4, ip, lsr pc │ │ │ │ - rsbseq r0, r4, r6, asr r7 │ │ │ │ - rsbseq r1, r4, r0, lsr #30 │ │ │ │ - rsbseq r0, r4, sl, lsr r7 │ │ │ │ - rsbseq r1, r4, r2, lsr #29 │ │ │ │ - ldrhteq r0, [r4], #-110 @ 0xffffff92 │ │ │ │ - rsbseq r1, r4, r6, lsl #29 │ │ │ │ - rsbseq r0, r4, r2, lsr #13 │ │ │ │ - rsbseq r1, r4, lr, lsr lr │ │ │ │ - rsbseq r0, r4, r8, asr r6 │ │ │ │ - rsbseq r1, r4, r2, lsr #28 │ │ │ │ - rsbseq r0, r4, ip, lsr r6 │ │ │ │ - rsbseq r1, r4, r6, lsl #28 │ │ │ │ - rsbseq r0, r4, r0, lsr #12 │ │ │ │ - @ instruction: 0x00741d9a │ │ │ │ - ldrhteq r0, [r4], #-92 @ 0xffffffa4 │ │ │ │ - rsbseq r1, r4, lr, ror #26 │ │ │ │ - @ instruction: 0x00740590 │ │ │ │ - rsbseq r1, r4, lr, lsr sp │ │ │ │ - rsbseq r0, r4, r0, ror #10 │ │ │ │ - ldrhteq r1, [r4], #-198 @ 0xffffff3a │ │ │ │ - ldrsbteq r0, [r4], #-66 @ 0xffffffbe │ │ │ │ - rsbseq r1, r4, ip, lsl #25 │ │ │ │ - rsbseq r0, r4, r8, lsr #9 │ │ │ │ - rsbseq r1, r4, r2, ror ip │ │ │ │ - rsbseq r0, r4, ip, lsl #9 │ │ │ │ - rsbseq r1, r4, r6, asr ip │ │ │ │ - rsbseq r0, r4, r0, ror r4 │ │ │ │ + rsbseq r1, r4, r2, lsr #31 │ │ │ │ + ldrhteq r0, [r4], #-126 @ 0xffffff82 │ │ │ │ + rsbseq r1, r4, r8, lsl #31 │ │ │ │ + rsbseq r0, r4, r2, lsr #15 │ │ │ │ + rsbseq r1, r4, ip, ror #30 │ │ │ │ + rsbseq r0, r4, r6, lsl #15 │ │ │ │ + rsbseq r1, r4, r4, asr #30 │ │ │ │ + rsbseq r0, r4, lr, asr r7 │ │ │ │ + rsbseq r1, r4, r8, lsr #30 │ │ │ │ + rsbseq r0, r4, r2, asr #14 │ │ │ │ + rsbseq r1, r4, sl, lsr #29 │ │ │ │ + rsbseq r0, r4, r6, asr #13 │ │ │ │ + rsbseq r1, r4, lr, lsl #29 │ │ │ │ + rsbseq r0, r4, sl, lsr #13 │ │ │ │ + rsbseq r1, r4, r6, asr #28 │ │ │ │ + rsbseq r0, r4, r0, ror #12 │ │ │ │ + rsbseq r1, r4, sl, lsr #28 │ │ │ │ + rsbseq r0, r4, r4, asr #12 │ │ │ │ + rsbseq r1, r4, lr, lsl #28 │ │ │ │ + rsbseq r0, r4, r8, lsr #12 │ │ │ │ + rsbseq r1, r4, r2, lsr #27 │ │ │ │ + rsbseq r0, r4, r4, asr #11 │ │ │ │ + rsbseq r1, r4, r6, ror sp │ │ │ │ + @ instruction: 0x00740598 │ │ │ │ + rsbseq r1, r4, r6, asr #26 │ │ │ │ + rsbseq r0, r4, r8, ror #10 │ │ │ │ + ldrhteq r1, [r4], #-206 @ 0xffffff32 │ │ │ │ + ldrsbteq r0, [r4], #-74 @ 0xffffffb6 │ │ │ │ + @ instruction: 0x00741c94 │ │ │ │ + ldrhteq r0, [r4], #-64 @ 0xffffffc0 │ │ │ │ + rsbseq r1, r4, sl, ror ip │ │ │ │ + @ instruction: 0x00740494 │ │ │ │ + rsbseq r1, r4, lr, asr ip │ │ │ │ + rsbseq r0, r4, r8, ror r4 │ │ │ │ @ instruction: 0x4621485f │ │ │ │ andcc r4, ip, r8, ror r4 │ │ │ │ @ instruction: 0xf932f772 │ │ │ │ @ instruction: 0xf04f485d │ │ │ │ ldrbtmi r3, [r8], #-511 @ 0xfffffe01 │ │ │ │ @ instruction: 0xf9ecf772 │ │ │ │ svclt 0x005bf7fe │ │ │ │ @@ -150608,32 +150608,32 @@ │ │ │ │ @ instruction: 0xf76bbeb6 │ │ │ │ blls d212d8 │ │ │ │ ldrmi r9, [sl], r9, asr #6 │ │ │ │ tstls r2, #40, 6 @ 0xa0000000 │ │ │ │ movwcs r9, #4936 @ 0x1348 │ │ │ │ @ instruction: 0xf7fe932b │ │ │ │ svclt 0x0000babe │ │ │ │ - rsbseq r1, r4, r8, lsr #23 │ │ │ │ - rsbseq r0, r4, r2, asr #7 │ │ │ │ - rsbseq r1, r4, r4, lsl #23 │ │ │ │ - @ instruction: 0x0074039e │ │ │ │ - rsbseq r1, r4, r8, ror #22 │ │ │ │ - rsbseq r0, r4, r2, lsl #7 │ │ │ │ - rsbseq r1, r4, sl, asr #22 │ │ │ │ - rsbseq r0, r4, r4, ror #6 │ │ │ │ - rsbseq r1, r4, lr, lsr #22 │ │ │ │ - rsbseq r0, r4, r8, asr #6 │ │ │ │ - rsbseq r1, r4, r0, lsl fp │ │ │ │ - rsbseq r0, r4, sl, lsr #6 │ │ │ │ - rsbseq r1, r4, r6, asr #21 │ │ │ │ - rsbseq r0, r4, r0, ror #5 │ │ │ │ - rsbseq r1, r4, sl, lsl #21 │ │ │ │ - rsbseq r0, r4, r4, lsr #5 │ │ │ │ - rsbseq r1, r4, lr, asr sl │ │ │ │ - rsbseq r0, r4, r8, ror r2 │ │ │ │ + ldrhteq r1, [r4], #-176 @ 0xffffff50 │ │ │ │ + rsbseq r0, r4, sl, asr #7 │ │ │ │ + rsbseq r1, r4, ip, lsl #23 │ │ │ │ + rsbseq r0, r4, r6, lsr #7 │ │ │ │ + rsbseq r1, r4, r0, ror fp │ │ │ │ + rsbseq r0, r4, sl, lsl #7 │ │ │ │ + rsbseq r1, r4, r2, asr fp │ │ │ │ + rsbseq r0, r4, ip, ror #6 │ │ │ │ + rsbseq r1, r4, r6, lsr fp │ │ │ │ + rsbseq r0, r4, r0, asr r3 │ │ │ │ + rsbseq r1, r4, r8, lsl fp │ │ │ │ + rsbseq r0, r4, r2, lsr r3 │ │ │ │ + rsbseq r1, r4, lr, asr #21 │ │ │ │ + rsbseq r0, r4, r8, ror #5 │ │ │ │ + @ instruction: 0x00741a92 │ │ │ │ + rsbseq r0, r4, ip, lsr #5 │ │ │ │ + rsbseq r1, r4, r6, ror #20 │ │ │ │ + rsbseq r0, r4, r0, lsl #5 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ blhi 1610ac │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00a0f8cc │ │ │ │ @ instruction: 0xb010f8d1 │ │ │ │ addlt r2, sp, r0, lsl #6 │ │ │ │ @@ -150910,24 +150910,24 @@ │ │ │ │ @ instruction: 0xf771300c │ │ │ │ stmdami lr, {r0, r1, r2, r5, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ ldrbtmi r4, [r8], #-1577 @ 0xfffff9d7 │ │ │ │ mcr2 7, 7, pc, cr2, cr1, {3} @ │ │ │ │ svclt 0x0000e734 │ │ │ │ ldrshteq r8, [pc], #-222 │ │ │ │ @ instruction: 0x00000eb4 │ │ │ │ - rsbseq r1, r4, sl, ror #12 │ │ │ │ - rsbseq pc, r3, r6, lsl #29 │ │ │ │ - rsbseq r1, r4, r6, ror #11 │ │ │ │ - rsbseq pc, r3, r2, lsl #28 │ │ │ │ - rsbseq r1, r4, sl, asr #11 │ │ │ │ - rsbseq pc, r3, r6, ror #27 │ │ │ │ - rsbseq r1, r4, lr, lsr #11 │ │ │ │ - rsbseq pc, r3, sl, asr #27 │ │ │ │ - @ instruction: 0x00741592 │ │ │ │ - rsbseq pc, r3, lr, lsr #27 │ │ │ │ + rsbseq r1, r4, r2, ror r6 │ │ │ │ + rsbseq pc, r3, lr, lsl #29 │ │ │ │ + rsbseq r1, r4, lr, ror #11 │ │ │ │ + rsbseq pc, r3, sl, lsl #28 │ │ │ │ + ldrsbteq r1, [r4], #-82 @ 0xffffffae │ │ │ │ + rsbseq pc, r3, lr, ror #27 │ │ │ │ + ldrhteq r1, [r4], #-86 @ 0xffffffaa │ │ │ │ + ldrsbteq pc, [r3], #-210 @ 0xffffff2e @ │ │ │ │ + @ instruction: 0x0074159a │ │ │ │ + ldrhteq pc, [r3], #-214 @ 0xffffff2a @ │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ blhi 3e1544 │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x0068f8cc │ │ │ │ @ instruction: 0xf8df4688 │ │ │ │ @ instruction: 0xf8df15f0 │ │ │ │ @@ -151308,46 +151308,46 @@ │ │ │ │ stmdbls r5, {r0, r2, r5, fp, lr} │ │ │ │ @ instruction: 0xf7714478 │ │ │ │ blls 2255a8 │ │ │ │ @ instruction: 0xf76be5dc │ │ │ │ svclt 0x0000e854 │ │ │ │ rsbseq r8, pc, ip, ror #18 │ │ │ │ @ instruction: 0x000011b8 │ │ │ │ - rsbseq r1, r4, r0, lsr #8 │ │ │ │ - rsbseq pc, r3, sl, lsr ip @ │ │ │ │ + rsbseq r1, r4, r8, lsr #8 │ │ │ │ + rsbseq pc, r3, r2, asr #24 │ │ │ │ rsbseq r8, pc, r8, asr #15 │ │ │ │ - rsbseq r1, r4, sl, lsl #6 │ │ │ │ - rsbseq pc, r3, r6, lsr #22 │ │ │ │ - rsbseq r1, r4, sl, lsl #2 │ │ │ │ - rsbseq pc, r3, r6, lsr #18 │ │ │ │ - rsbseq r1, r4, r6, ror #1 │ │ │ │ - ldrhteq r1, [r4], #-16 │ │ │ │ - rsbseq r1, r4, r0, lsl #4 │ │ │ │ - @ instruction: 0x00741096 │ │ │ │ - ldrhteq pc, [r3], #-130 @ 0xffffff7e @ │ │ │ │ - rsbseq r1, r4, r8, ror r0 │ │ │ │ - @ instruction: 0x0073f894 │ │ │ │ - rsbseq r1, r4, sl, asr r0 │ │ │ │ - rsbseq pc, r3, r6, ror r8 @ │ │ │ │ - rsbseq r1, r4, lr, lsr r0 │ │ │ │ - ldrsbteq r1, [r4], #-16 │ │ │ │ - ldrsbteq r5, [r6], #-146 @ 0xffffff6e │ │ │ │ - ldrshteq r0, [r4], #-250 @ 0xffffff06 │ │ │ │ - rsbseq pc, r3, r6, lsl r8 @ │ │ │ │ - ldrsbteq r0, [r4], #-252 @ 0xffffff04 │ │ │ │ - ldrshteq pc, [r3], #-120 @ 0xffffff88 @ │ │ │ │ - ldrhteq r0, [r4], #-254 @ 0xffffff02 │ │ │ │ - ldrsbteq pc, [r3], #-122 @ 0xffffff86 @ │ │ │ │ - rsbseq r1, r4, sl, lsl #1 │ │ │ │ - @ instruction: 0x00740f9a │ │ │ │ - ldrhteq pc, [r3], #-118 @ 0xffffff8a @ │ │ │ │ - rsbseq r0, r4, lr, ror pc │ │ │ │ - rsbseq r1, r4, r0, rrx │ │ │ │ - rsbseq r0, r4, r0, ror #30 │ │ │ │ - rsbseq pc, r3, ip, ror r7 @ │ │ │ │ + rsbseq r1, r4, r2, lsl r3 │ │ │ │ + rsbseq pc, r3, lr, lsr #22 │ │ │ │ + rsbseq r1, r4, r2, lsl r1 │ │ │ │ + rsbseq pc, r3, lr, lsr #18 │ │ │ │ + rsbseq r1, r4, lr, ror #1 │ │ │ │ + ldrhteq r1, [r4], #-24 @ 0xffffffe8 │ │ │ │ + rsbseq r1, r4, r8, lsl #4 │ │ │ │ + @ instruction: 0x0074109e │ │ │ │ + ldrhteq pc, [r3], #-138 @ 0xffffff76 @ │ │ │ │ + rsbseq r1, r4, r0, lsl #1 │ │ │ │ + @ instruction: 0x0073f89c │ │ │ │ + rsbseq r1, r4, r2, rrx │ │ │ │ + rsbseq pc, r3, lr, ror r8 @ │ │ │ │ + rsbseq r1, r4, r6, asr #32 │ │ │ │ + ldrsbteq r1, [r4], #-24 @ 0xffffffe8 │ │ │ │ + ldrsbteq r5, [r6], #-154 @ 0xffffff66 │ │ │ │ + rsbseq r1, r4, r2 │ │ │ │ + rsbseq pc, r3, lr, lsl r8 @ │ │ │ │ + rsbseq r0, r4, r4, ror #31 │ │ │ │ + rsbseq pc, r3, r0, lsl #16 │ │ │ │ + rsbseq r0, r4, r6, asr #31 │ │ │ │ + rsbseq pc, r3, r2, ror #15 │ │ │ │ + @ instruction: 0x00741092 │ │ │ │ + rsbseq r0, r4, r2, lsr #31 │ │ │ │ + ldrhteq pc, [r3], #-126 @ 0xffffff82 @ │ │ │ │ + rsbseq r0, r4, r6, lsl #31 │ │ │ │ + rsbseq r1, r4, r8, rrx │ │ │ │ + rsbseq r0, r4, r8, ror #30 │ │ │ │ + rsbseq pc, r3, r4, lsl #15 │ │ │ │ mvnsmi lr, sp, lsr #18 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d8f8cc │ │ │ │ strmi fp, [r6], -r4, lsl #1 │ │ │ │ cdpne 6, 1, cr4, cr15, cr8, {4} │ │ │ │ svcne 0x0015dd23 │ │ │ │ @@ -151426,17 +151426,17 @@ │ │ │ │ ldrmi r2, [r0], -r0, lsl #6 │ │ │ │ movwcc lr, #39364 @ 0x99c4 │ │ │ │ movwcc lr, #47556 @ 0xb9c4 │ │ │ │ movwcc lr, #55748 @ 0xd9c4 │ │ │ │ movwcc lr, #63940 @ 0xf9c4 │ │ │ │ pop {r2, ip, sp, pc} │ │ │ │ svclt 0x000081f0 │ │ │ │ - rsbseq r0, r4, r6, ror lr │ │ │ │ - @ instruction: 0x0073f692 │ │ │ │ - rsbseq r0, r4, r2, lsr lr │ │ │ │ + rsbseq r0, r4, lr, ror lr │ │ │ │ + @ instruction: 0x0073f69a │ │ │ │ + rsbseq r0, r4, sl, lsr lr │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ bleq 12e4bb8 │ │ │ │ ldcmi 2, cr15, [r4, #692] @ 0x2b4 │ │ │ │ stcmi 8, cr15, [r0], {223} @ 0xdf │ │ │ │ ldrbtmi r4, [ip], #-1549 @ 0xfffff9f3 │ │ │ │ @@ -152205,57 +152205,57 @@ │ │ │ │ @ instruction: 0xf04f4830 │ │ │ │ ldrbtmi r3, [r8], #-511 @ 0xfffffe01 │ │ │ │ stc2l 7, cr15, [r6], {112} @ 0x70 │ │ │ │ blt fe765488 │ │ │ │ ldmdb r0, {r1, r3, r5, r6, r8, r9, sl, ip, sp, lr, pc}^ │ │ │ │ rsbseq r8, pc, lr, ror r1 @ │ │ │ │ @ instruction: 0x000011b8 │ │ │ │ - rsbseq r0, r4, r4, lsr #24 │ │ │ │ - rsbseq pc, r3, lr, lsr r4 @ │ │ │ │ - rsbseq r0, r4, r8, lsl #24 │ │ │ │ - rsbseq pc, r3, r2, lsr #8 │ │ │ │ + rsbseq r0, r4, ip, lsr #24 │ │ │ │ + rsbseq pc, r3, r6, asr #8 │ │ │ │ + rsbseq r0, r4, r0, lsl ip │ │ │ │ + rsbseq pc, r3, sl, lsr #8 │ │ │ │ @ instruction: 0x007f7f98 │ │ │ │ - ldrsbteq r0, [r4], #-174 @ 0xffffff52 │ │ │ │ - rsbseq r0, r4, r4, asr #20 │ │ │ │ - rsbseq pc, r3, lr, asr r2 @ │ │ │ │ - rsbseq r0, r4, r6, lsr #20 │ │ │ │ - rsbseq pc, r3, r0, asr #4 │ │ │ │ - rsbseq r0, r4, sl, ror #19 │ │ │ │ - rsbseq pc, r3, r4, lsl #4 │ │ │ │ - rsbseq r0, r4, sl, lsl #15 │ │ │ │ - rsbseq r0, r4, r2, ror r9 │ │ │ │ - rsbseq r0, r4, r4, lsr #14 │ │ │ │ - rsbseq lr, r3, lr, lsr pc │ │ │ │ - ldrsbteq r0, [r4], #-68 @ 0xffffffbc │ │ │ │ - rsbseq r0, r4, r0, asr #9 │ │ │ │ - rsbseq r0, r4, r4, lsl #9 │ │ │ │ - rsbseq r0, r4, ip, ror #12 │ │ │ │ - rsbseq r0, r4, r2, lsl #8 │ │ │ │ - rsbseq lr, r3, lr, lsl ip │ │ │ │ - rsbseq r0, r4, r0, asr #6 │ │ │ │ - rsbseq lr, r3, ip, asr fp │ │ │ │ - rsbseq r0, r4, r0, lsr #6 │ │ │ │ - rsbseq lr, r3, sl, lsr fp │ │ │ │ - rsbseq r0, r4, r0, lsl #6 │ │ │ │ - rsbseq lr, r3, sl, lsl fp │ │ │ │ - ldrhteq r0, [r4], #-38 @ 0xffffffda │ │ │ │ - rsbseq r0, r4, r0, asr #5 │ │ │ │ - ldrsbteq lr, [r3], #-172 @ 0xffffff54 │ │ │ │ - rsbseq r0, r4, r2, lsr #5 │ │ │ │ - ldrhteq lr, [r3], #-174 @ 0xffffff52 │ │ │ │ - rsbseq r0, r4, r4, lsl #5 │ │ │ │ - rsbseq lr, r3, r0, lsr #21 │ │ │ │ - rsbseq r0, r4, ip, asr r2 │ │ │ │ - rsbseq lr, r3, r8, ror sl │ │ │ │ - rsbseq r0, r4, lr, lsr r2 │ │ │ │ - rsbseq lr, r3, sl, asr sl │ │ │ │ - rsbseq r0, r4, r0, lsr #4 │ │ │ │ - rsbseq lr, r3, ip, lsr sl │ │ │ │ - rsbseq r0, r4, ip, asr r1 │ │ │ │ - rsbseq lr, r3, r6, ror r9 │ │ │ │ + rsbseq r0, r4, r6, ror #21 │ │ │ │ + rsbseq r0, r4, ip, asr #20 │ │ │ │ + rsbseq pc, r3, r6, ror #4 │ │ │ │ + rsbseq r0, r4, lr, lsr #20 │ │ │ │ + rsbseq pc, r3, r8, asr #4 │ │ │ │ + ldrshteq r0, [r4], #-146 @ 0xffffff6e │ │ │ │ + rsbseq pc, r3, ip, lsl #4 │ │ │ │ + @ instruction: 0x00740792 │ │ │ │ + rsbseq r0, r4, sl, ror r9 │ │ │ │ + rsbseq r0, r4, ip, lsr #14 │ │ │ │ + rsbseq lr, r3, r6, asr #30 │ │ │ │ + ldrsbteq r0, [r4], #-76 @ 0xffffffb4 │ │ │ │ + rsbseq r0, r4, r8, asr #9 │ │ │ │ + rsbseq r0, r4, ip, lsl #9 │ │ │ │ + rsbseq r0, r4, r4, ror r6 │ │ │ │ + rsbseq r0, r4, sl, lsl #8 │ │ │ │ + rsbseq lr, r3, r6, lsr #24 │ │ │ │ + rsbseq r0, r4, r8, asr #6 │ │ │ │ + rsbseq lr, r3, r4, ror #22 │ │ │ │ + rsbseq r0, r4, r8, lsr #6 │ │ │ │ + rsbseq lr, r3, r2, asr #22 │ │ │ │ + rsbseq r0, r4, r8, lsl #6 │ │ │ │ + rsbseq lr, r3, r2, lsr #22 │ │ │ │ + ldrhteq r0, [r4], #-46 @ 0xffffffd2 │ │ │ │ + rsbseq r0, r4, r8, asr #5 │ │ │ │ + rsbseq lr, r3, r4, ror #21 │ │ │ │ + rsbseq r0, r4, sl, lsr #5 │ │ │ │ + rsbseq lr, r3, r6, asr #21 │ │ │ │ + rsbseq r0, r4, ip, lsl #5 │ │ │ │ + rsbseq lr, r3, r8, lsr #21 │ │ │ │ + rsbseq r0, r4, r4, ror #4 │ │ │ │ + rsbseq lr, r3, r0, lsl #21 │ │ │ │ + rsbseq r0, r4, r6, asr #4 │ │ │ │ + rsbseq lr, r3, r2, ror #20 │ │ │ │ + rsbseq r0, r4, r8, lsr #4 │ │ │ │ + rsbseq lr, r3, r4, asr #20 │ │ │ │ + rsbseq r0, r4, r4, ror #2 │ │ │ │ + rsbseq lr, r3, lr, ror r9 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ beq feee5884 │ │ │ │ stcpl 2, cr15, [r4, #-692]! @ 0xfffffd4c │ │ │ │ strmi r4, [r6], -ip, lsl #12 │ │ │ │ @ instruction: 0xf8df921a │ │ │ │ @@ -152962,25 +152962,25 @@ │ │ │ │ andcc r0, r1, r0 │ │ │ │ andeq pc, r0, ip, asr #17 │ │ │ │ @ instruction: 0xb01cf8d5 │ │ │ │ svclt 0x0000e7ac │ │ │ │ rsbseq r7, pc, r8, lsr #9 │ │ │ │ @ instruction: 0x000011b8 │ │ │ │ rsbseq r7, pc, ip, lsl r4 @ │ │ │ │ - rsbseq pc, r3, sl, asr #28 │ │ │ │ - rsbseq lr, r3, r4, ror #12 │ │ │ │ - rsbseq pc, r3, r8, lsr fp @ │ │ │ │ - rsbseq pc, r3, sl, lsl #22 │ │ │ │ - rsbseq lr, r3, r4, lsr #6 │ │ │ │ - rsbseq pc, r3, r8, lsr #21 │ │ │ │ - rsbseq pc, r3, r0, asr #19 │ │ │ │ - ldrsbteq pc, [r3], #-178 @ 0xffffff4e @ │ │ │ │ - rsbseq pc, r3, ip, lsr #19 │ │ │ │ - ldrhteq pc, [r3], #-108 @ 0xffffff94 @ │ │ │ │ - ldrsbteq sp, [r3], #-238 @ 0xffffff12 │ │ │ │ + rsbseq pc, r3, r2, asr lr @ │ │ │ │ + rsbseq lr, r3, ip, ror #12 │ │ │ │ + rsbseq pc, r3, r0, asr #22 │ │ │ │ + rsbseq pc, r3, r2, lsl fp @ │ │ │ │ + rsbseq lr, r3, ip, lsr #6 │ │ │ │ + ldrhteq pc, [r3], #-160 @ 0xffffff60 @ │ │ │ │ + rsbseq pc, r3, r8, asr #19 │ │ │ │ + ldrsbteq pc, [r3], #-186 @ 0xffffff46 @ │ │ │ │ + ldrhteq pc, [r3], #-148 @ 0xffffff6c @ │ │ │ │ + rsbseq pc, r3, r4, asr #13 │ │ │ │ + rsbseq sp, r3, r6, ror #29 │ │ │ │ ldmdbvs r9, {r0, r1, r2, r3, r4, r8, r9, fp, ip, pc} │ │ │ │ @ instruction: 0xf8919128 │ │ │ │ stmibvs ip, {r4, r6, sp}^ │ │ │ │ orrne pc, r0, #134217731 @ 0x8000003 │ │ │ │ svcvc 0x007af5b4 │ │ │ │ strcs fp, [r0], #-4052 @ 0xfffff02c │ │ │ │ @ instruction: 0xf0832401 │ │ │ │ @@ -153741,30 +153741,30 @@ │ │ │ │ @ instruction: 0xf0002800 │ │ │ │ @ instruction: 0xf8d88771 │ │ │ │ bl b4d58 │ │ │ │ blne ff768ea8 │ │ │ │ @ instruction: 0xf76a0099 │ │ │ │ @ instruction: 0xf7fffebf │ │ │ │ svclt 0x0000bad3 │ │ │ │ - ldrsbteq pc, [r3], #-72 @ 0xffffffb8 @ │ │ │ │ - rsbseq pc, r3, ip, lsr r4 @ │ │ │ │ - ldrsbteq pc, [r3], #-62 @ 0xffffffc2 @ │ │ │ │ - rsbseq pc, r3, r6, asr r3 @ │ │ │ │ - rsbseq pc, r3, r6, lsl #6 │ │ │ │ - rsbseq pc, r3, ip, lsl r2 @ │ │ │ │ - rsbseq lr, r3, r2, lsr #27 │ │ │ │ - ldrhteq sp, [r3], #-90 @ 0xffffffa6 │ │ │ │ - rsbseq lr, r3, r4, lsl #27 │ │ │ │ - @ instruction: 0x0073d59c │ │ │ │ - rsbseq lr, r3, r0, ror #26 │ │ │ │ - rsbseq sp, r3, sl, ror r5 │ │ │ │ - rsbseq lr, r3, r8, lsl #26 │ │ │ │ - rsbseq lr, r3, lr, asr #21 │ │ │ │ - rsbseq sp, r3, r8, ror #5 │ │ │ │ - ldrsbteq lr, [r3], #-144 @ 0xffffff70 │ │ │ │ + rsbseq pc, r3, r0, ror #9 │ │ │ │ + rsbseq pc, r3, r4, asr #8 │ │ │ │ + rsbseq pc, r3, r6, ror #7 │ │ │ │ + rsbseq pc, r3, lr, asr r3 @ │ │ │ │ + rsbseq pc, r3, lr, lsl #6 │ │ │ │ + rsbseq pc, r3, r4, lsr #4 │ │ │ │ + rsbseq lr, r3, sl, lsr #27 │ │ │ │ + rsbseq sp, r3, r2, asr #11 │ │ │ │ + rsbseq lr, r3, ip, lsl #27 │ │ │ │ + rsbseq sp, r3, r4, lsr #11 │ │ │ │ + rsbseq lr, r3, r8, ror #26 │ │ │ │ + rsbseq sp, r3, r2, lsl #11 │ │ │ │ + rsbseq lr, r3, r0, lsl sp │ │ │ │ + ldrsbteq lr, [r3], #-166 @ 0xffffff5a │ │ │ │ + ldrshteq sp, [r3], #-32 @ 0xffffffe0 │ │ │ │ + ldrsbteq lr, [r3], #-152 @ 0xffffff68 │ │ │ │ vtst.8 d25, d2, d8 │ │ │ │ @ instruction: 0xf8c864c1 │ │ │ │ @ instruction: 0xf07c502c │ │ │ │ @ instruction: 0xf8dff365 │ │ │ │ @ instruction: 0xf8d82cbc │ │ │ │ @ instruction: 0xf8d8302c │ │ │ │ ldrbtmi r1, [sl], #-8 │ │ │ │ @@ -154576,95 +154576,95 @@ │ │ │ │ @ instruction: 0x46214855 │ │ │ │ andcc r4, ip, r8, ror r4 │ │ │ │ @ instruction: 0xf980f76e │ │ │ │ @ instruction: 0xf04f4853 │ │ │ │ ldrbtmi r3, [r8], #-511 @ 0xfffffe01 │ │ │ │ blx f67758 │ │ │ │ svclt 0x005ff7fe │ │ │ │ - rsbseq lr, r3, r2, asr #17 │ │ │ │ - rsbseq lr, r3, sl, ror r8 │ │ │ │ - rsbseq lr, r3, r4, ror #15 │ │ │ │ - ldrshteq ip, [r3], #-252 @ 0xffffff04 │ │ │ │ - ldrhteq lr, [r3], #-126 @ 0xffffff82 │ │ │ │ - ldrsbteq ip, [r3], #-246 @ 0xffffff0a │ │ │ │ - @ instruction: 0x0073e79e │ │ │ │ - ldrhteq ip, [r3], #-246 @ 0xffffff0a │ │ │ │ - rsbseq lr, r3, r6, asr r7 │ │ │ │ - rsbseq lr, r3, r8, lsl #13 │ │ │ │ - rsbseq lr, r3, sl, asr #12 │ │ │ │ - rsbseq lr, r3, r6, lsl #7 │ │ │ │ - rsbseq ip, r3, r0, lsr #23 │ │ │ │ - rsbseq lr, r3, r4, asr #6 │ │ │ │ - rsbseq ip, r3, lr, asr fp │ │ │ │ - rsbseq lr, r3, r4, lsr #6 │ │ │ │ - rsbseq ip, r3, ip, lsr fp │ │ │ │ - rsbseq lr, r3, r6, lsl #6 │ │ │ │ - rsbseq ip, r3, lr, lsl fp │ │ │ │ - ldrsbteq lr, [r3], #-40 @ 0xffffffd8 │ │ │ │ - ldrshteq ip, [r3], #-160 @ 0xffffff60 │ │ │ │ - ldrhteq lr, [r3], #-34 @ 0xffffffde │ │ │ │ - rsbseq ip, r3, sl, asr #21 │ │ │ │ - @ instruction: 0x0073e292 │ │ │ │ - rsbseq ip, r3, ip, lsr #21 │ │ │ │ - rsbseq lr, r3, sl, ror #4 │ │ │ │ - rsbseq ip, r3, r4, lsl #21 │ │ │ │ - rsbseq lr, r3, r6, asr #4 │ │ │ │ - rsbseq ip, r3, r0, ror #20 │ │ │ │ - rsbseq lr, r3, r2, lsr #4 │ │ │ │ - rsbseq ip, r3, ip, lsr sl │ │ │ │ - rsbseq lr, r3, r2, lsl #4 │ │ │ │ - rsbseq ip, r3, sl, lsl sl │ │ │ │ - rsbseq lr, r3, r2, ror #3 │ │ │ │ - ldrshteq ip, [r3], #-154 @ 0xffffff66 │ │ │ │ - ldrhteq lr, [r3], #-28 @ 0xffffffe4 │ │ │ │ - ldrsbteq ip, [r3], #-148 @ 0xffffff6c │ │ │ │ - rsbseq lr, r3, lr, ror r1 │ │ │ │ - rsbseq lr, r3, r4, asr #1 │ │ │ │ - ldrsbteq ip, [r3], #-140 @ 0xffffff74 │ │ │ │ - rsbseq lr, r3, sl, asr r0 │ │ │ │ - rsbseq ip, r3, r4, ror r8 │ │ │ │ - rsbseq lr, r3, sl, lsr r0 │ │ │ │ - rsbseq ip, r3, r2, asr r8 │ │ │ │ - rsbseq sp, r3, r4, ror #31 │ │ │ │ - rsbseq lr, r3, sl, ror r1 │ │ │ │ - rsbseq sp, r3, r8, ror #29 │ │ │ │ - rsbseq ip, r3, r2, lsl #14 │ │ │ │ - rsbseq sp, r3, r8, ror #28 │ │ │ │ - rsbseq ip, r3, r4, lsl #13 │ │ │ │ - rsbseq sp, r3, lr, lsr lr │ │ │ │ - rsbseq ip, r3, sl, asr r6 │ │ │ │ - rsbseq sp, r3, r0, lsr #28 │ │ │ │ - rsbseq ip, r3, ip, lsr r6 │ │ │ │ - rsbseq sp, r3, r4, ror #27 │ │ │ │ - rsbseq sp, r3, sl, asr #27 │ │ │ │ - rsbseq ip, r3, r6, ror #11 │ │ │ │ - rsbseq sp, r3, ip, lsr #27 │ │ │ │ - rsbseq ip, r3, r8, asr #11 │ │ │ │ - @ instruction: 0x0073dd92 │ │ │ │ - rsbseq ip, r3, ip, lsr #11 │ │ │ │ - rsbseq sp, r3, r8, ror #26 │ │ │ │ - rsbseq ip, r3, r4, lsl #11 │ │ │ │ - rsbseq sp, r3, lr, asr #26 │ │ │ │ - rsbseq ip, r3, r8, ror #10 │ │ │ │ - rsbseq sp, r3, r2, lsr sp │ │ │ │ - rsbseq ip, r3, ip, asr #10 │ │ │ │ - rsbseq sp, r3, r6, lsl sp │ │ │ │ - rsbseq ip, r3, r0, lsr r5 │ │ │ │ - ldrshteq sp, [r3], #-202 @ 0xffffff36 │ │ │ │ - rsbseq ip, r3, r4, lsl r5 │ │ │ │ - rsbseq sp, r3, ip, asr #25 │ │ │ │ - rsbseq ip, r3, r8, ror #9 │ │ │ │ - ldrhteq sp, [r3], #-194 @ 0xffffff3e │ │ │ │ - rsbseq ip, r3, ip, asr #9 │ │ │ │ - rsbseq sp, r3, sl, ror ip │ │ │ │ - @ instruction: 0x0073c496 │ │ │ │ - rsbseq sp, r3, lr, asr ip │ │ │ │ - rsbseq ip, r3, r8, ror r4 │ │ │ │ - rsbseq sp, r3, r4, asr #24 │ │ │ │ - rsbseq ip, r3, lr, asr r4 │ │ │ │ + rsbseq lr, r3, sl, asr #17 │ │ │ │ + rsbseq lr, r3, r2, lsl #17 │ │ │ │ + rsbseq lr, r3, ip, ror #15 │ │ │ │ + rsbseq sp, r3, r4 │ │ │ │ + rsbseq lr, r3, r6, asr #15 │ │ │ │ + ldrsbteq ip, [r3], #-254 @ 0xffffff02 │ │ │ │ + rsbseq lr, r3, r6, lsr #15 │ │ │ │ + ldrhteq ip, [r3], #-254 @ 0xffffff02 │ │ │ │ + rsbseq lr, r3, lr, asr r7 │ │ │ │ + @ instruction: 0x0073e690 │ │ │ │ + rsbseq lr, r3, r2, asr r6 │ │ │ │ + rsbseq lr, r3, lr, lsl #7 │ │ │ │ + rsbseq ip, r3, r8, lsr #23 │ │ │ │ + rsbseq lr, r3, ip, asr #6 │ │ │ │ + rsbseq ip, r3, r6, ror #22 │ │ │ │ + rsbseq lr, r3, ip, lsr #6 │ │ │ │ + rsbseq ip, r3, r4, asr #22 │ │ │ │ + rsbseq lr, r3, lr, lsl #6 │ │ │ │ + rsbseq ip, r3, r6, lsr #22 │ │ │ │ + rsbseq lr, r3, r0, ror #5 │ │ │ │ + ldrshteq ip, [r3], #-168 @ 0xffffff58 │ │ │ │ + ldrhteq lr, [r3], #-42 @ 0xffffffd6 │ │ │ │ + ldrsbteq ip, [r3], #-162 @ 0xffffff5e │ │ │ │ + @ instruction: 0x0073e29a │ │ │ │ + ldrhteq ip, [r3], #-164 @ 0xffffff5c │ │ │ │ + rsbseq lr, r3, r2, ror r2 │ │ │ │ + rsbseq ip, r3, ip, lsl #21 │ │ │ │ + rsbseq lr, r3, lr, asr #4 │ │ │ │ + rsbseq ip, r3, r8, ror #20 │ │ │ │ + rsbseq lr, r3, sl, lsr #4 │ │ │ │ + rsbseq ip, r3, r4, asr #20 │ │ │ │ + rsbseq lr, r3, sl, lsl #4 │ │ │ │ + rsbseq ip, r3, r2, lsr #20 │ │ │ │ + rsbseq lr, r3, sl, ror #3 │ │ │ │ + rsbseq ip, r3, r2, lsl #20 │ │ │ │ + rsbseq lr, r3, r4, asr #3 │ │ │ │ + ldrsbteq ip, [r3], #-156 @ 0xffffff64 │ │ │ │ + rsbseq lr, r3, r6, lsl #3 │ │ │ │ + rsbseq lr, r3, ip, asr #1 │ │ │ │ + rsbseq ip, r3, r4, ror #17 │ │ │ │ + rsbseq lr, r3, r2, rrx │ │ │ │ + rsbseq ip, r3, ip, ror r8 │ │ │ │ + rsbseq lr, r3, r2, asr #32 │ │ │ │ + rsbseq ip, r3, sl, asr r8 │ │ │ │ + rsbseq sp, r3, ip, ror #31 │ │ │ │ + rsbseq lr, r3, r2, lsl #3 │ │ │ │ + ldrshteq sp, [r3], #-224 @ 0xffffff20 │ │ │ │ + rsbseq ip, r3, sl, lsl #14 │ │ │ │ + rsbseq sp, r3, r0, ror lr │ │ │ │ + rsbseq ip, r3, ip, lsl #13 │ │ │ │ + rsbseq sp, r3, r6, asr #28 │ │ │ │ + rsbseq ip, r3, r2, ror #12 │ │ │ │ + rsbseq sp, r3, r8, lsr #28 │ │ │ │ + rsbseq ip, r3, r4, asr #12 │ │ │ │ + rsbseq sp, r3, ip, ror #27 │ │ │ │ + ldrsbteq sp, [r3], #-210 @ 0xffffff2e │ │ │ │ + rsbseq ip, r3, lr, ror #11 │ │ │ │ + ldrhteq sp, [r3], #-212 @ 0xffffff2c │ │ │ │ + ldrsbteq ip, [r3], #-80 @ 0xffffffb0 │ │ │ │ + @ instruction: 0x0073dd9a │ │ │ │ + ldrhteq ip, [r3], #-84 @ 0xffffffac │ │ │ │ + rsbseq sp, r3, r0, ror sp │ │ │ │ + rsbseq ip, r3, ip, lsl #11 │ │ │ │ + rsbseq sp, r3, r6, asr sp │ │ │ │ + rsbseq ip, r3, r0, ror r5 │ │ │ │ + rsbseq sp, r3, sl, lsr sp │ │ │ │ + rsbseq ip, r3, r4, asr r5 │ │ │ │ + rsbseq sp, r3, lr, lsl sp │ │ │ │ + rsbseq ip, r3, r8, lsr r5 │ │ │ │ + rsbseq sp, r3, r2, lsl #26 │ │ │ │ + rsbseq ip, r3, ip, lsl r5 │ │ │ │ + ldrsbteq sp, [r3], #-196 @ 0xffffff3c │ │ │ │ + ldrshteq ip, [r3], #-64 @ 0xffffffc0 │ │ │ │ + ldrhteq sp, [r3], #-202 @ 0xffffff36 │ │ │ │ + ldrsbteq ip, [r3], #-68 @ 0xffffffbc │ │ │ │ + rsbseq sp, r3, r2, lsl #25 │ │ │ │ + @ instruction: 0x0073c49e │ │ │ │ + rsbseq sp, r3, r6, ror #24 │ │ │ │ + rsbseq ip, r3, r0, lsl #9 │ │ │ │ + rsbseq sp, r3, ip, asr #24 │ │ │ │ + rsbseq ip, r3, r6, ror #8 │ │ │ │ @ instruction: 0x46214850 │ │ │ │ andcc r4, ip, r8, ror r4 │ │ │ │ @ instruction: 0xf8d0f76e │ │ │ │ @ instruction: 0xf04f484e │ │ │ │ ldrbtmi r3, [r8], #-511 @ 0xfffffe01 │ │ │ │ @ instruction: 0xf98af76e │ │ │ │ mcrlt 7, 5, pc, cr15, cr14, {7} @ │ │ │ │ @@ -154738,34 +154738,34 @@ │ │ │ │ ldmdami r9, {r0, r6, fp, ip, sp, lr, pc} │ │ │ │ ldrbtmi r4, [r8], #-1577 @ 0xfffff9d7 │ │ │ │ @ instruction: 0xf8fcf76e │ │ │ │ svclt 0x005df7fd │ │ │ │ ldmdavs r3, {r0, r1, r4, r9, fp, ip, pc} │ │ │ │ andsvs r3, r3, r1, lsl #6 │ │ │ │ svclt 0x0000e5e6 │ │ │ │ - rsbseq sp, r3, r4, ror #21 │ │ │ │ - ldrshteq ip, [r3], #-46 @ 0xffffffd2 │ │ │ │ - rsbseq sp, r3, r8, asr #21 │ │ │ │ - rsbseq ip, r3, r2, ror #5 │ │ │ │ - rsbseq sp, r3, r0, lsr #21 │ │ │ │ - ldrhteq ip, [r3], #-42 @ 0xffffffd6 │ │ │ │ - rsbseq sp, r3, r4, lsl #21 │ │ │ │ - @ instruction: 0x0073c29e │ │ │ │ - rsbseq sp, r3, r8, ror #20 │ │ │ │ - rsbseq ip, r3, r4, lsl #5 │ │ │ │ - rsbseq sp, r3, lr, asr #20 │ │ │ │ - rsbseq ip, r3, r8, ror #4 │ │ │ │ - rsbseq sp, r3, r2, lsr sl │ │ │ │ - rsbseq ip, r3, ip, asr #4 │ │ │ │ - rsbseq sp, r3, r6, lsl sl │ │ │ │ - rsbseq ip, r3, r0, lsr r2 │ │ │ │ - ldrshteq sp, [r3], #-154 @ 0xffffff66 │ │ │ │ - rsbseq ip, r3, r4, lsl r2 │ │ │ │ - rsbseq sp, r3, r6, asr #19 │ │ │ │ - rsbseq ip, r3, r2, ror #3 │ │ │ │ + rsbseq sp, r3, ip, ror #21 │ │ │ │ + rsbseq ip, r3, r6, lsl #6 │ │ │ │ + ldrsbteq sp, [r3], #-160 @ 0xffffff60 │ │ │ │ + rsbseq ip, r3, sl, ror #5 │ │ │ │ + rsbseq sp, r3, r8, lsr #21 │ │ │ │ + rsbseq ip, r3, r2, asr #5 │ │ │ │ + rsbseq sp, r3, ip, lsl #21 │ │ │ │ + rsbseq ip, r3, r6, lsr #5 │ │ │ │ + rsbseq sp, r3, r0, ror sl │ │ │ │ + rsbseq ip, r3, ip, lsl #5 │ │ │ │ + rsbseq sp, r3, r6, asr sl │ │ │ │ + rsbseq ip, r3, r0, ror r2 │ │ │ │ + rsbseq sp, r3, sl, lsr sl │ │ │ │ + rsbseq ip, r3, r4, asr r2 │ │ │ │ + rsbseq sp, r3, lr, lsl sl │ │ │ │ + rsbseq ip, r3, r8, lsr r2 │ │ │ │ + rsbseq sp, r3, r2, lsl #20 │ │ │ │ + rsbseq ip, r3, ip, lsl r2 │ │ │ │ + rsbseq sp, r3, lr, asr #19 │ │ │ │ + rsbseq ip, r3, sl, ror #3 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x0040f8cc │ │ │ │ blpl febe800c │ │ │ │ @ instruction: 0xf8dfb0a7 │ │ │ │ ldrbtmi r4, [sp], #-2988 @ 0xfffff454 │ │ │ │ @@ -155512,29 +155512,29 @@ │ │ │ │ ldcge 6, cr15, [lr, #1020]! @ 0x3fc │ │ │ │ addmi r9, lr, #13, 28 @ 0xd0 │ │ │ │ ldcge 7, cr15, [sl, #508]! @ 0x1fc │ │ │ │ bl 191474 │ │ │ │ eor r0, r6, r1, asr #5 │ │ │ │ rsbseq r4, pc, sl, ror sp @ │ │ │ │ @ instruction: 0x000011b8 │ │ │ │ - rsbseq sp, r3, lr, ror r6 │ │ │ │ - @ instruction: 0x0073be98 │ │ │ │ + rsbseq sp, r3, r6, lsl #13 │ │ │ │ + rsbseq fp, r3, r0, lsr #29 │ │ │ │ rsbseq r4, pc, r2, lsr #21 │ │ │ │ - rsbseq sp, r3, ip, lsr #12 │ │ │ │ - rsbseq fp, r3, r6, asr #28 │ │ │ │ - rsbseq sp, r3, r4, ror #11 │ │ │ │ - ldrshteq fp, [r3], #-222 @ 0xffffff22 │ │ │ │ - rsbseq sp, r3, r4, lsl r5 │ │ │ │ - rsbseq fp, r3, lr, lsr #26 │ │ │ │ - ldrshteq sp, [r3], #-70 @ 0xffffffba │ │ │ │ - rsbseq fp, r3, r0, lsl sp │ │ │ │ - rsbseq ip, r3, ip, lsl pc │ │ │ │ - rsbseq fp, r3, r8, lsr r7 │ │ │ │ - rsbseq ip, r3, lr, asr #28 │ │ │ │ - rsbseq fp, r3, sl, ror #12 │ │ │ │ + rsbseq sp, r3, r4, lsr r6 │ │ │ │ + rsbseq fp, r3, lr, asr #28 │ │ │ │ + rsbseq sp, r3, ip, ror #11 │ │ │ │ + rsbseq fp, r3, r6, lsl #28 │ │ │ │ + rsbseq sp, r3, ip, lsl r5 │ │ │ │ + rsbseq fp, r3, r6, lsr sp │ │ │ │ + ldrshteq sp, [r3], #-78 @ 0xffffffb2 │ │ │ │ + rsbseq fp, r3, r8, lsl sp │ │ │ │ + rsbseq ip, r3, r4, lsr #30 │ │ │ │ + rsbseq fp, r3, r0, asr #14 │ │ │ │ + rsbseq ip, r3, r6, asr lr │ │ │ │ + rsbseq fp, r3, r2, ror r6 │ │ │ │ andcc r3, r8, #1073741824 @ 0x40000000 │ │ │ │ @ instruction: 0xf43f428e │ │ │ │ ldmdavs r3, {r0, r1, r2, r3, r7, r8, sl, fp, sp, pc} │ │ │ │ vmoveq.32 d3[0], lr │ │ │ │ bl 12849e0 │ │ │ │ strmi r0, [r6, #771] @ 0x303 │ │ │ │ ble ffcfaf48 │ │ │ │ @@ -155795,15 +155795,15 @@ │ │ │ │ @ instruction: 0x6050f894 │ │ │ │ ldrteq pc, [pc], -r6, lsr #32 @ │ │ │ │ subsvs pc, r0, r4, lsl #17 │ │ │ │ @ instruction: 0x3601683e │ │ │ │ @ instruction: 0xe7c7603e │ │ │ │ pkhbtmi r4, r0, r6, lsl #13 │ │ │ │ @ instruction: 0xf8cd4652 │ │ │ │ - blls 88eea4 │ │ │ │ + blls 88eea4 │ │ │ │ andeq pc, r1, lr, lsl r1 @ │ │ │ │ tstpeq r0, r8, asr #2 @ p-variant is OBSOLETE │ │ │ │ suble r1, r4, sp, asr ip │ │ │ │ blls 47c538 │ │ │ │ usatmi r4, #1, r2, lsl #13 │ │ │ │ cdp 0, 11, cr0, cr6, cr14, {5} │ │ │ │ bl 1858d0 │ │ │ │ @@ -156591,16 +156591,16 @@ │ │ │ │ ldmdavs fp!, {r1, r4, r7, fp, ip}^ │ │ │ │ @ instruction: 0xf7f5415b │ │ │ │ blls 469ad4 │ │ │ │ blle ffd7c38c │ │ │ │ ldrb r4, [sl, #1540]! @ 0x604 │ │ │ │ @ instruction: 0xf7fe9710 │ │ │ │ svclt 0x0000bd45 │ │ │ │ - rsbseq ip, r3, ip, ror #6 │ │ │ │ - rsbseq sl, r3, r6, lsl #23 │ │ │ │ + rsbseq ip, r3, r4, ror r3 │ │ │ │ + rsbseq sl, r3, lr, lsl #23 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ blhi 1e6de8 │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x0040f8cc │ │ │ │ @ instruction: 0x56ccf8df │ │ │ │ @ instruction: 0xf8dfb0a3 │ │ │ │ @@ -157035,18 +157035,18 @@ │ │ │ │ ble ff7ee028 │ │ │ │ blvs e7640 │ │ │ │ strb r3, [r0, r1, lsl #4]! │ │ │ │ andhi pc, r0, pc, lsr #7 │ │ │ │ ... │ │ │ │ rsbseq r3, pc, r8, asr #1 │ │ │ │ @ instruction: 0x000011b8 │ │ │ │ - rsbseq fp, r3, r4, lsl ip │ │ │ │ - rsbseq fp, r3, r6, asr r9 │ │ │ │ - rsbseq fp, r3, ip, lsl #17 │ │ │ │ - rsbseq fp, r3, r2, asr r7 │ │ │ │ + rsbseq fp, r3, ip, lsl ip │ │ │ │ + rsbseq fp, r3, lr, asr r9 │ │ │ │ + @ instruction: 0x0073b894 │ │ │ │ + rsbseq fp, r3, sl, asr r7 │ │ │ │ blcs d2c50 │ │ │ │ rscshi pc, r6, #0 │ │ │ │ blcs d2c64 │ │ │ │ movwhi pc, #40960 @ 0xa000 @ │ │ │ │ blls 53d8b0 │ │ │ │ stmdbls ip, {r1, r3, r8, sl, fp, ip, pc} │ │ │ │ sbceq lr, r4, #3072 @ 0xc00 │ │ │ │ @@ -157368,23 +157368,23 @@ │ │ │ │ ldrdge pc, [r0], -ip │ │ │ │ @ instruction: 0xf10a1a9b │ │ │ │ @ instruction: 0xf8cc0201 │ │ │ │ @ instruction: 0xf8572000 │ │ │ │ @ instruction: 0xf8492024 │ │ │ │ strb r2, [r2, sl, lsr #32]! │ │ │ │ ... │ │ │ │ - rsbseq fp, r3, r6, asr #10 │ │ │ │ + rsbseq fp, r3, lr, asr #10 │ │ │ │ rsbseq r2, pc, r2, ror #18 │ │ │ │ @ instruction: 0x000011b8 │ │ │ │ - ldrshteq fp, [r3], #-44 @ 0xffffffd4 │ │ │ │ - rsbseq r9, r3, r6, lsl fp │ │ │ │ - ldrsbteq fp, [r3], #-46 @ 0xffffffd2 │ │ │ │ - ldrshteq r9, [r3], #-168 @ 0xffffff58 │ │ │ │ - rsbseq fp, r3, r8, lsl #4 │ │ │ │ - rsbseq r9, r3, r2, lsr #20 │ │ │ │ + rsbseq fp, r3, r4, lsl #6 │ │ │ │ + rsbseq r9, r3, lr, lsl fp │ │ │ │ + rsbseq fp, r3, r6, ror #5 │ │ │ │ + rsbseq r9, r3, r0, lsl #22 │ │ │ │ + rsbseq fp, r3, r0, lsl r2 │ │ │ │ + rsbseq r9, r3, sl, lsr #20 │ │ │ │ @ instruction: 0xf04f4619 │ │ │ │ @ instruction: 0x464b3aff │ │ │ │ @ instruction: 0xf06f46de │ │ │ │ bl 2fc580 >::_M_default_append(unsigned int)@@Base+0x799bc> │ │ │ │ stmib sp, {r2, r6, r7, r8, r9, fp}^ │ │ │ │ svccc 0x0008a010 │ │ │ │ strmi r4, [sl], r9, lsl #13 │ │ │ │ @@ -157513,21 +157513,21 @@ │ │ │ │ blx fe46a524 │ │ │ │ @ instruction: 0xf04f480c │ │ │ │ ldrbtmi r3, [r8], #-511 @ 0xfffffe01 │ │ │ │ blx 12ea532 │ │ │ │ @ instruction: 0xf764e5b0 │ │ │ │ svclt 0x0000efd4 │ │ │ │ ... │ │ │ │ - rsbseq sl, r3, r8, ror #30 │ │ │ │ - rsbseq r9, r3, r2, lsl #15 │ │ │ │ - rsbseq sl, r3, lr, asr #30 │ │ │ │ - rsbseq r9, r3, r8, ror #14 │ │ │ │ - ldrsbteq sl, [r3], #-228 @ 0xffffff1c │ │ │ │ - rsbseq sl, r3, r0, ror #28 │ │ │ │ - rsbseq r9, r3, sl, ror r6 │ │ │ │ + rsbseq sl, r3, r0, ror pc │ │ │ │ + rsbseq r9, r3, sl, lsl #15 │ │ │ │ + rsbseq sl, r3, r6, asr pc │ │ │ │ + rsbseq r9, r3, r0, ror r7 │ │ │ │ + ldrsbteq sl, [r3], #-236 @ 0xffffff14 │ │ │ │ + rsbseq sl, r3, r8, ror #28 │ │ │ │ + rsbseq r9, r3, r2, lsl #13 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ blhi 2e7c70 >::_M_default_append(unsigned int)@@Base+0x650ac> │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ cdpeq 8, 9, cr15, cr0, cr12, {6} │ │ │ │ andsls fp, sp, #203 @ 0xcb │ │ │ │ stmdbcs r0!, {r0, r1, r2, r3, r4, r6, r7, fp, ip, sp, lr, pc}^ │ │ │ │ @@ -157664,15 +157664,15 @@ │ │ │ │ @ instruction: 0xf7f62118 │ │ │ │ blls 76bda8 │ │ │ │ @ instruction: 0xb11b6f9b │ │ │ │ @ instruction: 0x075d9b5d │ │ │ │ adchi pc, r1, #0, 2 │ │ │ │ strbmi r9, [r8], -sp, lsl #22 │ │ │ │ blls 7915fc │ │ │ │ - blls 8915fc │ │ │ │ + blls 8915fc │ │ │ │ blls 6d15fc │ │ │ │ bls 18115fc │ │ │ │ stmdbls fp, {r0, r3, r4, r8, r9, fp, ip, pc} │ │ │ │ stc2 7, cr15, [r0, #1000]! @ 0x3e8 │ │ │ │ @ instruction: 0xf0412801 │ │ │ │ blls f8dd04 │ │ │ │ @ instruction: 0xf0402b00 │ │ │ │ @@ -157883,15 +157883,15 @@ │ │ │ │ cmnphi r5, r0, asr #32 @ p-variant is OBSOLETE │ │ │ │ @ instruction: 0xf8939b1e │ │ │ │ @ instruction: 0x069a3050 │ │ │ │ rscshi pc, r0, r1, asr #2 │ │ │ │ ldmvs r8, {r0, r1, r3, r8, r9, fp, ip, pc}^ │ │ │ │ blx ff6e9a74 │ │ │ │ strmi r2, [r1], -r1, lsl #6 │ │ │ │ - bls 851960 │ │ │ │ + bls 851960 │ │ │ │ strbmi r2, [r8], -r0, lsl #6 │ │ │ │ @ instruction: 0xf88ef7f1 │ │ │ │ @ instruction: 0xf0002801 │ │ │ │ pkhbtmi r8, r3, lr, lsl #4 │ │ │ │ @ instruction: 0xf64248f3 │ │ │ │ ldrbtmi r4, [r8], #-327 @ 0xfffffeb9 │ │ │ │ @ instruction: 0xf76a300c │ │ │ │ @@ -158073,15 +158073,15 @@ │ │ │ │ ldmib sp, {lr, pc}^ │ │ │ │ strbmi r8, [r4, #-2594]! @ 0xfffff5de │ │ │ │ blls 6e1650 │ │ │ │ ldrmi r6, [r2, #2074] @ 0x81a │ │ │ │ svcge 0x007ff47f │ │ │ │ ldmdavs r9, {r0, r3, r4, r8, r9, fp, ip, pc} │ │ │ │ @ instruction: 0xf47f4588 │ │ │ │ - blls 898e40 │ │ │ │ + blls 898e40 │ │ │ │ adcsmi r6, fp, #1769472 @ 0x1b0000 │ │ │ │ @ instruction: 0xf1bed004 │ │ │ │ @ instruction: 0xf43f0f00 │ │ │ │ ldrb sl, [r0, -r9, lsl #26]! │ │ │ │ svceq 0x0000f1be │ │ │ │ svcge 0x006df47f │ │ │ │ ldmdals r6, {r1, r4, r8, r9, fp, ip, pc} │ │ │ │ @@ -158128,44 +158128,44 @@ │ │ │ │ blx 4e8cdc │ │ │ │ movwcs fp, #8084 @ 0x1f94 │ │ │ │ ldrmi r2, [sl], -r0, lsl #6 │ │ │ │ svclt 0x0000e6bd │ │ │ │ ... │ │ │ │ rsbseq r2, pc, lr, lsr r2 @ │ │ │ │ @ instruction: 0x000011b8 │ │ │ │ - rsbseq sl, r3, sl, lsr ip │ │ │ │ - rsbseq r9, r3, r4, asr r4 │ │ │ │ + rsbseq sl, r3, r2, asr #24 │ │ │ │ + rsbseq r9, r3, ip, asr r4 │ │ │ │ rsbseq r2, pc, lr, asr r0 @ │ │ │ │ - rsbseq sl, r3, sl, asr r8 │ │ │ │ - rsbseq r9, r3, r6, ror r0 │ │ │ │ - rsbseq sl, r3, r2, asr #16 │ │ │ │ - rsbseq r9, r3, lr, asr r0 │ │ │ │ - ldrsbteq sl, [r3], #-98 @ 0xffffff9e │ │ │ │ - rsbseq r8, r3, lr, ror #29 │ │ │ │ - ldrhteq sl, [r3], #-106 @ 0xffffff96 │ │ │ │ - ldrsbteq r8, [r3], #-230 @ 0xffffff1a │ │ │ │ + rsbseq sl, r3, r2, ror #16 │ │ │ │ + rsbseq r9, r3, lr, ror r0 │ │ │ │ + rsbseq sl, r3, sl, asr #16 │ │ │ │ + rsbseq r9, r3, r6, rrx │ │ │ │ + ldrsbteq sl, [r3], #-106 @ 0xffffff96 │ │ │ │ + ldrshteq r8, [r3], #-230 @ 0xffffff1a │ │ │ │ + rsbseq sl, r3, r2, asr #13 │ │ │ │ + ldrsbteq r8, [r3], #-238 @ 0xffffff12 │ │ │ │ @ instruction: 0xffff2541 │ │ │ │ @ instruction: 0xffff00fb │ │ │ │ @ instruction: 0xffff00e9 │ │ │ │ - rsbseq sl, r3, lr, asr #11 │ │ │ │ - rsbseq r8, r3, sl, ror #27 │ │ │ │ - ldrhteq sl, [r3], #-86 @ 0xffffffaa │ │ │ │ - ldrsbteq r8, [r3], #-210 @ 0xffffff2e │ │ │ │ - ldrsbteq sl, [r3], #-76 @ 0xffffffb4 │ │ │ │ - ldrshteq r8, [r3], #-200 @ 0xffffff38 │ │ │ │ + ldrsbteq sl, [r3], #-86 @ 0xffffffaa │ │ │ │ + ldrshteq r8, [r3], #-210 @ 0xffffff2e │ │ │ │ + ldrhteq sl, [r3], #-94 @ 0xffffffa2 │ │ │ │ + ldrsbteq r8, [r3], #-218 @ 0xffffff26 │ │ │ │ + rsbseq sl, r3, r4, ror #9 │ │ │ │ + rsbseq r8, r3, r0, lsl #26 │ │ │ │ blvs 12a8c48 │ │ │ │ blvs 13689ec │ │ │ │ blvs ff268c50 │ │ │ │ blvs ff328c64 │ │ │ │ blx 4e8d5c │ │ │ │ mcrrge 6, 3, pc, fp, cr15 @ │ │ │ │ blvc 2a8a8c >::_M_default_append(unsigned int)@@Base+0x25ec8> │ │ │ │ ldrmi r2, [sl], -r1, lsl #6 │ │ │ │ bllt 12a8c68 │ │ │ │ - blls 866b90 │ │ │ │ + blls 866b90 │ │ │ │ @ instruction: 0xf8df4648 │ │ │ │ ldrbtmi r4, [ip], #-2260 @ 0xfffff72c │ │ │ │ @ instruction: 0xf0786a9e │ │ │ │ @ instruction: 0xf642f0ff │ │ │ │ stmdbls r5!, {r2, r3, r6, r8, r9, lr} │ │ │ │ movwls r2, #516 @ 0x204 │ │ │ │ @ instruction: 0xf7684623 │ │ │ │ @@ -158188,15 +158188,15 @@ │ │ │ │ @ instruction: 0x4623f0d7 │ │ │ │ ldrtmi r2, [r1], -r8, lsl #4 │ │ │ │ andlt pc, r0, sp, asr #17 │ │ │ │ stc2l 7, cr15, [r0], {104} @ 0x68 │ │ │ │ stmdacs r0, {r0, r1, r2, r3, r4, r5, ip, pc} │ │ │ │ rscshi pc, lr, r2 │ │ │ │ @ instruction: 0xf76600f1 │ │ │ │ - blls 86c1fc │ │ │ │ + blls 86c1fc │ │ │ │ blls a0738c │ │ │ │ vqsub.u8 d20, d16, d19 │ │ │ │ blcs cda74 │ │ │ │ andhi pc, sp, #64, 6 │ │ │ │ blls 83eaa4 │ │ │ │ ldrsbtlt pc, [ip], #141 @ 0x8d @ │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ @@ -158454,15 +158454,15 @@ │ │ │ │ strbmi r9, [r2], -r3 │ │ │ │ movwls r2, #4096 @ 0x1000 │ │ │ │ ldrbmi r9, [r3], -r2 │ │ │ │ strbmi r9, [r8], -r6, lsr #18 │ │ │ │ stc2l 7, cr15, [r6, #-960] @ 0xfffffc40 │ │ │ │ @ instruction: 0xf0412801 │ │ │ │ blls f8e338 │ │ │ │ - blls 85bd3c │ │ │ │ + blls 85bd3c │ │ │ │ ldcls 8, cr6, [lr], {88} @ 0x58 │ │ │ │ ldmdals r1, {r1, r9, sl, lr} │ │ │ │ bleq 12e911c │ │ │ │ stmdavs r1!, {r0, r2, r5, r8, r9, fp, ip, pc} │ │ │ │ stmdals sp, {r2, ip, pc} │ │ │ │ andcs r9, r1, r3 │ │ │ │ strbmi r9, [r8], -r2 │ │ │ │ @@ -158481,15 +158481,15 @@ │ │ │ │ ldmdbge lr!, {r1, r5, r9, sl, lr} │ │ │ │ orrsmi pc, ip, #69206016 @ 0x4200000 │ │ │ │ blx fffeb44e │ │ │ │ @ instruction: 0xf0774648 │ │ │ │ strtmi pc, [r2], -r5, lsl #13 │ │ │ │ orrsmi pc, sp, #69206016 @ 0x4200000 │ │ │ │ @ instruction: 0xf769a93d │ │ │ │ - bls 86c688 │ │ │ │ + bls 86c688 │ │ │ │ @ instruction: 0x3051f892 │ │ │ │ movweq pc, #8259 @ 0x2043 @ │ │ │ │ subscc pc, r1, r2, lsl #17 │ │ │ │ blcs d43b8 │ │ │ │ stmdbge pc!, {r0, r1, r2, r3, r4, r5, sl, ip, sp, lr, pc} @ │ │ │ │ @ instruction: 0x4683e43b │ │ │ │ vadd.i8 q10, , │ │ │ │ @@ -158661,15 +158661,15 @@ │ │ │ │ ldc 7, cr15, [r2, #-400] @ 0xfffffe70 │ │ │ │ stmib fp, {r3, r4, r9, fp, ip, pc}^ │ │ │ │ ldmdavs r3, {r1, r2, r3, r8} │ │ │ │ andsvs r3, r3, r1, lsl #6 │ │ │ │ @ instruction: 0x301cf8db │ │ │ │ strls r9, [r8, -r5, lsr #6]! │ │ │ │ addsls pc, r8, sp, asr #17 │ │ │ │ - bls 854620 │ │ │ │ + bls 854620 │ │ │ │ movwpl pc, #259 @ 0x103 @ │ │ │ │ sbcseq r3, r9, r1, lsl #22 │ │ │ │ eorscc pc, r3, r2, asr r8 @ │ │ │ │ blcc fe9c4 │ │ │ │ movwmi r6, #14416 @ 0x3850 │ │ │ │ strthi pc, [r0], #0 │ │ │ │ ldmib fp, {r1, r2, r3, r4, r8, r9, fp, ip, pc}^ │ │ │ │ @@ -158723,22 +158723,22 @@ │ │ │ │ vaddl.u16 , d6, d16 │ │ │ │ strmi r1, [r4], -r3, asr #28 │ │ │ │ movwmi r4, #46605 @ 0xb60d │ │ │ │ ldrthi pc, [lr], #-0 @ │ │ │ │ @ instruction: 0xe7cc46d8 │ │ │ │ andhi pc, r0, pc, lsr #7 │ │ │ │ ... │ │ │ │ - rsbseq sl, r3, r2, lsl #8 │ │ │ │ - rsbseq sl, r3, r8, lsl #5 │ │ │ │ - @ instruction: 0x0073a098 │ │ │ │ - rsbseq r9, r3, r6, lsr #30 │ │ │ │ - ldrshteq r9, [r3], #-230 @ 0xffffff1a │ │ │ │ - rsbseq r8, r3, r2, lsl r7 │ │ │ │ - ldrsbteq r9, [r3], #-232 @ 0xffffff18 │ │ │ │ - ldrshteq r8, [r3], #-100 @ 0xffffff9c │ │ │ │ + rsbseq sl, r3, sl, lsl #8 │ │ │ │ + @ instruction: 0x0073a290 │ │ │ │ + rsbseq sl, r3, r0, lsr #1 │ │ │ │ + rsbseq r9, r3, lr, lsr #30 │ │ │ │ + ldrshteq r9, [r3], #-238 @ 0xffffff12 │ │ │ │ + rsbseq r8, r3, sl, lsl r7 │ │ │ │ + rsbseq r9, r3, r0, ror #29 │ │ │ │ + ldrshteq r8, [r3], #-108 @ 0xffffff94 │ │ │ │ @ instruction: 0xf8929a0b │ │ │ │ @ instruction: 0x071c305c │ │ │ │ adchi pc, r9, r0, asr #2 │ │ │ │ @ instruction: 0x46486913 │ │ │ │ strbmi pc, [ip, #-2271]! @ 0xfffff721 @ │ │ │ │ ldrbcs pc, [fp, #-1601]! @ 0xfffff9bf @ │ │ │ │ @ instruction: 0xf8d39325 │ │ │ │ @@ -159083,30 +159083,30 @@ │ │ │ │ @ instruction: 0x46594815 │ │ │ │ @ instruction: 0xf7694478 │ │ │ │ @ instruction: 0xf7feff01 │ │ │ │ svclt 0x0000bcca │ │ │ │ andhi pc, r0, pc, lsr #7 │ │ │ │ adcsge lr, r5, sp, lsl #27 │ │ │ │ mrccc 6, 5, ip, cr0, cr7, {7} │ │ │ │ - ldrshteq r9, [r3], #-162 @ 0xffffff5e │ │ │ │ - ldrshteq r9, [r3], #-144 @ 0xffffff70 │ │ │ │ - ldrhteq r9, [r3], #-152 @ 0xffffff68 │ │ │ │ - ldrsbteq r8, [r3], #-18 @ 0xffffffee │ │ │ │ - rsbseq r9, r3, lr, lsl #13 │ │ │ │ - rsbseq r7, r3, sl, lsr #29 │ │ │ │ - rsbseq r9, r3, r6, ror r6 │ │ │ │ - @ instruction: 0x00737e92 │ │ │ │ - rsbseq r9, r3, r8, asr r6 │ │ │ │ - rsbseq r7, r3, r4, ror lr │ │ │ │ - rsbseq r9, r3, r2, lsr #12 │ │ │ │ - rsbseq r7, r3, lr, lsr lr │ │ │ │ - rsbseq r9, r3, r8, ror #11 │ │ │ │ - rsbseq r7, r3, r4, lsl #28 │ │ │ │ - ldrsbteq r9, [r3], #-80 @ 0xffffffb0 │ │ │ │ - rsbseq r7, r3, ip, ror #27 │ │ │ │ + ldrshteq r9, [r3], #-170 @ 0xffffff56 │ │ │ │ + ldrshteq r9, [r3], #-152 @ 0xffffff68 │ │ │ │ + rsbseq r9, r3, r0, asr #19 │ │ │ │ + ldrsbteq r8, [r3], #-26 @ 0xffffffe6 │ │ │ │ + @ instruction: 0x00739696 │ │ │ │ + ldrhteq r7, [r3], #-226 @ 0xffffff1e │ │ │ │ + rsbseq r9, r3, lr, ror r6 │ │ │ │ + @ instruction: 0x00737e9a │ │ │ │ + rsbseq r9, r3, r0, ror #12 │ │ │ │ + rsbseq r7, r3, ip, ror lr │ │ │ │ + rsbseq r9, r3, sl, lsr #12 │ │ │ │ + rsbseq r7, r3, r6, asr #28 │ │ │ │ + ldrshteq r9, [r3], #-80 @ 0xffffffb0 │ │ │ │ + rsbseq r7, r3, ip, lsl #28 │ │ │ │ + ldrsbteq r9, [r3], #-88 @ 0xffffffa8 │ │ │ │ + ldrshteq r7, [r3], #-212 @ 0xffffff2c │ │ │ │ blt be87dc │ │ │ │ strtmi r4, [fp], -r2, lsr #12 │ │ │ │ @ instruction: 0x760ee9db │ │ │ │ @ instruction: 0x46314638 │ │ │ │ stmib lr, {r2, r5, r6, r8, r9, sl, ip, sp, lr, pc} │ │ │ │ svccc 0x00fff1b8 │ │ │ │ stmib sp, {r0, r4, r7, r9, sl, lr}^ │ │ │ │ @@ -159475,15 +159475,15 @@ │ │ │ │ addsmi r9, r8, #39936 @ 0x9c00 │ │ │ │ @ instruction: 0x46d4d1bb │ │ │ │ ldrsbthi pc, [r0], sp @ │ │ │ │ ldrdge pc, [ip], sp @ │ │ │ │ stcls 6, cr4, [sp], #-824 @ 0xfffffcc8 │ │ │ │ ldmdavs r3, {r0, r3, r4, r9, fp, ip, pc} │ │ │ │ andsvs r4, r3, r3, asr r4 │ │ │ │ - blls 867b90 │ │ │ │ + blls 867b90 │ │ │ │ stmibeq r2, {r8, r9, fp, sp, lr, pc} │ │ │ │ sbcseq r9, r2, r7, lsr #18 │ │ │ │ @ instruction: 0xf1a3189f │ │ │ │ stmne lr, {r3, r9, fp} │ │ │ │ blhi ea134 │ │ │ │ tsteq r2, r7, ror r8 │ │ │ │ strtmi r4, [fp], -r2, lsr #12 │ │ │ │ @@ -159522,30 +159522,30 @@ │ │ │ │ @ instruction: 0xf0809813 │ │ │ │ stmdacs r1, {r0, r1, r3, r4, r5, r6, r8, r9, ip, sp, lr, pc} │ │ │ │ msrhi SPSR_, #64 @ 0x40 │ │ │ │ ldmdavs r3, {r0, r1, r3, r4, r9, fp, ip, pc} │ │ │ │ andsvs r3, r3, r1, lsl #6 │ │ │ │ bllt eec6f8 │ │ │ │ ... │ │ │ │ - rsbseq r9, r3, lr, asr #6 │ │ │ │ - rsbseq r7, r3, r8, ror #22 │ │ │ │ - rsbseq r9, r3, lr, lsl r3 │ │ │ │ - rsbseq r7, r3, r8, lsr fp │ │ │ │ - rsbseq r9, r3, r2, lsl #6 │ │ │ │ - rsbseq r7, r3, ip, lsl fp │ │ │ │ - rsbseq r9, r3, r2, asr #4 │ │ │ │ - rsbseq r7, r3, lr, asr sl │ │ │ │ - rsbseq r9, r3, r6, lsr #4 │ │ │ │ - rsbseq r7, r3, r2, asr #20 │ │ │ │ - rsbseq r9, r3, ip, asr #3 │ │ │ │ - rsbseq r7, r3, r8, ror #19 │ │ │ │ - ldrhteq r9, [r3], #-16 │ │ │ │ - rsbseq r7, r3, ip, asr #19 │ │ │ │ - rsbseq r9, r3, r8, lsl #1 │ │ │ │ - rsbseq r7, r3, r4, lsr #17 │ │ │ │ + rsbseq r9, r3, r6, asr r3 │ │ │ │ + rsbseq r7, r3, r0, ror fp │ │ │ │ + rsbseq r9, r3, r6, lsr #6 │ │ │ │ + rsbseq r7, r3, r0, asr #22 │ │ │ │ + rsbseq r9, r3, sl, lsl #6 │ │ │ │ + rsbseq r7, r3, r4, lsr #22 │ │ │ │ + rsbseq r9, r3, sl, asr #4 │ │ │ │ + rsbseq r7, r3, r6, ror #20 │ │ │ │ + rsbseq r9, r3, lr, lsr #4 │ │ │ │ + rsbseq r7, r3, sl, asr #20 │ │ │ │ + ldrsbteq r9, [r3], #-20 @ 0xffffffec │ │ │ │ + ldrshteq r7, [r3], #-144 @ 0xffffff70 │ │ │ │ + ldrhteq r9, [r3], #-24 @ 0xffffffe8 │ │ │ │ + ldrsbteq r7, [r3], #-148 @ 0xffffff6c │ │ │ │ + @ instruction: 0x00739090 │ │ │ │ + rsbseq r7, r3, ip, lsr #17 │ │ │ │ @ instruction: 0xf8df4683 │ │ │ │ @ instruction: 0xf64208a4 │ │ │ │ ldrbtmi r6, [r8], #-300 @ 0xfffffed4 │ │ │ │ @ instruction: 0xf769300c │ │ │ │ @ instruction: 0xf8dffa9f │ │ │ │ @ instruction: 0x46590898 │ │ │ │ @ instruction: 0xf7694478 │ │ │ │ @@ -159840,15 +159840,15 @@ │ │ │ │ @ instruction: 0xf918f769 │ │ │ │ ldmlt r0, {r1, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc}^ │ │ │ │ ldrbtmi r9, [r0], r5, lsr #20 │ │ │ │ cdp 6, 11, cr4, cr6, cr2, {7} │ │ │ │ bl 1917f4 │ │ │ │ @ instruction: 0x93280382 │ │ │ │ strtmi r9, [r3], #-2854 @ 0xfffff4da │ │ │ │ - blls 85389c │ │ │ │ + blls 85389c │ │ │ │ @ instruction: 0x9c27191d │ │ │ │ ldrbmi r4, [r3], -r2, asr #12 │ │ │ │ tsteq r2, r4, ror r9 │ │ │ │ @ instruction: 0xf7639427 │ │ │ │ bls ae9b1c │ │ │ │ stcgt 8, cr15, [r8, #-340] @ 0xfffffeac │ │ │ │ @ instruction: 0xf8526028 │ │ │ │ @@ -160091,68 +160091,68 @@ │ │ │ │ @ instruction: 0xf7684478 │ │ │ │ strb pc, [fp, r1, lsr #30] @ │ │ │ │ biceq lr, sl, #2048 @ 0x800 │ │ │ │ blvc eaab4 │ │ │ │ @ instruction: 0x93274672 │ │ │ │ svclt 0x0000e072 │ │ │ │ ... │ │ │ │ - rsbseq r8, r3, r2, lsl #29 │ │ │ │ - @ instruction: 0x0073769c │ │ │ │ - rsbseq r8, r3, r2, asr lr │ │ │ │ - rsbseq r7, r3, ip, ror #12 │ │ │ │ - rsbseq r8, r3, r0, lsr lr │ │ │ │ - rsbseq r7, r3, sl, asr #12 │ │ │ │ - rsbseq r8, r3, r0, lsl lr │ │ │ │ - rsbseq r7, r3, sl, lsr #12 │ │ │ │ - ldrshteq r8, [r3], #-208 @ 0xffffff30 │ │ │ │ - rsbseq r7, r3, sl, lsl #12 │ │ │ │ - ldrsbteq r8, [r3], #-212 @ 0xffffff2c │ │ │ │ - rsbseq r7, r3, lr, ror #11 │ │ │ │ - @ instruction: 0x00738d98 │ │ │ │ - ldrhteq r7, [r3], #-82 @ 0xffffffae │ │ │ │ - ldrshteq r8, [r3], #-192 @ 0xffffff40 │ │ │ │ - rsbseq r7, r3, sl, lsl #10 │ │ │ │ - rsbseq r8, r3, r2, asr #25 │ │ │ │ - ldrsbteq r7, [r3], #-76 @ 0xffffffb4 │ │ │ │ - rsbseq r8, r3, r6, ror #24 │ │ │ │ - rsbseq r7, r3, r0, lsl #9 │ │ │ │ - rsbseq r8, r3, r0, lsr #21 │ │ │ │ - ldrhteq r7, [r3], #-42 @ 0xffffffd6 │ │ │ │ - rsbseq r8, r3, lr, lsr sl │ │ │ │ - rsbseq r7, r3, r8, asr r2 │ │ │ │ - rsbseq r8, r3, ip, lsl sl │ │ │ │ - rsbseq r7, r3, r6, lsr r2 │ │ │ │ - rsbseq r8, r3, r0, lsl #20 │ │ │ │ - rsbseq r7, r3, sl, lsl r2 │ │ │ │ - rsbseq r8, r3, r6, lsr #18 │ │ │ │ - rsbseq r7, r3, r2, asr #2 │ │ │ │ - rsbseq r8, r3, r8, lsl #18 │ │ │ │ - rsbseq r7, r3, r4, lsr #2 │ │ │ │ - rsbseq r8, r3, r8, ror #17 │ │ │ │ - rsbseq r7, r3, r2, lsl #2 │ │ │ │ - rsbseq r8, r3, sl, asr #17 │ │ │ │ - rsbseq r7, r3, r6, ror #1 │ │ │ │ - rsbseq r8, r3, r2, ror #16 │ │ │ │ - rsbseq r7, r3, lr, ror r0 │ │ │ │ - rsbseq r8, r3, r6, lsr r8 │ │ │ │ - rsbseq r7, r3, r2, asr r0 │ │ │ │ - rsbseq r8, r3, r8, lsl r8 │ │ │ │ - rsbseq r7, r3, r4, lsr r0 │ │ │ │ - rsbseq r8, r3, sl, asr #13 │ │ │ │ - rsbseq r6, r3, r6, ror #29 │ │ │ │ - @ instruction: 0x0073869e │ │ │ │ - ldrhteq r6, [r3], #-234 @ 0xffffff16 │ │ │ │ - rsbseq r8, r3, r8, ror r6 │ │ │ │ - @ instruction: 0x00736e92 │ │ │ │ - rsbseq r8, r3, r8, asr r6 │ │ │ │ - rsbseq r6, r3, r2, ror lr │ │ │ │ - rsbseq r8, r3, ip, lsr r6 │ │ │ │ - rsbseq r6, r3, r6, asr lr │ │ │ │ - rsbseq r8, r3, r2, lsl r6 │ │ │ │ - rsbseq r6, r3, ip, lsr #28 │ │ │ │ + rsbseq r8, r3, sl, lsl #29 │ │ │ │ + rsbseq r7, r3, r4, lsr #13 │ │ │ │ + rsbseq r8, r3, sl, asr lr │ │ │ │ + rsbseq r7, r3, r4, ror r6 │ │ │ │ + rsbseq r8, r3, r8, lsr lr │ │ │ │ + rsbseq r7, r3, r2, asr r6 │ │ │ │ + rsbseq r8, r3, r8, lsl lr │ │ │ │ + rsbseq r7, r3, r2, lsr r6 │ │ │ │ + ldrshteq r8, [r3], #-216 @ 0xffffff28 │ │ │ │ + rsbseq r7, r3, r2, lsl r6 │ │ │ │ + ldrsbteq r8, [r3], #-220 @ 0xffffff24 │ │ │ │ + ldrshteq r7, [r3], #-86 @ 0xffffffaa │ │ │ │ + rsbseq r8, r3, r0, lsr #27 │ │ │ │ + ldrhteq r7, [r3], #-90 @ 0xffffffa6 │ │ │ │ + ldrshteq r8, [r3], #-200 @ 0xffffff38 │ │ │ │ + rsbseq r7, r3, r2, lsl r5 │ │ │ │ + rsbseq r8, r3, sl, asr #25 │ │ │ │ + rsbseq r7, r3, r4, ror #9 │ │ │ │ + rsbseq r8, r3, lr, ror #24 │ │ │ │ + rsbseq r7, r3, r8, lsl #9 │ │ │ │ + rsbseq r8, r3, r8, lsr #21 │ │ │ │ + rsbseq r7, r3, r2, asr #5 │ │ │ │ + rsbseq r8, r3, r6, asr #20 │ │ │ │ + rsbseq r7, r3, r0, ror #4 │ │ │ │ + rsbseq r8, r3, r4, lsr #20 │ │ │ │ + rsbseq r7, r3, lr, lsr r2 │ │ │ │ + rsbseq r8, r3, r8, lsl #20 │ │ │ │ + rsbseq r7, r3, r2, lsr #4 │ │ │ │ + rsbseq r8, r3, lr, lsr #18 │ │ │ │ + rsbseq r7, r3, sl, asr #2 │ │ │ │ + rsbseq r8, r3, r0, lsl r9 │ │ │ │ + rsbseq r7, r3, ip, lsr #2 │ │ │ │ + ldrshteq r8, [r3], #-128 @ 0xffffff80 │ │ │ │ + rsbseq r7, r3, sl, lsl #2 │ │ │ │ + ldrsbteq r8, [r3], #-130 @ 0xffffff7e │ │ │ │ + rsbseq r7, r3, lr, ror #1 │ │ │ │ + rsbseq r8, r3, sl, ror #16 │ │ │ │ + rsbseq r7, r3, r6, lsl #1 │ │ │ │ + rsbseq r8, r3, lr, lsr r8 │ │ │ │ + rsbseq r7, r3, sl, asr r0 │ │ │ │ + rsbseq r8, r3, r0, lsr #16 │ │ │ │ + rsbseq r7, r3, ip, lsr r0 │ │ │ │ + ldrsbteq r8, [r3], #-98 @ 0xffffff9e │ │ │ │ + rsbseq r6, r3, lr, ror #29 │ │ │ │ + rsbseq r8, r3, r6, lsr #13 │ │ │ │ + rsbseq r6, r3, r2, asr #29 │ │ │ │ + rsbseq r8, r3, r0, lsl #13 │ │ │ │ + @ instruction: 0x00736e9a │ │ │ │ + rsbseq r8, r3, r0, ror #12 │ │ │ │ + rsbseq r6, r3, sl, ror lr │ │ │ │ + rsbseq r8, r3, r4, asr #12 │ │ │ │ + rsbseq r6, r3, lr, asr lr │ │ │ │ + rsbseq r8, r3, sl, lsl r6 │ │ │ │ + rsbseq r6, r3, r4, lsr lr │ │ │ │ @ instruction: 0x260ee9db │ │ │ │ svccc 0x0004f859 │ │ │ │ @ instruction: 0x0e00e9d8 │ │ │ │ blcs 2ed1f4 >::_M_default_append(unsigned int)@@Base+0x6a630> │ │ │ │ blvs a6a724 │ │ │ │ @ instruction: 0x0c00ebb2 │ │ │ │ stcvs 8, cr15, [r4], {72} @ 0x48 │ │ │ │ @@ -160403,54 +160403,54 @@ │ │ │ │ @ instruction: 0xf641482c │ │ │ │ ldrbtmi r3, [r8], #-357 @ 0xfffffe9b │ │ │ │ @ instruction: 0xf768300c │ │ │ │ stmdami sl!, {r0, r1, r3, r5, r6, r7, r8, r9, fp, ip, sp, lr, pc} │ │ │ │ ldrbtmi r4, [r8], #-1625 @ 0xfffff9a7 │ │ │ │ stc2 7, cr15, [r6], #416 @ 0x1a0 │ │ │ │ stclt 7, cr15, [r2, #-1012]! @ 0xfffffc0c │ │ │ │ - rsbseq r8, r3, sl, lsl #9 │ │ │ │ - rsbseq r6, r3, r4, lsr #25 │ │ │ │ - rsbseq r8, r3, sl, ror #8 │ │ │ │ - rsbseq r6, r3, r4, lsl #25 │ │ │ │ - rsbseq r8, r3, lr, asr #8 │ │ │ │ - rsbseq r6, r3, r8, ror #24 │ │ │ │ - rsbseq r8, r3, r2, lsr r4 │ │ │ │ - rsbseq r6, r3, ip, asr #24 │ │ │ │ - rsbseq r8, r3, r6, lsl r4 │ │ │ │ - rsbseq r6, r3, r0, lsr ip │ │ │ │ - rsbseq r8, r3, r4, lsr #6 │ │ │ │ - rsbseq r6, r3, r0, asr #22 │ │ │ │ - rsbseq r8, r3, r8, lsl #6 │ │ │ │ - rsbseq r6, r3, r4, lsr #22 │ │ │ │ - rsbseq r8, r3, ip, ror #5 │ │ │ │ - rsbseq r6, r3, r8, lsl #22 │ │ │ │ - ldrsbteq r8, [r3], #-32 @ 0xffffffe0 │ │ │ │ - rsbseq r6, r3, ip, ror #21 │ │ │ │ - ldrhteq r8, [r3], #-36 @ 0xffffffdc │ │ │ │ - ldrsbteq r6, [r3], #-160 @ 0xffffff60 │ │ │ │ - @ instruction: 0x0073829c │ │ │ │ - ldrhteq r6, [r3], #-166 @ 0xffffff5a │ │ │ │ - rsbseq r8, r3, r2, lsl #5 │ │ │ │ - @ instruction: 0x00736a9c │ │ │ │ - rsbseq r8, r3, r4, ror #4 │ │ │ │ - rsbseq r6, r3, r0, lsl #21 │ │ │ │ - rsbseq r8, r3, r6, asr #4 │ │ │ │ - rsbseq r6, r3, r2, ror #20 │ │ │ │ - ldrshteq r8, [r3], #-16 │ │ │ │ - rsbseq r6, r3, ip, lsl #20 │ │ │ │ - ldrhteq r8, [r3], #-16 │ │ │ │ - rsbseq r6, r3, sl, asr #19 │ │ │ │ - @ instruction: 0x00738194 │ │ │ │ - rsbseq r6, r3, lr, lsr #19 │ │ │ │ - rsbseq r8, r3, r6, ror r1 │ │ │ │ - @ instruction: 0x00736992 │ │ │ │ - rsbseq r8, r3, r4, asr r1 │ │ │ │ - rsbseq r6, r3, r0, ror r9 │ │ │ │ - rsbseq r8, r3, sl, lsl r1 │ │ │ │ - rsbseq r6, r3, r6, lsr r9 │ │ │ │ + @ instruction: 0x00738492 │ │ │ │ + rsbseq r6, r3, ip, lsr #25 │ │ │ │ + rsbseq r8, r3, r2, ror r4 │ │ │ │ + rsbseq r6, r3, ip, lsl #25 │ │ │ │ + rsbseq r8, r3, r6, asr r4 │ │ │ │ + rsbseq r6, r3, r0, ror ip │ │ │ │ + rsbseq r8, r3, sl, lsr r4 │ │ │ │ + rsbseq r6, r3, r4, asr ip │ │ │ │ + rsbseq r8, r3, lr, lsl r4 │ │ │ │ + rsbseq r6, r3, r8, lsr ip │ │ │ │ + rsbseq r8, r3, ip, lsr #6 │ │ │ │ + rsbseq r6, r3, r8, asr #22 │ │ │ │ + rsbseq r8, r3, r0, lsl r3 │ │ │ │ + rsbseq r6, r3, ip, lsr #22 │ │ │ │ + ldrshteq r8, [r3], #-36 @ 0xffffffdc │ │ │ │ + rsbseq r6, r3, r0, lsl fp │ │ │ │ + ldrsbteq r8, [r3], #-40 @ 0xffffffd8 │ │ │ │ + ldrshteq r6, [r3], #-164 @ 0xffffff5c │ │ │ │ + ldrhteq r8, [r3], #-44 @ 0xffffffd4 │ │ │ │ + ldrsbteq r6, [r3], #-168 @ 0xffffff58 │ │ │ │ + rsbseq r8, r3, r4, lsr #5 │ │ │ │ + ldrhteq r6, [r3], #-174 @ 0xffffff52 │ │ │ │ + rsbseq r8, r3, sl, lsl #5 │ │ │ │ + rsbseq r6, r3, r4, lsr #21 │ │ │ │ + rsbseq r8, r3, ip, ror #4 │ │ │ │ + rsbseq r6, r3, r8, lsl #21 │ │ │ │ + rsbseq r8, r3, lr, asr #4 │ │ │ │ + rsbseq r6, r3, sl, ror #20 │ │ │ │ + ldrshteq r8, [r3], #-24 @ 0xffffffe8 │ │ │ │ + rsbseq r6, r3, r4, lsl sl │ │ │ │ + ldrhteq r8, [r3], #-24 @ 0xffffffe8 │ │ │ │ + ldrsbteq r6, [r3], #-146 @ 0xffffff6e │ │ │ │ + @ instruction: 0x0073819c │ │ │ │ + ldrhteq r6, [r3], #-150 @ 0xffffff6a │ │ │ │ + rsbseq r8, r3, lr, ror r1 │ │ │ │ + @ instruction: 0x0073699a │ │ │ │ + rsbseq r8, r3, ip, asr r1 │ │ │ │ + rsbseq r6, r3, r8, ror r9 │ │ │ │ + rsbseq r8, r3, r2, lsr #2 │ │ │ │ + rsbseq r6, r3, lr, lsr r9 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x0088f8cc │ │ │ │ @ instruction: 0x461fb095 │ │ │ │ @ instruction: 0x460e4bb5 │ │ │ │ bmi fee13da4 │ │ │ │ @@ -160632,21 +160632,21 @@ │ │ │ │ stmdals sl, {r0, r1, r2, r8, fp, ip, pc} │ │ │ │ strls r9, [r2], #-1537 @ 0xfffff9ff │ │ │ │ pldw [lr, -r9] │ │ │ │ @ instruction: 0xf761e751 │ │ │ │ svclt 0x0000ef6e │ │ │ │ @ instruction: 0x000011b8 │ │ │ │ rsbseq pc, lr, r6, lsl #9 │ │ │ │ - rsbseq r7, r3, r2, ror #31 │ │ │ │ - ldrhteq r7, [r3], #-232 @ 0xffffff18 │ │ │ │ + rsbseq r7, r3, sl, ror #31 │ │ │ │ + rsbseq r7, r3, r0, asr #29 │ │ │ │ rsbseq pc, lr, sl, ror #5 │ │ │ │ - rsbseq r7, r3, r4, lsl lr │ │ │ │ - rsbseq r6, r3, lr, lsr #12 │ │ │ │ - ldrhteq r7, [r3], #-218 @ 0xffffff26 │ │ │ │ - ldrsbteq r6, [r3], #-84 @ 0xffffffac │ │ │ │ + rsbseq r7, r3, ip, lsl lr │ │ │ │ + rsbseq r6, r3, r6, lsr r6 │ │ │ │ + rsbseq r7, r3, r2, asr #27 │ │ │ │ + ldrsbteq r6, [r3], #-92 @ 0xffffffa4 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ blhi 1ead3c │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x0038f8cc │ │ │ │ ldrmi fp, [r0], r5, lsr #1 │ │ │ │ ldrtcs pc, [r4], #-2271 @ 0xfffff721 @ │ │ │ │ @@ -160715,15 +160715,15 @@ │ │ │ │ bls 3c79bc │ │ │ │ vqadd.u8 d22, d0, d3 │ │ │ │ @ instruction: 0x469a81ba │ │ │ │ movwls r4, #46620 @ 0xb61c │ │ │ │ stmib sp, {r0, r2, r4, r6, r9, sl, lr}^ │ │ │ │ cdp 3, 11, cr3, cr7, cr13, {0} │ │ │ │ movwls r8, #64256 @ 0xfb00 │ │ │ │ - blge 8945d4 │ │ │ │ + blge 8945d4 │ │ │ │ rsblt pc, r8, sp, asr #17 │ │ │ │ @ instruction: 0xf1a99311 │ │ │ │ cdpls 3, 1, cr0, cr5, cr8, {0} │ │ │ │ ldrsblt pc, [r8], #-141 @ 0xffffff73 @ │ │ │ │ rsbls pc, ip, sp, asr #17 │ │ │ │ ldc 6, cr4, [pc, #836] @ afd0c │ │ │ │ @ instruction: 0x469a9bbf │ │ │ │ @@ -160916,18 +160916,18 @@ │ │ │ │ eorlt r4, r5, r0, lsl r6 │ │ │ │ blhi 1eafb0 │ │ │ │ svchi 0x00f0e8bd │ │ │ │ andhi pc, r0, pc, lsr #7 │ │ │ │ ... │ │ │ │ rsbseq pc, lr, r0, ror r1 @ │ │ │ │ @ instruction: 0x000011b8 │ │ │ │ - rsbseq r7, r3, r6, lsl #26 │ │ │ │ - ldrsbteq r7, [r3], #-144 @ 0xffffff70 │ │ │ │ - rsbseq r7, r3, r6, asr #18 │ │ │ │ - rsbseq r6, r3, r2, ror #2 │ │ │ │ + rsbseq r7, r3, lr, lsl #26 │ │ │ │ + ldrsbteq r7, [r3], #-152 @ 0xffffff68 │ │ │ │ + rsbseq r7, r3, lr, asr #18 │ │ │ │ + rsbseq r6, r3, sl, ror #2 │ │ │ │ rsbseq lr, lr, lr, ror #26 │ │ │ │ ldmne fp, {r1, r2, r3, r9, fp, ip, pc} │ │ │ │ bl 111652c │ │ │ │ stmib sp, {r1, r9}^ │ │ │ │ bls 37c530 │ │ │ │ @ instruction: 0xf8439b22 │ │ │ │ mrrcne 0, 2, r5, r3, cr2 │ │ │ │ @@ -160974,26 +160974,26 @@ │ │ │ │ ldrbtmi r2, [r8], #-277 @ 0xfffffeeb │ │ │ │ @ instruction: 0xf767300c │ │ │ │ stmdami pc, {r0, r2, r4, r5, r6, r8, r9, sl, fp, ip, sp, lr, pc} @ │ │ │ │ mvnscc pc, pc, asr #32 │ │ │ │ @ instruction: 0xf7684478 │ │ │ │ ldr pc, [sl, pc, lsr #16]! │ │ │ │ ldc 7, cr15, [sl], #388 @ 0x184 │ │ │ │ - ldrhteq r7, [r3], #-134 @ 0xffffff7a │ │ │ │ - ldrsbteq r6, [r3], #-0 │ │ │ │ - @ instruction: 0x00737898 │ │ │ │ - ldrhteq r6, [r3], #-2 │ │ │ │ - rsbseq r7, r3, lr, ror r8 │ │ │ │ - @ instruction: 0x00736098 │ │ │ │ - rsbseq r7, r3, r4, ror #16 │ │ │ │ - rsbseq r6, r3, lr, ror r0 │ │ │ │ - rsbseq r7, r3, sl, asr #16 │ │ │ │ - rsbseq r6, r3, r4, rrx │ │ │ │ - rsbseq r7, r3, lr, lsr #16 │ │ │ │ - rsbseq r6, r3, r8, asr #32 │ │ │ │ + ldrhteq r7, [r3], #-142 @ 0xffffff72 │ │ │ │ + ldrsbteq r6, [r3], #-8 │ │ │ │ + rsbseq r7, r3, r0, lsr #17 │ │ │ │ + ldrhteq r6, [r3], #-10 │ │ │ │ + rsbseq r7, r3, r6, lsl #17 │ │ │ │ + rsbseq r6, r3, r0, lsr #1 │ │ │ │ + rsbseq r7, r3, ip, ror #16 │ │ │ │ + rsbseq r6, r3, r6, lsl #1 │ │ │ │ + rsbseq r7, r3, r2, asr r8 │ │ │ │ + rsbseq r6, r3, ip, rrx │ │ │ │ + rsbseq r7, r3, r6, lsr r8 │ │ │ │ + rsbseq r6, r3, r0, asr r0 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x0010f8cc │ │ │ │ blpl ffcee17c │ │ │ │ @ instruction: 0xf8dfb0b3 │ │ │ │ ldrbtmi r4, [sp], #-3056 @ 0xfffff410 │ │ │ │ @@ -161737,74 +161737,74 @@ │ │ │ │ @ instruction: 0xf1be0e00 │ │ │ │ addsle r0, sp, r0, lsl #30 │ │ │ │ andsls r9, pc, #1900544 @ 0x1d0000 │ │ │ │ @ instruction: 0xf50ef074 │ │ │ │ vst2.8 {d22-d23}, [pc :256], r1 │ │ │ │ movwls r6, #5093 @ 0x13e5 │ │ │ │ movwls r9, #2846 @ 0xb1e │ │ │ │ - bls 8795bc │ │ │ │ + bls 8795bc │ │ │ │ stc2 7, cr15, [sl, #404]! @ 0x194 │ │ │ │ stmdacs r0, {r4, r5, sp, lr} │ │ │ │ andshi pc, fp, #0 │ │ │ │ @ instruction: 0xf074981d │ │ │ │ - blls 86ddb4 │ │ │ │ - bls 88ab88 │ │ │ │ + blls 86ddb4 │ │ │ │ + bls 88ab88 │ │ │ │ vcgt.s8 d25, d0, d0 │ │ │ │ movwls r7, #4905 @ 0x1329 │ │ │ │ @ instruction: 0xf7652304 │ │ │ │ @ instruction: 0x6070fd99 │ │ │ │ @ instruction: 0xf0002800 │ │ │ │ stmdavs r0!, {r0, r1, r2, r7, r9, pc} │ │ │ │ @ instruction: 0xf8d49a1f │ │ │ │ @ instruction: 0xf850c014 │ │ │ │ rscsvs r3, r2, r8, lsr #32 │ │ │ │ ldrbmi r6, [r9], #-2073 @ 0xfffff7e7 │ │ │ │ svclt 0x0000e770 │ │ │ │ rsbseq lr, lr, sl, lsl #24 │ │ │ │ @ instruction: 0x000011b8 │ │ │ │ - rsbseq r7, r3, r4, asr r7 │ │ │ │ - rsbseq r7, r3, ip, lsl r6 │ │ │ │ - rsbseq r7, r3, r8, asr r5 │ │ │ │ - rsbseq r5, r3, r0, ror sp │ │ │ │ - rsbseq r7, r3, sl, lsr r5 │ │ │ │ - rsbseq r5, r3, r2, asr sp │ │ │ │ - rsbseq r7, r3, ip, lsl r5 │ │ │ │ - rsbseq r5, r3, r4, lsr sp │ │ │ │ - rsbseq r7, r3, r8, ror r4 │ │ │ │ + rsbseq r7, r3, ip, asr r7 │ │ │ │ + rsbseq r7, r3, r4, lsr #12 │ │ │ │ + rsbseq r7, r3, r0, ror #10 │ │ │ │ + rsbseq r5, r3, r8, ror sp │ │ │ │ + rsbseq r7, r3, r2, asr #10 │ │ │ │ + rsbseq r5, r3, sl, asr sp │ │ │ │ + rsbseq r7, r3, r4, lsr #10 │ │ │ │ + rsbseq r5, r3, ip, lsr sp │ │ │ │ + rsbseq r7, r3, r0, lsl #9 │ │ │ │ @ instruction: 0x007ee898 │ │ │ │ - rsbseq r7, r3, r6, lsr r4 │ │ │ │ - rsbseq r5, r3, r0, asr ip │ │ │ │ - rsbseq r7, r3, r8, lsl r4 │ │ │ │ - rsbseq r5, r3, r2, lsr ip │ │ │ │ - ldrshteq r7, [r3], #-60 @ 0xffffffc4 │ │ │ │ - rsbseq r5, r3, r4, lsl ip │ │ │ │ - ldrhteq r7, [r3], #-60 @ 0xffffffc4 │ │ │ │ - rsbseq r7, r3, r4, lsl #7 │ │ │ │ - @ instruction: 0x00735b9c │ │ │ │ - rsbseq r7, r3, r2, ror #6 │ │ │ │ - rsbseq r5, r3, ip, ror fp │ │ │ │ - rsbseq r7, r3, r4, asr #6 │ │ │ │ - rsbseq r5, r3, lr, asr fp │ │ │ │ - ldrshteq r7, [r3], #-42 @ 0xffffffd6 │ │ │ │ - ldrsbteq r7, [r3], #-40 @ 0xffffffd8 │ │ │ │ - ldrhteq r7, [r3], #-12 │ │ │ │ - ldrsbteq r5, [r3], #-134 @ 0xffffff7a │ │ │ │ - rsbseq r7, r3, r0, lsr #1 │ │ │ │ - ldrhteq r5, [r3], #-136 @ 0xffffff78 │ │ │ │ - rsbseq r7, r3, r0, lsl #1 │ │ │ │ - @ instruction: 0x00735898 │ │ │ │ - rsbseq r6, r3, r0, ror #31 │ │ │ │ - rsbseq r6, r3, r4, ror #29 │ │ │ │ - rsbseq r5, r3, r0, lsl #14 │ │ │ │ - rsbseq r6, r3, ip, asr #29 │ │ │ │ - rsbseq r5, r3, r8, ror #13 │ │ │ │ - rsbseq r6, r3, ip, lsl lr │ │ │ │ - rsbseq r5, r3, r6, lsr r6 │ │ │ │ - rsbseq r6, r3, r4, lsr #27 │ │ │ │ - ldrshteq r6, [r3], #-192 @ 0xffffff40 │ │ │ │ + rsbseq r7, r3, lr, lsr r4 │ │ │ │ + rsbseq r5, r3, r8, asr ip │ │ │ │ + rsbseq r7, r3, r0, lsr #8 │ │ │ │ + rsbseq r5, r3, sl, lsr ip │ │ │ │ + rsbseq r7, r3, r4, lsl #8 │ │ │ │ + rsbseq r5, r3, ip, lsl ip │ │ │ │ + rsbseq r7, r3, r4, asr #7 │ │ │ │ + rsbseq r7, r3, ip, lsl #7 │ │ │ │ + rsbseq r5, r3, r4, lsr #23 │ │ │ │ + rsbseq r7, r3, sl, ror #6 │ │ │ │ + rsbseq r5, r3, r4, lsl #23 │ │ │ │ + rsbseq r7, r3, ip, asr #6 │ │ │ │ + rsbseq r5, r3, r6, ror #22 │ │ │ │ + rsbseq r7, r3, r2, lsl #6 │ │ │ │ + rsbseq r7, r3, r0, ror #5 │ │ │ │ + rsbseq r7, r3, r4, asr #1 │ │ │ │ + ldrsbteq r5, [r3], #-142 @ 0xffffff72 │ │ │ │ + rsbseq r7, r3, r8, lsr #1 │ │ │ │ + rsbseq r5, r3, r0, asr #17 │ │ │ │ + rsbseq r7, r3, r8, lsl #1 │ │ │ │ + rsbseq r5, r3, r0, lsr #17 │ │ │ │ + rsbseq r6, r3, r8, ror #31 │ │ │ │ + rsbseq r6, r3, ip, ror #29 │ │ │ │ + rsbseq r5, r3, r8, lsl #14 │ │ │ │ + ldrsbteq r6, [r3], #-228 @ 0xffffff1c │ │ │ │ + ldrshteq r5, [r3], #-96 @ 0xffffffa0 │ │ │ │ + rsbseq r6, r3, r4, lsr #28 │ │ │ │ + rsbseq r5, r3, lr, lsr r6 │ │ │ │ + rsbseq r6, r3, ip, lsr #27 │ │ │ │ + ldrshteq r6, [r3], #-200 @ 0xffffff38 │ │ │ │ ldrsbtlt pc, [r0], #141 @ 0x8d @ │ │ │ │ @ instruction: 0x8620e9dd │ │ │ │ @ instruction: 0xf8df9f1d │ │ │ │ ldrtmi r4, [r8], -r8, asr #12 │ │ │ │ vst1.8 @ instruction: 0xf486f074 │ │ │ │ tstpvs r5, #1325400064 @ p-variant is OBSOLETE @ 0x4f000000 │ │ │ │ @ instruction: 0x4631447c │ │ │ │ @@ -162202,73 +162202,73 @@ │ │ │ │ ldrbtmi r3, [r8], #-2815 @ 0xfffff501 │ │ │ │ @ instruction: 0xf766300c │ │ │ │ ldmdami lr!, {r0, r2, r3, r4, r6, r7, r8, sl, fp, ip, sp, lr, pc} │ │ │ │ mvnscc pc, pc, asr #32 │ │ │ │ @ instruction: 0xf7664478 │ │ │ │ @ instruction: 0xf7fffe97 │ │ │ │ svclt 0x0000bb0a │ │ │ │ - rsbseq r6, r3, r4, lsl #22 │ │ │ │ - rsbseq r6, r3, sl, lsr #20 │ │ │ │ - rsbseq r5, r3, r2, asr #4 │ │ │ │ - rsbseq r6, r3, ip, lsl #20 │ │ │ │ - rsbseq r5, r3, r4, lsr #4 │ │ │ │ - rsbseq r6, r3, r4, asr #19 │ │ │ │ - rsbseq r6, r3, sl, asr r9 │ │ │ │ - rsbseq r5, r3, r2, ror r1 │ │ │ │ - rsbseq r6, r3, sl, lsr r9 │ │ │ │ - rsbseq r5, r3, r2, asr r1 │ │ │ │ - rsbseq r6, r3, sl, lsl r9 │ │ │ │ - rsbseq r5, r3, r2, lsr r1 │ │ │ │ - rsbseq r6, r3, sl, asr #16 │ │ │ │ - rsbseq r5, r3, r6, rrx │ │ │ │ - rsbseq r6, r3, lr, lsr #16 │ │ │ │ - rsbseq r5, r3, sl, asr #32 │ │ │ │ - rsbseq r6, r3, r6, lsl r8 │ │ │ │ - rsbseq r5, r3, r2, lsr r0 │ │ │ │ - ldrsbteq r6, [r3], #-124 @ 0xffffff84 │ │ │ │ - ldrshteq r4, [r3], #-246 @ 0xffffff0a │ │ │ │ - rsbseq r6, r3, r2, asr #15 │ │ │ │ - ldrsbteq r4, [r3], #-252 @ 0xffffff04 │ │ │ │ - rsbseq r6, r3, r6, lsr #15 │ │ │ │ - rsbseq r4, r3, r2, asr #31 │ │ │ │ - rsbseq r6, r3, sl, lsl #15 │ │ │ │ - rsbseq r4, r3, r4, lsr #31 │ │ │ │ - rsbseq r6, r3, r6, lsl r7 │ │ │ │ - rsbseq r6, r3, r2, ror #13 │ │ │ │ - ldrshteq r4, [r3], #-236 @ 0xffffff14 │ │ │ │ - rsbseq r6, r3, sl, lsl #13 │ │ │ │ - rsbseq r4, r3, r6, lsr #29 │ │ │ │ - rsbseq r6, r3, lr, ror #12 │ │ │ │ - rsbseq r4, r3, r8, lsl #29 │ │ │ │ - rsbseq r6, r3, r2, asr r6 │ │ │ │ - rsbseq r4, r3, ip, ror #28 │ │ │ │ - rsbseq r6, r3, r6, lsr r6 │ │ │ │ - rsbseq r4, r3, r0, asr lr │ │ │ │ - rsbseq r6, r3, sl, lsl r6 │ │ │ │ - rsbseq r4, r3, r4, lsr lr │ │ │ │ - ldrshteq r6, [r3], #-92 @ 0xffffffa4 │ │ │ │ - rsbseq r4, r3, r8, lsl lr │ │ │ │ - rsbseq r6, r3, r0, ror #11 │ │ │ │ - ldrshteq r4, [r3], #-218 @ 0xffffff26 │ │ │ │ - ldrhteq r6, [r3], #-94 @ 0xffffffa2 │ │ │ │ - ldrsbteq r4, [r3], #-216 @ 0xffffff28 │ │ │ │ - rsbseq r6, r3, r2, lsr #11 │ │ │ │ - ldrhteq r4, [r3], #-220 @ 0xffffff24 │ │ │ │ - rsbseq r6, r3, r4, lsl #11 │ │ │ │ - @ instruction: 0x00734d9e │ │ │ │ - rsbseq r6, r3, sl, ror #10 │ │ │ │ - rsbseq r4, r3, r4, lsl #27 │ │ │ │ - rsbseq r6, r3, r0, asr r5 │ │ │ │ - rsbseq r4, r3, sl, ror #26 │ │ │ │ - rsbseq r6, r3, r6, lsr r5 │ │ │ │ - rsbseq r4, r3, r0, asr sp │ │ │ │ - rsbseq r6, r3, ip, lsl r5 │ │ │ │ - rsbseq r4, r3, r6, lsr sp │ │ │ │ - ldrshteq r6, [r3], #-78 @ 0xffffffb2 │ │ │ │ - rsbseq r4, r3, r8, lsl sp │ │ │ │ + rsbseq r6, r3, ip, lsl #22 │ │ │ │ + rsbseq r6, r3, r2, lsr sl │ │ │ │ + rsbseq r5, r3, sl, asr #4 │ │ │ │ + rsbseq r6, r3, r4, lsl sl │ │ │ │ + rsbseq r5, r3, ip, lsr #4 │ │ │ │ + rsbseq r6, r3, ip, asr #19 │ │ │ │ + rsbseq r6, r3, r2, ror #18 │ │ │ │ + rsbseq r5, r3, sl, ror r1 │ │ │ │ + rsbseq r6, r3, r2, asr #18 │ │ │ │ + rsbseq r5, r3, sl, asr r1 │ │ │ │ + rsbseq r6, r3, r2, lsr #18 │ │ │ │ + rsbseq r5, r3, sl, lsr r1 │ │ │ │ + rsbseq r6, r3, r2, asr r8 │ │ │ │ + rsbseq r5, r3, lr, rrx │ │ │ │ + rsbseq r6, r3, r6, lsr r8 │ │ │ │ + rsbseq r5, r3, r2, asr r0 │ │ │ │ + rsbseq r6, r3, lr, lsl r8 │ │ │ │ + rsbseq r5, r3, sl, lsr r0 │ │ │ │ + rsbseq r6, r3, r4, ror #15 │ │ │ │ + ldrshteq r4, [r3], #-254 @ 0xffffff02 │ │ │ │ + rsbseq r6, r3, sl, asr #15 │ │ │ │ + rsbseq r4, r3, r4, ror #31 │ │ │ │ + rsbseq r6, r3, lr, lsr #15 │ │ │ │ + rsbseq r4, r3, sl, asr #31 │ │ │ │ + @ instruction: 0x00736792 │ │ │ │ + rsbseq r4, r3, ip, lsr #31 │ │ │ │ + rsbseq r6, r3, lr, lsl r7 │ │ │ │ + rsbseq r6, r3, sl, ror #13 │ │ │ │ + rsbseq r4, r3, r4, lsl #30 │ │ │ │ + @ instruction: 0x00736692 │ │ │ │ + rsbseq r4, r3, lr, lsr #29 │ │ │ │ + rsbseq r6, r3, r6, ror r6 │ │ │ │ + @ instruction: 0x00734e90 │ │ │ │ + rsbseq r6, r3, sl, asr r6 │ │ │ │ + rsbseq r4, r3, r4, ror lr │ │ │ │ + rsbseq r6, r3, lr, lsr r6 │ │ │ │ + rsbseq r4, r3, r8, asr lr │ │ │ │ + rsbseq r6, r3, r2, lsr #12 │ │ │ │ + rsbseq r4, r3, ip, lsr lr │ │ │ │ + rsbseq r6, r3, r4, lsl #12 │ │ │ │ + rsbseq r4, r3, r0, lsr #28 │ │ │ │ + rsbseq r6, r3, r8, ror #11 │ │ │ │ + rsbseq r4, r3, r2, lsl #28 │ │ │ │ + rsbseq r6, r3, r6, asr #11 │ │ │ │ + rsbseq r4, r3, r0, ror #27 │ │ │ │ + rsbseq r6, r3, sl, lsr #11 │ │ │ │ + rsbseq r4, r3, r4, asr #27 │ │ │ │ + rsbseq r6, r3, ip, lsl #11 │ │ │ │ + rsbseq r4, r3, r6, lsr #27 │ │ │ │ + rsbseq r6, r3, r2, ror r5 │ │ │ │ + rsbseq r4, r3, ip, lsl #27 │ │ │ │ + rsbseq r6, r3, r8, asr r5 │ │ │ │ + rsbseq r4, r3, r2, ror sp │ │ │ │ + rsbseq r6, r3, lr, lsr r5 │ │ │ │ + rsbseq r4, r3, r8, asr sp │ │ │ │ + rsbseq r6, r3, r4, lsr #10 │ │ │ │ + rsbseq r4, r3, lr, lsr sp │ │ │ │ + rsbseq r6, r3, r6, lsl #10 │ │ │ │ + rsbseq r4, r3, r0, lsr #26 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ blhi 16c698 │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x0088f8cc │ │ │ │ stmiami r1!, {r2, r9, sl, lr}^ │ │ │ │ @ instruction: 0x460fb093 │ │ │ │ @@ -162339,15 +162339,15 @@ │ │ │ │ stmdbcs r0, {r5, r6, ip} │ │ │ │ @ instruction: 0x4620da5a │ │ │ │ vshr.u8 , q15, #2 │ │ │ │ @ instruction: 0xf08f4620 │ │ │ │ strtmi pc, [r0], -r5, lsr #5 │ │ │ │ vaddl.u8 , d18, d15 │ │ │ │ @ instruction: 0xf8d82600 │ │ │ │ - bls 8554c4 │ │ │ │ + bls 8554c4 │ │ │ │ mrscs r2, SP_svc │ │ │ │ movwcc lr, #59853 @ 0xe9cd │ │ │ │ svclt 0x00c84599 │ │ │ │ @ instruction: 0xf8cb429a │ │ │ │ stclle 0, cr1, [r3] │ │ │ │ @ instruction: 0xf0402e00 │ │ │ │ blge 451574 │ │ │ │ @@ -162495,22 +162495,22 @@ │ │ │ │ blpl 66cbc8 │ │ │ │ bleq 12ace2c │ │ │ │ blvc 22cd70 │ │ │ │ svclt 0x0000e686 │ │ │ │ rsbseq sp, lr, sl, lsl r8 │ │ │ │ @ instruction: 0x000011b8 │ │ │ │ rsbseq sp, lr, r8, asr r7 │ │ │ │ - rsbseq r6, r3, ip, asr #4 │ │ │ │ - rsbseq r4, r3, r8, ror #20 │ │ │ │ - rsbseq r6, r3, r4, lsr r2 │ │ │ │ - rsbseq r4, r3, r0, asr sl │ │ │ │ - @ instruction: 0x00736194 │ │ │ │ - ldrhteq r4, [r3], #-144 @ 0xffffff70 │ │ │ │ - rsbseq r6, r3, ip, asr #1 │ │ │ │ - rsbseq r4, r3, r8, ror #17 │ │ │ │ + rsbseq r6, r3, r4, asr r2 │ │ │ │ + rsbseq r4, r3, r0, ror sl │ │ │ │ + rsbseq r6, r3, ip, lsr r2 │ │ │ │ + rsbseq r4, r3, r8, asr sl │ │ │ │ + @ instruction: 0x0073619c │ │ │ │ + ldrhteq r4, [r3], #-152 @ 0xffffff68 │ │ │ │ + ldrsbteq r6, [r3], #-4 │ │ │ │ + ldrshteq r4, [r3], #-128 @ 0xffffff80 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x0090f8cc │ │ │ │ stmibmi r9!, {r0, r1, r3, r7, r9, sl, lr} │ │ │ │ addslt r4, r3, r9, lsr #23 │ │ │ │ @ instruction: 0x46044479 │ │ │ │ @@ -162634,15 +162634,15 @@ │ │ │ │ stmdals r9, {r0, r1, r2, ip, pc} │ │ │ │ stmdage lr, {r2, ip, pc} │ │ │ │ strtmi r9, [r0], -r6 │ │ │ │ @ instruction: 0x670ee9d5 │ │ │ │ strvs lr, [r2, -sp, asr #19] │ │ │ │ strls r6, [r1], -lr, ror #16 │ │ │ │ strls r6, [r0, #-2541] @ 0xfffff613 │ │ │ │ - blx 86f7aa │ │ │ │ + blx 86f7aa │ │ │ │ @ instruction: 0xd12a2801 │ │ │ │ blls 7d93f4 │ │ │ │ stmdaeq r1, {r3, r8, ip, sp, lr, pc} │ │ │ │ svclt 0x00c84543 │ │ │ │ stcle 5, cr4, [r8, #748] @ 0x2ec │ │ │ │ andcs r6, r0, #2637824 @ 0x284000 │ │ │ │ @ instruction: 0xf0d56860 │ │ │ │ @@ -162679,23 +162679,23 @@ │ │ │ │ ldrdvs pc, [ip], #-137 @ 0xffffff77 @ │ │ │ │ @ instruction: 0xf75fe6f0 │ │ │ │ stmdacs r0, {r1, r4, r5, r6, r8, r9, sl, fp, sp, lr, pc} │ │ │ │ ldrdcs fp, [r0, -r4] │ │ │ │ strbt r2, [r7], r1, lsl #2 │ │ │ │ rsbseq sp, lr, r8, asr r4 │ │ │ │ @ instruction: 0x000011b8 │ │ │ │ - rsbseq r5, r3, r6, lsr #30 │ │ │ │ - rsbseq r4, r3, r2, asr #14 │ │ │ │ - rsbseq r5, r3, lr, lsl #30 │ │ │ │ - rsbseq r4, r3, sl, lsr #14 │ │ │ │ + rsbseq r5, r3, lr, lsr #30 │ │ │ │ + rsbseq r4, r3, sl, asr #14 │ │ │ │ + rsbseq r5, r3, r6, lsl pc │ │ │ │ + rsbseq r4, r3, r2, lsr r7 │ │ │ │ rsbseq sp, lr, r4, lsr #6 │ │ │ │ - rsbseq r5, r3, r8, ror lr │ │ │ │ - @ instruction: 0x00734694 │ │ │ │ - ldrhteq r5, [r3], #-222 @ 0xffffff22 │ │ │ │ - ldrsbteq r4, [r3], #-90 @ 0xffffffa6 │ │ │ │ + rsbseq r5, r3, r0, lsl #29 │ │ │ │ + @ instruction: 0x0073469c │ │ │ │ + rsbseq r5, r3, r6, asr #27 │ │ │ │ + rsbseq r4, r3, r2, ror #11 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ blhi 3ecd44 │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x0018f8cc │ │ │ │ strmi fp, [r1], r5, lsr #1 │ │ │ │ blgt 10ed360 │ │ │ │ @@ -162931,18 +162931,18 @@ │ │ │ │ @ instruction: 0xe658f935 │ │ │ │ andhi pc, r0, pc, lsr #7 │ │ │ │ andeq r0, r0, r0 │ │ │ │ rscsmi r6, r8, r0, lsl #20 │ │ │ │ rsbseq sp, lr, r0, ror #2 │ │ │ │ @ instruction: 0x000011b8 │ │ │ │ rsbseq sp, lr, r0, lsr #2 │ │ │ │ - @ instruction: 0x00735c9a │ │ │ │ - rsbseq r2, r3, r6, asr r0 │ │ │ │ - rsbseq r5, r3, ip, lsr #19 │ │ │ │ - @ instruction: 0x0073599c │ │ │ │ + rsbseq r5, r3, r2, lsr #25 │ │ │ │ + rsbseq r2, r3, lr, asr r0 │ │ │ │ + ldrhteq r5, [r3], #-148 @ 0xffffff6c │ │ │ │ + rsbseq r5, r3, r4, lsr #19 │ │ │ │ ldrdcc pc, [ip, -fp]! │ │ │ │ @ instruction: 0xf6ff2b00 │ │ │ │ strbmi sl, [r8], -sp, asr #29 │ │ │ │ ldrbmi r9, [sl], -r9, lsl #18 │ │ │ │ vld4.32 {d31-d34}, [ip], r3 │ │ │ │ blvc ff0ed738 │ │ │ │ ldrdeq pc, [r4], -r9 │ │ │ │ @@ -162972,15 +162972,15 @@ │ │ │ │ blls 77a18c │ │ │ │ blvs ed340 │ │ │ │ biceq lr, r2, #3072 @ 0xc00 │ │ │ │ blvc ed334 │ │ │ │ blvc 26d51c │ │ │ │ blvc ed2fc │ │ │ │ stmdblt fp!, {r1, r2, r3, r8, r9, fp, ip, pc} │ │ │ │ - blls 85812c │ │ │ │ + blls 85812c │ │ │ │ eorcs pc, r1, r3, asr #16 │ │ │ │ movwls r1, #56395 @ 0xdc4b │ │ │ │ @ instruction: 0xf1089b0b │ │ │ │ bls 3b3d28 │ │ │ │ movwls r3, #45825 @ 0xb301 │ │ │ │ @ instruction: 0xf47f429a │ │ │ │ @ instruction: 0xf8ddae5c │ │ │ │ @@ -163328,34 +163328,34 @@ │ │ │ │ @ instruction: 0x46414818 │ │ │ │ andcc r4, ip, r8, ror r4 │ │ │ │ stc2 7, cr15, [ip, #-404] @ 0xfffffe6c │ │ │ │ @ instruction: 0xf04f4816 │ │ │ │ ldrbtmi r3, [r8], #-511 @ 0xfffffe01 │ │ │ │ stc2l 7, cr15, [r6, #404] @ 0x194 │ │ │ │ svclt 0x0000e7b8 │ │ │ │ - @ instruction: 0x00735592 │ │ │ │ - rsbseq r5, r3, r8, asr #10 │ │ │ │ - rsbseq r5, r3, ip, lsl #9 │ │ │ │ - rsbseq r3, r3, r8, lsr #25 │ │ │ │ - rsbseq r5, r3, r8, asr #8 │ │ │ │ - rsbseq r3, r3, r4, ror #24 │ │ │ │ - rsbseq r5, r3, r4, lsl #8 │ │ │ │ - rsbseq r3, r3, r0, lsr #24 │ │ │ │ - rsbseq r5, r3, r8, ror #7 │ │ │ │ - rsbseq r3, r3, r2, lsl #24 │ │ │ │ - rsbseq r5, r3, r8, asr #7 │ │ │ │ - rsbseq r3, r3, r2, ror #23 │ │ │ │ - rsbseq r5, r3, lr, lsr #7 │ │ │ │ - rsbseq r3, r3, r8, asr #23 │ │ │ │ - @ instruction: 0x00735394 │ │ │ │ - rsbseq r3, r3, lr, lsr #23 │ │ │ │ - rsbseq r5, r3, sl, ror r3 │ │ │ │ - @ instruction: 0x00733b94 │ │ │ │ - rsbseq r5, r3, ip, asr r3 │ │ │ │ - rsbseq r3, r3, r6, ror fp │ │ │ │ + @ instruction: 0x0073559a │ │ │ │ + rsbseq r5, r3, r0, asr r5 │ │ │ │ + @ instruction: 0x00735494 │ │ │ │ + ldrhteq r3, [r3], #-192 @ 0xffffff40 │ │ │ │ + rsbseq r5, r3, r0, asr r4 │ │ │ │ + rsbseq r3, r3, ip, ror #24 │ │ │ │ + rsbseq r5, r3, ip, lsl #8 │ │ │ │ + rsbseq r3, r3, r8, lsr #24 │ │ │ │ + ldrshteq r5, [r3], #-48 @ 0xffffffd0 │ │ │ │ + rsbseq r3, r3, sl, lsl #24 │ │ │ │ + ldrsbteq r5, [r3], #-48 @ 0xffffffd0 │ │ │ │ + rsbseq r3, r3, sl, ror #23 │ │ │ │ + ldrhteq r5, [r3], #-54 @ 0xffffffca │ │ │ │ + ldrsbteq r3, [r3], #-176 @ 0xffffff50 │ │ │ │ + @ instruction: 0x0073539c │ │ │ │ + ldrhteq r3, [r3], #-182 @ 0xffffff4a │ │ │ │ + rsbseq r5, r3, r2, lsl #7 │ │ │ │ + @ instruction: 0x00733b9c │ │ │ │ + rsbseq r5, r3, r4, ror #6 │ │ │ │ + rsbseq r3, r3, lr, ror fp │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl fec094e4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fb0 │ │ │ │ addlt r2, pc, r8, lsr sl @ │ │ │ │ bcc df0670 │ │ │ │ ldrbtmi r4, [sl], #-1543 @ 0xfffff9f9 │ │ │ │ @@ -164007,166 +164007,166 @@ │ │ │ │ ldrbtmi r4, [r8], #-1569 @ 0xfffff9df │ │ │ │ @ instruction: 0xf880f765 │ │ │ │ bllt 1570d14 │ │ │ │ andhi pc, r0, pc, lsr #7 │ │ │ │ ... │ │ │ │ rsbseq ip, lr, sl, lsl r7 │ │ │ │ @ instruction: 0x000011b8 │ │ │ │ - rsbseq r5, r3, r4, lsr #5 │ │ │ │ + rsbseq r5, r3, ip, lsr #5 │ │ │ │ @ instruction: 0xfffec96d │ │ │ │ - rsbseq r1, r3, r8, ror r6 │ │ │ │ - rsbseq r5, r3, r4, lsr #9 │ │ │ │ + rsbseq r1, r3, r0, lsl #13 │ │ │ │ + rsbseq r5, r3, ip, lsr #9 │ │ │ │ @ instruction: 0xfffec8b7 │ │ │ │ @ instruction: 0xfffeb7ef │ │ │ │ @ instruction: 0xfffeb8b9 │ │ │ │ @ instruction: 0xfffeb77d │ │ │ │ - ldrhteq r5, [r3], #-68 @ 0xffffffbc │ │ │ │ - rsbseq r5, r3, r8, lsr #4 │ │ │ │ - rsbseq r3, r3, r2, asr #20 │ │ │ │ + ldrhteq r5, [r3], #-76 @ 0xffffffb4 │ │ │ │ + rsbseq r5, r3, r0, lsr r2 │ │ │ │ + rsbseq r3, r3, sl, asr #20 │ │ │ │ rsbseq ip, lr, ip, asr #12 │ │ │ │ @ instruction: 0xfffef699 │ │ │ │ andeq r0, r0, r7, lsr #26 │ │ │ │ @ instruction: 0xfffec5c3 │ │ │ │ - ldrhteq r5, [r3], #-30 @ 0xffffffe2 │ │ │ │ - ldrsbteq r3, [r3], #-152 @ 0xffffff68 │ │ │ │ - rsbseq r5, r3, r0, lsr #3 │ │ │ │ - ldrhteq r3, [r3], #-154 @ 0xffffff66 │ │ │ │ - rsbseq r5, r3, r2, lsl #3 │ │ │ │ - @ instruction: 0x0073399c │ │ │ │ + rsbseq r5, r3, r6, asr #3 │ │ │ │ + rsbseq r3, r3, r0, ror #19 │ │ │ │ + rsbseq r5, r3, r8, lsr #3 │ │ │ │ + rsbseq r3, r3, r2, asr #19 │ │ │ │ + rsbseq r5, r3, sl, lsl #3 │ │ │ │ + rsbseq r3, r3, r4, lsr #19 │ │ │ │ @ instruction: 0xfffec751 │ │ │ │ @ instruction: 0xfffef021 │ │ │ │ - rsbseq r5, r3, ip, lsr r1 │ │ │ │ - rsbseq r3, r3, r6, asr r9 │ │ │ │ - rsbseq r5, r3, lr, lsl r1 │ │ │ │ - rsbseq r3, r3, r8, lsr r9 │ │ │ │ + rsbseq r5, r3, r4, asr #2 │ │ │ │ + rsbseq r3, r3, lr, asr r9 │ │ │ │ + rsbseq r5, r3, r6, lsr #2 │ │ │ │ + rsbseq r3, r3, r0, asr #18 │ │ │ │ @ instruction: 0xfffeef15 │ │ │ │ - rsbseq r5, r3, ip, ror #1 │ │ │ │ - rsbseq r3, r3, r6, lsl #18 │ │ │ │ + ldrshteq r5, [r3], #-4 │ │ │ │ + rsbseq r3, r3, lr, lsl #18 │ │ │ │ @ instruction: 0xfffec33b │ │ │ │ - ldrhteq r5, [r3], #-10 │ │ │ │ - ldrsbteq r3, [r3], #-132 @ 0xffffff7c │ │ │ │ + rsbseq r5, r3, r2, asr #1 │ │ │ │ + ldrsbteq r3, [r3], #-140 @ 0xffffff74 │ │ │ │ @ instruction: 0xffff41dd │ │ │ │ - rsbseq r5, r3, r8, lsl #1 │ │ │ │ - rsbseq r3, r3, r2, lsr #17 │ │ │ │ - rsbseq r5, r3, r6, rrx │ │ │ │ - rsbseq r3, r3, lr, ror r8 │ │ │ │ - rsbseq r5, r3, r2, asr #32 │ │ │ │ - rsbseq r5, r3, sl, ror r2 │ │ │ │ + @ instruction: 0x00735090 │ │ │ │ + rsbseq r3, r3, sl, lsr #17 │ │ │ │ + rsbseq r5, r3, lr, rrx │ │ │ │ + rsbseq r3, r3, r6, lsl #17 │ │ │ │ + rsbseq r5, r3, sl, asr #32 │ │ │ │ + rsbseq r5, r3, r2, lsl #5 │ │ │ │ @ instruction: 0xffff102f │ │ │ │ - rsbseq r5, r3, r2, lsl r0 │ │ │ │ - rsbseq r3, r3, ip, lsr #16 │ │ │ │ + rsbseq r5, r3, sl, lsl r0 │ │ │ │ + rsbseq r3, r3, r4, lsr r8 │ │ │ │ @ instruction: 0xfffec341 │ │ │ │ - rsbseq r4, r3, r0, ror #31 │ │ │ │ - ldrshteq r3, [r3], #-122 @ 0xffffff86 │ │ │ │ + rsbseq r4, r3, r8, ror #31 │ │ │ │ + rsbseq r3, r3, r2, lsl #16 │ │ │ │ @ instruction: 0xfffec273 │ │ │ │ - rsbseq r4, r3, lr, lsr #31 │ │ │ │ - rsbseq r3, r3, r8, asr #15 │ │ │ │ + ldrhteq r4, [r3], #-246 @ 0xffffff0a │ │ │ │ + ldrsbteq r3, [r3], #-112 @ 0xffffff90 │ │ │ │ @ instruction: 0xfffec1c1 │ │ │ │ - rsbseq r4, r3, r8, ror pc │ │ │ │ - @ instruction: 0x00733792 │ │ │ │ + rsbseq r4, r3, r0, lsl #31 │ │ │ │ + @ instruction: 0x0073379a │ │ │ │ @ instruction: 0xfffeaa5b │ │ │ │ - rsbseq r4, r3, r6, asr #30 │ │ │ │ - rsbseq r3, r3, r0, ror #14 │ │ │ │ + rsbseq r4, r3, lr, asr #30 │ │ │ │ + rsbseq r3, r3, r8, ror #14 │ │ │ │ @ instruction: 0xfffecf19 │ │ │ │ - rsbseq r4, r3, r4, lsl pc │ │ │ │ - rsbseq r3, r3, lr, lsr #14 │ │ │ │ + rsbseq r4, r3, ip, lsl pc │ │ │ │ + rsbseq r3, r3, r6, lsr r7 │ │ │ │ @ instruction: 0xfffebed3 │ │ │ │ - rsbseq r4, r3, r2, ror #29 │ │ │ │ - ldrshteq r3, [r3], #-108 @ 0xffffff94 │ │ │ │ + rsbseq r4, r3, sl, ror #29 │ │ │ │ + rsbseq r3, r3, r4, lsl #14 │ │ │ │ @ instruction: 0xfffef905 │ │ │ │ - ldrhteq r4, [r3], #-224 @ 0xffffff20 │ │ │ │ - rsbseq r3, r3, sl, asr #13 │ │ │ │ + ldrhteq r4, [r3], #-232 @ 0xffffff18 │ │ │ │ + ldrsbteq r3, [r3], #-98 @ 0xffffff9e │ │ │ │ andeq r0, r0, fp, lsr #31 │ │ │ │ - rsbseq r4, r3, lr, ror lr │ │ │ │ - @ instruction: 0x00733698 │ │ │ │ + rsbseq r4, r3, r6, lsl #29 │ │ │ │ + rsbseq r3, r3, r0, lsr #13 │ │ │ │ @ instruction: 0xffffa037 │ │ │ │ - rsbseq r4, r3, r4, asr #28 │ │ │ │ - rsbseq r3, r3, lr, asr r6 │ │ │ │ + rsbseq r4, r3, ip, asr #28 │ │ │ │ + rsbseq r3, r3, r6, ror #12 │ │ │ │ @ instruction: 0xfffeb863 │ │ │ │ - rsbseq r4, r3, r2, lsl lr │ │ │ │ - rsbseq r3, r3, ip, lsr #12 │ │ │ │ + rsbseq r4, r3, sl, lsl lr │ │ │ │ + rsbseq r3, r3, r4, lsr r6 │ │ │ │ @ instruction: 0xfffedd3b │ │ │ │ - ldrsbteq r4, [r3], #-216 @ 0xffffff28 │ │ │ │ - ldrshteq r3, [r3], #-82 @ 0xffffffae │ │ │ │ + rsbseq r4, r3, r0, ror #27 │ │ │ │ + ldrshteq r3, [r3], #-90 @ 0xffffffa6 │ │ │ │ @ instruction: 0xfffeb4df │ │ │ │ - rsbseq r4, r3, r6, lsr #27 │ │ │ │ - rsbseq r3, r3, r0, asr #11 │ │ │ │ + rsbseq r4, r3, lr, lsr #27 │ │ │ │ + rsbseq r3, r3, r8, asr #11 │ │ │ │ @ instruction: 0xffffed49 │ │ │ │ @ instruction: 0xffffe97d │ │ │ │ - rsbseq r4, r3, r0, ror #26 │ │ │ │ - rsbseq r3, r3, sl, ror r5 │ │ │ │ + rsbseq r4, r3, r8, ror #26 │ │ │ │ + rsbseq r3, r3, r2, lsl #11 │ │ │ │ @ instruction: 0xfffeefbf │ │ │ │ - rsbseq r4, r3, lr, lsr #26 │ │ │ │ - rsbseq r3, r3, r8, asr #10 │ │ │ │ + rsbseq r4, r3, r6, lsr sp │ │ │ │ + rsbseq r3, r3, r0, asr r5 │ │ │ │ @ instruction: 0xfffeb1ed │ │ │ │ - ldrshteq r4, [r3], #-204 @ 0xffffff34 │ │ │ │ - rsbseq r3, r3, r6, lsl r5 │ │ │ │ + rsbseq r4, r3, r4, lsl #26 │ │ │ │ + rsbseq r3, r3, lr, lsl r5 │ │ │ │ @ instruction: 0xfffef6cf │ │ │ │ - rsbseq r4, r3, sl, asr #25 │ │ │ │ - rsbseq r3, r3, r4, ror #9 │ │ │ │ + ldrsbteq r4, [r3], #-194 @ 0xffffff3e │ │ │ │ + rsbseq r3, r3, ip, ror #9 │ │ │ │ @ instruction: 0xfffef64d │ │ │ │ - @ instruction: 0x00734c98 │ │ │ │ - ldrhteq r3, [r3], #-66 @ 0xffffffbe │ │ │ │ - ldrsbteq r4, [r3], #-0 │ │ │ │ - rsbseq r1, r3, sl, lsr r0 │ │ │ │ + rsbseq r4, r3, r0, lsr #25 │ │ │ │ + ldrhteq r3, [r3], #-74 @ 0xffffffb6 │ │ │ │ + ldrsbteq r4, [r3], #-8 │ │ │ │ + rsbseq r1, r3, r2, asr #32 │ │ │ │ andeq r0, r0, r5, ror #19 │ │ │ │ - rsbseq r4, r3, sl, asr pc │ │ │ │ - rsbseq r4, r3, r8, ror #29 │ │ │ │ - rsbseq r4, r3, r4, lsl ip │ │ │ │ - rsbseq r3, r3, lr, lsr #8 │ │ │ │ - ldrshteq r4, [r3], #-182 @ 0xffffff4a │ │ │ │ - rsbseq r3, r3, r0, lsl r4 │ │ │ │ - rsbseq r4, r3, lr, lsl #30 │ │ │ │ - @ instruction: 0x00734f98 │ │ │ │ - rsbseq r4, r3, sl, lsr #23 │ │ │ │ - rsbseq r3, r3, r4, asr #7 │ │ │ │ - rsbseq r4, r3, lr, ror pc │ │ │ │ - ldrsbteq r4, [r3], #-244 @ 0xffffff0c │ │ │ │ - rsbseq r4, r3, lr, asr fp │ │ │ │ - rsbseq r3, r3, r8, ror r3 │ │ │ │ - @ instruction: 0x0073249c │ │ │ │ - rsbseq r4, r3, ip, lsr #31 │ │ │ │ - rsbseq r4, r3, lr, lsl #22 │ │ │ │ - rsbseq r3, r3, r8, lsr #6 │ │ │ │ - rsbseq r4, r3, r6, lsl #31 │ │ │ │ - rsbseq r2, r3, sl, lsr #9 │ │ │ │ - rsbseq r4, r3, r2, asr #21 │ │ │ │ - ldrsbteq r3, [r3], #-46 @ 0xffffffd2 │ │ │ │ - rsbseq r4, r3, r8, ror #30 │ │ │ │ - ldrsbteq r2, [r3], #-78 @ 0xffffffb2 │ │ │ │ - rsbseq r4, r3, lr, ror sl │ │ │ │ - @ instruction: 0x0073329a │ │ │ │ - rsbseq r4, r3, r8, asr #30 │ │ │ │ - ldrshteq r2, [r3], #-74 @ 0xffffffb6 │ │ │ │ - rsbseq r4, r3, sl, lsr sl │ │ │ │ - rsbseq r3, r3, r6, asr r2 │ │ │ │ - rsbseq r4, r3, lr, lsr #30 │ │ │ │ - rsbseq r4, r3, r8, ror pc │ │ │ │ - rsbseq r4, r3, r0, lsl #20 │ │ │ │ - rsbseq r3, r3, ip, lsl r2 │ │ │ │ rsbseq r4, r3, r2, ror #30 │ │ │ │ - rsbseq r4, r3, ip, lsl #31 │ │ │ │ - rsbseq r4, r3, r4, asr #19 │ │ │ │ - rsbseq r3, r3, r0, ror #3 │ │ │ │ - rsbseq r4, r3, lr, ror pc │ │ │ │ - ldrhteq r4, [r3], #-252 @ 0xffffff04 │ │ │ │ - rsbseq r4, r3, r8, lsl #19 │ │ │ │ - rsbseq r3, r3, r4, lsr #3 │ │ │ │ - rsbseq r4, r3, r2, lsr #31 │ │ │ │ - rsbseq lr, r2, r2, lsr #31 │ │ │ │ - rsbseq r4, r3, r8, asr #18 │ │ │ │ - rsbseq r3, r3, r4, ror #2 │ │ │ │ - rsbseq lr, r2, lr, asr #31 │ │ │ │ - rsbseq r4, r3, r8, lsl #31 │ │ │ │ - rsbseq r4, r3, ip, lsl #18 │ │ │ │ - rsbseq r3, r3, r8, lsr #2 │ │ │ │ - rsbseq r4, r3, r6, ror pc │ │ │ │ + ldrshteq r4, [r3], #-224 @ 0xffffff20 │ │ │ │ + rsbseq r4, r3, ip, lsl ip │ │ │ │ + rsbseq r3, r3, r6, lsr r4 │ │ │ │ + ldrshteq r4, [r3], #-190 @ 0xffffff42 │ │ │ │ + rsbseq r3, r3, r8, lsl r4 │ │ │ │ + rsbseq r4, r3, r6, lsl pc │ │ │ │ rsbseq r4, r3, r0, lsr #31 │ │ │ │ - rsbseq r4, r3, lr, asr #17 │ │ │ │ - rsbseq r3, r3, sl, ror #1 │ │ │ │ + ldrhteq r4, [r3], #-178 @ 0xffffff4e │ │ │ │ + rsbseq r3, r3, ip, asr #7 │ │ │ │ + rsbseq r4, r3, r6, lsl #31 │ │ │ │ + ldrsbteq r4, [r3], #-252 @ 0xffffff04 │ │ │ │ + rsbseq r4, r3, r6, ror #22 │ │ │ │ + rsbseq r3, r3, r0, lsl #7 │ │ │ │ + rsbseq r2, r3, r4, lsr #9 │ │ │ │ + ldrhteq r4, [r3], #-244 @ 0xffffff0c │ │ │ │ + rsbseq r4, r3, r6, lsl fp │ │ │ │ + rsbseq r3, r3, r0, lsr r3 │ │ │ │ + rsbseq r4, r3, lr, lsl #31 │ │ │ │ + ldrhteq r2, [r3], #-66 @ 0xffffffbe │ │ │ │ + rsbseq r4, r3, sl, asr #21 │ │ │ │ + rsbseq r3, r3, r6, ror #5 │ │ │ │ + rsbseq r4, r3, r0, ror pc │ │ │ │ + rsbseq r2, r3, r6, ror #9 │ │ │ │ + rsbseq r4, r3, r6, lsl #21 │ │ │ │ + rsbseq r3, r3, r2, lsr #5 │ │ │ │ + rsbseq r4, r3, r0, asr pc │ │ │ │ + rsbseq r2, r3, r2, lsl #10 │ │ │ │ + rsbseq r4, r3, r2, asr #20 │ │ │ │ + rsbseq r3, r3, lr, asr r2 │ │ │ │ + rsbseq r4, r3, r6, lsr pc │ │ │ │ + rsbseq r4, r3, r0, lsl #31 │ │ │ │ + rsbseq r4, r3, r8, lsl #20 │ │ │ │ + rsbseq r3, r3, r4, lsr #4 │ │ │ │ + rsbseq r4, r3, sl, ror #30 │ │ │ │ + @ instruction: 0x00734f94 │ │ │ │ + rsbseq r4, r3, ip, asr #19 │ │ │ │ + rsbseq r3, r3, r8, ror #3 │ │ │ │ + rsbseq r4, r3, r6, lsl #31 │ │ │ │ + rsbseq r4, r3, r4, asr #31 │ │ │ │ + @ instruction: 0x00734990 │ │ │ │ + rsbseq r3, r3, ip, lsr #3 │ │ │ │ + rsbseq r4, r3, sl, lsr #31 │ │ │ │ + rsbseq lr, r2, sl, lsr #31 │ │ │ │ + rsbseq r4, r3, r0, asr r9 │ │ │ │ + rsbseq r3, r3, ip, ror #2 │ │ │ │ + ldrsbteq lr, [r2], #-246 @ 0xffffff0a │ │ │ │ + @ instruction: 0x00734f90 │ │ │ │ + rsbseq r4, r3, r4, lsl r9 │ │ │ │ + rsbseq r3, r3, r0, lsr r1 │ │ │ │ + rsbseq r4, r3, lr, ror pc │ │ │ │ + rsbseq r4, r3, r8, lsr #31 │ │ │ │ + ldrsbteq r4, [r3], #-134 @ 0xffffff7a │ │ │ │ + ldrshteq r3, [r3], #-2 │ │ │ │ @ instruction: 0xf1054a4d │ │ │ │ stmdbmi sp, {r2, r3, r7, r8, r9}^ │ │ │ │ streq lr, [r0], -sp, asr #19 │ │ │ │ ldrbtmi r4, [r9], #-1146 @ 0xfffffb86 │ │ │ │ stmib sp, {r3, r4, r5, r9, sl, lr}^ │ │ │ │ @ instruction: 0xf0776602 │ │ │ │ strmi pc, [r4], -r1, ror #9 │ │ │ │ @@ -164237,34 +164237,34 @@ │ │ │ │ vtst.8 d20, d3, d8 │ │ │ │ ldrbtmi r5, [r8], #-329 @ 0xfffffeb7 │ │ │ │ @ instruction: 0xf764300c │ │ │ │ ldmdami r6, {r0, r1, r2, r3, r5, r6, r7, r8, sl, fp, ip, sp, lr, pc} │ │ │ │ ldrbtmi r4, [r8], #-1569 @ 0xfffff9df │ │ │ │ cdp2 7, 10, cr15, cr10, cr4, {3} │ │ │ │ ldmdblt ip!, {r0, r1, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc}^ │ │ │ │ - rsbseq r4, r3, r4, lsl sp │ │ │ │ - rsbseq r4, r3, r2, asr #26 │ │ │ │ - rsbseq r4, r3, lr, lsl r6 │ │ │ │ - rsbseq r2, r3, sl, lsr lr │ │ │ │ - rsbseq r4, r3, r8, lsr #26 │ │ │ │ - rsbseq r4, r3, r2, asr #27 │ │ │ │ - rsbseq r4, r3, r2, ror #11 │ │ │ │ - ldrshteq r2, [r3], #-222 @ 0xffffff22 │ │ │ │ - ldrhteq r4, [r3], #-208 @ 0xffffff30 │ │ │ │ - rsbseq r4, r3, sl, asr #28 │ │ │ │ - rsbseq r4, r3, r6, lsr #11 │ │ │ │ - rsbseq r2, r3, r2, asr #27 │ │ │ │ - rsbseq r4, r3, r8, lsr lr │ │ │ │ - rsbseq r4, r3, sl, lsl #29 │ │ │ │ - rsbseq r4, r3, sl, ror #10 │ │ │ │ - rsbseq r2, r3, r6, lsl #27 │ │ │ │ - rsbseq r4, r3, ip, ror lr │ │ │ │ - rsbseq r4, r3, r6, lsl pc │ │ │ │ - rsbseq r4, r3, r2, lsr #10 │ │ │ │ - rsbseq r2, r3, lr, lsr sp │ │ │ │ + rsbseq r4, r3, ip, lsl sp │ │ │ │ + rsbseq r4, r3, sl, asr #26 │ │ │ │ + rsbseq r4, r3, r6, lsr #12 │ │ │ │ + rsbseq r2, r3, r2, asr #28 │ │ │ │ + rsbseq r4, r3, r0, lsr sp │ │ │ │ + rsbseq r4, r3, sl, asr #27 │ │ │ │ + rsbseq r4, r3, sl, ror #11 │ │ │ │ + rsbseq r2, r3, r6, lsl #28 │ │ │ │ + ldrhteq r4, [r3], #-216 @ 0xffffff28 │ │ │ │ + rsbseq r4, r3, r2, asr lr │ │ │ │ + rsbseq r4, r3, lr, lsr #11 │ │ │ │ + rsbseq r2, r3, sl, asr #27 │ │ │ │ + rsbseq r4, r3, r0, asr #28 │ │ │ │ + @ instruction: 0x00734e92 │ │ │ │ + rsbseq r4, r3, r2, ror r5 │ │ │ │ + rsbseq r2, r3, lr, lsl #27 │ │ │ │ + rsbseq r4, r3, r4, lsl #29 │ │ │ │ + rsbseq r4, r3, lr, lsl pc │ │ │ │ + rsbseq r4, r3, sl, lsr #10 │ │ │ │ + rsbseq r2, r3, r6, asr #26 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ bl fec0a31c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ssub8mi r0, r4, r0 │ │ │ │ @ instruction: 0xf7ffb082 │ │ │ │ stmdacs r1, {r0, r3, r4, r6, r7, fp, ip, sp, lr, pc} │ │ │ │ svclt 0x00084603 │ │ │ │ @@ -164275,16 +164275,16 @@ │ │ │ │ ldrbtmi r4, [r8], #-2054 @ 0xfffff7fa │ │ │ │ @ instruction: 0xf764300c │ │ │ │ stmdami r5, {r0, r2, r5, r7, r8, sl, fp, ip, sp, lr, pc} │ │ │ │ ldrbtmi r9, [r8], #-2305 @ 0xfffff6ff │ │ │ │ cdp2 7, 6, cr15, cr0, cr4, {3} │ │ │ │ ldrmi r9, [r8], -r1, lsl #22 │ │ │ │ ldclt 0, cr11, [r0, #-8] │ │ │ │ - rsbseq r4, r3, lr, lsl #9 │ │ │ │ - rsbseq r2, r3, sl, lsr #25 │ │ │ │ + @ instruction: 0x00734496 │ │ │ │ + ldrhteq r2, [r3], #-194 @ 0xffffff3e │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x0098f8cc │ │ │ │ bmi 1b44bc0 │ │ │ │ blmi 1b449f4 │ │ │ │ addslt r4, r1, sl, ror r4 │ │ │ │ @@ -164390,26 +164390,26 @@ │ │ │ │ @ instruction: 0xf764300c │ │ │ │ ldmdami r0, {r0, r6, r7, sl, fp, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf7644478 │ │ │ │ @ instruction: 0xe77afd7d │ │ │ │ b 2f1098 >::_M_default_append(unsigned int)@@Base+0x6e4d4> │ │ │ │ @ instruction: 0x007eb894 │ │ │ │ @ instruction: 0x000011b8 │ │ │ │ - rsbseq r0, r3, r0, lsr #16 │ │ │ │ - ldrsbteq r4, [r3], #-54 @ 0xffffffca │ │ │ │ - rsbseq r4, r3, r8, ror #27 │ │ │ │ + rsbseq r0, r3, r8, lsr #16 │ │ │ │ + ldrsbteq r4, [r3], #-62 @ 0xffffffc2 │ │ │ │ + ldrshteq r4, [r3], #-208 @ 0xffffff30 │ │ │ │ ldrshteq fp, [lr], #-122 @ 0xffffff86 │ │ │ │ - rsbseq r4, r3, r6, ror r3 │ │ │ │ - @ instruction: 0x00732b92 │ │ │ │ - rsbseq r4, r3, lr, lsl r3 │ │ │ │ - rsbseq r2, r3, sl, lsr fp │ │ │ │ - rsbseq r4, r3, r4, ror #5 │ │ │ │ - rsbseq r2, r3, r0, lsl #22 │ │ │ │ - rsbseq r4, r3, r6, asr #5 │ │ │ │ - ldrhteq r4, [r3], #-196 @ 0xffffff3c │ │ │ │ + rsbseq r4, r3, lr, ror r3 │ │ │ │ + @ instruction: 0x00732b9a │ │ │ │ + rsbseq r4, r3, r6, lsr #6 │ │ │ │ + rsbseq r2, r3, r2, asr #22 │ │ │ │ + rsbseq r4, r3, ip, ror #5 │ │ │ │ + rsbseq r2, r3, r8, lsl #22 │ │ │ │ + rsbseq r4, r3, lr, asr #5 │ │ │ │ + ldrhteq r4, [r3], #-204 @ 0xffffff34 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x0038f8cc │ │ │ │ @ instruction: 0x46164cd1 │ │ │ │ ldrdlt r4, [r9], r1 @ │ │ │ │ @ instruction: 0x4699447c │ │ │ │ @@ -164619,26 +164619,26 @@ │ │ │ │ ldmdami r1, {r0, r3, r4, r5, r6, r7, r9, fp, ip, sp, lr, pc} │ │ │ │ mvnscc pc, pc, asr #32 │ │ │ │ @ instruction: 0xf7644478 │ │ │ │ @ instruction: 0xe7eefbb3 │ │ │ │ rsbseq fp, lr, r0, lsr #13 │ │ │ │ @ instruction: 0x000011b8 │ │ │ │ rsbseq fp, lr, r4, ror r6 │ │ │ │ - rsbseq r4, r3, ip, asr r1 │ │ │ │ - ldrsbteq r3, [r3], #-250 @ 0xffffff06 │ │ │ │ - ldrshteq r2, [r3], #-118 @ 0xffffff8a │ │ │ │ - ldrhteq r3, [r3], #-254 @ 0xffffff02 │ │ │ │ - ldrsbteq r2, [r3], #-122 @ 0xffffff86 │ │ │ │ - rsbseq r3, r3, r2, lsl #31 │ │ │ │ - rsbseq r3, r3, r6, ror pc │ │ │ │ - @ instruction: 0x00732792 │ │ │ │ - rsbseq r3, r3, r6, asr pc │ │ │ │ - rsbseq r2, r3, r0, ror r7 │ │ │ │ - rsbseq r3, r3, r6, lsr pc │ │ │ │ - rsbseq r2, r3, r0, asr r7 │ │ │ │ + rsbseq r4, r3, r4, ror #2 │ │ │ │ + rsbseq r3, r3, r2, ror #31 │ │ │ │ + ldrshteq r2, [r3], #-126 @ 0xffffff82 │ │ │ │ + rsbseq r3, r3, r6, asr #31 │ │ │ │ + rsbseq r2, r3, r2, ror #15 │ │ │ │ + rsbseq r3, r3, sl, lsl #31 │ │ │ │ + rsbseq r3, r3, lr, ror pc │ │ │ │ + @ instruction: 0x0073279a │ │ │ │ + rsbseq r3, r3, lr, asr pc │ │ │ │ + rsbseq r2, r3, r8, ror r7 │ │ │ │ + rsbseq r3, r3, lr, lsr pc │ │ │ │ + rsbseq r2, r3, r8, asr r7 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ blhi 16ebac │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x0060f8cc │ │ │ │ @ instruction: 0xb09d4dd0 │ │ │ │ @ instruction: 0x46934cd0 │ │ │ │ @@ -164658,15 +164658,15 @@ │ │ │ │ andsls pc, r2, sp, lsr #20 │ │ │ │ @ instruction: 0xf0002800 │ │ │ │ @ instruction: 0x4630815e │ │ │ │ @ instruction: 0xf636f071 │ │ │ │ andcs r4, r8, #36700160 @ 0x2300000 │ │ │ │ vrhadd.s8 d18, d3, d5 │ │ │ │ strls r3, [r0], #-1265 @ 0xfffffb0f │ │ │ │ - blx 8714e4 │ │ │ │ + blx 8714e4 │ │ │ │ stmdacs r0, {r0, r1, r4, ip, pc} │ │ │ │ cmpphi ip, r0 @ p-variant is OBSOLETE │ │ │ │ @ instruction: 0xf04f4fba │ │ │ │ @ instruction: 0xf8df0a05 │ │ │ │ strcs r8, [r0, #-744] @ 0xfffffd18 │ │ │ │ ldc 4, cr4, [pc, #508] @ b3970 │ │ │ │ ldrbtmi r8, [r8], #2994 @ 0xbb2 │ │ │ │ @@ -164847,42 +164847,42 @@ │ │ │ │ @ instruction: 0xf9f0f764 │ │ │ │ @ instruction: 0xf75de794 │ │ │ │ svclt 0x0000ee7c │ │ │ │ andeq r0, r0, r1 │ │ │ │ andeq r0, r0, r0 │ │ │ │ rsbseq fp, lr, r8, lsl #6 │ │ │ │ @ instruction: 0x000011b8 │ │ │ │ - rsbseq r3, r3, lr, lsl #29 │ │ │ │ - @ instruction: 0x0073489c │ │ │ │ - rsbseq r3, r3, lr, lsr lr │ │ │ │ - rsbseq r3, r3, lr, ror sp │ │ │ │ - @ instruction: 0x0073259a │ │ │ │ - ldrhteq r3, [r3], #-220 @ 0xffffff24 │ │ │ │ - rsbseq r3, r3, r2, asr sp │ │ │ │ - ldrhteq r4, [r3], #-126 @ 0xffffff82 │ │ │ │ - rsbseq r3, r3, r6, lsl sp │ │ │ │ + @ instruction: 0x00733e96 │ │ │ │ + rsbseq r4, r3, r4, lsr #17 │ │ │ │ + rsbseq r3, r3, r6, asr #28 │ │ │ │ + rsbseq r3, r3, r6, lsl #27 │ │ │ │ + rsbseq r2, r3, r2, lsr #11 │ │ │ │ + rsbseq r3, r3, r4, asr #27 │ │ │ │ + rsbseq r3, r3, sl, asr sp │ │ │ │ + rsbseq r4, r3, r6, asr #15 │ │ │ │ + rsbseq r3, r3, lr, lsl sp │ │ │ │ rsbseq fp, lr, lr, asr #2 │ │ │ │ - rsbseq r3, r3, r8, ror #25 │ │ │ │ - rsbseq r2, r3, r4, lsl #10 │ │ │ │ - rsbseq r3, r3, lr, asr #25 │ │ │ │ - rsbseq r4, r3, sl, lsl r7 │ │ │ │ - @ instruction: 0x00733c9c │ │ │ │ - ldrhteq r2, [r3], #-72 @ 0xffffffb8 │ │ │ │ - rsbseq r3, r3, r4, lsl #25 │ │ │ │ - @ instruction: 0x0073249e │ │ │ │ - rsbseq r3, r3, r6, ror #24 │ │ │ │ - rsbseq r2, r3, r0, lsl #9 │ │ │ │ - rsbseq r3, r3, sl, asr #24 │ │ │ │ - rsbseq r4, r3, r4, lsl #13 │ │ │ │ - rsbseq r3, r3, r2, ror #23 │ │ │ │ - ldrshteq r2, [r3], #-62 @ 0xffffffc2 │ │ │ │ - rsbseq r3, r3, sl, asr #23 │ │ │ │ - rsbseq r2, r3, r4, ror #7 │ │ │ │ - ldrhteq r3, [r3], #-176 @ 0xffffff50 │ │ │ │ - rsbseq r2, r3, sl, asr #7 │ │ │ │ + ldrshteq r3, [r3], #-192 @ 0xffffff40 │ │ │ │ + rsbseq r2, r3, ip, lsl #10 │ │ │ │ + ldrsbteq r3, [r3], #-198 @ 0xffffff3a │ │ │ │ + rsbseq r4, r3, r2, lsr #14 │ │ │ │ + rsbseq r3, r3, r4, lsr #25 │ │ │ │ + rsbseq r2, r3, r0, asr #9 │ │ │ │ + rsbseq r3, r3, ip, lsl #25 │ │ │ │ + rsbseq r2, r3, r6, lsr #9 │ │ │ │ + rsbseq r3, r3, lr, ror #24 │ │ │ │ + rsbseq r2, r3, r8, lsl #9 │ │ │ │ + rsbseq r3, r3, r2, asr ip │ │ │ │ + rsbseq r4, r3, ip, lsl #13 │ │ │ │ + rsbseq r3, r3, sl, ror #23 │ │ │ │ + rsbseq r2, r3, r6, lsl #8 │ │ │ │ + ldrsbteq r3, [r3], #-178 @ 0xffffff4e │ │ │ │ + rsbseq r2, r3, ip, ror #7 │ │ │ │ + ldrhteq r3, [r3], #-184 @ 0xffffff48 │ │ │ │ + ldrsbteq r2, [r3], #-50 @ 0xffffffce │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ bl fec0acc4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xb0900fb8 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ blvc 5ef148 │ │ │ │ strls r9, [r0], #-3090 @ 0xfffff3ee │ │ │ │ @@ -164904,16 +164904,16 @@ │ │ │ │ andcc r4, ip, r8, ror r4 │ │ │ │ @ instruction: 0xf8bcf764 │ │ │ │ stmdbls pc, {r0, r2, fp, lr} @ │ │ │ │ @ instruction: 0xf7644478 │ │ │ │ blls 4b2104 │ │ │ │ andslt r4, r0, r8, lsl r6 │ │ │ │ svclt 0x0000bd10 │ │ │ │ - ldrhteq r3, [r3], #-172 @ 0xffffff54 │ │ │ │ - ldrsbteq r2, [r3], #-40 @ 0xffffffd8 │ │ │ │ + rsbseq r3, r3, r4, asr #21 │ │ │ │ + rsbseq r2, r3, r0, ror #5 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl fec0ad40 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r5, r0, ror #31 │ │ │ │ stmiavs r8, {r0, r2, r9, sl, lr}^ │ │ │ │ andls r4, r3, #12, 12 @ 0xc00000 │ │ │ │ blx ff570856 │ │ │ │ @@ -164938,19 +164938,19 @@ │ │ │ │ bicspl pc, r2, r3, asr #4 │ │ │ │ streq pc, [r8], #-111 @ 0xffffff91 │ │ │ │ andcc r4, ip, r8, ror r4 │ │ │ │ @ instruction: 0xf874f764 │ │ │ │ ldrbtmi r4, [r8], #-2054 @ 0xfffff7fa │ │ │ │ @ instruction: 0xf930f764 │ │ │ │ svclt 0x0000e7df │ │ │ │ - rsbseq pc, r2, r2, asr lr @ │ │ │ │ - rsbseq r3, r3, lr, asr #20 │ │ │ │ - rsbseq r2, r3, sl, ror #4 │ │ │ │ - rsbseq r3, r3, ip, lsr #20 │ │ │ │ - rsbseq r3, r3, r2, lsl #21 │ │ │ │ + rsbseq pc, r2, sl, asr lr @ │ │ │ │ + rsbseq r3, r3, r6, asr sl │ │ │ │ + rsbseq r2, r3, r2, ror r2 │ │ │ │ + rsbseq r3, r3, r4, lsr sl │ │ │ │ + rsbseq r3, r3, sl, lsl #21 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ bl fec0add4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ stmiavs r8, {r3, r4, r5, r6, r7, r8, r9, sl, fp}^ │ │ │ │ vmax.u8 d20, d0, d12 │ │ │ │ stmdbmi fp, {r0, r1, r3, r7, r8, r9, fp, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf75e4479 │ │ │ │ @@ -164960,17 +164960,17 @@ │ │ │ │ vadd.i8 d20, d3, d7 │ │ │ │ ldrbtmi r5, [r8], #-487 @ 0xfffffe19 │ │ │ │ @ instruction: 0xf764300c │ │ │ │ stmdami r5, {r0, r3, r6, fp, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf7644478 │ │ │ │ andcs pc, r0, r5, lsl #18 │ │ │ │ ldclt 1, cr2, [r0, #-0] │ │ │ │ - rsbseq pc, r2, r4, asr #27 │ │ │ │ - ldrsbteq r3, [r3], #-150 @ 0xffffff6a │ │ │ │ - rsbseq r3, r3, ip, lsr #20 │ │ │ │ + rsbseq pc, r2, ip, asr #27 │ │ │ │ + ldrsbteq r3, [r3], #-158 @ 0xffffff62 │ │ │ │ + rsbseq r3, r3, r4, lsr sl │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl fec0ae24 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r3, r8, ror #31 │ │ │ │ stmiavs r8, {r0, r2, r9, sl, lr}^ │ │ │ │ stmib sp, {r2, r3, r9, sl, lr}^ │ │ │ │ vcgt.u8 d18, d0, d0 │ │ │ │ @@ -164992,19 +164992,19 @@ │ │ │ │ strb r0, [pc, r8]! │ │ │ │ vadd.i8 d20, d3, d8 │ │ │ │ ldrbtmi r6, [r8], #-258 @ 0xfffffefe │ │ │ │ @ instruction: 0xf764300c │ │ │ │ stmdami r6, {r0, r1, r2, fp, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf7644478 │ │ │ │ ldrb pc, [r0, r3, asr #17]! @ │ │ │ │ - rsbseq pc, r2, ip, ror #26 │ │ │ │ - rsbseq r3, r3, lr, ror #18 │ │ │ │ - rsbseq r4, r3, r0, lsl #8 │ │ │ │ - rsbseq r3, r3, r2, asr r9 │ │ │ │ - rsbseq r3, r3, r8, lsr #19 │ │ │ │ + rsbseq pc, r2, r4, ror sp @ │ │ │ │ + rsbseq r3, r3, r6, ror r9 │ │ │ │ + rsbseq r4, r3, r8, lsl #8 │ │ │ │ + rsbseq r3, r3, sl, asr r9 │ │ │ │ + ldrhteq r3, [r3], #-144 @ 0xffffff70 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ bl fec0aeac │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ stmiavs r8, {r3, r4, r5, r6, r7, r8, r9, sl, fp}^ │ │ │ │ vmax.u8 d20, d0, d12 │ │ │ │ stmdbmi fp, {r0, r1, r2, r3, r4, r8, r9, fp, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf75e4479 │ │ │ │ @@ -165014,17 +165014,17 @@ │ │ │ │ msrvs R8_usr, r3 │ │ │ │ andcc r4, ip, r8, ror r4 │ │ │ │ @ instruction: 0xffdef763 │ │ │ │ ldrbtmi r4, [r8], #-2053 @ 0xfffff7fb │ │ │ │ @ instruction: 0xf89af764 │ │ │ │ rscscc pc, pc, pc, asr #32 │ │ │ │ svclt 0x0000bd10 │ │ │ │ - rsbseq pc, r2, ip, ror #25 │ │ │ │ - rsbseq r3, r3, r0, lsl #18 │ │ │ │ - rsbseq r3, r3, r6, asr r9 │ │ │ │ + ldrshteq pc, [r2], #-196 @ 0xffffff3c @ │ │ │ │ + rsbseq r3, r3, r8, lsl #18 │ │ │ │ + rsbseq r3, r3, lr, asr r9 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ bl fec0aefc │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ stmiavs r8, {r3, r4, r5, r6, r7, r8, r9, sl, fp}^ │ │ │ │ vmax.u8 d20, d0, d12 │ │ │ │ stmdbmi sl, {r0, r1, r2, r4, r5, r6, r7, r9, fp, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf75e4479 │ │ │ │ @@ -165033,17 +165033,17 @@ │ │ │ │ stmdami r7, {r4, r8, sl, fp, ip, sp, pc} │ │ │ │ teqpvs r7, r3, asr #4 @ p-variant is OBSOLETE │ │ │ │ andcc r4, ip, r8, ror r4 │ │ │ │ @ instruction: 0xffb6f763 │ │ │ │ ldrbtmi r4, [r8], #-2052 @ 0xfffff7fc │ │ │ │ @ instruction: 0xf872f764 │ │ │ │ ldclt 0, cr2, [r0, #-0] │ │ │ │ - @ instruction: 0x0072fc9c │ │ │ │ - ldrhteq r3, [r3], #-128 @ 0xffffff80 │ │ │ │ - rsbseq r3, r3, r6, lsl #18 │ │ │ │ + rsbseq pc, r2, r4, lsr #25 │ │ │ │ + ldrhteq r3, [r3], #-136 @ 0xffffff78 │ │ │ │ + rsbseq r3, r3, lr, lsl #18 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ bl fec0af48 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ stmiavs r8, {r3, r4, r5, r6, r7, r8, r9, sl, fp}^ │ │ │ │ vmax.u8 d20, d0, d12 │ │ │ │ stmdbmi sl, {r0, r4, r6, r7, r9, fp, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf75e4479 │ │ │ │ @@ -165052,17 +165052,17 @@ │ │ │ │ stmdami r7, {r4, r8, sl, fp, ip, sp, pc} │ │ │ │ cmppvs lr, r3, asr #4 @ p-variant is OBSOLETE │ │ │ │ andcc r4, ip, r8, ror r4 │ │ │ │ @ instruction: 0xff90f763 │ │ │ │ ldrbtmi r4, [r8], #-2052 @ 0xfffff7fc │ │ │ │ @ instruction: 0xf84cf764 │ │ │ │ ldclt 0, cr2, [r0, #-0] │ │ │ │ - rsbseq pc, r2, r0, asr ip @ │ │ │ │ - rsbseq r3, r3, r4, ror #16 │ │ │ │ - ldrhteq r3, [r3], #-138 @ 0xffffff76 │ │ │ │ + rsbseq pc, r2, r8, asr ip @ │ │ │ │ + rsbseq r3, r3, ip, ror #16 │ │ │ │ + rsbseq r3, r3, r2, asr #17 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ bl fec0af94 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ stmiavs r8, {r3, r4, r5, r6, r7, r8, r9, sl, fp}^ │ │ │ │ vmax.u8 d20, d0, d12 │ │ │ │ ldmdbmi r4, {r0, r1, r3, r5, r7, r9, fp, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf75e4479 │ │ │ │ @@ -165080,17 +165080,17 @@ │ │ │ │ ldrbtmi r4, [r8], #-2057 @ 0xfffff7f7 │ │ │ │ @ instruction: 0xf81cf764 │ │ │ │ bleq 1af45c │ │ │ │ svclt 0x0000bd10 │ │ │ │ ... │ │ │ │ addge r9, r7, #46, 30 @ 0xb8 │ │ │ │ ldrbtpl r4, [sp], #-686 @ 0xfffffd52 │ │ │ │ - rsbseq pc, r2, r4, lsl #24 │ │ │ │ - rsbseq r3, r3, r4, lsl #16 │ │ │ │ - rsbseq r3, r3, sl, asr r8 │ │ │ │ + rsbseq pc, r2, ip, lsl #24 │ │ │ │ + rsbseq r3, r3, ip, lsl #16 │ │ │ │ + rsbseq r3, r3, r2, ror #16 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ bl fec0b008 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ stmiavs r8, {r3, r4, r5, r6, r7, r8, r9, sl, fp}^ │ │ │ │ vmax.u8 d20, d0, d12 │ │ │ │ ldmdbmi r5, {r0, r4, r5, r6, r9, fp, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf75e4479 │ │ │ │ @@ -165109,17 +165109,17 @@ │ │ │ │ @ instruction: 0xffe2f763 │ │ │ │ bleq 1ef4d0 │ │ │ │ svclt 0x0000bd10 │ │ │ │ andhi pc, r0, pc, lsr #7 │ │ │ │ ... │ │ │ │ addge r9, r7, #46, 30 @ 0xb8 │ │ │ │ ldrbtpl r4, [sp], #-686 @ 0xfffffd52 │ │ │ │ - @ instruction: 0x0072fb90 │ │ │ │ - @ instruction: 0x00733790 │ │ │ │ - rsbseq r3, r3, r6, ror #15 │ │ │ │ + @ instruction: 0x0072fb98 │ │ │ │ + @ instruction: 0x00733798 │ │ │ │ + rsbseq r3, r3, lr, ror #15 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ bl fec0b080 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ stmiavs r8, {r3, r4, r5, r6, r7, r8, r9, sl, fp}^ │ │ │ │ vmax.u8 d20, d0, d12 │ │ │ │ stmdbmi sl, {r0, r2, r4, r5, r9, fp, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf75e4479 │ │ │ │ @@ -165128,17 +165128,17 @@ │ │ │ │ stmdami r7, {r4, r8, sl, fp, ip, sp, pc} │ │ │ │ orrsvs pc, fp, r3, asr #4 │ │ │ │ andcc r4, ip, r8, ror r4 │ │ │ │ cdp2 7, 15, cr15, cr4, cr3, {3} │ │ │ │ ldrbtmi r4, [r8], #-2052 @ 0xfffff7fc │ │ │ │ @ instruction: 0xffb0f763 │ │ │ │ ldclt 0, cr2, [r0, #-0] │ │ │ │ - rsbseq pc, r2, r8, lsl fp @ │ │ │ │ - rsbseq r3, r3, ip, lsr #14 │ │ │ │ - ldrshteq r4, [r3], #-26 @ 0xffffffe6 │ │ │ │ + rsbseq pc, r2, r0, lsr #22 │ │ │ │ + rsbseq r3, r3, r4, lsr r7 │ │ │ │ + rsbseq r4, r3, r2, lsl #4 │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl fec0b0cc │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldrdlt r0, [r5], r8 │ │ │ │ stmiavs r8, {r0, r1, r2, r9, sl, lr}^ │ │ │ │ vmax.u8 d20, d0, d12 │ │ │ │ stmdbmi lr, {r0, r2, r3, r9, fp, ip, sp, lr, pc}^ │ │ │ │ @@ -165216,25 +165216,25 @@ │ │ │ │ cmpppl fp, pc, asr #8 @ p-variant is OBSOLETE │ │ │ │ andcc r4, ip, r8, ror r4 │ │ │ │ cdp2 7, 4, cr15, cr6, cr3, {3} │ │ │ │ strtmi r4, [r1], -sp, lsl #16 │ │ │ │ @ instruction: 0xf7634478 │ │ │ │ strtmi pc, [r0], -r1, lsl #30 │ │ │ │ ldcllt 0, cr11, [r0, #20]! │ │ │ │ - rsbseq pc, r2, r8, asr #21 │ │ │ │ - rsbseq r3, r3, r2, asr r6 │ │ │ │ - rsbseq r1, r3, lr, ror #28 │ │ │ │ - rsbseq r3, r3, r4, lsr r6 │ │ │ │ - rsbseq r1, r3, r0, asr lr │ │ │ │ - rsbseq r3, r3, r4, lsl r6 │ │ │ │ - rsbseq r4, r3, r2, ror #1 │ │ │ │ - rsbseq r3, r3, sl, ror #11 │ │ │ │ - rsbseq r1, r3, r6, lsl #28 │ │ │ │ - ldrsbteq r3, [r3], #-80 @ 0xffffffb0 │ │ │ │ - rsbseq r1, r3, ip, ror #27 │ │ │ │ + ldrsbteq pc, [r2], #-160 @ 0xffffff60 @ │ │ │ │ + rsbseq r3, r3, sl, asr r6 │ │ │ │ + rsbseq r1, r3, r6, ror lr │ │ │ │ + rsbseq r3, r3, ip, lsr r6 │ │ │ │ + rsbseq r1, r3, r8, asr lr │ │ │ │ + rsbseq r3, r3, ip, lsl r6 │ │ │ │ + rsbseq r4, r3, sl, ror #1 │ │ │ │ + ldrshteq r3, [r3], #-82 @ 0xffffffae │ │ │ │ + rsbseq r1, r3, lr, lsl #28 │ │ │ │ + ldrsbteq r3, [r3], #-88 @ 0xffffffa8 │ │ │ │ + ldrshteq r1, [r3], #-212 @ 0xffffff2c │ │ │ │ mvnsmi lr, sp, lsr #18 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e0f8cc │ │ │ │ ldmdbmi r1!, {r2, r3, r9, sl, lr} │ │ │ │ strmi fp, [r7], -r2, lsl #1 │ │ │ │ @ instruction: 0x46164479 │ │ │ │ @@ -165281,19 +165281,19 @@ │ │ │ │ mvnvs pc, r3, asr #4 │ │ │ │ ldrbtmi r4, [r8], #-2056 @ 0xfffff7f8 │ │ │ │ @ instruction: 0xf763300c │ │ │ │ stmdami r7, {r0, r1, r6, r7, r8, sl, fp, ip, sp, lr, pc} │ │ │ │ ldrbtmi r9, [r8], #-2305 @ 0xfffff6ff │ │ │ │ cdp2 7, 7, cr15, cr14, cr3, {3} │ │ │ │ ldrb r9, [r3, r1, lsl #22] │ │ │ │ - rsbseq pc, r2, ip, asr #18 │ │ │ │ - rsbseq r3, r3, lr, ror #9 │ │ │ │ - rsbseq r1, r3, sl, lsl #26 │ │ │ │ - rsbseq r3, r3, sl, asr #9 │ │ │ │ - rsbseq r1, r3, r6, ror #25 │ │ │ │ + rsbseq pc, r2, r4, asr r9 @ │ │ │ │ + ldrshteq r3, [r3], #-70 @ 0xffffffba │ │ │ │ + rsbseq r1, r3, r2, lsl sp │ │ │ │ + ldrsbteq r3, [r3], #-66 @ 0xffffffbe │ │ │ │ + rsbseq r1, r3, lr, ror #25 │ │ │ │ andeq r0, r0, r0 │ │ │ │ ldrsbtcs pc, [r8], #129 @ 0x81 @ │ │ │ │ vldrle s5, [r8, #-0] │ │ │ │ @ instruction: 0xf04f6843 │ │ │ │ ldmib r1, {sl, fp}^ │ │ │ │ strlt r0, [r0, #-298] @ 0xfffffed6 │ │ │ │ cdpvs 5, 10, cr15, cr14, cr3, {0} │ │ │ │ @@ -165566,15 +165566,15 @@ │ │ │ │ blx 4f014c │ │ │ │ ldc 12, cr13, [r0, #776] @ 0x308 │ │ │ │ strb r7, [r1, r0, lsr #22] │ │ │ │ blcc 16fe60 │ │ │ │ @ instruction: 0x3101f891 │ │ │ │ movweq pc, #16451 @ 0x4043 @ │ │ │ │ smlabbcc r1, r1, r8, pc @ │ │ │ │ - blcc 86fba8 │ │ │ │ + blcc 86fba8 │ │ │ │ @ instruction: 0xf891bd00 │ │ │ │ stc 1, cr3, [r1, #4] │ │ │ │ @ instruction: 0xf0433b1e │ │ │ │ @ instruction: 0xf8810304 │ │ │ │ ldrbmi r3, [r0, -r1, lsl #2]! │ │ │ │ andhi pc, r0, pc, lsr #7 │ │ │ │ ... │ │ │ │ @@ -166236,21 +166236,21 @@ │ │ │ │ mvnscc pc, pc, asr #32 │ │ │ │ @ instruction: 0xf7624478 │ │ │ │ @ instruction: 0xf04fff03 │ │ │ │ @ instruction: 0xe79d30ff │ │ │ │ bl fe3f2d88 │ │ │ │ ldrhteq r9, [lr], #-186 @ 0xffffff46 │ │ │ │ @ instruction: 0x000011b8 │ │ │ │ - rsbseq r3, r3, r8, lsr r2 │ │ │ │ + rsbseq r3, r3, r0, asr #4 │ │ │ │ @ instruction: 0xfffff9a7 │ │ │ │ - ldrshteq r3, [r3], #-22 @ 0xffffffea │ │ │ │ + ldrshteq r3, [r3], #-30 @ 0xffffffe2 │ │ │ │ ldrhteq r9, [lr], #-172 @ 0xffffff54 │ │ │ │ andeq r0, r0, r3, lsr #1 │ │ │ │ - rsbseq r3, r3, sl, ror #1 │ │ │ │ - ldrshteq r0, [r3], #-208 @ 0xffffff30 │ │ │ │ + ldrshteq r3, [r3], #-2 │ │ │ │ + ldrshteq r0, [r3], #-216 @ 0xffffff28 │ │ │ │ ldrdcc pc, [r8], r0 @ │ │ │ │ @ instruction: 0xf853b530 │ │ │ │ @ instruction: 0xf8530021 │ │ │ │ @ instruction: 0xf8904022 │ │ │ │ @ instruction: 0xf8943180 │ │ │ │ blcs 10ad654 │ │ │ │ @ instruction: 0xf1bed807 │ │ │ │ @@ -166497,18 +166497,18 @@ │ │ │ │ andcc r4, ip, r8, ror r4 │ │ │ │ ldc2 7, cr15, [sl], #-392 @ 0xfffffe78 │ │ │ │ stmdbls r3, {r0, r1, r2, fp, lr} │ │ │ │ @ instruction: 0xf7624478 │ │ │ │ blls 1b4800 │ │ │ │ andlt r4, r4, r8, lsl r6 │ │ │ │ svclt 0x0000bd10 │ │ │ │ - rsbseq r2, r3, lr, ror #25 │ │ │ │ - ldrshteq r0, [r3], #-150 @ 0xffffff6a │ │ │ │ - rsbseq r2, r3, ip, asr #25 │ │ │ │ - ldrsbteq r0, [r3], #-148 @ 0xffffff6c │ │ │ │ + ldrshteq r2, [r3], #-198 @ 0xffffff3a │ │ │ │ + ldrshteq r0, [r3], #-158 @ 0xffffff62 │ │ │ │ + ldrsbteq r2, [r3], #-196 @ 0xffffff3c │ │ │ │ + ldrsbteq r0, [r3], #-156 @ 0xffffff64 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ bl fec0c64c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldrmi r0, [r4], -r8, ror #31 │ │ │ │ stmdavs r3, {r1, r3, r8, fp, sp, lr}^ │ │ │ │ @ instruction: 0xf503b084 │ │ │ │ ldc 3, cr6, [r2, #696] @ 0x2b8 │ │ │ │ @@ -166554,18 +166554,18 @@ │ │ │ │ andcc r4, ip, r8, ror r4 │ │ │ │ blx ff2f328e │ │ │ │ stmdbls r3, {r0, r1, r2, fp, lr} │ │ │ │ @ instruction: 0xf7624478 │ │ │ │ blls 1b471c │ │ │ │ andlt r4, r4, r8, lsl r6 │ │ │ │ svclt 0x0000bd10 │ │ │ │ - rsbseq r2, r3, sl, lsl #24 │ │ │ │ - rsbseq r0, r3, r2, lsl r9 │ │ │ │ - rsbseq r2, r3, r8, ror #23 │ │ │ │ - ldrshteq r0, [r3], #-128 @ 0xffffff80 │ │ │ │ + rsbseq r2, r3, r2, lsl ip │ │ │ │ + rsbseq r0, r3, sl, lsl r9 │ │ │ │ + ldrshteq r2, [r3], #-176 @ 0xffffff50 │ │ │ │ + ldrshteq r0, [r3], #-136 @ 0xffffff78 │ │ │ │ ldrsbtcc pc, [r4], #129 @ 0x81 @ │ │ │ │ blle 105f7c │ │ │ │ ldrbmi r2, [r0, -r1]! │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl fec0c73c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldrdlt r0, [r5], r8 │ │ │ │ @@ -166625,21 +166625,21 @@ │ │ │ │ vst2.8 {d20-d21}, [pc], fp │ │ │ │ ldrbtmi r7, [r8], #-500 @ 0xfffffe0c │ │ │ │ @ instruction: 0xf762300c │ │ │ │ stmdami r9, {r0, r1, r2, r4, r5, r8, r9, fp, ip, sp, lr, pc} │ │ │ │ mvnscc pc, pc, asr #32 │ │ │ │ @ instruction: 0xf7624478 │ │ │ │ @ instruction: 0xe7e0fbf1 │ │ │ │ - rsbseq r2, r3, r6, ror #22 │ │ │ │ - rsbseq r2, r3, r2, lsl #22 │ │ │ │ - rsbseq r0, r3, r8, lsl #16 │ │ │ │ - rsbseq r2, r3, r2, ror #21 │ │ │ │ - rsbseq r0, r3, r8, ror #15 │ │ │ │ - rsbseq r2, r3, r6, asr #21 │ │ │ │ - rsbseq r0, r3, ip, asr #15 │ │ │ │ + rsbseq r2, r3, lr, ror #22 │ │ │ │ + rsbseq r2, r3, sl, lsl #22 │ │ │ │ + rsbseq r0, r3, r0, lsl r8 │ │ │ │ + rsbseq r2, r3, sl, ror #21 │ │ │ │ + ldrshteq r0, [r3], #-112 @ 0xffffff90 │ │ │ │ + rsbseq r2, r3, lr, asr #21 │ │ │ │ + ldrsbteq r0, [r3], #-116 @ 0xffffff8c │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00a0f8cc │ │ │ │ ldrmi fp, [r0], pc, lsl #1 │ │ │ │ @ instruction: 0x46044a78 │ │ │ │ @ instruction: 0x468a4f78 │ │ │ │ @@ -166759,26 +166759,26 @@ │ │ │ │ blx cf35bc │ │ │ │ @ instruction: 0xf04f4810 │ │ │ │ ldrbtmi r3, [r8], #-511 @ 0xfffffe01 │ │ │ │ blx ffb735c8 │ │ │ │ @ instruction: 0xf75be7ef │ │ │ │ svclt 0x0000ef76 │ │ │ │ rsbseq r9, lr, r2, lsr #7 │ │ │ │ - rsbseq r2, r3, r6, asr sl │ │ │ │ + rsbseq r2, r3, lr, asr sl │ │ │ │ @ instruction: 0x000011b8 │ │ │ │ - rsbseq r2, r3, ip, lsr #18 │ │ │ │ + rsbseq r2, r3, r4, lsr r9 │ │ │ │ rsbseq r9, lr, r2, asr r2 │ │ │ │ - rsbseq r2, r3, r8, lsl #18 │ │ │ │ - rsbseq r0, r3, r0, lsl r6 │ │ │ │ - rsbseq r2, r3, lr, ror #17 │ │ │ │ - ldrshteq r0, [r3], #-86 @ 0xffffffaa │ │ │ │ - ldrsbteq r2, [r3], #-134 @ 0xffffff7a │ │ │ │ - ldrsbteq r0, [r3], #-92 @ 0xffffffa4 │ │ │ │ - ldrhteq r2, [r3], #-136 @ 0xffffff78 │ │ │ │ - ldrhteq r0, [r3], #-94 @ 0xffffffa2 │ │ │ │ + rsbseq r2, r3, r0, lsl r9 │ │ │ │ + rsbseq r0, r3, r8, lsl r6 │ │ │ │ + ldrshteq r2, [r3], #-134 @ 0xffffff7a │ │ │ │ + ldrshteq r0, [r3], #-94 @ 0xffffffa2 │ │ │ │ + ldrsbteq r2, [r3], #-142 @ 0xffffff72 │ │ │ │ + rsbseq r0, r3, r4, ror #11 │ │ │ │ + rsbseq r2, r3, r0, asr #17 │ │ │ │ + rsbseq r0, r3, r6, asr #11 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ bl fec0ca84 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r4, r8, ror #31 │ │ │ │ stcls 1, cr2, [r6], {1} │ │ │ │ @ instruction: 0xf7ff9400 │ │ │ │ @ instruction: 0x4603fedd │ │ │ │ @@ -166789,16 +166789,16 @@ │ │ │ │ ldrbtmi r4, [r8], #-2054 @ 0xfffff7fa │ │ │ │ @ instruction: 0xf762300c │ │ │ │ stmdami r5, {r0, r4, r5, r6, r7, r8, fp, ip, sp, lr, pc} │ │ │ │ ldrbtmi r9, [r8], #-2307 @ 0xfffff6fd │ │ │ │ blx febf3644 │ │ │ │ ldrmi r9, [r8], -r3, lsl #22 │ │ │ │ ldclt 0, cr11, [r0, #-16] │ │ │ │ - rsbseq r2, r3, sl, lsr r8 │ │ │ │ - rsbseq r0, r3, r2, asr #10 │ │ │ │ + rsbseq r2, r3, r2, asr #16 │ │ │ │ + rsbseq r0, r3, sl, asr #10 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ bl fec0cad4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r4, r8, ror #31 │ │ │ │ stcls 1, cr2, [r6], {-0} │ │ │ │ @ instruction: 0xf7ff9400 │ │ │ │ @ instruction: 0x4603feb5 │ │ │ │ @@ -166809,16 +166809,16 @@ │ │ │ │ ldrbtmi r4, [r8], #-2054 @ 0xfffff7fa │ │ │ │ @ instruction: 0xf762300c │ │ │ │ stmdami r5, {r0, r3, r6, r7, r8, fp, ip, sp, lr, pc} │ │ │ │ ldrbtmi r9, [r8], #-2307 @ 0xfffff6fd │ │ │ │ blx fe1f3694 │ │ │ │ ldrmi r9, [r8], -r3, lsl #22 │ │ │ │ ldclt 0, cr11, [r0, #-16] │ │ │ │ - rsbseq r2, r3, sl, ror #15 │ │ │ │ - ldrshteq r0, [r3], #-66 @ 0xffffffbe │ │ │ │ + ldrshteq r2, [r3], #-114 @ 0xffffff8e │ │ │ │ + ldrshteq r0, [r3], #-74 @ 0xffffffb6 │ │ │ │ mvnsmi lr, #737280 @ 0xb4000 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ blhi 170ddc │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d8f8cc │ │ │ │ strmi r4, [sp], -r1, lsl #13 │ │ │ │ bcs c7190 │ │ │ │ @@ -167157,20 +167157,20 @@ │ │ │ │ ldrbt r9, [r9], -r0, lsl #22 │ │ │ │ andhi pc, r0, pc, lsr #7 │ │ │ │ addge r9, r7, #46, 30 @ 0xb8 │ │ │ │ ldrbtpl r4, [sp], #-686 @ 0xfffffd52 │ │ │ │ mcrls 6, 7, r5, cr7, cr6, {0} │ │ │ │ ldclcc 3, cr0, [r2], {175} @ 0xaf │ │ │ │ ... │ │ │ │ - rsbseq r2, r3, ip, lsr #7 │ │ │ │ - ldrhteq r0, [r3], #-4 │ │ │ │ - rsbseq r2, r3, r2, lsl r3 │ │ │ │ - rsbseq r0, r3, sl, lsl r0 │ │ │ │ - rsbseq r2, r3, sl, lsl #5 │ │ │ │ - @ instruction: 0x0072ff92 │ │ │ │ + ldrhteq r2, [r3], #-52 @ 0xffffffcc │ │ │ │ + ldrhteq r0, [r3], #-12 │ │ │ │ + rsbseq r2, r3, sl, lsl r3 │ │ │ │ + rsbseq r0, r3, r2, lsr #32 │ │ │ │ + @ instruction: 0x00732292 │ │ │ │ + @ instruction: 0x0072ff9a │ │ │ │ blpl ff231968 │ │ │ │ blvs ff23197c │ │ │ │ blx 4f1a74 │ │ │ │ cdp 15, 11, cr11, cr0, cr8, {5} │ │ │ │ @ instruction: 0xee845b46 │ │ │ │ vmov.f64 d5, #69 @ 0x3e280000 0.1640625 │ │ │ │ vsqrt.f64 d21, d2 │ │ │ │ @@ -167433,32 +167433,32 @@ │ │ │ │ @ instruction: 0xf761300c │ │ │ │ ldmdami r6, {r0, r1, r2, r5, r6, r7, sl, fp, ip, sp, lr, pc} │ │ │ │ ldrbtmi r9, [r8], #-2304 @ 0xfffff700 │ │ │ │ stc2 7, cr15, [r2, #388]! @ 0x184 │ │ │ │ strb r9, [r7], #-2816 @ 0xfffff500 │ │ │ │ mcrls 6, 7, r5, cr7, cr6, {0} │ │ │ │ ldclcc 3, cr0, [r2], {175} @ 0xaf │ │ │ │ - ldrshteq r2, [r3], #-16 │ │ │ │ - ldrshteq pc, [r2], #-232 @ 0xffffff18 @ │ │ │ │ - ldrhteq r2, [r3], #-24 @ 0xffffffe8 │ │ │ │ - rsbseq pc, r2, r0, asr #29 │ │ │ │ - rsbseq r1, r3, sl, ror #30 │ │ │ │ - rsbseq pc, r2, r2, ror ip @ │ │ │ │ - rsbseq r1, r3, ip, lsr #30 │ │ │ │ - rsbseq pc, r2, r4, lsr ip @ │ │ │ │ - ldrshteq r1, [r3], #-226 @ 0xffffff1e │ │ │ │ - ldrshteq pc, [r2], #-186 @ 0xffffff46 @ │ │ │ │ - ldrhteq r1, [r3], #-226 @ 0xffffff1e │ │ │ │ - ldrhteq pc, [r2], #-186 @ 0xffffff46 @ │ │ │ │ - rsbseq r1, r3, r8, ror lr │ │ │ │ - rsbseq pc, r2, r0, lsl #23 │ │ │ │ - rsbseq r1, r3, r4, asr #28 │ │ │ │ - rsbseq pc, r2, ip, asr #22 │ │ │ │ - rsbseq r1, r3, r6, lsr #28 │ │ │ │ - rsbseq pc, r2, lr, lsr #22 │ │ │ │ + ldrshteq r2, [r3], #-24 @ 0xffffffe8 │ │ │ │ + rsbseq pc, r2, r0, lsl #30 │ │ │ │ + rsbseq r2, r3, r0, asr #3 │ │ │ │ + rsbseq pc, r2, r8, asr #29 │ │ │ │ + rsbseq r1, r3, r2, ror pc │ │ │ │ + rsbseq pc, r2, sl, ror ip @ │ │ │ │ + rsbseq r1, r3, r4, lsr pc │ │ │ │ + rsbseq pc, r2, ip, lsr ip @ │ │ │ │ + ldrshteq r1, [r3], #-234 @ 0xffffff16 │ │ │ │ + rsbseq pc, r2, r2, lsl #24 │ │ │ │ + ldrhteq r1, [r3], #-234 @ 0xffffff16 │ │ │ │ + rsbseq pc, r2, r2, asr #23 │ │ │ │ + rsbseq r1, r3, r0, lsl #29 │ │ │ │ + rsbseq pc, r2, r8, lsl #23 │ │ │ │ + rsbseq r1, r3, ip, asr #28 │ │ │ │ + rsbseq pc, r2, r4, asr fp @ │ │ │ │ + rsbseq r1, r3, lr, lsr #28 │ │ │ │ + rsbseq pc, r2, r6, lsr fp @ │ │ │ │ ldrbmi lr, [r0, sp, lsr #18]! │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00c8f8cc │ │ │ │ ldrmi fp, [r5], -r6, lsl #1 │ │ │ │ ldrmi r4, [lr], -fp, lsr #20 │ │ │ │ strmi r4, [r7], -fp, lsr #22 │ │ │ │ @@ -167502,16 +167502,16 @@ │ │ │ │ strb r2, [ip, r0]! │ │ │ │ blcs bebf0 │ │ │ │ andcs sp, r4, #248, 2 @ 0x3e │ │ │ │ @ instruction: 0xf75be7f6 │ │ │ │ svclt 0x0000e9a6 │ │ │ │ ldrsbteq r8, [lr], #-96 @ 0xffffffa0 │ │ │ │ @ instruction: 0x000011b8 │ │ │ │ - rsbseq r1, r3, r6, asr #26 │ │ │ │ - rsbseq pc, r2, lr, asr #20 │ │ │ │ + rsbseq r1, r3, lr, asr #26 │ │ │ │ + rsbseq pc, r2, r6, asr sl @ │ │ │ │ rsbseq r8, lr, sl, asr r6 │ │ │ │ mvnsmi lr, #737280 @ 0xb4000 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ blhi 1718bc │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00c8f8cc │ │ │ │ cdp 8, 11, cr6, cr1, cr2, {2} │ │ │ │ @@ -167695,26 +167695,26 @@ │ │ │ │ @ instruction: 0x51a1f640 │ │ │ │ ldrbtmi r4, [r8], #-2063 @ 0xfffff7f1 │ │ │ │ @ instruction: 0xf761300c │ │ │ │ stmdami lr, {r0, r1, r2, r4, r6, r7, r9, fp, ip, sp, lr, pc} │ │ │ │ ldrbtmi r9, [r8], #-2307 @ 0xfffff6fd │ │ │ │ blx fe574476 │ │ │ │ ldr r9, [r1, -r3, lsl #22] │ │ │ │ - rsbseq r1, r3, r4, ror #23 │ │ │ │ - rsbseq pc, r2, ip, ror #17 │ │ │ │ - rsbseq r1, r3, r0, lsr fp │ │ │ │ - rsbseq pc, r2, r8, lsr r8 @ │ │ │ │ - @ instruction: 0x00731a90 │ │ │ │ - @ instruction: 0x0072f798 │ │ │ │ - rsbseq r1, r3, ip, asr #20 │ │ │ │ - rsbseq pc, r2, r4, asr r7 @ │ │ │ │ - rsbseq r1, r3, r4, lsr #20 │ │ │ │ - rsbseq pc, r2, ip, lsr #14 │ │ │ │ - rsbseq r1, r3, r6, lsl #20 │ │ │ │ - rsbseq pc, r2, lr, lsl #14 │ │ │ │ + rsbseq r1, r3, ip, ror #23 │ │ │ │ + ldrshteq pc, [r2], #-132 @ 0xffffff7c @ │ │ │ │ + rsbseq r1, r3, r8, lsr fp │ │ │ │ + rsbseq pc, r2, r0, asr #16 │ │ │ │ + @ instruction: 0x00731a98 │ │ │ │ + rsbseq pc, r2, r0, lsr #15 │ │ │ │ + rsbseq r1, r3, r4, asr sl │ │ │ │ + rsbseq pc, r2, ip, asr r7 @ │ │ │ │ + rsbseq r1, r3, ip, lsr #20 │ │ │ │ + rsbseq pc, r2, r4, lsr r7 @ │ │ │ │ + rsbseq r1, r3, lr, lsl #20 │ │ │ │ + rsbseq pc, r2, r6, lsl r7 @ │ │ │ │ mvnsmi lr, #737280 @ 0xb4000 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ blhi 171be4 │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00c8f8cc │ │ │ │ addlt r6, r5, r3, asr #16 │ │ │ │ adcvs pc, lr, #12582912 @ 0xc00000 │ │ │ │ @@ -167907,26 +167907,26 @@ │ │ │ │ ldrbtmi r9, [r8], #-2307 @ 0xfffff6fd │ │ │ │ @ instruction: 0xf9f2f761 │ │ │ │ str r9, [sl, -r3, lsl #22] │ │ │ │ blhi ff0f250c │ │ │ │ blx 4f2600 │ │ │ │ svcge 0x0027f6bf │ │ │ │ svclt 0x0000e76f │ │ │ │ - ldrhteq r1, [r3], #-130 @ 0xffffff7e │ │ │ │ - ldrhteq pc, [r2], #-90 @ 0xffffffa6 @ │ │ │ │ - rsbseq r1, r3, r8, lsl #16 │ │ │ │ - rsbseq pc, r2, r0, lsl r5 @ │ │ │ │ - @ instruction: 0x00731790 │ │ │ │ - @ instruction: 0x0072f498 │ │ │ │ - rsbseq r1, r3, r2, lsl #14 │ │ │ │ - rsbseq pc, r2, sl, lsl #8 │ │ │ │ - rsbseq r1, r3, r4, ror #13 │ │ │ │ - rsbseq pc, r2, ip, ror #7 │ │ │ │ - rsbseq r1, r3, r6, asr #13 │ │ │ │ - rsbseq pc, r2, lr, asr #7 │ │ │ │ + ldrhteq r1, [r3], #-138 @ 0xffffff76 │ │ │ │ + rsbseq pc, r2, r2, asr #11 │ │ │ │ + rsbseq r1, r3, r0, lsl r8 │ │ │ │ + rsbseq pc, r2, r8, lsl r5 @ │ │ │ │ + @ instruction: 0x00731798 │ │ │ │ + rsbseq pc, r2, r0, lsr #9 │ │ │ │ + rsbseq r1, r3, sl, lsl #14 │ │ │ │ + rsbseq pc, r2, r2, lsl r4 @ │ │ │ │ + rsbseq r1, r3, ip, ror #13 │ │ │ │ + ldrshteq pc, [r2], #-52 @ 0xffffffcc @ │ │ │ │ + rsbseq r1, r3, lr, asr #13 │ │ │ │ + ldrsbteq pc, [r2], #-54 @ 0xffffffca @ │ │ │ │ ldrbmi lr, [r0, sp, lsr #18]! │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ blhi 2f1f34 >::_M_default_append(unsigned int)@@Base+0x6f370> │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00a8f8cc │ │ │ │ ldrmi r4, [pc], -r5, lsl #12 │ │ │ │ stclmi 6, cr4, [r5], {145} @ 0x91 │ │ │ │ @@ -168122,16 +168122,16 @@ │ │ │ │ tst lr, fp, lsl ip │ │ │ │ andhi pc, r0, pc, lsr #7 │ │ │ │ ... │ │ │ │ addge r9, r7, #46, 30 @ 0xb8 │ │ │ │ ldrbtpl r4, [sp], #-686 @ 0xfffffd52 │ │ │ │ rsbseq r7, lr, sl, ror pc │ │ │ │ @ instruction: 0x000011b8 │ │ │ │ - ldrhteq r1, [r3], #-94 @ 0xffffffa2 │ │ │ │ - rsbseq r1, r3, r4, asr r4 │ │ │ │ + rsbseq r1, r3, r6, asr #11 │ │ │ │ + rsbseq r1, r3, ip, asr r4 │ │ │ │ rsbseq r7, lr, r2, asr sp │ │ │ │ addsmi r3, r4, #16777216 @ 0x1000000 │ │ │ │ stmdavs r9!, {r0, r1, r2, r3, r5, r9, fp, ip, lr, pc}^ │ │ │ │ ldc 7, cr3, [r8], #16 │ │ │ │ @ instruction: 0xf501ab02 │ │ │ │ mrc 1, 5, r6, cr0, cr0, {5} │ │ │ │ vldr d6, [r1, #-808] @ 0xfffffcd8 │ │ │ │ @@ -168289,32 +168289,32 @@ │ │ │ │ @ instruction: 0xf760300c │ │ │ │ ldmdami r7, {r0, r4, r5, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ mvnscc pc, pc, asr #32 │ │ │ │ @ instruction: 0xf7604478 │ │ │ │ strb pc, [r7, fp, ror #29] @ │ │ │ │ bl 1e74dac │ │ │ │ ... │ │ │ │ - @ instruction: 0x00731290 │ │ │ │ - rsbseq r1, r3, r2, lsr r2 │ │ │ │ - rsbseq sp, r2, r0, ror sp │ │ │ │ - rsbseq sp, r2, r6, lsr #27 │ │ │ │ - rsbseq r1, r3, lr, lsl #3 │ │ │ │ - @ instruction: 0x0072ee96 │ │ │ │ - rsbseq r1, r3, r0, ror r1 │ │ │ │ - rsbseq lr, r2, r8, ror lr │ │ │ │ - rsbseq r1, r3, r8, lsr #2 │ │ │ │ - rsbseq lr, r2, lr, lsr #28 │ │ │ │ - rsbseq r1, r3, r8, lsl #2 │ │ │ │ - rsbseq lr, r2, lr, lsl #28 │ │ │ │ - rsbseq r1, r3, lr, ror #1 │ │ │ │ - ldrshteq lr, [r2], #-212 @ 0xffffff2c │ │ │ │ - ldrsbteq r1, [r3], #-4 │ │ │ │ - ldrsbteq lr, [r2], #-218 @ 0xffffff26 │ │ │ │ - ldrhteq r1, [r3], #-10 │ │ │ │ - rsbseq lr, r2, r0, asr #27 │ │ │ │ + @ instruction: 0x00731298 │ │ │ │ + rsbseq r1, r3, sl, lsr r2 │ │ │ │ + rsbseq sp, r2, r8, ror sp │ │ │ │ + rsbseq sp, r2, lr, lsr #27 │ │ │ │ + @ instruction: 0x00731196 │ │ │ │ + @ instruction: 0x0072ee9e │ │ │ │ + rsbseq r1, r3, r8, ror r1 │ │ │ │ + rsbseq lr, r2, r0, lsl #29 │ │ │ │ + rsbseq r1, r3, r0, lsr r1 │ │ │ │ + rsbseq lr, r2, r6, lsr lr │ │ │ │ + rsbseq r1, r3, r0, lsl r1 │ │ │ │ + rsbseq lr, r2, r6, lsl lr │ │ │ │ + ldrshteq r1, [r3], #-6 │ │ │ │ + ldrshteq lr, [r2], #-220 @ 0xffffff24 │ │ │ │ + ldrsbteq r1, [r3], #-12 │ │ │ │ + rsbseq lr, r2, r2, ror #27 │ │ │ │ + rsbseq r1, r3, r2, asr #1 │ │ │ │ + rsbseq lr, r2, r8, asr #27 │ │ │ │ mvnsmi lr, sp, lsr #18 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00b0f8cc │ │ │ │ bmi f488fc │ │ │ │ blmi f48b0c │ │ │ │ addlt r4, lr, sl, ror r4 │ │ │ │ @@ -168372,19 +168372,19 @@ │ │ │ │ stmdami sl, {r0, r1, r3, r7, r8, sl, fp, ip, sp, lr, pc} │ │ │ │ ldrbtmi r4, [r8], #-1569 @ 0xfffff9df │ │ │ │ cdp2 7, 4, cr15, cr6, cr0, {3} │ │ │ │ @ instruction: 0xf75ae7b7 │ │ │ │ svclt 0x0000ead2 │ │ │ │ rsbseq r7, lr, r4, ror #18 │ │ │ │ @ instruction: 0x000011b8 │ │ │ │ - ldrshteq r0, [r3], #-252 @ 0xffffff04 │ │ │ │ - rsbseq lr, r2, r4, lsl #26 │ │ │ │ + rsbseq r1, r3, r4 │ │ │ │ + rsbseq lr, r2, ip, lsl #26 │ │ │ │ rsbseq r7, lr, r2, lsl r9 │ │ │ │ - rsbseq r0, r3, lr, ror #30 │ │ │ │ - rsbseq lr, r2, r6, ror ip │ │ │ │ + rsbseq r0, r3, r6, ror pc │ │ │ │ + rsbseq lr, r2, lr, ror ip │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ blhi 2f266c >::_M_default_append(unsigned int)@@Base+0x6faa8> │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00a0f8cc │ │ │ │ @ instruction: 0xa010f8d1 │ │ │ │ stmdavs r5, {r3, r4, r7, r9, sl, lr}^ │ │ │ │ @@ -168527,18 +168527,18 @@ │ │ │ │ vadd.i8 d20, d2, d8 │ │ │ │ ldrbtmi r2, [r8], #-501 @ 0xfffffe0b │ │ │ │ @ instruction: 0xf760300c │ │ │ │ stmdami r6, {r0, r1, r2, r3, r6, sl, fp, ip, sp, lr, pc} │ │ │ │ ldrbtmi r4, [r8], #-1577 @ 0xfffff9d7 │ │ │ │ stc2 7, cr15, [sl, #-384] @ 0xfffffe80 │ │ │ │ svclt 0x0000e73c │ │ │ │ - rsbseq r0, r3, r0, lsl sp │ │ │ │ - rsbseq lr, r2, r8, lsl sl │ │ │ │ - ldrshteq r0, [r3], #-198 @ 0xffffff3a │ │ │ │ - ldrshteq lr, [r2], #-158 @ 0xffffff62 │ │ │ │ + rsbseq r0, r3, r8, lsl sp │ │ │ │ + rsbseq lr, r2, r0, lsr #20 │ │ │ │ + ldrshteq r0, [r3], #-206 @ 0xffffff32 │ │ │ │ + rsbseq lr, r2, r6, lsl #20 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl fec0e61c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldmdbvs r4, {r5, r6, r7, r8, r9, sl, fp} │ │ │ │ stmdavs r3, {r0, r3, r4, r9, sl, lr}^ │ │ │ │ strmi fp, [r5], -r4, lsl #1 │ │ │ │ adcvs pc, lr, #12582912 @ 0xc00000 │ │ │ │ @@ -168617,22 +168617,22 @@ │ │ │ │ ldrbtmi r4, [sl], #-1576 @ 0xfffff9d8 │ │ │ │ @ instruction: 0xf0fef06e │ │ │ │ bmi 3b1530 │ │ │ │ stc 6, cr4, [sp, #160] @ 0xa0 │ │ │ │ ldrbtmi r6, [sl], #-2816 @ 0xfffff500 │ │ │ │ @ instruction: 0xf0f6f06e │ │ │ │ svclt 0x0000e7ed │ │ │ │ - ldrsbteq r9, [r2], #-184 @ 0xffffff48 │ │ │ │ - rsbseq r0, r3, r0, ror ip │ │ │ │ - rsbseq r0, r3, r6, lsl #24 │ │ │ │ - rsbseq lr, r2, r4, lsl r9 │ │ │ │ + rsbseq r9, r2, r0, ror #23 │ │ │ │ + rsbseq r0, r3, r8, ror ip │ │ │ │ + rsbseq r0, r3, lr, lsl #24 │ │ │ │ + rsbseq lr, r2, ip, lsl r9 │ │ │ │ + ldrsbteq r0, [r3], #-188 @ 0xffffff44 │ │ │ │ ldrsbteq r0, [r3], #-180 @ 0xffffff4c │ │ │ │ - rsbseq r0, r3, ip, asr #23 │ │ │ │ - rsbseq sp, r2, sl, asr #15 │ │ │ │ - ldrhteq r0, [r3], #-182 @ 0xffffff4a │ │ │ │ + ldrsbteq sp, [r2], #-114 @ 0xffffff8e │ │ │ │ + ldrhteq r0, [r3], #-190 @ 0xffffff42 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ stc 12, cr5, [sp, #-512]! @ 0xfffffe00 │ │ │ │ bl fec1a1a0 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ cdp 15, 11, cr0, cr0, cr0, {7} │ │ │ │ addlt r8, r3, r0, asr #22 │ │ │ │ strmi r4, [sp], -r4, lsl #12 │ │ │ │ @@ -168690,20 +168690,20 @@ │ │ │ │ msreq (UNDEF: 47), r2 │ │ │ │ ldrbtmi r4, [r8], #-2057 @ 0xfffff7f7 │ │ │ │ @ instruction: 0xf760300c │ │ │ │ stmdami r8, {r0, r3, r8, r9, fp, ip, sp, lr, pc} │ │ │ │ ldrbtmi r9, [r8], #-2305 @ 0xfffff6ff │ │ │ │ blx ff1f540e │ │ │ │ str r9, [lr, r1, lsl #22]! │ │ │ │ - ldrsbteq r0, [r3], #-166 @ 0xffffff5a │ │ │ │ - ldrsbteq lr, [r2], #-126 @ 0xffffff82 │ │ │ │ - rsbseq r0, r3, r0, lsr #21 │ │ │ │ - rsbseq lr, r2, r8, lsr #15 │ │ │ │ - rsbseq r0, r3, sl, ror #20 │ │ │ │ - rsbseq lr, r2, r2, ror r7 │ │ │ │ + ldrsbteq r0, [r3], #-174 @ 0xffffff52 │ │ │ │ + rsbseq lr, r2, r6, ror #15 │ │ │ │ + rsbseq r0, r3, r8, lsr #21 │ │ │ │ + ldrhteq lr, [r2], #-112 @ 0xffffff90 │ │ │ │ + rsbseq r0, r3, r2, ror sl │ │ │ │ + rsbseq lr, r2, sl, ror r7 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r8 │ │ │ │ bl fec0e8b0 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldmdbvs r1, {r3, r4, r5, r6, r7, r8, r9, sl, fp} │ │ │ │ @ instruction: 0xf8d19802 │ │ │ │ addmi r2, r2, #248 @ 0xf8 │ │ │ │ movwcs fp, #4040 @ 0xfc8 │ │ │ │ @@ -168760,16 +168760,16 @@ │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ mrsle r0, SP_svc │ │ │ │ andlt r2, r5, r1 │ │ │ │ mvnshi lr, #12386304 @ 0xbd0000 │ │ │ │ svc 0x00c8f759 │ │ │ │ rsbseq r7, lr, r4, lsl r3 │ │ │ │ @ instruction: 0x000011b8 │ │ │ │ - rsbseq r0, r3, r6, lsr #19 │ │ │ │ - rsbseq r0, r3, sl, ror r9 │ │ │ │ + rsbseq r0, r3, lr, lsr #19 │ │ │ │ + rsbseq r0, r3, r2, lsl #19 │ │ │ │ rsbseq r7, lr, ip, lsl #5 │ │ │ │ mvnsmi lr, #737280 @ 0xb4000 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d0f8cc │ │ │ │ addlt r4, r5, r2, asr #24 │ │ │ │ strmi r4, [r0], r2, asr #18 │ │ │ │ @@ -168837,22 +168837,22 @@ │ │ │ │ strtmi r4, [r1], -sp, lsl #16 │ │ │ │ @ instruction: 0xf7604478 │ │ │ │ str pc, [sl, r5, lsr #21]! │ │ │ │ svc 0x0030f759 │ │ │ │ rsbseq r7, lr, r4, asr #4 │ │ │ │ @ instruction: 0x000011b8 │ │ │ │ rsbseq r7, lr, sl, ror #3 │ │ │ │ - rsbseq r0, r3, r0, lsr #17 │ │ │ │ - rsbseq lr, r2, r8, lsr #11 │ │ │ │ - rsbseq r0, r3, r6, lsl #17 │ │ │ │ - rsbseq lr, r2, lr, lsl #11 │ │ │ │ - @ instruction: 0x00730896 │ │ │ │ - ldrsbteq r5, [r6], #-12 │ │ │ │ - rsbseq r0, r3, ip, lsr #16 │ │ │ │ - rsbseq lr, r2, r4, lsr r5 │ │ │ │ + rsbseq r0, r3, r8, lsr #17 │ │ │ │ + ldrhteq lr, [r2], #-80 @ 0xffffffb0 │ │ │ │ + rsbseq r0, r3, lr, lsl #17 │ │ │ │ + @ instruction: 0x0072e596 │ │ │ │ + @ instruction: 0x0073089e │ │ │ │ + rsbseq r5, r6, r4, ror #1 │ │ │ │ + rsbseq r0, r3, r4, lsr r8 │ │ │ │ + rsbseq lr, r2, ip, lsr r5 │ │ │ │ stmdavs r9, {r0, r6, fp, sp, lr} │ │ │ │ andle r2, r2, r9, lsl #18 │ │ │ │ ldrmi r2, [r8], -r1, lsl #6 │ │ │ │ ldrblt r4, [r0, #-1904]! @ 0xfffff890 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d8f8cc │ │ │ │ @@ -168912,20 +168912,20 @@ │ │ │ │ @ instruction: 0xf760300c │ │ │ │ stmdami fp, {r0, r4, r6, r8, fp, ip, sp, lr, pc} │ │ │ │ ldrbtmi r9, [r8], #-2309 @ 0xfffff6fb │ │ │ │ blx 3f577c │ │ │ │ ldr r9, [sl, r5, lsl #22]! │ │ │ │ andhi pc, r0, pc, lsr #7 │ │ │ │ ... │ │ │ │ - rsbseq r0, r3, r2, lsl #15 │ │ │ │ - rsbseq lr, r2, sl, lsl #9 │ │ │ │ - rsbseq r0, r3, r6, ror #14 │ │ │ │ - rsbseq lr, r2, lr, ror #8 │ │ │ │ - ldrshteq r0, [r3], #-106 @ 0xffffff96 │ │ │ │ - rsbseq lr, r2, r2, lsl #8 │ │ │ │ + rsbseq r0, r3, sl, lsl #15 │ │ │ │ + @ instruction: 0x0072e492 │ │ │ │ + rsbseq r0, r3, lr, ror #14 │ │ │ │ + rsbseq lr, r2, r6, ror r4 │ │ │ │ + rsbseq r0, r3, r2, lsl #14 │ │ │ │ + rsbseq lr, r2, sl, lsl #8 │ │ │ │ ldrbmi lr, [r0, sp, lsr #18]! │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d0f8cc │ │ │ │ addlt r6, r4, r4, lsl r9 │ │ │ │ ldrsbtcs pc, [r8], #132 @ 0x84 @ │ │ │ │ stmdbhi ip, {r0, r2, r3, r4, r6, r7, r8, fp, sp, lr, pc} │ │ │ │ @@ -169039,22 +169039,22 @@ │ │ │ │ msrne SPSR_fiq, r4 │ │ │ │ ldrbtmi r4, [r8], #-2059 @ 0xfffff7f5 │ │ │ │ @ instruction: 0xf760300c │ │ │ │ stmdami sl, {r0, r2, r3, r6, fp, ip, sp, lr, pc} │ │ │ │ ldrbtmi r9, [r8], #-2307 @ 0xfffff6fd │ │ │ │ @ instruction: 0xf908f760 │ │ │ │ ldr r9, [lr, -r3, lsl #22]! │ │ │ │ - ldrshteq r0, [r3], #-80 @ 0xffffffb0 │ │ │ │ - ldrshteq lr, [r2], #-40 @ 0xffffffd8 │ │ │ │ - rsbseq r0, r3, ip, asr #10 │ │ │ │ - rsbseq lr, r2, r4, asr r2 │ │ │ │ - rsbseq r0, r3, r0, lsl r5 │ │ │ │ - rsbseq lr, r2, r8, lsl r2 │ │ │ │ - ldrshteq r0, [r3], #-66 @ 0xffffffbe │ │ │ │ - ldrshteq lr, [r2], #-26 @ 0xffffffe6 │ │ │ │ + ldrshteq r0, [r3], #-88 @ 0xffffffa8 │ │ │ │ + rsbseq lr, r2, r0, lsl #6 │ │ │ │ + rsbseq r0, r3, r4, asr r5 │ │ │ │ + rsbseq lr, r2, ip, asr r2 │ │ │ │ + rsbseq r0, r3, r8, lsl r5 │ │ │ │ + rsbseq lr, r2, r0, lsr #4 │ │ │ │ + ldrshteq r0, [r3], #-74 @ 0xffffffb6 │ │ │ │ + rsbseq lr, r2, r2, lsl #4 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ bl fec0ee30 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strdlt r0, [r2], r0 @ │ │ │ │ blcs c964c │ │ │ │ stmdavs r3, {r0, r1, r4, r8, sl, fp, ip, lr, pc}^ │ │ │ │ @ instruction: 0xf282fab2 │ │ │ │ @@ -169349,22 +169349,22 @@ │ │ │ │ @ instruction: 0xf75f300c │ │ │ │ stmdami ip, {r0, r2, r5, r6, r7, r8, sl, fp, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf75f4478 │ │ │ │ strb pc, [r9, r1, lsr #29] @ │ │ │ │ bl bf5e3c │ │ │ │ rsbseq r6, lr, r6, lsr #20 │ │ │ │ @ instruction: 0x000011b8 │ │ │ │ - rsbseq lr, r2, lr, lsr #20 │ │ │ │ + rsbseq lr, r2, r6, lsr sl │ │ │ │ rsbseq r6, lr, r4, lsr #19 │ │ │ │ - rsbseq r0, r3, sl, asr r0 │ │ │ │ - rsbseq sp, r2, r2, ror #26 │ │ │ │ - rsbseq r0, r3, r0, asr #32 │ │ │ │ - rsbseq sp, r2, r8, asr #26 │ │ │ │ - rsbseq r0, r3, r2, lsr #32 │ │ │ │ - ldrsbteq sp, [r2], #-16 │ │ │ │ + rsbseq r0, r3, r2, rrx │ │ │ │ + rsbseq sp, r2, sl, ror #26 │ │ │ │ + rsbseq r0, r3, r8, asr #32 │ │ │ │ + rsbseq sp, r2, r0, asr sp │ │ │ │ + rsbseq r0, r3, sl, lsr #32 │ │ │ │ + ldrsbteq sp, [r2], #-24 @ 0xffffffe8 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ blhi 1735c0 │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00a0f8cc │ │ │ │ strbpl pc, [ip], #-2271 @ 0xfffff721 @ │ │ │ │ strmi fp, [r4], -sp, lsl #1 │ │ │ │ @@ -169640,34 +169640,34 @@ │ │ │ │ ldr pc, [r6], -r1, lsl #2 │ │ │ │ stmia ip!, {r0, r3, r4, r6, r8, r9, sl, ip, sp, lr, pc}^ │ │ │ │ andhi pc, r0, pc, lsr #7 │ │ │ │ addge r9, r7, #46, 30 @ 0xb8 │ │ │ │ ldrbtpl r4, [sp], #-686 @ 0xfffffd52 │ │ │ │ ldrshteq r6, [lr], #-128 @ 0xffffff80 │ │ │ │ @ instruction: 0x000011b8 │ │ │ │ - rsbseq ip, r2, ip, asr #23 │ │ │ │ - rsbseq sp, r5, r4, lsr #8 │ │ │ │ - rsbseq ip, r2, ip, asr #23 │ │ │ │ - rsbseq r0, r3, r0, lsl r0 │ │ │ │ - rsbseq pc, r2, r4, lsl pc @ │ │ │ │ - rsbseq r9, r7, sl, ror #19 │ │ │ │ - rsbseq r8, r2, sl, asr sp │ │ │ │ - rsbseq ip, r2, r8, ror #19 │ │ │ │ - ldrhteq pc, [r2], #-222 @ 0xffffff22 @ │ │ │ │ - ldrhteq pc, [r2], #-202 @ 0xffffff36 @ │ │ │ │ - rsbseq sp, r2, r8, asr #19 │ │ │ │ + ldrsbteq ip, [r2], #-180 @ 0xffffff4c │ │ │ │ + rsbseq sp, r5, ip, lsr #8 │ │ │ │ + ldrsbteq ip, [r2], #-180 @ 0xffffff4c │ │ │ │ + rsbseq r0, r3, r8, lsl r0 │ │ │ │ + rsbseq pc, r2, ip, lsl pc @ │ │ │ │ + ldrshteq r9, [r7], #-146 @ 0xffffff6e │ │ │ │ + rsbseq r8, r2, r2, ror #26 │ │ │ │ + ldrshteq ip, [r2], #-144 @ 0xffffff70 │ │ │ │ + rsbseq pc, r2, r6, asr #27 │ │ │ │ + rsbseq pc, r2, r2, asr #25 │ │ │ │ + ldrsbteq sp, [r2], #-144 @ 0xffffff70 │ │ │ │ ldrhteq r6, [lr], #-90 @ 0xffffffa6 │ │ │ │ - rsbseq pc, r2, r8, ror #24 │ │ │ │ - rsbseq pc, r2, sl, ror ip @ │ │ │ │ - rsbseq ip, r2, r8, lsl #17 │ │ │ │ - rsbseq pc, r2, ip, lsr ip @ │ │ │ │ - rsbseq pc, r2, r4, lsl #24 │ │ │ │ - rsbseq sp, r2, ip, lsl #18 │ │ │ │ - rsbseq pc, r2, sl, lsl ip @ │ │ │ │ - rsbseq pc, r2, ip, asr #24 │ │ │ │ + rsbseq pc, r2, r0, ror ip @ │ │ │ │ + rsbseq pc, r2, r2, lsl #25 │ │ │ │ + @ instruction: 0x0072c890 │ │ │ │ + rsbseq pc, r2, r4, asr #24 │ │ │ │ + rsbseq pc, r2, ip, lsl #24 │ │ │ │ + rsbseq sp, r2, r4, lsl r9 │ │ │ │ + rsbseq pc, r2, r2, lsr #24 │ │ │ │ + rsbseq pc, r2, r4, asr ip @ │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ blhi 1f3a7c │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x0078f8cc │ │ │ │ @ instruction: 0x4691b095 │ │ │ │ strbcs pc, [r4], #2271 @ 0x8df @ │ │ │ │ @@ -169977,37 +169977,37 @@ │ │ │ │ ldrb pc, [r2, #2495] @ 0x9bf @ │ │ │ │ mcr 7, 2, pc, cr10, cr8, {2} @ │ │ │ │ rsbseq r6, lr, r0, lsr r4 │ │ │ │ @ instruction: 0x000011b8 │ │ │ │ @ instruction: 0xffffc777 │ │ │ │ andeq r2, r0, sp, lsl r0 │ │ │ │ @ instruction: 0xffffc75f │ │ │ │ - ldrhteq pc, [r2], #-170 @ 0xffffff56 @ │ │ │ │ - rsbseq sp, r2, r0, asr #15 │ │ │ │ + rsbseq pc, r2, r2, asr #21 │ │ │ │ + rsbseq sp, r2, r8, asr #15 │ │ │ │ rsbseq r6, lr, sl, asr #7 │ │ │ │ - rsbseq pc, r2, lr, asr #20 │ │ │ │ - rsbseq pc, r2, ip, ror #16 │ │ │ │ - rsbseq sp, r2, r4, ror r5 │ │ │ │ - rsbseq pc, r2, r4, lsr r8 @ │ │ │ │ - rsbseq sp, r2, ip, lsr r5 │ │ │ │ - rsbseq pc, r2, sl, lsl r8 @ │ │ │ │ - rsbseq sp, r2, r2, lsr #10 │ │ │ │ - rsbseq pc, r2, r0, lsr #14 │ │ │ │ - rsbseq pc, r2, r0, lsl r7 @ │ │ │ │ - rsbseq sp, r2, r8, lsl r4 │ │ │ │ - rsbseq pc, r2, r2, ror #13 │ │ │ │ - rsbseq sp, r2, sl, ror #7 │ │ │ │ - rsbseq pc, r2, sl, asr #13 │ │ │ │ - ldrsbteq sp, [r2], #-48 @ 0xffffffd0 │ │ │ │ - rsbseq pc, r2, sl, lsr #13 │ │ │ │ - ldrhteq sp, [r2], #-48 @ 0xffffffd0 │ │ │ │ - rsbseq pc, r2, sl, lsl #13 │ │ │ │ - @ instruction: 0x0072d392 │ │ │ │ - rsbseq pc, r2, r0, ror #12 │ │ │ │ - rsbseq sp, r2, r8, ror #6 │ │ │ │ + rsbseq pc, r2, r6, asr sl @ │ │ │ │ + rsbseq pc, r2, r4, ror r8 @ │ │ │ │ + rsbseq sp, r2, ip, ror r5 │ │ │ │ + rsbseq pc, r2, ip, lsr r8 @ │ │ │ │ + rsbseq sp, r2, r4, asr #10 │ │ │ │ + rsbseq pc, r2, r2, lsr #16 │ │ │ │ + rsbseq sp, r2, sl, lsr #10 │ │ │ │ + rsbseq pc, r2, r8, lsr #14 │ │ │ │ + rsbseq pc, r2, r8, lsl r7 @ │ │ │ │ + rsbseq sp, r2, r0, lsr #8 │ │ │ │ + rsbseq pc, r2, sl, ror #13 │ │ │ │ + ldrshteq sp, [r2], #-50 @ 0xffffffce │ │ │ │ + ldrsbteq pc, [r2], #-98 @ 0xffffff9e @ │ │ │ │ + ldrsbteq sp, [r2], #-56 @ 0xffffffc8 │ │ │ │ + ldrhteq pc, [r2], #-98 @ 0xffffff9e @ │ │ │ │ + ldrhteq sp, [r2], #-56 @ 0xffffffc8 │ │ │ │ + @ instruction: 0x0072f692 │ │ │ │ + @ instruction: 0x0072d39a │ │ │ │ + rsbseq pc, r2, r8, ror #12 │ │ │ │ + rsbseq sp, r2, r0, ror r3 │ │ │ │ mvnsmi lr, #737280 @ 0xb4000 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ blhi 173fcc │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d8f8cc │ │ │ │ ldrsbtvc pc, [r8], #129 @ 0x81 @ │ │ │ │ stmdaeq r1, {r0, r1, r2, r4, r5, r7, r8, ip, sp, lr, pc} │ │ │ │ @@ -170097,22 +170097,22 @@ │ │ │ │ vadd.i8 d20, d1, d12 │ │ │ │ ldrbtmi r3, [r8], #-411 @ 0xfffffe65 │ │ │ │ @ instruction: 0xf75f300c │ │ │ │ stmdami sl, {r0, r3, fp, ip, sp, lr, pc} │ │ │ │ ldrbtmi r4, [r8], #-1593 @ 0xfffff9c7 │ │ │ │ @ instruction: 0xf8c4f75f │ │ │ │ svclt 0x0000e7bd │ │ │ │ - rsbseq pc, r2, ip, ror #9 │ │ │ │ - ldrshteq sp, [r2], #-20 @ 0xffffffec │ │ │ │ - rsbseq pc, r2, sl, lsr #9 │ │ │ │ - ldrhteq sp, [r2], #-18 @ 0xffffffee │ │ │ │ - rsbseq pc, r2, r4, lsl #9 │ │ │ │ - rsbseq sp, r2, ip, lsl #3 │ │ │ │ - rsbseq pc, r2, sl, ror #8 │ │ │ │ - rsbseq sp, r2, r2, ror r1 │ │ │ │ + ldrshteq pc, [r2], #-68 @ 0xffffffbc @ │ │ │ │ + ldrshteq sp, [r2], #-28 @ 0xffffffe4 │ │ │ │ + ldrhteq pc, [r2], #-66 @ 0xffffffbe @ │ │ │ │ + ldrhteq sp, [r2], #-26 @ 0xffffffe6 │ │ │ │ + rsbseq pc, r2, ip, lsl #9 │ │ │ │ + @ instruction: 0x0072d194 │ │ │ │ + rsbseq pc, r2, r2, ror r4 @ │ │ │ │ + rsbseq sp, r2, sl, ror r1 │ │ │ │ mvnsmi lr, sp, lsr #18 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ blhi 174170 │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d8f8cc │ │ │ │ stmdavs r3, {r0, r2, r3, r4, r9, sl, lr}^ │ │ │ │ blhi 10f478c │ │ │ │ @@ -170242,30 +170242,30 @@ │ │ │ │ bicscc pc, ip, r1, asr #4 │ │ │ │ ldrbtmi r4, [r8], #-2067 @ 0xfffff7ed │ │ │ │ @ instruction: 0xf75e300c │ │ │ │ ldmdami r2, {r0, r1, r2, r5, r6, r7, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ ldrbtmi r9, [r8], #-2305 @ 0xfffff6ff │ │ │ │ @ instruction: 0xffa2f75e │ │ │ │ str r9, [ip, r1, lsl #22] │ │ │ │ - rsbseq pc, r2, r8, asr #7 │ │ │ │ - ldrsbteq sp, [r2], #-0 │ │ │ │ - rsbseq pc, r2, sl, lsr #7 │ │ │ │ - ldrhteq sp, [r2], #-2 │ │ │ │ - rsbseq pc, r2, sl, lsl #6 │ │ │ │ - rsbseq sp, r2, r2, lsl r0 │ │ │ │ - rsbseq pc, r2, lr, ror #5 │ │ │ │ - ldrshteq ip, [r2], #-246 @ 0xffffff0a │ │ │ │ - @ instruction: 0x0072f29c │ │ │ │ - rsbseq ip, r2, r4, lsr #31 │ │ │ │ - rsbseq pc, r2, lr, ror r2 @ │ │ │ │ - rsbseq ip, r2, r6, lsl #31 │ │ │ │ - rsbseq pc, r2, r2, asr r2 @ │ │ │ │ - rsbseq ip, r2, sl, asr pc │ │ │ │ - rsbseq pc, r2, r6, lsr #4 │ │ │ │ - rsbseq ip, r2, lr, lsr #30 │ │ │ │ + ldrsbteq pc, [r2], #-48 @ 0xffffffd0 @ │ │ │ │ + ldrsbteq sp, [r2], #-8 │ │ │ │ + ldrhteq pc, [r2], #-50 @ 0xffffffce @ │ │ │ │ + ldrhteq sp, [r2], #-10 │ │ │ │ + rsbseq pc, r2, r2, lsl r3 @ │ │ │ │ + rsbseq sp, r2, sl, lsl r0 │ │ │ │ + ldrshteq pc, [r2], #-38 @ 0xffffffda @ │ │ │ │ + ldrshteq ip, [r2], #-254 @ 0xffffff02 │ │ │ │ + rsbseq pc, r2, r4, lsr #5 │ │ │ │ + rsbseq ip, r2, ip, lsr #31 │ │ │ │ + rsbseq pc, r2, r6, lsl #5 │ │ │ │ + rsbseq ip, r2, lr, lsl #31 │ │ │ │ + rsbseq pc, r2, sl, asr r2 @ │ │ │ │ + rsbseq ip, r2, r2, ror #30 │ │ │ │ + rsbseq pc, r2, lr, lsr #4 │ │ │ │ + rsbseq ip, r2, r6, lsr pc │ │ │ │ svcmi 0x00f0e92d │ │ │ │ blcs ff0f49f0 │ │ │ │ blhi 1f43d4 │ │ │ │ blcs e5138 │ │ │ │ bcs ed070 │ │ │ │ mrc 1, 7, sp, cr1, cr15, {3} │ │ │ │ vpmin.u8 d31, d0, d0 │ │ │ │ @@ -170897,18 +170897,18 @@ │ │ │ │ ldrt sl, [r3], r7, asr #29 │ │ │ │ @ instruction: 0x3181f899 │ │ │ │ movweq pc, #12307 @ 0x3013 @ │ │ │ │ mcrge 4, 6, pc, cr0, cr15, {1} @ │ │ │ │ svclt 0x0000e75e │ │ │ │ addge r9, r7, #46, 30 @ 0xb8 │ │ │ │ ldrbtpl r4, [sp], #-686 @ 0xfffffd52 │ │ │ │ - ldrshteq lr, [r2], #-164 @ 0xffffff5c │ │ │ │ - rsbseq fp, r2, sl, lsl r8 │ │ │ │ - @ instruction: 0x0072e99e │ │ │ │ - rsbseq ip, r2, r6, lsr #13 │ │ │ │ + ldrshteq lr, [r2], #-172 @ 0xffffff54 │ │ │ │ + rsbseq fp, r2, r2, lsr #16 │ │ │ │ + rsbseq lr, r2, r6, lsr #19 │ │ │ │ + rsbseq ip, r2, lr, lsr #13 │ │ │ │ mvnsmi lr, sp, lsr #18 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d8f8cc │ │ │ │ @ instruction: 0xf891461f │ │ │ │ strmi r3, [ip], -r0, lsl #2 │ │ │ │ blvc 10f5400 │ │ │ │ @@ -171265,33 +171265,33 @@ │ │ │ │ @ instruction: 0xf04f21e3 │ │ │ │ ldrbtmi r3, [r8], #-1535 @ 0xfffffa01 │ │ │ │ @ instruction: 0xf75d300c │ │ │ │ ldmdami r5, {r0, r2, r5, r6, r7, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ mvnscc pc, pc, asr #32 │ │ │ │ @ instruction: 0xf75d4478 │ │ │ │ @ instruction: 0xe7bdff9f │ │ │ │ - rsbseq lr, r2, r4, ror #10 │ │ │ │ - rsbseq lr, r2, r0, lsr r4 │ │ │ │ - rsbseq ip, r2, r8, lsr r1 │ │ │ │ - rsbseq lr, r2, r8, ror #7 │ │ │ │ - ldrshteq ip, [r2], #-0 │ │ │ │ - rsbseq lr, r2, ip, asr #7 │ │ │ │ - ldrsbteq ip, [r2], #-4 │ │ │ │ - rsbseq lr, r2, r8, lsr #7 │ │ │ │ - ldrhteq ip, [r2], #-0 │ │ │ │ - rsbseq lr, r2, r0, asr #5 │ │ │ │ - rsbseq fp, r2, r8, asr #31 │ │ │ │ - rsbseq lr, r2, r4, lsr #5 │ │ │ │ - rsbseq fp, r2, ip, lsr #31 │ │ │ │ - rsbseq lr, r2, sl, lsl #5 │ │ │ │ - @ instruction: 0x0072bf92 │ │ │ │ - rsbseq lr, r2, r2, asr #4 │ │ │ │ - rsbseq fp, r2, r8, asr #30 │ │ │ │ - rsbseq lr, r2, r2, lsr #4 │ │ │ │ - rsbseq fp, r2, r8, lsr #30 │ │ │ │ + rsbseq lr, r2, ip, ror #10 │ │ │ │ + rsbseq lr, r2, r8, lsr r4 │ │ │ │ + rsbseq ip, r2, r0, asr #2 │ │ │ │ + ldrshteq lr, [r2], #-48 @ 0xffffffd0 │ │ │ │ + ldrshteq ip, [r2], #-8 │ │ │ │ + ldrsbteq lr, [r2], #-52 @ 0xffffffcc │ │ │ │ + ldrsbteq ip, [r2], #-12 │ │ │ │ + ldrhteq lr, [r2], #-48 @ 0xffffffd0 │ │ │ │ + ldrhteq ip, [r2], #-8 │ │ │ │ + rsbseq lr, r2, r8, asr #5 │ │ │ │ + ldrsbteq fp, [r2], #-240 @ 0xffffff10 │ │ │ │ + rsbseq lr, r2, ip, lsr #5 │ │ │ │ + ldrhteq fp, [r2], #-244 @ 0xffffff0c │ │ │ │ + @ instruction: 0x0072e292 │ │ │ │ + @ instruction: 0x0072bf9a │ │ │ │ + rsbseq lr, r2, sl, asr #4 │ │ │ │ + rsbseq fp, r2, r0, asr pc │ │ │ │ + rsbseq lr, r2, sl, lsr #4 │ │ │ │ + rsbseq fp, r2, r0, lsr pc │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00c0f8cc │ │ │ │ addlt r6, r7, pc, lsl #18 │ │ │ │ @ instruction: 0xf8d74606 │ │ │ │ stccc 0, cr4, [r1], {248} @ 0xf8 │ │ │ │ @@ -171343,18 +171343,18 @@ │ │ │ │ lslseq pc, r7, #2 @ │ │ │ │ strbcc pc, [pc], #-576 @ b9ffc @ │ │ │ │ ldrbtmi r9, [fp], #-1024 @ 0xfffffc00 │ │ │ │ @ instruction: 0xf75a0092 │ │ │ │ ldrbmi pc, [r8], -sp, ror #31 @ │ │ │ │ pop {r0, r1, r2, ip, sp, pc} │ │ │ │ svclt 0x00008ff0 │ │ │ │ - rsbseq lr, r2, ip, ror r1 │ │ │ │ - rsbseq lr, r2, r6, asr r1 │ │ │ │ - rsbseq fp, r2, r4, ror #28 │ │ │ │ - rsbseq lr, r2, sl, asr #1 │ │ │ │ + rsbseq lr, r2, r4, lsl #3 │ │ │ │ + rsbseq lr, r2, lr, asr r1 │ │ │ │ + rsbseq fp, r2, ip, ror #28 │ │ │ │ + ldrsbteq lr, [r2], #-2 │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl fec11228 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r3, r0, ror #31 │ │ │ │ strmi r4, [r8], -r6, lsl #12 │ │ │ │ movwls r4, #5653 @ 0x1615 │ │ │ │ @ instruction: 0xf966f33a │ │ │ │ @@ -171375,16 +171375,16 @@ │ │ │ │ andcc r4, ip, r8, ror r4 │ │ │ │ mcr2 7, 0, pc, cr12, cr13, {2} @ │ │ │ │ stmdbls r1, {r0, r2, fp, lr} │ │ │ │ @ instruction: 0xf75d4478 │ │ │ │ blls 139ba4 │ │ │ │ andlt r4, r3, r8, lsl r6 │ │ │ │ svclt 0x0000bdf0 │ │ │ │ - rsbseq lr, r2, r0, ror r0 │ │ │ │ - rsbseq fp, r2, r8, ror sp │ │ │ │ + rsbseq lr, r2, r8, ror r0 │ │ │ │ + rsbseq fp, r2, r0, lsl #27 │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl fec112a0 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldrmi r0, [lr], -r0, ror #31 │ │ │ │ addlt r6, r3, fp, lsl r8 │ │ │ │ @ instruction: 0xf8d34607 │ │ │ │ strhlt r4, [ip, #-0]! │ │ │ │ @@ -171472,25 +171472,25 @@ │ │ │ │ stmdami pc, {r2, r4, r6, r7, r8, r9, sl, sp, lr, pc} @ │ │ │ │ teqpmi r5, r0, asr #4 @ p-variant is OBSOLETE │ │ │ │ andcc r4, ip, r8, ror r4 │ │ │ │ stc2l 7, cr15, [r6, #-372] @ 0xfffffe8c │ │ │ │ strtmi r4, [r1], -ip, lsl #16 │ │ │ │ @ instruction: 0xf75d4478 │ │ │ │ strb pc, [r7, r1, lsl #28] @ │ │ │ │ - ldrhteq sp, [r2], #-242 @ 0xffffff0e │ │ │ │ - rsbseq sp, r2, r2, asr pc │ │ │ │ - rsbseq fp, r2, sl, asr ip │ │ │ │ - rsbseq sp, r2, sl, lsr pc │ │ │ │ - rsbseq fp, r2, r2, asr #24 │ │ │ │ - rsbseq sp, r2, ip, lsl pc │ │ │ │ - rsbseq fp, r2, r4, lsr #24 │ │ │ │ - ldrshteq sp, [r2], #-238 @ 0xffffff12 │ │ │ │ - rsbseq fp, r2, r6, lsl #24 │ │ │ │ - rsbseq sp, r2, r4, ror #29 │ │ │ │ - rsbseq fp, r2, ip, ror #23 │ │ │ │ + ldrhteq sp, [r2], #-250 @ 0xffffff06 │ │ │ │ + rsbseq sp, r2, sl, asr pc │ │ │ │ + rsbseq fp, r2, r2, ror #24 │ │ │ │ + rsbseq sp, r2, r2, asr #30 │ │ │ │ + rsbseq fp, r2, sl, asr #24 │ │ │ │ + rsbseq sp, r2, r4, lsr #30 │ │ │ │ + rsbseq fp, r2, ip, lsr #24 │ │ │ │ + rsbseq sp, r2, r6, lsl #30 │ │ │ │ + rsbseq fp, r2, lr, lsl #24 │ │ │ │ + rsbseq sp, r2, ip, ror #29 │ │ │ │ + ldrshteq fp, [r2], #-180 @ 0xffffff4c │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl fec11448 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldrmi r0, [r3], -r8, ror #31 │ │ │ │ @ instruction: 0x205ef892 │ │ │ │ strmi fp, [r4], -r3, lsl #1 │ │ │ │ @ instruction: 0x0712691d │ │ │ │ @@ -171522,18 +171522,18 @@ │ │ │ │ orrspl pc, r8, r3, asr #12 │ │ │ │ ldrbtmi r4, [r8], #-2055 @ 0xfffff7f9 │ │ │ │ @ instruction: 0xf75d300c │ │ │ │ stmdami r6, {r0, r1, r5, r6, r7, sl, fp, ip, sp, lr, pc} │ │ │ │ ldrbtmi r9, [r8], #-2305 @ 0xfffff6ff │ │ │ │ ldc2 7, cr15, [lr, #372] @ 0x174 │ │ │ │ strb r9, [r5, r1, lsl #22] │ │ │ │ - rsbseq sp, r2, r0, asr lr │ │ │ │ - rsbseq fp, r2, r8, asr fp │ │ │ │ - rsbseq sp, r2, lr, lsl lr │ │ │ │ - rsbseq fp, r2, r6, lsr #22 │ │ │ │ + rsbseq sp, r2, r8, asr lr │ │ │ │ + rsbseq fp, r2, r0, ror #22 │ │ │ │ + rsbseq sp, r2, r6, lsr #28 │ │ │ │ + rsbseq fp, r2, lr, lsr #22 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00c8f8cc │ │ │ │ ldrdls pc, [r0, #-143]! @ 0xffffff71 │ │ │ │ @ instruction: 0xf8d1b085 │ │ │ │ @ instruction: 0x460e8010 │ │ │ │ @@ -171619,23 +171619,23 @@ │ │ │ │ blcc b6584 │ │ │ │ andcc r4, ip, r8, ror r4 │ │ │ │ stc2 7, cr15, [r2], #-372 @ 0xfffffe8c │ │ │ │ @ instruction: 0xf04f480b │ │ │ │ ldrbtmi r3, [r8], #-511 @ 0xfffffe01 │ │ │ │ ldc2l 7, cr15, [ip], {93} @ 0x5d │ │ │ │ svclt 0x0000e7b8 │ │ │ │ - rsbseq sp, r2, r0, asr #27 │ │ │ │ - ldrshteq sp, [r2], #-198 @ 0xffffff3a │ │ │ │ - ldrshteq fp, [r2], #-158 @ 0xffffff62 │ │ │ │ - ldrsbteq sp, [r2], #-206 @ 0xffffff32 │ │ │ │ - rsbseq fp, r2, r6, ror #19 │ │ │ │ - ldrhteq sp, [r2], #-202 @ 0xffffff36 │ │ │ │ - rsbseq fp, r2, r0, asr #19 │ │ │ │ - @ instruction: 0x0072dc9c │ │ │ │ - rsbseq fp, r2, r2, lsr #19 │ │ │ │ + rsbseq sp, r2, r8, asr #27 │ │ │ │ + ldrshteq sp, [r2], #-206 @ 0xffffff32 │ │ │ │ + rsbseq fp, r2, r6, lsl #20 │ │ │ │ + rsbseq sp, r2, r6, ror #25 │ │ │ │ + rsbseq fp, r2, lr, ror #19 │ │ │ │ + rsbseq sp, r2, r2, asr #25 │ │ │ │ + rsbseq fp, r2, r8, asr #19 │ │ │ │ + rsbseq sp, r2, r4, lsr #25 │ │ │ │ + rsbseq fp, r2, sl, lsr #19 │ │ │ │ mvnsmi lr, #737280 @ 0xb4000 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e0f8cc │ │ │ │ ldrmi r2, [r8], r0, lsl #10 │ │ │ │ strmi r4, [r8], -r1, lsl #13 │ │ │ │ vmin.u d4, d9, d6 │ │ │ │ @@ -171654,16 +171654,16 @@ │ │ │ │ blx ff8f824a │ │ │ │ strtmi r4, [r1], -r6, lsl #16 │ │ │ │ @ instruction: 0xf75d4478 │ │ │ │ @ instruction: 0x4620fc9b │ │ │ │ mvnshi lr, #12386304 @ 0xbd0000 │ │ │ │ strtmi r2, [r0], -r1, lsl #8 │ │ │ │ mvnshi lr, #12386304 @ 0xbd0000 │ │ │ │ - rsbseq sp, r2, r8, lsl ip │ │ │ │ - rsbseq fp, r2, r0, lsr #18 │ │ │ │ + rsbseq sp, r2, r0, lsr #24 │ │ │ │ + rsbseq fp, r2, r8, lsr #18 │ │ │ │ ldrbmi lr, [r0, sp, lsr #18]! │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00c8f8cc │ │ │ │ strmi fp, [r2], r6, lsl #1 │ │ │ │ @ instruction: 0x461e4615 │ │ │ │ @ instruction: 0xf19cf06b │ │ │ │ @@ -171727,20 +171727,20 @@ │ │ │ │ andcc r4, ip, r8, ror r4 │ │ │ │ blx 13f8372 │ │ │ │ stmdbls r5, {r1, r3, fp, lr} │ │ │ │ @ instruction: 0xf75d4478 │ │ │ │ blls 239624 │ │ │ │ svclt 0x0000e7bd │ │ │ │ ... │ │ │ │ - rsbseq sp, r2, r2, ror fp │ │ │ │ - rsbseq fp, r2, sl, ror r8 │ │ │ │ - rsbseq sp, r2, r6, asr fp │ │ │ │ - rsbseq fp, r2, lr, asr r8 │ │ │ │ - ldrshteq sp, [r2], #-160 @ 0xffffff60 │ │ │ │ - ldrshteq fp, [r2], #-120 @ 0xffffff88 │ │ │ │ + rsbseq sp, r2, sl, ror fp │ │ │ │ + rsbseq fp, r2, r2, lsl #17 │ │ │ │ + rsbseq sp, r2, lr, asr fp │ │ │ │ + rsbseq fp, r2, r6, ror #16 │ │ │ │ + ldrshteq sp, [r2], #-168 @ 0xffffff58 │ │ │ │ + rsbseq fp, r2, r0, lsl #16 │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl fec11834 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ stcmi 15, cr0, [ip], {216} @ 0xd8 │ │ │ │ blmi fe3e6854 │ │ │ │ ldrbtmi r4, [ip], #-657 @ 0xfffffd6f │ │ │ │ stmiapl r3!, {r0, r2, r4, r8, fp, sp, lr}^ │ │ │ │ @@ -172037,15 +172037,15 @@ │ │ │ │ blvs 1f63b0 │ │ │ │ bleq 776148 │ │ │ │ blvc 1763bc │ │ │ │ blne f63a8 │ │ │ │ blpl 4f6114 │ │ │ │ blvs 576118 │ │ │ │ blvc 7f611c │ │ │ │ - blne 876120 │ │ │ │ + blne 876120 │ │ │ │ ldc 0, cr11, [sp], #28 │ │ │ │ pop {r2, r8, r9, fp, pc} │ │ │ │ @ instruction: 0xf8d98ff0 │ │ │ │ movwcs r7, #4 │ │ │ │ blne a76158 │ │ │ │ @ instruction: 0x4638461a │ │ │ │ blcs 13365d0 │ │ │ │ @@ -172517,15 +172517,15 @@ │ │ │ │ andhi pc, r0, pc, lsr #7 │ │ │ │ ... │ │ │ │ addge r9, r7, #46, 30 @ 0xb8 │ │ │ │ ldrbtpl r4, [sp], #-686 @ 0xfffffd52 │ │ │ │ rsbseq r3, lr, r2, lsr #23 │ │ │ │ @ instruction: 0x000011b8 │ │ │ │ ldrshteq r3, [lr], #-170 @ 0xffffff56 │ │ │ │ - rsbseq sp, r2, r4, asr #1 │ │ │ │ + rsbseq sp, r2, ip, asr #1 │ │ │ │ movweq pc, #4378 @ 0x111a @ │ │ │ │ ldrsbtls pc, [r0], -sp @ │ │ │ │ movwcs fp, #7960 @ 0x1f18 │ │ │ │ svceq 0x0000f1b8 │ │ │ │ ldrsbtlt pc, [ip], -sp @ │ │ │ │ movwcs fp, #3864 @ 0xf18 │ │ │ │ blcs e2ab0 │ │ │ │ @@ -173016,41 +173016,41 @@ │ │ │ │ @ instruction: 0x4629481f │ │ │ │ andcc r4, ip, r8, ror r4 │ │ │ │ @ instruction: 0xf930f75c │ │ │ │ @ instruction: 0xf04f481d │ │ │ │ ldrbtmi r3, [r8], #-511 @ 0xfffffe01 │ │ │ │ @ instruction: 0xf9eaf75c │ │ │ │ svclt 0x0000e7de │ │ │ │ - rsbseq ip, r2, r6, lsr #25 │ │ │ │ - rsbseq sl, r2, ip, lsr #19 │ │ │ │ - rsbseq ip, r2, sl, lsr #23 │ │ │ │ - ldrhteq sl, [r2], #-128 @ 0xffffff80 │ │ │ │ - ldrhteq ip, [r2], #-160 @ 0xffffff60 │ │ │ │ - rsbseq ip, r2, r8, ror #18 │ │ │ │ - rsbseq sl, r2, r0, ror r6 │ │ │ │ - rsbseq ip, r2, ip, lsr #18 │ │ │ │ - rsbseq sl, r2, r4, lsr r6 │ │ │ │ - rsbseq ip, r2, sl, ror #17 │ │ │ │ - ldrshteq sl, [r2], #-82 @ 0xffffffae │ │ │ │ - rsbseq ip, r2, sl, lsr #15 │ │ │ │ - ldrhteq sl, [r2], #-66 @ 0xffffffbe │ │ │ │ - rsbseq ip, r2, sl, lsl #15 │ │ │ │ - @ instruction: 0x0072a492 │ │ │ │ - rsbseq ip, r2, r6, asr r7 │ │ │ │ - rsbseq sl, r2, lr, asr r4 │ │ │ │ - rsbseq ip, r2, r6, lsr r7 │ │ │ │ - rsbseq sl, r2, lr, lsr r4 │ │ │ │ - rsbseq ip, r2, r6, lsl r7 │ │ │ │ - rsbseq sl, r2, lr, lsl r4 │ │ │ │ - ldrshteq ip, [r2], #-104 @ 0xffffff98 │ │ │ │ - ldrshteq sl, [r2], #-62 @ 0xffffffc2 │ │ │ │ - ldrsbteq ip, [r2], #-102 @ 0xffffff9a │ │ │ │ - ldrsbteq sl, [r2], #-60 @ 0xffffffc4 │ │ │ │ - ldrhteq ip, [r2], #-104 @ 0xffffff98 │ │ │ │ - ldrhteq sl, [r2], #-62 @ 0xffffffc2 │ │ │ │ + rsbseq ip, r2, lr, lsr #25 │ │ │ │ + ldrhteq sl, [r2], #-148 @ 0xffffff6c │ │ │ │ + ldrhteq ip, [r2], #-178 @ 0xffffff4e │ │ │ │ + ldrhteq sl, [r2], #-136 @ 0xffffff78 │ │ │ │ + ldrhteq ip, [r2], #-168 @ 0xffffff58 │ │ │ │ + rsbseq ip, r2, r0, ror r9 │ │ │ │ + rsbseq sl, r2, r8, ror r6 │ │ │ │ + rsbseq ip, r2, r4, lsr r9 │ │ │ │ + rsbseq sl, r2, ip, lsr r6 │ │ │ │ + ldrshteq ip, [r2], #-130 @ 0xffffff7e │ │ │ │ + ldrshteq sl, [r2], #-90 @ 0xffffffa6 │ │ │ │ + ldrhteq ip, [r2], #-114 @ 0xffffff8e │ │ │ │ + ldrhteq sl, [r2], #-74 @ 0xffffffb6 │ │ │ │ + @ instruction: 0x0072c792 │ │ │ │ + @ instruction: 0x0072a49a │ │ │ │ + rsbseq ip, r2, lr, asr r7 │ │ │ │ + rsbseq sl, r2, r6, ror #8 │ │ │ │ + rsbseq ip, r2, lr, lsr r7 │ │ │ │ + rsbseq sl, r2, r6, asr #8 │ │ │ │ + rsbseq ip, r2, lr, lsl r7 │ │ │ │ + rsbseq sl, r2, r6, lsr #8 │ │ │ │ + rsbseq ip, r2, r0, lsl #14 │ │ │ │ + rsbseq sl, r2, r6, lsl #8 │ │ │ │ + ldrsbteq ip, [r2], #-110 @ 0xffffff92 │ │ │ │ + rsbseq sl, r2, r4, ror #7 │ │ │ │ + rsbseq ip, r2, r0, asr #13 │ │ │ │ + rsbseq sl, r2, r6, asr #7 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ stc 12, cr5, [sp, #-512]! @ 0xfffffe00 │ │ │ │ bl fec1e6c4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8910fb8 │ │ │ │ cdp 1, 11, cr12, cr0, cr0, {0} │ │ │ │ addlt r8, sp, r0, asr #22 │ │ │ │ @@ -173908,15 +173908,15 @@ │ │ │ │ blx 4f83e8 │ │ │ │ mcrge 5, 7, pc, cr2, cr15, {3} @ │ │ │ │ andcs sl, r0, #43008 @ 0xa800 │ │ │ │ ldrtmi r9, [r1], -r0, lsl #6 │ │ │ │ ldrbmi sl, [r8], -r8, lsr #22 │ │ │ │ @ instruction: 0xf77cf09f │ │ │ │ @ instruction: 0xf0402801 │ │ │ │ - blls 85cd7c │ │ │ │ + blls 85cd7c │ │ │ │ blvs 977e9c │ │ │ │ ldc 4, cr4, [r3, #268] @ 0x10c │ │ │ │ vmov.f64 d7, #64 @ 0x3e000000 0.125 │ │ │ │ vsqrt.f64 d22, d7 │ │ │ │ svclt 0x00b8fa10 │ │ │ │ blvc 1278318 │ │ │ │ blvc f7e68 │ │ │ │ @@ -174061,16 +174061,16 @@ │ │ │ │ @ instruction: 0x36019b11 │ │ │ │ @ instruction: 0xf47f42b3 │ │ │ │ ldrt sl, [r8], #2862 @ 0xb2e │ │ │ │ andhi pc, r0, pc, lsr #7 │ │ │ │ ... │ │ │ │ rsbseq r2, lr, lr, asr fp │ │ │ │ @ instruction: 0x000011b8 │ │ │ │ - rsbseq ip, r2, ip, asr #3 │ │ │ │ - @ instruction: 0x0072bb94 │ │ │ │ + ldrsbteq ip, [r2], #-20 @ 0xffffffec │ │ │ │ + @ instruction: 0x0072bb9c │ │ │ │ rsbseq r2, lr, r8, asr r4 │ │ │ │ @ instruction: 0xf8579f21 │ │ │ │ cmnlt r3, r5, lsr #32 │ │ │ │ blge f811c │ │ │ │ bleq 3783a4 │ │ │ │ b fe3fa818 │ │ │ │ blge 10f83b0 │ │ │ │ @@ -174144,34 +174144,34 @@ │ │ │ │ andcc r4, ip, r8, ror r4 │ │ │ │ @ instruction: 0xf85cf75b │ │ │ │ @ instruction: 0xf04f4817 │ │ │ │ ldrbtmi r3, [r8], #-511 @ 0xfffffe01 │ │ │ │ @ instruction: 0xf916f75b │ │ │ │ @ instruction: 0xf754e7ae │ │ │ │ svclt 0x0000eda2 │ │ │ │ - rsbseq fp, r2, r0, lsl #12 │ │ │ │ - rsbseq r9, r2, r8, lsl #6 │ │ │ │ - rsbseq fp, r2, r4, ror #11 │ │ │ │ - rsbseq r9, r2, ip, ror #5 │ │ │ │ - rsbseq fp, r2, r8, asr #11 │ │ │ │ - ldrsbteq r9, [r2], #-32 @ 0xffffffe0 │ │ │ │ - ldrhteq fp, [r2], #-80 @ 0xffffffb0 │ │ │ │ - ldrhteq r9, [r2], #-38 @ 0xffffffda │ │ │ │ - @ instruction: 0x0072b592 │ │ │ │ - @ instruction: 0x00729298 │ │ │ │ - rsbseq fp, r2, r8, ror r5 │ │ │ │ - rsbseq r9, r2, lr, ror r2 │ │ │ │ - rsbseq fp, r2, lr, asr r5 │ │ │ │ - rsbseq r9, r2, r4, ror #4 │ │ │ │ - rsbseq fp, r2, r4, asr #10 │ │ │ │ - rsbseq r9, r2, sl, asr #4 │ │ │ │ - rsbseq fp, r2, sl, lsr #10 │ │ │ │ - rsbseq r9, r2, r0, lsr r2 │ │ │ │ - rsbseq fp, r2, r0, lsl r5 │ │ │ │ - rsbseq r9, r2, r6, lsl r2 │ │ │ │ + rsbseq fp, r2, r8, lsl #12 │ │ │ │ + rsbseq r9, r2, r0, lsl r3 │ │ │ │ + rsbseq fp, r2, ip, ror #11 │ │ │ │ + ldrshteq r9, [r2], #-36 @ 0xffffffdc │ │ │ │ + ldrsbteq fp, [r2], #-80 @ 0xffffffb0 │ │ │ │ + ldrsbteq r9, [r2], #-40 @ 0xffffffd8 │ │ │ │ + ldrhteq fp, [r2], #-88 @ 0xffffffa8 │ │ │ │ + ldrhteq r9, [r2], #-46 @ 0xffffffd2 │ │ │ │ + @ instruction: 0x0072b59a │ │ │ │ + rsbseq r9, r2, r0, lsr #5 │ │ │ │ + rsbseq fp, r2, r0, lsl #11 │ │ │ │ + rsbseq r9, r2, r6, lsl #5 │ │ │ │ + rsbseq fp, r2, r6, ror #10 │ │ │ │ + rsbseq r9, r2, ip, ror #4 │ │ │ │ + rsbseq fp, r2, ip, asr #10 │ │ │ │ + rsbseq r9, r2, r2, asr r2 │ │ │ │ + rsbseq fp, r2, r2, lsr r5 │ │ │ │ + rsbseq r9, r2, r8, lsr r2 │ │ │ │ + rsbseq fp, r2, r8, lsl r5 │ │ │ │ + rsbseq r9, r2, lr, lsl r2 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ blhi 178100 │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x0070f8cc │ │ │ │ @ instruction: 0xf8df4616 │ │ │ │ @ instruction: 0x46992654 │ │ │ │ @@ -174575,35 +174575,35 @@ │ │ │ │ ldc 6, cr14, [pc, #292] @ bd3b8 │ │ │ │ vldr d6, [pc, #16] @ bd2a8 │ │ │ │ strb r7, [lr, r1, lsl #22] │ │ │ │ ... │ │ │ │ andhi r0, r0, r0 │ │ │ │ ldrhteq r1, [lr], #-208 @ 0xffffff30 │ │ │ │ @ instruction: 0x000011b8 │ │ │ │ - rsbseq fp, r2, r6, lsl #7 │ │ │ │ - rsbseq r9, r2, ip, lsl #1 │ │ │ │ + rsbseq fp, r2, lr, lsl #7 │ │ │ │ + @ instruction: 0x00729094 │ │ │ │ rsbseq r1, lr, r6, ror #21 │ │ │ │ - rsbseq fp, r2, r6, lsr r1 │ │ │ │ - rsbseq r8, r2, lr, lsr lr │ │ │ │ - rsbseq sl, r2, r8, ror #28 │ │ │ │ - rsbseq r8, r2, r0, ror fp │ │ │ │ + rsbseq fp, r2, lr, lsr r1 │ │ │ │ + rsbseq r8, r2, r6, asr #28 │ │ │ │ + rsbseq sl, r2, r0, ror lr │ │ │ │ + rsbseq r8, r2, r8, ror fp │ │ │ │ vhadd.s8 d25, d1, d8 │ │ │ │ stmdami fp, {r0, r1, r2, r6, r8, ip, sp} │ │ │ │ andcc r4, ip, r8, ror r4 │ │ │ │ ldc2l 7, cr15, [sl], {90} @ 0x5a │ │ │ │ stmdbls r8, {r0, r3, fp, lr} │ │ │ │ @ instruction: 0xf75a4478 │ │ │ │ blls 2fc940 >::_M_default_append(unsigned int)@@Base+0x79d7c> │ │ │ │ ldc 6, cr14, [pc, #108] @ bd35c │ │ │ │ ldr r7, [r4, r3, lsl #22]! │ │ │ │ b 7fb048 │ │ │ │ andhi pc, r0, pc, lsr #7 │ │ │ │ ... │ │ │ │ - rsbseq sl, r2, ip, lsl #28 │ │ │ │ - rsbseq r8, r2, r4, lsl fp │ │ │ │ + rsbseq sl, r2, r4, lsl lr │ │ │ │ + rsbseq r8, r2, ip, lsl fp │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl fec14514 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ stmdavs r3, {r5, r6, r7, r8, r9, sl, fp}^ │ │ │ │ strmi fp, [r4], -r4, lsl #1 │ │ │ │ ldrmi r4, [r6], -sp, lsl #12 │ │ │ │ blcs 317394 >::_M_default_append(unsigned int)@@Base+0x947d0> │ │ │ │ @@ -174646,20 +174646,20 @@ │ │ │ │ cmppmi r6, r1, asr #4 @ p-variant is OBSOLETE │ │ │ │ ldrbtmi r4, [r8], #-2057 @ 0xfffff7f7 │ │ │ │ @ instruction: 0xf75a300c │ │ │ │ stmdami r8, {r0, r1, r2, r5, r6, sl, fp, ip, sp, lr, pc} │ │ │ │ ldrbtmi r9, [r8], #-2307 @ 0xfffff6fd │ │ │ │ stc2 7, cr15, [r2, #-360]! @ 0xfffffe98 │ │ │ │ ldr r9, [r2, r3, lsl #22]! │ │ │ │ - rsbseq sl, r2, r6, ror sp │ │ │ │ - rsbseq r8, r2, lr, ror sl │ │ │ │ - rsbseq sl, r2, r8, asr sp │ │ │ │ - rsbseq r8, r2, r0, ror #20 │ │ │ │ - rsbseq sl, r2, r6, lsr #26 │ │ │ │ - rsbseq r8, r2, lr, lsr #20 │ │ │ │ + rsbseq sl, r2, lr, ror sp │ │ │ │ + rsbseq r8, r2, r6, lsl #21 │ │ │ │ + rsbseq sl, r2, r0, ror #26 │ │ │ │ + rsbseq r8, r2, r8, ror #20 │ │ │ │ + rsbseq sl, r2, lr, lsr #26 │ │ │ │ + rsbseq r8, r2, r6, lsr sl │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ blhi 1788ac │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00a0f8cc │ │ │ │ bmi 1acec58 │ │ │ │ blmi 1acee6c │ │ │ │ @@ -174765,18 +174765,18 @@ │ │ │ │ str sp, [r1, r7, asr #3] │ │ │ │ stmia sl, {r2, r4, r6, r8, r9, sl, ip, sp, lr, pc}^ │ │ │ │ rscsle sl, r1, #252, 18 @ 0x3f0000 │ │ │ │ svccc 0x0050624d │ │ │ │ rsbseq r1, lr, r6, lsl #12 │ │ │ │ @ instruction: 0x000011b8 │ │ │ │ rsbseq r1, lr, lr, ror #10 │ │ │ │ - @ instruction: 0x0072ab9e │ │ │ │ - rsbseq r8, r2, r6, lsr #17 │ │ │ │ - rsbseq sl, r2, lr, ror #22 │ │ │ │ - rsbseq r8, r2, r6, ror r8 │ │ │ │ + rsbseq sl, r2, r6, lsr #23 │ │ │ │ + rsbseq r8, r2, lr, lsr #17 │ │ │ │ + rsbseq sl, r2, r6, ror fp │ │ │ │ + rsbseq r8, r2, lr, ror r8 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ blhi 178a80 │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00a0f8cc │ │ │ │ bmi 1b0ee2c │ │ │ │ blmi 1b0f040 │ │ │ │ @@ -174883,18 +174883,18 @@ │ │ │ │ svc 0x00e0f753 │ │ │ │ andhi pc, r0, pc, lsr #7 │ │ │ │ rscsle sl, r1, #252, 18 @ 0x3f0000 │ │ │ │ svccc 0x0050624d │ │ │ │ rsbseq r1, lr, r2, lsr r4 │ │ │ │ @ instruction: 0x000011b8 │ │ │ │ @ instruction: 0x007e1390 │ │ │ │ - rsbseq sl, r2, sl, asr #19 │ │ │ │ - ldrsbteq r8, [r2], #-98 @ 0xffffff9e │ │ │ │ - @ instruction: 0x0072a99a │ │ │ │ - rsbseq r8, r2, r2, lsr #13 │ │ │ │ + ldrsbteq sl, [r2], #-146 @ 0xffffff6e │ │ │ │ + ldrsbteq r8, [r2], #-106 @ 0xffffff96 │ │ │ │ + rsbseq sl, r2, r2, lsr #19 │ │ │ │ + rsbseq r8, r2, sl, lsr #13 │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl fec149a0 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldrdlt r0, [r5], r8 │ │ │ │ @ instruction: 0x46146911 │ │ │ │ ldrmi r4, [sl], -r7, lsl #12 │ │ │ │ @ instruction: 0xf8d19d0a │ │ │ │ @@ -174989,29 +174989,29 @@ │ │ │ │ @ instruction: 0xf04fe79a │ │ │ │ strb r0, [r2, -r0, lsl #24]! │ │ │ │ tstcs r0, r2, lsl sl │ │ │ │ @ instruction: 0xf06f4638 │ │ │ │ ldrbtmi r0, [sl], #-1032 @ 0xfffffbf8 │ │ │ │ pldw [r4, -r7, rrx] │ │ │ │ svclt 0x0000e78e │ │ │ │ - rsbseq sl, r2, ip, ror #17 │ │ │ │ - rsbseq sl, r2, ip, ror #19 │ │ │ │ - rsbseq sl, r2, r8, ror #19 │ │ │ │ - rsbseq sl, r2, sl, lsr #17 │ │ │ │ - ldrhteq r8, [r2], #-82 @ 0xffffffae │ │ │ │ - @ instruction: 0x0072a892 │ │ │ │ - @ instruction: 0x0072859a │ │ │ │ - rsbseq sl, r2, sl, lsr #16 │ │ │ │ - rsbseq r8, r2, r2, lsr r5 │ │ │ │ - rsbseq sl, r2, r2, lsl #16 │ │ │ │ - rsbseq r8, r2, sl, lsl #10 │ │ │ │ - rsbseq r3, r6, ip, asr #32 │ │ │ │ - rsbseq sl, r2, r2, ror #15 │ │ │ │ - rsbseq r8, r2, sl, ror #9 │ │ │ │ - rsbseq r7, r5, lr, asr ip │ │ │ │ + ldrshteq sl, [r2], #-132 @ 0xffffff7c │ │ │ │ + ldrshteq sl, [r2], #-148 @ 0xffffff6c │ │ │ │ + ldrshteq sl, [r2], #-144 @ 0xffffff70 │ │ │ │ + ldrhteq sl, [r2], #-130 @ 0xffffff7e │ │ │ │ + ldrhteq r8, [r2], #-90 @ 0xffffffa6 │ │ │ │ + @ instruction: 0x0072a89a │ │ │ │ + rsbseq r8, r2, r2, lsr #11 │ │ │ │ + rsbseq sl, r2, r2, lsr r8 │ │ │ │ + rsbseq r8, r2, sl, lsr r5 │ │ │ │ + rsbseq sl, r2, sl, lsl #16 │ │ │ │ + rsbseq r8, r2, r2, lsl r5 │ │ │ │ + rsbseq r3, r6, r4, asr r0 │ │ │ │ + rsbseq sl, r2, sl, ror #15 │ │ │ │ + ldrshteq r8, [r2], #-66 @ 0xffffffbe │ │ │ │ + rsbseq r7, r5, r6, ror #24 │ │ │ │ ldrbmi lr, [r0, sp, lsr #18]! │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d0f8cc │ │ │ │ @ instruction: 0x3100f891 │ │ │ │ addlt r4, r4, r5, lsl r6 │ │ │ │ ldrbeq r4, [sl], ip, lsl #12 │ │ │ │ @@ -175094,15 +175094,15 @@ │ │ │ │ blx bfbaa8 │ │ │ │ @ instruction: 0x3100f894 │ │ │ │ bleq 979118 │ │ │ │ strle r0, [r9, #1627] @ 0x65b │ │ │ │ stmdals r3, {r0, r1, r4, r5, r9, sl, lr} │ │ │ │ blne fe6b914c │ │ │ │ @ instruction: 0x96004632 │ │ │ │ - blx 87bac4 │ │ │ │ + blx 87bac4 │ │ │ │ ldrdcc pc, [r8], r4 │ │ │ │ @ instruction: 0xd181429d │ │ │ │ ldmib r3, {r4, r7, r8, r9, sp, pc}^ │ │ │ │ mrscs r2, LR_irq │ │ │ │ @ instruction: 0x2320e9c4 │ │ │ │ addne pc, r8, r4, asr #17 │ │ │ │ pop {r2, ip, sp, pc} │ │ │ │ @@ -175130,15 +175130,15 @@ │ │ │ │ vldmdble pc!, {s31-s46} │ │ │ │ blmi ff0f9624 │ │ │ │ svccc 0x00016837 │ │ │ │ mrc 0, 7, r6, cr1, cr7, {1} │ │ │ │ vpmin.s8 d31, d0, d0 │ │ │ │ cdp 0, 11, cr8, cr4, cr10, {4} │ │ │ │ vsqrt.f64 d17, d2 │ │ │ │ - blle 87c3a8 │ │ │ │ + blle 87c3a8 │ │ │ │ ldrdcc pc, [r0], -r9 │ │ │ │ @ instruction: 0xf8c93301 │ │ │ │ @ instruction: 0xf8943000 │ │ │ │ ldrbeq r3, [r9], -r0, lsl #2 │ │ │ │ svcge 0x0030f57f │ │ │ │ cdp 7, 11, cr14, cr5, cr0, {4} │ │ │ │ vsqrt.f64 d4, d0 │ │ │ │ @@ -175400,20 +175400,20 @@ │ │ │ │ stmdami sl, {r0, r2, r7, r8, r9, sl, sp, lr, pc} │ │ │ │ msrvc (UNDEF: 105), r0 │ │ │ │ andcc r4, ip, r8, ror r4 │ │ │ │ mcr2 7, 4, pc, cr0, cr9, {2} @ │ │ │ │ strbmi r4, [r9], -r7, lsl #16 │ │ │ │ @ instruction: 0xf7594478 │ │ │ │ @ instruction: 0xe778ff3b │ │ │ │ - ldrshteq sl, [r2], #-22 @ 0xffffffea │ │ │ │ - ldrshteq r7, [r2], #-238 @ 0xffffff12 │ │ │ │ - rsbseq sl, r2, r2, ror r1 │ │ │ │ - rsbseq r7, r2, sl, ror lr │ │ │ │ - rsbseq sl, r2, r8, asr r1 │ │ │ │ - rsbseq r7, r2, r0, ror #28 │ │ │ │ + ldrshteq sl, [r2], #-30 @ 0xffffffe2 │ │ │ │ + rsbseq r7, r2, r6, lsl #30 │ │ │ │ + rsbseq sl, r2, sl, ror r1 │ │ │ │ + rsbseq r7, r2, r2, lsl #29 │ │ │ │ + rsbseq sl, r2, r0, ror #2 │ │ │ │ + rsbseq r7, r2, r8, ror #28 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ blhi 179478 │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00b0f8cc │ │ │ │ bmi ffa8f828 │ │ │ │ addlt r4, r9, r7, ror #23 │ │ │ │ @@ -175646,25 +175646,25 @@ │ │ │ │ @ instruction: 0xf753e6f6 │ │ │ │ svclt 0x0000e9e8 │ │ │ │ addge r9, r7, #46, 30 @ 0xb8 │ │ │ │ ldrbtpl r4, [sp], #-686 @ 0xfffffd52 │ │ │ │ rsbseq r0, lr, ip, lsr sl │ │ │ │ @ instruction: 0x000011b8 │ │ │ │ ldrshteq r0, [lr], #-134 @ 0xffffff7a │ │ │ │ - rsbseq r9, r2, r0, asr #30 │ │ │ │ - rsbseq r7, r2, r8, asr #24 │ │ │ │ - ldrsbteq r9, [r2], #-224 @ 0xffffff20 │ │ │ │ - ldrsbteq r7, [r2], #-190 @ 0xffffff42 │ │ │ │ - rsbseq r9, r2, r0, lsl lr │ │ │ │ - rsbseq r7, r2, r8, lsl fp │ │ │ │ - ldrshteq r9, [r2], #-214 @ 0xffffff2a │ │ │ │ - ldrshteq r7, [r2], #-174 @ 0xffffff52 │ │ │ │ - ldrsbteq r9, [r2], #-220 @ 0xffffff24 │ │ │ │ - rsbseq r7, r2, r4, ror #21 │ │ │ │ - rsbseq r9, r2, r2, lsl #27 │ │ │ │ + rsbseq r9, r2, r8, asr #30 │ │ │ │ + rsbseq r7, r2, r0, asr ip │ │ │ │ + ldrsbteq r9, [r2], #-232 @ 0xffffff18 │ │ │ │ + rsbseq r7, r2, r6, ror #23 │ │ │ │ + rsbseq r9, r2, r8, lsl lr │ │ │ │ + rsbseq r7, r2, r0, lsr #22 │ │ │ │ + ldrshteq r9, [r2], #-222 @ 0xffffff22 │ │ │ │ + rsbseq r7, r2, r6, lsl #22 │ │ │ │ + rsbseq r9, r2, r4, ror #27 │ │ │ │ + rsbseq r7, r2, ip, ror #21 │ │ │ │ + rsbseq r9, r2, sl, lsl #27 │ │ │ │ mvnsmi lr, sp, lsr #18 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ blhi 179864 │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d8f8cc │ │ │ │ addlt r6, r2, ip, lsl #18 │ │ │ │ @ instruction: 0x3102f894 │ │ │ │ @@ -175750,22 +175750,22 @@ │ │ │ │ @ instruction: 0xf04f118a │ │ │ │ ldrbtmi r3, [r8], #-2303 @ 0xfffff701 │ │ │ │ @ instruction: 0xf759300c │ │ │ │ stmdami sl, {r0, r2, r6, r7, r8, r9, fp, ip, sp, lr, pc} │ │ │ │ mvnscc pc, pc, asr #32 │ │ │ │ @ instruction: 0xf7594478 │ │ │ │ @ instruction: 0xe757fc7f │ │ │ │ - rsbseq r9, r2, r6, ror #24 │ │ │ │ - rsbseq r7, r2, lr, ror #18 │ │ │ │ - rsbseq r9, r2, r0, lsr ip │ │ │ │ - rsbseq r7, r2, r8, lsr r9 │ │ │ │ - rsbseq r9, r2, r0, lsl #24 │ │ │ │ - rsbseq r7, r2, r8, lsl #18 │ │ │ │ - rsbseq r9, r2, r2, ror #23 │ │ │ │ - rsbseq r7, r2, r8, ror #17 │ │ │ │ + rsbseq r9, r2, lr, ror #24 │ │ │ │ + rsbseq r7, r2, r6, ror r9 │ │ │ │ + rsbseq r9, r2, r8, lsr ip │ │ │ │ + rsbseq r7, r2, r0, asr #18 │ │ │ │ + rsbseq r9, r2, r8, lsl #24 │ │ │ │ + rsbseq r7, r2, r0, lsl r9 │ │ │ │ + rsbseq r9, r2, sl, ror #23 │ │ │ │ + ldrshteq r7, [r2], #-128 @ 0xffffff80 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ blhi 2799f8 │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x0088f8cc │ │ │ │ bmi ff30fdac │ │ │ │ addlt r4, pc, r9, asr #23 │ │ │ │ @@ -175967,16 +175967,16 @@ │ │ │ │ bleq f9eb0 │ │ │ │ svclt 0x0000e6dd │ │ │ │ andhi pc, r0, pc, lsr #7 │ │ │ │ ... │ │ │ │ ldrhteq r0, [lr], #-76 @ 0xffffffb4 │ │ │ │ @ instruction: 0x000011b8 │ │ │ │ @ instruction: 0x007e0294 │ │ │ │ - rsbseq r9, r2, r4, asr #18 │ │ │ │ - rsbseq r9, r2, r2, asr #21 │ │ │ │ + rsbseq r9, r2, ip, asr #18 │ │ │ │ + rsbseq r9, r2, sl, asr #21 │ │ │ │ blvc 379f00 │ │ │ │ blvc ff0fa364 │ │ │ │ blx 4fa458 │ │ │ │ vmov.u16 sp, d4[2] │ │ │ │ vsqrt.f64 d23, d0 │ │ │ │ blle f3d0e0 │ │ │ │ blvc ff0fa378 │ │ │ │ @@ -176295,58 +176295,58 @@ │ │ │ │ vtst.8 d20, d1, d17 │ │ │ │ ldrbtmi r2, [r8], #-346 @ 0xfffffea6 │ │ │ │ @ instruction: 0xf758300c │ │ │ │ stmdami pc!, {r0, r7, r8, r9, sl, fp, ip, sp, lr, pc} @ │ │ │ │ @ instruction: 0xf7594478 │ │ │ │ str pc, [r9, #-2109] @ 0xfffff7c3 │ │ │ │ ... │ │ │ │ - rsbseq r9, r2, sl, lsl #16 │ │ │ │ - rsbseq r6, r2, r2, ror #9 │ │ │ │ - rsbseq r9, r2, r2, lsr #15 │ │ │ │ - rsbseq r7, r2, r8, lsr #9 │ │ │ │ - rsbseq r9, r2, lr, asr #14 │ │ │ │ - rsbseq r7, r2, r4, asr r4 │ │ │ │ - rsbseq r9, r2, lr, asr #13 │ │ │ │ - ldrsbteq r7, [r2], #-54 @ 0xffffffca │ │ │ │ - ldrhteq r9, [r2], #-96 @ 0xffffffa0 │ │ │ │ - ldrhteq r7, [r2], #-56 @ 0xffffffc8 │ │ │ │ - rsbseq r9, r2, r8, ror r6 │ │ │ │ - rsbseq r7, r2, r0, lsl #7 │ │ │ │ - rsbseq r9, r2, lr, lsr r6 │ │ │ │ - rsbseq r7, r2, r6, asr #6 │ │ │ │ - ldrsbteq r9, [r2], #-80 @ 0xffffffb0 │ │ │ │ - ldrsbteq r7, [r2], #-40 @ 0xffffffd8 │ │ │ │ - ldrhteq r9, [r2], #-82 @ 0xffffffae │ │ │ │ - ldrhteq r7, [r2], #-42 @ 0xffffffd6 │ │ │ │ - @ instruction: 0x00729594 │ │ │ │ - @ instruction: 0x0072729c │ │ │ │ - ldrshteq r9, [r2], #-74 @ 0xffffffb6 │ │ │ │ - rsbseq r7, r2, r2, lsl #4 │ │ │ │ - ldrsbteq r9, [r2], #-76 @ 0xffffffb4 │ │ │ │ - rsbseq r7, r2, r4, ror #3 │ │ │ │ - ldrhteq r9, [r2], #-78 @ 0xffffffb2 │ │ │ │ - rsbseq r7, r2, r6, asr #3 │ │ │ │ - rsbseq r9, r2, r0, lsr #9 │ │ │ │ - rsbseq r7, r2, r8, lsr #3 │ │ │ │ - rsbseq r9, r2, r0, ror r4 │ │ │ │ - rsbseq r7, r2, r8, ror r1 │ │ │ │ - rsbseq r9, r2, r2, asr #8 │ │ │ │ - rsbseq r7, r2, sl, asr #2 │ │ │ │ - rsbseq r9, r2, r4, lsl r4 │ │ │ │ - rsbseq r7, r2, ip, lsl r1 │ │ │ │ - rsbseq r9, r2, r4, ror #7 │ │ │ │ - rsbseq r7, r2, ip, ror #1 │ │ │ │ - rsbseq r9, r2, r6, asr #7 │ │ │ │ - rsbseq r7, r2, lr, asr #1 │ │ │ │ - @ instruction: 0x00729394 │ │ │ │ - @ instruction: 0x0072709c │ │ │ │ - rsbseq r9, r2, r6, ror r3 │ │ │ │ - rsbseq r7, r2, lr, ror r0 │ │ │ │ - rsbseq r9, r2, sl, asr r3 │ │ │ │ - rsbseq r6, r2, r8, rrx │ │ │ │ + rsbseq r9, r2, r2, lsl r8 │ │ │ │ + rsbseq r6, r2, sl, ror #9 │ │ │ │ + rsbseq r9, r2, sl, lsr #15 │ │ │ │ + ldrhteq r7, [r2], #-64 @ 0xffffffc0 │ │ │ │ + rsbseq r9, r2, r6, asr r7 │ │ │ │ + rsbseq r7, r2, ip, asr r4 │ │ │ │ + ldrsbteq r9, [r2], #-102 @ 0xffffff9a │ │ │ │ + ldrsbteq r7, [r2], #-62 @ 0xffffffc2 │ │ │ │ + ldrhteq r9, [r2], #-104 @ 0xffffff98 │ │ │ │ + rsbseq r7, r2, r0, asr #7 │ │ │ │ + rsbseq r9, r2, r0, lsl #13 │ │ │ │ + rsbseq r7, r2, r8, lsl #7 │ │ │ │ + rsbseq r9, r2, r6, asr #12 │ │ │ │ + rsbseq r7, r2, lr, asr #6 │ │ │ │ + ldrsbteq r9, [r2], #-88 @ 0xffffffa8 │ │ │ │ + rsbseq r7, r2, r0, ror #5 │ │ │ │ + ldrhteq r9, [r2], #-90 @ 0xffffffa6 │ │ │ │ + rsbseq r7, r2, r2, asr #5 │ │ │ │ + @ instruction: 0x0072959c │ │ │ │ + rsbseq r7, r2, r4, lsr #5 │ │ │ │ + rsbseq r9, r2, r2, lsl #10 │ │ │ │ + rsbseq r7, r2, sl, lsl #4 │ │ │ │ + rsbseq r9, r2, r4, ror #9 │ │ │ │ + rsbseq r7, r2, ip, ror #3 │ │ │ │ + rsbseq r9, r2, r6, asr #9 │ │ │ │ + rsbseq r7, r2, lr, asr #3 │ │ │ │ + rsbseq r9, r2, r8, lsr #9 │ │ │ │ + ldrhteq r7, [r2], #-16 │ │ │ │ + rsbseq r9, r2, r8, ror r4 │ │ │ │ + rsbseq r7, r2, r0, lsl #3 │ │ │ │ + rsbseq r9, r2, sl, asr #8 │ │ │ │ + rsbseq r7, r2, r2, asr r1 │ │ │ │ + rsbseq r9, r2, ip, lsl r4 │ │ │ │ + rsbseq r7, r2, r4, lsr #2 │ │ │ │ + rsbseq r9, r2, ip, ror #7 │ │ │ │ + ldrshteq r7, [r2], #-4 │ │ │ │ + rsbseq r9, r2, lr, asr #7 │ │ │ │ + ldrsbteq r7, [r2], #-6 │ │ │ │ + @ instruction: 0x0072939c │ │ │ │ + rsbseq r7, r2, r4, lsr #1 │ │ │ │ + rsbseq r9, r2, lr, ror r3 │ │ │ │ + rsbseq r7, r2, r6, lsl #1 │ │ │ │ + rsbseq r9, r2, r2, ror #6 │ │ │ │ + rsbseq r6, r2, r0, ror r0 │ │ │ │ mvnsmi lr, sp, lsr #18 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d0f8cc │ │ │ │ addlt r6, r6, sp, lsl #18 │ │ │ │ ldrmi r4, [r7], -r6, lsl #12 │ │ │ │ ldrdgt pc, [r0], r5 @ │ │ │ │ @@ -176436,24 +176436,24 @@ │ │ │ │ tstppl r8, r1, asr #12 @ p-variant is OBSOLETE │ │ │ │ ldrbtmi r4, [r8], #-2061 @ 0xfffff7f3 │ │ │ │ @ instruction: 0xf758300c │ │ │ │ stmdami ip, {r0, r2, r5, r6, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ ldrbtmi r9, [r8], #-2308 @ 0xfffff6fc │ │ │ │ @ instruction: 0xff20f758 │ │ │ │ ldr r9, [r4, r4, lsl #22]! │ │ │ │ - rsbseq r9, r2, r8, lsl r2 │ │ │ │ - rsbseq r6, r2, r0, lsr #30 │ │ │ │ - ldrhteq r9, [r2], #-22 @ 0xffffffea │ │ │ │ - ldrhteq r6, [r2], #-238 @ 0xffffff12 │ │ │ │ - @ instruction: 0x0072919a │ │ │ │ - rsbseq r6, r2, r2, lsr #29 │ │ │ │ - rsbseq r9, r2, r0, asr #2 │ │ │ │ - rsbseq r6, r2, r8, asr #28 │ │ │ │ - rsbseq r9, r2, r2, lsr #2 │ │ │ │ - rsbseq r6, r2, sl, lsr #28 │ │ │ │ + rsbseq r9, r2, r0, lsr #4 │ │ │ │ + rsbseq r6, r2, r8, lsr #30 │ │ │ │ + ldrhteq r9, [r2], #-30 @ 0xffffffe2 │ │ │ │ + rsbseq r6, r2, r6, asr #29 │ │ │ │ + rsbseq r9, r2, r2, lsr #3 │ │ │ │ + rsbseq r6, r2, sl, lsr #29 │ │ │ │ + rsbseq r9, r2, r8, asr #2 │ │ │ │ + rsbseq r6, r2, r0, asr lr │ │ │ │ + rsbseq r9, r2, sl, lsr #2 │ │ │ │ + rsbseq r6, r2, r2, lsr lr │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00b0f8cc │ │ │ │ ldrmi fp, [r5], -fp, lsl #1 │ │ │ │ strmi r2, [r7], -r0, lsl #8 │ │ │ │ stmib sp, {r3, r9, sl, lr}^ │ │ │ │ @@ -176558,23 +176558,23 @@ │ │ │ │ stmdami lr, {r0, r1, r2, r4, r5, r6, r8, sl, fp, ip, sp, lr, pc} │ │ │ │ ldrbtmi r9, [r8], #-2307 @ 0xfffff6fd │ │ │ │ mrc2 7, 1, pc, cr2, cr8, {2} │ │ │ │ strb r9, [r4, r3, lsl #22] │ │ │ │ b feffcf00 │ │ │ │ rsbseq pc, sp, lr, ror #19 │ │ │ │ @ instruction: 0x000011b8 │ │ │ │ - ldrhteq r8, [r2], #-250 @ 0xffffff06 │ │ │ │ - rsbseq r6, r2, r2, asr #25 │ │ │ │ + rsbseq r8, r2, r2, asr #31 │ │ │ │ + rsbseq r6, r2, sl, asr #25 │ │ │ │ rsbseq pc, sp, lr, asr #17 │ │ │ │ - rsbseq r8, r2, r2, lsl #31 │ │ │ │ - rsbseq r6, r2, sl, lsl #25 │ │ │ │ - rsbseq r8, r2, r4, ror #30 │ │ │ │ - rsbseq r6, r2, ip, ror #24 │ │ │ │ - rsbseq r8, r2, r6, asr #30 │ │ │ │ - rsbseq r6, r2, lr, asr #24 │ │ │ │ + rsbseq r8, r2, sl, lsl #31 │ │ │ │ + @ instruction: 0x00726c92 │ │ │ │ + rsbseq r8, r2, ip, ror #30 │ │ │ │ + rsbseq r6, r2, r4, ror ip │ │ │ │ + rsbseq r8, r2, lr, asr #30 │ │ │ │ + rsbseq r6, r2, r6, asr ip │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ bl fec163ec │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r6, r0, ror #31 │ │ │ │ @ instruction: 0x461a4694 │ │ │ │ blls 326228 >::_M_default_append(unsigned int)@@Base+0xa3664> │ │ │ │ smlabtcc r0, sp, r9, lr │ │ │ │ @@ -176588,16 +176588,16 @@ │ │ │ │ ldrbtmi r4, [r8], #-2054 @ 0xfffff7fa │ │ │ │ @ instruction: 0xf758300c │ │ │ │ stmdami r5, {r0, r1, r2, r4, r5, r8, sl, fp, ip, sp, lr, pc} │ │ │ │ ldrbtmi r9, [r8], #-2309 @ 0xfffff6fb │ │ │ │ ldc2l 7, cr15, [r2, #352]! @ 0x160 │ │ │ │ ldrmi r9, [r8], -r5, lsl #22 │ │ │ │ ldclt 0, cr11, [r0, #-24] @ 0xffffffe8 │ │ │ │ - rsbseq r8, r2, r6, asr #29 │ │ │ │ - rsbseq r6, r2, lr, asr #23 │ │ │ │ + rsbseq r8, r2, lr, asr #29 │ │ │ │ + ldrsbteq r6, [r2], #-182 @ 0xffffff4a │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ bl fec16448 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r6, r0, ror #31 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ strls r9, [r0], #-3080 @ 0xfffff3f8 │ │ │ │ strls r9, [r2], #-3082 @ 0xfffff3f6 │ │ │ │ @@ -176611,16 +176611,16 @@ │ │ │ │ andcc r4, ip, r8, ror r4 │ │ │ │ stc2 7, cr15, [sl, #-352] @ 0xfffffea0 │ │ │ │ stmdbls r5, {r0, r2, fp, lr} │ │ │ │ @ instruction: 0xf7584478 │ │ │ │ blls 23e9a0 │ │ │ │ andlt r4, r6, r8, lsl r6 │ │ │ │ svclt 0x0000bd10 │ │ │ │ - rsbseq r8, r2, ip, ror #28 │ │ │ │ - rsbseq r6, r2, r4, ror fp │ │ │ │ + rsbseq r8, r2, r4, ror lr │ │ │ │ + rsbseq r6, r2, ip, ror fp │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00b0f8cc │ │ │ │ @ instruction: 0xb08b4db2 │ │ │ │ @ instruction: 0x27004cb2 │ │ │ │ sxtab16mi r4, r1, sp, ror #8 │ │ │ │ @@ -176799,28 +176799,28 @@ │ │ │ │ ldrbtmi r9, [r8], #-2311 @ 0xfffff6f9 │ │ │ │ mrrc2 7, 5, pc, r2, cr8 @ │ │ │ │ strb r9, [r9], r7, lsl #24 │ │ │ │ ldm ip, {r1, r4, r6, r8, r9, sl, ip, sp, lr, pc}^ │ │ │ │ rsbseq pc, sp, ip, asr r7 @ │ │ │ │ @ instruction: 0x000011b8 │ │ │ │ rsbseq pc, sp, r4, lsl #14 │ │ │ │ - @ instruction: 0x00728d90 │ │ │ │ - @ instruction: 0x00726a98 │ │ │ │ - rsbseq r8, r2, r6, ror sp │ │ │ │ - rsbseq r6, r2, lr, ror sl │ │ │ │ - rsbseq r8, r2, sl, asr sp │ │ │ │ - rsbseq r6, r2, r2, ror #20 │ │ │ │ - ldrhteq r8, [r2], #-206 @ 0xffffff32 │ │ │ │ - rsbseq r6, r2, r6, asr #19 │ │ │ │ - rsbseq r8, r2, r2, asr #24 │ │ │ │ - rsbseq r6, r2, sl, asr #18 │ │ │ │ - rsbseq r8, r2, r2, lsr #23 │ │ │ │ - rsbseq r6, r2, sl, lsr #17 │ │ │ │ - rsbseq r8, r2, r6, lsl #23 │ │ │ │ - rsbseq r6, r2, lr, lsl #17 │ │ │ │ + @ instruction: 0x00728d98 │ │ │ │ + rsbseq r6, r2, r0, lsr #21 │ │ │ │ + rsbseq r8, r2, lr, ror sp │ │ │ │ + rsbseq r6, r2, r6, lsl #21 │ │ │ │ + rsbseq r8, r2, r2, ror #26 │ │ │ │ + rsbseq r6, r2, sl, ror #20 │ │ │ │ + rsbseq r8, r2, r6, asr #25 │ │ │ │ + rsbseq r6, r2, lr, asr #19 │ │ │ │ + rsbseq r8, r2, sl, asr #24 │ │ │ │ + rsbseq r6, r2, r2, asr r9 │ │ │ │ + rsbseq r8, r2, sl, lsr #23 │ │ │ │ + ldrhteq r6, [r2], #-130 @ 0xffffff7e │ │ │ │ + rsbseq r8, r2, lr, lsl #23 │ │ │ │ + @ instruction: 0x00726896 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00b0f8cc │ │ │ │ bmi 1310e24 │ │ │ │ addlt r4, fp, r9, asr #22 │ │ │ │ @ instruction: 0x4606447a │ │ │ │ @@ -176894,16 +176894,16 @@ │ │ │ │ svclt 0x00c2428b │ │ │ │ bls 20830c │ │ │ │ bfi r6, r3, #0, #12 │ │ │ │ ldmda lr, {r1, r4, r6, r8, r9, sl, ip, sp, lr, pc} │ │ │ │ rsbseq pc, sp, ip, lsr r4 @ │ │ │ │ @ instruction: 0x000011b8 │ │ │ │ rsbseq pc, sp, r2, lsl #7 │ │ │ │ - rsbseq r8, r2, sl, lsl sl │ │ │ │ - rsbseq r6, r2, r2, lsr #14 │ │ │ │ + rsbseq r8, r2, r2, lsr #20 │ │ │ │ + rsbseq r6, r2, sl, lsr #14 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ blhi 17abc8 │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00a0f8cc │ │ │ │ ldrmi fp, [r5], -sp, lsl #1 │ │ │ │ strmi r4, [r6], -r0, ror #20 │ │ │ │ @@ -177002,16 +177002,16 @@ │ │ │ │ movwcs fp, #36802 @ 0x8fc2 │ │ │ │ andsvs r9, r3, r7, lsl #20 │ │ │ │ @ instruction: 0xf751e7bf │ │ │ │ svclt 0x0000ef48 │ │ │ │ rsbseq pc, sp, r2, ror #5 │ │ │ │ @ instruction: 0x000011b8 │ │ │ │ rsbseq pc, sp, ip, ror #3 │ │ │ │ - rsbseq r8, r2, ip, ror #16 │ │ │ │ - rsbseq r6, r2, r4, ror r5 │ │ │ │ + rsbseq r8, r2, r4, ror r8 │ │ │ │ + rsbseq r6, r2, ip, ror r5 │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl fec16ac0 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r3, r0, ror #31 │ │ │ │ stcle 14, cr1, [ip, #-116]! @ 0xffffff8c │ │ │ │ svcne 0x00174606 │ │ │ │ and r2, r6, r0, lsl #8 │ │ │ │ @@ -177042,18 +177042,18 @@ │ │ │ │ ldrbtmi r4, [r8], #-2056 @ 0xfffff7f8 │ │ │ │ @ instruction: 0xf758300c │ │ │ │ stmdami r7, {r0, r1, r3, r5, r7, r8, fp, ip, sp, lr, pc} │ │ │ │ ldrbtmi r9, [r8], #-2305 @ 0xfffff6ff │ │ │ │ blx 1a7d6a8 │ │ │ │ ldrmi r9, [r0], -r1, lsl #20 │ │ │ │ ldcllt 0, cr11, [r0, #12]! │ │ │ │ - ldrsbteq r8, [r2], #-120 @ 0xffffff88 │ │ │ │ - rsbseq r6, r2, r0, ror #9 │ │ │ │ - rsbseq r8, r2, lr, lsr #15 │ │ │ │ - ldrhteq r6, [r2], #-70 @ 0xffffffba │ │ │ │ + rsbseq r8, r2, r0, ror #15 │ │ │ │ + rsbseq r6, r2, r8, ror #9 │ │ │ │ + ldrhteq r8, [r2], #-118 @ 0xffffff8a │ │ │ │ + ldrhteq r6, [r2], #-78 @ 0xffffffb2 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00c0f8cc │ │ │ │ strmi r4, [fp], r7, asr #24 │ │ │ │ addlt r4, r7, r7, asr #18 │ │ │ │ @ instruction: 0x4607447c │ │ │ │ @@ -177125,18 +177125,18 @@ │ │ │ │ ldrb pc, [r3, r9, asr #19] @ │ │ │ │ ldmdaeq r0, {r0, r2, r3, r8, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf751e7c5 │ │ │ │ svclt 0x0000ee52 │ │ │ │ @ instruction: 0x007df098 │ │ │ │ @ instruction: 0x000011b8 │ │ │ │ rsbseq lr, sp, r0, ror #31 │ │ │ │ - @ instruction: 0x00728696 │ │ │ │ - @ instruction: 0x0072639e │ │ │ │ - rsbseq r8, r2, r4, ror r6 │ │ │ │ - rsbseq r6, r2, ip, ror r3 │ │ │ │ + @ instruction: 0x0072869e │ │ │ │ + rsbseq r6, r2, r6, lsr #7 │ │ │ │ + rsbseq r8, r2, ip, ror r6 │ │ │ │ + rsbseq r6, r2, r4, lsl #7 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00c0f8cc │ │ │ │ strcs fp, [r0, #-135] @ 0xffffff79 │ │ │ │ @ instruction: 0xf8dd2b00 │ │ │ │ movwls r8, #20544 @ 0x5040 │ │ │ │ @@ -177241,26 +177241,26 @@ │ │ │ │ @ instruction: 0xf6414810 │ │ │ │ ldrbtmi r5, [r8], #-264 @ 0xfffffef8 │ │ │ │ @ instruction: 0xf758300c │ │ │ │ stmdami lr, {r0, r1, r3, r4, fp, ip, sp, lr, pc} │ │ │ │ ldrbtmi r4, [r8], #-1609 @ 0xfffff9b7 │ │ │ │ @ instruction: 0xf8d6f758 │ │ │ │ svclt 0x0000e7be │ │ │ │ - rsbseq r8, r2, r2, lsr #11 │ │ │ │ - rsbseq r6, r2, sl, lsr #5 │ │ │ │ - rsbseq r8, r2, sl, lsl #11 │ │ │ │ - @ instruction: 0x00726292 │ │ │ │ - rsbseq r8, r2, lr, lsl #10 │ │ │ │ - rsbseq r6, r2, r6, lsl r2 │ │ │ │ - ldrshteq r8, [r2], #-70 @ 0xffffffba │ │ │ │ - ldrshteq r6, [r2], #-30 @ 0xffffffe2 │ │ │ │ - rsbseq r8, r2, r8, lsr #9 │ │ │ │ - ldrhteq r6, [r2], #-16 │ │ │ │ - rsbseq r8, r2, lr, lsl #9 │ │ │ │ - @ instruction: 0x00726196 │ │ │ │ + rsbseq r8, r2, sl, lsr #11 │ │ │ │ + ldrhteq r6, [r2], #-34 @ 0xffffffde │ │ │ │ + @ instruction: 0x00728592 │ │ │ │ + @ instruction: 0x0072629a │ │ │ │ + rsbseq r8, r2, r6, lsl r5 │ │ │ │ + rsbseq r6, r2, lr, lsl r2 │ │ │ │ + ldrshteq r8, [r2], #-78 @ 0xffffffb2 │ │ │ │ + rsbseq r6, r2, r6, lsl #4 │ │ │ │ + ldrhteq r8, [r2], #-64 @ 0xffffffc0 │ │ │ │ + ldrhteq r6, [r2], #-24 @ 0xffffffe8 │ │ │ │ + @ instruction: 0x00728496 │ │ │ │ + @ instruction: 0x0072619e │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ blhi 4fb15c │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x0028f8cc │ │ │ │ @ instruction: 0x4692b09d │ │ │ │ strmi r4, [fp], r3, lsr #20 │ │ │ │ @@ -177296,15 +177296,15 @@ │ │ │ │ ldrbthi pc, [r6], #832 @ 0x340 @ │ │ │ │ ldmdavs sl!, {sl, sp}^ │ │ │ │ @ instruction: 0xf04f46a0 │ │ │ │ sbcs r0, r7, r1, lsl #18 │ │ │ │ ... │ │ │ │ rsbseq lr, sp, r2, asr sp │ │ │ │ @ instruction: 0x000011b8 │ │ │ │ - rsbseq r8, r2, ip, ror #7 │ │ │ │ + ldrshteq r8, [r2], #-52 @ 0xffffffcc │ │ │ │ svceq 0x00c0f1be │ │ │ │ adcshi pc, r9, #0 │ │ │ │ blvc 67b3d0 │ │ │ │ ldcvs 5, cr15, [r0], #8 │ │ │ │ blpl 13b640 │ │ │ │ blvs 17b1d8 │ │ │ │ blmi 127b830 │ │ │ │ @@ -177900,29 +177900,29 @@ │ │ │ │ ldrbtmi r4, [r8], #-274 @ 0xfffffeee │ │ │ │ @ instruction: 0xf757300c │ │ │ │ ldmdami r3, {r0, r1, r4, r5, r6, r7, r9, fp, ip, sp, lr, pc} │ │ │ │ ldrbtmi r4, [r8], #-1585 @ 0xfffff9cf │ │ │ │ blx fec7e416 │ │ │ │ svclt 0x0000e5f4 │ │ │ │ ... │ │ │ │ - rsbseq r7, r2, sl, lsr #28 │ │ │ │ + rsbseq r7, r2, r2, lsr lr │ │ │ │ rsbseq lr, sp, r4, ror #14 │ │ │ │ @ instruction: 0x000011b8 │ │ │ │ - rsbseq r7, r2, ip, lsl #25 │ │ │ │ - @ instruction: 0x00725994 │ │ │ │ - ldrsbteq r7, [r2], #-182 @ 0xffffff4a │ │ │ │ - ldrsbteq r5, [r2], #-142 @ 0xffffff72 │ │ │ │ - rsbseq r7, r2, sl, lsl #23 │ │ │ │ - @ instruction: 0x00725892 │ │ │ │ - @ instruction: 0x00727a90 │ │ │ │ - @ instruction: 0x00725798 │ │ │ │ - rsbseq r7, r2, sl, asr sl │ │ │ │ - rsbseq r5, r2, r2, ror #14 │ │ │ │ - rsbseq r7, r2, lr, lsr sl │ │ │ │ - rsbseq r5, r2, r6, asr #14 │ │ │ │ + @ instruction: 0x00727c94 │ │ │ │ + @ instruction: 0x0072599c │ │ │ │ + ldrsbteq r7, [r2], #-190 @ 0xffffff42 │ │ │ │ + rsbseq r5, r2, r6, ror #17 │ │ │ │ + @ instruction: 0x00727b92 │ │ │ │ + @ instruction: 0x0072589a │ │ │ │ + @ instruction: 0x00727a98 │ │ │ │ + rsbseq r5, r2, r0, lsr #15 │ │ │ │ + rsbseq r7, r2, r2, ror #20 │ │ │ │ + rsbseq r5, r2, sl, ror #14 │ │ │ │ + rsbseq r7, r2, r6, asr #20 │ │ │ │ + rsbseq r5, r2, lr, asr #14 │ │ │ │ stmdami ip!, {r1, r2, r9, sl, lr} │ │ │ │ @ instruction: 0x31b5f242 │ │ │ │ andcc r4, ip, r8, ror r4 │ │ │ │ blx ff17e46c │ │ │ │ ldrtmi r4, [r1], -r9, lsr #16 │ │ │ │ @ instruction: 0xf7574478 │ │ │ │ strb pc, [r3, #2941] @ 0xb7d @ │ │ │ │ @@ -177960,26 +177960,26 @@ │ │ │ │ andcc r4, ip, r8, ror r4 │ │ │ │ blx 1f7e4fc │ │ │ │ @ instruction: 0xf04f480f │ │ │ │ ldrbtmi r3, [r8], #-511 @ 0xfffffe01 │ │ │ │ blx dfe50a │ │ │ │ @ instruction: 0xf750e57a │ │ │ │ svclt 0x0000efc0 │ │ │ │ - ldrsbteq r7, [r2], #-156 @ 0xffffff64 │ │ │ │ - rsbseq r5, r2, r4, ror #13 │ │ │ │ - ldrhteq r7, [r2], #-156 @ 0xffffff64 │ │ │ │ - rsbseq r5, r2, r4, asr #13 │ │ │ │ - rsbseq r7, r2, r0, lsr #19 │ │ │ │ - rsbseq r5, r2, r8, lsr #13 │ │ │ │ - rsbseq r7, r2, r4, lsl #19 │ │ │ │ - rsbseq r5, r2, ip, lsl #13 │ │ │ │ - rsbseq r7, r2, r8, ror #18 │ │ │ │ - rsbseq r5, r2, r0, ror r6 │ │ │ │ - rsbseq r7, r2, ip, asr #18 │ │ │ │ - rsbseq r5, r2, r2, asr r6 │ │ │ │ + rsbseq r7, r2, r4, ror #19 │ │ │ │ + rsbseq r5, r2, ip, ror #13 │ │ │ │ + rsbseq r7, r2, r4, asr #19 │ │ │ │ + rsbseq r5, r2, ip, asr #13 │ │ │ │ + rsbseq r7, r2, r8, lsr #19 │ │ │ │ + ldrhteq r5, [r2], #-96 @ 0xffffffa0 │ │ │ │ + rsbseq r7, r2, ip, lsl #19 │ │ │ │ + @ instruction: 0x00725694 │ │ │ │ + rsbseq r7, r2, r0, ror r9 │ │ │ │ + rsbseq r5, r2, r8, ror r6 │ │ │ │ + rsbseq r7, r2, r4, asr r9 │ │ │ │ + rsbseq r5, r2, sl, asr r6 │ │ │ │ ldrbmi lr, [r0, sp, lsr #18]! │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ blhi 4fbca4 │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x0090f8cc │ │ │ │ @ instruction: 0xeeb0690e │ │ │ │ @ instruction: 0xf8d09b40 │ │ │ │ @@ -178174,18 +178174,18 @@ │ │ │ │ @ instruction: 0x4628f991 │ │ │ │ ldc 0, cr11, [sp], #16 │ │ │ │ pop {r4, r8, r9, fp, pc} │ │ │ │ svclt 0x000087f0 │ │ │ │ andhi pc, r0, pc, lsr #7 │ │ │ │ addge r9, r7, #46, 30 @ 0xb8 │ │ │ │ ldrbtpl r4, [sp], #-686 @ 0xfffffd52 │ │ │ │ - @ instruction: 0x00727a9a │ │ │ │ - rsbseq r7, r2, r6, ror #16 │ │ │ │ - rsbseq r7, r2, r4, lsl #12 │ │ │ │ - rsbseq r5, r2, ip, lsl #6 │ │ │ │ + rsbseq r7, r2, r2, lsr #21 │ │ │ │ + rsbseq r7, r2, lr, ror #16 │ │ │ │ + rsbseq r7, r2, ip, lsl #12 │ │ │ │ + rsbseq r5, r2, r4, lsl r3 │ │ │ │ andsvs r2, r3, r0, lsl #6 │ │ │ │ @ instruction: 0x305df891 │ │ │ │ @ instruction: 0xf10007db │ │ │ │ push {r2, r4, r5, r6, r8, pc} │ │ │ │ @ instruction: 0xf44f4ff0 │ │ │ │ stc 12, cr5, [sp, #-512]! @ 0xfffffe00 │ │ │ │ bl fec23740 │ │ │ │ @@ -178246,15 +178246,15 @@ │ │ │ │ vsqrt.f64 d23, d4 │ │ │ │ vpmin.s8 d31, d0, d0 │ │ │ │ @ instruction: 0xf50380f5 │ │ │ │ ldc 12, cr6, [r4, #696] @ 0x2b8 │ │ │ │ vldr d7, [ip] │ │ │ │ vmov.f64 d3, #64 @ 0x3e000000 0.125 │ │ │ │ vsqrt.f64 d23, d3 │ │ │ │ - ble 87f470 │ │ │ │ + ble 87f470 │ │ │ │ blcs 27c650 │ │ │ │ ldcvs 5, cr15, [r2], #12 │ │ │ │ blvc ff2bc6fc │ │ │ │ blne 17c0b0 │ │ │ │ blvc ff13c714 │ │ │ │ blx 4fc80c │ │ │ │ @ instruction: 0xf04fbf94 │ │ │ │ @@ -178542,20 +178542,20 @@ │ │ │ │ @ instruction: 0xf7ff9200 │ │ │ │ bls fff10 │ │ │ │ stmdacs r1, {r0, r1, r9, sl, lr} │ │ │ │ @ instruction: 0xf8dad1e1 │ │ │ │ strb r1, [pc, r4]! │ │ │ │ movwcs r9, #6663 @ 0x1a07 │ │ │ │ @ instruction: 0xe6996013 │ │ │ │ - ldrhteq r7, [r2], #-2 │ │ │ │ - ldrhteq r4, [r2], #-218 @ 0xffffff26 │ │ │ │ - rsbseq r7, r2, r4, ror r0 │ │ │ │ - rsbseq r4, r2, ip, ror sp │ │ │ │ - rsbseq r7, r2, r6, asr r0 │ │ │ │ - rsbseq r4, r2, lr, asr sp │ │ │ │ + ldrhteq r7, [r2], #-10 │ │ │ │ + rsbseq r4, r2, r2, asr #27 │ │ │ │ + rsbseq r7, r2, ip, ror r0 │ │ │ │ + rsbseq r4, r2, r4, lsl #27 │ │ │ │ + rsbseq r7, r2, lr, asr r0 │ │ │ │ + rsbseq r4, r2, r6, ror #26 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ blhi 4fc5a8 │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ cdpeq 8, 12, cr15, cr8, cr12, {6} │ │ │ │ strmi r4, [ip], -r5, lsr #26 │ │ │ │ adcslt r4, r5, r5, lsr #18 │ │ │ │ @@ -178874,18 +178874,18 @@ │ │ │ │ vmov.f64 d3, d5 │ │ │ │ eors r2, r3, r6, asr #22 │ │ │ │ ... │ │ │ │ addge r9, r7, #46, 30 @ 0xb8 │ │ │ │ ldrbtpl r4, [sp], #-686 @ 0xfffffd52 │ │ │ │ addge r9, r7, #46, 30 @ 0xb8 │ │ │ │ ldrbtle r4, [sp], #-686 @ 0xfffffd52 │ │ │ │ - ldrhteq r6, [r2], #-224 @ 0xffffff20 │ │ │ │ + ldrhteq r6, [r2], #-232 @ 0xffffff18 │ │ │ │ @ instruction: 0xffff3ab1 │ │ │ │ - @ instruction: 0x00726b96 │ │ │ │ - @ instruction: 0x0072489e │ │ │ │ + @ instruction: 0x00726b9e │ │ │ │ + rsbseq r4, r2, r6, lsr #17 │ │ │ │ blvc 11bd0e8 │ │ │ │ blx 4fd1e0 │ │ │ │ mrc 0, 5, sp, cr4, cr11, {1} │ │ │ │ vsqrt.f64 d20, d5 │ │ │ │ ldrble pc, [ip], #-2576 @ 0xfffff5f0 @ │ │ │ │ blpl 11bd0fc │ │ │ │ blx 4fd1f4 │ │ │ │ @@ -179122,15 +179122,15 @@ │ │ │ │ blvc 8fd018 │ │ │ │ blvs 97d01c │ │ │ │ blvc 2bd264 >::_M_default_append(unsigned int)@@Base+0x3a6a0> │ │ │ │ blvs 27d268 , std::allocator >, std::allocator, std::allocator > > >::~vector()@@Base+0x64> │ │ │ │ strhi pc, [r0, -r0, asr #6] │ │ │ │ blvs 127d2dc │ │ │ │ blge 127d4a4 │ │ │ │ - blvs 87d05c │ │ │ │ + blvs 87d05c │ │ │ │ blvc 12bd2c4 │ │ │ │ bl 12bd4b0 │ │ │ │ andcs r9, r1, #12, 22 @ 0x3000 │ │ │ │ @ instruction: 0x27084694 │ │ │ │ tstcs r0, r1, lsl #22 │ │ │ │ tstls sl, #20, 6 @ 0x50000000 │ │ │ │ mvnscc pc, #79 @ 0x4f │ │ │ │ @@ -179298,15 +179298,15 @@ │ │ │ │ teqphi r9, r0, asr #2 @ p-variant is OBSOLETE │ │ │ │ @ instruction: 0x46509912 │ │ │ │ tstls r8, #-536870911 @ 0xe0000001 │ │ │ │ blvc 8fd2d4 │ │ │ │ svc 0x0098f74f │ │ │ │ blvc 8fd31c │ │ │ │ bleq 67cdb0 │ │ │ │ - bls 868910 │ │ │ │ + bls 868910 │ │ │ │ blvc 127d590 │ │ │ │ blvc ff47d788 │ │ │ │ blx 4fd880 │ │ │ │ @ instruction: 0x2101bf94 │ │ │ │ ldrtmi r2, [r8], -r0, lsl #2 │ │ │ │ addsmi r9, r7, #12, 30 @ 0x30 │ │ │ │ ldrdcs fp, [r0], -r4 │ │ │ │ @@ -179831,15 +179831,15 @@ │ │ │ │ vstr d0, [sp, #24] │ │ │ │ @ instruction: 0xf74f6b0c │ │ │ │ ldc 13, cr14, [pc, #-472] @ c231c │ │ │ │ blls 6611e8 │ │ │ │ @ instruction: 0xeeb09a24 │ │ │ │ vsub.f64 d10, d13, d7 │ │ │ │ ldrmi r7, [r3], #-2880 @ 0xfffff4c0 │ │ │ │ - bls 868948 │ │ │ │ + bls 868948 │ │ │ │ ldc 6, cr4, [sp, #612] @ 0x264 │ │ │ │ strmi r6, [sl], #-2828 @ 0xfffff4f4 │ │ │ │ ldrls r9, [r8, #-1558] @ 0xfffff9ea │ │ │ │ blx 12bdfda │ │ │ │ mrc 4, 5, r9, cr0, cr10, {0} │ │ │ │ ldrmi ip, [lr], -r6, asr #22 │ │ │ │ @ instruction: 0x46544615 │ │ │ │ @@ -180015,15 +180015,15 @@ │ │ │ │ stmdbls lr, {r1, r5, r7, sl, fp, sp, pc} │ │ │ │ cdp 3, 11, cr2, cr0, cr0, {0} │ │ │ │ ldrmi r4, [pc], -r5, asr #22 │ │ │ │ tstls r6, r9, lsl #13 │ │ │ │ blt 12c07d8 │ │ │ │ blvc 12be0dc │ │ │ │ blge 12be2a4 │ │ │ │ - blvc 87de5c │ │ │ │ + blvc 87de5c │ │ │ │ blvc 127e0c8 │ │ │ │ bl 12be2b0 │ │ │ │ ldmlt lr!, {r0, r1, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc}^ │ │ │ │ ldmdavs r8, {r4, r8, r9, fp, ip, pc} │ │ │ │ @ instruction: 0x3180f890 │ │ │ │ biceq pc, r0, #3 │ │ │ │ @ instruction: 0xf47e2bc0 │ │ │ │ @@ -180031,15 +180031,15 @@ │ │ │ │ @ instruction: 0xf890461a │ │ │ │ streq r0, [r0, r1, lsl #3] │ │ │ │ mrcge 4, 0, APSR_nzcv, cr11, cr14, {1} │ │ │ │ @ instruction: 0xf43e2a00 │ │ │ │ mrcne 14, 2, sl, cr0, cr8, {0} │ │ │ │ ldmdals r0, {r2, r3, r4, ip, pc} │ │ │ │ blge 14be2e4 │ │ │ │ - blvc 87de9c │ │ │ │ + blvc 87de9c │ │ │ │ @ instruction: 0xf1a000d7 │ │ │ │ stmdals r4!, {r2, sl, fp} │ │ │ │ bl 12be2f4 │ │ │ │ vdiveq.f64 d30, d2, d0 │ │ │ │ svceq 0x0004f85c │ │ │ │ blmi 137e300 │ │ │ │ blvc 17db08 │ │ │ │ @@ -180189,22 +180189,22 @@ │ │ │ │ ldrbtmi r9, [r8], #-2313 @ 0xfffff6f7 │ │ │ │ @ instruction: 0xf9c6f755 │ │ │ │ @ instruction: 0xf7fe9b09 │ │ │ │ svclt 0x0000bb6c │ │ │ │ andhi pc, r0, pc, lsr #7 │ │ │ │ andeq r0, r0, r0 │ │ │ │ bicmi ip, sp, r5, ror #26 │ │ │ │ - rsbseq r5, r2, r4, ror sl │ │ │ │ - rsbseq r3, r2, sl, ror r7 │ │ │ │ - rsbseq r5, r2, r4, asr sl │ │ │ │ - rsbseq r3, r2, sl, asr r7 │ │ │ │ - ldrsbteq r5, [r2], #-144 @ 0xffffff70 │ │ │ │ - ldrsbteq r3, [r2], #-104 @ 0xffffff98 │ │ │ │ - rsbseq r5, r2, lr, ror #12 │ │ │ │ - rsbseq r3, r2, r6, ror r3 │ │ │ │ + rsbseq r5, r2, ip, ror sl │ │ │ │ + rsbseq r3, r2, r2, lsl #15 │ │ │ │ + rsbseq r5, r2, ip, asr sl │ │ │ │ + rsbseq r3, r2, r2, ror #14 │ │ │ │ + ldrsbteq r5, [r2], #-152 @ 0xffffff68 │ │ │ │ + rsbseq r3, r2, r0, ror #13 │ │ │ │ + rsbseq r5, r2, r6, ror r6 │ │ │ │ + rsbseq r3, r2, lr, ror r3 │ │ │ │ @ instruction: 0xf6fe4284 │ │ │ │ ldmdbls r0, {r0, r4, r6, r8, r9, fp, sp, pc} │ │ │ │ strtmi r3, [r2], r8, lsl #4 │ │ │ │ ldrbcc pc, [pc, #79]! @ c2b1b @ │ │ │ │ ldmibcc pc!, {r0, r1, r2, r3, r6, ip, sp, lr, pc}^ @ │ │ │ │ streq lr, [r3, r1, lsl #22] │ │ │ │ ldmne r6, {r2, r5, r8, r9, fp, ip, pc}^ │ │ │ │ @@ -180567,16 +180567,16 @@ │ │ │ │ stmdami r7, {r0, r2, r4, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ ldrbtmi r9, [r8], #-2313 @ 0xfffff6f7 │ │ │ │ mrc2 7, 6, pc, cr0, cr4, {2} │ │ │ │ @ instruction: 0xf7fe9b09 │ │ │ │ svclt 0x0000b876 │ │ │ │ andeq r0, r0, r0 │ │ │ │ bicmi ip, sp, r5, ror #26 │ │ │ │ - rsbseq r5, r2, r2, lsl #1 │ │ │ │ - rsbseq r2, r2, sl, lsl #27 │ │ │ │ + rsbseq r5, r2, sl, lsl #1 │ │ │ │ + @ instruction: 0x00722d92 │ │ │ │ ssatmi r9, #1, r4, lsl #28 │ │ │ │ @ instruction: 0x464c4655 │ │ │ │ movsvs pc, #8, 10 @ 0x2000000 │ │ │ │ bleq 17e4e8 │ │ │ │ bleq fe990 │ │ │ │ svc 0x009cf74e │ │ │ │ ldrbmi r4, [r8], -r1, lsr #12 │ │ │ │ @@ -180941,22 +180941,22 @@ │ │ │ │ cdp 3, 11, cr2, cr0, cr0, {0} │ │ │ │ vsub.f64 d3, d26, d7 │ │ │ │ ldrmi r1, [r9], r7, asr #22 │ │ │ │ @ instruction: 0xf7fe461f │ │ │ │ svclt 0x0000bb02 │ │ │ │ andeq r0, r0, r0 │ │ │ │ bicmi ip, sp, r5, ror #26 │ │ │ │ - @ instruction: 0x00724f90 │ │ │ │ - @ instruction: 0x00722c96 │ │ │ │ - rsbseq r4, r2, lr, lsl pc │ │ │ │ - rsbseq r2, r2, r4, lsr #24 │ │ │ │ - rsbseq r4, r2, r6, ror lr │ │ │ │ - rsbseq r2, r2, lr, ror fp │ │ │ │ - @ instruction: 0x00724c9a │ │ │ │ - rsbseq r2, r2, r2, lsr #19 │ │ │ │ + @ instruction: 0x00724f98 │ │ │ │ + @ instruction: 0x00722c9e │ │ │ │ + rsbseq r4, r2, r6, lsr #30 │ │ │ │ + rsbseq r2, r2, ip, lsr #24 │ │ │ │ + rsbseq r4, r2, lr, ror lr │ │ │ │ + rsbseq r2, r2, r6, lsl #23 │ │ │ │ + rsbseq r4, r2, r2, lsr #25 │ │ │ │ + rsbseq r2, r2, sl, lsr #19 │ │ │ │ @ instruction: 0xf6429009 │ │ │ │ @ instruction: 0xf8df7187 │ │ │ │ ldrbtmi r0, [r8], #-1388 @ 0xfffffa94 │ │ │ │ @ instruction: 0xf754300c │ │ │ │ @ instruction: 0xf8dffb03 │ │ │ │ stmdbls r9, {r2, r5, r6, r8, sl} │ │ │ │ @ instruction: 0xf7544478 │ │ │ │ @@ -181298,54 +181298,54 @@ │ │ │ │ mrc 3, 1, r9, cr10, cr6, {0} │ │ │ │ ldrmi r1, [r9], r7, asr #22 │ │ │ │ @ instruction: 0x461f9b11 │ │ │ │ ldmdalt r9!, {r1, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc} │ │ │ │ andsls r2, r6, #268435456 @ 0x10000000 │ │ │ │ @ instruction: 0xf7fe4691 │ │ │ │ svclt 0x0000b87e │ │ │ │ - rsbseq r4, r2, lr, asr sl │ │ │ │ - rsbseq r2, r2, r4, ror #14 │ │ │ │ - rsbseq r4, r2, r2, lsr sl │ │ │ │ - rsbseq r2, r2, r6, lsr r7 │ │ │ │ - rsbseq r4, r2, r8, asr r9 │ │ │ │ - rsbseq r2, r2, lr, asr r6 │ │ │ │ - rsbseq r4, r2, r4, lsr r9 │ │ │ │ - rsbseq r2, r2, sl, lsr r6 │ │ │ │ - rsbseq r4, r2, r4, lsl #18 │ │ │ │ - rsbseq r2, r2, sl, lsl #12 │ │ │ │ - rsbseq r4, r2, r0, ror #17 │ │ │ │ - rsbseq r2, r2, r6, ror #11 │ │ │ │ - @ instruction: 0x00724898 │ │ │ │ - rsbseq r2, r2, r0, lsr #11 │ │ │ │ - rsbseq r4, r2, r8, ror r8 │ │ │ │ - rsbseq r2, r2, r0, lsl #11 │ │ │ │ - rsbseq r4, r2, r4, lsr r8 │ │ │ │ - rsbseq r2, r2, ip, lsr r5 │ │ │ │ - rsbseq r4, r2, r4, lsl r8 │ │ │ │ - rsbseq r2, r2, ip, lsl r5 │ │ │ │ - ldrshteq r4, [r2], #-116 @ 0xffffff8c │ │ │ │ - ldrshteq r2, [r2], #-76 @ 0xffffffb4 │ │ │ │ - rsbseq r4, r2, sl, ror r7 │ │ │ │ - rsbseq r2, r2, r2, lsl #9 │ │ │ │ - rsbseq r4, r2, r2, lsr #14 │ │ │ │ - rsbseq r2, r2, sl, lsr #8 │ │ │ │ - rsbseq r4, r2, r2, lsl #14 │ │ │ │ - rsbseq r2, r2, sl, lsl #8 │ │ │ │ - rsbseq r4, r2, r2, ror #13 │ │ │ │ - rsbseq r2, r2, sl, ror #7 │ │ │ │ - rsbseq r4, r2, r2, asr #13 │ │ │ │ - rsbseq r2, r2, sl, asr #7 │ │ │ │ - rsbseq r4, r2, r0, lsr r6 │ │ │ │ - rsbseq r2, r2, r8, lsr r3 │ │ │ │ - rsbseq r4, r2, r0, lsl r6 │ │ │ │ - rsbseq r2, r2, r8, lsl r3 │ │ │ │ - rsbseq r4, r2, lr, asr #11 │ │ │ │ - ldrsbteq r2, [r2], #-38 @ 0xffffffda │ │ │ │ - rsbseq r4, r2, lr, lsr #10 │ │ │ │ - rsbseq r2, r2, r6, lsr r2 │ │ │ │ + rsbseq r4, r2, r6, ror #20 │ │ │ │ + rsbseq r2, r2, ip, ror #14 │ │ │ │ + rsbseq r4, r2, sl, lsr sl │ │ │ │ + rsbseq r2, r2, lr, lsr r7 │ │ │ │ + rsbseq r4, r2, r0, ror #18 │ │ │ │ + rsbseq r2, r2, r6, ror #12 │ │ │ │ + rsbseq r4, r2, ip, lsr r9 │ │ │ │ + rsbseq r2, r2, r2, asr #12 │ │ │ │ + rsbseq r4, r2, ip, lsl #18 │ │ │ │ + rsbseq r2, r2, r2, lsl r6 │ │ │ │ + rsbseq r4, r2, r8, ror #17 │ │ │ │ + rsbseq r2, r2, lr, ror #11 │ │ │ │ + rsbseq r4, r2, r0, lsr #17 │ │ │ │ + rsbseq r2, r2, r8, lsr #11 │ │ │ │ + rsbseq r4, r2, r0, lsl #17 │ │ │ │ + rsbseq r2, r2, r8, lsl #11 │ │ │ │ + rsbseq r4, r2, ip, lsr r8 │ │ │ │ + rsbseq r2, r2, r4, asr #10 │ │ │ │ + rsbseq r4, r2, ip, lsl r8 │ │ │ │ + rsbseq r2, r2, r4, lsr #10 │ │ │ │ + ldrshteq r4, [r2], #-124 @ 0xffffff84 │ │ │ │ + rsbseq r2, r2, r4, lsl #10 │ │ │ │ + rsbseq r4, r2, r2, lsl #15 │ │ │ │ + rsbseq r2, r2, sl, lsl #9 │ │ │ │ + rsbseq r4, r2, sl, lsr #14 │ │ │ │ + rsbseq r2, r2, r2, lsr r4 │ │ │ │ + rsbseq r4, r2, sl, lsl #14 │ │ │ │ + rsbseq r2, r2, r2, lsl r4 │ │ │ │ + rsbseq r4, r2, sl, ror #13 │ │ │ │ + ldrshteq r2, [r2], #-50 @ 0xffffffce │ │ │ │ + rsbseq r4, r2, sl, asr #13 │ │ │ │ + ldrsbteq r2, [r2], #-50 @ 0xffffffce │ │ │ │ + rsbseq r4, r2, r8, lsr r6 │ │ │ │ + rsbseq r2, r2, r0, asr #6 │ │ │ │ + rsbseq r4, r2, r8, lsl r6 │ │ │ │ + rsbseq r2, r2, r0, lsr #6 │ │ │ │ + ldrsbteq r4, [r2], #-86 @ 0xffffffaa │ │ │ │ + ldrsbteq r2, [r2], #-46 @ 0xffffffd2 │ │ │ │ + rsbseq r4, r2, r6, lsr r5 │ │ │ │ + rsbseq r2, r2, lr, lsr r2 │ │ │ │ mvnsmi lr, #737280 @ 0xb4000 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d8f8cc │ │ │ │ cdpne 0, 1, cr11, cr15, cr3, {4} │ │ │ │ movwcs sp, #7172 @ 0x1c04 │ │ │ │ andlt r4, r3, r8, lsl r6 │ │ │ │ @@ -181384,16 +181384,16 @@ │ │ │ │ blls 141efc │ │ │ │ andlt r4, r3, r8, lsl r6 │ │ │ │ mvnshi lr, #12386304 @ 0xbd0000 │ │ │ │ @ instruction: 0x3102f895 │ │ │ │ orreq pc, r0, #35 @ 0x23 │ │ │ │ smlabbcc r2, r5, r8, pc @ │ │ │ │ svclt 0x0000e7b9 │ │ │ │ - rsbseq r4, r2, r0, ror #7 │ │ │ │ - ldrshteq r2, [r2], #-0 │ │ │ │ + rsbseq r4, r2, r8, ror #7 │ │ │ │ + ldrshteq r2, [r2], #-8 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ blhi 4ff210 │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ beq ff502094 │ │ │ │ ldrmi r4, [r4], -r9, lsr #27 │ │ │ │ vmlsl.s32 q2, d29, d25 │ │ │ │ @@ -181847,18 +181847,18 @@ │ │ │ │ ldrbtmi r6, [r8], #-486 @ 0xfffffe1a │ │ │ │ @ instruction: 0xf753300c │ │ │ │ stmdami r8, {r0, r1, r2, r3, sl, fp, ip, sp, lr, pc} │ │ │ │ ldrbtmi r4, [r8], #-1577 @ 0xfffff9d7 │ │ │ │ stc2l 7, cr15, [sl], {83} @ 0x53 │ │ │ │ svclt 0x0000e0c2 │ │ │ │ ... │ │ │ │ - ldrshteq r3, [r2], #-220 @ 0xffffff24 │ │ │ │ - ldrshteq r3, [r2], #-198 @ 0xffffff3a │ │ │ │ - rsbseq r3, r2, r6, ror ip │ │ │ │ - rsbseq r1, r2, lr, ror r9 │ │ │ │ + rsbseq r3, r2, r4, lsl #28 │ │ │ │ + ldrshteq r3, [r2], #-206 @ 0xffffff32 │ │ │ │ + rsbseq r3, r2, lr, ror ip │ │ │ │ + rsbseq r1, r2, r6, lsl #19 │ │ │ │ @ instruction: 0x5180f894 │ │ │ │ @ instruction: 0x1eab09ad │ │ │ │ blls 3e90d4 │ │ │ │ svclt 0x00181eea │ │ │ │ orrslt r2, fp, r1, lsl #4 │ │ │ │ blvc fff90 │ │ │ │ ldrdcc pc, [r4], -sl │ │ │ │ @@ -182222,18 +182222,18 @@ │ │ │ │ bllt fe542a4c │ │ │ │ andsvs r9, sp, r2, lsr #22 │ │ │ │ svclt 0x0000e5d7 │ │ │ │ andhi pc, r0, pc, lsr #7 │ │ │ │ ... │ │ │ │ rsbseq sl, sp, r0, lsl #8 │ │ │ │ @ instruction: 0x000011b8 │ │ │ │ - rsbseq r3, r2, sl, ror r7 │ │ │ │ - rsbseq r1, r2, r2, lsl #9 │ │ │ │ - rsbseq r3, r2, r8, ror #13 │ │ │ │ - rsbseq r1, r2, lr, ror #7 │ │ │ │ + rsbseq r3, r2, r2, lsl #15 │ │ │ │ + rsbseq r1, r2, sl, lsl #9 │ │ │ │ + ldrshteq r3, [r2], #-96 @ 0xffffffa0 │ │ │ │ + ldrshteq r1, [r2], #-54 @ 0xffffffca │ │ │ │ blmi ff240550 │ │ │ │ blx 500648 │ │ │ │ blpl ff200558 │ │ │ │ @ instruction: 0xf04fbf94 │ │ │ │ @ instruction: 0xf04f0c01 │ │ │ │ cdp 12, 15, cr0, cr1, cr0, {0} │ │ │ │ svclt 0x00b8fa10 │ │ │ │ @@ -182409,37 +182409,37 @@ │ │ │ │ cmppvc r3, r2, asr #4 @ p-variant is OBSOLETE │ │ │ │ andcc r4, ip, r8, ror r4 │ │ │ │ @ instruction: 0xffa6f752 │ │ │ │ @ instruction: 0x4629481a │ │ │ │ @ instruction: 0xf7534478 │ │ │ │ ldrb pc, [r9], #-2145 @ 0xfffff79f @ │ │ │ │ ... │ │ │ │ - rsbseq r3, r2, r2, lsr #12 │ │ │ │ - rsbseq r1, r2, r8, lsr #6 │ │ │ │ - rsbseq r3, r2, r6, ror #16 │ │ │ │ - @ instruction: 0x0072359a │ │ │ │ - rsbseq r1, r2, r2, lsr #5 │ │ │ │ - rsbseq r3, r2, r0, lsl #11 │ │ │ │ - rsbseq r1, r2, r8, lsl #5 │ │ │ │ - rsbseq r3, r2, r4, asr r5 │ │ │ │ - rsbseq r1, r2, ip, asr r2 │ │ │ │ - ldrshteq r3, [r2], #-64 @ 0xffffffc0 │ │ │ │ - ldrshteq r1, [r2], #-24 @ 0xffffffe8 │ │ │ │ - ldrsbteq r3, [r2], #-70 @ 0xffffffba │ │ │ │ - ldrsbteq r1, [r2], #-30 @ 0xffffffe2 │ │ │ │ - rsbseq r3, r2, sl, lsr #8 │ │ │ │ - rsbseq r1, r2, r2, lsr r1 │ │ │ │ - rsbseq r3, r2, r0, lsl r4 │ │ │ │ - rsbseq r1, r2, r8, lsl r1 │ │ │ │ - ldrshteq r3, [r2], #-54 @ 0xffffffca │ │ │ │ - ldrshteq r1, [r2], #-14 │ │ │ │ - ldrhteq r3, [r2], #-62 @ 0xffffffc2 │ │ │ │ - rsbseq r1, r2, r6, asr #1 │ │ │ │ - rsbseq r3, r2, r4, lsr #7 │ │ │ │ - rsbseq r1, r2, ip, lsr #1 │ │ │ │ + rsbseq r3, r2, sl, lsr #12 │ │ │ │ + rsbseq r1, r2, r0, lsr r3 │ │ │ │ + rsbseq r3, r2, lr, ror #16 │ │ │ │ + rsbseq r3, r2, r2, lsr #11 │ │ │ │ + rsbseq r1, r2, sl, lsr #5 │ │ │ │ + rsbseq r3, r2, r8, lsl #11 │ │ │ │ + @ instruction: 0x00721290 │ │ │ │ + rsbseq r3, r2, ip, asr r5 │ │ │ │ + rsbseq r1, r2, r4, ror #4 │ │ │ │ + ldrshteq r3, [r2], #-72 @ 0xffffffb8 │ │ │ │ + rsbseq r1, r2, r0, lsl #4 │ │ │ │ + ldrsbteq r3, [r2], #-78 @ 0xffffffb2 │ │ │ │ + rsbseq r1, r2, r6, ror #3 │ │ │ │ + rsbseq r3, r2, r2, lsr r4 │ │ │ │ + rsbseq r1, r2, sl, lsr r1 │ │ │ │ + rsbseq r3, r2, r8, lsl r4 │ │ │ │ + rsbseq r1, r2, r0, lsr #2 │ │ │ │ + ldrshteq r3, [r2], #-62 @ 0xffffffc2 │ │ │ │ + rsbseq r1, r2, r6, lsl #2 │ │ │ │ + rsbseq r3, r2, r6, asr #7 │ │ │ │ + rsbseq r1, r2, lr, asr #1 │ │ │ │ + rsbseq r3, r2, ip, lsr #7 │ │ │ │ + ldrhteq r1, [r2], #-4 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ blhi 200278 │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x0078f8cc │ │ │ │ strmi r4, [pc], -fp, ror #25 │ │ │ │ addslt r4, r5, fp, ror #19 │ │ │ │ @@ -182674,39 +182674,39 @@ │ │ │ │ b ffa02e98 │ │ │ │ andhi pc, r0, pc, lsr #7 │ │ │ │ stclgt 12, cr12, [ip], {205} @ 0xcd │ │ │ │ svccc 0x00eccccc │ │ │ │ ... │ │ │ │ rsbseq r9, sp, ip, lsr ip │ │ │ │ @ instruction: 0x000011b8 │ │ │ │ - rsbseq r3, r2, r8, asr r2 │ │ │ │ - rsbseq r0, r2, r0, ror #30 │ │ │ │ + rsbseq r3, r2, r0, ror #4 │ │ │ │ + rsbseq r0, r2, r8, ror #30 │ │ │ │ rsbseq r9, sp, r4, ror #22 │ │ │ │ - rsbseq r3, r2, r2, asr #3 │ │ │ │ - rsbseq r0, r2, sl, asr #29 │ │ │ │ - rsbseq r3, r2, r6, ror #1 │ │ │ │ - rsbseq r0, r2, lr, ror #27 │ │ │ │ - rsbseq r3, r2, lr, asr #1 │ │ │ │ - ldrsbteq r0, [r2], #-214 @ 0xffffff2a │ │ │ │ - @ instruction: 0x00723090 │ │ │ │ - @ instruction: 0x00720d98 │ │ │ │ - rsbseq r3, r2, r8, ror r0 │ │ │ │ - rsbseq r0, r2, r0, lsl #27 │ │ │ │ - rsbseq r3, r2, lr, asr r0 │ │ │ │ - rsbseq r0, r2, r6, ror #26 │ │ │ │ - rsbseq r3, r2, r6, asr #32 │ │ │ │ - rsbseq r0, r2, lr, asr #26 │ │ │ │ - rsbseq r3, r2, ip, lsr #32 │ │ │ │ - rsbseq r0, r2, r4, lsr sp │ │ │ │ - ldrsbteq r2, [r2], #-250 @ 0xffffff06 │ │ │ │ - rsbseq r0, r2, r2, ror #25 │ │ │ │ - rsbseq r2, r2, lr, lsr #31 │ │ │ │ - ldrhteq r0, [r2], #-198 @ 0xffffff3a │ │ │ │ - @ instruction: 0x00722f94 │ │ │ │ - @ instruction: 0x00720c9c │ │ │ │ + rsbseq r3, r2, sl, asr #3 │ │ │ │ + ldrsbteq r0, [r2], #-226 @ 0xffffff1e │ │ │ │ + rsbseq r3, r2, lr, ror #1 │ │ │ │ + ldrshteq r0, [r2], #-214 @ 0xffffff2a │ │ │ │ + ldrsbteq r3, [r2], #-6 │ │ │ │ + ldrsbteq r0, [r2], #-222 @ 0xffffff22 │ │ │ │ + @ instruction: 0x00723098 │ │ │ │ + rsbseq r0, r2, r0, lsr #27 │ │ │ │ + rsbseq r3, r2, r0, lsl #1 │ │ │ │ + rsbseq r0, r2, r8, lsl #27 │ │ │ │ + rsbseq r3, r2, r6, rrx │ │ │ │ + rsbseq r0, r2, lr, ror #26 │ │ │ │ + rsbseq r3, r2, lr, asr #32 │ │ │ │ + rsbseq r0, r2, r6, asr sp │ │ │ │ + rsbseq r3, r2, r4, lsr r0 │ │ │ │ + rsbseq r0, r2, ip, lsr sp │ │ │ │ + rsbseq r2, r2, r2, ror #31 │ │ │ │ + rsbseq r0, r2, sl, ror #25 │ │ │ │ + ldrhteq r2, [r2], #-246 @ 0xffffff0a │ │ │ │ + ldrhteq r0, [r2], #-206 @ 0xffffff32 │ │ │ │ + @ instruction: 0x00722f9c │ │ │ │ + rsbseq r0, r2, r4, lsr #25 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ blhi 5006a8 │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ cdpeq 8, 14, cr15, cr8, cr12, {6} │ │ │ │ @ instruction: 0x461d4c71 │ │ │ │ adclt r4, sp, r1, ror fp │ │ │ │ @@ -183453,20 +183453,20 @@ │ │ │ │ @ instruction: 0xf751300c │ │ │ │ stmdami fp, {r0, r3, r4, r5, r6, r8, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ ldrbtmi r9, [r8], #-2311 @ 0xfffff6f9 │ │ │ │ @ instruction: 0xf834f752 │ │ │ │ @ instruction: 0xf7ff9a07 │ │ │ │ svclt 0x0000ba39 │ │ │ │ ... │ │ │ │ - rsbseq r2, r2, r0, ror #11 │ │ │ │ - rsbseq r0, r2, r8, ror #5 │ │ │ │ - rsbseq r2, r2, r6, ror #6 │ │ │ │ - rsbseq r0, r2, lr, rrx │ │ │ │ - rsbseq r2, r2, sl, asr #6 │ │ │ │ - rsbseq r0, r2, r2, asr r0 │ │ │ │ + rsbseq r2, r2, r8, ror #11 │ │ │ │ + ldrshteq r0, [r2], #-32 @ 0xffffffe0 │ │ │ │ + rsbseq r2, r2, lr, ror #6 │ │ │ │ + rsbseq r0, r2, r6, ror r0 │ │ │ │ + rsbseq r2, r2, r2, asr r3 │ │ │ │ + rsbseq r0, r2, sl, asr r0 │ │ │ │ @ instruction: 0xf0402b00 │ │ │ │ blls 2a61cc >::_M_default_append(unsigned int)@@Base+0x23608> │ │ │ │ blpl 13818a0 │ │ │ │ @ instruction: 0xf503685b │ │ │ │ ldc 2, cr6, [r2, #696] @ 0x2b8 │ │ │ │ vmov.f64 d6, #64 @ 0x3e000000 0.125 │ │ │ │ vsqrt.f64 d26, d6 │ │ │ │ @@ -183563,15 +183563,15 @@ │ │ │ │ blmi 201970 │ │ │ │ adcsvs pc, sl, #12582912 @ 0xc00000 │ │ │ │ blpl 1813ac │ │ │ │ blmi ff241a38 │ │ │ │ blx 501b30 │ │ │ │ ldrbthi pc, [r1], #640 @ 0x280 @ │ │ │ │ vmov.f64 d9, #14 @ 0x40700000 3.750 │ │ │ │ - bls 888c84 │ │ │ │ + bls 888c84 │ │ │ │ movwls r4, #1585 @ 0x631 │ │ │ │ stmdals r7, {r0, r8, r9, sp} │ │ │ │ andeq pc, r7, #-1946157055 @ 0x8c000001 │ │ │ │ movwls sl, #11041 @ 0x2b21 │ │ │ │ vqrdmulh.s32 d26, d4, d16 │ │ │ │ movwls r2, #4639 @ 0x121f │ │ │ │ @ instruction: 0x4613921f │ │ │ │ @@ -184101,28 +184101,28 @@ │ │ │ │ bleq ff242298 │ │ │ │ blx 502390 │ │ │ │ cdp 15, 11, cr11, cr0, cr8, {5} │ │ │ │ strb r5, [r4], #2880 @ 0xb40 │ │ │ │ ... │ │ │ │ rscsle sl, r1, #252, 18 @ 0x3f0000 │ │ │ │ svccc 0x0050624d │ │ │ │ - rsbseq r1, r2, r4, asr sp │ │ │ │ - rsbseq pc, r1, sl, asr sl @ │ │ │ │ - rsbseq r1, r2, r6, lsr #26 │ │ │ │ - rsbseq pc, r1, sl, lsr #20 │ │ │ │ - ldrshteq r1, [r2], #-198 @ 0xffffff3a │ │ │ │ - ldrshteq pc, [r1], #-156 @ 0xffffff64 @ │ │ │ │ - ldrsbteq r1, [r2], #-198 @ 0xffffff3a │ │ │ │ - ldrsbteq pc, [r1], #-158 @ 0xffffff62 @ │ │ │ │ - @ instruction: 0x00721c9a │ │ │ │ - rsbseq pc, r1, r0, lsr #19 │ │ │ │ - ldrshteq r1, [r2], #-168 @ 0xffffff58 │ │ │ │ - rsbseq pc, r1, r0, lsl #16 │ │ │ │ - ldrsbteq r1, [r2], #-172 @ 0xffffff54 │ │ │ │ - rsbseq pc, r1, r4, ror #15 │ │ │ │ + rsbseq r1, r2, ip, asr sp │ │ │ │ + rsbseq pc, r1, r2, ror #20 │ │ │ │ + rsbseq r1, r2, lr, lsr #26 │ │ │ │ + rsbseq pc, r1, r2, lsr sl @ │ │ │ │ + ldrshteq r1, [r2], #-206 @ 0xffffff32 │ │ │ │ + rsbseq pc, r1, r4, lsl #20 │ │ │ │ + ldrsbteq r1, [r2], #-206 @ 0xffffff32 │ │ │ │ + rsbseq pc, r1, r6, ror #19 │ │ │ │ + rsbseq r1, r2, r2, lsr #25 │ │ │ │ + rsbseq pc, r1, r8, lsr #19 │ │ │ │ + rsbseq r1, r2, r0, lsl #22 │ │ │ │ + rsbseq pc, r1, r8, lsl #16 │ │ │ │ + rsbseq r1, r2, r4, ror #21 │ │ │ │ + rsbseq pc, r1, ip, ror #15 │ │ │ │ ldc 8, cr2, [pc] @ c6820 │ │ │ │ svclt 0x00085bcb │ │ │ │ blmi 12422e8 │ │ │ │ blpl 12022f0 │ │ │ │ blvs ff242300 │ │ │ │ blx 5023f8 │ │ │ │ stmdage sl!, {r0, r1, r2, r3, r4, r5, r6, r9, sl, ip, sp, lr, pc}^ │ │ │ │ @@ -184322,18 +184322,18 @@ │ │ │ │ stmdami sl, {r0, r1, r3, r5, r7, fp, ip, sp, lr, pc} │ │ │ │ ldrbtmi r9, [r8], #-2311 @ 0xfffff6f9 │ │ │ │ @ instruction: 0xf966f751 │ │ │ │ ldrb r9, [r9, #-2567] @ 0xfffff5f9 │ │ │ │ ... │ │ │ │ rscsle sl, r1, #252, 18 @ 0x3f0000 │ │ │ │ svccc 0x0050624d │ │ │ │ - ldrhteq r1, [r2], #-116 @ 0xffffff8c │ │ │ │ - ldrhteq pc, [r1], #-76 @ 0xffffffb4 @ │ │ │ │ - rsbseq r1, r2, lr, lsr #11 │ │ │ │ - ldrhteq pc, [r1], #-38 @ 0xffffffda @ │ │ │ │ + ldrhteq r1, [r2], #-124 @ 0xffffff84 │ │ │ │ + rsbseq pc, r1, r4, asr #9 │ │ │ │ + ldrhteq r1, [r2], #-86 @ 0xffffffaa │ │ │ │ + ldrhteq pc, [r1], #-46 @ 0xffffffd2 @ │ │ │ │ andcs r9, r0, #458752 @ 0x70000 │ │ │ │ @ instruction: 0xf7f64651 │ │ │ │ stmdacs r1, {r0, r1, r3, r6, r7, r8, r9, fp, ip, sp, lr, pc} │ │ │ │ mcrge 4, 7, pc, cr5, cr15, {1} @ │ │ │ │ vst4.8 {d25-d28}, [pc], r7 │ │ │ │ stmmi r2, {r1, r2, r4, r6, r7, r8, ip, lr} │ │ │ │ andcc r4, ip, r8, ror r4 │ │ │ │ @@ -184461,24 +184461,24 @@ │ │ │ │ blge ff242840 │ │ │ │ blx 502938 │ │ │ │ mrc 15, 5, fp, cr0, cr4, {5} │ │ │ │ vmov.f64 d6, d5 │ │ │ │ strbt r6, [r2], -sl, asr #22 │ │ │ │ andhi pc, r0, pc, lsr #7 │ │ │ │ ... │ │ │ │ - rsbseq r1, r2, r0, ror #10 │ │ │ │ - rsbseq pc, r1, r8, ror #4 │ │ │ │ - rsbseq r1, r2, lr, lsl #10 │ │ │ │ - rsbseq pc, r1, r6, lsl r2 @ │ │ │ │ - @ instruction: 0x0072149c │ │ │ │ - rsbseq pc, r1, r4, lsr #3 │ │ │ │ - rsbseq r1, r2, lr, ror r4 │ │ │ │ - rsbseq pc, r1, r6, lsl #3 │ │ │ │ - rsbseq r1, r2, r0, lsr #8 │ │ │ │ - rsbseq pc, r1, r8, lsr #2 │ │ │ │ + rsbseq r1, r2, r8, ror #10 │ │ │ │ + rsbseq pc, r1, r0, ror r2 @ │ │ │ │ + rsbseq r1, r2, r6, lsl r5 │ │ │ │ + rsbseq pc, r1, lr, lsl r2 @ │ │ │ │ + rsbseq r1, r2, r4, lsr #9 │ │ │ │ + rsbseq pc, r1, ip, lsr #3 │ │ │ │ + rsbseq r1, r2, r6, lsl #9 │ │ │ │ + rsbseq pc, r1, lr, lsl #3 │ │ │ │ + rsbseq r1, r2, r8, lsr #8 │ │ │ │ + rsbseq pc, r1, r0, lsr r1 @ │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ blhi 202274 │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x0010f8cc │ │ │ │ blmi fe805148 │ │ │ │ strmi r4, [r9], lr, lsl #12 │ │ │ │ @@ -185067,15 +185067,15 @@ │ │ │ │ stmdbls r0!, {r0, r1, r3, lr} │ │ │ │ svclt 0x00184219 │ │ │ │ @ instruction: 0xf0409b29 │ │ │ │ blls 828538 │ │ │ │ andmi r9, fp, #24, 18 @ 0x60000 │ │ │ │ blls 7fb70c │ │ │ │ vqrdmulh.s d2, d0, d1 │ │ │ │ - blls 86825c │ │ │ │ + blls 86825c │ │ │ │ vqsub.u8 d4, d16, d10 │ │ │ │ bls 72875c │ │ │ │ andsmi r9, r3, pc, lsl fp │ │ │ │ bcs 12df60 │ │ │ │ movwcs fp, #4052 @ 0xfd4 │ │ │ │ movweq pc, #4099 @ 0x1003 @ │ │ │ │ @ instruction: 0xf0402b00 │ │ │ │ @@ -185117,15 +185117,15 @@ │ │ │ │ blvs 982e00 │ │ │ │ blvc 103294 │ │ │ │ blvs ff2c328c │ │ │ │ blx 503384 │ │ │ │ svcge 0x0000f67f │ │ │ │ @ instruction: 0xf892e6f4 │ │ │ │ ldreq r3, [pc, r1, lsl #3] │ │ │ │ - blge 8848cc │ │ │ │ + blge 8848cc │ │ │ │ stmdami lr!, {r0, r1, r2, r4, r5, r6, r8, sl, sp, lr, pc}^ │ │ │ │ @ instruction: 0x21a6f242 │ │ │ │ andcc r4, ip, r8, ror r4 │ │ │ │ blx 1785520 │ │ │ │ ldrtmi r4, [r9], -fp, ror #16 │ │ │ │ @ instruction: 0xf7504478 │ │ │ │ @ instruction: 0xf7fffb15 │ │ │ │ @@ -185223,24 +185223,24 @@ │ │ │ │ mcrge 4, 5, pc, cr6, cr15, {3} @ │ │ │ │ @ instruction: 0x46429913 │ │ │ │ vqshrun.s64 d25, q0, #20 │ │ │ │ @ instruction: 0xe6b1fcb5 │ │ │ │ rsbseq r7, sp, ip, lsr ip │ │ │ │ @ instruction: 0x000011b8 │ │ │ │ ldrshteq r7, [sp], #-186 @ 0xffffff46 │ │ │ │ - rsbseq r1, r2, r4, lsr #1 │ │ │ │ - ldrshteq r0, [r2], #-252 @ 0xffffff04 │ │ │ │ - @ instruction: 0x00720b96 │ │ │ │ - rsbseq r0, r2, r4, asr #21 │ │ │ │ - rsbseq lr, r1, sl, asr #15 │ │ │ │ - @ instruction: 0x00720994 │ │ │ │ - rsbseq r0, r2, ip, lsl #18 │ │ │ │ - rsbseq lr, r1, r4, lsl r6 │ │ │ │ - ldrsbteq r0, [r2], #-116 @ 0xffffff8c │ │ │ │ - ldrsbteq lr, [r1], #-76 @ 0xffffffb4 │ │ │ │ + rsbseq r1, r2, ip, lsr #1 │ │ │ │ + rsbseq r1, r2, r4 │ │ │ │ + @ instruction: 0x00720b9e │ │ │ │ + rsbseq r0, r2, ip, asr #21 │ │ │ │ + ldrsbteq lr, [r1], #-114 @ 0xffffff8e │ │ │ │ + @ instruction: 0x0072099c │ │ │ │ + rsbseq r0, r2, r4, lsl r9 │ │ │ │ + rsbseq lr, r1, ip, lsl r6 │ │ │ │ + ldrsbteq r0, [r2], #-124 @ 0xffffff84 │ │ │ │ + rsbseq lr, r1, r4, ror #9 │ │ │ │ @ instruction: 0x46389a12 │ │ │ │ bleq 902ff0 │ │ │ │ bls 5ec1b0 │ │ │ │ andcs r9, r1, #268435456 @ 0x10000000 │ │ │ │ bls 36c1b0 >::_M_default_append(unsigned int)@@Base+0xe95ec> │ │ │ │ @ instruction: 0xf5c8f090 │ │ │ │ @ instruction: 0xf43f2801 │ │ │ │ @@ -185972,15 +185972,15 @@ │ │ │ │ @ instruction: 0xf7feac80 │ │ │ │ blcs f84a4 │ │ │ │ stmdbge r7, {r0, r1, r2, r3, r4, r5, r6, sl, ip, sp, lr, pc} │ │ │ │ strbmi r9, [r2, #-2578] @ 0xfffff5ee │ │ │ │ cmpphi lr, r0, asr #6 @ p-variant is OBSOLETE │ │ │ │ @ instruction: 0xf47f2b00 │ │ │ │ blls 272928 │ │ │ │ - blls 862594 │ │ │ │ + blls 862594 │ │ │ │ @ instruction: 0xf77f429a │ │ │ │ bls 2328bc │ │ │ │ @ instruction: 0x46494653 │ │ │ │ @ instruction: 0xf7f74628 │ │ │ │ stmdacs r1, {r0, r4, r9, fp, ip, sp, lr, pc} │ │ │ │ rschi pc, r1, r0, asr #32 │ │ │ │ ldmdavs fp, {r0, r2, r8, r9, fp, ip, pc} │ │ │ │ @@ -186045,43 +186045,43 @@ │ │ │ │ vldr d5, [r3, #-0] │ │ │ │ vmov.f64 d6, #66 @ 0x3e100000 0.1406250 │ │ │ │ vsqrt.f64 d21, d6 │ │ │ │ vpmin.u8 d31, d0, d0 │ │ │ │ ldcls 0, cr8, [r2], {140} @ 0x8c │ │ │ │ ldrls r3, [r2], #-1025 @ 0xfffffbff │ │ │ │ svclt 0x0000e7d4 │ │ │ │ - rsbseq r0, r2, lr, lsl r7 │ │ │ │ - rsbseq lr, r1, r4, lsr #8 │ │ │ │ - rsbseq r0, r2, sl, lsl r6 │ │ │ │ - rsbseq lr, r1, lr, lsl r3 │ │ │ │ - ldrshteq r0, [r2], #-90 @ 0xffffffa6 │ │ │ │ - ldrshteq lr, [r1], #-46 @ 0xffffffd2 │ │ │ │ - ldrsbteq r0, [r2], #-90 @ 0xffffffa6 │ │ │ │ - ldrsbteq lr, [r1], #-46 @ 0xffffffd2 │ │ │ │ - ldrhteq r0, [r2], #-90 @ 0xffffffa6 │ │ │ │ - ldrhteq lr, [r1], #-46 @ 0xffffffd2 │ │ │ │ - rsbseq r0, r2, r0, lsl #8 │ │ │ │ - rsbseq r0, r2, r4, asr #32 │ │ │ │ - rsbseq sp, r1, sl, asr #26 │ │ │ │ - rsbseq r0, r2, r2, lsr #32 │ │ │ │ - rsbseq sp, r1, r8, lsr #26 │ │ │ │ - ldrshteq pc, [r1], #-254 @ 0xffffff02 @ │ │ │ │ - rsbseq sp, r1, r4, lsl #26 │ │ │ │ - rsbseq pc, r1, sl, asr #30 │ │ │ │ - rsbseq pc, r1, r6, lsr #30 │ │ │ │ - rsbseq pc, r1, r0, lsl pc @ │ │ │ │ - ldrhteq pc, [r1], #-228 @ 0xffffff1c @ │ │ │ │ - ldrhteq pc, [r1], #-212 @ 0xffffff2c @ │ │ │ │ - ldrhteq sp, [r1], #-172 @ 0xffffff54 │ │ │ │ - rsbseq pc, r1, r8, ror #26 │ │ │ │ - rsbseq pc, r1, r2, asr #26 │ │ │ │ - rsbseq sp, r1, sl, asr #20 │ │ │ │ - ldrshteq pc, [r1], #-202 @ 0xffffff36 @ │ │ │ │ - rsbseq pc, r1, ip, ror #23 │ │ │ │ - ldrsbteq pc, [r1], #-184 @ 0xffffff48 @ │ │ │ │ + rsbseq r0, r2, r6, lsr #14 │ │ │ │ + rsbseq lr, r1, ip, lsr #8 │ │ │ │ + rsbseq r0, r2, r2, lsr #12 │ │ │ │ + rsbseq lr, r1, r6, lsr #6 │ │ │ │ + rsbseq r0, r2, r2, lsl #12 │ │ │ │ + rsbseq lr, r1, r6, lsl #6 │ │ │ │ + rsbseq r0, r2, r2, ror #11 │ │ │ │ + rsbseq lr, r1, r6, ror #5 │ │ │ │ + rsbseq r0, r2, r2, asr #11 │ │ │ │ + rsbseq lr, r1, r6, asr #5 │ │ │ │ + rsbseq r0, r2, r8, lsl #8 │ │ │ │ + rsbseq r0, r2, ip, asr #32 │ │ │ │ + rsbseq sp, r1, r2, asr sp │ │ │ │ + rsbseq r0, r2, sl, lsr #32 │ │ │ │ + rsbseq sp, r1, r0, lsr sp │ │ │ │ + rsbseq r0, r2, r6 │ │ │ │ + rsbseq sp, r1, ip, lsl #26 │ │ │ │ + rsbseq pc, r1, r2, asr pc @ │ │ │ │ + rsbseq pc, r1, lr, lsr #30 │ │ │ │ + rsbseq pc, r1, r8, lsl pc @ │ │ │ │ + ldrhteq pc, [r1], #-236 @ 0xffffff14 @ │ │ │ │ + ldrhteq pc, [r1], #-220 @ 0xffffff24 @ │ │ │ │ + rsbseq sp, r1, r4, asr #21 │ │ │ │ + rsbseq pc, r1, r0, ror sp @ │ │ │ │ + rsbseq pc, r1, sl, asr #26 │ │ │ │ + rsbseq sp, r1, r2, asr sl │ │ │ │ + rsbseq pc, r1, r2, lsl #26 │ │ │ │ + ldrshteq pc, [r1], #-180 @ 0xffffff4c @ │ │ │ │ + rsbseq pc, r1, r0, ror #23 │ │ │ │ ldmibeq r8!, {r0, r1, r2, r3, r4, r6, r7, fp, ip, sp, lr, pc}^ │ │ │ │ mvnspl pc, pc, asr #8 │ │ │ │ ldrbtmi r4, [r8], #-1591 @ 0xfffff9c9 │ │ │ │ @ instruction: 0xf74f300c │ │ │ │ @ instruction: 0xf8dffae1 │ │ │ │ ldrtmi r0, [r1], -ip, ror #19 │ │ │ │ @ instruction: 0xf74f4478 │ │ │ │ @@ -186571,15 +186571,15 @@ │ │ │ │ mvnscc pc, pc, asr #32 │ │ │ │ @ instruction: 0xf74e4478 │ │ │ │ @ instruction: 0xf04fffd1 │ │ │ │ @ instruction: 0x461732ff │ │ │ │ svclt 0x00c9f7fd │ │ │ │ ldmdavs fp, {r0, r2, r8, r9, fp, ip, pc} │ │ │ │ bls 5772d0 │ │ │ │ - ble 85a4c8 │ │ │ │ + ble 85a4c8 │ │ │ │ @ instruction: 0xf05c4628 │ │ │ │ bmi fef858e4 │ │ │ │ mvnne pc, #536870916 @ 0x20000004 │ │ │ │ ldrbtmi sl, [sl], #-2347 @ 0xfffff6d5 │ │ │ │ @ instruction: 0xf802f74e │ │ │ │ ldmdavs fp, {r0, r2, r8, r9, fp, ip, pc} │ │ │ │ ldmiblt r3, {r0, r1, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc} │ │ │ │ @@ -186713,75 +186713,75 @@ │ │ │ │ @ instruction: 0xf74e300c │ │ │ │ stmdami r1, {r0, r1, r2, r4, r5, r6, r7, r8, sl, fp, ip, sp, lr, pc}^ │ │ │ │ mvnscc pc, pc, asr #32 │ │ │ │ @ instruction: 0xf74e4478 │ │ │ │ @ instruction: 0xf04ffeb1 │ │ │ │ @ instruction: 0x461732ff │ │ │ │ mcrlt 7, 5, pc, cr9, cr13, {7} @ │ │ │ │ - rsbseq pc, r1, sl, lsl sl @ │ │ │ │ - rsbseq sp, r1, r0, lsr #14 │ │ │ │ - ldrshteq pc, [r1], #-150 @ 0xffffff6a @ │ │ │ │ - ldrshteq sp, [r1], #-108 @ 0xffffff94 │ │ │ │ - ldrsbteq pc, [r1], #-148 @ 0xffffff6c @ │ │ │ │ - ldrsbteq sp, [r1], #-106 @ 0xffffff96 │ │ │ │ - rsbseq pc, r1, r0, ror r9 @ │ │ │ │ - rsbseq sp, r1, r4, ror r6 │ │ │ │ - ldrshteq pc, [r1], #-134 @ 0xffffff7a @ │ │ │ │ - rsbseq pc, r1, r2, asr #16 │ │ │ │ - rsbseq pc, r1, r0, asr #16 │ │ │ │ - rsbseq sp, r1, r2, asr #10 │ │ │ │ - rsbseq pc, r1, r0, lsl #15 │ │ │ │ - rsbseq pc, r1, ip, asr #14 │ │ │ │ - rsbseq pc, r1, r6, asr r7 @ │ │ │ │ - rsbseq sp, r1, ip, asr r4 │ │ │ │ - rsbseq pc, r1, r4, lsr r7 @ │ │ │ │ - rsbseq sp, r1, sl, lsr r4 │ │ │ │ - rsbseq pc, r1, r2, lsl r7 @ │ │ │ │ - rsbseq sp, r1, r8, lsl r4 │ │ │ │ - rsbseq pc, r1, r8, asr #13 │ │ │ │ - rsbseq pc, r1, r2, asr #13 │ │ │ │ - rsbseq sp, r1, r8, asr #7 │ │ │ │ - rsbseq pc, r1, ip, ror r6 @ │ │ │ │ - rsbseq pc, r1, lr, lsl #12 │ │ │ │ - rsbseq sp, r1, r4, lsl r3 │ │ │ │ - rsbseq pc, r1, sl, ror #11 │ │ │ │ - ldrshteq sp, [r1], #-32 @ 0xffffffe0 │ │ │ │ - rsbseq pc, r1, sl, asr #11 │ │ │ │ - rsbseq sp, r1, lr, asr #5 │ │ │ │ - rsbseq pc, r1, r6, lsr #11 │ │ │ │ - rsbseq sp, r1, ip, lsr #5 │ │ │ │ - rsbseq pc, r1, sl, ror r4 @ │ │ │ │ - ldrshteq pc, [r1], #-54 @ 0xffffffca @ │ │ │ │ - ldrshteq sp, [r1], #-12 │ │ │ │ - ldrhteq pc, [r1], #-60 @ 0xffffffc4 @ │ │ │ │ - rsbseq sp, r1, r0, asr #1 │ │ │ │ - rsbseq pc, r1, r0, lsr #6 │ │ │ │ - rsbseq sp, r1, r8, lsr #32 │ │ │ │ - ldrshteq pc, [r1], #-36 @ 0xffffffdc @ │ │ │ │ - ldrshteq ip, [r1], #-250 @ 0xffffff06 │ │ │ │ - rsbseq pc, r1, r6, asr #5 │ │ │ │ - rsbseq ip, r1, lr, asr #31 │ │ │ │ - rsbseq pc, r1, r6, lsr #5 │ │ │ │ - rsbseq ip, r1, sl, lsr #31 │ │ │ │ - rsbseq pc, r1, r6, lsl #5 │ │ │ │ - rsbseq ip, r1, ip, lsl #31 │ │ │ │ - rsbseq pc, r1, r2, lsr r2 @ │ │ │ │ - rsbseq pc, r1, r8, lsr r2 @ │ │ │ │ - rsbseq ip, r1, r0, asr #30 │ │ │ │ - rsbseq pc, r1, lr, ror #3 │ │ │ │ - rsbseq pc, r1, r4, ror #2 │ │ │ │ - rsbseq ip, r1, sl, ror #28 │ │ │ │ - rsbseq pc, r1, r4, asr #2 │ │ │ │ - rsbseq ip, r1, ip, asr #28 │ │ │ │ - rsbseq pc, r1, r6, lsr #2 │ │ │ │ - rsbseq ip, r1, lr, lsr #28 │ │ │ │ - rsbseq pc, r1, r0, ror r0 @ │ │ │ │ - rsbseq ip, r1, r8, ror sp │ │ │ │ - rsbseq pc, r1, r6, asr #32 │ │ │ │ - rsbseq ip, r1, ip, asr #26 │ │ │ │ + rsbseq pc, r1, r2, lsr #20 │ │ │ │ + rsbseq sp, r1, r8, lsr #14 │ │ │ │ + ldrshteq pc, [r1], #-158 @ 0xffffff62 @ │ │ │ │ + rsbseq sp, r1, r4, lsl #14 │ │ │ │ + ldrsbteq pc, [r1], #-156 @ 0xffffff64 @ │ │ │ │ + rsbseq sp, r1, r2, ror #13 │ │ │ │ + rsbseq pc, r1, r8, ror r9 @ │ │ │ │ + rsbseq sp, r1, ip, ror r6 │ │ │ │ + ldrshteq pc, [r1], #-142 @ 0xffffff72 @ │ │ │ │ + rsbseq pc, r1, sl, asr #16 │ │ │ │ + rsbseq pc, r1, r8, asr #16 │ │ │ │ + rsbseq sp, r1, sl, asr #10 │ │ │ │ + rsbseq pc, r1, r8, lsl #15 │ │ │ │ + rsbseq pc, r1, r4, asr r7 @ │ │ │ │ + rsbseq pc, r1, lr, asr r7 @ │ │ │ │ + rsbseq sp, r1, r4, ror #8 │ │ │ │ + rsbseq pc, r1, ip, lsr r7 @ │ │ │ │ + rsbseq sp, r1, r2, asr #8 │ │ │ │ + rsbseq pc, r1, sl, lsl r7 @ │ │ │ │ + rsbseq sp, r1, r0, lsr #8 │ │ │ │ + ldrsbteq pc, [r1], #-96 @ 0xffffffa0 @ │ │ │ │ + rsbseq pc, r1, sl, asr #13 │ │ │ │ + ldrsbteq sp, [r1], #-48 @ 0xffffffd0 │ │ │ │ + rsbseq pc, r1, r4, lsl #13 │ │ │ │ + rsbseq pc, r1, r6, lsl r6 @ │ │ │ │ + rsbseq sp, r1, ip, lsl r3 │ │ │ │ + ldrshteq pc, [r1], #-82 @ 0xffffffae @ │ │ │ │ + ldrshteq sp, [r1], #-40 @ 0xffffffd8 │ │ │ │ + ldrsbteq pc, [r1], #-82 @ 0xffffffae @ │ │ │ │ + ldrsbteq sp, [r1], #-38 @ 0xffffffda │ │ │ │ + rsbseq pc, r1, lr, lsr #11 │ │ │ │ + ldrhteq sp, [r1], #-36 @ 0xffffffdc │ │ │ │ + rsbseq pc, r1, r2, lsl #9 │ │ │ │ + ldrshteq pc, [r1], #-62 @ 0xffffffc2 @ │ │ │ │ + rsbseq sp, r1, r4, lsl #2 │ │ │ │ + rsbseq pc, r1, r4, asr #7 │ │ │ │ + rsbseq sp, r1, r8, asr #1 │ │ │ │ + rsbseq pc, r1, r8, lsr #6 │ │ │ │ + rsbseq sp, r1, r0, lsr r0 │ │ │ │ + ldrshteq pc, [r1], #-44 @ 0xffffffd4 @ │ │ │ │ + rsbseq sp, r1, r2 │ │ │ │ + rsbseq pc, r1, lr, asr #5 │ │ │ │ + ldrsbteq ip, [r1], #-246 @ 0xffffff0a │ │ │ │ + rsbseq pc, r1, lr, lsr #5 │ │ │ │ + ldrhteq ip, [r1], #-242 @ 0xffffff0e │ │ │ │ + rsbseq pc, r1, lr, lsl #5 │ │ │ │ + @ instruction: 0x0071cf94 │ │ │ │ + rsbseq pc, r1, sl, lsr r2 @ │ │ │ │ + rsbseq pc, r1, r0, asr #4 │ │ │ │ + rsbseq ip, r1, r8, asr #30 │ │ │ │ + ldrshteq pc, [r1], #-22 @ 0xffffffea @ │ │ │ │ + rsbseq pc, r1, ip, ror #2 │ │ │ │ + rsbseq ip, r1, r2, ror lr │ │ │ │ + rsbseq pc, r1, ip, asr #2 │ │ │ │ + rsbseq ip, r1, r4, asr lr │ │ │ │ + rsbseq pc, r1, lr, lsr #2 │ │ │ │ + rsbseq ip, r1, r6, lsr lr │ │ │ │ + rsbseq pc, r1, r8, ror r0 @ │ │ │ │ + rsbseq ip, r1, r0, lsl #27 │ │ │ │ + rsbseq pc, r1, lr, asr #32 │ │ │ │ + rsbseq ip, r1, r4, asr sp │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ blhi 304670 >::_M_default_append(unsigned int)@@Base+0x81aac> │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x0068f8cc │ │ │ │ @ instruction: 0x4604b095 │ │ │ │ @ instruction: 0xf8df9103 │ │ │ │ @@ -187442,17 +187442,17 @@ │ │ │ │ mrc 7, 5, lr, cr4, cr10, {1} │ │ │ │ vsqrt.f64 d16, d6 │ │ │ │ @ instruction: 0xf67ffa10 │ │ │ │ @ instruction: 0xe6edacfa │ │ │ │ movsvs pc, #29360128 @ 0x1c00000 │ │ │ │ ldc 7, cr9, [r3, #-64] @ 0xffffffc0 │ │ │ │ strbt r6, [r7], r2, lsl #22 │ │ │ │ - rsbseq sp, r1, r4, asr r8 │ │ │ │ - rsbseq lr, r1, r6, lsr #13 │ │ │ │ - rsbseq ip, r1, lr, lsr #7 │ │ │ │ + rsbseq sp, r1, ip, asr r8 │ │ │ │ + rsbseq lr, r1, lr, lsr #13 │ │ │ │ + ldrhteq ip, [r1], #-54 @ 0xffffffca │ │ │ │ mvnsmi lr, #737280 @ 0xb4000 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00a0f8cc │ │ │ │ bmi ffc35e84 │ │ │ │ strcs r4, [r0, #-2541] @ 0xfffff613 │ │ │ │ mcrmi 4, 7, r4, cr13, cr10, {3} │ │ │ │ @@ -187688,74 +187688,74 @@ │ │ │ │ cdp2 7, 5, cr15, cr10, cr13, {2} │ │ │ │ strtmi r4, [r1], -r1, asr #16 │ │ │ │ @ instruction: 0xf74d4478 │ │ │ │ @ instruction: 0xe64dff15 │ │ │ │ ... │ │ │ │ @ instruction: 0xfffef77d │ │ │ │ rsbseq r4, sp, r4, asr #27 │ │ │ │ - ldrsbteq ip, [r1], #-212 @ 0xffffff2c │ │ │ │ + ldrsbteq ip, [r1], #-220 @ 0xffffff24 │ │ │ │ @ instruction: 0x000011b8 │ │ │ │ - rsbseq lr, r1, sl, lsl #14 │ │ │ │ - rsbseq lr, r1, lr, ror #8 │ │ │ │ - rsbseq ip, r1, r6, ror r1 │ │ │ │ + rsbseq lr, r1, r2, lsl r7 │ │ │ │ + rsbseq lr, r1, r6, ror r4 │ │ │ │ + rsbseq ip, r1, lr, ror r1 │ │ │ │ rsbseq r4, sp, r4, lsl #27 │ │ │ │ andeq sl, r0, fp, asr #20 │ │ │ │ - ldrsbteq lr, [r1], #-104 @ 0xffffff98 │ │ │ │ - rsbseq lr, r1, sl, ror #7 │ │ │ │ + rsbseq lr, r1, r0, ror #13 │ │ │ │ + ldrshteq lr, [r1], #-50 @ 0xffffffce │ │ │ │ @ instruction: 0xfffee3f5 │ │ │ │ @ instruction: 0xfffec615 │ │ │ │ @ instruction: 0xfffedd11 │ │ │ │ - rsbseq lr, r1, ip, lsr #13 │ │ │ │ + ldrhteq lr, [r1], #-100 @ 0xffffff9c │ │ │ │ @ instruction: 0xffff5521 │ │ │ │ ldrdeq r6, [r0], -r5 │ │ │ │ andeq r1, r0, r7, lsr r1 │ │ │ │ - @ instruction: 0x0071e390 │ │ │ │ - @ instruction: 0x0071c098 │ │ │ │ - rsbseq lr, r1, r6, ror r3 │ │ │ │ - rsbseq ip, r1, lr, ror r0 │ │ │ │ - rsbseq lr, r1, ip, asr r3 │ │ │ │ - rsbseq ip, r1, r4, rrx │ │ │ │ + @ instruction: 0x0071e398 │ │ │ │ + rsbseq ip, r1, r0, lsr #1 │ │ │ │ + rsbseq lr, r1, lr, ror r3 │ │ │ │ + rsbseq ip, r1, r6, lsl #1 │ │ │ │ + rsbseq lr, r1, r4, ror #6 │ │ │ │ + rsbseq ip, r1, ip, rrx │ │ │ │ @ instruction: 0xfffedb57 │ │ │ │ @ instruction: 0xffff0489 │ │ │ │ - rsbseq lr, r1, lr, lsl r3 │ │ │ │ - rsbseq ip, r1, r6, lsr #32 │ │ │ │ - rsbseq lr, r1, r4, lsl #6 │ │ │ │ - rsbseq ip, r1, ip │ │ │ │ - rsbseq lr, r1, r8, ror #5 │ │ │ │ - ldrshteq fp, [r1], #-246 @ 0xffffff0a │ │ │ │ + rsbseq lr, r1, r6, lsr #6 │ │ │ │ + rsbseq ip, r1, lr, lsr #32 │ │ │ │ + rsbseq lr, r1, ip, lsl #6 │ │ │ │ + rsbseq ip, r1, r4, lsl r0 │ │ │ │ + ldrshteq lr, [r1], #-32 @ 0xffffffe0 │ │ │ │ + ldrshteq fp, [r1], #-254 @ 0xffffff02 │ │ │ │ @ instruction: 0xffff0261 │ │ │ │ - @ instruction: 0x0071e29e │ │ │ │ - rsbseq fp, r1, r6, lsr #31 │ │ │ │ + rsbseq lr, r1, r6, lsr #5 │ │ │ │ + rsbseq fp, r1, lr, lsr #31 │ │ │ │ @ instruction: 0xffff9e2d │ │ │ │ - rsbseq lr, r1, r2, ror r2 │ │ │ │ - rsbseq fp, r1, sl, ror pc │ │ │ │ + rsbseq lr, r1, sl, ror r2 │ │ │ │ + rsbseq fp, r1, r2, lsl #31 │ │ │ │ @ instruction: 0xffff0191 │ │ │ │ - rsbseq lr, r1, r6, asr #4 │ │ │ │ - rsbseq fp, r1, lr, asr #30 │ │ │ │ + rsbseq lr, r1, lr, asr #4 │ │ │ │ + rsbseq fp, r1, r6, asr pc │ │ │ │ @ instruction: 0xffff59fd │ │ │ │ - rsbseq lr, r1, sl, lsl r2 │ │ │ │ - rsbseq fp, r1, r2, lsr #30 │ │ │ │ + rsbseq lr, r1, r2, lsr #4 │ │ │ │ + rsbseq fp, r1, sl, lsr #30 │ │ │ │ @ instruction: 0xffff060d │ │ │ │ - rsbseq lr, r1, lr, ror #3 │ │ │ │ - ldrshteq fp, [r1], #-230 @ 0xffffff1a │ │ │ │ + ldrshteq lr, [r1], #-22 @ 0xffffffea │ │ │ │ + ldrshteq fp, [r1], #-238 @ 0xffffff12 │ │ │ │ @ instruction: 0xfffed8a1 │ │ │ │ - rsbseq lr, r1, r2, asr #3 │ │ │ │ - rsbseq fp, r1, sl, asr #29 │ │ │ │ + rsbseq lr, r1, sl, asr #3 │ │ │ │ + ldrsbteq fp, [r1], #-226 @ 0xffffff1e │ │ │ │ @ instruction: 0xfffed7a1 │ │ │ │ - @ instruction: 0x0071e192 │ │ │ │ - @ instruction: 0x0071be9a │ │ │ │ + @ instruction: 0x0071e19a │ │ │ │ + rsbseq fp, r1, r2, lsr #29 │ │ │ │ @ instruction: 0xfffed739 │ │ │ │ - rsbseq lr, r1, r6, ror #2 │ │ │ │ - rsbseq fp, r1, lr, ror #28 │ │ │ │ + rsbseq lr, r1, lr, ror #2 │ │ │ │ + rsbseq fp, r1, r6, ror lr │ │ │ │ @ instruction: 0xfffeae95 │ │ │ │ - rsbseq lr, r1, sl, lsr r1 │ │ │ │ - rsbseq fp, r1, r2, asr #28 │ │ │ │ + rsbseq lr, r1, r2, asr #2 │ │ │ │ + rsbseq fp, r1, sl, asr #28 │ │ │ │ @ instruction: 0xffff04bd │ │ │ │ - rsbseq lr, r1, ip, lsl #2 │ │ │ │ - rsbseq fp, r1, r4, lsl lr │ │ │ │ + rsbseq lr, r1, r4, lsl r1 │ │ │ │ + rsbseq fp, r1, ip, lsl lr │ │ │ │ ldmdacs ip, {r0, r1, r2, r3, r4, r6, r7, fp, ip, sp, lr, pc}^ │ │ │ │ stmdbls ip, {r6, r9, sl, lr} │ │ │ │ @ instruction: 0xf047447a │ │ │ │ strmi pc, [r4], -pc, asr #8 │ │ │ │ andle r2, lr, r1, lsl #16 │ │ │ │ stmdaeq ip, {r0, r1, r2, r3, r4, r6, r7, fp, ip, sp, lr, pc}^ │ │ │ │ orrsmi pc, r2, r4, asr #4 │ │ │ │ @@ -188284,136 +188284,136 @@ │ │ │ │ adcsge lr, r5, sp, lsl #27 │ │ │ │ mrccc 6, 5, ip, cr0, cr7, {7} │ │ │ │ @ instruction: 0xffffffff │ │ │ │ svcvc 0x00efffff │ │ │ │ andeq r0, r0, r0 │ │ │ │ smlawbmi lr, r0, r4, r8 │ │ │ │ @ instruction: 0xffff59b5 │ │ │ │ - ldrsbteq sp, [r1], #-252 @ 0xffffff04 │ │ │ │ - rsbseq fp, r1, r2, ror #25 │ │ │ │ + rsbseq sp, r1, r4, ror #31 │ │ │ │ + rsbseq fp, r1, sl, ror #25 │ │ │ │ andeq r3, r0, r7, lsr r5 │ │ │ │ - rsbseq sp, r1, sl, lsr #31 │ │ │ │ - ldrhteq fp, [r1], #-192 @ 0xffffff40 │ │ │ │ + ldrhteq sp, [r1], #-242 @ 0xffffff0e │ │ │ │ + ldrhteq fp, [r1], #-200 @ 0xffffff38 │ │ │ │ andeq r7, r0, pc, lsr #18 │ │ │ │ - rsbseq sp, r1, r0, ror pc │ │ │ │ - rsbseq fp, r1, r6, ror ip │ │ │ │ + rsbseq sp, r1, r8, ror pc │ │ │ │ + rsbseq fp, r1, lr, ror ip │ │ │ │ @ instruction: 0xfffed27f │ │ │ │ - rsbseq sp, r1, lr, lsr pc │ │ │ │ - rsbseq fp, r1, r4, asr #24 │ │ │ │ + rsbseq sp, r1, r6, asr #30 │ │ │ │ + rsbseq fp, r1, ip, asr #24 │ │ │ │ andeq r2, r0, r3, lsl #26 │ │ │ │ - rsbseq sp, r1, r4, lsl #30 │ │ │ │ - rsbseq fp, r1, sl, lsl #24 │ │ │ │ + rsbseq sp, r1, ip, lsl #30 │ │ │ │ + rsbseq fp, r1, r2, lsl ip │ │ │ │ @ instruction: 0xffff3597 │ │ │ │ - ldrsbteq sp, [r1], #-226 @ 0xffffff1e │ │ │ │ - ldrsbteq fp, [r1], #-184 @ 0xffffff48 │ │ │ │ + ldrsbteq sp, [r1], #-234 @ 0xffffff16 │ │ │ │ + rsbseq fp, r1, r0, ror #23 │ │ │ │ @ instruction: 0xffff537f │ │ │ │ @ instruction: 0xffff54c5 │ │ │ │ - rsbseq sp, r1, ip, lsl #29 │ │ │ │ - @ instruction: 0x0071bb92 │ │ │ │ + @ instruction: 0x0071de94 │ │ │ │ + @ instruction: 0x0071bb9a │ │ │ │ @ instruction: 0xfffece1b │ │ │ │ - rsbseq sp, r1, sl, asr lr │ │ │ │ - rsbseq fp, r1, r0, ror #22 │ │ │ │ + rsbseq sp, r1, r2, ror #28 │ │ │ │ + rsbseq fp, r1, r8, ror #22 │ │ │ │ @ instruction: 0xffff4f39 │ │ │ │ - rsbseq sp, r1, r8, lsr #28 │ │ │ │ - rsbseq fp, r1, lr, lsr #22 │ │ │ │ + rsbseq sp, r1, r0, lsr lr │ │ │ │ + rsbseq fp, r1, r6, lsr fp │ │ │ │ @ instruction: 0xfffeb5ef │ │ │ │ - ldrshteq sp, [r1], #-214 @ 0xffffff2a │ │ │ │ - ldrshteq fp, [r1], #-172 @ 0xffffff54 │ │ │ │ + ldrshteq sp, [r1], #-222 @ 0xffffff22 │ │ │ │ + rsbseq fp, r1, r4, lsl #22 │ │ │ │ @ instruction: 0xfffeb56d │ │ │ │ - rsbseq sp, r1, r4, asr #27 │ │ │ │ - rsbseq fp, r1, sl, asr #21 │ │ │ │ - ldrhteq lr, [r1], #-12 │ │ │ │ - ldrsbteq ip, [r1], #-100 @ 0xffffff9c │ │ │ │ + rsbseq sp, r1, ip, asr #27 │ │ │ │ + ldrsbteq fp, [r1], #-162 @ 0xffffff5e │ │ │ │ + rsbseq lr, r1, r4, asr #1 │ │ │ │ + ldrsbteq ip, [r1], #-108 @ 0xffffff94 │ │ │ │ andeq r6, r0, r5, lsl #12 │ │ │ │ - rsbseq lr, r1, r8, ror r0 │ │ │ │ - rsbseq sl, r1, sl, lsl fp │ │ │ │ - rsbseq sp, r1, ip, lsr sp │ │ │ │ - rsbseq fp, r1, r2, asr #20 │ │ │ │ - rsbseq sp, r1, lr, lsl sp │ │ │ │ - rsbseq fp, r1, r4, lsr #20 │ │ │ │ - rsbseq sl, r1, r2, asr fp │ │ │ │ - rsbseq lr, r1, r4, lsr r0 │ │ │ │ - ldrsbteq sp, [r1], #-194 @ 0xffffff3e │ │ │ │ - ldrsbteq fp, [r1], #-152 @ 0xffffff68 │ │ │ │ - rsbseq sl, r1, sl, ror #22 │ │ │ │ - rsbseq lr, r1, r0, lsl r0 │ │ │ │ - rsbseq sp, r1, ip, lsl #25 │ │ │ │ - @ instruction: 0x0071b992 │ │ │ │ - @ instruction: 0x0071ab9e │ │ │ │ - rsbseq sp, r1, sl, ror #31 │ │ │ │ - rsbseq sp, r1, r4, asr #24 │ │ │ │ - rsbseq fp, r1, sl, asr #18 │ │ │ │ - ldrhteq sl, [r1], #-176 @ 0xffffff50 │ │ │ │ - rsbseq sp, r1, r0, asr #31 │ │ │ │ - ldrshteq sp, [r1], #-186 @ 0xffffff46 │ │ │ │ - rsbseq fp, r1, r0, lsl #18 │ │ │ │ - rsbseq r7, r1, r2, lsl #14 │ │ │ │ - rsbseq sp, r1, r0, lsr #31 │ │ │ │ - ldrhteq sp, [r1], #-182 @ 0xffffff4a │ │ │ │ - ldrhteq fp, [r1], #-140 @ 0xffffff74 │ │ │ │ - rsbseq r7, r1, r2, lsr #14 │ │ │ │ - rsbseq sp, r1, r0, lsl #31 │ │ │ │ - rsbseq sp, r1, r2, ror fp │ │ │ │ - rsbseq fp, r1, r8, ror r8 │ │ │ │ - rsbseq sp, r1, lr, asr pc │ │ │ │ - rsbseq sp, r1, lr, lsl #31 │ │ │ │ - rsbseq sp, r1, r2, lsr #22 │ │ │ │ - rsbseq fp, r1, r8, lsr #16 │ │ │ │ - rsbseq sp, r1, r8, ror #30 │ │ │ │ - ldrhteq sp, [r1], #-254 @ 0xffffff02 │ │ │ │ - ldrsbteq sp, [r1], #-164 @ 0xffffff5c │ │ │ │ - ldrsbteq fp, [r1], #-122 @ 0xffffff86 │ │ │ │ - @ instruction: 0x0071df9e │ │ │ │ - rsbseq lr, r1, ip │ │ │ │ - rsbseq sp, r1, r6, lsl #21 │ │ │ │ - rsbseq fp, r1, ip, lsl #15 │ │ │ │ + rsbseq lr, r1, r0, lsl #1 │ │ │ │ + rsbseq sl, r1, r2, lsr #22 │ │ │ │ + rsbseq sp, r1, r4, asr #26 │ │ │ │ + rsbseq fp, r1, sl, asr #20 │ │ │ │ + rsbseq sp, r1, r6, lsr #26 │ │ │ │ + rsbseq fp, r1, ip, lsr #20 │ │ │ │ + rsbseq sl, r1, sl, asr fp │ │ │ │ + rsbseq lr, r1, ip, lsr r0 │ │ │ │ + ldrsbteq sp, [r1], #-202 @ 0xffffff36 │ │ │ │ + rsbseq fp, r1, r0, ror #19 │ │ │ │ + rsbseq sl, r1, r2, ror fp │ │ │ │ + rsbseq lr, r1, r8, lsl r0 │ │ │ │ + @ instruction: 0x0071dc94 │ │ │ │ + @ instruction: 0x0071b99a │ │ │ │ + rsbseq sl, r1, r6, lsr #23 │ │ │ │ ldrshteq sp, [r1], #-242 @ 0xffffff0e │ │ │ │ - rsbseq lr, r1, ip, asr #32 │ │ │ │ - rsbseq sp, r1, r6, lsr sl │ │ │ │ - rsbseq fp, r1, lr, lsr r7 │ │ │ │ - rsbseq lr, r1, lr, lsr #32 │ │ │ │ - rsbseq lr, r1, r4, asr #1 │ │ │ │ - ldrshteq sp, [r1], #-144 @ 0xffffff70 │ │ │ │ - ldrshteq fp, [r1], #-104 @ 0xffffff98 │ │ │ │ - ldrhteq lr, [r1], #-0 │ │ │ │ - rsbseq lr, r1, lr, lsl r1 │ │ │ │ - ldrhteq sp, [r1], #-148 @ 0xffffff6c │ │ │ │ - ldrhteq fp, [r1], #-108 @ 0xffffff94 │ │ │ │ - rsbseq lr, r1, r6, lsl #2 │ │ │ │ - rsbseq lr, r1, ip, lsr r1 │ │ │ │ - rsbseq sp, r1, r8, ror r9 │ │ │ │ - rsbseq fp, r1, r0, lsl #13 │ │ │ │ - rsbseq lr, r1, sl, lsr #2 │ │ │ │ - rsbseq lr, r1, r8, asr r1 │ │ │ │ - rsbseq sp, r1, ip, lsr r9 │ │ │ │ - rsbseq fp, r1, r4, asr #12 │ │ │ │ - @ instruction: 0x0071d492 │ │ │ │ + rsbseq sp, r1, ip, asr #24 │ │ │ │ + rsbseq fp, r1, r2, asr r9 │ │ │ │ + ldrhteq sl, [r1], #-184 @ 0xffffff48 │ │ │ │ + rsbseq sp, r1, r8, asr #31 │ │ │ │ + rsbseq sp, r1, r2, lsl #24 │ │ │ │ + rsbseq fp, r1, r8, lsl #18 │ │ │ │ + rsbseq r7, r1, sl, lsl #14 │ │ │ │ + rsbseq sp, r1, r8, lsr #31 │ │ │ │ + ldrhteq sp, [r1], #-190 @ 0xffffff42 │ │ │ │ + rsbseq fp, r1, r4, asr #17 │ │ │ │ + rsbseq r7, r1, sl, lsr #14 │ │ │ │ + rsbseq sp, r1, r8, lsl #31 │ │ │ │ + rsbseq sp, r1, sl, ror fp │ │ │ │ + rsbseq fp, r1, r0, lsl #17 │ │ │ │ + rsbseq sp, r1, r6, ror #30 │ │ │ │ + @ instruction: 0x0071df96 │ │ │ │ + rsbseq sp, r1, sl, lsr #22 │ │ │ │ + rsbseq fp, r1, r0, lsr r8 │ │ │ │ + rsbseq sp, r1, r0, ror pc │ │ │ │ + rsbseq sp, r1, r6, asr #31 │ │ │ │ + ldrsbteq sp, [r1], #-172 @ 0xffffff54 │ │ │ │ + rsbseq fp, r1, r2, ror #15 │ │ │ │ + rsbseq sp, r1, r6, lsr #31 │ │ │ │ + rsbseq lr, r1, r4, lsl r0 │ │ │ │ + rsbseq sp, r1, lr, lsl #21 │ │ │ │ + @ instruction: 0x0071b794 │ │ │ │ + ldrshteq sp, [r1], #-250 @ 0xffffff06 │ │ │ │ + rsbseq lr, r1, r4, asr r0 │ │ │ │ + rsbseq sp, r1, lr, lsr sl │ │ │ │ + rsbseq fp, r1, r6, asr #14 │ │ │ │ + rsbseq lr, r1, r6, lsr r0 │ │ │ │ + rsbseq lr, r1, ip, asr #1 │ │ │ │ + ldrshteq sp, [r1], #-152 @ 0xffffff68 │ │ │ │ + rsbseq fp, r1, r0, lsl #14 │ │ │ │ + ldrhteq lr, [r1], #-8 │ │ │ │ + rsbseq lr, r1, r6, lsr #2 │ │ │ │ + ldrhteq sp, [r1], #-156 @ 0xffffff64 │ │ │ │ + rsbseq fp, r1, r4, asr #13 │ │ │ │ + rsbseq lr, r1, lr, lsl #2 │ │ │ │ rsbseq lr, r1, r4, asr #2 │ │ │ │ - rsbseq sp, r1, r0, lsl #18 │ │ │ │ - rsbseq fp, r1, r8, lsl #12 │ │ │ │ - rsbseq lr, r1, lr, lsr #2 │ │ │ │ - rsbseq lr, r1, ip, ror #2 │ │ │ │ - rsbseq sp, r1, r4, asr #17 │ │ │ │ - rsbseq fp, r1, ip, asr #11 │ │ │ │ - rsbseq lr, r1, sl, asr r1 │ │ │ │ - rsbseq lr, r1, r8, asr #3 │ │ │ │ - rsbseq sp, r1, r8, lsl #17 │ │ │ │ - @ instruction: 0x0071b590 │ │ │ │ - rsbseq sl, r1, r6, ror #16 │ │ │ │ - ldrhteq lr, [r1], #-20 @ 0xffffffec │ │ │ │ - rsbseq sp, r1, ip, asr #16 │ │ │ │ - rsbseq fp, r1, r4, asr r5 │ │ │ │ - @ instruction: 0x0071e196 │ │ │ │ - rsbseq lr, r1, r4, lsr #4 │ │ │ │ - rsbseq sp, r1, r0, lsl r8 │ │ │ │ - rsbseq fp, r1, r8, lsl r5 │ │ │ │ - rsbseq lr, r1, sl, lsl #4 │ │ │ │ - ldrshteq sp, [r1], #-58 @ 0xffffffc6 │ │ │ │ - rsbseq sp, r1, lr, asr #15 │ │ │ │ - ldrsbteq fp, [r1], #-70 @ 0xffffffba │ │ │ │ + rsbseq sp, r1, r0, lsl #19 │ │ │ │ + rsbseq fp, r1, r8, lsl #13 │ │ │ │ + rsbseq lr, r1, r2, lsr r1 │ │ │ │ + rsbseq lr, r1, r0, ror #2 │ │ │ │ + rsbseq sp, r1, r4, asr #18 │ │ │ │ + rsbseq fp, r1, ip, asr #12 │ │ │ │ + @ instruction: 0x0071d49a │ │ │ │ + rsbseq lr, r1, ip, asr #2 │ │ │ │ + rsbseq sp, r1, r8, lsl #18 │ │ │ │ + rsbseq fp, r1, r0, lsl r6 │ │ │ │ + rsbseq lr, r1, r6, lsr r1 │ │ │ │ + rsbseq lr, r1, r4, ror r1 │ │ │ │ + rsbseq sp, r1, ip, asr #17 │ │ │ │ + ldrsbteq fp, [r1], #-84 @ 0xffffffac │ │ │ │ + rsbseq lr, r1, r2, ror #2 │ │ │ │ + ldrsbteq lr, [r1], #-16 │ │ │ │ + @ instruction: 0x0071d890 │ │ │ │ + @ instruction: 0x0071b598 │ │ │ │ + rsbseq sl, r1, lr, ror #16 │ │ │ │ + ldrhteq lr, [r1], #-28 @ 0xffffffe4 │ │ │ │ + rsbseq sp, r1, r4, asr r8 │ │ │ │ + rsbseq fp, r1, ip, asr r5 │ │ │ │ + @ instruction: 0x0071e19e │ │ │ │ + rsbseq lr, r1, ip, lsr #4 │ │ │ │ + rsbseq sp, r1, r8, lsl r8 │ │ │ │ + rsbseq fp, r1, r0, lsr #10 │ │ │ │ + rsbseq lr, r1, r2, lsl r2 │ │ │ │ + rsbseq sp, r1, r2, lsl #8 │ │ │ │ + ldrsbteq sp, [r1], #-118 @ 0xffffff8a │ │ │ │ + ldrsbteq fp, [r1], #-78 @ 0xffffffb2 │ │ │ │ bmi feaf1768 │ │ │ │ cmncc r8, #168, 18 @ 0x2a0000 │ │ │ │ andeq lr, r0, sp, asr #19 │ │ │ │ ldrbtmi r4, [r9], #-1146 @ 0xfffffb86 │ │ │ │ stmib sp, {r6, r9, sl, lr}^ │ │ │ │ @ instruction: 0xf05f5502 │ │ │ │ strmi pc, [r4], -fp, lsl #14 │ │ │ │ @@ -188575,54 +188575,54 @@ │ │ │ │ andhi pc, r0, pc, lsr #7 │ │ │ │ @ instruction: 0xffffffff │ │ │ │ svcvc 0x00efffff │ │ │ │ andeq r0, r0, r0 │ │ │ │ addmi r4, pc, r0 │ │ │ │ ldmvc r5!, {r6, sl, fp, pc} │ │ │ │ ldrmi sl, [r5], #-3869 @ 0xfffff0e3 │ │ │ │ - rsbseq sp, r1, ip, ror r2 │ │ │ │ - rsbseq sp, r1, r6, ror #31 │ │ │ │ - rsbseq sp, r1, r6, lsl #11 │ │ │ │ - rsbseq fp, r1, lr, lsl #5 │ │ │ │ - ldrsbteq sp, [r1], #-240 @ 0xffffff10 │ │ │ │ - rsbseq lr, r1, sl, lsr #32 │ │ │ │ - rsbseq sp, r1, sl, asr #10 │ │ │ │ - rsbseq fp, r1, r2, asr r2 │ │ │ │ - rsbseq lr, r1, ip, lsl r0 │ │ │ │ - rsbseq lr, r1, r6, lsr #1 │ │ │ │ - rsbseq sp, r1, lr, lsl #10 │ │ │ │ - rsbseq fp, r1, r6, lsl r2 │ │ │ │ - @ instruction: 0x0071e094 │ │ │ │ - rsbseq lr, r1, lr, ror #1 │ │ │ │ - ldrsbteq sp, [r1], #-66 @ 0xffffffbe │ │ │ │ - ldrsbteq fp, [r1], #-26 @ 0xffffffe6 │ │ │ │ - ldrsbteq lr, [r1], #-8 │ │ │ │ - ldrshteq lr, [r1], #-14 │ │ │ │ - rsbseq sp, r1, lr, lsl #9 │ │ │ │ - @ instruction: 0x0071b196 │ │ │ │ - rsbseq lr, r1, r8, ror #1 │ │ │ │ - rsbseq lr, r1, r4, lsl r1 │ │ │ │ - rsbseq sp, r1, r6, asr #8 │ │ │ │ - rsbseq fp, r1, lr, asr #2 │ │ │ │ - ldrshteq lr, [r1], #-8 │ │ │ │ - rsbseq lr, r1, r2, asr r1 │ │ │ │ - rsbseq sp, r1, sl, lsl #8 │ │ │ │ - rsbseq fp, r1, r2, lsl r1 │ │ │ │ - rsbseq lr, r1, sl, lsr r1 │ │ │ │ - rsbseq lr, r1, ip, lsl #3 │ │ │ │ - rsbseq sp, r1, r4, asr #7 │ │ │ │ - rsbseq fp, r1, ip, asr #1 │ │ │ │ - rsbseq lr, r1, r0, ror r1 │ │ │ │ - ldrhteq lr, [r1], #-30 @ 0xffffffe2 │ │ │ │ - rsbseq sp, r1, lr, ror r3 │ │ │ │ - rsbseq fp, r1, r6, lsl #1 │ │ │ │ - rsbseq lr, r1, r4, lsr #3 │ │ │ │ - ldrhteq lr, [r1], #-28 @ 0xffffffe4 │ │ │ │ - rsbseq sp, r1, ip, lsr r3 │ │ │ │ - rsbseq fp, r1, r4, asr #32 │ │ │ │ + rsbseq sp, r1, r4, lsl #5 │ │ │ │ + rsbseq sp, r1, lr, ror #31 │ │ │ │ + rsbseq sp, r1, lr, lsl #11 │ │ │ │ + @ instruction: 0x0071b296 │ │ │ │ + ldrsbteq sp, [r1], #-248 @ 0xffffff08 │ │ │ │ + rsbseq lr, r1, r2, lsr r0 │ │ │ │ + rsbseq sp, r1, r2, asr r5 │ │ │ │ + rsbseq fp, r1, sl, asr r2 │ │ │ │ + rsbseq lr, r1, r4, lsr #32 │ │ │ │ + rsbseq lr, r1, lr, lsr #1 │ │ │ │ + rsbseq sp, r1, r6, lsl r5 │ │ │ │ + rsbseq fp, r1, lr, lsl r2 │ │ │ │ + @ instruction: 0x0071e09c │ │ │ │ + ldrshteq lr, [r1], #-6 │ │ │ │ + ldrsbteq sp, [r1], #-74 @ 0xffffffb6 │ │ │ │ + rsbseq fp, r1, r2, ror #3 │ │ │ │ + rsbseq lr, r1, r0, ror #1 │ │ │ │ + rsbseq lr, r1, r6, lsl #2 │ │ │ │ + @ instruction: 0x0071d496 │ │ │ │ + @ instruction: 0x0071b19e │ │ │ │ + ldrshteq lr, [r1], #-0 │ │ │ │ + rsbseq lr, r1, ip, lsl r1 │ │ │ │ + rsbseq sp, r1, lr, asr #8 │ │ │ │ + rsbseq fp, r1, r6, asr r1 │ │ │ │ + rsbseq lr, r1, r0, lsl #2 │ │ │ │ + rsbseq lr, r1, sl, asr r1 │ │ │ │ + rsbseq sp, r1, r2, lsl r4 │ │ │ │ + rsbseq fp, r1, sl, lsl r1 │ │ │ │ + rsbseq lr, r1, r2, asr #2 │ │ │ │ + @ instruction: 0x0071e194 │ │ │ │ + rsbseq sp, r1, ip, asr #7 │ │ │ │ + ldrsbteq fp, [r1], #-4 │ │ │ │ + rsbseq lr, r1, r8, ror r1 │ │ │ │ + rsbseq lr, r1, r6, asr #3 │ │ │ │ + rsbseq sp, r1, r6, lsl #7 │ │ │ │ + rsbseq fp, r1, lr, lsl #1 │ │ │ │ + rsbseq lr, r1, ip, lsr #3 │ │ │ │ + rsbseq lr, r1, r4, asr #3 │ │ │ │ + rsbseq sp, r1, r4, asr #6 │ │ │ │ + rsbseq fp, r1, ip, asr #32 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ bl fec22084 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ssub8mi r0, r4, r0 │ │ │ │ @ instruction: 0xf7feb082 │ │ │ │ stmdacs r1, {r0, r2, r3, r6, r7, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ svclt 0x00084603 │ │ │ │ @@ -188633,16 +188633,16 @@ │ │ │ │ ldrbtmi r4, [r8], #-2054 @ 0xfffff7fa │ │ │ │ @ instruction: 0xf74c300c │ │ │ │ stmdami r5, {r0, r4, r5, r6, r7, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ ldrbtmi r9, [r8], #-2305 @ 0xfffff6ff │ │ │ │ @ instruction: 0xffacf74c │ │ │ │ ldrmi r9, [r8], -r1, lsl #22 │ │ │ │ ldclt 0, cr11, [r0, #-8] │ │ │ │ - rsbseq sp, r1, sl, lsr r2 │ │ │ │ - rsbseq sl, r1, r2, asr #30 │ │ │ │ + rsbseq sp, r1, r2, asr #4 │ │ │ │ + rsbseq sl, r1, sl, asr #30 │ │ │ │ ldrbmi lr, [r0, sp, lsr #18]! │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ strbeq pc, [r8, ip, asr #17] @ │ │ │ │ bmi 205c73c │ │ │ │ blmi 205c948 │ │ │ │ @ instruction: 0x460c447a │ │ │ │ @@ -188768,27 +188768,27 @@ │ │ │ │ stc2l 7, cr15, [r6, #304]! @ 0x130 │ │ │ │ ldrbtmi r4, [r8], #-2065 @ 0xfffff7ef │ │ │ │ cdp2 7, 10, cr15, cr2, cr12, {2} │ │ │ │ @ instruction: 0xf746e72c │ │ │ │ svclt 0x0000eb2e │ │ │ │ rsbseq r3, sp, ip, lsr #22 │ │ │ │ @ instruction: 0x000011b8 │ │ │ │ - rsbseq fp, r1, r2, lsr fp │ │ │ │ + rsbseq fp, r1, sl, lsr fp │ │ │ │ rsbseq r3, sp, r0, ror #21 │ │ │ │ - rsbseq sp, r1, ip, ror #2 │ │ │ │ - rsbseq sp, r1, r6, asr #31 │ │ │ │ - ldrsbteq sp, [r1], #-242 @ 0xffffff0e │ │ │ │ - rsbseq sp, r1, lr, ror #1 │ │ │ │ - ldrshteq sl, [r1], #-214 @ 0xffffff2a │ │ │ │ - @ instruction: 0x0071d09a │ │ │ │ - rsbseq sl, r1, r8, lsr #27 │ │ │ │ - rsbseq sp, r1, sl, asr #32 │ │ │ │ - rsbseq sl, r1, r8, asr sp │ │ │ │ - rsbseq sp, r1, r4, lsr #32 │ │ │ │ - ldrsbteq sl, [r1], #-18 @ 0xffffffee │ │ │ │ + rsbseq sp, r1, r4, ror r1 │ │ │ │ + rsbseq sp, r1, lr, asr #31 │ │ │ │ + ldrsbteq sp, [r1], #-250 @ 0xffffff06 │ │ │ │ + ldrshteq sp, [r1], #-6 │ │ │ │ + ldrshteq sl, [r1], #-222 @ 0xffffff22 │ │ │ │ + rsbseq sp, r1, r2, lsr #1 │ │ │ │ + ldrhteq sl, [r1], #-208 @ 0xffffff30 │ │ │ │ + rsbseq sp, r1, r2, asr r0 │ │ │ │ + rsbseq sl, r1, r0, ror #26 │ │ │ │ + rsbseq sp, r1, ip, lsr #32 │ │ │ │ + ldrsbteq sl, [r1], #-26 @ 0xffffffe6 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ blhi 2065d4 │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x0068f8cc │ │ │ │ pkhbtmi fp, r9, r9, lsl #1 │ │ │ │ ldrne pc, [ip], #-2271 @ 0xfffff721 │ │ │ │ @@ -189053,43 +189053,43 @@ │ │ │ │ blx fec0926e │ │ │ │ ldrbtmi r4, [r8], #-2081 @ 0xfffff7df │ │ │ │ stc2l 7, cr15, [r8], #-304 @ 0xfffffed0 │ │ │ │ @ instruction: 0xf746e63a │ │ │ │ svclt 0x0000e8f4 │ │ │ │ ldrsbteq r3, [sp], #-132 @ 0xffffff7c │ │ │ │ @ instruction: 0x000011b8 │ │ │ │ - rsbseq fp, r1, lr, asr #17 │ │ │ │ - rsbseq ip, r1, r4, asr #30 │ │ │ │ - rsbseq sl, r1, r2, lsl r1 │ │ │ │ + ldrsbteq fp, [r1], #-134 @ 0xffffff7a │ │ │ │ + rsbseq ip, r1, ip, asr #30 │ │ │ │ + rsbseq sl, r1, sl, lsl r1 │ │ │ │ rsbseq r3, sp, r0, asr r8 │ │ │ │ - rsbseq ip, r1, r0, lsr #29 │ │ │ │ - rsbseq sl, r1, r8, lsr #23 │ │ │ │ - rsbseq ip, r1, sl, asr lr │ │ │ │ - rsbseq ip, r1, r4, ror sp │ │ │ │ - rsbseq sl, r1, ip, ror sl │ │ │ │ - rsbseq ip, r1, sl, asr sp │ │ │ │ - rsbseq sl, r1, r2, ror #20 │ │ │ │ - rsbseq ip, r1, r0, ror #25 │ │ │ │ - rsbseq sl, r1, r8, ror #19 │ │ │ │ - rsbseq ip, r1, r6, lsr #25 │ │ │ │ - @ instruction: 0x0071cc9a │ │ │ │ - ldrsbteq r9, [r1], #-230 @ 0xffffff1a │ │ │ │ - rsbseq ip, r1, r0, lsl #25 │ │ │ │ - rsbseq sl, r1, r8, lsl #19 │ │ │ │ - rsbseq ip, r1, r6, ror #24 │ │ │ │ - rsbseq sl, r1, ip, ror #18 │ │ │ │ - rsbseq ip, r1, r8, asr #24 │ │ │ │ - rsbseq sl, r1, lr, asr #18 │ │ │ │ - rsbseq ip, r1, ip, lsl #24 │ │ │ │ - rsbseq ip, r1, sl, ror #23 │ │ │ │ - ldrshteq sl, [r1], #-128 @ 0xffffff80 │ │ │ │ - ldrsbteq ip, [r1], #-176 @ 0xffffff50 │ │ │ │ - ldrsbteq sl, [r1], #-134 @ 0xffffff7a │ │ │ │ - ldrhteq ip, [r1], #-176 @ 0xffffff50 │ │ │ │ - rsbseq r9, r1, lr, asr sp │ │ │ │ + rsbseq ip, r1, r8, lsr #29 │ │ │ │ + ldrhteq sl, [r1], #-176 @ 0xffffff50 │ │ │ │ + rsbseq ip, r1, r2, ror #28 │ │ │ │ + rsbseq ip, r1, ip, ror sp │ │ │ │ + rsbseq sl, r1, r4, lsl #21 │ │ │ │ + rsbseq ip, r1, r2, ror #26 │ │ │ │ + rsbseq sl, r1, sl, ror #20 │ │ │ │ + rsbseq ip, r1, r8, ror #25 │ │ │ │ + ldrshteq sl, [r1], #-144 @ 0xffffff70 │ │ │ │ + rsbseq ip, r1, lr, lsr #25 │ │ │ │ + rsbseq ip, r1, r2, lsr #25 │ │ │ │ + ldrsbteq r9, [r1], #-238 @ 0xffffff12 │ │ │ │ + rsbseq ip, r1, r8, lsl #25 │ │ │ │ + @ instruction: 0x0071a990 │ │ │ │ + rsbseq ip, r1, lr, ror #24 │ │ │ │ + rsbseq sl, r1, r4, ror r9 │ │ │ │ + rsbseq ip, r1, r0, asr ip │ │ │ │ + rsbseq sl, r1, r6, asr r9 │ │ │ │ + rsbseq ip, r1, r4, lsl ip │ │ │ │ + ldrshteq ip, [r1], #-178 @ 0xffffff4e │ │ │ │ + ldrshteq sl, [r1], #-136 @ 0xffffff78 │ │ │ │ + ldrsbteq ip, [r1], #-184 @ 0xffffff48 │ │ │ │ + ldrsbteq sl, [r1], #-142 @ 0xffffff72 │ │ │ │ + ldrhteq ip, [r1], #-184 @ 0xffffff48 │ │ │ │ + rsbseq r9, r1, r6, ror #26 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ blhi 506a88 │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ beq ffd0990c │ │ │ │ @ instruction: 0x460f4cdd │ │ │ │ @ instruction: 0xf2ad49dd │ │ │ │ @@ -189311,15 +189311,15 @@ │ │ │ │ @ instruction: 0x9725b81c │ │ │ │ svclt 0x0000e04c │ │ │ │ andhi pc, r0, pc, lsr #7 │ │ │ │ ... │ │ │ │ rsbseq r3, sp, sl, lsr #8 │ │ │ │ @ instruction: 0x000011b8 │ │ │ │ ldrhteq r3, [sp], #-58 @ 0xffffffc6 │ │ │ │ - rsbseq ip, r1, r2, lsl #19 │ │ │ │ + rsbseq ip, r1, sl, lsl #19 │ │ │ │ bleq 38724c │ │ │ │ @ instruction: 0xf7469312 │ │ │ │ vmov.s16 lr, d10[2] │ │ │ │ blls 54e674 │ │ │ │ blls ff107448 │ │ │ │ blx 507540 │ │ │ │ vmov.f64 d13, #11 @ 0x40580000 3.375 │ │ │ │ @@ -189547,15 +189547,15 @@ │ │ │ │ @ instruction: 0xf1badb37 │ │ │ │ blle dcf8fc │ │ │ │ ldrsbtlt pc, [r4], #-141 @ 0xffffff73 @ │ │ │ │ svclt 0x0000e00c │ │ │ │ addge r9, r7, #46, 30 @ 0xb8 │ │ │ │ ldrbtpl r4, [sp], #-686 @ 0xfffffd52 │ │ │ │ ... │ │ │ │ - rsbseq ip, r1, r4, lsr r6 │ │ │ │ + rsbseq ip, r1, ip, lsr r6 │ │ │ │ strbeq lr, [sl], #2639 @ 0xa4f │ │ │ │ ldrdcc pc, [r0], -fp │ │ │ │ bcc c814c │ │ │ │ ldc 4, cr4, [r3, #140] @ 0x8c │ │ │ │ vmov.f64 d7, #0 @ 0x40000000 2.0 │ │ │ │ vsub.f64 d7, d23, d7 │ │ │ │ mrrc 11, 0, r7, r1, cr15 │ │ │ │ @@ -189794,17 +189794,17 @@ │ │ │ │ mlasle ip, r8, r5, r4 │ │ │ │ tstcc r8, r1, lsl #4 │ │ │ │ svclt 0x0000e741 │ │ │ │ andhi pc, r0, pc, lsr #7 │ │ │ │ addge r9, r7, #46, 30 @ 0xb8 │ │ │ │ ldrbtpl r4, [sp], #-686 @ 0xfffffd52 │ │ │ │ ... │ │ │ │ - rsbseq sp, r1, r0, lsl r1 │ │ │ │ - ldrsbteq ip, [r1], #-26 @ 0xffffffe6 │ │ │ │ - rsbseq r9, r1, r2, ror #29 │ │ │ │ + rsbseq sp, r1, r8, lsl r1 │ │ │ │ + rsbseq ip, r1, r2, ror #3 │ │ │ │ + rsbseq r9, r1, sl, ror #29 │ │ │ │ ldrdeq pc, [ip], r6 @ │ │ │ │ ldc 4, cr4, [r0, #32] │ │ │ │ vmov.f64 d6, #80 @ 0x3e800000 0.250 │ │ │ │ vsqrt.f64 d22, d0 │ │ │ │ @ instruction: 0xf73ffa10 │ │ │ │ mrc 15, 1, sl, cr9, cr6, {3} │ │ │ │ ldrb r9, [r4, -r6, lsl #22]! │ │ │ │ @@ -190181,30 +190181,30 @@ │ │ │ │ ldrdne pc, [r8], r6 @ │ │ │ │ @ instruction: 0xf1036810 │ │ │ │ bls 79baec │ │ │ │ svclt 0x0000e03f │ │ │ │ addge r9, r7, #46, 30 @ 0xb8 │ │ │ │ ldrbtpl r4, [sp], #-686 @ 0xfffffd52 │ │ │ │ ... │ │ │ │ - rsbseq ip, r1, r2, asr lr │ │ │ │ - ldrshteq fp, [r1], #-234 @ 0xffffff16 │ │ │ │ - rsbseq r9, r1, r0, lsl #24 │ │ │ │ - rsbseq ip, r1, r0, ror ip │ │ │ │ - rsbseq fp, r1, sl, lsr #26 │ │ │ │ - rsbseq r9, r1, r2, lsr sl │ │ │ │ - ldrshteq fp, [r1], #-192 @ 0xffffff40 │ │ │ │ - ldrshteq r9, [r1], #-152 @ 0xffffff68 │ │ │ │ - ldrsbteq fp, [r1], #-196 @ 0xffffff3c │ │ │ │ - ldrsbteq r9, [r1], #-156 @ 0xffffff64 │ │ │ │ - rsbseq fp, r1, ip, asr #21 │ │ │ │ - ldrsbteq r9, [r1], #-116 @ 0xffffff8c │ │ │ │ - @ instruction: 0x0071ba9e │ │ │ │ - rsbseq r9, r1, r6, lsr #15 │ │ │ │ - rsbseq fp, r1, r2, lsl #21 │ │ │ │ - rsbseq r9, r1, sl, lsl #15 │ │ │ │ + rsbseq ip, r1, sl, asr lr │ │ │ │ + rsbseq fp, r1, r2, lsl #30 │ │ │ │ + rsbseq r9, r1, r8, lsl #24 │ │ │ │ + rsbseq ip, r1, r8, ror ip │ │ │ │ + rsbseq fp, r1, r2, lsr sp │ │ │ │ + rsbseq r9, r1, sl, lsr sl │ │ │ │ + ldrshteq fp, [r1], #-200 @ 0xffffff38 │ │ │ │ + rsbseq r9, r1, r0, lsl #20 │ │ │ │ + ldrsbteq fp, [r1], #-204 @ 0xffffff34 │ │ │ │ + rsbseq r9, r1, r4, ror #19 │ │ │ │ + ldrsbteq fp, [r1], #-164 @ 0xffffff5c │ │ │ │ + ldrsbteq r9, [r1], #-124 @ 0xffffff84 │ │ │ │ + rsbseq fp, r1, r6, lsr #21 │ │ │ │ + rsbseq r9, r1, lr, lsr #15 │ │ │ │ + rsbseq fp, r1, sl, lsl #21 │ │ │ │ + @ instruction: 0x00719792 │ │ │ │ blpl a87dac │ │ │ │ blmi b07db0 │ │ │ │ blpl 1208024 │ │ │ │ blpl ff248214 │ │ │ │ blhi ff248228 │ │ │ │ blx 508320 │ │ │ │ adcmi sp, sl, #8, 20 @ 0x8000 │ │ │ │ @@ -190525,48 +190525,48 @@ │ │ │ │ @ instruction: 0xeeb0e9ca │ │ │ │ vsub.f64 d9, d8, d0 │ │ │ │ @ instruction: 0xf7450b0a │ │ │ │ @ instruction: 0xeeb0e9c4 │ │ │ │ strb r8, [ip, -r0, asr #22] │ │ │ │ addge r9, r7, #46, 30 @ 0xb8 │ │ │ │ ldrbtpl r4, [sp], #-686 @ 0xfffffd52 │ │ │ │ - ldrsbteq fp, [r1], #-134 @ 0xffffff7a │ │ │ │ - ldrsbteq r9, [r1], #-92 @ 0xffffffa4 │ │ │ │ - @ instruction: 0x0071b890 │ │ │ │ - @ instruction: 0x00719596 │ │ │ │ - rsbseq fp, r1, r0, ror r8 │ │ │ │ - rsbseq r9, r1, r8, ror r5 │ │ │ │ - rsbseq fp, r1, r4, asr #16 │ │ │ │ - rsbseq r9, r1, ip, asr #10 │ │ │ │ - rsbseq fp, r1, r8, lsl #16 │ │ │ │ - rsbseq r9, r1, lr, lsl #10 │ │ │ │ - rsbseq fp, r1, r8, ror #15 │ │ │ │ - rsbseq r9, r1, lr, ror #9 │ │ │ │ - rsbseq fp, r1, ip, asr #15 │ │ │ │ - ldrsbteq r9, [r1], #-68 @ 0xffffffbc │ │ │ │ - @ instruction: 0x0071b792 │ │ │ │ - @ instruction: 0x0071949a │ │ │ │ - rsbseq fp, r1, r6, ror r7 │ │ │ │ - rsbseq r9, r1, lr, ror r4 │ │ │ │ - rsbseq fp, r1, sl, asr #14 │ │ │ │ - rsbseq r9, r1, r2, asr r4 │ │ │ │ - rsbseq fp, r1, sl, lsr #13 │ │ │ │ - ldrhteq r9, [r1], #-50 @ 0xffffffce │ │ │ │ - rsbseq fp, r1, lr, ror r6 │ │ │ │ - rsbseq r9, r1, r6, lsl #7 │ │ │ │ - rsbseq fp, r1, r2, ror #12 │ │ │ │ - rsbseq r9, r1, sl, ror #6 │ │ │ │ - rsbseq fp, r1, r2, ror r5 │ │ │ │ - rsbseq r9, r1, sl, ror r2 │ │ │ │ - rsbseq fp, r1, r6, asr r5 │ │ │ │ - rsbseq r9, r1, lr, asr r2 │ │ │ │ - ldrsbteq fp, [r1], #-68 @ 0xffffffbc │ │ │ │ - ldrsbteq r9, [r1], #-28 @ 0xffffffe4 │ │ │ │ - ldrhteq fp, [r1], #-72 @ 0xffffffb8 │ │ │ │ - rsbseq r9, r1, r0, asr #3 │ │ │ │ + ldrsbteq fp, [r1], #-142 @ 0xffffff72 │ │ │ │ + rsbseq r9, r1, r4, ror #11 │ │ │ │ + @ instruction: 0x0071b898 │ │ │ │ + @ instruction: 0x0071959e │ │ │ │ + rsbseq fp, r1, r8, ror r8 │ │ │ │ + rsbseq r9, r1, r0, lsl #11 │ │ │ │ + rsbseq fp, r1, ip, asr #16 │ │ │ │ + rsbseq r9, r1, r4, asr r5 │ │ │ │ + rsbseq fp, r1, r0, lsl r8 │ │ │ │ + rsbseq r9, r1, r6, lsl r5 │ │ │ │ + ldrshteq fp, [r1], #-112 @ 0xffffff90 │ │ │ │ + ldrshteq r9, [r1], #-70 @ 0xffffffba │ │ │ │ + ldrsbteq fp, [r1], #-116 @ 0xffffff8c │ │ │ │ + ldrsbteq r9, [r1], #-76 @ 0xffffffb4 │ │ │ │ + @ instruction: 0x0071b79a │ │ │ │ + rsbseq r9, r1, r2, lsr #9 │ │ │ │ + rsbseq fp, r1, lr, ror r7 │ │ │ │ + rsbseq r9, r1, r6, lsl #9 │ │ │ │ + rsbseq fp, r1, r2, asr r7 │ │ │ │ + rsbseq r9, r1, sl, asr r4 │ │ │ │ + ldrhteq fp, [r1], #-98 @ 0xffffff9e │ │ │ │ + ldrhteq r9, [r1], #-58 @ 0xffffffc6 │ │ │ │ + rsbseq fp, r1, r6, lsl #13 │ │ │ │ + rsbseq r9, r1, lr, lsl #7 │ │ │ │ + rsbseq fp, r1, sl, ror #12 │ │ │ │ + rsbseq r9, r1, r2, ror r3 │ │ │ │ + rsbseq fp, r1, sl, ror r5 │ │ │ │ + rsbseq r9, r1, r2, lsl #5 │ │ │ │ + rsbseq fp, r1, lr, asr r5 │ │ │ │ + rsbseq r9, r1, r6, ror #4 │ │ │ │ + ldrsbteq fp, [r1], #-76 @ 0xffffffb4 │ │ │ │ + rsbseq r9, r1, r4, ror #3 │ │ │ │ + rsbseq fp, r1, r0, asr #9 │ │ │ │ + rsbseq r9, r1, r8, asr #3 │ │ │ │ andcs r9, r3, #23552 @ 0x5c00 │ │ │ │ movwcs r9, #769 @ 0x301 │ │ │ │ stcge 8, cr9, [r8], #-88 @ 0xffffffa8 │ │ │ │ movweq pc, #29538 @ 0x7362 @ │ │ │ │ strls r9, [r2], #-2575 @ 0xfffff5f1 │ │ │ │ tstpcs pc, #-2013265919 @ p-variant is OBSOLETE @ 0x88000001 │ │ │ │ andls r2, r0, #268435456 @ 0x10000000 │ │ │ │ @@ -190667,26 +190667,26 @@ │ │ │ │ @ instruction: 0xf7feffc9 │ │ │ │ vsub.f64 d11, d24, d22 │ │ │ │ @ instruction: 0xf7450b00 │ │ │ │ cdp 8, 11, cr14, cr0, cr8, {5} │ │ │ │ str r8, [sl], #2880 @ 0xb40 │ │ │ │ addge r9, r7, #46, 30 @ 0xb8 │ │ │ │ ldrbtpl r4, [sp], #-686 @ 0xfffffd52 │ │ │ │ - rsbseq fp, r1, r2, lsr #7 │ │ │ │ - rsbseq r9, r1, sl, lsr #1 │ │ │ │ - rsbseq fp, r1, sl, ror #6 │ │ │ │ - rsbseq r9, r1, r2, ror r0 │ │ │ │ - rsbseq fp, r1, lr, asr #6 │ │ │ │ - rsbseq r9, r1, r6, asr r0 │ │ │ │ - rsbseq fp, r1, r8, asr #5 │ │ │ │ - ldrsbteq r8, [r1], #-240 @ 0xffffff10 │ │ │ │ - rsbseq fp, r1, ip, lsr #5 │ │ │ │ - ldrhteq r8, [r1], #-244 @ 0xffffff0c │ │ │ │ - rsbseq fp, r1, r4, ror r2 │ │ │ │ - rsbseq r8, r1, ip, ror pc │ │ │ │ + rsbseq fp, r1, sl, lsr #7 │ │ │ │ + ldrhteq r9, [r1], #-2 │ │ │ │ + rsbseq fp, r1, r2, ror r3 │ │ │ │ + rsbseq r9, r1, sl, ror r0 │ │ │ │ + rsbseq fp, r1, r6, asr r3 │ │ │ │ + rsbseq r9, r1, lr, asr r0 │ │ │ │ + ldrsbteq fp, [r1], #-32 @ 0xffffffe0 │ │ │ │ + ldrsbteq r8, [r1], #-248 @ 0xffffff08 │ │ │ │ + ldrhteq fp, [r1], #-36 @ 0xffffffdc │ │ │ │ + ldrhteq r8, [r1], #-252 @ 0xffffff04 │ │ │ │ + rsbseq fp, r1, ip, ror r2 │ │ │ │ + rsbseq r8, r1, r4, lsl #31 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ blhi 18838c │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x0078f8cc │ │ │ │ @ instruction: 0xf8df4615 │ │ │ │ @ instruction: 0xf8df2708 │ │ │ │ @@ -191137,41 +191137,41 @@ │ │ │ │ blx 180b306 │ │ │ │ @ instruction: 0x4639481f │ │ │ │ @ instruction: 0xf74a4478 │ │ │ │ str pc, [r2, #-3095]! @ 0xfffff3e9 │ │ │ │ stmia r2!, {r2, r6, r8, r9, sl, ip, sp, lr, pc} │ │ │ │ rsbseq r1, sp, r4, lsr #22 │ │ │ │ @ instruction: 0x000011b8 │ │ │ │ - rsbseq fp, r1, r8, lsl #3 │ │ │ │ - rsbseq r8, r1, lr, lsl #29 │ │ │ │ - rsbseq fp, r1, sl, asr #1 │ │ │ │ - ldrsbteq r8, [r1], #-208 @ 0xffffff30 │ │ │ │ - rsbseq fp, r1, lr, lsr #1 │ │ │ │ - ldrhteq r8, [r1], #-212 @ 0xffffff2c │ │ │ │ + @ instruction: 0x0071b190 │ │ │ │ + @ instruction: 0x00718e96 │ │ │ │ + ldrsbteq fp, [r1], #-2 │ │ │ │ + ldrsbteq r8, [r1], #-216 @ 0xffffff28 │ │ │ │ + ldrhteq fp, [r1], #-6 │ │ │ │ + ldrhteq r8, [r1], #-220 @ 0xffffff24 │ │ │ │ ldrhteq r1, [sp], #-158 @ 0xffffff62 │ │ │ │ - rsbseq fp, r1, r2 │ │ │ │ - rsbseq r8, r1, r8, lsl #26 │ │ │ │ - rsbseq sl, r1, r2, ror #31 │ │ │ │ - rsbseq r8, r1, r8, ror #25 │ │ │ │ - rsbseq sl, r1, lr, lsr pc │ │ │ │ - rsbseq r8, r1, r4, asr #24 │ │ │ │ - ldrsbteq sl, [r1], #-202 @ 0xffffff36 │ │ │ │ - rsbseq r8, r1, r2, ror #19 │ │ │ │ - @ instruction: 0x0071ac96 │ │ │ │ - @ instruction: 0x0071899e │ │ │ │ - rsbseq sl, r1, r6, asr ip │ │ │ │ - rsbseq r8, r1, lr, asr r9 │ │ │ │ - rsbseq sl, r1, sl, lsr #24 │ │ │ │ - rsbseq r8, r1, r2, lsr r9 │ │ │ │ - rsbseq sl, r1, lr, asr #23 │ │ │ │ - ldrsbteq r8, [r1], #-134 @ 0xffffff7a │ │ │ │ - rsbseq sl, r1, r8, ror fp │ │ │ │ - rsbseq r8, r1, r0, lsl #17 │ │ │ │ - rsbseq sl, r1, r0, lsl fp │ │ │ │ - rsbseq r8, r1, r8, lsl r8 │ │ │ │ + rsbseq fp, r1, sl │ │ │ │ + rsbseq r8, r1, r0, lsl sp │ │ │ │ + rsbseq sl, r1, sl, ror #31 │ │ │ │ + ldrshteq r8, [r1], #-192 @ 0xffffff40 │ │ │ │ + rsbseq sl, r1, r6, asr #30 │ │ │ │ + rsbseq r8, r1, ip, asr #24 │ │ │ │ + rsbseq sl, r1, r2, ror #25 │ │ │ │ + rsbseq r8, r1, sl, ror #19 │ │ │ │ + @ instruction: 0x0071ac9e │ │ │ │ + rsbseq r8, r1, r6, lsr #19 │ │ │ │ + rsbseq sl, r1, lr, asr ip │ │ │ │ + rsbseq r8, r1, r6, ror #18 │ │ │ │ + rsbseq sl, r1, r2, lsr ip │ │ │ │ + rsbseq r8, r1, sl, lsr r9 │ │ │ │ + ldrsbteq sl, [r1], #-182 @ 0xffffff4a │ │ │ │ + ldrsbteq r8, [r1], #-142 @ 0xffffff72 │ │ │ │ + rsbseq sl, r1, r0, lsl #23 │ │ │ │ + rsbseq r8, r1, r8, lsl #17 │ │ │ │ + rsbseq sl, r1, r8, lsl fp │ │ │ │ + rsbseq r8, r1, r0, lsr #16 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x0068f8cc │ │ │ │ ldrbvs pc, [r4], #2271 @ 0x8df @ │ │ │ │ @ instruction: 0xf8dfb09d │ │ │ │ @ instruction: 0x469014d4 │ │ │ │ @@ -191481,49 +191481,49 @@ │ │ │ │ @ instruction: 0xf04f4828 │ │ │ │ ldrbtmi r3, [r8], #-511 @ 0xfffffe01 │ │ │ │ @ instruction: 0xf968f74a │ │ │ │ svclt 0x0000e7d0 │ │ │ │ @ instruction: 0x007d1394 │ │ │ │ @ instruction: 0x000011b8 │ │ │ │ rsbseq r1, sp, ip, ror #6 │ │ │ │ - ldrshteq sl, [r1], #-154 @ 0xffffff66 │ │ │ │ - rsbseq r8, r1, r0, lsl #14 │ │ │ │ - rsbseq r7, r1, r8, lsl #25 │ │ │ │ - rsbseq sl, r1, sl, lsr #18 │ │ │ │ - rsbseq r7, r1, r6, ror #23 │ │ │ │ - rsbseq sl, r1, r6, asr #17 │ │ │ │ - rsbseq sl, r1, r6, lsr #16 │ │ │ │ - rsbseq r8, r1, lr, lsr #10 │ │ │ │ - rsbseq sl, r1, r4, lsl #16 │ │ │ │ - rsbseq r7, r1, ip, ror #21 │ │ │ │ - ldrsbteq sl, [r1], #-126 @ 0xffffff82 │ │ │ │ - ldrshteq r7, [r1], #-170 @ 0xffffff56 │ │ │ │ - ldrhteq sl, [r1], #-120 @ 0xffffff88 │ │ │ │ - rsbseq r7, r1, lr, lsl #22 │ │ │ │ - rsbseq sl, r1, lr, lsr #14 │ │ │ │ - rsbseq fp, r1, r6, lsr r6 │ │ │ │ - ldrshteq sl, [r1], #-102 @ 0xffffff9a │ │ │ │ - ldrsbteq sl, [r1], #-104 @ 0xffffff98 │ │ │ │ - rsbseq r7, r1, r4, ror sl │ │ │ │ - rsbseq sl, r1, sl, lsl #13 │ │ │ │ - rsbseq r7, r1, r6, asr sl │ │ │ │ - rsbseq sl, r1, lr, ror #12 │ │ │ │ - rsbseq r8, r1, r6, ror r3 │ │ │ │ - rsbseq sl, r1, r2, asr r6 │ │ │ │ - ldrsbteq r7, [r1], #-142 @ 0xffffff72 │ │ │ │ - rsbseq sl, r1, ip, lsr #12 │ │ │ │ - rsbseq r8, r1, r4, lsr r3 │ │ │ │ - rsbseq sl, r1, r0, lsl r6 │ │ │ │ - rsbseq r8, r1, r6, lsl r3 │ │ │ │ - rsbseq sl, r1, ip, ror #11 │ │ │ │ - ldrshteq r8, [r1], #-34 @ 0xffffffde │ │ │ │ - ldrsbteq sl, [r1], #-80 @ 0xffffffb0 │ │ │ │ - ldrsbteq r8, [r1], #-38 @ 0xffffffda │ │ │ │ - ldrhteq sl, [r1], #-84 @ 0xffffffac │ │ │ │ - ldrhteq r8, [r1], #-42 @ 0xffffffd6 │ │ │ │ + rsbseq sl, r1, r2, lsl #20 │ │ │ │ + rsbseq r8, r1, r8, lsl #14 │ │ │ │ + @ instruction: 0x00717c90 │ │ │ │ + rsbseq sl, r1, r2, lsr r9 │ │ │ │ + rsbseq r7, r1, lr, ror #23 │ │ │ │ + rsbseq sl, r1, lr, asr #17 │ │ │ │ + rsbseq sl, r1, lr, lsr #16 │ │ │ │ + rsbseq r8, r1, r6, lsr r5 │ │ │ │ + rsbseq sl, r1, ip, lsl #16 │ │ │ │ + ldrshteq r7, [r1], #-164 @ 0xffffff5c │ │ │ │ + rsbseq sl, r1, r6, ror #15 │ │ │ │ + rsbseq r7, r1, r2, lsl #22 │ │ │ │ + rsbseq sl, r1, r0, asr #15 │ │ │ │ + rsbseq r7, r1, r6, lsl fp │ │ │ │ + rsbseq sl, r1, r6, lsr r7 │ │ │ │ + rsbseq fp, r1, lr, lsr r6 │ │ │ │ + ldrshteq sl, [r1], #-110 @ 0xffffff92 │ │ │ │ + rsbseq sl, r1, r0, ror #13 │ │ │ │ + rsbseq r7, r1, ip, ror sl │ │ │ │ + @ instruction: 0x0071a692 │ │ │ │ + rsbseq r7, r1, lr, asr sl │ │ │ │ + rsbseq sl, r1, r6, ror r6 │ │ │ │ + rsbseq r8, r1, lr, ror r3 │ │ │ │ + rsbseq sl, r1, sl, asr r6 │ │ │ │ + rsbseq r7, r1, r6, ror #17 │ │ │ │ + rsbseq sl, r1, r4, lsr r6 │ │ │ │ + rsbseq r8, r1, ip, lsr r3 │ │ │ │ + rsbseq sl, r1, r8, lsl r6 │ │ │ │ + rsbseq r8, r1, lr, lsl r3 │ │ │ │ + ldrshteq sl, [r1], #-84 @ 0xffffffac │ │ │ │ + ldrshteq r8, [r1], #-42 @ 0xffffffd6 │ │ │ │ + ldrsbteq sl, [r1], #-88 @ 0xffffffa8 │ │ │ │ + ldrsbteq r8, [r1], #-46 @ 0xffffffd2 │ │ │ │ + ldrhteq sl, [r1], #-92 @ 0xffffffa4 │ │ │ │ + rsbseq r8, r1, r2, asr #5 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ blhi 4090a0 │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x0020f8cc │ │ │ │ ldcmi 0, cr11, [pc], #652 @ cde84 │ │ │ │ ldrmi r4, [r5], -pc, lsl #12 │ │ │ │ @@ -191715,16 +191715,16 @@ │ │ │ │ tstls r1, #75776 @ 0x12800 │ │ │ │ svclt 0x0000e6c1 │ │ │ │ andhi pc, r0, pc, lsr #7 │ │ │ │ ... │ │ │ │ rsbseq r0, sp, r4, lsl lr │ │ │ │ @ instruction: 0x000011b8 │ │ │ │ rsbseq r0, sp, r0, lsr #23 │ │ │ │ - rsbseq sl, r1, ip, asr #4 │ │ │ │ - rsbseq fp, r1, sl, ror r1 │ │ │ │ + rsbseq sl, r1, r4, asr r2 │ │ │ │ + rsbseq fp, r1, r2, lsl #3 │ │ │ │ vldrvs d9, [fp, #76] @ 0x4c │ │ │ │ @ instruction: 0xd1ab2b00 │ │ │ │ svccc 0x00fff1bc │ │ │ │ @ instruction: 0xf8d4bf04 │ │ │ │ tstls r2, #248 @ 0xf8 │ │ │ │ msrhi CPSR_xc, r0 │ │ │ │ eorne pc, ip, r9, asr r8 @ │ │ │ │ @@ -191916,15 +191916,15 @@ │ │ │ │ vrhadd.u32 d30, d3, d2 │ │ │ │ @ instruction: 0xf88c0e41 │ │ │ │ @ instruction: 0xf7f2e102 │ │ │ │ strmi pc, [r0], r3, lsl #25 │ │ │ │ @ instruction: 0xf0402801 │ │ │ │ blls 7ae4d4 │ │ │ │ blcs e8290 │ │ │ │ - blls 882810 │ │ │ │ + blls 882810 │ │ │ │ @ instruction: 0xf892691a │ │ │ │ ldrbeq r3, [r9], r0, lsl #2 │ │ │ │ sbcshi pc, r1, r0, lsl #2 │ │ │ │ blvs 1e498b4 │ │ │ │ tstpeq r0, #67 @ p-variant is OBSOLETE @ 0x43 │ │ │ │ ldrsbtne pc, [r8], #130 @ 0x82 @ │ │ │ │ smlabbcc r0, r2, r8, pc @ │ │ │ │ @@ -192039,30 +192039,30 @@ │ │ │ │ mcrr2 7, 4, pc, lr, cr9 @ │ │ │ │ @ instruction: 0x46414815 │ │ │ │ @ instruction: 0xf7494478 │ │ │ │ ldr pc, [r3, #-3337]! @ 0xfffff2f7 │ │ │ │ ldmib r4, {r0, r1, r6, r8, r9, sl, ip, sp, lr, pc} │ │ │ │ andhi pc, r0, pc, lsr #7 │ │ │ │ ... │ │ │ │ - rsbseq sl, r1, sl, ror #2 │ │ │ │ - rsbseq r9, r1, r2, lsr #31 │ │ │ │ - rsbseq r7, r1, sl, lsr #25 │ │ │ │ - rsbseq r9, r1, r2, ror #27 │ │ │ │ - rsbseq r7, r1, sl, ror #21 │ │ │ │ + rsbseq sl, r1, r2, ror r1 │ │ │ │ + rsbseq r9, r1, sl, lsr #31 │ │ │ │ + ldrhteq r7, [r1], #-194 @ 0xffffff3e │ │ │ │ + rsbseq r9, r1, sl, ror #27 │ │ │ │ + ldrshteq r7, [r1], #-162 @ 0xffffff5e │ │ │ │ + @ instruction: 0x00719d9c │ │ │ │ @ instruction: 0x00719d94 │ │ │ │ - rsbseq r9, r1, ip, lsl #27 │ │ │ │ - @ instruction: 0x00717a92 │ │ │ │ - rsbseq r9, r1, r6, ror #26 │ │ │ │ - rsbseq r7, r1, lr, ror #20 │ │ │ │ - rsbseq r9, r1, lr, asr #26 │ │ │ │ - rsbseq r7, r1, r4, asr sl │ │ │ │ - rsbseq r9, r1, r8, lsr #26 │ │ │ │ - rsbseq r7, r1, r0, lsr sl │ │ │ │ - ldrshteq r9, [r1], #-196 @ 0xffffff3c │ │ │ │ - ldrshteq r7, [r1], #-156 @ 0xffffff64 │ │ │ │ + @ instruction: 0x00717a9a │ │ │ │ + rsbseq r9, r1, lr, ror #26 │ │ │ │ + rsbseq r7, r1, r6, ror sl │ │ │ │ + rsbseq r9, r1, r6, asr sp │ │ │ │ + rsbseq r7, r1, ip, asr sl │ │ │ │ + rsbseq r9, r1, r0, lsr sp │ │ │ │ + rsbseq r7, r1, r8, lsr sl │ │ │ │ + ldrshteq r9, [r1], #-204 @ 0xffffff34 │ │ │ │ + rsbseq r7, r1, r4, lsl #20 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ blhi 409914 │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ cdpeq 8, 13, cr15, cr0, cr12, {6} │ │ │ │ @ instruction: 0x4617b0b7 │ │ │ │ @ instruction: 0x460d4af9 │ │ │ │ @@ -192310,15 +192310,15 @@ │ │ │ │ andsls r3, r4, #268435456 @ 0x10000000 │ │ │ │ blgt 140a130 │ │ │ │ add r3, r3, r1, lsl #14 │ │ │ │ andhi pc, r0, pc, lsr #7 │ │ │ │ ... │ │ │ │ @ instruction: 0x007d0598 │ │ │ │ @ instruction: 0x000011b8 │ │ │ │ - ldrsbteq r9, [r1], #-180 @ 0xffffff4c │ │ │ │ + ldrsbteq r9, [r1], #-188 @ 0xffffff44 │ │ │ │ @ instruction: 0x3102f895 │ │ │ │ ldmdbls sl, {r9, sp} │ │ │ │ ldreq r6, [r9, sl] │ │ │ │ bls b8387c │ │ │ │ movwcc r6, #6163 @ 0x1813 │ │ │ │ blls 5a68c4 │ │ │ │ movwcc r9, #6681 @ 0x1a19 │ │ │ │ @@ -192529,15 +192529,15 @@ │ │ │ │ eorne pc, fp, r3, asr r8 @ │ │ │ │ ldrdcc pc, [r8], sl @ │ │ │ │ eoreq pc, r7, r3, asr r8 @ │ │ │ │ orreq lr, fp, #323584 @ 0x4f000 │ │ │ │ @ instruction: 0xf0f6931e │ │ │ │ bls 68af08 │ │ │ │ @ instruction: 0xf0002800 │ │ │ │ - blls 86f038 │ │ │ │ + blls 86f038 │ │ │ │ @ instruction: 0xf0002801 │ │ │ │ andcc r8, r1, r3, lsl r1 │ │ │ │ rscshi pc, r4, r0, asr #32 │ │ │ │ ldmdavs r8, {r0, r1, r3, r8, r9, fp, ip, pc}^ │ │ │ │ cdp 7, 11, cr14, cr4, cr13, {5} │ │ │ │ vsqrt.f64 d21, d2 │ │ │ │ @ instruction: 0xf6fffa10 │ │ │ │ @@ -192583,19 +192583,19 @@ │ │ │ │ blvc 18a0cc │ │ │ │ blvc ff10a760 │ │ │ │ blx 50a854 │ │ │ │ mrcge 5, 3, APSR_nzcv, cr14, cr15, {3} │ │ │ │ ldmib r3, {r8, r9, sp}^ │ │ │ │ cdple 3, 15, cr2, cr15, cr0, {1} │ │ │ │ ... │ │ │ │ - rsbseq r9, r1, r8, lsr r8 │ │ │ │ + rsbseq r9, r1, r0, asr #16 │ │ │ │ rsbseq r0, sp, r4, lsr r1 │ │ │ │ @ instruction: 0x000011b8 │ │ │ │ - rsbseq r9, r1, sl, ror r4 │ │ │ │ - rsbseq r2, r1, r4, lsl pc │ │ │ │ + rsbseq r9, r1, r2, lsl #9 │ │ │ │ + rsbseq r2, r1, ip, lsl pc │ │ │ │ @ instruction: 0x9324461a │ │ │ │ andsls r4, r4, #3145728 @ 0x300000 │ │ │ │ eorls r9, r3, #-536870911 @ 0xe0000001 │ │ │ │ @ instruction: 0xf5039216 │ │ │ │ ldc 3, cr6, [sl, #696] @ 0x2b8 │ │ │ │ vldr d7, [r3] │ │ │ │ vmov.f64 d0, #16 @ 0x40800000 4.0 │ │ │ │ @@ -192610,15 +192610,15 @@ │ │ │ │ blvc 12ca7bc │ │ │ │ blvc ff10a7cc │ │ │ │ blx 50a8c4 │ │ │ │ vldr d13, [r5, #28] │ │ │ │ vmov.f64 d3, #66 @ 0x3e100000 0.1406250 │ │ │ │ vsqrt.f64 d16, d3 │ │ │ │ vpmin.s8 d31, d0, d0 │ │ │ │ - blls 86fd1c │ │ │ │ + blls 86fd1c │ │ │ │ @ instruction: 0xf43f2b00 │ │ │ │ blls 93a3d4 │ │ │ │ @ instruction: 0xf89ab17b │ │ │ │ bls 9db12c │ │ │ │ vorr.i16 d25, #180 @ 0x00b4 │ │ │ │ @ instruction: 0xf0830340 │ │ │ │ addmi r0, sl, #67108864 @ 0x4000000 │ │ │ │ @@ -192941,15 +192941,15 @@ │ │ │ │ blx 50ade8 │ │ │ │ cdp 15, 11, cr11, cr0, cr8, {5} │ │ │ │ strbt r7, [r9], r5, asr #22 │ │ │ │ ldrbtmi r4, [r3], -r6, lsl #13 │ │ │ │ andls r2, lr, #0, 4 │ │ │ │ andsls r9, r4, #-536870911 @ 0xe0000001 │ │ │ │ stmib sp, {r1, r2, r4, r9, ip, pc}^ │ │ │ │ - bls 897acc │ │ │ │ + bls 897acc │ │ │ │ andcs r9, r0, #-805306368 @ 0xd0000000 │ │ │ │ bls 473a78 │ │ │ │ @ instruction: 0xf0002a00 │ │ │ │ bls 42fcd4 │ │ │ │ blvs 10a8a8 │ │ │ │ @ instruction: 0xe7b0921f │ │ │ │ ldrdne pc, [ip], sl @ │ │ │ │ @@ -193457,67 +193457,67 @@ │ │ │ │ vtst.8 d20, d3, d25 │ │ │ │ ldrbtmi r6, [r8], #-277 @ 0xfffffeeb │ │ │ │ @ instruction: 0xf748300c │ │ │ │ ldmdami r7!, {r0, r1, r3, r5, r8, fp, ip, sp, lr, pc} │ │ │ │ ldrbtmi r4, [r8], #-1625 @ 0xfffff9a7 │ │ │ │ @ instruction: 0xf9e6f748 │ │ │ │ svclt 0x0046f7fe │ │ │ │ - rsbseq r9, r1, ip, lsl r3 │ │ │ │ - ldrhteq r2, [r1], #-212 @ 0xffffff2c │ │ │ │ - rsbseq r9, r1, r8, ror r1 │ │ │ │ - rsbseq r9, r1, r6, asr r0 │ │ │ │ - rsbseq r6, r1, ip, asr sp │ │ │ │ - ldrsbteq r8, [r1], #-208 @ 0xffffff30 │ │ │ │ - ldrshteq r9, [r1], #-204 @ 0xffffff34 │ │ │ │ - rsbseq r8, r1, lr, lsr #27 │ │ │ │ - ldrsbteq r9, [r1], #-202 @ 0xffffff36 │ │ │ │ - ldrsbteq r8, [r1], #-204 @ 0xffffff34 │ │ │ │ - rsbseq r6, r1, r2, ror #19 │ │ │ │ - @ instruction: 0x00718b94 │ │ │ │ - @ instruction: 0x0071689a │ │ │ │ - rsbseq r8, r1, sl, ror sl │ │ │ │ - rsbseq r6, r1, lr, ror r7 │ │ │ │ - ldrsbteq r8, [r1], #-138 @ 0xffffff76 │ │ │ │ - ldrshteq r9, [r1], #-126 @ 0xffffff82 │ │ │ │ - rsbseq r8, r1, sl, lsr #17 │ │ │ │ - ldrhteq r6, [r1], #-82 @ 0xffffffae │ │ │ │ - rsbseq r8, r1, ip, lsl #17 │ │ │ │ - @ instruction: 0x00716594 │ │ │ │ - rsbseq r8, r1, lr, ror #16 │ │ │ │ - rsbseq r6, r1, r6, ror r5 │ │ │ │ - rsbseq r8, r1, r4, asr #16 │ │ │ │ - rsbseq r6, r1, sl, asr #10 │ │ │ │ - rsbseq r8, r1, r8, lsr #16 │ │ │ │ - rsbseq r6, r1, lr, lsr #10 │ │ │ │ - rsbseq r8, r1, lr, lsl #16 │ │ │ │ - rsbseq r6, r1, r4, lsl r5 │ │ │ │ - ldrshteq r8, [r1], #-116 @ 0xffffff8c │ │ │ │ - ldrshteq r6, [r1], #-74 @ 0xffffffb6 │ │ │ │ - ldrsbteq r8, [r1], #-122 @ 0xffffff86 │ │ │ │ - rsbseq r6, r1, r0, ror #9 │ │ │ │ - ldrhteq r8, [r1], #-124 @ 0xffffff84 │ │ │ │ - rsbseq r6, r1, r4, asr #9 │ │ │ │ - rsbseq r8, r1, r2, lsr #15 │ │ │ │ - rsbseq r6, r1, r8, lsr #9 │ │ │ │ - rsbseq r8, r1, r4, lsl #15 │ │ │ │ - rsbseq r6, r1, ip, lsl #9 │ │ │ │ - rsbseq r8, r1, r6, ror #14 │ │ │ │ - rsbseq r6, r1, lr, ror #8 │ │ │ │ - rsbseq r8, r1, r8, asr #14 │ │ │ │ - rsbseq r6, r1, r0, asr r4 │ │ │ │ - rsbseq r8, r1, sl, lsr #14 │ │ │ │ - rsbseq r6, r1, r2, lsr r4 │ │ │ │ - rsbseq r8, r1, ip, lsl #14 │ │ │ │ - rsbseq r6, r1, r4, lsl r4 │ │ │ │ - rsbseq r8, r1, lr, ror #13 │ │ │ │ - ldrshteq r6, [r1], #-54 @ 0xffffffca │ │ │ │ - ldrsbteq r8, [r1], #-96 @ 0xffffffa0 │ │ │ │ - ldrsbteq r6, [r1], #-56 @ 0xffffffc8 │ │ │ │ - rsbseq r8, r1, lr, lsr #13 │ │ │ │ - ldrhteq r6, [r1], #-54 @ 0xffffffca │ │ │ │ + rsbseq r9, r1, r4, lsr #6 │ │ │ │ + ldrhteq r2, [r1], #-220 @ 0xffffff24 │ │ │ │ + rsbseq r9, r1, r0, lsl #3 │ │ │ │ + rsbseq r9, r1, lr, asr r0 │ │ │ │ + rsbseq r6, r1, r4, ror #26 │ │ │ │ + ldrsbteq r8, [r1], #-216 @ 0xffffff28 │ │ │ │ + rsbseq r9, r1, r4, lsl #26 │ │ │ │ + ldrhteq r8, [r1], #-214 @ 0xffffff2a │ │ │ │ + rsbseq r9, r1, r2, ror #25 │ │ │ │ + rsbseq r8, r1, r4, ror #25 │ │ │ │ + rsbseq r6, r1, sl, ror #19 │ │ │ │ + @ instruction: 0x00718b9c │ │ │ │ + rsbseq r6, r1, r2, lsr #17 │ │ │ │ + rsbseq r8, r1, r2, lsl #21 │ │ │ │ + rsbseq r6, r1, r6, lsl #15 │ │ │ │ + rsbseq r8, r1, r2, ror #17 │ │ │ │ + rsbseq r9, r1, r6, lsl #16 │ │ │ │ + ldrhteq r8, [r1], #-130 @ 0xffffff7e │ │ │ │ + ldrhteq r6, [r1], #-90 @ 0xffffffa6 │ │ │ │ + @ instruction: 0x00718894 │ │ │ │ + @ instruction: 0x0071659c │ │ │ │ + rsbseq r8, r1, r6, ror r8 │ │ │ │ + rsbseq r6, r1, lr, ror r5 │ │ │ │ + rsbseq r8, r1, ip, asr #16 │ │ │ │ + rsbseq r6, r1, r2, asr r5 │ │ │ │ + rsbseq r8, r1, r0, lsr r8 │ │ │ │ + rsbseq r6, r1, r6, lsr r5 │ │ │ │ + rsbseq r8, r1, r6, lsl r8 │ │ │ │ + rsbseq r6, r1, ip, lsl r5 │ │ │ │ + ldrshteq r8, [r1], #-124 @ 0xffffff84 │ │ │ │ + rsbseq r6, r1, r2, lsl #10 │ │ │ │ + rsbseq r8, r1, r2, ror #15 │ │ │ │ + rsbseq r6, r1, r8, ror #9 │ │ │ │ + rsbseq r8, r1, r4, asr #15 │ │ │ │ + rsbseq r6, r1, ip, asr #9 │ │ │ │ + rsbseq r8, r1, sl, lsr #15 │ │ │ │ + ldrhteq r6, [r1], #-64 @ 0xffffffc0 │ │ │ │ + rsbseq r8, r1, ip, lsl #15 │ │ │ │ + @ instruction: 0x00716494 │ │ │ │ + rsbseq r8, r1, lr, ror #14 │ │ │ │ + rsbseq r6, r1, r6, ror r4 │ │ │ │ + rsbseq r8, r1, r0, asr r7 │ │ │ │ + rsbseq r6, r1, r8, asr r4 │ │ │ │ + rsbseq r8, r1, r2, lsr r7 │ │ │ │ + rsbseq r6, r1, sl, lsr r4 │ │ │ │ + rsbseq r8, r1, r4, lsl r7 │ │ │ │ + rsbseq r6, r1, ip, lsl r4 │ │ │ │ + ldrshteq r8, [r1], #-102 @ 0xffffff9a │ │ │ │ + ldrshteq r6, [r1], #-62 @ 0xffffffc2 │ │ │ │ + ldrsbteq r8, [r1], #-104 @ 0xffffff98 │ │ │ │ + rsbseq r6, r1, r0, ror #7 │ │ │ │ + ldrhteq r8, [r1], #-102 @ 0xffffff9a │ │ │ │ + ldrhteq r6, [r1], #-62 @ 0xffffffc2 │ │ │ │ ldmdami r6, {r0, r1, r7, r9, sl, lr} │ │ │ │ @ instruction: 0x51a3f243 │ │ │ │ andcc r4, ip, r8, ror r4 │ │ │ │ @ instruction: 0xf8b2f748 │ │ │ │ @ instruction: 0x46594813 │ │ │ │ @ instruction: 0xf7484478 │ │ │ │ @ instruction: 0xf7fef96d │ │ │ │ @@ -193533,20 +193533,20 @@ │ │ │ │ mvnpl pc, r3, asr #4 │ │ │ │ andcc r4, ip, r8, ror r4 │ │ │ │ @ instruction: 0xf894f748 │ │ │ │ ldrbmi r4, [r9], -r8, lsl #16 │ │ │ │ @ instruction: 0xf7484478 │ │ │ │ @ instruction: 0xf7fef94f │ │ │ │ svclt 0x0000beaf │ │ │ │ - ldrhteq r8, [r1], #-92 @ 0xffffffa4 │ │ │ │ - rsbseq r6, r1, r4, asr #5 │ │ │ │ - @ instruction: 0x0071859e │ │ │ │ - rsbseq r6, r1, r6, lsr #5 │ │ │ │ - rsbseq r8, r1, r0, lsl #11 │ │ │ │ - rsbseq r6, r1, r8, lsl #5 │ │ │ │ + rsbseq r8, r1, r4, asr #11 │ │ │ │ + rsbseq r6, r1, ip, asr #5 │ │ │ │ + rsbseq r8, r1, r6, lsr #11 │ │ │ │ + rsbseq r6, r1, lr, lsr #5 │ │ │ │ + rsbseq r8, r1, r8, lsl #11 │ │ │ │ + @ instruction: 0x00716290 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ bl fec26d9c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, lr, r0, asr #31 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ strls r9, [r0], #-3088 @ 0xfffff3f0 │ │ │ │ stmib sp, {r0, r4, sl, fp, ip, pc}^ │ │ │ │ @@ -193566,16 +193566,16 @@ │ │ │ │ andcc r4, ip, r8, ror r4 │ │ │ │ @ instruction: 0xf854f748 │ │ │ │ stmdbls sp, {r0, r2, fp, lr} │ │ │ │ @ instruction: 0xf7484478 │ │ │ │ blls 44e034 │ │ │ │ andlt r4, lr, r8, lsl r6 │ │ │ │ svclt 0x0000bd10 │ │ │ │ - rsbseq r8, r1, r0, lsl #10 │ │ │ │ - rsbseq r6, r1, r8, lsl #4 │ │ │ │ + rsbseq r8, r1, r8, lsl #10 │ │ │ │ + rsbseq r6, r1, r0, lsl r2 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ blhi 20b0c8 │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x0068f8cc │ │ │ │ strvs pc, [r8], #2271 @ 0x8df │ │ │ │ @ instruction: 0xf8dfb099 │ │ │ │ @@ -193866,40 +193866,40 @@ │ │ │ │ @ instruction: 0xf747300c │ │ │ │ ldmdami lr, {r0, r2, r3, r4, r5, r6, r7, r8, sl, fp, ip, sp, lr, pc} │ │ │ │ mvnscc pc, pc, asr #32 │ │ │ │ @ instruction: 0xf7474478 │ │ │ │ @ instruction: 0xe7c4feb7 │ │ │ │ rsbseq lr, ip, r6, ror #27 │ │ │ │ @ instruction: 0x000011b8 │ │ │ │ - rsbseq r8, r1, r0, asr #8 │ │ │ │ - rsbseq r8, r1, ip, lsr r3 │ │ │ │ + rsbseq r8, r1, r8, asr #8 │ │ │ │ + rsbseq r8, r1, r4, asr #6 │ │ │ │ rsbseq lr, ip, r0, ror #24 │ │ │ │ - ldrsbteq r8, [r1], #-44 @ 0xffffffd4 │ │ │ │ - rsbseq r5, r1, r4, ror #31 │ │ │ │ - rsbseq r8, r1, sl, lsl #5 │ │ │ │ - @ instruction: 0x00715f92 │ │ │ │ - rsbseq r8, r1, lr, lsl r2 │ │ │ │ - rsbseq r5, r1, r6, lsr #30 │ │ │ │ - rsbseq r8, r1, lr, ror r1 │ │ │ │ - rsbseq r5, r1, r6, lsl #29 │ │ │ │ - rsbseq r8, r1, r0, ror #2 │ │ │ │ - rsbseq r5, r1, r8, ror #28 │ │ │ │ - rsbseq r8, r1, r0, lsr #2 │ │ │ │ - rsbseq r8, r1, r2, ror #1 │ │ │ │ - rsbseq r5, r1, sl, ror #27 │ │ │ │ - rsbseq r8, r1, r6, asr #1 │ │ │ │ - rsbseq r5, r1, ip, asr #27 │ │ │ │ - rsbseq r8, r1, r8, lsr #1 │ │ │ │ - rsbseq r5, r1, lr, lsr #27 │ │ │ │ - rsbseq r8, r1, sl, lsl #1 │ │ │ │ - @ instruction: 0x00715d90 │ │ │ │ - rsbseq r8, r1, lr, rrx │ │ │ │ - rsbseq r5, r1, r4, ror sp │ │ │ │ - rsbseq r8, r1, r2, asr r0 │ │ │ │ - rsbseq r5, r1, r8, asr sp │ │ │ │ + rsbseq r8, r1, r4, ror #5 │ │ │ │ + rsbseq r5, r1, ip, ror #31 │ │ │ │ + @ instruction: 0x00718292 │ │ │ │ + @ instruction: 0x00715f9a │ │ │ │ + rsbseq r8, r1, r6, lsr #4 │ │ │ │ + rsbseq r5, r1, lr, lsr #30 │ │ │ │ + rsbseq r8, r1, r6, lsl #3 │ │ │ │ + rsbseq r5, r1, lr, lsl #29 │ │ │ │ + rsbseq r8, r1, r8, ror #2 │ │ │ │ + rsbseq r5, r1, r0, ror lr │ │ │ │ + rsbseq r8, r1, r8, lsr #2 │ │ │ │ + rsbseq r8, r1, sl, ror #1 │ │ │ │ + ldrshteq r5, [r1], #-210 @ 0xffffff2e │ │ │ │ + rsbseq r8, r1, lr, asr #1 │ │ │ │ + ldrsbteq r5, [r1], #-212 @ 0xffffff2c │ │ │ │ + ldrhteq r8, [r1], #-0 │ │ │ │ + ldrhteq r5, [r1], #-214 @ 0xffffff2a │ │ │ │ + @ instruction: 0x00718092 │ │ │ │ + @ instruction: 0x00715d98 │ │ │ │ + rsbseq r8, r1, r6, ror r0 │ │ │ │ + rsbseq r5, r1, ip, ror sp │ │ │ │ + rsbseq r8, r1, sl, asr r0 │ │ │ │ + rsbseq r5, r1, r0, ror #26 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ blhi 18b5d8 │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x0088f8cc │ │ │ │ pkhbtmi fp, r0, r3, lsl #1 │ │ │ │ ldrmi r4, [r5], -r9, lsl #13 │ │ │ │ @@ -194007,31 +194007,31 @@ │ │ │ │ stc2l 7, cr15, [r4], #284 @ 0x11c │ │ │ │ ldrbtmi r4, [r8], #-2069 @ 0xfffff7eb │ │ │ │ stc2 7, cr15, [r0, #284]! @ 0x11c │ │ │ │ svclt 0x0000e758 │ │ │ │ andhi pc, r0, pc, lsr #7 │ │ │ │ addge r9, r7, #46, 30 @ 0xb8 │ │ │ │ ldrbtpl r4, [sp], #-686 @ 0xfffffd52 │ │ │ │ - rsbseq r6, r1, r4, ror #17 │ │ │ │ - rsbseq r6, r1, sl, asr #17 │ │ │ │ - rsbseq r6, r1, lr, lsr #17 │ │ │ │ - @ instruction: 0x00716890 │ │ │ │ - rsbseq r6, r1, r4, ror r8 │ │ │ │ - ldrhteq r7, [r1], #-238 @ 0xffffff12 │ │ │ │ - rsbseq r5, r1, r6, asr #23 │ │ │ │ - @ instruction: 0x00717e96 │ │ │ │ - ldrsbteq r8, [r1], #-220 @ 0xffffff24 │ │ │ │ - rsbseq r7, r1, sl, ror lr │ │ │ │ - rsbseq r8, r1, r0, asr #27 │ │ │ │ - rsbseq r7, r1, r6, asr lr │ │ │ │ - @ instruction: 0x00718d9c │ │ │ │ - rsbseq r7, r1, ip, lsr lr │ │ │ │ - rsbseq r8, r1, r2, lsl #27 │ │ │ │ - rsbseq r7, r1, r0, lsr #28 │ │ │ │ - rsbseq r8, r1, r6, ror #26 │ │ │ │ + rsbseq r6, r1, ip, ror #17 │ │ │ │ + ldrsbteq r6, [r1], #-130 @ 0xffffff7e │ │ │ │ + ldrhteq r6, [r1], #-134 @ 0xffffff7a │ │ │ │ + @ instruction: 0x00716898 │ │ │ │ + rsbseq r6, r1, ip, ror r8 │ │ │ │ + rsbseq r7, r1, r6, asr #29 │ │ │ │ + rsbseq r5, r1, lr, asr #23 │ │ │ │ + @ instruction: 0x00717e9e │ │ │ │ + rsbseq r8, r1, r4, ror #27 │ │ │ │ + rsbseq r7, r1, r2, lsl #29 │ │ │ │ + rsbseq r8, r1, r8, asr #27 │ │ │ │ + rsbseq r7, r1, lr, asr lr │ │ │ │ + rsbseq r8, r1, r4, lsr #27 │ │ │ │ + rsbseq r7, r1, r4, asr #28 │ │ │ │ + rsbseq r8, r1, sl, lsl #27 │ │ │ │ + rsbseq r7, r1, r8, lsr #28 │ │ │ │ + rsbseq r8, r1, lr, ror #26 │ │ │ │ ldrbmi lr, [r0, sp, lsr #18]! │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ blhi 20b7e8 │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x0098f8cc │ │ │ │ @ instruction: 0xf8df4617 │ │ │ │ @ instruction: 0xf8df2574 │ │ │ │ @@ -194381,54 +194381,54 @@ │ │ │ │ stmiavs sl!, {r0, r2, r3, r5, fp, lr} │ │ │ │ ldrsbne pc, [r4], #135 @ 0x87 @ │ │ │ │ @ instruction: 0xf7474478 │ │ │ │ @ instruction: 0xe778fab3 │ │ │ │ svc 0x003ef740 │ │ │ │ rsbseq lr, ip, r8, asr #13 │ │ │ │ @ instruction: 0x000011b8 │ │ │ │ - ldrhteq r6, [r1], #-110 @ 0xffffff92 │ │ │ │ + rsbseq r6, r1, r6, asr #13 │ │ │ │ rsbseq lr, ip, r2, ror #12 │ │ │ │ - ldrshteq r7, [r1], #-202 @ 0xffffff36 │ │ │ │ - rsbseq r5, r1, r0, lsl #20 │ │ │ │ - rsbseq r7, r1, sl, lsr #25 │ │ │ │ - ldrhteq r7, [r1], #-190 @ 0xffffff42 │ │ │ │ - rsbseq r5, r1, r6, asr #17 │ │ │ │ - rsbseq r7, r1, r0, lsr #23 │ │ │ │ - rsbseq r5, r1, r8, lsr #17 │ │ │ │ - rsbseq r7, r1, r0, lsr #22 │ │ │ │ - rsbseq r5, r1, r6, lsr #16 │ │ │ │ - rsbseq r7, r1, r2, asr #21 │ │ │ │ - rsbseq r5, r1, sl, asr #15 │ │ │ │ - rsbseq r7, r1, lr, asr #20 │ │ │ │ - rsbseq r5, r1, r6, asr r7 │ │ │ │ - rsbseq r7, r1, r2, lsr sl │ │ │ │ - rsbseq r5, r1, r8, lsr r7 │ │ │ │ - rsbseq r7, r1, r4, lsl #20 │ │ │ │ - rsbseq r5, r1, ip, lsl #14 │ │ │ │ - rsbseq r7, r1, r8, asr #19 │ │ │ │ - ldrhteq r7, [r1], #-152 @ 0xffffff68 │ │ │ │ - ldrhteq r5, [r1], #-110 @ 0xffffff92 │ │ │ │ - @ instruction: 0x0071799c │ │ │ │ - rsbseq r5, r1, r2, lsr #13 │ │ │ │ - rsbseq r7, r1, ip, asr r9 │ │ │ │ - rsbseq r7, r1, r8, asr r9 │ │ │ │ - ldrhteq r8, [r1], #-132 @ 0xffffff7c │ │ │ │ - rsbseq r7, r1, r2, lsl r9 │ │ │ │ - rsbseq r7, r1, lr, lsl #18 │ │ │ │ - rsbseq r8, r1, r2, lsl r9 │ │ │ │ - ldrshteq r7, [r1], #-128 @ 0xffffff80 │ │ │ │ - rsbseq r8, r1, r6, lsr r8 │ │ │ │ - ldrsbteq r7, [r1], #-136 @ 0xffffff78 │ │ │ │ - rsbseq r4, r1, r8, lsr #21 │ │ │ │ - @ instruction: 0x00717896 │ │ │ │ - @ instruction: 0x00717892 │ │ │ │ - rsbseq r8, r1, lr, ror #15 │ │ │ │ - rsbseq r7, r1, r0, asr r8 │ │ │ │ - rsbseq r7, r1, ip, asr #16 │ │ │ │ - rsbseq r8, r1, r0, asr r8 │ │ │ │ + rsbseq r7, r1, r2, lsl #26 │ │ │ │ + rsbseq r5, r1, r8, lsl #20 │ │ │ │ + ldrhteq r7, [r1], #-194 @ 0xffffff3e │ │ │ │ + rsbseq r7, r1, r6, asr #23 │ │ │ │ + rsbseq r5, r1, lr, asr #17 │ │ │ │ + rsbseq r7, r1, r8, lsr #23 │ │ │ │ + ldrhteq r5, [r1], #-128 @ 0xffffff80 │ │ │ │ + rsbseq r7, r1, r8, lsr #22 │ │ │ │ + rsbseq r5, r1, lr, lsr #16 │ │ │ │ + rsbseq r7, r1, sl, asr #21 │ │ │ │ + ldrsbteq r5, [r1], #-114 @ 0xffffff8e │ │ │ │ + rsbseq r7, r1, r6, asr sl │ │ │ │ + rsbseq r5, r1, lr, asr r7 │ │ │ │ + rsbseq r7, r1, sl, lsr sl │ │ │ │ + rsbseq r5, r1, r0, asr #14 │ │ │ │ + rsbseq r7, r1, ip, lsl #20 │ │ │ │ + rsbseq r5, r1, r4, lsl r7 │ │ │ │ + ldrsbteq r7, [r1], #-144 @ 0xffffff70 │ │ │ │ + rsbseq r7, r1, r0, asr #19 │ │ │ │ + rsbseq r5, r1, r6, asr #13 │ │ │ │ + rsbseq r7, r1, r4, lsr #19 │ │ │ │ + rsbseq r5, r1, sl, lsr #13 │ │ │ │ + rsbseq r7, r1, r4, ror #18 │ │ │ │ + rsbseq r7, r1, r0, ror #18 │ │ │ │ + ldrhteq r8, [r1], #-140 @ 0xffffff74 │ │ │ │ + rsbseq r7, r1, sl, lsl r9 │ │ │ │ + rsbseq r7, r1, r6, lsl r9 │ │ │ │ + rsbseq r8, r1, sl, lsl r9 │ │ │ │ + ldrshteq r7, [r1], #-136 @ 0xffffff78 │ │ │ │ + rsbseq r8, r1, lr, lsr r8 │ │ │ │ + rsbseq r7, r1, r0, ror #17 │ │ │ │ + ldrhteq r4, [r1], #-160 @ 0xffffff60 │ │ │ │ + @ instruction: 0x0071789e │ │ │ │ + @ instruction: 0x0071789a │ │ │ │ + ldrshteq r8, [r1], #-118 @ 0xffffff8a │ │ │ │ + rsbseq r7, r1, r8, asr r8 │ │ │ │ + rsbseq r7, r1, r4, asr r8 │ │ │ │ + rsbseq r8, r1, r8, asr r8 │ │ │ │ mvnsmi lr, #737280 @ 0xb4000 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ blhi 20be1c │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00a0f8cc │ │ │ │ addlt r4, sp, r5, lsl #12 │ │ │ │ strmi r4, [lr], -r8, lsl #12 │ │ │ │ @@ -194543,20 +194543,20 @@ │ │ │ │ @ instruction: 0xf04f4150 │ │ │ │ ldrbtmi r3, [r8], #-1791 @ 0xfffff901 │ │ │ │ @ instruction: 0xf747300c │ │ │ │ stmdami r8, {r0, r1, r2, r3, r5, r7, fp, ip, sp, lr, pc} │ │ │ │ mvnscc pc, pc, asr #32 │ │ │ │ @ instruction: 0xf7474478 │ │ │ │ str pc, [r2, -r9, ror #18]! │ │ │ │ - @ instruction: 0x00717692 │ │ │ │ - @ instruction: 0x0071539a │ │ │ │ - ldrshteq r7, [r1], #-94 @ 0xffffffa2 │ │ │ │ - rsbseq r5, r1, r6, lsl #6 │ │ │ │ - ldrhteq r7, [r1], #-86 @ 0xffffffaa │ │ │ │ - ldrhteq r5, [r1], #-44 @ 0xffffffd4 │ │ │ │ + @ instruction: 0x0071769a │ │ │ │ + rsbseq r5, r1, r2, lsr #7 │ │ │ │ + rsbseq r7, r1, r6, lsl #12 │ │ │ │ + rsbseq r5, r1, lr, lsl #6 │ │ │ │ + ldrhteq r7, [r1], #-94 @ 0xffffffa2 │ │ │ │ + rsbseq r5, r1, r4, asr #5 │ │ │ │ mvnsmi lr, #737280 @ 0xb4000 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ blhi 20c01c │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00c8f8cc │ │ │ │ strmi fp, [r1], r3, lsl #1 │ │ │ │ strmi r6, [pc], -r8, asr #17 │ │ │ │ @@ -194652,25 +194652,25 @@ │ │ │ │ ldr r9, [sl, r1, lsl #22] │ │ │ │ vadd.i8 d20, d4, d14 │ │ │ │ ldrbtmi r7, [r8], #-336 @ 0xfffffeb0 │ │ │ │ @ instruction: 0xf746300c │ │ │ │ stmdami ip, {r0, r1, r4, r6, r7, r8, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf7474478 │ │ │ │ ldr pc, [r4, pc, lsl #17]! │ │ │ │ - rsbseq r5, r1, r0, lsr #29 │ │ │ │ - @ instruction: 0x00717492 │ │ │ │ - @ instruction: 0x00714998 │ │ │ │ - rsbseq r7, r1, r0, ror #8 │ │ │ │ - rsbseq r5, r1, r8, ror #2 │ │ │ │ - rsbseq r7, r1, r2, asr #8 │ │ │ │ - rsbseq r5, r1, sl, asr #2 │ │ │ │ - rsbseq r7, r1, sl, lsl r4 │ │ │ │ - rsbseq r5, r1, r2, lsr #2 │ │ │ │ - ldrshteq r7, [r1], #-62 @ 0xffffffc2 │ │ │ │ - rsbseq r8, r1, r4, asr #6 │ │ │ │ + rsbseq r5, r1, r8, lsr #29 │ │ │ │ + @ instruction: 0x0071749a │ │ │ │ + rsbseq r4, r1, r0, lsr #19 │ │ │ │ + rsbseq r7, r1, r8, ror #8 │ │ │ │ + rsbseq r5, r1, r0, ror r1 │ │ │ │ + rsbseq r7, r1, sl, asr #8 │ │ │ │ + rsbseq r5, r1, r2, asr r1 │ │ │ │ + rsbseq r7, r1, r2, lsr #8 │ │ │ │ + rsbseq r5, r1, sl, lsr #2 │ │ │ │ + rsbseq r7, r1, r6, lsl #8 │ │ │ │ + rsbseq r8, r1, ip, asr #6 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ bl fec27f2c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ vldr , [pc, #448] @ d0ef4 │ │ │ │ addlt r0, r3, lr, lsl #22 │ │ │ │ @ instruction: 0xff10f7ff │ │ │ │ stmdacs r1, {r0, r1, r9, sl, lr} │ │ │ │ @@ -194682,16 +194682,16 @@ │ │ │ │ @ instruction: 0xff9ef746 │ │ │ │ stmdbls r1, {r0, r1, r2, fp, lr} │ │ │ │ @ instruction: 0xf7474478 │ │ │ │ blls 14eec8 │ │ │ │ andlt r4, r3, r8, lsl r6 │ │ │ │ svclt 0x0000bd00 │ │ │ │ ... │ │ │ │ - @ instruction: 0x00717394 │ │ │ │ - @ instruction: 0x0071509c │ │ │ │ + @ instruction: 0x0071739c │ │ │ │ + rsbseq r5, r1, r4, lsr #1 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ bl fec27f84 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ stmiavs r8, {r3, r4, r5, r6, r7, r8, r9, sl, fp}^ │ │ │ │ vmax.u32 d4, d3, d12 │ │ │ │ stmdbmi lr, {r0, r1, r4, r5, r7, r9, fp, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf7414479 │ │ │ │ @@ -194704,17 +194704,17 @@ │ │ │ │ stmdami r8, {r0, r4, r5, r6, r8, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf7474478 │ │ │ │ ldc 8, cr15, [pc, #180] @ d0e70 │ │ │ │ vldrlt d0, [r0, #-8] │ │ │ │ andhi pc, r0, pc, lsr #7 │ │ │ │ addge r9, r7, #46, 30 @ 0xb8 │ │ │ │ ldrbtpl r4, [sp], #-686 @ 0xfffffd52 │ │ │ │ - @ instruction: 0x00715c90 │ │ │ │ - rsbseq r7, r1, sl, lsr r3 │ │ │ │ - rsbseq r8, r1, r0, lsl #5 │ │ │ │ + @ instruction: 0x00715c98 │ │ │ │ + rsbseq r7, r1, r2, asr #6 │ │ │ │ + rsbseq r8, r1, r8, lsl #5 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ bl fec27fe0 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ stmiavs r8, {r3, r4, r5, r6, r7, r8, r9, sl, fp}^ │ │ │ │ vmax.u32 d4, d3, d12 │ │ │ │ stmdbmi sp, {r0, r2, r7, r9, fp, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf7414479 │ │ │ │ @@ -194726,17 +194726,17 @@ │ │ │ │ @ instruction: 0xf746300c │ │ │ │ stmdami r7, {r0, r1, r6, r8, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf7464478 │ │ │ │ ldc 15, cr15, [pc, #1020] @ d1214 │ │ │ │ vldrlt d0, [r0, #-4] │ │ │ │ addge r9, r7, #46, 30 @ 0xb8 │ │ │ │ ldrbtpl r4, [sp], #-686 @ 0xfffffd52 │ │ │ │ - rsbseq r5, r1, r4, lsr ip │ │ │ │ - ldrsbteq r7, [r1], #-46 @ 0xffffffd2 │ │ │ │ - rsbseq r8, r1, r4, lsr #4 │ │ │ │ + rsbseq r5, r1, ip, lsr ip │ │ │ │ + rsbseq r7, r1, r6, ror #5 │ │ │ │ + rsbseq r8, r1, ip, lsr #4 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl fec28038 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r3, r8, ror #31 │ │ │ │ stmiavs r8, {r0, r2, r9, sl, lr}^ │ │ │ │ stc 6, cr4, [sp, #48] @ 0x30 │ │ │ │ vqrdmulh.s32 d0, d3, d0 │ │ │ │ @@ -194760,19 +194760,19 @@ │ │ │ │ bicvc pc, sp, r4, asr #4 │ │ │ │ streq pc, [r8], #-111 @ 0xffffff91 │ │ │ │ andcc r4, ip, r8, ror r4 │ │ │ │ cdp2 7, 15, cr15, cr10, cr6, {2} │ │ │ │ ldrbtmi r4, [r8], #-2054 @ 0xfffff7fa │ │ │ │ @ instruction: 0xffb6f746 │ │ │ │ svclt 0x0000e7df │ │ │ │ - ldrsbteq r5, [r1], #-180 @ 0xffffff4c │ │ │ │ - rsbseq r7, r1, lr, ror #4 │ │ │ │ - rsbseq r4, r1, r6, ror pc │ │ │ │ - rsbseq r7, r1, ip, asr #4 │ │ │ │ - @ instruction: 0x00718192 │ │ │ │ + ldrsbteq r5, [r1], #-188 @ 0xffffff44 │ │ │ │ + rsbseq r7, r1, r6, ror r2 │ │ │ │ + rsbseq r4, r1, lr, ror pc │ │ │ │ + rsbseq r7, r1, r4, asr r2 │ │ │ │ + @ instruction: 0x0071819a │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl fec280c8 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r3, r8, ror #31 │ │ │ │ stmiavs r8, {r0, r2, r9, sl, lr}^ │ │ │ │ stc 6, cr4, [sp, #48] @ 0x30 │ │ │ │ vqrdmulh.s32 d0, d3, d0 │ │ │ │ @@ -194796,19 +194796,19 @@ │ │ │ │ bicsvc pc, pc, r4, asr #4 │ │ │ │ streq pc, [r8], #-111 @ 0xffffff91 │ │ │ │ andcc r4, ip, r8, ror r4 │ │ │ │ cdp2 7, 11, cr15, cr2, cr6, {2} │ │ │ │ ldrbtmi r4, [r8], #-2054 @ 0xfffff7fa │ │ │ │ @ instruction: 0xff6ef746 │ │ │ │ svclt 0x0000e7df │ │ │ │ - rsbseq r5, r1, r4, asr #22 │ │ │ │ - ldrsbteq r7, [r1], #-30 @ 0xffffffe2 │ │ │ │ - rsbseq r4, r1, r6, ror #29 │ │ │ │ - ldrhteq r7, [r1], #-28 @ 0xffffffe4 │ │ │ │ - rsbseq r8, r1, r2, lsl #2 │ │ │ │ + rsbseq r5, r1, ip, asr #22 │ │ │ │ + rsbseq r7, r1, r6, ror #3 │ │ │ │ + rsbseq r4, r1, lr, ror #29 │ │ │ │ + rsbseq r7, r1, r4, asr #3 │ │ │ │ + rsbseq r8, r1, sl, lsl #2 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ bl fec28158 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ stmiavs r8, {r3, r4, r5, r6, r7, r8, r9, sl, fp}^ │ │ │ │ vmax.u32 d4, d3, d12 │ │ │ │ stmdbmi fp, {r0, r3, r6, r7, r8, fp, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf7414479 │ │ │ │ @@ -194818,17 +194818,17 @@ │ │ │ │ vadd.i8 d20, d4, d7 │ │ │ │ ldrbtmi r7, [r8], #-501 @ 0xfffffe0b │ │ │ │ @ instruction: 0xf746300c │ │ │ │ stmdami r5, {r0, r1, r2, r7, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf7464478 │ │ │ │ @ instruction: 0xf04fff43 │ │ │ │ ldclt 0, cr3, [r0, #-1020] @ 0xfffffc04 │ │ │ │ - ldrhteq r5, [r1], #-172 @ 0xffffff54 │ │ │ │ - rsbseq r7, r1, r6, ror #2 │ │ │ │ - rsbseq r8, r1, ip, lsr #1 │ │ │ │ + rsbseq r5, r1, r4, asr #21 │ │ │ │ + rsbseq r7, r1, lr, ror #2 │ │ │ │ + ldrhteq r8, [r1], #-4 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ bl fec281a8 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ stmiavs r8, {r3, r4, r5, r6, r7, r8, r9, sl, fp}^ │ │ │ │ vmax.u32 d4, d3, d12 │ │ │ │ stmdbmi fp, {r0, r5, r7, r8, fp, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf7414479 │ │ │ │ @@ -194838,17 +194838,17 @@ │ │ │ │ @ instruction: 0xf6444807 │ │ │ │ ldrbtmi r0, [r8], #-269 @ 0xfffffef3 │ │ │ │ @ instruction: 0xf746300c │ │ │ │ stmdami r5, {r0, r1, r2, r3, r4, r6, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf7464478 │ │ │ │ andcs pc, r0, fp, lsl pc @ │ │ │ │ svclt 0x0000bd10 │ │ │ │ - rsbseq r5, r1, ip, ror #20 │ │ │ │ - rsbseq r7, r1, r6, lsl r1 │ │ │ │ - rsbseq r8, r1, ip, asr r0 │ │ │ │ + rsbseq r5, r1, r4, ror sl │ │ │ │ + rsbseq r7, r1, lr, lsl r1 │ │ │ │ + rsbseq r8, r1, r4, rrx │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ bl fec281f8 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ stmiavs r8, {r3, r4, r5, r6, r7, r8, r9, sl, fp}^ │ │ │ │ vmax.u32 d4, d3, d12 │ │ │ │ stmdbmi fp, {r0, r3, r4, r5, r6, r8, fp, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf7414479 │ │ │ │ @@ -194858,17 +194858,17 @@ │ │ │ │ @ instruction: 0xf6444807 │ │ │ │ ldrbtmi r0, [r8], #-293 @ 0xfffffedb │ │ │ │ @ instruction: 0xf746300c │ │ │ │ stmdami r5, {r0, r1, r2, r4, r5, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf7464478 │ │ │ │ strdcs pc, [r0], -r3 │ │ │ │ svclt 0x0000bd10 │ │ │ │ - rsbseq r5, r1, ip, lsl sl │ │ │ │ - rsbseq r7, r1, r6, asr #1 │ │ │ │ - rsbseq r8, r1, ip │ │ │ │ + rsbseq r5, r1, r4, lsr #20 │ │ │ │ + rsbseq r7, r1, lr, asr #1 │ │ │ │ + rsbseq r8, r1, r4, lsl r0 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl fec28248 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r3, r8, ror #31 │ │ │ │ stmiavs r8, {r0, r2, r9, sl, lr}^ │ │ │ │ andls r4, r1, #12, 12 @ 0xc00000 │ │ │ │ @ instruction: 0xf94ef323 │ │ │ │ @@ -194890,17 +194890,17 @@ │ │ │ │ ldrbtmi r4, [r8], #-2056 @ 0xfffff7f8 │ │ │ │ cdp2 7, 11, cr15, cr10, cr6, {2} │ │ │ │ bleq 18c720 │ │ │ │ ldclt 0, cr11, [r0, #-12]! │ │ │ │ andhi pc, r0, pc, lsr #7 │ │ │ │ addge r9, r7, #46, 30 @ 0xb8 │ │ │ │ ldrbtpl r4, [sp], #-686 @ 0xfffffd52 │ │ │ │ - rsbseq r5, r1, r6, asr #19 │ │ │ │ - rsbseq r7, r1, r4, asr r0 │ │ │ │ - @ instruction: 0x00717f9a │ │ │ │ + rsbseq r5, r1, lr, asr #19 │ │ │ │ + rsbseq r7, r1, ip, asr r0 │ │ │ │ + rsbseq r7, r1, r2, lsr #31 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl fec282c8 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r3, r8, ror #31 │ │ │ │ stmiavs r8, {r0, r2, r9, sl, lr}^ │ │ │ │ andls r4, r1, #12, 12 @ 0xc00000 │ │ │ │ @ instruction: 0xf90ef323 │ │ │ │ @@ -194936,17 +194936,17 @@ │ │ │ │ stmdavs fp!, {r4, r5, r8, sl, fp, ip, sp, pc}^ │ │ │ │ @ instruction: 0x63aef503 │ │ │ │ bleq 10c7a8 │ │ │ │ bleq 110cc24 │ │ │ │ svclt 0x0000e7f5 │ │ │ │ addge r9, r7, #46, 30 @ 0xb8 │ │ │ │ ldrbtpl r4, [sp], #-686 @ 0xfffffd52 │ │ │ │ - rsbseq r5, r1, r6, asr #18 │ │ │ │ - rsbseq r6, r1, sl, lsr #31 │ │ │ │ - ldrshteq r7, [r1], #-224 @ 0xffffff20 │ │ │ │ + rsbseq r5, r1, lr, asr #18 │ │ │ │ + ldrhteq r6, [r1], #-242 @ 0xffffff0e │ │ │ │ + ldrshteq r7, [r1], #-232 @ 0xffffff18 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ bl fec28380 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ stmiavs r8, {r3, r4, r5, r6, r7, r8, r9, sl, fp}^ │ │ │ │ vmax.u32 d4, d3, d12 │ │ │ │ ldmdbmi r5, {r0, r2, r4, r5, r7, fp, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf7404479 │ │ │ │ @@ -194965,17 +194965,17 @@ │ │ │ │ @ instruction: 0xf7464478 │ │ │ │ ldc 14, cr15, [pc, #148] @ d1260 │ │ │ │ vldrlt d0, [r0, #-16] │ │ │ │ andhi pc, r0, pc, lsr #7 │ │ │ │ ... │ │ │ │ addge r9, r7, #46, 30 @ 0xb8 │ │ │ │ ldrbtpl r4, [sp], #-686 @ 0xfffffd52 │ │ │ │ - @ instruction: 0x00715894 │ │ │ │ - rsbseq r6, r1, sl, lsr #30 │ │ │ │ - rsbseq r7, r1, r0, ror lr │ │ │ │ + @ instruction: 0x0071589c │ │ │ │ + rsbseq r6, r1, r2, lsr pc │ │ │ │ + rsbseq r7, r1, r8, ror lr │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ bl fec283f8 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ stmiavs r8, {r3, r4, r5, r6, r7, r8, r9, sl, fp}^ │ │ │ │ vmax.u32 d4, d3, d12 │ │ │ │ ldmdbmi r5, {r0, r3, r4, r5, r6, fp, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf7404479 │ │ │ │ @@ -194994,17 +194994,17 @@ │ │ │ │ @ instruction: 0xf7464478 │ │ │ │ ldc 13, cr15, [pc, #932] @ d15e8 │ │ │ │ vldrlt d0, [r0, #-16] │ │ │ │ andhi pc, r0, pc, lsr #7 │ │ │ │ ... │ │ │ │ addge r9, r7, #46, 30 @ 0xb8 │ │ │ │ ldrbtpl r4, [sp], #-686 @ 0xfffffd52 │ │ │ │ - rsbseq r5, r1, ip, lsl r8 │ │ │ │ - ldrhteq r6, [r1], #-226 @ 0xffffff1e │ │ │ │ - ldrshteq r7, [r1], #-216 @ 0xffffff28 │ │ │ │ + rsbseq r5, r1, r4, lsr #16 │ │ │ │ + ldrhteq r6, [r1], #-234 @ 0xffffff16 │ │ │ │ + rsbseq r7, r1, r0, lsl #28 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ bl fec28470 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ stmiavs r8, {r3, r4, r5, r6, r7, r8, r9, sl, fp}^ │ │ │ │ vmax.u32 d4, d3, d12 │ │ │ │ stmdbmi fp, {r0, r2, r3, r4, r5, fp, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf7404479 │ │ │ │ @@ -195014,17 +195014,17 @@ │ │ │ │ @ instruction: 0xf6444807 │ │ │ │ ldrbtmi r0, [r8], #-435 @ 0xfffffe4d │ │ │ │ @ instruction: 0xf746300c │ │ │ │ stmdami r5, {r0, r1, r3, r4, r5, r6, r7, sl, fp, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf7464478 │ │ │ │ @ instruction: 0x2000fdb7 │ │ │ │ svclt 0x0000bd10 │ │ │ │ - rsbseq r5, r1, r4, lsr #15 │ │ │ │ - rsbseq r6, r1, lr, asr #28 │ │ │ │ - @ instruction: 0x00717d94 │ │ │ │ + rsbseq r5, r1, ip, lsr #15 │ │ │ │ + rsbseq r6, r1, r6, asr lr │ │ │ │ + @ instruction: 0x00717d9c │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl fec284c0 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldrdlt r0, [r7], r8 │ │ │ │ stmiavs r8, {r0, r2, r9, sl, lr}^ │ │ │ │ vrhadd.u32 d9, d3, d5 │ │ │ │ ldmdbmi r1!, {r0, r1, r4, fp, ip, sp, lr, pc} │ │ │ │ @@ -195073,21 +195073,21 @@ │ │ │ │ ldrbtmi r4, [r8], #-2059 @ 0xfffff7f5 │ │ │ │ @ instruction: 0xf746300c │ │ │ │ stmdami sl, {r0, r1, r2, r7, sl, fp, ip, sp, lr, pc} │ │ │ │ ldrbtmi r9, [r8], #-2309 @ 0xfffff6fb │ │ │ │ stc2l 7, cr15, [r2, #-280] @ 0xfffffee8 │ │ │ │ ldrmi r9, [r8], -r5, lsl #22 │ │ │ │ ldclt 0, cr11, [r0, #-28]! @ 0xffffffe4 │ │ │ │ - rsbseq r5, r1, r0, asr r7 │ │ │ │ - rsbseq r6, r1, r6, lsr #27 │ │ │ │ - rsbseq r4, r1, lr, lsr #21 │ │ │ │ - rsbseq r6, r1, r6, lsl #27 │ │ │ │ - rsbseq r7, r1, ip, asr #25 │ │ │ │ - rsbseq r6, r1, r6, ror #26 │ │ │ │ - rsbseq r4, r1, lr, ror #20 │ │ │ │ + rsbseq r5, r1, r8, asr r7 │ │ │ │ + rsbseq r6, r1, lr, lsr #27 │ │ │ │ + ldrhteq r4, [r1], #-166 @ 0xffffff5a │ │ │ │ + rsbseq r6, r1, lr, lsl #27 │ │ │ │ + ldrsbteq r7, [r1], #-196 @ 0xffffff3c │ │ │ │ + rsbseq r6, r1, lr, ror #26 │ │ │ │ + rsbseq r4, r1, r6, ror sl │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ blhi 20c874 │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ cdpeq 8, 15, cr15, cr8, cr12, {6} │ │ │ │ stmibmi sl!, {r2, r3, r9, sl, lr}^ │ │ │ │ bmi ffb62c24 │ │ │ │ @@ -195279,15 +195279,15 @@ │ │ │ │ movsvs pc, #12582912 @ 0xc00000 │ │ │ │ blvs 18cb08 │ │ │ │ blpl ff28d190 │ │ │ │ blx 50d288 │ │ │ │ cdp 8, 11, cr13, cr0, cr6, {0} │ │ │ │ vcmpe.f64 d4, d4 │ │ │ │ vsqrt.f64 d22, d4 │ │ │ │ - ble 84ff14 │ │ │ │ + ble 84ff14 │ │ │ │ cdp 1, 3, cr11, cr6, cr1, {7} │ │ │ │ eorls r0, ip, r7, lsl #22 │ │ │ │ stc 2, cr9, [sp, #168] @ 0xa8 │ │ │ │ vstr d3, [sp, #160] @ 0xa0 │ │ │ │ vstr d7, [sp, #152] @ 0x98 │ │ │ │ @ instruction: 0xf7406b24 │ │ │ │ ldc 12, cr14, [sp, #480] @ 0x1e0 │ │ │ │ @@ -195322,17 +195322,17 @@ │ │ │ │ blvc 2cd048 >::_M_default_append(unsigned int)@@Base+0x4a484> │ │ │ │ blls 12cd228 │ │ │ │ svclt 0x0000e718 │ │ │ │ ... │ │ │ │ rsbseq sp, ip, r0, asr #12 │ │ │ │ @ instruction: 0x000011b8 │ │ │ │ rsbseq sp, ip, r8, lsl r6 │ │ │ │ - rsbseq r5, r1, r0, lsl #12 │ │ │ │ - ldrhteq r6, [r1], #-154 @ 0xffffff66 │ │ │ │ - rsbseq r4, r1, r2, asr #13 │ │ │ │ + rsbseq r5, r1, r8, lsl #12 │ │ │ │ + rsbseq r6, r1, r2, asr #19 │ │ │ │ + rsbseq r4, r1, sl, asr #13 │ │ │ │ @ instruction: 0xf6449015 │ │ │ │ ldmmi r3!, {r1, r2, r3, r5, r8, ip} │ │ │ │ andcc r4, ip, r8, ror r4 │ │ │ │ blx 200f4b4 │ │ │ │ ldmdbls r5, {r0, r4, r5, r7, fp, lr} │ │ │ │ @ instruction: 0xf7464478 │ │ │ │ blls 650484 │ │ │ │ @@ -195467,15 +195467,15 @@ │ │ │ │ ldmdami r2!, {r0, r2, r4, r5, r6, r8, fp, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf7464478 │ │ │ │ @ instruction: 0xf06ffa31 │ │ │ │ ldr r0, [sp, #-776] @ 0xfffffcf8 │ │ │ │ blx 50d580 │ │ │ │ blls 8c8ddc │ │ │ │ tstls pc, #67108864 @ 0x4000000 │ │ │ │ - blls 88b160 │ │ │ │ + blls 88b160 │ │ │ │ tstls lr, #67108864 @ 0x4000000 │ │ │ │ blls 90b4f0 │ │ │ │ @ instruction: 0x93203301 │ │ │ │ blls 98b4e8 │ │ │ │ blpl 10d4b8 │ │ │ │ @ instruction: 0x93223301 │ │ │ │ @ instruction: 0x4661e6fe │ │ │ │ @@ -195506,26 +195506,26 @@ │ │ │ │ eorls r9, r3, #1610612737 @ 0x60000001 │ │ │ │ stmib sp, {r2, r3, r4, r9, ip, pc}^ │ │ │ │ andsls r2, r7, #24, 4 @ 0x80000001 │ │ │ │ eorls r9, r2, #1342177281 @ 0x50000001 │ │ │ │ eorls r9, r1, #-1342177279 @ 0xb0000001 │ │ │ │ str r9, [r6, #538]! @ 0x21a │ │ │ │ mcr 7, 3, pc, cr8, cr15, {1} @ │ │ │ │ - rsbseq r6, r1, r0, asr r9 │ │ │ │ - rsbseq r4, r1, r8, asr r6 │ │ │ │ - rsbseq r6, r1, r4, asr r8 │ │ │ │ - rsbseq r4, r1, ip, asr r5 │ │ │ │ - rsbseq r6, r1, r2, asr #14 │ │ │ │ - rsbseq r7, r1, r0, ror r6 │ │ │ │ - ldrshteq r6, [r1], #-104 @ 0xffffff98 │ │ │ │ - rsbseq r7, r1, lr, lsr r6 │ │ │ │ - rsbseq r6, r1, r0, ror #13 │ │ │ │ - @ instruction: 0x00717792 │ │ │ │ - rsbseq r6, r1, r6, asr #13 │ │ │ │ - rsbseq r4, r1, lr, asr #7 │ │ │ │ + rsbseq r6, r1, r8, asr r9 │ │ │ │ + rsbseq r4, r1, r0, ror #12 │ │ │ │ + rsbseq r6, r1, ip, asr r8 │ │ │ │ + rsbseq r4, r1, r4, ror #10 │ │ │ │ + rsbseq r6, r1, sl, asr #14 │ │ │ │ + rsbseq r7, r1, r8, ror r6 │ │ │ │ + rsbseq r6, r1, r0, lsl #14 │ │ │ │ + rsbseq r7, r1, r6, asr #12 │ │ │ │ + rsbseq r6, r1, r8, ror #13 │ │ │ │ + @ instruction: 0x0071779a │ │ │ │ + rsbseq r6, r1, lr, asr #13 │ │ │ │ + ldrsbteq r4, [r1], #-54 @ 0xffffffca │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ blhi 50cf50 │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ cdpeq 8, 7, cr15, cr8, cr12, {6} │ │ │ │ ldrmi fp, [r3], r9, asr #1 │ │ │ │ pkhbtmi r4, r1, sl, lsl #13 │ │ │ │ @@ -195660,15 +195660,15 @@ │ │ │ │ @ instruction: 0xf743447b │ │ │ │ @ instruction: 0x4605ff73 │ │ │ │ stmdacs r0, {r2, r6, ip, pc} │ │ │ │ mvnhi pc, r2 │ │ │ │ svclt 0x00dc2e00 │ │ │ │ mvnscc pc, #79 @ 0x4f │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ - blls 889168 │ │ │ │ + blls 889168 │ │ │ │ @ instruction: 0xf8dd2200 │ │ │ │ vst4.16 {d30-d33}, [pc], r4 │ │ │ │ vaddhn.i16 d20, q8, q0 │ │ │ │ svcne 0x001e0480 │ │ │ │ @ instruction: 0xf04f4694 │ │ │ │ @ instruction: 0xf85633ff │ │ │ │ ldrbmi r1, [r2, #-3844] @ 0xfffff0fc │ │ │ │ @@ -195691,22 +195691,22 @@ │ │ │ │ ldrdlt pc, [ip], #-141 @ 0xffffff73 │ │ │ │ strbtmi r4, [r7], -r8, lsr #13 │ │ │ │ rsbs r9, sl, sl, lsl #4 │ │ │ │ stmiahi r3!, {r0, r4, r5, r6, r7, fp, sp, lr}^ │ │ │ │ mcrcc 8, 7, pc, cr4, cr5, {5} @ │ │ │ │ rsbseq ip, ip, sl, asr pc │ │ │ │ @ instruction: 0x000011b8 │ │ │ │ - rsbseq r6, r1, ip, lsl r4 │ │ │ │ + rsbseq r6, r1, r4, lsr #8 │ │ │ │ @ instruction: 0x1018f8d9 │ │ │ │ ldrdeq pc, [r4], -r9 │ │ │ │ vshr.u64 d31, d21, #42 │ │ │ │ cmnle fp, r0, lsl #16 │ │ │ │ @ instruction: 0xf8519944 │ │ │ │ bcs d9e08 │ │ │ │ - blls 885ee0 │ │ │ │ + blls 885ee0 │ │ │ │ ldc 6, cr4, [fp, #288] @ 0x120 │ │ │ │ @ instruction: 0xf8530b02 │ │ │ │ blls 5d9e18 │ │ │ │ @ instruction: 0xf8926912 │ │ │ │ movwls r2, #12545 @ 0x3101 │ │ │ │ movwls r9, #11023 @ 0x2b0f │ │ │ │ blls 7136d0 │ │ │ │ @@ -196037,19 +196037,19 @@ │ │ │ │ ldrbmi r8, [r0], -fp, ror #14 │ │ │ │ ldc 0, cr11, [sp], #292 @ 0x124 │ │ │ │ pop {r4, r8, r9, fp, pc} │ │ │ │ svclt 0x00008ff0 │ │ │ │ andhi pc, r0, pc, lsr #7 │ │ │ │ andeq r0, r0, r0 │ │ │ │ smlawbmi lr, r0, r4, r8 │ │ │ │ - rsbseq r6, r1, r4, lsl #5 │ │ │ │ - ldrshteq r6, [r1], #-28 @ 0xffffffe4 │ │ │ │ - rsbseq r3, r1, r4, lsl #30 │ │ │ │ - ldrsbteq r5, [r1], #-226 @ 0xffffff1e │ │ │ │ - ldrsbteq r3, [r1], #-186 @ 0xffffff46 │ │ │ │ + rsbseq r6, r1, ip, lsl #5 │ │ │ │ + rsbseq r6, r1, r4, lsl #4 │ │ │ │ + rsbseq r3, r1, ip, lsl #30 │ │ │ │ + ldrsbteq r5, [r1], #-234 @ 0xffffff16 │ │ │ │ + rsbseq r3, r1, r2, ror #23 │ │ │ │ @ instruction: 0x007cc790 │ │ │ │ @ instruction: 0x000011b8 │ │ │ │ @ instruction: 0xf8db6931 │ │ │ │ @ instruction: 0xf5033004 │ │ │ │ ldc 3, cr6, [r1, #704] @ 0x2c0 │ │ │ │ vldr d10, [r1] │ │ │ │ vldr d7, [r3, #-8] │ │ │ │ @@ -196370,26 +196370,26 @@ │ │ │ │ @ instruction: 0xf745300c │ │ │ │ ldmdami r1, {r0, r2, r5, r6, r9, fp, ip, sp, lr, pc} │ │ │ │ ldrbtmi r4, [r8], #-1617 @ 0xfffff9af │ │ │ │ blx 9104ea │ │ │ │ svclt 0x0000e552 │ │ │ │ andhi pc, r0, pc, lsr #7 │ │ │ │ ... │ │ │ │ - rsbseq r5, r1, lr, asr #22 │ │ │ │ - rsbseq r3, r1, r6, asr r8 │ │ │ │ - rsbseq r5, r1, lr, lsl fp │ │ │ │ - rsbseq r3, r1, r6, lsr #16 │ │ │ │ - rsbseq r5, r1, r2, lsl #22 │ │ │ │ - rsbseq r3, r1, sl, lsl #16 │ │ │ │ - rsbseq r5, r1, r6, ror #21 │ │ │ │ - rsbseq r3, r1, lr, ror #15 │ │ │ │ - rsbseq r5, r1, sl, lsr r9 │ │ │ │ - rsbseq r3, r1, r2, asr #12 │ │ │ │ - rsbseq r5, r1, r2, lsr #18 │ │ │ │ - rsbseq r3, r1, sl, lsr #12 │ │ │ │ + rsbseq r5, r1, r6, asr fp │ │ │ │ + rsbseq r3, r1, lr, asr r8 │ │ │ │ + rsbseq r5, r1, r6, lsr #22 │ │ │ │ + rsbseq r3, r1, lr, lsr #16 │ │ │ │ + rsbseq r5, r1, sl, lsl #22 │ │ │ │ + rsbseq r3, r1, r2, lsl r8 │ │ │ │ + rsbseq r5, r1, lr, ror #21 │ │ │ │ + ldrshteq r3, [r1], #-118 @ 0xffffff8a │ │ │ │ + rsbseq r5, r1, r2, asr #18 │ │ │ │ + rsbseq r3, r1, sl, asr #12 │ │ │ │ + rsbseq r5, r1, sl, lsr #18 │ │ │ │ + rsbseq r3, r1, r2, lsr r6 │ │ │ │ ldmmi pc!, {r1, r7, r9, sl, lr} @ │ │ │ │ bicsvc pc, sp, r3, asr #12 │ │ │ │ andcc r4, ip, r8, ror r4 │ │ │ │ blx f10538 │ │ │ │ @ instruction: 0x465148bc │ │ │ │ @ instruction: 0xf7454478 │ │ │ │ str pc, [r5, #-2803]! @ 0xfffff50d │ │ │ │ @@ -196573,22 +196573,22 @@ │ │ │ │ @ instruction: 0xf73f461c │ │ │ │ @ instruction: 0xe75fa9b7 │ │ │ │ blmi ff2ce5d0 │ │ │ │ blx 50e6c8 │ │ │ │ cdp 15, 11, cr11, cr0, cr8, {5} │ │ │ │ ldrbt r7, [r6], r4, asr #22 │ │ │ │ ... │ │ │ │ - rsbseq r5, r1, r8, asr #17 │ │ │ │ - ldrsbteq r3, [r1], #-80 @ 0xffffffb0 │ │ │ │ - rsbseq r5, r1, lr, ror #16 │ │ │ │ - rsbseq r3, r1, r6, ror r5 │ │ │ │ - rsbseq r5, r1, r2, lsr #15 │ │ │ │ - rsbseq r3, r1, sl, lsr #9 │ │ │ │ - rsbseq r5, r1, lr, lsl #12 │ │ │ │ - rsbseq r3, r1, r6, lsl r3 │ │ │ │ + ldrsbteq r5, [r1], #-128 @ 0xffffff80 │ │ │ │ + ldrsbteq r3, [r1], #-88 @ 0xffffffa8 │ │ │ │ + rsbseq r5, r1, r6, ror r8 │ │ │ │ + rsbseq r3, r1, lr, ror r5 │ │ │ │ + rsbseq r5, r1, sl, lsr #15 │ │ │ │ + ldrhteq r3, [r1], #-66 @ 0xffffffbe │ │ │ │ + rsbseq r5, r1, r6, lsl r6 │ │ │ │ + rsbseq r3, r1, lr, lsl r3 │ │ │ │ @ instruction: 0xf8df4682 │ │ │ │ vpmax.s8 q8, q10, q4 │ │ │ │ ldrbtmi r0, [r8], #-265 @ 0xfffffef7 │ │ │ │ @ instruction: 0xf745300c │ │ │ │ @ instruction: 0xf8dff8a7 │ │ │ │ @ instruction: 0x46510abc │ │ │ │ @ instruction: 0xf7454478 │ │ │ │ @@ -197272,35 +197272,35 @@ │ │ │ │ @ instruction: 0xf043bf98 │ │ │ │ stmdacs r3, {r0, r8, r9} │ │ │ │ sbcshi pc, r7, #0 │ │ │ │ svclt 0x00142804 │ │ │ │ movweq pc, #8643 @ 0x21c3 @ │ │ │ │ movweq pc, #12739 @ 0x31c3 @ │ │ │ │ ldr r9, [sp], #-779 @ 0xfffffcf5 │ │ │ │ - rsbseq r5, r1, r6, lsr #11 │ │ │ │ - rsbseq r3, r1, ip, lsr #5 │ │ │ │ - rsbseq r5, r1, r4, lsl #11 │ │ │ │ - rsbseq r3, r1, sl, lsl #5 │ │ │ │ - @ instruction: 0x00715496 │ │ │ │ - @ instruction: 0x0071319c │ │ │ │ - rsbseq r5, r1, r2, asr r3 │ │ │ │ - rsbseq r3, r1, r8, asr r0 │ │ │ │ - rsbseq r5, r1, r6, lsl #6 │ │ │ │ - rsbseq r3, r1, ip │ │ │ │ - rsbseq r5, r1, r0, lsl #2 │ │ │ │ - rsbseq r4, r1, r6, ror #29 │ │ │ │ - rsbseq r2, r1, ip, ror #23 │ │ │ │ - rsbseq r4, r1, sl, asr #29 │ │ │ │ - ldrsbteq r2, [r1], #-176 @ 0xffffff50 │ │ │ │ - rsbseq r4, r1, r8, lsr #29 │ │ │ │ - ldrhteq r2, [r1], #-176 @ 0xffffff50 │ │ │ │ - rsbseq r4, r1, sl, asr fp │ │ │ │ - rsbseq r2, r1, r2, ror #16 │ │ │ │ - rsbseq r4, r1, lr, lsr fp │ │ │ │ - rsbseq r2, r1, r6, asr #16 │ │ │ │ + rsbseq r5, r1, lr, lsr #11 │ │ │ │ + ldrhteq r3, [r1], #-36 @ 0xffffffdc │ │ │ │ + rsbseq r5, r1, ip, lsl #11 │ │ │ │ + @ instruction: 0x00713292 │ │ │ │ + @ instruction: 0x0071549e │ │ │ │ + rsbseq r3, r1, r4, lsr #3 │ │ │ │ + rsbseq r5, r1, sl, asr r3 │ │ │ │ + rsbseq r3, r1, r0, rrx │ │ │ │ + rsbseq r5, r1, lr, lsl #6 │ │ │ │ + rsbseq r3, r1, r4, lsl r0 │ │ │ │ + rsbseq r5, r1, r8, lsl #2 │ │ │ │ + rsbseq r4, r1, lr, ror #29 │ │ │ │ + ldrshteq r2, [r1], #-180 @ 0xffffff4c │ │ │ │ + ldrsbteq r4, [r1], #-226 @ 0xffffff1e │ │ │ │ + ldrsbteq r2, [r1], #-184 @ 0xffffff48 │ │ │ │ + ldrhteq r4, [r1], #-224 @ 0xffffff20 │ │ │ │ + ldrhteq r2, [r1], #-184 @ 0xffffff48 │ │ │ │ + rsbseq r4, r1, r2, ror #22 │ │ │ │ + rsbseq r2, r1, sl, ror #16 │ │ │ │ + rsbseq r4, r1, r6, asr #22 │ │ │ │ + rsbseq r2, r1, lr, asr #16 │ │ │ │ strtmi r4, [r0], -r1, lsl #12 │ │ │ │ vst4. {d31-d34}, [sl :128], r5 │ │ │ │ @ instruction: 0xf47f2801 │ │ │ │ @ instruction: 0x4631ac76 │ │ │ │ @ instruction: 0xf0e54620 │ │ │ │ blls 3d0590 │ │ │ │ @ instruction: 0xf73f4298 │ │ │ │ @@ -198078,64 +198078,64 @@ │ │ │ │ vcmpe.f64 d7, d7 │ │ │ │ vsqrt.f64 d27, d7 │ │ │ │ @ instruction: 0xf6fffa10 │ │ │ │ @ instruction: 0xf7ffa8cf │ │ │ │ svclt 0x0000b935 │ │ │ │ andhi pc, r0, pc, lsr #7 │ │ │ │ ... │ │ │ │ - rsbseq r4, r1, r0, asr #14 │ │ │ │ - rsbseq r2, r1, r6, asr #8 │ │ │ │ - rsbseq r4, r1, r0, lsl #11 │ │ │ │ - rsbseq r2, r1, r6, lsl #5 │ │ │ │ - rsbseq r4, r1, r8, lsl r5 │ │ │ │ - rsbseq r2, r1, lr, lsl r2 │ │ │ │ - ldrhteq r4, [r1], #-64 @ 0xffffffc0 │ │ │ │ - ldrhteq r2, [r1], #-22 @ 0xffffffea │ │ │ │ - rsbseq r4, r1, lr, lsl #9 │ │ │ │ - @ instruction: 0x00712194 │ │ │ │ - rsbseq r4, r1, ip, ror #8 │ │ │ │ - rsbseq r2, r1, r2, ror r1 │ │ │ │ - rsbseq r4, r1, sl, asr #8 │ │ │ │ - rsbseq r2, r1, r0, asr r1 │ │ │ │ - rsbseq r4, r1, r8, lsr #8 │ │ │ │ - rsbseq r2, r1, lr, lsr #2 │ │ │ │ - rsbseq r4, r1, lr, ror #6 │ │ │ │ - rsbseq r2, r1, r4, ror r0 │ │ │ │ - rsbseq r4, r1, r2, asr r3 │ │ │ │ - rsbseq r2, r1, r8, asr r0 │ │ │ │ - rsbseq r4, r1, r0, lsr r3 │ │ │ │ - rsbseq r2, r1, r6, lsr r0 │ │ │ │ - ldrshteq r4, [r1], #-34 @ 0xffffffde │ │ │ │ - ldrhteq r4, [r1], #-32 @ 0xffffffe0 │ │ │ │ - ldrhteq r1, [r1], #-246 @ 0xffffff0a │ │ │ │ - @ instruction: 0x00714290 │ │ │ │ - @ instruction: 0x00711f96 │ │ │ │ - rsbseq r4, r1, r6, asr #4 │ │ │ │ - rsbseq r4, r1, r8, lsr r2 │ │ │ │ - rsbseq r1, r1, lr, lsr pc │ │ │ │ - ldrshteq r4, [r1], #-30 @ 0xffffffe2 │ │ │ │ - rsbseq r1, r1, r4, lsl #30 │ │ │ │ - ldrshteq r4, [r1], #-14 │ │ │ │ - rsbseq r1, r1, r6, lsl #28 │ │ │ │ - rsbseq r4, r1, r0, ror #1 │ │ │ │ - rsbseq r1, r1, r8, ror #27 │ │ │ │ - rsbseq r4, r1, r0, lsr #1 │ │ │ │ - rsbseq r1, r1, r8, lsr #27 │ │ │ │ - rsbseq r4, r1, r6, lsl #1 │ │ │ │ - rsbseq r1, r1, ip, lsl #27 │ │ │ │ - rsbseq r4, r1, r8, rrx │ │ │ │ - rsbseq r1, r1, lr, ror #26 │ │ │ │ - rsbseq r4, r1, sl, asr #32 │ │ │ │ - rsbseq r1, r1, r0, asr sp │ │ │ │ - rsbseq r3, r1, lr, ror #31 │ │ │ │ - ldrshteq r1, [r1], #-198 @ 0xffffff3a │ │ │ │ - ldrsbteq r3, [r1], #-240 @ 0xffffff10 │ │ │ │ - ldrsbteq r1, [r1], #-200 @ 0xffffff38 │ │ │ │ - rsbseq r3, r1, r8, lsr #31 │ │ │ │ - ldrhteq r1, [r1], #-192 @ 0xffffff40 │ │ │ │ + rsbseq r4, r1, r8, asr #14 │ │ │ │ + rsbseq r2, r1, lr, asr #8 │ │ │ │ + rsbseq r4, r1, r8, lsl #11 │ │ │ │ + rsbseq r2, r1, lr, lsl #5 │ │ │ │ + rsbseq r4, r1, r0, lsr #10 │ │ │ │ + rsbseq r2, r1, r6, lsr #4 │ │ │ │ + ldrhteq r4, [r1], #-72 @ 0xffffffb8 │ │ │ │ + ldrhteq r2, [r1], #-30 @ 0xffffffe2 │ │ │ │ + @ instruction: 0x00714496 │ │ │ │ + @ instruction: 0x0071219c │ │ │ │ + rsbseq r4, r1, r4, ror r4 │ │ │ │ + rsbseq r2, r1, sl, ror r1 │ │ │ │ + rsbseq r4, r1, r2, asr r4 │ │ │ │ + rsbseq r2, r1, r8, asr r1 │ │ │ │ + rsbseq r4, r1, r0, lsr r4 │ │ │ │ + rsbseq r2, r1, r6, lsr r1 │ │ │ │ + rsbseq r4, r1, r6, ror r3 │ │ │ │ + rsbseq r2, r1, ip, ror r0 │ │ │ │ + rsbseq r4, r1, sl, asr r3 │ │ │ │ + rsbseq r2, r1, r0, rrx │ │ │ │ + rsbseq r4, r1, r8, lsr r3 │ │ │ │ + rsbseq r2, r1, lr, lsr r0 │ │ │ │ + ldrshteq r4, [r1], #-42 @ 0xffffffd6 │ │ │ │ + ldrhteq r4, [r1], #-40 @ 0xffffffd8 │ │ │ │ + ldrhteq r1, [r1], #-254 @ 0xffffff02 │ │ │ │ + @ instruction: 0x00714298 │ │ │ │ + @ instruction: 0x00711f9e │ │ │ │ + rsbseq r4, r1, lr, asr #4 │ │ │ │ + rsbseq r4, r1, r0, asr #4 │ │ │ │ + rsbseq r1, r1, r6, asr #30 │ │ │ │ + rsbseq r4, r1, r6, lsl #4 │ │ │ │ + rsbseq r1, r1, ip, lsl #30 │ │ │ │ + rsbseq r4, r1, r6, lsl #2 │ │ │ │ + rsbseq r1, r1, lr, lsl #28 │ │ │ │ + rsbseq r4, r1, r8, ror #1 │ │ │ │ + ldrshteq r1, [r1], #-208 @ 0xffffff30 │ │ │ │ + rsbseq r4, r1, r8, lsr #1 │ │ │ │ + ldrhteq r1, [r1], #-208 @ 0xffffff30 │ │ │ │ + rsbseq r4, r1, lr, lsl #1 │ │ │ │ + @ instruction: 0x00711d94 │ │ │ │ + rsbseq r4, r1, r0, ror r0 │ │ │ │ + rsbseq r1, r1, r6, ror sp │ │ │ │ + rsbseq r4, r1, r2, asr r0 │ │ │ │ + rsbseq r1, r1, r8, asr sp │ │ │ │ + ldrshteq r3, [r1], #-246 @ 0xffffff0a │ │ │ │ + ldrshteq r1, [r1], #-206 @ 0xffffff32 │ │ │ │ + ldrsbteq r3, [r1], #-248 @ 0xffffff08 │ │ │ │ + rsbseq r1, r1, r0, ror #25 │ │ │ │ + ldrhteq r3, [r1], #-240 @ 0xffffff10 │ │ │ │ + ldrhteq r1, [r1], #-200 @ 0xffffff38 │ │ │ │ blvs 12cfe2c │ │ │ │ blvs ff3cfe3c │ │ │ │ blx 50ff34 │ │ │ │ mrc 15, 5, fp, cr0, cr8, {5} │ │ │ │ @ instruction: 0xf7ff6b4b │ │ │ │ cdp 8, 11, cr11, cr4, cr9, {2} │ │ │ │ vsqrt.f64 d18, d7 │ │ │ │ @@ -198353,18 +198353,18 @@ │ │ │ │ @ instruction: 0xf7ff923d │ │ │ │ mrc 8, 5, fp, cr1, cr13, {4} │ │ │ │ ldrb r6, [ip, r7, asr #22] │ │ │ │ blcs 129019c │ │ │ │ mrc 7, 5, lr, cr1, cr2, {6} │ │ │ │ strb r5, [r6, r6, asr #22] │ │ │ │ ... │ │ │ │ - rsbseq r3, r1, r0, lsr #24 │ │ │ │ - rsbseq r1, r1, r8, lsr #18 │ │ │ │ - rsbseq r3, r1, ip, lsl #23 │ │ │ │ - @ instruction: 0x00711894 │ │ │ │ + rsbseq r3, r1, r8, lsr #24 │ │ │ │ + rsbseq r1, r1, r0, lsr r9 │ │ │ │ + @ instruction: 0x00713b94 │ │ │ │ + @ instruction: 0x0071189c │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ bleq fe312a3c │ │ │ │ bmi fede6154 │ │ │ │ blmi fede617c │ │ │ │ @ instruction: 0xf2ad447a │ │ │ │ @@ -198545,29 +198545,29 @@ │ │ │ │ mvnscc pc, pc, asr #32 │ │ │ │ @ instruction: 0xf7434478 │ │ │ │ @ instruction: 0xe7eefa1d │ │ │ │ mcr 7, 5, pc, cr8, cr12, {1} @ │ │ │ │ ldrshteq sl, [ip], #-44 @ 0xffffffd4 │ │ │ │ @ instruction: 0x000011b8 │ │ │ │ rsbseq sl, ip, lr, asr #5 │ │ │ │ - rsbseq r3, r1, r4, asr r9 │ │ │ │ - rsbseq r4, r1, r2, lsr #19 │ │ │ │ - rsbseq r3, r1, r6, lsr r8 │ │ │ │ - rsbseq r1, r1, lr, lsr r5 │ │ │ │ - ldrshteq r3, [r1], #-112 @ 0xffffff90 │ │ │ │ - rsbseq r3, r1, ip, lsl #15 │ │ │ │ - @ instruction: 0x00711494 │ │ │ │ - rsbseq r3, r1, r2, ror r7 │ │ │ │ - rsbseq r1, r1, sl, ror r4 │ │ │ │ - rsbseq r3, r1, r8, asr r7 │ │ │ │ - rsbseq r1, r1, r0, ror #8 │ │ │ │ - rsbseq r3, r1, lr, lsr r7 │ │ │ │ - rsbseq r1, r1, r4, asr #8 │ │ │ │ - rsbseq r3, r1, lr, lsl r7 │ │ │ │ - rsbseq r1, r1, r4, lsr #8 │ │ │ │ + rsbseq r3, r1, ip, asr r9 │ │ │ │ + rsbseq r4, r1, sl, lsr #19 │ │ │ │ + rsbseq r3, r1, lr, lsr r8 │ │ │ │ + rsbseq r1, r1, r6, asr #10 │ │ │ │ + ldrshteq r3, [r1], #-120 @ 0xffffff88 │ │ │ │ + @ instruction: 0x00713794 │ │ │ │ + @ instruction: 0x0071149c │ │ │ │ + rsbseq r3, r1, sl, ror r7 │ │ │ │ + rsbseq r1, r1, r2, lsl #9 │ │ │ │ + rsbseq r3, r1, r0, ror #14 │ │ │ │ + rsbseq r1, r1, r8, ror #8 │ │ │ │ + rsbseq r3, r1, r6, asr #14 │ │ │ │ + rsbseq r1, r1, ip, asr #8 │ │ │ │ + rsbseq r3, r1, r6, lsr #14 │ │ │ │ + rsbseq r1, r1, ip, lsr #8 │ │ │ │ mvnsmi lr, sp, lsr #18 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e0f8cc │ │ │ │ ldmdbmi r2!, {r2, r3, r9, sl, lr} │ │ │ │ strmi fp, [r7], -r2, lsl #1 │ │ │ │ @ instruction: 0x46164479 │ │ │ │ @@ -198615,19 +198615,19 @@ │ │ │ │ stmdami r9, {r0, r4, r5, r6, r7, r8, ip} │ │ │ │ andcc r4, ip, r8, ror r4 │ │ │ │ @ instruction: 0xf8d0f743 │ │ │ │ stmdbls r1, {r0, r1, r2, fp, lr} │ │ │ │ @ instruction: 0xf7434478 │ │ │ │ blls 15312c │ │ │ │ svclt 0x0000e7d3 │ │ │ │ - rsbseq r1, r1, r4, ror #31 │ │ │ │ - rsbseq r3, r1, ip, lsl r6 │ │ │ │ - rsbseq r1, r1, r4, lsr #6 │ │ │ │ - ldrshteq r3, [r1], #-88 @ 0xffffffa8 │ │ │ │ - rsbseq r1, r1, r0, lsl #6 │ │ │ │ + rsbseq r1, r1, ip, ror #31 │ │ │ │ + rsbseq r3, r1, r4, lsr #12 │ │ │ │ + rsbseq r1, r1, ip, lsr #6 │ │ │ │ + rsbseq r3, r1, r0, lsl #12 │ │ │ │ + rsbseq r1, r1, r8, lsl #6 │ │ │ │ andeq r0, r0, r0 │ │ │ │ andcs r6, r1, r2, lsl r9 │ │ │ │ ldmibvs r2, {r8, fp, ip, pc}^ │ │ │ │ andsvs r4, sl, r2, lsl #8 │ │ │ │ ldrbmi r6, [r0, -r8]! │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @@ -198746,26 +198746,26 @@ │ │ │ │ @ instruction: 0xffcef742 │ │ │ │ @ instruction: 0xf04f4810 │ │ │ │ ldrbtmi r3, [r8], #-511 @ 0xfffffe01 │ │ │ │ @ instruction: 0xf888f743 │ │ │ │ @ instruction: 0xf73ce7ef │ │ │ │ svclt 0x0000ed14 │ │ │ │ rsbseq r9, ip, r4, asr #29 │ │ │ │ - rsbseq r4, r1, r4, lsr #13 │ │ │ │ + rsbseq r4, r1, ip, lsr #13 │ │ │ │ @ instruction: 0x000011b8 │ │ │ │ - ldrhteq r4, [r1], #-90 @ 0xffffffa6 │ │ │ │ - @ instruction: 0x00711196 │ │ │ │ + rsbseq r4, r1, r2, asr #11 │ │ │ │ + @ instruction: 0x0071119e │ │ │ │ rsbseq r9, ip, r4, lsr #27 │ │ │ │ - rsbseq r4, r1, r6, lsl #11 │ │ │ │ - rsbseq r1, r1, r2, ror #2 │ │ │ │ - rsbseq r4, r1, ip, asr #10 │ │ │ │ - rsbseq r4, r1, lr, lsr r5 │ │ │ │ - rsbseq r1, r1, r8, lsl r1 │ │ │ │ - rsbseq r4, r1, r0, lsr #10 │ │ │ │ - ldrshteq r1, [r1], #-10 │ │ │ │ + rsbseq r4, r1, lr, lsl #11 │ │ │ │ + rsbseq r1, r1, sl, ror #2 │ │ │ │ + rsbseq r4, r1, r4, asr r5 │ │ │ │ + rsbseq r4, r1, r6, asr #10 │ │ │ │ + rsbseq r1, r1, r0, lsr #2 │ │ │ │ + rsbseq r4, r1, r8, lsr #10 │ │ │ │ + rsbseq r1, r1, r2, lsl #2 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ bl fec2bf48 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r4, r8, ror #31 │ │ │ │ stcls 1, cr2, [r6], {1} │ │ │ │ @ instruction: 0xf7ff9400 │ │ │ │ strmi pc, [r3], -r9, ror #29 │ │ │ │ @@ -198776,16 +198776,16 @@ │ │ │ │ ldrbtmi r4, [r8], #-2054 @ 0xfffff7fa │ │ │ │ @ instruction: 0xf742300c │ │ │ │ stmdami r5, {r0, r1, r2, r3, r7, r8, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ ldrbtmi r9, [r8], #-2307 @ 0xfffff6fd │ │ │ │ @ instruction: 0xf84af743 │ │ │ │ ldrmi r9, [r8], -r3, lsl #22 │ │ │ │ ldclt 0, cr11, [r0, #-16] │ │ │ │ - rsbseq r4, r1, r2, lsr #9 │ │ │ │ - rsbseq r1, r1, lr, ror r0 │ │ │ │ + rsbseq r4, r1, sl, lsr #9 │ │ │ │ + rsbseq r1, r1, r6, lsl #1 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ bl fec2bf98 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r4, r8, ror #31 │ │ │ │ stcls 1, cr2, [r6], {-0} │ │ │ │ @ instruction: 0xf7ff9400 │ │ │ │ strmi pc, [r3], -r1, asr #29 │ │ │ │ @@ -198796,16 +198796,16 @@ │ │ │ │ ldrbtmi r4, [r8], #-2054 @ 0xfffff7fa │ │ │ │ @ instruction: 0xf742300c │ │ │ │ stmdami r5, {r0, r1, r2, r5, r6, r8, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ ldrbtmi r9, [r8], #-2307 @ 0xfffff6fd │ │ │ │ @ instruction: 0xf822f743 │ │ │ │ ldrmi r9, [r8], -r3, lsl #22 │ │ │ │ ldclt 0, cr11, [r0, #-16] │ │ │ │ - rsbseq r4, r1, r2, asr r4 │ │ │ │ - rsbseq r1, r1, lr, lsr #32 │ │ │ │ + rsbseq r4, r1, sl, asr r4 │ │ │ │ + rsbseq r1, r1, r6, lsr r0 │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl fec2bfe8 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldrmi r0, [sp], -r0, ror #31 │ │ │ │ addlt r6, r3, r3, asr #16 │ │ │ │ strmi r4, [pc], -r4, lsl #12 │ │ │ │ ldmdavs fp, {r1, r2, r4, r9, sl, lr} │ │ │ │ @@ -198870,24 +198870,24 @@ │ │ │ │ biccs pc, r3, r0, asr #4 │ │ │ │ ldrbtmi r4, [r8], #-2061 @ 0xfffff7f3 │ │ │ │ @ instruction: 0xf742300c │ │ │ │ stmdami ip, {r0, r4, r6, r7, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ ldrbtmi r9, [r8], #-2305 @ 0xfffff6ff │ │ │ │ @ instruction: 0xff8cf742 │ │ │ │ str r9, [r7, r1, lsl #22] │ │ │ │ - ldrhteq r4, [r1], #-62 @ 0xffffffc2 │ │ │ │ - @ instruction: 0x00710f9a │ │ │ │ - @ instruction: 0x00714392 │ │ │ │ - rsbseq r0, r1, lr, ror #30 │ │ │ │ - rsbseq r4, r1, r6, ror #6 │ │ │ │ - rsbseq r0, r1, r2, asr #30 │ │ │ │ - rsbseq r4, r1, r8, asr #6 │ │ │ │ - rsbseq r0, r1, r4, lsr #30 │ │ │ │ - rsbseq r4, r1, r6, lsr #6 │ │ │ │ - rsbseq r0, r1, r2, lsl #30 │ │ │ │ + rsbseq r4, r1, r6, asr #7 │ │ │ │ + rsbseq r0, r1, r2, lsr #31 │ │ │ │ + @ instruction: 0x0071439a │ │ │ │ + rsbseq r0, r1, r6, ror pc │ │ │ │ + rsbseq r4, r1, lr, ror #6 │ │ │ │ + rsbseq r0, r1, sl, asr #30 │ │ │ │ + rsbseq r4, r1, r0, asr r3 │ │ │ │ + rsbseq r0, r1, ip, lsr #30 │ │ │ │ + rsbseq r4, r1, lr, lsr #6 │ │ │ │ + rsbseq r0, r1, sl, lsl #30 │ │ │ │ mvnsmi lr, #737280 @ 0xb4000 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ bleq ff313268 │ │ │ │ stmdami ip!, {r7, r9, sl, lr}^ │ │ │ │ strmi r4, [pc], -ip, ror #22 │ │ │ │ bmi 1be6124 │ │ │ │ @@ -198994,27 +198994,27 @@ │ │ │ │ @ instruction: 0xf7424478 │ │ │ │ @ instruction: 0xe769fe9d │ │ │ │ bl b12dd0 │ │ │ │ andhi pc, r0, pc, lsr #7 │ │ │ │ ... │ │ │ │ ldrsbteq r9, [ip], #-160 @ 0xffffff60 │ │ │ │ @ instruction: 0x000011b8 │ │ │ │ - rsbseq r4, r1, r0, ror #5 │ │ │ │ - rsbseq r4, r1, r2, ror r2 │ │ │ │ - rsbseq r0, r1, lr, asr #28 │ │ │ │ + rsbseq r4, r1, r8, ror #5 │ │ │ │ + rsbseq r4, r1, sl, ror r2 │ │ │ │ + rsbseq r0, r1, r6, asr lr │ │ │ │ rsbseq r9, ip, ip, asr sl │ │ │ │ - ldrshteq r4, [r1], #-18 @ 0xffffffee │ │ │ │ - rsbseq r0, r1, lr, asr #27 │ │ │ │ - ldrsbteq r4, [r1], #-24 @ 0xffffffe8 │ │ │ │ - ldrhteq r0, [r1], #-212 @ 0xffffff2c │ │ │ │ - rsbseq r4, r1, r2, ror #3 │ │ │ │ - rsbseq r4, r1, sl, ror r1 │ │ │ │ - rsbseq r0, r1, r6, asr sp │ │ │ │ - rsbseq r4, r1, r8, asr #2 │ │ │ │ - rsbseq r0, r1, r4, lsr #26 │ │ │ │ + ldrshteq r4, [r1], #-26 @ 0xffffffe6 │ │ │ │ + ldrsbteq r0, [r1], #-214 @ 0xffffff2a │ │ │ │ + rsbseq r4, r1, r0, ror #3 │ │ │ │ + ldrhteq r0, [r1], #-220 @ 0xffffff24 │ │ │ │ + rsbseq r4, r1, sl, ror #3 │ │ │ │ + rsbseq r4, r1, r2, lsl #3 │ │ │ │ + rsbseq r0, r1, lr, asr sp │ │ │ │ + rsbseq r4, r1, r0, asr r1 │ │ │ │ + rsbseq r0, r1, ip, lsr #26 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl fec2c330 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldrmi r0, [r3], -r8, ror #31 │ │ │ │ andcs r6, r0, #12, 18 @ 0x30000 │ │ │ │ strmi fp, [r5], -r3, lsl #1 │ │ │ │ stmiavs r2!, {r1, r3, r4, sp, lr}^ │ │ │ │ @@ -199056,20 +199056,20 @@ │ │ │ │ bicvs pc, r4, r0, asr #4 │ │ │ │ ldrbtmi r4, [r8], #-2057 @ 0xfffff7f7 │ │ │ │ @ instruction: 0xf742300c │ │ │ │ stmdami r8, {r0, r1, r3, r4, r6, r8, sl, fp, ip, sp, lr, pc} │ │ │ │ ldrbtmi r9, [r8], #-2305 @ 0xfffff6ff │ │ │ │ cdp2 7, 1, cr15, cr6, cr2, {2} │ │ │ │ ldr r9, [r8, r1, lsl #20]! │ │ │ │ - @ instruction: 0x00714092 │ │ │ │ - rsbseq r0, r1, lr, ror #24 │ │ │ │ - rsbseq r4, r1, r8, rrx │ │ │ │ - rsbseq r0, r1, r4, asr #24 │ │ │ │ - rsbseq r4, r1, sl, lsr r0 │ │ │ │ - rsbseq r0, r1, r6, lsl ip │ │ │ │ + @ instruction: 0x0071409a │ │ │ │ + rsbseq r0, r1, r6, ror ip │ │ │ │ + rsbseq r4, r1, r0, ror r0 │ │ │ │ + rsbseq r0, r1, ip, asr #24 │ │ │ │ + rsbseq r4, r1, r2, asr #32 │ │ │ │ + rsbseq r0, r1, lr, lsl ip │ │ │ │ ldrbmi lr, [r0, sp, lsr #18]! │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ blhi 1906c4 │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00c8f8cc │ │ │ │ addlt r6, r4, fp, asr #19 │ │ │ │ vstrle d18, [r0, #-0] │ │ │ │ @@ -199120,16 +199120,16 @@ │ │ │ │ @ instruction: 0x71b1f44f │ │ │ │ ldc2l 7, cr15, [lr], {66} @ 0x42 │ │ │ │ @ instruction: 0x46214630 │ │ │ │ ldc2 7, cr15, [sl, #264] @ 0x108 │ │ │ │ andlt r4, r4, r0, lsr #12 │ │ │ │ blhi 1905dc │ │ │ │ @ instruction: 0x87f0e8bd │ │ │ │ - rsbseq r3, r1, r8, asr pc │ │ │ │ - rsbseq r0, r1, sl, lsr fp │ │ │ │ + rsbseq r3, r1, r0, ror #30 │ │ │ │ + rsbseq r0, r1, r2, asr #22 │ │ │ │ mvnsmi lr, #737280 @ 0xb4000 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d8f8cc │ │ │ │ addlt r4, r3, r9, lsl #25 │ │ │ │ pkhbtmi r4, r9, r0, lsl #13 │ │ │ │ @ instruction: 0x461d447c │ │ │ │ @@ -199264,31 +199264,31 @@ │ │ │ │ @ instruction: 0x46214815 │ │ │ │ andcc r4, ip, r8, ror r4 │ │ │ │ blx ff013226 │ │ │ │ @ instruction: 0xf04f4813 │ │ │ │ ldrbtmi r3, [r8], #-511 @ 0xfffffe01 │ │ │ │ ldc2l 7, cr15, [r6], #-264 @ 0xfffffef8 │ │ │ │ svclt 0x0000e7e1 │ │ │ │ - rsbseq r3, r1, r8, ror #29 │ │ │ │ - @ instruction: 0x00713e94 │ │ │ │ - rsbseq r0, r1, r0, ror sl │ │ │ │ - rsbseq r3, r1, r2, ror #28 │ │ │ │ - rsbseq r0, r1, lr, lsr sl │ │ │ │ - ldrsbteq r3, [r1], #-208 @ 0xffffff30 │ │ │ │ - rsbseq r0, r1, ip, lsr #19 │ │ │ │ - @ instruction: 0x00713d96 │ │ │ │ - rsbseq r0, r1, r2, ror r9 │ │ │ │ - rsbseq r3, r1, r0, asr sp │ │ │ │ - rsbseq r0, r1, ip, lsr #18 │ │ │ │ - rsbseq r3, r1, r6, lsr sp │ │ │ │ - rsbseq r0, r1, r0, lsl r9 │ │ │ │ - rsbseq r3, r1, r6, lsl sp │ │ │ │ - ldrshteq r0, [r1], #-128 @ 0xffffff80 │ │ │ │ - ldrshteq r3, [r1], #-204 @ 0xffffff34 │ │ │ │ - ldrsbteq r0, [r1], #-134 @ 0xffffff7a │ │ │ │ + ldrshteq r3, [r1], #-224 @ 0xffffff20 │ │ │ │ + @ instruction: 0x00713e9c │ │ │ │ + rsbseq r0, r1, r8, ror sl │ │ │ │ + rsbseq r3, r1, sl, ror #28 │ │ │ │ + rsbseq r0, r1, r6, asr #20 │ │ │ │ + ldrsbteq r3, [r1], #-216 @ 0xffffff28 │ │ │ │ + ldrhteq r0, [r1], #-148 @ 0xffffff6c │ │ │ │ + @ instruction: 0x00713d9e │ │ │ │ + rsbseq r0, r1, sl, ror r9 │ │ │ │ + rsbseq r3, r1, r8, asr sp │ │ │ │ + rsbseq r0, r1, r4, lsr r9 │ │ │ │ + rsbseq r3, r1, lr, lsr sp │ │ │ │ + rsbseq r0, r1, r8, lsl r9 │ │ │ │ + rsbseq r3, r1, lr, lsl sp │ │ │ │ + ldrshteq r0, [r1], #-136 @ 0xffffff78 │ │ │ │ + rsbseq r3, r1, r4, lsl #26 │ │ │ │ + ldrsbteq r0, [r1], #-142 @ 0xffffff72 │ │ │ │ ldrbmi lr, [r0, sp, lsr #18]! │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00a8f8cc │ │ │ │ bmi 12e6dd8 │ │ │ │ blmi 12e6ff0 │ │ │ │ addlt r4, lr, sl, ror r4 │ │ │ │ @@ -199360,34 +199360,34 @@ │ │ │ │ stmdami ip, {r0, r8, r9, fp, ip, sp, lr, pc} │ │ │ │ ldrbtmi r4, [r8], #-1569 @ 0xfffff9df │ │ │ │ blx ff0133a6 │ │ │ │ @ instruction: 0xf73ce79e │ │ │ │ svclt 0x0000e848 │ │ │ │ rsbseq r9, ip, r8, lsl #9 │ │ │ │ @ instruction: 0x000011b8 │ │ │ │ - rsbseq r3, r1, r6, asr #24 │ │ │ │ - rsbseq r0, r1, r2, lsr #16 │ │ │ │ + rsbseq r3, r1, lr, asr #24 │ │ │ │ + rsbseq r0, r1, sl, lsr #16 │ │ │ │ rsbseq r9, ip, r0, lsr r4 │ │ │ │ - ldrhteq r3, [r1], #-186 @ 0xffffff46 │ │ │ │ - @ instruction: 0x00710796 │ │ │ │ - rsbseq r3, r1, r6, lsl #23 │ │ │ │ - rsbseq r0, r1, r2, ror #14 │ │ │ │ + rsbseq r3, r1, r2, asr #23 │ │ │ │ + @ instruction: 0x0071079e │ │ │ │ + rsbseq r3, r1, lr, lsl #23 │ │ │ │ + rsbseq r0, r1, sl, ror #14 │ │ │ │ mvnsmi lr, sp, lsr #18 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ blhi 190b88 │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d8f8cc │ │ │ │ ldmdbvs r5, {r1, r7, ip, sp, pc} │ │ │ │ ldrmi r4, [pc], -r4, lsl #12 │ │ │ │ cdpls 3, 0, cr2, cr10, cr3, {0} │ │ │ │ ldcne 8, cr9, [r2, #52]! @ 0x34 │ │ │ │ andvs r6, r3, r9, lsr #16 │ │ │ │ vpmax.s8 d2, d0, d5 │ │ │ │ ldm pc, {r0, r1, r3, r5, r8, pc}^ @ │ │ │ │ - blcc 891704 │ │ │ │ + blcc 891704 │ │ │ │ @ instruction: 0x03a36172 │ │ │ │ stmibvs lr!, {r0, r1, r3, r8, r9, fp, ip, pc}^ │ │ │ │ @ instruction: 0xf0002b01 │ │ │ │ cdpcs 0, 0, cr8, cr0, cr5, {6} │ │ │ │ @ instruction: 0xf04fbfc8 │ │ │ │ ldclle 8, cr0, [sl, #-0] │ │ │ │ strtmi r6, [r0], -sl, ror #16 │ │ │ │ @@ -199540,32 +199540,32 @@ │ │ │ │ cmppvs r2, pc, asr #8 @ p-variant is OBSOLETE │ │ │ │ ldrbtmi r4, [r8], #-2069 @ 0xfffff7eb │ │ │ │ @ instruction: 0xf742300c │ │ │ │ ldmdami r4, {r0, r1, r4, r7, r8, fp, ip, sp, lr, pc} │ │ │ │ ldrbtmi r9, [r8], #-2305 @ 0xfffff6ff │ │ │ │ blx 1493680 │ │ │ │ ldrbt r9, [r3], r1, lsl #20 │ │ │ │ - rsbseq r3, r1, r0, asr #21 │ │ │ │ - @ instruction: 0x0071069c │ │ │ │ - rsbseq r3, r1, r6, ror #19 │ │ │ │ - rsbseq r0, r1, r2, asr #11 │ │ │ │ - ldrhteq r3, [r1], #-156 @ 0xffffff64 │ │ │ │ - @ instruction: 0x00710598 │ │ │ │ - @ instruction: 0x00713992 │ │ │ │ - rsbseq r0, r1, lr, ror #10 │ │ │ │ - rsbseq r3, r1, r4, lsr r9 │ │ │ │ - rsbseq r0, r1, r0, lsl r5 │ │ │ │ - rsbseq r3, r1, r6, lsl r9 │ │ │ │ - ldrshteq r0, [r1], #-66 @ 0xffffffbe │ │ │ │ - ldrshteq r3, [r1], #-136 @ 0xffffff78 │ │ │ │ - ldrsbteq r0, [r1], #-68 @ 0xffffffbc │ │ │ │ - ldrsbteq r3, [r1], #-138 @ 0xffffff76 │ │ │ │ - ldrhteq r0, [r1], #-70 @ 0xffffffba │ │ │ │ - rsbseq r3, r1, sl, lsr #17 │ │ │ │ - rsbseq r0, r1, r6, lsl #9 │ │ │ │ + rsbseq r3, r1, r8, asr #21 │ │ │ │ + rsbseq r0, r1, r4, lsr #13 │ │ │ │ + rsbseq r3, r1, lr, ror #19 │ │ │ │ + rsbseq r0, r1, sl, asr #11 │ │ │ │ + rsbseq r3, r1, r4, asr #19 │ │ │ │ + rsbseq r0, r1, r0, lsr #11 │ │ │ │ + @ instruction: 0x0071399a │ │ │ │ + rsbseq r0, r1, r6, ror r5 │ │ │ │ + rsbseq r3, r1, ip, lsr r9 │ │ │ │ + rsbseq r0, r1, r8, lsl r5 │ │ │ │ + rsbseq r3, r1, lr, lsl r9 │ │ │ │ + ldrshteq r0, [r1], #-74 @ 0xffffffb6 │ │ │ │ + rsbseq r3, r1, r0, lsl #18 │ │ │ │ + ldrsbteq r0, [r1], #-76 @ 0xffffffb4 │ │ │ │ + rsbseq r3, r1, r2, ror #17 │ │ │ │ + ldrhteq r0, [r1], #-78 @ 0xffffffb2 │ │ │ │ + ldrhteq r3, [r1], #-130 @ 0xffffff7e │ │ │ │ + rsbseq r0, r1, lr, lsl #9 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ blhi 190e84 │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00a8f8cc │ │ │ │ ldrmi fp, [r6], -fp, lsl #1 │ │ │ │ strmi r4, [sp], -pc, asr #20 │ │ │ │ @@ -199647,22 +199647,22 @@ │ │ │ │ ldrbtmi r4, [r8], #-1577 @ 0xfffff9d7 │ │ │ │ @ instruction: 0xf980f742 │ │ │ │ @ instruction: 0xf73be7aa │ │ │ │ svclt 0x0000ee0c │ │ │ │ rsbseq r9, ip, sl, lsr #32 │ │ │ │ @ instruction: 0x000011b8 │ │ │ │ rsbseq r8, ip, r0, lsr #31 │ │ │ │ - rsbseq r3, r1, r0, ror #14 │ │ │ │ - rsbseq r0, r1, ip, lsr r3 │ │ │ │ - rsbseq r3, r1, r6, asr #14 │ │ │ │ - rsbseq r0, r1, r2, lsr #6 │ │ │ │ - rsbseq r3, r1, sl, lsr #14 │ │ │ │ - rsbseq r0, r1, r6, lsl #6 │ │ │ │ - rsbseq r3, r1, lr, lsl #14 │ │ │ │ - rsbseq r0, r1, sl, ror #5 │ │ │ │ + rsbseq r3, r1, r8, ror #14 │ │ │ │ + rsbseq r0, r1, r4, asr #6 │ │ │ │ + rsbseq r3, r1, lr, asr #14 │ │ │ │ + rsbseq r0, r1, sl, lsr #6 │ │ │ │ + rsbseq r3, r1, r2, lsr r7 │ │ │ │ + rsbseq r0, r1, lr, lsl #6 │ │ │ │ + rsbseq r3, r1, r6, lsl r7 │ │ │ │ + ldrshteq r0, [r1], #-34 @ 0xffffffde │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00a0f8cc │ │ │ │ @ instruction: 0x46144dde │ │ │ │ ldrdlt r4, [pc], lr │ │ │ │ sxtab16mi r4, r8, sp, ror #8 │ │ │ │ @@ -199885,34 +199885,34 @@ │ │ │ │ @ instruction: 0xf7414478 │ │ │ │ blls 255d60 │ │ │ │ @ instruction: 0xf73be69c │ │ │ │ svclt 0x0000ec30 │ │ │ │ ldrhteq r8, [ip], #-224 @ 0xffffff20 │ │ │ │ @ instruction: 0x000011b8 │ │ │ │ rsbseq r8, ip, r4, lsl #28 │ │ │ │ - rsbseq r3, r1, r2, ror #11 │ │ │ │ - ldrhteq r0, [r1], #-30 @ 0xffffffe2 │ │ │ │ - rsbseq r3, r1, r4, asr #10 │ │ │ │ - rsbseq r0, r1, r0, lsr #2 │ │ │ │ - ldrshteq r3, [r1], #-64 @ 0xffffffc0 │ │ │ │ - rsbseq r0, r1, ip, asr #1 │ │ │ │ - @ instruction: 0x00713494 │ │ │ │ - rsbseq r0, r1, r0, ror r0 │ │ │ │ - rsbseq r3, r1, r2, asr #8 │ │ │ │ - rsbseq r0, r1, lr, lsl r0 │ │ │ │ - ldrshteq r3, [r1], #-48 @ 0xffffffd0 │ │ │ │ - rsbseq pc, r0, ip, asr #31 │ │ │ │ - rsbseq r3, r1, r2, asr #7 │ │ │ │ - @ instruction: 0x0070ff9e │ │ │ │ - rsbseq r3, r1, r4, lsr #7 │ │ │ │ - rsbseq pc, r0, r0, lsl #31 │ │ │ │ - rsbseq r3, r1, r6, ror r3 │ │ │ │ - rsbseq pc, r0, r2, asr pc @ │ │ │ │ - rsbseq r3, r1, r8, asr r3 │ │ │ │ - rsbseq pc, r0, r4, lsr pc @ │ │ │ │ + rsbseq r3, r1, sl, ror #11 │ │ │ │ + rsbseq r0, r1, r6, asr #3 │ │ │ │ + rsbseq r3, r1, ip, asr #10 │ │ │ │ + rsbseq r0, r1, r8, lsr #2 │ │ │ │ + ldrshteq r3, [r1], #-72 @ 0xffffffb8 │ │ │ │ + ldrsbteq r0, [r1], #-4 │ │ │ │ + @ instruction: 0x0071349c │ │ │ │ + rsbseq r0, r1, r8, ror r0 │ │ │ │ + rsbseq r3, r1, sl, asr #8 │ │ │ │ + rsbseq r0, r1, r6, lsr #32 │ │ │ │ + ldrshteq r3, [r1], #-56 @ 0xffffffc8 │ │ │ │ + ldrsbteq pc, [r0], #-244 @ 0xffffff0c @ │ │ │ │ + rsbseq r3, r1, sl, asr #7 │ │ │ │ + rsbseq pc, r0, r6, lsr #31 │ │ │ │ + rsbseq r3, r1, ip, lsr #7 │ │ │ │ + rsbseq pc, r0, r8, lsl #31 │ │ │ │ + rsbseq r3, r1, lr, ror r3 │ │ │ │ + rsbseq pc, r0, sl, asr pc @ │ │ │ │ + rsbseq r3, r1, r0, ror #6 │ │ │ │ + rsbseq pc, r0, ip, lsr pc @ │ │ │ │ mvnsmi lr, #737280 @ 0xb4000 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d8f8cc │ │ │ │ @ instruction: 0x461e6915 │ │ │ │ ldrtmi fp, [r1], -r3, lsl #1 │ │ │ │ stmdavs fp!, {r0, r1, r2, r9, sl, lr}^ │ │ │ │ @@ -199954,22 +199954,22 @@ │ │ │ │ tstpne r9, r0, asr #4 @ p-variant is OBSOLETE │ │ │ │ ldrbtmi r4, [r8], #-1580 @ 0xfffff9d4 │ │ │ │ @ instruction: 0xf741300c │ │ │ │ stmdami sl, {r0, r1, r2, r4, r6, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ ldrbtmi r4, [r8], #-1577 @ 0xfffff9d7 │ │ │ │ @ instruction: 0xff12f741 │ │ │ │ svclt 0x0000e7c1 │ │ │ │ - rsbseq r3, r1, ip, lsr #5 │ │ │ │ - rsbseq pc, r0, r8, lsl #29 │ │ │ │ - @ instruction: 0x00713294 │ │ │ │ - rsbseq pc, r0, r0, ror lr @ │ │ │ │ - @ instruction: 0x00771798 │ │ │ │ - @ instruction: 0x00713296 │ │ │ │ - rsbseq r3, r1, r2, lsr r2 │ │ │ │ - rsbseq pc, r0, lr, lsl #28 │ │ │ │ + ldrhteq r3, [r1], #-36 @ 0xffffffdc │ │ │ │ + @ instruction: 0x0070fe90 │ │ │ │ + @ instruction: 0x0071329c │ │ │ │ + rsbseq pc, r0, r8, ror lr @ │ │ │ │ + rsbseq r1, r7, r0, lsr #15 │ │ │ │ + @ instruction: 0x0071329e │ │ │ │ + rsbseq r3, r1, sl, lsr r2 │ │ │ │ + rsbseq pc, r0, r6, lsl lr @ │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl fec2d21c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldrdlt r0, [r7], r8 │ │ │ │ stmdavs r9, {r2, r3, r9, sl, lr}^ │ │ │ │ ldclcc 0, cr15, [pc], #316 @ d6168 │ │ │ │ @ instruction: 0xf8514605 │ │ │ │ @@ -200004,16 +200004,16 @@ │ │ │ │ ldrbtmi r4, [r8], #-2054 @ 0xfffff7fa │ │ │ │ @ instruction: 0xf741300c │ │ │ │ stmdami r5, {r0, r2, r4, r5, r6, r7, r8, sl, fp, ip, sp, lr, pc} │ │ │ │ ldrbtmi r9, [r8], #-2309 @ 0xfffff6fb │ │ │ │ cdp2 7, 11, cr15, cr0, cr1, {2} │ │ │ │ ldrmi r9, [r8], -r5, lsl #22 │ │ │ │ ldclt 0, cr11, [r0, #-28]! @ 0xffffffe4 │ │ │ │ - rsbseq r3, r1, lr, ror #2 │ │ │ │ - rsbseq pc, r0, sl, asr #26 │ │ │ │ + rsbseq r3, r1, r6, ror r1 │ │ │ │ + rsbseq pc, r0, r2, asr sp @ │ │ │ │ ldmibvs fp, {r0, r1, r4, r8, fp, sp, lr}^ │ │ │ │ vstrle d2, [r2, #-4] │ │ │ │ ldrmi r2, [r8], -r1, lsl #6 │ │ │ │ stmdavs r3, {r4, r5, r6, r8, r9, sl, lr}^ │ │ │ │ blcs 170144 │ │ │ │ strlt sp, [r0, #-2552] @ 0xfffff608 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @@ -200028,16 +200028,16 @@ │ │ │ │ stmdami r6, {r1, r2, r3, r4, r5, r6, r8, lr} │ │ │ │ andcc r4, ip, r8, ror r4 │ │ │ │ stc2l 7, cr15, [r4, #260] @ 0x104 │ │ │ │ stmdbls r1, {r2, fp, lr} │ │ │ │ @ instruction: 0xf7414478 │ │ │ │ blls 155b14 │ │ │ │ svclt 0x0000e7ed │ │ │ │ - rsbseq r3, r1, ip, lsl #2 │ │ │ │ - rsbseq pc, r0, r8, ror #25 │ │ │ │ + rsbseq r3, r1, r4, lsl r1 │ │ │ │ + ldrshteq pc, [r0], #-192 @ 0xffffff40 @ │ │ │ │ mvnsmi lr, sp, lsr #18 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00b0f8cc │ │ │ │ bmi fe52798c │ │ │ │ @ instruction: 0x460e4b91 │ │ │ │ addlt r4, lr, sl, ror r4 │ │ │ │ @@ -200181,31 +200181,31 @@ │ │ │ │ @ instruction: 0xf7414478 │ │ │ │ @ instruction: 0xe726fd55 │ │ │ │ stmib r0!, {r0, r1, r3, r4, r5, r8, r9, sl, ip, sp, lr, pc}^ │ │ │ │ andhi pc, r0, pc, lsr #7 │ │ │ │ ... │ │ │ │ ldrsbteq r8, [ip], #-132 @ 0xffffff7c │ │ │ │ @ instruction: 0x000011b8 │ │ │ │ - rsbseq r3, r1, r8, rrx │ │ │ │ - rsbseq pc, r0, r4, asr #24 │ │ │ │ + rsbseq r3, r1, r0, ror r0 │ │ │ │ + rsbseq pc, r0, ip, asr #24 │ │ │ │ rsbseq r8, ip, r2, asr r8 │ │ │ │ - rsbseq r3, r1, r4, lsr #32 │ │ │ │ - rsbseq pc, r0, r0, lsl #24 │ │ │ │ - rsbseq r2, r1, ip, ror #30 │ │ │ │ - rsbseq pc, r0, r8, asr #22 │ │ │ │ - rsbseq r2, r1, r2, asr pc │ │ │ │ - rsbseq pc, r0, lr, lsr #22 │ │ │ │ - rsbseq r2, r1, r4, lsr #30 │ │ │ │ - rsbseq pc, r0, r0, lsl #22 │ │ │ │ - rsbseq r2, r1, sl, lsl #30 │ │ │ │ - rsbseq pc, r0, r6, ror #21 │ │ │ │ - rsbseq r2, r1, r2, ror #29 │ │ │ │ - ldrhteq pc, [r0], #-174 @ 0xffffff52 @ │ │ │ │ - ldrhteq r2, [r1], #-232 @ 0xffffff18 │ │ │ │ - @ instruction: 0x0070fa94 │ │ │ │ + rsbseq r3, r1, ip, lsr #32 │ │ │ │ + rsbseq pc, r0, r8, lsl #24 │ │ │ │ + rsbseq r2, r1, r4, ror pc │ │ │ │ + rsbseq pc, r0, r0, asr fp @ │ │ │ │ + rsbseq r2, r1, sl, asr pc │ │ │ │ + rsbseq pc, r0, r6, lsr fp @ │ │ │ │ + rsbseq r2, r1, ip, lsr #30 │ │ │ │ + rsbseq pc, r0, r8, lsl #22 │ │ │ │ + rsbseq r2, r1, r2, lsl pc │ │ │ │ + rsbseq pc, r0, lr, ror #21 │ │ │ │ + rsbseq r2, r1, sl, ror #29 │ │ │ │ + rsbseq pc, r0, r6, asr #21 │ │ │ │ + rsbseq r2, r1, r0, asr #29 │ │ │ │ + @ instruction: 0x0070fa9c │ │ │ │ mvnsmi lr, sp, lsr #18 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e0f8cc │ │ │ │ addlt r4, r2, lr, lsl r6 │ │ │ │ strmi r4, [r8], -r7, lsl #12 │ │ │ │ vmin.u16 d4, d13, d5 │ │ │ │ @@ -200254,20 +200254,20 @@ │ │ │ │ andcc r4, ip, r8, ror r4 │ │ │ │ stc2 7, cr15, [r0], {65} @ 0x41 │ │ │ │ stmdbls r1, {r0, r3, fp, lr} │ │ │ │ @ instruction: 0xf7414478 │ │ │ │ blls 15578c │ │ │ │ andlt r4, r2, r8, lsl r6 │ │ │ │ ldrhhi lr, [r0, #141]! @ 0x8d │ │ │ │ - rsbseq r2, r1, lr, ror #27 │ │ │ │ - rsbseq pc, r0, sl, asr #19 │ │ │ │ - ldrhteq r2, [r1], #-210 @ 0xffffff2e │ │ │ │ - rsbseq pc, r0, lr, lsl #19 │ │ │ │ - rsbseq r2, r1, r4, lsl #27 │ │ │ │ - rsbseq pc, r0, r0, ror #18 │ │ │ │ + ldrshteq r2, [r1], #-214 @ 0xffffff2a │ │ │ │ + ldrsbteq pc, [r0], #-146 @ 0xffffff6e @ │ │ │ │ + ldrhteq r2, [r1], #-218 @ 0xffffff26 │ │ │ │ + @ instruction: 0x0070f996 │ │ │ │ + rsbseq r2, r1, ip, lsl #27 │ │ │ │ + rsbseq pc, r0, r8, ror #18 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ bl fec2d6c8 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strdlt r0, [r3], r0 @ │ │ │ │ ldmdbvs r3, {r3, r4, r9, sl, lr} │ │ │ │ ldmibvs sl, {r2, r8, fp, ip, pc}^ │ │ │ │ svclt 0x00a8428a │ │ │ │ @@ -200307,15 +200307,15 @@ │ │ │ │ subsmi r9, sl, r3, lsl #22 │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ andcs sp, r1, r2, lsl #2 │ │ │ │ ldclt 0, cr11, [r0, #-16] │ │ │ │ ldm lr, {r0, r1, r3, r4, r5, r8, r9, sl, ip, sp, lr, pc}^ │ │ │ │ ldrshteq r8, [ip], #-66 @ 0xffffffbe │ │ │ │ @ instruction: 0x000011b8 │ │ │ │ - rsbseq r2, r1, sl, lsr #25 │ │ │ │ + ldrhteq r2, [r1], #-194 @ 0xffffff3e │ │ │ │ ldrhteq r8, [ip], #-70 @ 0xffffffba │ │ │ │ mvnsmi lr, #737280 @ 0xb4000 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e0f8cc │ │ │ │ stmdaeq r0, {r0, r1, r4, r5, r7, r8, ip, sp, lr, pc} │ │ │ │ strmi sp, [r5], -pc, lsr #26 │ │ │ │ @@ -200371,22 +200371,22 @@ │ │ │ │ ldrbtmi r0, [r8], #-398 @ 0xfffffe72 │ │ │ │ @ instruction: 0xf741300c │ │ │ │ stmdami fp, {r0, r2, r4, r8, r9, fp, ip, sp, lr, pc} │ │ │ │ ldrbtmi r4, [r8], #-1569 @ 0xfffff9df │ │ │ │ blx ff51437a │ │ │ │ pop {r5, r9, sl, lr} │ │ │ │ svclt 0x000083f8 │ │ │ │ - rsbseq r2, r1, r8, lsl #24 │ │ │ │ - rsbseq pc, r0, r4, ror #15 │ │ │ │ - rsbseq r2, r1, sl, ror #23 │ │ │ │ - rsbseq pc, r0, r6, asr #15 │ │ │ │ - rsbseq r2, r1, ip, asr #23 │ │ │ │ - rsbseq pc, r0, r8, lsr #15 │ │ │ │ - rsbseq r2, r1, lr, lsr #23 │ │ │ │ - rsbseq pc, r0, sl, lsl #15 │ │ │ │ + rsbseq r2, r1, r0, lsl ip │ │ │ │ + rsbseq pc, r0, ip, ror #15 │ │ │ │ + ldrshteq r2, [r1], #-178 @ 0xffffff4e │ │ │ │ + rsbseq pc, r0, lr, asr #15 │ │ │ │ + ldrsbteq r2, [r1], #-180 @ 0xffffff4c │ │ │ │ + ldrhteq pc, [r0], #-112 @ 0xffffff90 @ │ │ │ │ + ldrhteq r2, [r1], #-182 @ 0xffffff4a │ │ │ │ + @ instruction: 0x0070f792 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ bleq fef149dc │ │ │ │ @ instruction: 0xf2ad4a91 │ │ │ │ blmi fe529b44 │ │ │ │ ldrbtmi r4, [sl], #-1548 @ 0xfffff9f4 │ │ │ │ @@ -200531,30 +200531,30 @@ │ │ │ │ mvnscc pc, #79 @ 0x4f │ │ │ │ @ instruction: 0xf73ae6fd │ │ │ │ svclt 0x0000ef24 │ │ │ │ ... │ │ │ │ rsbseq r8, ip, sl, asr r3 │ │ │ │ @ instruction: 0x000011b8 │ │ │ │ rsbseq r8, ip, sl, lsr #6 │ │ │ │ - rsbseq r2, r1, r8, asr #21 │ │ │ │ - rsbseq pc, r0, r4, lsr #13 │ │ │ │ - rsbseq r2, r1, r4, asr #21 │ │ │ │ - rsbseq r2, r1, r0, asr sl │ │ │ │ - rsbseq pc, r0, ip, lsr #12 │ │ │ │ - rsbseq r2, r1, r2, lsr sl │ │ │ │ - rsbseq pc, r0, lr, lsl #12 │ │ │ │ - rsbseq r2, r1, r4, lsl sl │ │ │ │ - ldrshteq pc, [r0], #-80 @ 0xffffffb0 @ │ │ │ │ + ldrsbteq r2, [r1], #-160 @ 0xffffff60 │ │ │ │ + rsbseq pc, r0, ip, lsr #13 │ │ │ │ + rsbseq r2, r1, ip, asr #21 │ │ │ │ + rsbseq r2, r1, r8, asr sl │ │ │ │ + rsbseq pc, r0, r4, lsr r6 @ │ │ │ │ + rsbseq r2, r1, sl, lsr sl │ │ │ │ + rsbseq pc, r0, r6, lsl r6 @ │ │ │ │ rsbseq r2, r1, ip, lsl sl │ │ │ │ - ldrhteq r2, [r1], #-154 @ 0xffffff66 │ │ │ │ - rsbseq r2, r1, ip, ror r9 │ │ │ │ - rsbseq pc, r0, r8, asr r5 @ │ │ │ │ - rsbseq r2, r1, ip, lsr r9 │ │ │ │ + ldrshteq pc, [r0], #-88 @ 0xffffffa8 @ │ │ │ │ + rsbseq r2, r1, r4, lsr #20 │ │ │ │ + rsbseq r2, r1, r2, asr #19 │ │ │ │ + rsbseq r2, r1, r4, lsl #19 │ │ │ │ + rsbseq pc, r0, r0, ror #10 │ │ │ │ rsbseq r2, r1, r4, asr #18 │ │ │ │ - rsbseq pc, r0, lr, lsl r5 @ │ │ │ │ + rsbseq r2, r1, ip, asr #18 │ │ │ │ + rsbseq pc, r0, r6, lsr #10 │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl fec2db48 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r3, r0, ror #31 │ │ │ │ ldrmi r4, [r5], -r7, lsl #12 │ │ │ │ @ instruction: 0xf04e461e │ │ │ │ mvnslt pc, r7, ror r7 @ │ │ │ │ @@ -200572,16 +200572,16 @@ │ │ │ │ stmdami r7, {r0, r2, r7, r8, fp, ip, sp, lr, pc} │ │ │ │ ldrbtmi r9, [r8], #-2305 @ 0xfffff6ff │ │ │ │ blx 1114698 │ │ │ │ ldrmi r9, [r8], -r1, lsl #22 │ │ │ │ ldcllt 0, cr11, [r0, #12]! │ │ │ │ ldrmi r2, [r8], -r1, lsl #6 │ │ │ │ ldcllt 0, cr11, [r0, #12]! │ │ │ │ - rsbseq r2, r1, lr, lsl #17 │ │ │ │ - rsbseq pc, r0, sl, ror #8 │ │ │ │ + @ instruction: 0x00712896 │ │ │ │ + rsbseq pc, r0, r2, ror r4 @ │ │ │ │ stmdavs r9, {r0, r6, fp, sp, lr} │ │ │ │ andle r2, r2, r9, lsl #18 │ │ │ │ ldrmi r2, [r8], -r1, lsl #6 │ │ │ │ ldrlt r4, [r0, #-1904]! @ 0xfffff890 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e8f8cc │ │ │ │ @@ -200597,16 +200597,16 @@ │ │ │ │ cmppmi sl, r0, asr #12 @ p-variant is OBSOLETE │ │ │ │ ldrbtmi r4, [r8], #-2053 @ 0xfffff7fb │ │ │ │ @ instruction: 0xf741300c │ │ │ │ stmdami r4, {r0, r2, r3, r6, r8, fp, ip, sp, lr, pc} │ │ │ │ ldrbtmi r9, [r8], #-2305 @ 0xfffff6ff │ │ │ │ blx 314708 >::_M_default_append(unsigned int)@@Base+0x91b44> │ │ │ │ strb r9, [r6, r1, lsl #22]! │ │ │ │ - rsbseq r2, r1, lr, lsl r8 │ │ │ │ - ldrshteq pc, [r0], #-58 @ 0xffffffc6 @ │ │ │ │ + rsbseq r2, r1, r6, lsr #16 │ │ │ │ + rsbseq pc, r0, r2, lsl #8 │ │ │ │ mvnsmi lr, sp, lsr #18 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d8f8cc │ │ │ │ addlt r4, r4, lr, lsl r6 │ │ │ │ strmi r4, [r8], -r7, lsl #12 │ │ │ │ stc2l 3, cr15, [lr], #-116 @ 0xffffff8c │ │ │ │ @@ -200751,34 +200751,34 @@ │ │ │ │ ldmdami r8, {r2, r4, r8, r9, sl, sp, lr, pc} │ │ │ │ orrcs pc, r1, r0, asr #4 │ │ │ │ andcc r4, ip, r8, ror r4 │ │ │ │ @ instruction: 0xf818f741 │ │ │ │ @ instruction: 0x46214815 │ │ │ │ @ instruction: 0xf7414478 │ │ │ │ @ instruction: 0xe707f8d3 │ │ │ │ - rsbseq r2, r1, r2, lsr #15 │ │ │ │ - rsbseq pc, r0, lr, ror r3 @ │ │ │ │ - rsbseq r2, r1, sl, lsl #15 │ │ │ │ - rsbseq pc, r0, r6, ror #6 │ │ │ │ - rsbseq r2, r1, r8, lsl #14 │ │ │ │ - rsbseq pc, r0, r4, ror #5 │ │ │ │ - rsbseq r2, r1, ip, ror #13 │ │ │ │ - rsbseq pc, r0, r8, asr #5 │ │ │ │ - rsbseq r2, r1, r0, lsr #13 │ │ │ │ - rsbseq pc, r0, r2, lsl #5 │ │ │ │ - rsbseq r2, r1, r0, ror r6 │ │ │ │ - rsbseq pc, r0, ip, asr #4 │ │ │ │ - rsbseq r2, r1, r2, lsr #12 │ │ │ │ - rsbseq r2, r1, r0, ror #11 │ │ │ │ + rsbseq r2, r1, sl, lsr #15 │ │ │ │ + rsbseq pc, r0, r6, lsl #7 │ │ │ │ + @ instruction: 0x00712792 │ │ │ │ + rsbseq pc, r0, lr, ror #6 │ │ │ │ + rsbseq r2, r1, r0, lsl r7 │ │ │ │ + rsbseq pc, r0, ip, ror #5 │ │ │ │ + ldrshteq r2, [r1], #-100 @ 0xffffff9c │ │ │ │ + ldrsbteq pc, [r0], #-32 @ 0xffffffe0 @ │ │ │ │ + rsbseq r2, r1, r8, lsr #13 │ │ │ │ + rsbseq pc, r0, sl, lsl #5 │ │ │ │ + rsbseq r2, r1, r8, ror r6 │ │ │ │ + rsbseq pc, r0, r4, asr r2 @ │ │ │ │ + rsbseq r2, r1, sl, lsr #12 │ │ │ │ rsbseq r2, r1, r8, ror #11 │ │ │ │ - rsbseq pc, r0, r4, asr #3 │ │ │ │ - rsbseq r2, r1, lr, asr #11 │ │ │ │ - rsbseq pc, r0, sl, lsr #3 │ │ │ │ - ldrhteq r2, [r1], #-84 @ 0xffffffac │ │ │ │ - @ instruction: 0x0070f190 │ │ │ │ + ldrshteq r2, [r1], #-80 @ 0xffffffb0 │ │ │ │ + rsbseq pc, r0, ip, asr #3 │ │ │ │ + ldrsbteq r2, [r1], #-86 @ 0xffffffaa │ │ │ │ + ldrhteq pc, [r0], #-18 @ 0xffffffee @ │ │ │ │ + ldrhteq r2, [r1], #-92 @ 0xffffffa4 │ │ │ │ + @ instruction: 0x0070f198 │ │ │ │ stmdavs r9, {r0, r6, fp, sp, lr} │ │ │ │ andle r2, r2, r9, lsl #18 │ │ │ │ ldrmi r2, [r8], -r1, lsl #6 │ │ │ │ ldmdbvs r2, {r4, r5, r6, r8, r9, sl, lr} │ │ │ │ stmdbcs r0, {r0, r4, r6, r8, fp, sp, lr} │ │ │ │ ldrlt sp, [r0, #-248] @ 0xffffff08 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @@ -200804,18 +200804,18 @@ │ │ │ │ stmdami r8, {r0, r2, r5, r6, r8, lr} │ │ │ │ andcc r4, ip, r8, ror r4 │ │ │ │ @ instruction: 0xffb0f740 │ │ │ │ stmdbls r1, {r1, r2, fp, lr} │ │ │ │ @ instruction: 0xf7414478 │ │ │ │ blls 154eec │ │ │ │ svclt 0x0000e7e6 │ │ │ │ - rsbseq r2, r1, r4, lsl r5 │ │ │ │ - ldrshteq pc, [r0], #-0 @ │ │ │ │ - rsbseq r2, r1, r4, ror #9 │ │ │ │ - rsbseq pc, r0, r0, asr #1 │ │ │ │ + rsbseq r2, r1, ip, lsl r5 │ │ │ │ + ldrshteq pc, [r0], #-8 @ │ │ │ │ + rsbseq r2, r1, ip, ror #9 │ │ │ │ + rsbseq pc, r0, r8, asr #1 │ │ │ │ mvnsmi lr, #737280 @ 0xb4000 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d0f8cc │ │ │ │ ldmdbvs r6, {r0, r2, r7, ip, sp, pc} │ │ │ │ pkhbtmi r4, r0, pc, lsl #12 @ │ │ │ │ ldmib sp, {r1, r3, r4, r5, r9, sl, lr}^ │ │ │ │ @@ -200848,18 +200848,18 @@ │ │ │ │ ldrbtmi r4, [r8], #-309 @ 0xfffffecb │ │ │ │ @ instruction: 0xf740300c │ │ │ │ stmdami r7, {r0, r3, r4, r6, r8, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ ldrbtmi r4, [r8], #-1609 @ 0xfffff9b7 │ │ │ │ @ instruction: 0xf814f741 │ │ │ │ andlt r4, r5, r8, asr #12 │ │ │ │ mvnshi lr, #12386304 @ 0xbd0000 │ │ │ │ - rsbseq r2, r1, sl, asr r4 │ │ │ │ - rsbseq pc, r0, r6, lsr r0 @ │ │ │ │ - rsbseq r2, r1, r6, lsr r4 │ │ │ │ - rsbseq pc, r0, r2, lsl r0 @ │ │ │ │ + rsbseq r2, r1, r2, ror #8 │ │ │ │ + rsbseq pc, r0, lr, lsr r0 @ │ │ │ │ + rsbseq r2, r1, lr, lsr r4 │ │ │ │ + rsbseq pc, r0, sl, lsl r0 @ │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ blhi 1922c4 │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ bleq fe515148 │ │ │ │ stclmi 6, cr4, [r6], #92 @ 0x5c │ │ │ │ vmull.s32 q2, d29, d6[1] │ │ │ │ @@ -201089,38 +201089,38 @@ │ │ │ │ mvnscc pc, pc, asr #32 │ │ │ │ @ instruction: 0xf7404478 │ │ │ │ @ instruction: 0xe7effe37 │ │ │ │ b ff194e94 │ │ │ │ ... │ │ │ │ rsbseq r7, ip, lr, ror #23 │ │ │ │ @ instruction: 0x000011b8 │ │ │ │ - rsbseq r2, r1, r6, ror r3 │ │ │ │ - rsbseq r2, r1, r0, lsl #7 │ │ │ │ - ldrhteq r2, [r1], #-36 @ 0xffffffdc │ │ │ │ - @ instruction: 0x0070ee90 │ │ │ │ + rsbseq r2, r1, lr, ror r3 │ │ │ │ + rsbseq r2, r1, r8, lsl #7 │ │ │ │ + ldrhteq r2, [r1], #-44 @ 0xffffffd4 │ │ │ │ + @ instruction: 0x0070ee98 │ │ │ │ @ instruction: 0x007c7a9c │ │ │ │ - ldrhteq r2, [r1], #-34 @ 0xffffffde │ │ │ │ - ldrshteq r2, [r1], #-16 │ │ │ │ - rsbseq lr, r0, ip, asr #27 │ │ │ │ - ldrsbteq r2, [r1], #-18 @ 0xffffffee │ │ │ │ - rsbseq lr, r0, lr, lsr #27 │ │ │ │ - rsbseq r2, r1, r4, lsl #3 │ │ │ │ - rsbseq lr, r0, r8, ror #26 │ │ │ │ - rsbseq r2, r1, r0, lsr #2 │ │ │ │ - ldrshteq lr, [r0], #-204 @ 0xffffff34 │ │ │ │ - rsbseq r2, r1, r2, lsl #2 │ │ │ │ - ldrsbteq lr, [r0], #-206 @ 0xffffff32 │ │ │ │ - rsbseq r2, r1, r4, ror #1 │ │ │ │ - rsbseq lr, r0, r0, asr #25 │ │ │ │ - ldrhteq r2, [r1], #-6 │ │ │ │ - @ instruction: 0x0070ec92 │ │ │ │ - @ instruction: 0x0071209c │ │ │ │ - rsbseq lr, r0, r6, ror ip │ │ │ │ - rsbseq r2, r1, lr, ror r0 │ │ │ │ - rsbseq lr, r0, r8, asr ip │ │ │ │ + ldrhteq r2, [r1], #-42 @ 0xffffffd6 │ │ │ │ + ldrshteq r2, [r1], #-24 @ 0xffffffe8 │ │ │ │ + ldrsbteq lr, [r0], #-212 @ 0xffffff2c │ │ │ │ + ldrsbteq r2, [r1], #-26 @ 0xffffffe6 │ │ │ │ + ldrhteq lr, [r0], #-214 @ 0xffffff2a │ │ │ │ + rsbseq r2, r1, ip, lsl #3 │ │ │ │ + rsbseq lr, r0, r0, ror sp │ │ │ │ + rsbseq r2, r1, r8, lsr #2 │ │ │ │ + rsbseq lr, r0, r4, lsl #26 │ │ │ │ + rsbseq r2, r1, sl, lsl #2 │ │ │ │ + rsbseq lr, r0, r6, ror #25 │ │ │ │ + rsbseq r2, r1, ip, ror #1 │ │ │ │ + rsbseq lr, r0, r8, asr #25 │ │ │ │ + ldrhteq r2, [r1], #-14 │ │ │ │ + @ instruction: 0x0070ec9a │ │ │ │ + rsbseq r2, r1, r4, lsr #1 │ │ │ │ + rsbseq lr, r0, lr, ror ip │ │ │ │ + rsbseq r2, r1, r6, lsl #1 │ │ │ │ + rsbseq lr, r0, r0, ror #24 │ │ │ │ andne lr, r8, #3440640 @ 0x348000 │ │ │ │ andvc pc, r0, r1, lsr #11 │ │ │ │ eorsle r4, sl, r0, lsl r3 │ │ │ │ andcs pc, r1, r0, asr #4 │ │ │ │ @ instruction: 0xf1724281 │ │ │ │ andsle r0, r1, #0 │ │ │ │ addeq pc, r0, r1, lsr #3 │ │ │ │ @@ -201151,16 +201151,16 @@ │ │ │ │ andeq pc, r8, pc, rrx │ │ │ │ bvs 17866c0 │ │ │ │ andcc r2, r1, #1 │ │ │ │ @ instruction: 0x4770625a │ │ │ │ mulcs r1, sl, sl │ │ │ │ addsvs r3, sl, #268435456 @ 0x10000000 │ │ │ │ svclt 0x00004770 │ │ │ │ - rsbseq r1, r1, r8, lsl #31 │ │ │ │ - ldrsbteq r1, [r1], #-246 @ 0xffffff0a │ │ │ │ + @ instruction: 0x00711f90 │ │ │ │ + ldrsbteq r1, [r1], #-254 @ 0xffffff02 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00a8f8cc │ │ │ │ strbmi pc, [ip, #-2271]! @ 0xfffff721 @ │ │ │ │ @ instruction: 0xf8df4688 │ │ │ │ addlt r1, sp, ip, ror #10 │ │ │ │ @@ -201507,47 +201507,47 @@ │ │ │ │ @ instruction: 0xf740300c │ │ │ │ stmdami r5!, {r0, r1, r4, r5, r9, fp, ip, sp, lr, pc} │ │ │ │ ldrbtmi r9, [r8], #-2310 @ 0xfffff6fa │ │ │ │ blx ffc95538 │ │ │ │ ldrt r9, [r0], -r6, lsl #22 │ │ │ │ rsbseq r7, ip, r8, lsr r7 │ │ │ │ @ instruction: 0x000011b8 │ │ │ │ - rsbseq r1, r1, lr, lsr #27 │ │ │ │ - rsbseq lr, r0, sl, lsl #19 │ │ │ │ + ldrhteq r1, [r1], #-214 @ 0xffffff2a │ │ │ │ + @ instruction: 0x0070e992 │ │ │ │ rsbseq r7, ip, lr, ror #10 │ │ │ │ - rsbseq r1, r1, lr, lsl #26 │ │ │ │ - rsbseq lr, r0, sl, ror #17 │ │ │ │ - rsbseq r1, r1, ip, lsr #25 │ │ │ │ - rsbseq lr, r0, r8, lsl #17 │ │ │ │ - rsbseq r1, r1, r8, asr ip │ │ │ │ - rsbseq lr, r0, r4, lsr r8 │ │ │ │ - rsbseq r1, r1, sl, lsr ip │ │ │ │ - rsbseq lr, r0, r6, lsl r8 │ │ │ │ - rsbseq r1, r1, sl, lsr fp │ │ │ │ - rsbseq lr, r0, r6, lsl r7 │ │ │ │ - rsbseq r1, r1, ip, lsl fp │ │ │ │ - ldrshteq lr, [r0], #-104 @ 0xffffff98 │ │ │ │ - ldrshteq r1, [r1], #-174 @ 0xffffff52 │ │ │ │ - ldrsbteq lr, [r0], #-106 @ 0xffffff96 │ │ │ │ - rsbseq r1, r1, r0, ror #21 │ │ │ │ - ldrhteq lr, [r0], #-108 @ 0xffffff94 │ │ │ │ - rsbseq r1, r1, r2, asr #21 │ │ │ │ - @ instruction: 0x0070e69e │ │ │ │ - rsbseq r1, r1, r4, lsr #21 │ │ │ │ - rsbseq lr, r0, r0, lsl #13 │ │ │ │ - rsbseq r1, r1, r6, ror sl │ │ │ │ - rsbseq lr, r0, r2, asr r6 │ │ │ │ - rsbseq r1, r1, r8, asr sl │ │ │ │ - rsbseq lr, r0, r4, lsr r6 │ │ │ │ - rsbseq r1, r1, r6, lsr sl │ │ │ │ - rsbseq lr, r0, r2, lsl r6 │ │ │ │ - rsbseq r1, r1, r8, lsl sl │ │ │ │ - ldrshteq lr, [r0], #-84 @ 0xffffffac │ │ │ │ - rsbseq r1, r1, sl, ror #19 │ │ │ │ - rsbseq lr, r0, r6, asr #11 │ │ │ │ + rsbseq r1, r1, r6, lsl sp │ │ │ │ + ldrshteq lr, [r0], #-130 @ 0xffffff7e │ │ │ │ + ldrhteq r1, [r1], #-196 @ 0xffffff3c │ │ │ │ + @ instruction: 0x0070e890 │ │ │ │ + rsbseq r1, r1, r0, ror #24 │ │ │ │ + rsbseq lr, r0, ip, lsr r8 │ │ │ │ + rsbseq r1, r1, r2, asr #24 │ │ │ │ + rsbseq lr, r0, lr, lsl r8 │ │ │ │ + rsbseq r1, r1, r2, asr #22 │ │ │ │ + rsbseq lr, r0, lr, lsl r7 │ │ │ │ + rsbseq r1, r1, r4, lsr #22 │ │ │ │ + rsbseq lr, r0, r0, lsl #14 │ │ │ │ + rsbseq r1, r1, r6, lsl #22 │ │ │ │ + rsbseq lr, r0, r2, ror #13 │ │ │ │ + rsbseq r1, r1, r8, ror #21 │ │ │ │ + rsbseq lr, r0, r4, asr #13 │ │ │ │ + rsbseq r1, r1, sl, asr #21 │ │ │ │ + rsbseq lr, r0, r6, lsr #13 │ │ │ │ + rsbseq r1, r1, ip, lsr #21 │ │ │ │ + rsbseq lr, r0, r8, lsl #13 │ │ │ │ + rsbseq r1, r1, lr, ror sl │ │ │ │ + rsbseq lr, r0, sl, asr r6 │ │ │ │ + rsbseq r1, r1, r0, ror #20 │ │ │ │ + rsbseq lr, r0, ip, lsr r6 │ │ │ │ + rsbseq r1, r1, lr, lsr sl │ │ │ │ + rsbseq lr, r0, sl, lsl r6 │ │ │ │ + rsbseq r1, r1, r0, lsr #20 │ │ │ │ + ldrshteq lr, [r0], #-92 @ 0xffffffa4 │ │ │ │ + ldrshteq r1, [r1], #-146 @ 0xffffff6e │ │ │ │ + rsbseq lr, r0, lr, asr #11 │ │ │ │ ldrbmi lr, [r0, sp, lsr #18]! │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ blhi 292d88 >::_M_default_append(unsigned int)@@Base+0x101c4> │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00c8f8cc │ │ │ │ @ instruction: 0x901cf8d1 │ │ │ │ strmi r4, [r0], sl, lsl #13 │ │ │ │ @@ -201785,20 +201785,20 @@ │ │ │ │ stmdami sl, {r0, r2, r3, r4, r5, r7, r8, ip} │ │ │ │ andcc r4, ip, r8, ror r4 │ │ │ │ @ instruction: 0xf802f740 │ │ │ │ stmdbls r4, {r3, fp, lr} │ │ │ │ @ instruction: 0xf7404478 │ │ │ │ bls 215f90 │ │ │ │ svclt 0x0000e7c0 │ │ │ │ - rsbseq sp, r3, sl, ror sl │ │ │ │ - ldrsbteq r1, [r1], #-106 @ 0xffffff96 │ │ │ │ - rsbseq r1, r1, sl, asr #12 │ │ │ │ - rsbseq r1, r1, r4, asr #12 │ │ │ │ - rsbseq r1, r1, r8, lsl #11 │ │ │ │ - rsbseq lr, r0, r4, ror #2 │ │ │ │ + rsbseq sp, r3, r2, lsl #21 │ │ │ │ + rsbseq r1, r1, r2, ror #13 │ │ │ │ + rsbseq r1, r1, r2, asr r6 │ │ │ │ + rsbseq r1, r1, ip, asr #12 │ │ │ │ + @ instruction: 0x00711590 │ │ │ │ + rsbseq lr, r0, ip, ror #2 │ │ │ │ mvnsmi lr, sp, lsr #18 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d8f8cc │ │ │ │ bmi 1129528 │ │ │ │ addlt r4, r4, r1, asr #22 │ │ │ │ ldrbtmi r6, [sl], #-2317 @ 0xfffff6f3 │ │ │ │ @@ -201864,20 +201864,20 @@ │ │ │ │ ldrbtmi r4, [r8], #-1569 @ 0xfffff9df │ │ │ │ @ instruction: 0xf826f740 │ │ │ │ @ instruction: 0xf739e7bd │ │ │ │ svclt 0x0000ecb2 │ │ │ │ rsbseq r6, ip, lr, lsr sp │ │ │ │ @ instruction: 0x000011b8 │ │ │ │ rsbseq r6, ip, r6, asr #25 │ │ │ │ - @ instruction: 0x00711490 │ │ │ │ - rsbseq lr, r0, ip, rrx │ │ │ │ - rsbseq r1, r1, r4, ror r4 │ │ │ │ - rsbseq lr, r0, r0, asr r0 │ │ │ │ - rsbseq r1, r1, sl, asr r4 │ │ │ │ - rsbseq lr, r0, r6, lsr r0 │ │ │ │ + @ instruction: 0x00711498 │ │ │ │ + rsbseq lr, r0, r4, ror r0 │ │ │ │ + rsbseq r1, r1, ip, ror r4 │ │ │ │ + rsbseq lr, r0, r8, asr r0 │ │ │ │ + rsbseq r1, r1, r2, ror #8 │ │ │ │ + rsbseq lr, r0, lr, lsr r0 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ blhi 2132b4 │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x0068f8cc │ │ │ │ @ instruction: 0xf8df468b │ │ │ │ @ instruction: 0xf8df4464 │ │ │ │ @@ -202160,36 +202160,36 @@ │ │ │ │ ldc2 7, cr15, [r8, #-252] @ 0xffffff04 │ │ │ │ @ instruction: 0x4621481a │ │ │ │ @ instruction: 0xf73f4478 │ │ │ │ usat pc, #5, r3, asr #27 @ │ │ │ │ ldrshteq r6, [ip], #-188 @ 0xffffff44 │ │ │ │ @ instruction: 0x000011b8 │ │ │ │ ldrsbteq r6, [ip], #-144 @ 0xffffff70 │ │ │ │ - rsbseq r1, r1, sl, lsl #3 │ │ │ │ - rsbseq sp, r0, r6, ror #26 │ │ │ │ - rsbseq r1, r1, r0, ror r1 │ │ │ │ - rsbseq sp, r0, ip, asr #26 │ │ │ │ - rsbseq r1, r1, r4, asr r1 │ │ │ │ - rsbseq sp, r0, r0, lsr sp │ │ │ │ - rsbseq r1, r1, r2, lsr #2 │ │ │ │ - ldrshteq sp, [r0], #-206 @ 0xffffff32 │ │ │ │ - @ instruction: 0x00711098 │ │ │ │ - rsbseq sp, r0, r4, ror ip │ │ │ │ - rsbseq r1, r1, lr, ror r0 │ │ │ │ - rsbseq sp, r0, sl, asr ip │ │ │ │ - rsbseq r1, r1, ip, asr #32 │ │ │ │ - rsbseq sp, r0, r8, lsr #24 │ │ │ │ - rsbseq r1, r1, r4, lsr #32 │ │ │ │ - rsbseq sp, r0, r0, lsl #24 │ │ │ │ - rsbseq r1, r1, sl │ │ │ │ - rsbseq sp, r0, r6, ror #23 │ │ │ │ - rsbseq r0, r1, r2, ror #31 │ │ │ │ - ldrhteq sp, [r0], #-190 @ 0xffffff42 │ │ │ │ - ldrhteq r0, [r1], #-244 @ 0xffffff0c │ │ │ │ - @ instruction: 0x0070db90 │ │ │ │ + @ instruction: 0x00711192 │ │ │ │ + rsbseq sp, r0, lr, ror #26 │ │ │ │ + rsbseq r1, r1, r8, ror r1 │ │ │ │ + rsbseq sp, r0, r4, asr sp │ │ │ │ + rsbseq r1, r1, ip, asr r1 │ │ │ │ + rsbseq sp, r0, r8, lsr sp │ │ │ │ + rsbseq r1, r1, sl, lsr #2 │ │ │ │ + rsbseq sp, r0, r6, lsl #26 │ │ │ │ + rsbseq r1, r1, r0, lsr #1 │ │ │ │ + rsbseq sp, r0, ip, ror ip │ │ │ │ + rsbseq r1, r1, r6, lsl #1 │ │ │ │ + rsbseq sp, r0, r2, ror #24 │ │ │ │ + rsbseq r1, r1, r4, asr r0 │ │ │ │ + rsbseq sp, r0, r0, lsr ip │ │ │ │ + rsbseq r1, r1, ip, lsr #32 │ │ │ │ + rsbseq sp, r0, r8, lsl #24 │ │ │ │ + rsbseq r1, r1, r2, lsl r0 │ │ │ │ + rsbseq sp, r0, lr, ror #23 │ │ │ │ + rsbseq r0, r1, sl, ror #31 │ │ │ │ + rsbseq sp, r0, r6, asr #23 │ │ │ │ + ldrhteq r0, [r1], #-252 @ 0xffffff04 │ │ │ │ + @ instruction: 0x0070db98 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00b0f8cc │ │ │ │ addlt r4, fp, r7, lsr r9 │ │ │ │ strcs r4, [r0], #-2871 @ 0xfffff4c9 │ │ │ │ @ instruction: 0xf8dd4479 │ │ │ │ @@ -202244,19 +202244,19 @@ │ │ │ │ blls 292324 >::_M_default_append(unsigned int)@@Base+0xf760> │ │ │ │ svclt 0x00c84293 │ │ │ │ ldclle 3, cr2, [r5], #40 @ 0x28 │ │ │ │ ldrb r2, [r3, r3, lsl #6]! │ │ │ │ ldmib r6!, {r0, r3, r4, r5, r8, r9, sl, ip, sp, lr, pc} │ │ │ │ rsbseq r6, ip, r4, lsr #14 │ │ │ │ @ instruction: 0x000011b8 │ │ │ │ - ldrhteq r0, [r1], #-230 @ 0xffffff1a │ │ │ │ - @ instruction: 0x0070da92 │ │ │ │ + ldrhteq r0, [r1], #-238 @ 0xffffff12 │ │ │ │ + @ instruction: 0x0070da9a │ │ │ │ rsbseq r6, ip, r0, lsr #13 │ │ │ │ - rsbseq r0, r1, r0, lsl #29 │ │ │ │ - rsbseq sp, r0, ip, asr sl │ │ │ │ + rsbseq r0, r1, r8, lsl #29 │ │ │ │ + rsbseq sp, r0, r4, ror #20 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00a8f8cc │ │ │ │ strmi fp, [r3], sp, lsl #1 │ │ │ │ ldmib sp, {r3, r4, r9, sl, lr}^ │ │ │ │ tstls r4, r8, lsl r1 │ │ │ │ @@ -202381,27 +202381,27 @@ │ │ │ │ andcs sp, r4, #-1073741792 @ 0xc0000020 │ │ │ │ blcs 1123e0 │ │ │ │ svcge 0x007ef47f │ │ │ │ @ instruction: 0xf739e7b3 │ │ │ │ svclt 0x0000e8a6 │ │ │ │ rsbseq r6, ip, lr, lsl #12 │ │ │ │ @ instruction: 0x000011b8 │ │ │ │ - ldrhteq r0, [r1], #-218 @ 0xffffff26 │ │ │ │ - @ instruction: 0x0070d996 │ │ │ │ - rsbseq r0, r1, r2, lsr #27 │ │ │ │ - rsbseq sp, r0, lr, ror r9 │ │ │ │ + rsbseq r0, r1, r2, asr #27 │ │ │ │ + @ instruction: 0x0070d99e │ │ │ │ + rsbseq r0, r1, sl, lsr #27 │ │ │ │ + rsbseq sp, r0, r6, lsl #19 │ │ │ │ rsbseq r6, ip, ip, lsl #11 │ │ │ │ - rsbseq r0, r1, r0, lsr #26 │ │ │ │ - ldrshteq sp, [r0], #-140 @ 0xffffff74 │ │ │ │ - @ instruction: 0x00710c9e │ │ │ │ - rsbseq sp, r0, sl, ror r8 │ │ │ │ - rsbseq r0, r1, r8, ror ip │ │ │ │ - rsbseq sp, r0, r4, asr r8 │ │ │ │ - rsbseq r0, r1, ip, asr ip │ │ │ │ - rsbseq sp, r0, r8, lsr r8 │ │ │ │ + rsbseq r0, r1, r8, lsr #26 │ │ │ │ + rsbseq sp, r0, r4, lsl #18 │ │ │ │ + rsbseq r0, r1, r6, lsr #25 │ │ │ │ + rsbseq sp, r0, r2, lsl #17 │ │ │ │ + rsbseq r0, r1, r0, lsl #25 │ │ │ │ + rsbseq sp, r0, ip, asr r8 │ │ │ │ + rsbseq r0, r1, r4, ror #24 │ │ │ │ + rsbseq sp, r0, r0, asr #16 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ blhi 213ae4 │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x0060f8cc │ │ │ │ @ instruction: 0x5650f8df │ │ │ │ @ instruction: 0xf8dfb09b │ │ │ │ @@ -202543,15 +202543,15 @@ │ │ │ │ blhi 213b54 │ │ │ │ svchi 0x00f0e8bd │ │ │ │ ldrdmi pc, [ip], -r8 @ │ │ │ │ strle r3, [r2, #-3073] @ 0xfffff3ff │ │ │ │ stccc 0, cr14, [r1], {74} @ 0x4a │ │ │ │ strtmi sp, [r2], -r8, asr #6 │ │ │ │ @ instruction: 0x46284639 │ │ │ │ - blx 896878 │ │ │ │ + blx 896878 │ │ │ │ rscsle r2, r6, r1, lsl #16 │ │ │ │ @ instruction: 0xf8df4604 │ │ │ │ vshl.s8 d16, d20, d0 │ │ │ │ ldrbtmi r4, [r8], #-297 @ 0xfffffed7 │ │ │ │ @ instruction: 0xf73f300c │ │ │ │ @ instruction: 0xf8dffa01 │ │ │ │ @ instruction: 0x46210418 │ │ │ │ @@ -202805,37 +202805,37 @@ │ │ │ │ ldmdami sp, {r0, r1, r2, r3, fp, ip, sp, lr, pc} │ │ │ │ ldrbtmi r4, [r8], #-1569 @ 0xfffff9df │ │ │ │ @ instruction: 0xf8caf73f │ │ │ │ svclt 0x0000e5dd │ │ │ │ ... │ │ │ │ rsbseq r6, ip, ip, asr #7 │ │ │ │ @ instruction: 0x000011b8 │ │ │ │ - rsbseq r0, r1, r2, lsl #20 │ │ │ │ - ldrsbteq sp, [r0], #-92 @ 0xffffffa4 │ │ │ │ - rsbseq r0, r1, r6, ror #19 │ │ │ │ - rsbseq sp, r0, r0, asr #11 │ │ │ │ + rsbseq r0, r1, sl, lsl #20 │ │ │ │ + rsbseq sp, r0, r4, ror #11 │ │ │ │ + rsbseq r0, r1, lr, ror #19 │ │ │ │ + rsbseq sp, r0, r8, asr #11 │ │ │ │ rsbseq r6, ip, sl, asr #3 │ │ │ │ - rsbseq r0, r1, r6, lsl #19 │ │ │ │ - rsbseq sp, r0, r0, ror #10 │ │ │ │ - rsbseq r0, r1, lr, asr #17 │ │ │ │ - rsbseq sp, r0, sl, lsr #9 │ │ │ │ - ldrsbteq r0, [r1], #-116 @ 0xffffff8c │ │ │ │ - ldrhteq sp, [r0], #-48 @ 0xffffffd0 │ │ │ │ - rsbseq r0, r1, r4, lsl #14 │ │ │ │ - rsbseq sp, r0, r0, ror #5 │ │ │ │ - rsbseq r0, r1, r2, lsl r6 │ │ │ │ - rsbseq sp, r0, lr, ror #3 │ │ │ │ - ldrshteq r0, [r1], #-86 @ 0xffffffaa │ │ │ │ - ldrsbteq sp, [r0], #-18 @ 0xffffffee │ │ │ │ - ldrsbteq r0, [r1], #-90 @ 0xffffffa6 │ │ │ │ - ldrhteq sp, [r0], #-22 @ 0xffffffea │ │ │ │ - ldrhteq r0, [r1], #-94 @ 0xffffffa2 │ │ │ │ - @ instruction: 0x0070d19a │ │ │ │ - rsbseq r0, r1, r2, lsr #11 │ │ │ │ - rsbseq sp, r0, lr, ror r1 │ │ │ │ + rsbseq r0, r1, lr, lsl #19 │ │ │ │ + rsbseq sp, r0, r8, ror #10 │ │ │ │ + ldrsbteq r0, [r1], #-134 @ 0xffffff7a │ │ │ │ + ldrhteq sp, [r0], #-66 @ 0xffffffbe │ │ │ │ + ldrsbteq r0, [r1], #-124 @ 0xffffff84 │ │ │ │ + ldrhteq sp, [r0], #-56 @ 0xffffffc8 │ │ │ │ + rsbseq r0, r1, ip, lsl #14 │ │ │ │ + rsbseq sp, r0, r8, ror #5 │ │ │ │ + rsbseq r0, r1, sl, lsl r6 │ │ │ │ + ldrshteq sp, [r0], #-22 @ 0xffffffea │ │ │ │ + ldrshteq r0, [r1], #-94 @ 0xffffffa2 │ │ │ │ + ldrsbteq sp, [r0], #-26 @ 0xffffffe6 │ │ │ │ + rsbseq r0, r1, r2, ror #11 │ │ │ │ + ldrhteq sp, [r0], #-30 @ 0xffffffe2 │ │ │ │ + rsbseq r0, r1, r6, asr #11 │ │ │ │ + rsbseq sp, r0, r2, lsr #3 │ │ │ │ + rsbseq r0, r1, sl, lsr #11 │ │ │ │ + rsbseq sp, r0, r6, lsl #3 │ │ │ │ movwcs r9, #31242 @ 0x7a0a │ │ │ │ andsvs r4, r3, r4, lsl #12 │ │ │ │ strmi lr, [r4], -r1, lsr #11 │ │ │ │ @ instruction: 0xf640482d │ │ │ │ ldrbtmi r2, [r8], #-511 @ 0xfffffe01 │ │ │ │ @ instruction: 0xf73e300c │ │ │ │ stmdami fp!, {r0, r2, r6, r7, r8, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ @@ -202877,26 +202877,26 @@ │ │ │ │ ldrbtmi r4, [r8], #-1569 @ 0xfffff9df │ │ │ │ @ instruction: 0xf83af73f │ │ │ │ @ instruction: 0xf738e54d │ │ │ │ strmi lr, [r4], -r6, asr #25 │ │ │ │ bls 2d2a44 >::_M_default_append(unsigned int)@@Base+0x4fe80> │ │ │ │ movwcc r6, #6163 @ 0x1813 │ │ │ │ ldrb r6, [sl, #19] │ │ │ │ - rsbseq r0, r1, lr, lsl #10 │ │ │ │ - rsbseq sp, r0, sl, ror #1 │ │ │ │ - ldrshteq r0, [r1], #-66 @ 0xffffffbe │ │ │ │ - rsbseq sp, r0, lr, asr #1 │ │ │ │ - ldrsbteq r0, [r1], #-70 @ 0xffffffba │ │ │ │ - ldrhteq sp, [r0], #-2 │ │ │ │ - ldrhteq r0, [r1], #-74 @ 0xffffffb6 │ │ │ │ - @ instruction: 0x0070d096 │ │ │ │ - @ instruction: 0x0071049e │ │ │ │ - rsbseq sp, r0, sl, ror r0 │ │ │ │ - rsbseq r0, r1, r2, lsl #9 │ │ │ │ - rsbseq sp, r0, lr, asr r0 │ │ │ │ + rsbseq r0, r1, r6, lsl r5 │ │ │ │ + ldrshteq sp, [r0], #-2 │ │ │ │ + ldrshteq r0, [r1], #-74 @ 0xffffffb6 │ │ │ │ + ldrsbteq sp, [r0], #-6 │ │ │ │ + ldrsbteq r0, [r1], #-78 @ 0xffffffb2 │ │ │ │ + ldrhteq sp, [r0], #-10 │ │ │ │ + rsbseq r0, r1, r2, asr #9 │ │ │ │ + @ instruction: 0x0070d09e │ │ │ │ + rsbseq r0, r1, r6, lsr #9 │ │ │ │ + rsbseq sp, r0, r2, lsl #1 │ │ │ │ + rsbseq r0, r1, sl, lsl #9 │ │ │ │ + rsbseq sp, r0, r6, rrx │ │ │ │ ldrbmi lr, [r0, sp, lsr #18]! │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e0f8cc │ │ │ │ strcs r9, [r0], #-3848 @ 0xfffff0f8 │ │ │ │ stmdaeq r0, {r0, r1, r4, r5, r7, r8, ip, sp, lr, pc} │ │ │ │ ldclle 0, cr6, [fp, #-240] @ 0xffffff10 │ │ │ │ @@ -202951,22 +202951,22 @@ │ │ │ │ stmdami ip, {r4, r5, r6, r7, r8, r9, sl, pc} │ │ │ │ bicvs pc, r4, r0, asr #4 │ │ │ │ andcc r4, ip, r8, ror r4 │ │ │ │ mcr2 7, 7, pc, cr2, cr14, {1} @ │ │ │ │ ldrbmi r4, [r1], -r9, lsl #16 │ │ │ │ @ instruction: 0xf73e4478 │ │ │ │ bfi pc, sp, (invalid: 31:0) @ │ │ │ │ - rsbseq r0, r1, r4, asr #7 │ │ │ │ - rsbseq ip, r0, r0, lsr #31 │ │ │ │ - rsbseq r0, r1, ip, lsr #7 │ │ │ │ - rsbseq ip, r0, r8, lsl #31 │ │ │ │ - rsbseq r0, r1, lr, ror r3 │ │ │ │ - rsbseq ip, r0, sl, asr pc │ │ │ │ - rsbseq r0, r1, r8, asr #6 │ │ │ │ - rsbseq ip, r0, r4, lsr #30 │ │ │ │ + rsbseq r0, r1, ip, asr #7 │ │ │ │ + rsbseq ip, r0, r8, lsr #31 │ │ │ │ + ldrhteq r0, [r1], #-52 @ 0xffffffcc │ │ │ │ + @ instruction: 0x0070cf90 │ │ │ │ + rsbseq r0, r1, r6, lsl #7 │ │ │ │ + rsbseq ip, r0, r2, ror #30 │ │ │ │ + rsbseq r0, r1, r0, asr r3 │ │ │ │ + rsbseq ip, r0, ip, lsr #30 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00a8f8cc │ │ │ │ addlt r4, sp, r0, lsl #25 │ │ │ │ movwcs r4, #2432 @ 0x980 │ │ │ │ stmdapl r1!, {r2, r3, r4, r5, r6, sl, lr}^ │ │ │ │ @@ -203094,25 +203094,25 @@ │ │ │ │ @ instruction: 0x46494810 │ │ │ │ @ instruction: 0xf73e4478 │ │ │ │ ldr pc, [lr, r7, lsl #29] │ │ │ │ str r2, [fp, r3, lsl #4] │ │ │ │ bl 516df0 │ │ │ │ ldrshteq r5, [ip], #-172 @ 0xffffff54 │ │ │ │ @ instruction: 0x000011b8 │ │ │ │ - ldrsbteq r0, [r1], #-28 @ 0xffffffe4 │ │ │ │ - ldrhteq ip, [r0], #-216 @ 0xffffff28 │ │ │ │ - rsbseq r0, r1, r4, asr #3 │ │ │ │ - rsbseq ip, r0, r0, lsr #27 │ │ │ │ + rsbseq r0, r1, r4, ror #3 │ │ │ │ + rsbseq ip, r0, r0, asr #27 │ │ │ │ + rsbseq r0, r1, ip, asr #3 │ │ │ │ + rsbseq ip, r0, r8, lsr #27 │ │ │ │ rsbseq r5, ip, lr, lsr #19 │ │ │ │ - rsbseq r0, r1, r4, asr r1 │ │ │ │ - rsbseq ip, r0, r0, lsr sp │ │ │ │ - rsbseq r0, r1, r8, lsr r1 │ │ │ │ - rsbseq ip, r0, r4, lsl sp │ │ │ │ - rsbseq r0, r1, ip, lsl r1 │ │ │ │ - ldrshteq ip, [r0], #-200 @ 0xffffff38 │ │ │ │ + rsbseq r0, r1, ip, asr r1 │ │ │ │ + rsbseq ip, r0, r8, lsr sp │ │ │ │ + rsbseq r0, r1, r0, asr #2 │ │ │ │ + rsbseq ip, r0, ip, lsl sp │ │ │ │ + rsbseq r0, r1, r4, lsr #2 │ │ │ │ + rsbseq ip, r0, r0, lsl #26 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00a8f8cc │ │ │ │ umulllt r4, sp, ip, r9 │ │ │ │ ldrbtmi r4, [r9], #-2972 @ 0xfffff464 │ │ │ │ stmiapl fp, {r1, r2, r4, r8, sl, fp, ip, pc}^ │ │ │ │ @@ -203268,25 +203268,25 @@ │ │ │ │ ldrbtmi r4, [r8], #-1609 @ 0xfffff9b7 │ │ │ │ stc2 7, cr15, [ip, #-248]! @ 0xffffff08 │ │ │ │ movwcs lr, #14085 @ 0x3705 │ │ │ │ @ instruction: 0xf738e737 │ │ │ │ svclt 0x0000e9b6 │ │ │ │ ldrhteq r5, [ip], #-134 @ 0xffffff7a │ │ │ │ @ instruction: 0x000011b8 │ │ │ │ - rsbseq r0, r1, r8, asr r0 │ │ │ │ - rsbseq ip, r0, r4, lsr ip │ │ │ │ - rsbseq r0, r1, r0, asr #32 │ │ │ │ - rsbseq ip, r0, ip, lsl ip │ │ │ │ + rsbseq r0, r1, r0, rrx │ │ │ │ + rsbseq ip, r0, ip, lsr ip │ │ │ │ + rsbseq r0, r1, r8, asr #32 │ │ │ │ + rsbseq ip, r0, r4, lsr #24 │ │ │ │ rsbseq r5, ip, sl, lsr #16 │ │ │ │ - ldrhteq pc, [r0], #-250 @ 0xffffff06 @ │ │ │ │ - @ instruction: 0x0070cb96 │ │ │ │ - rsbseq pc, r0, r0, ror #29 │ │ │ │ - ldrhteq ip, [r0], #-172 @ 0xffffff54 │ │ │ │ - rsbseq pc, r0, r6, ror #28 │ │ │ │ - rsbseq ip, r0, r2, asr #20 │ │ │ │ + rsbseq pc, r0, r2, asr #31 │ │ │ │ + @ instruction: 0x0070cb9e │ │ │ │ + rsbseq pc, r0, r8, ror #29 │ │ │ │ + rsbseq ip, r0, r4, asr #21 │ │ │ │ + rsbseq pc, r0, lr, ror #28 │ │ │ │ + rsbseq ip, r0, sl, asr #20 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00a0f8cc │ │ │ │ strpl pc, [ip, #-2271]! @ 0xfffff721 │ │ │ │ @ instruction: 0xf8dfb08f │ │ │ │ strmi r4, [r7], -ip, lsr #10 │ │ │ │ @@ -203617,35 +203617,35 @@ │ │ │ │ ldrbmi r9, [sp], -r6, lsl #22 │ │ │ │ str r9, [pc], r7, lsl #18 │ │ │ │ @ instruction: 0xf47f2b00 │ │ │ │ @ instruction: 0xe730aeb7 │ │ │ │ mrc 7, 7, APSR_nzcv, cr10, cr7, {1} │ │ │ │ ldrshteq r5, [ip], #-88 @ 0xffffffa8 │ │ │ │ @ instruction: 0x000011b8 │ │ │ │ - @ instruction: 0x0070fd92 │ │ │ │ - rsbseq ip, r0, ip, ror #18 │ │ │ │ - rsbseq pc, r0, r6, ror sp @ │ │ │ │ - rsbseq ip, r0, r0, asr r9 │ │ │ │ + @ instruction: 0x0070fd9a │ │ │ │ + rsbseq ip, r0, r4, ror r9 │ │ │ │ + rsbseq pc, r0, lr, ror sp @ │ │ │ │ + rsbseq ip, r0, r8, asr r9 │ │ │ │ rsbseq r5, ip, sl, asr r5 │ │ │ │ - rsbseq pc, r0, lr, lsl #25 │ │ │ │ - rsbseq ip, r0, sl, ror #16 │ │ │ │ - ldrsbteq pc, [r0], #-166 @ 0xffffff5a @ │ │ │ │ - ldrhteq ip, [r0], #-98 @ 0xffffff9e │ │ │ │ - rsbseq pc, r0, sl, ror #20 │ │ │ │ - rsbseq ip, r0, r6, asr #12 │ │ │ │ - rsbseq pc, r0, r2, asr sl @ │ │ │ │ - rsbseq ip, r0, lr, lsr #12 │ │ │ │ - ldrsbteq pc, [r0], #-150 @ 0xffffff6a @ │ │ │ │ - ldrhteq ip, [r0], #-82 @ 0xffffffae │ │ │ │ - ldrhteq pc, [r0], #-154 @ 0xffffff66 @ │ │ │ │ - @ instruction: 0x0070c596 │ │ │ │ - rsbseq pc, r0, r0, lsr #19 │ │ │ │ - rsbseq ip, r0, ip, ror r5 │ │ │ │ - rsbseq pc, r0, r6, lsl #19 │ │ │ │ - rsbseq ip, r0, r2, ror #10 │ │ │ │ + @ instruction: 0x0070fc96 │ │ │ │ + rsbseq ip, r0, r2, ror r8 │ │ │ │ + ldrsbteq pc, [r0], #-174 @ 0xffffff52 @ │ │ │ │ + ldrhteq ip, [r0], #-106 @ 0xffffff96 │ │ │ │ + rsbseq pc, r0, r2, ror sl @ │ │ │ │ + rsbseq ip, r0, lr, asr #12 │ │ │ │ + rsbseq pc, r0, sl, asr sl @ │ │ │ │ + rsbseq ip, r0, r6, lsr r6 │ │ │ │ + ldrsbteq pc, [r0], #-158 @ 0xffffff62 @ │ │ │ │ + ldrhteq ip, [r0], #-90 @ 0xffffffa6 │ │ │ │ + rsbseq pc, r0, r2, asr #19 │ │ │ │ + @ instruction: 0x0070c59e │ │ │ │ + rsbseq pc, r0, r8, lsr #19 │ │ │ │ + rsbseq ip, r0, r4, lsl #11 │ │ │ │ + rsbseq pc, r0, lr, lsl #19 │ │ │ │ + rsbseq ip, r0, sl, ror #10 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ bl fec30ba0 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r5, r8, ror #31 │ │ │ │ @ instruction: 0x461a4611 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ stmib sp, {r3, r8, r9, fp, ip, pc}^ │ │ │ │ @@ -203659,16 +203659,16 @@ │ │ │ │ andcc r4, ip, r8, ror r4 │ │ │ │ @ instruction: 0xf95ef73e │ │ │ │ stmdbls r3, {r0, r2, fp, lr} │ │ │ │ @ instruction: 0xf73e4478 │ │ │ │ blls 1d8248 │ │ │ │ andlt r4, r5, r8, lsl r6 │ │ │ │ svclt 0x0000bd00 │ │ │ │ - rsbseq pc, r0, r0, asr #16 │ │ │ │ - rsbseq ip, r0, ip, lsl r4 │ │ │ │ + rsbseq pc, r0, r8, asr #16 │ │ │ │ + rsbseq ip, r0, r4, lsr #8 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ bl fec30bfc │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r4, r8, ror #31 │ │ │ │ ldrmi r4, [r9], -sl, lsl #12 │ │ │ │ blls 2c0a30 >::_M_default_append(unsigned int)@@Base+0x3de6c> │ │ │ │ strcs lr, [r0], #-2509 @ 0xfffff633 │ │ │ │ @@ -203681,16 +203681,16 @@ │ │ │ │ ldrbtmi r4, [r8], #-2054 @ 0xfffff7fa │ │ │ │ @ instruction: 0xf73e300c │ │ │ │ stmdami r5, {r0, r4, r5, r8, fp, ip, sp, lr, pc} │ │ │ │ ldrbtmi r9, [r8], #-2307 @ 0xfffff6fd │ │ │ │ @ instruction: 0xf9ecf73e │ │ │ │ ldrmi r9, [r8], -r3, lsl #22 │ │ │ │ ldclt 0, cr11, [r0, #-16] │ │ │ │ - rsbseq pc, r0, r6, ror #15 │ │ │ │ - rsbseq ip, r0, r2, asr #7 │ │ │ │ + rsbseq pc, r0, lr, ror #15 │ │ │ │ + rsbseq ip, r0, sl, asr #7 │ │ │ │ mvnsmi lr, #737280 @ 0xb4000 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00a8f8cc │ │ │ │ @ instruction: 0xf8dfb08f │ │ │ │ @ instruction: 0xf8df2594 │ │ │ │ @ instruction: 0x26001594 │ │ │ │ @@ -204047,102 +204047,102 @@ │ │ │ │ andcc r4, ip, r8, ror r4 │ │ │ │ mrc2 7, 2, pc, cr6, cr13, {1} │ │ │ │ @ instruction: 0x4621485b │ │ │ │ @ instruction: 0xf73d4478 │ │ │ │ strb pc, [r0, #-3857]! @ 0xfffff0ef @ │ │ │ │ @ instruction: 0xffffd7b1 │ │ │ │ @ instruction: 0x007c4f9e │ │ │ │ - rsbseq pc, r0, r4, asr #17 │ │ │ │ + rsbseq pc, r0, ip, asr #17 │ │ │ │ @ instruction: 0x000011b8 │ │ │ │ - @ instruction: 0x0070f894 │ │ │ │ - rsbseq pc, r0, lr, ror #14 │ │ │ │ - rsbseq ip, r0, r8, asr #6 │ │ │ │ + @ instruction: 0x0070f89c │ │ │ │ + rsbseq pc, r0, r6, ror r7 @ │ │ │ │ + rsbseq ip, r0, r0, asr r3 │ │ │ │ rsbseq r4, ip, r2, asr pc │ │ │ │ - rsbseq pc, r0, sl, lsl #14 │ │ │ │ + rsbseq pc, r0, r2, lsl r7 @ │ │ │ │ @ instruction: 0xffffd24d │ │ │ │ @ instruction: 0xffffdf4f │ │ │ │ @ instruction: 0xffffe8b9 │ │ │ │ @ instruction: 0xfffffe5f │ │ │ │ - rsbseq pc, r0, r2, lsl #16 │ │ │ │ - ldrhteq pc, [r0], #-106 @ 0xffffff96 @ │ │ │ │ - @ instruction: 0x0070c294 │ │ │ │ + rsbseq pc, r0, sl, lsl #16 │ │ │ │ + rsbseq pc, r0, r2, asr #13 │ │ │ │ + @ instruction: 0x0070c29c │ │ │ │ @ instruction: 0x00000dbd │ │ │ │ ldrdeq r0, [r0], -pc @ │ │ │ │ @ instruction: 0xffffce1b │ │ │ │ - rsbseq pc, r0, lr, ror #12 │ │ │ │ - rsbseq ip, r0, r8, asr #4 │ │ │ │ - rsbseq pc, r0, r0, asr r6 @ │ │ │ │ - rsbseq ip, r0, sl, lsr #4 │ │ │ │ + rsbseq pc, r0, r6, ror r6 @ │ │ │ │ + rsbseq ip, r0, r0, asr r2 │ │ │ │ + rsbseq pc, r0, r8, asr r6 @ │ │ │ │ + rsbseq ip, r0, r2, lsr r2 │ │ │ │ @ instruction: 0xffffd0df │ │ │ │ @ instruction: 0xffffce1b │ │ │ │ - rsbseq pc, r0, sl, lsl #12 │ │ │ │ - rsbseq ip, r0, r4, ror #3 │ │ │ │ - rsbseq pc, r0, sl, ror #11 │ │ │ │ - rsbseq ip, r0, ip, asr #3 │ │ │ │ - ldrhteq pc, [r0], #-80 @ 0xffffffb0 @ │ │ │ │ - rsbseq ip, r0, sl, lsl #3 │ │ │ │ + rsbseq pc, r0, r2, lsl r6 @ │ │ │ │ + rsbseq ip, r0, ip, ror #3 │ │ │ │ + ldrshteq pc, [r0], #-82 @ 0xffffffae @ │ │ │ │ + ldrsbteq ip, [r0], #-20 @ 0xffffffec │ │ │ │ + ldrhteq pc, [r0], #-88 @ 0xffffffa8 @ │ │ │ │ + @ instruction: 0x0070c192 │ │ │ │ @ instruction: 0xffffc445 │ │ │ │ - rsbseq pc, r0, r2, lsl #11 │ │ │ │ - rsbseq ip, r0, lr, asr r1 │ │ │ │ + rsbseq pc, r0, sl, lsl #11 │ │ │ │ + rsbseq ip, r0, r6, ror #2 │ │ │ │ @ instruction: 0xffffcc95 │ │ │ │ - rsbseq pc, r0, r6, asr r5 @ │ │ │ │ - rsbseq ip, r0, r2, lsr r1 │ │ │ │ + rsbseq pc, r0, lr, asr r5 @ │ │ │ │ + rsbseq ip, r0, sl, lsr r1 │ │ │ │ @ instruction: 0xffffc8ad │ │ │ │ - rsbseq pc, r0, sl, lsr #10 │ │ │ │ - rsbseq ip, r0, r6, lsl #2 │ │ │ │ + rsbseq pc, r0, r2, lsr r5 @ │ │ │ │ + rsbseq ip, r0, lr, lsl #2 │ │ │ │ @ instruction: 0xffffc805 │ │ │ │ - ldrshteq pc, [r0], #-78 @ 0xffffffb2 @ │ │ │ │ - ldrsbteq ip, [r0], #-10 │ │ │ │ + rsbseq pc, r0, r6, lsl #10 │ │ │ │ + rsbseq ip, r0, r2, ror #1 │ │ │ │ @ instruction: 0xffffc791 │ │ │ │ - ldrsbteq pc, [r0], #-66 @ 0xffffffbe @ │ │ │ │ - rsbseq ip, r0, lr, lsr #1 │ │ │ │ + ldrsbteq pc, [r0], #-74 @ 0xffffffb6 @ │ │ │ │ + ldrhteq ip, [r0], #-6 │ │ │ │ @ instruction: 0xffffadc1 │ │ │ │ - rsbseq pc, r0, r6, lsr #9 │ │ │ │ - rsbseq ip, r0, r2, lsl #1 │ │ │ │ + rsbseq pc, r0, lr, lsr #9 │ │ │ │ + rsbseq ip, r0, sl, lsl #1 │ │ │ │ @ instruction: 0xffffc63d │ │ │ │ - rsbseq pc, r0, r6, ror r4 @ │ │ │ │ - rsbseq ip, r0, r2, asr r0 │ │ │ │ + rsbseq pc, r0, lr, ror r4 @ │ │ │ │ + rsbseq ip, r0, sl, asr r0 │ │ │ │ @ instruction: 0xfffff02d │ │ │ │ - rsbseq pc, r0, sl, asr #8 │ │ │ │ - rsbseq ip, r0, r6, lsr #32 │ │ │ │ + rsbseq pc, r0, r2, asr r4 @ │ │ │ │ + rsbseq ip, r0, lr, lsr #32 │ │ │ │ andeq r0, r0, r5, lsr #14 │ │ │ │ - rsbseq pc, r0, lr, lsl r4 @ │ │ │ │ - ldrshteq fp, [r0], #-250 @ 0xffffff06 │ │ │ │ + rsbseq pc, r0, r6, lsr #8 │ │ │ │ + rsbseq ip, r0, r2 │ │ │ │ @ instruction: 0xffffe80f │ │ │ │ - rsbseq pc, r0, sl, ror #7 │ │ │ │ - rsbseq fp, r0, r6, asr #31 │ │ │ │ + ldrshteq pc, [r0], #-50 @ 0xffffffce @ │ │ │ │ + rsbseq fp, r0, lr, asr #31 │ │ │ │ @ instruction: 0xffffc0ed │ │ │ │ - ldrhteq pc, [r0], #-62 @ 0xffffffc2 @ │ │ │ │ - @ instruction: 0x0070bf9a │ │ │ │ + rsbseq pc, r0, r6, asr #7 │ │ │ │ + rsbseq fp, r0, r2, lsr #31 │ │ │ │ @ instruction: 0xffffe461 │ │ │ │ - rsbseq pc, r0, sl, lsl #7 │ │ │ │ - rsbseq fp, r0, r6, ror #30 │ │ │ │ + @ instruction: 0x0070f392 │ │ │ │ + rsbseq fp, r0, lr, ror #30 │ │ │ │ @ instruction: 0xffffb825 │ │ │ │ - rsbseq pc, r0, lr, asr r3 @ │ │ │ │ - rsbseq fp, r0, sl, lsr pc │ │ │ │ + rsbseq pc, r0, r6, ror #6 │ │ │ │ + rsbseq fp, r0, r2, asr #30 │ │ │ │ @ instruction: 0xfffff267 │ │ │ │ @ instruction: 0xfffff019 │ │ │ │ - rsbseq pc, r0, ip, lsl r3 @ │ │ │ │ - ldrshteq fp, [r0], #-232 @ 0xffffff18 │ │ │ │ + rsbseq pc, r0, r4, lsr #6 │ │ │ │ + rsbseq fp, r0, r0, lsl #30 │ │ │ │ @ instruction: 0xffffb65f │ │ │ │ - ldrshteq pc, [r0], #-32 @ 0xffffffe0 @ │ │ │ │ - rsbseq fp, r0, ip, asr #29 │ │ │ │ + ldrshteq pc, [r0], #-40 @ 0xffffffd8 @ │ │ │ │ + ldrsbteq fp, [r0], #-228 @ 0xffffff1c │ │ │ │ @ instruction: 0xfffffab7 │ │ │ │ - rsbseq pc, r0, r4, asr #5 │ │ │ │ - rsbseq fp, r0, r0, lsr #29 │ │ │ │ + rsbseq pc, r0, ip, asr #5 │ │ │ │ + rsbseq fp, r0, r8, lsr #29 │ │ │ │ @ instruction: 0xffffae27 │ │ │ │ - @ instruction: 0x0070f298 │ │ │ │ - rsbseq fp, r0, r4, ror lr │ │ │ │ + rsbseq pc, r0, r0, lsr #5 │ │ │ │ + rsbseq fp, r0, ip, ror lr │ │ │ │ @ instruction: 0xffffadab │ │ │ │ - rsbseq pc, r0, ip, ror #4 │ │ │ │ - rsbseq fp, r0, r8, asr #28 │ │ │ │ - ldrsbteq pc, [r0], #-50 @ 0xffffffce @ │ │ │ │ - rsbseq pc, r0, r8, lsl r4 @ │ │ │ │ - rsbseq pc, r0, r0, lsr r2 @ │ │ │ │ - rsbseq fp, r0, ip, lsl #28 │ │ │ │ + rsbseq pc, r0, r4, ror r2 @ │ │ │ │ + rsbseq fp, r0, r0, asr lr │ │ │ │ + ldrsbteq pc, [r0], #-58 @ 0xffffffc6 @ │ │ │ │ + rsbseq pc, r0, r0, lsr #8 │ │ │ │ + rsbseq pc, r0, r8, lsr r2 @ │ │ │ │ + rsbseq fp, r0, r4, lsl lr │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ bl fec31364 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ssub8mi r0, r4, r0 │ │ │ │ @ instruction: 0xf7ffb082 │ │ │ │ stmdacs r1, {r0, r2, r3, r5, r6, sl, fp, ip, sp, lr, pc} │ │ │ │ svclt 0x00084603 │ │ │ │ @@ -204153,16 +204153,16 @@ │ │ │ │ ldrbtmi r4, [r8], #-2054 @ 0xfffff7fa │ │ │ │ @ instruction: 0xf73d300c │ │ │ │ stmdami r5, {r0, r7, r8, sl, fp, ip, sp, lr, pc} │ │ │ │ ldrbtmi r9, [r8], #-2305 @ 0xfffff6ff │ │ │ │ mrc2 7, 1, pc, cr12, cr13, {1} │ │ │ │ ldrmi r9, [r8], -r1, lsl #22 │ │ │ │ ldclt 0, cr11, [r0, #-8] │ │ │ │ - rsbseq pc, r0, r6, lsl #1 │ │ │ │ - rsbseq fp, r0, r2, ror #24 │ │ │ │ + rsbseq pc, r0, lr, lsl #1 │ │ │ │ + rsbseq fp, r0, sl, ror #24 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x0098f8cc │ │ │ │ bmi fef2bc0c │ │ │ │ blmi fef2ba40 │ │ │ │ addslt r4, r1, sl, ror r4 │ │ │ │ @@ -204347,37 +204347,37 @@ │ │ │ │ @ instruction: 0xf737e786 │ │ │ │ svclt 0x0000e94e │ │ │ │ andhi pc, r0, pc, lsr #7 │ │ │ │ @ instruction: 0xffffffff │ │ │ │ svcvc 0x00efffff │ │ │ │ rsbseq r4, ip, ip, asr #16 │ │ │ │ @ instruction: 0x000011b8 │ │ │ │ - rsbseq pc, r0, ip, ror #2 │ │ │ │ - ldrsbteq lr, [r0], #-244 @ 0xffffff0c │ │ │ │ - ldrhteq pc, [r0], #-16 @ │ │ │ │ - ldrshteq pc, [r0], #-16 @ │ │ │ │ + rsbseq pc, r0, r4, ror r1 @ │ │ │ │ + ldrsbteq lr, [r0], #-252 @ 0xffffff04 │ │ │ │ + ldrhteq pc, [r0], #-24 @ 0xffffffe8 @ │ │ │ │ + ldrshteq pc, [r0], #-24 @ 0xffffffe8 @ │ │ │ │ rsbseq r4, ip, lr, lsl #15 │ │ │ │ - rsbseq pc, r0, lr, ror #2 │ │ │ │ - rsbseq lr, r0, r0, ror #29 │ │ │ │ - ldrhteq fp, [r0], #-172 @ 0xffffff54 │ │ │ │ - rsbseq lr, r0, ip, lsl #29 │ │ │ │ - rsbseq pc, r0, r2, rrx │ │ │ │ - rsbseq pc, r0, r2, lsr #1 │ │ │ │ - rsbseq lr, r0, lr, asr lr │ │ │ │ - rsbseq fp, r0, sl, lsr sl │ │ │ │ - rsbseq lr, r0, ip, lsl lr │ │ │ │ - ldrshteq fp, [r0], #-152 @ 0xffffff68 │ │ │ │ - ldrshteq lr, [r0], #-222 @ 0xffffff22 │ │ │ │ - ldrsbteq fp, [r0], #-154 @ 0xffffff66 │ │ │ │ - rsbseq lr, r0, r4, asr #27 │ │ │ │ - rsbseq fp, r0, r0, lsr #19 │ │ │ │ - rsbseq r5, r1, r8, asr r5 │ │ │ │ - @ instruction: 0x0070ed9a │ │ │ │ - @ instruction: 0x0070ef9c │ │ │ │ - rsbseq lr, r0, r2, ror pc │ │ │ │ + rsbseq pc, r0, r6, ror r1 @ │ │ │ │ + rsbseq lr, r0, r8, ror #29 │ │ │ │ + rsbseq fp, r0, r4, asr #21 │ │ │ │ + @ instruction: 0x0070ee94 │ │ │ │ + rsbseq pc, r0, sl, rrx │ │ │ │ + rsbseq pc, r0, sl, lsr #1 │ │ │ │ + rsbseq lr, r0, r6, ror #28 │ │ │ │ + rsbseq fp, r0, r2, asr #20 │ │ │ │ + rsbseq lr, r0, r4, lsr #28 │ │ │ │ + rsbseq fp, r0, r0, lsl #20 │ │ │ │ + rsbseq lr, r0, r6, lsl #28 │ │ │ │ + rsbseq fp, r0, r2, ror #19 │ │ │ │ + rsbseq lr, r0, ip, asr #27 │ │ │ │ + rsbseq fp, r0, r8, lsr #19 │ │ │ │ + rsbseq r5, r1, r0, ror #10 │ │ │ │ + rsbseq lr, r0, r2, lsr #27 │ │ │ │ + rsbseq lr, r0, r4, lsr #31 │ │ │ │ + rsbseq lr, r0, sl, ror pc │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x0068f8cc │ │ │ │ bmi ffbabf5c │ │ │ │ @ instruction: 0x4699b09d │ │ │ │ ldrbtmi r4, [sl], #-3050 @ 0xfffff416 │ │ │ │ @@ -204612,40 +204612,40 @@ │ │ │ │ @ instruction: 0xf04f481f │ │ │ │ ldrbtmi r3, [r8], #-511 @ 0xfffffe01 │ │ │ │ blx feb985b4 │ │ │ │ @ instruction: 0xf736e7d2 │ │ │ │ svclt 0x0000ef36 │ │ │ │ rsbseq r4, ip, lr, ror #9 │ │ │ │ @ instruction: 0x000011b8 │ │ │ │ - rsbseq lr, r0, sl, lsl #25 │ │ │ │ - rsbseq fp, r0, r6, ror #16 │ │ │ │ + @ instruction: 0x0070ec92 │ │ │ │ + rsbseq fp, r0, lr, ror #16 │ │ │ │ rsbseq r4, ip, r2, ror r4 │ │ │ │ - rsbseq lr, r0, r8, lsr #24 │ │ │ │ - rsbseq lr, r0, r6, asr #29 │ │ │ │ - rsbseq lr, r0, r8, lsl #23 │ │ │ │ - rsbseq lr, r0, lr, ror fp │ │ │ │ - rsbseq fp, r0, sl, asr r7 │ │ │ │ - ldrhteq lr, [r0], #-174 @ 0xffffff52 │ │ │ │ - rsbseq lr, r0, sl, lsr #26 │ │ │ │ - @ instruction: 0x0070ea9e │ │ │ │ - rsbseq lr, r0, ip, lsr #26 │ │ │ │ - rsbseq lr, r0, r0, lsl #21 │ │ │ │ - rsbseq fp, r0, ip, asr r6 │ │ │ │ - rsbseq lr, r0, r4, ror #20 │ │ │ │ - rsbseq fp, r0, r0, asr #12 │ │ │ │ - ldrsbteq lr, [r0], #-152 @ 0xffffff68 │ │ │ │ - ldrhteq fp, [r0], #-84 @ 0xffffffac │ │ │ │ - ldrhteq lr, [r0], #-156 @ 0xffffff64 │ │ │ │ - @ instruction: 0x0070b596 │ │ │ │ - @ instruction: 0x0070e99c │ │ │ │ - rsbseq fp, r0, r6, ror r5 │ │ │ │ - rsbseq lr, r0, r0, lsl #19 │ │ │ │ - rsbseq fp, r0, sl, asr r5 │ │ │ │ - rsbseq lr, r0, r4, ror #18 │ │ │ │ - rsbseq fp, r0, lr, lsr r5 │ │ │ │ + rsbseq lr, r0, r0, lsr ip │ │ │ │ + rsbseq lr, r0, lr, asr #29 │ │ │ │ + @ instruction: 0x0070eb90 │ │ │ │ + rsbseq lr, r0, r6, lsl #23 │ │ │ │ + rsbseq fp, r0, r2, ror #14 │ │ │ │ + rsbseq lr, r0, r6, asr #21 │ │ │ │ + rsbseq lr, r0, r2, lsr sp │ │ │ │ + rsbseq lr, r0, r6, lsr #21 │ │ │ │ + rsbseq lr, r0, r4, lsr sp │ │ │ │ + rsbseq lr, r0, r8, lsl #21 │ │ │ │ + rsbseq fp, r0, r4, ror #12 │ │ │ │ + rsbseq lr, r0, ip, ror #20 │ │ │ │ + rsbseq fp, r0, r8, asr #12 │ │ │ │ + rsbseq lr, r0, r0, ror #19 │ │ │ │ + ldrhteq fp, [r0], #-92 @ 0xffffffa4 │ │ │ │ + rsbseq lr, r0, r4, asr #19 │ │ │ │ + @ instruction: 0x0070b59e │ │ │ │ + rsbseq lr, r0, r4, lsr #19 │ │ │ │ + rsbseq fp, r0, lr, ror r5 │ │ │ │ + rsbseq lr, r0, r8, lsl #19 │ │ │ │ + rsbseq fp, r0, r2, ror #10 │ │ │ │ + rsbseq lr, r0, ip, ror #18 │ │ │ │ + rsbseq fp, r0, r6, asr #10 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x0078f8cc │ │ │ │ @ instruction: 0x4698b099 │ │ │ │ @ instruction: 0x46074b99 │ │ │ │ tstcs r1, sp, asr #19 │ │ │ │ @@ -204799,30 +204799,30 @@ │ │ │ │ @ instruction: 0xf04f4815 │ │ │ │ ldrbtmi r3, [r8], #-511 @ 0xfffffe01 │ │ │ │ @ instruction: 0xf934f73d │ │ │ │ @ instruction: 0xf736e7ee │ │ │ │ svclt 0x0000edc0 │ │ │ │ @ instruction: 0x000011b8 │ │ │ │ ldrhteq r4, [ip], #-8 │ │ │ │ - rsbseq lr, r0, r6, asr #19 │ │ │ │ + rsbseq lr, r0, lr, asr #19 │ │ │ │ ldrshteq r3, [ip], #-252 @ 0xffffff04 │ │ │ │ - ldrhteq lr, [r0], #-116 @ 0xffffff8c │ │ │ │ - rsbseq lr, r0, r4, lsr r7 │ │ │ │ - rsbseq lr, r0, r8, lsr #14 │ │ │ │ - rsbseq fp, r0, r4, lsl #6 │ │ │ │ - ldrshteq lr, [r0], #-102 @ 0xffffff9a │ │ │ │ - ldrsbteq fp, [r0], #-34 @ 0xffffffde │ │ │ │ - ldrsbteq lr, [r0], #-104 @ 0xffffff98 │ │ │ │ - ldrhteq fp, [r0], #-36 @ 0xffffffdc │ │ │ │ - ldrhteq lr, [r0], #-100 @ 0xffffff9c │ │ │ │ - rsbseq lr, r0, lr, ror r9 │ │ │ │ - @ instruction: 0x0070e698 │ │ │ │ - rsbseq fp, r0, r2, ror r2 │ │ │ │ - rsbseq lr, r0, r8, ror r6 │ │ │ │ - rsbseq fp, r0, r2, asr r2 │ │ │ │ + ldrhteq lr, [r0], #-124 @ 0xffffff84 │ │ │ │ + rsbseq lr, r0, ip, lsr r7 │ │ │ │ + rsbseq lr, r0, r0, lsr r7 │ │ │ │ + rsbseq fp, r0, ip, lsl #6 │ │ │ │ + ldrshteq lr, [r0], #-110 @ 0xffffff92 │ │ │ │ + ldrsbteq fp, [r0], #-42 @ 0xffffffd6 │ │ │ │ + rsbseq lr, r0, r0, ror #13 │ │ │ │ + ldrhteq fp, [r0], #-44 @ 0xffffffd4 │ │ │ │ + ldrhteq lr, [r0], #-108 @ 0xffffff94 │ │ │ │ + rsbseq lr, r0, r6, lsl #19 │ │ │ │ + rsbseq lr, r0, r0, lsr #13 │ │ │ │ + rsbseq fp, r0, sl, ror r2 │ │ │ │ + rsbseq lr, r0, r0, lsl #13 │ │ │ │ + rsbseq fp, r0, sl, asr r2 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ bl fec31e04 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xb0900fb8 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ strls r9, [r0], #-3090 @ 0xfffff3ee │ │ │ │ strls r9, [r1], #-3091 @ 0xfffff3ed │ │ │ │ @@ -204843,43 +204843,43 @@ │ │ │ │ andcc r4, ip, r8, ror r4 │ │ │ │ @ instruction: 0xf81ef73d │ │ │ │ stmdbls pc, {r0, r2, fp, lr} @ │ │ │ │ @ instruction: 0xf73d4478 │ │ │ │ blls 4d8fc8 │ │ │ │ andslt r4, r0, r8, lsl r6 │ │ │ │ svclt 0x0000bd10 │ │ │ │ - rsbseq lr, r0, r0, asr #11 │ │ │ │ - @ instruction: 0x0070b19c │ │ │ │ + rsbseq lr, r0, r8, asr #11 │ │ │ │ + rsbseq fp, r0, r4, lsr #3 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ bl fec31e7c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0x460c0ff8 │ │ │ │ ldrbtmi r4, [r9], #-2312 @ 0xfffff6f8 │ │ │ │ @ instruction: 0xf74af036 │ │ │ │ blx 10178f6 │ │ │ │ teqlt r8, r0, asr #16 │ │ │ │ ldrdne pc, [r8, -r4]! │ │ │ │ vrev16.8 d3, d1 │ │ │ │ stmdacc r0, {r0, r3, r5, r6, r7, fp, ip, sp, lr, pc} │ │ │ │ andcs fp, r1, r8, lsl pc │ │ │ │ svclt 0x0000bd10 │ │ │ │ - ldrhteq lr, [r0], #-102 @ 0xffffff9a │ │ │ │ + ldrhteq lr, [r0], #-110 @ 0xffffff92 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ bl fec31eb4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0x460c0ff8 │ │ │ │ ldrbtmi r4, [r9], #-2311 @ 0xfffff6f9 │ │ │ │ @ instruction: 0xf72ef036 │ │ │ │ blx 91792e │ │ │ │ teqlt r0, r0, asr #16 │ │ │ │ ldrdne pc, [r8, -r4]! │ │ │ │ @ instruction: 0x4010e8bd │ │ │ │ vaddw.u32 , , d1 │ │ │ │ ldclt 14, cr11, [r0, #-756] @ 0xfffffd0c │ │ │ │ - rsbseq lr, r0, lr, ror r6 │ │ │ │ + rsbseq lr, r0, r6, lsl #13 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ bl fec31ee8 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ stmiavs r8, {r3, r4, r5, r6, r7, r8, r9, sl, fp}^ │ │ │ │ vmax.u16 d4, d9, d12 │ │ │ │ stmdbmi sl, {r0, r8, r9, fp, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf7374479 │ │ │ │ @@ -204888,17 +204888,17 @@ │ │ │ │ stmdami r7, {r4, r8, sl, fp, ip, sp, pc} │ │ │ │ @ instruction: 0x61aff640 │ │ │ │ andcc r4, ip, r8, ror r4 │ │ │ │ @ instruction: 0xffc0f73c │ │ │ │ ldrbtmi r4, [r8], #-2052 @ 0xfffff7fc │ │ │ │ @ instruction: 0xf87cf73d │ │ │ │ ldclt 0, cr2, [r0, #-0] │ │ │ │ - rsbseq lr, r0, r4, asr #12 │ │ │ │ - rsbseq lr, r0, r4, lsl #10 │ │ │ │ - rsbseq lr, r0, lr, asr #15 │ │ │ │ + rsbseq lr, r0, ip, asr #12 │ │ │ │ + rsbseq lr, r0, ip, lsl #10 │ │ │ │ + ldrsbteq lr, [r0], #-118 @ 0xffffff8a │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ bl fec31f34 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strdlt r0, [r2], r0 @ │ │ │ │ strmi r6, [ip], -r8, asr #17 │ │ │ │ andcc lr, r0, #3358720 @ 0x334000 │ │ │ │ blx ff7179ac │ │ │ │ @@ -204914,17 +204914,17 @@ │ │ │ │ bicvs pc, r8, r0, asr #12 │ │ │ │ andcc r4, ip, r8, ror r4 │ │ │ │ @ instruction: 0xff8ef73c │ │ │ │ ldrbtmi r4, [r8], #-2053 @ 0xfffff7fb │ │ │ │ @ instruction: 0xf84af73d │ │ │ │ andeq pc, r8, pc, rrx │ │ │ │ svclt 0x0000e7ef │ │ │ │ - ldrshteq lr, [r0], #-82 @ 0xffffffae │ │ │ │ - rsbseq lr, r0, r0, lsr #9 │ │ │ │ - rsbseq lr, r0, sl, ror #14 │ │ │ │ + ldrshteq lr, [r0], #-90 @ 0xffffffa6 │ │ │ │ + rsbseq lr, r0, r8, lsr #9 │ │ │ │ + rsbseq lr, r0, r2, ror r7 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ bl fec31f9c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ stmiavs r8, {r3, r4, r5, r6, r7, r8, r9, sl, fp}^ │ │ │ │ vmax.u16 d4, d9, d12 │ │ │ │ stmdbmi fp, {r0, r1, r2, r5, r7, r9, fp, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf7374479 │ │ │ │ @@ -204934,17 +204934,17 @@ │ │ │ │ mvnvs pc, r0, asr #12 │ │ │ │ andcc r4, ip, r8, ror r4 │ │ │ │ @ instruction: 0xff66f73c │ │ │ │ ldrbtmi r4, [r8], #-2053 @ 0xfffff7fb │ │ │ │ @ instruction: 0xf822f73d │ │ │ │ rscscc pc, pc, pc, asr #32 │ │ │ │ svclt 0x0000bd10 │ │ │ │ - @ instruction: 0x0070e590 │ │ │ │ - rsbseq lr, r0, r0, asr r4 │ │ │ │ - rsbseq lr, r0, sl, lsl r7 │ │ │ │ + @ instruction: 0x0070e598 │ │ │ │ + rsbseq lr, r0, r8, asr r4 │ │ │ │ + rsbseq lr, r0, r2, lsr #14 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ bl fec31fec │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ stmiavs r8, {r3, r4, r5, r6, r7, r8, r9, sl, fp}^ │ │ │ │ vmax.u16 d4, d9, d12 │ │ │ │ ldmdbmi r3, {r0, r1, r2, r3, r4, r5, r6, r9, fp, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf7374479 │ │ │ │ @@ -204962,17 +204962,17 @@ │ │ │ │ @ instruction: 0xf6404807 │ │ │ │ ldrbtmi r6, [r8], #-508 @ 0xfffffe04 │ │ │ │ @ instruction: 0xf73c300c │ │ │ │ stmdami r5, {r0, r2, r3, r5, r8, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf73c4478 │ │ │ │ andcs pc, r0, r9, ror #31 │ │ │ │ svclt 0x0000bd10 │ │ │ │ - rsbseq lr, r0, r0, asr #10 │ │ │ │ - ldrsbteq lr, [r0], #-62 @ 0xffffffc2 │ │ │ │ - rsbseq lr, r0, r8, lsr #13 │ │ │ │ + rsbseq lr, r0, r8, asr #10 │ │ │ │ + rsbseq lr, r0, r6, ror #7 │ │ │ │ + ldrhteq lr, [r0], #-96 @ 0xffffffa0 │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r8 │ │ │ │ bl fec3205c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strmi r0, [r4], -r8, ror #31 │ │ │ │ strmi r6, [pc], -r0, asr #17 │ │ │ │ @ instruction: 0x461d4616 │ │ │ │ blx 1217ad4 │ │ │ │ @@ -204995,17 +204995,17 @@ │ │ │ │ stmdami r7, {r3, r5, r6, r7, r8, r9, sl, sp, lr, pc} │ │ │ │ tstpvc r4, r0, asr #12 @ p-variant is OBSOLETE │ │ │ │ andcc r4, ip, r8, ror r4 │ │ │ │ mcr2 7, 7, pc, cr10, cr12, {1} @ │ │ │ │ ldrbtmi r4, [r8], #-2052 @ 0xfffff7fc │ │ │ │ @ instruction: 0xffa6f73c │ │ │ │ ldcllt 0, cr2, [r8] │ │ │ │ - rsbseq lr, r0, sl, asr #9 │ │ │ │ - rsbseq lr, r0, r8, asr r3 │ │ │ │ - rsbseq lr, r0, r2, lsr #12 │ │ │ │ + ldrsbteq lr, [r0], #-66 @ 0xffffffbe │ │ │ │ + rsbseq lr, r0, r0, ror #6 │ │ │ │ + rsbseq lr, r0, sl, lsr #12 │ │ │ │ andeq r0, r0, r0 │ │ │ │ ldrbmi r4, [r0, -r8, lsl #12]! │ │ │ │ vmla.i8 d22, d8, d10 │ │ │ │ vmull.s8 q10, d14, d3 │ │ │ │ ldrblt r2, [r0, #3092]! @ 0xc14 │ │ │ │ cdpcs 6, 1, cr15, cr12, cr9, {2} │ │ │ │ cdpcc 2, 7, cr15, cr14, cr13, {6} │ │ │ │ @@ -205078,16 +205078,16 @@ │ │ │ │ ldrbtmi r4, [r8], #-2054 @ 0xfffff7fa │ │ │ │ @ instruction: 0xf73c300c │ │ │ │ stmdami r5, {r0, r1, r2, r6, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ ldrbtmi r9, [r8], #-2305 @ 0xfffff6ff │ │ │ │ @ instruction: 0xff02f73c │ │ │ │ ldrmi r9, [r0], -r1, lsl #20 │ │ │ │ ldcllt 0, cr11, [r0, #12]! │ │ │ │ - rsbseq lr, r0, lr, lsl #10 │ │ │ │ - rsbseq sl, r0, lr, ror #27 │ │ │ │ + rsbseq lr, r0, r6, lsl r5 │ │ │ │ + ldrshteq sl, [r0], #-214 @ 0xffffff2a │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ bl fec32228 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strdlt r0, [r2], r0 @ │ │ │ │ tstls r1, r4, lsl #12 │ │ │ │ vld4.16 {d15-d18}, [r4 :256], r4 │ │ │ │ @ instruction: 0xf9919901 │ │ │ │ @@ -205126,18 +205126,18 @@ │ │ │ │ ldrbtmi r4, [r8], #-2056 @ 0xfffff7f8 │ │ │ │ @ instruction: 0xf73c300c │ │ │ │ stmdami r7, {r0, r1, r2, r5, r6, r7, r8, sl, fp, ip, sp, lr, pc} │ │ │ │ ldrbtmi r9, [r8], #-2305 @ 0xfffff6ff │ │ │ │ mcr2 7, 5, pc, cr2, cr12, {1} @ │ │ │ │ ldrmi r9, [r8], -r1, lsl #22 │ │ │ │ ldclt 0, cr11, [r0, #-8] │ │ │ │ - rsbseq lr, r0, r8, lsr #9 │ │ │ │ - rsbseq sl, r0, r8, lsl #27 │ │ │ │ - rsbseq lr, r0, lr, asr #8 │ │ │ │ - rsbseq sl, r0, lr, lsr #26 │ │ │ │ + ldrhteq lr, [r0], #-64 @ 0xffffffc0 │ │ │ │ + @ instruction: 0x0070ad90 │ │ │ │ + rsbseq lr, r0, r6, asr r4 │ │ │ │ + rsbseq sl, r0, r6, lsr sp │ │ │ │ mvnsmi lr, sp, lsr #18 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d0f8cc │ │ │ │ ldrmi r6, [sp], -ip, lsl #18 │ │ │ │ umulllt r4, r6, r0, r6 │ │ │ │ strmi r4, [r7], -lr, lsl #12 │ │ │ │ @@ -205251,22 +205251,22 @@ │ │ │ │ andcc r4, ip, r8, ror r4 │ │ │ │ stc2l 7, cr15, [lr], #240 @ 0xf0 │ │ │ │ stmdbls r5, {r0, r1, r3, fp, lr} │ │ │ │ @ instruction: 0xf73c4478 │ │ │ │ blls 25a968 │ │ │ │ andlt r4, r6, r8, lsl r6 │ │ │ │ ldrhhi lr, [r0, #141]! @ 0x8d │ │ │ │ - rsbseq lr, r0, lr, lsl #7 │ │ │ │ - rsbseq sl, r0, lr, ror #24 │ │ │ │ - ldrshteq lr, [r0], #-44 @ 0xffffffd4 │ │ │ │ - ldrsbteq sl, [r0], #-188 @ 0xffffff44 │ │ │ │ - rsbseq lr, r0, sl, ror r2 │ │ │ │ - rsbseq sl, r0, sl, asr fp │ │ │ │ - rsbseq lr, r0, ip, asr r2 │ │ │ │ - rsbseq sl, r0, ip, lsr fp │ │ │ │ + @ instruction: 0x0070e396 │ │ │ │ + rsbseq sl, r0, r6, ror ip │ │ │ │ + rsbseq lr, r0, r4, lsl #6 │ │ │ │ + rsbseq sl, r0, r4, ror #23 │ │ │ │ + rsbseq lr, r0, r2, lsl #5 │ │ │ │ + rsbseq sl, r0, r2, ror #22 │ │ │ │ + rsbseq lr, r0, r4, ror #4 │ │ │ │ + rsbseq sl, r0, r4, asr #22 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ blhi 1967ac │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x0090f8cc │ │ │ │ strpl pc, [r8, #-2271]! @ 0xfffff721 │ │ │ │ @ instruction: 0xf8dfb091 │ │ │ │ @@ -205597,49 +205597,49 @@ │ │ │ │ @ instruction: 0xf73c4478 │ │ │ │ @ instruction: 0xe7a5fafb │ │ │ │ svc 0x0086f735 │ │ │ │ ldmibls r9, {r1, r3, r4, r7, r8, fp, ip, pc} │ │ │ │ svccc 0x00c99999 │ │ │ │ rsbseq r3, ip, r4, lsl #14 │ │ │ │ @ instruction: 0x000011b8 │ │ │ │ - rsbseq lr, r0, r0, lsl #2 │ │ │ │ - ldrsbteq sl, [r0], #-158 @ 0xffffff62 │ │ │ │ - ldrhteq lr, [r0], #-8 │ │ │ │ - @ instruction: 0x0070a998 │ │ │ │ - rsbseq lr, r0, r4 │ │ │ │ - rsbseq sl, r0, r4, ror #17 │ │ │ │ + rsbseq lr, r0, r8, lsl #2 │ │ │ │ + rsbseq sl, r0, r6, ror #19 │ │ │ │ + rsbseq lr, r0, r0, asr #1 │ │ │ │ + rsbseq sl, r0, r0, lsr #19 │ │ │ │ + rsbseq lr, r0, ip │ │ │ │ + rsbseq sl, r0, ip, ror #17 │ │ │ │ ldrshteq r3, [ip], #-66 @ 0xffffffbe │ │ │ │ - rsbseq sp, r0, sl, asr #31 │ │ │ │ - rsbseq sl, r0, sl, lsr #17 │ │ │ │ - rsbseq sp, r0, r2, lsl pc │ │ │ │ - ldrshteq sl, [r0], #-114 @ 0xffffff8e │ │ │ │ - rsbseq sp, r0, r6, asr #29 │ │ │ │ - rsbseq sl, r0, r6, lsr #15 │ │ │ │ - rsbseq sp, r0, r8, lsl #29 │ │ │ │ - rsbseq sl, r0, r8, ror #14 │ │ │ │ - rsbseq sp, r0, lr, ror #28 │ │ │ │ - rsbseq sl, r0, lr, asr #14 │ │ │ │ - rsbseq sp, r0, r0, asr #28 │ │ │ │ - rsbseq sl, r0, r0, lsr #14 │ │ │ │ - rsbseq sp, r0, r6, lsr #28 │ │ │ │ - rsbseq sl, r0, r6, lsl #14 │ │ │ │ - ldrhteq sp, [r0], #-210 @ 0xffffff2e │ │ │ │ - @ instruction: 0x0070a692 │ │ │ │ - @ instruction: 0x0070dd9a │ │ │ │ - rsbseq sl, r0, sl, ror r6 │ │ │ │ - rsbseq sp, r0, r8, ror sp │ │ │ │ - rsbseq sl, r0, r8, asr r6 │ │ │ │ - rsbseq sp, r0, lr, asr sp │ │ │ │ - rsbseq sl, r0, lr, lsr r6 │ │ │ │ - rsbseq sp, r0, r4, asr #26 │ │ │ │ - rsbseq sl, r0, r4, lsr #12 │ │ │ │ - rsbseq sp, r0, sl, lsl sp │ │ │ │ - ldrshteq sl, [r0], #-90 @ 0xffffffa6 │ │ │ │ - rsbseq sp, r0, r0, lsl #26 │ │ │ │ - rsbseq sl, r0, r0, ror #11 │ │ │ │ + ldrsbteq sp, [r0], #-242 @ 0xffffff0e │ │ │ │ + ldrhteq sl, [r0], #-130 @ 0xffffff7e │ │ │ │ + rsbseq sp, r0, sl, lsl pc │ │ │ │ + ldrshteq sl, [r0], #-122 @ 0xffffff86 │ │ │ │ + rsbseq sp, r0, lr, asr #29 │ │ │ │ + rsbseq sl, r0, lr, lsr #15 │ │ │ │ + @ instruction: 0x0070de90 │ │ │ │ + rsbseq sl, r0, r0, ror r7 │ │ │ │ + rsbseq sp, r0, r6, ror lr │ │ │ │ + rsbseq sl, r0, r6, asr r7 │ │ │ │ + rsbseq sp, r0, r8, asr #28 │ │ │ │ + rsbseq sl, r0, r8, lsr #14 │ │ │ │ + rsbseq sp, r0, lr, lsr #28 │ │ │ │ + rsbseq sl, r0, lr, lsl #14 │ │ │ │ + ldrhteq sp, [r0], #-218 @ 0xffffff26 │ │ │ │ + @ instruction: 0x0070a69a │ │ │ │ + rsbseq sp, r0, r2, lsr #27 │ │ │ │ + rsbseq sl, r0, r2, lsl #13 │ │ │ │ + rsbseq sp, r0, r0, lsl #27 │ │ │ │ + rsbseq sl, r0, r0, ror #12 │ │ │ │ + rsbseq sp, r0, r6, ror #26 │ │ │ │ + rsbseq sl, r0, r6, asr #12 │ │ │ │ + rsbseq sp, r0, ip, asr #26 │ │ │ │ + rsbseq sl, r0, ip, lsr #12 │ │ │ │ + rsbseq sp, r0, r2, lsr #26 │ │ │ │ + rsbseq sl, r0, r2, lsl #12 │ │ │ │ + rsbseq sp, r0, r8, lsl #26 │ │ │ │ + rsbseq sl, r0, r8, ror #11 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00a8f8cc │ │ │ │ ldrmi fp, [r5], -sp, lsl #1 │ │ │ │ strcs r4, [r0], #-2606 @ 0xfffff5d2 │ │ │ │ ldrbtmi r9, [sl], #-2841 @ 0xfffff4e7 │ │ │ │ @@ -205686,16 +205686,16 @@ │ │ │ │ strb r6, [fp, sl]! │ │ │ │ andcs r9, sl, #8, 22 @ 0x2000 │ │ │ │ mvnsle r2, r0, lsl #22 │ │ │ │ ldrb r2, [r5, r3, lsl #4]! │ │ │ │ mrc 7, 6, APSR_nzcv, cr0, cr5, {1} │ │ │ │ rsbseq r3, ip, r6, lsr r1 │ │ │ │ @ instruction: 0x000011b8 │ │ │ │ - rsbseq sp, r0, r8, asr #23 │ │ │ │ - rsbseq sl, r0, r8, lsr #9 │ │ │ │ + ldrsbteq sp, [r0], #-176 @ 0xffffff50 │ │ │ │ + ldrhteq sl, [r0], #-64 @ 0xffffffc0 │ │ │ │ ldrhteq r3, [ip], #-4 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00c0f8cc │ │ │ │ ldrmi fp, [ip], -r7, lsl #1 │ │ │ │ strmi r4, [r8], -r1, lsl #13 │ │ │ │ @@ -205733,16 +205733,16 @@ │ │ │ │ ldrbmi pc, [r8], -sp, ror #19 @ │ │ │ │ pop {r0, r1, r2, ip, sp, pc} │ │ │ │ @ instruction: 0xf1ba8ff0 │ │ │ │ sbcle r0, fp, #4096 @ 0x1000 │ │ │ │ bleq 157b88 │ │ │ │ andlt r4, r7, r8, asr r6 │ │ │ │ svchi 0x00f0e8bd │ │ │ │ - rsbseq sp, r0, r4, ror #21 │ │ │ │ - rsbseq sl, r0, r4, asr #7 │ │ │ │ + rsbseq sp, r0, ip, ror #21 │ │ │ │ + rsbseq sl, r0, ip, asr #7 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl fec32c64 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ stmdbvs ip, {r3, r4, r6, r7, r8, r9, sl, fp} │ │ │ │ addlt r4, r6, ip, lsl #13 │ │ │ │ ldrmi r2, [r5], -r0, lsl #6 │ │ │ │ stmdavs r1!, {r1, r2, r9, sl, lr} │ │ │ │ @@ -205801,22 +205801,22 @@ │ │ │ │ stmdami ip, {r0, r1, r2, r7, r8, sp, lr} │ │ │ │ andcc r4, ip, r8, ror r4 │ │ │ │ @ instruction: 0xf8a0f73c │ │ │ │ stmdbls r5, {r1, r3, fp, lr} │ │ │ │ @ instruction: 0xf73c4478 │ │ │ │ blls 25a0cc │ │ │ │ svclt 0x0000e7d5 │ │ │ │ - rsbseq sp, r0, r6, ror #20 │ │ │ │ - rsbseq sl, r0, r6, asr #6 │ │ │ │ - rsbseq sp, r0, r2, lsl sl │ │ │ │ - ldrshteq sl, [r0], #-34 @ 0xffffffde │ │ │ │ - ldrshteq sp, [r0], #-150 @ 0xffffff6a │ │ │ │ - ldrsbteq sl, [r0], #-38 @ 0xffffffda │ │ │ │ - rsbseq sp, r0, r0, asr #19 │ │ │ │ - rsbseq sl, r0, r0, lsr #5 │ │ │ │ + rsbseq sp, r0, lr, ror #20 │ │ │ │ + rsbseq sl, r0, lr, asr #6 │ │ │ │ + rsbseq sp, r0, sl, lsl sl │ │ │ │ + ldrshteq sl, [r0], #-42 @ 0xffffffd6 │ │ │ │ + ldrshteq sp, [r0], #-158 @ 0xffffff62 │ │ │ │ + ldrsbteq sl, [r0], #-46 @ 0xffffffd2 │ │ │ │ + rsbseq sp, r0, r8, asr #19 │ │ │ │ + rsbseq sl, r0, r8, lsr #5 │ │ │ │ mvnsmi lr, sp, lsr #18 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e0f8cc │ │ │ │ @ instruction: 0x460e4d76 │ │ │ │ ldrmi fp, [r4], -r2, lsl #1 │ │ │ │ @ instruction: 0x4698447d │ │ │ │ @@ -205932,25 +205932,25 @@ │ │ │ │ strtmi r4, [r9], -pc, lsl #16 │ │ │ │ andcc r4, ip, r8, ror r4 │ │ │ │ @ instruction: 0xff9af73b │ │ │ │ @ instruction: 0xf04f480d │ │ │ │ ldrbtmi r3, [r8], #-511 @ 0xfffffe01 │ │ │ │ @ instruction: 0xf854f73c │ │ │ │ svclt 0x0000e7ef │ │ │ │ - rsbseq sp, r0, ip, lsl #19 │ │ │ │ - ldrsbteq sp, [r0], #-138 @ 0xffffff76 │ │ │ │ - ldrhteq sl, [r0], #-26 @ 0xffffffe6 │ │ │ │ - rsbseq sp, r0, r2, lsl r8 │ │ │ │ - ldrshteq sl, [r0], #-2 │ │ │ │ - ldrshteq sp, [r0], #-114 @ 0xffffff8e │ │ │ │ - ldrsbteq sl, [r0], #-2 │ │ │ │ - ldrsbteq sp, [r0], #-114 @ 0xffffff8e │ │ │ │ - ldrhteq sl, [r0], #-0 │ │ │ │ - ldrhteq sp, [r0], #-116 @ 0xffffff8c │ │ │ │ - @ instruction: 0x0070a092 │ │ │ │ + @ instruction: 0x0070d994 │ │ │ │ + rsbseq sp, r0, r2, ror #17 │ │ │ │ + rsbseq sl, r0, r2, asr #3 │ │ │ │ + rsbseq sp, r0, sl, lsl r8 │ │ │ │ + ldrshteq sl, [r0], #-10 │ │ │ │ + ldrshteq sp, [r0], #-122 @ 0xffffff86 │ │ │ │ + ldrsbteq sl, [r0], #-10 │ │ │ │ + ldrsbteq sp, [r0], #-122 @ 0xffffff86 │ │ │ │ + ldrhteq sl, [r0], #-8 │ │ │ │ + ldrhteq sp, [r0], #-124 @ 0xffffff84 │ │ │ │ + @ instruction: 0x0070a09a │ │ │ │ mvnsmi lr, sp, lsr #18 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00b0f8cc │ │ │ │ bmi e2d604 │ │ │ │ blmi e2d814 │ │ │ │ addlt r4, lr, sl, ror r4 │ │ │ │ @@ -206003,19 +206003,19 @@ │ │ │ │ @ instruction: 0xff10f73b │ │ │ │ strtmi r4, [r1], -r9, lsl #16 │ │ │ │ @ instruction: 0xf73b4478 │ │ │ │ ldr pc, [r7, fp, asr #31]! │ │ │ │ mrrc 7, 3, pc, r6, cr5 @ │ │ │ │ rsbseq r2, ip, ip, asr ip │ │ │ │ @ instruction: 0x000011b8 │ │ │ │ - rsbseq sp, r0, lr, lsr #14 │ │ │ │ - rsbseq sl, r0, lr │ │ │ │ + rsbseq sp, r0, r6, lsr r7 │ │ │ │ + rsbseq sl, r0, r6, lsl r0 │ │ │ │ rsbseq r2, ip, ip, lsl ip │ │ │ │ - rsbseq sp, r0, r0, lsr #13 │ │ │ │ - rsbseq r9, r0, r0, lsl #31 │ │ │ │ + rsbseq sp, r0, r8, lsr #13 │ │ │ │ + rsbseq r9, r0, r8, lsl #31 │ │ │ │ ldrbmi lr, [r0, sp, lsr #18]! │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d0f8cc │ │ │ │ addlt r6, r4, sp, lsl #18 │ │ │ │ @ instruction: 0x460f461e │ │ │ │ @ instruction: 0x460a4692 │ │ │ │ @@ -206128,26 +206128,26 @@ │ │ │ │ vtst.8 d20, d0, d0 │ │ │ │ ldrbtmi r2, [r8], #-313 @ 0xfffffec7 │ │ │ │ @ instruction: 0xf73b300c │ │ │ │ stmdami lr, {r0, r4, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ ldrbtmi r4, [r8], #-1569 @ 0xfffff9df │ │ │ │ mcr2 7, 6, pc, cr12, cr11, {1} @ │ │ │ │ svclt 0x0000e76e │ │ │ │ - rsbseq sp, r0, r0, lsr #11 │ │ │ │ - rsbseq r9, r0, r6, lsl #29 │ │ │ │ - rsbseq sp, r0, sl, ror #10 │ │ │ │ - rsbseq r9, r0, sl, asr #28 │ │ │ │ - rsbseq sp, r0, sl, lsr #10 │ │ │ │ - rsbseq r9, r0, sl, lsl #28 │ │ │ │ - ldrshteq sp, [r0], #-70 @ 0xffffffba │ │ │ │ - ldrsbteq r9, [r0], #-214 @ 0xffffff2a │ │ │ │ - ldrsbteq sp, [r0], #-76 @ 0xffffffb4 │ │ │ │ - ldrhteq r9, [r0], #-220 @ 0xffffff24 │ │ │ │ - rsbseq sp, r0, r2, lsr #9 │ │ │ │ - rsbseq r9, r0, r2, lsl #27 │ │ │ │ + rsbseq sp, r0, r8, lsr #11 │ │ │ │ + rsbseq r9, r0, lr, lsl #29 │ │ │ │ + rsbseq sp, r0, r2, ror r5 │ │ │ │ + rsbseq r9, r0, r2, asr lr │ │ │ │ + rsbseq sp, r0, r2, lsr r5 │ │ │ │ + rsbseq r9, r0, r2, lsl lr │ │ │ │ + ldrshteq sp, [r0], #-78 @ 0xffffffb2 │ │ │ │ + ldrsbteq r9, [r0], #-222 @ 0xffffff22 │ │ │ │ + rsbseq sp, r0, r4, ror #9 │ │ │ │ + rsbseq r9, r0, r4, asr #27 │ │ │ │ + rsbseq sp, r0, sl, lsr #9 │ │ │ │ + rsbseq r9, r0, sl, lsl #27 │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl fec332b8 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8910fd0 │ │ │ │ addlt r3, r7, sp, asr r0 │ │ │ │ strmi r6, [pc], -sp, lsl #18 │ │ │ │ andls r4, r5, #6291456 @ 0x600000 │ │ │ │ @@ -206280,28 +206280,28 @@ │ │ │ │ vst4.8 {d16-d19}, [pc], ip │ │ │ │ @ instruction: 0xf04f71f9 │ │ │ │ @ instruction: 0xf73b34ff │ │ │ │ @ instruction: 0xf04ffce1 │ │ │ │ @ instruction: 0x462831ff │ │ │ │ ldc2 7, cr15, [ip, #236] @ 0xec │ │ │ │ svclt 0x0000e772 │ │ │ │ - @ instruction: 0x0070d396 │ │ │ │ - rsbseq r9, r0, r6, ror ip │ │ │ │ - rsbseq r7, r0, r2, lsl r8 │ │ │ │ - rsbseq sp, r0, sl, asr #6 │ │ │ │ - rsbseq sp, r0, sl, lsl #6 │ │ │ │ - rsbseq r9, r0, sl, ror #23 │ │ │ │ - rsbseq sp, r0, ip, ror #5 │ │ │ │ - rsbseq r9, r0, ip, asr #23 │ │ │ │ - rsbseq sp, r0, lr, asr #5 │ │ │ │ - rsbseq r9, r0, lr, lsr #23 │ │ │ │ - ldrhteq sp, [r0], #-36 @ 0xffffffdc │ │ │ │ - @ instruction: 0x00709b9a │ │ │ │ - rsbseq sp, r0, r0, ror #4 │ │ │ │ - rsbseq r9, r0, r6, asr #22 │ │ │ │ + @ instruction: 0x0070d39e │ │ │ │ + rsbseq r9, r0, lr, ror ip │ │ │ │ + rsbseq r7, r0, sl, lsl r8 │ │ │ │ + rsbseq sp, r0, r2, asr r3 │ │ │ │ + rsbseq sp, r0, r2, lsl r3 │ │ │ │ + ldrshteq r9, [r0], #-178 @ 0xffffff4e │ │ │ │ + ldrshteq sp, [r0], #-36 @ 0xffffffdc │ │ │ │ + ldrsbteq r9, [r0], #-180 @ 0xffffff4c │ │ │ │ + ldrsbteq sp, [r0], #-38 @ 0xffffffda │ │ │ │ + ldrhteq r9, [r0], #-182 @ 0xffffff4a │ │ │ │ + ldrhteq sp, [r0], #-44 @ 0xffffffd4 │ │ │ │ + rsbseq r9, r0, r2, lsr #23 │ │ │ │ + rsbseq sp, r0, r8, ror #4 │ │ │ │ + rsbseq r9, r0, lr, asr #22 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ blhi 1977d8 │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ bleq b1a65c │ │ │ │ stcmi 2, cr15, [ip, #692]! @ 0x2b4 │ │ │ │ @ instruction: 0xf8df468b │ │ │ │ @@ -206568,27 +206568,27 @@ │ │ │ │ addeq lr, r2, r0, lsl #22 │ │ │ │ fstmiaxeq r2, {d30} @ Deprecated │ │ │ │ svclt 0x0000e03f │ │ │ │ andhi pc, r0, pc, lsr #7 │ │ │ │ ... │ │ │ │ ldrsbteq r2, [ip], #-98 @ 0xffffff9e │ │ │ │ @ instruction: 0x000011b8 │ │ │ │ - rsbseq sp, r0, r4, asr #2 │ │ │ │ - ldrsbteq sp, [r0], #-14 │ │ │ │ - ldrsbteq sp, [r0], #-4 │ │ │ │ - rsbseq ip, r0, lr, asr pc │ │ │ │ + rsbseq sp, r0, ip, asr #2 │ │ │ │ + rsbseq sp, r0, r6, ror #1 │ │ │ │ + ldrsbteq sp, [r0], #-12 │ │ │ │ + rsbseq ip, r0, r6, ror #30 │ │ │ │ rsbseq r2, ip, lr, ror #7 │ │ │ │ - rsbseq ip, r0, r2, asr #29 │ │ │ │ - rsbseq r9, r0, r2, lsr #15 │ │ │ │ - @ instruction: 0x0070ce96 │ │ │ │ - rsbseq r9, r0, r6, ror r7 │ │ │ │ - rsbseq ip, r0, ip, lsl #28 │ │ │ │ - rsbseq r9, r0, ip, ror #13 │ │ │ │ - ldrshteq ip, [r0], #-208 @ 0xffffff30 │ │ │ │ - ldrsbteq r9, [r0], #-96 @ 0xffffffa0 │ │ │ │ + rsbseq ip, r0, sl, asr #29 │ │ │ │ + rsbseq r9, r0, sl, lsr #15 │ │ │ │ + @ instruction: 0x0070ce9e │ │ │ │ + rsbseq r9, r0, lr, ror r7 │ │ │ │ + rsbseq ip, r0, r4, lsl lr │ │ │ │ + ldrshteq r9, [r0], #-100 @ 0xffffff9c │ │ │ │ + ldrshteq ip, [r0], #-216 @ 0xffffff28 │ │ │ │ + ldrsbteq r9, [r0], #-104 @ 0xffffff98 │ │ │ │ blvc 917de4 │ │ │ │ blvc ff118274 │ │ │ │ blx 518368 │ │ │ │ vldr d13, [r2, #132] @ 0x84 │ │ │ │ @ instruction: 0xeeb47b22 │ │ │ │ vsqrt.f64 d23, d6 │ │ │ │ ldmdale sl, {r4, r9, fp, ip, sp, lr, pc} │ │ │ │ @@ -206930,63 +206930,63 @@ │ │ │ │ blls 795f48 │ │ │ │ @ instruction: 0xf43f2b00 │ │ │ │ bls 6882e8 │ │ │ │ movwcc r6, #6163 @ 0x1813 │ │ │ │ bls 634d50 │ │ │ │ movwcc r6, #6163 @ 0x1813 │ │ │ │ ldrb r6, [r1, #-19]! @ 0xffffffed │ │ │ │ - rsbseq ip, r0, ip, lsr #26 │ │ │ │ - rsbseq ip, r0, sl, lsl #25 │ │ │ │ - rsbseq r9, r0, r8, ror #10 │ │ │ │ - rsbseq ip, r0, lr, ror ip │ │ │ │ - rsbseq ip, r0, sl, asr #23 │ │ │ │ - rsbseq r5, r5, ip, asr r4 │ │ │ │ - rsbseq ip, r0, sl, lsr #21 │ │ │ │ - rsbseq r9, r0, sl, lsl #7 │ │ │ │ - rsbseq ip, r0, r6, lsl #21 │ │ │ │ - rsbseq r9, r0, r6, ror #6 │ │ │ │ - rsbseq ip, r0, sl, ror #20 │ │ │ │ - rsbseq r9, r0, sl, asr #6 │ │ │ │ - rsbseq ip, r0, r0, asr sl │ │ │ │ - rsbseq r9, r0, lr, lsr #6 │ │ │ │ - rsbseq ip, r0, r0, lsr sl │ │ │ │ - rsbseq r9, r0, lr, lsl #6 │ │ │ │ - rsbseq ip, r0, r2, lsl sl │ │ │ │ - ldrshteq r9, [r0], #-34 @ 0xffffffde │ │ │ │ - ldrshteq ip, [r0], #-150 @ 0xffffff6a │ │ │ │ - ldrsbteq r9, [r0], #-38 @ 0xffffffda │ │ │ │ - ldrsbteq ip, [r0], #-152 @ 0xffffff68 │ │ │ │ - ldrhteq r9, [r0], #-40 @ 0xffffffd8 │ │ │ │ - ldrhteq ip, [r0], #-144 @ 0xffffff70 │ │ │ │ - @ instruction: 0x00709290 │ │ │ │ - @ instruction: 0x0070c998 │ │ │ │ - rsbseq r9, r0, r6, ror r2 │ │ │ │ - rsbseq ip, r0, lr, ror r9 │ │ │ │ - rsbseq r9, r0, ip, asr r2 │ │ │ │ - rsbseq ip, r0, r4, ror #18 │ │ │ │ - rsbseq r9, r0, r2, asr #4 │ │ │ │ - rsbseq ip, r0, sl, asr #18 │ │ │ │ - rsbseq r9, r0, r8, lsr #4 │ │ │ │ - rsbseq ip, r0, r0, lsr #18 │ │ │ │ - rsbseq r9, r0, r0, lsl #4 │ │ │ │ - rsbseq ip, r0, r8, lsl #18 │ │ │ │ - rsbseq r9, r0, r6, ror #3 │ │ │ │ - rsbseq ip, r0, lr, ror #17 │ │ │ │ - rsbseq r9, r0, ip, asr #3 │ │ │ │ - rsbseq ip, r0, sl, ror #17 │ │ │ │ - @ instruction: 0x0070c89c │ │ │ │ - rsbseq r9, r0, ip, ror r1 │ │ │ │ - rsbseq ip, r0, r2, lsl #17 │ │ │ │ - rsbseq r9, r0, r2, ror #2 │ │ │ │ - rsbseq ip, r0, sl, ror #16 │ │ │ │ - rsbseq r9, r0, r8, asr #2 │ │ │ │ - rsbseq ip, r0, r0, asr r8 │ │ │ │ - rsbseq r9, r0, lr, lsr #2 │ │ │ │ - rsbseq ip, r0, lr, lsr #16 │ │ │ │ - rsbseq r9, r0, lr, lsl #2 │ │ │ │ + rsbseq ip, r0, r4, lsr sp │ │ │ │ + @ instruction: 0x0070cc92 │ │ │ │ + rsbseq r9, r0, r0, ror r5 │ │ │ │ + rsbseq ip, r0, r6, lsl #25 │ │ │ │ + ldrsbteq ip, [r0], #-178 @ 0xffffff4e │ │ │ │ + rsbseq r5, r5, r4, ror #8 │ │ │ │ + ldrhteq ip, [r0], #-162 @ 0xffffff5e │ │ │ │ + @ instruction: 0x00709392 │ │ │ │ + rsbseq ip, r0, lr, lsl #21 │ │ │ │ + rsbseq r9, r0, lr, ror #6 │ │ │ │ + rsbseq ip, r0, r2, ror sl │ │ │ │ + rsbseq r9, r0, r2, asr r3 │ │ │ │ + rsbseq ip, r0, r8, asr sl │ │ │ │ + rsbseq r9, r0, r6, lsr r3 │ │ │ │ + rsbseq ip, r0, r8, lsr sl │ │ │ │ + rsbseq r9, r0, r6, lsl r3 │ │ │ │ + rsbseq ip, r0, sl, lsl sl │ │ │ │ + ldrshteq r9, [r0], #-42 @ 0xffffffd6 │ │ │ │ + ldrshteq ip, [r0], #-158 @ 0xffffff62 │ │ │ │ + ldrsbteq r9, [r0], #-46 @ 0xffffffd2 │ │ │ │ + rsbseq ip, r0, r0, ror #19 │ │ │ │ + rsbseq r9, r0, r0, asr #5 │ │ │ │ + ldrhteq ip, [r0], #-152 @ 0xffffff68 │ │ │ │ + @ instruction: 0x00709298 │ │ │ │ + rsbseq ip, r0, r0, lsr #19 │ │ │ │ + rsbseq r9, r0, lr, ror r2 │ │ │ │ + rsbseq ip, r0, r6, lsl #19 │ │ │ │ + rsbseq r9, r0, r4, ror #4 │ │ │ │ + rsbseq ip, r0, ip, ror #18 │ │ │ │ + rsbseq r9, r0, sl, asr #4 │ │ │ │ + rsbseq ip, r0, r2, asr r9 │ │ │ │ + rsbseq r9, r0, r0, lsr r2 │ │ │ │ + rsbseq ip, r0, r8, lsr #18 │ │ │ │ + rsbseq r9, r0, r8, lsl #4 │ │ │ │ + rsbseq ip, r0, r0, lsl r9 │ │ │ │ + rsbseq r9, r0, lr, ror #3 │ │ │ │ + ldrshteq ip, [r0], #-134 @ 0xffffff7a │ │ │ │ + ldrsbteq r9, [r0], #-20 @ 0xffffffec │ │ │ │ + ldrshteq ip, [r0], #-130 @ 0xffffff7e │ │ │ │ + rsbseq ip, r0, r4, lsr #17 │ │ │ │ + rsbseq r9, r0, r4, lsl #3 │ │ │ │ + rsbseq ip, r0, sl, lsl #17 │ │ │ │ + rsbseq r9, r0, sl, ror #2 │ │ │ │ + rsbseq ip, r0, r2, ror r8 │ │ │ │ + rsbseq r9, r0, r0, asr r1 │ │ │ │ + rsbseq ip, r0, r8, asr r8 │ │ │ │ + rsbseq r9, r0, r6, lsr r1 │ │ │ │ + rsbseq ip, r0, r6, lsr r8 │ │ │ │ + rsbseq r9, r0, r6, lsl r1 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00b0f8cc │ │ │ │ ldrmi fp, [r6], -fp, lsl #1 │ │ │ │ ldrmi r4, [sp], -lr, asr #20 │ │ │ │ strmi r2, [r7], -r0, lsl #8 │ │ │ │ @@ -207065,21 +207065,21 @@ │ │ │ │ mcr2 7, 6, pc, cr2, cr10, {1} @ │ │ │ │ ldrbmi r4, [r9], -fp, lsl #16 │ │ │ │ @ instruction: 0xf73a4478 │ │ │ │ @ instruction: 0xe7a4ff7d │ │ │ │ stc 7, cr15, [r8], {52} @ 0x34 │ │ │ │ rsbseq r1, ip, r2, lsr #24 │ │ │ │ @ instruction: 0x000011b8 │ │ │ │ - ldrhteq ip, [r0], #-104 @ 0xffffff98 │ │ │ │ - @ instruction: 0x00708f98 │ │ │ │ + rsbseq ip, r0, r0, asr #13 │ │ │ │ + rsbseq r8, r0, r0, lsr #31 │ │ │ │ rsbseq r1, ip, r6, lsr #23 │ │ │ │ - rsbseq ip, r0, lr, lsl r6 │ │ │ │ - ldrshteq r8, [r0], #-238 @ 0xffffff12 │ │ │ │ - rsbseq ip, r0, r4, lsl #12 │ │ │ │ - rsbseq r8, r0, r4, ror #29 │ │ │ │ + rsbseq ip, r0, r6, lsr #12 │ │ │ │ + rsbseq r8, r0, r6, lsl #30 │ │ │ │ + rsbseq ip, r0, ip, lsl #12 │ │ │ │ + rsbseq r8, r0, ip, ror #29 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ bleq 191b284 │ │ │ │ strtpl pc, [r4], #-2271 @ 0xfffff721 │ │ │ │ @ instruction: 0xf8df460c │ │ │ │ vaddhn.i64 d1, , q10 │ │ │ │ @@ -207344,37 +207344,37 @@ │ │ │ │ ldrbtmi r9, [r8], #-2316 @ 0xfffff6f4 │ │ │ │ ldc2l 7, cr15, [r2, #-232] @ 0xffffff18 │ │ │ │ strt r9, [r3], -ip, lsl #22 │ │ │ │ ... │ │ │ │ rsbseq r1, ip, lr, lsr #21 │ │ │ │ @ instruction: 0x000011b8 │ │ │ │ rsbseq r1, ip, r0, asr sl │ │ │ │ - rsbseq ip, r0, ip, lsl #11 │ │ │ │ - rsbseq ip, r0, r6, ror #8 │ │ │ │ - rsbseq r8, r0, r6, asr #26 │ │ │ │ - ldrsbteq ip, [r0], #-48 @ 0xffffffd0 │ │ │ │ - ldrhteq r8, [r0], #-192 @ 0xffffff40 │ │ │ │ - ldrhteq ip, [r0], #-50 @ 0xffffffce │ │ │ │ - @ instruction: 0x00708c92 │ │ │ │ - rsbseq ip, r0, r2, asr r3 │ │ │ │ - rsbseq r8, r0, r2, lsr ip │ │ │ │ - rsbseq ip, r0, r8, lsr #6 │ │ │ │ - rsbseq r8, r0, r8, lsl #24 │ │ │ │ - ldrsbteq ip, [r0], #-38 @ 0xffffffda │ │ │ │ - ldrhteq r8, [r0], #-182 @ 0xffffff4a │ │ │ │ - ldrhteq ip, [r0], #-40 @ 0xffffffd8 │ │ │ │ - @ instruction: 0x00708b98 │ │ │ │ - rsbseq ip, r0, lr, lsl #5 │ │ │ │ - rsbseq r8, r0, lr, ror #22 │ │ │ │ - rsbseq ip, r0, r0, ror #4 │ │ │ │ - rsbseq r8, r0, r0, asr #22 │ │ │ │ - rsbseq ip, r0, r2, asr #4 │ │ │ │ - rsbseq r8, r0, r2, lsr #22 │ │ │ │ - rsbseq ip, r0, lr, lsr #3 │ │ │ │ - rsbseq r8, r0, lr, lsl #21 │ │ │ │ + @ instruction: 0x0070c594 │ │ │ │ + rsbseq ip, r0, lr, ror #8 │ │ │ │ + rsbseq r8, r0, lr, asr #26 │ │ │ │ + ldrsbteq ip, [r0], #-56 @ 0xffffffc8 │ │ │ │ + ldrhteq r8, [r0], #-200 @ 0xffffff38 │ │ │ │ + ldrhteq ip, [r0], #-58 @ 0xffffffc6 │ │ │ │ + @ instruction: 0x00708c9a │ │ │ │ + rsbseq ip, r0, sl, asr r3 │ │ │ │ + rsbseq r8, r0, sl, lsr ip │ │ │ │ + rsbseq ip, r0, r0, lsr r3 │ │ │ │ + rsbseq r8, r0, r0, lsl ip │ │ │ │ + ldrsbteq ip, [r0], #-46 @ 0xffffffd2 │ │ │ │ + ldrhteq r8, [r0], #-190 @ 0xffffff42 │ │ │ │ + rsbseq ip, r0, r0, asr #5 │ │ │ │ + rsbseq r8, r0, r0, lsr #23 │ │ │ │ + @ instruction: 0x0070c296 │ │ │ │ + rsbseq r8, r0, r6, ror fp │ │ │ │ + rsbseq ip, r0, r8, ror #4 │ │ │ │ + rsbseq r8, r0, r8, asr #22 │ │ │ │ + rsbseq ip, r0, sl, asr #4 │ │ │ │ + rsbseq r8, r0, sl, lsr #22 │ │ │ │ + ldrhteq ip, [r0], #-22 @ 0xffffffea │ │ │ │ + @ instruction: 0x00708a96 │ │ │ │ @ instruction: 0x4621aa18 │ │ │ │ @ instruction: 0xf0524648 │ │ │ │ stmdacs r1, {r0, r1, r4, r5, r6, ip, sp, lr, pc} │ │ │ │ andls sp, ip, r2, lsr #32 │ │ │ │ bicsvs pc, sp, r0, asr #12 │ │ │ │ ldrbtmi r4, [r8], #-2078 @ 0xfffff7e2 │ │ │ │ @ instruction: 0xf73a300c │ │ │ │ @@ -207403,20 +207403,20 @@ │ │ │ │ stmdami sl, {r0, r5, r6, r7, r8, sp, lr} │ │ │ │ andcc r4, ip, r8, ror r4 │ │ │ │ ldc2 7, cr15, [r8], {58} @ 0x3a │ │ │ │ stmdbls ip, {r3, fp, lr} │ │ │ │ @ instruction: 0xf73a4478 │ │ │ │ blls 41c7bc │ │ │ │ svclt 0x0000e5a4 │ │ │ │ - rsbseq ip, r0, r2, lsl r1 │ │ │ │ - ldrshteq r8, [r0], #-146 @ 0xffffff6e │ │ │ │ - rsbseq ip, r0, sl, ror #1 │ │ │ │ - rsbseq r8, r0, sl, asr #19 │ │ │ │ - ldrhteq ip, [r0], #-0 │ │ │ │ - @ instruction: 0x00708990 │ │ │ │ + rsbseq ip, r0, sl, lsl r1 │ │ │ │ + ldrshteq r8, [r0], #-154 @ 0xffffff66 │ │ │ │ + ldrshteq ip, [r0], #-2 │ │ │ │ + ldrsbteq r8, [r0], #-146 @ 0xffffff6e │ │ │ │ + ldrhteq ip, [r0], #-8 │ │ │ │ + @ instruction: 0x00708998 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r8 │ │ │ │ bl fec34694 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldmdbvs r1, {r3, r4, r5, r6, r7, r8, r9, sl, fp} │ │ │ │ stmdbvs sl, {r1, fp, ip, pc} │ │ │ │ svclt 0x00c84282 │ │ │ │ stcle 3, cr2, [r3, #-0] │ │ │ │ @@ -207451,15 +207451,15 @@ │ │ │ │ subsmi r9, sl, r3, lsl #22 │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ andcs sp, r1, r2, lsl #2 │ │ │ │ ldclt 0, cr11, [r0, #-20]! @ 0xffffffec │ │ │ │ stmdb r2, {r2, r4, r5, r8, r9, sl, ip, sp, lr, pc} │ │ │ │ rsbseq r1, ip, r6, lsr r5 │ │ │ │ @ instruction: 0x000011b8 │ │ │ │ - rsbseq ip, r0, ip, lsr #32 │ │ │ │ + rsbseq ip, r0, r4, lsr r0 │ │ │ │ ldrshteq r1, [ip], #-78 @ 0xffffffb2 │ │ │ │ mvnsmi lr, #737280 @ 0xb4000 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e0f8cc │ │ │ │ stmdbeq r0, {r0, r1, r4, r5, r7, r8, ip, sp, lr, pc} │ │ │ │ pkhbtmi sp, r0, sl, lsl #26 │ │ │ │ @@ -207489,18 +207489,18 @@ │ │ │ │ @ instruction: 0x01acf241 │ │ │ │ andcc r4, ip, r8, ror r4 │ │ │ │ blx 1c1b2a6 │ │ │ │ strtmi r4, [r9], -r6, lsl #16 │ │ │ │ @ instruction: 0xf73a4478 │ │ │ │ strtmi pc, [r8], -r7, lsr #24 │ │ │ │ mvnshi lr, #12386304 @ 0xbd0000 │ │ │ │ - rsbseq fp, r0, r6, ror pc │ │ │ │ - rsbseq r8, r0, r6, asr r8 │ │ │ │ - rsbseq fp, r0, r8, asr pc │ │ │ │ - rsbseq r8, r0, r8, lsr r8 │ │ │ │ + rsbseq fp, r0, lr, ror pc │ │ │ │ + rsbseq r8, r0, lr, asr r8 │ │ │ │ + rsbseq fp, r0, r0, ror #30 │ │ │ │ + rsbseq r8, r0, r0, asr #16 │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl fec347e4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldrmi r0, [r4], -r8, asr #31 │ │ │ │ blmi fe270004 │ │ │ │ ldrbtmi fp, [sl], #-137 @ 0xffffff77 │ │ │ │ strmi r4, [r8], -r5, lsl #12 │ │ │ │ @@ -207614,15 +207614,15 @@ │ │ │ │ ldrbtmi r4, [r8], #-2083 @ 0xfffff7dd │ │ │ │ @ instruction: 0xf73a300c │ │ │ │ stmdami r2!, {r0, r1, r4, r5, r6, r9, fp, ip, sp, lr, pc} │ │ │ │ ldrbtmi r9, [r8], #-2309 @ 0xfffff6fb │ │ │ │ blx c9b4a2 │ │ │ │ str r9, [pc, r5, lsl #22]! │ │ │ │ @ instruction: 0xf0474628 │ │ │ │ - bmi 89afb0 │ │ │ │ + bmi 89afb0 │ │ │ │ vmla.i8 d26, d0, d6 │ │ │ │ ldrbtmi r6, [sl], #-939 @ 0xfffffc55 │ │ │ │ blx 1b1b4b6 │ │ │ │ @ instruction: 0xe78d6879 │ │ │ │ svc 0x00acf733 │ │ │ │ @ instruction: 0x46314819 │ │ │ │ andcc r4, ip, r8, ror r4 │ │ │ │ @@ -207633,28 +207633,28 @@ │ │ │ │ mvnscc pc, #79 @ 0x4f │ │ │ │ svclt 0x0000e792 │ │ │ │ andhi pc, r0, pc, lsr #7 │ │ │ │ ... │ │ │ │ rsbseq r1, ip, lr, lsl r4 │ │ │ │ @ instruction: 0x000011b8 │ │ │ │ rsbseq r1, ip, ip, ror #7 │ │ │ │ - rsbseq fp, r0, r8, lsr #29 │ │ │ │ - rsbseq r8, r0, r8, lsl #15 │ │ │ │ - rsbseq fp, r0, r8, ror #28 │ │ │ │ - rsbseq r8, r0, r8, asr #14 │ │ │ │ - rsbseq fp, r0, r4, lsl #28 │ │ │ │ - rsbseq r8, r0, r4, ror #13 │ │ │ │ - rsbseq fp, r0, r8, ror #27 │ │ │ │ - rsbseq r8, r0, r8, asr #13 │ │ │ │ - rsbseq fp, r0, r2, ror #27 │ │ │ │ + ldrhteq fp, [r0], #-224 @ 0xffffff20 │ │ │ │ + @ instruction: 0x00708790 │ │ │ │ + rsbseq fp, r0, r0, ror lr │ │ │ │ + rsbseq r8, r0, r0, asr r7 │ │ │ │ + rsbseq fp, r0, ip, lsl #28 │ │ │ │ + rsbseq r8, r0, ip, ror #13 │ │ │ │ + ldrshteq fp, [r0], #-208 @ 0xffffff30 │ │ │ │ + ldrsbteq r8, [r0], #-96 @ 0xffffffa0 │ │ │ │ + rsbseq fp, r0, sl, ror #27 │ │ │ │ + rsbseq fp, r0, lr, ror #26 │ │ │ │ + rsbseq r8, r0, lr, asr #12 │ │ │ │ rsbseq fp, r0, r6, ror #26 │ │ │ │ - rsbseq r8, r0, r6, asr #12 │ │ │ │ - rsbseq fp, r0, lr, asr sp │ │ │ │ - rsbseq fp, r0, r0, lsr sp │ │ │ │ - rsbseq r8, r0, lr, lsl #12 │ │ │ │ + rsbseq fp, r0, r8, lsr sp │ │ │ │ + rsbseq r8, r0, r6, lsl r6 │ │ │ │ ldrbmi lr, [r0, sp, lsr #18]! │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d0f8cc │ │ │ │ stmdavs r3, {r0, r1, r2, r3, r4, r9, sl, lr}^ │ │ │ │ strmi fp, [r6], -r4, lsl #1 │ │ │ │ blcc 1f78d0 │ │ │ │ @@ -207744,25 +207744,25 @@ │ │ │ │ vadd.i8 d20, d0, d15 │ │ │ │ ldrbtmi r1, [r8], #-353 @ 0xfffffe9f │ │ │ │ @ instruction: 0xf73a300c │ │ │ │ stmdami sp, {r0, r1, r3, r5, r6, r8, fp, ip, sp, lr, pc} │ │ │ │ ldrbtmi r4, [r8], #-1569 @ 0xfffff9df │ │ │ │ blx a9b6b0 │ │ │ │ svclt 0x0000e785 │ │ │ │ - rsbseq fp, r0, r8, asr #24 │ │ │ │ - rsbseq r8, r0, r8, lsr #10 │ │ │ │ - rsbseq fp, r0, r0, lsr ip │ │ │ │ - rsbseq r8, r0, r0, lsl r5 │ │ │ │ + rsbseq fp, r0, r0, asr ip │ │ │ │ + rsbseq r8, r0, r0, lsr r5 │ │ │ │ + rsbseq fp, r0, r8, lsr ip │ │ │ │ + rsbseq r8, r0, r8, lsl r5 │ │ │ │ + ldrsbteq fp, [r0], #-184 @ 0xffffff48 │ │ │ │ + ldrhteq r8, [r0], #-72 @ 0xffffffb8 │ │ │ │ ldrsbteq fp, [r0], #-176 @ 0xffffff50 │ │ │ │ - ldrhteq r8, [r0], #-64 @ 0xffffffc0 │ │ │ │ - rsbseq fp, r0, r8, asr #23 │ │ │ │ - rsbseq fp, r0, r0, ror fp │ │ │ │ - rsbseq r8, r0, r0, asr r4 │ │ │ │ - rsbseq fp, r0, r6, asr fp │ │ │ │ - rsbseq r8, r0, r6, lsr r4 │ │ │ │ + rsbseq fp, r0, r8, ror fp │ │ │ │ + rsbseq r8, r0, r8, asr r4 │ │ │ │ + rsbseq fp, r0, lr, asr fp │ │ │ │ + rsbseq r8, r0, lr, lsr r4 │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl fec34c00 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0x46150fd0 │ │ │ │ strmi fp, [r6], -r7, lsl #1 │ │ │ │ vmax.u16 d4, d6, d8 │ │ │ │ @ instruction: 0x4607fc7b │ │ │ │ @@ -207820,20 +207820,20 @@ │ │ │ │ andcc r4, ip, r8, ror r4 │ │ │ │ @ instruction: 0xf8d6f73a │ │ │ │ stmdbls r5, {r0, r3, fp, lr} │ │ │ │ @ instruction: 0xf73a4478 │ │ │ │ blls 25c138 │ │ │ │ andlt r4, r7, r8, lsl r6 │ │ │ │ svclt 0x0000bdf0 │ │ │ │ - rsbseq fp, r0, r8, lsr #21 │ │ │ │ - rsbseq r8, r0, r8, lsl #7 │ │ │ │ - rsbseq fp, r0, r4, ror sl │ │ │ │ - rsbseq r8, r0, r4, asr r3 │ │ │ │ - rsbseq fp, r0, ip, lsr #20 │ │ │ │ - rsbseq r8, r0, ip, lsl #6 │ │ │ │ + ldrhteq fp, [r0], #-160 @ 0xffffff60 │ │ │ │ + @ instruction: 0x00708390 │ │ │ │ + rsbseq fp, r0, ip, ror sl │ │ │ │ + rsbseq r8, r0, ip, asr r3 │ │ │ │ + rsbseq fp, r0, r4, lsr sl │ │ │ │ + rsbseq r8, r0, r4, lsl r3 │ │ │ │ ldrbmi lr, [r0, sp, lsr #18]! │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d8f8cc │ │ │ │ addlt r6, r2, r6, lsl r9 │ │ │ │ ldmib sp, {r1, r4, r5, r8, fp, sp, lr}^ │ │ │ │ bcs 104358 │ │ │ │ @@ -207855,16 +207855,16 @@ │ │ │ │ ldrbtmi r4, [r8], #-1569 @ 0xfffff9df │ │ │ │ @ instruction: 0xf950f73a │ │ │ │ andlt r4, r2, r0, lsr #12 │ │ │ │ @ instruction: 0x87f0e8bd │ │ │ │ strtmi r2, [r0], -r1, lsl #8 │ │ │ │ pop {r1, ip, sp, pc} │ │ │ │ svclt 0x000087f0 │ │ │ │ - rsbseq fp, r0, sl, lsr #19 │ │ │ │ - rsbseq r8, r0, sl, lsl #5 │ │ │ │ + ldrhteq fp, [r0], #-146 @ 0xffffff6e │ │ │ │ + @ instruction: 0x00708292 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl fec34d98 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldmib r2, {r3, r5, r6, r7, r8, r9, sl, fp}^ │ │ │ │ addlt r1, r3, r8, lsl #24 │ │ │ │ @ instruction: 0xf5a1461c │ │ │ │ b 187d5ac │ │ │ │ @@ -207945,20 +207945,20 @@ │ │ │ │ cmppmi r9, r1, asr #4 @ p-variant is OBSOLETE │ │ │ │ ldrbtmi r4, [r8], #-2057 @ 0xfffff7f7 │ │ │ │ @ instruction: 0xf739300c │ │ │ │ stmdami r8, {r0, r3, r4, r6, r7, r8, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ ldrbtmi r9, [r8], #-2305 @ 0xfffff6ff │ │ │ │ @ instruction: 0xf894f73a │ │ │ │ strb r9, [sl, -r1, lsl #22]! │ │ │ │ - rsbseq fp, r0, sl, lsr #18 │ │ │ │ - rsbseq r8, r0, sl, lsl #4 │ │ │ │ - ldrshteq fp, [r0], #-132 @ 0xffffff7c │ │ │ │ - ldrsbteq r8, [r0], #-20 @ 0xffffffec │ │ │ │ - rsbseq fp, r0, r2, lsr r8 │ │ │ │ - rsbseq r8, r0, r2, lsl r1 │ │ │ │ + rsbseq fp, r0, r2, lsr r9 │ │ │ │ + rsbseq r8, r0, r2, lsl r2 │ │ │ │ + ldrshteq fp, [r0], #-140 @ 0xffffff74 │ │ │ │ + ldrsbteq r8, [r0], #-28 @ 0xffffffe4 │ │ │ │ + rsbseq fp, r0, sl, lsr r8 │ │ │ │ + rsbseq r8, r0, sl, lsl r1 │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl fec34f10 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldmdbmi sl!, {r4, r6, r7, r8, r9, sl, fp} │ │ │ │ bmi f89f38 │ │ │ │ ldrbtmi r4, [r9], #-1540 @ 0xfffff9fc │ │ │ │ ldrbtmi r4, [fp], #-2873 @ 0xfffff4c7 │ │ │ │ @@ -208083,18 +208083,18 @@ │ │ │ │ @ instruction: 0xff8af739 │ │ │ │ andlt r4, r2, r0, lsr #12 │ │ │ │ bmi 2cd4c8 >::_M_default_append(unsigned int)@@Base+0x4a904> │ │ │ │ @ instruction: 0x46294630 │ │ │ │ @ instruction: 0xf047447a │ │ │ │ strtmi pc, [r0], -r1, lsr #8 │ │ │ │ ldcllt 0, cr11, [r0, #-8]! │ │ │ │ - rsbseq fp, r0, r8, lsl r7 │ │ │ │ - rsbseq fp, r0, r4, lsr r6 │ │ │ │ - rsbseq r7, r0, sl, lsl pc │ │ │ │ - rsbeq lr, pc, r8, asr lr @ │ │ │ │ + rsbseq fp, r0, r0, lsr #14 │ │ │ │ + rsbseq fp, r0, ip, lsr r6 │ │ │ │ + rsbseq r7, r0, r2, lsr #30 │ │ │ │ + rsbeq lr, pc, r0, ror #28 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00b8f8cc │ │ │ │ addlt r6, r9, sp, lsl #18 │ │ │ │ ldmib sp, {r2, r3, r5, r8, fp, sp, lr}^ │ │ │ │ @ instruction: 0xf1b48912 │ │ │ │ @@ -208187,22 +208187,22 @@ │ │ │ │ mvnne pc, r0, asr #12 │ │ │ │ andcc r4, ip, r8, ror r4 │ │ │ │ ldc2l 7, cr15, [r6, #228]! @ 0xe4 │ │ │ │ @ instruction: 0xf04f480a │ │ │ │ ldrbtmi r3, [r8], #-511 @ 0xfffffe01 │ │ │ │ mrc2 7, 5, pc, cr0, cr9, {1} │ │ │ │ svclt 0x0000e7da │ │ │ │ - ldrsbteq fp, [r0], #-84 @ 0xffffffac │ │ │ │ - rsbseq fp, r0, r6, asr #11 │ │ │ │ - ldrhteq fp, [r0], #-68 @ 0xffffffbc │ │ │ │ - @ instruction: 0x00707d92 │ │ │ │ - rsbseq fp, r0, ip, lsl #9 │ │ │ │ - rsbseq r7, r0, ip, ror #26 │ │ │ │ - rsbseq fp, r0, ip, ror #8 │ │ │ │ - rsbseq r7, r0, sl, asr #26 │ │ │ │ + ldrsbteq fp, [r0], #-92 @ 0xffffffa4 │ │ │ │ + rsbseq fp, r0, lr, asr #11 │ │ │ │ + ldrhteq fp, [r0], #-76 @ 0xffffffb4 │ │ │ │ + @ instruction: 0x00707d9a │ │ │ │ + @ instruction: 0x0070b494 │ │ │ │ + rsbseq r7, r0, r4, ror sp │ │ │ │ + rsbseq fp, r0, r4, ror r4 │ │ │ │ + rsbseq r7, r0, r2, asr sp │ │ │ │ mvnsmi lr, sp, lsr #18 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ blhi 219598 │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d8f8cc │ │ │ │ @ instruction: 0x8010f8d1 │ │ │ │ ldrmi r4, [r7], -r6, lsl #12 │ │ │ │ @@ -208356,20 +208356,20 @@ │ │ │ │ stmdami sl, {r0, r1, r7, r9, sl, lr} │ │ │ │ bicne pc, lr, r1, asr #4 │ │ │ │ andcc r4, ip, r8, ror r4 │ │ │ │ stc2 7, cr15, [r0], #228 @ 0xe4 │ │ │ │ ldrbmi r4, [r9], -r7, lsl #16 │ │ │ │ @ instruction: 0xf7394478 │ │ │ │ @ instruction: 0xe774fd5b │ │ │ │ - rsbseq r7, r3, r6, lsr #6 │ │ │ │ - rsbseq fp, r0, r0, ror r3 │ │ │ │ - rsbseq r7, r3, r6, lsr #5 │ │ │ │ - ldrshteq fp, [r0], #-32 @ 0xffffffe0 │ │ │ │ - rsbseq fp, r0, r0, asr #3 │ │ │ │ - rsbseq r7, r0, r0, lsr #21 │ │ │ │ + rsbseq r7, r3, lr, lsr #6 │ │ │ │ + rsbseq fp, r0, r8, ror r3 │ │ │ │ + rsbseq r7, r3, lr, lsr #5 │ │ │ │ + ldrshteq fp, [r0], #-40 @ 0xffffffd8 │ │ │ │ + rsbseq fp, r0, r8, asr #3 │ │ │ │ + rsbseq r7, r0, r8, lsr #21 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00b8f8cc │ │ │ │ addlt r4, r9, r1, ror ip │ │ │ │ ldmdbmi r1!, {r3, r7, r9, sl, lr}^ │ │ │ │ @ instruction: 0x4692447c │ │ │ │ @@ -208482,23 +208482,23 @@ │ │ │ │ ldrbtmi r3, [r8], #-511 @ 0xfffffe01 │ │ │ │ stc2l 7, cr15, [r8], #-228 @ 0xffffff1c │ │ │ │ mvnscc pc, #79 @ 0x4f │ │ │ │ @ instruction: 0xf733e79c │ │ │ │ svclt 0x0000e8f2 │ │ │ │ rsbseq r0, ip, r0, lsl #13 │ │ │ │ @ instruction: 0x000011b8 │ │ │ │ - rsbseq fp, r0, r2, asr r1 │ │ │ │ - ldrhteq fp, [r0], #-8 │ │ │ │ + rsbseq fp, r0, sl, asr r1 │ │ │ │ + rsbseq fp, r0, r0, asr #1 │ │ │ │ rsbseq r0, ip, r8, lsl #11 │ │ │ │ - rsbseq fp, r0, ip, lsl r0 │ │ │ │ - ldrshteq r7, [r0], #-140 @ 0xffffff74 │ │ │ │ - ldrshteq sl, [r0], #-246 @ 0xffffff0a │ │ │ │ - ldrsbteq r7, [r0], #-134 @ 0xffffff7a │ │ │ │ - ldrsbteq sl, [r0], #-252 @ 0xffffff04 │ │ │ │ - ldrhteq r7, [r0], #-138 @ 0xffffff76 │ │ │ │ + rsbseq fp, r0, r4, lsr #32 │ │ │ │ + rsbseq r7, r0, r4, lsl #18 │ │ │ │ + ldrshteq sl, [r0], #-254 @ 0xffffff02 │ │ │ │ + ldrsbteq r7, [r0], #-142 @ 0xffffff72 │ │ │ │ + rsbseq sl, r0, r4, ror #31 │ │ │ │ + rsbseq r7, r0, r2, asr #17 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00b0f8cc │ │ │ │ addlt r4, fp, r1, ror #26 │ │ │ │ ldrmi r4, [sl], r1, ror #24 │ │ │ │ movwcs r4, #1149 @ 0x47d │ │ │ │ @@ -208596,24 +208596,24 @@ │ │ │ │ ldrbtmi r9, [r8], #-2308 @ 0xfffff6fc │ │ │ │ blx fe21c3f2 │ │ │ │ ldrb r9, [r1, -r4, lsl #22]! │ │ │ │ stmda lr, {r0, r1, r4, r5, r8, r9, sl, ip, sp, lr, pc} │ │ │ │ rsbseq r0, ip, ip, ror r4 │ │ │ │ @ instruction: 0x000011b8 │ │ │ │ rsbseq r0, ip, r8, lsl r4 │ │ │ │ - rsbseq sl, r0, r0, asr #29 │ │ │ │ - rsbseq r7, r0, r0, lsr #15 │ │ │ │ - rsbseq sl, r0, r2, lsr #29 │ │ │ │ - rsbseq r7, r0, r2, lsl #15 │ │ │ │ - rsbseq sl, r0, r4, lsl #29 │ │ │ │ - rsbseq r7, r0, r4, ror #14 │ │ │ │ - rsbseq sl, r0, r0, lsr lr │ │ │ │ - rsbseq r7, r0, r0, lsl r7 │ │ │ │ - rsbseq sl, r0, r2, lsl lr │ │ │ │ - ldrshteq r7, [r0], #-98 @ 0xffffff9e │ │ │ │ + rsbseq sl, r0, r8, asr #29 │ │ │ │ + rsbseq r7, r0, r8, lsr #15 │ │ │ │ + rsbseq sl, r0, sl, lsr #29 │ │ │ │ + rsbseq r7, r0, sl, lsl #15 │ │ │ │ + rsbseq sl, r0, ip, lsl #29 │ │ │ │ + rsbseq r7, r0, ip, ror #14 │ │ │ │ + rsbseq sl, r0, r8, lsr lr │ │ │ │ + rsbseq r7, r0, r8, lsl r7 │ │ │ │ + rsbseq sl, r0, sl, lsl lr │ │ │ │ + ldrshteq r7, [r0], #-106 @ 0xffffff96 │ │ │ │ ldrbmi lr, [r0, sp, lsr #18]! │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d0f8cc │ │ │ │ strcs fp, [r0], #-132 @ 0xffffff7c │ │ │ │ @ instruction: 0xf8dd1e1f │ │ │ │ @ instruction: 0xf8c88030 │ │ │ │ @@ -208685,24 +208685,24 @@ │ │ │ │ stmdami lr, {r4, r5, r6, r7, r8, r9, sl, pc} │ │ │ │ orrvs pc, r7, r0, asr #4 │ │ │ │ andcc r4, ip, r8, ror r4 │ │ │ │ blx 49c55c │ │ │ │ ldrbmi r4, [r1], -fp, lsl #16 │ │ │ │ @ instruction: 0xf7394478 │ │ │ │ ldrb pc, [r4, r9, asr #21] @ │ │ │ │ - rsbseq sl, r0, r8, ror #26 │ │ │ │ - rsbseq r7, r0, r8, asr #12 │ │ │ │ - rsbseq sl, r0, r0, asr sp │ │ │ │ - rsbseq r7, r0, r0, lsr r6 │ │ │ │ - ldrshteq sl, [r0], #-192 @ 0xffffff40 │ │ │ │ - ldrsbteq r7, [r0], #-80 @ 0xffffffb0 │ │ │ │ - ldrsbteq sl, [r0], #-200 @ 0xffffff38 │ │ │ │ - ldrhteq r7, [r0], #-88 @ 0xffffffa8 │ │ │ │ - @ instruction: 0x0070ac9c │ │ │ │ - rsbseq r7, r0, ip, ror r5 │ │ │ │ + rsbseq sl, r0, r0, ror sp │ │ │ │ + rsbseq r7, r0, r0, asr r6 │ │ │ │ + rsbseq sl, r0, r8, asr sp │ │ │ │ + rsbseq r7, r0, r8, lsr r6 │ │ │ │ + ldrshteq sl, [r0], #-200 @ 0xffffff38 │ │ │ │ + ldrsbteq r7, [r0], #-88 @ 0xffffffa8 │ │ │ │ + rsbseq sl, r0, r0, ror #25 │ │ │ │ + rsbseq r7, r0, r0, asr #11 │ │ │ │ + rsbseq sl, r0, r4, lsr #25 │ │ │ │ + rsbseq r7, r0, r4, lsl #11 │ │ │ │ mvnsmi lr, #737280 @ 0xb4000 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x0098f8cc │ │ │ │ @ instruction: 0x4606b093 │ │ │ │ ldrmi r4, [r4], -r8, lsl #13 │ │ │ │ ldcls 6, cr4, [fp, #-612] @ 0xfffffd9c │ │ │ │ @@ -208763,22 +208763,22 @@ │ │ │ │ vadd.i8 d20, d1, d12 │ │ │ │ ldrbtmi r5, [r8], #-440 @ 0xfffffe48 │ │ │ │ @ instruction: 0xf739300c │ │ │ │ stmdami sl, {r0, r1, r4, r5, r6, r8, fp, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf7394478 │ │ │ │ @ instruction: 0xf04ffa2f │ │ │ │ @ instruction: 0xe79c3cff │ │ │ │ - ldrsbteq r5, [r0], #-0 │ │ │ │ - ldrhteq r5, [r0], #-10 │ │ │ │ - rsbseq sl, r0, r4, lsr #23 │ │ │ │ - rsbseq r7, r0, r4, lsl #9 │ │ │ │ - rsbseq sl, r0, lr, ror fp │ │ │ │ - rsbseq sl, r0, r8, ror #24 │ │ │ │ - rsbseq sl, r0, r6, ror #22 │ │ │ │ - rsbseq sl, r0, r0, asr ip │ │ │ │ + ldrsbteq r5, [r0], #-8 │ │ │ │ + rsbseq r5, r0, r2, asr #1 │ │ │ │ + rsbseq sl, r0, ip, lsr #23 │ │ │ │ + rsbseq r7, r0, ip, lsl #9 │ │ │ │ + rsbseq sl, r0, r6, lsl #23 │ │ │ │ + rsbseq sl, r0, r0, ror ip │ │ │ │ + rsbseq sl, r0, lr, ror #22 │ │ │ │ + rsbseq sl, r0, r8, asr ip │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00a0f8cc │ │ │ │ ldrmi fp, [r5], -pc, lsl #1 │ │ │ │ strmi r4, [sl], r0, lsl #21 │ │ │ │ movwls r4, #22020 @ 0x5604 │ │ │ │ @@ -208907,31 +208907,31 @@ │ │ │ │ ldmdami r6, {r0, r3, r4, r6, fp, ip, sp, lr, pc} │ │ │ │ mvnscc pc, pc, asr #32 │ │ │ │ @ instruction: 0xf7394478 │ │ │ │ @ instruction: 0xe7eff913 │ │ │ │ ldc 7, cr15, [lr, #200] @ 0xc8 │ │ │ │ rsbseq r0, ip, r8, lsl r0 │ │ │ │ @ instruction: 0x000011b8 │ │ │ │ - rsbseq r4, r0, ip, ror pc │ │ │ │ - rsbseq sl, r0, sl, ror #21 │ │ │ │ - rsbseq r4, r0, r0, lsr #30 │ │ │ │ - ldrshteq sl, [r0], #-156 @ 0xffffff64 │ │ │ │ - ldrsbteq r7, [r0], #-44 @ 0xffffffd4 │ │ │ │ + rsbseq r4, r0, r4, lsl #31 │ │ │ │ + ldrshteq sl, [r0], #-162 @ 0xffffff5e │ │ │ │ + rsbseq r4, r0, r8, lsr #30 │ │ │ │ + rsbseq sl, r0, r4, lsl #20 │ │ │ │ + rsbseq r7, r0, r4, ror #5 │ │ │ │ rsbseq pc, fp, sl, ror #29 │ │ │ │ - rsbseq sl, r0, r8, asr #19 │ │ │ │ - rsbseq r7, r0, r8, lsr #5 │ │ │ │ - rsbseq sl, r0, r6, asr #19 │ │ │ │ - rsbseq sl, r0, r4, lsl #19 │ │ │ │ - rsbseq sl, r0, lr, ror #20 │ │ │ │ - rsbseq sl, r0, sl, ror #18 │ │ │ │ - rsbseq sl, r0, r4, asr sl │ │ │ │ - rsbseq sl, r0, r0, asr r9 │ │ │ │ - rsbseq r7, r0, lr, lsr #4 │ │ │ │ - rsbseq sl, r0, r2, lsr r9 │ │ │ │ - rsbseq r7, r0, r0, lsl r2 │ │ │ │ + ldrsbteq sl, [r0], #-144 @ 0xffffff70 │ │ │ │ + ldrhteq r7, [r0], #-32 @ 0xffffffe0 │ │ │ │ + rsbseq sl, r0, lr, asr #19 │ │ │ │ + rsbseq sl, r0, ip, lsl #19 │ │ │ │ + rsbseq sl, r0, r6, ror sl │ │ │ │ + rsbseq sl, r0, r2, ror r9 │ │ │ │ + rsbseq sl, r0, ip, asr sl │ │ │ │ + rsbseq sl, r0, r8, asr r9 │ │ │ │ + rsbseq r7, r0, r6, lsr r2 │ │ │ │ + rsbseq sl, r0, sl, lsr r9 │ │ │ │ + rsbseq r7, r0, r8, lsl r2 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ bl fec35e48 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r4, r8, ror #31 │ │ │ │ stcls 1, cr2, [r6], {1} │ │ │ │ @ instruction: 0xf7ff9400 │ │ │ │ strmi pc, [r3], -r1, asr #29 │ │ │ │ @@ -208942,16 +208942,16 @@ │ │ │ │ ldrbtmi r4, [r8], #-2054 @ 0xfffff7fa │ │ │ │ @ instruction: 0xf739300c │ │ │ │ stmdami r5, {r0, r1, r2, r3, fp, ip, sp, lr, pc} │ │ │ │ ldrbtmi r9, [r8], #-2307 @ 0xfffff6fd │ │ │ │ @ instruction: 0xf8caf739 │ │ │ │ ldrmi r9, [r8], -r3, lsl #22 │ │ │ │ ldclt 0, cr11, [r0, #-16] │ │ │ │ - @ instruction: 0x0070a89e │ │ │ │ - rsbseq r7, r0, lr, ror r1 │ │ │ │ + rsbseq sl, r0, r6, lsr #17 │ │ │ │ + rsbseq r7, r0, r6, lsl #3 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ bl fec35e98 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r4, r8, ror #31 │ │ │ │ stcls 1, cr2, [r6], {-0} │ │ │ │ @ instruction: 0xf7ff9400 │ │ │ │ @ instruction: 0x4603fe99 │ │ │ │ @@ -208962,16 +208962,16 @@ │ │ │ │ ldrbtmi r4, [r8], #-2054 @ 0xfffff7fa │ │ │ │ @ instruction: 0xf738300c │ │ │ │ stmdami r5, {r0, r1, r2, r5, r6, r7, r8, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ ldrbtmi r9, [r8], #-2307 @ 0xfffff6fd │ │ │ │ @ instruction: 0xf8a2f739 │ │ │ │ ldrmi r9, [r8], -r3, lsl #22 │ │ │ │ ldclt 0, cr11, [r0, #-16] │ │ │ │ - rsbseq sl, r0, lr, asr #16 │ │ │ │ - rsbseq r7, r0, lr, lsr #2 │ │ │ │ + rsbseq sl, r0, r6, asr r8 │ │ │ │ + rsbseq r7, r0, r6, lsr r1 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ blhi 21a1a0 │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x0090f8cc │ │ │ │ addlt r4, pc, r7, lsl #27 │ │ │ │ stmmi r7, {r0, r1, r2, r9, sl, lr} │ │ │ │ @@ -209106,23 +209106,23 @@ │ │ │ │ movwcs sl, #24445 @ 0x5f7d │ │ │ │ ldrb r6, [r9, -r3, lsr #32]! │ │ │ │ ldc 7, cr15, [r4], {50} @ 0x32 │ │ │ │ andhi pc, r0, pc, lsr #7 │ │ │ │ ... │ │ │ │ rsbseq pc, fp, r4, lsl sp @ │ │ │ │ @ instruction: 0x000011b8 │ │ │ │ - rsbseq sl, r0, r2, asr #13 │ │ │ │ - rsbseq r6, r0, r2, lsr #31 │ │ │ │ - rsbseq sl, r0, sl, lsr #13 │ │ │ │ - rsbseq r6, r0, sl, lsl #31 │ │ │ │ + rsbseq sl, r0, sl, asr #13 │ │ │ │ + rsbseq r6, r0, sl, lsr #31 │ │ │ │ + ldrhteq sl, [r0], #-98 @ 0xffffff9e │ │ │ │ + @ instruction: 0x00706f92 │ │ │ │ @ instruction: 0x007bfb98 │ │ │ │ - rsbseq sl, r0, r2, ror r6 │ │ │ │ - rsbseq r6, r0, r2, asr pc │ │ │ │ - rsbseq sl, r0, r8, lsr r6 │ │ │ │ - rsbseq r6, r0, r8, lsl pc │ │ │ │ + rsbseq sl, r0, sl, ror r6 │ │ │ │ + rsbseq r6, r0, sl, asr pc │ │ │ │ + rsbseq sl, r0, r0, asr #12 │ │ │ │ + rsbseq r6, r0, r0, lsr #30 │ │ │ │ ldrbmi lr, [r0, sp, lsr #18]! │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00c0f8cc │ │ │ │ bmi 1a707ac │ │ │ │ blmi 1a707d4 │ │ │ │ addlt r4, r8, sl, ror r4 │ │ │ │ @@ -209223,25 +209223,25 @@ │ │ │ │ @ instruction: 0xf7384478 │ │ │ │ bfi pc, sp, (invalid: 29:21) @ │ │ │ │ bl b1cda8 │ │ │ │ andhi pc, r0, pc, lsr #7 │ │ │ │ ... │ │ │ │ ldrhteq pc, [fp], #-168 @ 0xffffff58 @ │ │ │ │ @ instruction: 0x000011b8 │ │ │ │ - rsbseq sl, r0, r0, asr #10 │ │ │ │ - rsbseq r6, r0, r0, lsr #28 │ │ │ │ + rsbseq sl, r0, r8, asr #10 │ │ │ │ + rsbseq r6, r0, r8, lsr #28 │ │ │ │ rsbseq pc, fp, sl, lsr #20 │ │ │ │ - rsbseq sl, r0, r4, lsl r5 │ │ │ │ - @ instruction: 0x0070a496 │ │ │ │ - rsbseq r6, r0, r6, ror sp │ │ │ │ - rsbseq sl, r0, lr, ror r4 │ │ │ │ - rsbseq r6, r0, lr, asr sp │ │ │ │ - rsbseq sl, r0, r8, ror r4 │ │ │ │ - rsbseq sl, r0, r6, asr #8 │ │ │ │ - rsbseq r6, r0, r4, lsr #26 │ │ │ │ + rsbseq sl, r0, ip, lsl r5 │ │ │ │ + @ instruction: 0x0070a49e │ │ │ │ + rsbseq r6, r0, lr, ror sp │ │ │ │ + rsbseq sl, r0, r6, lsl #9 │ │ │ │ + rsbseq r6, r0, r6, ror #26 │ │ │ │ + rsbseq sl, r0, r0, lsl #9 │ │ │ │ + rsbseq sl, r0, lr, asr #8 │ │ │ │ + rsbseq r6, r0, ip, lsr #26 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ blhi 21a5e0 │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x0090f8cc │ │ │ │ bmi fe5b0b78 │ │ │ │ umulllt r4, pc, r3, fp @ │ │ │ │ @@ -209388,23 +209388,23 @@ │ │ │ │ strb r2, [r4, sl, lsl #6]! │ │ │ │ blhi 11ae70 │ │ │ │ @ instruction: 0xf732e79f │ │ │ │ svclt 0x0000e9dc │ │ │ │ ... │ │ │ │ ldrsbteq pc, [fp], #-132 @ 0xffffff7c @ │ │ │ │ @ instruction: 0x000011b8 │ │ │ │ - ldrshteq sl, [r0], #-34 @ 0xffffffde │ │ │ │ - ldrsbteq r6, [r0], #-178 @ 0xffffff4e │ │ │ │ - ldrsbteq sl, [r0], #-42 @ 0xffffffd6 │ │ │ │ - ldrhteq r6, [r0], #-186 @ 0xffffff46 │ │ │ │ + ldrshteq sl, [r0], #-42 @ 0xffffffd6 │ │ │ │ + ldrsbteq r6, [r0], #-186 @ 0xffffff46 │ │ │ │ + rsbseq sl, r0, r2, ror #5 │ │ │ │ + rsbseq r6, r0, r2, asr #23 │ │ │ │ rsbseq pc, fp, r8, asr #15 │ │ │ │ - rsbseq sl, r0, lr, ror #3 │ │ │ │ - rsbseq r6, r0, lr, asr #21 │ │ │ │ - rsbseq sl, r0, r4, asr #3 │ │ │ │ - rsbseq r6, r0, r4, lsr #21 │ │ │ │ + ldrshteq sl, [r0], #-22 @ 0xffffffea │ │ │ │ + ldrsbteq r6, [r0], #-166 @ 0xffffff5a │ │ │ │ + rsbseq sl, r0, ip, asr #3 │ │ │ │ + rsbseq r6, r0, ip, lsr #21 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00a0f8cc │ │ │ │ bmi fe2b0c14 │ │ │ │ addlt r4, pc, r7, lsl #23 │ │ │ │ @ instruction: 0x4607447a │ │ │ │ @@ -209539,23 +209539,23 @@ │ │ │ │ movwcs lr, #34741 @ 0x87b5 │ │ │ │ svceq 0x0000f1bc │ │ │ │ svcge 0x006bf47f │ │ │ │ strb r2, [r8, -r3, lsl #6]! │ │ │ │ stmia r8!, {r1, r4, r5, r8, r9, sl, ip, sp, lr, pc} │ │ │ │ rsbseq pc, fp, r8, asr #12 │ │ │ │ @ instruction: 0x000011b8 │ │ │ │ - ldrhteq sl, [r0], #-2 │ │ │ │ - @ instruction: 0x00706992 │ │ │ │ - @ instruction: 0x0070a09a │ │ │ │ - rsbseq r6, r0, sl, ror r9 │ │ │ │ + ldrhteq sl, [r0], #-10 │ │ │ │ + @ instruction: 0x0070699a │ │ │ │ + rsbseq sl, r0, r2, lsr #1 │ │ │ │ + rsbseq r6, r0, r2, lsl #19 │ │ │ │ rsbseq pc, fp, r8, lsl #11 │ │ │ │ - rsbseq sl, r0, ip, asr #32 │ │ │ │ - rsbseq r6, r0, ip, lsr #18 │ │ │ │ - rsbseq r9, r0, r4, ror pc │ │ │ │ - rsbseq r6, r0, r4, asr r8 │ │ │ │ + rsbseq sl, r0, r4, asr r0 │ │ │ │ + rsbseq r6, r0, r4, lsr r9 │ │ │ │ + rsbseq r9, r0, ip, ror pc │ │ │ │ + rsbseq r6, r0, ip, asr r8 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x0098f8cc │ │ │ │ ldrtmi pc, [r8], #-2271 @ 0xfffff721 @ │ │ │ │ @ instruction: 0xf8df4607 │ │ │ │ addslt r0, r1, r8, lsr r4 │ │ │ │ @@ -209825,31 +209825,31 @@ │ │ │ │ bl 1c665c │ │ │ │ cdpcs 5, 0, cr0, cr0, cr4, {4} │ │ │ │ svcge 0x0040f47f │ │ │ │ @ instruction: 0xf731e6a7 │ │ │ │ svclt 0x0000ee6e │ │ │ │ rsbseq pc, fp, r8, ror #7 │ │ │ │ @ instruction: 0x000011b8 │ │ │ │ - rsbseq r9, r0, r4, asr #28 │ │ │ │ - rsbseq r6, r0, r4, lsr #14 │ │ │ │ - rsbseq r9, r0, ip, lsr #28 │ │ │ │ - rsbseq r6, r0, ip, lsl #14 │ │ │ │ + rsbseq r9, r0, ip, asr #28 │ │ │ │ + rsbseq r6, r0, ip, lsr #14 │ │ │ │ + rsbseq r9, r0, r4, lsr lr │ │ │ │ + rsbseq r6, r0, r4, lsl r7 │ │ │ │ rsbseq pc, fp, sl, lsl r3 @ │ │ │ │ - ldrshteq r9, [r0], #-212 @ 0xffffff2c │ │ │ │ - ldrsbteq r6, [r0], #-100 @ 0xffffff9c │ │ │ │ - rsbseq r9, r0, r0, ror ip │ │ │ │ - rsbseq r6, r0, r0, asr r5 │ │ │ │ - ldrsbteq r9, [r0], #-188 @ 0xffffff44 │ │ │ │ - ldrhteq r6, [r0], #-76 @ 0xffffffb4 │ │ │ │ - rsbseq r9, r0, r4, asr #23 │ │ │ │ - rsbseq r6, r0, r4, lsr #9 │ │ │ │ - rsbseq r9, r0, sl, lsr #23 │ │ │ │ - rsbseq r6, r0, sl, lsl #9 │ │ │ │ - rsbseq r9, r0, lr, lsr fp │ │ │ │ - rsbseq r6, r0, lr, lsl r4 │ │ │ │ + ldrshteq r9, [r0], #-220 @ 0xffffff24 │ │ │ │ + ldrsbteq r6, [r0], #-108 @ 0xffffff94 │ │ │ │ + rsbseq r9, r0, r8, ror ip │ │ │ │ + rsbseq r6, r0, r8, asr r5 │ │ │ │ + rsbseq r9, r0, r4, ror #23 │ │ │ │ + rsbseq r6, r0, r4, asr #9 │ │ │ │ + rsbseq r9, r0, ip, asr #23 │ │ │ │ + rsbseq r6, r0, ip, lsr #9 │ │ │ │ + ldrhteq r9, [r0], #-178 @ 0xffffff4e │ │ │ │ + @ instruction: 0x00706492 │ │ │ │ + rsbseq r9, r0, r6, asr #22 │ │ │ │ + rsbseq r6, r0, r6, lsr #8 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ bl fec36cac │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r6, r0, ror #31 │ │ │ │ @ instruction: 0x461a4694 │ │ │ │ blls 346ae8 >::_M_default_append(unsigned int)@@Base+0xc3f24> │ │ │ │ smlabtcc r0, sp, r9, lr │ │ │ │ @@ -209863,16 +209863,16 @@ │ │ │ │ ldrbtmi r4, [r8], #-2054 @ 0xfffff7fa │ │ │ │ @ instruction: 0xf738300c │ │ │ │ stmdami r5, {r0, r1, r2, r4, r6, r7, fp, ip, sp, lr, pc} │ │ │ │ ldrbtmi r9, [r8], #-2309 @ 0xfffff6fb │ │ │ │ @ instruction: 0xf992f738 │ │ │ │ ldrmi r9, [r8], -r5, lsl #22 │ │ │ │ ldclt 0, cr11, [r0, #-24] @ 0xffffffe8 │ │ │ │ - rsbseq r9, r0, lr, lsr #20 │ │ │ │ - rsbseq r6, r0, lr, lsl #6 │ │ │ │ + rsbseq r9, r0, r6, lsr sl │ │ │ │ + rsbseq r6, r0, r6, lsl r3 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ bl fec36d08 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r6, r0, ror #31 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ strls r9, [r0], #-3080 @ 0xfffff3f8 │ │ │ │ strls r9, [r2], #-3082 @ 0xfffff3f6 │ │ │ │ @@ -209886,16 +209886,16 @@ │ │ │ │ andcc r4, ip, r8, ror r4 │ │ │ │ @ instruction: 0xf8aaf738 │ │ │ │ stmdbls r5, {r0, r2, fp, lr} │ │ │ │ @ instruction: 0xf7384478 │ │ │ │ blls 25e0e0 │ │ │ │ andlt r4, r6, r8, lsl r6 │ │ │ │ svclt 0x0000bd10 │ │ │ │ - ldrsbteq r9, [r0], #-148 @ 0xffffff6c │ │ │ │ - ldrhteq r6, [r0], #-36 @ 0xffffffdc │ │ │ │ + ldrsbteq r9, [r0], #-156 @ 0xffffff64 │ │ │ │ + ldrhteq r6, [r0], #-44 @ 0xffffffd4 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ blhi 21b01c │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ cdpeq 8, 14, cr15, cr0, cr12, {6} │ │ │ │ @ instruction: 0x4681b0bb │ │ │ │ @ instruction: 0x460c48f7 │ │ │ │ @@ -210144,24 +210144,24 @@ │ │ │ │ @ instruction: 0x305ef895 │ │ │ │ @ instruction: 0xf53f071c │ │ │ │ @ instruction: 0xe6feae7d │ │ │ │ addge r9, r7, #46, 30 @ 0xb8 │ │ │ │ ldrbtpl r4, [sp], #-686 @ 0xfffffd52 │ │ │ │ @ instruction: 0x007bee92 │ │ │ │ @ instruction: 0x000011b8 │ │ │ │ - rsbseq r9, r0, r2, lsr r9 │ │ │ │ - rsbseq r9, r0, r0, lsl #17 │ │ │ │ - rsbseq r6, r0, r0, ror #2 │ │ │ │ - rsbseq r9, r0, sl, lsr #16 │ │ │ │ - rsbseq r6, r0, sl, lsl #2 │ │ │ │ + rsbseq r9, r0, sl, lsr r9 │ │ │ │ + rsbseq r9, r0, r8, lsl #17 │ │ │ │ + rsbseq r6, r0, r8, ror #2 │ │ │ │ + rsbseq r9, r0, r2, lsr r8 │ │ │ │ + rsbseq r6, r0, r2, lsl r1 │ │ │ │ rsbseq lr, fp, r8, lsl sp │ │ │ │ - ldrshteq r9, [r0], #-96 @ 0xffffffa0 │ │ │ │ - ldrsbteq r5, [r0], #-240 @ 0xffffff10 │ │ │ │ - ldrsbteq r9, [r0], #-104 @ 0xffffff98 │ │ │ │ - ldrhteq r5, [r0], #-248 @ 0xffffff08 │ │ │ │ + ldrshteq r9, [r0], #-104 @ 0xffffff98 │ │ │ │ + ldrsbteq r5, [r0], #-248 @ 0xffffff08 │ │ │ │ + rsbseq r9, r0, r0, ror #13 │ │ │ │ + rsbseq r5, r0, r0, asr #31 │ │ │ │ bls 486bb8 │ │ │ │ ldrdlt pc, [r4], #-141 @ 0xffffff73 @ │ │ │ │ stcle 2, cr4, [r4, #-588] @ 0xfffffdb4 │ │ │ │ ldmdbvs fp, {r1, r4, r8, r9, fp, ip, pc} │ │ │ │ @ instruction: 0xf0402b00 │ │ │ │ @ instruction: 0x46488190 │ │ │ │ @ instruction: 0xf6c4f041 │ │ │ │ @@ -210309,15 +210309,15 @@ │ │ │ │ bls d00ca4 │ │ │ │ eorvs pc, r8, r2, asr #16 │ │ │ │ ldcls 7, cr14, [r4], {234} @ 0xea │ │ │ │ stccc 8, cr15, [r4, #-336] @ 0xfffffeb0 │ │ │ │ @ instruction: 0xf892691a │ │ │ │ @ instruction: 0xf0233028 │ │ │ │ @ instruction: 0xf8820301 │ │ │ │ - blls 86c294 │ │ │ │ + blls 86c294 │ │ │ │ mvnsle r4, r3, lsr #5 │ │ │ │ strbmi r4, [r8], -fp, ror #25 │ │ │ │ @ instruction: 0xf0e0f045 │ │ │ │ ldrbtmi sl, [ip], #-2352 @ 0xfffff6d0 │ │ │ │ cmpppl r8, #64, 12 @ p-variant is OBSOLETE @ 0x4000000 │ │ │ │ @ instruction: 0xf7364622 │ │ │ │ strbmi pc, [r8], -r9, asr #28 @ │ │ │ │ @@ -210545,24 +210545,24 @@ │ │ │ │ blvc 131c048 │ │ │ │ blx 51c150 │ │ │ │ blhi 12dc050 │ │ │ │ strtmi fp, [r8], r8, lsr #31 │ │ │ │ svclt 0x0000e730 │ │ │ │ andhi pc, r0, pc, lsr #7 │ │ │ │ ... │ │ │ │ - rsbseq r9, r0, sl, lsr #10 │ │ │ │ - rsbseq r9, r0, r6, lsr #6 │ │ │ │ - ldrhteq r9, [r0], #-46 @ 0xffffffd2 │ │ │ │ + rsbseq r9, r0, r2, lsr r5 │ │ │ │ + rsbseq r9, r0, lr, lsr #6 │ │ │ │ + rsbseq r9, r0, r6, asr #5 │ │ │ │ @ instruction: 0xffffac17 │ │ │ │ @ instruction: 0xffffdb39 │ │ │ │ @ instruction: 0xffffabf7 │ │ │ │ - rsbseq r9, r0, ip, ror #2 │ │ │ │ - rsbseq r5, r0, ip, asr #20 │ │ │ │ - rsbseq r9, r0, r4, asr r1 │ │ │ │ - rsbseq r5, r0, r4, lsr sl │ │ │ │ + rsbseq r9, r0, r4, ror r1 │ │ │ │ + rsbseq r5, r0, r4, asr sl │ │ │ │ + rsbseq r9, r0, ip, asr r1 │ │ │ │ + rsbseq r5, r0, ip, lsr sl │ │ │ │ ldreq r9, [r8, -r9, asr #22] │ │ │ │ mcrge 5, 2, pc, cr1, cr15, {3} @ │ │ │ │ stmdals r1!, {r1, r4, r8, r9, fp, ip, pc} │ │ │ │ ldmdavs fp, {r1, r3, r4, r7, fp, sp, lr} │ │ │ │ andsls r9, sl, #1543503872 @ 0x5c000000 │ │ │ │ mrc2 3, 4, pc, cr2, cr3, {0} │ │ │ │ strmi r9, [r4], -ip, lsl #22 │ │ │ │ @@ -210597,15 +210597,15 @@ │ │ │ │ blx fe89e330 │ │ │ │ stmdacs r0, {r1, r4, r5, ip, pc} │ │ │ │ cmpphi r4, r1 @ p-variant is OBSOLETE │ │ │ │ blcc 147298 │ │ │ │ blge b9037c │ │ │ │ @ instruction: 0xf1009316 │ │ │ │ bls 400c60 │ │ │ │ - blls 871eec │ │ │ │ + blls 871eec │ │ │ │ stcmi 6, cr15, [r9], #-276 @ 0xfffffeec │ │ │ │ stccs 2, cr15, [pc], {204} @ 0xcc │ │ │ │ cdpmi 6, 2, cr15, cr8, cr5, {2} │ │ │ │ cdpcs 2, 8, cr15, cr15, cr0, {6} │ │ │ │ blcs 111cf9c │ │ │ │ bleq 4dd190 │ │ │ │ stmeq r2, {r0, r1, r8, r9, fp, sp, lr, pc} │ │ │ │ @@ -211116,44 +211116,44 @@ │ │ │ │ @ instruction: 0x2d00b92a │ │ │ │ blls d55050 │ │ │ │ ldrmi r4, [r8], -pc, lsr #12 │ │ │ │ @ instruction: 0x462ce7d4 │ │ │ │ sub r9, r2, lr, lsl #14 │ │ │ │ andhi pc, r0, pc, lsr #7 │ │ │ │ ... │ │ │ │ - ldrshteq r8, [r0], #-232 @ 0xffffff18 │ │ │ │ - rsbseq r8, r0, r6, lsl #26 │ │ │ │ - rsbseq r5, r0, r4, ror #11 │ │ │ │ - ldrhteq r8, [r0], #-180 @ 0xffffff4c │ │ │ │ - rsbseq r8, r0, r6, lsl fp │ │ │ │ - ldrshteq r5, [r0], #-52 @ 0xffffffcc │ │ │ │ - ldrshteq r8, [r0], #-160 @ 0xffffff60 │ │ │ │ - rsbseq r8, r0, r4, asr #20 │ │ │ │ - rsbseq r8, r0, r6, lsr #19 │ │ │ │ - rsbseq r5, r0, r6, lsl #5 │ │ │ │ - rsbseq r8, r0, lr, lsl #19 │ │ │ │ - rsbseq r5, r0, lr, ror #4 │ │ │ │ - rsbseq r8, r0, r6, ror r9 │ │ │ │ - rsbseq r5, r0, r6, asr r2 │ │ │ │ - rsbseq r8, r0, r0, lsr r9 │ │ │ │ - rsbseq r5, r0, r0, lsl r2 │ │ │ │ - rsbseq r8, r0, ip, ror #17 │ │ │ │ - rsbseq r5, r0, ip, asr #3 │ │ │ │ - rsbseq r8, r0, lr, asr #17 │ │ │ │ - rsbseq r5, r0, lr, lsr #3 │ │ │ │ - @ instruction: 0x00708892 │ │ │ │ - rsbseq r5, r0, r2, ror r1 │ │ │ │ - rsbseq r8, r0, r6, ror r8 │ │ │ │ - rsbseq r5, r0, r6, asr r1 │ │ │ │ - rsbseq r8, r0, r8, asr r8 │ │ │ │ - rsbseq r5, r0, r8, lsr r1 │ │ │ │ - rsbseq r8, r0, sl, lsr r8 │ │ │ │ - rsbseq r5, r0, sl, lsl r1 │ │ │ │ - rsbseq r8, r0, r0, asr #15 │ │ │ │ - rsbseq r5, r0, r0, lsr #1 │ │ │ │ + rsbseq r8, r0, r0, lsl #30 │ │ │ │ + rsbseq r8, r0, lr, lsl #26 │ │ │ │ + rsbseq r5, r0, ip, ror #11 │ │ │ │ + ldrhteq r8, [r0], #-188 @ 0xffffff44 │ │ │ │ + rsbseq r8, r0, lr, lsl fp │ │ │ │ + ldrshteq r5, [r0], #-60 @ 0xffffffc4 │ │ │ │ + ldrshteq r8, [r0], #-168 @ 0xffffff58 │ │ │ │ + rsbseq r8, r0, ip, asr #20 │ │ │ │ + rsbseq r8, r0, lr, lsr #19 │ │ │ │ + rsbseq r5, r0, lr, lsl #5 │ │ │ │ + @ instruction: 0x00708996 │ │ │ │ + rsbseq r5, r0, r6, ror r2 │ │ │ │ + rsbseq r8, r0, lr, ror r9 │ │ │ │ + rsbseq r5, r0, lr, asr r2 │ │ │ │ + rsbseq r8, r0, r8, lsr r9 │ │ │ │ + rsbseq r5, r0, r8, lsl r2 │ │ │ │ + ldrshteq r8, [r0], #-132 @ 0xffffff7c │ │ │ │ + ldrsbteq r5, [r0], #-20 @ 0xffffffec │ │ │ │ + ldrsbteq r8, [r0], #-134 @ 0xffffff7a │ │ │ │ + ldrhteq r5, [r0], #-22 @ 0xffffffea │ │ │ │ + @ instruction: 0x0070889a │ │ │ │ + rsbseq r5, r0, sl, ror r1 │ │ │ │ + rsbseq r8, r0, lr, ror r8 │ │ │ │ + rsbseq r5, r0, lr, asr r1 │ │ │ │ + rsbseq r8, r0, r0, ror #16 │ │ │ │ + rsbseq r5, r0, r0, asr #2 │ │ │ │ + rsbseq r8, r0, r2, asr #16 │ │ │ │ + rsbseq r5, r0, r2, lsr #2 │ │ │ │ + rsbseq r8, r0, r8, asr #15 │ │ │ │ + rsbseq r5, r0, r8, lsr #1 │ │ │ │ @ instruction: 0xf8504618 │ │ │ │ @ instruction: 0xf8d00024 │ │ │ │ movwlt r2, #8432 @ 0x20f0 │ │ │ │ @ instruction: 0x7181f890 │ │ │ │ ldreq pc, [ip, -r7] │ │ │ │ svclt 0x00162f18 │ │ │ │ @ instruction: 0xf04f4602 │ │ │ │ @@ -211975,96 +211975,96 @@ │ │ │ │ @ instruction: 0xf1b0002c │ │ │ │ @ instruction: 0xf1000a01 │ │ │ │ blls 901edc │ │ │ │ ldrbmi r0, [r2], -r0, lsl #1 │ │ │ │ eor pc, ip, r3, asr r8 @ │ │ │ │ movweq pc, #16814 @ 0x41ae @ │ │ │ │ adc r4, r7, r3, lsl #8 │ │ │ │ - rsbseq r8, r0, r6, lsr #10 │ │ │ │ - rsbseq r4, r0, r4, lsl #28 │ │ │ │ - ldrsbteq r8, [r0], #-72 @ 0xffffffb8 │ │ │ │ - ldrhteq r4, [r0], #-214 @ 0xffffff2a │ │ │ │ - ldrhteq r8, [r0], #-70 @ 0xffffffba │ │ │ │ - @ instruction: 0x00704d92 │ │ │ │ - rsbseq r8, r0, ip, ror r4 │ │ │ │ - rsbseq r4, r0, sl, asr sp │ │ │ │ - rsbseq r8, r0, r0, ror #8 │ │ │ │ - rsbseq r4, r0, lr, lsr sp │ │ │ │ - rsbseq r8, r0, lr, lsr r4 │ │ │ │ - rsbseq r4, r0, ip, lsl sp │ │ │ │ - ldrshteq r8, [r0], #-52 @ 0xffffffcc │ │ │ │ - ldrsbteq r4, [r0], #-194 @ 0xffffff3e │ │ │ │ - ldrsbteq r8, [r0], #-50 @ 0xffffffce │ │ │ │ - ldrhteq r4, [r0], #-192 @ 0xffffff40 │ │ │ │ - rsbseq r8, r0, lr, asr #6 │ │ │ │ - rsbseq r4, r0, ip, lsr #24 │ │ │ │ + rsbseq r8, r0, lr, lsr #10 │ │ │ │ + rsbseq r4, r0, ip, lsl #28 │ │ │ │ + rsbseq r8, r0, r0, ror #9 │ │ │ │ + ldrhteq r4, [r0], #-222 @ 0xffffff22 │ │ │ │ + ldrhteq r8, [r0], #-78 @ 0xffffffb2 │ │ │ │ + @ instruction: 0x00704d9a │ │ │ │ + rsbseq r8, r0, r4, lsl #9 │ │ │ │ + rsbseq r4, r0, r2, ror #26 │ │ │ │ + rsbseq r8, r0, r8, ror #8 │ │ │ │ + rsbseq r4, r0, r6, asr #26 │ │ │ │ + rsbseq r8, r0, r6, asr #8 │ │ │ │ + rsbseq r4, r0, r4, lsr #26 │ │ │ │ + ldrshteq r8, [r0], #-60 @ 0xffffffc4 │ │ │ │ + ldrsbteq r4, [r0], #-202 @ 0xffffff36 │ │ │ │ + ldrsbteq r8, [r0], #-58 @ 0xffffffc6 │ │ │ │ + ldrhteq r4, [r0], #-200 @ 0xffffff38 │ │ │ │ + rsbseq r8, r0, r6, asr r3 │ │ │ │ + rsbseq r4, r0, r4, lsr ip │ │ │ │ @ instruction: 0xffff9dab │ │ │ │ - rsbseq r8, r0, lr, lsl #6 │ │ │ │ - ldrsbteq r7, [r0], #-240 @ 0xffffff10 │ │ │ │ - rsbseq r4, r0, lr, lsr #17 │ │ │ │ - ldrhteq r7, [r0], #-240 @ 0xffffff10 │ │ │ │ - @ instruction: 0x00704896 │ │ │ │ - rsbseq r7, r0, r6, ror #30 │ │ │ │ - rsbseq r4, r0, r4, asr #16 │ │ │ │ - rsbseq r7, r0, sl, lsr #30 │ │ │ │ - rsbseq r4, r0, r8, lsl #16 │ │ │ │ - ldrshteq r7, [r0], #-226 @ 0xffffff1e │ │ │ │ - ldrsbteq r4, [r0], #-112 @ 0xffffff90 │ │ │ │ - ldrsbteq r7, [r0], #-224 @ 0xffffff20 │ │ │ │ - rsbseq r4, r0, lr, lsr #15 │ │ │ │ - @ instruction: 0x00707e9e │ │ │ │ - rsbseq r4, r0, ip, ror r7 │ │ │ │ - rsbseq r7, r0, r8, ror lr │ │ │ │ - rsbseq r4, r0, r6, asr r7 │ │ │ │ - rsbseq r7, r0, r6, asr lr │ │ │ │ - rsbseq r4, r0, r4, lsr r7 │ │ │ │ - rsbseq r7, r0, sl, lsr lr │ │ │ │ - rsbseq r4, r0, r8, lsl r7 │ │ │ │ - rsbseq r7, r0, r8, lsl lr │ │ │ │ - ldrshteq r4, [r0], #-102 @ 0xffffff9a │ │ │ │ - rsbseq r7, r0, r6, ror #27 │ │ │ │ - rsbseq r4, r0, r4, asr #13 │ │ │ │ - rsbseq r7, r0, r6, asr #27 │ │ │ │ - rsbseq r4, r0, r4, lsr #13 │ │ │ │ - rsbseq r7, r0, r6, lsr #27 │ │ │ │ - rsbseq r4, r0, r4, lsl #13 │ │ │ │ - rsbseq r7, r0, sl, lsl #27 │ │ │ │ - rsbseq r4, r0, r6, ror #12 │ │ │ │ - rsbseq r7, r0, r2, ror #26 │ │ │ │ - rsbseq r4, r0, r0, asr #12 │ │ │ │ - rsbseq r7, r0, r2, asr #26 │ │ │ │ - rsbseq r4, r0, r0, lsr #12 │ │ │ │ - rsbseq r7, r0, r6, lsr #26 │ │ │ │ - rsbseq r4, r0, r2, lsl #12 │ │ │ │ - rsbseq r7, r0, r4, lsl #26 │ │ │ │ - rsbseq r4, r0, r0, ror #11 │ │ │ │ - rsbseq r7, r0, r6, ror #25 │ │ │ │ - rsbseq r4, r0, r2, asr #11 │ │ │ │ - rsbseq r7, r0, r8, asr #25 │ │ │ │ - rsbseq r4, r0, r4, lsr #11 │ │ │ │ - rsbseq r7, r0, r6, lsr #25 │ │ │ │ - rsbseq r4, r0, r4, lsl #11 │ │ │ │ - rsbseq r7, r0, r6, lsl #25 │ │ │ │ - rsbseq r4, r0, r4, ror #10 │ │ │ │ - rsbseq r7, r0, r8, ror #24 │ │ │ │ - rsbseq r4, r0, r6, asr #10 │ │ │ │ - rsbseq r7, r0, r8, asr #24 │ │ │ │ - rsbseq r4, r0, r6, lsr #10 │ │ │ │ - rsbseq r7, r0, sl, lsl ip │ │ │ │ - ldrshteq r4, [r0], #-70 @ 0xffffffba │ │ │ │ - ldrshteq r7, [r0], #-184 @ 0xffffff48 │ │ │ │ - ldrsbteq r4, [r0], #-68 @ 0xffffffbc │ │ │ │ - ldrsbteq r7, [r0], #-184 @ 0xffffff48 │ │ │ │ - ldrhteq r4, [r0], #-72 @ 0xffffffb8 │ │ │ │ - ldrhteq r7, [r0], #-186 @ 0xffffff46 │ │ │ │ - @ instruction: 0x0070449a │ │ │ │ - @ instruction: 0x00707b9c │ │ │ │ - rsbseq r4, r0, ip, ror r4 │ │ │ │ - rsbseq r7, r0, lr, ror fp │ │ │ │ - rsbseq r4, r0, lr, asr r4 │ │ │ │ + rsbseq r8, r0, r6, lsl r3 │ │ │ │ + ldrsbteq r7, [r0], #-248 @ 0xffffff08 │ │ │ │ + ldrhteq r4, [r0], #-134 @ 0xffffff7a │ │ │ │ + ldrhteq r7, [r0], #-248 @ 0xffffff08 │ │ │ │ + @ instruction: 0x0070489e │ │ │ │ + rsbseq r7, r0, lr, ror #30 │ │ │ │ + rsbseq r4, r0, ip, asr #16 │ │ │ │ + rsbseq r7, r0, r2, lsr pc │ │ │ │ + rsbseq r4, r0, r0, lsl r8 │ │ │ │ + ldrshteq r7, [r0], #-234 @ 0xffffff16 │ │ │ │ + ldrsbteq r4, [r0], #-120 @ 0xffffff88 │ │ │ │ + ldrsbteq r7, [r0], #-232 @ 0xffffff18 │ │ │ │ + ldrhteq r4, [r0], #-118 @ 0xffffff8a │ │ │ │ + rsbseq r7, r0, r6, lsr #29 │ │ │ │ + rsbseq r4, r0, r4, lsl #15 │ │ │ │ + rsbseq r7, r0, r0, lsl #29 │ │ │ │ + rsbseq r4, r0, lr, asr r7 │ │ │ │ + rsbseq r7, r0, lr, asr lr │ │ │ │ + rsbseq r4, r0, ip, lsr r7 │ │ │ │ + rsbseq r7, r0, r2, asr #28 │ │ │ │ + rsbseq r4, r0, r0, lsr #14 │ │ │ │ + rsbseq r7, r0, r0, lsr #28 │ │ │ │ + ldrshteq r4, [r0], #-110 @ 0xffffff92 │ │ │ │ + rsbseq r7, r0, lr, ror #27 │ │ │ │ + rsbseq r4, r0, ip, asr #13 │ │ │ │ + rsbseq r7, r0, lr, asr #27 │ │ │ │ + rsbseq r4, r0, ip, lsr #13 │ │ │ │ + rsbseq r7, r0, lr, lsr #27 │ │ │ │ + rsbseq r4, r0, ip, lsl #13 │ │ │ │ + @ instruction: 0x00707d92 │ │ │ │ + rsbseq r4, r0, lr, ror #12 │ │ │ │ + rsbseq r7, r0, sl, ror #26 │ │ │ │ + rsbseq r4, r0, r8, asr #12 │ │ │ │ + rsbseq r7, r0, sl, asr #26 │ │ │ │ + rsbseq r4, r0, r8, lsr #12 │ │ │ │ + rsbseq r7, r0, lr, lsr #26 │ │ │ │ + rsbseq r4, r0, sl, lsl #12 │ │ │ │ + rsbseq r7, r0, ip, lsl #26 │ │ │ │ + rsbseq r4, r0, r8, ror #11 │ │ │ │ + rsbseq r7, r0, lr, ror #25 │ │ │ │ + rsbseq r4, r0, sl, asr #11 │ │ │ │ + ldrsbteq r7, [r0], #-192 @ 0xffffff40 │ │ │ │ + rsbseq r4, r0, ip, lsr #11 │ │ │ │ + rsbseq r7, r0, lr, lsr #25 │ │ │ │ + rsbseq r4, r0, ip, lsl #11 │ │ │ │ + rsbseq r7, r0, lr, lsl #25 │ │ │ │ + rsbseq r4, r0, ip, ror #10 │ │ │ │ + rsbseq r7, r0, r0, ror ip │ │ │ │ + rsbseq r4, r0, lr, asr #10 │ │ │ │ + rsbseq r7, r0, r0, asr ip │ │ │ │ + rsbseq r4, r0, lr, lsr #10 │ │ │ │ + rsbseq r7, r0, r2, lsr #24 │ │ │ │ + ldrshteq r4, [r0], #-78 @ 0xffffffb2 │ │ │ │ + rsbseq r7, r0, r0, lsl #24 │ │ │ │ + ldrsbteq r4, [r0], #-76 @ 0xffffffb4 │ │ │ │ + rsbseq r7, r0, r0, ror #23 │ │ │ │ + rsbseq r4, r0, r0, asr #9 │ │ │ │ + rsbseq r7, r0, r2, asr #23 │ │ │ │ + rsbseq r4, r0, r2, lsr #9 │ │ │ │ + rsbseq r7, r0, r4, lsr #23 │ │ │ │ + rsbseq r4, r0, r4, lsl #9 │ │ │ │ + rsbseq r7, r0, r6, lsl #23 │ │ │ │ + rsbseq r4, r0, r6, ror #8 │ │ │ │ blcc 1f0550 │ │ │ │ andle r1, r9, r1, asr ip │ │ │ │ strmi r6, [r8, #2073] @ 0x819 │ │ │ │ bls 556538 │ │ │ │ @ instruction: 0xf8424486 │ │ │ │ @ instruction: 0xf85ea02c │ │ │ │ andsvs r2, sl, r4, lsl #24 │ │ │ │ @@ -212246,33 +212246,33 @@ │ │ │ │ @ instruction: 0xf7fffef9 │ │ │ │ @ instruction: 0xf043bbb9 │ │ │ │ bmi 69e748 │ │ │ │ @ instruction: 0xf640a92f │ │ │ │ ldrbtmi r4, [sl], #-786 @ 0xfffffcee │ │ │ │ @ instruction: 0xff34f734 │ │ │ │ ldcllt 7, cr15, [r7, #-1016] @ 0xfffffc08 │ │ │ │ - rsbseq r7, r0, r8, lsl #14 │ │ │ │ - rsbseq r7, r0, r4, ror #13 │ │ │ │ - rsbseq r7, r0, r8, lsr #12 │ │ │ │ - rsbseq r3, r0, r8, lsl #30 │ │ │ │ - rsbseq r7, r0, lr, lsl #12 │ │ │ │ - ldrshteq r3, [r0], #-228 @ 0xffffff1c │ │ │ │ - @ instruction: 0x00707596 │ │ │ │ - rsbseq r3, r0, r6, ror lr │ │ │ │ - rsbseq r7, r0, sl, ror r5 │ │ │ │ - rsbseq r3, r0, sl, asr lr │ │ │ │ - rsbseq r7, r0, r0, asr r5 │ │ │ │ - rsbseq r3, r0, r0, lsr lr │ │ │ │ - rsbseq r7, r0, r6, lsr r5 │ │ │ │ - rsbseq r3, r0, r4, lsl lr │ │ │ │ - rsbseq r7, r0, sl, lsl r5 │ │ │ │ - ldrshteq r3, [r0], #-216 @ 0xffffff28 │ │ │ │ + rsbseq r7, r0, r0, lsl r7 │ │ │ │ + rsbseq r7, r0, ip, ror #13 │ │ │ │ + rsbseq r7, r0, r0, lsr r6 │ │ │ │ + rsbseq r3, r0, r0, lsl pc │ │ │ │ + rsbseq r7, r0, r6, lsl r6 │ │ │ │ + ldrshteq r3, [r0], #-236 @ 0xffffff14 │ │ │ │ + @ instruction: 0x0070759e │ │ │ │ + rsbseq r3, r0, lr, ror lr │ │ │ │ + rsbseq r7, r0, r2, lsl #11 │ │ │ │ + rsbseq r3, r0, r2, ror #28 │ │ │ │ + rsbseq r7, r0, r8, asr r5 │ │ │ │ + rsbseq r3, r0, r8, lsr lr │ │ │ │ + rsbseq r7, r0, lr, lsr r5 │ │ │ │ + rsbseq r3, r0, ip, lsl lr │ │ │ │ + rsbseq r7, r0, r2, lsr #10 │ │ │ │ + rsbseq r3, r0, r0, lsl #28 │ │ │ │ + rsbseq r7, r0, r6, lsl #10 │ │ │ │ + rsbseq r3, r0, r4, ror #27 │ │ │ │ ldrshteq r7, [r0], #-78 @ 0xffffffb2 │ │ │ │ - ldrsbteq r3, [r0], #-220 @ 0xffffff24 │ │ │ │ - ldrshteq r7, [r0], #-70 @ 0xffffffba │ │ │ │ mvnsmi lr, #737280 @ 0xb4000 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00a8f8cc │ │ │ │ @ instruction: 0xf8dfb08f │ │ │ │ @ instruction: 0xf8df2794 │ │ │ │ strcs r1, [r0, #-1940] @ 0xfffff86c │ │ │ │ @@ -212757,132 +212757,132 @@ │ │ │ │ @ instruction: 0xf735300c │ │ │ │ ldmdami sl!, {r0, r3, r4, r5, r9, fp, ip, sp, lr, pc}^ │ │ │ │ ldrbtmi r4, [r8], #-1569 @ 0xfffff9df │ │ │ │ blx ffe20500 │ │ │ │ svclt 0x0000e461 │ │ │ │ @ instruction: 0xffffbae9 │ │ │ │ rsbseq ip, fp, r2, ror #18 │ │ │ │ - rsbseq r1, r0, ip, ror #17 │ │ │ │ + ldrshteq r1, [r0], #-132 @ 0xffffff7c │ │ │ │ @ instruction: 0x000011b8 │ │ │ │ - rsbseq r7, r0, r0, ror r5 │ │ │ │ - rsbseq r7, r0, lr, lsr #8 │ │ │ │ - rsbseq r3, r0, ip, lsl #26 │ │ │ │ + rsbseq r7, r0, r8, ror r5 │ │ │ │ + rsbseq r7, r0, r6, lsr r4 │ │ │ │ + rsbseq r3, r0, r4, lsl sp │ │ │ │ rsbseq ip, fp, r6, lsl r9 │ │ │ │ andeq r1, r0, r5, ror #4 │ │ │ │ - rsbseq r7, r0, r8, lsr #10 │ │ │ │ - ldrsbteq r7, [r0], #-58 @ 0xffffffc6 │ │ │ │ + rsbseq r7, r0, r0, lsr r5 │ │ │ │ + rsbseq r7, r0, r2, ror #7 │ │ │ │ @ instruction: 0xffffb99b │ │ │ │ @ instruction: 0xffffc039 │ │ │ │ @ instruction: 0xffffcb4d │ │ │ │ @ instruction: 0xffffd965 │ │ │ │ - ldrsbteq r7, [r0], #-78 @ 0xffffffb2 │ │ │ │ + rsbseq r7, r0, r6, ror #9 │ │ │ │ @ instruction: 0xffffb41f │ │ │ │ - rsbseq r7, r0, lr, lsr r3 │ │ │ │ - rsbseq r3, r0, ip, lsl ip │ │ │ │ - rsbseq r7, r0, r0, lsr #6 │ │ │ │ - ldrshteq r3, [r0], #-190 @ 0xffffff42 │ │ │ │ - rsbseq r7, r0, r2, lsl #6 │ │ │ │ - rsbseq r3, r0, r0, ror #23 │ │ │ │ + rsbseq r7, r0, r6, asr #6 │ │ │ │ + rsbseq r3, r0, r4, lsr #24 │ │ │ │ + rsbseq r7, r0, r8, lsr #6 │ │ │ │ + rsbseq r3, r0, r6, lsl #24 │ │ │ │ + rsbseq r7, r0, sl, lsl #6 │ │ │ │ + rsbseq r3, r0, r8, ror #23 │ │ │ │ @ instruction: 0xffffc67d │ │ │ │ ldrdeq r0, [r0], -pc @ │ │ │ │ @ instruction: 0xffffb7b3 │ │ │ │ - ldrhteq r7, [r0], #-38 @ 0xffffffda │ │ │ │ - @ instruction: 0x00703b94 │ │ │ │ - @ instruction: 0x00707298 │ │ │ │ - rsbseq r3, r0, r6, ror fp │ │ │ │ - rsbseq r7, r0, r8, ror r2 │ │ │ │ - rsbseq r3, r0, lr, asr fp │ │ │ │ + ldrhteq r7, [r0], #-46 @ 0xffffffd2 │ │ │ │ + @ instruction: 0x00703b9c │ │ │ │ + rsbseq r7, r0, r0, lsr #5 │ │ │ │ + rsbseq r3, r0, lr, ror fp │ │ │ │ + rsbseq r7, r0, r0, lsl #5 │ │ │ │ + rsbseq r3, r0, r6, ror #22 │ │ │ │ @ instruction: 0xffffb577 │ │ │ │ - rsbseq r7, r0, sl, lsr #4 │ │ │ │ - rsbseq r3, r0, r8, lsl #22 │ │ │ │ + rsbseq r7, r0, r2, lsr r2 │ │ │ │ + rsbseq r3, r0, r0, lsl fp │ │ │ │ @ instruction: 0xffffaacd │ │ │ │ - ldrshteq r7, [r0], #-24 @ 0xffffffe8 │ │ │ │ - ldrsbteq r3, [r0], #-166 @ 0xffffff5a │ │ │ │ + rsbseq r7, r0, r0, lsl #4 │ │ │ │ + ldrsbteq r3, [r0], #-174 @ 0xffffff52 │ │ │ │ @ instruction: 0xffffcc0b │ │ │ │ - rsbseq r7, r0, r6, asr #3 │ │ │ │ - rsbseq r3, r0, r4, lsr #21 │ │ │ │ + rsbseq r7, r0, lr, asr #3 │ │ │ │ + rsbseq r3, r0, ip, lsr #21 │ │ │ │ @ instruction: 0xffffb1d5 │ │ │ │ - @ instruction: 0x00707194 │ │ │ │ - rsbseq r3, r0, r2, ror sl │ │ │ │ + @ instruction: 0x0070719c │ │ │ │ + rsbseq r3, r0, sl, ror sl │ │ │ │ @ instruction: 0xffffb12b │ │ │ │ - rsbseq r7, r0, r2, ror #2 │ │ │ │ - rsbseq r3, r0, r0, asr #20 │ │ │ │ + rsbseq r7, r0, sl, ror #2 │ │ │ │ + rsbseq r3, r0, r8, asr #20 │ │ │ │ @ instruction: 0xffffb0c1 │ │ │ │ - rsbseq r7, r0, r0, lsr r1 │ │ │ │ - rsbseq r3, r0, lr, lsl #20 │ │ │ │ + rsbseq r7, r0, r8, lsr r1 │ │ │ │ + rsbseq r3, r0, r6, lsl sl │ │ │ │ @ instruction: 0xffff8b9b │ │ │ │ - ldrshteq r7, [r0], #-10 │ │ │ │ - ldrsbteq r3, [r0], #-152 @ 0xffffff68 │ │ │ │ + rsbseq r7, r0, r2, lsl #2 │ │ │ │ + rsbseq r3, r0, r0, ror #19 │ │ │ │ @ instruction: 0xffff9571 │ │ │ │ - rsbseq r7, r0, r8, asr #1 │ │ │ │ - rsbseq r3, r0, r6, lsr #19 │ │ │ │ + ldrsbteq r7, [r0], #-0 │ │ │ │ + rsbseq r3, r0, lr, lsr #19 │ │ │ │ @ instruction: 0xffffc2e3 │ │ │ │ - @ instruction: 0x00707096 │ │ │ │ - rsbseq r3, r0, r4, ror r9 │ │ │ │ + @ instruction: 0x0070709e │ │ │ │ + rsbseq r3, r0, ip, ror r9 │ │ │ │ muleq r0, r5, sl │ │ │ │ - rsbseq r7, r0, r4, rrx │ │ │ │ - rsbseq r3, r0, r2, asr #18 │ │ │ │ + rsbseq r7, r0, ip, rrx │ │ │ │ + rsbseq r3, r0, sl, asr #18 │ │ │ │ @ instruction: 0xffffd68d │ │ │ │ - rsbseq r7, r0, sl, lsr #32 │ │ │ │ - rsbseq r3, r0, r8, lsl #18 │ │ │ │ + rsbseq r7, r0, r2, lsr r0 │ │ │ │ + rsbseq r3, r0, r0, lsl r9 │ │ │ │ @ instruction: 0xffffb991 │ │ │ │ - ldrshteq r6, [r0], #-248 @ 0xffffff08 │ │ │ │ - ldrsbteq r3, [r0], #-134 @ 0xffffff7a │ │ │ │ + rsbseq r7, r0, r0 │ │ │ │ + ldrsbteq r3, [r0], #-142 @ 0xffffff72 │ │ │ │ @ instruction: 0xffff9387 │ │ │ │ - rsbseq r6, r0, r0, asr #31 │ │ │ │ - rsbseq r3, r0, r0, lsr #17 │ │ │ │ + rsbseq r6, r0, r8, asr #31 │ │ │ │ + rsbseq r3, r0, r8, lsr #17 │ │ │ │ @ instruction: 0xffff8a43 │ │ │ │ - @ instruction: 0x00706f94 │ │ │ │ - rsbseq r3, r0, r4, ror r8 │ │ │ │ + @ instruction: 0x00706f9c │ │ │ │ + rsbseq r3, r0, ip, ror r8 │ │ │ │ @ instruction: 0xffffce0d │ │ │ │ @ instruction: 0xffffcb7b │ │ │ │ - rsbseq r6, r0, r8, asr pc │ │ │ │ - rsbseq r3, r0, r8, lsr r8 │ │ │ │ + rsbseq r6, r0, r0, ror #30 │ │ │ │ + rsbseq r3, r0, r0, asr #16 │ │ │ │ @ instruction: 0xffff97cb │ │ │ │ - rsbseq r6, r0, ip, lsr #30 │ │ │ │ - rsbseq r3, r0, ip, lsl #16 │ │ │ │ + rsbseq r6, r0, r4, lsr pc │ │ │ │ + rsbseq r3, r0, r4, lsl r8 │ │ │ │ @ instruction: 0xffffd4a7 │ │ │ │ - rsbseq r6, r0, r0, lsl #30 │ │ │ │ - rsbseq r3, r0, r0, ror #15 │ │ │ │ + rsbseq r6, r0, r8, lsl #30 │ │ │ │ + rsbseq r3, r0, r8, ror #15 │ │ │ │ @ instruction: 0xffffc667 │ │ │ │ - ldrsbteq r6, [r0], #-228 @ 0xffffff1c │ │ │ │ - ldrhteq r3, [r0], #-116 @ 0xffffff8c │ │ │ │ + ldrsbteq r6, [r0], #-236 @ 0xffffff14 │ │ │ │ + ldrhteq r3, [r0], #-124 @ 0xffffff84 │ │ │ │ @ instruction: 0xffffc5eb │ │ │ │ - rsbseq r6, r0, r8, lsr #29 │ │ │ │ - rsbseq r3, r0, r8, lsl #15 │ │ │ │ - rsbseq r4, r0, r8, lsr #7 │ │ │ │ - rsbseq r7, r0, r2, lsl r0 │ │ │ │ - ldrshteq r1, [r0], #-46 @ 0xffffffd2 │ │ │ │ + ldrhteq r6, [r0], #-224 @ 0xffffff20 │ │ │ │ + @ instruction: 0x00703790 │ │ │ │ + ldrhteq r4, [r0], #-48 @ 0xffffffd0 │ │ │ │ + rsbseq r7, r0, sl, lsl r0 │ │ │ │ + rsbseq r1, r0, r6, lsl #6 │ │ │ │ andeq r0, r0, pc, asr #11 │ │ │ │ - rsbseq r6, r0, r2, ror #31 │ │ │ │ - rsbeq pc, pc, lr, asr #10 │ │ │ │ - rsbseq r6, r0, r0, lsr lr │ │ │ │ - rsbseq r3, r0, r0, lsl r7 │ │ │ │ - rsbseq r6, r0, r6, lsl lr │ │ │ │ - ldrshteq r3, [r0], #-102 @ 0xffffff9a │ │ │ │ - rsbeq pc, pc, r2, ror #10 │ │ │ │ - ldrhteq r6, [r0], #-240 @ 0xffffff10 │ │ │ │ - ldrsbteq r6, [r0], #-220 @ 0xffffff24 │ │ │ │ - ldrhteq r3, [r0], #-108 @ 0xffffff94 │ │ │ │ - rsbseq r5, r0, ip, lsl #10 │ │ │ │ - @ instruction: 0x00706f9e │ │ │ │ - rsbseq r6, r0, r2, lsr #27 │ │ │ │ - rsbseq r3, r0, r2, lsl #13 │ │ │ │ - rsbseq r6, r0, sl, lsl #31 │ │ │ │ - rsbseq r6, r0, r0, asr #31 │ │ │ │ - rsbseq r6, r0, r8, ror #26 │ │ │ │ - rsbseq r3, r0, r8, asr #12 │ │ │ │ - rsbseq r6, r0, ip, lsr #31 │ │ │ │ - ldrsbteq r6, [r0], #-254 @ 0xffffff02 │ │ │ │ - rsbseq r6, r0, lr, lsr #26 │ │ │ │ - rsbseq r3, r0, lr, lsl #12 │ │ │ │ + rsbseq r6, r0, sl, ror #31 │ │ │ │ + rsbeq pc, pc, r6, asr r5 @ │ │ │ │ + rsbseq r6, r0, r8, lsr lr │ │ │ │ + rsbseq r3, r0, r8, lsl r7 │ │ │ │ + rsbseq r6, r0, lr, lsl lr │ │ │ │ + ldrshteq r3, [r0], #-110 @ 0xffffff92 │ │ │ │ + rsbeq pc, pc, sl, ror #10 │ │ │ │ + ldrhteq r6, [r0], #-248 @ 0xffffff08 │ │ │ │ + rsbseq r6, r0, r4, ror #27 │ │ │ │ + rsbseq r3, r0, r4, asr #13 │ │ │ │ + rsbseq r5, r0, r4, lsl r5 │ │ │ │ + rsbseq r6, r0, r6, lsr #31 │ │ │ │ + rsbseq r6, r0, sl, lsr #27 │ │ │ │ + rsbseq r3, r0, sl, lsl #13 │ │ │ │ + @ instruction: 0x00706f92 │ │ │ │ rsbseq r6, r0, r8, asr #31 │ │ │ │ - rsbseq r7, r0, lr, lsr #32 │ │ │ │ - ldrshteq r6, [r0], #-194 @ 0xffffff3e │ │ │ │ - ldrsbteq r3, [r0], #-82 @ 0xffffffae │ │ │ │ + rsbseq r6, r0, r0, ror sp │ │ │ │ + rsbseq r3, r0, r0, asr r6 │ │ │ │ + ldrhteq r6, [r0], #-244 @ 0xffffff0c │ │ │ │ + rsbseq r6, r0, r6, ror #31 │ │ │ │ + rsbseq r6, r0, r6, lsr sp │ │ │ │ + rsbseq r3, r0, r6, lsl r6 │ │ │ │ + ldrsbteq r6, [r0], #-240 @ 0xffffff10 │ │ │ │ + rsbseq r7, r0, r6, lsr r0 │ │ │ │ + ldrshteq r6, [r0], #-202 @ 0xffffff36 │ │ │ │ + ldrsbteq r3, [r0], #-90 @ 0xffffffa6 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ bl fec39c18 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ssub8mi r0, r4, r0 │ │ │ │ @ instruction: 0xf7ffb082 │ │ │ │ stmdacs r1, {r0, r4, r5, r8, r9, fp, ip, sp, lr, pc} │ │ │ │ svclt 0x00084603 │ │ │ │ @@ -212893,16 +212893,16 @@ │ │ │ │ ldrbtmi r4, [r8], #-2054 @ 0xfffff7fa │ │ │ │ @ instruction: 0xf735300c │ │ │ │ stmdami r5, {r0, r1, r2, r5, r8, fp, ip, sp, lr, pc} │ │ │ │ ldrbtmi r9, [r8], #-2305 @ 0xfffff6ff │ │ │ │ @ instruction: 0xf9e2f735 │ │ │ │ ldrmi r9, [r8], -r1, lsl #22 │ │ │ │ ldclt 0, cr11, [r0, #-8] │ │ │ │ - rsbseq r6, r0, lr, asr #21 │ │ │ │ - rsbseq r3, r0, lr, lsr #7 │ │ │ │ + ldrsbteq r6, [r0], #-166 @ 0xffffff5a │ │ │ │ + ldrhteq r3, [r0], #-54 @ 0xffffffca │ │ │ │ mvnsmi lr, #737280 @ 0xb4000 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00a0f8cc │ │ │ │ @ instruction: 0x460fb091 │ │ │ │ @ instruction: 0x46064972 │ │ │ │ movwls r4, #54928 @ 0xd690 │ │ │ │ @@ -213017,26 +213017,26 @@ │ │ │ │ @ instruction: 0xf832f735 │ │ │ │ ldrbtmi r4, [r8], #-2064 @ 0xfffff7f0 │ │ │ │ @ instruction: 0xf8eef735 │ │ │ │ @ instruction: 0xf72ee76b │ │ │ │ svclt 0x0000ed7a │ │ │ │ @ instruction: 0x007bbf94 │ │ │ │ @ instruction: 0x000011b8 │ │ │ │ - rsbseq r0, r0, r2, lsl pc │ │ │ │ - rsbseq r6, r0, r2, lsl sl │ │ │ │ - ldrdeq pc, [pc], #-48 @ │ │ │ │ + rsbseq r0, r0, sl, lsl pc │ │ │ │ + rsbseq r6, r0, sl, lsl sl │ │ │ │ + ldrdeq pc, [pc], #-56 @ │ │ │ │ ldrshteq fp, [fp], #-234 @ 0xffffff16 │ │ │ │ - rsbseq r6, r0, r6, asr #19 │ │ │ │ - rsbseq r3, r0, r6, lsr #5 │ │ │ │ - rsbseq r6, r0, lr, lsl r9 │ │ │ │ - ldrshteq r3, [r0], #-30 @ 0xffffffe2 │ │ │ │ - rsbseq r6, r0, r2, lsl #18 │ │ │ │ - rsbseq r3, r0, r2, ror #3 │ │ │ │ - rsbseq r6, r0, r4, ror #17 │ │ │ │ - rsbseq r6, r0, lr, lsl ip │ │ │ │ + rsbseq r6, r0, lr, asr #19 │ │ │ │ + rsbseq r3, r0, lr, lsr #5 │ │ │ │ + rsbseq r6, r0, r6, lsr #18 │ │ │ │ + rsbseq r3, r0, r6, lsl #4 │ │ │ │ + rsbseq r6, r0, sl, lsl #18 │ │ │ │ + rsbseq r3, r0, sl, ror #3 │ │ │ │ + rsbseq r6, r0, ip, ror #17 │ │ │ │ + rsbseq r6, r0, r6, lsr #24 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x0070f8cc │ │ │ │ rsbgt pc, ip, #14614528 @ 0xdf0000 │ │ │ │ bmi fe7b44e0 │ │ │ │ ldrbtmi fp, [ip], #155 @ 0x9b │ │ │ │ @@ -213192,24 +213192,24 @@ │ │ │ │ mvnscc pc, pc, asr #32 │ │ │ │ @ instruction: 0xf7344478 │ │ │ │ @ instruction: 0xf04fff91 │ │ │ │ @ instruction: 0xe7c432ff │ │ │ │ rsbseq fp, fp, lr, ror sp │ │ │ │ @ instruction: 0x000011b8 │ │ │ │ rsbseq fp, fp, ip, asr #26 │ │ │ │ - rsbseq r6, r0, r2, ror r7 │ │ │ │ - @ instruction: 0x0070669e │ │ │ │ - rsbseq r2, r0, lr, ror pc │ │ │ │ + rsbseq r6, r0, sl, ror r7 │ │ │ │ + rsbseq r6, r0, r6, lsr #13 │ │ │ │ + rsbseq r2, r0, r6, lsl #31 │ │ │ │ + rsbseq r6, r0, sl, lsl #13 │ │ │ │ + rsbseq r2, r0, sl, ror #30 │ │ │ │ rsbseq r6, r0, r2, lsl #13 │ │ │ │ - rsbseq r2, r0, r2, ror #30 │ │ │ │ - rsbseq r6, r0, sl, ror r6 │ │ │ │ - rsbseq r6, r0, lr, asr #12 │ │ │ │ - rsbseq r2, r0, lr, lsr #30 │ │ │ │ - rsbseq r6, r0, lr, lsr #12 │ │ │ │ - rsbseq r2, r0, ip, lsl #30 │ │ │ │ + rsbseq r6, r0, r6, asr r6 │ │ │ │ + rsbseq r2, r0, r6, lsr pc │ │ │ │ + rsbseq r6, r0, r6, lsr r6 │ │ │ │ + rsbseq r2, r0, r4, lsl pc │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x0088f8cc │ │ │ │ ldmmi r1!, {r2, r9, sl, lr}^ │ │ │ │ ldmibmi r1!, {r0, r2, r4, r7, ip, sp, pc}^ │ │ │ │ smlsdxcs r0, r8, r4, r4 │ │ │ │ @@ -213450,46 +213450,46 @@ │ │ │ │ @ instruction: 0xf734300c │ │ │ │ stmdami r4!, {r0, r1, r2, r3, r6, r7, sl, fp, ip, sp, lr, pc} │ │ │ │ mvnscc pc, pc, asr #32 │ │ │ │ @ instruction: 0xf7344478 │ │ │ │ ldrb pc, [r1, r9, lsl #27] @ │ │ │ │ rsbseq fp, fp, ip, asr #21 │ │ │ │ @ instruction: 0x000011b8 │ │ │ │ - rsbseq r0, r0, r6, lsl sl │ │ │ │ - rsbseq r6, r0, sl, lsl r5 │ │ │ │ - ldrshteq r2, [r0], #-218 @ 0xffffff26 │ │ │ │ - rsbseq r6, r0, r2, lsl #10 │ │ │ │ - rsbseq r2, r0, r2, ror #27 │ │ │ │ - ldrshteq r6, [r0], #-76 @ 0xffffffb4 │ │ │ │ - ldrshteq r6, [r0], #-56 @ 0xffffffc8 │ │ │ │ - ldrhteq r6, [r0], #-54 @ 0xffffffca │ │ │ │ - rsbseq r6, r0, r8, ror r7 │ │ │ │ + rsbseq r0, r0, lr, lsl sl │ │ │ │ + rsbseq r6, r0, r2, lsr #10 │ │ │ │ + rsbseq r2, r0, r2, lsl #28 │ │ │ │ + rsbseq r6, r0, sl, lsl #10 │ │ │ │ + rsbseq r2, r0, sl, ror #27 │ │ │ │ + rsbseq r6, r0, r4, lsl #10 │ │ │ │ + rsbseq r6, r0, r0, lsl #8 │ │ │ │ + ldrhteq r6, [r0], #-62 @ 0xffffffc2 │ │ │ │ + rsbseq r6, r0, r0, lsl #15 │ │ │ │ rsbseq fp, fp, r4, lsr #17 │ │ │ │ - rsbseq r6, r0, r0, lsl #7 │ │ │ │ - rsbseq r2, r0, r0, ror #24 │ │ │ │ - rsbseq r6, r0, r6, ror #6 │ │ │ │ - rsbseq r2, r0, r6, asr #24 │ │ │ │ - rsbseq r6, r0, ip, asr #6 │ │ │ │ - rsbseq r6, r0, lr, lsr #13 │ │ │ │ - rsbseq r6, r0, r6, ror #5 │ │ │ │ - rsbseq r2, r0, r6, asr #23 │ │ │ │ - rsbseq r6, r0, r4, asr #5 │ │ │ │ - rsbseq r6, r0, r6, asr r6 │ │ │ │ - rsbseq r6, r0, ip, lsr #5 │ │ │ │ - rsbseq r2, r0, ip, lsl #23 │ │ │ │ - @ instruction: 0x00706292 │ │ │ │ - rsbseq r2, r0, r2, ror fp │ │ │ │ - rsbseq r6, r0, r8, ror r2 │ │ │ │ - rsbseq r2, r0, r6, asr fp │ │ │ │ - rsbseq r6, r0, sl, asr r2 │ │ │ │ - rsbseq r2, r0, r8, lsr fp │ │ │ │ - rsbseq r6, r0, sl, lsr r2 │ │ │ │ - rsbseq r6, r0, r4, ror r5 │ │ │ │ - rsbseq r6, r0, lr, lsl r2 │ │ │ │ - ldrshteq r2, [r0], #-172 @ 0xffffff54 │ │ │ │ + rsbseq r6, r0, r8, lsl #7 │ │ │ │ + rsbseq r2, r0, r8, ror #24 │ │ │ │ + rsbseq r6, r0, lr, ror #6 │ │ │ │ + rsbseq r2, r0, lr, asr #24 │ │ │ │ + rsbseq r6, r0, r4, asr r3 │ │ │ │ + ldrhteq r6, [r0], #-102 @ 0xffffff9a │ │ │ │ + rsbseq r6, r0, lr, ror #5 │ │ │ │ + rsbseq r2, r0, lr, asr #23 │ │ │ │ + rsbseq r6, r0, ip, asr #5 │ │ │ │ + rsbseq r6, r0, lr, asr r6 │ │ │ │ + ldrhteq r6, [r0], #-36 @ 0xffffffdc │ │ │ │ + @ instruction: 0x00702b94 │ │ │ │ + @ instruction: 0x0070629a │ │ │ │ + rsbseq r2, r0, sl, ror fp │ │ │ │ + rsbseq r6, r0, r0, lsl #5 │ │ │ │ + rsbseq r2, r0, lr, asr fp │ │ │ │ + rsbseq r6, r0, r2, ror #4 │ │ │ │ + rsbseq r2, r0, r0, asr #22 │ │ │ │ + rsbseq r6, r0, r2, asr #4 │ │ │ │ + rsbseq r6, r0, ip, ror r5 │ │ │ │ + rsbseq r6, r0, r6, lsr #4 │ │ │ │ + rsbseq r2, r0, r4, lsl #22 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ blhi 21e84c │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ bleq fe1216d0 │ │ │ │ stclmi 2, cr15, [ip, #-692] @ 0xfffffd4c │ │ │ │ bmi fe274df0 │ │ │ │ @@ -213626,25 +213626,25 @@ │ │ │ │ mvnscc pc, pc, asr #32 │ │ │ │ @ instruction: 0xf7344478 │ │ │ │ @ instruction: 0xf04ffc2d │ │ │ │ @ instruction: 0xe71133ff │ │ │ │ rsbseq fp, fp, r4, ror #12 │ │ │ │ @ instruction: 0x000011b8 │ │ │ │ rsbseq fp, fp, r8, lsr #12 │ │ │ │ - rsbseq r6, r0, r6, lsl #2 │ │ │ │ - rsbseq r6, r0, r6, rrx │ │ │ │ - rsbseq r2, r0, r6, asr #18 │ │ │ │ - rsbseq r6, r0, r2, asr r0 │ │ │ │ - rsbeq pc, pc, r8, ror #3 │ │ │ │ - rsbseq r5, r0, r8, asr #31 │ │ │ │ - rsbseq r2, r0, r8, lsr #17 │ │ │ │ - rsbseq r5, r0, r6, lsl #31 │ │ │ │ - rsbseq r2, r0, r6, ror #16 │ │ │ │ - rsbseq r5, r0, r6, ror #30 │ │ │ │ - rsbseq r2, r0, r4, asr #16 │ │ │ │ + rsbseq r6, r0, lr, lsl #2 │ │ │ │ + rsbseq r6, r0, lr, rrx │ │ │ │ + rsbseq r2, r0, lr, asr #18 │ │ │ │ + rsbseq r6, r0, sl, asr r0 │ │ │ │ + strdeq pc, [pc], #-16 @ │ │ │ │ + ldrsbteq r5, [r0], #-240 @ 0xffffff10 │ │ │ │ + ldrhteq r2, [r0], #-128 @ 0xffffff80 │ │ │ │ + rsbseq r5, r0, lr, lsl #31 │ │ │ │ + rsbseq r2, r0, lr, ror #16 │ │ │ │ + rsbseq r5, r0, lr, ror #30 │ │ │ │ + rsbseq r2, r0, ip, asr #16 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ bl fec3a800 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, lr, r0, asr #31 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ stmib sp, {r4, sl, fp, ip, pc}^ │ │ │ │ stmib sp, {r0, r3, sl, fp, lr, pc}^ │ │ │ │ @@ -213663,16 +213663,16 @@ │ │ │ │ andcc r4, ip, r8, ror r4 │ │ │ │ blx a2131e │ │ │ │ stmdbls sp, {r0, r2, fp, lr} │ │ │ │ @ instruction: 0xf7344478 │ │ │ │ blls 4625d4 │ │ │ │ andlt r4, lr, r8, lsl r6 │ │ │ │ svclt 0x0000bd10 │ │ │ │ - rsbseq r5, r0, r8, asr #29 │ │ │ │ - rsbseq r2, r0, r8, lsr #15 │ │ │ │ + ldrsbteq r5, [r0], #-224 @ 0xffffff20 │ │ │ │ + ldrhteq r2, [r0], #-112 @ 0xffffff90 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl fec3a870 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r3, r8, ror #31 │ │ │ │ stmiavs r8, {r0, r2, r9, sl, lr}^ │ │ │ │ andls r4, r1, #12, 12 @ 0xc00000 │ │ │ │ mrc2 3, 1, pc, cr10, cr0, {0} │ │ │ │ @@ -213695,19 +213695,19 @@ │ │ │ │ @ instruction: 0x51a3f241 │ │ │ │ streq pc, [r8], #-111 @ 0xffffff91 │ │ │ │ andcc r4, ip, r8, ror r4 │ │ │ │ blx ff9213a4 │ │ │ │ ldrbtmi r4, [r8], #-2054 @ 0xfffff7fa │ │ │ │ blx fe8213ae │ │ │ │ svclt 0x0000e7df │ │ │ │ - rsbseq r0, r0, sl, lsl r3 │ │ │ │ - rsbseq r5, r0, r2, ror #28 │ │ │ │ - rsbseq r2, r0, r2, asr #14 │ │ │ │ - rsbseq r5, r0, r0, asr #28 │ │ │ │ - rsbseq r5, r0, sl, lsr #30 │ │ │ │ + rsbseq r0, r0, r2, lsr #6 │ │ │ │ + rsbseq r5, r0, sl, ror #28 │ │ │ │ + rsbseq r2, r0, sl, asr #14 │ │ │ │ + rsbseq r5, r0, r8, asr #28 │ │ │ │ + rsbseq r5, r0, r2, lsr pc │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ bl fec3a8fc │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ stmiavs r8, {r3, r4, r5, r6, r7, r8, r9, sl, fp}^ │ │ │ │ vmax.u16 d4, d0, d12 │ │ │ │ stmdbmi fp, {r0, r1, r2, r4, r5, r6, r7, r8, sl, fp, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf72e4479 │ │ │ │ @@ -213717,17 +213717,17 @@ │ │ │ │ @ instruction: 0x51b8f241 │ │ │ │ andcc r4, ip, r8, ror r4 │ │ │ │ blx feea13f8 │ │ │ │ ldrbtmi r4, [r8], #-2053 @ 0xfffff7fb │ │ │ │ blx 1da1402 │ │ │ │ rscscc pc, pc, pc, asr #32 │ │ │ │ svclt 0x0000bd10 │ │ │ │ - @ instruction: 0x00700294 │ │ │ │ - rsbseq r5, r0, ip, ror #27 │ │ │ │ - ldrsbteq r5, [r0], #-230 @ 0xffffff1a │ │ │ │ + @ instruction: 0x0070029c │ │ │ │ + ldrshteq r5, [r0], #-212 @ 0xffffff2c │ │ │ │ + ldrsbteq r5, [r0], #-238 @ 0xffffff12 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ bl fec3a94c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ stmiavs r8, {r3, r4, r5, r6, r7, r8, r9, sl, fp}^ │ │ │ │ vmax.u16 d4, d0, d12 │ │ │ │ stmdbmi sl, {r0, r1, r2, r3, r6, r7, r8, sl, fp, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf72e4479 │ │ │ │ @@ -213736,17 +213736,17 @@ │ │ │ │ stmdami r7, {r4, r8, sl, fp, ip, sp, pc} │ │ │ │ bicpl pc, pc, r1, asr #4 │ │ │ │ andcc r4, ip, r8, ror r4 │ │ │ │ blx fe4a1448 │ │ │ │ ldrbtmi r4, [r8], #-2052 @ 0xfffff7fc │ │ │ │ blx 13a1452 │ │ │ │ ldclt 0, cr2, [r0, #-0] │ │ │ │ - rsbseq r0, r0, r4, asr #4 │ │ │ │ - @ instruction: 0x00705d9c │ │ │ │ - rsbseq r5, r0, r6, lsl #29 │ │ │ │ + rsbseq r0, r0, ip, asr #4 │ │ │ │ + rsbseq r5, r0, r4, lsr #27 │ │ │ │ + rsbseq r5, r0, lr, lsl #29 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ bl fec3a998 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ stmiavs r8, {r3, r4, r5, r6, r7, r8, r9, sl, fp}^ │ │ │ │ vmax.u16 d4, d0, d12 │ │ │ │ ldmdbmi r5, {r0, r3, r5, r7, r8, sl, fp, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf72e4479 │ │ │ │ @@ -213765,17 +213765,17 @@ │ │ │ │ blx 7a14b2 │ │ │ │ bleq 21ee60 │ │ │ │ svclt 0x0000bd10 │ │ │ │ andhi pc, r0, pc, lsr #7 │ │ │ │ ... │ │ │ │ addge r9, r7, #46, 30 @ 0xb8 │ │ │ │ ldrbtpl r4, [sp], #-686 @ 0xfffffd52 │ │ │ │ - ldrshteq r0, [r0], #-24 @ 0xffffffe8 │ │ │ │ - rsbseq r5, r0, ip, lsr sp │ │ │ │ - rsbseq r5, r0, r6, lsr #28 │ │ │ │ + rsbseq r0, r0, r0, lsl #4 │ │ │ │ + rsbseq r5, r0, r4, asr #26 │ │ │ │ + rsbseq r5, r0, lr, lsr #28 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ bl fec3aa10 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ stmiavs r8, {r3, r4, r5, r6, r7, r8, r9, sl, fp}^ │ │ │ │ vmax.u16 d4, d0, d12 │ │ │ │ ldmdbmi r5, {r0, r2, r3, r5, r6, r8, sl, fp, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf72e4479 │ │ │ │ @@ -213794,17 +213794,17 @@ │ │ │ │ blx ff8a1528 │ │ │ │ bleq 21eed8 │ │ │ │ svclt 0x0000bd10 │ │ │ │ andhi pc, r0, pc, lsr #7 │ │ │ │ ... │ │ │ │ addge r9, r7, #46, 30 @ 0xb8 │ │ │ │ ldrbtpl r4, [sp], #-686 @ 0xfffffd52 │ │ │ │ - rsbseq r0, r0, r0, lsl #3 │ │ │ │ - rsbseq r5, r0, r4, asr #25 │ │ │ │ - rsbseq r5, r0, lr, lsr #27 │ │ │ │ + rsbseq r0, r0, r8, lsl #3 │ │ │ │ + rsbseq r5, r0, ip, asr #25 │ │ │ │ + ldrhteq r5, [r0], #-214 @ 0xffffff2a │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ bl fec3aa88 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ stmiavs r8, {r3, r4, r5, r6, r7, r8, r9, sl, fp}^ │ │ │ │ vmax.u16 d4, d0, d12 │ │ │ │ stmdbmi sl, {r0, r4, r5, r8, sl, fp, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf72e4479 │ │ │ │ @@ -213813,17 +213813,17 @@ │ │ │ │ stmdami r7, {r4, r8, sl, fp, ip, sp, pc} │ │ │ │ tstpvs ip, r1, asr #4 @ p-variant is OBSOLETE │ │ │ │ andcc r4, ip, r8, ror r4 │ │ │ │ @ instruction: 0xf9f0f734 │ │ │ │ ldrbtmi r4, [r8], #-2052 @ 0xfffff7fc │ │ │ │ blx fec2158c │ │ │ │ ldclt 0, cr2, [r0, #-0] │ │ │ │ - rsbseq r0, r0, r8, lsl #2 │ │ │ │ - rsbseq r5, r0, r0, ror #24 │ │ │ │ - rsbseq r5, r0, sl, asr #26 │ │ │ │ + rsbseq r0, r0, r0, lsl r1 │ │ │ │ + rsbseq r5, r0, r8, ror #24 │ │ │ │ + rsbseq r5, r0, r2, asr sp │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ bl fec3aad4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r6, r0, ror #31 │ │ │ │ stmiavs r8, {r2, r9, sl, lr}^ │ │ │ │ vrhadd.u16 d9, d0, d5 │ │ │ │ ldmdbmi r1!, {r0, r3, r8, sl, fp, ip, sp, lr, pc} │ │ │ │ @@ -213872,21 +213872,21 @@ │ │ │ │ andcc r4, ip, r8, ror r4 │ │ │ │ @ instruction: 0xf97ef734 │ │ │ │ stmdbls r5, {r1, r3, fp, lr} │ │ │ │ @ instruction: 0xf7344478 │ │ │ │ blls 262288 │ │ │ │ andlt r4, r6, r8, lsl r6 │ │ │ │ svclt 0x0000bd10 │ │ │ │ - ldrhteq r0, [r0], #-8 │ │ │ │ - ldrhteq r5, [r0], #-188 @ 0xffffff44 │ │ │ │ - @ instruction: 0x0070249c │ │ │ │ - @ instruction: 0x00705b9c │ │ │ │ - rsbseq r5, r0, r6, lsl #25 │ │ │ │ - rsbseq r5, r0, ip, ror fp │ │ │ │ - rsbseq r2, r0, ip, asr r4 │ │ │ │ + rsbseq r0, r0, r0, asr #1 │ │ │ │ + rsbseq r5, r0, r4, asr #23 │ │ │ │ + rsbseq r2, r0, r4, lsr #9 │ │ │ │ + rsbseq r5, r0, r4, lsr #23 │ │ │ │ + rsbseq r5, r0, lr, lsl #25 │ │ │ │ + rsbseq r5, r0, r4, lsl #23 │ │ │ │ + rsbseq r2, r0, r4, ror #8 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00b0f8cc │ │ │ │ ldrmi fp, [lr], -fp, lsl #1 │ │ │ │ strmi r4, [r9], sl, ror #22 │ │ │ │ strmi r4, [r5], -sl, ror #18 │ │ │ │ @@ -213992,27 +213992,27 @@ │ │ │ │ ldmdami r2, {r0, r4, r7, fp, ip, sp, lr, pc} │ │ │ │ mvnscc pc, pc, asr #32 │ │ │ │ @ instruction: 0xf7344478 │ │ │ │ @ instruction: 0xf04ff94b │ │ │ │ @ instruction: 0xe7ad33ff │ │ │ │ ldcl 7, cr15, [r4, #180] @ 0xb4 │ │ │ │ @ instruction: 0x000011b8 │ │ │ │ - strhteq pc, [pc], #-248 @ │ │ │ │ + rsbeq pc, pc, r0, asr #31 │ │ │ │ rsbseq fp, fp, r4, lsr #32 │ │ │ │ - rsbseq r5, r0, sl, ror #21 │ │ │ │ - rsbseq r5, r0, r0, asr sl │ │ │ │ + ldrshteq r5, [r0], #-162 @ 0xffffff5e │ │ │ │ + rsbseq r5, r0, r8, asr sl │ │ │ │ rsbseq sl, fp, ip, lsr #30 │ │ │ │ - ldrshteq r5, [r0], #-152 @ 0xffffff68 │ │ │ │ - ldrsbteq r2, [r0], #-40 @ 0xffffffd8 │ │ │ │ - ldrsbteq r5, [r0], #-154 @ 0xffffff66 │ │ │ │ - ldrhteq r2, [r0], #-42 @ 0xffffffd6 │ │ │ │ - ldrhteq r5, [r0], #-156 @ 0xffffff64 │ │ │ │ - @ instruction: 0x0070229c │ │ │ │ - rsbseq r5, r0, r2, lsr #19 │ │ │ │ - rsbseq r2, r0, r0, lsl #5 │ │ │ │ + rsbseq r5, r0, r0, lsl #20 │ │ │ │ + rsbseq r2, r0, r0, ror #5 │ │ │ │ + rsbseq r5, r0, r2, ror #19 │ │ │ │ + rsbseq r2, r0, r2, asr #5 │ │ │ │ + rsbseq r5, r0, r4, asr #19 │ │ │ │ + rsbseq r2, r0, r4, lsr #5 │ │ │ │ + rsbseq r5, r0, sl, lsr #19 │ │ │ │ + rsbseq r2, r0, r8, lsl #5 │ │ │ │ andeq r0, r0, r0 │ │ │ │ stmdbvs fp, {r1, r8, fp, sp, lr} │ │ │ │ svcvs 0x009b6f90 │ │ │ │ ldrbmi r1, [r0, -r0, asr #21]! │ │ │ │ bl e41f8 │ │ │ │ stmdane r3, {r1, r7, r9, ip}^ │ │ │ │ blvs 49f224 │ │ │ │ @@ -214237,26 +214237,26 @@ │ │ │ │ ldrbtmi r9, [r8], #-2311 @ 0xfffff6f9 │ │ │ │ @ instruction: 0xff64f733 │ │ │ │ ldr r9, [ip, -r7, lsl #22] │ │ │ │ bl ffca1c08 │ │ │ │ rsbseq sl, fp, r4, lsr sp │ │ │ │ @ instruction: 0x000011b8 │ │ │ │ rsbseq sl, fp, sl, lsl sp │ │ │ │ - rsbseq r5, r0, sl, lsl #23 │ │ │ │ - rsbseq r2, r0, r6, ror r0 │ │ │ │ - rsbseq r5, r0, lr, ror #22 │ │ │ │ - rsbseq r2, r0, sl, asr r0 │ │ │ │ - ldrshteq r5, [r0], #-160 @ 0xffffff60 │ │ │ │ - ldrsbteq r1, [r0], #-252 @ 0xffffff04 │ │ │ │ - rsbseq r5, r0, sl, lsl sl │ │ │ │ - rsbseq r1, r0, r6, lsl #30 │ │ │ │ - rsbseq r5, r0, r4, ror #19 │ │ │ │ - ldrsbteq r1, [r0], #-224 @ 0xffffff20 │ │ │ │ - rsbseq r5, r0, r6, asr #19 │ │ │ │ - ldrhteq r1, [r0], #-226 @ 0xffffff1e │ │ │ │ + @ instruction: 0x00705b92 │ │ │ │ + rsbseq r2, r0, lr, ror r0 │ │ │ │ + rsbseq r5, r0, r6, ror fp │ │ │ │ + rsbseq r2, r0, r2, rrx │ │ │ │ + ldrshteq r5, [r0], #-168 @ 0xffffff58 │ │ │ │ + rsbseq r1, r0, r4, ror #31 │ │ │ │ + rsbseq r5, r0, r2, lsr #20 │ │ │ │ + rsbseq r1, r0, lr, lsl #30 │ │ │ │ + rsbseq r5, r0, ip, ror #19 │ │ │ │ + ldrsbteq r1, [r0], #-232 @ 0xffffff18 │ │ │ │ + rsbseq r5, r0, lr, asr #19 │ │ │ │ + ldrhteq r1, [r0], #-234 @ 0xffffff16 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl fec3b198 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldmdbmi r6, {r3, r5, r6, r7, r8, r9, sl, fp} │ │ │ │ ldrmi fp, [r5], -r2, lsl #1 │ │ │ │ ldrbtmi r4, [r9], #-1542 @ 0xfffff9fa │ │ │ │ @ instruction: 0xf5baf02d │ │ │ │ @@ -214275,17 +214275,17 @@ │ │ │ │ ldrbtmi r4, [r8], #-2055 @ 0xfffff7f9 │ │ │ │ @ instruction: 0xf733300c │ │ │ │ stmdami r6, {r0, r1, r2, r4, r6, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ ldrbtmi r9, [r8], #-2305 @ 0xfffff6ff │ │ │ │ @ instruction: 0xff12f733 │ │ │ │ ldrmi r9, [r8], -r1, lsl #22 │ │ │ │ ldcllt 0, cr11, [r0, #-8]! │ │ │ │ - rsbseq r4, r0, r2, asr r4 │ │ │ │ - rsbseq r5, r0, r2, lsr #18 │ │ │ │ - rsbseq r1, r0, lr, lsl #28 │ │ │ │ + rsbseq r4, r0, sl, asr r4 │ │ │ │ + rsbseq r5, r0, sl, lsr #18 │ │ │ │ + rsbseq r1, r0, r6, lsl lr │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl fec3b20c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ stmdbmi fp, {r4, r5, r6, r7, r8, r9, sl, fp} │ │ │ │ ldrmi r4, [r5], -r6, lsl #12 │ │ │ │ @ instruction: 0xf02d4479 │ │ │ │ strmi pc, [r4], -r1, lsl #11 │ │ │ │ @@ -214293,15 +214293,15 @@ │ │ │ │ strtmi fp, [r0], -r8, asr #2 │ │ │ │ @ instruction: 0xf96ef310 │ │ │ │ strtmi r4, [fp], -r1, lsl #12 │ │ │ │ ldmib r1, {r4, r5, r9, sl, lr}^ │ │ │ │ vpaddl.s8 d17, d0 │ │ │ │ andcs pc, r1, pc, ror #16 │ │ │ │ svclt 0x0000bd70 │ │ │ │ - rsbseq r4, r0, r0, ror #7 │ │ │ │ + rsbseq r4, r0, r8, ror #7 │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl fec3b24c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ stmdbmi r4!, {r5, r6, r7, r8, r9, sl, fp}^ │ │ │ │ ldrmi fp, [r6], -r3, lsl #1 │ │ │ │ ldrbtmi r4, [r9], #-1541 @ 0xfffff9fb │ │ │ │ @ instruction: 0xf560f02d │ │ │ │ @@ -214398,36 +214398,36 @@ │ │ │ │ vtst.8 d20, d3, d10 │ │ │ │ ldrbtmi r0, [r8], #-356 @ 0xfffffe9c │ │ │ │ @ instruction: 0xf733300c │ │ │ │ ldmdami r8, {r0, r1, r2, r3, r4, r6, r8, sl, fp, ip, sp, lr, pc} │ │ │ │ ldrbtmi r4, [r8], #-1569 @ 0xfffff9df │ │ │ │ mrc2 7, 0, pc, cr10, cr3, {1} │ │ │ │ svclt 0x0000e75a │ │ │ │ - @ instruction: 0x0070439e │ │ │ │ - rsbseq r5, r0, ip, lsr #17 │ │ │ │ - rsbseq r5, r0, sl, ror r8 │ │ │ │ - rsbseq r1, r0, r6, ror #26 │ │ │ │ - rsbseq r5, r0, r4, lsl #17 │ │ │ │ - rsbseq r5, r0, r2, asr #16 │ │ │ │ - rsbseq r1, r0, lr, lsr #26 │ │ │ │ - rsbseq r5, r0, r8, asr r8 │ │ │ │ - rsbseq r5, r0, r2, asr r8 │ │ │ │ - ldrshteq r5, [r0], #-112 @ 0xffffff90 │ │ │ │ - ldrsbteq r1, [r0], #-204 @ 0xffffff34 │ │ │ │ - ldrsbteq r5, [r0], #-118 @ 0xffffff8a │ │ │ │ - rsbseq r1, r0, r2, asr #25 │ │ │ │ - rsbseq r5, r0, r4, lsl r8 │ │ │ │ - rsbseq r5, r0, lr, lsl #16 │ │ │ │ - rsbseq r5, r0, r4, lsl #15 │ │ │ │ - rsbseq r1, r0, r0, ror ip │ │ │ │ - rsbseq r5, r0, sl, ror #14 │ │ │ │ - rsbseq r1, r0, r6, asr ip │ │ │ │ - rsbseq r5, r0, sl, asr #15 │ │ │ │ - rsbseq r5, r0, r2, lsr r7 │ │ │ │ - rsbseq r1, r0, lr, lsl ip │ │ │ │ + rsbseq r4, r0, r6, lsr #7 │ │ │ │ + ldrhteq r5, [r0], #-132 @ 0xffffff7c │ │ │ │ + rsbseq r5, r0, r2, lsl #17 │ │ │ │ + rsbseq r1, r0, lr, ror #26 │ │ │ │ + rsbseq r5, r0, ip, lsl #17 │ │ │ │ + rsbseq r5, r0, sl, asr #16 │ │ │ │ + rsbseq r1, r0, r6, lsr sp │ │ │ │ + rsbseq r5, r0, r0, ror #16 │ │ │ │ + rsbseq r5, r0, sl, asr r8 │ │ │ │ + ldrshteq r5, [r0], #-120 @ 0xffffff88 │ │ │ │ + rsbseq r1, r0, r4, ror #25 │ │ │ │ + ldrsbteq r5, [r0], #-126 @ 0xffffff82 │ │ │ │ + rsbseq r1, r0, sl, asr #25 │ │ │ │ + rsbseq r5, r0, ip, lsl r8 │ │ │ │ + rsbseq r5, r0, r6, lsl r8 │ │ │ │ + rsbseq r5, r0, ip, lsl #15 │ │ │ │ + rsbseq r1, r0, r8, ror ip │ │ │ │ + rsbseq r5, r0, r2, ror r7 │ │ │ │ + rsbseq r1, r0, lr, asr ip │ │ │ │ + ldrsbteq r5, [r0], #-114 @ 0xffffff8e │ │ │ │ + rsbseq r5, r0, sl, lsr r7 │ │ │ │ + rsbseq r1, r0, r6, lsr #24 │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl fec3b444 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ stmdbmi r4, {r3, r6, r7, r8, r9, sl, fp}^ │ │ │ │ ldrmi fp, [r5], -r9, lsl #1 │ │ │ │ ldrbtmi r4, [r9], #-1540 @ 0xfffff9fc │ │ │ │ @ instruction: 0xf02d4e42 │ │ │ │ @@ -214492,29 +214492,29 @@ │ │ │ │ stc 6, cr4, [sp, #128] @ 0x80 │ │ │ │ ldrbtmi r0, [sl], #-2816 @ 0xfffff500 │ │ │ │ vhadd.s8 , q2, │ │ │ │ ldrtmi r4, [r2], -r0, lsr #12 │ │ │ │ @ instruction: 0xf0414629 │ │ │ │ strdcs pc, [r1], -pc @ │ │ │ │ ldcllt 0, cr11, [r0, #36]! @ 0x24 │ │ │ │ - rsbseq r4, r0, r6, lsr #3 │ │ │ │ - rsbseq r5, r0, r4, asr #15 │ │ │ │ - rsbseq r5, r0, r0, lsl #15 │ │ │ │ + rsbseq r4, r0, lr, lsr #3 │ │ │ │ + rsbseq r5, r0, ip, asr #15 │ │ │ │ rsbseq r5, r0, r8, lsl #15 │ │ │ │ - rsbseq r5, r0, r2, lsl #15 │ │ │ │ - rsbseq r5, r0, ip, lsl #15 │ │ │ │ - rsbseq r5, r0, lr, lsl #15 │ │ │ │ - @ instruction: 0x00705798 │ │ │ │ - rsbseq r5, r0, lr, lsl #14 │ │ │ │ - rsbseq r5, r0, r8, lsl r7 │ │ │ │ - rsbseq r7, r2, r0, lsl #26 │ │ │ │ - rsbseq r5, r0, r8, lsl #15 │ │ │ │ - rsbseq r8, r3, r2, ror r6 │ │ │ │ + @ instruction: 0x00705790 │ │ │ │ + rsbseq r5, r0, sl, lsl #15 │ │ │ │ + @ instruction: 0x00705794 │ │ │ │ + @ instruction: 0x00705796 │ │ │ │ + rsbseq r5, r0, r0, lsr #15 │ │ │ │ rsbseq r5, r0, r6, lsl r7 │ │ │ │ - rsbseq r5, r0, r2, lsl r7 │ │ │ │ + rsbseq r5, r0, r0, lsr #14 │ │ │ │ + rsbseq r7, r2, r8, lsl #26 │ │ │ │ + @ instruction: 0x00705790 │ │ │ │ + rsbseq r8, r3, sl, ror r6 │ │ │ │ + rsbseq r5, r0, lr, lsl r7 │ │ │ │ + rsbseq r5, r0, sl, lsl r7 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00c8f8cc │ │ │ │ blvs 17b5c20 │ │ │ │ strmi fp, [r6], -r5, lsl #1 │ │ │ │ blcs f5bf0 │ │ │ │ @@ -214574,23 +214574,23 @@ │ │ │ │ andcc pc, r8, r3, asr r8 @ │ │ │ │ bfi r6, fp, #17, #3 │ │ │ │ @ instruction: 0x46394652 │ │ │ │ @ instruction: 0xf0414630 │ │ │ │ blvs be0a10 │ │ │ │ eorcc pc, r4, r3, asr r8 @ │ │ │ │ bfi r6, fp, (invalid: 17:7) │ │ │ │ - @ instruction: 0x0070569c │ │ │ │ - rsbseq r8, r3, r4, lsr #11 │ │ │ │ - rsbseq r5, r0, r0, ror r6 │ │ │ │ - rsbseq r5, r0, r2, ror #12 │ │ │ │ - rsbseq r7, r1, r0, lsl #25 │ │ │ │ - rsbseq ip, r3, lr, ror #11 │ │ │ │ - rsbseq r5, r0, r8, lsl r6 │ │ │ │ - rsbeq pc, pc, r8, ror #14 │ │ │ │ - rsbseq r7, r6, r0, asr r5 │ │ │ │ + rsbseq r5, r0, r4, lsr #13 │ │ │ │ + rsbseq r8, r3, ip, lsr #11 │ │ │ │ + rsbseq r5, r0, r8, ror r6 │ │ │ │ + rsbseq r5, r0, sl, ror #12 │ │ │ │ + rsbseq r7, r1, r8, lsl #25 │ │ │ │ + ldrshteq ip, [r3], #-86 @ 0xffffffaa │ │ │ │ + rsbseq r5, r0, r0, lsr #12 │ │ │ │ + rsbeq pc, pc, r0, ror r7 @ │ │ │ │ + rsbseq r7, r6, r8, asr r5 │ │ │ │ mvnsmi lr, sp, lsr #18 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00b8f8cc │ │ │ │ @ instruction: 0x461c497a │ │ │ │ addlt r4, ip, sl, ror fp │ │ │ │ bvs 6756c8 │ │ │ │ @@ -214712,16 +214712,16 @@ │ │ │ │ stmdacs r0, {r1, r9, fp, ip, pc} │ │ │ │ @ instruction: 0xe7acd09e │ │ │ │ ldmda sl!, {r0, r2, r3, r5, r8, r9, sl, ip, sp, lr, pc} │ │ │ │ ... │ │ │ │ rsbseq sl, fp, r0, lsr r5 │ │ │ │ @ instruction: 0x000011b8 │ │ │ │ rsbseq sl, fp, r4, ror #8 │ │ │ │ - rsbseq r5, r0, ip, ror #4 │ │ │ │ - rsbseq r1, r0, r8, asr r7 │ │ │ │ + rsbseq r5, r0, r4, ror r2 │ │ │ │ + rsbseq r1, r0, r0, ror #14 │ │ │ │ mvnsmi lr, #737280 @ 0xb4000 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d8f8cc │ │ │ │ stcls 0, cr11, [sl], {131} @ 0x83 │ │ │ │ addsmi r6, ip, #36, 16 @ 0x240000 │ │ │ │ andcs sp, r1, r3, lsl #22 │ │ │ │ @@ -214759,19 +214759,19 @@ │ │ │ │ vadd.i8 d20, d2, d9 │ │ │ │ ldrbtmi r6, [r8], #-400 @ 0xfffffe70 │ │ │ │ @ instruction: 0xf733300c │ │ │ │ stmdami r7, {r0, r1, r3, r7, r9, fp, ip, sp, lr, pc} │ │ │ │ mvnscc pc, pc, asr #32 │ │ │ │ @ instruction: 0xf7334478 │ │ │ │ strb pc, [lr, r5, asr #22]! @ │ │ │ │ - rsbseq r5, r0, r6, ror r3 │ │ │ │ - rsbseq r5, r0, sl, lsr #3 │ │ │ │ - @ instruction: 0x00701694 │ │ │ │ - rsbseq r5, r0, sl, lsl #3 │ │ │ │ - rsbseq r1, r0, r4, ror r6 │ │ │ │ + rsbseq r5, r0, lr, ror r3 │ │ │ │ + ldrhteq r5, [r0], #-18 @ 0xffffffee │ │ │ │ + @ instruction: 0x0070169c │ │ │ │ + @ instruction: 0x00705192 │ │ │ │ + rsbseq r1, r0, ip, ror r6 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ bl fec3b9a8 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldclvs 15, cr0, [r3, #704] @ 0x2c0 │ │ │ │ @ instruction: 0x4604b092 │ │ │ │ eorsle r2, pc, r0, lsl #22 │ │ │ │ blvc 91fe00 │ │ │ │ @@ -214992,16 +214992,16 @@ │ │ │ │ ... │ │ │ │ stmdahi r0, {r2, r3, r4, r7, r8, sl, ip, sp, lr} │ │ │ │ mrc2 4, 1, lr, cr7, cr12, {1} │ │ │ │ rscsle sl, r1, #252, 18 @ 0x3f0000 │ │ │ │ svccc 0x0050624d │ │ │ │ stmdahi r0, {r2, r3, r4, r7, r8, sl, ip, sp, lr} │ │ │ │ mrcvc 4, 1, lr, cr7, cr12, {1} │ │ │ │ - ldrhteq r5, [r0], #-4 │ │ │ │ - rsbseq r5, r0, lr, lsr r2 │ │ │ │ + ldrhteq r5, [r0], #-12 │ │ │ │ + rsbseq r5, r0, r6, asr #4 │ │ │ │ blne ff2a0610 │ │ │ │ blx 520708 │ │ │ │ vldr s26, [r2, #692] @ 0x2b4 │ │ │ │ vldr d5, [pc, #120] @ e4bc4 │ │ │ │ vadd.f64 d7, d1, d2 │ │ │ │ ldr r1, [pc], r5, lsl #22 │ │ │ │ stmdahi r0, {r2, r3, r4, r7, r8, sl, ip, sp, lr} │ │ │ │ @@ -215365,49 +215365,49 @@ │ │ │ │ stmdami r9!, {r0, r1, r4, r6, r7, r8, sl, fp, ip, sp, lr, pc} │ │ │ │ ldrbtmi r4, [r8], #-1569 @ 0xfffff9df │ │ │ │ mcr2 7, 4, pc, cr14, cr2, {1} @ │ │ │ │ svclt 0x0000e5dd │ │ │ │ ... │ │ │ │ @ instruction: 0x007b9e94 │ │ │ │ @ instruction: 0x000011b8 │ │ │ │ - rsbseq r4, r0, lr, asr ip │ │ │ │ - rsbseq r1, r0, r8, asr #2 │ │ │ │ + rsbseq r4, r0, r6, ror #24 │ │ │ │ + rsbseq r1, r0, r0, asr r1 │ │ │ │ rsbseq r9, fp, r2, asr sp │ │ │ │ - rsbseq r4, r0, r6, asr #23 │ │ │ │ - ldrhteq r1, [r0], #-2 │ │ │ │ - @ instruction: 0x00704b96 │ │ │ │ - rsbseq r1, r0, r2, lsl #1 │ │ │ │ - rsbseq r4, r0, r8, lsr #22 │ │ │ │ - rsbseq r1, r0, r2, lsl r0 │ │ │ │ - ldrshteq r4, [r0], #-170 @ 0xffffff56 │ │ │ │ - rsbseq r0, r0, r6, ror #31 │ │ │ │ - rsbseq r4, r0, r8, lsr #21 │ │ │ │ - @ instruction: 0x00700f94 │ │ │ │ - rsbseq r4, r0, lr, lsl #21 │ │ │ │ - rsbseq r0, r0, sl, ror pc │ │ │ │ - rsbseq r4, r0, r2, ror #20 │ │ │ │ - rsbseq r0, r0, lr, asr #30 │ │ │ │ - rsbseq r4, r0, r4, lsl sl │ │ │ │ - rsbseq r0, r0, r0, lsl #30 │ │ │ │ - rsbseq r4, r0, r6, ror #19 │ │ │ │ - ldrsbteq r0, [r0], #-226 @ 0xffffff1e │ │ │ │ - rsbseq r4, r0, ip, lsr #19 │ │ │ │ - @ instruction: 0x00700e98 │ │ │ │ - rsbseq r4, r0, r8, ror r9 │ │ │ │ - rsbseq r0, r0, r4, ror #28 │ │ │ │ - rsbseq r4, r0, r8, lsr r9 │ │ │ │ - rsbseq r0, r0, r4, lsr #28 │ │ │ │ - rsbseq r4, r0, r6, lsl #18 │ │ │ │ - ldrshteq r0, [r0], #-210 @ 0xffffff2e │ │ │ │ - rsbseq r4, r0, lr, asr #16 │ │ │ │ - rsbseq r0, r0, sl, lsr sp │ │ │ │ - rsbseq r4, r0, r4, lsr r8 │ │ │ │ - rsbseq r0, r0, r0, lsr #26 │ │ │ │ - rsbseq r4, r0, sl, lsl r8 │ │ │ │ - rsbseq r0, r0, r6, lsl #26 │ │ │ │ + rsbseq r4, r0, lr, asr #23 │ │ │ │ + ldrhteq r1, [r0], #-10 │ │ │ │ + @ instruction: 0x00704b9e │ │ │ │ + rsbseq r1, r0, sl, lsl #1 │ │ │ │ + rsbseq r4, r0, r0, lsr fp │ │ │ │ + rsbseq r1, r0, sl, lsl r0 │ │ │ │ + rsbseq r4, r0, r2, lsl #22 │ │ │ │ + rsbseq r0, r0, lr, ror #31 │ │ │ │ + ldrhteq r4, [r0], #-160 @ 0xffffff60 │ │ │ │ + @ instruction: 0x00700f9c │ │ │ │ + @ instruction: 0x00704a96 │ │ │ │ + rsbseq r0, r0, r2, lsl #31 │ │ │ │ + rsbseq r4, r0, sl, ror #20 │ │ │ │ + rsbseq r0, r0, r6, asr pc │ │ │ │ + rsbseq r4, r0, ip, lsl sl │ │ │ │ + rsbseq r0, r0, r8, lsl #30 │ │ │ │ + rsbseq r4, r0, lr, ror #19 │ │ │ │ + ldrsbteq r0, [r0], #-234 @ 0xffffff16 │ │ │ │ + ldrhteq r4, [r0], #-148 @ 0xffffff6c │ │ │ │ + rsbseq r0, r0, r0, lsr #29 │ │ │ │ + rsbseq r4, r0, r0, lsl #19 │ │ │ │ + rsbseq r0, r0, ip, ror #28 │ │ │ │ + rsbseq r4, r0, r0, asr #18 │ │ │ │ + rsbseq r0, r0, ip, lsr #28 │ │ │ │ + rsbseq r4, r0, lr, lsl #18 │ │ │ │ + ldrshteq r0, [r0], #-218 @ 0xffffff26 │ │ │ │ + rsbseq r4, r0, r6, asr r8 │ │ │ │ + rsbseq r0, r0, r2, asr #26 │ │ │ │ + rsbseq r4, r0, ip, lsr r8 │ │ │ │ + rsbseq r0, r0, r8, lsr #26 │ │ │ │ + rsbseq r4, r0, r2, lsr #16 │ │ │ │ + rsbseq r0, r0, lr, lsl #26 │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl fec3c3a0 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldrmi r0, [r5], -r8, asr #31 │ │ │ │ blmi 19b7b34 │ │ │ │ ldrbtmi fp, [sl], #-137 @ 0xffffff77 │ │ │ │ ldmdavs fp, {r0, r1, r4, r6, r7, fp, ip, lr} │ │ │ │ @@ -215506,25 +215506,25 @@ │ │ │ │ ldrbtmi r3, [r8], #-511 @ 0xfffffe01 │ │ │ │ ldc2l 7, cr15, [r4, #-200]! @ 0xffffff38 │ │ │ │ @ instruction: 0xf72ce7df │ │ │ │ svclt 0x0000ea00 │ │ │ │ rsbseq r9, fp, r2, ror #16 │ │ │ │ @ instruction: 0x000011b8 │ │ │ │ rsbseq r9, fp, ip, asr #16 │ │ │ │ - rsbseq r4, r0, ip, lsl #17 │ │ │ │ - rsbseq r4, r0, ip, lsl #13 │ │ │ │ - rsbseq r0, r0, r8, ror fp │ │ │ │ - rsbseq r4, r0, r2, ror #12 │ │ │ │ - rsbseq r0, r0, lr, asr #22 │ │ │ │ - rsbseq r4, r0, r6, lsr #12 │ │ │ │ - rsbseq r0, r0, r0, lsl fp │ │ │ │ - rsbseq r4, r0, r4, lsl #12 │ │ │ │ - ldrshteq r0, [r0], #-160 @ 0xffffff60 │ │ │ │ - rsbseq r4, r0, r8, ror #11 │ │ │ │ - ldrsbteq r0, [r0], #-162 @ 0xffffff5e │ │ │ │ + @ instruction: 0x00704894 │ │ │ │ + @ instruction: 0x00704694 │ │ │ │ + rsbseq r0, r0, r0, lsl #23 │ │ │ │ + rsbseq r4, r0, sl, ror #12 │ │ │ │ + rsbseq r0, r0, r6, asr fp │ │ │ │ + rsbseq r4, r0, lr, lsr #12 │ │ │ │ + rsbseq r0, r0, r8, lsl fp │ │ │ │ + rsbseq r4, r0, ip, lsl #12 │ │ │ │ + ldrshteq r0, [r0], #-168 @ 0xffffff58 │ │ │ │ + ldrshteq r4, [r0], #-80 @ 0xffffffb0 │ │ │ │ + ldrsbteq r0, [r0], #-170 @ 0xffffff56 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ bl fec3c574 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strdlt r0, [r2], r0 @ │ │ │ │ @ instruction: 0x461c6912 │ │ │ │ @ instruction: 0xf7ff9201 │ │ │ │ bls 164fac │ │ │ │ @@ -215538,16 +215538,16 @@ │ │ │ │ andcc r4, ip, r8, ror r4 │ │ │ │ ldc2l 7, cr15, [r4], #-200 @ 0xffffff38 │ │ │ │ stmdbls r1, {r0, r2, fp, lr} │ │ │ │ @ instruction: 0xf7324478 │ │ │ │ blls 164874 │ │ │ │ andlt r4, r2, r8, lsl r6 │ │ │ │ svclt 0x0000bd10 │ │ │ │ - rsbseq r4, r0, ip, asr r5 │ │ │ │ - rsbseq r0, r0, r8, asr #20 │ │ │ │ + rsbseq r4, r0, r4, ror #10 │ │ │ │ + rsbseq r0, r0, r0, asr sl │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl fec3c5d0 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r3, r8, ror #31 │ │ │ │ @ instruction: 0x461d6912 │ │ │ │ @ instruction: 0xf7ff9201 │ │ │ │ bls 164f50 │ │ │ │ @@ -215571,16 +215571,16 @@ │ │ │ │ ldrbtmi r7, [r8], #-487 @ 0xfffffe19 │ │ │ │ @ instruction: 0xf732300c │ │ │ │ stmdami r5, {r0, r4, r5, sl, fp, ip, sp, lr, pc} │ │ │ │ ldrbtmi r4, [r8], #-1569 @ 0xfffff9df │ │ │ │ stc2l 7, cr15, [ip], #200 @ 0xc8 │ │ │ │ andlt r4, r3, r0, lsr #12 │ │ │ │ svclt 0x0000bd30 │ │ │ │ - ldrsbteq r4, [r0], #-70 @ 0xffffffba │ │ │ │ - rsbseq r0, r0, r2, asr #19 │ │ │ │ + ldrsbteq r4, [r0], #-78 @ 0xffffffb2 │ │ │ │ + rsbseq r0, r0, sl, asr #19 │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl fec3c654 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r3, r0, ror #31 │ │ │ │ @ instruction: 0x460c4615 │ │ │ │ @ instruction: 0x4606461f │ │ │ │ @ instruction: 0xf7a4f03f │ │ │ │ @@ -215627,22 +215627,22 @@ │ │ │ │ ldrbtcc pc, [pc], #79 @ e550c @ │ │ │ │ andcc r4, ip, r8, ror r4 │ │ │ │ blx ff1231de │ │ │ │ @ instruction: 0xf04f480a │ │ │ │ ldrbtmi r3, [r8], #-511 @ 0xfffffe01 │ │ │ │ ldc2l 7, cr15, [sl], #-200 @ 0xffffff38 │ │ │ │ svclt 0x0000e7c7 │ │ │ │ - rsbseq r4, r0, r8, lsl r6 │ │ │ │ + rsbseq r4, r0, r0, lsr #12 │ │ │ │ andeq r5, r0, r9, ror r7 │ │ │ │ @ instruction: 0xffffeeef │ │ │ │ andeq r5, r0, r1, lsl r3 │ │ │ │ - rsbseq r4, r0, r2, lsl r4 │ │ │ │ - ldrshteq r0, [r0], #-142 @ 0xffffff72 │ │ │ │ - ldrshteq r4, [r0], #-52 @ 0xffffffcc │ │ │ │ - ldrsbteq r0, [r0], #-142 @ 0xffffff72 │ │ │ │ + rsbseq r4, r0, sl, lsl r4 │ │ │ │ + rsbseq r0, r0, r6, lsl #18 │ │ │ │ + ldrshteq r4, [r0], #-60 @ 0xffffffc4 │ │ │ │ + rsbseq r0, r0, r6, ror #17 │ │ │ │ blcs ffb74 │ │ │ │ ldrblt sp, [r0, #-67]! @ 0xffffffbd │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e0f8cc │ │ │ │ addlt r6, r4, sl, asr #19 │ │ │ │ strmi r4, [lr], -r5, lsl #12 │ │ │ │ @@ -215672,17 +215672,17 @@ │ │ │ │ addseq r4, r2, fp, ror r4 │ │ │ │ ldc2 7, cr15, [r8, #188]! @ 0xbc │ │ │ │ stmib r6, {r8, r9, sp}^ │ │ │ │ movwcs r3, #4870 @ 0x1306 │ │ │ │ andlt r4, r4, r8, lsl r6 │ │ │ │ movwcs fp, #7536 @ 0x1d70 │ │ │ │ @ instruction: 0x47704618 │ │ │ │ - rsbseq r4, r0, r2, ror r3 │ │ │ │ - rsbseq r0, r0, lr, asr r8 │ │ │ │ - rsbseq r4, r0, ip, asr #9 │ │ │ │ + rsbseq r4, r0, sl, ror r3 │ │ │ │ + rsbseq r0, r0, r6, ror #16 │ │ │ │ + ldrsbteq r4, [r0], #-68 @ 0xffffffbc │ │ │ │ ldrbmi lr, [r0, sp, lsr #18]! │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ blhi 220aa4 │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00a0f8cc │ │ │ │ strmi fp, [r5], -ip, lsl #1 │ │ │ │ ldrmi r4, [r9], r8, lsl #12 │ │ │ │ @@ -215795,31 +215795,31 @@ │ │ │ │ ldmdbmi r4, {r0, r3, r9, sl, ip, lr, pc} │ │ │ │ ldmdami r4, {r0, r3, r4, r5, r6, sl, lr} │ │ │ │ @ instruction: 0xf06f464a │ │ │ │ ldrbtmi r0, [r8], #-1800 @ 0xfffff8f8 │ │ │ │ blx c23486 │ │ │ │ ldmdbmi r1, {r0, r3, r4, r5, r6, r8, r9, sl, sp, lr, pc} │ │ │ │ @ instruction: 0xe7f44479 │ │ │ │ - rsbseq r4, r0, r4, asr #8 │ │ │ │ + rsbseq r4, r0, ip, asr #8 │ │ │ │ @ instruction: 0xfffffd77 │ │ │ │ andeq r6, r0, r3, lsl pc │ │ │ │ - rsbseq r4, r0, r0, lsl r2 │ │ │ │ - ldrshteq r0, [r0], #-108 @ 0xffffff94 │ │ │ │ - rsbseq r4, r0, ip, ror #3 │ │ │ │ - ldrsbteq r0, [r0], #-104 @ 0xffffff98 │ │ │ │ - ldrhteq r4, [r0], #-28 @ 0xffffffe4 │ │ │ │ - @ instruction: 0x0070439a │ │ │ │ - rsbseq r4, r0, r0, lsr #3 │ │ │ │ - ldrhteq r4, [r0], #-62 @ 0xffffffc2 │ │ │ │ - rsbseq r4, r0, r4, lsl #3 │ │ │ │ - rsbseq r0, r0, lr, ror #12 │ │ │ │ - rsbseq r4, r0, r8, ror #2 │ │ │ │ - rsbseq r4, r0, r4, lsr r3 │ │ │ │ - rsbseq r4, r0, lr, lsr #7 │ │ │ │ - rsbseq r4, r0, r8, lsl r3 │ │ │ │ + rsbseq r4, r0, r8, lsl r2 │ │ │ │ + rsbseq r0, r0, r4, lsl #14 │ │ │ │ + ldrshteq r4, [r0], #-20 @ 0xffffffec │ │ │ │ + rsbseq r0, r0, r0, ror #13 │ │ │ │ + rsbseq r4, r0, r4, asr #3 │ │ │ │ + rsbseq r4, r0, r2, lsr #7 │ │ │ │ + rsbseq r4, r0, r8, lsr #3 │ │ │ │ + rsbseq r4, r0, r6, asr #7 │ │ │ │ + rsbseq r4, r0, ip, lsl #3 │ │ │ │ + rsbseq r0, r0, r6, ror r6 │ │ │ │ + rsbseq r4, r0, r0, ror r1 │ │ │ │ + rsbseq r4, r0, ip, lsr r3 │ │ │ │ + ldrhteq r4, [r0], #-54 @ 0xffffffca │ │ │ │ + rsbseq r4, r0, r0, lsr #6 │ │ │ │ ldrbmi lr, [r0, sp, lsr #18]! │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x0080f8cc │ │ │ │ strbpl pc, [ip], #-2271 @ 0xfffff721 @ │ │ │ │ @ instruction: 0xf8dfb098 │ │ │ │ strmi r4, [pc], -ip, asr #8 │ │ │ │ @@ -216095,42 +216095,42 @@ │ │ │ │ blge 5104ac │ │ │ │ @ instruction: 0xf0434628 │ │ │ │ @ instruction: 0xe753f697 │ │ │ │ stcl 7, cr15, [r4, #-172]! @ 0xffffff54 │ │ │ │ rsbseq r9, fp, ip, ror #3 │ │ │ │ @ instruction: 0x000011b8 │ │ │ │ @ instruction: 0xfffffb7d │ │ │ │ - rsbseq r4, r0, sl, lsl r0 │ │ │ │ - rsbseq r0, r0, r6, lsl #10 │ │ │ │ + rsbseq r4, r0, r2, lsr #32 │ │ │ │ + rsbseq r0, r0, lr, lsl #10 │ │ │ │ rsbseq r9, fp, r4, lsl r1 │ │ │ │ - rsbeq pc, pc, r4, ror sl @ │ │ │ │ - rsbseq r3, r0, ip, asr pc │ │ │ │ - rsbseq r0, r0, r8, asr #8 │ │ │ │ - rsbseq r3, r0, r2, asr #30 │ │ │ │ - rsbseq r0, r0, lr, lsr #8 │ │ │ │ - rsbseq r3, r0, r4, lsl #30 │ │ │ │ - ldrshteq r0, [r0], #-48 @ 0xffffffd0 │ │ │ │ - rsbseq r3, r0, sl, lsr #29 │ │ │ │ - @ instruction: 0x00700396 │ │ │ │ - rsbseq r3, r0, ip, asr lr │ │ │ │ - rsbseq r4, r0, r8, lsl #2 │ │ │ │ - rsbseq r0, r0, ip, lsl r3 │ │ │ │ - ldrsbteq r3, [r0], #-222 @ 0xffffff22 │ │ │ │ - rsbseq r4, r0, r6, lsl r1 │ │ │ │ - @ instruction: 0x0070029a │ │ │ │ - rsbseq r3, r0, r8, lsl #27 │ │ │ │ - @ instruction: 0x00704094 │ │ │ │ - rsbseq r0, r0, r8, asr #4 │ │ │ │ - rsbseq r3, r0, r2, asr #26 │ │ │ │ - rsbseq r4, r0, lr, lsl r0 │ │ │ │ - rsbseq r0, r0, r2, lsl #4 │ │ │ │ - ldrshteq r3, [r0], #-204 @ 0xffffff34 │ │ │ │ - rsbseq r0, r0, r8, ror #3 │ │ │ │ - ldrsbteq r3, [r0], #-192 @ 0xffffff40 │ │ │ │ - rsbseq r3, r0, ip, asr pc │ │ │ │ + rsbeq pc, pc, ip, ror sl @ │ │ │ │ + rsbseq r3, r0, r4, ror #30 │ │ │ │ + rsbseq r0, r0, r0, asr r4 │ │ │ │ + rsbseq r3, r0, sl, asr #30 │ │ │ │ + rsbseq r0, r0, r6, lsr r4 │ │ │ │ + rsbseq r3, r0, ip, lsl #30 │ │ │ │ + ldrshteq r0, [r0], #-56 @ 0xffffffc8 │ │ │ │ + ldrhteq r3, [r0], #-226 @ 0xffffff1e │ │ │ │ + @ instruction: 0x0070039e │ │ │ │ + rsbseq r3, r0, r4, ror #28 │ │ │ │ + rsbseq r4, r0, r0, lsl r1 │ │ │ │ + rsbseq r0, r0, r4, lsr #6 │ │ │ │ + rsbseq r3, r0, r6, ror #27 │ │ │ │ + rsbseq r4, r0, lr, lsl r1 │ │ │ │ + rsbseq r0, r0, r2, lsr #5 │ │ │ │ + @ instruction: 0x00703d90 │ │ │ │ + @ instruction: 0x0070409c │ │ │ │ + rsbseq r0, r0, r0, asr r2 │ │ │ │ + rsbseq r3, r0, sl, asr #26 │ │ │ │ + rsbseq r4, r0, r6, lsr #32 │ │ │ │ + rsbseq r0, r0, sl, lsl #4 │ │ │ │ + rsbseq r3, r0, r4, lsl #26 │ │ │ │ + ldrshteq r0, [r0], #-16 │ │ │ │ + ldrsbteq r3, [r0], #-200 @ 0xffffff38 │ │ │ │ + rsbseq r3, r0, r4, ror #30 │ │ │ │ ldrbmi lr, [r0, sp, lsr #18]! │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00a8f8cc │ │ │ │ bmi 13f7550 │ │ │ │ blmi 13f7764 │ │ │ │ addlt r4, lr, sl, ror r4 │ │ │ │ @@ -216208,21 +216208,21 @@ │ │ │ │ @ instruction: 0xfffaf731 │ │ │ │ @ instruction: 0xf72be79e │ │ │ │ svclt 0x0000ec86 │ │ │ │ rsbseq r8, fp, r4, lsl sp │ │ │ │ @ instruction: 0x000011b8 │ │ │ │ @ instruction: 0xfffff72b │ │ │ │ andeq r7, r0, fp, asr r2 │ │ │ │ - ldrhteq r3, [r0], #-178 @ 0xffffff4e │ │ │ │ - @ instruction: 0x0070009e │ │ │ │ + ldrhteq r3, [r0], #-186 @ 0xffffff46 │ │ │ │ + rsbseq r0, r0, r6, lsr #1 │ │ │ │ rsbseq r8, fp, ip, lsr #25 │ │ │ │ - rsbseq r3, r0, r0, lsr #22 │ │ │ │ - rsbseq r0, r0, ip │ │ │ │ - ldrshteq r3, [r0], #-162 @ 0xffffff5e │ │ │ │ - ldrdeq pc, [pc], #-254 @ │ │ │ │ + rsbseq r3, r0, r8, lsr #22 │ │ │ │ + rsbseq r0, r0, r4, lsl r0 │ │ │ │ + ldrshteq r3, [r0], #-170 @ 0xffffff56 │ │ │ │ + rsbeq pc, pc, r6, ror #31 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x0090f8cc │ │ │ │ @ instruction: 0x4699b093 │ │ │ │ pkhtbmi r4, fp, r4, asr #22 │ │ │ │ @ instruction: 0x46054954 │ │ │ │ @@ -216306,24 +216306,24 @@ │ │ │ │ @ instruction: 0xf731300c │ │ │ │ stmdami lr, {r0, r2, r4, r5, r6, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ ldrbtmi r4, [r8], #-1569 @ 0xfffff9df │ │ │ │ @ instruction: 0xff30f731 │ │ │ │ @ instruction: 0xf72be798 │ │ │ │ svclt 0x0000ebbc │ │ │ │ @ instruction: 0x000011b8 │ │ │ │ - rsbseq r2, r0, r0, lsl #11 │ │ │ │ + rsbseq r2, r0, r8, lsl #11 │ │ │ │ @ instruction: 0x007b8b92 │ │ │ │ @ instruction: 0xfffff597 │ │ │ │ rsbseq r8, fp, r4, lsr #22 │ │ │ │ - @ instruction: 0x0070399c │ │ │ │ - rsbeq pc, pc, r8, lsl #29 │ │ │ │ - rsbseq r3, r0, r0, lsl #19 │ │ │ │ - rsbeq pc, pc, ip, ror #28 │ │ │ │ - rsbseq r3, r0, lr, asr r9 │ │ │ │ - rsbeq pc, pc, sl, asr #28 │ │ │ │ + rsbseq r3, r0, r4, lsr #19 │ │ │ │ + mlseq pc, r0, lr, pc @ │ │ │ │ + rsbseq r3, r0, r8, lsl #19 │ │ │ │ + rsbeq pc, pc, r4, ror lr @ │ │ │ │ + rsbseq r3, r0, r6, ror #18 │ │ │ │ + rsbeq pc, pc, r2, asr lr @ │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl fec3d1f0 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldmdbvs r5, {r5, r6, r7, r8, r9, sl, fp} │ │ │ │ stmdavs r3, {r0, r1, r2, r3, r4, r9, sl, lr}^ │ │ │ │ strmi fp, [r4], -r3, lsl #1 │ │ │ │ adcvs pc, lr, #12582912 @ 0xc00000 │ │ │ │ @@ -216395,21 +216395,21 @@ │ │ │ │ andlt r4, r3, r0, lsr r6 │ │ │ │ bmi 3d58d0 │ │ │ │ ldrtmi r4, [r9], -r0, lsr #12 │ │ │ │ blvs 12174c │ │ │ │ @ instruction: 0xf03f447a │ │ │ │ @ instruction: 0x4630f31b │ │ │ │ ldcllt 0, cr11, [r0, #12]! │ │ │ │ - @ instruction: 0x00702094 │ │ │ │ + @ instruction: 0x0070209c │ │ │ │ + rsbseq r2, r0, sl, asr #32 │ │ │ │ rsbseq r2, r0, r2, asr #32 │ │ │ │ - rsbseq r2, r0, sl, lsr r0 │ │ │ │ - rsbseq r3, r0, ip, lsl r8 │ │ │ │ - rsbeq pc, pc, r8, lsl #26 │ │ │ │ - rsbeq lr, pc, sl, lsl ip @ │ │ │ │ - rsbseq r2, r0, r0 │ │ │ │ + rsbseq r3, r0, r4, lsr #16 │ │ │ │ + rsbeq pc, pc, r0, lsl sp @ │ │ │ │ + rsbeq lr, pc, r2, lsr #24 │ │ │ │ + rsbseq r2, r0, r8 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00b8f8cc │ │ │ │ bmi 16779b0 │ │ │ │ addlt r4, r9, r6, asr fp │ │ │ │ @ instruction: 0xf8d7447a │ │ │ │ @@ -216497,21 +216497,21 @@ │ │ │ │ ldc2 7, cr15, [r8, #196]! @ 0xc4 │ │ │ │ @ instruction: 0xf72be7d7 │ │ │ │ svclt 0x0000ea44 │ │ │ │ ldrhteq r8, [fp], #-136 @ 0xffffff78 │ │ │ │ @ instruction: 0x000011b8 │ │ │ │ @ instruction: 0xffffda3f │ │ │ │ @ instruction: 0xffffda3d │ │ │ │ - rsbseq r3, r0, r4, asr #13 │ │ │ │ - rsbseq r3, r0, r6, lsl sl │ │ │ │ - rsbseq r3, r0, r4, lsr #13 │ │ │ │ - mlseq pc, r0, fp, pc @ │ │ │ │ + rsbseq r3, r0, ip, asr #13 │ │ │ │ + rsbseq r3, r0, lr, lsl sl │ │ │ │ + rsbseq r3, r0, ip, lsr #13 │ │ │ │ + mlseq pc, r8, fp, pc @ │ │ │ │ @ instruction: 0x007b879e │ │ │ │ - rsbseq r3, r0, lr, ror #12 │ │ │ │ - rsbeq pc, pc, sl, asr fp @ │ │ │ │ + rsbseq r3, r0, r6, ror r6 │ │ │ │ + rsbeq pc, pc, r2, ror #22 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r8 │ │ │ │ bl fec3d4e0 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0x46040ff0 │ │ │ │ ldrmi r4, [r5], -r8, lsl #12 │ │ │ │ @ instruction: 0xf80cf30e │ │ │ │ ldmdavs fp, {r0, r1, r5, r6, fp, sp, lr} │ │ │ │ @@ -216525,16 +216525,16 @@ │ │ │ │ @ instruction: 0xf6424806 │ │ │ │ ldrbtmi r6, [r8], #-504 @ 0xfffffe08 │ │ │ │ @ instruction: 0xf731300c │ │ │ │ stmdami r4, {r0, r1, r3, r4, r5, r7, sl, fp, ip, sp, lr, pc} │ │ │ │ ldrbtmi r4, [r8], #-1569 @ 0xfffff9df │ │ │ │ ldc2l 7, cr15, [r6, #-196]! @ 0xffffff3c │ │ │ │ ldclt 6, cr4, [r8, #-128]! @ 0xffffff80 │ │ │ │ - rsbseq r3, r0, sl, ror #11 │ │ │ │ - ldrdeq pc, [pc], #-166 @ │ │ │ │ + ldrshteq r3, [r0], #-82 @ 0xffffffae │ │ │ │ + ldrdeq pc, [pc], #-174 @ │ │ │ │ mvnsmi lr, sp, lsr #18 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d0f8cc │ │ │ │ ldrdgt pc, [ip], #143 @ 0x8f @ │ │ │ │ ldrmi fp, [r4], -r6, lsl #1 │ │ │ │ ldrbtmi r4, [ip], #2618 @ 0xa3a │ │ │ │ @@ -216595,16 +216595,16 @@ │ │ │ │ blls 1e5800 │ │ │ │ @ instruction: 0xf72be7a5 │ │ │ │ svclt 0x0000e980 │ │ │ │ rsbseq r8, fp, r2, asr #13 │ │ │ │ @ instruction: 0x000011b8 │ │ │ │ @ instruction: 0x007b8692 │ │ │ │ andeq r2, r0, sp, lsr #5 │ │ │ │ - rsbseq r3, r0, r8, ror #9 │ │ │ │ - ldrdeq pc, [pc], #-148 @ │ │ │ │ + ldrshteq r3, [r0], #-64 @ 0xffffffc0 │ │ │ │ + ldrdeq pc, [pc], #-156 @ │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00a8f8cc │ │ │ │ umulllt r4, sp, r1, r6 │ │ │ │ blmi 1ab8dfc │ │ │ │ @ instruction: 0x7010f8d9 │ │ │ │ @@ -216709,22 +216709,22 @@ │ │ │ │ ldc2 7, cr15, [r0], {49} @ 0x31 │ │ │ │ @ instruction: 0xf72be743 │ │ │ │ svclt 0x0000e89c │ │ │ │ rsbseq r8, fp, r8, lsr #11 │ │ │ │ @ instruction: 0x000011b8 │ │ │ │ rsbseq r8, fp, lr, lsl #11 │ │ │ │ @ instruction: 0xffffe2e9 │ │ │ │ - rsbseq r3, r0, sl, asr #7 │ │ │ │ - strhteq pc, [pc], #-134 @ │ │ │ │ - ldrhteq r3, [r0], #-50 @ 0xffffffce │ │ │ │ - mlseq pc, lr, r8, pc @ │ │ │ │ - rsbseq r3, r0, sl, lsr r3 │ │ │ │ - rsbeq pc, pc, r6, lsr #16 │ │ │ │ - rsbseq r3, r0, lr, lsl r3 │ │ │ │ - rsbeq pc, pc, sl, lsl #16 │ │ │ │ + ldrsbteq r3, [r0], #-50 @ 0xffffffce │ │ │ │ + strhteq pc, [pc], #-142 @ │ │ │ │ + ldrhteq r3, [r0], #-58 @ 0xffffffc6 │ │ │ │ + rsbeq pc, pc, r6, lsr #17 │ │ │ │ + rsbseq r3, r0, r2, asr #6 │ │ │ │ + rsbeq pc, pc, lr, lsr #16 │ │ │ │ + rsbseq r3, r0, r6, lsr #6 │ │ │ │ + rsbeq pc, pc, r2, lsl r8 @ │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r8 │ │ │ │ bl fec3d834 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0x46040ff0 │ │ │ │ ldrmi r4, [r5], -r8, lsl #12 │ │ │ │ cdp2 3, 6, cr15, cr2, cr13, {0} │ │ │ │ ldmdavs fp, {r0, r1, r5, r6, fp, sp, lr} │ │ │ │ @@ -216738,16 +216738,16 @@ │ │ │ │ @ instruction: 0xf6424806 │ │ │ │ ldrbtmi r6, [r8], #-486 @ 0xfffffe1a │ │ │ │ @ instruction: 0xf731300c │ │ │ │ stmdami r4, {r0, r4, r8, r9, fp, ip, sp, lr, pc} │ │ │ │ ldrbtmi r4, [r8], #-1569 @ 0xfffff9df │ │ │ │ blx ff424342 │ │ │ │ ldclt 6, cr4, [r8, #-128]! @ 0xffffff80 │ │ │ │ - @ instruction: 0x00703296 │ │ │ │ - rsbeq pc, pc, r2, lsl #15 │ │ │ │ + @ instruction: 0x0070329e │ │ │ │ + rsbeq pc, pc, sl, lsl #15 │ │ │ │ ldrbmi lr, [r0, sp, lsr #18]! │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00c8f8cc │ │ │ │ bmi fe637ef4 │ │ │ │ blmi fe637f14 │ │ │ │ addlt r4, r6, sl, ror r4 │ │ │ │ @@ -216897,26 +216897,26 @@ │ │ │ │ @ instruction: 0xf7314478 │ │ │ │ @ instruction: 0xf04ffa97 │ │ │ │ @ instruction: 0xe6e432ff │ │ │ │ svc 0x0020f72a │ │ │ │ rsbseq r8, fp, r0, ror r3 │ │ │ │ @ instruction: 0x000011b8 │ │ │ │ rsbseq r8, fp, r6, asr r3 │ │ │ │ - rsbseq r3, r0, lr, lsl #4 │ │ │ │ - strdeq pc, [pc], #-106 @ │ │ │ │ - ldrsbteq r3, [r0], #-34 @ 0xffffffde │ │ │ │ - rsbseq r3, r0, r8, lsr r1 │ │ │ │ - rsbeq pc, pc, r4, lsr #12 │ │ │ │ - rsbseq r3, r0, ip, asr #1 │ │ │ │ - strhteq pc, [pc], #-88 @ │ │ │ │ - rsbseq r3, r0, lr, lsl r2 │ │ │ │ - rsbseq r3, r0, r0, asr r0 │ │ │ │ - rsbeq pc, pc, ip, lsr r5 @ │ │ │ │ - rsbseq r3, r0, lr, lsr #32 │ │ │ │ - rsbeq pc, pc, r8, lsl r5 @ │ │ │ │ + rsbseq r3, r0, r6, lsl r2 │ │ │ │ + rsbeq pc, pc, r2, lsl #14 │ │ │ │ + ldrsbteq r3, [r0], #-42 @ 0xffffffd6 │ │ │ │ + rsbseq r3, r0, r0, asr #2 │ │ │ │ + rsbeq pc, pc, ip, lsr #12 │ │ │ │ + ldrsbteq r3, [r0], #-4 │ │ │ │ + rsbeq pc, pc, r0, asr #11 │ │ │ │ + rsbseq r3, r0, r6, lsr #4 │ │ │ │ + rsbseq r3, r0, r8, asr r0 │ │ │ │ + rsbeq pc, pc, r4, asr #10 │ │ │ │ + rsbseq r3, r0, r6, lsr r0 │ │ │ │ + rsbeq pc, pc, r0, lsr #10 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r8 │ │ │ │ bl fec3db34 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ b 156a8fc │ │ │ │ suble r0, ip, r3, lsl #10 │ │ │ │ ldrdgt pc, [r4], -r0 │ │ │ │ stmdbvs r9, {r1, r2, r4, r7, r9, sl, lr} │ │ │ │ @@ -216971,20 +216971,20 @@ │ │ │ │ vst2.8 {d20-d21}, [pc], sl │ │ │ │ ldrbtmi r6, [r8], #-327 @ 0xfffffeb9 │ │ │ │ @ instruction: 0xf731300c │ │ │ │ stmdami r8, {r0, r1, r2, r3, r4, r5, r8, fp, ip, sp, lr, pc} │ │ │ │ ldrbtmi r4, [r8], #-1569 @ 0xfffff9df │ │ │ │ @ instruction: 0xf9faf731 │ │ │ │ svclt 0x0000e7b7 │ │ │ │ - rsbseq r2, r0, sl, lsr pc │ │ │ │ - rsbeq pc, pc, r6, lsr #8 │ │ │ │ - rsbseq r2, r0, sl, lsl pc │ │ │ │ - rsbeq pc, pc, r6, lsl #8 │ │ │ │ - ldrshteq r2, [r0], #-226 @ 0xffffff1e │ │ │ │ - ldrdeq pc, [pc], #-62 @ │ │ │ │ + rsbseq r2, r0, r2, asr #30 │ │ │ │ + rsbeq pc, pc, lr, lsr #8 │ │ │ │ + rsbseq r2, r0, r2, lsr #30 │ │ │ │ + rsbeq pc, pc, lr, lsl #8 │ │ │ │ + ldrshteq r2, [r0], #-234 @ 0xffffff16 │ │ │ │ + rsbeq pc, pc, r6, ror #7 │ │ │ │ mvnsmi lr, #737280 @ 0xb4000 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00c8f8cc │ │ │ │ addlt r4, r7, sp, lsl #21 │ │ │ │ strmi r4, [pc], -sp, lsl #23 │ │ │ │ stmdbvs sp, {r1, r3, r4, r5, r6, sl, lr} │ │ │ │ @@ -217125,33 +217125,33 @@ │ │ │ │ @ instruction: 0xf7314478 │ │ │ │ ldr pc, [pc, -pc, asr #17] │ │ │ │ ldcl 7, cr15, [sl, #-168] @ 0xffffff58 │ │ │ │ ... │ │ │ │ ldrhteq r7, [fp], #-252 @ 0xffffff04 │ │ │ │ @ instruction: 0x000011b8 │ │ │ │ rsbseq r7, fp, r4, asr pc │ │ │ │ - rsbseq r2, r0, r4, lsr #28 │ │ │ │ - rsbeq pc, pc, r0, lsl r3 @ │ │ │ │ - rsbseq r2, r0, sl, lsl #28 │ │ │ │ - strdeq pc, [pc], #-38 @ │ │ │ │ - ldrsbteq r2, [r0], #-208 @ 0xffffff30 │ │ │ │ - strhteq pc, [pc], #-44 @ │ │ │ │ - ldrhteq r2, [r0], #-214 @ 0xffffff2a │ │ │ │ - rsbeq pc, pc, r2, lsr #5 │ │ │ │ + rsbseq r2, r0, ip, lsr #28 │ │ │ │ + rsbeq pc, pc, r8, lsl r3 @ │ │ │ │ + rsbseq r2, r0, r2, lsl lr │ │ │ │ + strdeq pc, [pc], #-46 @ │ │ │ │ + ldrsbteq r2, [r0], #-216 @ 0xffffff28 │ │ │ │ + rsbeq pc, pc, r4, asr #5 │ │ │ │ + ldrhteq r2, [r0], #-222 @ 0xffffff22 │ │ │ │ + rsbeq pc, pc, sl, lsr #5 │ │ │ │ @ instruction: 0xffffe8db │ │ │ │ - rsbseq r2, r0, r4, asr #26 │ │ │ │ - rsbeq pc, pc, r0, lsr r2 @ │ │ │ │ - rsbseq r2, r0, sl, ror #25 │ │ │ │ - ldrdeq pc, [pc], #-22 @ │ │ │ │ - ldrsbteq r2, [r0], #-192 @ 0xffffff40 │ │ │ │ - strhteq pc, [pc], #-28 @ │ │ │ │ - ldrhteq r2, [r0], #-198 @ 0xffffff3a │ │ │ │ - rsbeq pc, pc, r2, lsr #3 │ │ │ │ - @ instruction: 0x00702c9c │ │ │ │ - rsbeq pc, pc, r8, lsl #3 │ │ │ │ + rsbseq r2, r0, ip, asr #26 │ │ │ │ + rsbeq pc, pc, r8, lsr r2 @ │ │ │ │ + ldrshteq r2, [r0], #-194 @ 0xffffff3e │ │ │ │ + ldrdeq pc, [pc], #-30 @ │ │ │ │ + ldrsbteq r2, [r0], #-200 @ 0xffffff38 │ │ │ │ + rsbeq pc, pc, r4, asr #3 │ │ │ │ + ldrhteq r2, [r0], #-206 @ 0xffffff32 │ │ │ │ + rsbeq pc, pc, sl, lsr #3 │ │ │ │ + rsbseq r2, r0, r4, lsr #25 │ │ │ │ + mlseq pc, r0, r1, pc @ │ │ │ │ stmdavs sl, {r0, r1, fp, sp, lr} │ │ │ │ ldmdbvs r1, {r3, r4, r8, fp, sp, lr} │ │ │ │ smlabble r3, r8, r2, r4 │ │ │ │ ldmvs r1, {r3, r4, r6, r7, fp, sp, lr}^ │ │ │ │ andle r4, r1, r8, lsl #5 │ │ │ │ ldrbmi r1, [r0, -r0, asr #20]! │ │ │ │ ldmdavs r8, {r0, r4, fp, sp, lr} │ │ │ │ @@ -217411,31 +217411,31 @@ │ │ │ │ ldrbtmi r4, [r8], #-1617 @ 0xfffff9af │ │ │ │ mrc2 7, 4, pc, cr0, cr0, {1} │ │ │ │ svclt 0x0000e6eb │ │ │ │ andhi pc, r0, pc, lsr #7 │ │ │ │ ... │ │ │ │ rsbseq r7, fp, r6, asr #24 │ │ │ │ @ instruction: 0x000011b8 │ │ │ │ - rsbseq r2, r0, r4, lsr lr │ │ │ │ - rsbseq r2, r0, r4, asr #20 │ │ │ │ - rsbeq lr, pc, r0, lsr pc @ │ │ │ │ + rsbseq r2, r0, ip, lsr lr │ │ │ │ + rsbseq r2, r0, ip, asr #20 │ │ │ │ + rsbeq lr, pc, r8, lsr pc @ │ │ │ │ rsbseq r7, fp, lr, lsr fp │ │ │ │ - @ instruction: 0x00702d94 │ │ │ │ - rsbseq r2, r0, ip, lsl #19 │ │ │ │ - rsbeq lr, pc, r8, ror lr @ │ │ │ │ - rsbseq r2, r0, r2, ror r9 │ │ │ │ - rsbeq lr, pc, lr, asr lr @ │ │ │ │ - rsbseq r2, r0, sl, lsl #26 │ │ │ │ - ldrshteq r2, [r0], #-128 @ 0xffffff80 │ │ │ │ - ldrdeq lr, [pc], #-220 @ │ │ │ │ - rsbseq r2, r0, sl, lsl #25 │ │ │ │ - @ instruction: 0x00702890 │ │ │ │ - rsbeq lr, pc, ip, ror sp @ │ │ │ │ - rsbseq r2, r0, lr, lsl r8 │ │ │ │ - rsbeq lr, pc, sl, lsl #26 │ │ │ │ + @ instruction: 0x00702d9c │ │ │ │ + @ instruction: 0x00702994 │ │ │ │ + rsbeq lr, pc, r0, lsl #29 │ │ │ │ + rsbseq r2, r0, sl, ror r9 │ │ │ │ + rsbeq lr, pc, r6, ror #28 │ │ │ │ + rsbseq r2, r0, r2, lsl sp │ │ │ │ + ldrshteq r2, [r0], #-136 @ 0xffffff78 │ │ │ │ + rsbeq lr, pc, r4, ror #27 │ │ │ │ + @ instruction: 0x00702c92 │ │ │ │ + @ instruction: 0x00702898 │ │ │ │ + rsbeq lr, pc, r4, lsl #27 │ │ │ │ + rsbseq r2, r0, r6, lsr #16 │ │ │ │ + rsbeq lr, pc, r2, lsl sp @ │ │ │ │ strtmi r9, [r0], -fp, lsl #22 │ │ │ │ @ instruction: 0xf0476819 │ │ │ │ strmi pc, [r2], r5, lsl #10 │ │ │ │ tstle sp, r1, lsl #16 │ │ │ │ strtmi r9, [r0], -fp, lsl #18 │ │ │ │ pld [r6, #42] @ 0x2a │ │ │ │ stmdacs r1, {r1, r7, r9, sl, lr} │ │ │ │ @@ -217604,44 +217604,44 @@ │ │ │ │ @ instruction: 0xf7304628 │ │ │ │ @ instruction: 0xf104fd0d │ │ │ │ @ instruction: 0xf640000c │ │ │ │ @ instruction: 0xf73071b2 │ │ │ │ ldrbmi pc, [r1], -r7, asr #24 @ │ │ │ │ @ instruction: 0xf7304628 │ │ │ │ ldrb pc, [lr, #-3331] @ 0xfffff2fd @ │ │ │ │ - rsbseq r2, r0, r8, ror r7 │ │ │ │ - rsbeq lr, pc, r4, ror #24 │ │ │ │ - rsbseq r2, r0, lr, asr r7 │ │ │ │ - rsbeq lr, pc, sl, asr #24 │ │ │ │ - rsbseq r2, r0, r4, asr #14 │ │ │ │ - rsbeq lr, pc, r0, lsr ip @ │ │ │ │ - rsbseq r2, r0, r2, lsl #22 │ │ │ │ - ldrsbteq r2, [r0], #-96 @ 0xffffffa0 │ │ │ │ - strhteq lr, [pc], #-188 │ │ │ │ - ldrhteq r2, [r0], #-102 @ 0xffffff9a │ │ │ │ - rsbeq lr, pc, r2, lsr #23 │ │ │ │ - @ instruction: 0x0070269c │ │ │ │ - rsbeq lr, pc, r8, lsl #23 │ │ │ │ - rsbseq r2, r0, r2, lsl #13 │ │ │ │ - rsbeq lr, pc, lr, ror #22 │ │ │ │ - rsbseq r2, r0, r8, lsl r6 │ │ │ │ - rsbeq lr, pc, r4, lsl #22 │ │ │ │ - ldrshteq r2, [r0], #-94 @ 0xffffffa2 │ │ │ │ - rsbeq lr, pc, sl, ror #21 │ │ │ │ - rsbseq r2, r0, r4, ror #11 │ │ │ │ - ldrdeq lr, [pc], #-160 @ │ │ │ │ - rsbseq r2, r0, r6, lsl #11 │ │ │ │ - rsbeq lr, pc, r2, ror sl @ │ │ │ │ - rsbseq r2, r0, ip, ror #10 │ │ │ │ - rsbeq lr, pc, r8, asr sl @ │ │ │ │ - rsbseq r2, r0, r2, asr r5 │ │ │ │ - rsbeq lr, pc, lr, lsr sl @ │ │ │ │ + rsbseq r2, r0, r0, lsl #15 │ │ │ │ + rsbeq lr, pc, ip, ror #24 │ │ │ │ + rsbseq r2, r0, r6, ror #14 │ │ │ │ + rsbeq lr, pc, r2, asr ip @ │ │ │ │ + rsbseq r2, r0, ip, asr #14 │ │ │ │ + rsbeq lr, pc, r8, lsr ip @ │ │ │ │ + rsbseq r2, r0, sl, lsl #22 │ │ │ │ + ldrsbteq r2, [r0], #-104 @ 0xffffff98 │ │ │ │ + rsbeq lr, pc, r4, asr #23 │ │ │ │ + ldrhteq r2, [r0], #-110 @ 0xffffff92 │ │ │ │ + rsbeq lr, pc, sl, lsr #23 │ │ │ │ + rsbseq r2, r0, r4, lsr #13 │ │ │ │ + mlseq pc, r0, fp, lr @ │ │ │ │ + rsbseq r2, r0, sl, lsl #13 │ │ │ │ + rsbeq lr, pc, r6, ror fp @ │ │ │ │ + rsbseq r2, r0, r0, lsr #12 │ │ │ │ + rsbeq lr, pc, ip, lsl #22 │ │ │ │ + rsbseq r2, r0, r6, lsl #12 │ │ │ │ + strdeq lr, [pc], #-162 @ │ │ │ │ + rsbseq r2, r0, ip, ror #11 │ │ │ │ + ldrdeq lr, [pc], #-168 @ │ │ │ │ + rsbseq r2, r0, lr, lsl #11 │ │ │ │ + rsbeq lr, pc, sl, ror sl @ │ │ │ │ + rsbseq r2, r0, r4, ror r5 │ │ │ │ + rsbeq lr, pc, r0, ror #20 │ │ │ │ + rsbseq r2, r0, sl, asr r5 │ │ │ │ + rsbeq lr, pc, r6, asr #20 │ │ │ │ @ instruction: 0xffffe077 │ │ │ │ - rsbseq r2, r0, sl, lsl r5 │ │ │ │ - rsbeq lr, pc, ip, lsl #20 │ │ │ │ + rsbseq r2, r0, r2, lsr #10 │ │ │ │ + rsbeq lr, pc, r4, lsl sl @ │ │ │ │ blcs 102bd8 │ │ │ │ ldc 0, cr13, [r1, #300] @ 0x12c │ │ │ │ vldr d7, [r1, #128] @ 0x80 │ │ │ │ stmdavs r3, {r1, r5, r8, r9, fp, ip}^ │ │ │ │ blmi 12e2f60 │ │ │ │ adcvs pc, lr, #12582912 @ 0xc00000 │ │ │ │ blvs 122aec │ │ │ │ @@ -217882,18 +217882,18 @@ │ │ │ │ ldr r6, [ip, r5, asr #22]! │ │ │ │ svc 0x000cf729 │ │ │ │ cdp 3, 11, cr2, cr0, cr0, {0} │ │ │ │ strb r6, [r0, r0, asr #22]! │ │ │ │ ... │ │ │ │ addge r9, r7, #46, 30 @ 0xb8 │ │ │ │ ldrbtpl r4, [sp], #-686 @ 0xfffffd52 │ │ │ │ - rsbseq r2, r0, lr, lsl #3 │ │ │ │ - rsbeq lr, pc, sl, ror r6 @ │ │ │ │ - rsbseq r2, r0, ip, asr #1 │ │ │ │ - strhteq lr, [pc], #-88 │ │ │ │ + @ instruction: 0x00702196 │ │ │ │ + rsbeq lr, pc, r2, lsl #13 │ │ │ │ + ldrsbteq r2, [r0], #-4 │ │ │ │ + rsbeq lr, pc, r0, asr #11 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl fec3ea84 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r4, r0, ror #31 │ │ │ │ strmi r4, [r8], -r5, lsl #12 │ │ │ │ @ instruction: 0x4614461e │ │ │ │ ldc2 3, cr15, [r8, #-48]! @ 0xffffffd0 │ │ │ │ @@ -217976,16 +217976,16 @@ │ │ │ │ ldrbtpl r4, [sp], #-686 @ 0xfffffd52 │ │ │ │ ldmibls r9, {r1, r3, r4, r7, r8, fp, ip, pc} │ │ │ │ svccc 0x00a99999 │ │ │ │ ldmibls r9, {r1, r3, r4, r7, r8, fp, ip, pc} │ │ │ │ svccc 0x00b99999 │ │ │ │ ldmibls r9, {r1, r3, r4, r7, r8, fp, ip, pc} │ │ │ │ svclt 0x00b99999 │ │ │ │ - rsbseq r2, r0, r2, asr #32 │ │ │ │ - rsbseq r2, r0, r8, asr #8 │ │ │ │ + rsbseq r2, r0, sl, asr #32 │ │ │ │ + rsbseq r2, r0, r0, asr r4 │ │ │ │ mvnsmi lr, sp, lsr #18 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d8f8cc │ │ │ │ bmi 1b39250 │ │ │ │ blmi 1b39464 │ │ │ │ addlt r4, r4, sl, ror r4 │ │ │ │ @@ -218090,28 +218090,28 @@ │ │ │ │ ldmdami r3, {r0, r7, fp, ip, sp, lr, pc} │ │ │ │ mvnscc pc, pc, asr #32 │ │ │ │ @ instruction: 0xf7304478 │ │ │ │ @ instruction: 0xe780f93b │ │ │ │ stcl 7, cr15, [r6, #164] @ 0xa4 │ │ │ │ rsbseq r7, fp, ip │ │ │ │ @ instruction: 0x000011b8 │ │ │ │ - rsbseq r1, r0, r0, ror lr │ │ │ │ - rsbeq lr, pc, ip, asr r3 @ │ │ │ │ + rsbseq r1, r0, r8, ror lr │ │ │ │ + rsbeq lr, pc, r4, ror #6 │ │ │ │ rsbseq r6, fp, sl, ror #30 │ │ │ │ - ldrhteq r1, [r0], #-250 @ 0xffffff06 │ │ │ │ + rsbseq r1, r0, r2, asr #31 │ │ │ │ @ instruction: 0xffffc0d7 │ │ │ │ - rsbseq r1, r0, ip, asr pc │ │ │ │ - rsbseq r1, r0, r6, asr #27 │ │ │ │ - strhteq lr, [pc], #-34 │ │ │ │ - rsbseq r1, r0, ip, lsr #27 │ │ │ │ - mlseq pc, r8, r2, lr @ │ │ │ │ - @ instruction: 0x00701d92 │ │ │ │ - rsbeq lr, pc, lr, ror r2 @ │ │ │ │ - rsbseq r1, r0, r6, ror sp │ │ │ │ - rsbeq lr, pc, r0, ror #4 │ │ │ │ + rsbseq r1, r0, r4, ror #30 │ │ │ │ + rsbseq r1, r0, lr, asr #27 │ │ │ │ + strhteq lr, [pc], #-42 │ │ │ │ + ldrhteq r1, [r0], #-212 @ 0xffffff2c │ │ │ │ + rsbeq lr, pc, r0, lsr #5 │ │ │ │ + @ instruction: 0x00701d9a │ │ │ │ + rsbeq lr, pc, r6, lsl #5 │ │ │ │ + rsbseq r1, r0, lr, ror sp │ │ │ │ + rsbeq lr, pc, r8, ror #4 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d0f8cc │ │ │ │ ldmdbmi r8, {r0, r3, r7, r9, sl, lr}^ │ │ │ │ strmi fp, [r0], r3, lsl #1 │ │ │ │ @ instruction: 0x46484479 │ │ │ │ @@ -218198,25 +218198,25 @@ │ │ │ │ asrcc pc, r2, #12 @ │ │ │ │ andcc r4, ip, r8, ror r4 │ │ │ │ @ instruction: 0xffa4f72f │ │ │ │ strtmi r4, [r1], -sp, lsl #16 │ │ │ │ @ instruction: 0xf7304478 │ │ │ │ @ instruction: 0xe78bf85f │ │ │ │ rsbseq r6, fp, r4, lsl lr │ │ │ │ - rsbseq r1, r0, r2, lsr #25 │ │ │ │ - rsbeq lr, pc, lr, lsl #3 │ │ │ │ + rsbseq r1, r0, sl, lsr #25 │ │ │ │ + mlseq pc, r6, r1, lr @ │ │ │ │ andeq r0, r0, r0, asr #13 │ │ │ │ - rsbseq r2, r0, r2, asr #1 │ │ │ │ - rsbeq sl, pc, ip, ror #6 │ │ │ │ - rsbseq r1, r0, lr, lsr #24 │ │ │ │ - rsbeq lr, pc, sl, lsl r1 @ │ │ │ │ - rsbseq r1, r0, lr, lsl #24 │ │ │ │ - strdeq lr, [pc], #-10 @ │ │ │ │ - ldrhteq r1, [r0], #-188 @ 0xffffff44 │ │ │ │ - rsbeq lr, pc, r8, lsr #1 │ │ │ │ + rsbseq r2, r0, sl, asr #1 │ │ │ │ + rsbeq sl, pc, r4, ror r3 @ │ │ │ │ + rsbseq r1, r0, r6, lsr ip │ │ │ │ + rsbeq lr, pc, r2, lsr #2 │ │ │ │ + rsbseq r1, r0, r6, lsl ip │ │ │ │ + rsbeq lr, pc, r2, lsl #2 │ │ │ │ + rsbseq r1, r0, r4, asr #23 │ │ │ │ + strhteq lr, [pc], #-0 │ │ │ │ mvnsmi lr, sp, lsr #18 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d0f8cc │ │ │ │ addlt r4, r6, r8, ror #20 │ │ │ │ strmi r4, [r6], -r8, ror #22 │ │ │ │ @ instruction: 0x4608447a │ │ │ │ @@ -218320,24 +218320,24 @@ │ │ │ │ stmdbls r3, {r0, r1, r2, r3, fp, lr} │ │ │ │ @ instruction: 0xf72f4478 │ │ │ │ stcls 15, cr15, [r3], {113} @ 0x71 │ │ │ │ @ instruction: 0xf729e75f │ │ │ │ svclt 0x0000ebfc │ │ │ │ rsbseq r6, fp, r0, ror ip │ │ │ │ @ instruction: 0x000011b8 │ │ │ │ - rsbseq r1, r0, ip, lsl fp │ │ │ │ - rsbeq lr, pc, r8 │ │ │ │ + rsbseq r1, r0, r4, lsr #22 │ │ │ │ + rsbeq lr, pc, r0, lsl r0 @ │ │ │ │ rsbseq r6, fp, r6, lsl ip │ │ │ │ - rsbseq r1, r0, sl, ror #24 │ │ │ │ - rsbseq r1, r0, lr, lsl #24 │ │ │ │ - rsbseq r1, r0, r8, ror #20 │ │ │ │ - rsbeq sp, pc, r4, asr pc @ │ │ │ │ - rsbseq r1, r0, r6, lsl #23 │ │ │ │ - rsbseq r1, r0, r0, ror #19 │ │ │ │ - rsbeq sp, pc, ip, asr #29 │ │ │ │ + rsbseq r1, r0, r2, ror ip │ │ │ │ + rsbseq r1, r0, r6, lsl ip │ │ │ │ + rsbseq r1, r0, r0, ror sl │ │ │ │ + rsbeq sp, pc, ip, asr pc @ │ │ │ │ + rsbseq r1, r0, lr, lsl #23 │ │ │ │ + rsbseq r1, r0, r8, ror #19 │ │ │ │ + ldrdeq sp, [pc], #-228 @ │ │ │ │ mvnsmi lr, sp, lsr #18 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ blhi 52342c │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ cdpeq 8, 14, cr15, cr0, cr12, {6} │ │ │ │ bllt 1223a44 │ │ │ │ blmi 16381c │ │ │ │ @@ -218646,16 +218646,16 @@ │ │ │ │ svclt 0x00a8fa10 │ │ │ │ blpl 12a3f08 │ │ │ │ @ instruction: 0xf729e776 │ │ │ │ svclt 0x0000e972 │ │ │ │ rsbseq r6, fp, lr, asr #20 │ │ │ │ @ instruction: 0x000011b8 │ │ │ │ rsbseq r6, fp, ip, lsr #13 │ │ │ │ - rsbseq r1, r0, r4, lsl r5 │ │ │ │ - rsbeq sp, pc, r0, lsl #20 │ │ │ │ + rsbseq r1, r0, ip, lsl r5 │ │ │ │ + rsbeq sp, pc, r8, lsl #20 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d0f8cc │ │ │ │ @ instruction: 0x469b4692 │ │ │ │ addlt r2, r3, r0, lsl #6 │ │ │ │ ldrmi r4, [sl], -r4, lsl #12 │ │ │ │ @@ -218719,29 +218719,29 @@ │ │ │ │ tstcs r0, r0, lsr #12 │ │ │ │ @ instruction: 0xf03d447a │ │ │ │ ldrbmi pc, [r0], -r1, asr #1 @ │ │ │ │ blx a25222 │ │ │ │ andeq pc, r0, fp, asr #17 │ │ │ │ andlt r4, r3, r8, lsr #12 │ │ │ │ svchi 0x00f0e8bd │ │ │ │ - rsbseq r1, r0, lr, ror #8 │ │ │ │ - rsbeq sp, pc, sl, asr r9 @ │ │ │ │ - rsbeq pc, pc, r8, asr #30 │ │ │ │ - rsbseq r4, r3, r4, asr #9 │ │ │ │ - @ instruction: 0x00701896 │ │ │ │ - rsbseq r1, r0, lr, asr #17 │ │ │ │ - ldrshteq r1, [r0], #-138 @ 0xffffff76 │ │ │ │ - rsbseq r1, r0, ip, ror #16 │ │ │ │ - rsbseq r1, r0, sl, asr #16 │ │ │ │ - ldrsbteq r1, [r0], #-136 @ 0xffffff78 │ │ │ │ - ldrsbteq r1, [r0], #-132 @ 0xffffff7c │ │ │ │ - rsbseq r1, r0, lr, asr #17 │ │ │ │ - ldrshteq lr, [r2], #-236 @ 0xffffff14 │ │ │ │ - rsbseq r4, r3, r2, lsr r4 │ │ │ │ - rsbseq r4, r3, ip, lsl r4 │ │ │ │ + rsbseq r1, r0, r6, ror r4 │ │ │ │ + rsbeq sp, pc, r2, ror #18 │ │ │ │ + rsbeq pc, pc, r0, asr pc @ │ │ │ │ + rsbseq r4, r3, ip, asr #9 │ │ │ │ + @ instruction: 0x0070189e │ │ │ │ + ldrsbteq r1, [r0], #-134 @ 0xffffff7a │ │ │ │ + rsbseq r1, r0, r2, lsl #18 │ │ │ │ + rsbseq r1, r0, r4, ror r8 │ │ │ │ + rsbseq r1, r0, r2, asr r8 │ │ │ │ + rsbseq r1, r0, r0, ror #17 │ │ │ │ + ldrsbteq r1, [r0], #-140 @ 0xffffff74 │ │ │ │ + ldrsbteq r1, [r0], #-134 @ 0xffffff7a │ │ │ │ + rsbseq lr, r2, r4, lsl #30 │ │ │ │ + rsbseq r4, r3, sl, lsr r4 │ │ │ │ + rsbseq r4, r3, r4, lsr #8 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl fec3f7c4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldmdavs r9, {r5, r6, r7, r8, r9, sl, fp} │ │ │ │ ldrmi fp, [sp], -r4, lsl #1 │ │ │ │ @ instruction: 0xf7fc4606 │ │ │ │ stmdacs r1, {r0, r1, r2, r4, r5, r7, r8, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ @@ -218782,21 +218782,21 @@ │ │ │ │ stmdami fp, {r3, r4, r5, r6, r8, lr} │ │ │ │ andcc r4, ip, r8, ror r4 │ │ │ │ blx 62632a │ │ │ │ stmdbls r3, {r0, r3, fp, lr} │ │ │ │ @ instruction: 0xf72f4478 │ │ │ │ @ instruction: 0x9c03fbcf │ │ │ │ svclt 0x0000e7bc │ │ │ │ - rsbseq r1, r0, lr, lsl r3 │ │ │ │ - rsbeq sp, pc, sl, lsl #16 │ │ │ │ - rsbseq r1, r0, sl, asr r4 │ │ │ │ - ldrhteq r1, [r0], #-44 @ 0xffffffd4 │ │ │ │ - rsbeq sp, pc, r8, lsr #15 │ │ │ │ - @ instruction: 0x0070129c │ │ │ │ - rsbeq sp, pc, r8, lsl #15 │ │ │ │ + rsbseq r1, r0, r6, lsr #6 │ │ │ │ + rsbeq sp, pc, r2, lsl r8 @ │ │ │ │ + rsbseq r1, r0, r2, ror #8 │ │ │ │ + rsbseq r1, r0, r4, asr #5 │ │ │ │ + strhteq sp, [pc], #-112 │ │ │ │ + rsbseq r1, r0, r4, lsr #5 │ │ │ │ + mlseq pc, r0, r7, sp @ │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r8 │ │ │ │ bl fec3f8a0 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0x46050ff0 │ │ │ │ bvs f9edc │ │ │ │ @ instruction: 0xf0dc6a09 │ │ │ │ bllt 1525418 │ │ │ │ @@ -219051,15 +219051,15 @@ │ │ │ │ blvs 2e4330 >::_M_default_append(unsigned int)@@Base+0x6176c> │ │ │ │ svclt 0x0000e020 │ │ │ │ ... │ │ │ │ addge r9, r7, #46, 30 @ 0xb8 │ │ │ │ ldrbtpl r4, [sp], #-686 @ 0xfffffd52 │ │ │ │ ldrsbteq r6, [fp], #-32 @ 0xffffffe0 │ │ │ │ @ instruction: 0x000011b8 │ │ │ │ - rsbseq r1, r0, r4, lsr #32 │ │ │ │ + rsbseq r1, r0, ip, lsr #32 │ │ │ │ @ instruction: 0xffffb153 │ │ │ │ bl 1aebcc │ │ │ │ ldrsbne r7, [fp], #-51 @ 0xffffffcd │ │ │ │ eorcs pc, r3, r5, asr r8 @ │ │ │ │ addne lr, r2, #6144 @ 0x1800 │ │ │ │ blvc 4a4118 │ │ │ │ blvc ff2a45a4 │ │ │ │ @@ -219326,22 +219326,22 @@ │ │ │ │ svcvc 0x00efffff │ │ │ │ addge r9, r7, #46, 30 @ 0xb8 │ │ │ │ ldrbtpl r4, [sp], #-686 @ 0xfffffd52 │ │ │ │ @ instruction: 0x47ae147b │ │ │ │ svccc 0x00847ae1 │ │ │ │ ldmibls r9, {r1, r3, r4, r7, r8, fp, ip, pc} │ │ │ │ svccc 0x00b99999 │ │ │ │ - rsbseq r0, r0, r8, asr pc │ │ │ │ + rsbseq r0, r0, r0, ror #30 │ │ │ │ ldrsbteq r5, [fp], #-228 @ 0xffffff1c │ │ │ │ @ instruction: 0x000011b8 │ │ │ │ - rsbseq r0, r0, r4, lsl #26 │ │ │ │ - rsbseq r1, r0, r6, lsr r2 │ │ │ │ - ldrsbteq r1, [r0], #-22 @ 0xffffffea │ │ │ │ - rsbseq r0, r0, lr, ror #22 │ │ │ │ - rsbseq r1, r0, lr, ror r0 │ │ │ │ + rsbseq r0, r0, ip, lsl #26 │ │ │ │ + rsbseq r1, r0, lr, lsr r2 │ │ │ │ + ldrsbteq r1, [r0], #-30 @ 0xffffffe2 │ │ │ │ + rsbseq r0, r0, r6, ror fp │ │ │ │ + rsbseq r1, r0, r6, lsl #1 │ │ │ │ @ instruction: 0xf50a2301 │ │ │ │ @ instruction: 0x464071f2 │ │ │ │ rscsvc pc, sp, #268435460 @ 0x10000004 │ │ │ │ eorsne pc, r4, #192, 4 │ │ │ │ @ instruction: 0xf7e0f048 │ │ │ │ stmdacs r1, {r2, r9, sl, lr} │ │ │ │ @ instruction: 0x81a8f040 │ │ │ │ @@ -219565,16 +219565,16 @@ │ │ │ │ ldc2 7, cr15, [r6, #184]! @ 0xb8 │ │ │ │ ldc 4, cr14, [pc, #280] @ e93c4 │ │ │ │ ldr pc, [ip, #-2818] @ 0xfffff4fe │ │ │ │ andhi pc, r0, pc, lsr #7 │ │ │ │ ... │ │ │ │ addge r9, r7, #46, 30 @ 0xb8 │ │ │ │ ldrbtpl r4, [sp], #-686 @ 0xfffffd52 │ │ │ │ - rsbseq r0, r0, sl, ror #12 │ │ │ │ - rsbeq ip, pc, r6, asr fp @ │ │ │ │ + rsbseq r0, r0, r2, ror r6 │ │ │ │ + rsbeq ip, pc, lr, asr fp @ │ │ │ │ suble r2, r6, ip, ror #26 │ │ │ │ @ instruction: 0xf64148c2 │ │ │ │ ldrbtmi r3, [r8], #-459 @ 0xfffffe35 │ │ │ │ @ instruction: 0xf72e300c │ │ │ │ stmiami r0, {r0, r1, r3, r4, r6, r7, sl, fp, ip, sp, lr, pc}^ │ │ │ │ ldrbtmi r4, [r8], #-1577 @ 0xfffff9d7 │ │ │ │ ldc2 7, cr15, [r6, #184] @ 0xb8 │ │ │ │ @@ -219629,15 +219629,15 @@ │ │ │ │ @ instruction: 0xf8d8f0d1 │ │ │ │ cdp 0, 11, cr2, cr1, cr4, {0} │ │ │ │ vldr d0, [sp, #256] @ 0x100 │ │ │ │ @ instruction: 0xf5027b0c │ │ │ │ ldc 2, cr6, [r2, #696] @ 0x2b8 │ │ │ │ vmov.f64 d5, #64 @ 0x3e000000 0.125 │ │ │ │ vsqrt.f64 d16, d5 │ │ │ │ - blle 867c08 │ │ │ │ + blle 867c08 │ │ │ │ blvs fe124a48 │ │ │ │ blvc 12a4ea0 │ │ │ │ blx 524f98 │ │ │ │ blge ffde64d4 │ │ │ │ @ instruction: 0x464ae757 │ │ │ │ strbmi r9, [r0], -r4, lsl #18 │ │ │ │ @ instruction: 0xf0b4f04c │ │ │ │ @@ -219740,15 +219740,15 @@ │ │ │ │ vmov.32 r6, d0[1] │ │ │ │ vldr d1, [sp, #256] @ 0x100 │ │ │ │ vmov.f64 d7, #72 @ 0x3e400000 0.1875000 │ │ │ │ vneg.f64 d16, d6 │ │ │ │ tstple r5, r0, lsl sl @ p-variant is OBSOLETE │ │ │ │ blvc 12a504c │ │ │ │ blx 525144 │ │ │ │ - blge 866680 │ │ │ │ + blge 866680 │ │ │ │ blvs 564c04 │ │ │ │ blvc 12a505c │ │ │ │ blx 525154 │ │ │ │ mrc 0, 5, sp, cr4, cr1, {0} │ │ │ │ vneg.f64 d17, d6 │ │ │ │ @ instruction: 0xf43ffa10 │ │ │ │ mrc 14, 5, sl, cr0, cr6, {3} │ │ │ │ @@ -219762,18 +219762,18 @@ │ │ │ │ ldm r8!, {r3, r5, r8, r9, sl, ip, sp, lr, pc} │ │ │ │ blvc 12a5084 │ │ │ │ svclt 0x0000e659 │ │ │ │ andhi pc, r0, pc, lsr #7 │ │ │ │ addge r9, r7, #46, 30 @ 0xb8 │ │ │ │ ldrbtpl r4, [sp], #-686 @ 0xfffffd52 │ │ │ │ ... │ │ │ │ - rsbseq r0, r0, sl, lsr #12 │ │ │ │ - rsbseq r0, r0, sl, lsr fp │ │ │ │ - rsbseq r0, r0, r4, ror #7 │ │ │ │ - rsbeq ip, pc, lr, asr #17 │ │ │ │ + rsbseq r0, r0, r2, lsr r6 │ │ │ │ + rsbseq r0, r0, r2, asr #22 │ │ │ │ + rsbseq r0, r0, ip, ror #7 │ │ │ │ + ldrdeq ip, [pc], #-134 @ │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x0058f8cc │ │ │ │ @ instruction: 0xf8df4680 │ │ │ │ @ instruction: 0x461d06bc │ │ │ │ ssatcc pc, #25, pc, asr #17 @ │ │ │ │ @@ -220205,47 +220205,47 @@ │ │ │ │ @ instruction: 0xf04f4826 │ │ │ │ ldrbtmi r3, [r8], #-511 @ 0xfffffe01 │ │ │ │ @ instruction: 0xf8aef72e │ │ │ │ svclt 0x0000e777 │ │ │ │ rsbseq r5, fp, r8, lsl #8 │ │ │ │ @ instruction: 0x000011b8 │ │ │ │ rsbseq r5, fp, r2, asr #7 │ │ │ │ - rsbseq r0, r0, lr, ror #7 │ │ │ │ - rsbseq r0, r0, r4, lsl #6 │ │ │ │ - rsbseq r0, r0, ip, ror #3 │ │ │ │ + ldrshteq r0, [r0], #-54 @ 0xffffffca │ │ │ │ + rsbseq r0, r0, ip, lsl #6 │ │ │ │ + ldrshteq r0, [r0], #-20 @ 0xffffffec │ │ │ │ @ instruction: 0xffffba05 │ │ │ │ - strdeq pc, [pc], #-248 @ │ │ │ │ - strhteq pc, [pc], #-216 @ │ │ │ │ - rsbeq ip, pc, r4, lsr #5 │ │ │ │ - mlseq pc, lr, sp, pc @ │ │ │ │ - rsbeq ip, pc, sl, lsl #5 │ │ │ │ - rsbeq pc, pc, r2, lsl #27 │ │ │ │ - rsbeq ip, pc, lr, ror #4 │ │ │ │ - rsbeq pc, pc, sl, ror #26 │ │ │ │ - rsbeq ip, pc, r4, asr r2 @ │ │ │ │ - rsbeq pc, pc, ip, asr #26 │ │ │ │ - rsbeq ip, pc, r6, lsr r2 @ │ │ │ │ - rsbeq pc, pc, r2, lsr sp @ │ │ │ │ - rsbeq ip, pc, ip, lsl r2 @ │ │ │ │ - rsbeq pc, pc, r8, lsl sp @ │ │ │ │ - rsbeq ip, pc, r2, lsl #4 │ │ │ │ - strdeq pc, [pc], #-206 @ │ │ │ │ - rsbeq ip, pc, r8, ror #3 │ │ │ │ - rsbeq pc, pc, r0, ror #25 │ │ │ │ - rsbeq ip, pc, sl, asr #3 │ │ │ │ - rsbeq pc, pc, r6, asr #25 │ │ │ │ - strhteq ip, [pc], #-16 │ │ │ │ - rsbeq pc, pc, sl, lsr #25 │ │ │ │ - mlseq pc, r4, r1, ip @ │ │ │ │ - mlseq pc, r0, ip, pc @ │ │ │ │ - rsbeq ip, pc, sl, ror r1 @ │ │ │ │ - rsbeq pc, pc, r6, ror ip @ │ │ │ │ - rsbeq ip, pc, r0, ror #2 │ │ │ │ - rsbeq pc, pc, ip, asr ip @ │ │ │ │ - rsbeq ip, pc, r6, asr #2 │ │ │ │ + rsbseq r0, r0, r0 │ │ │ │ + rsbeq pc, pc, r0, asr #27 │ │ │ │ + rsbeq ip, pc, ip, lsr #5 │ │ │ │ + rsbeq pc, pc, r6, lsr #27 │ │ │ │ + mlseq pc, r2, r2, ip @ │ │ │ │ + rsbeq pc, pc, sl, lsl #27 │ │ │ │ + rsbeq ip, pc, r6, ror r2 @ │ │ │ │ + rsbeq pc, pc, r2, ror sp @ │ │ │ │ + rsbeq ip, pc, ip, asr r2 @ │ │ │ │ + rsbeq pc, pc, r4, asr sp @ │ │ │ │ + rsbeq ip, pc, lr, lsr r2 @ │ │ │ │ + rsbeq pc, pc, sl, lsr sp @ │ │ │ │ + rsbeq ip, pc, r4, lsr #4 │ │ │ │ + rsbeq pc, pc, r0, lsr #26 │ │ │ │ + rsbeq ip, pc, sl, lsl #4 │ │ │ │ + rsbeq pc, pc, r6, lsl #26 │ │ │ │ + strdeq ip, [pc], #-16 @ │ │ │ │ + rsbeq pc, pc, r8, ror #25 │ │ │ │ + ldrdeq ip, [pc], #-18 @ │ │ │ │ + rsbeq pc, pc, lr, asr #25 │ │ │ │ + strhteq ip, [pc], #-24 │ │ │ │ + strhteq pc, [pc], #-194 @ │ │ │ │ + mlseq pc, ip, r1, ip @ │ │ │ │ + mlseq pc, r8, ip, pc @ │ │ │ │ + rsbeq ip, pc, r2, lsl #3 │ │ │ │ + rsbeq pc, pc, lr, ror ip @ │ │ │ │ + rsbeq ip, pc, r8, ror #2 │ │ │ │ + rsbeq pc, pc, r4, ror #24 │ │ │ │ + rsbeq ip, pc, lr, asr #2 │ │ │ │ mvnsmi lr, sp, lsr #18 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ blhi 1a520c │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00b0f8cc │ │ │ │ addlt r4, ip, fp, asr #28 │ │ │ │ cdp 12, 11, cr4, cr0, cr11, {2} │ │ │ │ @@ -220322,18 +220322,18 @@ │ │ │ │ ldrbtmi r9, [r8], #-2306 @ 0xfffff6fe │ │ │ │ @ instruction: 0xffc6f72d │ │ │ │ strb r9, [r0, r2, lsl #22] │ │ │ │ mrrc 7, 2, pc, r0, cr7 @ │ │ │ │ rsbseq r4, fp, r6, lsr #25 │ │ │ │ @ instruction: 0x000011b8 │ │ │ │ ldrshteq r4, [fp], #-190 @ 0xffffff42 │ │ │ │ - rsbeq pc, pc, r8, lsr #21 │ │ │ │ - mlseq pc, r4, pc, fp @ │ │ │ │ - rsbeq pc, pc, sl, lsl #21 │ │ │ │ - rsbeq fp, pc, r6, ror pc @ │ │ │ │ + strhteq pc, [pc], #-160 @ │ │ │ │ + mlseq pc, ip, pc, fp @ │ │ │ │ + mlseq pc, r2, sl, pc @ │ │ │ │ + rsbeq fp, pc, lr, ror pc @ │ │ │ │ mvnsmi lr, sp, lsr #18 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ blhi 22536c │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ bleq fe7281f0 │ │ │ │ @ instruction: 0xf5ad4aa4 │ │ │ │ blmi fea054e8 │ │ │ │ @@ -220498,27 +220498,27 @@ │ │ │ │ mrcvc 4, 1, lr, cr7, cr12, {1} │ │ │ │ stmdahi r0, {r2, r3, r4, r7, r8, sl, ip, sp, lr} │ │ │ │ mrc2 4, 1, lr, cr7, cr12, {1} │ │ │ │ ... │ │ │ │ rsbseq r4, fp, r8, asr #22 │ │ │ │ @ instruction: 0x000011b8 │ │ │ │ rsbseq r4, fp, ip, lsr #22 │ │ │ │ - rsbeq pc, pc, r6, ror #30 │ │ │ │ - rsbeq pc, pc, r4, lsl r9 @ │ │ │ │ - rsbeq fp, pc, r0, lsl #28 │ │ │ │ - mlseq pc, r0, r8, pc @ │ │ │ │ - rsbeq fp, pc, ip, ror sp @ │ │ │ │ - rsbeq pc, pc, r4, ror #16 │ │ │ │ - rsbeq fp, pc, r0, asr sp @ │ │ │ │ - rsbeq pc, pc, r8, lsl r8 @ │ │ │ │ - rsbeq fp, pc, r4, lsl #26 │ │ │ │ - strdeq pc, [pc], #-126 @ │ │ │ │ - rsbeq fp, pc, sl, ror #25 │ │ │ │ - rsbeq pc, pc, r0, ror #15 │ │ │ │ - rsbeq pc, pc, sl, lsr #26 │ │ │ │ + rsbeq pc, pc, lr, ror #30 │ │ │ │ + rsbeq pc, pc, ip, lsl r9 @ │ │ │ │ + rsbeq fp, pc, r8, lsl #28 │ │ │ │ + mlseq pc, r8, r8, pc @ │ │ │ │ + rsbeq fp, pc, r4, lsl #27 │ │ │ │ + rsbeq pc, pc, ip, ror #16 │ │ │ │ + rsbeq fp, pc, r8, asr sp @ │ │ │ │ + rsbeq pc, pc, r0, lsr #16 │ │ │ │ + rsbeq fp, pc, ip, lsl #26 │ │ │ │ + rsbeq pc, pc, r6, lsl #16 │ │ │ │ + strdeq fp, [pc], #-194 @ │ │ │ │ + rsbeq pc, pc, r8, ror #15 │ │ │ │ + rsbeq pc, pc, r2, lsr sp @ │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ blhi 225654 │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x0060f8cc │ │ │ │ @ instruction: 0x4616b09b │ │ │ │ strmi r4, [r0], r9, lsl #21 │ │ │ │ @@ -220657,21 +220657,21 @@ │ │ │ │ svclt 0x0000e751 │ │ │ │ stmdahi r0, {r2, r3, r4, r7, r8, sl, ip, sp, lr} │ │ │ │ mrc2 4, 1, lr, cr7, cr12, {1} │ │ │ │ stmdahi r0, {r2, r3, r4, r7, r8, sl, ip, sp, lr} │ │ │ │ mrcvc 4, 1, lr, cr7, cr12, {1} │ │ │ │ rsbseq r4, fp, lr, asr r8 │ │ │ │ @ instruction: 0x000011b8 │ │ │ │ - rsbeq pc, pc, lr, lsr #13 │ │ │ │ - mlseq pc, sl, fp, fp @ │ │ │ │ + strhteq pc, [pc], #-102 @ │ │ │ │ + rsbeq fp, pc, r2, lsr #23 │ │ │ │ rsbseq r4, fp, r6, lsr #15 │ │ │ │ - rsbeq pc, pc, ip, asr #12 │ │ │ │ - rsbeq pc, pc, sl, ror #23 │ │ │ │ - rsbeq pc, pc, r4, asr r5 @ │ │ │ │ - rsbeq fp, pc, r0, asr #20 │ │ │ │ + rsbeq pc, pc, r4, asr r6 @ │ │ │ │ + strdeq pc, [pc], #-178 @ │ │ │ │ + rsbeq pc, pc, ip, asr r5 @ │ │ │ │ + rsbeq fp, pc, r8, asr #20 │ │ │ │ ldrdls pc, [r4], -r8 │ │ │ │ ldrd pc, [r0], -r7 │ │ │ │ @ instruction: 0x6090f8d7 │ │ │ │ ldrsbtcs pc, [r4], #-137 @ 0xffffff77 @ │ │ │ │ teqpl r8, #3522560 @ 0x35c000 │ │ │ │ @ instruction: 0xf0004596 │ │ │ │ ldmib r4, {r1, r2, r4, r5, r8, pc}^ │ │ │ │ @@ -220900,20 +220900,20 @@ │ │ │ │ svc 0x00d0f726 │ │ │ │ andhi pc, r0, pc, lsr #7 │ │ │ │ stmdahi r0, {r2, r3, r4, r7, r8, sl, ip, sp, lr} │ │ │ │ mrc2 4, 1, lr, cr7, cr12, {1} │ │ │ │ stmdahi r0, {r2, r3, r4, r7, r8, sl, ip, sp, lr} │ │ │ │ mrcvc 4, 1, lr, cr7, cr12, {1} │ │ │ │ @ instruction: 0xffffa2ad │ │ │ │ - rsbeq pc, pc, r8, lsr r2 @ │ │ │ │ - rsbeq fp, pc, r4, lsr #14 │ │ │ │ - rsbeq pc, pc, r8, lsr #3 │ │ │ │ - mlseq pc, r4, r6, fp @ │ │ │ │ - rsbeq pc, pc, sl, lsl #3 │ │ │ │ - rsbeq fp, pc, r6, ror r6 @ │ │ │ │ + rsbeq pc, pc, r0, asr #4 │ │ │ │ + rsbeq fp, pc, ip, lsr #14 │ │ │ │ + strhteq pc, [pc], #-16 @ │ │ │ │ + mlseq pc, ip, r6, fp @ │ │ │ │ + mlseq pc, r2, r1, pc @ │ │ │ │ + rsbeq fp, pc, lr, ror r6 @ │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl fec419c8 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r5, r0, ror #31 │ │ │ │ strmi r4, [r5], -ip, lsl #12 │ │ │ │ andls r6, r3, #16, 16 @ 0x100000 │ │ │ │ ldc2 3, cr15, [r6, #36] @ 0x24 │ │ │ │ @@ -220934,16 +220934,16 @@ │ │ │ │ ldrbtmi r7, [r8], #-276 @ 0xfffffeec │ │ │ │ @ instruction: 0xf72d300c │ │ │ │ stmdami r5, {r0, r1, r3, r4, r5, r9, fp, ip, sp, lr, pc} │ │ │ │ ldrbtmi r4, [r8], #-1569 @ 0xfffff9df │ │ │ │ blx ffea84dc │ │ │ │ andlt r4, r5, r0, lsr #12 │ │ │ │ svclt 0x0000bd30 │ │ │ │ - rsbeq pc, pc, sl, ror #1 │ │ │ │ - ldrdeq fp, [pc], #-86 @ │ │ │ │ + strdeq pc, [pc], #-2 @ │ │ │ │ + ldrdeq fp, [pc], #-94 @ │ │ │ │ mvnsmi lr, sp, lsr #18 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ blhi 1a5cf8 │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d8f8cc │ │ │ │ addlt r2, r2, r0, lsl #4 │ │ │ │ stmib r1, {r8, r9, sp}^ │ │ │ │ @@ -221069,16 +221069,16 @@ │ │ │ │ ldclt 0, cr11, [r0, #-28]! @ 0xffffffe4 │ │ │ │ blvc 1226314 │ │ │ │ mrc 7, 1, lr, cr5, cr15, {6} │ │ │ │ ldrb r5, [r1, r7, asr #22] │ │ │ │ andhi pc, r0, pc, lsr #7 │ │ │ │ addge r9, r7, #46, 30 @ 0xb8 │ │ │ │ ldrbtpl r4, [sp], #-686 @ 0xfffffd52 │ │ │ │ - rsbeq lr, pc, r6, ror #29 │ │ │ │ - ldrdeq fp, [pc], #-50 @ │ │ │ │ + rsbeq lr, pc, lr, ror #29 │ │ │ │ + ldrdeq fp, [pc], #-58 @ │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00c8f8cc │ │ │ │ @ instruction: 0x5090f8d1 │ │ │ │ strmi fp, [r8], r5, lsl #1 │ │ │ │ bcs fc288 │ │ │ │ @@ -221173,26 +221173,26 @@ │ │ │ │ ldmdami r0, {r0, r2, r3, r6, r7, r8, ip, sp, lr} │ │ │ │ andcc r4, ip, r8, ror r4 │ │ │ │ @ instruction: 0xf85cf72d │ │ │ │ stmdbls r3, {r1, r2, r3, fp, lr} │ │ │ │ @ instruction: 0xf72d4478 │ │ │ │ blls 1e9044 │ │ │ │ svclt 0x0000e7ae │ │ │ │ - rsbeq pc, pc, r4 │ │ │ │ - rsbeq lr, pc, r8, lsl #31 │ │ │ │ - rsbeq lr, pc, ip, asr #27 │ │ │ │ - strhteq fp, [pc], #-40 │ │ │ │ - strhteq lr, [pc], #-208 │ │ │ │ - mlseq pc, ip, r2, fp @ │ │ │ │ - rsbeq lr, pc, ip, lsl #27 │ │ │ │ - rsbeq fp, pc, r8, ror r2 @ │ │ │ │ - rsbeq lr, pc, r0, asr sp @ │ │ │ │ - rsbeq fp, pc, ip, lsr r2 @ │ │ │ │ - rsbeq lr, pc, ip, lsr #26 │ │ │ │ - rsbeq fp, pc, r8, lsl r2 @ │ │ │ │ + rsbeq pc, pc, ip │ │ │ │ + mlseq pc, r0, pc, lr @ │ │ │ │ + ldrdeq lr, [pc], #-212 @ │ │ │ │ + rsbeq fp, pc, r0, asr #5 │ │ │ │ + strhteq lr, [pc], #-216 │ │ │ │ + rsbeq fp, pc, r4, lsr #5 │ │ │ │ + mlseq pc, r4, sp, lr @ │ │ │ │ + rsbeq fp, pc, r0, lsl #5 │ │ │ │ + rsbeq lr, pc, r8, asr sp @ │ │ │ │ + rsbeq fp, pc, r4, asr #4 │ │ │ │ + rsbeq lr, pc, r4, lsr sp @ │ │ │ │ + rsbeq fp, pc, r0, lsr #4 │ │ │ │ mvnsmi lr, sp, lsr #18 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d8f8cc │ │ │ │ ldrmi fp, [r7], -r4, lsl #1 │ │ │ │ strmi r2, [r5], -r1, lsl #4 │ │ │ │ @ instruction: 0xf7ff460e │ │ │ │ @@ -221238,20 +221238,20 @@ │ │ │ │ ldrbtmi r7, [r8], #-504 @ 0xfffffe08 │ │ │ │ @ instruction: 0xf72c300c │ │ │ │ stmdami r9, {r0, r1, r3, r4, r6, r7, r8, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ ldrbtmi r4, [r8], #-1569 @ 0xfffff9df │ │ │ │ @ instruction: 0xf896f72d │ │ │ │ andlt r4, r4, r0, lsr #12 │ │ │ │ ldrhhi lr, [r0, #141]! @ 0x8d │ │ │ │ - rsbeq lr, pc, lr, lsr #28 │ │ │ │ - rsbeq lr, pc, sl, lsl #28 │ │ │ │ - rsbeq lr, pc, r4, asr #24 │ │ │ │ - rsbeq fp, pc, r0, lsr r1 @ │ │ │ │ - rsbeq lr, pc, sl, lsr #24 │ │ │ │ - rsbeq fp, pc, r6, lsl r1 @ │ │ │ │ + rsbeq lr, pc, r6, lsr lr @ │ │ │ │ + rsbeq lr, pc, r2, lsl lr @ │ │ │ │ + rsbeq lr, pc, ip, asr #24 │ │ │ │ + rsbeq fp, pc, r8, lsr r1 @ │ │ │ │ + rsbeq lr, pc, r2, lsr ip @ │ │ │ │ + rsbeq fp, pc, lr, lsl r1 @ │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00b8f8cc │ │ │ │ bmi fe23c574 │ │ │ │ blmi fe23c780 │ │ │ │ addlt r4, r9, sl, ror r4 │ │ │ │ @@ -221384,27 +221384,27 @@ │ │ │ │ cdp2 7, 11, cr15, cr10, cr12, {1} │ │ │ │ @ instruction: 0x46314811 │ │ │ │ @ instruction: 0xf72c4478 │ │ │ │ @ instruction: 0xe717ff75 │ │ │ │ stc 7, cr15, [r0], {38} @ 0x26 │ │ │ │ ldrshteq r3, [fp], #-192 @ 0xffffff40 │ │ │ │ @ instruction: 0x000011b8 │ │ │ │ - strhteq lr, [pc], #-182 │ │ │ │ - rsbeq fp, pc, r2, lsr #1 │ │ │ │ + strhteq lr, [pc], #-190 │ │ │ │ + rsbeq fp, pc, sl, lsr #1 │ │ │ │ ldrhteq r3, [fp], #-192 @ 0xffffff40 │ │ │ │ - ldrdeq lr, [pc], #-168 @ │ │ │ │ - rsbeq sl, pc, r4, asr #31 │ │ │ │ - rsbeq lr, pc, r4, lsl #21 │ │ │ │ - rsbeq sl, pc, r0, ror pc @ │ │ │ │ - rsbeq lr, pc, lr, lsr #20 │ │ │ │ - rsbeq sl, pc, sl, lsl pc @ │ │ │ │ - rsbeq lr, pc, r6, lsl #20 │ │ │ │ - strdeq sl, [pc], #-226 @ │ │ │ │ - rsbeq lr, pc, r8, ror #19 │ │ │ │ - ldrdeq sl, [pc], #-228 @ │ │ │ │ + rsbeq lr, pc, r0, ror #21 │ │ │ │ + rsbeq sl, pc, ip, asr #31 │ │ │ │ + rsbeq lr, pc, ip, lsl #21 │ │ │ │ + rsbeq sl, pc, r8, ror pc @ │ │ │ │ + rsbeq lr, pc, r6, lsr sl @ │ │ │ │ + rsbeq sl, pc, r2, lsr #30 │ │ │ │ + rsbeq lr, pc, lr, lsl #20 │ │ │ │ + strdeq sl, [pc], #-234 @ │ │ │ │ + strdeq lr, [pc], #-144 @ │ │ │ │ + ldrdeq sl, [pc], #-236 @ │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00c0f8cc │ │ │ │ strmi fp, [r6], -r7, lsl #1 │ │ │ │ @ instruction: 0xf7ff460f │ │ │ │ strmi pc, [r4], -r1, asr #29 │ │ │ │ @@ -221554,31 +221554,31 @@ │ │ │ │ vtst.8 d20, d2, d5 │ │ │ │ ldrbtmi r3, [r8], #-350 @ 0xfffffea2 │ │ │ │ @ instruction: 0xf72c300c │ │ │ │ ldmdami r3, {r0, r5, r6, r8, sl, fp, ip, sp, lr, pc} │ │ │ │ ldrbtmi r4, [r8], #-1625 @ 0xfffff9a7 │ │ │ │ cdp2 7, 1, cr15, cr12, cr12, {1} │ │ │ │ svclt 0x0000e7b3 │ │ │ │ - rsbeq lr, pc, lr, ror #18 │ │ │ │ - rsbeq sl, pc, sl, asr lr @ │ │ │ │ - strhteq lr, [pc], #-166 │ │ │ │ - ldrdeq lr, [pc], #-154 @ │ │ │ │ - strdeq lr, [pc], #-216 @ │ │ │ │ - rsbeq lr, pc, r8, ror #15 │ │ │ │ - ldrdeq sl, [pc], #-196 @ │ │ │ │ - rsbeq lr, pc, ip, asr #15 │ │ │ │ - strhteq sl, [pc], #-200 │ │ │ │ - strhteq lr, [pc], #-114 │ │ │ │ - mlseq pc, lr, ip, sl @ │ │ │ │ - rsbeq lr, pc, lr, ror #14 │ │ │ │ - rsbeq sl, pc, sl, asr ip @ │ │ │ │ - rsbeq lr, pc, r2, asr r7 @ │ │ │ │ - rsbeq sl, pc, lr, lsr ip @ │ │ │ │ - rsbeq lr, pc, r6, lsr r7 @ │ │ │ │ - rsbeq sl, pc, r2, lsr #24 │ │ │ │ + rsbeq lr, pc, r6, ror r9 @ │ │ │ │ + rsbeq sl, pc, r2, ror #28 │ │ │ │ + strhteq lr, [pc], #-174 │ │ │ │ + rsbeq lr, pc, r2, ror #19 │ │ │ │ + rsbeq lr, pc, r0, lsl #28 │ │ │ │ + strdeq lr, [pc], #-112 @ │ │ │ │ + ldrdeq sl, [pc], #-204 @ │ │ │ │ + ldrdeq lr, [pc], #-116 @ │ │ │ │ + rsbeq sl, pc, r0, asr #25 │ │ │ │ + strhteq lr, [pc], #-122 │ │ │ │ + rsbeq sl, pc, r6, lsr #25 │ │ │ │ + rsbeq lr, pc, r6, ror r7 @ │ │ │ │ + rsbeq sl, pc, r2, ror #24 │ │ │ │ + rsbeq lr, pc, sl, asr r7 @ │ │ │ │ + rsbeq sl, pc, r6, asr #24 │ │ │ │ + rsbeq lr, pc, lr, lsr r7 @ │ │ │ │ + rsbeq sl, pc, sl, lsr #24 │ │ │ │ mvnsmi lr, #737280 @ 0xb4000 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00c8f8cc │ │ │ │ bmi 1ffca90 │ │ │ │ addlt r4, r7, ip, ror fp │ │ │ │ @ instruction: 0x4604447a │ │ │ │ @@ -221702,27 +221702,27 @@ │ │ │ │ ldmdami r2, {r0, r1, r2, r3, r4, r5, sl, fp, ip, sp, lr, pc} │ │ │ │ ldrbtmi r4, [r8], #-1569 @ 0xfffff9df │ │ │ │ ldc2l 7, cr15, [sl], #176 @ 0xb0 │ │ │ │ @ instruction: 0xf726e729 │ │ │ │ svclt 0x0000e986 │ │ │ │ ldrsbteq r3, [fp], #-116 @ 0xffffff8c │ │ │ │ @ instruction: 0x000011b8 │ │ │ │ - mlseq pc, ip, r6, lr @ │ │ │ │ - rsbeq sl, pc, r8, lsl #23 │ │ │ │ + rsbeq lr, pc, r4, lsr #13 │ │ │ │ + mlseq pc, r0, fp, sl @ │ │ │ │ @ instruction: 0x007b3796 │ │ │ │ - ldrdeq lr, [pc], #-88 @ │ │ │ │ - rsbeq sl, pc, r4, asr #21 │ │ │ │ - rsbeq lr, pc, r2, lsl #11 │ │ │ │ - rsbeq sl, pc, lr, ror #20 │ │ │ │ - rsbeq lr, pc, r6, lsr r5 @ │ │ │ │ - rsbeq sl, pc, r2, lsr #20 │ │ │ │ - rsbeq lr, pc, lr, lsl #10 │ │ │ │ - strdeq sl, [pc], #-154 @ │ │ │ │ - strdeq lr, [pc], #-66 @ │ │ │ │ - ldrdeq sl, [pc], #-158 @ │ │ │ │ + rsbeq lr, pc, r0, ror #11 │ │ │ │ + rsbeq sl, pc, ip, asr #21 │ │ │ │ + rsbeq lr, pc, sl, lsl #11 │ │ │ │ + rsbeq sl, pc, r6, ror sl @ │ │ │ │ + rsbeq lr, pc, lr, lsr r5 @ │ │ │ │ + rsbeq sl, pc, sl, lsr #20 │ │ │ │ + rsbeq lr, pc, r6, lsl r5 @ │ │ │ │ + rsbeq sl, pc, r2, lsl #20 │ │ │ │ + strdeq lr, [pc], #-74 @ │ │ │ │ + rsbeq sl, pc, r6, ror #19 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl fec4266c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r2, r8, ror #31 │ │ │ │ strmi r4, [r8], -r4, lsl #12 │ │ │ │ andls r4, r1, #13631488 @ 0xd00000 │ │ │ │ @ instruction: 0xff44f308 │ │ │ │ @@ -221779,22 +221779,22 @@ │ │ │ │ ldrbtmi r4, [r8], #-2060 @ 0xfffff7f4 │ │ │ │ @ instruction: 0xf72c300c │ │ │ │ stmdami fp, {r0, r5, r7, r8, r9, fp, ip, sp, lr, pc} │ │ │ │ ldrbtmi r9, [r8], #-2304 @ 0xfffff700 │ │ │ │ mrrc2 7, 2, pc, ip, cr12 @ │ │ │ │ ldrmi r9, [r8], -r0, lsl #22 │ │ │ │ ldcllt 0, cr11, [r0, #-8]! │ │ │ │ - rsbeq lr, pc, lr, asr r4 @ │ │ │ │ - rsbeq sl, pc, sl, asr #18 │ │ │ │ - strdeq lr, [pc], #-62 @ │ │ │ │ - rsbeq sl, pc, sl, ror #17 │ │ │ │ - ldrdeq lr, [pc], #-52 @ │ │ │ │ - rsbeq sl, pc, r0, asr #17 │ │ │ │ - strhteq lr, [pc], #-54 │ │ │ │ - rsbeq sl, pc, r2, lsr #17 │ │ │ │ + rsbeq lr, pc, r6, ror #8 │ │ │ │ + rsbeq sl, pc, r2, asr r9 @ │ │ │ │ + rsbeq lr, pc, r6, lsl #8 │ │ │ │ + strdeq sl, [pc], #-130 @ │ │ │ │ + ldrdeq lr, [pc], #-60 @ │ │ │ │ + rsbeq sl, pc, r8, asr #17 │ │ │ │ + strhteq lr, [pc], #-62 │ │ │ │ + rsbeq sl, pc, sl, lsr #17 │ │ │ │ svcmi 0x00f8e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ blhi 2a6a44 >::_M_default_append(unsigned int)@@Base+0x23e80> │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00c0f8cc │ │ │ │ @ instruction: 0xf1b22700 │ │ │ │ andsvs r0, pc, r0, lsl #16 │ │ │ │ @@ -221874,16 +221874,16 @@ │ │ │ │ @ instruction: 0xf04f8b06 │ │ │ │ ldrbmi r0, [r8], -r1, lsl #22 │ │ │ │ svchi 0x00f8e8bd │ │ │ │ andhi pc, r0, pc, lsr #7 │ │ │ │ ... │ │ │ │ addge r9, r7, #46, 30 @ 0xb8 │ │ │ │ ldrbtpl r4, [sp], #-686 @ 0xfffffd52 │ │ │ │ - rsbeq lr, pc, sl, ror #4 │ │ │ │ - rsbeq sl, pc, r6, asr r7 @ │ │ │ │ + rsbeq lr, pc, r2, ror r2 @ │ │ │ │ + rsbeq sl, pc, lr, asr r7 @ │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl fec428f4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addslt r0, r3, r0, lsr #31 │ │ │ │ strmi r4, [r8], -r7, lsl #12 │ │ │ │ stmib sp, {r2, r3, r9, sl, lr}^ │ │ │ │ bmi 1fb7f18 │ │ │ │ @@ -222009,27 +222009,27 @@ │ │ │ │ @ instruction: 0x46214812 │ │ │ │ @ instruction: 0xf72c4478 │ │ │ │ @ instruction: 0xe747fa93 │ │ │ │ svc 0x001ef725 │ │ │ │ rsbseq r3, fp, r6, lsl #6 │ │ │ │ @ instruction: 0x000011b8 │ │ │ │ rsbseq r3, fp, ip, lsl #5 │ │ │ │ - rsbeq lr, pc, lr, ror #1 │ │ │ │ - ldrdeq sl, [pc], #-90 @ │ │ │ │ - rsbeq lr, pc, r0, asr #1 │ │ │ │ - rsbeq sl, pc, ip, lsr #11 │ │ │ │ - rsbeq lr, pc, sl, lsl #1 │ │ │ │ - rsbeq sl, pc, r6, ror r5 @ │ │ │ │ + strdeq lr, [pc], #-6 @ │ │ │ │ + rsbeq sl, pc, r2, ror #11 │ │ │ │ + rsbeq lr, pc, r8, asr #1 │ │ │ │ + strhteq sl, [pc], #-84 │ │ │ │ + mlseq pc, r2, r0, lr @ │ │ │ │ + rsbeq sl, pc, lr, ror r5 @ │ │ │ │ @ instruction: 0xffff83ad │ │ │ │ @ instruction: 0xffff8385 │ │ │ │ @ instruction: 0xffff8373 │ │ │ │ - rsbeq lr, pc, lr, lsr r0 @ │ │ │ │ - rsbeq sl, pc, sl, lsr #10 │ │ │ │ - rsbeq lr, pc, r4, lsr #32 │ │ │ │ - rsbeq sl, pc, r0, lsl r5 @ │ │ │ │ + rsbeq lr, pc, r6, asr #32 │ │ │ │ + rsbeq sl, pc, r2, lsr r5 @ │ │ │ │ + rsbeq lr, pc, ip, lsr #32 │ │ │ │ + rsbeq sl, pc, r8, lsl r5 @ │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ blhi 226df4 │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00b8f8cc │ │ │ │ cdpne 0, 1, cr11, cr6, cr5, {4} │ │ │ │ ldrdhi pc, [r8], #-141 @ 0xffffff73 │ │ │ │ @@ -222352,16 +222352,16 @@ │ │ │ │ svclt 0x0000e792 │ │ │ │ andhi pc, r0, pc, lsr #7 │ │ │ │ ... │ │ │ │ addge r9, r7, #46, 30 @ 0xb8 │ │ │ │ ldrbtpl r4, [sp], #-686 @ 0xfffffd52 │ │ │ │ @ instruction: 0x000011b8 │ │ │ │ rsbseq r2, fp, r6, ror #28 │ │ │ │ - rsbeq sp, pc, r0, lsl #23 │ │ │ │ - rsbeq sl, pc, r2, ror r0 @ │ │ │ │ + rsbeq sp, pc, r8, lsl #23 │ │ │ │ + rsbeq sl, pc, sl, ror r0 @ │ │ │ │ rsbseq r2, fp, r4, ror #24 │ │ │ │ @ instruction: 0x3720f8df │ │ │ │ stmdaeq r0, {r0, r1, r2, r3, r6, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf8cd4620 │ │ │ │ ldrbtmi r9, [fp], #-28 @ 0xffffffe4 │ │ │ │ blls 3d0aa4 │ │ │ │ svcne 0x001f960a │ │ │ │ @@ -222811,37 +222811,37 @@ │ │ │ │ ldmdami sp, {r0, r1, r2, r3, r7, r8, r9, fp, ip, sp, lr, pc} │ │ │ │ ldrbtmi r4, [r8], #-1569 @ 0xfffff9df │ │ │ │ mcrr2 7, 2, pc, sl, cr11 @ │ │ │ │ @ instruction: 0xf725e752 │ │ │ │ svclt 0x0000e8d6 │ │ │ │ andhi pc, r0, pc, lsr #7 │ │ │ │ ... │ │ │ │ - rsbseq r9, r2, r6, lsl #14 │ │ │ │ - rsbeq ip, pc, r6, lsr r1 @ │ │ │ │ - strdeq ip, [pc], #-2 @ │ │ │ │ - rsbeq sp, pc, sl, lsl #16 │ │ │ │ - strdeq r9, [pc], #-196 @ │ │ │ │ - mlseq pc, r2, r7, sp @ │ │ │ │ - rsbeq r9, pc, ip, ror ip @ │ │ │ │ - rsbeq sp, pc, sl, ror #9 │ │ │ │ - ldrdeq r9, [pc], #-150 @ │ │ │ │ - ldrdeq sp, [pc], #-66 @ │ │ │ │ - strhteq r9, [pc], #-158 │ │ │ │ - rsbeq sp, pc, ip, lsr #9 │ │ │ │ - mlseq pc, r8, r9, r9 @ │ │ │ │ - mlseq pc, r2, r4, sp @ │ │ │ │ - rsbeq r9, pc, lr, ror r9 @ │ │ │ │ - rsbeq sp, pc, r8, ror r4 @ │ │ │ │ - rsbeq r9, pc, r4, ror #18 │ │ │ │ - rsbeq sp, pc, r6, asr #7 │ │ │ │ - strhteq r9, [pc], #-130 │ │ │ │ - rsbeq sp, pc, ip, lsr #7 │ │ │ │ - mlseq pc, r8, r8, r9 @ │ │ │ │ - mlseq pc, r2, r3, sp @ │ │ │ │ - rsbeq r9, pc, lr, ror r8 @ │ │ │ │ + rsbseq r9, r2, lr, lsl #14 │ │ │ │ + rsbeq ip, pc, lr, lsr r1 @ │ │ │ │ + strdeq ip, [pc], #-10 @ │ │ │ │ + rsbeq sp, pc, r2, lsl r8 @ │ │ │ │ + strdeq r9, [pc], #-204 @ │ │ │ │ + mlseq pc, sl, r7, sp @ │ │ │ │ + rsbeq r9, pc, r4, lsl #25 │ │ │ │ + strdeq sp, [pc], #-66 @ │ │ │ │ + ldrdeq r9, [pc], #-158 @ │ │ │ │ + ldrdeq sp, [pc], #-74 @ │ │ │ │ + rsbeq r9, pc, r6, asr #19 │ │ │ │ + strhteq sp, [pc], #-68 │ │ │ │ + rsbeq r9, pc, r0, lsr #19 │ │ │ │ + mlseq pc, sl, r4, sp @ │ │ │ │ + rsbeq r9, pc, r6, lsl #19 │ │ │ │ + rsbeq sp, pc, r0, lsl #9 │ │ │ │ + rsbeq r9, pc, ip, ror #18 │ │ │ │ + rsbeq sp, pc, lr, asr #7 │ │ │ │ + strhteq r9, [pc], #-138 │ │ │ │ + strhteq sp, [pc], #-52 │ │ │ │ + rsbeq r9, pc, r0, lsr #17 │ │ │ │ + mlseq pc, sl, r3, sp @ │ │ │ │ + rsbeq r9, pc, r6, lsl #17 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl fec437f8 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldmdavs r2, {r5, r6, r7, r8, r9, sl, fp}^ │ │ │ │ ldmdavs ip, {r2, r7, ip, sp, pc} │ │ │ │ addsmi r6, r4, #328 @ 0x148 │ │ │ │ movwcs sp, #4099 @ 0x1003 │ │ │ │ @@ -222872,16 +222872,16 @@ │ │ │ │ stmdals r3, {r0, r1, r4, r6, r7, r8, r9, fp, ip, sp, lr, pc} │ │ │ │ msrvc CPSR_fsxc, pc, asr #8 │ │ │ │ blx 4aa326 │ │ │ │ strtmi r9, [r0], -r2, lsl #18 │ │ │ │ blx ff3aa32e │ │ │ │ strb r9, [r3, r2, lsl #22] │ │ │ │ @ instruction: 0xffff8e0b │ │ │ │ - rsbeq sp, pc, sl, lsr #5 │ │ │ │ - mlseq pc, r2, r7, r9 @ │ │ │ │ + strhteq sp, [pc], #-34 │ │ │ │ + mlseq pc, sl, r7, r9 @ │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ blhi 2a7b50 >::_M_default_append(unsigned int)@@Base+0x24f8c> │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ bleq 52a9d4 │ │ │ │ ldcmi 2, cr15, [r4, #692]! @ 0x2b4 │ │ │ │ @ instruction: 0x46c0f8df │ │ │ │ @@ -223316,33 +223316,33 @@ │ │ │ │ str r6, [r9, r8, ror #16]! │ │ │ │ andhi pc, r0, pc, lsr #7 │ │ │ │ andeq r0, r0, r0 │ │ │ │ andeq r0, r0, r1 │ │ │ │ rsbseq r2, fp, r0, ror #6 │ │ │ │ @ instruction: 0x000011b8 │ │ │ │ rsbseq r2, fp, sl, ror #5 │ │ │ │ - rsbeq sp, pc, r0, lsl #6 │ │ │ │ - rsbeq sp, pc, ip, ror r0 @ │ │ │ │ - rsbeq r9, pc, r6, ror #10 │ │ │ │ - rsbeq sp, pc, sl, lsr r0 @ │ │ │ │ - rsbeq r9, pc, r4, lsr #10 │ │ │ │ - rsbeq r5, pc, r8, asr ip @ │ │ │ │ - rsbeq sp, pc, lr, lsl #3 │ │ │ │ - rsbeq ip, pc, lr, ror #31 │ │ │ │ - ldrdeq r9, [pc], #-72 @ │ │ │ │ - strhteq ip, [pc], #-250 │ │ │ │ - rsbeq r9, pc, r4, lsr #9 │ │ │ │ - ldrdeq ip, [pc], #-234 @ │ │ │ │ - rsbeq r9, pc, ip, asr #7 │ │ │ │ - rsbeq r5, pc, ip, asr #21 │ │ │ │ - rsbeq sp, pc, r8, asr r4 @ │ │ │ │ - strhteq ip, [pc], #-194 │ │ │ │ - rsbeq r9, pc, r6, lsr #3 │ │ │ │ - rsbeq ip, pc, r4, ror #23 │ │ │ │ - ldrdeq r9, [pc], #-8 @ │ │ │ │ + rsbeq sp, pc, r8, lsl #6 │ │ │ │ + rsbeq sp, pc, r4, lsl #1 │ │ │ │ + rsbeq r9, pc, lr, ror #10 │ │ │ │ + rsbeq sp, pc, r2, asr #32 │ │ │ │ + rsbeq r9, pc, ip, lsr #10 │ │ │ │ + rsbeq r5, pc, r0, ror #24 │ │ │ │ + mlseq pc, r6, r1, sp @ │ │ │ │ + strdeq ip, [pc], #-246 @ │ │ │ │ + rsbeq r9, pc, r0, ror #9 │ │ │ │ + rsbeq ip, pc, r2, asr #31 │ │ │ │ + rsbeq r9, pc, ip, lsr #9 │ │ │ │ + rsbeq ip, pc, r2, ror #29 │ │ │ │ + ldrdeq r9, [pc], #-52 @ │ │ │ │ + ldrdeq r5, [pc], #-164 @ │ │ │ │ + rsbeq sp, pc, r0, ror #8 │ │ │ │ + strhteq ip, [pc], #-202 │ │ │ │ + rsbeq r9, pc, lr, lsr #3 │ │ │ │ + rsbeq ip, pc, ip, ror #23 │ │ │ │ + rsbeq r9, pc, r0, ror #1 │ │ │ │ stmdavs r0, {r3, r8, fp, sp, lr} │ │ │ │ adcsmi r6, r0, #0, 16 │ │ │ │ svcge 0x007df47f │ │ │ │ tstls sp, r8, lsl #12 │ │ │ │ cdp2 0, 1, cr15, cr14, cr3, {5} │ │ │ │ blvc 1288b8 │ │ │ │ @ instruction: 0xeeb4991d │ │ │ │ @@ -223438,24 +223438,24 @@ │ │ │ │ @ instruction: 0xf72a300c │ │ │ │ stmdami lr, {r0, r2, r5, r7, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ mvnscc pc, pc, asr #32 │ │ │ │ @ instruction: 0xf72a4478 │ │ │ │ @ instruction: 0xf04fff5f │ │ │ │ @ instruction: 0xf7ff32ff │ │ │ │ svclt 0x0000bbe0 │ │ │ │ - rsbeq ip, pc, r8, lsr sl @ │ │ │ │ - rsbeq r8, pc, r4, lsr #30 │ │ │ │ - rsbeq ip, pc, sl, lsl sl @ │ │ │ │ - rsbeq r8, pc, r6, lsl #30 │ │ │ │ - strdeq ip, [pc], #-156 @ │ │ │ │ - rsbeq r8, pc, r8, ror #29 │ │ │ │ - ldrdeq ip, [pc], #-158 @ │ │ │ │ - rsbeq r8, pc, sl, asr #29 │ │ │ │ - strhteq ip, [pc], #-158 │ │ │ │ - rsbeq r8, pc, r8, lsr #29 │ │ │ │ + rsbeq ip, pc, r0, asr #20 │ │ │ │ + rsbeq r8, pc, ip, lsr #30 │ │ │ │ + rsbeq ip, pc, r2, lsr #20 │ │ │ │ + rsbeq r8, pc, lr, lsl #30 │ │ │ │ + rsbeq ip, pc, r4, lsl #20 │ │ │ │ + strdeq r8, [pc], #-224 @ │ │ │ │ + rsbeq ip, pc, r6, ror #19 │ │ │ │ + ldrdeq r8, [pc], #-226 @ │ │ │ │ + rsbeq ip, pc, r6, asr #19 │ │ │ │ + strhteq r8, [pc], #-224 │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl fec44190 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fd0 │ │ │ │ strmi lr, [lr], -r4, ror #1 │ │ │ │ ldrdgt pc, [r0], #143 @ 0x8f @ │ │ │ │ ldrbtmi fp, [lr], #135 @ 0x87 │ │ │ │ @@ -223512,19 +223512,19 @@ │ │ │ │ @ instruction: 0xf72a4620 │ │ │ │ blls 1acbb8 │ │ │ │ @ instruction: 0xf724e7a6 │ │ │ │ svclt 0x0000eb5c │ │ │ │ rsbseq r1, fp, lr, ror #20 │ │ │ │ @ instruction: 0x000011b8 │ │ │ │ rsbseq r1, fp, r8, asr #20 │ │ │ │ - rsbeq ip, pc, ip, ror #17 │ │ │ │ - ldrdeq r8, [pc], #-216 @ │ │ │ │ + strdeq ip, [pc], #-132 @ │ │ │ │ + rsbeq r8, pc, r0, ror #27 │ │ │ │ @ instruction: 0xffff8417 │ │ │ │ - strhteq ip, [pc], #-136 │ │ │ │ - rsbeq r8, pc, r0, lsr #27 │ │ │ │ + rsbeq ip, pc, r0, asr #17 │ │ │ │ + rsbeq r8, pc, r8, lsr #27 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ blhi 32855c >::_M_default_append(unsigned int)@@Base+0xa5998> │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ cdpeq 8, 9, cr15, cr8, cr12, {6} │ │ │ │ ldmdbmi sl!, {r0, r1, r3, r7, r9, sl, lr}^ │ │ │ │ blmi 1f7eb1c │ │ │ │ @@ -223646,24 +223646,24 @@ │ │ │ │ ldrls sl, [r5, -r2, asr #22] │ │ │ │ blge 1051ec8 │ │ │ │ subge pc, r4, sp, asr #17 │ │ │ │ adds r9, pc, r0, lsl r3 @ │ │ │ │ ... │ │ │ │ rsbseq r1, fp, r8, asr r9 │ │ │ │ @ instruction: 0x000011b8 │ │ │ │ - rsbeq ip, pc, ip, lsl #16 │ │ │ │ - strdeq r8, [pc], #-200 @ │ │ │ │ + rsbeq ip, pc, r4, lsl r8 @ │ │ │ │ + rsbeq r8, pc, r0, lsl #26 │ │ │ │ rsbseq r1, fp, r6, lsl #18 │ │ │ │ - strhteq ip, [pc], #-116 │ │ │ │ - rsbeq r8, pc, r0, lsr #25 │ │ │ │ - ldrdeq ip, [pc], #-134 @ │ │ │ │ - ldrdeq ip, [pc], #-104 @ │ │ │ │ - rsbeq r8, pc, r4, asr #23 │ │ │ │ - strhteq ip, [pc], #-110 │ │ │ │ - rsbeq r8, pc, sl, lsr #23 │ │ │ │ + strhteq ip, [pc], #-124 │ │ │ │ + rsbeq r8, pc, r8, lsr #25 │ │ │ │ + ldrdeq ip, [pc], #-142 @ │ │ │ │ + rsbeq ip, pc, r0, ror #13 │ │ │ │ + rsbeq r8, pc, ip, asr #23 │ │ │ │ + rsbeq ip, pc, r6, asr #13 │ │ │ │ + strhteq r8, [pc], #-178 │ │ │ │ blcs 307fdc >::_M_default_append(unsigned int)@@Base+0x85418> │ │ │ │ @ instruction: 0xf104bf08 │ │ │ │ ldrshtle r3, [r5], #-79 @ 0xffffffb1 │ │ │ │ adcsmi r9, r3, #12, 22 @ 0x3000 │ │ │ │ adcshi pc, r7, r0 │ │ │ │ ldrdcs lr, [r4, -r0] │ │ │ │ @ instruction: 0x46282318 │ │ │ │ @@ -223915,23 +223915,23 @@ │ │ │ │ stmdbls fp, {r0, r1, r2, r3, fp, lr} │ │ │ │ @ instruction: 0xf72a4478 │ │ │ │ svcls 0x000bfba7 │ │ │ │ ssatmi lr, #1, sp, lsl #10 │ │ │ │ svclt 0x0000e568 │ │ │ │ andhi pc, r0, pc, lsr #7 │ │ │ │ ... │ │ │ │ - rsbeq ip, pc, r2, ror #9 │ │ │ │ - rsbeq r8, pc, lr, asr #19 │ │ │ │ - rsbeq ip, pc, r6, asr #9 │ │ │ │ - strhteq r8, [pc], #-146 │ │ │ │ - strhteq ip, [pc], #-64 │ │ │ │ - rsbeq ip, pc, r8, lsl #6 │ │ │ │ - strdeq r8, [pc], #-122 @ │ │ │ │ - rsbeq ip, pc, ip, asr #4 │ │ │ │ - rsbeq r8, pc, r8, lsr r7 @ │ │ │ │ + rsbeq ip, pc, sl, ror #9 │ │ │ │ + ldrdeq r8, [pc], #-150 @ │ │ │ │ + rsbeq ip, pc, lr, asr #9 │ │ │ │ + strhteq r8, [pc], #-154 │ │ │ │ + strhteq ip, [pc], #-72 │ │ │ │ + rsbeq ip, pc, r0, lsl r3 @ │ │ │ │ + rsbeq r8, pc, r2, lsl #16 │ │ │ │ + rsbeq ip, pc, r4, asr r2 @ │ │ │ │ + rsbeq r8, pc, r0, asr #14 │ │ │ │ blcs 1879d0 │ │ │ │ mcrge 4, 1, pc, cr15, cr15, {3} @ │ │ │ │ @ instruction: 0xa010f8d6 │ │ │ │ ldrdeq pc, [r0], -sl │ │ │ │ addmi r6, r1, #0, 16 │ │ │ │ mcrge 4, 1, pc, cr7, cr15, {3} @ │ │ │ │ ldrdeq pc, [r4], -sl │ │ │ │ @@ -224118,28 +224118,28 @@ │ │ │ │ andcc r4, ip, r8, ror r4 │ │ │ │ @ instruction: 0xf950f72a │ │ │ │ stmdbls fp, {r1, r4, fp, lr} │ │ │ │ @ instruction: 0xf72a4478 │ │ │ │ svcls 0x000bfa0b │ │ │ │ bllt fe16ba00 │ │ │ │ ... │ │ │ │ - rsbeq ip, pc, r8, lsr #1 │ │ │ │ - mlseq pc, r4, r5, r8 @ │ │ │ │ - mlseq pc, r0, r0, ip @ │ │ │ │ - rsbeq r8, pc, ip, ror r5 @ │ │ │ │ - rsbeq ip, pc, lr, ror #3 │ │ │ │ - rsbeq ip, pc, r6, asr #32 │ │ │ │ - rsbeq r8, pc, r8, lsr r5 @ │ │ │ │ - rsbeq ip, pc, r0, lsl #2 │ │ │ │ - rsbeq fp, pc, r8, asr pc @ │ │ │ │ - rsbeq r8, pc, sl, asr #8 │ │ │ │ - rsbeq fp, pc, r4, lsr pc @ │ │ │ │ - rsbeq r8, pc, r0, lsr #8 │ │ │ │ - rsbeq fp, pc, r4, lsl pc @ │ │ │ │ - rsbeq r8, pc, r0, lsl #8 │ │ │ │ + strhteq ip, [pc], #-0 │ │ │ │ + mlseq pc, ip, r5, r8 @ │ │ │ │ + mlseq pc, r8, r0, ip @ │ │ │ │ + rsbeq r8, pc, r4, lsl #11 │ │ │ │ + strdeq ip, [pc], #-22 @ │ │ │ │ + rsbeq ip, pc, lr, asr #32 │ │ │ │ + rsbeq r8, pc, r0, asr #10 │ │ │ │ + rsbeq ip, pc, r8, lsl #2 │ │ │ │ + rsbeq fp, pc, r0, ror #30 │ │ │ │ + rsbeq r8, pc, r2, asr r4 @ │ │ │ │ + rsbeq fp, pc, ip, lsr pc @ │ │ │ │ + rsbeq r8, pc, r8, lsr #8 │ │ │ │ + rsbeq fp, pc, ip, lsl pc @ │ │ │ │ + rsbeq r8, pc, r8, lsl #8 │ │ │ │ ldcls 6, cr4, [r2], {62} @ 0x3e │ │ │ │ @ instruction: 0xf8dd464f │ │ │ │ @ instruction: 0x46309050 │ │ │ │ blx 14a9cfa │ │ │ │ @ instruction: 0x46599b11 │ │ │ │ stc 6, cr4, [sp, #160] @ 0xa0 │ │ │ │ @ instruction: 0xf8930b3e │ │ │ │ @@ -224365,34 +224365,34 @@ │ │ │ │ ldmdami sl, {r0, r1, r5, r6, r8, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ ldrbtmi r9, [r8], #-2315 @ 0xfffff6f5 │ │ │ │ @ instruction: 0xf81ef72a │ │ │ │ @ instruction: 0xf7ff9f0b │ │ │ │ @ instruction: 0x4631b994 │ │ │ │ bllt 5ebde0 │ │ │ │ ... │ │ │ │ - rsbeq fp, pc, r6, lsr #26 │ │ │ │ - rsbeq r8, pc, r2, lsl r2 @ │ │ │ │ - rsbeq fp, pc, sl, lsl #29 │ │ │ │ - rsbeq fp, pc, lr, lsl #25 │ │ │ │ - rsbeq r8, pc, sl, ror r1 @ │ │ │ │ - rsbeq fp, pc, ip, lsr #24 │ │ │ │ - rsbeq r8, pc, r8, lsl r1 @ │ │ │ │ - rsbeq fp, pc, r6, lsl #27 │ │ │ │ - ldrdeq fp, [pc], #-190 @ │ │ │ │ - ldrdeq r8, [pc], #-0 @ │ │ │ │ - strhteq fp, [pc], #-186 │ │ │ │ - rsbeq r8, pc, r6, lsr #1 │ │ │ │ - mlseq pc, sl, fp, fp @ │ │ │ │ - rsbeq r8, pc, r6, lsl #1 │ │ │ │ - rsbeq fp, pc, sl, ror fp @ │ │ │ │ - rsbeq r8, pc, r6, rrx │ │ │ │ - rsbeq fp, pc, sl, asr fp @ │ │ │ │ - rsbeq r8, pc, r6, asr #32 │ │ │ │ - rsbeq fp, pc, sl, lsr fp @ │ │ │ │ - rsbeq r8, pc, r6, lsr #32 │ │ │ │ + rsbeq fp, pc, lr, lsr #26 │ │ │ │ + rsbeq r8, pc, sl, lsl r2 @ │ │ │ │ + mlseq pc, r2, lr, fp @ │ │ │ │ + mlseq pc, r6, ip, fp @ │ │ │ │ + rsbeq r8, pc, r2, lsl #3 │ │ │ │ + rsbeq fp, pc, r4, lsr ip @ │ │ │ │ + rsbeq r8, pc, r0, lsr #2 │ │ │ │ + rsbeq fp, pc, lr, lsl #27 │ │ │ │ + rsbeq fp, pc, r6, ror #23 │ │ │ │ + ldrdeq r8, [pc], #-8 @ │ │ │ │ + rsbeq fp, pc, r2, asr #23 │ │ │ │ + rsbeq r8, pc, lr, lsr #1 │ │ │ │ + rsbeq fp, pc, r2, lsr #23 │ │ │ │ + rsbeq r8, pc, lr, lsl #1 │ │ │ │ + rsbeq fp, pc, r2, lsl #23 │ │ │ │ + rsbeq r8, pc, lr, rrx │ │ │ │ + rsbeq fp, pc, r2, ror #22 │ │ │ │ + rsbeq r8, pc, lr, asr #32 │ │ │ │ + rsbeq fp, pc, r2, asr #22 │ │ │ │ + rsbeq r8, pc, lr, lsr #32 │ │ │ │ @ instruction: 0x46309b30 │ │ │ │ strcs r9, [r0, -r1, lsr #6] │ │ │ │ tstls fp, #38912 @ 0x9800 │ │ │ │ ldrvc lr, [r7, -sp, asr #19]! │ │ │ │ @ instruction: 0xf0a99739 │ │ │ │ ldmdbvs r3!, {r0, r1, r3, r6, r8, fp, ip, sp, lr, pc} │ │ │ │ ldmvs r3!, {r1, r4, r8, r9, ip, pc} │ │ │ │ @@ -224661,19 +224661,19 @@ │ │ │ │ blls 58f768 │ │ │ │ beq 12a3b4 │ │ │ │ stmdami r2!, {r0, r2, r3, r6, r7, r8, fp, sp, lr, pc} │ │ │ │ tstls r6, #91 @ 0x5b │ │ │ │ @ instruction: 0x9320ab42 │ │ │ │ tstls sl, #59392 @ 0xe800 │ │ │ │ svclt 0x0000e010 │ │ │ │ - rsbeq fp, pc, r8, lsr #24 │ │ │ │ - rsbeq fp, pc, r4, ror #18 │ │ │ │ - rsbeq fp, pc, r4, asr #17 │ │ │ │ + rsbeq fp, pc, r0, lsr ip @ │ │ │ │ + rsbeq fp, pc, ip, ror #18 │ │ │ │ + rsbeq fp, pc, ip, asr #17 │ │ │ │ @ instruction: 0xffff5a97 │ │ │ │ - rsbeq fp, pc, r4, lsr #16 │ │ │ │ + rsbeq fp, pc, ip, lsr #16 │ │ │ │ @ instruction: 0xf10a9b16 │ │ │ │ ldrbmi r0, [r3, #-2561] @ 0xfffff5ff │ │ │ │ svcge 0x0033f43f │ │ │ │ @ instruction: 0xeeb79b28 │ │ │ │ bls acceb4 │ │ │ │ b 14bfb58 │ │ │ │ stc 7, cr0, [r3, #808] @ 0x328 │ │ │ │ @@ -225103,46 +225103,46 @@ │ │ │ │ andcc r4, ip, r8, ror r4 │ │ │ │ @ instruction: 0xf998f729 │ │ │ │ ldrtmi r4, [r9], -r4, lsr #16 │ │ │ │ @ instruction: 0xf7294478 │ │ │ │ @ instruction: 0xf7fefa53 │ │ │ │ svclt 0x0000bf7c │ │ │ │ ... │ │ │ │ - rsbeq fp, pc, ip, lsl #6 │ │ │ │ - strdeq r7, [pc], #-118 @ │ │ │ │ - rsbeq fp, pc, lr, ror #5 │ │ │ │ - ldrdeq r7, [pc], #-120 @ │ │ │ │ - ldrdeq fp, [pc], #-32 @ │ │ │ │ - strhteq r7, [pc], #-122 │ │ │ │ - rsbeq fp, pc, sl, lsr #3 │ │ │ │ - mlseq pc, r6, r6, r7 @ │ │ │ │ - mlseq pc, r2, r1, fp @ │ │ │ │ - rsbeq r7, pc, lr, ror r6 @ │ │ │ │ - rsbeq fp, pc, r8, ror r1 @ │ │ │ │ - rsbeq r7, pc, r4, ror #12 │ │ │ │ - rsbeq fp, pc, r8, asr #2 │ │ │ │ - rsbeq r7, pc, r4, lsr r6 @ │ │ │ │ - rsbeq fp, pc, r4, lsl r1 @ │ │ │ │ - rsbeq r7, pc, r0, lsl #12 │ │ │ │ - rsbeq fp, pc, r0, lsr #1 │ │ │ │ - rsbeq r7, pc, ip, lsl #11 │ │ │ │ - rsbeq fp, pc, r0, lsl #1 │ │ │ │ - rsbeq r7, pc, ip, ror #10 │ │ │ │ - rsbeq fp, pc, r0, rrx │ │ │ │ - rsbeq r7, pc, ip, asr #10 │ │ │ │ - rsbeq fp, pc, r0, asr #32 │ │ │ │ - rsbeq r7, pc, ip, lsr #10 │ │ │ │ - rsbeq fp, pc, r0, lsr #32 │ │ │ │ - rsbeq r7, pc, ip, lsl #10 │ │ │ │ - strdeq sl, [pc], #-254 @ │ │ │ │ - rsbeq r7, pc, sl, ror #9 │ │ │ │ - ldrdeq sl, [pc], #-252 @ │ │ │ │ - rsbeq r7, pc, r8, asr #9 │ │ │ │ - rsbeq sl, pc, r4, lsr #31 │ │ │ │ - mlseq pc, r0, r4, r7 @ │ │ │ │ + rsbeq fp, pc, r4, lsl r3 @ │ │ │ │ + strdeq r7, [pc], #-126 @ │ │ │ │ + strdeq fp, [pc], #-38 @ │ │ │ │ + rsbeq r7, pc, r0, ror #15 │ │ │ │ + ldrdeq fp, [pc], #-40 @ │ │ │ │ + rsbeq r7, pc, r2, asr #15 │ │ │ │ + strhteq fp, [pc], #-18 │ │ │ │ + mlseq pc, lr, r6, r7 @ │ │ │ │ + mlseq pc, sl, r1, fp @ │ │ │ │ + rsbeq r7, pc, r6, lsl #13 │ │ │ │ + rsbeq fp, pc, r0, lsl #3 │ │ │ │ + rsbeq r7, pc, ip, ror #12 │ │ │ │ + rsbeq fp, pc, r0, asr r1 @ │ │ │ │ + rsbeq r7, pc, ip, lsr r6 @ │ │ │ │ + rsbeq fp, pc, ip, lsl r1 @ │ │ │ │ + rsbeq r7, pc, r8, lsl #12 │ │ │ │ + rsbeq fp, pc, r8, lsr #1 │ │ │ │ + mlseq pc, r4, r5, r7 @ │ │ │ │ + rsbeq fp, pc, r8, lsl #1 │ │ │ │ + rsbeq r7, pc, r4, ror r5 @ │ │ │ │ + rsbeq fp, pc, r8, rrx │ │ │ │ + rsbeq r7, pc, r4, asr r5 @ │ │ │ │ + rsbeq fp, pc, r8, asr #32 │ │ │ │ + rsbeq r7, pc, r4, lsr r5 @ │ │ │ │ + rsbeq fp, pc, r8, lsr #32 │ │ │ │ + rsbeq r7, pc, r4, lsl r5 @ │ │ │ │ + rsbeq fp, pc, r6 │ │ │ │ + strdeq r7, [pc], #-66 @ │ │ │ │ + rsbeq sl, pc, r4, ror #31 │ │ │ │ + ldrdeq r7, [pc], #-64 @ │ │ │ │ + rsbeq sl, pc, ip, lsr #31 │ │ │ │ + mlseq pc, r8, r4, r7 @ │ │ │ │ blhi 13aa4c0 │ │ │ │ tstls fp, r4, lsl #12 │ │ │ │ mrclt 7, 5, APSR_nzcv, cr1, cr14, {7} │ │ │ │ @ instruction: 0xf8df4604 │ │ │ │ @ instruction: 0xf6420a88 │ │ │ │ ldrbtmi r0, [r8], #-429 @ 0xfffffe53 │ │ │ │ @ instruction: 0xf729300c │ │ │ │ @@ -225812,134 +225812,134 @@ │ │ │ │ andcc r4, ip, r8, ror r4 │ │ │ │ stc2 7, cr15, [ip], {40} @ 0x28 │ │ │ │ @ instruction: 0x4639487c │ │ │ │ @ instruction: 0xf7284478 │ │ │ │ @ instruction: 0xf7fefcc7 │ │ │ │ svclt 0x0000b9f0 │ │ │ │ ... │ │ │ │ - rsbeq sl, pc, lr, ror #29 │ │ │ │ - ldrdeq r7, [pc], #-56 @ │ │ │ │ - rsbeq sl, pc, lr, asr #29 │ │ │ │ - strhteq r7, [pc], #-56 │ │ │ │ - rsbeq sl, pc, sl, lsr #29 │ │ │ │ - mlseq pc, r4, r3, r7 @ │ │ │ │ - rsbeq sl, pc, r6, lsl #29 │ │ │ │ - rsbeq r7, pc, r0, ror r3 @ │ │ │ │ - rsbeq sl, pc, r6, ror #28 │ │ │ │ - rsbeq r7, pc, r0, asr r3 @ │ │ │ │ - rsbeq sl, pc, r2, asr #28 │ │ │ │ - rsbeq r7, pc, ip, lsr #6 │ │ │ │ - rsbeq sl, pc, lr, lsl lr @ │ │ │ │ - rsbeq r7, pc, r8, lsl #6 │ │ │ │ - strdeq sl, [pc], #-218 @ │ │ │ │ - rsbeq r7, pc, r4, ror #5 │ │ │ │ - ldrdeq sl, [pc], #-214 @ │ │ │ │ - rsbeq r7, pc, r0, asr #5 │ │ │ │ - mlseq pc, r4, sp, sl @ │ │ │ │ - rsbeq r7, pc, lr, ror r2 @ │ │ │ │ - rsbeq sl, pc, r4, ror sp @ │ │ │ │ - rsbeq r7, pc, ip, asr r2 @ │ │ │ │ - rsbeq sl, pc, r0, asr sp @ │ │ │ │ - rsbeq r7, pc, sl, lsr r2 @ │ │ │ │ - rsbeq sl, pc, r2, lsr sp @ │ │ │ │ - rsbeq r7, pc, ip, lsl r2 @ │ │ │ │ - strdeq sl, [pc], #-198 @ │ │ │ │ - rsbeq r7, pc, r0, ror #3 │ │ │ │ - ldrdeq sl, [pc], #-196 @ │ │ │ │ - strhteq r7, [pc], #-30 │ │ │ │ - rsbeq sl, pc, lr, ror ip @ │ │ │ │ - rsbeq r7, pc, r8, ror #2 │ │ │ │ - rsbeq sl, pc, ip, asr ip @ │ │ │ │ - rsbeq r7, pc, r6, asr #2 │ │ │ │ - rsbeq sl, pc, ip, lsr #24 │ │ │ │ - rsbeq r7, pc, r6, lsl r1 @ │ │ │ │ - rsbeq sl, pc, ip, lsl #24 │ │ │ │ - strdeq r7, [pc], #-4 @ │ │ │ │ - rsbeq sl, pc, r6, ror #23 │ │ │ │ - ldrdeq r7, [pc], #-0 @ │ │ │ │ - rsbeq sl, pc, r2, asr #23 │ │ │ │ - rsbeq r7, pc, sl, lsr #1 │ │ │ │ - mlseq pc, ip, fp, sl @ │ │ │ │ - rsbeq r7, pc, r4, lsl #1 │ │ │ │ - rsbeq sl, pc, r0, ror #22 │ │ │ │ - rsbeq r7, pc, sl, asr #32 │ │ │ │ - rsbeq sl, pc, r0, asr #22 │ │ │ │ - rsbeq r7, pc, r8, lsr #32 │ │ │ │ - rsbeq sl, pc, r0, lsr #22 │ │ │ │ - rsbeq r7, pc, r8 │ │ │ │ - rsbeq sl, pc, r0, lsl #22 │ │ │ │ - rsbeq r6, pc, r8, ror #31 │ │ │ │ - ldrdeq sl, [pc], #-174 @ │ │ │ │ - rsbeq r6, pc, r8, asr #31 │ │ │ │ - strhteq sl, [pc], #-174 │ │ │ │ - rsbeq r6, pc, r8, lsr #31 │ │ │ │ - rsbeq sl, pc, r0, lsr #21 │ │ │ │ - rsbeq r6, pc, r8, lsl #31 │ │ │ │ - rsbeq sl, pc, r0, lsl #21 │ │ │ │ - rsbeq r6, pc, r8, ror #30 │ │ │ │ - rsbeq sl, pc, r0, ror #20 │ │ │ │ - rsbeq r6, pc, r8, asr #30 │ │ │ │ - rsbeq sl, pc, sl, lsl sl @ │ │ │ │ - rsbeq r6, pc, r4, lsl #30 │ │ │ │ - strdeq sl, [pc], #-152 @ │ │ │ │ - rsbeq r6, pc, r2, ror #29 │ │ │ │ - ldrdeq sl, [pc], #-150 @ │ │ │ │ - rsbeq r6, pc, r0, asr #29 │ │ │ │ - strhteq sl, [pc], #-150 │ │ │ │ - rsbeq r6, pc, r0, lsr #29 │ │ │ │ - mlseq pc, r6, r9, sl @ │ │ │ │ - rsbeq r6, pc, r0, lsl #29 │ │ │ │ - rsbeq sl, pc, r6, ror r9 @ │ │ │ │ - rsbeq r6, pc, r0, ror #28 │ │ │ │ - rsbeq sl, pc, r6, asr r9 @ │ │ │ │ - rsbeq r6, pc, r0, asr #28 │ │ │ │ - rsbeq sl, pc, r6, lsr r9 @ │ │ │ │ - rsbeq r6, pc, r0, lsr #28 │ │ │ │ - rsbeq sl, pc, r4, lsl #18 │ │ │ │ - rsbeq r6, pc, lr, ror #27 │ │ │ │ - rsbeq sl, pc, r8, lsr #17 │ │ │ │ - mlseq pc, r2, sp, r6 @ │ │ │ │ - rsbeq sl, pc, r2, asr #16 │ │ │ │ - rsbeq r6, pc, ip, lsr #26 │ │ │ │ - rsbeq sl, pc, r0, lsr #16 │ │ │ │ - rsbeq r6, pc, sl, lsl #26 │ │ │ │ - strhteq sl, [pc], #-124 │ │ │ │ - rsbeq r6, pc, r6, lsr #25 │ │ │ │ - mlseq pc, sl, r7, sl @ │ │ │ │ - rsbeq r6, pc, r4, lsl #25 │ │ │ │ - rsbeq sl, pc, r2, ror r7 @ │ │ │ │ - rsbeq r6, pc, ip, asr ip @ │ │ │ │ - rsbeq sl, pc, r0, asr r7 @ │ │ │ │ - rsbeq r6, pc, sl, lsr ip @ │ │ │ │ - rsbeq sl, pc, r0, lsr r7 @ │ │ │ │ - rsbeq r6, pc, sl, lsl ip @ │ │ │ │ - strdeq sl, [pc], #-108 @ │ │ │ │ - rsbeq r6, pc, r6, ror #23 │ │ │ │ - rsbeq sl, pc, ip, lsr #13 │ │ │ │ - mlseq pc, r8, fp, r6 @ │ │ │ │ - rsbeq sl, pc, lr, lsl #13 │ │ │ │ - rsbeq r6, pc, sl, ror fp @ │ │ │ │ - rsbeq sl, pc, r0, ror r6 @ │ │ │ │ - rsbeq r6, pc, ip, asr fp @ │ │ │ │ - rsbeq sl, pc, r8, lsr r6 @ │ │ │ │ - rsbeq r6, pc, r4, lsr #22 │ │ │ │ - rsbeq sl, pc, r2, lsl #12 │ │ │ │ - rsbeq r6, pc, lr, ror #21 │ │ │ │ - rsbeq sl, pc, ip, asr #11 │ │ │ │ - strhteq r6, [pc], #-168 │ │ │ │ - rsbeq sl, pc, sl, lsl #11 │ │ │ │ - rsbeq r6, pc, r6, ror sl @ │ │ │ │ - rsbeq sl, pc, r8, asr #10 │ │ │ │ - rsbeq r6, pc, r4, lsr sl @ │ │ │ │ - rsbeq sl, pc, r6, lsl #10 │ │ │ │ - strdeq r6, [pc], #-146 @ │ │ │ │ - rsbeq sl, pc, ip, lsr #9 │ │ │ │ - mlseq pc, r8, r9, r6 @ │ │ │ │ - rsbeq sl, pc, ip, lsl #9 │ │ │ │ - rsbeq r6, pc, r8, ror r9 @ │ │ │ │ + strdeq sl, [pc], #-230 @ │ │ │ │ + rsbeq r7, pc, r0, ror #7 │ │ │ │ + ldrdeq sl, [pc], #-230 @ │ │ │ │ + rsbeq r7, pc, r0, asr #7 │ │ │ │ + strhteq sl, [pc], #-226 │ │ │ │ + mlseq pc, ip, r3, r7 @ │ │ │ │ + rsbeq sl, pc, lr, lsl #29 │ │ │ │ + rsbeq r7, pc, r8, ror r3 @ │ │ │ │ + rsbeq sl, pc, lr, ror #28 │ │ │ │ + rsbeq r7, pc, r8, asr r3 @ │ │ │ │ + rsbeq sl, pc, sl, asr #28 │ │ │ │ + rsbeq r7, pc, r4, lsr r3 @ │ │ │ │ + rsbeq sl, pc, r6, lsr #28 │ │ │ │ + rsbeq r7, pc, r0, lsl r3 @ │ │ │ │ + rsbeq sl, pc, r2, lsl #28 │ │ │ │ + rsbeq r7, pc, ip, ror #5 │ │ │ │ + ldrdeq sl, [pc], #-222 @ │ │ │ │ + rsbeq r7, pc, r8, asr #5 │ │ │ │ + mlseq pc, ip, sp, sl @ │ │ │ │ + rsbeq r7, pc, r6, lsl #5 │ │ │ │ + rsbeq sl, pc, ip, ror sp @ │ │ │ │ + rsbeq r7, pc, r4, ror #4 │ │ │ │ + rsbeq sl, pc, r8, asr sp @ │ │ │ │ + rsbeq r7, pc, r2, asr #4 │ │ │ │ + rsbeq sl, pc, sl, lsr sp @ │ │ │ │ + rsbeq r7, pc, r4, lsr #4 │ │ │ │ + strdeq sl, [pc], #-206 @ │ │ │ │ + rsbeq r7, pc, r8, ror #3 │ │ │ │ + ldrdeq sl, [pc], #-204 @ │ │ │ │ + rsbeq r7, pc, r6, asr #3 │ │ │ │ + rsbeq sl, pc, r6, lsl #25 │ │ │ │ + rsbeq r7, pc, r0, ror r1 @ │ │ │ │ + rsbeq sl, pc, r4, ror #24 │ │ │ │ + rsbeq r7, pc, lr, asr #2 │ │ │ │ + rsbeq sl, pc, r4, lsr ip @ │ │ │ │ + rsbeq r7, pc, lr, lsl r1 @ │ │ │ │ + rsbeq sl, pc, r4, lsl ip @ │ │ │ │ + strdeq r7, [pc], #-12 @ │ │ │ │ + rsbeq sl, pc, lr, ror #23 │ │ │ │ + ldrdeq r7, [pc], #-8 @ │ │ │ │ + rsbeq sl, pc, sl, asr #23 │ │ │ │ + strhteq r7, [pc], #-2 │ │ │ │ + rsbeq sl, pc, r4, lsr #23 │ │ │ │ + rsbeq r7, pc, ip, lsl #1 │ │ │ │ + rsbeq sl, pc, r8, ror #22 │ │ │ │ + rsbeq r7, pc, r2, asr r0 @ │ │ │ │ + rsbeq sl, pc, r8, asr #22 │ │ │ │ + rsbeq r7, pc, r0, lsr r0 @ │ │ │ │ + rsbeq sl, pc, r8, lsr #22 │ │ │ │ + rsbeq r7, pc, r0, lsl r0 @ │ │ │ │ + rsbeq sl, pc, r8, lsl #22 │ │ │ │ + strdeq r6, [pc], #-240 @ │ │ │ │ + rsbeq sl, pc, r6, ror #21 │ │ │ │ + ldrdeq r6, [pc], #-240 @ │ │ │ │ + rsbeq sl, pc, r6, asr #21 │ │ │ │ + strhteq r6, [pc], #-240 │ │ │ │ + rsbeq sl, pc, r8, lsr #21 │ │ │ │ + mlseq pc, r0, pc, r6 @ │ │ │ │ + rsbeq sl, pc, r8, lsl #21 │ │ │ │ + rsbeq r6, pc, r0, ror pc @ │ │ │ │ + rsbeq sl, pc, r8, ror #20 │ │ │ │ + rsbeq r6, pc, r0, asr pc @ │ │ │ │ + rsbeq sl, pc, r2, lsr #20 │ │ │ │ + rsbeq r6, pc, ip, lsl #30 │ │ │ │ + rsbeq sl, pc, r0, lsl #20 │ │ │ │ + rsbeq r6, pc, sl, ror #29 │ │ │ │ + ldrdeq sl, [pc], #-158 @ │ │ │ │ + rsbeq r6, pc, r8, asr #29 │ │ │ │ + strhteq sl, [pc], #-158 │ │ │ │ + rsbeq r6, pc, r8, lsr #29 │ │ │ │ + mlseq pc, lr, r9, sl @ │ │ │ │ + rsbeq r6, pc, r8, lsl #29 │ │ │ │ + rsbeq sl, pc, lr, ror r9 @ │ │ │ │ + rsbeq r6, pc, r8, ror #28 │ │ │ │ + rsbeq sl, pc, lr, asr r9 @ │ │ │ │ + rsbeq r6, pc, r8, asr #28 │ │ │ │ + rsbeq sl, pc, lr, lsr r9 @ │ │ │ │ + rsbeq r6, pc, r8, lsr #28 │ │ │ │ + rsbeq sl, pc, ip, lsl #18 │ │ │ │ + strdeq r6, [pc], #-214 @ │ │ │ │ + strhteq sl, [pc], #-128 │ │ │ │ + mlseq pc, sl, sp, r6 @ │ │ │ │ + rsbeq sl, pc, sl, asr #16 │ │ │ │ + rsbeq r6, pc, r4, lsr sp @ │ │ │ │ + rsbeq sl, pc, r8, lsr #16 │ │ │ │ + rsbeq r6, pc, r2, lsl sp @ │ │ │ │ + rsbeq sl, pc, r4, asr #15 │ │ │ │ + rsbeq r6, pc, lr, lsr #25 │ │ │ │ + rsbeq sl, pc, r2, lsr #15 │ │ │ │ + rsbeq r6, pc, ip, lsl #25 │ │ │ │ + rsbeq sl, pc, sl, ror r7 @ │ │ │ │ + rsbeq r6, pc, r4, ror #24 │ │ │ │ + rsbeq sl, pc, r8, asr r7 @ │ │ │ │ + rsbeq r6, pc, r2, asr #24 │ │ │ │ + rsbeq sl, pc, r8, lsr r7 @ │ │ │ │ + rsbeq r6, pc, r2, lsr #24 │ │ │ │ + rsbeq sl, pc, r4, lsl #14 │ │ │ │ + rsbeq r6, pc, lr, ror #23 │ │ │ │ + strhteq sl, [pc], #-100 │ │ │ │ + rsbeq r6, pc, r0, lsr #23 │ │ │ │ + mlseq pc, r6, r6, sl @ │ │ │ │ + rsbeq r6, pc, r2, lsl #23 │ │ │ │ + rsbeq sl, pc, r8, ror r6 @ │ │ │ │ + rsbeq r6, pc, r4, ror #22 │ │ │ │ + rsbeq sl, pc, r0, asr #12 │ │ │ │ + rsbeq r6, pc, ip, lsr #22 │ │ │ │ + rsbeq sl, pc, sl, lsl #12 │ │ │ │ + strdeq r6, [pc], #-166 @ │ │ │ │ + ldrdeq sl, [pc], #-84 @ │ │ │ │ + rsbeq r6, pc, r0, asr #21 │ │ │ │ + mlseq pc, r2, r5, sl @ │ │ │ │ + rsbeq r6, pc, lr, ror sl @ │ │ │ │ + rsbeq sl, pc, r0, asr r5 @ │ │ │ │ + rsbeq r6, pc, ip, lsr sl @ │ │ │ │ + rsbeq sl, pc, lr, lsl #10 │ │ │ │ + strdeq r6, [pc], #-154 @ │ │ │ │ + strhteq sl, [pc], #-68 │ │ │ │ + rsbeq r6, pc, r0, lsr #19 │ │ │ │ + mlseq pc, r4, r4, sl @ │ │ │ │ + rsbeq r6, pc, r0, lsl #19 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ bl fec4687c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r4, r8, ror #31 │ │ │ │ stcls 1, cr2, [r6], {1} │ │ │ │ @ instruction: 0xf7fd9400 │ │ │ │ strmi pc, [r3], -r7, lsl #26 │ │ │ │ @@ -225950,16 +225950,16 @@ │ │ │ │ ldrbtmi r4, [r8], #-2054 @ 0xfffff7fa │ │ │ │ @ instruction: 0xf728300c │ │ │ │ stmdami r5, {r0, r2, r4, r5, r6, r7, r9, fp, ip, sp, lr, pc} │ │ │ │ ldrbtmi r9, [r8], #-2307 @ 0xfffff6fd │ │ │ │ blx fed2d356 │ │ │ │ ldrmi r9, [r8], -r3, lsl #22 │ │ │ │ ldclt 0, cr11, [r0, #-16] │ │ │ │ - rsbeq sl, pc, lr, asr r2 @ │ │ │ │ - rsbeq r6, pc, sl, asr #14 │ │ │ │ + rsbeq sl, pc, r6, ror #4 │ │ │ │ + rsbeq r6, pc, r2, asr r7 @ │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ bl fec468cc │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r4, r8, ror #31 │ │ │ │ stcls 1, cr2, [r6], {-0} │ │ │ │ @ instruction: 0xf7fd9400 │ │ │ │ @ instruction: 0x4603fcdf │ │ │ │ @@ -225970,16 +225970,16 @@ │ │ │ │ ldrbtmi r4, [r8], #-2054 @ 0xfffff7fa │ │ │ │ @ instruction: 0xf728300c │ │ │ │ stmdami r5, {r0, r2, r3, r6, r7, r9, fp, ip, sp, lr, pc} │ │ │ │ ldrbtmi r9, [r8], #-2307 @ 0xfffff6fd │ │ │ │ blx fe32d3a6 │ │ │ │ ldrmi r9, [r8], -r3, lsl #22 │ │ │ │ ldclt 0, cr11, [r0, #-16] │ │ │ │ - rsbeq sl, pc, lr, lsl #4 │ │ │ │ - strdeq r6, [pc], #-106 @ │ │ │ │ + rsbeq sl, pc, r6, lsl r2 @ │ │ │ │ + rsbeq r6, pc, r2, lsl #14 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x0090f8cc │ │ │ │ @ instruction: 0x4615b093 │ │ │ │ strcs pc, [r8], #-2271 @ 0xfffff721 │ │ │ │ @ instruction: 0xf8df4606 │ │ │ │ @@ -226236,46 +226236,46 @@ │ │ │ │ stmdami r6!, {r0, r2, r3, r4, r5, r7, fp, ip, sp, lr, pc} │ │ │ │ ldrbtmi r4, [r8], #-1577 @ 0xfffff9d7 │ │ │ │ @ instruction: 0xf978f728 │ │ │ │ svclt 0x0000e69d │ │ │ │ andhi pc, r0, pc, lsr #7 │ │ │ │ ... │ │ │ │ ldrsbteq pc, [sl], #-38 @ 0xffffffda @ │ │ │ │ - rsbeq sl, pc, sl, asr #6 │ │ │ │ + rsbeq sl, pc, r2, asr r3 @ │ │ │ │ @ instruction: 0x000011b8 │ │ │ │ - rsbeq sl, pc, r2, asr #14 │ │ │ │ - rsbseq r8, r2, r8, lsr #24 │ │ │ │ - strhteq sl, [pc], #-0 │ │ │ │ - mlseq pc, ip, r5, r6 @ │ │ │ │ + rsbeq sl, pc, sl, asr #14 │ │ │ │ + rsbseq r8, r2, r0, lsr ip │ │ │ │ + strhteq sl, [pc], #-8 │ │ │ │ + rsbeq r6, pc, r4, lsr #11 │ │ │ │ rsbseq pc, sl, sl, lsr #3 │ │ │ │ - rsbeq sl, pc, r0, lsl r4 @ │ │ │ │ - rsbeq sl, pc, r6, lsl r0 @ │ │ │ │ - rsbeq r6, pc, r2, lsl #10 │ │ │ │ - rsbeq r9, pc, r8, ror #31 │ │ │ │ - ldrdeq r6, [pc], #-68 @ │ │ │ │ - rsbeq r9, pc, lr, asr #31 │ │ │ │ - strhteq r6, [pc], #-74 │ │ │ │ - rsbeq r9, pc, sl, asr pc @ │ │ │ │ - rsbeq r6, pc, r6, asr #8 │ │ │ │ - rsbeq r9, pc, r4, lsr #30 │ │ │ │ - rsbeq r6, pc, r0, lsl r4 @ │ │ │ │ - rsbeq r9, pc, sl, lsl #30 │ │ │ │ - strdeq r6, [pc], #-54 @ │ │ │ │ - strdeq r9, [pc], #-224 @ │ │ │ │ - ldrdeq r6, [pc], #-60 @ │ │ │ │ - mlseq pc, lr, r2, sl @ │ │ │ │ - mlseq pc, r6, lr, r9 @ │ │ │ │ - rsbeq r6, pc, r2, lsl #7 │ │ │ │ - rsbeq r9, pc, ip, ror lr @ │ │ │ │ - rsbeq r6, pc, r8, ror #6 │ │ │ │ - rsbeq r9, pc, r4, asr lr @ │ │ │ │ - rsbeq r6, pc, r0, asr #6 │ │ │ │ - strhteq r9, [pc], #-254 │ │ │ │ - rsbeq r9, pc, lr, ror #27 │ │ │ │ - ldrdeq r6, [pc], #-42 @ │ │ │ │ + rsbeq sl, pc, r8, lsl r4 @ │ │ │ │ + rsbeq sl, pc, lr, lsl r0 @ │ │ │ │ + rsbeq r6, pc, sl, lsl #10 │ │ │ │ + strdeq r9, [pc], #-240 @ │ │ │ │ + ldrdeq r6, [pc], #-76 @ │ │ │ │ + ldrdeq r9, [pc], #-246 @ │ │ │ │ + rsbeq r6, pc, r2, asr #9 │ │ │ │ + rsbeq r9, pc, r2, ror #30 │ │ │ │ + rsbeq r6, pc, lr, asr #8 │ │ │ │ + rsbeq r9, pc, ip, lsr #30 │ │ │ │ + rsbeq r6, pc, r8, lsl r4 @ │ │ │ │ + rsbeq r9, pc, r2, lsl pc @ │ │ │ │ + strdeq r6, [pc], #-62 @ │ │ │ │ + strdeq r9, [pc], #-232 @ │ │ │ │ + rsbeq r6, pc, r4, ror #7 │ │ │ │ + rsbeq sl, pc, r6, lsr #5 │ │ │ │ + mlseq pc, lr, lr, r9 @ │ │ │ │ + rsbeq r6, pc, sl, lsl #7 │ │ │ │ + rsbeq r9, pc, r4, lsl #29 │ │ │ │ + rsbeq r6, pc, r0, ror r3 @ │ │ │ │ + rsbeq r9, pc, ip, asr lr @ │ │ │ │ + rsbeq r6, pc, r8, asr #6 │ │ │ │ + rsbeq r9, pc, r6, asr #31 │ │ │ │ + strdeq r9, [pc], #-214 @ │ │ │ │ + rsbeq r6, pc, r2, ror #5 │ │ │ │ blls 381420 │ │ │ │ strtmi r9, [r2], -r0, lsl #6 │ │ │ │ @ instruction: 0x46304b57 │ │ │ │ @ instruction: 0xf0aa447b │ │ │ │ strmi pc, [r5], -r5, lsl #28 │ │ │ │ @ instruction: 0xf43f2801 │ │ │ │ mrrcmi 14, 13, sl, r4, cr15 │ │ │ │ @@ -226359,29 +226359,29 @@ │ │ │ │ mvneq pc, r1, asr #4 │ │ │ │ andcc r4, ip, r8, ror r4 │ │ │ │ @ instruction: 0xffc0f727 │ │ │ │ @ instruction: 0x46294811 │ │ │ │ @ instruction: 0xf7284478 │ │ │ │ str pc, [r0, #2171]! @ 0x87b │ │ │ │ @ instruction: 0xffff5885 │ │ │ │ - rsbeq r9, pc, r6, lsr #26 │ │ │ │ - rsbeq r6, pc, r8, lsl r2 @ │ │ │ │ - strdeq r9, [pc], #-200 @ │ │ │ │ - rsbeq r6, pc, r2, ror #3 │ │ │ │ - ldrdeq r9, [pc], #-202 @ │ │ │ │ - rsbeq r6, pc, r4, asr #3 │ │ │ │ - rsbeq r9, pc, r0, asr #25 │ │ │ │ - rsbeq r6, pc, sl, lsr #3 │ │ │ │ - rsbeq sl, pc, r4, ror r0 @ │ │ │ │ - rsbeq r9, pc, r0, asr ip @ │ │ │ │ - rsbeq r6, pc, ip, lsr r1 @ │ │ │ │ - rsbeq r9, pc, r8, lsr #24 │ │ │ │ - rsbeq r6, pc, r4, lsl r1 @ │ │ │ │ - strdeq r9, [pc], #-180 @ │ │ │ │ - rsbeq r6, pc, r0, ror #1 │ │ │ │ + rsbeq r9, pc, lr, lsr #26 │ │ │ │ + rsbeq r6, pc, r0, lsr #4 │ │ │ │ + rsbeq r9, pc, r0, lsl #26 │ │ │ │ + rsbeq r6, pc, sl, ror #3 │ │ │ │ + rsbeq r9, pc, r2, ror #25 │ │ │ │ + rsbeq r6, pc, ip, asr #3 │ │ │ │ + rsbeq r9, pc, r8, asr #25 │ │ │ │ + strhteq r6, [pc], #-18 │ │ │ │ + rsbeq sl, pc, ip, ror r0 @ │ │ │ │ + rsbeq r9, pc, r8, asr ip @ │ │ │ │ + rsbeq r6, pc, r4, asr #2 │ │ │ │ + rsbeq r9, pc, r0, lsr ip @ │ │ │ │ + rsbeq r6, pc, ip, lsl r1 @ │ │ │ │ + strdeq r9, [pc], #-188 @ │ │ │ │ + rsbeq r6, pc, r8, ror #1 │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl fec46f68 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0f20 │ │ │ │ adcslt r2, r3, ip, lsl #13 │ │ │ │ pkhtbcc pc, r8, pc, asr #17 @ │ │ │ │ ldrbtmi r4, [sl], #-1542 @ 0xfffff9fa │ │ │ │ @@ -226798,21 +226798,21 @@ │ │ │ │ ... │ │ │ │ rscsle sl, r1, #252, 18 @ 0x3f0000 │ │ │ │ svccc 0x0050624d │ │ │ │ @ instruction: 0xffffffff │ │ │ │ svcvc 0x00efffff │ │ │ │ @ instruction: 0x007aec96 │ │ │ │ @ instruction: 0x000011b8 │ │ │ │ - strdeq r9, [pc], #-194 @ │ │ │ │ + strdeq r9, [pc], #-202 @ │ │ │ │ @ instruction: 0xffff49f1 │ │ │ │ - rsbeq r9, pc, r0, lsl fp @ │ │ │ │ - strdeq r5, [pc], #-250 @ │ │ │ │ + rsbeq r9, pc, r8, lsl fp @ │ │ │ │ + rsbeq r6, pc, r2 │ │ │ │ rsbseq lr, sl, r4, lsl #24 │ │ │ │ - ldrdeq r9, [pc], #-164 @ │ │ │ │ - strhteq r5, [pc], #-254 │ │ │ │ + ldrdeq r9, [pc], #-172 @ │ │ │ │ + rsbeq r5, pc, r6, asr #31 │ │ │ │ @ instruction: 0xfffff809 │ │ │ │ @ instruction: 0xfffff84f │ │ │ │ @ instruction: 0xffff54e3 │ │ │ │ @ instruction: 0xffff5537 │ │ │ │ @ instruction: 0xffff596f │ │ │ │ @ instruction: 0xffff5fb3 │ │ │ │ @ instruction: 0xffff613f │ │ │ │ @@ -226835,83 +226835,83 @@ │ │ │ │ @ instruction: 0xffffb03b │ │ │ │ andeq r7, r0, fp, ror sl │ │ │ │ @ instruction: 0x000079bb │ │ │ │ @ instruction: 0xffff7aa3 │ │ │ │ @ instruction: 0xffff7c93 │ │ │ │ @ instruction: 0xffff7e15 │ │ │ │ andeq r1, r0, r5, asr #2 │ │ │ │ - rsbeq r9, pc, r8, ror pc @ │ │ │ │ - rsbeq r8, pc, ip, ror #8 │ │ │ │ - rsbeq r9, pc, r0, ror #18 │ │ │ │ - rsbeq r5, pc, sl, asr #28 │ │ │ │ - rsbeq r9, pc, r2, asr #18 │ │ │ │ - rsbeq r5, pc, ip, lsr #28 │ │ │ │ - rsbeq r9, pc, r6, asr pc @ │ │ │ │ - strhteq r9, [pc], #-248 │ │ │ │ - rsbeq sl, pc, sl │ │ │ │ - strhteq r9, [pc], #-242 │ │ │ │ - rsbeq r9, pc, lr, asr #17 │ │ │ │ - strhteq r5, [pc], #-216 │ │ │ │ - strhteq r9, [pc], #-128 │ │ │ │ - mlseq pc, sl, sp, r5 @ │ │ │ │ - mlseq pc, sl, r0, sl @ │ │ │ │ - rsbeq sl, pc, lr, rrx │ │ │ │ - strhteq r9, [pc], #-252 │ │ │ │ - rsbeq r9, pc, r2, ror #16 │ │ │ │ - rsbeq r5, pc, ip, asr #26 │ │ │ │ - rsbeq sl, pc, r2, asr r0 @ │ │ │ │ - rsbeq sl, pc, r8, lsr #1 │ │ │ │ - rsbeq r9, pc, r2, lsl r8 @ │ │ │ │ - strdeq r5, [pc], #-206 @ │ │ │ │ - strdeq r9, [pc], #-116 @ │ │ │ │ - ldrdeq r5, [pc], #-206 @ │ │ │ │ - rsbeq sl, pc, r0, ror r0 @ │ │ │ │ - rsbeq sl, pc, sl, lsr #1 │ │ │ │ - rsbeq r9, pc, sl, lsr #15 │ │ │ │ - mlseq pc, r6, ip, r5 @ │ │ │ │ - mlseq pc, r8, r0, sl @ │ │ │ │ - rsbeq sl, pc, r2, lsl #2 │ │ │ │ - rsbeq r9, pc, r2, ror #14 │ │ │ │ - rsbeq r5, pc, lr, asr #24 │ │ │ │ - rsbeq sl, pc, r8, ror #1 │ │ │ │ - rsbeq sl, pc, r2, ror #2 │ │ │ │ - rsbeq r9, pc, lr, lsl r7 @ │ │ │ │ - rsbeq r5, pc, sl, lsl #24 │ │ │ │ - rsbeq sl, pc, lr, asr #2 │ │ │ │ - strhteq sl, [pc], #-28 │ │ │ │ - rsbeq r9, pc, r4, ror #13 │ │ │ │ - ldrdeq r5, [pc], #-176 @ │ │ │ │ - ldrdeq sl, [pc], #-30 @ │ │ │ │ - mlseq pc, r8, r1, sl @ │ │ │ │ - mlseq pc, ip, r6, r9 @ │ │ │ │ - rsbeq r5, pc, r8, lsl #23 │ │ │ │ - rsbeq sl, pc, r6, asr #3 │ │ │ │ - rsbeq sl, pc, ip, lsl #4 │ │ │ │ - rsbeq r9, pc, r2, ror #12 │ │ │ │ - rsbeq r5, pc, lr, asr #22 │ │ │ │ - strdeq sl, [pc], #-28 @ │ │ │ │ - rsbeq sl, pc, r6, asr #4 │ │ │ │ - rsbeq r9, pc, r8, lsr #12 │ │ │ │ - rsbeq r5, pc, r4, lsl fp @ │ │ │ │ - rsbeq sl, pc, r6, lsr r2 @ │ │ │ │ - mlseq pc, lr, r2, sl @ │ │ │ │ - rsbeq r9, pc, r4, ror #11 │ │ │ │ - ldrdeq r5, [pc], #-160 @ │ │ │ │ - rsbeq sl, pc, r4, lsl #5 │ │ │ │ - strhteq sl, [pc], #-46 │ │ │ │ - rsbeq r9, pc, sl, lsr #11 │ │ │ │ - mlseq pc, r6, sl, r5 @ │ │ │ │ - strhteq sl, [pc], #-34 │ │ │ │ - rsbeq sl, pc, r4, lsl #6 │ │ │ │ - rsbeq r9, pc, r0, ror r5 @ │ │ │ │ - rsbeq r5, pc, ip, asr sl @ │ │ │ │ - strdeq sl, [pc], #-36 @ │ │ │ │ - rsbeq sl, pc, r2, lsr #6 │ │ │ │ - rsbeq r9, pc, r4, lsr r5 @ │ │ │ │ - rsbeq r5, pc, r0, lsr #20 │ │ │ │ + rsbeq r9, pc, r0, lsl #31 │ │ │ │ + rsbeq r8, pc, r4, ror r4 @ │ │ │ │ + rsbeq r9, pc, r8, ror #18 │ │ │ │ + rsbeq r5, pc, r2, asr lr @ │ │ │ │ + rsbeq r9, pc, sl, asr #18 │ │ │ │ + rsbeq r5, pc, r4, lsr lr @ │ │ │ │ + rsbeq r9, pc, lr, asr pc @ │ │ │ │ + rsbeq r9, pc, r0, asr #31 │ │ │ │ + rsbeq sl, pc, r2, lsl r0 @ │ │ │ │ + strhteq r9, [pc], #-250 │ │ │ │ + ldrdeq r9, [pc], #-134 @ │ │ │ │ + rsbeq r5, pc, r0, asr #27 │ │ │ │ + strhteq r9, [pc], #-136 │ │ │ │ + rsbeq r5, pc, r2, lsr #27 │ │ │ │ + rsbeq sl, pc, r2, lsr #1 │ │ │ │ + rsbeq sl, pc, r6, ror r0 @ │ │ │ │ + rsbeq r9, pc, r4, asr #31 │ │ │ │ + rsbeq r9, pc, sl, ror #16 │ │ │ │ + rsbeq r5, pc, r4, asr sp @ │ │ │ │ + rsbeq sl, pc, sl, asr r0 @ │ │ │ │ + strhteq sl, [pc], #-0 │ │ │ │ + rsbeq r9, pc, sl, lsl r8 @ │ │ │ │ + rsbeq r5, pc, r6, lsl #26 │ │ │ │ + strdeq r9, [pc], #-124 @ │ │ │ │ + rsbeq r5, pc, r6, ror #25 │ │ │ │ + rsbeq sl, pc, r8, ror r0 @ │ │ │ │ + strhteq sl, [pc], #-2 │ │ │ │ + strhteq r9, [pc], #-114 │ │ │ │ + mlseq pc, lr, ip, r5 @ │ │ │ │ + rsbeq sl, pc, r0, lsr #1 │ │ │ │ + rsbeq sl, pc, sl, lsl #2 │ │ │ │ + rsbeq r9, pc, sl, ror #14 │ │ │ │ + rsbeq r5, pc, r6, asr ip @ │ │ │ │ + strdeq sl, [pc], #-0 @ │ │ │ │ + rsbeq sl, pc, sl, ror #2 │ │ │ │ + rsbeq r9, pc, r6, lsr #14 │ │ │ │ + rsbeq r5, pc, r2, lsl ip @ │ │ │ │ + rsbeq sl, pc, r6, asr r1 @ │ │ │ │ + rsbeq sl, pc, r4, asr #3 │ │ │ │ + rsbeq r9, pc, ip, ror #13 │ │ │ │ + ldrdeq r5, [pc], #-184 @ │ │ │ │ + rsbeq sl, pc, r6, ror #3 │ │ │ │ + rsbeq sl, pc, r0, lsr #3 │ │ │ │ + rsbeq r9, pc, r4, lsr #13 │ │ │ │ + mlseq pc, r0, fp, r5 @ │ │ │ │ + rsbeq sl, pc, lr, asr #3 │ │ │ │ + rsbeq sl, pc, r4, lsl r2 @ │ │ │ │ + rsbeq r9, pc, sl, ror #12 │ │ │ │ + rsbeq r5, pc, r6, asr fp @ │ │ │ │ + rsbeq sl, pc, r4, lsl #4 │ │ │ │ + rsbeq sl, pc, lr, asr #4 │ │ │ │ + rsbeq r9, pc, r0, lsr r6 @ │ │ │ │ + rsbeq r5, pc, ip, lsl fp @ │ │ │ │ + rsbeq sl, pc, lr, lsr r2 @ │ │ │ │ + rsbeq sl, pc, r6, lsr #5 │ │ │ │ + rsbeq r9, pc, ip, ror #11 │ │ │ │ + ldrdeq r5, [pc], #-168 @ │ │ │ │ + rsbeq sl, pc, ip, lsl #5 │ │ │ │ + rsbeq sl, pc, r6, asr #5 │ │ │ │ + strhteq r9, [pc], #-82 │ │ │ │ + mlseq pc, lr, sl, r5 @ │ │ │ │ + strhteq sl, [pc], #-42 │ │ │ │ + rsbeq sl, pc, ip, lsl #6 │ │ │ │ + rsbeq r9, pc, r8, ror r5 @ │ │ │ │ + rsbeq r5, pc, r4, ror #20 │ │ │ │ + strdeq sl, [pc], #-44 @ │ │ │ │ + rsbeq sl, pc, sl, lsr #6 │ │ │ │ + rsbeq r9, pc, ip, lsr r5 @ │ │ │ │ + rsbeq r5, pc, r8, lsr #20 │ │ │ │ movwcs r4, #6867 @ 0x1ad3 │ │ │ │ @ instruction: 0x270049d3 │ │ │ │ ldrbtmi r9, [sl], #-768 @ 0xfffffd00 │ │ │ │ blne ff32bc38 │ │ │ │ @ instruction: 0x03b8f105 │ │ │ │ bleq ff32bc40 │ │ │ │ @ instruction: 0x46304479 │ │ │ │ @@ -227115,65 +227115,65 @@ │ │ │ │ ... │ │ │ │ ldmibls r9, {r1, r3, r4, r7, r8, fp, ip, pc} │ │ │ │ svccc 0x00c99999 │ │ │ │ andeq r0, r0, r0 │ │ │ │ addmi r4, pc, r0 │ │ │ │ @ instruction: 0x47ae147b │ │ │ │ svccc 0x00847ae1 │ │ │ │ - rsbeq sl, pc, r2, asr #2 │ │ │ │ - mlseq pc, r8, r1, sl @ │ │ │ │ - rsbeq r9, pc, r0, lsr #6 │ │ │ │ - rsbeq r5, pc, ip, lsl #16 │ │ │ │ - ldrdeq sl, [pc], #-20 @ │ │ │ │ - rsbeq sl, pc, ip, ror #2 │ │ │ │ - ldrdeq r9, [pc], #-38 @ │ │ │ │ - rsbeq r5, pc, r2, asr #15 │ │ │ │ - rsbeq sl, pc, r4, asr #3 │ │ │ │ - rsbeq sl, pc, sl, lsl #4 │ │ │ │ - mlseq pc, sl, r2, r9 @ │ │ │ │ - rsbeq r5, pc, r6, lsl #15 │ │ │ │ - strdeq sl, [pc], #-24 @ │ │ │ │ - rsbeq sl, pc, r6, lsr #4 │ │ │ │ - rsbeq r9, pc, lr, asr r2 @ │ │ │ │ - rsbeq r5, pc, sl, asr #14 │ │ │ │ + rsbeq sl, pc, sl, asr #2 │ │ │ │ + rsbeq sl, pc, r0, lsr #3 │ │ │ │ + rsbeq r9, pc, r8, lsr #6 │ │ │ │ + rsbeq r5, pc, r4, lsl r8 @ │ │ │ │ + ldrdeq sl, [pc], #-28 @ │ │ │ │ + rsbeq sl, pc, r4, ror r1 @ │ │ │ │ + ldrdeq r9, [pc], #-46 @ │ │ │ │ + rsbeq r5, pc, sl, asr #15 │ │ │ │ + rsbeq sl, pc, ip, asr #3 │ │ │ │ rsbeq sl, pc, r2, lsl r2 @ │ │ │ │ - rsbeq sl, pc, r0, lsl #5 │ │ │ │ - rsbeq r9, pc, r8, lsl r2 @ │ │ │ │ - rsbeq r5, pc, r4, lsl #14 │ │ │ │ - rsbeq sl, pc, r8, ror #4 │ │ │ │ - rsbeq sl, pc, lr, asr #5 │ │ │ │ - ldrdeq r9, [pc], #-18 @ │ │ │ │ - strhteq r5, [pc], #-110 │ │ │ │ - rsbeq sl, pc, r8, ror r3 @ │ │ │ │ - rsbeq sl, pc, sl, asr #6 │ │ │ │ - strhteq sl, [pc], #-34 │ │ │ │ - rsbeq r9, pc, lr, lsl #3 │ │ │ │ - rsbeq r5, pc, sl, ror r6 @ │ │ │ │ - rsbeq sl, pc, r4, ror #7 │ │ │ │ - strhteq sl, [pc], #-62 │ │ │ │ - rsbeq sl, pc, sl, lsr #6 │ │ │ │ - rsbeq r9, pc, sl, asr #2 │ │ │ │ - rsbeq r5, pc, r6, lsr r6 @ │ │ │ │ - rsbeq sl, pc, r8, ror #8 │ │ │ │ - rsbeq sl, pc, lr, lsr r4 @ │ │ │ │ - mlseq pc, r6, r3, sl @ │ │ │ │ - rsbeq r9, pc, r6, lsl #2 │ │ │ │ - strdeq r5, [pc], #-82 @ │ │ │ │ - mlseq pc, r6, r4, sl @ │ │ │ │ - rsbeq sl, pc, r4, lsl r4 @ │ │ │ │ - rsbeq r9, pc, r2, asr #1 │ │ │ │ - rsbeq r5, pc, lr, lsr #11 │ │ │ │ - rsbeq sl, pc, lr, ror r4 @ │ │ │ │ - rsbeq sl, pc, sl, asr #9 │ │ │ │ - rsbeq r9, pc, r4, lsl #1 │ │ │ │ - rsbeq r5, pc, r0, ror r5 @ │ │ │ │ - strhteq sl, [pc], #-64 │ │ │ │ - rsbeq sl, pc, r2, lsr #10 │ │ │ │ - rsbeq r9, pc, ip, lsr r0 @ │ │ │ │ - rsbeq r5, pc, r8, lsr #10 │ │ │ │ + rsbeq r9, pc, r2, lsr #5 │ │ │ │ + rsbeq r5, pc, lr, lsl #15 │ │ │ │ + rsbeq sl, pc, r0, lsl #4 │ │ │ │ + rsbeq sl, pc, lr, lsr #4 │ │ │ │ + rsbeq r9, pc, r6, ror #4 │ │ │ │ + rsbeq r5, pc, r2, asr r7 @ │ │ │ │ + rsbeq sl, pc, sl, lsl r2 @ │ │ │ │ + rsbeq sl, pc, r8, lsl #5 │ │ │ │ + rsbeq r9, pc, r0, lsr #4 │ │ │ │ + rsbeq r5, pc, ip, lsl #14 │ │ │ │ + rsbeq sl, pc, r0, ror r2 @ │ │ │ │ + ldrdeq sl, [pc], #-38 @ │ │ │ │ + ldrdeq r9, [pc], #-26 @ │ │ │ │ + rsbeq r5, pc, r6, asr #13 │ │ │ │ + rsbeq sl, pc, r0, lsl #7 │ │ │ │ + rsbeq sl, pc, r2, asr r3 @ │ │ │ │ + strhteq sl, [pc], #-42 │ │ │ │ + mlseq pc, r6, r1, r9 @ │ │ │ │ + rsbeq r5, pc, r2, lsl #13 │ │ │ │ + rsbeq sl, pc, ip, ror #7 │ │ │ │ + rsbeq sl, pc, r6, asr #7 │ │ │ │ + rsbeq sl, pc, r2, lsr r3 @ │ │ │ │ + rsbeq r9, pc, r2, asr r1 @ │ │ │ │ + rsbeq r5, pc, lr, lsr r6 @ │ │ │ │ + rsbeq sl, pc, r0, ror r4 @ │ │ │ │ + rsbeq sl, pc, r6, asr #8 │ │ │ │ + mlseq pc, lr, r3, sl @ │ │ │ │ + rsbeq r9, pc, lr, lsl #2 │ │ │ │ + strdeq r5, [pc], #-90 @ │ │ │ │ + mlseq pc, lr, r4, sl @ │ │ │ │ + rsbeq sl, pc, ip, lsl r4 @ │ │ │ │ + rsbeq r9, pc, sl, asr #1 │ │ │ │ + strhteq r5, [pc], #-86 │ │ │ │ + rsbeq sl, pc, r6, lsl #9 │ │ │ │ + ldrdeq sl, [pc], #-66 @ │ │ │ │ + rsbeq r9, pc, ip, lsl #1 │ │ │ │ + rsbeq r5, pc, r8, ror r5 @ │ │ │ │ + strhteq sl, [pc], #-72 │ │ │ │ + rsbeq sl, pc, sl, lsr #10 │ │ │ │ + rsbeq r9, pc, r4, asr #32 │ │ │ │ + rsbeq r5, pc, r0, lsr r5 @ │ │ │ │ @ instruction: 0xf1054ad0 │ │ │ │ ldmibmi r0, {r3, r4, r5, r6, r7, r8, r9}^ │ │ │ │ ldrbtmi r4, [sl], #-1584 @ 0xfffff9d0 │ │ │ │ blne ff36c054 │ │ │ │ ldc 4, cr4, [pc, #484] @ f0bc0 │ │ │ │ stmib sp, {r1, r3, r6, r7, r8, r9, fp}^ │ │ │ │ cdp 7, 11, cr7, cr7, cr1, {0} │ │ │ │ @@ -227374,60 +227374,60 @@ │ │ │ │ ldrbtmi r4, [r8], #-1569 @ 0xfffff9df │ │ │ │ @ instruction: 0xf890f727 │ │ │ │ stmlt r6, {r0, r1, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc} │ │ │ │ andhi pc, r0, pc, lsr #7 │ │ │ │ ... │ │ │ │ stclgt 12, cr12, [ip], {205} @ 0xcd │ │ │ │ svccc 0x00eccccc │ │ │ │ - rsbeq sl, pc, sl, lsr #8 │ │ │ │ - rsbeq sl, pc, r4, lsr #9 │ │ │ │ - rsbeq r8, pc, r8, lsl #30 │ │ │ │ - strdeq r5, [pc], #-52 @ │ │ │ │ - rsbeq sl, pc, r4, lsl #9 │ │ │ │ - ldrdeq sl, [pc], #-70 @ │ │ │ │ - strhteq r8, [pc], #-236 │ │ │ │ - rsbeq r5, pc, r8, lsr #7 │ │ │ │ - rsbeq sl, pc, r0, asr #9 │ │ │ │ - rsbeq sl, pc, r2, lsr #10 │ │ │ │ - rsbeq r8, pc, r0, ror lr @ │ │ │ │ - rsbeq r5, pc, ip, asr r3 @ │ │ │ │ - rsbeq sl, pc, ip, ror #10 │ │ │ │ - rsbeq sl, pc, r2, lsl #10 │ │ │ │ - rsbeq r8, pc, r4, lsr #28 │ │ │ │ - rsbeq r5, pc, r0, lsl r3 @ │ │ │ │ - rsbeq sl, pc, r4, asr r5 @ │ │ │ │ - rsbeq sl, pc, r2, lsr #11 │ │ │ │ - ldrdeq r8, [pc], #-216 @ │ │ │ │ - rsbeq r5, pc, r4, asr #5 │ │ │ │ - rsbeq sl, pc, ip, asr #11 │ │ │ │ - rsbeq sl, pc, r6, lsl #11 │ │ │ │ - rsbeq r8, pc, ip, lsl #27 │ │ │ │ - rsbeq r5, pc, r8, ror r2 @ │ │ │ │ - strhteq sl, [pc], #-88 │ │ │ │ - rsbeq sl, pc, lr, lsr #12 │ │ │ │ - rsbeq r8, pc, r0, asr #26 │ │ │ │ - rsbeq r5, pc, ip, lsr #4 │ │ │ │ - rsbeq sl, pc, r2, asr #13 │ │ │ │ - rsbeq sl, pc, lr, lsl #13 │ │ │ │ - rsbeq sl, pc, ip, lsl r6 @ │ │ │ │ - strdeq r8, [pc], #-204 @ │ │ │ │ - rsbeq r5, pc, r8, ror #3 │ │ │ │ - rsbeq sl, pc, sl, lsr r7 @ │ │ │ │ - rsbeq sl, pc, r6, lsl #14 │ │ │ │ - rsbeq sl, pc, r2, ror r6 @ │ │ │ │ - strhteq r8, [pc], #-198 │ │ │ │ - rsbeq r5, pc, r2, lsr #3 │ │ │ │ - rsbeq sl, pc, sl, ror #13 │ │ │ │ - rsbeq sl, pc, ip, lsr #14 │ │ │ │ - rsbeq r8, pc, sl, ror #24 │ │ │ │ - rsbeq r5, pc, r6, asr r1 @ │ │ │ │ - rsbeq sl, pc, r8, lsr #14 │ │ │ │ - strhteq sl, [pc], #-126 │ │ │ │ - rsbeq r8, pc, lr, lsl ip @ │ │ │ │ - rsbeq r5, pc, sl, lsl #2 │ │ │ │ + rsbeq sl, pc, r2, lsr r4 @ │ │ │ │ + rsbeq sl, pc, ip, lsr #9 │ │ │ │ + rsbeq r8, pc, r0, lsl pc @ │ │ │ │ + strdeq r5, [pc], #-60 @ │ │ │ │ + rsbeq sl, pc, ip, lsl #9 │ │ │ │ + ldrdeq sl, [pc], #-78 @ │ │ │ │ + rsbeq r8, pc, r4, asr #29 │ │ │ │ + strhteq r5, [pc], #-48 │ │ │ │ + rsbeq sl, pc, r8, asr #9 │ │ │ │ + rsbeq sl, pc, sl, lsr #10 │ │ │ │ + rsbeq r8, pc, r8, ror lr @ │ │ │ │ + rsbeq r5, pc, r4, ror #6 │ │ │ │ + rsbeq sl, pc, r4, ror r5 @ │ │ │ │ + rsbeq sl, pc, sl, lsl #10 │ │ │ │ + rsbeq r8, pc, ip, lsr #28 │ │ │ │ + rsbeq r5, pc, r8, lsl r3 @ │ │ │ │ + rsbeq sl, pc, ip, asr r5 @ │ │ │ │ + rsbeq sl, pc, sl, lsr #11 │ │ │ │ + rsbeq r8, pc, r0, ror #27 │ │ │ │ + rsbeq r5, pc, ip, asr #5 │ │ │ │ + ldrdeq sl, [pc], #-84 @ │ │ │ │ + rsbeq sl, pc, lr, lsl #11 │ │ │ │ + mlseq pc, r4, sp, r8 @ │ │ │ │ + rsbeq r5, pc, r0, lsl #5 │ │ │ │ + rsbeq sl, pc, r0, asr #11 │ │ │ │ + rsbeq sl, pc, r6, lsr r6 @ │ │ │ │ + rsbeq r8, pc, r8, asr #26 │ │ │ │ + rsbeq r5, pc, r4, lsr r2 @ │ │ │ │ + rsbeq sl, pc, sl, asr #13 │ │ │ │ + mlseq pc, r6, r6, sl @ │ │ │ │ + rsbeq sl, pc, r4, lsr #12 │ │ │ │ + rsbeq r8, pc, r4, lsl #26 │ │ │ │ + strdeq r5, [pc], #-16 @ │ │ │ │ + rsbeq sl, pc, r2, asr #14 │ │ │ │ + rsbeq sl, pc, lr, lsl #14 │ │ │ │ + rsbeq sl, pc, sl, ror r6 @ │ │ │ │ + strhteq r8, [pc], #-206 │ │ │ │ + rsbeq r5, pc, sl, lsr #3 │ │ │ │ + strdeq sl, [pc], #-98 @ │ │ │ │ + rsbeq sl, pc, r4, lsr r7 @ │ │ │ │ + rsbeq r8, pc, r2, ror ip @ │ │ │ │ + rsbeq r5, pc, lr, asr r1 @ │ │ │ │ + rsbeq sl, pc, r0, lsr r7 @ │ │ │ │ + rsbeq sl, pc, r6, asr #15 │ │ │ │ + rsbeq r8, pc, r6, lsr #24 │ │ │ │ + rsbeq r5, pc, r2, lsl r1 @ │ │ │ │ rsbcs r4, pc, #153600 @ 0x25800 │ │ │ │ @ instruction: 0x46304996 │ │ │ │ stmib sp, {r0, r1, r3, r4, r5, r6, sl, lr}^ │ │ │ │ bmi fe6399d8 │ │ │ │ @ instruction: 0xf5054479 │ │ │ │ stmib sp, {r2, r5, r7, r8, r9, ip, sp, lr}^ │ │ │ │ ldrbtmi r7, [sl], #-1795 @ 0xfffff8fd │ │ │ │ @@ -227571,55 +227571,55 @@ │ │ │ │ @ instruction: 0x11a7f243 │ │ │ │ andcc r4, ip, r8, ror r4 │ │ │ │ cdp2 7, 4, cr15, cr2, cr6, {1} │ │ │ │ strtmi r4, [r1], -fp, lsr #16 │ │ │ │ @ instruction: 0xf7264478 │ │ │ │ @ instruction: 0xf7fefefd │ │ │ │ svclt 0x0000bef3 │ │ │ │ - strhteq sl, [pc], #-120 │ │ │ │ - rsbeq sl, pc, r8, lsl #15 │ │ │ │ - rsbeq sl, pc, lr, asr #13 │ │ │ │ - rsbeq r8, pc, lr, lsl #22 │ │ │ │ - strdeq r4, [pc], #-250 @ │ │ │ │ - rsbeq sl, pc, r4, ror r7 @ │ │ │ │ - strhteq sl, [pc], #-126 │ │ │ │ - ldrdeq r8, [pc], #-162 @ │ │ │ │ - strhteq r4, [pc], #-254 │ │ │ │ + rsbeq sl, pc, r0, asr #15 │ │ │ │ + mlseq pc, r0, r7, sl @ │ │ │ │ + ldrdeq sl, [pc], #-102 @ │ │ │ │ + rsbeq r8, pc, r6, lsl fp @ │ │ │ │ + rsbeq r5, pc, r2 │ │ │ │ + rsbeq sl, pc, ip, ror r7 @ │ │ │ │ + rsbeq sl, pc, r6, asr #15 │ │ │ │ + ldrdeq r8, [pc], #-170 @ │ │ │ │ + rsbeq r4, pc, r6, asr #31 │ │ │ │ @ instruction: 0xffff3677 │ │ │ │ - rsbeq sl, pc, r2, lsr #15 │ │ │ │ - ldrdeq sl, [pc], #-116 @ │ │ │ │ - mlseq pc, r6, sl, r8 @ │ │ │ │ - rsbeq r4, pc, r2, lsl #31 │ │ │ │ + rsbeq sl, pc, sl, lsr #15 │ │ │ │ + ldrdeq sl, [pc], #-124 @ │ │ │ │ + mlseq pc, lr, sl, r8 @ │ │ │ │ + rsbeq r4, pc, sl, lsl #31 │ │ │ │ @ instruction: 0xffff33af │ │ │ │ @ instruction: 0xffff31af │ │ │ │ - rsbeq sl, pc, sl, lsr #15 │ │ │ │ - rsbeq sl, pc, ip, asr #15 │ │ │ │ - rsbeq r8, pc, r0, asr #20 │ │ │ │ - rsbeq r4, pc, ip, lsr #30 │ │ │ │ + strhteq sl, [pc], #-114 │ │ │ │ + ldrdeq sl, [pc], #-116 @ │ │ │ │ + rsbeq r8, pc, r8, asr #20 │ │ │ │ + rsbeq r4, pc, r4, lsr pc @ │ │ │ │ @ instruction: 0xffff3125 │ │ │ │ @ instruction: 0xffff30a5 │ │ │ │ - rsbeq sl, pc, ip, lsl #15 │ │ │ │ - rsbeq sl, pc, r6, lsr #15 │ │ │ │ - rsbeq r8, pc, sl, ror #19 │ │ │ │ - ldrdeq r4, [pc], #-230 @ │ │ │ │ - rsbeq sl, pc, r6, ror #14 │ │ │ │ + mlseq pc, r4, r7, sl @ │ │ │ │ + rsbeq sl, pc, lr, lsr #15 │ │ │ │ + strdeq r8, [pc], #-146 @ │ │ │ │ + ldrdeq r4, [pc], #-238 @ │ │ │ │ + rsbeq sl, pc, lr, ror #14 │ │ │ │ @ instruction: 0xffff2d6b │ │ │ │ - rsbeq sl, pc, ip, ror r7 @ │ │ │ │ - rsbeq r8, pc, lr, ror #30 │ │ │ │ - mlseq pc, r2, r9, r8 @ │ │ │ │ - rsbeq r4, pc, lr, ror lr @ │ │ │ │ - rsbeq sl, pc, r0, lsr #14 │ │ │ │ - rsbeq sl, pc, r6, lsr r7 @ │ │ │ │ + rsbeq sl, pc, r4, lsl #15 │ │ │ │ + rsbeq r8, pc, r6, ror pc @ │ │ │ │ + mlseq pc, sl, r9, r8 @ │ │ │ │ + rsbeq r4, pc, r6, lsl #29 │ │ │ │ + rsbeq sl, pc, r8, lsr #14 │ │ │ │ + rsbeq sl, pc, lr, lsr r7 @ │ │ │ │ @ instruction: 0xffff74c5 │ │ │ │ - rsbeq r8, pc, lr, asr #18 │ │ │ │ - rsbeq r4, pc, sl, lsr lr @ │ │ │ │ - rsbeq r8, pc, r2, lsr #18 │ │ │ │ - rsbeq r4, pc, lr, lsl #28 │ │ │ │ - strdeq r8, [pc], #-136 @ │ │ │ │ - rsbeq r4, pc, r4, ror #27 │ │ │ │ + rsbeq r8, pc, r6, asr r9 @ │ │ │ │ + rsbeq r4, pc, r2, asr #28 │ │ │ │ + rsbeq r8, pc, sl, lsr #18 │ │ │ │ + rsbeq r4, pc, r6, lsl lr @ │ │ │ │ + rsbeq r8, pc, r0, lsl #18 │ │ │ │ + rsbeq r4, pc, ip, ror #27 │ │ │ │ ldrbmi lr, [r0, sp, lsr #18]! │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d8f8cc │ │ │ │ strmi fp, [r6], -r2, lsl #1 │ │ │ │ ldrmi r4, [r2], pc, lsl #12 │ │ │ │ mcr2 7, 2, pc, cr0, cr14, {7} @ │ │ │ │ @@ -227656,19 +227656,19 @@ │ │ │ │ @ instruction: 0xf8ddfe5d │ │ │ │ strbmi r8, [r0], -r4 │ │ │ │ pop {r1, ip, sp, pc} │ │ │ │ movwcs r8, #6128 @ 0x17f0 │ │ │ │ @ instruction: 0xf8ca4640 │ │ │ │ andlt r3, r2, r0 │ │ │ │ @ instruction: 0x87f0e8bd │ │ │ │ - rsbeq r8, pc, r4, lsl r8 @ │ │ │ │ - rsbeq r4, pc, r0, lsl #26 │ │ │ │ - rsbeq r7, pc, lr, ror #5 │ │ │ │ - strhteq r8, [pc], #-120 │ │ │ │ - rsbeq r4, pc, r4, lsr #25 │ │ │ │ + rsbeq r8, pc, ip, lsl r8 @ │ │ │ │ + rsbeq r4, pc, r8, lsl #26 │ │ │ │ + strdeq r7, [pc], #-38 @ │ │ │ │ + rsbeq r8, pc, r0, asr #15 │ │ │ │ + rsbeq r4, pc, ip, lsr #25 │ │ │ │ ldrbmi lr, [r0, sp, lsr #18]! │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ strbeq pc, [r8, ip, asr #17] @ │ │ │ │ bmi 1ac29f8 │ │ │ │ blmi 1ac2c04 │ │ │ │ @ instruction: 0xf6ad447a │ │ │ │ @@ -227771,42 +227771,42 @@ │ │ │ │ @ instruction: 0xf04f4812 │ │ │ │ ldrbtmi r3, [r8], #-511 @ 0xfffffe01 │ │ │ │ ldc2l 7, cr15, [r2, #-152]! @ 0xffffff68 │ │ │ │ @ instruction: 0xf720e75c │ │ │ │ svclt 0x0000e9fe │ │ │ │ rsbseq sp, sl, r0, ror r8 │ │ │ │ @ instruction: 0x000011b8 │ │ │ │ - rsbeq r7, pc, sl, asr #4 │ │ │ │ + rsbeq r7, pc, r2, asr r2 @ │ │ │ │ rsbseq sp, sl, r0, lsr #16 │ │ │ │ - rsbeq r8, pc, ip, ror #16 │ │ │ │ - strhteq sl, [pc], #-66 │ │ │ │ - rsbeq sl, pc, r2, asr #9 │ │ │ │ - rsbeq r8, pc, r8, lsr r6 @ │ │ │ │ - rsbeq r4, pc, r4, lsr #22 │ │ │ │ - rsbeq r8, pc, lr, lsl r6 @ │ │ │ │ - rsbeq r4, pc, sl, lsl #22 │ │ │ │ - rsbeq r8, pc, r0, lsl #12 │ │ │ │ - rsbeq sl, pc, r2, lsl #8 │ │ │ │ - rsbeq r8, pc, r4, ror #11 │ │ │ │ - rsbeq r4, pc, lr, asr #21 │ │ │ │ + rsbeq r8, pc, r4, ror r8 @ │ │ │ │ + strhteq sl, [pc], #-74 │ │ │ │ + rsbeq sl, pc, sl, asr #9 │ │ │ │ + rsbeq r8, pc, r0, asr #12 │ │ │ │ + rsbeq r4, pc, ip, lsr #22 │ │ │ │ + rsbeq r8, pc, r6, lsr #12 │ │ │ │ + rsbeq r4, pc, r2, lsl fp @ │ │ │ │ + rsbeq r8, pc, r8, lsl #12 │ │ │ │ + rsbeq sl, pc, sl, lsl #8 │ │ │ │ + rsbeq r8, pc, ip, ror #11 │ │ │ │ + ldrdeq r4, [pc], #-166 @ │ │ │ │ ldrbmi lr, [r0, sp, lsr #18]! │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ blhi 22c834 │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00a0f8cc │ │ │ │ ldmdbmi ip!, {r1, r3, r7, r9, sl, lr}^ │ │ │ │ cdp 0, 11, cr11, cr0, cr12, {4} │ │ │ │ ldrbtmi r8, [r9], #-2880 @ 0xfffff4c0 │ │ │ │ blls 116ce58 │ │ │ │ ldrmi r4, [r1], r5, lsl #12 │ │ │ │ @ instruction: 0xf0204698 │ │ │ │ stmdacs r0, {r0, r1, r2, r3, r4, r5, r7, r8, r9, ip, sp, lr, pc} │ │ │ │ adcshi pc, r3, r0 │ │ │ │ vmax.u8 d4, d2, d6 │ │ │ │ - blls 871264 │ │ │ │ + blls 871264 │ │ │ │ blcs 102bd0 │ │ │ │ blls 72592c │ │ │ │ @ instruction: 0xf0002b00 │ │ │ │ mrc 0, 5, r8, cr4, cr12, {4} │ │ │ │ vneg.f64 d24, d9 │ │ │ │ @ instruction: 0xf180fa10 │ │ │ │ strtmi r8, [r8], -r0, asr #1 │ │ │ │ @@ -227914,36 +227914,36 @@ │ │ │ │ ldmdbmi r9, {r0, r3, r9, sl, ip, lr, pc} │ │ │ │ ldmdami r9, {r0, r3, r4, r5, r6, sl, lr} │ │ │ │ @ instruction: 0xf06f464a │ │ │ │ ldrbtmi r0, [r8], #-2056 @ 0xfffff7f8 │ │ │ │ mrrc2 7, 2, pc, r0, cr6 @ │ │ │ │ ldmdbmi r6, {r5, r7, r8, r9, sl, sp, lr, pc} │ │ │ │ @ instruction: 0xe7f44479 │ │ │ │ - rsbeq r7, pc, r6, rrx │ │ │ │ - strhteq r8, [pc], #-96 │ │ │ │ + rsbeq r7, pc, lr, rrx │ │ │ │ + strhteq r8, [pc], #-104 │ │ │ │ @ instruction: 0xffff404d │ │ │ │ @ instruction: 0xffffb1e9 │ │ │ │ - rsbeq r8, pc, r6, ror r4 @ │ │ │ │ - rsbeq r8, pc, r4, asr r6 @ │ │ │ │ - rsbeq r8, pc, sl, asr r4 @ │ │ │ │ - rsbeq r4, pc, r6, asr #18 │ │ │ │ - rsbeq r8, pc, r2, asr #8 │ │ │ │ - rsbeq r4, pc, lr, lsr #18 │ │ │ │ - rsbeq r8, pc, lr, lsl r4 @ │ │ │ │ - rsbeq r4, pc, sl, lsl #18 │ │ │ │ - rsbeq r8, pc, r4, lsl #8 │ │ │ │ - rsbeq r8, pc, r2, lsr #12 │ │ │ │ - rsbeq r8, pc, r8, ror #7 │ │ │ │ - rsbeq sl, pc, sl, ror #3 │ │ │ │ - rsbeq r8, pc, ip, asr #7 │ │ │ │ - strhteq r4, [pc], #-134 │ │ │ │ - strhteq r8, [pc], #-48 │ │ │ │ - rsbeq r8, pc, ip, ror r5 @ │ │ │ │ - strdeq r8, [pc], #-86 @ │ │ │ │ - rsbeq r8, pc, r0, ror #10 │ │ │ │ + rsbeq r8, pc, lr, ror r4 @ │ │ │ │ + rsbeq r8, pc, ip, asr r6 @ │ │ │ │ + rsbeq r8, pc, r2, ror #8 │ │ │ │ + rsbeq r4, pc, lr, asr #18 │ │ │ │ + rsbeq r8, pc, sl, asr #8 │ │ │ │ + rsbeq r4, pc, r6, lsr r9 @ │ │ │ │ + rsbeq r8, pc, r6, lsr #8 │ │ │ │ + rsbeq r4, pc, r2, lsl r9 @ │ │ │ │ + rsbeq r8, pc, ip, lsl #8 │ │ │ │ + rsbeq r8, pc, sl, lsr #12 │ │ │ │ + strdeq r8, [pc], #-48 @ │ │ │ │ + strdeq sl, [pc], #-18 @ │ │ │ │ + ldrdeq r8, [pc], #-52 @ │ │ │ │ + strhteq r4, [pc], #-142 │ │ │ │ + strhteq r8, [pc], #-56 │ │ │ │ + rsbeq r8, pc, r4, lsl #11 │ │ │ │ + strdeq r8, [pc], #-94 @ │ │ │ │ + rsbeq r8, pc, r8, ror #10 │ │ │ │ ldrbmi lr, [r0, sp, lsr #18]! │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ blhi 22ca94 │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00a0f8cc │ │ │ │ stmdbmi r9!, {r1, r3, r7, r9, sl, lr}^ │ │ │ │ cdp 0, 11, cr11, cr0, cr12, {4} │ │ │ │ @@ -228047,34 +228047,34 @@ │ │ │ │ ldrbtmi r4, [r9], #-2327 @ 0xfffff6e9 │ │ │ │ @ instruction: 0x464a4817 │ │ │ │ streq pc, [r8], #-111 @ 0xffffff91 │ │ │ │ @ instruction: 0xf7264478 │ │ │ │ str pc, [r0, r7, asr #22]! │ │ │ │ ldrbtmi r4, [r9], #-2324 @ 0xfffff6ec │ │ │ │ svclt 0x0000e7f4 │ │ │ │ - rsbeq r6, pc, r6, lsl #28 │ │ │ │ - rsbeq r8, pc, lr, asr r4 @ │ │ │ │ + rsbeq r6, pc, lr, lsl #28 │ │ │ │ + rsbeq r8, pc, r6, ror #8 │ │ │ │ @ instruction: 0xffff3dfd │ │ │ │ @ instruction: 0xffffaf99 │ │ │ │ - rsbeq r8, pc, r8, asr #4 │ │ │ │ - rsbeq r4, pc, r4, lsr r7 @ │ │ │ │ - rsbeq r8, pc, r0, lsr r2 @ │ │ │ │ - rsbeq r4, pc, ip, lsl r7 @ │ │ │ │ - rsbeq r8, pc, r8, lsl r2 @ │ │ │ │ - rsbeq r4, pc, r4, lsl #14 │ │ │ │ - strdeq r8, [pc], #-20 @ │ │ │ │ - rsbeq r4, pc, r0, ror #13 │ │ │ │ - ldrdeq r8, [pc], #-22 @ │ │ │ │ - ldrdeq r9, [pc], #-248 @ │ │ │ │ - strhteq r8, [pc], #-26 │ │ │ │ - rsbeq r4, pc, r4, lsr #13 │ │ │ │ - mlseq pc, lr, r1, r8 @ │ │ │ │ - rsbeq r8, pc, sl, ror #6 │ │ │ │ - rsbeq r8, pc, r4, ror #7 │ │ │ │ - rsbeq r8, pc, lr, asr #6 │ │ │ │ + rsbeq r8, pc, r0, asr r2 @ │ │ │ │ + rsbeq r4, pc, ip, lsr r7 @ │ │ │ │ + rsbeq r8, pc, r8, lsr r2 @ │ │ │ │ + rsbeq r4, pc, r4, lsr #14 │ │ │ │ + rsbeq r8, pc, r0, lsr #4 │ │ │ │ + rsbeq r4, pc, ip, lsl #14 │ │ │ │ + strdeq r8, [pc], #-28 @ │ │ │ │ + rsbeq r4, pc, r8, ror #13 │ │ │ │ + ldrdeq r8, [pc], #-30 @ │ │ │ │ + rsbeq r9, pc, r0, ror #31 │ │ │ │ + rsbeq r8, pc, r2, asr #3 │ │ │ │ + rsbeq r4, pc, ip, lsr #13 │ │ │ │ + rsbeq r8, pc, r6, lsr #3 │ │ │ │ + rsbeq r8, pc, r2, ror r3 @ │ │ │ │ + rsbeq r8, pc, ip, ror #7 │ │ │ │ + rsbeq r8, pc, r6, asr r3 @ │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x0088f8cc │ │ │ │ cdpne 12, 1, cr4, cr13, cr14, {4} │ │ │ │ addslt r4, r5, lr, lsl #23 │ │ │ │ @ instruction: 0x4617447c │ │ │ │ @@ -228216,29 +228216,29 @@ │ │ │ │ @ instruction: 0xf71fe730 │ │ │ │ svclt 0x0000ee8a │ │ │ │ andhi pc, r0, pc, lsr #7 │ │ │ │ @ instruction: 0xffffffff │ │ │ │ svcvc 0x00efffff │ │ │ │ rsbseq sp, sl, r8, lsl r2 │ │ │ │ @ instruction: 0x000011b8 │ │ │ │ - rsbeq r8, pc, r4, lsr #1 │ │ │ │ - rsbeq r9, pc, r4, lsr #30 │ │ │ │ + rsbeq r8, pc, ip, lsr #1 │ │ │ │ + rsbeq r9, pc, ip, lsr #30 │ │ │ │ @ instruction: 0x007ad190 │ │ │ │ - rsbeq r8, pc, r2, lsr #32 │ │ │ │ - rsbeq r9, pc, r8, ror #29 │ │ │ │ - rsbeq r6, pc, lr, ror #21 │ │ │ │ + rsbeq r8, pc, sl, lsr #32 │ │ │ │ + strdeq r9, [pc], #-224 @ │ │ │ │ + strdeq r6, [pc], #-166 @ │ │ │ │ @ instruction: 0xffff3b17 │ │ │ │ - mlseq pc, lr, pc, r7 @ │ │ │ │ - rsbeq r4, pc, sl, lsl #9 │ │ │ │ - rsbeq r7, pc, r0, lsr pc @ │ │ │ │ - rsbeq r4, pc, ip, lsl r4 @ │ │ │ │ - rsbeq r7, pc, r6, lsl pc @ │ │ │ │ - rsbeq r4, pc, r2, lsl #8 │ │ │ │ - strdeq r7, [pc], #-232 @ │ │ │ │ - strdeq r9, [pc], #-202 @ │ │ │ │ + rsbeq r7, pc, r6, lsr #31 │ │ │ │ + mlseq pc, r2, r4, r4 @ │ │ │ │ + rsbeq r7, pc, r8, lsr pc @ │ │ │ │ + rsbeq r4, pc, r4, lsr #8 │ │ │ │ + rsbeq r7, pc, lr, lsl pc @ │ │ │ │ + rsbeq r4, pc, sl, lsl #8 │ │ │ │ + rsbeq r7, pc, r0, lsl #30 │ │ │ │ + rsbeq r9, pc, r2, lsl #26 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x0088f8cc │ │ │ │ cdpne 12, 1, cr4, cr13, cr14, {4} │ │ │ │ addslt r4, r5, lr, lsl #23 │ │ │ │ @ instruction: 0x4617447c │ │ │ │ @@ -228380,31 +228380,31 @@ │ │ │ │ @ instruction: 0xf7264478 │ │ │ │ @ instruction: 0xe72df8b3 │ │ │ │ ldc 7, cr15, [lr, #-124]! @ 0xffffff84 │ │ │ │ @ instruction: 0xffffffff │ │ │ │ svcvc 0x00efffff │ │ │ │ rsbseq ip, sl, r8, lsl #31 │ │ │ │ @ instruction: 0x000011b8 │ │ │ │ - rsbeq r7, pc, r4, lsl lr @ │ │ │ │ - mlseq pc, r4, ip, r9 @ │ │ │ │ - rsbeq r7, pc, lr, ror #27 │ │ │ │ - ldrdeq r4, [pc], #-42 @ │ │ │ │ + rsbeq r7, pc, ip, lsl lr @ │ │ │ │ + mlseq pc, ip, ip, r9 @ │ │ │ │ + strdeq r7, [pc], #-214 @ │ │ │ │ + rsbeq r4, pc, r2, ror #5 │ │ │ │ rsbseq ip, sl, r8, ror #29 │ │ │ │ - rsbeq r7, pc, sl, ror sp @ │ │ │ │ - rsbeq r9, pc, r0, asr #24 │ │ │ │ - rsbeq r6, pc, r6, asr #16 │ │ │ │ + rsbeq r7, pc, r2, lsl #27 │ │ │ │ + rsbeq r9, pc, r8, asr #24 │ │ │ │ + rsbeq r6, pc, lr, asr #16 │ │ │ │ @ instruction: 0xffff386f │ │ │ │ - strdeq r7, [pc], #-198 @ │ │ │ │ - rsbeq r4, pc, r2, ror #3 │ │ │ │ - mlseq pc, sl, ip, r7 @ │ │ │ │ - rsbeq r4, pc, r6, lsl #3 │ │ │ │ - rsbeq r7, pc, r0, lsl #25 │ │ │ │ - rsbeq r4, pc, ip, ror #2 │ │ │ │ - rsbeq r7, pc, r2, ror #24 │ │ │ │ - rsbeq r9, pc, r4, ror #20 │ │ │ │ + strdeq r7, [pc], #-206 @ │ │ │ │ + rsbeq r4, pc, sl, ror #3 │ │ │ │ + rsbeq r7, pc, r2, lsr #25 │ │ │ │ + rsbeq r4, pc, lr, lsl #3 │ │ │ │ + rsbeq r7, pc, r8, lsl #25 │ │ │ │ + rsbeq r4, pc, r4, ror r1 @ │ │ │ │ + rsbeq r7, pc, sl, ror #24 │ │ │ │ + rsbeq r9, pc, ip, ror #20 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ blhi 22d1c8 │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x0068f8cc │ │ │ │ @ instruction: 0xb0994dd1 │ │ │ │ mrc 12, 5, r4, cr0, cr1, {6} │ │ │ │ @@ -228614,23 +228614,23 @@ │ │ │ │ @ instruction: 0xf04f0604 │ │ │ │ ldrbmi r0, [r8], r0, lsl #22 │ │ │ │ svclt 0x0000e049 │ │ │ │ @ instruction: 0xffffffff │ │ │ │ svcvc 0x00efffff │ │ │ │ rsbseq ip, sl, sl, ror #25 │ │ │ │ @ instruction: 0x000011b8 │ │ │ │ - rsbeq r7, pc, r4, ror #22 │ │ │ │ - rsbeq r9, pc, r0, ror sl @ │ │ │ │ + rsbeq r7, pc, ip, ror #22 │ │ │ │ + rsbeq r9, pc, r8, ror sl @ │ │ │ │ rsbseq ip, sl, r2, asr ip │ │ │ │ - mlseq pc, r2, sl, r7 @ │ │ │ │ - rsbeq r9, pc, r2, lsl #20 │ │ │ │ - rsbeq r7, pc, ip, ror #17 │ │ │ │ - ldrdeq r3, [pc], #-216 @ │ │ │ │ - rsbeq r7, pc, lr, asr #17 │ │ │ │ - strhteq r3, [pc], #-218 │ │ │ │ + mlseq pc, sl, sl, r7 @ │ │ │ │ + rsbeq r9, pc, sl, lsl #20 │ │ │ │ + strdeq r7, [pc], #-132 @ │ │ │ │ + rsbeq r3, pc, r0, ror #27 │ │ │ │ + ldrdeq r7, [pc], #-134 @ │ │ │ │ + rsbeq r3, pc, r2, asr #27 │ │ │ │ movwcs r9, #2573 @ 0xa0d │ │ │ │ strtmi sl, [r0], -lr, lsl #18 │ │ │ │ andhi pc, r0, sp, asr #17 │ │ │ │ bleq 12db60 │ │ │ │ blx e2e314 │ │ │ │ @ instruction: 0xf0402801 │ │ │ │ ldc 0, cr8, [r7, #532] @ 0x214 │ │ │ │ @@ -228869,50 +228869,50 @@ │ │ │ │ ldrbtmi r4, [r8], #-2089 @ 0xfffff7d7 │ │ │ │ @ instruction: 0xf725300c │ │ │ │ stmdami r8!, {r0, r1, r2, r3, r4, sl, fp, ip, sp, lr, pc} │ │ │ │ ldrbtmi r9, [r8], #-2309 @ 0xfffff6fb │ │ │ │ ldc2l 7, cr15, [sl], {37} @ 0x25 │ │ │ │ strt r9, [sl], #2565 @ 0xa05 │ │ │ │ ... │ │ │ │ - strdeq r7, [pc], #-116 @ │ │ │ │ - rsbeq r3, pc, r0, ror #25 │ │ │ │ - strhteq r7, [pc], #-124 │ │ │ │ - rsbeq r3, pc, r8, lsr #25 │ │ │ │ - mlseq pc, lr, r7, r7 @ │ │ │ │ - rsbeq r3, pc, sl, lsl #25 │ │ │ │ - rsbeq r7, pc, r0, lsl #15 │ │ │ │ - rsbeq r3, pc, ip, ror #24 │ │ │ │ - rsbeq r7, pc, r2, ror #14 │ │ │ │ - rsbeq r3, pc, lr, asr #24 │ │ │ │ - rsbeq r7, pc, r4, asr #14 │ │ │ │ - rsbeq r3, pc, r0, lsr ip @ │ │ │ │ - rsbeq r7, pc, r4, lsl r7 @ │ │ │ │ - rsbeq r3, pc, r0, lsl #24 │ │ │ │ - rsbeq r7, pc, sl, ror r6 @ │ │ │ │ - rsbeq r3, pc, r6, ror #22 │ │ │ │ - rsbeq r7, pc, ip, asr r6 @ │ │ │ │ - rsbeq r3, pc, r8, asr #22 │ │ │ │ - rsbeq r7, pc, sl, lsl r6 @ │ │ │ │ - rsbeq r3, pc, r6, lsl #22 │ │ │ │ - strdeq r7, [pc], #-94 @ │ │ │ │ - rsbeq r9, pc, r6, lsl #13 │ │ │ │ - rsbeq r7, pc, r4, ror #11 │ │ │ │ - strhteq r9, [pc], #-92 │ │ │ │ - rsbeq r7, pc, sl, asr #11 │ │ │ │ - strdeq r9, [pc], #-86 @ │ │ │ │ - rsbeq r7, pc, sl, lsl #11 │ │ │ │ - rsbeq r3, pc, r6, ror sl @ │ │ │ │ - rsbeq r7, pc, sl, asr r5 @ │ │ │ │ - rsbeq r3, pc, r6, asr #20 │ │ │ │ - rsbeq r7, pc, sl, lsr #10 │ │ │ │ - rsbeq r3, pc, r6, lsl sl @ │ │ │ │ - rsbeq r7, pc, r6, ror #9 │ │ │ │ - ldrdeq r3, [pc], #-146 @ │ │ │ │ - strhteq r7, [pc], #-66 │ │ │ │ - mlseq pc, lr, r9, r3 @ │ │ │ │ + strdeq r7, [pc], #-124 @ │ │ │ │ + rsbeq r3, pc, r8, ror #25 │ │ │ │ + rsbeq r7, pc, r4, asr #15 │ │ │ │ + strhteq r3, [pc], #-192 │ │ │ │ + rsbeq r7, pc, r6, lsr #15 │ │ │ │ + mlseq pc, r2, ip, r3 @ │ │ │ │ + rsbeq r7, pc, r8, lsl #15 │ │ │ │ + rsbeq r3, pc, r4, ror ip @ │ │ │ │ + rsbeq r7, pc, sl, ror #14 │ │ │ │ + rsbeq r3, pc, r6, asr ip @ │ │ │ │ + rsbeq r7, pc, ip, asr #14 │ │ │ │ + rsbeq r3, pc, r8, lsr ip @ │ │ │ │ + rsbeq r7, pc, ip, lsl r7 @ │ │ │ │ + rsbeq r3, pc, r8, lsl #24 │ │ │ │ + rsbeq r7, pc, r2, lsl #13 │ │ │ │ + rsbeq r3, pc, lr, ror #22 │ │ │ │ + rsbeq r7, pc, r4, ror #12 │ │ │ │ + rsbeq r3, pc, r0, asr fp @ │ │ │ │ + rsbeq r7, pc, r2, lsr #12 │ │ │ │ + rsbeq r3, pc, lr, lsl #22 │ │ │ │ + rsbeq r7, pc, r6, lsl #12 │ │ │ │ + rsbeq r9, pc, lr, lsl #13 │ │ │ │ + rsbeq r7, pc, ip, ror #11 │ │ │ │ + rsbeq r9, pc, r4, asr #11 │ │ │ │ + ldrdeq r7, [pc], #-82 @ │ │ │ │ + strdeq r9, [pc], #-94 @ │ │ │ │ + mlseq pc, r2, r5, r7 @ │ │ │ │ + rsbeq r3, pc, lr, ror sl @ │ │ │ │ + rsbeq r7, pc, r2, ror #10 │ │ │ │ + rsbeq r3, pc, lr, asr #20 │ │ │ │ + rsbeq r7, pc, r2, lsr r5 @ │ │ │ │ + rsbeq r3, pc, lr, lsl sl @ │ │ │ │ + rsbeq r7, pc, lr, ror #9 │ │ │ │ + ldrdeq r3, [pc], #-154 @ │ │ │ │ + strhteq r7, [pc], #-74 │ │ │ │ + rsbeq r3, pc, r6, lsr #19 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ blhi 32d9bc >::_M_default_append(unsigned int)@@Base+0xaadf8> │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x0078f8cc │ │ │ │ blvs ff12dfd4 │ │ │ │ blvc ff2edb94 │ │ │ │ @@ -229116,58 +229116,58 @@ │ │ │ │ svclt 0x0000e7cb │ │ │ │ andhi pc, r0, pc, lsr #7 │ │ │ │ @ instruction: 0xffffffff │ │ │ │ svcvc 0x00efffff │ │ │ │ ... │ │ │ │ ldrshteq ip, [sl], #-64 @ 0xffffffc0 │ │ │ │ @ instruction: 0x000011b8 │ │ │ │ - rsbeq r7, pc, r0, lsl #6 │ │ │ │ - rsbeq r3, pc, ip, ror #15 │ │ │ │ - rsbeq r7, pc, lr, lsr #5 │ │ │ │ - mlseq pc, sl, r7, r3 @ │ │ │ │ - mlseq pc, r4, r2, r7 @ │ │ │ │ - rsbeq r3, pc, r0, lsl #15 │ │ │ │ + rsbeq r7, pc, r8, lsl #6 │ │ │ │ + strdeq r3, [pc], #-116 @ │ │ │ │ + strhteq r7, [pc], #-38 │ │ │ │ + rsbeq r3, pc, r2, lsr #15 │ │ │ │ + mlseq pc, ip, r2, r7 @ │ │ │ │ + rsbeq r3, pc, r8, lsl #15 │ │ │ │ rsbseq ip, sl, lr, lsl #7 │ │ │ │ - rsbeq r7, pc, sl, asr r2 @ │ │ │ │ - rsbeq r3, pc, r6, asr #14 │ │ │ │ - rsbeq r7, pc, r0, asr #4 │ │ │ │ - rsbeq r3, pc, ip, lsr #14 │ │ │ │ - rsbeq r7, pc, r6, lsr #4 │ │ │ │ - rsbeq r3, pc, r2, lsl r7 @ │ │ │ │ - strdeq r7, [pc], #-22 @ │ │ │ │ - rsbeq r3, pc, r2, ror #13 │ │ │ │ - rsbeq r7, pc, lr, lsr #3 │ │ │ │ - mlseq pc, sl, r6, r3 @ │ │ │ │ - mlseq pc, r4, r1, r7 @ │ │ │ │ - rsbeq r3, pc, r0, lsl #13 │ │ │ │ - rsbeq r7, pc, r6, ror #2 │ │ │ │ - rsbeq r3, pc, r2, asr r6 @ │ │ │ │ - rsbeq r7, pc, ip, asr #2 │ │ │ │ - strhteq r9, [pc], #-32 │ │ │ │ - rsbeq r7, pc, sl, lsl r1 @ │ │ │ │ - rsbeq r3, pc, r6, lsl #12 │ │ │ │ - rsbeq r7, pc, r0, lsl #2 │ │ │ │ - ldrdeq r9, [pc], #-20 @ │ │ │ │ - rsbeq r7, pc, r6, ror #1 │ │ │ │ - strdeq r9, [pc], #-30 @ │ │ │ │ + rsbeq r7, pc, r2, ror #4 │ │ │ │ + rsbeq r3, pc, lr, asr #14 │ │ │ │ + rsbeq r7, pc, r8, asr #4 │ │ │ │ + rsbeq r3, pc, r4, lsr r7 @ │ │ │ │ + rsbeq r7, pc, lr, lsr #4 │ │ │ │ + rsbeq r3, pc, sl, lsl r7 @ │ │ │ │ + strdeq r7, [pc], #-30 @ │ │ │ │ + rsbeq r3, pc, sl, ror #13 │ │ │ │ + strhteq r7, [pc], #-22 │ │ │ │ + rsbeq r3, pc, r2, lsr #13 │ │ │ │ + mlseq pc, ip, r1, r7 @ │ │ │ │ + rsbeq r3, pc, r8, lsl #13 │ │ │ │ + rsbeq r7, pc, lr, ror #2 │ │ │ │ + rsbeq r3, pc, sl, asr r6 @ │ │ │ │ + rsbeq r7, pc, r4, asr r1 @ │ │ │ │ + strhteq r9, [pc], #-40 │ │ │ │ + rsbeq r7, pc, r2, lsr #2 │ │ │ │ + rsbeq r3, pc, lr, lsl #12 │ │ │ │ + rsbeq r7, pc, r8, lsl #2 │ │ │ │ + ldrdeq r9, [pc], #-28 @ │ │ │ │ + rsbeq r7, pc, lr, ror #1 │ │ │ │ + rsbeq r9, pc, r6, lsl #4 │ │ │ │ @ instruction: 0x463b6832 │ │ │ │ ldmdavs r0!, {r0, r4, r5, r7, r8, fp, sp, lr}^ │ │ │ │ vceq.i32 q3, q5, q1 │ │ │ │ @ instruction: 0x4604ff7f │ │ │ │ @ instruction: 0xf43f2801 │ │ │ │ stmdami r7, {r2, r4, r6, r7, r9, sl, fp, sp, pc} │ │ │ │ cmppcc sp, r3, asr #4 @ p-variant is OBSOLETE │ │ │ │ andcc r4, ip, r8, ror r4 │ │ │ │ @ instruction: 0xf9d8f725 │ │ │ │ strtmi r4, [r1], -r4, lsl #16 │ │ │ │ @ instruction: 0xf7254478 │ │ │ │ @ instruction: 0xe6c6fa93 │ │ │ │ svc 0x001ef71e │ │ │ │ - rsbeq r7, pc, r4, lsr #32 │ │ │ │ - rsbeq r3, pc, r0, lsl r5 @ │ │ │ │ + rsbeq r7, pc, ip, lsr #32 │ │ │ │ + rsbeq r3, pc, r8, lsl r5 @ │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r8 │ │ │ │ bl fec49b04 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ vmaxnm.f32 q0, , q12 │ │ │ │ ldmib r0, {r0, r2, r3, r4, r5, r6, r7, sl, fp, ip, sp, lr, pc}^ │ │ │ │ stclt 1, cr0, [r8, #-56] @ 0xffffffc8 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r8 │ │ │ │ @@ -229360,18 +229360,18 @@ │ │ │ │ @ instruction: 0xf7254478 │ │ │ │ blls 271024 │ │ │ │ @ instruction: 0xf71ee7d4 │ │ │ │ svclt 0x0000ed92 │ │ │ │ ldrhteq fp, [sl], #-232 @ 0xffffff18 │ │ │ │ @ instruction: 0x000011b8 │ │ │ │ rsbseq fp, sl, r8, asr lr │ │ │ │ - rsbeq r6, pc, sl, lsr #26 │ │ │ │ - rsbeq r3, pc, r6, lsl r2 @ │ │ │ │ - rsbeq r6, pc, ip, lsl #26 │ │ │ │ - strdeq r3, [pc], #-24 @ │ │ │ │ + rsbeq r6, pc, r2, lsr sp @ │ │ │ │ + rsbeq r3, pc, lr, lsl r2 @ │ │ │ │ + rsbeq r6, pc, r4, lsl sp @ │ │ │ │ + rsbeq r3, pc, r0, lsl #4 │ │ │ │ ldrbmi lr, [r0, sp, lsr #18]! │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00c0f8cc │ │ │ │ bmi 1e84680 │ │ │ │ @ instruction: 0x461f461d │ │ │ │ ldrbtmi r4, [sl], #-2933 @ 0xfffff48b │ │ │ │ @@ -229490,22 +229490,22 @@ │ │ │ │ svcge 0x0079f47f │ │ │ │ vsub.i32 d10, d13, d6 │ │ │ │ str pc, [r0, -fp, ror #21]! │ │ │ │ stc 7, cr15, [ip], {30} │ │ │ │ rsbseq fp, sl, sl, asr #27 │ │ │ │ @ instruction: 0x000011b8 │ │ │ │ ldrhteq fp, [sl], #-212 @ 0xffffff2c │ │ │ │ - rsbeq r6, pc, ip, asr ip @ │ │ │ │ - rsbeq r3, pc, r8, asr #2 │ │ │ │ - rsbeq r6, pc, r0, asr #24 │ │ │ │ - rsbeq r3, pc, ip, lsr #2 │ │ │ │ - rsbeq r6, pc, r8, ror #22 │ │ │ │ - rsbeq r3, pc, r4, asr r0 @ │ │ │ │ - rsbeq r6, pc, sl, asr #22 │ │ │ │ - rsbeq r3, pc, r6, lsr r0 @ │ │ │ │ + rsbeq r6, pc, r4, ror #24 │ │ │ │ + rsbeq r3, pc, r0, asr r1 @ │ │ │ │ + rsbeq r6, pc, r8, asr #24 │ │ │ │ + rsbeq r3, pc, r4, lsr r1 @ │ │ │ │ + rsbeq r6, pc, r0, ror fp @ │ │ │ │ + rsbeq r3, pc, ip, asr r0 @ │ │ │ │ + rsbeq r6, pc, r2, asr fp @ │ │ │ │ + rsbeq r3, pc, lr, lsr r0 @ │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ blhi 32e304 >::_M_default_append(unsigned int)@@Base+0xab740> │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x0090f8cc │ │ │ │ ldrmi fp, [r0], fp, lsl #1 │ │ │ │ @ instruction: 0x461e4a9b │ │ │ │ @@ -229661,29 +229661,29 @@ │ │ │ │ ldrbtmi r3, [r8], #-511 @ 0xfffffe01 │ │ │ │ cdp2 7, 10, cr15, cr12, cr4, {1} │ │ │ │ @ instruction: 0xf71ee7ee │ │ │ │ svclt 0x0000eb38 │ │ │ │ ... │ │ │ │ rsbseq fp, sl, ip, lsr #23 │ │ │ │ @ instruction: 0x000011b8 │ │ │ │ - rsbeq r6, pc, r8, lsl #23 │ │ │ │ - rsbeq r6, pc, ip, lsl fp @ │ │ │ │ + mlseq pc, r0, fp, r6 @ │ │ │ │ + rsbeq r6, pc, r4, lsr #22 │ │ │ │ rsbseq fp, sl, r0, lsr sl │ │ │ │ - strdeq r6, [pc], #-142 @ │ │ │ │ - rsbeq r2, pc, sl, ror #27 │ │ │ │ - rsbeq r6, pc, r2, ror #17 │ │ │ │ - rsbeq r2, pc, lr, asr #27 │ │ │ │ - strhteq r6, [pc], #-128 │ │ │ │ - mlseq pc, ip, sp, r2 @ │ │ │ │ - mlseq pc, r4, r8, r6 @ │ │ │ │ - rsbeq r2, pc, r0, lsl #27 │ │ │ │ - rsbeq r6, pc, r8, ror r8 @ │ │ │ │ - rsbeq r2, pc, r2, ror #26 │ │ │ │ - rsbeq r6, pc, r8, asr r8 @ │ │ │ │ - rsbeq r2, pc, r2, asr #26 │ │ │ │ + rsbeq r6, pc, r6, lsl #18 │ │ │ │ + strdeq r2, [pc], #-210 @ │ │ │ │ + rsbeq r6, pc, sl, ror #17 │ │ │ │ + ldrdeq r2, [pc], #-214 @ │ │ │ │ + strhteq r6, [pc], #-136 │ │ │ │ + rsbeq r2, pc, r4, lsr #27 │ │ │ │ + mlseq pc, ip, r8, r6 @ │ │ │ │ + rsbeq r2, pc, r8, lsl #27 │ │ │ │ + rsbeq r6, pc, r0, lsl #17 │ │ │ │ + rsbeq r2, pc, sl, ror #26 │ │ │ │ + rsbeq r6, pc, r0, ror #16 │ │ │ │ + rsbeq r2, pc, sl, asr #26 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ blhi 52e5d0 │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ cdpeq 8, 11, cr15, cr0, cr12, {6} │ │ │ │ strtpl pc, [r4], #2271 @ 0x8df │ │ │ │ @ instruction: 0xf8dfb0bb │ │ │ │ @@ -229980,24 +229980,24 @@ │ │ │ │ strb r4, [ip, r8, lsl #12] │ │ │ │ andhi pc, r0, pc, lsr #7 │ │ │ │ addge r9, r7, #46, 30 @ 0xb8 │ │ │ │ ldrbtpl r4, [sp], #-686 @ 0xfffffd52 │ │ │ │ ... │ │ │ │ ldrsbteq fp, [sl], #-142 @ 0xffffff72 │ │ │ │ @ instruction: 0x000011b8 │ │ │ │ - rsbeq r6, pc, r4, lsl r9 @ │ │ │ │ - rsbeq r6, pc, r6, ror #16 │ │ │ │ - rsbeq r6, pc, r0, lsl #14 │ │ │ │ + rsbeq r6, pc, ip, lsl r9 @ │ │ │ │ + rsbeq r6, pc, lr, ror #16 │ │ │ │ + rsbeq r6, pc, r8, lsl #14 │ │ │ │ rsbseq fp, sl, r0, asr r6 │ │ │ │ - rsbeq r8, pc, r6, ror #13 │ │ │ │ - rsbeq r6, pc, lr, lsl #13 │ │ │ │ - mlseq pc, r6, r4, r6 @ │ │ │ │ - rsbeq r2, pc, r2, lsl #19 │ │ │ │ - rsbeq r6, pc, lr, ror r4 @ │ │ │ │ - rsbeq r2, pc, sl, ror #18 │ │ │ │ + rsbeq r8, pc, lr, ror #13 │ │ │ │ + mlseq pc, r6, r6, r6 @ │ │ │ │ + mlseq pc, lr, r4, r6 @ │ │ │ │ + rsbeq r2, pc, sl, lsl #19 │ │ │ │ + rsbeq r6, pc, r6, lsl #9 │ │ │ │ + rsbeq r2, pc, r2, ror r9 @ │ │ │ │ blvs 12aeedc │ │ │ │ cdp 2, 11, cr3, cr4, cr1, {0} │ │ │ │ vsqrt.f64 d22, d8 │ │ │ │ svclt 0x00a8fa10 │ │ │ │ blhi 12af0d0 │ │ │ │ @ instruction: 0xd1cf4591 │ │ │ │ blhi ff12f0ec │ │ │ │ @@ -230245,15 +230245,15 @@ │ │ │ │ blvc 12f048 │ │ │ │ blvc 112f2c0 │ │ │ │ blvc 12f010 │ │ │ │ svclt 0x0000e7b7 │ │ │ │ addge r9, r7, #46, 30 @ 0xb8 │ │ │ │ ldrbtpl r4, [sp], #-686 @ 0xfffffd52 │ │ │ │ ... │ │ │ │ - rsbeq r6, pc, r8, asr #3 │ │ │ │ + ldrdeq r6, [pc], #-16 @ │ │ │ │ @ instruction: 0xf86cf343 │ │ │ │ @ instruction: 0xf43f2800 │ │ │ │ ldmib sp, {r0, r3, r8, sl, fp, sp, pc}^ │ │ │ │ @ instruction: 0xf04f312c │ │ │ │ ldc 12, cr0, [r3] │ │ │ │ vldr d7, [r3] │ │ │ │ vldr d2, [r3, #8] │ │ │ │ @@ -230520,18 +230520,18 @@ │ │ │ │ @ instruction: 0xff32f723 │ │ │ │ ldrbmi r4, [r1], -r9, lsl #16 │ │ │ │ @ instruction: 0xf7234478 │ │ │ │ @ instruction: 0xf7ffffed │ │ │ │ svclt 0x0000bb1f │ │ │ │ andhi pc, r0, pc, lsr #7 │ │ │ │ ... │ │ │ │ - strhteq r5, [pc], #-202 │ │ │ │ - rsbeq r2, pc, r6, lsr #3 │ │ │ │ - ldrdeq r5, [pc], #-168 @ │ │ │ │ - rsbeq r1, pc, r4, asr #31 │ │ │ │ + rsbeq r5, pc, r2, asr #25 │ │ │ │ + rsbeq r2, pc, lr, lsr #3 │ │ │ │ + rsbeq r5, pc, r0, ror #21 │ │ │ │ + rsbeq r1, pc, ip, asr #31 │ │ │ │ @ instruction: 0xf1049b18 │ │ │ │ ldrtmi r0, [r8], -r5, ror #20 │ │ │ │ beq fe3aea74 │ │ │ │ vqadd.u64 d31, d12, d17 │ │ │ │ @ instruction: 0x2714f8df │ │ │ │ movwcs r4, #5633 @ 0x1601 │ │ │ │ ldrbtmi r4, [sl], #-1616 @ 0xfffff9b0 │ │ │ │ @@ -230656,15 +230656,15 @@ │ │ │ │ bleq 170480 │ │ │ │ blhi 12f664 │ │ │ │ @ instruction: 0xf84c9b22 │ │ │ │ @ instruction: 0xf10a402a │ │ │ │ ldrbmi r0, [fp, #-2561] @ 0xfffff5ff │ │ │ │ ldrmi sp, [sl], -lr, asr #3 │ │ │ │ @ instruction: 0xf8d39b1a │ │ │ │ - blls 8746c0 │ │ │ │ + blls 8746c0 │ │ │ │ blls 818c90 │ │ │ │ blls cd8c84 │ │ │ │ movwcc lr, #18893 @ 0x49cd │ │ │ │ blls d18c80 │ │ │ │ smlabtgt r9, sp, r9, lr │ │ │ │ movwls r2, #4353 @ 0x1101 │ │ │ │ @ instruction: 0xf8cd2300 │ │ │ │ @@ -230981,36 +230981,36 @@ │ │ │ │ vldr d11, [pc, #164] @ f460c │ │ │ │ vmov.f64 d7, #5 @ 0x40280000 2.625 │ │ │ │ vstr d15, [sp, #284] @ 0x11c │ │ │ │ vstr d7, [sp, #96] @ 0x60 │ │ │ │ @ instruction: 0xf7ff7b22 │ │ │ │ svclt 0x0000bb26 │ │ │ │ ... │ │ │ │ - strhteq r7, [pc], #-206 │ │ │ │ - rsbeq r5, pc, r6, ror sl @ │ │ │ │ - rsbeq r1, pc, r0, ror #30 │ │ │ │ - rsbeq r5, pc, sl, asr sl @ │ │ │ │ - rsbeq r1, pc, r4, asr #30 │ │ │ │ - rsbeq r5, pc, lr, lsl sl @ │ │ │ │ - rsbeq r1, pc, r8, lsl #30 │ │ │ │ - rsbeq r5, pc, r2, ror fp @ │ │ │ │ - rsbeq r5, pc, sl, asr r8 @ │ │ │ │ - rsbeq r1, pc, r4, asr #26 │ │ │ │ - rsbeq r5, pc, lr, lsl #15 │ │ │ │ - rsbeq r1, pc, r8, ror ip @ │ │ │ │ - rsbeq r5, pc, r0, asr #14 │ │ │ │ - rsbeq r1, pc, ip, lsr #24 │ │ │ │ - rsbeq r5, pc, r6, lsr #8 │ │ │ │ - rsbeq r1, pc, r2, lsl r9 @ │ │ │ │ - strdeq r5, [pc], #-52 @ │ │ │ │ - rsbeq r1, pc, r0, ror #17 │ │ │ │ - ldrdeq r5, [pc], #-56 @ │ │ │ │ - rsbeq r1, pc, r4, asr #17 │ │ │ │ - strhteq r5, [pc], #-62 │ │ │ │ - rsbeq r1, pc, r8, lsr #17 │ │ │ │ + rsbeq r7, pc, r6, asr #25 │ │ │ │ + rsbeq r5, pc, lr, ror sl @ │ │ │ │ + rsbeq r1, pc, r8, ror #30 │ │ │ │ + rsbeq r5, pc, r2, ror #20 │ │ │ │ + rsbeq r1, pc, ip, asr #30 │ │ │ │ + rsbeq r5, pc, r6, lsr #20 │ │ │ │ + rsbeq r1, pc, r0, lsl pc @ │ │ │ │ + rsbeq r5, pc, sl, ror fp @ │ │ │ │ + rsbeq r5, pc, r2, ror #16 │ │ │ │ + rsbeq r1, pc, ip, asr #26 │ │ │ │ + mlseq pc, r6, r7, r5 @ │ │ │ │ + rsbeq r1, pc, r0, lsl #25 │ │ │ │ + rsbeq r5, pc, r8, asr #14 │ │ │ │ + rsbeq r1, pc, r4, lsr ip @ │ │ │ │ + rsbeq r5, pc, lr, lsr #8 │ │ │ │ + rsbeq r1, pc, sl, lsl r9 @ │ │ │ │ + strdeq r5, [pc], #-60 @ │ │ │ │ + rsbeq r1, pc, r8, ror #17 │ │ │ │ + rsbeq r5, pc, r0, ror #7 │ │ │ │ + rsbeq r1, pc, ip, asr #17 │ │ │ │ + rsbeq r5, pc, r6, asr #7 │ │ │ │ + strhteq r1, [pc], #-128 │ │ │ │ @ instruction: 0xf10d4638 │ │ │ │ @ instruction: 0xf0300bd0 │ │ │ │ @ instruction: 0xf8dff6e9 │ │ │ │ ldmdbge r6!, {r2, r4, r5, r6, r8, sl, sp} │ │ │ │ bicscc pc, r6, #536870916 @ 0x20000004 │ │ │ │ @ instruction: 0x4692447a │ │ │ │ mrrc2 7, 2, pc, r4, cr2 @ │ │ │ │ @@ -231354,54 +231354,54 @@ │ │ │ │ @ instruction: 0xf6fffa10 │ │ │ │ ldrtmi sl, [r8], -r5, asr #28 │ │ │ │ @ instruction: 0xf5baf034 │ │ │ │ ldrtmi lr, [r8], -r0, asr #12 │ │ │ │ @ instruction: 0xf5b6f034 │ │ │ │ svclt 0x0000e633 │ │ │ │ ... │ │ │ │ - mlseq pc, r8, r4, r5 @ │ │ │ │ - mlseq pc, sl, r2, r5 @ │ │ │ │ - rsbeq r1, pc, r2, lsl #15 │ │ │ │ - rsbeq r5, pc, sl, ror r2 @ │ │ │ │ - rsbeq r1, pc, r4, ror #14 │ │ │ │ - rsbeq r5, pc, lr, asr r2 @ │ │ │ │ - rsbeq r1, pc, r8, asr #14 │ │ │ │ - rsbeq r5, pc, ip, lsr r2 @ │ │ │ │ - rsbeq r1, pc, r6, lsr #14 │ │ │ │ - rsbeq r5, pc, ip, lsl r2 @ │ │ │ │ - rsbeq r1, pc, r4, lsl #14 │ │ │ │ - strdeq r5, [pc], #-22 @ │ │ │ │ - rsbeq r1, pc, r0, ror #13 │ │ │ │ - ldrdeq r5, [pc], #-26 @ │ │ │ │ - rsbeq r1, pc, r2, asr #13 │ │ │ │ - strhteq r5, [pc], #-26 │ │ │ │ - rsbeq r1, pc, r4, lsr #13 │ │ │ │ - rsbeq r5, pc, r8, lsl #3 │ │ │ │ - rsbeq r1, pc, r2, ror r6 @ │ │ │ │ - strdeq r5, [pc], #-12 @ │ │ │ │ - rsbeq r1, pc, r8, ror #11 │ │ │ │ - rsbeq r5, pc, r2, ror #1 │ │ │ │ - rsbeq r1, pc, ip, asr #11 │ │ │ │ - rsbeq r5, pc, r2, asr #1 │ │ │ │ - rsbeq r1, pc, ip, lsr #11 │ │ │ │ - rsbeq r5, pc, r8, lsr #1 │ │ │ │ - mlseq pc, r2, r5, r1 @ │ │ │ │ - rsbeq r5, pc, lr, lsl #1 │ │ │ │ - rsbeq r1, pc, r8, ror r5 @ │ │ │ │ - rsbeq r5, pc, r0, ror r0 @ │ │ │ │ - rsbeq r1, pc, sl, asr r5 @ │ │ │ │ - rsbeq r5, pc, r6, asr r0 @ │ │ │ │ - rsbeq r1, pc, r0, asr #10 │ │ │ │ - rsbeq r5, pc, ip, lsr r0 @ │ │ │ │ - rsbeq r1, pc, r6, lsr #10 │ │ │ │ - rsbeq r4, pc, r6, asr #31 │ │ │ │ - rsbeq r4, pc, r6, lsl lr @ │ │ │ │ - rsbeq r1, pc, r2, lsl #6 │ │ │ │ - strdeq r4, [pc], #-210 @ │ │ │ │ - ldrdeq r1, [pc], #-46 @ │ │ │ │ + rsbeq r5, pc, r0, lsr #9 │ │ │ │ + rsbeq r5, pc, r2, lsr #5 │ │ │ │ + rsbeq r1, pc, sl, lsl #15 │ │ │ │ + rsbeq r5, pc, r2, lsl #5 │ │ │ │ + rsbeq r1, pc, ip, ror #14 │ │ │ │ + rsbeq r5, pc, r6, ror #4 │ │ │ │ + rsbeq r1, pc, r0, asr r7 @ │ │ │ │ + rsbeq r5, pc, r4, asr #4 │ │ │ │ + rsbeq r1, pc, lr, lsr #14 │ │ │ │ + rsbeq r5, pc, r4, lsr #4 │ │ │ │ + rsbeq r1, pc, ip, lsl #14 │ │ │ │ + strdeq r5, [pc], #-30 @ │ │ │ │ + rsbeq r1, pc, r8, ror #13 │ │ │ │ + rsbeq r5, pc, r2, ror #3 │ │ │ │ + rsbeq r1, pc, sl, asr #13 │ │ │ │ + rsbeq r5, pc, r2, asr #3 │ │ │ │ + rsbeq r1, pc, ip, lsr #13 │ │ │ │ + mlseq pc, r0, r1, r5 @ │ │ │ │ + rsbeq r1, pc, sl, ror r6 @ │ │ │ │ + rsbeq r5, pc, r4, lsl #2 │ │ │ │ + strdeq r1, [pc], #-80 @ │ │ │ │ + rsbeq r5, pc, sl, ror #1 │ │ │ │ + ldrdeq r1, [pc], #-84 @ │ │ │ │ + rsbeq r5, pc, sl, asr #1 │ │ │ │ + strhteq r1, [pc], #-84 │ │ │ │ + strhteq r5, [pc], #-0 │ │ │ │ + mlseq pc, sl, r5, r1 @ │ │ │ │ + mlseq pc, r6, r0, r5 @ │ │ │ │ + rsbeq r1, pc, r0, lsl #11 │ │ │ │ + rsbeq r5, pc, r8, ror r0 @ │ │ │ │ + rsbeq r1, pc, r2, ror #10 │ │ │ │ + rsbeq r5, pc, lr, asr r0 @ │ │ │ │ + rsbeq r1, pc, r8, asr #10 │ │ │ │ + rsbeq r5, pc, r4, asr #32 │ │ │ │ + rsbeq r1, pc, lr, lsr #10 │ │ │ │ + rsbeq r4, pc, lr, asr #31 │ │ │ │ + rsbeq r4, pc, lr, lsl lr @ │ │ │ │ + rsbeq r1, pc, sl, lsl #6 │ │ │ │ + strdeq r4, [pc], #-218 @ │ │ │ │ + rsbeq r1, pc, r6, ror #5 │ │ │ │ ldmdavs r8, {r0, r1, r8, fp, sp, lr} │ │ │ │ svclt 0x00004770 │ │ │ │ @ instruction: 0xed936903 │ │ │ │ ldrbmi r0, [r0, -r2, lsl #22]! │ │ │ │ @ instruction: 0xed936903 │ │ │ │ ldrbmi r0, [r0, -r4, lsl #22]! │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ @@ -231419,16 +231419,16 @@ │ │ │ │ bicsvs pc, ip, r3, asr #4 │ │ │ │ ldrbtmi r4, [r8], #-2053 @ 0xfffff7fb │ │ │ │ @ instruction: 0xf723300c │ │ │ │ stmdami r4, {r0, r5, fp, ip, sp, lr, pc} │ │ │ │ ldrbtmi r9, [r8], #-2305 @ 0xfffff6ff │ │ │ │ @ instruction: 0xf8dcf723 │ │ │ │ strb r9, [r7, r1, lsl #20]! │ │ │ │ - strhteq r4, [pc], #-198 │ │ │ │ - rsbeq r1, pc, r2, lsr #3 │ │ │ │ + strhteq r4, [pc], #-206 │ │ │ │ + rsbeq r1, pc, sl, lsr #3 │ │ │ │ svcvs 0x00186903 │ │ │ │ svclt 0x00004770 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ bl fec4be78 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strdlt r0, [r2], r0 @ │ │ │ │ stmdbvs ip, {r0, r1, r4, r9, sl, lr} │ │ │ │ @@ -231447,16 +231447,16 @@ │ │ │ │ ldrbtmi r4, [r8], #-2054 @ 0xfffff7fa │ │ │ │ @ instruction: 0xf722300c │ │ │ │ stmdami r5, {r0, r1, r3, r5, r6, r7, r8, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ ldrbtmi r9, [r8], #-2305 @ 0xfffff6ff │ │ │ │ @ instruction: 0xf8a6f723 │ │ │ │ ldrmi r9, [r0], -r1, lsl #20 │ │ │ │ ldclt 0, cr11, [r0, #-8] │ │ │ │ - rsbeq r4, pc, sl, asr #24 │ │ │ │ - rsbeq r1, pc, r6, lsr r1 @ │ │ │ │ + rsbeq r4, pc, r2, asr ip @ │ │ │ │ + rsbeq r1, pc, lr, lsr r1 @ │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r8 │ │ │ │ bl fec4bee0 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ stmdavs r3, {r3, r4, r5, r6, r7, r8, r9, sl, fp}^ │ │ │ │ blcs 14ed58 │ │ │ │ stmdbvs fp, {r0, r4, r8, ip, lr, pc} │ │ │ │ blvc 1b0340 │ │ │ │ @@ -231471,16 +231471,16 @@ │ │ │ │ msrvc R10_fiq, r3 │ │ │ │ andcc r4, ip, r8, ror r4 │ │ │ │ @ instruction: 0xffbaf722 │ │ │ │ ldrbtmi r4, [r8], #-2052 @ 0xfffff7fc │ │ │ │ @ instruction: 0xf876f723 │ │ │ │ andeq pc, r7, pc, rrx │ │ │ │ svclt 0x0000bd08 │ │ │ │ - rsbeq r4, pc, r8, ror #23 │ │ │ │ - rsbeq r6, pc, r6, lsr #28 │ │ │ │ + strdeq r4, [pc], #-176 @ │ │ │ │ + rsbeq r6, pc, lr, lsr #28 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r8 │ │ │ │ bl fec4bf40 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ stmdavs r3, {r3, r4, r5, r6, r7, r8, r9, sl, fp}^ │ │ │ │ blcs 14edb8 │ │ │ │ stmdbvs fp, {r0, r4, r8, ip, lr, pc} │ │ │ │ blvc 2303a0 │ │ │ │ @@ -231495,16 +231495,16 @@ │ │ │ │ cmppvc r1, r3, asr #4 @ p-variant is OBSOLETE │ │ │ │ andcc r4, ip, r8, ror r4 │ │ │ │ @ instruction: 0xff8af722 │ │ │ │ ldrbtmi r4, [r8], #-2052 @ 0xfffff7fc │ │ │ │ @ instruction: 0xf846f723 │ │ │ │ andeq pc, r7, pc, rrx │ │ │ │ svclt 0x0000bd08 │ │ │ │ - rsbeq r4, pc, r8, lsl #23 │ │ │ │ - rsbeq r6, pc, r6, asr #27 │ │ │ │ + mlseq pc, r0, fp, r4 @ │ │ │ │ + rsbeq r6, pc, lr, asr #27 │ │ │ │ mvnsmi lr, sp, lsr #18 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00c8f8cc │ │ │ │ stmdavs r0, {r0, r2, r9, sl, lr}^ │ │ │ │ stmdavs r3, {r3, r7, ip, sp, pc} │ │ │ │ cmple lr, r1, lsl #22 │ │ │ │ @@ -231553,20 +231553,20 @@ │ │ │ │ andcc r4, ip, r8, ror r4 │ │ │ │ @ instruction: 0xff18f722 │ │ │ │ ldrbtmi r4, [r8], #-2057 @ 0xfffff7f7 │ │ │ │ @ instruction: 0xffd4f722 │ │ │ │ svclt 0x0000e7cd │ │ │ │ @ instruction: 0xffff7817 │ │ │ │ @ instruction: 0xffff066f │ │ │ │ - rsbeq r4, pc, r8, ror #21 │ │ │ │ - ldrdeq r0, [pc], #-244 @ │ │ │ │ - rsbeq r4, pc, r8, asr #21 │ │ │ │ - strhteq r0, [pc], #-244 │ │ │ │ - rsbeq r4, pc, r4, lsr #21 │ │ │ │ - rsbeq r6, pc, lr, lsl sp @ │ │ │ │ + strdeq r4, [pc], #-160 @ │ │ │ │ + ldrdeq r0, [pc], #-252 @ │ │ │ │ + ldrdeq r4, [pc], #-160 @ │ │ │ │ + strhteq r0, [pc], #-252 │ │ │ │ + rsbeq r4, pc, ip, lsr #21 │ │ │ │ + rsbeq r6, pc, r6, lsr #26 │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl fec4c098 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strmi r0, [r5], -r8, lsr #31 │ │ │ │ blmi 1f47084 │ │ │ │ ldrbtmi fp, [r8], #-145 @ 0xffffff6f │ │ │ │ ldmdavs fp, {r0, r1, r6, r7, fp, ip, lr} │ │ │ │ @@ -231687,27 +231687,27 @@ │ │ │ │ str pc, [r7, -pc, asr #29]! │ │ │ │ bl 17b2cec │ │ │ │ ... │ │ │ │ rsbseq r9, sl, sl, ror #22 │ │ │ │ @ instruction: 0x000011b8 │ │ │ │ rsbseq r9, sl, r4, asr #22 │ │ │ │ @ instruction: 0xffff051b │ │ │ │ - rsbeq r4, pc, sl, ror #18 │ │ │ │ - rsbeq r0, pc, r6, asr lr @ │ │ │ │ + rsbeq r4, pc, r2, ror r9 @ │ │ │ │ + rsbeq r0, pc, lr, asr lr @ │ │ │ │ @ instruction: 0xffff0497 │ │ │ │ - rsbeq r4, pc, r2, lsr r9 @ │ │ │ │ - rsbeq r0, pc, ip, lsl lr @ │ │ │ │ - rsbeq r4, pc, ip, ror #17 │ │ │ │ - ldrdeq r0, [pc], #-216 @ │ │ │ │ - ldrdeq r4, [pc], #-130 @ │ │ │ │ - strhteq r0, [pc], #-222 │ │ │ │ - strhteq r4, [pc], #-136 │ │ │ │ - rsbeq r0, pc, r4, lsr #27 │ │ │ │ - mlseq pc, sl, r8, r4 @ │ │ │ │ - rsbeq r6, pc, r0, asr fp @ │ │ │ │ + rsbeq r4, pc, sl, lsr r9 @ │ │ │ │ + rsbeq r0, pc, r4, lsr #28 │ │ │ │ + strdeq r4, [pc], #-132 @ │ │ │ │ + rsbeq r0, pc, r0, ror #27 │ │ │ │ + ldrdeq r4, [pc], #-138 @ │ │ │ │ + rsbeq r0, pc, r6, asr #27 │ │ │ │ + rsbeq r4, pc, r0, asr #17 │ │ │ │ + rsbeq r0, pc, ip, lsr #27 │ │ │ │ + rsbeq r4, pc, r2, lsr #17 │ │ │ │ + rsbeq r6, pc, r8, asr fp @ │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl fec4c2d0 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0x46040f90 │ │ │ │ blmi fe1c72e4 │ │ │ │ ldrbtmi fp, [r8], #-151 @ 0xffffff69 │ │ │ │ ldmdavs fp, {r0, r1, r6, r7, fp, ip, lr} │ │ │ │ @@ -231837,31 +231837,31 @@ │ │ │ │ ldr r0, [r5, -r7, lsl #6] │ │ │ │ b c32f48 │ │ │ │ andhi pc, r0, pc, lsr #7 │ │ │ │ ... │ │ │ │ rsbseq r9, sl, r2, lsr r9 │ │ │ │ @ instruction: 0x000011b8 │ │ │ │ rsbseq r9, sl, ip, lsl #18 │ │ │ │ - strhteq r4, [pc], #-116 │ │ │ │ - rsbeq r0, pc, r0, lsr #25 │ │ │ │ + strhteq r4, [pc], #-124 │ │ │ │ + rsbeq r0, pc, r8, lsr #25 │ │ │ │ @ instruction: 0xffff02db │ │ │ │ @ instruction: 0xffff746b │ │ │ │ @ instruction: 0xffff0283 │ │ │ │ - rsbeq r4, pc, r6, lsl r7 @ │ │ │ │ - rsbeq r0, pc, r2, lsl #24 │ │ │ │ - strdeq r4, [pc], #-104 @ │ │ │ │ - rsbeq r0, pc, r4, ror #23 │ │ │ │ - rsbeq r4, pc, r8, lsr #13 │ │ │ │ - mlseq pc, r4, fp, r0 @ │ │ │ │ - rsbeq r4, pc, sl, lsl #13 │ │ │ │ - rsbeq r0, pc, r6, ror fp @ │ │ │ │ - rsbeq r4, pc, lr, asr r6 @ │ │ │ │ - rsbeq r0, pc, sl, asr #22 │ │ │ │ - rsbeq r4, pc, r2, asr #12 │ │ │ │ - rsbeq r6, pc, r8, lsr r9 @ │ │ │ │ + rsbeq r4, pc, lr, lsl r7 @ │ │ │ │ + rsbeq r0, pc, sl, lsl #24 │ │ │ │ + rsbeq r4, pc, r0, lsl #14 │ │ │ │ + rsbeq r0, pc, ip, ror #23 │ │ │ │ + strhteq r4, [pc], #-96 │ │ │ │ + mlseq pc, ip, fp, r0 @ │ │ │ │ + mlseq pc, r2, r6, r4 @ │ │ │ │ + rsbeq r0, pc, lr, ror fp @ │ │ │ │ + rsbeq r4, pc, r6, ror #12 │ │ │ │ + rsbeq r0, pc, r2, asr fp @ │ │ │ │ + rsbeq r4, pc, sl, asr #12 │ │ │ │ + rsbeq r6, pc, r0, asr #18 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl fec4c53c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ stmdbvs ip, {r3, r4, r6, r7, r8, r9, sl, fp} │ │ │ │ ldrmi fp, [r4], r7, lsl #1 │ │ │ │ ldc 8, cr6, [pc, #8] @ f5354 │ │ │ │ @ instruction: 0x461d7b14 │ │ │ │ @@ -231881,16 +231881,16 @@ │ │ │ │ @ instruction: 0xf722300c │ │ │ │ stmdami r7, {r0, r2, r7, sl, fp, ip, sp, lr, pc} │ │ │ │ ldrbtmi r9, [r8], #-2309 @ 0xfffff6fb │ │ │ │ stc2l 7, cr15, [r0, #-136] @ 0xffffff78 │ │ │ │ ldrmi r9, [r8], -r5, lsl #22 │ │ │ │ ldclt 0, cr11, [r0, #-28]! @ 0xffffffe4 │ │ │ │ ... │ │ │ │ - rsbeq r4, pc, lr, ror r5 @ │ │ │ │ - rsbeq r0, pc, sl, ror #20 │ │ │ │ + rsbeq r4, pc, r6, lsl #11 │ │ │ │ + rsbeq r0, pc, r2, ror sl @ │ │ │ │ mvnsmi lr, sp, lsr #18 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d8f8cc │ │ │ │ addlt r4, r4, pc, lsl #12 │ │ │ │ stmdavs r3, {r3, r4, r7, r9, sl, lr} │ │ │ │ blvc 10f0a44 │ │ │ │ @@ -231957,16 +231957,16 @@ │ │ │ │ mrc 7, 1, lr, cr6, cr10, {5} │ │ │ │ str r6, [ip, r5, asr #22]! │ │ │ │ andhi pc, r0, pc, lsr #7 │ │ │ │ ... │ │ │ │ addge r9, r7, #46, 30 @ 0xb8 │ │ │ │ ldrbtpl r4, [sp], #-686 @ 0xfffffd52 │ │ │ │ ... │ │ │ │ - rsbeq r4, pc, ip, lsl #9 │ │ │ │ - rsbeq r0, pc, lr, ror r9 @ │ │ │ │ + mlseq pc, r4, r4, r4 @ │ │ │ │ + rsbeq r0, pc, r6, lsl #19 │ │ │ │ mvnsmi lr, #737280 @ 0xb4000 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d0f8cc │ │ │ │ addlt r6, r5, lr, lsl #18 │ │ │ │ stmdavs r3, {r0, r3, r4, r7, r9, sl, lr} │ │ │ │ blvc 1070b7c │ │ │ │ @@ -232030,18 +232030,18 @@ │ │ │ │ cdp 7, 3, cr14, cr5, cr0, {6} │ │ │ │ ldr r7, [sp, r4, asr #22]! │ │ │ │ blvs 1270ec8 │ │ │ │ svclt 0x0000e7af │ │ │ │ ... │ │ │ │ addge r9, r7, #46, 30 @ 0xb8 │ │ │ │ ldrbtpl r4, [sp], #-686 @ 0xfffffd52 │ │ │ │ - rsbeq r4, pc, r4, ror r3 @ │ │ │ │ - rsbeq r0, pc, r0, ror #16 │ │ │ │ - rsbeq r4, pc, r0, asr r3 @ │ │ │ │ - rsbeq r0, pc, r2, asr #16 │ │ │ │ + rsbeq r4, pc, ip, ror r3 @ │ │ │ │ + rsbeq r0, pc, r8, ror #16 │ │ │ │ + rsbeq r4, pc, r8, asr r3 @ │ │ │ │ + rsbeq r0, pc, sl, asr #16 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ bl fec4c81c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strdlt r0, [r2], r0 @ │ │ │ │ stmdbvs r9, {r2, r3, r9, sl, lr} │ │ │ │ andcc lr, r0, #3358720 @ 0x334000 │ │ │ │ @ instruction: 0xf904f7f5 │ │ │ │ @@ -232267,22 +232267,22 @@ │ │ │ │ ldrbtmi r9, [r8], #-2305 @ 0xfffff6ff │ │ │ │ blx f3362c │ │ │ │ ldr r9, [r7, -r1, lsl #20] │ │ │ │ mcr 7, 6, pc, cr2, cr11, {0} @ │ │ │ │ rsbseq r9, sl, r0, ror #5 │ │ │ │ @ instruction: 0x000011b8 │ │ │ │ rsbseq r9, sl, r4, lsr r2 │ │ │ │ - rsbeq r4, pc, r0, lsl #1 │ │ │ │ - rsbeq r0, pc, ip, ror #10 │ │ │ │ - strdeq r3, [pc], #-252 @ │ │ │ │ - rsbeq r0, pc, r8, ror #9 │ │ │ │ - ldrdeq r3, [pc], #-254 @ │ │ │ │ - rsbeq r0, pc, sl, asr #9 │ │ │ │ - rsbeq r3, pc, lr, ror #30 │ │ │ │ - rsbeq r0, pc, sl, asr r4 @ │ │ │ │ + rsbeq r4, pc, r8, lsl #1 │ │ │ │ + rsbeq r0, pc, r4, ror r5 @ │ │ │ │ + rsbeq r4, pc, r4 │ │ │ │ + strdeq r0, [pc], #-64 @ │ │ │ │ + rsbeq r3, pc, r6, ror #31 │ │ │ │ + ldrdeq r0, [pc], #-66 @ │ │ │ │ + rsbeq r3, pc, r6, ror pc @ │ │ │ │ + rsbeq r0, pc, r2, ror #8 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x0078f8cc │ │ │ │ @ instruction: 0xf8df4616 │ │ │ │ ldrmi r2, [r8], r8, ror #11 │ │ │ │ strbcc pc, [r4, #2271]! @ 0x8df @ │ │ │ │ @@ -232660,47 +232660,47 @@ │ │ │ │ cdp2 7, 6, cr15, cr8, cr1, {1} │ │ │ │ @ instruction: 0xf04f4825 │ │ │ │ ldrbtmi r3, [r8], #-511 @ 0xfffffe01 │ │ │ │ @ instruction: 0xff22f721 │ │ │ │ svclt 0x0000e76e │ │ │ │ rsbseq r9, sl, ip, lsl r0 │ │ │ │ @ instruction: 0x000011b8 │ │ │ │ - ldrdeq r3, [pc], #-224 @ │ │ │ │ - strhteq r0, [pc], #-58 │ │ │ │ + ldrdeq r3, [pc], #-232 @ │ │ │ │ + rsbeq r0, pc, r2, asr #7 │ │ │ │ rsbseq r8, sl, r4, asr #31 │ │ │ │ - rsbeq r3, pc, r8, ror #31 │ │ │ │ + strdeq r3, [pc], #-240 @ │ │ │ │ + rsbeq r3, pc, r4, ror #31 │ │ │ │ ldrdeq r3, [pc], #-252 @ │ │ │ │ - ldrdeq r3, [pc], #-244 @ │ │ │ │ - rsbeq r3, pc, ip, ror ip @ │ │ │ │ - rsbeq r0, pc, r8, ror #2 │ │ │ │ - rsbeq r3, pc, r4, ror #24 │ │ │ │ - rsbeq r0, pc, r0, asr r1 @ │ │ │ │ + rsbeq r3, pc, r4, lsl #25 │ │ │ │ + rsbeq r0, pc, r0, ror r1 @ │ │ │ │ + rsbeq r3, pc, ip, ror #24 │ │ │ │ + rsbeq r0, pc, r8, asr r1 @ │ │ │ │ @ instruction: 0xffff0ffd │ │ │ │ - rsbeq r3, pc, r6, lsl #22 │ │ │ │ - strdeq pc, [lr], #-242 @ 0xffffff0e @ │ │ │ │ - rsbeq r3, pc, ip, ror #21 │ │ │ │ - ldrdeq pc, [lr], #-248 @ 0xffffff08 @ │ │ │ │ - rsbeq r3, pc, lr, ror sl @ │ │ │ │ - rsbeq pc, lr, sl, ror #30 │ │ │ │ - rsbeq r3, pc, r4, ror #20 │ │ │ │ - rsbeq pc, lr, lr, asr #30 │ │ │ │ - rsbeq r3, pc, r0, lsr sl @ │ │ │ │ - rsbeq r5, pc, r2, ror #26 │ │ │ │ - strdeq r3, [pc], #-144 @ │ │ │ │ - ldrdeq pc, [lr], #-236 @ 0xffffff14 @ │ │ │ │ - ldrdeq r3, [pc], #-148 @ │ │ │ │ - rsbeq pc, lr, r0, asr #29 │ │ │ │ - strhteq r3, [pc], #-156 │ │ │ │ - rsbeq pc, lr, r6, lsr #29 │ │ │ │ - mlseq pc, lr, r9, r3 @ │ │ │ │ - rsbeq pc, lr, sl, lsl #29 │ │ │ │ - rsbeq r3, pc, r2, lsl #19 │ │ │ │ - rsbeq pc, lr, lr, ror #28 │ │ │ │ - rsbeq r3, pc, r4, asr #18 │ │ │ │ - rsbeq pc, lr, lr, lsr #28 │ │ │ │ + rsbeq r3, pc, lr, lsl #22 │ │ │ │ + strdeq pc, [lr], #-250 @ 0xffffff06 @ │ │ │ │ + strdeq r3, [pc], #-164 @ │ │ │ │ + rsbeq pc, lr, r0, ror #31 │ │ │ │ + rsbeq r3, pc, r6, lsl #21 │ │ │ │ + rsbeq pc, lr, r2, ror pc @ │ │ │ │ + rsbeq r3, pc, ip, ror #20 │ │ │ │ + rsbeq pc, lr, r6, asr pc @ │ │ │ │ + rsbeq r3, pc, r8, lsr sl @ │ │ │ │ + rsbeq r5, pc, sl, ror #26 │ │ │ │ + strdeq r3, [pc], #-152 @ │ │ │ │ + rsbeq pc, lr, r4, ror #29 │ │ │ │ + ldrdeq r3, [pc], #-156 @ │ │ │ │ + rsbeq pc, lr, r8, asr #29 │ │ │ │ + rsbeq r3, pc, r4, asr #19 │ │ │ │ + rsbeq pc, lr, lr, lsr #29 │ │ │ │ + rsbeq r3, pc, r6, lsr #19 │ │ │ │ + mlseq lr, r2, lr, pc @ │ │ │ │ + rsbeq r3, pc, sl, lsl #19 │ │ │ │ + rsbeq pc, lr, r6, ror lr @ │ │ │ │ + rsbeq r3, pc, ip, asr #18 │ │ │ │ + rsbeq pc, lr, r6, lsr lr @ │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00c0f8cc │ │ │ │ addlt r4, r7, ip, lsl #27 │ │ │ │ strmi r4, [sl], ip, lsl #25 │ │ │ │ @ instruction: 0x4617447d │ │ │ │ @@ -232840,26 +232840,26 @@ │ │ │ │ ldmdami r1, {r0, r8, sl, fp, ip, sp, lr, pc} │ │ │ │ ldrbtmi r9, [r8], #-2307 @ 0xfffff6fd │ │ │ │ ldc2 7, cr15, [ip, #132]! @ 0x84 │ │ │ │ str r9, [fp, r3, lsl #20]! │ │ │ │ b 12b3f10 │ │ │ │ @ instruction: 0x007a8998 │ │ │ │ @ instruction: 0x000011b8 │ │ │ │ - strhteq r3, [pc], #-122 │ │ │ │ - rsbeq pc, lr, r6, lsr #25 │ │ │ │ + rsbeq r3, pc, r2, asr #15 │ │ │ │ + rsbeq pc, lr, lr, lsr #25 │ │ │ │ rsbseq r8, sl, r4, lsl r8 │ │ │ │ - rsbeq r5, pc, r8, ror #20 │ │ │ │ - ldrdeq r3, [pc], #-96 @ │ │ │ │ - strhteq pc, [lr], #-188 @ 0xffffff44 @ │ │ │ │ - strhteq r3, [pc], #-98 │ │ │ │ - mlseq lr, lr, fp, pc @ │ │ │ │ - mlseq pc, r4, r6, r3 @ │ │ │ │ - rsbeq pc, lr, r0, lsl #23 │ │ │ │ - rsbeq r3, pc, r6, ror r6 @ │ │ │ │ - rsbeq pc, lr, r2, ror #22 │ │ │ │ + rsbeq r5, pc, r0, ror sl @ │ │ │ │ + ldrdeq r3, [pc], #-104 @ │ │ │ │ + rsbeq pc, lr, r4, asr #23 │ │ │ │ + strhteq r3, [pc], #-106 │ │ │ │ + rsbeq pc, lr, r6, lsr #23 │ │ │ │ + mlseq pc, ip, r6, r3 @ │ │ │ │ + rsbeq pc, lr, r8, lsl #23 │ │ │ │ + rsbeq r3, pc, lr, ror r6 @ │ │ │ │ + rsbeq pc, lr, sl, ror #22 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x0018f8cc │ │ │ │ @ instruction: 0x4692b0b1 │ │ │ │ stccs 8, cr15, [r0], {223} @ 0xdf │ │ │ │ strmi r4, [r8], -r5, lsl #12 │ │ │ │ @@ -233628,91 +233628,91 @@ │ │ │ │ ldmdami r2, {r0, r3, r4, r6, r7, r9, sl, fp, ip, sp, lr, pc}^ │ │ │ │ ldrbtmi r4, [r8], #-1569 @ 0xfffff9df │ │ │ │ @ instruction: 0xff94f720 │ │ │ │ @ instruction: 0xf71ae75f │ │ │ │ svclt 0x0000ec20 │ │ │ │ rsbseq r8, sl, r6, lsl r7 │ │ │ │ @ instruction: 0x000011b8 │ │ │ │ - rsbeq r3, pc, lr, lsr #11 │ │ │ │ - mlseq lr, r8, sl, pc @ │ │ │ │ + strhteq r3, [pc], #-86 │ │ │ │ + rsbeq pc, lr, r0, lsr #21 │ │ │ │ rsbseq r8, sl, r2, lsr #13 │ │ │ │ - rsbeq r3, pc, lr, asr #10 │ │ │ │ - rsbeq pc, lr, r8, lsr sl @ │ │ │ │ - strhteq r3, [pc], #-98 │ │ │ │ - mlseq pc, r2, r4, r3 @ │ │ │ │ - rsbeq pc, lr, ip, ror r9 @ │ │ │ │ + rsbeq r3, pc, r6, asr r5 @ │ │ │ │ + rsbeq pc, lr, r0, asr #20 │ │ │ │ + strhteq r3, [pc], #-106 │ │ │ │ + mlseq pc, sl, r4, r3 @ │ │ │ │ + rsbeq pc, lr, r4, lsl #19 │ │ │ │ @ instruction: 0xfffeefa3 │ │ │ │ - rsbeq r3, pc, r8, ror r3 @ │ │ │ │ - rsbeq pc, lr, r2, ror #16 │ │ │ │ - mlseq pc, r4, r3, r3 @ │ │ │ │ - rsbeq r3, pc, r6, asr #6 │ │ │ │ + rsbeq r3, pc, r0, lsl #7 │ │ │ │ + rsbeq pc, lr, sl, ror #16 │ │ │ │ + mlseq pc, ip, r3, r3 @ │ │ │ │ + rsbeq r3, pc, lr, asr #6 │ │ │ │ @ instruction: 0xfffed44b │ │ │ │ - rsbeq r3, pc, r6, ror r2 @ │ │ │ │ - rsbeq r3, pc, r0, asr #1 │ │ │ │ - rsbeq pc, lr, sl, lsr #11 │ │ │ │ - rsbeq r3, pc, r4, lsr #1 │ │ │ │ - rsbeq pc, lr, lr, lsl #11 │ │ │ │ - rsbeq r3, pc, r4, lsl #3 │ │ │ │ - rsbeq r2, pc, r2, asr #31 │ │ │ │ - rsbeq pc, lr, ip, lsr #9 │ │ │ │ - strdeq r3, [pc], #-10 @ │ │ │ │ + rsbeq r3, pc, lr, ror r2 @ │ │ │ │ + rsbeq r3, pc, r8, asr #1 │ │ │ │ + strhteq pc, [lr], #-82 @ 0xffffffae @ │ │ │ │ + rsbeq r3, pc, ip, lsr #1 │ │ │ │ + mlseq lr, r6, r5, pc @ │ │ │ │ + rsbeq r3, pc, ip, lsl #3 │ │ │ │ + rsbeq r2, pc, sl, asr #31 │ │ │ │ + strhteq pc, [lr], #-68 @ 0xffffffbc @ │ │ │ │ + rsbeq r3, pc, r2, lsl #2 │ │ │ │ @ instruction: 0xfffeea73 │ │ │ │ - rsbeq r2, pc, r0, lsl pc @ │ │ │ │ - strdeq pc, [lr], #-58 @ 0xffffffc6 @ │ │ │ │ - strdeq r2, [pc], #-228 @ │ │ │ │ - ldrdeq pc, [lr], #-62 @ 0xffffffc2 @ │ │ │ │ + rsbeq r2, pc, r8, lsl pc @ │ │ │ │ + rsbeq pc, lr, r2, lsl #8 │ │ │ │ + strdeq r2, [pc], #-236 @ │ │ │ │ + rsbeq pc, lr, r6, ror #7 │ │ │ │ + mlseq pc, r8, lr, r2 @ │ │ │ │ + rsbeq pc, lr, r2, lsl #7 │ │ │ │ + rsbeq r2, pc, r4, lsr #31 │ │ │ │ + strdeq r2, [pc], #-220 @ │ │ │ │ + rsbeq pc, lr, r4, ror #5 │ │ │ │ + rsbeq r2, pc, r4, lsr pc @ │ │ │ │ + rsbeq r2, pc, r2, lsl #27 │ │ │ │ + rsbeq pc, lr, lr, ror #4 │ │ │ │ + rsbeq r2, pc, r6, ror #26 │ │ │ │ + rsbeq pc, lr, r2, asr r2 @ │ │ │ │ + rsbeq r2, pc, sl, asr #26 │ │ │ │ + rsbeq pc, lr, r6, lsr r2 @ │ │ │ │ mlseq pc, r0, lr, r2 @ │ │ │ │ - rsbeq pc, lr, sl, ror r3 @ │ │ │ │ - mlseq pc, ip, pc, r2 @ │ │ │ │ - strdeq r2, [pc], #-212 @ │ │ │ │ - ldrdeq pc, [lr], #-44 @ 0xffffffd4 @ │ │ │ │ - rsbeq r2, pc, ip, lsr #30 │ │ │ │ - rsbeq r2, pc, sl, ror sp @ │ │ │ │ - rsbeq pc, lr, r6, ror #4 │ │ │ │ - rsbeq r2, pc, lr, asr sp @ │ │ │ │ - rsbeq pc, lr, sl, asr #4 │ │ │ │ - rsbeq r2, pc, r2, asr #26 │ │ │ │ - rsbeq pc, lr, lr, lsr #4 │ │ │ │ - rsbeq r2, pc, r8, lsl #29 │ │ │ │ - rsbeq r2, pc, sl, ror #25 │ │ │ │ - ldrdeq pc, [lr], #-20 @ 0xffffffec @ │ │ │ │ - mlseq pc, sl, ip, r2 @ │ │ │ │ - rsbeq pc, lr, r6, lsl #3 │ │ │ │ - rsbeq r2, pc, ip, ror ip @ │ │ │ │ - rsbeq pc, lr, r8, ror #2 │ │ │ │ - rsbeq r2, pc, r2, asr #27 │ │ │ │ + strdeq r2, [pc], #-194 @ │ │ │ │ + ldrdeq pc, [lr], #-28 @ 0xffffffe4 @ │ │ │ │ + rsbeq r2, pc, r2, lsr #25 │ │ │ │ + rsbeq pc, lr, lr, lsl #3 │ │ │ │ + rsbeq r2, pc, r4, lsl #25 │ │ │ │ + rsbeq pc, lr, r0, ror r1 @ │ │ │ │ + rsbeq r2, pc, sl, asr #27 │ │ │ │ @ instruction: 0xfffecec7 │ │ │ │ - strdeq r2, [pc], #-184 @ │ │ │ │ - rsbeq pc, lr, r4, ror #1 │ │ │ │ - rsbeq r2, pc, r4, asr #23 │ │ │ │ - strhteq pc, [lr], #-0 @ │ │ │ │ - rsbeq r2, pc, r8, lsr #23 │ │ │ │ - mlseq lr, r4, r0, pc @ │ │ │ │ - rsbeq r2, pc, r4, ror #22 │ │ │ │ - rsbeq pc, lr, r0, asr r0 @ │ │ │ │ - rsbeq r2, pc, ip, asr #22 │ │ │ │ - rsbeq pc, lr, r8, lsr r0 @ │ │ │ │ - rsbeq r2, pc, r0, lsr fp @ │ │ │ │ - rsbeq pc, lr, sl, lsl r0 @ │ │ │ │ - rsbeq r2, pc, r2, lsl fp @ │ │ │ │ - strdeq lr, [lr], #-254 @ 0xffffff02 @ │ │ │ │ - strdeq r2, [pc], #-164 @ │ │ │ │ - rsbeq lr, lr, r0, ror #31 │ │ │ │ - ldrdeq r2, [pc], #-170 @ │ │ │ │ - rsbeq lr, lr, r4, asr #31 │ │ │ │ - rsbeq r2, pc, sl, lsr #21 │ │ │ │ - mlseq lr, r6, pc, lr @ │ │ │ │ - rsbeq r2, pc, lr, lsl #21 │ │ │ │ - rsbeq lr, lr, sl, ror pc │ │ │ │ - rsbeq r2, pc, r0, ror sl @ │ │ │ │ - rsbeq lr, lr, ip, asr pc │ │ │ │ - rsbeq r2, pc, r6, asr sl @ │ │ │ │ - rsbeq lr, lr, r0, asr #30 │ │ │ │ - rsbeq r2, pc, r6, lsr #20 │ │ │ │ - rsbeq lr, lr, r2, lsl pc │ │ │ │ + rsbeq r2, pc, r0, lsl #24 │ │ │ │ + rsbeq pc, lr, ip, ror #1 │ │ │ │ + rsbeq r2, pc, ip, asr #23 │ │ │ │ + strhteq pc, [lr], #-8 @ │ │ │ │ + strhteq r2, [pc], #-176 │ │ │ │ + mlseq lr, ip, r0, pc @ │ │ │ │ + rsbeq r2, pc, ip, ror #22 │ │ │ │ + rsbeq pc, lr, r8, asr r0 @ │ │ │ │ + rsbeq r2, pc, r4, asr fp @ │ │ │ │ + rsbeq pc, lr, r0, asr #32 │ │ │ │ + rsbeq r2, pc, r8, lsr fp @ │ │ │ │ + rsbeq pc, lr, r2, lsr #32 │ │ │ │ + rsbeq r2, pc, sl, lsl fp @ │ │ │ │ + rsbeq pc, lr, r6 │ │ │ │ + strdeq r2, [pc], #-172 @ │ │ │ │ + rsbeq lr, lr, r8, ror #31 │ │ │ │ + rsbeq r2, pc, r2, ror #21 │ │ │ │ + rsbeq lr, lr, ip, asr #31 │ │ │ │ + strhteq r2, [pc], #-162 │ │ │ │ + mlseq lr, lr, pc, lr @ │ │ │ │ + mlseq pc, r6, sl, r2 @ │ │ │ │ + rsbeq lr, lr, r2, lsl #31 │ │ │ │ + rsbeq r2, pc, r8, ror sl @ │ │ │ │ + rsbeq lr, lr, r4, ror #30 │ │ │ │ + rsbeq r2, pc, lr, asr sl @ │ │ │ │ + rsbeq lr, lr, r8, asr #30 │ │ │ │ + rsbeq r2, pc, lr, lsr #20 │ │ │ │ + rsbeq lr, lr, sl, lsl pc │ │ │ │ tstcs r2, r5, lsr #16 │ │ │ │ ldc2l 3, cr15, [ip, #-164]! @ 0xffffff5c │ │ │ │ blcs 11dc60 │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ vcgt.u8 d25, d0, d15 │ │ │ │ @ instruction: 0xf1aa80b0 │ │ │ │ tstls r8, #4, 8 @ 0x4000000 │ │ │ │ @@ -234187,57 +234187,57 @@ │ │ │ │ ldmdami r1!, {r0, r1, r3, r4, r5, r6, r9, fp, ip, sp, lr, pc} │ │ │ │ ldrbtmi r4, [r8], #-1569 @ 0xfffff9df │ │ │ │ blx eb542a │ │ │ │ stmdavs r3!, {r1, r4, r7, r8, sl, sp, lr, pc} │ │ │ │ ldrb r9, [lr], #-785 @ 0xfffffcef │ │ │ │ andhi pc, r0, pc, lsr #7 │ │ │ │ ... │ │ │ │ - rsbeq r2, pc, r4, asr #12 │ │ │ │ - rsbeq lr, lr, lr, lsr #22 │ │ │ │ - rsbeq r2, pc, r8, lsr #12 │ │ │ │ - rsbeq lr, lr, r2, lsl fp │ │ │ │ - rsbeq r2, pc, ip, lsl #12 │ │ │ │ - strdeq lr, [lr], #-166 @ 0xffffff5a @ │ │ │ │ - rsbeq r2, pc, ip, ror #11 │ │ │ │ - ldrdeq lr, [lr], #-166 @ 0xffffff5a @ │ │ │ │ - rsbeq r2, pc, ip, asr #11 │ │ │ │ - strhteq lr, [lr], #-166 @ 0xffffff5a │ │ │ │ - rsbeq r2, pc, ip, lsr #11 │ │ │ │ - mlseq lr, r6, sl, lr │ │ │ │ - rsbeq r2, pc, r2, lsl r7 @ │ │ │ │ + rsbeq r2, pc, ip, asr #12 │ │ │ │ + rsbeq lr, lr, r6, lsr fp │ │ │ │ + rsbeq r2, pc, r0, lsr r6 @ │ │ │ │ + rsbeq lr, lr, sl, lsl fp │ │ │ │ + rsbeq r2, pc, r4, lsl r6 @ │ │ │ │ + strdeq lr, [lr], #-174 @ 0xffffff52 @ │ │ │ │ + strdeq r2, [pc], #-84 @ │ │ │ │ + ldrdeq lr, [lr], #-174 @ 0xffffff52 @ │ │ │ │ + ldrdeq r2, [pc], #-84 @ │ │ │ │ + strhteq lr, [lr], #-174 @ 0xffffff52 │ │ │ │ + strhteq r2, [pc], #-84 │ │ │ │ + mlseq lr, lr, sl, lr │ │ │ │ + rsbeq r2, pc, sl, lsl r7 @ │ │ │ │ @ instruction: 0xfffec819 │ │ │ │ - rsbeq r2, pc, lr, ror #8 │ │ │ │ - rsbeq lr, lr, sl, asr r9 │ │ │ │ - rsbeq r2, pc, r0, asr r4 @ │ │ │ │ - rsbeq lr, lr, ip, lsr r9 │ │ │ │ - rsbeq r2, pc, r4, lsr r4 @ │ │ │ │ - rsbeq lr, lr, r0, lsr #18 │ │ │ │ + rsbeq r2, pc, r6, ror r4 @ │ │ │ │ + rsbeq lr, lr, r2, ror #18 │ │ │ │ + rsbeq r2, pc, r8, asr r4 @ │ │ │ │ + rsbeq lr, lr, r4, asr #18 │ │ │ │ + rsbeq r2, pc, ip, lsr r4 @ │ │ │ │ + rsbeq lr, lr, r8, lsr #18 │ │ │ │ @ instruction: 0xfffedf61 │ │ │ │ - rsbeq r2, pc, r4, ror r3 @ │ │ │ │ - rsbeq lr, lr, r0, ror #16 │ │ │ │ + rsbeq r2, pc, ip, ror r3 @ │ │ │ │ + rsbeq lr, lr, r8, ror #16 │ │ │ │ @ instruction: 0xfffede9d │ │ │ │ - rsbeq r2, pc, r0, asr #6 │ │ │ │ - rsbeq lr, lr, r2, lsr r8 │ │ │ │ + rsbeq r2, pc, r8, asr #6 │ │ │ │ + rsbeq lr, lr, sl, lsr r8 │ │ │ │ @ instruction: 0xfffede0f │ │ │ │ - rsbeq r2, pc, r0, lsr #5 │ │ │ │ - rsbeq lr, lr, ip, lsl #15 │ │ │ │ - rsbeq r2, pc, r2, asr r2 @ │ │ │ │ - rsbeq lr, lr, lr, lsr r7 │ │ │ │ + rsbeq r2, pc, r8, lsr #5 │ │ │ │ + mlseq lr, r4, r7, lr │ │ │ │ + rsbeq r2, pc, sl, asr r2 @ │ │ │ │ + rsbeq lr, lr, r6, asr #14 │ │ │ │ @ instruction: 0xfffedd7b │ │ │ │ - rsbeq r2, pc, ip, lsl r2 @ │ │ │ │ - rsbeq lr, lr, lr, lsl #14 │ │ │ │ + rsbeq r2, pc, r4, lsr #4 │ │ │ │ + rsbeq lr, lr, r6, lsl r7 │ │ │ │ @ instruction: 0xfffedd23 │ │ │ │ - rsbeq r2, pc, r4, asr #3 │ │ │ │ - strhteq lr, [lr], #-102 @ 0xffffff9a │ │ │ │ - rsbeq r2, pc, r4, lsr #3 │ │ │ │ - mlseq lr, r0, r6, lr │ │ │ │ - rsbeq r2, pc, r8, lsl #3 │ │ │ │ - rsbeq lr, lr, r4, ror r6 │ │ │ │ - rsbeq r2, pc, sl, ror #2 │ │ │ │ - rsbeq lr, lr, r6, asr r6 │ │ │ │ + rsbeq r2, pc, ip, asr #3 │ │ │ │ + strhteq lr, [lr], #-110 @ 0xffffff92 │ │ │ │ + rsbeq r2, pc, ip, lsr #3 │ │ │ │ + mlseq lr, r8, r6, lr │ │ │ │ + mlseq pc, r0, r1, r2 @ │ │ │ │ + rsbeq lr, lr, ip, ror r6 │ │ │ │ + rsbeq r2, pc, r2, ror r1 @ │ │ │ │ + rsbeq lr, lr, lr, asr r6 │ │ │ │ ldmdami sp, {r2, r9, sl, lr} │ │ │ │ teqpcs r3, r1, asr #4 @ p-variant is OBSOLETE │ │ │ │ andcc r4, ip, r8, ror r4 │ │ │ │ blx 4b54f8 │ │ │ │ @ instruction: 0x4621481a │ │ │ │ @ instruction: 0xf7204478 │ │ │ │ @ instruction: 0xf7fffac9 │ │ │ │ @@ -234260,21 +234260,21 @@ │ │ │ │ vadd.i8 d20, d1, d11 │ │ │ │ ldrbtmi r1, [r8], #-380 @ 0xfffffe84 │ │ │ │ @ instruction: 0xf720300c │ │ │ │ stmdami r9, {r0, r5, r6, r7, r8, fp, ip, sp, lr, pc} │ │ │ │ ldrbtmi r4, [r8], #-1569 @ 0xfffff9df │ │ │ │ blx fe83555c │ │ │ │ svclt 0x0000e4f8 │ │ │ │ - mlseq pc, r0, r0, r2 @ │ │ │ │ - rsbeq lr, lr, ip, ror r5 │ │ │ │ + mlseq pc, r8, r0, r2 @ │ │ │ │ + rsbeq lr, lr, r4, lsl #11 │ │ │ │ @ instruction: 0xfffedbb7 │ │ │ │ - rsbeq r2, pc, r8, asr r0 @ │ │ │ │ - rsbeq lr, lr, sl, asr #10 │ │ │ │ - rsbeq r2, pc, r6, lsr r0 @ │ │ │ │ - rsbeq lr, lr, r2, lsr #10 │ │ │ │ + rsbeq r2, pc, r0, rrx │ │ │ │ + rsbeq lr, lr, r2, asr r5 │ │ │ │ + rsbeq r2, pc, lr, lsr r0 @ │ │ │ │ + rsbeq lr, lr, sl, lsr #10 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl fec4eb04 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fc8 │ │ │ │ umulllt lr, fp, r4, r0 │ │ │ │ @ instruction: 0xc090f8df │ │ │ │ @ instruction: 0xf85e44fe │ │ │ │ @@ -234310,16 +234310,16 @@ │ │ │ │ @ instruction: 0xf04f4051 │ │ │ │ mrsle r0, R10_usr │ │ │ │ andlt r4, fp, r8, lsl r6 │ │ │ │ @ instruction: 0xf719bd30 │ │ │ │ svclt 0x0000eeca │ │ │ │ ldrshteq r7, [sl], #-12 │ │ │ │ @ instruction: 0x000011b8 │ │ │ │ - mlseq pc, lr, pc, r1 @ │ │ │ │ - rsbeq lr, lr, sl, lsl #9 │ │ │ │ + rsbeq r1, pc, r6, lsr #31 │ │ │ │ + mlseq lr, r2, r4, lr │ │ │ │ rsbseq r7, sl, ip, lsl #1 │ │ │ │ mvnsmi lr, #737280 @ 0xb4000 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e0f8cc │ │ │ │ @ instruction: 0xf8d46984 │ │ │ │ stccc 3, cr4, [r1], {204} @ 0xcc │ │ │ │ @@ -234372,22 +234372,22 @@ │ │ │ │ @ instruction: 0xf642480c │ │ │ │ ldrbtmi r4, [r8], #-310 @ 0xfffffeca │ │ │ │ @ instruction: 0xf720300c │ │ │ │ stmdami sl, {r0, r8, fp, ip, sp, lr, pc} │ │ │ │ ldrbtmi r4, [r8], #-1569 @ 0xfffff9df │ │ │ │ @ instruction: 0xf9bcf720 │ │ │ │ svclt 0x0000e799 │ │ │ │ - rsbeq r7, lr, r2, asr #25 │ │ │ │ - strhteq r4, [pc], #-44 │ │ │ │ - strhteq r1, [pc], #-224 │ │ │ │ - mlseq pc, lr, r2, r4 @ │ │ │ │ - mlseq pc, r4, lr, r1 @ │ │ │ │ - rsbeq lr, lr, r0, lsl #7 │ │ │ │ - rsbeq r1, pc, r6, ror lr @ │ │ │ │ - rsbeq lr, lr, r2, ror #6 │ │ │ │ + rsbeq r7, lr, sl, asr #25 │ │ │ │ + rsbeq r4, pc, r4, asr #5 │ │ │ │ + strhteq r1, [pc], #-232 │ │ │ │ + rsbeq r4, pc, r6, lsr #5 │ │ │ │ + mlseq pc, ip, lr, r1 @ │ │ │ │ + rsbeq lr, lr, r8, lsl #7 │ │ │ │ + rsbeq r1, pc, lr, ror lr @ │ │ │ │ + rsbeq lr, lr, sl, ror #6 │ │ │ │ mvnsmi lr, sp, lsr #18 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d0f8cc │ │ │ │ ldrmi fp, [r6], -r6, lsl #1 │ │ │ │ strmi r4, [r5], -r4, ror #23 │ │ │ │ andls r4, r3, #136, 12 @ 0x8800000 │ │ │ │ @@ -234616,38 +234616,38 @@ │ │ │ │ @ instruction: 0xff1ef71f │ │ │ │ @ instruction: 0x4621481c │ │ │ │ @ instruction: 0xf71f4478 │ │ │ │ @ instruction: 0xe710ffd9 │ │ │ │ stcl 7, cr15, [r4], #-100 @ 0xffffff9c │ │ │ │ @ instruction: 0x000011b8 │ │ │ │ rsbseq r6, sl, r2, lsr pc │ │ │ │ - rsbeq r1, pc, r2, lsl #27 │ │ │ │ - rsbeq lr, lr, lr, ror #4 │ │ │ │ - rsbeq r1, pc, sl, ror #26 │ │ │ │ - rsbeq lr, lr, r6, asr r2 │ │ │ │ + rsbeq r1, pc, sl, lsl #27 │ │ │ │ + rsbeq lr, lr, r6, ror r2 │ │ │ │ + rsbeq r1, pc, r2, ror sp @ │ │ │ │ + rsbeq lr, lr, lr, asr r2 │ │ │ │ rsbseq r6, sl, r0, asr #28 │ │ │ │ - rsbeq r1, pc, r4, ror #25 │ │ │ │ - ldrdeq lr, [lr], #-16 @ │ │ │ │ - rsbeq r1, pc, ip, lsl #25 │ │ │ │ - rsbeq lr, lr, r8, ror r1 │ │ │ │ - rsbeq r1, pc, r4, ror ip @ │ │ │ │ - rsbeq lr, lr, r0, ror #2 │ │ │ │ - rsbeq r1, pc, sl, asr ip @ │ │ │ │ - rsbeq lr, lr, r6, asr #2 │ │ │ │ - strhteq r1, [pc], #-184 │ │ │ │ - rsbeq lr, lr, r4, lsr #1 │ │ │ │ - mlseq pc, lr, fp, r1 @ │ │ │ │ - rsbeq lr, lr, sl, lsl #1 │ │ │ │ - ldrdeq r3, [pc], #-234 @ │ │ │ │ - rsbeq r1, pc, r2, lsr #22 │ │ │ │ - rsbeq lr, lr, lr │ │ │ │ - rsbeq r1, pc, sl, asr #21 │ │ │ │ - strhteq sp, [lr], #-246 @ 0xffffff0a │ │ │ │ - strhteq r1, [pc], #-160 │ │ │ │ - mlseq lr, ip, pc, sp @ │ │ │ │ + rsbeq r1, pc, ip, ror #25 │ │ │ │ + ldrdeq lr, [lr], #-24 @ 0xffffffe8 @ │ │ │ │ + mlseq pc, r4, ip, r1 @ │ │ │ │ + rsbeq lr, lr, r0, lsl #3 │ │ │ │ + rsbeq r1, pc, ip, ror ip @ │ │ │ │ + rsbeq lr, lr, r8, ror #2 │ │ │ │ + rsbeq r1, pc, r2, ror #24 │ │ │ │ + rsbeq lr, lr, lr, asr #2 │ │ │ │ + rsbeq r1, pc, r0, asr #23 │ │ │ │ + rsbeq lr, lr, ip, lsr #1 │ │ │ │ + rsbeq r1, pc, r6, lsr #23 │ │ │ │ + mlseq lr, r2, r0, lr │ │ │ │ + rsbeq r3, pc, r2, ror #29 │ │ │ │ + rsbeq r1, pc, sl, lsr #22 │ │ │ │ + rsbeq lr, lr, r6, lsl r0 │ │ │ │ + ldrdeq r1, [pc], #-162 @ │ │ │ │ + strhteq sp, [lr], #-254 @ 0xffffff02 │ │ │ │ + strhteq r1, [pc], #-168 │ │ │ │ + rsbeq sp, lr, r4, lsr #31 │ │ │ │ ldrbmi lr, [r0, sp, lsr #18]! │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00b0f8cc │ │ │ │ ldrmi fp, [r6], -ip, lsl #1 │ │ │ │ strmi r2, [r5], -r0, lsl #6 │ │ │ │ strmi r6, [r8], r0, asr #16 │ │ │ │ @@ -234934,45 +234934,45 @@ │ │ │ │ stc2 7, cr15, [r2], #124 @ 0x7c │ │ │ │ strtmi r4, [r1], -r3, lsr #16 │ │ │ │ @ instruction: 0xf71f4478 │ │ │ │ @ instruction: 0xe67cfd5d │ │ │ │ stmib r8!, {r0, r3, r4, r8, r9, sl, ip, sp, lr, pc}^ │ │ │ │ rsbseq r6, sl, r8, lsl fp │ │ │ │ @ instruction: 0x000011b8 │ │ │ │ - rsbeq r1, pc, lr, lsr #19 │ │ │ │ - mlseq lr, r8, lr, sp │ │ │ │ + strhteq r1, [pc], #-150 │ │ │ │ + rsbeq sp, lr, r0, lsr #29 │ │ │ │ rsbseq r6, sl, sl, lsl #21 │ │ │ │ @ instruction: 0xfffed49f │ │ │ │ - strhteq r1, [pc], #-140 │ │ │ │ - rsbeq sp, lr, r8, lsr #27 │ │ │ │ - rsbeq r1, pc, r4, lsr #17 │ │ │ │ - mlseq lr, r0, sp, sp │ │ │ │ - rsbeq r1, pc, sl, lsl #17 │ │ │ │ - rsbeq sp, lr, r6, ror sp │ │ │ │ - rsbeq r1, pc, r0, ror r8 @ │ │ │ │ - rsbeq sp, lr, ip, asr sp │ │ │ │ - rsbeq r1, pc, r4, asr #16 │ │ │ │ - rsbeq sp, lr, r0, lsr sp │ │ │ │ - mlseq pc, r4, r7, r1 @ │ │ │ │ - rsbeq sp, lr, r0, lsl #25 │ │ │ │ - rsbeq r1, pc, sl, ror r7 @ │ │ │ │ - rsbeq sp, lr, r6, ror #24 │ │ │ │ - rsbeq r1, pc, r0, ror #14 │ │ │ │ - rsbeq sp, lr, ip, asr #24 │ │ │ │ - strhteq r1, [pc], #-110 │ │ │ │ - rsbeq sp, lr, sl, lsr #23 │ │ │ │ - strdeq r3, [pc], #-154 @ │ │ │ │ - rsbeq r1, pc, r6, ror #12 │ │ │ │ - rsbeq sp, lr, r2, asr fp │ │ │ │ - rsbeq r1, pc, r6, lsr #12 │ │ │ │ - rsbeq sp, lr, r2, lsl fp │ │ │ │ - ldrdeq r1, [pc], #-88 @ │ │ │ │ - rsbeq sp, lr, r4, asr #21 │ │ │ │ - strhteq r1, [pc], #-88 │ │ │ │ - rsbeq sp, lr, r4, lsr #21 │ │ │ │ + rsbeq r1, pc, r4, asr #17 │ │ │ │ + strhteq sp, [lr], #-208 @ 0xffffff30 │ │ │ │ + rsbeq r1, pc, ip, lsr #17 │ │ │ │ + mlseq lr, r8, sp, sp │ │ │ │ + mlseq pc, r2, r8, r1 @ │ │ │ │ + rsbeq sp, lr, lr, ror sp │ │ │ │ + rsbeq r1, pc, r8, ror r8 @ │ │ │ │ + rsbeq sp, lr, r4, ror #26 │ │ │ │ + rsbeq r1, pc, ip, asr #16 │ │ │ │ + rsbeq sp, lr, r8, lsr sp │ │ │ │ + mlseq pc, ip, r7, r1 @ │ │ │ │ + rsbeq sp, lr, r8, lsl #25 │ │ │ │ + rsbeq r1, pc, r2, lsl #15 │ │ │ │ + rsbeq sp, lr, lr, ror #24 │ │ │ │ + rsbeq r1, pc, r8, ror #14 │ │ │ │ + rsbeq sp, lr, r4, asr ip │ │ │ │ + rsbeq r1, pc, r6, asr #13 │ │ │ │ + strhteq sp, [lr], #-178 @ 0xffffff4e │ │ │ │ + rsbeq r3, pc, r2, lsl #20 │ │ │ │ + rsbeq r1, pc, lr, ror #12 │ │ │ │ + rsbeq sp, lr, sl, asr fp │ │ │ │ + rsbeq r1, pc, lr, lsr #12 │ │ │ │ + rsbeq sp, lr, sl, lsl fp │ │ │ │ + rsbeq r1, pc, r0, ror #11 │ │ │ │ + rsbeq sp, lr, ip, asr #21 │ │ │ │ + rsbeq r1, pc, r0, asr #11 │ │ │ │ + rsbeq sp, lr, ip, lsr #21 │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl fec4f5ec │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0x46040fd0 │ │ │ │ strmi fp, [lr], -r7, lsl #1 │ │ │ │ stmdavs r3!, {r0, r1, r2, r4, r9, sl, lr} │ │ │ │ ldrdeq lr, [ip, -sp] │ │ │ │ @@ -235036,16 +235036,16 @@ │ │ │ │ tstlt r3, r0, lsl fp │ │ │ │ movwcs r4, #5658 @ 0x161a │ │ │ │ mrc 0, 1, r6, cr0, cr3, {0} │ │ │ │ ldr r0, [r6, r7, asr #22]! │ │ │ │ addge r9, r7, #46, 30 @ 0xb8 │ │ │ │ ldrbtpl r4, [sp], #-686 @ 0xfffffd52 │ │ │ │ ... │ │ │ │ - rsbeq r1, pc, r2, ror #9 │ │ │ │ - rsbeq sp, lr, lr, asr #19 │ │ │ │ + rsbeq r1, pc, sl, ror #9 │ │ │ │ + ldrdeq sp, [lr], #-150 @ 0xffffff6a @ │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ bl fec4f714 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ vldr , [pc, #416] @ f86bc │ │ │ │ addlt r6, r4, r0, lsr fp │ │ │ │ bleq 12b3ff4 │ │ │ │ blx 5340ec │ │ │ │ @@ -235458,16 +235458,16 @@ │ │ │ │ ldrb lr, [r5, -r8] │ │ │ │ stmdahi r0, {r2, r3, r4, r7, r8, sl, ip, sp, lr} │ │ │ │ mrc2 4, 1, lr, cr7, cr12, {1} │ │ │ │ stmdahi r0, {r2, r3, r4, r7, r8, sl, ip, sp, lr} │ │ │ │ mrcvc 4, 1, lr, cr7, cr12, {1} │ │ │ │ rscsle sl, r1, #252, 18 @ 0x3f0000 │ │ │ │ svccc 0x0050624d │ │ │ │ - rsbeq r0, pc, r2, ror lr @ │ │ │ │ - rsbeq sp, lr, lr, asr r3 │ │ │ │ + rsbeq r0, pc, sl, ror lr @ │ │ │ │ + rsbeq sp, lr, r6, ror #6 │ │ │ │ blcc ff1b4680 │ │ │ │ blx 534778 │ │ │ │ cdp 15, 11, cr11, cr0, cr8, {5} │ │ │ │ str r3, [sp, -r2, asr #22] │ │ │ │ blcc ff2f4690 │ │ │ │ blx 534788 │ │ │ │ movwcs fp, #8108 @ 0x1fac │ │ │ │ @@ -235489,16 +235489,16 @@ │ │ │ │ ldrbtmi r4, [r8], #-1601 @ 0xfffff9bf │ │ │ │ @ instruction: 0xf904f71f │ │ │ │ mrc 7, 5, lr, cr4, cr0, {3} │ │ │ │ vsqrt.f64 d23, d2 │ │ │ │ svclt 0x00a8fa10 │ │ │ │ blvc 11b46dc │ │ │ │ svclt 0x0000e705 │ │ │ │ - rsbeq r0, pc, r6, lsl #26 │ │ │ │ - strdeq sp, [lr], #-18 @ 0xffffffee @ │ │ │ │ + rsbeq r0, pc, lr, lsl #26 │ │ │ │ + strdeq sp, [lr], #-26 @ 0xffffffe6 @ │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x0098f8cc │ │ │ │ bmi fe48a498 │ │ │ │ blmi fe48a6a4 │ │ │ │ addslt r4, r1, sl, ror r4 │ │ │ │ @@ -235640,25 +235640,25 @@ │ │ │ │ ldrbtmi r3, [r8], #-511 @ 0xfffffe01 │ │ │ │ @ instruction: 0xffd6f71e │ │ │ │ mvnscc pc, #79 @ 0x4f │ │ │ │ @ instruction: 0xf718e76d │ │ │ │ svclt 0x0000ec60 │ │ │ │ ldrsbteq r5, [sl], #-208 @ 0xffffff30 │ │ │ │ @ instruction: 0x000011b8 │ │ │ │ - rsbeq r0, pc, r6, lsr #28 │ │ │ │ - rsbeq r0, pc, r4, ror #26 │ │ │ │ + rsbeq r0, pc, lr, lsr #28 │ │ │ │ + rsbeq r0, pc, ip, ror #26 │ │ │ │ rsbseq r5, sl, r2, asr #25 │ │ │ │ - rsbeq r0, pc, r4, lsl #22 │ │ │ │ - strdeq ip, [lr], #-240 @ 0xffffff10 @ │ │ │ │ - rsbeq r0, pc, r6, ror #21 │ │ │ │ - ldrdeq ip, [lr], #-242 @ 0xffffff0e @ │ │ │ │ - rsbeq r0, pc, r8, asr #21 │ │ │ │ - strhteq ip, [lr], #-244 @ 0xffffff0c │ │ │ │ - rsbeq r0, pc, ip, lsr #21 │ │ │ │ - mlseq lr, r6, pc, ip @ │ │ │ │ + rsbeq r0, pc, ip, lsl #22 │ │ │ │ + strdeq ip, [lr], #-248 @ 0xffffff08 @ │ │ │ │ + rsbeq r0, pc, lr, ror #21 │ │ │ │ + ldrdeq ip, [lr], #-250 @ 0xffffff06 @ │ │ │ │ + ldrdeq r0, [pc], #-160 @ │ │ │ │ + strhteq ip, [lr], #-252 @ 0xffffff04 │ │ │ │ + strhteq r0, [pc], #-164 │ │ │ │ + mlseq lr, lr, pc, ip @ │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x0090f8cc │ │ │ │ pkhbtmi fp, r8, r3, lsl #1 │ │ │ │ @ instruction: 0x4614499c │ │ │ │ @ instruction: 0x46064a9c │ │ │ │ @@ -235815,23 +235815,23 @@ │ │ │ │ mrc2 7, 3, pc, cr10, cr14, {0} │ │ │ │ blge 532cf8 │ │ │ │ blge 4ddd50 │ │ │ │ strb r9, [fp, r5, lsl #6] │ │ │ │ bl 136d90 │ │ │ │ rsbseq r5, sl, ip, asr #22 │ │ │ │ @ instruction: 0x000011b8 │ │ │ │ - rsbeq r0, pc, r4, lsl #20 │ │ │ │ - strdeq ip, [lr], #-224 @ 0xffffff20 @ │ │ │ │ + rsbeq r0, pc, ip, lsl #20 │ │ │ │ + strdeq ip, [lr], #-232 @ 0xffffff18 @ │ │ │ │ ldrshteq r5, [sl], #-174 @ 0xffffff52 │ │ │ │ - rsbeq r0, pc, sl, ror r8 @ │ │ │ │ - rsbeq ip, lr, r6, ror #26 │ │ │ │ - rsbeq r0, pc, r6, asr r8 @ │ │ │ │ - rsbeq ip, lr, r2, asr #26 │ │ │ │ - strdeq r0, [pc], #-114 @ │ │ │ │ - ldrdeq ip, [lr], #-206 @ 0xffffff32 @ │ │ │ │ + rsbeq r0, pc, r2, lsl #17 │ │ │ │ + rsbeq ip, lr, lr, ror #26 │ │ │ │ + rsbeq r0, pc, lr, asr r8 @ │ │ │ │ + rsbeq ip, lr, sl, asr #26 │ │ │ │ + strdeq r0, [pc], #-122 @ │ │ │ │ + rsbeq ip, lr, r6, ror #25 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x0098f8cc │ │ │ │ @ instruction: 0x4699b091 │ │ │ │ ldrcc pc, [r0, #2271] @ 0x8df │ │ │ │ strmi r4, [r8], -r4, lsl #12 │ │ │ │ @@ -236188,46 +236188,46 @@ │ │ │ │ ldrbmi lr, [r4], -sp, ror #10 │ │ │ │ ldrdls pc, [r4], -sp @ │ │ │ │ ldrdge pc, [ip], -sp @ │ │ │ │ ssat r4, #18, r8, asr #13 │ │ │ │ ldmda r6, {r3, r4, r8, r9, sl, ip, sp, lr, pc} │ │ │ │ @ instruction: 0x000011b8 │ │ │ │ rsbseq r5, sl, r8, lsl #17 │ │ │ │ - rsbeq r0, pc, r6, asr #14 │ │ │ │ - rsbeq ip, lr, r0, lsr ip │ │ │ │ - rsbeq r0, pc, sl, lsr #14 │ │ │ │ - rsbeq ip, lr, r4, lsl ip │ │ │ │ + rsbeq r0, pc, lr, asr #14 │ │ │ │ + rsbeq ip, lr, r8, lsr ip │ │ │ │ + rsbeq r0, pc, r2, lsr r7 @ │ │ │ │ + rsbeq ip, lr, ip, lsl ip │ │ │ │ rsbseq r5, sl, lr, lsl r8 │ │ │ │ - rsbeq r0, pc, sl, lsl #10 │ │ │ │ - strdeq ip, [lr], #-150 @ 0xffffff6a @ │ │ │ │ - strdeq r0, [pc], #-64 @ │ │ │ │ - ldrdeq ip, [lr], #-156 @ 0xffffff64 @ │ │ │ │ - rsbeq r0, pc, lr, lsr sl @ │ │ │ │ - rsbeq r0, pc, r6, asr #8 │ │ │ │ - rsbeq ip, lr, r2, lsr r9 │ │ │ │ - rsbeq r0, pc, ip, lsl #8 │ │ │ │ - strdeq ip, [lr], #-136 @ 0xffffff78 @ │ │ │ │ - strdeq r0, [pc], #-52 @ │ │ │ │ - rsbeq ip, lr, r0, ror #17 │ │ │ │ - rsbeq r0, pc, r8, asr #7 │ │ │ │ - strhteq ip, [lr], #-132 @ 0xffffff7c │ │ │ │ - rsbeq r0, pc, ip, lsr #7 │ │ │ │ - mlseq lr, r8, r8, ip │ │ │ │ - rsbeq r0, pc, r8, ror #5 │ │ │ │ - ldrdeq ip, [lr], #-116 @ 0xffffff8c @ │ │ │ │ - rsbeq r0, pc, lr, lsl #5 │ │ │ │ - rsbeq ip, lr, sl, ror r7 │ │ │ │ - rsbeq r0, pc, r4, ror r2 @ │ │ │ │ - rsbeq ip, lr, r0, ror #14 │ │ │ │ - rsbeq r0, pc, sl, asr r2 @ │ │ │ │ - rsbeq ip, lr, r6, asr #14 │ │ │ │ - rsbeq r0, pc, lr, lsr r2 @ │ │ │ │ - rsbeq ip, lr, sl, lsr #14 │ │ │ │ - rsbeq r0, pc, r2, lsr #4 │ │ │ │ - rsbeq ip, lr, lr, lsl #14 │ │ │ │ + rsbeq r0, pc, r2, lsl r5 @ │ │ │ │ + strdeq ip, [lr], #-158 @ 0xffffff62 @ │ │ │ │ + strdeq r0, [pc], #-72 @ │ │ │ │ + rsbeq ip, lr, r4, ror #19 │ │ │ │ + rsbeq r0, pc, r6, asr #20 │ │ │ │ + rsbeq r0, pc, lr, asr #8 │ │ │ │ + rsbeq ip, lr, sl, lsr r9 │ │ │ │ + rsbeq r0, pc, r4, lsl r4 @ │ │ │ │ + rsbeq ip, lr, r0, lsl #18 │ │ │ │ + strdeq r0, [pc], #-60 @ │ │ │ │ + rsbeq ip, lr, r8, ror #17 │ │ │ │ + ldrdeq r0, [pc], #-48 @ │ │ │ │ + strhteq ip, [lr], #-140 @ 0xffffff74 │ │ │ │ + strhteq r0, [pc], #-52 │ │ │ │ + rsbeq ip, lr, r0, lsr #17 │ │ │ │ + strdeq r0, [pc], #-32 @ │ │ │ │ + ldrdeq ip, [lr], #-124 @ 0xffffff84 @ │ │ │ │ + mlseq pc, r6, r2, r0 @ │ │ │ │ + rsbeq ip, lr, r2, lsl #15 │ │ │ │ + rsbeq r0, pc, ip, ror r2 @ │ │ │ │ + rsbeq ip, lr, r8, ror #14 │ │ │ │ + rsbeq r0, pc, r2, ror #4 │ │ │ │ + rsbeq ip, lr, lr, asr #14 │ │ │ │ + rsbeq r0, pc, r6, asr #4 │ │ │ │ + rsbeq ip, lr, r2, lsr r7 │ │ │ │ + rsbeq r0, pc, sl, lsr #4 │ │ │ │ + rsbeq ip, lr, r6, lsl r7 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x0080f8cc │ │ │ │ @ instruction: 0x4616b097 │ │ │ │ ldrmi r4, [pc], -r6, ror #21 │ │ │ │ ldrbtmi r4, [sl], #-3046 @ 0xfffff41a │ │ │ │ @@ -236459,26 +236459,26 @@ │ │ │ │ stmdahi r0, {r2, r3, r4, r7, r8, sl, ip, sp, lr} │ │ │ │ mrcvc 4, 1, lr, cr7, cr12, {1} │ │ │ │ stmdahi r0, {r2, r3, r4, r7, r8, sl, ip, sp, lr} │ │ │ │ mrc2 4, 1, lr, cr7, cr12, {1} │ │ │ │ rsbseq r5, sl, sl, ror #4 │ │ │ │ @ instruction: 0x000011b8 │ │ │ │ rsbseq r5, sl, r2, asr #4 │ │ │ │ - mlseq lr, r8, lr, pc @ │ │ │ │ - rsbeq ip, lr, r4, lsl #7 │ │ │ │ - rsbeq pc, lr, sl, ror lr @ │ │ │ │ - rsbeq ip, lr, r6, ror #6 │ │ │ │ - rsbeq pc, lr, ip, asr lr @ │ │ │ │ - rsbeq ip, lr, r8, asr #6 │ │ │ │ - rsbeq pc, lr, lr, lsr lr @ │ │ │ │ - rsbeq ip, lr, sl, lsr #6 │ │ │ │ - rsbeq pc, lr, r8, lsl lr @ │ │ │ │ - rsbeq ip, lr, r4, lsl #6 │ │ │ │ - strdeq pc, [lr], #-210 @ 0xffffff2e @ │ │ │ │ - ldrdeq ip, [lr], #-46 @ 0xffffffd2 @ │ │ │ │ + rsbeq pc, lr, r0, lsr #29 │ │ │ │ + rsbeq ip, lr, ip, lsl #7 │ │ │ │ + rsbeq pc, lr, r2, lsl #29 │ │ │ │ + rsbeq ip, lr, lr, ror #6 │ │ │ │ + rsbeq pc, lr, r4, ror #28 │ │ │ │ + rsbeq ip, lr, r0, asr r3 │ │ │ │ + rsbeq pc, lr, r6, asr #28 │ │ │ │ + rsbeq ip, lr, r2, lsr r3 │ │ │ │ + rsbeq pc, lr, r0, lsr #28 │ │ │ │ + rsbeq ip, lr, ip, lsl #6 │ │ │ │ + strdeq pc, [lr], #-218 @ 0xffffff26 @ │ │ │ │ + rsbeq ip, lr, r6, ror #5 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ bl fec50d80 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldrdlt r0, [r8], r8 │ │ │ │ ldrsbt pc, [r4], #-143 @ 0xffffff71 @ │ │ │ │ ldrsbtgt pc, [r4], #-143 @ 0xffffff71 @ │ │ │ │ stcls 4, cr4, [sp], {254} @ 0xfe │ │ │ │ @@ -236508,16 +236508,16 @@ │ │ │ │ ldrbtmi r9, [r8], #-2309 @ 0xfffff6fb │ │ │ │ @ instruction: 0xf90ef71e │ │ │ │ strb r9, [r3, r5, lsl #22]! │ │ │ │ ldc 7, cr15, [r8, #92] @ 0x5c │ │ │ │ rsbseq r4, sl, r0, lsl #29 │ │ │ │ @ instruction: 0x000011b8 │ │ │ │ rsbseq r4, sl, r8, asr #28 │ │ │ │ - rsbeq pc, lr, sl, lsl sp @ │ │ │ │ - rsbeq ip, lr, r6, lsl #4 │ │ │ │ + rsbeq pc, lr, r2, lsr #26 │ │ │ │ + rsbeq ip, lr, lr, lsl #4 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ blhi 2b50d4 >::_M_default_append(unsigned int)@@Base+0x32510> │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x0090f8cc │ │ │ │ ldcmi 0, cr11, [r0], {141} @ 0x8d │ │ │ │ ldmmi r0, {r0, r2, r9, sl, lr} │ │ │ │ @@ -236661,21 +236661,21 @@ │ │ │ │ @ instruction: 0xe790ffdf │ │ │ │ stcl 7, cr15, [sl], #-92 @ 0xffffffa4 │ │ │ │ addge r9, r7, #46, 30 @ 0xb8 │ │ │ │ ldrbtpl r4, [sp], #-686 @ 0xfffffd52 │ │ │ │ ... │ │ │ │ rsbseq r4, sl, r0, ror #27 │ │ │ │ @ instruction: 0x000011b8 │ │ │ │ - rsbeq pc, lr, lr, lsr #23 │ │ │ │ - rsbeq ip, lr, r0, lsr #1 │ │ │ │ + strhteq pc, [lr], #-182 @ 0xffffff4a @ │ │ │ │ + rsbeq ip, lr, r8, lsr #1 │ │ │ │ @ instruction: 0x007a4c92 │ │ │ │ - ldrdeq pc, [lr], #-166 @ 0xffffff5a @ │ │ │ │ - rsbeq fp, lr, r2, asr #31 │ │ │ │ - strhteq pc, [lr], #-172 @ 0xffffff54 @ │ │ │ │ - rsbeq fp, lr, r8, lsr #31 │ │ │ │ + ldrdeq pc, [lr], #-174 @ 0xffffff52 @ │ │ │ │ + rsbeq fp, lr, sl, asr #31 │ │ │ │ + rsbeq pc, lr, r4, asr #21 │ │ │ │ + strhteq fp, [lr], #-240 @ 0xffffff10 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ blhi 1b5350 │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x0020f8cc │ │ │ │ @ instruction: 0x57c4f8df │ │ │ │ @ instruction: 0xf8dfb0ad │ │ │ │ @@ -237176,42 +237176,42 @@ │ │ │ │ stmdahi r0, {r2, r3, r4, r7, r8, sl, ip, sp, lr} │ │ │ │ mrcvc 4, 1, lr, cr7, cr12, {1} │ │ │ │ rsbseq r4, sl, r0, ror #22 │ │ │ │ @ instruction: 0x000011b8 │ │ │ │ rsbseq r4, sl, r2, lsr #22 │ │ │ │ @ instruction: 0xfffed4c7 │ │ │ │ @ instruction: 0xfffea767 │ │ │ │ - rsbeq pc, lr, r6, lsr sl @ │ │ │ │ - rsbeq pc, lr, r8, ror #19 │ │ │ │ - rsbeq pc, lr, ip, lsl #19 │ │ │ │ - rsbeq pc, lr, r8, lsr #18 │ │ │ │ - rsbeq pc, lr, r2, asr #12 │ │ │ │ - rsbeq fp, lr, lr, lsr #22 │ │ │ │ - rsbeq pc, lr, r0, lsr r5 @ │ │ │ │ - rsbeq fp, lr, ip, lsl sl │ │ │ │ - rsbeq pc, lr, r4, lsl r5 @ │ │ │ │ - rsbeq fp, lr, r0, lsl #20 │ │ │ │ - strdeq pc, [lr], #-70 @ 0xffffffba @ │ │ │ │ - rsbeq fp, lr, r2, ror #19 │ │ │ │ - ldrdeq pc, [lr], #-72 @ 0xffffffb8 @ │ │ │ │ - rsbeq fp, lr, r4, asr #19 │ │ │ │ - strhteq pc, [lr], #-76 @ 0xffffffb4 @ │ │ │ │ - rsbeq fp, lr, r8, lsr #19 │ │ │ │ - rsbeq pc, lr, sl, lsr r4 @ │ │ │ │ - rsbeq fp, lr, r6, lsr #18 │ │ │ │ - rsbeq pc, lr, ip, lsl r4 @ │ │ │ │ - rsbeq fp, lr, r8, lsl #18 │ │ │ │ - rsbeq pc, lr, lr, asr r3 @ │ │ │ │ - rsbeq fp, lr, r8, asr #16 │ │ │ │ - rsbeq pc, lr, lr, lsr r3 @ │ │ │ │ - rsbeq fp, lr, sl, lsr #16 │ │ │ │ - rsbeq pc, lr, r0, lsr #6 │ │ │ │ - rsbeq fp, lr, ip, lsl #16 │ │ │ │ - strhteq pc, [lr], #-38 @ 0xffffffda @ │ │ │ │ - rsbeq fp, lr, r2, lsr #15 │ │ │ │ + rsbeq pc, lr, lr, lsr sl @ │ │ │ │ + strdeq pc, [lr], #-144 @ 0xffffff70 @ │ │ │ │ + mlseq lr, r4, r9, pc @ │ │ │ │ + rsbeq pc, lr, r0, lsr r9 @ │ │ │ │ + rsbeq pc, lr, sl, asr #12 │ │ │ │ + rsbeq fp, lr, r6, lsr fp │ │ │ │ + rsbeq pc, lr, r8, lsr r5 @ │ │ │ │ + rsbeq fp, lr, r4, lsr #20 │ │ │ │ + rsbeq pc, lr, ip, lsl r5 @ │ │ │ │ + rsbeq fp, lr, r8, lsl #20 │ │ │ │ + strdeq pc, [lr], #-78 @ 0xffffffb2 @ │ │ │ │ + rsbeq fp, lr, sl, ror #19 │ │ │ │ + rsbeq pc, lr, r0, ror #9 │ │ │ │ + rsbeq fp, lr, ip, asr #19 │ │ │ │ + rsbeq pc, lr, r4, asr #9 │ │ │ │ + strhteq fp, [lr], #-144 @ 0xffffff70 │ │ │ │ + rsbeq pc, lr, r2, asr #8 │ │ │ │ + rsbeq fp, lr, lr, lsr #18 │ │ │ │ + rsbeq pc, lr, r4, lsr #8 │ │ │ │ + rsbeq fp, lr, r0, lsl r9 │ │ │ │ + rsbeq pc, lr, r6, ror #6 │ │ │ │ + rsbeq fp, lr, r0, asr r8 │ │ │ │ + rsbeq pc, lr, r6, asr #6 │ │ │ │ + rsbeq fp, lr, r2, lsr r8 │ │ │ │ + rsbeq pc, lr, r8, lsr #6 │ │ │ │ + rsbeq fp, lr, r4, lsl r8 │ │ │ │ + strhteq pc, [lr], #-46 @ 0xffffffd2 @ │ │ │ │ + rsbeq fp, lr, sl, lsr #15 │ │ │ │ @ instruction: 0x46384dd0 │ │ │ │ @ instruction: 0xf660f02a │ │ │ │ ldrbtmi sl, [sp], #-2342 @ 0xfffff6da │ │ │ │ cmppmi r3, #268435460 @ p-variant is OBSOLETE @ 0x10000004 │ │ │ │ @ instruction: 0xf71c462a │ │ │ │ ldrtmi pc, [r8], -sp, asr #23 @ │ │ │ │ pli [r6, -sl, lsr #32] │ │ │ │ @@ -237413,17 +237413,17 @@ │ │ │ │ blls 61b148 │ │ │ │ rscmi pc, ip, r3, asr #17 │ │ │ │ svclt 0x0000e720 │ │ │ │ stmdahi r0, {r2, r3, r4, r7, r8, sl, ip, sp, lr} │ │ │ │ mrc2 4, 1, lr, cr7, cr12, {1} │ │ │ │ stmdahi r0, {r2, r3, r4, r7, r8, sl, ip, sp, lr} │ │ │ │ mrcvc 4, 1, lr, cr7, cr12, {1} │ │ │ │ - rsbeq pc, lr, lr, lsl #7 │ │ │ │ - rsbeq pc, lr, lr, lsr #2 │ │ │ │ - rsbeq fp, lr, sl, lsl r6 │ │ │ │ + mlseq lr, r6, r3, pc @ │ │ │ │ + rsbeq pc, lr, r6, lsr r1 @ │ │ │ │ + rsbeq fp, lr, r2, lsr #12 │ │ │ │ ldmdavs fp, {r1, r2, r3, r8, r9, fp, ip, pc} │ │ │ │ @ instruction: 0xf73f2b00 │ │ │ │ blls 52580c │ │ │ │ blcs 114abc │ │ │ │ blge 1bf8750 │ │ │ │ ldmdavs fp, {r0, r3, r8, r9, fp, ip, pc} │ │ │ │ @ instruction: 0xf73f2b00 │ │ │ │ @@ -237644,48 +237644,48 @@ │ │ │ │ stmdami r6!, {r0, r2, r4, r7, r9, fp, ip, sp, pc} │ │ │ │ ldrbtmi r4, [r8], #-1585 @ 0xfffff9cf │ │ │ │ @ instruction: 0xf71c300c │ │ │ │ stmdami r4!, {r0, r3, r5, r6, r8, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ mvnscc pc, pc, asr #32 │ │ │ │ @ instruction: 0xf71d4478 │ │ │ │ ldrb pc, [lr, r3, lsr #16] @ │ │ │ │ - rsbeq lr, lr, r2, lsl #28 │ │ │ │ - rsbeq fp, lr, lr, ror #5 │ │ │ │ - rsbeq lr, lr, r2, ror #27 │ │ │ │ - rsbeq fp, lr, lr, asr #5 │ │ │ │ - rsbeq lr, lr, r4, asr #27 │ │ │ │ - strhteq fp, [lr], #-32 @ 0xffffffe0 │ │ │ │ - mlseq lr, lr, sp, lr │ │ │ │ - rsbeq fp, lr, sl, lsl #5 │ │ │ │ - rsbeq lr, lr, r0, lsl #27 │ │ │ │ - rsbeq fp, lr, r0, ror r2 │ │ │ │ - rsbeq lr, lr, r8, asr #26 │ │ │ │ - rsbeq fp, lr, r4, lsr r2 │ │ │ │ - strhteq lr, [lr], #-224 @ 0xffffff20 │ │ │ │ + rsbeq lr, lr, sl, lsl #28 │ │ │ │ + strdeq fp, [lr], #-38 @ 0xffffffda @ │ │ │ │ + rsbeq lr, lr, sl, ror #27 │ │ │ │ + ldrdeq fp, [lr], #-38 @ 0xffffffda @ │ │ │ │ + rsbeq lr, lr, ip, asr #27 │ │ │ │ + strhteq fp, [lr], #-40 @ 0xffffffd8 │ │ │ │ + rsbeq lr, lr, r6, lsr #27 │ │ │ │ + mlseq lr, r2, r2, fp │ │ │ │ + rsbeq lr, lr, r8, lsl #27 │ │ │ │ + rsbeq fp, lr, r8, ror r2 │ │ │ │ + rsbeq lr, lr, r0, asr sp │ │ │ │ + rsbeq fp, lr, ip, lsr r2 │ │ │ │ + strhteq lr, [lr], #-232 @ 0xffffff18 │ │ │ │ @ instruction: 0xfffe9b79 │ │ │ │ - rsbeq lr, lr, ip, lsl #25 │ │ │ │ - rsbeq fp, lr, r8, ror r1 │ │ │ │ - rsbeq lr, lr, lr, ror #24 │ │ │ │ - rsbeq fp, lr, sl, asr r1 │ │ │ │ - rsbeq lr, lr, lr, lsr ip │ │ │ │ - rsbeq fp, lr, sl, lsr #2 │ │ │ │ - strdeq lr, [lr], #-190 @ 0xffffff42 @ │ │ │ │ - rsbeq fp, lr, sl, ror #1 │ │ │ │ - rsbeq lr, lr, r0, ror #23 │ │ │ │ - rsbeq fp, lr, ip, asr #1 │ │ │ │ - rsbeq lr, lr, r0, asr #23 │ │ │ │ - rsbeq fp, lr, sl, lsr #1 │ │ │ │ - rsbeq lr, lr, r2, lsr #23 │ │ │ │ - rsbeq fp, lr, lr, lsl #1 │ │ │ │ - rsbeq lr, lr, r6, lsl #23 │ │ │ │ - rsbeq fp, lr, r0, ror r0 │ │ │ │ - rsbeq lr, lr, r6, ror #22 │ │ │ │ - rsbeq fp, lr, r0, asr r0 │ │ │ │ - rsbeq lr, lr, r6, asr #22 │ │ │ │ - rsbeq fp, lr, r0, lsr r0 │ │ │ │ + mlseq lr, r4, ip, lr │ │ │ │ + rsbeq fp, lr, r0, lsl #3 │ │ │ │ + rsbeq lr, lr, r6, ror ip │ │ │ │ + rsbeq fp, lr, r2, ror #2 │ │ │ │ + rsbeq lr, lr, r6, asr #24 │ │ │ │ + rsbeq fp, lr, r2, lsr r1 │ │ │ │ + rsbeq lr, lr, r6, lsl #24 │ │ │ │ + strdeq fp, [lr], #-2 @ │ │ │ │ + rsbeq lr, lr, r8, ror #23 │ │ │ │ + ldrdeq fp, [lr], #-4 @ │ │ │ │ + rsbeq lr, lr, r8, asr #23 │ │ │ │ + strhteq fp, [lr], #-2 │ │ │ │ + rsbeq lr, lr, sl, lsr #23 │ │ │ │ + mlseq lr, r6, r0, fp │ │ │ │ + rsbeq lr, lr, lr, lsl #23 │ │ │ │ + rsbeq fp, lr, r8, ror r0 │ │ │ │ + rsbeq lr, lr, lr, ror #22 │ │ │ │ + rsbeq fp, lr, r8, asr r0 │ │ │ │ + rsbeq lr, lr, lr, asr #22 │ │ │ │ + rsbeq fp, lr, r8, lsr r0 │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl fec52060 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ bmi 10bede8 │ │ │ │ blmi 10e7078 │ │ │ │ ldrbtmi r4, [sl], #-1542 @ 0xfffff9fa │ │ │ │ ldmpl r3, {r2, r3, r9, sl, lr}^ │ │ │ │ @@ -237747,19 +237747,19 @@ │ │ │ │ mcr2 7, 5, pc, cr0, cr12, {0} @ │ │ │ │ strtmi r4, [r9], -r9, lsl #16 │ │ │ │ @ instruction: 0xf71c4478 │ │ │ │ sbfx pc, fp, #30, #15 │ │ │ │ bl ffab8bbc │ │ │ │ rsbseq r3, sl, r2, lsr #23 │ │ │ │ @ instruction: 0x000011b8 │ │ │ │ - rsbeq lr, lr, r4, asr sl │ │ │ │ - rsbeq sl, lr, r0, asr #30 │ │ │ │ + rsbeq lr, lr, ip, asr sl │ │ │ │ + rsbeq sl, lr, r8, asr #30 │ │ │ │ rsbseq r3, sl, lr, asr #22 │ │ │ │ - strhteq lr, [lr], #-148 @ 0xffffff6c │ │ │ │ - rsbeq sl, lr, r0, lsr #29 │ │ │ │ + strhteq lr, [lr], #-156 @ 0xffffff64 │ │ │ │ + rsbeq sl, lr, r8, lsr #29 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ bl fec52188 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8d10ff0 │ │ │ │ umulllt r4, r2, r0, r0 │ │ │ │ stc 8, cr6, [sp, #128] @ 0x80 │ │ │ │ vqdmlsl.s q8, d9, d0 │ │ │ │ @@ -237960,25 +237960,25 @@ │ │ │ │ mvnscc pc, pc, asr #32 │ │ │ │ @ instruction: 0xf71c4478 │ │ │ │ @ instruction: 0xe78dfdb3 │ │ │ │ b 10b8f0c │ │ │ │ rsbseq r3, sl, r0, lsl sl │ │ │ │ @ instruction: 0x000011b8 │ │ │ │ ldrshteq r3, [sl], #-148 @ 0xffffff6c │ │ │ │ - rsbeq lr, lr, sl, lsl sl │ │ │ │ - rsbeq lr, lr, ip, asr #19 │ │ │ │ - rsbeq lr, lr, lr, lsr r9 │ │ │ │ - rsbeq lr, lr, r8, lsr #15 │ │ │ │ - mlseq lr, r4, ip, sl │ │ │ │ - rsbeq lr, lr, r8, asr #14 │ │ │ │ - rsbeq sl, lr, r2, lsr ip │ │ │ │ - rsbeq lr, lr, r8, lsr #14 │ │ │ │ - rsbeq sl, lr, r4, lsl ip │ │ │ │ - rsbeq lr, lr, r6, ror #12 │ │ │ │ - rsbeq sl, lr, r0, asr fp │ │ │ │ + rsbeq lr, lr, r2, lsr #20 │ │ │ │ + ldrdeq lr, [lr], #-148 @ 0xffffff6c @ │ │ │ │ + rsbeq lr, lr, r6, asr #18 │ │ │ │ + strhteq lr, [lr], #-112 @ 0xffffff90 │ │ │ │ + mlseq lr, ip, ip, sl │ │ │ │ + rsbeq lr, lr, r0, asr r7 │ │ │ │ + rsbeq sl, lr, sl, lsr ip │ │ │ │ + rsbeq lr, lr, r0, lsr r7 │ │ │ │ + rsbeq sl, lr, ip, lsl ip │ │ │ │ + rsbeq lr, lr, lr, ror #12 │ │ │ │ + rsbeq sl, lr, r8, asr fp │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ blhi 2b67ac >::_M_default_append(unsigned int)@@Base+0x33be8> │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x0040f8cc │ │ │ │ ldrmi fp, [r7], -r1, lsr #1 │ │ │ │ vabs.f32 s8, s10 │ │ │ │ @@ -238179,16 +238179,16 @@ │ │ │ │ andhi pc, r0, pc, lsr #7 │ │ │ │ addge r9, r7, #46, 30 @ 0xb8 │ │ │ │ ldrbtpl r4, [sp], #-686 @ 0xfffffd52 │ │ │ │ rsbseq r3, sl, r0, lsl #14 │ │ │ │ @ instruction: 0x000011b8 │ │ │ │ rsbseq r3, sl, r4, ror #13 │ │ │ │ @ instruction: 0x007a3698 │ │ │ │ - rsbeq lr, lr, r8, lsl #6 │ │ │ │ - strdeq sl, [lr], #-116 @ 0xffffff8c @ │ │ │ │ + rsbeq lr, lr, r0, lsl r3 │ │ │ │ + strdeq sl, [lr], #-124 @ 0xffffff84 @ │ │ │ │ strtmi r2, [sl], -r1, lsl #6 │ │ │ │ strtcc pc, [r0], #-2246 @ 0xfffff73a │ │ │ │ blge 48cf04 │ │ │ │ movwls r4, #1568 @ 0x620 │ │ │ │ @ instruction: 0xf3d7ab12 │ │ │ │ strmi pc, [r2], -r1, lsr #17 │ │ │ │ @ instruction: 0xf0402801 │ │ │ │ @@ -238347,30 +238347,30 @@ │ │ │ │ ldc 0, cr8, [pc, #696] @ fbb6c │ │ │ │ vmov.f64 d6, #4 @ 0x40200000 2.5 │ │ │ │ strbt r9, [r3], r6, asr #22 │ │ │ │ addge r9, r7, #46, 30 @ 0xb8 │ │ │ │ ldrbtpl r4, [sp], #-686 @ 0xfffffd52 │ │ │ │ ... │ │ │ │ andeq r1, r0, r4, asr #8 │ │ │ │ - rsbeq lr, lr, lr, lsl r2 │ │ │ │ - rsbeq sl, lr, sl, lsl #14 │ │ │ │ - rsbeq lr, lr, r2, lsl #4 │ │ │ │ - rsbeq sl, lr, lr, ror #13 │ │ │ │ - mlseq lr, r2, r1, lr │ │ │ │ - rsbeq sl, lr, lr, ror r6 │ │ │ │ - rsbeq lr, lr, r4, ror r1 │ │ │ │ - rsbeq sl, lr, r0, ror #12 │ │ │ │ - rsbeq r0, pc, r0, lsl #11 │ │ │ │ - rsbeq lr, lr, r2, lsr r1 │ │ │ │ - rsbeq sl, lr, lr, lsl r6 │ │ │ │ - rsbeq r0, pc, r4, asr r5 @ │ │ │ │ - rsbeq lr, lr, r2, ror #1 │ │ │ │ - rsbeq sl, lr, lr, asr #11 │ │ │ │ - rsbeq lr, lr, ip, lsr #1 │ │ │ │ - mlseq lr, r8, r5, sl │ │ │ │ + rsbeq lr, lr, r6, lsr #4 │ │ │ │ + rsbeq sl, lr, r2, lsl r7 │ │ │ │ + rsbeq lr, lr, sl, lsl #4 │ │ │ │ + strdeq sl, [lr], #-102 @ 0xffffff9a @ │ │ │ │ + mlseq lr, sl, r1, lr │ │ │ │ + rsbeq sl, lr, r6, lsl #13 │ │ │ │ + rsbeq lr, lr, ip, ror r1 │ │ │ │ + rsbeq sl, lr, r8, ror #12 │ │ │ │ + rsbeq r0, pc, r8, lsl #11 │ │ │ │ + rsbeq lr, lr, sl, lsr r1 │ │ │ │ + rsbeq sl, lr, r6, lsr #12 │ │ │ │ + rsbeq r0, pc, ip, asr r5 @ │ │ │ │ + rsbeq lr, lr, sl, ror #1 │ │ │ │ + ldrdeq sl, [lr], #-86 @ 0xffffffaa @ │ │ │ │ + strhteq lr, [lr], #-4 │ │ │ │ + rsbeq sl, lr, r0, lsr #11 │ │ │ │ @ instruction: 0xf0294620 │ │ │ │ @ instruction: 0xf641f551 │ │ │ │ movwls r1, #840 @ 0x348 │ │ │ │ blmi 1304130 │ │ │ │ ldrbtmi r4, [fp], #-1609 @ 0xfffff9b7 │ │ │ │ @ instruction: 0xf938f71a │ │ │ │ stmdacs r0, {r4, ip, pc} │ │ │ │ @@ -238439,20 +238439,20 @@ │ │ │ │ ldrbtmi r1, [r8], #-328 @ 0xfffffeb8 │ │ │ │ @ instruction: 0xf71c300c │ │ │ │ stmdami r9, {r0, r1, r4, r5, r8, fp, ip, sp, lr, pc} │ │ │ │ mvnscc pc, pc, asr #32 │ │ │ │ @ instruction: 0xf71c4478 │ │ │ │ @ instruction: 0xf04ff9ed │ │ │ │ @ instruction: 0xe65a32ff │ │ │ │ - rsbeq lr, lr, r6, ror #2 │ │ │ │ - rsbeq sp, lr, lr, lsr pc │ │ │ │ - rsbeq sl, lr, sl, lsr #8 │ │ │ │ - rsbeq lr, lr, ip, lsl #1 │ │ │ │ - ldrdeq sp, [lr], #-234 @ 0xffffff16 @ │ │ │ │ - rsbeq sl, lr, r4, asr #7 │ │ │ │ + rsbeq lr, lr, lr, ror #2 │ │ │ │ + rsbeq sp, lr, r6, asr #30 │ │ │ │ + rsbeq sl, lr, r2, lsr r4 │ │ │ │ + mlseq lr, r4, r0, lr │ │ │ │ + rsbeq sp, lr, r2, ror #29 │ │ │ │ + rsbeq sl, lr, ip, asr #7 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ blhi 1b6f18 │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x0080f8cc │ │ │ │ mrcmi 0, 4, fp, cr11, cr5, {4} │ │ │ │ blhi 1137534 │ │ │ │ @@ -238608,27 +238608,27 @@ │ │ │ │ @ instruction: 0xf8a4f71c │ │ │ │ strb r9, [r1, -sl, lsl #24] │ │ │ │ sbcsle r2, r6, r0, lsl #22 │ │ │ │ @ instruction: 0xf715e7d1 │ │ │ │ svclt 0x0000ed2c │ │ │ │ @ instruction: 0x007a2f9a │ │ │ │ @ instruction: 0x000011b8 │ │ │ │ - strhteq sp, [lr], #-222 @ 0xffffff22 │ │ │ │ - rsbeq sl, lr, sl, lsr #5 │ │ │ │ + rsbeq sp, lr, r6, asr #27 │ │ │ │ + strhteq sl, [lr], #-34 @ 0xffffffde │ │ │ │ ldrhteq r2, [sl], #-232 @ 0xffffff18 │ │ │ │ - rsbeq sp, lr, r4, lsl #27 │ │ │ │ - rsbeq sl, lr, r0, ror r2 │ │ │ │ - rsbeq sp, lr, r8, ror #26 │ │ │ │ - rsbeq sl, lr, r4, asr r2 │ │ │ │ - strhteq sp, [lr], #-204 @ 0xffffff34 │ │ │ │ - rsbeq sl, lr, r8, lsr #3 │ │ │ │ - rsbeq sp, lr, r6, ror #24 │ │ │ │ - rsbeq sl, lr, r2, asr r1 │ │ │ │ - rsbeq sp, lr, r6, asr #24 │ │ │ │ - rsbeq sl, lr, r2, lsr r1 │ │ │ │ + rsbeq sp, lr, ip, lsl #27 │ │ │ │ + rsbeq sl, lr, r8, ror r2 │ │ │ │ + rsbeq sp, lr, r0, ror sp │ │ │ │ + rsbeq sl, lr, ip, asr r2 │ │ │ │ + rsbeq sp, lr, r4, asr #25 │ │ │ │ + strhteq sl, [lr], #-16 │ │ │ │ + rsbeq sp, lr, lr, ror #24 │ │ │ │ + rsbeq sl, lr, sl, asr r1 │ │ │ │ + rsbeq sp, lr, lr, asr #24 │ │ │ │ + rsbeq sl, lr, sl, lsr r1 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ blhi 3b71d8 │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x0048f8cc │ │ │ │ @ instruction: 0x4616b09b │ │ │ │ strmi r4, [r8], -r7, lsl #12 │ │ │ │ @@ -238943,22 +238943,22 @@ │ │ │ │ cdp 8, 3, cr9, cr0, cr15, {0} │ │ │ │ vext.8 q13, q4, q5, #11 │ │ │ │ movwcs pc, #2173 @ 0x87d @ │ │ │ │ andls r4, sl, ip, lsr #13 │ │ │ │ ldrb r9, [r1, #781]! @ 0x30d │ │ │ │ andhi pc, r0, pc, lsr #7 │ │ │ │ ... │ │ │ │ - rsbeq sp, lr, r4, ror #16 │ │ │ │ - rsbeq r9, lr, r0, asr sp │ │ │ │ - rsbeq sp, lr, ip, asr #16 │ │ │ │ - rsbeq r9, lr, r8, lsr sp │ │ │ │ + rsbeq sp, lr, ip, ror #16 │ │ │ │ + rsbeq r9, lr, r8, asr sp │ │ │ │ + rsbeq sp, lr, r4, asr r8 │ │ │ │ + rsbeq r9, lr, r0, asr #26 │ │ │ │ rsbseq r2, sl, r6, asr #18 │ │ │ │ @ instruction: 0x000011b8 │ │ │ │ - rsbeq sp, lr, r6, ror #14 │ │ │ │ - rsbeq r9, lr, r2, asr ip │ │ │ │ + rsbeq sp, lr, lr, ror #14 │ │ │ │ + rsbeq r9, lr, sl, asr ip │ │ │ │ ldc 6, cr4, [pc, #332] @ fc394 │ │ │ │ @ instruction: 0x4682abb5 │ │ │ │ @ instruction: 0xf8da469b │ │ │ │ ldcvs 0, cr6, [r3], #576 @ 0x240 │ │ │ │ @ instruction: 0xf0002b00 │ │ │ │ @ instruction: 0xf8db8096 │ │ │ │ blvs fedc43a0 │ │ │ │ @@ -239257,20 +239257,20 @@ │ │ │ │ addsmi r6, r3, #-872415230 @ 0xcc000002 │ │ │ │ movwcs sp, #32771 @ 0x8003 │ │ │ │ andcc pc, r0, r9, asr #17 │ │ │ │ bls 576008 │ │ │ │ andsvs r2, r3, r1, lsl #6 │ │ │ │ @ instruction: 0xf715e7f7 │ │ │ │ svclt 0x0000e812 │ │ │ │ - ldrdeq sp, [lr], #-46 @ 0xffffffd2 @ │ │ │ │ - rsbeq r9, lr, sl, asr #15 │ │ │ │ - mlseq lr, lr, r2, sp │ │ │ │ - rsbeq r9, lr, sl, lsl #15 │ │ │ │ - rsbeq sp, lr, r2, lsl #5 │ │ │ │ - rsbeq r9, lr, lr, ror #14 │ │ │ │ + rsbeq sp, lr, r6, ror #5 │ │ │ │ + ldrdeq r9, [lr], #-114 @ 0xffffff8e @ │ │ │ │ + rsbeq sp, lr, r6, lsr #5 │ │ │ │ + mlseq lr, r2, r7, r9 │ │ │ │ + rsbeq sp, lr, sl, lsl #5 │ │ │ │ + rsbeq r9, lr, r6, ror r7 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ bl fec53930 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8d00ff0 │ │ │ │ umulllt r4, r2, r0, r0 │ │ │ │ vmlal.s q11, d7, d16 │ │ │ │ cdpvs 13, 6, cr15, cr2, cr3, {7} │ │ │ │ @@ -239299,16 +239299,16 @@ │ │ │ │ @ instruction: 0xf71b4478 │ │ │ │ vldr d15, [pc, #228] @ fc888 │ │ │ │ strb r0, [r5, r4, lsl #22]! │ │ │ │ andhi pc, r0, pc, lsr #7 │ │ │ │ ... │ │ │ │ addge r9, r7, #46, 30 @ 0xb8 │ │ │ │ ldrbtpl r4, [sp], #-686 @ 0xfffffd52 │ │ │ │ - rsbeq sp, lr, r4, ror r1 │ │ │ │ - strhteq pc, [lr], #-84 @ 0xffffffac @ │ │ │ │ + rsbeq sp, lr, ip, ror r1 │ │ │ │ + strhteq pc, [lr], #-92 @ 0xffffffa4 @ │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ blhi 337c84 >::_M_default_append(unsigned int)@@Base+0xb50c0> │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x0078f8cc │ │ │ │ @ instruction: 0x4606b091 │ │ │ │ cdp 6, 11, cr4, cr0, cr13, {0} │ │ │ │ @@ -239499,20 +239499,20 @@ │ │ │ │ movwls r2, #17153 @ 0x4301 │ │ │ │ @ instruction: 0xf714e6b9 │ │ │ │ svclt 0x0000ee34 │ │ │ │ ... │ │ │ │ rsbseq r2, sl, r4, lsr #4 │ │ │ │ @ instruction: 0x000011b8 │ │ │ │ rsbseq r2, sl, ip, lsl #1 │ │ │ │ - mlseq lr, r2, lr, ip │ │ │ │ - rsbeq r9, lr, lr, ror r3 │ │ │ │ - rsbeq ip, lr, r4, ror lr │ │ │ │ - rsbeq r9, lr, r0, ror #6 │ │ │ │ - rsbeq ip, lr, r6, asr lr │ │ │ │ - rsbeq r9, lr, r2, asr #6 │ │ │ │ + mlseq lr, sl, lr, ip │ │ │ │ + rsbeq r9, lr, r6, lsl #7 │ │ │ │ + rsbeq ip, lr, ip, ror lr │ │ │ │ + rsbeq r9, lr, r8, ror #6 │ │ │ │ + rsbeq ip, lr, lr, asr lr │ │ │ │ + rsbeq r9, lr, sl, asr #6 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ blhi 2b7fb8 >::_M_default_append(unsigned int)@@Base+0x353f4> │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x0048f8cc │ │ │ │ @ instruction: 0x461db09f │ │ │ │ @ instruction: 0x46074bbc │ │ │ │ @@ -239701,16 +239701,16 @@ │ │ │ │ blge 6239f8 │ │ │ │ ands r9, fp, sp, lsl #6 │ │ │ │ ... │ │ │ │ addge r9, r7, #46, 30 @ 0xb8 │ │ │ │ ldrbtpl r4, [sp], #-686 @ 0xfffffd52 │ │ │ │ @ instruction: 0x000011b8 │ │ │ │ ldrshteq r1, [sl], #-224 @ 0xffffff20 │ │ │ │ - rsbeq ip, lr, r0, lsr #27 │ │ │ │ - rsbeq r9, lr, ip, lsl #5 │ │ │ │ + rsbeq ip, lr, r8, lsr #27 │ │ │ │ + mlseq lr, r4, r2, r9 │ │ │ │ @ instruction: 0x007a1e9a │ │ │ │ ldrhcc pc, [lr], #-136 @ 0xffffff78 @ │ │ │ │ movweq lr, #47619 @ 0xba03 │ │ │ │ andle r2, fp, r1, lsl #22 │ │ │ │ adcmi r3, r5, #16777216 @ 0x1000000 │ │ │ │ adcshi pc, r2, r0 │ │ │ │ svchi 0x0004f856 │ │ │ │ @@ -240004,52 +240004,52 @@ │ │ │ │ @ instruction: 0xf43f2b00 │ │ │ │ ldmdage sl, {r5, r6, sl, fp, sp, pc} │ │ │ │ @ instruction: 0xf898f323 │ │ │ │ svclt 0x0000e45b │ │ │ │ ... │ │ │ │ addge r9, r7, #46, 30 @ 0xb8 │ │ │ │ ldrbtpl r4, [sp], #-686 @ 0xfffffd52 │ │ │ │ - rsbeq ip, lr, r4, lsl #19 │ │ │ │ - rsbeq r8, lr, r0, ror lr │ │ │ │ - rsbeq ip, lr, ip, lsr r9 │ │ │ │ - rsbeq r8, lr, r8, lsr #28 │ │ │ │ - mlseq lr, r6, r8, ip │ │ │ │ - rsbeq r8, lr, r2, lsl #27 │ │ │ │ - rsbeq ip, lr, lr, ror r8 │ │ │ │ - rsbeq r8, lr, sl, ror #26 │ │ │ │ - rsbeq ip, lr, r6, ror #16 │ │ │ │ - rsbeq r8, lr, r2, asr sp │ │ │ │ - rsbeq ip, lr, r4, asr #19 │ │ │ │ - rsbeq ip, lr, ip, asr #15 │ │ │ │ - strhteq r8, [lr], #-200 @ 0xffffff38 │ │ │ │ - strhteq ip, [lr], #-112 @ 0xffffff90 │ │ │ │ - mlseq lr, ip, ip, r8 │ │ │ │ - rsbeq ip, lr, r0, ror #17 │ │ │ │ - rsbeq ip, lr, r8, asr #14 │ │ │ │ - rsbeq r8, lr, r4, lsr ip │ │ │ │ - rsbeq ip, lr, sl, lsl r7 │ │ │ │ - rsbeq r8, lr, r6, lsl #24 │ │ │ │ - strdeq ip, [lr], #-110 @ 0xffffff92 @ │ │ │ │ - rsbeq r8, lr, sl, ror #23 │ │ │ │ - rsbeq ip, lr, r2, ror #13 │ │ │ │ - rsbeq r8, lr, lr, asr #23 │ │ │ │ - rsbeq ip, lr, lr, lsr #13 │ │ │ │ - mlseq lr, sl, fp, r8 │ │ │ │ - rsbeq ip, lr, lr, ror #12 │ │ │ │ - rsbeq r8, lr, sl, asr fp │ │ │ │ + rsbeq ip, lr, ip, lsl #19 │ │ │ │ + rsbeq r8, lr, r8, ror lr │ │ │ │ + rsbeq ip, lr, r4, asr #18 │ │ │ │ + rsbeq r8, lr, r0, lsr lr │ │ │ │ + mlseq lr, lr, r8, ip │ │ │ │ + rsbeq r8, lr, sl, lsl #27 │ │ │ │ + rsbeq ip, lr, r6, lsl #17 │ │ │ │ + rsbeq r8, lr, r2, ror sp │ │ │ │ + rsbeq ip, lr, lr, ror #16 │ │ │ │ + rsbeq r8, lr, sl, asr sp │ │ │ │ + rsbeq ip, lr, ip, asr #19 │ │ │ │ + ldrdeq ip, [lr], #-116 @ 0xffffff8c @ │ │ │ │ + rsbeq r8, lr, r0, asr #25 │ │ │ │ + strhteq ip, [lr], #-120 @ 0xffffff88 │ │ │ │ + rsbeq r8, lr, r4, lsr #25 │ │ │ │ + rsbeq ip, lr, r8, ror #17 │ │ │ │ + rsbeq ip, lr, r0, asr r7 │ │ │ │ + rsbeq r8, lr, ip, lsr ip │ │ │ │ + rsbeq ip, lr, r2, lsr #14 │ │ │ │ + rsbeq r8, lr, lr, lsl #24 │ │ │ │ + rsbeq ip, lr, r6, lsl #14 │ │ │ │ + strdeq r8, [lr], #-178 @ 0xffffff4e @ │ │ │ │ + rsbeq ip, lr, sl, ror #13 │ │ │ │ + ldrdeq r8, [lr], #-182 @ 0xffffff4a @ │ │ │ │ + strhteq ip, [lr], #-102 @ 0xffffff9a │ │ │ │ + rsbeq r8, lr, r2, lsr #23 │ │ │ │ + rsbeq ip, lr, r6, ror r6 │ │ │ │ + rsbeq r8, lr, r2, ror #22 │ │ │ │ ldrtmi r4, [r1], -r7, lsl #16 │ │ │ │ ldmcc pc!, {r0, r1, r2, r3, r6, ip, sp, lr, pc}^ @ │ │ │ │ andcc r4, ip, r8, ror r4 │ │ │ │ stc2 7, cr15, [r4], #104 @ 0x68 │ │ │ │ @ instruction: 0xf04f4804 │ │ │ │ ldrbtmi r3, [r8], #-511 @ 0xfffffe01 │ │ │ │ ldc2l 7, cr15, [lr, #-104] @ 0xffffff98 │ │ │ │ svclt 0x0000e69c │ │ │ │ - strhteq ip, [lr], #-92 @ 0xffffffa4 │ │ │ │ - rsbeq r8, lr, r6, lsr #21 │ │ │ │ + rsbeq ip, lr, r4, asr #11 │ │ │ │ + rsbeq r8, lr, lr, lsr #21 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ blhi 2b8824 >::_M_default_append(unsigned int)@@Base+0x35c60> │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x0048f8cc │ │ │ │ @ instruction: 0x469ab09f │ │ │ │ strcc pc, [ip], #-2271 @ 0xfffff721 │ │ │ │ @@ -240155,15 +240155,15 @@ │ │ │ │ @ instruction: 0xeeb47b50 │ │ │ │ vsqrt.f64 d23, d0 │ │ │ │ vldrle s30, [r5, #64] @ 0x40 │ │ │ │ movwcs r9, #23048 @ 0x5a08 │ │ │ │ andcs r6, r1, #19 │ │ │ │ blmi fe78fb94 │ │ │ │ stmiapl fp, {r0, r3, r4, r5, r6, sl, lr}^ │ │ │ │ - blls 857590 │ │ │ │ + blls 857590 │ │ │ │ @ instruction: 0xf04f4059 │ │ │ │ @ instruction: 0xf0400300 │ │ │ │ @ instruction: 0x461085bd │ │ │ │ ldc 0, cr11, [sp], #124 @ 0x7c │ │ │ │ pop {r1, r2, r8, r9, fp, pc} │ │ │ │ @ instruction: 0xf0258ff0 │ │ │ │ stmdacs r3, {r0, r1, r3, r4, r5, r6, r8, ip, sp, lr, pc} │ │ │ │ @@ -240310,20 +240310,20 @@ │ │ │ │ svclt 0x0000e0a3 │ │ │ │ ... │ │ │ │ addge r9, r7, #46, 30 @ 0xb8 │ │ │ │ ldrbtpl r4, [sp], #-686 @ 0xfffffd52 │ │ │ │ @ instruction: 0x000011b8 │ │ │ │ rsbseq r1, sl, r4, lsl #13 │ │ │ │ rsbseq r1, sl, ip, ror #9 │ │ │ │ - rsbeq ip, lr, r8, lsl #7 │ │ │ │ - rsbeq r8, lr, r4, ror r8 │ │ │ │ - rsbeq ip, lr, sl, asr #6 │ │ │ │ - rsbeq r8, lr, r6, lsr r8 │ │ │ │ - rsbeq ip, lr, lr, lsr #6 │ │ │ │ - rsbeq r8, lr, sl, lsl r8 │ │ │ │ + mlseq lr, r0, r3, ip │ │ │ │ + rsbeq r8, lr, ip, ror r8 │ │ │ │ + rsbeq ip, lr, r2, asr r3 │ │ │ │ + rsbeq r8, lr, lr, lsr r8 │ │ │ │ + rsbeq ip, lr, r6, lsr r3 │ │ │ │ + rsbeq r8, lr, r2, lsr #16 │ │ │ │ ldrdcc pc, [r4], -r9 │ │ │ │ @ instruction: 0x63aef503 │ │ │ │ blvc 138e08 │ │ │ │ @ instruction: 0xeeb56b63 │ │ │ │ ldrmi r7, [r9], -r0, asr #23 │ │ │ │ blx 53938c │ │ │ │ cdp 13, 11, cr13, cr4, cr6, {0} │ │ │ │ @@ -240811,39 +240811,39 @@ │ │ │ │ blx 539b1c │ │ │ │ addshi pc, r2, r0, asr #5 │ │ │ │ vaddl.u32 , d14, d27 │ │ │ │ blls 1139a24 │ │ │ │ bleq 1379a28 │ │ │ │ str r4, [sp, #-1568] @ 0xfffff9e0 │ │ │ │ ... │ │ │ │ - rsbeq fp, lr, r6, lsr #26 │ │ │ │ - rsbeq r8, lr, r2, lsl r2 │ │ │ │ - rsbeq fp, lr, r8, lsl #26 │ │ │ │ - strdeq r8, [lr], #-20 @ 0xffffffec @ │ │ │ │ - rsbeq fp, lr, sl, ror #25 │ │ │ │ - ldrdeq r8, [lr], #-22 @ 0xffffffea @ │ │ │ │ - rsbeq fp, lr, r6, asr #24 │ │ │ │ - rsbeq lr, lr, r4, lsl r1 │ │ │ │ - rsbeq fp, lr, ip, lsr #24 │ │ │ │ - rsbeq r8, lr, r8, lsl r1 │ │ │ │ - rsbeq fp, lr, r0, lsl ip │ │ │ │ - rsbeq lr, lr, r6, lsl #1 │ │ │ │ - rsbeq fp, lr, lr, asr sp │ │ │ │ - mlseq lr, r6, fp, fp │ │ │ │ - rsbeq r8, lr, r2, lsl #1 │ │ │ │ - rsbeq fp, lr, r8, ror fp │ │ │ │ - rsbeq r8, lr, r4, rrx │ │ │ │ - rsbeq fp, lr, r8, asr fp │ │ │ │ - rsbeq r8, lr, r4, asr #32 │ │ │ │ - rsbeq fp, lr, r4, lsr sl │ │ │ │ - rsbeq r7, lr, r0, lsr #30 │ │ │ │ - rsbeq fp, lr, r4, lsl sl │ │ │ │ - rsbeq r7, lr, r0, lsl #30 │ │ │ │ - strdeq fp, [lr], #-148 @ 0xffffff6c @ │ │ │ │ - rsbeq r7, lr, r0, ror #29 │ │ │ │ + rsbeq fp, lr, lr, lsr #26 │ │ │ │ + rsbeq r8, lr, sl, lsl r2 │ │ │ │ + rsbeq fp, lr, r0, lsl sp │ │ │ │ + strdeq r8, [lr], #-28 @ 0xffffffe4 @ │ │ │ │ + strdeq fp, [lr], #-194 @ 0xffffff3e @ │ │ │ │ + ldrdeq r8, [lr], #-30 @ 0xffffffe2 @ │ │ │ │ + rsbeq fp, lr, lr, asr #24 │ │ │ │ + rsbeq lr, lr, ip, lsl r1 │ │ │ │ + rsbeq fp, lr, r4, lsr ip │ │ │ │ + rsbeq r8, lr, r0, lsr #2 │ │ │ │ + rsbeq fp, lr, r8, lsl ip │ │ │ │ + rsbeq lr, lr, lr, lsl #1 │ │ │ │ + rsbeq fp, lr, r6, ror #26 │ │ │ │ + mlseq lr, lr, fp, fp │ │ │ │ + rsbeq r8, lr, sl, lsl #1 │ │ │ │ + rsbeq fp, lr, r0, lsl #23 │ │ │ │ + rsbeq r8, lr, ip, rrx │ │ │ │ + rsbeq fp, lr, r0, ror #22 │ │ │ │ + rsbeq r8, lr, ip, asr #32 │ │ │ │ + rsbeq fp, lr, ip, lsr sl │ │ │ │ + rsbeq r7, lr, r8, lsr #30 │ │ │ │ + rsbeq fp, lr, ip, lsl sl │ │ │ │ + rsbeq r7, lr, r8, lsl #30 │ │ │ │ + strdeq fp, [lr], #-156 @ 0xffffff64 @ │ │ │ │ + rsbeq r7, lr, r8, ror #29 │ │ │ │ @ instruction: 0x463aab15 │ │ │ │ ldmdbge r6, {r8, r9, ip, pc} │ │ │ │ @ instruction: 0x4620ab17 │ │ │ │ strvc lr, [r1, -sp, asr #19] │ │ │ │ vshr.s16 d15, d0, #16 │ │ │ │ @ instruction: 0xf0402801 │ │ │ │ bls 65e22c │ │ │ │ @@ -240930,21 +240930,21 @@ │ │ │ │ andcc r4, ip, r8, ror r4 │ │ │ │ stc2 7, cr15, [ip, #100]! @ 0x64 │ │ │ │ stmdbls r8, {r0, r1, r3, fp, lr} │ │ │ │ @ instruction: 0xf7194478 │ │ │ │ bls 33dae4 >::_M_default_append(unsigned int)@@Base+0xbaf20> │ │ │ │ svclt 0x0000e5c0 │ │ │ │ ... │ │ │ │ - rsbeq fp, lr, r6, lsl sl │ │ │ │ - rsbeq fp, lr, ip, lsl #16 │ │ │ │ - strdeq r7, [lr], #-198 @ 0xffffff3a @ │ │ │ │ - rsbeq fp, lr, sl, ror #15 │ │ │ │ - ldrdeq r7, [lr], #-198 @ 0xffffff3a @ │ │ │ │ - rsbeq fp, lr, ip, asr #15 │ │ │ │ - strhteq r7, [lr], #-200 @ 0xffffff38 │ │ │ │ + rsbeq fp, lr, lr, lsl sl │ │ │ │ + rsbeq fp, lr, r4, lsl r8 │ │ │ │ + strdeq r7, [lr], #-206 @ 0xffffff32 @ │ │ │ │ + strdeq fp, [lr], #-114 @ 0xffffff8e @ │ │ │ │ + ldrdeq r7, [lr], #-206 @ 0xffffff32 @ │ │ │ │ + ldrdeq fp, [lr], #-116 @ 0xffffff8c @ │ │ │ │ + rsbeq r7, lr, r0, asr #25 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ bl fec55378 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r5, r8, ror #31 │ │ │ │ ldrmi r4, [r1], -ip, lsl #13 │ │ │ │ blls 34f9f0 >::_M_default_append(unsigned int)@@Base+0xcce2c> │ │ │ │ @ instruction: 0xf8cd9301 │ │ │ │ @@ -240958,16 +240958,16 @@ │ │ │ │ andcc r4, ip, r8, ror r4 │ │ │ │ ldc2l 7, cr15, [r2, #-100]! @ 0xffffff9c │ │ │ │ stmdbls r3, {r0, r2, fp, lr} │ │ │ │ @ instruction: 0xf7194478 │ │ │ │ blls 1fda70 │ │ │ │ andlt r4, r5, r8, lsl r6 │ │ │ │ svclt 0x0000bd00 │ │ │ │ - rsbeq fp, lr, r8, asr r7 │ │ │ │ - rsbeq r7, lr, r4, asr #24 │ │ │ │ + rsbeq fp, lr, r0, ror #14 │ │ │ │ + rsbeq r7, lr, ip, asr #24 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ bl fec553d4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r4, r8, ror #31 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ strls r9, [r1], #-3080 @ 0xfffff3f8 │ │ │ │ andgt pc, r0, sp, asr #17 │ │ │ │ @@ -240980,16 +240980,16 @@ │ │ │ │ andcc r4, ip, r8, ror r4 │ │ │ │ stc2l 7, cr15, [r6, #-100] @ 0xffffff9c │ │ │ │ stmdbls r3, {r0, r2, fp, lr} │ │ │ │ @ instruction: 0xf7194478 │ │ │ │ blls 1fda18 │ │ │ │ andlt r4, r4, r8, lsl r6 │ │ │ │ svclt 0x0000bd10 │ │ │ │ - rsbeq fp, lr, r0, lsl #14 │ │ │ │ - rsbeq r7, lr, ip, ror #23 │ │ │ │ + rsbeq fp, lr, r8, lsl #14 │ │ │ │ + strdeq r7, [lr], #-180 @ 0xffffff4c @ │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ blhi 2396e4 │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x0098f8cc │ │ │ │ stmibvs r4, {r0, r2, r3, r7, ip, sp, pc} │ │ │ │ cdpls 5, 1, cr2, cr11, cr3, {0} │ │ │ │ @@ -241087,18 +241087,18 @@ │ │ │ │ andlt r4, sp, r8, lsl r6 │ │ │ │ blhi 2396a8 │ │ │ │ svchi 0x00f0e8bd │ │ │ │ andhi pc, r0, pc, lsr #7 │ │ │ │ ... │ │ │ │ addge r9, r7, #46, 30 @ 0xb8 │ │ │ │ ldrbtpl r4, [sp], #-686 @ 0xfffffd52 │ │ │ │ - mlseq lr, r0, r5, fp │ │ │ │ - rsbeq r7, lr, ip, ror sl │ │ │ │ - rsbeq fp, lr, r8, ror #10 │ │ │ │ - rsbeq r7, lr, r4, asr sl │ │ │ │ + mlseq lr, r8, r5, fp │ │ │ │ + rsbeq r7, lr, r4, lsl #21 │ │ │ │ + rsbeq fp, lr, r0, ror r5 │ │ │ │ + rsbeq r7, lr, ip, asr sl │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ bl fec555e4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r4, r8, ror #31 │ │ │ │ strls r9, [r0], #-3079 @ 0xfffff3f9 │ │ │ │ strls r9, [r1], #-3080 @ 0xfffff3f8 │ │ │ │ @ instruction: 0xff16f7ff │ │ │ │ @@ -241110,16 +241110,16 @@ │ │ │ │ andcc r4, ip, r8, ror r4 │ │ │ │ mcrr2 7, 1, pc, r0, cr9 @ │ │ │ │ stmdbls r3, {r0, r2, fp, lr} │ │ │ │ @ instruction: 0xf7194478 │ │ │ │ blls 1fd80c │ │ │ │ andlt r4, r4, r8, lsl r6 │ │ │ │ svclt 0x0000bd10 │ │ │ │ - strdeq fp, [lr], #-68 @ 0xffffffbc @ │ │ │ │ - rsbeq r7, lr, r0, ror #19 │ │ │ │ + strdeq fp, [lr], #-76 @ 0xffffffb4 @ │ │ │ │ + rsbeq r7, lr, r8, ror #19 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ bl fec55638 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r4, r8, ror #31 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ strls r9, [r1], #-3079 @ 0xfffff3f9 │ │ │ │ andgt pc, r0, sp, asr #17 │ │ │ │ @@ -241132,16 +241132,16 @@ │ │ │ │ andcc r4, ip, r8, ror r4 │ │ │ │ ldc2 7, cr15, [r4], {25} │ │ │ │ stmdbls r3, {r0, r2, fp, lr} │ │ │ │ @ instruction: 0xf7194478 │ │ │ │ blls 1fd7b4 │ │ │ │ andlt r4, r4, r8, lsl r6 │ │ │ │ svclt 0x0000bd10 │ │ │ │ - mlseq lr, ip, r4, fp │ │ │ │ - rsbeq r7, lr, r8, lsl #19 │ │ │ │ + rsbeq fp, lr, r4, lsr #9 │ │ │ │ + mlseq lr, r0, r9, r7 │ │ │ │ stmdavs r8, {r0, r1, r6, fp, sp, lr} │ │ │ │ addsmi r6, r8, #620 @ 0x26c │ │ │ │ ldc 0, cr13, [r1, #176] @ 0xb0 │ │ │ │ vldr d0, [pc, #168] @ fe540 │ │ │ │ vmov.32 r7, d4[1] │ │ │ │ vneg.f64 d16, d7 │ │ │ │ tstple r0, r0, lsl sl @ p-variant is OBSOLETE │ │ │ │ @@ -241368,23 +241368,23 @@ │ │ │ │ @ instruction: 0xf643480d │ │ │ │ @ instruction: 0xf06f416a │ │ │ │ ldrbtmi r0, [r8], #-1034 @ 0xfffffbf6 │ │ │ │ @ instruction: 0xf719300c │ │ │ │ stmdami sl, {r0, r1, r4, r5, r9, fp, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf7194478 │ │ │ │ strb pc, [r5, pc, ror #21] @ │ │ │ │ - rsbeq r9, lr, r8, lsr #25 │ │ │ │ + strhteq r9, [lr], #-192 @ 0xffffff40 │ │ │ │ ldrhteq r0, [sl], #-44 @ 0xffffffd4 │ │ │ │ - rsbeq fp, lr, lr, lsr #2 │ │ │ │ - rsbeq r7, lr, sl, lsl r6 │ │ │ │ - rsbeq fp, lr, lr, lsl #2 │ │ │ │ - strdeq r7, [lr], #-90 @ 0xffffffa6 @ │ │ │ │ + rsbeq fp, lr, r6, lsr r1 │ │ │ │ + rsbeq r7, lr, r2, lsr #12 │ │ │ │ + rsbeq fp, lr, r6, lsl r1 │ │ │ │ + rsbeq r7, lr, r2, lsl #12 │ │ │ │ andeq r0, r0, r0, asr #13 │ │ │ │ - ldrdeq fp, [lr], #-10 @ │ │ │ │ - rsbeq sp, lr, ip, ror #11 │ │ │ │ + rsbeq fp, lr, r2, ror #1 │ │ │ │ + strdeq sp, [lr], #-84 @ 0xffffffac @ │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r8 │ │ │ │ bl fec55a64 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf2f50ff8 │ │ │ │ stmdavs r0, {r0, r2, r3, r6, r8, sl, fp, ip, sp, lr, pc}^ │ │ │ │ svclt 0x0000bd08 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r8 │ │ │ │ @@ -241624,35 +241624,35 @@ │ │ │ │ ldrbtmi r3, [r8], #-511 @ 0xfffffe01 │ │ │ │ @ instruction: 0xf8f8f719 │ │ │ │ @ instruction: 0xf712e7ee │ │ │ │ svclt 0x0000ed84 │ │ │ │ ... │ │ │ │ ldrhteq r0, [sl], #-0 │ │ │ │ @ instruction: 0x000011b8 │ │ │ │ - ldrdeq sp, [lr], #-68 @ 0xffffffbc @ │ │ │ │ - rsbeq sp, lr, lr, lsr r4 │ │ │ │ - rsbeq r7, lr, lr, asr #7 │ │ │ │ + ldrdeq sp, [lr], #-76 @ 0xffffffb4 @ │ │ │ │ + rsbeq sp, lr, r6, asr #8 │ │ │ │ + ldrdeq r7, [lr], #-54 @ 0xffffffca @ │ │ │ │ ldrsbteq pc, [r9], #-252 @ 0xffffff04 @ │ │ │ │ - rsbeq sp, lr, r4, lsl #8 │ │ │ │ - mlseq lr, r4, r3, r7 │ │ │ │ - strhteq sp, [lr], #-58 @ 0xffffffc6 │ │ │ │ - rsbeq r7, lr, sl, asr #6 │ │ │ │ - rsbeq sp, lr, r0, lsr #7 │ │ │ │ - rsbeq r7, lr, r0, lsr r3 │ │ │ │ - rsbeq sp, lr, lr, ror #5 │ │ │ │ - rsbeq r7, lr, lr, ror r2 │ │ │ │ - ldrdeq sp, [lr], #-36 @ 0xffffffdc @ │ │ │ │ - rsbeq r7, lr, r4, ror #4 │ │ │ │ - mlseq lr, ip, r2, sp │ │ │ │ - rsbeq sp, lr, r4, lsl #5 │ │ │ │ - rsbeq r7, lr, r4, lsl r2 │ │ │ │ - rsbeq sp, lr, ip, ror #4 │ │ │ │ - strdeq r7, [lr], #-26 @ 0xffffffe6 @ │ │ │ │ - rsbeq sp, lr, ip, asr #4 │ │ │ │ - ldrdeq r7, [lr], #-26 @ 0xffffffe6 @ │ │ │ │ + rsbeq sp, lr, ip, lsl #8 │ │ │ │ + mlseq lr, ip, r3, r7 │ │ │ │ + rsbeq sp, lr, r2, asr #7 │ │ │ │ + rsbeq r7, lr, r2, asr r3 │ │ │ │ + rsbeq sp, lr, r8, lsr #7 │ │ │ │ + rsbeq r7, lr, r8, lsr r3 │ │ │ │ + strdeq sp, [lr], #-38 @ 0xffffffda @ │ │ │ │ + rsbeq r7, lr, r6, lsl #5 │ │ │ │ + ldrdeq sp, [lr], #-44 @ 0xffffffd4 @ │ │ │ │ + rsbeq r7, lr, ip, ror #4 │ │ │ │ + rsbeq sp, lr, r4, lsr #5 │ │ │ │ + rsbeq sp, lr, ip, lsl #5 │ │ │ │ + rsbeq r7, lr, ip, lsl r2 │ │ │ │ + rsbeq sp, lr, r4, ror r2 │ │ │ │ + rsbeq r7, lr, r2, lsl #4 │ │ │ │ + rsbeq sp, lr, r4, asr r2 │ │ │ │ + rsbeq r7, lr, r2, ror #3 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ bl fec55e98 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r4, r8, ror #31 │ │ │ │ stcls 1, cr2, [r6], {1} │ │ │ │ @ instruction: 0xf7ff9400 │ │ │ │ strmi pc, [r3], -sp, asr #28 │ │ │ │ @@ -241663,16 +241663,16 @@ │ │ │ │ ldrbtmi r4, [r8], #-2054 @ 0xfffff7fa │ │ │ │ @ instruction: 0xf718300c │ │ │ │ stmdami r5, {r0, r1, r2, r5, r6, r7, r8, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ ldrbtmi r9, [r8], #-2307 @ 0xfffff6fd │ │ │ │ @ instruction: 0xf8a2f719 │ │ │ │ ldrmi r9, [r8], -r3, lsl #22 │ │ │ │ ldclt 0, cr11, [r0, #-16] │ │ │ │ - mlseq lr, lr, r1, sp │ │ │ │ - rsbeq r7, lr, lr, lsr #2 │ │ │ │ + rsbeq sp, lr, r6, lsr #3 │ │ │ │ + rsbeq r7, lr, r6, lsr r1 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ bl fec55ee8 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r4, r8, ror #31 │ │ │ │ stcls 1, cr2, [r6], {-0} │ │ │ │ @ instruction: 0xf7ff9400 │ │ │ │ strmi pc, [r3], -r5, lsr #28 │ │ │ │ @@ -241683,16 +241683,16 @@ │ │ │ │ ldrbtmi r4, [r8], #-2054 @ 0xfffff7fa │ │ │ │ @ instruction: 0xf718300c │ │ │ │ stmdami r5, {r0, r1, r2, r3, r4, r5, r7, r8, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ ldrbtmi r9, [r8], #-2307 @ 0xfffff6fd │ │ │ │ @ instruction: 0xf87af719 │ │ │ │ ldrmi r9, [r8], -r3, lsl #22 │ │ │ │ ldclt 0, cr11, [r0, #-16] │ │ │ │ - rsbeq sp, lr, lr, asr #2 │ │ │ │ - ldrdeq r7, [lr], #-14 @ │ │ │ │ + rsbeq sp, lr, r6, asr r1 │ │ │ │ + rsbeq r7, lr, r6, ror #1 │ │ │ │ mvnsmi lr, #737280 @ 0xb4000 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ blhi 23a1f0 │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00c8f8cc │ │ │ │ stmdbvs sp, {r0, r1, r7, ip, sp, pc} │ │ │ │ cdpls 4, 0, cr2, cr15, cr0, {0} │ │ │ │ @@ -241811,24 +241811,24 @@ │ │ │ │ andcc r4, ip, r8, ror r4 │ │ │ │ mcr2 7, 6, pc, cr0, cr8, {0} @ │ │ │ │ strtmi r4, [r1], -lr, lsl #16 │ │ │ │ @ instruction: 0xf7184478 │ │ │ │ @ instruction: 0xe780ff7b │ │ │ │ andhi pc, r0, pc, lsr #7 │ │ │ │ ... │ │ │ │ - rsbseq r6, r1, r0, asr #14 │ │ │ │ - rsbeq r2, lr, r0, lsl #24 │ │ │ │ - rsbeq sp, lr, r2, lsr r0 │ │ │ │ - strhteq ip, [lr], #-240 @ 0xffffff10 │ │ │ │ - rsbeq r6, lr, r0, asr #30 │ │ │ │ - rsbeq ip, lr, sl, lsl #31 │ │ │ │ - rsbeq r6, lr, sl, lsl pc │ │ │ │ - rsbeq ip, lr, r0, lsl #31 │ │ │ │ - rsbeq ip, lr, r0, asr pc │ │ │ │ - rsbeq r6, lr, r0, ror #29 │ │ │ │ + rsbseq r6, r1, r8, asr #14 │ │ │ │ + rsbeq r2, lr, r8, lsl #24 │ │ │ │ + rsbeq sp, lr, sl, lsr r0 │ │ │ │ + strhteq ip, [lr], #-248 @ 0xffffff08 │ │ │ │ + rsbeq r6, lr, r8, asr #30 │ │ │ │ + mlseq lr, r2, pc, ip @ │ │ │ │ + rsbeq r6, lr, r2, lsr #30 │ │ │ │ + rsbeq ip, lr, r8, lsl #31 │ │ │ │ + rsbeq ip, lr, r8, asr pc │ │ │ │ + rsbeq r6, lr, r8, ror #29 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00c0f8cc │ │ │ │ addlt r4, r7, ip, lsr #24 │ │ │ │ strmi r4, [r3], ip, lsr #18 │ │ │ │ andcs r4, r4, ip, ror r4 │ │ │ │ @@ -241872,16 +241872,16 @@ │ │ │ │ andeq pc, r0, #79 @ 0x4f │ │ │ │ ldrmi sp, [r8], -r3, lsl #2 │ │ │ │ pop {r0, r1, r2, ip, sp, pc} │ │ │ │ @ instruction: 0xf7128ff0 │ │ │ │ svclt 0x0000eb8e │ │ │ │ rsbseq pc, r9, r4, lsr #21 │ │ │ │ @ instruction: 0x000011b8 │ │ │ │ - rsbeq ip, lr, lr, ror lr │ │ │ │ - rsbeq r6, lr, lr, lsl #28 │ │ │ │ + rsbeq ip, lr, r6, lsl #29 │ │ │ │ + rsbeq r6, lr, r6, lsl lr │ │ │ │ rsbseq pc, r9, r6, lsl sl @ │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ blhi 1ba4ec │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ bleq fef3d370 │ │ │ │ @ instruction: 0xf2ad4a98 │ │ │ │ @@ -242034,32 +242034,32 @@ │ │ │ │ @ instruction: 0xf7184478 │ │ │ │ ldrb pc, [r9, -r1, asr #27] @ │ │ │ │ b 143cee0 │ │ │ │ andhi pc, r0, pc, lsr #7 │ │ │ │ ... │ │ │ │ rsbseq pc, r9, r4, asr #19 │ │ │ │ @ instruction: 0x000011b8 │ │ │ │ - ldrdeq ip, [lr], #-208 @ 0xffffff30 @ │ │ │ │ - rsbseq r9, r2, lr, lsr sl │ │ │ │ - rsbeq ip, lr, r6, lsr #26 │ │ │ │ - strhteq r6, [lr], #-198 @ 0xffffff3a │ │ │ │ + ldrdeq ip, [lr], #-216 @ 0xffffff28 @ │ │ │ │ + rsbseq r9, r2, r6, asr #20 │ │ │ │ + rsbeq ip, lr, lr, lsr #26 │ │ │ │ + strhteq r6, [lr], #-206 @ 0xffffff32 │ │ │ │ rsbseq pc, r9, r4, asr #17 │ │ │ │ - rsbeq r2, lr, ip, asr #18 │ │ │ │ - rsbeq ip, lr, lr, ror ip │ │ │ │ - rsbeq r6, lr, lr, lsl #24 │ │ │ │ - rsbeq ip, lr, r4, ror #24 │ │ │ │ - strdeq r6, [lr], #-180 @ 0xffffff4c @ │ │ │ │ - rsbeq ip, lr, sl, asr #24 │ │ │ │ - ldrdeq r6, [lr], #-186 @ 0xffffff46 @ │ │ │ │ - rsbeq ip, lr, r0, lsr ip │ │ │ │ - rsbeq r6, lr, r0, asr #23 │ │ │ │ - strdeq ip, [lr], #-186 @ 0xffffff46 @ │ │ │ │ - rsbeq r6, lr, sl, lsl #23 │ │ │ │ - ldrdeq ip, [lr], #-190 @ 0xffffff42 @ │ │ │ │ - rsbeq r6, lr, ip, ror #22 │ │ │ │ + rsbeq r2, lr, r4, asr r9 │ │ │ │ + rsbeq ip, lr, r6, lsl #25 │ │ │ │ + rsbeq r6, lr, r6, lsl ip │ │ │ │ + rsbeq ip, lr, ip, ror #24 │ │ │ │ + strdeq r6, [lr], #-188 @ 0xffffff44 @ │ │ │ │ + rsbeq ip, lr, r2, asr ip │ │ │ │ + rsbeq r6, lr, r2, ror #23 │ │ │ │ + rsbeq ip, lr, r8, lsr ip │ │ │ │ + rsbeq r6, lr, r8, asr #23 │ │ │ │ + rsbeq ip, lr, r2, lsl #24 │ │ │ │ + mlseq lr, r2, fp, r6 │ │ │ │ + rsbeq ip, lr, r6, ror #23 │ │ │ │ + rsbeq r6, lr, r4, ror fp │ │ │ │ ldrbmi lr, [r0, sp, lsr #18]! │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d0f8cc │ │ │ │ @ instruction: 0x46994c39 │ │ │ │ addlt r4, r4, r9, lsr fp │ │ │ │ stmdbvs sp, {r2, r3, r4, r5, r6, sl, lr} │ │ │ │ @@ -242117,18 +242117,18 @@ │ │ │ │ ldrbtmi r9, [r8], #-2305 @ 0xfffff6ff │ │ │ │ ldc2 7, cr15, [r8, #-96] @ 0xffffffa0 │ │ │ │ strb r9, [pc, r1, lsl #22] │ │ │ │ stmib r2!, {r1, r4, r8, r9, sl, ip, sp, lr, pc} │ │ │ │ rsbseq pc, r9, r4, lsl #14 │ │ │ │ @ instruction: 0x000011b8 │ │ │ │ rsbseq pc, r9, r4, lsl #13 │ │ │ │ - rsbeq ip, lr, r8, lsr #21 │ │ │ │ - rsbeq r6, lr, r8, lsr sl │ │ │ │ - rsbeq ip, lr, sl, lsl #21 │ │ │ │ - rsbeq r6, lr, sl, lsl sl │ │ │ │ + strhteq ip, [lr], #-160 @ 0xffffff60 │ │ │ │ + rsbeq r6, lr, r0, asr #20 │ │ │ │ + mlseq lr, r2, sl, ip │ │ │ │ + rsbeq r6, lr, r2, lsr #20 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00b8f8cc │ │ │ │ addlt r4, r9, r4, lsr ip │ │ │ │ ldrbtmi r4, [ip], #-2612 @ 0xfffff5cc │ │ │ │ stmiapl r2!, {r1, r4, r9, sl, fp, ip, pc} │ │ │ │ @@ -242180,19 +242180,19 @@ │ │ │ │ ldc2 7, cr15, [ip], {24} │ │ │ │ bls 1f941c │ │ │ │ andsvs r2, r3, r5, lsl #6 │ │ │ │ @ instruction: 0xf712e7cb │ │ │ │ svclt 0x0000e924 │ │ │ │ ldrshteq pc, [r9], #-82 @ 0xffffffae @ │ │ │ │ @ instruction: 0x000011b8 │ │ │ │ - strdeq ip, [lr], #-144 @ 0xffffff70 @ │ │ │ │ - rsbeq r6, lr, r0, lsl #19 │ │ │ │ + strdeq ip, [lr], #-152 @ 0xffffff68 @ │ │ │ │ + rsbeq r6, lr, r8, lsl #19 │ │ │ │ rsbseq pc, r9, lr, lsl #11 │ │ │ │ - mlseq lr, r2, r9, ip │ │ │ │ - rsbeq r6, lr, r2, lsr #18 │ │ │ │ + mlseq lr, sl, r9, ip │ │ │ │ + rsbeq r6, lr, sl, lsr #18 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00c8f8cc │ │ │ │ addlt r4, r5, r4, lsr #18 │ │ │ │ ldrbtmi r4, [r9], #-2852 @ 0xfffff4dc │ │ │ │ ldrdge pc, [r0], #-141 @ 0xffffff73 │ │ │ │ @@ -242228,16 +242228,16 @@ │ │ │ │ andeq pc, r0, #79 @ 0x4f │ │ │ │ ldrmi sp, [r8], -r3, lsl #2 │ │ │ │ pop {r0, r2, ip, sp, pc} │ │ │ │ @ instruction: 0xf7128ff0 │ │ │ │ svclt 0x0000e8c4 │ │ │ │ ldrshteq pc, [r9], #-66 @ 0xffffffbe @ │ │ │ │ @ instruction: 0x000011b8 │ │ │ │ - rsbeq ip, lr, sl, ror #17 │ │ │ │ - rsbeq r6, lr, sl, ror r8 │ │ │ │ + strdeq ip, [lr], #-130 @ 0xffffff7e @ │ │ │ │ + rsbeq r6, lr, r2, lsl #17 │ │ │ │ rsbseq pc, r9, r2, lsl #9 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d0f8cc │ │ │ │ addlt r4, r3, r2, lsr #18 │ │ │ │ ldrbtmi r4, [r9], #-2850 @ 0xfffff4de │ │ │ │ @@ -242272,16 +242272,16 @@ │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ mrsle r0, SP_svc │ │ │ │ andlt r4, r3, r0, lsr #12 │ │ │ │ svchi 0x00f0e8bd │ │ │ │ stmda sl!, {r1, r4, r8, r9, sl, ip, sp, lr, pc}^ │ │ │ │ rsbseq pc, r9, sl, lsr r4 @ │ │ │ │ @ instruction: 0x000011b8 │ │ │ │ - rsbeq ip, lr, r6, lsr r8 │ │ │ │ - rsbeq r6, lr, r6, asr #15 │ │ │ │ + rsbeq ip, lr, lr, lsr r8 │ │ │ │ + rsbeq r6, lr, lr, asr #15 │ │ │ │ ldrsbteq pc, [r9], #-48 @ 0xffffffd0 @ │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d0f8cc │ │ │ │ smlabbcs r0, r3, r0, fp │ │ │ │ bleq 13bd54 │ │ │ │ @@ -242332,20 +242332,20 @@ │ │ │ │ stmdami sl, {r0, r1, r2, r3, r4, r5, r8, ip, sp, lr} │ │ │ │ andcc r4, ip, r8, ror r4 │ │ │ │ blx feb3d3a4 │ │ │ │ stmdbls r1, {r3, fp, lr} │ │ │ │ @ instruction: 0xf7184478 │ │ │ │ blls 17e4dc │ │ │ │ svclt 0x0000e7cd │ │ │ │ - rsbeq ip, lr, r2, lsl #15 │ │ │ │ - rsbeq r6, lr, r2, lsl r7 │ │ │ │ - rsbeq ip, lr, r6, ror #14 │ │ │ │ - strdeq r6, [lr], #-102 @ 0xffffff9a @ │ │ │ │ - rsbeq ip, lr, r0, lsr #14 │ │ │ │ - strhteq r6, [lr], #-96 @ 0xffffffa0 │ │ │ │ + rsbeq ip, lr, sl, lsl #15 │ │ │ │ + rsbeq r6, lr, sl, lsl r7 │ │ │ │ + rsbeq ip, lr, lr, ror #14 │ │ │ │ + strdeq r6, [lr], #-110 @ 0xffffff92 @ │ │ │ │ + rsbeq ip, lr, r8, lsr #14 │ │ │ │ + strhteq r6, [lr], #-104 @ 0xffffff98 │ │ │ │ mvnsmi lr, #737280 @ 0xb4000 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d0f8cc │ │ │ │ strmi r4, [ip], -lr, ror #30 │ │ │ │ ldrmi fp, [r1], r5, lsl #1 │ │ │ │ @ instruction: 0x461e447f │ │ │ │ @@ -242453,29 +242453,29 @@ │ │ │ │ bicsvc pc, r1, pc, asr #8 │ │ │ │ andcc r4, ip, r8, ror r4 │ │ │ │ @ instruction: 0xf9b6f718 │ │ │ │ @ instruction: 0xf04f4811 │ │ │ │ ldrbtmi r3, [r8], #-511 @ 0xfffffe01 │ │ │ │ blx 1d3d594 │ │ │ │ svclt 0x0000e7ee │ │ │ │ - rsbeq ip, lr, r0, asr #13 │ │ │ │ - rsbeq ip, lr, r0, lsr r6 │ │ │ │ - rsbeq r6, lr, r0, asr #11 │ │ │ │ - rsbeq ip, lr, r6, lsl r6 │ │ │ │ - rsbeq r6, lr, r6, lsr #11 │ │ │ │ - rsbeq ip, lr, r6, lsr #11 │ │ │ │ - rsbeq r6, lr, r6, lsr r5 │ │ │ │ - rsbeq ip, lr, lr, lsl #11 │ │ │ │ - rsbeq r6, lr, lr, lsl r5 │ │ │ │ - rsbeq ip, lr, r4, ror r5 │ │ │ │ - rsbeq r6, lr, r4, lsl #10 │ │ │ │ - rsbeq ip, lr, ip, asr r5 │ │ │ │ - rsbeq r6, lr, sl, ror #9 │ │ │ │ - rsbeq ip, lr, ip, lsr r5 │ │ │ │ - rsbeq r6, lr, sl, asr #9 │ │ │ │ + rsbeq ip, lr, r8, asr #13 │ │ │ │ + rsbeq ip, lr, r8, lsr r6 │ │ │ │ + rsbeq r6, lr, r8, asr #11 │ │ │ │ + rsbeq ip, lr, lr, lsl r6 │ │ │ │ + rsbeq r6, lr, lr, lsr #11 │ │ │ │ + rsbeq ip, lr, lr, lsr #11 │ │ │ │ + rsbeq r6, lr, lr, lsr r5 │ │ │ │ + mlseq lr, r6, r5, ip │ │ │ │ + rsbeq r6, lr, r6, lsr #10 │ │ │ │ + rsbeq ip, lr, ip, ror r5 │ │ │ │ + rsbeq r6, lr, ip, lsl #10 │ │ │ │ + rsbeq ip, lr, r4, ror #10 │ │ │ │ + strdeq r6, [lr], #-66 @ 0xffffffbe @ │ │ │ │ + rsbeq ip, lr, r4, asr #10 │ │ │ │ + ldrdeq r6, [lr], #-66 @ 0xffffffbe @ │ │ │ │ mvnsmi lr, sp, lsr #18 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00b0f8cc │ │ │ │ bmi f911dc │ │ │ │ blmi f913ec │ │ │ │ addlt r4, lr, sl, ror r4 │ │ │ │ @@ -242533,19 +242533,19 @@ │ │ │ │ stmdami sl, {r0, r1, r3, r4, r8, fp, ip, sp, lr, pc} │ │ │ │ ldrbtmi r4, [r8], #-1569 @ 0xfffff9df │ │ │ │ @ instruction: 0xf9d6f718 │ │ │ │ @ instruction: 0xf711e7b8 │ │ │ │ svclt 0x0000ee62 │ │ │ │ rsbseq pc, r9, r4, lsl #1 │ │ │ │ @ instruction: 0x000011b8 │ │ │ │ - mlseq lr, r2, r4, ip │ │ │ │ - rsbeq r6, lr, r2, lsr #8 │ │ │ │ + mlseq lr, sl, r4, ip │ │ │ │ + rsbeq r6, lr, sl, lsr #8 │ │ │ │ rsbseq pc, r9, r0, lsr r0 @ │ │ │ │ - rsbeq ip, lr, r6, lsl #8 │ │ │ │ - mlseq lr, r6, r3, r6 │ │ │ │ + rsbeq ip, lr, lr, lsl #8 │ │ │ │ + mlseq lr, lr, r3, r6 │ │ │ │ mvnsmi lr, sp, lsr #18 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ blhi 1baf4c │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d8f8cc │ │ │ │ ldmdbvs r1, {r1, r7, ip, sp, pc} │ │ │ │ @ instruction: 0xf8dd4606 │ │ │ │ @@ -242649,28 +242649,28 @@ │ │ │ │ ldrbtmi r0, [r8], #-1032 @ 0xfffffbf8 │ │ │ │ @ instruction: 0xf718300c │ │ │ │ bls 17dcf4 │ │ │ │ @ instruction: 0x46414810 │ │ │ │ ldrbtmi r6, [r8], #-2194 @ 0xfffff76e │ │ │ │ @ instruction: 0xf8e8f718 │ │ │ │ svclt 0x0000e784 │ │ │ │ - rsbeq ip, lr, lr, lsl r3 │ │ │ │ - rsbeq r6, lr, lr, lsr #5 │ │ │ │ - rsbeq ip, lr, r6, lsl #6 │ │ │ │ - mlseq lr, r6, r2, r6 │ │ │ │ - rsbeq ip, lr, sl, lsr #5 │ │ │ │ - rsbeq r6, lr, sl, lsr r2 │ │ │ │ - rsbeq ip, lr, r2, lsl #5 │ │ │ │ - rsbeq r6, lr, r2, lsl r2 │ │ │ │ - rsbeq ip, lr, r8, ror #4 │ │ │ │ - strdeq r6, [lr], #-24 @ 0xffffffe8 @ │ │ │ │ - rsbeq ip, lr, lr, asr #4 │ │ │ │ - ldrdeq r6, [lr], #-30 @ 0xffffffe2 @ │ │ │ │ - rsbeq ip, lr, lr, lsr #4 │ │ │ │ - mlseq lr, lr, r2, ip │ │ │ │ + rsbeq ip, lr, r6, lsr #6 │ │ │ │ + strhteq r6, [lr], #-38 @ 0xffffffda │ │ │ │ + rsbeq ip, lr, lr, lsl #6 │ │ │ │ + mlseq lr, lr, r2, r6 │ │ │ │ + strhteq ip, [lr], #-34 @ 0xffffffde │ │ │ │ + rsbeq r6, lr, r2, asr #4 │ │ │ │ + rsbeq ip, lr, sl, lsl #5 │ │ │ │ + rsbeq r6, lr, sl, lsl r2 │ │ │ │ + rsbeq ip, lr, r0, ror r2 │ │ │ │ + rsbeq r6, lr, r0, lsl #4 │ │ │ │ + rsbeq ip, lr, r6, asr r2 │ │ │ │ + rsbeq r6, lr, r6, ror #3 │ │ │ │ + rsbeq ip, lr, r6, lsr r2 │ │ │ │ + rsbeq ip, lr, r6, lsr #5 │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl fec56e88 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ stmdavs r3, {r5, r6, r7, r8, r9, sl, fp}^ │ │ │ │ strmi fp, [r4], -r3, lsl #1 │ │ │ │ ldrmi r4, [r6], -sp, lsl #12 │ │ │ │ blcs 359d08 >::_M_default_append(unsigned int)@@Base+0xd7144> │ │ │ │ @@ -242723,22 +242723,22 @@ │ │ │ │ stmdami ip, {r0, r1, r3, r6, r7, r8, ip, sp} │ │ │ │ andcc r4, ip, r8, ror r4 │ │ │ │ @ instruction: 0xff9af717 │ │ │ │ stmdbls r1, {r1, r3, fp, lr} │ │ │ │ @ instruction: 0xf7184478 │ │ │ │ blls 17dec0 │ │ │ │ svclt 0x0000e79f │ │ │ │ - rsbeq ip, lr, r2, lsl #3 │ │ │ │ - rsbeq r6, lr, r2, lsl r1 │ │ │ │ - rsbeq ip, lr, r4, ror #2 │ │ │ │ - strdeq r6, [lr], #-4 @ │ │ │ │ - rsbeq ip, lr, r2, lsr #2 │ │ │ │ - strhteq r6, [lr], #-2 │ │ │ │ - rsbeq ip, lr, r4, lsl #2 │ │ │ │ - mlseq lr, r4, r0, r6 │ │ │ │ + rsbeq ip, lr, sl, lsl #3 │ │ │ │ + rsbeq r6, lr, sl, lsl r1 │ │ │ │ + rsbeq ip, lr, ip, ror #2 │ │ │ │ + strdeq r6, [lr], #-12 @ │ │ │ │ + rsbeq ip, lr, sl, lsr #2 │ │ │ │ + strhteq r6, [lr], #-10 │ │ │ │ + rsbeq ip, lr, ip, lsl #2 │ │ │ │ + mlseq lr, ip, r0, r6 │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl fec56f98 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ stmdavs r3, {r5, r6, r7, r8, r9, sl, fp}^ │ │ │ │ strmi fp, [r5], -r3, lsl #1 │ │ │ │ ldmdavs fp, {r0, r1, r2, r3, r9, sl, lr} │ │ │ │ andle r2, r2, r9, lsl #22 │ │ │ │ @@ -242795,22 +242795,22 @@ │ │ │ │ stmdami ip, {r1, r3, r5, r6, r7, r8, ip, sp} │ │ │ │ andcc r4, ip, r8, ror r4 │ │ │ │ @ instruction: 0xff0af717 │ │ │ │ stmdbls r1, {r1, r3, fp, lr} │ │ │ │ @ instruction: 0xf7174478 │ │ │ │ blls 17fda0 │ │ │ │ svclt 0x0000e796 │ │ │ │ - rsbeq ip, lr, r2, asr r0 │ │ │ │ - rsbeq r5, lr, r2, ror #31 │ │ │ │ - rsbeq ip, lr, r4, lsr r0 │ │ │ │ - rsbeq r5, lr, r4, asr #31 │ │ │ │ - rsbeq ip, lr, r2 │ │ │ │ - mlseq lr, r2, pc, r5 @ │ │ │ │ - rsbeq fp, lr, r4, ror #31 │ │ │ │ - rsbeq r5, lr, r4, ror pc │ │ │ │ + rsbeq ip, lr, sl, asr r0 │ │ │ │ + rsbeq r5, lr, sl, ror #31 │ │ │ │ + rsbeq ip, lr, ip, lsr r0 │ │ │ │ + rsbeq r5, lr, ip, asr #31 │ │ │ │ + rsbeq ip, lr, sl │ │ │ │ + mlseq lr, sl, pc, r5 @ │ │ │ │ + rsbeq fp, lr, ip, ror #31 │ │ │ │ + rsbeq r5, lr, ip, ror pc │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl fec570b8 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldmdbvs r6, {r5, r6, r7, r8, r9, sl, fp} │ │ │ │ addlt r4, r3, sp, lsl r6 │ │ │ │ strtmi r2, [r9], -r1, lsl #6 │ │ │ │ ldmdavs r2!, {r0, r1, r2, r9, sl, lr}^ │ │ │ │ @@ -242846,22 +242846,22 @@ │ │ │ │ ldrbtmi r4, [r8], #-1569 @ 0xfffff9df │ │ │ │ @ instruction: 0xff66f717 │ │ │ │ bmi 3f9e90 │ │ │ │ @ instruction: 0x46294638 │ │ │ │ @ instruction: 0xf025447a │ │ │ │ @ instruction: 0x4620f3ff │ │ │ │ ldcllt 0, cr11, [r0, #12]! │ │ │ │ - rsbeq fp, lr, r0, lsl #31 │ │ │ │ - rsbeq r5, lr, r0, lsl pc │ │ │ │ - rsbeq fp, lr, r8, ror #30 │ │ │ │ - strdeq r5, [lr], #-232 @ 0xffffff18 @ │ │ │ │ - rsbeq ip, lr, r2 │ │ │ │ - rsbeq fp, lr, r6, lsr #30 │ │ │ │ - strhteq r5, [lr], #-230 @ 0xffffff1a │ │ │ │ - rsbeq ip, sp, r4, lsl lr │ │ │ │ + rsbeq fp, lr, r8, lsl #31 │ │ │ │ + rsbeq r5, lr, r8, lsl pc │ │ │ │ + rsbeq fp, lr, r0, ror pc │ │ │ │ + rsbeq r5, lr, r0, lsl #30 │ │ │ │ + rsbeq ip, lr, sl │ │ │ │ + rsbeq fp, lr, lr, lsr #30 │ │ │ │ + strhteq r5, [lr], #-238 @ 0xffffff12 │ │ │ │ + rsbeq ip, sp, ip, lsl lr │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ bl fec57184 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strdlt r0, [r3], r0 @ │ │ │ │ ldmdbvs r3, {r3, r4, r9, sl, lr} │ │ │ │ ldmvs sl, {r2, r8, fp, ip, pc}^ │ │ │ │ svclt 0x00a8428a │ │ │ │ @@ -242900,15 +242900,15 @@ │ │ │ │ subsmi r9, sl, r3, lsl #22 │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ andcs sp, r1, r2, lsl #2 │ │ │ │ ldclt 0, cr11, [r0, #-20]! @ 0xffffffec │ │ │ │ bl fe1bdc70 │ │ │ │ rsbseq lr, r9, r6, lsr sl │ │ │ │ @ instruction: 0x000011b8 │ │ │ │ - rsbeq fp, lr, r8, asr #28 │ │ │ │ + rsbeq fp, lr, r0, asr lr │ │ │ │ ldrshteq lr, [r9], #-158 @ 0xffffff62 │ │ │ │ mvnsmi lr, #737280 @ 0xb4000 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d0f8cc │ │ │ │ ldmdbvs r6, {r0, r2, r7, ip, sp, pc} │ │ │ │ pkhbtmi r4, r0, pc, lsl #12 @ │ │ │ │ @@ -242942,18 +242942,18 @@ │ │ │ │ ldrbtmi r7, [r8], #-382 @ 0xfffffe82 │ │ │ │ @ instruction: 0xf717300c │ │ │ │ stmdami r7, {r0, r2, r5, r6, r7, r8, sl, fp, ip, sp, lr, pc} │ │ │ │ ldrbtmi r4, [r8], #-1609 @ 0xfffff9b7 │ │ │ │ mcr2 7, 5, pc, cr0, cr7, {0} @ │ │ │ │ andlt r4, r5, r8, asr #12 │ │ │ │ mvnshi lr, #12386304 @ 0xbd0000 │ │ │ │ - strhteq fp, [lr], #-222 @ 0xffffff22 │ │ │ │ - rsbeq r5, lr, lr, asr #26 │ │ │ │ - mlseq lr, sl, sp, fp │ │ │ │ - rsbeq r5, lr, sl, lsr #26 │ │ │ │ + rsbeq fp, lr, r6, asr #27 │ │ │ │ + rsbeq r5, lr, r6, asr sp │ │ │ │ + rsbeq fp, lr, r2, lsr #27 │ │ │ │ + rsbeq r5, lr, r2, lsr sp │ │ │ │ mvnsmi lr, sp, lsr #18 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ blhi 23b5ac │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d8f8cc │ │ │ │ stmdbvs sp, {sl, sp} │ │ │ │ stmiblt sl, {r2, r3, r4, sp, lr} │ │ │ │ @@ -243027,18 +243027,18 @@ │ │ │ │ msrcc (UNDEF: 99), r0 │ │ │ │ andcc r4, ip, r8, ror r4 │ │ │ │ ldc2 7, cr15, [sl, #-92]! @ 0xffffffa4 │ │ │ │ strtmi r4, [r1], -r7, lsl #16 │ │ │ │ @ instruction: 0xf7174478 │ │ │ │ @ instruction: 0xe7cefdf5 │ │ │ │ ... │ │ │ │ - rsbeq fp, lr, r6, ror #24 │ │ │ │ - strdeq r5, [lr], #-182 @ 0xffffff4a @ │ │ │ │ - rsbeq fp, lr, r4, asr #24 │ │ │ │ - ldrdeq r5, [lr], #-180 @ 0xffffff4c @ │ │ │ │ + rsbeq fp, lr, lr, ror #24 │ │ │ │ + strdeq r5, [lr], #-190 @ 0xffffff42 @ │ │ │ │ + rsbeq fp, lr, ip, asr #24 │ │ │ │ + ldrdeq r5, [lr], #-188 @ 0xffffff44 @ │ │ │ │ ldrbmi lr, [r0, sp, lsr #18]! │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d0f8cc │ │ │ │ addlt r4, r4, r0, lsr ip │ │ │ │ @ instruction: 0x1e1f4930 │ │ │ │ @ instruction: 0xf8dd447c │ │ │ │ @@ -243086,19 +243086,19 @@ │ │ │ │ stc2 7, cr15, [r6, #92] @ 0x5c │ │ │ │ movwcs lr, #22480 @ 0x57d0 │ │ │ │ andcc pc, r0, sl, asr #17 │ │ │ │ @ instruction: 0xf711e7cc │ │ │ │ svclt 0x0000ea0e │ │ │ │ ldrhteq lr, [r9], #-116 @ 0xffffff8c │ │ │ │ @ instruction: 0x000011b8 │ │ │ │ - rsbeq fp, lr, r2, asr #23 │ │ │ │ - rsbeq r5, lr, r2, asr fp │ │ │ │ + rsbeq fp, lr, sl, asr #23 │ │ │ │ + rsbeq r5, lr, sl, asr fp │ │ │ │ rsbseq lr, r9, r0, ror #14 │ │ │ │ - rsbeq fp, lr, r6, ror #22 │ │ │ │ - strdeq r5, [lr], #-166 @ 0xffffff5a @ │ │ │ │ + rsbeq fp, lr, lr, ror #22 │ │ │ │ + strdeq r5, [lr], #-174 @ 0xffffff52 @ │ │ │ │ mvnsmi lr, #737280 @ 0xb4000 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d0f8cc │ │ │ │ addlt r4, r5, r1, lsr #24 │ │ │ │ @ instruction: 0x1e1e4921 │ │ │ │ @ instruction: 0xf8dd447c │ │ │ │ @@ -243131,16 +243131,16 @@ │ │ │ │ andcs r8, r4, #240, 6 @ 0xc0000003 │ │ │ │ @ instruction: 0xf8c92301 │ │ │ │ strb r2, [ip, r0]! │ │ │ │ ldrb r2, [r9, r5, lsl #4]! │ │ │ │ ldmib r2!, {r0, r4, r8, r9, sl, ip, sp, lr, pc} │ │ │ │ rsbseq lr, r9, r4, asr #13 │ │ │ │ @ instruction: 0x000011b8 │ │ │ │ - ldrdeq fp, [lr], #-162 @ 0xffffff5e @ │ │ │ │ - rsbeq r5, lr, r2, ror #20 │ │ │ │ + ldrdeq fp, [lr], #-170 @ 0xffffff56 @ │ │ │ │ + rsbeq r5, lr, sl, ror #20 │ │ │ │ rsbseq lr, r9, lr, ror #12 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00c8f8cc │ │ │ │ @ instruction: 0xf1b3b085 │ │ │ │ @ instruction: 0xdd4b0900 │ │ │ │ @@ -243181,17 +243181,17 @@ │ │ │ │ strls r7, [r0], #-1258 @ 0xfffffb16 │ │ │ │ @ instruction: 0xf7140092 │ │ │ │ strcc pc, [r1, -fp, lsr #27] │ │ │ │ @ instruction: 0xd1ba45b9 │ │ │ │ beq 17c5d0 │ │ │ │ andlt r4, r5, r0, asr r6 │ │ │ │ svchi 0x00f0e8bd │ │ │ │ - rsbeq fp, lr, r2, asr #20 │ │ │ │ - rsbeq fp, lr, ip, lsl sl │ │ │ │ - strhteq r5, [lr], #-146 @ 0xffffff6e │ │ │ │ + rsbeq fp, lr, sl, asr #20 │ │ │ │ + rsbeq fp, lr, r4, lsr #20 │ │ │ │ + strhteq r5, [lr], #-154 @ 0xffffff66 │ │ │ │ mvnsmi lr, sp, lsr #18 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d8f8cc │ │ │ │ @ instruction: 0x4690461e │ │ │ │ movwcs lr, #27089 @ 0x69d1 │ │ │ │ strmi fp, [ip], -r4, lsl #1 │ │ │ │ @@ -243313,22 +243313,22 @@ │ │ │ │ ldrbtmi r4, [ip], #-3597 @ 0xfffff1f3 │ │ │ │ andeq pc, ip, r4, lsl #2 │ │ │ │ @ instruction: 0xf717447e │ │ │ │ @ instruction: 0x4629fafb │ │ │ │ @ instruction: 0xf7174630 │ │ │ │ @ instruction: 0xf44ffbb7 │ │ │ │ @ instruction: 0xe7e271b1 │ │ │ │ - rsbeq fp, lr, r0, lsr #18 │ │ │ │ - strhteq r5, [lr], #-134 @ 0xffffff7a │ │ │ │ - rsbeq fp, lr, r6, lsl #17 │ │ │ │ - rsbeq r5, lr, ip, lsl r8 │ │ │ │ - rsbeq fp, lr, r2, lsl #16 │ │ │ │ - mlseq lr, r8, r7, r5 │ │ │ │ - rsbeq fp, lr, sl, asr #15 │ │ │ │ - rsbeq r5, lr, r0, ror #14 │ │ │ │ + rsbeq fp, lr, r8, lsr #18 │ │ │ │ + strhteq r5, [lr], #-142 @ 0xffffff72 │ │ │ │ + rsbeq fp, lr, lr, lsl #17 │ │ │ │ + rsbeq r5, lr, r4, lsr #16 │ │ │ │ + rsbeq fp, lr, sl, lsl #16 │ │ │ │ + rsbeq r5, lr, r0, lsr #15 │ │ │ │ + ldrdeq fp, [lr], #-114 @ 0xffffff8e @ │ │ │ │ + rsbeq r5, lr, r8, ror #14 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00b0f8cc │ │ │ │ @ instruction: 0x5694f8df │ │ │ │ @ instruction: 0xf8df460c │ │ │ │ umulllt r1, fp, r4, r6 │ │ │ │ @@ -243750,58 +243750,58 @@ │ │ │ │ ldrbtmi r9, [r8], #-2308 @ 0xfffff6fc │ │ │ │ @ instruction: 0xf854f717 │ │ │ │ strb r9, [sl], #2820 @ 0xb04 │ │ │ │ ldcl 7, cr15, [lr], {16} │ │ │ │ rsbseq lr, r9, r8, lsr #6 │ │ │ │ @ instruction: 0x000011b8 │ │ │ │ rsbseq lr, r9, r2, lsl #6 │ │ │ │ - mlseq lr, lr, r6, fp │ │ │ │ - rsbeq r5, lr, ip, lsr #12 │ │ │ │ - strdeq fp, [lr], #-84 @ 0xffffffac @ │ │ │ │ - rsbeq r5, lr, r2, lsl #11 │ │ │ │ - rsbeq fp, lr, sl, asr #9 │ │ │ │ - rsbeq r5, lr, sl, asr r4 │ │ │ │ - rsbeq fp, lr, r4, lsl #9 │ │ │ │ - rsbeq r5, lr, r4, lsl r4 │ │ │ │ - rsbeq fp, lr, r8, lsr #8 │ │ │ │ - strhteq r5, [lr], #-56 @ 0xffffffc8 │ │ │ │ - rsbeq fp, lr, sl, lsl #8 │ │ │ │ - mlseq lr, sl, r3, r5 │ │ │ │ - rsbeq fp, lr, ip, ror #7 │ │ │ │ - rsbeq r5, lr, ip, ror r3 │ │ │ │ - rsbeq fp, lr, r6, asr #7 │ │ │ │ - rsbeq r5, lr, r6, asr r3 │ │ │ │ - rsbeq fp, lr, r6, asr #6 │ │ │ │ - ldrdeq r5, [lr], #-38 @ 0xffffffda @ │ │ │ │ - strdeq fp, [lr], #-44 @ 0xffffffd4 @ │ │ │ │ - rsbeq r5, lr, ip, lsl #5 │ │ │ │ - ldrdeq fp, [lr], #-46 @ 0xffffffd2 @ │ │ │ │ - rsbeq r5, lr, lr, ror #4 │ │ │ │ - strhteq fp, [lr], #-36 @ 0xffffffdc │ │ │ │ - rsbeq r5, lr, r4, asr #4 │ │ │ │ - rsbeq fp, lr, r6, ror r2 │ │ │ │ - rsbeq r5, lr, r6, lsl #4 │ │ │ │ - rsbeq fp, lr, r2, lsr r2 │ │ │ │ - rsbeq r5, lr, r2, asr #3 │ │ │ │ - rsbeq fp, lr, r4, lsl r2 │ │ │ │ - rsbeq r5, lr, r4, lsr #3 │ │ │ │ - strdeq fp, [lr], #-22 @ 0xffffffea @ │ │ │ │ - rsbeq r5, lr, r6, lsl #3 │ │ │ │ - strhteq fp, [lr], #-18 @ 0xffffffee │ │ │ │ - rsbeq r5, lr, r2, asr #2 │ │ │ │ - mlseq lr, r4, r1, fp │ │ │ │ - rsbeq r5, lr, r4, lsr #2 │ │ │ │ - rsbeq fp, lr, sl, ror #2 │ │ │ │ - strdeq r5, [lr], #-10 @ │ │ │ │ - rsbeq fp, lr, ip, asr #2 │ │ │ │ - ldrdeq r5, [lr], #-12 @ │ │ │ │ - rsbeq fp, lr, r0, lsr #2 │ │ │ │ - strhteq r5, [lr], #-0 │ │ │ │ - rsbeq fp, lr, r2, lsl #2 │ │ │ │ - mlseq lr, r2, r0, r5 │ │ │ │ + rsbeq fp, lr, r6, lsr #13 │ │ │ │ + rsbeq r5, lr, r4, lsr r6 │ │ │ │ + strdeq fp, [lr], #-92 @ 0xffffffa4 @ │ │ │ │ + rsbeq r5, lr, sl, lsl #11 │ │ │ │ + ldrdeq fp, [lr], #-66 @ 0xffffffbe @ │ │ │ │ + rsbeq r5, lr, r2, ror #8 │ │ │ │ + rsbeq fp, lr, ip, lsl #9 │ │ │ │ + rsbeq r5, lr, ip, lsl r4 │ │ │ │ + rsbeq fp, lr, r0, lsr r4 │ │ │ │ + rsbeq r5, lr, r0, asr #7 │ │ │ │ + rsbeq fp, lr, r2, lsl r4 │ │ │ │ + rsbeq r5, lr, r2, lsr #7 │ │ │ │ + strdeq fp, [lr], #-52 @ 0xffffffcc @ │ │ │ │ + rsbeq r5, lr, r4, lsl #7 │ │ │ │ + rsbeq fp, lr, lr, asr #7 │ │ │ │ + rsbeq r5, lr, lr, asr r3 │ │ │ │ + rsbeq fp, lr, lr, asr #6 │ │ │ │ + ldrdeq r5, [lr], #-46 @ 0xffffffd2 @ │ │ │ │ + rsbeq fp, lr, r4, lsl #6 │ │ │ │ + mlseq lr, r4, r2, r5 │ │ │ │ + rsbeq fp, lr, r6, ror #5 │ │ │ │ + rsbeq r5, lr, r6, ror r2 │ │ │ │ + strhteq fp, [lr], #-44 @ 0xffffffd4 │ │ │ │ + rsbeq r5, lr, ip, asr #4 │ │ │ │ + rsbeq fp, lr, lr, ror r2 │ │ │ │ + rsbeq r5, lr, lr, lsl #4 │ │ │ │ + rsbeq fp, lr, sl, lsr r2 │ │ │ │ + rsbeq r5, lr, sl, asr #3 │ │ │ │ + rsbeq fp, lr, ip, lsl r2 │ │ │ │ + rsbeq r5, lr, ip, lsr #3 │ │ │ │ + strdeq fp, [lr], #-30 @ 0xffffffe2 @ │ │ │ │ + rsbeq r5, lr, lr, lsl #3 │ │ │ │ + strhteq fp, [lr], #-26 @ 0xffffffe6 │ │ │ │ + rsbeq r5, lr, sl, asr #2 │ │ │ │ + mlseq lr, ip, r1, fp │ │ │ │ + rsbeq r5, lr, ip, lsr #2 │ │ │ │ + rsbeq fp, lr, r2, ror r1 │ │ │ │ + rsbeq r5, lr, r2, lsl #2 │ │ │ │ + rsbeq fp, lr, r4, asr r1 │ │ │ │ + rsbeq r5, lr, r4, ror #1 │ │ │ │ + rsbeq fp, lr, r8, lsr #2 │ │ │ │ + strhteq r5, [lr], #-8 │ │ │ │ + rsbeq fp, lr, sl, lsl #2 │ │ │ │ + mlseq lr, sl, r0, r5 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00b8f8cc │ │ │ │ ldrmi fp, [r5], -r9, lsl #1 │ │ │ │ strcs r4, [r0], #-2604 @ 0xfffff5d4 │ │ │ │ strmi r4, [r8], -r7, lsl #12 │ │ │ │ @@ -243846,16 +243846,16 @@ │ │ │ │ blls 2bae90 >::_M_default_append(unsigned int)@@Base+0x382cc> │ │ │ │ svclt 0x00c84293 │ │ │ │ ldclle 3, cr2, [r5], #40 @ 0x28 │ │ │ │ ldrb r2, [r3, r3, lsl #6]! │ │ │ │ ldc 7, cr15, [ip], {16} │ │ │ │ rsbseq sp, r9, r2, asr #23 │ │ │ │ @ instruction: 0x000011b8 │ │ │ │ - strhteq sl, [lr], #-242 @ 0xffffff0e │ │ │ │ - rsbeq r4, lr, r2, asr #30 │ │ │ │ + strhteq sl, [lr], #-250 @ 0xffffff06 │ │ │ │ + rsbeq r4, lr, sl, asr #30 │ │ │ │ rsbseq sp, r9, r0, asr fp │ │ │ │ mvnsmi lr, #737280 @ 0xb4000 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00c8f8cc │ │ │ │ addlt r6, r7, ip, lsl #18 │ │ │ │ @ instruction: 0x460e461f │ │ │ │ @@ -243940,22 +243940,22 @@ │ │ │ │ vst2.8 {d20-d21}, [pc], ip │ │ │ │ @ instruction: 0x4635711b │ │ │ │ andcc r4, ip, r8, ror r4 │ │ │ │ mrc2 7, 0, pc, cr4, cr6, {0} │ │ │ │ ldrtmi r4, [r1], -r9, lsl #16 │ │ │ │ @ instruction: 0xf7164478 │ │ │ │ ldrb pc, [pc, -pc, asr #29]! @ │ │ │ │ - rsbeq sl, lr, r4, lsl #29 │ │ │ │ - rsbeq r4, lr, r4, lsl lr │ │ │ │ - rsbeq sl, lr, sl, ror #28 │ │ │ │ - rsbeq r4, lr, r0, lsl #28 │ │ │ │ - rsbeq sl, lr, r2, lsr lr │ │ │ │ - rsbeq r4, lr, r2, asr #27 │ │ │ │ - strdeq sl, [lr], #-216 @ 0xffffff28 @ │ │ │ │ - rsbeq r4, lr, r8, lsl #27 │ │ │ │ + rsbeq sl, lr, ip, lsl #29 │ │ │ │ + rsbeq r4, lr, ip, lsl lr │ │ │ │ + rsbeq sl, lr, r2, ror lr │ │ │ │ + rsbeq r4, lr, r8, lsl #28 │ │ │ │ + rsbeq sl, lr, sl, lsr lr │ │ │ │ + rsbeq r4, lr, sl, asr #27 │ │ │ │ + rsbeq sl, lr, r0, lsl #28 │ │ │ │ + mlseq lr, r0, sp, r4 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ blhi 1bc558 │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x0038f8cc │ │ │ │ @ instruction: 0x5654f8df │ │ │ │ @ instruction: 0xf8dfb0a7 │ │ │ │ @@ -244360,49 +244360,49 @@ │ │ │ │ ldrbmi r4, [r9], -r9, lsr #16 │ │ │ │ @ instruction: 0xf7164478 │ │ │ │ ldrb pc, [r9], pc, lsl #23 @ │ │ │ │ andhi pc, r0, pc, lsr #7 │ │ │ │ ... │ │ │ │ rsbseq sp, r9, r8, asr r9 │ │ │ │ @ instruction: 0x000011b8 │ │ │ │ - rsbeq sl, lr, r8, lsr sp │ │ │ │ - rsbeq sl, lr, lr, lsr #26 │ │ │ │ - rsbeq sl, lr, lr, lsl #24 │ │ │ │ - rsbeq sl, lr, r2, asr #25 │ │ │ │ - rsbeq sl, lr, sl, lsl fp │ │ │ │ - strhteq r4, [lr], #-160 @ 0xffffff60 │ │ │ │ - rsbeq sl, lr, ip, ror #21 │ │ │ │ - rsbeq r4, lr, ip, ror sl │ │ │ │ - ldrdeq sl, [lr], #-164 @ 0xffffff5c @ │ │ │ │ - rsbeq r4, lr, r4, ror #20 │ │ │ │ + rsbeq sl, lr, r0, asr #26 │ │ │ │ + rsbeq sl, lr, r6, lsr sp │ │ │ │ + rsbeq sl, lr, r6, lsl ip │ │ │ │ + rsbeq sl, lr, sl, asr #25 │ │ │ │ + rsbeq sl, lr, r2, lsr #22 │ │ │ │ + strhteq r4, [lr], #-168 @ 0xffffff58 │ │ │ │ + strdeq sl, [lr], #-164 @ 0xffffff5c @ │ │ │ │ + rsbeq r4, lr, r4, lsl #21 │ │ │ │ + ldrdeq sl, [lr], #-172 @ 0xffffff54 @ │ │ │ │ + rsbeq r4, lr, ip, ror #20 │ │ │ │ rsbseq sp, r9, r2, ror r6 │ │ │ │ - mlseq lr, r8, sl, sl │ │ │ │ - rsbeq r4, lr, r8, lsr #20 │ │ │ │ - rsbeq sl, lr, ip, ror sl │ │ │ │ - rsbeq r4, lr, ip, lsl #20 │ │ │ │ - rsbeq sl, lr, r2, asr #19 │ │ │ │ - rsbeq r4, lr, r2, asr r9 │ │ │ │ - rsbeq sl, lr, sl, lsr #19 │ │ │ │ - rsbeq r4, lr, sl, lsr r9 │ │ │ │ - rsbeq sl, lr, lr, lsl #19 │ │ │ │ - rsbeq r4, lr, lr, lsl r9 │ │ │ │ - rsbeq sl, lr, r2, ror r9 │ │ │ │ - rsbeq r4, lr, r2, lsl #18 │ │ │ │ - rsbeq sl, lr, r8, asr #18 │ │ │ │ - ldrdeq r4, [lr], #-136 @ 0xffffff78 @ │ │ │ │ - rsbeq sl, lr, r8, lsr #18 │ │ │ │ - strhteq r4, [lr], #-142 @ 0xffffff72 │ │ │ │ - strdeq sl, [lr], #-130 @ 0xffffff7e @ │ │ │ │ - rsbeq r4, lr, r2, lsl #17 │ │ │ │ - rsbeq sl, lr, sl, asr r8 │ │ │ │ - rsbeq r4, lr, sl, ror #15 │ │ │ │ - rsbeq sl, lr, r2, lsr #16 │ │ │ │ - strhteq r4, [lr], #-114 @ 0xffffff8e │ │ │ │ - rsbeq sl, lr, r8, ror r7 │ │ │ │ - rsbeq r4, lr, r8, lsl #14 │ │ │ │ + rsbeq sl, lr, r0, lsr #21 │ │ │ │ + rsbeq r4, lr, r0, lsr sl │ │ │ │ + rsbeq sl, lr, r4, lsl #21 │ │ │ │ + rsbeq r4, lr, r4, lsl sl │ │ │ │ + rsbeq sl, lr, sl, asr #19 │ │ │ │ + rsbeq r4, lr, sl, asr r9 │ │ │ │ + strhteq sl, [lr], #-146 @ 0xffffff6e │ │ │ │ + rsbeq r4, lr, r2, asr #18 │ │ │ │ + mlseq lr, r6, r9, sl │ │ │ │ + rsbeq r4, lr, r6, lsr #18 │ │ │ │ + rsbeq sl, lr, sl, ror r9 │ │ │ │ + rsbeq r4, lr, sl, lsl #18 │ │ │ │ + rsbeq sl, lr, r0, asr r9 │ │ │ │ + rsbeq r4, lr, r0, ror #17 │ │ │ │ + rsbeq sl, lr, r0, lsr r9 │ │ │ │ + rsbeq r4, lr, r6, asr #17 │ │ │ │ + strdeq sl, [lr], #-138 @ 0xffffff76 @ │ │ │ │ + rsbeq r4, lr, sl, lsl #17 │ │ │ │ + rsbeq sl, lr, r2, ror #16 │ │ │ │ + strdeq r4, [lr], #-114 @ 0xffffff8e @ │ │ │ │ + rsbeq sl, lr, sl, lsr #16 │ │ │ │ + strhteq r4, [lr], #-122 @ 0xffffff86 │ │ │ │ + rsbeq sl, lr, r0, lsl #15 │ │ │ │ + rsbeq r4, lr, r0, lsl r7 │ │ │ │ mlacs r8, r8, r8, pc @ │ │ │ │ andeq pc, r8, #18 │ │ │ │ stcge 4, cr15, [ip, #508] @ 0x1fc │ │ │ │ ldrdcc pc, [r4], -r8 │ │ │ │ blvc 13d284 │ │ │ │ blvs 93cdfc │ │ │ │ blvs ff2fd284 │ │ │ │ @@ -244482,27 +244482,27 @@ │ │ │ │ @ instruction: 0xf9dcf716 │ │ │ │ @ instruction: 0xf04f4811 │ │ │ │ ldrbtmi r3, [r8], #-511 @ 0xfffffe01 │ │ │ │ blx fe6bf540 │ │ │ │ @ instruction: 0xf70fe5e0 │ │ │ │ @ instruction: 0xf896ef22 │ │ │ │ ldrb r3, [fp], #94 @ 0x5e │ │ │ │ - rsbeq sl, lr, r0, asr #12 │ │ │ │ - ldrdeq r4, [lr], #-80 @ 0xffffffb0 @ │ │ │ │ - rsbeq sl, lr, r6, lsl #12 │ │ │ │ - rsbeq sl, lr, r6, lsl #12 │ │ │ │ - mlseq lr, r6, r5, r4 │ │ │ │ - ldrdeq sl, [lr], #-92 @ 0xffffffa4 @ │ │ │ │ - rsbeq r4, lr, ip, ror #10 │ │ │ │ - rsbeq sl, lr, r0, asr #11 │ │ │ │ - rsbeq r4, lr, r0, asr r5 │ │ │ │ - rsbeq sl, lr, r4, lsr #11 │ │ │ │ - rsbeq r4, lr, r4, lsr r5 │ │ │ │ - rsbeq sl, lr, r8, lsl #11 │ │ │ │ - rsbeq r4, lr, r6, lsl r5 │ │ │ │ + rsbeq sl, lr, r8, asr #12 │ │ │ │ + ldrdeq r4, [lr], #-88 @ 0xffffffa8 @ │ │ │ │ + rsbeq sl, lr, lr, lsl #12 │ │ │ │ + rsbeq sl, lr, lr, lsl #12 │ │ │ │ + mlseq lr, lr, r5, r4 │ │ │ │ + rsbeq sl, lr, r4, ror #11 │ │ │ │ + rsbeq r4, lr, r4, ror r5 │ │ │ │ + rsbeq sl, lr, r8, asr #11 │ │ │ │ + rsbeq r4, lr, r8, asr r5 │ │ │ │ + rsbeq sl, lr, ip, lsr #11 │ │ │ │ + rsbeq r4, lr, ip, lsr r5 │ │ │ │ + mlseq lr, r0, r5, sl │ │ │ │ + rsbeq r4, lr, lr, lsl r5 │ │ │ │ ldrbmi lr, [r0, sp, lsr #18]! │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d0f8cc │ │ │ │ strmi fp, [r6], -r4, lsl #1 │ │ │ │ ldrmi r4, [r9], r8, lsl #12 │ │ │ │ stc2l 2, cr15, [r2], #968 @ 0x3c8 │ │ │ │ @@ -244614,28 +244614,28 @@ │ │ │ │ vtst.8 d20, d0, d2 │ │ │ │ ldrbtmi r1, [r8], #-491 @ 0xfffffe15 │ │ │ │ @ instruction: 0xf716300c │ │ │ │ ldmdami r0, {r0, r1, r2, r3, r6, r7, fp, ip, sp, lr, pc} │ │ │ │ ldrbtmi r4, [r8], #-1569 @ 0xfffff9df │ │ │ │ @ instruction: 0xf98af716 │ │ │ │ svclt 0x0000e741 │ │ │ │ - rsbeq sl, lr, r8, ror #9 │ │ │ │ - rsbeq r4, lr, r8, ror r4 │ │ │ │ - ldrdeq sl, [lr], #-64 @ 0xffffffc0 @ │ │ │ │ - rsbeq r4, lr, r0, ror #8 │ │ │ │ - rsbeq sl, lr, lr, ror r4 │ │ │ │ - rsbeq r4, lr, r4, lsl r4 │ │ │ │ - strdeq sl, [lr], #-58 @ 0xffffffc6 @ │ │ │ │ - rsbeq r4, lr, sl, lsl #7 │ │ │ │ - strhteq sl, [lr], #-56 @ 0xffffffc8 │ │ │ │ - rsbeq sl, lr, r6, lsr #7 │ │ │ │ - rsbeq sl, lr, r6, lsl #7 │ │ │ │ - rsbeq r4, lr, r6, lsl r3 │ │ │ │ - rsbeq sl, lr, lr, ror #6 │ │ │ │ - strdeq r4, [lr], #-46 @ 0xffffffd2 @ │ │ │ │ + strdeq sl, [lr], #-64 @ 0xffffffc0 @ │ │ │ │ + rsbeq r4, lr, r0, lsl #9 │ │ │ │ + ldrdeq sl, [lr], #-72 @ 0xffffffb8 @ │ │ │ │ + rsbeq r4, lr, r8, ror #8 │ │ │ │ + rsbeq sl, lr, r6, lsl #9 │ │ │ │ + rsbeq r4, lr, ip, lsl r4 │ │ │ │ + rsbeq sl, lr, r2, lsl #8 │ │ │ │ + mlseq lr, r2, r3, r4 │ │ │ │ + rsbeq sl, lr, r0, asr #7 │ │ │ │ + rsbeq sl, lr, lr, lsr #7 │ │ │ │ + rsbeq sl, lr, lr, lsl #7 │ │ │ │ + rsbeq r4, lr, lr, lsl r3 │ │ │ │ + rsbeq sl, lr, r6, ror r3 │ │ │ │ + rsbeq r4, lr, r6, lsl #6 │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl fec58d44 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fb0 │ │ │ │ addlt ip, pc, ip, lsr r4 @ │ │ │ │ ldrtcs pc, [r8], #-2271 @ 0xfffff721 @ │ │ │ │ @ instruction: 0xf8df2100 │ │ │ │ @@ -244906,82 +244906,82 @@ │ │ │ │ stmdami r9, {r0, r2, r3, r7, r9, sl, fp, ip, sp, lr, pc}^ │ │ │ │ ldrbtmi r4, [r8], #-1569 @ 0xfffff9df │ │ │ │ @ instruction: 0xff48f715 │ │ │ │ svclt 0x0000e60f │ │ │ │ ldrhteq ip, [r9], #-230 @ 0xffffff1a │ │ │ │ @ instruction: 0xffffcdbd │ │ │ │ @ instruction: 0x000011b8 │ │ │ │ - ldrshteq sp, [r2], #-68 @ 0xffffffbc │ │ │ │ - strdeq sl, [lr], #-52 @ 0xffffffcc @ │ │ │ │ - rsbeq sl, lr, sl, asr #5 │ │ │ │ - rsbeq r4, lr, r8, asr r2 │ │ │ │ + ldrshteq sp, [r2], #-76 @ 0xffffffb4 │ │ │ │ + strdeq sl, [lr], #-60 @ 0xffffffc4 @ │ │ │ │ + ldrdeq sl, [lr], #-34 @ 0xffffffde @ │ │ │ │ + rsbeq r4, lr, r0, ror #4 │ │ │ │ rsbseq ip, r9, r6, ror #28 │ │ │ │ - rsbeq sl, lr, r4, ror r2 │ │ │ │ + rsbeq sl, lr, ip, ror r2 │ │ │ │ @ instruction: 0xffffe459 │ │ │ │ @ instruction: 0xffffd35f │ │ │ │ @ instruction: 0xffffe739 │ │ │ │ @ instruction: 0xffffe63b │ │ │ │ - rsbeq sl, lr, ip, ror r3 │ │ │ │ - rsbeq sl, lr, sl, lsr r2 │ │ │ │ - rsbeq r4, lr, sl, asr #3 │ │ │ │ + rsbeq sl, lr, r4, lsl #7 │ │ │ │ + rsbeq sl, lr, r2, asr #4 │ │ │ │ + ldrdeq r4, [lr], #-18 @ 0xffffffee @ │ │ │ │ andeq r0, r0, fp, asr #19 │ │ │ │ andeq r0, r0, r1, ror #8 │ │ │ │ @ instruction: 0xfffffcd3 │ │ │ │ - strdeq sl, [lr], #-24 @ 0xffffffe8 @ │ │ │ │ - rsbeq r4, lr, r8, lsl #3 │ │ │ │ - ldrdeq sl, [lr], #-30 @ 0xffffffe2 @ │ │ │ │ - rsbeq r4, lr, lr, ror #2 │ │ │ │ + rsbeq sl, lr, r0, lsl #4 │ │ │ │ + mlseq lr, r0, r1, r4 │ │ │ │ + rsbeq sl, lr, r6, ror #3 │ │ │ │ + rsbeq r4, lr, r6, ror r1 │ │ │ │ @ instruction: 0xffffe745 │ │ │ │ @ instruction: 0xffffe317 │ │ │ │ - rsbeq sl, lr, r0, lsr #3 │ │ │ │ - rsbeq r4, lr, r0, lsr r1 │ │ │ │ - rsbeq sl, lr, r6, lsl #3 │ │ │ │ - rsbeq r4, lr, ip, lsl r1 │ │ │ │ - rsbeq sl, lr, lr, asr #2 │ │ │ │ - ldrdeq r4, [lr], #-14 @ │ │ │ │ + rsbeq sl, lr, r8, lsr #3 │ │ │ │ + rsbeq r4, lr, r8, lsr r1 │ │ │ │ + rsbeq sl, lr, lr, lsl #3 │ │ │ │ + rsbeq r4, lr, r4, lsr #2 │ │ │ │ + rsbeq sl, lr, r6, asr r1 │ │ │ │ + rsbeq r4, lr, r6, ror #1 │ │ │ │ @ instruction: 0xffffe251 │ │ │ │ - rsbeq sl, lr, r2, lsr #2 │ │ │ │ - strhteq r4, [lr], #-2 │ │ │ │ + rsbeq sl, lr, sl, lsr #2 │ │ │ │ + strhteq r4, [lr], #-10 │ │ │ │ @ instruction: 0xffffcbb5 │ │ │ │ - strdeq sl, [lr], #-6 @ │ │ │ │ - rsbeq r4, lr, r6, lsl #1 │ │ │ │ + strdeq sl, [lr], #-14 @ │ │ │ │ + rsbeq r4, lr, lr, lsl #1 │ │ │ │ @ instruction: 0xffffd8ed │ │ │ │ - rsbeq sl, lr, sl, asr #1 │ │ │ │ - rsbeq r4, lr, sl, asr r0 │ │ │ │ + ldrdeq sl, [lr], #-2 @ │ │ │ │ + rsbeq r4, lr, r2, rrx │ │ │ │ andeq r0, r0, sp, asr #10 │ │ │ │ - mlseq lr, lr, r0, sl │ │ │ │ - rsbeq r4, lr, lr, lsr #32 │ │ │ │ + rsbeq sl, lr, r6, lsr #1 │ │ │ │ + rsbeq r4, lr, r6, lsr r0 │ │ │ │ @ instruction: 0xfffff2b7 │ │ │ │ - rsbeq sl, lr, sl, rrx │ │ │ │ - strdeq r3, [lr], #-250 @ 0xffffff06 @ │ │ │ │ + rsbeq sl, lr, r2, ror r0 │ │ │ │ + rsbeq r4, lr, r2 │ │ │ │ @ instruction: 0xffffe0a1 │ │ │ │ - rsbeq sl, lr, lr, lsr r0 │ │ │ │ - rsbeq r3, lr, lr, asr #31 │ │ │ │ + rsbeq sl, lr, r6, asr #32 │ │ │ │ + ldrdeq r3, [lr], #-246 @ 0xffffff0a @ │ │ │ │ @ instruction: 0xffffefef │ │ │ │ - rsbeq sl, lr, r6 │ │ │ │ - mlseq lr, r6, pc, r3 @ │ │ │ │ + rsbeq sl, lr, lr │ │ │ │ + mlseq lr, lr, pc, r3 @ │ │ │ │ @ instruction: 0xffffdc19 │ │ │ │ - ldrdeq r9, [lr], #-250 @ 0xffffff06 @ │ │ │ │ - rsbeq r3, lr, sl, ror #30 │ │ │ │ + rsbeq r9, lr, r2, ror #31 │ │ │ │ + rsbeq r3, lr, r2, ror pc │ │ │ │ @ instruction: 0xffffd65f │ │ │ │ @ instruction: 0xffffd713 │ │ │ │ - mlseq lr, ip, pc, r9 @ │ │ │ │ - rsbeq r3, lr, ip, lsr #30 │ │ │ │ + rsbeq r9, lr, r4, lsr #31 │ │ │ │ + rsbeq r3, lr, r4, lsr pc │ │ │ │ @ instruction: 0xffffda97 │ │ │ │ - rsbeq r9, lr, r0, ror pc │ │ │ │ - rsbeq r3, lr, r0, lsl #30 │ │ │ │ + rsbeq r9, lr, r8, ror pc │ │ │ │ + rsbeq r3, lr, r8, lsl #30 │ │ │ │ @ instruction: 0xffffd4ff │ │ │ │ - rsbeq r9, lr, r4, asr #30 │ │ │ │ - ldrdeq r3, [lr], #-228 @ 0xffffff1c @ │ │ │ │ + rsbeq r9, lr, ip, asr #30 │ │ │ │ + ldrdeq r3, [lr], #-236 @ 0xffffff14 @ │ │ │ │ @ instruction: 0xffffcdab │ │ │ │ - rsbeq r9, lr, r8, lsl pc │ │ │ │ - rsbeq r3, lr, r8, lsr #29 │ │ │ │ + rsbeq r9, lr, r0, lsr #30 │ │ │ │ + strhteq r3, [lr], #-224 @ 0xffffff20 │ │ │ │ @ instruction: 0xffffcd2f │ │ │ │ - rsbeq r9, lr, sl, ror #29 │ │ │ │ - rsbeq r3, lr, sl, ror lr │ │ │ │ + strdeq r9, [lr], #-226 @ 0xffffff1e @ │ │ │ │ + rsbeq r3, lr, r2, lsl #29 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ bl fec592ac │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ssub8mi r0, r4, r0 │ │ │ │ @ instruction: 0xf7ffb082 │ │ │ │ stmdacs r1, {r0, r6, r8, sl, fp, ip, sp, lr, pc} │ │ │ │ svclt 0x00084603 │ │ │ │ @@ -244992,16 +244992,16 @@ │ │ │ │ ldrbtmi r4, [r8], #-2054 @ 0xfffff7fa │ │ │ │ @ instruction: 0xf715300c │ │ │ │ stmdami r5, {r0, r2, r3, r4, r6, r7, r8, sl, fp, ip, sp, lr, pc} │ │ │ │ ldrbtmi r9, [r8], #-2305 @ 0xfffff6ff │ │ │ │ mrc2 7, 4, pc, cr8, cr5, {0} │ │ │ │ ldrmi r9, [r8], -r1, lsl #22 │ │ │ │ ldclt 0, cr11, [r0, #-8] │ │ │ │ - rsbeq r9, lr, sl, lsl #27 │ │ │ │ - rsbeq r3, lr, sl, lsl sp │ │ │ │ + mlseq lr, r2, sp, r9 │ │ │ │ + rsbeq r3, lr, r2, lsr #26 │ │ │ │ ldrbmi lr, [r0, sp, lsr #18]! │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00a0f8cc │ │ │ │ bmi 1cd3b50 │ │ │ │ blmi 1cd3984 │ │ │ │ addslt r4, r0, sl, ror r4 │ │ │ │ @@ -245112,26 +245112,26 @@ │ │ │ │ ldc2l 7, cr15, [r0], #84 @ 0x54 │ │ │ │ ldrbtmi r4, [r8], #-2064 @ 0xfffff7f0 │ │ │ │ stc2 7, cr15, [ip, #84]! @ 0x54 │ │ │ │ @ instruction: 0xf70fe775 │ │ │ │ svclt 0x0000ea38 │ │ │ │ rsbseq ip, r9, r4, lsl #18 │ │ │ │ @ instruction: 0x000011b8 │ │ │ │ - rsbseq ip, r2, r8, asr #30 │ │ │ │ - rsbeq r9, lr, lr, asr #25 │ │ │ │ - rsbeq pc, sp, ip, lsr sp @ │ │ │ │ + rsbseq ip, r2, r0, asr pc │ │ │ │ + ldrdeq r9, [lr], #-198 @ 0xffffff3a @ │ │ │ │ + rsbeq pc, sp, r4, asr #26 │ │ │ │ rsbseq ip, r9, r2, ror #16 │ │ │ │ - rsbeq r9, lr, r8, ror #24 │ │ │ │ - strhteq pc, [sp], #-198 @ 0xffffff3a @ │ │ │ │ - rsbeq r9, lr, r0, lsr ip │ │ │ │ - rsbeq r3, lr, r0, asr #23 │ │ │ │ - ldrdeq r9, [lr], #-184 @ 0xffffff48 @ │ │ │ │ - rsbeq r3, lr, r8, ror #22 │ │ │ │ - strhteq r9, [lr], #-176 @ 0xffffff50 │ │ │ │ - rsbeq ip, lr, r6, lsl lr │ │ │ │ + rsbeq r9, lr, r0, ror ip │ │ │ │ + strhteq pc, [sp], #-206 @ 0xffffff32 @ │ │ │ │ + rsbeq r9, lr, r8, lsr ip │ │ │ │ + rsbeq r3, lr, r8, asr #23 │ │ │ │ + rsbeq r9, lr, r0, ror #23 │ │ │ │ + rsbeq r3, lr, r0, ror fp │ │ │ │ + strhteq r9, [lr], #-184 @ 0xffffff48 │ │ │ │ + rsbeq ip, lr, lr, lsl lr │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x0078f8cc │ │ │ │ addslt r4, r9, r6, lsr #25 │ │ │ │ strcs r4, [r0], -r6, lsr #19 │ │ │ │ @ instruction: 0xf8df447c │ │ │ │ @@ -245297,37 +245297,37 @@ │ │ │ │ ldmdami ip, {r0, r1, r2, r3, r4, r5, r6, r8, r9, fp, ip, sp, lr, pc} │ │ │ │ mvnscc pc, pc, asr #32 │ │ │ │ @ instruction: 0xf7154478 │ │ │ │ @ instruction: 0xe7e2fc39 │ │ │ │ stmia r4, {r0, r1, r2, r3, r8, r9, sl, ip, sp, lr, pc}^ │ │ │ │ ldrshteq ip, [r9], #-108 @ 0xffffff94 │ │ │ │ @ instruction: 0x000011b8 │ │ │ │ - rsbeq r9, lr, r4, lsr #22 │ │ │ │ - rsbseq sl, r2, sl, lsl #27 │ │ │ │ - rsbeq sl, lr, sl, ror #3 │ │ │ │ - rsbeq sl, sp, r6, asr #19 │ │ │ │ - rsbeq r9, lr, lr, asr #19 │ │ │ │ - rsbeq r3, lr, lr, asr r9 │ │ │ │ - strhteq r9, [lr], #-148 @ 0xffffff6c │ │ │ │ - rsbeq pc, sp, r2, asr #20 │ │ │ │ - rsbeq r9, lr, lr, ror r9 │ │ │ │ + rsbeq r9, lr, ip, lsr #22 │ │ │ │ + @ instruction: 0x0072ad92 │ │ │ │ + strdeq sl, [lr], #-18 @ 0xffffffee @ │ │ │ │ + rsbeq sl, sp, lr, asr #19 │ │ │ │ + ldrdeq r9, [lr], #-150 @ 0xffffff6a @ │ │ │ │ + rsbeq r3, lr, r6, ror #18 │ │ │ │ + strhteq r9, [lr], #-156 @ 0xffffff64 │ │ │ │ + rsbeq pc, sp, sl, asr #20 │ │ │ │ + rsbeq r9, lr, r6, lsl #19 │ │ │ │ rsbseq ip, r9, r0, asr #10 │ │ │ │ - rsbeq r9, lr, lr, ror #18 │ │ │ │ - strdeq r3, [lr], #-142 @ 0xffffff72 @ │ │ │ │ - rsbeq r9, lr, r4, lsr r9 │ │ │ │ + rsbeq r9, lr, r6, ror r9 │ │ │ │ + rsbeq r3, lr, r6, lsl #18 │ │ │ │ rsbeq r9, lr, ip, lsr r9 │ │ │ │ - rsbeq r3, lr, ip, asr #17 │ │ │ │ - rsbeq r9, lr, lr, lsl r9 │ │ │ │ - rsbeq r3, lr, lr, lsr #17 │ │ │ │ - rsbeq r9, lr, r6, lsl #18 │ │ │ │ - mlseq lr, r4, r8, r3 │ │ │ │ - rsbeq r9, lr, r8, ror #17 │ │ │ │ - rsbeq r3, lr, r6, ror r8 │ │ │ │ - rsbeq r9, lr, lr, asr #17 │ │ │ │ - rsbeq r3, lr, ip, asr r8 │ │ │ │ + rsbeq r9, lr, r4, asr #18 │ │ │ │ + ldrdeq r3, [lr], #-132 @ 0xffffff7c @ │ │ │ │ + rsbeq r9, lr, r6, lsr #18 │ │ │ │ + strhteq r3, [lr], #-134 @ 0xffffff7a │ │ │ │ + rsbeq r9, lr, lr, lsl #18 │ │ │ │ + mlseq lr, ip, r8, r3 │ │ │ │ + strdeq r9, [lr], #-128 @ 0xffffff80 @ │ │ │ │ + rsbeq r3, lr, lr, ror r8 │ │ │ │ + ldrdeq r9, [lr], #-134 @ 0xffffff7a @ │ │ │ │ + rsbeq r3, lr, r4, ror #16 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x0088f8cc │ │ │ │ ldmmi ip, {r7, r9, sl, lr} │ │ │ │ bmi fe82e878 │ │ │ │ @ instruction: 0xf8dd4478 │ │ │ │ @@ -245483,31 +245483,31 @@ │ │ │ │ mvnscc pc, pc, asr #32 │ │ │ │ @ instruction: 0xf7154478 │ │ │ │ @ instruction: 0xf04ffac7 │ │ │ │ @ instruction: 0xe71b33ff │ │ │ │ svc 0x0050f70e │ │ │ │ rsbseq ip, r9, ip, ror #7 │ │ │ │ @ instruction: 0x000011b8 │ │ │ │ - strdeq r9, [lr], #-124 @ 0xffffff84 @ │ │ │ │ - rsbeq r9, lr, lr, asr r9 │ │ │ │ - ldrdeq r9, [lr], #-116 @ 0xffffff8c @ │ │ │ │ - rsbeq r9, lr, sl, asr r9 │ │ │ │ - rsbeq r9, lr, ip, lsr #15 │ │ │ │ - rsbeq r9, lr, r2, lsr r9 │ │ │ │ + rsbeq r9, lr, r4, lsl #16 │ │ │ │ + rsbeq r9, lr, r6, ror #18 │ │ │ │ + ldrdeq r9, [lr], #-124 @ 0xffffff84 @ │ │ │ │ + rsbeq r9, lr, r2, ror #18 │ │ │ │ + strhteq r9, [lr], #-116 @ 0xffffff8c │ │ │ │ + rsbeq r9, lr, sl, lsr r9 │ │ │ │ rsbseq ip, r9, r8, asr #6 │ │ │ │ - rsbeq r9, lr, ip, lsr r7 │ │ │ │ - ldrdeq r9, [lr], #-108 @ 0xffffff94 @ │ │ │ │ - rsbeq r9, lr, r0, asr #12 │ │ │ │ - ldrdeq r3, [lr], #-80 @ 0xffffffb0 @ │ │ │ │ - rsbeq r9, lr, r2, lsr #12 │ │ │ │ - strhteq r3, [lr], #-82 @ 0xffffffae │ │ │ │ - rsbeq r9, lr, r4, lsl #12 │ │ │ │ - mlseq lr, r4, r5, r3 │ │ │ │ - rsbeq r9, lr, sl, ror #11 │ │ │ │ - rsbeq r3, lr, r8, ror r5 │ │ │ │ + rsbeq r9, lr, r4, asr #14 │ │ │ │ + rsbeq r9, lr, r4, ror #13 │ │ │ │ + rsbeq r9, lr, r8, asr #12 │ │ │ │ + ldrdeq r3, [lr], #-88 @ 0xffffffa8 @ │ │ │ │ + rsbeq r9, lr, sl, lsr #12 │ │ │ │ + strhteq r3, [lr], #-90 @ 0xffffffa6 │ │ │ │ + rsbeq r9, lr, ip, lsl #12 │ │ │ │ + mlseq lr, ip, r5, r3 │ │ │ │ + strdeq r9, [lr], #-82 @ 0xffffffae @ │ │ │ │ + rsbeq r3, lr, r0, lsl #11 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ bl fec59ae4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, lr, r0, asr #31 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ strls r9, [r0], #-3088 @ 0xfffff3f0 │ │ │ │ stmib sp, {r0, r4, sl, fp, ip, pc}^ │ │ │ │ @@ -245527,16 +245527,16 @@ │ │ │ │ andcc r4, ip, r8, ror r4 │ │ │ │ @ instruction: 0xf9b0f715 │ │ │ │ stmdbls sp, {r0, r2, fp, lr} │ │ │ │ @ instruction: 0xf7154478 │ │ │ │ blls 4812ec │ │ │ │ andlt r4, lr, r8, lsl r6 │ │ │ │ svclt 0x0000bd10 │ │ │ │ - rsbeq r9, lr, r0, lsr r5 │ │ │ │ - rsbeq r3, lr, r0, asr #9 │ │ │ │ + rsbeq r9, lr, r8, lsr r5 │ │ │ │ + rsbeq r3, lr, r8, asr #9 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ bl fec59b58 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strdlt r0, [r3], r0 @ │ │ │ │ smlabtls r1, r8, r8, r6 │ │ │ │ stc2l 2, cr15, [r8], {241} @ 0xf1 │ │ │ │ blcs 1ce0978 │ │ │ │ @@ -245550,16 +245550,16 @@ │ │ │ │ stclt 0, cr11, [r0, #-12] │ │ │ │ blcs 1da0a9c │ │ │ │ stmvc r3, {r0, r2, r3, r5, r6, r7, r8, ip, lr, pc} │ │ │ │ blcs 128d9c │ │ │ │ stmdbvs fp, {r0, r3, r5, r6, r7, r8, ip, lr, pc} │ │ │ │ ldrdlt r6, [r3], -r8 │ │ │ │ svclt 0x0000bd00 │ │ │ │ - rsbeq r9, lr, r8, ror #9 │ │ │ │ - rsbeq r9, lr, lr, ror #12 │ │ │ │ + strdeq r9, [lr], #-64 @ 0xffffffc0 @ │ │ │ │ + rsbeq r9, lr, r6, ror r6 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ bl fec59bb4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strdlt r0, [r3], r0 @ │ │ │ │ smlabtls r1, r8, r8, r6 │ │ │ │ ldc2 2, cr15, [sl], {241} @ 0xf1 │ │ │ │ blcs 1ce09d4 │ │ │ │ @@ -245572,16 +245572,16 @@ │ │ │ │ andlt r2, r3, r0 │ │ │ │ stmdavc r3, {r8, sl, fp, ip, sp, pc}^ │ │ │ │ mvnle r2, r2, ror fp │ │ │ │ stmdbls r1, {r0, r1, r7, fp, ip, sp, lr} │ │ │ │ mvnle r2, r0, lsl #22 │ │ │ │ ldmdavs r8, {r0, r1, r3, r8, fp, sp, lr} │ │ │ │ stclt 0, cr11, [r0, #-12] │ │ │ │ - rsbeq r9, lr, ip, lsl #9 │ │ │ │ - rsbeq r9, lr, r2, lsl r6 │ │ │ │ + mlseq lr, r4, r4, r9 │ │ │ │ + rsbeq r9, lr, sl, lsl r6 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ bl fec59c0c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strdlt r0, [r3], r0 @ │ │ │ │ smlabtls r1, r8, r8, r6 │ │ │ │ stc2l 2, cr15, [lr], #-964 @ 0xfffffc3c │ │ │ │ blcs 1ce0a2c │ │ │ │ @@ -245594,16 +245594,16 @@ │ │ │ │ andlt r2, r3, r0 │ │ │ │ stmdavc r3, {r8, sl, fp, ip, sp, pc}^ │ │ │ │ mvnle r2, r2, ror fp │ │ │ │ stmdbls r1, {r0, r1, r7, fp, ip, sp, lr} │ │ │ │ mvnle r2, r0, lsl #22 │ │ │ │ ldmdavs r8, {r0, r1, r3, r8, fp, sp, lr}^ │ │ │ │ stclt 0, cr11, [r0, #-12] │ │ │ │ - rsbeq r9, lr, r4, lsr r4 │ │ │ │ - mlseq lr, r6, r5, r9 │ │ │ │ + rsbeq r9, lr, ip, lsr r4 │ │ │ │ + mlseq lr, lr, r5, r9 │ │ │ │ strlt r6, [r0, #-2322] @ 0xfffff6ee │ │ │ │ ldmvs r0, {r0, r8, fp, ip, pc} │ │ │ │ svceq 0x0040ebb1 │ │ │ │ movwcs fp, #4024 @ 0xfb8 │ │ │ │ stmdacs r0, {r0, r1, r4, r8, r9, fp, ip, lr, pc} │ │ │ │ ldmib r2, {r4, r8, sl, fp, ip, lr, pc}^ │ │ │ │ bl 1c7278 │ │ │ │ @@ -245745,28 +245745,28 @@ │ │ │ │ @ instruction: 0xf8bef715 │ │ │ │ @ instruction: 0xf70ee781 │ │ │ │ svclt 0x0000ed4a │ │ │ │ andhi pc, r0, pc, lsr #7 │ │ │ │ ... │ │ │ │ ldrshteq fp, [r9], #-234 @ 0xffffff16 │ │ │ │ @ instruction: 0x000011b8 │ │ │ │ - ldrdeq r9, [lr], #-64 @ 0xffffffc0 @ │ │ │ │ - mlseq lr, r0, r4, r9 │ │ │ │ - rsbeq r3, lr, r0, ror #4 │ │ │ │ - rsbeq r9, lr, r8, ror r4 │ │ │ │ - rsbeq r3, lr, r8, asr #4 │ │ │ │ + ldrdeq r9, [lr], #-72 @ 0xffffffb8 @ │ │ │ │ + mlseq lr, r8, r4, r9 │ │ │ │ + rsbeq r3, lr, r8, ror #4 │ │ │ │ + rsbeq r9, lr, r0, lsl #9 │ │ │ │ + rsbeq r3, lr, r0, asr r2 │ │ │ │ rsbseq fp, r9, r6, asr lr │ │ │ │ - rsbeq r9, lr, ip, lsr #8 │ │ │ │ - strdeq r3, [lr], #-28 @ 0xffffffe4 @ │ │ │ │ - strdeq r9, [lr], #-62 @ 0xffffffc2 @ │ │ │ │ - rsbeq r3, lr, lr, asr #3 │ │ │ │ - ldrdeq r9, [lr], #-50 @ 0xffffffce @ │ │ │ │ - rsbeq r3, lr, r2, lsr #3 │ │ │ │ - mlseq lr, r6, r3, r9 │ │ │ │ - rsbeq r3, lr, r6, ror #2 │ │ │ │ + rsbeq r9, lr, r4, lsr r4 │ │ │ │ + rsbeq r3, lr, r4, lsl #4 │ │ │ │ + rsbeq r9, lr, r6, lsl #8 │ │ │ │ + ldrdeq r3, [lr], #-22 @ 0xffffffea @ │ │ │ │ + ldrdeq r9, [lr], #-58 @ 0xffffffc6 @ │ │ │ │ + rsbeq r3, lr, sl, lsr #3 │ │ │ │ + mlseq lr, lr, r3, r9 │ │ │ │ + rsbeq r3, lr, lr, ror #2 │ │ │ │ ldrbmi lr, [r0, sp, lsr #18]! │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d8f8cc │ │ │ │ addlt r4, r2, sl, lsl #25 │ │ │ │ ldrmi r4, [r0], sp, lsl #12 │ │ │ │ @ instruction: 0x469a447c │ │ │ │ @@ -245902,33 +245902,33 @@ │ │ │ │ ldmdami r7, {r0, r1, r2, r3, r5, r6, r7, r8, r9, sl, sp, lr, pc} │ │ │ │ ldrbtmi r2, [r8], #-443 @ 0xfffffe45 │ │ │ │ @ instruction: 0xf714300c │ │ │ │ ldmdami r5, {r0, r2, r3, r4, r5, r7, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ mvnscc pc, pc, asr #32 │ │ │ │ @ instruction: 0xf7144478 │ │ │ │ @ instruction: 0xe7e2ff77 │ │ │ │ - rsbeq r9, lr, r4, lsr r3 │ │ │ │ - rsbeq r9, lr, r8, lsr #4 │ │ │ │ - strdeq r2, [lr], #-248 @ 0xffffff08 @ │ │ │ │ - ldrdeq r9, [lr], #-16 @ │ │ │ │ - rsbeq r2, lr, r0, lsr #31 │ │ │ │ - rsbeq r9, lr, r8, lsr #3 │ │ │ │ - rsbeq r2, lr, r8, ror pc │ │ │ │ - rsbeq r9, lr, sl, lsl #3 │ │ │ │ - rsbeq r2, lr, sl, asr pc │ │ │ │ - rsbeq r9, lr, r2, ror r1 │ │ │ │ - rsbeq r2, lr, r2, asr #30 │ │ │ │ - rsbeq r9, lr, sl, asr r1 │ │ │ │ - rsbeq r2, lr, sl, lsr #30 │ │ │ │ - rsbeq r9, lr, r2, asr #2 │ │ │ │ - rsbeq r2, lr, r0, lsl pc │ │ │ │ - rsbeq r9, lr, r4, lsr #2 │ │ │ │ - strdeq r2, [lr], #-226 @ 0xffffff1e @ │ │ │ │ - rsbeq r9, lr, sl, lsl #2 │ │ │ │ - ldrdeq r2, [lr], #-232 @ 0xffffff18 @ │ │ │ │ + rsbeq r9, lr, ip, lsr r3 │ │ │ │ + rsbeq r9, lr, r0, lsr r2 │ │ │ │ + rsbeq r3, lr, r0 │ │ │ │ + ldrdeq r9, [lr], #-24 @ 0xffffffe8 @ │ │ │ │ + rsbeq r2, lr, r8, lsr #31 │ │ │ │ + strhteq r9, [lr], #-16 │ │ │ │ + rsbeq r2, lr, r0, lsl #31 │ │ │ │ + mlseq lr, r2, r1, r9 │ │ │ │ + rsbeq r2, lr, r2, ror #30 │ │ │ │ + rsbeq r9, lr, sl, ror r1 │ │ │ │ + rsbeq r2, lr, sl, asr #30 │ │ │ │ + rsbeq r9, lr, r2, ror #2 │ │ │ │ + rsbeq r2, lr, r2, lsr pc │ │ │ │ + rsbeq r9, lr, sl, asr #2 │ │ │ │ + rsbeq r2, lr, r8, lsl pc │ │ │ │ + rsbeq r9, lr, ip, lsr #2 │ │ │ │ + strdeq r2, [lr], #-234 @ 0xffffff16 @ │ │ │ │ + rsbeq r9, lr, r2, lsl r1 │ │ │ │ + rsbeq r2, lr, r0, ror #29 │ │ │ │ mvnsmi lr, #737280 @ 0xb4000 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00a8f8cc │ │ │ │ bmi f147dc │ │ │ │ blmi f149f0 │ │ │ │ addlt r4, pc, sl, ror r4 @ │ │ │ │ @@ -245984,19 +245984,19 @@ │ │ │ │ mrc2 7, 0, pc, cr14, cr4, {0} │ │ │ │ strtmi r4, [r1], -r9, lsl #16 │ │ │ │ @ instruction: 0xf7144478 │ │ │ │ sbfx pc, r9, #29, #24 │ │ │ │ bl 1a40ca0 │ │ │ │ rsbseq fp, r9, r4, lsl #21 │ │ │ │ @ instruction: 0x000011b8 │ │ │ │ - rsbeq r9, lr, sl, asr r0 │ │ │ │ - rsbeq r2, lr, sl, lsr #28 │ │ │ │ + rsbeq r9, lr, r2, rrx │ │ │ │ + rsbeq r2, lr, r2, lsr lr │ │ │ │ rsbseq fp, r9, r8, lsr sl │ │ │ │ - rsbeq r8, lr, ip, asr #31 │ │ │ │ - mlseq lr, ip, sp, r2 │ │ │ │ + ldrdeq r8, [lr], #-244 @ 0xffffff0c @ │ │ │ │ + rsbeq r2, lr, r4, lsr #27 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00b8f8cc │ │ │ │ bmi 1bd4ae0 │ │ │ │ blmi 1bd4afc │ │ │ │ addlt r4, r9, sl, ror r4 │ │ │ │ @@ -246103,30 +246103,30 @@ │ │ │ │ ldc2 7, cr15, [r0, #-80]! @ 0xffffffb0 │ │ │ │ @ instruction: 0x46594814 │ │ │ │ @ instruction: 0xf7144478 │ │ │ │ ldrb pc, [pc, -fp, ror #27] @ │ │ │ │ b 1ec0e7c │ │ │ │ rsbseq fp, r9, r4, ror r9 │ │ │ │ @ instruction: 0x000011b8 │ │ │ │ - rsbeq r9, lr, r8, asr #2 │ │ │ │ - rsbeq r8, lr, lr, lsr #30 │ │ │ │ - strdeq r2, [lr], #-206 @ 0xffffff32 @ │ │ │ │ + rsbeq r9, lr, r0, asr r1 │ │ │ │ + rsbeq r8, lr, r6, lsr pc │ │ │ │ + rsbeq r2, lr, r6, lsl #26 │ │ │ │ rsbseq fp, r9, ip, lsl #18 │ │ │ │ - rsbeq r8, lr, r4, lsr #29 │ │ │ │ - rsbeq r2, lr, r4, ror ip │ │ │ │ - rsbeq r8, lr, sl, lsl #29 │ │ │ │ - rsbeq r2, lr, sl, asr ip │ │ │ │ - rsbeq r8, lr, r2, ror #28 │ │ │ │ - rsbeq r2, lr, r2, lsr ip │ │ │ │ - rsbeq r8, lr, r6, asr #28 │ │ │ │ - rsbeq r2, lr, r6, lsl ip │ │ │ │ - rsbeq r8, lr, sl, lsl #28 │ │ │ │ - ldrdeq r2, [lr], #-186 @ 0xffffff46 @ │ │ │ │ - strdeq r8, [lr], #-208 @ 0xffffff30 @ │ │ │ │ - rsbeq r2, lr, r0, asr #23 │ │ │ │ + rsbeq r8, lr, ip, lsr #29 │ │ │ │ + rsbeq r2, lr, ip, ror ip │ │ │ │ + mlseq lr, r2, lr, r8 │ │ │ │ + rsbeq r2, lr, r2, ror #24 │ │ │ │ + rsbeq r8, lr, sl, ror #28 │ │ │ │ + rsbeq r2, lr, sl, lsr ip │ │ │ │ + rsbeq r8, lr, lr, asr #28 │ │ │ │ + rsbeq r2, lr, lr, lsl ip │ │ │ │ + rsbeq r8, lr, r2, lsl lr │ │ │ │ + rsbeq r2, lr, r2, ror #23 │ │ │ │ + strdeq r8, [lr], #-216 @ 0xffffff28 @ │ │ │ │ + rsbeq r2, lr, r8, asr #23 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ blhi 3be74c │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x0060f8cc │ │ │ │ @ instruction: 0xb0954df0 │ │ │ │ @ instruction: 0x46924cf0 │ │ │ │ @@ -246366,46 +246366,46 @@ │ │ │ │ @ instruction: 0xf7144478 │ │ │ │ @ instruction: 0xf04ffbe1 │ │ │ │ @ instruction: 0xe6d43bff │ │ │ │ andhi pc, r0, pc, lsr #7 │ │ │ │ ... │ │ │ │ rsbseq fp, r9, r8, ror #14 │ │ │ │ @ instruction: 0x000011b8 │ │ │ │ - rsbeq r8, lr, r8, ror #26 │ │ │ │ - strdeq r8, [lr], #-202 @ 0xffffff36 @ │ │ │ │ - rsbeq r8, lr, r4, asr #24 │ │ │ │ - rsbeq r2, lr, r4, lsl sl │ │ │ │ - rsbeq r8, lr, ip, lsr #24 │ │ │ │ - strdeq r2, [lr], #-156 @ 0xffffff64 @ │ │ │ │ + rsbeq r8, lr, r0, ror sp │ │ │ │ + rsbeq r8, lr, r2, lsl #26 │ │ │ │ + rsbeq r8, lr, ip, asr #24 │ │ │ │ + rsbeq r2, lr, ip, lsl sl │ │ │ │ + rsbeq r8, lr, r4, lsr ip │ │ │ │ + rsbeq r2, lr, r4, lsl #20 │ │ │ │ rsbseq fp, r9, sl, lsl #12 │ │ │ │ - rsbeq r8, lr, lr, lsl #22 │ │ │ │ - mlseq lr, r8, sl, r8 │ │ │ │ - rsbeq r2, lr, r8, ror #16 │ │ │ │ - rsbeq r8, lr, ip, ror sl │ │ │ │ - rsbeq r2, lr, ip, asr #16 │ │ │ │ - rsbeq r8, lr, r0, ror #20 │ │ │ │ - rsbeq r2, lr, r0, lsr r8 │ │ │ │ - rsbeq r8, lr, r4, asr #20 │ │ │ │ - rsbeq r2, lr, r4, lsl r8 │ │ │ │ - rsbeq r8, lr, r8, lsr #20 │ │ │ │ - strdeq r2, [lr], #-120 @ 0xffffff88 @ │ │ │ │ - strdeq r8, [lr], #-150 @ 0xffffff6a @ │ │ │ │ - rsbeq r2, lr, r6, asr #15 │ │ │ │ - ldrdeq r8, [lr], #-158 @ 0xffffff62 @ │ │ │ │ - rsbeq r2, lr, ip, lsr #15 │ │ │ │ + rsbeq r8, lr, r6, lsl fp │ │ │ │ + rsbeq r8, lr, r0, lsr #21 │ │ │ │ + rsbeq r2, lr, r0, ror r8 │ │ │ │ + rsbeq r8, lr, r4, lsl #21 │ │ │ │ + rsbeq r2, lr, r4, asr r8 │ │ │ │ + rsbeq r8, lr, r8, ror #20 │ │ │ │ + rsbeq r2, lr, r8, lsr r8 │ │ │ │ + rsbeq r8, lr, ip, asr #20 │ │ │ │ + rsbeq r2, lr, ip, lsl r8 │ │ │ │ + rsbeq r8, lr, r0, lsr sl │ │ │ │ + rsbeq r2, lr, r0, lsl #16 │ │ │ │ + strdeq r8, [lr], #-158 @ 0xffffff62 @ │ │ │ │ + rsbeq r2, lr, lr, asr #15 │ │ │ │ + rsbeq r8, lr, r6, ror #19 │ │ │ │ + strhteq r2, [lr], #-116 @ 0xffffff8c │ │ │ │ ldrtmi r4, [r1], -r7, lsl #16 │ │ │ │ andcc r4, ip, r8, ror r4 │ │ │ │ blx ff9c1320 │ │ │ │ @ instruction: 0xf04f4805 │ │ │ │ ldrbtmi r3, [r8], #-511 @ 0xfffffe01 │ │ │ │ blx fe84132e │ │ │ │ @ instruction: 0xf70ee7b9 │ │ │ │ svclt 0x0000e828 │ │ │ │ - rsbeq r8, lr, r4, asr r9 │ │ │ │ - rsbeq r2, lr, r2, lsr #14 │ │ │ │ + rsbeq r8, lr, ip, asr r9 │ │ │ │ + rsbeq r2, lr, sl, lsr #14 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00a0f8cc │ │ │ │ addlt r4, pc, r5, ror sp @ │ │ │ │ sxtab16mi r4, r9, r5, ror #24 │ │ │ │ @ instruction: 0x461e447d │ │ │ │ @@ -246523,26 +246523,26 @@ │ │ │ │ mvnscc pc, pc, asr #32 │ │ │ │ @ instruction: 0xf7144478 │ │ │ │ strb pc, [pc, r3, lsr #21]! @ │ │ │ │ svc 0x002ef70d │ │ │ │ rsbseq fp, r9, ip, lsl #6 │ │ │ │ @ instruction: 0x000011b8 │ │ │ │ rsbseq fp, r9, r2, ror #5 │ │ │ │ - ldrdeq r8, [lr], #-142 @ 0xffffff72 @ │ │ │ │ - rsbeq r8, lr, r2, lsr #16 │ │ │ │ - ldrdeq r8, [lr], #-126 @ 0xffffff82 @ │ │ │ │ - rsbeq r2, lr, lr, lsr #11 │ │ │ │ - rsbeq r8, lr, r0, asr #15 │ │ │ │ - mlseq lr, r0, r5, r2 │ │ │ │ - rsbeq r8, lr, r2, lsr #15 │ │ │ │ - rsbeq r2, lr, r2, ror r5 │ │ │ │ - rsbeq r8, lr, r0, lsl #15 │ │ │ │ - rsbeq r2, lr, lr, asr #10 │ │ │ │ - rsbeq r8, lr, r2, ror #14 │ │ │ │ - rsbeq r2, lr, r0, lsr r5 │ │ │ │ + rsbeq r8, lr, r6, ror #17 │ │ │ │ + rsbeq r8, lr, sl, lsr #16 │ │ │ │ + rsbeq r8, lr, r6, ror #15 │ │ │ │ + strhteq r2, [lr], #-86 @ 0xffffffaa │ │ │ │ + rsbeq r8, lr, r8, asr #15 │ │ │ │ + mlseq lr, r8, r5, r2 │ │ │ │ + rsbeq r8, lr, sl, lsr #15 │ │ │ │ + rsbeq r2, lr, sl, ror r5 │ │ │ │ + rsbeq r8, lr, r8, lsl #15 │ │ │ │ + rsbeq r2, lr, r6, asr r5 │ │ │ │ + rsbeq r8, lr, sl, ror #14 │ │ │ │ + rsbeq r2, lr, r8, lsr r5 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00a0f8cc │ │ │ │ addlt r4, pc, r5, ror sp @ │ │ │ │ @ instruction: 0x46164c75 │ │ │ │ andcs r4, r4, #2097152000 @ 0x7d000000 │ │ │ │ @@ -246660,26 +246660,26 @@ │ │ │ │ mvnscc pc, pc, asr #32 │ │ │ │ @ instruction: 0xf7144478 │ │ │ │ @ instruction: 0xe7eff991 │ │ │ │ cdp 7, 1, cr15, cr12, cr13, {0} │ │ │ │ rsbseq fp, r9, r8, ror #1 │ │ │ │ @ instruction: 0x000011b8 │ │ │ │ ldrhteq fp, [r9], #-14 │ │ │ │ - strhteq r8, [lr], #-106 @ 0xffffff96 │ │ │ │ - strdeq r8, [lr], #-94 @ 0xffffffa2 @ │ │ │ │ - strhteq r8, [lr], #-90 @ 0xffffffa6 │ │ │ │ - rsbeq r2, lr, sl, lsl #7 │ │ │ │ - mlseq lr, ip, r5, r8 │ │ │ │ - rsbeq r2, lr, ip, ror #6 │ │ │ │ - rsbeq r8, lr, lr, ror r5 │ │ │ │ - rsbeq r2, lr, lr, asr #6 │ │ │ │ - rsbeq r8, lr, ip, asr r5 │ │ │ │ - rsbeq r2, lr, sl, lsr #6 │ │ │ │ - rsbeq r8, lr, lr, lsr r5 │ │ │ │ - rsbeq r2, lr, ip, lsl #6 │ │ │ │ + rsbeq r8, lr, r2, asr #13 │ │ │ │ + rsbeq r8, lr, r6, lsl #12 │ │ │ │ + rsbeq r8, lr, r2, asr #11 │ │ │ │ + mlseq lr, r2, r3, r2 │ │ │ │ + rsbeq r8, lr, r4, lsr #11 │ │ │ │ + rsbeq r2, lr, r4, ror r3 │ │ │ │ + rsbeq r8, lr, r6, lsl #11 │ │ │ │ + rsbeq r2, lr, r6, asr r3 │ │ │ │ + rsbeq r8, lr, r4, ror #10 │ │ │ │ + rsbeq r2, lr, r2, lsr r3 │ │ │ │ + rsbeq r8, lr, r6, asr #10 │ │ │ │ + rsbeq r2, lr, r4, lsl r3 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d0f8cc │ │ │ │ ldmdbvs r3, {r0, r1, r7, ip, sp, pc} │ │ │ │ strmi r2, [r6], -r3, lsl #2 │ │ │ │ stmdals ip, {r0, r1, r2, r3, r9, fp, ip, pc} │ │ │ │ @@ -246871,42 +246871,42 @@ │ │ │ │ stmdami r0!, {r0, r1, r2, r4, r6, r7, r9, sl, sp, lr, pc} │ │ │ │ tstpvc r7, r0, asr #4 @ p-variant is OBSOLETE │ │ │ │ andcc r4, ip, r8, ror r4 │ │ │ │ @ instruction: 0xff28f713 │ │ │ │ @ instruction: 0x4621481d │ │ │ │ @ instruction: 0xf7134478 │ │ │ │ strb pc, [sl], r3, ror #31 @ │ │ │ │ - rsbeq r8, lr, r8, asr #8 │ │ │ │ - rsbeq r2, lr, r8, lsl r2 │ │ │ │ - strhteq r8, [lr], #-58 @ 0xffffffc6 │ │ │ │ - rsbeq r2, lr, sl, lsl #3 │ │ │ │ - rsbeq r8, lr, r4, lsl #7 │ │ │ │ - rsbeq r2, lr, r4, asr r1 │ │ │ │ - rsbeq r8, lr, sl, ror #6 │ │ │ │ - rsbeq r2, lr, sl, lsr r1 │ │ │ │ - rsbeq r8, lr, sl, asr #6 │ │ │ │ - rsbeq r2, lr, sl, lsl r1 │ │ │ │ - rsbeq r8, lr, sl, lsr #6 │ │ │ │ - strdeq r2, [lr], #-10 @ │ │ │ │ - strdeq r8, [lr], #-38 @ 0xffffffda @ │ │ │ │ - rsbeq r2, lr, r6, asr #1 │ │ │ │ - rsbeq r8, lr, r8, asr #5 │ │ │ │ - mlseq lr, r8, r0, r2 │ │ │ │ - rsbeq r8, lr, ip, lsr #5 │ │ │ │ - rsbeq r2, lr, ip, ror r0 │ │ │ │ - mlseq lr, r0, r2, r8 │ │ │ │ - rsbeq r2, lr, r0, rrx │ │ │ │ - rsbeq r8, lr, r4, ror r2 │ │ │ │ - rsbeq r2, lr, r4, asr #32 │ │ │ │ - rsbeq r8, lr, r8, lsr #4 │ │ │ │ - strdeq r1, [lr], #-248 @ 0xffffff08 @ │ │ │ │ - strdeq r8, [lr], #-26 @ 0xffffffe6 @ │ │ │ │ - rsbeq r1, lr, sl, asr #31 │ │ │ │ - rsbeq r8, lr, r0, ror #3 │ │ │ │ - strhteq r1, [lr], #-240 @ 0xffffff10 │ │ │ │ + rsbeq r8, lr, r0, asr r4 │ │ │ │ + rsbeq r2, lr, r0, lsr #4 │ │ │ │ + rsbeq r8, lr, r2, asr #7 │ │ │ │ + mlseq lr, r2, r1, r2 │ │ │ │ + rsbeq r8, lr, ip, lsl #7 │ │ │ │ + rsbeq r2, lr, ip, asr r1 │ │ │ │ + rsbeq r8, lr, r2, ror r3 │ │ │ │ + rsbeq r2, lr, r2, asr #2 │ │ │ │ + rsbeq r8, lr, r2, asr r3 │ │ │ │ + rsbeq r2, lr, r2, lsr #2 │ │ │ │ + rsbeq r8, lr, r2, lsr r3 │ │ │ │ + rsbeq r2, lr, r2, lsl #2 │ │ │ │ + strdeq r8, [lr], #-46 @ 0xffffffd2 @ │ │ │ │ + rsbeq r2, lr, lr, asr #1 │ │ │ │ + ldrdeq r8, [lr], #-32 @ 0xffffffe0 @ │ │ │ │ + rsbeq r2, lr, r0, lsr #1 │ │ │ │ + strhteq r8, [lr], #-36 @ 0xffffffdc │ │ │ │ + rsbeq r2, lr, r4, lsl #1 │ │ │ │ + mlseq lr, r8, r2, r8 │ │ │ │ + rsbeq r2, lr, r8, rrx │ │ │ │ + rsbeq r8, lr, ip, ror r2 │ │ │ │ + rsbeq r2, lr, ip, asr #32 │ │ │ │ + rsbeq r8, lr, r0, lsr r2 │ │ │ │ + rsbeq r2, lr, r0 │ │ │ │ + rsbeq r8, lr, r2, lsl #4 │ │ │ │ + ldrdeq r1, [lr], #-242 @ 0xffffff0e @ │ │ │ │ + rsbeq r8, lr, r8, ror #3 │ │ │ │ + strhteq r1, [lr], #-248 @ 0xffffff08 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d0f8cc │ │ │ │ ldmdbvs r3, {r2, r3, r4, r9, sl, lr} │ │ │ │ addlt r4, r3, r5, lsr sl │ │ │ │ strmi r4, [r5], -r1, lsr #12 │ │ │ │ @@ -246958,22 +246958,22 @@ │ │ │ │ andcc r4, ip, r8, ror r4 │ │ │ │ mrc2 7, 3, pc, cr14, cr3, {0} │ │ │ │ ldrbmi r4, [r9], -fp, lsl #16 │ │ │ │ @ instruction: 0xf7134478 │ │ │ │ uasxmi pc, r8, r9 @ │ │ │ │ pop {r0, r1, ip, sp, pc} │ │ │ │ svclt 0x00008ff0 │ │ │ │ - rsbeq r8, lr, r4, lsl #3 │ │ │ │ - rsbeq sl, pc, r2, ror sl @ │ │ │ │ - rsbseq r3, r1, sl, ror r2 │ │ │ │ - rsbeq r8, lr, r4, asr #1 │ │ │ │ - mlseq lr, r4, lr, r1 │ │ │ │ - rsbeq r8, sp, r8, ror #27 │ │ │ │ - rsbeq r8, lr, ip, lsl #1 │ │ │ │ - rsbeq r1, lr, ip, asr lr │ │ │ │ + rsbeq r8, lr, ip, lsl #3 │ │ │ │ + rsbeq sl, pc, sl, ror sl @ │ │ │ │ + rsbseq r3, r1, r2, lsl #5 │ │ │ │ + rsbeq r8, lr, ip, asr #1 │ │ │ │ + mlseq lr, ip, lr, r1 │ │ │ │ + strdeq r8, [sp], #-208 @ 0xffffff30 @ │ │ │ │ + mlseq lr, r4, r0, r8 │ │ │ │ + rsbeq r1, lr, r4, ror #28 │ │ │ │ mvnsmi lr, #737280 @ 0xb4000 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d8f8cc │ │ │ │ ldmdavs fp, {r0, r1, r2, r3, r4, r9, sl, lr} │ │ │ │ strmi fp, [r6], -r3, lsl #1 │ │ │ │ ldrdhi pc, [r8], -r3 │ │ │ │ @@ -247028,21 +247028,21 @@ │ │ │ │ stmdami fp, {r4, r5, r6, r7, r8, r9, pc} │ │ │ │ ldrbtmi r2, [r8], #-416 @ 0xfffffe60 │ │ │ │ @ instruction: 0xf713300c │ │ │ │ stmdami r9, {r0, r1, r2, r3, r5, r6, r7, r8, sl, fp, ip, sp, lr, pc} │ │ │ │ ldrbtmi r4, [r8], #-1569 @ 0xfffff9df │ │ │ │ mcr2 7, 5, pc, cr10, cr3, {0} @ │ │ │ │ svclt 0x0000e7bb │ │ │ │ - strdeq r7, [lr], #-244 @ 0xffffff0c @ │ │ │ │ - rsbeq r1, lr, r4, asr #27 │ │ │ │ + strdeq r7, [lr], #-252 @ 0xffffff04 @ │ │ │ │ + rsbeq r1, lr, ip, asr #27 │ │ │ │ + rsbeq r7, lr, r4, ror #31 │ │ │ │ + strhteq r1, [lr], #-212 @ 0xffffff2c │ │ │ │ ldrdeq r7, [lr], #-252 @ 0xffffff04 @ │ │ │ │ - rsbeq r1, lr, ip, lsr #27 │ │ │ │ - ldrdeq r7, [lr], #-244 @ 0xffffff0c @ │ │ │ │ - rsbeq r7, lr, lr, ror #30 │ │ │ │ - rsbeq r1, lr, lr, lsr sp │ │ │ │ + rsbeq r7, lr, r6, ror pc │ │ │ │ + rsbeq r1, lr, r6, asr #26 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ bl fec5b2e8 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ bmi 648090 │ │ │ │ blmi 670304 │ │ │ │ ldrbtmi r4, [sl], #-1540 @ 0xfffff9fc │ │ │ │ ldmpl r3, {r3, r9, sl, lr}^ │ │ │ │ @@ -247062,15 +247062,15 @@ │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ mrsle r0, LR_svc │ │ │ │ andlt r2, r4, r1 │ │ │ │ @ instruction: 0xf70dbd10 │ │ │ │ svclt 0x0000eaf8 │ │ │ │ rsbseq sl, r9, sl, lsl r9 │ │ │ │ @ instruction: 0x000011b8 │ │ │ │ - rsbeq r7, lr, r0, lsr #30 │ │ │ │ + rsbeq r7, lr, r8, lsr #30 │ │ │ │ rsbseq sl, r9, r8, ror #17 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00c8f8cc │ │ │ │ addlt r6, r5, r2, lsl r9 │ │ │ │ ldmib sp, {r0, r4, r7, fp, sp, lr}^ │ │ │ │ @@ -247110,18 +247110,18 @@ │ │ │ │ andcc r4, ip, r8, ror r4 │ │ │ │ stc2l 7, cr15, [lr, #-76] @ 0xffffffb4 │ │ │ │ strtmi r4, [r1], -r7, lsl #16 │ │ │ │ @ instruction: 0xf7134478 │ │ │ │ strtmi pc, [r0], -r9, lsl #28 │ │ │ │ pop {r0, r2, ip, sp, pc} │ │ │ │ svclt 0x00008ff0 │ │ │ │ - rsbeq r7, lr, r6, asr lr │ │ │ │ - rsbeq r1, lr, r6, lsr #24 │ │ │ │ - rsbeq r7, lr, ip, lsr #28 │ │ │ │ - strdeq r1, [lr], #-188 @ 0xffffff44 @ │ │ │ │ + rsbeq r7, lr, lr, asr lr │ │ │ │ + rsbeq r1, lr, lr, lsr #24 │ │ │ │ + rsbeq r7, lr, r4, lsr lr │ │ │ │ + rsbeq r1, lr, r4, lsl #24 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ blhi 43f6dc │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x0058f8cc │ │ │ │ strbtmi pc, [r0], #-2271 @ 0xfffff721 @ │ │ │ │ @ instruction: 0xf8df4615 │ │ │ │ @@ -247401,35 +247401,35 @@ │ │ │ │ ldrbtmi r3, [r8], #-511 @ 0xfffffe01 │ │ │ │ blx ff3422d2 │ │ │ │ ldmcc pc!, {r0, r1, r2, r3, r6, ip, sp, lr, pc}^ @ │ │ │ │ svclt 0x0000e795 │ │ │ │ ... │ │ │ │ ldrsbteq sl, [r9], #-116 @ 0xffffff8c │ │ │ │ @ instruction: 0x000011b8 │ │ │ │ - strhteq r7, [lr], #-216 @ 0xffffff28 │ │ │ │ - rsbeq r7, lr, sl, lsr #21 │ │ │ │ + rsbeq r7, lr, r0, asr #27 │ │ │ │ + strhteq r7, [lr], #-162 @ 0xffffff5e │ │ │ │ rsbseq sl, r9, r6, asr r4 │ │ │ │ - rsbeq r7, lr, r0, lsl sl │ │ │ │ - rsbeq r1, lr, r0, ror #15 │ │ │ │ - rsbeq r7, lr, r0, ror #19 │ │ │ │ - strhteq r1, [lr], #-112 @ 0xffffff90 │ │ │ │ - rsbeq r7, lr, r4, asr #19 │ │ │ │ - mlseq lr, r4, r7, r1 │ │ │ │ - rsbeq r7, lr, ip, lsr #19 │ │ │ │ - rsbeq r1, lr, sl, ror r7 │ │ │ │ + rsbeq r7, lr, r8, lsl sl │ │ │ │ + rsbeq r1, lr, r8, ror #15 │ │ │ │ + rsbeq r7, lr, r8, ror #19 │ │ │ │ + strhteq r1, [lr], #-120 @ 0xffffff88 │ │ │ │ + rsbeq r7, lr, ip, asr #19 │ │ │ │ + mlseq lr, ip, r7, r1 │ │ │ │ + strhteq r7, [lr], #-148 @ 0xffffff6c │ │ │ │ + rsbeq r1, lr, r2, lsl #15 │ │ │ │ ldrtmi r4, [r1], -r7, lsl #16 │ │ │ │ andcc r4, ip, r8, ror r4 │ │ │ │ blx ff942320 │ │ │ │ @ instruction: 0xf04f4805 │ │ │ │ ldrbtmi r3, [r8], #-511 @ 0xfffffe01 │ │ │ │ blx fe7c232e │ │ │ │ @ instruction: 0xf70de7d0 │ │ │ │ svclt 0x0000e826 │ │ │ │ - rsbeq r7, lr, r0, asr r9 │ │ │ │ - rsbeq r1, lr, lr, lsl r7 │ │ │ │ + rsbeq r7, lr, r8, asr r9 │ │ │ │ + rsbeq r1, lr, r6, lsr #14 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x0088f8cc │ │ │ │ addslt r4, r5, r5, lsr #27 │ │ │ │ ldrmi r4, [fp], r5, lsr #25 │ │ │ │ movwcs r4, #5245 @ 0x147d │ │ │ │ @@ -247595,30 +247595,30 @@ │ │ │ │ ldrbtmi r3, [r8], #-511 @ 0xfffffe01 │ │ │ │ blx 11c25dc │ │ │ │ @ instruction: 0xf70ce7ef │ │ │ │ svclt 0x0000eece │ │ │ │ rsbseq sl, r9, r8, lsl #6 │ │ │ │ @ instruction: 0x000011b8 │ │ │ │ ldrsbteq sl, [r9], #-46 @ 0xffffffd2 │ │ │ │ - ldrdeq r7, [lr], #-134 @ 0xffffff7a @ │ │ │ │ - strdeq r7, [lr], #-112 @ 0xffffff90 @ │ │ │ │ - rsbeq r7, lr, ip, ror r7 │ │ │ │ - rsbeq r1, lr, ip, asr #10 │ │ │ │ - rsbeq r7, lr, r0, ror #14 │ │ │ │ - rsbeq r1, lr, r0, lsr r5 │ │ │ │ - rsbeq r7, lr, r4, lsl r7 │ │ │ │ - rsbeq r1, lr, r4, ror #9 │ │ │ │ - strdeq r7, [lr], #-102 @ 0xffffff9a @ │ │ │ │ - rsbeq r1, lr, r6, asr #9 │ │ │ │ - ldrdeq r7, [lr], #-104 @ 0xffffff98 @ │ │ │ │ - rsbeq r1, lr, r8, lsr #9 │ │ │ │ - strhteq r7, [lr], #-110 @ 0xffffff92 │ │ │ │ - rsbeq r1, lr, ip, lsl #9 │ │ │ │ - rsbeq r7, lr, r0, lsr #13 │ │ │ │ - rsbeq r1, lr, lr, ror #8 │ │ │ │ + ldrdeq r7, [lr], #-142 @ 0xffffff72 @ │ │ │ │ + strdeq r7, [lr], #-120 @ 0xffffff88 @ │ │ │ │ + rsbeq r7, lr, r4, lsl #15 │ │ │ │ + rsbeq r1, lr, r4, asr r5 │ │ │ │ + rsbeq r7, lr, r8, ror #14 │ │ │ │ + rsbeq r1, lr, r8, lsr r5 │ │ │ │ + rsbeq r7, lr, ip, lsl r7 │ │ │ │ + rsbeq r1, lr, ip, ror #9 │ │ │ │ + strdeq r7, [lr], #-110 @ 0xffffff92 @ │ │ │ │ + rsbeq r1, lr, lr, asr #9 │ │ │ │ + rsbeq r7, lr, r0, ror #13 │ │ │ │ + strhteq r1, [lr], #-64 @ 0xffffffc0 │ │ │ │ + rsbeq r7, lr, r6, asr #13 │ │ │ │ + mlseq lr, r4, r4, r1 │ │ │ │ + rsbeq r7, lr, r8, lsr #13 │ │ │ │ + rsbeq r1, lr, r6, ror r4 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00b8f8cc │ │ │ │ addlt r4, r9, r7, ror #24 │ │ │ │ blcs 116f98 │ │ │ │ stmdapl r1!, {r2, r3, r4, r5, r6, sl, lr}^ │ │ │ │ @@ -247721,29 +247721,29 @@ │ │ │ │ ldmdami r4, {r0, r3, r7, fp, ip, sp, lr, pc} │ │ │ │ ldrbtmi r4, [r8], #-1569 @ 0xfffff9df │ │ │ │ @ instruction: 0xf944f713 │ │ │ │ @ instruction: 0xf70ce796 │ │ │ │ svclt 0x0000edd0 │ │ │ │ rsbseq sl, r9, r4, lsl r0 │ │ │ │ @ instruction: 0x000011b8 │ │ │ │ - rsbeq r7, lr, r2, ror r5 │ │ │ │ - rsbeq r1, lr, r2, asr #6 │ │ │ │ - rsbeq r7, lr, sl, asr r5 │ │ │ │ - rsbeq r1, lr, sl, lsr #6 │ │ │ │ + rsbeq r7, lr, sl, ror r5 │ │ │ │ + rsbeq r1, lr, sl, asr #6 │ │ │ │ + rsbeq r7, lr, r2, ror #10 │ │ │ │ + rsbeq r1, lr, r2, lsr r3 │ │ │ │ rsbseq r9, r9, r8, lsr pc │ │ │ │ - rsbeq r7, lr, r2, lsl r5 │ │ │ │ - rsbeq r1, lr, r2, ror #5 │ │ │ │ - strdeq r7, [lr], #-70 @ 0xffffffba @ │ │ │ │ - rsbeq r1, lr, r6, asr #5 │ │ │ │ - ldrdeq r7, [lr], #-74 @ 0xffffffb6 @ │ │ │ │ - rsbeq r1, lr, sl, lsr #5 │ │ │ │ - strhteq r7, [lr], #-78 @ 0xffffffb2 │ │ │ │ - rsbeq r1, lr, lr, lsl #5 │ │ │ │ - rsbeq r7, lr, r2, lsr #9 │ │ │ │ - rsbeq r1, lr, r2, ror r2 │ │ │ │ + rsbeq r7, lr, sl, lsl r5 │ │ │ │ + rsbeq r1, lr, sl, ror #5 │ │ │ │ + strdeq r7, [lr], #-78 @ 0xffffffb2 @ │ │ │ │ + rsbeq r1, lr, lr, asr #5 │ │ │ │ + rsbeq r7, lr, r2, ror #9 │ │ │ │ + strhteq r1, [lr], #-34 @ 0xffffffde │ │ │ │ + rsbeq r7, lr, r6, asr #9 │ │ │ │ + mlseq lr, r6, r2, r1 │ │ │ │ + rsbeq r7, lr, sl, lsr #9 │ │ │ │ + rsbeq r1, lr, sl, ror r2 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ blhi 240098 │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00a0f8cc │ │ │ │ ldrmi fp, [r3], fp, lsl #1 │ │ │ │ ldrmi r4, [r9], r8, asr #21 │ │ │ │ @@ -247945,20 +247945,20 @@ │ │ │ │ @ instruction: 0xf7124478 │ │ │ │ blls 244d24 │ │ │ │ svclt 0x0000e6b9 │ │ │ │ ... │ │ │ │ rsbseq r9, r9, r8, lsl lr │ │ │ │ @ instruction: 0x000011b8 │ │ │ │ rsbseq r9, r9, lr, lsl #27 │ │ │ │ - rsbeq r7, lr, r2, lsl #4 │ │ │ │ - ldrdeq r0, [lr], #-242 @ 0xffffff0e @ │ │ │ │ - rsbeq r7, lr, r6, asr #2 │ │ │ │ - rsbeq r0, lr, r6, lsl pc │ │ │ │ - rsbeq r7, lr, r8, lsr #2 │ │ │ │ - strdeq r0, [lr], #-232 @ 0xffffff18 @ │ │ │ │ + rsbeq r7, lr, sl, lsl #4 │ │ │ │ + ldrdeq r0, [lr], #-250 @ 0xffffff06 @ │ │ │ │ + rsbeq r7, lr, lr, asr #2 │ │ │ │ + rsbeq r0, lr, lr, lsl pc │ │ │ │ + rsbeq r7, lr, r0, lsr r1 │ │ │ │ + rsbeq r0, lr, r0, lsl #30 │ │ │ │ vst4.8 {d25-d28}, [pc], r4 │ │ │ │ stmdami r5!, {r0, r2, r5, r6, r8, ip, sp, lr} │ │ │ │ andcc r4, ip, r8, ror r4 │ │ │ │ mcr2 7, 5, pc, cr6, cr2, {0} @ │ │ │ │ stmdbls r4, {r0, r1, r5, fp, lr} │ │ │ │ @ instruction: 0xf7124478 │ │ │ │ blls 244cd8 │ │ │ │ @@ -247990,24 +247990,24 @@ │ │ │ │ andcc r4, ip, r8, ror r4 │ │ │ │ mcr2 7, 3, pc, cr10, cr2, {0} @ │ │ │ │ stmdbls r4, {r0, r2, r3, fp, lr} │ │ │ │ @ instruction: 0xf7124478 │ │ │ │ blls 244c60 │ │ │ │ @ instruction: 0xf70ce657 │ │ │ │ svclt 0x0000ebb0 │ │ │ │ - ldrdeq r7, [lr], #-12 @ │ │ │ │ - rsbeq r0, lr, ip, lsr #29 │ │ │ │ - strhteq r7, [lr], #-14 │ │ │ │ - rsbeq r0, lr, lr, lsl #29 │ │ │ │ - rsbeq r7, lr, r0, lsr #1 │ │ │ │ - rsbeq r0, lr, r0, ror lr │ │ │ │ - rsbeq r7, lr, r2, lsl #1 │ │ │ │ - rsbeq r0, lr, r2, asr lr │ │ │ │ - rsbeq r7, lr, r4, rrx │ │ │ │ - rsbeq r0, lr, r4, lsr lr │ │ │ │ + rsbeq r7, lr, r4, ror #1 │ │ │ │ + strhteq r0, [lr], #-228 @ 0xffffff1c │ │ │ │ + rsbeq r7, lr, r6, asr #1 │ │ │ │ + mlseq lr, r6, lr, r0 │ │ │ │ + rsbeq r7, lr, r8, lsr #1 │ │ │ │ + rsbeq r0, lr, r8, ror lr │ │ │ │ + rsbeq r7, lr, sl, lsl #1 │ │ │ │ + rsbeq r0, lr, sl, asr lr │ │ │ │ + rsbeq r7, lr, ip, rrx │ │ │ │ + rsbeq r0, lr, ip, lsr lr │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00b0f8cc │ │ │ │ addlt r4, fp, r0, lsr sp │ │ │ │ @ instruction: 0xf1b34c30 │ │ │ │ ldrbtmi r0, [sp], #-2816 @ 0xfffff500 │ │ │ │ @@ -248055,16 +248055,16 @@ │ │ │ │ andvs r3, sl, r0 │ │ │ │ strb r2, [r2, r1, lsl #6]! │ │ │ │ ldrdgt lr, [r4, -sp] │ │ │ │ @ instruction: 0xf70ce7f1 │ │ │ │ svclt 0x0000eb32 │ │ │ │ ldrshteq r9, [r9], #-154 @ 0xffffff66 │ │ │ │ @ instruction: 0x000011b8 │ │ │ │ - rsbeq r6, lr, r6, lsr #31 │ │ │ │ - rsbeq r0, lr, r6, ror sp │ │ │ │ + rsbeq r6, lr, lr, lsr #31 │ │ │ │ + rsbeq r0, lr, lr, ror sp │ │ │ │ rsbseq r9, r9, r2, lsl #19 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00b8f8cc │ │ │ │ stcmi 0, cr11, [sl], #-548 @ 0xfffffddc │ │ │ │ @ instruction: 0x1e1f492a │ │ │ │ @@ -248108,16 +248108,16 @@ │ │ │ │ stmdbls r3, {r0, r1, r2, r3, r4, r6, r7, r8, r9, sl, sp, lr, pc} │ │ │ │ strmi r2, [r3], -r7, lsl #4 │ │ │ │ ldrb r6, [sl, sl] │ │ │ │ b ff342dd0 │ │ │ │ rsbseq r9, r9, r4, lsl r9 │ │ │ │ @ instruction: 0x000011b8 │ │ │ │ ldrhteq r9, [r9], #-138 @ 0xffffff76 │ │ │ │ - rsbeq r6, lr, r0, lsr #29 │ │ │ │ - rsbeq r0, lr, r0, ror ip │ │ │ │ + rsbeq r6, lr, r8, lsr #29 │ │ │ │ + rsbeq r0, lr, r8, ror ip │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ blhi 240674 │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00c0f8cc │ │ │ │ smlabbcs r4, r3, r0, fp │ │ │ │ beq 14189c │ │ │ │ @@ -248169,15 +248169,15 @@ │ │ │ │ andlt r2, r3, r1 │ │ │ │ blhi 240580 │ │ │ │ svchi 0x00f0e8bd │ │ │ │ strbmi r4, [fp], -r3, lsl #20 │ │ │ │ ldrtmi r2, [r8], -r0, lsl #2 │ │ │ │ @ instruction: 0xf020447a │ │ │ │ ubfx pc, fp, #4, #1 │ │ │ │ - ldrdeq r6, [lr], #-220 @ 0xffffff24 @ │ │ │ │ + rsbeq r6, lr, r4, ror #27 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ blhi 240764 │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00c0f8cc │ │ │ │ strcs fp, [r4, #-131] @ 0xffffff7d │ │ │ │ ldrne lr, [r1], #-2525 @ 0xfffff623 │ │ │ │ @@ -248389,30 +248389,30 @@ │ │ │ │ mvnscc pc, pc, asr #32 │ │ │ │ @ instruction: 0xf7124478 │ │ │ │ strb pc, [pc, fp, lsl #24]! @ │ │ │ │ ldm r6, {r2, r3, r8, r9, sl, ip, sp, lr, pc} │ │ │ │ rsbseq r9, r9, ip, lsl #13 │ │ │ │ @ instruction: 0x000011b8 │ │ │ │ rsbseq r9, r9, r4, ror #12 │ │ │ │ - rsbeq r6, lr, r2, ror #24 │ │ │ │ - rsbeq r6, lr, r4, lsl #23 │ │ │ │ - rsbeq r6, lr, lr, lsl #22 │ │ │ │ - ldrdeq r0, [lr], #-142 @ 0xffffff72 @ │ │ │ │ - strdeq r6, [lr], #-162 @ 0xffffff5e @ │ │ │ │ - rsbeq r0, lr, r2, asr #17 │ │ │ │ - rsbeq r6, lr, r6, lsr #21 │ │ │ │ - rsbeq r0, lr, r6, ror r8 │ │ │ │ - rsbeq r6, lr, r8, lsl #21 │ │ │ │ - rsbeq r0, lr, r8, asr r8 │ │ │ │ - rsbeq r6, lr, sl, ror #20 │ │ │ │ - rsbeq r0, lr, sl, lsr r8 │ │ │ │ - rsbeq r6, lr, r0, asr sl │ │ │ │ - rsbeq r0, lr, lr, lsl r8 │ │ │ │ - rsbeq r6, lr, r2, lsr sl │ │ │ │ - rsbeq r0, lr, r0, lsl #16 │ │ │ │ + rsbeq r6, lr, sl, ror #24 │ │ │ │ + rsbeq r6, lr, ip, lsl #23 │ │ │ │ + rsbeq r6, lr, r6, lsl fp │ │ │ │ + rsbeq r0, lr, r6, ror #17 │ │ │ │ + strdeq r6, [lr], #-170 @ 0xffffff56 @ │ │ │ │ + rsbeq r0, lr, sl, asr #17 │ │ │ │ + rsbeq r6, lr, lr, lsr #21 │ │ │ │ + rsbeq r0, lr, lr, ror r8 │ │ │ │ + mlseq lr, r0, sl, r6 │ │ │ │ + rsbeq r0, lr, r0, ror #16 │ │ │ │ + rsbeq r6, lr, r2, ror sl │ │ │ │ + rsbeq r0, lr, r2, asr #16 │ │ │ │ + rsbeq r6, lr, r8, asr sl │ │ │ │ + rsbeq r0, lr, r6, lsr #16 │ │ │ │ + rsbeq r6, lr, sl, lsr sl │ │ │ │ + rsbeq r0, lr, r8, lsl #16 │ │ │ │ mvnsmi lr, #737280 @ 0xb4000 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ blhi 240b10 │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d0f8cc │ │ │ │ strcs r9, [r1], #-3342 @ 0xfffff2f2 │ │ │ │ stcls 0, cr6, [ip], {44} @ 0x2c │ │ │ │ @@ -248448,15 +248448,15 @@ │ │ │ │ movweq pc, #4361 @ 0x1109 @ │ │ │ │ addsmi r4, sl, #160432128 @ 0x9900000 │ │ │ │ ldrb sp, [r3, sl, asr #3]! │ │ │ │ strbmi r4, [fp], -r3, lsl #20 │ │ │ │ ldrtmi r2, [r0], -r0, lsl #2 │ │ │ │ @ instruction: 0xf020447a │ │ │ │ strb pc, [r8, sp, lsr #32]! @ │ │ │ │ - rsbeq r6, lr, r0, lsl #19 │ │ │ │ + rsbeq r6, lr, r8, lsl #19 │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl fec5c908 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fb8 │ │ │ │ addlt r2, sp, r4, lsr #10 │ │ │ │ strcc pc, [r0, #-2271]! @ 0xfffff721 │ │ │ │ ldrbtmi r4, [sl], #-1542 @ 0xfffff9fa │ │ │ │ @@ -248782,96 +248782,96 @@ │ │ │ │ ldrb pc, [r6, #2301] @ 0x8fd @ │ │ │ │ @ instruction: 0xffffffff │ │ │ │ svcvc 0x00efffff │ │ │ │ ... │ │ │ │ smlawbmi lr, r0, r4, r8 │ │ │ │ ldrshteq r9, [r9], #-38 @ 0xffffffda │ │ │ │ @ instruction: 0x000011b8 │ │ │ │ - rsbeq r6, lr, r4, lsl #18 │ │ │ │ + rsbeq r6, lr, ip, lsl #18 │ │ │ │ @ instruction: 0xfffffa63 │ │ │ │ @ instruction: 0xfffffb4b │ │ │ │ @ instruction: 0xffffe1b1 │ │ │ │ @ instruction: 0xffffe9db │ │ │ │ - rsbeq r6, lr, ip, lsr #18 │ │ │ │ - rsbeq r6, lr, r6, lsr #21 │ │ │ │ + rsbeq r6, lr, r4, lsr r9 │ │ │ │ + rsbeq r6, lr, lr, lsr #21 │ │ │ │ andeq r0, r0, sp, lsl #21 │ │ │ │ ldrdeq r0, [r0], -pc @ │ │ │ │ - rsbeq r6, lr, r6, ror #16 │ │ │ │ - rsbeq r0, lr, r4, lsr r6 │ │ │ │ + rsbeq r6, lr, lr, ror #16 │ │ │ │ + rsbeq r0, lr, ip, lsr r6 │ │ │ │ rsbseq r9, r9, lr, lsr r2 │ │ │ │ - rsbeq r6, lr, sl, lsr #16 │ │ │ │ - strdeq r0, [lr], #-88 @ 0xffffffa8 @ │ │ │ │ + rsbeq r6, lr, r2, lsr r8 │ │ │ │ + rsbeq r0, lr, r0, lsl #12 │ │ │ │ @ instruction: 0xffffded9 │ │ │ │ @ instruction: 0xffffe8b9 │ │ │ │ - rsbeq r6, lr, r4, ror #15 │ │ │ │ - strhteq r0, [lr], #-82 @ 0xffffffae │ │ │ │ - rsbeq r6, lr, r6, asr #15 │ │ │ │ - mlseq lr, r4, r5, r0 │ │ │ │ + rsbeq r6, lr, ip, ror #15 │ │ │ │ + strhteq r0, [lr], #-90 @ 0xffffffa6 │ │ │ │ + rsbeq r6, lr, lr, asr #15 │ │ │ │ + mlseq lr, ip, r5, r0 │ │ │ │ @ instruction: 0xffffe755 │ │ │ │ @ instruction: 0xffffd1d1 │ │ │ │ - rsbeq r6, lr, r2, lsl #15 │ │ │ │ - rsbeq r0, lr, r2, asr r5 │ │ │ │ - rsbeq r6, lr, r8, ror #14 │ │ │ │ - rsbeq r0, lr, r8, lsr r5 │ │ │ │ + rsbeq r6, lr, sl, lsl #15 │ │ │ │ + rsbeq r0, lr, sl, asr r5 │ │ │ │ + rsbeq r6, lr, r0, ror r7 │ │ │ │ + rsbeq r0, lr, r0, asr #10 │ │ │ │ @ instruction: 0xffffd1cf │ │ │ │ - rsbeq r6, lr, ip, lsr r7 │ │ │ │ - rsbeq r0, lr, ip, lsl #10 │ │ │ │ + rsbeq r6, lr, r4, asr #14 │ │ │ │ + rsbeq r0, lr, r4, lsl r5 │ │ │ │ strdeq r0, [r0], -fp │ │ │ │ - rsbeq r6, lr, r0, lsl r7 │ │ │ │ - rsbeq r0, lr, r0, ror #9 │ │ │ │ - strdeq r6, [lr], #-98 @ 0xffffff9e @ │ │ │ │ - rsbeq r0, lr, r0, asr #9 │ │ │ │ + rsbeq r6, lr, r8, lsl r7 │ │ │ │ + rsbeq r0, lr, r8, ror #9 │ │ │ │ + strdeq r6, [lr], #-106 @ 0xffffff96 @ │ │ │ │ + rsbeq r0, lr, r8, asr #9 │ │ │ │ @ instruction: 0xfffff6b1 │ │ │ │ - strhteq r6, [lr], #-110 @ 0xffffff92 │ │ │ │ - rsbeq r0, lr, lr, lsl #9 │ │ │ │ + rsbeq r6, lr, r6, asr #13 │ │ │ │ + mlseq lr, r6, r4, r0 │ │ │ │ @ instruction: 0xffffe545 │ │ │ │ - mlseq lr, r2, r6, r6 │ │ │ │ - rsbeq r0, lr, r2, ror #8 │ │ │ │ + mlseq lr, sl, r6, r6 │ │ │ │ + rsbeq r0, lr, sl, ror #8 │ │ │ │ @ instruction: 0xfffff737 │ │ │ │ - rsbeq r6, lr, lr, asr r6 │ │ │ │ - rsbeq r0, lr, lr, lsr #8 │ │ │ │ + rsbeq r6, lr, r6, ror #12 │ │ │ │ + rsbeq r0, lr, r6, lsr r4 │ │ │ │ @ instruction: 0xffffe159 │ │ │ │ - rsbeq r6, lr, r2, lsr r6 │ │ │ │ - rsbeq r0, lr, r2, lsl #8 │ │ │ │ + rsbeq r6, lr, sl, lsr r6 │ │ │ │ + rsbeq r0, lr, sl, lsl #8 │ │ │ │ @ instruction: 0xffffefd9 │ │ │ │ - rsbeq r6, lr, r2, lsl #12 │ │ │ │ - ldrdeq r0, [lr], #-50 @ 0xffffffce @ │ │ │ │ + rsbeq r6, lr, sl, lsl #12 │ │ │ │ + ldrdeq r0, [lr], #-58 @ 0xffffffc6 @ │ │ │ │ @ instruction: 0xffffecab │ │ │ │ @ instruction: 0xfffff925 │ │ │ │ - rsbeq r6, lr, r6, asr #11 │ │ │ │ - mlseq lr, r6, r3, r0 │ │ │ │ + rsbeq r6, lr, lr, asr #11 │ │ │ │ + mlseq lr, lr, r3, r0 │ │ │ │ @ instruction: 0xffffd501 │ │ │ │ - mlseq lr, sl, r5, r6 │ │ │ │ - rsbeq r0, lr, sl, ror #6 │ │ │ │ + rsbeq r6, lr, r2, lsr #11 │ │ │ │ + rsbeq r0, lr, r2, ror r3 │ │ │ │ @ instruction: 0xffffd059 │ │ │ │ - rsbeq r6, lr, lr, ror #10 │ │ │ │ - rsbeq r0, lr, lr, lsr r3 │ │ │ │ + rsbeq r6, lr, r6, ror r5 │ │ │ │ + rsbeq r0, lr, r6, asr #6 │ │ │ │ @ instruction: 0xffffcfe5 │ │ │ │ - rsbeq r6, lr, r2, asr #10 │ │ │ │ - rsbeq r0, lr, r2, lsl r3 │ │ │ │ - rsbeq r6, lr, r0, ror #11 │ │ │ │ - rsbeq r6, lr, sl, lsl #12 │ │ │ │ - rsbeq r6, lr, sl, lsl #10 │ │ │ │ - ldrdeq r0, [lr], #-42 @ 0xffffffd6 @ │ │ │ │ - strdeq r6, [lr], #-92 @ 0xffffffa4 @ │ │ │ │ - rsbeq r6, lr, sl, lsl r6 │ │ │ │ - ldrdeq r6, [lr], #-66 @ 0xffffffbe @ │ │ │ │ - rsbeq r0, lr, r2, lsr #5 │ │ │ │ - rsbeq r6, lr, r8, lsl #12 │ │ │ │ - rsbeq r6, lr, r2, lsr r6 │ │ │ │ - rsbeq r6, lr, sl, lsl #9 │ │ │ │ - rsbeq r0, lr, sl, asr r2 │ │ │ │ - rsbeq r6, lr, r6, lsl r6 │ │ │ │ - rsbeq r6, lr, r4, asr r6 │ │ │ │ - rsbeq r6, lr, r0, asr r4 │ │ │ │ - rsbeq r0, lr, r0, lsr #4 │ │ │ │ - rsbeq r6, lr, r2, asr #12 │ │ │ │ - mlseq sp, ip, fp, fp │ │ │ │ - rsbeq r6, lr, r4, lsl r4 │ │ │ │ - rsbeq r0, lr, r4, ror #3 │ │ │ │ + rsbeq r6, lr, sl, asr #10 │ │ │ │ + rsbeq r0, lr, sl, lsl r3 │ │ │ │ + rsbeq r6, lr, r8, ror #11 │ │ │ │ + rsbeq r6, lr, r2, lsl r6 │ │ │ │ + rsbeq r6, lr, r2, lsl r5 │ │ │ │ + rsbeq r0, lr, r2, ror #5 │ │ │ │ + rsbeq r6, lr, r4, lsl #12 │ │ │ │ + rsbeq r6, lr, r2, lsr #12 │ │ │ │ + ldrdeq r6, [lr], #-74 @ 0xffffffb6 @ │ │ │ │ + rsbeq r0, lr, sl, lsr #5 │ │ │ │ + rsbeq r6, lr, r0, lsl r6 │ │ │ │ + rsbeq r6, lr, sl, lsr r6 │ │ │ │ + mlseq lr, r2, r4, r6 │ │ │ │ + rsbeq r0, lr, r2, ror #4 │ │ │ │ + rsbeq r6, lr, lr, lsl r6 │ │ │ │ + rsbeq r6, lr, ip, asr r6 │ │ │ │ + rsbeq r6, lr, r8, asr r4 │ │ │ │ + rsbeq r0, lr, r8, lsr #4 │ │ │ │ + rsbeq r6, lr, sl, asr #12 │ │ │ │ + rsbeq fp, sp, r4, lsr #23 │ │ │ │ + rsbeq r6, lr, ip, lsl r4 │ │ │ │ + rsbeq r0, lr, ip, ror #3 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ bl fec5cf8c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ssub8mi r0, r4, r0 │ │ │ │ @ instruction: 0xf7ffb082 │ │ │ │ stmdacs r1, {r0, r1, r4, r5, r7, sl, fp, ip, sp, lr, pc} │ │ │ │ svclt 0x00084603 │ │ │ │ @@ -248882,16 +248882,16 @@ │ │ │ │ ldrbtmi r4, [r8], #-2054 @ 0xfffff7fa │ │ │ │ @ instruction: 0xf711300c │ │ │ │ stmdami r5, {r0, r2, r3, r5, r6, r8, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ ldrbtmi r9, [r8], #-2305 @ 0xfffff6ff │ │ │ │ @ instruction: 0xf828f712 │ │ │ │ ldrmi r9, [r8], -r1, lsl #22 │ │ │ │ ldclt 0, cr11, [r0, #-8] │ │ │ │ - rsbeq r6, lr, sl, ror #4 │ │ │ │ - rsbeq r0, lr, sl, lsr r0 │ │ │ │ + rsbeq r6, lr, r2, ror r2 │ │ │ │ + rsbeq r0, lr, r2, asr #32 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x0070f8cc │ │ │ │ @ instruction: 0x4605b09b │ │ │ │ bmi ffdaa63c │ │ │ │ blmi ffdaaa38 │ │ │ │ @@ -249134,43 +249134,43 @@ │ │ │ │ stmdami r2!, {r0, r3, r4, r5, r6, r8, sl, fp, ip, sp, lr, pc} │ │ │ │ mvnscc pc, pc, asr #32 │ │ │ │ @ instruction: 0xf7114478 │ │ │ │ @ instruction: 0xe684fe33 │ │ │ │ b ff0c3de0 │ │ │ │ rsbseq r8, r9, r0, lsr #24 │ │ │ │ @ instruction: 0x000011b8 │ │ │ │ - rsbeq r6, lr, sl, lsr #8 │ │ │ │ - rsbeq r6, lr, r0, lsl #4 │ │ │ │ - rsbeq r6, lr, r6, ror r1 │ │ │ │ - rsbeq pc, sp, r4, asr #30 │ │ │ │ - rsbeq r6, lr, r8, asr r1 │ │ │ │ - rsbeq pc, sp, r8, lsr #30 │ │ │ │ - rsbeq r6, lr, lr, lsl r1 │ │ │ │ - strdeq r6, [lr], #-4 @ │ │ │ │ - rsbeq r6, lr, lr, lsr #1 │ │ │ │ - rsbeq pc, sp, lr, ror lr @ │ │ │ │ + rsbeq r6, lr, r2, lsr r4 │ │ │ │ + rsbeq r6, lr, r8, lsl #4 │ │ │ │ + rsbeq r6, lr, lr, ror r1 │ │ │ │ + rsbeq pc, sp, ip, asr #30 │ │ │ │ + rsbeq r6, lr, r0, ror #2 │ │ │ │ + rsbeq pc, sp, r0, lsr pc @ │ │ │ │ + rsbeq r6, lr, r6, lsr #2 │ │ │ │ + strdeq r6, [lr], #-12 @ │ │ │ │ + strhteq r6, [lr], #-6 │ │ │ │ + rsbeq pc, sp, r6, lsl #29 │ │ │ │ rsbseq r8, r9, ip, lsl #21 │ │ │ │ - rsbeq r6, lr, ip, lsl #1 │ │ │ │ - rsbeq r6, lr, r4 │ │ │ │ - ldrdeq pc, [sp], #-210 @ 0xffffff2e @ │ │ │ │ - rsbeq r6, lr, r6, lsr r2 │ │ │ │ - rsbeq r5, lr, r6, lsr #31 │ │ │ │ - rsbeq r5, lr, r8, ror pc │ │ │ │ - rsbeq r5, lr, lr, lsl #30 │ │ │ │ - ldrdeq pc, [sp], #-206 @ 0xffffff32 @ │ │ │ │ - strdeq r5, [lr], #-228 @ 0xffffff1c @ │ │ │ │ - rsbeq pc, sp, r4, asr #25 │ │ │ │ - ldrdeq r5, [lr], #-234 @ 0xffffff16 @ │ │ │ │ - rsbeq pc, sp, sl, lsr #25 │ │ │ │ - strhteq r5, [lr], #-226 @ 0xffffff1e │ │ │ │ - rsbeq r6, lr, r8, lsl #2 │ │ │ │ - mlseq lr, ip, lr, r5 │ │ │ │ - rsbeq pc, sp, sl, ror #24 │ │ │ │ - rsbeq r5, lr, r2, lsl #29 │ │ │ │ - rsbeq pc, sp, r0, asr ip @ │ │ │ │ + mlseq lr, r4, r0, r6 │ │ │ │ + rsbeq r6, lr, ip │ │ │ │ + ldrdeq pc, [sp], #-218 @ 0xffffff26 @ │ │ │ │ + rsbeq r6, lr, lr, lsr r2 │ │ │ │ + rsbeq r5, lr, lr, lsr #31 │ │ │ │ + rsbeq r5, lr, r0, lsl #31 │ │ │ │ + rsbeq r5, lr, r6, lsl pc │ │ │ │ + rsbeq pc, sp, r6, ror #25 │ │ │ │ + strdeq r5, [lr], #-236 @ 0xffffff14 @ │ │ │ │ + rsbeq pc, sp, ip, asr #25 │ │ │ │ + rsbeq r5, lr, r2, ror #29 │ │ │ │ + strhteq pc, [sp], #-194 @ 0xffffff3e @ │ │ │ │ + strhteq r5, [lr], #-234 @ 0xffffff16 │ │ │ │ + rsbeq r6, lr, r0, lsl r1 │ │ │ │ + rsbeq r5, lr, r4, lsr #29 │ │ │ │ + rsbeq pc, sp, r2, ror ip @ │ │ │ │ + rsbeq r5, lr, sl, lsl #29 │ │ │ │ + rsbeq pc, sp, r8, asr ip @ │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x0070f8cc │ │ │ │ ldcmi 0, cr11, [ip], {155} @ 0x9b │ │ │ │ ldmmi ip, {r0, r1, r2, r9, sl, lr} │ │ │ │ @ instruction: 0x469b447c │ │ │ │ @@ -249326,29 +249326,29 @@ │ │ │ │ blx fff440ea │ │ │ │ @ instruction: 0xf04f4813 │ │ │ │ ldrbtmi r3, [r8], #-511 @ 0xfffffe01 │ │ │ │ ldc2 7, cr15, [r2], #68 @ 0x44 │ │ │ │ svclt 0x0000e7ed │ │ │ │ rsbseq r8, r9, r8, asr #15 │ │ │ │ @ instruction: 0x000011b8 │ │ │ │ - mlseq lr, ip, sp, r5 │ │ │ │ - rsbeq r5, lr, r0, asr #26 │ │ │ │ + rsbeq r5, lr, r4, lsr #27 │ │ │ │ + rsbeq r5, lr, r8, asr #26 │ │ │ │ rsbseq r8, r9, ip, lsl #14 │ │ │ │ - strdeq r5, [lr], #-202 @ 0xffffff36 @ │ │ │ │ - mlseq lr, lr, ip, r5 │ │ │ │ - rsbeq r5, lr, sl, asr ip │ │ │ │ - rsbeq pc, sp, sl, lsr #20 │ │ │ │ - rsbeq r5, lr, r2, ror #23 │ │ │ │ - strhteq pc, [sp], #-146 @ 0xffffff6e @ │ │ │ │ - rsbeq r5, lr, r4, asr #23 │ │ │ │ - mlseq sp, r4, r9, pc @ │ │ │ │ - rsbeq r5, lr, r2, lsr #23 │ │ │ │ - rsbeq pc, sp, r0, ror r9 @ │ │ │ │ - rsbeq r5, lr, r0, lsl #23 │ │ │ │ - rsbeq pc, sp, lr, asr #18 │ │ │ │ + rsbeq r5, lr, r2, lsl #26 │ │ │ │ + rsbeq r5, lr, r6, lsr #25 │ │ │ │ + rsbeq r5, lr, r2, ror #24 │ │ │ │ + rsbeq pc, sp, r2, lsr sl @ │ │ │ │ + rsbeq r5, lr, sl, ror #23 │ │ │ │ + strhteq pc, [sp], #-154 @ 0xffffff66 @ │ │ │ │ + rsbeq r5, lr, ip, asr #23 │ │ │ │ + mlseq sp, ip, r9, pc @ │ │ │ │ + rsbeq r5, lr, sl, lsr #23 │ │ │ │ + rsbeq pc, sp, r8, ror r9 @ │ │ │ │ + rsbeq r5, lr, r8, lsl #23 │ │ │ │ + rsbeq pc, sp, r6, asr r9 @ │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x0060f8cc │ │ │ │ @ instruction: 0x4606b09f │ │ │ │ stmdbls r8!, {r1, r3, r5, r6, r7, fp, lr} │ │ │ │ tstls r8, r8, ror r4 │ │ │ │ @@ -249485,15 +249485,15 @@ │ │ │ │ ldrbtmi r7, [r8], #-459 @ 0xfffffe35 │ │ │ │ @ instruction: 0xf711300c │ │ │ │ stmdami sp!, {r0, r1, r2, r4, r5, r7, r9, fp, ip, sp, lr, pc}^ │ │ │ │ ldrbtmi r4, [r8], #-1593 @ 0xfffff9c7 │ │ │ │ blx 1dc4376 │ │ │ │ blmi 19990e0 │ │ │ │ ldmpl r3, {r1, r3, r4, r5, r6, sl, lr}^ │ │ │ │ - blls 8607a4 │ │ │ │ + blls 8607a4 │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ @ instruction: 0xf0400300 │ │ │ │ @ instruction: 0x463880b7 │ │ │ │ pop {r0, r1, r2, r3, r4, ip, sp, pc} │ │ │ │ stmib sp, {r4, r5, r6, r7, r8, r9, sl, fp, pc}^ │ │ │ │ @ instruction: 0xe7117016 │ │ │ │ vqadd.s8 d25, d0, d1 │ │ │ │ @@ -249583,43 +249583,43 @@ │ │ │ │ stmdami r2!, {r0, r1, r2, r4, r5, r6, r7, r8, fp, ip, sp, lr, pc} │ │ │ │ mvnscc pc, pc, asr #32 │ │ │ │ @ instruction: 0xf7114478 │ │ │ │ @ instruction: 0xe7d4fab1 │ │ │ │ svc 0x003cf70a │ │ │ │ rsbseq r8, r9, r0, lsl #10 │ │ │ │ @ instruction: 0x000011b8 │ │ │ │ - rsbeq r5, lr, lr, ror #26 │ │ │ │ - rsbeq r5, lr, r0, ror sp │ │ │ │ - rsbeq r5, lr, r2, lsl #22 │ │ │ │ - strhteq r5, [lr], #-160 @ 0xffffff60 │ │ │ │ - rsbeq r5, lr, r2, ror sl │ │ │ │ - mlseq lr, r2, r9, r5 │ │ │ │ - strdeq r5, [lr], #-142 @ 0xffffff72 @ │ │ │ │ - rsbeq pc, sp, lr, asr #13 │ │ │ │ + rsbeq r5, lr, r6, ror sp │ │ │ │ + rsbeq r5, lr, r8, ror sp │ │ │ │ + rsbeq r5, lr, sl, lsl #22 │ │ │ │ + strhteq r5, [lr], #-168 @ 0xffffff58 │ │ │ │ + rsbeq r5, lr, sl, ror sl │ │ │ │ + mlseq lr, sl, r9, r5 │ │ │ │ + rsbeq r5, lr, r6, lsl #18 │ │ │ │ + ldrdeq pc, [sp], #-102 @ 0xffffff9a @ │ │ │ │ ldrsbteq r8, [r9], #-44 @ 0xffffffd4 │ │ │ │ - rsbeq r5, lr, r0, asr #17 │ │ │ │ - mlseq sp, r0, r6, pc @ │ │ │ │ - rsbeq r5, lr, r2, lsl #17 │ │ │ │ - rsbeq r5, lr, ip, ror fp │ │ │ │ - rsbeq r5, lr, r2, ror #16 │ │ │ │ - rsbeq pc, sp, r2, lsr r6 @ │ │ │ │ - rsbeq r5, lr, r4, asr #16 │ │ │ │ - rsbeq r5, lr, r6, asr fp │ │ │ │ - rsbeq r5, lr, r2, lsr #16 │ │ │ │ - strdeq pc, [sp], #-88 @ 0xffffffa8 @ │ │ │ │ - strdeq r5, [lr], #-114 @ 0xffffff8e @ │ │ │ │ - mlseq lr, sl, sl, r5 │ │ │ │ - ldrdeq r5, [lr], #-114 @ 0xffffff8e @ │ │ │ │ - rsbeq pc, sp, r0, lsr #11 │ │ │ │ - strhteq r5, [lr], #-114 @ 0xffffff8e │ │ │ │ - rsbeq pc, sp, r0, lsl #11 │ │ │ │ - mlseq lr, r8, r7, r5 │ │ │ │ - rsbeq pc, sp, r6, ror #10 │ │ │ │ - rsbeq r5, lr, lr, ror r7 │ │ │ │ - rsbeq pc, sp, ip, asr #10 │ │ │ │ + rsbeq r5, lr, r8, asr #17 │ │ │ │ + mlseq sp, r8, r6, pc @ │ │ │ │ + rsbeq r5, lr, sl, lsl #17 │ │ │ │ + rsbeq r5, lr, r4, lsl #23 │ │ │ │ + rsbeq r5, lr, sl, ror #16 │ │ │ │ + rsbeq pc, sp, sl, lsr r6 @ │ │ │ │ + rsbeq r5, lr, ip, asr #16 │ │ │ │ + rsbeq r5, lr, lr, asr fp │ │ │ │ + rsbeq r5, lr, sl, lsr #16 │ │ │ │ + rsbeq pc, sp, r0, lsl #12 │ │ │ │ + strdeq r5, [lr], #-122 @ 0xffffff86 @ │ │ │ │ + rsbeq r5, lr, r2, lsr #21 │ │ │ │ + ldrdeq r5, [lr], #-122 @ 0xffffff86 @ │ │ │ │ + rsbeq pc, sp, r8, lsr #11 │ │ │ │ + strhteq r5, [lr], #-122 @ 0xffffff86 │ │ │ │ + rsbeq pc, sp, r8, lsl #11 │ │ │ │ + rsbeq r5, lr, r0, lsr #15 │ │ │ │ + rsbeq pc, sp, lr, ror #10 │ │ │ │ + rsbeq r5, lr, r6, lsl #15 │ │ │ │ + rsbeq pc, sp, r4, asr r5 @ │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ bl fec5db3c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xb0920fb0 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ strls r9, [r0], #-3092 @ 0xfffff3ec │ │ │ │ strls r9, [r1], #-3093 @ 0xfffff3eb │ │ │ │ @@ -249642,16 +249642,16 @@ │ │ │ │ andcc r4, ip, r8, ror r4 │ │ │ │ @ instruction: 0xf97ef711 │ │ │ │ ldmdbls r1, {r0, r2, fp, lr} │ │ │ │ @ instruction: 0xf7114478 │ │ │ │ blls 585288 │ │ │ │ andslt r4, r2, r8, lsl r6 │ │ │ │ svclt 0x0000bd10 │ │ │ │ - rsbeq r5, lr, ip, lsl #13 │ │ │ │ - rsbeq pc, sp, ip, asr r4 @ │ │ │ │ + mlseq lr, r4, r6, r5 │ │ │ │ + rsbeq pc, sp, r4, ror #8 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r8 │ │ │ │ bl fec5dbbc │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0x46050ff0 │ │ │ │ stc2l 0, cr15, [lr], {2} │ │ │ │ andle r2, sp, r1, lsl #16 │ │ │ │ ldmdami r0, {r2, r9, sl, lr} │ │ │ │ @@ -249667,18 +249667,18 @@ │ │ │ │ cmncs r9, r8, lsl #16 │ │ │ │ andcc r4, ip, r8, ror r4 │ │ │ │ @ instruction: 0xf94af711 │ │ │ │ strtmi r4, [r1], -r6, lsl #16 │ │ │ │ @ instruction: 0xf7114478 │ │ │ │ strtmi pc, [r0], -r5, lsl #20 │ │ │ │ svclt 0x0000bd38 │ │ │ │ - rsbeq r5, lr, lr, lsl #19 │ │ │ │ - rsbeq pc, sp, sl, lsl r4 @ │ │ │ │ - rsbeq r5, lr, r8, ror #18 │ │ │ │ - strdeq pc, [sp], #-52 @ 0xffffffcc @ │ │ │ │ + mlseq lr, r6, r9, r5 │ │ │ │ + rsbeq pc, sp, r2, lsr #8 │ │ │ │ + rsbeq r5, lr, r0, ror r9 │ │ │ │ + strdeq pc, [sp], #-60 @ 0xffffffc4 @ │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x0080f8cc │ │ │ │ bmi fe1d8478 │ │ │ │ ldrmi r4, [pc], -r8, lsl #13 │ │ │ │ blmi fe1982a0 │ │ │ │ @@ -249809,22 +249809,22 @@ │ │ │ │ @ instruction: 0xf7114478 │ │ │ │ blls 544ff8 │ │ │ │ stcls 7, cr14, [r1], #-560 @ 0xfffffdd0 │ │ │ │ @ instruction: 0xf70ae750 │ │ │ │ svclt 0x0000ed7a │ │ │ │ ldrsbteq r7, [r9], #-244 @ 0xffffff0c │ │ │ │ @ instruction: 0x000011b8 │ │ │ │ - mlseq lr, lr, r8, r5 │ │ │ │ - rsbeq pc, sp, sl, lsr #6 │ │ │ │ - rsbeq r5, lr, r8, lsl #17 │ │ │ │ + rsbeq r5, lr, r6, lsr #17 │ │ │ │ + rsbeq pc, sp, r2, lsr r3 @ │ │ │ │ + mlseq lr, r0, r8, r5 │ │ │ │ ldrhteq r7, [r9], #-236 @ 0xffffff14 │ │ │ │ - rsbeq r5, lr, r2, ror r7 │ │ │ │ - strdeq pc, [sp], #-26 @ 0xffffffe6 @ │ │ │ │ - rsbeq r5, lr, r0, asr #14 │ │ │ │ - rsbeq pc, sp, ip, asr #3 │ │ │ │ + rsbeq r5, lr, sl, ror r7 │ │ │ │ + rsbeq pc, sp, r2, lsl #4 │ │ │ │ + rsbeq r5, lr, r8, asr #14 │ │ │ │ + ldrdeq pc, [sp], #-20 @ 0xffffffec @ │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x0080f8cc │ │ │ │ bmi 20d86c0 │ │ │ │ ldrmi r4, [pc], -r8, lsl #13 │ │ │ │ blmi 20984e8 │ │ │ │ @@ -249951,24 +249951,24 @@ │ │ │ │ stccs 12, cr9, [r0], {18} │ │ │ │ svcge 0x0071f43f │ │ │ │ ldrmi lr, [r4], -r3, lsr #14 │ │ │ │ @ instruction: 0xf70ae757 │ │ │ │ svclt 0x0000ec5e │ │ │ │ rsbseq r7, r9, ip, lsl #27 │ │ │ │ @ instruction: 0x000011b8 │ │ │ │ - rsbeq r5, lr, ip, ror #12 │ │ │ │ - strdeq pc, [sp], #-8 @ │ │ │ │ - rsbeq r5, lr, r6, asr r6 │ │ │ │ - rsbeq pc, sp, r2, ror #1 │ │ │ │ - rsbeq r5, lr, ip, lsr r6 │ │ │ │ + rsbeq r5, lr, r4, ror r6 │ │ │ │ + rsbeq pc, sp, r0, lsl #2 │ │ │ │ + rsbeq r5, lr, lr, asr r6 │ │ │ │ + rsbeq pc, sp, sl, ror #1 │ │ │ │ + rsbeq r5, lr, r4, asr #12 │ │ │ │ rsbseq r7, r9, r6, lsl #25 │ │ │ │ - rsbeq r5, lr, r2, asr #10 │ │ │ │ - rsbeq lr, sp, sl, asr #31 │ │ │ │ - rsbeq r5, lr, r2, lsl r5 │ │ │ │ - mlseq sp, lr, pc, lr @ │ │ │ │ + rsbeq r5, lr, sl, asr #10 │ │ │ │ + ldrdeq lr, [sp], #-242 @ 0xffffff0e @ │ │ │ │ + rsbeq r5, lr, sl, lsl r5 │ │ │ │ + rsbeq lr, sp, r6, lsr #31 │ │ │ │ andeq r0, r0, r0 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ addlt r4, r5, ip, lsl r6 │ │ │ │ ldmdbvs r3, {r1, r8, r9, ip, pc} │ │ │ │ ldrdne lr, [lr], -sp │ │ │ │ strhi lr, [r1, #-2515] @ 0xfffff62d │ │ │ │ vqdmulh.s d15, d5, d8 │ │ │ │ @@ -250150,27 +250150,27 @@ │ │ │ │ ldmdami r1, {r2, r4, r6, r8, r9, sl, sp, lr, pc} │ │ │ │ ldrbtmi r4, [r8], #-1569 @ 0xfffff9df │ │ │ │ @ instruction: 0xf710300c │ │ │ │ stmdami pc, {r0, r1, r7, r8, sl, fp, ip, sp, lr, pc} @ │ │ │ │ mvnscc pc, pc, asr #32 │ │ │ │ @ instruction: 0xf7104478 │ │ │ │ smlaldx pc, r7, sp, lr @ │ │ │ │ - rsbeq r5, lr, sl, lsl #8 │ │ │ │ - rsbeq r5, lr, r0, lsr #7 │ │ │ │ - ldrdeq lr, [sp], #-210 @ 0xffffff2e @ │ │ │ │ - rsbeq r5, lr, r6, lsl #6 │ │ │ │ - rsbeq lr, sp, sl, lsr sp │ │ │ │ - strhteq r5, [lr], #-36 @ 0xffffffdc │ │ │ │ - rsbeq lr, sp, r8, ror #25 │ │ │ │ - rsbeq r5, lr, ip, lsl #5 │ │ │ │ - rsbeq lr, sp, r0, asr #25 │ │ │ │ - rsbeq r5, lr, ip, asr #4 │ │ │ │ - rsbeq lr, sp, lr, ror ip │ │ │ │ - rsbeq r5, lr, r2, lsr r2 │ │ │ │ - rsbeq lr, sp, r4, ror #24 │ │ │ │ + rsbeq r5, lr, r2, lsl r4 │ │ │ │ + rsbeq r5, lr, r8, lsr #7 │ │ │ │ + ldrdeq lr, [sp], #-218 @ 0xffffff26 @ │ │ │ │ + rsbeq r5, lr, lr, lsl #6 │ │ │ │ + rsbeq lr, sp, r2, asr #26 │ │ │ │ + strhteq r5, [lr], #-44 @ 0xffffffd4 │ │ │ │ + strdeq lr, [sp], #-192 @ 0xffffff40 @ │ │ │ │ + mlseq lr, r4, r2, r5 │ │ │ │ + rsbeq lr, sp, r8, asr #25 │ │ │ │ + rsbeq r5, lr, r4, asr r2 │ │ │ │ + rsbeq lr, sp, r6, lsl #25 │ │ │ │ + rsbeq r5, lr, sl, lsr r2 │ │ │ │ + rsbeq lr, sp, ip, ror #24 │ │ │ │ mvnsmi lr, #737280 @ 0xb4000 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00a8f8cc │ │ │ │ bmi f18a38 │ │ │ │ blmi f18c4c │ │ │ │ addlt r4, pc, sl, ror r4 @ │ │ │ │ @@ -250226,19 +250226,19 @@ │ │ │ │ stmdami sl, {r0, r4, r5, r6, r7, sl, fp, ip, sp, lr, pc} │ │ │ │ ldrbtmi r4, [r8], #-1569 @ 0xfffff9df │ │ │ │ stc2 7, cr15, [ip, #64]! @ 0x40 │ │ │ │ @ instruction: 0xf70ae7b8 │ │ │ │ svclt 0x0000ea38 │ │ │ │ rsbseq r7, r9, r8, lsr #16 │ │ │ │ @ instruction: 0x000011b8 │ │ │ │ - mlseq lr, sl, r1, r5 │ │ │ │ - rsbeq lr, sp, lr, asr #23 │ │ │ │ + rsbeq r5, lr, r2, lsr #3 │ │ │ │ + ldrdeq lr, [sp], #-182 @ 0xffffff4a @ │ │ │ │ ldrsbteq r7, [r9], #-124 @ 0xffffff84 │ │ │ │ - rsbeq r5, lr, lr, lsl #2 │ │ │ │ - rsbeq lr, sp, r2, asr #22 │ │ │ │ + rsbeq r5, lr, r6, lsl r1 │ │ │ │ + rsbeq lr, sp, sl, asr #22 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d0f8cc │ │ │ │ ldmdbvs r3, {r0, r2, r3, r4, r9, sl, lr} │ │ │ │ addlt r4, r3, r6, lsr sl │ │ │ │ strmi r4, [r6], -r9, lsr #12 │ │ │ │ @@ -250291,20 +250291,20 @@ │ │ │ │ @ instruction: 0xf10ae7e8 │ │ │ │ ldrbmi r0, [r3, #-513] @ 0xfffffdff │ │ │ │ @ instruction: 0xf10adcef │ │ │ │ ldrbmi r0, [sl, #-2562] @ 0xfffff5fe │ │ │ │ strcc sp, [r8, -r0, ror #1] │ │ │ │ ldrsble r4, [r4, #90]! @ 0x5a │ │ │ │ svclt 0x0000e7dc │ │ │ │ - ldrdeq r5, [lr], #-12 @ │ │ │ │ - rsbeq r7, pc, r2, asr r6 @ │ │ │ │ - rsbeq r5, lr, lr, asr r0 │ │ │ │ - mlseq sp, r2, sl, lr │ │ │ │ - ldrdeq r5, [sp], #-150 @ 0xffffff6a @ │ │ │ │ - ldrsbteq pc, [r0], #-208 @ 0xffffff30 @ │ │ │ │ + rsbeq r5, lr, r4, ror #1 │ │ │ │ + rsbeq r7, pc, sl, asr r6 @ │ │ │ │ + rsbeq r5, lr, r6, rrx │ │ │ │ + mlseq sp, sl, sl, lr │ │ │ │ + ldrdeq r5, [sp], #-158 @ 0xffffff62 @ │ │ │ │ + ldrsbteq pc, [r0], #-216 @ 0xffffff28 @ │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00c8f8cc │ │ │ │ ldmdavs fp, {r2, r3, r4, r9, sl, lr} │ │ │ │ strmi fp, [r7], -r5, lsl #1 │ │ │ │ ldrdls pc, [r4], -r3 │ │ │ │ @@ -250357,18 +250357,18 @@ │ │ │ │ @ instruction: 0xf778f01d │ │ │ │ beq 183600 │ │ │ │ andscs r4, r4, #45088768 @ 0x2b00000 │ │ │ │ strls r4, [r0], -r1, lsr #12 │ │ │ │ stc2 7, cr15, [r8, #52] @ 0x34 │ │ │ │ andlt r4, r5, r0, asr r6 │ │ │ │ svchi 0x00f0e8bd │ │ │ │ - rsbeq r4, lr, r2, lsl #31 │ │ │ │ - rsbeq r4, lr, sl, ror #30 │ │ │ │ - rsbeq lr, sp, r4, lsr #19 │ │ │ │ - rsbeq r4, lr, lr, ror #29 │ │ │ │ + rsbeq r4, lr, sl, lsl #31 │ │ │ │ + rsbeq r4, lr, r2, ror pc │ │ │ │ + rsbeq lr, sp, ip, lsr #19 │ │ │ │ + strdeq r4, [lr], #-230 @ 0xffffff1a @ │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ bl fec5e6f0 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ bmi 64b498 │ │ │ │ blmi 67370c │ │ │ │ ldrbtmi r4, [sl], #-1540 @ 0xfffff9fc │ │ │ │ ldmpl r3, {r3, r9, sl, lr}^ │ │ │ │ @@ -250388,15 +250388,15 @@ │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ mrsle r0, LR_svc │ │ │ │ andlt r2, r4, r1 │ │ │ │ @ instruction: 0xf70abd10 │ │ │ │ svclt 0x0000e8f4 │ │ │ │ rsbseq r7, r9, r2, lsl r5 │ │ │ │ @ instruction: 0x000011b8 │ │ │ │ - rsbeq r4, lr, r8, ror lr │ │ │ │ + rsbeq r4, lr, r0, lsl #29 │ │ │ │ rsbseq r7, r9, r0, ror #9 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00c8f8cc │ │ │ │ addlt r6, r5, r2, lsl r9 │ │ │ │ tstls r3, r1, asr r8 │ │ │ │ @@ -250427,16 +250427,16 @@ │ │ │ │ svchi 0x00f0e8bd │ │ │ │ @ instruction: 0xf1099b03 │ │ │ │ strcc r0, [r4, -r1, lsl #18] │ │ │ │ bicsle r4, r7, fp, asr #10 │ │ │ │ beq 183724 │ │ │ │ andlt r4, r5, r0, asr r6 │ │ │ │ svchi 0x00f0e8bd │ │ │ │ - strdeq r4, [lr], #-218 @ 0xffffff26 @ │ │ │ │ - rsbeq lr, sp, lr, lsr #16 │ │ │ │ + rsbeq r4, lr, r2, lsl #28 │ │ │ │ + rsbeq lr, sp, r6, lsr r8 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ blhi 442ab8 │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x0050f8cc │ │ │ │ @ instruction: 0x460eb097 │ │ │ │ pkhbtmi r4, r2, sp, lsl #12 │ │ │ │ @@ -250661,24 +250661,24 @@ │ │ │ │ ldrbtmi r9, [r8], #-2309 @ 0xfffff6fb │ │ │ │ blx 13455c4 │ │ │ │ ldrb r9, [r0, r5, lsl #22] │ │ │ │ andhi pc, r0, pc, lsr #7 │ │ │ │ ... │ │ │ │ ldrshteq r7, [r9], #-48 @ 0xffffffd0 │ │ │ │ @ instruction: 0x000011b8 │ │ │ │ - rsbeq r4, lr, ip, asr sp │ │ │ │ - rsbeq r4, lr, ip, lsr #19 │ │ │ │ - rsbeq r4, lr, sl, lsl #24 │ │ │ │ - rsbeq r4, lr, r2, lsr #21 │ │ │ │ - ldrdeq lr, [sp], #-70 @ 0xffffffba @ │ │ │ │ + rsbeq r4, lr, r4, ror #26 │ │ │ │ + strhteq r4, [lr], #-148 @ 0xffffff6c │ │ │ │ + rsbeq r4, lr, r2, lsl ip │ │ │ │ + rsbeq r4, lr, sl, lsr #21 │ │ │ │ + ldrdeq lr, [sp], #-78 @ 0xffffffb2 @ │ │ │ │ rsbseq r7, r9, r2, ror #1 │ │ │ │ - rsbeq r4, lr, r4, ror #20 │ │ │ │ - mlseq sp, r8, r4, lr │ │ │ │ - rsbeq r4, lr, r6, asr #20 │ │ │ │ - rsbeq lr, sp, sl, ror r4 │ │ │ │ + rsbeq r4, lr, ip, ror #20 │ │ │ │ + rsbeq lr, sp, r0, lsr #9 │ │ │ │ + rsbeq r4, lr, lr, asr #20 │ │ │ │ + rsbeq lr, sp, r2, lsl #9 │ │ │ │ vhadd.s8 d25, d0, d5 │ │ │ │ stmdami fp!, {r0, r1, r2, r4, r5, r8, ip, sp} │ │ │ │ andcc r4, ip, r8, ror r4 │ │ │ │ @ instruction: 0xf960f710 │ │ │ │ stmdbls r5, {r0, r3, r5, fp, lr} │ │ │ │ @ instruction: 0xf7104478 │ │ │ │ blls 28624c >::_M_default_append(unsigned int)@@Base+0x3688> │ │ │ │ @@ -250716,26 +250716,26 @@ │ │ │ │ ldrbtmi r4, [r8], #-1577 @ 0xfffff9d7 │ │ │ │ @ instruction: 0xf710300c │ │ │ │ stmdami pc, {r0, r1, r2, r4, r8, fp, ip, sp, lr, pc} @ │ │ │ │ mvnscc pc, pc, asr #32 │ │ │ │ @ instruction: 0xf7104478 │ │ │ │ ubfx pc, r1, #19, #16 │ │ │ │ cdp 7, 5, cr15, cr12, cr9, {0} │ │ │ │ - rsbeq r4, lr, ip, ror #19 │ │ │ │ - rsbeq lr, sp, r0, lsr #8 │ │ │ │ - rsbeq r4, lr, lr, asr #19 │ │ │ │ - rsbeq lr, sp, r2, lsl #8 │ │ │ │ - strhteq r4, [lr], #-144 @ 0xffffff70 │ │ │ │ - rsbeq lr, sp, r4, ror #7 │ │ │ │ - mlseq lr, r2, r9, r4 │ │ │ │ - rsbeq lr, sp, r6, asr #7 │ │ │ │ - rsbeq r4, lr, r8, ror r9 │ │ │ │ - rsbeq lr, sp, sl, lsr #7 │ │ │ │ - rsbeq r4, lr, sl, asr r9 │ │ │ │ - rsbeq lr, sp, ip, lsl #7 │ │ │ │ + strdeq r4, [lr], #-148 @ 0xffffff6c @ │ │ │ │ + rsbeq lr, sp, r8, lsr #8 │ │ │ │ + ldrdeq r4, [lr], #-150 @ 0xffffff6a @ │ │ │ │ + rsbeq lr, sp, sl, lsl #8 │ │ │ │ + strhteq r4, [lr], #-152 @ 0xffffff68 │ │ │ │ + rsbeq lr, sp, ip, ror #7 │ │ │ │ + mlseq lr, sl, r9, r4 │ │ │ │ + rsbeq lr, sp, lr, asr #7 │ │ │ │ + rsbeq r4, lr, r0, lsl #19 │ │ │ │ + strhteq lr, [sp], #-50 @ 0xffffffce │ │ │ │ + rsbeq r4, lr, r2, ror #18 │ │ │ │ + mlseq sp, r4, r3, lr │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00b0f8cc │ │ │ │ addlt r4, fp, sl, lsr sp │ │ │ │ @ instruction: 0x469a4c3a │ │ │ │ @ instruction: 0xf1b2447d │ │ │ │ @@ -250794,16 +250794,16 @@ │ │ │ │ andsvs r2, r3, r8, lsl #6 │ │ │ │ addsmi lr, r5, #57147392 @ 0x3680000 │ │ │ │ ubfx sp, r8, #27, #25 │ │ │ │ stcl 7, cr15, [r6, #36] @ 0x24 │ │ │ │ rsbseq r6, r9, r0, asr pc │ │ │ │ @ instruction: 0x000011b8 │ │ │ │ ldrhteq r6, [r9], #-234 @ 0xffffff16 │ │ │ │ - rsbeq r4, lr, r2, asr #16 │ │ │ │ - rsbeq lr, sp, r6, ror r2 │ │ │ │ + rsbeq r4, lr, sl, asr #16 │ │ │ │ + rsbeq lr, sp, lr, ror r2 │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl fec5edc0 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r3, r0, ror #31 │ │ │ │ strmi r2, [r7], -r1, lsl #8 │ │ │ │ @ instruction: 0x461d4616 │ │ │ │ andvs r9, ip, r9, lsl #18 │ │ │ │ @@ -250822,16 +250822,16 @@ │ │ │ │ ldrbtmi r4, [r8], #-390 @ 0xfffffe7a │ │ │ │ @ instruction: 0xf710300c │ │ │ │ stmdami r5, {r0, r1, r6, fp, ip, sp, lr, pc} │ │ │ │ ldrbtmi r4, [r8], #-1569 @ 0xfffff9df │ │ │ │ @ instruction: 0xf8fef710 │ │ │ │ andlt r4, r3, r0, lsr #12 │ │ │ │ svclt 0x0000bdf0 │ │ │ │ - strhteq r4, [lr], #-114 @ 0xffffff8e │ │ │ │ - rsbeq lr, sp, r6, ror #3 │ │ │ │ + strhteq r4, [lr], #-122 @ 0xffffff86 │ │ │ │ + rsbeq lr, sp, lr, ror #3 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ bl fec5ee30 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r5, r8, ror #31 │ │ │ │ @ instruction: 0x461a4611 │ │ │ │ cdpeq 0, 0, cr15, cr3, cr15, {2} │ │ │ │ ldrdgt pc, [r0], -sp @ │ │ │ │ @@ -250847,16 +250847,16 @@ │ │ │ │ ldrbtmi r4, [r8], #-2054 @ 0xfffff7fa │ │ │ │ @ instruction: 0xf710300c │ │ │ │ stmdami r5, {r0, r4, fp, ip, sp, lr, pc} │ │ │ │ ldrbtmi r9, [r8], #-2307 @ 0xfffff6fd │ │ │ │ @ instruction: 0xf8ccf710 │ │ │ │ ldrmi r9, [r8], -r3, lsl #22 │ │ │ │ stclt 0, cr11, [r0, #-20] @ 0xffffffec │ │ │ │ - rsbeq r4, lr, lr, asr #14 │ │ │ │ - rsbeq lr, sp, r2, lsl #3 │ │ │ │ + rsbeq r4, lr, r6, asr r7 │ │ │ │ + rsbeq lr, sp, sl, lsl #3 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00b0f8cc │ │ │ │ addlt r4, fp, ip, lsr sp │ │ │ │ @ instruction: 0x46074c3c │ │ │ │ @ instruction: 0x469b447d │ │ │ │ @@ -250917,16 +250917,16 @@ │ │ │ │ @ instruction: 0xf7104478 │ │ │ │ blls 1c5ea4 │ │ │ │ @ instruction: 0xf709e7da │ │ │ │ svclt 0x0000ecd2 │ │ │ │ rsbseq r6, r9, ip, ror #26 │ │ │ │ @ instruction: 0x000011b8 │ │ │ │ rsbseq r6, r9, ip, asr #25 │ │ │ │ - rsbeq r4, lr, r4, asr #12 │ │ │ │ - rsbeq lr, sp, r8, ror r0 │ │ │ │ + rsbeq r4, lr, ip, asr #12 │ │ │ │ + rsbeq lr, sp, r0, lsl #1 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ bl fec5efac │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r5, r8, ror #31 │ │ │ │ @ instruction: 0xf04f4611 │ │ │ │ ldrmi r0, [sl], -r4, lsl #28 │ │ │ │ @ instruction: 0xf8dd2300 │ │ │ │ @@ -250942,16 +250942,16 @@ │ │ │ │ andcc r4, ip, r8, ror r4 │ │ │ │ @ instruction: 0xff54f70f │ │ │ │ stmdbls r3, {r0, r2, fp, lr} │ │ │ │ @ instruction: 0xf7104478 │ │ │ │ blls 205e34 │ │ │ │ andlt r4, r5, r8, lsl r6 │ │ │ │ svclt 0x0000bd00 │ │ │ │ - ldrdeq r4, [lr], #-84 @ 0xffffffac @ │ │ │ │ - rsbeq lr, sp, r8 │ │ │ │ + ldrdeq r4, [lr], #-92 @ 0xffffffa4 @ │ │ │ │ + rsbeq lr, sp, r0, lsl r0 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ bl fec5f010 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r5, r8, ror #31 │ │ │ │ @ instruction: 0xf04f468c │ │ │ │ ldrmi r0, [r9], -r4, lsl #28 │ │ │ │ andls r9, r1, #36864 @ 0x9000 │ │ │ │ @@ -250967,16 +250967,16 @@ │ │ │ │ andcc r4, ip, r8, ror r4 │ │ │ │ @ instruction: 0xff22f70f │ │ │ │ stmdbls r3, {r0, r2, fp, lr} │ │ │ │ @ instruction: 0xf70f4478 │ │ │ │ blls 207dd0 │ │ │ │ andlt r4, r5, r8, lsl r6 │ │ │ │ svclt 0x0000bd00 │ │ │ │ - rsbeq r4, lr, r0, ror r5 │ │ │ │ - rsbeq sp, sp, r4, lsr #31 │ │ │ │ + rsbeq r4, lr, r8, ror r5 │ │ │ │ + rsbeq sp, sp, ip, lsr #31 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00b8f8cc │ │ │ │ addlt r4, r9, ip, asr #24 │ │ │ │ @ instruction: 0x1e1d494c │ │ │ │ stmdapl r1!, {r2, r3, r4, r5, r6, sl, lr}^ │ │ │ │ @@ -251021,15 +251021,15 @@ │ │ │ │ @ instruction: 0xff78f70f │ │ │ │ vadd.i8 d20, d0, d22 │ │ │ │ ldrbtmi r5, [r8], #-427 @ 0xfffffe55 │ │ │ │ @ instruction: 0xf70f300c │ │ │ │ stmdami r4!, {r0, r4, r5, r7, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ ldrbtmi r4, [r8], #-1569 @ 0xfffff9df │ │ │ │ @ instruction: 0xff6cf70f │ │ │ │ - blmi 85a7c8 │ │ │ │ + blmi 85a7c8 │ │ │ │ ldmpl r3, {r1, r3, r4, r5, r6, sl, lr}^ │ │ │ │ blls 2e1fb0 >::_M_default_append(unsigned int)@@Base+0x5f3ec> │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ @ instruction: 0xd12c0300 │ │ │ │ andlt r4, r9, r0, lsr #12 │ │ │ │ svchi 0x00f0e8bd │ │ │ │ strcc r3, [r4, #-1537] @ 0xfffff9ff │ │ │ │ @@ -251052,23 +251052,23 @@ │ │ │ │ stmdami lr, {r0, r1, r3, r4, r5, r6, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ ldrbtmi r4, [r8], #-1569 @ 0xfffff9df │ │ │ │ @ instruction: 0xff36f70f │ │ │ │ @ instruction: 0xf709e7bc │ │ │ │ svclt 0x0000ebc2 │ │ │ │ rsbseq r6, r9, ip, lsl #23 │ │ │ │ @ instruction: 0x000011b8 │ │ │ │ - rsbeq r4, lr, r6, lsr #9 │ │ │ │ - ldrdeq sp, [sp], #-234 @ 0xffffff16 @ │ │ │ │ - rsbeq r4, lr, lr, lsl #9 │ │ │ │ - rsbeq sp, sp, r2, asr #29 │ │ │ │ + rsbeq r4, lr, lr, lsr #9 │ │ │ │ + rsbeq sp, sp, r2, ror #29 │ │ │ │ + mlseq lr, r6, r4, r4 │ │ │ │ + rsbeq sp, sp, sl, asr #29 │ │ │ │ ldrsbteq r6, [r9], #-160 @ 0xffffff60 │ │ │ │ - rsbeq r4, lr, lr, lsr r4 │ │ │ │ - rsbeq sp, sp, r2, ror lr │ │ │ │ - rsbeq r4, lr, r2, lsr #8 │ │ │ │ - rsbeq sp, sp, r6, asr lr │ │ │ │ + rsbeq r4, lr, r6, asr #8 │ │ │ │ + rsbeq sp, sp, sl, ror lr │ │ │ │ + rsbeq r4, lr, sl, lsr #8 │ │ │ │ + rsbeq sp, sp, lr, asr lr │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00a0f8cc │ │ │ │ mrrcmi 0, 8, fp, r9, cr15 │ │ │ │ stmdbvs r1, {r0, r4, r6, r7, r8, fp, sp, lr, pc} │ │ │ │ stmib sp, {r2, r3, r4, r5, r6, sl, lr}^ │ │ │ │ @@ -251155,25 +251155,25 @@ │ │ │ │ andcc r4, ip, r8, ror r4 │ │ │ │ stc2 7, cr15, [sl, #60]! @ 0x3c │ │ │ │ @ instruction: 0xf04f480e │ │ │ │ ldrbtmi r3, [r8], #-511 @ 0xfffffe01 │ │ │ │ cdp2 7, 6, cr15, cr4, cr15, {0} │ │ │ │ @ instruction: 0xf709e7ef │ │ │ │ svclt 0x0000eaf0 │ │ │ │ - rsbeq r4, lr, r4, lsr #7 │ │ │ │ + rsbeq r4, lr, ip, lsr #7 │ │ │ │ rsbseq r6, r9, ip, lsl #20 │ │ │ │ @ instruction: 0x000011b8 │ │ │ │ - ldrdeq r4, [lr], #-42 @ 0xffffffd6 @ │ │ │ │ + rsbeq r4, lr, r2, ror #5 │ │ │ │ rsbseq r6, r9, lr, lsr #18 │ │ │ │ - strhteq r4, [lr], #-38 @ 0xffffffda │ │ │ │ - rsbeq sp, sp, sl, ror #25 │ │ │ │ - mlseq lr, lr, r2, r4 │ │ │ │ - ldrdeq sp, [sp], #-192 @ 0xffffff40 @ │ │ │ │ - rsbeq r4, lr, r0, lsl #5 │ │ │ │ - strhteq sp, [sp], #-194 @ 0xffffff3e │ │ │ │ + strhteq r4, [lr], #-46 @ 0xffffffd2 │ │ │ │ + strdeq sp, [sp], #-194 @ 0xffffff3e @ │ │ │ │ + rsbeq r4, lr, r6, lsr #5 │ │ │ │ + ldrdeq sp, [sp], #-200 @ 0xffffff38 @ │ │ │ │ + rsbeq r4, lr, r8, lsl #5 │ │ │ │ + strhteq sp, [sp], #-202 @ 0xffffff36 │ │ │ │ ldrbmi lr, [r0, sp, lsr #18]! │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00c8f8cc │ │ │ │ addlt r4, r6, r8, lsr #28 │ │ │ │ ldrmi r4, [pc], -r8, lsr #26 │ │ │ │ movwcs r4, #17534 @ 0x447e │ │ │ │ @@ -251214,16 +251214,16 @@ │ │ │ │ @ instruction: 0xf70f4478 │ │ │ │ blls 207a00 │ │ │ │ @ instruction: 0xf709e7e2 │ │ │ │ svclt 0x0000ea80 │ │ │ │ rsbseq r6, r9, r8, ror r8 │ │ │ │ @ instruction: 0x000011b8 │ │ │ │ rsbseq r6, r9, r8, lsl r8 │ │ │ │ - rsbeq r4, lr, r0, lsr #3 │ │ │ │ - ldrdeq sp, [sp], #-180 @ 0xffffff4c @ │ │ │ │ + rsbeq r4, lr, r8, lsr #3 │ │ │ │ + ldrdeq sp, [sp], #-188 @ 0xffffff44 @ │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00c0f8cc │ │ │ │ addlt r4, r7, ip, lsr #24 │ │ │ │ @ instruction: 0x1e1f492c │ │ │ │ mrcls 4, 0, r4, cr5, cr12, {3} │ │ │ │ @@ -251268,16 +251268,16 @@ │ │ │ │ @ instruction: 0xf70f4478 │ │ │ │ blls 207928 │ │ │ │ @ instruction: 0xf709e7e2 │ │ │ │ svclt 0x0000ea14 │ │ │ │ ldrhteq r6, [r9], #-112 @ 0xffffff90 │ │ │ │ @ instruction: 0x000011b8 │ │ │ │ rsbseq r6, r9, r0, asr #14 │ │ │ │ - rsbeq r4, lr, r8, asr #1 │ │ │ │ - strdeq sp, [sp], #-172 @ 0xffffff54 @ │ │ │ │ + ldrdeq r4, [lr], #-0 @ │ │ │ │ + rsbeq sp, sp, r4, lsl #22 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ andcs r4, r0, r7, lsl #12 │ │ │ │ andsvs fp, r0, r5, lsl #1 │ │ │ │ ldrsbtlt pc, [r8], -sp @ │ │ │ │ svceq 0x0001f1bb │ │ │ │ @ instruction: 0x469add5c │ │ │ │ @ instruction: 0xf04f9203 │ │ │ │ @@ -251832,40 +251832,40 @@ │ │ │ │ @ instruction: 0xf04f481f │ │ │ │ ldrbtmi r3, [r8], #-511 @ 0xfffffe01 │ │ │ │ @ instruction: 0xf91ef70f │ │ │ │ @ instruction: 0xf708e537 │ │ │ │ svclt 0x0000edaa │ │ │ │ rsbseq r6, r9, ip, asr r4 │ │ │ │ @ instruction: 0x000011b8 │ │ │ │ - ldrdeq r3, [lr], #-216 @ 0xffffff28 @ │ │ │ │ - rsbeq r3, lr, r4, lsl #27 │ │ │ │ - strhteq sp, [sp], #-116 @ 0xffffff8c │ │ │ │ - rsbeq r3, lr, r2, ror #26 │ │ │ │ - mlseq sp, r4, r7, sp │ │ │ │ + rsbeq r3, lr, r0, ror #27 │ │ │ │ + rsbeq r3, lr, ip, lsl #27 │ │ │ │ + strhteq sp, [sp], #-124 @ 0xffffff84 │ │ │ │ + rsbeq r3, lr, sl, ror #26 │ │ │ │ + mlseq sp, ip, r7, sp │ │ │ │ @ instruction: 0x0079639e │ │ │ │ - rsbeq r3, lr, r0, lsl ip │ │ │ │ - rsbeq r3, lr, r2, lsl #24 │ │ │ │ - ldrdeq r3, [lr], #-176 @ 0xffffff50 @ │ │ │ │ - strhteq r3, [lr], #-186 @ 0xffffff46 │ │ │ │ - mlseq lr, r4, fp, r3 │ │ │ │ - rsbeq sp, sp, r6, asr #11 │ │ │ │ - strhteq r3, [lr], #-154 @ 0xffffff66 │ │ │ │ - rsbeq sp, sp, lr, ror #7 │ │ │ │ - strhteq r3, [lr], #-128 @ 0xffffff80 │ │ │ │ + rsbeq r3, lr, r8, lsl ip │ │ │ │ + rsbeq r3, lr, sl, lsl #24 │ │ │ │ + ldrdeq r3, [lr], #-184 @ 0xffffff48 @ │ │ │ │ + rsbeq r3, lr, r2, asr #23 │ │ │ │ + mlseq lr, ip, fp, r3 │ │ │ │ + rsbeq sp, sp, lr, asr #11 │ │ │ │ + rsbeq r3, lr, r2, asr #19 │ │ │ │ + strdeq sp, [sp], #-54 @ 0xffffffca @ │ │ │ │ + strhteq r3, [lr], #-136 @ 0xffffff78 │ │ │ │ + rsbeq r3, lr, ip, ror r8 │ │ │ │ rsbeq r3, lr, r4, ror r8 │ │ │ │ - rsbeq r3, lr, ip, ror #16 │ │ │ │ - rsbeq r3, lr, ip, lsr r8 │ │ │ │ - rsbeq r3, lr, r8, asr #16 │ │ │ │ - rsbeq sp, sp, sl, ror r2 │ │ │ │ - rsbeq r3, lr, ip, lsr #16 │ │ │ │ - rsbeq sp, sp, lr, asr r2 │ │ │ │ - rsbeq r3, lr, r0, lsl r8 │ │ │ │ - rsbeq sp, sp, r2, asr #4 │ │ │ │ - strdeq r3, [lr], #-116 @ 0xffffff8c @ │ │ │ │ - rsbeq sp, sp, r6, lsr #4 │ │ │ │ + rsbeq r3, lr, r4, asr #16 │ │ │ │ + rsbeq r3, lr, r0, asr r8 │ │ │ │ + rsbeq sp, sp, r2, lsl #5 │ │ │ │ + rsbeq r3, lr, r4, lsr r8 │ │ │ │ + rsbeq sp, sp, r6, ror #4 │ │ │ │ + rsbeq r3, lr, r8, lsl r8 │ │ │ │ + rsbeq sp, sp, sl, asr #4 │ │ │ │ + strdeq r3, [lr], #-124 @ 0xffffff84 @ │ │ │ │ + rsbeq sp, sp, lr, lsr #4 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ blhi 1c4110 │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x0098f8cc │ │ │ │ ldrmi fp, [r2], pc, lsl #1 │ │ │ │ ldrbcs pc, [r8], #-2271 @ 0xfffff721 @ │ │ │ │ @@ -252145,31 +252145,31 @@ │ │ │ │ bl 10c6cd4 │ │ │ │ mrrcne 3, 0, r2, sl, cr0 │ │ │ │ rscle r4, sl, r2, lsr #5 │ │ │ │ adcmi r3, r3, #134217728 @ 0x8000000 │ │ │ │ @ instruction: 0xe79dd1f9 │ │ │ │ @ instruction: 0x00795d9c │ │ │ │ @ instruction: 0x000011b8 │ │ │ │ - rsbeq r3, lr, ip, ror #13 │ │ │ │ - strhteq r3, [lr], #-104 @ 0xffffff98 │ │ │ │ - rsbeq sp, sp, sl, ror #1 │ │ │ │ + strdeq r3, [lr], #-100 @ 0xffffff9c @ │ │ │ │ + rsbeq r3, lr, r0, asr #13 │ │ │ │ + strdeq sp, [sp], #-2 @ │ │ │ │ ldrshteq r5, [r9], #-196 @ 0xffffff3c │ │ │ │ - rsbeq r3, lr, sl, asr #11 │ │ │ │ - rsbeq r3, lr, r8, lsr #11 │ │ │ │ - ldrdeq ip, [sp], #-250 @ 0xffffff06 @ │ │ │ │ - rsbeq r3, lr, ip, ror #10 │ │ │ │ - rsbeq r3, lr, r2, asr #10 │ │ │ │ - rsbeq r3, lr, r6, lsr r5 │ │ │ │ - rsbeq r3, lr, ip, lsl #10 │ │ │ │ - rsbeq r3, lr, r6, lsr #7 │ │ │ │ - ldrdeq ip, [sp], #-218 @ 0xffffff26 @ │ │ │ │ - rsbeq r3, lr, r6, asr r3 │ │ │ │ - rsbeq ip, sp, r8, lsl #27 │ │ │ │ - rsbeq r3, lr, lr, lsl r3 │ │ │ │ - rsbeq ip, sp, r0, asr sp │ │ │ │ + ldrdeq r3, [lr], #-82 @ 0xffffffae @ │ │ │ │ + strhteq r3, [lr], #-80 @ 0xffffffb0 │ │ │ │ + rsbeq ip, sp, r2, ror #31 │ │ │ │ + rsbeq r3, lr, r4, ror r5 │ │ │ │ + rsbeq r3, lr, sl, asr #10 │ │ │ │ + rsbeq r3, lr, lr, lsr r5 │ │ │ │ + rsbeq r3, lr, r4, lsl r5 │ │ │ │ + rsbeq r3, lr, lr, lsr #7 │ │ │ │ + rsbeq ip, sp, r2, ror #27 │ │ │ │ + rsbeq r3, lr, lr, asr r3 │ │ │ │ + mlseq sp, r0, sp, ip │ │ │ │ + rsbeq r3, lr, r6, lsr #6 │ │ │ │ + rsbeq ip, sp, r8, asr sp │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00c0f8cc │ │ │ │ addlt r4, r7, fp, lsr #18 │ │ │ │ strcs r4, [r0], #-2859 @ 0xfffff4d5 │ │ │ │ @ instruction: 0xf8dd4479 │ │ │ │ @@ -252212,16 +252212,16 @@ │ │ │ │ andcc pc, r0, fp, asr #17 │ │ │ │ strb r2, [r8, r1, lsl #6]! │ │ │ │ @ instruction: 0xf8cb2307 │ │ │ │ ldrb r3, [r9, r0]! │ │ │ │ b fed46df0 │ │ │ │ rsbseq r5, r9, r8, ror #17 │ │ │ │ @ instruction: 0x000011b8 │ │ │ │ - rsbeq r3, lr, r6, lsr r2 │ │ │ │ - rsbeq ip, sp, sl, ror #24 │ │ │ │ + rsbeq r3, lr, lr, lsr r2 │ │ │ │ + rsbeq ip, sp, r2, ror ip │ │ │ │ rsbseq r5, r9, r6, ror r8 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00b0f8cc │ │ │ │ addlt r4, fp, r4, asr ip │ │ │ │ pkhtbmi r4, r0, r4, asr #18 │ │ │ │ @@ -252306,19 +252306,19 @@ │ │ │ │ @ instruction: 0xf70e4478 │ │ │ │ ldrb pc, [sp, sp, ror #26] @ │ │ │ │ tstcs r1, #4, 20 @ 0x4000 │ │ │ │ usada8 r8, r3, r0, r6 │ │ │ │ ldmib r4!, {r3, r8, r9, sl, ip, sp, lr, pc}^ │ │ │ │ rsbseq r5, r9, r4, lsl r8 │ │ │ │ @ instruction: 0x000011b8 │ │ │ │ - ldrdeq r3, [lr], #-2 @ │ │ │ │ - rsbeq ip, sp, r6, lsl #22 │ │ │ │ + ldrdeq r3, [lr], #-10 @ │ │ │ │ + rsbeq ip, sp, lr, lsl #22 │ │ │ │ rsbseq r5, r9, r4, lsl r7 │ │ │ │ - mlseq lr, r0, r0, r3 │ │ │ │ - rsbeq ip, sp, r4, asr #21 │ │ │ │ + mlseq lr, r8, r0, r3 │ │ │ │ + rsbeq ip, sp, ip, asr #21 │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl fec6056c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ bmi ffa0d254 │ │ │ │ blmi ffa355ac │ │ │ │ ldrbtmi r4, [sl], #-1542 @ 0xfffff9fa │ │ │ │ ldmdavs fp, {r0, r1, r4, r6, r7, fp, ip, lr} │ │ │ │ @@ -252545,74 +252545,74 @@ │ │ │ │ andcc r4, ip, r8, ror r4 │ │ │ │ blx ff4c7330 │ │ │ │ @ instruction: 0x4621483f │ │ │ │ @ instruction: 0xf70e4478 │ │ │ │ str pc, [r7], r9, lsl #23 │ │ │ │ @ instruction: 0x00795696 │ │ │ │ @ instruction: 0x000011b8 │ │ │ │ - rsbeq r3, lr, r6 │ │ │ │ + rsbeq r3, lr, lr │ │ │ │ @ instruction: 0xffffee9d │ │ │ │ @ instruction: 0xffffedcf │ │ │ │ @ instruction: 0xffffe9ef │ │ │ │ @ instruction: 0xffffe191 │ │ │ │ - rsbeq r3, lr, r2, lsr #32 │ │ │ │ - rsbeq r3, lr, ip, asr r0 │ │ │ │ + rsbeq r3, lr, sl, lsr #32 │ │ │ │ + rsbeq r3, lr, r4, rrx │ │ │ │ andeq r0, r0, fp, asr #20 │ │ │ │ andeq r0, r0, r9, lsl #8 │ │ │ │ - strhteq r2, [lr], #-246 @ 0xffffff0a │ │ │ │ - rsbeq ip, sp, sl, ror #19 │ │ │ │ + strhteq r2, [lr], #-254 @ 0xffffff02 │ │ │ │ + strdeq ip, [sp], #-146 @ 0xffffff6e @ │ │ │ │ ldrshteq r5, [r9], #-88 @ 0xffffffa8 │ │ │ │ - rsbeq r2, lr, r2, lsl #31 │ │ │ │ - strhteq ip, [sp], #-150 @ 0xffffff6a │ │ │ │ + rsbeq r2, lr, sl, lsl #31 │ │ │ │ + strhteq ip, [sp], #-158 @ 0xffffff62 │ │ │ │ @ instruction: 0xffffe095 │ │ │ │ @ instruction: 0xffffdf83 │ │ │ │ - rsbeq r2, lr, r4, asr #30 │ │ │ │ - rsbeq ip, sp, r8, ror r9 │ │ │ │ - rsbeq r2, lr, sl, lsr #30 │ │ │ │ - rsbeq ip, sp, lr, asr r9 │ │ │ │ + rsbeq r2, lr, ip, asr #30 │ │ │ │ + rsbeq ip, sp, r0, lsl #19 │ │ │ │ + rsbeq r2, lr, r2, lsr pc │ │ │ │ + rsbeq ip, sp, r6, ror #18 │ │ │ │ @ instruction: 0xffffda01 │ │ │ │ @ instruction: 0xffffdaa3 │ │ │ │ - rsbeq r2, lr, ip, ror #29 │ │ │ │ - rsbeq ip, sp, r0, lsr #18 │ │ │ │ - ldrdeq r2, [lr], #-226 @ 0xffffff1e @ │ │ │ │ - rsbeq ip, sp, r6, lsl #18 │ │ │ │ + strdeq r2, [lr], #-228 @ 0xffffff1c @ │ │ │ │ + rsbeq ip, sp, r8, lsr #18 │ │ │ │ + ldrdeq r2, [lr], #-234 @ 0xffffff16 @ │ │ │ │ + rsbeq ip, sp, lr, lsl #18 │ │ │ │ andeq r0, r0, r5, ror r4 │ │ │ │ - rsbeq r2, lr, r6, lsr #29 │ │ │ │ - ldrdeq ip, [sp], #-138 @ 0xffffff76 @ │ │ │ │ + rsbeq r2, lr, lr, lsr #29 │ │ │ │ + rsbeq ip, sp, r2, ror #17 │ │ │ │ @ instruction: 0xfffffcb3 │ │ │ │ - rsbeq r2, lr, r4, ror lr │ │ │ │ - rsbeq ip, sp, r8, lsr #17 │ │ │ │ - rsbeq r2, lr, r6, asr lr │ │ │ │ - rsbeq ip, sp, r8, lsl #17 │ │ │ │ + rsbeq r2, lr, ip, ror lr │ │ │ │ + strhteq ip, [sp], #-128 @ 0xffffff80 │ │ │ │ + rsbeq r2, lr, lr, asr lr │ │ │ │ + mlseq sp, r0, r8, ip │ │ │ │ @ instruction: 0xffffdd5f │ │ │ │ - rsbeq r2, lr, r8, lsr #28 │ │ │ │ - rsbeq ip, sp, ip, asr r8 │ │ │ │ + rsbeq r2, lr, r0, lsr lr │ │ │ │ + rsbeq ip, sp, r4, ror #16 │ │ │ │ @ instruction: 0xfffffb61 │ │ │ │ - strdeq r2, [lr], #-212 @ 0xffffff2c @ │ │ │ │ - rsbeq ip, sp, r8, lsr #16 │ │ │ │ + strdeq r2, [lr], #-220 @ 0xffffff24 @ │ │ │ │ + rsbeq ip, sp, r0, lsr r8 │ │ │ │ @ instruction: 0xffffefb3 │ │ │ │ - rsbeq r2, lr, r8, asr #27 │ │ │ │ - strdeq ip, [sp], #-124 @ 0xffffff84 @ │ │ │ │ + ldrdeq r2, [lr], #-208 @ 0xffffff30 @ │ │ │ │ + rsbeq ip, sp, r4, lsl #16 │ │ │ │ @ instruction: 0xffffe85f │ │ │ │ - mlseq lr, ip, sp, r2 │ │ │ │ - ldrdeq ip, [sp], #-112 @ 0xffffff90 @ │ │ │ │ + rsbeq r2, lr, r4, lsr #27 │ │ │ │ + ldrdeq ip, [sp], #-120 @ 0xffffff88 @ │ │ │ │ @ instruction: 0xffffe56b │ │ │ │ @ instruction: 0xffffe5d9 │ │ │ │ - rsbeq r2, lr, sl, asr sp │ │ │ │ - rsbeq ip, sp, lr, lsl #15 │ │ │ │ + rsbeq r2, lr, r2, ror #26 │ │ │ │ + mlseq sp, r6, r7, ip │ │ │ │ @ instruction: 0xffffdb55 │ │ │ │ - rsbeq r2, lr, lr, lsr #26 │ │ │ │ - rsbeq ip, sp, r2, ror #14 │ │ │ │ + rsbeq r2, lr, r6, lsr sp │ │ │ │ + rsbeq ip, sp, sl, ror #14 │ │ │ │ @ instruction: 0xffffe761 │ │ │ │ - rsbeq r2, lr, r2, lsl #26 │ │ │ │ - rsbeq ip, sp, r6, lsr r7 │ │ │ │ - rsbeq r2, lr, r6, ror #26 │ │ │ │ - rsbeq r8, sp, r4, rrx │ │ │ │ - rsbeq r2, lr, r8, asr #25 │ │ │ │ - strdeq ip, [sp], #-108 @ 0xffffff94 @ │ │ │ │ + rsbeq r2, lr, sl, lsl #26 │ │ │ │ + rsbeq ip, sp, lr, lsr r7 │ │ │ │ + rsbeq r2, lr, lr, ror #26 │ │ │ │ + rsbeq r8, sp, ip, rrx │ │ │ │ + ldrdeq r2, [lr], #-192 @ 0xffffff40 @ │ │ │ │ + rsbeq ip, sp, r4, lsl #14 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ bl fec60a04 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ssub8mi r0, r4, r0 │ │ │ │ @ instruction: 0xf7ffb082 │ │ │ │ stmdacs r1, {r0, r3, r5, r7, r8, sl, fp, ip, sp, lr, pc} │ │ │ │ svclt 0x00084603 │ │ │ │ @@ -252623,16 +252623,16 @@ │ │ │ │ ldrbtmi r4, [r8], #-2054 @ 0xfffff7fa │ │ │ │ @ instruction: 0xf70e300c │ │ │ │ stmdami r5, {r0, r4, r5, r9, fp, ip, sp, lr, pc} │ │ │ │ ldrbtmi r9, [r8], #-2305 @ 0xfffff6ff │ │ │ │ blx ffc47474 │ │ │ │ ldrmi r9, [r8], -r1, lsl #22 │ │ │ │ ldclt 0, cr11, [r0, #-8] │ │ │ │ - rsbeq r2, lr, lr, lsl #23 │ │ │ │ - rsbeq ip, sp, r2, asr #11 │ │ │ │ + mlseq lr, r6, fp, r2 │ │ │ │ + rsbeq ip, sp, sl, asr #11 │ │ │ │ mvnsmi lr, sp, lsr #18 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00b0f8cc │ │ │ │ bmi 101b2a0 │ │ │ │ blmi 101b0d4 │ │ │ │ @ instruction: 0x460f447a │ │ │ │ @@ -252692,22 +252692,22 @@ │ │ │ │ @ instruction: 0xf70e300c │ │ │ │ stmdami ip, {r0, r3, r5, r7, r8, fp, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf70e4478 │ │ │ │ strb pc, [r9, r5, ror #20] @ │ │ │ │ cdp 7, 15, cr15, cr0, cr7, {0} │ │ │ │ rsbseq r5, r9, ip, lsr #3 │ │ │ │ @ instruction: 0x000011b8 │ │ │ │ - strhteq r2, [lr], #-188 @ 0xffffff44 │ │ │ │ + rsbeq r2, lr, r4, asr #23 │ │ │ │ rsbseq r5, r9, ip, lsr #2 │ │ │ │ - strhteq r2, [lr], #-166 @ 0xffffff5a │ │ │ │ - rsbeq ip, sp, sl, ror #9 │ │ │ │ - mlseq lr, ip, sl, r2 │ │ │ │ - ldrdeq ip, [sp], #-64 @ 0xffffffc0 @ │ │ │ │ - rsbeq r2, lr, lr, ror sl │ │ │ │ - rsbeq r2, lr, r4, asr #22 │ │ │ │ + strhteq r2, [lr], #-174 @ 0xffffff52 │ │ │ │ + strdeq ip, [sp], #-66 @ 0xffffffbe @ │ │ │ │ + rsbeq r2, lr, r4, lsr #21 │ │ │ │ + ldrdeq ip, [sp], #-72 @ 0xffffffb8 @ │ │ │ │ + rsbeq r2, lr, r6, lsl #21 │ │ │ │ + rsbeq r2, lr, ip, asr #22 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x0060f8cc │ │ │ │ @ instruction: 0x4605b09f │ │ │ │ ldreq pc, [ip], #-2271 @ 0xfffff721 │ │ │ │ ldrbtmi r9, [r8], #-2344 @ 0xfffff6d8 │ │ │ │ @@ -252826,15 +252826,15 @@ │ │ │ │ @ instruction: 0xf89ef70e │ │ │ │ ldmdbls r9, {r0, r2, r3, r4, r7, fp, lr} │ │ │ │ @ instruction: 0xf70e4478 │ │ │ │ bls 6080c8 │ │ │ │ andsvs r2, r3, r0, lsl #6 │ │ │ │ blmi fe55c5d4 │ │ │ │ ldmpl r3, {r1, r3, r4, r5, r6, sl, lr}^ │ │ │ │ - blls 863bdc │ │ │ │ + blls 863bdc │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ @ instruction: 0xf0400300 │ │ │ │ stmdals pc, {r2, r4, r8, pc} @ │ │ │ │ pop {r0, r1, r2, r3, r4, ip, sp, pc} │ │ │ │ @ instruction: 0x27008ff0 │ │ │ │ andsls r1, r9, #18944 @ 0x4a00 │ │ │ │ ldrmi r7, [r1], -fp, asr #16 │ │ │ │ @@ -252971,48 +252971,48 @@ │ │ │ │ @ instruction: 0xf04f4827 │ │ │ │ ldrbtmi r3, [r8], #-511 @ 0xfffffe01 │ │ │ │ @ instruction: 0xf838f70e │ │ │ │ @ instruction: 0xf707e70e │ │ │ │ svclt 0x0000ecc4 │ │ │ │ rsbseq r5, r9, lr, ror r0 │ │ │ │ @ instruction: 0x000011b8 │ │ │ │ - rsbeq r2, lr, r6, lsl sl │ │ │ │ - strhteq r2, [lr], #-144 @ 0xffffff70 │ │ │ │ - mlseq lr, r8, r9, r2 │ │ │ │ + rsbeq r2, lr, lr, lsl sl │ │ │ │ + strhteq r2, [lr], #-152 @ 0xffffff68 │ │ │ │ + rsbeq r2, lr, r0, lsr #19 │ │ │ │ + mlseq lr, r4, r9, r2 │ │ │ │ rsbeq r2, lr, ip, lsl #19 │ │ │ │ - rsbeq r2, lr, r4, lsl #19 │ │ │ │ - rsbeq r2, lr, r6, ror #16 │ │ │ │ - rsbeq r2, lr, r8, ror #16 │ │ │ │ - rsbeq r2, lr, r8, asr r9 │ │ │ │ + rsbeq r2, lr, lr, ror #16 │ │ │ │ + rsbeq r2, lr, r0, ror r8 │ │ │ │ + rsbeq r2, lr, r0, ror #18 │ │ │ │ rsbseq r4, r9, r4, lsr #29 │ │ │ │ - rsbeq r2, lr, r8, lsl #16 │ │ │ │ - rsbeq ip, sp, sl, lsr r2 │ │ │ │ - strhteq r2, [lr], #-118 @ 0xffffff8a │ │ │ │ - rsbeq r2, lr, r2, asr #15 │ │ │ │ - strdeq ip, [sp], #-20 @ 0xffffffec @ │ │ │ │ - rsbeq r2, lr, r6, lsr #15 │ │ │ │ - ldrdeq ip, [sp], #-26 @ 0xffffffe6 @ │ │ │ │ - rsbeq r2, lr, sl, lsl #15 │ │ │ │ - strhteq ip, [sp], #-30 @ 0xffffffe2 │ │ │ │ - rsbeq r2, lr, r0, asr r7 │ │ │ │ - rsbeq r2, lr, r2, ror r8 │ │ │ │ - rsbeq r2, lr, ip, asr #13 │ │ │ │ - rsbeq r2, lr, r2, lsr #13 │ │ │ │ - strhteq r2, [lr], #-98 @ 0xffffff9e │ │ │ │ - rsbeq ip, sp, r6, ror #1 │ │ │ │ - mlseq lr, r6, r6, r2 │ │ │ │ - ldrdeq r2, [lr], #-112 @ 0xffffff90 @ │ │ │ │ - rsbeq r2, lr, r8, ror r6 │ │ │ │ - rsbeq ip, sp, ip, lsr #1 │ │ │ │ - rsbeq r2, lr, ip, asr r6 │ │ │ │ - rsbeq ip, sp, lr, lsl #1 │ │ │ │ - rsbeq r2, lr, r2, asr #12 │ │ │ │ - rsbeq ip, sp, r4, ror r0 │ │ │ │ - rsbeq r2, lr, r8, lsr #12 │ │ │ │ - rsbeq ip, sp, sl, asr r0 │ │ │ │ + rsbeq r2, lr, r0, lsl r8 │ │ │ │ + rsbeq ip, sp, r2, asr #4 │ │ │ │ + strhteq r2, [lr], #-126 @ 0xffffff82 │ │ │ │ + rsbeq r2, lr, sl, asr #15 │ │ │ │ + strdeq ip, [sp], #-28 @ 0xffffffe4 @ │ │ │ │ + rsbeq r2, lr, lr, lsr #15 │ │ │ │ + rsbeq ip, sp, r2, ror #3 │ │ │ │ + mlseq lr, r2, r7, r2 │ │ │ │ + rsbeq ip, sp, r6, asr #3 │ │ │ │ + rsbeq r2, lr, r8, asr r7 │ │ │ │ + rsbeq r2, lr, sl, ror r8 │ │ │ │ + ldrdeq r2, [lr], #-100 @ 0xffffff9c @ │ │ │ │ + rsbeq r2, lr, sl, lsr #13 │ │ │ │ + strhteq r2, [lr], #-106 @ 0xffffff96 │ │ │ │ + rsbeq ip, sp, lr, ror #1 │ │ │ │ + mlseq lr, lr, r6, r2 │ │ │ │ + ldrdeq r2, [lr], #-120 @ 0xffffff88 @ │ │ │ │ + rsbeq r2, lr, r0, lsl #13 │ │ │ │ + strhteq ip, [sp], #-4 │ │ │ │ + rsbeq r2, lr, r4, ror #12 │ │ │ │ + mlseq sp, r6, r0, ip │ │ │ │ + rsbeq r2, lr, sl, asr #12 │ │ │ │ + rsbeq ip, sp, ip, ror r0 │ │ │ │ + rsbeq r2, lr, r0, lsr r6 │ │ │ │ + rsbeq ip, sp, r2, rrx │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x0070f8cc │ │ │ │ ldcmi 0, cr11, [pc], {155} @ 0x9b │ │ │ │ ldmmi pc, {r1, r2, r9, sl, lr} @ │ │ │ │ svcls 0x0025447c │ │ │ │ @@ -253171,27 +253171,27 @@ │ │ │ │ @ instruction: 0xf04f4812 │ │ │ │ ldrbtmi r3, [r8], #-511 @ 0xfffffe01 │ │ │ │ cdp2 7, 10, cr15, cr8, cr13, {0} │ │ │ │ @ instruction: 0xf707e7a7 │ │ │ │ svclt 0x0000eb34 │ │ │ │ ldrhteq r4, [r9], #-188 @ 0xffffff44 │ │ │ │ @ instruction: 0x000011b8 │ │ │ │ - rsbeq r2, lr, r8, ror #9 │ │ │ │ - rsbeq r2, lr, r2, asr #9 │ │ │ │ - rsbeq r2, lr, r8, asr #8 │ │ │ │ - rsbeq fp, sp, ip, ror lr │ │ │ │ + strdeq r2, [lr], #-64 @ 0xffffffc0 @ │ │ │ │ + rsbeq r2, lr, sl, asr #9 │ │ │ │ + rsbeq r2, lr, r0, asr r4 │ │ │ │ + rsbeq fp, sp, r4, lsl #29 │ │ │ │ rsbseq r4, r9, r8, lsl #21 │ │ │ │ - ldrdeq r2, [lr], #-50 @ 0xffffffce @ │ │ │ │ - rsbeq r2, lr, r4, lsr #7 │ │ │ │ - strhteq r2, [lr], #-54 @ 0xffffffca │ │ │ │ - rsbeq fp, sp, r8, ror #27 │ │ │ │ - rsbeq r2, lr, r4, lsr r3 │ │ │ │ - rsbeq fp, sp, r8, ror #26 │ │ │ │ - rsbeq r2, lr, r8, lsl #6 │ │ │ │ - rsbeq fp, sp, sl, lsr sp │ │ │ │ + ldrdeq r2, [lr], #-58 @ 0xffffffc6 @ │ │ │ │ + rsbeq r2, lr, ip, lsr #7 │ │ │ │ + strhteq r2, [lr], #-62 @ 0xffffffc2 │ │ │ │ + strdeq fp, [sp], #-208 @ 0xffffff30 @ │ │ │ │ + rsbeq r2, lr, ip, lsr r3 │ │ │ │ + rsbeq fp, sp, r0, ror sp │ │ │ │ + rsbeq r2, lr, r0, lsl r3 │ │ │ │ + rsbeq fp, sp, r2, asr #26 │ │ │ │ mvnsmi lr, sp, lsr #18 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00b0f8cc │ │ │ │ bmi 109bb5c │ │ │ │ blmi 109b990 │ │ │ │ @ instruction: 0x460f447a │ │ │ │ @@ -253253,24 +253253,24 @@ │ │ │ │ stc2l 7, cr15, [r8, #-52] @ 0xffffffcc │ │ │ │ ldrbtmi r4, [r8], #-2062 @ 0xfffff7f2 │ │ │ │ cdp2 7, 0, cr15, cr4, cr13, {0} │ │ │ │ @ instruction: 0xf707e7d7 │ │ │ │ svclt 0x0000ea90 │ │ │ │ ldrshteq r4, [r9], #-128 @ 0xffffff80 │ │ │ │ @ instruction: 0x000011b8 │ │ │ │ - rsbeq r2, lr, r0, lsl #6 │ │ │ │ + rsbeq r2, lr, r8, lsl #6 │ │ │ │ rsbseq r4, r9, r2, lsl #17 │ │ │ │ - rsbeq r2, lr, ip, lsl #4 │ │ │ │ - rsbeq fp, sp, r0, asr #24 │ │ │ │ - strdeq r2, [lr], #-20 @ 0xffffffec @ │ │ │ │ - rsbeq fp, sp, r8, lsr #24 │ │ │ │ - ldrdeq r2, [lr], #-26 @ 0xffffffe6 @ │ │ │ │ - rsbeq fp, sp, lr, lsl #24 │ │ │ │ - strhteq r2, [lr], #-28 @ 0xffffffe4 │ │ │ │ - rsbeq r2, lr, r2, lsl #5 │ │ │ │ + rsbeq r2, lr, r4, lsl r2 │ │ │ │ + rsbeq fp, sp, r8, asr #24 │ │ │ │ + strdeq r2, [lr], #-28 @ 0xffffffe4 @ │ │ │ │ + rsbeq fp, sp, r0, lsr ip │ │ │ │ + rsbeq r2, lr, r2, ror #3 │ │ │ │ + rsbeq fp, sp, r6, lsl ip │ │ │ │ + rsbeq r2, lr, r4, asr #3 │ │ │ │ + rsbeq r2, lr, sl, lsl #5 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ pkhbtmi r4, r1, r0, lsl #13 │ │ │ │ strmi r9, [ip], -r9, lsl #20 │ │ │ │ ldrmi r9, [sl], sl, lsl #16 │ │ │ │ strmi r6, [r0, #2075]! @ 0x81b │ │ │ │ @ instruction: 0x46456811 │ │ │ │ svclt 0x00a86802 │ │ │ │ @@ -253661,44 +253661,44 @@ │ │ │ │ stmdami r2!, {r0, r2, r3, r6, r7, r9, sl, sp, lr, pc} │ │ │ │ ldrbtmi r4, [r8], #-1625 @ 0xfffff9a7 │ │ │ │ @ instruction: 0xf70d300c │ │ │ │ stmdami r0!, {r0, r1, r4, r9, fp, ip, sp, lr, pc} │ │ │ │ mvnscc pc, pc, asr #32 │ │ │ │ @ instruction: 0xf70d4478 │ │ │ │ strb pc, [r0], sp, asr #21 @ │ │ │ │ - rsbeq r2, lr, sl, lsr #1 │ │ │ │ - rsbeq r1, lr, r6, asr pc │ │ │ │ - rsbeq fp, sp, r0, lsl #16 │ │ │ │ - ldrdeq r1, [lr], #-226 @ 0xffffff1e @ │ │ │ │ - rsbeq fp, sp, lr, ror r7 │ │ │ │ - rsbeq r1, lr, sl, ror lr │ │ │ │ - rsbeq r1, lr, lr, lsl #28 │ │ │ │ - strhteq fp, [sp], #-106 @ 0xffffff96 │ │ │ │ - strdeq r1, [lr], #-214 @ 0xffffff2a @ │ │ │ │ - rsbeq fp, sp, r0, lsr #13 │ │ │ │ - ldrdeq r1, [lr], #-220 @ 0xffffff24 @ │ │ │ │ - rsbeq fp, sp, r6, lsl #13 │ │ │ │ - rsbeq r1, lr, r2, asr #27 │ │ │ │ - rsbeq fp, sp, ip, ror #12 │ │ │ │ - mlseq lr, r8, sp, r1 │ │ │ │ - rsbeq fp, sp, r4, asr #12 │ │ │ │ - rsbeq r1, lr, r6, ror sp │ │ │ │ - rsbeq fp, sp, r0, lsr #12 │ │ │ │ - rsbeq r1, lr, ip, asr sp │ │ │ │ - rsbeq fp, sp, r6, lsl #12 │ │ │ │ - rsbeq r1, lr, r2, asr #26 │ │ │ │ - rsbeq fp, sp, ip, ror #11 │ │ │ │ - rsbeq r1, lr, r8, lsr #26 │ │ │ │ - ldrdeq fp, [sp], #-82 @ 0xffffffae @ │ │ │ │ - rsbeq r1, lr, lr, lsl #26 │ │ │ │ - strhteq fp, [sp], #-88 @ 0xffffffa8 │ │ │ │ - strdeq r1, [lr], #-196 @ 0xffffff3c @ │ │ │ │ - mlseq sp, lr, r5, fp │ │ │ │ - ldrdeq r1, [lr], #-202 @ 0xffffff36 @ │ │ │ │ - rsbeq fp, sp, r4, lsl #11 │ │ │ │ + strhteq r2, [lr], #-2 │ │ │ │ + rsbeq r1, lr, lr, asr pc │ │ │ │ + rsbeq fp, sp, r8, lsl #16 │ │ │ │ + ldrdeq r1, [lr], #-234 @ 0xffffff16 @ │ │ │ │ + rsbeq fp, sp, r6, lsl #15 │ │ │ │ + rsbeq r1, lr, r2, lsl #29 │ │ │ │ + rsbeq r1, lr, r6, lsl lr │ │ │ │ + rsbeq fp, sp, r2, asr #13 │ │ │ │ + strdeq r1, [lr], #-222 @ 0xffffff22 @ │ │ │ │ + rsbeq fp, sp, r8, lsr #13 │ │ │ │ + rsbeq r1, lr, r4, ror #27 │ │ │ │ + rsbeq fp, sp, lr, lsl #13 │ │ │ │ + rsbeq r1, lr, sl, asr #27 │ │ │ │ + rsbeq fp, sp, r4, ror r6 │ │ │ │ + rsbeq r1, lr, r0, lsr #27 │ │ │ │ + rsbeq fp, sp, ip, asr #12 │ │ │ │ + rsbeq r1, lr, lr, ror sp │ │ │ │ + rsbeq fp, sp, r8, lsr #12 │ │ │ │ + rsbeq r1, lr, r4, ror #26 │ │ │ │ + rsbeq fp, sp, lr, lsl #12 │ │ │ │ + rsbeq r1, lr, sl, asr #26 │ │ │ │ + strdeq fp, [sp], #-84 @ 0xffffffac @ │ │ │ │ + rsbeq r1, lr, r0, lsr sp │ │ │ │ + ldrdeq fp, [sp], #-90 @ 0xffffffa6 @ │ │ │ │ + rsbeq r1, lr, r6, lsl sp │ │ │ │ + rsbeq fp, sp, r0, asr #11 │ │ │ │ + strdeq r1, [lr], #-204 @ 0xffffff34 @ │ │ │ │ + rsbeq fp, sp, r6, lsr #11 │ │ │ │ + rsbeq r1, lr, r2, ror #25 │ │ │ │ + rsbeq fp, sp, ip, lsl #11 │ │ │ │ mvnsmi lr, #737280 @ 0xb4000 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00a8f8cc │ │ │ │ bmi f5c15c │ │ │ │ blmi f5c370 │ │ │ │ addlt r4, pc, sl, ror r4 @ │ │ │ │ @@ -253755,19 +253755,19 @@ │ │ │ │ stmdami sl, {r0, r2, r3, r4, r6, r8, fp, ip, sp, lr, pc} │ │ │ │ ldrbtmi r4, [r8], #-1569 @ 0xfffff9df │ │ │ │ blx 748618 │ │ │ │ @ instruction: 0xf706e7b8 │ │ │ │ svclt 0x0000eea4 │ │ │ │ rsbseq r4, r9, r4, lsl #2 │ │ │ │ @ instruction: 0x000011b8 │ │ │ │ - strdeq r1, [lr], #-186 @ 0xffffff46 @ │ │ │ │ - rsbeq fp, sp, r6, lsr #9 │ │ │ │ + rsbeq r1, lr, r2, lsl #24 │ │ │ │ + rsbeq fp, sp, lr, lsr #9 │ │ │ │ ldrhteq r4, [r9], #-4 │ │ │ │ - rsbeq r1, lr, lr, ror #22 │ │ │ │ - rsbeq fp, sp, sl, lsl r4 │ │ │ │ + rsbeq r1, lr, r6, ror fp │ │ │ │ + rsbeq fp, sp, r2, lsr #8 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d0f8cc │ │ │ │ ldmdbvs r3, {r0, r2, r3, r4, r9, sl, lr} │ │ │ │ strmi fp, [r6], -r3, lsl #1 │ │ │ │ andhi lr, r7, #3457024 @ 0x34c000 │ │ │ │ @@ -253825,21 +253825,21 @@ │ │ │ │ @ instruction: 0xe79ef631 │ │ │ │ andeq pc, r1, #-2147483646 @ 0x80000002 │ │ │ │ stclle 5, cr4, [r3], #332 @ 0x14c │ │ │ │ beq 1c6f28 │ │ │ │ sbcsle r4, r4, sl, asr r5 │ │ │ │ ldrbmi r3, [sl, #1800] @ 0x708 │ │ │ │ @ instruction: 0xe7d0d1f4 │ │ │ │ - rsbeq r3, pc, ip, lsr #30 │ │ │ │ - rsbeq r1, lr, r0, asr #21 │ │ │ │ - rsbeq fp, sp, ip, ror #6 │ │ │ │ - strhteq r2, [sp], #-32 @ 0xffffffe0 │ │ │ │ - rsbseq ip, r0, sl, lsr #13 │ │ │ │ - mlseq lr, r0, sl, r1 │ │ │ │ - rsbeq r1, lr, r4, ror sl │ │ │ │ + rsbeq r3, pc, r4, lsr pc @ │ │ │ │ + rsbeq r1, lr, r8, asr #21 │ │ │ │ + rsbeq fp, sp, r4, ror r3 │ │ │ │ + strhteq r2, [sp], #-40 @ 0xffffffd8 │ │ │ │ + ldrhteq ip, [r0], #-98 @ 0xffffff9e │ │ │ │ + mlseq lr, r8, sl, r1 │ │ │ │ + rsbeq r1, lr, ip, ror sl │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00c8f8cc │ │ │ │ ldmdavs fp, {r2, r3, r4, r9, sl, lr} │ │ │ │ strmi fp, [r6], -r5, lsl #1 │ │ │ │ ldmibvs pc, {r1, r3, r4, r7, r8, fp, sp, lr}^ @ │ │ │ │ @@ -253942,18 +253942,18 @@ │ │ │ │ @ instruction: 0xf01a4630 │ │ │ │ @ instruction: 0x26c2f373 │ │ │ │ eorscs r4, r0, #45088768 @ 0x2b00000 │ │ │ │ strls r4, [r0], -r1, lsr #12 │ │ │ │ @ instruction: 0xf984f70a │ │ │ │ andlt r4, r5, r8, asr r6 │ │ │ │ svchi 0x00f0e8bd │ │ │ │ - rsbeq r1, lr, sl, asr #19 │ │ │ │ - strhteq r1, [lr], #-148 @ 0xffffff6c │ │ │ │ - rsbeq fp, sp, r6, ror #4 │ │ │ │ - rsbeq r1, lr, sl, ror #17 │ │ │ │ + ldrdeq r1, [lr], #-146 @ 0xffffff6e @ │ │ │ │ + strhteq r1, [lr], #-156 @ 0xffffff64 │ │ │ │ + rsbeq fp, sp, lr, ror #4 │ │ │ │ + strdeq r1, [lr], #-130 @ 0xffffff7e @ │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ bl fec61ef8 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ bmi 64eca0 │ │ │ │ blmi 676f14 │ │ │ │ ldrbtmi r4, [sl], #-1540 @ 0xfffff9fc │ │ │ │ ldmpl r3, {r3, r9, sl, lr}^ │ │ │ │ @@ -253973,15 +253973,15 @@ │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ mrsle r0, LR_svc │ │ │ │ andlt r2, r4, r1 │ │ │ │ @ instruction: 0xf706bd10 │ │ │ │ svclt 0x0000ecf0 │ │ │ │ rsbseq r3, r9, sl, lsl #26 │ │ │ │ @ instruction: 0x000011b8 │ │ │ │ - strdeq r1, [lr], #-120 @ 0xffffff88 @ │ │ │ │ + rsbeq r1, lr, r0, lsl #16 │ │ │ │ ldrsbteq r3, [r9], #-200 @ 0xffffff38 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00c8f8cc │ │ │ │ addlt r6, r5, r2, lsl r9 │ │ │ │ @ instruction: 0x91036991 │ │ │ │ @@ -254012,16 +254012,16 @@ │ │ │ │ svchi 0x00f0e8bd │ │ │ │ @ instruction: 0xf1099b03 │ │ │ │ strcc r0, [r4, -r1, lsl #18] │ │ │ │ bicsle r4, r7, fp, asr #10 │ │ │ │ beq 186f2c │ │ │ │ andlt r4, r5, r0, asr r6 │ │ │ │ svchi 0x00f0e8bd │ │ │ │ - rsbeq r1, lr, sl, ror r7 │ │ │ │ - rsbeq fp, sp, r6, lsr #32 │ │ │ │ + rsbeq r1, lr, r2, lsl #15 │ │ │ │ + rsbeq fp, sp, lr, lsr #32 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00b8f8cc │ │ │ │ addlt r4, r9, ip, asr #24 │ │ │ │ @ instruction: 0x1e1d494c │ │ │ │ stmdapl r1!, {r2, r3, r4, r5, r6, sl, lr}^ │ │ │ │ @@ -254066,15 +254066,15 @@ │ │ │ │ @ instruction: 0xffaef70c │ │ │ │ @ instruction: 0xf6404826 │ │ │ │ ldrbtmi r0, [r8], #-478 @ 0xfffffe22 │ │ │ │ @ instruction: 0xf70c300c │ │ │ │ stmdami r4!, {r0, r1, r2, r5, r6, r7, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ ldrbtmi r4, [r8], #-1569 @ 0xfffff9df │ │ │ │ @ instruction: 0xffa2f70c │ │ │ │ - blmi 85d75c │ │ │ │ + blmi 85d75c │ │ │ │ ldmpl r3, {r1, r3, r4, r5, r6, sl, lr}^ │ │ │ │ blls 2e4f44 >::_M_default_append(unsigned int)@@Base+0x62380> │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ @ instruction: 0xd12c0300 │ │ │ │ andlt r4, r9, r0, lsr #12 │ │ │ │ svchi 0x00f0e8bd │ │ │ │ strcc r3, [r4, #-1537] @ 0xfffff9ff │ │ │ │ @@ -254097,23 +254097,23 @@ │ │ │ │ stmdami lr, {r0, r4, r5, r7, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ ldrbtmi r4, [r8], #-1569 @ 0xfffff9df │ │ │ │ @ instruction: 0xff6cf70c │ │ │ │ @ instruction: 0xf706e7bc │ │ │ │ svclt 0x0000ebf8 │ │ │ │ ldrshteq r3, [r9], #-184 @ 0xffffff48 │ │ │ │ @ instruction: 0x000011b8 │ │ │ │ - mlseq lr, sl, r6, r1 │ │ │ │ - rsbeq sl, sp, r6, asr #30 │ │ │ │ - rsbeq r1, lr, r2, lsl #13 │ │ │ │ - rsbeq sl, sp, lr, lsr #30 │ │ │ │ + rsbeq r1, lr, r2, lsr #13 │ │ │ │ + rsbeq sl, sp, lr, asr #30 │ │ │ │ + rsbeq r1, lr, sl, lsl #13 │ │ │ │ + rsbeq sl, sp, r6, lsr pc │ │ │ │ rsbseq r3, r9, ip, lsr fp │ │ │ │ - rsbeq r1, lr, r2, lsr r6 │ │ │ │ - ldrdeq sl, [sp], #-238 @ 0xffffff12 @ │ │ │ │ - rsbeq r1, lr, r6, lsl r6 │ │ │ │ - rsbeq sl, sp, r2, asr #29 │ │ │ │ + rsbeq r1, lr, sl, lsr r6 │ │ │ │ + rsbeq sl, sp, r6, ror #29 │ │ │ │ + rsbeq r1, lr, lr, lsl r6 │ │ │ │ + rsbeq sl, sp, sl, asr #29 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ blhi 246430 │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00a0f8cc │ │ │ │ ldmdbvs r3, {r0, r1, r3, r7, ip, sp, pc} │ │ │ │ bls 7d3398 │ │ │ │ @@ -254316,32 +254316,32 @@ │ │ │ │ ldrbtmi r4, [r8], #-2061 @ 0xfffff7f3 │ │ │ │ @ instruction: 0xf70c300c │ │ │ │ stmdami ip, {r0, r1, r2, r4, r5, r6, r7, sl, fp, ip, sp, lr, pc} │ │ │ │ ldrbtmi r9, [r8], #-2306 @ 0xfffff6fe │ │ │ │ ldc2 7, cr15, [r2, #48]! @ 0x30 │ │ │ │ ldrb r9, [lr, -r2, lsl #22]! │ │ │ │ ... │ │ │ │ - rsbeq r1, lr, r2, lsr #7 │ │ │ │ - rsbeq sl, sp, lr, asr #24 │ │ │ │ - rsbeq r1, lr, r6, lsl #7 │ │ │ │ - rsbeq sl, sp, r2, lsr ip │ │ │ │ - rsbeq r1, lr, r0, asr #5 │ │ │ │ - rsbeq sl, sp, ip, ror #22 │ │ │ │ - rsbeq r1, lr, r2, lsr #5 │ │ │ │ - rsbeq sl, sp, lr, asr #22 │ │ │ │ + rsbeq r1, lr, sl, lsr #7 │ │ │ │ + rsbeq sl, sp, r6, asr ip │ │ │ │ + rsbeq r1, lr, lr, lsl #7 │ │ │ │ + rsbeq sl, sp, sl, lsr ip │ │ │ │ + rsbeq r1, lr, r8, asr #5 │ │ │ │ + rsbeq sl, sp, r4, ror fp │ │ │ │ + rsbeq r1, lr, sl, lsr #5 │ │ │ │ + rsbeq sl, sp, r6, asr fp │ │ │ │ vst4.8 {d25-d28}, [pc], r2 │ │ │ │ stmdami r6, {r0, r1, r4, r5, r7, r8, sp, lr} │ │ │ │ andcc r4, ip, r8, ror r4 │ │ │ │ ldc2l 7, cr15, [r4], {12} │ │ │ │ stmdbls r2, {r2, fp, lr} │ │ │ │ @ instruction: 0xf70c4478 │ │ │ │ blls 1ca934 │ │ │ │ svclt 0x0000e75b │ │ │ │ - rsbeq r1, lr, ip, asr r2 │ │ │ │ - rsbeq sl, sp, r8, lsl #22 │ │ │ │ + rsbeq r1, lr, r4, ror #4 │ │ │ │ + rsbeq sl, sp, r0, lsl fp │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ blhi 2467c4 │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00b0f8cc │ │ │ │ stmdbmi r6, {r2, r3, r9, sl, lr}^ │ │ │ │ bmi 129cb74 │ │ │ │ @@ -254412,16 +254412,16 @@ │ │ │ │ @ instruction: 0xf706e7e0 │ │ │ │ svclt 0x0000e986 │ │ │ │ andhi pc, r0, pc, lsr #7 │ │ │ │ ... │ │ │ │ ldrshteq r3, [r9], #-96 @ 0xffffffa0 │ │ │ │ @ instruction: 0x000011b8 │ │ │ │ rsbseq r3, r9, r8, lsr #12 │ │ │ │ - rsbeq r1, lr, r4, lsr r1 │ │ │ │ - rsbeq sl, sp, r0, ror #19 │ │ │ │ + rsbeq r1, lr, ip, lsr r1 │ │ │ │ + rsbeq sl, sp, r8, ror #19 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ blhi 2c6908 >::_M_default_append(unsigned int)@@Base+0x43d44> │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x0070f8cc │ │ │ │ @ instruction: 0xb0954db3 │ │ │ │ @ instruction: 0x46814cb3 │ │ │ │ @@ -254600,26 +254600,26 @@ │ │ │ │ blx 20c934a │ │ │ │ str r9, [fp, -r5, lsl #20]! │ │ │ │ stmda r8, {r1, r2, r8, r9, sl, ip, sp, lr, pc} │ │ │ │ andhi pc, r0, pc, lsr #7 │ │ │ │ ... │ │ │ │ rsbseq r3, r9, ip, lsr #11 │ │ │ │ @ instruction: 0x000011b8 │ │ │ │ - ldrhteq r0, [r0], #-162 @ 0xffffff5e │ │ │ │ + ldrhteq r0, [r0], #-170 @ 0xffffff56 │ │ │ │ @ instruction: 0x00793498 │ │ │ │ - strhteq r0, [lr], #-226 @ 0xffffff1e │ │ │ │ - rsbeq sl, sp, lr, asr r7 │ │ │ │ - mlseq lr, r4, lr, r0 │ │ │ │ - rsbeq sl, sp, r0, asr #14 │ │ │ │ - rsbeq r0, lr, r6, ror lr │ │ │ │ - rsbeq sl, sp, r2, lsr #14 │ │ │ │ - rsbeq r0, lr, r8, asr lr │ │ │ │ - rsbeq sl, sp, r4, lsl #14 │ │ │ │ - rsbeq r0, lr, sl, lsr lr │ │ │ │ - rsbeq sl, sp, r6, ror #13 │ │ │ │ + strhteq r0, [lr], #-234 @ 0xffffff16 │ │ │ │ + rsbeq sl, sp, r6, ror #14 │ │ │ │ + mlseq lr, ip, lr, r0 │ │ │ │ + rsbeq sl, sp, r8, asr #14 │ │ │ │ + rsbeq r0, lr, lr, ror lr │ │ │ │ + rsbeq sl, sp, sl, lsr #14 │ │ │ │ + rsbeq r0, lr, r0, ror #28 │ │ │ │ + rsbeq sl, sp, ip, lsl #14 │ │ │ │ + rsbeq r0, lr, r2, asr #28 │ │ │ │ + rsbeq sl, sp, lr, ror #13 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ blhi 1c6c24 │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x0078f8cc │ │ │ │ @ instruction: 0x460cb097 │ │ │ │ @ instruction: 0xf8df4699 │ │ │ │ @@ -255100,51 +255100,51 @@ │ │ │ │ stmdami sl!, {r0, r2, r4, r6, r7, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ ldrbtmi r4, [r8], #-1577 @ 0xfffff9d7 │ │ │ │ @ instruction: 0xff90f70b │ │ │ │ str r4, [ip], -sl, lsr #12 │ │ │ │ ldc 7, cr15, [sl], {5} │ │ │ │ @ instruction: 0x000011b8 │ │ │ │ rsbseq r3, r9, r6, lsl #5 │ │ │ │ - rsbeq r0, lr, r6, asr sp │ │ │ │ - rsbeq r0, lr, r4, asr #20 │ │ │ │ - rsbeq sl, sp, lr, ror #5 │ │ │ │ + rsbeq r0, lr, lr, asr sp │ │ │ │ + rsbeq r0, lr, ip, asr #20 │ │ │ │ + strdeq sl, [sp], #-38 @ 0xffffffda @ │ │ │ │ ldrshteq r2, [r9], #-234 @ 0xffffff16 │ │ │ │ - ldrdeq r0, [lr], #-146 @ 0xffffff6e @ │ │ │ │ - rsbeq r0, lr, r2, lsr #19 │ │ │ │ - rsbeq sl, sp, lr, asr #4 │ │ │ │ - rsbeq r0, lr, r4, lsl #19 │ │ │ │ - rsbeq sl, sp, r0, lsr r2 │ │ │ │ - rsbeq r0, lr, r0, lsr r9 │ │ │ │ - ldrdeq sl, [sp], #-28 @ 0xffffffe4 @ │ │ │ │ - strhteq r0, [lr], #-134 @ 0xffffff7a │ │ │ │ - rsbeq sl, sp, r2, ror #2 │ │ │ │ - mlseq lr, r8, r8, r0 │ │ │ │ - rsbeq sl, sp, r4, asr #2 │ │ │ │ - rsbeq r0, lr, r2, ror #15 │ │ │ │ - rsbeq sl, sp, lr, lsl #1 │ │ │ │ - rsbeq r0, lr, r4, asr #15 │ │ │ │ - rsbeq sl, sp, r0, ror r0 │ │ │ │ - mlseq lr, r4, r7, r0 │ │ │ │ - rsbeq sl, sp, r0, asr #32 │ │ │ │ - rsbeq r0, lr, ip, lsr r7 │ │ │ │ - rsbeq r9, sp, r8, ror #31 │ │ │ │ - rsbeq r0, lr, r2, lsr #14 │ │ │ │ - rsbeq r9, sp, ip, asr #31 │ │ │ │ - rsbeq r0, lr, r4, lsl #14 │ │ │ │ - rsbeq r9, sp, lr, lsr #31 │ │ │ │ - rsbeq r0, lr, sl, ror #13 │ │ │ │ - mlseq sp, r4, pc, r9 @ │ │ │ │ - rsbeq r0, lr, ip, asr #13 │ │ │ │ - rsbeq r9, sp, r8, ror pc │ │ │ │ - rsbeq r0, lr, lr, lsr #13 │ │ │ │ - rsbeq r9, sp, sl, asr pc │ │ │ │ - mlseq lr, r2, r6, r0 │ │ │ │ - rsbeq r9, sp, lr, lsr pc │ │ │ │ - rsbeq r0, lr, lr, asr r6 │ │ │ │ - rsbeq r9, sp, sl, lsl #30 │ │ │ │ + ldrdeq r0, [lr], #-154 @ 0xffffff66 @ │ │ │ │ + rsbeq r0, lr, sl, lsr #19 │ │ │ │ + rsbeq sl, sp, r6, asr r2 │ │ │ │ + rsbeq r0, lr, ip, lsl #19 │ │ │ │ + rsbeq sl, sp, r8, lsr r2 │ │ │ │ + rsbeq r0, lr, r8, lsr r9 │ │ │ │ + rsbeq sl, sp, r4, ror #3 │ │ │ │ + strhteq r0, [lr], #-142 @ 0xffffff72 │ │ │ │ + rsbeq sl, sp, sl, ror #2 │ │ │ │ + rsbeq r0, lr, r0, lsr #17 │ │ │ │ + rsbeq sl, sp, ip, asr #2 │ │ │ │ + rsbeq r0, lr, sl, ror #15 │ │ │ │ + mlseq sp, r6, r0, sl │ │ │ │ + rsbeq r0, lr, ip, asr #15 │ │ │ │ + rsbeq sl, sp, r8, ror r0 │ │ │ │ + mlseq lr, ip, r7, r0 │ │ │ │ + rsbeq sl, sp, r8, asr #32 │ │ │ │ + rsbeq r0, lr, r4, asr #14 │ │ │ │ + strdeq r9, [sp], #-240 @ 0xffffff10 @ │ │ │ │ + rsbeq r0, lr, sl, lsr #14 │ │ │ │ + ldrdeq r9, [sp], #-244 @ 0xffffff0c @ │ │ │ │ + rsbeq r0, lr, ip, lsl #14 │ │ │ │ + strhteq r9, [sp], #-246 @ 0xffffff0a │ │ │ │ + strdeq r0, [lr], #-98 @ 0xffffff9e @ │ │ │ │ + mlseq sp, ip, pc, r9 @ │ │ │ │ + ldrdeq r0, [lr], #-100 @ 0xffffff9c @ │ │ │ │ + rsbeq r9, sp, r0, lsl #31 │ │ │ │ + strhteq r0, [lr], #-102 @ 0xffffff9a │ │ │ │ + rsbeq r9, sp, r2, ror #30 │ │ │ │ + mlseq lr, sl, r6, r0 │ │ │ │ + rsbeq r9, sp, r6, asr #30 │ │ │ │ + rsbeq r0, lr, r6, ror #12 │ │ │ │ + rsbeq r9, sp, r2, lsl pc │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00c0f8cc │ │ │ │ addlt r4, r7, fp, lsr #18 │ │ │ │ strcs r4, [r0], #-2859 @ 0xfffff4d5 │ │ │ │ @ instruction: 0xf8dd4479 │ │ │ │ @@ -255187,16 +255187,16 @@ │ │ │ │ andcc pc, r0, fp, asr #17 │ │ │ │ strb r2, [r8, r1, lsl #6]! │ │ │ │ @ instruction: 0xf8cb2307 │ │ │ │ ldrb r3, [r9, r0]! │ │ │ │ bl 1c49c6c │ │ │ │ rsbseq r2, r9, r0, ror #20 │ │ │ │ @ instruction: 0x000011b8 │ │ │ │ - rsbeq r0, lr, r6, lsr r5 │ │ │ │ - rsbeq r9, sp, r2, ror #27 │ │ │ │ + rsbeq r0, lr, lr, lsr r5 │ │ │ │ + rsbeq r9, sp, sl, ror #27 │ │ │ │ rsbseq r2, r9, lr, ror #19 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00b0f8cc │ │ │ │ addlt r4, fp, r4, asr ip │ │ │ │ pkhtbmi r4, r0, r4, asr #18 │ │ │ │ @@ -255281,19 +255281,19 @@ │ │ │ │ @ instruction: 0xf70b4478 │ │ │ │ ldrb pc, [sp, r9, lsr #28] @ │ │ │ │ tstcs r1, #4, 20 @ 0x4000 │ │ │ │ usada8 r8, r3, r0, r6 │ │ │ │ b fed49de4 │ │ │ │ rsbseq r2, r9, ip, lsl #19 │ │ │ │ @ instruction: 0x000011b8 │ │ │ │ - ldrdeq r0, [lr], #-50 @ 0xffffffce @ │ │ │ │ - rsbeq r9, sp, lr, ror ip │ │ │ │ + ldrdeq r0, [lr], #-58 @ 0xffffffc6 @ │ │ │ │ + rsbeq r9, sp, r6, lsl #25 │ │ │ │ rsbseq r2, r9, ip, lsl #17 │ │ │ │ - mlseq lr, r0, r3, r0 │ │ │ │ - rsbeq r9, sp, ip, lsr ip │ │ │ │ + mlseq lr, r8, r3, r0 │ │ │ │ + rsbeq r9, sp, r4, asr #24 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00a0f8cc │ │ │ │ addlt r4, pc, r3, lsl #29 │ │ │ │ ldrbtmi r4, [lr], #-3459 @ 0xfffff27d │ │ │ │ @ instruction: 0x4119e9dd │ │ │ │ @@ -255424,16 +255424,16 @@ │ │ │ │ @ instruction: 0xf47f6013 │ │ │ │ @ instruction: 0xe7adaf1f │ │ │ │ ldmib r6, {r0, r2, r8, r9, sl, ip, sp, lr, pc} │ │ │ │ ... │ │ │ │ rsbseq r2, r9, lr, lsl #16 │ │ │ │ @ instruction: 0x000011b8 │ │ │ │ rsbseq r2, r9, ip, lsr #13 │ │ │ │ - rsbeq r0, lr, sl, lsl #3 │ │ │ │ - rsbeq r9, sp, ip, lsr sl │ │ │ │ + mlseq lr, r2, r1, r0 │ │ │ │ + rsbeq r9, sp, r4, asr #20 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x0098f8cc │ │ │ │ addslt r4, r1, fp, asr sp │ │ │ │ blcs 11f5a4 │ │ │ │ ldmib sp, {r0, r2, r3, r4, r5, r6, sl, lr}^ │ │ │ │ @@ -255525,16 +255525,16 @@ │ │ │ │ stccs 7, cr14, [r0, #-928] @ 0xfffffc60 │ │ │ │ movwcs sp, #36302 @ 0x8dce │ │ │ │ @ instruction: 0xe7cb6033 │ │ │ │ stmia r8, {r0, r2, r8, r9, sl, ip, sp, lr, pc}^ │ │ │ │ ldrsbteq r2, [r9], #-88 @ 0xffffffa8 │ │ │ │ @ instruction: 0x000011b8 │ │ │ │ ldrsbteq r2, [r9], #-70 @ 0xffffffba │ │ │ │ - rsbeq pc, sp, lr, asr #31 │ │ │ │ - rsbeq r9, sp, sl, ror r8 │ │ │ │ + ldrdeq pc, [sp], #-246 @ 0xffffff0a @ │ │ │ │ + rsbeq r9, sp, r2, lsl #17 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ bl fec637bc │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r6, r0, ror #31 │ │ │ │ cdpeq 0, 0, cr15, cr4, cr15, {2} │ │ │ │ ldrdgt pc, [r8], -sp @ │ │ │ │ @ instruction: 0xf8cd9c08 │ │ │ │ @@ -255551,16 +255551,16 @@ │ │ │ │ andcc r4, ip, r8, ror r4 │ │ │ │ blx 13ca22e │ │ │ │ stmdbls r5, {r0, r2, fp, lr} │ │ │ │ @ instruction: 0xf70b4478 │ │ │ │ blls 28b620 >::_M_default_append(unsigned int)@@Base+0x8a5c> │ │ │ │ andlt r4, r6, r8, lsl r6 │ │ │ │ svclt 0x0000bd10 │ │ │ │ - rsbeq pc, sp, r8, asr #30 │ │ │ │ - strdeq r9, [sp], #-116 @ 0xffffff8c @ │ │ │ │ + rsbeq pc, sp, r0, asr pc @ │ │ │ │ + strdeq r9, [sp], #-124 @ 0xffffff84 @ │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ bl fec63824 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r7, r0, ror #31 │ │ │ │ @ instruction: 0x461a4694 │ │ │ │ cdpeq 0, 0, cr15, cr4, cr15, {2} │ │ │ │ stmib sp, {r0, r3, r8, r9, fp, ip, pc}^ │ │ │ │ @@ -255577,16 +255577,16 @@ │ │ │ │ ldrbtmi r4, [r8], #-2054 @ 0xfffff7fa │ │ │ │ @ instruction: 0xf70b300c │ │ │ │ stmdami r5, {r0, r2, r4, r8, r9, fp, ip, sp, lr, pc} │ │ │ │ ldrbtmi r9, [r8], #-2309 @ 0xfffff6fb │ │ │ │ blx ff54a2a2 │ │ │ │ ldrmi r9, [r8], -r5, lsl #22 │ │ │ │ stclt 0, cr11, [r0, #-28] @ 0xffffffe4 │ │ │ │ - ldrdeq pc, [sp], #-238 @ 0xffffff12 @ │ │ │ │ - rsbeq r9, sp, sl, lsl #15 │ │ │ │ + rsbeq pc, sp, r6, ror #29 │ │ │ │ + mlseq sp, r2, r7, r9 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x0098f8cc │ │ │ │ addslt r4, r1, pc, asr sp │ │ │ │ blcs 11f818 │ │ │ │ ldmib sp, {r0, r2, r3, r4, r5, r6, sl, lr}^ │ │ │ │ @@ -255658,15 +255658,15 @@ │ │ │ │ blls 4e6810 │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ @ instruction: 0xd12e0300 │ │ │ │ andslt r4, r1, r0, lsr r6 │ │ │ │ svchi 0x00f0e8bd │ │ │ │ @ instruction: 0xf0544638 │ │ │ │ stmdacs r0, {r0, r2, r3, r5, r8, r9, sl, ip, sp, lr, pc} │ │ │ │ - blls 880b1c │ │ │ │ + blls 880b1c │ │ │ │ addle r2, ip, r0, lsl #22 │ │ │ │ blcs 127358 │ │ │ │ @ instruction: 0xe788d0d0 │ │ │ │ svclt 0x00c4429d │ │ │ │ @ instruction: 0xf8cb230a │ │ │ │ ldclle 0, cr3, [lr], {0} │ │ │ │ ldclle 12, cr2, [ip] │ │ │ │ @@ -255682,16 +255682,16 @@ │ │ │ │ ldrtmi r4, [r5], -ip, lsr #12 │ │ │ │ movwlt lr, #47581 @ 0xb9dd │ │ │ │ @ instruction: 0xf704e7c1 │ │ │ │ svclt 0x0000ef90 │ │ │ │ rsbseq r2, r9, r4, ror r3 │ │ │ │ @ instruction: 0x000011b8 │ │ │ │ rsbseq r2, r9, r0, ror r2 │ │ │ │ - rsbeq pc, sp, r0, asr sp @ │ │ │ │ - strdeq r9, [sp], #-92 @ 0xffffffa4 @ │ │ │ │ + rsbeq pc, sp, r8, asr sp @ │ │ │ │ + rsbeq r9, sp, r4, lsl #12 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ bl fec63a30 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r6, r0, ror #31 │ │ │ │ cdpeq 0, 0, cr15, cr3, cr15, {2} │ │ │ │ ldrdgt pc, [r8], -sp @ │ │ │ │ strls r9, [r0], #-3080 @ 0xfffff3f8 │ │ │ │ @@ -255709,16 +255709,16 @@ │ │ │ │ andcc r4, ip, r8, ror r4 │ │ │ │ blx 4ca4a4 │ │ │ │ stmdbls r5, {r0, r2, fp, lr} │ │ │ │ @ instruction: 0xf70b4478 │ │ │ │ blls 28b3a8 >::_M_default_append(unsigned int)@@Base+0x87e4> │ │ │ │ andlt r4, r6, r8, lsl r6 │ │ │ │ svclt 0x0000bd10 │ │ │ │ - ldrdeq pc, [sp], #-192 @ 0xffffff40 @ │ │ │ │ - rsbeq r9, sp, ip, ror r5 │ │ │ │ + ldrdeq pc, [sp], #-200 @ 0xffffff38 @ │ │ │ │ + rsbeq r9, sp, r4, lsl #11 │ │ │ │ mvnsmi lr, sp, lsr #18 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d8f8cc │ │ │ │ ldrmi fp, [sp], -r4, lsl #1 │ │ │ │ strmi r2, [r0], r1, lsl #8 │ │ │ │ ldrmi r4, [r6], -pc, lsl #12 │ │ │ │ @@ -255741,16 +255741,16 @@ │ │ │ │ andcc r4, ip, r8, ror r4 │ │ │ │ @ instruction: 0xf9cef70b │ │ │ │ strtmi r4, [r1], -r5, lsl #16 │ │ │ │ @ instruction: 0xf70b4478 │ │ │ │ strtmi pc, [r0], -r9, lsl #21 │ │ │ │ pop {r2, ip, sp, pc} │ │ │ │ svclt 0x000081f0 │ │ │ │ - rsbeq pc, sp, r0, asr ip @ │ │ │ │ - strdeq r9, [sp], #-76 @ 0xffffffb4 @ │ │ │ │ + rsbeq pc, sp, r8, asr ip @ │ │ │ │ + rsbeq r9, sp, r4, lsl #10 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00a0f8cc │ │ │ │ smlabbcs r4, pc, r0, fp @ │ │ │ │ @ instruction: 0x9c1d2b00 │ │ │ │ ldrdlt pc, [r0], #-141 @ 0xffffff73 @ │ │ │ │ @@ -255813,20 +255813,20 @@ │ │ │ │ ldc 0, cr13, [r2, #104] @ 0x68 │ │ │ │ andcc r7, r8, #0, 22 │ │ │ │ blvs ff3084dc │ │ │ │ blvs ff2884f0 │ │ │ │ blx 5485e8 │ │ │ │ bls 8031ec │ │ │ │ @ instruction: 0xf0402a00 │ │ │ │ - blls 86cd64 │ │ │ │ + blls 86cd64 │ │ │ │ andsvs r2, sl, r5, lsl #4 │ │ │ │ bls 33364c >::_M_default_append(unsigned int)@@Base+0xb0a88> │ │ │ │ movwls r3, #21249 @ 0x5301 │ │ │ │ @ instruction: 0xf000429a │ │ │ │ - blls 86cd40 │ │ │ │ + blls 86cd40 │ │ │ │ usada8 r6, r9, r8, r6 │ │ │ │ andle r4, r1, r5, lsl #5 │ │ │ │ strb r4, [sp, r3, lsl #12] │ │ │ │ ldrtmi r9, [r2], -fp, lsl #30 │ │ │ │ strbmi r9, [r1], -sl, lsl #22 │ │ │ │ strbmi r9, [r8], -r9, lsl #26 │ │ │ │ ldrtmi r9, [fp], -r0, lsl #6 │ │ │ │ @@ -255851,15 +255851,15 @@ │ │ │ │ addhi pc, r5, r0 │ │ │ │ blpl 1c7f78 │ │ │ │ blvc 1c7f90 │ │ │ │ blvs 288390 >::_M_default_append(unsigned int)@@Base+0x57cc> │ │ │ │ blvc 1308394 │ │ │ │ blvc ff248590 │ │ │ │ blx 548688 │ │ │ │ - bls 884284 │ │ │ │ + bls 884284 │ │ │ │ andsvs r2, r1, r5, lsl #2 │ │ │ │ bcs 13333c │ │ │ │ bmi 1400d94 │ │ │ │ strbmi r2, [r8], -r0, lsl #2 │ │ │ │ ldrbtmi r0, [sl], #-159 @ 0xffffff61 │ │ │ │ strls r9, [r6, -r9, lsl #6] │ │ │ │ @ instruction: 0xf638f018 │ │ │ │ @@ -255928,20 +255928,20 @@ │ │ │ │ ldrtmi r9, [r2], -r9, lsl #22 │ │ │ │ strbmi r9, [r1], -r1, lsl #6 │ │ │ │ strbmi r9, [r8], -sl, lsl #22 │ │ │ │ blls 3f17ec │ │ │ │ blx bcabe6 │ │ │ │ svclt 0x0000e720 │ │ │ │ ... │ │ │ │ - rsbeq pc, sp, lr, lsr #24 │ │ │ │ - ldrdeq pc, [sp], #-170 @ 0xffffff56 @ │ │ │ │ - ldrdeq pc, [sp], #-170 @ 0xffffff56 @ │ │ │ │ - mlseq sp, r0, sl, pc @ │ │ │ │ - rsbeq pc, sp, r4, lsl #21 │ │ │ │ - strhteq r0, [sp], #-22 @ 0xffffffea │ │ │ │ + rsbeq pc, sp, r6, lsr ip @ │ │ │ │ + rsbeq pc, sp, r2, ror #21 │ │ │ │ + rsbeq pc, sp, r2, ror #21 │ │ │ │ + mlseq sp, r8, sl, pc @ │ │ │ │ + rsbeq pc, sp, ip, lsl #21 │ │ │ │ + strhteq r0, [sp], #-30 @ 0xffffffe2 │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl fec63e1c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ bmi ffa10b04 │ │ │ │ blmi ffa38e5c │ │ │ │ ldrbtmi r4, [sl], #-1542 @ 0xfffff9fa │ │ │ │ ldmdavs fp, {r0, r1, r4, r6, r7, fp, ip, lr} │ │ │ │ @@ -256168,74 +256168,74 @@ │ │ │ │ andcc r4, ip, r8, ror r4 │ │ │ │ cdp2 7, 7, cr15, cr6, cr10, {0} │ │ │ │ @ instruction: 0x4621483f │ │ │ │ @ instruction: 0xf70a4478 │ │ │ │ @ instruction: 0xe687ff31 │ │ │ │ rsbseq r1, r9, r6, ror #27 │ │ │ │ @ instruction: 0x000011b8 │ │ │ │ - ldrdeq pc, [sp], #-142 @ 0xffffff72 @ │ │ │ │ + rsbeq pc, sp, r6, ror #17 │ │ │ │ @ instruction: 0xfffffcb9 │ │ │ │ @ instruction: 0xfffff58b │ │ │ │ @ instruction: 0xfffff94f │ │ │ │ @ instruction: 0xffffe0e9 │ │ │ │ - rsbeq pc, sp, r2, ror #18 │ │ │ │ - rsbeq pc, sp, ip, lsr #19 │ │ │ │ + rsbeq pc, sp, sl, ror #18 │ │ │ │ + strhteq pc, [sp], #-148 @ 0xffffff6c @ │ │ │ │ andeq r0, r0, pc, ror #20 │ │ │ │ andeq r0, r0, r9, lsl #8 │ │ │ │ - rsbeq pc, sp, lr, lsl #17 │ │ │ │ - rsbeq r9, sp, sl, lsr r1 │ │ │ │ + mlseq sp, r6, r8, pc @ │ │ │ │ + rsbeq r9, sp, r2, asr #2 │ │ │ │ rsbseq r1, r9, r8, asr #26 │ │ │ │ - rsbeq pc, sp, sl, asr r8 @ │ │ │ │ - rsbeq r9, sp, r6, lsl #2 │ │ │ │ + rsbeq pc, sp, r2, ror #16 │ │ │ │ + rsbeq r9, sp, lr, lsl #2 │ │ │ │ @ instruction: 0xffffdfed │ │ │ │ @ instruction: 0xffffde13 │ │ │ │ - rsbeq pc, sp, ip, lsl r8 @ │ │ │ │ - rsbeq r9, sp, r8, asr #1 │ │ │ │ - rsbeq pc, sp, r2, lsl #16 │ │ │ │ - rsbeq r9, sp, lr, lsr #1 │ │ │ │ + rsbeq pc, sp, r4, lsr #16 │ │ │ │ + ldrdeq r9, [sp], #-0 @ │ │ │ │ + rsbeq pc, sp, sl, lsl #16 │ │ │ │ + strhteq r9, [sp], #-6 │ │ │ │ @ instruction: 0xffffd639 │ │ │ │ @ instruction: 0xffffd6db │ │ │ │ - rsbeq pc, sp, r4, asr #15 │ │ │ │ - rsbeq r9, sp, r0, ror r0 │ │ │ │ - rsbeq pc, sp, sl, lsr #15 │ │ │ │ - rsbeq r9, sp, r6, asr r0 │ │ │ │ + rsbeq pc, sp, ip, asr #15 │ │ │ │ + rsbeq r9, sp, r8, ror r0 │ │ │ │ + strhteq pc, [sp], #-114 @ 0xffffff8e @ │ │ │ │ + rsbeq r9, sp, lr, asr r0 │ │ │ │ andeq r0, r0, r9, ror r4 │ │ │ │ - rsbeq pc, sp, lr, ror r7 @ │ │ │ │ - rsbeq r9, sp, sl, lsr #32 │ │ │ │ + rsbeq pc, sp, r6, lsl #15 │ │ │ │ + rsbeq r9, sp, r2, lsr r0 │ │ │ │ @ instruction: 0xfffff28b │ │ │ │ - rsbeq pc, sp, ip, asr #14 │ │ │ │ - strdeq r8, [sp], #-248 @ 0xffffff08 @ │ │ │ │ - rsbeq pc, sp, lr, lsr #14 │ │ │ │ - ldrdeq r8, [sp], #-248 @ 0xffffff08 @ │ │ │ │ + rsbeq pc, sp, r4, asr r7 @ │ │ │ │ + rsbeq r9, sp, r0 │ │ │ │ + rsbeq pc, sp, r6, lsr r7 @ │ │ │ │ + rsbeq r8, sp, r0, ror #31 │ │ │ │ @ instruction: 0xffffdfcf │ │ │ │ - rsbeq pc, sp, r0, lsl #14 │ │ │ │ - rsbeq r8, sp, ip, lsr #31 │ │ │ │ + rsbeq pc, sp, r8, lsl #14 │ │ │ │ + strhteq r8, [sp], #-244 @ 0xffffff0c │ │ │ │ @ instruction: 0xffffdbab │ │ │ │ - ldrdeq pc, [sp], #-100 @ 0xffffff9c @ │ │ │ │ - rsbeq r8, sp, r0, lsl #31 │ │ │ │ + ldrdeq pc, [sp], #-108 @ 0xffffff94 @ │ │ │ │ + rsbeq r8, sp, r8, lsl #31 │ │ │ │ @ instruction: 0xfffff10d │ │ │ │ - rsbeq pc, sp, r0, lsr #13 │ │ │ │ - rsbeq r8, sp, ip, asr #30 │ │ │ │ + rsbeq pc, sp, r8, lsr #13 │ │ │ │ + rsbeq r8, sp, r4, asr pc │ │ │ │ @ instruction: 0xffffe0b3 │ │ │ │ - rsbeq pc, sp, r4, ror r6 @ │ │ │ │ - rsbeq r8, sp, r0, lsr #30 │ │ │ │ + rsbeq pc, sp, ip, ror r6 @ │ │ │ │ + rsbeq r8, sp, r8, lsr #30 │ │ │ │ @ instruction: 0xfffff997 │ │ │ │ @ instruction: 0xfffff929 │ │ │ │ - rsbeq pc, sp, r2, lsr r6 @ │ │ │ │ - ldrdeq r8, [sp], #-238 @ 0xffffff12 @ │ │ │ │ + rsbeq pc, sp, sl, lsr r6 @ │ │ │ │ + rsbeq r8, sp, r6, ror #29 │ │ │ │ @ instruction: 0xffffd9c9 │ │ │ │ - rsbeq pc, sp, r6, lsl #12 │ │ │ │ - strhteq r8, [sp], #-226 @ 0xffffff1e │ │ │ │ + rsbeq pc, sp, lr, lsl #12 │ │ │ │ + strhteq r8, [sp], #-234 @ 0xffffff16 │ │ │ │ @ instruction: 0xfffff6c5 │ │ │ │ - ldrdeq pc, [sp], #-90 @ 0xffffffa6 @ │ │ │ │ - rsbeq r8, sp, r6, lsl #29 │ │ │ │ - strhteq pc, [sp], #-70 @ 0xffffffba @ │ │ │ │ - ldrdeq r4, [sp], #-124 @ 0xffffff84 @ │ │ │ │ - rsbeq pc, sp, r0, lsr #11 │ │ │ │ - rsbeq r8, sp, ip, asr #28 │ │ │ │ + rsbeq pc, sp, r2, ror #11 │ │ │ │ + rsbeq r8, sp, lr, lsl #29 │ │ │ │ + strhteq pc, [sp], #-78 @ 0xffffffb2 @ │ │ │ │ + rsbeq r4, sp, r4, ror #15 │ │ │ │ + rsbeq pc, sp, r8, lsr #11 │ │ │ │ + rsbeq r8, sp, r4, asr lr │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ bl fec642b4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ssub8mi r0, r4, r0 │ │ │ │ @ instruction: 0xf7ffb082 │ │ │ │ stmdacs r1, {r0, r3, r5, r7, r8, sl, fp, ip, sp, lr, pc} │ │ │ │ svclt 0x00084603 │ │ │ │ @@ -256246,16 +256246,16 @@ │ │ │ │ ldrbtmi r4, [r8], #-2054 @ 0xfffff7fa │ │ │ │ @ instruction: 0xf70a300c │ │ │ │ stmdami r5, {r0, r3, r4, r6, r7, r8, sl, fp, ip, sp, lr, pc} │ │ │ │ ldrbtmi r9, [r8], #-2305 @ 0xfffff6ff │ │ │ │ cdp2 7, 9, cr15, cr4, cr10, {0} │ │ │ │ ldrmi r9, [r8], -r1, lsl #22 │ │ │ │ ldclt 0, cr11, [r0, #-8] │ │ │ │ - rsbeq pc, sp, r6, ror #8 │ │ │ │ - rsbeq r8, sp, r2, lsl sp │ │ │ │ + rsbeq pc, sp, lr, ror #8 │ │ │ │ + rsbeq r8, sp, sl, lsl sp │ │ │ │ mvnsmi lr, sp, lsr #18 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00b0f8cc │ │ │ │ bmi 105eb50 │ │ │ │ blmi 105e984 │ │ │ │ @ instruction: 0x460f447a │ │ │ │ @@ -256316,22 +256316,22 @@ │ │ │ │ @ instruction: 0xf70a300c │ │ │ │ stmdami ip, {r0, r1, r2, r3, r6, r8, sl, fp, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf70a4478 │ │ │ │ strb pc, [r9, fp, lsl #28] @ │ │ │ │ b fe6cae14 │ │ │ │ ldrshteq r1, [r9], #-140 @ 0xffffff74 │ │ │ │ @ instruction: 0x000011b8 │ │ │ │ - rsbeq pc, sp, ip, lsl #10 │ │ │ │ + rsbeq pc, sp, r4, lsl r5 @ │ │ │ │ rsbseq r1, r9, r8, ror r8 │ │ │ │ - rsbeq pc, sp, sl, lsl #7 │ │ │ │ - rsbeq r8, sp, r6, lsr ip │ │ │ │ - rsbeq pc, sp, r0, ror r3 @ │ │ │ │ - rsbeq r8, sp, ip, lsl ip │ │ │ │ - rsbeq pc, sp, r2, asr r3 @ │ │ │ │ - rsbeq pc, sp, r0, asr #8 │ │ │ │ + mlseq sp, r2, r3, pc @ │ │ │ │ + rsbeq r8, sp, lr, lsr ip │ │ │ │ + rsbeq pc, sp, r8, ror r3 @ │ │ │ │ + rsbeq r8, sp, r4, lsr #24 │ │ │ │ + rsbeq pc, sp, sl, asr r3 @ │ │ │ │ + rsbeq pc, sp, r8, asr #8 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x0050f8cc │ │ │ │ strmi fp, [r5], -r3, lsr #1 │ │ │ │ ldrteq pc, [r8], #-2271 @ 0xfffff721 @ │ │ │ │ ldrbtmi r9, [r8], #-2348 @ 0xfffff6d4 │ │ │ │ @@ -256602,49 +256602,49 @@ │ │ │ │ @ instruction: 0xf04f4828 │ │ │ │ ldrbtmi r3, [r8], #-511 @ 0xfffffe01 │ │ │ │ blx ff54b29e │ │ │ │ @ instruction: 0xf704e6ee │ │ │ │ svclt 0x0000e85c │ │ │ │ rsbseq r1, r9, sl, asr #15 │ │ │ │ @ instruction: 0x000011b8 │ │ │ │ - rsbeq pc, sp, r4, ror #5 │ │ │ │ - rsbeq pc, sp, r2, ror #5 │ │ │ │ - rsbeq pc, sp, lr, ror #4 │ │ │ │ - rsbeq pc, sp, r6, asr r2 @ │ │ │ │ + rsbeq pc, sp, ip, ror #5 │ │ │ │ + rsbeq pc, sp, sl, ror #5 │ │ │ │ + rsbeq pc, sp, r6, ror r2 @ │ │ │ │ + rsbeq pc, sp, lr, asr r2 @ │ │ │ │ + rsbeq pc, sp, r2, asr r2 @ │ │ │ │ rsbeq pc, sp, sl, asr #4 │ │ │ │ - rsbeq pc, sp, r2, asr #4 │ │ │ │ - rsbeq pc, sp, r8, lsr #2 │ │ │ │ - rsbeq pc, sp, r0, lsl #2 │ │ │ │ - rsbeq r8, sp, sl, lsr #19 │ │ │ │ - rsbeq pc, sp, lr, lsr #1 │ │ │ │ - strhteq pc, [sp], #-10 @ │ │ │ │ - rsbeq r8, sp, r4, ror #18 │ │ │ │ - mlseq sp, lr, r0, pc @ │ │ │ │ - rsbeq r8, sp, sl, asr #18 │ │ │ │ + rsbeq pc, sp, r0, lsr r1 @ │ │ │ │ + rsbeq pc, sp, r8, lsl #2 │ │ │ │ + strhteq r8, [sp], #-146 @ 0xffffff6e │ │ │ │ + strhteq pc, [sp], #-6 @ │ │ │ │ + rsbeq pc, sp, r2, asr #1 │ │ │ │ + rsbeq r8, sp, ip, ror #18 │ │ │ │ + rsbeq pc, sp, r6, lsr #1 │ │ │ │ + rsbeq r8, sp, r2, asr r9 │ │ │ │ rsbseq r1, r9, r8, asr r5 │ │ │ │ - rsbeq pc, sp, r6, rrx │ │ │ │ - rsbeq r8, sp, r2, lsl r9 │ │ │ │ - rsbeq pc, sp, ip, lsr #32 │ │ │ │ - rsbeq lr, sp, r6, asr #31 │ │ │ │ - strdeq lr, [sp], #-240 @ 0xffffff10 @ │ │ │ │ - rsbeq lr, sp, r6, asr #31 │ │ │ │ - rsbeq lr, sp, r6, lsl #31 │ │ │ │ - rsbeq r8, sp, r2, lsr r8 │ │ │ │ - rsbeq lr, sp, r8, ror #30 │ │ │ │ - rsbeq r8, sp, r4, lsl r8 │ │ │ │ - rsbeq lr, sp, ip, asr #30 │ │ │ │ - rsbeq pc, sp, r4, ror r0 @ │ │ │ │ - rsbeq lr, sp, ip, lsr #30 │ │ │ │ - ldrdeq lr, [sp], #-238 @ 0xffffff12 @ │ │ │ │ - rsbeq lr, sp, r4, lsl pc │ │ │ │ - strhteq r8, [sp], #-126 @ 0xffffff82 │ │ │ │ - strdeq lr, [sp], #-234 @ 0xffffff16 @ │ │ │ │ - rsbeq r8, sp, r4, lsr #15 │ │ │ │ - rsbeq lr, sp, r0, ror #29 │ │ │ │ - rsbeq r8, sp, sl, lsl #15 │ │ │ │ + rsbeq pc, sp, lr, rrx │ │ │ │ + rsbeq r8, sp, sl, lsl r9 │ │ │ │ + rsbeq pc, sp, r4, lsr r0 @ │ │ │ │ + rsbeq lr, sp, lr, asr #31 │ │ │ │ + strdeq lr, [sp], #-248 @ 0xffffff08 @ │ │ │ │ + rsbeq lr, sp, lr, asr #31 │ │ │ │ + rsbeq lr, sp, lr, lsl #31 │ │ │ │ + rsbeq r8, sp, sl, lsr r8 │ │ │ │ + rsbeq lr, sp, r0, ror pc │ │ │ │ + rsbeq r8, sp, ip, lsl r8 │ │ │ │ + rsbeq lr, sp, r4, asr pc │ │ │ │ + rsbeq pc, sp, ip, ror r0 @ │ │ │ │ + rsbeq lr, sp, r4, lsr pc │ │ │ │ + rsbeq lr, sp, r6, ror #29 │ │ │ │ + rsbeq lr, sp, ip, lsl pc │ │ │ │ + rsbeq r8, sp, r6, asr #15 │ │ │ │ + rsbeq lr, sp, r2, lsl #30 │ │ │ │ + rsbeq r8, sp, ip, lsr #15 │ │ │ │ + rsbeq lr, sp, r8, ror #29 │ │ │ │ + mlseq sp, r2, r7, r8 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x0068f8cc │ │ │ │ stcmi 0, cr11, [r0], #628 @ 0x274 │ │ │ │ stmiami r0!, {r1, r2, r9, sl, lr} │ │ │ │ svcls 0x0027447c │ │ │ │ @@ -256804,27 +256804,27 @@ │ │ │ │ ldmdami r2, {r0, r7, r8, fp, ip, sp, lr, pc} │ │ │ │ mvnscc pc, pc, asr #32 │ │ │ │ @ instruction: 0xf70a4478 │ │ │ │ @ instruction: 0xe7a4fa3b │ │ │ │ cdp 7, 12, cr15, cr6, cr3, {0} │ │ │ │ rsbseq r1, r9, r8, ror #5 │ │ │ │ @ instruction: 0x000011b8 │ │ │ │ - mlseq sp, ip, sp, lr │ │ │ │ - rsbeq lr, sp, r6, ror sp │ │ │ │ - strdeq lr, [sp], #-204 @ 0xffffff34 @ │ │ │ │ - rsbeq r8, sp, r8, lsr #11 │ │ │ │ + rsbeq lr, sp, r4, lsr #27 │ │ │ │ + rsbeq lr, sp, lr, ror sp │ │ │ │ + rsbeq lr, sp, r4, lsl #26 │ │ │ │ + strhteq r8, [sp], #-80 @ 0xffffffb0 │ │ │ │ ldrhteq r1, [r9], #-20 @ 0xffffffec │ │ │ │ - rsbeq lr, sp, r6, lsl #25 │ │ │ │ - rsbeq lr, sp, r8, asr ip │ │ │ │ - rsbeq lr, sp, sl, ror #24 │ │ │ │ - rsbeq r8, sp, r4, lsl r5 │ │ │ │ - rsbeq lr, sp, r2, ror #23 │ │ │ │ - rsbeq r8, sp, lr, lsl #9 │ │ │ │ - strhteq lr, [sp], #-182 @ 0xffffff4a │ │ │ │ - rsbeq r8, sp, r0, ror #8 │ │ │ │ + rsbeq lr, sp, lr, lsl #25 │ │ │ │ + rsbeq lr, sp, r0, ror #24 │ │ │ │ + rsbeq lr, sp, r2, ror ip │ │ │ │ + rsbeq r8, sp, ip, lsl r5 │ │ │ │ + rsbeq lr, sp, sl, ror #23 │ │ │ │ + mlseq sp, r6, r4, r8 │ │ │ │ + strhteq lr, [sp], #-190 @ 0xffffff42 │ │ │ │ + rsbeq r8, sp, r8, ror #8 │ │ │ │ mvnsmi lr, sp, lsr #18 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00b0f8cc │ │ │ │ bmi 10df434 │ │ │ │ blmi 10df268 │ │ │ │ @ instruction: 0x460f447a │ │ │ │ @@ -256887,24 +256887,24 @@ │ │ │ │ @ instruction: 0xf8daf70a │ │ │ │ ldrbtmi r4, [r8], #-2062 @ 0xfffff7f2 │ │ │ │ @ instruction: 0xf996f70a │ │ │ │ @ instruction: 0xf703e7d7 │ │ │ │ svclt 0x0000ee22 │ │ │ │ rsbseq r1, r9, r8, lsl r0 │ │ │ │ @ instruction: 0x000011b8 │ │ │ │ - rsbeq lr, sp, r8, lsr #24 │ │ │ │ + rsbeq lr, sp, r0, lsr ip │ │ │ │ rsbseq r0, r9, r6, lsr #31 │ │ │ │ - strhteq lr, [sp], #-168 @ 0xffffff58 │ │ │ │ - rsbeq r8, sp, r4, ror #6 │ │ │ │ - rsbeq lr, sp, r0, lsr #21 │ │ │ │ - rsbeq r8, sp, ip, asr #6 │ │ │ │ - rsbeq lr, sp, r6, lsl #21 │ │ │ │ - rsbeq r8, sp, r2, lsr r3 │ │ │ │ - rsbeq lr, sp, r8, ror #20 │ │ │ │ - rsbeq lr, sp, r6, asr fp │ │ │ │ + rsbeq lr, sp, r0, asr #21 │ │ │ │ + rsbeq r8, sp, ip, ror #6 │ │ │ │ + rsbeq lr, sp, r8, lsr #21 │ │ │ │ + rsbeq r8, sp, r4, asr r3 │ │ │ │ + rsbeq lr, sp, lr, lsl #21 │ │ │ │ + rsbeq r8, sp, sl, lsr r3 │ │ │ │ + rsbeq lr, sp, r0, ror sl │ │ │ │ + rsbeq lr, sp, lr, asr fp │ │ │ │ andeq r0, r0, r0 │ │ │ │ @ instruction: 0x3181f890 │ │ │ │ @ instruction: 0x2181f891 │ │ │ │ tstpeq ip, #3 @ p-variant is OBSOLETE │ │ │ │ blcs 73af74 │ │ │ │ andseq pc, ip, #2 │ │ │ │ @ instruction: 0xf8d0bf08 │ │ │ │ @@ -257172,16 +257172,16 @@ │ │ │ │ vadd.i8 d20, d0, d6 │ │ │ │ ldrbtmi r3, [r8], #-266 @ 0xfffffef6 │ │ │ │ @ instruction: 0xf709300c │ │ │ │ stmdami r4, {r0, r1, r3, r4, r7, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf7094478 │ │ │ │ @ instruction: 0xf06fff57 │ │ │ │ strb r0, [r1], r8 │ │ │ │ - rsbeq lr, sp, lr, asr r7 │ │ │ │ - rsbeq lr, sp, r8, ror r7 │ │ │ │ + rsbeq lr, sp, r6, ror #14 │ │ │ │ + rsbeq lr, sp, r0, lsl #15 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ blhi 349434 >::_M_default_append(unsigned int)@@Base+0xc6870> │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00b0f8cc │ │ │ │ addlt r4, r3, ip, lsl r6 │ │ │ │ strmi r4, [r8], -r6, lsl #12 │ │ │ │ @@ -257273,18 +257273,18 @@ │ │ │ │ ldrbtmi r6, [r8], #-322 @ 0xfffffebe │ │ │ │ @ instruction: 0xf709300c │ │ │ │ stmdami r8, {r0, r1, r4, r6, r7, r8, sl, fp, ip, sp, lr, pc} │ │ │ │ ldrbtmi r4, [r8], #-1577 @ 0xfffff9d7 │ │ │ │ cdp2 7, 8, cr15, cr14, cr9, {0} │ │ │ │ svclt 0x0000e7e5 │ │ │ │ ... │ │ │ │ - rsbeq lr, sp, r2, lsr #12 │ │ │ │ - rsbeq r7, sp, sl, asr sp │ │ │ │ - rsbeq lr, sp, lr, asr #11 │ │ │ │ - rsbeq r7, sp, r6, lsl #26 │ │ │ │ + rsbeq lr, sp, sl, lsr #12 │ │ │ │ + rsbeq r7, sp, r2, ror #26 │ │ │ │ + ldrdeq lr, [sp], #-86 @ 0xffffffaa @ │ │ │ │ + rsbeq r7, sp, lr, lsl #26 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ bl fec6531c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ sxtab16mi lr, ip, r8 │ │ │ │ @ instruction: 0x46624611 │ │ │ │ ldrsbtgt pc, [r0], #-143 @ 0xffffff71 @ │ │ │ │ @@ -257314,16 +257314,16 @@ │ │ │ │ ldrbtmi r9, [r8], #-2305 @ 0xfffff6ff │ │ │ │ cdp2 7, 4, cr15, cr0, cr9, {0} │ │ │ │ strb r9, [r0, r1, lsl #22]! │ │ │ │ b ff3cbda8 │ │ │ │ rsbseq r0, r9, r0, ror #17 │ │ │ │ @ instruction: 0x000011b8 │ │ │ │ ldrhteq r0, [r9], #-130 @ 0xffffff7e │ │ │ │ - rsbeq lr, sp, r2, lsr r5 │ │ │ │ - rsbeq r7, sp, sl, ror #24 │ │ │ │ + rsbeq lr, sp, sl, lsr r5 │ │ │ │ + rsbeq r7, sp, r2, ror ip │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ bl fec653b8 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ addlt lr, r4, r4, ror r0 │ │ │ │ ldrsbtgt pc, [r0], #-143 @ 0xffffff71 @ │ │ │ │ ldrbtmi sl, [lr], #2818 @ 0xb02 │ │ │ │ @@ -257352,16 +257352,16 @@ │ │ │ │ ldrbtmi r9, [r8], #-2305 @ 0xfffff6ff │ │ │ │ ldc2l 7, cr15, [r4, #36]! @ 0x24 │ │ │ │ strb r9, [r0, r1, lsl #22]! │ │ │ │ b 20cbe40 │ │ │ │ rsbseq r0, r9, r6, asr #16 │ │ │ │ @ instruction: 0x000011b8 │ │ │ │ rsbseq r0, r9, sl, lsl r8 │ │ │ │ - mlseq sp, sl, r4, lr │ │ │ │ - ldrdeq r7, [sp], #-178 @ 0xffffff4e @ │ │ │ │ + rsbeq lr, sp, r2, lsr #9 │ │ │ │ + ldrdeq r7, [sp], #-186 @ 0xffffff46 @ │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ bl fec65450 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ addlt lr, r4, r4, ror r0 │ │ │ │ ldrsbtgt pc, [r0], #-143 @ 0xffffff71 @ │ │ │ │ ldrbtmi sl, [lr], #2818 @ 0xb02 │ │ │ │ @@ -257390,16 +257390,16 @@ │ │ │ │ ldrbtmi r9, [r8], #-2305 @ 0xfffff6ff │ │ │ │ stc2 7, cr15, [r8, #36]! @ 0x24 │ │ │ │ strb r9, [r0, r1, lsl #22]! │ │ │ │ b dcbed8 │ │ │ │ rsbseq r0, r9, lr, lsr #15 │ │ │ │ @ instruction: 0x000011b8 │ │ │ │ rsbseq r0, r9, r2, lsl #15 │ │ │ │ - rsbeq lr, sp, r2, lsl #8 │ │ │ │ - rsbeq r7, sp, sl, lsr fp │ │ │ │ + rsbeq lr, sp, sl, lsl #8 │ │ │ │ + rsbeq r7, sp, r2, asr #22 │ │ │ │ @ instruction: 0x305ef891 │ │ │ │ strle r0, [fp], #-1627 @ 0xfffff9a5 │ │ │ │ @ instruction: 0xf44f6dca │ │ │ │ vsubw.s8 q10, q8, d0 │ │ │ │ andsmi r0, r3, r0, lsl #7 │ │ │ │ svcmi 0x0080f5b3 │ │ │ │ movwcs sp, #4098 @ 0x1002 │ │ │ │ @@ -257428,16 +257428,16 @@ │ │ │ │ ldrbtmi r4, [r8], #-2054 @ 0xfffff7fa │ │ │ │ @ instruction: 0xf709300c │ │ │ │ stmdami r5, {r0, r1, r3, r4, r7, sl, fp, ip, sp, lr, pc} │ │ │ │ ldrbtmi r9, [r8], #-2305 @ 0xfffff6ff │ │ │ │ ldc2l 7, cr15, [r6, #-36] @ 0xffffffdc │ │ │ │ ldrmi r9, [r8], -r1, lsl #22 │ │ │ │ ldcllt 0, cr11, [r0, #12]! │ │ │ │ - rsbeq lr, sp, lr, asr r3 │ │ │ │ - mlseq sp, r6, sl, r7 │ │ │ │ + rsbeq lr, sp, r6, ror #6 │ │ │ │ + mlseq sp, lr, sl, r7 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ bl fec65580 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strdlt r0, [r2], r0 @ │ │ │ │ bcs 1dfb9c │ │ │ │ ldm pc, {r0, r3, r5, r6, fp, ip, lr, pc}^ @ │ │ │ │ andseq pc, r3, #2 │ │ │ │ @@ -257495,18 +257495,18 @@ │ │ │ │ stmdami r8, {r3, r5, r7, r8, r9, sl, sp, lr, pc} │ │ │ │ tstpvc sp, pc, asr #8 @ p-variant is OBSOLETE │ │ │ │ andcc r4, ip, r8, ror r4 │ │ │ │ ldc2 7, cr15, [r2], {9} │ │ │ │ ldrbtmi r4, [r8], #-2053 @ 0xfffff7fb │ │ │ │ stc2l 7, cr15, [lr], {9} │ │ │ │ svclt 0x0000e7f0 │ │ │ │ - rsbeq lr, sp, r8, ror #4 │ │ │ │ - rsbeq lr, sp, r2, lsr #5 │ │ │ │ - rsbeq lr, sp, ip, asr #4 │ │ │ │ - rsbeq lr, sp, r6, ror #4 │ │ │ │ + rsbeq lr, sp, r0, ror r2 │ │ │ │ + rsbeq lr, sp, sl, lsr #5 │ │ │ │ + rsbeq lr, sp, r4, asr r2 │ │ │ │ + rsbeq lr, sp, lr, ror #4 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00b8f8cc │ │ │ │ umulllt r6, r9, r4, r9 │ │ │ │ ldmdavs r1, {r3, r7, r9, sl, lr} │ │ │ │ strmi r2, [r7], -r0, lsl #24 │ │ │ │ @@ -257593,20 +257593,20 @@ │ │ │ │ svchi 0x00f0e8bd │ │ │ │ ldrdcc pc, [r4], #-136 @ 0xffffff78 │ │ │ │ svclt 0x00d82b00 │ │ │ │ @ instruction: 0xf73f2401 │ │ │ │ strtmi sl, [r0], -pc, ror #30 │ │ │ │ pop {r0, r3, ip, sp, pc} │ │ │ │ svclt 0x00008ff0 │ │ │ │ - rsbeq lr, sp, r0, ror #2 │ │ │ │ - mlseq sp, r8, r8, r7 │ │ │ │ - rsbeq lr, sp, r6, lsl r1 │ │ │ │ - rsbeq r7, sp, lr, asr #16 │ │ │ │ - rsbeq lr, sp, r2, ror #1 │ │ │ │ - rsbeq r7, sp, sl, lsl r8 │ │ │ │ + rsbeq lr, sp, r8, ror #2 │ │ │ │ + rsbeq r7, sp, r0, lsr #17 │ │ │ │ + rsbeq lr, sp, lr, lsl r1 │ │ │ │ + rsbeq r7, sp, r6, asr r8 │ │ │ │ + rsbeq lr, sp, sl, ror #1 │ │ │ │ + rsbeq r7, sp, r2, lsr #16 │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r8 │ │ │ │ bl fec65824 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strmi r0, [r7], -r8, ror #31 │ │ │ │ vsubhn.i64 d20, , q4 │ │ │ │ stmdavs r4, {r0, r1, r3, r5, r6, r9, sl, fp, ip, sp, lr, pc}^ │ │ │ │ strtle r3, [r3], #-3073 @ 0xfffff3ff │ │ │ │ @@ -257626,16 +257626,16 @@ │ │ │ │ @ instruction: 0xf709300c │ │ │ │ stmdami r6, {r0, r4, r8, r9, fp, ip, sp, lr, pc} │ │ │ │ ldrbtmi r4, [r8], #-1577 @ 0xfffff9d7 │ │ │ │ blx ff44c2a2 │ │ │ │ ldcllt 6, cr4, [r8, #160]! @ 0xa0 │ │ │ │ strtmi r2, [r8], -r1, lsl #10 │ │ │ │ svclt 0x0000bdf8 │ │ │ │ - rsbeq lr, sp, sl, asr #32 │ │ │ │ - rsbeq r7, sp, r2, lsl #15 │ │ │ │ + rsbeq lr, sp, r2, asr r0 │ │ │ │ + rsbeq r7, sp, sl, lsl #15 │ │ │ │ bvs 17a86c0 │ │ │ │ movwcs fp, #4370 @ 0x1112 │ │ │ │ @ instruction: 0x47704618 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl fec658a4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldrdlt r0, [r7], r8 │ │ │ │ @@ -257680,18 +257680,18 @@ │ │ │ │ stmdbls r5, {r0, r3, fp, lr} │ │ │ │ @ instruction: 0xf7094478 │ │ │ │ blls 28d4dc >::_M_default_append(unsigned int)@@Base+0xa918> │ │ │ │ svclt 0x0000e7d5 │ │ │ │ @ instruction: 0xfffff50d │ │ │ │ @ instruction: 0xfffff4c3 │ │ │ │ @ instruction: 0xfffff4b9 │ │ │ │ - rsbeq sp, sp, sl, asr #31 │ │ │ │ - rsbeq r7, sp, r2, lsl #14 │ │ │ │ - rsbeq sp, sp, r8, ror pc │ │ │ │ - strhteq r7, [sp], #-96 @ 0xffffffa0 │ │ │ │ + ldrdeq sp, [sp], #-242 @ 0xffffff0e @ │ │ │ │ + rsbeq r7, sp, sl, lsl #14 │ │ │ │ + rsbeq sp, sp, r0, lsl #31 │ │ │ │ + strhteq r7, [sp], #-104 @ 0xffffff98 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ blhi 2c9c30 >::_M_default_append(unsigned int)@@Base+0x4706c> │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ bleq d4cab4 │ │ │ │ ldcmi 2, cr15, [r4, #692] @ 0x2b4 │ │ │ │ @ instruction: 0xf8df461f │ │ │ │ @@ -257967,16 +257967,16 @@ │ │ │ │ vhadd.u16 , q3, │ │ │ │ @ instruction: 0xf0402801 │ │ │ │ blls 6708f4 │ │ │ │ ldrdlt pc, [r0], -r3 │ │ │ │ @ instruction: 0xf84b4263 │ │ │ │ ldrbmi r3, [lr], #-6 │ │ │ │ movteq lr, #23397 @ 0x5b65 │ │ │ │ - blls 866dac │ │ │ │ - blls 895854 │ │ │ │ + blls 866dac │ │ │ │ + blls 895854 │ │ │ │ movweq lr, #23395 @ 0x5b63 │ │ │ │ tstmi sp, #3358720 @ 0x334000 │ │ │ │ @ instruction: 0xf8d39b1f │ │ │ │ ldr sl, [r8, r0]! │ │ │ │ bleq 38a4d8 │ │ │ │ ldmib r0!, {r0, r1, r8, r9, sl, ip, sp, lr, pc}^ │ │ │ │ bleq 114a4e0 │ │ │ │ @@ -258315,38 +258315,38 @@ │ │ │ │ @ instruction: 0xf8439b1a │ │ │ │ @ instruction: 0xf8da0026 │ │ │ │ strb r3, [r0, r0]! │ │ │ │ @ instruction: 0xffffffff │ │ │ │ andeq r0, r0, r1 │ │ │ │ @ instruction: 0x000011b8 │ │ │ │ rsbseq r0, r9, r4, ror r2 │ │ │ │ - rsbeq sp, sp, r2, lsl pc │ │ │ │ - rsbeq r8, sp, sl, lsr r1 │ │ │ │ - rsbeq sp, sp, lr, lsl sp │ │ │ │ - rsbeq r7, sp, r4, asr r4 │ │ │ │ - mlseq sp, r6, pc, r4 @ │ │ │ │ - rsbeq sl, sp, ip, ror #24 │ │ │ │ - rsbeq r4, sp, ip, ror #30 │ │ │ │ - rsbeq sp, sp, r6, lsl #25 │ │ │ │ - strdeq r7, [sp], #-220 @ 0xffffff24 @ │ │ │ │ - rsbeq sp, sp, ip, lsl sl │ │ │ │ - rsbeq r7, sp, r2, asr r1 │ │ │ │ - rsbeq sp, sp, lr, asr sl │ │ │ │ - strhteq sl, [sp], #-152 @ 0xffffff68 │ │ │ │ - strhteq r4, [sp], #-192 @ 0xffffff40 │ │ │ │ - rsbeq r7, sp, r0, lsr #26 │ │ │ │ + rsbeq sp, sp, sl, lsl pc │ │ │ │ + rsbeq r8, sp, r2, asr #2 │ │ │ │ + rsbeq sp, sp, r6, lsr #26 │ │ │ │ + rsbeq r7, sp, ip, asr r4 │ │ │ │ + mlseq sp, lr, pc, r4 @ │ │ │ │ + rsbeq sl, sp, r4, ror ip │ │ │ │ + rsbeq r4, sp, r4, ror pc │ │ │ │ + rsbeq sp, sp, lr, lsl #25 │ │ │ │ + rsbeq r7, sp, r4, lsl #28 │ │ │ │ + rsbeq sp, sp, r4, lsr #20 │ │ │ │ + rsbeq r7, sp, sl, asr r1 │ │ │ │ + rsbeq sp, sp, r6, ror #20 │ │ │ │ + rsbeq sl, sp, r0, asr #19 │ │ │ │ + strhteq r4, [sp], #-200 @ 0xffffff38 │ │ │ │ + rsbeq r7, sp, r8, lsr #26 │ │ │ │ rsbseq pc, r8, ip, ror #25 │ │ │ │ - rsbeq sp, sp, sl, asr r9 │ │ │ │ - mlseq sp, r0, r0, r7 │ │ │ │ - rsbeq r4, sp, sl, lsl ip │ │ │ │ - rsbeq sl, sp, r2, lsl #18 │ │ │ │ - strdeq sp, [sp], #-132 @ 0xffffff7c @ │ │ │ │ - rsbeq sp, sp, r8, lsr #16 │ │ │ │ - rsbeq sl, sp, r8, asr #13 │ │ │ │ - strdeq sp, [sp], #-108 @ 0xffffff94 @ │ │ │ │ + rsbeq sp, sp, r2, ror #18 │ │ │ │ + mlseq sp, r8, r0, r7 │ │ │ │ + rsbeq r4, sp, r2, lsr #24 │ │ │ │ + rsbeq sl, sp, sl, lsl #18 │ │ │ │ + strdeq sp, [sp], #-140 @ 0xffffff74 @ │ │ │ │ + rsbeq sp, sp, r0, lsr r8 │ │ │ │ + ldrdeq sl, [sp], #-96 @ 0xffffffa0 @ │ │ │ │ + rsbeq sp, sp, r4, lsl #14 │ │ │ │ ldrne pc, [r0, #-2269] @ 0xfffff723 │ │ │ │ tstls sl, r0, lsr #12 │ │ │ │ strne pc, [ip, #-2269] @ 0xfffff723 │ │ │ │ @ instruction: 0xf8dd9109 │ │ │ │ tstls r8, r8, lsl #10 │ │ │ │ strne pc, [r0, #-2269] @ 0xfffff723 │ │ │ │ @ instruction: 0xf8dd9106 │ │ │ │ @@ -258561,33 +258561,33 @@ │ │ │ │ @ instruction: 0xf0444658 │ │ │ │ stmdacs r1, {r0, r4, r5, r7, r9, sl, ip, sp, lr, pc} │ │ │ │ bichi pc, r3, r0, asr #32 │ │ │ │ rsbmi r9, r2, #26624 @ 0x6800 │ │ │ │ cmpeq r5, r5, ror #22 │ │ │ │ eoreq pc, r6, r3, asr #16 │ │ │ │ @ instruction: 0xf8d39b10 │ │ │ │ - blls 877528 │ │ │ │ - blls 89619c │ │ │ │ + blls 877528 │ │ │ │ + blls 89619c │ │ │ │ andscs pc, r7, sl, asr #16 │ │ │ │ subeq lr, r7, #10240 @ 0x2800 │ │ │ │ movweq lr, #23395 @ 0x5b63 │ │ │ │ tstmi sp, #3358720 @ 0x334000 │ │ │ │ subsvs r9, r1, pc, lsl fp │ │ │ │ ldrdhi pc, [r0], -r3 │ │ │ │ svclt 0x0000e7b5 │ │ │ │ andeq r0, r0, r1 │ │ │ │ @ instruction: 0xffffffff │ │ │ │ - strhteq sp, [sp], #-70 @ 0xffffffba │ │ │ │ - rsbeq r6, sp, lr, ror #23 │ │ │ │ + strhteq sp, [sp], #-78 @ 0xffffffb2 │ │ │ │ + strdeq r6, [sp], #-182 @ 0xffffff4a @ │ │ │ │ + strdeq sp, [sp], #-54 @ 0xffffffca @ │ │ │ │ + rsbeq r6, sp, lr, lsr #22 │ │ │ │ + mlseq sp, sl, r4, sp │ │ │ │ rsbeq sp, sp, lr, ror #7 │ │ │ │ - rsbeq r6, sp, r6, lsr #22 │ │ │ │ - mlseq sp, r2, r4, sp │ │ │ │ - rsbeq sp, sp, r6, ror #7 │ │ │ │ - rsbeq sp, sp, r0, asr r2 │ │ │ │ - rsbeq r6, sp, r8, lsl #19 │ │ │ │ + rsbeq sp, sp, r8, asr r2 │ │ │ │ + mlseq sp, r0, r9, r6 │ │ │ │ @ instruction: 0xf8dd4652 │ │ │ │ ldrbmi sl, [ip], -r0, asr #32 │ │ │ │ @ instruction: 0xf8dd46c3 │ │ │ │ @ instruction: 0x46201510 │ │ │ │ @ instruction: 0xf8dd910d │ │ │ │ tstls ip, ip, lsl #10 │ │ │ │ strne pc, [r8, #-2269] @ 0xfffff723 │ │ │ │ @@ -258840,47 +258840,47 @@ │ │ │ │ andcc r4, ip, r8, ror r4 │ │ │ │ @ instruction: 0xf994f708 │ │ │ │ ldrbmi r4, [r9], -r4, lsr #16 │ │ │ │ @ instruction: 0xf7084478 │ │ │ │ @ instruction: 0xf7fffa4f │ │ │ │ svclt 0x0000b9d1 │ │ │ │ andeq r0, r0, r1 │ │ │ │ - ldrdeq sp, [sp], #-14 @ │ │ │ │ - rsbeq r6, sp, r6, lsl r8 │ │ │ │ - mlseq sp, lr, pc, ip @ │ │ │ │ - ldrdeq r6, [sp], #-102 @ 0xffffff9a @ │ │ │ │ - strdeq ip, [sp], #-244 @ 0xffffff0c @ │ │ │ │ - rsbeq r7, sp, r4, lsr #5 │ │ │ │ - rsbeq ip, sp, sl, lsl #31 │ │ │ │ - strdeq r4, [sp], #-16 @ │ │ │ │ - rsbeq r7, sp, lr, asr r2 │ │ │ │ - rsbeq ip, sp, r4, asr #30 │ │ │ │ - mlseq sp, r8, r1, r4 │ │ │ │ - rsbeq r7, sp, sl, lsl #4 │ │ │ │ - rsbeq ip, sp, sl, lsl #29 │ │ │ │ - rsbeq r6, sp, r2, asr #11 │ │ │ │ - rsbeq ip, sp, r0, ror lr │ │ │ │ - rsbeq r6, sp, r6, lsr #11 │ │ │ │ - rsbeq ip, sp, r0, asr lr │ │ │ │ - rsbeq r6, sp, r6, lsl #11 │ │ │ │ - rsbeq ip, sp, r2, lsr lr │ │ │ │ - rsbeq r6, sp, r8, ror #10 │ │ │ │ - rsbeq ip, sp, r2, lsl lr │ │ │ │ - rsbeq r6, sp, sl, asr #10 │ │ │ │ - strdeq ip, [sp], #-214 @ 0xffffff2a @ │ │ │ │ - rsbeq r6, sp, lr, lsr #10 │ │ │ │ - ldrdeq ip, [sp], #-216 @ 0xffffff28 @ │ │ │ │ - rsbeq r6, sp, r0, lsl r5 │ │ │ │ - strhteq ip, [sp], #-222 @ 0xffffff22 │ │ │ │ - strdeq r6, [sp], #-68 @ 0xffffffbc @ │ │ │ │ - rsbeq ip, sp, r0, lsl #28 │ │ │ │ - rsbeq r4, sp, r8, rrx │ │ │ │ - ldrdeq r7, [sp], #-2 @ │ │ │ │ - rsbeq ip, sp, r0, asr sp │ │ │ │ - rsbeq r6, sp, r8, lsl #9 │ │ │ │ + rsbeq sp, sp, r6, ror #1 │ │ │ │ + rsbeq r6, sp, lr, lsl r8 │ │ │ │ + rsbeq ip, sp, r6, lsr #31 │ │ │ │ + ldrdeq r6, [sp], #-110 @ 0xffffff92 @ │ │ │ │ + strdeq ip, [sp], #-252 @ 0xffffff04 @ │ │ │ │ + rsbeq r7, sp, ip, lsr #5 │ │ │ │ + mlseq sp, r2, pc, ip @ │ │ │ │ + strdeq r4, [sp], #-24 @ 0xffffffe8 @ │ │ │ │ + rsbeq r7, sp, r6, ror #4 │ │ │ │ + rsbeq ip, sp, ip, asr #30 │ │ │ │ + rsbeq r4, sp, r0, lsr #3 │ │ │ │ + rsbeq r7, sp, r2, lsl r2 │ │ │ │ + mlseq sp, r2, lr, ip │ │ │ │ + rsbeq r6, sp, sl, asr #11 │ │ │ │ + rsbeq ip, sp, r8, ror lr │ │ │ │ + rsbeq r6, sp, lr, lsr #11 │ │ │ │ + rsbeq ip, sp, r8, asr lr │ │ │ │ + rsbeq r6, sp, lr, lsl #11 │ │ │ │ + rsbeq ip, sp, sl, lsr lr │ │ │ │ + rsbeq r6, sp, r0, ror r5 │ │ │ │ + rsbeq ip, sp, sl, lsl lr │ │ │ │ + rsbeq r6, sp, r2, asr r5 │ │ │ │ + strdeq ip, [sp], #-222 @ 0xffffff22 @ │ │ │ │ + rsbeq r6, sp, r6, lsr r5 │ │ │ │ + rsbeq ip, sp, r0, ror #27 │ │ │ │ + rsbeq r6, sp, r8, lsl r5 │ │ │ │ + rsbeq ip, sp, r6, asr #27 │ │ │ │ + strdeq r6, [sp], #-76 @ 0xffffffb4 @ │ │ │ │ + rsbeq ip, sp, r8, lsl #28 │ │ │ │ + rsbeq r4, sp, r0, ror r0 │ │ │ │ + ldrdeq r7, [sp], #-10 @ │ │ │ │ + rsbeq ip, sp, r8, asr sp │ │ │ │ + mlseq sp, r0, r4, r6 │ │ │ │ ldmdami r3!, {r0, r1, r7, r9, sl, lr} │ │ │ │ orrscc pc, r9, r0, asr #12 │ │ │ │ andcc r4, ip, r8, ror r4 │ │ │ │ @ instruction: 0xf940f708 │ │ │ │ @ instruction: 0x46594830 │ │ │ │ @ instruction: 0xf7084478 │ │ │ │ @ instruction: 0xf7fff9fb │ │ │ │ @@ -258925,29 +258925,29 @@ │ │ │ │ vst2.8 {d20-d21}, [pc :64], r3 │ │ │ │ ldrbtmi r6, [r8], #-325 @ 0xfffffebb │ │ │ │ @ instruction: 0xf708300c │ │ │ │ ldmdami r1, {r0, r1, r2, r5, r6, r7, fp, ip, sp, lr, pc} │ │ │ │ ldrbtmi r4, [r8], #-1625 @ 0xfffff9a7 │ │ │ │ @ instruction: 0xf9a2f708 │ │ │ │ stmdblt r4!, {r0, r1, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc} │ │ │ │ - rsbeq ip, sp, r8, lsr #25 │ │ │ │ - rsbeq r6, sp, r0, ror #7 │ │ │ │ - rsbeq ip, sp, r4, lsr #26 │ │ │ │ - rsbeq ip, sp, r8, lsl #25 │ │ │ │ - strhteq r6, [sp], #-62 @ 0xffffffc2 │ │ │ │ - rsbeq ip, sp, ip, ror #24 │ │ │ │ - rsbeq r6, sp, r4, lsr #7 │ │ │ │ - rsbeq ip, sp, lr, asr #24 │ │ │ │ - rsbeq r6, sp, r6, lsl #7 │ │ │ │ - rsbeq ip, sp, r2, lsr ip │ │ │ │ - rsbeq r6, sp, sl, ror #6 │ │ │ │ - rsbeq ip, sp, r8, lsl ip │ │ │ │ - rsbeq r6, sp, lr, asr #6 │ │ │ │ - strdeq ip, [sp], #-182 @ 0xffffff4a @ │ │ │ │ - rsbeq r6, sp, lr, lsr #6 │ │ │ │ + strhteq ip, [sp], #-192 @ 0xffffff40 │ │ │ │ + rsbeq r6, sp, r8, ror #7 │ │ │ │ + rsbeq ip, sp, ip, lsr #26 │ │ │ │ + mlseq sp, r0, ip, ip │ │ │ │ + rsbeq r6, sp, r6, asr #7 │ │ │ │ + rsbeq ip, sp, r4, ror ip │ │ │ │ + rsbeq r6, sp, ip, lsr #7 │ │ │ │ + rsbeq ip, sp, r6, asr ip │ │ │ │ + rsbeq r6, sp, lr, lsl #7 │ │ │ │ + rsbeq ip, sp, sl, lsr ip │ │ │ │ + rsbeq r6, sp, r2, ror r3 │ │ │ │ + rsbeq ip, sp, r0, lsr #24 │ │ │ │ + rsbeq r6, sp, r6, asr r3 │ │ │ │ + strdeq ip, [sp], #-190 @ 0xffffff42 @ │ │ │ │ + rsbeq r6, sp, r6, lsr r3 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ blhi 24afd0 │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ bleq f4de54 │ │ │ │ ldcmi 2, cr15, [r4, #692] @ 0x2b4 │ │ │ │ stmib sp, {r0, r2, r3, r8, fp, sp, lr}^ │ │ │ │ @@ -259218,15 +259218,15 @@ │ │ │ │ tstlt fp, r2, lsr #22 │ │ │ │ ldmdavs r3, {r0, r4, r9, fp, ip, pc} │ │ │ │ andsvs r3, r3, r1, lsl #6 │ │ │ │ strcc r4, [r1, #-1579] @ 0xfffff9d5 │ │ │ │ svclt 0x00b84553 │ │ │ │ blle ff720a34 │ │ │ │ @ instruction: 0xf8dd469b │ │ │ │ - blls 8740ec │ │ │ │ + blls 8740ec │ │ │ │ @ instruction: 0xf6bf45d3 │ │ │ │ bl 1fbca4 │ │ │ │ and r0, sp, fp, lsl #9 │ │ │ │ bllt bb6800 │ │ │ │ strcc r9, [r4], #-2594 @ 0xfffff5de │ │ │ │ blls 57c3ec │ │ │ │ andcc r6, r1, #1703936 @ 0x1a0000 │ │ │ │ @@ -259277,23 +259277,23 @@ │ │ │ │ @ instruction: 0xf47f2e00 │ │ │ │ strb sl, [sl], -r1, asr #28 │ │ │ │ andhi pc, r0, pc, lsr #7 │ │ │ │ ... │ │ │ │ ldrsbteq lr, [r8], #-234 @ 0xffffff16 │ │ │ │ @ instruction: 0x000011b8 │ │ │ │ @ instruction: 0x0078ee9a │ │ │ │ - rsbeq ip, sp, r0, lsl fp │ │ │ │ - rsbeq ip, sp, r8, asr #22 │ │ │ │ - rsbeq ip, sp, r4, lsr fp │ │ │ │ - rsbeq ip, sp, r4, asr #20 │ │ │ │ - rsbeq ip, sp, lr, lsl sl │ │ │ │ - rsbeq ip, sp, lr, lsr #16 │ │ │ │ - rsbeq r5, sp, r6, ror #30 │ │ │ │ - rsbeq ip, sp, r4, lsl #14 │ │ │ │ - rsbeq r5, sp, ip, lsr lr │ │ │ │ + rsbeq ip, sp, r8, lsl fp │ │ │ │ + rsbeq ip, sp, r0, asr fp │ │ │ │ + rsbeq ip, sp, ip, lsr fp │ │ │ │ + rsbeq ip, sp, ip, asr #20 │ │ │ │ + rsbeq ip, sp, r6, lsr #20 │ │ │ │ + rsbeq ip, sp, r6, lsr r8 │ │ │ │ + rsbeq r5, sp, lr, ror #30 │ │ │ │ + rsbeq ip, sp, ip, lsl #14 │ │ │ │ + rsbeq r5, sp, r4, asr #28 │ │ │ │ blvc 1cb4c4 │ │ │ │ bleq ff30bb54 │ │ │ │ blvc ff00b704 │ │ │ │ blhi 130bb4c │ │ │ │ blx 54bc54 │ │ │ │ strbmi sp, [ip, #-2145] @ 0xfffff79f │ │ │ │ ssatmi sp, #3, r9, asr #0 │ │ │ │ @@ -259477,55 +259477,55 @@ │ │ │ │ ldrbtmi r4, [r8], #-1569 @ 0xfffff9df │ │ │ │ @ instruction: 0xf707300c │ │ │ │ ldmdami fp, {r0, r1, r2, r4, r7, sl, fp, ip, sp, lr, pc} │ │ │ │ mvnscc pc, pc, asr #32 │ │ │ │ @ instruction: 0xf7074478 │ │ │ │ sbfx pc, r1, #26, #18 │ │ │ │ ... │ │ │ │ - rsbeq ip, sp, r4, asr #14 │ │ │ │ - rsbeq ip, sp, sl, lsl r5 │ │ │ │ - rsbeq r5, sp, r2, asr ip │ │ │ │ - strdeq ip, [sp], #-78 @ 0xffffffb2 @ │ │ │ │ - rsbeq r5, sp, r6, lsr ip │ │ │ │ - rsbeq ip, sp, r4, ror #9 │ │ │ │ - rsbeq r5, sp, r8, lsl ip │ │ │ │ - rsbeq ip, sp, r4, asr #9 │ │ │ │ - strdeq r5, [sp], #-188 @ 0xffffff44 @ │ │ │ │ - mlseq sp, r2, r4, ip │ │ │ │ - rsbeq r5, sp, sl, asr #23 │ │ │ │ - rsbeq ip, sp, r2, lsr #8 │ │ │ │ - rsbeq r5, sp, sl, asr fp │ │ │ │ - rsbeq ip, sp, r8, lsl #8 │ │ │ │ - rsbeq r5, sp, r0, asr #22 │ │ │ │ - strdeq ip, [sp], #-48 @ 0xffffffd0 @ │ │ │ │ - rsbeq r5, sp, r6, lsr #22 │ │ │ │ - rsbeq ip, sp, r4, lsr #7 │ │ │ │ - ldrdeq r5, [sp], #-172 @ 0xffffff54 @ │ │ │ │ - rsbeq ip, sp, sl, lsl #7 │ │ │ │ - rsbeq r5, sp, r2, asr #21 │ │ │ │ - rsbeq ip, sp, r6, asr r3 │ │ │ │ - rsbeq r5, sp, ip, lsl #21 │ │ │ │ + rsbeq ip, sp, ip, asr #14 │ │ │ │ + rsbeq ip, sp, r2, lsr #10 │ │ │ │ + rsbeq r5, sp, sl, asr ip │ │ │ │ + rsbeq ip, sp, r6, lsl #10 │ │ │ │ + rsbeq r5, sp, lr, lsr ip │ │ │ │ + rsbeq ip, sp, ip, ror #9 │ │ │ │ + rsbeq r5, sp, r0, lsr #24 │ │ │ │ + rsbeq ip, sp, ip, asr #9 │ │ │ │ + rsbeq r5, sp, r4, lsl #24 │ │ │ │ + mlseq sp, sl, r4, ip │ │ │ │ + ldrdeq r5, [sp], #-178 @ 0xffffff4e @ │ │ │ │ + rsbeq ip, sp, sl, lsr #8 │ │ │ │ + rsbeq r5, sp, r2, ror #22 │ │ │ │ + rsbeq ip, sp, r0, lsl r4 │ │ │ │ + rsbeq r5, sp, r8, asr #22 │ │ │ │ + strdeq ip, [sp], #-56 @ 0xffffffc8 @ │ │ │ │ + rsbeq r5, sp, lr, lsr #22 │ │ │ │ + rsbeq ip, sp, ip, lsr #7 │ │ │ │ + rsbeq r5, sp, r4, ror #21 │ │ │ │ + mlseq sp, r2, r3, ip │ │ │ │ + rsbeq r5, sp, sl, asr #21 │ │ │ │ + rsbeq ip, sp, lr, asr r3 │ │ │ │ + mlseq sp, r4, sl, r5 │ │ │ │ @ instruction: 0xf641480d │ │ │ │ ldrbtmi r2, [r8], #-382 @ 0xfffffe82 │ │ │ │ @ instruction: 0xf707300c │ │ │ │ stmdami fp, {r0, r1, r2, r4, r6, sl, fp, ip, sp, lr, pc} │ │ │ │ ldrbtmi r4, [r8], #-1617 @ 0xfffff9af │ │ │ │ ldc2 7, cr15, [r2, #-28] @ 0xffffffe4 │ │ │ │ bllt ff08e3f0 │ │ │ │ @ instruction: 0xf6414808 │ │ │ │ ldrbtmi r2, [r8], #-406 @ 0xfffffe6a │ │ │ │ @ instruction: 0xf707300c │ │ │ │ stmdami r6, {r0, r3, r6, sl, fp, ip, sp, lr, pc} │ │ │ │ ldrbtmi r4, [r8], #-1617 @ 0xfffff9af │ │ │ │ stc2 7, cr15, [r4, #-28] @ 0xffffffe4 │ │ │ │ bllt fed0e40c │ │ │ │ - ldrdeq ip, [sp], #-38 @ 0xffffffda @ │ │ │ │ - rsbeq r5, sp, lr, lsl #20 │ │ │ │ - strhteq ip, [sp], #-42 @ 0xffffffd6 │ │ │ │ - strdeq r5, [sp], #-146 @ 0xffffff6e @ │ │ │ │ + ldrdeq ip, [sp], #-46 @ 0xffffffd2 @ │ │ │ │ + rsbeq r5, sp, r6, lsl sl │ │ │ │ + rsbeq ip, sp, r2, asr #5 │ │ │ │ + strdeq r5, [sp], #-154 @ 0xffffff66 @ │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ bleq 1f4e760 │ │ │ │ stclmi 2, cr15, [r4, #-692]! @ 0xfffffd4c │ │ │ │ @ instruction: 0xf8df4693 │ │ │ │ ldrmi r2, [ip], -r4, ror #8 │ │ │ │ @@ -259806,48 +259806,48 @@ │ │ │ │ blx 2ce4a4 >::_M_default_append(unsigned int)@@Base+0x4b8e0> │ │ │ │ ldrbmi r4, [r9], -r7, lsr #16 │ │ │ │ @ instruction: 0xf7074478 │ │ │ │ ldrb pc, [pc], -r1, asr #21 @ │ │ │ │ ... │ │ │ │ rsbseq lr, r8, lr, asr #11 │ │ │ │ @ instruction: 0x000011b8 │ │ │ │ - ldrdeq ip, [sp], #-34 @ 0xffffffde @ │ │ │ │ + ldrdeq ip, [sp], #-42 @ 0xffffffd6 @ │ │ │ │ @ instruction: 0x0078e59e │ │ │ │ andeq r1, r0, r4, asr #8 │ │ │ │ - rsbeq ip, sp, r4, lsl #4 │ │ │ │ + rsbeq ip, sp, ip, lsl #4 │ │ │ │ ldrhteq lr, [r8], #-72 @ 0xffffffb8 │ │ │ │ - rsbeq ip, sp, r0, asr #4 │ │ │ │ - strhteq ip, [sp], #-8 │ │ │ │ - strdeq r5, [sp], #-112 @ 0xffffff90 @ │ │ │ │ - rsbeq ip, sp, r6, lsl #1 │ │ │ │ - strhteq r5, [sp], #-126 @ 0xffffff82 │ │ │ │ - strhteq ip, [sp], #-30 @ 0xffffffe2 │ │ │ │ - ldrdeq ip, [sp], #-18 @ 0xffffffee @ │ │ │ │ - rsbeq ip, sp, r2, asr #32 │ │ │ │ - rsbeq r5, sp, sl, ror r7 │ │ │ │ - rsbeq ip, sp, r8, lsr #32 │ │ │ │ - rsbeq r5, sp, r0, ror #14 │ │ │ │ - strhteq ip, [sp], #-16 │ │ │ │ - strdeq fp, [sp], #-248 @ 0xffffff08 @ │ │ │ │ - rsbeq r5, sp, r0, lsr r7 │ │ │ │ - rsbseq r8, r0, r4, lsr #28 │ │ │ │ - rsbeq fp, sp, r4, ror pc │ │ │ │ - rsbeq r5, sp, ip, lsr #13 │ │ │ │ - rsbeq fp, sp, r4, lsl pc │ │ │ │ - rsbeq r5, sp, ip, asr #12 │ │ │ │ - strdeq fp, [sp], #-234 @ 0xffffff16 @ │ │ │ │ - rsbeq r5, sp, r0, lsr r6 │ │ │ │ - ldrdeq fp, [sp], #-236 @ 0xffffff14 @ │ │ │ │ - rsbeq r5, sp, r2, lsl r6 │ │ │ │ - rsbeq fp, sp, r0, asr #29 │ │ │ │ - strdeq r5, [sp], #-88 @ 0xffffffa8 @ │ │ │ │ - rsbeq fp, sp, lr, ror lr │ │ │ │ - strhteq r5, [sp], #-86 @ 0xffffffaa │ │ │ │ - rsbeq fp, sp, r4, lsr lr │ │ │ │ - rsbeq r5, sp, ip, ror #10 │ │ │ │ + rsbeq ip, sp, r8, asr #4 │ │ │ │ + rsbeq ip, sp, r0, asr #1 │ │ │ │ + strdeq r5, [sp], #-120 @ 0xffffff88 @ │ │ │ │ + rsbeq ip, sp, lr, lsl #1 │ │ │ │ + rsbeq r5, sp, r6, asr #15 │ │ │ │ + rsbeq ip, sp, r6, asr #3 │ │ │ │ + ldrdeq ip, [sp], #-26 @ 0xffffffe6 @ │ │ │ │ + rsbeq ip, sp, sl, asr #32 │ │ │ │ + rsbeq r5, sp, r2, lsl #15 │ │ │ │ + rsbeq ip, sp, r0, lsr r0 │ │ │ │ + rsbeq r5, sp, r8, ror #14 │ │ │ │ + strhteq ip, [sp], #-24 @ 0xffffffe8 │ │ │ │ + rsbeq ip, sp, r0 │ │ │ │ + rsbeq r5, sp, r8, lsr r7 │ │ │ │ + rsbseq r8, r0, ip, lsr #28 │ │ │ │ + rsbeq fp, sp, ip, ror pc │ │ │ │ + strhteq r5, [sp], #-100 @ 0xffffff9c │ │ │ │ + rsbeq fp, sp, ip, lsl pc │ │ │ │ + rsbeq r5, sp, r4, asr r6 │ │ │ │ + rsbeq fp, sp, r2, lsl #30 │ │ │ │ + rsbeq r5, sp, r8, lsr r6 │ │ │ │ + rsbeq fp, sp, r4, ror #29 │ │ │ │ + rsbeq r5, sp, sl, lsl r6 │ │ │ │ + rsbeq fp, sp, r8, asr #29 │ │ │ │ + rsbeq r5, sp, r0, lsl #12 │ │ │ │ + rsbeq fp, sp, r6, lsl #29 │ │ │ │ + strhteq r5, [sp], #-94 @ 0xffffffa2 │ │ │ │ + rsbeq fp, sp, ip, lsr lr │ │ │ │ + rsbeq r5, sp, r4, ror r5 │ │ │ │ @ instruction: 0xf8d99a11 │ │ │ │ @ instruction: 0xf8da0014 │ │ │ │ vhadd.u d17, d9, d0 │ │ │ │ @ instruction: 0x4683ff3b │ │ │ │ eorle r2, sp, r1, lsl #16 │ │ │ │ @ instruction: 0xf6404832 │ │ │ │ ldrbtmi r0, [r8], #-377 @ 0xfffffe87 │ │ │ │ @@ -259896,24 +259896,24 @@ │ │ │ │ stmdami lr, {r0, r4, r5, r7, r8, sl, fp, sp, pc} │ │ │ │ cmnpeq sp, r0, asr #12 @ p-variant is OBSOLETE │ │ │ │ andcc r4, ip, r8, ror r4 │ │ │ │ @ instruction: 0xf94af707 │ │ │ │ ldrbmi r4, [r9], -fp, lsl #16 │ │ │ │ @ instruction: 0xf7074478 │ │ │ │ str pc, [r3, #2565]! @ 0xa05 │ │ │ │ - rsbeq fp, sp, lr, ror #26 │ │ │ │ - rsbeq r5, sp, r6, lsr #9 │ │ │ │ - rsbeq fp, sp, r4, asr sp │ │ │ │ - rsbeq r5, sp, ip, lsl #9 │ │ │ │ - rsbeq fp, sp, r4, lsl #26 │ │ │ │ - rsbeq r5, sp, ip, lsr r4 │ │ │ │ - rsbeq fp, sp, r6, ror #25 │ │ │ │ - rsbeq r5, sp, lr, lsl r4 │ │ │ │ - strhteq fp, [sp], #-204 @ 0xffffff34 │ │ │ │ - strdeq r5, [sp], #-52 @ 0xffffffcc @ │ │ │ │ + rsbeq fp, sp, r6, ror sp │ │ │ │ + rsbeq r5, sp, lr, lsr #9 │ │ │ │ + rsbeq fp, sp, ip, asr sp │ │ │ │ + mlseq sp, r4, r4, r5 │ │ │ │ + rsbeq fp, sp, ip, lsl #26 │ │ │ │ + rsbeq r5, sp, r4, asr #8 │ │ │ │ + rsbeq fp, sp, lr, ror #25 │ │ │ │ + rsbeq r5, sp, r6, lsr #8 │ │ │ │ + rsbeq fp, sp, r4, asr #25 │ │ │ │ + strdeq r5, [sp], #-60 @ 0xffffffc4 @ │ │ │ │ mvnsmi lr, sp, lsr #18 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d8f8cc │ │ │ │ addlt r4, r4, r3, ror fp │ │ │ │ strmi r6, [lr], -ip, asr #17 │ │ │ │ @ instruction: 0x4605447b │ │ │ │ @@ -260027,22 +260027,22 @@ │ │ │ │ @ instruction: 0xf707300c │ │ │ │ stmdami ip, {r0, r3, r6, fp, ip, sp, lr, pc} │ │ │ │ mvnscc pc, pc, asr #32 │ │ │ │ @ instruction: 0xf7074478 │ │ │ │ @ instruction: 0xf04ff903 │ │ │ │ @ instruction: 0xe79533ff │ │ │ │ rsbseq sp, r8, r4, asr #31 │ │ │ │ - rsbeq fp, sp, r6, lsr ip │ │ │ │ - rsbeq fp, sp, r4, ror #22 │ │ │ │ - mlseq sp, ip, r2, r5 │ │ │ │ - rsbeq fp, sp, r2, lsr fp │ │ │ │ - rsbeq r5, sp, sl, ror #4 │ │ │ │ + rsbeq fp, sp, lr, lsr ip │ │ │ │ + rsbeq fp, sp, ip, ror #22 │ │ │ │ + rsbeq r5, sp, r4, lsr #5 │ │ │ │ + rsbeq fp, sp, sl, lsr fp │ │ │ │ + rsbeq r5, sp, r2, ror r2 │ │ │ │ andeq r1, r0, r4, asr #8 │ │ │ │ - strhteq fp, [sp], #-170 @ 0xffffff56 │ │ │ │ - strdeq r5, [sp], #-16 @ │ │ │ │ + rsbeq fp, sp, r2, asr #21 │ │ │ │ + strdeq r5, [sp], #-24 @ 0xffffffe8 @ │ │ │ │ ldrbmi lr, [r0, sp, lsr #18]! │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d0f8cc │ │ │ │ addlt r4, r4, r4, lsl r6 │ │ │ │ strmi r4, [r8], -r1, lsl #13 │ │ │ │ @ instruction: 0xf2e3469a │ │ │ │ @@ -260272,36 +260272,36 @@ │ │ │ │ ldmdami sl, {r0, r1, r3, r4, r7, r9, sl, sp, lr, pc} │ │ │ │ orrspl pc, lr, r0, asr #4 │ │ │ │ andcc r4, ip, r8, ror r4 │ │ │ │ cdp2 7, 5, cr15, cr10, cr6, {0} │ │ │ │ @ instruction: 0x46214817 │ │ │ │ @ instruction: 0xf7064478 │ │ │ │ pkhbt pc, lr, r5, lsl #30 @ │ │ │ │ - rsbeq fp, sp, r8, asr sl │ │ │ │ - strhteq fp, [sp], #-156 @ 0xffffff64 │ │ │ │ - strdeq r5, [sp], #-4 @ │ │ │ │ - rsbeq fp, sp, r4, lsr #19 │ │ │ │ - ldrdeq r5, [sp], #-12 @ │ │ │ │ - rsbeq fp, sp, sl, ror r9 │ │ │ │ - rsbeq fp, sp, r2, lsl #17 │ │ │ │ - strhteq r4, [sp], #-250 @ 0xffffff06 │ │ │ │ - mlseq sp, lr, r8, fp │ │ │ │ - strhteq fp, [sp], #-126 @ 0xffffff82 │ │ │ │ - strdeq r4, [sp], #-230 @ 0xffffff1a @ │ │ │ │ - ldrdeq fp, [sp], #-120 @ 0xffffff88 @ │ │ │ │ - rsbeq fp, sp, r4, asr #14 │ │ │ │ - rsbeq r4, sp, ip, ror lr │ │ │ │ - rsbeq fp, sp, sl, lsr #14 │ │ │ │ - rsbeq r4, sp, r2, ror #28 │ │ │ │ - rsbeq fp, sp, r0, lsl r7 │ │ │ │ - rsbeq r4, sp, r8, asr #28 │ │ │ │ - strdeq fp, [sp], #-102 @ 0xffffff9a @ │ │ │ │ - rsbeq r4, sp, lr, lsr #28 │ │ │ │ - ldrdeq fp, [sp], #-108 @ 0xffffff94 @ │ │ │ │ - rsbeq r4, sp, r4, lsl lr │ │ │ │ + rsbeq fp, sp, r0, ror #20 │ │ │ │ + rsbeq fp, sp, r4, asr #19 │ │ │ │ + strdeq r5, [sp], #-12 @ │ │ │ │ + rsbeq fp, sp, ip, lsr #19 │ │ │ │ + rsbeq r5, sp, r4, ror #1 │ │ │ │ + rsbeq fp, sp, r2, lsl #19 │ │ │ │ + rsbeq fp, sp, sl, lsl #17 │ │ │ │ + rsbeq r4, sp, r2, asr #31 │ │ │ │ + rsbeq fp, sp, r6, lsr #17 │ │ │ │ + rsbeq fp, sp, r6, asr #15 │ │ │ │ + strdeq r4, [sp], #-238 @ 0xffffff12 @ │ │ │ │ + rsbeq fp, sp, r0, ror #15 │ │ │ │ + rsbeq fp, sp, ip, asr #14 │ │ │ │ + rsbeq r4, sp, r4, lsl #29 │ │ │ │ + rsbeq fp, sp, r2, lsr r7 │ │ │ │ + rsbeq r4, sp, sl, ror #28 │ │ │ │ + rsbeq fp, sp, r8, lsl r7 │ │ │ │ + rsbeq r4, sp, r0, asr lr │ │ │ │ + strdeq fp, [sp], #-110 @ 0xffffff92 @ │ │ │ │ + rsbeq r4, sp, r6, lsr lr │ │ │ │ + rsbeq fp, sp, r4, ror #13 │ │ │ │ + rsbeq r4, sp, ip, lsl lr │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d0f8cc │ │ │ │ strmi fp, [r2], r3, lsl #1 │ │ │ │ ldrmi r4, [r5], -ip, lsl #12 │ │ │ │ @ instruction: 0xf8dd4698 │ │ │ │ @@ -260454,15 +260454,15 @@ │ │ │ │ orrsvs r0, ip, ip │ │ │ │ @ instruction: 0xff20f378 │ │ │ │ tstvs ip, r4, lsl #22 │ │ │ │ @ instruction: 0xf700e7c1 │ │ │ │ svclt 0x0000ea3c │ │ │ │ ldrshteq sp, [r8], #-114 @ 0xffffff8e │ │ │ │ @ instruction: 0x000011b8 │ │ │ │ - ldrdeq fp, [sp], #-74 @ 0xffffffb6 @ │ │ │ │ + rsbeq fp, sp, r2, ror #9 │ │ │ │ rsbseq sp, r8, sl, lsl #15 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ blhi 1cc78c │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x0078f8cc │ │ │ │ bmi ffda2b34 │ │ │ │ @@ -260705,35 +260705,35 @@ │ │ │ │ svclt 0x0000e77a │ │ │ │ andhi pc, r0, pc, lsr #7 │ │ │ │ ... │ │ │ │ addge r9, r7, #46, 30 @ 0xb8 │ │ │ │ ldrbtpl r4, [sp], #-686 @ 0xfffffd52 │ │ │ │ rsbseq sp, r8, r8, lsr #14 │ │ │ │ @ instruction: 0x000011b8 │ │ │ │ - rsbeq fp, sp, r2, lsr r4 │ │ │ │ - rsbeq fp, sp, r6, lsr #10 │ │ │ │ - rsbeq fp, sp, r8, lsl #10 │ │ │ │ - ldrdeq fp, [sp], #-70 @ 0xffffffba @ │ │ │ │ - rsbeq fp, sp, r2, lsr #5 │ │ │ │ - ldrdeq r4, [sp], #-154 @ 0xffffff66 @ │ │ │ │ - rsbeq fp, sp, r8, lsl #5 │ │ │ │ - rsbeq r4, sp, r0, asr #19 │ │ │ │ + rsbeq fp, sp, sl, lsr r4 │ │ │ │ + rsbeq fp, sp, lr, lsr #10 │ │ │ │ + rsbeq fp, sp, r0, lsl r5 │ │ │ │ + ldrdeq fp, [sp], #-78 @ 0xffffffb2 @ │ │ │ │ + rsbeq fp, sp, sl, lsr #5 │ │ │ │ + rsbeq r4, sp, r2, ror #19 │ │ │ │ + mlseq sp, r0, r2, fp │ │ │ │ + rsbeq r4, sp, r8, asr #19 │ │ │ │ rsbseq sp, r8, lr, asr #11 │ │ │ │ - rsbeq fp, sp, lr, asr #4 │ │ │ │ - rsbeq fp, sp, r0, lsr #8 │ │ │ │ - rsbeq fp, sp, r2, lsr r2 │ │ │ │ - rsbeq fp, sp, r4, lsl #8 │ │ │ │ - rsbeq fp, sp, r0, lsl r2 │ │ │ │ - rsbeq r4, sp, r8, asr #18 │ │ │ │ - rsbeq fp, sp, r0, asr #7 │ │ │ │ - rsbeq fp, sp, r6, lsr #7 │ │ │ │ - rsbeq fp, sp, sl, ror #2 │ │ │ │ - rsbeq r4, sp, r2, lsr #17 │ │ │ │ - strhteq fp, [sp], #-6 │ │ │ │ - rsbeq r4, sp, lr, ror #15 │ │ │ │ + rsbeq fp, sp, r6, asr r2 │ │ │ │ + rsbeq fp, sp, r8, lsr #8 │ │ │ │ + rsbeq fp, sp, sl, lsr r2 │ │ │ │ + rsbeq fp, sp, ip, lsl #8 │ │ │ │ + rsbeq fp, sp, r8, lsl r2 │ │ │ │ + rsbeq r4, sp, r0, asr r9 │ │ │ │ + rsbeq fp, sp, r8, asr #7 │ │ │ │ + rsbeq fp, sp, lr, lsr #7 │ │ │ │ + rsbeq fp, sp, r2, ror r1 │ │ │ │ + rsbeq r4, sp, sl, lsr #17 │ │ │ │ + strhteq fp, [sp], #-14 │ │ │ │ + strdeq r4, [sp], #-118 @ 0xffffff8a @ │ │ │ │ @ instruction: 0x46284639 │ │ │ │ mcrr2 7, 11, pc, r8, cr15 @ │ │ │ │ andls r4, r7, r9, lsr r6 │ │ │ │ @ instruction: 0xf7bf4628 │ │ │ │ @ instruction: 0x4639fc1b │ │ │ │ strtmi r9, [r8], -pc │ │ │ │ stc2l 7, cr15, [r6], #-764 @ 0xfffffd04 │ │ │ │ @@ -260950,36 +260950,36 @@ │ │ │ │ @ instruction: 0x46265134 │ │ │ │ andcc r4, ip, r8, ror r4 │ │ │ │ @ instruction: 0xf90ef706 │ │ │ │ @ instruction: 0x46214819 │ │ │ │ @ instruction: 0xf7064478 │ │ │ │ ldrb pc, [ip], #2505 @ 0x9c9 @ │ │ │ │ ... │ │ │ │ - rsbeq sl, sp, r0, ror #30 │ │ │ │ - mlseq sp, r8, r6, r4 │ │ │ │ - rsbeq sl, sp, sl, lsr #30 │ │ │ │ - rsbeq r4, sp, r2, ror #12 │ │ │ │ - rsbeq sl, sp, r0, lsl pc │ │ │ │ - rsbeq fp, sp, r2, ror #1 │ │ │ │ - strdeq sl, [sp], #-230 @ 0xffffff1a @ │ │ │ │ - rsbeq fp, sp, r8, asr #1 │ │ │ │ - rsbeq sl, sp, ip, asr #30 │ │ │ │ - rsbeq sl, sp, r0, lsl #29 │ │ │ │ - strhteq r4, [sp], #-88 @ 0xffffffa8 │ │ │ │ - rsbeq sl, sp, r8, ror #26 │ │ │ │ - strhteq sl, [sp], #-198 @ 0xffffff3a │ │ │ │ + rsbeq sl, sp, r8, ror #30 │ │ │ │ + rsbeq r4, sp, r0, lsr #13 │ │ │ │ + rsbeq sl, sp, r2, lsr pc │ │ │ │ + rsbeq r4, sp, sl, ror #12 │ │ │ │ + rsbeq sl, sp, r8, lsl pc │ │ │ │ + rsbeq fp, sp, sl, ror #1 │ │ │ │ + strdeq sl, [sp], #-238 @ 0xffffff12 @ │ │ │ │ + ldrdeq fp, [sp], #-0 @ │ │ │ │ + rsbeq sl, sp, r4, asr pc │ │ │ │ rsbeq sl, sp, r8, lsl #29 │ │ │ │ - mlseq sp, ip, ip, sl │ │ │ │ - ldrdeq r4, [sp], #-52 @ 0xffffffcc @ │ │ │ │ - rsbeq sl, sp, r2, lsl #25 │ │ │ │ - strhteq r4, [sp], #-56 @ 0xffffffc8 │ │ │ │ - rsbeq sl, sp, r4, ror #24 │ │ │ │ - mlseq sp, sl, r3, r4 │ │ │ │ - rsbeq sl, sp, r4, asr #24 │ │ │ │ - rsbeq r4, sp, ip, ror r3 │ │ │ │ + rsbeq r4, sp, r0, asr #11 │ │ │ │ + rsbeq sl, sp, r0, ror sp │ │ │ │ + strhteq sl, [sp], #-206 @ 0xffffff32 │ │ │ │ + mlseq sp, r0, lr, sl │ │ │ │ + rsbeq sl, sp, r4, lsr #25 │ │ │ │ + ldrdeq r4, [sp], #-60 @ 0xffffffc4 @ │ │ │ │ + rsbeq sl, sp, sl, lsl #25 │ │ │ │ + rsbeq r4, sp, r0, asr #7 │ │ │ │ + rsbeq sl, sp, ip, ror #24 │ │ │ │ + rsbeq r4, sp, r2, lsr #7 │ │ │ │ + rsbeq sl, sp, ip, asr #24 │ │ │ │ + rsbeq r4, sp, r4, lsl #7 │ │ │ │ ldmdami r7, {r2, r9, sl, lr} │ │ │ │ mvnpl pc, pc, asr #8 │ │ │ │ ldrbtmi r4, [r8], #-1574 @ 0xfffff9da │ │ │ │ @ instruction: 0xf706300c │ │ │ │ ldmdami r4, {r0, r1, r2, r3, r6, r7, fp, ip, sp, lr, pc} │ │ │ │ ldrbtmi r4, [r8], #-1569 @ 0xfffff9df │ │ │ │ @ instruction: 0xf98af706 │ │ │ │ @@ -260996,20 +260996,20 @@ │ │ │ │ ldrbtmi r4, [r8], #-1574 @ 0xfffff9da │ │ │ │ @ instruction: 0xf706300c │ │ │ │ stmdami r9, {r0, r4, r5, r7, fp, ip, sp, lr, pc} │ │ │ │ ldrbtmi r4, [r8], #-1569 @ 0xfffff9df │ │ │ │ @ instruction: 0xf96cf706 │ │ │ │ @ instruction: 0xf6ffe47f │ │ │ │ svclt 0x0000edf8 │ │ │ │ - rsbeq sl, sp, r6, asr #23 │ │ │ │ - strdeq r4, [sp], #-46 @ 0xffffffd2 @ │ │ │ │ - rsbeq sl, sp, r8, lsr #23 │ │ │ │ - rsbeq r4, sp, r0, ror #5 │ │ │ │ - rsbeq sl, sp, sl, lsl #23 │ │ │ │ - rsbeq r4, sp, r2, asr #5 │ │ │ │ + rsbeq sl, sp, lr, asr #23 │ │ │ │ + rsbeq r4, sp, r6, lsl #6 │ │ │ │ + strhteq sl, [sp], #-176 @ 0xffffff50 │ │ │ │ + rsbeq r4, sp, r8, ror #5 │ │ │ │ + mlseq sp, r2, fp, sl │ │ │ │ + rsbeq r4, sp, sl, asr #5 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ bl fec68d64 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r4, r8, ror #31 │ │ │ │ stcls 1, cr2, [r6], {1} │ │ │ │ @ instruction: 0xf7ff9400 │ │ │ │ strmi pc, [r3], -fp, lsr #23 │ │ │ │ @@ -261020,16 +261020,16 @@ │ │ │ │ ldrbtmi r4, [r8], #-2054 @ 0xfffff7fa │ │ │ │ @ instruction: 0xf706300c │ │ │ │ stmdami r5, {r0, r7, fp, ip, sp, lr, pc} │ │ │ │ ldrbtmi r9, [r8], #-2307 @ 0xfffff6fd │ │ │ │ @ instruction: 0xf93cf706 │ │ │ │ ldrmi r9, [r8], -r3, lsl #22 │ │ │ │ ldclt 0, cr11, [r0, #-16] │ │ │ │ - rsbeq sl, sp, sl, lsr #22 │ │ │ │ - rsbeq r4, sp, r2, ror #4 │ │ │ │ + rsbeq sl, sp, r2, lsr fp │ │ │ │ + rsbeq r4, sp, sl, ror #4 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ bl fec68db4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r4, r8, ror #31 │ │ │ │ stcls 1, cr2, [r6], {-0} │ │ │ │ @ instruction: 0xf7ff9400 │ │ │ │ strmi pc, [r3], -r3, lsl #23 │ │ │ │ @@ -261040,16 +261040,16 @@ │ │ │ │ ldrbtmi r4, [r8], #-2054 @ 0xfffff7fa │ │ │ │ @ instruction: 0xf706300c │ │ │ │ stmdami r5, {r0, r3, r4, r6, fp, ip, sp, lr, pc} │ │ │ │ ldrbtmi r9, [r8], #-2307 @ 0xfffff6fd │ │ │ │ @ instruction: 0xf914f706 │ │ │ │ ldrmi r9, [r8], -r3, lsl #22 │ │ │ │ ldclt 0, cr11, [r0, #-16] │ │ │ │ - ldrdeq sl, [sp], #-170 @ 0xffffff56 @ │ │ │ │ - rsbeq r4, sp, r2, lsl r2 │ │ │ │ + rsbeq sl, sp, r2, ror #21 │ │ │ │ + rsbeq r4, sp, sl, lsl r2 │ │ │ │ mlacc r8, r0, r8, pc @ │ │ │ │ mlacs r8, r1, r8, pc @ │ │ │ │ @ instruction: 0xf003405a │ │ │ │ ldrbeq r0, [r2, r1, lsl #6] │ │ │ │ blcs 146c70 │ │ │ │ ldrdcc lr, [r0], -r0 │ │ │ │ sadd16mi fp, r8, r8 │ │ │ │ @@ -261208,15 +261208,15 @@ │ │ │ │ blge 84bc74 │ │ │ │ ldrmi r6, [sl], -r9, lsr #22 │ │ │ │ tstls r3, #72, 12 @ 0x4800000 │ │ │ │ @ instruction: 0xf1f4f042 │ │ │ │ @ instruction: 0xf0402801 │ │ │ │ ldmib r5, {r1, r4, r5, sl, pc}^ │ │ │ │ @ instruction: 0xf10d1204 │ │ │ │ - blge 894098 │ │ │ │ + blge 894098 │ │ │ │ @ instruction: 0xf8cd4648 │ │ │ │ @ instruction: 0xf7fc8000 │ │ │ │ stmdacs r1, {r0, r1, r3, r5, r6, r9, fp, ip, sp, lr, pc} │ │ │ │ ldrthi pc, [r5], #-64 @ 0xffffffc0 @ │ │ │ │ bvs 7f8ae8 │ │ │ │ @ instruction: 0xb3b39314 │ │ │ │ ldrdcc pc, [r4], -r9 │ │ │ │ @@ -261409,23 +261409,23 @@ │ │ │ │ ldrbtmi r9, [r8], #-2316 @ 0xfffff6f4 │ │ │ │ cdp2 7, 3, cr15, cr8, cr5, {0} │ │ │ │ strb r9, [r6], -ip, lsl #22 │ │ │ │ andhi pc, r0, pc, lsr #7 │ │ │ │ ... │ │ │ │ rsbseq ip, r8, r6, lsl #26 │ │ │ │ @ instruction: 0x000011b8 │ │ │ │ + strdeq sl, [sp], #-156 @ 0xffffff64 @ │ │ │ │ strdeq sl, [sp], #-148 @ 0xffffff6c @ │ │ │ │ - rsbeq sl, sp, ip, ror #19 │ │ │ │ ldrsbteq ip, [r8], #-182 @ 0xffffff4a │ │ │ │ - rsbeq sl, sp, ip, lsr #15 │ │ │ │ - rsbeq r3, sp, r4, ror #29 │ │ │ │ - rsbeq sl, sp, sl, lsl #19 │ │ │ │ - rsbeq sl, sp, r6, lsr #17 │ │ │ │ - rsbeq sl, sp, r2, lsr #10 │ │ │ │ - rsbeq r3, sp, sl, asr ip │ │ │ │ + strhteq sl, [sp], #-116 @ 0xffffff8c │ │ │ │ + rsbeq r3, sp, ip, ror #29 │ │ │ │ + mlseq sp, r2, r9, sl │ │ │ │ + rsbeq sl, sp, lr, lsr #17 │ │ │ │ + rsbeq sl, sp, sl, lsr #10 │ │ │ │ + rsbeq r3, sp, r2, ror #24 │ │ │ │ @ instruction: 0x2620f8df │ │ │ │ orrvs pc, r0, pc, asr #8 │ │ │ │ stmdage r3!, {r0, r1, r5, r7, fp, sp, lr} │ │ │ │ @ instruction: 0x4607447a │ │ │ │ ldc2l 3, cr15, [ip], #756 @ 0x2f4 │ │ │ │ @ instruction: 0x305df894 │ │ │ │ @ instruction: 0x463a9813 │ │ │ │ @@ -261704,15 +261704,15 @@ │ │ │ │ @ instruction: 0xf04f487a │ │ │ │ ldrbtmi r3, [r8], #-511 @ 0xfffffe01 │ │ │ │ blx ffad025e │ │ │ │ mvnscc pc, #79 @ 0x4f │ │ │ │ bllt ffe1064c │ │ │ │ @ instruction: 0x46414876 │ │ │ │ andcc r4, ip, r8, ror r4 │ │ │ │ - blx 850272 │ │ │ │ + blx 850272 │ │ │ │ @ instruction: 0xf04f4874 │ │ │ │ ldrbtmi r3, [r8], #-511 @ 0xfffffe01 │ │ │ │ blx ff6d027e │ │ │ │ ldmdami r2!, {r1, r2, r3, r5, r6, r7, r8, r9, sl, sp, lr, pc}^ │ │ │ │ @ instruction: 0x61a1f641 │ │ │ │ andcc r4, ip, r8, ror r4 │ │ │ │ blx 4d028e │ │ │ │ @@ -261809,50 +261809,50 @@ │ │ │ │ blx 17503f8 │ │ │ │ stmdbls ip, {r1, r3, r5, fp, lr} │ │ │ │ @ instruction: 0xf7054478 │ │ │ │ blls 45143c │ │ │ │ bllt 9907f0 │ │ │ │ ... │ │ │ │ andhi r0, r0, r0 │ │ │ │ - rsbeq sl, sp, r8, asr #13 │ │ │ │ - rsbeq sl, sp, r0, ror #12 │ │ │ │ - rsbeq sl, sp, r0, lsl #11 │ │ │ │ - rsbeq sl, sp, r4, lsr r4 │ │ │ │ - rsbeq sl, sp, r8, asr #7 │ │ │ │ - rsbeq sl, sp, ip, ror #6 │ │ │ │ - mlseq sp, sl, r0, sl │ │ │ │ - ldrdeq r3, [sp], #-114 @ 0xffffff8e @ │ │ │ │ - rsbeq sl, sp, r0, lsl #1 │ │ │ │ - strhteq r3, [sp], #-118 @ 0xffffff8a │ │ │ │ - rsbeq sl, sp, r0, rrx │ │ │ │ - mlseq sp, r6, r7, r3 │ │ │ │ - rsbeq sl, sp, r4, asr #32 │ │ │ │ - rsbeq r3, sp, sl, ror r7 │ │ │ │ - rsbeq sl, sp, r0, lsr #32 │ │ │ │ - rsbeq r3, sp, r8, asr r7 │ │ │ │ - strdeq r9, [sp], #-250 @ 0xffffff06 @ │ │ │ │ - rsbeq r3, sp, r2, lsr r7 │ │ │ │ - ldrdeq r9, [sp], #-250 @ 0xffffff06 @ │ │ │ │ - rsbeq r3, sp, r2, lsl r7 │ │ │ │ - strhteq r9, [sp], #-250 @ 0xffffff06 │ │ │ │ - strdeq r3, [sp], #-98 @ 0xffffff9e @ │ │ │ │ - mlseq sp, ip, pc, r9 @ │ │ │ │ - ldrdeq r3, [sp], #-98 @ 0xffffff9e @ │ │ │ │ - rsbeq r9, sp, r8, ror pc │ │ │ │ - strhteq r3, [sp], #-96 @ 0xffffffa0 │ │ │ │ - rsbeq r9, sp, r8, asr pc │ │ │ │ - mlseq sp, r0, r6, r3 │ │ │ │ - rsbeq r9, sp, r8, lsr pc │ │ │ │ - rsbeq r3, sp, r0, ror r6 │ │ │ │ - rsbeq r9, sp, r8, lsl pc │ │ │ │ - rsbeq r3, sp, r0, asr r6 │ │ │ │ - strdeq r9, [sp], #-232 @ 0xffffff18 @ │ │ │ │ - rsbeq r3, sp, r0, lsr r6 │ │ │ │ - ldrdeq r9, [sp], #-232 @ 0xffffff18 @ │ │ │ │ - rsbeq r3, sp, r0, lsl r6 │ │ │ │ + ldrdeq sl, [sp], #-96 @ 0xffffffa0 @ │ │ │ │ + rsbeq sl, sp, r8, ror #12 │ │ │ │ + rsbeq sl, sp, r8, lsl #11 │ │ │ │ + rsbeq sl, sp, ip, lsr r4 │ │ │ │ + ldrdeq sl, [sp], #-48 @ 0xffffffd0 @ │ │ │ │ + rsbeq sl, sp, r4, ror r3 │ │ │ │ + rsbeq sl, sp, r2, lsr #1 │ │ │ │ + ldrdeq r3, [sp], #-122 @ 0xffffff86 @ │ │ │ │ + rsbeq sl, sp, r8, lsl #1 │ │ │ │ + strhteq r3, [sp], #-126 @ 0xffffff82 │ │ │ │ + rsbeq sl, sp, r8, rrx │ │ │ │ + mlseq sp, lr, r7, r3 │ │ │ │ + rsbeq sl, sp, ip, asr #32 │ │ │ │ + rsbeq r3, sp, r2, lsl #15 │ │ │ │ + rsbeq sl, sp, r8, lsr #32 │ │ │ │ + rsbeq r3, sp, r0, ror #14 │ │ │ │ + rsbeq sl, sp, r2 │ │ │ │ + rsbeq r3, sp, sl, lsr r7 │ │ │ │ + rsbeq r9, sp, r2, ror #31 │ │ │ │ + rsbeq r3, sp, sl, lsl r7 │ │ │ │ + rsbeq r9, sp, r2, asr #31 │ │ │ │ + strdeq r3, [sp], #-106 @ 0xffffff96 @ │ │ │ │ + rsbeq r9, sp, r4, lsr #31 │ │ │ │ + ldrdeq r3, [sp], #-106 @ 0xffffff96 @ │ │ │ │ + rsbeq r9, sp, r0, lsl #31 │ │ │ │ + strhteq r3, [sp], #-104 @ 0xffffff98 │ │ │ │ + rsbeq r9, sp, r0, ror #30 │ │ │ │ + mlseq sp, r8, r6, r3 │ │ │ │ + rsbeq r9, sp, r0, asr #30 │ │ │ │ + rsbeq r3, sp, r8, ror r6 │ │ │ │ + rsbeq r9, sp, r0, lsr #30 │ │ │ │ + rsbeq r3, sp, r8, asr r6 │ │ │ │ + rsbeq r9, sp, r0, lsl #30 │ │ │ │ + rsbeq r3, sp, r8, lsr r6 │ │ │ │ + rsbeq r9, sp, r0, ror #29 │ │ │ │ + rsbeq r3, sp, r8, lsl r6 │ │ │ │ @ instruction: 0xf641900c │ │ │ │ ldmmi r4, {r0, r2, r3, r4, r5, r6, r7, r8, sp, lr} │ │ │ │ andcc r4, ip, r8, ror r4 │ │ │ │ @ instruction: 0xf9f8f705 │ │ │ │ stmdbls ip, {r1, r4, r7, fp, lr} │ │ │ │ @ instruction: 0xf7054478 │ │ │ │ blls 45137c │ │ │ │ @@ -261995,51 +261995,51 @@ │ │ │ │ andeq pc, ip, r4, lsl #2 │ │ │ │ orrsvs pc, sl, r1, asr #12 │ │ │ │ @ instruction: 0xf8dcf705 │ │ │ │ @ instruction: 0xf06f4827 │ │ │ │ ldrbtmi r0, [r8], #-264 @ 0xfffffef8 │ │ │ │ @ instruction: 0xf996f705 │ │ │ │ svclt 0x0000e5cc │ │ │ │ - rsbeq r9, sp, r8, lsl lr │ │ │ │ - rsbeq r3, sp, r0, asr r5 │ │ │ │ - strdeq r9, [sp], #-216 @ 0xffffff28 @ │ │ │ │ - rsbeq r3, sp, r0, lsr r5 │ │ │ │ - ldrdeq r9, [sp], #-216 @ 0xffffff28 @ │ │ │ │ - rsbeq r3, sp, r0, lsl r5 │ │ │ │ - strhteq r9, [sp], #-216 @ 0xffffff28 │ │ │ │ - strdeq r3, [sp], #-64 @ 0xffffffc0 @ │ │ │ │ - mlseq sp, r8, sp, r9 │ │ │ │ - ldrdeq r3, [sp], #-64 @ 0xffffffc0 @ │ │ │ │ - rsbeq r9, sp, r8, ror sp │ │ │ │ - strhteq r3, [sp], #-64 @ 0xffffffc0 │ │ │ │ - rsbeq r9, sp, r8, asr sp │ │ │ │ - mlseq sp, r0, r4, r3 │ │ │ │ - rsbeq r9, sp, r8, lsr sp │ │ │ │ - rsbeq r3, sp, r0, ror r4 │ │ │ │ - rsbeq r9, sp, r8, lsl sp │ │ │ │ - rsbeq r3, sp, r0, asr r4 │ │ │ │ - strdeq r9, [sp], #-200 @ 0xffffff38 @ │ │ │ │ - rsbeq r3, sp, r0, lsr r4 │ │ │ │ - ldrdeq r9, [sp], #-200 @ 0xffffff38 @ │ │ │ │ - rsbeq r3, sp, r0, lsl r4 │ │ │ │ - strhteq r9, [sp], #-200 @ 0xffffff38 │ │ │ │ - strdeq r3, [sp], #-48 @ 0xffffffd0 @ │ │ │ │ - mlseq sp, r8, ip, r9 │ │ │ │ - ldrdeq r3, [sp], #-48 @ 0xffffffd0 @ │ │ │ │ - rsbeq r9, sp, r8, ror ip │ │ │ │ - strhteq r3, [sp], #-48 @ 0xffffffd0 │ │ │ │ - rsbeq r9, sp, r8, asr ip │ │ │ │ - mlseq sp, r0, r3, r3 │ │ │ │ - rsbeq r9, sp, r8, lsr ip │ │ │ │ - rsbeq r3, sp, r0, ror r3 │ │ │ │ - rsbeq r9, sp, r8, lsl ip │ │ │ │ - rsbeq r3, sp, r0, asr r3 │ │ │ │ - strdeq r9, [sp], #-182 @ 0xffffff4a @ │ │ │ │ - rsbeq r9, sp, lr, lsl #24 │ │ │ │ - rsbeq r3, sp, r6, lsl r3 │ │ │ │ + rsbeq r9, sp, r0, lsr #28 │ │ │ │ + rsbeq r3, sp, r8, asr r5 │ │ │ │ + rsbeq r9, sp, r0, lsl #28 │ │ │ │ + rsbeq r3, sp, r8, lsr r5 │ │ │ │ + rsbeq r9, sp, r0, ror #27 │ │ │ │ + rsbeq r3, sp, r8, lsl r5 │ │ │ │ + rsbeq r9, sp, r0, asr #27 │ │ │ │ + strdeq r3, [sp], #-72 @ 0xffffffb8 @ │ │ │ │ + rsbeq r9, sp, r0, lsr #27 │ │ │ │ + ldrdeq r3, [sp], #-72 @ 0xffffffb8 @ │ │ │ │ + rsbeq r9, sp, r0, lsl #27 │ │ │ │ + strhteq r3, [sp], #-72 @ 0xffffffb8 │ │ │ │ + rsbeq r9, sp, r0, ror #26 │ │ │ │ + mlseq sp, r8, r4, r3 │ │ │ │ + rsbeq r9, sp, r0, asr #26 │ │ │ │ + rsbeq r3, sp, r8, ror r4 │ │ │ │ + rsbeq r9, sp, r0, lsr #26 │ │ │ │ + rsbeq r3, sp, r8, asr r4 │ │ │ │ + rsbeq r9, sp, r0, lsl #26 │ │ │ │ + rsbeq r3, sp, r8, lsr r4 │ │ │ │ + rsbeq r9, sp, r0, ror #25 │ │ │ │ + rsbeq r3, sp, r8, lsl r4 │ │ │ │ + rsbeq r9, sp, r0, asr #25 │ │ │ │ + strdeq r3, [sp], #-56 @ 0xffffffc8 @ │ │ │ │ + rsbeq r9, sp, r0, lsr #25 │ │ │ │ + ldrdeq r3, [sp], #-56 @ 0xffffffc8 @ │ │ │ │ + rsbeq r9, sp, r0, lsl #25 │ │ │ │ + strhteq r3, [sp], #-56 @ 0xffffffc8 │ │ │ │ + rsbeq r9, sp, r0, ror #24 │ │ │ │ + mlseq sp, r8, r3, r3 │ │ │ │ + rsbeq r9, sp, r0, asr #24 │ │ │ │ + rsbeq r3, sp, r8, ror r3 │ │ │ │ + rsbeq r9, sp, r0, lsr #24 │ │ │ │ + rsbeq r3, sp, r8, asr r3 │ │ │ │ + strdeq r9, [sp], #-190 @ 0xffffff42 @ │ │ │ │ + rsbeq r9, sp, r6, lsl ip │ │ │ │ + rsbeq r3, sp, lr, lsl r3 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00b8f8cc │ │ │ │ ldrdlt pc, [r0], -r2 │ │ │ │ ldmvs r6, {r0, r3, r7, ip, sp, pc} │ │ │ │ ldmvs r4, {r1, r7, r9, sl, lr}^ │ │ │ │ @@ -262153,22 +262153,22 @@ │ │ │ │ @ instruction: 0xf7054630 │ │ │ │ @ instruction: 0xf105f863 │ │ │ │ vhadd.s8 d16, d0, d12 │ │ │ │ @ instruction: 0xf70461e9 │ │ │ │ qadd8mi pc, r1, sp @ │ │ │ │ @ instruction: 0xf7054630 │ │ │ │ sbfx pc, r9, #16, #1 │ │ │ │ - rsbeq r9, sp, sl, ror #20 │ │ │ │ - rsbeq r3, sp, r2, lsr #3 │ │ │ │ - rsbeq r9, sp, r0, lsr #20 │ │ │ │ - rsbeq r3, sp, r8, asr r1 │ │ │ │ - rsbeq r9, sp, r6, ror #19 │ │ │ │ - rsbeq r3, sp, lr, lsl r1 │ │ │ │ - rsbeq r9, sp, sl, ror r9 │ │ │ │ - strhteq r3, [sp], #-8 │ │ │ │ + rsbeq r9, sp, r2, ror sl │ │ │ │ + rsbeq r3, sp, sl, lsr #3 │ │ │ │ + rsbeq r9, sp, r8, lsr #20 │ │ │ │ + rsbeq r3, sp, r0, ror #2 │ │ │ │ + rsbeq r9, sp, lr, ror #19 │ │ │ │ + rsbeq r3, sp, r6, lsr #2 │ │ │ │ + rsbeq r9, sp, r2, lsl #19 │ │ │ │ + rsbeq r3, sp, r0, asr #1 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d0f8cc │ │ │ │ @ instruction: 0x8010f8d1 │ │ │ │ @ instruction: 0xf8d8b083 │ │ │ │ cdpne 0, 6, cr5, cr12, cr8, {1} │ │ │ │ @@ -262311,30 +262311,30 @@ │ │ │ │ bicsmi pc, r5, r1, asr #4 │ │ │ │ ldrbtmi r4, [r8], #-2067 @ 0xfffff7ed │ │ │ │ @ instruction: 0xf704300c │ │ │ │ ldmdami r2, {r0, r1, r5, r6, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ ldrbtmi r9, [r8], #-2305 @ 0xfffff6ff │ │ │ │ @ instruction: 0xff1ef704 │ │ │ │ str r9, [r0, -r1, lsl #22]! │ │ │ │ - rsbeq r9, sp, r2, asr #17 │ │ │ │ - rsbeq r3, sp, r2 │ │ │ │ - strhteq r9, [sp], #-120 @ 0xffffff88 │ │ │ │ - strdeq r2, [sp], #-224 @ 0xffffff20 @ │ │ │ │ - rsbeq r9, sp, r4, lsl #15 │ │ │ │ - strhteq r2, [sp], #-236 @ 0xffffff14 │ │ │ │ - rsbeq r9, sp, r6, ror #14 │ │ │ │ - mlseq sp, lr, lr, r2 │ │ │ │ - rsbeq r9, sp, r8, asr #14 │ │ │ │ - rsbeq r2, sp, r0, lsl #29 │ │ │ │ - rsbeq r9, sp, sl, lsr #14 │ │ │ │ - rsbeq r2, sp, r2, ror #28 │ │ │ │ - rsbeq r9, sp, ip, lsl #14 │ │ │ │ - rsbeq r2, sp, r4, asr #28 │ │ │ │ - rsbeq r9, sp, lr, ror #13 │ │ │ │ - rsbeq r2, sp, r6, lsr #28 │ │ │ │ + rsbeq r9, sp, sl, asr #17 │ │ │ │ + rsbeq r3, sp, sl │ │ │ │ + rsbeq r9, sp, r0, asr #15 │ │ │ │ + strdeq r2, [sp], #-232 @ 0xffffff18 @ │ │ │ │ + rsbeq r9, sp, ip, lsl #15 │ │ │ │ + rsbeq r2, sp, r4, asr #29 │ │ │ │ + rsbeq r9, sp, lr, ror #14 │ │ │ │ + rsbeq r2, sp, r6, lsr #29 │ │ │ │ + rsbeq r9, sp, r0, asr r7 │ │ │ │ + rsbeq r2, sp, r8, lsl #29 │ │ │ │ + rsbeq r9, sp, r2, lsr r7 │ │ │ │ + rsbeq r2, sp, sl, ror #28 │ │ │ │ + rsbeq r9, sp, r4, lsl r7 │ │ │ │ + rsbeq r2, sp, ip, asr #28 │ │ │ │ + strdeq r9, [sp], #-102 @ 0xffffff9a @ │ │ │ │ + rsbeq r2, sp, lr, lsr #28 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ bleq 75135c │ │ │ │ bpl 6513ac │ │ │ │ @ instruction: 0xf8df460c │ │ │ │ @ instruction: 0x469b1a14 │ │ │ │ @@ -262980,64 +262980,64 @@ │ │ │ │ svclt 0x0000bb1e │ │ │ │ andhi pc, r0, pc, lsr #7 │ │ │ │ ... │ │ │ │ ldrsbteq fp, [r8], #-152 @ 0xffffff68 │ │ │ │ @ instruction: 0x000011b8 │ │ │ │ rsbseq fp, r8, lr, asr #19 │ │ │ │ @ instruction: 0x0078b996 │ │ │ │ - rsbeq r9, sp, ip, lsr r6 │ │ │ │ - ldrdeq r9, [sp], #-68 @ 0xffffffbc @ │ │ │ │ - rsbeq r2, sp, sl, lsl #24 │ │ │ │ + rsbeq r9, sp, r4, asr #12 │ │ │ │ + ldrdeq r9, [sp], #-76 @ 0xffffffb4 @ │ │ │ │ + rsbeq r2, sp, r2, lsl ip │ │ │ │ @ instruction: 0x00000eb4 │ │ │ │ - ldrdeq r9, [sp], #-56 @ 0xffffffc8 @ │ │ │ │ - ldrdeq r9, [sp], #-42 @ 0xffffffd6 @ │ │ │ │ - rsbeq r2, sp, r0, lsl sl │ │ │ │ - strhteq r9, [sp], #-42 @ 0xffffffd6 │ │ │ │ - rsbeq r2, sp, lr, ror #19 │ │ │ │ - mlseq sp, r6, r2, r9 │ │ │ │ - rsbeq r2, sp, sl, asr #19 │ │ │ │ - rsbeq r9, sp, r6, ror r2 │ │ │ │ - rsbeq r2, sp, sl, lsr #19 │ │ │ │ - rsbeq r9, sp, r6, asr r2 │ │ │ │ - rsbeq r2, sp, sl, lsl #19 │ │ │ │ - rsbeq r9, sp, r6, lsr r2 │ │ │ │ - rsbeq r2, sp, sl, ror #18 │ │ │ │ - rsbeq r9, sp, r8, ror r1 │ │ │ │ - rsbeq r2, sp, lr, lsr #17 │ │ │ │ - strhteq r9, [sp], #-20 @ 0xffffffec │ │ │ │ - rsbeq r9, sp, ip, ror #1 │ │ │ │ - rsbeq r2, sp, r0, lsr #16 │ │ │ │ - rsbeq r9, sp, r0, lsr r1 │ │ │ │ - rsbeq r9, sp, r8, rrx │ │ │ │ - mlseq sp, ip, r7, r2 │ │ │ │ - rsbeq r9, sp, r6, lsr #3 │ │ │ │ - rsbeq r8, sp, lr, lsr #29 │ │ │ │ - rsbeq r2, sp, r6, ror #11 │ │ │ │ - rsbeq r8, sp, r8, ror lr │ │ │ │ - strhteq r2, [sp], #-80 @ 0xffffffb0 │ │ │ │ - rsbeq r8, sp, sl, asr lr │ │ │ │ - mlseq sp, r2, r5, r2 │ │ │ │ - rsbeq r8, sp, r8, lsl lr │ │ │ │ - rsbeq r2, sp, r0, asr r5 │ │ │ │ - strhteq r8, [sp], #-218 @ 0xffffff26 │ │ │ │ - strdeq r2, [sp], #-66 @ 0xffffffbe @ │ │ │ │ - rsbeq r8, sp, lr, lsl #27 │ │ │ │ - rsbeq r2, sp, r6, asr #9 │ │ │ │ - rsbeq r8, sp, r4, asr sp │ │ │ │ - rsbeq r2, sp, ip, lsl #9 │ │ │ │ - rsbeq r8, sp, r8, lsr #26 │ │ │ │ - rsbeq r2, sp, lr, asr r4 │ │ │ │ - rsbeq r8, sp, ip, lsl #26 │ │ │ │ - rsbeq r2, sp, r2, asr #8 │ │ │ │ - strdeq r8, [sp], #-192 @ 0xffffff40 @ │ │ │ │ - rsbeq r2, sp, r6, lsr #8 │ │ │ │ - ldrdeq r8, [sp], #-196 @ 0xffffff3c @ │ │ │ │ - rsbeq r2, sp, sl, lsl #8 │ │ │ │ - mlseq sp, r6, ip, r8 │ │ │ │ - rsbeq r2, sp, lr, asr #7 │ │ │ │ + rsbeq r9, sp, r0, ror #7 │ │ │ │ + rsbeq r9, sp, r2, ror #5 │ │ │ │ + rsbeq r2, sp, r8, lsl sl │ │ │ │ + rsbeq r9, sp, r2, asr #5 │ │ │ │ + strdeq r2, [sp], #-150 @ 0xffffff6a @ │ │ │ │ + mlseq sp, lr, r2, r9 │ │ │ │ + ldrdeq r2, [sp], #-146 @ 0xffffff6e @ │ │ │ │ + rsbeq r9, sp, lr, ror r2 │ │ │ │ + strhteq r2, [sp], #-146 @ 0xffffff6e │ │ │ │ + rsbeq r9, sp, lr, asr r2 │ │ │ │ + mlseq sp, r2, r9, r2 │ │ │ │ + rsbeq r9, sp, lr, lsr r2 │ │ │ │ + rsbeq r2, sp, r2, ror r9 │ │ │ │ + rsbeq r9, sp, r0, lsl #3 │ │ │ │ + strhteq r2, [sp], #-134 @ 0xffffff7a │ │ │ │ + strhteq r9, [sp], #-28 @ 0xffffffe4 │ │ │ │ + strdeq r9, [sp], #-4 @ │ │ │ │ + rsbeq r2, sp, r8, lsr #16 │ │ │ │ + rsbeq r9, sp, r8, lsr r1 │ │ │ │ + rsbeq r9, sp, r0, ror r0 │ │ │ │ + rsbeq r2, sp, r4, lsr #15 │ │ │ │ + rsbeq r9, sp, lr, lsr #3 │ │ │ │ + strhteq r8, [sp], #-230 @ 0xffffff1a │ │ │ │ + rsbeq r2, sp, lr, ror #11 │ │ │ │ + rsbeq r8, sp, r0, lsl #29 │ │ │ │ + strhteq r2, [sp], #-88 @ 0xffffffa8 │ │ │ │ + rsbeq r8, sp, r2, ror #28 │ │ │ │ + mlseq sp, sl, r5, r2 │ │ │ │ + rsbeq r8, sp, r0, lsr #28 │ │ │ │ + rsbeq r2, sp, r8, asr r5 │ │ │ │ + rsbeq r8, sp, r2, asr #27 │ │ │ │ + strdeq r2, [sp], #-74 @ 0xffffffb6 @ │ │ │ │ + mlseq sp, r6, sp, r8 │ │ │ │ + rsbeq r2, sp, lr, asr #9 │ │ │ │ + rsbeq r8, sp, ip, asr sp │ │ │ │ + mlseq sp, r4, r4, r2 │ │ │ │ + rsbeq r8, sp, r0, lsr sp │ │ │ │ + rsbeq r2, sp, r6, ror #8 │ │ │ │ + rsbeq r8, sp, r4, lsl sp │ │ │ │ + rsbeq r2, sp, sl, asr #8 │ │ │ │ + strdeq r8, [sp], #-200 @ 0xffffff38 @ │ │ │ │ + rsbeq r2, sp, lr, lsr #8 │ │ │ │ + ldrdeq r8, [sp], #-204 @ 0xffffff34 @ │ │ │ │ + rsbeq r2, sp, r2, lsl r4 │ │ │ │ + mlseq sp, lr, ip, r8 │ │ │ │ + ldrdeq r2, [sp], #-54 @ 0xffffffca @ │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ blhi 4cefdc │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x0040f8cc │ │ │ │ strbtpl pc, [r8], #-2271 @ 0xfffff721 @ │ │ │ │ @ instruction: 0xf8dfb099 │ │ │ │ @@ -263319,23 +263319,23 @@ │ │ │ │ msrhi CPSR_fsx, r0, asr #32 │ │ │ │ andslt r4, r9, r0, lsr #12 │ │ │ │ blhi 4cf284 │ │ │ │ svchi 0x00f0e8bd │ │ │ │ ... │ │ │ │ ldrsbteq sl, [r8], #-228 @ 0xffffff1c │ │ │ │ @ instruction: 0x000011b8 │ │ │ │ + strhteq r8, [sp], #-184 @ 0xffffff48 │ │ │ │ strhteq r8, [sp], #-176 @ 0xffffff50 │ │ │ │ rsbeq r8, sp, r8, lsr #23 │ │ │ │ - rsbeq r8, sp, r0, lsr #23 │ │ │ │ - rsbseq r1, r0, ip, ror #15 │ │ │ │ - strdeq r4, [sp], #-48 @ 0xffffffd0 @ │ │ │ │ - rsbeq r8, sp, ip, ror #14 │ │ │ │ - rsbeq r1, sp, r4, lsr #29 │ │ │ │ - rsbeq r8, sp, r4, asr r7 │ │ │ │ - rsbeq r1, sp, ip, lsl #29 │ │ │ │ + ldrshteq r1, [r0], #-116 @ 0xffffff8c │ │ │ │ + strdeq r4, [sp], #-56 @ 0xffffffc8 @ │ │ │ │ + rsbeq r8, sp, r4, ror r7 │ │ │ │ + rsbeq r1, sp, ip, lsr #29 │ │ │ │ + rsbeq r8, sp, ip, asr r7 │ │ │ │ + mlseq sp, r4, lr, r1 │ │ │ │ @ instruction: 0x0078aa9a │ │ │ │ blhi fe60f64c │ │ │ │ blle 13cf8b4 │ │ │ │ blle ff44faa8 │ │ │ │ blx 54fba0 │ │ │ │ mrc 5, 5, sp, cr0, cr11, {2} │ │ │ │ vmov.f64 d14, d12 │ │ │ │ @@ -263478,33 +263478,33 @@ │ │ │ │ msrpl (UNDEF: 106), r0 │ │ │ │ stc2l 7, cr15, [r4, #-12] │ │ │ │ @ instruction: 0xf06f4817 │ │ │ │ ldrbtmi r0, [r8], #-264 @ 0xfffffef8 │ │ │ │ ldc2l 7, cr15, [lr, #12]! │ │ │ │ svclt 0x0000e7b7 │ │ │ │ ... │ │ │ │ - rsbeq r8, sp, r2, asr #12 │ │ │ │ - rsbeq r1, sp, sl, ror sp │ │ │ │ - rsbseq r1, r0, lr, lsr #9 │ │ │ │ - rsbeq r4, sp, r2, ror #1 │ │ │ │ - rsbseq r1, r0, r0, ror r4 │ │ │ │ - rsbeq r4, sp, r4, ror r0 │ │ │ │ - rsbeq r8, sp, r8, asr r5 │ │ │ │ - mlseq sp, r0, ip, r1 │ │ │ │ - rsbeq r8, sp, lr, lsr r5 │ │ │ │ - rsbeq r1, sp, r4, ror ip │ │ │ │ - rsbeq r8, sp, lr, lsl r5 │ │ │ │ - rsbeq r1, sp, r4, asr ip │ │ │ │ - rsbeq r8, sp, r4, lsl #10 │ │ │ │ - rsbeq r1, sp, sl, lsr ip │ │ │ │ + rsbeq r8, sp, sl, asr #12 │ │ │ │ + rsbeq r1, sp, r2, lsl #27 │ │ │ │ + ldrhteq r1, [r0], #-70 @ 0xffffffba │ │ │ │ + rsbeq r4, sp, sl, ror #1 │ │ │ │ + rsbseq r1, r0, r8, ror r4 │ │ │ │ + rsbeq r4, sp, ip, ror r0 │ │ │ │ + rsbeq r8, sp, r0, ror #10 │ │ │ │ + mlseq sp, r8, ip, r1 │ │ │ │ + rsbeq r8, sp, r6, asr #10 │ │ │ │ + rsbeq r1, sp, ip, ror ip │ │ │ │ + rsbeq r8, sp, r6, lsr #10 │ │ │ │ + rsbeq r1, sp, ip, asr ip │ │ │ │ + rsbeq r8, sp, ip, lsl #10 │ │ │ │ + rsbeq r1, sp, r2, asr #24 │ │ │ │ + rsbeq r8, sp, lr, ror #9 │ │ │ │ + rsbeq r1, sp, r4, lsr #24 │ │ │ │ + rsbeq r8, sp, lr, asr #9 │ │ │ │ rsbeq r8, sp, r6, ror #9 │ │ │ │ - rsbeq r1, sp, ip, lsl ip │ │ │ │ - rsbeq r8, sp, r6, asr #9 │ │ │ │ - ldrdeq r8, [sp], #-78 @ 0xffffffb2 @ │ │ │ │ - rsbeq r1, sp, r6, ror #23 │ │ │ │ + rsbeq r1, sp, lr, ror #23 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ blhi 24f730 │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x0070f8cc │ │ │ │ @ instruction: 0x4611b097 │ │ │ │ andls r4, r6, #135266304 @ 0x8100000 │ │ │ │ @@ -263856,47 +263856,47 @@ │ │ │ │ blx 1552400 │ │ │ │ @ instruction: 0xf06f4825 │ │ │ │ ldrbtmi r0, [r8], #-264 @ 0xfffffef8 │ │ │ │ blx 3d240e │ │ │ │ svclt 0x0000e790 │ │ │ │ rsbseq sl, r8, sl, ror r7 │ │ │ │ @ instruction: 0x000011b8 │ │ │ │ - rsbeq r8, sp, sl, asr r4 │ │ │ │ - rsbeq r3, sp, lr, asr #23 │ │ │ │ - ldrdeq r8, [sp], #-22 @ 0xffffffea @ │ │ │ │ - strhteq r8, [sp], #-60 @ 0xffffffc4 │ │ │ │ - ldrdeq r8, [sp], #-8 @ │ │ │ │ - rsbeq r1, sp, r0, lsl r8 │ │ │ │ - rsbeq r3, sp, r0, ror #21 │ │ │ │ - rsbeq r3, sp, r4, lsr #21 │ │ │ │ - rsbeq r8, sp, r6, lsr #32 │ │ │ │ - rsbeq r1, sp, lr, asr r7 │ │ │ │ - rsbeq r8, sp, lr │ │ │ │ - rsbeq r1, sp, r6, asr #14 │ │ │ │ + rsbeq r8, sp, r2, ror #8 │ │ │ │ + ldrdeq r3, [sp], #-182 @ 0xffffff4a @ │ │ │ │ + ldrdeq r8, [sp], #-30 @ 0xffffffe2 @ │ │ │ │ + rsbeq r8, sp, r4, asr #7 │ │ │ │ + rsbeq r8, sp, r0, ror #1 │ │ │ │ + rsbeq r1, sp, r8, lsl r8 │ │ │ │ + rsbeq r3, sp, r8, ror #21 │ │ │ │ + rsbeq r3, sp, ip, lsr #21 │ │ │ │ + rsbeq r8, sp, lr, lsr #32 │ │ │ │ + rsbeq r1, sp, r6, ror #14 │ │ │ │ + rsbeq r8, sp, r6, lsl r0 │ │ │ │ + rsbeq r1, sp, lr, asr #14 │ │ │ │ rsbseq sl, r8, r4, asr r3 │ │ │ │ - rsbeq r0, sp, lr, lsr r6 │ │ │ │ - rsbeq r8, ip, r8, ror r6 │ │ │ │ - rsbeq r3, sp, lr, lsl sl │ │ │ │ - rsbeq r7, sp, r4, lsr #31 │ │ │ │ - ldrdeq r1, [sp], #-106 @ 0xffffff96 @ │ │ │ │ - rsbeq r7, sp, r4, lsl #31 │ │ │ │ - strhteq r1, [sp], #-106 @ 0xffffff96 │ │ │ │ - rsbeq r7, sp, sl, ror #30 │ │ │ │ - rsbeq r1, sp, r0, lsr #13 │ │ │ │ - rsbeq r7, sp, ip, asr #30 │ │ │ │ - rsbeq r1, sp, r2, lsl #13 │ │ │ │ - rsbeq r7, sp, r2, lsr pc │ │ │ │ - rsbeq r1, sp, r8, ror #12 │ │ │ │ - rsbeq r7, sp, r8, lsl pc │ │ │ │ - rsbeq r1, sp, lr, asr #12 │ │ │ │ + rsbeq r0, sp, r6, asr #12 │ │ │ │ + rsbeq r8, ip, r0, lsl #13 │ │ │ │ + rsbeq r3, sp, r6, lsr #20 │ │ │ │ + rsbeq r7, sp, ip, lsr #31 │ │ │ │ + rsbeq r1, sp, r2, ror #13 │ │ │ │ + rsbeq r7, sp, ip, lsl #31 │ │ │ │ + rsbeq r1, sp, r2, asr #13 │ │ │ │ + rsbeq r7, sp, r2, ror pc │ │ │ │ + rsbeq r1, sp, r8, lsr #13 │ │ │ │ + rsbeq r7, sp, r4, asr pc │ │ │ │ + rsbeq r1, sp, sl, lsl #13 │ │ │ │ + rsbeq r7, sp, sl, lsr pc │ │ │ │ + rsbeq r1, sp, r0, ror r6 │ │ │ │ + rsbeq r7, sp, r0, lsr #30 │ │ │ │ + rsbeq r1, sp, r6, asr r6 │ │ │ │ + rsbeq r7, sp, r6, lsl #30 │ │ │ │ + rsbeq r1, sp, ip, lsr r6 │ │ │ │ + rsbeq r7, sp, r6, ror #29 │ │ │ │ strdeq r7, [sp], #-238 @ 0xffffff12 @ │ │ │ │ - rsbeq r1, sp, r4, lsr r6 │ │ │ │ - ldrdeq r7, [sp], #-238 @ 0xffffff12 @ │ │ │ │ - strdeq r7, [sp], #-230 @ 0xffffff1a @ │ │ │ │ - strdeq r1, [sp], #-94 @ 0xffffffa2 @ │ │ │ │ + rsbeq r1, sp, r6, lsl #12 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ blhi 2cfd50 >::_M_default_append(unsigned int)@@Base+0x4d18c> │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x0098f8cc │ │ │ │ ldrbmi pc, [r0, #2271] @ 0x8df @ │ │ │ │ @ instruction: 0xf8df4605 │ │ │ │ @@ -264270,51 +264270,51 @@ │ │ │ │ stmdami sl!, {r0, r2, r4, r8, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ tstpeq r8, pc, rrx @ p-variant is OBSOLETE │ │ │ │ @ instruction: 0xf7024478 │ │ │ │ ldr pc, [r3, pc, asr #31]! │ │ │ │ rsbseq sl, r8, r0, ror #2 │ │ │ │ @ instruction: 0x000011b8 │ │ │ │ rsbseq sl, r8, r0, asr r1 │ │ │ │ - ldrdeq r7, [sp], #-220 @ 0xffffff24 @ │ │ │ │ - rsbeq r7, sp, r0, lsl #25 │ │ │ │ - strhteq r1, [sp], #-54 @ 0xffffffca │ │ │ │ + rsbeq r7, sp, r4, ror #27 │ │ │ │ + rsbeq r7, sp, r8, lsl #25 │ │ │ │ + strhteq r1, [sp], #-62 @ 0xffffffc2 │ │ │ │ rsbseq r9, r8, r6, ror pc │ │ │ │ - rsbeq r7, sp, ip, lsr ip │ │ │ │ - rsbeq r7, sp, r4, asr #23 │ │ │ │ + rsbeq r7, sp, r4, asr #24 │ │ │ │ + rsbeq r7, sp, ip, asr #23 │ │ │ │ @ instruction: 0xffff8f3b │ │ │ │ - rsbeq r7, sp, r6, lsr #22 │ │ │ │ - rsbeq r7, sp, lr, lsl #21 │ │ │ │ - rsbeq r1, sp, r6, asr #3 │ │ │ │ + rsbeq r7, sp, lr, lsr #22 │ │ │ │ + mlseq sp, r6, sl, r7 │ │ │ │ + rsbeq r1, sp, lr, asr #3 │ │ │ │ andeq r1, r0, r4, asr #8 │ │ │ │ - rsbeq r7, sp, lr, ror #19 │ │ │ │ - rsbeq r1, sp, r6, lsr #2 │ │ │ │ - strhteq r7, [sp], #-148 @ 0xffffff6c │ │ │ │ - rsbeq r1, sp, sl, ror #1 │ │ │ │ - mlseq sp, r6, r9, r7 │ │ │ │ - rsbeq r1, sp, lr, asr #1 │ │ │ │ - rsbeq r7, sp, ip, ror r9 │ │ │ │ - strhteq r1, [sp], #-2 │ │ │ │ - rsbeq r7, sp, r2, asr r9 │ │ │ │ - rsbeq r1, sp, r8, lsl #1 │ │ │ │ - rsbeq r7, sp, r8, lsr r9 │ │ │ │ - rsbeq r1, sp, lr, rrx │ │ │ │ - rsbeq r7, sp, lr, lsl r9 │ │ │ │ - rsbeq r1, sp, r4, asr r0 │ │ │ │ - rsbeq r7, sp, r2, lsl #18 │ │ │ │ - rsbeq r7, sp, r2, asr #23 │ │ │ │ - strdeq pc, [ip], #-230 @ 0xffffff1a @ │ │ │ │ - rsbeq r7, sp, r6, asr #17 │ │ │ │ - strdeq r0, [sp], #-254 @ 0xffffff02 @ │ │ │ │ - rsbeq r7, sp, r8, lsr #17 │ │ │ │ - rsbeq r0, sp, r0, ror #31 │ │ │ │ - rsbeq r7, sp, ip, lsl #17 │ │ │ │ - rsbeq r0, sp, r2, asr #31 │ │ │ │ - rsbeq r7, sp, r8, ror #16 │ │ │ │ - rsbeq r7, sp, r0, lsl #17 │ │ │ │ - rsbeq r0, sp, r8, lsl #31 │ │ │ │ + strdeq r7, [sp], #-150 @ 0xffffff6a @ │ │ │ │ + rsbeq r1, sp, lr, lsr #2 │ │ │ │ + strhteq r7, [sp], #-156 @ 0xffffff64 │ │ │ │ + strdeq r1, [sp], #-2 @ │ │ │ │ + mlseq sp, lr, r9, r7 │ │ │ │ + ldrdeq r1, [sp], #-6 @ │ │ │ │ + rsbeq r7, sp, r4, lsl #19 │ │ │ │ + strhteq r1, [sp], #-10 │ │ │ │ + rsbeq r7, sp, sl, asr r9 │ │ │ │ + mlseq sp, r0, r0, r1 │ │ │ │ + rsbeq r7, sp, r0, asr #18 │ │ │ │ + rsbeq r1, sp, r6, ror r0 │ │ │ │ + rsbeq r7, sp, r6, lsr #18 │ │ │ │ + rsbeq r1, sp, ip, asr r0 │ │ │ │ + rsbeq r7, sp, sl, lsl #18 │ │ │ │ + rsbeq r7, sp, sl, asr #23 │ │ │ │ + strdeq pc, [ip], #-238 @ 0xffffff12 @ │ │ │ │ + rsbeq r7, sp, lr, asr #17 │ │ │ │ + rsbeq r1, sp, r6 │ │ │ │ + strhteq r7, [sp], #-128 @ 0xffffff80 │ │ │ │ + rsbeq r0, sp, r8, ror #31 │ │ │ │ + mlseq sp, r4, r8, r7 │ │ │ │ + rsbeq r0, sp, sl, asr #31 │ │ │ │ + rsbeq r7, sp, r0, ror r8 │ │ │ │ + rsbeq r7, sp, r8, lsl #17 │ │ │ │ + mlseq sp, r0, pc, r0 @ │ │ │ │ ldrbmi lr, [r0, sp, lsr #18]! │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00a0f8cc │ │ │ │ bmi 19a677c │ │ │ │ blmi 19a6998 │ │ │ │ addslt r4, r0, sl, ror r4 │ │ │ │ @@ -264412,23 +264412,23 @@ │ │ │ │ stmdami lr, {r0, r3, r4, r5, r6, r7, r8, sl, fp, ip, sp, lr, pc} │ │ │ │ mvnscc pc, pc, asr #32 │ │ │ │ @ instruction: 0xf7024478 │ │ │ │ @ instruction: 0xe7c8feb3 │ │ │ │ bl 10d2ca4 │ │ │ │ rsbseq r9, r8, r0, ror #21 │ │ │ │ @ instruction: 0x000011b8 │ │ │ │ - ldrdeq r7, [sp], #-118 @ 0xffffff8a @ │ │ │ │ - rsbeq r7, sp, r4, asr #14 │ │ │ │ + ldrdeq r7, [sp], #-126 @ 0xffffff82 @ │ │ │ │ + rsbeq r7, sp, ip, asr #14 │ │ │ │ rsbseq r9, r8, sl, asr #19 │ │ │ │ - rsbeq r7, sp, r0, asr r6 │ │ │ │ - rsbeq r0, sp, r8, lsl #27 │ │ │ │ - rsbeq r7, sp, r6, lsr r6 │ │ │ │ - rsbeq r0, sp, lr, ror #26 │ │ │ │ - rsbeq r7, sp, sl, lsl r6 │ │ │ │ - rsbeq r0, sp, r0, asr sp │ │ │ │ + rsbeq r7, sp, r8, asr r6 │ │ │ │ + mlseq sp, r0, sp, r0 │ │ │ │ + rsbeq r7, sp, lr, lsr r6 │ │ │ │ + rsbeq r0, sp, r6, ror sp │ │ │ │ + rsbeq r7, sp, r2, lsr #12 │ │ │ │ + rsbeq r0, sp, r8, asr sp │ │ │ │ ldrbmi lr, [r0, sp, lsr #18]! │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x0098f8cc │ │ │ │ ldrmi r4, [r5], -fp, lsr #25 │ │ │ │ addslt r4, r2, fp, lsr #21 │ │ │ │ stmiapl r2!, {r2, r3, r4, r5, r6, sl, lr} │ │ │ │ @@ -264600,27 +264600,27 @@ │ │ │ │ ldmdami r2, {r0, r7, sl, fp, ip, sp, lr, pc} │ │ │ │ tstpeq r8, pc, rrx @ p-variant is OBSOLETE │ │ │ │ @ instruction: 0xf7024478 │ │ │ │ @ instruction: 0xe7b5fd3b │ │ │ │ rsbseq r9, r8, r8, lsl r9 │ │ │ │ @ instruction: 0x000011b8 │ │ │ │ rsbseq r9, r8, r4, ror #17 │ │ │ │ - strhteq r7, [sp], #-86 @ 0xffffffaa │ │ │ │ - ldrdeq r7, [sp], #-70 @ 0xffffffba @ │ │ │ │ - strhteq r7, [sp], #-60 @ 0xffffffc4 │ │ │ │ - strdeq r0, [sp], #-162 @ 0xffffff5e @ │ │ │ │ - mlseq sp, ip, r3, r7 │ │ │ │ - ldrdeq r0, [sp], #-162 @ 0xffffff5e @ │ │ │ │ - rsbeq r7, sp, ip, ror r3 │ │ │ │ - strhteq r0, [sp], #-162 @ 0xffffff5e │ │ │ │ + strhteq r7, [sp], #-94 @ 0xffffffa2 │ │ │ │ + ldrdeq r7, [sp], #-78 @ 0xffffffb2 @ │ │ │ │ + rsbeq r7, sp, r4, asr #7 │ │ │ │ + strdeq r0, [sp], #-170 @ 0xffffff56 @ │ │ │ │ + rsbeq r7, sp, r4, lsr #7 │ │ │ │ + ldrdeq r0, [sp], #-170 @ 0xffffff56 @ │ │ │ │ + rsbeq r7, sp, r4, lsl #7 │ │ │ │ + strhteq r0, [sp], #-170 @ 0xffffff56 │ │ │ │ + rsbeq r7, sp, r8, ror #6 │ │ │ │ + mlseq sp, lr, sl, r0 │ │ │ │ + rsbeq r7, sp, r8, asr #6 │ │ │ │ rsbeq r7, sp, r0, ror #6 │ │ │ │ - mlseq sp, r6, sl, r0 │ │ │ │ - rsbeq r7, sp, r0, asr #6 │ │ │ │ - rsbeq r7, sp, r8, asr r3 │ │ │ │ - rsbeq r0, sp, r0, ror #20 │ │ │ │ + rsbeq r0, sp, r8, ror #20 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x0088f8cc │ │ │ │ addslt r4, r5, r8, asr #27 │ │ │ │ ldrmi r4, [r9], r8, asr #25 │ │ │ │ stmdbpl ip!, {r0, r2, r3, r4, r5, r6, sl, lr} │ │ │ │ @@ -264821,27 +264821,27 @@ │ │ │ │ ldmdami r2, {r0, r1, r2, r6, r7, r9, fp, ip, sp, lr, pc} │ │ │ │ tstpeq r8, pc, rrx @ p-variant is OBSOLETE │ │ │ │ @ instruction: 0xf7024478 │ │ │ │ ldr pc, [r5, r1, lsl #23]! │ │ │ │ rsbseq r9, r8, r8, lsl r6 │ │ │ │ @ instruction: 0x000011b8 │ │ │ │ rsbseq r9, r8, r0, ror #11 │ │ │ │ - rsbeq r7, sp, lr, lsl #5 │ │ │ │ - rsbeq r7, sp, r4, ror #3 │ │ │ │ - rsbeq r7, sp, r8, asr #32 │ │ │ │ - rsbeq r0, sp, lr, ror r7 │ │ │ │ - rsbeq r7, sp, r8, lsr #32 │ │ │ │ - rsbeq r0, sp, lr, asr r7 │ │ │ │ - rsbeq r7, sp, r8 │ │ │ │ - rsbeq r0, sp, lr, lsr r7 │ │ │ │ + mlseq sp, r6, r2, r7 │ │ │ │ + rsbeq r7, sp, ip, ror #3 │ │ │ │ + rsbeq r7, sp, r0, asr r0 │ │ │ │ + rsbeq r0, sp, r6, lsl #15 │ │ │ │ + rsbeq r7, sp, r0, lsr r0 │ │ │ │ + rsbeq r0, sp, r6, ror #14 │ │ │ │ + rsbeq r7, sp, r0, lsl r0 │ │ │ │ + rsbeq r0, sp, r6, asr #14 │ │ │ │ + strdeq r6, [sp], #-244 @ 0xffffff0c @ │ │ │ │ + rsbeq r0, sp, sl, lsr #14 │ │ │ │ + ldrdeq r6, [sp], #-244 @ 0xffffff0c @ │ │ │ │ rsbeq r6, sp, ip, ror #31 │ │ │ │ - rsbeq r0, sp, r2, lsr #14 │ │ │ │ - rsbeq r6, sp, ip, asr #31 │ │ │ │ - rsbeq r6, sp, r4, ror #31 │ │ │ │ - rsbeq r0, sp, ip, ror #13 │ │ │ │ + strdeq r0, [sp], #-100 @ 0xffffff9c @ │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ blhi 250c14 │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00a8f8cc │ │ │ │ addlt r6, r9, r7, lsl r9 │ │ │ │ @ instruction: 0x3c016abc │ │ │ │ @@ -265174,39 +265174,39 @@ │ │ │ │ ldmdami sp, {r0, r2, r4, r5, r7, r8, ip} │ │ │ │ andcc r4, ip, r8, ror r4 │ │ │ │ @ instruction: 0xf800f702 │ │ │ │ stmdbls r2, {r0, r1, r3, r4, fp, lr} │ │ │ │ @ instruction: 0xf7024478 │ │ │ │ blls 1d3f8c │ │ │ │ svclt 0x0000e626 │ │ │ │ - rsbeq r6, sp, r6, lsr lr │ │ │ │ - rsbeq r0, sp, ip, ror #10 │ │ │ │ - ldrdeq r6, [sp], #-216 @ 0xffffff28 @ │ │ │ │ - rsbeq r0, sp, r0, lsl r5 │ │ │ │ - rsbeq r6, sp, r0, lsl #27 │ │ │ │ - strhteq r0, [sp], #-72 @ 0xffffffb8 │ │ │ │ - rsbeq r6, sp, sl, asr #27 │ │ │ │ - ldrdeq r6, [sp], #-204 @ 0xffffff34 @ │ │ │ │ - rsbeq r0, sp, r4, lsl r4 │ │ │ │ - rsbeq r6, sp, r2, lsr #24 │ │ │ │ - rsbeq r0, sp, r2, ror #6 │ │ │ │ - ldrdeq r6, [sp], #-178 @ 0xffffff4e @ │ │ │ │ - rsbeq r0, sp, r2, lsl r3 │ │ │ │ - rsbeq r6, sp, sl, lsr fp │ │ │ │ - rsbeq r0, sp, sl, ror r2 │ │ │ │ - strhteq r6, [sp], #-164 @ 0xffffff5c │ │ │ │ - strdeq r0, [sp], #-20 @ 0xffffffec @ │ │ │ │ - rsbeq r6, sp, r2, lsl #21 │ │ │ │ - strhteq r0, [sp], #-26 @ 0xffffffe6 │ │ │ │ - rsbeq r6, sp, r4, ror #20 │ │ │ │ - mlseq sp, ip, r1, r0 │ │ │ │ - rsbeq r6, sp, r6, asr #20 │ │ │ │ - rsbeq r0, sp, lr, ror r1 │ │ │ │ - rsbeq r6, sp, r8, lsr #20 │ │ │ │ - rsbeq r0, sp, r0, ror #2 │ │ │ │ + rsbeq r6, sp, lr, lsr lr │ │ │ │ + rsbeq r0, sp, r4, ror r5 │ │ │ │ + rsbeq r6, sp, r0, ror #27 │ │ │ │ + rsbeq r0, sp, r8, lsl r5 │ │ │ │ + rsbeq r6, sp, r8, lsl #27 │ │ │ │ + rsbeq r0, sp, r0, asr #9 │ │ │ │ + ldrdeq r6, [sp], #-210 @ 0xffffff2e @ │ │ │ │ + rsbeq r6, sp, r4, ror #25 │ │ │ │ + rsbeq r0, sp, ip, lsl r4 │ │ │ │ + rsbeq r6, sp, sl, lsr #24 │ │ │ │ + rsbeq r0, sp, sl, ror #6 │ │ │ │ + ldrdeq r6, [sp], #-186 @ 0xffffff46 @ │ │ │ │ + rsbeq r0, sp, sl, lsl r3 │ │ │ │ + rsbeq r6, sp, r2, asr #22 │ │ │ │ + rsbeq r0, sp, r2, lsl #5 │ │ │ │ + strhteq r6, [sp], #-172 @ 0xffffff54 │ │ │ │ + strdeq r0, [sp], #-28 @ 0xffffffe4 @ │ │ │ │ + rsbeq r6, sp, sl, lsl #21 │ │ │ │ + rsbeq r0, sp, r2, asr #3 │ │ │ │ + rsbeq r6, sp, ip, ror #20 │ │ │ │ + rsbeq r0, sp, r4, lsr #3 │ │ │ │ + rsbeq r6, sp, lr, asr #20 │ │ │ │ + rsbeq r0, sp, r6, lsl #3 │ │ │ │ + rsbeq r6, sp, r0, lsr sl │ │ │ │ + rsbeq r0, sp, r8, ror #2 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ blhi 2511c8 │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ beq fef5404c │ │ │ │ vsubhn.i64 d4, , q4 │ │ │ │ @ instruction: 0x46055d14 │ │ │ │ @@ -265561,15 +265561,15 @@ │ │ │ │ blx 115e298 │ │ │ │ @ instruction: 0xf013f302 │ │ │ │ svclt 0x001c0301 │ │ │ │ andcc r2, r1, r1, lsl #6 │ │ │ │ stccc 8, cr15, [r4, #-276] @ 0xfffffeec │ │ │ │ rscsle r3, r4, #4096 @ 0x1000 │ │ │ │ eorls r9, r4, r1, lsr #22 │ │ │ │ - blls 870328 │ │ │ │ + blls 870328 │ │ │ │ bls 927bbc │ │ │ │ blvc 151908 │ │ │ │ @ instruction: 0xeeb09b28 │ │ │ │ vldr d8, [r3, #284] @ 0x11c │ │ │ │ blls 8b4ec8 │ │ │ │ blls 1311d8c │ │ │ │ blls 5b034c │ │ │ │ @@ -265586,22 +265586,22 @@ │ │ │ │ ldrmi r4, [r9], r3, asr #12 │ │ │ │ ldcge 6, cr4, [pc, #-672]! @ 116060 │ │ │ │ svclt 0x0000e028 │ │ │ │ ... │ │ │ │ rsbseq r8, r8, r0, ror #25 │ │ │ │ ldrsbteq r8, [r8], #-202 @ 0xffffff36 │ │ │ │ @ instruction: 0x000011b8 │ │ │ │ - rsbeq r6, sp, lr, ror #17 │ │ │ │ + strdeq r6, [sp], #-134 @ 0xffffff7a @ │ │ │ │ rsbseq r8, r8, r4, asr fp │ │ │ │ - rsbeq r6, sp, lr, lsl r8 │ │ │ │ - rsbeq r6, sp, ip, ror #12 │ │ │ │ - rsbeq pc, ip, r4, lsr #27 │ │ │ │ + rsbeq r6, sp, r6, lsr #16 │ │ │ │ + rsbeq r6, sp, r4, ror r6 │ │ │ │ + rsbeq pc, ip, ip, lsr #27 │ │ │ │ @ instruction: 0x00000eb4 │ │ │ │ - rsbeq r6, sp, r8, lsl #10 │ │ │ │ - strhteq r6, [sp], #-74 @ 0xffffffb6 │ │ │ │ + rsbeq r6, sp, r0, lsl r5 │ │ │ │ + rsbeq r6, sp, r2, asr #9 │ │ │ │ @ instruction: 0xf85a682b │ │ │ │ @ instruction: 0xb12b3023 │ │ │ │ blvc 1d179c │ │ │ │ blvc 311c28 >::_M_default_append(unsigned int)@@Base+0x8f064> │ │ │ │ blhi 1311e0c │ │ │ │ cdpcc 12, 0, cr3, cr8, cr1, {0} │ │ │ │ andsle r1, r6, r2, ror #24 │ │ │ │ @@ -266010,62 +266010,62 @@ │ │ │ │ andeq pc, ip, r4, lsl #2 │ │ │ │ mvnspl pc, r1, asr #4 │ │ │ │ @ instruction: 0xf976f701 │ │ │ │ @ instruction: 0xf06f4832 │ │ │ │ ldrbtmi r0, [r8], #-264 @ 0xfffffef8 │ │ │ │ blx d545b8 │ │ │ │ svclt 0x0000e5d2 │ │ │ │ - rsbeq r6, sp, lr, lsr #7 │ │ │ │ - rsbeq r6, sp, r2, lsr r2 │ │ │ │ - strdeq r6, [sp], #-30 @ 0xffffffe2 @ │ │ │ │ - rsbeq r6, sp, lr, ror #2 │ │ │ │ - rsbeq pc, ip, r2, lsr #17 │ │ │ │ - rsbeq r6, sp, r4, lsr r1 │ │ │ │ - rsbeq pc, ip, sl, ror #16 │ │ │ │ - rsbeq r6, sp, r4, lsl r1 │ │ │ │ - rsbeq pc, ip, r8, asr #16 │ │ │ │ - strdeq r6, [sp], #-0 @ │ │ │ │ - rsbeq pc, ip, r4, lsr #16 │ │ │ │ - ldrdeq r6, [sp], #-0 @ │ │ │ │ - rsbeq pc, ip, r6, lsl #16 │ │ │ │ - strhteq r6, [sp], #-4 │ │ │ │ - rsbeq pc, ip, sl, ror #15 │ │ │ │ - mlseq sp, r8, r0, r6 │ │ │ │ - rsbeq pc, ip, lr, asr #15 │ │ │ │ - rsbeq r6, sp, ip, ror r0 │ │ │ │ - strhteq pc, [ip], #-114 @ 0xffffff8e @ │ │ │ │ - mlseq sp, ip, r0, r6 │ │ │ │ - ldrdeq r5, [sp], #-252 @ 0xffffff04 @ │ │ │ │ - rsbeq pc, ip, r4, lsl r7 @ │ │ │ │ - rsbeq r5, sp, r0, asr #31 │ │ │ │ - strdeq pc, [ip], #-104 @ 0xffffff98 @ │ │ │ │ - rsbeq r6, sp, r0 │ │ │ │ - strhteq r6, [sp], #-2 │ │ │ │ - ldrdeq r5, [sp], #-234 @ 0xffffff16 @ │ │ │ │ - rsbeq pc, ip, r2, lsl r6 @ │ │ │ │ - strhteq r5, [sp], #-236 @ 0xffffff14 │ │ │ │ - strdeq pc, [ip], #-82 @ 0xffffffae @ │ │ │ │ - rsbeq r5, sp, ip, ror lr │ │ │ │ - strhteq pc, [ip], #-84 @ 0xffffffac @ │ │ │ │ - rsbeq r5, sp, r8, asr #29 │ │ │ │ - rsbeq r5, sp, sl, lsl lr │ │ │ │ - rsbeq pc, ip, r2, asr r5 @ │ │ │ │ - ldrdeq r5, [sp], #-216 @ 0xffffff28 @ │ │ │ │ - rsbeq pc, ip, r0, lsl r5 @ │ │ │ │ - strhteq r5, [sp], #-218 @ 0xffffff26 │ │ │ │ - strdeq pc, [ip], #-64 @ 0xffffffc0 @ │ │ │ │ - mlseq sp, lr, sp, r5 │ │ │ │ - ldrdeq pc, [ip], #-68 @ 0xffffffbc @ │ │ │ │ - rsbeq r5, sp, lr, ror sp │ │ │ │ - strhteq pc, [ip], #-68 @ 0xffffffbc @ │ │ │ │ - rsbeq r5, sp, r8, asr #26 │ │ │ │ - rsbeq pc, ip, r0, lsl #9 │ │ │ │ - rsbeq r5, sp, sl, lsr #26 │ │ │ │ - rsbeq r5, sp, r2, asr #26 │ │ │ │ - rsbeq pc, ip, sl, asr #8 │ │ │ │ + strhteq r6, [sp], #-54 @ 0xffffffca │ │ │ │ + rsbeq r6, sp, sl, lsr r2 │ │ │ │ + rsbeq r6, sp, r6, lsl #4 │ │ │ │ + rsbeq r6, sp, r6, ror r1 │ │ │ │ + rsbeq pc, ip, sl, lsr #17 │ │ │ │ + rsbeq r6, sp, ip, lsr r1 │ │ │ │ + rsbeq pc, ip, r2, ror r8 @ │ │ │ │ + rsbeq r6, sp, ip, lsl r1 │ │ │ │ + rsbeq pc, ip, r0, asr r8 @ │ │ │ │ + strdeq r6, [sp], #-8 @ │ │ │ │ + rsbeq pc, ip, ip, lsr #16 │ │ │ │ + ldrdeq r6, [sp], #-8 @ │ │ │ │ + rsbeq pc, ip, lr, lsl #16 │ │ │ │ + strhteq r6, [sp], #-12 │ │ │ │ + strdeq pc, [ip], #-114 @ 0xffffff8e @ │ │ │ │ + rsbeq r6, sp, r0, lsr #1 │ │ │ │ + ldrdeq pc, [ip], #-118 @ 0xffffff8a @ │ │ │ │ + rsbeq r6, sp, r4, lsl #1 │ │ │ │ + strhteq pc, [ip], #-122 @ 0xffffff86 @ │ │ │ │ + rsbeq r6, sp, r4, lsr #1 │ │ │ │ + rsbeq r5, sp, r4, ror #31 │ │ │ │ + rsbeq pc, ip, ip, lsl r7 @ │ │ │ │ + rsbeq r5, sp, r8, asr #31 │ │ │ │ + rsbeq pc, ip, r0, lsl #14 │ │ │ │ + rsbeq r6, sp, r8 │ │ │ │ + strhteq r6, [sp], #-10 │ │ │ │ + rsbeq r5, sp, r2, ror #29 │ │ │ │ + rsbeq pc, ip, sl, lsl r6 @ │ │ │ │ + rsbeq r5, sp, r4, asr #29 │ │ │ │ + strdeq pc, [ip], #-90 @ 0xffffffa6 @ │ │ │ │ + rsbeq r5, sp, r4, lsl #29 │ │ │ │ + strhteq pc, [ip], #-92 @ 0xffffffa4 @ │ │ │ │ + ldrdeq r5, [sp], #-224 @ 0xffffff20 @ │ │ │ │ + rsbeq r5, sp, r2, lsr #28 │ │ │ │ + rsbeq pc, ip, sl, asr r5 @ │ │ │ │ + rsbeq r5, sp, r0, ror #27 │ │ │ │ + rsbeq pc, ip, r8, lsl r5 @ │ │ │ │ + rsbeq r5, sp, r2, asr #27 │ │ │ │ + strdeq pc, [ip], #-72 @ 0xffffffb8 @ │ │ │ │ + rsbeq r5, sp, r6, lsr #27 │ │ │ │ + ldrdeq pc, [ip], #-76 @ 0xffffffb4 @ │ │ │ │ + rsbeq r5, sp, r6, lsl #27 │ │ │ │ + strhteq pc, [ip], #-76 @ 0xffffffb4 @ │ │ │ │ + rsbeq r5, sp, r0, asr sp │ │ │ │ + rsbeq pc, ip, r8, lsl #9 │ │ │ │ + rsbeq r5, sp, r2, lsr sp │ │ │ │ + rsbeq r5, sp, sl, asr #26 │ │ │ │ + rsbeq pc, ip, r2, asr r4 @ │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ bleq b54db8 │ │ │ │ ldcmi 2, cr15, [r4, #692]! @ 0x2b4 │ │ │ │ @ instruction: 0xf8df460e │ │ │ │ @ instruction: 0x46141c10 │ │ │ │ @@ -266839,56 +266839,56 @@ │ │ │ │ blx ff155296 │ │ │ │ @ instruction: 0xf7ff9b0d │ │ │ │ @ instruction: 0xf6faba11 │ │ │ │ svclt 0x0000e84a │ │ │ │ rsbseq r7, r8, sl, ror pc │ │ │ │ @ instruction: 0x000011b8 │ │ │ │ rsbseq r7, r8, ip, asr #30 │ │ │ │ - rsbeq r5, sp, r2, lsl ip │ │ │ │ - rsbeq r5, sp, sl, lsl lr │ │ │ │ - rsbeq r5, sp, r8, lsl #28 │ │ │ │ - mlseq sp, r2, sp, r5 │ │ │ │ - rsbeq r5, sp, r8, lsl #27 │ │ │ │ - rsbeq r5, sp, r2, lsr #18 │ │ │ │ - rsbeq pc, ip, r8, asr r0 @ │ │ │ │ - rsbeq r5, sp, r8, lsl r8 │ │ │ │ - rsbeq lr, ip, lr, asr #30 │ │ │ │ + rsbeq r5, sp, sl, lsl ip │ │ │ │ + rsbeq r5, sp, r2, lsr #28 │ │ │ │ + rsbeq r5, sp, r0, lsl lr │ │ │ │ + mlseq sp, sl, sp, r5 │ │ │ │ + mlseq sp, r0, sp, r5 │ │ │ │ + rsbeq r5, sp, sl, lsr #18 │ │ │ │ + rsbeq pc, ip, r0, rrx │ │ │ │ + rsbeq r5, sp, r0, lsr #16 │ │ │ │ + rsbeq lr, ip, r6, asr pc │ │ │ │ + rsbeq r5, sp, r6, ror #21 │ │ │ │ ldrdeq r5, [sp], #-174 @ 0xffffff52 @ │ │ │ │ - ldrdeq r5, [sp], #-166 @ 0xffffff5a @ │ │ │ │ - rsbeq r5, sp, r0, asr #9 │ │ │ │ - rsbeq r5, sp, r8, lsl r4 │ │ │ │ - rsbeq lr, ip, lr, asr #22 │ │ │ │ - strdeq r5, [sp], #-54 @ 0xffffffca @ │ │ │ │ - rsbeq lr, ip, ip, lsr #22 │ │ │ │ - ldrdeq r5, [sp], #-50 @ 0xffffffce @ │ │ │ │ - rsbeq lr, ip, r8, lsl #22 │ │ │ │ - rsbeq r5, sp, sl, asr #5 │ │ │ │ - rsbeq lr, ip, r2, lsl #20 │ │ │ │ - rsbeq r5, sp, sl, lsr #5 │ │ │ │ - rsbeq lr, ip, r2, ror #19 │ │ │ │ - rsbeq r5, sp, sl, lsl #5 │ │ │ │ - rsbeq lr, ip, r2, asr #19 │ │ │ │ - rsbeq r5, sp, sl, ror #4 │ │ │ │ - rsbeq lr, ip, r2, lsr #19 │ │ │ │ - rsbeq r5, sp, r0, ror r1 │ │ │ │ - rsbeq lr, ip, r8, lsr #17 │ │ │ │ - rsbeq r5, sp, r0, lsl r1 │ │ │ │ - rsbeq lr, ip, r6, asr #16 │ │ │ │ - ldrdeq r5, [sp], #-0 @ │ │ │ │ - rsbeq lr, ip, r6, lsl #16 │ │ │ │ - strhteq r5, [sp], #-0 │ │ │ │ - rsbeq lr, ip, r6, ror #15 │ │ │ │ - mlseq sp, r2, r0, r5 │ │ │ │ - rsbeq lr, ip, sl, asr #15 │ │ │ │ - rsbeq r5, sp, r2, ror r0 │ │ │ │ - rsbeq lr, ip, sl, lsr #15 │ │ │ │ - rsbeq r5, sp, r2, asr r0 │ │ │ │ - rsbeq lr, ip, sl, lsl #15 │ │ │ │ - rsbeq r5, sp, r2, lsr r0 │ │ │ │ - rsbeq lr, ip, sl, ror #14 │ │ │ │ + rsbeq r5, sp, r8, asr #9 │ │ │ │ + rsbeq r5, sp, r0, lsr #8 │ │ │ │ + rsbeq lr, ip, r6, asr fp │ │ │ │ + strdeq r5, [sp], #-62 @ 0xffffffc2 @ │ │ │ │ + rsbeq lr, ip, r4, lsr fp │ │ │ │ + ldrdeq r5, [sp], #-58 @ 0xffffffc6 @ │ │ │ │ + rsbeq lr, ip, r0, lsl fp │ │ │ │ + ldrdeq r5, [sp], #-34 @ 0xffffffde @ │ │ │ │ + rsbeq lr, ip, sl, lsl #20 │ │ │ │ + strhteq r5, [sp], #-34 @ 0xffffffde │ │ │ │ + rsbeq lr, ip, sl, ror #19 │ │ │ │ + mlseq sp, r2, r2, r5 │ │ │ │ + rsbeq lr, ip, sl, asr #19 │ │ │ │ + rsbeq r5, sp, r2, ror r2 │ │ │ │ + rsbeq lr, ip, sl, lsr #19 │ │ │ │ + rsbeq r5, sp, r8, ror r1 │ │ │ │ + strhteq lr, [ip], #-128 @ 0xffffff80 │ │ │ │ + rsbeq r5, sp, r8, lsl r1 │ │ │ │ + rsbeq lr, ip, lr, asr #16 │ │ │ │ + ldrdeq r5, [sp], #-8 @ │ │ │ │ + rsbeq lr, ip, lr, lsl #16 │ │ │ │ + strhteq r5, [sp], #-8 │ │ │ │ + rsbeq lr, ip, lr, ror #15 │ │ │ │ + mlseq sp, sl, r0, r5 │ │ │ │ + ldrdeq lr, [ip], #-114 @ 0xffffff8e @ │ │ │ │ + rsbeq r5, sp, sl, ror r0 │ │ │ │ + strhteq lr, [ip], #-114 @ 0xffffff8e │ │ │ │ + rsbeq r5, sp, sl, asr r0 │ │ │ │ + mlseq ip, r2, r7, lr │ │ │ │ + rsbeq r5, sp, sl, lsr r0 │ │ │ │ + rsbeq lr, ip, r2, ror r7 │ │ │ │ vhadd.s8 d25, d1, d13 │ │ │ │ ldmdami fp, {r0, r3, r4, r6, r7, r8, sp} │ │ │ │ andcc r4, ip, r8, ror r4 │ │ │ │ blx fe755364 │ │ │ │ stmdbls sp, {r0, r3, r4, fp, lr} │ │ │ │ @ instruction: 0xf7004478 │ │ │ │ blls 4964bc │ │ │ │ @@ -266910,21 +266910,21 @@ │ │ │ │ andeq pc, ip, r4, lsl #2 │ │ │ │ bicne pc, r1, r1, asr #4 │ │ │ │ blx 1cd53b8 │ │ │ │ @ instruction: 0xf06f4809 │ │ │ │ ldrbtmi r0, [r8], #-264 @ 0xfffffef8 │ │ │ │ blx b553c6 │ │ │ │ svclt 0x0000e6f8 │ │ │ │ - rsbeq r4, sp, r8, asr pc │ │ │ │ - mlseq ip, r0, r6, lr │ │ │ │ - rsbeq r4, sp, r8, lsr pc │ │ │ │ - rsbeq lr, ip, r0, ror r6 │ │ │ │ - rsbeq r4, sp, sl, lsl pc │ │ │ │ - rsbeq r4, sp, r2, lsr pc │ │ │ │ - rsbeq lr, ip, sl, lsr r6 │ │ │ │ + rsbeq r4, sp, r0, ror #30 │ │ │ │ + mlseq ip, r8, r6, lr │ │ │ │ + rsbeq r4, sp, r0, asr #30 │ │ │ │ + rsbeq lr, ip, r8, ror r6 │ │ │ │ + rsbeq r4, sp, r2, lsr #30 │ │ │ │ + rsbeq r4, sp, sl, lsr pc │ │ │ │ + rsbeq lr, ip, r2, asr #12 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ blhi 1d2ca4 │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ bleq 1155b28 │ │ │ │ ldcmi 2, cr15, [r4, #692] @ 0x2b4 │ │ │ │ ldcmi 8, cr15, [r4], {223} @ 0xdf │ │ │ │ @@ -267265,15 +267265,15 @@ │ │ │ │ stmdacs r0, {r2, r3, r8, r9, ip, pc} │ │ │ │ mrshi pc, (UNDEF: 5) @ │ │ │ │ vadd.i8 d25, d1, d14 │ │ │ │ @ instruction: 0xf00d7546 │ │ │ │ @ instruction: 0x4643f337 │ │ │ │ andcs r4, r8, #59768832 @ 0x3900000 │ │ │ │ @ instruction: 0xf6fd9500 │ │ │ │ - blge 8979dc │ │ │ │ + blge 8979dc │ │ │ │ movwls r9, #61469 @ 0xf01d │ │ │ │ @ instruction: 0xf0002800 │ │ │ │ svcge 0x001f80e3 │ │ │ │ @ instruction: 0xf00d980e │ │ │ │ vcgt.s8 d31, d1, d23 │ │ │ │ ldmdbls r0, {r0, r1, r2, r6, r8, sl, ip, sp, lr} │ │ │ │ andcs r4, r4, #70254592 @ 0x4300000 │ │ │ │ @@ -267699,78 +267699,78 @@ │ │ │ │ @ instruction: 0xf6ff4478 │ │ │ │ @ instruction: 0xf7fffd07 │ │ │ │ stmdals lr, {r0, r3, r5, r6, r8, r9, fp, ip, sp, pc} │ │ │ │ stc2 7, cr15, [r0, #736]! @ 0x2e0 │ │ │ │ str r4, [pc], r4, lsl #12 │ │ │ │ rsbseq r7, r8, lr, lsl #4 │ │ │ │ @ instruction: 0x000011b8 │ │ │ │ - rsbeq r4, sp, r2, asr #29 │ │ │ │ - rsbeq r4, sp, lr, ror #27 │ │ │ │ - rsbeq r4, sp, r4, ror #28 │ │ │ │ - rsbeq r4, sp, sl, lsl #24 │ │ │ │ - rsbeq lr, ip, r0, asr #6 │ │ │ │ - rsbeq r4, sp, r2, asr ip │ │ │ │ + rsbeq r4, sp, sl, asr #29 │ │ │ │ + strdeq r4, [sp], #-214 @ 0xffffff2a @ │ │ │ │ + rsbeq r4, sp, ip, ror #28 │ │ │ │ + rsbeq r4, sp, r2, lsl ip │ │ │ │ + rsbeq lr, ip, r8, asr #6 │ │ │ │ + rsbeq r4, sp, sl, asr ip │ │ │ │ rsbseq r6, r8, ip, lsr #30 │ │ │ │ - rsbeq r4, sp, r8, asr #25 │ │ │ │ - ldrdeq r4, [sp], #-166 @ 0xffffff5a @ │ │ │ │ - rsbeq lr, ip, ip, lsl #4 │ │ │ │ - rsbeq r4, sp, r4, lsr #21 │ │ │ │ - ldrdeq r4, [sp], #-148 @ 0xffffff6c @ │ │ │ │ - rsbeq lr, ip, sl, lsl #2 │ │ │ │ - rsbeq r4, sp, sl, lsl #20 │ │ │ │ - rsbeq r4, sp, r6, ror #17 │ │ │ │ - rsbeq lr, ip, sl, lsl r0 │ │ │ │ - rsbeq r4, sp, r4, lsr #17 │ │ │ │ - ldrdeq sp, [ip], #-250 @ 0xffffff06 @ │ │ │ │ - rsbeq r4, sp, r4, ror r8 │ │ │ │ - rsbeq sp, ip, sl, lsr #31 │ │ │ │ - rsbeq r4, sp, r2, lsr #15 │ │ │ │ - ldrdeq sp, [ip], #-232 @ 0xffffff18 @ │ │ │ │ - rsbeq r4, sp, r6, lsl #15 │ │ │ │ - strhteq sp, [ip], #-234 @ 0xffffff16 │ │ │ │ - rsbeq r4, sp, r4, ror #14 │ │ │ │ - mlseq ip, r8, lr, sp │ │ │ │ - rsbeq r4, sp, r6, ror #13 │ │ │ │ - rsbeq sp, ip, ip, lsl lr │ │ │ │ - mlseq sp, r2, r6, r4 │ │ │ │ - rsbeq sp, ip, r8, asr #27 │ │ │ │ - rsbeq r4, sp, r4, ror #12 │ │ │ │ - mlseq ip, sl, sp, sp │ │ │ │ - rsbeq r4, sp, r8, asr #12 │ │ │ │ - rsbeq sp, ip, ip, ror sp │ │ │ │ - rsbeq r4, sp, sl, lsr #12 │ │ │ │ - rsbeq sp, ip, lr, asr sp │ │ │ │ - strdeq r4, [sp], #-94 @ 0xffffffa2 @ │ │ │ │ - rsbeq sp, ip, r6, lsr sp │ │ │ │ - rsbeq r4, sp, ip, asr #11 │ │ │ │ - rsbeq sp, ip, r4, lsl #26 │ │ │ │ - mlseq sp, ip, r5, r4 │ │ │ │ - ldrdeq sp, [ip], #-196 @ 0xffffff3c @ │ │ │ │ - ldrdeq r4, [sp], #-94 @ 0xffffffa2 @ │ │ │ │ - rsbeq r4, sp, r4, asr #9 │ │ │ │ - strdeq sp, [ip], #-186 @ 0xffffff46 @ │ │ │ │ - mlseq sp, r8, r4, r4 │ │ │ │ - ldrdeq sp, [ip], #-176 @ 0xffffff50 @ │ │ │ │ - rsbeq r4, sp, r0, lsl r4 │ │ │ │ - rsbeq sp, ip, r8, asr #22 │ │ │ │ - rsbeq r4, sp, r2, ror #7 │ │ │ │ - rsbeq sp, ip, sl, lsl fp │ │ │ │ - rsbeq r4, sp, r8, asr #7 │ │ │ │ - strdeq sp, [ip], #-174 @ 0xffffff52 @ │ │ │ │ - rsbeq r4, sp, lr, lsr #7 │ │ │ │ - rsbeq sp, ip, r4, ror #21 │ │ │ │ - rsbeq r4, sp, r6, lsl #8 │ │ │ │ - rsbeq r4, sp, r4, lsr r3 │ │ │ │ - rsbeq sp, ip, ip, ror #20 │ │ │ │ - rsbeq r4, sp, sl, lsl r3 │ │ │ │ - rsbeq sp, ip, r0, asr sl │ │ │ │ - rsbeq r4, sp, ip, ror #5 │ │ │ │ - rsbeq sp, ip, r2, lsr #20 │ │ │ │ - rsbeq r4, sp, r0, asr #5 │ │ │ │ - strdeq sp, [ip], #-152 @ 0xffffff68 @ │ │ │ │ + ldrdeq r4, [sp], #-192 @ 0xffffff40 @ │ │ │ │ + ldrdeq r4, [sp], #-174 @ 0xffffff52 @ │ │ │ │ + rsbeq lr, ip, r4, lsl r2 │ │ │ │ + rsbeq r4, sp, ip, lsr #21 │ │ │ │ + ldrdeq r4, [sp], #-156 @ 0xffffff64 @ │ │ │ │ + rsbeq lr, ip, r2, lsl r1 │ │ │ │ + rsbeq r4, sp, r2, lsl sl │ │ │ │ + rsbeq r4, sp, lr, ror #17 │ │ │ │ + rsbeq lr, ip, r2, lsr #32 │ │ │ │ + rsbeq r4, sp, ip, lsr #17 │ │ │ │ + rsbeq sp, ip, r2, ror #31 │ │ │ │ + rsbeq r4, sp, ip, ror r8 │ │ │ │ + strhteq sp, [ip], #-242 @ 0xffffff0e │ │ │ │ + rsbeq r4, sp, sl, lsr #15 │ │ │ │ + rsbeq sp, ip, r0, ror #29 │ │ │ │ + rsbeq r4, sp, lr, lsl #15 │ │ │ │ + rsbeq sp, ip, r2, asr #29 │ │ │ │ + rsbeq r4, sp, ip, ror #14 │ │ │ │ + rsbeq sp, ip, r0, lsr #29 │ │ │ │ + rsbeq r4, sp, lr, ror #13 │ │ │ │ + rsbeq sp, ip, r4, lsr #28 │ │ │ │ + mlseq sp, sl, r6, r4 │ │ │ │ + ldrdeq sp, [ip], #-208 @ 0xffffff30 @ │ │ │ │ + rsbeq r4, sp, ip, ror #12 │ │ │ │ + rsbeq sp, ip, r2, lsr #27 │ │ │ │ + rsbeq r4, sp, r0, asr r6 │ │ │ │ + rsbeq sp, ip, r4, lsl #27 │ │ │ │ + rsbeq r4, sp, r2, lsr r6 │ │ │ │ + rsbeq sp, ip, r6, ror #26 │ │ │ │ + rsbeq r4, sp, r6, lsl #12 │ │ │ │ + rsbeq sp, ip, lr, lsr sp │ │ │ │ + ldrdeq r4, [sp], #-84 @ 0xffffffac @ │ │ │ │ + rsbeq sp, ip, ip, lsl #26 │ │ │ │ + rsbeq r4, sp, r4, lsr #11 │ │ │ │ + ldrdeq sp, [ip], #-204 @ 0xffffff34 @ │ │ │ │ + rsbeq r4, sp, r6, ror #11 │ │ │ │ + rsbeq r4, sp, ip, asr #9 │ │ │ │ + rsbeq sp, ip, r2, lsl #24 │ │ │ │ + rsbeq r4, sp, r0, lsr #9 │ │ │ │ + ldrdeq sp, [ip], #-184 @ 0xffffff48 @ │ │ │ │ + rsbeq r4, sp, r8, lsl r4 │ │ │ │ + rsbeq sp, ip, r0, asr fp │ │ │ │ + rsbeq r4, sp, sl, ror #7 │ │ │ │ + rsbeq sp, ip, r2, lsr #22 │ │ │ │ + ldrdeq r4, [sp], #-48 @ 0xffffffd0 @ │ │ │ │ + rsbeq sp, ip, r6, lsl #22 │ │ │ │ + strhteq r4, [sp], #-54 @ 0xffffffca │ │ │ │ + rsbeq sp, ip, ip, ror #21 │ │ │ │ + rsbeq r4, sp, lr, lsl #8 │ │ │ │ + rsbeq r4, sp, ip, lsr r3 │ │ │ │ + rsbeq sp, ip, r4, ror sl │ │ │ │ + rsbeq r4, sp, r2, lsr #6 │ │ │ │ + rsbeq sp, ip, r8, asr sl │ │ │ │ + strdeq r4, [sp], #-36 @ 0xffffffdc @ │ │ │ │ + rsbeq sp, ip, sl, lsr #20 │ │ │ │ + rsbeq r4, sp, r8, asr #5 │ │ │ │ + rsbeq sp, ip, r0, lsl #20 │ │ │ │ @ instruction: 0xf6414846 │ │ │ │ ldrbtmi r0, [r8], #-397 @ 0xfffffe73 │ │ │ │ @ instruction: 0xf6ff300c │ │ │ │ stmdami r4, {r0, r2, r4, r5, r7, r8, r9, fp, ip, sp, lr, pc}^ │ │ │ │ ldrbtmi r4, [r8], #-1625 @ 0xfffff9a7 │ │ │ │ ldc2l 6, cr15, [r0], #-1020 @ 0xfffffc04 │ │ │ │ blt ff5d6534 │ │ │ │ @@ -267834,30 +267834,30 @@ │ │ │ │ vhadd.s8 d16, d1, d12 │ │ │ │ @ instruction: 0xf6ff713f │ │ │ │ ldmdami r3, {r0, r1, r2, r4, r5, r8, r9, fp, ip, sp, lr, pc} │ │ │ │ tstpeq r8, pc, rrx @ p-variant is OBSOLETE │ │ │ │ @ instruction: 0xf6ff4478 │ │ │ │ @ instruction: 0xf7fffbf1 │ │ │ │ svclt 0x0000bbd7 │ │ │ │ - mlseq sp, r2, r1, r4 │ │ │ │ - rsbeq sp, ip, sl, asr #17 │ │ │ │ - rsbeq r4, sp, r0, ror #2 │ │ │ │ - mlseq ip, r8, r8, sp │ │ │ │ - rsbeq r4, sp, r6, asr #2 │ │ │ │ - rsbeq sp, ip, ip, ror r8 │ │ │ │ - rsbeq r4, sp, ip, lsr #2 │ │ │ │ - rsbeq sp, ip, r2, ror #16 │ │ │ │ - strdeq r4, [sp], #-12 @ │ │ │ │ - rsbeq sp, ip, r4, lsr r8 │ │ │ │ - rsbeq r4, sp, r0, ror #1 │ │ │ │ - strdeq r4, [sp], #-8 @ │ │ │ │ - rsbeq sp, ip, r0, lsl #16 │ │ │ │ - rsbeq r4, sp, ip, lsr #1 │ │ │ │ - rsbeq r4, sp, r4, asr #1 │ │ │ │ - rsbeq sp, ip, ip, asr #15 │ │ │ │ + mlseq sp, sl, r1, r4 │ │ │ │ + ldrdeq sp, [ip], #-130 @ 0xffffff7e @ │ │ │ │ + rsbeq r4, sp, r8, ror #2 │ │ │ │ + rsbeq sp, ip, r0, lsr #17 │ │ │ │ + rsbeq r4, sp, lr, asr #2 │ │ │ │ + rsbeq sp, ip, r4, lsl #17 │ │ │ │ + rsbeq r4, sp, r4, lsr r1 │ │ │ │ + rsbeq sp, ip, sl, ror #16 │ │ │ │ + rsbeq r4, sp, r4, lsl #2 │ │ │ │ + rsbeq sp, ip, ip, lsr r8 │ │ │ │ + rsbeq r4, sp, r8, ror #1 │ │ │ │ + rsbeq r4, sp, r0, lsl #2 │ │ │ │ + rsbeq sp, ip, r8, lsl #16 │ │ │ │ + strhteq r4, [sp], #-4 │ │ │ │ + rsbeq r4, sp, ip, asr #1 │ │ │ │ + ldrdeq sp, [ip], #-116 @ 0xffffff8c @ │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ blhi 253b38 │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ cdpeq 8, 12, cr15, cr8, cr12, {6} │ │ │ │ ldrmi fp, [r1], r1, asr #1 │ │ │ │ blcs 1456a10 │ │ │ │ @@ -268582,31 +268582,31 @@ │ │ │ │ andeq pc, ip, r4, lsl #2 │ │ │ │ stc2l 6, cr15, [r0, #-1016]! @ 0xfffffc08 │ │ │ │ @ instruction: 0x46284659 │ │ │ │ mrc2 6, 0, pc, cr12, cr14, {7} │ │ │ │ svclt 0x0000e48f │ │ │ │ rsbseq r6, r8, r6, ror r3 │ │ │ │ @ instruction: 0x000011b8 │ │ │ │ - rsbeq r3, sp, r2, ror #30 │ │ │ │ + rsbeq r3, sp, sl, ror #30 │ │ │ │ @ instruction: 0xffff9427 │ │ │ │ @ instruction: 0xffff5347 │ │ │ │ - rsbeq r3, sp, lr, ror lr │ │ │ │ - strhteq sp, [ip], #-84 @ 0xffffffac │ │ │ │ - rsbeq r3, sp, r2, ror #28 │ │ │ │ - mlseq ip, r8, r5, sp │ │ │ │ + rsbeq r3, sp, r6, lsl #29 │ │ │ │ + strhteq sp, [ip], #-92 @ 0xffffffa4 │ │ │ │ + rsbeq r3, sp, sl, ror #28 │ │ │ │ + rsbeq sp, ip, r0, lsr #11 │ │ │ │ rsbseq r6, r8, r2, lsr #3 │ │ │ │ - ldrdeq r3, [sp], #-196 @ 0xffffff3c @ │ │ │ │ - rsbeq r3, sp, sl, asr #23 │ │ │ │ - rsbeq sp, ip, r0, lsl #6 │ │ │ │ - rsbeq r3, sp, lr, lsr #23 │ │ │ │ - rsbeq sp, ip, r4, ror #5 │ │ │ │ - rsbeq r3, sp, r4, ror sl │ │ │ │ - strhteq sp, [ip], #-18 @ 0xffffffee │ │ │ │ - rsbeq r3, sp, r0, lsl #10 │ │ │ │ - rsbeq ip, ip, lr, lsr ip │ │ │ │ + ldrdeq r3, [sp], #-204 @ 0xffffff34 @ │ │ │ │ + ldrdeq r3, [sp], #-178 @ 0xffffff4e @ │ │ │ │ + rsbeq sp, ip, r8, lsl #6 │ │ │ │ + strhteq r3, [sp], #-182 @ 0xffffff4a │ │ │ │ + rsbeq sp, ip, ip, ror #5 │ │ │ │ + rsbeq r3, sp, ip, ror sl │ │ │ │ + strhteq sp, [ip], #-26 @ 0xffffffe6 │ │ │ │ + rsbeq r3, sp, r8, lsl #10 │ │ │ │ + rsbeq ip, ip, r6, asr #24 │ │ │ │ ldrdlt pc, [r4], -sp @ │ │ │ │ @ instruction: 0xf8df4628 │ │ │ │ @ instruction: 0xf00c4c54 │ │ │ │ bvs ffdd5528 │ │ │ │ @ instruction: 0xf106447c │ │ │ │ vrhadd.s8 d16, d1, d16 │ │ │ │ movwls r1, #821 @ 0x335 │ │ │ │ @@ -268680,15 +268680,15 @@ │ │ │ │ blx 554f1c │ │ │ │ stclge 5, cr15, [pc, #-508] @ 119160 │ │ │ │ blhi ff154e34 │ │ │ │ blx 554f28 │ │ │ │ stclge 7, cr15, [lr, #-252] @ 0xffffff04 │ │ │ │ @ instruction: 0xf8dfe547 │ │ │ │ strmi r4, [r3], r0, lsr #22 │ │ │ │ - blpl 8576f0 │ │ │ │ + blpl 8576f0 │ │ │ │ mvnsvc pc, r0, asr #12 │ │ │ │ @ instruction: 0xf104447c │ │ │ │ ldrbtmi r0, [sp], #-12 │ │ │ │ stc2 6, cr15, [r8], {254} @ 0xfe │ │ │ │ @ instruction: 0x46284659 │ │ │ │ stc2l 6, cr15, [r4, #-1016] @ 0xfffffc08 │ │ │ │ bicseq pc, sp, r1, asr #4 │ │ │ │ @@ -269390,70 +269390,70 @@ │ │ │ │ bicsvc pc, r7, r0, asr #12 │ │ │ │ andcc r4, ip, r8, ror r4 │ │ │ │ @ instruction: 0xff0ef6fd │ │ │ │ @ instruction: 0x4659483a │ │ │ │ @ instruction: 0xf6fd4478 │ │ │ │ @ instruction: 0xf7feffc9 │ │ │ │ svclt 0x0000bce2 │ │ │ │ - rsbeq r3, sp, ip, ror #9 │ │ │ │ - rsbeq r3, sp, ip, lsr r3 │ │ │ │ - rsbeq ip, ip, sl, ror sl │ │ │ │ - rsbeq r3, sp, r4, lsl r3 │ │ │ │ - rsbeq ip, ip, r2, asr sl │ │ │ │ - ldrdeq r3, [sp], #-30 @ 0xffffffe2 @ │ │ │ │ - strhteq r2, [sp], #-244 @ 0xffffff0c │ │ │ │ - rsbeq ip, ip, sl, ror #13 │ │ │ │ - mlseq sp, r8, pc, r2 @ │ │ │ │ - rsbeq ip, ip, lr, asr #13 │ │ │ │ - rsbeq r2, sp, r6, lsl #30 │ │ │ │ - rsbeq ip, ip, r4, asr #12 │ │ │ │ - rsbeq r2, sp, r4, asr lr │ │ │ │ - mlseq ip, r2, r5, ip │ │ │ │ - rsbeq r2, sp, r0, lsr #29 │ │ │ │ - rsbeq r2, sp, lr, asr #28 │ │ │ │ - rsbeq r2, sp, ip, ror ip │ │ │ │ - strhteq ip, [ip], #-50 @ 0xffffffce │ │ │ │ - rsbeq r2, sp, r0, ror #24 │ │ │ │ - mlseq ip, r6, r3, ip │ │ │ │ - rsbeq r2, sp, sl, lsr ip │ │ │ │ - rsbeq ip, ip, r8, ror r3 │ │ │ │ - rsbeq r2, sp, sl, ror #22 │ │ │ │ - rsbeq ip, ip, r2, lsr #5 │ │ │ │ - rsbeq r2, sp, lr, lsr fp │ │ │ │ - rsbeq ip, ip, r6, ror r2 │ │ │ │ - rsbeq r2, sp, lr, lsr #21 │ │ │ │ - rsbeq ip, ip, r6, ror #3 │ │ │ │ - rsbeq r2, sp, r6, asr #20 │ │ │ │ - rsbeq ip, ip, lr, ror r1 │ │ │ │ - strhteq r2, [sp], #-158 @ 0xffffff62 │ │ │ │ - strdeq ip, [ip], #-6 @ │ │ │ │ - rsbeq r2, sp, r2, lsr #19 │ │ │ │ - ldrdeq ip, [ip], #-10 @ │ │ │ │ - rsbeq r2, sp, r6, lsl #19 │ │ │ │ - strhteq ip, [ip], #-12 │ │ │ │ - rsbeq r2, sp, r6, ror #18 │ │ │ │ - mlseq ip, ip, r0, ip │ │ │ │ - rsbeq r2, sp, r6, asr #18 │ │ │ │ - rsbeq ip, ip, ip, ror r0 │ │ │ │ - rsbeq r2, sp, ip, lsr #18 │ │ │ │ - rsbeq ip, ip, r2, rrx │ │ │ │ - rsbeq r2, sp, r2, lsl r9 │ │ │ │ - rsbeq ip, ip, r8, asr #32 │ │ │ │ - strdeq r2, [sp], #-136 @ 0xffffff78 @ │ │ │ │ - rsbeq ip, ip, lr, lsr #32 │ │ │ │ - ldrdeq r2, [sp], #-136 @ 0xffffff78 @ │ │ │ │ - rsbeq ip, ip, lr │ │ │ │ - strhteq r2, [sp], #-142 @ 0xffffff72 │ │ │ │ - strdeq fp, [ip], #-244 @ 0xffffff0c @ │ │ │ │ - rsbeq r2, sp, r2, lsr #17 │ │ │ │ - ldrdeq fp, [ip], #-248 @ 0xffffff08 @ │ │ │ │ - rsbeq r2, sp, sl, ror r8 │ │ │ │ - strhteq fp, [ip], #-242 @ 0xffffff0e │ │ │ │ - rsbeq r2, sp, r4, asr #16 │ │ │ │ - rsbeq fp, ip, ip, ror pc │ │ │ │ + strdeq r3, [sp], #-68 @ 0xffffffbc @ │ │ │ │ + rsbeq r3, sp, r4, asr #6 │ │ │ │ + rsbeq ip, ip, r2, lsl #21 │ │ │ │ + rsbeq r3, sp, ip, lsl r3 │ │ │ │ + rsbeq ip, ip, sl, asr sl │ │ │ │ + rsbeq r3, sp, r6, ror #3 │ │ │ │ + strhteq r2, [sp], #-252 @ 0xffffff04 │ │ │ │ + strdeq ip, [ip], #-98 @ 0xffffff9e @ │ │ │ │ + rsbeq r2, sp, r0, lsr #31 │ │ │ │ + ldrdeq ip, [ip], #-102 @ 0xffffff9a @ │ │ │ │ + rsbeq r2, sp, lr, lsl #30 │ │ │ │ + rsbeq ip, ip, ip, asr #12 │ │ │ │ + rsbeq r2, sp, ip, asr lr │ │ │ │ + mlseq ip, sl, r5, ip │ │ │ │ + rsbeq r2, sp, r8, lsr #29 │ │ │ │ + rsbeq r2, sp, r6, asr lr │ │ │ │ + rsbeq r2, sp, r4, lsl #25 │ │ │ │ + strhteq ip, [ip], #-58 @ 0xffffffc6 │ │ │ │ + rsbeq r2, sp, r8, ror #24 │ │ │ │ + mlseq ip, lr, r3, ip │ │ │ │ + rsbeq r2, sp, r2, asr #24 │ │ │ │ + rsbeq ip, ip, r0, lsl #7 │ │ │ │ + rsbeq r2, sp, r2, ror fp │ │ │ │ + rsbeq ip, ip, sl, lsr #5 │ │ │ │ + rsbeq r2, sp, r6, asr #22 │ │ │ │ + rsbeq ip, ip, lr, ror r2 │ │ │ │ + strhteq r2, [sp], #-166 @ 0xffffff5a │ │ │ │ + rsbeq ip, ip, lr, ror #3 │ │ │ │ + rsbeq r2, sp, lr, asr #20 │ │ │ │ + rsbeq ip, ip, r6, lsl #3 │ │ │ │ + rsbeq r2, sp, r6, asr #19 │ │ │ │ + strdeq ip, [ip], #-14 @ │ │ │ │ + rsbeq r2, sp, sl, lsr #19 │ │ │ │ + rsbeq ip, ip, r2, ror #1 │ │ │ │ + rsbeq r2, sp, lr, lsl #19 │ │ │ │ + rsbeq ip, ip, r4, asr #1 │ │ │ │ + rsbeq r2, sp, lr, ror #18 │ │ │ │ + rsbeq ip, ip, r4, lsr #1 │ │ │ │ + rsbeq r2, sp, lr, asr #18 │ │ │ │ + rsbeq ip, ip, r4, lsl #1 │ │ │ │ + rsbeq r2, sp, r4, lsr r9 │ │ │ │ + rsbeq ip, ip, sl, rrx │ │ │ │ + rsbeq r2, sp, sl, lsl r9 │ │ │ │ + rsbeq ip, ip, r0, asr r0 │ │ │ │ + rsbeq r2, sp, r0, lsl #18 │ │ │ │ + rsbeq ip, ip, r6, lsr r0 │ │ │ │ + rsbeq r2, sp, r0, ror #17 │ │ │ │ + rsbeq ip, ip, r6, lsl r0 │ │ │ │ + rsbeq r2, sp, r6, asr #17 │ │ │ │ + strdeq fp, [ip], #-252 @ 0xffffff04 @ │ │ │ │ + rsbeq r2, sp, sl, lsr #17 │ │ │ │ + rsbeq fp, ip, r0, ror #31 │ │ │ │ + rsbeq r2, sp, r2, lsl #17 │ │ │ │ + strhteq fp, [ip], #-250 @ 0xffffff06 │ │ │ │ + rsbeq r2, sp, ip, asr #16 │ │ │ │ + rsbeq fp, ip, r4, lsl #31 │ │ │ │ @ instruction: 0xf72f4628 │ │ │ │ ldrbmi pc, [r1], -sp, asr #26 @ │ │ │ │ strtmi r4, [r8], -r4, lsl #12 │ │ │ │ ldc2l 7, cr15, [lr, #-984] @ 0xfffffc28 │ │ │ │ @ instruction: 0xf0402801 │ │ │ │ @ instruction: 0xf8da8220 │ │ │ │ tstcs r0, r4 │ │ │ │ @@ -269780,75 +269780,75 @@ │ │ │ │ stc2 6, cr15, [r6], {253} @ 0xfd │ │ │ │ @ instruction: 0xf06f4842 │ │ │ │ ldrbtmi r0, [r8], #-264 @ 0xfffffef8 │ │ │ │ stc2l 6, cr15, [r0], {253} @ 0xfd │ │ │ │ svclt 0x0000e7e2 │ │ │ │ andhi pc, r0, pc, lsr #7 │ │ │ │ ... │ │ │ │ - strdeq r2, [sp], #-98 @ 0xffffff9e @ │ │ │ │ - rsbeq fp, ip, r8, lsr #28 │ │ │ │ - rsbeq r2, sp, r0, asr #13 │ │ │ │ - strdeq fp, [ip], #-214 @ 0xffffff2a @ │ │ │ │ - mlseq sp, lr, r6, r2 │ │ │ │ - ldrdeq fp, [ip], #-212 @ 0xffffff2c @ │ │ │ │ - rsbeq r2, sp, ip, ror r6 │ │ │ │ - strhteq fp, [ip], #-210 @ 0xffffff2e │ │ │ │ - rsbeq r2, sp, sl, asr #12 │ │ │ │ - rsbeq fp, ip, r0, lsl #27 │ │ │ │ - rsbeq r2, sp, ip, lsr #12 │ │ │ │ - rsbeq fp, ip, r0, ror #26 │ │ │ │ - rsbeq r2, sp, r6, lsl #12 │ │ │ │ - rsbeq fp, ip, sl, lsr sp │ │ │ │ - strhteq r2, [sp], #-90 @ 0xffffffa6 │ │ │ │ - strdeq fp, [ip], #-194 @ 0xffffff3e @ │ │ │ │ - mlseq sp, lr, r5, r2 │ │ │ │ - ldrdeq fp, [ip], #-198 @ 0xffffff3a @ │ │ │ │ - rsbeq r2, sp, r2, ror r5 │ │ │ │ - rsbeq fp, ip, sl, lsr #25 │ │ │ │ - rsbeq r2, sp, r2, lsr #9 │ │ │ │ - ldrdeq fp, [ip], #-186 @ 0xffffff46 @ │ │ │ │ - rsbeq r2, sp, r8, lsl #9 │ │ │ │ - strhteq fp, [ip], #-190 @ 0xffffff42 │ │ │ │ - rsbeq r2, sp, r8, asr r4 │ │ │ │ - mlseq ip, r0, fp, fp │ │ │ │ - rsbeq r2, sp, sl, lsr r4 │ │ │ │ - rsbeq fp, ip, r2, ror fp │ │ │ │ - rsbeq r2, sp, ip, lsl r4 │ │ │ │ - rsbeq fp, ip, r4, asr fp │ │ │ │ - strdeq r2, [sp], #-62 @ 0xffffffc2 @ │ │ │ │ - rsbeq fp, ip, r6, lsr fp │ │ │ │ - rsbeq r2, sp, r0, ror #7 │ │ │ │ - rsbeq fp, ip, r8, lsl fp │ │ │ │ - rsbeq r2, sp, r2, asr #7 │ │ │ │ - strdeq fp, [ip], #-170 @ 0xffffff56 @ │ │ │ │ - rsbeq r2, sp, r4, lsr #7 │ │ │ │ - ldrdeq fp, [ip], #-172 @ 0xffffff54 @ │ │ │ │ - rsbeq r2, sp, r6, lsl #7 │ │ │ │ - strhteq fp, [ip], #-174 @ 0xffffff52 │ │ │ │ - rsbeq r2, sp, r8, ror #6 │ │ │ │ - rsbeq fp, ip, r0, lsr #21 │ │ │ │ - rsbeq r2, sp, sl, asr #6 │ │ │ │ - rsbeq fp, ip, r2, lsl #21 │ │ │ │ - rsbeq r2, sp, ip, lsr #6 │ │ │ │ - rsbeq fp, ip, r2, ror #20 │ │ │ │ - rsbeq r2, sp, ip, lsl #6 │ │ │ │ - rsbeq fp, ip, r2, asr #20 │ │ │ │ + strdeq r2, [sp], #-106 @ 0xffffff96 @ │ │ │ │ + rsbeq fp, ip, r0, lsr lr │ │ │ │ + rsbeq r2, sp, r8, asr #13 │ │ │ │ + strdeq fp, [ip], #-222 @ 0xffffff22 @ │ │ │ │ + rsbeq r2, sp, r6, lsr #13 │ │ │ │ + ldrdeq fp, [ip], #-220 @ 0xffffff24 @ │ │ │ │ + rsbeq r2, sp, r4, lsl #13 │ │ │ │ + strhteq fp, [ip], #-218 @ 0xffffff26 │ │ │ │ + rsbeq r2, sp, r2, asr r6 │ │ │ │ + rsbeq fp, ip, r8, lsl #27 │ │ │ │ + rsbeq r2, sp, r4, lsr r6 │ │ │ │ + rsbeq fp, ip, r8, ror #26 │ │ │ │ + rsbeq r2, sp, lr, lsl #12 │ │ │ │ + rsbeq fp, ip, r2, asr #26 │ │ │ │ + rsbeq r2, sp, r2, asr #11 │ │ │ │ + strdeq fp, [ip], #-202 @ 0xffffff36 @ │ │ │ │ + rsbeq r2, sp, r6, lsr #11 │ │ │ │ + ldrdeq fp, [ip], #-206 @ 0xffffff32 @ │ │ │ │ + rsbeq r2, sp, sl, ror r5 │ │ │ │ + strhteq fp, [ip], #-194 @ 0xffffff3e │ │ │ │ + rsbeq r2, sp, sl, lsr #9 │ │ │ │ + rsbeq fp, ip, r2, ror #23 │ │ │ │ + mlseq sp, r0, r4, r2 │ │ │ │ + rsbeq fp, ip, r6, asr #23 │ │ │ │ + rsbeq r2, sp, r0, ror #8 │ │ │ │ + mlseq ip, r8, fp, fp │ │ │ │ + rsbeq r2, sp, r2, asr #8 │ │ │ │ + rsbeq fp, ip, sl, ror fp │ │ │ │ + rsbeq r2, sp, r4, lsr #8 │ │ │ │ + rsbeq fp, ip, ip, asr fp │ │ │ │ + rsbeq r2, sp, r6, lsl #8 │ │ │ │ + rsbeq fp, ip, lr, lsr fp │ │ │ │ + rsbeq r2, sp, r8, ror #7 │ │ │ │ + rsbeq fp, ip, r0, lsr #22 │ │ │ │ + rsbeq r2, sp, sl, asr #7 │ │ │ │ + rsbeq fp, ip, r2, lsl #22 │ │ │ │ + rsbeq r2, sp, ip, lsr #7 │ │ │ │ + rsbeq fp, ip, r4, ror #21 │ │ │ │ + rsbeq r2, sp, lr, lsl #7 │ │ │ │ + rsbeq fp, ip, r6, asr #21 │ │ │ │ + rsbeq r2, sp, r0, ror r3 │ │ │ │ + rsbeq fp, ip, r8, lsr #21 │ │ │ │ + rsbeq r2, sp, r2, asr r3 │ │ │ │ + rsbeq fp, ip, sl, lsl #21 │ │ │ │ + rsbeq r2, sp, r4, lsr r3 │ │ │ │ + rsbeq fp, ip, sl, ror #20 │ │ │ │ + rsbeq r2, sp, r4, lsl r3 │ │ │ │ + rsbeq fp, ip, sl, asr #20 │ │ │ │ + strdeq r2, [sp], #-38 @ 0xffffffda @ │ │ │ │ + rsbeq fp, ip, lr, lsr #20 │ │ │ │ + ldrdeq r2, [sp], #-38 @ 0xffffffda @ │ │ │ │ rsbeq r2, sp, lr, ror #5 │ │ │ │ - rsbeq fp, ip, r6, lsr #20 │ │ │ │ - rsbeq r2, sp, lr, asr #5 │ │ │ │ - rsbeq r2, sp, r6, ror #5 │ │ │ │ - rsbeq fp, ip, lr, ror #19 │ │ │ │ - mlseq sp, sl, r2, r2 │ │ │ │ - strhteq r2, [sp], #-34 @ 0xffffffde │ │ │ │ - strhteq fp, [ip], #-154 @ 0xffffff66 │ │ │ │ - rsbeq r2, sp, r8, ror #4 │ │ │ │ - rsbeq r2, sp, r2, lsl #5 │ │ │ │ - rsbeq r2, sp, sl, asr #4 │ │ │ │ - rsbeq r2, sp, r2, ror #4 │ │ │ │ - rsbeq fp, ip, sl, ror #18 │ │ │ │ + strdeq fp, [ip], #-150 @ 0xffffff6a @ │ │ │ │ + rsbeq r2, sp, r2, lsr #5 │ │ │ │ + strhteq r2, [sp], #-42 @ 0xffffffd6 │ │ │ │ + rsbeq fp, ip, r2, asr #19 │ │ │ │ + rsbeq r2, sp, r0, ror r2 │ │ │ │ + rsbeq r2, sp, sl, lsl #5 │ │ │ │ + rsbeq r2, sp, r2, asr r2 │ │ │ │ + rsbeq r2, sp, sl, ror #4 │ │ │ │ + rsbeq fp, ip, r2, ror r9 │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl fec717a0 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fb8 │ │ │ │ strdlt r2, [sp], r4 │ │ │ │ ldrbtcc pc, [r0], #2271 @ 0x8df @ │ │ │ │ ldrbtmi r4, [sl], #-1542 @ 0xfffff9fa │ │ │ │ @@ -270164,93 +270164,93 @@ │ │ │ │ andcc r4, ip, r8, ror r4 │ │ │ │ @ instruction: 0xf902f6fd │ │ │ │ @ instruction: 0x46294852 │ │ │ │ @ instruction: 0xf6fd4478 │ │ │ │ @ instruction: 0xe601f9bd │ │ │ │ rsbseq r4, r8, lr, asr r4 │ │ │ │ @ instruction: 0x000011b8 │ │ │ │ - rsbeq r2, sp, r0, ror r1 │ │ │ │ + rsbeq r2, sp, r8, ror r1 │ │ │ │ @ instruction: 0xffffb141 │ │ │ │ @ instruction: 0xffff94f3 │ │ │ │ @ instruction: 0xffff3b81 │ │ │ │ @ instruction: 0xffff3c13 │ │ │ │ - mlseq sp, r6, r3, r2 │ │ │ │ - rsbeq r2, sp, r8, lsr r2 │ │ │ │ + mlseq sp, lr, r3, r2 │ │ │ │ + rsbeq r2, sp, r0, asr #4 │ │ │ │ andeq r0, r0, pc, asr #24 │ │ │ │ andeq r0, r0, r5, ror #10 │ │ │ │ - rsbeq r2, sp, r8, lsr #32 │ │ │ │ - rsbeq fp, ip, lr, asr r7 │ │ │ │ + rsbeq r2, sp, r0, lsr r0 │ │ │ │ + rsbeq fp, ip, r6, ror #14 │ │ │ │ rsbseq r4, r8, sl, ror #6 │ │ │ │ - rsbeq r1, sp, lr, ror #31 │ │ │ │ - rsbeq fp, ip, r4, lsr #14 │ │ │ │ + strdeq r1, [sp], #-246 @ 0xffffff0a @ │ │ │ │ + rsbeq fp, ip, ip, lsr #14 │ │ │ │ @ instruction: 0xffff6553 │ │ │ │ @ instruction: 0xffff6b11 │ │ │ │ - rsbeq r1, sp, lr, lsr #31 │ │ │ │ - rsbeq fp, ip, r6, ror #13 │ │ │ │ - mlseq sp, r4, pc, r1 @ │ │ │ │ - rsbeq fp, ip, ip, asr #13 │ │ │ │ - rsbeq r1, sp, sl, ror pc │ │ │ │ - strhteq fp, [ip], #-96 @ 0xffffffa0 │ │ │ │ - rsbeq r1, sp, ip, asr pc │ │ │ │ - mlseq ip, r2, r6, fp │ │ │ │ - rsbeq r1, sp, r2, asr #30 │ │ │ │ - rsbeq fp, ip, r8, ror r6 │ │ │ │ + strhteq r1, [sp], #-246 @ 0xffffff0a │ │ │ │ + rsbeq fp, ip, lr, ror #13 │ │ │ │ + mlseq sp, ip, pc, r1 @ │ │ │ │ + ldrdeq fp, [ip], #-100 @ 0xffffff9c @ │ │ │ │ + rsbeq r1, sp, r2, lsl #31 │ │ │ │ + strhteq fp, [ip], #-104 @ 0xffffff98 │ │ │ │ + rsbeq r1, sp, r4, ror #30 │ │ │ │ + mlseq ip, sl, r6, fp │ │ │ │ + rsbeq r1, sp, sl, asr #30 │ │ │ │ + rsbeq fp, ip, r0, lsl #13 │ │ │ │ @ instruction: 0xffffac4f │ │ │ │ @ instruction: 0xffffa93d │ │ │ │ - rsbeq r1, sp, r2, lsl #30 │ │ │ │ - rsbeq fp, ip, sl, lsr r6 │ │ │ │ - rsbeq r1, sp, r8, ror #29 │ │ │ │ - rsbeq fp, ip, r0, lsr #12 │ │ │ │ + rsbeq r1, sp, sl, lsl #30 │ │ │ │ + rsbeq fp, ip, r2, asr #12 │ │ │ │ + strdeq r1, [sp], #-224 @ 0xffffff20 @ │ │ │ │ + rsbeq fp, ip, r8, lsr #12 │ │ │ │ @ instruction: 0xffff3e33 │ │ │ │ - strhteq r1, [sp], #-236 @ 0xffffff14 │ │ │ │ - strdeq fp, [ip], #-84 @ 0xffffffac @ │ │ │ │ + rsbeq r1, sp, r4, asr #29 │ │ │ │ + strdeq fp, [ip], #-92 @ 0xffffffa4 @ │ │ │ │ andeq r1, r0, r3, ror sl │ │ │ │ - mlseq sp, r0, lr, r1 │ │ │ │ - rsbeq fp, ip, r8, asr #11 │ │ │ │ + mlseq sp, r8, lr, r1 │ │ │ │ + ldrdeq fp, [ip], #-80 @ 0xffffffb0 @ │ │ │ │ @ instruction: 0xffff74a3 │ │ │ │ - rsbeq r1, sp, r4, ror #28 │ │ │ │ - mlseq ip, ip, r5, fp │ │ │ │ + rsbeq r1, sp, ip, ror #28 │ │ │ │ + rsbeq fp, ip, r4, lsr #11 │ │ │ │ @ instruction: 0xffffde05 │ │ │ │ - rsbeq r1, sp, r0, lsr lr │ │ │ │ - rsbeq fp, ip, r8, ror #10 │ │ │ │ + rsbeq r1, sp, r8, lsr lr │ │ │ │ + rsbeq fp, ip, r0, ror r5 │ │ │ │ @ instruction: 0xffff99cf │ │ │ │ - rsbeq r1, sp, r4, lsl #28 │ │ │ │ - rsbeq fp, ip, ip, lsr r5 │ │ │ │ + rsbeq r1, sp, ip, lsl #28 │ │ │ │ + rsbeq fp, ip, r4, asr #10 │ │ │ │ @ instruction: 0xffffa64b │ │ │ │ - ldrdeq r1, [sp], #-216 @ 0xffffff28 @ │ │ │ │ - rsbeq fp, ip, r0, lsl r5 │ │ │ │ + rsbeq r1, sp, r0, ror #27 │ │ │ │ + rsbeq fp, ip, r8, lsl r5 │ │ │ │ @ instruction: 0xffff3817 │ │ │ │ - rsbeq r1, sp, r8, lsr #27 │ │ │ │ - rsbeq fp, ip, r0, ror #9 │ │ │ │ + strhteq r1, [sp], #-208 @ 0xffffff30 │ │ │ │ + rsbeq fp, ip, r8, ror #9 │ │ │ │ @ instruction: 0xffff7283 │ │ │ │ - rsbeq r1, sp, ip, ror sp │ │ │ │ - strhteq fp, [ip], #-68 @ 0xffffffbc │ │ │ │ + rsbeq r1, sp, r4, lsl #27 │ │ │ │ + strhteq fp, [ip], #-76 @ 0xffffffb4 │ │ │ │ @ instruction: 0xffff7207 │ │ │ │ - rsbeq r1, sp, r0, asr sp │ │ │ │ - rsbeq fp, ip, r8, lsl #9 │ │ │ │ - mlseq sp, r2, r0, r2 │ │ │ │ - strdeq r2, [sp], #-4 @ │ │ │ │ - rsbeq r1, sp, r4, lsl sp │ │ │ │ - rsbeq fp, ip, ip, asr #8 │ │ │ │ - rsbeq r2, sp, r8, ror #1 │ │ │ │ - rsbeq r2, sp, sl, asr #2 │ │ │ │ - ldrdeq r1, [sp], #-202 @ 0xffffff36 @ │ │ │ │ - rsbeq fp, ip, r2, lsl r4 │ │ │ │ - rsbeq r2, sp, r4, asr #2 │ │ │ │ - rsbeq r1, sp, lr, lsl #28 │ │ │ │ - rsbeq r1, sp, r2, lsr #25 │ │ │ │ - ldrdeq fp, [ip], #-58 @ 0xffffffc6 @ │ │ │ │ + rsbeq r1, sp, r8, asr sp │ │ │ │ + mlseq ip, r0, r4, fp │ │ │ │ + mlseq sp, sl, r0, r2 │ │ │ │ + strdeq r2, [sp], #-12 @ │ │ │ │ + rsbeq r1, sp, ip, lsl sp │ │ │ │ + rsbeq fp, ip, r4, asr r4 │ │ │ │ + strdeq r2, [sp], #-0 @ │ │ │ │ rsbeq r2, sp, r2, asr r1 │ │ │ │ - strdeq r1, [sp], #-220 @ 0xffffff24 @ │ │ │ │ - rsbeq r1, sp, r6, ror #24 │ │ │ │ - mlseq ip, lr, r3, fp │ │ │ │ + rsbeq r1, sp, r2, ror #25 │ │ │ │ + rsbeq fp, ip, sl, lsl r4 │ │ │ │ + rsbeq r2, sp, ip, asr #2 │ │ │ │ + rsbeq r1, sp, r6, lsl lr │ │ │ │ + rsbeq r1, sp, sl, lsr #25 │ │ │ │ + rsbeq fp, ip, r2, ror #7 │ │ │ │ rsbeq r2, sp, sl, asr r1 │ │ │ │ - rsbeq r1, sp, r8, ror #27 │ │ │ │ - rsbeq r1, sp, ip, lsr #24 │ │ │ │ - rsbeq fp, ip, r4, ror #6 │ │ │ │ + rsbeq r1, sp, r4, lsl #28 │ │ │ │ + rsbeq r1, sp, lr, ror #24 │ │ │ │ + rsbeq fp, ip, r6, lsr #7 │ │ │ │ + rsbeq r2, sp, r2, ror #2 │ │ │ │ + strdeq r1, [sp], #-208 @ 0xffffff30 @ │ │ │ │ + rsbeq r1, sp, r4, lsr ip │ │ │ │ + rsbeq fp, ip, ip, ror #6 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ bl fec71de8 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ssub8mi r0, r4, r0 │ │ │ │ @ instruction: 0xf7ffb082 │ │ │ │ stmdacs r1, {r0, r4, r6, r7, sl, fp, ip, sp, lr, pc} │ │ │ │ svclt 0x00084603 │ │ │ │ @@ -270261,16 +270261,16 @@ │ │ │ │ ldrbtmi r4, [r8], #-2054 @ 0xfffff7fa │ │ │ │ @ instruction: 0xf6fd300c │ │ │ │ stmdami r5, {r0, r1, r2, r3, r4, r5, fp, ip, sp, lr, pc} │ │ │ │ ldrbtmi r9, [r8], #-2305 @ 0xfffff6ff │ │ │ │ @ instruction: 0xf8faf6fd │ │ │ │ ldrmi r9, [r8], -r1, lsl #22 │ │ │ │ ldclt 0, cr11, [r0, #-8] │ │ │ │ - rsbeq r1, sp, r6, lsr #21 │ │ │ │ - ldrdeq fp, [ip], #-30 @ 0xffffffe2 @ │ │ │ │ + rsbeq r1, sp, lr, lsr #21 │ │ │ │ + rsbeq fp, ip, r6, ror #3 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ blhi 2d60f0 >::_M_default_append(unsigned int)@@Base+0x5352c> │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x0050f8cc │ │ │ │ @ instruction: 0xf8dfb09d │ │ │ │ cdp 5, 11, cr10, cr0, cr12, {6} │ │ │ │ @@ -270643,56 +270643,56 @@ │ │ │ │ mcr2 6, 0, pc, cr6, cr12, {7} @ │ │ │ │ @ instruction: 0xf6f6e7cd │ │ │ │ pushmi {r1, r4, r7, r9, fp, sp, lr, pc} │ │ │ │ @ instruction: 0xe7e74479 │ │ │ │ ldrhteq r3, [r8], #-222 @ 0xffffff22 │ │ │ │ rsbseq r3, r8, sl, lsr #27 │ │ │ │ @ instruction: 0x000011b8 │ │ │ │ - rsbeq r1, sp, r0, lsl ip │ │ │ │ + rsbeq r1, sp, r8, lsl ip │ │ │ │ andeq r1, r0, r4, asr #8 │ │ │ │ - rsbeq r1, sp, sl, lsl #31 │ │ │ │ - rsbeq r1, sp, r0, lsl #18 │ │ │ │ - rsbeq r1, sp, r2, ror #15 │ │ │ │ - rsbeq sl, ip, sl, lsl pc │ │ │ │ + mlseq sp, r2, pc, r1 @ │ │ │ │ + rsbeq r1, sp, r8, lsl #18 │ │ │ │ + rsbeq r1, sp, sl, ror #15 │ │ │ │ + rsbeq sl, ip, r2, lsr #30 │ │ │ │ rsbseq r3, r8, r8, lsr #22 │ │ │ │ - rsbeq r1, sp, lr, ror r7 │ │ │ │ - strhteq sl, [ip], #-230 @ 0xffffff1a │ │ │ │ - rsbeq r1, sp, lr, asr #13 │ │ │ │ - rsbeq sl, ip, r6, lsl #28 │ │ │ │ - strhteq r1, [sp], #-100 @ 0xffffff9c │ │ │ │ - rsbeq sl, ip, ip, ror #27 │ │ │ │ - rsbeq r1, sp, sl, lsl #14 │ │ │ │ - rsbeq r1, sp, r0, ror #12 │ │ │ │ - mlseq ip, r8, sp, sl │ │ │ │ - rsbeq r1, sp, r4, asr #12 │ │ │ │ - rsbeq sl, ip, ip, ror sp │ │ │ │ - rsbeq r1, sp, sl, ror #11 │ │ │ │ - rsbeq sl, ip, r2, lsr #26 │ │ │ │ - rsbeq r1, sp, r8, asr #11 │ │ │ │ - rsbeq sl, ip, r0, lsl #26 │ │ │ │ - rsbeq r1, sp, lr, lsr #11 │ │ │ │ - rsbeq sl, ip, r4, ror #25 │ │ │ │ - mlseq sp, r0, r5, r1 │ │ │ │ - rsbeq sl, ip, r6, asr #25 │ │ │ │ - rsbeq r1, sp, r2, ror r5 │ │ │ │ - rsbeq sl, ip, sl, lsr #25 │ │ │ │ - rsbeq r1, sp, r6, asr r5 │ │ │ │ - rsbeq sl, ip, lr, lsl #25 │ │ │ │ - rsbeq r1, sp, sl, lsr r5 │ │ │ │ - rsbeq sl, ip, r2, ror ip │ │ │ │ - rsbeq r1, sp, r0, lsr #10 │ │ │ │ - rsbeq r1, sp, r0, asr #21 │ │ │ │ - strdeq r1, [sp], #-78 @ 0xffffffb2 @ │ │ │ │ - rsbeq r1, sp, r8, lsr sl │ │ │ │ - rsbeq r1, sp, r6, ror #9 │ │ │ │ - strdeq lr, [ip], #-142 @ 0xffffff72 @ │ │ │ │ + rsbeq r1, sp, r6, lsl #15 │ │ │ │ + strhteq sl, [ip], #-238 @ 0xffffff12 │ │ │ │ + ldrdeq r1, [sp], #-102 @ 0xffffff9a @ │ │ │ │ + rsbeq sl, ip, lr, lsl #28 │ │ │ │ + strhteq r1, [sp], #-108 @ 0xffffff94 │ │ │ │ + strdeq sl, [ip], #-212 @ 0xffffff2c @ │ │ │ │ + rsbeq r1, sp, r2, lsl r7 │ │ │ │ + rsbeq r1, sp, r8, ror #12 │ │ │ │ + rsbeq sl, ip, r0, lsr #27 │ │ │ │ + rsbeq r1, sp, ip, asr #12 │ │ │ │ + rsbeq sl, ip, r4, lsl #27 │ │ │ │ + strdeq r1, [sp], #-82 @ 0xffffffae @ │ │ │ │ + rsbeq sl, ip, sl, lsr #26 │ │ │ │ + ldrdeq r1, [sp], #-80 @ 0xffffffb0 @ │ │ │ │ + rsbeq sl, ip, r8, lsl #26 │ │ │ │ + strhteq r1, [sp], #-86 @ 0xffffffaa │ │ │ │ + rsbeq sl, ip, ip, ror #25 │ │ │ │ + mlseq sp, r8, r5, r1 │ │ │ │ + rsbeq sl, ip, lr, asr #25 │ │ │ │ + rsbeq r1, sp, sl, ror r5 │ │ │ │ + strhteq sl, [ip], #-194 @ 0xffffff3e │ │ │ │ + rsbeq r1, sp, lr, asr r5 │ │ │ │ + mlseq ip, r6, ip, sl │ │ │ │ + rsbeq r1, sp, r2, asr #10 │ │ │ │ + rsbeq sl, ip, sl, ror ip │ │ │ │ + rsbeq r1, sp, r8, lsr #10 │ │ │ │ + rsbeq r1, sp, r8, asr #21 │ │ │ │ + rsbeq r1, sp, r6, lsl #10 │ │ │ │ rsbeq r1, sp, r0, asr #20 │ │ │ │ - strhteq r1, [sp], #-78 @ 0xffffffb2 │ │ │ │ - ldrdeq r1, [sp], #-174 @ 0xffffff52 @ │ │ │ │ - rsbeq lr, ip, r8, asr #17 │ │ │ │ + rsbeq r1, sp, lr, ror #9 │ │ │ │ + rsbeq lr, ip, r6, lsl #18 │ │ │ │ + rsbeq r1, sp, r8, asr #20 │ │ │ │ + rsbeq r1, sp, r6, asr #9 │ │ │ │ + rsbeq r1, sp, r6, ror #21 │ │ │ │ + ldrdeq lr, [ip], #-128 @ 0xffffff80 @ │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x0030f8cc │ │ │ │ ldrmi fp, [sl], fp, lsr #1 │ │ │ │ sbfxcc pc, pc, #17, #13 │ │ │ │ ldrmi r4, [r4], -r3, lsl #13 │ │ │ │ @@ -271186,62 +271186,62 @@ │ │ │ │ ldmdami r5!, {r0, r3, r8, fp, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf6fc4478 │ │ │ │ ldrb pc, [pc, #2501] @ 11c451 @ │ │ │ │ @ instruction: 0x000011b8 │ │ │ │ rsbseq r3, r8, r2, lsr #14 │ │ │ │ rsbseq r3, r8, r0, lsl r7 │ │ │ │ rsbseq r3, r8, sl, asr #13 │ │ │ │ - rsbeq lr, ip, r0, lsr r3 │ │ │ │ - rsbeq r1, sp, r2, lsr #5 │ │ │ │ - rsbeq fp, ip, r8, ror r5 │ │ │ │ + rsbeq lr, ip, r8, lsr r3 │ │ │ │ + rsbeq r1, sp, sl, lsr #5 │ │ │ │ + rsbeq fp, ip, r0, lsl #11 │ │ │ │ + rsbeq r8, ip, ip, ror #9 │ │ │ │ rsbeq r8, ip, r4, ror #9 │ │ │ │ - ldrdeq r8, [ip], #-76 @ 0xffffffb4 @ │ │ │ │ - ldrdeq r1, [sp], #-22 @ 0xffffffea @ │ │ │ │ - rsbeq sl, ip, ip, lsl #18 │ │ │ │ - strhteq r1, [sp], #-26 @ 0xffffffe6 │ │ │ │ - strdeq sl, [ip], #-128 @ 0xffffff80 @ │ │ │ │ - rsbeq fp, ip, r8, lsl #10 │ │ │ │ - rsbeq lr, ip, r4, ror #31 │ │ │ │ - ldrdeq r1, [sp], #-26 @ 0xffffffe6 @ │ │ │ │ - rsbeq r1, sp, r6, ror #2 │ │ │ │ - mlseq sp, sl, r0, r1 │ │ │ │ - rsbeq sl, ip, lr, asr #15 │ │ │ │ - rsbeq r1, sp, sl, ror r0 │ │ │ │ - rsbeq r9, ip, r6, asr ip │ │ │ │ - rsbeq r1, sp, sl, asr r0 │ │ │ │ - mlseq ip, r0, r7, sl │ │ │ │ - rsbeq r1, sp, r8, lsr r7 │ │ │ │ - rsbeq r1, sp, r6, lsr #32 │ │ │ │ - rsbeq sl, ip, sl, asr r7 │ │ │ │ - rsbeq r1, sp, r0 │ │ │ │ - rsbeq sl, ip, r6, lsr r7 │ │ │ │ - rsbeq r0, sp, r2, ror #31 │ │ │ │ - rsbeq sl, ip, r6, lsl r7 │ │ │ │ + ldrdeq r1, [sp], #-30 @ 0xffffffe2 @ │ │ │ │ + rsbeq sl, ip, r4, lsl r9 │ │ │ │ + rsbeq r1, sp, r2, asr #3 │ │ │ │ + strdeq sl, [ip], #-136 @ 0xffffff78 @ │ │ │ │ + rsbeq fp, ip, r0, lsl r5 │ │ │ │ + rsbeq lr, ip, ip, ror #31 │ │ │ │ + rsbeq r1, sp, r2, ror #3 │ │ │ │ + rsbeq r1, sp, lr, ror #2 │ │ │ │ + rsbeq r1, sp, r2, lsr #1 │ │ │ │ + ldrdeq sl, [ip], #-118 @ 0xffffff8a @ │ │ │ │ + rsbeq r1, sp, r2, lsl #1 │ │ │ │ + rsbeq r9, ip, lr, asr ip │ │ │ │ + rsbeq r1, sp, r2, rrx │ │ │ │ + mlseq ip, r8, r7, sl │ │ │ │ + rsbeq r1, sp, r0, asr #14 │ │ │ │ + rsbeq r1, sp, lr, lsr #32 │ │ │ │ + rsbeq sl, ip, r2, ror #14 │ │ │ │ + rsbeq r1, sp, r8 │ │ │ │ + rsbeq sl, ip, lr, lsr r7 │ │ │ │ + rsbeq r0, sp, sl, ror #31 │ │ │ │ + rsbeq sl, ip, lr, lsl r7 │ │ │ │ andeq r0, r0, r8, lsr #26 │ │ │ │ strdeq r0, [r0], -ip │ │ │ │ muleq r0, r4, pc @ │ │ │ │ - rsbeq r0, sp, ip, asr pc │ │ │ │ - mlseq ip, r4, r6, sl │ │ │ │ - rsbeq r0, sp, sl, lsr #30 │ │ │ │ - rsbeq sl, ip, r0, ror #12 │ │ │ │ - rsbeq r0, sp, r0, lsl pc │ │ │ │ - rsbeq sl, ip, r6, asr #12 │ │ │ │ - rsbeq r0, sp, ip, asr pc │ │ │ │ - rsbeq r0, sp, r8, lsr sp │ │ │ │ - rsbeq sl, ip, lr, ror #8 │ │ │ │ - rsbeq r0, sp, lr, lsr #25 │ │ │ │ - rsbeq sl, ip, r6, ror #7 │ │ │ │ - rsbeq r0, sp, lr, lsl #25 │ │ │ │ - rsbeq sl, ip, r6, asr #7 │ │ │ │ - rsbeq r0, sp, r4, ror ip │ │ │ │ - rsbeq sl, ip, ip, lsr #7 │ │ │ │ - rsbeq r0, sp, r8, asr ip │ │ │ │ - mlseq ip, r0, r3, sl │ │ │ │ - rsbeq r0, sp, sl, lsr ip │ │ │ │ - rsbeq r0, sp, r4, asr ip │ │ │ │ + rsbeq r0, sp, r4, ror #30 │ │ │ │ + mlseq ip, ip, r6, sl │ │ │ │ + rsbeq r0, sp, r2, lsr pc │ │ │ │ + rsbeq sl, ip, r8, ror #12 │ │ │ │ + rsbeq r0, sp, r8, lsl pc │ │ │ │ + rsbeq sl, ip, lr, asr #12 │ │ │ │ + rsbeq r0, sp, r4, ror #30 │ │ │ │ + rsbeq r0, sp, r0, asr #26 │ │ │ │ + rsbeq sl, ip, r6, ror r4 │ │ │ │ + strhteq r0, [sp], #-198 @ 0xffffff3a │ │ │ │ + rsbeq sl, ip, lr, ror #7 │ │ │ │ + mlseq sp, r6, ip, r0 │ │ │ │ + rsbeq sl, ip, lr, asr #7 │ │ │ │ + rsbeq r0, sp, ip, ror ip │ │ │ │ + strhteq sl, [ip], #-52 @ 0xffffffcc │ │ │ │ + rsbeq r0, sp, r0, ror #24 │ │ │ │ + mlseq ip, r8, r3, sl │ │ │ │ + rsbeq r0, sp, r2, asr #24 │ │ │ │ + rsbeq r0, sp, ip, asr ip │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ blhi 25701c │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x0018f8cc │ │ │ │ cdp 0, 11, cr11, cr0, cr13, {5} │ │ │ │ strmi r8, [r4], -r0, asr #22 │ │ │ │ @@ -271442,37 +271442,37 @@ │ │ │ │ tstls sl, #93323264 @ 0x5900000 │ │ │ │ blx ff459e58 │ │ │ │ @ instruction: 0xf0402801 │ │ │ │ blls 83c144 │ │ │ │ ldmdb r5, {r9, sp}^ │ │ │ │ bl 1dc2a0 │ │ │ │ stmib r3, {r1, r2, r6, r7, r8, r9}^ │ │ │ │ - blls 85c2a0 │ │ │ │ + blls 85c2a0 │ │ │ │ eorcs pc, r6, r3, asr #16 │ │ │ │ strb r3, [r4, r1, lsl #12] │ │ │ │ andhi pc, r0, pc, lsr #7 │ │ │ │ @ instruction: 0xffffffff │ │ │ │ svcvc 0x00efffff │ │ │ │ @ instruction: 0x00782e90 │ │ │ │ @ instruction: 0x000011b8 │ │ │ │ - rsbeq r0, sp, r4, ror #25 │ │ │ │ - mlseq sp, lr, sl, r0 │ │ │ │ - rsbeq sp, ip, r0, ror #15 │ │ │ │ - mlseq sp, r6, r1, r1 │ │ │ │ + rsbeq r0, sp, ip, ror #25 │ │ │ │ + rsbeq r0, sp, r6, lsr #21 │ │ │ │ + rsbeq sp, ip, r8, ror #15 │ │ │ │ + mlseq sp, lr, r1, r1 │ │ │ │ rsbseq r2, r8, r0, asr #27 │ │ │ │ - rsbeq r0, sp, lr, lsr #20 │ │ │ │ - rsbeq r1, sp, lr, asr #32 │ │ │ │ - rsbeq sp, ip, r0, ror r7 │ │ │ │ - strhteq r0, [sp], #-144 @ 0xffffff70 │ │ │ │ - rsbeq sp, ip, r6, ror #13 │ │ │ │ - rsbeq r1, sp, r4, lsl r1 │ │ │ │ - rsbeq r0, sp, r8, asr r9 │ │ │ │ - mlseq ip, r0, r0, sl │ │ │ │ - rsbeq sp, ip, r4, lsr #13 │ │ │ │ - mlseq sp, lr, r9, r0 │ │ │ │ + rsbeq r0, sp, r6, lsr sl │ │ │ │ + rsbeq r1, sp, r6, asr r0 │ │ │ │ + rsbeq sp, ip, r8, ror r7 │ │ │ │ + strhteq r0, [sp], #-152 @ 0xffffff68 │ │ │ │ + rsbeq sp, ip, lr, ror #13 │ │ │ │ + rsbeq r1, sp, ip, lsl r1 │ │ │ │ + rsbeq r0, sp, r0, ror #18 │ │ │ │ + mlseq ip, r8, r0, sl │ │ │ │ + rsbeq sp, ip, ip, lsr #13 │ │ │ │ + rsbeq r0, sp, r6, lsr #19 │ │ │ │ vadd.i8 q10, q9, q4 │ │ │ │ andsls r6, r4, #1073741843 @ 0x40000013 │ │ │ │ andcc r4, ip, r8, ror r4 │ │ │ │ mcr2 6, 6, pc, cr6, cr11, {7} @ │ │ │ │ stmiami r5, {r2, r4, r9, fp, ip, pc}^ │ │ │ │ movwcs lr, #2514 @ 0x9d2 │ │ │ │ @ instruction: 0xf6fb4478 │ │ │ │ @@ -271666,41 +271666,41 @@ │ │ │ │ andcc r4, ip, r8, ror r4 │ │ │ │ stc2l 6, cr15, [r6, #-1004] @ 0xfffffc14 │ │ │ │ @ instruction: 0xf04f481e │ │ │ │ ldrbtmi r3, [r8], #-511 @ 0xfffffe01 │ │ │ │ mcr2 6, 0, pc, cr0, cr11, {7} @ │ │ │ │ @ instruction: 0xf6f5e7cf │ │ │ │ svclt 0x0000ea8c │ │ │ │ - strhteq r0, [sp], #-116 @ 0xffffff8c │ │ │ │ - strdeq r0, [sp], #-232 @ 0xffffff18 @ │ │ │ │ - rsbeq r0, sp, r2, ror #13 │ │ │ │ - rsbeq r9, ip, sl, lsl lr │ │ │ │ - rsbeq r0, sp, r4, asr #13 │ │ │ │ - rsbeq r9, ip, r4, lsl #28 │ │ │ │ - rsbeq r0, sp, lr, asr #12 │ │ │ │ - rsbeq r9, ip, r6, lsl #27 │ │ │ │ - rsbeq r0, sp, r2, lsr #13 │ │ │ │ - rsbeq r0, sp, r4, lsr #11 │ │ │ │ - ldrdeq r9, [ip], #-204 @ 0xffffff34 @ │ │ │ │ - rsbeq r0, sp, r8, lsl #11 │ │ │ │ - rsbeq r0, sp, r8, lsr #22 │ │ │ │ - rsbeq r0, sp, lr, asr r5 │ │ │ │ - mlseq sp, r8, sl, r0 │ │ │ │ - rsbeq r0, sp, lr, lsr r5 │ │ │ │ - rsbeq sp, ip, r2, asr r9 │ │ │ │ - mlseq sp, r4, sl, r0 │ │ │ │ - rsbeq r0, sp, r2, lsl r5 │ │ │ │ - rsbeq r9, ip, r8, asr #24 │ │ │ │ - strdeq r0, [sp], #-66 @ 0xffffffbe @ │ │ │ │ - rsbeq r9, ip, r8, lsr #24 │ │ │ │ - strdeq sp, [ip], #-142 @ 0xffffff72 @ │ │ │ │ - ldrdeq r0, [sp], #-64 @ 0xffffffc0 @ │ │ │ │ - rsbeq r9, ip, r6, lsl #24 │ │ │ │ - strhteq r0, [sp], #-68 @ 0xffffffbc │ │ │ │ - rsbeq r9, ip, sl, ror #23 │ │ │ │ + strhteq r0, [sp], #-124 @ 0xffffff84 │ │ │ │ + rsbeq r0, sp, r0, lsl #30 │ │ │ │ + rsbeq r0, sp, sl, ror #13 │ │ │ │ + rsbeq r9, ip, r2, lsr #28 │ │ │ │ + rsbeq r0, sp, ip, asr #13 │ │ │ │ + rsbeq r9, ip, ip, lsl #28 │ │ │ │ + rsbeq r0, sp, r6, asr r6 │ │ │ │ + rsbeq r9, ip, lr, lsl #27 │ │ │ │ + rsbeq r0, sp, sl, lsr #13 │ │ │ │ + rsbeq r0, sp, ip, lsr #11 │ │ │ │ + rsbeq r9, ip, r4, ror #25 │ │ │ │ + mlseq sp, r0, r5, r0 │ │ │ │ + rsbeq r0, sp, r0, lsr fp │ │ │ │ + rsbeq r0, sp, r6, ror #10 │ │ │ │ + rsbeq r0, sp, r0, lsr #21 │ │ │ │ + rsbeq r0, sp, r6, asr #10 │ │ │ │ + rsbeq sp, ip, sl, asr r9 │ │ │ │ + mlseq sp, ip, sl, r0 │ │ │ │ + rsbeq r0, sp, sl, lsl r5 │ │ │ │ + rsbeq r9, ip, r0, asr ip │ │ │ │ + strdeq r0, [sp], #-74 @ 0xffffffb6 @ │ │ │ │ + rsbeq r9, ip, r0, lsr ip │ │ │ │ + rsbeq sp, ip, r6, lsl #18 │ │ │ │ + ldrdeq r0, [sp], #-72 @ 0xffffffb8 @ │ │ │ │ + rsbeq r9, ip, lr, lsl #24 │ │ │ │ + strhteq r0, [sp], #-76 @ 0xffffffb4 │ │ │ │ + strdeq r9, [ip], #-178 @ 0xffffff4e @ │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ blhi 1d7748 │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ cdpeq 8, 15, cr15, cr0, cr12, {6} │ │ │ │ @ instruction: 0xf8dfb0b9 │ │ │ │ strcs r4, [r0, #-1140] @ 0xfffffb8c │ │ │ │ @@ -271985,26 +271985,26 @@ │ │ │ │ tstcs r8, #3620864 @ 0x374000 │ │ │ │ @ instruction: 0xf0379401 │ │ │ │ @ instruction: 0xe622f31f │ │ │ │ andhi pc, r0, pc, lsr #7 │ │ │ │ ... │ │ │ │ rsbseq r2, r8, ip, ror #14 │ │ │ │ @ instruction: 0x000011b8 │ │ │ │ - rsbeq r9, ip, lr, lsr #1 │ │ │ │ - rsbeq r0, sp, r8, ror r3 │ │ │ │ - rsbeq r0, sp, r0, lsl #23 │ │ │ │ + strhteq r9, [ip], #-6 │ │ │ │ + rsbeq r0, sp, r0, lsl #7 │ │ │ │ + rsbeq r0, sp, r8, lsl #23 │ │ │ │ ldrhteq r2, [r8], #-110 @ 0xffffff92 │ │ │ │ - rsbeq r0, sp, lr, asr #5 │ │ │ │ - rsbeq r0, sp, r6, lsl #22 │ │ │ │ - rsbeq r0, sp, sl, lsr #5 │ │ │ │ - rsbeq r9, ip, r2, ror #19 │ │ │ │ - mlseq sp, r0, r2, r0 │ │ │ │ - rsbeq r0, sp, r4, lsl #22 │ │ │ │ - rsbeq r0, sp, r4, lsl #5 │ │ │ │ - mlseq sp, r0, r0, r0 │ │ │ │ + ldrdeq r0, [sp], #-38 @ 0xffffffda @ │ │ │ │ + rsbeq r0, sp, lr, lsl #22 │ │ │ │ + strhteq r0, [sp], #-34 @ 0xffffffde │ │ │ │ + rsbeq r9, ip, sl, ror #19 │ │ │ │ + mlseq sp, r8, r2, r0 │ │ │ │ + rsbeq r0, sp, ip, lsl #22 │ │ │ │ + rsbeq r0, sp, ip, lsl #5 │ │ │ │ + mlseq sp, r8, r0, r0 │ │ │ │ stmdbeq r2, {r2, r8, ip, sp, lr, pc} │ │ │ │ blls 625f54 │ │ │ │ @ instruction: 0xf503685b │ │ │ │ ldc 3, cr6, [r3, #696] @ 0x2b8 │ │ │ │ vmov.f64 d7, #16 @ 0x40800000 4.0 │ │ │ │ @ instruction: 0xf10d6b47 │ │ │ │ ldmdals r4, {r2, r4, r5, r7, r9, fp} │ │ │ │ @@ -272279,56 +272279,56 @@ │ │ │ │ stmdami lr!, {r0, r2, r6, r7, r8, r9, sl, sp, lr, pc} │ │ │ │ ldrbtmi r4, [r8], #-1569 @ 0xfffff9df │ │ │ │ @ instruction: 0xf6fb300c │ │ │ │ stmdami ip!, {r0, r1, r2, r4, r5, r6, fp, ip, sp, lr, pc} │ │ │ │ mvnscc pc, pc, asr #32 │ │ │ │ @ instruction: 0xf6fb4478 │ │ │ │ @ instruction: 0xe7b8f931 │ │ │ │ - rsbeq pc, ip, lr, lsl #30 │ │ │ │ - rsbeq r8, ip, r8, lsl #26 │ │ │ │ - rsbeq pc, ip, ip, asr #29 │ │ │ │ - rsbeq r0, sp, r8, lsr #13 │ │ │ │ - strhteq pc, [ip], #-226 @ 0xffffff1e @ │ │ │ │ - rsbeq r9, ip, sl, ror #11 │ │ │ │ - mlseq ip, r4, lr, pc @ │ │ │ │ - rsbeq r9, ip, ip, asr #11 │ │ │ │ - mlseq ip, r4, sp, pc @ │ │ │ │ - rsbeq r0, sp, r4, asr #10 │ │ │ │ - rsbeq pc, ip, r0, ror sp @ │ │ │ │ - rsbeq r8, ip, ip, lsr fp │ │ │ │ - rsbeq pc, ip, r2, asr sp @ │ │ │ │ - rsbeq r0, sp, r8, ror #13 │ │ │ │ - rsbeq pc, ip, r8, lsl sp @ │ │ │ │ - rsbeq r0, sp, ip, ror r6 │ │ │ │ - ldrdeq pc, [ip], #-206 @ 0xffffff32 @ │ │ │ │ - rsbeq r9, ip, r6, lsl r4 │ │ │ │ - rsbeq pc, ip, r0, asr #25 │ │ │ │ - strdeq r0, [sp], #-80 @ 0xffffffb0 @ │ │ │ │ - rsbeq pc, ip, r6, lsr #25 │ │ │ │ - rsbeq r0, sp, lr, asr r5 │ │ │ │ - rsbeq pc, ip, r4, lsl ip @ │ │ │ │ - rsbeq r0, sp, ip, lsl r5 │ │ │ │ - strdeq pc, [ip], #-186 @ 0xffffff46 @ │ │ │ │ - ldrdeq r0, [sp], #-74 @ 0xffffffb6 @ │ │ │ │ - rsbeq pc, ip, r0, ror #23 │ │ │ │ - rsbeq r9, ip, r8, lsl r3 │ │ │ │ - rsbeq pc, ip, r0, asr #23 │ │ │ │ - rsbeq r0, sp, r2, lsr #11 │ │ │ │ - rsbeq pc, ip, r2, lsr #23 │ │ │ │ - ldrdeq r9, [ip], #-40 @ 0xffffffd8 @ │ │ │ │ - rsbeq pc, ip, r2, lsl #23 │ │ │ │ - strhteq r9, [ip], #-40 @ 0xffffffd8 │ │ │ │ - rsbeq pc, ip, r4, ror #22 │ │ │ │ - mlseq ip, sl, r2, r9 │ │ │ │ - rsbeq pc, ip, sl, asr #22 │ │ │ │ - rsbeq r9, ip, r0, lsl #5 │ │ │ │ - rsbeq pc, ip, r0, lsr fp @ │ │ │ │ - rsbeq r9, ip, r6, ror #4 │ │ │ │ - rsbeq pc, ip, r6, lsl fp @ │ │ │ │ - rsbeq r9, ip, ip, asr #4 │ │ │ │ + rsbeq pc, ip, r6, lsl pc @ │ │ │ │ + rsbeq r8, ip, r0, lsl sp │ │ │ │ + ldrdeq pc, [ip], #-228 @ 0xffffff1c @ │ │ │ │ + strhteq r0, [sp], #-96 @ 0xffffffa0 │ │ │ │ + strhteq pc, [ip], #-234 @ 0xffffff16 @ │ │ │ │ + strdeq r9, [ip], #-82 @ 0xffffffae @ │ │ │ │ + mlseq ip, ip, lr, pc @ │ │ │ │ + ldrdeq r9, [ip], #-84 @ 0xffffffac @ │ │ │ │ + mlseq ip, ip, sp, pc @ │ │ │ │ + rsbeq r0, sp, ip, asr #10 │ │ │ │ + rsbeq pc, ip, r8, ror sp @ │ │ │ │ + rsbeq r8, ip, r4, asr #22 │ │ │ │ + rsbeq pc, ip, sl, asr sp @ │ │ │ │ + strdeq r0, [sp], #-96 @ 0xffffffa0 @ │ │ │ │ + rsbeq pc, ip, r0, lsr #26 │ │ │ │ + rsbeq r0, sp, r4, lsl #13 │ │ │ │ + rsbeq pc, ip, r6, ror #25 │ │ │ │ + rsbeq r9, ip, lr, lsl r4 │ │ │ │ + rsbeq pc, ip, r8, asr #25 │ │ │ │ + strdeq r0, [sp], #-88 @ 0xffffffa8 @ │ │ │ │ + rsbeq pc, ip, lr, lsr #25 │ │ │ │ + rsbeq r0, sp, r6, ror #10 │ │ │ │ + rsbeq pc, ip, ip, lsl ip @ │ │ │ │ + rsbeq r0, sp, r4, lsr #10 │ │ │ │ + rsbeq pc, ip, r2, lsl #24 │ │ │ │ + rsbeq r0, sp, r2, ror #9 │ │ │ │ + rsbeq pc, ip, r8, ror #23 │ │ │ │ + rsbeq r9, ip, r0, lsr #6 │ │ │ │ + rsbeq pc, ip, r8, asr #23 │ │ │ │ + rsbeq r0, sp, sl, lsr #11 │ │ │ │ + rsbeq pc, ip, sl, lsr #23 │ │ │ │ + rsbeq r9, ip, r0, ror #5 │ │ │ │ + rsbeq pc, ip, sl, lsl #23 │ │ │ │ + rsbeq r9, ip, r0, asr #5 │ │ │ │ + rsbeq pc, ip, ip, ror #22 │ │ │ │ + rsbeq r9, ip, r2, lsr #5 │ │ │ │ + rsbeq pc, ip, r2, asr fp @ │ │ │ │ + rsbeq r9, ip, r8, lsl #5 │ │ │ │ + rsbeq pc, ip, r8, lsr fp @ │ │ │ │ + rsbeq r9, ip, lr, ror #4 │ │ │ │ + rsbeq pc, ip, lr, lsl fp @ │ │ │ │ + rsbeq r9, ip, r4, asr r2 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ bl fec73e64 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addslt r0, r4, r8, lsr #31 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ strls r9, [r0], #-3094 @ 0xfffff3ea │ │ │ │ strls r9, [r1], #-3095 @ 0xfffff3e9 │ │ │ │ @@ -272354,16 +272354,16 @@ │ │ │ │ andcc r4, ip, r8, ror r4 │ │ │ │ @ instruction: 0xffe4f6fa │ │ │ │ ldmdbls r3, {r0, r2, fp, lr} │ │ │ │ @ instruction: 0xf6fb4478 │ │ │ │ blls 61af54 │ │ │ │ andslt r4, r4, r8, lsl r6 │ │ │ │ svclt 0x0000bd10 │ │ │ │ - strdeq pc, [ip], #-144 @ 0xffffff70 @ │ │ │ │ - rsbeq r9, ip, r8, lsr #2 │ │ │ │ + strdeq pc, [ip], #-152 @ 0xffffff68 @ │ │ │ │ + rsbeq r9, ip, r0, lsr r1 │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r0 │ │ │ │ stc 12, cr5, [sp, #-512]! @ 0xfffffe00 │ │ │ │ bl fec7f8fc │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldrdlt r0, [r5], r0 @ │ │ │ │ stmiavs r8, {r0, r2, r9, sl, lr}^ │ │ │ │ cdp 6, 11, cr4, cr0, cr12, {0} │ │ │ │ @@ -272493,32 +272493,32 @@ │ │ │ │ ldrbtmi r7, [r8], #-259 @ 0xfffffefd │ │ │ │ @ instruction: 0xf6fa300c │ │ │ │ ldmdami r5, {r0, r2, r3, r6, r7, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf6fa4478 │ │ │ │ strb pc, [r9, r9, lsl #31] @ │ │ │ │ @ instruction: 0xffffffff │ │ │ │ svcvc 0x00efffff │ │ │ │ - rsbeq pc, ip, r2, ror fp @ │ │ │ │ - strdeq pc, [ip], #-128 @ 0xffffff80 @ │ │ │ │ - rsbeq r9, ip, r8, lsr #32 │ │ │ │ - strhteq pc, [ip], #-128 @ 0xffffff80 @ │ │ │ │ - rsbeq r8, ip, r8, ror #31 │ │ │ │ - rsbeq pc, ip, r0, asr r8 @ │ │ │ │ - rsbeq r8, ip, r8, lsl #31 │ │ │ │ - rsbeq pc, ip, r6, lsr r8 @ │ │ │ │ - rsbeq ip, ip, r4, lsl #11 │ │ │ │ - rsbeq pc, ip, r6, asr #30 │ │ │ │ - rsbeq pc, ip, r8, lsl #16 │ │ │ │ - rsbeq r8, ip, r0, asr #30 │ │ │ │ - rsbeq pc, ip, lr, ror #15 │ │ │ │ - rsbeq pc, ip, r0, asr #19 │ │ │ │ - ldrdeq pc, [ip], #-118 @ 0xffffff8a @ │ │ │ │ - rsbeq ip, ip, r0, lsr r5 │ │ │ │ - rsbeq pc, ip, r2, asr #15 │ │ │ │ - ldrdeq pc, [ip], #-124 @ 0xffffff84 @ │ │ │ │ + rsbeq pc, ip, sl, ror fp @ │ │ │ │ + strdeq pc, [ip], #-136 @ 0xffffff78 @ │ │ │ │ + rsbeq r9, ip, r0, lsr r0 │ │ │ │ + strhteq pc, [ip], #-136 @ 0xffffff78 @ │ │ │ │ + strdeq r8, [ip], #-240 @ 0xffffff10 @ │ │ │ │ + rsbeq pc, ip, r8, asr r8 @ │ │ │ │ + mlseq ip, r0, pc, r8 @ │ │ │ │ + rsbeq pc, ip, lr, lsr r8 @ │ │ │ │ + rsbeq ip, ip, ip, lsl #11 │ │ │ │ + rsbeq pc, ip, lr, asr #30 │ │ │ │ + rsbeq pc, ip, r0, lsl r8 @ │ │ │ │ + rsbeq r8, ip, r8, asr #30 │ │ │ │ + strdeq pc, [ip], #-118 @ 0xffffff8a @ │ │ │ │ + rsbeq pc, ip, r8, asr #19 │ │ │ │ + ldrdeq pc, [ip], #-126 @ 0xffffff82 @ │ │ │ │ + rsbeq ip, ip, r8, lsr r5 │ │ │ │ + rsbeq pc, ip, sl, asr #15 │ │ │ │ + rsbeq pc, ip, r4, ror #15 │ │ │ │ mvnsmi lr, #737280 @ 0xb4000 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ blhi 1d8414 │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00a0f8cc │ │ │ │ bmi ff72e9ac │ │ │ │ blmi ff72e7e0 │ │ │ │ @@ -272735,34 +272735,34 @@ │ │ │ │ @ instruction: 0x46214819 │ │ │ │ @ instruction: 0xf6fa4478 │ │ │ │ ldr pc, [sp, r9, lsr #27]! │ │ │ │ @ instruction: 0xffffffff │ │ │ │ svcvc 0x00efffff │ │ │ │ rsbseq r1, r8, r0, lsr #21 │ │ │ │ @ instruction: 0x000011b8 │ │ │ │ - strdeq pc, [ip], #-130 @ 0xffffff7e @ │ │ │ │ + strdeq pc, [ip], #-138 @ 0xffffff76 @ │ │ │ │ rsbseq r1, r8, r2, lsr sl │ │ │ │ - mlseq ip, lr, r6, pc @ │ │ │ │ - rsbeq pc, ip, r4, ror #27 │ │ │ │ - rsbeq pc, ip, ip, lsl r5 @ │ │ │ │ - rsbeq r8, ip, r4, asr ip │ │ │ │ - ldrdeq pc, [ip], #-64 @ 0xffffffc0 @ │ │ │ │ - rsbeq r8, ip, r8, lsl #24 │ │ │ │ - rsbeq pc, ip, r0, lsr #9 │ │ │ │ - ldrdeq r8, [ip], #-184 @ 0xffffff48 @ │ │ │ │ - rsbeq pc, ip, r6, lsl #9 │ │ │ │ - strhteq r8, [ip], #-190 @ 0xffffff42 │ │ │ │ - rsbeq pc, ip, lr, ror #8 │ │ │ │ - rsbeq r8, ip, r6, lsr #23 │ │ │ │ - rsbeq pc, ip, r8, lsr r4 @ │ │ │ │ - rsbeq r8, ip, r0, ror fp │ │ │ │ - rsbeq pc, ip, lr, lsl r4 @ │ │ │ │ - rsbeq r8, ip, r6, asr fp │ │ │ │ - rsbeq pc, ip, r4, lsl #8 │ │ │ │ - rsbeq r8, ip, ip, lsr fp │ │ │ │ + rsbeq pc, ip, r6, lsr #13 │ │ │ │ + rsbeq pc, ip, ip, ror #27 │ │ │ │ + rsbeq pc, ip, r4, lsr #10 │ │ │ │ + rsbeq r8, ip, ip, asr ip │ │ │ │ + ldrdeq pc, [ip], #-72 @ 0xffffffb8 @ │ │ │ │ + rsbeq r8, ip, r0, lsl ip │ │ │ │ + rsbeq pc, ip, r8, lsr #9 │ │ │ │ + rsbeq r8, ip, r0, ror #23 │ │ │ │ + rsbeq pc, ip, lr, lsl #9 │ │ │ │ + rsbeq r8, ip, r6, asr #23 │ │ │ │ + rsbeq pc, ip, r6, ror r4 @ │ │ │ │ + rsbeq r8, ip, lr, lsr #23 │ │ │ │ + rsbeq pc, ip, r0, asr #8 │ │ │ │ + rsbeq r8, ip, r8, ror fp │ │ │ │ + rsbeq pc, ip, r6, lsr #8 │ │ │ │ + rsbeq r8, ip, lr, asr fp │ │ │ │ + rsbeq pc, ip, ip, lsl #8 │ │ │ │ + rsbeq r8, ip, r4, asr #22 │ │ │ │ vtst.8 d20, d2, d11 │ │ │ │ ldrbtmi r7, [r8], #-304 @ 0xfffffed0 │ │ │ │ @ instruction: 0xf6fa300c │ │ │ │ ldmdbmi r9, {r0, r4, r5, r7, sl, fp, ip, sp, lr, pc} │ │ │ │ ldmdami r9, {r0, r3, r4, r5, r6, sl, lr} │ │ │ │ blcs 758488 │ │ │ │ ldrbtmi r9, [r8], #-256 @ 0xffffff00 │ │ │ │ @@ -272783,23 +272783,23 @@ │ │ │ │ andcc r4, ip, r8, ror r4 │ │ │ │ stc2 6, cr15, [sl], {250} @ 0xfa │ │ │ │ ldrbtmi r4, [r8], #-2060 @ 0xfffff7f4 │ │ │ │ stc2l 6, cr15, [r6, #-1000] @ 0xfffffc18 │ │ │ │ streq pc, [r8], #-111 @ 0xffffff91 │ │ │ │ @ instruction: 0xf6f4e758 │ │ │ │ svclt 0x0000e9d0 │ │ │ │ - rsbeq pc, ip, sl, lsl #7 │ │ │ │ - ldrdeq ip, [ip], #-8 @ │ │ │ │ - rsbeq pc, ip, r6, lsl #22 │ │ │ │ - rsbeq pc, ip, r8, ror #6 │ │ │ │ - rsbeq pc, ip, sl, lsr r5 @ │ │ │ │ - rsbeq pc, ip, r0, asr r3 @ │ │ │ │ - rsbeq ip, ip, sl, lsr #1 │ │ │ │ - rsbeq pc, ip, ip, lsr r3 @ │ │ │ │ - rsbeq pc, ip, r6, asr r3 @ │ │ │ │ + mlseq ip, r2, r3, pc @ │ │ │ │ + rsbeq ip, ip, r0, ror #1 │ │ │ │ + rsbeq pc, ip, lr, lsl #22 │ │ │ │ + rsbeq pc, ip, r0, ror r3 @ │ │ │ │ + rsbeq pc, ip, r2, asr #10 │ │ │ │ + rsbeq pc, ip, r8, asr r3 @ │ │ │ │ + strhteq ip, [ip], #-2 │ │ │ │ + rsbeq pc, ip, r4, asr #6 │ │ │ │ + rsbeq pc, ip, lr, asr r3 @ │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ bl fec745c0 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ stmiavs r8, {r3, r4, r5, r6, r7, r8, r9, sl, fp}^ │ │ │ │ vsubhn.i32 d20, q3, q6 │ │ │ │ stmdbmi sl, {r0, r2, r4, r7, r8, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf6f44479 │ │ │ │ @@ -272808,17 +272808,17 @@ │ │ │ │ stmdami r7, {r4, r8, sl, fp, ip, sp, pc} │ │ │ │ cmppvc r7, r2, asr #4 @ p-variant is OBSOLETE │ │ │ │ andcc r4, ip, r8, ror r4 │ │ │ │ mrrc2 6, 15, pc, r4, cr10 @ │ │ │ │ ldrbtmi r4, [r8], #-2052 @ 0xfffff7fc │ │ │ │ ldc2 6, cr15, [r0, #-1000] @ 0xfffffc18 │ │ │ │ ldclt 0, cr2, [r0, #-0] │ │ │ │ - strhteq pc, [ip], #-64 @ 0xffffffc0 @ │ │ │ │ - ldrdeq pc, [ip], #-32 @ 0xffffffe0 @ │ │ │ │ - rsbeq pc, ip, r2, lsr #9 │ │ │ │ + strhteq pc, [ip], #-72 @ 0xffffffb8 @ │ │ │ │ + ldrdeq pc, [ip], #-40 @ 0xffffffd8 @ │ │ │ │ + rsbeq pc, ip, sl, lsr #9 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ bl fec7460c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ stmiavs r8, {r3, r4, r5, r6, r7, r8, r9, sl, fp}^ │ │ │ │ vsubhn.i32 d20, q3, q6 │ │ │ │ stmdbmi sl, {r0, r1, r2, r3, r5, r6, r8, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf6f44479 │ │ │ │ @@ -272827,17 +272827,17 @@ │ │ │ │ stmdami r7, {r4, r8, sl, fp, ip, sp, pc} │ │ │ │ cmppvc pc, r2, asr #4 @ p-variant is OBSOLETE │ │ │ │ andcc r4, ip, r8, ror r4 │ │ │ │ stc2 6, cr15, [lr], #-1000 @ 0xfffffc18 │ │ │ │ ldrbtmi r4, [r8], #-2052 @ 0xfffff7fc │ │ │ │ stc2l 6, cr15, [sl], #1000 @ 0x3e8 │ │ │ │ ldclt 0, cr2, [r0, #-0] │ │ │ │ - rsbeq pc, ip, r4, ror #8 │ │ │ │ - rsbeq pc, ip, r4, lsl #5 │ │ │ │ - rsbeq pc, ip, r6, asr r4 @ │ │ │ │ + rsbeq pc, ip, ip, ror #8 │ │ │ │ + rsbeq pc, ip, ip, lsl #5 │ │ │ │ + rsbeq pc, ip, lr, asr r4 @ │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ bl fec74658 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ stmiavs r8, {r3, r4, r5, r6, r7, r8, r9, sl, fp}^ │ │ │ │ vsubhn.i32 d20, q3, q6 │ │ │ │ stmdbmi fp, {r0, r3, r6, r8, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf6f44479 │ │ │ │ @@ -272847,17 +272847,17 @@ │ │ │ │ cmnpvc r7, r2, asr #4 @ p-variant is OBSOLETE │ │ │ │ andcc r4, ip, r8, ror r4 │ │ │ │ stc2 6, cr15, [r8], {250} @ 0xfa │ │ │ │ ldrbtmi r4, [r8], #-2053 @ 0xfffff7fb │ │ │ │ stc2l 6, cr15, [r4], {250} @ 0xfa │ │ │ │ rscscc pc, pc, pc, asr #32 │ │ │ │ svclt 0x0000bd10 │ │ │ │ - rsbeq pc, ip, r8, lsl r4 @ │ │ │ │ - rsbeq pc, ip, r8, lsr r2 @ │ │ │ │ - rsbeq pc, ip, sl, lsl #8 │ │ │ │ + rsbeq pc, ip, r0, lsr #8 │ │ │ │ + rsbeq pc, ip, r0, asr #4 │ │ │ │ + rsbeq pc, ip, r2, lsl r4 @ │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ bl fec746a8 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ stmiavs r8, {r3, r4, r5, r6, r7, r8, r9, sl, fp}^ │ │ │ │ vsubhn.i32 d20, q3, q6 │ │ │ │ stmdbmi fp, {r0, r5, r8, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf6f44479 │ │ │ │ @@ -272867,17 +272867,17 @@ │ │ │ │ orrvc pc, pc, r2, asr #4 │ │ │ │ andcc r4, ip, r8, ror r4 │ │ │ │ blx ff95b0be │ │ │ │ ldrbtmi r4, [r8], #-2053 @ 0xfffff7fb │ │ │ │ ldc2 6, cr15, [ip], {250} @ 0xfa │ │ │ │ rscscc pc, pc, pc, asr #32 │ │ │ │ svclt 0x0000bd10 │ │ │ │ - rsbeq pc, ip, r8, asr #7 │ │ │ │ - rsbeq pc, ip, r8, ror #3 │ │ │ │ - strhteq pc, [ip], #-58 @ 0xffffffc6 @ │ │ │ │ + ldrdeq pc, [ip], #-48 @ 0xffffffd0 @ │ │ │ │ + strdeq pc, [ip], #-16 @ │ │ │ │ + rsbeq pc, ip, r2, asr #7 │ │ │ │ ldrbmi lr, [r0, sp, lsr #18]! │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00a8f8cc │ │ │ │ bmi 1f2ef48 │ │ │ │ blmi 1f2ef70 │ │ │ │ addlt r4, lr, sl, ror r4 │ │ │ │ @@ -272997,28 +272997,28 @@ │ │ │ │ blx ff95b2bc │ │ │ │ @ instruction: 0xf06f4812 │ │ │ │ ldrbtmi r0, [r8], #-264 @ 0xfffffef8 │ │ │ │ blx fe7db2ca │ │ │ │ svclt 0x0000e7b7 │ │ │ │ rsbseq r1, r8, r8, lsl #10 │ │ │ │ @ instruction: 0x000011b8 │ │ │ │ - rsbeq pc, ip, ip, asr r3 @ │ │ │ │ + rsbeq pc, ip, r4, ror #6 │ │ │ │ rsbseq r1, r8, ip, asr #9 │ │ │ │ - rsbeq pc, ip, r4, lsr #3 │ │ │ │ - rsbeq pc, ip, r6, ror r0 @ │ │ │ │ - rsbeq r8, ip, ip, lsr #15 │ │ │ │ - rsbeq pc, ip, r6, asr r0 @ │ │ │ │ - rsbeq pc, ip, r8, lsr #4 │ │ │ │ - rsbeq pc, ip, lr, lsr r0 @ │ │ │ │ - rsbeq r8, ip, r4, ror r7 │ │ │ │ + rsbeq pc, ip, ip, lsr #3 │ │ │ │ + rsbeq pc, ip, lr, ror r0 @ │ │ │ │ + strhteq r8, [ip], #-116 @ 0xffffff8c │ │ │ │ + rsbeq pc, ip, lr, asr r0 @ │ │ │ │ + rsbeq pc, ip, r0, lsr r2 @ │ │ │ │ + rsbeq pc, ip, r6, asr #32 │ │ │ │ + rsbeq r8, ip, ip, ror r7 │ │ │ │ + rsbeq pc, ip, r6, lsr #32 │ │ │ │ + rsbeq r8, ip, ip, asr r7 │ │ │ │ + rsbeq pc, ip, r6 │ │ │ │ rsbeq pc, ip, lr, lsl r0 @ │ │ │ │ - rsbeq r8, ip, r4, asr r7 │ │ │ │ - strdeq lr, [ip], #-254 @ 0xffffff02 @ │ │ │ │ - rsbeq pc, ip, r6, lsl r0 @ │ │ │ │ - rsbeq r8, ip, lr, lsl r7 │ │ │ │ + rsbeq r8, ip, r6, lsr #14 │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r8 │ │ │ │ bl fec7492c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ stmiavs r8, {r3, r5, r6, r7, r8, r9, sl, fp}^ │ │ │ │ stcls 6, cr4, [r6, #-48] @ 0xffffffd0 │ │ │ │ @ instruction: 0x461f4616 │ │ │ │ ldc2l 2, cr15, [ip, #856] @ 0x358 │ │ │ │ @@ -273052,17 +273052,17 @@ │ │ │ │ vadd.i8 d20, d2, d7 │ │ │ │ ldrbtmi r7, [r8], #-490 @ 0xfffffe16 │ │ │ │ @ instruction: 0xf6fa300c │ │ │ │ stmdami r5, {r0, r2, r3, r5, r6, r9, fp, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf6fa4478 │ │ │ │ @ instruction: 0xf06ffb29 │ │ │ │ ldcllt 0, cr0, [r8, #32]! │ │ │ │ - rsbeq pc, ip, lr, lsr r1 @ │ │ │ │ - rsbeq lr, ip, r2, lsl #30 │ │ │ │ - ldrdeq pc, [ip], #-4 @ │ │ │ │ + rsbeq pc, ip, r6, asr #2 │ │ │ │ + rsbeq lr, ip, sl, lsl #30 │ │ │ │ + ldrdeq pc, [ip], #-12 @ │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ bl fec749dc │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ stmiavs r8, {r3, r4, r5, r6, r7, r8, r9, sl, fp}^ │ │ │ │ vsubhn.i32 d20, q3, q6 │ │ │ │ stmdbmi fp, {r0, r1, r2, r7, r8, sl, fp, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf6f44479 │ │ │ │ @@ -273072,17 +273072,17 @@ │ │ │ │ tstpeq sp, r2, asr #12 @ p-variant is OBSOLETE │ │ │ │ andcc r4, ip, r8, ror r4 │ │ │ │ blx 12db3f0 │ │ │ │ ldrbtmi r4, [r8], #-2053 @ 0xfffff7fb │ │ │ │ blx 1db3fa │ │ │ │ rscscc pc, pc, pc, asr #32 │ │ │ │ svclt 0x0000bd10 │ │ │ │ - mlseq ip, r4, r0, pc @ │ │ │ │ - strhteq lr, [ip], #-228 @ 0xffffff1c │ │ │ │ - rsbeq pc, ip, r6, lsl #1 │ │ │ │ + mlseq ip, ip, r0, pc @ │ │ │ │ + strhteq lr, [ip], #-236 @ 0xffffff14 │ │ │ │ + rsbeq pc, ip, lr, lsl #1 │ │ │ │ mvnsmi lr, #737280 @ 0xb4000 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ blhi 358ce4 >::_M_default_append(unsigned int)@@Base+0xd6120> │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x0058f8cc │ │ │ │ smmlscs ip, pc, r8, pc @ │ │ │ │ @ instruction: 0xf8dfb09b │ │ │ │ @@ -273554,63 +273554,63 @@ │ │ │ │ mcr2 6, 4, pc, cr6, cr9, {7} @ │ │ │ │ @ instruction: 0xf06f4835 │ │ │ │ ldrbtmi r0, [r8], #-264 @ 0xfffffef8 │ │ │ │ @ instruction: 0xff40f6f9 │ │ │ │ svclt 0x0000e76f │ │ │ │ rsbseq r1, r8, ip, asr #3 │ │ │ │ @ instruction: 0x000011b8 │ │ │ │ - rsbeq pc, ip, r0, lsr #32 │ │ │ │ - rsbeq lr, ip, r4, lsr lr │ │ │ │ - rsbeq pc, ip, r8, asr r8 @ │ │ │ │ + rsbeq pc, ip, r8, lsr #32 │ │ │ │ + rsbeq lr, ip, ip, lsr lr │ │ │ │ + rsbeq pc, ip, r0, ror #16 │ │ │ │ rsbseq r1, r8, r2, ror r1 │ │ │ │ - strdeq lr, [ip], #-208 @ 0xffffff30 @ │ │ │ │ - rsbeq lr, ip, r8, lsl #28 │ │ │ │ - strhteq lr, [ip], #-212 @ 0xffffff2c │ │ │ │ - rsbeq lr, ip, r2, ror fp │ │ │ │ - rsbeq r8, ip, r8, lsr #5 │ │ │ │ - rsbeq lr, ip, r4, asr fp │ │ │ │ - rsbeq r8, ip, sl, lsl #5 │ │ │ │ - ldrdeq lr, [ip], #-174 @ 0xffffff52 @ │ │ │ │ - rsbeq pc, ip, ip, asr #10 │ │ │ │ - rsbeq lr, ip, r4, asr #21 │ │ │ │ - strdeq r8, [ip], #-28 @ 0xffffffe4 @ │ │ │ │ - rsbeq lr, ip, ip, lsl sl │ │ │ │ - rsbeq r8, ip, r4, asr r1 │ │ │ │ - rsbeq lr, ip, r0, lsl #20 │ │ │ │ - rsbeq lr, ip, sl, lsl sl │ │ │ │ - rsbeq lr, ip, lr, lsr sl │ │ │ │ - strdeq lr, [ip], #-140 @ 0xffffff74 @ │ │ │ │ - rsbeq r8, ip, r4, lsr r0 │ │ │ │ - rsbeq lr, ip, r2, lsr #17 │ │ │ │ - ldrdeq r7, [ip], #-250 @ 0xffffff06 @ │ │ │ │ - rsbeq lr, ip, r4, lsl #17 │ │ │ │ - strhteq r7, [ip], #-252 @ 0xffffff04 │ │ │ │ - rsbeq lr, ip, sl, ror #16 │ │ │ │ - rsbeq lr, ip, ip, lsr sl │ │ │ │ - rsbeq lr, ip, r2, asr r8 │ │ │ │ - rsbeq r7, ip, r8, lsl #31 │ │ │ │ - rsbeq lr, ip, r2, lsr r8 │ │ │ │ - rsbeq r7, ip, r8, ror #30 │ │ │ │ - rsbeq lr, ip, r6, lsl r8 │ │ │ │ - rsbeq r7, ip, ip, asr #30 │ │ │ │ - strdeq lr, [ip], #-118 @ 0xffffff8a @ │ │ │ │ - rsbeq r7, ip, ip, lsr #30 │ │ │ │ - ldrdeq lr, [ip], #-122 @ 0xffffff86 @ │ │ │ │ - rsbeq r7, ip, r0, lsl pc │ │ │ │ - strhteq lr, [ip], #-126 @ 0xffffff82 │ │ │ │ - strdeq r7, [ip], #-228 @ 0xffffff1c @ │ │ │ │ - rsbeq lr, ip, r2, lsr #15 │ │ │ │ - ldrdeq r7, [ip], #-232 @ 0xffffff18 @ │ │ │ │ - rsbeq lr, ip, r6, lsl #15 │ │ │ │ - strhteq r7, [ip], #-236 @ 0xffffff14 │ │ │ │ + strdeq lr, [ip], #-216 @ 0xffffff28 @ │ │ │ │ + rsbeq lr, ip, r0, lsl lr │ │ │ │ + strhteq lr, [ip], #-220 @ 0xffffff24 │ │ │ │ + rsbeq lr, ip, sl, ror fp │ │ │ │ + strhteq r8, [ip], #-32 @ 0xffffffe0 │ │ │ │ + rsbeq lr, ip, ip, asr fp │ │ │ │ + mlseq ip, r2, r2, r8 │ │ │ │ + rsbeq lr, ip, r6, ror #21 │ │ │ │ + rsbeq pc, ip, r4, asr r5 @ │ │ │ │ + rsbeq lr, ip, ip, asr #21 │ │ │ │ + rsbeq r8, ip, r4, lsl #4 │ │ │ │ + rsbeq lr, ip, r4, lsr #20 │ │ │ │ + rsbeq r8, ip, ip, asr r1 │ │ │ │ + rsbeq lr, ip, r8, lsl #20 │ │ │ │ + rsbeq lr, ip, r2, lsr #20 │ │ │ │ + rsbeq lr, ip, r6, asr #20 │ │ │ │ + rsbeq lr, ip, r4, lsl #18 │ │ │ │ + rsbeq r8, ip, ip, lsr r0 │ │ │ │ + rsbeq lr, ip, sl, lsr #17 │ │ │ │ + rsbeq r7, ip, r2, ror #31 │ │ │ │ + rsbeq lr, ip, ip, lsl #17 │ │ │ │ + rsbeq r7, ip, r4, asr #31 │ │ │ │ + rsbeq lr, ip, r2, ror r8 │ │ │ │ + rsbeq lr, ip, r4, asr #20 │ │ │ │ + rsbeq lr, ip, sl, asr r8 │ │ │ │ + mlseq ip, r0, pc, r7 @ │ │ │ │ + rsbeq lr, ip, sl, lsr r8 │ │ │ │ + rsbeq r7, ip, r0, ror pc │ │ │ │ + rsbeq lr, ip, lr, lsl r8 │ │ │ │ + rsbeq r7, ip, r4, asr pc │ │ │ │ + strdeq lr, [ip], #-126 @ 0xffffff82 @ │ │ │ │ + rsbeq r7, ip, r4, lsr pc │ │ │ │ + rsbeq lr, ip, r2, ror #15 │ │ │ │ + rsbeq r7, ip, r8, lsl pc │ │ │ │ + rsbeq lr, ip, r6, asr #15 │ │ │ │ + strdeq r7, [ip], #-236 @ 0xffffff14 @ │ │ │ │ + rsbeq lr, ip, sl, lsr #15 │ │ │ │ + rsbeq r7, ip, r0, ror #29 │ │ │ │ + rsbeq lr, ip, lr, lsl #15 │ │ │ │ + rsbeq r7, ip, r4, asr #29 │ │ │ │ + rsbeq lr, ip, r2, ror r7 │ │ │ │ + rsbeq r7, ip, r8, lsr #29 │ │ │ │ + rsbeq lr, ip, r2, asr r7 │ │ │ │ rsbeq lr, ip, sl, ror #14 │ │ │ │ - rsbeq r7, ip, r0, lsr #29 │ │ │ │ - rsbeq lr, ip, sl, asr #14 │ │ │ │ - rsbeq lr, ip, r2, ror #14 │ │ │ │ - rsbeq r7, ip, sl, ror #28 │ │ │ │ + rsbeq r7, ip, r2, ror lr │ │ │ │ mvnsmi lr, #737280 @ 0xb4000 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ blhi 2d9524 >::_M_default_append(unsigned int)@@Base+0x56960> │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x0058f8cc │ │ │ │ smmlscs r4, pc, r8, pc @ │ │ │ │ @ instruction: 0xf8dfb09d │ │ │ │ @@ -274080,63 +274080,63 @@ │ │ │ │ blx 1bdc3a4 │ │ │ │ @ instruction: 0xf06f4835 │ │ │ │ ldrbtmi r0, [r8], #-264 @ 0xfffffef8 │ │ │ │ blx a5c3b2 │ │ │ │ svclt 0x0000e76f │ │ │ │ rsbseq r0, r8, ip, lsl #19 │ │ │ │ @ instruction: 0x000011b8 │ │ │ │ - rsbeq lr, ip, r0, ror #15 │ │ │ │ - strdeq lr, [ip], #-84 @ 0xffffffac @ │ │ │ │ - rsbeq pc, ip, r8, lsr #1 │ │ │ │ + rsbeq lr, ip, r8, ror #15 │ │ │ │ + strdeq lr, [ip], #-92 @ 0xffffffa4 @ │ │ │ │ + strhteq pc, [ip], #-0 @ │ │ │ │ rsbseq r0, r8, r2, lsr r9 │ │ │ │ - strhteq lr, [ip], #-80 @ 0xffffffb0 │ │ │ │ - rsbeq lr, ip, r8, asr #11 │ │ │ │ - rsbeq lr, ip, ip, ror r5 │ │ │ │ - mlseq ip, sl, r3, lr │ │ │ │ - rsbeq lr, ip, r6, lsl #28 │ │ │ │ - rsbeq lr, ip, ip, ror r3 │ │ │ │ - strhteq r7, [ip], #-162 @ 0xffffff5e │ │ │ │ - rsbeq lr, ip, r0, ror #6 │ │ │ │ - mlseq ip, r6, sl, r7 │ │ │ │ - mlseq ip, r0, r2, lr │ │ │ │ - rsbeq r7, ip, r8, asr #19 │ │ │ │ - rsbeq lr, ip, sl, ror #4 │ │ │ │ - rsbeq lr, ip, r4, lsl #5 │ │ │ │ - rsbeq lr, ip, r8, lsr #5 │ │ │ │ - rsbeq lr, ip, r6, ror #2 │ │ │ │ - mlseq ip, lr, r8, r7 │ │ │ │ - rsbeq lr, ip, r2, asr #1 │ │ │ │ - strdeq r7, [ip], #-122 @ 0xffffff86 @ │ │ │ │ - rsbeq lr, ip, sl, rrx │ │ │ │ - rsbeq r7, ip, r2, lsr #15 │ │ │ │ - rsbeq lr, ip, ip, asr #32 │ │ │ │ - rsbeq r7, ip, r4, lsl #15 │ │ │ │ - rsbeq lr, ip, r2, lsr r0 │ │ │ │ - rsbeq lr, ip, r4, lsl #4 │ │ │ │ - rsbeq lr, ip, sl, lsl r0 │ │ │ │ - rsbeq r7, ip, r0, asr r7 │ │ │ │ - strdeq sp, [ip], #-250 @ 0xffffff06 @ │ │ │ │ - rsbeq r7, ip, r0, lsr r7 │ │ │ │ - ldrdeq sp, [ip], #-254 @ 0xffffff02 @ │ │ │ │ - rsbeq r7, ip, r4, lsl r7 │ │ │ │ - strhteq sp, [ip], #-254 @ 0xffffff02 │ │ │ │ - strdeq r7, [ip], #-100 @ 0xffffff9c @ │ │ │ │ - rsbeq sp, ip, r2, lsr #31 │ │ │ │ - ldrdeq r7, [ip], #-104 @ 0xffffff98 @ │ │ │ │ - rsbeq sp, ip, r6, lsl #31 │ │ │ │ - strhteq r7, [ip], #-108 @ 0xffffff94 │ │ │ │ - rsbeq sp, ip, sl, ror #30 │ │ │ │ - rsbeq r7, ip, r0, lsr #13 │ │ │ │ - rsbeq sp, ip, lr, asr #30 │ │ │ │ - rsbeq r7, ip, r4, lsl #13 │ │ │ │ + strhteq lr, [ip], #-88 @ 0xffffffa8 │ │ │ │ + ldrdeq lr, [ip], #-80 @ 0xffffffb0 @ │ │ │ │ + rsbeq lr, ip, r4, lsl #11 │ │ │ │ + rsbeq lr, ip, r2, lsr #7 │ │ │ │ + rsbeq lr, ip, lr, lsl #28 │ │ │ │ + rsbeq lr, ip, r4, lsl #7 │ │ │ │ + strhteq r7, [ip], #-170 @ 0xffffff56 │ │ │ │ + rsbeq lr, ip, r8, ror #6 │ │ │ │ + mlseq ip, lr, sl, r7 │ │ │ │ + mlseq ip, r8, r2, lr │ │ │ │ + ldrdeq r7, [ip], #-144 @ 0xffffff70 @ │ │ │ │ + rsbeq lr, ip, r2, ror r2 │ │ │ │ + rsbeq lr, ip, ip, lsl #5 │ │ │ │ + strhteq lr, [ip], #-32 @ 0xffffffe0 │ │ │ │ + rsbeq lr, ip, lr, ror #2 │ │ │ │ + rsbeq r7, ip, r6, lsr #17 │ │ │ │ + rsbeq lr, ip, sl, asr #1 │ │ │ │ + rsbeq r7, ip, r2, lsl #16 │ │ │ │ + rsbeq lr, ip, r2, ror r0 │ │ │ │ + rsbeq r7, ip, sl, lsr #15 │ │ │ │ + rsbeq lr, ip, r4, asr r0 │ │ │ │ + rsbeq r7, ip, ip, lsl #15 │ │ │ │ + rsbeq lr, ip, sl, lsr r0 │ │ │ │ + rsbeq lr, ip, ip, lsl #4 │ │ │ │ + rsbeq lr, ip, r2, lsr #32 │ │ │ │ + rsbeq r7, ip, r8, asr r7 │ │ │ │ + rsbeq lr, ip, r2 │ │ │ │ + rsbeq r7, ip, r8, lsr r7 │ │ │ │ + rsbeq sp, ip, r6, ror #31 │ │ │ │ + rsbeq r7, ip, ip, lsl r7 │ │ │ │ + rsbeq sp, ip, r6, asr #31 │ │ │ │ + strdeq r7, [ip], #-108 @ 0xffffff94 @ │ │ │ │ + rsbeq sp, ip, sl, lsr #31 │ │ │ │ + rsbeq r7, ip, r0, ror #13 │ │ │ │ + rsbeq sp, ip, lr, lsl #31 │ │ │ │ + rsbeq r7, ip, r4, asr #13 │ │ │ │ + rsbeq sp, ip, r2, ror pc │ │ │ │ + rsbeq r7, ip, r8, lsr #13 │ │ │ │ + rsbeq sp, ip, r6, asr pc │ │ │ │ + rsbeq r7, ip, ip, lsl #13 │ │ │ │ + rsbeq sp, ip, sl, lsr pc │ │ │ │ + rsbeq r7, ip, r0, ror r6 │ │ │ │ + rsbeq sp, ip, sl, lsl pc │ │ │ │ rsbeq sp, ip, r2, lsr pc │ │ │ │ - rsbeq r7, ip, r8, ror #12 │ │ │ │ - rsbeq sp, ip, r2, lsl pc │ │ │ │ - rsbeq sp, ip, sl, lsr #30 │ │ │ │ - rsbeq r7, ip, r2, lsr r6 │ │ │ │ + rsbeq r7, ip, sl, lsr r6 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ bl fec75aa4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ stmiavs r8, {r3, r4, r5, r6, r7, r8, r9, sl, fp}^ │ │ │ │ vsubhn.i32 d20, , q6 │ │ │ │ stmdbmi lr, {r0, r1, r5, r8, sl, fp, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf6f34479 │ │ │ │ @@ -274149,17 +274149,17 @@ │ │ │ │ stmdami r8, {r0, r5, r6, r7, r8, fp, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf6f94478 │ │ │ │ vldr s30, [pc, #628] @ 11eb50 │ │ │ │ vldrlt d0, [r0, #-8] │ │ │ │ andhi pc, r0, pc, lsr #7 │ │ │ │ addge r9, r7, #46, 30 @ 0xb8 │ │ │ │ ldrbtpl r4, [sp], #-686 @ 0xfffffd52 │ │ │ │ - rsbeq sp, ip, ip, asr #31 │ │ │ │ - rsbeq sp, ip, sl, ror #27 │ │ │ │ - strhteq sp, [ip], #-252 @ 0xffffff04 │ │ │ │ + ldrdeq sp, [ip], #-244 @ 0xffffff0c @ │ │ │ │ + strdeq sp, [ip], #-210 @ 0xffffff2e @ │ │ │ │ + rsbeq sp, ip, r4, asr #31 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ bl fec75b00 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ stmiavs r8, {r3, r4, r5, r6, r7, r8, r9, sl, fp}^ │ │ │ │ vsubhn.i32 d20, , q6 │ │ │ │ stmdbmi sp, {r0, r2, r4, r5, r6, r7, sl, fp, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf6f34479 │ │ │ │ @@ -274171,17 +274171,17 @@ │ │ │ │ @ instruction: 0xf6f9300c │ │ │ │ stmdami r7, {r0, r1, r4, r5, r7, r8, fp, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf6f94478 │ │ │ │ vldr s30, [pc, #444] @ 11eaf4 │ │ │ │ vldrlt d0, [r0, #-4] │ │ │ │ addge r9, r7, #46, 30 @ 0xb8 │ │ │ │ ldrbtpl r4, [sp], #-686 @ 0xfffffd52 │ │ │ │ - rsbeq sp, ip, r0, ror pc │ │ │ │ - rsbeq sp, ip, lr, lsl #27 │ │ │ │ - rsbeq sp, ip, r0, ror #30 │ │ │ │ + rsbeq sp, ip, r8, ror pc │ │ │ │ + mlseq ip, r6, sp, sp │ │ │ │ + rsbeq sp, ip, r8, ror #30 │ │ │ │ andeq r0, r0, r0 │ │ │ │ @ instruction: 0x205ef890 │ │ │ │ @ instruction: 0x305ef891 │ │ │ │ @ instruction: 0xf0030712 │ │ │ │ strle r0, [r3, #-776] @ 0xfffffcf8 │ │ │ │ @ instruction: 0xf083fab3 │ │ │ │ ldrbmi r0, [r0, -r0, asr #18]! │ │ │ │ @@ -274364,25 +274364,25 @@ │ │ │ │ stmdami pc, {r0, r3, r4, r6, r8, r9, sl, sp, lr, pc} @ │ │ │ │ ldrbtmi r4, [r8], #-1601 @ 0xfffff9bf │ │ │ │ @ instruction: 0xf6f9300c │ │ │ │ stmdami sp, {r0, r2, r3, r5, fp, ip, sp, lr, pc} │ │ │ │ mvnscc pc, pc, asr #32 │ │ │ │ @ instruction: 0xf6f94478 │ │ │ │ strb pc, [pc, r7, ror #17]! @ │ │ │ │ - rsbeq lr, ip, r6, asr #14 │ │ │ │ - rsbeq lr, ip, sl, lsl #13 │ │ │ │ - mlseq ip, lr, r2, r7 │ │ │ │ - strdeq lr, [ip], #-88 @ 0xffffffa8 @ │ │ │ │ - rsbeq r7, ip, ip, lsl #4 │ │ │ │ - ldrdeq lr, [ip], #-94 @ 0xffffffa2 @ │ │ │ │ - strdeq r7, [ip], #-18 @ 0xffffffee @ │ │ │ │ - rsbeq lr, ip, r4, asr #11 │ │ │ │ - ldrdeq r7, [ip], #-22 @ 0xffffffea @ │ │ │ │ - rsbeq lr, ip, r6, lsr #11 │ │ │ │ - strhteq r7, [ip], #-24 @ 0xffffffe8 │ │ │ │ + rsbeq lr, ip, lr, asr #14 │ │ │ │ + mlseq ip, r2, r6, lr │ │ │ │ + rsbeq r7, ip, r6, lsr #5 │ │ │ │ + rsbeq lr, ip, r0, lsl #12 │ │ │ │ + rsbeq r7, ip, r4, lsl r2 │ │ │ │ + rsbeq lr, ip, r6, ror #11 │ │ │ │ + strdeq r7, [ip], #-26 @ 0xffffffe6 @ │ │ │ │ + rsbeq lr, ip, ip, asr #11 │ │ │ │ + ldrdeq r7, [ip], #-30 @ 0xffffffe2 @ │ │ │ │ + rsbeq lr, ip, lr, lsr #11 │ │ │ │ + rsbeq r7, ip, r0, asr #3 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl fec75e7c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ stmdbvs sp, {r3, r4, r6, r7, r8, r9, sl, fp} │ │ │ │ strmi fp, [ip], -r6, lsl #1 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ stmdbvs r9!, {r1, r2, r9, sl, lr} │ │ │ │ @@ -274464,20 +274464,20 @@ │ │ │ │ biccc pc, r3, r0, asr #4 │ │ │ │ ldrbtmi r4, [r8], #-2057 @ 0xfffff7f7 │ │ │ │ @ instruction: 0xf6f8300c │ │ │ │ stmdami r8, {r0, r2, r5, r6, r8, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ ldrbtmi r9, [r8], #-2309 @ 0xfffff6fb │ │ │ │ @ instruction: 0xf820f6f9 │ │ │ │ ldr r9, [r0, r5, lsl #22] │ │ │ │ - rsbeq lr, ip, ip, ror r4 │ │ │ │ - mlseq ip, r0, r0, r7 │ │ │ │ - rsbeq lr, ip, lr, asr r4 │ │ │ │ - rsbeq r7, ip, r2, ror r0 │ │ │ │ - rsbeq lr, ip, r6, lsl r4 │ │ │ │ - rsbeq r7, ip, sl, lsr #32 │ │ │ │ + rsbeq lr, ip, r4, lsl #9 │ │ │ │ + mlseq ip, r8, r0, r7 │ │ │ │ + rsbeq lr, ip, r6, ror #8 │ │ │ │ + rsbeq r7, ip, sl, ror r0 │ │ │ │ + rsbeq lr, ip, lr, lsl r4 │ │ │ │ + rsbeq r7, ip, r2, lsr r0 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00a0f8cc │ │ │ │ ldrmi fp, [r0], pc, lsl #1 │ │ │ │ @ instruction: 0x46044a71 │ │ │ │ @ instruction: 0x468a4f71 │ │ │ │ @@ -274590,26 +274590,26 @@ │ │ │ │ mcr2 6, 3, pc, cr14, cr8, {7} @ │ │ │ │ @ instruction: 0xf04f4810 │ │ │ │ ldrbtmi r3, [r8], #-511 @ 0xfffffe01 │ │ │ │ @ instruction: 0xff28f6f8 │ │ │ │ @ instruction: 0xf6f2e7ef │ │ │ │ svclt 0x0000ebb4 │ │ │ │ rsbseq pc, r7, r2, lsl #24 │ │ │ │ - rsbeq lr, ip, sl, lsr #7 │ │ │ │ + strhteq lr, [ip], #-50 @ 0xffffffce │ │ │ │ @ instruction: 0x000011b8 │ │ │ │ - rsbeq lr, ip, sl, asr #5 │ │ │ │ - ldrdeq r6, [ip], #-238 @ 0xffffff12 @ │ │ │ │ + ldrdeq lr, [ip], #-34 @ 0xffffffde @ │ │ │ │ + rsbeq r6, ip, r6, ror #29 │ │ │ │ rsbseq pc, r7, ip, ror #21 │ │ │ │ - rsbeq lr, ip, r8, ror #4 │ │ │ │ - rsbeq lr, ip, lr, asr r2 │ │ │ │ - rsbeq r6, ip, r2, ror lr │ │ │ │ - rsbeq lr, ip, r6, asr #4 │ │ │ │ - rsbeq r6, ip, r8, asr lr │ │ │ │ - rsbeq lr, ip, r8, lsr #4 │ │ │ │ - rsbeq r6, ip, sl, lsr lr │ │ │ │ + rsbeq lr, ip, r0, ror r2 │ │ │ │ + rsbeq lr, ip, r6, ror #4 │ │ │ │ + rsbeq r6, ip, sl, ror lr │ │ │ │ + rsbeq lr, ip, lr, asr #4 │ │ │ │ + rsbeq r6, ip, r0, ror #28 │ │ │ │ + rsbeq lr, ip, r0, lsr r2 │ │ │ │ + rsbeq r6, ip, r2, asr #28 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ bl fec76208 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r4, r8, ror #31 │ │ │ │ stcls 1, cr2, [r6], {1} │ │ │ │ @ instruction: 0xf7ff9400 │ │ │ │ strmi pc, [r3], -fp, ror #29 │ │ │ │ @@ -274620,16 +274620,16 @@ │ │ │ │ ldrbtmi r4, [r8], #-2054 @ 0xfffff7fa │ │ │ │ @ instruction: 0xf6f8300c │ │ │ │ stmdami r5, {r0, r1, r2, r3, r5, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ ldrbtmi r9, [r8], #-2307 @ 0xfffff6fd │ │ │ │ mcr2 6, 7, pc, cr10, cr8, {7} @ │ │ │ │ ldrmi r9, [r8], -r3, lsl #22 │ │ │ │ ldclt 0, cr11, [r0, #-16] │ │ │ │ - rsbeq lr, ip, sl, lsr #3 │ │ │ │ - strhteq r6, [ip], #-222 @ 0xffffff22 │ │ │ │ + strhteq lr, [ip], #-18 @ 0xffffffee │ │ │ │ + rsbeq r6, ip, r6, asr #27 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ bl fec76258 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r4, r8, ror #31 │ │ │ │ stcls 1, cr2, [r6], {-0} │ │ │ │ @ instruction: 0xf7ff9400 │ │ │ │ strmi pc, [r3], -r3, asr #29 │ │ │ │ @@ -274640,16 +274640,16 @@ │ │ │ │ ldrbtmi r4, [r8], #-2054 @ 0xfffff7fa │ │ │ │ @ instruction: 0xf6f8300c │ │ │ │ stmdami r5, {r0, r1, r2, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ ldrbtmi r9, [r8], #-2307 @ 0xfffff6fd │ │ │ │ mcr2 6, 6, pc, cr2, cr8, {7} @ │ │ │ │ ldrmi r9, [r8], -r3, lsl #22 │ │ │ │ ldclt 0, cr11, [r0, #-16] │ │ │ │ - rsbeq lr, ip, sl, asr r1 │ │ │ │ - rsbeq r6, ip, lr, ror #26 │ │ │ │ + rsbeq lr, ip, r2, ror #2 │ │ │ │ + rsbeq r6, ip, r6, ror sp │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x0098f8cc │ │ │ │ ldrpl pc, [r8, #2271] @ 0x8df │ │ │ │ @ instruction: 0xf8dfb091 │ │ │ │ @ instruction: 0x469b4598 │ │ │ │ @@ -275008,52 +275008,52 @@ │ │ │ │ @ instruction: 0xf6f84478 │ │ │ │ bls 29e5e8 >::_M_default_append(unsigned int)@@Base+0x1ba24> │ │ │ │ @ instruction: 0xf6f2e6db │ │ │ │ svclt 0x0000e874 │ │ │ │ rsbseq pc, r7, r4, asr r9 @ │ │ │ │ @ instruction: 0x000011b8 │ │ │ │ rsbseq pc, r7, lr, asr r8 @ │ │ │ │ - rsbeq sp, ip, ip, asr pc │ │ │ │ - rsbeq r6, ip, r0, ror fp │ │ │ │ - rsbeq sp, ip, r4, lsl #30 │ │ │ │ - rsbeq r6, ip, r8, lsl fp │ │ │ │ - rsbeq sp, ip, ip, lsr #29 │ │ │ │ - rsbeq r6, ip, r0, asr #21 │ │ │ │ - rsbeq sp, ip, r2, lsl #29 │ │ │ │ - mlseq ip, r6, sl, r6 │ │ │ │ - rsbeq sp, ip, lr, ror #27 │ │ │ │ - rsbeq r6, ip, r2, lsl #20 │ │ │ │ - ldrdeq sp, [ip], #-210 @ 0xffffff2e @ │ │ │ │ - rsbeq r6, ip, r6, ror #19 │ │ │ │ - strhteq sp, [ip], #-212 @ 0xffffff2c │ │ │ │ - rsbeq r6, ip, r8, asr #19 │ │ │ │ - mlseq ip, r6, sp, sp │ │ │ │ - rsbeq r6, ip, sl, lsr #19 │ │ │ │ - rsbeq sp, ip, sl, ror sp │ │ │ │ - rsbeq r6, ip, lr, lsl #19 │ │ │ │ - rsbeq sp, ip, ip, asr sp │ │ │ │ - rsbeq r6, ip, r0, ror r9 │ │ │ │ - rsbeq sp, ip, ip, asr #25 │ │ │ │ - rsbeq r6, ip, r0, ror #17 │ │ │ │ - mlseq ip, lr, ip, sp │ │ │ │ - strhteq r6, [ip], #-130 @ 0xffffff7e │ │ │ │ - rsbeq sp, ip, r0, lsl #25 │ │ │ │ - mlseq ip, r4, r8, r6 │ │ │ │ - rsbeq sp, ip, r2, ror #24 │ │ │ │ - rsbeq r6, ip, r6, ror r8 │ │ │ │ - rsbeq sp, ip, r0, lsr ip │ │ │ │ - rsbeq r6, ip, r4, asr #16 │ │ │ │ - rsbeq sp, ip, r2, lsl ip │ │ │ │ - rsbeq r6, ip, r6, lsr #16 │ │ │ │ - strdeq sp, [ip], #-180 @ 0xffffff4c @ │ │ │ │ - rsbeq r6, ip, r8, lsl #16 │ │ │ │ - rsbeq sp, ip, r6, asr #23 │ │ │ │ - ldrdeq r6, [ip], #-122 @ 0xffffff86 @ │ │ │ │ - rsbeq sp, ip, r8, lsr #23 │ │ │ │ - strhteq r6, [ip], #-124 @ 0xffffff84 │ │ │ │ + rsbeq sp, ip, r4, ror #30 │ │ │ │ + rsbeq r6, ip, r8, ror fp │ │ │ │ + rsbeq sp, ip, ip, lsl #30 │ │ │ │ + rsbeq r6, ip, r0, lsr #22 │ │ │ │ + strhteq sp, [ip], #-228 @ 0xffffff1c │ │ │ │ + rsbeq r6, ip, r8, asr #21 │ │ │ │ + rsbeq sp, ip, sl, lsl #29 │ │ │ │ + mlseq ip, lr, sl, r6 │ │ │ │ + strdeq sp, [ip], #-214 @ 0xffffff2a @ │ │ │ │ + rsbeq r6, ip, sl, lsl #20 │ │ │ │ + ldrdeq sp, [ip], #-218 @ 0xffffff26 @ │ │ │ │ + rsbeq r6, ip, lr, ror #19 │ │ │ │ + strhteq sp, [ip], #-220 @ 0xffffff24 │ │ │ │ + ldrdeq r6, [ip], #-144 @ 0xffffff70 @ │ │ │ │ + mlseq ip, lr, sp, sp │ │ │ │ + strhteq r6, [ip], #-146 @ 0xffffff6e │ │ │ │ + rsbeq sp, ip, r2, lsl #27 │ │ │ │ + mlseq ip, r6, r9, r6 │ │ │ │ + rsbeq sp, ip, r4, ror #26 │ │ │ │ + rsbeq r6, ip, r8, ror r9 │ │ │ │ + ldrdeq sp, [ip], #-196 @ 0xffffff3c @ │ │ │ │ + rsbeq r6, ip, r8, ror #17 │ │ │ │ + rsbeq sp, ip, r6, lsr #25 │ │ │ │ + strhteq r6, [ip], #-138 @ 0xffffff76 │ │ │ │ + rsbeq sp, ip, r8, lsl #25 │ │ │ │ + mlseq ip, ip, r8, r6 │ │ │ │ + rsbeq sp, ip, sl, ror #24 │ │ │ │ + rsbeq r6, ip, lr, ror r8 │ │ │ │ + rsbeq sp, ip, r8, lsr ip │ │ │ │ + rsbeq r6, ip, ip, asr #16 │ │ │ │ + rsbeq sp, ip, sl, lsl ip │ │ │ │ + rsbeq r6, ip, lr, lsr #16 │ │ │ │ + strdeq sp, [ip], #-188 @ 0xffffff44 @ │ │ │ │ + rsbeq r6, ip, r0, lsl r8 │ │ │ │ + rsbeq sp, ip, lr, asr #23 │ │ │ │ + rsbeq r6, ip, r2, ror #15 │ │ │ │ + strhteq sp, [ip], #-176 @ 0xffffff50 │ │ │ │ + rsbeq r6, ip, r4, asr #15 │ │ │ │ mvnsmi lr, #737280 @ 0xb4000 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ blhi 25abb0 │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d0f8cc │ │ │ │ mlami r4, r1, r8, pc @ │ │ │ │ @ instruction: 0xf8d14689 │ │ │ │ @@ -275148,16 +275148,16 @@ │ │ │ │ blx 55b434 │ │ │ │ strcs fp, [r1], #-4012 @ 0xfffff054 │ │ │ │ ldr r2, [r3, r0, lsl #8]! │ │ │ │ bleq 15b378 │ │ │ │ svclt 0x0000e7bd │ │ │ │ andhi pc, r0, pc, lsr #7 │ │ │ │ ... │ │ │ │ - rsbeq sp, ip, r2, lsr sl │ │ │ │ - rsbeq ip, ip, r8, asr #30 │ │ │ │ + rsbeq sp, ip, sl, lsr sl │ │ │ │ + rsbeq ip, ip, r0, asr pc │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00a0f8cc │ │ │ │ stclmi 0, cr11, [pc], #-572 @ 11f66c │ │ │ │ blcs 131e68 │ │ │ │ ldcls 4, cr4, [fp, #-496] @ 0xfffffe10 │ │ │ │ @@ -275268,25 +275268,25 @@ │ │ │ │ svcge 0x006cf73f │ │ │ │ @ instruction: 0xf43f2b00 │ │ │ │ bls 30b80c >::_M_default_append(unsigned int)@@Base+0x88c48> │ │ │ │ andsvs r2, r3, r5, lsl #6 │ │ │ │ svclt 0x0000e767 │ │ │ │ rsbseq pc, r7, r4, ror #2 │ │ │ │ @ instruction: 0x000011b8 │ │ │ │ - mlseq ip, r8, r8, sp │ │ │ │ - rsbeq r6, ip, ip, lsr #9 │ │ │ │ - rsbeq sp, ip, r0, lsl #17 │ │ │ │ - mlseq ip, r4, r4, r6 │ │ │ │ + rsbeq sp, ip, r0, lsr #17 │ │ │ │ + strhteq r6, [ip], #-68 @ 0xffffffbc │ │ │ │ + rsbeq sp, ip, r8, lsl #17 │ │ │ │ + mlseq ip, ip, r4, r6 │ │ │ │ rsbseq pc, r7, r2, lsr #1 │ │ │ │ - rsbeq sp, ip, r2, lsr r8 │ │ │ │ - rsbeq r6, ip, r6, asr #8 │ │ │ │ - ldrdeq sp, [ip], #-120 @ 0xffffff88 @ │ │ │ │ - rsbeq r6, ip, ip, ror #7 │ │ │ │ - strhteq sp, [ip], #-124 @ 0xffffff84 │ │ │ │ - ldrdeq r6, [ip], #-48 @ 0xffffffd0 @ │ │ │ │ + rsbeq sp, ip, sl, lsr r8 │ │ │ │ + rsbeq r6, ip, lr, asr #8 │ │ │ │ + rsbeq sp, ip, r0, ror #15 │ │ │ │ + strdeq r6, [ip], #-52 @ 0xffffffcc @ │ │ │ │ + rsbeq sp, ip, r4, asr #15 │ │ │ │ + ldrdeq r6, [ip], #-56 @ 0xffffffc8 @ │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl fec76ca0 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ stmdbvs ip, {r3, r4, r6, r7, r8, r9, sl, fp} │ │ │ │ addlt r4, r6, r6, lsl #12 │ │ │ │ ldrmi r2, [r5], -r0, lsl #6 │ │ │ │ stmiavs r0!, {r0, r1, r4, sp, lr} │ │ │ │ @@ -275365,24 +275365,24 @@ │ │ │ │ stmdami lr, {r0, r3, r6, r7, r8, ip} │ │ │ │ andcc r4, ip, r8, ror r4 │ │ │ │ @ instruction: 0xf85af6f8 │ │ │ │ stmdbls r5, {r2, r3, fp, lr} │ │ │ │ @ instruction: 0xf6f84478 │ │ │ │ blls 29e040 >::_M_default_append(unsigned int)@@Base+0x1b47c> │ │ │ │ svclt 0x0000e7b5 │ │ │ │ - strdeq sp, [ip], #-102 @ 0xffffff9a @ │ │ │ │ - rsbeq r6, ip, sl, lsl #6 │ │ │ │ - mlseq ip, r2, r6, sp │ │ │ │ - rsbeq r6, ip, r6, lsr #5 │ │ │ │ - rsbeq sp, ip, r6, ror r6 │ │ │ │ - rsbeq r6, ip, sl, lsl #5 │ │ │ │ - rsbeq sp, ip, sl, asr r6 │ │ │ │ - rsbeq ip, ip, r0, ror fp │ │ │ │ - rsbeq sp, ip, r0, lsl #12 │ │ │ │ - rsbeq r6, ip, r4, lsl r2 │ │ │ │ + strdeq sp, [ip], #-110 @ 0xffffff92 @ │ │ │ │ + rsbeq r6, ip, r2, lsl r3 │ │ │ │ + mlseq ip, sl, r6, sp │ │ │ │ + rsbeq r6, ip, lr, lsr #5 │ │ │ │ + rsbeq sp, ip, lr, ror r6 │ │ │ │ + mlseq ip, r2, r2, r6 │ │ │ │ + rsbeq sp, ip, r2, ror #12 │ │ │ │ + rsbeq ip, ip, r8, ror fp │ │ │ │ + rsbeq sp, ip, r8, lsl #12 │ │ │ │ + rsbeq r6, ip, ip, lsl r2 │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r0 │ │ │ │ stc 12, cr5, [sp, #-512]! @ 0xfffffe00 │ │ │ │ bl fec8282c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldmdbvs r5, {r3, r4, r6, r7, r8, r9, sl, fp} │ │ │ │ addlt r4, r3, pc, lsl r6 │ │ │ │ @ instruction: 0xf8954606 │ │ │ │ @@ -275453,20 +275453,20 @@ │ │ │ │ @ instruction: 0xffaef6f7 │ │ │ │ stmdbls r1, {r1, r3, fp, lr} │ │ │ │ @ instruction: 0xf6f84478 │ │ │ │ blls 19dee8 │ │ │ │ andlt r4, r3, r8, lsl r6 │ │ │ │ blhi 1db040 │ │ │ │ svclt 0x0000bdf0 │ │ │ │ - rsbeq sp, ip, r8, asr #10 │ │ │ │ - rsbeq r6, ip, ip, asr r1 │ │ │ │ - rsbeq sp, ip, r6, asr #9 │ │ │ │ - ldrdeq r6, [ip], #-10 @ │ │ │ │ - rsbeq sp, ip, r8, lsr #9 │ │ │ │ - strhteq r6, [ip], #-12 │ │ │ │ + rsbeq sp, ip, r0, asr r5 │ │ │ │ + rsbeq r6, ip, r4, ror #2 │ │ │ │ + rsbeq sp, ip, lr, asr #9 │ │ │ │ + rsbeq r6, ip, r2, ror #1 │ │ │ │ + strhteq sp, [ip], #-64 @ 0xffffffc0 │ │ │ │ + rsbeq r6, ip, r4, asr #1 │ │ │ │ mvnsmi lr, #737280 @ 0xb4000 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00c0f8cc │ │ │ │ bmi fe8f15d8 │ │ │ │ umulllt r4, r9, pc, fp @ │ │ │ │ stmdbvs sp, {r1, r3, r4, r5, r6, sl, lr} │ │ │ │ @@ -275626,30 +275626,30 @@ │ │ │ │ ldrdcc pc, [r0], -r9 @ │ │ │ │ @ instruction: 0xf8c93b01 │ │ │ │ ldrb r3, [r5, -r0, lsr #32]! │ │ │ │ bl fe85dbbc │ │ │ │ @ instruction: 0x0077ec90 │ │ │ │ @ instruction: 0x000011b8 │ │ │ │ rsbseq lr, r7, r4, ror #23 │ │ │ │ - rsbeq sp, ip, sl, ror r3 │ │ │ │ - rsbeq r5, ip, lr, lsl #31 │ │ │ │ - rsbeq sp, ip, r0, asr r3 │ │ │ │ - rsbeq r5, ip, r4, ror #30 │ │ │ │ - rsbeq sp, ip, r2, lsr r3 │ │ │ │ - rsbeq ip, ip, r8, asr #16 │ │ │ │ - rsbeq sp, ip, ip, lsl r3 │ │ │ │ - rsbeq r5, ip, r0, lsr pc │ │ │ │ - ldrdeq sp, [ip], #-46 @ 0xffffffd2 @ │ │ │ │ - strdeq r5, [ip], #-226 @ 0xffffff1e @ │ │ │ │ - rsbeq sp, ip, ip, ror #4 │ │ │ │ - rsbeq r5, ip, r0, lsl #29 │ │ │ │ - rsbeq sp, ip, r2, asr r2 │ │ │ │ - rsbeq r5, ip, r6, ror #28 │ │ │ │ - rsbeq sp, ip, r6, lsr r2 │ │ │ │ - rsbeq r5, ip, r0, asr lr │ │ │ │ + rsbeq sp, ip, r2, lsl #7 │ │ │ │ + mlseq ip, r6, pc, r5 @ │ │ │ │ + rsbeq sp, ip, r8, asr r3 │ │ │ │ + rsbeq r5, ip, ip, ror #30 │ │ │ │ + rsbeq sp, ip, sl, lsr r3 │ │ │ │ + rsbeq ip, ip, r0, asr r8 │ │ │ │ + rsbeq sp, ip, r4, lsr #6 │ │ │ │ + rsbeq r5, ip, r8, lsr pc │ │ │ │ + rsbeq sp, ip, r6, ror #5 │ │ │ │ + strdeq r5, [ip], #-234 @ 0xffffff16 @ │ │ │ │ + rsbeq sp, ip, r4, ror r2 │ │ │ │ + rsbeq r5, ip, r8, lsl #29 │ │ │ │ + rsbeq sp, ip, sl, asr r2 │ │ │ │ + rsbeq r5, ip, lr, ror #28 │ │ │ │ + rsbeq sp, ip, lr, lsr r2 │ │ │ │ + rsbeq r5, ip, r8, asr lr │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ bl fec7724c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ stmdbvs fp, {r3, r5, r6, r7, r8, r9, sl, fp} │ │ │ │ ldrmi fp, [r6], r5, lsl #1 │ │ │ │ mlagt r4, r3, r8, pc @ │ │ │ │ stceq 0, cr15, [r3], {12} │ │ │ │ @@ -275701,22 +275701,22 @@ │ │ │ │ @ instruction: 0x71a4f44f │ │ │ │ ldrbtmi r4, [r8], #-2059 @ 0xfffff7f5 │ │ │ │ @ instruction: 0xf6f7300c │ │ │ │ stmdami sl, {r0, r3, r4, r5, r7, r8, sl, fp, ip, sp, lr, pc} │ │ │ │ ldrbtmi r9, [r8], #-2307 @ 0xfffff6fd │ │ │ │ mrc2 6, 3, pc, cr4, cr7, {7} │ │ │ │ str r9, [r9, r3, lsl #22]! │ │ │ │ - rsbeq sp, ip, lr, lsr #2 │ │ │ │ - rsbeq r5, ip, r2, asr #26 │ │ │ │ - strdeq sp, [ip], #-12 @ │ │ │ │ - rsbeq r5, ip, r0, lsl sp │ │ │ │ - rsbeq sp, ip, r0, ror #1 │ │ │ │ - strdeq ip, [ip], #-86 @ 0xffffffaa @ │ │ │ │ - strhteq sp, [ip], #-14 │ │ │ │ - ldrdeq r5, [ip], #-194 @ 0xffffff3e @ │ │ │ │ + rsbeq sp, ip, r6, lsr r1 │ │ │ │ + rsbeq r5, ip, sl, asr #26 │ │ │ │ + rsbeq sp, ip, r4, lsl #2 │ │ │ │ + rsbeq r5, ip, r8, lsl sp │ │ │ │ + rsbeq sp, ip, r8, ror #1 │ │ │ │ + strdeq ip, [ip], #-94 @ 0xffffffa2 @ │ │ │ │ + rsbeq sp, ip, r6, asr #1 │ │ │ │ + ldrdeq r5, [ip], #-202 @ 0xffffff36 @ │ │ │ │ mvnsmi lr, sp, lsr #18 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d0f8cc │ │ │ │ @ instruction: 0x305df891 │ │ │ │ stmdbvs ip, {r1, r2, r7, ip, sp, pc} │ │ │ │ @ instruction: 0xf013460d │ │ │ │ @@ -275857,27 +275857,27 @@ │ │ │ │ @ instruction: 0xf104fd47 │ │ │ │ vhadd.s8 d16, d0, d12 │ │ │ │ @ instruction: 0xf6f7414c │ │ │ │ @ instruction: 0xf04ffc81 │ │ │ │ @ instruction: 0x462831ff │ │ │ │ ldc2 6, cr15, [ip, #-988]! @ 0xfffffc24 │ │ │ │ svclt 0x0000e768 │ │ │ │ - rsbeq ip, ip, r2, asr #31 │ │ │ │ - ldrdeq r5, [ip], #-182 @ 0xffffff4a @ │ │ │ │ - rsbeq ip, ip, lr, lsr #30 │ │ │ │ - rsbeq ip, ip, r2, lsr #30 │ │ │ │ - rsbeq r5, ip, r6, lsr fp │ │ │ │ - rsbeq ip, ip, r2, lsl #30 │ │ │ │ - rsbeq r5, ip, r6, lsl fp │ │ │ │ - rsbeq ip, ip, r2, ror #29 │ │ │ │ - strdeq r5, [ip], #-166 @ 0xffffff5a @ │ │ │ │ - rsbeq ip, ip, r8, lsl #29 │ │ │ │ - mlseq ip, ip, sl, r5 │ │ │ │ - rsbeq ip, ip, r8, ror #28 │ │ │ │ - rsbeq r5, ip, r2, lsl #21 │ │ │ │ + rsbeq ip, ip, sl, asr #31 │ │ │ │ + ldrdeq r5, [ip], #-190 @ 0xffffff42 @ │ │ │ │ + rsbeq ip, ip, r6, lsr pc │ │ │ │ + rsbeq ip, ip, sl, lsr #30 │ │ │ │ + rsbeq r5, ip, lr, lsr fp │ │ │ │ + rsbeq ip, ip, sl, lsl #30 │ │ │ │ + rsbeq r5, ip, lr, lsl fp │ │ │ │ + rsbeq ip, ip, sl, ror #29 │ │ │ │ + strdeq r5, [ip], #-174 @ 0xffffff52 @ │ │ │ │ + mlseq ip, r0, lr, ip │ │ │ │ + rsbeq r5, ip, r4, lsr #21 │ │ │ │ + rsbeq ip, ip, r0, ror lr │ │ │ │ + rsbeq r5, ip, sl, lsl #21 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ blhi 1db894 │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ bleq f5e718 │ │ │ │ pkhtbmi r4, r9, r2, asr #25 │ │ │ │ @ instruction: 0xf2ad49d2 │ │ │ │ @@ -276087,22 +276087,22 @@ │ │ │ │ blx fefde2fc │ │ │ │ ldrbmi r4, [r9], -sp, lsl #16 │ │ │ │ @ instruction: 0xf6f74478 │ │ │ │ @ instruction: 0xe6f2fb75 │ │ │ │ ... │ │ │ │ rsbseq lr, r7, lr, lsl r6 │ │ │ │ @ instruction: 0x000011b8 │ │ │ │ - rsbeq ip, ip, r4, lsl #27 │ │ │ │ - rsbeq ip, ip, sl, ror sp │ │ │ │ - strdeq ip, [ip], #-198 @ 0xffffff3a @ │ │ │ │ - rsbeq r5, ip, sl, lsl #18 │ │ │ │ + rsbeq ip, ip, ip, lsl #27 │ │ │ │ + rsbeq ip, ip, r2, lsl #27 │ │ │ │ + strdeq ip, [ip], #-206 @ 0xffffff32 @ │ │ │ │ + rsbeq r5, ip, r2, lsl r9 │ │ │ │ ldrshteq lr, [r7], #-74 @ 0xffffffb6 │ │ │ │ - rsbeq ip, ip, sl, ror fp │ │ │ │ - rsbeq ip, ip, r0, asr #21 │ │ │ │ - ldrdeq r5, [ip], #-100 @ 0xffffff9c @ │ │ │ │ + rsbeq ip, ip, r2, lsl #23 │ │ │ │ + rsbeq ip, ip, r8, asr #21 │ │ │ │ + ldrdeq r5, [ip], #-108 @ 0xffffff94 @ │ │ │ │ ldmdavs r8, {r0, r4, r8, r9, fp, ip, pc} │ │ │ │ @ instruction: 0xf1001e41 │ │ │ │ blls 480a1c │ │ │ │ blvs 15c248 │ │ │ │ ldmdavs fp, {r2, r3, r8, r9, sl, fp, ip, pc} │ │ │ │ fstmiaxeq r0, {d14} @ Deprecated │ │ │ │ ldmdavs fp, {r1, r4, r8, r9, fp, ip, pc} │ │ │ │ @@ -276338,29 +276338,29 @@ │ │ │ │ @ instruction: 0xf6f7300c │ │ │ │ ldmdami r4, {r0, r6, r7, fp, ip, sp, lr, pc} │ │ │ │ ldrbtmi r4, [r8], #-1625 @ 0xfffff9a7 │ │ │ │ @ instruction: 0xf97cf6f7 │ │ │ │ svclt 0x0000e4f9 │ │ │ │ andhi pc, r0, pc, lsr #7 │ │ │ │ ... │ │ │ │ - rsbeq ip, ip, r4, lsr #18 │ │ │ │ - ldrdeq ip, [ip], #-134 @ 0xffffff7a @ │ │ │ │ - rsbeq r5, ip, sl, ror #9 │ │ │ │ - strhteq ip, [ip], #-138 @ 0xffffff76 │ │ │ │ - rsbeq r5, ip, lr, asr #9 │ │ │ │ - mlseq ip, lr, r8, ip │ │ │ │ - strhteq r5, [ip], #-66 @ 0xffffffbe │ │ │ │ - rsbeq ip, ip, ip, asr r8 │ │ │ │ - ldrsbteq r1, [r1], #-54 @ 0xffffffca │ │ │ │ - rsbeq ip, ip, r4, lsl #14 │ │ │ │ - rsbeq r5, ip, r8, lsl r3 │ │ │ │ - rsbeq ip, ip, r8, ror #13 │ │ │ │ - strdeq r5, [ip], #-44 @ 0xffffffd4 @ │ │ │ │ - rsbeq ip, ip, lr, asr #13 │ │ │ │ - rsbeq r5, ip, r2, ror #5 │ │ │ │ + rsbeq ip, ip, ip, lsr #18 │ │ │ │ + ldrdeq ip, [ip], #-142 @ 0xffffff72 @ │ │ │ │ + strdeq r5, [ip], #-66 @ 0xffffffbe @ │ │ │ │ + rsbeq ip, ip, r2, asr #17 │ │ │ │ + ldrdeq r5, [ip], #-70 @ 0xffffffba @ │ │ │ │ + rsbeq ip, ip, r6, lsr #17 │ │ │ │ + strhteq r5, [ip], #-74 @ 0xffffffb6 │ │ │ │ + rsbeq ip, ip, r4, ror #16 │ │ │ │ + ldrsbteq r1, [r1], #-62 @ 0xffffffc2 │ │ │ │ + rsbeq ip, ip, ip, lsl #14 │ │ │ │ + rsbeq r5, ip, r0, lsr #6 │ │ │ │ + strdeq ip, [ip], #-96 @ 0xffffffa0 @ │ │ │ │ + rsbeq r5, ip, r4, lsl #6 │ │ │ │ + ldrdeq ip, [ip], #-102 @ 0xffffff9a @ │ │ │ │ + rsbeq r5, ip, sl, ror #5 │ │ │ │ @ instruction: 0x465948d8 │ │ │ │ andcc r4, ip, r8, ror r4 │ │ │ │ @ instruction: 0xf890f6f7 │ │ │ │ @ instruction: 0xf04f48d6 │ │ │ │ ldrbtmi r3, [r8], #-511 @ 0xfffffe01 │ │ │ │ @ instruction: 0xf94af6f7 │ │ │ │ blcc 11ccc0 │ │ │ │ @@ -276570,53 +276570,53 @@ │ │ │ │ cmnpvc r3, r0, asr #4 @ p-variant is OBSOLETE │ │ │ │ andcc r4, ip, r8, ror r4 │ │ │ │ mcr2 6, 7, pc, cr12, cr6, {7} @ │ │ │ │ ldrbmi r4, [r9], -r9, lsr #16 │ │ │ │ @ instruction: 0xf6f64478 │ │ │ │ @ instruction: 0xf7ffffa7 │ │ │ │ svclt 0x0000bb24 │ │ │ │ - rsbeq ip, ip, ip, ror #12 │ │ │ │ - rsbeq r5, ip, lr, ror r2 │ │ │ │ - rsbeq ip, ip, lr, asr #12 │ │ │ │ - rsbeq r5, ip, r0, ror #4 │ │ │ │ - rsbeq ip, ip, r0, lsr r6 │ │ │ │ - rsbeq r5, ip, r4, asr #4 │ │ │ │ - rsbeq ip, ip, r0, lsl r6 │ │ │ │ - rsbeq r5, ip, r4, lsr #4 │ │ │ │ - strdeq ip, [ip], #-84 @ 0xffffffac @ │ │ │ │ - rsbeq r5, ip, r8, lsl #4 │ │ │ │ - rsbeq ip, ip, sl, asr #11 │ │ │ │ - ldrdeq r5, [ip], #-30 @ 0xffffffe2 @ │ │ │ │ - strhteq ip, [ip], #-82 @ 0xffffffae │ │ │ │ - rsbeq r5, ip, r4, asr #3 │ │ │ │ - mlseq ip, r6, r5, ip │ │ │ │ - rsbeq r5, ip, r8, lsr #3 │ │ │ │ - rsbeq ip, ip, sl, ror r5 │ │ │ │ - rsbeq r5, ip, ip, lsl #3 │ │ │ │ - rsbeq ip, ip, r4, lsr r5 │ │ │ │ - strdeq ip, [ip], #-70 @ 0xffffffba @ │ │ │ │ - rsbeq r5, ip, sl, lsl #2 │ │ │ │ - strhteq ip, [ip], #-72 @ 0xffffffb8 │ │ │ │ - rsbeq r5, ip, ip, asr #1 │ │ │ │ - mlseq ip, lr, r4, ip │ │ │ │ - strhteq r5, [ip], #-0 │ │ │ │ - rsbeq ip, ip, r6, ror #8 │ │ │ │ - rsbeq ip, ip, sl, asr #8 │ │ │ │ - rsbeq r5, ip, lr, asr r0 │ │ │ │ - rsbeq ip, ip, r0, lsr r4 │ │ │ │ - rsbeq r5, ip, r2, asr #32 │ │ │ │ - rsbeq ip, ip, r6, lsl r4 │ │ │ │ - rsbeq r5, ip, r8, lsr #32 │ │ │ │ - strhteq ip, [ip], #-62 @ 0xffffffc2 │ │ │ │ - ldrdeq r4, [ip], #-242 @ 0xffffff0e @ │ │ │ │ - mlseq ip, r4, r3, ip │ │ │ │ - rsbeq r4, ip, r8, lsr #31 │ │ │ │ - rsbeq ip, ip, r2, lsr r3 │ │ │ │ - rsbeq ip, ip, r4, lsr #6 │ │ │ │ - rsbeq r4, ip, r8, lsr pc │ │ │ │ + rsbeq ip, ip, r4, ror r6 │ │ │ │ + rsbeq r5, ip, r6, lsl #5 │ │ │ │ + rsbeq ip, ip, r6, asr r6 │ │ │ │ + rsbeq r5, ip, r8, ror #4 │ │ │ │ + rsbeq ip, ip, r8, lsr r6 │ │ │ │ + rsbeq r5, ip, ip, asr #4 │ │ │ │ + rsbeq ip, ip, r8, lsl r6 │ │ │ │ + rsbeq r5, ip, ip, lsr #4 │ │ │ │ + strdeq ip, [ip], #-92 @ 0xffffffa4 @ │ │ │ │ + rsbeq r5, ip, r0, lsl r2 │ │ │ │ + ldrdeq ip, [ip], #-82 @ 0xffffffae @ │ │ │ │ + rsbeq r5, ip, r6, ror #3 │ │ │ │ + strhteq ip, [ip], #-90 @ 0xffffffa6 │ │ │ │ + rsbeq r5, ip, ip, asr #3 │ │ │ │ + mlseq ip, lr, r5, ip │ │ │ │ + strhteq r5, [ip], #-16 │ │ │ │ + rsbeq ip, ip, r2, lsl #11 │ │ │ │ + mlseq ip, r4, r1, r5 │ │ │ │ + rsbeq ip, ip, ip, lsr r5 │ │ │ │ + strdeq ip, [ip], #-78 @ 0xffffffb2 @ │ │ │ │ + rsbeq r5, ip, r2, lsl r1 │ │ │ │ + rsbeq ip, ip, r0, asr #9 │ │ │ │ + ldrdeq r5, [ip], #-4 @ │ │ │ │ + rsbeq ip, ip, r6, lsr #9 │ │ │ │ + strhteq r5, [ip], #-8 │ │ │ │ + rsbeq ip, ip, lr, ror #8 │ │ │ │ + rsbeq ip, ip, r2, asr r4 │ │ │ │ + rsbeq r5, ip, r6, rrx │ │ │ │ + rsbeq ip, ip, r8, lsr r4 │ │ │ │ + rsbeq r5, ip, sl, asr #32 │ │ │ │ + rsbeq ip, ip, lr, lsl r4 │ │ │ │ + rsbeq r5, ip, r0, lsr r0 │ │ │ │ + rsbeq ip, ip, r6, asr #7 │ │ │ │ + ldrdeq r4, [ip], #-250 @ 0xffffff06 @ │ │ │ │ + mlseq ip, ip, r3, ip │ │ │ │ + strhteq r4, [ip], #-240 @ 0xffffff10 │ │ │ │ + rsbeq ip, ip, sl, lsr r3 │ │ │ │ + rsbeq ip, ip, ip, lsr #6 │ │ │ │ + rsbeq r4, ip, r0, asr #30 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00a8f8cc │ │ │ │ addlt r4, sp, r3, ror #24 │ │ │ │ strcs r4, [r0, -r3, ror #18] │ │ │ │ @ instruction: 0xf8dd447c │ │ │ │ @@ -276716,20 +276716,20 @@ │ │ │ │ ldrbtmi r4, [r8], #-1569 @ 0xfffff9df │ │ │ │ mcr2 6, 4, pc, cr10, cr6, {7} @ │ │ │ │ @ instruction: 0xf6f0e798 │ │ │ │ svclt 0x0000eb16 │ │ │ │ @ instruction: 0x0077da90 │ │ │ │ @ instruction: 0x000011b8 │ │ │ │ ldrsbteq sp, [r7], #-152 @ 0xffffff68 │ │ │ │ - rsbeq ip, ip, r2, lsr r1 │ │ │ │ - rsbeq r4, ip, r6, asr #26 │ │ │ │ - rsbeq ip, ip, r6, lsl r1 │ │ │ │ - rsbeq r4, ip, sl, lsr #26 │ │ │ │ - rsbeq ip, ip, sl, ror #1 │ │ │ │ - strdeq r4, [ip], #-206 @ 0xffffff32 @ │ │ │ │ + rsbeq ip, ip, sl, lsr r1 │ │ │ │ + rsbeq r4, ip, lr, asr #26 │ │ │ │ + rsbeq ip, ip, lr, lsl r1 │ │ │ │ + rsbeq r4, ip, r2, lsr sp │ │ │ │ + strdeq ip, [ip], #-2 @ │ │ │ │ + rsbeq r4, ip, r6, lsl #26 │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl fec78334 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldrdlt r0, [r5], r8 │ │ │ │ stcle 14, cr1, [r6, #-120]! @ 0xffffff88 │ │ │ │ svcne 0x00154607 │ │ │ │ and r2, r2, r0, lsl #8 │ │ │ │ @@ -276749,16 +276749,16 @@ │ │ │ │ stmdbls r3, {r0, r1, r2, fp, lr} │ │ │ │ @ instruction: 0xf6f64478 │ │ │ │ bls 220aa4 │ │ │ │ andlt r4, r5, r0, lsl r6 │ │ │ │ andcs fp, r1, #240, 26 @ 0x3c00 │ │ │ │ andlt r4, r5, r0, lsl r6 │ │ │ │ svclt 0x0000bdf0 │ │ │ │ - rsbeq ip, ip, r4, rrx │ │ │ │ - rsbeq r4, ip, r8, ror ip │ │ │ │ + rsbeq ip, ip, ip, rrx │ │ │ │ + rsbeq r4, ip, r0, lsl #25 │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl fec783a8 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldmdbvs r5, {r5, r6, r7, r8, r9, sl, fp} │ │ │ │ addlt r4, r3, lr, lsl r6 │ │ │ │ stmibvs fp!, {r0, r1, r2, r9, sl, lr} │ │ │ │ stmdbvs sl!, {r0, r1, r3, r8, r9, ip, sp, pc} │ │ │ │ @@ -276805,24 +276805,24 @@ │ │ │ │ vhadd.s d31, d10, d4 │ │ │ │ andlt r4, r3, r0, lsr #12 │ │ │ │ bmi 490a28 │ │ │ │ @ instruction: 0x46314638 │ │ │ │ @ instruction: 0xf004447a │ │ │ │ @ instruction: 0x4620f271 │ │ │ │ ldcllt 0, cr11, [r0, #12]! │ │ │ │ - rsbeq fp, ip, ip, ror #31 │ │ │ │ - rsbeq fp, ip, r2, lsl #10 │ │ │ │ - strdeq sl, [lr], #-190 @ 0xffffff42 @ │ │ │ │ - rsbeq fp, ip, r6, asr #31 │ │ │ │ - ldrdeq r4, [ip], #-186 @ 0xffffff46 @ │ │ │ │ - rsbeq fp, ip, lr, lsr #31 │ │ │ │ - rsbeq r4, ip, r2, asr #23 │ │ │ │ - rsbeq ip, ip, r0, lsr #32 │ │ │ │ - rsbeq ip, ip, lr, lsl r0 │ │ │ │ - rsbeq ip, ip, r4 │ │ │ │ + strdeq fp, [ip], #-244 @ 0xffffff0c @ │ │ │ │ + rsbeq fp, ip, sl, lsl #10 │ │ │ │ + rsbeq sl, lr, r6, lsl #24 │ │ │ │ + rsbeq fp, ip, lr, asr #31 │ │ │ │ + rsbeq r4, ip, r2, ror #23 │ │ │ │ + strhteq fp, [ip], #-246 @ 0xffffff0a │ │ │ │ + rsbeq r4, ip, sl, asr #23 │ │ │ │ + rsbeq ip, ip, r8, lsr #32 │ │ │ │ + rsbeq ip, ip, r6, lsr #32 │ │ │ │ + rsbeq ip, ip, ip │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00b8f8cc │ │ │ │ stcmi 6, cr4, [lr], {15} │ │ │ │ addlt r4, r9, lr, lsl #19 │ │ │ │ @ instruction: 0x4690447c │ │ │ │ @@ -276966,22 +276966,22 @@ │ │ │ │ andhi pc, r0, pc, lsr #7 │ │ │ │ ... │ │ │ │ rsbseq sp, r7, r8, asr r7 │ │ │ │ @ instruction: 0x000011b8 │ │ │ │ rsbseq sp, r7, r8, asr #14 │ │ │ │ @ instruction: 0x00000eb4 │ │ │ │ rsbseq sp, r7, r8, asr r6 │ │ │ │ - rsbeq fp, ip, r0, lsl #27 │ │ │ │ - mlseq ip, r4, r9, r4 │ │ │ │ - rsbeq fp, ip, sl, asr sp │ │ │ │ - rsbeq r4, ip, lr, ror #18 │ │ │ │ - rsbeq fp, ip, r0, lsr sp │ │ │ │ - rsbeq r4, ip, r4, asr #18 │ │ │ │ - rsbeq fp, ip, r2, lsl sp │ │ │ │ - rsbeq r4, ip, r6, lsr #18 │ │ │ │ + rsbeq fp, ip, r8, lsl #27 │ │ │ │ + mlseq ip, ip, r9, r4 │ │ │ │ + rsbeq fp, ip, r2, ror #26 │ │ │ │ + rsbeq r4, ip, r6, ror r9 │ │ │ │ + rsbeq fp, ip, r8, lsr sp │ │ │ │ + rsbeq r4, ip, ip, asr #18 │ │ │ │ + rsbeq fp, ip, sl, lsl sp │ │ │ │ + rsbeq r4, ip, lr, lsr #18 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00b0f8cc │ │ │ │ strgt pc, [r8], #2271 @ 0x8df │ │ │ │ @ instruction: 0xf8df469a │ │ │ │ addlt r3, fp, r8, lsl #9 │ │ │ │ @@ -277271,33 +277271,33 @@ │ │ │ │ ldrdcs pc, [r0], -fp │ │ │ │ svclt 0x0000e768 │ │ │ │ andhi pc, r0, pc, lsr #7 │ │ │ │ ... │ │ │ │ ldrsbteq sp, [r7], #-68 @ 0xffffffbc │ │ │ │ @ instruction: 0x000011b8 │ │ │ │ rsbseq sp, r7, ip, lsl #9 │ │ │ │ - rsbeq fp, ip, ip, asr #23 │ │ │ │ - rsbeq r4, ip, r0, ror #15 │ │ │ │ - strhteq fp, [ip], #-172 @ 0xffffff54 │ │ │ │ - ldrdeq r4, [ip], #-96 @ 0xffffffa0 @ │ │ │ │ - rsbeq fp, ip, sl, lsl #21 │ │ │ │ - mlseq ip, lr, r6, r4 │ │ │ │ - rsbeq fp, ip, r4, asr sl │ │ │ │ - rsbeq r4, ip, r8, ror #12 │ │ │ │ - ldrdeq fp, [ip], #-148 @ 0xffffff6c @ │ │ │ │ - rsbeq r4, ip, r8, ror #11 │ │ │ │ - mlseq ip, lr, r9, fp │ │ │ │ - strhteq r4, [ip], #-82 @ 0xffffffae │ │ │ │ - rsbeq fp, ip, r0, lsl #19 │ │ │ │ - mlseq ip, r4, r5, r4 │ │ │ │ - rsbeq fp, ip, r2, lsr #18 │ │ │ │ - rsbeq r4, ip, r6, lsr r5 │ │ │ │ - strhteq fp, [ip], #-132 @ 0xffffff7c │ │ │ │ - rsbeq r4, ip, r8, asr #9 │ │ │ │ - rsbeq fp, ip, r4, ror #16 │ │ │ │ + ldrdeq fp, [ip], #-180 @ 0xffffff4c @ │ │ │ │ + rsbeq r4, ip, r8, ror #15 │ │ │ │ + rsbeq fp, ip, r4, asr #21 │ │ │ │ + ldrdeq r4, [ip], #-104 @ 0xffffff98 @ │ │ │ │ + mlseq ip, r2, sl, fp │ │ │ │ + rsbeq r4, ip, r6, lsr #13 │ │ │ │ + rsbeq fp, ip, ip, asr sl │ │ │ │ + rsbeq r4, ip, r0, ror r6 │ │ │ │ + ldrdeq fp, [ip], #-156 @ 0xffffff64 @ │ │ │ │ + strdeq r4, [ip], #-80 @ 0xffffffb0 @ │ │ │ │ + rsbeq fp, ip, r6, lsr #19 │ │ │ │ + strhteq r4, [ip], #-90 @ 0xffffffa6 │ │ │ │ + rsbeq fp, ip, r8, lsl #19 │ │ │ │ + mlseq ip, ip, r5, r4 │ │ │ │ + rsbeq fp, ip, sl, lsr #18 │ │ │ │ + rsbeq r4, ip, lr, lsr r5 │ │ │ │ + strhteq fp, [ip], #-140 @ 0xffffff74 │ │ │ │ + ldrdeq r4, [ip], #-64 @ 0xffffffc0 @ │ │ │ │ + rsbeq fp, ip, ip, ror #16 │ │ │ │ @ instruction: 0xf6409004 │ │ │ │ ldmdami r5, {r0, r2, r3, r6, r7, r8, ip, lr} │ │ │ │ andcc r4, ip, r8, ror r4 │ │ │ │ @ instruction: 0xf938f6f6 │ │ │ │ stmdbls r4, {r0, r1, r4, fp, lr} │ │ │ │ @ instruction: 0xf6f64478 │ │ │ │ blls 2601fc │ │ │ │ @@ -277313,20 +277313,20 @@ │ │ │ │ mvnspl pc, r0, asr #12 │ │ │ │ andcc r4, ip, r8, ror r4 │ │ │ │ @ instruction: 0xf91af6f6 │ │ │ │ @ instruction: 0xf04f4808 │ │ │ │ ldrbtmi r3, [r8], #-511 @ 0xfffffe01 │ │ │ │ @ instruction: 0xf9d4f6f6 │ │ │ │ svclt 0x0000e7ee │ │ │ │ - strhteq fp, [ip], #-124 @ 0xffffff84 │ │ │ │ - ldrdeq r4, [ip], #-48 @ 0xffffffd0 @ │ │ │ │ - rsbeq fp, ip, r0, lsr #15 │ │ │ │ - strhteq r4, [ip], #-50 @ 0xffffffce │ │ │ │ - rsbeq fp, ip, r0, lsl #15 │ │ │ │ - mlseq ip, r2, r3, r4 │ │ │ │ + rsbeq fp, ip, r4, asr #15 │ │ │ │ + ldrdeq r4, [ip], #-56 @ 0xffffffc8 @ │ │ │ │ + rsbeq fp, ip, r8, lsr #15 │ │ │ │ + strhteq r4, [ip], #-58 @ 0xffffffc6 │ │ │ │ + rsbeq fp, ip, r8, lsl #15 │ │ │ │ + mlseq ip, sl, r3, r4 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ blhi 25cf48 │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x0070f8cc │ │ │ │ ldcmi 0, cr11, [r7], #604 @ 0x25c │ │ │ │ ldrbtmi r4, [ip], #-1549 @ 0xfffff9f3 │ │ │ │ @@ -277509,18 +277509,18 @@ │ │ │ │ svclt 0x0000e018 │ │ │ │ andhi pc, r0, pc, lsr #7 │ │ │ │ addge r9, r7, #46, 30 @ 0xb8 │ │ │ │ ldrbtpl r4, [sp], #-686 @ 0xfffffd52 │ │ │ │ ... │ │ │ │ rsbseq ip, r7, lr, ror #30 │ │ │ │ @ instruction: 0x000011b8 │ │ │ │ - rsbseq sl, r2, r0, lsr #4 │ │ │ │ + rsbseq sl, r2, r8, lsr #4 │ │ │ │ rsbseq ip, r7, r6, asr #26 │ │ │ │ - rsbeq fp, ip, ip, lsl #9 │ │ │ │ - rsbeq r4, ip, r0, lsr #1 │ │ │ │ + mlseq ip, r4, r4, fp │ │ │ │ + rsbeq r4, ip, r8, lsr #1 │ │ │ │ teqle r8, #256 @ 0x100 │ │ │ │ rscsle r4, fp, r3, lsr #11 │ │ │ │ eorvs pc, r4, r9, asr r8 @ │ │ │ │ ldrtmi r2, [r0], -r0, lsl #2 │ │ │ │ @ instruction: 0xf0a4f097 │ │ │ │ mvnsle r4, r0, asr r5 │ │ │ │ ldrtmi r2, [r0], -r0, lsl #2 │ │ │ │ @@ -277662,32 +277662,32 @@ │ │ │ │ @ instruction: 0xf6f5300c │ │ │ │ ldmdami r7, {r0, r5, r6, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ ldrbtmi r9, [r8], #-2307 @ 0xfffff6fd │ │ │ │ @ instruction: 0xff1cf6f5 │ │ │ │ ldrbt r9, [r2], -r3, lsl #22 │ │ │ │ bl feadfba0 │ │ │ │ ... │ │ │ │ - rsbeq fp, ip, ip, ror #6 │ │ │ │ - rsbeq r3, ip, r0, lsl #31 │ │ │ │ - rsbeq fp, ip, r2, lsr #6 │ │ │ │ - rsbeq r3, ip, r6, lsr pc │ │ │ │ - ldrdeq fp, [ip], #-40 @ 0xffffffd8 @ │ │ │ │ - rsbeq r3, ip, ip, ror #29 │ │ │ │ - strhteq fp, [ip], #-42 @ 0xffffffd6 │ │ │ │ - rsbeq r3, ip, lr, asr #29 │ │ │ │ - rsbeq fp, ip, r4, lsl #5 │ │ │ │ - mlseq ip, r8, lr, r3 │ │ │ │ - rsbeq fp, ip, r8, ror #4 │ │ │ │ - rsbeq sl, ip, lr, ror r7 │ │ │ │ - rsbeq fp, ip, sl, asr #4 │ │ │ │ - rsbeq r3, ip, lr, asr lr │ │ │ │ - rsbeq fp, ip, ip, lsr #4 │ │ │ │ - rsbeq r3, ip, r0, asr #28 │ │ │ │ - rsbeq fp, ip, lr, lsl #4 │ │ │ │ - rsbeq r3, ip, r2, lsr #28 │ │ │ │ + rsbeq fp, ip, r4, ror r3 │ │ │ │ + rsbeq r3, ip, r8, lsl #31 │ │ │ │ + rsbeq fp, ip, sl, lsr #6 │ │ │ │ + rsbeq r3, ip, lr, lsr pc │ │ │ │ + rsbeq fp, ip, r0, ror #5 │ │ │ │ + strdeq r3, [ip], #-228 @ 0xffffff1c @ │ │ │ │ + rsbeq fp, ip, r2, asr #5 │ │ │ │ + ldrdeq r3, [ip], #-230 @ 0xffffff1a @ │ │ │ │ + rsbeq fp, ip, ip, lsl #5 │ │ │ │ + rsbeq r3, ip, r0, lsr #29 │ │ │ │ + rsbeq fp, ip, r0, ror r2 │ │ │ │ + rsbeq sl, ip, r6, lsl #15 │ │ │ │ + rsbeq fp, ip, r2, asr r2 │ │ │ │ + rsbeq r3, ip, r6, ror #28 │ │ │ │ + rsbeq fp, ip, r4, lsr r2 │ │ │ │ + rsbeq r3, ip, r8, asr #28 │ │ │ │ + rsbeq fp, ip, r6, lsl r2 │ │ │ │ + rsbeq r3, ip, sl, lsr #28 │ │ │ │ mvnsmi lr, #737280 @ 0xb4000 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00c0f8cc │ │ │ │ smlabbeq r1, r1, r0, pc @ │ │ │ │ bmi 18738a8 │ │ │ │ blcs 1b38c0 │ │ │ │ @@ -277781,24 +277781,24 @@ │ │ │ │ stmdami pc, {r0, r1, r4, r5, r6, r8, sl, fp, ip, sp, lr, pc} @ │ │ │ │ mvnscc pc, pc, asr #32 │ │ │ │ @ instruction: 0xf6f54478 │ │ │ │ strb pc, [lr, sp, lsr #28]! @ │ │ │ │ b fef5fd7c │ │ │ │ ldrhteq ip, [r7], #-150 @ 0xffffff6a │ │ │ │ @ instruction: 0x000011b8 │ │ │ │ - rsbeq fp, ip, ip, lsr #2 │ │ │ │ - rsbeq fp, ip, r2, lsl #2 │ │ │ │ - rsbeq r3, ip, r6, lsl sp │ │ │ │ + rsbeq fp, ip, r4, lsr r1 │ │ │ │ + rsbeq fp, ip, sl, lsl #2 │ │ │ │ + rsbeq r3, ip, lr, lsl sp │ │ │ │ rsbseq ip, r7, r4, lsr #18 │ │ │ │ - rsbeq fp, ip, r6, lsr #1 │ │ │ │ - rsbeq fp, ip, r4, rrx │ │ │ │ - rsbeq fp, ip, r2, asr r0 │ │ │ │ - rsbeq r3, ip, r4, ror #24 │ │ │ │ - rsbeq fp, ip, r2, lsr r0 │ │ │ │ - rsbeq r3, ip, r4, asr #24 │ │ │ │ + rsbeq fp, ip, lr, lsr #1 │ │ │ │ + rsbeq fp, ip, ip, rrx │ │ │ │ + rsbeq fp, ip, sl, asr r0 │ │ │ │ + rsbeq r3, ip, ip, ror #24 │ │ │ │ + rsbeq fp, ip, sl, lsr r0 │ │ │ │ + rsbeq r3, ip, ip, asr #24 │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl fec793f8 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0x46170fd8 │ │ │ │ addlt r4, r5, r4, asr sl │ │ │ │ strmi r4, [sp], -r6, lsl #12 │ │ │ │ teqlt r3, sl, ror r4 │ │ │ │ @@ -277882,22 +277882,22 @@ │ │ │ │ stc2 6, cr15, [r8], #980 @ 0x3d4 │ │ │ │ @ instruction: 0xf04f480c │ │ │ │ ldrbtmi r3, [r8], #-511 @ 0xfffffe01 │ │ │ │ stc2l 6, cr15, [r2, #-980]! @ 0xfffffc2c │ │ │ │ svclt 0x0000e7ee │ │ │ │ rsbseq ip, r7, r8, lsl #16 │ │ │ │ @ instruction: 0x00000eb4 │ │ │ │ - rsbeq sl, ip, r8, asr pc │ │ │ │ - rsbeq r3, ip, ip, ror #22 │ │ │ │ - rsbeq sl, ip, r0, lsl #30 │ │ │ │ - rsbeq sl, ip, r0, asr #29 │ │ │ │ - strhteq sl, [ip], #-236 @ 0xffffff14 │ │ │ │ - rsbeq r3, ip, lr, asr #21 │ │ │ │ - mlseq ip, ip, lr, sl │ │ │ │ - rsbeq r3, ip, lr, lsr #21 │ │ │ │ + rsbeq sl, ip, r0, ror #30 │ │ │ │ + rsbeq r3, ip, r4, ror fp │ │ │ │ + rsbeq sl, ip, r8, lsl #30 │ │ │ │ + rsbeq sl, ip, r8, asr #29 │ │ │ │ + rsbeq sl, ip, r4, asr #29 │ │ │ │ + ldrdeq r3, [ip], #-166 @ 0xffffff5a @ │ │ │ │ + rsbeq sl, ip, r4, lsr #29 │ │ │ │ + strhteq r3, [ip], #-166 @ 0xffffff5a │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r8 │ │ │ │ bl fec79584 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldmdbvs r1, {r3, r4, r5, r6, r7, r8, r9, sl, fp} │ │ │ │ stmibvs sl, {r1, fp, ip, pc} │ │ │ │ svclt 0x00c84282 │ │ │ │ stcle 3, cr2, [r3, #-0] │ │ │ │ @@ -277941,18 +277941,18 @@ │ │ │ │ mvnpl pc, pc, asr #8 │ │ │ │ andcc r4, ip, r8, ror r4 │ │ │ │ stc2 6, cr15, [lr], #-980 @ 0xfffffc2c │ │ │ │ strtmi r4, [r9], -r6, lsl #16 │ │ │ │ @ instruction: 0xf6f54478 │ │ │ │ strtmi pc, [r8], -r9, ror #25 │ │ │ │ mvnshi lr, #12386304 @ 0xbd0000 │ │ │ │ - rsbeq sl, ip, r6, asr #27 │ │ │ │ - ldrdeq r3, [ip], #-154 @ 0xffffff66 @ │ │ │ │ - rsbeq sl, ip, r8, lsr #27 │ │ │ │ - strhteq r3, [ip], #-156 @ 0xffffff64 │ │ │ │ + rsbeq sl, ip, lr, asr #27 │ │ │ │ + rsbeq r3, ip, r2, ror #19 │ │ │ │ + strhteq sl, [ip], #-208 @ 0xffffff30 │ │ │ │ + rsbeq r3, ip, r4, asr #19 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ blhi 1dd918 │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00c0f8cc │ │ │ │ smlabbcs r4, r5, r0, fp │ │ │ │ stmdbeq r0, {r0, r1, r4, r5, r7, r8, ip, sp, lr, pc} │ │ │ │ @@ -278027,19 +278027,19 @@ │ │ │ │ cmppeq sp, r2, asr #4 @ p-variant is OBSOLETE │ │ │ │ andcc r4, ip, r8, ror r4 │ │ │ │ blx fe1e0166 │ │ │ │ strtmi r4, [r1], -r8, lsl #16 │ │ │ │ @ instruction: 0xf6f54478 │ │ │ │ @ instruction: 0xe7dffc3d │ │ │ │ ... │ │ │ │ - rsbeq r3, pc, r8, asr r0 @ │ │ │ │ - rsbeq sl, ip, r4, lsr sp │ │ │ │ - rsbeq r3, pc, ip │ │ │ │ - rsbeq sl, ip, r0, asr ip │ │ │ │ - rsbeq r3, ip, r4, ror #16 │ │ │ │ + rsbeq r3, pc, r0, rrx │ │ │ │ + rsbeq sl, ip, ip, lsr sp │ │ │ │ + rsbeq r3, pc, r4, lsl r0 @ │ │ │ │ + rsbeq sl, ip, r8, asr ip │ │ │ │ + rsbeq r3, ip, ip, ror #16 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ bl fec797c0 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldmib r2, {r4, r5, r6, r7, r8, r9, sl, fp}^ │ │ │ │ ldrmi r1, [ip], -r8, lsl #24 │ │ │ │ ldmdbvs fp, {r1, r7, ip, sp, pc} │ │ │ │ cdpvc 5, 8, cr15, cr0, cr1, {5} │ │ │ │ @@ -278134,18 +278134,18 @@ │ │ │ │ @ instruction: 0xeeb46b22 │ │ │ │ vsqrt.f64 d22, d7 │ │ │ │ vstrle s31, [r6, #64] @ 0x40 │ │ │ │ mlane r4, r3, r8, pc @ │ │ │ │ orreq pc, r0, r1, lsr #32 │ │ │ │ eorne pc, r4, r3, lsl #17 │ │ │ │ svclt 0x0000e7bf │ │ │ │ - mlseq ip, sl, fp, sl │ │ │ │ - rsbeq r6, ip, r0, lsr #24 │ │ │ │ - rsbeq sl, ip, r2, lsr fp │ │ │ │ - rsbeq r3, ip, r6, asr #14 │ │ │ │ + rsbeq sl, ip, r2, lsr #23 │ │ │ │ + rsbeq r6, ip, r8, lsr #24 │ │ │ │ + rsbeq sl, ip, sl, lsr fp │ │ │ │ + rsbeq r3, ip, lr, asr #14 │ │ │ │ mvnsmi lr, #737280 @ 0xb4000 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d0f8cc │ │ │ │ addlt r6, r5, r5, lsl r9 │ │ │ │ pkhbtmi r4, r0, r9, lsl #13 │ │ │ │ mlacc r4, r5, r8, pc @ │ │ │ │ @@ -278182,18 +278182,18 @@ │ │ │ │ ldrbtmi r9, [r8], #-2307 @ 0xfffff6fd │ │ │ │ blx 4603d2 │ │ │ │ ldrmi r9, [r8], -r3, lsl #22 │ │ │ │ pop {r0, r2, ip, sp, pc} │ │ │ │ movwcs r8, #5104 @ 0x13f0 │ │ │ │ andlt r4, r5, r8, lsl r6 │ │ │ │ mvnshi lr, #12386304 @ 0xbd0000 │ │ │ │ - rsbeq sl, ip, r0, asr #20 │ │ │ │ - rsbeq r9, ip, r6, asr pc │ │ │ │ - rsbeq sl, ip, lr, ror #19 │ │ │ │ - rsbeq r3, ip, r2, lsl #12 │ │ │ │ + rsbeq sl, ip, r8, asr #20 │ │ │ │ + rsbeq r9, ip, lr, asr pc │ │ │ │ + strdeq sl, [ip], #-150 @ 0xffffff6a @ │ │ │ │ + rsbeq r3, ip, sl, lsl #12 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x0010f8cc │ │ │ │ ubfxmi pc, pc, #17, #25 │ │ │ │ @ instruction: 0xf8df468c │ │ │ │ ldrshtlt r1, [r3], r8 │ │ │ │ @@ -278611,15 +278611,15 @@ │ │ │ │ movwcs sp, #4240 @ 0x1090 │ │ │ │ andcc pc, r0, r9, asr #17 │ │ │ │ @ instruction: 0xf73fe500 │ │ │ │ ldrbmi sl, [r4, #3668]! @ 0xe54 │ │ │ │ sbchi pc, r8, #64 @ 0x40 │ │ │ │ stc 8, cr9, [sp, #116] @ 0x74 │ │ │ │ vqrdmulh.s32 d23, d7, d22 │ │ │ │ - blls 8626ec │ │ │ │ + blls 8626ec │ │ │ │ blvc ade540 │ │ │ │ eorcs pc, r0, r3, asr r8 @ │ │ │ │ vldrle s4, [fp, #-0] │ │ │ │ tstcs r0, lr, lsl fp │ │ │ │ @ instruction: 0xf8534684 │ │ │ │ ldrbtmi lr, [r3], -r0, lsr #32 │ │ │ │ tstcc r1, r3 │ │ │ │ @@ -278704,21 +278704,21 @@ │ │ │ │ blvc 15eaf8 │ │ │ │ svclt 0x0000e03e │ │ │ │ ... │ │ │ │ ldrsbteq ip, [r7], #-20 @ 0xffffffec │ │ │ │ @ instruction: 0x000011b8 │ │ │ │ ldrhteq ip, [r7], #-28 @ 0xffffffe4 │ │ │ │ @ instruction: 0x00000eb4 │ │ │ │ - mlseq ip, ip, r5, sl │ │ │ │ - strhteq r3, [ip], #-16 │ │ │ │ - mlseq ip, r2, r3, sl │ │ │ │ - rsbeq r2, ip, r6, lsr #31 │ │ │ │ + rsbeq sl, ip, r4, lsr #11 │ │ │ │ + strhteq r3, [ip], #-24 @ 0xffffffe8 │ │ │ │ + mlseq ip, sl, r3, sl │ │ │ │ + rsbeq r2, ip, lr, lsr #31 │ │ │ │ ldrhteq fp, [r7], #-180 @ 0xffffff4c │ │ │ │ - rsbeq sl, ip, r6, lsl r2 │ │ │ │ - rsbeq r2, ip, sl, lsr #28 │ │ │ │ + rsbeq sl, ip, lr, lsl r2 │ │ │ │ + rsbeq r2, ip, r2, lsr lr │ │ │ │ blvs b5e6a8 │ │ │ │ blvs ff31eb30 │ │ │ │ blx 55ec28 │ │ │ │ @ instruction: 0xf893d435 │ │ │ │ @ instruction: 0xf0000181 │ │ │ │ ldmdacs r8, {r2, r3, r4} │ │ │ │ ldrdeq pc, [ip, -r1]! │ │ │ │ @@ -278939,25 +278939,25 @@ │ │ │ │ strle pc, [r2], #-2576 @ 0xfffff5f0 │ │ │ │ teqls r0, #26214400 @ 0x1900000 │ │ │ │ stmdacc r1, {r0, r1, r2, r4, r5, r7, r8, sl, sp, lr, pc} │ │ │ │ mcrrne 10, 0, r3, r3, cr4 │ │ │ │ ldr sp, [r2, #489]! @ 0x1e9 │ │ │ │ andhi pc, r0, pc, lsr #7 │ │ │ │ ... │ │ │ │ - rsbeq sl, ip, ip, lsr r0 │ │ │ │ - rsbeq r2, ip, r0, asr ip │ │ │ │ - rsbeq sl, ip, r2, lsr #32 │ │ │ │ - rsbeq r2, ip, r6, lsr ip │ │ │ │ - rsbeq sl, ip, r8 │ │ │ │ - rsbeq r2, ip, ip, lsl ip │ │ │ │ + rsbeq sl, ip, r4, asr #32 │ │ │ │ + rsbeq r2, ip, r8, asr ip │ │ │ │ + rsbeq sl, ip, sl, lsr #32 │ │ │ │ + rsbeq r2, ip, lr, lsr ip │ │ │ │ + rsbeq sl, ip, r0, lsl r0 │ │ │ │ + rsbeq r2, ip, r4, lsr #24 │ │ │ │ @ instruction: 0x00000eb4 │ │ │ │ - rsbeq r9, ip, ip, ror #28 │ │ │ │ - rsbeq r2, ip, r0, lsl #21 │ │ │ │ - rsbeq r9, ip, lr, asr #28 │ │ │ │ - rsbeq r2, ip, r2, ror #20 │ │ │ │ + rsbeq r9, ip, r4, ror lr │ │ │ │ + rsbeq r2, ip, r8, lsl #21 │ │ │ │ + rsbeq r9, ip, r6, asr lr │ │ │ │ + rsbeq r2, ip, sl, ror #20 │ │ │ │ @ instruction: 0xf64048c0 │ │ │ │ ldrbtmi r7, [r8], #-311 @ 0xfffffec9 │ │ │ │ @ instruction: 0xf6f4300c │ │ │ │ ldmmi lr!, {r0, r1, r2, r4, r5, sl, fp, ip, sp, lr, pc} │ │ │ │ ldrbtmi r4, [r8], #-1585 @ 0xfffff9cf │ │ │ │ ldc2l 6, cr15, [r2], #976 @ 0x3d0 │ │ │ │ ldmmi ip!, {r1, r4, r8, sl, sp, lr, pc} │ │ │ │ @@ -279142,45 +279142,45 @@ │ │ │ │ blx ff3e12d0 │ │ │ │ @ instruction: 0xf04f4824 │ │ │ │ ldrbtmi r3, [r8], #-511 @ 0xfffffe01 │ │ │ │ blx fe2612de │ │ │ │ svclt 0x0000e7ee │ │ │ │ andhi pc, r0, pc, lsr #7 │ │ │ │ ... │ │ │ │ - strhteq r9, [ip], #-218 @ 0xffffff26 │ │ │ │ - rsbeq r2, ip, lr, asr #19 │ │ │ │ - rsbeq r9, ip, r0, lsr #27 │ │ │ │ - strhteq r2, [ip], #-148 @ 0xffffff6c │ │ │ │ - rsbeq r9, ip, r6, lsr sp │ │ │ │ - rsbeq r2, ip, sl, asr #18 │ │ │ │ - rsbeq r9, ip, r8, lsl sp │ │ │ │ - rsbeq r2, ip, ip, lsr #18 │ │ │ │ - strdeq r9, [ip], #-206 @ 0xffffff32 @ │ │ │ │ - rsbeq r2, ip, r2, lsl r9 │ │ │ │ - rsbeq r9, ip, r0, ror #25 │ │ │ │ - strdeq r2, [ip], #-132 @ 0xffffff7c @ │ │ │ │ - strhteq r9, [ip], #-206 @ 0xffffff32 │ │ │ │ - ldrdeq r2, [ip], #-130 @ 0xffffff7e @ │ │ │ │ - rsbeq r9, ip, r4, lsr #25 │ │ │ │ - strhteq r2, [ip], #-136 @ 0xffffff78 │ │ │ │ - rsbeq r9, ip, sl, lsl #25 │ │ │ │ - mlseq ip, lr, r8, r2 │ │ │ │ - rsbeq r9, ip, ip, ror #24 │ │ │ │ - rsbeq r2, ip, r0, lsl #17 │ │ │ │ - rsbeq r9, ip, lr, asr #24 │ │ │ │ - rsbeq r2, ip, r2, ror #16 │ │ │ │ - rsbeq r9, ip, r0, lsr ip │ │ │ │ - rsbeq r2, ip, r4, asr #16 │ │ │ │ - rsbeq r9, ip, r0, ror #23 │ │ │ │ - rsbeq r9, ip, r2, ror #22 │ │ │ │ - rsbeq r2, ip, r6, ror r7 │ │ │ │ - rsbeq r9, ip, r0, lsl #22 │ │ │ │ - rsbeq r2, ip, r2, lsl r7 │ │ │ │ - rsbeq r9, ip, r0, ror #21 │ │ │ │ - strdeq r2, [ip], #-98 @ 0xffffff9e @ │ │ │ │ + rsbeq r9, ip, r2, asr #27 │ │ │ │ + ldrdeq r2, [ip], #-150 @ 0xffffff6a @ │ │ │ │ + rsbeq r9, ip, r8, lsr #27 │ │ │ │ + strhteq r2, [ip], #-156 @ 0xffffff64 │ │ │ │ + rsbeq r9, ip, lr, lsr sp │ │ │ │ + rsbeq r2, ip, r2, asr r9 │ │ │ │ + rsbeq r9, ip, r0, lsr #26 │ │ │ │ + rsbeq r2, ip, r4, lsr r9 │ │ │ │ + rsbeq r9, ip, r6, lsl #26 │ │ │ │ + rsbeq r2, ip, sl, lsl r9 │ │ │ │ + rsbeq r9, ip, r8, ror #25 │ │ │ │ + strdeq r2, [ip], #-140 @ 0xffffff74 @ │ │ │ │ + rsbeq r9, ip, r6, asr #25 │ │ │ │ + ldrdeq r2, [ip], #-138 @ 0xffffff76 @ │ │ │ │ + rsbeq r9, ip, ip, lsr #25 │ │ │ │ + rsbeq r2, ip, r0, asr #17 │ │ │ │ + mlseq ip, r2, ip, r9 │ │ │ │ + rsbeq r2, ip, r6, lsr #17 │ │ │ │ + rsbeq r9, ip, r4, ror ip │ │ │ │ + rsbeq r2, ip, r8, lsl #17 │ │ │ │ + rsbeq r9, ip, r6, asr ip │ │ │ │ + rsbeq r2, ip, sl, ror #16 │ │ │ │ + rsbeq r9, ip, r8, lsr ip │ │ │ │ + rsbeq r2, ip, ip, asr #16 │ │ │ │ + rsbeq r9, ip, r8, ror #23 │ │ │ │ + rsbeq r9, ip, sl, ror #22 │ │ │ │ + rsbeq r2, ip, lr, ror r7 │ │ │ │ + rsbeq r9, ip, r8, lsl #22 │ │ │ │ + rsbeq r2, ip, sl, lsl r7 │ │ │ │ + rsbeq r9, ip, r8, ror #21 │ │ │ │ + strdeq r2, [ip], #-106 @ 0xffffff96 @ │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00c8f8cc │ │ │ │ addlt r4, r5, ip, asr #18 │ │ │ │ ldrbtmi r4, [r9], #-2892 @ 0xfffff4b4 │ │ │ │ @ instruction: 0xf8dd9d10 │ │ │ │ @@ -279256,23 +279256,23 @@ │ │ │ │ blx fea6149c │ │ │ │ movwcs lr, #30630 @ 0x77a6 │ │ │ │ eorvs r2, fp, r1, lsl #8 │ │ │ │ @ instruction: 0xf6ede7ae │ │ │ │ svclt 0x0000ef2c │ │ │ │ rsbseq fp, r7, r2, ror #4 │ │ │ │ @ instruction: 0x000011b8 │ │ │ │ - rsbeq r9, ip, lr, asr #19 │ │ │ │ - rsbeq r2, ip, r2, ror #11 │ │ │ │ - strhteq r9, [ip], #-150 @ 0xffffff6a │ │ │ │ - rsbeq r2, ip, sl, asr #11 │ │ │ │ + ldrdeq r9, [ip], #-150 @ 0xffffff6a @ │ │ │ │ + rsbeq r2, ip, sl, ror #11 │ │ │ │ + strhteq r9, [ip], #-158 @ 0xffffff62 │ │ │ │ + ldrdeq r2, [ip], #-82 @ 0xffffffae @ │ │ │ │ ldrsbteq fp, [r7], #-24 @ 0xffffffe8 │ │ │ │ - rsbeq r9, ip, sl, lsr r9 │ │ │ │ - rsbeq r2, ip, lr, asr #10 │ │ │ │ - rsbeq r9, ip, lr, lsl r9 │ │ │ │ - rsbeq r2, ip, r2, lsr r5 │ │ │ │ + rsbeq r9, ip, r2, asr #18 │ │ │ │ + rsbeq r2, ip, r6, asr r5 │ │ │ │ + rsbeq r9, ip, r6, lsr #18 │ │ │ │ + rsbeq r2, ip, sl, lsr r5 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ blhi 1dedc8 │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00c0f8cc │ │ │ │ ldmdbmi r7, {r0, r1, r3, r7, r9, sl, lr}^ │ │ │ │ blmi 16f5198 │ │ │ │ @@ -279359,19 +279359,19 @@ │ │ │ │ @ instruction: 0xf6f44478 │ │ │ │ blls 1a21c0 │ │ │ │ @ instruction: 0xf6ede7dc │ │ │ │ svclt 0x0000ee60 │ │ │ │ ... │ │ │ │ rsbseq fp, r7, ip, ror #1 │ │ │ │ @ instruction: 0x000011b8 │ │ │ │ - rsbeq r9, ip, r4, asr #15 │ │ │ │ - ldrdeq r2, [ip], #-56 @ 0xffffffc8 @ │ │ │ │ + rsbeq r9, ip, ip, asr #15 │ │ │ │ + rsbeq r2, ip, r0, ror #7 │ │ │ │ rsbseq sl, r7, r4, ror #31 │ │ │ │ - rsbeq r9, ip, r0, lsl #15 │ │ │ │ - mlseq ip, r4, r3, r2 │ │ │ │ + rsbeq r9, ip, r8, lsl #15 │ │ │ │ + mlseq ip, ip, r3, r2 │ │ │ │ mvnsmi lr, #737280 @ 0xb4000 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d8f8cc │ │ │ │ cdpne 0, 1, cr11, cr15, cr3, {4} │ │ │ │ movwcs sp, #7172 @ 0x1c04 │ │ │ │ andlt r4, r3, r8, lsl r6 │ │ │ │ @@ -279409,16 +279409,16 @@ │ │ │ │ blls 1a20f8 │ │ │ │ andlt r4, r3, r8, lsl r6 │ │ │ │ mvnshi lr, #12386304 @ 0xbd0000 │ │ │ │ mlacc r4, r5, r8, pc @ │ │ │ │ movteq pc, #35 @ 0x23 @ │ │ │ │ eorcc pc, r4, r5, lsl #17 │ │ │ │ svclt 0x0000e7bb │ │ │ │ - ldrdeq r9, [ip], #-96 @ 0xffffffa0 @ │ │ │ │ - rsbeq r2, ip, ip, ror #5 │ │ │ │ + ldrdeq r9, [ip], #-104 @ 0xffffff98 @ │ │ │ │ + strdeq r2, [ip], #-36 @ 0xffffffdc @ │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00a8f8cc │ │ │ │ bmi 19b53bc │ │ │ │ blmi 19b55d4 │ │ │ │ addlt r4, sp, sl, ror r4 │ │ │ │ @@ -279517,20 +279517,20 @@ │ │ │ │ ldrbtmi r9, [r8], #-2308 @ 0xfffff6fc │ │ │ │ @ instruction: 0xf896f6f4 │ │ │ │ str r9, [pc, r4, lsl #22]! │ │ │ │ stc 6, cr15, [r0, #-948]! @ 0xfffffc4c │ │ │ │ rsbseq sl, r7, r4, lsr #29 │ │ │ │ @ instruction: 0x000011b8 │ │ │ │ rsbseq sl, r7, r0, asr #27 │ │ │ │ - rsbeq r9, ip, lr, lsr r5 │ │ │ │ - rsbeq r2, ip, r2, asr r1 │ │ │ │ - rsbeq r9, ip, r0, lsr #10 │ │ │ │ - rsbeq r2, ip, r4, lsr r1 │ │ │ │ - rsbeq r9, ip, r2, lsl #10 │ │ │ │ - rsbeq r2, ip, r6, lsl r1 │ │ │ │ + rsbeq r9, ip, r6, asr #10 │ │ │ │ + rsbeq r2, ip, sl, asr r1 │ │ │ │ + rsbeq r9, ip, r8, lsr #10 │ │ │ │ + rsbeq r2, ip, ip, lsr r1 │ │ │ │ + rsbeq r9, ip, sl, lsl #10 │ │ │ │ + rsbeq r2, ip, lr, lsl r1 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl fec7af1c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ bmi 967c84 │ │ │ │ blmi 98ff44 │ │ │ │ ldrbtmi r4, [sl], #-1540 @ 0xfffff9fc │ │ │ │ strmi r4, [sp], -r8, lsl #12 │ │ │ │ @@ -279562,15 +279562,15 @@ │ │ │ │ subsmi r9, sl, r5, lsl #22 │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ andcs sp, r1, r2, lsl #2 │ │ │ │ ldclt 0, cr11, [r0, #-28]! @ 0xffffffe4 │ │ │ │ stcl 6, cr15, [r4], {237} @ 0xed │ │ │ │ rsbseq sl, r7, r6, ror #25 │ │ │ │ @ instruction: 0x000011b8 │ │ │ │ - rsbeq r9, ip, lr, asr r4 │ │ │ │ + rsbeq r9, ip, r6, ror #8 │ │ │ │ rsbseq sl, r7, r2, lsl #25 │ │ │ │ stmdbvs r9, {r8, fp, sp, lr} │ │ │ │ @ instruction: 0xf890b530 │ │ │ │ @ instruction: 0xf8913024 │ │ │ │ @ instruction: 0xf0032024 │ │ │ │ @ instruction: 0xf0020e03 │ │ │ │ strbmi r0, [r6, #3075]! @ 0xc03 │ │ │ │ @@ -279716,16 +279716,16 @@ │ │ │ │ msrmi R9_fiq, r0 │ │ │ │ mcr2 6, 2, pc, cr8, cr3, {7} @ │ │ │ │ @ instruction: 0x46214630 │ │ │ │ @ instruction: 0xff04f6f3 │ │ │ │ andlt r4, r7, r0, lsr #12 │ │ │ │ blhi 1df308 │ │ │ │ svchi 0x00f0e8bd │ │ │ │ - strdeq r9, [ip], #-20 @ 0xffffffec @ │ │ │ │ - rsbeq r1, ip, lr, lsl #28 │ │ │ │ + strdeq r9, [ip], #-28 @ 0xffffffe4 @ │ │ │ │ + rsbeq r1, ip, r6, lsl lr │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl fec7b228 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldrmi r0, [pc], -r0, ror #31 │ │ │ │ strmi fp, [r6], -r3, lsl #1 │ │ │ │ ldrmi r4, [r5], -r8, lsl #12 │ │ │ │ @ instruction: 0xf966f2d0 │ │ │ │ @@ -279817,25 +279817,25 @@ │ │ │ │ vst2.8 {d20-d21}, [pc] │ │ │ │ ldrbtmi r7, [r8], #-311 @ 0xfffffec9 │ │ │ │ @ instruction: 0xf6f3300c │ │ │ │ stmdami sp, {r0, r1, r3, r4, r5, r6, r8, sl, fp, ip, sp, lr, pc} │ │ │ │ ldrbtmi r4, [r8], #-1569 @ 0xfffff9df │ │ │ │ mrc2 6, 1, pc, cr6, cr3, {7} │ │ │ │ svclt 0x0000e7a2 │ │ │ │ - strdeq r9, [ip], #-10 @ │ │ │ │ - rsbeq r1, ip, lr, lsl #26 │ │ │ │ - rsbeq r9, ip, r2, ror #1 │ │ │ │ - strdeq r1, [ip], #-198 @ 0xffffff3a @ │ │ │ │ - mlseq ip, r4, r0, r9 │ │ │ │ - rsbeq r9, ip, r6, ror r0 │ │ │ │ - rsbeq r1, ip, sl, lsl #25 │ │ │ │ - rsbeq r9, ip, ip, asr r0 │ │ │ │ - rsbeq r1, ip, r0, ror ip │ │ │ │ - rsbeq r9, ip, r2, asr #32 │ │ │ │ - rsbeq r1, ip, r6, asr ip │ │ │ │ + rsbeq r9, ip, r2, lsl #2 │ │ │ │ + rsbeq r1, ip, r6, lsl sp │ │ │ │ + rsbeq r9, ip, sl, ror #1 │ │ │ │ + strdeq r1, [ip], #-206 @ 0xffffff32 @ │ │ │ │ + mlseq ip, ip, r0, r9 │ │ │ │ + rsbeq r9, ip, lr, ror r0 │ │ │ │ + mlseq ip, r2, ip, r1 │ │ │ │ + rsbeq r9, ip, r4, rrx │ │ │ │ + rsbeq r1, ip, r8, ror ip │ │ │ │ + rsbeq r9, ip, sl, asr #32 │ │ │ │ + rsbeq r1, ip, lr, asr ip │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl fec7b3e0 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldrmi r0, [r3], -r8, ror #31 │ │ │ │ @ instruction: 0x205ef892 │ │ │ │ strmi fp, [r4], -r3, lsl #1 │ │ │ │ @ instruction: 0x0712691d │ │ │ │ @@ -279875,18 +279875,18 @@ │ │ │ │ stmdami r8, {r3, r4, r5, r6, r8, sp} │ │ │ │ andcc r4, ip, r8, ror r4 │ │ │ │ stc2 6, cr15, [r8, #-972] @ 0xfffffc34 │ │ │ │ stmdbls r1, {r1, r2, fp, lr} │ │ │ │ @ instruction: 0xf6f34478 │ │ │ │ blls 1a399c │ │ │ │ svclt 0x0000e7b6 │ │ │ │ - strhteq r8, [ip], #-248 @ 0xffffff08 │ │ │ │ - rsbeq r1, ip, ip, asr #23 │ │ │ │ - rsbeq r8, ip, ip, asr pc │ │ │ │ - rsbeq r1, ip, r0, ror fp │ │ │ │ + rsbeq r8, ip, r0, asr #31 │ │ │ │ + ldrdeq r1, [ip], #-180 @ 0xffffff4c @ │ │ │ │ + rsbeq r8, ip, r4, ror #30 │ │ │ │ + rsbeq r1, ip, r8, ror fp │ │ │ │ ldrbmi lr, [r0, sp, lsr #18]! │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x0098f8cc │ │ │ │ @ instruction: 0x4606b092 │ │ │ │ ldrmi r4, [r5], -pc, lsl #12 │ │ │ │ ldcls 6, cr4, [fp], {152} @ 0x98 │ │ │ │ @@ -279978,27 +279978,27 @@ │ │ │ │ vtst.8 d20, d2, d1 │ │ │ │ @ instruction: 0xf04f5187 │ │ │ │ ldrbtmi r3, [r8], #-2559 @ 0xfffff601 │ │ │ │ @ instruction: 0xf6f3300c │ │ │ │ stmdami lr, {r0, r1, r2, r4, r5, sl, fp, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf6f34478 │ │ │ │ @ instruction: 0xe761fcf3 │ │ │ │ - ldrdeq r5, [ip], #-52 @ 0xffffffcc @ │ │ │ │ - strhteq r5, [ip], #-58 @ 0xffffffc6 │ │ │ │ - rsbeq r5, ip, r0, lsr #7 │ │ │ │ - rsbeq r8, ip, r8, lsr #29 │ │ │ │ - strhteq r8, [ip], #-62 @ 0xffffffc2 │ │ │ │ - rsbeq r8, ip, ip, lsr #28 │ │ │ │ - rsbeq r1, ip, r0, asr #20 │ │ │ │ - rsbeq r8, ip, ip, lsl #28 │ │ │ │ - rsbeq r8, ip, r2, ror #29 │ │ │ │ - ldrdeq r8, [ip], #-214 @ 0xffffff2a @ │ │ │ │ - rsbeq r8, ip, ip, lsr #29 │ │ │ │ - strhteq r8, [ip], #-218 @ 0xffffff26 │ │ │ │ - mlseq ip, r0, lr, r8 │ │ │ │ + ldrdeq r5, [ip], #-60 @ 0xffffffc4 @ │ │ │ │ + rsbeq r5, ip, r2, asr #7 │ │ │ │ + rsbeq r5, ip, r8, lsr #7 │ │ │ │ + strhteq r8, [ip], #-224 @ 0xffffff20 │ │ │ │ + rsbeq r8, ip, r6, asr #7 │ │ │ │ + rsbeq r8, ip, r4, lsr lr │ │ │ │ + rsbeq r1, ip, r8, asr #20 │ │ │ │ + rsbeq r8, ip, r4, lsl lr │ │ │ │ + rsbeq r8, ip, sl, ror #29 │ │ │ │ + ldrdeq r8, [ip], #-222 @ 0xffffff22 @ │ │ │ │ + strhteq r8, [ip], #-228 @ 0xffffff1c │ │ │ │ + rsbeq r8, ip, r2, asr #27 │ │ │ │ + mlseq ip, r8, lr, r8 │ │ │ │ ldrbmi lr, [r0, sp, lsr #18]! │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d0f8cc │ │ │ │ strcs fp, [r0], #-132 @ 0xffffff7c │ │ │ │ @ instruction: 0xf8dd1e1f │ │ │ │ @ instruction: 0xf8c88030 │ │ │ │ @@ -280091,26 +280091,26 @@ │ │ │ │ @ instruction: 0xf6404810 │ │ │ │ ldrbtmi r1, [r8], #-457 @ 0xfffffe37 │ │ │ │ @ instruction: 0xf6f3300c │ │ │ │ stmdami lr, {r0, r1, r2, r4, r6, r8, r9, fp, ip, sp, lr, pc} │ │ │ │ ldrbtmi r4, [r8], #-1617 @ 0xfffff9af │ │ │ │ ldc2 6, cr15, [r2], {243} @ 0xf3 │ │ │ │ svclt 0x0000e7b0 │ │ │ │ - rsbeq r8, ip, r8, lsl sp │ │ │ │ - rsbeq r1, ip, ip, lsr #18 │ │ │ │ - rsbeq r8, ip, r0, lsl #26 │ │ │ │ - rsbeq r1, ip, r4, lsl r9 │ │ │ │ - mlseq ip, r6, ip, r8 │ │ │ │ - rsbeq r1, ip, sl, lsr #17 │ │ │ │ - rsbeq r8, ip, lr, ror ip │ │ │ │ - mlseq ip, r2, r8, r1 │ │ │ │ - rsbeq r8, ip, r4, asr ip │ │ │ │ - rsbeq r8, ip, sl, ror #2 │ │ │ │ - strdeq r8, [ip], #-186 @ 0xffffff46 @ │ │ │ │ - rsbeq r1, ip, lr, lsl #16 │ │ │ │ + rsbeq r8, ip, r0, lsr #26 │ │ │ │ + rsbeq r1, ip, r4, lsr r9 │ │ │ │ + rsbeq r8, ip, r8, lsl #26 │ │ │ │ + rsbeq r1, ip, ip, lsl r9 │ │ │ │ + mlseq ip, lr, ip, r8 │ │ │ │ + strhteq r1, [ip], #-130 @ 0xffffff7e │ │ │ │ + rsbeq r8, ip, r6, lsl #25 │ │ │ │ + mlseq ip, sl, r8, r1 │ │ │ │ + rsbeq r8, ip, ip, asr ip │ │ │ │ + rsbeq r8, ip, r2, ror r1 │ │ │ │ + rsbeq r8, ip, r2, lsl #24 │ │ │ │ + rsbeq r1, ip, r6, lsl r8 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d0f8cc │ │ │ │ addlt r6, r3, sp, lsl #18 │ │ │ │ mlagt r4, r5, r8, pc @ │ │ │ │ stceq 0, cr15, [r3], {12} │ │ │ │ @@ -280250,26 +280250,26 @@ │ │ │ │ ubfx r4, sl, #12, #18 │ │ │ │ vhsub.u32 d18, d2, d1 │ │ │ │ @ instruction: 0xf8850301 │ │ │ │ ldr r3, [r7, r4, lsr #32]! │ │ │ │ vhsub.u32 d18, d2, d1 │ │ │ │ @ instruction: 0xf8850301 │ │ │ │ str r3, [sp, r4, lsr #32] │ │ │ │ - rsbeq r8, ip, r0, lsr #22 │ │ │ │ - rsbeq r1, ip, r4, lsr r7 │ │ │ │ - strdeq r8, [ip], #-162 @ 0xffffff5e @ │ │ │ │ - rsbeq r1, ip, r6, lsl #14 │ │ │ │ - ldrdeq r8, [ip], #-164 @ 0xffffff5c @ │ │ │ │ - rsbeq r7, ip, sl, ror #31 │ │ │ │ - strhteq r8, [ip], #-174 @ 0xffffff52 │ │ │ │ - ldrdeq r1, [ip], #-98 @ 0xffffff9e @ │ │ │ │ - rsbeq r8, ip, r4, lsr sl │ │ │ │ - rsbeq r1, ip, r8, asr #12 │ │ │ │ - ldrdeq r8, [ip], #-152 @ 0xffffff68 @ │ │ │ │ - rsbeq r1, ip, ip, ror #11 │ │ │ │ + rsbeq r8, ip, r8, lsr #22 │ │ │ │ + rsbeq r1, ip, ip, lsr r7 │ │ │ │ + strdeq r8, [ip], #-170 @ 0xffffff56 @ │ │ │ │ + rsbeq r1, ip, lr, lsl #14 │ │ │ │ + ldrdeq r8, [ip], #-172 @ 0xffffff54 @ │ │ │ │ + strdeq r7, [ip], #-242 @ 0xffffff0e @ │ │ │ │ + rsbeq r8, ip, r6, asr #21 │ │ │ │ + ldrdeq r1, [ip], #-106 @ 0xffffff96 @ │ │ │ │ + rsbeq r8, ip, ip, lsr sl │ │ │ │ + rsbeq r1, ip, r0, asr r6 │ │ │ │ + rsbeq r8, ip, r0, ror #19 │ │ │ │ + strdeq r1, [ip], #-84 @ 0xffffffac @ │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x0028f8cc │ │ │ │ strmi fp, [r2], sp, lsr #1 │ │ │ │ andls r4, r5, #143654912 @ 0x8900000 │ │ │ │ blcs fe362c38 │ │ │ │ @@ -280376,15 +280376,15 @@ │ │ │ │ @ instruction: 0xf8cd9014 │ │ │ │ usatmi fp, #0, ip │ │ │ │ @ instruction: 0x46d34637 │ │ │ │ @ instruction: 0xf8cdab26 │ │ │ │ movwls ip, #45132 @ 0xb04c │ │ │ │ stmib sp, {r2, r5, r8, r9, fp, sp, pc}^ │ │ │ │ movwcs r3, #3087 @ 0xc0f │ │ │ │ - blls 889704 │ │ │ │ + blls 889704 │ │ │ │ eormi pc, r8, r3, asr r8 @ │ │ │ │ orreq lr, r8, #323584 @ 0x4f000 │ │ │ │ @ instruction: 0xf8949305 │ │ │ │ @ instruction: 0x0719305e │ │ │ │ stmdbvs r5!, {r0, r1, r3, r6, sl, ip, lr, pc} │ │ │ │ mlacc r4, r5, r8, pc @ │ │ │ │ movweq pc, #12291 @ 0x3003 @ │ │ │ │ @@ -280553,15 +280553,15 @@ │ │ │ │ ldrsbhi pc, [r0], #-141 @ 0xffffff73 @ │ │ │ │ ldmdavs fp, {r0, r1, r2, r4, r8, r9, sl, fp, ip, pc} │ │ │ │ ldrdls pc, [ip], #-141 @ 0xffffff73 @ │ │ │ │ subge pc, r0, sp, asr #17 │ │ │ │ @ instruction: 0xf47f2b00 │ │ │ │ blls a10918 │ │ │ │ @ instruction: 0xf43f2b00 │ │ │ │ - blls 890900 │ │ │ │ + blls 890900 │ │ │ │ bls 6b6694 │ │ │ │ eormi pc, r2, r3, asr r8 @ │ │ │ │ bls 44b958 │ │ │ │ movwls r4, #5665 @ 0x1621 │ │ │ │ movwls r9, #2824 @ 0xb08 │ │ │ │ movwcc r6, #6163 @ 0x1813 │ │ │ │ blls 37cd98 │ │ │ │ @@ -280619,15 +280619,15 @@ │ │ │ │ eorvc pc, r3, r2, asr r8 @ │ │ │ │ eorgt pc, r3, lr, asr #16 │ │ │ │ eorgt pc, r3, r2, asr #16 │ │ │ │ @ instruction: 0xf86cf366 │ │ │ │ @ instruction: 0xf0402801 │ │ │ │ blls a05e58 │ │ │ │ @ instruction: 0xf47f2b00 │ │ │ │ - blls 890be0 │ │ │ │ + blls 890be0 │ │ │ │ eorcc pc, r8, r3, asr r8 @ │ │ │ │ @ instruction: 0x205ef893 │ │ │ │ @ instruction: 0xf53f0712 │ │ │ │ ldmdbvs sl, {r1, r5, r6, r8, r9, sl, fp, sp, pc} │ │ │ │ mlacc r4, r5, r8, pc @ │ │ │ │ movweq pc, #12291 @ 0x3003 @ │ │ │ │ @ instruction: 0xf0002b01 │ │ │ │ @@ -281008,46 +281008,46 @@ │ │ │ │ ldrtmi r2, [lr], -r1, lsl #6 │ │ │ │ andcc pc, r0, fp, asr #17 │ │ │ │ bllt 1ea3434 │ │ │ │ andhi pc, r0, pc, lsr #7 │ │ │ │ ... │ │ │ │ rsbseq sl, r7, lr, asr #2 │ │ │ │ @ instruction: 0x000011b8 │ │ │ │ - rsbeq r8, ip, r2, asr r8 │ │ │ │ - rsbeq r1, ip, r4, ror #8 │ │ │ │ - rsbeq r8, ip, r2, lsl r8 │ │ │ │ + rsbeq r8, ip, sl, asr r8 │ │ │ │ + rsbeq r1, ip, ip, ror #8 │ │ │ │ + rsbeq r8, ip, sl, lsl r8 │ │ │ │ @ instruction: 0xffff9f25 │ │ │ │ - rsbeq r8, ip, lr, lsl #13 │ │ │ │ + mlseq ip, r6, r6, r8 │ │ │ │ @ instruction: 0x00779e90 │ │ │ │ - ldrdeq r8, [ip], #-32 @ 0xffffffe0 @ │ │ │ │ - rsbeq r0, ip, r2, ror #29 │ │ │ │ - rsbeq r8, ip, r4, asr #4 │ │ │ │ - rsbeq r0, ip, r6, asr lr │ │ │ │ - rsbeq r8, ip, r4, lsr #4 │ │ │ │ - rsbeq r0, ip, r6, lsr lr │ │ │ │ - ldrdeq r8, [ip], #-24 @ 0xffffffe8 @ │ │ │ │ - rsbeq r0, ip, sl, ror #27 │ │ │ │ - mlseq ip, r6, r1, r8 │ │ │ │ - rsbeq r0, ip, r8, lsr #27 │ │ │ │ - rsbeq r8, ip, r4, lsl r1 │ │ │ │ - rsbeq r0, ip, r8, lsr #26 │ │ │ │ - rsbeq r8, ip, r6, asr #32 │ │ │ │ - rsbeq r0, ip, sl, asr ip │ │ │ │ - rsbeq r8, ip, ip, lsl r0 │ │ │ │ - rsbeq r0, ip, r0, lsr ip │ │ │ │ - rsbeq r8, ip, r0 │ │ │ │ - rsbeq r0, ip, r4, lsl ip │ │ │ │ - rsbeq r7, ip, r4, ror #31 │ │ │ │ - strdeq r0, [ip], #-184 @ 0xffffff48 @ │ │ │ │ - rsbeq r7, ip, r6, asr #29 │ │ │ │ - ldrdeq r0, [ip], #-168 @ 0xffffff58 @ │ │ │ │ - rsbeq r7, ip, r6, ror #27 │ │ │ │ - strdeq r0, [ip], #-154 @ 0xffffff66 @ │ │ │ │ - rsbeq r7, ip, r8, asr #27 │ │ │ │ - ldrdeq r0, [ip], #-156 @ 0xffffff64 @ │ │ │ │ + ldrdeq r8, [ip], #-40 @ 0xffffffd8 @ │ │ │ │ + rsbeq r0, ip, sl, ror #29 │ │ │ │ + rsbeq r8, ip, ip, asr #4 │ │ │ │ + rsbeq r0, ip, lr, asr lr │ │ │ │ + rsbeq r8, ip, ip, lsr #4 │ │ │ │ + rsbeq r0, ip, lr, lsr lr │ │ │ │ + rsbeq r8, ip, r0, ror #3 │ │ │ │ + strdeq r0, [ip], #-210 @ 0xffffff2e @ │ │ │ │ + mlseq ip, lr, r1, r8 │ │ │ │ + strhteq r0, [ip], #-208 @ 0xffffff30 │ │ │ │ + rsbeq r8, ip, ip, lsl r1 │ │ │ │ + rsbeq r0, ip, r0, lsr sp │ │ │ │ + rsbeq r8, ip, lr, asr #32 │ │ │ │ + rsbeq r0, ip, r2, ror #24 │ │ │ │ + rsbeq r8, ip, r4, lsr #32 │ │ │ │ + rsbeq r0, ip, r8, lsr ip │ │ │ │ + rsbeq r8, ip, r8 │ │ │ │ + rsbeq r0, ip, ip, lsl ip │ │ │ │ + rsbeq r7, ip, ip, ror #31 │ │ │ │ + rsbeq r0, ip, r0, lsl #24 │ │ │ │ + rsbeq r7, ip, lr, asr #29 │ │ │ │ + rsbeq r0, ip, r0, ror #21 │ │ │ │ + rsbeq r7, ip, lr, ror #27 │ │ │ │ + rsbeq r0, ip, r2, lsl #20 │ │ │ │ + ldrdeq r7, [ip], #-208 @ 0xffffff30 @ │ │ │ │ + rsbeq r0, ip, r4, ror #19 │ │ │ │ ldrbeq pc, [ip], #-2271 @ 0xfffff721 @ │ │ │ │ ldrbtmi r4, [r8], #-1593 @ 0xfffff9c7 │ │ │ │ @ instruction: 0xf6f2300c │ │ │ │ @ instruction: 0xf8dffbdd │ │ │ │ @ instruction: 0xf04f0454 │ │ │ │ ldrbtmi r3, [r8], #-511 @ 0xfffffe01 │ │ │ │ ldc2 6, cr15, [r6], {242} @ 0xf2 │ │ │ │ @@ -281320,64 +281320,64 @@ │ │ │ │ @ instruction: 0xf6414836 │ │ │ │ ldrbtmi r0, [r8], #-306 @ 0xfffffece │ │ │ │ @ instruction: 0xf6f2300c │ │ │ │ ldmdami r4!, {r0, r1, r3, r4, r5, r7, r8, fp, ip, sp, lr, pc} │ │ │ │ ldrbtmi r4, [r8], #-1593 @ 0xfffff9c7 │ │ │ │ blx 1ee34f0 │ │ │ │ stmdblt r6!, {r0, r1, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc} │ │ │ │ - rsbeq r7, ip, r6, lsl #26 │ │ │ │ - rsbeq r0, ip, r6, lsl r9 │ │ │ │ - rsbeq r7, ip, r8, ror #25 │ │ │ │ - strdeq r0, [ip], #-136 @ 0xffffff78 @ │ │ │ │ - rsbeq r7, ip, sl, asr #25 │ │ │ │ - ldrdeq r0, [ip], #-138 @ 0xffffff76 @ │ │ │ │ - rsbeq r7, ip, r8, lsr #25 │ │ │ │ - strhteq r0, [ip], #-138 @ 0xffffff76 │ │ │ │ - rsbeq r7, ip, sl, asr #23 │ │ │ │ - ldrdeq r0, [ip], #-126 @ 0xffffff82 @ │ │ │ │ - rsbeq r7, ip, ip, lsr #23 │ │ │ │ - rsbeq r0, ip, r0, asr #15 │ │ │ │ - rsbeq r7, ip, lr, lsl #23 │ │ │ │ - rsbeq r0, ip, r2, lsr #15 │ │ │ │ - rsbeq r7, ip, ip, asr fp │ │ │ │ - rsbeq r0, ip, r0, ror r7 │ │ │ │ - rsbeq r7, ip, lr, lsr fp │ │ │ │ - rsbeq r0, ip, r2, asr r7 │ │ │ │ - rsbeq r7, ip, r0, lsr #22 │ │ │ │ - rsbeq r0, ip, r4, lsr r7 │ │ │ │ - rsbeq r7, ip, r2, lsl #22 │ │ │ │ - rsbeq r0, ip, r6, lsl r7 │ │ │ │ - rsbeq r7, ip, r4, ror #21 │ │ │ │ - strdeq r0, [ip], #-104 @ 0xffffff98 @ │ │ │ │ - rsbeq r7, ip, r6, asr #21 │ │ │ │ - ldrdeq r0, [ip], #-106 @ 0xffffff96 @ │ │ │ │ - rsbeq r7, ip, r8, lsr #21 │ │ │ │ - strhteq r0, [ip], #-108 @ 0xffffff94 │ │ │ │ - rsbeq r7, ip, sl, lsl #21 │ │ │ │ - mlseq ip, lr, r6, r0 │ │ │ │ - rsbeq r7, ip, r2, lsr #20 │ │ │ │ - rsbeq r0, ip, r6, lsr r6 │ │ │ │ - strdeq r7, [ip], #-148 @ 0xffffff6c @ │ │ │ │ - rsbeq r0, ip, r8, lsl #12 │ │ │ │ - ldrdeq r7, [ip], #-150 @ 0xffffff6a @ │ │ │ │ - rsbeq r0, ip, sl, ror #11 │ │ │ │ - strhteq r7, [ip], #-152 @ 0xffffff68 │ │ │ │ - rsbeq r0, ip, ip, asr #11 │ │ │ │ - rsbeq r7, ip, r8, asr r9 │ │ │ │ - rsbeq r0, ip, ip, ror #10 │ │ │ │ - rsbeq r7, ip, sl, lsr r9 │ │ │ │ - rsbeq r0, ip, lr, asr #10 │ │ │ │ - rsbeq r7, ip, ip, lsl r9 │ │ │ │ - rsbeq r0, ip, r0, lsr r5 │ │ │ │ - strdeq r7, [ip], #-142 @ 0xffffff72 @ │ │ │ │ - rsbeq r0, ip, r2, lsl r5 │ │ │ │ - rsbeq r7, ip, r0, ror #17 │ │ │ │ - strdeq r0, [ip], #-68 @ 0xffffffbc @ │ │ │ │ - rsbeq r7, ip, r2, asr #17 │ │ │ │ - ldrdeq r0, [ip], #-70 @ 0xffffffba @ │ │ │ │ + rsbeq r7, ip, lr, lsl #26 │ │ │ │ + rsbeq r0, ip, lr, lsl r9 │ │ │ │ + strdeq r7, [ip], #-192 @ 0xffffff40 @ │ │ │ │ + rsbeq r0, ip, r0, lsl #18 │ │ │ │ + ldrdeq r7, [ip], #-194 @ 0xffffff3e @ │ │ │ │ + rsbeq r0, ip, r2, ror #17 │ │ │ │ + strhteq r7, [ip], #-192 @ 0xffffff40 │ │ │ │ + rsbeq r0, ip, r2, asr #17 │ │ │ │ + ldrdeq r7, [ip], #-178 @ 0xffffff4e @ │ │ │ │ + rsbeq r0, ip, r6, ror #15 │ │ │ │ + strhteq r7, [ip], #-180 @ 0xffffff4c │ │ │ │ + rsbeq r0, ip, r8, asr #15 │ │ │ │ + mlseq ip, r6, fp, r7 │ │ │ │ + rsbeq r0, ip, sl, lsr #15 │ │ │ │ + rsbeq r7, ip, r4, ror #22 │ │ │ │ + rsbeq r0, ip, r8, ror r7 │ │ │ │ + rsbeq r7, ip, r6, asr #22 │ │ │ │ + rsbeq r0, ip, sl, asr r7 │ │ │ │ + rsbeq r7, ip, r8, lsr #22 │ │ │ │ + rsbeq r0, ip, ip, lsr r7 │ │ │ │ + rsbeq r7, ip, sl, lsl #22 │ │ │ │ + rsbeq r0, ip, lr, lsl r7 │ │ │ │ + rsbeq r7, ip, ip, ror #21 │ │ │ │ + rsbeq r0, ip, r0, lsl #14 │ │ │ │ + rsbeq r7, ip, lr, asr #21 │ │ │ │ + rsbeq r0, ip, r2, ror #13 │ │ │ │ + strhteq r7, [ip], #-160 @ 0xffffff60 │ │ │ │ + rsbeq r0, ip, r4, asr #13 │ │ │ │ + mlseq ip, r2, sl, r7 │ │ │ │ + rsbeq r0, ip, r6, lsr #13 │ │ │ │ + rsbeq r7, ip, sl, lsr #20 │ │ │ │ + rsbeq r0, ip, lr, lsr r6 │ │ │ │ + strdeq r7, [ip], #-156 @ 0xffffff64 @ │ │ │ │ + rsbeq r0, ip, r0, lsl r6 │ │ │ │ + ldrdeq r7, [ip], #-158 @ 0xffffff62 @ │ │ │ │ + strdeq r0, [ip], #-82 @ 0xffffffae @ │ │ │ │ + rsbeq r7, ip, r0, asr #19 │ │ │ │ + ldrdeq r0, [ip], #-84 @ 0xffffffac @ │ │ │ │ + rsbeq r7, ip, r0, ror #18 │ │ │ │ + rsbeq r0, ip, r4, ror r5 │ │ │ │ + rsbeq r7, ip, r2, asr #18 │ │ │ │ + rsbeq r0, ip, r6, asr r5 │ │ │ │ + rsbeq r7, ip, r4, lsr #18 │ │ │ │ + rsbeq r0, ip, r8, lsr r5 │ │ │ │ + rsbeq r7, ip, r6, lsl #18 │ │ │ │ + rsbeq r0, ip, sl, lsl r5 │ │ │ │ + rsbeq r7, ip, r8, ror #17 │ │ │ │ + strdeq r0, [ip], #-76 @ 0xffffffb4 @ │ │ │ │ + rsbeq r7, ip, sl, asr #17 │ │ │ │ + ldrdeq r0, [ip], #-78 @ 0xffffffb2 @ │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00a0f8cc │ │ │ │ bmi 1e7744c │ │ │ │ blmi 1e7746c │ │ │ │ addlt r4, pc, sl, ror r4 @ │ │ │ │ @@ -281494,25 +281494,25 @@ │ │ │ │ @ instruction: 0xf898e755 │ │ │ │ @ instruction: 0xf0433025 │ │ │ │ @ instruction: 0xf8880304 │ │ │ │ strb r3, [lr, -r5, lsr #32] │ │ │ │ stc 6, cr15, [sl, #940]! @ 0x3ac │ │ │ │ rsbseq r9, r7, r4 │ │ │ │ @ instruction: 0x000011b8 │ │ │ │ - rsbeq r7, ip, ip, lsl #15 │ │ │ │ - rsbeq r0, ip, r0, lsr #7 │ │ │ │ - rsbeq r7, ip, r4, ror r7 │ │ │ │ - rsbeq r0, ip, r8, lsl #7 │ │ │ │ + mlseq ip, r4, r7, r7 │ │ │ │ + rsbeq r0, ip, r8, lsr #7 │ │ │ │ + rsbeq r7, ip, ip, ror r7 │ │ │ │ + mlseq ip, r0, r3, r0 │ │ │ │ @ instruction: 0x00778f96 │ │ │ │ - rsbeq r7, ip, lr, ror r6 │ │ │ │ - mlseq ip, r8, r2, r0 │ │ │ │ - rsbeq r7, ip, ip, lsr r6 │ │ │ │ - rsbeq r0, ip, r0, asr r2 │ │ │ │ - rsbeq r7, ip, r2, lsr #12 │ │ │ │ - rsbeq r0, ip, r6, lsr r2 │ │ │ │ + rsbeq r7, ip, r6, lsl #13 │ │ │ │ + rsbeq r0, ip, r0, lsr #5 │ │ │ │ + rsbeq r7, ip, r4, asr #12 │ │ │ │ + rsbeq r0, ip, r8, asr r2 │ │ │ │ + rsbeq r7, ip, sl, lsr #12 │ │ │ │ + rsbeq r0, ip, lr, lsr r2 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00c0f8cc │ │ │ │ @ instruction: 0x9010f8d1 │ │ │ │ @ instruction: 0xf899b087 │ │ │ │ @ instruction: 0xf0155025 │ │ │ │ @@ -281612,22 +281612,22 @@ │ │ │ │ @ instruction: 0xf838f6f2 │ │ │ │ @ instruction: 0xf899e7c9 │ │ │ │ @ instruction: 0xf0433025 │ │ │ │ @ instruction: 0xf8890304 │ │ │ │ strcs r3, [r1], #-37 @ 0xffffffdb │ │ │ │ andlt r4, r7, r0, lsr #12 │ │ │ │ svchi 0x00f0e8bd │ │ │ │ - rsbeq r7, ip, ip, asr #9 │ │ │ │ - rsbeq r0, ip, r0, ror #1 │ │ │ │ - strhteq r7, [ip], #-64 @ 0xffffffc0 │ │ │ │ - rsbeq r0, ip, r4, asr #1 │ │ │ │ - mlseq ip, r8, r4, r7 │ │ │ │ - rsbeq r0, ip, ip, lsr #1 │ │ │ │ - rsbeq r7, ip, r6, asr #8 │ │ │ │ - rsbeq r0, ip, sl, asr r0 │ │ │ │ + ldrdeq r7, [ip], #-68 @ 0xffffffbc @ │ │ │ │ + rsbeq r0, ip, r8, ror #1 │ │ │ │ + strhteq r7, [ip], #-72 @ 0xffffffb8 │ │ │ │ + rsbeq r0, ip, ip, asr #1 │ │ │ │ + rsbeq r7, ip, r0, lsr #9 │ │ │ │ + strhteq r0, [ip], #-4 │ │ │ │ + rsbeq r7, ip, lr, asr #8 │ │ │ │ + rsbeq r0, ip, r2, rrx │ │ │ │ mvnsmi lr, #737280 @ 0xb4000 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00a0f8cc │ │ │ │ @ instruction: 0x460fb091 │ │ │ │ @ instruction: 0x46044990 │ │ │ │ movwls r4, #54928 @ 0xd690 │ │ │ │ @@ -281772,32 +281772,32 @@ │ │ │ │ @ instruction: 0xf6f1300c │ │ │ │ ldmdami r6, {r0, r1, r2, r4, r5, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf6f14478 │ │ │ │ @ instruction: 0xe72efef3 │ │ │ │ bl 20e3be0 │ │ │ │ rsbseq r8, r7, r8, lsl ip │ │ │ │ @ instruction: 0x000011b8 │ │ │ │ - mlseq ip, r2, r8, r3 │ │ │ │ - rsbeq r7, ip, r2, ror #6 │ │ │ │ - rsbeq ip, fp, r4, asr r0 │ │ │ │ + mlseq ip, sl, r8, r3 │ │ │ │ + rsbeq r7, ip, sl, ror #6 │ │ │ │ + rsbeq ip, fp, ip, asr r0 │ │ │ │ rsbseq r8, r7, lr, ror fp │ │ │ │ - strhteq r7, [ip], #-36 @ 0xffffffdc │ │ │ │ - rsbeq pc, fp, r8, asr #29 │ │ │ │ - mlseq ip, sl, r2, r7 │ │ │ │ - rsbeq pc, fp, lr, lsr #29 │ │ │ │ - rsbeq r7, ip, r2, lsl #5 │ │ │ │ - mlseq fp, r6, lr, pc @ │ │ │ │ - rsbeq r7, ip, r8, asr r2 │ │ │ │ - rsbeq pc, fp, ip, ror #28 │ │ │ │ - rsbeq r7, ip, r2, lsl #4 │ │ │ │ - rsbeq pc, fp, r6, lsl lr @ │ │ │ │ - rsbeq r7, ip, r8, ror #3 │ │ │ │ - strdeq pc, [fp], #-220 @ 0xffffff24 @ │ │ │ │ - strhteq r7, [ip], #-26 @ 0xffffffe6 │ │ │ │ - ldrdeq r7, [ip], #-40 @ 0xffffffd8 @ │ │ │ │ + strhteq r7, [ip], #-44 @ 0xffffffd4 │ │ │ │ + ldrdeq pc, [fp], #-224 @ 0xffffff20 @ │ │ │ │ + rsbeq r7, ip, r2, lsr #5 │ │ │ │ + strhteq pc, [fp], #-230 @ 0xffffff1a @ │ │ │ │ + rsbeq r7, ip, sl, lsl #5 │ │ │ │ + mlseq fp, lr, lr, pc @ │ │ │ │ + rsbeq r7, ip, r0, ror #4 │ │ │ │ + rsbeq pc, fp, r4, ror lr @ │ │ │ │ + rsbeq r7, ip, sl, lsl #4 │ │ │ │ + rsbeq pc, fp, lr, lsl lr @ │ │ │ │ + strdeq r7, [ip], #-16 @ │ │ │ │ + rsbeq pc, fp, r4, lsl #28 │ │ │ │ + rsbeq r7, ip, r2, asr #3 │ │ │ │ + rsbeq r7, ip, r0, ror #5 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ blhi 1e1544 │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x0098f8cc │ │ │ │ bmi 1677ae8 │ │ │ │ blmi 1677918 │ │ │ │ @@ -281811,15 +281811,15 @@ │ │ │ │ blmi 14e46b4 │ │ │ │ ldrtmi r2, [r1], -r4, lsl #4 │ │ │ │ @ instruction: 0xf8cd447b │ │ │ │ @ instruction: 0xf6ef8000 │ │ │ │ andls pc, ip, r5, ror #26 │ │ │ │ rsbsle r2, fp, r0, lsl #16 │ │ │ │ stcle 14, cr2, [r5, #-0] │ │ │ │ - bvc 861850 │ │ │ │ + bvc 861850 │ │ │ │ stmdaeq r4, {r2, r5, r7, r8, ip, sp, lr, pc} │ │ │ │ cdp 4, 11, cr2, cr8, cr0, {0} │ │ │ │ and r8, r5, r7, ror #23 │ │ │ │ eorne pc, r4, r0, asr #16 │ │ │ │ strcc r3, [r8, #-1025] @ 0xfffffbff │ │ │ │ andsle r4, r7, r6, lsr #5 │ │ │ │ blvc 16174c │ │ │ │ @@ -281883,23 +281883,23 @@ │ │ │ │ @ instruction: 0xf04f480e │ │ │ │ ldrbtmi r3, [r8], #-511 @ 0xfffffe01 │ │ │ │ mrc2 6, 0, pc, cr6, cr1, {7} │ │ │ │ @ instruction: 0xf6ebe7c6 │ │ │ │ svclt 0x0000eaa2 │ │ │ │ rsbseq r8, r7, r0, ror r9 │ │ │ │ @ instruction: 0x000011b8 │ │ │ │ - strdeq r7, [ip], #-8 @ │ │ │ │ - rsbeq r7, ip, sl, asr #32 │ │ │ │ + rsbeq r7, ip, r0, lsl #2 │ │ │ │ + rsbeq r7, ip, r2, asr r0 │ │ │ │ @ instruction: 0x00778894 │ │ │ │ - rsbeq r7, ip, sl, lsr r0 │ │ │ │ - rsbeq pc, fp, lr, asr #24 │ │ │ │ - rsbeq r7, ip, r0, lsr #32 │ │ │ │ - rsbeq pc, fp, r4, lsr ip @ │ │ │ │ - rsbeq r7, ip, r4 │ │ │ │ - rsbeq pc, fp, r6, lsl ip @ │ │ │ │ + rsbeq r7, ip, r2, asr #32 │ │ │ │ + rsbeq pc, fp, r6, asr ip @ │ │ │ │ + rsbeq r7, ip, r8, lsr #32 │ │ │ │ + rsbeq pc, fp, ip, lsr ip @ │ │ │ │ + rsbeq r7, ip, ip │ │ │ │ + rsbeq pc, fp, lr, lsl ip @ │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl fec7d424 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xb0910fb0 │ │ │ │ ldrmi lr, [r5, #-2525] @ 0xfffff623 │ │ │ │ @ instruction: 0x0c05eb04 │ │ │ │ strtmi r9, [r4], #3099 @ 0xc1b │ │ │ │ @@ -282114,20 +282114,20 @@ │ │ │ │ blvc 1321e40 │ │ │ │ blvc ff322040 │ │ │ │ blvs ff322054 │ │ │ │ blx 56214c │ │ │ │ mrcge 6, 2, APSR_nzcv, cr10, cr15, {7} │ │ │ │ rscscc pc, pc, #79 @ 0x4f │ │ │ │ svclt 0x0000e772 │ │ │ │ - rsbeq r6, ip, sl, lsr #29 │ │ │ │ - strhteq pc, [fp], #-174 @ 0xffffff52 @ │ │ │ │ - rsbeq r6, ip, ip, asr #27 │ │ │ │ - rsbeq pc, fp, r0, ror #19 │ │ │ │ - rsbeq r6, ip, ip, ror #25 │ │ │ │ - rsbeq pc, fp, r0, lsl #18 │ │ │ │ + strhteq r6, [ip], #-226 @ 0xffffff1e │ │ │ │ + rsbeq pc, fp, r6, asr #21 │ │ │ │ + ldrdeq r6, [ip], #-212 @ 0xffffff2c @ │ │ │ │ + rsbeq pc, fp, r8, ror #19 │ │ │ │ + strdeq r6, [ip], #-196 @ 0xffffff3c @ │ │ │ │ + rsbeq pc, fp, r8, lsl #18 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ blhi 1e1a6c │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x0040f8cc │ │ │ │ orrsgt pc, r4, #14614528 @ 0xdf0000 │ │ │ │ @ instruction: 0x469b461c │ │ │ │ @@ -282214,21 +282214,21 @@ │ │ │ │ blls 6524c8 │ │ │ │ @ instruction: 0xf893685b │ │ │ │ ldmdbcs pc!, {r7, r8, ip} @ │ │ │ │ svcge 0x0068f63f │ │ │ │ @ instruction: 0x1181f893 │ │ │ │ tstpeq r3, r1, lsl r0 @ p-variant is OBSOLETE │ │ │ │ svcge 0x0062f47f │ │ │ │ - blge 84cf58 │ │ │ │ + blge 84cf58 │ │ │ │ @ instruction: 0x4620ad1e │ │ │ │ smlabtne r2, sp, r9, lr │ │ │ │ strls r9, [r0, #-257] @ 0xfffffeff │ │ │ │ tstls ip, r1, lsl r3 │ │ │ │ @ instruction: 0xf966f2f8 │ │ │ │ - blvs 861db4 │ │ │ │ + blvs 861db4 │ │ │ │ ldc 6, cr4, [sp, #232] @ 0xe8 │ │ │ │ @ instruction: 0x46205b1e │ │ │ │ blls 58cb7c │ │ │ │ blvs 2a2028 >::_M_default_append(unsigned int)@@Base+0x1f464> │ │ │ │ smlabtne r2, sp, r9, lr │ │ │ │ tstcs r1, r1, lsl #2 │ │ │ │ stc 5, cr9, [sp] │ │ │ │ @@ -282246,15 +282246,15 @@ │ │ │ │ stmdble fp, {r4, r9, fp, ip, sp, lr, pc} │ │ │ │ blvs 16226c │ │ │ │ blvs 2e205c >::_M_default_append(unsigned int)@@Base+0x5f498> │ │ │ │ blvs ff2e2258 │ │ │ │ blmi ff2e226c │ │ │ │ blx 562364 │ │ │ │ svcge 0x0022f6ff │ │ │ │ - blvs 861e1c │ │ │ │ + blvs 861e1c │ │ │ │ blvc 1362088 │ │ │ │ bleq 8e1e24 │ │ │ │ bleq 16208c │ │ │ │ blvs 1a21d4 │ │ │ │ blpl 1a21bc │ │ │ │ blvc ff2a2280 │ │ │ │ blmi ff322294 │ │ │ │ @@ -282358,22 +282358,22 @@ │ │ │ │ stmdbls ip, {r0, r2, r3, fp, lr} │ │ │ │ @ instruction: 0xf6f14478 │ │ │ │ bls 4652d8 │ │ │ │ svclt 0x0000e649 │ │ │ │ rsbseq r8, r7, r6, asr #8 │ │ │ │ @ instruction: 0x000011b8 │ │ │ │ rsbseq r8, r7, r2, lsr #8 │ │ │ │ - rsbeq r6, ip, r4, lsr #18 │ │ │ │ - rsbeq pc, fp, r8, lsr r5 @ │ │ │ │ - rsbeq r6, ip, r2, ror #17 │ │ │ │ - strdeq pc, [fp], #-70 @ 0xffffffba @ │ │ │ │ - rsbeq r6, ip, r4, asr #17 │ │ │ │ - ldrdeq pc, [fp], #-72 @ 0xffffffb8 @ │ │ │ │ - mlseq ip, r8, r8, r6 │ │ │ │ - rsbeq pc, fp, ip, lsr #9 │ │ │ │ + rsbeq r6, ip, ip, lsr #18 │ │ │ │ + rsbeq pc, fp, r0, asr #10 │ │ │ │ + rsbeq r6, ip, sl, ror #17 │ │ │ │ + strdeq pc, [fp], #-78 @ 0xffffffb2 @ │ │ │ │ + rsbeq r6, ip, ip, asr #17 │ │ │ │ + rsbeq pc, fp, r0, ror #9 │ │ │ │ + rsbeq r6, ip, r0, lsr #17 │ │ │ │ + strhteq pc, [fp], #-68 @ 0xffffffbc @ │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x0088f8cc │ │ │ │ addslt r4, r5, r3, ror #29 │ │ │ │ ldrmi r4, [r9], r3, ror #25 │ │ │ │ movwcs r4, #5246 @ 0x147e │ │ │ │ @@ -282600,41 +282600,41 @@ │ │ │ │ @ instruction: 0xf04f4820 │ │ │ │ ldrbtmi r3, [r8], #-511 @ 0xfffffe01 │ │ │ │ @ instruction: 0xf87cf6f1 │ │ │ │ @ instruction: 0xf6eae767 │ │ │ │ svclt 0x0000ed08 │ │ │ │ rsbseq r8, r7, r4, ror r0 │ │ │ │ @ instruction: 0x000011b8 │ │ │ │ - rsbeq r6, ip, lr, asr #18 │ │ │ │ - rsbeq r6, ip, lr, lsr #15 │ │ │ │ - strhteq r6, [ip], #-124 @ 0xffffff84 │ │ │ │ - ldrdeq pc, [fp], #-48 @ 0xffffffd0 @ │ │ │ │ + rsbeq r6, ip, r6, asr r9 │ │ │ │ + strhteq r6, [ip], #-118 @ 0xffffff8a │ │ │ │ + rsbeq r6, ip, r4, asr #15 │ │ │ │ + ldrdeq pc, [fp], #-56 @ 0xffffffc8 @ │ │ │ │ ldrsbteq r7, [r7], #-254 @ 0xffffff02 │ │ │ │ - rsbeq r6, ip, r6, ror #14 │ │ │ │ - rsbeq r6, ip, r4, lsr #13 │ │ │ │ - strhteq r2, [ip], #-72 @ 0xffffffb8 │ │ │ │ - rsbeq r6, ip, r8, ror #12 │ │ │ │ - rsbeq r6, ip, r0, lsr r6 │ │ │ │ - rsbeq pc, fp, r4, asr #4 │ │ │ │ - rsbeq r6, ip, r6, lsl r6 │ │ │ │ - rsbeq pc, fp, sl, lsr #4 │ │ │ │ - strdeq r6, [ip], #-94 @ 0xffffffa2 @ │ │ │ │ - rsbeq pc, fp, r0, lsl r2 @ │ │ │ │ - mlseq ip, r8, r5, r6 │ │ │ │ - rsbeq pc, fp, ip, lsr #3 │ │ │ │ - rsbeq r6, ip, sl, lsr r5 │ │ │ │ - rsbeq pc, fp, lr, asr #2 │ │ │ │ - rsbeq r6, ip, r2, lsr #10 │ │ │ │ - rsbeq pc, fp, r4, lsr r1 @ │ │ │ │ - rsbeq r6, ip, r6, lsl #10 │ │ │ │ - rsbeq pc, fp, sl, lsl r1 @ │ │ │ │ - rsbeq r6, ip, ip, ror #9 │ │ │ │ - strdeq pc, [fp], #-14 @ │ │ │ │ - ldrdeq r6, [ip], #-64 @ 0xffffffc0 @ │ │ │ │ - rsbeq pc, fp, r2, ror #1 │ │ │ │ + rsbeq r6, ip, lr, ror #14 │ │ │ │ + rsbeq r6, ip, ip, lsr #13 │ │ │ │ + rsbeq r2, ip, r0, asr #9 │ │ │ │ + rsbeq r6, ip, r0, ror r6 │ │ │ │ + rsbeq r6, ip, r8, lsr r6 │ │ │ │ + rsbeq pc, fp, ip, asr #4 │ │ │ │ + rsbeq r6, ip, lr, lsl r6 │ │ │ │ + rsbeq pc, fp, r2, lsr r2 @ │ │ │ │ + rsbeq r6, ip, r6, lsl #12 │ │ │ │ + rsbeq pc, fp, r8, lsl r2 @ │ │ │ │ + rsbeq r6, ip, r0, lsr #11 │ │ │ │ + strhteq pc, [fp], #-20 @ 0xffffffec @ │ │ │ │ + rsbeq r6, ip, r2, asr #10 │ │ │ │ + rsbeq pc, fp, r6, asr r1 @ │ │ │ │ + rsbeq r6, ip, sl, lsr #10 │ │ │ │ + rsbeq pc, fp, ip, lsr r1 @ │ │ │ │ + rsbeq r6, ip, lr, lsl #10 │ │ │ │ + rsbeq pc, fp, r2, lsr #2 │ │ │ │ + strdeq r6, [ip], #-68 @ 0xffffffbc @ │ │ │ │ + rsbeq pc, fp, r6, lsl #2 │ │ │ │ + ldrdeq r6, [ip], #-72 @ 0xffffffb8 @ │ │ │ │ + rsbeq pc, fp, sl, ror #1 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl fec7dfa0 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldmibmi r3, {r4, r6, r7, r8, r9, sl, fp} │ │ │ │ blmi fe612fcc │ │ │ │ stmiapl fp, {r0, r3, r4, r5, r6, sl, lr}^ │ │ │ │ ldmdavs fp, {r0, r6, fp, sp, lr} │ │ │ │ @@ -282780,31 +282780,31 @@ │ │ │ │ @ instruction: 0xf6eae73b │ │ │ │ svclt 0x0000eba6 │ │ │ │ andhi pc, r0, pc, lsr #7 │ │ │ │ ... │ │ │ │ rsbseq r7, r7, r4, ror #24 │ │ │ │ @ instruction: 0x000011b8 │ │ │ │ rsbseq r7, r7, r2, lsr #24 │ │ │ │ - mlseq ip, r2, r3, r6 │ │ │ │ - rsbeq lr, fp, r6, lsr #31 │ │ │ │ - rsbeq r6, ip, r6, ror r3 │ │ │ │ - rsbeq lr, fp, sl, lsl #31 │ │ │ │ - rsbeq r6, ip, r8, asr r3 │ │ │ │ - rsbeq lr, fp, ip, ror #30 │ │ │ │ - strdeq r6, [ip], #-42 @ 0xffffffd6 @ │ │ │ │ - strhteq r2, [ip], #-112 @ 0xffffff90 │ │ │ │ - rsbeq r6, ip, sl, asr #5 │ │ │ │ - rsbeq r6, ip, r8, asr #8 │ │ │ │ - strhteq r6, [ip], #-32 @ 0xffffffe0 │ │ │ │ - rsbeq r6, ip, r6, lsl #7 │ │ │ │ - rsbeq r6, ip, r8, ror #4 │ │ │ │ - rsbeq lr, fp, ip, ror lr │ │ │ │ - rsbeq r6, ip, r8, lsr #4 │ │ │ │ - rsbeq r6, ip, r0, lsl r2 │ │ │ │ - rsbeq lr, fp, r2, lsr #28 │ │ │ │ + mlseq ip, sl, r3, r6 │ │ │ │ + rsbeq lr, fp, lr, lsr #31 │ │ │ │ + rsbeq r6, ip, lr, ror r3 │ │ │ │ + mlseq fp, r2, pc, lr @ │ │ │ │ + rsbeq r6, ip, r0, ror #6 │ │ │ │ + rsbeq lr, fp, r4, ror pc │ │ │ │ + rsbeq r6, ip, r2, lsl #6 │ │ │ │ + strhteq r2, [ip], #-120 @ 0xffffff88 │ │ │ │ + ldrdeq r6, [ip], #-34 @ 0xffffffde @ │ │ │ │ + rsbeq r6, ip, r0, asr r4 │ │ │ │ + strhteq r6, [ip], #-40 @ 0xffffffd8 │ │ │ │ + rsbeq r6, ip, lr, lsl #7 │ │ │ │ + rsbeq r6, ip, r0, ror r2 │ │ │ │ + rsbeq lr, fp, r4, lsl #29 │ │ │ │ + rsbeq r6, ip, r0, lsr r2 │ │ │ │ + rsbeq r6, ip, r8, lsl r2 │ │ │ │ + rsbeq lr, fp, sl, lsr #28 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00a8f8cc │ │ │ │ addlt r4, sp, r7, ror r9 │ │ │ │ ldrbtmi r4, [r9], #-2935 @ 0xfffff489 │ │ │ │ @ instruction: 0x9716e9dd │ │ │ │ @@ -282923,25 +282923,25 @@ │ │ │ │ blls 261040 │ │ │ │ adcsle r2, r5, r0, lsl #22 │ │ │ │ eorsvs r2, fp, r8, lsl #6 │ │ │ │ @ instruction: 0xf6eae7b2 │ │ │ │ svclt 0x0000ea80 │ │ │ │ ldrhteq r7, [r7], #-150 @ 0xffffff6a │ │ │ │ @ instruction: 0x000011b8 │ │ │ │ - strhteq r6, [ip], #-8 │ │ │ │ - rsbeq lr, fp, ip, asr #25 │ │ │ │ - rsbeq r6, ip, r0, lsr #1 │ │ │ │ - strhteq lr, [fp], #-196 @ 0xffffff3c │ │ │ │ + rsbeq r6, ip, r0, asr #1 │ │ │ │ + ldrdeq lr, [fp], #-196 @ 0xffffff3c @ │ │ │ │ + rsbeq r6, ip, r8, lsr #1 │ │ │ │ + strhteq lr, [fp], #-204 @ 0xffffff34 │ │ │ │ rsbseq r7, r7, r2, asr #17 │ │ │ │ - rsbeq r6, ip, r6, lsr r0 │ │ │ │ - rsbeq lr, fp, sl, asr #24 │ │ │ │ - rsbeq r6, ip, r0 │ │ │ │ - rsbeq lr, fp, r4, lsl ip │ │ │ │ - rsbeq r5, ip, sl, asr #31 │ │ │ │ - ldrdeq lr, [fp], #-190 @ 0xffffff42 @ │ │ │ │ + rsbeq r6, ip, lr, lsr r0 │ │ │ │ + rsbeq lr, fp, r2, asr ip │ │ │ │ + rsbeq r6, ip, r8 │ │ │ │ + rsbeq lr, fp, ip, lsl ip │ │ │ │ + ldrdeq r5, [ip], #-242 @ 0xffffff0e @ │ │ │ │ + rsbeq lr, fp, r6, ror #23 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x0098f8cc │ │ │ │ @ instruction: 0xb0914df3 │ │ │ │ @ instruction: 0x46884cf3 │ │ │ │ @ instruction: 0x4606447d │ │ │ │ @@ -283184,35 +283184,35 @@ │ │ │ │ blcs 161404 │ │ │ │ strb sp, [r1, r5, lsl #3]! │ │ │ │ orrle r2, r2, r0, lsl #22 │ │ │ │ @ instruction: 0xf6eae7bf │ │ │ │ svclt 0x0000e876 │ │ │ │ @ instruction: 0x00777790 │ │ │ │ @ instruction: 0x000011b8 │ │ │ │ - mlseq ip, r6, lr, r5 │ │ │ │ - rsbeq lr, fp, sl, lsr #21 │ │ │ │ - rsbeq r5, ip, lr, ror lr │ │ │ │ - mlseq fp, r2, sl, lr │ │ │ │ + mlseq ip, lr, lr, r5 │ │ │ │ + strhteq lr, [fp], #-162 @ 0xffffff5e │ │ │ │ + rsbeq r5, ip, r6, lsl #29 │ │ │ │ + mlseq fp, sl, sl, lr │ │ │ │ rsbseq r7, r7, r0, lsr #13 │ │ │ │ - rsbeq r5, ip, r8, ror #26 │ │ │ │ - rsbeq lr, fp, ip, ror r9 │ │ │ │ - rsbeq r5, ip, r0, asr sp │ │ │ │ - rsbeq lr, fp, r4, ror #18 │ │ │ │ - rsbeq r5, ip, r4, lsr sp │ │ │ │ - rsbeq lr, fp, r8, asr #18 │ │ │ │ - strdeq r5, [ip], #-196 @ 0xffffff3c @ │ │ │ │ - rsbeq lr, fp, r8, lsl #18 │ │ │ │ - rsbeq r5, ip, lr, ror ip │ │ │ │ - mlseq fp, r2, r8, lr │ │ │ │ - rsbeq r5, ip, r6, asr #24 │ │ │ │ - rsbeq lr, fp, sl, asr r8 │ │ │ │ - rsbeq r5, ip, r2, lsl #24 │ │ │ │ - rsbeq lr, fp, r6, lsl r8 │ │ │ │ - rsbeq r5, ip, r6, asr #23 │ │ │ │ - ldrdeq lr, [fp], #-122 @ 0xffffff86 @ │ │ │ │ + rsbeq r5, ip, r0, ror sp │ │ │ │ + rsbeq lr, fp, r4, lsl #19 │ │ │ │ + rsbeq r5, ip, r8, asr sp │ │ │ │ + rsbeq lr, fp, ip, ror #18 │ │ │ │ + rsbeq r5, ip, ip, lsr sp │ │ │ │ + rsbeq lr, fp, r0, asr r9 │ │ │ │ + strdeq r5, [ip], #-204 @ 0xffffff34 @ │ │ │ │ + rsbeq lr, fp, r0, lsl r9 │ │ │ │ + rsbeq r5, ip, r6, lsl #25 │ │ │ │ + mlseq fp, sl, r8, lr │ │ │ │ + rsbeq r5, ip, lr, asr #24 │ │ │ │ + rsbeq lr, fp, r2, ror #16 │ │ │ │ + rsbeq r5, ip, sl, lsl #24 │ │ │ │ + rsbeq lr, fp, lr, lsl r8 │ │ │ │ + rsbeq r5, ip, lr, asr #23 │ │ │ │ + rsbeq lr, fp, r2, ror #15 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ bl fec7e8ac │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r5, r8, ror #31 │ │ │ │ @ instruction: 0x461a4611 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ stmib sp, {r3, r8, r9, fp, ip, pc}^ │ │ │ │ @@ -283226,16 +283226,16 @@ │ │ │ │ andcc r4, ip, r8, ror r4 │ │ │ │ blx ff7652a4 │ │ │ │ stmdbls r3, {r0, r2, fp, lr} │ │ │ │ @ instruction: 0xf6f04478 │ │ │ │ blls 22653c │ │ │ │ andlt r4, r5, r8, lsl r6 │ │ │ │ svclt 0x0000bd00 │ │ │ │ - strdeq r5, [ip], #-172 @ 0xffffff54 @ │ │ │ │ - rsbeq lr, fp, r0, lsl r7 │ │ │ │ + rsbeq r5, ip, r4, lsl #22 │ │ │ │ + rsbeq lr, fp, r8, lsl r7 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ bl fec7e908 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r4, r8, ror #31 │ │ │ │ ldrmi r4, [r9], -sl, lsl #12 │ │ │ │ blls 30e73c >::_M_default_append(unsigned int)@@Base+0x8bb78> │ │ │ │ strcs lr, [r0], #-2509 @ 0xfffff633 │ │ │ │ @@ -283248,16 +283248,16 @@ │ │ │ │ ldrbtmi r4, [r8], #-2054 @ 0xfffff7fa │ │ │ │ @ instruction: 0xf6f0300c │ │ │ │ stmdami r5, {r0, r1, r3, r5, r7, r9, fp, ip, sp, lr, pc} │ │ │ │ ldrbtmi r9, [r8], #-2307 @ 0xfffff6fd │ │ │ │ blx 1ae530a │ │ │ │ ldrmi r9, [r8], -r3, lsl #22 │ │ │ │ ldclt 0, cr11, [r0, #-16] │ │ │ │ - rsbeq r5, ip, r2, lsr #21 │ │ │ │ - strhteq lr, [fp], #-102 @ 0xffffff9a │ │ │ │ + rsbeq r5, ip, sl, lsr #21 │ │ │ │ + strhteq lr, [fp], #-110 @ 0xffffff92 │ │ │ │ ldrbmi lr, [r0, sp, lsr #18]! │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00c0f8cc │ │ │ │ bmi fe2b8fc4 │ │ │ │ blmi fe2b8fec │ │ │ │ addlt r4, r8, sl, ror r4 │ │ │ │ @@ -283390,30 +283390,30 @@ │ │ │ │ @ instruction: 0xf6f04478 │ │ │ │ @ instruction: 0xe78efa51 │ │ │ │ cdp 6, 13, cr15, cr12, cr9, {7} │ │ │ │ andhi pc, r0, pc, lsr #7 │ │ │ │ ... │ │ │ │ rsbseq r7, r7, r0, lsr #5 │ │ │ │ @ instruction: 0x000011b8 │ │ │ │ - strdeq r5, [ip], #-148 @ 0xffffff6c @ │ │ │ │ - rsbeq lr, fp, r8, lsl #12 │ │ │ │ - rsbseq r7, r7, r2, lsl r2 │ │ │ │ - rsbeq r5, ip, lr, lsl #19 │ │ │ │ - rsbeq r1, ip, r0, asr #28 │ │ │ │ - rsbeq r5, ip, r6, asr r9 │ │ │ │ - ldrdeq r5, [ip], #-164 @ 0xffffff5c @ │ │ │ │ - rsbeq r5, ip, r0, asr #18 │ │ │ │ - rsbeq lr, fp, r4, asr r5 │ │ │ │ - rsbeq r5, ip, r6, lsr #18 │ │ │ │ strdeq r5, [ip], #-156 @ 0xffffff64 @ │ │ │ │ - rsbeq r5, ip, lr, asr #17 │ │ │ │ - rsbeq lr, fp, r2, ror #9 │ │ │ │ - mlseq ip, r0, r8, r5 │ │ │ │ - rsbeq r5, ip, sl, ror r8 │ │ │ │ - rsbeq lr, fp, ip, lsl #9 │ │ │ │ + rsbeq lr, fp, r0, lsl r6 │ │ │ │ + rsbseq r7, r7, r2, lsl r2 │ │ │ │ + mlseq ip, r6, r9, r5 │ │ │ │ + rsbeq r1, ip, r8, asr #28 │ │ │ │ + rsbeq r5, ip, lr, asr r9 │ │ │ │ + ldrdeq r5, [ip], #-172 @ 0xffffff54 @ │ │ │ │ + rsbeq r5, ip, r8, asr #18 │ │ │ │ + rsbeq lr, fp, ip, asr r5 │ │ │ │ + rsbeq r5, ip, lr, lsr #18 │ │ │ │ + rsbeq r5, ip, r4, lsl #20 │ │ │ │ + ldrdeq r5, [ip], #-134 @ 0xffffff7a @ │ │ │ │ + rsbeq lr, fp, sl, ror #9 │ │ │ │ + mlseq ip, r8, r8, r5 │ │ │ │ + rsbeq r5, ip, r2, lsl #17 │ │ │ │ + mlseq fp, r4, r4, lr │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ bleq 1b65d0c │ │ │ │ ldmmi r1!, {r1, r7, r9, sl, lr}^ │ │ │ │ bmi ffd7943c │ │ │ │ @ instruction: 0xf2ad4478 │ │ │ │ @@ -283653,35 +283653,35 @@ │ │ │ │ @ instruction: 0x462831ff │ │ │ │ @ instruction: 0xf840f6f0 │ │ │ │ mvnscc pc, #79 @ 0x4f │ │ │ │ svclt 0x0000e6cd │ │ │ │ ... │ │ │ │ rsbseq r7, r7, ip, lsr #32 │ │ │ │ @ instruction: 0x000011b8 │ │ │ │ - rsbeq r5, ip, sl, lsr #18 │ │ │ │ - rsbeq r1, ip, r4, asr #24 │ │ │ │ - rsbeq r5, ip, lr, asr r7 │ │ │ │ - strhteq r5, [ip], #-102 @ 0xffffff9a │ │ │ │ - rsbeq lr, fp, sl, asr #5 │ │ │ │ - mlseq ip, sl, r6, r5 │ │ │ │ - rsbeq lr, fp, lr, lsr #5 │ │ │ │ + rsbeq r5, ip, r2, lsr r9 │ │ │ │ + rsbeq r1, ip, ip, asr #24 │ │ │ │ + rsbeq r5, ip, r6, ror #14 │ │ │ │ + strhteq r5, [ip], #-110 @ 0xffffff92 │ │ │ │ + ldrdeq lr, [fp], #-34 @ 0xffffffde @ │ │ │ │ + rsbeq r5, ip, r2, lsr #13 │ │ │ │ + strhteq lr, [fp], #-38 @ 0xffffffda │ │ │ │ ldrhteq r6, [r7], #-234 @ 0xffffff16 │ │ │ │ - rsbeq r5, ip, r8, lsr r6 │ │ │ │ - rsbeq r5, ip, ip, lsr r5 │ │ │ │ - rsbeq lr, fp, r6, asr r1 │ │ │ │ - rsbeq r5, ip, r4, lsl #10 │ │ │ │ - rsbeq lr, fp, r8, lsl r1 │ │ │ │ - ldrdeq r5, [ip], #-70 @ 0xffffffba @ │ │ │ │ - rsbeq lr, fp, sl, ror #1 │ │ │ │ - rsbeq r5, ip, ip, lsr #9 │ │ │ │ - rsbeq lr, fp, r0, asr #1 │ │ │ │ - rsbeq r5, ip, lr, lsl #9 │ │ │ │ - rsbeq lr, fp, r2, lsr #1 │ │ │ │ - rsbeq r5, ip, r0, ror r4 │ │ │ │ - rsbeq lr, fp, sl, lsl #1 │ │ │ │ + rsbeq r5, ip, r0, asr #12 │ │ │ │ + rsbeq r5, ip, r4, asr #10 │ │ │ │ + rsbeq lr, fp, lr, asr r1 │ │ │ │ + rsbeq r5, ip, ip, lsl #10 │ │ │ │ + rsbeq lr, fp, r0, lsr #2 │ │ │ │ + ldrdeq r5, [ip], #-78 @ 0xffffffb2 @ │ │ │ │ + strdeq lr, [fp], #-2 @ │ │ │ │ + strhteq r5, [ip], #-68 @ 0xffffffbc │ │ │ │ + rsbeq lr, fp, r8, asr #1 │ │ │ │ + mlseq ip, r6, r4, r5 │ │ │ │ + rsbeq lr, fp, sl, lsr #1 │ │ │ │ + rsbeq r5, ip, r8, ror r4 │ │ │ │ + mlseq fp, r2, r0, lr │ │ │ │ vhadd.s8 d25, d0, d12 │ │ │ │ ldmdami r0!, {r1, r6, r7, r8, sp} │ │ │ │ andcc r4, ip, r8, ror r4 │ │ │ │ @ instruction: 0xff42f6ef │ │ │ │ stmdbls ip, {r1, r2, r3, r5, fp, lr} │ │ │ │ @ instruction: 0xf6ef4478 │ │ │ │ blls 467e10 │ │ │ │ @@ -283724,26 +283724,26 @@ │ │ │ │ andcc r4, ip, r8, ror r4 │ │ │ │ cdp2 6, 15, cr15, cr0, cr15, {7} │ │ │ │ ldrbtmi r4, [r8], #-2063 @ 0xfffff7f1 │ │ │ │ @ instruction: 0xffacf6ef │ │ │ │ movweq pc, #28783 @ 0x706f @ │ │ │ │ @ instruction: 0xf6e9e639 │ │ │ │ svclt 0x0000ec36 │ │ │ │ - ldrdeq r5, [ip], #-48 @ 0xffffffd0 @ │ │ │ │ - rsbeq sp, fp, r4, ror #31 │ │ │ │ - strhteq r5, [ip], #-50 @ 0xffffffce │ │ │ │ - rsbeq sp, fp, r6, asr #31 │ │ │ │ - mlseq ip, r4, r3, r5 │ │ │ │ - rsbeq sp, fp, r8, lsr #31 │ │ │ │ - rsbeq r5, ip, r6, ror #6 │ │ │ │ - rsbeq sp, fp, sl, ror pc │ │ │ │ - rsbeq r5, ip, r8, asr #6 │ │ │ │ - rsbeq sp, fp, ip, asr pc │ │ │ │ - rsbeq r5, ip, ip, lsr #6 │ │ │ │ - rsbeq r5, ip, sl, asr #8 │ │ │ │ + ldrdeq r5, [ip], #-56 @ 0xffffffc8 @ │ │ │ │ + rsbeq sp, fp, ip, ror #31 │ │ │ │ + strhteq r5, [ip], #-58 @ 0xffffffc6 │ │ │ │ + rsbeq sp, fp, lr, asr #31 │ │ │ │ + mlseq ip, ip, r3, r5 │ │ │ │ + strhteq sp, [fp], #-240 @ 0xffffff10 │ │ │ │ + rsbeq r5, ip, lr, ror #6 │ │ │ │ + rsbeq sp, fp, r2, lsl #31 │ │ │ │ + rsbeq r5, ip, r0, asr r3 │ │ │ │ + rsbeq sp, fp, r4, ror #30 │ │ │ │ + rsbeq r5, ip, r4, lsr r3 │ │ │ │ + rsbeq r5, ip, r2, asr r4 │ │ │ │ mvnsmi lr, #737280 @ 0xb4000 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d8f8cc │ │ │ │ addlt r6, r3, lr, lsl #18 │ │ │ │ andsvs r2, pc, r0, lsl #14 │ │ │ │ @ instruction: 0x8010f8d2 │ │ │ │ @@ -283979,58 +283979,58 @@ │ │ │ │ ldmdami r0!, {r3, r5, r7, r9, sl, sp, lr, pc} │ │ │ │ @ instruction: 0x11bef641 │ │ │ │ andcc r4, ip, r8, ror r4 │ │ │ │ stc2l 6, cr15, [lr], #956 @ 0x3bc │ │ │ │ ldrtmi r4, [r1], -sp, lsr #16 │ │ │ │ @ instruction: 0xf6ef4478 │ │ │ │ strb pc, [r6, r9, lsr #27] @ │ │ │ │ - rsbeq r5, ip, lr, ror r2 │ │ │ │ - mlseq fp, r2, lr, sp │ │ │ │ - rsbeq r5, ip, r6, ror #4 │ │ │ │ - rsbeq sp, fp, sl, ror lr │ │ │ │ - rsbeq r5, ip, sl, lsl r2 │ │ │ │ - rsbeq sp, fp, lr, lsr #28 │ │ │ │ - rsbeq r5, ip, r2, lsl #4 │ │ │ │ - rsbeq sp, fp, r6, lsl lr │ │ │ │ - rsbeq r5, ip, ip, asr #3 │ │ │ │ - rsbeq r5, ip, r0, ror r3 │ │ │ │ - rsbeq r5, ip, r0, lsl #3 │ │ │ │ - mlseq fp, r4, sp, sp │ │ │ │ - rsbeq r5, ip, r8, ror #2 │ │ │ │ - rsbeq sp, fp, ip, ror sp │ │ │ │ - rsbeq r5, ip, r8, lsr #2 │ │ │ │ - rsbeq sp, fp, ip, lsr sp │ │ │ │ - rsbeq r5, ip, sl, ror #1 │ │ │ │ - strdeq sp, [fp], #-206 @ 0xffffff32 @ │ │ │ │ - ldrdeq r5, [ip], #-2 @ │ │ │ │ - rsbeq sp, fp, r6, ror #25 │ │ │ │ - strhteq r5, [ip], #-8 │ │ │ │ - rsbeq r5, ip, ip, asr r2 │ │ │ │ - mlseq ip, r6, r0, r5 │ │ │ │ - rsbeq r5, ip, sl, lsr r2 │ │ │ │ - rsbeq r5, ip, r4, ror r0 │ │ │ │ - rsbeq r5, ip, r8, lsl r2 │ │ │ │ - rsbeq r5, ip, r2, asr r0 │ │ │ │ - rsbeq sp, fp, r6, ror #24 │ │ │ │ - rsbeq r5, ip, r8, lsr r0 │ │ │ │ - rsbeq sp, fp, ip, asr #24 │ │ │ │ - rsbeq r5, ip, r4 │ │ │ │ - rsbeq sp, fp, r8, lsl ip │ │ │ │ - rsbeq r4, ip, sl, ror #31 │ │ │ │ - strdeq sp, [fp], #-190 @ 0xffffff42 @ │ │ │ │ - rsbeq r4, ip, r2, asr #31 │ │ │ │ - ldrdeq sp, [fp], #-182 @ 0xffffff4a @ │ │ │ │ - mlseq ip, r8, pc, r4 @ │ │ │ │ - rsbeq sp, fp, ip, lsr #23 │ │ │ │ - rsbeq r4, ip, r0, lsl #31 │ │ │ │ - mlseq fp, r4, fp, sp │ │ │ │ - rsbeq r4, ip, r6, ror #30 │ │ │ │ - rsbeq sp, fp, sl, ror fp │ │ │ │ - rsbeq r4, ip, r8, lsr #30 │ │ │ │ - rsbeq sp, fp, ip, lsr fp │ │ │ │ + rsbeq r5, ip, r6, lsl #5 │ │ │ │ + mlseq fp, sl, lr, sp │ │ │ │ + rsbeq r5, ip, lr, ror #4 │ │ │ │ + rsbeq sp, fp, r2, lsl #29 │ │ │ │ + rsbeq r5, ip, r2, lsr #4 │ │ │ │ + rsbeq sp, fp, r6, lsr lr │ │ │ │ + rsbeq r5, ip, sl, lsl #4 │ │ │ │ + rsbeq sp, fp, lr, lsl lr │ │ │ │ + ldrdeq r5, [ip], #-20 @ 0xffffffec @ │ │ │ │ + rsbeq r5, ip, r8, ror r3 │ │ │ │ + rsbeq r5, ip, r8, lsl #3 │ │ │ │ + mlseq fp, ip, sp, sp │ │ │ │ + rsbeq r5, ip, r0, ror r1 │ │ │ │ + rsbeq sp, fp, r4, lsl #27 │ │ │ │ + rsbeq r5, ip, r0, lsr r1 │ │ │ │ + rsbeq sp, fp, r4, asr #26 │ │ │ │ + strdeq r5, [ip], #-2 @ │ │ │ │ + rsbeq sp, fp, r6, lsl #26 │ │ │ │ + ldrdeq r5, [ip], #-10 @ │ │ │ │ + rsbeq sp, fp, lr, ror #25 │ │ │ │ + rsbeq r5, ip, r0, asr #1 │ │ │ │ + rsbeq r5, ip, r4, ror #4 │ │ │ │ + mlseq ip, lr, r0, r5 │ │ │ │ + rsbeq r5, ip, r2, asr #4 │ │ │ │ + rsbeq r5, ip, ip, ror r0 │ │ │ │ + rsbeq r5, ip, r0, lsr #4 │ │ │ │ + rsbeq r5, ip, sl, asr r0 │ │ │ │ + rsbeq sp, fp, lr, ror #24 │ │ │ │ + rsbeq r5, ip, r0, asr #32 │ │ │ │ + rsbeq sp, fp, r4, asr ip │ │ │ │ + rsbeq r5, ip, ip │ │ │ │ + rsbeq sp, fp, r0, lsr #24 │ │ │ │ + strdeq r4, [ip], #-242 @ 0xffffff0e @ │ │ │ │ + rsbeq sp, fp, r6, lsl #24 │ │ │ │ + rsbeq r4, ip, sl, asr #31 │ │ │ │ + ldrdeq sp, [fp], #-190 @ 0xffffff42 @ │ │ │ │ + rsbeq r4, ip, r0, lsr #31 │ │ │ │ + strhteq sp, [fp], #-180 @ 0xffffff4c │ │ │ │ + rsbeq r4, ip, r8, lsl #31 │ │ │ │ + mlseq fp, ip, fp, sp │ │ │ │ + rsbeq r4, ip, lr, ror #30 │ │ │ │ + rsbeq sp, fp, r2, lsl #23 │ │ │ │ + rsbeq r4, ip, r0, lsr pc │ │ │ │ + rsbeq sp, fp, r4, asr #22 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ blhi 1e3834 │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x0090f8cc │ │ │ │ @ instruction: 0xf851b091 │ │ │ │ ldrmi r8, [r2], r3, lsr #32 │ │ │ │ @@ -284194,48 +284194,48 @@ │ │ │ │ vst3.32 @ instruction: 0xf484fab4 │ │ │ │ @ instruction: 0x2c000964 │ │ │ │ svcge 0x004ff43f │ │ │ │ @ instruction: 0x46399b1f │ │ │ │ strbmi r9, [sl], -r2, lsl #6 │ │ │ │ movwls r9, #6942 @ 0x1b1e │ │ │ │ movwls r9, #2845 @ 0xb1d │ │ │ │ - blls 84e658 │ │ │ │ + blls 84e658 │ │ │ │ stc2l 7, cr15, [r8], #-1020 @ 0xfffffc04 │ │ │ │ @ instruction: 0xf43f2801 │ │ │ │ strmi sl, [r4], -r0, asr #30 │ │ │ │ @ instruction: 0xf641481a │ │ │ │ ldrbtmi r3, [r8], #-293 @ 0xfffffedb │ │ │ │ @ instruction: 0xf6ef300c │ │ │ │ ldmdami r8, {r0, r1, r3, r5, r8, r9, fp, ip, sp, lr, pc} │ │ │ │ ldrbtmi r4, [r8], #-1569 @ 0xfffff9df │ │ │ │ blx ffae6206 │ │ │ │ svcls 0x0009e739 │ │ │ │ @ instruction: 0xf47f429d │ │ │ │ blls 91430c │ │ │ │ movwls r4, #9786 @ 0x263a │ │ │ │ blls 8b9f80 │ │ │ │ - blls 88d264 │ │ │ │ + blls 88d264 │ │ │ │ stmdals sp, {r8, r9, ip, pc} │ │ │ │ @ instruction: 0xf7ff9b1c │ │ │ │ stmdacs r1, {r0, r1, r2, r6, sl, fp, ip, sp, lr, pc} │ │ │ │ svcge 0x001ff43f │ │ │ │ stmdami ip, {r2, r9, sl, lr} │ │ │ │ tstpcc sp, r1, asr #12 @ p-variant is OBSOLETE │ │ │ │ andcc r4, ip, r8, ror r4 │ │ │ │ blx 3e623e │ │ │ │ strtmi r4, [r1], -r9, lsl #16 │ │ │ │ @ instruction: 0xf6ef4478 │ │ │ │ ldr pc, [r8, -r5, asr #23] │ │ │ │ ... │ │ │ │ rsbseq r6, r7, lr, ror #12 │ │ │ │ andeq r1, r0, r4, asr #8 │ │ │ │ - rsbeq r4, ip, r2, lsr #23 │ │ │ │ - strhteq sp, [fp], #-118 @ 0xffffff8a │ │ │ │ - rsbeq r4, ip, r0, ror #22 │ │ │ │ - rsbeq sp, fp, r4, ror r7 │ │ │ │ + rsbeq r4, ip, sl, lsr #23 │ │ │ │ + strhteq sp, [fp], #-126 @ 0xffffff82 │ │ │ │ + rsbeq r4, ip, r8, ror #22 │ │ │ │ + rsbeq sp, fp, ip, ror r7 │ │ │ │ andcs r9, r0, sl, lsl #22 │ │ │ │ ldmibvs pc, {r8, sp} @ │ │ │ │ smlabteq r0, r3, r9, lr │ │ │ │ vpmax.f32 d18, d0, d0 │ │ │ │ ldmdbvs r8, {r1, r2, r4, r7, pc} │ │ │ │ ldcne 6, cr15, [r9], #284 @ 0x11c │ │ │ │ ldcvs 6, cr15, [r7], #-804 @ 0xfffffcdc │ │ │ │ @@ -284426,40 +284426,40 @@ │ │ │ │ @ instruction: 0xf0012100 │ │ │ │ bls 2a8db4 >::_M_default_append(unsigned int)@@Base+0x261f0> │ │ │ │ addsmi r9, sp, #14, 28 @ 0xe0 │ │ │ │ andcs fp, r0, #20, 30 @ 0x50 │ │ │ │ andeq pc, r1, #2 │ │ │ │ svclt 0x0000e6e0 │ │ │ │ andeq r1, r0, r4, asr #8 │ │ │ │ - rsbeq r4, ip, sl, lsl sl │ │ │ │ - rsbeq sp, fp, lr, lsr #12 │ │ │ │ - rsbeq r4, ip, r2, lsl #20 │ │ │ │ - rsbeq sp, fp, r6, lsl r6 │ │ │ │ - ldrdeq r4, [ip], #-144 @ 0xffffff70 @ │ │ │ │ - rsbeq sp, fp, r4, ror #11 │ │ │ │ - strhteq r4, [ip], #-152 @ 0xffffff68 │ │ │ │ - rsbeq sp, fp, ip, asr #11 │ │ │ │ - rsbeq r4, ip, lr, lsl #19 │ │ │ │ - rsbeq sp, fp, r2, lsr #11 │ │ │ │ - rsbeq r4, ip, r6, ror r9 │ │ │ │ - rsbeq sp, fp, sl, lsl #11 │ │ │ │ - rsbeq r4, ip, r4, lsr r9 │ │ │ │ - rsbeq sp, fp, r8, asr #10 │ │ │ │ - rsbeq r4, ip, ip, lsl r9 │ │ │ │ - rsbeq sp, fp, r0, lsr r5 │ │ │ │ - ldrdeq r4, [ip], #-140 @ 0xffffff74 @ │ │ │ │ - strdeq sp, [fp], #-64 @ 0xffffffc0 @ │ │ │ │ - strhteq r4, [ip], #-132 @ 0xffffff7c │ │ │ │ - rsbeq sp, fp, r8, asr #9 │ │ │ │ - rsbeq r4, ip, ip, lsl #17 │ │ │ │ - rsbeq sp, fp, r0, lsr #9 │ │ │ │ - rsbeq r4, ip, r0, ror r8 │ │ │ │ - rsbeq sp, fp, r4, lsl #9 │ │ │ │ - rsbeq r4, ip, r4, asr r8 │ │ │ │ - rsbeq sp, fp, r8, ror #8 │ │ │ │ + rsbeq r4, ip, r2, lsr #20 │ │ │ │ + rsbeq sp, fp, r6, lsr r6 │ │ │ │ + rsbeq r4, ip, sl, lsl #20 │ │ │ │ + rsbeq sp, fp, lr, lsl r6 │ │ │ │ + ldrdeq r4, [ip], #-152 @ 0xffffff68 @ │ │ │ │ + rsbeq sp, fp, ip, ror #11 │ │ │ │ + rsbeq r4, ip, r0, asr #19 │ │ │ │ + ldrdeq sp, [fp], #-84 @ 0xffffffac @ │ │ │ │ + mlseq ip, r6, r9, r4 │ │ │ │ + rsbeq sp, fp, sl, lsr #11 │ │ │ │ + rsbeq r4, ip, lr, ror r9 │ │ │ │ + mlseq fp, r2, r5, sp │ │ │ │ + rsbeq r4, ip, ip, lsr r9 │ │ │ │ + rsbeq sp, fp, r0, asr r5 │ │ │ │ + rsbeq r4, ip, r4, lsr #18 │ │ │ │ + rsbeq sp, fp, r8, lsr r5 │ │ │ │ + rsbeq r4, ip, r4, ror #17 │ │ │ │ + strdeq sp, [fp], #-72 @ 0xffffffb8 @ │ │ │ │ + strhteq r4, [ip], #-140 @ 0xffffff74 │ │ │ │ + ldrdeq sp, [fp], #-64 @ 0xffffffc0 @ │ │ │ │ + mlseq ip, r4, r8, r4 │ │ │ │ + rsbeq sp, fp, r8, lsr #9 │ │ │ │ + rsbeq r4, ip, r8, ror r8 │ │ │ │ + rsbeq sp, fp, ip, lsl #9 │ │ │ │ + rsbeq r4, ip, ip, asr r8 │ │ │ │ + rsbeq sp, fp, r0, ror r4 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ cdpeq 8, 7, cr15, cr0, cr12, {6} │ │ │ │ @ instruction: 0xf8dfb0db │ │ │ │ @ instruction: 0xf8df57f4 │ │ │ │ ldrbtmi r4, [sp], #-2036 @ 0xfffff80c │ │ │ │ @@ -284502,15 +284502,15 @@ │ │ │ │ svclt 0x00d84299 │ │ │ │ stmdbls r7!, {r1, r3, r4, r7, r9, lr}^ │ │ │ │ andcs fp, r1, #204, 30 @ 0x330 │ │ │ │ addsmi r2, r9, #0, 4 │ │ │ │ @ instruction: 0xf042bfc8 │ │ │ │ bcs 1292f4 │ │ │ │ addshi pc, lr, #0 │ │ │ │ - blls 87a558 │ │ │ │ + blls 87a558 │ │ │ │ @ instruction: 0x46c19e1c │ │ │ │ bleq 26518c │ │ │ │ ldrbmi sl, [sl], r6, asr #30 │ │ │ │ movwmi pc, #111 @ 0x6f @ │ │ │ │ addmi pc, r0, #1325400064 @ 0x4f000000 │ │ │ │ addeq pc, r0, #192, 4 │ │ │ │ mvnscc pc, pc, asr #32 │ │ │ │ @@ -284591,15 +284591,15 @@ │ │ │ │ @ instruction: 0xf06f9a1f │ │ │ │ @ instruction: 0xf8cd4300 │ │ │ │ addsmi r8, sl, #136 @ 0x88 │ │ │ │ @ instruction: 0xf8cdbf08 │ │ │ │ blls 6c8e40 │ │ │ │ stmdaeq r1, {r3, r8, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf47f4543 │ │ │ │ - blls 8549e8 │ │ │ │ + blls 8549e8 │ │ │ │ @ instruction: 0xf8dd9a24 │ │ │ │ ldmdavs fp, {r2, r3, r5, r7, ip, sp, pc} │ │ │ │ vqsub.u8 d20, d16, d3 │ │ │ │ bls 8c9750 │ │ │ │ andsvs r2, r3, r1, lsl r3 │ │ │ │ bls 78f8cc │ │ │ │ vqsub.u8 d20, d16, d3 │ │ │ │ @@ -284747,15 +284747,15 @@ │ │ │ │ ldrble r0, [r0, #1756] @ 0x6dc │ │ │ │ @ instruction: 0x6c1b9b18 │ │ │ │ sbcle r2, ip, r0, lsl #22 │ │ │ │ svcls 0x00199b16 │ │ │ │ stclle 2, cr4, [r8, #748] @ 0x2ec │ │ │ │ b 14efe30 │ │ │ │ ldmibne fp, {r0, r1, r2, r5, r6, r7, r9, sl, fp, ip, sp, lr}^ │ │ │ │ - blls 84db28 │ │ │ │ + blls 84db28 │ │ │ │ beq 16500c │ │ │ │ mrrcvs 4, 4, pc, r4, cr15 @ │ │ │ │ stceq 2, cr15, [r3], {192} @ 0xc0 │ │ │ │ orrmi pc, r0, pc, asr #8 │ │ │ │ orreq pc, r0, r0, asr #5 │ │ │ │ usatmi r6, #17, fp, lsl #16 │ │ │ │ ldrbmi r9, [r3], sl, lsr #6 │ │ │ │ @@ -284786,15 +284786,15 @@ │ │ │ │ strtmi fp, [r6], -r4, asr #30 │ │ │ │ strle r4, [r4], #-1615 @ 0xfffff9b1 │ │ │ │ bne ffacfbb8 │ │ │ │ bl 1b8fbf8 │ │ │ │ blls aaab68 │ │ │ │ movwls r4, #13889 @ 0x3641 │ │ │ │ blls 63a804 │ │ │ │ - blls 84db70 │ │ │ │ + blls 84db70 │ │ │ │ blls 80db70 │ │ │ │ strtmi r9, [r3], -r0, lsl #6 │ │ │ │ @ instruction: 0xf7ff9a19 │ │ │ │ stmdacs r1, {r0, r1, r2, r3, r4, r5, r6, r7, r8, fp, ip, sp, lr, pc} │ │ │ │ msrhi SPSR_fsx, #64 @ 0x40 │ │ │ │ bcs 14f898 │ │ │ │ blls a5d490 │ │ │ │ @@ -284973,16 +284973,16 @@ │ │ │ │ rsbseq r5, r7, sl, asr #31 │ │ │ │ @ instruction: 0x000011b8 │ │ │ │ rsbseq r5, r7, r0, lsr #31 │ │ │ │ @ instruction: 0xffffb177 │ │ │ │ @ instruction: 0xffff5d3b │ │ │ │ @ instruction: 0xffff5d2d │ │ │ │ ldrshteq r5, [r7], #-154 @ 0xffffff66 │ │ │ │ - rsbeq r3, ip, r4, asr #31 │ │ │ │ - ldrdeq ip, [fp], #-184 @ 0xffffff48 @ │ │ │ │ + rsbeq r3, ip, ip, asr #31 │ │ │ │ + rsbeq ip, fp, r0, ror #23 │ │ │ │ andscc lr, r4, #3620864 @ 0x374000 │ │ │ │ strtmi r4, [r8], -r1, asr #12 │ │ │ │ strmi lr, [r0, -sp, asr #19] │ │ │ │ @ instruction: 0xf8b6f7f7 │ │ │ │ @ instruction: 0xf0402801 │ │ │ │ blls 12c983c │ │ │ │ @ instruction: 0xf47f2b00 │ │ │ │ @@ -285053,15 +285053,15 @@ │ │ │ │ svclt 0x0018991d │ │ │ │ andls r2, r0, r1 │ │ │ │ @ instruction: 0xf7fb4628 │ │ │ │ strmi pc, [r4], -pc, lsl #21 │ │ │ │ @ instruction: 0xf0402801 │ │ │ │ blls 12c97d0 │ │ │ │ @ instruction: 0xf47f2b00 │ │ │ │ - blls 854c84 │ │ │ │ + blls 854c84 │ │ │ │ ldmdavs fp, {r2, r5, r9, fp, ip, pc} │ │ │ │ stcle 2, cr4, [sl], {147} @ 0x93 │ │ │ │ bls a10008 │ │ │ │ addsmi r6, r3, #1769472 @ 0x1b0000 │ │ │ │ blls 6603bc │ │ │ │ ldmdavs fp, {r5, r9, fp, ip, pc} │ │ │ │ @ instruction: 0xf77f4293 │ │ │ │ @@ -285150,15 +285150,15 @@ │ │ │ │ ldmibeq r8!, {r0, r1, r2, r3, r4, r6, r7, fp, ip, sp, lr, pc}^ │ │ │ │ bicpl pc, sp, pc, asr #8 │ │ │ │ andcc r4, ip, r8, ror r4 │ │ │ │ blx ff2e70c2 │ │ │ │ stmibeq ip!, {r0, r1, r2, r3, r4, r6, r7, fp, ip, sp, lr, pc}^ │ │ │ │ ldrbtmi r4, [r8], #-1569 @ 0xfffff9df │ │ │ │ stc2 6, cr15, [r0], {238} @ 0xee │ │ │ │ - blls 863420 │ │ │ │ + blls 863420 │ │ │ │ ldmdavs fp, {r2, r5, r9, fp, ip, pc} │ │ │ │ stcle 2, cr4, [r9], #-588 @ 0xfffffdb4 │ │ │ │ bls a1018c │ │ │ │ addsmi r6, sl, #1769472 @ 0x1b0000 │ │ │ │ blls 6601bc │ │ │ │ ldmdavs fp, {r5, r9, fp, ip, pc} │ │ │ │ blle 239f9c │ │ │ │ @@ -285203,15 +285203,15 @@ │ │ │ │ @ instruction: 0xf024f038 │ │ │ │ svclt 0x00181e03 │ │ │ │ ldrt r2, [ip], r1, lsl #6 │ │ │ │ bvs 160fe3c │ │ │ │ subsvs r3, r3, #67108864 @ 0x4000000 │ │ │ │ tstls pc, #22528 @ 0x5800 │ │ │ │ mvnscc pc, #79 @ 0x4f │ │ │ │ - blls 84e274 │ │ │ │ + blls 84e274 │ │ │ │ ldmdavs fp, {r2, r5, r9, fp, ip, pc} │ │ │ │ stcle 2, cr4, [lr], {147} @ 0x93 │ │ │ │ stmdbls r3!, {r1, r3, r4, r9, fp, ip, pc} │ │ │ │ addmi r6, sl, #1179648 @ 0x120000 │ │ │ │ ldmdbls r4, {r0, r3, sl, fp, ip, lr, pc} │ │ │ │ stmdavs r9, {r5, fp, ip, pc} │ │ │ │ stcle 2, cr4, [r4], {129} @ 0x81 │ │ │ │ @@ -285360,15 +285360,15 @@ │ │ │ │ strmi pc, [r4], -pc, lsr #24 │ │ │ │ @ instruction: 0xf0402801 │ │ │ │ blls 12c9a54 │ │ │ │ @ instruction: 0xf0402b00 │ │ │ │ blls 70a2c0 │ │ │ │ @ instruction: 0xf8d64631 │ │ │ │ @ instruction: 0x46288010 │ │ │ │ - bls 84e460 │ │ │ │ + bls 84e460 │ │ │ │ smladls r1, r4, fp, r9 │ │ │ │ ldc2 7, cr15, [ip, #-988] @ 0xfffffc24 │ │ │ │ stmdacs r1, {r2, r9, sl, lr} │ │ │ │ blls 12dddb8 │ │ │ │ @ instruction: 0xf0402b00 │ │ │ │ @ instruction: 0xf8968289 │ │ │ │ @ instruction: 0x07db305d │ │ │ │ @@ -285766,81 +285766,81 @@ │ │ │ │ teqpmi r9, r0, asr #12 @ p-variant is OBSOLETE │ │ │ │ andcc r4, ip, r8, ror r4 │ │ │ │ cdp2 6, 15, cr15, cr8, cr13, {7} │ │ │ │ @ instruction: 0xf04f4845 │ │ │ │ ldrbtmi r3, [r8], #-511 @ 0xfffffe01 │ │ │ │ @ instruction: 0xffb2f6ed │ │ │ │ svclt 0x0000e647 │ │ │ │ - strdeq r3, [ip], #-236 @ 0xffffff14 @ │ │ │ │ - rsbeq ip, fp, lr, lsl #22 │ │ │ │ - ldrdeq r3, [ip], #-236 @ 0xffffff14 @ │ │ │ │ - rsbeq ip, fp, lr, ror #21 │ │ │ │ - strhteq r3, [ip], #-236 @ 0xffffff14 │ │ │ │ - rsbeq ip, fp, lr, asr #21 │ │ │ │ - rsbeq r3, ip, sl, lsl #27 │ │ │ │ - mlseq fp, ip, r9, ip │ │ │ │ - rsbeq r3, ip, lr, ror #26 │ │ │ │ - rsbeq ip, fp, r0, lsl #19 │ │ │ │ - rsbeq r3, ip, r0, asr sp │ │ │ │ - rsbeq ip, fp, r2, ror #18 │ │ │ │ - rsbeq r3, ip, r4, lsr sp │ │ │ │ - rsbeq ip, fp, r6, asr #18 │ │ │ │ - rsbeq r3, ip, r4, lsl sp │ │ │ │ - rsbeq ip, fp, r6, lsr #18 │ │ │ │ - ldrdeq r3, [ip], #-200 @ 0xffffff38 @ │ │ │ │ - rsbeq ip, fp, sl, ror #17 │ │ │ │ - rsbeq r3, ip, sl, ror ip │ │ │ │ - rsbeq ip, fp, ip, lsl #17 │ │ │ │ - rsbeq r3, ip, r2, asr #24 │ │ │ │ - rsbeq ip, fp, r4, asr r8 │ │ │ │ - rsbeq r3, ip, r4, lsr #24 │ │ │ │ - rsbeq ip, fp, r6, lsr r8 │ │ │ │ - mlseq ip, r6, fp, r3 │ │ │ │ - rsbeq ip, fp, r8, lsr #15 │ │ │ │ - rsbeq r3, ip, r6, ror fp │ │ │ │ - rsbeq ip, fp, r8, lsl #15 │ │ │ │ - rsbeq r3, ip, r6, asr fp │ │ │ │ - rsbeq ip, fp, r8, ror #14 │ │ │ │ - rsbeq r3, ip, r6, lsr fp │ │ │ │ - rsbeq ip, fp, r8, asr #14 │ │ │ │ - strdeq r3, [ip], #-168 @ 0xffffff58 @ │ │ │ │ - strhteq r3, [ip], #-160 @ 0xffffff60 │ │ │ │ - strdeq r3, [ip], #-142 @ 0xffffff72 @ │ │ │ │ - rsbeq ip, fp, r0, lsl r5 │ │ │ │ - ldrdeq r3, [ip], #-138 @ 0xffffff76 @ │ │ │ │ - rsbeq ip, fp, ip, ror #9 │ │ │ │ - strhteq r3, [ip], #-140 @ 0xffffff74 │ │ │ │ - rsbeq ip, fp, lr, asr #9 │ │ │ │ - rsbeq r3, ip, r0, lsr #17 │ │ │ │ - strhteq ip, [fp], #-66 @ 0xffffffbe │ │ │ │ - rsbeq r3, ip, r2, lsl #17 │ │ │ │ - mlseq fp, r4, r4, ip │ │ │ │ + rsbeq r3, ip, r4, lsl #30 │ │ │ │ + rsbeq ip, fp, r6, lsl fp │ │ │ │ + rsbeq r3, ip, r4, ror #29 │ │ │ │ + strdeq ip, [fp], #-166 @ 0xffffff5a @ │ │ │ │ + rsbeq r3, ip, r4, asr #29 │ │ │ │ + ldrdeq ip, [fp], #-166 @ 0xffffff5a @ │ │ │ │ + mlseq ip, r2, sp, r3 │ │ │ │ + rsbeq ip, fp, r4, lsr #19 │ │ │ │ + rsbeq r3, ip, r6, ror sp │ │ │ │ + rsbeq ip, fp, r8, lsl #19 │ │ │ │ + rsbeq r3, ip, r8, asr sp │ │ │ │ + rsbeq ip, fp, sl, ror #18 │ │ │ │ + rsbeq r3, ip, ip, lsr sp │ │ │ │ + rsbeq ip, fp, lr, asr #18 │ │ │ │ + rsbeq r3, ip, ip, lsl sp │ │ │ │ + rsbeq ip, fp, lr, lsr #18 │ │ │ │ + rsbeq r3, ip, r0, ror #25 │ │ │ │ + strdeq ip, [fp], #-130 @ 0xffffff7e @ │ │ │ │ + rsbeq r3, ip, r2, lsl #25 │ │ │ │ + mlseq fp, r4, r8, ip │ │ │ │ + rsbeq r3, ip, sl, asr #24 │ │ │ │ + rsbeq ip, fp, ip, asr r8 │ │ │ │ + rsbeq r3, ip, ip, lsr #24 │ │ │ │ + rsbeq ip, fp, lr, lsr r8 │ │ │ │ + mlseq ip, lr, fp, r3 │ │ │ │ + strhteq ip, [fp], #-112 @ 0xffffff90 │ │ │ │ + rsbeq r3, ip, lr, ror fp │ │ │ │ + mlseq fp, r0, r7, ip │ │ │ │ + rsbeq r3, ip, lr, asr fp │ │ │ │ + rsbeq ip, fp, r0, ror r7 │ │ │ │ + rsbeq r3, ip, lr, lsr fp │ │ │ │ + rsbeq ip, fp, r0, asr r7 │ │ │ │ + rsbeq r3, ip, r0, lsl #22 │ │ │ │ + strhteq r3, [ip], #-168 @ 0xffffff58 │ │ │ │ + rsbeq r3, ip, r6, lsl #18 │ │ │ │ + rsbeq ip, fp, r8, lsl r5 │ │ │ │ + rsbeq r3, ip, r2, ror #17 │ │ │ │ + strdeq ip, [fp], #-68 @ 0xffffffbc @ │ │ │ │ + rsbeq r3, ip, r4, asr #17 │ │ │ │ + ldrdeq ip, [fp], #-70 @ 0xffffffba @ │ │ │ │ + rsbeq r3, ip, r8, lsr #17 │ │ │ │ + strhteq ip, [fp], #-74 @ 0xffffffb6 │ │ │ │ + rsbeq r3, ip, sl, lsl #17 │ │ │ │ + mlseq fp, ip, r4, ip │ │ │ │ @ instruction: 0xffffa42b │ │ │ │ - rsbeq r3, ip, lr, lsl r8 │ │ │ │ - rsbeq r3, ip, r8, lsl #16 │ │ │ │ - rsbeq r3, ip, lr, ror #13 │ │ │ │ - strdeq ip, [fp], #-46 @ 0xffffffd2 @ │ │ │ │ - rsbeq r3, ip, ip, asr #13 │ │ │ │ - ldrdeq ip, [fp], #-44 @ 0xffffffd4 @ │ │ │ │ - rsbeq r3, ip, ip, lsr #13 │ │ │ │ - strhteq ip, [fp], #-44 @ 0xffffffd4 │ │ │ │ - rsbeq r3, ip, sl, lsl #13 │ │ │ │ - mlseq fp, ip, r2, ip │ │ │ │ - rsbeq r3, ip, r4, lsr r6 │ │ │ │ + rsbeq r3, ip, r6, lsr #16 │ │ │ │ + rsbeq r3, ip, r0, lsl r8 │ │ │ │ + strdeq r3, [ip], #-102 @ 0xffffff9a @ │ │ │ │ + rsbeq ip, fp, r6, lsl #6 │ │ │ │ + ldrdeq r3, [ip], #-100 @ 0xffffff9c @ │ │ │ │ + rsbeq ip, fp, r4, ror #5 │ │ │ │ + strhteq r3, [ip], #-100 @ 0xffffff9c │ │ │ │ + rsbeq ip, fp, r4, asr #5 │ │ │ │ + mlseq ip, r2, r6, r3 │ │ │ │ + rsbeq ip, fp, r4, lsr #5 │ │ │ │ + rsbeq r3, ip, ip, lsr r6 │ │ │ │ @ instruction: 0x00000eb4 │ │ │ │ - strhteq r3, [ip], #-66 @ 0xffffffbe │ │ │ │ - rsbeq ip, fp, r6, asr #1 │ │ │ │ - mlseq ip, sl, r4, r3 │ │ │ │ - rsbeq ip, fp, lr, lsr #1 │ │ │ │ - rsbeq r3, ip, r0, lsr #8 │ │ │ │ - strdeq r3, [ip], #-58 @ 0xffffffc6 @ │ │ │ │ - rsbeq r3, ip, r8, asr #7 │ │ │ │ - rsbeq r3, ip, r0, ror #6 │ │ │ │ - rsbeq r3, ip, ip, lsr r3 │ │ │ │ - rsbeq fp, fp, lr, asr #30 │ │ │ │ + strhteq r3, [ip], #-74 @ 0xffffffb6 │ │ │ │ + rsbeq ip, fp, lr, asr #1 │ │ │ │ + rsbeq r3, ip, r2, lsr #9 │ │ │ │ + strhteq ip, [fp], #-6 │ │ │ │ + rsbeq r3, ip, r8, lsr #8 │ │ │ │ + rsbeq r3, ip, r2, lsl #8 │ │ │ │ + ldrdeq r3, [ip], #-48 @ 0xffffffd0 @ │ │ │ │ + rsbeq r3, ip, r8, ror #6 │ │ │ │ + rsbeq r3, ip, r4, asr #6 │ │ │ │ + rsbeq fp, fp, r6, asr pc │ │ │ │ @ instruction: 0xf0374628 │ │ │ │ stmdacs r0, {r0, r2, r4, r5, r6, r7, r9, ip, sp, lr, pc} │ │ │ │ svcge 0x0043f47f │ │ │ │ ldmdavc r1, {r0, r2, r3, r4, r6, r7, r8, fp, sp, lr, pc}^ │ │ │ │ @ instruction: 0x9c1aab58 │ │ │ │ @ instruction: 0xf50d4683 │ │ │ │ @ instruction: 0x1d3e79ae │ │ │ │ @@ -285943,26 +285943,26 @@ │ │ │ │ ldrbtmi r4, [r8], #-307 @ 0xfffffecd │ │ │ │ @ instruction: 0xf6ed300c │ │ │ │ ldmdami r0, {r0, r1, r2, r4, r7, r8, sl, fp, ip, sp, lr, pc} │ │ │ │ ldrbtmi r4, [r8], #-1569 @ 0xfffff9df │ │ │ │ cdp2 6, 5, cr15, cr2, cr13, {7} │ │ │ │ svclt 0x0000e4e9 │ │ │ │ ... │ │ │ │ - rsbeq r3, ip, r4, lsl #3 │ │ │ │ - mlseq fp, r8, sp, fp │ │ │ │ - rsbeq r3, ip, r8, ror #2 │ │ │ │ - rsbeq fp, fp, ip, ror sp │ │ │ │ - rsbeq r3, ip, r0, asr r1 │ │ │ │ - rsbeq fp, fp, r4, ror #26 │ │ │ │ - rsbeq r3, ip, r6, lsr r1 │ │ │ │ - rsbeq fp, fp, r8, asr #26 │ │ │ │ - mlseq ip, r6, r0, r3 │ │ │ │ - rsbeq fp, fp, sl, lsr #25 │ │ │ │ - rsbeq r3, ip, sl, ror r0 │ │ │ │ - rsbeq fp, fp, lr, lsl #25 │ │ │ │ + rsbeq r3, ip, ip, lsl #3 │ │ │ │ + rsbeq fp, fp, r0, lsr #27 │ │ │ │ + rsbeq r3, ip, r0, ror r1 │ │ │ │ + rsbeq fp, fp, r4, lsl #27 │ │ │ │ + rsbeq r3, ip, r8, asr r1 │ │ │ │ + rsbeq fp, fp, ip, ror #26 │ │ │ │ + rsbeq r3, ip, lr, lsr r1 │ │ │ │ + rsbeq fp, fp, r0, asr sp │ │ │ │ + mlseq ip, lr, r0, r3 │ │ │ │ + strhteq fp, [fp], #-194 @ 0xffffff3e │ │ │ │ + rsbeq r3, ip, r2, lsl #1 │ │ │ │ + mlseq fp, r6, ip, fp │ │ │ │ ldrmi r9, [sp], -ip, lsr #10 │ │ │ │ mrrcge 9, 2, r9, r0, cr8 @ │ │ │ │ subscc lr, r1, #3620864 @ 0x374000 │ │ │ │ @ instruction: 0xa01cf8d1 │ │ │ │ andcc lr, sl, #3358720 @ 0x334000 │ │ │ │ cmpls r6, #0, 6 │ │ │ │ bls 7d0e34 │ │ │ │ @@ -286324,18 +286324,18 @@ │ │ │ │ bls 9cefd4 │ │ │ │ svclt 0x00b8429a │ │ │ │ blls 12bbfc8 │ │ │ │ blcs 14efec │ │ │ │ bge 12e7864 │ │ │ │ bllt 628768 │ │ │ │ ... │ │ │ │ - rsbeq r2, ip, r4, asr ip │ │ │ │ - rsbeq fp, fp, r8, ror #16 │ │ │ │ - rsbeq r2, ip, ip, lsr ip │ │ │ │ - rsbeq fp, fp, r0, asr r8 │ │ │ │ + rsbeq r2, ip, ip, asr ip │ │ │ │ + rsbeq fp, fp, r0, ror r8 │ │ │ │ + rsbeq r2, ip, r4, asr #24 │ │ │ │ + rsbeq fp, fp, r8, asr r8 │ │ │ │ blcs 1514a0 │ │ │ │ blge 227988 │ │ │ │ @ instruction: 0xf44f6df2 │ │ │ │ vsubw.s8 q10, q8, d0 │ │ │ │ andsmi r0, r3, r0, lsl #7 │ │ │ │ svcmi 0x0080f5b3 │ │ │ │ bge be799c │ │ │ │ @@ -286580,15 +286580,15 @@ │ │ │ │ strls r2, [r1], #-772 @ 0xfffffcfc │ │ │ │ ldc2l 6, cr15, [r2], {235} @ 0xeb │ │ │ │ stmdacs r0, {r0, r1, r2, r6, ip, pc} │ │ │ │ blls 81ec80 │ │ │ │ movwls r4, #34370 @ 0x8642 │ │ │ │ blls 6f3b70 │ │ │ │ blls 64f790 │ │ │ │ - blls 84f790 │ │ │ │ + blls 84f790 │ │ │ │ blls 1a4f78c │ │ │ │ blls 170f78c │ │ │ │ strtmi r9, [r8], -r1 │ │ │ │ blge 174f788 │ │ │ │ blge 150f7a0 │ │ │ │ ldmib sp, {r1, r8, r9, ip, pc}^ │ │ │ │ ldrbls r1, [r8], #-853 @ 0xfffffcab │ │ │ │ @@ -286685,61 +286685,61 @@ │ │ │ │ ldrbtmi r4, [r8], #-1569 @ 0xfffff9df │ │ │ │ @ instruction: 0xf888f6ed │ │ │ │ @ instruction: 0xf8d2e447 │ │ │ │ addmi r0, r8, #240 @ 0xf0 │ │ │ │ ubfx sp, lr, #3, #10 │ │ │ │ andhi pc, r0, pc, lsr #7 │ │ │ │ ... │ │ │ │ - rsbeq r2, ip, r2, lsl #20 │ │ │ │ - rsbeq r2, ip, r2, lsl #20 │ │ │ │ - rsbeq fp, fp, r2, lsl r6 │ │ │ │ - ldrdeq r2, [ip], #-156 @ 0xffffff64 @ │ │ │ │ - rsbeq fp, fp, lr, ror #11 │ │ │ │ - strhteq r2, [ip], #-156 @ 0xffffff64 │ │ │ │ - rsbeq fp, fp, lr, asr #11 │ │ │ │ - mlseq ip, ip, r9, r2 │ │ │ │ - rsbeq fp, fp, lr, lsr #11 │ │ │ │ - rsbeq r2, ip, r0, lsl r9 │ │ │ │ - rsbeq fp, fp, r2, lsr #10 │ │ │ │ - rsbeq r2, ip, lr, ror #17 │ │ │ │ - rsbeq fp, fp, r0, lsl #10 │ │ │ │ - rsbeq r2, ip, lr, asr #17 │ │ │ │ - rsbeq fp, fp, r0, ror #9 │ │ │ │ - rsbeq r2, ip, r4, lsl #17 │ │ │ │ - rsbeq r2, ip, r6, lsl #17 │ │ │ │ - mlseq fp, r6, r4, fp │ │ │ │ - rsbeq r2, ip, sl, lsr r7 │ │ │ │ - rsbeq fp, fp, lr, asr #6 │ │ │ │ - rsbeq r2, ip, lr, lsl r7 │ │ │ │ - rsbeq fp, fp, r2, lsr r3 │ │ │ │ - rsbeq r2, ip, r6, lsl #14 │ │ │ │ - rsbeq fp, fp, r8, lsl r3 │ │ │ │ - rsbeq r2, ip, sl, ror #13 │ │ │ │ - strdeq fp, [fp], #-44 @ 0xffffffd4 @ │ │ │ │ - rsbeq r2, ip, lr, asr #13 │ │ │ │ - rsbeq fp, fp, r0, ror #5 │ │ │ │ - strhteq r2, [ip], #-96 @ 0xffffffa0 │ │ │ │ - rsbeq fp, fp, r2, asr #5 │ │ │ │ - rsbeq r2, ip, r0, ror r6 │ │ │ │ - rsbeq r2, ip, r2, lsr r6 │ │ │ │ - rsbeq fp, fp, r6, asr #4 │ │ │ │ - rsbeq r2, ip, r8, lsl r6 │ │ │ │ - rsbeq fp, fp, sl, lsr #4 │ │ │ │ - strdeq r2, [ip], #-92 @ 0xffffffa4 @ │ │ │ │ - rsbeq fp, fp, lr, lsl #4 │ │ │ │ - rsbeq r2, ip, r0, ror #11 │ │ │ │ - strdeq fp, [fp], #-18 @ 0xffffffee @ │ │ │ │ - rsbeq r2, ip, r0, asr #11 │ │ │ │ - ldrdeq fp, [fp], #-20 @ 0xffffffec @ │ │ │ │ - rsbeq r2, ip, sl, ror r5 │ │ │ │ - rsbeq fp, fp, lr, lsl #3 │ │ │ │ - rsbeq r2, ip, ip, asr r5 │ │ │ │ - rsbeq fp, fp, r0, ror r1 │ │ │ │ - rsbeq r2, ip, r6, ror #9 │ │ │ │ - strdeq fp, [fp], #-10 @ │ │ │ │ + rsbeq r2, ip, sl, lsl #20 │ │ │ │ + rsbeq r2, ip, sl, lsl #20 │ │ │ │ + rsbeq fp, fp, sl, lsl r6 │ │ │ │ + rsbeq r2, ip, r4, ror #19 │ │ │ │ + strdeq fp, [fp], #-86 @ 0xffffffaa @ │ │ │ │ + rsbeq r2, ip, r4, asr #19 │ │ │ │ + ldrdeq fp, [fp], #-86 @ 0xffffffaa @ │ │ │ │ + rsbeq r2, ip, r4, lsr #19 │ │ │ │ + strhteq fp, [fp], #-86 @ 0xffffffaa │ │ │ │ + rsbeq r2, ip, r8, lsl r9 │ │ │ │ + rsbeq fp, fp, sl, lsr #10 │ │ │ │ + strdeq r2, [ip], #-134 @ 0xffffff7a @ │ │ │ │ + rsbeq fp, fp, r8, lsl #10 │ │ │ │ + ldrdeq r2, [ip], #-134 @ 0xffffff7a @ │ │ │ │ + rsbeq fp, fp, r8, ror #9 │ │ │ │ + rsbeq r2, ip, ip, lsl #17 │ │ │ │ + rsbeq r2, ip, lr, lsl #17 │ │ │ │ + mlseq fp, lr, r4, fp │ │ │ │ + rsbeq r2, ip, r2, asr #14 │ │ │ │ + rsbeq fp, fp, r6, asr r3 │ │ │ │ + rsbeq r2, ip, r6, lsr #14 │ │ │ │ + rsbeq fp, fp, sl, lsr r3 │ │ │ │ + rsbeq r2, ip, lr, lsl #14 │ │ │ │ + rsbeq fp, fp, r0, lsr #6 │ │ │ │ + strdeq r2, [ip], #-98 @ 0xffffff9e @ │ │ │ │ + rsbeq fp, fp, r4, lsl #6 │ │ │ │ + ldrdeq r2, [ip], #-102 @ 0xffffff9a @ │ │ │ │ + rsbeq fp, fp, r8, ror #5 │ │ │ │ + strhteq r2, [ip], #-104 @ 0xffffff98 │ │ │ │ + rsbeq fp, fp, sl, asr #5 │ │ │ │ + rsbeq r2, ip, r8, ror r6 │ │ │ │ + rsbeq r2, ip, sl, lsr r6 │ │ │ │ + rsbeq fp, fp, lr, asr #4 │ │ │ │ + rsbeq r2, ip, r0, lsr #12 │ │ │ │ + rsbeq fp, fp, r2, lsr r2 │ │ │ │ + rsbeq r2, ip, r4, lsl #12 │ │ │ │ + rsbeq fp, fp, r6, lsl r2 │ │ │ │ + rsbeq r2, ip, r8, ror #11 │ │ │ │ + strdeq fp, [fp], #-26 @ 0xffffffe6 @ │ │ │ │ + rsbeq r2, ip, r8, asr #11 │ │ │ │ + ldrdeq fp, [fp], #-28 @ 0xffffffe4 @ │ │ │ │ + rsbeq r2, ip, r2, lsl #11 │ │ │ │ + mlseq fp, r6, r1, fp │ │ │ │ + rsbeq r2, ip, r4, ror #10 │ │ │ │ + rsbeq fp, fp, r8, ror r1 │ │ │ │ + rsbeq r2, ip, lr, ror #9 │ │ │ │ + rsbeq fp, fp, r2, lsl #2 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ blhi 266298 │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ bleq 1f6911c │ │ │ │ @ instruction: 0xf8df4692 │ │ │ │ ldrmi r2, [fp], r0, lsl #13 │ │ │ │ @@ -287156,56 +287156,56 @@ │ │ │ │ ldc2 6, cr15, [sl], {236} @ 0xec │ │ │ │ ldrbtmi r4, [r8], #-2094 @ 0xfffff7d2 │ │ │ │ ldc2l 6, cr15, [r6], {236} @ 0xec │ │ │ │ movweq pc, #28783 @ 0x706f @ │ │ │ │ svclt 0x0000e6d5 │ │ │ │ rsbseq r3, r7, r8, lsl ip │ │ │ │ @ instruction: 0x000011b8 │ │ │ │ - rsbeq r7, fp, r6, ror #15 │ │ │ │ - mlseq fp, r4, r7, lr │ │ │ │ - rsbeq r2, ip, r8, asr #3 │ │ │ │ - ldrdeq sl, [fp], #-218 @ 0xffffff26 @ │ │ │ │ - rsbeq r2, ip, r2, lsl #3 │ │ │ │ - rsbeq r2, ip, lr, lsl #2 │ │ │ │ - rsbeq sl, fp, r2, lsr #26 │ │ │ │ - rsbeq r2, ip, r2, asr #1 │ │ │ │ + rsbeq r7, fp, lr, ror #15 │ │ │ │ + mlseq fp, ip, r7, lr │ │ │ │ + ldrdeq r2, [ip], #-16 @ │ │ │ │ + rsbeq sl, fp, r2, ror #27 │ │ │ │ + rsbeq r2, ip, sl, lsl #3 │ │ │ │ + rsbeq r2, ip, r6, lsl r1 │ │ │ │ + rsbeq sl, fp, sl, lsr #26 │ │ │ │ + rsbeq r2, ip, sl, asr #1 │ │ │ │ rsbseq r3, r7, r4, lsl #18 │ │ │ │ - mlseq ip, r4, r0, r2 │ │ │ │ - rsbeq sl, fp, r8, lsr #25 │ │ │ │ - rsbeq r7, fp, ip, ror #10 │ │ │ │ - rsbeq r2, ip, r0 │ │ │ │ - rsbeq sl, fp, r4, lsl ip │ │ │ │ - ldrdeq r1, [ip], #-248 @ 0xffffff08 @ │ │ │ │ - rsbeq r6, fp, r8, asr #25 │ │ │ │ - strhteq r1, [ip], #-246 @ 0xffffff0a │ │ │ │ - rsbeq sl, fp, sl, asr #23 │ │ │ │ - rsbeq r1, ip, ip, lsl #31 │ │ │ │ - rsbeq sl, fp, r0, lsr #23 │ │ │ │ - rsbeq r1, ip, lr, ror #30 │ │ │ │ - rsbeq sl, fp, r2, lsl #23 │ │ │ │ - rsbeq r1, ip, r4, asr #30 │ │ │ │ - rsbeq sl, fp, r8, asr fp │ │ │ │ - rsbeq r1, ip, r8, lsr #30 │ │ │ │ - rsbeq sl, fp, ip, lsr fp │ │ │ │ - rsbeq r1, ip, sl, ror #29 │ │ │ │ - strdeq sl, [fp], #-174 @ 0xffffff52 @ │ │ │ │ - rsbeq r1, ip, ip, lsr #29 │ │ │ │ - rsbeq sl, fp, r0, asr #21 │ │ │ │ - rsbeq r1, ip, lr, lsl lr │ │ │ │ - rsbeq sl, fp, r2, lsr sl │ │ │ │ - rsbeq r1, ip, r0, lsl #28 │ │ │ │ - rsbeq sl, fp, r4, lsl sl │ │ │ │ - ldrdeq r1, [ip], #-220 @ 0xffffff24 @ │ │ │ │ - strdeq sl, [fp], #-144 @ 0xffffff70 @ │ │ │ │ - strhteq r1, [ip], #-222 @ 0xffffff22 │ │ │ │ - ldrdeq sl, [fp], #-146 @ 0xffffff6e @ │ │ │ │ - rsbeq r1, ip, r0, lsr #27 │ │ │ │ - strhteq sl, [fp], #-146 @ 0xffffff6e │ │ │ │ - rsbeq r1, ip, r0, lsl #27 │ │ │ │ - mlseq ip, lr, lr, r1 │ │ │ │ + mlseq ip, ip, r0, r2 │ │ │ │ + strhteq sl, [fp], #-192 @ 0xffffff40 │ │ │ │ + rsbeq r7, fp, r4, ror r5 │ │ │ │ + rsbeq r2, ip, r8 │ │ │ │ + rsbeq sl, fp, ip, lsl ip │ │ │ │ + rsbeq r1, ip, r0, ror #31 │ │ │ │ + ldrdeq r6, [fp], #-192 @ 0xffffff40 @ │ │ │ │ + strhteq r1, [ip], #-254 @ 0xffffff02 │ │ │ │ + ldrdeq sl, [fp], #-178 @ 0xffffff4e @ │ │ │ │ + mlseq ip, r4, pc, r1 @ │ │ │ │ + rsbeq sl, fp, r8, lsr #23 │ │ │ │ + rsbeq r1, ip, r6, ror pc │ │ │ │ + rsbeq sl, fp, sl, lsl #23 │ │ │ │ + rsbeq r1, ip, ip, asr #30 │ │ │ │ + rsbeq sl, fp, r0, ror #22 │ │ │ │ + rsbeq r1, ip, r0, lsr pc │ │ │ │ + rsbeq sl, fp, r4, asr #22 │ │ │ │ + strdeq r1, [ip], #-226 @ 0xffffff1e @ │ │ │ │ + rsbeq sl, fp, r6, lsl #22 │ │ │ │ + strhteq r1, [ip], #-228 @ 0xffffff1c │ │ │ │ + rsbeq sl, fp, r8, asr #21 │ │ │ │ + rsbeq r1, ip, r6, lsr #28 │ │ │ │ + rsbeq sl, fp, sl, lsr sl │ │ │ │ + rsbeq r1, ip, r8, lsl #28 │ │ │ │ + rsbeq sl, fp, ip, lsl sl │ │ │ │ + rsbeq r1, ip, r4, ror #27 │ │ │ │ + strdeq sl, [fp], #-152 @ 0xffffff68 @ │ │ │ │ + rsbeq r1, ip, r6, asr #27 │ │ │ │ + ldrdeq sl, [fp], #-154 @ 0xffffff66 @ │ │ │ │ + rsbeq r1, ip, r8, lsr #27 │ │ │ │ + strhteq sl, [fp], #-154 @ 0xffffff66 │ │ │ │ + rsbeq r1, ip, r8, lsl #27 │ │ │ │ + rsbeq r1, ip, r6, lsr #29 │ │ │ │ mvnsmi lr, #737280 @ 0xb4000 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00a8f8cc │ │ │ │ @ instruction: 0xf8dfb08f │ │ │ │ @ instruction: 0xf8df289c │ │ │ │ strcs r1, [r0, #-2204] @ 0xfffff764 │ │ │ │ @@ -287756,147 +287756,147 @@ │ │ │ │ @ instruction: 0xf6eb300c │ │ │ │ stmmi r9, {r0, r3, r5, r6, r8, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ ldrbtmi r4, [r8], #-1569 @ 0xfffff9df │ │ │ │ @ instruction: 0xf824f6ec │ │ │ │ bllt ff8a9dcc │ │ │ │ @ instruction: 0xffff7079 │ │ │ │ rsbseq r3, r7, sl, asr #9 │ │ │ │ - rsbeq lr, fp, r0, asr r1 │ │ │ │ + rsbeq lr, fp, r8, asr r1 │ │ │ │ @ instruction: 0x000011b8 │ │ │ │ - rsbeq r1, ip, ip, ror #28 │ │ │ │ - rsbeq r1, ip, r2, ror #24 │ │ │ │ - rsbeq sl, fp, r4, ror r8 │ │ │ │ + rsbeq r1, ip, r4, ror lr │ │ │ │ + rsbeq r1, ip, sl, ror #24 │ │ │ │ + rsbeq sl, fp, ip, ror r8 │ │ │ │ rsbseq r3, r7, lr, ror r4 │ │ │ │ @ instruction: 0xfffff81d │ │ │ │ - rsbeq r1, ip, r6, asr lr │ │ │ │ - ldrdeq r1, [ip], #-178 @ 0xffffff4e @ │ │ │ │ + rsbeq r1, ip, lr, asr lr │ │ │ │ + ldrdeq r1, [ip], #-186 @ 0xffffff46 @ │ │ │ │ @ instruction: 0xffff7133 │ │ │ │ @ instruction: 0xffff6e15 │ │ │ │ @ instruction: 0xffff4243 │ │ │ │ @ instruction: 0xffffc04b │ │ │ │ - rsbeq r1, ip, sl, ror #27 │ │ │ │ - rsbeq r1, ip, r6, ror #22 │ │ │ │ - rsbeq sl, fp, r8, ror r7 │ │ │ │ - rsbeq r1, ip, r8, asr #22 │ │ │ │ - rsbeq sl, fp, sl, asr r7 │ │ │ │ - rsbeq r1, ip, sl, lsr #22 │ │ │ │ - rsbeq sl, fp, ip, lsr r7 │ │ │ │ - rsbeq r1, ip, lr, lsl #22 │ │ │ │ - rsbeq sl, fp, r0, lsr #14 │ │ │ │ + strdeq r1, [ip], #-210 @ 0xffffff2e @ │ │ │ │ + rsbeq r1, ip, lr, ror #22 │ │ │ │ + rsbeq sl, fp, r0, lsl #15 │ │ │ │ + rsbeq r1, ip, r0, asr fp │ │ │ │ + rsbeq sl, fp, r2, ror #14 │ │ │ │ + rsbeq r1, ip, r2, lsr fp │ │ │ │ + rsbeq sl, fp, r4, asr #14 │ │ │ │ + rsbeq r1, ip, r6, lsl fp │ │ │ │ + rsbeq sl, fp, r8, lsr #14 │ │ │ │ @ instruction: 0xffffb6ad │ │ │ │ @ instruction: 0xffff8ad9 │ │ │ │ - rsbeq r1, ip, r8, asr #21 │ │ │ │ - ldrdeq sl, [fp], #-106 @ 0xffffff96 @ │ │ │ │ - rsbeq r1, ip, sl, lsr #21 │ │ │ │ - strhteq sl, [fp], #-108 @ 0xffffff94 │ │ │ │ + ldrdeq r1, [ip], #-160 @ 0xffffff60 @ │ │ │ │ + rsbeq sl, fp, r2, ror #13 │ │ │ │ + strhteq r1, [ip], #-162 @ 0xffffff5e │ │ │ │ + rsbeq sl, fp, r4, asr #13 │ │ │ │ @ instruction: 0xffff8b51 │ │ │ │ muleq r0, r7, r8 │ │ │ │ - rsbeq r1, ip, r2, ror sl │ │ │ │ - rsbeq sl, fp, r4, lsl #13 │ │ │ │ + rsbeq r1, ip, sl, ror sl │ │ │ │ + rsbeq sl, fp, ip, lsl #13 │ │ │ │ @ instruction: 0xffff8899 │ │ │ │ - rsbeq r1, ip, r0, asr #20 │ │ │ │ - rsbeq sl, fp, r2, asr r6 │ │ │ │ + rsbeq r1, ip, r8, asr #20 │ │ │ │ + rsbeq sl, fp, sl, asr r6 │ │ │ │ @ instruction: 0xffff82df │ │ │ │ - rsbeq r1, ip, lr, lsl #20 │ │ │ │ - rsbeq sl, fp, r0, lsr #12 │ │ │ │ + rsbeq r1, ip, r6, lsl sl │ │ │ │ + rsbeq sl, fp, r8, lsr #12 │ │ │ │ @ instruction: 0xffff5941 │ │ │ │ - ldrdeq r1, [ip], #-156 @ 0xffffff64 @ │ │ │ │ - rsbeq sl, fp, lr, ror #11 │ │ │ │ - strhteq r1, [ip], #-154 @ 0xffffff66 │ │ │ │ - rsbeq sl, fp, sl, asr #11 │ │ │ │ + rsbeq r1, ip, r4, ror #19 │ │ │ │ + strdeq sl, [fp], #-86 @ 0xffffffaa @ │ │ │ │ + rsbeq r1, ip, r2, asr #19 │ │ │ │ + ldrdeq sl, [fp], #-82 @ 0xffffffae @ │ │ │ │ @ instruction: 0xffffbf17 │ │ │ │ - rsbeq r1, ip, r6, lsl #19 │ │ │ │ - mlseq fp, r8, r5, sl │ │ │ │ + rsbeq r1, ip, lr, lsl #19 │ │ │ │ + rsbeq sl, fp, r0, lsr #11 │ │ │ │ @ instruction: 0xffff6b41 │ │ │ │ - rsbeq r1, ip, r4, asr r9 │ │ │ │ - rsbeq sl, fp, r6, ror #10 │ │ │ │ + rsbeq r1, ip, ip, asr r9 │ │ │ │ + rsbeq sl, fp, lr, ror #10 │ │ │ │ @ instruction: 0xffff846b │ │ │ │ - rsbeq r1, ip, lr, lsl r9 │ │ │ │ - rsbeq sl, fp, r0, lsr r5 │ │ │ │ + rsbeq r1, ip, r6, lsr #18 │ │ │ │ + rsbeq sl, fp, r8, lsr r5 │ │ │ │ @ instruction: 0xffff6aa1 │ │ │ │ - rsbeq r1, ip, ip, ror #17 │ │ │ │ - strdeq sl, [fp], #-78 @ 0xffffffb2 @ │ │ │ │ + strdeq r1, [ip], #-132 @ 0xffffff7c @ │ │ │ │ + rsbeq sl, fp, r6, lsl #10 │ │ │ │ @ instruction: 0xffff3113 │ │ │ │ - strhteq r1, [ip], #-138 @ 0xffffff76 │ │ │ │ - rsbeq sl, fp, ip, asr #9 │ │ │ │ + rsbeq r1, ip, r2, asr #17 │ │ │ │ + ldrdeq sl, [fp], #-68 @ 0xffffffbc @ │ │ │ │ @ instruction: 0xffff30f1 │ │ │ │ - rsbeq r1, ip, r8, lsl #17 │ │ │ │ - mlseq fp, sl, r4, sl │ │ │ │ + mlseq ip, r0, r8, r1 │ │ │ │ + rsbeq sl, fp, r2, lsr #9 │ │ │ │ @ instruction: 0xffff8af3 │ │ │ │ - rsbeq r1, ip, r6, asr r8 │ │ │ │ - rsbeq sl, fp, r8, ror #8 │ │ │ │ + rsbeq r1, ip, lr, asr r8 │ │ │ │ + rsbeq sl, fp, r0, ror r4 │ │ │ │ @ instruction: 0xffffafe1 │ │ │ │ - rsbeq r1, ip, r4, lsr #16 │ │ │ │ - rsbeq sl, fp, r6, lsr r4 │ │ │ │ + rsbeq r1, ip, ip, lsr #16 │ │ │ │ + rsbeq sl, fp, lr, lsr r4 │ │ │ │ @ instruction: 0xffffd051 │ │ │ │ - rsbeq r1, ip, sl, ror #15 │ │ │ │ - strdeq sl, [fp], #-60 @ 0xffffffc4 @ │ │ │ │ + strdeq r1, [ip], #-114 @ 0xffffff8e @ │ │ │ │ + rsbeq sl, fp, r4, lsl #8 │ │ │ │ @ instruction: 0xffff5791 │ │ │ │ - strhteq r1, [ip], #-120 @ 0xffffff88 │ │ │ │ - rsbeq sl, fp, sl, asr #7 │ │ │ │ + rsbeq r1, ip, r0, asr #15 │ │ │ │ + ldrdeq sl, [fp], #-50 @ 0xffffffce @ │ │ │ │ @ instruction: 0xffff5525 │ │ │ │ - rsbeq r1, ip, lr, ror r7 │ │ │ │ - mlseq fp, r0, r3, sl │ │ │ │ + rsbeq r1, ip, r6, lsl #15 │ │ │ │ + mlseq fp, r8, r3, sl │ │ │ │ @ instruction: 0xffff419d │ │ │ │ - rsbeq r1, ip, ip, asr #14 │ │ │ │ - rsbeq sl, fp, lr, asr r3 │ │ │ │ + rsbeq r1, ip, r4, asr r7 │ │ │ │ + rsbeq sl, fp, r6, ror #6 │ │ │ │ @ instruction: 0xffff7cdf │ │ │ │ @ instruction: 0xffffb589 │ │ │ │ - rsbeq r1, ip, r6, lsl #14 │ │ │ │ - rsbeq sl, fp, r8, lsl r3 │ │ │ │ + rsbeq r1, ip, lr, lsl #14 │ │ │ │ + rsbeq sl, fp, r0, lsr #6 │ │ │ │ @ instruction: 0xffff9f01 │ │ │ │ - ldrdeq r1, [ip], #-100 @ 0xffffff9c @ │ │ │ │ - rsbeq sl, fp, r6, ror #5 │ │ │ │ + ldrdeq r1, [ip], #-108 @ 0xffffff94 @ │ │ │ │ + rsbeq sl, fp, lr, ror #5 │ │ │ │ @ instruction: 0xffffbbdb │ │ │ │ - rsbeq r1, ip, r2, lsr #13 │ │ │ │ - strhteq sl, [fp], #-38 @ 0xffffffda │ │ │ │ + rsbeq r1, ip, sl, lsr #13 │ │ │ │ + strhteq sl, [fp], #-46 @ 0xffffffd2 │ │ │ │ @ instruction: 0xffff34fd │ │ │ │ - rsbeq r1, ip, r6, ror r6 │ │ │ │ - rsbeq sl, fp, sl, lsl #5 │ │ │ │ + rsbeq r1, ip, lr, ror r6 │ │ │ │ + mlseq fp, r2, r2, sl │ │ │ │ @ instruction: 0xffff3481 │ │ │ │ - rsbeq r1, ip, sl, asr #12 │ │ │ │ - rsbeq sl, fp, lr, asr r2 │ │ │ │ - rsbeq sl, fp, lr, ror lr │ │ │ │ - rsbeq sp, fp, r4, ror #21 │ │ │ │ + rsbeq r1, ip, r2, asr r6 │ │ │ │ + rsbeq sl, fp, r6, ror #4 │ │ │ │ + rsbeq sl, fp, r6, lsl #29 │ │ │ │ + rsbeq sp, fp, ip, ror #21 │ │ │ │ @ instruction: 0xffffa65f │ │ │ │ - rsbeq ip, fp, lr, lsr #16 │ │ │ │ - rsbeq sp, fp, r2, asr #21 │ │ │ │ + rsbeq ip, fp, r6, lsr r8 │ │ │ │ + rsbeq sp, fp, sl, asr #21 │ │ │ │ @ instruction: 0xffffa9cb │ │ │ │ - rsbeq r1, ip, r2, ror r8 │ │ │ │ - strhteq r1, [ip], #-140 @ 0xffffff74 │ │ │ │ - strhteq r1, [ip], #-82 @ 0xffffffae │ │ │ │ - rsbeq sl, fp, r6, asr #3 │ │ │ │ - mlseq ip, r8, r5, r1 │ │ │ │ - rsbeq sl, fp, ip, lsr #3 │ │ │ │ - rsbeq r1, ip, lr, ror r5 │ │ │ │ - mlseq fp, r2, r1, sl │ │ │ │ - mlseq fp, sl, pc, r5 @ │ │ │ │ - rsbeq r1, ip, r4, ror r8 │ │ │ │ - rsbeq r1, ip, r4, asr #10 │ │ │ │ - rsbeq sl, fp, r8, asr r1 │ │ │ │ - rsbeq r5, fp, r4, asr #31 │ │ │ │ - rsbeq r1, ip, lr, asr r8 │ │ │ │ - rsbeq r1, ip, sl, lsl #10 │ │ │ │ - rsbeq sl, fp, lr, lsl r1 │ │ │ │ - rsbeq fp, fp, lr, ror #30 │ │ │ │ - rsbeq r1, ip, r8, asr #16 │ │ │ │ - ldrdeq r1, [ip], #-64 @ 0xffffffc0 @ │ │ │ │ - rsbeq sl, fp, r4, ror #1 │ │ │ │ - rsbeq r1, ip, r4, lsr r8 │ │ │ │ - ldrdeq r1, [ip], #-130 @ 0xffffff7e @ │ │ │ │ - mlseq ip, r6, r4, r1 │ │ │ │ - rsbeq sl, fp, sl, lsr #1 │ │ │ │ - strhteq r1, [ip], #-142 @ 0xffffff72 │ │ │ │ - rsbeq r1, ip, r0, lsr r9 │ │ │ │ - rsbeq r1, ip, ip, asr r4 │ │ │ │ - rsbeq sl, fp, r0, ror r0 │ │ │ │ - rsbeq r1, ip, r0, lsr #18 │ │ │ │ - mlseq ip, sl, r9, r1 │ │ │ │ - rsbeq r1, ip, lr, lsl r4 │ │ │ │ - rsbeq sl, fp, r2, lsr r0 │ │ │ │ + rsbeq r1, ip, sl, ror r8 │ │ │ │ + rsbeq r1, ip, r4, asr #17 │ │ │ │ + strhteq r1, [ip], #-90 @ 0xffffffa6 │ │ │ │ + rsbeq sl, fp, lr, asr #3 │ │ │ │ + rsbeq r1, ip, r0, lsr #11 │ │ │ │ + strhteq sl, [fp], #-20 @ 0xffffffec │ │ │ │ + rsbeq r1, ip, r6, lsl #11 │ │ │ │ + mlseq fp, sl, r1, sl │ │ │ │ + rsbeq r5, fp, r2, lsr #31 │ │ │ │ + rsbeq r1, ip, ip, ror r8 │ │ │ │ + rsbeq r1, ip, ip, asr #10 │ │ │ │ + rsbeq sl, fp, r0, ror #2 │ │ │ │ + rsbeq r5, fp, ip, asr #31 │ │ │ │ + rsbeq r1, ip, r6, ror #16 │ │ │ │ + rsbeq r1, ip, r2, lsl r5 │ │ │ │ + rsbeq sl, fp, r6, lsr #2 │ │ │ │ + rsbeq fp, fp, r6, ror pc │ │ │ │ + rsbeq r1, ip, r0, asr r8 │ │ │ │ + ldrdeq r1, [ip], #-72 @ 0xffffffb8 @ │ │ │ │ + rsbeq sl, fp, ip, ror #1 │ │ │ │ + rsbeq r1, ip, ip, lsr r8 │ │ │ │ + ldrdeq r1, [ip], #-138 @ 0xffffff76 @ │ │ │ │ + mlseq ip, lr, r4, r1 │ │ │ │ + strhteq sl, [fp], #-2 │ │ │ │ + rsbeq r1, ip, r6, asr #17 │ │ │ │ + rsbeq r1, ip, r8, lsr r9 │ │ │ │ + rsbeq r1, ip, r4, ror #8 │ │ │ │ + rsbeq sl, fp, r8, ror r0 │ │ │ │ + rsbeq r1, ip, r8, lsr #18 │ │ │ │ + rsbeq r1, ip, r2, lsr #19 │ │ │ │ + rsbeq r1, ip, r6, lsr #8 │ │ │ │ + rsbeq sl, fp, sl, lsr r0 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ bl fec831f4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ssub8mi r0, r4, r0 │ │ │ │ @ instruction: 0xf7ffb082 │ │ │ │ stmdacs r1, {r0, r1, r2, r3, r7, r9, fp, ip, sp, lr, pc} │ │ │ │ svclt 0x00084603 │ │ │ │ @@ -287907,16 +287907,16 @@ │ │ │ │ ldrbtmi r4, [r8], #-2054 @ 0xfffff7fa │ │ │ │ @ instruction: 0xf6eb300c │ │ │ │ stmdami r5, {r0, r3, r4, r5, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ ldrbtmi r9, [r8], #-2305 @ 0xfffff6ff │ │ │ │ cdp2 6, 15, cr15, cr4, cr11, {7} │ │ │ │ ldrmi r9, [r8], -r1, lsl #22 │ │ │ │ ldclt 0, cr11, [r0, #-8] │ │ │ │ - strhteq r1, [ip], #-30 @ 0xffffffe2 │ │ │ │ - ldrdeq r9, [fp], #-210 @ 0xffffff2e @ │ │ │ │ + rsbeq r1, ip, r6, asr #3 │ │ │ │ + ldrdeq r9, [fp], #-218 @ 0xffffff26 @ │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ bl fec83244 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, ip, r8, asr #31 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ strls r9, [r0], #-3086 @ 0xfffff3f2 │ │ │ │ strls r9, [r2], #-3087 @ 0xfffff3f1 │ │ │ │ @@ -287955,16 +287955,16 @@ │ │ │ │ andcc r4, ip, r8, ror r4 │ │ │ │ ldc2l 6, cr15, [sl, #940] @ 0x3ac │ │ │ │ stmdbls sp, {r0, r2, fp, lr} │ │ │ │ @ instruction: 0xf6eb4478 │ │ │ │ blls 4abb40 │ │ │ │ andlt r4, lr, r8, lsl r6 │ │ │ │ svclt 0x0000bd10 │ │ │ │ - rsbeq r1, ip, r0, lsl #2 │ │ │ │ - rsbeq r9, fp, r4, lsl sp │ │ │ │ + rsbeq r1, ip, r8, lsl #2 │ │ │ │ + rsbeq r9, fp, ip, lsl sp │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ bl fec83304 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, ip, r8, asr #31 │ │ │ │ stceq 0, cr15, [r1], {79} @ 0x4f │ │ │ │ strls r9, [r0], #-3086 @ 0xfffff3f2 │ │ │ │ strls r9, [r2], #-3087 @ 0xfffff3f1 │ │ │ │ @@ -288002,16 +288002,16 @@ │ │ │ │ andcc r4, ip, r8, ror r4 │ │ │ │ ldc2l 6, cr15, [ip, #-940]! @ 0xfffffc54 │ │ │ │ stmdbls sp, {r0, r2, fp, lr} │ │ │ │ @ instruction: 0xf6eb4478 │ │ │ │ blls 4aba84 │ │ │ │ andlt r4, lr, r8, lsl r6 │ │ │ │ svclt 0x0000bd10 │ │ │ │ - rsbeq r1, ip, r4, asr #32 │ │ │ │ - rsbeq r9, fp, r8, asr ip │ │ │ │ + rsbeq r1, ip, ip, asr #32 │ │ │ │ + rsbeq r9, fp, r0, ror #24 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ bl fec833c0 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, ip, r8, asr #31 │ │ │ │ stceq 0, cr15, [r2], {79} @ 0x4f │ │ │ │ strls r9, [r0], #-3086 @ 0xfffff3f2 │ │ │ │ strls r9, [r2], #-3087 @ 0xfffff3f1 │ │ │ │ @@ -288051,16 +288051,16 @@ │ │ │ │ andcc r4, ip, r8, ror r4 │ │ │ │ ldc2 6, cr15, [sl, #-940] @ 0xfffffc54 │ │ │ │ stmdbls sp, {r0, r2, fp, lr} │ │ │ │ @ instruction: 0xf6eb4478 │ │ │ │ blls 4ab9c0 │ │ │ │ andlt r4, lr, r8, lsl r6 │ │ │ │ svclt 0x0000bd10 │ │ │ │ - rsbeq r0, ip, r0, lsl #31 │ │ │ │ - mlseq fp, r4, fp, r9 │ │ │ │ + rsbeq r0, ip, r8, lsl #31 │ │ │ │ + mlseq fp, ip, fp, r9 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl fec83484 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r3, r8, ror #31 │ │ │ │ stmiavs r8, {r0, r2, r9, sl, lr}^ │ │ │ │ andls r4, r1, #12, 12 @ 0xc00000 │ │ │ │ @ instruction: 0xf830f2c8 │ │ │ │ @@ -288083,19 +288083,19 @@ │ │ │ │ cmnppl r2, r2, asr #4 @ p-variant is OBSOLETE │ │ │ │ streq pc, [r8], #-111 @ 0xffffff91 │ │ │ │ andcc r4, ip, r8, ror r4 │ │ │ │ ldc2l 6, cr15, [r6], {235} @ 0xeb │ │ │ │ ldrbtmi r4, [r8], #-2054 @ 0xfffff7fa │ │ │ │ ldc2 6, cr15, [r2, #940] @ 0x3ac │ │ │ │ svclt 0x0000e7df │ │ │ │ - rsbeq sp, fp, r2, lsl #8 │ │ │ │ - rsbeq r0, ip, sl, lsl pc │ │ │ │ - rsbeq r9, fp, lr, lsr #22 │ │ │ │ - strdeq r0, [ip], #-232 @ 0xffffff18 @ │ │ │ │ - rsbeq r0, ip, lr, asr #31 │ │ │ │ + rsbeq sp, fp, sl, lsl #8 │ │ │ │ + rsbeq r0, ip, r2, lsr #30 │ │ │ │ + rsbeq r9, fp, r6, lsr fp │ │ │ │ + rsbeq r0, ip, r0, lsl #30 │ │ │ │ + ldrdeq r0, [ip], #-246 @ 0xffffff0a @ │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ bl fec83510 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ stmiavs r8, {r3, r4, r5, r6, r7, r8, r9, sl, fp}^ │ │ │ │ vsubhn.i16 d20, , q6 │ │ │ │ stmdbmi fp, {r0, r2, r3, r5, r6, r7, r8, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf6e54479 │ │ │ │ @@ -288105,17 +288105,17 @@ │ │ │ │ orrpl pc, r7, r2, asr #4 │ │ │ │ andcc r4, ip, r8, ror r4 │ │ │ │ stc2 6, cr15, [ip], #940 @ 0x3ac │ │ │ │ ldrbtmi r4, [r8], #-2053 @ 0xfffff7fb │ │ │ │ stc2l 6, cr15, [r8, #-940]! @ 0xfffffc54 │ │ │ │ rscscc pc, pc, pc, asr #32 │ │ │ │ svclt 0x0000bd10 │ │ │ │ - rsbeq sp, fp, ip, ror r3 │ │ │ │ - rsbeq r0, ip, r4, lsr #29 │ │ │ │ - rsbeq r0, ip, sl, ror pc │ │ │ │ + rsbeq sp, fp, r4, lsl #7 │ │ │ │ + rsbeq r0, ip, ip, lsr #29 │ │ │ │ + rsbeq r0, ip, r2, lsl #31 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ bl fec83560 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ stmiavs r8, {r3, r4, r5, r6, r7, r8, r9, sl, fp}^ │ │ │ │ vsubhn.i16 d20, , q6 │ │ │ │ stmdbmi sl, {r0, r2, r6, r7, r8, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf6e54479 │ │ │ │ @@ -288124,17 +288124,17 @@ │ │ │ │ stmdami r7, {r4, r8, sl, fp, ip, sp, pc} │ │ │ │ orrspl pc, lr, r2, asr #4 │ │ │ │ andcc r4, ip, r8, ror r4 │ │ │ │ stc2 6, cr15, [r4], {235} @ 0xeb │ │ │ │ ldrbtmi r4, [r8], #-2052 @ 0xfffff7fc │ │ │ │ stc2l 6, cr15, [r0, #-940] @ 0xfffffc54 │ │ │ │ ldclt 0, cr2, [r0, #-0] │ │ │ │ - rsbeq sp, fp, ip, lsr #6 │ │ │ │ - rsbeq r0, ip, r4, asr lr │ │ │ │ - rsbeq r0, ip, sl, lsr #30 │ │ │ │ + rsbeq sp, fp, r4, lsr r3 │ │ │ │ + rsbeq r0, ip, ip, asr lr │ │ │ │ + rsbeq r0, ip, r2, lsr pc │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ bl fec835ac │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ stmiavs r8, {r3, r4, r5, r6, r7, r8, r9, sl, fp}^ │ │ │ │ vsubhn.i16 d20, , q6 │ │ │ │ stmdbmi lr, {r0, r1, r2, r3, r4, r7, r8, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf6e54479 │ │ │ │ @@ -288147,17 +288147,17 @@ │ │ │ │ @ instruction: 0xf6eb300c │ │ │ │ stmdami r7, {r0, r1, r3, r4, r6, sl, fp, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf6eb4478 │ │ │ │ stmdbvs r3!, {r0, r1, r2, r4, r8, sl, fp, ip, sp, lr, pc} │ │ │ │ mlaeq r4, r3, r8, pc @ │ │ │ │ andeq pc, r3, r0 │ │ │ │ svclt 0x0000bd10 │ │ │ │ - rsbeq sp, fp, r0, ror #5 │ │ │ │ - rsbeq r0, ip, r2, lsl #28 │ │ │ │ - ldrdeq r0, [ip], #-232 @ 0xffffff18 @ │ │ │ │ + rsbeq sp, fp, r8, ror #5 │ │ │ │ + rsbeq r0, ip, sl, lsl #28 │ │ │ │ + rsbeq r0, ip, r0, ror #29 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ bl fec83608 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ stmiavs r8, {r3, r4, r5, r6, r7, r8, r9, sl, fp}^ │ │ │ │ vsubhn.i16 d20, , q6 │ │ │ │ ldmdbmi r5, {r0, r4, r5, r6, r8, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf6e54479 │ │ │ │ @@ -288176,17 +288176,17 @@ │ │ │ │ stc2l 6, cr15, [r2], #940 @ 0x3ac │ │ │ │ bleq 267ad0 │ │ │ │ svclt 0x0000bd10 │ │ │ │ andhi pc, r0, pc, lsr #7 │ │ │ │ ... │ │ │ │ addge r9, r7, #46, 30 @ 0xb8 │ │ │ │ ldrbtpl r4, [sp], #-686 @ 0xfffffd52 │ │ │ │ - rsbeq sp, fp, r4, lsl #5 │ │ │ │ - mlseq ip, r8, sp, r0 │ │ │ │ - rsbeq r0, ip, lr, ror #28 │ │ │ │ + rsbeq sp, fp, ip, lsl #5 │ │ │ │ + rsbeq r0, ip, r0, lsr #27 │ │ │ │ + rsbeq r0, ip, r6, ror lr │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ bl fec83680 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ stmiavs r8, {r3, r4, r5, r6, r7, r8, r9, sl, fp}^ │ │ │ │ vsubhn.i16 d20, , q6 │ │ │ │ ldmdbmi r5, {r0, r2, r4, r5, r8, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf6e54479 │ │ │ │ @@ -288205,17 +288205,17 @@ │ │ │ │ stc2 6, cr15, [r6], #940 @ 0x3ac │ │ │ │ bleq 267b48 │ │ │ │ svclt 0x0000bd10 │ │ │ │ andhi pc, r0, pc, lsr #7 │ │ │ │ ... │ │ │ │ addge r9, r7, #46, 30 @ 0xb8 │ │ │ │ ldrbtpl r4, [sp], #-686 @ 0xfffffd52 │ │ │ │ - rsbeq sp, fp, ip, lsl #4 │ │ │ │ - rsbeq r0, ip, r0, lsr #26 │ │ │ │ - strdeq r0, [ip], #-214 @ 0xffffff2a @ │ │ │ │ + rsbeq sp, fp, r4, lsl r2 │ │ │ │ + rsbeq r0, ip, r8, lsr #26 │ │ │ │ + strdeq r0, [ip], #-222 @ 0xffffff22 @ │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ bl fec836f8 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ stmiavs r8, {r3, r4, r5, r6, r7, r8, r9, sl, fp}^ │ │ │ │ vsubhn.i16 d20, , q6 │ │ │ │ stmdbmi sl, {r0, r3, r4, r5, r6, r7, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf6e54479 │ │ │ │ @@ -288224,17 +288224,17 @@ │ │ │ │ stmdami r7, {r4, r8, sl, fp, ip, sp, pc} │ │ │ │ tstpvs r1, r2, asr #4 @ p-variant is OBSOLETE │ │ │ │ andcc r4, ip, r8, ror r4 │ │ │ │ blx fef6a0d2 │ │ │ │ ldrbtmi r4, [r8], #-2052 @ 0xfffff7fc │ │ │ │ ldc2l 6, cr15, [r4], #-940 @ 0xfffffc54 │ │ │ │ ldclt 0, cr2, [r0, #-0] │ │ │ │ - mlseq fp, r4, r1, sp │ │ │ │ - strhteq r0, [ip], #-204 @ 0xffffff34 │ │ │ │ - mlseq ip, r2, sp, r0 │ │ │ │ + mlseq fp, ip, r1, sp │ │ │ │ + rsbeq r0, ip, r4, asr #25 │ │ │ │ + mlseq ip, sl, sp, r0 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl fec83744 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldrdlt r0, [r7], r8 │ │ │ │ stmiavs r8, {r0, r2, r9, sl, lr}^ │ │ │ │ vaddw.s8 , , d5 │ │ │ │ stmdbmi r1, {r0, r4, r6, r7, r9, sl, fp, ip, sp, lr, pc}^ │ │ │ │ @@ -288299,23 +288299,23 @@ │ │ │ │ blls 2ab5e8 >::_M_default_append(unsigned int)@@Base+0x28a24> │ │ │ │ stmdavs fp!, {r1, r2, r3, r6, r7, r8, r9, sl, sp, lr, pc}^ │ │ │ │ blne 168128 │ │ │ │ @ instruction: 0x63aef503 │ │ │ │ bleq 167ca0 │ │ │ │ bleq 116811c │ │ │ │ svclt 0x0000e793 │ │ │ │ - rsbeq sp, fp, r4, asr #2 │ │ │ │ - rsbeq r0, ip, r6, lsr #24 │ │ │ │ - rsbeq r9, fp, sl, lsr r8 │ │ │ │ - rsbeq r0, ip, r6, lsl #24 │ │ │ │ - ldrdeq r0, [ip], #-204 @ 0xffffff34 @ │ │ │ │ - rsbeq r0, ip, r8, ror #23 │ │ │ │ - strdeq r0, [ip], #-14 @ │ │ │ │ - rsbeq r0, ip, r8, lsr #23 │ │ │ │ - strhteq r9, [fp], #-124 @ 0xffffff84 │ │ │ │ + rsbeq sp, fp, ip, asr #2 │ │ │ │ + rsbeq r0, ip, lr, lsr #24 │ │ │ │ + rsbeq r9, fp, r2, asr #16 │ │ │ │ + rsbeq r0, ip, lr, lsl #24 │ │ │ │ + rsbeq r0, ip, r4, ror #25 │ │ │ │ + strdeq r0, [ip], #-176 @ 0xffffff50 @ │ │ │ │ + rsbeq r0, ip, r6, lsl #2 │ │ │ │ + strhteq r0, [ip], #-176 @ 0xffffff50 │ │ │ │ + rsbeq r9, fp, r4, asr #15 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ bl fec83888 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ stmiavs r8, {r3, r4, r5, r6, r7, r8, r9, sl, fp}^ │ │ │ │ vsubhn.i16 d20, , q6 │ │ │ │ stmdbmi fp, {r0, r4, r5, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf6e54479 │ │ │ │ @@ -288325,17 +288325,17 @@ │ │ │ │ cmppvs fp, r2, asr #4 @ p-variant is OBSOLETE │ │ │ │ andcc r4, ip, r8, ror r4 │ │ │ │ blx ffd6a260 │ │ │ │ ldrbtmi r4, [r8], #-2053 @ 0xfffff7fb │ │ │ │ blx fec6a26a │ │ │ │ rscscc pc, pc, pc, asr #32 │ │ │ │ svclt 0x0000bd10 │ │ │ │ - rsbeq sp, fp, r4 │ │ │ │ - rsbeq r0, ip, ip, lsr #22 │ │ │ │ - rsbeq r0, ip, r2, lsl #24 │ │ │ │ + rsbeq sp, fp, ip │ │ │ │ + rsbeq r0, ip, r4, lsr fp │ │ │ │ + rsbeq r0, ip, sl, lsl #24 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ bl fec838d8 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ stmiavs r8, {r3, r4, r5, r6, r7, r8, r9, sl, fp}^ │ │ │ │ vsubhn.i16 d20, , q6 │ │ │ │ stmdbmi fp, {r0, r3, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf6e54479 │ │ │ │ @@ -288345,17 +288345,17 @@ │ │ │ │ msrvs (UNDEF: 99), r2 │ │ │ │ andcc r4, ip, r8, ror r4 │ │ │ │ blx ff36a2b0 │ │ │ │ ldrbtmi r4, [r8], #-2053 @ 0xfffff7fb │ │ │ │ blx fe26a2ba │ │ │ │ rscscc pc, pc, pc, asr #32 │ │ │ │ svclt 0x0000bd10 │ │ │ │ - strhteq ip, [fp], #-244 @ 0xffffff0c │ │ │ │ - ldrdeq r0, [ip], #-172 @ 0xffffff54 @ │ │ │ │ - strhteq r0, [ip], #-178 @ 0xffffff4e │ │ │ │ + strhteq ip, [fp], #-252 @ 0xffffff04 │ │ │ │ + rsbeq r0, ip, r4, ror #21 │ │ │ │ + strhteq r0, [ip], #-186 @ 0xffffff46 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00c8f8cc │ │ │ │ strmi fp, [ip], -r5, lsl #1 │ │ │ │ @ instruction: 0x46814937 │ │ │ │ @ instruction: 0x469b4615 │ │ │ │ @@ -288409,19 +288409,19 @@ │ │ │ │ stmdami r9, {r0, r1, r7, r9, sl, lr} │ │ │ │ orrsvs pc, r9, r2, asr #4 │ │ │ │ andcc r4, ip, r8, ror r4 │ │ │ │ blx 12ea3b4 │ │ │ │ ldrbmi r4, [r9], -r6, lsl #16 │ │ │ │ @ instruction: 0xf6eb4478 │ │ │ │ strb pc, [r6, r1, lsl #22]! @ │ │ │ │ - rsbeq ip, fp, r0, ror #30 │ │ │ │ - rsbeq r0, ip, r4, lsl sl │ │ │ │ - rsbeq r9, fp, r8, lsr #12 │ │ │ │ - ldrdeq r0, [ip], #-152 @ 0xffffff68 @ │ │ │ │ - rsbeq r9, fp, ip, ror #11 │ │ │ │ + rsbeq ip, fp, r8, ror #30 │ │ │ │ + rsbeq r0, ip, ip, lsl sl │ │ │ │ + rsbeq r9, fp, r0, lsr r6 │ │ │ │ + rsbeq r0, ip, r0, ror #19 │ │ │ │ + strdeq r9, [fp], #-84 @ 0xffffffac @ │ │ │ │ andeq r0, r0, r0 │ │ │ │ andcs r6, r1, r2, lsl r9 │ │ │ │ ldmdavs r2, {r8, fp, ip, pc} │ │ │ │ andvs r6, r8, sl, lsl r0 │ │ │ │ svclt 0x00004770 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl fec83a44 │ │ │ │ @@ -288548,26 +288548,26 @@ │ │ │ │ @ instruction: 0xf9f6f6eb │ │ │ │ strb r9, [r6, -ip, lsl #22]! │ │ │ │ cdp 6, 8, cr15, cr0, cr4, {7} │ │ │ │ andhi pc, r0, pc, lsr #7 │ │ │ │ ... │ │ │ │ ldrhteq r2, [r7], #-16 │ │ │ │ @ instruction: 0x000011b8 │ │ │ │ - rsbeq r0, ip, r2, lsl #29 │ │ │ │ - rsbeq r9, fp, lr, lsl #10 │ │ │ │ + rsbeq r0, ip, sl, lsl #29 │ │ │ │ + rsbeq r9, fp, r6, lsl r5 │ │ │ │ rsbseq r2, r7, r2, lsl r1 │ │ │ │ - ldrhteq r0, [r0], #-238 @ 0xffffff12 │ │ │ │ - strhteq r0, [ip], #-210 @ 0xffffff2e │ │ │ │ - rsbeq r9, fp, lr, lsr r4 │ │ │ │ - mlseq ip, r4, sp, r0 │ │ │ │ - rsbeq r9, fp, r0, lsr #8 │ │ │ │ - rsbeq r0, ip, r6, ror sp │ │ │ │ - rsbeq r9, fp, r2, lsl #8 │ │ │ │ - rsbeq r0, ip, sl, asr #26 │ │ │ │ - ldrdeq r9, [fp], #-54 @ 0xffffffca @ │ │ │ │ + rsbseq r0, r0, r6, asr #29 │ │ │ │ + strhteq r0, [ip], #-218 @ 0xffffff26 │ │ │ │ + rsbeq r9, fp, r6, asr #8 │ │ │ │ + mlseq ip, ip, sp, r0 │ │ │ │ + rsbeq r9, fp, r8, lsr #8 │ │ │ │ + rsbeq r0, ip, lr, ror sp │ │ │ │ + rsbeq r9, fp, sl, lsl #8 │ │ │ │ + rsbeq r0, ip, r2, asr sp │ │ │ │ + ldrdeq r9, [fp], #-62 @ 0xffffffc2 @ │ │ │ │ mvnsmi lr, sp, lsr #18 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d8f8cc │ │ │ │ addlt r6, r4, ip, asr #16 │ │ │ │ blle 1fd4dc │ │ │ │ andlt r2, r4, r1 │ │ │ │ @@ -288607,19 +288607,19 @@ │ │ │ │ msrcc R11_usr, r0 │ │ │ │ andcc r4, ip, r8, ror r4 │ │ │ │ @ instruction: 0xf8baf6eb │ │ │ │ @ instruction: 0xf04f4807 │ │ │ │ ldrbtmi r3, [r8], #-511 @ 0xfffffe01 │ │ │ │ @ instruction: 0xf974f6eb │ │ │ │ svclt 0x0000e7ee │ │ │ │ - rsbeq r0, ip, r8, asr #25 │ │ │ │ - rsbeq r0, ip, r8, ror #24 │ │ │ │ - strdeq r9, [fp], #-34 @ 0xffffffde @ │ │ │ │ - rsbeq r0, ip, r8, asr #24 │ │ │ │ - ldrdeq r9, [fp], #-34 @ 0xffffffde @ │ │ │ │ + ldrdeq r0, [ip], #-192 @ 0xffffff40 @ │ │ │ │ + rsbeq r0, ip, r0, ror ip │ │ │ │ + strdeq r9, [fp], #-42 @ 0xffffffd6 @ │ │ │ │ + rsbeq r0, ip, r0, asr ip │ │ │ │ + ldrdeq r9, [fp], #-42 @ 0xffffffd6 @ │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00c0f8cc │ │ │ │ addlt r4, r7, r7, lsr ip │ │ │ │ @ instruction: 0xf1b24b37 │ │ │ │ ldrbtmi r0, [ip], #-2048 @ 0xfffff800 │ │ │ │ @@ -288674,19 +288674,19 @@ │ │ │ │ @ instruction: 0xf838f6eb │ │ │ │ strtmi r4, [r9], -r9, lsl #16 │ │ │ │ @ instruction: 0xf6eb4478 │ │ │ │ @ instruction: 0xe7e4f8f3 │ │ │ │ ldcl 6, cr15, [lr, #-912]! @ 0xfffffc70 │ │ │ │ ldrhteq r1, [r7], #-226 @ 0xffffff1e │ │ │ │ @ instruction: 0x000011b8 │ │ │ │ - rsbeq r0, ip, ip, ror fp │ │ │ │ - rsbeq r9, fp, r8, lsl #4 │ │ │ │ + rsbeq r0, ip, r4, lsl #23 │ │ │ │ + rsbeq r9, fp, r0, lsl r2 │ │ │ │ rsbseq r1, r7, r2, lsl lr │ │ │ │ - rsbeq r0, ip, r4, asr #22 │ │ │ │ - ldrdeq r9, [fp], #-16 @ │ │ │ │ + rsbeq r0, ip, ip, asr #22 │ │ │ │ + ldrdeq r9, [fp], #-24 @ 0xffffffe8 @ │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ bleq fe76af90 │ │ │ │ stclmi 2, cr15, [r4, #-692] @ 0xfffffd4c │ │ │ │ bmi fee7e6ac │ │ │ │ blmi fee7e6cc │ │ │ │ @@ -288868,32 +288868,32 @@ │ │ │ │ @ instruction: 0xf04f4817 │ │ │ │ ldrbtmi r3, [r8], #-511 @ 0xfffffe01 │ │ │ │ @ instruction: 0xff70f6ea │ │ │ │ @ instruction: 0xf6e4e7c7 │ │ │ │ svclt 0x0000ebfc │ │ │ │ rsbseq r1, r7, r2, lsr #27 │ │ │ │ @ instruction: 0x000011b8 │ │ │ │ - ldrdeq r0, [ip], #-170 @ 0xffffff56 @ │ │ │ │ - rsbeq r0, ip, r4, ror #19 │ │ │ │ - rsbeq r9, fp, r0, ror r0 │ │ │ │ + rsbeq r0, ip, r2, ror #21 │ │ │ │ + rsbeq r0, ip, ip, ror #19 │ │ │ │ + rsbeq r9, fp, r8, ror r0 │ │ │ │ rsbseq r1, r7, lr, ror ip │ │ │ │ - rsbeq r5, fp, r0, lsr #19 │ │ │ │ - strdeq r0, [ip], #-130 @ 0xffffff7e @ │ │ │ │ - rsbeq r8, fp, lr, ror pc │ │ │ │ - ldrdeq r0, [ip], #-138 @ 0xffffff76 @ │ │ │ │ - rsbeq r0, ip, lr, lsr #17 │ │ │ │ - rsbeq r8, fp, r8, lsr pc │ │ │ │ - rsbeq r0, ip, lr, lsl #17 │ │ │ │ - rsbeq r8, fp, sl, lsl pc │ │ │ │ - rsbeq r0, ip, r4, ror r8 │ │ │ │ - strdeq r8, [fp], #-238 @ 0xffffff12 @ │ │ │ │ - rsbeq r0, ip, sl, asr r8 │ │ │ │ - rsbeq r8, fp, r4, ror #29 │ │ │ │ - rsbeq r0, ip, r0, asr #16 │ │ │ │ - rsbeq r8, fp, sl, asr #29 │ │ │ │ + rsbeq r5, fp, r8, lsr #19 │ │ │ │ + strdeq r0, [ip], #-138 @ 0xffffff76 @ │ │ │ │ + rsbeq r8, fp, r6, lsl #31 │ │ │ │ + rsbeq r0, ip, r2, ror #17 │ │ │ │ + strhteq r0, [ip], #-134 @ 0xffffff7a │ │ │ │ + rsbeq r8, fp, r0, asr #30 │ │ │ │ + mlseq ip, r6, r8, r0 │ │ │ │ + rsbeq r8, fp, r2, lsr #30 │ │ │ │ + rsbeq r0, ip, ip, ror r8 │ │ │ │ + rsbeq r8, fp, r6, lsl #30 │ │ │ │ + rsbeq r0, ip, r2, ror #16 │ │ │ │ + rsbeq r8, fp, ip, ror #29 │ │ │ │ + rsbeq r0, ip, r8, asr #16 │ │ │ │ + ldrdeq r8, [fp], #-226 @ 0xffffff1e @ │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00a0f8cc │ │ │ │ ldrmi fp, [r6], -pc, lsl #1 │ │ │ │ ldrtcs pc, [r0], #-2271 @ 0xfffff721 @ │ │ │ │ @ instruction: 0xf8df4699 │ │ │ │ @@ -289162,35 +289162,35 @@ │ │ │ │ ldmdami sl, {r0, r3, r5, r6, sl, fp, ip, sp, lr, pc} │ │ │ │ mvnscc pc, pc, asr #32 │ │ │ │ @ instruction: 0xf6ea4478 │ │ │ │ ldrb pc, [r5, r3, lsr #26] @ │ │ │ │ stmib lr!, {r2, r5, r6, r7, r9, sl, ip, sp, lr, pc} │ │ │ │ rsbseq r1, r7, r4, ror #20 │ │ │ │ @ instruction: 0x000011b8 │ │ │ │ - strhteq r0, [ip], #-126 @ 0xffffff82 │ │ │ │ - rsbeq r0, ip, lr, lsl r6 │ │ │ │ - rsbeq r0, ip, sl, lsr #11 │ │ │ │ - rsbeq r8, fp, r6, lsr ip │ │ │ │ + rsbeq r0, ip, r6, asr #15 │ │ │ │ + rsbeq r0, ip, r6, lsr #12 │ │ │ │ + strhteq r0, [ip], #-82 @ 0xffffffae │ │ │ │ + rsbeq r8, fp, lr, lsr ip │ │ │ │ rsbseq r1, r7, r4, asr #16 │ │ │ │ - ldrdeq r0, [ip], #-74 @ 0xffffffb6 @ │ │ │ │ - mlseq ip, r2, r4, r0 │ │ │ │ - rsbeq r0, ip, sl, asr #8 │ │ │ │ - ldrdeq r8, [fp], #-166 @ 0xffffff5a @ │ │ │ │ - rsbeq r0, ip, lr, lsr #8 │ │ │ │ - strhteq r8, [fp], #-170 @ 0xffffff56 │ │ │ │ - rsbeq r0, ip, r2, lsl r4 │ │ │ │ - mlseq fp, lr, sl, r8 │ │ │ │ - strdeq r0, [ip], #-56 @ 0xffffffc8 @ │ │ │ │ - rsbeq r8, fp, r2, lsl #21 │ │ │ │ - ldrdeq r0, [ip], #-56 @ 0xffffffc8 @ │ │ │ │ - rsbeq r8, fp, r4, ror #20 │ │ │ │ - rsbeq r0, ip, r0, asr #7 │ │ │ │ - rsbeq r8, fp, sl, asr #20 │ │ │ │ - rsbeq r0, ip, r6, lsr #7 │ │ │ │ - rsbeq r8, fp, r0, lsr sl │ │ │ │ + rsbeq r0, ip, r2, ror #9 │ │ │ │ + mlseq ip, sl, r4, r0 │ │ │ │ + rsbeq r0, ip, r2, asr r4 │ │ │ │ + ldrdeq r8, [fp], #-174 @ 0xffffff52 @ │ │ │ │ + rsbeq r0, ip, r6, lsr r4 │ │ │ │ + rsbeq r8, fp, r2, asr #21 │ │ │ │ + rsbeq r0, ip, sl, lsl r4 │ │ │ │ + rsbeq r8, fp, r6, lsr #21 │ │ │ │ + rsbeq r0, ip, r0, lsl #8 │ │ │ │ + rsbeq r8, fp, sl, lsl #21 │ │ │ │ + rsbeq r0, ip, r0, ror #7 │ │ │ │ + rsbeq r8, fp, ip, ror #20 │ │ │ │ + rsbeq r0, ip, r8, asr #7 │ │ │ │ + rsbeq r8, fp, r2, asr sl │ │ │ │ + rsbeq r0, ip, lr, lsr #7 │ │ │ │ + rsbeq r8, fp, r8, lsr sl │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d0f8cc │ │ │ │ @ instruction: 0x8010f8d2 │ │ │ │ @ instruction: 0xf8d8b083 │ │ │ │ bcs 13544c │ │ │ │ @@ -289231,24 +289231,24 @@ │ │ │ │ andcc r4, ip, r8, ror r4 │ │ │ │ blx ff86b086 │ │ │ │ strtmi r4, [r9], -r8, lsl #16 │ │ │ │ @ instruction: 0xf6ea4478 │ │ │ │ @ instruction: 0x4628fc97 │ │ │ │ pop {r0, r1, ip, sp, pc} │ │ │ │ svclt 0x00008ff0 │ │ │ │ - rsbeq r5, fp, lr, lsl #6 │ │ │ │ - rsbeq r5, fp, r4, lsl #6 │ │ │ │ - rsbeq r6, fp, r4, ror #14 │ │ │ │ - rsbeq r0, ip, ip, lsl #5 │ │ │ │ - rsbeq r8, fp, r8, lsl r9 │ │ │ │ + rsbeq r5, fp, r6, lsl r3 │ │ │ │ + rsbeq r5, fp, ip, lsl #6 │ │ │ │ + rsbeq r6, fp, ip, ror #14 │ │ │ │ + mlseq ip, r4, r2, r0 │ │ │ │ + rsbeq r8, fp, r0, lsr #18 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ bl fec8470c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ bmi 831494 │ │ │ │ - blmi 859730 │ │ │ │ + blmi 859730 │ │ │ │ ldrbtmi r4, [sl], #-1540 @ 0xfffff9fc │ │ │ │ ldmpl r3, {r3, r9, sl, lr}^ │ │ │ │ movwls r6, #22555 @ 0x581b │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ cdp2 2, 14, cr15, cr14, cr6, {6} │ │ │ │ strtmi r9, [r0], -r4 │ │ │ │ @ instruction: 0xff3ef3f7 │ │ │ │ @@ -289270,15 +289270,15 @@ │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ mrsle r0, LR_svc │ │ │ │ andlt r2, r6, r1 │ │ │ │ @ instruction: 0xf6e4bd10 │ │ │ │ svclt 0x0000e8d8 │ │ │ │ ldrshteq r1, [r7], #-70 @ 0xffffffba │ │ │ │ @ instruction: 0x000011b8 │ │ │ │ - rsbeq r0, ip, r8, lsr r2 │ │ │ │ + rsbeq r0, ip, r0, asr #4 │ │ │ │ rsbseq r1, r7, r8, lsr #9 │ │ │ │ ldrbmi lr, [r0, sp, lsr #18]! │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d0f8cc │ │ │ │ @ instruction: 0x505df892 │ │ │ │ strmi fp, [r7], -r4, lsl #1 │ │ │ │ @@ -289356,22 +289356,22 @@ │ │ │ │ ldrbtmi r3, [r8], #-417 @ 0xfffffe5f │ │ │ │ @ instruction: 0xf6ea300c │ │ │ │ stmdami fp, {r0, r5, r6, r7, r9, fp, ip, sp, lr, pc} │ │ │ │ ldrbtmi r4, [r8], #-1569 @ 0xfffff9df │ │ │ │ blx fe86b286 │ │ │ │ andlt r4, r4, r0, lsr #12 │ │ │ │ @ instruction: 0x87f0e8bd │ │ │ │ - rsbeq r0, ip, r2, ror #2 │ │ │ │ - rsbeq r8, fp, lr, ror #15 │ │ │ │ - rsbeq r0, ip, r6, asr r1 │ │ │ │ - rsbeq r0, ip, r6, ror #1 │ │ │ │ - strhteq r0, [ip], #-6 │ │ │ │ - rsbeq r8, fp, r2, asr #14 │ │ │ │ - mlseq ip, r6, r0, r0 │ │ │ │ - rsbeq r8, fp, r2, lsr #14 │ │ │ │ + rsbeq r0, ip, sl, ror #2 │ │ │ │ + strdeq r8, [fp], #-118 @ 0xffffff8a @ │ │ │ │ + rsbeq r0, ip, lr, asr r1 │ │ │ │ + rsbeq r0, ip, lr, ror #1 │ │ │ │ + strhteq r0, [ip], #-14 │ │ │ │ + rsbeq r8, fp, sl, asr #14 │ │ │ │ + mlseq ip, lr, r0, r0 │ │ │ │ + rsbeq r8, fp, sl, lsr #14 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r8 │ │ │ │ bl fec8490c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldmdbvs r1, {r3, r4, r5, r6, r7, r8, r9, sl, fp} │ │ │ │ stmdavs sl, {r1, fp, ip, pc} │ │ │ │ svclt 0x00c84282 │ │ │ │ stcle 3, cr2, [r3, #-0] │ │ │ │ @@ -289438,18 +289438,18 @@ │ │ │ │ andcc r4, ip, r8, ror r4 │ │ │ │ blx 10eb3c0 │ │ │ │ stmdbls r3, {r0, r1, r2, fp, lr} │ │ │ │ @ instruction: 0xf6ea4478 │ │ │ │ blls 22c408 │ │ │ │ andlt r4, r5, r8, lsl r6 │ │ │ │ svchi 0x00f0e8bd │ │ │ │ - rsbeq pc, fp, lr, ror pc @ │ │ │ │ - rsbeq r8, fp, sl, lsl #12 │ │ │ │ - rsbeq pc, fp, r0, asr pc @ │ │ │ │ - ldrdeq r8, [fp], #-92 @ 0xffffffa4 @ │ │ │ │ + rsbeq pc, fp, r6, lsl #31 │ │ │ │ + rsbeq r8, fp, r2, lsl r6 │ │ │ │ + rsbeq pc, fp, r8, asr pc @ │ │ │ │ + rsbeq r8, fp, r4, ror #11 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00b8f8cc │ │ │ │ smlabbcs r4, r9, r0, fp │ │ │ │ @ instruction: 0xf8dd2b00 │ │ │ │ svcls 0x0012805c │ │ │ │ @@ -289559,21 +289559,21 @@ │ │ │ │ ldrbtmi r5, [r8], #-290 @ 0xfffffede │ │ │ │ @ instruction: 0xf6ea300c │ │ │ │ stmdami sl, {r0, r1, r3, r6, r8, fp, ip, sp, lr, pc} │ │ │ │ ldrbtmi r4, [r8], #-1625 @ 0xfffff9a7 │ │ │ │ blx 2eb5b0 >::_M_default_append(unsigned int)@@Base+0x689ec> │ │ │ │ andlt r4, r9, r8, asr r6 │ │ │ │ svchi 0x00f0e8bd │ │ │ │ - rsbeq r4, fp, lr, ror ip │ │ │ │ - strdeq r4, [fp], #-232 @ 0xffffff18 @ │ │ │ │ - rsbeq pc, lr, r4, lsl r0 @ │ │ │ │ - mlseq fp, r8, sp, pc @ │ │ │ │ - rsbeq r8, fp, r4, lsr #8 │ │ │ │ - rsbeq pc, fp, sl, ror #26 │ │ │ │ - strdeq r8, [fp], #-54 @ 0xffffffca @ │ │ │ │ + rsbeq r4, fp, r6, lsl #25 │ │ │ │ + rsbeq r4, fp, r0, lsl #30 │ │ │ │ + rsbeq pc, lr, ip, lsl r0 @ │ │ │ │ + rsbeq pc, fp, r0, lsr #27 │ │ │ │ + rsbeq r8, fp, ip, lsr #8 │ │ │ │ + rsbeq pc, fp, r2, ror sp @ │ │ │ │ + strdeq r8, [fp], #-62 @ 0xffffffc2 @ │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl fec84c34 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldmib r2, {r3, r4, r6, r7, r8, r9, sl, fp}^ │ │ │ │ addlt r1, r6, r8, lsl #24 │ │ │ │ @ instruction: 0xf5a1691c │ │ │ │ ldc 14, cr7, [r2, #512] @ 0x200 │ │ │ │ @@ -289739,24 +289739,24 @@ │ │ │ │ str pc, [ip, -r7, lsr #17]! │ │ │ │ @ instruction: 0x1c616ada │ │ │ │ andls r9, r2, #131072 @ 0x20000 │ │ │ │ vrsra.s32 q11, , #23 │ │ │ │ bls 1ec6a4 │ │ │ │ eoreq pc, r4, r2, asr #16 │ │ │ │ svclt 0x0000e73f │ │ │ │ - rsbeq pc, fp, lr, asr #24 │ │ │ │ - rsbeq r8, fp, r4, lsl #9 │ │ │ │ - rsbeq pc, fp, r6, lsr #23 │ │ │ │ - rsbeq r8, fp, r2, lsr r2 │ │ │ │ - rsbeq pc, fp, r0, lsr #22 │ │ │ │ - rsbeq r8, fp, ip, lsr #3 │ │ │ │ - rsbeq pc, fp, r2, ror #21 │ │ │ │ - rsbeq r8, fp, lr, ror #2 │ │ │ │ - rsbeq pc, fp, ip, lsr #21 │ │ │ │ - rsbeq r8, fp, r8, lsr r1 │ │ │ │ + rsbeq pc, fp, r6, asr ip @ │ │ │ │ + rsbeq r8, fp, ip, lsl #9 │ │ │ │ + rsbeq pc, fp, lr, lsr #23 │ │ │ │ + rsbeq r8, fp, sl, lsr r2 │ │ │ │ + rsbeq pc, fp, r8, lsr #22 │ │ │ │ + strhteq r8, [fp], #-20 @ 0xffffffec │ │ │ │ + rsbeq pc, fp, sl, ror #21 │ │ │ │ + rsbeq r8, fp, r6, ror r1 │ │ │ │ + strhteq pc, [fp], #-164 @ 0xffffff5c @ │ │ │ │ + rsbeq r8, fp, r0, asr #2 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ blhi 2691c8 │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ bleq fe36c04c │ │ │ │ stclmi 2, cr15, [r4, #-692] @ 0xfffffd4c │ │ │ │ @ instruction: 0xf8df4617 │ │ │ │ @@ -290175,23 +290175,23 @@ │ │ │ │ @ instruction: 0xf8dd0a00 │ │ │ │ ldrbmi r6, [r3], r4, lsl #9 │ │ │ │ subs r4, sl, r5, asr r6 │ │ │ │ andhi pc, r0, pc, lsr #7 │ │ │ │ ... │ │ │ │ rsbseq r0, r7, r2, ror #25 │ │ │ │ @ instruction: 0x000011b8 │ │ │ │ - rsbeq pc, fp, r8, lsr sl @ │ │ │ │ - rsbeq pc, fp, lr, ror #15 │ │ │ │ + rsbeq pc, fp, r0, asr #20 │ │ │ │ + strdeq pc, [fp], #-118 @ 0xffffff8a @ │ │ │ │ rsbseq r0, r7, lr, asr sl │ │ │ │ - strhteq pc, [fp], #-100 @ 0xffffff9c @ │ │ │ │ - rsbeq pc, fp, r6, asr #12 │ │ │ │ - ldrdeq r7, [fp], #-194 @ 0xffffff3e @ │ │ │ │ - rsbeq pc, fp, lr, asr r4 @ │ │ │ │ - rsbeq pc, fp, r2, ror #7 │ │ │ │ - rsbeq r7, fp, lr, ror #20 │ │ │ │ + strhteq pc, [fp], #-108 @ 0xffffff94 @ │ │ │ │ + rsbeq pc, fp, lr, asr #12 │ │ │ │ + ldrdeq r7, [fp], #-202 @ 0xffffff36 @ │ │ │ │ + rsbeq pc, fp, r6, ror #8 │ │ │ │ + rsbeq pc, fp, sl, ror #7 │ │ │ │ + rsbeq r7, fp, r6, ror sl │ │ │ │ stmdbcs r0, {r0, r6, fp, sp, lr} │ │ │ │ @ instruction: 0xf1bbd043 │ │ │ │ @ instruction: 0xf0000f00 │ │ │ │ mulls r7, r2, r0 │ │ │ │ andls r4, r5, #88, 12 @ 0x5800000 │ │ │ │ @ instruction: 0xf4baf096 │ │ │ │ @ instruction: 0xf0402800 │ │ │ │ @@ -290456,32 +290456,32 @@ │ │ │ │ andcc r4, ip, r8, ror r4 │ │ │ │ blx 136c3a8 │ │ │ │ @ instruction: 0xf04f4815 │ │ │ │ ldrbtmi r3, [r8], #-511 @ 0xfffffe01 │ │ │ │ blx 1ec3b6 │ │ │ │ @ instruction: 0xf6e2e7ee │ │ │ │ svclt 0x0000ef8e │ │ │ │ - ldrdeq pc, [fp], #-36 @ 0xffffffdc @ │ │ │ │ - rsbeq pc, fp, sl, ror #4 │ │ │ │ - strdeq r7, [fp], #-134 @ 0xffffff7a @ │ │ │ │ - rsbeq pc, fp, lr, ror r2 @ │ │ │ │ - rsbeq pc, fp, r0, lsl #4 │ │ │ │ - rsbeq r7, fp, ip, lsl #17 │ │ │ │ - rsbeq pc, fp, r0, lsr r0 @ │ │ │ │ - strhteq r7, [fp], #-108 @ 0xffffff94 │ │ │ │ - strdeq lr, [fp], #-248 @ 0xffffff08 @ │ │ │ │ - rsbeq r7, fp, r4, lsl #13 │ │ │ │ - rsbeq lr, fp, r2, asr #31 │ │ │ │ - rsbeq r7, fp, lr, asr #12 │ │ │ │ - mlseq fp, lr, pc, lr @ │ │ │ │ - rsbeq r7, fp, sl, lsr #12 │ │ │ │ - rsbeq lr, fp, r4, lsl #31 │ │ │ │ - rsbeq r7, fp, lr, lsl #12 │ │ │ │ - rsbeq lr, fp, r4, ror #30 │ │ │ │ - rsbeq r7, fp, lr, ror #11 │ │ │ │ + ldrdeq pc, [fp], #-44 @ 0xffffffd4 @ │ │ │ │ + rsbeq pc, fp, r2, ror r2 @ │ │ │ │ + strdeq r7, [fp], #-142 @ 0xffffff72 @ │ │ │ │ + rsbeq pc, fp, r6, lsl #5 │ │ │ │ + rsbeq pc, fp, r8, lsl #4 │ │ │ │ + mlseq fp, r4, r8, r7 │ │ │ │ + rsbeq pc, fp, r8, lsr r0 @ │ │ │ │ + rsbeq r7, fp, r4, asr #13 │ │ │ │ + rsbeq pc, fp, r0 │ │ │ │ + rsbeq r7, fp, ip, lsl #13 │ │ │ │ + rsbeq lr, fp, sl, asr #31 │ │ │ │ + rsbeq r7, fp, r6, asr r6 │ │ │ │ + rsbeq lr, fp, r6, lsr #31 │ │ │ │ + rsbeq r7, fp, r2, lsr r6 │ │ │ │ + rsbeq lr, fp, ip, lsl #31 │ │ │ │ + rsbeq r7, fp, r6, lsl r6 │ │ │ │ + rsbeq lr, fp, ip, ror #30 │ │ │ │ + strdeq r7, [fp], #-86 @ 0xffffffaa @ │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ bl fec85a68 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe0 │ │ │ │ addlt ip, r6, r0, lsr #1 │ │ │ │ addsmi r4, r1, #39936 @ 0x9c00 │ │ │ │ stmib sp, {r2, r3, r4, r5, r6, r7, sl, lr}^ │ │ │ │ @@ -290632,16 +290632,16 @@ │ │ │ │ strbmi fp, [r8], -r1, lsr #2 │ │ │ │ @ instruction: 0xf150f096 │ │ │ │ adcsle r2, r2, r0, lsl #16 │ │ │ │ movwcs r9, #2577 @ 0xa11 │ │ │ │ @ instruction: 0xe7ae6013 │ │ │ │ mvnsle r2, r0, lsl #18 │ │ │ │ svclt 0x0000e7ab │ │ │ │ - rsbeq lr, fp, r0, ror #25 │ │ │ │ - rsbeq r7, fp, ip, ror #6 │ │ │ │ + rsbeq lr, fp, r8, ror #25 │ │ │ │ + rsbeq r7, fp, r4, ror r3 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x0098f8cc │ │ │ │ bmi fe140534 │ │ │ │ blmi fe14055c │ │ │ │ addslt r4, r1, sl, ror r4 │ │ │ │ @@ -290738,15 +290738,15 @@ │ │ │ │ @ instruction: 0x4622131d │ │ │ │ @ instruction: 0xf91af6e8 │ │ │ │ vqshlu.s32 d20, d16, #22 │ │ │ │ vqdmulh.s d31, d18, d19 │ │ │ │ @ instruction: 0x4622131e │ │ │ │ @ instruction: 0xf6e8a90b │ │ │ │ movwcs pc, #6417 @ 0x1911 @ │ │ │ │ - bmi 88110c │ │ │ │ + bmi 88110c │ │ │ │ stmpl sl, {r0, r3, r4, r5, r6, sl, lr} │ │ │ │ bls 508cd0 │ │ │ │ @ instruction: 0xf04f4051 │ │ │ │ @ instruction: 0xd12d0200 │ │ │ │ andslt r4, r1, r8, lsl r6 │ │ │ │ svchi 0x00f0e8bd │ │ │ │ strcs r2, [r1, #-1024] @ 0xfffffc00 │ │ │ │ @@ -290769,23 +290769,23 @@ │ │ │ │ stmdami lr, {r0, r3, r4, r6, r7, r8, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ mvnscc pc, pc, asr #32 │ │ │ │ @ instruction: 0xf6e94478 │ │ │ │ @ instruction: 0xe7eff893 │ │ │ │ ldc 6, cr15, [lr, #-904] @ 0xfffffc78 │ │ │ │ rsbseq pc, r6, r8, lsl pc @ │ │ │ │ @ instruction: 0x000011b8 │ │ │ │ - rsbeq lr, fp, r0, ror ip │ │ │ │ - rsbeq lr, fp, lr, asr fp │ │ │ │ - rsbeq r7, fp, sl, ror #3 │ │ │ │ - rsbeq lr, fp, r8, lsl fp │ │ │ │ + rsbeq lr, fp, r8, ror ip │ │ │ │ + rsbeq lr, fp, r6, ror #22 │ │ │ │ + strdeq r7, [fp], #-18 @ 0xffffffee @ │ │ │ │ + rsbeq lr, fp, r0, lsr #22 │ │ │ │ rsbseq pc, r6, ip, lsl #27 │ │ │ │ - rsbeq lr, fp, r4, lsr #21 │ │ │ │ - rsbeq r7, fp, lr, lsr #2 │ │ │ │ - rsbeq lr, fp, r6, lsl #21 │ │ │ │ - rsbeq r7, fp, r0, lsl r1 │ │ │ │ + rsbeq lr, fp, ip, lsr #21 │ │ │ │ + rsbeq r7, fp, r6, lsr r1 │ │ │ │ + rsbeq lr, fp, lr, lsl #21 │ │ │ │ + rsbeq r7, fp, r8, lsl r1 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00c8f8cc │ │ │ │ strcs fp, [r0], #-133 @ 0xffffff7b │ │ │ │ @ instruction: 0xf8dd460f │ │ │ │ cdpls 0, 0, cr8, cr15, cr0, {2} │ │ │ │ @@ -291090,24 +291090,24 @@ │ │ │ │ @ instruction: 0xf04f4810 │ │ │ │ ldrbtmi r3, [r8], #-511 @ 0xfffffe01 │ │ │ │ cdp2 6, 1, cr15, cr2, cr8, {7} │ │ │ │ svclt 0x0000e67d │ │ │ │ ... │ │ │ │ rsbseq pc, r6, sl, asr #23 │ │ │ │ @ instruction: 0x000011b8 │ │ │ │ - rsbeq lr, fp, r4, lsl #17 │ │ │ │ - rsbeq r6, fp, r0, lsl pc │ │ │ │ + rsbeq lr, fp, ip, lsl #17 │ │ │ │ + rsbeq r6, fp, r8, lsl pc │ │ │ │ rsbseq pc, r6, lr, lsl fp @ │ │ │ │ - rsbeq lr, fp, r0, asr r6 │ │ │ │ - ldrdeq r6, [fp], #-204 @ 0xffffff34 @ │ │ │ │ - rsbeq lr, fp, r6, asr #12 │ │ │ │ - rsbeq lr, fp, ip, ror #11 │ │ │ │ - rsbeq r6, fp, r8, ror ip │ │ │ │ - rsbeq lr, fp, r4, lsl #11 │ │ │ │ - rsbeq r6, fp, lr, lsl #24 │ │ │ │ + rsbeq lr, fp, r8, asr r6 │ │ │ │ + rsbeq r6, fp, r4, ror #25 │ │ │ │ + rsbeq lr, fp, lr, asr #12 │ │ │ │ + strdeq lr, [fp], #-84 @ 0xffffffac @ │ │ │ │ + rsbeq r6, fp, r0, lsl #25 │ │ │ │ + rsbeq lr, fp, ip, lsl #11 │ │ │ │ + rsbeq r6, fp, r6, lsl ip │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ blhi 26a6ec │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x0080f8cc │ │ │ │ @ instruction: 0x4616b093 │ │ │ │ blmi ff300abc │ │ │ │ @@ -291307,36 +291307,36 @@ │ │ │ │ @ instruction: 0xf6e84478 │ │ │ │ strb pc, [lr, r1, ror #24]! @ │ │ │ │ stmia ip!, {r1, r5, r6, r7, r9, sl, ip, sp, lr, pc}^ │ │ │ │ andhi pc, r0, pc, lsr #7 │ │ │ │ ... │ │ │ │ @ instruction: 0x000011b8 │ │ │ │ ldrhteq pc, [r6], #-126 @ 0xffffff82 @ │ │ │ │ - rsbeq lr, fp, r8, lsr r5 │ │ │ │ - rsbeq lr, fp, sl, ror #9 │ │ │ │ - rsbeq lr, fp, r2, ror #6 │ │ │ │ - rsbeq r6, fp, lr, ror #19 │ │ │ │ - rsbeq lr, fp, r4, asr #6 │ │ │ │ - ldrdeq r6, [fp], #-144 @ 0xffffff70 @ │ │ │ │ + rsbeq lr, fp, r0, asr #10 │ │ │ │ + strdeq lr, [fp], #-66 @ 0xffffffbe @ │ │ │ │ + rsbeq lr, fp, sl, ror #6 │ │ │ │ + strdeq r6, [fp], #-150 @ 0xffffff6a @ │ │ │ │ + rsbeq lr, fp, ip, asr #6 │ │ │ │ + ldrdeq r6, [fp], #-152 @ 0xffffff68 @ │ │ │ │ ldrsbteq pc, [r6], #-94 @ 0xffffffa2 @ │ │ │ │ - rsbeq lr, fp, lr, lsl r3 │ │ │ │ - ldrdeq lr, [fp], #-40 @ 0xffffffd8 @ │ │ │ │ - rsbeq r6, fp, r4, ror #18 │ │ │ │ - strhteq lr, [fp], #-40 @ 0xffffffd8 │ │ │ │ - rsbeq r6, fp, r4, asr #18 │ │ │ │ - mlseq fp, r8, r2, lr │ │ │ │ - rsbeq r6, fp, r4, lsr #18 │ │ │ │ - rsbeq lr, fp, r8, ror r2 │ │ │ │ - rsbeq r6, fp, r4, lsl #18 │ │ │ │ - rsbeq lr, fp, r8, asr r2 │ │ │ │ - mlseq fp, lr, r2, lr │ │ │ │ - rsbeq lr, fp, r2, asr #4 │ │ │ │ - rsbeq r6, fp, ip, asr #17 │ │ │ │ - rsbeq lr, fp, r2, lsr #4 │ │ │ │ - rsbeq r6, fp, ip, lsr #17 │ │ │ │ + rsbeq lr, fp, r6, lsr #6 │ │ │ │ + rsbeq lr, fp, r0, ror #5 │ │ │ │ + rsbeq r6, fp, ip, ror #18 │ │ │ │ + rsbeq lr, fp, r0, asr #5 │ │ │ │ + rsbeq r6, fp, ip, asr #18 │ │ │ │ + rsbeq lr, fp, r0, lsr #5 │ │ │ │ + rsbeq r6, fp, ip, lsr #18 │ │ │ │ + rsbeq lr, fp, r0, lsl #5 │ │ │ │ + rsbeq r6, fp, ip, lsl #18 │ │ │ │ + rsbeq lr, fp, r0, ror #4 │ │ │ │ + rsbeq lr, fp, r6, lsr #5 │ │ │ │ + rsbeq lr, fp, sl, asr #4 │ │ │ │ + ldrdeq r6, [fp], #-132 @ 0xffffff7c @ │ │ │ │ + rsbeq lr, fp, sl, lsr #4 │ │ │ │ + strhteq r6, [fp], #-132 @ 0xffffff7c │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ blhi 2eaa84 >::_M_default_append(unsigned int)@@Base+0x67ec0> │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x0070f8cc │ │ │ │ @ instruction: 0x4614b095 │ │ │ │ blmi ff200e58 │ │ │ │ @@ -291532,22 +291532,22 @@ │ │ │ │ stmdami lr, {r0, r1, r2, r3, r4, r6, r7, r8, fp, ip, sp, lr, pc} │ │ │ │ ldrbtmi r4, [r8], #-1617 @ 0xfffff9af │ │ │ │ blx fe7ed480 │ │ │ │ svclt 0x0000e7bd │ │ │ │ ... │ │ │ │ @ instruction: 0x000011b8 │ │ │ │ rsbseq pc, r6, r6, lsr #8 │ │ │ │ - rsbeq lr, fp, r0, lsr #3 │ │ │ │ - rsbeq lr, fp, r0, asr r1 │ │ │ │ - rsbeq sp, fp, r4, asr #31 │ │ │ │ - rsbeq sp, fp, r4, lsl pc │ │ │ │ - rsbeq r6, fp, r0, lsr #11 │ │ │ │ + rsbeq lr, fp, r8, lsr #3 │ │ │ │ + rsbeq lr, fp, r8, asr r1 │ │ │ │ + rsbeq sp, fp, ip, asr #31 │ │ │ │ + rsbeq sp, fp, ip, lsl pc │ │ │ │ + rsbeq r6, fp, r8, lsr #11 │ │ │ │ rsbseq pc, r6, lr, lsr #3 │ │ │ │ - mlseq fp, r2, lr, sp │ │ │ │ - rsbeq r6, fp, lr, lsl r5 │ │ │ │ + mlseq fp, sl, lr, sp │ │ │ │ + rsbeq r6, fp, r6, lsr #10 │ │ │ │ blvc ff26b3e8 │ │ │ │ blx 56b4e0 │ │ │ │ @ instruction: 0xee35d957 │ │ │ │ vmov.f64 d7, #100 @ 0x3f200000 0.625 │ │ │ │ ldrtmi r5, [r1], -r0, lsl #22 │ │ │ │ stc 6, cr4, [sp, #160] @ 0xa0 │ │ │ │ vmul.f64 d6, d7, d8 │ │ │ │ @@ -291663,36 +291663,36 @@ │ │ │ │ msreq (UNDEF: 102), r2 │ │ │ │ andcc r4, ip, r8, ror r4 │ │ │ │ @ instruction: 0xf8d2f6e8 │ │ │ │ @ instruction: 0x46514818 │ │ │ │ @ instruction: 0xf6e84478 │ │ │ │ ldrt pc, [r0], sp, lsl #19 @ │ │ │ │ cdp 6, 1, cr15, cr8, cr1, {7} │ │ │ │ - rsbeq sp, fp, r2, asr #27 │ │ │ │ - rsbeq r6, fp, lr, asr #8 │ │ │ │ - rsbeq sp, fp, r6, lsr #27 │ │ │ │ - rsbeq r6, fp, r2, lsr r4 │ │ │ │ - rsbeq sp, fp, r8, asr sp │ │ │ │ - rsbeq r6, fp, r4, ror #7 │ │ │ │ - rsbeq sp, fp, sl, lsr sp │ │ │ │ - rsbeq sp, fp, r0, lsl #27 │ │ │ │ - rsbeq sp, fp, r0, lsr #26 │ │ │ │ - rsbeq r6, fp, ip, lsr #7 │ │ │ │ - rsbeq sp, fp, r4, lsl #26 │ │ │ │ - mlseq fp, r0, r3, r6 │ │ │ │ - rsbeq sp, fp, r8, ror #25 │ │ │ │ - rsbeq r6, fp, r4, ror r3 │ │ │ │ - rsbeq sp, fp, ip, asr #25 │ │ │ │ - rsbeq r6, fp, r8, asr r3 │ │ │ │ - strhteq sp, [fp], #-196 @ 0xffffff3c │ │ │ │ - rsbeq r6, fp, lr, lsr r3 │ │ │ │ - mlseq fp, r6, ip, sp │ │ │ │ - rsbeq r6, fp, r0, lsr #6 │ │ │ │ - rsbeq sp, fp, r8, ror ip │ │ │ │ - rsbeq r6, fp, r4, lsl #6 │ │ │ │ + rsbeq sp, fp, sl, asr #27 │ │ │ │ + rsbeq r6, fp, r6, asr r4 │ │ │ │ + rsbeq sp, fp, lr, lsr #27 │ │ │ │ + rsbeq r6, fp, sl, lsr r4 │ │ │ │ + rsbeq sp, fp, r0, ror #26 │ │ │ │ + rsbeq r6, fp, ip, ror #7 │ │ │ │ + rsbeq sp, fp, r2, asr #26 │ │ │ │ + rsbeq sp, fp, r8, lsl #27 │ │ │ │ + rsbeq sp, fp, r8, lsr #26 │ │ │ │ + strhteq r6, [fp], #-52 @ 0xffffffcc │ │ │ │ + rsbeq sp, fp, ip, lsl #26 │ │ │ │ + mlseq fp, r8, r3, r6 │ │ │ │ + strdeq sp, [fp], #-192 @ 0xffffff40 @ │ │ │ │ + rsbeq r6, fp, ip, ror r3 │ │ │ │ + ldrdeq sp, [fp], #-196 @ 0xffffff3c @ │ │ │ │ + rsbeq r6, fp, r0, ror #6 │ │ │ │ + strhteq sp, [fp], #-204 @ 0xffffff34 │ │ │ │ + rsbeq r6, fp, r6, asr #6 │ │ │ │ + mlseq fp, lr, ip, sp │ │ │ │ + rsbeq r6, fp, r8, lsr #6 │ │ │ │ + rsbeq sp, fp, r0, lsl #25 │ │ │ │ + rsbeq r6, fp, ip, lsl #6 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x0098f8cc │ │ │ │ @ instruction: 0x4690b091 │ │ │ │ strmi r4, [r8], -r6, lsl #12 │ │ │ │ @ instruction: 0xf6414689 │ │ │ │ @@ -291779,21 +291779,21 @@ │ │ │ │ stmdami ip, {r0, r1, r2, r3, r5, r6, r7, r8, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ mvnscc pc, pc, asr #32 │ │ │ │ @ instruction: 0xf6e84478 │ │ │ │ ldrb pc, [r2, r9, lsr #17] @ │ │ │ │ ldc 6, cr15, [r4, #-900]! @ 0xfffffc7c │ │ │ │ @ instruction: 0x0076ee90 │ │ │ │ @ instruction: 0x000011b8 │ │ │ │ - rsbeq sp, fp, lr, asr #23 │ │ │ │ - rsbeq sp, fp, r4, lsl fp │ │ │ │ + ldrdeq sp, [fp], #-182 @ 0xffffff4a @ │ │ │ │ + rsbeq sp, fp, ip, lsl fp │ │ │ │ rsbseq lr, r6, r2, lsr #27 │ │ │ │ - ldrdeq sp, [fp], #-164 @ 0xffffff5c @ │ │ │ │ - rsbeq r6, fp, r0, ror #2 │ │ │ │ - strhteq sp, [fp], #-162 @ 0xffffff5e │ │ │ │ - rsbeq r6, fp, ip, lsr r1 │ │ │ │ + ldrdeq sp, [fp], #-172 @ 0xffffff54 @ │ │ │ │ + rsbeq r6, fp, r8, ror #2 │ │ │ │ + strhteq sp, [fp], #-170 @ 0xffffff56 │ │ │ │ + rsbeq r6, fp, r4, asr #2 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x0098f8cc │ │ │ │ strpl pc, [r0, #2271] @ 0x8df │ │ │ │ @ instruction: 0xf8dfb091 │ │ │ │ @ instruction: 0xf1b34580 │ │ │ │ @@ -291826,15 +291826,15 @@ │ │ │ │ smlabtcc sp, sp, r9, lr │ │ │ │ vmlsl.s8 q9, d0, d0 │ │ │ │ @ instruction: 0xf8d880fd │ │ │ │ blcs 13bd80 │ │ │ │ @ instruction: 0xf8d1d14b │ │ │ │ blcs 13c148 │ │ │ │ cmpphi ip, r0, asr #5 @ p-variant is OBSOLETE │ │ │ │ - bls 8569a4 │ │ │ │ + bls 8569a4 │ │ │ │ svclt 0x00cc42aa │ │ │ │ @ instruction: 0xf0032300 │ │ │ │ blcs 1309a0 │ │ │ │ blls 324294 >::_M_default_append(unsigned int)@@Base+0xa16d0> │ │ │ │ adcsmi r3, fp, #262144 @ 0x40000 │ │ │ │ @ instruction: 0xf85ad039 │ │ │ │ stmib sp, {r2, r8, r9, sl, fp, sp}^ │ │ │ │ @@ -292146,30 +292146,30 @@ │ │ │ │ ldrbtmi r9, [r8], #-2309 @ 0xfffff6fb │ │ │ │ stc2l 6, cr15, [lr, #924] @ 0x39c │ │ │ │ ldrb r9, [r2, #2821] @ 0xb05 │ │ │ │ b 176de04 │ │ │ │ rsbseq lr, r6, r6, lsl #26 │ │ │ │ @ instruction: 0x000011b8 │ │ │ │ rsbseq lr, r6, r6, ror #23 │ │ │ │ - rsbeq sp, fp, ip, ror #13 │ │ │ │ - rsbeq r5, fp, r8, ror sp │ │ │ │ - rsbeq sp, fp, lr, lsl #12 │ │ │ │ - mlseq fp, sl, ip, r5 │ │ │ │ - mlseq fp, r0, r5, sp │ │ │ │ - rsbeq r5, fp, ip, lsl ip │ │ │ │ - rsbeq sp, fp, r2, ror r5 │ │ │ │ - strdeq r5, [fp], #-190 @ 0xffffff42 @ │ │ │ │ - rsbeq sp, fp, r4, asr r5 │ │ │ │ - rsbeq r5, fp, r0, ror #23 │ │ │ │ - rsbeq sp, fp, r6, lsr r5 │ │ │ │ - rsbeq r5, fp, r2, asr #23 │ │ │ │ - rsbeq sp, fp, r8, lsl r5 │ │ │ │ - rsbeq r5, fp, r4, lsr #23 │ │ │ │ - strdeq sp, [fp], #-74 @ 0xffffffb6 @ │ │ │ │ - rsbeq r5, fp, r6, lsl #23 │ │ │ │ + strdeq sp, [fp], #-100 @ 0xffffff9c @ │ │ │ │ + rsbeq r5, fp, r0, lsl #27 │ │ │ │ + rsbeq sp, fp, r6, lsl r6 │ │ │ │ + rsbeq r5, fp, r2, lsr #25 │ │ │ │ + mlseq fp, r8, r5, sp │ │ │ │ + rsbeq r5, fp, r4, lsr #24 │ │ │ │ + rsbeq sp, fp, sl, ror r5 │ │ │ │ + rsbeq r5, fp, r6, lsl #24 │ │ │ │ + rsbeq sp, fp, ip, asr r5 │ │ │ │ + rsbeq r5, fp, r8, ror #23 │ │ │ │ + rsbeq sp, fp, lr, lsr r5 │ │ │ │ + rsbeq r5, fp, sl, asr #23 │ │ │ │ + rsbeq sp, fp, r0, lsr #10 │ │ │ │ + rsbeq r5, fp, ip, lsr #23 │ │ │ │ + rsbeq sp, fp, r2, lsl #10 │ │ │ │ + rsbeq r5, fp, lr, lsl #23 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl fec874d4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldrdlt r0, [r8], r0 @ │ │ │ │ strmi r4, [r8], -r4, lsl #12 │ │ │ │ @ instruction: 0x461e4615 │ │ │ │ vaddw.s8 , q2, d7 │ │ │ │ @@ -292197,16 +292197,16 @@ │ │ │ │ andcc r4, ip, r8, ror r4 │ │ │ │ stc2 6, cr15, [r8], #924 @ 0x39c │ │ │ │ stmdbls r7, {r0, r2, fp, lr} │ │ │ │ @ instruction: 0xf6e74478 │ │ │ │ blls 32f8dc >::_M_default_append(unsigned int)@@Base+0xacd18> │ │ │ │ andlt r4, r8, r8, lsl r6 │ │ │ │ svclt 0x0000bd70 │ │ │ │ - rsbeq sp, fp, r4, lsr #8 │ │ │ │ - strhteq r5, [fp], #-160 @ 0xffffff60 │ │ │ │ + rsbeq sp, fp, ip, lsr #8 │ │ │ │ + strhteq r5, [fp], #-168 @ 0xffffff58 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ blhi 2eb820 >::_M_default_append(unsigned int)@@Base+0x68c5c> │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x0088f8cc │ │ │ │ ldrmi fp, [r0], pc, lsl #1 │ │ │ │ ldrmi r4, [r9], sp, lsl #12 │ │ │ │ @@ -292407,17 +292407,17 @@ │ │ │ │ @ instruction: 0xeeb7d928 │ │ │ │ vdiv.f64 d6, d6, d0 │ │ │ │ vmov.f64 d5, #7 @ 0x40380000 2.875 │ │ │ │ ldrb r7, [r0], r5, asr #23 │ │ │ │ ... │ │ │ │ @ instruction: 0x000011b8 │ │ │ │ rsbseq lr, r6, r4, lsl #13 │ │ │ │ - rsbeq sp, fp, r0, ror #6 │ │ │ │ - rsbeq sp, fp, r6, lsl r1 │ │ │ │ - rsbeq r5, fp, r2, lsr #15 │ │ │ │ + rsbeq sp, fp, r8, ror #6 │ │ │ │ + rsbeq sp, fp, lr, lsl r1 │ │ │ │ + rsbeq r5, fp, sl, lsr #15 │ │ │ │ blvc 132c178 │ │ │ │ blvc ff16c188 │ │ │ │ blx 56c280 │ │ │ │ ldc 13, cr13, [r4, #48] @ 0x30 │ │ │ │ @ instruction: 0xf5037b26 │ │ │ │ cdp 1, 11, cr6, cr1, cr14, {5} │ │ │ │ vldr d5, [r1, #284] @ 0x11c │ │ │ │ @@ -292578,25 +292578,25 @@ │ │ │ │ andcc r4, ip, r8, ror r4 │ │ │ │ @ instruction: 0xf9acf6e7 │ │ │ │ @ instruction: 0xf04f480f │ │ │ │ ldrbtmi r3, [r8], #-511 @ 0xfffffe01 │ │ │ │ blx 1aee4e4 │ │ │ │ svclt 0x0000e71f │ │ │ │ ... │ │ │ │ - strhteq sp, [fp], #-6 │ │ │ │ - rsbeq ip, fp, r8, ror #31 │ │ │ │ - rsbeq r5, fp, r4, ror r6 │ │ │ │ + strhteq sp, [fp], #-14 │ │ │ │ + strdeq ip, [fp], #-240 @ 0xffffff10 @ │ │ │ │ + rsbeq r5, fp, ip, ror r6 │ │ │ │ rsbseq lr, r6, r2, lsl #5 │ │ │ │ @ instruction: 0x000011b8 │ │ │ │ - strhteq ip, [fp], #-252 @ 0xffffff04 │ │ │ │ - rsbeq ip, fp, sl, asr pc │ │ │ │ - rsbeq r5, fp, r6, ror #11 │ │ │ │ - rsbeq ip, fp, r2, lsl #30 │ │ │ │ - rsbeq ip, fp, ip, lsr #28 │ │ │ │ - strhteq r5, [fp], #-70 @ 0xffffffba │ │ │ │ + rsbeq ip, fp, r4, asr #31 │ │ │ │ + rsbeq ip, fp, r2, ror #30 │ │ │ │ + rsbeq r5, fp, lr, ror #11 │ │ │ │ + rsbeq ip, fp, sl, lsl #30 │ │ │ │ + rsbeq ip, fp, r4, lsr lr │ │ │ │ + strhteq r5, [fp], #-78 @ 0xffffffb2 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ blhi 2ebe40 >::_M_default_append(unsigned int)@@Base+0x6927c> │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ bleq 1f6ecc4 │ │ │ │ @ instruction: 0x46064cbb │ │ │ │ @ instruction: 0xf2ad48bb │ │ │ │ @@ -292784,23 +292784,23 @@ │ │ │ │ orrle r2, sl, r0, lsl #30 │ │ │ │ svclt 0x0000e78e │ │ │ │ andhi pc, r0, pc, lsr #7 │ │ │ │ ... │ │ │ │ rsbseq lr, r6, r2, ror r0 │ │ │ │ @ instruction: 0x000011b8 │ │ │ │ rsbseq sp, r6, sl, asr #30 │ │ │ │ - rsbeq ip, fp, ip, asr #24 │ │ │ │ - strhteq ip, [fp], #-202 @ 0xffffff36 │ │ │ │ - rsbeq r3, fp, r2, lsl #6 │ │ │ │ - rsbeq ip, fp, lr, lsr #23 │ │ │ │ - rsbeq ip, fp, r0, ror ip │ │ │ │ - mlseq fp, r6, fp, ip │ │ │ │ - rsbeq ip, fp, ip, lsr #24 │ │ │ │ - rsbeq ip, fp, r2, ror fp │ │ │ │ + rsbeq ip, fp, r4, asr ip │ │ │ │ + rsbeq ip, fp, r2, asr #25 │ │ │ │ + rsbeq r3, fp, sl, lsl #6 │ │ │ │ + strhteq ip, [fp], #-182 @ 0xffffff4a │ │ │ │ + rsbeq ip, fp, r8, ror ip │ │ │ │ + mlseq fp, lr, fp, ip │ │ │ │ rsbeq ip, fp, r4, lsr ip │ │ │ │ + rsbeq ip, fp, sl, ror fp │ │ │ │ + rsbeq ip, fp, ip, lsr ip │ │ │ │ tstcs r0, sl, lsr r6 │ │ │ │ vrsubhn.i64 d20, , q12 │ │ │ │ stmdacs r0, {r0, r1, r2, r4, r5, r8, fp, ip, sp, lr, pc} │ │ │ │ svcge 0x0068f43f │ │ │ │ blge 5425ac │ │ │ │ strtmi r2, [r8], -r0, lsl #4 │ │ │ │ blx 2edc6c >::_M_default_append(unsigned int)@@Base+0x6b0a8> │ │ │ │ @@ -292832,20 +292832,20 @@ │ │ │ │ orrseq pc, r2, r1, asr #12 │ │ │ │ andcc r4, ip, r8, ror r4 │ │ │ │ @ instruction: 0xffaaf6e6 │ │ │ │ strbmi r4, [r1], -r8, lsl #16 │ │ │ │ @ instruction: 0xf6e74478 │ │ │ │ strb pc, [r6, r5, ror #16]! @ │ │ │ │ ldcl 6, cr15, [r0], #896 @ 0x380 │ │ │ │ - rsbeq ip, fp, r8, asr sl │ │ │ │ - rsbeq r5, fp, r4, ror #1 │ │ │ │ - rsbeq ip, fp, r0, asr #20 │ │ │ │ - ldrdeq ip, [fp], #-166 @ 0xffffff5a @ │ │ │ │ - rsbeq ip, fp, r8, lsr #20 │ │ │ │ - strhteq r5, [fp], #-4 │ │ │ │ + rsbeq ip, fp, r0, ror #20 │ │ │ │ + rsbeq r5, fp, ip, ror #1 │ │ │ │ + rsbeq ip, fp, r8, asr #20 │ │ │ │ + ldrdeq ip, [fp], #-174 @ 0xffffff52 @ │ │ │ │ + rsbeq ip, fp, r0, lsr sl │ │ │ │ + strhteq r5, [fp], #-12 │ │ │ │ strcs fp, [r0], #-1520 @ 0xfffffa10 │ │ │ │ ldmib sp, {r0, r2, r8, sl, fp, ip, pc}^ │ │ │ │ cdp 6, 0, cr7, cr6, cr6, {0} │ │ │ │ vldr s6, [r0, #576] @ 0x240 │ │ │ │ eorsvs r7, ip, r4, lsl #22 │ │ │ │ blvs ffaec860 │ │ │ │ vqadd.s8 d22, d6, d20 │ │ │ │ @@ -292999,24 +292999,24 @@ │ │ │ │ cdp2 6, 6, cr15, cr0, cr6, {7} │ │ │ │ strtmi r4, [r1], -lr, lsl #16 │ │ │ │ @ instruction: 0xf6e64478 │ │ │ │ bfi pc, fp, (invalid: 30:23) @ │ │ │ │ bl feaeeb64 │ │ │ │ rsbseq sp, r6, r4, lsr ip │ │ │ │ @ instruction: 0x000011b8 │ │ │ │ - rsbeq ip, fp, r4, lsr #18 │ │ │ │ - ldrdeq ip, [fp], #-130 @ 0xffffff7e @ │ │ │ │ - rsbeq ip, fp, r2, lsl #17 │ │ │ │ - rsbeq ip, fp, ip, asr r8 │ │ │ │ - rsbeq ip, fp, r0, lsr r8 │ │ │ │ + rsbeq ip, fp, ip, lsr #18 │ │ │ │ + ldrdeq ip, [fp], #-138 @ 0xffffff76 @ │ │ │ │ + rsbeq ip, fp, sl, lsl #17 │ │ │ │ + rsbeq ip, fp, r4, ror #16 │ │ │ │ + rsbeq ip, fp, r8, lsr r8 │ │ │ │ rsbseq sp, r6, ip, ror sl │ │ │ │ - rsbeq ip, fp, lr, lsr #15 │ │ │ │ - rsbeq r4, fp, sl, lsr lr │ │ │ │ - mlseq fp, r4, r7, ip │ │ │ │ - rsbeq r4, fp, r0, lsr #28 │ │ │ │ + strhteq ip, [fp], #-118 @ 0xffffff8a │ │ │ │ + rsbeq r4, fp, r2, asr #28 │ │ │ │ + mlseq fp, ip, r7, ip │ │ │ │ + rsbeq r4, fp, r8, lsr #28 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ stc 12, cr5, [sp, #-512]! @ 0xfffffe00 │ │ │ │ bl fec93c30 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0x460c0fd8 │ │ │ │ strmi fp, [r5], -r2, lsl #1 │ │ │ │ mrc 6, 5, r4, cr0, cr1, {0} │ │ │ │ @@ -293123,16 +293123,16 @@ │ │ │ │ vadd.i8 d20, d0, d6 │ │ │ │ ldrbtmi r6, [r8], #-299 @ 0xfffffed5 │ │ │ │ @ instruction: 0xf6e6300c │ │ │ │ stmdami r4, {r0, r1, r5, r6, r8, sl, fp, ip, sp, lr, pc} │ │ │ │ ldrbtmi r4, [r8], #-1601 @ 0xfffff9bf │ │ │ │ cdp2 6, 1, cr15, cr14, cr6, {7} │ │ │ │ svclt 0x0000e7ed │ │ │ │ - mlseq fp, sl, r5, ip │ │ │ │ - rsbeq r4, fp, r6, lsr #24 │ │ │ │ + rsbeq ip, fp, r2, lsr #11 │ │ │ │ + rsbeq r4, fp, lr, lsr #24 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00a0f8cc │ │ │ │ ldrmi r4, [sp], -r5, ror #25 │ │ │ │ addlt r4, pc, r5, ror #23 │ │ │ │ svcls 0x0018447c │ │ │ │ @@ -293361,32 +293361,32 @@ │ │ │ │ stmdacs r1, {r2, r9, sl, lr} │ │ │ │ strb sp, [r7, ip, lsr #1] │ │ │ │ andhi pc, r0, pc, lsr #7 │ │ │ │ ... │ │ │ │ rsbseq sp, r6, r4, lsl r8 │ │ │ │ @ instruction: 0x000011b8 │ │ │ │ ldrshteq sp, [r6], #-112 @ 0xffffff90 │ │ │ │ - rsbeq ip, fp, r2, lsl r5 │ │ │ │ - mlseq fp, lr, fp, r4 │ │ │ │ - rsbeq ip, fp, lr, ror #7 │ │ │ │ - rsbeq r4, fp, sl, ror sl │ │ │ │ - ldrdeq ip, [fp], #-54 @ 0xffffffca @ │ │ │ │ - rsbeq r4, fp, r2, ror #20 │ │ │ │ - rsbeq ip, fp, ip, ror #5 │ │ │ │ - rsbeq r4, fp, r8, ror r9 │ │ │ │ - ldrdeq ip, [fp], #-32 @ 0xffffffe0 @ │ │ │ │ - rsbeq r4, fp, ip, asr r9 │ │ │ │ - strhteq ip, [fp], #-40 @ 0xffffffd8 │ │ │ │ - rsbeq r4, fp, r4, asr #18 │ │ │ │ - rsbeq ip, fp, r2, ror r2 │ │ │ │ - strdeq r4, [fp], #-142 @ 0xffffff72 @ │ │ │ │ - rsbeq ip, fp, sl, asr #4 │ │ │ │ - ldrdeq r4, [fp], #-134 @ 0xffffff7a @ │ │ │ │ - rsbeq ip, fp, lr, lsr #4 │ │ │ │ - strhteq r4, [fp], #-138 @ 0xffffff76 │ │ │ │ + rsbeq ip, fp, sl, lsl r5 │ │ │ │ + rsbeq r4, fp, r6, lsr #23 │ │ │ │ + strdeq ip, [fp], #-54 @ 0xffffffca @ │ │ │ │ + rsbeq r4, fp, r2, lsl #21 │ │ │ │ + ldrdeq ip, [fp], #-62 @ 0xffffffc2 @ │ │ │ │ + rsbeq r4, fp, sl, ror #20 │ │ │ │ + strdeq ip, [fp], #-36 @ 0xffffffdc @ │ │ │ │ + rsbeq r4, fp, r0, lsl #19 │ │ │ │ + ldrdeq ip, [fp], #-40 @ 0xffffffd8 @ │ │ │ │ + rsbeq r4, fp, r4, ror #18 │ │ │ │ + rsbeq ip, fp, r0, asr #5 │ │ │ │ + rsbeq r4, fp, ip, asr #18 │ │ │ │ + rsbeq ip, fp, sl, ror r2 │ │ │ │ + rsbeq r4, fp, r6, lsl #18 │ │ │ │ + rsbeq ip, fp, r2, asr r2 │ │ │ │ + ldrdeq r4, [fp], #-142 @ 0xffffff72 @ │ │ │ │ + rsbeq ip, fp, r6, lsr r2 │ │ │ │ + rsbeq r4, fp, r2, asr #17 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ blhi 2ecaa0 >::_M_default_append(unsigned int)@@Base+0x69edc> │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x0088f8cc │ │ │ │ addlt r4, pc, r7, asr #25 │ │ │ │ stmiami r7, {r1, r2, r9, sl, lr}^ │ │ │ │ @@ -293586,18 +293586,18 @@ │ │ │ │ smlald r6, fp, r3, r0 │ │ │ │ @ instruction: 0xffffffff │ │ │ │ @ instruction: 0xffefffff │ │ │ │ ... │ │ │ │ rsbseq sp, r6, r4, lsl r4 │ │ │ │ @ instruction: 0x000011b8 │ │ │ │ rsbseq sp, r6, r0, ror r2 │ │ │ │ - rsbeq fp, fp, r0, lsr #29 │ │ │ │ - rsbeq r4, fp, ip, lsr #10 │ │ │ │ - rsbeq fp, fp, r4, lsl #29 │ │ │ │ - rsbeq r4, fp, r0, lsl r5 │ │ │ │ + rsbeq fp, fp, r8, lsr #29 │ │ │ │ + rsbeq r4, fp, r4, lsr r5 │ │ │ │ + rsbeq fp, fp, ip, lsl #29 │ │ │ │ + rsbeq r4, fp, r8, lsl r5 │ │ │ │ blne 136d3f4 │ │ │ │ bleq fe72cfb4 │ │ │ │ ldrtmi sl, [r0], -sl, lsl #18 │ │ │ │ @ instruction: 0xf84ef3dd │ │ │ │ strmi r2, [r4], -r1, lsl #16 │ │ │ │ @ instruction: 0xf105bf08 │ │ │ │ cmnle r2, r1, lsl #16 │ │ │ │ @@ -293744,32 +293744,32 @@ │ │ │ │ ldmdami r8, {r0, r1, r3, r7, fp, ip, sp, lr, pc} │ │ │ │ ldrbtmi r4, [r8], #-1569 @ 0xfffff9df │ │ │ │ @ instruction: 0xf946f6e6 │ │ │ │ @ instruction: 0xf6dfe608 │ │ │ │ svclt 0x0000edd2 │ │ │ │ andhi pc, r0, pc, lsr #7 │ │ │ │ ... │ │ │ │ - mlseq fp, r8, sp, fp │ │ │ │ - rsbeq r4, fp, r4, lsr #8 │ │ │ │ - rsbeq fp, fp, r2, ror #26 │ │ │ │ - rsbeq r4, fp, lr, ror #7 │ │ │ │ - rsbeq fp, fp, r8, asr #26 │ │ │ │ - ldrdeq r4, [fp], #-52 @ 0xffffffcc @ │ │ │ │ - strdeq fp, [fp], #-200 @ 0xffffff38 @ │ │ │ │ - rsbeq r4, fp, r4, lsl #7 │ │ │ │ - ldrdeq fp, [fp], #-202 @ 0xffffff36 @ │ │ │ │ - strhteq fp, [fp], #-212 @ 0xffffff2c │ │ │ │ - rsbeq fp, fp, r2, lsl #25 │ │ │ │ - rsbeq r4, fp, lr, lsl #6 │ │ │ │ - rsbeq fp, fp, r2, lsr ip │ │ │ │ - strhteq r4, [fp], #-46 @ 0xffffffd2 │ │ │ │ - rsbeq fp, fp, r8, lsl ip │ │ │ │ - rsbeq r4, fp, r4, lsr #5 │ │ │ │ - rsbeq fp, fp, sl, ror #23 │ │ │ │ - rsbeq r4, fp, r6, ror r2 │ │ │ │ + rsbeq fp, fp, r0, lsr #27 │ │ │ │ + rsbeq r4, fp, ip, lsr #8 │ │ │ │ + rsbeq fp, fp, sl, ror #26 │ │ │ │ + strdeq r4, [fp], #-54 @ 0xffffffca @ │ │ │ │ + rsbeq fp, fp, r0, asr sp │ │ │ │ + ldrdeq r4, [fp], #-60 @ 0xffffffc4 @ │ │ │ │ + rsbeq fp, fp, r0, lsl #26 │ │ │ │ + rsbeq r4, fp, ip, lsl #7 │ │ │ │ + rsbeq fp, fp, r2, ror #25 │ │ │ │ + strhteq fp, [fp], #-220 @ 0xffffff24 │ │ │ │ + rsbeq fp, fp, sl, lsl #25 │ │ │ │ + rsbeq r4, fp, r6, lsl r3 │ │ │ │ + rsbeq fp, fp, sl, lsr ip │ │ │ │ + rsbeq r4, fp, r6, asr #5 │ │ │ │ + rsbeq fp, fp, r0, lsr #24 │ │ │ │ + rsbeq r4, fp, ip, lsr #5 │ │ │ │ + strdeq fp, [fp], #-178 @ 0xffffff4e @ │ │ │ │ + rsbeq r4, fp, lr, ror r2 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ blhi 46d0a4 │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x0060f8cc │ │ │ │ ldclmi 0, cr11, [r4], #588 @ 0x24c │ │ │ │ ldmibmi r4!, {r1, r2, r3, r9, sl, lr}^ │ │ │ │ @@ -294014,18 +294014,18 @@ │ │ │ │ andhi pc, r0, pc, lsr #7 │ │ │ │ @ instruction: 0xffffffff │ │ │ │ @ instruction: 0xffefffff │ │ │ │ andeq r0, r0, r0 │ │ │ │ smlawbmi lr, r0, r4, r8 │ │ │ │ rsbseq ip, r6, r0, lsl lr │ │ │ │ @ instruction: 0x000011b8 │ │ │ │ - mlseq fp, sl, fp, fp │ │ │ │ - rsbeq fp, fp, r4, lsr fp │ │ │ │ - rsbeq fp, fp, r4, asr #21 │ │ │ │ - rsbeq fp, fp, r8, lsr sl │ │ │ │ + rsbeq fp, fp, r2, lsr #23 │ │ │ │ + rsbeq fp, fp, ip, lsr fp │ │ │ │ + rsbeq fp, fp, ip, asr #21 │ │ │ │ + rsbeq fp, fp, r0, asr #20 │ │ │ │ rsbseq ip, r6, r6, ror sl │ │ │ │ @ instruction: 0xf1099b05 │ │ │ │ strbmi r0, [fp, #-2305] @ 0xfffff6ff │ │ │ │ mrcge 4, 7, APSR_nzcv, cr7, cr15, {3} │ │ │ │ blvc 3ec76c │ │ │ │ ldmdavs fp, {r2, r8, r9, fp, ip, pc} │ │ │ │ sbcle r2, r9, r0, lsl #22 │ │ │ │ @@ -294215,22 +294215,22 @@ │ │ │ │ ldc2l 6, cr15, [sl], {229} @ 0xe5 │ │ │ │ stmdbls r2, {r0, r2, r3, fp, lr} │ │ │ │ @ instruction: 0xf6e54478 │ │ │ │ blls 1f1940 │ │ │ │ svclt 0x0000e653 │ │ │ │ andhi pc, r0, pc, lsr #7 │ │ │ │ ... │ │ │ │ - ldrdeq fp, [fp], #-102 @ 0xffffff9a @ │ │ │ │ - rsbeq r3, fp, r2, ror #26 │ │ │ │ - strhteq fp, [fp], #-78 @ 0xffffffb2 │ │ │ │ - rsbeq fp, fp, ip, lsr #10 │ │ │ │ - rsbeq fp, fp, r4, lsr #9 │ │ │ │ - rsbeq r3, fp, r0, lsr fp │ │ │ │ - rsbeq fp, fp, r8, lsl #9 │ │ │ │ - rsbeq r3, fp, r4, lsl fp │ │ │ │ + ldrdeq fp, [fp], #-110 @ 0xffffff92 @ │ │ │ │ + rsbeq r3, fp, sl, ror #26 │ │ │ │ + rsbeq fp, fp, r6, asr #9 │ │ │ │ + rsbeq fp, fp, r4, lsr r5 │ │ │ │ + rsbeq fp, fp, ip, lsr #9 │ │ │ │ + rsbeq r3, fp, r8, lsr fp │ │ │ │ + mlseq fp, r0, r4, fp │ │ │ │ + rsbeq r3, fp, ip, lsl fp │ │ │ │ strbmi r9, [r0], -r7, lsl #28 │ │ │ │ vqshlu.s16 d4, d17, #10 │ │ │ │ @ instruction: 0x4631fa91 │ │ │ │ strbmi r4, [r0], -r5, lsl #12 │ │ │ │ blx fe56f198 │ │ │ │ stmdbls r8, {r0, r1, r8, r9, fp, ip, pc} │ │ │ │ blx fee03b50 │ │ │ │ @@ -294342,42 +294342,42 @@ │ │ │ │ @ instruction: 0xf6e5300c │ │ │ │ ldmdami r9, {r0, r3, r4, r6, r7, r8, r9, fp, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf6e54478 │ │ │ │ blls 1f1740 │ │ │ │ @ instruction: 0x2326e9d3 │ │ │ │ svclt 0x0000deff │ │ │ │ ... │ │ │ │ - rsbeq fp, fp, r4, lsr #7 │ │ │ │ - rsbeq r3, fp, r0, lsr sl │ │ │ │ - rsbeq fp, fp, r8, lsl #7 │ │ │ │ - rsbeq r3, fp, r4, lsl sl │ │ │ │ - rsbeq fp, fp, ip, ror #6 │ │ │ │ - ldrdeq fp, [fp], #-58 @ 0xffffffc6 @ │ │ │ │ - rsbeq fp, fp, r0, asr r3 │ │ │ │ - mlseq fp, r2, r4, fp │ │ │ │ - rsbeq fp, fp, r6, lsr r3 │ │ │ │ - rsbeq r3, fp, r2, asr #19 │ │ │ │ - rsbeq fp, fp, r8, lsl r3 │ │ │ │ - rsbeq r3, fp, r4, lsr #19 │ │ │ │ - strdeq fp, [fp], #-42 @ 0xffffffd6 @ │ │ │ │ - rsbeq r3, fp, r6, lsl #19 │ │ │ │ - rsbeq fp, fp, r6, asr #5 │ │ │ │ - rsbeq fp, fp, r8, lsl #8 │ │ │ │ - rsbeq fp, fp, r6, lsr #5 │ │ │ │ - rsbeq fp, fp, r8, ror #7 │ │ │ │ - rsbeq fp, fp, r6, lsl #5 │ │ │ │ - strdeq fp, [fp], #-36 @ 0xffffffdc @ │ │ │ │ + rsbeq fp, fp, ip, lsr #7 │ │ │ │ + rsbeq r3, fp, r8, lsr sl │ │ │ │ + mlseq fp, r0, r3, fp │ │ │ │ + rsbeq r3, fp, ip, lsl sl │ │ │ │ + rsbeq fp, fp, r4, ror r3 │ │ │ │ + rsbeq fp, fp, r2, ror #7 │ │ │ │ + rsbeq fp, fp, r8, asr r3 │ │ │ │ + mlseq fp, sl, r4, fp │ │ │ │ + rsbeq fp, fp, lr, lsr r3 │ │ │ │ + rsbeq r3, fp, sl, asr #19 │ │ │ │ + rsbeq fp, fp, r0, lsr #6 │ │ │ │ + rsbeq r3, fp, ip, lsr #19 │ │ │ │ + rsbeq fp, fp, r2, lsl #6 │ │ │ │ + rsbeq r3, fp, lr, lsl #19 │ │ │ │ + rsbeq fp, fp, lr, asr #5 │ │ │ │ + rsbeq fp, fp, r0, lsl r4 │ │ │ │ + rsbeq fp, fp, lr, lsr #5 │ │ │ │ + strdeq fp, [fp], #-48 @ 0xffffffd0 @ │ │ │ │ + rsbeq fp, fp, lr, lsl #5 │ │ │ │ + strdeq fp, [fp], #-44 @ 0xffffffd4 @ │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00a0f8cc │ │ │ │ strmi fp, [r6], -pc, lsl #1 │ │ │ │ strcs r4, [r0, #-1673] @ 0xfffff977 │ │ │ │ ldcls 6, cr4, [fp], {154} @ 0x9a │ │ │ │ - bls 896d90 │ │ │ │ + bls 896d90 │ │ │ │ ldmdbls r8, {r0, r3, r4, fp, ip, pc} │ │ │ │ smlabbls r4, r0, r6, r4 │ │ │ │ strmi r9, [r1], -r6, lsl #4 │ │ │ │ strbmi r9, [r8], -r7 │ │ │ │ andsvs r6, r5, r5, lsr #32 │ │ │ │ andls r9, r5, #28, 20 @ 0x1c000 │ │ │ │ ldrdlt pc, [r8], #-141 @ 0xffffff73 @ │ │ │ │ @@ -294538,20 +294538,20 @@ │ │ │ │ @ instruction: 0xf6429009 │ │ │ │ stmdami r9, {r1, r3, r5, r6, r7, r8, sp} │ │ │ │ andcc r4, ip, r8, ror r4 │ │ │ │ blx 13f0394 │ │ │ │ ldrbtmi r4, [r8], #-2055 @ 0xfffff7f9 │ │ │ │ blx 2f039e >::_M_default_append(unsigned int)@@Base+0x6d7da> │ │ │ │ ldr r9, [r0, r9, lsl #20] │ │ │ │ - ldrdeq sl, [fp], #-252 @ 0xffffff04 @ │ │ │ │ - rsbeq fp, fp, sl, asr #32 │ │ │ │ - rsbeq sl, fp, r0, asr #31 │ │ │ │ - rsbeq fp, fp, lr, lsr #32 │ │ │ │ - rsbeq sl, fp, r8, ror #30 │ │ │ │ - ldrdeq sl, [fp], #-246 @ 0xffffff0a @ │ │ │ │ + rsbeq sl, fp, r4, ror #31 │ │ │ │ + rsbeq fp, fp, r2, asr r0 │ │ │ │ + rsbeq sl, fp, r8, asr #31 │ │ │ │ + rsbeq fp, fp, r6, lsr r0 │ │ │ │ + rsbeq sl, fp, r0, ror pc │ │ │ │ + ldrdeq sl, [fp], #-254 @ 0xffffff02 @ │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ blhi 2edce4 >::_M_default_append(unsigned int)@@Base+0x6b120> │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x0070f8cc │ │ │ │ @ instruction: 0x469ab095 │ │ │ │ strmi r4, [r5], -r3, lsr #23 │ │ │ │ @@ -294716,20 +294716,20 @@ │ │ │ │ @ instruction: 0xf6dee791 │ │ │ │ svclt 0x0000ee3a │ │ │ │ andhi pc, r0, pc, lsr #7 │ │ │ │ ... │ │ │ │ @ instruction: 0x000011b8 │ │ │ │ rsbseq ip, r6, r8, asr #3 │ │ │ │ rsbseq ip, r6, r4, lsr #2 │ │ │ │ - strdeq sl, [fp], #-206 @ 0xffffff32 @ │ │ │ │ - rsbeq sl, fp, ip, ror #26 │ │ │ │ - ldrdeq sl, [fp], #-204 @ 0xffffff34 @ │ │ │ │ - rsbeq sl, fp, sl, asr #26 │ │ │ │ - rsbeq sl, fp, r0, asr #25 │ │ │ │ - rsbeq sl, fp, lr, lsr #26 │ │ │ │ + rsbeq sl, fp, r6, lsl #26 │ │ │ │ + rsbeq sl, fp, r4, ror sp │ │ │ │ + rsbeq sl, fp, r4, ror #25 │ │ │ │ + rsbeq sl, fp, r2, asr sp │ │ │ │ + rsbeq sl, fp, r8, asr #25 │ │ │ │ + rsbeq sl, fp, r6, lsr sp │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ blhi 36dfb0 >::_M_default_append(unsigned int)@@Base+0xeb3ec> │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x0070f8cc │ │ │ │ strcs fp, [r0], #-147 @ 0xffffff6d │ │ │ │ strmi r4, [r2], lr, lsl #12 │ │ │ │ @@ -295051,22 +295051,22 @@ │ │ │ │ svclt 0x00a8fa10 │ │ │ │ blvs 126eac0 │ │ │ │ mrc 7, 5, lr, cr4, cr15, {3} │ │ │ │ vsqrt.f64 d20, d6 │ │ │ │ svclt 0x00a8fa10 │ │ │ │ blvs 126ead0 │ │ │ │ svclt 0x0000e6c4 │ │ │ │ - rsbeq sl, fp, r8, lsl #19 │ │ │ │ - rsbeq r3, fp, r4, lsl r0 │ │ │ │ - rsbeq sl, fp, r2, lsr #16 │ │ │ │ - rsbeq r2, fp, lr, lsr #29 │ │ │ │ - rsbeq sl, fp, r2, asr #15 │ │ │ │ - rsbeq r2, fp, lr, asr #28 │ │ │ │ - rsbeq sl, fp, r2, lsl #15 │ │ │ │ - rsbeq r2, fp, lr, lsl #28 │ │ │ │ + mlseq fp, r0, r9, sl │ │ │ │ + rsbeq r3, fp, ip, lsl r0 │ │ │ │ + rsbeq sl, fp, sl, lsr #16 │ │ │ │ + strhteq r2, [fp], #-230 @ 0xffffff1a │ │ │ │ + rsbeq sl, fp, sl, asr #15 │ │ │ │ + rsbeq r2, fp, r6, asr lr │ │ │ │ + rsbeq sl, fp, sl, lsl #15 │ │ │ │ + rsbeq r2, fp, r6, lsl lr │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ blhi 26e4f4 │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00a0f8cc │ │ │ │ ldrmi fp, [lr], -fp, lsl #1 │ │ │ │ strmi r2, [r5], -r0, lsl #14 │ │ │ │ @@ -295395,35 +295395,35 @@ │ │ │ │ mvncs pc, r2, asr #12 │ │ │ │ andcc r4, ip, r8, ror r4 │ │ │ │ blx fe7710f6 │ │ │ │ ldrbtmi r4, [r8], #-2071 @ 0xfffff7e9 │ │ │ │ mrrc2 6, 14, pc, r4, cr4 @ │ │ │ │ ldrdcc pc, [ip, -r8]! │ │ │ │ svclt 0x0000deff │ │ │ │ - ldrdeq sl, [fp], #-98 @ 0xffffff9e @ │ │ │ │ - rsbeq r2, fp, ip, asr sp │ │ │ │ - rsbeq sl, fp, lr, asr r6 │ │ │ │ - rsbeq r2, fp, r6, ror #25 │ │ │ │ - rsbeq r3, fp, r0, lsl #18 │ │ │ │ - rsbeq sl, fp, r8, lsl r5 │ │ │ │ - rsbeq r2, fp, r4, lsr #23 │ │ │ │ - rsbeq sl, fp, r0, lsl #10 │ │ │ │ - rsbeq r2, fp, ip, lsl #23 │ │ │ │ - strdeq sl, [fp], #-58 @ 0xffffffc6 @ │ │ │ │ - mlseq fp, sl, r3, sl │ │ │ │ - rsbeq sl, fp, lr, ror #6 │ │ │ │ - strdeq r2, [fp], #-152 @ 0xffffff68 @ │ │ │ │ - rsbeq sl, fp, r2, asr r3 │ │ │ │ - ldrdeq r2, [fp], #-158 @ 0xffffff62 @ │ │ │ │ - ldrdeq sl, [fp], #-34 @ 0xffffffde @ │ │ │ │ - rsbeq r2, fp, lr, asr r9 │ │ │ │ - rsbeq sl, fp, r2, lsr #4 │ │ │ │ - rsbeq r2, fp, ip, lsr #17 │ │ │ │ - rsbeq sl, fp, r4, lsl #4 │ │ │ │ - rsbeq sl, fp, r2, ror r2 │ │ │ │ + ldrdeq sl, [fp], #-106 @ 0xffffff96 @ │ │ │ │ + rsbeq r2, fp, r4, ror #26 │ │ │ │ + rsbeq sl, fp, r6, ror #12 │ │ │ │ + rsbeq r2, fp, lr, ror #25 │ │ │ │ + rsbeq r3, fp, r8, lsl #18 │ │ │ │ + rsbeq sl, fp, r0, lsr #10 │ │ │ │ + rsbeq r2, fp, ip, lsr #23 │ │ │ │ + rsbeq sl, fp, r8, lsl #10 │ │ │ │ + mlseq fp, r4, fp, r2 │ │ │ │ + rsbeq sl, fp, r2, lsl #8 │ │ │ │ + rsbeq sl, fp, r2, lsr #7 │ │ │ │ + rsbeq sl, fp, r6, ror r3 │ │ │ │ + rsbeq r2, fp, r0, lsl #20 │ │ │ │ + rsbeq sl, fp, sl, asr r3 │ │ │ │ + rsbeq r2, fp, r6, ror #19 │ │ │ │ + ldrdeq sl, [fp], #-42 @ 0xffffffd6 @ │ │ │ │ + rsbeq r2, fp, r6, ror #18 │ │ │ │ + rsbeq sl, fp, sl, lsr #4 │ │ │ │ + strhteq r2, [fp], #-132 @ 0xffffff7c │ │ │ │ + rsbeq sl, fp, ip, lsl #4 │ │ │ │ + rsbeq sl, fp, sl, ror r2 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl fec8a7d0 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r3, r8, ror #31 │ │ │ │ movwcs r4, #13828 @ 0x3604 │ │ │ │ stcls 8, cr9, [r6, #-36] @ 0xffffffdc │ │ │ │ stccs 0, cr6, [r0, #-12] │ │ │ │ @@ -295483,20 +295483,20 @@ │ │ │ │ stmdami sl, {r1, r2, r6, r7, r8, r9, sl, sp, lr, pc} │ │ │ │ mvncs pc, r2, asr #12 │ │ │ │ andcc r4, ip, r8, ror r4 │ │ │ │ blx ffaf1258 │ │ │ │ ldrbtmi r4, [r8], #-2055 @ 0xfffff7f9 │ │ │ │ blx fe9f1262 │ │ │ │ svclt 0x0000e78d │ │ │ │ - ldrdeq sl, [fp], #-14 @ │ │ │ │ - rsbeq r2, fp, sl, ror #14 │ │ │ │ - strhteq sl, [fp], #-12 │ │ │ │ - rsbeq r2, fp, r8, asr #14 │ │ │ │ - rsbeq sl, fp, r0, lsr #1 │ │ │ │ - rsbeq sl, fp, lr, lsl #2 │ │ │ │ + rsbeq sl, fp, r6, ror #1 │ │ │ │ + rsbeq r2, fp, r2, ror r7 │ │ │ │ + rsbeq sl, fp, r4, asr #1 │ │ │ │ + rsbeq r2, fp, r0, asr r7 │ │ │ │ + rsbeq sl, fp, r8, lsr #1 │ │ │ │ + rsbeq sl, fp, r6, lsl r1 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00c0f8cc │ │ │ │ ldrmi fp, [pc], -r7, lsl #1 │ │ │ │ strmi r4, [r8], r6, lsl #12 │ │ │ │ ldmib sp, {r1, r4, r7, r9, sl, lr}^ │ │ │ │ @@ -295710,28 +295710,28 @@ │ │ │ │ vtst.8 d20, d0, d2 │ │ │ │ @ instruction: 0x46553197 │ │ │ │ andcc r4, ip, r8, ror r4 │ │ │ │ @ instruction: 0xf920f6e4 │ │ │ │ ldrbmi r4, [r1], -pc, lsl #16 │ │ │ │ @ instruction: 0xf6e44478 │ │ │ │ @ instruction: 0xe779f9db │ │ │ │ - rsbeq r9, fp, r4, lsr lr │ │ │ │ - rsbeq r2, fp, r6, asr #9 │ │ │ │ - strdeq r9, [fp], #-222 @ 0xffffff22 @ │ │ │ │ - rsbeq r2, fp, sl, lsl #9 │ │ │ │ - rsbeq r9, fp, ip, asr #27 │ │ │ │ - rsbeq r2, fp, r8, asr r4 │ │ │ │ - rsbeq r9, fp, r8, lsl #27 │ │ │ │ - rsbeq r2, fp, r4, lsl r4 │ │ │ │ - rsbeq r9, fp, r4, asr sp │ │ │ │ - rsbeq r2, fp, r0, ror #7 │ │ │ │ - rsbeq r9, fp, r2, lsr sp │ │ │ │ - strhteq r2, [fp], #-62 @ 0xffffffc2 │ │ │ │ - rsbeq r9, fp, r4, lsl sp │ │ │ │ - rsbeq r2, fp, r0, lsr #7 │ │ │ │ + rsbeq r9, fp, ip, lsr lr │ │ │ │ + rsbeq r2, fp, lr, asr #9 │ │ │ │ + rsbeq r9, fp, r6, lsl #28 │ │ │ │ + mlseq fp, r2, r4, r2 │ │ │ │ + ldrdeq r9, [fp], #-212 @ 0xffffff2c @ │ │ │ │ + rsbeq r2, fp, r0, ror #8 │ │ │ │ + mlseq fp, r0, sp, r9 │ │ │ │ + rsbeq r2, fp, ip, lsl r4 │ │ │ │ + rsbeq r9, fp, ip, asr sp │ │ │ │ + rsbeq r2, fp, r8, ror #7 │ │ │ │ + rsbeq r9, fp, sl, lsr sp │ │ │ │ + rsbeq r2, fp, r6, asr #7 │ │ │ │ + rsbeq r9, fp, ip, lsl sp │ │ │ │ + rsbeq r2, fp, r8, lsr #7 │ │ │ │ mvnsmi lr, #737280 @ 0xb4000 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ blhi 1eef58 │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00c8f8cc │ │ │ │ addlt r6, r5, ip, lsl #18 │ │ │ │ blhi 116f574 │ │ │ │ @@ -295820,22 +295820,22 @@ │ │ │ │ ldrbcc pc, [pc, pc, asr #32]! @ │ │ │ │ andcc r4, ip, r8, ror r4 │ │ │ │ @ instruction: 0xf846f6e4 │ │ │ │ @ instruction: 0xf04f480a │ │ │ │ ldrbtmi r3, [r8], #-511 @ 0xfffffe01 │ │ │ │ @ instruction: 0xf900f6e4 │ │ │ │ svclt 0x0000e7a2 │ │ │ │ - rsbeq r9, fp, r2, ror #23 │ │ │ │ - rsbeq r2, fp, lr, ror #4 │ │ │ │ - rsbeq r9, fp, r8, lsr #23 │ │ │ │ - rsbeq r9, fp, ip, lsl #26 │ │ │ │ - rsbeq r9, fp, lr, lsl #23 │ │ │ │ - rsbeq r2, fp, sl, lsl r2 │ │ │ │ - rsbeq r9, fp, r0, ror #22 │ │ │ │ - rsbeq r2, fp, sl, ror #3 │ │ │ │ + rsbeq r9, fp, sl, ror #23 │ │ │ │ + rsbeq r2, fp, r6, ror r2 │ │ │ │ + strhteq r9, [fp], #-176 @ 0xffffff50 │ │ │ │ + rsbeq r9, fp, r4, lsl sp │ │ │ │ + mlseq fp, r6, fp, r9 │ │ │ │ + rsbeq r2, fp, r2, lsr #4 │ │ │ │ + rsbeq r9, fp, r8, ror #22 │ │ │ │ + strdeq r2, [fp], #-18 @ 0xffffffee @ │ │ │ │ mvnsmi lr, #737280 @ 0xb4000 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00b0f8cc │ │ │ │ addlt r4, sp, lr, lsr sp │ │ │ │ strmi r4, [r4], -pc, lsl #12 │ │ │ │ @ instruction: 0x4690447d │ │ │ │ @@ -295895,22 +295895,22 @@ │ │ │ │ @ instruction: 0xf04f118d │ │ │ │ ldrbtmi r3, [r8], #-1279 @ 0xfffffb01 │ │ │ │ @ instruction: 0xf6e3300c │ │ │ │ stmdami sl, {r0, r1, r2, r3, r5, r7, r8, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ mvnscc pc, pc, asr #32 │ │ │ │ @ instruction: 0xf6e44478 │ │ │ │ strb pc, [ip, r9, ror #16] @ │ │ │ │ - rsbeq r9, fp, r8, asr fp │ │ │ │ - rsbeq r9, fp, r4, lsl #22 │ │ │ │ - rsbeq r9, fp, r4, ror sl │ │ │ │ - rsbeq r2, fp, r0, lsl #2 │ │ │ │ - rsbeq r9, fp, r0, asr sl │ │ │ │ - rsbeq lr, sl, ip, ror #21 │ │ │ │ - rsbeq r9, fp, r2, lsr sl │ │ │ │ - strhteq r2, [fp], #-12 │ │ │ │ + rsbeq r9, fp, r0, ror #22 │ │ │ │ + rsbeq r9, fp, ip, lsl #22 │ │ │ │ + rsbeq r9, fp, ip, ror sl │ │ │ │ + rsbeq r2, fp, r8, lsl #2 │ │ │ │ + rsbeq r9, fp, r8, asr sl │ │ │ │ + strdeq lr, [sl], #-164 @ 0xffffff5c @ │ │ │ │ + rsbeq r9, fp, sl, lsr sl │ │ │ │ + rsbeq r2, fp, r4, asr #1 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ blhi 1ef224 │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x0098f8cc │ │ │ │ ldrmi fp, [r1], pc, lsl #1 │ │ │ │ @ instruction: 0x21014c96 │ │ │ │ @@ -296062,36 +296062,36 @@ │ │ │ │ cdp2 6, 6, cr15, cr6, cr3, {7} │ │ │ │ ldrbtmi r4, [r8], #-2074 @ 0xfffff7e6 │ │ │ │ @ instruction: 0xff22f6e3 │ │ │ │ @ instruction: 0xf6dde765 │ │ │ │ svclt 0x0000ebae │ │ │ │ rsbseq sl, r6, ip, lsl #25 │ │ │ │ @ instruction: 0x000011b8 │ │ │ │ - ldrdeq r9, [fp], #-152 @ 0xffffff68 @ │ │ │ │ - ldrdeq r9, [fp], #-132 @ 0xffffff7c @ │ │ │ │ - rsbeq r1, fp, r0, ror #30 │ │ │ │ - strhteq r9, [fp], #-140 @ 0xffffff74 │ │ │ │ - rsbeq r1, fp, r8, asr #30 │ │ │ │ + rsbeq r9, fp, r0, ror #19 │ │ │ │ + ldrdeq r9, [fp], #-140 @ 0xffffff74 @ │ │ │ │ + rsbeq r1, fp, r8, ror #30 │ │ │ │ + rsbeq r9, fp, r4, asr #17 │ │ │ │ + rsbeq r1, fp, r0, asr pc │ │ │ │ rsbseq sl, r6, r4, asr fp │ │ │ │ - rsbeq r9, fp, r0, lsl #17 │ │ │ │ - rsbeq r1, fp, ip, lsl #30 │ │ │ │ - rsbeq r9, fp, r0, asr r8 │ │ │ │ - ldrdeq r1, [fp], #-236 @ 0xffffff14 @ │ │ │ │ - rsbeq r9, fp, r6, lsr r8 │ │ │ │ - rsbeq r1, fp, r2, asr #29 │ │ │ │ - rsbeq r9, fp, sl, lsl r8 │ │ │ │ - ldrdeq lr, [sl], #-138 @ 0xffffff76 @ │ │ │ │ - strdeq r9, [fp], #-124 @ 0xffffff84 @ │ │ │ │ - rsbeq lr, sl, ip, lsr r7 │ │ │ │ - ldrdeq r9, [fp], #-126 @ 0xffffff82 @ │ │ │ │ - ldrdeq lr, [sl], #-130 @ 0xffffff7e @ │ │ │ │ - rsbeq r9, fp, r0, asr #15 │ │ │ │ - rsbeq r1, fp, ip, asr #28 │ │ │ │ - rsbeq r9, fp, r0, lsr #15 │ │ │ │ + rsbeq r9, fp, r8, lsl #17 │ │ │ │ + rsbeq r1, fp, r4, lsl pc │ │ │ │ + rsbeq r9, fp, r8, asr r8 │ │ │ │ + rsbeq r1, fp, r4, ror #29 │ │ │ │ + rsbeq r9, fp, lr, lsr r8 │ │ │ │ + rsbeq r1, fp, sl, asr #29 │ │ │ │ + rsbeq r9, fp, r2, lsr #16 │ │ │ │ + rsbeq lr, sl, r2, ror #17 │ │ │ │ + rsbeq r9, fp, r4, lsl #16 │ │ │ │ + rsbeq lr, sl, r4, asr #14 │ │ │ │ rsbeq r9, fp, r6, ror #15 │ │ │ │ + ldrdeq lr, [sl], #-138 @ 0xffffff76 @ │ │ │ │ + rsbeq r9, fp, r8, asr #15 │ │ │ │ + rsbeq r1, fp, r4, asr lr │ │ │ │ + rsbeq r9, fp, r8, lsr #15 │ │ │ │ + rsbeq r9, fp, lr, ror #15 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ blhi 1ef4f8 │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ bleq 1b7237c │ │ │ │ stclmi 2, cr15, [ip, #-692]! @ 0xfffffd4c │ │ │ │ strmi r4, [lr], -r2, ror #25 │ │ │ │ @@ -296318,15 +296318,15 @@ │ │ │ │ vmin.s8 d4, d13, d8 │ │ │ │ ldc 13, cr4, [sp], #432 @ 0x1b0 │ │ │ │ pop {r1, r8, r9, fp, pc} │ │ │ │ svclt 0x00008ff0 │ │ │ │ ... │ │ │ │ ldrhteq sl, [r6], #-154 @ 0xffffff66 │ │ │ │ @ instruction: 0x000011b8 │ │ │ │ - rsbeq r9, fp, r0, asr #16 │ │ │ │ + rsbeq r9, fp, r8, asr #16 │ │ │ │ rsbseq sl, r6, r0, ror #12 │ │ │ │ blhi ff32fec0 │ │ │ │ blx 56ffb8 │ │ │ │ cdp 15, 11, cr11, cr0, cr8, {5} │ │ │ │ @ instruction: 0xee867b48 │ │ │ │ vmov.f64 d3, #71 @ 0x3e380000 0.1796875 │ │ │ │ vsqrt.f64 d19, d5 │ │ │ │ @@ -296491,36 +296491,36 @@ │ │ │ │ @ instruction: 0xf642481a │ │ │ │ ldrbtmi r2, [r8], #-490 @ 0xfffffe16 │ │ │ │ @ instruction: 0xf6e3300c │ │ │ │ ldmdami r8, {r0, r2, r8, r9, fp, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf6e34478 │ │ │ │ @ instruction: 0xf8dafbc1 │ │ │ │ mrcle 0, 7, r3, cr15, cr4, {6} │ │ │ │ - rsbeq r9, fp, sl, lsl #4 │ │ │ │ - rsbeq r9, fp, r8, ror r2 │ │ │ │ - strdeq r9, [fp], #-16 @ │ │ │ │ - rsbeq r1, fp, ip, ror r8 │ │ │ │ - ldrdeq r9, [fp], #-18 @ 0xffffffee @ │ │ │ │ - rsbeq r1, fp, lr, asr r8 │ │ │ │ - strhteq r9, [fp], #-20 @ 0xffffffec │ │ │ │ - rsbeq r1, fp, r0, asr #16 │ │ │ │ - mlseq fp, r6, r1, r9 │ │ │ │ - rsbeq r1, fp, r2, lsr #16 │ │ │ │ - rsbeq r9, fp, r8, ror r1 │ │ │ │ - rsbeq r1, fp, r4, lsl #16 │ │ │ │ - rsbeq r9, fp, sl, asr r1 │ │ │ │ - rsbeq r1, fp, r6, ror #15 │ │ │ │ - rsbeq r9, fp, ip, lsr r1 │ │ │ │ - rsbeq r1, fp, r8, asr #15 │ │ │ │ - rsbeq r9, fp, lr, lsl r1 │ │ │ │ - rsbeq r1, fp, sl, lsr #15 │ │ │ │ - rsbeq r9, fp, r0, lsl #2 │ │ │ │ - rsbeq r1, fp, ip, lsl #15 │ │ │ │ - ldrdeq r9, [fp], #-14 @ │ │ │ │ - rsbeq r9, fp, ip, asr #2 │ │ │ │ + rsbeq r9, fp, r2, lsl r2 │ │ │ │ + rsbeq r9, fp, r0, lsl #5 │ │ │ │ + strdeq r9, [fp], #-24 @ 0xffffffe8 @ │ │ │ │ + rsbeq r1, fp, r4, lsl #17 │ │ │ │ + ldrdeq r9, [fp], #-26 @ 0xffffffe6 @ │ │ │ │ + rsbeq r1, fp, r6, ror #16 │ │ │ │ + strhteq r9, [fp], #-28 @ 0xffffffe4 │ │ │ │ + rsbeq r1, fp, r8, asr #16 │ │ │ │ + mlseq fp, lr, r1, r9 │ │ │ │ + rsbeq r1, fp, sl, lsr #16 │ │ │ │ + rsbeq r9, fp, r0, lsl #3 │ │ │ │ + rsbeq r1, fp, ip, lsl #16 │ │ │ │ + rsbeq r9, fp, r2, ror #2 │ │ │ │ + rsbeq r1, fp, lr, ror #15 │ │ │ │ + rsbeq r9, fp, r4, asr #2 │ │ │ │ + ldrdeq r1, [fp], #-112 @ 0xffffff90 @ │ │ │ │ + rsbeq r9, fp, r6, lsr #2 │ │ │ │ + strhteq r1, [fp], #-114 @ 0xffffff8e │ │ │ │ + rsbeq r9, fp, r8, lsl #2 │ │ │ │ + mlseq fp, r4, r7, r1 │ │ │ │ + rsbeq r9, fp, r6, ror #1 │ │ │ │ + rsbeq r9, fp, r4, asr r1 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ blhi 26fbb0 │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00c0f8cc │ │ │ │ ldrmi fp, [fp], r3, lsl #1 │ │ │ │ @ instruction: 0x46054614 │ │ │ │ @@ -296733,30 +296733,30 @@ │ │ │ │ @ instruction: 0xf6e3300c │ │ │ │ ldmdami r5, {r0, r2, r5, r8, fp, ip, sp, lr, pc} │ │ │ │ ldrbtmi r4, [r8], #-1617 @ 0xfffff9af │ │ │ │ @ instruction: 0xf9e0f6e3 │ │ │ │ svclt 0x0000e6d1 │ │ │ │ andhi pc, r0, pc, lsr #7 │ │ │ │ ... │ │ │ │ - rsbeq r8, fp, ip, ror #29 │ │ │ │ - rsbeq r1, fp, r8, ror r5 │ │ │ │ - ldrdeq r8, [fp], #-226 @ 0xffffff1e @ │ │ │ │ - rsbeq r1, fp, lr, asr r5 │ │ │ │ - rsbeq r8, fp, r2, asr lr │ │ │ │ - ldrdeq r1, [fp], #-78 @ 0xffffffb2 @ │ │ │ │ - rsbeq r8, fp, r6, lsl #28 │ │ │ │ - mlseq fp, r2, r4, r1 │ │ │ │ - rsbeq r8, fp, ip, ror #27 │ │ │ │ - rsbeq r1, fp, r8, ror r4 │ │ │ │ - ldrdeq r8, [fp], #-210 @ 0xffffff2e @ │ │ │ │ - rsbeq r1, fp, lr, asr r4 │ │ │ │ - rsbeq r8, fp, r8, asr sp │ │ │ │ - rsbeq r1, fp, r4, ror #7 │ │ │ │ - rsbeq r8, fp, lr, lsl sp │ │ │ │ - rsbeq r1, fp, sl, lsr #7 │ │ │ │ + strdeq r8, [fp], #-228 @ 0xffffff1c @ │ │ │ │ + rsbeq r1, fp, r0, lsl #11 │ │ │ │ + ldrdeq r8, [fp], #-234 @ 0xffffff16 @ │ │ │ │ + rsbeq r1, fp, r6, ror #10 │ │ │ │ + rsbeq r8, fp, sl, asr lr │ │ │ │ + rsbeq r1, fp, r6, ror #9 │ │ │ │ + rsbeq r8, fp, lr, lsl #28 │ │ │ │ + mlseq fp, sl, r4, r1 │ │ │ │ + strdeq r8, [fp], #-212 @ 0xffffff2c @ │ │ │ │ + rsbeq r1, fp, r0, lsl #9 │ │ │ │ + ldrdeq r8, [fp], #-218 @ 0xffffff26 @ │ │ │ │ + rsbeq r1, fp, r6, ror #8 │ │ │ │ + rsbeq r8, fp, r0, ror #26 │ │ │ │ + rsbeq r1, fp, ip, ror #7 │ │ │ │ + rsbeq r8, fp, r6, lsr #26 │ │ │ │ + strhteq r1, [fp], #-50 @ 0xffffffce │ │ │ │ tstls r1, r8, lsr #12 │ │ │ │ mrc2 3, 0, pc, cr4, cr4, {7} │ │ │ │ blvc 37058c >::_M_default_append(unsigned int)@@Base+0xed9c8> │ │ │ │ strtmi r9, [r8], -r1, lsl #18 │ │ │ │ bleq 330338 >::_M_default_append(unsigned int)@@Base+0xad774> │ │ │ │ stc2l 3, cr15, [ip, #-1004]! @ 0xfffffc14 │ │ │ │ stmdacs r1, {r1, r7, r9, sl, lr} │ │ │ │ @@ -296779,20 +296779,20 @@ │ │ │ │ ldrbtmi r4, [r8], #-2058 @ 0xfffff7f6 │ │ │ │ @ instruction: 0xf6e3300c │ │ │ │ stmdami r9, {r0, r2, r6, r7, fp, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf6e34478 │ │ │ │ blls 1b3118 │ │ │ │ @ instruction: 0x2326e9d3 │ │ │ │ svclt 0x0000deff │ │ │ │ - mlseq fp, r6, ip, r8 │ │ │ │ - rsbeq r1, fp, r2, lsr #6 │ │ │ │ - rsbeq r8, fp, ip, ror ip │ │ │ │ - rsbeq r8, fp, sl, ror #25 │ │ │ │ - rsbeq r8, fp, lr, asr ip │ │ │ │ - rsbeq r8, fp, ip, asr #25 │ │ │ │ + mlseq fp, lr, ip, r8 │ │ │ │ + rsbeq r1, fp, sl, lsr #6 │ │ │ │ + rsbeq r8, fp, r4, lsl #25 │ │ │ │ + strdeq r8, [fp], #-194 @ 0xffffff3e @ │ │ │ │ + rsbeq r8, fp, r6, ror #24 │ │ │ │ + ldrdeq r8, [fp], #-196 @ 0xffffff3c @ │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ blhi 56fff4 │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ beq ff572e78 │ │ │ │ mrrcpl 8, 13, pc, r8, cr15 @ │ │ │ │ stclmi 2, cr15, [ip, #692] @ 0x2b4 │ │ │ │ @@ -296986,15 +296986,15 @@ │ │ │ │ bl 15ba80 │ │ │ │ strcs r0, [r0], #-1413 @ 0xfffffa7b │ │ │ │ @ instruction: 0xf850681e │ │ │ │ @ instruction: 0xf8563b04 │ │ │ │ tstlt r1, r3, lsr #32 │ │ │ │ eorcc pc, r4, r2, asr #16 │ │ │ │ addmi r3, r5, #16777216 @ 0x1000000 │ │ │ │ - blls 869630 │ │ │ │ + blls 869630 │ │ │ │ tstle r9, r3, lsr #5 │ │ │ │ ldrbmi r9, [r1], -r1, lsr #22 │ │ │ │ @ instruction: 0x46389a17 │ │ │ │ stc2l 7, cr15, [r8], #988 @ 0x3dc │ │ │ │ adcle r2, lr, r1, lsl #16 │ │ │ │ vhadd.s8 d25, d1, d12 │ │ │ │ @ instruction: 0xf8df31be │ │ │ │ @@ -297158,15 +297158,15 @@ │ │ │ │ vmov.f64 d5, #64 @ 0x3e000000 0.125 │ │ │ │ vsqrt.f64 d29, d5 │ │ │ │ vmov.i16 d31, #0 @ 0x0000 │ │ │ │ @ instruction: 0xf04f81b3 │ │ │ │ bls 4b7104 │ │ │ │ movsvs pc, #12582912 @ 0xc00000 │ │ │ │ blmi 1f0554 │ │ │ │ - blpl 870754 │ │ │ │ + blpl 870754 │ │ │ │ blvc 12b09ec │ │ │ │ blvc ff270be4 │ │ │ │ blx 570cdc │ │ │ │ sbchi pc, r9, r0, lsl #6 │ │ │ │ blhi ff2f0bf0 │ │ │ │ blx 570ce8 │ │ │ │ @ instruction: 0xeeb4d905 │ │ │ │ @@ -297583,57 +297583,57 @@ │ │ │ │ @ instruction: 0xf6e24478 │ │ │ │ blls 474494 │ │ │ │ blt 173798 │ │ │ │ ... │ │ │ │ ldrhteq r9, [r6], #-236 @ 0xffffff14 │ │ │ │ @ instruction: 0x000011b8 │ │ │ │ rsbseq r9, r6, ip, ror #28 │ │ │ │ - rsbeq r8, fp, r4, lsr #23 │ │ │ │ - rsbeq r8, fp, r0, lsl sl │ │ │ │ - rsbeq r8, fp, r6, ror #17 │ │ │ │ - rsbeq r0, fp, r0, ror pc │ │ │ │ - rsbeq r8, fp, r0, lsr #12 │ │ │ │ - rsbeq r8, fp, sl, ror r6 │ │ │ │ - strdeq r8, [fp], #-60 @ 0xffffffc4 @ │ │ │ │ - rsbeq r8, fp, r8, ror #8 │ │ │ │ - rsbeq r8, fp, r2, ror #7 │ │ │ │ - rsbeq r0, fp, sl, ror #20 │ │ │ │ - rsbeq r8, fp, r0, asr #7 │ │ │ │ - rsbeq r0, fp, r8, asr #20 │ │ │ │ - rsbeq r8, fp, r0, lsr #7 │ │ │ │ - rsbeq r8, fp, ip, lsl #8 │ │ │ │ - rsbeq r8, fp, r6, lsl r3 │ │ │ │ - rsbeq r0, fp, r0, lsr #19 │ │ │ │ - rsbeq r8, fp, r8, asr #5 │ │ │ │ - rsbeq r0, fp, r2, asr r9 │ │ │ │ - mlseq fp, r6, r4, r8 │ │ │ │ - rsbeq r8, fp, lr, asr #3 │ │ │ │ - rsbeq r0, fp, sl, asr r8 │ │ │ │ - rsbeq r8, fp, r6, lsl r1 │ │ │ │ - rsbeq r0, fp, r2, lsr #15 │ │ │ │ - strdeq r8, [fp], #-10 @ │ │ │ │ - rsbeq r0, fp, r4, lsl #15 │ │ │ │ - ldrdeq r8, [fp], #-12 @ │ │ │ │ - rsbeq r0, fp, r8, ror #14 │ │ │ │ - strhteq r8, [fp], #-12 │ │ │ │ - rsbeq r0, fp, r8, asr #14 │ │ │ │ - mlseq fp, ip, r0, r8 │ │ │ │ - rsbeq r0, fp, r8, lsr #14 │ │ │ │ - rsbeq r8, fp, ip, ror r0 │ │ │ │ - rsbeq r0, fp, r8, lsl #14 │ │ │ │ - rsbeq r8, fp, ip, asr r0 │ │ │ │ - rsbeq r0, fp, r8, ror #13 │ │ │ │ - rsbeq r8, fp, ip, lsr r0 │ │ │ │ - rsbeq r0, fp, r8, asr #13 │ │ │ │ - rsbeq r8, fp, ip, lsl r0 │ │ │ │ - rsbeq r0, fp, r8, lsr #13 │ │ │ │ - strdeq r7, [fp], #-252 @ 0xffffff04 @ │ │ │ │ - rsbeq r0, fp, r8, lsl #13 │ │ │ │ - ldrdeq r7, [fp], #-252 @ 0xffffff04 @ │ │ │ │ - rsbeq r0, fp, r8, ror #12 │ │ │ │ + rsbeq r8, fp, ip, lsr #23 │ │ │ │ + rsbeq r8, fp, r8, lsl sl │ │ │ │ + rsbeq r8, fp, lr, ror #17 │ │ │ │ + rsbeq r0, fp, r8, ror pc │ │ │ │ + rsbeq r8, fp, r8, lsr #12 │ │ │ │ + rsbeq r8, fp, r2, lsl #13 │ │ │ │ + rsbeq r8, fp, r4, lsl #8 │ │ │ │ + rsbeq r8, fp, r0, ror r4 │ │ │ │ + rsbeq r8, fp, sl, ror #7 │ │ │ │ + rsbeq r0, fp, r2, ror sl │ │ │ │ + rsbeq r8, fp, r8, asr #7 │ │ │ │ + rsbeq r0, fp, r0, asr sl │ │ │ │ + rsbeq r8, fp, r8, lsr #7 │ │ │ │ + rsbeq r8, fp, r4, lsl r4 │ │ │ │ + rsbeq r8, fp, lr, lsl r3 │ │ │ │ + rsbeq r0, fp, r8, lsr #19 │ │ │ │ + ldrdeq r8, [fp], #-32 @ 0xffffffe0 @ │ │ │ │ + rsbeq r0, fp, sl, asr r9 │ │ │ │ + mlseq fp, lr, r4, r8 │ │ │ │ + ldrdeq r8, [fp], #-22 @ 0xffffffea @ │ │ │ │ + rsbeq r0, fp, r2, ror #16 │ │ │ │ + rsbeq r8, fp, lr, lsl r1 │ │ │ │ + rsbeq r0, fp, sl, lsr #15 │ │ │ │ + rsbeq r8, fp, r2, lsl #2 │ │ │ │ + rsbeq r0, fp, ip, lsl #15 │ │ │ │ + rsbeq r8, fp, r4, ror #1 │ │ │ │ + rsbeq r0, fp, r0, ror r7 │ │ │ │ + rsbeq r8, fp, r4, asr #1 │ │ │ │ + rsbeq r0, fp, r0, asr r7 │ │ │ │ + rsbeq r8, fp, r4, lsr #1 │ │ │ │ + rsbeq r0, fp, r0, lsr r7 │ │ │ │ + rsbeq r8, fp, r4, lsl #1 │ │ │ │ + rsbeq r0, fp, r0, lsl r7 │ │ │ │ + rsbeq r8, fp, r4, rrx │ │ │ │ + strdeq r0, [fp], #-96 @ 0xffffffa0 @ │ │ │ │ + rsbeq r8, fp, r4, asr #32 │ │ │ │ + ldrdeq r0, [fp], #-96 @ 0xffffffa0 @ │ │ │ │ + rsbeq r8, fp, r4, lsr #32 │ │ │ │ + strhteq r0, [fp], #-96 @ 0xffffffa0 │ │ │ │ + rsbeq r8, fp, r4 │ │ │ │ + mlseq fp, r0, r6, r0 │ │ │ │ + rsbeq r7, fp, r4, ror #31 │ │ │ │ + rsbeq r0, fp, r0, ror r6 │ │ │ │ vhadd.s8 d25, d1, d12 │ │ │ │ stmdami r7!, {r0, r2, r3, r4, r6, r8, lr} │ │ │ │ andcc r4, ip, r8, ror r4 │ │ │ │ blx 6733f4 │ │ │ │ stmdbls ip, {r0, r2, r5, fp, lr} │ │ │ │ @ instruction: 0xf6e24478 │ │ │ │ blls 4743b4 │ │ │ │ @@ -297667,24 +297667,24 @@ │ │ │ │ stmdami lr, {r2, r5, r7, r8, ip, lr} │ │ │ │ andcc r4, ip, r8, ror r4 │ │ │ │ @ instruction: 0xf9d2f6e2 │ │ │ │ stmdbls ip, {r2, r3, fp, lr} │ │ │ │ @ instruction: 0xf6e24478 │ │ │ │ blls 474330 │ │ │ │ stmdblt lr, {r0, r1, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc}^ │ │ │ │ - strdeq r7, [fp], #-236 @ 0xffffff14 @ │ │ │ │ - rsbeq r0, fp, r8, lsl #11 │ │ │ │ - ldrdeq r7, [fp], #-236 @ 0xffffff14 @ │ │ │ │ - rsbeq r0, fp, r8, ror #10 │ │ │ │ - strhteq r7, [fp], #-232 @ 0xffffff18 │ │ │ │ - rsbeq r0, fp, r4, asr #10 │ │ │ │ - mlseq fp, r8, lr, r7 │ │ │ │ - rsbeq r0, fp, r4, lsr #10 │ │ │ │ - rsbeq r7, fp, r8, ror lr │ │ │ │ - rsbeq r0, fp, r4, lsl #10 │ │ │ │ + rsbeq r7, fp, r4, lsl #30 │ │ │ │ + mlseq fp, r0, r5, r0 │ │ │ │ + rsbeq r7, fp, r4, ror #29 │ │ │ │ + rsbeq r0, fp, r0, ror r5 │ │ │ │ + rsbeq r7, fp, r0, asr #29 │ │ │ │ + rsbeq r0, fp, ip, asr #10 │ │ │ │ + rsbeq r7, fp, r0, lsr #29 │ │ │ │ + rsbeq r0, fp, ip, lsr #10 │ │ │ │ + rsbeq r7, fp, r0, lsl #29 │ │ │ │ + rsbeq r0, fp, ip, lsl #10 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ blhi 570de8 │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ cdpeq 8, 8, cr15, cr8, cr12, {6} │ │ │ │ ldrtpl pc, [r4], #2271 @ 0x8df @ │ │ │ │ @ instruction: 0xf8dfb0c5 │ │ │ │ @@ -297985,23 +297985,23 @@ │ │ │ │ ldrbvc pc, [r0, r3, asr #13]! @ │ │ │ │ cdp 0, 11, cr6, cr0, cr12, {0} │ │ │ │ stmib r0, {r0, r1, r2, r3, r6, r8, r9, fp, ip, sp, pc}^ │ │ │ │ strt r6, [r5], r0, lsl #14 │ │ │ │ ... │ │ │ │ rsbseq r9, r6, sl, asr #1 │ │ │ │ @ instruction: 0x000011b8 │ │ │ │ - mlseq fp, lr, r0, r1 │ │ │ │ - strhteq r7, [fp], #-220 @ 0xffffff24 │ │ │ │ - strdeq r7, [fp], #-204 @ 0xffffff34 @ │ │ │ │ - strdeq r7, [fp], #-198 @ 0xffffff3a @ │ │ │ │ - rsbeq r7, fp, r0, lsr #25 │ │ │ │ - rsbeq r7, fp, r4, ror #21 │ │ │ │ - rsbeq r7, fp, r8, lsr #21 │ │ │ │ + rsbeq r1, fp, r6, lsr #1 │ │ │ │ + rsbeq r7, fp, r4, asr #27 │ │ │ │ + rsbeq r7, fp, r4, lsl #26 │ │ │ │ + strdeq r7, [fp], #-206 @ 0xffffff32 @ │ │ │ │ + rsbeq r7, fp, r8, lsr #25 │ │ │ │ + rsbeq r7, fp, ip, ror #21 │ │ │ │ + strhteq r7, [fp], #-160 @ 0xffffff60 │ │ │ │ rsbseq r8, r6, lr, asr #25 │ │ │ │ - ldrdeq r7, [fp], #-158 @ 0xffffff62 @ │ │ │ │ + rsbeq r7, fp, r6, ror #19 │ │ │ │ blcs 15cbac │ │ │ │ blls 19ed240 │ │ │ │ stmdals lr!, {r0, r1, r2, r3, r4, r5, r6, r7, r8, sp} │ │ │ │ @ instruction: 0xf6dc009a │ │ │ │ bls d705dc │ │ │ │ vldrle s4, [r6, #-0] │ │ │ │ strcs r9, [r0], #-3623 @ 0xfffff1d9 │ │ │ │ @@ -298464,26 +298464,26 @@ │ │ │ │ ldmdbls r4!, {r0, r1, r2, r7, r9, sl, sp, lr, pc} │ │ │ │ andeq lr, r2, r8, lsr #23 │ │ │ │ blle 14f2028 │ │ │ │ eorpl pc, r0, r1, asr r8 @ │ │ │ │ svclt 0x0000e6d2 │ │ │ │ andhi pc, r0, pc, lsr #7 │ │ │ │ ... │ │ │ │ - rsbeq r7, fp, ip, lsr r8 │ │ │ │ - rsbeq pc, sl, r6, asr #29 │ │ │ │ - rsbeq r7, fp, ip, lsl r8 │ │ │ │ - rsbeq pc, sl, r6, lsr #29 │ │ │ │ - rsbeq r7, fp, r0, lsl #15 │ │ │ │ - rsbeq r7, fp, r4, lsl #12 │ │ │ │ - rsbeq r7, fp, r0, lsl r4 │ │ │ │ - rsbeq r7, fp, r0, lsl #8 │ │ │ │ - ldrdeq r7, [fp], #-62 @ 0xffffffc2 @ │ │ │ │ - rsbeq r7, fp, r4, ror #6 │ │ │ │ - rsbeq r7, fp, r8, ror #5 │ │ │ │ - rsbeq pc, sl, r4, ror r9 @ │ │ │ │ + rsbeq r7, fp, r4, asr #16 │ │ │ │ + rsbeq pc, sl, lr, asr #29 │ │ │ │ + rsbeq r7, fp, r4, lsr #16 │ │ │ │ + rsbeq pc, sl, lr, lsr #29 │ │ │ │ + rsbeq r7, fp, r8, lsl #15 │ │ │ │ + rsbeq r7, fp, ip, lsl #12 │ │ │ │ + rsbeq r7, fp, r8, lsl r4 │ │ │ │ + rsbeq r7, fp, r8, lsl #8 │ │ │ │ + rsbeq r7, fp, r6, ror #7 │ │ │ │ + rsbeq r7, fp, ip, ror #6 │ │ │ │ + strdeq r7, [fp], #-32 @ 0xffffffe0 @ │ │ │ │ + rsbeq pc, sl, ip, ror r9 @ │ │ │ │ ldrdeq pc, [ip], -r8 │ │ │ │ vmax.u16 d20, d4, d25 │ │ │ │ stmdacs r0, {r0, r2, r3, r4, r6, sl, fp, ip, sp, lr, pc} │ │ │ │ ldrhi pc, [r3, #-0] │ │ │ │ ldrdeq pc, [ip], -r8 │ │ │ │ vmax.u16 d20, d4, d25 │ │ │ │ strmi pc, [r2], r9, lsl #21 │ │ │ │ @@ -298583,15 +298583,15 @@ │ │ │ │ blpl ff332200 │ │ │ │ blvs ff2b2214 │ │ │ │ blx 57230c │ │ │ │ rscshi pc, r7, r0, asr #4 │ │ │ │ blgt 1332210 │ │ │ │ smladcc r1, r8, fp, r9 │ │ │ │ @ instruction: 0xf47f429f │ │ │ │ - bls 8624ec │ │ │ │ + bls 8624ec │ │ │ │ stcls 12, cr10, [r5, #-248]! @ 0xffffff08 │ │ │ │ ldrsbls pc, [ip], #-141 @ 0xffffff73 @ │ │ │ │ ldrdlt pc, [r8], #-141 @ 0xffffff73 @ │ │ │ │ ldmib sp, {r1, r2, r5, r9, sl, fp, ip, pc}^ │ │ │ │ bcs 13d830 │ │ │ │ adchi pc, r7, r0, asr #32 │ │ │ │ @ instruction: 0x1c30e9dd │ │ │ │ @@ -298703,15 +298703,15 @@ │ │ │ │ bls d4e980 │ │ │ │ stmdbeq r1, {r0, r3, r8, ip, sp, lr, pc} │ │ │ │ ldrmi r9, [r3], #-2843 @ 0xfffff4e5 │ │ │ │ @ instruction: 0xf6bf4599 │ │ │ │ blls 7a1bac │ │ │ │ strbt r6, [lr], #-2139 @ 0xfffff7a5 │ │ │ │ ldrvc lr, [r5], #-2525 @ 0xfffff623 │ │ │ │ - blls 870564 │ │ │ │ + blls 870564 │ │ │ │ tstls ip, #67108864 @ 0x4000000 │ │ │ │ bcs 1b055c │ │ │ │ mrcge 7, 4, APSR_nzcv, cr11, cr15, {3} │ │ │ │ blls dd0ab4 │ │ │ │ biceq lr, r2, #3072 @ 0xc00 │ │ │ │ blvc 171fa0 │ │ │ │ @ instruction: 0xf5036863 │ │ │ │ @@ -298964,15 +298964,15 @@ │ │ │ │ @ instruction: 0xf1089a30 │ │ │ │ blls 7f8d40 │ │ │ │ strbmi r4, [r3, #-1043] @ 0xfffffbed │ │ │ │ blge 3f4b40 │ │ │ │ ldmdavs fp, {r0, r3, r4, r8, r9, fp, ip, pc}^ │ │ │ │ blt ff7b4d48 │ │ │ │ ldrvc lr, [r5], #-2525 @ 0xfffff623 │ │ │ │ - blls 870980 │ │ │ │ + blls 870980 │ │ │ │ tstls ip, #67108864 @ 0x4000000 │ │ │ │ bcs 1b0978 │ │ │ │ mrcge 7, 4, APSR_nzcv, cr3, cr15, {3} │ │ │ │ blls e10ecc │ │ │ │ biceq lr, r2, #3072 @ 0xc00 │ │ │ │ blvc 1723b8 │ │ │ │ @ instruction: 0xf5036863 │ │ │ │ @@ -299461,82 +299461,82 @@ │ │ │ │ mvncs pc, r2, asr #12 │ │ │ │ andcc r4, ip, r8, ror r4 │ │ │ │ blx ff375086 │ │ │ │ ldrbtmi r4, [r8], #-2118 @ 0xfffff7ba │ │ │ │ stc2 6, cr15, [r4], {224} @ 0xe0 │ │ │ │ @ instruction: 0x3181f894 │ │ │ │ svclt 0x0000deff │ │ │ │ - rsbeq r6, fp, r6, lsl #19 │ │ │ │ - rsbeq pc, sl, r8, lsl r0 @ │ │ │ │ - rsbeq r6, fp, r4, asr #15 │ │ │ │ - rsbeq lr, sl, ip, asr #28 │ │ │ │ - mlseq fp, r6, r7, r6 │ │ │ │ - rsbeq lr, sl, r0, lsr #28 │ │ │ │ - rsbeq r6, fp, sl, lsr #13 │ │ │ │ - rsbeq lr, sl, r4, lsr sp │ │ │ │ - rsbeq r6, fp, r2, lsl #13 │ │ │ │ - rsbeq r6, fp, lr, ror #13 │ │ │ │ - rsbeq r6, fp, r2, ror #12 │ │ │ │ - rsbeq lr, sl, ip, ror #25 │ │ │ │ - rsbeq r6, fp, r2, asr #12 │ │ │ │ - rsbeq lr, sl, ip, asr #25 │ │ │ │ - rsbeq r6, fp, r8, lsr #12 │ │ │ │ - strdeq r6, [fp], #-94 @ 0xffffffa2 @ │ │ │ │ - rsbeq lr, sl, sl, lsl #25 │ │ │ │ - strhteq r6, [fp], #-90 @ 0xffffffa6 │ │ │ │ - rsbeq lr, sl, r4, asr #24 │ │ │ │ - rsbeq r6, fp, r4, lsr #11 │ │ │ │ - rsbeq r6, fp, r6, lsr #10 │ │ │ │ - strhteq lr, [sl], #-178 @ 0xffffff4e │ │ │ │ - rsbeq r6, fp, r4, lsl r5 │ │ │ │ - rsbeq r6, fp, r4, lsl #10 │ │ │ │ - rsbeq r6, fp, r8, asr #9 │ │ │ │ - rsbeq lr, sl, r4, asr fp │ │ │ │ - rsbeq r6, fp, sl, lsr #9 │ │ │ │ - rsbeq lr, sl, r6, lsr fp │ │ │ │ - rsbeq r6, fp, r4, lsl #9 │ │ │ │ - rsbeq lr, sl, lr, lsl #22 │ │ │ │ - rsbeq r6, fp, ip, ror #8 │ │ │ │ - rsbeq r6, fp, r8, asr #8 │ │ │ │ - ldrdeq lr, [sl], #-162 @ 0xffffff5e @ │ │ │ │ - rsbeq r6, fp, lr, lsr #8 │ │ │ │ - strhteq lr, [sl], #-168 @ 0xffffff58 │ │ │ │ - rsbeq r6, fp, ip, lsl #8 │ │ │ │ - mlseq sl, r8, sl, lr │ │ │ │ - rsbeq r6, fp, lr, ror #7 │ │ │ │ - rsbeq lr, sl, sl, ror sl │ │ │ │ - ldrdeq r6, [fp], #-52 @ 0xffffffcc @ │ │ │ │ - rsbeq lr, sl, lr, asr sl │ │ │ │ - strhteq r6, [fp], #-58 @ 0xffffffc6 │ │ │ │ - rsbeq lr, sl, r4, asr #20 │ │ │ │ - rsbeq r6, fp, r0, lsr #7 │ │ │ │ - rsbeq lr, sl, sl, lsr #20 │ │ │ │ - rsbeq r6, fp, r6, lsl #7 │ │ │ │ - rsbeq lr, sl, r0, lsl sl │ │ │ │ - rsbeq r6, fp, ip, ror #6 │ │ │ │ - strdeq lr, [sl], #-150 @ 0xffffff6a @ │ │ │ │ - rsbeq r6, fp, r2, asr r3 │ │ │ │ - ldrdeq lr, [sl], #-156 @ 0xffffff64 @ │ │ │ │ - rsbeq r6, fp, r4, asr #6 │ │ │ │ - rsbeq r6, fp, ip, lsl r3 │ │ │ │ - rsbeq lr, sl, r8, lsr #19 │ │ │ │ - rsbeq r6, fp, r2, lsl #6 │ │ │ │ - rsbeq lr, sl, ip, lsl #19 │ │ │ │ - rsbeq r6, fp, r8, ror #5 │ │ │ │ - rsbeq lr, sl, r2, ror r9 │ │ │ │ - rsbeq r6, fp, lr, asr #5 │ │ │ │ - rsbeq lr, sl, r8, asr r9 │ │ │ │ - strhteq r6, [fp], #-36 @ 0xffffffdc │ │ │ │ - rsbeq lr, sl, lr, lsr r9 │ │ │ │ - mlseq fp, sl, r2, r6 │ │ │ │ - rsbeq lr, sl, r4, lsr #18 │ │ │ │ - rsbeq r6, fp, r0, lsl #5 │ │ │ │ - rsbeq lr, sl, sl, lsl #18 │ │ │ │ - rsbeq r6, fp, r4, ror #4 │ │ │ │ - ldrdeq r6, [fp], #-34 @ 0xffffffde @ │ │ │ │ + rsbeq r6, fp, lr, lsl #19 │ │ │ │ + rsbeq pc, sl, r0, lsr #32 │ │ │ │ + rsbeq r6, fp, ip, asr #15 │ │ │ │ + rsbeq lr, sl, r4, asr lr │ │ │ │ + mlseq fp, lr, r7, r6 │ │ │ │ + rsbeq lr, sl, r8, lsr #28 │ │ │ │ + strhteq r6, [fp], #-98 @ 0xffffff9e │ │ │ │ + rsbeq lr, sl, ip, lsr sp │ │ │ │ + rsbeq r6, fp, sl, lsl #13 │ │ │ │ + strdeq r6, [fp], #-102 @ 0xffffff9a @ │ │ │ │ + rsbeq r6, fp, sl, ror #12 │ │ │ │ + strdeq lr, [sl], #-196 @ 0xffffff3c @ │ │ │ │ + rsbeq r6, fp, sl, asr #12 │ │ │ │ + ldrdeq lr, [sl], #-196 @ 0xffffff3c @ │ │ │ │ + rsbeq r6, fp, r0, lsr r6 │ │ │ │ + rsbeq r6, fp, r6, lsl #12 │ │ │ │ + mlseq sl, r2, ip, lr │ │ │ │ + rsbeq r6, fp, r2, asr #11 │ │ │ │ + rsbeq lr, sl, ip, asr #24 │ │ │ │ + rsbeq r6, fp, ip, lsr #11 │ │ │ │ + rsbeq r6, fp, lr, lsr #10 │ │ │ │ + strhteq lr, [sl], #-186 @ 0xffffff46 │ │ │ │ + rsbeq r6, fp, ip, lsl r5 │ │ │ │ + rsbeq r6, fp, ip, lsl #10 │ │ │ │ + ldrdeq r6, [fp], #-64 @ 0xffffffc0 @ │ │ │ │ + rsbeq lr, sl, ip, asr fp │ │ │ │ + strhteq r6, [fp], #-66 @ 0xffffffbe │ │ │ │ + rsbeq lr, sl, lr, lsr fp │ │ │ │ + rsbeq r6, fp, ip, lsl #9 │ │ │ │ + rsbeq lr, sl, r6, lsl fp │ │ │ │ + rsbeq r6, fp, r4, ror r4 │ │ │ │ + rsbeq r6, fp, r0, asr r4 │ │ │ │ + ldrdeq lr, [sl], #-170 @ 0xffffff56 @ │ │ │ │ + rsbeq r6, fp, r6, lsr r4 │ │ │ │ + rsbeq lr, sl, r0, asr #21 │ │ │ │ + rsbeq r6, fp, r4, lsl r4 │ │ │ │ + rsbeq lr, sl, r0, lsr #21 │ │ │ │ + strdeq r6, [fp], #-54 @ 0xffffffca @ │ │ │ │ + rsbeq lr, sl, r2, lsl #21 │ │ │ │ + ldrdeq r6, [fp], #-60 @ 0xffffffc4 @ │ │ │ │ + rsbeq lr, sl, r6, ror #20 │ │ │ │ + rsbeq r6, fp, r2, asr #7 │ │ │ │ + rsbeq lr, sl, ip, asr #20 │ │ │ │ + rsbeq r6, fp, r8, lsr #7 │ │ │ │ + rsbeq lr, sl, r2, lsr sl │ │ │ │ + rsbeq r6, fp, lr, lsl #7 │ │ │ │ + rsbeq lr, sl, r8, lsl sl │ │ │ │ + rsbeq r6, fp, r4, ror r3 │ │ │ │ + strdeq lr, [sl], #-158 @ 0xffffff62 @ │ │ │ │ + rsbeq r6, fp, sl, asr r3 │ │ │ │ + rsbeq lr, sl, r4, ror #19 │ │ │ │ + rsbeq r6, fp, ip, asr #6 │ │ │ │ + rsbeq r6, fp, r4, lsr #6 │ │ │ │ + strhteq lr, [sl], #-144 @ 0xffffff70 │ │ │ │ + rsbeq r6, fp, sl, lsl #6 │ │ │ │ + mlseq sl, r4, r9, lr │ │ │ │ + strdeq r6, [fp], #-32 @ 0xffffffe0 @ │ │ │ │ + rsbeq lr, sl, sl, ror r9 │ │ │ │ + ldrdeq r6, [fp], #-38 @ 0xffffffda @ │ │ │ │ + rsbeq lr, sl, r0, ror #18 │ │ │ │ + strhteq r6, [fp], #-44 @ 0xffffffd4 │ │ │ │ + rsbeq lr, sl, r6, asr #18 │ │ │ │ + rsbeq r6, fp, r2, lsr #5 │ │ │ │ + rsbeq lr, sl, ip, lsr #18 │ │ │ │ + rsbeq r6, fp, r8, lsl #5 │ │ │ │ + rsbeq lr, sl, r2, lsl r9 │ │ │ │ + rsbeq r6, fp, ip, ror #4 │ │ │ │ + ldrdeq r6, [fp], #-42 @ 0xffffffd6 @ │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x0088f8cc │ │ │ │ strbtmi pc, [ip], #2271 @ 0x8df @ │ │ │ │ @ instruction: 0xf8df460f │ │ │ │ addslt r1, r5, ip, ror #9 │ │ │ │ @@ -299661,15 +299661,15 @@ │ │ │ │ stmdaeq r4, {r3, r5, r7, r8, ip, sp, lr, pc} │ │ │ │ stmdbeq r0, {r0, r1, r2, r3, r6, ip, sp, lr, pc} │ │ │ │ and r4, r3, r3, lsr #13 │ │ │ │ stmdbeq r1, {r0, r3, r8, ip, sp, lr, pc} │ │ │ │ stcle 5, cr4, [r1, #-808]! @ 0xfffffcd8 │ │ │ │ svcmi 0x0004f858 │ │ │ │ strtmi r9, [r1], -lr, lsl #16 │ │ │ │ - blx 874586 │ │ │ │ + blx 874586 │ │ │ │ mvnsle r2, r0, lsl #16 │ │ │ │ ldrbmi r9, [sl], -lr, lsl #16 │ │ │ │ vmax.u16 d20, d3, d17 │ │ │ │ stmdacs r1, {r0, r2, fp, ip, sp, lr, pc} │ │ │ │ sbcshi pc, r1, r0, asr #32 │ │ │ │ @ instruction: 0xf8439b11 │ │ │ │ @ instruction: 0xf10b402b │ │ │ │ @@ -299851,43 +299851,43 @@ │ │ │ │ @ instruction: 0xf8c0f6e0 │ │ │ │ @ instruction: 0xf04f4821 │ │ │ │ ldrbtmi r3, [r8], #-511 @ 0xfffffe01 │ │ │ │ @ instruction: 0xf97af6e0 │ │ │ │ svclt 0x0000e6d6 │ │ │ │ ldrsbteq r7, [r6], #-48 @ 0xffffffd0 │ │ │ │ @ instruction: 0x000011b8 │ │ │ │ - rsbeq r6, fp, ip, lsr #1 │ │ │ │ - rsbeq lr, sl, r6, lsr r7 │ │ │ │ + strhteq r6, [fp], #-4 │ │ │ │ + rsbeq lr, sl, lr, lsr r7 │ │ │ │ rsbseq r7, r6, r0, asr #6 │ │ │ │ - rsbeq r6, fp, r6, rrx │ │ │ │ - strdeq r5, [fp], #-242 @ 0xffffff0e @ │ │ │ │ - rsbeq lr, sl, lr, ror r6 │ │ │ │ - rsbeq r5, fp, ip, ror #31 │ │ │ │ - rsbeq r5, fp, r4, asr #31 │ │ │ │ - rsbeq r5, fp, sl, ror #30 │ │ │ │ - strdeq lr, [sl], #-86 @ 0xffffffaa @ │ │ │ │ - rsbeq r5, fp, r2, lsl #30 │ │ │ │ - rsbeq r5, fp, r0, ror pc │ │ │ │ - strdeq r5, [fp], #-230 @ 0xffffff1a @ │ │ │ │ - rsbeq r5, fp, r4, lsr #29 │ │ │ │ - rsbeq lr, sl, lr, lsr #10 │ │ │ │ - mlseq fp, r4, lr, r5 │ │ │ │ - rsbeq r5, fp, r0, asr lr │ │ │ │ - rsbeq r5, fp, sl, ror #26 │ │ │ │ - strdeq lr, [sl], #-54 @ 0xffffffca @ │ │ │ │ - rsbeq r5, fp, r0, asr sp │ │ │ │ - ldrdeq lr, [sl], #-58 @ 0xffffffc6 @ │ │ │ │ - strhteq r5, [fp], #-206 @ 0xffffff32 │ │ │ │ - rsbeq lr, sl, sl, asr #6 │ │ │ │ - rsbeq r5, fp, ip, lsl #25 │ │ │ │ - rsbeq lr, sl, r6, lsl r3 │ │ │ │ - rsbeq r5, fp, lr, ror #24 │ │ │ │ - strdeq lr, [sl], #-40 @ 0xffffffd8 @ │ │ │ │ - rsbeq r5, fp, r4, asr ip │ │ │ │ - ldrdeq lr, [sl], #-46 @ 0xffffffd2 @ │ │ │ │ + rsbeq r6, fp, lr, rrx │ │ │ │ + strdeq r5, [fp], #-250 @ 0xffffff06 @ │ │ │ │ + rsbeq lr, sl, r6, lsl #13 │ │ │ │ + strdeq r5, [fp], #-244 @ 0xffffff0c @ │ │ │ │ + rsbeq r5, fp, ip, asr #31 │ │ │ │ + rsbeq r5, fp, r2, ror pc │ │ │ │ + strdeq lr, [sl], #-94 @ 0xffffffa2 @ │ │ │ │ + rsbeq r5, fp, sl, lsl #30 │ │ │ │ + rsbeq r5, fp, r8, ror pc │ │ │ │ + strdeq r5, [fp], #-238 @ 0xffffff12 @ │ │ │ │ + rsbeq r5, fp, ip, lsr #29 │ │ │ │ + rsbeq lr, sl, r6, lsr r5 │ │ │ │ + mlseq fp, ip, lr, r5 │ │ │ │ + rsbeq r5, fp, r8, asr lr │ │ │ │ + rsbeq r5, fp, r2, ror sp │ │ │ │ + strdeq lr, [sl], #-62 @ 0xffffffc2 @ │ │ │ │ + rsbeq r5, fp, r8, asr sp │ │ │ │ + rsbeq lr, sl, r2, ror #7 │ │ │ │ + rsbeq r5, fp, r6, asr #25 │ │ │ │ + rsbeq lr, sl, r2, asr r3 │ │ │ │ + mlseq fp, r4, ip, r5 │ │ │ │ + rsbeq lr, sl, lr, lsl r3 │ │ │ │ + rsbeq r5, fp, r6, ror ip │ │ │ │ + rsbeq lr, sl, r0, lsl #6 │ │ │ │ + rsbeq r5, fp, ip, asr ip │ │ │ │ + rsbeq lr, sl, r6, ror #5 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ blhi 273060 │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x0060f8cc │ │ │ │ addslt r4, fp, sp, asr #27 │ │ │ │ ldrbtmi r4, [sp], #-3277 @ 0xfffff333 │ │ │ │ @@ -300261,32 +300261,32 @@ │ │ │ │ ldrbtmi r4, [r8], #-2070 @ 0xfffff7ea │ │ │ │ @ instruction: 0xf6df300c │ │ │ │ ldmdami r5, {r0, r1, r2, r7, r8, sl, fp, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf6df4478 │ │ │ │ bls 2b7a9c >::_M_default_append(unsigned int)@@Base+0x34ed8> │ │ │ │ @ instruction: 0x2326e9d2 │ │ │ │ svclt 0x0000deff │ │ │ │ - rsbeq r5, fp, r6, lsr #15 │ │ │ │ - rsbeq sp, sl, r2, lsr lr │ │ │ │ - rsbeq r5, fp, lr, lsl #15 │ │ │ │ - rsbeq sp, sl, sl, lsl lr │ │ │ │ - rsbeq r5, fp, r6, ror r7 │ │ │ │ - rsbeq sp, sl, r2, lsl #28 │ │ │ │ - ldrdeq r5, [fp], #-100 @ 0xffffff9c @ │ │ │ │ - rsbeq sp, sl, r0, ror #26 │ │ │ │ - strhteq r5, [fp], #-104 @ 0xffffff98 │ │ │ │ - rsbeq sp, sl, r4, asr #26 │ │ │ │ - rsbeq r5, fp, r8, lsr r6 │ │ │ │ - rsbeq sp, sl, r4, asr #25 │ │ │ │ - rsbeq r5, fp, ip, lsl r6 │ │ │ │ - rsbeq sp, sl, r8, lsr #25 │ │ │ │ - rsbeq r5, fp, r2, lsl #12 │ │ │ │ - rsbeq sp, sl, lr, lsl #25 │ │ │ │ - rsbeq r5, fp, r2, ror #11 │ │ │ │ - rsbeq r5, fp, r0, asr r6 │ │ │ │ + rsbeq r5, fp, lr, lsr #15 │ │ │ │ + rsbeq sp, sl, sl, lsr lr │ │ │ │ + mlseq fp, r6, r7, r5 │ │ │ │ + rsbeq sp, sl, r2, lsr #28 │ │ │ │ + rsbeq r5, fp, lr, ror r7 │ │ │ │ + rsbeq sp, sl, sl, lsl #28 │ │ │ │ + ldrdeq r5, [fp], #-108 @ 0xffffff94 @ │ │ │ │ + rsbeq sp, sl, r8, ror #26 │ │ │ │ + rsbeq r5, fp, r0, asr #13 │ │ │ │ + rsbeq sp, sl, ip, asr #26 │ │ │ │ + rsbeq r5, fp, r0, asr #12 │ │ │ │ + rsbeq sp, sl, ip, asr #25 │ │ │ │ + rsbeq r5, fp, r4, lsr #12 │ │ │ │ + strhteq sp, [sl], #-192 @ 0xffffff40 │ │ │ │ + rsbeq r5, fp, sl, lsl #12 │ │ │ │ + mlseq sl, r6, ip, sp │ │ │ │ + rsbeq r5, fp, sl, ror #11 │ │ │ │ + rsbeq r5, fp, r8, asr r6 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ blhi 2f36a0 >::_M_default_append(unsigned int)@@Base+0x70adc> │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x0020f8cc │ │ │ │ @ instruction: 0x5734f8df │ │ │ │ @ instruction: 0xf8dfb0a9 │ │ │ │ @@ -300664,15 +300664,15 @@ │ │ │ │ @ instruction: 0xf77ffa10 │ │ │ │ cdp 14, 11, cr10, cr1, cr9, {6} │ │ │ │ movwcs r0, #2881 @ 0xb41 │ │ │ │ stmib sp, {r0, r2, r5, r8, fp, sp, pc}^ │ │ │ │ cdp 3, 11, cr3, cr0, cr0, {0} │ │ │ │ movwcs r1, #6982 @ 0x1b46 │ │ │ │ movwls r4, #9802 @ 0x264a │ │ │ │ - blls 88a0a8 │ │ │ │ + blls 88a0a8 │ │ │ │ blpl 773e20 │ │ │ │ vsra.u32 d25, d11, #22 │ │ │ │ ldc 14, cr15, [sp, #388] @ 0x184 │ │ │ │ stmdacs r1, {r3, r4, r8, r9, fp, ip, lr} │ │ │ │ mcrge 4, 4, pc, cr1, cr15, {1} @ │ │ │ │ @ instruction: 0xf641900f │ │ │ │ ldmdami r2, {r1, r2, r4, r5, r6, r7, r8, ip, sp}^ │ │ │ │ @@ -300749,24 +300749,24 @@ │ │ │ │ andeq r0, r0, r0 │ │ │ │ addmi r4, pc, r0 │ │ │ │ ... │ │ │ │ rsbseq r6, r6, r0, lsl r8 │ │ │ │ @ instruction: 0x000011b8 │ │ │ │ rsbseq r6, r6, r8, lsl #16 │ │ │ │ rsbseq r6, r6, r8, ror #15 │ │ │ │ - rsbeq r3, sp, r4, ror #24 │ │ │ │ - rsbeq r3, sp, sl, asr ip │ │ │ │ - rsbeq r5, fp, r0, lsr #3 │ │ │ │ - rsbeq r5, fp, r2, lsl #3 │ │ │ │ - rsbeq r4, fp, ip, asr pc │ │ │ │ - rsbeq sp, sl, r8, ror #11 │ │ │ │ - rsbeq r4, fp, r0, asr #30 │ │ │ │ - rsbeq sp, sl, ip, asr #11 │ │ │ │ - ldrdeq r4, [fp], #-226 @ 0xffffff1e @ │ │ │ │ - rsbeq sp, sl, lr, asr r5 │ │ │ │ + rsbeq r3, sp, ip, ror #24 │ │ │ │ + rsbeq r3, sp, r2, ror #24 │ │ │ │ + rsbeq r5, fp, r8, lsr #3 │ │ │ │ + rsbeq r5, fp, sl, lsl #3 │ │ │ │ + rsbeq r4, fp, r4, ror #30 │ │ │ │ + strdeq sp, [sl], #-80 @ 0xffffffb0 @ │ │ │ │ + rsbeq r4, fp, r8, asr #30 │ │ │ │ + ldrdeq sp, [sl], #-84 @ 0xffffffac @ │ │ │ │ + ldrdeq r4, [fp], #-234 @ 0xffffff16 @ │ │ │ │ + rsbeq sp, sl, r6, ror #10 │ │ │ │ @ instruction: 0x46349d16 │ │ │ │ vrsubhn.i64 d20, q6, q8 │ │ │ │ blmi ff637e04 │ │ │ │ @ instruction: 0xf641990f │ │ │ │ ldrbtmi r2, [fp], #-652 @ 0xfffffd74 │ │ │ │ andcs r9, r4, #0, 4 │ │ │ │ @ instruction: 0xf6dd930f │ │ │ │ @@ -300973,44 +300973,44 @@ │ │ │ │ tstpmi pc, r1, asr #12 @ p-variant is OBSOLETE │ │ │ │ ldrbtmi r4, [r8], #-2081 @ 0xfffff7df │ │ │ │ @ instruction: 0xf6de300c │ │ │ │ stmdami r0!, {r0, r1, r4, r5, r6, r7, r8, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ ldrbtmi r9, [r8], #-2319 @ 0xfffff6f1 │ │ │ │ @ instruction: 0xf8aef6df │ │ │ │ str r9, [sp, #2575]! @ 0xa0f │ │ │ │ - rsbeq r4, fp, r2, lsl #28 │ │ │ │ + rsbeq r4, fp, sl, lsl #28 │ │ │ │ andeq r1, r0, r4, lsr r4 │ │ │ │ andeq r1, r0, r4, lsr r0 │ │ │ │ andeq r0, r0, r8, lsl fp │ │ │ │ andeq r0, r0, r8, lsr #25 │ │ │ │ @ instruction: 0xffff83b3 │ │ │ │ - rsbeq r4, fp, r2, lsr #25 │ │ │ │ - rsbeq sp, sl, lr, lsr #6 │ │ │ │ - rsbeq r4, fp, lr, ror ip │ │ │ │ - rsbeq r4, fp, ip, ror #25 │ │ │ │ - rsbeq r4, fp, r4, ror #24 │ │ │ │ - strdeq sp, [sl], #-38 @ 0xffffffda @ │ │ │ │ - rsbeq r4, fp, r8, lsr #24 │ │ │ │ - strhteq sp, [sl], #-36 @ 0xffffffdc │ │ │ │ - rsbeq r4, fp, sl, lsl #24 │ │ │ │ - mlseq sl, r6, r2, sp │ │ │ │ - rsbeq r4, fp, ip, ror #23 │ │ │ │ - rsbeq sp, sl, r8, ror r2 │ │ │ │ - rsbeq r4, fp, lr, asr #23 │ │ │ │ - rsbeq sp, sl, sl, asr r2 │ │ │ │ - rsbeq r4, fp, r6, ror fp │ │ │ │ - rsbeq sp, sl, r2, lsl #4 │ │ │ │ - rsbeq r4, fp, r8, asr fp │ │ │ │ - rsbeq sp, sl, r4, ror #3 │ │ │ │ - rsbeq r4, fp, sl, lsr fp │ │ │ │ - rsbeq r4, fp, ip, ror ip │ │ │ │ - rsbeq r4, fp, r6, lsl fp │ │ │ │ - rsbeq r4, fp, r8, asr ip │ │ │ │ - strhteq r4, [fp], #-170 @ 0xffffff56 │ │ │ │ - rsbeq sp, sl, r6, asr #2 │ │ │ │ + rsbeq r4, fp, sl, lsr #25 │ │ │ │ + rsbeq sp, sl, r6, lsr r3 │ │ │ │ + rsbeq r4, fp, r6, lsl #25 │ │ │ │ + strdeq r4, [fp], #-196 @ 0xffffff3c @ │ │ │ │ + rsbeq r4, fp, ip, ror #24 │ │ │ │ + strdeq sp, [sl], #-46 @ 0xffffffd2 @ │ │ │ │ + rsbeq r4, fp, r0, lsr ip │ │ │ │ + strhteq sp, [sl], #-44 @ 0xffffffd4 │ │ │ │ + rsbeq r4, fp, r2, lsl ip │ │ │ │ + mlseq sl, lr, r2, sp │ │ │ │ + strdeq r4, [fp], #-180 @ 0xffffff4c @ │ │ │ │ + rsbeq sp, sl, r0, lsl #5 │ │ │ │ + ldrdeq r4, [fp], #-182 @ 0xffffff4a @ │ │ │ │ + rsbeq sp, sl, r2, ror #4 │ │ │ │ + rsbeq r4, fp, lr, ror fp │ │ │ │ + rsbeq sp, sl, sl, lsl #4 │ │ │ │ + rsbeq r4, fp, r0, ror #22 │ │ │ │ + rsbeq sp, sl, ip, ror #3 │ │ │ │ + rsbeq r4, fp, r2, asr #22 │ │ │ │ + rsbeq r4, fp, r4, lsl #25 │ │ │ │ + rsbeq r4, fp, lr, lsl fp │ │ │ │ + rsbeq r4, fp, r0, ror #24 │ │ │ │ + rsbeq r4, fp, r2, asr #21 │ │ │ │ + rsbeq sp, sl, lr, asr #2 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ bl fec8ff3c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r5, r8, ror #31 │ │ │ │ bls 34a798 >::_M_default_append(unsigned int)@@Base+0xc7bd4> │ │ │ │ @ instruction: 0xf8cd9201 │ │ │ │ bls 328d50 >::_M_default_append(unsigned int)@@Base+0xa618c> │ │ │ │ @@ -301023,16 +301023,16 @@ │ │ │ │ andcc r4, ip, r8, ror r4 │ │ │ │ @ instruction: 0xff92f6de │ │ │ │ stmdbls r3, {r0, r2, fp, lr} │ │ │ │ @ instruction: 0xf6df4478 │ │ │ │ blls 236eb0 │ │ │ │ andlt r4, r5, r8, lsl r6 │ │ │ │ svclt 0x0000bd00 │ │ │ │ - strdeq r4, [fp], #-152 @ 0xffffff68 @ │ │ │ │ - rsbeq sp, sl, r4, lsl #1 │ │ │ │ + rsbeq r4, fp, r0, lsl #20 │ │ │ │ + rsbeq sp, sl, ip, lsl #1 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ bl fec8ff94 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r5, r8, ror #31 │ │ │ │ bls 30a7f0 >::_M_default_append(unsigned int)@@Base+0x87c2c> │ │ │ │ andcs r9, r0, #268435456 @ 0x10000000 │ │ │ │ andgt pc, r0, sp, asr #17 │ │ │ │ @@ -301045,16 +301045,16 @@ │ │ │ │ andcc r4, ip, r8, ror r4 │ │ │ │ @ instruction: 0xff66f6de │ │ │ │ stmdbls r3, {r0, r2, fp, lr} │ │ │ │ @ instruction: 0xf6df4478 │ │ │ │ blls 236e58 │ │ │ │ andlt r4, r5, r8, lsl r6 │ │ │ │ svclt 0x0000bd00 │ │ │ │ - rsbeq r4, fp, r0, lsr #19 │ │ │ │ - rsbeq sp, sl, ip, lsr #32 │ │ │ │ + rsbeq r4, fp, r8, lsr #19 │ │ │ │ + rsbeq sp, sl, r4, lsr r0 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl fec8ffec │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fb8 │ │ │ │ addlt r2, lr, r0, lsr #25 │ │ │ │ ldccc 8, cr15, [ip], {223} @ 0xdf │ │ │ │ ldrbtmi r4, [sl], #-1542 @ 0xfffff9fa │ │ │ │ @@ -301861,192 +301861,192 @@ │ │ │ │ svcvc 0x00efffff │ │ │ │ @ instruction: 0xffffffff │ │ │ │ @ instruction: 0xffefffff │ │ │ │ teqcc r3, #-872415232 @ 0xcc000000 │ │ │ │ svclt 0x00e33333 │ │ │ │ rsbseq r5, r6, r2, lsl ip │ │ │ │ @ instruction: 0x000011b8 │ │ │ │ - rsbeq r4, fp, r0, ror #18 │ │ │ │ - rsbeq r4, fp, sl, ror #18 │ │ │ │ + rsbeq r4, fp, r8, ror #18 │ │ │ │ + rsbeq r4, fp, r2, ror r9 │ │ │ │ @ instruction: 0xffff4bbd │ │ │ │ - strdeq r4, [fp], #-168 @ 0xffffff58 @ │ │ │ │ + rsbeq r4, fp, r0, lsl #22 │ │ │ │ @ instruction: 0xffff489d │ │ │ │ @ instruction: 0xffff4991 │ │ │ │ @ instruction: 0x00005db5 │ │ │ │ muleq r0, r9, sl │ │ │ │ - rsbeq r4, fp, r8, lsl #22 │ │ │ │ - rsbeq r4, fp, r4, lsl #17 │ │ │ │ - rsbeq ip, sl, lr, lsl #30 │ │ │ │ + rsbeq r4, fp, r0, lsl fp │ │ │ │ + rsbeq r4, fp, ip, lsl #17 │ │ │ │ + rsbeq ip, sl, r6, lsl pc │ │ │ │ rsbseq r5, r6, r8, lsl fp │ │ │ │ ldrdeq r1, [r0], -sp │ │ │ │ andeq r1, r0, fp, ror #2 │ │ │ │ @ instruction: 0xffff465f │ │ │ │ - rsbeq r4, fp, sl, lsl r8 │ │ │ │ - rsbeq ip, sl, r4, lsr #29 │ │ │ │ - strdeq r4, [fp], #-124 @ 0xffffff84 @ │ │ │ │ - rsbeq ip, sl, r6, lsl #29 │ │ │ │ - ldrdeq r4, [fp], #-126 @ 0xffffff82 @ │ │ │ │ - rsbeq ip, sl, r8, ror #28 │ │ │ │ + rsbeq r4, fp, r2, lsr #16 │ │ │ │ + rsbeq ip, sl, ip, lsr #29 │ │ │ │ + rsbeq r4, fp, r4, lsl #16 │ │ │ │ + rsbeq ip, sl, lr, lsl #29 │ │ │ │ + rsbeq r4, fp, r6, ror #15 │ │ │ │ + rsbeq ip, sl, r0, ror lr │ │ │ │ @ instruction: 0xffff8c41 │ │ │ │ @ instruction: 0xffff7e0d │ │ │ │ - mlseq fp, r8, r7, r4 │ │ │ │ - rsbeq ip, sl, r2, lsr #28 │ │ │ │ - rsbeq r4, fp, sl, ror r7 │ │ │ │ - rsbeq ip, sl, r4, lsl #28 │ │ │ │ + rsbeq r4, fp, r0, lsr #15 │ │ │ │ + rsbeq ip, sl, sl, lsr #28 │ │ │ │ + rsbeq r4, fp, r2, lsl #15 │ │ │ │ + rsbeq ip, sl, ip, lsl #28 │ │ │ │ @ instruction: 0xffffa02d │ │ │ │ - rsbeq r4, fp, r8, asr #14 │ │ │ │ - ldrdeq ip, [sl], #-210 @ 0xffffff2e @ │ │ │ │ + rsbeq r4, fp, r0, asr r7 │ │ │ │ + ldrdeq ip, [sl], #-218 @ 0xffffff26 @ │ │ │ │ @ instruction: 0xffff44cb │ │ │ │ - rsbeq r4, fp, r6, lsl r7 │ │ │ │ - rsbeq ip, sl, r0, lsr #27 │ │ │ │ + rsbeq r4, fp, lr, lsl r7 │ │ │ │ + rsbeq ip, sl, r8, lsr #27 │ │ │ │ @ instruction: 0xffff4699 │ │ │ │ - rsbeq r4, fp, r4, ror #13 │ │ │ │ - rsbeq ip, sl, lr, ror #26 │ │ │ │ - rsbeq r4, fp, r2, asr #13 │ │ │ │ - rsbeq ip, sl, sl, asr #26 │ │ │ │ - mlseq fp, lr, r6, r4 │ │ │ │ - ldrdeq r4, [fp], #-130 @ 0xffffff7e @ │ │ │ │ + rsbeq r4, fp, ip, ror #13 │ │ │ │ + rsbeq ip, sl, r6, ror sp │ │ │ │ + rsbeq r4, fp, sl, asr #13 │ │ │ │ + rsbeq ip, sl, r2, asr sp │ │ │ │ + rsbeq r4, fp, r6, lsr #13 │ │ │ │ + ldrdeq r4, [fp], #-138 @ 0xffffff76 @ │ │ │ │ @ instruction: 0xffff374b │ │ │ │ - rsbeq r4, fp, lr, ror #12 │ │ │ │ - strdeq ip, [sl], #-200 @ 0xffffff38 @ │ │ │ │ + rsbeq r4, fp, r6, ror r6 │ │ │ │ + rsbeq ip, sl, r0, lsl #26 │ │ │ │ @ instruction: 0xffff71b9 │ │ │ │ - rsbeq r4, fp, ip, lsr r6 │ │ │ │ - rsbeq ip, sl, r6, asr #25 │ │ │ │ + rsbeq r4, fp, r4, asr #12 │ │ │ │ + rsbeq ip, sl, lr, asr #25 │ │ │ │ @ instruction: 0xffffac1f │ │ │ │ - rsbeq r4, fp, sl, lsl #12 │ │ │ │ - mlseq sl, r4, ip, ip │ │ │ │ + rsbeq r4, fp, r2, lsl r6 │ │ │ │ + mlseq sl, ip, ip, ip │ │ │ │ ldrdeq r1, [r0], -r7 │ │ │ │ - rsbeq r4, fp, ip, asr #11 │ │ │ │ - rsbeq ip, sl, r6, asr ip │ │ │ │ + ldrdeq r4, [fp], #-84 @ 0xffffffac @ │ │ │ │ + rsbeq ip, sl, lr, asr ip │ │ │ │ @ instruction: 0xffff427b │ │ │ │ - mlseq fp, sl, r5, r4 │ │ │ │ - rsbeq ip, sl, r4, lsr #24 │ │ │ │ + rsbeq r4, fp, r2, lsr #11 │ │ │ │ + rsbeq ip, sl, ip, lsr #24 │ │ │ │ @ instruction: 0xffffe9b1 │ │ │ │ - rsbeq r4, fp, r0, ror #10 │ │ │ │ - rsbeq ip, sl, sl, ror #23 │ │ │ │ + rsbeq r4, fp, r8, ror #10 │ │ │ │ + strdeq ip, [sl], #-178 @ 0xffffff4e @ │ │ │ │ @ instruction: 0xffffa3a7 │ │ │ │ - rsbeq r4, fp, lr, lsr #10 │ │ │ │ - strhteq ip, [sl], #-184 @ 0xffffff48 │ │ │ │ + rsbeq r4, fp, r6, lsr r5 │ │ │ │ + rsbeq ip, sl, r0, asr #23 │ │ │ │ @ instruction: 0xfffffad1 │ │ │ │ @ instruction: 0xfffffb25 │ │ │ │ - rsbeq r4, fp, r8, ror #9 │ │ │ │ - rsbeq ip, sl, r2, ror fp │ │ │ │ + strdeq r4, [fp], #-64 @ 0xffffffc0 @ │ │ │ │ + rsbeq ip, sl, sl, ror fp │ │ │ │ @ instruction: 0xffff39b7 │ │ │ │ - strhteq r4, [fp], #-70 @ 0xffffffba │ │ │ │ - rsbeq ip, sl, r0, asr #22 │ │ │ │ + strhteq r4, [fp], #-78 @ 0xffffffb2 │ │ │ │ + rsbeq ip, sl, r8, asr #22 │ │ │ │ andeq r5, r0, r1, lsr #16 │ │ │ │ - rsbeq r4, fp, r4, lsl #9 │ │ │ │ - rsbeq ip, sl, lr, lsl #22 │ │ │ │ + rsbeq r4, fp, ip, lsl #9 │ │ │ │ + rsbeq ip, sl, r6, lsl fp │ │ │ │ @ instruction: 0xffff5f2f │ │ │ │ - rsbeq r4, fp, r2, asr r4 │ │ │ │ - ldrdeq ip, [sl], #-172 @ 0xffffff54 @ │ │ │ │ + rsbeq r4, fp, sl, asr r4 │ │ │ │ + rsbeq ip, sl, r4, ror #21 │ │ │ │ @ instruction: 0xffff6295 │ │ │ │ - rsbeq r4, fp, r0, lsr #8 │ │ │ │ - rsbeq ip, sl, sl, lsr #21 │ │ │ │ - rsbeq r4, fp, r2, lsl #13 │ │ │ │ - rsbeq r4, fp, ip, ror #13 │ │ │ │ - rsbeq r4, fp, ip, asr #7 │ │ │ │ - rsbeq ip, sl, r6, asr sl │ │ │ │ - rsbeq r4, fp, r0, asr #13 │ │ │ │ - rsbeq r4, fp, lr, lsl #14 │ │ │ │ - rsbeq r4, fp, ip, ror r3 │ │ │ │ - rsbeq ip, sl, r6, lsl #20 │ │ │ │ - strdeq r4, [fp], #-98 @ 0xffffff9e @ │ │ │ │ - rsbeq r4, fp, r8, lsr r7 │ │ │ │ - rsbeq r4, fp, sl, lsr #6 │ │ │ │ - strhteq ip, [sl], #-148 @ 0xffffff6c │ │ │ │ - rsbeq r4, fp, r0, lsl r7 │ │ │ │ - rsbeq r4, fp, r2, ror #14 │ │ │ │ - rsbeq r4, fp, r6, ror #5 │ │ │ │ - rsbeq ip, sl, r0, ror r9 │ │ │ │ - rsbeq r4, fp, r6, asr #14 │ │ │ │ - rsbeq r4, fp, r4, lsl #15 │ │ │ │ - mlseq fp, r6, r2, r4 │ │ │ │ - rsbeq ip, sl, r0, lsr #18 │ │ │ │ - rsbeq r4, fp, sl, lsl #15 │ │ │ │ - rsbeq r4, fp, r6, asr r7 │ │ │ │ - rsbeq r4, fp, r2, asr r2 │ │ │ │ - ldrdeq ip, [sl], #-140 @ 0xffffff74 @ │ │ │ │ - mlseq fp, r6, r7, r4 │ │ │ │ + rsbeq r4, fp, r8, lsr #8 │ │ │ │ + strhteq ip, [sl], #-162 @ 0xffffff5e │ │ │ │ + rsbeq r4, fp, sl, lsl #13 │ │ │ │ + strdeq r4, [fp], #-100 @ 0xffffff9c @ │ │ │ │ + ldrdeq r4, [fp], #-52 @ 0xffffffcc @ │ │ │ │ + rsbeq ip, sl, lr, asr sl │ │ │ │ + rsbeq r4, fp, r8, asr #13 │ │ │ │ + rsbeq r4, fp, r6, lsl r7 │ │ │ │ + rsbeq r4, fp, r4, lsl #7 │ │ │ │ + rsbeq ip, sl, lr, lsl #20 │ │ │ │ + strdeq r4, [fp], #-106 @ 0xffffff96 @ │ │ │ │ + rsbeq r4, fp, r0, asr #14 │ │ │ │ + rsbeq r4, fp, r2, lsr r3 │ │ │ │ + strhteq ip, [sl], #-156 @ 0xffffff64 │ │ │ │ + rsbeq r4, fp, r8, lsl r7 │ │ │ │ + rsbeq r4, fp, sl, ror #14 │ │ │ │ + rsbeq r4, fp, lr, ror #5 │ │ │ │ + rsbeq ip, sl, r8, ror r9 │ │ │ │ + rsbeq r4, fp, lr, asr #14 │ │ │ │ + rsbeq r4, fp, ip, lsl #15 │ │ │ │ + mlseq fp, lr, r2, r4 │ │ │ │ + rsbeq ip, sl, r8, lsr #18 │ │ │ │ + mlseq fp, r2, r7, r4 │ │ │ │ rsbeq r4, fp, lr, asr r7 │ │ │ │ - rsbeq r4, fp, lr, lsl #4 │ │ │ │ - mlseq sl, r8, r8, ip │ │ │ │ + rsbeq r4, fp, sl, asr r2 │ │ │ │ + rsbeq ip, sl, r4, ror #17 │ │ │ │ + mlseq fp, lr, r7, r4 │ │ │ │ + rsbeq r4, fp, r6, ror #14 │ │ │ │ + rsbeq r4, fp, r6, lsl r2 │ │ │ │ + rsbeq ip, sl, r0, lsr #17 │ │ │ │ + rsbeq r4, fp, r4, ror r7 │ │ │ │ + mlseq fp, r8, r7, r4 │ │ │ │ + ldrdeq r4, [fp], #-16 @ │ │ │ │ + rsbeq ip, sl, sl, asr r8 │ │ │ │ + rsbeq r4, fp, sl, asr #16 │ │ │ │ + rsbeq r4, fp, r2, lsr #16 │ │ │ │ rsbeq r4, fp, ip, ror #14 │ │ │ │ - mlseq fp, r0, r7, r4 │ │ │ │ - rsbeq r4, fp, r8, asr #3 │ │ │ │ - rsbeq ip, sl, r2, asr r8 │ │ │ │ - rsbeq r4, fp, r2, asr #16 │ │ │ │ - rsbeq r4, fp, sl, lsl r8 │ │ │ │ - rsbeq r4, fp, r4, ror #14 │ │ │ │ - rsbeq r4, fp, sl, ror r1 │ │ │ │ - rsbeq ip, sl, r4, lsl #16 │ │ │ │ - rsbeq r4, fp, r2, asr r8 │ │ │ │ - rsbeq r4, fp, lr, ror #15 │ │ │ │ - rsbeq r4, fp, r6, lsr r1 │ │ │ │ - rsbeq ip, sl, r0, asr #15 │ │ │ │ - rsbeq r4, fp, lr, lsr #16 │ │ │ │ - rsbeq r4, fp, sl, lsr #17 │ │ │ │ - strdeq r4, [fp], #-2 @ │ │ │ │ - rsbeq ip, sl, ip, ror r7 │ │ │ │ - rsbeq r4, fp, sl, lsl #17 │ │ │ │ - rsbeq r4, fp, lr, lsl #18 │ │ │ │ - rsbeq r4, fp, lr, lsr #1 │ │ │ │ - rsbeq ip, sl, r8, lsr r7 │ │ │ │ - rsbeq r4, fp, lr, lsr r9 │ │ │ │ - ldrdeq r4, [fp], #-140 @ 0xffffff74 @ │ │ │ │ - rsbeq r4, fp, lr, asr r0 │ │ │ │ - rsbeq ip, sl, r8, ror #13 │ │ │ │ - rsbeq r4, fp, r8, lsl r9 │ │ │ │ + rsbeq r4, fp, r2, lsl #3 │ │ │ │ + rsbeq ip, sl, ip, lsl #16 │ │ │ │ + rsbeq r4, fp, sl, asr r8 │ │ │ │ + strdeq r4, [fp], #-118 @ 0xffffff8a @ │ │ │ │ + rsbeq r4, fp, lr, lsr r1 │ │ │ │ + rsbeq ip, sl, r8, asr #15 │ │ │ │ + rsbeq r4, fp, r6, lsr r8 │ │ │ │ + strhteq r4, [fp], #-130 @ 0xffffff7e │ │ │ │ + strdeq r4, [fp], #-10 @ │ │ │ │ + rsbeq ip, sl, r4, lsl #15 │ │ │ │ + mlseq fp, r2, r8, r4 │ │ │ │ + rsbeq r4, fp, r6, lsl r9 │ │ │ │ + strhteq r4, [fp], #-6 │ │ │ │ + rsbeq ip, sl, r0, asr #14 │ │ │ │ + rsbeq r4, fp, r6, asr #18 │ │ │ │ + rsbeq r4, fp, r4, ror #17 │ │ │ │ + rsbeq r4, fp, r6, rrx │ │ │ │ + strdeq ip, [sl], #-96 @ 0xffffffa0 @ │ │ │ │ + rsbeq r4, fp, r0, lsr #18 │ │ │ │ + rsbeq r4, fp, ip, ror r9 │ │ │ │ + rsbeq r4, fp, r6, lsl r0 │ │ │ │ + rsbeq ip, sl, r0, lsr #13 │ │ │ │ + rsbeq r4, fp, r4, asr r9 │ │ │ │ + rsbeq r4, fp, r4, lsr #19 │ │ │ │ + rsbeq r3, fp, r6, asr #31 │ │ │ │ + rsbeq ip, sl, r0, asr r6 │ │ │ │ + rsbeq r4, fp, r8, ror #19 │ │ │ │ rsbeq r4, fp, r4, ror r9 │ │ │ │ - rsbeq r4, fp, lr │ │ │ │ - mlseq sl, r8, r6, ip │ │ │ │ - rsbeq r4, fp, ip, asr #18 │ │ │ │ - mlseq fp, ip, r9, r4 │ │ │ │ - strhteq r3, [fp], #-254 @ 0xffffff02 │ │ │ │ - rsbeq ip, sl, r8, asr #12 │ │ │ │ - rsbeq r4, fp, r0, ror #19 │ │ │ │ - rsbeq r4, fp, ip, ror #18 │ │ │ │ - rsbeq r3, fp, r8, ror pc │ │ │ │ - rsbeq ip, sl, r2, lsl #12 │ │ │ │ - strhteq r4, [fp], #-154 @ 0xffffff66 │ │ │ │ - rsbeq r4, fp, r6, asr #20 │ │ │ │ - rsbeq r3, fp, r2, lsr pc │ │ │ │ - strhteq ip, [sl], #-92 @ 0xffffffa4 │ │ │ │ - rsbeq r4, fp, r4, lsr #20 │ │ │ │ - rsbeq r4, fp, r6, asr sl │ │ │ │ - rsbeq r3, fp, ip, ror #29 │ │ │ │ - rsbeq ip, sl, r6, ror r5 │ │ │ │ - rsbeq r4, fp, r6, lsr sl │ │ │ │ - mlseq fp, r8, sl, r4 │ │ │ │ - rsbeq r3, fp, r6, lsr #29 │ │ │ │ - rsbeq ip, sl, r0, lsr r5 │ │ │ │ - rsbeq r4, fp, sl, asr #21 │ │ │ │ - rsbeq r4, fp, r6, ror #20 │ │ │ │ - rsbeq r3, fp, r2, asr lr │ │ │ │ - ldrdeq ip, [sl], #-78 @ 0xffffffb2 @ │ │ │ │ - rsbeq r4, fp, sl, lsr #22 │ │ │ │ - mlseq fp, r8, sl, r4 │ │ │ │ - rsbeq r3, fp, r8, lsl #28 │ │ │ │ - mlseq sl, r4, r4, ip │ │ │ │ - rsbeq r4, fp, r6, lsl #22 │ │ │ │ - rsbeq r4, fp, r4, ror #22 │ │ │ │ - strhteq r3, [fp], #-218 @ 0xffffff26 │ │ │ │ - rsbeq ip, sl, r6, asr #8 │ │ │ │ - rsbeq r4, fp, r0, asr #22 │ │ │ │ - rsbeq r4, fp, lr, ror fp │ │ │ │ - rsbeq r3, fp, ip, ror sp │ │ │ │ - rsbeq ip, sl, r8, lsl #8 │ │ │ │ - rsbeq r4, fp, r8, ror #22 │ │ │ │ - mlseq fp, lr, fp, r4 │ │ │ │ - rsbeq r3, fp, lr, lsr sp │ │ │ │ - rsbeq ip, sl, sl, asr #7 │ │ │ │ - rsbeq r4, fp, sl, lsl #23 │ │ │ │ - strdeq r4, [fp], #-180 @ 0xffffff4c @ │ │ │ │ - strdeq r3, [fp], #-206 @ 0xffffff32 @ │ │ │ │ - rsbeq ip, sl, sl, lsl #7 │ │ │ │ + rsbeq r3, fp, r0, lsl #31 │ │ │ │ + rsbeq ip, sl, sl, lsl #12 │ │ │ │ + rsbeq r4, fp, r2, asr #19 │ │ │ │ + rsbeq r4, fp, lr, asr #20 │ │ │ │ + rsbeq r3, fp, sl, lsr pc │ │ │ │ + rsbeq ip, sl, r4, asr #11 │ │ │ │ + rsbeq r4, fp, ip, lsr #20 │ │ │ │ + rsbeq r4, fp, lr, asr sl │ │ │ │ + strdeq r3, [fp], #-228 @ 0xffffff1c @ │ │ │ │ + rsbeq ip, sl, lr, ror r5 │ │ │ │ + rsbeq r4, fp, lr, lsr sl │ │ │ │ + rsbeq r4, fp, r0, lsr #21 │ │ │ │ + rsbeq r3, fp, lr, lsr #29 │ │ │ │ + rsbeq ip, sl, r8, lsr r5 │ │ │ │ + ldrdeq r4, [fp], #-162 @ 0xffffff5e @ │ │ │ │ + rsbeq r4, fp, lr, ror #20 │ │ │ │ + rsbeq r3, fp, sl, asr lr │ │ │ │ + rsbeq ip, sl, r6, ror #9 │ │ │ │ + rsbeq r4, fp, r2, lsr fp │ │ │ │ + rsbeq r4, fp, r0, lsr #21 │ │ │ │ + rsbeq r3, fp, r0, lsl lr │ │ │ │ + mlseq sl, ip, r4, ip │ │ │ │ + rsbeq r4, fp, lr, lsl #22 │ │ │ │ + rsbeq r4, fp, ip, ror #22 │ │ │ │ + rsbeq r3, fp, r2, asr #27 │ │ │ │ + rsbeq ip, sl, lr, asr #8 │ │ │ │ + rsbeq r4, fp, r8, asr #22 │ │ │ │ + rsbeq r4, fp, r6, lsl #23 │ │ │ │ + rsbeq r3, fp, r4, lsl #27 │ │ │ │ + rsbeq ip, sl, r0, lsl r4 │ │ │ │ + rsbeq r4, fp, r0, ror fp │ │ │ │ + rsbeq r4, fp, r6, lsr #23 │ │ │ │ + rsbeq r3, fp, r6, asr #26 │ │ │ │ + ldrdeq ip, [sl], #-50 @ 0xffffffce @ │ │ │ │ + mlseq fp, r2, fp, r4 │ │ │ │ + strdeq r4, [fp], #-188 @ 0xffffff44 @ │ │ │ │ + rsbeq r3, fp, r6, lsl #26 │ │ │ │ + mlseq sl, r2, r3, ip │ │ │ │ movwcs r4, #2725 @ 0xaa5 │ │ │ │ @ instruction: 0xf04f49a5 │ │ │ │ strdls r3, [r0], -pc @ │ │ │ │ stmib sp, {r1, r3, r4, r5, r6, sl, lr}^ │ │ │ │ ldrbtmi r3, [r9], #-772 @ 0xfffffcfc │ │ │ │ ldrtmi r2, [r0], -sl, lsl #6 │ │ │ │ strcc lr, [r1, #-2509] @ 0xfffff633 │ │ │ │ @@ -302205,50 +302205,50 @@ │ │ │ │ @ instruction: 0xf6424828 │ │ │ │ ldrbtmi r1, [r8], #-324 @ 0xfffffebc │ │ │ │ @ instruction: 0xf6dd300c │ │ │ │ stmdami r6!, {r0, r1, r4, r6, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ ldrbtmi r4, [r8], #-1577 @ 0xfffff9d7 │ │ │ │ @ instruction: 0xff0ef6dd │ │ │ │ svclt 0x007af7fe │ │ │ │ - strdeq r4, [fp], #-128 @ 0xffffff80 @ │ │ │ │ - rsbeq r4, fp, lr, lsr r9 │ │ │ │ - rsbeq r3, fp, r2, asr #19 │ │ │ │ - rsbeq ip, sl, lr, asr #32 │ │ │ │ - rsbeq r4, fp, ip, lsr r9 │ │ │ │ - strdeq r4, [fp], #-140 @ 0xffffff74 @ │ │ │ │ - rsbeq r3, fp, r6, ror r9 │ │ │ │ - rsbeq ip, sl, r2 │ │ │ │ - rsbeq r4, fp, r8, lsl #18 │ │ │ │ - rsbeq r4, fp, r2, asr #18 │ │ │ │ - rsbeq r3, fp, ip, lsr #18 │ │ │ │ - strhteq fp, [sl], #-248 @ 0xffffff08 │ │ │ │ - rsbeq r4, fp, r4, ror r9 │ │ │ │ - rsbeq r4, fp, r2, lsr #18 │ │ │ │ - rsbeq r3, fp, r4, ror #17 │ │ │ │ - rsbeq fp, sl, r0, ror pc │ │ │ │ - rsbeq r4, fp, r4, asr r9 │ │ │ │ - mlseq fp, lr, r9, r4 │ │ │ │ - rsbeq r3, fp, r6, lsr #17 │ │ │ │ - rsbeq fp, sl, r2, lsr pc │ │ │ │ - rsbeq r4, fp, r0, lsl #19 │ │ │ │ - ldrdeq r4, [fp], #-152 @ 0xffffff68 @ │ │ │ │ - rsbeq r3, fp, r8, asr r8 │ │ │ │ - rsbeq fp, sl, r4, ror #29 │ │ │ │ - strhteq r4, [fp], #-152 @ 0xffffff68 │ │ │ │ - rsbeq r4, fp, sl, ror #19 │ │ │ │ - rsbeq r3, fp, ip, lsl #16 │ │ │ │ - mlseq sl, r8, lr, fp │ │ │ │ - rsbeq r4, fp, r0, lsl #20 │ │ │ │ - strhteq r4, [fp], #-146 @ 0xffffff6e │ │ │ │ - rsbeq r3, fp, r4, asr #15 │ │ │ │ - rsbeq fp, sl, r0, asr lr │ │ │ │ - rsbeq r4, fp, r4, lsr #20 │ │ │ │ - rsbeq r4, fp, lr, asr #19 │ │ │ │ - rsbeq r3, fp, sl, ror r7 │ │ │ │ - rsbeq fp, sl, r6, lsl #28 │ │ │ │ + strdeq r4, [fp], #-136 @ 0xffffff78 @ │ │ │ │ + rsbeq r4, fp, r6, asr #18 │ │ │ │ + rsbeq r3, fp, sl, asr #19 │ │ │ │ + rsbeq ip, sl, r6, asr r0 │ │ │ │ + rsbeq r4, fp, r4, asr #18 │ │ │ │ + rsbeq r4, fp, r4, lsl #18 │ │ │ │ + rsbeq r3, fp, lr, ror r9 │ │ │ │ + rsbeq ip, sl, sl │ │ │ │ + rsbeq r4, fp, r0, lsl r9 │ │ │ │ + rsbeq r4, fp, sl, asr #18 │ │ │ │ + rsbeq r3, fp, r4, lsr r9 │ │ │ │ + rsbeq fp, sl, r0, asr #31 │ │ │ │ + rsbeq r4, fp, ip, ror r9 │ │ │ │ + rsbeq r4, fp, sl, lsr #18 │ │ │ │ + rsbeq r3, fp, ip, ror #17 │ │ │ │ + rsbeq fp, sl, r8, ror pc │ │ │ │ + rsbeq r4, fp, ip, asr r9 │ │ │ │ + rsbeq r4, fp, r6, lsr #19 │ │ │ │ + rsbeq r3, fp, lr, lsr #17 │ │ │ │ + rsbeq fp, sl, sl, lsr pc │ │ │ │ + rsbeq r4, fp, r8, lsl #19 │ │ │ │ + rsbeq r4, fp, r0, ror #19 │ │ │ │ + rsbeq r3, fp, r0, ror #16 │ │ │ │ + rsbeq fp, sl, ip, ror #29 │ │ │ │ + rsbeq r4, fp, r0, asr #19 │ │ │ │ + strdeq r4, [fp], #-146 @ 0xffffff6e @ │ │ │ │ + rsbeq r3, fp, r4, lsl r8 │ │ │ │ + rsbeq fp, sl, r0, lsr #29 │ │ │ │ + rsbeq r4, fp, r8, lsl #20 │ │ │ │ + strhteq r4, [fp], #-154 @ 0xffffff66 │ │ │ │ + rsbeq r3, fp, ip, asr #15 │ │ │ │ + rsbeq fp, sl, r8, asr lr │ │ │ │ + rsbeq r4, fp, ip, lsr #20 │ │ │ │ + ldrdeq r4, [fp], #-150 @ 0xffffff6a @ │ │ │ │ + rsbeq r3, fp, r2, lsl #15 │ │ │ │ + rsbeq fp, sl, lr, lsl #28 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ bl fec91294 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ssub8mi r0, r4, r0 │ │ │ │ @ instruction: 0xf7feb082 │ │ │ │ stmdacs r1, {r0, r5, r7, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ svclt 0x00084603 │ │ │ │ @@ -302259,16 +302259,16 @@ │ │ │ │ ldrbtmi r4, [r8], #-2054 @ 0xfffff7fa │ │ │ │ @ instruction: 0xf6dd300c │ │ │ │ stmdami r5, {r0, r3, r5, r6, r7, r8, sl, fp, ip, sp, lr, pc} │ │ │ │ ldrbtmi r9, [r8], #-2305 @ 0xfffff6ff │ │ │ │ mcr2 6, 5, pc, cr4, cr13, {6} @ │ │ │ │ ldrmi r9, [r8], -r1, lsl #22 │ │ │ │ ldclt 0, cr11, [r0, #-8] │ │ │ │ - rsbeq r3, fp, r6, lsr #13 │ │ │ │ - rsbeq fp, sl, r2, lsr sp │ │ │ │ + rsbeq r3, fp, lr, lsr #13 │ │ │ │ + rsbeq fp, sl, sl, lsr sp │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00a0f8cc │ │ │ │ @ instruction: 0xb08f4cb1 │ │ │ │ strmi r4, [r5], -r8, lsl #13 │ │ │ │ @ instruction: 0x461e447c │ │ │ │ @@ -302389,15 +302389,15 @@ │ │ │ │ @ instruction: 0x26009b1f │ │ │ │ strbmi r9, [r1], -r6, lsl #6 │ │ │ │ strtmi r9, [r8], -r2, lsr #22 │ │ │ │ blls 99eef8 │ │ │ │ blls 95eef8 │ │ │ │ blls 8deef8 │ │ │ │ blls 89eef0 │ │ │ │ - blls 85eef0 │ │ │ │ + blls 85eef0 │ │ │ │ blls 81eef0 │ │ │ │ blls 7deef0 │ │ │ │ movwmi lr, #2509 @ 0x9cd │ │ │ │ bls 48bbdc │ │ │ │ vrsubhn.i32 d25, , │ │ │ │ strmi pc, [r3], r1, lsr #24 │ │ │ │ @ instruction: 0xf47f2801 │ │ │ │ @@ -302443,32 +302443,32 @@ │ │ │ │ @ instruction: 0xf6424816 │ │ │ │ @ instruction: 0x46b311bd │ │ │ │ andcc r4, ip, r8, ror r4 │ │ │ │ ldc2l 6, cr15, [r6], #-884 @ 0xfffffc8c │ │ │ │ @ instruction: 0x46314813 │ │ │ │ @ instruction: 0xf6dd4478 │ │ │ │ @ instruction: 0xe6f8fd31 │ │ │ │ - strhteq r3, [fp], #-100 @ 0xffffff9c │ │ │ │ - rsbeq r3, fp, r8, ror #12 │ │ │ │ - rsbeq r3, fp, ip, asr #11 │ │ │ │ - rsbeq fp, sl, r8, asr ip │ │ │ │ - rsbeq r3, fp, r8, lsr r5 │ │ │ │ - rsbeq fp, sl, r4, asr #23 │ │ │ │ - rsbeq r3, fp, r8, lsl #10 │ │ │ │ - rsbeq r8, sl, r4, lsr #11 │ │ │ │ - rsbeq r3, fp, lr, ror #9 │ │ │ │ - rsbeq fp, sl, r8, ror fp │ │ │ │ - ldrdeq r3, [fp], #-64 @ 0xffffffc0 @ │ │ │ │ - rsbeq fp, sl, sl, asr fp │ │ │ │ - strhteq r3, [fp], #-70 @ 0xffffffba │ │ │ │ - rsbeq fp, sl, r0, asr #22 │ │ │ │ - rsbeq r3, fp, r6, lsr #8 │ │ │ │ - strhteq fp, [sl], #-162 @ 0xffffff5e │ │ │ │ - rsbeq r3, fp, r0, asr #7 │ │ │ │ - rsbeq fp, sl, ip, asr #20 │ │ │ │ + strhteq r3, [fp], #-108 @ 0xffffff94 │ │ │ │ + rsbeq r3, fp, r0, ror r6 │ │ │ │ + ldrdeq r3, [fp], #-84 @ 0xffffffac @ │ │ │ │ + rsbeq fp, sl, r0, ror #24 │ │ │ │ + rsbeq r3, fp, r0, asr #10 │ │ │ │ + rsbeq fp, sl, ip, asr #23 │ │ │ │ + rsbeq r3, fp, r0, lsl r5 │ │ │ │ + rsbeq r8, sl, ip, lsr #11 │ │ │ │ + strdeq r3, [fp], #-70 @ 0xffffffba @ │ │ │ │ + rsbeq fp, sl, r0, lsl #23 │ │ │ │ + ldrdeq r3, [fp], #-72 @ 0xffffffb8 @ │ │ │ │ + rsbeq fp, sl, r2, ror #22 │ │ │ │ + strhteq r3, [fp], #-78 @ 0xffffffb2 │ │ │ │ + rsbeq fp, sl, r8, asr #22 │ │ │ │ + rsbeq r3, fp, lr, lsr #8 │ │ │ │ + strhteq fp, [sl], #-170 @ 0xffffff56 │ │ │ │ + rsbeq r3, fp, r8, asr #7 │ │ │ │ + rsbeq fp, sl, r4, asr sl │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x0090f8cc │ │ │ │ addslt r4, r3, r1, ror sp │ │ │ │ @ instruction: 0x461f4c71 │ │ │ │ movwcs r4, #1149 @ 0x47d │ │ │ │ @@ -302581,26 +302581,26 @@ │ │ │ │ ldmdami r1, {r0, r3, r5, r6, r8, r9, fp, ip, sp, lr, pc} │ │ │ │ mvnscc pc, pc, asr #32 │ │ │ │ @ instruction: 0xf6dd4478 │ │ │ │ strb pc, [pc, r3, lsr #24]! @ │ │ │ │ stmia lr!, {r0, r1, r2, r4, r6, r7, r9, sl, ip, sp, lr, pc} │ │ │ │ ldrshteq r4, [r6], #-92 @ 0xffffffa4 │ │ │ │ @ instruction: 0x000011b8 │ │ │ │ - rsbeq r3, fp, r2, lsr #6 │ │ │ │ - rsbeq r3, fp, r0, lsl #6 │ │ │ │ - rsbeq r3, fp, r2, lsr #5 │ │ │ │ + rsbeq r3, fp, sl, lsr #6 │ │ │ │ + rsbeq r3, fp, r8, lsl #6 │ │ │ │ + rsbeq r3, fp, sl, lsr #5 │ │ │ │ rsbseq r4, r6, r6, lsl r5 │ │ │ │ - rsbeq r3, fp, r2, lsl #4 │ │ │ │ - rsbeq fp, sl, lr, lsl #17 │ │ │ │ - rsbeq r3, fp, r4, ror #3 │ │ │ │ - rsbeq fp, sl, r0, ror r8 │ │ │ │ - rsbeq r3, fp, r4, asr #3 │ │ │ │ - rsbeq fp, sl, lr, asr #16 │ │ │ │ - rsbeq r3, fp, r6, lsr #3 │ │ │ │ - rsbeq fp, sl, r0, lsr r8 │ │ │ │ + rsbeq r3, fp, sl, lsl #4 │ │ │ │ + mlseq sl, r6, r8, fp │ │ │ │ + rsbeq r3, fp, ip, ror #3 │ │ │ │ + rsbeq fp, sl, r8, ror r8 │ │ │ │ + rsbeq r3, fp, ip, asr #3 │ │ │ │ + rsbeq fp, sl, r6, asr r8 │ │ │ │ + rsbeq r3, fp, lr, lsr #3 │ │ │ │ + rsbeq fp, sl, r8, lsr r8 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ bleq 37894c │ │ │ │ ldclmi 2, cr15, [r4, #692] @ 0x2b4 │ │ │ │ @ instruction: 0xf8df4692 │ │ │ │ @ instruction: 0x932a28c4 │ │ │ │ @@ -303162,40 +303162,40 @@ │ │ │ │ @ instruction: 0xf04f481f │ │ │ │ ldrbtmi r3, [r8], #-511 @ 0xfffffe01 │ │ │ │ @ instruction: 0xff9af6dc │ │ │ │ @ instruction: 0xf6d6e566 │ │ │ │ svclt 0x0000ec26 │ │ │ │ rsbseq r4, r6, r8, ror #7 │ │ │ │ @ instruction: 0x000011b8 │ │ │ │ - rsbeq r3, fp, sl, asr #1 │ │ │ │ - ldrdeq r2, [fp], #-208 @ 0xffffff30 @ │ │ │ │ + ldrdeq r3, [fp], #-2 @ │ │ │ │ + ldrdeq r2, [fp], #-216 @ 0xffffff28 @ │ │ │ │ rsbseq r4, r6, r8, asr r0 │ │ │ │ - rsbeq r2, fp, r4, asr ip │ │ │ │ - rsbeq r3, fp, r2, asr #28 │ │ │ │ - ldrdeq r2, [fp], #-162 @ 0xffffff5e @ │ │ │ │ - rsbeq fp, sl, lr, asr r1 │ │ │ │ - rsbeq r2, fp, lr, ror #20 │ │ │ │ - rsbeq r2, fp, r8, asr #20 │ │ │ │ - strhteq r2, [fp], #-166 @ 0xffffff5a │ │ │ │ - rsbeq r2, fp, r6, ror #19 │ │ │ │ - rsbeq r2, fp, sl, ror #18 │ │ │ │ - strdeq sl, [sl], #-246 @ 0xffffff0a @ │ │ │ │ - rsbeq r2, fp, r0, ror #18 │ │ │ │ - rsbeq r2, fp, sl, lsr r9 │ │ │ │ - rsbeq sl, sl, r6, asr #31 │ │ │ │ - rsbeq r2, fp, lr, lsl r9 │ │ │ │ - rsbeq sl, sl, r8, lsr #31 │ │ │ │ - rsbeq r2, fp, r2, lsl #18 │ │ │ │ - rsbeq sl, sl, lr, lsl #31 │ │ │ │ - ldrdeq r2, [fp], #-128 @ 0xffffff80 @ │ │ │ │ - rsbeq sl, sl, ip, asr pc │ │ │ │ - strhteq r2, [fp], #-134 @ 0xffffff7a │ │ │ │ - rsbeq sl, sl, r2, asr #30 │ │ │ │ - mlseq fp, r4, r8, r2 │ │ │ │ - rsbeq sl, sl, lr, lsl pc │ │ │ │ + rsbeq r2, fp, ip, asr ip │ │ │ │ + rsbeq r3, fp, sl, asr #28 │ │ │ │ + ldrdeq r2, [fp], #-170 @ 0xffffff56 @ │ │ │ │ + rsbeq fp, sl, r6, ror #2 │ │ │ │ + rsbeq r2, fp, r6, ror sl │ │ │ │ + rsbeq r2, fp, r0, asr sl │ │ │ │ + strhteq r2, [fp], #-174 @ 0xffffff52 │ │ │ │ + rsbeq r2, fp, lr, ror #19 │ │ │ │ + rsbeq r2, fp, r2, ror r9 │ │ │ │ + strdeq sl, [sl], #-254 @ 0xffffff02 @ │ │ │ │ + rsbeq r2, fp, r8, ror #18 │ │ │ │ + rsbeq r2, fp, r2, asr #18 │ │ │ │ + rsbeq sl, sl, lr, asr #31 │ │ │ │ + rsbeq r2, fp, r6, lsr #18 │ │ │ │ + strhteq sl, [sl], #-240 @ 0xffffff10 │ │ │ │ + rsbeq r2, fp, sl, lsl #18 │ │ │ │ + mlseq sl, r6, pc, sl @ │ │ │ │ + ldrdeq r2, [fp], #-136 @ 0xffffff78 @ │ │ │ │ + rsbeq sl, sl, r4, ror #30 │ │ │ │ + strhteq r2, [fp], #-142 @ 0xffffff72 │ │ │ │ + rsbeq sl, sl, sl, asr #30 │ │ │ │ + mlseq fp, ip, r8, r2 │ │ │ │ + rsbeq sl, sl, r6, lsr #30 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ blhi 1f6418 │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ cdpeq 8, 11, cr15, cr8, cr12, {6} │ │ │ │ ldrmi fp, [lr], -r7, asr #1 │ │ │ │ strmi r4, [r8], -r3, lsl #13 │ │ │ │ @@ -303563,15 +303563,15 @@ │ │ │ │ blle 38cb84 │ │ │ │ ldmdavs sl, {r5, r8, r9, fp, ip, pc} │ │ │ │ ldrmi r9, [r1, #2854] @ 0xb26 │ │ │ │ @ instruction: 0xf043bfb8 │ │ │ │ blcs 13c130 │ │ │ │ msrhi CPSR_fc, #0 │ │ │ │ tstcs r1, #135168 @ 0x21000 │ │ │ │ - blls 893584 │ │ │ │ + blls 893584 │ │ │ │ movwcc r9, #6690 @ 0x1a22 │ │ │ │ addsmi r9, sl, #1946157056 @ 0x74000000 │ │ │ │ svcge 0x0004f73f │ │ │ │ ldrsbtls pc, [ip], sp @ │ │ │ │ adcs r4, r1, r2, asr #13 │ │ │ │ ldrdcc pc, [r0], -r8 │ │ │ │ ldrdne pc, [r0], -r9 │ │ │ │ @@ -303644,24 +303644,24 @@ │ │ │ │ ldmdbls pc!, {r2, r4, r8, r9, fp, ip, pc} @ │ │ │ │ @ instruction: 0xf84a9026 │ │ │ │ strb r1, [r5], r3 │ │ │ │ andhi pc, r0, pc, lsr #7 │ │ │ │ ... │ │ │ │ rsbseq r3, r6, lr, lsl #21 │ │ │ │ @ instruction: 0x000011b8 │ │ │ │ - rsbeq r2, fp, r0, asr #14 │ │ │ │ - rsbeq r2, fp, ip, lsr r6 │ │ │ │ - rsbeq sl, sl, r6, asr #25 │ │ │ │ - rsbeq r2, fp, r0, lsr #12 │ │ │ │ - rsbeq sl, sl, sl, lsr #25 │ │ │ │ + rsbeq r2, fp, r8, asr #14 │ │ │ │ + rsbeq r2, fp, r4, asr #12 │ │ │ │ + rsbeq sl, sl, lr, asr #25 │ │ │ │ + rsbeq r2, fp, r8, lsr #12 │ │ │ │ + strhteq sl, [sl], #-194 @ 0xffffff3e │ │ │ │ rsbseq r3, r6, r2, lsr #17 │ │ │ │ - ldrdeq r2, [fp], #-82 @ 0xffffffae @ │ │ │ │ - rsbeq r2, fp, r4, ror #10 │ │ │ │ - rsbeq sl, sl, lr, ror #23 │ │ │ │ - rsbeq r2, fp, r8, asr r5 │ │ │ │ + ldrdeq r2, [fp], #-90 @ 0xffffffa6 @ │ │ │ │ + rsbeq r2, fp, ip, ror #10 │ │ │ │ + strdeq sl, [sl], #-182 @ 0xffffff4a @ │ │ │ │ + rsbeq r2, fp, r0, ror #10 │ │ │ │ strbmi r9, [r2], r1, lsr #20 │ │ │ │ ldrsbtls pc, [ip], sp @ │ │ │ │ andsvs r2, r3, r7, lsl #6 │ │ │ │ stccc 12, cr9, [r1], {55} @ 0x37 │ │ │ │ @ instruction: 0xf8dfd414 │ │ │ │ @ instruction: 0xf6406ab4 │ │ │ │ ldrbtmi r0, [lr], #-1305 @ 0xfffffae7 │ │ │ │ @@ -303717,15 +303717,15 @@ │ │ │ │ @ instruction: 0xf640fe19 │ │ │ │ strtmi r0, [sl], -r2, lsr #6 │ │ │ │ @ instruction: 0xf6dba934 │ │ │ │ ldmdals r1!, {r0, r6, r7, r8, r9, fp, ip, sp, lr, pc} │ │ │ │ mcr2 3, 3, pc, cr8, cr0, {4} @ │ │ │ │ tstls r3, #51200 @ 0xc800 │ │ │ │ @ instruction: 0xf0002b00 │ │ │ │ - blls 85ba28 │ │ │ │ + blls 85ba28 │ │ │ │ blcs 156814 │ │ │ │ addhi pc, r1, r0 │ │ │ │ ldmdavs fp, {r0, r5, r8, r9, fp, ip, pc} │ │ │ │ rsbsle r2, ip, r7, lsl #22 │ │ │ │ @ instruction: 0xf04f4658 │ │ │ │ @ instruction: 0xf8cd0800 │ │ │ │ vtrn.8 q12, q12 │ │ │ │ @@ -303751,15 +303751,15 @@ │ │ │ │ andcc r4, ip, r8, ror r4 │ │ │ │ blx 1179384 │ │ │ │ stmdbeq r8!, {r0, r1, r2, r3, r4, r6, r7, fp, ip, sp, lr, pc}^ │ │ │ │ ldrbtmi r4, [r8], #-1593 @ 0xfffff9c7 │ │ │ │ blx ffff9390 │ │ │ │ ldrtmi lr, [sp], -r1, lsr #9 │ │ │ │ @ instruction: 0xf0012c00 │ │ │ │ - blls 85b850 │ │ │ │ + blls 85b850 │ │ │ │ blcs 15699c │ │ │ │ andhi pc, r4, r1 │ │ │ │ @ instruction: 0xf0002e00 │ │ │ │ bls 99d5b8 │ │ │ │ andsvs r2, r3, r7, lsl #6 │ │ │ │ stmdbvc r0, {r0, r1, r2, r3, r4, r6, r7, fp, ip, sp, lr, pc}^ │ │ │ │ ldmcc pc!, {r0, r2, r8, ip, sp, lr, pc}^ @ │ │ │ │ @@ -304343,76 +304343,76 @@ │ │ │ │ tstphi fp, r0, asr #32 @ p-variant is OBSOLETE │ │ │ │ ldrbmi r3, [r5, #-1281] @ 0xfffffaff │ │ │ │ blls f308ec │ │ │ │ teqls r7, #67108864 @ 0x4000000 │ │ │ │ stmiblt fp!, {r0, r1, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc}^ │ │ │ │ andhi pc, r0, pc, lsr #7 │ │ │ │ ... │ │ │ │ - strhteq r2, [fp], #-10 │ │ │ │ - rsbeq r2, fp, sl, lsl #1 │ │ │ │ - rsbeq r1, fp, r0, ror pc │ │ │ │ - strdeq sl, [sl], #-90 @ 0xffffffa6 @ │ │ │ │ - rsbeq r1, fp, r4, asr pc │ │ │ │ - ldrdeq sl, [sl], #-94 @ 0xffffffa2 @ │ │ │ │ - rsbeq r1, fp, ip, lsr #30 │ │ │ │ - ldrdeq r1, [fp], #-230 @ 0xffffff1a @ │ │ │ │ - rsbeq r1, fp, r2, asr #29 │ │ │ │ - rsbeq r1, fp, sl, ror lr │ │ │ │ - rsbeq r1, fp, r0, lsl lr │ │ │ │ - mlseq sl, sl, r4, sl │ │ │ │ - strdeq r1, [fp], #-210 @ 0xffffff2e @ │ │ │ │ - rsbeq sl, sl, ip, ror r4 │ │ │ │ - rsbeq r1, fp, sl, ror #25 │ │ │ │ - rsbeq sl, sl, ip, ror r3 │ │ │ │ - strhteq r1, [fp], #-202 @ 0xffffff36 │ │ │ │ - rsbeq sl, sl, r4, asr #6 │ │ │ │ - mlseq fp, r6, ip, r1 │ │ │ │ - rsbeq sl, sl, r8, lsr #6 │ │ │ │ - rsbeq r1, fp, lr, asr ip │ │ │ │ - strdeq sl, [sl], #-32 @ 0xffffffe0 @ │ │ │ │ - rsbeq r1, fp, sl, lsr ip │ │ │ │ - rsbeq sl, sl, r4, asr #5 │ │ │ │ - rsbeq r1, fp, sl, lsl ip │ │ │ │ - rsbeq sl, sl, r4, lsr #5 │ │ │ │ - strdeq r1, [fp], #-188 @ 0xffffff44 @ │ │ │ │ - rsbeq sl, sl, r4, lsl #5 │ │ │ │ - strdeq r1, [fp], #-170 @ 0xffffff56 @ │ │ │ │ - rsbeq sl, sl, r4, lsl #3 │ │ │ │ - rsbeq r1, fp, sl, asr #21 │ │ │ │ - rsbeq sl, sl, r2, asr r1 │ │ │ │ - rsbeq r1, fp, r0, lsl #21 │ │ │ │ - rsbeq sl, sl, sl, lsl #2 │ │ │ │ - rsbeq r1, fp, r8, asr #19 │ │ │ │ - rsbeq sl, sl, r2, asr r0 │ │ │ │ - rsbeq sp, sl, r8, ror #17 │ │ │ │ - rsbeq r1, fp, lr, lsl r9 │ │ │ │ - rsbeq r9, sl, sl, lsr #31 │ │ │ │ - rsbeq r1, fp, r2, lsl #18 │ │ │ │ - rsbeq r9, sl, lr, lsl #31 │ │ │ │ - rsbeq r1, fp, r2, ror #16 │ │ │ │ - rsbeq r9, sl, lr, ror #29 │ │ │ │ - rsbeq r1, fp, sl, asr #16 │ │ │ │ - ldrdeq r9, [sl], #-230 @ 0xffffff1a @ │ │ │ │ - rsbeq r1, fp, r0, lsl #15 │ │ │ │ - rsbeq r9, sl, ip, lsl #28 │ │ │ │ - rsbeq r1, fp, r4, ror #14 │ │ │ │ - strdeq r9, [sl], #-208 @ 0xffffff30 @ │ │ │ │ - rsbeq r1, fp, r6, lsr r7 │ │ │ │ - rsbeq r9, sl, r2, asr #27 │ │ │ │ - rsbeq r1, fp, ip, lsl #14 │ │ │ │ - mlseq sl, r8, sp, r9 │ │ │ │ - rsbeq r1, fp, r4, ror r6 │ │ │ │ + rsbeq r2, fp, r2, asr #1 │ │ │ │ + mlseq fp, r2, r0, r2 │ │ │ │ + rsbeq r1, fp, r8, ror pc │ │ │ │ + rsbeq sl, sl, r2, lsl #12 │ │ │ │ + rsbeq r1, fp, ip, asr pc │ │ │ │ + rsbeq sl, sl, r6, ror #11 │ │ │ │ + rsbeq r1, fp, r4, lsr pc │ │ │ │ + ldrdeq r1, [fp], #-238 @ 0xffffff12 @ │ │ │ │ + rsbeq r1, fp, sl, asr #29 │ │ │ │ + rsbeq r1, fp, r2, lsl #29 │ │ │ │ + rsbeq r1, fp, r8, lsl lr │ │ │ │ + rsbeq sl, sl, r2, lsr #9 │ │ │ │ + strdeq r1, [fp], #-218 @ 0xffffff26 @ │ │ │ │ + rsbeq sl, sl, r4, lsl #9 │ │ │ │ + strdeq r1, [fp], #-194 @ 0xffffff3e @ │ │ │ │ + rsbeq sl, sl, r4, lsl #7 │ │ │ │ + rsbeq r1, fp, r2, asr #25 │ │ │ │ + rsbeq sl, sl, ip, asr #6 │ │ │ │ + mlseq fp, lr, ip, r1 │ │ │ │ + rsbeq sl, sl, r0, lsr r3 │ │ │ │ + rsbeq r1, fp, r6, ror #24 │ │ │ │ + strdeq sl, [sl], #-40 @ 0xffffffd8 @ │ │ │ │ + rsbeq r1, fp, r2, asr #24 │ │ │ │ + rsbeq sl, sl, ip, asr #5 │ │ │ │ + rsbeq r1, fp, r2, lsr #24 │ │ │ │ + rsbeq sl, sl, ip, lsr #5 │ │ │ │ + rsbeq r1, fp, r4, lsl #24 │ │ │ │ + rsbeq sl, sl, ip, lsl #5 │ │ │ │ + rsbeq r1, fp, r2, lsl #22 │ │ │ │ + rsbeq sl, sl, ip, lsl #3 │ │ │ │ + ldrdeq r1, [fp], #-162 @ 0xffffff5e @ │ │ │ │ + rsbeq sl, sl, sl, asr r1 │ │ │ │ + rsbeq r1, fp, r8, lsl #21 │ │ │ │ + rsbeq sl, sl, r2, lsl r1 │ │ │ │ + ldrdeq r1, [fp], #-144 @ 0xffffff70 @ │ │ │ │ + rsbeq sl, sl, sl, asr r0 │ │ │ │ + strdeq sp, [sl], #-128 @ 0xffffff80 @ │ │ │ │ + rsbeq r1, fp, r6, lsr #18 │ │ │ │ + strhteq r9, [sl], #-242 @ 0xffffff0e │ │ │ │ + rsbeq r1, fp, sl, lsl #18 │ │ │ │ + mlseq sl, r6, pc, r9 @ │ │ │ │ + rsbeq r1, fp, sl, ror #16 │ │ │ │ + strdeq r9, [sl], #-230 @ 0xffffff1a @ │ │ │ │ + rsbeq r1, fp, r2, asr r8 │ │ │ │ + ldrdeq r9, [sl], #-238 @ 0xffffff12 @ │ │ │ │ + rsbeq r1, fp, r8, lsl #15 │ │ │ │ + rsbeq r9, sl, r4, lsl lr │ │ │ │ + rsbeq r1, fp, ip, ror #14 │ │ │ │ + strdeq r9, [sl], #-216 @ 0xffffff28 @ │ │ │ │ + rsbeq r1, fp, lr, lsr r7 │ │ │ │ + rsbeq r9, sl, sl, asr #27 │ │ │ │ + rsbeq r1, fp, r4, lsl r7 │ │ │ │ + rsbeq r9, sl, r0, lsr #27 │ │ │ │ + rsbeq r1, fp, ip, ror r6 │ │ │ │ strcs r9, [r0], #-2837 @ 0xfffff4eb │ │ │ │ ldmdavs lr, {r0, r3, r4, r5, r8, sl, fp, ip, pc} │ │ │ │ @ instruction: 0x46319b1c │ │ │ │ blls 10565b4 │ │ │ │ tstls r4, #64, 8 @ 0x40000000 │ │ │ │ cdp2 3, 0, cr15, cr10, cr14, {2} │ │ │ │ @ instruction: 0xf0002800 │ │ │ │ - blls 85c534 │ │ │ │ + blls 85c534 │ │ │ │ ldmvs r8, {r0, r4, r5, r9, sl, lr}^ │ │ │ │ ldc2 3, cr15, [r6], #-312 @ 0xfffffec8 │ │ │ │ mcrrne 6, 0, r4, r2, cr1 │ │ │ │ adchi pc, fp, r0 │ │ │ │ ldrsbtls pc, [r8], sp @ │ │ │ │ @ instruction: 0x46489016 │ │ │ │ blx ffa790c0 │ │ │ │ @@ -304575,15 +304575,15 @@ │ │ │ │ @ instruction: 0x46390498 │ │ │ │ @ instruction: 0xf6db4478 │ │ │ │ @ instruction: 0xf7fffc8d │ │ │ │ ldmdbls r4, {r0, r1, r7, r8, fp, ip, sp, pc} │ │ │ │ ldrbmi r4, [r8], -sl, lsr #12 │ │ │ │ @ instruction: 0xf828f3dd │ │ │ │ stmdacs r1, {r0, r1, r2, r9, sl, lr} │ │ │ │ - blls 870a80 │ │ │ │ + blls 870a80 │ │ │ │ @ instruction: 0xf1a26c1a │ │ │ │ blx fee09514 │ │ │ │ ldmdbeq fp, {r0, r1, r7, r8, r9, ip, sp, lr, pc}^ │ │ │ │ svclt 0x00c82a00 │ │ │ │ movweq pc, #4163 @ 0x1043 @ │ │ │ │ @ instruction: 0xf43f2b00 │ │ │ │ @ instruction: 0xf04fa98b │ │ │ │ @@ -304846,66 +304846,66 @@ │ │ │ │ @ instruction: 0xf9b2f6db │ │ │ │ @ instruction: 0x46414839 │ │ │ │ @ instruction: 0xf6db4478 │ │ │ │ @ instruction: 0xf7fffa6d │ │ │ │ svclt 0x0000b813 │ │ │ │ andhi pc, r0, pc, lsr #7 │ │ │ │ ... │ │ │ │ - ldrdeq r1, [fp], #-50 @ 0xffffffce @ │ │ │ │ - rsbeq r9, sl, ip, asr sl │ │ │ │ - strhteq r1, [fp], #-48 @ 0xffffffd0 │ │ │ │ - rsbeq r9, sl, r8, lsr sl │ │ │ │ - rsbeq r1, fp, sl, lsl #7 │ │ │ │ - rsbeq r9, sl, r2, lsl sl │ │ │ │ - strdeq r1, [fp], #-46 @ 0xffffffd2 @ │ │ │ │ - rsbeq r9, sl, r8, lsl #19 │ │ │ │ - ldrdeq r1, [fp], #-44 @ 0xffffffd4 @ │ │ │ │ - rsbeq r9, sl, r4, ror #18 │ │ │ │ - strhteq r1, [fp], #-44 @ 0xffffffd4 │ │ │ │ - rsbeq r9, sl, r4, asr #18 │ │ │ │ - mlseq fp, r6, r2, r1 │ │ │ │ - rsbeq r1, fp, r2, lsl #6 │ │ │ │ - rsbeq r1, fp, sl, ror r2 │ │ │ │ - rsbeq r9, sl, r4, lsl #18 │ │ │ │ - rsbeq r1, fp, lr, lsr #3 │ │ │ │ - rsbeq r9, sl, sl, lsr r8 │ │ │ │ - mlseq fp, r2, r1, r1 │ │ │ │ - rsbeq r9, sl, lr, lsl r8 │ │ │ │ - rsbeq r1, fp, r6, ror r1 │ │ │ │ - rsbeq r9, sl, r2, lsl #16 │ │ │ │ - rsbeq r1, fp, ip, asr r1 │ │ │ │ - rsbeq r9, sl, r6, ror #15 │ │ │ │ - rsbeq r1, fp, r6, lsr r1 │ │ │ │ - rsbeq r9, sl, r0, asr #15 │ │ │ │ - rsbeq r1, fp, ip, lsl r1 │ │ │ │ - rsbeq r9, sl, r6, lsr #15 │ │ │ │ - rsbeq r1, fp, r2, lsl #2 │ │ │ │ - rsbeq r9, sl, ip, lsl #15 │ │ │ │ - rsbeq r1, fp, r8, ror #1 │ │ │ │ - rsbeq r9, sl, r2, ror r7 │ │ │ │ - strhteq r1, [fp], #-12 │ │ │ │ - rsbeq r9, sl, r8, asr #14 │ │ │ │ - rsbeq r1, fp, lr, ror r0 │ │ │ │ - rsbeq r9, sl, r8, lsl #14 │ │ │ │ - rsbeq r1, fp, r4, ror r0 │ │ │ │ - rsbeq r0, fp, r0, lsl #31 │ │ │ │ - rsbeq r0, fp, r6, lsl pc │ │ │ │ - rsbeq r9, sl, r0, lsr #11 │ │ │ │ - rsbeq r0, fp, r0, asr #29 │ │ │ │ - rsbeq r9, sl, ip, asr #10 │ │ │ │ - rsbeq r0, fp, r4, lsr #29 │ │ │ │ - rsbeq r9, sl, r0, lsr r5 │ │ │ │ - rsbeq r0, fp, sl, lsl #29 │ │ │ │ - rsbeq r9, sl, r4, lsl r5 │ │ │ │ - rsbeq r0, fp, r0, ror lr │ │ │ │ - strdeq r9, [sl], #-74 @ 0xffffffb6 @ │ │ │ │ - rsbeq r0, fp, r6, asr lr │ │ │ │ - rsbeq r9, sl, r0, ror #9 │ │ │ │ - rsbeq r0, fp, r8, lsr lr │ │ │ │ - rsbeq r9, sl, r4, asr #9 │ │ │ │ + ldrdeq r1, [fp], #-58 @ 0xffffffc6 @ │ │ │ │ + rsbeq r9, sl, r4, ror #20 │ │ │ │ + strhteq r1, [fp], #-56 @ 0xffffffc8 │ │ │ │ + rsbeq r9, sl, r0, asr #20 │ │ │ │ + mlseq fp, r2, r3, r1 │ │ │ │ + rsbeq r9, sl, sl, lsl sl │ │ │ │ + rsbeq r1, fp, r6, lsl #6 │ │ │ │ + mlseq sl, r0, r9, r9 │ │ │ │ + rsbeq r1, fp, r4, ror #5 │ │ │ │ + rsbeq r9, sl, ip, ror #18 │ │ │ │ + rsbeq r1, fp, r4, asr #5 │ │ │ │ + rsbeq r9, sl, ip, asr #18 │ │ │ │ + mlseq fp, lr, r2, r1 │ │ │ │ + rsbeq r1, fp, sl, lsl #6 │ │ │ │ + rsbeq r1, fp, r2, lsl #5 │ │ │ │ + rsbeq r9, sl, ip, lsl #18 │ │ │ │ + strhteq r1, [fp], #-22 @ 0xffffffea │ │ │ │ + rsbeq r9, sl, r2, asr #16 │ │ │ │ + mlseq fp, sl, r1, r1 │ │ │ │ + rsbeq r9, sl, r6, lsr #16 │ │ │ │ + rsbeq r1, fp, lr, ror r1 │ │ │ │ + rsbeq r9, sl, sl, lsl #16 │ │ │ │ + rsbeq r1, fp, r4, ror #2 │ │ │ │ + rsbeq r9, sl, lr, ror #15 │ │ │ │ + rsbeq r1, fp, lr, lsr r1 │ │ │ │ + rsbeq r9, sl, r8, asr #15 │ │ │ │ + rsbeq r1, fp, r4, lsr #2 │ │ │ │ + rsbeq r9, sl, lr, lsr #15 │ │ │ │ + rsbeq r1, fp, sl, lsl #2 │ │ │ │ + mlseq sl, r4, r7, r9 │ │ │ │ + strdeq r1, [fp], #-0 @ │ │ │ │ + rsbeq r9, sl, sl, ror r7 │ │ │ │ + rsbeq r1, fp, r4, asr #1 │ │ │ │ + rsbeq r9, sl, r0, asr r7 │ │ │ │ + rsbeq r1, fp, r6, lsl #1 │ │ │ │ + rsbeq r9, sl, r0, lsl r7 │ │ │ │ + rsbeq r1, fp, ip, ror r0 │ │ │ │ + rsbeq r0, fp, r8, lsl #31 │ │ │ │ + rsbeq r0, fp, lr, lsl pc │ │ │ │ + rsbeq r9, sl, r8, lsr #11 │ │ │ │ + rsbeq r0, fp, r8, asr #29 │ │ │ │ + rsbeq r9, sl, r4, asr r5 │ │ │ │ + rsbeq r0, fp, ip, lsr #29 │ │ │ │ + rsbeq r9, sl, r8, lsr r5 │ │ │ │ + mlseq fp, r2, lr, r0 │ │ │ │ + rsbeq r9, sl, ip, lsl r5 │ │ │ │ + rsbeq r0, fp, r8, ror lr │ │ │ │ + rsbeq r9, sl, r2, lsl #10 │ │ │ │ + rsbeq r0, fp, lr, asr lr │ │ │ │ + rsbeq r9, sl, r8, ror #9 │ │ │ │ + rsbeq r0, fp, r0, asr #28 │ │ │ │ + rsbeq r9, sl, ip, asr #9 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ bl fec93c24 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, lr, r0, asr #31 │ │ │ │ stceq 0, cr15, [r1], {79} @ 0x4f │ │ │ │ strls r9, [r0], #-3088 @ 0xfffff3f0 │ │ │ │ stmib sp, {r0, r4, sl, fp, ip, pc}^ │ │ │ │ @@ -304924,16 +304924,16 @@ │ │ │ │ andcc r4, ip, r8, ror r4 │ │ │ │ @ instruction: 0xf912f6db │ │ │ │ stmdbls sp, {r0, r2, fp, lr} │ │ │ │ @ instruction: 0xf6db4478 │ │ │ │ blls 4bb1b0 │ │ │ │ andlt r4, lr, r8, lsl r6 │ │ │ │ svclt 0x0000bd10 │ │ │ │ - strdeq r0, [fp], #-200 @ 0xffffff38 @ │ │ │ │ - rsbeq r9, sl, r4, lsl #7 │ │ │ │ + rsbeq r0, fp, r0, lsl #26 │ │ │ │ + rsbeq r9, sl, ip, lsl #7 │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r8 │ │ │ │ stc 12, cr5, [sp, #-512]! @ 0xfffffe00 │ │ │ │ bl fec9f6a0 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ stmiavs sp, {r5, r6, r7, r8, r9, sl, fp}^ │ │ │ │ strmi r4, [ip], -r6, lsl #12 │ │ │ │ blhi 1178568 │ │ │ │ @@ -304962,19 +304962,19 @@ │ │ │ │ mvnsne pc, r2, asr #12 │ │ │ │ streq pc, [r8], #-111 @ 0xffffff91 │ │ │ │ andcc r4, ip, r8, ror r4 │ │ │ │ @ instruction: 0xf8c2f6db │ │ │ │ ldrbtmi r4, [r8], #-2054 @ 0xfffff7fa │ │ │ │ @ instruction: 0xf97ef6db │ │ │ │ svclt 0x0000e7dd │ │ │ │ - strdeq r0, [fp], #-198 @ 0xffffff3a @ │ │ │ │ - rsbeq r0, fp, ip, ror ip │ │ │ │ - rsbeq r9, sl, r8, lsl #6 │ │ │ │ - rsbeq r0, fp, r8, asr ip │ │ │ │ - mlseq fp, lr, ip, r0 │ │ │ │ + strdeq r0, [fp], #-206 @ 0xffffff32 @ │ │ │ │ + rsbeq r0, fp, r4, lsl #25 │ │ │ │ + rsbeq r9, sl, r0, lsl r3 │ │ │ │ + rsbeq r0, fp, r0, ror #24 │ │ │ │ + rsbeq r0, fp, r6, lsr #25 │ │ │ │ ldrbmi lr, [r0, sp, lsr #18]! │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00c8f8cc │ │ │ │ bmi 208e584 │ │ │ │ addlt r4, r6, sp, ror fp │ │ │ │ stmiavs ip, {r1, r3, r4, r5, r6, sl, lr}^ │ │ │ │ @@ -305099,29 +305099,29 @@ │ │ │ │ ldmdami r4, {r0, r1, r2, r4, r5, r7, r8, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ mvnscc pc, pc, asr #32 │ │ │ │ @ instruction: 0xf6db4478 │ │ │ │ @ instruction: 0xe7eef871 │ │ │ │ ldcl 6, cr15, [ip], #848 @ 0x350 │ │ │ │ rsbseq r1, r6, r8, asr #29 │ │ │ │ @ instruction: 0x000011b8 │ │ │ │ - rsbeq r0, fp, r6, asr #24 │ │ │ │ + rsbeq r0, fp, lr, asr #24 │ │ │ │ rsbseq r1, r6, r0, lsr #28 │ │ │ │ - rsbeq r0, fp, r6, lsr fp │ │ │ │ - rsbeq r9, sl, r2, asr #3 │ │ │ │ - rsbeq r0, fp, ip, lsl fp │ │ │ │ - rsbeq r9, sl, r8, lsr #3 │ │ │ │ - rsbeq r0, fp, r4, lsl #22 │ │ │ │ - mlseq sl, r0, r1, r9 │ │ │ │ - ldrdeq r0, [fp], #-170 @ 0xffffff56 @ │ │ │ │ - mlseq fp, r4, sl, r0 │ │ │ │ - ldrdeq r0, [fp], #-170 @ 0xffffff56 @ │ │ │ │ - rsbeq r0, fp, sl, ror sl │ │ │ │ - rsbeq r9, sl, ip, lsl #2 │ │ │ │ - rsbeq r0, fp, r2, asr #20 │ │ │ │ - rsbeq r9, sl, ip, asr #1 │ │ │ │ + rsbeq r0, fp, lr, lsr fp │ │ │ │ + rsbeq r9, sl, sl, asr #3 │ │ │ │ + rsbeq r0, fp, r4, lsr #22 │ │ │ │ + strhteq r9, [sl], #-16 │ │ │ │ + rsbeq r0, fp, ip, lsl #22 │ │ │ │ + mlseq sl, r8, r1, r9 │ │ │ │ + rsbeq r0, fp, r2, ror #21 │ │ │ │ + mlseq fp, ip, sl, r0 │ │ │ │ + rsbeq r0, fp, r2, ror #21 │ │ │ │ + rsbeq r0, fp, r2, lsl #21 │ │ │ │ + rsbeq r9, sl, r4, lsl r1 │ │ │ │ + rsbeq r0, fp, sl, asr #20 │ │ │ │ + ldrdeq r9, [sl], #-4 @ │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ bl fec93f84 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ stmiavs r8, {r3, r4, r5, r6, r7, r8, r9, sl, fp}^ │ │ │ │ vext.8 d4, d7, d12, #6 │ │ │ │ stmdbmi fp, {r0, r1, r4, r5, r7, r9, fp, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf6d54479 │ │ │ │ @@ -305131,17 +305131,17 @@ │ │ │ │ teqpcs r6, r2, asr #12 @ p-variant is OBSOLETE │ │ │ │ andcc r4, ip, r8, ror r4 │ │ │ │ @ instruction: 0xff72f6da │ │ │ │ ldrbtmi r4, [r8], #-2053 @ 0xfffff7fb │ │ │ │ @ instruction: 0xf82ef6db │ │ │ │ rscscc pc, pc, pc, asr #32 │ │ │ │ svclt 0x0000bd10 │ │ │ │ - rsbeq r0, fp, r4, lsl sl │ │ │ │ - strhteq r0, [fp], #-152 @ 0xffffff68 │ │ │ │ - strdeq r0, [fp], #-158 @ 0xffffff62 @ │ │ │ │ + rsbeq r0, fp, ip, lsl sl │ │ │ │ + rsbeq r0, fp, r0, asr #19 │ │ │ │ + rsbeq r0, fp, r6, lsl #20 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ bl fec93fd4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ stmiavs r8, {r3, r4, r5, r6, r7, r8, r9, sl, fp}^ │ │ │ │ vext.8 d4, d7, d12, #6 │ │ │ │ stmdbmi sl, {r0, r1, r3, r7, r9, fp, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf6d54479 │ │ │ │ @@ -305150,17 +305150,17 @@ │ │ │ │ stmdami r7, {r4, r8, sl, fp, ip, sp, pc} │ │ │ │ cmppcs pc, r2, asr #12 @ p-variant is OBSOLETE │ │ │ │ andcc r4, ip, r8, ror r4 │ │ │ │ @ instruction: 0xff4af6da │ │ │ │ ldrbtmi r4, [r8], #-2052 @ 0xfffff7fc │ │ │ │ @ instruction: 0xf806f6db │ │ │ │ ldclt 0, cr2, [r0, #-0] │ │ │ │ - rsbeq r0, fp, r4, asr #19 │ │ │ │ - rsbeq r0, fp, r8, ror #18 │ │ │ │ - rsbeq r0, fp, lr, lsr #19 │ │ │ │ + rsbeq r0, fp, ip, asr #19 │ │ │ │ + rsbeq r0, fp, r0, ror r9 │ │ │ │ + strhteq r0, [fp], #-150 @ 0xffffff6a │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ bl fec94020 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ stmiavs r8, {r3, r4, r5, r6, r7, r8, r9, sl, fp}^ │ │ │ │ vext.8 d4, d7, d12, #6 │ │ │ │ stmdbmi sl, {r0, r2, r5, r6, r9, fp, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf6d54479 │ │ │ │ @@ -305169,17 +305169,17 @@ │ │ │ │ stmdami r7, {r4, r8, sl, fp, ip, sp, pc} │ │ │ │ msrcs (UNDEF: 104), r2 │ │ │ │ andcc r4, ip, r8, ror r4 │ │ │ │ @ instruction: 0xff24f6da │ │ │ │ ldrbtmi r4, [r8], #-2052 @ 0xfffff7fc │ │ │ │ @ instruction: 0xffe0f6da │ │ │ │ ldclt 0, cr2, [r0, #-0] │ │ │ │ - rsbeq r0, fp, r8, ror r9 │ │ │ │ - rsbeq r0, fp, ip, lsl r9 │ │ │ │ - rsbeq r0, fp, r2, ror #18 │ │ │ │ + rsbeq r0, fp, r0, lsl #19 │ │ │ │ + rsbeq r0, fp, r4, lsr #18 │ │ │ │ + rsbeq r0, fp, sl, ror #18 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ bl fec9406c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0x46040ff8 │ │ │ │ blx 1179954 │ │ │ │ ldrbtmi r4, [r9], #-2315 @ 0xfffff6f5 │ │ │ │ stmdb sl!, {r0, r2, r4, r6, r7, r9, sl, ip, sp, lr, pc}^ │ │ │ │ @@ -305189,17 +305189,17 @@ │ │ │ │ @ instruction: 0xf6424807 │ │ │ │ ldrbtmi r2, [r8], #-386 @ 0xfffffe7e │ │ │ │ @ instruction: 0xf6da300c │ │ │ │ stmdami r5, {r0, r2, r3, r4, r5, r6, r7, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf6da4478 │ │ │ │ @ instruction: 0x2000ffb9 │ │ │ │ svclt 0x0000bd10 │ │ │ │ - rsbeq r0, fp, lr, lsr #18 │ │ │ │ - rsbeq r0, fp, lr, asr #17 │ │ │ │ - rsbeq r0, fp, r0, lsl sl │ │ │ │ + rsbeq r0, fp, r6, lsr r9 │ │ │ │ + ldrdeq r0, [fp], #-134 @ 0xffffff7a @ │ │ │ │ + rsbeq r0, fp, r8, lsl sl │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ bl fec940bc │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0x46040ff8 │ │ │ │ blx 7799a4 │ │ │ │ ldrbtmi r4, [r9], #-2315 @ 0xfffff6f5 │ │ │ │ stmdb r2, {r0, r2, r4, r6, r7, r9, sl, ip, sp, lr, pc}^ │ │ │ │ @@ -305209,17 +305209,17 @@ │ │ │ │ @ instruction: 0xf6424807 │ │ │ │ ldrbtmi r2, [r8], #-408 @ 0xfffffe68 │ │ │ │ @ instruction: 0xf6da300c │ │ │ │ stmdami r5, {r0, r2, r4, r6, r7, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf6da4478 │ │ │ │ @ instruction: 0xf04fff91 │ │ │ │ ldclt 0, cr3, [r0, #-1020] @ 0xfffffc04 │ │ │ │ - ldrdeq r0, [fp], #-142 @ 0xffffff72 @ │ │ │ │ - rsbeq r0, fp, lr, ror r8 │ │ │ │ - rsbeq r0, fp, r0, asr #19 │ │ │ │ + rsbeq r0, fp, r6, ror #17 │ │ │ │ + rsbeq r0, fp, r6, lsl #17 │ │ │ │ + rsbeq r0, fp, r8, asr #19 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r8 │ │ │ │ bl fec9410c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0x460d0ff0 │ │ │ │ vext.8 d4, d7, d4, #6 │ │ │ │ stmdbmi pc, {r0, r1, r2, r3, r5, r6, r7, r8, fp, ip, sp, lr, pc} @ │ │ │ │ @ instruction: 0xf6d54479 │ │ │ │ @@ -305233,17 +305233,17 @@ │ │ │ │ @ instruction: 0xf6424807 │ │ │ │ ldrbtmi r2, [r8], #-432 @ 0xfffffe50 │ │ │ │ @ instruction: 0xf6da300c │ │ │ │ stmdami r5, {r0, r2, r5, r7, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf6da4478 │ │ │ │ andcs pc, r0, r1, ror #30 │ │ │ │ svclt 0x0000bd38 │ │ │ │ - rsbeq r0, fp, ip, lsl #17 │ │ │ │ - rsbeq r0, fp, lr, lsl r8 │ │ │ │ - rsbeq r0, fp, r0, ror #18 │ │ │ │ + mlseq fp, r4, r8, r0 │ │ │ │ + rsbeq r0, fp, r6, lsr #16 │ │ │ │ + rsbeq r0, fp, r8, ror #18 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r8 │ │ │ │ bl fec9416c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0x460c0ff0 │ │ │ │ vext.8 d4, d7, d5, #6 │ │ │ │ ldmdbmi r7, {r0, r1, r2, r3, r4, r5, r7, r8, fp, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf6d54479 │ │ │ │ @@ -305265,19 +305265,19 @@ │ │ │ │ ldclt 0, cr3, [r8, #-1020]! @ 0xfffffc04 │ │ │ │ @ instruction: 0xf6424808 │ │ │ │ ldrbtmi r2, [r8], #-465 @ 0xfffffe2f │ │ │ │ @ instruction: 0xf6da300c │ │ │ │ stmdami r6, {r0, r1, r5, r6, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf6da4478 │ │ │ │ @ instruction: 0xe7f0ff1f │ │ │ │ - rsbeq r0, fp, ip, lsr #16 │ │ │ │ - strhteq r0, [fp], #-118 @ 0xffffff8a │ │ │ │ - rsbeq r1, fp, ip, ror #20 │ │ │ │ - mlseq fp, sl, r7, r0 │ │ │ │ + rsbeq r0, fp, r4, lsr r8 │ │ │ │ + strhteq r0, [fp], #-126 @ 0xffffff82 │ │ │ │ rsbeq r1, fp, r4, ror sl │ │ │ │ + rsbeq r0, fp, r2, lsr #15 │ │ │ │ + rsbeq r1, fp, ip, ror sl │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00b8f8cc │ │ │ │ ldrmi fp, [r2], r9, lsl #1 │ │ │ │ strcs r4, [r0], #-1565 @ 0xfffff9e3 │ │ │ │ stmib sp, {r0, r2, r4, r8, r9, sl, fp, ip, pc}^ │ │ │ │ @@ -305381,18 +305381,18 @@ │ │ │ │ ldrbtmi r4, [r8], #-2056 @ 0xfffff7f8 │ │ │ │ @ instruction: 0xf6da300c │ │ │ │ stmdami r7, {r0, r1, r2, r3, r4, r5, r6, r8, sl, fp, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf6da4478 │ │ │ │ blls 2bca8c >::_M_default_append(unsigned int)@@Base+0x39ec8> │ │ │ │ @ instruction: 0x3181f893 │ │ │ │ svclt 0x0000deff │ │ │ │ - rsbeq r0, fp, sl, lsl #12 │ │ │ │ - mlseq sl, r6, ip, r8 │ │ │ │ - ldrdeq r0, [fp], #-82 @ 0xffffffae @ │ │ │ │ - rsbeq r0, fp, r0, asr #12 │ │ │ │ + rsbeq r0, fp, r2, lsl r6 │ │ │ │ + mlseq sl, lr, ip, r8 │ │ │ │ + ldrdeq r0, [fp], #-90 @ 0xffffffa6 @ │ │ │ │ + rsbeq r0, fp, r8, asr #12 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ bl fec943c0 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strdlt r0, [r3], r0 @ │ │ │ │ blx afa00a │ │ │ │ stmdavs r3, {r3, r4, r8, ip, sp, pc} │ │ │ │ andlt r4, r3, r8, lsl r6 │ │ │ │ @@ -305400,16 +305400,16 @@ │ │ │ │ mvncs pc, r2, asr #12 │ │ │ │ ldrbtmi r4, [r8], #-2053 @ 0xfffff7fb │ │ │ │ @ instruction: 0xf6da300c │ │ │ │ stmdami r4, {r0, r1, r2, r4, r6, r8, sl, fp, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf6da4478 │ │ │ │ blls 1bca3c │ │ │ │ svclt 0x0000e7ee │ │ │ │ - rsbeq r0, fp, r2, lsl #11 │ │ │ │ - strdeq r0, [fp], #-80 @ 0xffffffb0 @ │ │ │ │ + rsbeq r0, fp, sl, lsl #11 │ │ │ │ + strdeq r0, [fp], #-88 @ 0xffffffa8 @ │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ blhi 3f86bc │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ cdpeq 8, 14, cr15, cr8, cr12, {6} │ │ │ │ @ instruction: 0xf8df4682 │ │ │ │ @ instruction: 0x460d0ad8 │ │ │ │ @@ -306104,54 +306104,54 @@ │ │ │ │ @ instruction: 0xf89cf6da │ │ │ │ svclt 0x0000e5e6 │ │ │ │ andhi pc, r0, pc, lsr #7 │ │ │ │ addge r9, r7, #46, 30 @ 0xb8 │ │ │ │ ldrbtpl r4, [sp], #-686 @ 0xfffffd52 │ │ │ │ ldrshteq r1, [r6], #-116 @ 0xffffff8c │ │ │ │ @ instruction: 0x000011b8 │ │ │ │ - strdeq r0, [fp], #-58 @ 0xffffffc6 @ │ │ │ │ + rsbeq r0, fp, r2, lsl #8 │ │ │ │ rsbseq r1, r6, r8, asr #10 │ │ │ │ - rsbeq r0, fp, ip, asr r2 │ │ │ │ - rsbeq r0, fp, ip, ror #2 │ │ │ │ - strdeq r8, [sl], #-118 @ 0xffffff8a @ │ │ │ │ - rsbeq r0, fp, sl, asr #2 │ │ │ │ - ldrdeq r8, [sl], #-116 @ 0xffffff8c @ │ │ │ │ - rsbeq r0, fp, r8, lsr #2 │ │ │ │ - strhteq r8, [sl], #-114 @ 0xffffff8e │ │ │ │ - rsbeq r0, fp, r6, lsl #2 │ │ │ │ - mlseq sl, r0, r7, r8 │ │ │ │ - rsbeq r0, fp, r4, ror #1 │ │ │ │ - rsbeq r8, sl, lr, ror #14 │ │ │ │ - rsbeq r0, fp, r0, asr r0 │ │ │ │ - ldrdeq r8, [sl], #-106 @ 0xffffff96 @ │ │ │ │ - rsbeq r0, fp, r0, lsr r0 │ │ │ │ - rsbeq r0, fp, r6 │ │ │ │ - rsbeq pc, sl, r4, lsr pc @ │ │ │ │ - strhteq r8, [sl], #-94 @ 0xffffffa2 │ │ │ │ - rsbeq pc, sl, r6, lsl #30 │ │ │ │ - mlseq sl, r0, r5, r8 │ │ │ │ - rsbeq pc, sl, sl, asr #29 │ │ │ │ - rsbeq r8, sl, r2, asr r5 │ │ │ │ - strhteq pc, [sl], #-234 @ 0xffffff16 @ │ │ │ │ - rsbeq pc, sl, r4, ror ip @ │ │ │ │ - rsbeq pc, sl, r8, ror #23 │ │ │ │ - rsbeq r8, sl, r4, ror r2 │ │ │ │ - rsbeq pc, sl, sl, asr #23 │ │ │ │ - rsbeq r8, sl, r6, asr r2 │ │ │ │ - rsbeq pc, sl, lr, lsr #23 │ │ │ │ - rsbeq r8, sl, sl, lsr r2 │ │ │ │ - mlseq sl, r2, fp, pc @ │ │ │ │ - rsbeq r8, sl, lr, lsl r2 │ │ │ │ - rsbeq pc, sl, r4, ror fp @ │ │ │ │ - rsbeq r8, sl, r0, lsl #4 │ │ │ │ - rsbeq pc, sl, r8, asr fp @ │ │ │ │ - rsbeq r8, sl, r4, ror #3 │ │ │ │ - rsbeq pc, sl, r4, asr #21 │ │ │ │ - mlseq sl, r8, sl, pc @ │ │ │ │ - rsbeq r8, sl, r2, lsr #2 │ │ │ │ + rsbeq r0, fp, r4, ror #4 │ │ │ │ + rsbeq r0, fp, r4, ror r1 │ │ │ │ + strdeq r8, [sl], #-126 @ 0xffffff82 @ │ │ │ │ + rsbeq r0, fp, r2, asr r1 │ │ │ │ + ldrdeq r8, [sl], #-124 @ 0xffffff84 @ │ │ │ │ + rsbeq r0, fp, r0, lsr r1 │ │ │ │ + strhteq r8, [sl], #-122 @ 0xffffff86 │ │ │ │ + rsbeq r0, fp, lr, lsl #2 │ │ │ │ + mlseq sl, r8, r7, r8 │ │ │ │ + rsbeq r0, fp, ip, ror #1 │ │ │ │ + rsbeq r8, sl, r6, ror r7 │ │ │ │ + rsbeq r0, fp, r8, asr r0 │ │ │ │ + rsbeq r8, sl, r2, ror #13 │ │ │ │ + rsbeq r0, fp, r8, lsr r0 │ │ │ │ + rsbeq r0, fp, lr │ │ │ │ + rsbeq pc, sl, ip, lsr pc @ │ │ │ │ + rsbeq r8, sl, r6, asr #11 │ │ │ │ + rsbeq pc, sl, lr, lsl #30 │ │ │ │ + mlseq sl, r8, r5, r8 │ │ │ │ + ldrdeq pc, [sl], #-226 @ 0xffffff1e @ │ │ │ │ + rsbeq r8, sl, sl, asr r5 │ │ │ │ + rsbeq pc, sl, r2, asr #29 │ │ │ │ + rsbeq pc, sl, ip, ror ip @ │ │ │ │ + strdeq pc, [sl], #-176 @ 0xffffff50 @ │ │ │ │ + rsbeq r8, sl, ip, ror r2 │ │ │ │ + ldrdeq pc, [sl], #-178 @ 0xffffff4e @ │ │ │ │ + rsbeq r8, sl, lr, asr r2 │ │ │ │ + strhteq pc, [sl], #-182 @ 0xffffff4a @ │ │ │ │ + rsbeq r8, sl, r2, asr #4 │ │ │ │ + mlseq sl, sl, fp, pc @ │ │ │ │ + rsbeq r8, sl, r6, lsr #4 │ │ │ │ + rsbeq pc, sl, ip, ror fp @ │ │ │ │ + rsbeq r8, sl, r8, lsl #4 │ │ │ │ + rsbeq pc, sl, r0, ror #22 │ │ │ │ + rsbeq r8, sl, ip, ror #3 │ │ │ │ + rsbeq pc, sl, ip, asr #21 │ │ │ │ + rsbeq pc, sl, r0, lsr #21 │ │ │ │ + rsbeq r8, sl, sl, lsr #2 │ │ │ │ @ instruction: 0xf0114650 │ │ │ │ stmdacs sl, {r0, r1, r4, r5, r6, r8, sl, ip, sp, lr, pc} │ │ │ │ adchi pc, r7, r0, lsl #6 │ │ │ │ bvc 579518 │ │ │ │ blvc ffb39888 │ │ │ │ bleq 133986c │ │ │ │ blvc 3f93e4 │ │ │ │ @@ -306439,23 +306439,23 @@ │ │ │ │ @ instruction: 0xf6d94478 │ │ │ │ blls 47da10 │ │ │ │ ldmdblt r0, {r0, r1, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc}^ │ │ │ │ andhi pc, r0, pc, lsr #7 │ │ │ │ strbtvs r6, [r6], -r6, ror #12 │ │ │ │ svccc 0x00e66666 │ │ │ │ ... │ │ │ │ - strdeq pc, [sl], #-142 @ 0xffffff72 @ │ │ │ │ - strhteq pc, [sl], #-142 @ 0xffffff72 @ │ │ │ │ - rsbeq pc, sl, r4, lsl r7 @ │ │ │ │ - rsbeq r7, sl, r0, lsr #27 │ │ │ │ - rsbeq pc, sl, r4, ror #13 │ │ │ │ - mlseq sl, r2, r6, pc @ │ │ │ │ - rsbeq pc, sl, r0, lsl #14 │ │ │ │ - rsbeq pc, sl, r8, asr r5 @ │ │ │ │ - rsbeq r7, sl, r4, ror #23 │ │ │ │ + rsbeq pc, sl, r6, lsl #18 │ │ │ │ + rsbeq pc, sl, r6, asr #17 │ │ │ │ + rsbeq pc, sl, ip, lsl r7 @ │ │ │ │ + rsbeq r7, sl, r8, lsr #27 │ │ │ │ + rsbeq pc, sl, ip, ror #13 │ │ │ │ + mlseq sl, sl, r6, pc @ │ │ │ │ + rsbeq pc, sl, r8, lsl #14 │ │ │ │ + rsbeq pc, sl, r0, ror #10 │ │ │ │ + rsbeq r7, sl, ip, ror #23 │ │ │ │ vhadd.s8 d25, d1, d12 │ │ │ │ ldmmi r9!, {r1, r2, r3, r4, r8, sp, lr} │ │ │ │ andcc r4, ip, r8, ror r4 │ │ │ │ ldc2 6, cr15, [r6, #-868] @ 0xfffffc9c │ │ │ │ stmdbls ip, {r0, r1, r2, r4, r5, r7, fp, lr} │ │ │ │ @ instruction: 0xf6d94478 │ │ │ │ blls 47d9b8 │ │ │ │ @@ -306554,15 +306554,15 @@ │ │ │ │ ldc2 6, cr15, [r6, #-868] @ 0xfffffc9c │ │ │ │ @ instruction: 0xf7ff9b0c │ │ │ │ strbmi fp, [r4], -r9, ror #16 │ │ │ │ @ instruction: 0xb3236e6b │ │ │ │ ldclne 14, cr6, [fp], #-956 @ 0xfffffc44 │ │ │ │ ldrbmi sp, [r0], -r4 │ │ │ │ vqadd.s8 d31, d0, d1 │ │ │ │ - blle 84ee20 │ │ │ │ + blle 84ee20 │ │ │ │ svcge 0x002e9b10 │ │ │ │ strtmi r9, [sl], -r2, lsl #6 │ │ │ │ @ instruction: 0x46509b11 │ │ │ │ blls 963018 │ │ │ │ blls 923030 │ │ │ │ blls 8e302c │ │ │ │ strls r9, [r5], #-1543 @ 0xfffff9f9 │ │ │ │ @@ -306634,37 +306634,37 @@ │ │ │ │ @ instruction: 0xf6d9300c │ │ │ │ ldmdami ip, {r0, r2, r4, r5, r7, r8, r9, fp, ip, sp, lr, pc} │ │ │ │ ldrbtmi r9, [r8], #-2316 @ 0xfffff6f4 │ │ │ │ ldc2l 6, cr15, [r0], #-868 @ 0xfffffc9c │ │ │ │ @ instruction: 0xf7fe9b0c │ │ │ │ svclt 0x0000bfc3 │ │ │ │ ... │ │ │ │ - rsbeq pc, sl, r0, lsl #10 │ │ │ │ - rsbeq r7, sl, ip, lsl #23 │ │ │ │ - rsbeq pc, sl, r0, ror #9 │ │ │ │ - rsbeq pc, sl, lr, asr #10 │ │ │ │ - rsbeq pc, sl, r8, lsl #9 │ │ │ │ - rsbeq r7, sl, r4, lsl fp │ │ │ │ - rsbeq pc, sl, r2, asr r4 @ │ │ │ │ - ldrdeq r7, [sl], #-174 @ 0xffffff52 @ │ │ │ │ - rsbeq pc, sl, r6, lsr r4 @ │ │ │ │ - rsbeq pc, sl, r4, lsr #9 │ │ │ │ - rsbeq pc, sl, r2, lsl #8 │ │ │ │ - ldrdeq pc, [sl], #-76 @ 0xffffffb4 @ │ │ │ │ - rsbeq pc, sl, r4, ror #7 │ │ │ │ - rsbeq pc, sl, r2, asr r4 @ │ │ │ │ - rsbeq pc, sl, sl, lsl #7 │ │ │ │ - rsbeq r7, sl, r6, lsl sl │ │ │ │ - rsbeq pc, sl, r4, lsl r3 @ │ │ │ │ - mlseq sl, ip, r2, pc @ │ │ │ │ - rsbeq r7, sl, r8, lsr #18 │ │ │ │ - rsbeq pc, sl, ip, ror r2 @ │ │ │ │ - rsbeq r7, sl, r8, lsl #18 │ │ │ │ - rsbeq pc, sl, lr, lsr r2 @ │ │ │ │ - rsbeq r7, sl, sl, asr #17 │ │ │ │ + rsbeq pc, sl, r8, lsl #10 │ │ │ │ + mlseq sl, r4, fp, r7 │ │ │ │ + rsbeq pc, sl, r8, ror #9 │ │ │ │ + rsbeq pc, sl, r6, asr r5 @ │ │ │ │ + mlseq sl, r0, r4, pc @ │ │ │ │ + rsbeq r7, sl, ip, lsl fp │ │ │ │ + rsbeq pc, sl, sl, asr r4 @ │ │ │ │ + rsbeq r7, sl, r6, ror #21 │ │ │ │ + rsbeq pc, sl, lr, lsr r4 @ │ │ │ │ + rsbeq pc, sl, ip, lsr #9 │ │ │ │ + rsbeq pc, sl, sl, lsl #8 │ │ │ │ + rsbeq pc, sl, r4, ror #9 │ │ │ │ + rsbeq pc, sl, ip, ror #7 │ │ │ │ + rsbeq pc, sl, sl, asr r4 @ │ │ │ │ + mlseq sl, r2, r3, pc @ │ │ │ │ + rsbeq r7, sl, lr, lsl sl │ │ │ │ + rsbeq pc, sl, ip, lsl r3 @ │ │ │ │ + rsbeq pc, sl, r4, lsr #5 │ │ │ │ + rsbeq r7, sl, r0, lsr r9 │ │ │ │ + rsbeq pc, sl, r4, lsl #5 │ │ │ │ + rsbeq r7, sl, r0, lsl r9 │ │ │ │ + rsbeq pc, sl, r6, asr #4 │ │ │ │ + ldrdeq r7, [sl], #-130 @ 0xffffff7e @ │ │ │ │ @ instruction: 0x462a9b11 │ │ │ │ ldrbmi r9, [r0], -r1, lsl #6 │ │ │ │ movwls r9, #11024 @ 0x2b10 │ │ │ │ movwls r9, #27423 @ 0x6b1f │ │ │ │ movwls r9, #19232 @ 0x4b20 │ │ │ │ stmib sp, {r1, r2, r3, r4, r8, r9, fp, ip, pc}^ │ │ │ │ strls r4, [r5], -r7, lsl #14 │ │ │ │ @@ -306799,15 +306799,15 @@ │ │ │ │ stmdacs r1, {r0, r3, r9, ip, sp, lr, pc} │ │ │ │ mulls ip, r9, r0 │ │ │ │ teqpvs lr, r1, asr #4 @ p-variant is OBSOLETE │ │ │ │ ldrbtmi r4, [r8], #-2132 @ 0xfffff7ac │ │ │ │ @ instruction: 0xf6d9300c │ │ │ │ ldmdami r3, {r0, r5, r6, r9, fp, ip, sp, lr, pc}^ │ │ │ │ ldrbtmi r9, [r8], #-2316 @ 0xfffff6f4 │ │ │ │ - blx 87c342 │ │ │ │ + blx 87c342 │ │ │ │ @ instruction: 0xf7fe9b0c │ │ │ │ ldrbmi fp, [r0], -pc, ror #28 │ │ │ │ @ instruction: 0xff76f3ea │ │ │ │ blvc 37a2e8 │ │ │ │ @ instruction: 0x46394632 │ │ │ │ bleq 33a074 >::_M_default_append(unsigned int)@@Base+0xb74b0> │ │ │ │ @ instruction: 0xf01c4650 │ │ │ │ @@ -306860,50 +306860,50 @@ │ │ │ │ mvncs pc, r2, asr #12 │ │ │ │ andcc r4, ip, r8, ror r4 │ │ │ │ @ instruction: 0xf9ecf6d9 │ │ │ │ ldrbtmi r4, [r8], #-2086 @ 0xfffff7da │ │ │ │ blx feb7c428 │ │ │ │ @ instruction: 0x3180f895 │ │ │ │ svclt 0x0000deff │ │ │ │ - rsbeq pc, sl, r8, lsl #3 │ │ │ │ - rsbeq r7, sl, r4, lsl r8 │ │ │ │ - rsbeq pc, sl, r8, ror #2 │ │ │ │ - strdeq r7, [sl], #-116 @ 0xffffff8c @ │ │ │ │ - rsbeq pc, sl, ip, asr #2 │ │ │ │ - ldrdeq r7, [sl], #-118 @ 0xffffff8a @ │ │ │ │ - rsbeq pc, sl, ip, lsr #2 │ │ │ │ - strhteq r7, [sl], #-118 @ 0xffffff8a │ │ │ │ - rsbeq pc, sl, r0, lsl r1 @ │ │ │ │ - mlseq sl, sl, r7, r7 │ │ │ │ - strdeq pc, [sl], #-6 @ │ │ │ │ - rsbeq r7, sl, r0, lsl #15 │ │ │ │ - ldrdeq pc, [sl], #-12 @ │ │ │ │ - rsbeq r7, sl, r6, ror #14 │ │ │ │ - rsbeq pc, sl, r4, asr #32 │ │ │ │ - strhteq pc, [sl], #-2 @ │ │ │ │ - rsbeq pc, sl, r4, lsr #32 │ │ │ │ - strhteq r7, [sl], #-96 @ 0xffffffa0 │ │ │ │ - rsbeq lr, sl, r8, ror #31 │ │ │ │ - rsbeq r7, sl, r4, ror r6 │ │ │ │ - mlseq sl, r6, pc, lr @ │ │ │ │ - rsbeq r7, sl, r2, lsr #12 │ │ │ │ - rsbeq lr, sl, r8, asr pc │ │ │ │ - rsbeq r7, sl, r4, ror #11 │ │ │ │ - rsbeq lr, sl, sl, lsr pc │ │ │ │ - rsbeq lr, sl, r8, lsr #31 │ │ │ │ - rsbeq lr, sl, ip, lsl pc │ │ │ │ - rsbeq lr, sl, sl, lsl #31 │ │ │ │ - rsbeq lr, sl, r0, lsl #30 │ │ │ │ - rsbeq lr, sl, lr, ror #30 │ │ │ │ - rsbeq lr, sl, r4, ror #29 │ │ │ │ - rsbeq lr, sl, r2, asr pc │ │ │ │ - rsbeq lr, sl, r8, asr #29 │ │ │ │ - rsbeq lr, sl, r6, lsr pc │ │ │ │ - rsbeq lr, sl, ip, lsr #29 │ │ │ │ - rsbeq lr, sl, sl, lsl pc │ │ │ │ + mlseq sl, r0, r1, pc @ │ │ │ │ + rsbeq r7, sl, ip, lsl r8 │ │ │ │ + rsbeq pc, sl, r0, ror r1 @ │ │ │ │ + strdeq r7, [sl], #-124 @ 0xffffff84 @ │ │ │ │ + rsbeq pc, sl, r4, asr r1 @ │ │ │ │ + ldrdeq r7, [sl], #-126 @ 0xffffff82 @ │ │ │ │ + rsbeq pc, sl, r4, lsr r1 @ │ │ │ │ + strhteq r7, [sl], #-126 @ 0xffffff82 │ │ │ │ + rsbeq pc, sl, r8, lsl r1 @ │ │ │ │ + rsbeq r7, sl, r2, lsr #15 │ │ │ │ + strdeq pc, [sl], #-14 @ │ │ │ │ + rsbeq r7, sl, r8, lsl #15 │ │ │ │ + rsbeq pc, sl, r4, ror #1 │ │ │ │ + rsbeq r7, sl, lr, ror #14 │ │ │ │ + rsbeq pc, sl, ip, asr #32 │ │ │ │ + strhteq pc, [sl], #-10 @ │ │ │ │ + rsbeq pc, sl, ip, lsr #32 │ │ │ │ + strhteq r7, [sl], #-104 @ 0xffffff98 │ │ │ │ + strdeq lr, [sl], #-240 @ 0xffffff10 @ │ │ │ │ + rsbeq r7, sl, ip, ror r6 │ │ │ │ + mlseq sl, lr, pc, lr @ │ │ │ │ + rsbeq r7, sl, sl, lsr #12 │ │ │ │ + rsbeq lr, sl, r0, ror #30 │ │ │ │ + rsbeq r7, sl, ip, ror #11 │ │ │ │ + rsbeq lr, sl, r2, asr #30 │ │ │ │ + strhteq lr, [sl], #-240 @ 0xffffff10 │ │ │ │ + rsbeq lr, sl, r4, lsr #30 │ │ │ │ + mlseq sl, r2, pc, lr @ │ │ │ │ + rsbeq lr, sl, r8, lsl #30 │ │ │ │ + rsbeq lr, sl, r6, ror pc │ │ │ │ + rsbeq lr, sl, ip, ror #29 │ │ │ │ + rsbeq lr, sl, sl, asr pc │ │ │ │ + ldrdeq lr, [sl], #-224 @ 0xffffff20 @ │ │ │ │ + rsbeq lr, sl, lr, lsr pc │ │ │ │ + strhteq lr, [sl], #-228 @ 0xffffff1c │ │ │ │ + rsbeq lr, sl, r2, lsr #30 │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl fec95b64 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldrdlt r0, [r5], r8 │ │ │ │ strmi r4, [r8], -r5, lsl #12 │ │ │ │ @ instruction: 0x461f4616 │ │ │ │ vext.8 d9, d5, d3, #1 │ │ │ │ @@ -306982,28 +306982,28 @@ │ │ │ │ @ instruction: 0xe7e2f9bd │ │ │ │ vtst.8 d20, d1, d1 │ │ │ │ ldrbtmi r7, [r8], #-459 @ 0xfffffe35 │ │ │ │ @ instruction: 0xf6d9300c │ │ │ │ stmdami pc, {r0, r2, r4, r5, r6, r7, fp, ip, sp, lr, pc} @ │ │ │ │ @ instruction: 0xf6d94478 │ │ │ │ @ instruction: 0xe7d6f9b1 │ │ │ │ - rsbeq lr, sl, r8, lsr #27 │ │ │ │ - rsbeq r7, sl, r4, lsr r4 │ │ │ │ - mlseq sl, r0, sp, lr │ │ │ │ - rsbeq r7, sl, ip, lsl r4 │ │ │ │ - rsbeq lr, sl, r8, lsr #26 │ │ │ │ - strhteq r7, [sl], #-52 @ 0xffffffcc │ │ │ │ - rsbeq lr, sl, lr, lsl #26 │ │ │ │ - rsbeq r0, fp, r8 │ │ │ │ - strdeq lr, [sl], #-194 @ 0xffffff3e @ │ │ │ │ - rsbeq r0, fp, ip, asr #1 │ │ │ │ - ldrdeq lr, [sl], #-198 @ 0xffffff3a @ │ │ │ │ - rsbeq r0, fp, r8, lsl r0 │ │ │ │ - strhteq lr, [sl], #-206 @ 0xffffff32 │ │ │ │ - rsbeq r0, fp, r4, rrx │ │ │ │ + strhteq lr, [sl], #-208 @ 0xffffff30 │ │ │ │ + rsbeq r7, sl, ip, lsr r4 │ │ │ │ + mlseq sl, r8, sp, lr │ │ │ │ + rsbeq r7, sl, r4, lsr #8 │ │ │ │ + rsbeq lr, sl, r0, lsr sp │ │ │ │ + strhteq r7, [sl], #-60 @ 0xffffffc4 │ │ │ │ + rsbeq lr, sl, r6, lsl sp │ │ │ │ + rsbeq r0, fp, r0, lsl r0 │ │ │ │ + strdeq lr, [sl], #-202 @ 0xffffff36 @ │ │ │ │ + ldrdeq r0, [fp], #-4 @ │ │ │ │ + ldrdeq lr, [sl], #-206 @ 0xffffff32 @ │ │ │ │ + rsbeq r0, fp, r0, lsr #32 │ │ │ │ + rsbeq lr, sl, r6, asr #25 │ │ │ │ + rsbeq r0, fp, ip, rrx │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl fec95cf4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldrdlt r0, [r5], r8 │ │ │ │ ldrmi r4, [r0], -r6, lsl #12 │ │ │ │ @ instruction: 0x460f4615 │ │ │ │ vext.8 d9, d5, d3, #3 │ │ │ │ @@ -307078,28 +307078,28 @@ │ │ │ │ @ instruction: 0xe7e2f8fd │ │ │ │ vtst.8 d20, d1, d1 │ │ │ │ ldrbtmi r7, [r8], #-459 @ 0xfffffe35 │ │ │ │ @ instruction: 0xf6d9300c │ │ │ │ stmdami pc, {r0, r2, r4, r5, fp, ip, sp, lr, pc} @ │ │ │ │ @ instruction: 0xf6d94478 │ │ │ │ @ instruction: 0xe7d6f8f1 │ │ │ │ - rsbeq lr, sl, ip, lsl ip │ │ │ │ - rsbeq r7, sl, r8, lsr #5 │ │ │ │ - rsbeq lr, sl, r4, lsl #24 │ │ │ │ - mlseq sl, r0, r2, r7 │ │ │ │ - rsbeq lr, sl, r8, lsr #23 │ │ │ │ - rsbeq r7, sl, r4, lsr r2 │ │ │ │ - rsbeq lr, sl, lr, lsl #23 │ │ │ │ - rsbeq pc, sl, r8, lsl #29 │ │ │ │ - rsbeq lr, sl, r2, ror fp │ │ │ │ - rsbeq pc, sl, ip, asr #30 │ │ │ │ - rsbeq lr, sl, r6, asr fp │ │ │ │ - mlseq sl, r8, lr, pc @ │ │ │ │ - rsbeq lr, sl, lr, lsr fp │ │ │ │ - rsbeq pc, sl, r4, ror #29 │ │ │ │ + rsbeq lr, sl, r4, lsr #24 │ │ │ │ + strhteq r7, [sl], #-32 @ 0xffffffe0 │ │ │ │ + rsbeq lr, sl, ip, lsl #24 │ │ │ │ + mlseq sl, r8, r2, r7 │ │ │ │ + strhteq lr, [sl], #-176 @ 0xffffff50 │ │ │ │ + rsbeq r7, sl, ip, lsr r2 │ │ │ │ + mlseq sl, r6, fp, lr │ │ │ │ + mlseq sl, r0, lr, pc @ │ │ │ │ + rsbeq lr, sl, sl, ror fp │ │ │ │ + rsbeq pc, sl, r4, asr pc @ │ │ │ │ + rsbeq lr, sl, lr, asr fp │ │ │ │ + rsbeq pc, sl, r0, lsr #29 │ │ │ │ + rsbeq lr, sl, r6, asr #22 │ │ │ │ + rsbeq pc, sl, ip, ror #29 │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl fec95e74 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldrdlt r0, [r5], r8 │ │ │ │ strmi r4, [r8], -r5, lsl #12 │ │ │ │ @ instruction: 0x461f4616 │ │ │ │ vext.8 d9, d5, d3, #1 │ │ │ │ @@ -307178,28 +307178,28 @@ │ │ │ │ @ instruction: 0xe7e2f835 │ │ │ │ vtst.8 d20, d1, d1 │ │ │ │ ldrbtmi r7, [r8], #-459 @ 0xfffffe35 │ │ │ │ @ instruction: 0xf6d8300c │ │ │ │ stmdami pc, {r0, r2, r3, r5, r6, r8, r9, sl, fp, ip, sp, lr, pc} @ │ │ │ │ @ instruction: 0xf6d94478 │ │ │ │ ldrb pc, [r6, r9, lsr #16] @ │ │ │ │ - mlseq sl, r8, sl, lr │ │ │ │ - rsbeq r7, sl, r4, lsr #2 │ │ │ │ - rsbeq lr, sl, r0, lsl #21 │ │ │ │ - rsbeq r7, sl, ip, lsl #2 │ │ │ │ - rsbeq lr, sl, r8, lsl sl │ │ │ │ - rsbeq r7, sl, r4, lsr #1 │ │ │ │ - strdeq lr, [sl], #-158 @ 0xffffff62 @ │ │ │ │ - strdeq pc, [sl], #-200 @ 0xffffff38 @ │ │ │ │ - rsbeq lr, sl, r2, ror #19 │ │ │ │ - strhteq pc, [sl], #-220 @ 0xffffff24 @ │ │ │ │ - rsbeq lr, sl, r6, asr #19 │ │ │ │ - rsbeq pc, sl, r8, lsl #26 │ │ │ │ - rsbeq lr, sl, lr, lsr #19 │ │ │ │ - rsbeq pc, sl, r4, asr sp @ │ │ │ │ + rsbeq lr, sl, r0, lsr #21 │ │ │ │ + rsbeq r7, sl, ip, lsr #2 │ │ │ │ + rsbeq lr, sl, r8, lsl #21 │ │ │ │ + rsbeq r7, sl, r4, lsl r1 │ │ │ │ + rsbeq lr, sl, r0, lsr #20 │ │ │ │ + rsbeq r7, sl, ip, lsr #1 │ │ │ │ + rsbeq lr, sl, r6, lsl #20 │ │ │ │ + rsbeq pc, sl, r0, lsl #26 │ │ │ │ + rsbeq lr, sl, sl, ror #19 │ │ │ │ + rsbeq pc, sl, r4, asr #27 │ │ │ │ + rsbeq lr, sl, lr, asr #19 │ │ │ │ + rsbeq pc, sl, r0, lsl sp @ │ │ │ │ + strhteq lr, [sl], #-150 @ 0xffffff6a │ │ │ │ + rsbeq pc, sl, ip, asr sp @ │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ blhi 37a2bc │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x0048f8cc │ │ │ │ @ instruction: 0xf8dfb09d │ │ │ │ @ instruction: 0x46046570 │ │ │ │ @@ -307544,20 +307544,20 @@ │ │ │ │ andhi pc, r5, r2, asr #16 │ │ │ │ bls 338ad8 >::_M_default_append(unsigned int)@@Base+0xb5f14> │ │ │ │ andsvs r2, r3, r1, lsl #6 │ │ │ │ svclt 0x0000e7b9 │ │ │ │ andhi pc, r0, pc, lsr #7 │ │ │ │ ... │ │ │ │ smlawbmi lr, r0, r4, r8 │ │ │ │ - rsbeq lr, sl, lr, lsl #19 │ │ │ │ + mlseq sl, r6, r9, lr │ │ │ │ rsbseq pc, r5, r4, ror #23 │ │ │ │ @ instruction: 0x000011b8 │ │ │ │ - rsbeq lr, sl, r2, lsl #18 │ │ │ │ - rsbeq lr, sl, lr, lsr #17 │ │ │ │ - rsbeq lr, sl, lr, lsr #15 │ │ │ │ + rsbeq lr, sl, sl, lsl #18 │ │ │ │ + strhteq lr, [sl], #-134 @ 0xffffff7a │ │ │ │ + strhteq lr, [sl], #-118 @ 0xffffff8a │ │ │ │ rsbseq pc, r5, r8, lsr #14 │ │ │ │ strbmi r4, [r1], -sl, lsr #12 │ │ │ │ cdp 6, 11, cr4, cr0, cr0, {1} │ │ │ │ vtbx.8 d27, {d22-d25}, d8 │ │ │ │ strtmi pc, [sl], -pc, asr #17 │ │ │ │ strtmi r4, [r0], -r1, asr #12 │ │ │ │ blge ff17ae78 │ │ │ │ @@ -307891,59 +307891,59 @@ │ │ │ │ @ instruction: 0xf6d8300c │ │ │ │ ldmdami r2!, {r0, r2, r3, r4, r6, r7, r8, fp, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf6d84478 │ │ │ │ ldmib r7, {r0, r3, r4, r7, r9, fp, ip, sp, lr, pc}^ │ │ │ │ cdple 3, 15, cr2, cr15, cr6, {1} │ │ │ │ andhi pc, r0, pc, lsr #7 │ │ │ │ ... │ │ │ │ - rsbeq lr, sl, r2, asr r3 │ │ │ │ - rsbeq lr, sl, r8, ror #5 │ │ │ │ - rsbeq r6, sl, r2, ror r9 │ │ │ │ - rsbeq lr, sl, ip, asr #5 │ │ │ │ - rsbeq r6, sl, r6, asr r9 │ │ │ │ - rsbeq lr, sl, r0, asr #3 │ │ │ │ - rsbeq lr, sl, sl, lsr r1 │ │ │ │ - ldrdeq lr, [sl], #-0 @ │ │ │ │ - rsbeq r6, sl, ip, asr r7 │ │ │ │ - strhteq lr, [sl], #-8 │ │ │ │ - rsbeq r6, sl, r4, asr #14 │ │ │ │ - rsbeq lr, sl, r0, lsr #1 │ │ │ │ - rsbeq r6, sl, ip, lsr #14 │ │ │ │ - rsbeq lr, sl, r0, lsl #1 │ │ │ │ - rsbeq lr, sl, r2, asr #3 │ │ │ │ - rsbeq lr, sl, r0, rrx │ │ │ │ - rsbeq r6, sl, ip, ror #13 │ │ │ │ - rsbeq lr, sl, r4, asr #32 │ │ │ │ - ldrdeq r6, [sl], #-96 @ 0xffffffa0 @ │ │ │ │ - rsbeq lr, sl, r8, lsr #32 │ │ │ │ - strhteq r6, [sl], #-100 @ 0xffffff9c │ │ │ │ - rsbeq lr, sl, ip │ │ │ │ - mlseq sl, r8, r6, r6 │ │ │ │ - strdeq sp, [sl], #-240 @ 0xffffff10 @ │ │ │ │ - rsbeq lr, sl, lr, asr r0 │ │ │ │ - mlseq sl, r0, pc, sp @ │ │ │ │ - strdeq sp, [sl], #-254 @ 0xffffff02 @ │ │ │ │ - rsbeq sp, sl, r4, ror pc │ │ │ │ - rsbeq sp, sl, r2, ror #31 │ │ │ │ - rsbeq sp, sl, r6, asr pc │ │ │ │ - rsbeq pc, sl, ip, lsl #4 │ │ │ │ - rsbeq sp, sl, sl, lsr pc │ │ │ │ - rsbeq lr, sl, sl, ror r0 │ │ │ │ - rsbeq sp, sl, r0, lsr #30 │ │ │ │ - rsbeq r6, sl, sl, lsr #11 │ │ │ │ - strdeq sp, [sl], #-238 @ 0xffffff12 @ │ │ │ │ - rsbeq r6, sl, r8, lsl #11 │ │ │ │ - rsbeq sp, sl, r4, ror #29 │ │ │ │ - rsbeq r6, sl, lr, ror #10 │ │ │ │ - rsbeq sp, sl, r6, asr #29 │ │ │ │ - rsbeq r6, sl, r0, asr r5 │ │ │ │ - rsbeq sp, sl, ip, lsr #29 │ │ │ │ - rsbeq r6, sl, r6, lsr r5 │ │ │ │ - rsbeq sp, sl, lr, lsl #29 │ │ │ │ - strdeq sp, [sl], #-236 @ 0xffffff14 @ │ │ │ │ + rsbeq lr, sl, sl, asr r3 │ │ │ │ + strdeq lr, [sl], #-32 @ 0xffffffe0 @ │ │ │ │ + rsbeq r6, sl, sl, ror r9 │ │ │ │ + ldrdeq lr, [sl], #-36 @ 0xffffffdc @ │ │ │ │ + rsbeq r6, sl, lr, asr r9 │ │ │ │ + rsbeq lr, sl, r8, asr #3 │ │ │ │ + rsbeq lr, sl, r2, asr #2 │ │ │ │ + ldrdeq lr, [sl], #-8 @ │ │ │ │ + rsbeq r6, sl, r4, ror #14 │ │ │ │ + rsbeq lr, sl, r0, asr #1 │ │ │ │ + rsbeq r6, sl, ip, asr #14 │ │ │ │ + rsbeq lr, sl, r8, lsr #1 │ │ │ │ + rsbeq r6, sl, r4, lsr r7 │ │ │ │ + rsbeq lr, sl, r8, lsl #1 │ │ │ │ + rsbeq lr, sl, sl, asr #3 │ │ │ │ + rsbeq lr, sl, r8, rrx │ │ │ │ + strdeq r6, [sl], #-100 @ 0xffffff9c @ │ │ │ │ + rsbeq lr, sl, ip, asr #32 │ │ │ │ + ldrdeq r6, [sl], #-104 @ 0xffffff98 @ │ │ │ │ + rsbeq lr, sl, r0, lsr r0 │ │ │ │ + strhteq r6, [sl], #-108 @ 0xffffff94 │ │ │ │ + rsbeq lr, sl, r4, lsl r0 │ │ │ │ + rsbeq r6, sl, r0, lsr #13 │ │ │ │ + strdeq sp, [sl], #-248 @ 0xffffff08 @ │ │ │ │ + rsbeq lr, sl, r6, rrx │ │ │ │ + mlseq sl, r8, pc, sp @ │ │ │ │ + rsbeq lr, sl, r6 │ │ │ │ + rsbeq sp, sl, ip, ror pc │ │ │ │ + rsbeq sp, sl, sl, ror #31 │ │ │ │ + rsbeq sp, sl, lr, asr pc │ │ │ │ + rsbeq pc, sl, r4, lsl r2 @ │ │ │ │ + rsbeq sp, sl, r2, asr #30 │ │ │ │ + rsbeq lr, sl, r2, lsl #1 │ │ │ │ + rsbeq sp, sl, r8, lsr #30 │ │ │ │ + strhteq r6, [sl], #-82 @ 0xffffffae │ │ │ │ + rsbeq sp, sl, r6, lsl #30 │ │ │ │ + mlseq sl, r0, r5, r6 │ │ │ │ + rsbeq sp, sl, ip, ror #29 │ │ │ │ + rsbeq r6, sl, r6, ror r5 │ │ │ │ + rsbeq sp, sl, lr, asr #29 │ │ │ │ + rsbeq r6, sl, r8, asr r5 │ │ │ │ + strhteq sp, [sl], #-228 @ 0xffffff1c │ │ │ │ + rsbeq r6, sl, lr, lsr r5 │ │ │ │ + mlseq sl, r6, lr, sp │ │ │ │ + rsbeq sp, sl, r4, lsl #30 │ │ │ │ andeq r0, r0, r0 │ │ │ │ andcs r6, r1, r2, lsl r9 │ │ │ │ ldmdavs r2, {r8, fp, ip, pc} │ │ │ │ andvs r6, r8, sl, lsl r0 │ │ │ │ svclt 0x00004770 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @@ -308021,18 +308021,18 @@ │ │ │ │ @ instruction: 0xf6d1e7d5 │ │ │ │ svclt 0x0000ee26 │ │ │ │ andhi pc, r0, pc, lsr #7 │ │ │ │ ... │ │ │ │ rsbseq pc, r5, lr, lsr r0 @ │ │ │ │ @ instruction: 0x000011b8 │ │ │ │ rsbseq lr, r5, lr, ror pc │ │ │ │ - strhteq pc, [sl], #-4 @ │ │ │ │ - rsbeq r6, sl, ip, lsr r3 │ │ │ │ - mlseq sl, r8, r0, pc @ │ │ │ │ - rsbeq r6, sl, r0, lsr #6 │ │ │ │ + strhteq pc, [sl], #-12 @ │ │ │ │ + rsbeq r6, sl, r4, asr #6 │ │ │ │ + rsbeq pc, sl, r0, lsr #1 │ │ │ │ + rsbeq r6, sl, r8, lsr #6 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl fec96d18 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldrmi r0, [r5], -r0, lsr #31 │ │ │ │ ldc 8, cr6, [r1, #264] @ 0x108 │ │ │ │ addslt r6, r4, r6, lsr #22 │ │ │ │ adcsvs pc, r2, #8388608 @ 0x800000 │ │ │ │ @@ -308151,26 +308151,26 @@ │ │ │ │ @ instruction: 0xf6d84478 │ │ │ │ blls 47df38 │ │ │ │ @ instruction: 0xf6d1e76a │ │ │ │ svclt 0x0000ed1c │ │ │ │ ... │ │ │ │ ldrsbteq lr, [r5], #-236 @ 0xffffff14 │ │ │ │ @ instruction: 0x000011b8 │ │ │ │ - strhteq lr, [sl], #-244 @ 0xffffff0c │ │ │ │ - rsbeq r6, sl, ip, lsr r2 │ │ │ │ + strhteq lr, [sl], #-252 @ 0xffffff04 │ │ │ │ + rsbeq r6, sl, r4, asr #4 │ │ │ │ rsbseq lr, r5, r0, asr #28 │ │ │ │ - rsbeq sp, lr, ip, ror #23 │ │ │ │ - rsbeq lr, sl, r6, ror #29 │ │ │ │ - rsbeq r6, sl, lr, ror #2 │ │ │ │ - rsbeq lr, sl, sl, asr #29 │ │ │ │ - rsbeq r6, sl, r2, asr r1 │ │ │ │ - rsbeq lr, sl, lr, lsr #29 │ │ │ │ - rsbeq r6, sl, r6, lsr r1 │ │ │ │ - rsbeq lr, sl, r4, lsl #29 │ │ │ │ - rsbeq r6, sl, ip, lsl #2 │ │ │ │ + strdeq sp, [lr], #-180 @ 0xffffff4c @ │ │ │ │ + rsbeq lr, sl, lr, ror #29 │ │ │ │ + rsbeq r6, sl, r6, ror r1 │ │ │ │ + ldrdeq lr, [sl], #-226 @ 0xffffff1e @ │ │ │ │ + rsbeq r6, sl, sl, asr r1 │ │ │ │ + strhteq lr, [sl], #-230 @ 0xffffff1a │ │ │ │ + rsbeq r6, sl, lr, lsr r1 │ │ │ │ + rsbeq lr, sl, ip, lsl #29 │ │ │ │ + rsbeq r6, sl, r4, lsl r1 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ bleq fe77e07c │ │ │ │ stclmi 2, cr15, [r4, #-692] @ 0xfffffd4c │ │ │ │ bmi fe991798 │ │ │ │ blmi fe9915d4 │ │ │ │ @@ -308332,29 +308332,29 @@ │ │ │ │ @ instruction: 0xf04f4814 │ │ │ │ ldrbtmi r3, [r8], #-511 @ 0xfffffe01 │ │ │ │ @ instruction: 0xff22f6d7 │ │ │ │ @ instruction: 0xf6d1e7e2 │ │ │ │ svclt 0x0000ebae │ │ │ │ ldrhteq lr, [r5], #-198 @ 0xffffff3a │ │ │ │ @ instruction: 0x000011b8 │ │ │ │ - rsbeq lr, sl, r6, lsl lr │ │ │ │ - rsbeq lr, sl, sl, lsl #26 │ │ │ │ - mlseq sl, r2, pc, r5 @ │ │ │ │ + rsbeq lr, sl, lr, lsl lr │ │ │ │ + rsbeq lr, sl, r2, lsl sp │ │ │ │ + mlseq sl, sl, pc, r5 @ │ │ │ │ rsbseq lr, r5, r0, lsr #23 │ │ │ │ - rsbeq r2, sl, r2, asr #17 │ │ │ │ - rsbeq lr, sl, r8, lsl ip │ │ │ │ - rsbeq r5, sl, r0, lsr #29 │ │ │ │ - strdeq lr, [sl], #-186 @ 0xffffff46 @ │ │ │ │ - rsbeq r5, sl, r2, lsl #29 │ │ │ │ - rsbeq lr, sl, r0, ror #23 │ │ │ │ - rsbeq r5, sl, r6, ror #28 │ │ │ │ - rsbeq lr, sl, r2, asr #23 │ │ │ │ - rsbeq r5, sl, r8, asr #28 │ │ │ │ - rsbeq lr, sl, r8, lsr #23 │ │ │ │ - rsbeq r5, sl, lr, lsr #28 │ │ │ │ + rsbeq r2, sl, sl, asr #17 │ │ │ │ + rsbeq lr, sl, r0, lsr #24 │ │ │ │ + rsbeq r5, sl, r8, lsr #29 │ │ │ │ + rsbeq lr, sl, r2, lsl #24 │ │ │ │ + rsbeq r5, sl, sl, lsl #29 │ │ │ │ + rsbeq lr, sl, r8, ror #23 │ │ │ │ + rsbeq r5, sl, lr, ror #28 │ │ │ │ + rsbeq lr, sl, sl, asr #23 │ │ │ │ + rsbeq r5, sl, r0, asr lr │ │ │ │ + strhteq lr, [sl], #-176 @ 0xffffff50 │ │ │ │ + rsbeq r5, sl, r6, lsr lr │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl fec97224 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r3, r8, ror #31 │ │ │ │ @ instruction: 0x46046913 │ │ │ │ stmdbls r6, {r0, r1, r3, r4, r6, r7, fp, sp, lr} │ │ │ │ @ instruction: 0xf8539a09 │ │ │ │ @@ -308401,18 +308401,18 @@ │ │ │ │ stmdami r8, {r2, r3, r5, r7, r8, ip, sp, lr} │ │ │ │ andcc r4, ip, r8, ror r4 │ │ │ │ ldc2l 6, cr15, [r8, #860] @ 0x35c │ │ │ │ stmdbls r1, {r1, r2, fp, lr} │ │ │ │ @ instruction: 0xf6d74478 │ │ │ │ blls 1bfb3c │ │ │ │ svclt 0x0000e7d1 │ │ │ │ - rsbeq lr, sl, sl, lsr #21 │ │ │ │ - rsbeq r5, sl, r2, lsr sp │ │ │ │ - rsbeq lr, sl, r8, lsl #21 │ │ │ │ - rsbeq r5, sl, r0, lsl sp │ │ │ │ + strhteq lr, [sl], #-162 @ 0xffffff5e │ │ │ │ + rsbeq r5, sl, sl, lsr sp │ │ │ │ + mlseq sl, r0, sl, lr │ │ │ │ + rsbeq r5, sl, r8, lsl sp │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d0f8cc │ │ │ │ @ instruction: 0x8010f8d2 │ │ │ │ @ instruction: 0xf8d8b083 │ │ │ │ bcs 148120 │ │ │ │ @@ -308453,19 +308453,19 @@ │ │ │ │ andcc r4, ip, r8, ror r4 │ │ │ │ ldc2l 6, cr15, [r2, #-860]! @ 0xfffffca4 │ │ │ │ strtmi r4, [r9], -r8, lsl #16 │ │ │ │ @ instruction: 0xf6d74478 │ │ │ │ strtmi pc, [r8], -sp, lsr #28 │ │ │ │ pop {r0, r1, ip, sp, pc} │ │ │ │ svclt 0x00008ff0 │ │ │ │ - rsbeq r2, sl, sl, lsr r6 │ │ │ │ - rsbeq r2, sl, r0, lsr r6 │ │ │ │ - mlseq sl, r0, sl, r3 │ │ │ │ - strhteq lr, [sl], #-156 @ 0xffffff64 │ │ │ │ - rsbeq r5, sl, r4, asr #24 │ │ │ │ + rsbeq r2, sl, r2, asr #12 │ │ │ │ + rsbeq r2, sl, r8, lsr r6 │ │ │ │ + mlseq sl, r8, sl, r3 │ │ │ │ + rsbeq lr, sl, r4, asr #19 │ │ │ │ + rsbeq r5, sl, ip, asr #24 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r8 │ │ │ │ bl fec973e0 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldmdbvs r1, {r3, r4, r5, r6, r7, r8, r9, sl, fp} │ │ │ │ stmdavs sl, {r1, fp, ip, pc} │ │ │ │ svclt 0x00c84282 │ │ │ │ stcle 3, cr2, [r3, #-0] │ │ │ │ @@ -308499,15 +308499,15 @@ │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ mrsle r0, LR_svc │ │ │ │ andlt r2, r4, r1 │ │ │ │ @ instruction: 0xf6d1bd10 │ │ │ │ svclt 0x0000ea60 │ │ │ │ rsbseq lr, r5, sl, ror #15 │ │ │ │ @ instruction: 0x000011b8 │ │ │ │ - rsbeq lr, sl, r4, lsr r9 │ │ │ │ + rsbeq lr, sl, ip, lsr r9 │ │ │ │ ldrhteq lr, [r5], #-120 @ 0xffffff88 │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl fec9748c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r3, r0, ror #31 │ │ │ │ ldcle 14, cr1, [r1, #-120] @ 0xffffff88 │ │ │ │ svcne 0x00154607 │ │ │ │ @@ -308526,16 +308526,16 @@ │ │ │ │ andcc r4, ip, r8, ror r4 │ │ │ │ stc2l 6, cr15, [r0], #860 @ 0x35c │ │ │ │ stmdbls r1, {r0, r2, fp, lr} │ │ │ │ @ instruction: 0xf6d74478 │ │ │ │ bls 1bf94c │ │ │ │ andlt r4, r3, r0, lsl r6 │ │ │ │ svclt 0x0000bdf0 │ │ │ │ - mlseq sl, r8, r8, lr │ │ │ │ - rsbeq r5, sl, r0, lsr #22 │ │ │ │ + rsbeq lr, sl, r0, lsr #17 │ │ │ │ + rsbeq r5, sl, r8, lsr #22 │ │ │ │ ldrbmi lr, [r0, sp, lsr #18]! │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00c8f8cc │ │ │ │ @ instruction: 0x405df892 │ │ │ │ strmi fp, [r6], -r6, lsl #1 │ │ │ │ @ instruction: 0xf014461d │ │ │ │ @@ -308600,20 +308600,20 @@ │ │ │ │ andcc r4, ip, r8, ror r4 │ │ │ │ mcrr2 6, 13, pc, ip, cr7 @ │ │ │ │ stmdbls r5, {r0, r3, fp, lr} │ │ │ │ @ instruction: 0xf6d74478 │ │ │ │ blls 2bf824 >::_M_default_append(unsigned int)@@Base+0x3cc60> │ │ │ │ andlt r4, r6, r8, lsl r6 │ │ │ │ @ instruction: 0x87f0e8bd │ │ │ │ - rsbeq lr, sl, sl, lsl #16 │ │ │ │ - mlseq sl, r2, sl, r5 │ │ │ │ - strdeq lr, [sl], #-124 @ 0xffffff84 @ │ │ │ │ - rsbeq lr, sl, r2, lsr #15 │ │ │ │ - rsbeq lr, sl, r0, ror r7 │ │ │ │ - strdeq r5, [sl], #-152 @ 0xffffff68 @ │ │ │ │ + rsbeq lr, sl, r2, lsl r8 │ │ │ │ + mlseq sl, sl, sl, r5 │ │ │ │ + rsbeq lr, sl, r4, lsl #16 │ │ │ │ + rsbeq lr, sl, sl, lsr #15 │ │ │ │ + rsbeq lr, sl, r8, ror r7 │ │ │ │ + rsbeq r5, sl, r0, lsl #20 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00c8f8cc │ │ │ │ addlt r6, r5, r2, lsl r9 │ │ │ │ ldmib sp, {r0, r1, r2, r4, fp, sp, lr}^ │ │ │ │ svccs 0x00009a0e │ │ │ │ @@ -308666,29 +308666,29 @@ │ │ │ │ andcc r4, ip, r8, ror r4 │ │ │ │ blx ff37e062 │ │ │ │ stmdbls r3, {r0, r1, r2, fp, lr} │ │ │ │ @ instruction: 0xf6d74478 │ │ │ │ blls 23f71c │ │ │ │ andlt r4, r5, r8, lsl r6 │ │ │ │ svchi 0x00f0e8bd │ │ │ │ - mlseq sl, r6, r6, lr │ │ │ │ - rsbeq r5, sl, lr, lsl r9 │ │ │ │ - rsbeq lr, sl, r8, ror #12 │ │ │ │ - strdeq r5, [sl], #-128 @ 0xffffff80 @ │ │ │ │ + mlseq sl, lr, r6, lr │ │ │ │ + rsbeq r5, sl, r6, lsr #18 │ │ │ │ + rsbeq lr, sl, r0, ror r6 │ │ │ │ + strdeq r5, [sl], #-136 @ 0xffffff78 @ │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ blhi 1fb9e8 │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00a0f8cc │ │ │ │ strcs fp, [r4, #-141] @ 0xffffff73 │ │ │ │ @ instruction: 0xf8dd2b00 │ │ │ │ mrcls 0, 0, sl, cr8, cr4, {3} │ │ │ │ @ instruction: 0xf8ca9308 │ │ │ │ vhadd.u8 d21, d0, d0 │ │ │ │ - blls 860a8c │ │ │ │ + blls 860a8c │ │ │ │ blcc 151d68 │ │ │ │ movwcs fp, #7960 @ 0x1f18 │ │ │ │ blls 82517c │ │ │ │ @ instruction: 0xf0402b00 │ │ │ │ cdpcs 0, 0, cr8, cr0, cr0, {6} │ │ │ │ ldrmi sp, [r9], -r6, asr #32 │ │ │ │ bleq 2bc6ac >::_M_default_append(unsigned int)@@Base+0x39ae8> │ │ │ │ @@ -308702,15 +308702,15 @@ │ │ │ │ ldrdcs pc, [r0], -r8 │ │ │ │ vstmdble r9!, {s4-s3} │ │ │ │ @ instruction: 0xf04f2500 │ │ │ │ strdls r3, [r9, -pc] │ │ │ │ addsmi lr, r5, #6 │ │ │ │ @ instruction: 0xf8d8dc6f │ │ │ │ strcc r2, [r1, #-0] │ │ │ │ - ble 851000 │ │ │ │ + ble 851000 │ │ │ │ ldrdcs pc, [ip], -r8 │ │ │ │ @ instruction: 0x46204631 │ │ │ │ eorcs pc, r5, r2, asr r8 @ │ │ │ │ @ instruction: 0xffc8f3f4 │ │ │ │ cdp 8, 11, cr6, cr0, cr2, {3} │ │ │ │ @ instruction: 0xf5020bc0 │ │ │ │ ldc 2, cr6, [r2, #-712] @ 0xfffffd38 │ │ │ │ @@ -308861,19 +308861,19 @@ │ │ │ │ blx 127e368 │ │ │ │ stmdbls r7, {r0, r3, fp, lr} │ │ │ │ @ instruction: 0xf6d74478 │ │ │ │ bls 33f414 >::_M_default_append(unsigned int)@@Base+0xbc850> │ │ │ │ andlt r4, sp, r0, lsl r6 │ │ │ │ blhi 1fbb14 │ │ │ │ svchi 0x00f0e8bd │ │ │ │ - mlseq sl, lr, r4, lr │ │ │ │ - rsbeq r5, sl, r6, lsr #14 │ │ │ │ - rsbeq lr, sl, r8, lsr #9 │ │ │ │ - rsbeq lr, sl, r0, ror #6 │ │ │ │ - rsbeq r5, sl, r8, ror #11 │ │ │ │ + rsbeq lr, sl, r6, lsr #9 │ │ │ │ + rsbeq r5, sl, lr, lsr #14 │ │ │ │ + strhteq lr, [sl], #-64 @ 0xffffffc0 │ │ │ │ + rsbeq lr, sl, r8, ror #6 │ │ │ │ + strdeq r5, [sl], #-80 @ 0xffffffb0 @ │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl fec97a40 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldmib r2, {r3, r4, r6, r7, r8, r9, sl, fp}^ │ │ │ │ addlt r1, r6, r8, lsl #24 │ │ │ │ @ instruction: 0xf5a1691c │ │ │ │ ldc 14, cr7, [r2, #512] @ 0x200 │ │ │ │ @@ -309028,24 +309028,24 @@ │ │ │ │ stmdami lr, {r2, r6, r8, r9, sl, fp, sp, pc} │ │ │ │ @ instruction: 0x11bcf640 │ │ │ │ andcc r4, ip, r8, ror r4 │ │ │ │ @ instruction: 0xf8f0f6d7 │ │ │ │ strtmi r4, [r1], -fp, lsl #16 │ │ │ │ @ instruction: 0xf6d74478 │ │ │ │ ldr pc, [r6, -fp, lsr #19]! │ │ │ │ - rsbeq lr, sl, r6, asr #4 │ │ │ │ - rsbeq r5, sl, r8, ror r6 │ │ │ │ - strhteq lr, [sl], #-18 @ 0xffffffee │ │ │ │ - rsbeq r5, sl, sl, lsr r4 │ │ │ │ - rsbeq lr, sl, ip, lsr #2 │ │ │ │ - strhteq r5, [sl], #-52 @ 0xffffffcc │ │ │ │ - rsbeq lr, sl, lr, ror #1 │ │ │ │ - rsbeq r5, sl, r6, ror r3 │ │ │ │ - strhteq lr, [sl], #-8 │ │ │ │ - rsbeq r5, sl, r0, asr #6 │ │ │ │ + rsbeq lr, sl, lr, asr #4 │ │ │ │ + rsbeq r5, sl, r0, lsl #13 │ │ │ │ + strhteq lr, [sl], #-26 @ 0xffffffe6 │ │ │ │ + rsbeq r5, sl, r2, asr #8 │ │ │ │ + rsbeq lr, sl, r4, lsr r1 │ │ │ │ + strhteq r5, [sl], #-60 @ 0xffffffc4 │ │ │ │ + strdeq lr, [sl], #-6 @ │ │ │ │ + rsbeq r5, sl, lr, ror r3 │ │ │ │ + rsbeq lr, sl, r0, asr #1 │ │ │ │ + rsbeq r5, sl, r8, asr #6 │ │ │ │ mvnsmi lr, sp, lsr #18 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d8f8cc │ │ │ │ addlt r6, r4, ip, asr #16 │ │ │ │ blle 211550 │ │ │ │ andlt r2, r4, r1 │ │ │ │ @@ -309085,19 +309085,19 @@ │ │ │ │ msrne (UNDEF: 47), r0 │ │ │ │ andcc r4, ip, r8, ror r4 │ │ │ │ @ instruction: 0xf880f6d7 │ │ │ │ @ instruction: 0xf04f4807 │ │ │ │ ldrbtmi r3, [r8], #-511 @ 0xfffffe01 │ │ │ │ @ instruction: 0xf93af6d7 │ │ │ │ svclt 0x0000e7ee │ │ │ │ - rsbeq lr, sl, r8, asr r0 │ │ │ │ - strdeq sp, [sl], #-248 @ 0xffffff08 @ │ │ │ │ - rsbeq r5, sl, lr, ror r2 │ │ │ │ - ldrdeq sp, [sl], #-248 @ 0xffffff08 @ │ │ │ │ - rsbeq r5, sl, lr, asr r2 │ │ │ │ + rsbeq lr, sl, r0, rrx │ │ │ │ + rsbeq lr, sl, r0 │ │ │ │ + rsbeq r5, sl, r6, lsl #5 │ │ │ │ + rsbeq sp, sl, r0, ror #31 │ │ │ │ + rsbeq r5, sl, r6, ror #4 │ │ │ │ mvnsmi lr, #737280 @ 0xb4000 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ bleq fef7eef8 │ │ │ │ strmi r4, [r7], -ip, ror #20 │ │ │ │ vqdmull.s32 q2, d13, d12[1] │ │ │ │ ldrbtmi r4, [sl], #-3372 @ 0xfffff2d4 │ │ │ │ @@ -309206,19 +309206,19 @@ │ │ │ │ ldrbtmi r9, [r8], #-2308 @ 0xfffff6fc │ │ │ │ @ instruction: 0xf850f6d7 │ │ │ │ str r9, [r6, r4, lsl #22]! │ │ │ │ ldcl 6, cr15, [sl], {208} @ 0xd0 │ │ │ │ rsbseq sp, r5, lr, lsr lr │ │ │ │ @ instruction: 0x000011b8 │ │ │ │ rsbseq sp, r5, r6, asr #26 │ │ │ │ - ldrdeq sp, [sl], #-226 @ 0xffffff1e @ │ │ │ │ - rsbeq sp, sl, sl, lsr lr │ │ │ │ - rsbeq r5, sl, r2, asr #1 │ │ │ │ - rsbeq sp, sl, r2, lsl #28 │ │ │ │ - rsbeq r5, sl, sl, lsl #1 │ │ │ │ + ldrdeq sp, [sl], #-234 @ 0xffffff16 @ │ │ │ │ + rsbeq sp, sl, r2, asr #28 │ │ │ │ + rsbeq r5, sl, sl, asr #1 │ │ │ │ + rsbeq sp, sl, sl, lsl #28 │ │ │ │ + mlseq sl, r2, r0, r5 │ │ │ │ mvnsmi lr, #737280 @ 0xb4000 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d8f8cc │ │ │ │ strcs fp, [r0], #-131 @ 0xffffff7d │ │ │ │ stmdaeq r0, {r0, r1, r4, r5, r7, r8, ip, sp, lr, pc} │ │ │ │ eorsvs r9, ip, sl, lsl #30 │ │ │ │ @@ -309254,18 +309254,18 @@ │ │ │ │ cmppvs pc, r0, asr #4 @ p-variant is OBSOLETE │ │ │ │ ldrbtmi r4, [r8], #-2055 @ 0xfffff7f9 │ │ │ │ @ instruction: 0xf6d6300c │ │ │ │ stmdami r6, {r0, r2, r3, r5, r8, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ ldrbtmi r9, [r8], #-2305 @ 0xfffff6ff │ │ │ │ @ instruction: 0xffe8f6d6 │ │ │ │ strb r9, [ip, r1, lsl #22]! │ │ │ │ - rsbeq sp, sl, r2, ror sp │ │ │ │ - strdeq r4, [sl], #-250 @ 0xffffff06 @ │ │ │ │ - rsbeq sp, sl, r2, lsr sp │ │ │ │ - strhteq r4, [sl], #-250 @ 0xffffff06 │ │ │ │ + rsbeq sp, sl, sl, ror sp │ │ │ │ + rsbeq r5, sl, r2 │ │ │ │ + rsbeq sp, sl, sl, lsr sp │ │ │ │ + rsbeq r4, sl, r2, asr #31 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00c8f8cc │ │ │ │ addlt r4, r5, ip, asr #24 │ │ │ │ strmi r4, [r1], ip, asr #18 │ │ │ │ andcs r4, r1, ip, ror r4 │ │ │ │ @@ -309342,20 +309342,20 @@ │ │ │ │ ldrbtmi r9, [r8], #-2304 @ 0xfffff700 │ │ │ │ @ instruction: 0xff40f6d6 │ │ │ │ ldr r9, [lr, r0, lsl #20]! │ │ │ │ bl ff3feadc │ │ │ │ rsbseq sp, r5, r0, lsr #23 │ │ │ │ @ instruction: 0x000011b8 │ │ │ │ ldrshteq sp, [r5], #-166 @ 0xffffff5a │ │ │ │ - rsbeq sp, sl, lr, lsl ip │ │ │ │ - rsbeq r4, sl, r6, lsr #29 │ │ │ │ - rsbeq sp, sl, r0, lsl #24 │ │ │ │ - rsbeq r4, sl, r8, lsl #29 │ │ │ │ - rsbeq sp, sl, r2, ror #23 │ │ │ │ - rsbeq r4, sl, sl, ror #28 │ │ │ │ + rsbeq sp, sl, r6, lsr #24 │ │ │ │ + rsbeq r4, sl, lr, lsr #29 │ │ │ │ + rsbeq sp, sl, r8, lsl #24 │ │ │ │ + mlseq sl, r0, lr, r4 │ │ │ │ + rsbeq sp, sl, sl, ror #23 │ │ │ │ + rsbeq r4, sl, r2, ror lr │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00c8f8cc │ │ │ │ addlt r4, r5, r9, asr #24 │ │ │ │ strmi r4, [r2], r9, asr #18 │ │ │ │ andcs r4, r1, ip, ror r4 │ │ │ │ @@ -309400,15 +309400,15 @@ │ │ │ │ ldrbtmi r6, [r8], #-458 @ 0xfffffe36 │ │ │ │ @ instruction: 0xf6d6300c │ │ │ │ stmdami r1!, {r0, r1, r3, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ ldrbtmi r4, [r8], #-1569 @ 0xfffff9df │ │ │ │ mcr2 6, 6, pc, cr6, cr6, {6} @ │ │ │ │ orrlt lr, r2, r3 │ │ │ │ eorsvs r2, fp, r7, lsl #6 │ │ │ │ - bmi 88a098 │ │ │ │ + bmi 88a098 │ │ │ │ ldrbtmi r4, [sl], #-2841 @ 0xfffff4e7 │ │ │ │ ldmdavs sl, {r0, r1, r4, r6, r7, fp, ip, lr} │ │ │ │ subsmi r9, sl, r3, lsl #22 │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ strtmi sp, [r0], -r5, lsr #2 │ │ │ │ pop {r0, r2, ip, sp, pc} │ │ │ │ @ instruction: 0xf1b98ff0 │ │ │ │ @@ -309428,21 +309428,21 @@ │ │ │ │ stmdami ip, {r0, r1, r2, r4, r6, r7, r8, sl, fp, ip, sp, lr, pc} │ │ │ │ ldrbtmi r4, [r8], #-1569 @ 0xfffff9df │ │ │ │ mrc2 6, 4, pc, cr2, cr6, {6} │ │ │ │ @ instruction: 0xf6d0e7cf │ │ │ │ svclt 0x0000eb1e │ │ │ │ rsbseq sp, r5, r8, lsr sl │ │ │ │ @ instruction: 0x000011b8 │ │ │ │ - rsbeq sp, sl, lr, ror #21 │ │ │ │ - rsbeq r4, sl, r6, ror sp │ │ │ │ + strdeq sp, [sl], #-166 @ 0xffffff5a @ │ │ │ │ + rsbeq r4, sl, lr, ror sp │ │ │ │ rsbseq sp, r5, sl, ror r9 │ │ │ │ - rsbeq sp, sl, r2, lsr #21 │ │ │ │ - rsbeq r4, sl, sl, lsr #26 │ │ │ │ - rsbeq sp, sl, r6, lsl #21 │ │ │ │ - rsbeq r4, sl, lr, lsl #26 │ │ │ │ + rsbeq sp, sl, sl, lsr #21 │ │ │ │ + rsbeq r4, sl, r2, lsr sp │ │ │ │ + rsbeq sp, sl, lr, lsl #21 │ │ │ │ + rsbeq r4, sl, r6, lsl sp │ │ │ │ mvnsmi lr, #737280 @ 0xb4000 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00c0f8cc │ │ │ │ stmdavs r3, {r3, r4, r7, r9, sl, lr}^ │ │ │ │ ldrmi fp, [r6], -r9, lsl #1 │ │ │ │ @ instruction: 0x63b2f503 │ │ │ │ @@ -309529,18 +309529,18 @@ │ │ │ │ strmi r0, [sl], -r4, lsl #6 │ │ │ │ stmdavs r1, {r0, r1, r3, r6, sl, lr}^ │ │ │ │ blvc 1fc8cc │ │ │ │ blne 27f388 , std::allocator >::_M_construct(char const*, unsigned int)@@Base+0x1780> │ │ │ │ blvc 1fc514 │ │ │ │ mvnsle r4, r3, lsl #5 │ │ │ │ svclt 0x0000e7b3 │ │ │ │ - rsbeq sp, sl, r4, asr r9 │ │ │ │ - rsbeq r4, sl, r2, ror #23 │ │ │ │ - rsbeq sp, sl, lr, lsl r9 │ │ │ │ - rsbeq r4, sl, r6, lsr #23 │ │ │ │ + rsbeq sp, sl, ip, asr r9 │ │ │ │ + rsbeq r4, sl, sl, ror #23 │ │ │ │ + rsbeq sp, sl, r6, lsr #18 │ │ │ │ + rsbeq r4, sl, lr, lsr #23 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ blhi 27c764 │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x0060f8cc │ │ │ │ addslt r4, fp, r4, asr #29 │ │ │ │ strmi r4, [r3], r4, asr #27 │ │ │ │ @@ -309736,16 +309736,16 @@ │ │ │ │ andls r9, r9, fp, lsl #22 │ │ │ │ movwls r3, #45825 @ 0xb301 │ │ │ │ svclt 0x0000e6e8 │ │ │ │ andhi pc, r0, pc, lsr #7 │ │ │ │ ... │ │ │ │ rsbseq sp, r5, r0, asr r7 │ │ │ │ @ instruction: 0x000011b8 │ │ │ │ - rsbeq sp, sl, r4, ror #11 │ │ │ │ - rsbeq r4, sl, ip, ror #16 │ │ │ │ + rsbeq sp, sl, ip, ror #11 │ │ │ │ + rsbeq r4, sl, r4, ror r8 │ │ │ │ ldrmi pc, [r4], #-2271 @ 0xfffff721 │ │ │ │ tstpne r7, r0, asr #4 @ p-variant is OBSOLETE │ │ │ │ ldrpl pc, [r0], #-2271 @ 0xfffff721 │ │ │ │ andls r4, r4, ip, ror r4 │ │ │ │ @ instruction: 0xf104447d │ │ │ │ @ instruction: 0xf6d6000c │ │ │ │ stmdbls r4, {r0, r1, r2, r3, r6, r8, r9, fp, ip, sp, lr, pc} │ │ │ │ @@ -309999,42 +309999,42 @@ │ │ │ │ ldrbtmi r4, [r8], #-2081 @ 0xfffff7df │ │ │ │ @ instruction: 0xf6d6300c │ │ │ │ stmdami r0!, {r0, r1, r3, r4, r6, r8, fp, ip, sp, lr, pc} │ │ │ │ ldrbtmi r9, [r8], #-2308 @ 0xfffff6fc │ │ │ │ blx 6ff540 │ │ │ │ ldr r9, [r3], -r4, lsl #20 │ │ │ │ ... │ │ │ │ - rsbeq sp, sl, ip, ror r5 │ │ │ │ - rsbeq r4, sl, ip, lsl #16 │ │ │ │ - rsbeq sp, sl, r8, asr #10 │ │ │ │ - ldrdeq r4, [sl], #-112 @ 0xffffff90 @ │ │ │ │ + rsbeq sp, sl, r4, lsl #11 │ │ │ │ + rsbeq r4, sl, r4, lsl r8 │ │ │ │ + rsbeq sp, sl, r0, asr r5 │ │ │ │ + ldrdeq r4, [sl], #-120 @ 0xffffff88 @ │ │ │ │ ldrsbteq sp, [r5], #-60 @ 0xffffffc4 │ │ │ │ @ instruction: 0x000011b8 │ │ │ │ - rsbeq sp, sl, sl, lsl #10 │ │ │ │ - mlseq sl, sl, r7, r4 │ │ │ │ - ldrdeq sp, [sl], #-72 @ 0xffffffb8 @ │ │ │ │ - rsbeq r4, sl, r0, ror #14 │ │ │ │ - rsbeq sp, sl, ip, lsl #9 │ │ │ │ - rsbeq r4, sl, r4, lsl r7 │ │ │ │ - rsbeq sp, sl, r6, ror #7 │ │ │ │ - rsbeq r4, sl, lr, ror #12 │ │ │ │ - mlseq sl, r4, r3, sp │ │ │ │ - rsbeq r4, sl, ip, lsl r6 │ │ │ │ - rsbeq sp, sl, sl, lsr #5 │ │ │ │ - rsbeq r4, sl, r2, lsr r5 │ │ │ │ - rsbeq sp, sl, ip, lsl #5 │ │ │ │ - rsbeq r4, sl, r4, lsl r5 │ │ │ │ - rsbeq sp, sl, lr, ror #4 │ │ │ │ - strdeq r4, [sl], #-70 @ 0xffffffba @ │ │ │ │ - strdeq sp, [sl], #-18 @ 0xffffffee @ │ │ │ │ - rsbeq r4, sl, sl, ror r4 │ │ │ │ - ldrdeq sp, [sl], #-20 @ 0xffffffec @ │ │ │ │ - rsbeq r4, sl, ip, asr r4 │ │ │ │ - rsbeq sp, sl, lr, lsl #3 │ │ │ │ - rsbeq r4, sl, r6, lsl r4 │ │ │ │ + rsbeq sp, sl, r2, lsl r5 │ │ │ │ + rsbeq r4, sl, r2, lsr #15 │ │ │ │ + rsbeq sp, sl, r0, ror #9 │ │ │ │ + rsbeq r4, sl, r8, ror #14 │ │ │ │ + mlseq sl, r4, r4, sp │ │ │ │ + rsbeq r4, sl, ip, lsl r7 │ │ │ │ + rsbeq sp, sl, lr, ror #7 │ │ │ │ + rsbeq r4, sl, r6, ror r6 │ │ │ │ + mlseq sl, ip, r3, sp │ │ │ │ + rsbeq r4, sl, r4, lsr #12 │ │ │ │ + strhteq sp, [sl], #-34 @ 0xffffffde │ │ │ │ + rsbeq r4, sl, sl, lsr r5 │ │ │ │ + mlseq sl, r4, r2, sp │ │ │ │ + rsbeq r4, sl, ip, lsl r5 │ │ │ │ + rsbeq sp, sl, r6, ror r2 │ │ │ │ + strdeq r4, [sl], #-78 @ 0xffffffb2 @ │ │ │ │ + strdeq sp, [sl], #-26 @ 0xffffffe6 @ │ │ │ │ + rsbeq r4, sl, r2, lsl #9 │ │ │ │ + ldrdeq sp, [sl], #-28 @ 0xffffffe4 @ │ │ │ │ + rsbeq r4, sl, r4, ror #8 │ │ │ │ + mlseq sl, r6, r1, sp │ │ │ │ + rsbeq r4, sl, lr, lsl r4 │ │ │ │ vhadd.s8 d25, d0, d4 │ │ │ │ ldmdami r5, {r1, r2, r3, r5, r8, ip, sp} │ │ │ │ andcc r4, ip, r8, ror r4 │ │ │ │ @ instruction: 0xf910f6d6 │ │ │ │ stmdbls r4, {r0, r1, r4, fp, lr} │ │ │ │ @ instruction: 0xf6d64478 │ │ │ │ bls 2801ac >::_M_default_append(unsigned int)@@Base+0x5c> │ │ │ │ @@ -310050,16 +310050,16 @@ │ │ │ │ @ instruction: 0xf8dd4649 │ │ │ │ bls 3a5afc │ │ │ │ ldrdcc pc, [r0], -r8 │ │ │ │ stmdbeq r2, {r0, r3, r8, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xc70ce9dd │ │ │ │ @ instruction: 0xf6ff4599 │ │ │ │ @ instruction: 0xe6c1ae98 │ │ │ │ - strdeq sp, [sl], #-8 @ │ │ │ │ - rsbeq r4, sl, r0, lsl #7 │ │ │ │ + rsbeq sp, sl, r0, lsl #2 │ │ │ │ + rsbeq r4, sl, r8, lsl #7 │ │ │ │ mvnsmi lr, sp, lsr #18 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d8f8cc │ │ │ │ strmi fp, [r6], -r4, lsl #1 │ │ │ │ ldrmi r4, [r0], pc, lsl #12 │ │ │ │ stcls 6, cr4, [sl], {29} │ │ │ │ @@ -310209,24 +310209,24 @@ │ │ │ │ vst2.8 {d20-d21}, [pc], lr │ │ │ │ ldrbtmi r7, [r8], #-438 @ 0xfffffe4a │ │ │ │ @ instruction: 0xf6d5300c │ │ │ │ stmdami ip, {r0, r1, r4, r5, r7, r8, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ ldrbtmi r4, [r8], #-1569 @ 0xfffff9df │ │ │ │ @ instruction: 0xf86ef6d6 │ │ │ │ svclt 0x0000e759 │ │ │ │ - rsbeq ip, sl, sl, lsl pc │ │ │ │ - rsbeq r4, sl, r8, lsr #3 │ │ │ │ - ldrdeq ip, [sl], #-226 @ 0xffffff1e @ │ │ │ │ - rsbeq r4, sl, sl, asr r1 │ │ │ │ - rsbeq ip, sl, r0, lsr #29 │ │ │ │ - rsbeq r4, sl, r8, lsr #2 │ │ │ │ - rsbeq ip, sl, r8, asr lr │ │ │ │ - rsbeq r4, sl, r0, ror #1 │ │ │ │ - rsbeq ip, sl, lr, lsr lr │ │ │ │ - rsbeq r4, sl, r6, asr #1 │ │ │ │ + rsbeq ip, sl, r2, lsr #30 │ │ │ │ + strhteq r4, [sl], #-16 │ │ │ │ + ldrdeq ip, [sl], #-234 @ 0xffffff16 @ │ │ │ │ + rsbeq r4, sl, r2, ror #2 │ │ │ │ + rsbeq ip, sl, r8, lsr #29 │ │ │ │ + rsbeq r4, sl, r0, lsr r1 │ │ │ │ + rsbeq ip, sl, r0, ror #28 │ │ │ │ + rsbeq r4, sl, r8, ror #1 │ │ │ │ + rsbeq ip, sl, r6, asr #28 │ │ │ │ + rsbeq r4, sl, lr, asr #1 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ blhi 27d224 , std::allocator >, std::allocator, std::allocator > > >::~vector()@@Base+0x20> │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x0078f8cc │ │ │ │ @ instruction: 0x4616b095 │ │ │ │ blmi ffa935f4 │ │ │ │ @@ -310456,40 +310456,40 @@ │ │ │ │ ldrbtmi r3, [r8], #-511 @ 0xfffffe01 │ │ │ │ mcr2 6, 4, pc, cr8, cr5, {6} @ │ │ │ │ @ instruction: 0xf6cfe7ef │ │ │ │ svclt 0x0000eb14 │ │ │ │ ... │ │ │ │ @ instruction: 0x000011b8 │ │ │ │ rsbseq ip, r5, r4, lsl #25 │ │ │ │ - rsbeq ip, sl, r6, lsr #28 │ │ │ │ - strhteq ip, [sl], #-210 @ 0xffffff2e │ │ │ │ - rsbeq ip, sl, r6, ror #23 │ │ │ │ - rsbeq r3, sl, lr, ror #28 │ │ │ │ - rsbeq ip, sl, sl, asr #23 │ │ │ │ - rsbeq r3, sl, r2, asr lr │ │ │ │ + rsbeq ip, sl, lr, lsr #28 │ │ │ │ + strhteq ip, [sl], #-218 @ 0xffffff26 │ │ │ │ + rsbeq ip, sl, lr, ror #23 │ │ │ │ + rsbeq r3, sl, r6, ror lr │ │ │ │ + ldrdeq ip, [sl], #-178 @ 0xffffff4e @ │ │ │ │ + rsbeq r3, sl, sl, asr lr │ │ │ │ rsbseq ip, r5, r0, ror #20 │ │ │ │ - rsbeq ip, sl, lr, lsl #23 │ │ │ │ - rsbeq r3, sl, r6, lsl lr │ │ │ │ - rsbeq ip, sl, r0, ror fp │ │ │ │ - strdeq r3, [sl], #-216 @ 0xffffff28 @ │ │ │ │ - rsbeq ip, sl, r2, asr fp │ │ │ │ - ldrdeq r3, [sl], #-218 @ 0xffffff26 @ │ │ │ │ - rsbeq ip, sl, r4, lsr fp │ │ │ │ - strhteq r3, [sl], #-220 @ 0xffffff24 │ │ │ │ - rsbeq ip, sl, r4, lsl fp │ │ │ │ - rsbeq ip, sl, lr, ror fp │ │ │ │ - rsbeq ip, sl, lr, lsl #22 │ │ │ │ - rsbeq ip, sl, r6, asr #21 │ │ │ │ - rsbeq r3, sl, lr, asr #26 │ │ │ │ - rsbeq ip, sl, sl, lsr #21 │ │ │ │ - rsbeq r3, sl, r2, lsr sp │ │ │ │ - mlseq sl, r2, sl, ip │ │ │ │ - rsbeq r3, sl, r8, lsl sp │ │ │ │ - rsbeq ip, sl, r4, ror sl │ │ │ │ - strdeq r3, [sl], #-202 @ 0xffffff36 @ │ │ │ │ + mlseq sl, r6, fp, ip │ │ │ │ + rsbeq r3, sl, lr, lsl lr │ │ │ │ + rsbeq ip, sl, r8, ror fp │ │ │ │ + rsbeq r3, sl, r0, lsl #28 │ │ │ │ + rsbeq ip, sl, sl, asr fp │ │ │ │ + rsbeq r3, sl, r2, ror #27 │ │ │ │ + rsbeq ip, sl, ip, lsr fp │ │ │ │ + rsbeq r3, sl, r4, asr #27 │ │ │ │ + rsbeq ip, sl, ip, lsl fp │ │ │ │ + rsbeq ip, sl, r6, lsl #23 │ │ │ │ + rsbeq ip, sl, r6, lsl fp │ │ │ │ + rsbeq ip, sl, lr, asr #21 │ │ │ │ + rsbeq r3, sl, r6, asr sp │ │ │ │ + strhteq ip, [sl], #-162 @ 0xffffff5e │ │ │ │ + rsbeq r3, sl, sl, lsr sp │ │ │ │ + mlseq sl, sl, sl, ip │ │ │ │ + rsbeq r3, sl, r0, lsr #26 │ │ │ │ + rsbeq ip, sl, ip, ror sl │ │ │ │ + rsbeq r3, sl, r2, lsl #26 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ blhi 2fd644 >::_M_default_append(unsigned int)@@Base+0x7aa80> │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x0058f8cc │ │ │ │ @ instruction: 0x4614b09b │ │ │ │ blmi ff093a18 │ │ │ │ @@ -310679,19 +310679,19 @@ │ │ │ │ msrhi SPSR_fxc, r0, asr #32 │ │ │ │ andslt r4, fp, r8, lsl r6 │ │ │ │ blhi 2fd77c >::_M_default_append(unsigned int)@@Base+0x7abb8> │ │ │ │ svchi 0x00f0e8bd │ │ │ │ ... │ │ │ │ @ instruction: 0x000011b8 │ │ │ │ rsbseq ip, r5, r4, ror #16 │ │ │ │ - rsbeq ip, sl, r6, lsl #20 │ │ │ │ - mlseq sl, r2, r9, ip │ │ │ │ - rsbeq ip, sl, r6, asr #15 │ │ │ │ - rsbeq ip, sl, lr, lsl #14 │ │ │ │ - mlseq sl, r6, r9, r3 │ │ │ │ + rsbeq ip, sl, lr, lsl #20 │ │ │ │ + mlseq sl, sl, r9, ip │ │ │ │ + rsbeq ip, sl, lr, asr #15 │ │ │ │ + rsbeq ip, sl, r6, lsl r7 │ │ │ │ + mlseq sl, lr, r9, r3 │ │ │ │ rsbseq ip, r5, r2, lsr #11 │ │ │ │ blvc ff27df88 │ │ │ │ blx 57e080 │ │ │ │ addshi pc, r0, r0, asr #4 │ │ │ │ blvc 27dd98 , std::allocator >::_M_construct(char const*, unsigned int)@@Base+0x190> │ │ │ │ blpl 17dfa0 │ │ │ │ @ instruction: 0x46284631 │ │ │ │ @@ -310790,15 +310790,15 @@ │ │ │ │ @ instruction: 0xf6d5300c │ │ │ │ ldmdami r1, {r0, r3, r5, r8, r9, fp, ip, sp, lr, pc}^ │ │ │ │ @ instruction: 0xf6d54478 │ │ │ │ strb pc, [r7, #3045] @ 0xbe5 @ │ │ │ │ @ instruction: 0xf6409005 │ │ │ │ stmdami lr, {r0, r6, r8, ip}^ │ │ │ │ andcc r4, ip, r8, ror r4 │ │ │ │ - blx 8801b2 │ │ │ │ + blx 8801b2 │ │ │ │ stmdbls r5, {r2, r3, r6, fp, lr} │ │ │ │ @ instruction: 0xf6d54478 │ │ │ │ blls 2c15c4 >::_M_default_append(unsigned int)@@Base+0x3ea00> │ │ │ │ strdls lr, [r5], -pc @ │ │ │ │ teqpne r3, r0, asr #12 @ p-variant is OBSOLETE │ │ │ │ ldrbtmi r4, [r8], #-2120 @ 0xfffff7b8 │ │ │ │ @ instruction: 0xf6d5300c │ │ │ │ @@ -310856,42 +310856,42 @@ │ │ │ │ blx feb0029c │ │ │ │ stmdbls r5, {r0, r5, fp, lr} │ │ │ │ @ instruction: 0xf6d54478 │ │ │ │ blls 2c14d8 >::_M_default_append(unsigned int)@@Base+0x3e914> │ │ │ │ @ instruction: 0xf6cee689 │ │ │ │ svclt 0x0000efec │ │ │ │ ... │ │ │ │ - rsbeq ip, sl, r2, lsr #12 │ │ │ │ - rsbeq r3, sl, sl, lsr #17 │ │ │ │ - strhteq ip, [sl], #-92 @ 0xffffffa4 │ │ │ │ - rsbeq r3, sl, r4, asr #16 │ │ │ │ - rsbeq ip, sl, r0, lsr #11 │ │ │ │ - rsbeq r3, sl, r8, lsr #16 │ │ │ │ - rsbeq ip, sl, sl, asr #10 │ │ │ │ - ldrdeq r3, [sl], #-114 @ 0xffffff8e @ │ │ │ │ - rsbeq ip, sl, sl, lsr #10 │ │ │ │ - mlseq sl, r4, r5, ip │ │ │ │ - rsbeq ip, sl, r0, lsl r5 │ │ │ │ - mlseq sl, r8, r7, r3 │ │ │ │ - strdeq ip, [sl], #-66 @ 0xffffffbe @ │ │ │ │ - rsbeq r3, sl, sl, ror r7 │ │ │ │ - ldrdeq ip, [sl], #-68 @ 0xffffffbc @ │ │ │ │ - rsbeq r3, sl, ip, asr r7 │ │ │ │ - strhteq ip, [sl], #-70 @ 0xffffffba │ │ │ │ - rsbeq r3, sl, lr, lsr r7 │ │ │ │ - mlseq sl, r8, r4, ip │ │ │ │ - rsbeq r3, sl, r0, lsr #14 │ │ │ │ - rsbeq ip, sl, sl, ror r4 │ │ │ │ - rsbeq r3, sl, r2, lsl #14 │ │ │ │ - rsbeq ip, sl, r0, ror #8 │ │ │ │ - rsbeq r3, sl, r6, ror #13 │ │ │ │ - rsbeq ip, sl, r2, asr #8 │ │ │ │ - rsbeq r3, sl, r8, asr #13 │ │ │ │ - rsbeq ip, sl, r4, lsr #8 │ │ │ │ - rsbeq r3, sl, ip, lsr #13 │ │ │ │ + rsbeq ip, sl, sl, lsr #12 │ │ │ │ + strhteq r3, [sl], #-130 @ 0xffffff7e │ │ │ │ + rsbeq ip, sl, r4, asr #11 │ │ │ │ + rsbeq r3, sl, ip, asr #16 │ │ │ │ + rsbeq ip, sl, r8, lsr #11 │ │ │ │ + rsbeq r3, sl, r0, lsr r8 │ │ │ │ + rsbeq ip, sl, r2, asr r5 │ │ │ │ + ldrdeq r3, [sl], #-122 @ 0xffffff86 @ │ │ │ │ + rsbeq ip, sl, r2, lsr r5 │ │ │ │ + mlseq sl, ip, r5, ip │ │ │ │ + rsbeq ip, sl, r8, lsl r5 │ │ │ │ + rsbeq r3, sl, r0, lsr #15 │ │ │ │ + strdeq ip, [sl], #-74 @ 0xffffffb6 @ │ │ │ │ + rsbeq r3, sl, r2, lsl #15 │ │ │ │ + ldrdeq ip, [sl], #-76 @ 0xffffffb4 @ │ │ │ │ + rsbeq r3, sl, r4, ror #14 │ │ │ │ + strhteq ip, [sl], #-78 @ 0xffffffb2 │ │ │ │ + rsbeq r3, sl, r6, asr #14 │ │ │ │ + rsbeq ip, sl, r0, lsr #9 │ │ │ │ + rsbeq r3, sl, r8, lsr #14 │ │ │ │ + rsbeq ip, sl, r2, lsl #9 │ │ │ │ + rsbeq r3, sl, sl, lsl #14 │ │ │ │ + rsbeq ip, sl, r8, ror #8 │ │ │ │ + rsbeq r3, sl, lr, ror #13 │ │ │ │ + rsbeq ip, sl, sl, asr #8 │ │ │ │ + ldrdeq r3, [sl], #-96 @ 0xffffffa0 @ │ │ │ │ + rsbeq ip, sl, ip, lsr #8 │ │ │ │ + strhteq r3, [sl], #-100 @ 0xffffff9c │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x0098f8cc │ │ │ │ ldclmi 0, cr11, [r5], #580 @ 0x244 │ │ │ │ ldrbtmi r4, [ip], #-1565 @ 0xfffff9e3 │ │ │ │ blmi ffe6740c │ │ │ │ @@ -311136,28 +311136,28 @@ │ │ │ │ @ instruction: 0xf934f6d5 │ │ │ │ ldrt r9, [r5], -r5, lsl #22 │ │ │ │ andhi pc, r0, pc, lsr #7 │ │ │ │ ... │ │ │ │ rsbseq ip, r5, r6, lsr #4 │ │ │ │ @ instruction: 0x000011b8 │ │ │ │ ldrshteq ip, [r5], #-16 │ │ │ │ - rsbeq ip, sl, ip, lsr #3 │ │ │ │ - rsbeq r3, sl, r4, lsr r4 │ │ │ │ - rsbeq ip, sl, r0, lsl #3 │ │ │ │ - rsbeq r3, sl, r8, lsl #8 │ │ │ │ - rsbeq ip, sl, r4, ror #2 │ │ │ │ - rsbeq r3, sl, ip, ror #7 │ │ │ │ - rsbeq ip, sl, r8, asr #2 │ │ │ │ - ldrdeq r3, [sl], #-48 @ 0xffffffd0 @ │ │ │ │ - rsbeq ip, sl, r0, lsl #1 │ │ │ │ - rsbeq r3, sl, r8, lsl #6 │ │ │ │ - rsbeq ip, sl, r4, rrx │ │ │ │ - rsbeq r3, sl, ip, ror #5 │ │ │ │ - rsbeq fp, sl, sl, asr #31 │ │ │ │ - rsbeq r3, sl, r2, asr r2 │ │ │ │ + strhteq ip, [sl], #-20 @ 0xffffffec │ │ │ │ + rsbeq r3, sl, ip, lsr r4 │ │ │ │ + rsbeq ip, sl, r8, lsl #3 │ │ │ │ + rsbeq r3, sl, r0, lsl r4 │ │ │ │ + rsbeq ip, sl, ip, ror #2 │ │ │ │ + strdeq r3, [sl], #-52 @ 0xffffffcc @ │ │ │ │ + rsbeq ip, sl, r0, asr r1 │ │ │ │ + ldrdeq r3, [sl], #-56 @ 0xffffffc8 @ │ │ │ │ + rsbeq ip, sl, r8, lsl #1 │ │ │ │ + rsbeq r3, sl, r0, lsl r3 │ │ │ │ + rsbeq ip, sl, ip, rrx │ │ │ │ + strdeq r3, [sl], #-36 @ 0xffffffdc @ │ │ │ │ + ldrdeq fp, [sl], #-242 @ 0xffffff0e @ │ │ │ │ + rsbeq r3, sl, sl, asr r2 │ │ │ │ strmi r9, [r3], -r7, lsl #20 │ │ │ │ @ instruction: 0xe6096010 │ │ │ │ rscscc pc, pc, #79 @ 0x4f │ │ │ │ strbmi r1, [r6, #-3222]! @ 0xfffff36a │ │ │ │ @ instruction: 0x2701bfbf │ │ │ │ beq f7f04c │ │ │ │ ldmdaeq r0!, {r0, r2, r3, r8, ip, sp, lr, pc} │ │ │ │ @@ -311189,18 +311189,18 @@ │ │ │ │ andcc r4, ip, r8, ror r4 │ │ │ │ @ instruction: 0xf806f6d5 │ │ │ │ stmdbls r5, {r0, r1, r2, fp, lr} │ │ │ │ @ instruction: 0xf6d54478 │ │ │ │ blls 2c0f98 >::_M_default_append(unsigned int)@@Base+0x3e3d4> │ │ │ │ @ instruction: 0xf6cee5c2 │ │ │ │ svclt 0x0000ed4c │ │ │ │ - rsbeq fp, sl, r4, lsl pc │ │ │ │ - mlseq sl, ip, r1, r3 │ │ │ │ - rsbeq fp, sl, r4, ror #29 │ │ │ │ - rsbeq r3, sl, ip, ror #2 │ │ │ │ + rsbeq fp, sl, ip, lsl pc │ │ │ │ + rsbeq r3, sl, r4, lsr #3 │ │ │ │ + rsbeq fp, sl, ip, ror #29 │ │ │ │ + rsbeq r3, sl, r4, ror r1 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00b8f8cc │ │ │ │ addlt r4, r9, sl, lsr #24 │ │ │ │ @ instruction: 0x1e1e492a │ │ │ │ svclt 0x00c8447c │ │ │ │ @@ -311242,16 +311242,16 @@ │ │ │ │ blls 2bcd10 >::_M_default_append(unsigned int)@@Base+0x3a14c> │ │ │ │ stcle 2, cr4, [r1, #-588] @ 0xfffffdb4 │ │ │ │ eorsvs r2, fp, sl, lsl #6 │ │ │ │ strb r2, [r7, r1, lsl #6]! │ │ │ │ stcl 6, cr15, [r4], #824 @ 0x338 │ │ │ │ rsbseq fp, r5, ip, asr #26 │ │ │ │ @ instruction: 0x000011b8 │ │ │ │ - rsbeq fp, sl, r4, asr #28 │ │ │ │ - rsbeq r3, sl, ip, asr #1 │ │ │ │ + rsbeq fp, sl, ip, asr #28 │ │ │ │ + ldrdeq r3, [sl], #-4 @ │ │ │ │ ldrsbteq fp, [r5], #-200 @ 0xffffff38 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ blhi 2fe23c >::_M_default_append(unsigned int)@@Base+0x7b678> │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x0078f8cc │ │ │ │ addslt r4, r3, sl, ror #27 │ │ │ │ @@ -311486,21 +311486,21 @@ │ │ │ │ stmdami sp, {r0, r1, r2, r4, r5, r7, r8, sl, fp, ip, sp, lr, pc} │ │ │ │ ldrbtmi r9, [r8], #-2307 @ 0xfffff6fd │ │ │ │ mrc2 6, 3, pc, cr2, cr4, {6} │ │ │ │ strb r9, [fp, -r3, lsl #22]! │ │ │ │ ... │ │ │ │ rsbseq fp, r5, sl, ror ip │ │ │ │ @ instruction: 0x000011b8 │ │ │ │ - rsbeq fp, sl, r0, lsr #23 │ │ │ │ - rsbeq r2, sl, r8, lsr #28 │ │ │ │ + rsbeq fp, sl, r8, lsr #23 │ │ │ │ + rsbeq r2, sl, r0, lsr lr │ │ │ │ rsbseq fp, r5, r0, lsl #20 │ │ │ │ - rsbeq fp, sl, lr, lsr #22 │ │ │ │ - strhteq r2, [sl], #-214 @ 0xffffff2a │ │ │ │ - rsbeq fp, sl, r6, asr #20 │ │ │ │ - rsbeq r2, sl, lr, asr #25 │ │ │ │ + rsbeq fp, sl, r6, lsr fp │ │ │ │ + strhteq r2, [sl], #-222 @ 0xffffff22 │ │ │ │ + rsbeq fp, sl, lr, asr #20 │ │ │ │ + ldrdeq r2, [sl], #-198 @ 0xffffff3a @ │ │ │ │ vadd.i8 d20, d0, d20 │ │ │ │ movwls r4, #12711 @ 0x31a7 │ │ │ │ andcc r4, ip, r8, ror r4 │ │ │ │ ldc2 6, cr15, [r2, #848] @ 0x350 │ │ │ │ stmdbls r3, {r0, r5, fp, lr} │ │ │ │ @ instruction: 0xf6d44478 │ │ │ │ blls 242ab0 │ │ │ │ @@ -311529,20 +311529,20 @@ │ │ │ │ ldc2l 6, cr15, [lr, #-848] @ 0xfffffcb0 │ │ │ │ stmdbls r3, {r0, r1, r3, fp, lr} │ │ │ │ @ instruction: 0xf6d44478 │ │ │ │ blls 242a48 │ │ │ │ @ instruction: 0xf6cee712 │ │ │ │ svclt 0x0000eaa4 │ │ │ │ ... │ │ │ │ - strdeq fp, [sl], #-156 @ 0xffffff64 @ │ │ │ │ - rsbeq r2, sl, r4, lsl #25 │ │ │ │ - rsbeq fp, sl, r8, asr #19 │ │ │ │ - rsbeq r2, sl, r0, asr ip │ │ │ │ - mlseq sl, r4, r9, fp │ │ │ │ - rsbeq r2, sl, ip, lsl ip │ │ │ │ + rsbeq fp, sl, r4, lsl #20 │ │ │ │ + rsbeq r2, sl, ip, lsl #25 │ │ │ │ + ldrdeq fp, [sl], #-144 @ 0xffffff70 @ │ │ │ │ + rsbeq r2, sl, r8, asr ip │ │ │ │ + mlseq sl, ip, r9, fp │ │ │ │ + rsbeq r2, sl, r4, lsr #24 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ bl fec9a414 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r4, r8, ror #31 │ │ │ │ movwcs r4, #1561 @ 0x619 │ │ │ │ strls r9, [r0], #-3080 @ 0xfffff3f8 │ │ │ │ stc2 7, cr15, [sl, #1020]! @ 0x3fc │ │ │ │ @@ -311554,16 +311554,16 @@ │ │ │ │ andcc r4, ip, r8, ror r4 │ │ │ │ stc2 6, cr15, [r8, #-848]! @ 0xfffffcb0 │ │ │ │ stmdbls r3, {r0, r2, fp, lr} │ │ │ │ @ instruction: 0xf6d44478 │ │ │ │ blls 2429dc │ │ │ │ andlt r4, r4, r8, lsl r6 │ │ │ │ svclt 0x0000bd10 │ │ │ │ - rsbeq fp, sl, r8, lsr #18 │ │ │ │ - strhteq r2, [sl], #-176 @ 0xffffff50 │ │ │ │ + rsbeq fp, sl, r0, lsr r9 │ │ │ │ + strhteq r2, [sl], #-184 @ 0xffffff48 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ bl fec9a468 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r4, r8, ror #31 │ │ │ │ movwcs r4, #1561 @ 0x619 │ │ │ │ strls r9, [r0], #-3081 @ 0xfffff3f7 │ │ │ │ stc2 7, cr15, [r0, #1020] @ 0x3fc │ │ │ │ @@ -311575,16 +311575,16 @@ │ │ │ │ andcc r4, ip, r8, ror r4 │ │ │ │ ldc2l 6, cr15, [lr], #848 @ 0x350 │ │ │ │ stmdbls r3, {r0, r2, fp, lr} │ │ │ │ @ instruction: 0xf6d44478 │ │ │ │ blls 242988 │ │ │ │ andlt r4, r4, r8, lsl r6 │ │ │ │ svclt 0x0000bd10 │ │ │ │ - ldrdeq fp, [sl], #-132 @ 0xffffff7c @ │ │ │ │ - rsbeq r2, sl, ip, asr fp │ │ │ │ + ldrdeq fp, [sl], #-140 @ 0xffffff74 @ │ │ │ │ + rsbeq r2, sl, r4, ror #22 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ bl fec9a4bc │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r4, r8, ror #31 │ │ │ │ @ instruction: 0x460b461a │ │ │ │ stmdbls r6, {r0, r3, sl, fp, ip, pc} │ │ │ │ @ instruction: 0xf7ff9400 │ │ │ │ @@ -311596,16 +311596,16 @@ │ │ │ │ ldrbtmi r4, [r8], #-2054 @ 0xfffff7fa │ │ │ │ @ instruction: 0xf6d4300c │ │ │ │ stmdami r5, {r0, r1, r4, r6, r7, sl, fp, ip, sp, lr, pc} │ │ │ │ ldrbtmi r9, [r8], #-2307 @ 0xfffff6fd │ │ │ │ stc2 6, cr15, [lr, #848] @ 0x350 │ │ │ │ ldrmi r9, [r8], -r3, lsl #22 │ │ │ │ ldclt 0, cr11, [r0, #-16] │ │ │ │ - rsbeq fp, sl, lr, ror r8 │ │ │ │ - rsbeq r2, sl, r6, lsl #22 │ │ │ │ + rsbeq fp, sl, r6, lsl #17 │ │ │ │ + rsbeq r2, sl, lr, lsl #22 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl fec9a510 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fb8 │ │ │ │ addlt r2, pc, r0, asr #8 │ │ │ │ ldrtcc pc, [ip], #-2271 @ 0xfffff721 @ │ │ │ │ ldrbtmi r4, [sl], #-1541 @ 0xfffff9fb │ │ │ │ @@ -311876,85 +311876,85 @@ │ │ │ │ andcc r4, ip, r8, ror r4 │ │ │ │ blx fea8129c │ │ │ │ strtmi r4, [r1], -sl, asr #16 │ │ │ │ @ instruction: 0xf6d44478 │ │ │ │ @ instruction: 0xe63cfb5f │ │ │ │ rsbseq fp, r5, lr, ror #13 │ │ │ │ @ instruction: 0x000011b8 │ │ │ │ - rsbeq fp, sl, r0, asr #16 │ │ │ │ - rsbeq fp, sl, sl, ror r8 │ │ │ │ + rsbeq fp, sl, r8, asr #16 │ │ │ │ + rsbeq fp, sl, r2, lsl #17 │ │ │ │ @ instruction: 0xffffd4db │ │ │ │ - mlseq sl, ip, r8, fp │ │ │ │ + rsbeq fp, sl, r4, lsr #17 │ │ │ │ @ instruction: 0xffffd0a3 │ │ │ │ @ instruction: 0xffffd199 │ │ │ │ @ instruction: 0xfffffecf │ │ │ │ @ instruction: 0xfffffe6f │ │ │ │ - strhteq fp, [sl], #-132 @ 0xffffff7c │ │ │ │ - rsbeq fp, sl, r4, lsr #15 │ │ │ │ - rsbeq r2, sl, ip, lsr #20 │ │ │ │ + strhteq fp, [sl], #-140 @ 0xffffff74 │ │ │ │ + rsbeq fp, sl, ip, lsr #15 │ │ │ │ + rsbeq r2, sl, r4, lsr sl │ │ │ │ rsbseq fp, r5, sl, lsr r6 │ │ │ │ andeq r0, r0, r7, lsl #13 │ │ │ │ andeq r0, r0, r1, lsl #9 │ │ │ │ @ instruction: 0xffffcee3 │ │ │ │ - rsbeq fp, sl, r8, asr #14 │ │ │ │ - ldrdeq r2, [sl], #-144 @ 0xffffff70 @ │ │ │ │ - rsbeq fp, sl, lr, lsr #14 │ │ │ │ - strhteq r2, [sl], #-150 @ 0xffffff6a │ │ │ │ - rsbeq fp, sl, r4, lsl r7 │ │ │ │ - mlseq sl, ip, r9, r2 │ │ │ │ + rsbeq fp, sl, r0, asr r7 │ │ │ │ + ldrdeq r2, [sl], #-152 @ 0xffffff68 @ │ │ │ │ + rsbeq fp, sl, r6, lsr r7 │ │ │ │ + strhteq r2, [sl], #-158 @ 0xffffff62 │ │ │ │ + rsbeq fp, sl, ip, lsl r7 │ │ │ │ + rsbeq r2, sl, r4, lsr #19 │ │ │ │ @ instruction: 0xffffce17 │ │ │ │ @ instruction: 0xffffcd91 │ │ │ │ - ldrdeq fp, [sl], #-102 @ 0xffffff9a @ │ │ │ │ - rsbeq r2, sl, lr, asr r9 │ │ │ │ - strhteq fp, [sl], #-108 @ 0xffffff94 │ │ │ │ - rsbeq r2, sl, r4, asr #18 │ │ │ │ + ldrdeq fp, [sl], #-110 @ 0xffffff92 @ │ │ │ │ + rsbeq r2, sl, r6, ror #18 │ │ │ │ + rsbeq fp, sl, r4, asr #13 │ │ │ │ + rsbeq r2, sl, ip, asr #18 │ │ │ │ @ instruction: 0xffffcd13 │ │ │ │ - mlseq sl, r0, r6, fp │ │ │ │ - rsbeq r2, sl, r8, lsl r9 │ │ │ │ + mlseq sl, r8, r6, fp │ │ │ │ + rsbeq r2, sl, r0, lsr #18 │ │ │ │ @ instruction: 0xffffc4bb │ │ │ │ - rsbeq fp, sl, r4, ror #12 │ │ │ │ - rsbeq r2, sl, ip, ror #17 │ │ │ │ + rsbeq fp, sl, ip, ror #12 │ │ │ │ + strdeq r2, [sl], #-132 @ 0xffffff7c @ │ │ │ │ @ instruction: 0xffffd87f │ │ │ │ - rsbeq fp, sl, r8, lsr r6 │ │ │ │ - rsbeq r2, sl, r0, asr #17 │ │ │ │ - rsbeq fp, sl, sl, lsl r6 │ │ │ │ - rsbeq r2, sl, r0, lsr #17 │ │ │ │ - strdeq fp, [sl], #-90 @ 0xffffffa6 @ │ │ │ │ - strhteq fp, [sl], #-108 @ 0xffffff94 │ │ │ │ + rsbeq fp, sl, r0, asr #12 │ │ │ │ + rsbeq r2, sl, r8, asr #17 │ │ │ │ + rsbeq fp, sl, r2, lsr #12 │ │ │ │ + rsbeq r2, sl, r8, lsr #17 │ │ │ │ + rsbeq fp, sl, r2, lsl #12 │ │ │ │ + rsbeq fp, sl, r4, asr #13 │ │ │ │ andeq r0, r0, fp, ror #21 │ │ │ │ - ldrdeq fp, [sl], #-80 @ 0xffffffb0 @ │ │ │ │ - rsbeq r2, sl, r8, asr r8 │ │ │ │ + ldrdeq fp, [sl], #-88 @ 0xffffffa8 @ │ │ │ │ + rsbeq r2, sl, r0, ror #16 │ │ │ │ @ instruction: 0xffffdced │ │ │ │ - mlseq sl, ip, r5, fp │ │ │ │ - rsbeq r2, sl, r4, lsr #16 │ │ │ │ + rsbeq fp, sl, r4, lsr #11 │ │ │ │ + rsbeq r2, sl, ip, lsr #16 │ │ │ │ @ instruction: 0xffffcb1f │ │ │ │ - rsbeq fp, sl, r0, ror r5 │ │ │ │ - strdeq r2, [sl], #-120 @ 0xffffff88 @ │ │ │ │ + rsbeq fp, sl, r8, ror r5 │ │ │ │ + rsbeq r2, sl, r0, lsl #16 │ │ │ │ @ instruction: 0xfffff693 │ │ │ │ - rsbeq fp, sl, r8, lsr r5 │ │ │ │ - rsbeq r2, sl, r0, asr #15 │ │ │ │ + rsbeq fp, sl, r0, asr #10 │ │ │ │ + rsbeq r2, sl, r8, asr #15 │ │ │ │ @ instruction: 0xffffc9d3 │ │ │ │ - rsbeq fp, sl, ip, lsl #10 │ │ │ │ - mlseq sl, r4, r7, r2 │ │ │ │ + rsbeq fp, sl, r4, lsl r5 │ │ │ │ + mlseq sl, ip, r7, r2 │ │ │ │ @ instruction: 0xffffd947 │ │ │ │ @ instruction: 0xffffd7d9 │ │ │ │ - ldrdeq fp, [sl], #-66 @ 0xffffffbe @ │ │ │ │ - rsbeq r2, sl, sl, asr r7 │ │ │ │ + ldrdeq fp, [sl], #-74 @ 0xffffffb6 @ │ │ │ │ + rsbeq r2, sl, r2, ror #14 │ │ │ │ @ instruction: 0xffffc68d │ │ │ │ - rsbeq fp, sl, r6, lsr #9 │ │ │ │ - rsbeq r2, sl, lr, lsr #14 │ │ │ │ + rsbeq fp, sl, lr, lsr #9 │ │ │ │ + rsbeq r2, sl, r6, lsr r7 │ │ │ │ @ instruction: 0xfffffbd9 │ │ │ │ - rsbeq fp, sl, sl, ror r4 │ │ │ │ - rsbeq r2, sl, r2, lsl #14 │ │ │ │ + rsbeq fp, sl, r2, lsl #9 │ │ │ │ + rsbeq r2, sl, sl, lsl #14 │ │ │ │ @ instruction: 0xffffe65d │ │ │ │ - rsbeq fp, sl, lr, asr #8 │ │ │ │ - ldrdeq r2, [sl], #-102 @ 0xffffff9a @ │ │ │ │ + rsbeq fp, sl, r6, asr r4 │ │ │ │ + ldrdeq r2, [sl], #-110 @ 0xffffff92 @ │ │ │ │ @ instruction: 0xffffea51 │ │ │ │ - rsbeq fp, sl, r0, lsr #8 │ │ │ │ - rsbeq r2, sl, r8, lsr #13 │ │ │ │ + rsbeq fp, sl, r8, lsr #8 │ │ │ │ + strhteq r2, [sl], #-96 @ 0xffffffa0 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ bl fec9aa84 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ssub8mi r0, r4, r0 │ │ │ │ @ instruction: 0xf7ffb082 │ │ │ │ stmdacs r1, {r0, r1, r3, r4, r5, r8, sl, fp, ip, sp, lr, pc} │ │ │ │ svclt 0x00084603 │ │ │ │ @@ -311965,16 +311965,16 @@ │ │ │ │ ldrbtmi r4, [r8], #-2054 @ 0xfffff7fa │ │ │ │ @ instruction: 0xf6d4300c │ │ │ │ stmdami r5, {r0, r4, r5, r6, r7, r8, fp, ip, sp, lr, pc} │ │ │ │ ldrbtmi r9, [r8], #-2305 @ 0xfffff6ff │ │ │ │ blx fec8140c │ │ │ │ ldrmi r9, [r8], -r1, lsl #22 │ │ │ │ ldclt 0, cr11, [r0, #-8] │ │ │ │ - strhteq fp, [sl], #-42 @ 0xffffffd6 │ │ │ │ - rsbeq r2, sl, r2, asr #10 │ │ │ │ + rsbeq fp, sl, r2, asr #5 │ │ │ │ + rsbeq r2, sl, sl, asr #10 │ │ │ │ ldrbmi lr, [r0, sp, lsr #18]! │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00b0f8cc │ │ │ │ addlt r4, ip, ip, asr ip │ │ │ │ strmi r4, [r6], -r9, lsl #13 │ │ │ │ @ instruction: 0x4692447c │ │ │ │ @@ -312064,26 +312064,26 @@ │ │ │ │ @ instruction: 0xf6404810 │ │ │ │ ldrbtmi r2, [r8], #-337 @ 0xfffffeaf │ │ │ │ @ instruction: 0xf6d4300c │ │ │ │ stmdami lr, {r0, r3, r5, r8, fp, ip, sp, lr, pc} │ │ │ │ mvnscc pc, pc, asr #32 │ │ │ │ @ instruction: 0xf6d44478 │ │ │ │ strb pc, [r1, r3, ror #19]! @ │ │ │ │ - rsbeq fp, sl, ip, ror #5 │ │ │ │ - rsbeq fp, sl, r0, lsl #5 │ │ │ │ - rsbeq fp, sl, r2, lsr #3 │ │ │ │ - rsbeq r2, sl, sl, lsr #8 │ │ │ │ - rsbeq fp, sl, r2, lsl #3 │ │ │ │ - rsbeq lr, r9, r6, lsl lr │ │ │ │ - rsbeq fp, sl, r4, ror #2 │ │ │ │ - rsbeq r2, sl, sl, ror #7 │ │ │ │ - rsbeq fp, sl, r6, asr #2 │ │ │ │ - rsbeq r2, sl, ip, asr #7 │ │ │ │ - rsbeq fp, sl, sl, lsr #2 │ │ │ │ - strhteq r2, [sl], #-48 @ 0xffffffd0 │ │ │ │ + strdeq fp, [sl], #-36 @ 0xffffffdc @ │ │ │ │ + rsbeq fp, sl, r8, lsl #5 │ │ │ │ + rsbeq fp, sl, sl, lsr #3 │ │ │ │ + rsbeq r2, sl, r2, lsr r4 │ │ │ │ + rsbeq fp, sl, sl, lsl #3 │ │ │ │ + rsbeq lr, r9, lr, lsl lr │ │ │ │ + rsbeq fp, sl, ip, ror #2 │ │ │ │ + strdeq r2, [sl], #-50 @ 0xffffffce @ │ │ │ │ + rsbeq fp, sl, lr, asr #2 │ │ │ │ + ldrdeq r2, [sl], #-52 @ 0xffffffcc @ │ │ │ │ + rsbeq fp, sl, r2, lsr r1 │ │ │ │ + strhteq r2, [sl], #-56 @ 0xffffffc8 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x0090f8cc │ │ │ │ addslt r4, r3, r1, ror sp │ │ │ │ @ instruction: 0x461f4c71 │ │ │ │ movwcs r4, #1149 @ 0x47d │ │ │ │ @@ -312196,26 +312196,26 @@ │ │ │ │ ldmdami r1, {r0, r1, r2, r5, fp, ip, sp, lr, pc} │ │ │ │ mvnscc pc, pc, asr #32 │ │ │ │ @ instruction: 0xf6d44478 │ │ │ │ strb pc, [pc, r1, ror #17]! @ │ │ │ │ stcl 6, cr15, [ip, #-820]! @ 0xfffffccc │ │ │ │ rsbseq sl, r5, r8, ror pc │ │ │ │ @ instruction: 0x000011b8 │ │ │ │ - rsbeq fp, sl, r2, lsr #1 │ │ │ │ - rsbeq fp, sl, r0, lsl #1 │ │ │ │ - rsbeq fp, sl, r0, lsr #32 │ │ │ │ + rsbeq fp, sl, sl, lsr #1 │ │ │ │ + rsbeq fp, sl, r8, lsl #1 │ │ │ │ + rsbeq fp, sl, r8, lsr #32 │ │ │ │ @ instruction: 0x0075ae92 │ │ │ │ - rsbeq sl, sl, r2, lsl #31 │ │ │ │ - rsbeq r2, sl, sl, lsl #4 │ │ │ │ - rsbeq sl, sl, r4, ror #30 │ │ │ │ - rsbeq r2, sl, ip, ror #3 │ │ │ │ - rsbeq sl, sl, r4, asr #30 │ │ │ │ - rsbeq r2, sl, sl, asr #3 │ │ │ │ - rsbeq sl, sl, r6, lsr #30 │ │ │ │ - rsbeq r2, sl, ip, lsr #3 │ │ │ │ + rsbeq sl, sl, sl, lsl #31 │ │ │ │ + rsbeq r2, sl, r2, lsl r2 │ │ │ │ + rsbeq sl, sl, ip, ror #30 │ │ │ │ + strdeq r2, [sl], #-20 @ 0xffffffec @ │ │ │ │ + rsbeq sl, sl, ip, asr #30 │ │ │ │ + ldrdeq r2, [sl], #-18 @ 0xffffffee @ │ │ │ │ + rsbeq sl, sl, lr, lsr #30 │ │ │ │ + strhteq r2, [sl], #-20 @ 0xffffffec │ │ │ │ ldrbmi lr, [r0, sp, lsr #18]! │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00b0f8cc │ │ │ │ addlt r4, ip, lr, asr ip │ │ │ │ strmi r4, [r6], -r9, lsl #13 │ │ │ │ @ instruction: 0x4692447c │ │ │ │ @@ -312307,28 +312307,28 @@ │ │ │ │ @ instruction: 0xf6404812 │ │ │ │ ldrbtmi r2, [r8], #-337 @ 0xfffffeaf │ │ │ │ @ instruction: 0xf6d3300c │ │ │ │ ldmdami r0, {r0, r1, r6, r8, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ mvnscc pc, pc, asr #32 │ │ │ │ @ instruction: 0xf6d34478 │ │ │ │ @ instruction: 0xe7e1fffd │ │ │ │ - rsbeq sl, sl, r8, lsr #30 │ │ │ │ - strhteq sl, [sl], #-236 @ 0xffffff14 │ │ │ │ - rsbeq sl, sl, lr, ror #27 │ │ │ │ - rsbeq r2, sl, r6, ror r0 │ │ │ │ - ldrdeq sl, [sl], #-214 @ 0xffffff2a @ │ │ │ │ - rsbeq r2, sl, lr, asr r0 │ │ │ │ - strhteq sl, [sl], #-214 @ 0xffffff2a │ │ │ │ - rsbeq lr, r9, sl, asr #20 │ │ │ │ - mlseq sl, r8, sp, sl │ │ │ │ - rsbeq r2, sl, lr, lsl r0 │ │ │ │ - rsbeq sl, sl, sl, ror sp │ │ │ │ - rsbeq r2, sl, r0 │ │ │ │ - rsbeq sl, sl, lr, asr sp │ │ │ │ - rsbeq r1, sl, r4, ror #31 │ │ │ │ + rsbeq sl, sl, r0, lsr pc │ │ │ │ + rsbeq sl, sl, r4, asr #29 │ │ │ │ + strdeq sl, [sl], #-214 @ 0xffffff2a @ │ │ │ │ + rsbeq r2, sl, lr, ror r0 │ │ │ │ + ldrdeq sl, [sl], #-222 @ 0xffffff22 @ │ │ │ │ + rsbeq r2, sl, r6, rrx │ │ │ │ + strhteq sl, [sl], #-222 @ 0xffffff22 │ │ │ │ + rsbeq lr, r9, r2, asr sl │ │ │ │ + rsbeq sl, sl, r0, lsr #27 │ │ │ │ + rsbeq r2, sl, r6, lsr #32 │ │ │ │ + rsbeq sl, sl, r2, lsl #27 │ │ │ │ + rsbeq r2, sl, r8 │ │ │ │ + rsbeq sl, sl, r6, ror #26 │ │ │ │ + rsbeq r1, sl, ip, ror #31 │ │ │ │ mvnsmi lr, #737280 @ 0xb4000 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ blhi 1ff314 │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00c8f8cc │ │ │ │ bmi 1d958ac │ │ │ │ addlt r4, r5, r1, ror fp │ │ │ │ @@ -312442,28 +312442,28 @@ │ │ │ │ @ instruction: 0xf04f4813 │ │ │ │ ldrbtmi r3, [r8], #-511 @ 0xfffffe01 │ │ │ │ mrc2 6, 7, pc, cr6, cr3, {6} │ │ │ │ @ instruction: 0xf6cde7d1 │ │ │ │ svclt 0x0000eb82 │ │ │ │ rsbseq sl, r5, r0, lsr #23 │ │ │ │ @ instruction: 0x000011b8 │ │ │ │ - rsbeq sl, sl, r4, asr #26 │ │ │ │ + rsbeq sl, sl, ip, asr #26 │ │ │ │ ldrsbteq sl, [r5], #-160 @ 0xffffff60 │ │ │ │ - strdeq sl, [sl], #-178 @ 0xffffff4e @ │ │ │ │ - rsbeq r1, sl, sl, ror lr │ │ │ │ - rsbeq sl, sl, r2, asr #23 │ │ │ │ - rsbeq sl, sl, sl, asr #25 │ │ │ │ - rsbeq sl, sl, r8, lsr #23 │ │ │ │ - rsbeq r1, sl, r0, lsr lr │ │ │ │ - mlseq sl, r0, fp, sl │ │ │ │ - rsbeq r1, sl, r8, lsl lr │ │ │ │ - rsbeq sl, sl, ip, ror #22 │ │ │ │ - ldrdeq sl, [sl], #-182 @ 0xffffff4a @ │ │ │ │ - rsbeq sl, sl, r0, asr fp │ │ │ │ - ldrdeq r1, [sl], #-214 @ 0xffffff2a @ │ │ │ │ + strdeq sl, [sl], #-186 @ 0xffffff46 @ │ │ │ │ + rsbeq r1, sl, r2, lsl #29 │ │ │ │ + rsbeq sl, sl, sl, asr #23 │ │ │ │ + ldrdeq sl, [sl], #-194 @ 0xffffff3e @ │ │ │ │ + strhteq sl, [sl], #-176 @ 0xffffff50 │ │ │ │ + rsbeq r1, sl, r8, lsr lr │ │ │ │ + mlseq sl, r8, fp, sl │ │ │ │ + rsbeq r1, sl, r0, lsr #28 │ │ │ │ + rsbeq sl, sl, r4, ror fp │ │ │ │ + ldrdeq sl, [sl], #-190 @ 0xffffff42 @ │ │ │ │ + rsbeq sl, sl, r8, asr fp │ │ │ │ + ldrdeq r1, [sl], #-222 @ 0xffffff22 @ │ │ │ │ mvnsmi lr, #737280 @ 0xb4000 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ blhi 1ff530 │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x0090f8cc │ │ │ │ stcmi 0, cr11, [r8, #588] @ 0x24c │ │ │ │ ldrmi r4, [r7], -r8, lsl #25 │ │ │ │ @@ -312600,31 +312600,31 @@ │ │ │ │ ldmdami r6, {r0, r1, r2, r3, r4, r5, r6, r7, sl, fp, ip, sp, lr, pc} │ │ │ │ ldrbtmi r9, [r8], #-2317 @ 0xfffff6f3 │ │ │ │ ldc2 6, cr15, [sl, #844]! @ 0x34c │ │ │ │ str r9, [r6, sp, lsl #28] │ │ │ │ b 1281ddc │ │ │ │ rsbseq sl, r5, r4, lsl #19 │ │ │ │ @ instruction: 0x000011b8 │ │ │ │ - strdeq sl, [sl], #-154 @ 0xffffff66 @ │ │ │ │ - rsbeq r1, sl, r2, lsl #25 │ │ │ │ - rsbeq sl, sl, r4, asr #19 │ │ │ │ - rsbeq r1, sl, ip, asr #24 │ │ │ │ + rsbeq sl, sl, r2, lsl #20 │ │ │ │ + rsbeq r1, sl, sl, lsl #25 │ │ │ │ + rsbeq sl, sl, ip, asr #19 │ │ │ │ + rsbeq r1, sl, r4, asr ip │ │ │ │ rsbseq sl, r5, sl, asr r8 │ │ │ │ - rsbeq sl, sl, r6, ror r9 │ │ │ │ - strdeq r1, [sl], #-190 @ 0xffffff42 @ │ │ │ │ - rsbeq sl, sl, sl, asr r9 │ │ │ │ - rsbeq r1, sl, r2, ror #23 │ │ │ │ - rsbeq sl, sl, ip, lsr r9 │ │ │ │ - strdeq lr, [r9], #-88 @ 0xffffffa8 @ │ │ │ │ - rsbeq sl, sl, sl, lsl r9 │ │ │ │ - rsbeq lr, r9, r6, asr r4 │ │ │ │ - strdeq sl, [sl], #-136 @ 0xffffff78 @ │ │ │ │ - rsbeq lr, r9, r8, ror #11 │ │ │ │ - ldrdeq sl, [sl], #-134 @ 0xffffff7a @ │ │ │ │ - rsbeq r1, sl, lr, asr fp │ │ │ │ + rsbeq sl, sl, lr, ror r9 │ │ │ │ + rsbeq r1, sl, r6, lsl #24 │ │ │ │ + rsbeq sl, sl, r2, ror #18 │ │ │ │ + rsbeq r1, sl, sl, ror #23 │ │ │ │ + rsbeq sl, sl, r4, asr #18 │ │ │ │ + rsbeq lr, r9, r0, lsl #12 │ │ │ │ + rsbeq sl, sl, r2, lsr #18 │ │ │ │ + rsbeq lr, r9, lr, asr r4 │ │ │ │ + rsbeq sl, sl, r0, lsl #18 │ │ │ │ + strdeq lr, [r9], #-80 @ 0xffffffb0 @ │ │ │ │ + ldrdeq sl, [sl], #-142 @ 0xffffff72 @ │ │ │ │ + rsbeq r1, sl, r6, ror #22 │ │ │ │ mvnsmi lr, sp, lsr #18 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d0f8cc │ │ │ │ bmi 1f95b5c │ │ │ │ addlt r4, r6, r9, ror fp │ │ │ │ @ instruction: 0x4607447a │ │ │ │ @@ -312745,29 +312745,29 @@ │ │ │ │ @ instruction: 0xf04f4814 │ │ │ │ ldrbtmi r3, [r8], #-511 @ 0xfffffe01 │ │ │ │ ldc2 6, cr15, [r8], {211} @ 0xd3 │ │ │ │ @ instruction: 0xf6cde7ee │ │ │ │ svclt 0x0000e924 │ │ │ │ rsbseq sl, r5, r4, lsl #14 │ │ │ │ @ instruction: 0x000011b8 │ │ │ │ - rsbeq sl, sl, ip, lsr #17 │ │ │ │ + strhteq sl, [sl], #-132 @ 0xffffff7c │ │ │ │ rsbseq sl, r5, ip, ror #12 │ │ │ │ - rsbeq sl, sl, r6, lsl #15 │ │ │ │ - rsbeq r1, sl, lr, lsl #20 │ │ │ │ - rsbeq sl, sl, ip, ror #14 │ │ │ │ - strdeq r1, [sl], #-148 @ 0xffffff6c @ │ │ │ │ - rsbeq sl, sl, r4, asr r7 │ │ │ │ - ldrdeq r1, [sl], #-156 @ 0xffffff64 @ │ │ │ │ - rsbeq sl, sl, sl, lsr #14 │ │ │ │ - rsbeq sl, sl, r6, ror #13 │ │ │ │ - rsbeq sl, sl, r0, asr r7 │ │ │ │ - rsbeq sl, sl, ip, asr #13 │ │ │ │ - rsbeq r1, sl, sl, asr r9 │ │ │ │ - mlseq sl, r4, r6, sl │ │ │ │ - rsbeq r1, sl, sl, lsl r9 │ │ │ │ + rsbeq sl, sl, lr, lsl #15 │ │ │ │ + rsbeq r1, sl, r6, lsl sl │ │ │ │ + rsbeq sl, sl, r4, ror r7 │ │ │ │ + strdeq r1, [sl], #-156 @ 0xffffff64 @ │ │ │ │ + rsbeq sl, sl, ip, asr r7 │ │ │ │ + rsbeq r1, sl, r4, ror #19 │ │ │ │ + rsbeq sl, sl, r2, lsr r7 │ │ │ │ + rsbeq sl, sl, lr, ror #13 │ │ │ │ + rsbeq sl, sl, r8, asr r7 │ │ │ │ + ldrdeq sl, [sl], #-100 @ 0xffffff9c @ │ │ │ │ + rsbeq r1, sl, r2, ror #18 │ │ │ │ + mlseq sl, ip, r6, sl │ │ │ │ + rsbeq r1, sl, r2, lsr #18 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ bl fec9b738 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ stmiavs r8, {r3, r4, r5, r6, r7, r8, r9, sl, fp}^ │ │ │ │ vsubhn.i64 d4, , q6 │ │ │ │ stmdbmi fp, {r0, r3, r4, r6, r7, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf6cd4479 │ │ │ │ @@ -312777,17 +312777,17 @@ │ │ │ │ msrvs CPSR_fs, pc, asr #8 │ │ │ │ andcc r4, ip, r8, ror r4 │ │ │ │ blx fe7820b2 │ │ │ │ ldrbtmi r4, [r8], #-2053 @ 0xfffff7fb │ │ │ │ mrrc2 6, 13, pc, r4, cr3 @ │ │ │ │ rscscc pc, pc, pc, asr #32 │ │ │ │ svclt 0x0000bd10 │ │ │ │ - rsbeq sl, sl, r8, lsl #13 │ │ │ │ - rsbeq sl, sl, r8, lsl #12 │ │ │ │ - rsbeq sl, sl, r2, ror r6 │ │ │ │ + mlseq sl, r0, r6, sl │ │ │ │ + rsbeq sl, sl, r0, lsl r6 │ │ │ │ + rsbeq sl, sl, sl, ror r6 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ bl fec9b788 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ stmiavs r8, {r3, r4, r5, r6, r7, r8, r9, sl, fp}^ │ │ │ │ vsubhn.i64 d4, , q6 │ │ │ │ stmdbmi sl, {r0, r4, r5, r7, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf6cd4479 │ │ │ │ @@ -312796,17 +312796,17 @@ │ │ │ │ stmdami r7, {r4, r8, sl, fp, ip, sp, pc} │ │ │ │ bicscs pc, r9, r0, asr #12 │ │ │ │ andcc r4, ip, r8, ror r4 │ │ │ │ blx 1d82102 │ │ │ │ ldrbtmi r4, [r8], #-2052 @ 0xfffff7fc │ │ │ │ stc2 6, cr15, [ip], #-844 @ 0xfffffcb4 │ │ │ │ ldclt 0, cr2, [r0, #-0] │ │ │ │ - rsbeq sl, sl, r8, lsr r6 │ │ │ │ - strhteq sl, [sl], #-88 @ 0xffffffa8 │ │ │ │ - rsbeq sl, sl, r2, lsr #12 │ │ │ │ + rsbeq sl, sl, r0, asr #12 │ │ │ │ + rsbeq sl, sl, r0, asr #11 │ │ │ │ + rsbeq sl, sl, sl, lsr #12 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ bl fec9b7d4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ stmiavs r8, {r3, r4, r5, r6, r7, r8, r9, sl, fp}^ │ │ │ │ vsubhn.i64 d4, , q6 │ │ │ │ stmdbmi sl, {r0, r1, r3, r7, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf6cd4479 │ │ │ │ @@ -312815,17 +312815,17 @@ │ │ │ │ stmdami r7, {r4, r8, sl, fp, ip, sp, pc} │ │ │ │ mvnscs pc, r0, asr #12 │ │ │ │ andcc r4, ip, r8, ror r4 │ │ │ │ blx 140214e │ │ │ │ ldrbtmi r4, [r8], #-2052 @ 0xfffff7fc │ │ │ │ stc2 6, cr15, [r6], {211} @ 0xd3 │ │ │ │ ldclt 0, cr2, [r0, #-0] │ │ │ │ - rsbeq sl, sl, ip, ror #11 │ │ │ │ - rsbeq sl, sl, ip, ror #10 │ │ │ │ - ldrdeq sl, [sl], #-86 @ 0xffffffaa @ │ │ │ │ + strdeq sl, [sl], #-84 @ 0xffffffac @ │ │ │ │ + rsbeq sl, sl, r4, ror r5 │ │ │ │ + ldrdeq sl, [sl], #-94 @ 0xffffffa2 @ │ │ │ │ andeq r0, r0, r0 │ │ │ │ ldrbmi lr, [r0, sp, lsr #18]! │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x0090f8cc │ │ │ │ @ instruction: 0xb0944dd3 │ │ │ │ bmi ff615e84 │ │ │ │ @@ -313036,35 +313036,35 @@ │ │ │ │ ldrbtmi r4, [r8], #-1569 @ 0xfffff9df │ │ │ │ blx 16824b8 │ │ │ │ svclt 0x0000e697 │ │ │ │ andhi pc, r0, pc, lsr #7 │ │ │ │ ... │ │ │ │ ldrsbteq sl, [r5], #-60 @ 0xffffffc4 │ │ │ │ @ instruction: 0x000011b8 │ │ │ │ - rsbeq sl, sl, r8, lsr r6 │ │ │ │ - rsbeq r1, sl, r0, ror #14 │ │ │ │ + rsbeq sl, sl, r0, asr #12 │ │ │ │ + rsbeq r1, sl, r8, ror #14 │ │ │ │ rsbseq sl, r5, lr, ror #6 │ │ │ │ - rsbeq sl, sl, r4, ror #10 │ │ │ │ - mlseq sl, r8, r4, sl │ │ │ │ - rsbeq sl, sl, r2, lsr r4 │ │ │ │ - rsbeq r1, sl, sl, asr r5 │ │ │ │ - rsbeq sl, sl, r8, lsl r4 │ │ │ │ - rsbeq r1, sl, r0, asr #10 │ │ │ │ - strdeq sl, [sl], #-62 @ 0xffffffc2 @ │ │ │ │ - rsbeq r1, sl, r6, lsr #10 │ │ │ │ - rsbeq sl, sl, r4, ror #7 │ │ │ │ - rsbeq r1, sl, ip, lsl #10 │ │ │ │ - rsbeq sl, sl, sl, asr #7 │ │ │ │ - strdeq r1, [sl], #-66 @ 0xffffffbe @ │ │ │ │ - strhteq sl, [sl], #-48 @ 0xffffffd0 │ │ │ │ - ldrdeq r1, [sl], #-72 @ 0xffffffb8 @ │ │ │ │ - rsbeq sl, sl, r4, lsl #7 │ │ │ │ - rsbeq r1, sl, ip, lsr #9 │ │ │ │ - rsbeq sl, sl, sl, ror #6 │ │ │ │ - mlseq sl, r2, r4, r1 │ │ │ │ + rsbeq sl, sl, ip, ror #10 │ │ │ │ + rsbeq sl, sl, r0, lsr #9 │ │ │ │ + rsbeq sl, sl, sl, lsr r4 │ │ │ │ + rsbeq r1, sl, r2, ror #10 │ │ │ │ + rsbeq sl, sl, r0, lsr #8 │ │ │ │ + rsbeq r1, sl, r8, asr #10 │ │ │ │ + rsbeq sl, sl, r6, lsl #8 │ │ │ │ + rsbeq r1, sl, lr, lsr #10 │ │ │ │ + rsbeq sl, sl, ip, ror #7 │ │ │ │ + rsbeq r1, sl, r4, lsl r5 │ │ │ │ + ldrdeq sl, [sl], #-50 @ 0xffffffce @ │ │ │ │ + strdeq r1, [sl], #-74 @ 0xffffffb6 @ │ │ │ │ + strhteq sl, [sl], #-56 @ 0xffffffc8 │ │ │ │ + rsbeq r1, sl, r0, ror #9 │ │ │ │ + rsbeq sl, sl, ip, lsl #7 │ │ │ │ + strhteq r1, [sl], #-68 @ 0xffffffbc │ │ │ │ + rsbeq sl, sl, r2, ror r3 │ │ │ │ + mlseq sl, sl, r4, r1 │ │ │ │ bls 48d5dc │ │ │ │ ldrbmi r9, [r1], -r0, lsl #6 │ │ │ │ strtmi r9, [r8], -pc, lsl #22 │ │ │ │ bleq 1740064 │ │ │ │ @ instruction: 0xf4bcf053 │ │ │ │ stmdacs r1, {r2, r9, sl, lr} │ │ │ │ ldmdami r6, {r2, r3, ip, lr, pc}^ │ │ │ │ @@ -313149,28 +313149,28 @@ │ │ │ │ andcc r4, ip, r8, ror r4 │ │ │ │ @ instruction: 0xf8b0f6d3 │ │ │ │ @ instruction: 0xf04f4812 │ │ │ │ ldrbtmi r3, [r8], #-511 @ 0xfffffe01 │ │ │ │ @ instruction: 0xf96af6d3 │ │ │ │ svclt 0x0000e7ee │ │ │ │ ... │ │ │ │ - rsbeq sl, sl, ip, asr #5 │ │ │ │ - strdeq r1, [sl], #-52 @ 0xffffffcc @ │ │ │ │ - mlseq sl, r2, r2, sl │ │ │ │ - strhteq r1, [sl], #-58 @ 0xffffffc6 │ │ │ │ - rsbeq sl, sl, ip, asr #4 │ │ │ │ - rsbeq r1, sl, r4, ror r3 │ │ │ │ - rsbeq sl, sl, r4, lsl r2 │ │ │ │ - rsbeq r1, sl, ip, lsr r3 │ │ │ │ - ldrdeq sl, [sl], #-16 @ │ │ │ │ - strdeq r1, [sl], #-40 @ 0xffffffd8 @ │ │ │ │ - strhteq sl, [sl], #-24 @ 0xffffffe8 │ │ │ │ - ldrdeq r1, [sl], #-46 @ 0xffffffd2 @ │ │ │ │ - mlseq sl, r8, r1, sl │ │ │ │ - strhteq r1, [sl], #-46 @ 0xffffffd2 │ │ │ │ + ldrdeq sl, [sl], #-36 @ 0xffffffdc @ │ │ │ │ + strdeq r1, [sl], #-60 @ 0xffffffc4 @ │ │ │ │ + mlseq sl, sl, r2, sl │ │ │ │ + rsbeq r1, sl, r2, asr #7 │ │ │ │ + rsbeq sl, sl, r4, asr r2 │ │ │ │ + rsbeq r1, sl, ip, ror r3 │ │ │ │ + rsbeq sl, sl, ip, lsl r2 │ │ │ │ + rsbeq r1, sl, r4, asr #6 │ │ │ │ + ldrdeq sl, [sl], #-24 @ 0xffffffe8 @ │ │ │ │ + rsbeq r1, sl, r0, lsl #6 │ │ │ │ + rsbeq sl, sl, r0, asr #3 │ │ │ │ + rsbeq r1, sl, r6, ror #5 │ │ │ │ + rsbeq sl, sl, r0, lsr #3 │ │ │ │ + rsbeq r1, sl, r6, asr #5 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ bl fec9bd8c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r4, r8, ror #31 │ │ │ │ stcls 1, cr2, [r6], {1} │ │ │ │ @ instruction: 0xf7ff9400 │ │ │ │ @ instruction: 0x4603fd3f │ │ │ │ @@ -313181,16 +313181,16 @@ │ │ │ │ ldrbtmi r4, [r8], #-2054 @ 0xfffff7fa │ │ │ │ @ instruction: 0xf6d3300c │ │ │ │ stmdami r5, {r0, r2, r3, r5, r6, fp, ip, sp, lr, pc} │ │ │ │ ldrbtmi r9, [r8], #-2307 @ 0xfffff6fd │ │ │ │ @ instruction: 0xf928f6d3 │ │ │ │ ldrmi r9, [r8], -r3, lsl #22 │ │ │ │ ldclt 0, cr11, [r0, #-16] │ │ │ │ - rsbeq sl, sl, r2, lsl r1 │ │ │ │ - rsbeq r1, sl, sl, lsr r2 │ │ │ │ + rsbeq sl, sl, sl, lsl r1 │ │ │ │ + rsbeq r1, sl, r2, asr #4 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ bl fec9bddc │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r4, r8, ror #31 │ │ │ │ stcls 1, cr2, [r6], {-0} │ │ │ │ @ instruction: 0xf7ff9400 │ │ │ │ @ instruction: 0x4603fd17 │ │ │ │ @@ -313201,16 +313201,16 @@ │ │ │ │ ldrbtmi r4, [r8], #-2054 @ 0xfffff7fa │ │ │ │ @ instruction: 0xf6d3300c │ │ │ │ stmdami r5, {r0, r2, r6, fp, ip, sp, lr, pc} │ │ │ │ ldrbtmi r9, [r8], #-2307 @ 0xfffff6fd │ │ │ │ @ instruction: 0xf900f6d3 │ │ │ │ ldrmi r9, [r8], -r3, lsl #22 │ │ │ │ ldclt 0, cr11, [r0, #-16] │ │ │ │ - rsbeq sl, sl, r2, asr #1 │ │ │ │ - rsbeq r1, sl, sl, ror #3 │ │ │ │ + rsbeq sl, sl, sl, asr #1 │ │ │ │ + strdeq r1, [sl], #-18 @ 0xffffffee @ │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r8 │ │ │ │ bl fec9be2c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strmi r0, [lr], -r8, ror #31 │ │ │ │ @ instruction: 0x461c4617 │ │ │ │ vrsubhn.i64 d20, q0, │ │ │ │ bmi d43b24 │ │ │ │ @@ -313257,23 +313257,23 @@ │ │ │ │ @ instruction: 0xf04f2186 │ │ │ │ ldrbtmi r3, [r8], #-1279 @ 0xfffffb01 │ │ │ │ @ instruction: 0xf6d2300c │ │ │ │ stmdami fp, {r0, r1, r4, r6, r7, r8, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ mvnscc pc, pc, asr #32 │ │ │ │ @ instruction: 0xf6d34478 │ │ │ │ strb pc, [ip, sp, lsl #17] @ │ │ │ │ - rsbeq sl, sl, r4, lsr #1 │ │ │ │ - rsbeq sl, sl, r2, asr r0 │ │ │ │ - rsbeq r1, sl, sl, ror r1 │ │ │ │ - rsbeq sl, sl, r4, lsl r0 │ │ │ │ - rsbeq r1, sl, ip, lsr r1 │ │ │ │ - strdeq r9, [sl], #-252 @ 0xffffff04 @ │ │ │ │ - rsbeq r1, sl, r4, lsr #2 │ │ │ │ - ldrdeq r9, [sl], #-254 @ 0xffffff02 @ │ │ │ │ - rsbeq r1, sl, r4, lsl #2 │ │ │ │ + rsbeq sl, sl, ip, lsr #1 │ │ │ │ + rsbeq sl, sl, sl, asr r0 │ │ │ │ + rsbeq r1, sl, r2, lsl #3 │ │ │ │ + rsbeq sl, sl, ip, lsl r0 │ │ │ │ + rsbeq r1, sl, r4, asr #2 │ │ │ │ + rsbeq sl, sl, r4 │ │ │ │ + rsbeq r1, sl, ip, lsr #2 │ │ │ │ + rsbeq r9, sl, r6, ror #31 │ │ │ │ + rsbeq r1, sl, ip, lsl #2 │ │ │ │ mvnsmi lr, #737280 @ 0xb4000 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ bleq fe983060 │ │ │ │ bmi 1096588 │ │ │ │ blmi 109679c │ │ │ │ @ instruction: 0xf2ad447a │ │ │ │ @@ -313334,20 +313334,20 @@ │ │ │ │ stmdami fp, {r0, r1, r2, r3, r4, r5, r8, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ ldrbtmi r4, [r8], #-1569 @ 0xfffff9df │ │ │ │ @ instruction: 0xfffaf6d2 │ │ │ │ @ instruction: 0xf6cce7b6 │ │ │ │ svclt 0x0000ec86 │ │ │ │ ldrsbteq r9, [r5], #-200 @ 0xffffff38 │ │ │ │ @ instruction: 0x000011b8 │ │ │ │ - rsbeq sp, r9, r0, lsl #20 │ │ │ │ - rsbeq r9, sl, r6, asr #30 │ │ │ │ - rsbeq r1, sl, lr, rrx │ │ │ │ + rsbeq sp, r9, r8, lsl #20 │ │ │ │ + rsbeq r9, sl, lr, asr #30 │ │ │ │ + rsbeq r1, sl, r6, ror r0 │ │ │ │ rsbseq r9, r5, ip, ror ip │ │ │ │ - strhteq r9, [sl], #-230 @ 0xffffff1a │ │ │ │ - ldrdeq r0, [sl], #-254 @ 0xffffff02 @ │ │ │ │ + strhteq r9, [sl], #-238 @ 0xffffff12 │ │ │ │ + rsbeq r0, sl, r6, ror #31 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ blhi 200308 │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00c0f8cc │ │ │ │ addlt r4, r5, r1, ror #18 │ │ │ │ strcs r4, [r2, -r1, ror #22] │ │ │ │ @@ -313414,15 +313414,15 @@ │ │ │ │ vadd.i8 d20, d0, d21 │ │ │ │ ldrbtmi r5, [r8], #-265 @ 0xfffffef7 │ │ │ │ @ instruction: 0xf6d2300c │ │ │ │ stmdami r3!, {r0, r3, r4, r7, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ ldrbtmi r9, [r8], #-2306 @ 0xfffff6fe │ │ │ │ @ instruction: 0xff54f6d2 │ │ │ │ movweq pc, #36975 @ 0x906f @ │ │ │ │ - bmi 8973f4 │ │ │ │ + bmi 8973f4 │ │ │ │ stmpl sl, {r0, r3, r4, r5, r6, sl, lr} │ │ │ │ bls 21efc0 │ │ │ │ @ instruction: 0xf04f4051 │ │ │ │ @ instruction: 0xd12c0200 │ │ │ │ andlt r4, r5, r8, lsl r6 │ │ │ │ blhi 200280 │ │ │ │ svchi 0x00f0e8bd │ │ │ │ @@ -313445,19 +313445,19 @@ │ │ │ │ stmdbls r1, {r1, r3, fp, lr} │ │ │ │ @ instruction: 0xf6d24478 │ │ │ │ blls 1c4c50 │ │ │ │ @ instruction: 0xf6cce7c8 │ │ │ │ svclt 0x0000eba8 │ │ │ │ rsbseq r9, r5, ip, lsr #23 │ │ │ │ @ instruction: 0x000011b8 │ │ │ │ - rsbeq r9, sl, sl, ror #26 │ │ │ │ - rsbeq r9, sl, r6, lsr #27 │ │ │ │ + rsbeq r9, sl, r2, ror sp │ │ │ │ + rsbeq r9, sl, lr, lsr #27 │ │ │ │ @ instruction: 0x00759a9c │ │ │ │ - strdeq r9, [sl], #-204 @ 0xffffff34 @ │ │ │ │ - rsbeq r0, sl, r4, lsr #28 │ │ │ │ + rsbeq r9, sl, r4, lsl #26 │ │ │ │ + rsbeq r0, sl, ip, lsr #28 │ │ │ │ mvnsmi lr, #737280 @ 0xb4000 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ blhi 2004c0 │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00c8f8cc │ │ │ │ addlt r4, r5, pc, asr ip │ │ │ │ @ instruction: 0xf04f495f │ │ │ │ @@ -313553,19 +313553,19 @@ │ │ │ │ stmdami sl, {r0, r3, r7, r8, sl, fp, ip, sp, lr, pc} │ │ │ │ ldrbtmi r9, [r8], #-2305 @ 0xfffff6ff │ │ │ │ mcr2 6, 2, pc, cr4, cr2, {6} @ │ │ │ │ strb r9, [r8, r1, lsl #22] │ │ │ │ b ff502cc4 │ │ │ │ ldrshteq r9, [r5], #-146 @ 0xffffff6e │ │ │ │ @ instruction: 0x000011b8 │ │ │ │ - strhteq r9, [sl], #-184 @ 0xffffff48 │ │ │ │ - strdeq r9, [sl], #-180 @ 0xffffff4c @ │ │ │ │ + rsbeq r9, sl, r0, asr #23 │ │ │ │ + strdeq r9, [sl], #-188 @ 0xffffff44 @ │ │ │ │ rsbseq r9, r5, sl, ror #17 │ │ │ │ - rsbeq r9, sl, sl, asr #22 │ │ │ │ - rsbeq r0, sl, r2, ror ip │ │ │ │ + rsbeq r9, sl, r2, asr fp │ │ │ │ + rsbeq r0, sl, sl, ror ip │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r0 │ │ │ │ stc 12, cr5, [sp, #-512]! @ 0xfffffe00 │ │ │ │ bl feca7dc4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldrdlt r0, [r5], r0 @ │ │ │ │ @ instruction: 0x461f6915 │ │ │ │ cdp 3, 11, cr2, cr0, cr3, {0} │ │ │ │ @@ -313596,18 +313596,18 @@ │ │ │ │ andcc r4, ip, r8, ror r4 │ │ │ │ ldc2 6, cr15, [r0, #-840]! @ 0xfffffcb8 │ │ │ │ strtmi r4, [r1], -r7, lsl #16 │ │ │ │ @ instruction: 0xf6d24478 │ │ │ │ strtmi pc, [r0], -fp, ror #27 │ │ │ │ ldc 0, cr11, [sp], #20 │ │ │ │ @ instruction: 0xbdf08b02 │ │ │ │ - ldrdeq r9, [sl], #-172 @ 0xffffff54 @ │ │ │ │ - rsbeq r0, sl, r4, lsl #24 │ │ │ │ - mlseq sl, r8, sl, r9 │ │ │ │ - rsbeq r0, sl, r0, asr #23 │ │ │ │ + rsbeq r9, sl, r4, ror #21 │ │ │ │ + rsbeq r0, sl, ip, lsl #24 │ │ │ │ + rsbeq r9, sl, r0, lsr #21 │ │ │ │ + rsbeq r0, sl, r8, asr #23 │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r8 │ │ │ │ bl fec9c460 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ cdpne 15, 5, cr0, cr13, cr8, {7} │ │ │ │ @ instruction: 0x4607d41f │ │ │ │ streq lr, [r3], r2, lsl #22 │ │ │ │ stclne 0, cr14, [fp], #-4 │ │ │ │ @@ -313622,16 +313622,16 @@ │ │ │ │ andcc r4, ip, r8, ror r4 │ │ │ │ ldc2l 6, cr15, [ip], #840 @ 0x348 │ │ │ │ strtmi r4, [r1], -r5, lsl #16 │ │ │ │ @ instruction: 0xf6d24478 │ │ │ │ @ instruction: 0x4620fdb7 │ │ │ │ strcs fp, [r1], #-3576 @ 0xfffff208 │ │ │ │ ldcllt 6, cr4, [r8, #128]! @ 0x80 │ │ │ │ - rsbeq r9, sl, r0, lsr sl │ │ │ │ - rsbeq r0, sl, r8, asr fp │ │ │ │ + rsbeq r9, sl, r8, lsr sl │ │ │ │ + rsbeq r0, sl, r0, ror #22 │ │ │ │ mvnsmi lr, #737280 @ 0xb4000 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ blhi 200778 │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00c8f8cc │ │ │ │ addlt r4, r5, sp, ror ip │ │ │ │ ldrbtmi r4, [ip], #-2429 @ 0xfffff683 │ │ │ │ @@ -313757,25 +313757,25 @@ │ │ │ │ stmdbls r1, {r4, fp, lr} │ │ │ │ @ instruction: 0xf6d24478 │ │ │ │ blls 1c4770 │ │ │ │ @ instruction: 0xf6cce794 │ │ │ │ svclt 0x0000e938 │ │ │ │ rsbseq r9, r5, lr, lsr r7 │ │ │ │ @ instruction: 0x000011b8 │ │ │ │ - strdeq r9, [sl], #-130 @ 0xffffff7e @ │ │ │ │ - rsbeq r9, sl, lr, lsr #18 │ │ │ │ + strdeq r9, [sl], #-138 @ 0xffffff76 @ │ │ │ │ + rsbeq r9, sl, r6, lsr r9 │ │ │ │ rsbseq r9, r5, r4, lsr #12 │ │ │ │ - rsbeq r9, sl, r6, ror r8 │ │ │ │ - mlseq sl, lr, r9, r0 │ │ │ │ - rsbeq r9, sl, r8, asr r8 │ │ │ │ - rsbeq r0, sl, r0, lsl #19 │ │ │ │ - rsbeq r9, sl, sl, lsr r8 │ │ │ │ - rsbeq r0, sl, r2, ror #18 │ │ │ │ - rsbeq r9, sl, ip, lsl r8 │ │ │ │ - rsbeq r0, sl, r4, asr #18 │ │ │ │ + rsbeq r9, sl, lr, ror r8 │ │ │ │ + rsbeq r0, sl, r6, lsr #19 │ │ │ │ + rsbeq r9, sl, r0, ror #16 │ │ │ │ + rsbeq r0, sl, r8, lsl #19 │ │ │ │ + rsbeq r9, sl, r2, asr #16 │ │ │ │ + rsbeq r0, sl, sl, ror #18 │ │ │ │ + rsbeq r9, sl, r4, lsr #16 │ │ │ │ + rsbeq r0, sl, ip, asr #18 │ │ │ │ mvnsmi lr, sp, lsr #18 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e8f8cc │ │ │ │ @ instruction: 0x461e6917 │ │ │ │ @ instruction: 0x46054631 │ │ │ │ @ instruction: 0xf892687a │ │ │ │ @@ -313807,19 +313807,19 @@ │ │ │ │ ldrbtmi r6, [r8], #-474 @ 0xfffffe26 │ │ │ │ @ instruction: 0xf6d2300c │ │ │ │ stmdami r8, {r0, r3, r7, r8, r9, fp, ip, sp, lr, pc} │ │ │ │ ldrbtmi r4, [r8], #-1569 @ 0xfffff9df │ │ │ │ mcrr2 6, 13, pc, r4, cr2 @ │ │ │ │ pop {r5, r9, sl, lr} │ │ │ │ svclt 0x000081f0 │ │ │ │ - rsbeq r9, sl, r6, lsl #15 │ │ │ │ - rsbeq r0, sl, lr, lsr #17 │ │ │ │ - rsbeq r9, sl, r6, asr #15 │ │ │ │ - rsbeq r9, sl, sl, asr #14 │ │ │ │ - rsbeq r0, sl, r2, ror r8 │ │ │ │ + rsbeq r9, sl, lr, lsl #15 │ │ │ │ + strhteq r0, [sl], #-134 @ 0xffffff7a │ │ │ │ + rsbeq r9, sl, lr, asr #15 │ │ │ │ + rsbeq r9, sl, r2, asr r7 │ │ │ │ + rsbeq r0, sl, sl, ror r8 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ blhi 300a68 >::_M_default_append(unsigned int)@@Base+0x7dea4> │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ bleq 19838ec │ │ │ │ ldmibmi sp, {r1, r2, r3, r9, sl, lr} │ │ │ │ @ instruction: 0x46924615 │ │ │ │ @@ -313976,18 +313976,18 @@ │ │ │ │ vsqrt.f64 d18, d6 │ │ │ │ stmle r1, {r4, r9, fp, ip, sp, lr, pc} │ │ │ │ usada8 ip, r0, r6, r4 │ │ │ │ andhi pc, r0, pc, lsr #7 │ │ │ │ ... │ │ │ │ rsbseq r9, r5, sl, asr #8 │ │ │ │ @ instruction: 0x000011b8 │ │ │ │ - rsbeq r1, sl, sl, asr #8 │ │ │ │ + rsbeq r1, sl, r2, asr r4 │ │ │ │ rsbseq r9, r5, lr, lsl #8 │ │ │ │ - rsbeq r9, sl, lr, lsl r5 │ │ │ │ - rsbeq r0, sl, r6, asr #12 │ │ │ │ + rsbeq r9, sl, r6, lsr #10 │ │ │ │ + rsbeq r0, sl, lr, asr #12 │ │ │ │ movsvs pc, #12, 10 @ 0x3000000 │ │ │ │ blvc 128113c │ │ │ │ blvs 200ca4 │ │ │ │ blvc ff30132c │ │ │ │ blx 581424 │ │ │ │ ldmvs r0!, {r2, r7, r8, fp, ip, lr, pc}^ │ │ │ │ blmi 580e9c │ │ │ │ @@ -314325,38 +314325,38 @@ │ │ │ │ cdp 7, 11, cr14, cr1, cr14, {7} │ │ │ │ vcmp.f64 d0, d3 │ │ │ │ vsqrt.f64 d18, d0 │ │ │ │ @ instruction: 0xf67ffa10 │ │ │ │ cdp 12, 0, cr10, cr7, cr14, {5} │ │ │ │ ldrt r4, [sp], #2822 @ 0xb06 │ │ │ │ ... │ │ │ │ - ldrdeq r9, [sl], #-62 @ 0xffffffc2 @ │ │ │ │ - rsbeq r9, sl, r8, asr r3 │ │ │ │ - strhteq r9, [sl], #-46 @ 0xffffffd2 │ │ │ │ - rsbeq r9, sl, r0, ror #4 │ │ │ │ - rsbeq r0, sl, r8, lsl #7 │ │ │ │ - rsbeq r9, sl, lr, lsr #3 │ │ │ │ - ldrdeq r0, [sl], #-38 @ 0xffffffda @ │ │ │ │ - rsbeq r9, sl, r0, ror #3 │ │ │ │ - rsbeq r9, sl, r2, asr #1 │ │ │ │ - rsbeq r0, sl, sl, ror #3 │ │ │ │ - rsbeq r9, sl, r8, lsr r0 │ │ │ │ - rsbeq r0, sl, r0, ror #2 │ │ │ │ - rsbeq r9, sl, r0, lsl r0 │ │ │ │ - rsbeq r0, sl, r8, lsr r1 │ │ │ │ - rsbeq r8, sl, r0, ror #31 │ │ │ │ - rsbeq r0, sl, r8, lsl #2 │ │ │ │ - strhteq r8, [sl], #-246 @ 0xffffff0a │ │ │ │ - ldrdeq r0, [sl], #-14 @ │ │ │ │ - rsbeq r8, sl, lr, ror pc │ │ │ │ - rsbeq r0, sl, r6, lsr #1 │ │ │ │ - rsbeq r8, sl, r4, ror #30 │ │ │ │ - rsbeq r0, sl, sl, lsl #1 │ │ │ │ - rsbeq r8, sl, r4, asr #30 │ │ │ │ - rsbeq r0, sl, sl, rrx │ │ │ │ + rsbeq r9, sl, r6, ror #7 │ │ │ │ + rsbeq r9, sl, r0, ror #6 │ │ │ │ + rsbeq r9, sl, r6, asr #5 │ │ │ │ + rsbeq r9, sl, r8, ror #4 │ │ │ │ + mlseq sl, r0, r3, r0 │ │ │ │ + strhteq r9, [sl], #-22 @ 0xffffffea │ │ │ │ + ldrdeq r0, [sl], #-46 @ 0xffffffd2 @ │ │ │ │ + rsbeq r9, sl, r8, ror #3 │ │ │ │ + rsbeq r9, sl, sl, asr #1 │ │ │ │ + strdeq r0, [sl], #-18 @ 0xffffffee @ │ │ │ │ + rsbeq r9, sl, r0, asr #32 │ │ │ │ + rsbeq r0, sl, r8, ror #2 │ │ │ │ + rsbeq r9, sl, r8, lsl r0 │ │ │ │ + rsbeq r0, sl, r0, asr #2 │ │ │ │ + rsbeq r8, sl, r8, ror #31 │ │ │ │ + rsbeq r0, sl, r0, lsl r1 │ │ │ │ + strhteq r8, [sl], #-254 @ 0xffffff02 │ │ │ │ + rsbeq r0, sl, r6, ror #1 │ │ │ │ + rsbeq r8, sl, r6, lsl #31 │ │ │ │ + rsbeq r0, sl, lr, lsr #1 │ │ │ │ + rsbeq r8, sl, ip, ror #30 │ │ │ │ + mlseq sl, r2, r0, r0 │ │ │ │ + rsbeq r8, sl, ip, asr #30 │ │ │ │ + rsbeq r0, sl, r2, ror r0 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ blhi 2012d4 │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ bleq 1f84158 │ │ │ │ ldmibmi r4!, {r1, r2, r3, r9, sl, lr}^ │ │ │ │ @ instruction: 0x46924617 │ │ │ │ @@ -314601,39 +314601,39 @@ │ │ │ │ stmdbls ip, {r1, r2, r3, r4, fp, lr} │ │ │ │ @ instruction: 0xf6d14478 │ │ │ │ blls 485a38 │ │ │ │ @ instruction: 0xf6cbe637 │ │ │ │ svclt 0x0000ea9c │ │ │ │ ldrsbteq r8, [r5], #-190 @ 0xffffff42 │ │ │ │ @ instruction: 0x000011b8 │ │ │ │ - rsbeq r0, sl, r8, asr #23 │ │ │ │ + ldrdeq r0, [sl], #-176 @ 0xffffff50 @ │ │ │ │ rsbseq r8, r5, r6, lsr #23 │ │ │ │ - ldrdeq r0, [sl], #-20 @ 0xffffffec @ │ │ │ │ - rsbeq r8, sl, r6, asr lr │ │ │ │ - ldrdeq r8, [sl], #-210 @ 0xffffff2e @ │ │ │ │ - strdeq r8, [sl], #-204 @ 0xffffff34 @ │ │ │ │ - rsbeq pc, r9, r4, lsr #28 │ │ │ │ - rsbeq r8, sl, r2, ror sp │ │ │ │ - rsbeq r8, sl, ip, lsr #24 │ │ │ │ - rsbeq pc, r9, r4, asr sp @ │ │ │ │ - strdeq r8, [sl], #-186 @ 0xffffff46 @ │ │ │ │ - rsbeq pc, r9, r2, lsr #26 │ │ │ │ - ldrdeq r8, [sl], #-188 @ 0xffffff44 @ │ │ │ │ - rsbeq pc, r9, r4, lsl #26 │ │ │ │ - strhteq r8, [sl], #-190 @ 0xffffff42 │ │ │ │ - rsbeq pc, r9, r6, ror #25 │ │ │ │ - rsbeq r8, sl, r2, ror #22 │ │ │ │ - rsbeq pc, r9, sl, lsl #25 │ │ │ │ - rsbeq r8, sl, r8, lsr fp │ │ │ │ - rsbeq pc, r9, r0, ror #24 │ │ │ │ - rsbeq r8, sl, r8, lsr fp │ │ │ │ - rsbeq r8, sl, r6, lsl #22 │ │ │ │ - rsbeq pc, r9, ip, lsr #24 │ │ │ │ - rsbeq r8, sl, r4, ror #21 │ │ │ │ - rsbeq pc, r9, ip, lsl #24 │ │ │ │ + ldrdeq r0, [sl], #-28 @ 0xffffffe4 @ │ │ │ │ + rsbeq r8, sl, lr, asr lr │ │ │ │ + ldrdeq r8, [sl], #-218 @ 0xffffff26 @ │ │ │ │ + rsbeq r8, sl, r4, lsl #26 │ │ │ │ + rsbeq pc, r9, ip, lsr #28 │ │ │ │ + rsbeq r8, sl, sl, ror sp │ │ │ │ + rsbeq r8, sl, r4, lsr ip │ │ │ │ + rsbeq pc, r9, ip, asr sp @ │ │ │ │ + rsbeq r8, sl, r2, lsl #24 │ │ │ │ + rsbeq pc, r9, sl, lsr #26 │ │ │ │ + rsbeq r8, sl, r4, ror #23 │ │ │ │ + rsbeq pc, r9, ip, lsl #26 │ │ │ │ + rsbeq r8, sl, r6, asr #23 │ │ │ │ + rsbeq pc, r9, lr, ror #25 │ │ │ │ + rsbeq r8, sl, sl, ror #22 │ │ │ │ + mlseq r9, r2, ip, pc @ │ │ │ │ + rsbeq r8, sl, r0, asr #22 │ │ │ │ + rsbeq pc, r9, r8, ror #24 │ │ │ │ + rsbeq r8, sl, r0, asr #22 │ │ │ │ + rsbeq r8, sl, lr, lsl #22 │ │ │ │ + rsbeq pc, r9, r4, lsr ip @ │ │ │ │ + rsbeq r8, sl, ip, ror #21 │ │ │ │ + rsbeq pc, r9, r4, lsl ip @ │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ blhi 201728 │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00b8f8cc │ │ │ │ umulllt r4, r7, r9, ip │ │ │ │ @ instruction: 0x1e5d4999 │ │ │ │ @@ -314788,30 +314788,30 @@ │ │ │ │ ldrbtmi r4, [r8], #-1569 @ 0xfffff9df │ │ │ │ ldc2 6, cr15, [ip], {209} @ 0xd1 │ │ │ │ @ instruction: 0xf6cbe781 │ │ │ │ svclt 0x0000e928 │ │ │ │ rsbseq r8, r5, ip, lsl #15 │ │ │ │ @ instruction: 0x000011b8 │ │ │ │ ldrshteq r8, [r5], #-104 @ 0xffffff98 │ │ │ │ - strdeq r8, [sl], #-132 @ 0xffffff7c @ │ │ │ │ - rsbeq pc, r9, ip, lsl sl @ │ │ │ │ - ldrdeq r8, [sl], #-140 @ 0xffffff74 @ │ │ │ │ - rsbeq pc, r9, r4, lsl #20 │ │ │ │ - rsbeq r8, sl, r0, asr #17 │ │ │ │ - rsbeq pc, r9, r8, ror #19 │ │ │ │ - rsbeq r8, sl, ip, ror r8 │ │ │ │ - rsbeq pc, r9, r4, lsr #19 │ │ │ │ - rsbeq r8, sl, lr, asr #16 │ │ │ │ - rsbeq pc, r9, r6, ror r9 @ │ │ │ │ - rsbeq r8, sl, r2, lsr r8 │ │ │ │ - rsbeq pc, r9, sl, asr r9 @ │ │ │ │ - rsbeq r8, sl, r6, lsl r8 │ │ │ │ - rsbeq pc, r9, lr, lsr r9 @ │ │ │ │ - strdeq r8, [sl], #-122 @ 0xffffff86 @ │ │ │ │ - rsbeq pc, r9, r2, lsr #18 │ │ │ │ + strdeq r8, [sl], #-140 @ 0xffffff74 @ │ │ │ │ + rsbeq pc, r9, r4, lsr #20 │ │ │ │ + rsbeq r8, sl, r4, ror #17 │ │ │ │ + rsbeq pc, r9, ip, lsl #20 │ │ │ │ + rsbeq r8, sl, r8, asr #17 │ │ │ │ + strdeq pc, [r9], #-144 @ 0xffffff70 @ │ │ │ │ + rsbeq r8, sl, r4, lsl #17 │ │ │ │ + rsbeq pc, r9, ip, lsr #19 │ │ │ │ + rsbeq r8, sl, r6, asr r8 │ │ │ │ + rsbeq pc, r9, lr, ror r9 @ │ │ │ │ + rsbeq r8, sl, sl, lsr r8 │ │ │ │ + rsbeq pc, r9, r2, ror #18 │ │ │ │ + rsbeq r8, sl, lr, lsl r8 │ │ │ │ + rsbeq pc, r9, r6, asr #18 │ │ │ │ + rsbeq r8, sl, r2, lsl #16 │ │ │ │ + rsbeq pc, r9, sl, lsr #18 │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r0 │ │ │ │ stc 12, cr5, [sp, #-512]! @ 0xfffffe00 │ │ │ │ bl feca9144 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldrdlt r0, [r3], r8 │ │ │ │ cdpne 1, 5, cr2, cr12, cr0, {0} │ │ │ │ eorsvs r9, r1, sl, lsl #28 │ │ │ │ @@ -314838,16 +314838,16 @@ │ │ │ │ ldc2 6, cr15, [sl], #-836 @ 0xfffffcbc │ │ │ │ ldrmi r9, [r8], -r1, lsl #22 │ │ │ │ ldc 0, cr11, [sp], #12 │ │ │ │ @ instruction: 0xbdf08b02 │ │ │ │ ldrmi r2, [r8], -r1, lsl #6 │ │ │ │ ldc 0, cr11, [sp], #12 │ │ │ │ @ instruction: 0xbdf08b02 │ │ │ │ - rsbeq r8, sl, r6, lsr r7 │ │ │ │ - rsbeq pc, r9, lr, asr r8 @ │ │ │ │ + rsbeq r8, sl, lr, lsr r7 │ │ │ │ + rsbeq pc, r9, r6, ror #16 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ bl fec9d7c8 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r4, r8, ror #31 │ │ │ │ stmdbcs r0, {r1, r2, r8, fp, ip, pc} │ │ │ │ stmdbls r7, {r1, r2, sl, fp, ip, lr, pc} │ │ │ │ andcs r2, r0, #67108864 @ 0x4000000 │ │ │ │ @@ -314865,16 +314865,16 @@ │ │ │ │ ldrbtmi r4, [r8], #-2054 @ 0xfffff7fa │ │ │ │ @ instruction: 0xf6d1300c │ │ │ │ stmdami r5, {r0, r6, r8, r9, fp, ip, sp, lr, pc} │ │ │ │ ldrbtmi r9, [r8], #-2307 @ 0xfffff6fd │ │ │ │ blx 84162 │ │ │ │ ldrmi r9, [r8], -r3, lsl #22 │ │ │ │ ldclt 0, cr11, [r0, #-16] │ │ │ │ - strhteq r8, [sl], #-106 @ 0xffffff96 │ │ │ │ - rsbeq pc, r9, r2, ror #15 │ │ │ │ + rsbeq r8, sl, r2, asr #13 │ │ │ │ + rsbeq pc, r9, sl, ror #15 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl fec9d834 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ bmi 70a5bc │ │ │ │ blmi 732854 │ │ │ │ ldrbtmi r4, [sl], #-1541 @ 0xfffff9fb │ │ │ │ strmi r4, [ip], -r8, lsl #12 │ │ │ │ @@ -314896,15 +314896,15 @@ │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ mrsle r0, LR_svc │ │ │ │ andlt r2, r5, r1 │ │ │ │ @ instruction: 0xf6cbbd30 │ │ │ │ svclt 0x0000e84e │ │ │ │ rsbseq r8, r5, lr, asr #7 │ │ │ │ @ instruction: 0x000011b8 │ │ │ │ - rsbeq r8, sl, r2, lsl #13 │ │ │ │ + rsbeq r8, sl, sl, lsl #13 │ │ │ │ @ instruction: 0x00758394 │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl fec9d8b0 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r3, r0, ror #31 │ │ │ │ @ instruction: 0x461d6916 │ │ │ │ strtmi r4, [sl], -r7, lsl #12 │ │ │ │ @@ -314929,18 +314929,18 @@ │ │ │ │ @ instruction: 0x61aff240 │ │ │ │ andcc r4, ip, r8, ror r4 │ │ │ │ blx ff184258 │ │ │ │ strtmi r4, [r1], -r6, lsl #16 │ │ │ │ @ instruction: 0xf6d14478 │ │ │ │ @ instruction: 0x4620fb7b │ │ │ │ ldcllt 0, cr11, [r0, #12]! │ │ │ │ - rsbeq r8, sl, ip, ror #11 │ │ │ │ - rsbeq pc, r9, r4, lsl r7 @ │ │ │ │ - strhteq r8, [sl], #-88 @ 0xffffffa8 │ │ │ │ - rsbeq pc, r9, r0, ror #13 │ │ │ │ + strdeq r8, [sl], #-84 @ 0xffffffac @ │ │ │ │ + rsbeq pc, r9, ip, lsl r7 @ │ │ │ │ + rsbeq r8, sl, r0, asr #11 │ │ │ │ + rsbeq pc, r9, r8, ror #13 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl fec9d93c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldmdavs r9, {r3, r5, r6, r7, r8, r9, sl, fp} │ │ │ │ ldrmi fp, [sp], -r2, lsl #1 │ │ │ │ vrsubhn.i16 d20, , q3 │ │ │ │ strmi pc, [r4], -r3, ror #21 │ │ │ │ @@ -314956,17 +314956,17 @@ │ │ │ │ mrc2 3, 0, pc, cr12, cr14, {6} │ │ │ │ @ instruction: 0xf44f4b07 │ │ │ │ @ instruction: 0x4629727d │ │ │ │ ldrbtmi r9, [fp], #-512 @ 0xfffffe00 │ │ │ │ @ instruction: 0xf6ce2208 │ │ │ │ strtmi pc, [r0], -fp, lsr #24 │ │ │ │ ldcllt 0, cr11, [r0, #-8]! │ │ │ │ - rsbeq r8, sl, sl, ror #10 │ │ │ │ - mlseq r9, r2, r6, pc @ │ │ │ │ - rsbeq r8, sl, r6, ror #10 │ │ │ │ + rsbeq r8, sl, r2, ror r5 │ │ │ │ + mlseq r9, sl, r6, pc @ │ │ │ │ + rsbeq r8, sl, lr, ror #10 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ bl fec9d9a4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldmdbvs r2, {r4, r5, r6, r7, r8, r9, sl, fp} │ │ │ │ ldrmi fp, [ip], -r2, lsl #1 │ │ │ │ @ instruction: 0x46226811 │ │ │ │ @ instruction: 0xf3cc9b04 │ │ │ │ @@ -314981,16 +314981,16 @@ │ │ │ │ ldrbtmi r4, [r8], #-2054 @ 0xfffff7fa │ │ │ │ @ instruction: 0xf6d1300c │ │ │ │ stmdami r5, {r0, r3, r4, r6, r9, fp, ip, sp, lr, pc} │ │ │ │ ldrbtmi r9, [r8], #-2305 @ 0xfffff6ff │ │ │ │ blx 684332 │ │ │ │ ldrmi r9, [r8], -r1, lsl #22 │ │ │ │ ldclt 0, cr11, [r0, #-8] │ │ │ │ - rsbeq r8, sl, sl, ror #9 │ │ │ │ - rsbeq pc, r9, r2, lsl r6 @ │ │ │ │ + strdeq r8, [sl], #-66 @ 0xffffffbe @ │ │ │ │ + rsbeq pc, r9, sl, lsl r6 @ │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ blhi 301cbc >::_M_default_append(unsigned int)@@Base+0x7f0f8> │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00b0f8cc │ │ │ │ smlabbcs r4, r5, r0, fp │ │ │ │ svcls 0x00191e5c │ │ │ │ @@ -315121,19 +315121,19 @@ │ │ │ │ andcc lr, r0, #3489792 @ 0x354000 │ │ │ │ ldrtmi r2, [r0], -r0, lsl #2 │ │ │ │ ldrsbcs pc, [r4], #130 @ 0x82 @ │ │ │ │ andls r6, r0, #10158080 @ 0x9b0000 │ │ │ │ ldrbtmi r4, [sl], #-2566 @ 0xfffff5fa │ │ │ │ mrc2 3, 4, pc, cr10, cr14, {6} │ │ │ │ svclt 0x0000e7cb │ │ │ │ - rsbeq r8, sl, r0, lsr #8 │ │ │ │ - rsbeq pc, r9, lr, asr #10 │ │ │ │ - rsbeq r8, sl, r2, ror #7 │ │ │ │ - rsbeq r8, sl, r0, lsr r4 │ │ │ │ - rsbeq r8, sl, r6, asr r3 │ │ │ │ + rsbeq r8, sl, r8, lsr #8 │ │ │ │ + rsbeq pc, r9, r6, asr r5 @ │ │ │ │ + rsbeq r8, sl, sl, ror #7 │ │ │ │ + rsbeq r8, sl, r8, lsr r4 │ │ │ │ + rsbeq r8, sl, lr, asr r3 │ │ │ │ mvnsmi lr, sp, lsr #18 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ blhi 201ef8 │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00b0f8cc │ │ │ │ umulllt r4, ip, ip, ip │ │ │ │ ldmmi ip, {r0, r1, r2, r9, sl, lr} │ │ │ │ @@ -315291,20 +315291,20 @@ │ │ │ │ ldrbtmi r9, [r8], #-2308 @ 0xfffff6fc │ │ │ │ @ instruction: 0xf8aef6d1 │ │ │ │ str r9, [r9, -r4, lsl #22] │ │ │ │ ldc 6, cr15, [r8, #-808]! @ 0xfffffcd8 │ │ │ │ ldrhteq r7, [r5], #-252 @ 0xffffff04 │ │ │ │ @ instruction: 0x000011b8 │ │ │ │ rsbseq r7, r5, ip, lsr pc │ │ │ │ - rsbeq r8, sl, sl, ror #2 │ │ │ │ - rsbeq r8, sl, r6, lsr #3 │ │ │ │ - rsbeq r8, sl, lr, asr r0 │ │ │ │ - rsbeq pc, r9, lr, lsl #3 │ │ │ │ - rsbeq r8, sl, lr, lsl r0 │ │ │ │ - rsbeq pc, r9, r6, asr #2 │ │ │ │ + rsbeq r8, sl, r2, ror r1 │ │ │ │ + rsbeq r8, sl, lr, lsr #3 │ │ │ │ + rsbeq r8, sl, r6, rrx │ │ │ │ + mlseq r9, r6, r1, pc @ │ │ │ │ + rsbeq r8, sl, r6, lsr #32 │ │ │ │ + rsbeq pc, r9, lr, asr #2 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ blhi 2021a4 │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00a8f8cc │ │ │ │ strmi fp, [r1], fp, lsl #1 │ │ │ │ pkhtbmi r4, sl, fp, asr #17 │ │ │ │ @@ -315526,24 +315526,24 @@ │ │ │ │ strtmi r4, [r1], -pc, lsl #16 │ │ │ │ @ instruction: 0xf6d04478 │ │ │ │ usat pc, #10, r7, asr #29 @ │ │ │ │ bl 1a04b94 │ │ │ │ rsbseq r7, r5, lr, lsl #26 │ │ │ │ @ instruction: 0x000011b8 │ │ │ │ rsbseq r7, r5, ip, lsl #24 │ │ │ │ - mlseq sl, r8, lr, r7 │ │ │ │ - ldrdeq r7, [sl], #-228 @ 0xffffff1c @ │ │ │ │ - rsbeq r7, sl, r0, lsl #29 │ │ │ │ - rsbeq lr, r9, r8, lsr #31 │ │ │ │ - strdeq r7, [sl], #-210 @ 0xffffff2e @ │ │ │ │ - rsbeq lr, r9, r0, lsr #30 │ │ │ │ - rsbeq r7, sl, sl, lsl #25 │ │ │ │ - strhteq lr, [r9], #-210 @ 0xffffff2e │ │ │ │ - rsbeq r7, sl, r0, ror ip │ │ │ │ - mlseq r9, r8, sp, lr │ │ │ │ + rsbeq r7, sl, r0, lsr #29 │ │ │ │ + ldrdeq r7, [sl], #-236 @ 0xffffff14 @ │ │ │ │ + rsbeq r7, sl, r8, lsl #29 │ │ │ │ + strhteq lr, [r9], #-240 @ 0xffffff10 │ │ │ │ + strdeq r7, [sl], #-218 @ 0xffffff26 @ │ │ │ │ + rsbeq lr, r9, r8, lsr #30 │ │ │ │ + mlseq sl, r2, ip, r7 │ │ │ │ + strhteq lr, [r9], #-218 @ 0xffffff26 │ │ │ │ + rsbeq r7, sl, r8, ror ip │ │ │ │ + rsbeq lr, r9, r0, lsr #27 │ │ │ │ ldrbmi lr, [r0, sp, lsr #18]! │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ blhi 202560 │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00b0f8cc │ │ │ │ addlt r4, sl, r0, lsl #25 │ │ │ │ stmmi r0, {r7, r9, sl, lr} │ │ │ │ @@ -315672,23 +315672,23 @@ │ │ │ │ stmdami lr, {r0, r1, r2, r4, r5, r6, r7, sl, fp, ip, sp, lr, pc} │ │ │ │ ldrbtmi r4, [r8], #-1617 @ 0xfffff9af │ │ │ │ ldc2 6, cr15, [r2, #832]! @ 0x340 │ │ │ │ @ instruction: 0xf6cae74d │ │ │ │ svclt 0x0000ea3e │ │ │ │ rsbseq r7, r5, r4, asr r9 │ │ │ │ @ instruction: 0x000011b8 │ │ │ │ - rsbeq r7, sl, r8, lsl #23 │ │ │ │ - rsbeq r7, sl, r4, asr #23 │ │ │ │ - rsbeq r7, sl, r0, ror fp │ │ │ │ - mlseq r9, r8, ip, lr │ │ │ │ + mlseq sl, r0, fp, r7 │ │ │ │ + rsbeq r7, sl, ip, asr #23 │ │ │ │ + rsbeq r7, sl, r8, ror fp │ │ │ │ + rsbeq lr, r9, r0, lsr #25 │ │ │ │ rsbseq r7, r5, r6, lsr #17 │ │ │ │ - rsbeq r7, sl, r6, asr sl │ │ │ │ - rsbeq lr, r9, r4, lsl #23 │ │ │ │ - rsbeq r7, sl, r6, lsr #20 │ │ │ │ - rsbeq lr, r9, lr, asr #22 │ │ │ │ + rsbeq r7, sl, lr, asr sl │ │ │ │ + rsbeq lr, r9, ip, lsl #23 │ │ │ │ + rsbeq r7, sl, lr, lsr #20 │ │ │ │ + rsbeq lr, r9, r6, asr fp │ │ │ │ mvnsmi lr, sp, lsr #18 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00a8f8cc │ │ │ │ @ instruction: 0x3714f8df │ │ │ │ @ instruction: 0xf8dfb090 │ │ │ │ @ instruction: 0x46062714 │ │ │ │ @@ -316140,115 +316140,115 @@ │ │ │ │ ldrtcs r0, [r4], -r0 │ │ │ │ movwmi r6, #52213 @ 0xcbf5 │ │ │ │ ... │ │ │ │ sbcmi r8, r3, r0, lsl #16 │ │ │ │ rsbseq r7, r5, r0, lsl r7 │ │ │ │ rsbseq r7, r5, r8, lsl #14 │ │ │ │ @ instruction: 0x000011b8 │ │ │ │ - rsbeq r7, sl, r6, asr #19 │ │ │ │ + rsbeq r7, sl, lr, asr #19 │ │ │ │ @ instruction: 0xfffff369 │ │ │ │ @ instruction: 0xfffff4b7 │ │ │ │ @ instruction: 0xfffff6e9 │ │ │ │ @ instruction: 0xfffffd45 │ │ │ │ - rsbeq r7, sl, sl, lsl #21 │ │ │ │ - ldrdeq r7, [sl], #-168 @ 0xffffff58 @ │ │ │ │ + mlseq sl, r2, sl, r7 │ │ │ │ + rsbeq r7, sl, r0, ror #21 │ │ │ │ andeq r0, r0, sp, lsl #27 │ │ │ │ andeq r0, r0, r7, lsl r8 │ │ │ │ - rsbeq r7, sl, lr, lsl r9 │ │ │ │ - rsbeq lr, r9, r4, asr #20 │ │ │ │ + rsbeq r7, sl, r6, lsr #18 │ │ │ │ + rsbeq lr, r9, ip, asr #20 │ │ │ │ rsbseq r7, r5, lr, asr #12 │ │ │ │ - rsbeq r7, sl, r0, ror #17 │ │ │ │ - rsbeq lr, r9, r6, lsl #20 │ │ │ │ + rsbeq r7, sl, r8, ror #17 │ │ │ │ + rsbeq lr, r9, lr, lsl #20 │ │ │ │ @ instruction: 0xfffff32f │ │ │ │ @ instruction: 0xfffff213 │ │ │ │ - mlseq sl, sl, r8, r7 │ │ │ │ - rsbeq lr, r9, r0, asr #19 │ │ │ │ - rsbeq r7, sl, ip, ror r8 │ │ │ │ - rsbeq lr, r9, r2, lsr #19 │ │ │ │ + rsbeq r7, sl, r2, lsr #17 │ │ │ │ + rsbeq lr, r9, r8, asr #19 │ │ │ │ + rsbeq r7, sl, r4, lsl #17 │ │ │ │ + rsbeq lr, r9, sl, lsr #19 │ │ │ │ @ instruction: 0xfffff157 │ │ │ │ @ instruction: 0xfffff31f │ │ │ │ - rsbeq r7, sl, r6, lsr r8 │ │ │ │ - rsbeq lr, r9, ip, asr r9 │ │ │ │ - rsbeq r7, sl, r8, lsl r8 │ │ │ │ - rsbeq lr, r9, lr, lsr r9 │ │ │ │ + rsbeq r7, sl, lr, lsr r8 │ │ │ │ + rsbeq lr, r9, r4, ror #18 │ │ │ │ + rsbeq r7, sl, r0, lsr #16 │ │ │ │ + rsbeq lr, r9, r6, asr #18 │ │ │ │ @ instruction: 0xfffff063 │ │ │ │ - rsbeq r7, sl, r6, ror #15 │ │ │ │ - rsbeq lr, r9, ip, lsl #18 │ │ │ │ + rsbeq r7, sl, lr, ror #15 │ │ │ │ + rsbeq lr, r9, r4, lsl r9 │ │ │ │ @ instruction: 0xffffdd59 │ │ │ │ - strhteq r7, [sl], #-116 @ 0xffffff8c │ │ │ │ - ldrdeq lr, [r9], #-138 @ 0xffffff76 @ │ │ │ │ - mlseq sl, r2, r7, r7 │ │ │ │ - strhteq lr, [r9], #-134 @ 0xffffff7a │ │ │ │ + strhteq r7, [sl], #-124 @ 0xffffff84 │ │ │ │ + rsbeq lr, r9, r2, ror #17 │ │ │ │ + mlseq sl, sl, r7, r7 │ │ │ │ + strhteq lr, [r9], #-142 @ 0xffffff72 │ │ │ │ andeq r0, r0, r7, lsl #19 │ │ │ │ - rsbeq r7, sl, lr, asr r7 │ │ │ │ - rsbeq lr, r9, r4, lsl #17 │ │ │ │ + rsbeq r7, sl, r6, ror #14 │ │ │ │ + rsbeq lr, r9, ip, lsl #17 │ │ │ │ @ instruction: 0xffffecdd │ │ │ │ - rsbeq r7, sl, r4, lsr #14 │ │ │ │ - rsbeq lr, r9, sl, asr #16 │ │ │ │ + rsbeq r7, sl, ip, lsr #14 │ │ │ │ + rsbeq lr, r9, r2, asr r8 │ │ │ │ @ instruction: 0xffffdf37 │ │ │ │ - strdeq r7, [sl], #-98 @ 0xffffff9e @ │ │ │ │ - rsbeq lr, r9, r8, lsl r8 │ │ │ │ + strdeq r7, [sl], #-106 @ 0xffffff96 @ │ │ │ │ + rsbeq lr, r9, r0, lsr #16 │ │ │ │ @ instruction: 0xffffdcbd │ │ │ │ - strhteq r7, [sl], #-104 @ 0xffffff98 │ │ │ │ - ldrdeq lr, [r9], #-126 @ 0xffffff82 @ │ │ │ │ + rsbeq r7, sl, r0, asr #13 │ │ │ │ + rsbeq lr, r9, r6, ror #15 │ │ │ │ @ instruction: 0xffffdb7f │ │ │ │ - rsbeq r7, sl, r2, lsl #13 │ │ │ │ - rsbeq lr, r9, r8, lsr #15 │ │ │ │ + rsbeq r7, sl, sl, lsl #13 │ │ │ │ + strhteq lr, [r9], #-112 @ 0xffffff90 │ │ │ │ @ instruction: 0xffffd7d5 │ │ │ │ @ instruction: 0xffffd98b │ │ │ │ - rsbeq r7, sl, lr, lsr r6 │ │ │ │ - rsbeq lr, r9, r4, ror #14 │ │ │ │ + rsbeq r7, sl, r6, asr #12 │ │ │ │ + rsbeq lr, r9, ip, ror #14 │ │ │ │ @ instruction: 0xffffd679 │ │ │ │ - rsbeq r7, sl, ip, lsl #12 │ │ │ │ - rsbeq lr, r9, r2, lsr r7 │ │ │ │ + rsbeq r7, sl, r4, lsl r6 │ │ │ │ + rsbeq lr, r9, sl, lsr r7 │ │ │ │ @ instruction: 0xfffff60b │ │ │ │ - ldrdeq r7, [sl], #-90 @ 0xffffffa6 @ │ │ │ │ - rsbeq lr, r9, r0, lsl #14 │ │ │ │ + rsbeq r7, sl, r2, ror #11 │ │ │ │ + rsbeq lr, r9, r8, lsl #14 │ │ │ │ @ instruction: 0xffffd4c9 │ │ │ │ - rsbeq r7, sl, sl, lsr #11 │ │ │ │ - ldrdeq lr, [r9], #-98 @ 0xffffff9e @ │ │ │ │ + strhteq r7, [sl], #-82 @ 0xffffffae │ │ │ │ + ldrdeq lr, [r9], #-106 @ 0xffffff96 @ │ │ │ │ @ instruction: 0xffffd44d │ │ │ │ - rsbeq r7, sl, lr, ror r5 │ │ │ │ - rsbeq lr, r9, r6, lsr #13 │ │ │ │ - rsbeq r9, fp, lr, lsl #25 │ │ │ │ - rsbeq r9, fp, r6, ror ip │ │ │ │ - rsbeq r7, sl, r2, lsl #14 │ │ │ │ - rsbeq r7, sl, r2, asr r7 │ │ │ │ - rsbeq r7, sl, r4, lsr #15 │ │ │ │ - rsbeq r7, sl, r2, lsl #10 │ │ │ │ - rsbeq lr, r9, sl, lsr #12 │ │ │ │ - strhteq r7, [sl], #-106 @ 0xffffff96 │ │ │ │ + rsbeq r7, sl, r6, lsl #11 │ │ │ │ + rsbeq lr, r9, lr, lsr #13 │ │ │ │ + mlseq fp, r6, ip, r9 │ │ │ │ + rsbeq r9, fp, lr, ror ip │ │ │ │ + rsbeq r7, sl, sl, lsl #14 │ │ │ │ + rsbeq r7, sl, sl, asr r7 │ │ │ │ + rsbeq r7, sl, ip, lsr #15 │ │ │ │ + rsbeq r7, sl, sl, lsl #10 │ │ │ │ + rsbeq lr, r9, r2, lsr r6 │ │ │ │ + rsbeq r7, sl, r2, asr #13 │ │ │ │ @ instruction: 0x000012bd │ │ │ │ - rsbeq r7, sl, r4, asr #9 │ │ │ │ - rsbeq lr, r9, ip, ror #11 │ │ │ │ - rsbeq r7, sl, r2, ror #14 │ │ │ │ - rsbeq r7, sl, sl, asr #15 │ │ │ │ - rsbeq r7, sl, lr, ror r4 │ │ │ │ - rsbeq lr, r9, r6, lsr #11 │ │ │ │ - rsbeq r7, sl, r4, asr r4 │ │ │ │ - rsbeq lr, r9, ip, ror r5 │ │ │ │ - rsbeq r7, sl, sl, lsl #15 │ │ │ │ - strhteq r7, [sl], #-126 @ 0xffffff82 │ │ │ │ - rsbeq r7, sl, r8, lsl #8 │ │ │ │ - rsbeq lr, r9, r0, lsr r5 │ │ │ │ - ldrdeq r7, [sl], #-62 @ 0xffffffc2 @ │ │ │ │ - rsbeq lr, r9, r6, lsl #10 │ │ │ │ - rsbeq r7, sl, lr, ror r7 │ │ │ │ - mlseq sl, r6, r3, r7 │ │ │ │ - strhteq lr, [r9], #-78 @ 0xffffffb2 │ │ │ │ - rsbeq r7, sl, r8, ror r3 │ │ │ │ - rsbeq r7, sl, lr, lsl r5 │ │ │ │ + rsbeq r7, sl, ip, asr #9 │ │ │ │ + strdeq lr, [r9], #-84 @ 0xffffffac @ │ │ │ │ + rsbeq r7, sl, sl, ror #14 │ │ │ │ + ldrdeq r7, [sl], #-114 @ 0xffffff8e @ │ │ │ │ + rsbeq r7, sl, r6, lsl #9 │ │ │ │ + rsbeq lr, r9, lr, lsr #11 │ │ │ │ + rsbeq r7, sl, ip, asr r4 │ │ │ │ + rsbeq lr, r9, r4, lsl #11 │ │ │ │ + mlseq sl, r2, r7, r7 │ │ │ │ + rsbeq r7, sl, r6, asr #15 │ │ │ │ + rsbeq r7, sl, r0, lsl r4 │ │ │ │ + rsbeq lr, r9, r8, lsr r5 │ │ │ │ + rsbeq r7, sl, r6, ror #7 │ │ │ │ + rsbeq lr, r9, lr, lsl #10 │ │ │ │ + rsbeq r7, sl, r6, lsl #15 │ │ │ │ + mlseq sl, lr, r3, r7 │ │ │ │ + rsbeq lr, r9, r6, asr #9 │ │ │ │ + rsbeq r7, sl, r0, lsl #7 │ │ │ │ + rsbeq r7, sl, r6, lsr #10 │ │ │ │ andeq r0, r0, r0, lsr #24 │ │ │ │ - strdeq r7, [sl], #-78 @ 0xffffffb2 @ │ │ │ │ - rsbeq r7, sl, r8, lsr r3 │ │ │ │ - rsbeq lr, r9, r0, ror #8 │ │ │ │ - rsbeq r7, sl, lr, lsl #6 │ │ │ │ - rsbeq lr, r9, r6, lsr r4 │ │ │ │ - rsbeq r7, sl, r4, ror #5 │ │ │ │ - rsbeq lr, r9, ip, lsl #8 │ │ │ │ + rsbeq r7, sl, r6, lsl #10 │ │ │ │ + rsbeq r7, sl, r0, asr #6 │ │ │ │ + rsbeq lr, r9, r8, ror #8 │ │ │ │ + rsbeq r7, sl, r6, lsl r3 │ │ │ │ + rsbeq lr, r9, lr, lsr r4 │ │ │ │ + rsbeq r7, sl, ip, ror #5 │ │ │ │ + rsbeq lr, r9, r4, lsl r4 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ bl fec9edb4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ssub8mi r0, r4, r0 │ │ │ │ @ instruction: 0xf7ffb082 │ │ │ │ stmdacs r1, {r0, r4, r7, r8, r9, fp, ip, sp, lr, pc} │ │ │ │ svclt 0x00084603 │ │ │ │ @@ -316259,16 +316259,16 @@ │ │ │ │ ldrbtmi r4, [r8], #-2054 @ 0xfffff7fa │ │ │ │ @ instruction: 0xf6d0300c │ │ │ │ stmdami r5, {r0, r3, r4, r6, fp, ip, sp, lr, pc} │ │ │ │ ldrbtmi r9, [r8], #-2305 @ 0xfffff6ff │ │ │ │ @ instruction: 0xf914f6d0 │ │ │ │ ldrmi r9, [r8], -r1, lsl #22 │ │ │ │ ldclt 0, cr11, [r0, #-8] │ │ │ │ - rsbeq r7, sl, sl, ror #1 │ │ │ │ - rsbeq lr, r9, r2, lsl r2 │ │ │ │ + strdeq r7, [sl], #-2 @ │ │ │ │ + rsbeq lr, r9, sl, lsl r2 │ │ │ │ ldrbmi lr, [r0, sp, lsr #18]! │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00a8f8cc │ │ │ │ bmi fe759658 │ │ │ │ blmi fe759484 │ │ │ │ addlt r4, lr, sl, ror r4 │ │ │ │ @@ -316420,39 +316420,39 @@ │ │ │ │ vsri.16 q10, , #3 │ │ │ │ @ instruction: 0xf8d8fb8f │ │ │ │ movwcc r3, #4120 @ 0x1018 │ │ │ │ andscc pc, r8, r8, asr #17 │ │ │ │ svclt 0x0000e7c1 │ │ │ │ ldrshteq r6, [r5], #-220 @ 0xffffff24 │ │ │ │ @ instruction: 0x000011b8 │ │ │ │ - rsbeq r7, sl, r0, lsr r2 │ │ │ │ - ldrdeq r2, [sl], #-142 @ 0xffffff72 @ │ │ │ │ + rsbeq r7, sl, r8, lsr r2 │ │ │ │ + rsbeq r2, sl, r6, ror #17 │ │ │ │ rsbseq r6, r5, r6, ror #26 │ │ │ │ - strdeq r6, [sl], #-250 @ 0xffffff06 @ │ │ │ │ - rsbeq lr, r9, r2, lsr #2 │ │ │ │ - rsbeq sl, r9, r6, asr r8 │ │ │ │ - rsbeq fp, r9, r8, lsl #12 │ │ │ │ - rsbeq ip, r9, sl, ror #28 │ │ │ │ - rsbeq fp, r9, ip, lsl #25 │ │ │ │ - strdeq lr, [r9], #-198 @ 0xffffff3a @ │ │ │ │ - strdeq r1, [sl], #-92 @ 0xffffffa4 @ │ │ │ │ - rsbeq fp, r9, lr, asr #24 │ │ │ │ - mlseq sl, r2, r6, r0 │ │ │ │ - rsbeq r7, lr, r6, ror #5 │ │ │ │ - rsbeq r5, sl, sl, lsl sl │ │ │ │ - rsbeq r6, sl, lr, lsr #28 │ │ │ │ - ldrdeq ip, [r9], #-6 @ │ │ │ │ - rsbeq pc, sp, lr, lsl #4 │ │ │ │ - rsbeq r7, sl, r2, ror r0 │ │ │ │ - rsbeq r6, sl, r2, asr #29 │ │ │ │ - rsbeq sp, r9, sl, ror #31 │ │ │ │ - rsbeq r6, sl, r4, lsr #29 │ │ │ │ - mlseq sl, r6, r2, r7 │ │ │ │ - rsbeq r7, sl, r6, lsr r3 │ │ │ │ - mlseq sl, r4, r2, r7 │ │ │ │ + rsbeq r7, sl, r2 │ │ │ │ + rsbeq lr, r9, sl, lsr #2 │ │ │ │ + rsbeq sl, r9, lr, asr r8 │ │ │ │ + rsbeq fp, r9, r0, lsl r6 │ │ │ │ + rsbeq ip, r9, r2, ror lr │ │ │ │ + mlseq r9, r4, ip, fp │ │ │ │ + strdeq lr, [r9], #-206 @ 0xffffff32 @ │ │ │ │ + rsbeq r1, sl, r4, lsl #12 │ │ │ │ + rsbeq fp, r9, r6, asr ip │ │ │ │ + mlseq sl, sl, r6, r0 │ │ │ │ + rsbeq r7, lr, lr, ror #5 │ │ │ │ + rsbeq r5, sl, r2, lsr #20 │ │ │ │ + rsbeq r6, sl, r6, lsr lr │ │ │ │ + ldrdeq ip, [r9], #-14 @ │ │ │ │ + rsbeq pc, sp, r6, lsl r2 @ │ │ │ │ + rsbeq r7, sl, sl, ror r0 │ │ │ │ + rsbeq r6, sl, sl, asr #29 │ │ │ │ + strdeq sp, [r9], #-242 @ 0xffffff0e @ │ │ │ │ + rsbeq r6, sl, ip, lsr #29 │ │ │ │ + mlseq sl, lr, r2, r7 │ │ │ │ + rsbeq r7, sl, lr, lsr r3 │ │ │ │ + mlseq sl, ip, r2, r7 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ bleq fe78621c │ │ │ │ bmi 2059934 │ │ │ │ stclmi 2, cr15, [r4, #-692] @ 0xfffffd4c │ │ │ │ blmi 2019960 │ │ │ │ @@ -316576,28 +316576,28 @@ │ │ │ │ ldmdami r3, {r0, r1, r5, r6, r7, r8, sl, fp, ip, sp, lr, pc} │ │ │ │ ldrbtmi r4, [r8], #-1585 @ 0xfffff9cf │ │ │ │ cdp2 6, 9, cr15, cr14, cr15, {6} │ │ │ │ @ instruction: 0xf6c9e7b7 │ │ │ │ svclt 0x0000eb2a │ │ │ │ rsbseq r6, r5, r8, lsl fp │ │ │ │ @ instruction: 0x000011b8 │ │ │ │ - mlseq sl, sl, r2, r7 │ │ │ │ - ldrdeq r7, [sl], #-42 @ 0xffffffd6 @ │ │ │ │ - rsbeq r6, sl, lr, lsr #25 │ │ │ │ - ldrdeq sp, [r9], #-214 @ 0xffffff2a @ │ │ │ │ - rsbeq r7, sl, sl, lsl #3 │ │ │ │ - rsbeq r7, sl, r6, asr #3 │ │ │ │ + rsbeq r7, sl, r2, lsr #5 │ │ │ │ + rsbeq r7, sl, r2, ror #5 │ │ │ │ + strhteq r6, [sl], #-198 @ 0xffffff3a │ │ │ │ + ldrdeq sp, [r9], #-222 @ 0xffffff22 @ │ │ │ │ + mlseq sl, r2, r1, r7 │ │ │ │ + rsbeq r7, sl, lr, asr #3 │ │ │ │ rsbseq r6, r5, r2, asr #19 │ │ │ │ - rsbeq r6, sl, r4, asr ip │ │ │ │ - rsbeq sp, r9, ip, ror sp │ │ │ │ - rsbeq r6, sl, sl, lsr ip │ │ │ │ - rsbeq sp, r9, r2, ror #26 │ │ │ │ - rsbeq pc, r9, r2, lsl r2 @ │ │ │ │ - strdeq r6, [sl], #-190 @ 0xffffff42 @ │ │ │ │ - rsbeq sp, r9, r6, lsr #26 │ │ │ │ + rsbeq r6, sl, ip, asr ip │ │ │ │ + rsbeq sp, r9, r4, lsl #27 │ │ │ │ + rsbeq r6, sl, r2, asr #24 │ │ │ │ + rsbeq sp, r9, sl, ror #26 │ │ │ │ + rsbeq pc, r9, sl, lsl r2 @ │ │ │ │ + rsbeq r6, sl, r6, lsl #24 │ │ │ │ + rsbeq sp, r9, lr, lsr #26 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x0070f8cc │ │ │ │ @ instruction: 0xb09b4dd8 │ │ │ │ @ instruction: 0x469a4cd8 │ │ │ │ movwcs r4, #5245 @ 0x147d │ │ │ │ @@ -316812,36 +316812,36 @@ │ │ │ │ ldrbtmi r4, [r8], #-1601 @ 0xfffff9bf │ │ │ │ stc2l 6, cr15, [r8], {207} @ 0xcf │ │ │ │ @ instruction: 0xf6c9e735 │ │ │ │ svclt 0x0000e954 │ │ │ │ ... │ │ │ │ ldrsbteq r6, [r5], #-136 @ 0xffffff78 │ │ │ │ @ instruction: 0x000011b8 │ │ │ │ - rsbeq r7, sl, r8 │ │ │ │ - rsbeq lr, r9, r6, lsr #30 │ │ │ │ - rsbeq r6, sl, r6, lsl #20 │ │ │ │ - rsbeq sp, r9, lr, lsr #22 │ │ │ │ - rsbeq r6, sl, r0, lsr pc │ │ │ │ + rsbeq r7, sl, r0, lsl r0 │ │ │ │ + rsbeq lr, r9, lr, lsr #30 │ │ │ │ + rsbeq r6, sl, lr, lsl #20 │ │ │ │ + rsbeq sp, r9, r6, lsr fp │ │ │ │ + rsbeq r6, sl, r8, lsr pc │ │ │ │ rsbseq r6, r5, sl, lsl r7 │ │ │ │ - rsbeq r6, sl, lr, lsr #19 │ │ │ │ - ldrdeq sp, [r9], #-166 @ 0xffffff5a @ │ │ │ │ - rsbeq r6, sl, r4, ror r9 │ │ │ │ - mlseq r9, ip, sl, sp │ │ │ │ - rsbeq r6, sl, lr, ror #17 │ │ │ │ - rsbeq sp, r9, r6, lsl sl │ │ │ │ - ldrdeq r6, [sl], #-132 @ 0xffffff7c @ │ │ │ │ - strdeq sp, [r9], #-156 @ 0xffffff64 @ │ │ │ │ - strhteq r6, [sl], #-138 @ 0xffffff76 │ │ │ │ - rsbeq sp, r9, r2, ror #19 │ │ │ │ - rsbeq r6, sl, r0, lsr #17 │ │ │ │ - rsbeq sp, r9, r8, asr #19 │ │ │ │ - rsbeq r6, sl, r6, lsl #17 │ │ │ │ - rsbeq sp, r9, lr, lsr #19 │ │ │ │ - rsbeq r6, sl, r2, asr r8 │ │ │ │ - rsbeq sp, r9, sl, ror r9 │ │ │ │ + strhteq r6, [sl], #-150 @ 0xffffff6a │ │ │ │ + ldrdeq sp, [r9], #-174 @ 0xffffff52 @ │ │ │ │ + rsbeq r6, sl, ip, ror r9 │ │ │ │ + rsbeq sp, r9, r4, lsr #21 │ │ │ │ + strdeq r6, [sl], #-134 @ 0xffffff7a @ │ │ │ │ + rsbeq sp, r9, lr, lsl sl │ │ │ │ + ldrdeq r6, [sl], #-140 @ 0xffffff74 @ │ │ │ │ + rsbeq sp, r9, r4, lsl #20 │ │ │ │ + rsbeq r6, sl, r2, asr #17 │ │ │ │ + rsbeq sp, r9, sl, ror #19 │ │ │ │ + rsbeq r6, sl, r8, lsr #17 │ │ │ │ + ldrdeq sp, [r9], #-144 @ 0xffffff70 @ │ │ │ │ + rsbeq r6, sl, lr, lsl #17 │ │ │ │ + strhteq sp, [r9], #-150 @ 0xffffff6a │ │ │ │ + rsbeq r6, sl, sl, asr r8 │ │ │ │ + rsbeq sp, r9, r2, lsl #19 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ bl fec9f6fc │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, ip, r8, asr #31 │ │ │ │ stceq 0, cr15, [r1], {79} @ 0x4f │ │ │ │ stmib sp, {r1, r2, r3, sl, fp, ip, pc}^ │ │ │ │ stmib sp, {r2, sl, fp, lr, pc}^ │ │ │ │ @@ -316859,16 +316859,16 @@ │ │ │ │ andcc r4, ip, r8, ror r4 │ │ │ │ blx feb86082 │ │ │ │ stmdbls fp, {r0, r2, fp, lr} │ │ │ │ @ instruction: 0xf6cf4478 │ │ │ │ blls 4476dc │ │ │ │ andlt r4, ip, r8, lsl r6 │ │ │ │ svclt 0x0000bd10 │ │ │ │ - rsbeq r6, sl, r8, lsl #15 │ │ │ │ - strhteq sp, [r9], #-128 @ 0xffffff80 │ │ │ │ + mlseq sl, r0, r7, r6 │ │ │ │ + strhteq sp, [r9], #-136 @ 0xffffff78 │ │ │ │ ldmdavs r8, {r0, r1, r8, fp, sp, lr}^ │ │ │ │ svclt 0x00004770 │ │ │ │ ldmdavs r8, {r0, r1, r8, fp, sp, lr} │ │ │ │ svclt 0x00004770 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ blhi 203a30 │ │ │ │ @@ -317013,15 +317013,15 @@ │ │ │ │ @ instruction: 0xf894c00c │ │ │ │ vshr.u8 q14, q6, #4 │ │ │ │ @ instruction: 0xf8cd0c40 │ │ │ │ @ instruction: 0xf894c008 │ │ │ │ strls ip, [r0], #-92 @ 0xffffffa4 │ │ │ │ stceq 0, cr15, [r1], {12} │ │ │ │ andgt pc, r4, sp, asr #17 │ │ │ │ - blx 8867c0 │ │ │ │ + blx 8867c0 │ │ │ │ @ instruction: 0xf47f2801 │ │ │ │ @ instruction: 0xf8d8af7a │ │ │ │ ldrtmi r1, [r0], -r0 │ │ │ │ blx 210576a │ │ │ │ @ instruction: 0xf0402801 │ │ │ │ @ instruction: 0xf8d880df │ │ │ │ ldrtmi r1, [r0], -r0 │ │ │ │ @@ -317051,15 +317051,15 @@ │ │ │ │ stmdami r8, {r0, r1, r3, r5, r9, fp, ip, sp, lr, pc}^ │ │ │ │ ldrbtmi r4, [r8], #-1593 @ 0xfffff9c7 │ │ │ │ blx ffb06384 │ │ │ │ @ instruction: 0x4607e710 │ │ │ │ @ instruction: 0xf6404845 │ │ │ │ ldrtmi r1, [sp], -r4, asr #2 │ │ │ │ andcc r4, ip, r8, ror r4 │ │ │ │ - blx 886398 │ │ │ │ + blx 886398 │ │ │ │ ldrtmi r4, [r9], -r2, asr #16 │ │ │ │ @ instruction: 0xf6cf4478 │ │ │ │ @ instruction: 0xe701fad7 │ │ │ │ addsmi r9, r3, #57344 @ 0xe000 │ │ │ │ tstpeq r1, pc, asr #32 @ p-variant is OBSOLETE │ │ │ │ movwcs fp, #7944 @ 0x1f08 │ │ │ │ svclt 0x00044630 │ │ │ │ @@ -317107,37 +317107,37 @@ │ │ │ │ ldmdbge r1, {r0, r2, r3, r4, r9, fp, lr} │ │ │ │ cmnpne ip, #64, 12 @ p-variant is OBSOLETE @ 0x4000000 │ │ │ │ @ instruction: 0xf6ce447a │ │ │ │ @ instruction: 0xe69ffabb │ │ │ │ ... │ │ │ │ rsbseq r6, r5, r2, lsl #9 │ │ │ │ @ instruction: 0x000011b8 │ │ │ │ - rsbeq r6, sl, r6, lsl #14 │ │ │ │ - rsbeq r6, sl, r4, lsl #13 │ │ │ │ - rsbeq sp, r9, ip, lsr #15 │ │ │ │ - rsbeq r6, sl, sl, ror #12 │ │ │ │ - mlseq r9, r2, r7, sp │ │ │ │ + rsbeq r6, sl, lr, lsl #14 │ │ │ │ + rsbeq r6, sl, ip, lsl #13 │ │ │ │ + strhteq sp, [r9], #-116 @ 0xffffff8c │ │ │ │ + rsbeq r6, sl, r2, ror r6 │ │ │ │ + mlseq r9, sl, r7, sp │ │ │ │ rsbseq r6, r5, r0, lsr #7 │ │ │ │ - rsbeq r6, sl, r6, lsr ip │ │ │ │ - rsbeq r6, sl, r4, lsr ip │ │ │ │ - rsbeq r6, sl, lr, lsl #9 │ │ │ │ - strhteq sp, [r9], #-86 @ 0xffffffaa │ │ │ │ - rsbeq r6, sl, r0, ror r4 │ │ │ │ - mlseq r9, r8, r5, sp │ │ │ │ - rsbeq r6, sl, r8, lsr r4 │ │ │ │ - rsbeq sp, r9, r0, ror #10 │ │ │ │ - rsbeq r6, sl, sl, lsl r4 │ │ │ │ - rsbeq sp, r9, r2, asr #10 │ │ │ │ - strdeq r6, [sl], #-60 @ 0xffffffc4 @ │ │ │ │ - rsbeq sp, r9, r4, lsr #10 │ │ │ │ - ldrdeq r6, [sl], #-62 @ 0xffffffc2 @ │ │ │ │ - rsbeq sp, r9, r6, lsl #10 │ │ │ │ - rsbeq r6, sl, r0, asr #7 │ │ │ │ - rsbeq r6, sl, lr, lsl #19 │ │ │ │ - rsbeq r6, sl, r4, asr #7 │ │ │ │ + rsbeq r6, sl, lr, lsr ip │ │ │ │ + rsbeq r6, sl, ip, lsr ip │ │ │ │ + mlseq sl, r6, r4, r6 │ │ │ │ + strhteq sp, [r9], #-94 @ 0xffffffa2 │ │ │ │ + rsbeq r6, sl, r8, ror r4 │ │ │ │ + rsbeq sp, r9, r0, lsr #11 │ │ │ │ + rsbeq r6, sl, r0, asr #8 │ │ │ │ + rsbeq sp, r9, r8, ror #10 │ │ │ │ + rsbeq r6, sl, r2, lsr #8 │ │ │ │ + rsbeq sp, r9, sl, asr #10 │ │ │ │ + rsbeq r6, sl, r4, lsl #8 │ │ │ │ + rsbeq sp, r9, ip, lsr #10 │ │ │ │ + rsbeq r6, sl, r6, ror #7 │ │ │ │ + rsbeq sp, r9, lr, lsl #10 │ │ │ │ + rsbeq r6, sl, r8, asr #7 │ │ │ │ + mlseq sl, r6, r9, r6 │ │ │ │ + rsbeq r6, sl, ip, asr #7 │ │ │ │ ldmdami r6!, {r0, r7, r9, sl, lr} │ │ │ │ cmppne r1, r0, asr #12 @ p-variant is OBSOLETE │ │ │ │ ldrbtmi r4, [r8], #-1613 @ 0xfffff9b3 │ │ │ │ @ instruction: 0xf6cf300c │ │ │ │ ldmdami r3!, {r0, r2, r4, r5, r6, r8, fp, ip, sp, lr, pc} │ │ │ │ ldrbtmi r4, [r8], #-1609 @ 0xfffff9b7 │ │ │ │ blx d864f0 │ │ │ │ @@ -317185,28 +317185,28 @@ │ │ │ │ andcc r4, ip, r8, ror r4 │ │ │ │ @ instruction: 0xf91af6cf │ │ │ │ @ instruction: 0xf04f4811 │ │ │ │ ldrbtmi r3, [r8], #-511 @ 0xfffffe01 │ │ │ │ @ instruction: 0xf9d4f6cf │ │ │ │ @ instruction: 0xf6c8e5fe │ │ │ │ svclt 0x0000ee60 │ │ │ │ - rsbeq r6, sl, r2, lsr #6 │ │ │ │ - rsbeq sp, r9, sl, asr #8 │ │ │ │ - rsbeq r6, sl, r4, lsl #6 │ │ │ │ - rsbeq sp, r9, ip, lsr #8 │ │ │ │ - rsbeq r6, sl, r6, ror #5 │ │ │ │ - rsbeq sp, r9, lr, lsl #8 │ │ │ │ - rsbeq r6, sl, r8, asr #5 │ │ │ │ - strdeq sp, [r9], #-48 @ 0xffffffd0 @ │ │ │ │ - rsbeq r6, sl, sl, lsr #5 │ │ │ │ - ldrdeq sp, [r9], #-50 @ 0xffffffce @ │ │ │ │ - rsbeq r6, sl, ip, lsl #5 │ │ │ │ - strhteq sp, [r9], #-52 @ 0xffffffcc │ │ │ │ - rsbeq r6, sl, ip, ror #4 │ │ │ │ - mlseq r9, r2, r3, sp │ │ │ │ + rsbeq r6, sl, sl, lsr #6 │ │ │ │ + rsbeq sp, r9, r2, asr r4 │ │ │ │ + rsbeq r6, sl, ip, lsl #6 │ │ │ │ + rsbeq sp, r9, r4, lsr r4 │ │ │ │ + rsbeq r6, sl, lr, ror #5 │ │ │ │ + rsbeq sp, r9, r6, lsl r4 │ │ │ │ + ldrdeq r6, [sl], #-32 @ 0xffffffe0 @ │ │ │ │ + strdeq sp, [r9], #-56 @ 0xffffffc8 @ │ │ │ │ + strhteq r6, [sl], #-34 @ 0xffffffde │ │ │ │ + ldrdeq sp, [r9], #-58 @ 0xffffffc6 @ │ │ │ │ + mlseq sl, r4, r2, r6 │ │ │ │ + strhteq sp, [r9], #-60 @ 0xffffffc4 │ │ │ │ + rsbeq r6, sl, r4, ror r2 │ │ │ │ + mlseq r9, sl, r3, sp │ │ │ │ mvnsmi lr, sp, lsr #18 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00c0f8cc │ │ │ │ stmdami r5!, {r0, r2, r9, sl, lr}^ │ │ │ │ @ instruction: 0x46174614 │ │ │ │ ldrbtmi r4, [r8], #-2660 @ 0xfffff59c │ │ │ │ @@ -317307,31 +317307,31 @@ │ │ │ │ ldrb r9, [ip, -r5, lsl #24] │ │ │ │ @ instruction: 0x46284a15 │ │ │ │ vsri.16 q10, q13, #4 │ │ │ │ sbfx pc, r1, #26, #2 │ │ │ │ stcl 6, cr15, [lr, #-800]! @ 0xfffffce0 │ │ │ │ rsbseq r5, r5, sl, asr #30 │ │ │ │ @ instruction: 0x000011b8 │ │ │ │ - ldrdeq r6, [sl], #-24 @ 0xffffffe8 @ │ │ │ │ - rsbeq sp, r9, r0, lsl #6 │ │ │ │ + rsbeq r6, sl, r0, ror #3 │ │ │ │ + rsbeq sp, r9, r8, lsl #6 │ │ │ │ rsbseq r5, r5, lr, lsl #30 │ │ │ │ - rsbeq r3, sp, r2, ror #28 │ │ │ │ - rsbeq r6, sl, sl, asr #17 │ │ │ │ - rsbeq r3, sp, sl, lsr lr │ │ │ │ - rsbeq sl, r9, r2, asr #19 │ │ │ │ - rsbeq r6, sl, r8, lsl #15 │ │ │ │ - mlseq sl, r8, r7, r6 │ │ │ │ - rsbeq r3, sp, sl, ror #27 │ │ │ │ - mlseq sl, r2, r7, r6 │ │ │ │ - rsbeq r6, sl, lr, asr #15 │ │ │ │ - strhteq r6, [sl], #-0 │ │ │ │ - rsbeq sl, r9, sl, asr r9 │ │ │ │ - mlseq sl, r6, r0, r6 │ │ │ │ - strhteq sp, [r9], #-30 @ 0xffffffe2 │ │ │ │ - ldrdeq r6, [sl], #-108 @ 0xffffff94 @ │ │ │ │ + rsbeq r3, sp, sl, ror #28 │ │ │ │ + ldrdeq r6, [sl], #-130 @ 0xffffff7e @ │ │ │ │ + rsbeq r3, sp, r2, asr #28 │ │ │ │ + rsbeq sl, r9, sl, asr #19 │ │ │ │ + mlseq sl, r0, r7, r6 │ │ │ │ + rsbeq r6, sl, r0, lsr #15 │ │ │ │ + strdeq r3, [sp], #-210 @ 0xffffff2e @ │ │ │ │ + mlseq sl, sl, r7, r6 │ │ │ │ + ldrdeq r6, [sl], #-118 @ 0xffffff8a @ │ │ │ │ + strhteq r6, [sl], #-8 │ │ │ │ + rsbeq sl, r9, r2, ror #18 │ │ │ │ + mlseq sl, lr, r0, r6 │ │ │ │ + rsbeq sp, r9, r6, asr #3 │ │ │ │ + rsbeq r6, sl, r4, ror #13 │ │ │ │ andeq r0, r0, r0 │ │ │ │ @ instruction: 0x461db570 │ │ │ │ stmdbls r4, {r0, r1, r4, r8, fp, sp, lr} │ │ │ │ addmi r6, r8, #88, 16 @ 0x580000 │ │ │ │ movwcs fp, #4040 @ 0xfc8 │ │ │ │ stmdacs r0, {r0, r5, sl, fp, ip, lr, pc} │ │ │ │ @ instruction: 0xf8d3dd1e │ │ │ │ @@ -317486,26 +317486,26 @@ │ │ │ │ ldmdami r2, {r0, r1, r6, r7, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ ldrbtmi r4, [r8], #-1609 @ 0xfffff9b7 │ │ │ │ @ instruction: 0xff7ef6ce │ │ │ │ svclt 0x0000e786 │ │ │ │ ... │ │ │ │ rsbseq r5, r5, r4, lsl #25 │ │ │ │ @ instruction: 0x000011b8 │ │ │ │ - ldrdeq r3, [ip], #-30 @ 0xffffffe2 @ │ │ │ │ - rsbeq r6, sl, lr, lsr #12 │ │ │ │ - ldrdeq ip, [r9], #-246 @ 0xffffff0a @ │ │ │ │ - rsbeq r6, sl, r6, lsl r6 │ │ │ │ - strhteq ip, [r9], #-254 @ 0xffffff02 │ │ │ │ + rsbeq r3, ip, r6, ror #3 │ │ │ │ + rsbeq r6, sl, r6, lsr r6 │ │ │ │ + ldrdeq ip, [r9], #-254 @ 0xffffff02 @ │ │ │ │ + rsbeq r6, sl, lr, lsl r6 │ │ │ │ + rsbeq ip, r9, r6, asr #31 │ │ │ │ rsbseq r5, r5, ip, asr #23 │ │ │ │ - rsbeq r6, sl, ip, lsl #11 │ │ │ │ - rsbeq ip, r9, r4, lsr pc │ │ │ │ - rsbeq r6, sl, r8, asr r5 │ │ │ │ - rsbeq ip, r9, r0, lsl #30 │ │ │ │ - rsbeq r6, sl, lr, lsr r5 │ │ │ │ - rsbeq ip, r9, r6, ror #29 │ │ │ │ + mlseq sl, r4, r5, r6 │ │ │ │ + rsbeq ip, r9, ip, lsr pc │ │ │ │ + rsbeq r6, sl, r0, ror #10 │ │ │ │ + rsbeq ip, r9, r8, lsl #30 │ │ │ │ + rsbeq r6, sl, r6, asr #10 │ │ │ │ + rsbeq ip, r9, lr, ror #29 │ │ │ │ ldrdcc pc, [r0], -r8 │ │ │ │ orrsle r2, r9, r0, lsl #22 │ │ │ │ @ instruction: 0xf1ba4658 │ │ │ │ @ instruction: 0xf0000f00 │ │ │ │ stmibvs r3!, {r0, r4, r6, r7, pc} │ │ │ │ stmibvs r3!, {r2, r3, r8, r9, ip, pc}^ │ │ │ │ vsubw.u16 , q6, d13 │ │ │ │ @@ -317698,15 +317698,15 @@ │ │ │ │ @ instruction: 0xf0402801 │ │ │ │ ldmdbls r1, {r8, pc} │ │ │ │ strbmi r4, [r3], -sl, lsr #12 │ │ │ │ vqshlu.s8 q10, q4, #6 │ │ │ │ stmdacs r1, {r0, r2, r4, r5, r8, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ rschi pc, r8, r0, asr #32 │ │ │ │ ldrbmi r9, [r8], -r9, lsl #18 │ │ │ │ - blx 8861e8 │ │ │ │ + blx 8861e8 │ │ │ │ @ instruction: 0xf0402801 │ │ │ │ @ instruction: 0xf8d880d2 │ │ │ │ ldmdblt fp!, {ip, sp} │ │ │ │ strcc r9, [r1], #-2828 @ 0xfffff4f4 │ │ │ │ andle r4, r3, r3, lsr #5 │ │ │ │ @ instruction: 0xe79d9d13 │ │ │ │ strb r2, [fp], r1, lsl #8 │ │ │ │ @@ -317747,30 +317747,30 @@ │ │ │ │ @ instruction: 0xf6ce300c │ │ │ │ ldmdami r5, {r0, r2, r4, r5, r7, sl, fp, ip, sp, lr, pc} │ │ │ │ ldrbtmi r4, [r8], #-1569 @ 0xfffff9df │ │ │ │ ldc2l 6, cr15, [r0, #-824]! @ 0xfffffcc8 │ │ │ │ svclt 0x0000e578 │ │ │ │ andhi pc, r0, pc, lsr #7 │ │ │ │ ... │ │ │ │ - ldrdeq r6, [sl], #-78 @ 0xffffffb2 @ │ │ │ │ - rsbeq r6, sl, r0, asr #9 │ │ │ │ - rsbeq r2, ip, lr, lsr pc │ │ │ │ - rsbeq r6, sl, lr, lsl #7 │ │ │ │ - rsbeq r6, sl, r8, asr #6 │ │ │ │ - strdeq ip, [r9], #-192 @ 0xffffff40 @ │ │ │ │ - rsbeq r6, sl, r6, lsr r3 │ │ │ │ - strdeq r6, [sl], #-42 @ 0xffffffd6 @ │ │ │ │ - rsbeq r2, ip, ip, asr #27 │ │ │ │ - strhteq r6, [sl], #-28 @ 0xffffffe4 │ │ │ │ - rsbeq r6, sl, r4, ror #2 │ │ │ │ - rsbeq ip, r9, sl, lsl #22 │ │ │ │ - rsbeq r6, sl, r0, asr #2 │ │ │ │ - rsbeq ip, r9, r8, ror #21 │ │ │ │ - rsbeq r6, sl, r2, lsr #2 │ │ │ │ - rsbeq ip, r9, sl, asr #21 │ │ │ │ + rsbeq r6, sl, r6, ror #9 │ │ │ │ + rsbeq r6, sl, r8, asr #9 │ │ │ │ + rsbeq r2, ip, r6, asr #30 │ │ │ │ + mlseq sl, r6, r3, r6 │ │ │ │ + rsbeq r6, sl, r0, asr r3 │ │ │ │ + strdeq ip, [r9], #-200 @ 0xffffff38 @ │ │ │ │ + rsbeq r6, sl, lr, lsr r3 │ │ │ │ + rsbeq r6, sl, r2, lsl #6 │ │ │ │ + ldrdeq r2, [ip], #-212 @ 0xffffff2c @ │ │ │ │ + rsbeq r6, sl, r4, asr #3 │ │ │ │ + rsbeq r6, sl, ip, ror #2 │ │ │ │ + rsbeq ip, r9, r2, lsl fp │ │ │ │ + rsbeq r6, sl, r8, asr #2 │ │ │ │ + strdeq ip, [r9], #-160 @ 0xffffff60 @ │ │ │ │ + rsbeq r6, sl, sl, lsr #2 │ │ │ │ + ldrdeq ip, [r9], #-162 @ 0xffffff5e @ │ │ │ │ stmdami r9, {r2, r9, sl, lr}^ │ │ │ │ bicscs pc, r2, r0, asr #4 │ │ │ │ ldrbtmi r4, [r8], #-1697 @ 0xfffff95f │ │ │ │ @ instruction: 0xf6ce300c │ │ │ │ stmdami r6, {r0, r1, r2, r3, r4, r5, r6, sl, fp, ip, sp, lr, pc}^ │ │ │ │ ldrbtmi r4, [r8], #-1569 @ 0xfffff9df │ │ │ │ ldc2 6, cr15, [sl, #-824]! @ 0xfffffcc8 │ │ │ │ @@ -317837,34 +317837,34 @@ │ │ │ │ @ instruction: 0xf6ce300c │ │ │ │ ldmdami r8, {r0, r1, r2, r3, r4, r5, r6, r7, r8, r9, fp, ip, sp, lr, pc} │ │ │ │ ldrbtmi r9, [r8], #-2308 @ 0xfffff6fc │ │ │ │ ldc2 6, cr15, [sl], #824 @ 0x338 │ │ │ │ @ instruction: 0x9010f8dd │ │ │ │ @ instruction: 0xf6c8e4c0 │ │ │ │ svclt 0x0000e944 │ │ │ │ - strhteq r6, [sl], #-6 │ │ │ │ - rsbeq ip, r9, lr, asr sl │ │ │ │ - mlseq sl, r8, r0, r6 │ │ │ │ - rsbeq ip, r9, r0, asr #20 │ │ │ │ - rsbeq r6, sl, r0, lsl #1 │ │ │ │ - rsbeq ip, r9, r6, lsr #20 │ │ │ │ - rsbeq r6, sl, r6, rrx │ │ │ │ - rsbeq ip, r9, ip, lsl #20 │ │ │ │ - rsbeq r6, sl, sl, asr #32 │ │ │ │ - strdeq ip, [r9], #-144 @ 0xffffff70 @ │ │ │ │ - rsbeq r6, sl, r0, lsr r0 │ │ │ │ - ldrdeq ip, [r9], #-150 @ 0xffffff6a @ │ │ │ │ - rsbeq r6, sl, r0, lsl r0 │ │ │ │ - strhteq ip, [r9], #-152 @ 0xffffff68 │ │ │ │ - strdeq r5, [sl], #-242 @ 0xffffff0e @ │ │ │ │ - mlseq r9, sl, r9, ip │ │ │ │ - ldrdeq r5, [sl], #-246 @ 0xffffff0a @ │ │ │ │ - rsbeq ip, r9, lr, ror r9 │ │ │ │ - strhteq r5, [sl], #-246 @ 0xffffff0a │ │ │ │ - rsbeq ip, r9, lr, asr r9 │ │ │ │ + strhteq r6, [sl], #-14 │ │ │ │ + rsbeq ip, r9, r6, ror #20 │ │ │ │ + rsbeq r6, sl, r0, lsr #1 │ │ │ │ + rsbeq ip, r9, r8, asr #20 │ │ │ │ + rsbeq r6, sl, r8, lsl #1 │ │ │ │ + rsbeq ip, r9, lr, lsr #20 │ │ │ │ + rsbeq r6, sl, lr, rrx │ │ │ │ + rsbeq ip, r9, r4, lsl sl │ │ │ │ + rsbeq r6, sl, r2, asr r0 │ │ │ │ + strdeq ip, [r9], #-152 @ 0xffffff68 @ │ │ │ │ + rsbeq r6, sl, r8, lsr r0 │ │ │ │ + ldrdeq ip, [r9], #-158 @ 0xffffff62 @ │ │ │ │ + rsbeq r6, sl, r8, lsl r0 │ │ │ │ + rsbeq ip, r9, r0, asr #19 │ │ │ │ + strdeq r5, [sl], #-250 @ 0xffffff06 @ │ │ │ │ + rsbeq ip, r9, r2, lsr #19 │ │ │ │ + ldrdeq r5, [sl], #-254 @ 0xffffff02 @ │ │ │ │ + rsbeq ip, r9, r6, lsl #19 │ │ │ │ + strhteq r5, [sl], #-254 @ 0xffffff02 │ │ │ │ + rsbeq ip, r9, r6, ror #18 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00a0f8cc │ │ │ │ cmnpge ip, #14614528 @ p-variant is OBSOLETE @ 0xdf0000 │ │ │ │ ldmdbvs r7, {r0, r1, r2, r3, r7, ip, sp, pc} │ │ │ │ ldrbtmi r4, [sl], #1681 @ 0x691 │ │ │ │ @@ -318085,41 +318085,41 @@ │ │ │ │ @ instruction: 0x4621481f │ │ │ │ andcc r4, ip, r8, ror r4 │ │ │ │ blx 4873b4 │ │ │ │ @ instruction: 0xf04f481d │ │ │ │ ldrbtmi r3, [r8], #-511 @ 0xfffffe01 │ │ │ │ blx ff3073c0 │ │ │ │ svclt 0x0000e767 │ │ │ │ - rsbeq r5, sl, lr, asr #30 │ │ │ │ - rsbeq r5, sl, lr, lsr #29 │ │ │ │ - rsbeq r5, sl, r8, lsl #28 │ │ │ │ - strhteq ip, [r9], #-112 @ 0xffffff90 │ │ │ │ - rsbeq r5, sl, lr, lsl #27 │ │ │ │ - rsbeq ip, r9, r6, lsr r7 │ │ │ │ - strdeq r5, [sl], #-206 @ 0xffffff32 @ │ │ │ │ - rsbeq ip, r9, r4, lsr #13 │ │ │ │ - ldrdeq r5, [sl], #-204 @ 0xffffff34 @ │ │ │ │ - rsbeq ip, r9, r4, lsl #13 │ │ │ │ - strhteq r5, [sl], #-204 @ 0xffffff34 │ │ │ │ - rsbeq ip, r9, r4, ror #12 │ │ │ │ - mlseq sl, ip, ip, r5 │ │ │ │ - rsbeq ip, r9, r4, asr #12 │ │ │ │ - rsbeq r5, sl, ip, lsl #25 │ │ │ │ - rsbeq r5, sl, r4, asr ip │ │ │ │ - strdeq ip, [r9], #-90 @ 0xffffffa6 @ │ │ │ │ - rsbeq r5, sl, sl, lsr ip │ │ │ │ - rsbeq ip, r9, r0, ror #11 │ │ │ │ - rsbeq r5, sl, lr, lsl ip │ │ │ │ - rsbeq ip, r9, r4, asr #11 │ │ │ │ - rsbeq r5, sl, r4, lsl #24 │ │ │ │ - rsbeq ip, r9, sl, lsr #11 │ │ │ │ - rsbeq r5, sl, sl, ror #23 │ │ │ │ - mlseq r9, r0, r5, ip │ │ │ │ - ldrdeq r5, [sl], #-176 @ 0xffffff50 @ │ │ │ │ - rsbeq ip, r9, r6, ror r5 │ │ │ │ + rsbeq r5, sl, r6, asr pc │ │ │ │ + strhteq r5, [sl], #-230 @ 0xffffff1a │ │ │ │ + rsbeq r5, sl, r0, lsl lr │ │ │ │ + strhteq ip, [r9], #-120 @ 0xffffff88 │ │ │ │ + mlseq sl, r6, sp, r5 │ │ │ │ + rsbeq ip, r9, lr, lsr r7 │ │ │ │ + rsbeq r5, sl, r6, lsl #26 │ │ │ │ + rsbeq ip, r9, ip, lsr #13 │ │ │ │ + rsbeq r5, sl, r4, ror #25 │ │ │ │ + rsbeq ip, r9, ip, lsl #13 │ │ │ │ + rsbeq r5, sl, r4, asr #25 │ │ │ │ + rsbeq ip, r9, ip, ror #12 │ │ │ │ + rsbeq r5, sl, r4, lsr #25 │ │ │ │ + rsbeq ip, r9, ip, asr #12 │ │ │ │ + mlseq sl, r4, ip, r5 │ │ │ │ + rsbeq r5, sl, ip, asr ip │ │ │ │ + rsbeq ip, r9, r2, lsl #12 │ │ │ │ + rsbeq r5, sl, r2, asr #24 │ │ │ │ + rsbeq ip, r9, r8, ror #11 │ │ │ │ + rsbeq r5, sl, r6, lsr #24 │ │ │ │ + rsbeq ip, r9, ip, asr #11 │ │ │ │ + rsbeq r5, sl, ip, lsl #24 │ │ │ │ + strhteq ip, [r9], #-82 @ 0xffffffae │ │ │ │ + strdeq r5, [sl], #-178 @ 0xffffff4e @ │ │ │ │ + mlseq r9, r8, r5, ip │ │ │ │ + ldrdeq r5, [sl], #-184 @ 0xffffff48 @ │ │ │ │ + rsbeq ip, r9, lr, ror r5 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ blhi 284db8 >::_M_default_append(unsigned int)@@Base+0x21f4> │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00c0f8cc │ │ │ │ ldmdbvs r3, {r0, r1, r7, ip, sp, pc} │ │ │ │ bls 611d20 │ │ │ │ @@ -318351,38 +318351,38 @@ │ │ │ │ ldmdami ip, {r3, r7, r8, sp} │ │ │ │ andcc r4, ip, r8, ror r4 │ │ │ │ @ instruction: 0xfff8f6cd │ │ │ │ stmdbls r0, {r1, r3, r4, fp, lr} │ │ │ │ @ instruction: 0xf6ce4478 │ │ │ │ blls 187f7c │ │ │ │ svclt 0x0000e72d │ │ │ │ - strhteq r5, [sl], #-170 @ 0xffffff56 │ │ │ │ - rsbeq ip, r9, r2, ror #8 │ │ │ │ - rsbeq r5, sl, ip, ror #20 │ │ │ │ - rsbeq ip, r9, r4, lsl r4 │ │ │ │ - rsbeq r5, sl, ip, ror #18 │ │ │ │ - rsbeq ip, r9, r4, lsl r3 │ │ │ │ - strdeq r5, [sl], #-142 @ 0xffffff72 @ │ │ │ │ - rsbeq ip, r9, r6, lsr #5 │ │ │ │ - rsbeq r5, sl, r0, ror #17 │ │ │ │ - rsbeq ip, r9, r8, lsl #5 │ │ │ │ - strhteq r5, [sl], #-136 @ 0xffffff78 │ │ │ │ - rsbeq ip, r9, r0, ror #4 │ │ │ │ - rsbeq r5, sl, r6, ror r8 │ │ │ │ - rsbeq ip, r9, lr, lsl r2 │ │ │ │ - rsbeq r5, sl, r8, asr #16 │ │ │ │ - strdeq ip, [r9], #-16 @ │ │ │ │ - rsbeq r5, sl, sl, lsr #16 │ │ │ │ - ldrdeq ip, [r9], #-18 @ 0xffffffee @ │ │ │ │ - rsbeq r5, sl, ip, lsl #16 │ │ │ │ - strhteq ip, [r9], #-20 @ 0xffffffec │ │ │ │ - ldrdeq r5, [sl], #-124 @ 0xffffff84 @ │ │ │ │ - rsbeq ip, r9, r4, lsl #3 │ │ │ │ - rsbeq r5, sl, r8, lsr #15 │ │ │ │ - rsbeq ip, r9, r0, asr r1 │ │ │ │ + rsbeq r5, sl, r2, asr #21 │ │ │ │ + rsbeq ip, r9, sl, ror #8 │ │ │ │ + rsbeq r5, sl, r4, ror sl │ │ │ │ + rsbeq ip, r9, ip, lsl r4 │ │ │ │ + rsbeq r5, sl, r4, ror r9 │ │ │ │ + rsbeq ip, r9, ip, lsl r3 │ │ │ │ + rsbeq r5, sl, r6, lsl #18 │ │ │ │ + rsbeq ip, r9, lr, lsr #5 │ │ │ │ + rsbeq r5, sl, r8, ror #17 │ │ │ │ + mlseq r9, r0, r2, ip │ │ │ │ + rsbeq r5, sl, r0, asr #17 │ │ │ │ + rsbeq ip, r9, r8, ror #4 │ │ │ │ + rsbeq r5, sl, lr, ror r8 │ │ │ │ + rsbeq ip, r9, r6, lsr #4 │ │ │ │ + rsbeq r5, sl, r0, asr r8 │ │ │ │ + strdeq ip, [r9], #-24 @ 0xffffffe8 @ │ │ │ │ + rsbeq r5, sl, r2, lsr r8 │ │ │ │ + ldrdeq ip, [r9], #-26 @ 0xffffffe6 @ │ │ │ │ + rsbeq r5, sl, r4, lsl r8 │ │ │ │ + strhteq ip, [r9], #-28 @ 0xffffffe4 │ │ │ │ + rsbeq r5, sl, r4, ror #15 │ │ │ │ + rsbeq ip, r9, ip, lsl #3 │ │ │ │ + strhteq r5, [sl], #-112 @ 0xffffff90 │ │ │ │ + rsbeq ip, r9, r8, asr r1 │ │ │ │ svcmi 0x00f8e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d8f8cc │ │ │ │ @ instruction: 0xf8d46914 │ │ │ │ @ instruction: 0xf1b99004 │ │ │ │ stclle 15, cr0, [r5, #-4] │ │ │ │ @@ -318435,23 +318435,23 @@ │ │ │ │ ldrbtmi r4, [r8], #-1573 @ 0xfffff9db │ │ │ │ @ instruction: 0xf6cd300c │ │ │ │ stmdami ip, {r0, r4, r6, r8, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ ldrbtmi r4, [r8], #-1569 @ 0xfffff9df │ │ │ │ @ instruction: 0xf80cf6ce │ │ │ │ pop {r3, r5, r9, sl, lr} │ │ │ │ svclt 0x00008ff8 │ │ │ │ - rsbeq r5, sl, r2, asr #14 │ │ │ │ - rsbeq r4, fp, lr, lsl #24 │ │ │ │ - rsbeq r5, sl, r6, lsl #14 │ │ │ │ - strdeq r5, [sl], #-104 @ 0xffffff98 @ │ │ │ │ - rsbeq r5, sl, r2, ror #13 │ │ │ │ - rsbeq r5, sl, sl, ror r6 │ │ │ │ - rsbeq ip, r9, r2, lsr #32 │ │ │ │ - rsbeq r5, sl, sl, asr r6 │ │ │ │ - rsbeq ip, r9, r2 │ │ │ │ + rsbeq r5, sl, sl, asr #14 │ │ │ │ + rsbeq r4, fp, r6, lsl ip │ │ │ │ + rsbeq r5, sl, lr, lsl #14 │ │ │ │ + rsbeq r5, sl, r0, lsl #14 │ │ │ │ + rsbeq r5, sl, sl, ror #13 │ │ │ │ + rsbeq r5, sl, r2, lsl #13 │ │ │ │ + rsbeq ip, r9, sl, lsr #32 │ │ │ │ + rsbeq r5, sl, r2, ror #12 │ │ │ │ + rsbeq ip, r9, sl │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ bl feca1030 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ bmi 68ddd8 │ │ │ │ blmi 6b604c │ │ │ │ ldrbtmi r4, [sl], #-1540 @ 0xfffff9fc │ │ │ │ ldmpl r3, {r3, r9, sl, lr}^ │ │ │ │ @@ -318471,15 +318471,15 @@ │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ mrsle r0, LR_svc │ │ │ │ andlt r2, r4, r1 │ │ │ │ @ instruction: 0xf6c7bd10 │ │ │ │ svclt 0x0000ec54 │ │ │ │ ldrsbteq r4, [r5], #-178 @ 0xffffff4e │ │ │ │ @ instruction: 0x000011b8 │ │ │ │ - rsbeq r5, sl, r4, lsl #12 │ │ │ │ + rsbeq r5, sl, ip, lsl #12 │ │ │ │ rsbseq r4, r5, r0, lsr #23 │ │ │ │ ldrbmi lr, [r0, sp, lsr #18]! │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d8f8cc │ │ │ │ ldmdavs fp, {r1, r2, r3, r4, r9, sl, lr} │ │ │ │ @ instruction: 0xf8d3b082 │ │ │ │ @@ -318571,22 +318571,22 @@ │ │ │ │ pop {r1, ip, sp, pc} │ │ │ │ vqshl.u64 q12, q8, #27 │ │ │ │ blmi 448750 │ │ │ │ eorcs r2, r8, #180, 8 @ 0xb4000000 │ │ │ │ @ instruction: 0x4631447b │ │ │ │ @ instruction: 0xf6ca9400 │ │ │ │ ubfx pc, pc, #31, #16 │ │ │ │ - rsbeq r5, sl, r4, lsl #11 │ │ │ │ - rsbeq r5, sl, ip, asr #10 │ │ │ │ - rsbeq r5, sl, r8, lsr r5 │ │ │ │ - rsbeq r5, sl, r2, asr #9 │ │ │ │ - rsbeq fp, r9, r0, ror lr │ │ │ │ - rsbeq r5, sl, r2, lsr #9 │ │ │ │ - rsbeq r5, sl, r2, lsl #9 │ │ │ │ - rsbeq r5, sl, ip, asr #8 │ │ │ │ + rsbeq r5, sl, ip, lsl #11 │ │ │ │ + rsbeq r5, sl, r4, asr r5 │ │ │ │ + rsbeq r5, sl, r0, asr #10 │ │ │ │ + rsbeq r5, sl, sl, asr #9 │ │ │ │ + rsbeq fp, r9, r8, ror lr │ │ │ │ + rsbeq r5, sl, sl, lsr #9 │ │ │ │ + rsbeq r5, sl, sl, lsl #9 │ │ │ │ + rsbeq r5, sl, r4, asr r4 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00c8f8cc │ │ │ │ addlt r6, r5, r2, lsl r9 │ │ │ │ ldrdge pc, [r4], -r2 │ │ │ │ blls 5047d4 │ │ │ │ @@ -318625,18 +318625,18 @@ │ │ │ │ @ instruction: 0xf6cd300c │ │ │ │ stmdami r8, {r0, r1, r2, r4, r6, r7, r8, sl, fp, ip, sp, lr, pc} │ │ │ │ ldrbtmi r9, [r8], #-2307 @ 0xfffff6fd │ │ │ │ cdp2 6, 9, cr15, cr2, cr13, {6} │ │ │ │ ldrmi r9, [r8], -r3, lsl #22 │ │ │ │ pop {r0, r2, ip, sp, pc} │ │ │ │ svclt 0x00008ff0 │ │ │ │ - mlseq sl, r4, r3, r5 │ │ │ │ - rsbeq fp, r9, ip, lsr sp │ │ │ │ - rsbeq r5, sl, r6, ror #6 │ │ │ │ - rsbeq fp, r9, lr, lsl #26 │ │ │ │ + mlseq sl, ip, r3, r5 │ │ │ │ + rsbeq fp, r9, r4, asr #26 │ │ │ │ + rsbeq r5, sl, lr, ror #6 │ │ │ │ + rsbeq fp, r9, r6, lsl sp │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ blhi 2855cc >::_M_default_append(unsigned int)@@Base+0x2a08> │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x0078f8cc │ │ │ │ ldclmi 0, cr11, [lr], {149} @ 0x95 │ │ │ │ ldrbtmi r4, [ip], #-1558 @ 0xfffff9ea │ │ │ │ @@ -318858,17 +318858,17 @@ │ │ │ │ svclt 0x0000e7d9 │ │ │ │ andhi pc, r0, pc, lsr #7 │ │ │ │ ... │ │ │ │ ldmvc r5!, {r6, sl, fp, pc} │ │ │ │ ldrgt sl, [r5], #-3869 @ 0xfffff0e3 │ │ │ │ rsbseq r4, r5, sl, ror #17 │ │ │ │ @ instruction: 0x000011b8 │ │ │ │ - rsbeq r5, sl, r0, lsl #6 │ │ │ │ - mlseq sl, sl, r2, r5 │ │ │ │ - ldrdeq r5, [sl], #-0 @ │ │ │ │ + rsbeq r5, sl, r8, lsl #6 │ │ │ │ + rsbeq r5, sl, r2, lsr #5 │ │ │ │ + ldrdeq r5, [sl], #-8 @ │ │ │ │ strbeq lr, [r3, #2828] @ 0xb0c │ │ │ │ blvc 185b00 │ │ │ │ eorvc pc, r3, r1, asr #16 │ │ │ │ blvs 185b14 │ │ │ │ eorcc pc, r3, sl, asr r8 @ │ │ │ │ blvc 305da4 >::_M_default_append(unsigned int)@@Base+0x831e0> │ │ │ │ stc 2, cr4, [r2, #652] @ 0x28c │ │ │ │ @@ -319088,49 +319088,49 @@ │ │ │ │ ldrbtmi r4, [r8], #-1601 @ 0xfffff9bf │ │ │ │ @ instruction: 0xf6cd300c │ │ │ │ stmdami r6!, {r0, r2, r4, r5, r9, fp, ip, sp, lr, pc} │ │ │ │ mvnscc pc, pc, asr #32 │ │ │ │ @ instruction: 0xf6cd4478 │ │ │ │ strb pc, [r9, -pc, ror #21]! @ │ │ │ │ svc 0x007af6c6 │ │ │ │ - rsbeq r4, sl, lr, lsl pc │ │ │ │ - rsbeq r1, ip, ip, asr #19 │ │ │ │ - rsbeq r4, sl, r4, lsr #28 │ │ │ │ - rsbeq fp, r9, ip, asr #15 │ │ │ │ - rsbeq r4, sl, r8, lsl #28 │ │ │ │ + rsbeq r4, sl, r6, lsr #30 │ │ │ │ + ldrdeq r1, [ip], #-148 @ 0xffffff6c @ │ │ │ │ + rsbeq r4, sl, ip, lsr #28 │ │ │ │ + ldrdeq fp, [r9], #-116 @ 0xffffff8c @ │ │ │ │ + rsbeq r4, sl, r0, lsl lr │ │ │ │ rsbseq r4, r5, lr, lsl #7 │ │ │ │ @ instruction: 0x000011b8 │ │ │ │ - mlseq sl, r6, sp, r4 │ │ │ │ - rsbeq fp, r9, lr, lsr r7 │ │ │ │ - rsbeq r4, sl, lr, ror sp │ │ │ │ - rsbeq fp, r9, r6, lsr #14 │ │ │ │ - rsbeq r4, sl, r6, ror #26 │ │ │ │ - rsbeq fp, r9, ip, lsl #14 │ │ │ │ - rsbeq r4, sl, ip, asr #26 │ │ │ │ - strdeq fp, [r9], #-98 @ 0xffffff9e @ │ │ │ │ - rsbeq r4, sl, lr, lsr #26 │ │ │ │ - ldrdeq fp, [r9], #-100 @ 0xffffff9c @ │ │ │ │ - rsbeq r4, sl, r4, lsl sp │ │ │ │ - strhteq fp, [r9], #-106 @ 0xffffff96 │ │ │ │ - ldrdeq r4, [sl], #-198 @ 0xffffff3a @ │ │ │ │ - rsbeq fp, r9, lr, ror r6 │ │ │ │ - strhteq r4, [sl], #-204 @ 0xffffff34 │ │ │ │ - rsbeq fp, r9, r4, ror #12 │ │ │ │ - rsbeq r4, sl, r2, lsr #25 │ │ │ │ - rsbeq fp, r9, sl, asr #12 │ │ │ │ - rsbeq r4, sl, sl, lsl #25 │ │ │ │ - rsbeq fp, r9, r0, lsr r6 │ │ │ │ - rsbeq r4, sl, r0, ror ip │ │ │ │ - rsbeq fp, r9, r6, lsl r6 │ │ │ │ - rsbeq r4, sl, r4, asr ip │ │ │ │ - strdeq fp, [r9], #-92 @ 0xffffffa4 @ │ │ │ │ - rsbeq r4, sl, ip, lsr ip │ │ │ │ - rsbeq fp, r9, r2, ror #11 │ │ │ │ - rsbeq r4, sl, r2, lsr #24 │ │ │ │ - rsbeq fp, r9, r8, asr #11 │ │ │ │ + mlseq sl, lr, sp, r4 │ │ │ │ + rsbeq fp, r9, r6, asr #14 │ │ │ │ + rsbeq r4, sl, r6, lsl #27 │ │ │ │ + rsbeq fp, r9, lr, lsr #14 │ │ │ │ + rsbeq r4, sl, lr, ror #26 │ │ │ │ + rsbeq fp, r9, r4, lsl r7 │ │ │ │ + rsbeq r4, sl, r4, asr sp │ │ │ │ + strdeq fp, [r9], #-106 @ 0xffffff96 @ │ │ │ │ + rsbeq r4, sl, r6, lsr sp │ │ │ │ + ldrdeq fp, [r9], #-108 @ 0xffffff94 @ │ │ │ │ + rsbeq r4, sl, ip, lsl sp │ │ │ │ + rsbeq fp, r9, r2, asr #13 │ │ │ │ + ldrdeq r4, [sl], #-206 @ 0xffffff32 @ │ │ │ │ + rsbeq fp, r9, r6, lsl #13 │ │ │ │ + rsbeq r4, sl, r4, asr #25 │ │ │ │ + rsbeq fp, r9, ip, ror #12 │ │ │ │ + rsbeq r4, sl, sl, lsr #25 │ │ │ │ + rsbeq fp, r9, r2, asr r6 │ │ │ │ + mlseq sl, r2, ip, r4 │ │ │ │ + rsbeq fp, r9, r8, lsr r6 │ │ │ │ + rsbeq r4, sl, r8, ror ip │ │ │ │ + rsbeq fp, r9, lr, lsl r6 │ │ │ │ + rsbeq r4, sl, ip, asr ip │ │ │ │ + rsbeq fp, r9, r4, lsl #12 │ │ │ │ + rsbeq r4, sl, r4, asr #24 │ │ │ │ + rsbeq fp, r9, sl, ror #11 │ │ │ │ + rsbeq r4, sl, sl, lsr #24 │ │ │ │ + ldrdeq fp, [r9], #-80 @ 0xffffffb0 @ │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00b8f8cc │ │ │ │ addlt r4, r9, r0, ror #26 │ │ │ │ ldrmi r4, [r9], r0, ror #24 │ │ │ │ movwcs r4, #5245 @ 0x147d │ │ │ │ @@ -319227,23 +319227,23 @@ │ │ │ │ mvnscc pc, pc, asr #32 │ │ │ │ @ instruction: 0xf6cd4478 │ │ │ │ smmls ip, pc, r9, pc @ │ │ │ │ cdp 6, 6, cr15, cr10, cr6, {6} │ │ │ │ rsbseq r4, r5, r0, lsr r1 │ │ │ │ @ instruction: 0x000011b8 │ │ │ │ ldrshteq r4, [r5], #-10 │ │ │ │ - rsbeq r4, sl, r0, lsr #22 │ │ │ │ - rsbeq r4, sl, r8, lsl #21 │ │ │ │ - rsbeq r4, sl, r8, asr sl │ │ │ │ - rsbeq fp, r9, r0, lsl #8 │ │ │ │ - rsbeq r4, sl, ip, lsr sl │ │ │ │ - rsbeq fp, r9, r4, ror #7 │ │ │ │ - rsbeq r4, sl, r2, lsr sl │ │ │ │ - rsbeq r4, sl, r2, lsl #20 │ │ │ │ - rsbeq fp, r9, r8, lsr #7 │ │ │ │ + rsbeq r4, sl, r8, lsr #22 │ │ │ │ + mlseq sl, r0, sl, r4 │ │ │ │ + rsbeq r4, sl, r0, ror #20 │ │ │ │ + rsbeq fp, r9, r8, lsl #8 │ │ │ │ + rsbeq r4, sl, r4, asr #20 │ │ │ │ + rsbeq fp, r9, ip, ror #7 │ │ │ │ + rsbeq r4, sl, sl, lsr sl │ │ │ │ + rsbeq r4, sl, sl, lsl #20 │ │ │ │ + strhteq fp, [r9], #-48 @ 0xffffffd0 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00b8f8cc │ │ │ │ addlt r4, r9, r5, asr sp │ │ │ │ @ instruction: 0x46174c55 │ │ │ │ andcs r4, r4, #2097152000 @ 0x7d000000 │ │ │ │ @@ -319329,23 +319329,23 @@ │ │ │ │ ldrbtmi r3, [r8], #-511 @ 0xfffffe01 │ │ │ │ @ instruction: 0xf914f6cd │ │ │ │ @ instruction: 0xf6c6e769 │ │ │ │ svclt 0x0000eda0 │ │ │ │ rsbseq r3, r5, ip, ror #30 │ │ │ │ @ instruction: 0x000011b8 │ │ │ │ rsbseq r3, r5, sl, asr #30 │ │ │ │ - rsbeq r4, sl, lr, ror #18 │ │ │ │ - strdeq r4, [sl], #-130 @ 0xffffff7e @ │ │ │ │ - rsbeq r4, sl, r2, asr #17 │ │ │ │ - rsbeq fp, r9, sl, ror #4 │ │ │ │ - rsbeq r4, sl, r6, lsr #17 │ │ │ │ - rsbeq fp, r9, lr, asr #4 │ │ │ │ - mlseq sl, ip, r8, r4 │ │ │ │ - rsbeq r4, sl, ip, ror #16 │ │ │ │ - rsbeq fp, r9, r2, lsl r2 │ │ │ │ + rsbeq r4, sl, r6, ror r9 │ │ │ │ + strdeq r4, [sl], #-138 @ 0xffffff76 @ │ │ │ │ + rsbeq r4, sl, sl, asr #17 │ │ │ │ + rsbeq fp, r9, r2, ror r2 │ │ │ │ + rsbeq r4, sl, lr, lsr #17 │ │ │ │ + rsbeq fp, r9, r6, asr r2 │ │ │ │ + rsbeq r4, sl, r4, lsr #17 │ │ │ │ + rsbeq r4, sl, r4, ror r8 │ │ │ │ + rsbeq fp, r9, sl, lsl r2 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00b8f8cc │ │ │ │ addlt r4, r9, r6, asr sp │ │ │ │ @ instruction: 0x461f4c56 │ │ │ │ movwcs r4, #17533 @ 0x447d │ │ │ │ @@ -319432,23 +319432,23 @@ │ │ │ │ mvnscc pc, pc, asr #32 │ │ │ │ @ instruction: 0xf6cd4478 │ │ │ │ strb pc, [r9, -r5, asr #16]! @ │ │ │ │ ldcl 6, cr15, [r0], {198} @ 0xc6 │ │ │ │ ldrsbteq r3, [r5], #-212 @ 0xffffff2c │ │ │ │ @ instruction: 0x000011b8 │ │ │ │ rsbseq r3, r5, ip, lsr #27 │ │ │ │ - ldrdeq r4, [sl], #-112 @ 0xffffff90 @ │ │ │ │ - rsbeq r4, sl, r4, asr r7 │ │ │ │ - rsbeq r4, sl, r4, lsr #14 │ │ │ │ - rsbeq fp, r9, ip, asr #1 │ │ │ │ - rsbeq r4, sl, r8, lsl #14 │ │ │ │ - strhteq fp, [r9], #-0 │ │ │ │ - strdeq r4, [sl], #-110 @ 0xffffff92 @ │ │ │ │ - rsbeq r4, sl, lr, asr #13 │ │ │ │ - rsbeq fp, r9, r4, ror r0 │ │ │ │ + ldrdeq r4, [sl], #-120 @ 0xffffff88 @ │ │ │ │ + rsbeq r4, sl, ip, asr r7 │ │ │ │ + rsbeq r4, sl, ip, lsr #14 │ │ │ │ + ldrdeq fp, [r9], #-4 @ │ │ │ │ + rsbeq r4, sl, r0, lsl r7 │ │ │ │ + strhteq fp, [r9], #-8 │ │ │ │ + rsbeq r4, sl, r6, lsl #14 │ │ │ │ + ldrdeq r4, [sl], #-102 @ 0xffffff9a @ │ │ │ │ + rsbeq fp, r9, ip, ror r0 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00b8f8cc │ │ │ │ addlt r4, r9, lr, asr sp │ │ │ │ @ instruction: 0x46994c5e │ │ │ │ movwcs r4, #5245 @ 0x147d │ │ │ │ @@ -319543,23 +319543,23 @@ │ │ │ │ ldrbtmi r3, [r8], #-511 @ 0xfffffe01 │ │ │ │ @ instruction: 0xff68f6cc │ │ │ │ @ instruction: 0xf6c6e759 │ │ │ │ svclt 0x0000ebf4 │ │ │ │ rsbseq r3, r5, r8, lsr ip │ │ │ │ @ instruction: 0x000011b8 │ │ │ │ rsbseq r3, r5, r2, lsl ip │ │ │ │ - rsbeq r4, sl, r4, lsr r6 │ │ │ │ - mlseq sl, sl, r5, r4 │ │ │ │ - rsbeq r4, sl, sl, ror #10 │ │ │ │ - rsbeq sl, r9, r2, lsl pc │ │ │ │ - rsbeq r4, sl, lr, asr #10 │ │ │ │ - strdeq sl, [r9], #-230 @ 0xffffff1a @ │ │ │ │ - rsbeq r4, sl, r4, asr #10 │ │ │ │ - rsbeq r4, sl, r4, lsl r5 │ │ │ │ - strhteq sl, [r9], #-234 @ 0xffffff16 │ │ │ │ + rsbeq r4, sl, ip, lsr r6 │ │ │ │ + rsbeq r4, sl, r2, lsr #11 │ │ │ │ + rsbeq r4, sl, r2, ror r5 │ │ │ │ + rsbeq sl, r9, sl, lsl pc │ │ │ │ + rsbeq r4, sl, r6, asr r5 │ │ │ │ + strdeq sl, [r9], #-238 @ 0xffffff12 @ │ │ │ │ + rsbeq r4, sl, ip, asr #10 │ │ │ │ + rsbeq r4, sl, ip, lsl r5 │ │ │ │ + rsbeq sl, r9, r2, asr #29 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ ldmib sp, {r1, r3, r4, r7, r9, lr}^ │ │ │ │ fldmdbxle r1!, {d22-d25} @ Deprecated │ │ │ │ @ instruction: 0x4691009c │ │ │ │ vmlaeq.f64 d14, d4, d1 │ │ │ │ strmi r1, [r2], r7, lsl #18 │ │ │ │ stceq 0, cr15, [r1], {79} @ 0x4f │ │ │ │ @@ -319852,24 +319852,24 @@ │ │ │ │ @ instruction: 0x46394810 │ │ │ │ @ instruction: 0xf6cc4478 │ │ │ │ @ instruction: 0xe6cefcfd │ │ │ │ ... │ │ │ │ @ instruction: 0x000011b8 │ │ │ │ ldrsbteq r3, [r5], #-128 @ 0xffffff80 │ │ │ │ rsbseq r3, r5, r2, asr r8 │ │ │ │ - rsbeq r4, sl, sl, lsl r2 │ │ │ │ - rsbeq r4, sl, r8, lsl #3 │ │ │ │ - ldrdeq r4, [sl], #-14 @ │ │ │ │ - rsbeq sl, r9, r6, lsl #21 │ │ │ │ - rsbeq r4, sl, r2, ror r0 │ │ │ │ - rsbeq sl, r9, sl, lsl sl │ │ │ │ - rsbeq r4, sl, r6, asr r0 │ │ │ │ - strdeq sl, [r9], #-158 @ 0xffffff62 @ │ │ │ │ - rsbeq r4, sl, ip, lsr r0 │ │ │ │ - rsbeq sl, r9, r4, ror #19 │ │ │ │ + rsbeq r4, sl, r2, lsr #4 │ │ │ │ + mlseq sl, r0, r1, r4 │ │ │ │ + rsbeq r4, sl, r6, ror #1 │ │ │ │ + rsbeq sl, r9, lr, lsl #21 │ │ │ │ + rsbeq r4, sl, sl, ror r0 │ │ │ │ + rsbeq sl, r9, r2, lsr #20 │ │ │ │ + rsbeq r4, sl, lr, asr r0 │ │ │ │ + rsbeq sl, r9, r6, lsl #20 │ │ │ │ + rsbeq r4, sl, r4, asr #32 │ │ │ │ + rsbeq sl, r9, ip, ror #19 │ │ │ │ stmdage lr, {r0, r2, r8, r9, fp, ip, pc} │ │ │ │ movwhi lr, #2509 @ 0x9cd │ │ │ │ andls r9, r2, r0, lsl fp │ │ │ │ stmdbls r7, {r1, r2, r9, fp, ip, pc} │ │ │ │ movwmi pc, #39683 @ 0x9b03 @ │ │ │ │ ldc 8, cr9, [pc, #16] @ 14b480 │ │ │ │ @ instruction: 0xf0120b5f │ │ │ │ @@ -319964,26 +319964,26 @@ │ │ │ │ @ instruction: 0xf6cc300c │ │ │ │ ldmdami r1, {r0, r2, r3, r4, r6, r8, r9, fp, ip, sp, lr, pc} │ │ │ │ mvnscc pc, pc, asr #32 │ │ │ │ @ instruction: 0xf6cc4478 │ │ │ │ @ instruction: 0xe7ecfc17 │ │ │ │ andhi pc, r0, pc, lsr #7 │ │ │ │ ... │ │ │ │ - strhteq r3, [sl], #-240 @ 0xffffff10 │ │ │ │ - rsbeq sl, r9, r8, asr r9 │ │ │ │ - mlseq sl, r4, pc, r3 @ │ │ │ │ - rsbeq sl, r9, ip, lsr r9 │ │ │ │ - rsbeq r3, sl, r2, ror #29 │ │ │ │ - rsbeq sl, r9, sl, lsl #17 │ │ │ │ - strhteq r3, [sl], #-224 @ 0xffffff20 │ │ │ │ - rsbeq sl, r9, r8, asr r8 │ │ │ │ - mlseq sl, r6, lr, r3 │ │ │ │ - rsbeq sl, r9, ip, lsr r8 │ │ │ │ - rsbeq r3, sl, r2, ror lr │ │ │ │ - rsbeq sl, r9, r8, lsl r8 │ │ │ │ + strhteq r3, [sl], #-248 @ 0xffffff08 │ │ │ │ + rsbeq sl, r9, r0, ror #18 │ │ │ │ + mlseq sl, ip, pc, r3 @ │ │ │ │ + rsbeq sl, r9, r4, asr #18 │ │ │ │ + rsbeq r3, sl, sl, ror #29 │ │ │ │ + mlseq r9, r2, r8, sl │ │ │ │ + strhteq r3, [sl], #-232 @ 0xffffff18 │ │ │ │ + rsbeq sl, r9, r0, ror #16 │ │ │ │ + mlseq sl, lr, lr, r3 │ │ │ │ + rsbeq sl, r9, r4, asr #16 │ │ │ │ + rsbeq r3, sl, sl, ror lr │ │ │ │ + rsbeq sl, r9, r0, lsr #16 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00b8f8cc │ │ │ │ addlt r4, r9, sp, asr #24 │ │ │ │ @ instruction: 0xf1b3494d │ │ │ │ ldrbtmi r0, [ip], #-2816 @ 0xfffff500 │ │ │ │ @@ -320061,18 +320061,18 @@ │ │ │ │ blls 18a4cc │ │ │ │ @ instruction: 0xf04fe7d3 │ │ │ │ strb r0, [r2, r0, lsl #24] │ │ │ │ svc 0x00e2f6c5 │ │ │ │ ldrsbteq r3, [r5], #-50 @ 0xffffffce │ │ │ │ @ instruction: 0x000011b8 │ │ │ │ rsbseq r3, r5, r2, lsl #6 │ │ │ │ - rsbeq r3, sl, r6, lsl sp │ │ │ │ - strhteq sl, [r9], #-110 @ 0xffffff92 │ │ │ │ - strdeq r3, [sl], #-200 @ 0xffffff38 @ │ │ │ │ - rsbeq sl, r9, r0, lsr #13 │ │ │ │ + rsbeq r3, sl, lr, lsl sp │ │ │ │ + rsbeq sl, r9, r6, asr #13 │ │ │ │ + rsbeq r3, sl, r0, lsl #26 │ │ │ │ + rsbeq sl, r9, r8, lsr #13 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00c0f8cc │ │ │ │ addlt r4, r7, pc, lsr #26 │ │ │ │ @ instruction: 0xf1b34c2f │ │ │ │ ldrbtmi r0, [sp], #-2816 @ 0xfffff500 │ │ │ │ @@ -320119,16 +320119,16 @@ │ │ │ │ movwcs fp, #6413 @ 0x190d │ │ │ │ movwcs lr, #42985 @ 0xa7e9 │ │ │ │ andcc pc, r0, sl, asr #17 │ │ │ │ strb r2, [r4, r1, lsl #6]! │ │ │ │ svc 0x006cf6c5 │ │ │ │ rsbseq r3, r5, lr, ror #4 │ │ │ │ @ instruction: 0x000011b8 │ │ │ │ - rsbeq r3, sl, sl, lsr ip │ │ │ │ - rsbeq sl, r9, r2, ror #11 │ │ │ │ + rsbeq r3, sl, r2, asr #24 │ │ │ │ + rsbeq sl, r9, sl, ror #11 │ │ │ │ rsbseq r3, r5, lr, ror #3 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x0080f8cc │ │ │ │ @ instruction: 0x4617b097 │ │ │ │ ldmdbcs r8!, {r0, r1, r2, r3, r4, r6, r7, fp, ip, sp, lr, pc} │ │ │ │ @@ -320720,56 +320720,56 @@ │ │ │ │ ldc2l 6, cr15, [r4, #-812]! @ 0xfffffcd4 │ │ │ │ @ instruction: 0xf04f482e │ │ │ │ ldrbtmi r3, [r8], #-511 @ 0xfffffe01 │ │ │ │ cdp2 6, 2, cr15, cr14, cr11, {6} │ │ │ │ svclt 0x0000e784 │ │ │ │ rsbseq r3, r5, r4, lsl #3 │ │ │ │ @ instruction: 0x000011b8 │ │ │ │ - rsbeq r3, sl, ip, asr #23 │ │ │ │ - rsbeq r3, sl, r2, lsl #22 │ │ │ │ - rsbeq r3, sl, r8, ror #20 │ │ │ │ - ldrdeq r3, [sl], #-144 @ 0xffffff70 @ │ │ │ │ - rsbeq sl, r9, r6, ror r3 │ │ │ │ + ldrdeq r3, [sl], #-180 @ 0xffffff4c @ │ │ │ │ + rsbeq r3, sl, sl, lsl #22 │ │ │ │ + rsbeq r3, sl, r0, ror sl │ │ │ │ + ldrdeq r3, [sl], #-152 @ 0xffffff68 @ │ │ │ │ + rsbeq sl, r9, lr, ror r3 │ │ │ │ rsbseq r2, r5, r0, lsl #31 │ │ │ │ - rsbeq r3, sl, sl, lsr r9 │ │ │ │ - mlseq sl, r4, r8, r3 │ │ │ │ - rsbeq sl, r9, sl, lsr r2 │ │ │ │ - rsbeq r3, sl, r4, ror r8 │ │ │ │ - ldrdeq r3, [sl], #-118 @ 0xffffff8a @ │ │ │ │ - rsbeq r3, sl, r2, lsr r7 │ │ │ │ - ldrdeq sl, [r9], #-6 @ │ │ │ │ - rsbeq r3, sl, r0, lsl r7 │ │ │ │ - strhteq sl, [r9], #-6 │ │ │ │ - rsbeq r3, sl, r4, lsl #14 │ │ │ │ - rsbeq sp, r9, ip, ror r8 │ │ │ │ - rsbeq r3, sl, r8, lsl r6 │ │ │ │ - mlseq sl, r0, r4, r3 │ │ │ │ - rsbeq r9, r9, r8, lsr lr │ │ │ │ - rsbeq r3, sl, sl, lsl #9 │ │ │ │ - strdeq r3, [sl], #-54 @ 0xffffffca @ │ │ │ │ - mlseq sl, r4, r3, r3 │ │ │ │ - rsbeq r9, r9, sl, lsr sp │ │ │ │ - rsbeq r3, sl, r6, ror r3 │ │ │ │ - rsbeq r9, r9, ip, lsl sp │ │ │ │ - rsbeq r3, sl, r8, asr r3 │ │ │ │ - strdeq r9, [r9], #-206 @ 0xffffff32 @ │ │ │ │ - rsbeq r3, sl, lr, lsr r3 │ │ │ │ - rsbeq r9, r9, r4, ror #25 │ │ │ │ - rsbeq r3, sl, lr, lsl r3 │ │ │ │ - rsbeq r3, sl, ip, ror #6 │ │ │ │ - rsbeq r3, sl, r8, lsl #6 │ │ │ │ - rsbeq r9, r9, lr, lsr #25 │ │ │ │ - rsbeq r3, sl, lr, ror #5 │ │ │ │ - mlseq r9, r4, ip, r9 │ │ │ │ - ldrdeq r3, [sl], #-36 @ 0xffffffdc @ │ │ │ │ - rsbeq r9, r9, sl, ror ip │ │ │ │ - strhteq r3, [sl], #-42 @ 0xffffffd6 │ │ │ │ - rsbeq r9, r9, r0, ror #24 │ │ │ │ - rsbeq r3, sl, r0, lsr #5 │ │ │ │ - rsbeq r9, r9, r6, asr #24 │ │ │ │ + rsbeq r3, sl, r2, asr #18 │ │ │ │ + mlseq sl, ip, r8, r3 │ │ │ │ + rsbeq sl, r9, r2, asr #4 │ │ │ │ + rsbeq r3, sl, ip, ror r8 │ │ │ │ + ldrdeq r3, [sl], #-126 @ 0xffffff82 @ │ │ │ │ + rsbeq r3, sl, sl, lsr r7 │ │ │ │ + ldrdeq sl, [r9], #-14 @ │ │ │ │ + rsbeq r3, sl, r8, lsl r7 │ │ │ │ + strhteq sl, [r9], #-14 │ │ │ │ + rsbeq r3, sl, ip, lsl #14 │ │ │ │ + rsbeq sp, r9, r4, lsl #17 │ │ │ │ + rsbeq r3, sl, r0, lsr #12 │ │ │ │ + mlseq sl, r8, r4, r3 │ │ │ │ + rsbeq r9, r9, r0, asr #28 │ │ │ │ + mlseq sl, r2, r4, r3 │ │ │ │ + strdeq r3, [sl], #-62 @ 0xffffffc2 @ │ │ │ │ + mlseq sl, ip, r3, r3 │ │ │ │ + rsbeq r9, r9, r2, asr #26 │ │ │ │ + rsbeq r3, sl, lr, ror r3 │ │ │ │ + rsbeq r9, r9, r4, lsr #26 │ │ │ │ + rsbeq r3, sl, r0, ror #6 │ │ │ │ + rsbeq r9, r9, r6, lsl #26 │ │ │ │ + rsbeq r3, sl, r6, asr #6 │ │ │ │ + rsbeq r9, r9, ip, ror #25 │ │ │ │ + rsbeq r3, sl, r6, lsr #6 │ │ │ │ + rsbeq r3, sl, r4, ror r3 │ │ │ │ + rsbeq r3, sl, r0, lsl r3 │ │ │ │ + strhteq r9, [r9], #-198 @ 0xffffff3a │ │ │ │ + strdeq r3, [sl], #-38 @ 0xffffffda @ │ │ │ │ + mlseq r9, ip, ip, r9 │ │ │ │ + ldrdeq r3, [sl], #-44 @ 0xffffffd4 @ │ │ │ │ + rsbeq r9, r9, r2, lsl #25 │ │ │ │ + rsbeq r3, sl, r2, asr #5 │ │ │ │ + rsbeq r9, r9, r8, ror #24 │ │ │ │ + rsbeq r3, sl, r8, lsr #5 │ │ │ │ + rsbeq r9, r9, lr, asr #24 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00c0f8cc │ │ │ │ addlt r4, r7, r6, asr #24 │ │ │ │ @ instruction: 0xf1b34946 │ │ │ │ ldrbtmi r0, [ip], #-3072 @ 0xfffff400 │ │ │ │ @@ -320839,23 +320839,23 @@ │ │ │ │ stc2 6, cr15, [r6], {203} @ 0xcb │ │ │ │ strtmi r4, [r1], -sp, lsl #16 │ │ │ │ @ instruction: 0xf6cb4478 │ │ │ │ ldr pc, [pc, r1, asr #26]! │ │ │ │ stmib ip, {r0, r2, r6, r7, r9, sl, ip, sp, lr, pc}^ │ │ │ │ rsbseq r2, r5, sl, lsl #15 │ │ │ │ @ instruction: 0x000011b8 │ │ │ │ - rsbeq r3, sl, r2, asr #2 │ │ │ │ - rsbeq r9, r9, sl, ror #21 │ │ │ │ - rsbeq r3, sl, sl, lsr #2 │ │ │ │ - ldrdeq r9, [r9], #-162 @ 0xffffff5e @ │ │ │ │ + rsbeq r3, sl, sl, asr #2 │ │ │ │ + strdeq r9, [r9], #-162 @ 0xffffff5e @ │ │ │ │ + rsbeq r3, sl, r2, lsr r1 │ │ │ │ + ldrdeq r9, [r9], #-170 @ 0xffffff56 @ │ │ │ │ rsbseq r2, r5, r0, ror #13 │ │ │ │ - rsbeq r3, sl, r0, ror #1 │ │ │ │ - rsbeq r9, r9, r8, lsl #21 │ │ │ │ - rsbeq r3, sl, r4, asr #1 │ │ │ │ - rsbeq r9, r9, ip, ror #20 │ │ │ │ + rsbeq r3, sl, r8, ror #1 │ │ │ │ + mlseq r9, r0, sl, r9 │ │ │ │ + rsbeq r3, sl, ip, asr #1 │ │ │ │ + rsbeq r9, r9, r4, ror sl │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ blhi 207884 │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00c0f8cc │ │ │ │ smlabbcs r4, r5, r0, fp │ │ │ │ @ instruction: 0xf8dd1e1e │ │ │ │ @@ -320907,15 +320907,15 @@ │ │ │ │ blls 230458 │ │ │ │ stmdbeq r1, {r0, r3, r8, ip, sp, lr, pc} │ │ │ │ strbmi r3, [fp, #-1028] @ 0xfffffbfc │ │ │ │ @ instruction: 0xf8dbd1b8 │ │ │ │ stcls 0, cr3, [r2], {-0} │ │ │ │ mvnle r2, r5, lsl #22 │ │ │ │ svclt 0x0000e7d7 │ │ │ │ - rsbeq r3, sl, r0, asr r0 │ │ │ │ + rsbeq r3, sl, r8, asr r0 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ blhi 207974 │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00c8f8cc │ │ │ │ strcs fp, [r4, #-131] @ 0xffffff7d │ │ │ │ strvs lr, [pc], #-2525 @ 14c4d0 │ │ │ │ @@ -321141,15 +321141,15 @@ │ │ │ │ @ instruction: 0x46304a9f │ │ │ │ ldrbtmi r9, [sl], #-2314 @ 0xfffff6f6 │ │ │ │ @ instruction: 0xf8b6f3c5 │ │ │ │ stmdacs r1, {r2, r9, sl, lr} │ │ │ │ ldmmi ip, {r1, r2, r3, ip, lr, pc} │ │ │ │ msrmi (UNDEF: 103), r0 │ │ │ │ andcc r4, ip, r8, ror r4 │ │ │ │ - blx 88a388 │ │ │ │ + blx 88a388 │ │ │ │ @ instruction: 0x46214899 │ │ │ │ @ instruction: 0xf6cb4478 │ │ │ │ usat pc, #17, r7, asr #21 @ │ │ │ │ svc 0x0062f6c4 │ │ │ │ @ instruction: 0x46304a96 │ │ │ │ ldrbtmi r9, [sl], #-2314 @ 0xfffff6f6 │ │ │ │ @ instruction: 0xffd4f3c4 │ │ │ │ @@ -321251,88 +321251,88 @@ │ │ │ │ andcc r4, ip, r8, ror r4 │ │ │ │ @ instruction: 0xf94cf6cb │ │ │ │ strtmi r4, [r1], -sp, asr #16 │ │ │ │ @ instruction: 0xf6cb4478 │ │ │ │ strt pc, [r1], -r7, lsl #20 │ │ │ │ rsbseq r2, r5, r2, ror r4 │ │ │ │ @ instruction: 0x000011b8 │ │ │ │ - rsbeq r2, sl, ip, lsr #29 │ │ │ │ + strhteq r2, [sl], #-228 @ 0xffffff1c │ │ │ │ @ instruction: 0xfffffdef │ │ │ │ @ instruction: 0xfffffed7 │ │ │ │ @ instruction: 0xffffe4a9 │ │ │ │ @ instruction: 0xffffda47 │ │ │ │ - rsbeq r2, sl, ip, lsl #30 │ │ │ │ - mlseq sl, sl, pc, r2 @ │ │ │ │ + rsbeq r2, sl, r4, lsl pc │ │ │ │ + rsbeq r2, sl, r2, lsr #31 │ │ │ │ andeq r0, r0, r9, ror #18 │ │ │ │ andeq r0, r0, pc, lsl #10 │ │ │ │ - rsbeq r2, sl, sl, lsl #28 │ │ │ │ - strhteq r9, [r9], #-114 @ 0xffffff8e │ │ │ │ + rsbeq r2, sl, r2, lsl lr │ │ │ │ + strhteq r9, [r9], #-122 @ 0xffffff86 │ │ │ │ rsbseq r2, r5, r0, asr #7 │ │ │ │ - ldrdeq r2, [sl], #-214 @ 0xffffff2a @ │ │ │ │ - rsbeq r9, r9, lr, ror r7 │ │ │ │ + ldrdeq r2, [sl], #-222 @ 0xffffff22 @ │ │ │ │ + rsbeq r9, r9, r6, lsl #15 │ │ │ │ @ instruction: 0xffffe599 │ │ │ │ @ instruction: 0xffffd78b │ │ │ │ - mlseq sl, r8, sp, r2 │ │ │ │ - rsbeq r9, r9, r0, asr #14 │ │ │ │ - rsbeq r2, sl, lr, ror sp │ │ │ │ - rsbeq r9, r9, r6, lsr #14 │ │ │ │ + rsbeq r2, sl, r0, lsr #27 │ │ │ │ + rsbeq r9, r9, r8, asr #14 │ │ │ │ + rsbeq r2, sl, r6, lsl #27 │ │ │ │ + rsbeq r9, r9, lr, lsr #14 │ │ │ │ @ instruction: 0xffffd7b9 │ │ │ │ @ instruction: 0xffffc5af │ │ │ │ - rsbeq r2, sl, r0, asr #26 │ │ │ │ - rsbeq r9, r9, r8, ror #13 │ │ │ │ - rsbeq r2, sl, r6, lsr #26 │ │ │ │ - rsbeq r9, r9, lr, asr #13 │ │ │ │ + rsbeq r2, sl, r8, asr #26 │ │ │ │ + strdeq r9, [r9], #-96 @ 0xffffffa0 @ │ │ │ │ + rsbeq r2, sl, lr, lsr #26 │ │ │ │ + ldrdeq r9, [r9], #-102 @ 0xffffff9a @ │ │ │ │ @ instruction: 0xffffc5dd │ │ │ │ - strdeq r2, [sl], #-202 @ 0xffffff36 @ │ │ │ │ - rsbeq r9, r9, r2, lsr #13 │ │ │ │ + rsbeq r2, sl, r2, lsl #26 │ │ │ │ + rsbeq r9, r9, sl, lsr #13 │ │ │ │ strdeq r0, [r0], -r9 │ │ │ │ - rsbeq r2, sl, lr, asr #25 │ │ │ │ - rsbeq r9, r9, r6, ror r6 │ │ │ │ - strhteq r2, [sl], #-192 @ 0xffffff40 │ │ │ │ - rsbeq r9, r9, r6, asr r6 │ │ │ │ + ldrdeq r2, [sl], #-198 @ 0xffffff3a @ │ │ │ │ + rsbeq r9, r9, lr, ror r6 │ │ │ │ + strhteq r2, [sl], #-200 @ 0xffffff38 │ │ │ │ + rsbeq r9, r9, lr, asr r6 │ │ │ │ @ instruction: 0xffffee6f │ │ │ │ - rsbeq r2, sl, ip, ror ip │ │ │ │ - rsbeq r9, r9, r4, lsr #12 │ │ │ │ + rsbeq r2, sl, r4, lsl #25 │ │ │ │ + rsbeq r9, r9, ip, lsr #12 │ │ │ │ @ instruction: 0xffffd52f │ │ │ │ - rsbeq r2, sl, r0, asr ip │ │ │ │ - strdeq r9, [r9], #-88 @ 0xffffffa8 @ │ │ │ │ + rsbeq r2, sl, r8, asr ip │ │ │ │ + rsbeq r9, r9, r0, lsl #12 │ │ │ │ @ instruction: 0xffffef71 │ │ │ │ - rsbeq r2, sl, ip, lsl ip │ │ │ │ - rsbeq r9, r9, r4, asr #11 │ │ │ │ + rsbeq r2, sl, r4, lsr #24 │ │ │ │ + rsbeq r9, r9, ip, asr #11 │ │ │ │ @ instruction: 0xffffd0b3 │ │ │ │ - strdeq r2, [sl], #-176 @ 0xffffff50 @ │ │ │ │ - mlseq r9, r8, r5, r9 │ │ │ │ + strdeq r2, [sl], #-184 @ 0xffffff48 @ │ │ │ │ + rsbeq r9, r9, r0, lsr #11 │ │ │ │ @ instruction: 0xfffff9f7 │ │ │ │ - rsbeq r2, sl, r0, asr #23 │ │ │ │ - rsbeq r9, r9, r8, ror #10 │ │ │ │ + rsbeq r2, sl, r8, asr #23 │ │ │ │ + rsbeq r9, r9, r0, ror r5 │ │ │ │ @ instruction: 0xffffe019 │ │ │ │ @ instruction: 0xffffe50f │ │ │ │ - rsbeq r2, sl, r4, lsl #23 │ │ │ │ - rsbeq r9, r9, ip, lsr #10 │ │ │ │ + rsbeq r2, sl, ip, lsl #23 │ │ │ │ + rsbeq r9, r9, r4, lsr r5 │ │ │ │ @ instruction: 0xffffcc1f │ │ │ │ - rsbeq r2, sl, r8, asr fp │ │ │ │ - rsbeq r9, r9, r0, lsl #10 │ │ │ │ + rsbeq r2, sl, r0, ror #22 │ │ │ │ + rsbeq r9, r9, r8, lsl #10 │ │ │ │ @ instruction: 0xffffc467 │ │ │ │ - rsbeq r2, sl, ip, lsr #22 │ │ │ │ - ldrdeq r9, [r9], #-68 @ 0xffffffbc @ │ │ │ │ + rsbeq r2, sl, r4, lsr fp │ │ │ │ + ldrdeq r9, [r9], #-76 @ 0xffffffb4 @ │ │ │ │ @ instruction: 0xffffc3f3 │ │ │ │ - rsbeq r2, sl, r0, lsl #22 │ │ │ │ - rsbeq r9, r9, r8, lsr #9 │ │ │ │ - rsbeq r2, sl, r2, ror #23 │ │ │ │ - rsbeq r2, sl, r0, lsr #24 │ │ │ │ - rsbeq r2, sl, r8, asr #21 │ │ │ │ - rsbeq r9, r9, r0, ror r4 │ │ │ │ - rsbeq r2, sl, lr, lsl #24 │ │ │ │ - rsbeq r2, sl, r4, ror #24 │ │ │ │ - mlseq sl, r0, sl, r2 │ │ │ │ - rsbeq r9, r9, r8, lsr r4 │ │ │ │ - rsbeq r2, sl, sl, asr #24 │ │ │ │ - ldrdeq r4, [r9], #-208 @ 0xffffff30 @ │ │ │ │ - rsbeq r2, sl, r0, asr sl │ │ │ │ - strdeq r9, [r9], #-56 @ 0xffffffc8 @ │ │ │ │ + rsbeq r2, sl, r8, lsl #22 │ │ │ │ + strhteq r9, [r9], #-64 @ 0xffffffc0 │ │ │ │ + rsbeq r2, sl, sl, ror #23 │ │ │ │ + rsbeq r2, sl, r8, lsr #24 │ │ │ │ + ldrdeq r2, [sl], #-160 @ 0xffffff60 @ │ │ │ │ + rsbeq r9, r9, r8, ror r4 │ │ │ │ + rsbeq r2, sl, r6, lsl ip │ │ │ │ + rsbeq r2, sl, ip, ror #24 │ │ │ │ + mlseq sl, r8, sl, r2 │ │ │ │ + rsbeq r9, r9, r0, asr #8 │ │ │ │ + rsbeq r2, sl, r2, asr ip │ │ │ │ + ldrdeq r4, [r9], #-216 @ 0xffffff28 @ │ │ │ │ + rsbeq r2, sl, r8, asr sl │ │ │ │ + rsbeq r9, r9, r0, lsl #8 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ bl feca3d40 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ssub8mi r0, r4, r0 │ │ │ │ @ instruction: 0xf7ffb082 │ │ │ │ stmdacs r1, {r0, r1, r3, r4, r8, sl, fp, ip, sp, lr, pc} │ │ │ │ svclt 0x00084603 │ │ │ │ @@ -321343,16 +321343,16 @@ │ │ │ │ ldrbtmi r4, [r8], #-2054 @ 0xfffff7fa │ │ │ │ @ instruction: 0xf6cb300c │ │ │ │ stmdami r5, {r0, r1, r4, r7, fp, ip, sp, lr, pc} │ │ │ │ ldrbtmi r9, [r8], #-2305 @ 0xfffff6ff │ │ │ │ @ instruction: 0xf94ef6cb │ │ │ │ ldrmi r9, [r8], -r1, lsl #22 │ │ │ │ ldclt 0, cr11, [r0, #-8] │ │ │ │ - ldrdeq r2, [sl], #-142 @ 0xffffff72 @ │ │ │ │ - rsbeq r9, r9, r6, lsl #5 │ │ │ │ + rsbeq r2, sl, r6, ror #17 │ │ │ │ + rsbeq r9, r9, lr, lsl #5 │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl feca3d90 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addslt r0, r1, r8, lsr #31 │ │ │ │ stmdbmi r0, {r1, r2, r3, r9, sl, lr}^ │ │ │ │ bmi 115e3fc │ │ │ │ ldrbtmi r4, [r9], #-1541 @ 0xfffff9fb │ │ │ │ @@ -321386,15 +321386,15 @@ │ │ │ │ blls 7f4080 │ │ │ │ ldcls 5, cr9, [r9, #-12] │ │ │ │ strmi r9, [fp], -r2, lsl #6 │ │ │ │ strmi lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ vmvn.i32 d20, #-1056964608 @ 0xc1000000 │ │ │ │ strmi pc, [r4], -r9, lsl #31 │ │ │ │ tstle ip, r1, lsl #16 │ │ │ │ - blmi 85f4a8 │ │ │ │ + blmi 85f4a8 │ │ │ │ ldmpl r3, {r1, r3, r4, r5, r6, sl, lr}^ │ │ │ │ blls 526ca0 │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ @ instruction: 0xd12a0300 │ │ │ │ andslt r4, r1, r0, lsr #12 │ │ │ │ ldmdami r9, {r4, r5, r6, r7, r8, sl, fp, ip, sp, pc} │ │ │ │ @ instruction: 0x41bef640 │ │ │ │ @@ -321416,22 +321416,22 @@ │ │ │ │ @ instruction: 0xf804f6cb │ │ │ │ ldrbtmi r4, [r8], #-2060 @ 0xfffff7f4 │ │ │ │ @ instruction: 0xf8c0f6cb │ │ │ │ @ instruction: 0xf6c4e7ca │ │ │ │ svclt 0x0000ed4c │ │ │ │ rsbseq r1, r5, lr, ror #28 │ │ │ │ @ instruction: 0x000011b8 │ │ │ │ - rsbeq r2, sl, r8, ror #19 │ │ │ │ + strdeq r2, [sl], #-144 @ 0xffffff70 @ │ │ │ │ rsbseq r1, r5, r0, ror #27 │ │ │ │ - strdeq r2, [sl], #-120 @ 0xffffff88 @ │ │ │ │ - rsbeq r9, r9, r0, lsr #3 │ │ │ │ - ldrdeq r2, [sl], #-126 @ 0xffffff82 @ │ │ │ │ - rsbeq r9, r9, r6, lsl #3 │ │ │ │ - rsbeq r2, sl, r0, asr #15 │ │ │ │ - rsbeq r2, sl, r6, ror #19 │ │ │ │ + rsbeq r2, sl, r0, lsl #16 │ │ │ │ + rsbeq r9, r9, r8, lsr #3 │ │ │ │ + rsbeq r2, sl, r6, ror #15 │ │ │ │ + rsbeq r9, r9, lr, lsl #3 │ │ │ │ + rsbeq r2, sl, r8, asr #15 │ │ │ │ + rsbeq r2, sl, lr, ror #19 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x0080f8cc │ │ │ │ @ instruction: 0x461cb097 │ │ │ │ pkhbtmi r4, fp, ip, lsl #23 │ │ │ │ pkhbtmi r4, r2, ip, lsl #19 │ │ │ │ @@ -321587,30 +321587,30 @@ │ │ │ │ cdp2 6, 10, cr15, cr14, cr10, {6} │ │ │ │ @ instruction: 0xf04f4814 │ │ │ │ ldrbtmi r3, [r8], #-511 @ 0xfffffe01 │ │ │ │ @ instruction: 0xff68f6ca │ │ │ │ @ instruction: 0xf6c4e7ef │ │ │ │ svclt 0x0000ebf4 │ │ │ │ @ instruction: 0x000011b8 │ │ │ │ - rsbeq pc, r9, r0, asr #10 │ │ │ │ + rsbeq pc, r9, r8, asr #10 │ │ │ │ rsbseq r1, r5, r6, lsr #26 │ │ │ │ - rsbeq r2, sl, r8, asr r7 │ │ │ │ - mlseq sl, r0, r6, r2 │ │ │ │ + rsbeq r2, sl, r0, ror #14 │ │ │ │ + mlseq sl, r8, r6, r2 │ │ │ │ ldrsbteq r1, [r5], #-186 @ 0xffffff46 │ │ │ │ - rsbeq r2, sl, r2, asr #11 │ │ │ │ - rsbeq r2, sl, ip, ror r5 │ │ │ │ - rsbeq r8, r9, r4, lsr #30 │ │ │ │ - rsbeq r2, sl, r2, ror #10 │ │ │ │ - rsbeq r8, r9, sl, lsl #30 │ │ │ │ - rsbeq r2, sl, sl, asr #10 │ │ │ │ - strdeq r8, [r9], #-226 @ 0xffffff1e @ │ │ │ │ - rsbeq r2, sl, r2, lsr r5 │ │ │ │ - ldrdeq r8, [r9], #-232 @ 0xffffff18 @ │ │ │ │ - rsbeq r2, sl, r4, lsl r5 │ │ │ │ - strhteq r8, [r9], #-234 @ 0xffffff16 │ │ │ │ + rsbeq r2, sl, sl, asr #11 │ │ │ │ + rsbeq r2, sl, r4, lsl #11 │ │ │ │ + rsbeq r8, r9, ip, lsr #30 │ │ │ │ + rsbeq r2, sl, sl, ror #10 │ │ │ │ + rsbeq r8, r9, r2, lsl pc │ │ │ │ + rsbeq r2, sl, r2, asr r5 │ │ │ │ + strdeq r8, [r9], #-234 @ 0xffffff16 @ │ │ │ │ + rsbeq r2, sl, sl, lsr r5 │ │ │ │ + rsbeq r8, r9, r0, ror #29 │ │ │ │ + rsbeq r2, sl, ip, lsl r5 │ │ │ │ + rsbeq r8, r9, r2, asr #29 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x0088f8cc │ │ │ │ stclmi 0, cr11, [r4], #-596 @ 0xfffffdac │ │ │ │ stmdami r4!, {r0, r1, r2, r9, sl, lr}^ │ │ │ │ @ instruction: 0x469b447c │ │ │ │ @@ -321710,23 +321710,23 @@ │ │ │ │ ldrbtmi r3, [r8], #-511 @ 0xfffffe01 │ │ │ │ cdp2 6, 7, cr15, cr6, cr10, {6} │ │ │ │ mvnscc pc, #79 @ 0x4f │ │ │ │ @ instruction: 0xf6c4e795 │ │ │ │ svclt 0x0000eb00 │ │ │ │ rsbseq r1, r5, r8, ror #20 │ │ │ │ @ instruction: 0x000011b8 │ │ │ │ - rsbeq r2, sl, lr, ror #8 │ │ │ │ - rsbeq r2, sl, r2, lsl r4 │ │ │ │ + rsbeq r2, sl, r6, ror r4 │ │ │ │ + rsbeq r2, sl, sl, lsl r4 │ │ │ │ ldrhteq r1, [r5], #-146 @ 0xffffff6e │ │ │ │ - rsbeq r2, sl, r0, ror r3 │ │ │ │ - rsbeq r8, r9, r8, lsl sp │ │ │ │ - rsbeq r2, sl, r2, asr r3 │ │ │ │ - strdeq r8, [r9], #-202 @ 0xffffff36 @ │ │ │ │ - rsbeq r2, sl, r0, lsr r3 │ │ │ │ - ldrdeq r8, [r9], #-198 @ 0xffffff3a @ │ │ │ │ + rsbeq r2, sl, r8, ror r3 │ │ │ │ + rsbeq r8, r9, r0, lsr #26 │ │ │ │ + rsbeq r2, sl, sl, asr r3 │ │ │ │ + rsbeq r8, r9, r2, lsl #26 │ │ │ │ + rsbeq r2, sl, r8, lsr r3 │ │ │ │ + ldrdeq r8, [r9], #-206 @ 0xffffff32 @ │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x0060f8cc │ │ │ │ pkhbtmi fp, r0, pc, lsl #1 @ │ │ │ │ streq pc, [r8, #-2271]! @ 0xfffff721 │ │ │ │ @ instruction: 0xf8dfad17 │ │ │ │ @@ -322057,59 +322057,59 @@ │ │ │ │ mvnscc pc, pc, asr #32 │ │ │ │ @ instruction: 0xf6ca4478 │ │ │ │ @ instruction: 0xe749fbbf │ │ │ │ stmda sl, {r2, r6, r7, r9, sl, ip, sp, lr, pc}^ │ │ │ │ ssat r9, #25, r2, lsl #30 │ │ │ │ rsbseq r1, r5, lr, lsl #17 │ │ │ │ @ instruction: 0x000011b8 │ │ │ │ - rsbeq r2, sl, sl, ror #9 │ │ │ │ - mlseq sl, r0, r2, r2 │ │ │ │ - rsbeq r2, sl, ip, lsl #3 │ │ │ │ - rsbeq r2, sl, r8, ror #7 │ │ │ │ + strdeq r2, [sl], #-66 @ 0xffffffbe @ │ │ │ │ + mlseq sl, r8, r2, r2 │ │ │ │ + mlseq sl, r4, r1, r2 │ │ │ │ + strdeq r2, [sl], #-48 @ 0xffffffd0 @ │ │ │ │ rsbseq r1, r5, ip, lsr r7 │ │ │ │ - rsbeq r2, sl, r0, asr r1 │ │ │ │ - strdeq r8, [r9], #-168 @ 0xffffff58 @ │ │ │ │ rsbeq r2, sl, r8, asr r1 │ │ │ │ - rsbeq r2, sl, ip, lsl #1 │ │ │ │ - rsbeq r8, r9, r4, lsr sl │ │ │ │ - rsbeq r2, sl, sl, rrx │ │ │ │ - rsbeq r2, sl, sl, asr r3 │ │ │ │ - rsbeq r2, sl, r8, asr #32 │ │ │ │ - rsbeq r2, sl, sl, lsl #7 │ │ │ │ - rsbeq r2, sl, r8, asr #32 │ │ │ │ - rsbeq r2, sl, r0 │ │ │ │ - rsbeq r2, sl, sl, lsl r3 │ │ │ │ - rsbeq r1, sl, r0, ror #31 │ │ │ │ - rsbeq r8, r9, r8, lsl #19 │ │ │ │ - rsbeq r1, sl, r0, lsr #31 │ │ │ │ - rsbeq r2, sl, r2, lsr r2 │ │ │ │ - rsbeq r1, sl, sl, ror pc │ │ │ │ - rsbeq r8, r9, r2, lsr #18 │ │ │ │ - rsbeq r1, sl, r6, asr #30 │ │ │ │ - rsbeq r8, r9, lr, ror #17 │ │ │ │ - rsbeq r1, sl, ip, lsr #30 │ │ │ │ - ldrdeq r8, [r9], #-130 @ 0xffffff7e @ │ │ │ │ - rsbeq r1, sl, ip, lsl #30 │ │ │ │ - strhteq r8, [r9], #-130 @ 0xffffff7e │ │ │ │ - rsbeq r1, sl, r6, ror #29 │ │ │ │ - rsbeq r8, r9, lr, lsl #17 │ │ │ │ - rsbeq r1, sl, r8, asr #29 │ │ │ │ - rsbeq r2, sl, lr, ror r1 │ │ │ │ - rsbeq r1, sl, r8, lsr #29 │ │ │ │ - rsbeq r8, r9, r0, asr r8 │ │ │ │ - rsbeq r1, sl, r8, lsl #29 │ │ │ │ - rsbeq r2, sl, r2, ror #2 │ │ │ │ - rsbeq r1, sl, r0, ror #28 │ │ │ │ - rsbeq r2, sl, r6, ror #3 │ │ │ │ - rsbeq r1, sl, sl, lsl #28 │ │ │ │ - strhteq r8, [r9], #-120 @ 0xffffff88 │ │ │ │ - ldrdeq r1, [sl], #-220 @ 0xffffff24 @ │ │ │ │ - rsbeq r8, r9, r2, lsl #15 │ │ │ │ - rsbeq r1, sl, r2, asr #27 │ │ │ │ - rsbeq r8, r9, r8, ror #14 │ │ │ │ + rsbeq r8, r9, r0, lsl #22 │ │ │ │ + rsbeq r2, sl, r0, ror #2 │ │ │ │ + mlseq sl, r4, r0, r2 │ │ │ │ + rsbeq r8, r9, ip, lsr sl │ │ │ │ + rsbeq r2, sl, r2, ror r0 │ │ │ │ + rsbeq r2, sl, r2, ror #6 │ │ │ │ + rsbeq r2, sl, r0, asr r0 │ │ │ │ + mlseq sl, r2, r3, r2 │ │ │ │ + rsbeq r2, sl, r0, asr r0 │ │ │ │ + rsbeq r2, sl, r8 │ │ │ │ + rsbeq r2, sl, r2, lsr #6 │ │ │ │ + rsbeq r1, sl, r8, ror #31 │ │ │ │ + mlseq r9, r0, r9, r8 │ │ │ │ + rsbeq r1, sl, r8, lsr #31 │ │ │ │ + rsbeq r2, sl, sl, lsr r2 │ │ │ │ + rsbeq r1, sl, r2, lsl #31 │ │ │ │ + rsbeq r8, r9, sl, lsr #18 │ │ │ │ + rsbeq r1, sl, lr, asr #30 │ │ │ │ + strdeq r8, [r9], #-134 @ 0xffffff7a @ │ │ │ │ + rsbeq r1, sl, r4, lsr pc │ │ │ │ + ldrdeq r8, [r9], #-138 @ 0xffffff76 @ │ │ │ │ + rsbeq r1, sl, r4, lsl pc │ │ │ │ + strhteq r8, [r9], #-138 @ 0xffffff76 │ │ │ │ + rsbeq r1, sl, lr, ror #29 │ │ │ │ + mlseq r9, r6, r8, r8 │ │ │ │ + ldrdeq r1, [sl], #-224 @ 0xffffff20 @ │ │ │ │ + rsbeq r2, sl, r6, lsl #3 │ │ │ │ + strhteq r1, [sl], #-224 @ 0xffffff20 │ │ │ │ + rsbeq r8, r9, r8, asr r8 │ │ │ │ + mlseq sl, r0, lr, r1 │ │ │ │ + rsbeq r2, sl, sl, ror #2 │ │ │ │ + rsbeq r1, sl, r8, ror #28 │ │ │ │ + rsbeq r2, sl, lr, ror #3 │ │ │ │ + rsbeq r1, sl, r2, lsl lr │ │ │ │ + rsbeq r8, r9, r0, asr #15 │ │ │ │ + rsbeq r1, sl, r4, ror #27 │ │ │ │ + rsbeq r8, r9, sl, lsl #15 │ │ │ │ + rsbeq r1, sl, sl, asr #27 │ │ │ │ + rsbeq r8, r9, r0, ror r7 │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl feca4964 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addslt r0, r1, r8, lsr #31 │ │ │ │ stmdbmi r0, {r1, r2, r3, r9, sl, lr}^ │ │ │ │ bmi 115efd0 │ │ │ │ ldrbtmi r4, [r9], #-1541 @ 0xfffff9fb │ │ │ │ @@ -322173,24 +322173,24 @@ │ │ │ │ @ instruction: 0xf6ca300c │ │ │ │ stmdami lr, {r0, r3, r4, r9, fp, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf6ca4478 │ │ │ │ @ instruction: 0xe7d7fad5 │ │ │ │ svc 0x0060f6c3 │ │ │ │ @ instruction: 0x0075129a │ │ │ │ @ instruction: 0x000011b8 │ │ │ │ - rsbeq r1, sl, r4, lsl lr │ │ │ │ + rsbeq r1, sl, ip, lsl lr │ │ │ │ rsbseq r1, r5, r2, lsr #4 │ │ │ │ - rsbeq r1, sl, sl, lsr ip │ │ │ │ - rsbeq r8, r9, r2, ror #11 │ │ │ │ - rsbeq r1, sl, r2, lsr #24 │ │ │ │ - rsbeq r8, r9, sl, asr #11 │ │ │ │ - rsbeq r1, sl, r8, lsl #24 │ │ │ │ - strhteq r8, [r9], #-80 @ 0xffffffb0 │ │ │ │ - rsbeq r1, sl, sl, ror #23 │ │ │ │ - rsbeq r1, sl, r0, lsl lr │ │ │ │ + rsbeq r1, sl, r2, asr #24 │ │ │ │ + rsbeq r8, r9, sl, ror #11 │ │ │ │ + rsbeq r1, sl, sl, lsr #24 │ │ │ │ + ldrdeq r8, [r9], #-82 @ 0xffffffae @ │ │ │ │ + rsbeq r1, sl, r0, lsl ip │ │ │ │ + strhteq r8, [r9], #-88 @ 0xffffffa8 │ │ │ │ + strdeq r1, [sl], #-178 @ 0xffffff4e @ │ │ │ │ + rsbeq r1, sl, r8, lsl lr │ │ │ │ andeq r0, r0, r0 │ │ │ │ stmdbvs sl, {r0, r1, r8, fp, sp, lr} │ │ │ │ ldmibvs r1, {r3, r4, r7, r8, fp, sp, lr} │ │ │ │ ldrdeq pc, [r8, -r0]! │ │ │ │ ldrdne pc, [r8, -r1]! │ │ │ │ blle 71e2d8 │ │ │ │ andcs sp, r1, r1 │ │ │ │ @@ -322255,20 +322255,20 @@ │ │ │ │ stmdami sl, {r0, r3, r4, r6, r7, ip, lr, pc} │ │ │ │ orrsne pc, sp, r0, asr #4 │ │ │ │ andcc r4, ip, r8, ror r4 │ │ │ │ @ instruction: 0xf970f6ca │ │ │ │ strtmi r4, [r1], -r7, lsl #16 │ │ │ │ @ instruction: 0xf6ca4478 │ │ │ │ strb pc, [ip, fp, lsr #20] @ │ │ │ │ - rsbeq r1, sl, r8, lsr #29 │ │ │ │ - rsbeq r8, r9, r4, lsr #9 │ │ │ │ - rsbeq r1, sl, r6, ror lr │ │ │ │ - rsbeq r8, r9, r2, ror r4 │ │ │ │ - rsbeq r1, sl, r4, asr #28 │ │ │ │ - rsbeq r8, r9, r0, asr #8 │ │ │ │ + strhteq r1, [sl], #-224 @ 0xffffff20 │ │ │ │ + rsbeq r8, r9, ip, lsr #9 │ │ │ │ + rsbeq r1, sl, lr, ror lr │ │ │ │ + rsbeq r8, r9, sl, ror r4 │ │ │ │ + rsbeq r1, sl, ip, asr #28 │ │ │ │ + rsbeq r8, r9, r8, asr #8 │ │ │ │ svcmi 0x00f8e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d8f8cc │ │ │ │ ldrdge pc, [r8], -sp @ │ │ │ │ @ instruction: 0xf1b32400 │ │ │ │ @ instruction: 0xf8ca0900 │ │ │ │ @@ -322332,23 +322332,23 @@ │ │ │ │ @ instruction: 0x11b5f240 │ │ │ │ stmdaeq sl, {r0, r1, r2, r3, r5, r6, ip, sp, lr, pc} │ │ │ │ andcc r4, ip, r8, ror r4 │ │ │ │ @ instruction: 0xf8d6f6ca │ │ │ │ ldrbtmi r4, [r8], #-2058 @ 0xfffff7f6 │ │ │ │ @ instruction: 0xf992f6ca │ │ │ │ svclt 0x0000e7c7 │ │ │ │ - ldrdeq r9, [sp], #-88 @ 0xffffffa8 @ │ │ │ │ - rsbeq r1, sl, r0, lsl #27 │ │ │ │ - rsbeq r8, r9, ip, ror r3 │ │ │ │ - rsbeq r1, sl, r8, ror #26 │ │ │ │ - rsbeq r8, r9, r4, ror #6 │ │ │ │ - rsbeq r1, sl, lr, lsr #26 │ │ │ │ - rsbeq r8, r9, sl, lsr #6 │ │ │ │ - rsbeq r1, sl, r0, lsl sp │ │ │ │ - rsbeq r1, sl, r2, lsr #26 │ │ │ │ + rsbeq r9, sp, r0, ror #11 │ │ │ │ + rsbeq r1, sl, r8, lsl #27 │ │ │ │ + rsbeq r8, r9, r4, lsl #7 │ │ │ │ + rsbeq r1, sl, r0, ror sp │ │ │ │ + rsbeq r8, r9, ip, ror #6 │ │ │ │ + rsbeq r1, sl, r6, lsr sp │ │ │ │ + rsbeq r8, r9, r2, lsr r3 │ │ │ │ + rsbeq r1, sl, r8, lsl sp │ │ │ │ + rsbeq r1, sl, sl, lsr #26 │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r0 │ │ │ │ stc 12, cr5, [sp, #-512]! @ 0xfffffe00 │ │ │ │ bl fecb072c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r7, r8, asr #31 │ │ │ │ cdp 6, 11, cr4, cr0, cr14, {0} │ │ │ │ ldrmi r8, [r7], -r2, asr #22 │ │ │ │ @@ -322494,30 +322494,30 @@ │ │ │ │ ldrbtcc pc, [pc], #79 @ 14dd64 @ │ │ │ │ andcc r4, ip, r8, ror r4 │ │ │ │ @ instruction: 0xff94f6c9 │ │ │ │ @ instruction: 0xf04f4812 │ │ │ │ ldrbtmi r3, [r8], #-511 @ 0xfffffe01 │ │ │ │ @ instruction: 0xf84ef6ca │ │ │ │ svclt 0x0000e760 │ │ │ │ - strdeq r1, [sl], #-192 @ 0xffffff40 @ │ │ │ │ - rsbeq r1, sl, r6, asr #23 │ │ │ │ - rsbeq r8, r9, r2, asr #3 │ │ │ │ - rsbeq r1, sl, lr, asr fp │ │ │ │ - rsbeq r8, r9, sl, asr r1 │ │ │ │ - rsbeq r1, sl, ip, lsr #22 │ │ │ │ - rsbeq r8, r9, r8, lsr #2 │ │ │ │ - rsbeq r1, sl, r4, lsl #22 │ │ │ │ - rsbeq r8, r9, r0, lsl #2 │ │ │ │ - rsbeq r1, sl, sl, ror #21 │ │ │ │ - rsbeq r1, sl, ip, lsl #23 │ │ │ │ - rsbeq r1, sl, sl, asr #21 │ │ │ │ - rsbeq r1, sl, r6, lsr #22 │ │ │ │ - rsbeq r6, r9, lr, ror pc │ │ │ │ - rsbeq r1, sl, ip, lsl #21 │ │ │ │ - rsbeq r8, r9, r6, lsl #1 │ │ │ │ + strdeq r1, [sl], #-200 @ 0xffffff38 @ │ │ │ │ + rsbeq r1, sl, lr, asr #23 │ │ │ │ + rsbeq r8, r9, sl, asr #3 │ │ │ │ + rsbeq r1, sl, r6, ror #22 │ │ │ │ + rsbeq r8, r9, r2, ror #2 │ │ │ │ + rsbeq r1, sl, r4, lsr fp │ │ │ │ + rsbeq r8, r9, r0, lsr r1 │ │ │ │ + rsbeq r1, sl, ip, lsl #22 │ │ │ │ + rsbeq r8, r9, r8, lsl #2 │ │ │ │ + strdeq r1, [sl], #-162 @ 0xffffff5e @ │ │ │ │ + mlseq sl, r4, fp, r1 │ │ │ │ + ldrdeq r1, [sl], #-162 @ 0xffffff5e @ │ │ │ │ + rsbeq r1, sl, lr, lsr #22 │ │ │ │ + rsbeq r6, r9, r6, lsl #31 │ │ │ │ + mlseq sl, r4, sl, r1 │ │ │ │ + rsbeq r8, r9, lr, lsl #1 │ │ │ │ mvnsmi lr, #737280 @ 0xb4000 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d0f8cc │ │ │ │ @ instruction: 0x8010f8d1 │ │ │ │ strmi fp, [sp], -r5, lsl #1 │ │ │ │ smladcs r0, r6, r6, r4 │ │ │ │ @@ -322547,18 +322547,18 @@ │ │ │ │ ldrbtmi r1, [r8], #-265 @ 0xfffffef7 │ │ │ │ @ instruction: 0xf6c9300c │ │ │ │ stmdami r7, {r0, r1, r3, r5, r8, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ ldrbtmi r4, [r8], #-1569 @ 0xfffff9df │ │ │ │ @ instruction: 0xffe6f6c9 │ │ │ │ andlt r4, r5, r0, lsr #12 │ │ │ │ mvnshi lr, #12386304 @ 0xbd0000 │ │ │ │ - strdeq r1, [sl], #-150 @ 0xffffff6a @ │ │ │ │ - strdeq r7, [r9], #-242 @ 0xffffff0e @ │ │ │ │ - strhteq r1, [sl], #-154 @ 0xffffff66 │ │ │ │ - strhteq r7, [r9], #-246 @ 0xffffff0a │ │ │ │ + strdeq r1, [sl], #-158 @ 0xffffff62 @ │ │ │ │ + strdeq r7, [r9], #-250 @ 0xffffff06 @ │ │ │ │ + rsbeq r1, sl, r2, asr #19 │ │ │ │ + strhteq r7, [r9], #-254 @ 0xffffff02 │ │ │ │ mvnsmi lr, #737280 @ 0xb4000 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00a8f8cc │ │ │ │ bmi 12df6cc │ │ │ │ blmi 12df8d8 │ │ │ │ addlt r4, pc, sl, ror r4 @ │ │ │ │ @@ -322628,21 +322628,21 @@ │ │ │ │ stmdami ip, {r0, r2, r3, r7, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ ldrbtmi r4, [r8], #-1569 @ 0xfffff9df │ │ │ │ @ instruction: 0xff48f6c9 │ │ │ │ @ instruction: 0xf6c3e7a1 │ │ │ │ svclt 0x0000ebd4 │ │ │ │ @ instruction: 0x00750b98 │ │ │ │ @ instruction: 0x000011b8 │ │ │ │ - rsbeq r1, sl, r8, lsr r9 │ │ │ │ - rsbeq r7, r9, r4, lsr pc │ │ │ │ + rsbeq r1, sl, r0, asr #18 │ │ │ │ + rsbeq r7, r9, ip, lsr pc │ │ │ │ rsbseq r0, r5, r2, asr #22 │ │ │ │ - rsbeq r1, sl, ip, lsr #17 │ │ │ │ - rsbeq r7, r9, r8, lsr #29 │ │ │ │ - rsbeq r1, sl, lr, ror r8 │ │ │ │ - rsbeq r7, r9, sl, ror lr │ │ │ │ + strhteq r1, [sl], #-132 @ 0xffffff7c │ │ │ │ + strhteq r7, [r9], #-224 @ 0xffffff20 │ │ │ │ + rsbeq r1, sl, r6, lsl #17 │ │ │ │ + rsbeq r7, r9, r2, lsl #29 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl feca51b8 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ stmdavs r3, {r3, r4, r6, r7, r8, r9, sl, fp}^ │ │ │ │ blcc 1189a88 │ │ │ │ @ instruction: 0xf503b087 │ │ │ │ ldc 2, cr6, [r2, #696] @ 0x2b8 │ │ │ │ @@ -322789,28 +322789,28 @@ │ │ │ │ teqppl r1, r0, asr #4 @ p-variant is OBSOLETE │ │ │ │ ldrbtmi r4, [r8], #-2065 @ 0xfffff7ef │ │ │ │ @ instruction: 0xf6c9300c │ │ │ │ ldmdami r0, {r0, r2, r6, r8, sl, fp, ip, sp, lr, pc} │ │ │ │ ldrbtmi r9, [r8], #-2306 @ 0xfffff6fe │ │ │ │ cdp2 6, 0, cr15, cr0, cr9, {6} │ │ │ │ str r9, [r0, -r2, lsl #22]! │ │ │ │ - rsbeq r1, sl, lr, lsr r7 │ │ │ │ - rsbeq r7, r9, sl, lsr sp │ │ │ │ - rsbeq r1, sl, r0, lsl #14 │ │ │ │ - strdeq r7, [r9], #-204 @ 0xffffff34 @ │ │ │ │ - rsbeq r1, sl, r6, ror r6 │ │ │ │ - rsbeq r7, r9, r2, ror ip │ │ │ │ - rsbeq r1, sl, r8, asr #12 │ │ │ │ - rsbeq r7, r9, r4, asr #24 │ │ │ │ - rsbeq r1, sl, sl, lsr #12 │ │ │ │ - rsbeq r7, r9, r6, lsr #24 │ │ │ │ - rsbeq r1, sl, ip, lsl #12 │ │ │ │ - rsbeq r7, r9, r8, lsl #24 │ │ │ │ - rsbeq r1, sl, lr, ror #11 │ │ │ │ - rsbeq r7, r9, sl, ror #23 │ │ │ │ + rsbeq r1, sl, r6, asr #14 │ │ │ │ + rsbeq r7, r9, r2, asr #26 │ │ │ │ + rsbeq r1, sl, r8, lsl #14 │ │ │ │ + rsbeq r7, r9, r4, lsl #26 │ │ │ │ + rsbeq r1, sl, lr, ror r6 │ │ │ │ + rsbeq r7, r9, sl, ror ip │ │ │ │ + rsbeq r1, sl, r0, asr r6 │ │ │ │ + rsbeq r7, r9, ip, asr #24 │ │ │ │ + rsbeq r1, sl, r2, lsr r6 │ │ │ │ + rsbeq r7, r9, lr, lsr #24 │ │ │ │ + rsbeq r1, sl, r4, lsl r6 │ │ │ │ + rsbeq r7, r9, r0, lsl ip │ │ │ │ + strdeq r1, [sl], #-86 @ 0xffffffaa @ │ │ │ │ + strdeq r7, [r9], #-178 @ 0xffffff4e @ │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl feca5458 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ stmdavs r3, {r3, r4, r6, r7, r8, r9, sl, fp}^ │ │ │ │ stmdbvs ip, {r0, r1, r2, r7, ip, sp, pc} │ │ │ │ adcvs pc, lr, #12582912 @ 0xc00000 │ │ │ │ blvc 1898b4 │ │ │ │ @@ -322953,28 +322953,28 @@ │ │ │ │ orrpl pc, r2, r0, asr #4 │ │ │ │ ldrbtmi r4, [r8], #-2065 @ 0xfffff7ef │ │ │ │ @ instruction: 0xf6c9300c │ │ │ │ ldmdami r0, {r0, r2, r3, r4, r5, r6, r7, r8, r9, fp, ip, sp, lr, pc} │ │ │ │ ldrbtmi r9, [r8], #-2306 @ 0xfffff6fe │ │ │ │ ldc2 6, cr15, [r8], #804 @ 0x324 │ │ │ │ str r9, [r0, -r2, lsl #22]! │ │ │ │ - rsbeq r1, sl, lr, lsr #9 │ │ │ │ - rsbeq r7, r9, sl, lsr #21 │ │ │ │ - rsbeq r1, sl, r0, ror r4 │ │ │ │ - rsbeq r7, r9, ip, ror #20 │ │ │ │ - rsbeq r1, sl, r6, ror #7 │ │ │ │ - rsbeq r7, r9, r2, ror #19 │ │ │ │ - strhteq r1, [sl], #-56 @ 0xffffffc8 │ │ │ │ - strhteq r7, [r9], #-148 @ 0xffffff6c │ │ │ │ - mlseq sl, sl, r3, r1 │ │ │ │ - mlseq r9, r6, r9, r7 │ │ │ │ - rsbeq r1, sl, ip, ror r3 │ │ │ │ - rsbeq r7, r9, r8, ror r9 │ │ │ │ - rsbeq r1, sl, lr, asr r3 │ │ │ │ - rsbeq r7, r9, sl, asr r9 │ │ │ │ + strhteq r1, [sl], #-70 @ 0xffffffba │ │ │ │ + strhteq r7, [r9], #-162 @ 0xffffff5e │ │ │ │ + rsbeq r1, sl, r8, ror r4 │ │ │ │ + rsbeq r7, r9, r4, ror sl │ │ │ │ + rsbeq r1, sl, lr, ror #7 │ │ │ │ + rsbeq r7, r9, sl, ror #19 │ │ │ │ + rsbeq r1, sl, r0, asr #7 │ │ │ │ + strhteq r7, [r9], #-156 @ 0xffffff64 │ │ │ │ + rsbeq r1, sl, r2, lsr #7 │ │ │ │ + mlseq r9, lr, r9, r7 │ │ │ │ + rsbeq r1, sl, r4, lsl #7 │ │ │ │ + rsbeq r7, r9, r0, lsl #19 │ │ │ │ + rsbeq r1, sl, r6, ror #6 │ │ │ │ + rsbeq r7, r9, r2, ror #18 │ │ │ │ @ instruction: 0x1c08e9d2 │ │ │ │ stmdbcc r4, {r1, r3, r4, r8, fp, sp, lr} │ │ │ │ tsteq ip, r1, asr sl │ │ │ │ @ instruction: 0xf892d108 │ │ │ │ movwcs r1, #4136 @ 0x1028 │ │ │ │ @ instruction: 0xf0214618 │ │ │ │ @ instruction: 0xf8820101 │ │ │ │ @@ -322996,16 +322996,16 @@ │ │ │ │ ldrbtmi r4, [r8], #-2054 @ 0xfffff7fa │ │ │ │ @ instruction: 0xf6c9300c │ │ │ │ stmdami r5, {r0, r3, r5, r7, r8, r9, fp, ip, sp, lr, pc} │ │ │ │ ldrbtmi r9, [r8], #-2305 @ 0xfffff6ff │ │ │ │ stc2l 6, cr15, [r4], #-804 @ 0xfffffcdc │ │ │ │ ldrmi r9, [r8], -r1, lsl #22 │ │ │ │ stclt 0, cr11, [r0, #-12] │ │ │ │ - strhteq r1, [sl], #-38 @ 0xffffffda │ │ │ │ - strhteq r7, [r9], #-130 @ 0xffffff7e │ │ │ │ + strhteq r1, [sl], #-46 @ 0xffffffd2 │ │ │ │ + strhteq r7, [r9], #-138 @ 0xffffff76 │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl feca5764 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldmdbvs r5, {r5, r6, r7, r8, r9, sl, fp} │ │ │ │ stmdavs r3, {r0, r1, r2, r3, r4, r9, sl, lr}^ │ │ │ │ strmi fp, [r6], -r3, lsl #1 │ │ │ │ adcvs pc, lr, #12582912 @ 0xc00000 │ │ │ │ @@ -323089,24 +323089,24 @@ │ │ │ │ vsri.16 q10, q13, #9 │ │ │ │ @ instruction: 0x4620f851 │ │ │ │ ldcllt 0, cr11, [r0, #12]! │ │ │ │ ldrtmi r4, [r9], -ip, lsl #20 │ │ │ │ ldrbtmi r4, [sl], #-1584 @ 0xfffff9d0 │ │ │ │ @ instruction: 0xf848f3d7 │ │ │ │ svclt 0x0000e77f │ │ │ │ - rsbeq r1, sl, ip, lsr r2 │ │ │ │ - rsbeq r7, r9, r8, lsr r8 │ │ │ │ - strdeq r1, [sl], #-38 @ 0xffffffda @ │ │ │ │ - rsbeq r9, r9, r4, ror #21 │ │ │ │ - mlseq r9, r6, sl, r9 │ │ │ │ - rsbeq r1, sl, r8, ror r1 │ │ │ │ - rsbeq r7, r9, r4, ror r7 │ │ │ │ - rsbeq r9, r9, lr, ror sl │ │ │ │ - rsbeq r9, r9, r0, ror #20 │ │ │ │ - rsbeq r6, r9, lr, asr r6 │ │ │ │ + rsbeq r1, sl, r4, asr #4 │ │ │ │ + rsbeq r7, r9, r0, asr #16 │ │ │ │ + strdeq r1, [sl], #-46 @ 0xffffffd2 @ │ │ │ │ + rsbeq r9, r9, ip, ror #21 │ │ │ │ + mlseq r9, lr, sl, r9 │ │ │ │ + rsbeq r1, sl, r0, lsl #3 │ │ │ │ + rsbeq r7, r9, ip, ror r7 │ │ │ │ + rsbeq r9, r9, r6, lsl #21 │ │ │ │ + rsbeq r9, r9, r8, ror #20 │ │ │ │ + rsbeq r6, r9, r6, ror #12 │ │ │ │ mvnsmi lr, #737280 @ 0xb4000 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d0f8cc │ │ │ │ @ instruction: 0x8010f8d1 │ │ │ │ strmi fp, [sp], -r5, lsl #1 │ │ │ │ @ instruction: 0xf04f4616 │ │ │ │ @@ -323137,18 +323137,18 @@ │ │ │ │ andcc r4, ip, r8, ror r4 │ │ │ │ blx fe58c298 │ │ │ │ strtmi r4, [r1], -r7, lsl #16 │ │ │ │ @ instruction: 0xf6c94478 │ │ │ │ strtmi pc, [r0], -fp, asr #22 │ │ │ │ pop {r0, r2, ip, sp, pc} │ │ │ │ svclt 0x000083f0 │ │ │ │ - rsbeq r1, sl, r0, asr #1 │ │ │ │ - strhteq r7, [r9], #-108 @ 0xffffff94 │ │ │ │ - rsbeq r1, sl, r4, lsl #1 │ │ │ │ - rsbeq r7, r9, r0, lsl #13 │ │ │ │ + rsbeq r1, sl, r8, asr #1 │ │ │ │ + rsbeq r7, r9, r4, asr #13 │ │ │ │ + rsbeq r1, sl, ip, lsl #1 │ │ │ │ + rsbeq r7, r9, r8, lsl #13 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ blhi 289c58 >::_M_default_append(unsigned int)@@Base+0x7094> │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x0048f8cc │ │ │ │ @ instruction: 0xf8df4691 │ │ │ │ ldrmi r2, [r8], ip, asr #25 │ │ │ │ @@ -323188,15 +323188,15 @@ │ │ │ │ orrhi pc, r6, r1, asr #32 │ │ │ │ eorlt r4, r1, r0, lsr #12 │ │ │ │ blhi 289b38 >::_M_default_append(unsigned int)@@Base+0x6f74> │ │ │ │ svchi 0x00f0e8bd │ │ │ │ bge 7e8ff8 │ │ │ │ ldmdbge r4, {r2, r4, r8, r9, ip, pc} │ │ │ │ @ instruction: 0x4630ab1c │ │ │ │ - blge 888f8c │ │ │ │ + blge 888f8c │ │ │ │ blhi 809e90 │ │ │ │ @ instruction: 0xf6c2f005 │ │ │ │ stmdacs r1, {r2, r9, sl, lr} │ │ │ │ msrhi CPSR_fsxc, r0, asr #32 │ │ │ │ stmibvs sl!, {r0, r1, r4, r8, fp, ip, pc} │ │ │ │ addmi r9, sl, #20, 22 @ 0x5000 │ │ │ │ andhi pc, ip, #0 │ │ │ │ @@ -323867,15 +323867,15 @@ │ │ │ │ @ instruction: 0xf5037b02 │ │ │ │ ldc 3, cr6, [r5, #696] @ 0x2b8 │ │ │ │ vmov.f64 d6, #16 @ 0x40800000 4.0 │ │ │ │ vldr d4, [r3, #284] @ 0x11c │ │ │ │ vmov.f64 d5, #64 @ 0x3e000000 0.125 │ │ │ │ vsqrt.f64 d20, d5 │ │ │ │ ble 2cdb30 >::_M_default_append(unsigned int)@@Base+0x4af6c> │ │ │ │ - blmi 88a968 │ │ │ │ + blmi 88a968 │ │ │ │ blvc 128ab10 │ │ │ │ blvc 20a910 │ │ │ │ blvc 28a954 >::_M_default_append(unsigned int)@@Base+0x7d90> │ │ │ │ blpl ff34add4 │ │ │ │ blx 58aecc │ │ │ │ @ instruction: 0xed9dd905 │ │ │ │ vmov.32 d6[0], r5 │ │ │ │ @@ -323968,43 +323968,43 @@ │ │ │ │ ldc2 6, cr15, [r4], {200} @ 0xc8 │ │ │ │ ldrbmi r4, [r1], -r1, lsr #16 │ │ │ │ @ instruction: 0xf6c84478 │ │ │ │ @ instruction: 0xf7fffccf │ │ │ │ svclt 0x0000b9d4 │ │ │ │ rsbseq r0, r5, r8, asr r2 │ │ │ │ @ instruction: 0x000011b8 │ │ │ │ - rsbeq r0, sl, r2, ror #31 │ │ │ │ - ldrdeq r7, [r9], #-92 @ 0xffffffa4 @ │ │ │ │ + rsbeq r0, sl, sl, ror #31 │ │ │ │ + rsbeq r7, r9, r4, ror #11 │ │ │ │ rsbseq r0, r5, r6, ror #3 │ │ │ │ - rsbeq r0, sl, r0, asr #26 │ │ │ │ - rsbeq r7, r9, sl, lsr r3 │ │ │ │ - rsbeq r0, sl, r2, lsr #26 │ │ │ │ - rsbeq r7, r9, ip, lsl r3 │ │ │ │ - rsbeq r0, sl, sl, ror fp │ │ │ │ - rsbeq r7, r9, r4, ror r1 │ │ │ │ - strhteq r0, [sl], #-142 @ 0xffffff72 │ │ │ │ - strhteq r6, [r9], #-232 @ 0xffffff18 │ │ │ │ - rsbeq r0, sl, r0, lsr r8 │ │ │ │ - rsbeq r6, r9, sl, lsr #28 │ │ │ │ - rsbeq r0, sl, ip, lsr #15 │ │ │ │ - rsbeq r6, r9, r6, lsr #27 │ │ │ │ - rsbeq r0, sl, r6, ror #13 │ │ │ │ - rsbeq r6, r9, r2, ror #25 │ │ │ │ - rsbeq r0, sl, r8, asr #13 │ │ │ │ - rsbeq r6, r9, r4, asr #25 │ │ │ │ - rsbeq r0, sl, r6, lsl r6 │ │ │ │ - rsbeq r6, r9, r2, lsl ip │ │ │ │ - rsbeq r0, sl, ip, ror #11 │ │ │ │ - rsbeq r6, r9, r8, ror #23 │ │ │ │ - strhteq r0, [sl], #-90 @ 0xffffffa6 │ │ │ │ - strhteq r6, [r9], #-182 @ 0xffffff4a │ │ │ │ - rsbeq r0, sl, sl, lsl #11 │ │ │ │ - rsbeq r6, r9, r6, lsl #23 │ │ │ │ - rsbeq r0, sl, ip, lsl #7 │ │ │ │ - rsbeq r6, r9, r8, lsl #19 │ │ │ │ + rsbeq r0, sl, r8, asr #26 │ │ │ │ + rsbeq r7, r9, r2, asr #6 │ │ │ │ + rsbeq r0, sl, sl, lsr #26 │ │ │ │ + rsbeq r7, r9, r4, lsr #6 │ │ │ │ + rsbeq r0, sl, r2, lsl #23 │ │ │ │ + rsbeq r7, r9, ip, ror r1 │ │ │ │ + rsbeq r0, sl, r6, asr #17 │ │ │ │ + rsbeq r6, r9, r0, asr #29 │ │ │ │ + rsbeq r0, sl, r8, lsr r8 │ │ │ │ + rsbeq r6, r9, r2, lsr lr │ │ │ │ + strhteq r0, [sl], #-116 @ 0xffffff8c │ │ │ │ + rsbeq r6, r9, lr, lsr #27 │ │ │ │ + rsbeq r0, sl, lr, ror #13 │ │ │ │ + rsbeq r6, r9, sl, ror #25 │ │ │ │ + ldrdeq r0, [sl], #-96 @ 0xffffffa0 @ │ │ │ │ + rsbeq r6, r9, ip, asr #25 │ │ │ │ + rsbeq r0, sl, lr, lsl r6 │ │ │ │ + rsbeq r6, r9, sl, lsl ip │ │ │ │ + strdeq r0, [sl], #-84 @ 0xffffffac @ │ │ │ │ + strdeq r6, [r9], #-176 @ 0xffffff50 @ │ │ │ │ + rsbeq r0, sl, r2, asr #11 │ │ │ │ + strhteq r6, [r9], #-190 @ 0xffffff42 │ │ │ │ + mlseq sl, r2, r5, r0 │ │ │ │ + rsbeq r6, r9, lr, lsl #23 │ │ │ │ + mlseq sl, r4, r3, r0 │ │ │ │ + mlseq r9, r0, r9, r6 │ │ │ │ @ instruction: 0x463a6873 │ │ │ │ blvc 20ab54 │ │ │ │ @ instruction: 0xf5034630 │ │ │ │ ldc 3, cr6, [r5, #696] @ 0x2b8 │ │ │ │ stmibvs r9!, {r2, r8, r9, fp, ip, lr} │ │ │ │ blvc 134afd4 │ │ │ │ blvs 18ab60 │ │ │ │ @@ -324402,66 +324402,66 @@ │ │ │ │ ldrbtmi r4, [r8], #-1628 @ 0xfffff9a4 │ │ │ │ @ instruction: 0xf6c8300c │ │ │ │ ldmdami r7!, {r0, r2, r3, r5, r7, fp, ip, sp, lr, pc} │ │ │ │ ldrbtmi r4, [r8], #-1625 @ 0xfffff9a7 │ │ │ │ @ instruction: 0xf968f6c8 │ │ │ │ mcrlt 7, 3, pc, cr13, cr14, {7} @ │ │ │ │ ldcl 6, cr15, [r2, #772]! @ 0x304 │ │ │ │ - mlseq sl, r6, r1, r0 │ │ │ │ - mlseq r9, r0, r7, r6 │ │ │ │ - rsbeq r0, sl, r0, lsl #1 │ │ │ │ - rsbeq r6, r9, ip, ror r6 │ │ │ │ - rsbeq r0, sl, r6, asr r0 │ │ │ │ - rsbeq r6, r9, r2, asr r6 │ │ │ │ - rsbeq r0, sl, r4, lsl r0 │ │ │ │ - rsbeq r6, r9, r0, lsl r6 │ │ │ │ - ldrdeq pc, [r9], #-244 @ 0xffffff0c @ │ │ │ │ - ldrdeq r6, [r9], #-80 @ 0xffffffb0 @ │ │ │ │ - rsbeq pc, r9, r0, lsr #31 │ │ │ │ - mlseq r9, ip, r5, r6 │ │ │ │ - rsbeq pc, r9, r2, lsl #31 │ │ │ │ - rsbeq r6, r9, lr, ror r5 │ │ │ │ - rsbeq pc, r9, ip, lsl pc @ │ │ │ │ - rsbeq r6, r9, r8, lsl r5 │ │ │ │ - strdeq pc, [r9], #-238 @ 0xffffff12 @ │ │ │ │ - strdeq r6, [r9], #-74 @ 0xffffffb6 @ │ │ │ │ - rsbeq pc, r9, r0, ror #29 │ │ │ │ - ldrdeq r6, [r9], #-76 @ 0xffffffb4 @ │ │ │ │ - rsbeq pc, r9, r2, asr #29 │ │ │ │ - strhteq r6, [r9], #-78 @ 0xffffffb2 │ │ │ │ - mlseq r9, r2, lr, pc @ │ │ │ │ - rsbeq r6, r9, lr, lsl #9 │ │ │ │ - rsbeq pc, r9, r0, ror #28 │ │ │ │ - rsbeq r6, r9, ip, asr r4 │ │ │ │ - rsbeq pc, r9, r2, asr #28 │ │ │ │ - rsbeq r6, r9, lr, lsr r4 │ │ │ │ - rsbeq pc, r9, r4, lsr #28 │ │ │ │ - rsbeq r6, r9, r0, lsr #8 │ │ │ │ - rsbeq pc, r9, sl, ror #27 │ │ │ │ - rsbeq r6, r9, r6, ror #7 │ │ │ │ - rsbeq pc, r9, ip, asr #27 │ │ │ │ - rsbeq r6, r9, r8, asr #7 │ │ │ │ - rsbeq pc, r9, lr, lsr #27 │ │ │ │ - rsbeq r6, r9, sl, lsr #7 │ │ │ │ - mlseq r9, r0, sp, pc @ │ │ │ │ - rsbeq r6, r9, ip, lsl #7 │ │ │ │ - rsbeq pc, r9, r2, ror sp @ │ │ │ │ - rsbeq r6, r9, lr, ror #6 │ │ │ │ - rsbeq pc, r9, r4, asr sp @ │ │ │ │ - rsbeq r6, r9, r0, asr r3 │ │ │ │ - rsbeq pc, r9, r6, lsr sp @ │ │ │ │ - rsbeq r6, r9, r2, lsr r3 │ │ │ │ - rsbeq pc, r9, r8, lsl sp @ │ │ │ │ - rsbeq r6, r9, r4, lsl r3 │ │ │ │ - strdeq pc, [r9], #-202 @ 0xffffff36 @ │ │ │ │ - strdeq r6, [r9], #-38 @ 0xffffffda @ │ │ │ │ - ldrdeq pc, [r9], #-204 @ 0xffffff34 @ │ │ │ │ - ldrdeq r6, [r9], #-40 @ 0xffffffd8 @ │ │ │ │ - strhteq pc, [r9], #-206 @ 0xffffff32 @ │ │ │ │ - strhteq r6, [r9], #-42 @ 0xffffffd6 │ │ │ │ + mlseq sl, lr, r1, r0 │ │ │ │ + mlseq r9, r8, r7, r6 │ │ │ │ + rsbeq r0, sl, r8, lsl #1 │ │ │ │ + rsbeq r6, r9, r4, lsl #13 │ │ │ │ + rsbeq r0, sl, lr, asr r0 │ │ │ │ + rsbeq r6, r9, sl, asr r6 │ │ │ │ + rsbeq r0, sl, ip, lsl r0 │ │ │ │ + rsbeq r6, r9, r8, lsl r6 │ │ │ │ + ldrdeq pc, [r9], #-252 @ 0xffffff04 @ │ │ │ │ + ldrdeq r6, [r9], #-88 @ 0xffffffa8 @ │ │ │ │ + rsbeq pc, r9, r8, lsr #31 │ │ │ │ + rsbeq r6, r9, r4, lsr #11 │ │ │ │ + rsbeq pc, r9, sl, lsl #31 │ │ │ │ + rsbeq r6, r9, r6, lsl #11 │ │ │ │ + rsbeq pc, r9, r4, lsr #30 │ │ │ │ + rsbeq r6, r9, r0, lsr #10 │ │ │ │ + rsbeq pc, r9, r6, lsl #30 │ │ │ │ + rsbeq r6, r9, r2, lsl #10 │ │ │ │ + rsbeq pc, r9, r8, ror #29 │ │ │ │ + rsbeq r6, r9, r4, ror #9 │ │ │ │ + rsbeq pc, r9, sl, asr #29 │ │ │ │ + rsbeq r6, r9, r6, asr #9 │ │ │ │ + mlseq r9, sl, lr, pc @ │ │ │ │ + mlseq r9, r6, r4, r6 │ │ │ │ + rsbeq pc, r9, r8, ror #28 │ │ │ │ + rsbeq r6, r9, r4, ror #8 │ │ │ │ + rsbeq pc, r9, sl, asr #28 │ │ │ │ + rsbeq r6, r9, r6, asr #8 │ │ │ │ + rsbeq pc, r9, ip, lsr #28 │ │ │ │ + rsbeq r6, r9, r8, lsr #8 │ │ │ │ + strdeq pc, [r9], #-210 @ 0xffffff2e @ │ │ │ │ + rsbeq r6, r9, lr, ror #7 │ │ │ │ + ldrdeq pc, [r9], #-212 @ 0xffffff2c @ │ │ │ │ + ldrdeq r6, [r9], #-48 @ 0xffffffd0 @ │ │ │ │ + strhteq pc, [r9], #-214 @ 0xffffff2a @ │ │ │ │ + strhteq r6, [r9], #-50 @ 0xffffffce │ │ │ │ + mlseq r9, r8, sp, pc @ │ │ │ │ + mlseq r9, r4, r3, r6 │ │ │ │ + rsbeq pc, r9, sl, ror sp @ │ │ │ │ + rsbeq r6, r9, r6, ror r3 │ │ │ │ + rsbeq pc, r9, ip, asr sp @ │ │ │ │ + rsbeq r6, r9, r8, asr r3 │ │ │ │ + rsbeq pc, r9, lr, lsr sp @ │ │ │ │ + rsbeq r6, r9, sl, lsr r3 │ │ │ │ + rsbeq pc, r9, r0, lsr #26 │ │ │ │ + rsbeq r6, r9, ip, lsl r3 │ │ │ │ + rsbeq pc, r9, r2, lsl #26 │ │ │ │ + strdeq r6, [r9], #-46 @ 0xffffffd2 @ │ │ │ │ + rsbeq pc, r9, r4, ror #25 │ │ │ │ + rsbeq r6, r9, r0, ror #5 │ │ │ │ + rsbeq pc, r9, r6, asr #25 │ │ │ │ + rsbeq r6, r9, r2, asr #5 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ blhi 58b0dc │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x0020f8cc │ │ │ │ mrcmi 8, 0, APSR_nzcv, cr4, cr15, {6} │ │ │ │ @ instruction: 0xf8df4688 │ │ │ │ @@ -324664,15 +324664,15 @@ │ │ │ │ andcs sl, r1, #28, 22 @ 0x7000 │ │ │ │ ldrbmi r9, [r0], -r0, lsl #6 │ │ │ │ @ instruction: 0xf00f9b04 │ │ │ │ strmi pc, [r5], -r3, lsl #7 │ │ │ │ @ instruction: 0xf0402801 │ │ │ │ blls 271254 │ │ │ │ blcs 169fd0 │ │ │ │ - blls 8845fc │ │ │ │ + blls 8845fc │ │ │ │ bls 3fc3d8 │ │ │ │ movwcc r6, #6163 @ 0x1813 │ │ │ │ ldc 0, cr6, [sp, #76] @ 0x4c │ │ │ │ strbmi r7, [r1], -r8, lsl #22 │ │ │ │ stc 6, cr4, [r4, #320] @ 0x140 │ │ │ │ @ instruction: 0xf3de7b00 │ │ │ │ strmi pc, [r5], -pc, lsr #30 │ │ │ │ @@ -325364,20 +325364,20 @@ │ │ │ │ vsqrt.f64 d22, d13 │ │ │ │ blle 15cf280 │ │ │ │ bl 118c504 │ │ │ │ svclt 0x0000e4b1 │ │ │ │ ldrsbteq lr, [r4], #-212 @ 0xffffff2c │ │ │ │ @ instruction: 0x000011b8 │ │ │ │ rsbseq lr, r4, r6, asr fp │ │ │ │ - rsbeq pc, r9, r0, ror #16 │ │ │ │ - rsbeq r5, r9, sl, asr lr │ │ │ │ - strhteq pc, [r9], #-94 @ 0xffffffa2 @ │ │ │ │ - strhteq r5, [r9], #-184 @ 0xffffff48 │ │ │ │ - rsbeq lr, r9, r2, lsl pc │ │ │ │ - rsbeq r5, r9, lr, lsl #10 │ │ │ │ + rsbeq pc, r9, r8, ror #16 │ │ │ │ + rsbeq r5, r9, r2, ror #28 │ │ │ │ + rsbeq pc, r9, r6, asr #11 │ │ │ │ + rsbeq r5, r9, r0, asr #23 │ │ │ │ + rsbeq lr, r9, sl, lsl pc │ │ │ │ + rsbeq r5, r9, r6, lsl r5 │ │ │ │ ldrbeq pc, [ip, #2271] @ 0x8df @ │ │ │ │ tstpeq r2, r1, asr #4 @ p-variant is OBSOLETE │ │ │ │ andcc r4, ip, r8, ror r4 │ │ │ │ @ instruction: 0xf90cf6c7 │ │ │ │ ldrbeq pc, [r0, #2271] @ 0x8df @ │ │ │ │ ldrbtmi r4, [r8], #-1577 @ 0xfffff9d7 │ │ │ │ @ instruction: 0xf9c6f6c7 │ │ │ │ @@ -325582,15 +325582,15 @@ │ │ │ │ blvc 130c864 │ │ │ │ blvs 34c7b0 >::_M_default_append(unsigned int)@@Base+0xc9bec> │ │ │ │ ldrvs pc, [r2, r7, lsl #10]! │ │ │ │ blvc 20c20c │ │ │ │ blvc 134c878 │ │ │ │ blvs ff34c888 │ │ │ │ blx 58c980 │ │ │ │ - bge 84e3bc │ │ │ │ + bge 84e3bc │ │ │ │ blcc 128c690 │ │ │ │ blhi 138c88c │ │ │ │ blhi ff24c89c │ │ │ │ blx 58c994 │ │ │ │ sbchi pc, r3, r0, asr #4 │ │ │ │ ldrdcc pc, [r0], -fp │ │ │ │ blcc 18c3ec │ │ │ │ @@ -325746,32 +325746,32 @@ │ │ │ │ @ instruction: 0xf6c64478 │ │ │ │ @ instruction: 0xf7fefeef │ │ │ │ @ instruction: 0xf899bf3c │ │ │ │ @ instruction: 0xf7ff3181 │ │ │ │ vsub.f32 s22, s24, s22 │ │ │ │ vstr d6, [sp, #56] @ 0x38 │ │ │ │ strb r6, [r1], #2834 @ 0xb12 │ │ │ │ - rsbeq lr, r9, ip, ror sp │ │ │ │ - rsbeq r5, r9, r6, ror r3 │ │ │ │ - rsbeq lr, r9, sl, lsr #18 │ │ │ │ - rsbeq r4, r9, r6, lsr #30 │ │ │ │ - rsbeq lr, r9, r0, lsl #18 │ │ │ │ - strdeq r4, [r9], #-236 @ 0xffffff14 @ │ │ │ │ - ldrdeq lr, [r9], #-134 @ 0xffffff7a @ │ │ │ │ - ldrdeq r4, [r9], #-226 @ 0xffffff1e @ │ │ │ │ - rsbeq lr, r9, ip, lsr #17 │ │ │ │ - rsbeq r4, r9, r8, lsr #29 │ │ │ │ - rsbeq lr, r9, r2, lsl #17 │ │ │ │ - rsbeq r4, r9, lr, ror lr │ │ │ │ - rsbeq lr, r9, r6, ror #16 │ │ │ │ - rsbeq r4, r9, r2, ror #28 │ │ │ │ - rsbeq lr, r9, ip, ror #15 │ │ │ │ - rsbeq r4, r9, r8, ror #27 │ │ │ │ - rsbeq lr, r9, ip, asr #15 │ │ │ │ - rsbeq r4, r9, r8, asr #27 │ │ │ │ + rsbeq lr, r9, r4, lsl #27 │ │ │ │ + rsbeq r5, r9, lr, ror r3 │ │ │ │ + rsbeq lr, r9, r2, lsr r9 │ │ │ │ + rsbeq r4, r9, lr, lsr #30 │ │ │ │ + rsbeq lr, r9, r8, lsl #18 │ │ │ │ + rsbeq r4, r9, r4, lsl #30 │ │ │ │ + ldrdeq lr, [r9], #-142 @ 0xffffff72 @ │ │ │ │ + ldrdeq r4, [r9], #-234 @ 0xffffff16 @ │ │ │ │ + strhteq lr, [r9], #-132 @ 0xffffff7c │ │ │ │ + strhteq r4, [r9], #-224 @ 0xffffff20 │ │ │ │ + rsbeq lr, r9, sl, lsl #17 │ │ │ │ + rsbeq r4, r9, r6, lsl #29 │ │ │ │ + rsbeq lr, r9, lr, ror #16 │ │ │ │ + rsbeq r4, r9, sl, ror #28 │ │ │ │ + strdeq lr, [r9], #-116 @ 0xffffff8c @ │ │ │ │ + strdeq r4, [r9], #-208 @ 0xffffff30 @ │ │ │ │ + ldrdeq lr, [r9], #-116 @ 0xffffff8c @ │ │ │ │ + ldrdeq r4, [r9], #-208 @ 0xffffff30 @ │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl feca829c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ bmi 6d5024 │ │ │ │ blmi 6fd2bc │ │ │ │ ldrbtmi r4, [sl], #-1541 @ 0xfffff9fb │ │ │ │ strmi r4, [ip], -r8, lsl #12 │ │ │ │ @@ -325792,15 +325792,15 @@ │ │ │ │ subsmi r9, sl, r3, lsl #22 │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ andcs sp, r1, r2, lsl #2 │ │ │ │ ldclt 0, cr11, [r0, #-20]! @ 0xffffffec │ │ │ │ bl 80ebfc │ │ │ │ rsbseq sp, r4, r6, ror #18 │ │ │ │ @ instruction: 0x000011b8 │ │ │ │ - rsbeq lr, r9, r0, ror r7 │ │ │ │ + rsbeq lr, r9, r8, ror r7 │ │ │ │ rsbseq sp, r4, lr, lsr #18 │ │ │ │ mvnsmi lr, #737280 @ 0xb4000 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e0f8cc │ │ │ │ stmdbeq r0, {r0, r1, r4, r5, r7, r8, ip, sp, lr, pc} │ │ │ │ pkhbtmi sp, r0, ip, lsl #26 │ │ │ │ @@ -325831,18 +325831,18 @@ │ │ │ │ mvnscs pc, r1, asr #4 │ │ │ │ andcc r4, ip, r8, ror r4 │ │ │ │ stc2 6, cr15, [r2, #792] @ 0x318 │ │ │ │ strtmi r4, [r9], -r6, lsl #16 │ │ │ │ @ instruction: 0xf6c64478 │ │ │ │ @ instruction: 0x4628fe3d │ │ │ │ mvnshi lr, #12386304 @ 0xbd0000 │ │ │ │ - rsbeq lr, r9, r6, lsl #13 │ │ │ │ - rsbeq r4, r9, r2, lsl #25 │ │ │ │ - rsbeq lr, r9, r8, ror #12 │ │ │ │ - rsbeq r4, r9, r4, ror #24 │ │ │ │ + rsbeq lr, r9, lr, lsl #13 │ │ │ │ + rsbeq r4, r9, sl, lsl #25 │ │ │ │ + rsbeq lr, r9, r0, ror r6 │ │ │ │ + rsbeq r4, r9, ip, ror #24 │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl feca83b8 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r3, r0, ror #31 │ │ │ │ strmi r4, [r8], -r5, lsl #12 │ │ │ │ @ instruction: 0x461e4617 │ │ │ │ @ instruction: 0xf89ef2a3 │ │ │ │ @@ -325895,15 +325895,15 @@ │ │ │ │ andcc r4, ip, r8, ror r4 │ │ │ │ stc2 6, cr15, [r4, #-792] @ 0xfffffce8 │ │ │ │ @ instruction: 0x4621481f │ │ │ │ @ instruction: 0xf6c64478 │ │ │ │ @ instruction: 0x4620fdbf │ │ │ │ ldcllt 0, cr11, [r0, #12]! │ │ │ │ vrsubhn.i32 d20, q2, q12 │ │ │ │ - blmi 84f4c0 │ │ │ │ + blmi 84f4c0 │ │ │ │ sbcvc pc, r4, #1325400064 @ 0x4f000000 │ │ │ │ andls r4, r0, #51380224 @ 0x3100000 │ │ │ │ eorscs r4, r0, #2063597568 @ 0x7b000000 │ │ │ │ cdp2 6, 9, cr15, cr6, cr3, {6} │ │ │ │ andlt r4, r3, r0, lsr #12 │ │ │ │ ldmdami r6, {r4, r5, r6, r7, r8, sl, fp, ip, sp, pc} │ │ │ │ orrne pc, r1, r0, asr #4 │ │ │ │ @@ -325915,27 +325915,27 @@ │ │ │ │ vtst.8 d20, d0, d1 │ │ │ │ ldrbtmi r1, [r8], #-379 @ 0xfffffe85 │ │ │ │ @ instruction: 0xf6c6300c │ │ │ │ stmdami pc, {r0, r3, r4, r6, r7, sl, fp, ip, sp, lr, pc} @ │ │ │ │ ldrbtmi r4, [r8], #-1569 @ 0xfffff9df │ │ │ │ ldc2 6, cr15, [r4, #792] @ 0x318 │ │ │ │ svclt 0x0000e7a3 │ │ │ │ - rsbeq lr, r9, ip, asr #11 │ │ │ │ - rsbeq r4, r9, r8, asr #23 │ │ │ │ - strhteq lr, [r9], #-84 @ 0xffffffac │ │ │ │ - strhteq r4, [r9], #-176 @ 0xffffff50 │ │ │ │ - rsbeq lr, r9, r6, lsl #11 │ │ │ │ - rsbeq r4, r9, r2, lsl #23 │ │ │ │ - rsbeq lr, r9, ip, ror #10 │ │ │ │ - rsbeq r4, r9, r8, ror #22 │ │ │ │ - mlseq r9, r0, r5, lr │ │ │ │ - rsbeq lr, r9, r0, lsr r5 │ │ │ │ - rsbeq r4, r9, ip, lsr #22 │ │ │ │ - rsbeq lr, r9, r6, lsl r5 │ │ │ │ - rsbeq r4, r9, r2, lsl fp │ │ │ │ + ldrdeq lr, [r9], #-84 @ 0xffffffac @ │ │ │ │ + ldrdeq r4, [r9], #-176 @ 0xffffff50 @ │ │ │ │ + strhteq lr, [r9], #-92 @ 0xffffffa4 │ │ │ │ + strhteq r4, [r9], #-184 @ 0xffffff48 │ │ │ │ + rsbeq lr, r9, lr, lsl #11 │ │ │ │ + rsbeq r4, r9, sl, lsl #23 │ │ │ │ + rsbeq lr, r9, r4, ror r5 │ │ │ │ + rsbeq r4, r9, r0, ror fp │ │ │ │ + mlseq r9, r8, r5, lr │ │ │ │ + rsbeq lr, r9, r8, lsr r5 │ │ │ │ + rsbeq r4, r9, r4, lsr fp │ │ │ │ + rsbeq lr, r9, lr, lsl r5 │ │ │ │ + rsbeq r4, r9, sl, lsl fp │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl feca852c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldmdbmi r6, {r4, r5, r7, r8, r9, sl, fp}^ │ │ │ │ blmi 16fd57c │ │ │ │ stmiapl fp, {r0, r3, r4, r5, r6, sl, lr}^ │ │ │ │ movwls r6, #63515 @ 0xf81b │ │ │ │ @@ -326020,20 +326020,20 @@ │ │ │ │ blls 2907b0 >::_M_default_append(unsigned int)@@Base+0xdbec> │ │ │ │ @ instruction: 0xf6c0e7a5 │ │ │ │ svclt 0x0000e958 │ │ │ │ ... │ │ │ │ ldrsbteq sp, [r4], #-104 @ 0xffffff98 │ │ │ │ @ instruction: 0x000011b8 │ │ │ │ ldrhteq sp, [r4], #-110 @ 0xffffff92 │ │ │ │ - rsbeq lr, r9, sl, lsr r4 │ │ │ │ - rsbeq r4, r9, r6, lsr sl │ │ │ │ - rsbeq lr, r9, lr, lsl r4 │ │ │ │ - rsbeq r4, r9, sl, lsl sl │ │ │ │ - rsbeq lr, r9, r8, lsl #7 │ │ │ │ - rsbeq r4, r9, r4, lsl #19 │ │ │ │ + rsbeq lr, r9, r2, asr #8 │ │ │ │ + rsbeq r4, r9, lr, lsr sl │ │ │ │ + rsbeq lr, r9, r6, lsr #8 │ │ │ │ + rsbeq r4, r9, r2, lsr #20 │ │ │ │ + mlseq r9, r0, r3, lr │ │ │ │ + rsbeq r4, r9, ip, lsl #19 │ │ │ │ ldmdavs fp, {r0, r1, r6, fp, sp, lr} │ │ │ │ andle r2, r2, r9, lsl #22 │ │ │ │ ldrmi r2, [r8], -r1, lsl #6 │ │ │ │ ldmdbvs r3, {r4, r5, r6, r8, r9, sl, lr} │ │ │ │ stmdbcs r0, {r0, r3, r4, r6, r9, fp, sp, lr} │ │ │ │ strlt sp, [r0, #-248] @ 0xffffff08 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @@ -326047,16 +326047,16 @@ │ │ │ │ teqppl r5, r1, asr #4 @ p-variant is OBSOLETE │ │ │ │ ldrbtmi r4, [r8], #-2053 @ 0xfffff7fb │ │ │ │ @ instruction: 0xf6c6300c │ │ │ │ stmdami r4, {r0, r1, r2, r3, r6, r7, r8, r9, fp, ip, sp, lr, pc} │ │ │ │ ldrbtmi r9, [r8], #-2305 @ 0xfffff6ff │ │ │ │ stc2 6, cr15, [sl], {198} @ 0xc6 │ │ │ │ strb r9, [sp, r1, lsl #22]! │ │ │ │ - rsbeq lr, r9, r2, lsl #6 │ │ │ │ - strdeq r4, [r9], #-142 @ 0xffffff72 @ │ │ │ │ + rsbeq lr, r9, sl, lsl #6 │ │ │ │ + rsbeq r4, r9, r6, lsl #18 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl feca8714 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldmdbvs r4, {r5, r6, r7, r8, r9, sl, fp} │ │ │ │ stmdavs r3, {r1, r2, r3, r4, r9, sl, lr}^ │ │ │ │ strmi fp, [r5], -r4, lsl #1 │ │ │ │ @ instruction: 0x63aef503 │ │ │ │ @@ -326154,26 +326154,26 @@ │ │ │ │ tstppl r1, r1, asr #4 @ p-variant is OBSOLETE │ │ │ │ ldrbtmi r4, [r8], #-2063 @ 0xfffff7f1 │ │ │ │ @ instruction: 0xf6c6300c │ │ │ │ stmdami lr, {r0, r3, r4, r5, r6, r7, r9, fp, ip, sp, lr, pc} │ │ │ │ ldrbtmi r9, [r8], #-2307 @ 0xfffff6fd │ │ │ │ blx fee8f1c6 │ │ │ │ strb r9, [pc, -r3, lsl #22] │ │ │ │ - rsbeq lr, r9, r8, lsl r2 │ │ │ │ - rsbeq r4, r9, r4, lsl r8 │ │ │ │ - rsbeq lr, r9, r8, ror #3 │ │ │ │ - rsbeq r4, r9, r4, ror #15 │ │ │ │ - rsbeq lr, r9, sl, asr #3 │ │ │ │ - rsbeq r4, r9, r6, asr #15 │ │ │ │ - rsbeq lr, r9, ip, lsr #3 │ │ │ │ - rsbeq r4, r9, r8, lsr #15 │ │ │ │ - rsbeq lr, r9, r4, ror r1 │ │ │ │ - rsbeq r4, r9, r0, ror r7 │ │ │ │ - rsbeq lr, r9, r6, asr r1 │ │ │ │ - rsbeq r4, r9, r2, asr r7 │ │ │ │ + rsbeq lr, r9, r0, lsr #4 │ │ │ │ + rsbeq r4, r9, ip, lsl r8 │ │ │ │ + strdeq lr, [r9], #-16 @ │ │ │ │ + rsbeq r4, r9, ip, ror #15 │ │ │ │ + ldrdeq lr, [r9], #-18 @ 0xffffffee @ │ │ │ │ + rsbeq r4, r9, lr, asr #15 │ │ │ │ + strhteq lr, [r9], #-20 @ 0xffffffec │ │ │ │ + strhteq r4, [r9], #-112 @ 0xffffff90 │ │ │ │ + rsbeq lr, r9, ip, ror r1 │ │ │ │ + rsbeq r4, r9, r8, ror r7 │ │ │ │ + rsbeq lr, r9, lr, asr r1 │ │ │ │ + rsbeq r4, r9, sl, asr r7 │ │ │ │ mvnsmi lr, sp, lsr #18 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ blhi 30cba0 >::_M_default_append(unsigned int)@@Base+0x89fdc> │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d0f8cc │ │ │ │ strmi r2, [r5], -r0, lsl #12 │ │ │ │ mrcne 6, 0, r4, cr15, cr0, {4} │ │ │ │ @@ -326267,18 +326267,18 @@ │ │ │ │ andcc r4, ip, r8, ror r4 │ │ │ │ blx 80f378 │ │ │ │ strtmi r4, [r1], -r7, lsl #16 │ │ │ │ @ instruction: 0xf6c64478 │ │ │ │ @ instruction: 0x4620fad5 │ │ │ │ blhi 30cb64 >::_M_default_append(unsigned int)@@Base+0x89fa0> │ │ │ │ ldrhhi lr, [r0, #141]! @ 0x8d │ │ │ │ - rsbeq lr, r9, r0, lsr r0 │ │ │ │ - rsbeq r4, r9, ip, lsr #12 │ │ │ │ - mlseq r9, r8, pc, sp @ │ │ │ │ - mlseq r9, r4, r5, r4 │ │ │ │ + rsbeq lr, r9, r8, lsr r0 │ │ │ │ + rsbeq r4, r9, r4, lsr r6 │ │ │ │ + rsbeq sp, r9, r0, lsr #31 │ │ │ │ + mlseq r9, ip, r5, r4 │ │ │ │ ldmib sp, {r4, sl, ip, sp, pc}^ │ │ │ │ stmdacs r1, {r0, r8} │ │ │ │ andcs fp, r0, #836 @ 0x344 │ │ │ │ andcs r6, r1, #16, 18 @ 0x40000 │ │ │ │ svclt 0x00c86984 │ │ │ │ ldclt 0, cr6, [r0], {28} │ │ │ │ stmibvs r0, {r2, r6, r7, r8, r9, sl, fp, ip, sp, pc}^ │ │ │ │ @@ -327046,15 +327046,15 @@ │ │ │ │ addlt r4, sl, sp, lsl r6 │ │ │ │ movwne lr, #27090 @ 0x69d2 │ │ │ │ blvc 18dad8 │ │ │ │ @ instruction: 0xf2002c03 │ │ │ │ ldm pc, {r0, r1, r3, r5, r6, r7, r8, r9, sl, pc}^ @ │ │ │ │ andeq pc, r9, #20 │ │ │ │ addseq r0, fp, r4, ror #2 │ │ │ │ - blls 8524b4 │ │ │ │ + blls 8524b4 │ │ │ │ @ instruction: 0xf0002b00 │ │ │ │ @ instruction: 0xf8918330 │ │ │ │ smlabbls r1, r0, r1, ip │ │ │ │ @ instruction: 0xf00c9000 │ │ │ │ andls r0, r2, #192, 8 @ 0xc0000000 │ │ │ │ blvc 28daf0 >::_M_default_append(unsigned int)@@Base+0xaf2c> │ │ │ │ bleq 30daf4 >::_M_default_append(unsigned int)@@Base+0x8af30> │ │ │ │ @@ -327222,15 +327222,15 @@ │ │ │ │ blvc 30e024 >::_M_default_append(unsigned int)@@Base+0x8b460> │ │ │ │ bleq 24e028 │ │ │ │ blx 100f648 │ │ │ │ stmdacs r1, {r0, r1, r9, sl, lr} │ │ │ │ ldrbhi pc, [r6, #-64]! @ 0xffffffc0 @ │ │ │ │ andlt r4, sl, r8, lsl r6 │ │ │ │ blhi 50da54 │ │ │ │ - blls 881d24 │ │ │ │ + blls 881d24 │ │ │ │ @ instruction: 0xf0002b00 │ │ │ │ @ instruction: 0xf89181b8 │ │ │ │ smlabbls r1, r0, r1, ip │ │ │ │ @ instruction: 0xf00c9000 │ │ │ │ andls r0, r2, #192, 8 @ 0xc0000000 │ │ │ │ blvc 28ddb0 >::_M_default_append(unsigned int)@@Base+0xb1ec> │ │ │ │ bleq 30ddb4 >::_M_default_append(unsigned int)@@Base+0x8b1f0> │ │ │ │ @@ -327711,28 +327711,28 @@ │ │ │ │ vsub.f64 d7, d7, d1 │ │ │ │ vadd.f64 d7, d7, d5 │ │ │ │ ldrb r7, [r4], -r2, asr #22 │ │ │ │ andhi pc, r0, pc, lsr #7 │ │ │ │ andeq r0, r0, #0 │ │ │ │ movmi r0, r0 │ │ │ │ ... │ │ │ │ - rsbeq ip, r9, sl, lsr #27 │ │ │ │ - rsbeq r3, r9, r4, lsr #7 │ │ │ │ - rsbeq ip, r9, ip, ror #26 │ │ │ │ - rsbeq r3, r9, r6, ror #6 │ │ │ │ - rsbeq ip, r9, lr, lsr #26 │ │ │ │ - rsbeq r3, r9, r8, lsr #6 │ │ │ │ - strdeq ip, [r9], #-206 @ 0xffffff32 @ │ │ │ │ - strdeq r3, [r9], #-40 @ 0xffffffd8 @ │ │ │ │ - rsbeq ip, r9, lr, asr #25 │ │ │ │ - rsbeq r3, r9, r8, asr #5 │ │ │ │ - rsbeq ip, r9, r4, lsl ip │ │ │ │ - rsbeq r3, r9, r0, lsl r2 │ │ │ │ - rsbeq ip, r9, r2, ror #22 │ │ │ │ - rsbeq r3, r9, lr, asr r1 │ │ │ │ + strhteq ip, [r9], #-210 @ 0xffffff2e │ │ │ │ + rsbeq r3, r9, ip, lsr #7 │ │ │ │ + rsbeq ip, r9, r4, ror sp │ │ │ │ + rsbeq r3, r9, lr, ror #6 │ │ │ │ + rsbeq ip, r9, r6, lsr sp │ │ │ │ + rsbeq r3, r9, r0, lsr r3 │ │ │ │ + rsbeq ip, r9, r6, lsl #26 │ │ │ │ + rsbeq r3, r9, r0, lsl #6 │ │ │ │ + ldrdeq ip, [r9], #-198 @ 0xffffff3a @ │ │ │ │ + ldrdeq r3, [r9], #-32 @ 0xffffffe0 @ │ │ │ │ + rsbeq ip, r9, ip, lsl ip │ │ │ │ + rsbeq r3, r9, r8, lsl r2 │ │ │ │ + rsbeq ip, r9, sl, ror #22 │ │ │ │ + rsbeq r3, r9, r6, ror #2 │ │ │ │ blcc ff2cea08 │ │ │ │ blmi ff24ea1c │ │ │ │ blx 58eb14 │ │ │ │ blge 1c10d50 │ │ │ │ blcc 118ea18 │ │ │ │ blhi fff8e5d8 │ │ │ │ blls 18ea3c │ │ │ │ @@ -327982,16 +327982,16 @@ │ │ │ │ blvc 2cec0c >::_M_default_append(unsigned int)@@Base+0x4c048> │ │ │ │ blvc 128ec10 │ │ │ │ svclt 0x0000e490 │ │ │ │ andhi pc, r0, pc, lsr #7 │ │ │ │ andeq r0, r0, #0 │ │ │ │ movmi r0, r0 │ │ │ │ ... │ │ │ │ - rsbeq ip, r9, r4, lsr #11 │ │ │ │ - rsbeq r2, r9, r0, lsr #23 │ │ │ │ + rsbeq ip, r9, ip, lsr #11 │ │ │ │ + rsbeq r2, r9, r8, lsr #23 │ │ │ │ stc2 3, cr15, [r6], {189} @ 0xbd │ │ │ │ stmdacs r1, {r0, r1, r9, sl, lr} │ │ │ │ ldmibge ip!, {r0, r1, r2, r3, r4, r5, sl, ip, sp, lr, pc}^ │ │ │ │ vhadd.s8 d25, d0, d0 │ │ │ │ stmdami sl, {r1, r3, r4, r7, r8, sp}^ │ │ │ │ andcc r4, ip, r8, ror r4 │ │ │ │ ldc2 6, cr15, [r2], {196} @ 0xc4 │ │ │ │ @@ -328063,24 +328063,24 @@ │ │ │ │ @ instruction: 0xf6c4300c │ │ │ │ stmdami lr, {r0, r2, r3, sl, fp, ip, sp, lr, pc} │ │ │ │ @ instruction: 0x462168b2 │ │ │ │ @ instruction: 0xf6c44478 │ │ │ │ @ instruction: 0xf06ffcc7 │ │ │ │ @ instruction: 0xf7ff0308 │ │ │ │ svclt 0x0000b965 │ │ │ │ - rsbeq ip, r9, r8, lsl #9 │ │ │ │ - rsbeq r2, r9, r4, lsl #21 │ │ │ │ - rsbeq ip, r9, ip, asr r4 │ │ │ │ - rsbeq r2, r9, r8, asr sl │ │ │ │ - rsbeq ip, r9, r8, lsl #8 │ │ │ │ - rsbeq r2, r9, r4, lsl #20 │ │ │ │ - strhteq ip, [r9], #-56 @ 0xffffffc8 │ │ │ │ - strhteq r2, [r9], #-148 @ 0xffffff6c │ │ │ │ - rsbeq ip, r9, lr, ror r3 │ │ │ │ - rsbeq ip, r9, r8, asr r4 │ │ │ │ + mlseq r9, r0, r4, ip │ │ │ │ + rsbeq r2, r9, ip, lsl #21 │ │ │ │ + rsbeq ip, r9, r4, ror #8 │ │ │ │ + rsbeq r2, r9, r0, ror #20 │ │ │ │ + rsbeq ip, r9, r0, lsl r4 │ │ │ │ + rsbeq r2, r9, ip, lsl #20 │ │ │ │ + rsbeq ip, r9, r0, asr #7 │ │ │ │ + strhteq r2, [r9], #-156 @ 0xffffff64 │ │ │ │ + rsbeq ip, r9, r6, lsl #7 │ │ │ │ + rsbeq ip, r9, r0, ror #8 │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r0 │ │ │ │ stc 12, cr5, [sp, #-512]! @ 0xfffffe00 │ │ │ │ bl fecb60cc │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldrmi r0, [pc], -r8, asr #31 │ │ │ │ cdp 8, 11, cr6, cr0, cr3, {2} │ │ │ │ addlt r8, r7, r0, asr #22 │ │ │ │ @@ -328291,28 +328291,28 @@ │ │ │ │ blvc 28ee7c >::_M_default_append(unsigned int)@@Base+0xc2b8> │ │ │ │ blvs ff2cf2dc │ │ │ │ blx 58f3d4 │ │ │ │ mrc 15, 5, fp, cr0, cr8, {5} │ │ │ │ vmls.f64 d6, d6, d5 │ │ │ │ vmov.f64 d7, #0 @ 0x40000000 2.0 │ │ │ │ strt r8, [r9], r7, asr #22 │ │ │ │ - rsbeq ip, r9, ip, asr r2 │ │ │ │ - rsbeq r2, r9, r8, asr r8 │ │ │ │ - ldrdeq ip, [r9], #-28 @ 0xffffffe4 @ │ │ │ │ - ldrdeq r2, [r9], #-120 @ 0xffffff88 @ │ │ │ │ - rsbeq ip, r9, r8, lsr #3 │ │ │ │ - rsbeq r2, r9, r4, lsr #15 │ │ │ │ - rsbeq ip, r9, r8, ror r1 │ │ │ │ - rsbeq r2, r9, r4, ror r7 │ │ │ │ - rsbeq ip, r9, sl, asr #2 │ │ │ │ - rsbeq r2, r9, r6, asr #14 │ │ │ │ - rsbeq ip, r9, ip, lsr #2 │ │ │ │ - rsbeq r2, r9, r8, lsr #14 │ │ │ │ - rsbeq ip, r9, lr, lsl #2 │ │ │ │ - rsbeq r2, r9, sl, lsl #14 │ │ │ │ + rsbeq ip, r9, r4, ror #4 │ │ │ │ + rsbeq r2, r9, r0, ror #16 │ │ │ │ + rsbeq ip, r9, r4, ror #3 │ │ │ │ + rsbeq r2, r9, r0, ror #15 │ │ │ │ + strhteq ip, [r9], #-16 │ │ │ │ + rsbeq r2, r9, ip, lsr #15 │ │ │ │ + rsbeq ip, r9, r0, lsl #3 │ │ │ │ + rsbeq r2, r9, ip, ror r7 │ │ │ │ + rsbeq ip, r9, r2, asr r1 │ │ │ │ + rsbeq r2, r9, lr, asr #14 │ │ │ │ + rsbeq ip, r9, r4, lsr r1 │ │ │ │ + rsbeq r2, r9, r0, lsr r7 │ │ │ │ + rsbeq ip, r9, r6, lsl r1 │ │ │ │ + rsbeq r2, r9, r2, lsl r7 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ blhi 58ed18 │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x0048f8cc │ │ │ │ stmibmi r3!, {r3, r7, r9, sl, lr} │ │ │ │ blmi fea250f0 │ │ │ │ @@ -328831,15 +328831,15 @@ │ │ │ │ @ instruction: 0xf0030b03 │ │ │ │ stmibvs r1!, {r0, r2, r3, r5, r8, r9, sl, ip, sp, lr, pc} │ │ │ │ blhi 118fb40 │ │ │ │ svclt 0x0000e558 │ │ │ │ ... │ │ │ │ andeq r0, r0, #0 │ │ │ │ movmi r0, r0 │ │ │ │ - rsbeq fp, r9, sl, lsr fp │ │ │ │ + rsbeq fp, r9, r2, asr #22 │ │ │ │ blne 130fb5c │ │ │ │ blmi 14cfb60 │ │ │ │ blpl 4cf93c │ │ │ │ cdp 6, 1, cr4, cr6, cr8, {1} │ │ │ │ vnmls.f64 d1, d13, d12 │ │ │ │ vmov.f64 d4, #12 @ 0x40600000 3.5 │ │ │ │ vsub.f64 d2, d7, d5 │ │ │ │ @@ -329266,57 +329266,57 @@ │ │ │ │ @ instruction: 0xf6c3300c │ │ │ │ ldmdami r0!, {r0, r2, r5, r7, r9, fp, ip, sp, lr, pc} │ │ │ │ ldrbtmi r4, [r8], #-1625 @ 0xfffff9a7 │ │ │ │ blx 1992262 │ │ │ │ svclt 0x0000e546 │ │ │ │ andhi pc, r0, pc, lsr #7 │ │ │ │ ... │ │ │ │ - rsbeq fp, r9, r0, lsr #12 │ │ │ │ - rsbeq r1, r9, sl, lsl ip │ │ │ │ + rsbeq fp, r9, r8, lsr #12 │ │ │ │ + rsbeq r1, r9, r2, lsr #24 │ │ │ │ rsbseq sl, r4, r4, lsr #16 │ │ │ │ @ instruction: 0x000011b8 │ │ │ │ - rsbeq fp, r9, r6, lsl r6 │ │ │ │ - rsbeq fp, r9, r4, ror r5 │ │ │ │ - rsbeq r1, r9, lr, ror #22 │ │ │ │ - strdeq fp, [r9], #-70 @ 0xffffffba @ │ │ │ │ - strdeq r1, [r9], #-160 @ 0xffffff60 @ │ │ │ │ - rsbeq fp, r9, ip, lsr #9 │ │ │ │ - rsbeq r1, r9, r6, lsr #21 │ │ │ │ - rsbeq fp, r9, ip, lsl #9 │ │ │ │ - rsbeq r1, r9, r6, lsl #21 │ │ │ │ - rsbeq fp, r9, r6, asr #8 │ │ │ │ - rsbeq r1, r9, r2, asr #20 │ │ │ │ - rsbeq fp, r9, ip, lsr #8 │ │ │ │ - rsbeq r1, r9, r8, lsr #20 │ │ │ │ - rsbeq fp, r9, r2, lsl r4 │ │ │ │ - rsbeq r1, r9, lr, lsl #20 │ │ │ │ - strdeq fp, [r9], #-56 @ 0xffffffc8 @ │ │ │ │ - strdeq r1, [r9], #-148 @ 0xffffff6c @ │ │ │ │ - rsbeq fp, r9, r2, lsr #7 │ │ │ │ - ldrdeq fp, [r9], #-46 @ 0xffffffd2 @ │ │ │ │ - ldrdeq r1, [r9], #-136 @ 0xffffff78 @ │ │ │ │ - strhteq fp, [r9], #-46 @ 0xffffffd2 │ │ │ │ - strhteq r1, [r9], #-138 @ 0xffffff76 │ │ │ │ - rsbeq fp, r9, r2, asr #4 │ │ │ │ - rsbeq r1, r9, lr, lsr r8 │ │ │ │ - rsbeq fp, r9, r2, lsr #4 │ │ │ │ - rsbeq r1, r9, lr, lsl r8 │ │ │ │ - rsbeq fp, r9, r6, lsl #4 │ │ │ │ - rsbeq r1, r9, r2, lsl #16 │ │ │ │ - rsbeq fp, r9, r0, ror #3 │ │ │ │ - ldrdeq r1, [r9], #-124 @ 0xffffff84 @ │ │ │ │ - ldrdeq fp, [r9], #-16 @ │ │ │ │ - rsbeq fp, r9, lr, lsr #2 │ │ │ │ - rsbeq r1, r9, sl, lsr #14 │ │ │ │ - strdeq fp, [r9], #-4 @ │ │ │ │ - strdeq r1, [r9], #-96 @ 0xffffffa0 @ │ │ │ │ - ldrdeq fp, [r9], #-8 @ │ │ │ │ - ldrdeq r1, [r9], #-100 @ 0xffffff9c @ │ │ │ │ - rsbeq fp, r9, lr, lsr #1 │ │ │ │ - rsbeq r1, r9, sl, lsr #13 │ │ │ │ + rsbeq fp, r9, lr, lsl r6 │ │ │ │ + rsbeq fp, r9, ip, ror r5 │ │ │ │ + rsbeq r1, r9, r6, ror fp │ │ │ │ + strdeq fp, [r9], #-78 @ 0xffffffb2 @ │ │ │ │ + strdeq r1, [r9], #-168 @ 0xffffff58 @ │ │ │ │ + strhteq fp, [r9], #-68 @ 0xffffffbc │ │ │ │ + rsbeq r1, r9, lr, lsr #21 │ │ │ │ + mlseq r9, r4, r4, fp │ │ │ │ + rsbeq r1, r9, lr, lsl #21 │ │ │ │ + rsbeq fp, r9, lr, asr #8 │ │ │ │ + rsbeq r1, r9, sl, asr #20 │ │ │ │ + rsbeq fp, r9, r4, lsr r4 │ │ │ │ + rsbeq r1, r9, r0, lsr sl │ │ │ │ + rsbeq fp, r9, sl, lsl r4 │ │ │ │ + rsbeq r1, r9, r6, lsl sl │ │ │ │ + rsbeq fp, r9, r0, lsl #8 │ │ │ │ + strdeq r1, [r9], #-156 @ 0xffffff64 @ │ │ │ │ + rsbeq fp, r9, sl, lsr #7 │ │ │ │ + rsbeq fp, r9, r6, ror #5 │ │ │ │ + rsbeq r1, r9, r0, ror #17 │ │ │ │ + rsbeq fp, r9, r6, asr #5 │ │ │ │ + rsbeq r1, r9, r2, asr #17 │ │ │ │ + rsbeq fp, r9, sl, asr #4 │ │ │ │ + rsbeq r1, r9, r6, asr #16 │ │ │ │ + rsbeq fp, r9, sl, lsr #4 │ │ │ │ + rsbeq r1, r9, r6, lsr #16 │ │ │ │ + rsbeq fp, r9, lr, lsl #4 │ │ │ │ + rsbeq r1, r9, sl, lsl #16 │ │ │ │ + rsbeq fp, r9, r8, ror #3 │ │ │ │ + rsbeq r1, r9, r4, ror #15 │ │ │ │ + ldrdeq fp, [r9], #-24 @ 0xffffffe8 @ │ │ │ │ + rsbeq fp, r9, r6, lsr r1 │ │ │ │ + rsbeq r1, r9, r2, lsr r7 │ │ │ │ + strdeq fp, [r9], #-12 @ │ │ │ │ + strdeq r1, [r9], #-104 @ 0xffffff98 @ │ │ │ │ + rsbeq fp, r9, r0, ror #1 │ │ │ │ + ldrdeq r1, [r9], #-108 @ 0xffffff94 @ │ │ │ │ + strhteq fp, [r9], #-6 │ │ │ │ + strhteq r1, [r9], #-98 @ 0xffffff9e │ │ │ │ ldmmi r8!, {r0, r1, r7, r9, sl, lr} │ │ │ │ cmppvs fp, r0, asr #4 @ p-variant is OBSOLETE │ │ │ │ andcc r4, ip, r8, ror r4 │ │ │ │ blx 101232c │ │ │ │ @ instruction: 0x465948b5 │ │ │ │ @ instruction: 0xf6c34478 │ │ │ │ ldrb pc, [fp], #2805 @ 0xaf5 @ │ │ │ │ @@ -329493,47 +329493,47 @@ │ │ │ │ ldrbtmi r4, [r8], #-1625 @ 0xfffff9a7 │ │ │ │ @ instruction: 0xf6c3300c │ │ │ │ stmdami r5!, {r0, r1, r3, r4, r6, r7, fp, ip, sp, lr, pc} │ │ │ │ mvnscc pc, pc, asr #32 │ │ │ │ @ instruction: 0xf6c34478 │ │ │ │ ldr pc, [ip, #-2453] @ 0xfffff66b │ │ │ │ ... │ │ │ │ - ldrdeq sl, [r9], #-248 @ 0xffffff08 @ │ │ │ │ - ldrdeq r1, [r9], #-84 @ 0xffffffac @ │ │ │ │ - rsbeq fp, r9, r6 │ │ │ │ - rsbeq sl, r9, lr, lsl #31 │ │ │ │ - rsbeq r1, r9, sl, lsl #11 │ │ │ │ - rsbeq sl, r9, r6, ror #30 │ │ │ │ - rsbeq r1, r9, r2, ror #10 │ │ │ │ - rsbeq sl, r9, lr, lsr pc │ │ │ │ - rsbeq r1, r9, sl, lsr r5 │ │ │ │ - rsbeq sl, r9, r2, lsr #30 │ │ │ │ - rsbeq r1, r9, lr, lsl r5 │ │ │ │ - rsbeq sl, r9, ip, ror #29 │ │ │ │ - rsbeq r1, r9, r8, ror #9 │ │ │ │ - ldrdeq sl, [r9], #-224 @ 0xffffff20 @ │ │ │ │ - rsbeq r1, r9, ip, asr #9 │ │ │ │ - mlseq r9, sl, lr, sl │ │ │ │ - mlseq r9, r6, r4, r1 │ │ │ │ - rsbeq sl, r9, r0, ror #28 │ │ │ │ - rsbeq r1, r9, ip, asr r4 │ │ │ │ - rsbeq sl, r9, r8, lsl lr │ │ │ │ - rsbeq r1, r9, r4, lsl r4 │ │ │ │ - strdeq sl, [r9], #-218 @ 0xffffff26 @ │ │ │ │ - strdeq r1, [r9], #-54 @ 0xffffffca @ │ │ │ │ - ldrdeq sl, [r9], #-220 @ 0xffffff24 @ │ │ │ │ - ldrdeq r1, [r9], #-56 @ 0xffffffc8 @ │ │ │ │ - rsbeq sl, r9, lr, ror #26 │ │ │ │ - rsbeq r1, r9, r8, ror #6 │ │ │ │ - rsbeq sl, r9, r2, asr sp │ │ │ │ - rsbeq r1, r9, lr, asr #6 │ │ │ │ - rsbeq sl, r9, r4, lsr sp │ │ │ │ - rsbeq r1, r9, lr, lsr #6 │ │ │ │ - rsbeq sl, r9, sl, lsl sp │ │ │ │ - rsbeq r1, r9, r4, lsl r3 │ │ │ │ + rsbeq sl, r9, r0, ror #31 │ │ │ │ + ldrdeq r1, [r9], #-92 @ 0xffffffa4 @ │ │ │ │ + rsbeq fp, r9, lr │ │ │ │ + mlseq r9, r6, pc, sl @ │ │ │ │ + mlseq r9, r2, r5, r1 │ │ │ │ + rsbeq sl, r9, lr, ror #30 │ │ │ │ + rsbeq r1, r9, sl, ror #10 │ │ │ │ + rsbeq sl, r9, r6, asr #30 │ │ │ │ + rsbeq r1, r9, r2, asr #10 │ │ │ │ + rsbeq sl, r9, sl, lsr #30 │ │ │ │ + rsbeq r1, r9, r6, lsr #10 │ │ │ │ + strdeq sl, [r9], #-228 @ 0xffffff1c @ │ │ │ │ + strdeq r1, [r9], #-64 @ 0xffffffc0 @ │ │ │ │ + ldrdeq sl, [r9], #-232 @ 0xffffff18 @ │ │ │ │ + ldrdeq r1, [r9], #-68 @ 0xffffffbc @ │ │ │ │ + rsbeq sl, r9, r2, lsr #29 │ │ │ │ + mlseq r9, lr, r4, r1 │ │ │ │ + rsbeq sl, r9, r8, ror #28 │ │ │ │ + rsbeq r1, r9, r4, ror #8 │ │ │ │ + rsbeq sl, r9, r0, lsr #28 │ │ │ │ + rsbeq r1, r9, ip, lsl r4 │ │ │ │ + rsbeq sl, r9, r2, lsl #28 │ │ │ │ + strdeq r1, [r9], #-62 @ 0xffffffc2 @ │ │ │ │ + rsbeq sl, r9, r4, ror #27 │ │ │ │ + rsbeq r1, r9, r0, ror #7 │ │ │ │ + rsbeq sl, r9, r6, ror sp │ │ │ │ + rsbeq r1, r9, r0, ror r3 │ │ │ │ + rsbeq sl, r9, sl, asr sp │ │ │ │ + rsbeq r1, r9, r6, asr r3 │ │ │ │ + rsbeq sl, r9, ip, lsr sp │ │ │ │ + rsbeq r1, r9, r6, lsr r3 │ │ │ │ + rsbeq sl, r9, r2, lsr #26 │ │ │ │ + rsbeq r1, r9, ip, lsl r3 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00b0f8cc │ │ │ │ ldrmi fp, [r5], -fp, lsl #1 │ │ │ │ strcs r4, [r0], #-2606 @ 0xfffff5d2 │ │ │ │ ldrbtmi r9, [sl], #-2839 @ 0xfffff4e9 │ │ │ │ @@ -329580,16 +329580,16 @@ │ │ │ │ blls 34ebe4 >::_M_default_append(unsigned int)@@Base+0xcc020> │ │ │ │ svclt 0x00c84293 │ │ │ │ ldclle 2, cr2, [r6], #40 @ 0x28 │ │ │ │ ldrb r2, [r4, r3, lsl #4]! │ │ │ │ ldcl 6, cr15, [r4, #-752]! @ 0xfffffd10 │ │ │ │ rsbseq r9, r4, lr, ror lr │ │ │ │ @ instruction: 0x000011b8 │ │ │ │ - strdeq sl, [r9], #-182 @ 0xffffff4a @ │ │ │ │ - strdeq r1, [r9], #-18 @ 0xffffffee @ │ │ │ │ + strdeq sl, [r9], #-190 @ 0xffffff42 @ │ │ │ │ + strdeq r1, [r9], #-26 @ 0xffffffe6 @ │ │ │ │ ldrshteq r9, [r4], #-222 @ 0xffffff22 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ blhi 31011c >::_M_default_append(unsigned int)@@Base+0x8d558> │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ cdpeq 8, 14, cr15, cr8, cr12, {6} │ │ │ │ @ instruction: 0x4615b0b7 │ │ │ │ @@ -330064,16 +330064,16 @@ │ │ │ │ svcge 0x0064f67f │ │ │ │ svclt 0x0000e751 │ │ │ │ stclgt 12, cr12, [ip], {205} @ 0xcd │ │ │ │ svccc 0x00eccccc │ │ │ │ @ instruction: 0x00749d90 │ │ │ │ @ instruction: 0x000011b8 │ │ │ │ rsbseq r9, r4, r0, asr #23 │ │ │ │ - mlseq r9, r6, r4, sl │ │ │ │ - mlseq r9, r2, sl, r0 │ │ │ │ + mlseq r9, lr, r4, sl │ │ │ │ + mlseq r9, sl, sl, r0 │ │ │ │ ldmdage r0!, {r1, r2, r3, r5, r8, r9, fp, sp, pc} │ │ │ │ andne lr, r6, #3506176 @ 0x358000 │ │ │ │ andls r9, r0, r2, lsr #32 │ │ │ │ bleq 1190ebc │ │ │ │ @ instruction: 0x93244650 │ │ │ │ @ instruction: 0xf6a6f002 │ │ │ │ stmdacs r1, {r2, r5, r8, r9, fp, ip, pc} │ │ │ │ @@ -330328,15 +330328,15 @@ │ │ │ │ bls 83c420 │ │ │ │ addsmi r6, sl, #1769472 @ 0x1b0000 │ │ │ │ blls 6cc438 │ │ │ │ ldmdavs fp, {r0, r2, r3, r4, r9, fp, ip, pc} │ │ │ │ blle 4a6260 │ │ │ │ bls 8fc438 │ │ │ │ addsmi r6, sl, #1769472 @ 0x1b0000 │ │ │ │ - blls 88c424 │ │ │ │ + blls 88c424 │ │ │ │ ldmdavs fp, {r0, r1, r2, r3, r4, r9, fp, ip, pc} │ │ │ │ svclt 0x00b4429a │ │ │ │ movwcs r2, #13073 @ 0x3311 │ │ │ │ bllt 753810 │ │ │ │ @ instruction: 0xf7ff2311 │ │ │ │ @ instruction: 0xf892bb14 │ │ │ │ ldreq r3, [r9, r1, lsl #3] │ │ │ │ @@ -330528,25 +330528,25 @@ │ │ │ │ strb r3, [r7, r0]! │ │ │ │ vnmlsne.f64 d25, d14, d13 │ │ │ │ mcrge 5, 0, pc, cr7, cr15, {1} @ │ │ │ │ stmibeq r3, {r0, r1, r2, r3, r6, r9, fp, sp, lr, pc} │ │ │ │ svclt 0x0000e4aa │ │ │ │ andhi pc, r0, pc, lsr #7 │ │ │ │ ... │ │ │ │ - strdeq sl, [r9], #-8 @ │ │ │ │ + rsbeq sl, r9, r0, lsl #2 │ │ │ │ @ instruction: 0xffff8143 │ │ │ │ - rsbeq sl, r9, sl, ror r0 │ │ │ │ - rsbeq r9, r9, r2, asr #31 │ │ │ │ - strhteq r0, [r9], #-94 @ 0xffffffa2 │ │ │ │ - rsbeq r9, r9, sl, asr #30 │ │ │ │ - rsbeq r0, r9, r6, asr #10 │ │ │ │ - rsbeq r9, r9, r2, lsr pc │ │ │ │ - rsbeq r0, r9, lr, lsr #10 │ │ │ │ - rsbeq r9, r9, r4, lsl pc │ │ │ │ - rsbeq r0, r9, r0, lsl r5 │ │ │ │ + rsbeq sl, r9, r2, lsl #1 │ │ │ │ + rsbeq r9, r9, sl, asr #31 │ │ │ │ + rsbeq r0, r9, r6, asr #11 │ │ │ │ + rsbeq r9, r9, r2, asr pc │ │ │ │ + rsbeq r0, r9, lr, asr #10 │ │ │ │ + rsbeq r9, r9, sl, lsr pc │ │ │ │ + rsbeq r0, r9, r6, lsr r5 │ │ │ │ + rsbeq r9, r9, ip, lsl pc │ │ │ │ + rsbeq r0, r9, r8, lsl r5 │ │ │ │ @ instruction: 0x3180f892 │ │ │ │ vpadd.i8 d18, d0, d31 │ │ │ │ @ instruction: 0xf00381a7 │ │ │ │ blcs ff156a60 │ │ │ │ @ instruction: 0x83acf000 │ │ │ │ blmi 9911b0 │ │ │ │ blmi ff191640 │ │ │ │ @@ -330890,20 +330890,20 @@ │ │ │ │ ldc 3, cr6, [r3, #-704] @ 0xfffffd40 │ │ │ │ @ instruction: 0xf8d92b02 │ │ │ │ movwcc r3, #4096 @ 0x1000 │ │ │ │ andcc pc, r0, r9, asr #17 │ │ │ │ svclt 0x0000e4ff │ │ │ │ ldrlt r4, [r9, #-3109]! @ 0xfffff3db │ │ │ │ strbpl r6, [r7], #-2187 @ 0xfffff775 │ │ │ │ - rsbeq r9, r9, r6, lsl #22 │ │ │ │ - rsbeq r0, r9, r2, lsl #2 │ │ │ │ - rsbeq r9, r9, lr, ror #21 │ │ │ │ - rsbeq r0, r9, sl, ror #1 │ │ │ │ - mlseq r9, ip, r8, r9 │ │ │ │ - mlseq r8, r8, lr, pc @ │ │ │ │ + rsbeq r9, r9, lr, lsl #22 │ │ │ │ + rsbeq r0, r9, sl, lsl #2 │ │ │ │ + strdeq r9, [r9], #-166 @ 0xffffff5a @ │ │ │ │ + strdeq r0, [r9], #-2 @ │ │ │ │ + rsbeq r9, r9, r4, lsr #17 │ │ │ │ + rsbeq pc, r8, r0, lsr #29 │ │ │ │ @ instruction: 0x46019a15 │ │ │ │ stc 6, cr4, [sp, #128] @ 0x80 │ │ │ │ ldmdavs r3, {r4, r8, r9, fp, sp, lr} │ │ │ │ andsvs r3, r3, r1, lsl #6 │ │ │ │ mlacc r8, r6, r8, pc @ │ │ │ │ blhi 191714 │ │ │ │ movweq pc, #61475 @ 0xf023 @ │ │ │ │ @@ -330918,15 +330918,15 @@ │ │ │ │ vmov.u16 sl, d0[2] │ │ │ │ movwls r1, #6978 @ 0x1b42 │ │ │ │ bleq 1211bec │ │ │ │ ldrbmi sl, [r0], -lr, lsr #22 │ │ │ │ blge cbad34 │ │ │ │ pldw [r2, #10] │ │ │ │ @ instruction: 0xf0402801 │ │ │ │ - bls 877c2c │ │ │ │ + bls 877c2c │ │ │ │ ldrbmi r4, [r0], -r9, lsr #12 │ │ │ │ movwcc r6, #6163 @ 0x1813 │ │ │ │ vshr.u16 d22, d3, #8 │ │ │ │ stmdacs r1, {r0, r3, r6, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ bge fe453250 │ │ │ │ @ instruction: 0xf8df4604 │ │ │ │ vmla.i8 q8, , q2 │ │ │ │ @@ -331550,58 +331550,58 @@ │ │ │ │ @ instruction: 0xf0402b00 │ │ │ │ @ instruction: 0xf50080cc │ │ │ │ stmibvs sl!, {r1, r2, r3, r5, r7, r8, r9, sp, lr} │ │ │ │ blcc 19215c │ │ │ │ ldmdblt sp, {r0, r1, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc}^ │ │ │ │ ldrlt r4, [r9, #-3109]! @ 0xfffff3db │ │ │ │ strbpl r6, [r7], #-2187 @ 0xfffff775 │ │ │ │ - mlseq r9, r2, r6, r9 │ │ │ │ - rsbeq pc, r8, ip, lsl #25 │ │ │ │ - rsbeq r9, r9, sl, asr #10 │ │ │ │ - rsbeq pc, r8, r4, asr #22 │ │ │ │ - ldrdeq r9, [r9], #-72 @ 0xffffffb8 @ │ │ │ │ - ldrdeq pc, [r8], #-162 @ 0xffffff5e @ │ │ │ │ - strhteq r9, [r9], #-70 @ 0xffffffba │ │ │ │ - strhteq pc, [r8], #-160 @ 0xffffff60 @ │ │ │ │ - rsbeq r9, r9, r4, asr #8 │ │ │ │ - rsbeq pc, r8, lr, lsr sl @ │ │ │ │ - ldrdeq r9, [r9], #-52 @ 0xffffffcc @ │ │ │ │ - rsbeq pc, r8, lr, asr #19 │ │ │ │ - strhteq r9, [r9], #-50 @ 0xffffffce │ │ │ │ - rsbeq pc, r8, ip, lsr #19 │ │ │ │ - mlseq r9, r0, r3, r9 │ │ │ │ - rsbeq pc, r8, sl, lsl #19 │ │ │ │ - rsbeq r9, r9, lr, ror #6 │ │ │ │ - rsbeq pc, r8, r8, ror #18 │ │ │ │ - rsbeq r9, r9, ip, asr #6 │ │ │ │ - rsbeq pc, r8, r6, asr #18 │ │ │ │ - rsbeq r9, r9, sl, lsr #6 │ │ │ │ - rsbeq pc, r8, r4, lsr #18 │ │ │ │ - rsbeq r9, r9, r8, lsl #6 │ │ │ │ - rsbeq pc, r8, r2, lsl #18 │ │ │ │ - mlseq r9, r6, r2, r9 │ │ │ │ - mlseq r8, r0, r8, pc @ │ │ │ │ - rsbeq r9, r9, ip, lsl r1 │ │ │ │ - rsbeq pc, r8, r6, lsl r7 @ │ │ │ │ - rsbeq r8, r9, r6, lsr pc │ │ │ │ - rsbeq pc, r8, r2, lsr r5 @ │ │ │ │ - rsbeq r8, r9, r0, ror #28 │ │ │ │ - rsbeq pc, r8, ip, asr r4 @ │ │ │ │ - rsbeq r8, r9, r2, asr #28 │ │ │ │ - rsbeq pc, r8, lr, lsr r4 @ │ │ │ │ - rsbeq r8, r9, r4, lsr #28 │ │ │ │ - rsbeq pc, r8, r0, lsr #8 │ │ │ │ - rsbeq r8, r9, r2, lsl #28 │ │ │ │ - strdeq pc, [r8], #-62 @ 0xffffffc2 @ │ │ │ │ - rsbeq r8, r9, r4, ror #27 │ │ │ │ - rsbeq pc, r8, r0, ror #7 │ │ │ │ - rsbeq r8, r9, r6, asr #27 │ │ │ │ - rsbeq pc, r8, r2, asr #7 │ │ │ │ - rsbeq r8, r9, r6, asr #26 │ │ │ │ - rsbeq pc, r8, r2, asr #6 │ │ │ │ + mlseq r9, sl, r6, r9 │ │ │ │ + mlseq r8, r4, ip, pc @ │ │ │ │ + rsbeq r9, r9, r2, asr r5 │ │ │ │ + rsbeq pc, r8, ip, asr #22 │ │ │ │ + rsbeq r9, r9, r0, ror #9 │ │ │ │ + ldrdeq pc, [r8], #-170 @ 0xffffff56 @ │ │ │ │ + strhteq r9, [r9], #-78 @ 0xffffffb2 │ │ │ │ + strhteq pc, [r8], #-168 @ 0xffffff58 @ │ │ │ │ + rsbeq r9, r9, ip, asr #8 │ │ │ │ + rsbeq pc, r8, r6, asr #20 │ │ │ │ + ldrdeq r9, [r9], #-60 @ 0xffffffc4 @ │ │ │ │ + ldrdeq pc, [r8], #-150 @ 0xffffff6a @ │ │ │ │ + strhteq r9, [r9], #-58 @ 0xffffffc6 │ │ │ │ + strhteq pc, [r8], #-148 @ 0xffffff6c @ │ │ │ │ + mlseq r9, r8, r3, r9 │ │ │ │ + mlseq r8, r2, r9, pc @ │ │ │ │ + rsbeq r9, r9, r6, ror r3 │ │ │ │ + rsbeq pc, r8, r0, ror r9 @ │ │ │ │ + rsbeq r9, r9, r4, asr r3 │ │ │ │ + rsbeq pc, r8, lr, asr #18 │ │ │ │ + rsbeq r9, r9, r2, lsr r3 │ │ │ │ + rsbeq pc, r8, ip, lsr #18 │ │ │ │ + rsbeq r9, r9, r0, lsl r3 │ │ │ │ + rsbeq pc, r8, sl, lsl #18 │ │ │ │ + mlseq r9, lr, r2, r9 │ │ │ │ + mlseq r8, r8, r8, pc @ │ │ │ │ + rsbeq r9, r9, r4, lsr #2 │ │ │ │ + rsbeq pc, r8, lr, lsl r7 @ │ │ │ │ + rsbeq r8, r9, lr, lsr pc │ │ │ │ + rsbeq pc, r8, sl, lsr r5 @ │ │ │ │ + rsbeq r8, r9, r8, ror #28 │ │ │ │ + rsbeq pc, r8, r4, ror #8 │ │ │ │ + rsbeq r8, r9, sl, asr #28 │ │ │ │ + rsbeq pc, r8, r6, asr #8 │ │ │ │ + rsbeq r8, r9, ip, lsr #28 │ │ │ │ + rsbeq pc, r8, r8, lsr #8 │ │ │ │ + rsbeq r8, r9, sl, lsl #28 │ │ │ │ + rsbeq pc, r8, r6, lsl #8 │ │ │ │ + rsbeq r8, r9, ip, ror #27 │ │ │ │ + rsbeq pc, r8, r8, ror #7 │ │ │ │ + rsbeq r8, r9, lr, asr #27 │ │ │ │ + rsbeq pc, r8, sl, asr #7 │ │ │ │ + rsbeq r8, r9, lr, asr #26 │ │ │ │ + rsbeq pc, r8, sl, asr #6 │ │ │ │ @ instruction: 0x46504611 │ │ │ │ blvs 612208 │ │ │ │ blcs 59220c │ │ │ │ @ instruction: 0xf1a4f001 │ │ │ │ movwls sl, #2864 @ 0xb30 │ │ │ │ blge b5f3e4 │ │ │ │ ldrbmi r6, [r0], -r9, lsr #19 │ │ │ │ @@ -331921,72 +331921,72 @@ │ │ │ │ tstpcc r4, r0, asr #12 @ p-variant is OBSOLETE │ │ │ │ andcc r4, ip, r8, ror r4 │ │ │ │ ldc2l 6, cr15, [lr, #768] @ 0x300 │ │ │ │ @ instruction: 0x4621483c │ │ │ │ @ instruction: 0xf6c04478 │ │ │ │ @ instruction: 0xf7fefe99 │ │ │ │ svclt 0x0000be0b │ │ │ │ - rsbeq r8, r9, r4, lsr #23 │ │ │ │ - mlseq r8, lr, r1, pc @ │ │ │ │ - rsbeq r8, r9, sl, ror #22 │ │ │ │ - rsbeq pc, r8, r4, ror #2 │ │ │ │ - rsbeq r8, r9, r0, lsr fp │ │ │ │ - rsbeq pc, r8, sl, lsr #2 │ │ │ │ - rsbeq r8, r9, lr, lsl #22 │ │ │ │ - rsbeq pc, r8, r8, lsl #2 │ │ │ │ - rsbeq r8, r9, ip, ror #21 │ │ │ │ - rsbeq pc, r8, r8, ror #1 │ │ │ │ - rsbeq r8, r9, r6, lsr #20 │ │ │ │ - rsbeq pc, r8, r2, lsr #32 │ │ │ │ - rsbeq r8, r9, r8, lsl #20 │ │ │ │ - rsbeq pc, r8, r4 │ │ │ │ - rsbeq r8, r9, sl, ror #19 │ │ │ │ - rsbeq lr, r8, r4, ror #31 │ │ │ │ - rsbeq r8, r9, sl, asr #19 │ │ │ │ - rsbeq lr, r8, r6, asr #31 │ │ │ │ - rsbeq r8, r9, ip, lsr #19 │ │ │ │ - rsbeq lr, r8, r8, lsr #31 │ │ │ │ - rsbeq r8, r9, lr, lsl #19 │ │ │ │ - rsbeq lr, r8, sl, lsl #31 │ │ │ │ - rsbeq r8, r9, r0, ror r9 │ │ │ │ - rsbeq lr, r8, ip, ror #30 │ │ │ │ - rsbeq r8, r9, r2, asr r9 │ │ │ │ - rsbeq lr, r8, lr, asr #30 │ │ │ │ - rsbeq r8, r9, r4, lsr r9 │ │ │ │ - rsbeq lr, r8, r0, lsr pc │ │ │ │ - rsbeq r8, r9, r6, lsl r9 │ │ │ │ - rsbeq lr, r8, r2, lsl pc │ │ │ │ - strdeq r8, [r9], #-136 @ 0xffffff78 @ │ │ │ │ - strdeq lr, [r8], #-228 @ 0xffffff1c @ │ │ │ │ - ldrdeq r8, [r9], #-138 @ 0xffffff76 @ │ │ │ │ - ldrdeq lr, [r8], #-230 @ 0xffffff1a @ │ │ │ │ - strhteq r8, [r9], #-140 @ 0xffffff74 │ │ │ │ - strhteq lr, [r8], #-232 @ 0xffffff18 │ │ │ │ - mlseq r9, lr, r8, r8 │ │ │ │ - mlseq r8, sl, lr, lr │ │ │ │ - rsbeq r8, r9, r0, lsl #17 │ │ │ │ - rsbeq lr, r8, ip, ror lr │ │ │ │ - rsbeq r8, r9, r2, ror #16 │ │ │ │ - rsbeq lr, r8, lr, asr lr │ │ │ │ - rsbeq r8, r9, r8, lsr r8 │ │ │ │ - rsbeq lr, r8, r4, lsr lr │ │ │ │ - strdeq r8, [r9], #-122 @ 0xffffff86 @ │ │ │ │ - strdeq lr, [r8], #-214 @ 0xffffff2a @ │ │ │ │ - ldrdeq r8, [r9], #-124 @ 0xffffff84 @ │ │ │ │ - ldrdeq lr, [r8], #-216 @ 0xffffff28 @ │ │ │ │ - strhteq r8, [r9], #-126 @ 0xffffff82 │ │ │ │ - strhteq lr, [r8], #-218 @ 0xffffff26 │ │ │ │ - rsbeq r8, r9, r0, lsr #15 │ │ │ │ - mlseq r8, ip, sp, lr │ │ │ │ - rsbeq r8, r9, ip, asr r7 │ │ │ │ - rsbeq lr, r8, r8, asr sp │ │ │ │ - rsbeq r8, r9, lr, lsr r7 │ │ │ │ - rsbeq lr, r8, sl, lsr sp │ │ │ │ - rsbeq r8, r9, r0, lsr #14 │ │ │ │ - rsbeq lr, r8, ip, lsl sp │ │ │ │ + rsbeq r8, r9, ip, lsr #23 │ │ │ │ + rsbeq pc, r8, r6, lsr #3 │ │ │ │ + rsbeq r8, r9, r2, ror fp │ │ │ │ + rsbeq pc, r8, ip, ror #2 │ │ │ │ + rsbeq r8, r9, r8, lsr fp │ │ │ │ + rsbeq pc, r8, r2, lsr r1 @ │ │ │ │ + rsbeq r8, r9, r6, lsl fp │ │ │ │ + rsbeq pc, r8, r0, lsl r1 @ │ │ │ │ + strdeq r8, [r9], #-164 @ 0xffffff5c @ │ │ │ │ + strdeq pc, [r8], #-0 @ │ │ │ │ + rsbeq r8, r9, lr, lsr #20 │ │ │ │ + rsbeq pc, r8, sl, lsr #32 │ │ │ │ + rsbeq r8, r9, r0, lsl sl │ │ │ │ + rsbeq pc, r8, ip │ │ │ │ + strdeq r8, [r9], #-146 @ 0xffffff6e @ │ │ │ │ + rsbeq lr, r8, ip, ror #31 │ │ │ │ + ldrdeq r8, [r9], #-146 @ 0xffffff6e @ │ │ │ │ + rsbeq lr, r8, lr, asr #31 │ │ │ │ + strhteq r8, [r9], #-148 @ 0xffffff6c │ │ │ │ + strhteq lr, [r8], #-240 @ 0xffffff10 │ │ │ │ + mlseq r9, r6, r9, r8 │ │ │ │ + mlseq r8, r2, pc, lr @ │ │ │ │ + rsbeq r8, r9, r8, ror r9 │ │ │ │ + rsbeq lr, r8, r4, ror pc │ │ │ │ + rsbeq r8, r9, sl, asr r9 │ │ │ │ + rsbeq lr, r8, r6, asr pc │ │ │ │ + rsbeq r8, r9, ip, lsr r9 │ │ │ │ + rsbeq lr, r8, r8, lsr pc │ │ │ │ + rsbeq r8, r9, lr, lsl r9 │ │ │ │ + rsbeq lr, r8, sl, lsl pc │ │ │ │ + rsbeq r8, r9, r0, lsl #18 │ │ │ │ + strdeq lr, [r8], #-236 @ 0xffffff14 @ │ │ │ │ + rsbeq r8, r9, r2, ror #17 │ │ │ │ + ldrdeq lr, [r8], #-238 @ 0xffffff12 @ │ │ │ │ + rsbeq r8, r9, r4, asr #17 │ │ │ │ + rsbeq lr, r8, r0, asr #29 │ │ │ │ + rsbeq r8, r9, r6, lsr #17 │ │ │ │ + rsbeq lr, r8, r2, lsr #29 │ │ │ │ + rsbeq r8, r9, r8, lsl #17 │ │ │ │ + rsbeq lr, r8, r4, lsl #29 │ │ │ │ + rsbeq r8, r9, sl, ror #16 │ │ │ │ + rsbeq lr, r8, r6, ror #28 │ │ │ │ + rsbeq r8, r9, r0, asr #16 │ │ │ │ + rsbeq lr, r8, ip, lsr lr │ │ │ │ + rsbeq r8, r9, r2, lsl #16 │ │ │ │ + strdeq lr, [r8], #-222 @ 0xffffff22 @ │ │ │ │ + rsbeq r8, r9, r4, ror #15 │ │ │ │ + rsbeq lr, r8, r0, ror #27 │ │ │ │ + rsbeq r8, r9, r6, asr #15 │ │ │ │ + rsbeq lr, r8, r2, asr #27 │ │ │ │ + rsbeq r8, r9, r8, lsr #15 │ │ │ │ + rsbeq lr, r8, r4, lsr #27 │ │ │ │ + rsbeq r8, r9, r4, ror #14 │ │ │ │ + rsbeq lr, r8, r0, ror #26 │ │ │ │ + rsbeq r8, r9, r6, asr #14 │ │ │ │ + rsbeq lr, r8, r2, asr #26 │ │ │ │ + rsbeq r8, r9, r8, lsr #14 │ │ │ │ + rsbeq lr, r8, r4, lsr #26 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ bl fecae3d8 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r6, r0, ror #31 │ │ │ │ strmi r4, [r8], -r4, lsl #12 │ │ │ │ stc 2, cr9, [sp, #12] │ │ │ │ vqdmlsl.s16 q0, d13, d4 │ │ │ │ @@ -332006,16 +332006,16 @@ │ │ │ │ andcc r4, ip, r8, ror r4 │ │ │ │ ldc2 6, cr15, [r6, #-768]! @ 0xfffffd00 │ │ │ │ stmdbls r3, {r0, r2, fp, lr} │ │ │ │ @ instruction: 0xf6c04478 │ │ │ │ blls 2569f8 │ │ │ │ andlt r4, r6, r8, lsl r6 │ │ │ │ svclt 0x0000bd10 │ │ │ │ - ldrdeq r8, [r9], #-80 @ 0xffffffb0 @ │ │ │ │ - rsbeq lr, r8, ip, asr #23 │ │ │ │ + ldrdeq r8, [r9], #-88 @ 0xffffffa8 @ │ │ │ │ + ldrdeq lr, [r8], #-180 @ 0xffffff4c @ │ │ │ │ ldrbmi lr, [r0, sp, lsr #18]! │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ blhi 212704 │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00a8f8cc │ │ │ │ @ instruction: 0xf8df4692 │ │ │ │ ldrmi r2, [lr], -r8, ror #10 │ │ │ │ @@ -332362,30 +332362,30 @@ │ │ │ │ @ instruction: 0xf6b9e5aa │ │ │ │ svclt 0x0000efbe │ │ │ │ andhi pc, r0, pc, lsr #7 │ │ │ │ andeq r0, r0, #0 │ │ │ │ movmi r0, r0 │ │ │ │ rsbseq r7, r4, ip, lsr #15 │ │ │ │ @ instruction: 0x000011b8 │ │ │ │ - rsbeq pc, ip, r6, ror #26 │ │ │ │ + rsbeq pc, ip, lr, ror #26 │ │ │ │ rsbseq r7, r4, r0, lsl #14 │ │ │ │ - rsbeq r8, r9, sl, lsr #2 │ │ │ │ - rsbeq lr, r8, r6, lsr #14 │ │ │ │ - strdeq r8, [r9], #-0 @ │ │ │ │ - rsbeq lr, r8, ip, ror #13 │ │ │ │ - ldrdeq r8, [r9], #-2 @ │ │ │ │ - rsbeq lr, r8, lr, asr #13 │ │ │ │ - strhteq r8, [r9], #-4 │ │ │ │ - strhteq lr, [r8], #-96 @ 0xffffffa0 │ │ │ │ - mlseq r9, r6, r0, r8 │ │ │ │ - mlseq r8, r2, r6, lr │ │ │ │ - rsbeq r8, r9, r0, ror r0 │ │ │ │ - rsbeq lr, r8, ip, ror #12 │ │ │ │ - rsbeq r8, r9, r4, asr r0 │ │ │ │ - rsbeq r8, r9, r6, rrx │ │ │ │ + rsbeq r8, r9, r2, lsr r1 │ │ │ │ + rsbeq lr, r8, lr, lsr #14 │ │ │ │ + strdeq r8, [r9], #-8 @ │ │ │ │ + strdeq lr, [r8], #-100 @ 0xffffff9c @ │ │ │ │ + ldrdeq r8, [r9], #-10 @ │ │ │ │ + ldrdeq lr, [r8], #-102 @ 0xffffff9a @ │ │ │ │ + strhteq r8, [r9], #-12 │ │ │ │ + strhteq lr, [r8], #-104 @ 0xffffff98 │ │ │ │ + mlseq r9, lr, r0, r8 │ │ │ │ + mlseq r8, sl, r6, lr │ │ │ │ + rsbeq r8, r9, r8, ror r0 │ │ │ │ + rsbeq lr, r8, r4, ror r6 │ │ │ │ + rsbeq r8, r9, ip, asr r0 │ │ │ │ + rsbeq r8, r9, lr, rrx │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00c8f8cc │ │ │ │ strmi fp, [r1], r5, lsl #1 │ │ │ │ ldrmi r4, [fp], r8, lsl #12 │ │ │ │ ldmib sp, {r2, r4, r9, sl, lr}^ │ │ │ │ @@ -332431,18 +332431,18 @@ │ │ │ │ @ instruction: 0xf6c0300c │ │ │ │ stmdami r8, {r0, r2, r5, r6, r7, r8, fp, ip, sp, lr, pc} │ │ │ │ ldrbtmi r9, [r8], #-2307 @ 0xfffff6fd │ │ │ │ blx fe9953d4 │ │ │ │ ldrmi r9, [r8], -r3, lsl #22 │ │ │ │ pop {r0, r2, ip, sp, pc} │ │ │ │ svclt 0x00008ff0 │ │ │ │ - rsbeq r7, r9, sl, lsl #31 │ │ │ │ - rsbeq lr, r8, r6, lsl #11 │ │ │ │ - rsbeq r7, r9, lr, lsr #30 │ │ │ │ - rsbeq lr, r8, sl, lsr #10 │ │ │ │ + mlseq r9, r2, pc, r7 @ │ │ │ │ + rsbeq lr, r8, lr, lsl #11 │ │ │ │ + rsbeq r7, r9, r6, lsr pc │ │ │ │ + rsbeq lr, r8, r2, lsr r5 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00c8f8cc │ │ │ │ strmi fp, [r1], r5, lsl #1 │ │ │ │ ldrmi r4, [fp], r8, lsl #12 │ │ │ │ mcrls 6, 0, r4, cr15, cr0, {4} │ │ │ │ @@ -332488,18 +332488,18 @@ │ │ │ │ @ instruction: 0xf6c0300c │ │ │ │ stmdami r8, {r0, r1, r4, r5, r6, r8, fp, ip, sp, lr, pc} │ │ │ │ ldrbtmi r9, [r8], #-2307 @ 0xfffff6fd │ │ │ │ blx d154b8 │ │ │ │ ldrmi r9, [r8], -r3, lsl #22 │ │ │ │ pop {r0, r2, ip, sp, pc} │ │ │ │ svclt 0x00008ff0 │ │ │ │ - rsbeq r7, r9, r8, lsr #29 │ │ │ │ - rsbeq lr, r8, r4, lsr #9 │ │ │ │ - rsbeq r7, r9, sl, asr #28 │ │ │ │ - rsbeq lr, r8, r6, asr #8 │ │ │ │ + strhteq r7, [r9], #-224 @ 0xffffff20 │ │ │ │ + rsbeq lr, r8, ip, lsr #9 │ │ │ │ + rsbeq r7, r9, r2, asr lr │ │ │ │ + rsbeq lr, r8, lr, asr #8 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ blhi 212e94 │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x0070f8cc │ │ │ │ @ instruction: 0x4615b099 │ │ │ │ strmi r4, [fp], r5, lsr #21 │ │ │ │ @@ -332665,39 +332665,39 @@ │ │ │ │ @ instruction: 0xf8d2f6c0 │ │ │ │ @ instruction: 0xf6b9e7ee │ │ │ │ svclt 0x0000ed5e │ │ │ │ andhi pc, r0, pc, lsr #7 │ │ │ │ addge r9, r7, #46, 30 @ 0xb8 │ │ │ │ ldrbtpl r4, [sp], #-686 @ 0xfffffd52 │ │ │ │ rsbseq r7, r4, sl, lsl r0 │ │ │ │ - rsbeq r7, r9, r2, asr #28 │ │ │ │ + rsbeq r7, r9, sl, asr #28 │ │ │ │ @ instruction: 0x000011b8 │ │ │ │ - rsbeq pc, ip, r2, lsl #11 │ │ │ │ - rsbeq pc, ip, r6, ror #10 │ │ │ │ - rsbeq pc, ip, lr, lsr r5 @ │ │ │ │ - rsbeq pc, ip, r6, lsl r5 @ │ │ │ │ - strdeq pc, [ip], #-72 @ 0xffffffb8 @ │ │ │ │ - rsbeq r7, r9, lr, ror #25 │ │ │ │ + rsbeq pc, ip, sl, lsl #11 │ │ │ │ + rsbeq pc, ip, lr, ror #10 │ │ │ │ + rsbeq pc, ip, r6, asr #10 │ │ │ │ + rsbeq pc, ip, lr, lsl r5 @ │ │ │ │ + rsbeq pc, ip, r0, lsl #10 │ │ │ │ + strdeq r7, [r9], #-198 @ 0xffffff3a @ │ │ │ │ rsbseq r6, r4, r0, lsr #29 │ │ │ │ - rsbeq r7, r9, lr, asr ip │ │ │ │ - rsbeq lr, r8, sl, asr r2 │ │ │ │ - rsbeq r7, r9, r0, asr #24 │ │ │ │ - rsbeq r7, r9, r2, ror #26 │ │ │ │ - rsbeq r7, r9, r2, lsr #24 │ │ │ │ - rsbeq r7, r9, r4, asr #26 │ │ │ │ - rsbeq r7, r9, r6, lsl #24 │ │ │ │ - rsbeq r7, r9, r8, lsr #26 │ │ │ │ - rsbeq r7, r9, r6, ror #23 │ │ │ │ - rsbeq r7, r9, r8, lsl #26 │ │ │ │ - rsbeq r7, r9, ip, asr #23 │ │ │ │ - rsbeq r7, r9, lr, ror #25 │ │ │ │ - strhteq r7, [r9], #-180 @ 0xffffff4c │ │ │ │ - rsbeq lr, r8, lr, lsr #3 │ │ │ │ - mlseq r9, r4, fp, r7 │ │ │ │ - rsbeq lr, r8, lr, lsl #3 │ │ │ │ + rsbeq r7, r9, r6, ror #24 │ │ │ │ + rsbeq lr, r8, r2, ror #4 │ │ │ │ + rsbeq r7, r9, r8, asr #24 │ │ │ │ + rsbeq r7, r9, sl, ror #26 │ │ │ │ + rsbeq r7, r9, sl, lsr #24 │ │ │ │ + rsbeq r7, r9, ip, asr #26 │ │ │ │ + rsbeq r7, r9, lr, lsl #24 │ │ │ │ + rsbeq r7, r9, r0, lsr sp │ │ │ │ + rsbeq r7, r9, lr, ror #23 │ │ │ │ + rsbeq r7, r9, r0, lsl sp │ │ │ │ + ldrdeq r7, [r9], #-180 @ 0xffffff4c @ │ │ │ │ + strdeq r7, [r9], #-198 @ 0xffffff3a @ │ │ │ │ + strhteq r7, [r9], #-188 @ 0xffffff44 │ │ │ │ + strhteq lr, [r8], #-22 @ 0xffffffea │ │ │ │ + mlseq r9, ip, fp, r7 │ │ │ │ + mlseq r8, r6, r1, lr │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ blhi 2131ac │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00a0f8cc │ │ │ │ bmi febe9554 │ │ │ │ blmi febe9774 │ │ │ │ @@ -332868,40 +332868,40 @@ │ │ │ │ @ instruction: 0xff3cf6bf │ │ │ │ @ instruction: 0xf6b9e7ef │ │ │ │ svclt 0x0000ebc8 │ │ │ │ addge r9, r7, #46, 30 @ 0xb8 │ │ │ │ ldrbtpl r4, [sp], #-686 @ 0xfffffd52 │ │ │ │ rsbseq r6, r4, r8, lsl #26 │ │ │ │ @ instruction: 0x000011b8 │ │ │ │ - rsbeq r7, r9, r4, lsr #22 │ │ │ │ - rsbeq pc, ip, ip, asr r2 @ │ │ │ │ - rsbeq pc, ip, r0, asr #4 │ │ │ │ - rsbeq pc, ip, r8, lsl r2 @ │ │ │ │ - ldrdeq pc, [ip], #-22 @ 0xffffffea @ │ │ │ │ - strhteq pc, [ip], #-18 @ 0xffffffee @ │ │ │ │ - rsbeq r7, r9, ip, lsl #19 │ │ │ │ - rsbeq sp, r8, r8, lsl #31 │ │ │ │ + rsbeq r7, r9, ip, lsr #22 │ │ │ │ + rsbeq pc, ip, r4, ror #4 │ │ │ │ + rsbeq pc, ip, r8, asr #4 │ │ │ │ + rsbeq pc, ip, r0, lsr #4 │ │ │ │ + ldrdeq pc, [ip], #-30 @ 0xffffffe2 @ │ │ │ │ + strhteq pc, [ip], #-26 @ 0xffffffe6 @ │ │ │ │ + mlseq r9, r4, r9, r7 │ │ │ │ + mlseq r8, r0, pc, sp @ │ │ │ │ @ instruction: 0x00746b96 │ │ │ │ - rsbeq r7, r9, r2, asr r9 │ │ │ │ - rsbeq sp, r8, lr, asr #30 │ │ │ │ - rsbeq r7, r9, r0, lsl #19 │ │ │ │ - rsbeq r7, r9, lr, lsl #18 │ │ │ │ - rsbeq r7, r9, r0, lsr sl │ │ │ │ - strdeq r7, [r9], #-128 @ 0xffffff80 @ │ │ │ │ - rsbeq r7, r9, r2, lsl sl │ │ │ │ - ldrdeq r7, [r9], #-132 @ 0xffffff7c @ │ │ │ │ - strdeq r7, [r9], #-150 @ 0xffffff6a @ │ │ │ │ - strhteq r7, [r9], #-136 @ 0xffffff78 │ │ │ │ - ldrdeq r7, [r9], #-154 @ 0xffffff66 @ │ │ │ │ - mlseq r9, lr, r8, r7 │ │ │ │ - rsbeq r7, r9, r0, asr #19 │ │ │ │ - rsbeq r7, r9, r6, lsl #17 │ │ │ │ - rsbeq sp, r8, r0, lsl #29 │ │ │ │ - rsbeq r7, r9, r8, ror #16 │ │ │ │ - rsbeq sp, r8, r2, ror #28 │ │ │ │ + rsbeq r7, r9, sl, asr r9 │ │ │ │ + rsbeq sp, r8, r6, asr pc │ │ │ │ + rsbeq r7, r9, r8, lsl #19 │ │ │ │ + rsbeq r7, r9, r6, lsl r9 │ │ │ │ + rsbeq r7, r9, r8, lsr sl │ │ │ │ + strdeq r7, [r9], #-136 @ 0xffffff78 @ │ │ │ │ + rsbeq r7, r9, sl, lsl sl │ │ │ │ + ldrdeq r7, [r9], #-140 @ 0xffffff74 @ │ │ │ │ + strdeq r7, [r9], #-158 @ 0xffffff62 @ │ │ │ │ + rsbeq r7, r9, r0, asr #17 │ │ │ │ + rsbeq r7, r9, r2, ror #19 │ │ │ │ + rsbeq r7, r9, r6, lsr #17 │ │ │ │ + rsbeq r7, r9, r8, asr #19 │ │ │ │ + rsbeq r7, r9, lr, lsl #17 │ │ │ │ + rsbeq sp, r8, r8, lsl #29 │ │ │ │ + rsbeq r7, r9, r0, ror r8 │ │ │ │ + rsbeq sp, r8, sl, ror #28 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ bl fecaf224 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r4, r8, ror #31 │ │ │ │ stcls 1, cr2, [r6], {1} │ │ │ │ @ instruction: 0xf7ff9400 │ │ │ │ @ instruction: 0x4603fe5b │ │ │ │ @@ -332912,16 +332912,16 @@ │ │ │ │ ldrbtmi r4, [r8], #-2054 @ 0xfffff7fa │ │ │ │ @ instruction: 0xf6bf300c │ │ │ │ stmdami r5, {r0, r5, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ ldrbtmi r9, [r8], #-2307 @ 0xfffff6fd │ │ │ │ mrc2 6, 6, pc, cr12, cr15, {5} │ │ │ │ ldrmi r9, [r8], -r3, lsl #22 │ │ │ │ ldclt 0, cr11, [r0, #-16] │ │ │ │ - rsbeq r7, r9, r6, lsr #15 │ │ │ │ - rsbeq sp, r8, r2, lsr #27 │ │ │ │ + rsbeq r7, r9, lr, lsr #15 │ │ │ │ + rsbeq sp, r8, sl, lsr #27 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ bl fecaf274 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r4, r8, ror #31 │ │ │ │ stcls 1, cr2, [r6], {-0} │ │ │ │ @ instruction: 0xf7ff9400 │ │ │ │ @ instruction: 0x4603fe33 │ │ │ │ @@ -332932,16 +332932,16 @@ │ │ │ │ ldrbtmi r4, [r8], #-2054 @ 0xfffff7fa │ │ │ │ @ instruction: 0xf6bf300c │ │ │ │ stmdami r5, {r0, r3, r4, r5, r6, r7, r8, sl, fp, ip, sp, lr, pc} │ │ │ │ ldrbtmi r9, [r8], #-2307 @ 0xfffff6fd │ │ │ │ mrc2 6, 5, pc, cr4, cr15, {5} │ │ │ │ ldrmi r9, [r8], -r3, lsl #22 │ │ │ │ ldclt 0, cr11, [r0, #-16] │ │ │ │ - rsbeq r7, r9, r6, asr r7 │ │ │ │ - rsbeq sp, r8, r2, asr sp │ │ │ │ + rsbeq r7, r9, lr, asr r7 │ │ │ │ + rsbeq sp, r8, sl, asr sp │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ blhi 31357c >::_M_default_append(unsigned int)@@Base+0x909b8> │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00b8f8cc │ │ │ │ ldrmi fp, [r9], r3, lsl #1 │ │ │ │ strmi r4, [r8], -r6, lsl #12 │ │ │ │ @@ -333068,20 +333068,20 @@ │ │ │ │ @ instruction: 0xf6bf300c │ │ │ │ stmdami sl, {r0, r1, r3, r5, r6, r7, sl, fp, ip, sp, lr, pc} │ │ │ │ ldrbtmi r4, [r8], #-1569 @ 0xfffff9df │ │ │ │ stc2 6, cr15, [r6, #764]! @ 0x2fc │ │ │ │ andlt r4, r3, r0, lsr #12 │ │ │ │ blhi 3135c4 >::_M_default_append(unsigned int)@@Base+0x90a00> │ │ │ │ svchi 0x00f0e8bd │ │ │ │ - strhteq r7, [r9], #-82 @ 0xffffffae │ │ │ │ - rsbeq sp, r8, lr, lsr #23 │ │ │ │ - rsbeq r7, r9, lr, asr r5 │ │ │ │ - rsbeq sp, r8, sl, asr fp │ │ │ │ - rsbeq r7, r9, sl, lsr r5 │ │ │ │ - rsbeq sp, r8, r6, lsr fp │ │ │ │ + strhteq r7, [r9], #-90 @ 0xffffffa6 │ │ │ │ + strhteq sp, [r8], #-182 @ 0xffffff4a │ │ │ │ + rsbeq r7, r9, r6, ror #10 │ │ │ │ + rsbeq sp, r8, r2, ror #22 │ │ │ │ + rsbeq r7, r9, r2, asr #10 │ │ │ │ + rsbeq sp, r8, lr, lsr fp │ │ │ │ mvnsmi lr, #737280 @ 0xb4000 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00a8f8cc │ │ │ │ bmi 16a9b54 │ │ │ │ blmi 16a9b7c │ │ │ │ addlt r4, pc, sl, ror r4 @ │ │ │ │ @@ -333165,21 +333165,21 @@ │ │ │ │ @ instruction: 0xf6bf4478 │ │ │ │ blls 2d77e8 >::_M_default_append(unsigned int)@@Base+0x54c24> │ │ │ │ @ instruction: 0xf6b9e7a6 │ │ │ │ svclt 0x0000e974 │ │ │ │ ... │ │ │ │ rsbseq r6, r4, ip, lsl #14 │ │ │ │ @ instruction: 0x000011b8 │ │ │ │ - rsbeq r7, r9, r0, ror r4 │ │ │ │ - rsbeq sp, r8, ip, ror #20 │ │ │ │ - rsbeq r7, r9, r4, asr r4 │ │ │ │ - rsbeq sp, r8, r0, asr sl │ │ │ │ + rsbeq r7, r9, r8, ror r4 │ │ │ │ + rsbeq sp, r8, r4, ror sl │ │ │ │ + rsbeq r7, r9, ip, asr r4 │ │ │ │ + rsbeq sp, r8, r8, asr sl │ │ │ │ rsbseq r6, r4, r8, asr r6 │ │ │ │ - rsbeq r7, r9, r0, asr #7 │ │ │ │ - strhteq sp, [r8], #-156 @ 0xffffff64 │ │ │ │ + rsbeq r7, r9, r8, asr #7 │ │ │ │ + rsbeq sp, r8, r4, asr #19 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ blhi 313938 >::_M_default_append(unsigned int)@@Base+0x90d74> │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00b0f8cc │ │ │ │ strmi fp, [r4], -r5, lsl #1 │ │ │ │ @ instruction: 0x461d4610 │ │ │ │ @@ -333429,20 +333429,20 @@ │ │ │ │ blx 796360 │ │ │ │ stmdbls r3, {r1, r3, fp, lr} │ │ │ │ @ instruction: 0xf6bf4478 │ │ │ │ bls 2573bc │ │ │ │ andlt r4, r5, r0, lsl r6 │ │ │ │ blhi 313b6c >::_M_default_append(unsigned int)@@Base+0x90fa8> │ │ │ │ svchi 0x00f0e8bd │ │ │ │ - rsbeq r6, r9, r4, ror #31 │ │ │ │ - rsbeq sp, r8, r0, ror #11 │ │ │ │ - strhteq r6, [r9], #-252 @ 0xffffff04 │ │ │ │ - strhteq sp, [r8], #-88 @ 0xffffffa8 │ │ │ │ - mlseq r9, r4, pc, r6 @ │ │ │ │ - mlseq r8, r0, r5, sp │ │ │ │ + rsbeq r6, r9, ip, ror #31 │ │ │ │ + rsbeq sp, r8, r8, ror #11 │ │ │ │ + rsbeq r6, r9, r4, asr #31 │ │ │ │ + rsbeq sp, r8, r0, asr #11 │ │ │ │ + mlseq r9, ip, pc, r6 @ │ │ │ │ + mlseq r8, r8, r5, sp │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ blhi 393d54 │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00a8f8cc │ │ │ │ @ instruction: 0xf1b3b085 │ │ │ │ @ instruction: 0xf04f0b00 │ │ │ │ @@ -333865,24 +333865,24 @@ │ │ │ │ blpl 194568 │ │ │ │ stc2 3, cr15, [lr], {204} @ 0xcc │ │ │ │ ldc 8, cr6, [r5, #392] @ 0x188 │ │ │ │ @ instruction: 0xf5025b04 │ │ │ │ mrc 2, 1, r6, cr8, cr2, {5} │ │ │ │ vldr d8, [r2, #-276] @ 0xfffffeec │ │ │ │ ldr r6, [ip, r2, lsl #22]! │ │ │ │ - rsbeq ip, fp, r6, lsr #25 │ │ │ │ - mlseq r8, r6, r6, pc @ │ │ │ │ - strhteq pc, [r8], #-94 @ 0xffffffa2 @ │ │ │ │ - mlseq r8, r6, r5, pc @ │ │ │ │ - rsbeq ip, fp, lr, asr r9 │ │ │ │ - rsbeq pc, r8, sl, asr #6 │ │ │ │ - rsbeq pc, r8, ip, lsr #5 │ │ │ │ - rsbeq r6, r9, r2, ror #17 │ │ │ │ - ldrdeq ip, [r8], #-238 @ 0xffffff12 @ │ │ │ │ - rsbeq pc, r8, r6, ror #4 │ │ │ │ + rsbeq ip, fp, lr, lsr #25 │ │ │ │ + mlseq r8, lr, r6, pc @ │ │ │ │ + rsbeq pc, r8, r6, asr #11 │ │ │ │ + mlseq r8, lr, r5, pc @ │ │ │ │ + rsbeq ip, fp, r6, ror #18 │ │ │ │ + rsbeq pc, r8, r2, asr r3 @ │ │ │ │ + strhteq pc, [r8], #-36 @ 0xffffffdc @ │ │ │ │ + rsbeq r6, r9, sl, ror #17 │ │ │ │ + rsbeq ip, r8, r6, ror #29 │ │ │ │ + rsbeq pc, r8, lr, ror #4 │ │ │ │ mvnsmi lr, sp, lsr #18 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00b0f8cc │ │ │ │ @ instruction: 0xc624f8df │ │ │ │ @ instruction: 0xf8dfb08e │ │ │ │ tstcs r0, r4, lsr #12 │ │ │ │ @@ -334274,108 +334274,108 @@ │ │ │ │ ldmvc r5!, {r6, sl, fp, pc} │ │ │ │ ldrmi sl, [r5], #-3869 @ 0xfffff0e3 │ │ │ │ ... │ │ │ │ bicmi ip, sp, r5, ror #26 │ │ │ │ rsbseq r5, r4, ip, ror sl │ │ │ │ @ instruction: 0xffff5547 │ │ │ │ @ instruction: 0x000011b8 │ │ │ │ - rsbeq lr, ip, r2, lsr r0 │ │ │ │ - mlseq r9, lr, r9, r6 │ │ │ │ - rsbeq r6, r9, r4, lsr #16 │ │ │ │ - rsbeq ip, r8, lr, lsl lr │ │ │ │ + rsbeq lr, ip, sl, lsr r0 │ │ │ │ + rsbeq r6, r9, r6, lsr #19 │ │ │ │ + rsbeq r6, r9, ip, lsr #16 │ │ │ │ + rsbeq ip, r8, r6, lsr #28 │ │ │ │ rsbseq r5, r4, r8, lsr #20 │ │ │ │ - rsbeq r6, r9, r8, lsr #16 │ │ │ │ + rsbeq r6, r9, r0, lsr r8 │ │ │ │ @ instruction: 0xffff84db │ │ │ │ @ instruction: 0xfffff84d │ │ │ │ @ instruction: 0xffff868f │ │ │ │ @ instruction: 0xfffff063 │ │ │ │ - rsbeq r6, r9, r4, lsr #18 │ │ │ │ - rsbeq r6, r9, r8, ror r7 │ │ │ │ - rsbeq ip, r8, r2, ror sp │ │ │ │ + rsbeq r6, r9, ip, lsr #18 │ │ │ │ + rsbeq r6, r9, r0, lsl #15 │ │ │ │ + rsbeq ip, r8, sl, ror sp │ │ │ │ @ instruction: 0xffffe937 │ │ │ │ muleq r0, r1, r6 │ │ │ │ @ instruction: 0xffff8271 │ │ │ │ - rsbeq r6, r9, ip, lsr #14 │ │ │ │ - rsbeq ip, r8, r6, lsr #26 │ │ │ │ - rsbeq r6, r9, lr, lsl #14 │ │ │ │ - rsbeq ip, r8, r8, lsl #26 │ │ │ │ + rsbeq r6, r9, r4, lsr r7 │ │ │ │ + rsbeq ip, r8, lr, lsr #26 │ │ │ │ + rsbeq r6, r9, r6, lsl r7 │ │ │ │ + rsbeq ip, r8, r0, lsl sp │ │ │ │ @ instruction: 0xffff83ad │ │ │ │ @ instruction: 0xffff8099 │ │ │ │ - rsbeq r6, r9, r8, asr #13 │ │ │ │ - rsbeq ip, r8, r2, asr #25 │ │ │ │ - rsbeq r6, r9, r8, lsr #13 │ │ │ │ - rsbeq ip, r8, sl, lsr #25 │ │ │ │ - rsbeq r6, r9, lr, ror #12 │ │ │ │ - rsbeq ip, r8, r8, ror #24 │ │ │ │ + ldrdeq r6, [r9], #-96 @ 0xffffffa0 @ │ │ │ │ + rsbeq ip, r8, sl, asr #25 │ │ │ │ + strhteq r6, [r9], #-96 @ 0xffffffa0 │ │ │ │ + strhteq ip, [r8], #-194 @ 0xffffff3e │ │ │ │ + rsbeq r6, r9, r6, ror r6 │ │ │ │ + rsbeq ip, r8, r0, ror ip │ │ │ │ @ instruction: 0xfffff149 │ │ │ │ - rsbeq r6, r9, ip, lsr r6 │ │ │ │ - rsbeq ip, r8, r6, lsr ip │ │ │ │ + rsbeq r6, r9, r4, asr #12 │ │ │ │ + rsbeq ip, r8, lr, lsr ip │ │ │ │ @ instruction: 0xffff7f37 │ │ │ │ - rsbeq r6, r9, sl, lsl #12 │ │ │ │ - rsbeq ip, r8, r4, lsl #24 │ │ │ │ + rsbeq r6, r9, r2, lsl r6 │ │ │ │ + rsbeq ip, r8, ip, lsl #24 │ │ │ │ @ instruction: 0xffff7e8d │ │ │ │ - ldrdeq r6, [r9], #-88 @ 0xffffffa8 @ │ │ │ │ - ldrdeq ip, [r8], #-178 @ 0xffffff4e @ │ │ │ │ + rsbeq r6, r9, r0, ror #11 │ │ │ │ + ldrdeq ip, [r8], #-186 @ 0xffffff46 @ │ │ │ │ @ instruction: 0xffff864b │ │ │ │ - rsbeq r6, r9, r6, lsr #11 │ │ │ │ - rsbeq ip, r8, r0, lsr #23 │ │ │ │ + rsbeq r6, r9, lr, lsr #11 │ │ │ │ + rsbeq ip, r8, r8, lsr #23 │ │ │ │ @ instruction: 0xffff4687 │ │ │ │ - rsbeq r6, r9, r8, ror r5 │ │ │ │ - rsbeq ip, r8, r4, ror fp │ │ │ │ + rsbeq r6, r9, r0, lsl #11 │ │ │ │ + rsbeq ip, r8, ip, ror fp │ │ │ │ @ instruction: 0xffff4743 │ │ │ │ - rsbeq r6, r9, ip, asr #10 │ │ │ │ - rsbeq ip, r8, r8, asr #22 │ │ │ │ + rsbeq r6, r9, r4, asr r5 │ │ │ │ + rsbeq ip, r8, r0, asr fp │ │ │ │ andeq r0, r0, fp, lsl #18 │ │ │ │ - rsbeq r6, r9, ip, lsl r5 │ │ │ │ - rsbeq ip, r8, r8, lsl fp │ │ │ │ + rsbeq r6, r9, r4, lsr #10 │ │ │ │ + rsbeq ip, r8, r0, lsr #22 │ │ │ │ @ instruction: 0xffffb965 │ │ │ │ - rsbeq r6, r9, r8, ror #9 │ │ │ │ - rsbeq ip, r8, r4, ror #21 │ │ │ │ + strdeq r6, [r9], #-64 @ 0xffffffc0 @ │ │ │ │ + rsbeq ip, r8, ip, ror #21 │ │ │ │ @ instruction: 0xffff5237 │ │ │ │ - strhteq r6, [r9], #-76 @ 0xffffffb4 │ │ │ │ - strhteq ip, [r8], #-168 @ 0xffffff58 │ │ │ │ + rsbeq r6, r9, r4, asr #9 │ │ │ │ + rsbeq ip, r8, r0, asr #21 │ │ │ │ @ instruction: 0xffffb825 │ │ │ │ - rsbeq r6, r9, r8, lsl #9 │ │ │ │ - rsbeq ip, r8, r4, lsl #21 │ │ │ │ + mlseq r9, r0, r4, r6 │ │ │ │ + rsbeq ip, r8, ip, lsl #21 │ │ │ │ @ instruction: 0xffffde4b │ │ │ │ - rsbeq r6, r9, ip, asr r4 │ │ │ │ - rsbeq ip, r8, r8, asr sl │ │ │ │ + rsbeq r6, r9, r4, ror #8 │ │ │ │ + rsbeq ip, r8, r0, ror #20 │ │ │ │ @ instruction: 0xffffe453 │ │ │ │ @ instruction: 0xffffe531 │ │ │ │ - rsbeq r6, r9, lr, lsl r4 │ │ │ │ - rsbeq ip, r8, sl, lsl sl │ │ │ │ + rsbeq r6, r9, r6, lsr #8 │ │ │ │ + rsbeq ip, r8, r2, lsr #20 │ │ │ │ @ instruction: 0xffff4a71 │ │ │ │ - strdeq r6, [r9], #-50 @ 0xffffffce @ │ │ │ │ - rsbeq ip, r8, lr, ror #19 │ │ │ │ + strdeq r6, [r9], #-58 @ 0xffffffc6 @ │ │ │ │ + strdeq ip, [r8], #-150 @ 0xffffff6a @ │ │ │ │ @ instruction: 0xfffff05d │ │ │ │ - rsbeq r6, r9, r6, asr #7 │ │ │ │ - rsbeq ip, r8, r2, asr #19 │ │ │ │ + rsbeq r6, r9, lr, asr #7 │ │ │ │ + rsbeq ip, r8, sl, asr #19 │ │ │ │ @ instruction: 0xffffec25 │ │ │ │ - mlseq r9, sl, r3, r6 │ │ │ │ - mlseq r8, r6, r9, ip │ │ │ │ + rsbeq r6, r9, r2, lsr #7 │ │ │ │ + mlseq r8, lr, r9, ip │ │ │ │ @ instruction: 0xffffeba9 │ │ │ │ - rsbeq r6, r9, lr, ror #6 │ │ │ │ - rsbeq ip, r8, sl, ror #18 │ │ │ │ - rsbeq sp, r8, sl, lsl #11 │ │ │ │ - rsbeq sp, ip, ip, lsr #22 │ │ │ │ + rsbeq r6, r9, r6, ror r3 │ │ │ │ + rsbeq ip, r8, r2, ror r9 │ │ │ │ + mlseq r8, r2, r5, sp │ │ │ │ + rsbeq sp, ip, r4, lsr fp │ │ │ │ andeq r0, r0, r7, asr r4 │ │ │ │ - rsbeq r6, r9, r8, lsl #10 │ │ │ │ - rsbeq r8, r8, r8, asr #14 │ │ │ │ - rsbeq r6, r9, lr, lsl #6 │ │ │ │ - rsbeq ip, r8, sl, lsl #18 │ │ │ │ - strdeq r6, [r9], #-36 @ 0xffffffdc @ │ │ │ │ - strdeq ip, [r8], #-128 @ 0xffffff80 @ │ │ │ │ - ldrdeq r6, [r9], #-74 @ 0xffffffb6 @ │ │ │ │ - rsbeq r6, r9, ip, lsl r5 │ │ │ │ - strhteq r6, [r9], #-32 @ 0xffffffe0 │ │ │ │ - rsbeq ip, r8, ip, lsr #17 │ │ │ │ - strdeq r6, [r9], #-74 @ 0xffffffb6 @ │ │ │ │ - rsbeq r6, r9, ip, lsr #10 │ │ │ │ - rsbeq r6, r9, r4, ror r2 │ │ │ │ - rsbeq ip, r8, r0, ror r8 │ │ │ │ + rsbeq r6, r9, r0, lsl r5 │ │ │ │ + rsbeq r8, r8, r0, asr r7 │ │ │ │ + rsbeq r6, r9, r6, lsl r3 │ │ │ │ + rsbeq ip, r8, r2, lsl r9 │ │ │ │ + strdeq r6, [r9], #-44 @ 0xffffffd4 @ │ │ │ │ + strdeq ip, [r8], #-136 @ 0xffffff78 @ │ │ │ │ + rsbeq r6, r9, r2, ror #9 │ │ │ │ + rsbeq r6, r9, r4, lsr #10 │ │ │ │ + strhteq r6, [r9], #-40 @ 0xffffffd8 │ │ │ │ + strhteq ip, [r8], #-132 @ 0xffffff7c │ │ │ │ + rsbeq r6, r9, r2, lsl #10 │ │ │ │ + rsbeq r6, r9, r4, lsr r5 │ │ │ │ + rsbeq r6, r9, ip, ror r2 │ │ │ │ + rsbeq ip, r8, r8, ror r8 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ bl fecb0938 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ssub8mi r0, r4, r0 │ │ │ │ @ instruction: 0xf7ffb082 │ │ │ │ stmdacs r1, {r0, r1, r2, r4, sl, fp, ip, sp, lr, pc} │ │ │ │ svclt 0x00084603 │ │ │ │ @@ -334386,16 +334386,16 @@ │ │ │ │ ldrbtmi r4, [r8], #-2054 @ 0xfffff7fa │ │ │ │ @ instruction: 0xf6be300c │ │ │ │ stmdami r5, {r0, r1, r2, r4, r7, r9, fp, ip, sp, lr, pc} │ │ │ │ ldrbtmi r9, [r8], #-2305 @ 0xfffff6ff │ │ │ │ blx 161726a │ │ │ │ ldrmi r9, [r8], -r1, lsl #22 │ │ │ │ ldclt 0, cr11, [r0, #-8] │ │ │ │ - mlseq r9, r2, r0, r6 │ │ │ │ - rsbeq ip, r8, lr, lsl #13 │ │ │ │ + mlseq r9, sl, r0, r6 │ │ │ │ + mlseq r8, r6, r6, ip │ │ │ │ ldrbmi lr, [r0, sp, lsr #18]! │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ blhi 314c40 >::_M_default_append(unsigned int)@@Base+0x9207c> │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x0090f8cc │ │ │ │ bmi 156b1dc │ │ │ │ blmi 156b018 │ │ │ │ @@ -334476,24 +334476,24 @@ │ │ │ │ @ instruction: 0xf9e6f6be │ │ │ │ ldrbtmi r4, [r8], #-2062 @ 0xfffff7f2 │ │ │ │ blx fea173c8 │ │ │ │ @ instruction: 0xf6b7e7b8 │ │ │ │ svclt 0x0000ef2e │ │ │ │ rsbseq r5, r4, r4, ror r2 │ │ │ │ @ instruction: 0x000011b8 │ │ │ │ - rsbeq sp, ip, sl, lsr #16 │ │ │ │ - strhteq r5, [r9], #-254 @ 0xffffff02 │ │ │ │ - strhteq ip, [r8], #-90 @ 0xffffffa6 │ │ │ │ + rsbeq sp, ip, r2, lsr r8 │ │ │ │ + rsbeq r5, r9, r6, asr #31 │ │ │ │ + rsbeq ip, r8, r2, asr #11 │ │ │ │ rsbseq r5, r4, r8, asr #3 │ │ │ │ - rsbeq r5, r9, r6, lsl #31 │ │ │ │ - rsbeq ip, r8, r2, lsl #11 │ │ │ │ - rsbeq r5, r9, lr, asr #30 │ │ │ │ - rsbeq ip, r8, sl, asr #10 │ │ │ │ - rsbeq r5, r9, r0, lsr pc │ │ │ │ - rsbeq r5, r9, r2, asr #30 │ │ │ │ + rsbeq r5, r9, lr, lsl #31 │ │ │ │ + rsbeq ip, r8, sl, lsl #11 │ │ │ │ + rsbeq r5, r9, r6, asr pc │ │ │ │ + rsbeq ip, r8, r2, asr r5 │ │ │ │ + rsbeq r5, r9, r8, lsr pc │ │ │ │ + rsbeq r5, r9, sl, asr #30 │ │ │ │ andle r2, r2, r2, lsl #20 │ │ │ │ ldrmi r2, [r8], -r1, lsl #6 │ │ │ │ ldrblt r4, [r0, #-1904]! @ 0xfffff890 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ blhi 214dd0 │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x0078f8cc │ │ │ │ @@ -334662,16 +334662,16 @@ │ │ │ │ ldr r5, [r0, -r0, lsl #22]! │ │ │ │ blne 2d55cc >::_M_default_append(unsigned int)@@Base+0x52a08> │ │ │ │ mrc 7, 7, lr, cr1, cr15, {5} │ │ │ │ ble ff6d83fc │ │ │ │ cdpeq 0, 0, cr15, cr1, cr15, {2} │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svclt 0x0000e725 │ │ │ │ - rsbeq r5, r9, ip, lsl sp │ │ │ │ - rsbeq ip, r8, r8, lsl r3 │ │ │ │ + rsbeq r5, r9, r4, lsr #26 │ │ │ │ + rsbeq ip, r8, r0, lsr #6 │ │ │ │ mvnsmi lr, sp, lsr #18 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ blhi 215090 │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x0078f8cc │ │ │ │ ldrmi r4, [pc], -r4, lsl #12 │ │ │ │ movtgt pc, #2271 @ 0x8df @ │ │ │ │ @@ -334882,37 +334882,37 @@ │ │ │ │ ldc 6, cr14, [sp, #1000] @ 0x3e8 │ │ │ │ stmdavs fp!, {r1, r2, r4, r8, r9, fp, pc} │ │ │ │ blhi 69555c │ │ │ │ svclt 0x0000e6f4 │ │ │ │ rsbseq r4, r4, lr, lsl lr │ │ │ │ @ instruction: 0x000011b8 │ │ │ │ rsbseq r4, r4, ip, ror #27 │ │ │ │ - rsbeq r5, r9, r6, lsl #23 │ │ │ │ - ldrdeq r5, [r9], #-160 @ 0xffffff60 @ │ │ │ │ - rsbeq r5, r9, ip, asr sl │ │ │ │ - rsbeq ip, r8, r8, asr r0 │ │ │ │ - rsbeq r5, r9, lr, lsr sl │ │ │ │ - rsbeq ip, r8, sl, lsr r0 │ │ │ │ - rsbeq r5, r9, r2, lsr #20 │ │ │ │ - ldrdeq r5, [r9], #-204 @ 0xffffff34 @ │ │ │ │ - rsbeq fp, r8, r4, lsr #11 │ │ │ │ - ldrdeq r5, [r9], #-156 @ 0xffffff64 @ │ │ │ │ - strhteq r5, [r9], #-194 @ 0xffffff3e │ │ │ │ - strhteq r5, [r9], #-156 @ 0xffffff64 │ │ │ │ - strhteq fp, [r8], #-248 @ 0xffffff08 │ │ │ │ - mlseq r9, lr, r9, r5 │ │ │ │ - mlseq r8, sl, pc, fp @ │ │ │ │ - rsbeq r5, r9, r0, lsl #19 │ │ │ │ - rsbeq fp, r8, ip, ror pc │ │ │ │ - rsbeq r5, r9, r4, lsr r9 │ │ │ │ - rsbeq fp, r8, lr, lsr #30 │ │ │ │ - rsbeq r5, r9, r4, lsl r9 │ │ │ │ - rsbeq fp, r8, lr, lsl #30 │ │ │ │ - strdeq r5, [r9], #-132 @ 0xffffff7c @ │ │ │ │ - rsbeq r5, r9, r2, lsl #24 │ │ │ │ + rsbeq r5, r9, lr, lsl #23 │ │ │ │ + ldrdeq r5, [r9], #-168 @ 0xffffff58 @ │ │ │ │ + rsbeq r5, r9, r4, ror #20 │ │ │ │ + rsbeq ip, r8, r0, rrx │ │ │ │ + rsbeq r5, r9, r6, asr #20 │ │ │ │ + rsbeq ip, r8, r2, asr #32 │ │ │ │ + rsbeq r5, r9, sl, lsr #20 │ │ │ │ + rsbeq r5, r9, r4, ror #25 │ │ │ │ + rsbeq fp, r8, ip, lsr #11 │ │ │ │ + rsbeq r5, r9, r4, ror #19 │ │ │ │ + strhteq r5, [r9], #-202 @ 0xffffff36 │ │ │ │ + rsbeq r5, r9, r4, asr #19 │ │ │ │ + rsbeq fp, r8, r0, asr #31 │ │ │ │ + rsbeq r5, r9, r6, lsr #19 │ │ │ │ + rsbeq fp, r8, r2, lsr #31 │ │ │ │ + rsbeq r5, r9, r8, lsl #19 │ │ │ │ + rsbeq fp, r8, r4, lsl #31 │ │ │ │ + rsbeq r5, r9, ip, lsr r9 │ │ │ │ + rsbeq fp, r8, r6, lsr pc │ │ │ │ + rsbeq r5, r9, ip, lsl r9 │ │ │ │ + rsbeq fp, r8, r6, lsl pc │ │ │ │ + strdeq r5, [r9], #-140 @ 0xffffff74 @ │ │ │ │ + rsbeq r5, r9, sl, lsl #24 │ │ │ │ ldrbmi lr, [r0, sp, lsr #18]! │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ blhi 315454 >::_M_default_append(unsigned int)@@Base+0x92890> │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x0090f8cc │ │ │ │ bmi 15eb9f0 │ │ │ │ blmi 15eb82c │ │ │ │ @@ -334995,26 +334995,26 @@ │ │ │ │ ldc2l 6, cr15, [r8, #756] @ 0x2f4 │ │ │ │ ldrbtmi r4, [r8], #-2064 @ 0xfffff7f0 │ │ │ │ mrc2 6, 4, pc, cr4, cr13, {5} │ │ │ │ @ instruction: 0xf6b7e7ab │ │ │ │ svclt 0x0000eb20 │ │ │ │ rsbseq r4, r4, r0, ror #20 │ │ │ │ @ instruction: 0x000011b8 │ │ │ │ - rsbeq sp, ip, r6, lsl r0 │ │ │ │ - strhteq r5, [r9], #-124 @ 0xffffff84 │ │ │ │ - strhteq fp, [r8], #-216 @ 0xffffff28 │ │ │ │ - rsbeq r5, r9, r4, lsr #15 │ │ │ │ - rsbeq fp, r8, r0, lsr #27 │ │ │ │ + rsbeq sp, ip, lr, lsl r0 │ │ │ │ + rsbeq r5, r9, r4, asr #15 │ │ │ │ + rsbeq fp, r8, r0, asr #27 │ │ │ │ + rsbeq r5, r9, ip, lsr #15 │ │ │ │ + rsbeq fp, r8, r8, lsr #27 │ │ │ │ rsbseq r4, r4, lr, lsr #19 │ │ │ │ - rsbeq r5, r9, ip, ror #14 │ │ │ │ - rsbeq fp, r8, r8, ror #26 │ │ │ │ - rsbeq r5, r9, r2, lsr r7 │ │ │ │ - rsbeq fp, r8, lr, lsr #26 │ │ │ │ - rsbeq r5, r9, r4, lsl r7 │ │ │ │ - rsbeq r5, r9, r6, lsr #14 │ │ │ │ + rsbeq r5, r9, r4, ror r7 │ │ │ │ + rsbeq fp, r8, r0, ror sp │ │ │ │ + rsbeq r5, r9, sl, lsr r7 │ │ │ │ + rsbeq fp, r8, r6, lsr sp │ │ │ │ + rsbeq r5, r9, ip, lsl r7 │ │ │ │ + rsbeq r5, r9, lr, lsr #14 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ bl fecb1334 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ stmiavs r8, {r3, r4, r5, r6, r7, r8, r9, sl, fp}^ │ │ │ │ vsubhn.i32 d4, q5, q6 │ │ │ │ stmdbmi lr, {r0, r1, r3, r4, r6, r7, fp, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf6b84479 │ │ │ │ @@ -335027,17 +335027,17 @@ │ │ │ │ stmdami r8, {r0, r3, r4, r7, r8, sl, fp, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf6bd4478 │ │ │ │ ldc 14, cr15, [pc, #340] @ 15a2c0 │ │ │ │ vldrlt d0, [r0, #-8] │ │ │ │ andhi pc, r0, pc, lsr #7 │ │ │ │ addge r9, r7, #46, 30 @ 0xb8 │ │ │ │ ldrbtpl r4, [sp], #-686 @ 0xfffffd52 │ │ │ │ - mlseq ip, r4, lr, ip │ │ │ │ - mlseq r9, r6, r6, r5 │ │ │ │ - strhteq r5, [r9], #-120 @ 0xffffff88 │ │ │ │ + mlseq ip, ip, lr, ip │ │ │ │ + mlseq r9, lr, r6, r5 │ │ │ │ + rsbeq r5, r9, r0, asr #15 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ bl fecb1390 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ stmiavs r8, {r3, r4, r5, r6, r7, r8, r9, sl, fp}^ │ │ │ │ vsubhn.i32 d4, q5, q6 │ │ │ │ stmdbmi sp, {r0, r2, r3, r5, r7, fp, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf6b74479 │ │ │ │ @@ -335049,17 +335049,17 @@ │ │ │ │ @ instruction: 0xf6bd300c │ │ │ │ stmdami r7, {r0, r1, r3, r5, r6, r8, sl, fp, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf6bd4478 │ │ │ │ ldc 14, cr15, [pc, #156] @ 15a264 │ │ │ │ vldrlt d0, [r0, #-4] │ │ │ │ addge r9, r7, #46, 30 @ 0xb8 │ │ │ │ ldrbtpl r4, [sp], #-686 @ 0xfffffd52 │ │ │ │ - rsbeq ip, ip, r8, lsr lr │ │ │ │ - rsbeq r5, r9, sl, lsr r6 │ │ │ │ - rsbeq r5, r9, ip, asr r7 │ │ │ │ + rsbeq ip, ip, r0, asr #28 │ │ │ │ + rsbeq r5, r9, r2, asr #12 │ │ │ │ + rsbeq r5, r9, r4, ror #14 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ bl fecb13e8 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ stmiavs r8, {r3, r4, r5, r6, r7, r8, r9, sl, fp}^ │ │ │ │ vsubhn.i32 d4, q5, q6 │ │ │ │ stmdbmi sl, {r0, r7, fp, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf6b74479 │ │ │ │ @@ -335068,17 +335068,17 @@ │ │ │ │ stmdami r7, {r4, r8, sl, fp, ip, sp, pc} │ │ │ │ msrvc (UNDEF: 47), r1 │ │ │ │ andcc r4, ip, r8, ror r4 │ │ │ │ stc2l 6, cr15, [r0, #-756] @ 0xfffffd0c │ │ │ │ ldrbtmi r4, [r8], #-2052 @ 0xfffff7fc │ │ │ │ ldc2l 6, cr15, [ip, #756]! @ 0x2f4 │ │ │ │ ldclt 0, cr2, [r0, #-0] │ │ │ │ - rsbeq ip, ip, r0, ror #27 │ │ │ │ - rsbeq r5, r9, r4, ror #11 │ │ │ │ - rsbeq r5, r9, r6, lsl #14 │ │ │ │ + rsbeq ip, ip, r8, ror #27 │ │ │ │ + rsbeq r5, r9, ip, ror #11 │ │ │ │ + rsbeq r5, r9, lr, lsl #14 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ bl fecb1434 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ stmiavs r8, {r3, r4, r5, r6, r7, r8, r9, sl, fp}^ │ │ │ │ vsubhn.i32 d4, q5, q6 │ │ │ │ stmdbmi sl, {r0, r1, r3, r4, r6, fp, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf6b74479 │ │ │ │ @@ -335087,17 +335087,17 @@ │ │ │ │ stmdami r7, {r4, r8, sl, fp, ip, sp, pc} │ │ │ │ cmppvc r6, r1, asr #4 @ p-variant is OBSOLETE │ │ │ │ andcc r4, ip, r8, ror r4 │ │ │ │ ldc2 6, cr15, [sl, #-756] @ 0xfffffd0c │ │ │ │ ldrbtmi r4, [r8], #-2052 @ 0xfffff7fc │ │ │ │ ldc2l 6, cr15, [r6, #756] @ 0x2f4 │ │ │ │ ldclt 0, cr2, [r0, #-0] │ │ │ │ - mlseq ip, r4, sp, ip │ │ │ │ - mlseq r9, r8, r5, r5 │ │ │ │ - strhteq r5, [r9], #-106 @ 0xffffff96 │ │ │ │ + mlseq ip, ip, sp, ip │ │ │ │ + rsbeq r5, r9, r0, lsr #11 │ │ │ │ + rsbeq r5, r9, r2, asr #13 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ bl fecb1480 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ stmiavs r8, {r3, r4, r5, r6, r7, r8, r9, sl, fp}^ │ │ │ │ vsubhn.i32 d4, q5, q6 │ │ │ │ stmdbmi sp, {r0, r2, r4, r5, fp, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf6b74479 │ │ │ │ @@ -335109,17 +335109,17 @@ │ │ │ │ @ instruction: 0xf6bd300c │ │ │ │ stmdami r7, {r0, r1, r4, r5, r6, r7, sl, fp, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf6bd4478 │ │ │ │ ldc 13, cr15, [pc, #700] @ 15a574 │ │ │ │ vldrlt d0, [r0, #-4] │ │ │ │ addge r9, r7, #46, 30 @ 0xb8 │ │ │ │ ldrbtpl r4, [sp], #-686 @ 0xfffffd52 │ │ │ │ - rsbeq ip, ip, r8, asr #26 │ │ │ │ - rsbeq r5, r9, sl, asr #10 │ │ │ │ - rsbeq r5, r9, ip, ror #12 │ │ │ │ + rsbeq ip, ip, r0, asr sp │ │ │ │ + rsbeq r5, r9, r2, asr r5 │ │ │ │ + rsbeq r5, r9, r4, ror r6 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ bl fecb14d8 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ stmiavs r8, {r3, r4, r5, r6, r7, r8, r9, sl, fp}^ │ │ │ │ vsubhn.i32 d4, q5, q6 │ │ │ │ ldmdbmi r5, {r0, r3, fp, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf6b74479 │ │ │ │ @@ -335138,17 +335138,17 @@ │ │ │ │ ldc2l 6, cr15, [sl, #-756]! @ 0xfffffd0c │ │ │ │ bleq 2959a0 >::_M_default_append(unsigned int)@@Base+0x12ddc> │ │ │ │ svclt 0x0000bd10 │ │ │ │ andhi pc, r0, pc, lsr #7 │ │ │ │ ... │ │ │ │ addge r9, r7, #46, 30 @ 0xb8 │ │ │ │ ldrbtpl r4, [sp], #-686 @ 0xfffffd52 │ │ │ │ - strdeq ip, [ip], #-192 @ 0xffffff40 @ │ │ │ │ - rsbeq r5, r9, r0, ror #9 │ │ │ │ - rsbeq r5, r9, r2, lsl #12 │ │ │ │ + strdeq ip, [ip], #-200 @ 0xffffff38 @ │ │ │ │ + rsbeq r5, r9, r8, ror #9 │ │ │ │ + rsbeq r5, r9, sl, lsl #12 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ bl fecb1550 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ stmiavs r8, {r3, r4, r5, r6, r7, r8, r9, sl, fp}^ │ │ │ │ vsubhn.i32 d4, , q6 │ │ │ │ ldmdbmi r5, {r0, r2, r3, r6, r7, r8, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf6b74479 │ │ │ │ @@ -335167,17 +335167,17 @@ │ │ │ │ ldc2 6, cr15, [lr, #-756]! @ 0xfffffd0c │ │ │ │ bleq 295a18 >::_M_default_append(unsigned int)@@Base+0x12e54> │ │ │ │ svclt 0x0000bd10 │ │ │ │ andhi pc, r0, pc, lsr #7 │ │ │ │ ... │ │ │ │ addge r9, r7, #46, 30 @ 0xb8 │ │ │ │ ldrbtpl r4, [sp], #-686 @ 0xfffffd52 │ │ │ │ - rsbeq ip, ip, r8, ror ip │ │ │ │ - rsbeq r5, r9, r8, ror #8 │ │ │ │ - rsbeq r5, r9, sl, lsl #11 │ │ │ │ + rsbeq ip, ip, r0, lsl #25 │ │ │ │ + rsbeq r5, r9, r0, ror r4 │ │ │ │ + mlseq r9, r2, r5, r5 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ bl fecb15c8 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ stmiavs r8, {r3, r4, r5, r6, r7, r8, r9, sl, fp}^ │ │ │ │ vsubhn.i32 d4, , q6 │ │ │ │ stmdbmi sl, {r0, r4, r7, r8, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf6b74479 │ │ │ │ @@ -335186,17 +335186,17 @@ │ │ │ │ stmdami r7, {r4, r8, sl, fp, ip, sp, pc} │ │ │ │ @ instruction: 0x71aaf241 │ │ │ │ andcc r4, ip, r8, ror r4 │ │ │ │ mrrc2 6, 11, pc, r0, cr13 @ │ │ │ │ ldrbtmi r4, [r8], #-2052 @ 0xfffff7fc │ │ │ │ stc2 6, cr15, [ip, #-756] @ 0xfffffd0c │ │ │ │ ldclt 0, cr2, [r0, #-0] │ │ │ │ - rsbeq ip, ip, r0, lsl #24 │ │ │ │ - rsbeq r5, r9, r4, lsl #8 │ │ │ │ - rsbeq r5, r9, r6, lsr #10 │ │ │ │ + rsbeq ip, ip, r8, lsl #24 │ │ │ │ + rsbeq r5, r9, ip, lsl #8 │ │ │ │ + rsbeq r5, r9, lr, lsr #10 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl fecb1614 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r4, r0, ror #31 │ │ │ │ stmiavs r8, {r1, r2, r9, sl, lr}^ │ │ │ │ vsubhn.i32 d4, , q6 │ │ │ │ ldmdbmi r7!, {r0, r3, r5, r6, r8, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ @@ -335251,23 +335251,23 @@ │ │ │ │ bicvc pc, ip, r1, asr #4 │ │ │ │ andcc r4, ip, r8, ror r4 │ │ │ │ blx ff597fea │ │ │ │ strtmi r4, [r1], -fp, lsl #16 │ │ │ │ @ instruction: 0xf6bd4478 │ │ │ │ strtmi pc, [r0], -fp, lsl #25 │ │ │ │ ldcllt 0, cr11, [r0, #-16]! │ │ │ │ - strhteq ip, [ip], #-176 @ 0xffffff50 │ │ │ │ - rsbeq r5, r9, r2, lsl #7 │ │ │ │ - rsbeq fp, r8, lr, ror r9 │ │ │ │ - rsbeq r5, r9, ip, lsr r3 │ │ │ │ - rsbeq fp, r8, r8, lsr r9 │ │ │ │ - rsbeq r5, r9, r0, lsr #6 │ │ │ │ - rsbeq r5, r9, r2, asr #8 │ │ │ │ - rsbeq r5, r9, r4, lsl #6 │ │ │ │ - rsbeq fp, r8, r0, lsl #18 │ │ │ │ + strhteq ip, [ip], #-184 @ 0xffffff48 │ │ │ │ + rsbeq r5, r9, sl, lsl #7 │ │ │ │ + rsbeq fp, r8, r6, lsl #19 │ │ │ │ + rsbeq r5, r9, r4, asr #6 │ │ │ │ + rsbeq fp, r8, r0, asr #18 │ │ │ │ + rsbeq r5, r9, r8, lsr #6 │ │ │ │ + rsbeq r5, r9, sl, asr #8 │ │ │ │ + rsbeq r5, r9, ip, lsl #6 │ │ │ │ + rsbeq fp, r8, r8, lsl #18 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00c0f8cc │ │ │ │ strmi fp, [sp], -r7, lsl #1 │ │ │ │ strmi r4, [r1], r7, lsr #18 │ │ │ │ @ instruction: 0x469a4616 │ │ │ │ @@ -335305,17 +335305,17 @@ │ │ │ │ movwcs r8, #8176 @ 0x1ff0 │ │ │ │ andlt r4, r7, r8, lsl r6 │ │ │ │ svchi 0x00f0e8bd │ │ │ │ @ instruction: 0xff64f299 │ │ │ │ strtmi r4, [r0], -r5, lsl #12 │ │ │ │ @ instruction: 0xff50f299 │ │ │ │ svclt 0x0000e7ca │ │ │ │ - mlseq ip, r4, sl, ip │ │ │ │ - rsbeq r5, r9, sl, asr #4 │ │ │ │ - rsbeq fp, r8, r6, asr #16 │ │ │ │ + mlseq ip, ip, sl, ip │ │ │ │ + rsbeq r5, r9, r2, asr r2 │ │ │ │ + rsbeq fp, r8, lr, asr #16 │ │ │ │ andeq r0, r0, r0 │ │ │ │ ldrbmi r4, [r0, -r8, lsl #12]! │ │ │ │ vmla.i8 d22, d8, d10 │ │ │ │ vmull.s8 q10, d14, d3 │ │ │ │ ldrblt r2, [r0, #3092]! @ 0xc14 │ │ │ │ cdpcs 6, 1, cr15, cr12, cr9, {2} │ │ │ │ cdpcc 2, 7, cr15, cr14, cr13, {6} │ │ │ │ @@ -335407,16 +335407,16 @@ │ │ │ │ andlt r4, r7, r8, asr r6 │ │ │ │ svchi 0x00f0e8bd │ │ │ │ beq 1d6e4c │ │ │ │ @ instruction: 0xf04fd2d3 │ │ │ │ ldrbmi r0, [r8], -r1, lsl #22 │ │ │ │ pop {r0, r1, r2, ip, sp, pc} │ │ │ │ svclt 0x00008ff0 │ │ │ │ - rsbeq r5, r9, lr, ror #7 │ │ │ │ - rsbeq fp, r8, r6, lsr #13 │ │ │ │ + strdeq r5, [r9], #-54 @ 0xffffffca @ │ │ │ │ + rsbeq fp, r8, lr, lsr #13 │ │ │ │ mvnsmi lr, #737280 @ 0xb4000 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d0f8cc │ │ │ │ @ instruction: 0x460c4f79 │ │ │ │ ldrmi fp, [r1], r5, lsl #1 │ │ │ │ @ instruction: 0x461e447f │ │ │ │ @@ -335535,28 +335535,28 @@ │ │ │ │ @ instruction: 0x46414812 │ │ │ │ andcc r4, ip, r8, ror r4 │ │ │ │ @ instruction: 0xf998f6bd │ │ │ │ @ instruction: 0xf04f4810 │ │ │ │ ldrbtmi r3, [r8], #-511 @ 0xfffffe01 │ │ │ │ blx 1618464 │ │ │ │ svclt 0x0000e7ef │ │ │ │ - strhteq r5, [r9], #-56 @ 0xffffffc8 │ │ │ │ - rsbeq r5, r9, lr, lsr #5 │ │ │ │ - rsbeq fp, r8, r6, ror #10 │ │ │ │ - rsbeq r5, r9, lr, lsl #5 │ │ │ │ - rsbeq fp, r8, r6, asr #10 │ │ │ │ - rsbeq r5, r9, r0, lsr #5 │ │ │ │ - rsbeq r5, r9, sl, lsr #4 │ │ │ │ - rsbeq fp, r8, r2, ror #9 │ │ │ │ - rsbeq r5, r9, r0, lsl r2 │ │ │ │ - rsbeq fp, r8, r8, asr #9 │ │ │ │ - strdeq r5, [r9], #-22 @ 0xffffffea @ │ │ │ │ - rsbeq fp, r8, ip, lsr #9 │ │ │ │ - ldrdeq r5, [r9], #-24 @ 0xffffffe8 @ │ │ │ │ - rsbeq fp, r8, lr, lsl #9 │ │ │ │ + rsbeq r5, r9, r0, asr #7 │ │ │ │ + strhteq r5, [r9], #-38 @ 0xffffffda │ │ │ │ + rsbeq fp, r8, lr, ror #10 │ │ │ │ + mlseq r9, r6, r2, r5 │ │ │ │ + rsbeq fp, r8, lr, asr #10 │ │ │ │ + rsbeq r5, r9, r8, lsr #5 │ │ │ │ + rsbeq r5, r9, r2, lsr r2 │ │ │ │ + rsbeq fp, r8, sl, ror #9 │ │ │ │ + rsbeq r5, r9, r8, lsl r2 │ │ │ │ + ldrdeq fp, [r8], #-64 @ 0xffffffc0 @ │ │ │ │ + strdeq r5, [r9], #-30 @ 0xffffffe2 @ │ │ │ │ + strhteq fp, [r8], #-68 @ 0xffffffbc │ │ │ │ + rsbeq r5, r9, r0, ror #3 │ │ │ │ + mlseq r8, r6, r4, fp │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x0098f8cc │ │ │ │ bmi 19ec40c │ │ │ │ blmi 19ec428 │ │ │ │ addslt r4, r1, sl, ror r4 │ │ │ │ @@ -335654,26 +335654,26 @@ │ │ │ │ @ instruction: 0xf6bd300c │ │ │ │ ldmdami r0, {r0, r2, r3, r5, r7, fp, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf6bd4478 │ │ │ │ ldr pc, [r1, r9, ror #18] │ │ │ │ ldcl 6, cr15, [r4, #728]! @ 0x2d8 │ │ │ │ rsbseq r4, r4, ip, asr #32 │ │ │ │ @ instruction: 0x000011b8 │ │ │ │ - mlseq r9, r4, r1, r5 │ │ │ │ - rsbeq r5, r9, r8, ror #1 │ │ │ │ - rsbeq r7, r8, lr, ror r4 │ │ │ │ + mlseq r9, ip, r1, r5 │ │ │ │ + strdeq r5, [r9], #-0 @ │ │ │ │ + rsbeq r7, r8, r6, lsl #9 │ │ │ │ rsbseq r3, r4, r4, lsr #31 │ │ │ │ - mlseq r9, r4, r0, r5 │ │ │ │ - rsbeq fp, r8, ip, asr #6 │ │ │ │ - rsbeq r5, r9, ip, lsr r0 │ │ │ │ - strdeq fp, [r8], #-36 @ 0xffffffdc @ │ │ │ │ - rsbeq r5, r9, r2, lsr #32 │ │ │ │ - rsbeq r5, r9, ip, rrx │ │ │ │ - rsbeq r5, r9, r2 │ │ │ │ - rsbeq r5, r9, ip, lsr #32 │ │ │ │ + mlseq r9, ip, r0, r5 │ │ │ │ + rsbeq fp, r8, r4, asr r3 │ │ │ │ + rsbeq r5, r9, r4, asr #32 │ │ │ │ + strdeq fp, [r8], #-44 @ 0xffffffd4 @ │ │ │ │ + rsbeq r5, r9, sl, lsr #32 │ │ │ │ + rsbeq r5, r9, r4, ror r0 │ │ │ │ + rsbeq r5, r9, sl │ │ │ │ + rsbeq r5, r9, r4, lsr r0 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ blhi 296040 >::_M_default_append(unsigned int)@@Base+0x1347c> │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ bleq d98ec4 │ │ │ │ ldrmi r4, [r1], -r8, lsl #13 │ │ │ │ strbcs pc, [r0, #2271]! @ 0x8df @ │ │ │ │ @@ -335909,15 +335909,15 @@ │ │ │ │ @ instruction: 0xeeb89a12 │ │ │ │ bcs 179e5c │ │ │ │ adcshi pc, lr, r0 │ │ │ │ bleq 125681c │ │ │ │ blvs 1296820 │ │ │ │ @ instruction: 0x63b2f503 │ │ │ │ blvc 916580 │ │ │ │ - blcc 896584 │ │ │ │ + blcc 896584 │ │ │ │ blmi 816588 │ │ │ │ blcs 2163a4 │ │ │ │ blpl 716590 │ │ │ │ blvs 796594 │ │ │ │ bleq 19682c │ │ │ │ blcs 69659c │ │ │ │ ldmda r8!, {r0, r1, r2, r4, r5, r7, r9, sl, ip, sp, lr, pc} │ │ │ │ @@ -336051,33 +336051,33 @@ │ │ │ │ mrc 5, 5, lr, cr7, cr3, {1} │ │ │ │ ldr r1, [pc, r0, lsl #22]! │ │ │ │ andhi pc, r0, pc, lsr #7 │ │ │ │ ... │ │ │ │ rsbseq r3, r4, sl, ror #28 │ │ │ │ @ instruction: 0x000011b8 │ │ │ │ rsbseq r3, r4, r6, lsr lr │ │ │ │ - strhteq r4, [r9], #-224 @ 0xffffff20 │ │ │ │ - rsbeq r4, r9, r2, lsl #27 │ │ │ │ - rsbeq fp, r8, sl, lsr r0 │ │ │ │ - rsbeq r4, r9, lr, ror #26 │ │ │ │ - rsbeq r4, r9, r2, asr ip │ │ │ │ - rsbeq sl, r8, sl, lsl #30 │ │ │ │ - rsbeq r4, r9, r2, lsr ip │ │ │ │ - rsbeq sl, r8, r8, ror #29 │ │ │ │ - rsbeq r4, r9, sl, asr fp │ │ │ │ - rsbeq sl, r8, r2, lsl lr │ │ │ │ - mlseq r9, r0, fp, r4 │ │ │ │ - strhteq r4, [r9], #-168 @ 0xffffff58 │ │ │ │ - rsbeq sl, r8, r0, ror sp │ │ │ │ - mlseq r9, ip, sl, r4 │ │ │ │ - rsbeq r4, r9, r4, lsl sl │ │ │ │ - rsbeq sl, r8, ip, asr #25 │ │ │ │ - rsbeq r4, r9, r8, lsl #20 │ │ │ │ - rsbeq r4, r9, r0, ror #19 │ │ │ │ - mlseq r8, r8, ip, sl │ │ │ │ + strhteq r4, [r9], #-232 @ 0xffffff18 │ │ │ │ + rsbeq r4, r9, sl, lsl #27 │ │ │ │ + rsbeq fp, r8, r2, asr #32 │ │ │ │ + rsbeq r4, r9, r6, ror sp │ │ │ │ + rsbeq r4, r9, sl, asr ip │ │ │ │ + rsbeq sl, r8, r2, lsl pc │ │ │ │ + rsbeq r4, r9, sl, lsr ip │ │ │ │ + strdeq sl, [r8], #-224 @ 0xffffff20 @ │ │ │ │ + rsbeq r4, r9, r2, ror #22 │ │ │ │ + rsbeq sl, r8, sl, lsl lr │ │ │ │ + mlseq r9, r8, fp, r4 │ │ │ │ + rsbeq r4, r9, r0, asr #21 │ │ │ │ + rsbeq sl, r8, r8, ror sp │ │ │ │ + rsbeq r4, r9, r4, lsr #21 │ │ │ │ + rsbeq r4, r9, ip, lsl sl │ │ │ │ + ldrdeq sl, [r8], #-196 @ 0xffffff3c @ │ │ │ │ + rsbeq r4, r9, r0, lsl sl │ │ │ │ + rsbeq r4, r9, r8, ror #19 │ │ │ │ + rsbeq sl, r8, r0, lsr #25 │ │ │ │ mvnsmi lr, #737280 @ 0xb4000 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00a8f8cc │ │ │ │ bmi f2ca3c │ │ │ │ blmi f2cc50 │ │ │ │ addlt r4, pc, sl, ror r4 @ │ │ │ │ @@ -336132,19 +336132,19 @@ │ │ │ │ ldc2l 6, cr15, [r0], #752 @ 0x2f0 │ │ │ │ strtmi r4, [r1], -r9, lsl #16 │ │ │ │ @ instruction: 0xf6bc4478 │ │ │ │ ldr pc, [r7, fp, lsr #27]! │ │ │ │ b f18d9c │ │ │ │ rsbseq r3, r4, r4, lsr #16 │ │ │ │ @ instruction: 0x000011b8 │ │ │ │ - rsbeq r4, r9, r6, lsl r9 │ │ │ │ - rsbeq sl, r8, lr, asr #23 │ │ │ │ + rsbeq r4, r9, lr, lsl r9 │ │ │ │ + ldrdeq sl, [r8], #-182 @ 0xffffff4a @ │ │ │ │ ldrsbteq r3, [r4], #-124 @ 0xffffff84 │ │ │ │ - rsbeq r4, r9, r8, lsl #17 │ │ │ │ - rsbeq sl, r8, r0, asr #22 │ │ │ │ + mlseq r9, r0, r8, r4 │ │ │ │ + rsbeq sl, r8, r8, asr #22 │ │ │ │ ldrbmi lr, [r0, sp, lsr #18]! │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ blhi 4167a0 │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00b0f8cc │ │ │ │ stmdbvs sp, {r1, r7, ip, sp, pc} │ │ │ │ cdpls 4, 1, cr2, cr5, cr0, {0} │ │ │ │ @@ -336297,24 +336297,24 @@ │ │ │ │ stc 6, cr4, [sp, #256] @ 0x100 │ │ │ │ ldrbtmi r9, [sl], #-2816 @ 0xfffff500 │ │ │ │ @ instruction: 0xf902f3ca │ │ │ │ @ instruction: 0xf43f2f00 │ │ │ │ @ instruction: 0xe76caef3 │ │ │ │ andhi pc, r0, pc, lsr #7 │ │ │ │ ... │ │ │ │ - rsbeq sl, fp, r2, lsl r1 │ │ │ │ - rsbeq r4, r9, r2, asr #14 │ │ │ │ - rsbeq r4, r9, r4, ror #14 │ │ │ │ - rsbeq r4, r9, r4, ror r6 │ │ │ │ - rsbeq sl, r8, ip, lsr #18 │ │ │ │ - rsbeq r4, r9, r4, lsr r6 │ │ │ │ - rsbeq sl, r8, ip, ror #17 │ │ │ │ - rsbeq r4, r9, r6, lsl #12 │ │ │ │ - strhteq sl, [r8], #-142 @ 0xffffff72 │ │ │ │ - mlseq r9, lr, r6, r4 │ │ │ │ + rsbeq sl, fp, sl, lsl r1 │ │ │ │ + rsbeq r4, r9, sl, asr #14 │ │ │ │ + rsbeq r4, r9, ip, ror #14 │ │ │ │ + rsbeq r4, r9, ip, ror r6 │ │ │ │ + rsbeq sl, r8, r4, lsr r9 │ │ │ │ + rsbeq r4, r9, ip, lsr r6 │ │ │ │ + strdeq sl, [r8], #-132 @ 0xffffff7c @ │ │ │ │ + rsbeq r4, r9, lr, lsl #12 │ │ │ │ + rsbeq sl, r8, r6, asr #17 │ │ │ │ + rsbeq r4, r9, r6, lsr #13 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00c0f8cc │ │ │ │ addlt r4, r7, ip, lsr #24 │ │ │ │ strmi r4, [r3], ip, lsr #18 │ │ │ │ andcs r4, r4, ip, ror r4 │ │ │ │ @@ -336358,16 +336358,16 @@ │ │ │ │ andeq pc, r0, #79 @ 0x4f │ │ │ │ ldrmi sp, [r8], -r3, lsl #2 │ │ │ │ pop {r0, r1, r2, ip, sp, pc} │ │ │ │ @ instruction: 0xf6b68ff0 │ │ │ │ svclt 0x0000e872 │ │ │ │ rsbseq r3, r4, ip, ror #8 │ │ │ │ @ instruction: 0x000011b8 │ │ │ │ - rsbeq r4, r9, lr, lsl r5 │ │ │ │ - ldrdeq sl, [r8], #-118 @ 0xffffff8a @ │ │ │ │ + rsbeq r4, r9, r6, lsr #10 │ │ │ │ + ldrdeq sl, [r8], #-126 @ 0xffffff82 @ │ │ │ │ ldrsbteq r3, [r4], #-62 @ 0xffffffc2 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ bleq feb999a4 │ │ │ │ @ instruction: 0xf2ad4abf │ │ │ │ blmi ff12eb4c │ │ │ │ @@ -336558,28 +336558,28 @@ │ │ │ │ @ instruction: 0x46214814 │ │ │ │ @ instruction: 0xf6bc4478 │ │ │ │ @ instruction: 0xe6cafa57 │ │ │ │ andhi pc, r0, pc, lsr #7 │ │ │ │ ... │ │ │ │ @ instruction: 0x00743392 │ │ │ │ @ instruction: 0x000011b8 │ │ │ │ - rsbeq r4, r9, r8, asr #8 │ │ │ │ - rsbeq sl, r8, r0, lsl #14 │ │ │ │ + rsbeq r4, r9, r0, asr r4 │ │ │ │ + rsbeq sl, r8, r8, lsl #14 │ │ │ │ rsbseq r3, r4, lr, lsl #6 │ │ │ │ - rsbeq r4, r9, r4, ror #7 │ │ │ │ - mlseq r8, ip, r6, sl │ │ │ │ - rsbeq r4, r9, sl, asr #7 │ │ │ │ - rsbeq sl, r8, r2, lsl #13 │ │ │ │ - rsbeq sp, ip, lr, lsr r3 │ │ │ │ - rsbeq r4, r9, r2, lsl #8 │ │ │ │ - rsbeq r4, r9, r0, ror #4 │ │ │ │ - rsbeq sl, r8, r8, lsl r5 │ │ │ │ - rsbeq r4, r9, sl, lsr #6 │ │ │ │ - rsbeq r4, r9, r0, ror #3 │ │ │ │ - mlseq r8, r8, r4, sl │ │ │ │ + rsbeq r4, r9, ip, ror #7 │ │ │ │ + rsbeq sl, r8, r4, lsr #13 │ │ │ │ + ldrdeq r4, [r9], #-50 @ 0xffffffce @ │ │ │ │ + rsbeq sl, r8, sl, lsl #13 │ │ │ │ + rsbeq sp, ip, r6, asr #6 │ │ │ │ + rsbeq r4, r9, sl, lsl #8 │ │ │ │ + rsbeq r4, r9, r8, ror #4 │ │ │ │ + rsbeq sl, r8, r0, lsr #10 │ │ │ │ + rsbeq r4, r9, r2, lsr r3 │ │ │ │ + rsbeq r4, r9, r8, ror #3 │ │ │ │ + rsbeq sl, r8, r0, lsr #9 │ │ │ │ @ instruction: 0xf10d4690 │ │ │ │ @ instruction: 0xf8cd0a2c │ │ │ │ vst4.8 {d24-d27}, [pc], r0 │ │ │ │ bmi ff6b3fc4 │ │ │ │ stmiavs fp!, {r4, r6, r9, sl, lr} │ │ │ │ vqshl.u64 q10, q13, q2 │ │ │ │ ldmdavs fp!, {r0, r1, r2, r3, r8, fp, ip, sp, lr, pc}^ │ │ │ │ @@ -336789,46 +336789,46 @@ │ │ │ │ mvnvs pc, r0, asr #4 │ │ │ │ andcc r4, ip, r8, ror r4 │ │ │ │ @ instruction: 0xffc6f6bb │ │ │ │ strtmi r4, [r1], -r2, lsr #16 │ │ │ │ @ instruction: 0xf6bc4478 │ │ │ │ ldrbt pc, [r4], #2177 @ 0x881 @ │ │ │ │ stc 6, cr15, [ip, #-724] @ 0xfffffd2c │ │ │ │ - rsbeq sp, ip, r4, lsl r1 │ │ │ │ - ldrdeq r4, [r9], #-24 @ 0xffffffe8 @ │ │ │ │ - rsbeq r4, r9, r8, lsr r0 │ │ │ │ - strdeq sl, [r8], #-32 @ 0xffffffe0 @ │ │ │ │ - strdeq r3, [r9], #-246 @ 0xffffff0a @ │ │ │ │ - rsbeq sl, r8, lr, lsr #5 │ │ │ │ - ldrdeq r3, [r9], #-252 @ 0xffffff04 @ │ │ │ │ - mlseq r8, r4, r2, sl │ │ │ │ - rsbeq r3, r9, r2, asr #31 │ │ │ │ - rsbeq sl, r8, sl, ror r2 │ │ │ │ - rsbeq r3, r9, r8, lsr #31 │ │ │ │ - rsbeq sl, r8, r0, ror #4 │ │ │ │ - rsbeq r3, r9, lr, lsl #31 │ │ │ │ - rsbeq sl, r8, r6, asr #4 │ │ │ │ - rsbeq r3, r9, r4, ror pc │ │ │ │ - rsbeq sl, r8, r2, lsr r2 │ │ │ │ - rsbeq r3, r9, r0, asr #30 │ │ │ │ - strdeq sl, [r8], #-24 @ 0xffffffe8 @ │ │ │ │ - rsbeq r3, r9, r6, lsr #30 │ │ │ │ - ldrdeq sl, [r8], #-30 @ 0xffffffe2 @ │ │ │ │ - rsbeq r3, r9, ip, lsl #30 │ │ │ │ - rsbeq sl, r8, r4, asr #3 │ │ │ │ - strdeq r3, [r9], #-226 @ 0xffffff1e @ │ │ │ │ - rsbeq sl, r8, sl, lsr #3 │ │ │ │ - rsbeq r3, r9, r4, asr #29 │ │ │ │ - rsbeq sl, r8, ip, ror r1 │ │ │ │ - mlseq r9, r6, lr, r3 │ │ │ │ - rsbeq sl, r8, lr, asr #2 │ │ │ │ - rsbeq r3, r9, r6, ror #28 │ │ │ │ - rsbeq sl, r8, lr, lsl r1 │ │ │ │ - rsbeq r3, r9, r4, lsr lr │ │ │ │ - rsbeq sl, r8, ip, ror #1 │ │ │ │ + rsbeq sp, ip, ip, lsl r1 │ │ │ │ + rsbeq r4, r9, r0, ror #3 │ │ │ │ + rsbeq r4, r9, r0, asr #32 │ │ │ │ + strdeq sl, [r8], #-40 @ 0xffffffd8 @ │ │ │ │ + strdeq r3, [r9], #-254 @ 0xffffff02 @ │ │ │ │ + strhteq sl, [r8], #-38 @ 0xffffffda │ │ │ │ + rsbeq r3, r9, r4, ror #31 │ │ │ │ + mlseq r8, ip, r2, sl │ │ │ │ + rsbeq r3, r9, sl, asr #31 │ │ │ │ + rsbeq sl, r8, r2, lsl #5 │ │ │ │ + strhteq r3, [r9], #-240 @ 0xffffff10 │ │ │ │ + rsbeq sl, r8, r8, ror #4 │ │ │ │ + mlseq r9, r6, pc, r3 @ │ │ │ │ + rsbeq sl, r8, lr, asr #4 │ │ │ │ + rsbeq r3, r9, ip, ror pc │ │ │ │ + rsbeq sl, r8, sl, lsr r2 │ │ │ │ + rsbeq r3, r9, r8, asr #30 │ │ │ │ + rsbeq sl, r8, r0, lsl #4 │ │ │ │ + rsbeq r3, r9, lr, lsr #30 │ │ │ │ + rsbeq sl, r8, r6, ror #3 │ │ │ │ + rsbeq r3, r9, r4, lsl pc │ │ │ │ + rsbeq sl, r8, ip, asr #3 │ │ │ │ + strdeq r3, [r9], #-234 @ 0xffffff16 @ │ │ │ │ + strhteq sl, [r8], #-18 @ 0xffffffee │ │ │ │ + rsbeq r3, r9, ip, asr #29 │ │ │ │ + rsbeq sl, r8, r4, lsl #3 │ │ │ │ + mlseq r9, lr, lr, r3 │ │ │ │ + rsbeq sl, r8, r6, asr r1 │ │ │ │ + rsbeq r3, r9, lr, ror #28 │ │ │ │ + rsbeq sl, r8, r6, lsr #2 │ │ │ │ + rsbeq r3, r9, ip, lsr lr │ │ │ │ + strdeq sl, [r8], #-4 @ │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ blhi 397258 │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ bleq fe39a0dc │ │ │ │ vqrdmulh.s32 d4, d29, d3[1] │ │ │ │ stclmi 13, cr4, [r3], #208 @ 0xd0 │ │ │ │ @@ -337055,17 +337055,17 @@ │ │ │ │ @ instruction: 0xf47f2a00 │ │ │ │ @ instruction: 0xf8c9af65 │ │ │ │ ldrbt r0, [r4], -r0 │ │ │ │ andhi pc, r0, pc, lsr #7 │ │ │ │ ... │ │ │ │ rsbseq r2, r4, sl, asr ip │ │ │ │ @ instruction: 0x000011b8 │ │ │ │ - rsbeq r3, r9, r0, asr #26 │ │ │ │ - rsbeq r3, r9, sl, ror #22 │ │ │ │ - rsbeq r9, r8, r2, lsr #28 │ │ │ │ + rsbeq r3, r9, r8, asr #26 │ │ │ │ + rsbeq r3, r9, r2, ror fp │ │ │ │ + rsbeq r9, r8, sl, lsr #28 │ │ │ │ rsbseq r2, r4, r6, lsl sl │ │ │ │ @ instruction: 0x46284632 │ │ │ │ ldc2l 3, cr15, [r2, #796] @ 0x31c │ │ │ │ @ instruction: 0xf503686b │ │ │ │ ldc 3, cr6, [r3, #-712] @ 0xfffffd38 │ │ │ │ vmov.f64 d7, #18 @ 0x40900000 4.5 │ │ │ │ vcmp.f64 d7, d7 │ │ │ │ @@ -337380,15 +337380,15 @@ │ │ │ │ andcs r4, r0, #70254592 @ 0x4300000 │ │ │ │ stmdavs r9, {r3, r5, r9, sl, lr} │ │ │ │ stc2l 3, cr15, [sl, #-748] @ 0xfffffd14 │ │ │ │ suble r2, r1, r1, lsl #16 │ │ │ │ @ instruction: 0xf6409004 │ │ │ │ ldmdami r3, {r1, r2, r4, r5, r6, r8}^ │ │ │ │ andcc r4, ip, r8, ror r4 │ │ │ │ - blx 89a14a │ │ │ │ + blx 89a14a │ │ │ │ stmdbls r4, {r0, r4, r6, fp, lr} │ │ │ │ @ instruction: 0xf6bb4478 │ │ │ │ blls 29b5c4 >::_M_default_append(unsigned int)@@Base+0x18a00> │ │ │ │ andls lr, r4, r5, asr #9 │ │ │ │ cmnpeq r1, r0, asr #12 @ p-variant is OBSOLETE │ │ │ │ ldrbtmi r4, [r8], #-2125 @ 0xfffff7b3 │ │ │ │ @ instruction: 0xf6bb300c │ │ │ │ @@ -337422,64 +337422,64 @@ │ │ │ │ andcc r4, ip, r8, ror r4 │ │ │ │ blx ff69a1d8 │ │ │ │ stmdbls r4, {r0, r2, r4, r5, fp, lr} │ │ │ │ @ instruction: 0xf6bb4478 │ │ │ │ blls 29b534 >::_M_default_append(unsigned int)@@Base+0x18970> │ │ │ │ @ instruction: 0xf6b5e47d │ │ │ │ svclt 0x0000e81a │ │ │ │ - rsbeq r3, r9, r4, asr sl │ │ │ │ - rsbeq r3, r9, sl, lsl #18 │ │ │ │ - rsbeq r9, r8, r0, asr #23 │ │ │ │ - rsbeq r3, r9, r8, ror #17 │ │ │ │ - mlseq r8, lr, fp, r9 │ │ │ │ - rsbeq r3, r9, r6, asr #17 │ │ │ │ - rsbeq r9, r8, ip, ror fp │ │ │ │ - rsbeq r3, r9, r8, lsr #19 │ │ │ │ - rsbeq r3, r9, r8, asr r8 │ │ │ │ - rsbeq r9, r8, lr, lsl #22 │ │ │ │ - rsbeq r3, r9, r6, lsr #16 │ │ │ │ - ldrdeq r9, [r8], #-172 @ 0xffffff54 @ │ │ │ │ - rsbeq r3, r9, lr, ror #15 │ │ │ │ - rsbeq r9, r8, r6, lsr #21 │ │ │ │ - ldrdeq r3, [r9], #-112 @ 0xffffff90 @ │ │ │ │ - rsbeq r9, r8, r8, lsl #21 │ │ │ │ - rsbeq r3, r9, r4, asr #14 │ │ │ │ - strdeq r9, [r8], #-156 @ 0xffffff64 @ │ │ │ │ - rsbeq r3, r9, r8, lsl r7 │ │ │ │ - ldrdeq r9, [r8], #-144 @ 0xffffff70 @ │ │ │ │ - mlseq r9, r2, r6, r3 │ │ │ │ - rsbeq r9, r8, sl, asr #18 │ │ │ │ - rsbeq r3, r9, r4, ror r6 │ │ │ │ - rsbeq r9, r8, ip, lsr #18 │ │ │ │ - rsbeq r3, r9, r4, asr #12 │ │ │ │ - strdeq r9, [r8], #-140 @ 0xffffff74 @ │ │ │ │ - rsbeq r3, r9, r6, lsr #12 │ │ │ │ - ldrdeq r9, [r8], #-142 @ 0xffffff72 @ │ │ │ │ - rsbeq r3, r9, r8, lsl #12 │ │ │ │ - rsbeq r9, r8, r0, asr #17 │ │ │ │ - ldrdeq r3, [r9], #-92 @ 0xffffffa4 @ │ │ │ │ - mlseq r8, r4, r8, r9 │ │ │ │ - strhteq r3, [r9], #-94 @ 0xffffffa2 │ │ │ │ - rsbeq r9, r8, r6, ror r8 │ │ │ │ - mlseq r9, r2, r5, r3 │ │ │ │ - rsbeq r9, r8, sl, asr #16 │ │ │ │ - rsbeq r3, r9, r0, asr #10 │ │ │ │ - strdeq r9, [r8], #-120 @ 0xffffff88 @ │ │ │ │ - rsbeq r3, r9, r0, lsl r5 │ │ │ │ - rsbeq r9, r8, r8, asr #15 │ │ │ │ - rsbeq r3, r9, r0, ror #9 │ │ │ │ - mlseq r8, r8, r7, r9 │ │ │ │ - rsbeq r3, r9, r2, asr #9 │ │ │ │ - rsbeq r9, r8, sl, ror r7 │ │ │ │ - rsbeq r3, r9, r4, lsr #9 │ │ │ │ - rsbeq r9, r8, ip, asr r7 │ │ │ │ - rsbeq r3, r9, sl, ror r4 │ │ │ │ - rsbeq r9, r8, r2, lsr r7 │ │ │ │ - rsbeq r3, r9, r0, asr r4 │ │ │ │ - rsbeq r9, r8, r8, lsl #14 │ │ │ │ + rsbeq r3, r9, ip, asr sl │ │ │ │ + rsbeq r3, r9, r2, lsl r9 │ │ │ │ + rsbeq r9, r8, r8, asr #23 │ │ │ │ + strdeq r3, [r9], #-128 @ 0xffffff80 @ │ │ │ │ + rsbeq r9, r8, r6, lsr #23 │ │ │ │ + rsbeq r3, r9, lr, asr #17 │ │ │ │ + rsbeq r9, r8, r4, lsl #23 │ │ │ │ + strhteq r3, [r9], #-144 @ 0xffffff70 │ │ │ │ + rsbeq r3, r9, r0, ror #16 │ │ │ │ + rsbeq r9, r8, r6, lsl fp │ │ │ │ + rsbeq r3, r9, lr, lsr #16 │ │ │ │ + rsbeq r9, r8, r4, ror #21 │ │ │ │ + strdeq r3, [r9], #-118 @ 0xffffff8a @ │ │ │ │ + rsbeq r9, r8, lr, lsr #21 │ │ │ │ + ldrdeq r3, [r9], #-120 @ 0xffffff88 @ │ │ │ │ + mlseq r8, r0, sl, r9 │ │ │ │ + rsbeq r3, r9, ip, asr #14 │ │ │ │ + rsbeq r9, r8, r4, lsl #20 │ │ │ │ + rsbeq r3, r9, r0, lsr #14 │ │ │ │ + ldrdeq r9, [r8], #-152 @ 0xffffff68 @ │ │ │ │ + mlseq r9, sl, r6, r3 │ │ │ │ + rsbeq r9, r8, r2, asr r9 │ │ │ │ + rsbeq r3, r9, ip, ror r6 │ │ │ │ + rsbeq r9, r8, r4, lsr r9 │ │ │ │ + rsbeq r3, r9, ip, asr #12 │ │ │ │ + rsbeq r9, r8, r4, lsl #18 │ │ │ │ + rsbeq r3, r9, lr, lsr #12 │ │ │ │ + rsbeq r9, r8, r6, ror #17 │ │ │ │ + rsbeq r3, r9, r0, lsl r6 │ │ │ │ + rsbeq r9, r8, r8, asr #17 │ │ │ │ + rsbeq r3, r9, r4, ror #11 │ │ │ │ + mlseq r8, ip, r8, r9 │ │ │ │ + rsbeq r3, r9, r6, asr #11 │ │ │ │ + rsbeq r9, r8, lr, ror r8 │ │ │ │ + mlseq r9, sl, r5, r3 │ │ │ │ + rsbeq r9, r8, r2, asr r8 │ │ │ │ + rsbeq r3, r9, r8, asr #10 │ │ │ │ + rsbeq r9, r8, r0, lsl #16 │ │ │ │ + rsbeq r3, r9, r8, lsl r5 │ │ │ │ + ldrdeq r9, [r8], #-112 @ 0xffffff90 @ │ │ │ │ + rsbeq r3, r9, r8, ror #9 │ │ │ │ + rsbeq r9, r8, r0, lsr #15 │ │ │ │ + rsbeq r3, r9, sl, asr #9 │ │ │ │ + rsbeq r9, r8, r2, lsl #15 │ │ │ │ + rsbeq r3, r9, ip, lsr #9 │ │ │ │ + rsbeq r9, r8, r4, ror #14 │ │ │ │ + rsbeq r3, r9, r2, lsl #9 │ │ │ │ + rsbeq r9, r8, sl, lsr r7 │ │ │ │ + rsbeq r3, r9, r8, asr r4 │ │ │ │ + rsbeq r9, r8, r0, lsl r7 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00b8f8cc │ │ │ │ ldrmi r4, [r0], -r7, lsl #12 │ │ │ │ @ instruction: 0x461c4a37 │ │ │ │ addlt r4, r9, r7, lsr fp │ │ │ │ @@ -337535,19 +337535,19 @@ │ │ │ │ @ instruction: 0xf6bb4478 │ │ │ │ @ instruction: 0xe7cafab3 │ │ │ │ movwcs r9, #35331 @ 0x8a03 │ │ │ │ bfi r6, r3, #0, #7 │ │ │ │ svc 0x003af6b4 │ │ │ │ rsbseq r2, r4, ip, lsr #4 │ │ │ │ @ instruction: 0x000011b8 │ │ │ │ - rsbeq r3, r9, r0, lsl #6 │ │ │ │ - strhteq r9, [r8], #-88 @ 0xffffffa8 │ │ │ │ + rsbeq r3, r9, r8, lsl #6 │ │ │ │ + rsbeq r9, r8, r0, asr #11 │ │ │ │ rsbseq r2, r4, r6, asr #3 │ │ │ │ - mlseq r9, r8, r2, r3 │ │ │ │ - rsbeq r9, r8, r0, asr r5 │ │ │ │ + rsbeq r3, r9, r0, lsr #5 │ │ │ │ + rsbeq r9, r8, r8, asr r5 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00b8f8cc │ │ │ │ blmi d08b10 │ │ │ │ andls r4, r3, r5, lsl r6 │ │ │ │ @ instruction: 0xf8dd482d │ │ │ │ @@ -337594,16 +337594,16 @@ │ │ │ │ @ instruction: 0xf6bb4478 │ │ │ │ blls 25b290 │ │ │ │ @ instruction: 0xf6b4e7e2 │ │ │ │ svclt 0x0000eec8 │ │ │ │ @ instruction: 0x000011b8 │ │ │ │ rsbseq r2, r4, sl, lsl r1 │ │ │ │ rsbseq r2, r4, r8, lsr #1 │ │ │ │ - rsbeq r3, r9, ip, lsr #3 │ │ │ │ - rsbeq r9, r8, r4, ror #8 │ │ │ │ + strhteq r3, [r9], #-20 @ 0xffffffec │ │ │ │ + rsbeq r9, r8, ip, ror #8 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00b8f8cc │ │ │ │ addlt r4, r9, sp, lsr #24 │ │ │ │ stmdami sp!, {r0, r1, r2, r9, sl, lr} │ │ │ │ movwcs r4, #13436 @ 0x347c │ │ │ │ @@ -337649,16 +337649,16 @@ │ │ │ │ ldrbtmi r9, [r8], #-2307 @ 0xfffff6fd │ │ │ │ @ instruction: 0xf9cef6bb │ │ │ │ strb r9, [r2, r3, lsl #22]! │ │ │ │ mrc 6, 2, APSR_nzcv, cr8, cr4, {5} │ │ │ │ rsbseq r2, r4, r0, asr #32 │ │ │ │ @ instruction: 0x000011b8 │ │ │ │ rsbseq r1, r4, sl, asr #31 │ │ │ │ - rsbeq r3, r9, lr, asr #1 │ │ │ │ - rsbeq r9, r8, r6, lsl #7 │ │ │ │ + ldrdeq r3, [r9], #-6 @ │ │ │ │ + rsbeq r9, r8, lr, lsl #7 │ │ │ │ ldrbmi lr, [r0, sp, lsr #18]! │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e0f8cc │ │ │ │ strcs r9, [r0], -r8, lsl #30 │ │ │ │ stmdbeq r0, {r0, r1, r4, r5, r7, r8, ip, sp, lr, pc} │ │ │ │ stclle 0, cr6, [r9, #-248] @ 0xffffff08 │ │ │ │ @@ -337739,20 +337739,20 @@ │ │ │ │ @ instruction: 0x31a4f241 │ │ │ │ andcc r4, ip, r8, ror r4 │ │ │ │ @ instruction: 0xf858f6bb │ │ │ │ strtmi r4, [r9], -r8, lsl #16 │ │ │ │ @ instruction: 0xf6bb4478 │ │ │ │ @ instruction: 0x4628f913 │ │ │ │ @ instruction: 0x87f0e8bd │ │ │ │ - rsbeq r2, r9, sl, lsl #31 │ │ │ │ - rsbeq r9, r8, r2, asr #4 │ │ │ │ - rsbeq r2, r9, r0, ror pc │ │ │ │ - rsbeq r9, r8, r8, lsr #4 │ │ │ │ - rsbeq r2, r9, r8, asr pc │ │ │ │ - rsbeq r9, r8, r0, lsl r2 │ │ │ │ + mlseq r9, r2, pc, r2 @ │ │ │ │ + rsbeq r9, r8, sl, asr #4 │ │ │ │ + rsbeq r2, r9, r8, ror pc │ │ │ │ + rsbeq r9, r8, r0, lsr r2 │ │ │ │ + rsbeq r2, r9, r0, ror #30 │ │ │ │ + rsbeq r9, r8, r8, lsl r2 │ │ │ │ mvnsmi lr, sp, lsr #18 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ blhi 2180cc │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d8f8cc │ │ │ │ ldrmi fp, [lr], -r2, lsl #1 │ │ │ │ strmi r6, [r5], -fp, lsl #18 │ │ │ │ @@ -337892,30 +337892,30 @@ │ │ │ │ @ instruction: 0xf6ba300c │ │ │ │ ldmdami r4, {r0, r3, r5, r8, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ ldrdcs pc, [r8], -r8 │ │ │ │ ldrbtmi r9, [r8], #-2314 @ 0xfffff6f6 │ │ │ │ @ instruction: 0xffe2f6ba │ │ │ │ movweq pc, #32879 @ 0x806f @ │ │ │ │ svclt 0x0000e769 │ │ │ │ - mlseq r9, lr, lr, r2 │ │ │ │ - rsbeq r9, r8, r6, asr r1 │ │ │ │ - rsbeq r2, r9, r0, lsr lr │ │ │ │ - rsbeq r9, r8, r8, ror #1 │ │ │ │ - rsbeq r2, r9, ip, lsr #27 │ │ │ │ - rsbeq r9, r8, r4, rrx │ │ │ │ - rsbeq r2, r9, r0, ror sp │ │ │ │ - rsbeq r9, r8, r8, lsr #32 │ │ │ │ - rsbeq r2, r9, r2, asr sp │ │ │ │ - rsbeq r9, r8, sl │ │ │ │ - rsbeq r2, r9, r4, lsr sp │ │ │ │ - rsbeq r8, r8, ip, ror #31 │ │ │ │ - rsbeq r2, r9, r6, lsl sp │ │ │ │ - rsbeq r8, r8, lr, asr #31 │ │ │ │ - strdeq r2, [r9], #-202 @ 0xffffff36 @ │ │ │ │ - strdeq r2, [r9], #-222 @ 0xffffff22 @ │ │ │ │ + rsbeq r2, r9, r6, lsr #29 │ │ │ │ + rsbeq r9, r8, lr, asr r1 │ │ │ │ + rsbeq r2, r9, r8, lsr lr │ │ │ │ + strdeq r9, [r8], #-0 @ │ │ │ │ + strhteq r2, [r9], #-212 @ 0xffffff2c │ │ │ │ + rsbeq r9, r8, ip, rrx │ │ │ │ + rsbeq r2, r9, r8, ror sp │ │ │ │ + rsbeq r9, r8, r0, lsr r0 │ │ │ │ + rsbeq r2, r9, sl, asr sp │ │ │ │ + rsbeq r9, r8, r2, lsl r0 │ │ │ │ + rsbeq r2, r9, ip, lsr sp │ │ │ │ + strdeq r8, [r8], #-244 @ 0xffffff0c @ │ │ │ │ + rsbeq r2, r9, lr, lsl sp │ │ │ │ + ldrdeq r8, [r8], #-246 @ 0xffffff0a @ │ │ │ │ + rsbeq r2, r9, r2, lsl #26 │ │ │ │ + rsbeq r2, r9, r6, lsl #28 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ bl fecb40a0 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r4, r8, ror #31 │ │ │ │ @ instruction: 0x461a4611 │ │ │ │ strls r9, [r0], #-3078 @ 0xfffff3fa │ │ │ │ @ instruction: 0xf7ff9b08 │ │ │ │ @@ -337934,16 +337934,16 @@ │ │ │ │ @ instruction: 0xff96f6ba │ │ │ │ vadd.i8 d25, d1, d3 │ │ │ │ @ instruction: 0xf6ba51a4 │ │ │ │ stmdals r2, {r0, r4, r6, r7, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf6ba4621 │ │ │ │ strtmi pc, [r0], -sp, lsl #31 │ │ │ │ ldclt 0, cr11, [r0, #-16] │ │ │ │ - rsbeq r2, r9, r6, ror #24 │ │ │ │ - rsbeq r8, r8, sl, lsl pc │ │ │ │ + rsbeq r2, r9, lr, ror #24 │ │ │ │ + rsbeq r8, r8, r2, lsr #30 │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl fecb4110 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0x461d0fd0 │ │ │ │ ldmib r1, {r0, r1, r2, r4, r9, sl, lr}^ │ │ │ │ addlt r2, r7, ip, lsl #6 │ │ │ │ strmi r4, [r6], -ip, lsl #12 │ │ │ │ @@ -338054,22 +338054,22 @@ │ │ │ │ ldrbtmi r4, [r8], #-2060 @ 0xfffff7f4 │ │ │ │ @ instruction: 0xf6ba300c │ │ │ │ stmdami fp, {r0, r1, r5, r6, r7, r8, sl, fp, ip, sp, lr, pc} │ │ │ │ ldrbtmi r9, [r8], #-2309 @ 0xfffff6fb │ │ │ │ mrc2 6, 4, pc, cr14, cr10, {5} │ │ │ │ ldrmi r9, [r8], -r5, lsl #22 │ │ │ │ ldcllt 0, cr11, [r0, #28]! │ │ │ │ - mlseq r9, ip, fp, r2 │ │ │ │ - rsbeq r8, r8, r4, asr lr │ │ │ │ - rsbeq r2, r9, r8, lsl #22 │ │ │ │ - rsbeq r8, r8, r0, asr #27 │ │ │ │ - rsbeq r2, r9, ip, lsl #21 │ │ │ │ - rsbeq r8, r8, r4, asr #26 │ │ │ │ - rsbeq r2, r9, lr, ror #20 │ │ │ │ - rsbeq r8, r8, r6, lsr #26 │ │ │ │ + rsbeq r2, r9, r4, lsr #23 │ │ │ │ + rsbeq r8, r8, ip, asr lr │ │ │ │ + rsbeq r2, r9, r0, lsl fp │ │ │ │ + rsbeq r8, r8, r8, asr #27 │ │ │ │ + mlseq r9, r4, sl, r2 │ │ │ │ + rsbeq r8, r8, ip, asr #26 │ │ │ │ + rsbeq r2, r9, r6, ror sl │ │ │ │ + rsbeq r8, r8, lr, lsr #26 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00c0f8cc │ │ │ │ umulllt r4, r7, fp, r6 │ │ │ │ strmi r4, [r8], -r7, lsl #12 │ │ │ │ @ instruction: 0xf2974692 │ │ │ │ @@ -338105,16 +338105,16 @@ │ │ │ │ @ instruction: 0xf6ba4478 │ │ │ │ blls 2dca94 >::_M_default_append(unsigned int)@@Base+0x59ed0> │ │ │ │ andlt r4, r7, r8, lsl r6 │ │ │ │ svchi 0x00f0e8bd │ │ │ │ ldrmi r2, [r8], -r1, lsl #6 │ │ │ │ pop {r0, r1, r2, ip, sp, pc} │ │ │ │ svclt 0x00008ff0 │ │ │ │ - strhteq r2, [r9], #-144 @ 0xffffff70 │ │ │ │ - rsbeq r8, r8, r8, ror #24 │ │ │ │ + strhteq r2, [r9], #-152 @ 0xffffff68 │ │ │ │ + rsbeq r8, r8, r0, ror ip │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl fecb43bc │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldmdbvs r4, {r3, r5, r6, r7, r8, r9, sl, fp} │ │ │ │ ldrmi fp, [r8], -r3, lsl #1 │ │ │ │ bvs 1ab7354 │ │ │ │ bvs 9e4a1c │ │ │ │ @@ -338167,15 +338167,15 @@ │ │ │ │ subsmi r9, sl, r3, lsl #22 │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ andcs sp, r1, r2, lsl #2 │ │ │ │ ldclt 0, cr11, [r0, #-20]! @ 0xffffffec │ │ │ │ b 141ad6c │ │ │ │ rsbseq r1, r4, r6, asr #15 │ │ │ │ @ instruction: 0x000011b8 │ │ │ │ - rsbeq r2, r9, r0, ror #17 │ │ │ │ + rsbeq r2, r9, r8, ror #17 │ │ │ │ rsbseq r1, r4, lr, lsl #15 │ │ │ │ mvnsmi lr, #737280 @ 0xb4000 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d0f8cc │ │ │ │ addlt r4, r5, r6, lsl #12 │ │ │ │ ldrmi r4, [pc], -r8, lsl #12 │ │ │ │ @@ -338300,28 +338300,28 @@ │ │ │ │ ldmdami r2, {r0, r3, r6, r7, r8, r9, sl, sp, lr, pc} │ │ │ │ bicne pc, pc, r0, asr #4 │ │ │ │ andcc r4, ip, r8, ror r4 │ │ │ │ blx ffe9af96 │ │ │ │ strtmi r4, [r1], -pc, lsl #16 │ │ │ │ @ instruction: 0xf6ba4478 │ │ │ │ ldr pc, [ip, pc, lsr #25]! │ │ │ │ - rsbeq r2, r9, r4, lsr #16 │ │ │ │ - ldrdeq r8, [r8], #-172 @ 0xffffff54 @ │ │ │ │ - ldrdeq r2, [r9], #-116 @ 0xffffff8c @ │ │ │ │ - rsbeq r2, r9, r2, asr #14 │ │ │ │ - rsbeq r2, r9, r4, lsl r7 │ │ │ │ - rsbeq r8, r8, ip, asr #19 │ │ │ │ - strdeq r2, [r9], #-108 @ 0xffffff94 @ │ │ │ │ - strhteq r8, [r8], #-148 @ 0xffffff6c │ │ │ │ - ldrdeq r2, [r9], #-106 @ 0xffffff96 @ │ │ │ │ - mlseq r8, r8, r9, r8 │ │ │ │ - rsbeq r2, r9, sl, lsr #13 │ │ │ │ - rsbeq r8, r8, r2, ror #18 │ │ │ │ - mlseq r9, r0, r6, r2 │ │ │ │ - rsbeq r8, r8, r8, asr #18 │ │ │ │ + rsbeq r2, r9, ip, lsr #16 │ │ │ │ + rsbeq r8, r8, r4, ror #21 │ │ │ │ + ldrdeq r2, [r9], #-124 @ 0xffffff84 @ │ │ │ │ + rsbeq r2, r9, sl, asr #14 │ │ │ │ + rsbeq r2, r9, ip, lsl r7 │ │ │ │ + ldrdeq r8, [r8], #-148 @ 0xffffff6c @ │ │ │ │ + rsbeq r2, r9, r4, lsl #14 │ │ │ │ + strhteq r8, [r8], #-156 @ 0xffffff64 │ │ │ │ + rsbeq r2, r9, r2, ror #13 │ │ │ │ + rsbeq r8, r8, r0, lsr #19 │ │ │ │ + strhteq r2, [r9], #-98 @ 0xffffff9e │ │ │ │ + rsbeq r8, r8, sl, ror #18 │ │ │ │ + mlseq r9, r8, r6, r2 │ │ │ │ + rsbeq r8, r8, r0, asr r9 │ │ │ │ mvnsmi lr, #737280 @ 0xb4000 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d8f8cc │ │ │ │ @ instruction: 0x46986916 │ │ │ │ strmi fp, [r7], -r3, lsl #1 │ │ │ │ blcs 177dd8 │ │ │ │ @@ -338356,18 +338356,18 @@ │ │ │ │ vadd.i8 d20, d1, d8 │ │ │ │ ldrbtmi r5, [r8], #-445 @ 0xfffffe43 │ │ │ │ @ instruction: 0xf6ba300c │ │ │ │ stmdami r6, {r0, r2, r7, r8, r9, fp, ip, sp, lr, pc} │ │ │ │ ldrbtmi r4, [r8], #-1569 @ 0xfffff9df │ │ │ │ mcrr2 6, 11, pc, r0, cr10 @ │ │ │ │ svclt 0x0000e7df │ │ │ │ - strdeq r2, [r9], #-80 @ 0xffffffb0 @ │ │ │ │ - rsbeq r8, r8, r8, lsr #17 │ │ │ │ - strhteq r2, [r9], #-82 @ 0xffffffae │ │ │ │ - rsbeq r8, r8, sl, ror #16 │ │ │ │ + strdeq r2, [r9], #-88 @ 0xffffffa8 @ │ │ │ │ + strhteq r8, [r8], #-128 @ 0xffffff80 │ │ │ │ + strhteq r2, [r9], #-90 @ 0xffffffa6 │ │ │ │ + rsbeq r8, r8, r2, ror r8 │ │ │ │ bvs 1f027c │ │ │ │ bcs 1ae79c │ │ │ │ ldrblt sp, [r0, #-3401]! @ 0xfffff2b7 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e8f8cc │ │ │ │ strmi r6, [r4], -r1, lsl #22 │ │ │ │ @@ -338496,20 +338496,20 @@ │ │ │ │ stmdami sl, {r0, r1, r3, r4, r7, r8, ip, sp} │ │ │ │ andcc r4, ip, r8, ror r4 │ │ │ │ blx 1d1b2a0 │ │ │ │ stmdbls r3, {r3, fp, lr} │ │ │ │ @ instruction: 0xf6ba4478 │ │ │ │ blls 25c468 │ │ │ │ svclt 0x0000e7b5 │ │ │ │ - ldrdeq r2, [r9], #-52 @ 0xffffffcc @ │ │ │ │ - rsbeq r8, r8, ip, lsl #13 │ │ │ │ - strhteq r2, [r9], #-54 @ 0xffffffca │ │ │ │ - rsbeq r8, r8, lr, ror #12 │ │ │ │ - rsbeq r2, r9, r4, lsl #7 │ │ │ │ - rsbeq r8, r8, ip, lsr r6 │ │ │ │ + ldrdeq r2, [r9], #-60 @ 0xffffffc4 @ │ │ │ │ + mlseq r8, r4, r6, r8 │ │ │ │ + strhteq r2, [r9], #-62 @ 0xffffffc2 │ │ │ │ + rsbeq r8, r8, r6, ror r6 │ │ │ │ + rsbeq r2, r9, ip, lsl #7 │ │ │ │ + rsbeq r8, r8, r4, asr #12 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x0088f8cc │ │ │ │ blmi fff9bb70 │ │ │ │ @ instruction: 0xf8df460d │ │ │ │ @ instruction: 0xb0951bf8 │ │ │ │ @@ -339084,15 +339084,15 @@ │ │ │ │ blls 29db4c >::_M_default_append(unsigned int)@@Base+0x1af88> │ │ │ │ bllt fe9dc0e0 │ │ │ │ vmov.32 sl, d0[1] │ │ │ │ movwls r0, #11079 @ 0x2b47 │ │ │ │ blge 5af998 │ │ │ │ movwls r4, #5688 @ 0x1638 │ │ │ │ movwls r2, #768 @ 0x300 │ │ │ │ - blx 89b0f8 │ │ │ │ + blx 89b0f8 │ │ │ │ @ instruction: 0xf43f2801 │ │ │ │ mulls r4, r3, sp │ │ │ │ cmppmi r8, r0, asr #12 @ p-variant is OBSOLETE │ │ │ │ ldrbtmi r4, [r8], #-2271 @ 0xfffff721 │ │ │ │ @ instruction: 0xf6b9300c │ │ │ │ ldmmi lr, {r0, r6, r7, r8, sl, fp, ip, sp, lr, pc}^ │ │ │ │ ldrbtmi r9, [r8], #-2308 @ 0xfffff6fc │ │ │ │ @@ -339276,78 +339276,78 @@ │ │ │ │ ldc2 6, cr15, [sl, #-740] @ 0xfffffd1c │ │ │ │ @ instruction: 0xf7ff9b04 │ │ │ │ @ instruction: 0xf6b3ba20 │ │ │ │ svclt 0x0000e9a4 │ │ │ │ rsbseq r1, r4, r4, lsl r2 │ │ │ │ @ instruction: 0x000011b8 │ │ │ │ rsbseq r1, r4, r2, ror #3 │ │ │ │ - mlseq r9, ip, r1, r2 │ │ │ │ - rsbeq r8, r8, r2, asr r4 │ │ │ │ - strhteq r2, [r9], #-6 │ │ │ │ - rsbeq r8, r8, ip, ror #6 │ │ │ │ - rsbeq r1, r9, r8, ror #29 │ │ │ │ - mlseq r8, lr, r1, r8 │ │ │ │ - rsbeq r1, r9, r6, asr #29 │ │ │ │ - rsbeq r8, r8, ip, ror r1 │ │ │ │ - mlseq r9, r6, lr, r1 │ │ │ │ - rsbeq r8, r8, ip, asr #2 │ │ │ │ - rsbeq r1, r9, r4, ror #28 │ │ │ │ - rsbeq r8, r8, sl, lsl r1 │ │ │ │ - rsbeq r1, r9, r6, lsr #27 │ │ │ │ - rsbeq r8, r8, ip, asr r0 │ │ │ │ - rsbeq r1, r9, r4, ror sp │ │ │ │ - rsbeq r8, r8, sl, lsr #32 │ │ │ │ - rsbeq r1, r9, r2, asr sp │ │ │ │ - rsbeq r8, r8, r8 │ │ │ │ - rsbeq r1, r9, r4, lsr #26 │ │ │ │ - ldrdeq r7, [r8], #-250 @ 0xffffff06 @ │ │ │ │ - strdeq r1, [r9], #-194 @ 0xffffff3e @ │ │ │ │ - rsbeq r7, r8, r8, lsr #31 │ │ │ │ - rsbeq r1, r9, r0, asr #25 │ │ │ │ - rsbeq r7, r8, r6, ror pc │ │ │ │ - rsbeq r1, r9, r8, lsl #25 │ │ │ │ - rsbeq r7, r8, lr, lsr pc │ │ │ │ - rsbeq r1, r9, sl, asr ip │ │ │ │ - rsbeq r7, r8, r0, lsl pc │ │ │ │ - rsbeq r1, r9, r0, lsr #23 │ │ │ │ - rsbeq r7, r8, r6, asr lr │ │ │ │ - rsbeq r1, r9, r0, ror fp │ │ │ │ - rsbeq r7, r8, r6, lsr #28 │ │ │ │ - ldrdeq r1, [r9], #-162 @ 0xffffff5e @ │ │ │ │ - rsbeq r7, r8, r8, lsl #27 │ │ │ │ - rsbeq r1, r9, r8, ror #20 │ │ │ │ - rsbeq r7, r8, r0, lsr #26 │ │ │ │ - rsbeq r1, r9, sl, lsr #20 │ │ │ │ - rsbeq r7, r8, r2, ror #25 │ │ │ │ - rsbeq r1, r9, r0, lsl #19 │ │ │ │ - rsbeq r7, r8, r8, lsr ip │ │ │ │ - rsbeq r1, r9, r0, asr r9 │ │ │ │ - rsbeq r7, r8, r8, lsl #24 │ │ │ │ - rsbeq r1, r9, r8, lsl #18 │ │ │ │ - rsbeq r7, r8, r0, asr #23 │ │ │ │ - strhteq r1, [r9], #-140 @ 0xffffff74 │ │ │ │ - rsbeq r7, r8, r4, ror fp │ │ │ │ - rsbeq r1, r9, r2, lsl #17 │ │ │ │ - rsbeq r7, r8, sl, lsr fp │ │ │ │ - rsbeq r1, r9, r2, ror #16 │ │ │ │ - rsbeq r7, r8, sl, lsl fp │ │ │ │ - rsbeq r1, r9, r6, lsr r8 │ │ │ │ - rsbeq r7, r8, lr, ror #21 │ │ │ │ - rsbeq r1, r9, r6, lsl r8 │ │ │ │ - rsbeq r7, r8, lr, asr #21 │ │ │ │ - rsbeq r1, r9, r6, ror #15 │ │ │ │ - mlseq r8, lr, sl, r7 │ │ │ │ - rsbeq r1, r9, r6, asr #15 │ │ │ │ - rsbeq r7, r8, lr, ror sl │ │ │ │ - rsbeq r1, r9, r6, lsr #15 │ │ │ │ - rsbeq r7, r8, lr, asr sl │ │ │ │ - rsbeq r1, r9, r6, lsl #15 │ │ │ │ - rsbeq r7, r8, lr, lsr sl │ │ │ │ - rsbeq r1, r9, r6, ror #14 │ │ │ │ - rsbeq r7, r8, lr, lsl sl │ │ │ │ + rsbeq r2, r9, r4, lsr #3 │ │ │ │ + rsbeq r8, r8, sl, asr r4 │ │ │ │ + strhteq r2, [r9], #-14 │ │ │ │ + rsbeq r8, r8, r4, ror r3 │ │ │ │ + strdeq r1, [r9], #-224 @ 0xffffff20 @ │ │ │ │ + rsbeq r8, r8, r6, lsr #3 │ │ │ │ + rsbeq r1, r9, lr, asr #29 │ │ │ │ + rsbeq r8, r8, r4, lsl #3 │ │ │ │ + mlseq r9, lr, lr, r1 │ │ │ │ + rsbeq r8, r8, r4, asr r1 │ │ │ │ + rsbeq r1, r9, ip, ror #28 │ │ │ │ + rsbeq r8, r8, r2, lsr #2 │ │ │ │ + rsbeq r1, r9, lr, lsr #27 │ │ │ │ + rsbeq r8, r8, r4, rrx │ │ │ │ + rsbeq r1, r9, ip, ror sp │ │ │ │ + rsbeq r8, r8, r2, lsr r0 │ │ │ │ + rsbeq r1, r9, sl, asr sp │ │ │ │ + rsbeq r8, r8, r0, lsl r0 │ │ │ │ + rsbeq r1, r9, ip, lsr #26 │ │ │ │ + rsbeq r7, r8, r2, ror #31 │ │ │ │ + strdeq r1, [r9], #-202 @ 0xffffff36 @ │ │ │ │ + strhteq r7, [r8], #-240 @ 0xffffff10 │ │ │ │ + rsbeq r1, r9, r8, asr #25 │ │ │ │ + rsbeq r7, r8, lr, ror pc │ │ │ │ + mlseq r9, r0, ip, r1 │ │ │ │ + rsbeq r7, r8, r6, asr #30 │ │ │ │ + rsbeq r1, r9, r2, ror #24 │ │ │ │ + rsbeq r7, r8, r8, lsl pc │ │ │ │ + rsbeq r1, r9, r8, lsr #23 │ │ │ │ + rsbeq r7, r8, lr, asr lr │ │ │ │ + rsbeq r1, r9, r8, ror fp │ │ │ │ + rsbeq r7, r8, lr, lsr #28 │ │ │ │ + ldrdeq r1, [r9], #-170 @ 0xffffff56 @ │ │ │ │ + mlseq r8, r0, sp, r7 │ │ │ │ + rsbeq r1, r9, r0, ror sl │ │ │ │ + rsbeq r7, r8, r8, lsr #26 │ │ │ │ + rsbeq r1, r9, r2, lsr sl │ │ │ │ + rsbeq r7, r8, sl, ror #25 │ │ │ │ + rsbeq r1, r9, r8, lsl #19 │ │ │ │ + rsbeq r7, r8, r0, asr #24 │ │ │ │ + rsbeq r1, r9, r8, asr r9 │ │ │ │ + rsbeq r7, r8, r0, lsl ip │ │ │ │ + rsbeq r1, r9, r0, lsl r9 │ │ │ │ + rsbeq r7, r8, r8, asr #23 │ │ │ │ + rsbeq r1, r9, r4, asr #17 │ │ │ │ + rsbeq r7, r8, ip, ror fp │ │ │ │ + rsbeq r1, r9, sl, lsl #17 │ │ │ │ + rsbeq r7, r8, r2, asr #22 │ │ │ │ + rsbeq r1, r9, sl, ror #16 │ │ │ │ + rsbeq r7, r8, r2, lsr #22 │ │ │ │ + rsbeq r1, r9, lr, lsr r8 │ │ │ │ + strdeq r7, [r8], #-166 @ 0xffffff5a @ │ │ │ │ + rsbeq r1, r9, lr, lsl r8 │ │ │ │ + ldrdeq r7, [r8], #-166 @ 0xffffff5a @ │ │ │ │ + rsbeq r1, r9, lr, ror #15 │ │ │ │ + rsbeq r7, r8, r6, lsr #21 │ │ │ │ + rsbeq r1, r9, lr, asr #15 │ │ │ │ + rsbeq r7, r8, r6, lsl #21 │ │ │ │ + rsbeq r1, r9, lr, lsr #15 │ │ │ │ + rsbeq r7, r8, r6, ror #20 │ │ │ │ + rsbeq r1, r9, lr, lsl #15 │ │ │ │ + rsbeq r7, r8, r6, asr #20 │ │ │ │ + rsbeq r1, r9, lr, ror #14 │ │ │ │ + rsbeq r7, r8, r6, lsr #20 │ │ │ │ mvnsmi lr, #737280 @ 0xb4000 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ blhi 4199b8 │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00b8f8cc │ │ │ │ stmdbvs sp, {sl, sp} │ │ │ │ bllt 7f6584 │ │ │ │ @@ -339450,18 +339450,18 @@ │ │ │ │ stmdami sl, {r0, r1, r2, r3, r4, r5, r6, r7, r9, fp, ip, sp, lr, pc} │ │ │ │ ldrbtmi r4, [r8], #-1569 @ 0xfffff9df │ │ │ │ blx ff01c186 │ │ │ │ ldc 6, cr4, [sp], #128 @ 0x80 │ │ │ │ pop {r1, r3, r8, r9, fp, pc} │ │ │ │ svclt 0x000083f8 │ │ │ │ ... │ │ │ │ - rsbeq r1, r9, sl, ror #9 │ │ │ │ - rsbeq r7, r8, r2, lsr #15 │ │ │ │ - rsbeq r1, r9, r6, lsr #9 │ │ │ │ - rsbeq r7, r8, lr, asr r7 │ │ │ │ + strdeq r1, [r9], #-66 @ 0xffffffbe @ │ │ │ │ + rsbeq r7, r8, sl, lsr #15 │ │ │ │ + rsbeq r1, r9, lr, lsr #9 │ │ │ │ + rsbeq r7, r8, r6, ror #14 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00c0f8cc │ │ │ │ bmi eaff2c │ │ │ │ blmi eaff58 │ │ │ │ addlt r4, r7, sl, ror r4 │ │ │ │ @@ -339514,19 +339514,19 @@ │ │ │ │ blx 109c282 │ │ │ │ movwcs lr, #34763 @ 0x87cb │ │ │ │ andcc pc, r0, sl, asr #17 │ │ │ │ @ instruction: 0xf6b2e7c7 │ │ │ │ svclt 0x0000efc4 │ │ │ │ rsbseq r0, r4, r4, lsr r3 │ │ │ │ @ instruction: 0x000011b8 │ │ │ │ - rsbeq r1, r9, r0, lsl r4 │ │ │ │ - rsbeq r7, r8, r8, asr #13 │ │ │ │ + rsbeq r1, r9, r8, lsl r4 │ │ │ │ + ldrdeq r7, [r8], #-96 @ 0xffffffa0 @ │ │ │ │ ldrsbteq r0, [r4], #-38 @ 0xffffffda │ │ │ │ - rsbeq r1, r9, sl, lsr #7 │ │ │ │ - rsbeq r7, r8, r2, ror #12 │ │ │ │ + strhteq r1, [r9], #-50 @ 0xffffffce │ │ │ │ + rsbeq r7, r8, sl, ror #12 │ │ │ │ mvnsmi lr, #737280 @ 0xb4000 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d0f8cc │ │ │ │ addlt r4, r5, r1, lsr #24 │ │ │ │ @ instruction: 0x1e1e4921 │ │ │ │ @ instruction: 0xf8dd447c │ │ │ │ @@ -339559,16 +339559,16 @@ │ │ │ │ andcs r8, r4, #240, 6 @ 0xc0000003 │ │ │ │ @ instruction: 0xf8c92301 │ │ │ │ strb r2, [ip, r0]! │ │ │ │ ldrb r2, [r9, r5, lsl #4]! │ │ │ │ svc 0x0068f6b2 │ │ │ │ rsbseq r0, r4, r0, lsr r2 │ │ │ │ @ instruction: 0x000011b8 │ │ │ │ - rsbeq r1, r9, r6, lsl r3 │ │ │ │ - rsbeq r7, r8, lr, asr #11 │ │ │ │ + rsbeq r1, r9, lr, lsl r3 │ │ │ │ + ldrdeq r7, [r8], #-86 @ 0xffffffaa @ │ │ │ │ ldrsbteq r0, [r4], #-26 @ 0xffffffe6 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ blhi 219d34 │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ bleq 99cbb8 │ │ │ │ ldmdbmi r2!, {r0, r1, r3, r7, r9, sl, lr} │ │ │ │ @@ -339610,26 +339610,26 @@ │ │ │ │ @ instruction: 0xf8da82d7 │ │ │ │ blcs 16a9a0 │ │ │ │ bmi 596058 │ │ │ │ ldrbtmi r9, [sl], #-3343 @ 0xfffff2f1 │ │ │ │ blhi 399fa8 │ │ │ │ @ instruction: 0x462f9219 │ │ │ │ @ instruction: 0x960eaa1b │ │ │ │ - bge 883190 │ │ │ │ + bge 883190 │ │ │ │ subshi pc, r0, sp, asr #17 │ │ │ │ bge 8c319c │ │ │ │ bge c431a4 │ │ │ │ andsge lr, r0, #3358720 @ 0x334000 │ │ │ │ svclt 0x0000e030 │ │ │ │ ... │ │ │ │ rsbseq r0, r4, r0, lsl #3 │ │ │ │ @ instruction: 0x000011b8 │ │ │ │ rsbseq r0, r4, ip, asr #2 │ │ │ │ - rsbeq r1, r9, r4, asr #4 │ │ │ │ - rsbeq r1, r9, lr, asr r3 │ │ │ │ + rsbeq r1, r9, ip, asr #4 │ │ │ │ + rsbeq r1, r9, r6, ror #6 │ │ │ │ mrc 8, 5, r6, cr0, cr10, {0} │ │ │ │ blls 769690 │ │ │ │ blne 19a470 │ │ │ │ cdp 3, 11, cr9, cr7, cr1, {0} │ │ │ │ blls 72157c │ │ │ │ stmdals lr, {r8, r9, ip, pc} │ │ │ │ @ instruction: 0xf0029b16 │ │ │ │ @@ -339976,52 +339976,52 @@ │ │ │ │ mrc2 6, 6, pc, cr14, cr8, {5} │ │ │ │ @ instruction: 0xf04f482b │ │ │ │ ldrbtmi r3, [r8], #-511 @ 0xfffffe01 │ │ │ │ @ instruction: 0xff98f6b8 │ │ │ │ svclt 0x0000e4ec │ │ │ │ andhi pc, r0, pc, lsr #7 │ │ │ │ ... │ │ │ │ - rsbeq r1, r9, r0, lsl #4 │ │ │ │ - rsbeq r1, r9, r6, asr r1 │ │ │ │ - strhteq r1, [r9], #-6 │ │ │ │ - rsbeq r1, r9, ip │ │ │ │ - rsbeq r0, r9, sl, lsl #28 │ │ │ │ - rsbeq r7, r8, r2, asr #1 │ │ │ │ - strdeq r0, [r9], #-208 @ 0xffffff30 @ │ │ │ │ - rsbeq r7, r8, r8, lsr #1 │ │ │ │ - ldrdeq r0, [r9], #-214 @ 0xffffff2a @ │ │ │ │ - rsbeq r7, r8, lr, lsl #1 │ │ │ │ - strhteq r0, [r9], #-220 @ 0xffffff24 │ │ │ │ - rsbeq r7, r8, r4, ror r0 │ │ │ │ - rsbeq r0, r9, r2, lsr #27 │ │ │ │ - rsbeq r7, r8, sl, asr r0 │ │ │ │ - rsbeq r0, r9, r8, lsl #27 │ │ │ │ - rsbeq r7, r8, r0, asr #32 │ │ │ │ - rsbeq r0, r9, lr, ror #26 │ │ │ │ - rsbeq r7, r8, r6, lsr #32 │ │ │ │ - rsbeq r0, r9, r4, asr sp │ │ │ │ - rsbeq r7, r8, ip │ │ │ │ - rsbeq r0, r9, sl, lsr sp │ │ │ │ - strdeq r6, [r8], #-242 @ 0xffffff0e @ │ │ │ │ - rsbeq r0, r9, r0, lsr #26 │ │ │ │ - ldrdeq r6, [r8], #-248 @ 0xffffff08 @ │ │ │ │ - rsbeq r0, r9, r6, lsl #26 │ │ │ │ - strhteq r6, [r8], #-254 @ 0xffffff02 │ │ │ │ - rsbeq r0, r9, ip, ror #25 │ │ │ │ - rsbeq r6, r8, r4, lsr #31 │ │ │ │ - ldrdeq r0, [r9], #-194 @ 0xffffff3e @ │ │ │ │ - rsbeq r6, r8, sl, lsl #31 │ │ │ │ - strhteq r0, [r9], #-200 @ 0xffffff38 │ │ │ │ - rsbeq r6, r8, r0, ror pc │ │ │ │ - mlseq r9, lr, ip, r0 │ │ │ │ - rsbeq r6, r8, r6, asr pc │ │ │ │ - rsbeq r0, r9, r4, lsl #25 │ │ │ │ - rsbeq r6, r8, ip, lsr pc │ │ │ │ - rsbeq r0, r9, r4, ror #24 │ │ │ │ - rsbeq r6, r8, sl, lsl pc │ │ │ │ + rsbeq r1, r9, r8, lsl #4 │ │ │ │ + rsbeq r1, r9, lr, asr r1 │ │ │ │ + strhteq r1, [r9], #-14 │ │ │ │ + rsbeq r1, r9, r4, lsl r0 │ │ │ │ + rsbeq r0, r9, r2, lsl lr │ │ │ │ + rsbeq r7, r8, sl, asr #1 │ │ │ │ + strdeq r0, [r9], #-216 @ 0xffffff28 @ │ │ │ │ + strhteq r7, [r8], #-0 │ │ │ │ + ldrdeq r0, [r9], #-222 @ 0xffffff22 @ │ │ │ │ + mlseq r8, r6, r0, r7 │ │ │ │ + rsbeq r0, r9, r4, asr #27 │ │ │ │ + rsbeq r7, r8, ip, ror r0 │ │ │ │ + rsbeq r0, r9, sl, lsr #27 │ │ │ │ + rsbeq r7, r8, r2, rrx │ │ │ │ + mlseq r9, r0, sp, r0 │ │ │ │ + rsbeq r7, r8, r8, asr #32 │ │ │ │ + rsbeq r0, r9, r6, ror sp │ │ │ │ + rsbeq r7, r8, lr, lsr #32 │ │ │ │ + rsbeq r0, r9, ip, asr sp │ │ │ │ + rsbeq r7, r8, r4, lsl r0 │ │ │ │ + rsbeq r0, r9, r2, asr #26 │ │ │ │ + strdeq r6, [r8], #-250 @ 0xffffff06 @ │ │ │ │ + rsbeq r0, r9, r8, lsr #26 │ │ │ │ + rsbeq r6, r8, r0, ror #31 │ │ │ │ + rsbeq r0, r9, lr, lsl #26 │ │ │ │ + rsbeq r6, r8, r6, asr #31 │ │ │ │ + strdeq r0, [r9], #-196 @ 0xffffff3c @ │ │ │ │ + rsbeq r6, r8, ip, lsr #31 │ │ │ │ + ldrdeq r0, [r9], #-202 @ 0xffffff36 @ │ │ │ │ + mlseq r8, r2, pc, r6 @ │ │ │ │ + rsbeq r0, r9, r0, asr #25 │ │ │ │ + rsbeq r6, r8, r8, ror pc │ │ │ │ + rsbeq r0, r9, r6, lsr #25 │ │ │ │ + rsbeq r6, r8, lr, asr pc │ │ │ │ + rsbeq r0, r9, ip, lsl #25 │ │ │ │ + rsbeq r6, r8, r4, asr #30 │ │ │ │ + rsbeq r0, r9, ip, ror #24 │ │ │ │ + rsbeq r6, r8, r2, lsr #30 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ bleq 59d2cc │ │ │ │ ldmdbmi r6, {r0, r2, r3, r9, sl, lr} │ │ │ │ blmi 6f0a10 │ │ │ │ @ instruction: 0xf2ad4479 │ │ │ │ @@ -340065,15 +340065,15 @@ │ │ │ │ blmi ffb96764 │ │ │ │ svcls 0x0011a91e │ │ │ │ tstls sl, #2063597568 @ 0x7b000000 │ │ │ │ @ instruction: 0xf8cd4be6 │ │ │ │ @ instruction: 0xf10db060 │ │ │ │ ldrbtmi r0, [fp], #-2932 @ 0xfffff48c │ │ │ │ tstls fp, #-1073741821 @ 0xc0000003 │ │ │ │ - blge 8894d8 │ │ │ │ + blge 8894d8 │ │ │ │ @ instruction: 0x97179110 │ │ │ │ ldrls sl, [r3, -r1, lsr #18] │ │ │ │ stmdbge r2!, {r2, r4, r8, ip, pc} │ │ │ │ tstls r5, r9, lsl r7 │ │ │ │ movwls sl, #59683 @ 0xe923 │ │ │ │ ldmdbge r1!, {r1, r2, r4, r8, ip, pc} │ │ │ │ blls 5034a8 │ │ │ │ @@ -340289,20 +340289,20 @@ │ │ │ │ ldrtmi r9, [r0], -sp, lsl #18 │ │ │ │ stc2 3, cr15, [r8], #712 @ 0x2c8 │ │ │ │ stmdacs r1, {r2, r9, sl, lr} │ │ │ │ cmnphi r6, #64 @ p-variant is OBSOLETE @ 0x40 │ │ │ │ svclt 0x0000e012 │ │ │ │ andhi pc, r0, pc, lsr #7 │ │ │ │ ... │ │ │ │ - rsbeq r0, r9, r8, lsr #22 │ │ │ │ - rsbeq r0, r9, r4, lsr #25 │ │ │ │ - rsbeq r0, r9, sl, asr ip │ │ │ │ - rsbeq r0, r9, lr, ror #23 │ │ │ │ - rsbeq r0, r9, lr, lsl #23 │ │ │ │ - mlseq r9, r8, r9, r0 │ │ │ │ + rsbeq r0, r9, r0, lsr fp │ │ │ │ + rsbeq r0, r9, ip, lsr #25 │ │ │ │ + rsbeq r0, r9, r2, ror #24 │ │ │ │ + strdeq r0, [r9], #-182 @ 0xffffff4a @ │ │ │ │ + mlseq r9, r6, fp, r0 │ │ │ │ + rsbeq r0, r9, r0, lsr #19 │ │ │ │ teqeq sl, r8, lsl r8 │ │ │ │ ldrdcc pc, [r8], -r8 │ │ │ │ tstcc r1, r1, lsl #16 │ │ │ │ stmdals lr, {r0, sp, lr} │ │ │ │ addspl r6, r9, r1, lsl #16 │ │ │ │ @ instruction: 0xf8db4413 │ │ │ │ subsvs r2, sl, r0 │ │ │ │ @@ -340422,16 +340422,16 @@ │ │ │ │ @ instruction: 0xf47f2900 │ │ │ │ ldrmi sl, [ip], -r4, lsr #29 │ │ │ │ @ instruction: 0xf8db4613 │ │ │ │ bcs 1675e4 │ │ │ │ mcrge 4, 5, pc, cr12, cr15, {3} @ │ │ │ │ ssat r4, #20, ip, lsl #12 │ │ │ │ ... │ │ │ │ - rsbeq r0, r9, lr, lsr #16 │ │ │ │ - ldrdeq r0, [r9], #-112 @ 0xffffff90 @ │ │ │ │ + rsbeq r0, r9, r6, lsr r8 │ │ │ │ + ldrdeq r0, [r9], #-120 @ 0xffffff88 @ │ │ │ │ @ instruction: 0xf44f9c0c │ │ │ │ bls 837c04 │ │ │ │ strls r4, [r0, -r0, lsr #12] │ │ │ │ blx ffd9c3cc │ │ │ │ stmdbls r6, {r0, r2, r3, r6, r7, r8, fp, sp, lr, pc} │ │ │ │ stmdbls r4, {r0, r2, r3, r6, r7, r8, fp, sp, lr, pc} │ │ │ │ @ instruction: 0xf8cd4622 │ │ │ │ @@ -340611,18 +340611,18 @@ │ │ │ │ movwcc r6, #6163 @ 0x1813 │ │ │ │ ldr r6, [r7], #19 │ │ │ │ ldrdcs pc, [r0], -r8 @ │ │ │ │ @ instruction: 0xf73f42ba │ │ │ │ @ instruction: 0xf7ffabcc │ │ │ │ svclt 0x0000bb78 │ │ │ │ ... │ │ │ │ - rsbeq r0, r9, r6, asr #12 │ │ │ │ - strdeq r0, [r9], #-84 @ 0xffffffac @ │ │ │ │ - rsbeq r0, r9, lr, ror r5 │ │ │ │ - rsbeq r0, r9, r8, ror r4 │ │ │ │ + rsbeq r0, r9, lr, asr #12 │ │ │ │ + strdeq r0, [r9], #-92 @ 0xffffffa4 @ │ │ │ │ + rsbeq r0, r9, r6, lsl #11 │ │ │ │ + rsbeq r0, r9, r0, lsl #9 │ │ │ │ @ instruction: 0xf44f9c0c │ │ │ │ bmi ff777f04 │ │ │ │ ldrbtmi r4, [sl], #-1568 @ 0xfffff9e0 │ │ │ │ @ instruction: 0xf970f370 │ │ │ │ bge 31a044 >::_M_default_append(unsigned int)@@Base+0x97480> │ │ │ │ bge 29a048 >::_M_default_append(unsigned int)@@Base+0x17484> │ │ │ │ @ instruction: 0xf8cd4622 │ │ │ │ @@ -340832,52 +340832,52 @@ │ │ │ │ ldrbtmi r5, [r8], #-267 @ 0xfffffef5 │ │ │ │ @ instruction: 0xf6b8300c │ │ │ │ stmdami sl!, {r0, r1, r5, fp, ip, sp, lr, pc} │ │ │ │ ldrbtmi r4, [r8], #-1569 @ 0xfffff9df │ │ │ │ @ instruction: 0xf8def6b8 │ │ │ │ ldmiblt ip!, {r0, r1, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc} │ │ │ │ ... │ │ │ │ - rsbeq r0, r9, r6, lsr #7 │ │ │ │ - rsbeq r0, r9, lr, asr r3 │ │ │ │ - rsbeq r0, r9, r2, lsl #2 │ │ │ │ - strhteq r6, [r8], #-58 @ 0xffffffc6 │ │ │ │ - rsbeq r0, r9, lr, lsr #1 │ │ │ │ - rsbeq r6, r8, r6, ror #6 │ │ │ │ - mlseq r9, r2, r0, r0 │ │ │ │ - rsbeq r6, r8, sl, asr #6 │ │ │ │ - rsbeq r0, r9, r6, ror r0 │ │ │ │ - rsbeq r6, r8, lr, lsr #6 │ │ │ │ - rsbeq r0, r9, sl, asr r0 │ │ │ │ - rsbeq r6, r8, r2, lsl r3 │ │ │ │ - rsbeq r0, r9, lr, lsr r0 │ │ │ │ - strdeq r6, [r8], #-38 @ 0xffffffda @ │ │ │ │ - rsbeq r0, r9, r2, lsr #32 │ │ │ │ - ldrdeq r6, [r8], #-42 @ 0xffffffd6 @ │ │ │ │ - rsbeq r0, r9, r6 │ │ │ │ - strhteq r6, [r8], #-46 @ 0xffffffd2 │ │ │ │ - rsbeq pc, r8, sl, ror #31 │ │ │ │ - rsbeq r6, r8, r2, lsr #5 │ │ │ │ - rsbeq pc, r8, lr, asr #31 │ │ │ │ - rsbeq r6, r8, r6, lsl #5 │ │ │ │ - strhteq pc, [r8], #-242 @ 0xffffff0e @ │ │ │ │ - rsbeq r6, r8, sl, ror #4 │ │ │ │ - mlseq r8, r6, pc, pc @ │ │ │ │ - rsbeq r6, r8, lr, asr #4 │ │ │ │ - rsbeq pc, r8, sl, ror pc @ │ │ │ │ - rsbeq r6, r8, r2, lsr r2 │ │ │ │ - rsbeq pc, r8, lr, asr pc @ │ │ │ │ - rsbeq r6, r8, r6, lsl r2 │ │ │ │ - rsbeq pc, r8, r2, asr #30 │ │ │ │ - strdeq r6, [r8], #-26 @ 0xffffffe6 @ │ │ │ │ - rsbeq pc, r8, r6, lsr #30 │ │ │ │ - ldrdeq r6, [r8], #-30 @ 0xffffffe2 @ │ │ │ │ - rsbeq pc, r8, sl, lsl #30 │ │ │ │ - rsbeq r6, r8, r2, asr #3 │ │ │ │ - rsbeq pc, r8, lr, ror #29 │ │ │ │ - rsbeq r6, r8, r6, lsr #3 │ │ │ │ + rsbeq r0, r9, lr, lsr #7 │ │ │ │ + rsbeq r0, r9, r6, ror #6 │ │ │ │ + rsbeq r0, r9, sl, lsl #2 │ │ │ │ + rsbeq r6, r8, r2, asr #7 │ │ │ │ + strhteq r0, [r9], #-6 │ │ │ │ + rsbeq r6, r8, lr, ror #6 │ │ │ │ + mlseq r9, sl, r0, r0 │ │ │ │ + rsbeq r6, r8, r2, asr r3 │ │ │ │ + rsbeq r0, r9, lr, ror r0 │ │ │ │ + rsbeq r6, r8, r6, lsr r3 │ │ │ │ + rsbeq r0, r9, r2, rrx │ │ │ │ + rsbeq r6, r8, sl, lsl r3 │ │ │ │ + rsbeq r0, r9, r6, asr #32 │ │ │ │ + strdeq r6, [r8], #-46 @ 0xffffffd2 @ │ │ │ │ + rsbeq r0, r9, sl, lsr #32 │ │ │ │ + rsbeq r6, r8, r2, ror #5 │ │ │ │ + rsbeq r0, r9, lr │ │ │ │ + rsbeq r6, r8, r6, asr #5 │ │ │ │ + strdeq pc, [r8], #-242 @ 0xffffff0e @ │ │ │ │ + rsbeq r6, r8, sl, lsr #5 │ │ │ │ + ldrdeq pc, [r8], #-246 @ 0xffffff0a @ │ │ │ │ + rsbeq r6, r8, lr, lsl #5 │ │ │ │ + strhteq pc, [r8], #-250 @ 0xffffff06 @ │ │ │ │ + rsbeq r6, r8, r2, ror r2 │ │ │ │ + mlseq r8, lr, pc, pc @ │ │ │ │ + rsbeq r6, r8, r6, asr r2 │ │ │ │ + rsbeq pc, r8, r2, lsl #31 │ │ │ │ + rsbeq r6, r8, sl, lsr r2 │ │ │ │ + rsbeq pc, r8, r6, ror #30 │ │ │ │ + rsbeq r6, r8, lr, lsl r2 │ │ │ │ + rsbeq pc, r8, sl, asr #30 │ │ │ │ + rsbeq r6, r8, r2, lsl #4 │ │ │ │ + rsbeq pc, r8, lr, lsr #30 │ │ │ │ + rsbeq r6, r8, r6, ror #3 │ │ │ │ + rsbeq pc, r8, r2, lsl pc @ │ │ │ │ + rsbeq r6, r8, sl, asr #3 │ │ │ │ + strdeq pc, [r8], #-230 @ 0xffffff1a @ │ │ │ │ + rsbeq r6, r8, lr, lsr #3 │ │ │ │ vtst.8 d20, d16, d16 │ │ │ │ ldrbtmi r4, [r8], #-441 @ 0xfffffe47 │ │ │ │ @ instruction: 0xf6b7300c │ │ │ │ stmiami lr!, {r0, r2, r6, r7, r8, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ ldrbtmi r4, [r8], #-1569 @ 0xfffff9df │ │ │ │ @ instruction: 0xf880f6b8 │ │ │ │ ldmdblt lr, {r0, r1, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc}^ │ │ │ │ @@ -341047,64 +341047,64 @@ │ │ │ │ ldrbtcc pc, [pc], #79 @ 15ffa8 @ │ │ │ │ andcc r4, ip, r8, ror r4 │ │ │ │ mrc2 6, 3, pc, cr2, cr7, {5} │ │ │ │ @ instruction: 0xf04f4834 │ │ │ │ ldrbtmi r3, [r8], #-511 @ 0xfffffe01 │ │ │ │ @ instruction: 0xff2cf6b7 │ │ │ │ stmdalt sl, {r0, r1, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc} │ │ │ │ - rsbeq pc, r8, r2, lsr lr @ │ │ │ │ - rsbeq r6, r8, sl, ror #1 │ │ │ │ - rsbeq pc, r8, r6, lsl lr @ │ │ │ │ - rsbeq r6, r8, lr, asr #1 │ │ │ │ - strdeq pc, [r8], #-218 @ 0xffffff26 @ │ │ │ │ - strhteq r6, [r8], #-2 │ │ │ │ - ldrdeq pc, [r8], #-222 @ 0xffffff22 @ │ │ │ │ - mlseq r8, r6, r0, r6 │ │ │ │ - rsbeq pc, r8, r2, asr #27 │ │ │ │ - rsbeq r6, r8, sl, ror r0 │ │ │ │ - rsbeq pc, r8, r6, lsr #27 │ │ │ │ - rsbeq r6, r8, lr, asr r0 │ │ │ │ - rsbeq pc, r8, sl, lsl #27 │ │ │ │ - rsbeq r6, r8, r2, asr #32 │ │ │ │ - rsbeq pc, r8, lr, ror #26 │ │ │ │ - rsbeq r6, r8, r6, lsr #32 │ │ │ │ - rsbeq pc, r8, r2, asr sp @ │ │ │ │ - rsbeq r6, r8, sl │ │ │ │ - rsbeq pc, r8, r6, lsr sp @ │ │ │ │ - rsbeq r5, r8, lr, ror #31 │ │ │ │ - rsbeq pc, r8, sl, lsl sp @ │ │ │ │ - ldrdeq r5, [r8], #-242 @ 0xffffff0e @ │ │ │ │ - strdeq pc, [r8], #-206 @ 0xffffff32 @ │ │ │ │ - strhteq r5, [r8], #-246 @ 0xffffff0a │ │ │ │ - rsbeq pc, r8, r2, ror #25 │ │ │ │ - mlseq r8, sl, pc, r5 @ │ │ │ │ - rsbeq pc, r8, r6, asr #25 │ │ │ │ - rsbeq r5, r8, lr, ror pc │ │ │ │ - rsbeq pc, r8, sl, lsr #25 │ │ │ │ - rsbeq r5, r8, r2, ror #30 │ │ │ │ - rsbeq pc, r8, lr, lsl #25 │ │ │ │ - rsbeq r5, r8, r6, asr #30 │ │ │ │ - rsbeq pc, r8, r2, ror ip @ │ │ │ │ - rsbeq r5, r8, sl, lsr #30 │ │ │ │ - rsbeq pc, r8, r6, asr ip @ │ │ │ │ - rsbeq r5, r8, lr, lsl #30 │ │ │ │ - rsbeq pc, r8, sl, lsr ip @ │ │ │ │ - strdeq r5, [r8], #-226 @ 0xffffff1e @ │ │ │ │ - rsbeq pc, r8, lr, lsl ip @ │ │ │ │ - ldrdeq r5, [r8], #-230 @ 0xffffff1a @ │ │ │ │ - rsbeq pc, r8, r2, lsl #24 │ │ │ │ - strhteq r5, [r8], #-234 @ 0xffffff16 │ │ │ │ - rsbeq pc, r8, r6, ror #23 │ │ │ │ - mlseq r8, lr, lr, r5 │ │ │ │ - rsbeq pc, r8, sl, asr #23 │ │ │ │ - rsbeq r5, r8, r2, lsl #29 │ │ │ │ - rsbeq pc, r8, lr, lsr #23 │ │ │ │ - rsbeq r5, r8, r6, ror #28 │ │ │ │ - rsbeq pc, r8, ip, lsl #23 │ │ │ │ - rsbeq r5, r8, r2, asr #28 │ │ │ │ + rsbeq pc, r8, sl, lsr lr @ │ │ │ │ + strdeq r6, [r8], #-2 @ │ │ │ │ + rsbeq pc, r8, lr, lsl lr @ │ │ │ │ + ldrdeq r6, [r8], #-6 @ │ │ │ │ + rsbeq pc, r8, r2, lsl #28 │ │ │ │ + strhteq r6, [r8], #-10 │ │ │ │ + rsbeq pc, r8, r6, ror #27 │ │ │ │ + mlseq r8, lr, r0, r6 │ │ │ │ + rsbeq pc, r8, sl, asr #27 │ │ │ │ + rsbeq r6, r8, r2, lsl #1 │ │ │ │ + rsbeq pc, r8, lr, lsr #27 │ │ │ │ + rsbeq r6, r8, r6, rrx │ │ │ │ + mlseq r8, r2, sp, pc @ │ │ │ │ + rsbeq r6, r8, sl, asr #32 │ │ │ │ + rsbeq pc, r8, r6, ror sp @ │ │ │ │ + rsbeq r6, r8, lr, lsr #32 │ │ │ │ + rsbeq pc, r8, sl, asr sp @ │ │ │ │ + rsbeq r6, r8, r2, lsl r0 │ │ │ │ + rsbeq pc, r8, lr, lsr sp @ │ │ │ │ + strdeq r5, [r8], #-246 @ 0xffffff0a @ │ │ │ │ + rsbeq pc, r8, r2, lsr #26 │ │ │ │ + ldrdeq r5, [r8], #-250 @ 0xffffff06 @ │ │ │ │ + rsbeq pc, r8, r6, lsl #26 │ │ │ │ + strhteq r5, [r8], #-254 @ 0xffffff02 │ │ │ │ + rsbeq pc, r8, sl, ror #25 │ │ │ │ + rsbeq r5, r8, r2, lsr #31 │ │ │ │ + rsbeq pc, r8, lr, asr #25 │ │ │ │ + rsbeq r5, r8, r6, lsl #31 │ │ │ │ + strhteq pc, [r8], #-194 @ 0xffffff3e @ │ │ │ │ + rsbeq r5, r8, sl, ror #30 │ │ │ │ + mlseq r8, r6, ip, pc @ │ │ │ │ + rsbeq r5, r8, lr, asr #30 │ │ │ │ + rsbeq pc, r8, sl, ror ip @ │ │ │ │ + rsbeq r5, r8, r2, lsr pc │ │ │ │ + rsbeq pc, r8, lr, asr ip @ │ │ │ │ + rsbeq r5, r8, r6, lsl pc │ │ │ │ + rsbeq pc, r8, r2, asr #24 │ │ │ │ + strdeq r5, [r8], #-234 @ 0xffffff16 @ │ │ │ │ + rsbeq pc, r8, r6, lsr #24 │ │ │ │ + ldrdeq r5, [r8], #-238 @ 0xffffff12 @ │ │ │ │ + rsbeq pc, r8, sl, lsl #24 │ │ │ │ + rsbeq r5, r8, r2, asr #29 │ │ │ │ + rsbeq pc, r8, lr, ror #23 │ │ │ │ + rsbeq r5, r8, r6, lsr #29 │ │ │ │ + ldrdeq pc, [r8], #-178 @ 0xffffff4e @ │ │ │ │ + rsbeq r5, r8, sl, lsl #29 │ │ │ │ + strhteq pc, [r8], #-182 @ 0xffffff4a @ │ │ │ │ + rsbeq r5, r8, lr, ror #28 │ │ │ │ + mlseq r8, r4, fp, pc @ │ │ │ │ + rsbeq r5, r8, sl, asr #28 │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl fecb7290 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldrmi r0, [r4], -r0, ror #31 │ │ │ │ bmi d8c2a8 │ │ │ │ @ instruction: 0x4619461e │ │ │ │ stmdbvs r5!, {r0, r1, r2, r9, sl, lr} │ │ │ │ @@ -341150,24 +341150,24 @@ │ │ │ │ @ instruction: 0xf6b74478 │ │ │ │ strb pc, [r9, r7, ror #28] @ │ │ │ │ ldrtmi r4, [r8], -sp, lsl #20 │ │ │ │ ldrbtmi r4, [sl], #-1585 @ 0xfffff9cf │ │ │ │ blx 19d06a │ │ │ │ andlt r4, r3, r0, lsr #12 │ │ │ │ svclt 0x0000bdf0 │ │ │ │ - rsbeq pc, r8, ip, asr ip @ │ │ │ │ - rsbeq pc, r8, sl, ror #20 │ │ │ │ - rsbeq r5, r8, r2, lsr #26 │ │ │ │ - rsbeq pc, r8, r2, asr sl @ │ │ │ │ - rsbeq r5, r8, sl, lsl #26 │ │ │ │ - rsbeq pc, r8, r6, lsl #24 │ │ │ │ - strdeq pc, [r8], #-188 @ 0xffffff44 @ │ │ │ │ - rsbeq pc, r8, r0, lsl #20 │ │ │ │ - strhteq r5, [r8], #-200 @ 0xffffff38 │ │ │ │ - rsbeq ip, r7, r6, lsl ip │ │ │ │ + rsbeq pc, r8, r4, ror #24 │ │ │ │ + rsbeq pc, r8, r2, ror sl @ │ │ │ │ + rsbeq r5, r8, sl, lsr #26 │ │ │ │ + rsbeq pc, r8, sl, asr sl @ │ │ │ │ + rsbeq r5, r8, r2, lsl sp │ │ │ │ + rsbeq pc, r8, lr, lsl #24 │ │ │ │ + rsbeq pc, r8, r4, lsl #24 │ │ │ │ + rsbeq pc, r8, r8, lsl #20 │ │ │ │ + rsbeq r5, r8, r0, asr #25 │ │ │ │ + rsbeq ip, r7, lr, lsl ip │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ bleq 1b9e4c4 │ │ │ │ strmi r4, [sp], -sp, ror #25 │ │ │ │ vmul.f32 d4, d29, d13[1] │ │ │ │ ldrbtmi r4, [ip], #-3444 @ 0xfffff28c │ │ │ │ @@ -341404,22 +341404,22 @@ │ │ │ │ ldrbtmi r4, [r8], #-1625 @ 0xfffff9a7 │ │ │ │ stc2l 6, cr15, [sl], #-732 @ 0xfffffd24 │ │ │ │ svclt 0x0000e6c3 │ │ │ │ ... │ │ │ │ rsbseq lr, r3, r2, ror r8 │ │ │ │ @ instruction: 0x000011b8 │ │ │ │ rsbseq lr, r3, r2, asr #14 │ │ │ │ - rsbeq pc, r8, r6, asr r9 @ │ │ │ │ - rsbeq pc, r8, r0, lsl #14 │ │ │ │ - strhteq r5, [r8], #-152 @ 0xffffff68 │ │ │ │ - ldrdeq pc, [r8], #-138 @ 0xffffff76 @ │ │ │ │ - rsbeq pc, r8, r8, lsr #12 │ │ │ │ - rsbeq r5, r8, r0, ror #17 │ │ │ │ - rsbeq pc, r8, r6, lsl #12 │ │ │ │ - strhteq r5, [r8], #-142 @ 0xffffff72 │ │ │ │ + rsbeq pc, r8, lr, asr r9 @ │ │ │ │ + rsbeq pc, r8, r8, lsl #14 │ │ │ │ + rsbeq r5, r8, r0, asr #19 │ │ │ │ + rsbeq pc, r8, r2, ror #17 │ │ │ │ + rsbeq pc, r8, r0, lsr r6 @ │ │ │ │ + rsbeq r5, r8, r8, ror #17 │ │ │ │ + rsbeq pc, r8, lr, lsl #12 │ │ │ │ + rsbeq r5, r8, r6, asr #17 │ │ │ │ ldrtmi r9, [sl], -pc, lsl #16 │ │ │ │ vrsubhn.i16 d20, q7, │ │ │ │ strmi pc, [r3], r9, lsr #31 │ │ │ │ cmnle ip, r1, lsl #16 │ │ │ │ ldmdavs r9, {r1, r2, r4, r8, r9, fp, ip, pc}^ │ │ │ │ ldmdavs sl, {r1, r4, r8, r9, fp, ip, pc} │ │ │ │ andsvs r3, sl, r1, lsl #4 │ │ │ │ @@ -341498,30 +341498,30 @@ │ │ │ │ ldrbtmi r6, [r8], #-346 @ 0xfffffea6 │ │ │ │ @ instruction: 0xf6b7300c │ │ │ │ ldmdami r3, {r0, r1, r3, r5, r6, r7, r9, fp, ip, sp, lr, pc} │ │ │ │ ldrbtmi r4, [r8], #-1625 @ 0xfffff9a7 │ │ │ │ blx feb1e1a6 │ │ │ │ @ instruction: 0xf6b1e5ff │ │ │ │ svclt 0x0000e832 │ │ │ │ - rsbeq pc, r8, r2, ror r5 @ │ │ │ │ - rsbeq r5, r8, sl, lsr #16 │ │ │ │ - rsbeq pc, r8, lr, asr #10 │ │ │ │ - rsbeq r5, r8, r6, lsl #16 │ │ │ │ - rsbeq pc, r8, r4, lsr r5 @ │ │ │ │ - rsbeq r5, r8, ip, ror #15 │ │ │ │ - rsbeq pc, r8, r6, ror #9 │ │ │ │ - mlseq r8, lr, r7, r5 │ │ │ │ - rsbeq pc, r8, ip, asr #9 │ │ │ │ - rsbeq r5, r8, r4, lsl #15 │ │ │ │ - strhteq pc, [r8], #-66 @ 0xffffffbe @ │ │ │ │ - rsbeq r5, r8, sl, ror #14 │ │ │ │ - mlseq r8, r8, r4, pc @ │ │ │ │ - rsbeq r5, r8, r0, asr r7 │ │ │ │ - rsbeq pc, r8, lr, ror r4 @ │ │ │ │ - rsbeq r5, r8, r6, lsr r7 │ │ │ │ + rsbeq pc, r8, sl, ror r5 @ │ │ │ │ + rsbeq r5, r8, r2, lsr r8 │ │ │ │ + rsbeq pc, r8, r6, asr r5 @ │ │ │ │ + rsbeq r5, r8, lr, lsl #16 │ │ │ │ + rsbeq pc, r8, ip, lsr r5 @ │ │ │ │ + strdeq r5, [r8], #-116 @ 0xffffff8c @ │ │ │ │ + rsbeq pc, r8, lr, ror #9 │ │ │ │ + rsbeq r5, r8, r6, lsr #15 │ │ │ │ + ldrdeq pc, [r8], #-68 @ 0xffffffbc @ │ │ │ │ + rsbeq r5, r8, ip, lsl #15 │ │ │ │ + strhteq pc, [r8], #-74 @ 0xffffffb6 @ │ │ │ │ + rsbeq r5, r8, r2, ror r7 │ │ │ │ + rsbeq pc, r8, r0, lsr #9 │ │ │ │ + rsbeq r5, r8, r8, asr r7 │ │ │ │ + rsbeq pc, r8, r6, lsl #9 │ │ │ │ + rsbeq r5, r8, lr, lsr r7 │ │ │ │ svcmi 0x00f8e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d8f8cc │ │ │ │ mcrls 6, 0, r4, cr10, cr13, {0} │ │ │ │ movwvc lr, #47581 @ 0xb9dd │ │ │ │ ldrmi r4, [r3], ip, lsl #12 │ │ │ │ @@ -342290,55 +342290,55 @@ │ │ │ │ @ instruction: 0x462b9316 │ │ │ │ @ instruction: 0x46559218 │ │ │ │ @ instruction: 0xe05e469a │ │ │ │ andhi pc, r0, pc, lsr #7 │ │ │ │ ... │ │ │ │ rsbseq lr, r3, r0, ror #4 │ │ │ │ @ instruction: 0x000011b8 │ │ │ │ - rsbeq pc, r8, lr, lsl r3 @ │ │ │ │ - ldrdeq r5, [r8], #-84 @ 0xffffffac @ │ │ │ │ + rsbeq pc, r8, r6, lsr #6 │ │ │ │ + ldrdeq r5, [r8], #-92 @ 0xffffffa4 @ │ │ │ │ ldrsbteq lr, [r3], #-28 @ 0xffffffe4 │ │ │ │ - rsbeq pc, r8, r4, ror #4 │ │ │ │ - rsbeq r5, r8, sl, lsl r5 │ │ │ │ - rsbeq pc, r8, r4, asr #4 │ │ │ │ - strdeq r5, [r8], #-74 @ 0xffffffb6 @ │ │ │ │ - rsbeq pc, r8, sl, lsr r2 @ │ │ │ │ - strhteq pc, [r8], #-6 @ │ │ │ │ - rsbeq pc, r8, r4, rrx │ │ │ │ - rsbeq pc, r8, r8, lsl r0 @ │ │ │ │ - rsbeq lr, r8, ip, lsl #27 │ │ │ │ - rsbeq lr, r8, r8, asr #24 │ │ │ │ - rsbeq lr, r8, lr, lsl #24 │ │ │ │ - ldrdeq lr, [r8], #-182 @ 0xffffff4a @ │ │ │ │ - rsbeq lr, r8, r0, lsr #22 │ │ │ │ - ldrdeq r4, [r8], #-214 @ 0xffffff2a @ │ │ │ │ - rsbeq lr, r8, r2, lsl #22 │ │ │ │ - strhteq r4, [r8], #-216 @ 0xffffff28 │ │ │ │ - rsbeq lr, r8, r8, ror #21 │ │ │ │ - mlseq r8, lr, sp, r4 │ │ │ │ - rsbeq lr, r8, lr, asr #21 │ │ │ │ - rsbeq r4, r8, r4, lsl #27 │ │ │ │ - rsbeq lr, r8, r2, lsl #21 │ │ │ │ - strdeq lr, [r8], #-154 @ 0xffffff66 @ │ │ │ │ - strhteq r4, [r8], #-194 @ 0xffffff3e │ │ │ │ - ldrdeq lr, [r8], #-158 @ 0xffffff62 @ │ │ │ │ - mlseq r8, r4, ip, r4 │ │ │ │ - rsbeq lr, r8, r4, asr #19 │ │ │ │ - rsbeq r4, r8, sl, ror ip │ │ │ │ - rsbeq lr, r8, r6, lsr #19 │ │ │ │ - rsbeq r4, r8, lr, asr ip │ │ │ │ - mlseq r8, r8, r9, lr │ │ │ │ - rsbeq lr, r8, r4, ror r9 │ │ │ │ - rsbeq r4, r8, sl, lsr #24 │ │ │ │ - rsbeq r0, r8, sl, lsr #28 │ │ │ │ - rsbeq lr, r8, ip, asr #18 │ │ │ │ - rsbeq lr, r8, r2, asr #17 │ │ │ │ - rsbeq r4, r8, sl, ror fp │ │ │ │ - mlseq r8, lr, r8, lr │ │ │ │ - rsbeq r4, r8, r6, asr fp │ │ │ │ + rsbeq pc, r8, ip, ror #4 │ │ │ │ + rsbeq r5, r8, r2, lsr #10 │ │ │ │ + rsbeq pc, r8, ip, asr #4 │ │ │ │ + rsbeq r5, r8, r2, lsl #10 │ │ │ │ + rsbeq pc, r8, r2, asr #4 │ │ │ │ + strhteq pc, [r8], #-14 @ │ │ │ │ + rsbeq pc, r8, ip, rrx │ │ │ │ + rsbeq pc, r8, r0, lsr #32 │ │ │ │ + mlseq r8, r4, sp, lr │ │ │ │ + rsbeq lr, r8, r0, asr ip │ │ │ │ + rsbeq lr, r8, r6, lsl ip │ │ │ │ + ldrdeq lr, [r8], #-190 @ 0xffffff42 @ │ │ │ │ + rsbeq lr, r8, r8, lsr #22 │ │ │ │ + ldrdeq r4, [r8], #-222 @ 0xffffff22 @ │ │ │ │ + rsbeq lr, r8, sl, lsl #22 │ │ │ │ + rsbeq r4, r8, r0, asr #27 │ │ │ │ + strdeq lr, [r8], #-160 @ 0xffffff60 @ │ │ │ │ + rsbeq r4, r8, r6, lsr #27 │ │ │ │ + ldrdeq lr, [r8], #-166 @ 0xffffff5a @ │ │ │ │ + rsbeq r4, r8, ip, lsl #27 │ │ │ │ + rsbeq lr, r8, sl, lsl #21 │ │ │ │ + rsbeq lr, r8, r2, lsl #20 │ │ │ │ + strhteq r4, [r8], #-202 @ 0xffffff36 │ │ │ │ + rsbeq lr, r8, r6, ror #19 │ │ │ │ + mlseq r8, ip, ip, r4 │ │ │ │ + rsbeq lr, r8, ip, asr #19 │ │ │ │ + rsbeq r4, r8, r2, lsl #25 │ │ │ │ + rsbeq lr, r8, lr, lsr #19 │ │ │ │ + rsbeq r4, r8, r6, ror #24 │ │ │ │ + rsbeq lr, r8, r0, lsr #19 │ │ │ │ + rsbeq lr, r8, ip, ror r9 │ │ │ │ + rsbeq r4, r8, r2, lsr ip │ │ │ │ + rsbeq r0, r8, r2, lsr lr │ │ │ │ + rsbeq lr, r8, r4, asr r9 │ │ │ │ + rsbeq lr, r8, sl, asr #17 │ │ │ │ + rsbeq r4, r8, r2, lsl #23 │ │ │ │ + rsbeq lr, r8, r6, lsr #17 │ │ │ │ + rsbeq r4, r8, lr, asr fp │ │ │ │ addsmi r9, pc, #14336 @ 0x3800 │ │ │ │ @ instruction: 0xf857d042 │ │ │ │ @ instruction: 0xf8562f04 │ │ │ │ bl 1a5470 │ │ │ │ @ instruction: 0xf831000e │ │ │ │ blcs 16d428 │ │ │ │ blls 6157bc │ │ │ │ @@ -342559,15 +342559,15 @@ │ │ │ │ vtbl.8 d20, {d6-d9}, d14 │ │ │ │ cdp 12, 11, cr15, cr6, cr3, {6} │ │ │ │ vldr d7, [sp] │ │ │ │ vmov.f64 d4, #78 @ 0x3e700000 0.2343750 │ │ │ │ vsqrt.f64 d16, d7 │ │ │ │ svclt 0x00ccfa10 │ │ │ │ movwcs r2, #769 @ 0x301 │ │ │ │ - bllt 85f768 │ │ │ │ + bllt 85f768 │ │ │ │ svcmi 0x004c465b │ │ │ │ blx fe71e450 │ │ │ │ ldrbtmi r9, [pc], #-3077 @ 161778 │ │ │ │ vrsubhn.i16 d20, , q8 │ │ │ │ stmdbge r6!, {r0, r2, r3, r4, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf640463a │ │ │ │ @ instruction: 0xf6b513c6 │ │ │ │ @@ -342622,39 +342622,39 @@ │ │ │ │ ldrbtmi r4, [r8], #-1593 @ 0xfffff9c7 │ │ │ │ @ instruction: 0xf6b6300c │ │ │ │ ldmdami ip, {r0, r5, r9, fp, ip, sp, lr, pc} │ │ │ │ mvnscc pc, pc, asr #32 │ │ │ │ @ instruction: 0xf6b64478 │ │ │ │ @ instruction: 0xf7fffadb │ │ │ │ svclt 0x0000bbe3 │ │ │ │ - rsbeq lr, r8, sl, asr r6 │ │ │ │ - strdeq lr, [r8], #-84 @ 0xffffffac @ │ │ │ │ - rsbeq r4, r8, ip, lsr #17 │ │ │ │ - ldrdeq lr, [r8], #-88 @ 0xffffffa8 @ │ │ │ │ - rsbeq r4, r8, lr, lsl #17 │ │ │ │ - ldrdeq lr, [r8], #-72 @ 0xffffffb8 @ │ │ │ │ - mlseq r8, r0, r7, r4 │ │ │ │ - rsbeq lr, r8, ip, ror r4 │ │ │ │ - rsbeq r4, r8, r4, lsr r7 │ │ │ │ - rsbeq lr, r8, ip, asr r4 │ │ │ │ - rsbeq r4, r8, r4, lsl r7 │ │ │ │ - rsbeq lr, r8, ip, lsr r4 │ │ │ │ - strdeq r4, [r8], #-100 @ 0xffffff9c @ │ │ │ │ - rsbeq lr, r8, r6, lsl #8 │ │ │ │ - strhteq r4, [r8], #-110 @ 0xffffff92 │ │ │ │ - ldrdeq lr, [r8], #-54 @ 0xffffffca @ │ │ │ │ - rsbeq lr, r8, r6, lsl #7 │ │ │ │ - rsbeq r4, r8, ip, lsr r6 │ │ │ │ - rsbeq lr, r8, r2, lsl #7 │ │ │ │ - rsbeq lr, r8, r2, lsr #6 │ │ │ │ - ldrdeq r4, [r8], #-88 @ 0xffffffa8 @ │ │ │ │ - rsbeq lr, r8, r6, lsl #6 │ │ │ │ - strhteq r4, [r8], #-92 @ 0xffffffa4 │ │ │ │ - rsbeq lr, r8, sl, ror #5 │ │ │ │ - rsbeq r4, r8, r0, lsr #11 │ │ │ │ + rsbeq lr, r8, r2, ror #12 │ │ │ │ + strdeq lr, [r8], #-92 @ 0xffffffa4 @ │ │ │ │ + strhteq r4, [r8], #-132 @ 0xffffff7c │ │ │ │ + rsbeq lr, r8, r0, ror #11 │ │ │ │ + mlseq r8, r6, r8, r4 │ │ │ │ + rsbeq lr, r8, r0, ror #9 │ │ │ │ + mlseq r8, r8, r7, r4 │ │ │ │ + rsbeq lr, r8, r4, lsl #9 │ │ │ │ + rsbeq r4, r8, ip, lsr r7 │ │ │ │ + rsbeq lr, r8, r4, ror #8 │ │ │ │ + rsbeq r4, r8, ip, lsl r7 │ │ │ │ + rsbeq lr, r8, r4, asr #8 │ │ │ │ + strdeq r4, [r8], #-108 @ 0xffffff94 @ │ │ │ │ + rsbeq lr, r8, lr, lsl #8 │ │ │ │ + rsbeq r4, r8, r6, asr #13 │ │ │ │ + ldrdeq lr, [r8], #-62 @ 0xffffffc2 @ │ │ │ │ + rsbeq lr, r8, lr, lsl #7 │ │ │ │ + rsbeq r4, r8, r4, asr #12 │ │ │ │ + rsbeq lr, r8, sl, lsl #7 │ │ │ │ + rsbeq lr, r8, sl, lsr #6 │ │ │ │ + rsbeq r4, r8, r0, ror #11 │ │ │ │ + rsbeq lr, r8, lr, lsl #6 │ │ │ │ + rsbeq r4, r8, r4, asr #11 │ │ │ │ + strdeq lr, [r8], #-34 @ 0xffffffde @ │ │ │ │ + rsbeq r4, r8, r8, lsr #11 │ │ │ │ ldrbmi lr, [r0, sp, lsr #18]! │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e0f8cc │ │ │ │ beq 19dfa8 │ │ │ │ @ instruction: 0x4607dd1a │ │ │ │ stmdbeq r4, {r1, r5, r7, r8, ip, sp, lr, pc} │ │ │ │ @@ -342682,16 +342682,16 @@ │ │ │ │ andeq pc, ip, r4, lsl #2 │ │ │ │ cmppcc ip, r1, asr #4 @ p-variant is OBSOLETE │ │ │ │ @ instruction: 0xf9a8f6b6 │ │ │ │ @ instruction: 0x46294630 │ │ │ │ blx 1a9f424 │ │ │ │ pop {r3, r5, r9, sl, lr} │ │ │ │ svclt 0x000087f0 │ │ │ │ - rsbeq lr, r8, r0, lsl r2 │ │ │ │ - rsbeq r4, r8, lr, asr #9 │ │ │ │ + rsbeq lr, r8, r8, lsl r2 │ │ │ │ + ldrdeq r4, [r8], #-70 @ 0xffffffba @ │ │ │ │ mvnsmi lr, #737280 @ 0xb4000 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00c8f8cc │ │ │ │ addlt r6, r7, ip, lsl #18 │ │ │ │ @ instruction: 0x460f461e │ │ │ │ @ instruction: 0x460a4691 │ │ │ │ @@ -342777,22 +342777,22 @@ │ │ │ │ vst2.8 {d20-d21}, [pc], ip │ │ │ │ ldrtmi r7, [sp], -ip, lsr #2 │ │ │ │ andcc r4, ip, r8, ror r4 │ │ │ │ @ instruction: 0xf8e8f6b6 │ │ │ │ ldrtmi r4, [r9], -r9, lsl #16 │ │ │ │ @ instruction: 0xf6b64478 │ │ │ │ str pc, [r9, r3, lsr #19] │ │ │ │ - rsbeq lr, r8, r2, lsr #2 │ │ │ │ - ldrdeq r4, [r8], #-58 @ 0xffffffc6 @ │ │ │ │ - rsbeq lr, r8, r6, lsl #2 │ │ │ │ - rsbeq r4, r8, r4, asr #7 │ │ │ │ - mlseq r8, r4, r0, lr │ │ │ │ - rsbeq r4, r8, ip, asr #6 │ │ │ │ - rsbeq lr, r8, r8, ror r0 │ │ │ │ - rsbeq r4, r8, r0, lsr r3 │ │ │ │ + rsbeq lr, r8, sl, lsr #2 │ │ │ │ + rsbeq r4, r8, r2, ror #7 │ │ │ │ + rsbeq lr, r8, lr, lsl #2 │ │ │ │ + rsbeq r4, r8, ip, asr #7 │ │ │ │ + mlseq r8, ip, r0, lr │ │ │ │ + rsbeq r4, r8, r4, asr r3 │ │ │ │ + rsbeq lr, r8, r0, lsl #1 │ │ │ │ + rsbeq r4, r8, r8, lsr r3 │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl fecb8cf8 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8910fd0 │ │ │ │ addlt r3, r7, sp, asr r0 │ │ │ │ strmi r6, [pc], -ip, lsl #18 │ │ │ │ andls r4, r5, #6291456 @ 0x600000 │ │ │ │ @@ -342894,26 +342894,26 @@ │ │ │ │ vtst.8 d20, d0, d0 │ │ │ │ @ instruction: 0xf06f2183 │ │ │ │ ldrbtmi r0, [r8], #-1287 @ 0xfffffaf9 │ │ │ │ @ instruction: 0xf6b5300c │ │ │ │ stmdami sp, {r0, r2, r3, r4, r5, r6, r7, r8, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf6b64478 │ │ │ │ @ instruction: 0xe768f8b9 │ │ │ │ - strhteq sp, [r8], #-250 @ 0xffffff06 │ │ │ │ - rsbeq sp, r8, sl, ror pc │ │ │ │ - rsbeq r4, r8, r8, lsr r2 │ │ │ │ - rsbeq sp, r8, r8, ror pc │ │ │ │ - rsbeq sp, r8, r8, lsl pc │ │ │ │ - ldrdeq r4, [r8], #-16 @ │ │ │ │ - strdeq sp, [r8], #-238 @ 0xffffff12 @ │ │ │ │ - strhteq r4, [r8], #-22 @ 0xffffffea │ │ │ │ - ldrdeq sp, [r8], #-238 @ 0xffffff12 @ │ │ │ │ - rsbeq r4, r8, r0, lsr #3 │ │ │ │ - rsbeq sp, r8, r2, lsr #29 │ │ │ │ - rsbeq lr, r8, r4, lsr #1 │ │ │ │ + rsbeq sp, r8, r2, asr #31 │ │ │ │ + rsbeq sp, r8, r2, lsl #31 │ │ │ │ + rsbeq r4, r8, r0, asr #4 │ │ │ │ + rsbeq sp, r8, r0, lsl #31 │ │ │ │ + rsbeq sp, r8, r0, lsr #30 │ │ │ │ + ldrdeq r4, [r8], #-24 @ 0xffffffe8 @ │ │ │ │ + rsbeq sp, r8, r6, lsl #30 │ │ │ │ + strhteq r4, [r8], #-30 @ 0xffffffe2 │ │ │ │ + rsbeq sp, r8, r6, ror #29 │ │ │ │ + rsbeq r4, r8, r8, lsr #3 │ │ │ │ + rsbeq sp, r8, sl, lsr #29 │ │ │ │ + rsbeq lr, r8, ip, lsr #1 │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl fecb8edc │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8910fd8 │ │ │ │ addlt r3, r5, sp, asr r0 │ │ │ │ strmi r6, [lr], -sp, lsl #18 │ │ │ │ andls r4, r3, #7340032 @ 0x700000 │ │ │ │ @@ -342989,26 +342989,26 @@ │ │ │ │ ldmdami r0, {r4, r5, r6, r7, r8, sl, fp, ip, sp, pc} │ │ │ │ tstpvc pc, pc, asr #8 @ p-variant is OBSOLETE │ │ │ │ andcc r4, ip, r8, ror r4 │ │ │ │ @ instruction: 0xff40f6b5 │ │ │ │ strtmi r4, [r1], -sp, lsl #16 │ │ │ │ @ instruction: 0xf6b54478 │ │ │ │ @ instruction: 0xe7bafffb │ │ │ │ - ldrdeq sp, [r8], #-222 @ 0xffffff22 @ │ │ │ │ - rsbeq lr, r8, ip, lsr #32 │ │ │ │ - rsbeq sp, r8, r6, asr #27 │ │ │ │ - rsbeq r4, r8, r4, lsl #1 │ │ │ │ - mlseq r8, r2, sp, sp │ │ │ │ - rsbeq r4, r8, r0, asr r0 │ │ │ │ - rsbeq sp, r8, r4, ror #26 │ │ │ │ - rsbeq r4, r8, ip, lsl r0 │ │ │ │ - rsbeq sp, r8, r6, asr #26 │ │ │ │ - strdeq r3, [r8], #-254 @ 0xffffff02 @ │ │ │ │ - rsbeq sp, r8, r8, lsr #26 │ │ │ │ - rsbeq r3, r8, r0, ror #31 │ │ │ │ + rsbeq sp, r8, r6, ror #27 │ │ │ │ + rsbeq lr, r8, r4, lsr r0 │ │ │ │ + rsbeq sp, r8, lr, asr #27 │ │ │ │ + rsbeq r4, r8, ip, lsl #1 │ │ │ │ + mlseq r8, sl, sp, sp │ │ │ │ + rsbeq r4, r8, r8, asr r0 │ │ │ │ + rsbeq sp, r8, ip, ror #26 │ │ │ │ + rsbeq r4, r8, r4, lsr #32 │ │ │ │ + rsbeq sp, r8, lr, asr #26 │ │ │ │ + rsbeq r4, r8, r6 │ │ │ │ + rsbeq sp, r8, r0, lsr sp │ │ │ │ + rsbeq r3, r8, r8, ror #31 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ blhi 31d310 >::_M_default_append(unsigned int)@@Base+0x9a74c> │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ strbeq pc, [r8, -ip, asr #17] @ │ │ │ │ strbmi pc, [ip, #2271] @ 0x8df @ │ │ │ │ @ instruction: 0xf8df4688 │ │ │ │ @@ -343025,15 +343025,15 @@ │ │ │ │ stccc 8, cr2, [r1], {188} @ 0xbc │ │ │ │ ldmne r8!, {r0, r2, r3, r4, r6, r7, fp, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf8dd9213 │ │ │ │ tstls r2, r0, asr #17 │ │ │ │ stmib sp, {r3, r4, r8, fp, sp, pc}^ │ │ │ │ tstls r0, r7, lsl r3 │ │ │ │ movwls r9, #53780 @ 0xd214 │ │ │ │ - blge 897058 │ │ │ │ + blge 897058 │ │ │ │ blhi 19d990 │ │ │ │ ands r9, r7, lr, lsl #6 │ │ │ │ strbmi r4, [sl], -r3, lsr #12 │ │ │ │ ldrtmi r4, [r0], -r1, asr #12 │ │ │ │ stc2l 7, cr15, [sl, #-1020] @ 0xfffffc04 │ │ │ │ @ instruction: 0xf0402801 │ │ │ │ ldmdavs fp!, {r3, r9, pc} │ │ │ │ @@ -343379,33 +343379,33 @@ │ │ │ │ ldrbtmi r9, [r8], #-2317 @ 0xfffff6f3 │ │ │ │ ldc2l 6, cr15, [r8], #724 @ 0x2d4 │ │ │ │ ldrbt r9, [r8], sp, lsl #22 │ │ │ │ andhi pc, r0, pc, lsr #7 │ │ │ │ ... │ │ │ │ @ instruction: 0x0073cb9e │ │ │ │ @ instruction: 0x000011b8 │ │ │ │ - rsbeq sp, r8, r4, ror #23 │ │ │ │ - mlseq r8, sl, lr, r3 │ │ │ │ - rsbeq sp, r8, r4, lsr #23 │ │ │ │ - ldrdeq sp, [r8], #-202 @ 0xffffff36 @ │ │ │ │ - rsbeq sp, r8, lr, lsr #18 │ │ │ │ - rsbeq r3, r8, r6, ror #23 │ │ │ │ + rsbeq sp, r8, ip, ror #23 │ │ │ │ + rsbeq r3, r8, r2, lsr #29 │ │ │ │ + rsbeq sp, r8, ip, lsr #23 │ │ │ │ + rsbeq sp, r8, r2, ror #25 │ │ │ │ + rsbeq sp, r8, r6, lsr r9 │ │ │ │ + rsbeq r3, r8, lr, ror #23 │ │ │ │ ldrshteq ip, [r3], #-114 @ 0xffffff8e │ │ │ │ - mlseq r8, r0, r8, sp │ │ │ │ - rsbeq sp, r8, lr, asr #16 │ │ │ │ - rsbeq r3, r8, r6, lsl #22 │ │ │ │ - rsbeq sp, r8, r0, lsr r8 │ │ │ │ - rsbeq r3, r8, r8, ror #21 │ │ │ │ - rsbeq sp, r8, r2, lsl r8 │ │ │ │ - rsbeq r3, r8, sl, asr #21 │ │ │ │ - rsbeq sp, r8, r0, asr sl │ │ │ │ - rsbeq sp, r8, r0, asr #14 │ │ │ │ - strdeq r3, [r8], #-152 @ 0xffffff68 @ │ │ │ │ - rsbeq sp, r8, r2, lsr #14 │ │ │ │ - ldrdeq r3, [r8], #-154 @ 0xffffff66 @ │ │ │ │ + mlseq r8, r8, r8, sp │ │ │ │ + rsbeq sp, r8, r6, asr r8 │ │ │ │ + rsbeq r3, r8, lr, lsl #22 │ │ │ │ + rsbeq sp, r8, r8, lsr r8 │ │ │ │ + strdeq r3, [r8], #-160 @ 0xffffff60 @ │ │ │ │ + rsbeq sp, r8, sl, lsl r8 │ │ │ │ + ldrdeq r3, [r8], #-162 @ 0xffffff5e @ │ │ │ │ + rsbeq sp, r8, r8, asr sl │ │ │ │ + rsbeq sp, r8, r8, asr #14 │ │ │ │ + rsbeq r3, r8, r0, lsl #20 │ │ │ │ + rsbeq sp, r8, sl, lsr #14 │ │ │ │ + rsbeq r3, r8, r2, ror #19 │ │ │ │ ldmdavs r2, {r4, r9, fp, ip, pc} │ │ │ │ bleq 21dad8 │ │ │ │ bleq 119df68 │ │ │ │ blx 59e05c │ │ │ │ blls 6d6a70 │ │ │ │ andeq pc, r0, sl, asr #17 │ │ │ │ blcs 17c510 │ │ │ │ @@ -343542,40 +343542,40 @@ │ │ │ │ ldmdami lr, {r0, r2, r4, r5, r7, r8, sl, sp, lr, pc} │ │ │ │ ldrbtmi r4, [r8], #-1569 @ 0xfffff9df │ │ │ │ @ instruction: 0xf6b5300c │ │ │ │ ldmdami ip, {r0, r2, r3, r5, r6, r7, r9, fp, ip, sp, lr, pc} │ │ │ │ mvnscc pc, pc, asr #32 │ │ │ │ @ instruction: 0xf6b54478 │ │ │ │ strb pc, [pc, r7, lsr #23]! @ │ │ │ │ - rsbeq sp, r8, r2, ror #12 │ │ │ │ - rsbeq r3, r8, sl, lsl r9 │ │ │ │ - rsbeq sp, r8, r4, asr #12 │ │ │ │ - strdeq r3, [r8], #-140 @ 0xffffff74 @ │ │ │ │ - rsbeq sp, r8, r6, lsr #12 │ │ │ │ - ldrdeq r3, [r8], #-142 @ 0xffffff72 @ │ │ │ │ - rsbeq sp, r8, r8, lsl #12 │ │ │ │ - rsbeq r3, r8, r0, asr #17 │ │ │ │ - rsbeq sp, r8, sl, ror #11 │ │ │ │ - rsbeq r3, r8, r2, lsr #17 │ │ │ │ - rsbeq sp, r8, r4, asr #11 │ │ │ │ - rsbeq r3, r8, ip, ror r8 │ │ │ │ - rsbeq sp, r8, lr, asr r5 │ │ │ │ - rsbeq r3, r8, r6, lsl r8 │ │ │ │ - rsbeq sp, r8, r0, asr #10 │ │ │ │ - strdeq r3, [r8], #-120 @ 0xffffff88 @ │ │ │ │ - rsbeq sp, r8, r6, lsl r5 │ │ │ │ - rsbeq r3, r8, lr, asr #15 │ │ │ │ - strdeq sp, [r8], #-72 @ 0xffffffb8 @ │ │ │ │ - strhteq r3, [r8], #-112 @ 0xffffff90 │ │ │ │ - strhteq sp, [r8], #-78 @ 0xffffffb2 │ │ │ │ - rsbeq r3, r8, r6, ror r7 │ │ │ │ - rsbeq sp, r8, r0, lsr #9 │ │ │ │ - rsbeq r3, r8, r6, asr r7 │ │ │ │ - rsbeq sp, r8, r2, lsl #9 │ │ │ │ - rsbeq r3, r8, r8, lsr r7 │ │ │ │ + rsbeq sp, r8, sl, ror #12 │ │ │ │ + rsbeq r3, r8, r2, lsr #18 │ │ │ │ + rsbeq sp, r8, ip, asr #12 │ │ │ │ + rsbeq r3, r8, r4, lsl #18 │ │ │ │ + rsbeq sp, r8, lr, lsr #12 │ │ │ │ + rsbeq r3, r8, r6, ror #17 │ │ │ │ + rsbeq sp, r8, r0, lsl r6 │ │ │ │ + rsbeq r3, r8, r8, asr #17 │ │ │ │ + strdeq sp, [r8], #-82 @ 0xffffffae @ │ │ │ │ + rsbeq r3, r8, sl, lsr #17 │ │ │ │ + rsbeq sp, r8, ip, asr #11 │ │ │ │ + rsbeq r3, r8, r4, lsl #17 │ │ │ │ + rsbeq sp, r8, r6, ror #10 │ │ │ │ + rsbeq r3, r8, lr, lsl r8 │ │ │ │ + rsbeq sp, r8, r8, asr #10 │ │ │ │ + rsbeq r3, r8, r0, lsl #16 │ │ │ │ + rsbeq sp, r8, lr, lsl r5 │ │ │ │ + ldrdeq r3, [r8], #-118 @ 0xffffff8a @ │ │ │ │ + rsbeq sp, r8, r0, lsl #10 │ │ │ │ + strhteq r3, [r8], #-120 @ 0xffffff88 │ │ │ │ + rsbeq sp, r8, r6, asr #9 │ │ │ │ + rsbeq r3, r8, lr, ror r7 │ │ │ │ + rsbeq sp, r8, r8, lsr #9 │ │ │ │ + rsbeq r3, r8, lr, asr r7 │ │ │ │ + rsbeq sp, r8, sl, lsl #9 │ │ │ │ + rsbeq r3, r8, r0, asr #14 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ bleq da0a70 │ │ │ │ stcmi 2, cr15, [ip, #692]! @ 0x2b4 │ │ │ │ bmi ffeb418c │ │ │ │ ldrmi r4, [r9], -sl, lsl #13 │ │ │ │ @@ -343820,25 +343820,25 @@ │ │ │ │ ldmdami r1, {r0, r1, r2, r6, r7, fp, ip, sp, lr, pc} │ │ │ │ ldrbtmi r9, [r8], #-2316 @ 0xfffff6f4 │ │ │ │ @ instruction: 0xf982f6b5 │ │ │ │ strbt r9, [r4], ip, lsl #24 │ │ │ │ ... │ │ │ │ rsbseq ip, r3, r0, asr #5 │ │ │ │ @ instruction: 0x000011b8 │ │ │ │ - rsbeq sp, r8, r8, ror #4 │ │ │ │ - rsbeq r3, r8, r0, lsr #10 │ │ │ │ + rsbeq sp, r8, r0, ror r2 │ │ │ │ + rsbeq r3, r8, r8, lsr #10 │ │ │ │ rsbseq ip, r3, lr, lsr #2 │ │ │ │ - rsbeq sp, r8, r2, lsl r2 │ │ │ │ - rsbeq r3, r8, sl, asr #9 │ │ │ │ - rsbeq sp, r8, r2, ror #2 │ │ │ │ - rsbeq r3, r8, sl, lsl r4 │ │ │ │ - mlseq r8, r2, r0, sp │ │ │ │ - ldrdeq pc, [r7], #-12 @ │ │ │ │ - rsbeq sp, r8, r6, lsr r0 │ │ │ │ - rsbeq r3, r8, lr, ror #5 │ │ │ │ + rsbeq sp, r8, sl, lsl r2 │ │ │ │ + ldrdeq r3, [r8], #-66 @ 0xffffffbe @ │ │ │ │ + rsbeq sp, r8, sl, ror #2 │ │ │ │ + rsbeq r3, r8, r2, lsr #8 │ │ │ │ + mlseq r8, sl, r0, sp │ │ │ │ + rsbeq pc, r7, r4, ror #1 │ │ │ │ + rsbeq sp, r8, lr, lsr r0 │ │ │ │ + strdeq r3, [r8], #-38 @ 0xffffffda @ │ │ │ │ bge 8fcc20 │ │ │ │ bvc 59e2b0 │ │ │ │ andsls r4, r8, #64, 12 @ 0x4000000 │ │ │ │ blge 9bcbc4 │ │ │ │ bleq 1b5e644 │ │ │ │ vrsra.u32 d25, d6, #3 │ │ │ │ blls 721e28 │ │ │ │ @@ -343912,22 +343912,22 @@ │ │ │ │ ldrbmi r4, [sp], -r4, asr #12 │ │ │ │ @ instruction: 0x469b4690 │ │ │ │ blls 7094ec │ │ │ │ blcs 18a8fc │ │ │ │ andcs fp, r0, #12, 30 @ 0x30 │ │ │ │ andeq pc, r1, #2 │ │ │ │ @ instruction: 0xf47f2a00 │ │ │ │ - bls 84e57c │ │ │ │ + bls 84e57c │ │ │ │ stmdbcs r0, {r0, r1, r2, r4, r8, fp, ip, pc} │ │ │ │ andcs fp, r0, #12, 30 @ 0x30 │ │ │ │ andeq pc, r1, #2 │ │ │ │ @ instruction: 0xf47f2a00 │ │ │ │ b 15ce568 │ │ │ │ @ instruction: 0xf0400203 │ │ │ │ - blls 882ec8 │ │ │ │ + blls 882ec8 │ │ │ │ @ instruction: 0xf0002b00 │ │ │ │ movwcs r8, #4303 @ 0x10cf │ │ │ │ strt r6, [r3], -fp, lsr #32 │ │ │ │ @ instruction: 0x460a6830 │ │ │ │ vmov.32 r9, d15[1] │ │ │ │ vldr d1, [pc] @ 162ccc │ │ │ │ vmov.u16 r2, d7[2] │ │ │ │ @@ -343981,21 +343981,21 @@ │ │ │ │ andcc r4, ip, r8, ror r4 │ │ │ │ @ instruction: 0xff80f6b4 │ │ │ │ stmdbls ip, {r3, fp, lr} │ │ │ │ @ instruction: 0xf6b54478 │ │ │ │ stcls 8, cr15, [ip], {59} @ 0x3b │ │ │ │ svclt 0x0000e59d │ │ │ │ ... │ │ │ │ - rsbeq ip, r8, r2, asr pc │ │ │ │ - rsbeq r3, r8, sl, lsl #4 │ │ │ │ - rsbeq ip, r8, r8, lsr #27 │ │ │ │ - rsbeq r3, r8, r0, rrx │ │ │ │ + rsbeq ip, r8, sl, asr pc │ │ │ │ + rsbeq r3, r8, r2, lsl r2 │ │ │ │ + strhteq ip, [r8], #-208 @ 0xffffff30 │ │ │ │ + rsbeq r3, r8, r8, rrx │ │ │ │ addsle r2, sp, r0, lsl #22 │ │ │ │ @ instruction: 0xf0002900 │ │ │ │ - blls 883080 │ │ │ │ + blls 883080 │ │ │ │ @ instruction: 0xf0402b00 │ │ │ │ ldmib sp, {r1, r2, r7, pc}^ │ │ │ │ stmdage r0!, {r1, r2, r4, r9, ip} │ │ │ │ andsls sl, r7, lr, lsl fp │ │ │ │ cdp 0, 11, cr9, cr15, cr1, {0} │ │ │ │ ldmdage pc, {r8, r9, fp, ip} @ │ │ │ │ blcs fed1e460 │ │ │ │ @@ -344074,17 +344074,17 @@ │ │ │ │ @ instruction: 0x4604af7a │ │ │ │ vadd.i8 q10, , q12 │ │ │ │ ldrbtmi r1, [r8], #-358 @ 0xfffffe9a │ │ │ │ @ instruction: 0xf6b4300c │ │ │ │ stmdami r6!, {r0, r1, r2, r3, r4, r5, r7, r9, sl, fp, ip, sp, lr, pc}^ │ │ │ │ ldrbtmi r4, [r8], #-1569 @ 0xfffff9df │ │ │ │ @ instruction: 0xff7af6b4 │ │ │ │ - blls 85c298 │ │ │ │ + blls 85c298 │ │ │ │ @ instruction: 0xf0402b00 │ │ │ │ - blls 883370 │ │ │ │ + blls 883370 │ │ │ │ blvc 19ea0c │ │ │ │ bleq 181e5b0 │ │ │ │ blcs 18d7b0 │ │ │ │ blge 9c9394 │ │ │ │ svclt 0x00184640 │ │ │ │ bleq 135ea04 │ │ │ │ blx ff19ff3c │ │ │ │ @@ -344170,28 +344170,28 @@ │ │ │ │ @ instruction: 0xf6b4300c │ │ │ │ ldmdami r3, {r0, r2, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ ldrbtmi r4, [r8], #-1585 @ 0xfffff9cf │ │ │ │ mcr2 6, 6, pc, cr0, cr4, {5} @ │ │ │ │ svclt 0x0000e423 │ │ │ │ andhi pc, r0, pc, lsr #7 │ │ │ │ ... │ │ │ │ - strdeq ip, [r8], #-194 @ 0xffffff3e @ │ │ │ │ - rsbeq r2, r8, sl, lsr #31 │ │ │ │ - rsbeq ip, r8, r6, lsr #24 │ │ │ │ - ldrdeq r2, [r8], #-238 @ 0xffffff12 @ │ │ │ │ - rsbeq ip, r8, r8, lsr #23 │ │ │ │ - rsbeq r2, r8, r0, ror #28 │ │ │ │ - rsbeq ip, r8, lr, lsl #22 │ │ │ │ - rsbeq r2, r8, r6, asr #27 │ │ │ │ - strdeq ip, [r8], #-160 @ 0xffffff60 @ │ │ │ │ - rsbeq r2, r8, r8, lsr #27 │ │ │ │ - ldrdeq ip, [r8], #-160 @ 0xffffff60 @ │ │ │ │ - rsbeq r2, r8, r8, lsl #27 │ │ │ │ - strhteq ip, [r8], #-162 @ 0xffffff5e │ │ │ │ - rsbeq r2, r8, sl, ror #26 │ │ │ │ + strdeq ip, [r8], #-202 @ 0xffffff36 @ │ │ │ │ + strhteq r2, [r8], #-242 @ 0xffffff0e │ │ │ │ + rsbeq ip, r8, lr, lsr #24 │ │ │ │ + rsbeq r2, r8, r6, ror #29 │ │ │ │ + strhteq ip, [r8], #-176 @ 0xffffff50 │ │ │ │ + rsbeq r2, r8, r8, ror #28 │ │ │ │ + rsbeq ip, r8, r6, lsl fp │ │ │ │ + rsbeq r2, r8, lr, asr #27 │ │ │ │ + strdeq ip, [r8], #-168 @ 0xffffff58 @ │ │ │ │ + strhteq r2, [r8], #-208 @ 0xffffff30 │ │ │ │ + ldrdeq ip, [r8], #-168 @ 0xffffff58 @ │ │ │ │ + mlseq r8, r0, sp, r2 │ │ │ │ + strhteq ip, [r8], #-170 @ 0xffffff56 │ │ │ │ + rsbeq r2, r8, r2, ror sp │ │ │ │ vhadd.s8 d25, d1, d12 │ │ │ │ @ instruction: 0xf8df0117 │ │ │ │ ldrbtmi r0, [r8], #-1200 @ 0xfffffb50 │ │ │ │ @ instruction: 0xf6b4300c │ │ │ │ @ instruction: 0xf8dffdd3 │ │ │ │ stmdbls ip, {r3, r5, r7, sl} │ │ │ │ @ instruction: 0xf6b44478 │ │ │ │ @@ -344485,63 +344485,63 @@ │ │ │ │ @ instruction: 0xf6b4300c │ │ │ │ ldmdami r6!, {r0, r2, r3, r7, r8, r9, fp, ip, sp, lr, pc} │ │ │ │ ldrbtmi r4, [r8], #-1585 @ 0xfffff9cf │ │ │ │ mcrr2 6, 11, pc, r8, cr4 @ │ │ │ │ stmiblt fp!, {r0, r1, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc} │ │ │ │ andhi pc, r0, pc, lsr #7 │ │ │ │ ... │ │ │ │ - rsbeq ip, r8, lr, asr #20 │ │ │ │ - rsbeq r2, r8, r4, lsl #26 │ │ │ │ - rsbeq ip, r8, sl, lsr #20 │ │ │ │ - rsbeq r2, r8, r0, ror #25 │ │ │ │ - rsbeq ip, r8, r4, lsl #20 │ │ │ │ - strhteq r2, [r8], #-202 @ 0xffffff36 │ │ │ │ - rsbeq ip, r8, lr, lsr #19 │ │ │ │ - rsbeq r2, r8, r4, ror #24 │ │ │ │ - rsbeq ip, r8, r8, ror #18 │ │ │ │ - rsbeq r2, r8, r0, lsr #24 │ │ │ │ - rsbeq ip, r8, r6, lsr r9 │ │ │ │ - rsbeq r2, r8, lr, ror #23 │ │ │ │ - strdeq ip, [r8], #-136 @ 0xffffff78 @ │ │ │ │ - strhteq r2, [r8], #-176 @ 0xffffff50 │ │ │ │ - rsbeq ip, r8, r8, lsl fp │ │ │ │ - rsbeq ip, r8, lr, lsr #15 │ │ │ │ - rsbeq r2, r8, r6, ror #20 │ │ │ │ - mlseq r8, r0, r7, ip │ │ │ │ - rsbeq r2, r8, r8, asr #20 │ │ │ │ - rsbeq ip, r8, r0, ror r7 │ │ │ │ - rsbeq r2, r8, r8, lsr #20 │ │ │ │ - rsbeq ip, r8, r2, asr r7 │ │ │ │ - rsbeq r2, r8, sl, lsl #20 │ │ │ │ - rsbeq ip, r8, r4, lsr r7 │ │ │ │ - rsbeq r2, r8, ip, ror #19 │ │ │ │ - rsbeq ip, r8, r4, lsl r7 │ │ │ │ - rsbeq r2, r8, ip, asr #19 │ │ │ │ - strdeq ip, [r8], #-100 @ 0xffffff9c @ │ │ │ │ - rsbeq r2, r8, ip, lsr #19 │ │ │ │ - ldrdeq ip, [r8], #-102 @ 0xffffff9a @ │ │ │ │ - rsbeq r2, r8, lr, lsl #19 │ │ │ │ - strhteq ip, [r8], #-104 @ 0xffffff98 │ │ │ │ - rsbeq r2, r8, r0, ror r9 │ │ │ │ - mlseq r8, sl, r6, ip │ │ │ │ - rsbeq r2, r8, r2, asr r9 │ │ │ │ - rsbeq ip, r8, ip, ror r6 │ │ │ │ - rsbeq r2, r8, r4, lsr r9 │ │ │ │ - rsbeq ip, r8, ip, asr r6 │ │ │ │ - rsbeq r2, r8, r4, lsl r9 │ │ │ │ - rsbeq ip, r8, ip, lsr r6 │ │ │ │ - strdeq r2, [r8], #-132 @ 0xffffff7c @ │ │ │ │ - rsbeq ip, r8, ip, lsl r6 │ │ │ │ - ldrdeq r2, [r8], #-132 @ 0xffffff7c @ │ │ │ │ - strdeq ip, [r8], #-94 @ 0xffffffa2 @ │ │ │ │ - strhteq r2, [r8], #-134 @ 0xffffff7a │ │ │ │ - rsbeq ip, r8, r0, ror #11 │ │ │ │ - mlseq r8, r8, r8, r2 │ │ │ │ - rsbeq ip, r8, r2, asr #11 │ │ │ │ - rsbeq r2, r8, sl, ror r8 │ │ │ │ + rsbeq ip, r8, r6, asr sl │ │ │ │ + rsbeq r2, r8, ip, lsl #26 │ │ │ │ + rsbeq ip, r8, r2, lsr sl │ │ │ │ + rsbeq r2, r8, r8, ror #25 │ │ │ │ + rsbeq ip, r8, ip, lsl #20 │ │ │ │ + rsbeq r2, r8, r2, asr #25 │ │ │ │ + strhteq ip, [r8], #-150 @ 0xffffff6a │ │ │ │ + rsbeq r2, r8, ip, ror #24 │ │ │ │ + rsbeq ip, r8, r0, ror r9 │ │ │ │ + rsbeq r2, r8, r8, lsr #24 │ │ │ │ + rsbeq ip, r8, lr, lsr r9 │ │ │ │ + strdeq r2, [r8], #-182 @ 0xffffff4a @ │ │ │ │ + rsbeq ip, r8, r0, lsl #18 │ │ │ │ + strhteq r2, [r8], #-184 @ 0xffffff48 │ │ │ │ + rsbeq ip, r8, r0, lsr #22 │ │ │ │ + strhteq ip, [r8], #-118 @ 0xffffff8a │ │ │ │ + rsbeq r2, r8, lr, ror #20 │ │ │ │ + mlseq r8, r8, r7, ip │ │ │ │ + rsbeq r2, r8, r0, asr sl │ │ │ │ + rsbeq ip, r8, r8, ror r7 │ │ │ │ + rsbeq r2, r8, r0, lsr sl │ │ │ │ + rsbeq ip, r8, sl, asr r7 │ │ │ │ + rsbeq r2, r8, r2, lsl sl │ │ │ │ + rsbeq ip, r8, ip, lsr r7 │ │ │ │ + strdeq r2, [r8], #-148 @ 0xffffff6c @ │ │ │ │ + rsbeq ip, r8, ip, lsl r7 │ │ │ │ + ldrdeq r2, [r8], #-148 @ 0xffffff6c @ │ │ │ │ + strdeq ip, [r8], #-108 @ 0xffffff94 @ │ │ │ │ + strhteq r2, [r8], #-148 @ 0xffffff6c │ │ │ │ + ldrdeq ip, [r8], #-110 @ 0xffffff92 @ │ │ │ │ + mlseq r8, r6, r9, r2 │ │ │ │ + rsbeq ip, r8, r0, asr #13 │ │ │ │ + rsbeq r2, r8, r8, ror r9 │ │ │ │ + rsbeq ip, r8, r2, lsr #13 │ │ │ │ + rsbeq r2, r8, sl, asr r9 │ │ │ │ + rsbeq ip, r8, r4, lsl #13 │ │ │ │ + rsbeq r2, r8, ip, lsr r9 │ │ │ │ + rsbeq ip, r8, r4, ror #12 │ │ │ │ + rsbeq r2, r8, ip, lsl r9 │ │ │ │ + rsbeq ip, r8, r4, asr #12 │ │ │ │ + strdeq r2, [r8], #-140 @ 0xffffff74 @ │ │ │ │ + rsbeq ip, r8, r4, lsr #12 │ │ │ │ + ldrdeq r2, [r8], #-140 @ 0xffffff74 @ │ │ │ │ + rsbeq ip, r8, r6, lsl #12 │ │ │ │ + strhteq r2, [r8], #-142 @ 0xffffff72 │ │ │ │ + rsbeq ip, r8, r8, ror #11 │ │ │ │ + rsbeq r2, r8, r0, lsr #17 │ │ │ │ + rsbeq ip, r8, sl, asr #11 │ │ │ │ + rsbeq r2, r8, r2, lsl #17 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x0030f8cc │ │ │ │ ldrmi fp, [r2], fp, lsr #1 │ │ │ │ @ instruction: 0x46044699 │ │ │ │ @ instruction: 0xf06f4608 │ │ │ │ @@ -344909,24 +344909,24 @@ │ │ │ │ bls 917ca4 │ │ │ │ svclt 0x0000e7df │ │ │ │ andhi pc, r0, pc, lsr #7 │ │ │ │ ... │ │ │ │ rsbseq fp, r3, lr, lsl #7 │ │ │ │ @ instruction: 0x000011b8 │ │ │ │ rsbseq fp, r3, r0, ror r2 │ │ │ │ - ldrdeq ip, [r8], #-30 @ 0xffffffe2 @ │ │ │ │ - mlseq r8, r6, r4, r2 │ │ │ │ - strhteq ip, [r8], #-2 │ │ │ │ - rsbeq r2, r8, sl, ror #6 │ │ │ │ - mlseq r8, r4, r0, ip │ │ │ │ - rsbeq r2, r8, ip, asr #6 │ │ │ │ - rsbeq ip, r8, ip, asr r0 │ │ │ │ - rsbeq r2, r8, r4, lsl r3 │ │ │ │ - strdeq fp, [r8], #-248 @ 0xffffff08 @ │ │ │ │ - strhteq r2, [r8], #-32 @ 0xffffffe0 │ │ │ │ + rsbeq ip, r8, r6, ror #3 │ │ │ │ + mlseq r8, lr, r4, r2 │ │ │ │ + strhteq ip, [r8], #-10 │ │ │ │ + rsbeq r2, r8, r2, ror r3 │ │ │ │ + mlseq r8, ip, r0, ip │ │ │ │ + rsbeq r2, r8, r4, asr r3 │ │ │ │ + rsbeq ip, r8, r4, rrx │ │ │ │ + rsbeq r2, r8, ip, lsl r3 │ │ │ │ + rsbeq ip, r8, r0 │ │ │ │ + strhteq r2, [r8], #-40 @ 0xffffffd8 │ │ │ │ @ instruction: 0x561ce9dd │ │ │ │ blcs 18a8e0 │ │ │ │ mrcge 4, 0, APSR_nzcv, cr3, cr15, {1} │ │ │ │ @ instruction: 0xf892e591 │ │ │ │ @ instruction: 0x07c9105d │ │ │ │ ldmdbvs r2, {r0, r1, r2, r6, r7, sl, ip, lr, pc} │ │ │ │ umaalcs pc, r4, r2, r8 @ │ │ │ │ @@ -345136,28 +345136,28 @@ │ │ │ │ andhi pc, r0, pc, lsr #7 │ │ │ │ adcsge lr, r5, sp, lsl #27 │ │ │ │ mrccc 6, 5, ip, cr0, cr7, {7} │ │ │ │ ... │ │ │ │ @ instruction: 0xffff68c9 │ │ │ │ @ instruction: 0xffff994b │ │ │ │ @ instruction: 0xffff68ab │ │ │ │ - rsbeq fp, r8, r4, ror #24 │ │ │ │ - rsbeq r1, r8, ip, lsl pc │ │ │ │ - rsbeq fp, r8, r8, asr #24 │ │ │ │ - rsbeq r1, r8, r0, lsl #30 │ │ │ │ - rsbeq fp, r8, r6, lsr #24 │ │ │ │ - ldrdeq r1, [r8], #-238 @ 0xffffff12 @ │ │ │ │ - rsbeq fp, r8, r8, lsl #24 │ │ │ │ - rsbeq r1, r8, r0, asr #29 │ │ │ │ - rsbeq fp, r8, r2, ror #23 │ │ │ │ - mlseq r8, sl, lr, r1 │ │ │ │ - rsbeq fp, r8, r4, asr #23 │ │ │ │ - rsbeq r1, r8, ip, ror lr │ │ │ │ - rsbeq fp, r8, r6, lsr #23 │ │ │ │ - rsbeq r1, r8, lr, asr lr │ │ │ │ + rsbeq fp, r8, ip, ror #24 │ │ │ │ + rsbeq r1, r8, r4, lsr #30 │ │ │ │ + rsbeq fp, r8, r0, asr ip │ │ │ │ + rsbeq r1, r8, r8, lsl #30 │ │ │ │ + rsbeq fp, r8, lr, lsr #24 │ │ │ │ + rsbeq r1, r8, r6, ror #29 │ │ │ │ + rsbeq fp, r8, r0, lsl ip │ │ │ │ + rsbeq r1, r8, r8, asr #29 │ │ │ │ + rsbeq fp, r8, sl, ror #23 │ │ │ │ + rsbeq r1, r8, r2, lsr #29 │ │ │ │ + rsbeq fp, r8, ip, asr #23 │ │ │ │ + rsbeq r1, r8, r4, lsl #29 │ │ │ │ + rsbeq fp, r8, lr, lsr #23 │ │ │ │ + rsbeq r1, r8, r6, ror #28 │ │ │ │ cdp 8, 0, cr6, cr7, cr3, {0} │ │ │ │ @ instruction: 0x46202a90 │ │ │ │ @ instruction: 0xeeb8aa27 │ │ │ │ ldmdavs r9, {r0, r1, r2, r5, r6, r8, r9, fp} │ │ │ │ vtbl.8 d26, {d12-d15}, d24 │ │ │ │ stmdacs r1, {r0, r3, r4, r6, r9, fp, ip, sp, lr, pc} │ │ │ │ blls b9859c │ │ │ │ @@ -345255,30 +345255,30 @@ │ │ │ │ strbmi r9, [lr], -sp, lsl #26 │ │ │ │ @ instruction: 0xf43f2b00 │ │ │ │ @ instruction: 0xf7ffab7c │ │ │ │ vstrls s22, [sp, #-1016] @ 0xfffffc08 │ │ │ │ blcs 175ab4 │ │ │ │ blge 1ee129c │ │ │ │ blt fff621a0 │ │ │ │ - strdeq fp, [r8], #-166 @ 0xffffff5a @ │ │ │ │ - rsbeq r1, r8, lr, lsr #27 │ │ │ │ - rsbeq fp, r8, ip, lsl #21 │ │ │ │ - rsbeq r1, r8, r4, asr #26 │ │ │ │ - rsbeq fp, r8, lr, ror #20 │ │ │ │ - rsbeq r1, r8, r6, lsr #26 │ │ │ │ - rsbeq fp, r8, r0, asr sl │ │ │ │ - rsbeq r1, r8, r8, lsl #26 │ │ │ │ - rsbeq fp, r8, sl, lsr #20 │ │ │ │ - rsbeq r1, r8, r2, ror #25 │ │ │ │ - rsbeq fp, r8, ip, lsl #20 │ │ │ │ - rsbeq r1, r8, r4, asr #25 │ │ │ │ - rsbeq fp, r8, lr, ror #19 │ │ │ │ - rsbeq r1, r8, r6, lsr #25 │ │ │ │ - ldrdeq fp, [r8], #-144 @ 0xffffff70 @ │ │ │ │ - rsbeq r1, r8, r8, lsl #25 │ │ │ │ + strdeq fp, [r8], #-174 @ 0xffffff52 @ │ │ │ │ + strhteq r1, [r8], #-214 @ 0xffffff2a │ │ │ │ + mlseq r8, r4, sl, fp │ │ │ │ + rsbeq r1, r8, ip, asr #26 │ │ │ │ + rsbeq fp, r8, r6, ror sl │ │ │ │ + rsbeq r1, r8, lr, lsr #26 │ │ │ │ + rsbeq fp, r8, r8, asr sl │ │ │ │ + rsbeq r1, r8, r0, lsl sp │ │ │ │ + rsbeq fp, r8, r2, lsr sl │ │ │ │ + rsbeq r1, r8, sl, ror #25 │ │ │ │ + rsbeq fp, r8, r4, lsl sl │ │ │ │ + rsbeq r1, r8, ip, asr #25 │ │ │ │ + strdeq fp, [r8], #-150 @ 0xffffff6a @ │ │ │ │ + rsbeq r1, r8, lr, lsr #25 │ │ │ │ + ldrdeq fp, [r8], #-152 @ 0xffffff68 @ │ │ │ │ + mlseq r8, r0, ip, r1 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ blhi 21f6a4 │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x0088f8cc │ │ │ │ bmi ff375a58 │ │ │ │ blmi ff375c60 │ │ │ │ @@ -345478,38 +345478,38 @@ │ │ │ │ @ instruction: 0xf6b34478 │ │ │ │ strb pc, [pc, r5, lsl #25]! @ │ │ │ │ ldmdb r0, {r0, r2, r3, r5, r7, r9, sl, ip, sp, lr, pc} │ │ │ │ andhi pc, r0, pc, lsr #7 │ │ │ │ ... │ │ │ │ rsbseq sl, r3, r0, lsl r8 │ │ │ │ @ instruction: 0x000011b8 │ │ │ │ - rsbeq fp, r8, lr, lsr r9 │ │ │ │ - rsbeq fp, r8, sl, ror r8 │ │ │ │ - rsbeq r1, r8, r2, lsr fp │ │ │ │ - rsbeq fp, r8, r6, asr r8 │ │ │ │ - strhteq fp, [r8], #-126 @ 0xffffff82 │ │ │ │ - rsbeq r1, r8, r6, ror sl │ │ │ │ - rsbeq fp, r8, r4, lsr #15 │ │ │ │ - rsbeq r1, r8, ip, asr sl │ │ │ │ + rsbeq fp, r8, r6, asr #18 │ │ │ │ + rsbeq fp, r8, r2, lsl #17 │ │ │ │ + rsbeq r1, r8, sl, lsr fp │ │ │ │ + rsbeq fp, r8, lr, asr r8 │ │ │ │ + rsbeq fp, r8, r6, asr #15 │ │ │ │ + rsbeq r1, r8, lr, ror sl │ │ │ │ + rsbeq fp, r8, ip, lsr #15 │ │ │ │ + rsbeq r1, r8, r4, ror #20 │ │ │ │ rsbseq sl, r3, sl, ror #12 │ │ │ │ - rsbeq fp, r8, sl, ror #14 │ │ │ │ - rsbeq r1, r8, r2, lsr #20 │ │ │ │ - rsbeq fp, r8, r0, asr r7 │ │ │ │ - rsbeq r1, r8, r8, lsl #20 │ │ │ │ - rsbeq fp, r8, r6, lsr r7 │ │ │ │ - ldrdeq fp, [r8], #-148 @ 0xffffff6c @ │ │ │ │ - strhteq fp, [r8], #-110 @ 0xffffff92 │ │ │ │ - rsbeq r1, r8, r6, ror r9 │ │ │ │ - strhteq fp, [r8], #-104 @ 0xffffff98 │ │ │ │ - rsbeq fp, r8, r6, ror r6 │ │ │ │ - rsbeq r1, r8, lr, lsr #18 │ │ │ │ - rsbeq fp, r8, ip, asr r6 │ │ │ │ - rsbeq r1, r8, r2, lsl r9 │ │ │ │ - rsbeq fp, r8, lr, lsr r6 │ │ │ │ - strdeq r1, [r8], #-132 @ 0xffffff7c @ │ │ │ │ + rsbeq fp, r8, r2, ror r7 │ │ │ │ + rsbeq r1, r8, sl, lsr #20 │ │ │ │ + rsbeq fp, r8, r8, asr r7 │ │ │ │ + rsbeq r1, r8, r0, lsl sl │ │ │ │ + rsbeq fp, r8, lr, lsr r7 │ │ │ │ + ldrdeq fp, [r8], #-156 @ 0xffffff64 @ │ │ │ │ + rsbeq fp, r8, r6, asr #13 │ │ │ │ + rsbeq r1, r8, lr, ror r9 │ │ │ │ + rsbeq fp, r8, r0, asr #13 │ │ │ │ + rsbeq fp, r8, lr, ror r6 │ │ │ │ + rsbeq r1, r8, r6, lsr r9 │ │ │ │ + rsbeq fp, r8, r4, ror #12 │ │ │ │ + rsbeq r1, r8, sl, lsl r9 │ │ │ │ + rsbeq fp, r8, r6, asr #12 │ │ │ │ + strdeq r1, [r8], #-140 @ 0xffffff74 @ │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ bl fecbb78c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r4, r8, ror #31 │ │ │ │ stcls 1, cr2, [r6], {1} │ │ │ │ @ instruction: 0xf7ff9400 │ │ │ │ strmi pc, [r3], -r3, lsr #28 │ │ │ │ @@ -345520,16 +345520,16 @@ │ │ │ │ ldrbtmi r4, [r8], #-2054 @ 0xfffff7fa │ │ │ │ @ instruction: 0xf6b3300c │ │ │ │ stmdami r5, {r0, r2, r3, r5, r6, r8, r9, fp, ip, sp, lr, pc} │ │ │ │ ldrbtmi r9, [r8], #-2307 @ 0xfffff6fd │ │ │ │ stc2 6, cr15, [r8], #-716 @ 0xfffffd34 │ │ │ │ ldrmi r9, [r8], -r3, lsl #22 │ │ │ │ ldclt 0, cr11, [r0, #-16] │ │ │ │ - rsbeq fp, r8, r2, lsl #11 │ │ │ │ - rsbeq r1, r8, sl, lsr r8 │ │ │ │ + rsbeq fp, r8, sl, lsl #11 │ │ │ │ + rsbeq r1, r8, r2, asr #16 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ bl fecbb7dc │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r4, r8, ror #31 │ │ │ │ stcls 1, cr2, [r6], {-0} │ │ │ │ @ instruction: 0xf7ff9400 │ │ │ │ @ instruction: 0x4603fdfb │ │ │ │ @@ -345540,16 +345540,16 @@ │ │ │ │ ldrbtmi r4, [r8], #-2054 @ 0xfffff7fa │ │ │ │ @ instruction: 0xf6b3300c │ │ │ │ stmdami r5, {r0, r2, r6, r8, r9, fp, ip, sp, lr, pc} │ │ │ │ ldrbtmi r9, [r8], #-2307 @ 0xfffff6fd │ │ │ │ stc2 6, cr15, [r0], {179} @ 0xb3 │ │ │ │ ldrmi r9, [r8], -r3, lsl #22 │ │ │ │ ldclt 0, cr11, [r0, #-16] │ │ │ │ - rsbeq fp, r8, r2, lsr r5 │ │ │ │ - rsbeq r1, r8, sl, ror #15 │ │ │ │ + rsbeq fp, r8, sl, lsr r5 │ │ │ │ + strdeq r1, [r8], #-114 @ 0xffffff8e @ │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x0080f8cc │ │ │ │ stclmi 0, cr11, [r1, #604]! @ 0x25c │ │ │ │ ldrmi r4, [r9], r1, ror #25 │ │ │ │ @ instruction: 0x4607447d │ │ │ │ @@ -345775,43 +345775,43 @@ │ │ │ │ @ instruction: 0xf6b34478 │ │ │ │ @ instruction: 0xf04ffa31 │ │ │ │ @ instruction: 0xe67233ff │ │ │ │ cdp 6, 11, cr15, cr10, cr12, {5} │ │ │ │ ldrsbteq sl, [r3], #-52 @ 0xffffffcc │ │ │ │ @ instruction: 0x000011b8 │ │ │ │ rsbseq sl, r3, lr, ror #6 │ │ │ │ - mlseq r8, lr, r4, fp │ │ │ │ - rsbeq fp, r8, r8, lsl #9 │ │ │ │ - rsbeq fp, r8, r0, lsr #8 │ │ │ │ - ldrdeq r1, [r8], #-104 @ 0xffffff98 @ │ │ │ │ - rsbeq fp, r8, r4, lsl #8 │ │ │ │ - strhteq r1, [r8], #-108 @ 0xffffff94 │ │ │ │ - rsbeq fp, r8, sl, ror #7 │ │ │ │ - rsbeq fp, r8, sl, lsl #7 │ │ │ │ - rsbeq fp, r8, r4, lsr #6 │ │ │ │ - ldrdeq r1, [r8], #-92 @ 0xffffffa4 @ │ │ │ │ - rsbeq fp, r8, r6, lsl #6 │ │ │ │ - strhteq r1, [r8], #-94 @ 0xffffffa2 │ │ │ │ - rsbeq fp, r8, r4, ror #5 │ │ │ │ - rsbeq fp, r8, r8, asr r2 │ │ │ │ - rsbeq r1, r8, r0, lsl r5 │ │ │ │ + rsbeq fp, r8, r6, lsr #9 │ │ │ │ + mlseq r8, r0, r4, fp │ │ │ │ + rsbeq fp, r8, r8, lsr #8 │ │ │ │ + rsbeq r1, r8, r0, ror #13 │ │ │ │ + rsbeq fp, r8, ip, lsl #8 │ │ │ │ + rsbeq r1, r8, r4, asr #13 │ │ │ │ + strdeq fp, [r8], #-50 @ 0xffffffce @ │ │ │ │ + mlseq r8, r2, r3, fp │ │ │ │ + rsbeq fp, r8, ip, lsr #6 │ │ │ │ + rsbeq r1, r8, r4, ror #11 │ │ │ │ + rsbeq fp, r8, lr, lsl #6 │ │ │ │ + rsbeq r1, r8, r6, asr #11 │ │ │ │ + rsbeq fp, r8, ip, ror #5 │ │ │ │ + rsbeq fp, r8, r0, ror #4 │ │ │ │ + rsbeq r1, r8, r8, lsl r5 │ │ │ │ + rsbeq fp, r8, r2, asr #4 │ │ │ │ + strdeq r1, [r8], #-74 @ 0xffffffb6 @ │ │ │ │ + rsbeq fp, r8, r6, lsr #4 │ │ │ │ + rsbeq fp, r8, r4, asr #9 │ │ │ │ + rsbeq fp, r8, ip, lsl #4 │ │ │ │ + rsbeq r1, r8, r4, asr #9 │ │ │ │ + strdeq fp, [r8], #-16 @ │ │ │ │ rsbeq fp, r8, sl, lsr r2 │ │ │ │ - strdeq r1, [r8], #-66 @ 0xffffffbe @ │ │ │ │ - rsbeq fp, r8, lr, lsl r2 │ │ │ │ - strhteq fp, [r8], #-76 @ 0xffffffb4 │ │ │ │ - rsbeq fp, r8, r4, lsl #4 │ │ │ │ - strhteq r1, [r8], #-76 @ 0xffffffb4 │ │ │ │ - rsbeq fp, r8, r8, ror #3 │ │ │ │ - rsbeq fp, r8, r2, lsr r2 │ │ │ │ - rsbeq fp, r8, r8, asr #3 │ │ │ │ - rsbeq fp, r8, r6, ror #8 │ │ │ │ - strhteq fp, [r8], #-16 │ │ │ │ - ldrdeq fp, [r8], #-26 @ 0xffffffe6 @ │ │ │ │ - mlseq r8, r6, r1, fp │ │ │ │ - rsbeq r1, r8, ip, asr #8 │ │ │ │ + ldrdeq fp, [r8], #-16 @ │ │ │ │ + rsbeq fp, r8, lr, ror #8 │ │ │ │ + strhteq fp, [r8], #-24 @ 0xffffffe8 │ │ │ │ + rsbeq fp, r8, r2, ror #3 │ │ │ │ + mlseq r8, lr, r1, fp │ │ │ │ + rsbeq r1, r8, r4, asr r4 │ │ │ │ mvnsmi lr, sp, lsr #18 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00b0f8cc │ │ │ │ ssatgt pc, #9, pc, asr #17 @ │ │ │ │ @ instruction: 0xf8dfb08e │ │ │ │ smlatbcs r0, r8, r6, r2 │ │ │ │ @@ -346238,117 +346238,117 @@ │ │ │ │ ldc2l 6, cr15, [r4, #712] @ 0x2c8 │ │ │ │ strtmi r4, [r1], -fp, ror #16 │ │ │ │ @ instruction: 0xf6b24478 │ │ │ │ ldrb pc, [r7], #3727 @ 0xe8f @ │ │ │ │ ldrhteq r9, [r3], #-244 @ 0xffffff0c │ │ │ │ @ instruction: 0xffff5c57 │ │ │ │ @ instruction: 0x000011b8 │ │ │ │ - strdeq fp, [r8], #-6 @ │ │ │ │ - rsbeq fp, r8, lr, lsl #7 │ │ │ │ - rsbeq fp, r8, r0, lsr #1 │ │ │ │ - rsbeq r1, r8, r6, asr r3 │ │ │ │ + strdeq fp, [r8], #-14 @ │ │ │ │ + mlseq r8, r6, r3, fp │ │ │ │ + rsbeq fp, r8, r8, lsr #1 │ │ │ │ + rsbeq r1, r8, lr, asr r3 │ │ │ │ rsbseq r9, r3, r0, ror #30 │ │ │ │ - rsbeq fp, r8, r0, ror r0 │ │ │ │ + rsbeq fp, r8, r8, ror r0 │ │ │ │ @ instruction: 0xffff89f1 │ │ │ │ @ instruction: 0xffff6a7b │ │ │ │ @ instruction: 0xffff9caf │ │ │ │ @ instruction: 0xffff9ba3 │ │ │ │ - strdeq fp, [r8], #-44 @ 0xffffffd4 @ │ │ │ │ - strdeq sl, [r8], #-244 @ 0xffffff0c @ │ │ │ │ - rsbeq r1, r8, sl, lsr #5 │ │ │ │ + rsbeq fp, r8, r4, lsl #6 │ │ │ │ + strdeq sl, [r8], #-252 @ 0xffffff04 @ │ │ │ │ + strhteq r1, [r8], #-34 @ 0xffffffde │ │ │ │ @ instruction: 0xfffffabf │ │ │ │ andeq r0, r0, r9, lsr r7 │ │ │ │ @ instruction: 0xffff8731 │ │ │ │ - rsbeq sl, r8, r8, lsr #31 │ │ │ │ - rsbeq r1, r8, lr, asr r2 │ │ │ │ - rsbeq sl, r8, sl, lsl #31 │ │ │ │ - rsbeq r1, r8, r0, asr #4 │ │ │ │ + strhteq sl, [r8], #-240 @ 0xffffff10 │ │ │ │ + rsbeq r1, r8, r6, ror #4 │ │ │ │ + mlseq r8, r2, pc, sl @ │ │ │ │ + rsbeq r1, r8, r8, asr #4 │ │ │ │ @ instruction: 0xffffccfd │ │ │ │ @ instruction: 0xffff8655 │ │ │ │ - rsbeq sl, r8, r4, asr #30 │ │ │ │ - strdeq r1, [r8], #-26 @ 0xffffffe6 @ │ │ │ │ - rsbeq sl, r8, r4, lsr #30 │ │ │ │ - rsbeq r1, r8, r2, ror #3 │ │ │ │ - rsbeq sl, r8, sl, ror #29 │ │ │ │ - rsbeq r1, r8, r0, lsr #3 │ │ │ │ + rsbeq sl, r8, ip, asr #30 │ │ │ │ + rsbeq r1, r8, r2, lsl #4 │ │ │ │ + rsbeq sl, r8, ip, lsr #30 │ │ │ │ + rsbeq r1, r8, sl, ror #3 │ │ │ │ + strdeq sl, [r8], #-226 @ 0xffffff1e @ │ │ │ │ + rsbeq r1, r8, r8, lsr #3 │ │ │ │ @ instruction: 0xffff8549 │ │ │ │ - strhteq sl, [r8], #-232 @ 0xffffff18 │ │ │ │ - rsbeq r1, r8, lr, ror #2 │ │ │ │ + rsbeq sl, r8, r0, asr #29 │ │ │ │ + rsbeq r1, r8, r6, ror r1 │ │ │ │ @ instruction: 0xffff5a03 │ │ │ │ - rsbeq sl, r8, r6, lsl #29 │ │ │ │ - rsbeq r1, r8, ip, lsr r1 │ │ │ │ + rsbeq sl, r8, lr, lsl #29 │ │ │ │ + rsbeq r1, r8, r4, asr #2 │ │ │ │ @ instruction: 0xffff7dc5 │ │ │ │ - rsbeq sl, r8, r4, asr lr │ │ │ │ - rsbeq r1, r8, sl, lsl #2 │ │ │ │ + rsbeq sl, r8, ip, asr lr │ │ │ │ + rsbeq r1, r8, r2, lsl r1 │ │ │ │ muleq r0, r3, r7 │ │ │ │ - rsbeq sl, r8, r2, lsr #28 │ │ │ │ - ldrdeq r1, [r8], #-8 @ │ │ │ │ + rsbeq sl, r8, sl, lsr #28 │ │ │ │ + rsbeq r1, r8, r0, ror #1 │ │ │ │ @ instruction: 0xffff59ad │ │ │ │ - strdeq sl, [r8], #-208 @ 0xffffff30 @ │ │ │ │ - rsbeq r1, r8, r6, lsr #1 │ │ │ │ + strdeq sl, [r8], #-216 @ 0xffffff28 @ │ │ │ │ + rsbeq r1, r8, lr, lsr #1 │ │ │ │ @ instruction: 0xffff839b │ │ │ │ - strhteq sl, [r8], #-222 @ 0xffffff22 │ │ │ │ - rsbeq r1, r8, r4, ror r0 │ │ │ │ + rsbeq sl, r8, r6, asr #27 │ │ │ │ + rsbeq r1, r8, ip, ror r0 │ │ │ │ @ instruction: 0xffffe8b7 │ │ │ │ - rsbeq sl, r8, r0, lsl #27 │ │ │ │ - rsbeq r1, r8, r6, lsr r0 │ │ │ │ + rsbeq sl, r8, r8, lsl #27 │ │ │ │ + rsbeq r1, r8, lr, lsr r0 │ │ │ │ @ instruction: 0xffffb2b5 │ │ │ │ - rsbeq sl, r8, r2, asr sp │ │ │ │ - rsbeq r1, r8, sl │ │ │ │ + rsbeq sl, r8, sl, asr sp │ │ │ │ + rsbeq r1, r8, r2, lsl r0 │ │ │ │ @ instruction: 0xffffb98b │ │ │ │ - rsbeq sl, r8, lr, lsl sp │ │ │ │ - ldrdeq r0, [r8], #-246 @ 0xffffff0a @ │ │ │ │ + rsbeq sl, r8, r6, lsr #26 │ │ │ │ + ldrdeq r0, [r8], #-254 @ 0xffffff02 @ │ │ │ │ @ instruction: 0xffff8065 │ │ │ │ - strdeq sl, [r8], #-194 @ 0xffffff3e @ │ │ │ │ - rsbeq r0, r8, sl, lsr #31 │ │ │ │ + strdeq sl, [r8], #-202 @ 0xffffff36 @ │ │ │ │ + strhteq r0, [r8], #-242 @ 0xffffff0e │ │ │ │ @ instruction: 0xffff7a71 │ │ │ │ @ instruction: 0xffff7b4b │ │ │ │ - strhteq sl, [r8], #-196 @ 0xffffff3c │ │ │ │ - rsbeq r0, r8, ip, ror #30 │ │ │ │ + strhteq sl, [r8], #-204 @ 0xffffff34 │ │ │ │ + rsbeq r0, r8, r4, ror pc │ │ │ │ @ instruction: 0xffff6337 │ │ │ │ - rsbeq sl, r8, r8, lsl #25 │ │ │ │ - rsbeq r0, r8, r0, asr #30 │ │ │ │ + mlseq r8, r0, ip, sl │ │ │ │ + rsbeq r0, r8, r8, asr #30 │ │ │ │ @ instruction: 0xffff78ff │ │ │ │ - rsbeq sl, r8, ip, asr ip │ │ │ │ - rsbeq r0, r8, r4, lsl pc │ │ │ │ + rsbeq sl, r8, r4, ror #24 │ │ │ │ + rsbeq r0, r8, ip, lsl pc │ │ │ │ @ instruction: 0xfffff6df │ │ │ │ - rsbeq sl, r8, r0, lsr ip │ │ │ │ - rsbeq r0, r8, r8, ror #29 │ │ │ │ + rsbeq sl, r8, r8, lsr ip │ │ │ │ + strdeq r0, [r8], #-224 @ 0xffffff20 @ │ │ │ │ @ instruction: 0xfffff663 │ │ │ │ - rsbeq sl, r8, r4, lsl #24 │ │ │ │ - strhteq r0, [r8], #-236 @ 0xffffff14 │ │ │ │ - ldrdeq r1, [r8], #-172 @ 0xffffff54 @ │ │ │ │ - rsbeq sl, r8, r8, lsl #24 │ │ │ │ + rsbeq sl, r8, ip, lsl #24 │ │ │ │ + rsbeq r0, r8, r4, asr #29 │ │ │ │ + rsbeq r1, r8, r4, ror #21 │ │ │ │ + rsbeq sl, r8, r0, lsl ip │ │ │ │ @ instruction: 0xffff5c1d │ │ │ │ - rsbeq sl, r8, lr, ror #29 │ │ │ │ - mlseq r7, r6, ip, ip │ │ │ │ - rsbeq sl, r8, r0, lsr #23 │ │ │ │ - rsbeq r0, r8, r8, asr lr │ │ │ │ - rsbeq sl, r8, r6, lsl #23 │ │ │ │ - rsbeq r0, r8, lr, lsr lr │ │ │ │ - strhteq sl, [r8], #-234 @ 0xffffff16 │ │ │ │ - rsbeq sl, r8, r4, lsl #30 │ │ │ │ - rsbeq sl, r8, ip, asr #22 │ │ │ │ - rsbeq r0, r8, r4, lsl #28 │ │ │ │ - strdeq sl, [r8], #-224 @ 0xffffff20 @ │ │ │ │ - rsbeq sl, r8, r6, lsr #30 │ │ │ │ - rsbeq sl, r8, r2, lsl fp │ │ │ │ - rsbeq r0, r8, sl, asr #27 │ │ │ │ - rsbeq sl, r8, lr, lsl #30 │ │ │ │ - rsbeq sl, r8, r0, ror #30 │ │ │ │ - ldrdeq sl, [r8], #-168 @ 0xffffff58 @ │ │ │ │ - mlseq r8, r0, sp, r0 │ │ │ │ - rsbeq sl, r8, r8, asr #30 │ │ │ │ - rsbeq sl, r8, r2, ror pc │ │ │ │ - mlseq r8, lr, sl, sl │ │ │ │ - rsbeq r0, r8, r6, asr sp │ │ │ │ - rsbeq sl, r8, r4, ror pc │ │ │ │ - rsbeq sl, r8, r4, asr #30 │ │ │ │ - rsbeq sl, r8, r0, asr sl │ │ │ │ - rsbeq r0, r8, r8, lsl #26 │ │ │ │ + strdeq sl, [r8], #-230 @ 0xffffff1a @ │ │ │ │ + mlseq r7, lr, ip, ip │ │ │ │ + rsbeq sl, r8, r8, lsr #23 │ │ │ │ + rsbeq r0, r8, r0, ror #28 │ │ │ │ + rsbeq sl, r8, lr, lsl #23 │ │ │ │ + rsbeq r0, r8, r6, asr #28 │ │ │ │ + rsbeq sl, r8, r2, asr #29 │ │ │ │ + rsbeq sl, r8, ip, lsl #30 │ │ │ │ + rsbeq sl, r8, r4, asr fp │ │ │ │ + rsbeq r0, r8, ip, lsl #28 │ │ │ │ + strdeq sl, [r8], #-232 @ 0xffffff18 @ │ │ │ │ + rsbeq sl, r8, lr, lsr #30 │ │ │ │ + rsbeq sl, r8, sl, lsl fp │ │ │ │ + ldrdeq r0, [r8], #-210 @ 0xffffff2e @ │ │ │ │ + rsbeq sl, r8, r6, lsl pc │ │ │ │ + rsbeq sl, r8, r8, ror #30 │ │ │ │ + rsbeq sl, r8, r0, ror #21 │ │ │ │ + mlseq r8, r8, sp, r0 │ │ │ │ + rsbeq sl, r8, r0, asr pc │ │ │ │ + rsbeq sl, r8, sl, ror pc │ │ │ │ + rsbeq sl, r8, r6, lsr #21 │ │ │ │ + rsbeq r0, r8, lr, asr sp │ │ │ │ + rsbeq sl, r8, ip, ror pc │ │ │ │ + rsbeq sl, r8, ip, asr #30 │ │ │ │ + rsbeq sl, r8, r8, asr sl │ │ │ │ + rsbeq r0, r8, r0, lsl sp │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ bl fecbc4a8 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ssub8mi r0, r4, r0 │ │ │ │ @ instruction: 0xf7ffb082 │ │ │ │ stmdacs r1, {r0, r1, r6, r7, r8, r9, fp, ip, sp, lr, pc} │ │ │ │ svclt 0x00084603 │ │ │ │ @@ -346359,16 +346359,16 @@ │ │ │ │ ldrbtmi r4, [r8], #-2054 @ 0xfffff7fa │ │ │ │ @ instruction: 0xf6b2300c │ │ │ │ stmdami r5, {r0, r1, r2, r3, r4, r6, r7, sl, fp, ip, sp, lr, pc} │ │ │ │ ldrbtmi r9, [r8], #-2305 @ 0xfffff6ff │ │ │ │ ldc2 6, cr15, [sl, #712] @ 0x2c8 │ │ │ │ ldrmi r9, [r8], -r1, lsl #22 │ │ │ │ ldclt 0, cr11, [r0, #-8] │ │ │ │ - rsbeq sl, r8, r6, ror #16 │ │ │ │ - rsbeq r0, r8, lr, lsl fp │ │ │ │ + rsbeq sl, r8, lr, ror #16 │ │ │ │ + rsbeq r0, r8, r6, lsr #22 │ │ │ │ ldrbmi lr, [r0, sp, lsr #18]! │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00a0f8cc │ │ │ │ bmi 1776d4c │ │ │ │ blmi 1776d68 │ │ │ │ addslt r4, r0, sl, ror r4 │ │ │ │ @@ -346456,24 +346456,24 @@ │ │ │ │ @ instruction: 0xf6b2300c │ │ │ │ stmdami lr, {r0, r1, r2, r3, r4, sl, fp, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf6b24478 │ │ │ │ @ instruction: 0xe79efcdb │ │ │ │ stmdb r6!, {r2, r3, r5, r7, r9, sl, ip, sp, lr, pc}^ │ │ │ │ rsbseq r9, r3, r8, lsl #14 │ │ │ │ @ instruction: 0x000011b8 │ │ │ │ - rsbeq sl, r8, r0, asr r8 │ │ │ │ - rsbeq sl, r8, lr, lsr #15 │ │ │ │ - rsbeq ip, r7, r4, asr #22 │ │ │ │ + rsbeq sl, r8, r8, asr r8 │ │ │ │ + strhteq sl, [r8], #-118 @ 0xffffff8a │ │ │ │ + rsbeq ip, r7, ip, asr #22 │ │ │ │ rsbseq r9, r3, lr, ror #12 │ │ │ │ - rsbeq sl, r8, ip, asr r7 │ │ │ │ - rsbeq r0, r8, r4, lsl sl │ │ │ │ - rsbeq sl, r8, r4, lsl #14 │ │ │ │ - strhteq r0, [r8], #-156 @ 0xffffff64 │ │ │ │ - rsbeq sl, r8, r6, ror #13 │ │ │ │ - rsbeq sl, r8, r0, lsl r7 │ │ │ │ + rsbeq sl, r8, r4, ror #14 │ │ │ │ + rsbeq r0, r8, ip, lsl sl │ │ │ │ + rsbeq sl, r8, ip, lsl #14 │ │ │ │ + rsbeq r0, r8, r4, asr #19 │ │ │ │ + rsbeq sl, r8, lr, ror #13 │ │ │ │ + rsbeq sl, r8, r8, lsl r7 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x0068f8cc │ │ │ │ @ instruction: 0x4693b09d │ │ │ │ strmi r4, [r5], -r1, ror #21 │ │ │ │ orrhi pc, r4, #14614528 @ 0xdf0000 │ │ │ │ @@ -346698,42 +346698,42 @@ │ │ │ │ andcc r4, ip, r8, ror r4 │ │ │ │ blx 10232e8 │ │ │ │ ldrbtmi r4, [r8], #-2079 @ 0xfffff7e1 │ │ │ │ blx fff232f0 │ │ │ │ @ instruction: 0xe68f6037 │ │ │ │ svc 0x0080f6ab │ │ │ │ rsbseq r9, r3, sl, asr r5 │ │ │ │ - mlseq r8, r2, r6, sl │ │ │ │ + mlseq r8, sl, r6, sl │ │ │ │ @ instruction: 0x000011b8 │ │ │ │ - strdeq sl, [r8], #-82 @ 0xffffffae @ │ │ │ │ + strdeq sl, [r8], #-90 @ 0xffffffa6 @ │ │ │ │ rsbseq r9, r3, ip, lsr #9 │ │ │ │ - strhteq sl, [r8], #-80 @ 0xffffffb0 │ │ │ │ - rsbeq r0, r8, r8, ror #16 │ │ │ │ - rsbeq sl, r8, ip, asr #10 │ │ │ │ - rsbeq r0, r8, r4, lsl #16 │ │ │ │ - strhteq sl, [r8], #-64 @ 0xffffffc0 │ │ │ │ - rsbeq r0, r8, r8, ror #14 │ │ │ │ - rsbeq sl, r8, sl, lsr r4 │ │ │ │ - strdeq r0, [r8], #-98 @ 0xffffff9e @ │ │ │ │ - rsbeq sl, r8, lr, lsl r4 │ │ │ │ - ldrdeq r0, [r8], #-102 @ 0xffffff9a @ │ │ │ │ - rsbeq sl, r8, r4, lsl #8 │ │ │ │ - rsbeq sl, r8, r2, lsr #18 │ │ │ │ - rsbeq sl, r8, r6, ror #7 │ │ │ │ - mlseq r8, ip, r6, r0 │ │ │ │ - mlseq r8, r0, r3, sl │ │ │ │ - rsbeq sl, r8, r2, lsr #18 │ │ │ │ - rsbeq sl, r8, r2, ror r3 │ │ │ │ - rsbeq r0, r8, sl, lsr #12 │ │ │ │ - rsbeq sl, r8, r6, asr r3 │ │ │ │ - mlseq r8, r8, r8, sl │ │ │ │ - rsbeq sl, r8, r8, lsr r3 │ │ │ │ - rsbeq r0, r8, lr, ror #11 │ │ │ │ - rsbeq sl, r8, ip, lsl r3 │ │ │ │ - rsbeq sl, r8, sl, lsl #17 │ │ │ │ + strhteq sl, [r8], #-88 @ 0xffffffa8 │ │ │ │ + rsbeq r0, r8, r0, ror r8 │ │ │ │ + rsbeq sl, r8, r4, asr r5 │ │ │ │ + rsbeq r0, r8, ip, lsl #16 │ │ │ │ + strhteq sl, [r8], #-72 @ 0xffffffb8 │ │ │ │ + rsbeq r0, r8, r0, ror r7 │ │ │ │ + rsbeq sl, r8, r2, asr #8 │ │ │ │ + strdeq r0, [r8], #-106 @ 0xffffff96 @ │ │ │ │ + rsbeq sl, r8, r6, lsr #8 │ │ │ │ + ldrdeq r0, [r8], #-110 @ 0xffffff92 @ │ │ │ │ + rsbeq sl, r8, ip, lsl #8 │ │ │ │ + rsbeq sl, r8, sl, lsr #18 │ │ │ │ + rsbeq sl, r8, lr, ror #7 │ │ │ │ + rsbeq r0, r8, r4, lsr #13 │ │ │ │ + mlseq r8, r8, r3, sl │ │ │ │ + rsbeq sl, r8, sl, lsr #18 │ │ │ │ + rsbeq sl, r8, sl, ror r3 │ │ │ │ + rsbeq r0, r8, r2, lsr r6 │ │ │ │ + rsbeq sl, r8, lr, asr r3 │ │ │ │ + rsbeq sl, r8, r0, lsr #17 │ │ │ │ + rsbeq sl, r8, r0, asr #6 │ │ │ │ + strdeq r0, [r8], #-86 @ 0xffffffaa @ │ │ │ │ + rsbeq sl, r8, r4, lsr #6 │ │ │ │ + mlseq r8, r2, r8, sl │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ bl fecbcaac │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, lr, r0, asr #31 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ strls r9, [r0], #-3088 @ 0xfffff3f0 │ │ │ │ stmib sp, {r0, r4, sl, fp, ip, pc}^ │ │ │ │ @@ -346753,16 +346753,16 @@ │ │ │ │ andcc r4, ip, r8, ror r4 │ │ │ │ @ instruction: 0xf9ccf6b2 │ │ │ │ stmdbls sp, {r0, r2, fp, lr} │ │ │ │ @ instruction: 0xf6b24478 │ │ │ │ blls 4e4324 │ │ │ │ andlt r4, lr, r8, lsl r6 │ │ │ │ svclt 0x0000bd10 │ │ │ │ - rsbeq sl, r8, r0, asr #4 │ │ │ │ - strdeq r0, [r8], #-72 @ 0xffffffb8 @ │ │ │ │ + rsbeq sl, r8, r8, asr #4 │ │ │ │ + rsbeq r0, r8, r0, lsl #10 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ bl fecbcb20 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ stmiavs r8, {r3, r4, r5, r6, r7, r8, r9, sl, fp}^ │ │ │ │ vsubhn.i16 d4, q7, q6 │ │ │ │ stmdbmi fp, {r0, r2, r5, r6, r7, sl, fp, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf6ac4479 │ │ │ │ @@ -346772,17 +346772,17 @@ │ │ │ │ bicsvc pc, pc, r1, asr #4 │ │ │ │ andcc r4, ip, r8, ror r4 │ │ │ │ @ instruction: 0xf9a4f6b2 │ │ │ │ ldrbtmi r4, [r8], #-2053 @ 0xfffff7fb │ │ │ │ blx 19a341c │ │ │ │ rscscc pc, pc, pc, asr #32 │ │ │ │ svclt 0x0000bd10 │ │ │ │ - rsbeq sl, r8, r4, lsr r2 │ │ │ │ - strdeq sl, [r8], #-16 @ │ │ │ │ - rsbeq sl, r8, lr, lsl #9 │ │ │ │ + rsbeq sl, r8, ip, lsr r2 │ │ │ │ + strdeq sl, [r8], #-24 @ 0xffffffe8 @ │ │ │ │ + mlseq r8, r6, r4, sl │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ bl fecbcb70 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ stmiavs r8, {r3, r4, r5, r6, r7, r8, r9, sl, fp}^ │ │ │ │ vsubhn.i16 d4, q7, q6 │ │ │ │ stmdbmi sl, {r0, r2, r3, r4, r5, r7, sl, fp, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf6ac4479 │ │ │ │ @@ -346791,17 +346791,17 @@ │ │ │ │ stmdami r7, {r4, r8, sl, fp, ip, sp, pc} │ │ │ │ mvnsvc pc, r1, asr #4 │ │ │ │ andcc r4, ip, r8, ror r4 │ │ │ │ @ instruction: 0xf97cf6b2 │ │ │ │ ldrbtmi r4, [r8], #-2052 @ 0xfffff7fc │ │ │ │ blx fa346c │ │ │ │ ldclt 0, cr2, [r0, #-0] │ │ │ │ - rsbeq sl, r8, r4, ror #3 │ │ │ │ - rsbeq sl, r8, r0, lsr #3 │ │ │ │ - rsbeq sl, r8, lr, lsr r4 │ │ │ │ + rsbeq sl, r8, ip, ror #3 │ │ │ │ + rsbeq sl, r8, r8, lsr #3 │ │ │ │ + rsbeq sl, r8, r6, asr #8 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ bl fecbcbbc │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ stmiavs r8, {r3, r4, r5, r6, r7, r8, r9, sl, fp}^ │ │ │ │ vsubhn.i16 d4, q7, q6 │ │ │ │ stmdbmi sl, {r0, r1, r2, r4, r7, sl, fp, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf6ac4479 │ │ │ │ @@ -346810,17 +346810,17 @@ │ │ │ │ stmdami r7, {r4, r8, sl, fp, ip, sp, pc} │ │ │ │ tstpeq sp, r1, asr #12 @ p-variant is OBSOLETE │ │ │ │ andcc r4, ip, r8, ror r4 │ │ │ │ @ instruction: 0xf956f6b2 │ │ │ │ ldrbtmi r4, [r8], #-2052 @ 0xfffff7fc │ │ │ │ blx 6234b8 │ │ │ │ ldclt 0, cr2, [r0, #-0] │ │ │ │ - mlseq r8, r8, r1, sl │ │ │ │ - rsbeq sl, r8, r4, asr r1 │ │ │ │ - strdeq sl, [r8], #-50 @ 0xffffffce @ │ │ │ │ + rsbeq sl, r8, r0, lsr #3 │ │ │ │ + rsbeq sl, r8, ip, asr r1 │ │ │ │ + strdeq sl, [r8], #-58 @ 0xffffffc6 @ │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ bl fecbcc08 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ stmiavs r8, {r3, r4, r5, r6, r7, r8, r9, sl, fp}^ │ │ │ │ vsubhn.i16 d4, q7, q6 │ │ │ │ stmdbmi fp, {r0, r4, r5, r6, sl, fp, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf6ac4479 │ │ │ │ @@ -346830,17 +346830,17 @@ │ │ │ │ msreq R12_usr, r1 │ │ │ │ andcc r4, ip, r8, ror r4 │ │ │ │ @ instruction: 0xf930f6b2 │ │ │ │ ldrbtmi r4, [r8], #-2053 @ 0xfffff7fb │ │ │ │ @ instruction: 0xf9ecf6b2 │ │ │ │ @ instruction: 0x6c186923 │ │ │ │ svclt 0x0000bd10 │ │ │ │ - rsbeq sl, r8, ip, asr #2 │ │ │ │ - rsbeq sl, r8, r8, lsl #2 │ │ │ │ - rsbeq sl, r8, r6, lsr #7 │ │ │ │ + rsbeq sl, r8, r4, asr r1 │ │ │ │ + rsbeq sl, r8, r0, lsl r1 │ │ │ │ + rsbeq sl, r8, lr, lsr #7 │ │ │ │ andeq r0, r0, r0 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ bl fecbcc5c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0x46040ff8 │ │ │ │ vsubhn.i64 d4, , q4 │ │ │ │ @ instruction: 0x4601fed7 │ │ │ │ @@ -346864,16 +346864,16 @@ │ │ │ │ ldrbtmi r4, [r8], #-2054 @ 0xfffff7fa │ │ │ │ @ instruction: 0xf6b2300c │ │ │ │ stmdami r5, {r0, r2, r3, r5, r6, r7, fp, ip, sp, lr, pc} │ │ │ │ ldrbtmi r9, [r8], #-2305 @ 0xfffff6ff │ │ │ │ @ instruction: 0xf9a8f6b2 │ │ │ │ ldrmi r9, [r8], -r1, lsl #22 │ │ │ │ ldclt 0, cr11, [r0, #-8] │ │ │ │ - rsbeq sl, r8, r6, lsr r6 │ │ │ │ - rsbeq r0, r8, sl, lsr r3 │ │ │ │ + rsbeq sl, r8, lr, lsr r6 │ │ │ │ + rsbeq r0, r8, r2, asr #6 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl fecbccdc │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ bmi 729a64 │ │ │ │ blmi 751cfc │ │ │ │ ldrbtmi r4, [sl], #-1541 @ 0xfffff9fb │ │ │ │ strmi r4, [ip], -r8, lsl #12 │ │ │ │ @@ -346895,15 +346895,15 @@ │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ mrsle r0, LR_svc │ │ │ │ andlt r2, r5, r1 │ │ │ │ @ instruction: 0xf6abbd30 │ │ │ │ svclt 0x0000edfa │ │ │ │ rsbseq r8, r3, r6, lsr #30 │ │ │ │ @ instruction: 0x000011b8 │ │ │ │ - strdeq sl, [r8], #-90 @ 0xffffffa6 @ │ │ │ │ + rsbeq sl, r8, r2, lsl #12 │ │ │ │ rsbseq r8, r3, ip, ror #29 │ │ │ │ svcmi 0x00f8e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ blhi 3a1010 │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00b8f8cc │ │ │ │ mrc 15, 5, r9, cr0, cr2, {0} │ │ │ │ @@ -347245,79 +347245,79 @@ │ │ │ │ svccc 0x00b99999 │ │ │ │ ldrlt r4, [r9, #-3109]! @ 0xfffff3db │ │ │ │ strble r6, [r7], #-2187 @ 0xfffff775 │ │ │ │ ldmibls r9, {r1, r3, r4, r7, r8, fp, ip, pc} │ │ │ │ svccc 0x00c99999 │ │ │ │ ldrshteq r8, [r3], #-218 @ 0xffffff26 │ │ │ │ @ instruction: 0x000011b8 │ │ │ │ - ldrdeq sl, [r8], #-72 @ 0xffffffb8 @ │ │ │ │ + rsbeq sl, r8, r0, ror #9 │ │ │ │ @ instruction: 0x000019b9 │ │ │ │ - rsbeq sl, r8, lr, asr #9 │ │ │ │ - rsbeq sl, r8, ip, lsl #10 │ │ │ │ + ldrdeq sl, [r8], #-70 @ 0xffffffba @ │ │ │ │ + rsbeq sl, r8, r4, lsl r5 │ │ │ │ andeq r0, r0, fp, lsr #19 │ │ │ │ - rsbeq sl, r8, lr, asr r4 │ │ │ │ - rsbeq r0, r8, r0, ror #2 │ │ │ │ + rsbeq sl, r8, r6, ror #8 │ │ │ │ + rsbeq r0, r8, r8, ror #2 │ │ │ │ rsbseq r8, r3, sl, ror #26 │ │ │ │ - rsbeq sl, r8, r2, lsr #8 │ │ │ │ - rsbeq r0, r8, r4, lsr #2 │ │ │ │ + rsbeq sl, r8, sl, lsr #8 │ │ │ │ + rsbeq r0, r8, ip, lsr #2 │ │ │ │ @ instruction: 0xfffffded │ │ │ │ @ instruction: 0xfffffd7f │ │ │ │ - rsbeq sl, r8, r0, ror #7 │ │ │ │ - rsbeq r0, r8, r4, ror #1 │ │ │ │ - rsbeq sl, r8, r6, asr #7 │ │ │ │ - rsbeq r0, r8, sl, asr #1 │ │ │ │ + rsbeq sl, r8, r8, ror #7 │ │ │ │ + rsbeq r0, r8, ip, ror #1 │ │ │ │ + rsbeq sl, r8, lr, asr #7 │ │ │ │ + ldrdeq r0, [r8], #-2 @ │ │ │ │ @ instruction: 0xfffffd15 │ │ │ │ - rsbeq sl, r8, r4, lsr #8 │ │ │ │ - rsbeq sl, r8, r4, asr r4 │ │ │ │ - rsbeq sl, r8, lr, ror #6 │ │ │ │ - rsbeq r0, r8, r2, ror r0 │ │ │ │ - rsbeq sl, r8, r4, asr r3 │ │ │ │ - rsbeq r0, r8, r8, asr r0 │ │ │ │ - rsbeq sl, r8, r6, lsl r4 │ │ │ │ - rsbeq sl, r8, r8, asr r4 │ │ │ │ - rsbeq sl, r8, lr, lsl #6 │ │ │ │ - rsbeq r0, r8, r2, lsl r0 │ │ │ │ - rsbeq sl, r8, sl, asr #8 │ │ │ │ - rsbeq sl, r8, r2, lsl #9 │ │ │ │ - rsbeq sl, r8, r8, asr #5 │ │ │ │ - rsbeq pc, r7, ip, asr #31 │ │ │ │ - rsbeq sl, r8, sl, lsr #5 │ │ │ │ - rsbeq pc, r7, ip, lsr #31 │ │ │ │ - rsbeq sl, r8, r8, asr #8 │ │ │ │ - rsbeq sl, r8, r8, ror r4 │ │ │ │ - rsbeq sl, r8, r2, ror #4 │ │ │ │ - rsbeq pc, r7, r6, ror #30 │ │ │ │ - rsbeq sl, r8, lr, asr r4 │ │ │ │ - mlseq r8, lr, r4, sl │ │ │ │ - rsbeq sl, r8, ip, lsl r2 │ │ │ │ - rsbeq pc, r7, r0, lsr #30 │ │ │ │ - rsbeq sl, r8, r4, lsl #9 │ │ │ │ - rsbeq sl, r8, r8, lsr #9 │ │ │ │ - ldrdeq sl, [r8], #-22 @ 0xffffffea @ │ │ │ │ - ldrdeq pc, [r7], #-234 @ 0xffffff16 @ │ │ │ │ - rsbeq sl, r8, r6, lsl #9 │ │ │ │ - strhteq sl, [r8], #-74 @ 0xffffffb6 │ │ │ │ - mlseq r8, r0, r1, sl │ │ │ │ - mlseq r7, r4, lr, pc @ │ │ │ │ - mlseq r8, r8, r4, sl │ │ │ │ - rsbeq sl, r8, r8, asr #9 │ │ │ │ - rsbeq sl, r8, r6, asr #2 │ │ │ │ - rsbeq pc, r7, sl, asr #28 │ │ │ │ - rsbeq sl, r8, sl, lsr #9 │ │ │ │ - rsbeq sl, r8, r2, ror #9 │ │ │ │ - rsbeq sl, r8, r0, lsl #2 │ │ │ │ - rsbeq pc, r7, r4, lsl #28 │ │ │ │ - strhteq sl, [r8], #-78 @ 0xffffffb2 │ │ │ │ - rsbeq sl, r8, ip, lsl #10 │ │ │ │ - strhteq sl, [r8], #-10 │ │ │ │ - strhteq pc, [r7], #-222 @ 0xffffff22 @ │ │ │ │ - strdeq sl, [r8], #-74 @ 0xffffffb6 @ │ │ │ │ - rsbeq sl, r8, r2, asr #10 │ │ │ │ - rsbeq sl, r8, r2, ror r0 │ │ │ │ - rsbeq pc, r7, r6, ror sp @ │ │ │ │ + rsbeq sl, r8, ip, lsr #8 │ │ │ │ + rsbeq sl, r8, ip, asr r4 │ │ │ │ + rsbeq sl, r8, r6, ror r3 │ │ │ │ + rsbeq r0, r8, sl, ror r0 │ │ │ │ + rsbeq sl, r8, ip, asr r3 │ │ │ │ + rsbeq r0, r8, r0, rrx │ │ │ │ + rsbeq sl, r8, lr, lsl r4 │ │ │ │ + rsbeq sl, r8, r0, ror #8 │ │ │ │ + rsbeq sl, r8, r6, lsl r3 │ │ │ │ + rsbeq r0, r8, sl, lsl r0 │ │ │ │ + rsbeq sl, r8, r2, asr r4 │ │ │ │ + rsbeq sl, r8, sl, lsl #9 │ │ │ │ + ldrdeq sl, [r8], #-32 @ 0xffffffe0 @ │ │ │ │ + ldrdeq pc, [r7], #-244 @ 0xffffff0c @ │ │ │ │ + strhteq sl, [r8], #-34 @ 0xffffffde │ │ │ │ + strhteq pc, [r7], #-244 @ 0xffffff0c @ │ │ │ │ + rsbeq sl, r8, r0, asr r4 │ │ │ │ + rsbeq sl, r8, r0, lsl #9 │ │ │ │ + rsbeq sl, r8, sl, ror #4 │ │ │ │ + rsbeq pc, r7, lr, ror #30 │ │ │ │ + rsbeq sl, r8, r6, ror #8 │ │ │ │ + rsbeq sl, r8, r6, lsr #9 │ │ │ │ + rsbeq sl, r8, r4, lsr #4 │ │ │ │ + rsbeq pc, r7, r8, lsr #30 │ │ │ │ + rsbeq sl, r8, ip, lsl #9 │ │ │ │ + strhteq sl, [r8], #-64 @ 0xffffffc0 │ │ │ │ + ldrdeq sl, [r8], #-30 @ 0xffffffe2 @ │ │ │ │ + rsbeq pc, r7, r2, ror #29 │ │ │ │ + rsbeq sl, r8, lr, lsl #9 │ │ │ │ + rsbeq sl, r8, r2, asr #9 │ │ │ │ + mlseq r8, r8, r1, sl │ │ │ │ + mlseq r7, ip, lr, pc @ │ │ │ │ + rsbeq sl, r8, r0, lsr #9 │ │ │ │ + ldrdeq sl, [r8], #-64 @ 0xffffffc0 @ │ │ │ │ + rsbeq sl, r8, lr, asr #2 │ │ │ │ + rsbeq pc, r7, r2, asr lr @ │ │ │ │ + strhteq sl, [r8], #-66 @ 0xffffffbe │ │ │ │ + rsbeq sl, r8, sl, ror #9 │ │ │ │ + rsbeq sl, r8, r8, lsl #2 │ │ │ │ + rsbeq pc, r7, ip, lsl #28 │ │ │ │ + rsbeq sl, r8, r6, asr #9 │ │ │ │ + rsbeq sl, r8, r4, lsl r5 │ │ │ │ + rsbeq sl, r8, r2, asr #1 │ │ │ │ + rsbeq pc, r7, r6, asr #27 │ │ │ │ + rsbeq sl, r8, r2, lsl #10 │ │ │ │ + rsbeq sl, r8, sl, asr #10 │ │ │ │ + rsbeq sl, r8, sl, ror r0 │ │ │ │ + rsbeq pc, r7, lr, ror sp @ │ │ │ │ movwcs r4, #2768 @ 0xad0 │ │ │ │ @ instruction: 0x463049d0 │ │ │ │ movwcc lr, #6605 @ 0x19cd │ │ │ │ movwls r4, #1146 @ 0x47a │ │ │ │ ldc 4, cr4, [pc, #484] @ 1663c0 │ │ │ │ @ instruction: 0xf1051bc4 │ │ │ │ ldc 3, cr0, [pc, #384] @ 166364 │ │ │ │ @@ -347518,62 +347518,62 @@ │ │ │ │ ... │ │ │ │ strbtvs r6, [r6], -r6, ror #12 │ │ │ │ svccc 0x00ee6666 │ │ │ │ ldrlt r4, [r9, #-3109]! @ 0xfffff3db │ │ │ │ strbpl r6, [r7], #-2187 @ 0xfffff775 │ │ │ │ teqcc r3, #-872415232 @ 0xcc000000 │ │ │ │ svccc 0x00db3333 │ │ │ │ - rsbeq sl, r8, r8, ror #7 │ │ │ │ - rsbeq sl, r8, r8, lsr #8 │ │ │ │ - rsbeq r9, r8, lr, ror #29 │ │ │ │ - strdeq pc, [r7], #-178 @ 0xffffff4e @ │ │ │ │ - rsbeq sl, r8, r4, lsl #8 │ │ │ │ - rsbeq sl, r8, ip, lsr r4 │ │ │ │ - rsbeq r9, r8, r8, lsr #29 │ │ │ │ - rsbeq pc, r7, ip, lsr #23 │ │ │ │ - rsbeq sl, r8, r6, lsr #8 │ │ │ │ - rsbeq sl, r8, r2, asr r4 │ │ │ │ - rsbeq r9, r8, r2, ror #28 │ │ │ │ - rsbeq pc, r7, r6, ror #22 │ │ │ │ - rsbeq sl, r8, r6, lsr r4 │ │ │ │ - rsbeq sl, r8, r6, ror r4 │ │ │ │ - rsbeq r9, r8, ip, lsl lr │ │ │ │ - rsbeq pc, r7, r0, lsr #22 │ │ │ │ - rsbeq sl, r8, r0, ror #8 │ │ │ │ - rsbeq sl, r8, r0, lsr #9 │ │ │ │ - ldrdeq r9, [r8], #-214 @ 0xffffff2a @ │ │ │ │ - ldrdeq pc, [r7], #-170 @ 0xffffff56 @ │ │ │ │ - rsbeq sl, r8, r8, lsl #9 │ │ │ │ - strhteq sl, [r8], #-78 @ 0xffffffb2 │ │ │ │ - mlseq r8, sl, sp, r9 │ │ │ │ - mlseq r7, lr, sl, pc @ │ │ │ │ - strdeq sl, [r8], #-68 @ 0xffffffbc @ │ │ │ │ + strdeq sl, [r8], #-48 @ 0xffffffd0 @ │ │ │ │ + rsbeq sl, r8, r0, lsr r4 │ │ │ │ + strdeq r9, [r8], #-230 @ 0xffffff1a @ │ │ │ │ + strdeq pc, [r7], #-186 @ 0xffffff46 @ │ │ │ │ + rsbeq sl, r8, ip, lsl #8 │ │ │ │ + rsbeq sl, r8, r4, asr #8 │ │ │ │ + strhteq r9, [r8], #-224 @ 0xffffff20 │ │ │ │ + strhteq pc, [r7], #-180 @ 0xffffff4c @ │ │ │ │ + rsbeq sl, r8, lr, lsr #8 │ │ │ │ + rsbeq sl, r8, sl, asr r4 │ │ │ │ + rsbeq r9, r8, sl, ror #28 │ │ │ │ + rsbeq pc, r7, lr, ror #22 │ │ │ │ + rsbeq sl, r8, lr, lsr r4 │ │ │ │ + rsbeq sl, r8, lr, ror r4 │ │ │ │ + rsbeq r9, r8, r4, lsr #28 │ │ │ │ + rsbeq pc, r7, r8, lsr #22 │ │ │ │ + rsbeq sl, r8, r8, ror #8 │ │ │ │ rsbeq sl, r8, r8, lsr #9 │ │ │ │ - rsbeq r9, r8, lr, asr sp │ │ │ │ - rsbeq pc, r7, r2, ror #20 │ │ │ │ - rsbeq sl, r8, r8, lsl r5 │ │ │ │ - ldrdeq sl, [r8], #-72 @ 0xffffffb8 @ │ │ │ │ - rsbeq r9, r8, r2, lsr #26 │ │ │ │ - rsbeq pc, r7, r6, lsr #20 │ │ │ │ - rsbeq sl, r8, r0, asr #10 │ │ │ │ + ldrdeq r9, [r8], #-222 @ 0xffffff22 @ │ │ │ │ + rsbeq pc, r7, r2, ror #21 │ │ │ │ + mlseq r8, r0, r4, sl │ │ │ │ + rsbeq sl, r8, r6, asr #9 │ │ │ │ + rsbeq r9, r8, r2, lsr #27 │ │ │ │ + rsbeq pc, r7, r6, lsr #21 │ │ │ │ strdeq sl, [r8], #-76 @ 0xffffffb4 @ │ │ │ │ - rsbeq r9, r8, r6, ror #25 │ │ │ │ - rsbeq pc, r7, sl, ror #19 │ │ │ │ - rsbeq sl, r8, r8, ror #10 │ │ │ │ + strhteq sl, [r8], #-64 @ 0xffffffc0 │ │ │ │ + rsbeq r9, r8, r6, ror #26 │ │ │ │ + rsbeq pc, r7, sl, ror #20 │ │ │ │ rsbeq sl, r8, r0, lsr #10 │ │ │ │ - rsbeq r9, r8, sl, lsr #25 │ │ │ │ - rsbeq pc, r7, lr, lsr #19 │ │ │ │ - mlseq r8, r2, r5, sl │ │ │ │ - rsbeq sl, r8, r0, asr #10 │ │ │ │ - rsbeq r9, r8, ip, asr ip │ │ │ │ - rsbeq pc, r7, r0, ror #18 │ │ │ │ - rsbeq sl, r8, r4, lsr #11 │ │ │ │ - rsbeq sl, r8, lr, asr r5 │ │ │ │ - rsbeq r9, r8, r6, lsl ip │ │ │ │ - rsbeq pc, r7, sl, lsl r9 @ │ │ │ │ + rsbeq sl, r8, r0, ror #9 │ │ │ │ + rsbeq r9, r8, sl, lsr #26 │ │ │ │ + rsbeq pc, r7, lr, lsr #20 │ │ │ │ + rsbeq sl, r8, r8, asr #10 │ │ │ │ + rsbeq sl, r8, r4, lsl #10 │ │ │ │ + rsbeq r9, r8, lr, ror #25 │ │ │ │ + strdeq pc, [r7], #-146 @ 0xffffff6e @ │ │ │ │ + rsbeq sl, r8, r0, ror r5 │ │ │ │ + rsbeq sl, r8, r8, lsr #10 │ │ │ │ + strhteq r9, [r8], #-194 @ 0xffffff3e │ │ │ │ + strhteq pc, [r7], #-150 @ 0xffffff6a @ │ │ │ │ + mlseq r8, sl, r5, sl │ │ │ │ + rsbeq sl, r8, r8, asr #10 │ │ │ │ + rsbeq r9, r8, r4, ror #24 │ │ │ │ + rsbeq pc, r7, r8, ror #18 │ │ │ │ + rsbeq sl, r8, ip, lsr #11 │ │ │ │ + rsbeq sl, r8, r6, ror #10 │ │ │ │ + rsbeq r9, r8, lr, lsl ip │ │ │ │ + rsbeq pc, r7, r2, lsr #18 │ │ │ │ ldmdbmi r1, {r9, sp} │ │ │ │ andcs lr, r4, #3358720 @ 0x334000 │ │ │ │ subscc pc, r0, #76, 4 @ 0xc0000004 │ │ │ │ @ instruction: 0xf1059201 │ │ │ │ bmi 4e7470 │ │ │ │ stmib sp, {r4, r5, r9, sl, lr}^ │ │ │ │ ldrbtmi r4, [r9], #-1794 @ 0xfffff8fe │ │ │ │ @@ -347584,18 +347584,18 @@ │ │ │ │ vadd.i8 d20, d0, d8 │ │ │ │ ldrbtmi r2, [r8], #-409 @ 0xfffffe67 │ │ │ │ @ instruction: 0xf6b1300c │ │ │ │ stmdami r6, {r0, r1, r2, r6, r8, r9, fp, ip, sp, lr, pc} │ │ │ │ ldrbtmi r4, [r8], #-1569 @ 0xfffff9df │ │ │ │ stc2 6, cr15, [r2], {177} @ 0xb1 │ │ │ │ bllt 12e4610 │ │ │ │ - rsbeq sl, r8, r6, asr #9 │ │ │ │ - rsbeq sl, r8, r6, lsl #9 │ │ │ │ - rsbeq r9, r8, sl, ror #21 │ │ │ │ - rsbeq pc, r7, lr, ror #15 │ │ │ │ + rsbeq sl, r8, lr, asr #9 │ │ │ │ + rsbeq sl, r8, lr, lsl #9 │ │ │ │ + strdeq r9, [r8], #-162 @ 0xffffff5e @ │ │ │ │ + strdeq pc, [r7], #-118 @ 0xffffff8a @ │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ bl fecbd82c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strdlt r0, [r3], r0 @ │ │ │ │ blx ffa24634 │ │ │ │ stmdacs r1, {r0, r1, r9, sl, lr} │ │ │ │ ldrmi sp, [r8], -r2, lsl #2 │ │ │ │ @@ -347605,16 +347605,16 @@ │ │ │ │ andcc r4, ip, r8, ror r4 │ │ │ │ blx 9a411a │ │ │ │ stmdbls r1, {r0, r2, fp, lr} │ │ │ │ @ instruction: 0xf6b14478 │ │ │ │ blls 1e55cc │ │ │ │ andlt r4, r3, r8, lsl r6 │ │ │ │ svclt 0x0000bd00 │ │ │ │ - mlseq r8, ip, sl, r9 │ │ │ │ - rsbeq pc, r7, r0, lsr #15 │ │ │ │ + rsbeq r9, r8, r4, lsr #21 │ │ │ │ + rsbeq pc, r7, r8, lsr #15 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ blhi 5a1b30 │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x0020f8cc │ │ │ │ @ instruction: 0xb09f4df7 │ │ │ │ @ instruction: 0x46834cf7 │ │ │ │ @@ -347737,15 +347737,15 @@ │ │ │ │ blle 11a2320 │ │ │ │ b 15381c4 │ │ │ │ vtbx.8 d0, {d29-d30}, d6 │ │ │ │ @ instruction: 0xf8d8fa19 │ │ │ │ ldmib sp, {sp}^ │ │ │ │ @ instruction: 0xf8d2011a │ │ │ │ cdp 0, 0, cr10, cr7, cr0, {7} │ │ │ │ - blls 8912bc │ │ │ │ + blls 8912bc │ │ │ │ strbmi r4, [r9], #-1096 @ 0xfffffbb8 │ │ │ │ blgt ffb62364 │ │ │ │ blvc 321efc >::_M_default_append(unsigned int)@@Base+0x9f338> │ │ │ │ @ instruction: 0xf1ba444b │ │ │ │ cdp 15, 8, cr0, cr12, cr0, {0} │ │ │ │ vstr d7, [r0, #28] │ │ │ │ vstr d7, [r1] │ │ │ │ @@ -347758,15 +347758,15 @@ │ │ │ │ mrc 0, 5, lr, cr5, cr11, {1} │ │ │ │ vsqrt.f64 d22, d0 │ │ │ │ @ instruction: 0xf100fa10 │ │ │ │ cdp 0, 11, cr8, cr5, cr8, {5} │ │ │ │ vsqrt.f64 d22, d0 │ │ │ │ vldrle s30, [r0, #-64] @ 0xffffffc0 │ │ │ │ @ instruction: 0xf0524630 │ │ │ │ - blls 8636fc │ │ │ │ + blls 8636fc │ │ │ │ beq 5a20ec │ │ │ │ cdp 4, 11, cr4, cr8, cr11, {2} │ │ │ │ vldr d6, [r3, #792] @ 0x318 │ │ │ │ vadd.f64 d7, d7, d0 │ │ │ │ vstr d7, [r3, #24] │ │ │ │ vldr d7, [r4] │ │ │ │ vmov.f64 d6, #0 @ 0x40000000 2.0 │ │ │ │ @@ -347861,15 +347861,15 @@ │ │ │ │ vldr d13, [r2, #728] @ 0x2d8 │ │ │ │ vmov.f64 d5, #18 @ 0x40900000 4.5 │ │ │ │ ldrb r5, [r3, r5, asr #22] │ │ │ │ andhi pc, r0, pc, lsr #7 │ │ │ │ ... │ │ │ │ rsbseq r8, r3, r4, lsl #7 │ │ │ │ @ instruction: 0x000011b8 │ │ │ │ - strdeq r9, [r8], #-148 @ 0xffffff6c @ │ │ │ │ + strdeq r9, [r8], #-156 @ 0xffffff64 @ │ │ │ │ @ instruction: 0x9e02991b │ │ │ │ ldc 4, cr4, [r1, #292] @ 0x124 │ │ │ │ strcc r6, [r1], -r0, lsl #22 │ │ │ │ blvc 4a2498 │ │ │ │ blvc ff422554 │ │ │ │ blvc 1a208c │ │ │ │ blvs 1a20d8 │ │ │ │ @@ -348443,26 +348443,26 @@ │ │ │ │ blhi 7a29d0 │ │ │ │ streq lr, [sl, #2819] @ 0xb03 │ │ │ │ eor r9, r3, r2, lsl #14 │ │ │ │ andhi pc, r0, pc, lsr #7 │ │ │ │ ... │ │ │ │ adcsge lr, r5, sp, lsl #27 │ │ │ │ mrccc 6, 5, ip, cr0, cr7, {7} │ │ │ │ - rsbeq r9, r8, r8, asr #4 │ │ │ │ + rsbeq r9, r8, r0, asr r2 │ │ │ │ rsbseq r7, r3, r0, asr #22 │ │ │ │ @ instruction: 0x000011b8 │ │ │ │ - rsbeq r9, r8, ip, asr #3 │ │ │ │ - rsbeq lr, r7, ip, asr #29 │ │ │ │ - rsbeq r9, r8, lr, lsr #3 │ │ │ │ - rsbeq lr, r7, lr, lsr #29 │ │ │ │ - rsbeq r9, r8, r0, lsl r1 │ │ │ │ - rsbeq lr, r7, r2, lsl lr │ │ │ │ - strdeq r9, [r8], #-6 @ │ │ │ │ - strdeq lr, [r7], #-216 @ 0xffffff28 @ │ │ │ │ - rsbeq r8, r8, r8, asr lr │ │ │ │ + ldrdeq r9, [r8], #-20 @ 0xffffffec @ │ │ │ │ + ldrdeq lr, [r7], #-228 @ 0xffffff1c @ │ │ │ │ + strhteq r9, [r8], #-22 @ 0xffffffea │ │ │ │ + strhteq lr, [r7], #-230 @ 0xffffff1a │ │ │ │ + rsbeq r9, r8, r8, lsl r1 │ │ │ │ + rsbeq lr, r7, sl, lsl lr │ │ │ │ + strdeq r9, [r8], #-14 @ │ │ │ │ + rsbeq lr, r7, r0, lsl #28 │ │ │ │ + rsbeq r8, r8, r0, ror #28 │ │ │ │ tstle fp, #256 @ 0x100 │ │ │ │ rsbcs r4, r5, #49283072 @ 0x2f00000 │ │ │ │ stccc 6, cr4, [r4, #-192] @ 0xffffff40 │ │ │ │ vshrn.i32 d22, , #5 │ │ │ │ mrc 14, 5, APSR_nzcv, cr4, cr5, {7} │ │ │ │ vsqrt.f64 d16, d8 │ │ │ │ @ instruction: 0xddf1fa10 │ │ │ │ @@ -348595,22 +348595,22 @@ │ │ │ │ stmda ip, {r1, r3, r5, r7, r9, sl, ip, sp, lr, pc}^ │ │ │ │ blle 11a3098 │ │ │ │ bleq 14a309c │ │ │ │ stmda r6, {r1, r3, r5, r7, r9, sl, ip, sp, lr, pc}^ │ │ │ │ @ instruction: 0xee209902 │ │ │ │ @ instruction: 0xf7ffdb0d │ │ │ │ svclt 0x0000b93b │ │ │ │ - strhteq r8, [r8], #-176 @ 0xffffff50 │ │ │ │ - strhteq lr, [r7], #-130 @ 0xffffff7e │ │ │ │ - mlseq r8, r6, fp, r8 │ │ │ │ - mlseq r7, r8, r8, lr │ │ │ │ - rsbeq r8, r8, ip, ror fp │ │ │ │ - rsbeq lr, r7, lr, ror r8 │ │ │ │ - rsbeq r8, r8, r2, ror #22 │ │ │ │ - rsbeq lr, r7, r4, ror #16 │ │ │ │ + strhteq r8, [r8], #-184 @ 0xffffff48 │ │ │ │ + strhteq lr, [r7], #-138 @ 0xffffff76 │ │ │ │ + mlseq r8, lr, fp, r8 │ │ │ │ + rsbeq lr, r7, r0, lsr #17 │ │ │ │ + rsbeq r8, r8, r4, lsl #23 │ │ │ │ + rsbeq lr, r7, r6, lsl #17 │ │ │ │ + rsbeq r8, r8, sl, ror #22 │ │ │ │ + rsbeq lr, r7, ip, ror #16 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl fecbe814 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldrdlt r0, [r8], r0 @ │ │ │ │ strmi r4, [r8], -r5, lsl #12 │ │ │ │ @ instruction: 0x461c4616 │ │ │ │ @ instruction: 0xf8f8f2ac │ │ │ │ @@ -348637,16 +348637,16 @@ │ │ │ │ ldrbtmi r7, [r8], #-264 @ 0xfffffef8 │ │ │ │ @ instruction: 0xf6b0300c │ │ │ │ stmdami r5, {r0, r3, r8, r9, fp, ip, sp, lr, pc} │ │ │ │ mvnscc pc, pc, asr #32 │ │ │ │ @ instruction: 0xf6b04478 │ │ │ │ @ instruction: 0xf04ffbc3 │ │ │ │ @ instruction: 0xe7d130ff │ │ │ │ - rsbeq r8, r8, lr, ror #20 │ │ │ │ - rsbeq lr, r7, r0, ror r7 │ │ │ │ + rsbeq r8, r8, r6, ror sl │ │ │ │ + rsbeq lr, r7, r8, ror r7 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ bl fecbe8a4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0x46040ff8 │ │ │ │ vsubhn.i64 d4, q6, q4 │ │ │ │ @ instruction: 0x4601f8b3 │ │ │ │ vrsubhn.i16 d20, q5, q8 │ │ │ │ @@ -348669,16 +348669,16 @@ │ │ │ │ ldrbtmi r4, [r8], #-2054 @ 0xfffff7fa │ │ │ │ @ instruction: 0xf6b0300c │ │ │ │ stmdami r5, {r0, r3, r6, r7, r9, fp, ip, sp, lr, pc} │ │ │ │ ldrbtmi r9, [r8], #-2305 @ 0xfffff6ff │ │ │ │ blx fe2a51ce │ │ │ │ ldrmi r9, [r8], -r1, lsl #22 │ │ │ │ ldclt 0, cr11, [r0, #-8] │ │ │ │ - ldrdeq r9, [r8], #-54 @ 0xffffffca @ │ │ │ │ - strdeq lr, [r7], #-98 @ 0xffffff9e @ │ │ │ │ + ldrdeq r9, [r8], #-62 @ 0xffffffc2 @ │ │ │ │ + strdeq lr, [r7], #-106 @ 0xffffff96 @ │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl fecbe924 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ bmi 72b6ac │ │ │ │ blmi 753944 │ │ │ │ ldrbtmi r4, [sl], #-1541 @ 0xfffff9fb │ │ │ │ strmi r4, [ip], -r8, lsl #12 │ │ │ │ @@ -348700,15 +348700,15 @@ │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ mrsle r0, LR_svc │ │ │ │ andlt r2, r5, r1 │ │ │ │ @ instruction: 0xf6a9bd30 │ │ │ │ svclt 0x0000efd6 │ │ │ │ ldrsbteq r7, [r3], #-46 @ 0xffffffd2 │ │ │ │ @ instruction: 0x000011b8 │ │ │ │ - mlseq r8, r6, r3, r9 │ │ │ │ + mlseq r8, lr, r3, r9 │ │ │ │ rsbseq r7, r3, r4, lsr #5 │ │ │ │ ldrbmi lr, [r0, sp, lsr #18]! │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ blhi 5a2c58 │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x0098f8cc │ │ │ │ cdp 0, 11, cr11, cr0, cr2, {4} │ │ │ │ @@ -348920,15 +348920,15 @@ │ │ │ │ blx 5a36ac │ │ │ │ mrc 15, 5, fp, cr0, cr4, {5} │ │ │ │ vmov.f64 d7, d6 │ │ │ │ vnmul.f64 d7, d10, d0 │ │ │ │ ldrb r7, [r3, -r7, lsl #22]! │ │ │ │ andhi pc, r0, pc, lsr #7 │ │ │ │ ... │ │ │ │ - bl 8787bc │ │ │ │ + bl 8787bc │ │ │ │ svccc 0x001a36e2 │ │ │ │ adcsge lr, r5, sp, lsl #27 │ │ │ │ mrccc 6, 5, ip, cr0, cr7, {7} │ │ │ │ bllt ff1a35ec │ │ │ │ ldc 6, cr4, [pc, #-608] @ 1678bc │ │ │ │ @ instruction: 0x3c049b08 │ │ │ │ blx 5a36e8 │ │ │ │ @@ -349241,59 +349241,59 @@ │ │ │ │ strbpl r6, [r7], #-2187 @ 0xfffff775 │ │ │ │ ldmibls r9, {r1, r3, r4, r7, r8, fp, ip, pc} │ │ │ │ svccc 0x00b99999 │ │ │ │ stclgt 12, cr12, [ip], {205} @ 0xcd │ │ │ │ svccc 0x00eccccc │ │ │ │ rsbseq r6, r3, r2, asr #26 │ │ │ │ @ instruction: 0x000011b8 │ │ │ │ - rsbeq r8, r8, r6, lsl #28 │ │ │ │ + rsbeq r8, r8, lr, lsl #28 │ │ │ │ andeq r0, r0, r7, asr #13 │ │ │ │ - rsbeq r8, r8, sl, ror #27 │ │ │ │ - rsbeq r8, r8, r8, lsr #28 │ │ │ │ + strdeq r8, [r8], #-210 @ 0xffffff2e @ │ │ │ │ + rsbeq r8, r8, r0, lsr lr │ │ │ │ andeq r0, r0, r7, lsl #7 │ │ │ │ - rsbeq r8, r8, r8, lsl #27 │ │ │ │ - rsbeq lr, r7, r4, lsr #1 │ │ │ │ + mlseq r8, r0, sp, r8 │ │ │ │ + rsbeq lr, r7, ip, lsr #1 │ │ │ │ ldrhteq r6, [r3], #-194 @ 0xffffff3e │ │ │ │ - rsbeq r8, r8, r0, asr sp │ │ │ │ - rsbeq lr, r7, ip, rrx │ │ │ │ + rsbeq r8, r8, r8, asr sp │ │ │ │ + rsbeq lr, r7, r4, ror r0 │ │ │ │ @ instruction: 0xfffff97f │ │ │ │ @ instruction: 0xfffff911 │ │ │ │ - rsbeq r8, r8, r2, lsl sp │ │ │ │ - rsbeq lr, r7, lr, lsr #32 │ │ │ │ - strdeq r8, [r8], #-200 @ 0xffffff38 @ │ │ │ │ - rsbeq lr, r7, r4, lsl r0 │ │ │ │ + rsbeq r8, r8, sl, lsl sp │ │ │ │ + rsbeq lr, r7, r6, lsr r0 │ │ │ │ + rsbeq r8, r8, r0, lsl #26 │ │ │ │ + rsbeq lr, r7, ip, lsl r0 │ │ │ │ @ instruction: 0xfffff8a7 │ │ │ │ - rsbeq r8, r8, r8, asr #26 │ │ │ │ - rsbeq r8, r8, r0, ror sp │ │ │ │ - rsbeq r8, r8, r0, lsr #25 │ │ │ │ - strhteq sp, [r7], #-252 @ 0xffffff04 │ │ │ │ - rsbeq r8, r8, r6, lsl #25 │ │ │ │ - rsbeq sp, r7, r2, lsr #31 │ │ │ │ - rsbeq r8, r8, r2, lsr sp │ │ │ │ - rsbeq r8, r8, ip, ror #26 │ │ │ │ - rsbeq r8, r8, r0, asr #24 │ │ │ │ - rsbeq sp, r7, ip, asr pc │ │ │ │ - mlseq r8, r2, r3, r8 │ │ │ │ - rsbeq r8, r8, r2, asr sp │ │ │ │ - strdeq r8, [r8], #-186 @ 0xffffff46 @ │ │ │ │ - rsbeq sp, r7, r6, lsl pc │ │ │ │ - ldrdeq r8, [r8], #-188 @ 0xffffff44 @ │ │ │ │ - strdeq sp, [r7], #-230 @ 0xffffff1a @ │ │ │ │ - mlseq r8, r0, r3, r8 │ │ │ │ - rsbeq r8, r8, r0, lsl sp │ │ │ │ - mlseq r8, r4, fp, r8 │ │ │ │ - strhteq sp, [r7], #-224 @ 0xffffff20 │ │ │ │ - strdeq r8, [r8], #-200 @ 0xffffff38 @ │ │ │ │ - rsbeq r8, r8, r4, lsr #26 │ │ │ │ - rsbeq r8, r8, lr, asr #22 │ │ │ │ - rsbeq sp, r7, sl, ror #28 │ │ │ │ + rsbeq r8, r8, r0, asr sp │ │ │ │ + rsbeq r8, r8, r8, ror sp │ │ │ │ + rsbeq r8, r8, r8, lsr #25 │ │ │ │ + rsbeq sp, r7, r4, asr #31 │ │ │ │ + rsbeq r8, r8, lr, lsl #25 │ │ │ │ + rsbeq sp, r7, sl, lsr #31 │ │ │ │ + rsbeq r8, r8, sl, lsr sp │ │ │ │ + rsbeq r8, r8, r4, ror sp │ │ │ │ + rsbeq r8, r8, r8, asr #24 │ │ │ │ + rsbeq sp, r7, r4, ror #30 │ │ │ │ + mlseq r8, sl, r3, r8 │ │ │ │ + rsbeq r8, r8, sl, asr sp │ │ │ │ + rsbeq r8, r8, r2, lsl #24 │ │ │ │ + rsbeq sp, r7, lr, lsl pc │ │ │ │ + rsbeq r8, r8, r4, ror #23 │ │ │ │ + strdeq sp, [r7], #-238 @ 0xffffff12 @ │ │ │ │ + mlseq r8, r8, r3, r8 │ │ │ │ + rsbeq r8, r8, r8, lsl sp │ │ │ │ + mlseq r8, ip, fp, r8 │ │ │ │ + strhteq sp, [r7], #-232 @ 0xffffff18 │ │ │ │ rsbeq r8, r8, r0, lsl #26 │ │ │ │ - rsbeq r8, r8, r0, asr #26 │ │ │ │ - rsbeq r8, r8, r6, lsl #22 │ │ │ │ - rsbeq sp, r7, r2, lsr #28 │ │ │ │ + rsbeq r8, r8, ip, lsr #26 │ │ │ │ + rsbeq r8, r8, r6, asr fp │ │ │ │ + rsbeq sp, r7, r2, ror lr │ │ │ │ + rsbeq r8, r8, r8, lsl #26 │ │ │ │ + rsbeq r8, r8, r8, asr #26 │ │ │ │ + rsbeq r8, r8, lr, lsl #22 │ │ │ │ + rsbeq sp, r7, sl, lsr #28 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ bl fecbf2c8 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strdlt r0, [r3], r0 @ │ │ │ │ ldc2l 7, cr15, [r0, #1020]! @ 0x3fc │ │ │ │ stmdacs r1, {r0, r1, r9, sl, lr} │ │ │ │ ldrmi sp, [r8], -r2, lsl #2 │ │ │ │ @@ -349303,16 +349303,16 @@ │ │ │ │ andcc r4, ip, r8, ror r4 │ │ │ │ ldc2l 6, cr15, [r2, #700] @ 0x2bc │ │ │ │ stmdbls r1, {r0, r2, fp, lr} │ │ │ │ @ instruction: 0xf6af4478 │ │ │ │ blls 1e7b30 │ │ │ │ andlt r4, r3, r8, lsl r6 │ │ │ │ svclt 0x0000bd00 │ │ │ │ - rsbeq r8, r8, r8, ror #19 │ │ │ │ - rsbeq sp, r7, r4, lsl #26 │ │ │ │ + strdeq r8, [r8], #-144 @ 0xffffff70 @ │ │ │ │ + rsbeq sp, r7, ip, lsl #26 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ blhi 5a35cc │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x0070f8cc │ │ │ │ addlt r4, fp, r6, lsr #27 │ │ │ │ ldrmi r4, [sl], r6, lsr #25 │ │ │ │ @@ -349479,19 +349479,19 @@ │ │ │ │ mvnscc pc, pc, asr #32 │ │ │ │ @ instruction: 0xf6af4478 │ │ │ │ @ instruction: 0xf04ffd31 │ │ │ │ @ instruction: 0xe7e130ff │ │ │ │ ldmib sl!, {r0, r3, r5, r7, r9, sl, ip, sp, lr, pc} │ │ │ │ rsbseq r6, r3, r8, ror #17 │ │ │ │ @ instruction: 0x000011b8 │ │ │ │ - rsbeq r8, r8, sl, ror r9 │ │ │ │ - rsbeq r8, r8, r8, ror r7 │ │ │ │ + rsbeq r8, r8, r2, lsl #19 │ │ │ │ + rsbeq r8, r8, r0, lsl #15 │ │ │ │ @ instruction: 0x00736690 │ │ │ │ - rsbeq r8, r8, r2, lsr r7 │ │ │ │ - rsbeq sp, r7, ip, asr #20 │ │ │ │ + rsbeq r8, r8, sl, lsr r7 │ │ │ │ + rsbeq sp, r7, r4, asr sl │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl fecbf5e0 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldrdlt r0, [r7], r8 │ │ │ │ @ instruction: 0x4604461d │ │ │ │ tstcs r1, r8, lsl #12 │ │ │ │ andls r9, r5, #15360 @ 0x3c00 │ │ │ │ @@ -349528,16 +349528,16 @@ │ │ │ │ @ instruction: 0xf6af300c │ │ │ │ stmdami r6, {r0, r4, sl, fp, ip, sp, lr, pc} │ │ │ │ mvnscc pc, pc, asr #32 │ │ │ │ @ instruction: 0xf6af4478 │ │ │ │ @ instruction: 0xf04ffccb │ │ │ │ strdlt r3, [r7], -pc @ │ │ │ │ svclt 0x0000bd30 │ │ │ │ - rsbeq r8, r8, r6, ror #12 │ │ │ │ - rsbeq sp, r7, r0, lsl #19 │ │ │ │ + rsbeq r8, r8, lr, ror #12 │ │ │ │ + rsbeq sp, r7, r8, lsl #19 │ │ │ │ andeq r0, r0, r0 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ bl fecbf69c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0x46040ff8 │ │ │ │ vsubhn.i64 d4, , q4 │ │ │ │ @ instruction: 0x4601f9b7 │ │ │ │ @@ -349561,16 +349561,16 @@ │ │ │ │ ldrbtmi r4, [r8], #-2054 @ 0xfffff7fa │ │ │ │ @ instruction: 0xf6af300c │ │ │ │ stmdami r5, {r0, r2, r3, r6, r7, r8, r9, fp, ip, sp, lr, pc} │ │ │ │ ldrbtmi r9, [r8], #-2305 @ 0xfffff6ff │ │ │ │ stc2 6, cr15, [r8], {175} @ 0xaf │ │ │ │ ldrmi r9, [r8], -r1, lsl #22 │ │ │ │ ldclt 0, cr11, [r0, #-8] │ │ │ │ - rsbeq r8, r8, sl, lsl r8 │ │ │ │ - strdeq sp, [r7], #-138 @ 0xffffff76 @ │ │ │ │ + rsbeq r8, r8, r2, lsr #16 │ │ │ │ + rsbeq sp, r7, r2, lsl #18 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl fecbf71c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ bmi 72c4a4 │ │ │ │ blmi 75473c │ │ │ │ ldrbtmi r4, [sl], #-1541 @ 0xfffff9fb │ │ │ │ strmi r4, [ip], -r8, lsl #12 │ │ │ │ @@ -349592,15 +349592,15 @@ │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ mrsle r0, LR_svc │ │ │ │ andlt r2, r5, r1 │ │ │ │ @ instruction: 0xf6a9bd30 │ │ │ │ svclt 0x0000e8da │ │ │ │ rsbseq r6, r3, r6, ror #9 │ │ │ │ @ instruction: 0x000011b8 │ │ │ │ - ldrdeq r8, [r8], #-126 @ 0xffffff82 @ │ │ │ │ + rsbeq r8, r8, r6, ror #15 │ │ │ │ rsbseq r6, r3, ip, lsr #9 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ blhi 5a3a50 │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x0088f8cc │ │ │ │ @ instruction: 0xf8d3b085 │ │ │ │ @@ -349804,15 +349804,15 @@ │ │ │ │ cdp 0, 15, cr3, cr1, cr4, {0} │ │ │ │ @ instruction: 0xf893fa10 │ │ │ │ svclt 0x00b8311d │ │ │ │ bleq 152438c │ │ │ │ bleq 3e4150 │ │ │ │ svclt 0x0000e6ae │ │ │ │ ... │ │ │ │ - bl 879594 │ │ │ │ + bl 879594 │ │ │ │ svccc 0x001a36e2 │ │ │ │ adcsge lr, r5, sp, lsl #27 │ │ │ │ mrccc 6, 5, ip, cr0, cr7, {7} │ │ │ │ stmdaeq r4, {r0, r3, r5, r7, r8, ip, sp, lr, pc} │ │ │ │ blx 3a3d72 │ │ │ │ stmeq fp, {r3, r8, r9, fp, sp, lr, pc} │ │ │ │ andls pc, r4, sp, asr #17 │ │ │ │ @@ -350257,68 +350257,68 @@ │ │ │ │ ... │ │ │ │ @ instruction: 0x47ae147b │ │ │ │ svccc 0x00847ae1 │ │ │ │ stclgt 12, cr12, [ip], {205} @ 0xcd │ │ │ │ svccc 0x00eccccc │ │ │ │ ldrsbteq r5, [r3], #-210 @ 0xffffff2e │ │ │ │ @ instruction: 0x000011b8 │ │ │ │ - ldrdeq r8, [r8], #-6 @ │ │ │ │ + ldrdeq r8, [r8], #-14 @ │ │ │ │ andeq r0, r0, r7, lsl #17 │ │ │ │ - rsbeq r8, r8, lr, asr #1 │ │ │ │ - rsbeq r3, r9, r8, lsl #7 │ │ │ │ + ldrdeq r8, [r8], #-6 @ │ │ │ │ + mlseq r9, r0, r3, r3 │ │ │ │ andeq r0, r0, r5, lsr r4 │ │ │ │ - rsbeq r8, r8, r6, rrx │ │ │ │ - rsbeq sp, r7, r6, asr #2 │ │ │ │ + rsbeq r8, r8, lr, rrx │ │ │ │ + rsbeq sp, r7, lr, asr #2 │ │ │ │ rsbseq r5, r3, r4, asr sp │ │ │ │ - rsbeq r8, r8, r2, lsr r0 │ │ │ │ - rsbeq sp, r7, r2, lsl r1 │ │ │ │ + rsbeq r8, r8, sl, lsr r0 │ │ │ │ + rsbeq sp, r7, sl, lsl r1 │ │ │ │ @ instruction: 0xfffff81d │ │ │ │ @ instruction: 0xfffff7af │ │ │ │ - strdeq r7, [r8], #-244 @ 0xffffff0c @ │ │ │ │ - ldrdeq sp, [r7], #-4 @ │ │ │ │ - ldrdeq r7, [r8], #-250 @ 0xffffff06 @ │ │ │ │ - strhteq sp, [r7], #-10 │ │ │ │ + strdeq r7, [r8], #-252 @ 0xffffff04 @ │ │ │ │ + ldrdeq sp, [r7], #-12 @ │ │ │ │ + rsbeq r7, r8, r2, ror #31 │ │ │ │ + rsbeq sp, r7, r2, asr #1 │ │ │ │ @ instruction: 0xfffff745 │ │ │ │ - strdeq r7, [r8], #-208 @ 0xffffff30 @ │ │ │ │ - rsbeq r8, r8, r8 │ │ │ │ - rsbeq r7, r8, r2, lsl #31 │ │ │ │ - rsbeq sp, r7, r2, rrx │ │ │ │ - rsbeq r7, r8, r8, ror #30 │ │ │ │ - rsbeq sp, r7, r8, asr #32 │ │ │ │ - ldrdeq r7, [r8], #-214 @ 0xffffff2a @ │ │ │ │ - rsbeq r7, r8, r4, asr #31 │ │ │ │ - rsbeq r7, r8, r2, lsr #30 │ │ │ │ - rsbeq sp, r7, r2 │ │ │ │ - rsbeq r7, r8, r0, lsr r4 │ │ │ │ - rsbeq r7, r8, sl, lsr #31 │ │ │ │ - ldrdeq r7, [r8], #-236 @ 0xffffff14 @ │ │ │ │ - strhteq ip, [r7], #-252 @ 0xffffff04 │ │ │ │ - strhteq r7, [r8], #-238 @ 0xffffff12 │ │ │ │ - mlseq r7, ip, pc, ip @ │ │ │ │ - rsbeq r7, r8, lr, lsr #8 │ │ │ │ - rsbeq r7, r8, r8, ror #30 │ │ │ │ - rsbeq r7, r8, r6, ror lr │ │ │ │ - rsbeq ip, r7, r6, asr pc │ │ │ │ - rsbeq r7, r8, r6, asr pc │ │ │ │ - rsbeq r7, r8, r2, lsl #31 │ │ │ │ - rsbeq r7, r8, r0, lsr lr │ │ │ │ - rsbeq ip, r7, r0, lsl pc │ │ │ │ - rsbeq r7, r8, ip, lsr #31 │ │ │ │ - rsbeq r7, r8, r4, lsl #31 │ │ │ │ - rsbeq r7, r8, r0, asr pc │ │ │ │ - rsbeq r7, r8, ip, ror #27 │ │ │ │ - rsbeq ip, r7, ip, asr #29 │ │ │ │ - rsbeq r7, r8, r4, lsl sp │ │ │ │ - rsbeq r7, r8, r4, ror #30 │ │ │ │ - rsbeq r7, r8, r6, lsr #27 │ │ │ │ - rsbeq ip, r7, r6, lsl #29 │ │ │ │ - rsbeq r7, r8, lr, lsr #30 │ │ │ │ + strdeq r7, [r8], #-216 @ 0xffffff28 @ │ │ │ │ + rsbeq r8, r8, r0, lsl r0 │ │ │ │ + rsbeq r7, r8, sl, lsl #31 │ │ │ │ + rsbeq sp, r7, sl, rrx │ │ │ │ + rsbeq r7, r8, r0, ror pc │ │ │ │ + rsbeq sp, r7, r0, asr r0 │ │ │ │ + ldrdeq r7, [r8], #-222 @ 0xffffff22 @ │ │ │ │ + rsbeq r7, r8, ip, asr #31 │ │ │ │ + rsbeq r7, r8, sl, lsr #30 │ │ │ │ + rsbeq sp, r7, sl │ │ │ │ + rsbeq r7, r8, r8, lsr r4 │ │ │ │ + strhteq r7, [r8], #-242 @ 0xffffff0e │ │ │ │ + rsbeq r7, r8, r4, ror #29 │ │ │ │ + rsbeq ip, r7, r4, asr #31 │ │ │ │ + rsbeq r7, r8, r6, asr #29 │ │ │ │ + rsbeq ip, r7, r4, lsr #31 │ │ │ │ + rsbeq r7, r8, r6, lsr r4 │ │ │ │ + rsbeq r7, r8, r0, ror pc │ │ │ │ + rsbeq r7, r8, lr, ror lr │ │ │ │ + rsbeq ip, r7, lr, asr pc │ │ │ │ rsbeq r7, r8, lr, asr pc │ │ │ │ - rsbeq r7, r8, r4, asr sp │ │ │ │ - rsbeq ip, r7, r4, lsr lr │ │ │ │ + rsbeq r7, r8, sl, lsl #31 │ │ │ │ + rsbeq r7, r8, r8, lsr lr │ │ │ │ + rsbeq ip, r7, r8, lsl pc │ │ │ │ + strhteq r7, [r8], #-244 @ 0xffffff0c │ │ │ │ + rsbeq r7, r8, ip, lsl #31 │ │ │ │ + rsbeq r7, r8, r8, asr pc │ │ │ │ + strdeq r7, [r8], #-212 @ 0xffffff2c @ │ │ │ │ + ldrdeq ip, [r7], #-228 @ 0xffffff1c @ │ │ │ │ + rsbeq r7, r8, ip, lsl sp │ │ │ │ + rsbeq r7, r8, ip, ror #30 │ │ │ │ + rsbeq r7, r8, lr, lsr #27 │ │ │ │ + rsbeq ip, r7, lr, lsl #29 │ │ │ │ + rsbeq r7, r8, r6, lsr pc │ │ │ │ + rsbeq r7, r8, r6, ror #30 │ │ │ │ + rsbeq r7, r8, ip, asr sp │ │ │ │ + rsbeq ip, r7, ip, lsr lr │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ bl fecc02d4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strdlt r0, [r3], r0 @ │ │ │ │ stc2 7, cr15, [r4, #1020]! @ 0x3fc │ │ │ │ stmdacs r1, {r0, r1, r9, sl, lr} │ │ │ │ ldrmi sp, [r8], -r2, lsl #2 │ │ │ │ @@ -350328,16 +350328,16 @@ │ │ │ │ andcc r4, ip, r8, ror r4 │ │ │ │ stc2l 6, cr15, [ip, #696] @ 0x2b8 │ │ │ │ stmdbls r1, {r0, r2, fp, lr} │ │ │ │ @ instruction: 0xf6ae4478 │ │ │ │ blls 1e8b24 │ │ │ │ andlt r4, r3, r8, lsl r6 │ │ │ │ svclt 0x0000bd00 │ │ │ │ - rsbeq r7, r8, r8, lsl ip │ │ │ │ - strdeq ip, [r7], #-200 @ 0xffffff38 @ │ │ │ │ + rsbeq r7, r8, r0, lsr #24 │ │ │ │ + rsbeq ip, r7, r0, lsl #26 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ blhi 4a45d8 │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x0080f8cc │ │ │ │ addlt r4, fp, r8, ror #27 │ │ │ │ strcs r4, [r0], -r8, ror #25 │ │ │ │ @@ -350570,23 +350570,23 @@ │ │ │ │ stc2 6, cr15, [sl], #696 @ 0x2b8 │ │ │ │ stmdals r4, {r4, r5, r6, r8, r9, sl, sp, lr, pc} │ │ │ │ @ instruction: 0x460146b0 │ │ │ │ @ instruction: 0xf6a8e7af │ │ │ │ svclt 0x0000e932 │ │ │ │ ldrsbteq r5, [r3], #-140 @ 0xffffff74 │ │ │ │ @ instruction: 0x000011b8 │ │ │ │ - rsbeq r7, r8, ip, lsr #23 │ │ │ │ - rsbeq r7, r8, sl, lsr fp │ │ │ │ + strhteq r7, [r8], #-180 @ 0xffffff4c │ │ │ │ + rsbeq r7, r8, r2, asr #22 │ │ │ │ rsbseq r5, r3, r2, lsl r8 │ │ │ │ - rsbeq r7, r8, ip, ror r9 │ │ │ │ - rsbeq ip, r7, sl, asr sl │ │ │ │ - rsbeq r7, r8, r2, ror r9 │ │ │ │ - rsbeq r7, r8, r6, ror #17 │ │ │ │ - rsbeq r7, r8, r0, ror #16 │ │ │ │ - rsbeq ip, r7, lr, lsr r9 │ │ │ │ + rsbeq r7, r8, r4, lsl #19 │ │ │ │ + rsbeq ip, r7, r2, ror #20 │ │ │ │ + rsbeq r7, r8, sl, ror r9 │ │ │ │ + rsbeq r7, r8, lr, ror #17 │ │ │ │ + rsbeq r7, r8, r8, ror #16 │ │ │ │ + rsbeq ip, r7, r6, asr #18 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl fecc0704 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldrdlt r0, [r8], r0 @ │ │ │ │ @ instruction: 0x46044615 │ │ │ │ @ instruction: 0x4608461e │ │ │ │ bls 5b215c │ │ │ │ @@ -350624,16 +350624,16 @@ │ │ │ │ @ instruction: 0xf6ae300c │ │ │ │ stmdami r6, {r0, r2, r3, r4, r5, r6, r8, r9, fp, ip, sp, lr, pc} │ │ │ │ mvnscc pc, pc, asr #32 │ │ │ │ @ instruction: 0xf6ae4478 │ │ │ │ @ instruction: 0xf04ffc37 │ │ │ │ strdlt r3, [r8], -pc @ │ │ │ │ svclt 0x0000bd70 │ │ │ │ - rsbeq r7, r8, sl, ror r7 │ │ │ │ - rsbeq ip, r7, r8, asr r8 │ │ │ │ + rsbeq r7, r8, r2, lsl #15 │ │ │ │ + rsbeq ip, r7, r0, ror #16 │ │ │ │ andeq r0, r0, r0 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d0f8cc │ │ │ │ ldrdhi pc, [r8, #-143]! @ 0xffffff71 │ │ │ │ strmi r4, [sp], -r6, lsl #12 │ │ │ │ @@ -350722,27 +350722,27 @@ │ │ │ │ @ instruction: 0xe7e6fb7b │ │ │ │ @ instruction: 0x46294810 │ │ │ │ andcc r4, ip, r8, ror r4 │ │ │ │ blx feea71e4 │ │ │ │ ldrbtmi r4, [r8], #-2062 @ 0xfffff7f2 │ │ │ │ blx 1da71ee │ │ │ │ svclt 0x0000e7db │ │ │ │ - rsbeq r7, r8, r6, asr #18 │ │ │ │ - rsbeq r7, r8, sl, lsl r9 │ │ │ │ - ldrdeq ip, [r7], #-118 @ 0xffffff8a @ │ │ │ │ - strdeq r7, [r8], #-140 @ 0xffffff74 @ │ │ │ │ - strhteq ip, [r7], #-120 @ 0xffffff88 │ │ │ │ - rsbeq r7, r8, r2, asr r8 │ │ │ │ - strhteq sl, [sp], #-16 │ │ │ │ - rsbeq r7, r8, r8, lsr r8 │ │ │ │ - mlseq sp, r6, r1, sl │ │ │ │ - rsbeq r7, r8, r2, lsr #16 │ │ │ │ - rsbeq sl, sp, r0, lsl #3 │ │ │ │ - rsbeq r7, r8, ip, lsl #16 │ │ │ │ - rsbeq sl, sp, sl, ror #2 │ │ │ │ + rsbeq r7, r8, lr, asr #18 │ │ │ │ + rsbeq r7, r8, r2, lsr #18 │ │ │ │ + ldrdeq ip, [r7], #-126 @ 0xffffff82 @ │ │ │ │ + rsbeq r7, r8, r4, lsl #18 │ │ │ │ + rsbeq ip, r7, r0, asr #15 │ │ │ │ + rsbeq r7, r8, sl, asr r8 │ │ │ │ + strhteq sl, [sp], #-24 @ 0xffffffe8 │ │ │ │ + rsbeq r7, r8, r0, asr #16 │ │ │ │ + mlseq sp, lr, r1, sl │ │ │ │ + rsbeq r7, r8, sl, lsr #16 │ │ │ │ + rsbeq sl, sp, r8, lsl #3 │ │ │ │ + rsbeq r7, r8, r4, lsl r8 │ │ │ │ + rsbeq sl, sp, r2, ror r1 │ │ │ │ blcs 18377c │ │ │ │ ldrblt sp, [r0, #-60]! @ 0xffffffc4 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e8f8cc │ │ │ │ addlt r4, r2, r4, lsl #12 │ │ │ │ @ instruction: 0x460e4618 │ │ │ │ @@ -350768,15 +350768,15 @@ │ │ │ │ ldcleq 0, cr15, [r6], #-316 @ 0xfffffec4 │ │ │ │ subscs r4, r8, #45088768 @ 0x2b00000 │ │ │ │ ldrtmi r4, [r0], -r1, lsr #12 │ │ │ │ andgt pc, r0, sp, asr #17 │ │ │ │ blx a7296 │ │ │ │ ldcllt 0, cr11, [r0, #-8]! │ │ │ │ svclt 0x00004770 │ │ │ │ - rsbeq r7, r8, ip, lsl #15 │ │ │ │ + mlseq r8, r4, r7, r7 │ │ │ │ mvnsmi lr, #737280 @ 0xb4000 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e0f8cc │ │ │ │ stmdaeq r0, {r0, r1, r4, r5, r7, r8, ip, sp, lr, pc} │ │ │ │ strmi sp, [r1], r0, lsr #26 │ │ │ │ svcne 0x00161f0f │ │ │ │ @@ -350793,16 +350793,16 @@ │ │ │ │ blx ca72f4 │ │ │ │ strtmi r4, [r1], -r6, lsl #16 │ │ │ │ @ instruction: 0xf6ae4478 │ │ │ │ strtmi pc, [r0], -r7, ror #21 │ │ │ │ mvnshi lr, #12386304 @ 0xbd0000 │ │ │ │ strtmi r2, [r0], -r1, lsl #8 │ │ │ │ mvnshi lr, #12386304 @ 0xbd0000 │ │ │ │ - strdeq r7, [r8], #-108 @ 0xffffff94 @ │ │ │ │ - strhteq ip, [r7], #-88 @ 0xffffffa8 │ │ │ │ + rsbeq r7, r8, r4, lsl #14 │ │ │ │ + rsbeq ip, r7, r0, asr #11 │ │ │ │ mvnsmi lr, #737280 @ 0xb4000 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e0f8cc │ │ │ │ stmdaeq r0, {r0, r1, r4, r5, r7, r8, ip, sp, lr, pc} │ │ │ │ @ instruction: 0x4607dd10 │ │ │ │ svcne 0x00161f0d │ │ │ │ @@ -350840,16 +350840,16 @@ │ │ │ │ @ instruction: 0xf9cef6ae │ │ │ │ strtmi r4, [r1], -r6, lsl #16 │ │ │ │ @ instruction: 0xf6ae4478 │ │ │ │ strtmi pc, [r0], -r9, lsl #21 │ │ │ │ mvnshi lr, #12386304 @ 0xbd0000 │ │ │ │ strtmi r2, [r0], -r1, lsl #8 │ │ │ │ mvnshi lr, #12386304 @ 0xbd0000 │ │ │ │ - rsbeq r7, r8, r0, asr #12 │ │ │ │ - strdeq ip, [r7], #-76 @ 0xffffffb4 @ │ │ │ │ + rsbeq r7, r8, r8, asr #12 │ │ │ │ + rsbeq ip, r7, r4, lsl #10 │ │ │ │ mvnsmi lr, #737280 @ 0xb4000 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e0f8cc │ │ │ │ stmdaeq r0, {r0, r1, r4, r5, r7, r8, ip, sp, lr, pc} │ │ │ │ @ instruction: 0x4607dd10 │ │ │ │ svcne 0x00161f0d │ │ │ │ @@ -350892,18 +350892,18 @@ │ │ │ │ mvncs r9, r1 │ │ │ │ ldrbtmi r4, [r8], #-2055 @ 0xfffff7f9 │ │ │ │ @ instruction: 0xf6ae300c │ │ │ │ stmdami r6, {r0, r5, r6, r8, fp, ip, sp, lr, pc} │ │ │ │ ldrbtmi r9, [r8], #-2305 @ 0xfffff6ff │ │ │ │ blx 8a7494 │ │ │ │ ldrb r9, [r1, r1, lsl #22] │ │ │ │ - mlseq r8, r2, r5, r7 │ │ │ │ - rsbeq ip, r7, lr, asr #8 │ │ │ │ - rsbeq r7, r8, r6, ror #10 │ │ │ │ - rsbeq ip, r7, r2, lsr #8 │ │ │ │ + mlseq r8, sl, r5, r7 │ │ │ │ + rsbeq ip, r7, r6, asr r4 │ │ │ │ + rsbeq r7, r8, lr, ror #10 │ │ │ │ + rsbeq ip, r7, sl, lsr #8 │ │ │ │ ldrbmi r6, [r0, -r0, lsl #25]! │ │ │ │ ldrbmi r6, [r0, -r1, asr #9]! │ │ │ │ ldrbmi r6, [r0, -r0, asr #25]! │ │ │ │ ldrbmi r6, [r0, -r0, asr #21]! │ │ │ │ bleq 2a5044 >::_M_default_append(unsigned int)@@Base+0x22480> │ │ │ │ svclt 0x00004770 │ │ │ │ bleq 22504c │ │ │ │ @@ -351041,22 +351041,22 @@ │ │ │ │ orrvs pc, r0, pc, asr #8 │ │ │ │ stmib sp, {r1, r3, r4, r5, r6, sl, lr}^ │ │ │ │ @ instruction: 0xf3654c03 │ │ │ │ ldrtmi pc, [r0], -r3, ror #31 @ │ │ │ │ ldcllt 0, cr11, [r0, #-24]! @ 0xffffffe8 │ │ │ │ ldrdgt pc, [r0], -pc @ │ │ │ │ @ instruction: 0xe7ed44fc │ │ │ │ - rsbeq r7, r8, lr, lsr r4 │ │ │ │ - rsbeq r7, r8, r4, lsr #8 │ │ │ │ - rsbeq r7, r8, r2, lsr r4 │ │ │ │ - rsbeq r7, r8, sl, asr #8 │ │ │ │ - rsbeq r7, r8, r6, asr r4 │ │ │ │ - rsbeq r2, sl, lr, lsl #7 │ │ │ │ - rsbeq r7, r8, ip, asr #8 │ │ │ │ - rsbeq r7, r8, r4, lsl r3 │ │ │ │ + rsbeq r7, r8, r6, asr #8 │ │ │ │ + rsbeq r7, r8, ip, lsr #8 │ │ │ │ + rsbeq r7, r8, sl, lsr r4 │ │ │ │ + rsbeq r7, r8, r2, asr r4 │ │ │ │ + rsbeq r7, r8, lr, asr r4 │ │ │ │ + mlseq sl, r6, r3, r2 │ │ │ │ + rsbeq r7, r8, r4, asr r4 │ │ │ │ + rsbeq r7, r8, ip, lsl r3 │ │ │ │ mvnsmi lr, sp, lsr #18 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e0f8cc │ │ │ │ strmi r4, [r0], fp, lsr #28 │ │ │ │ addlt r4, r2, sp, lsl #12 │ │ │ │ @ instruction: 0x4617447e │ │ │ │ @@ -351097,21 +351097,21 @@ │ │ │ │ @ instruction: 0xf88cf6ae │ │ │ │ stmdami sl, {r1, r2, r3, r5, r6, r7, r8, r9, sl, sp, lr, pc} │ │ │ │ ldrbtmi r4, [r8], #-1569 @ 0xfffff9df │ │ │ │ @ instruction: 0xf6ad300c │ │ │ │ stmdami r8, {r0, r2, r6, r7, r8, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf6ae4478 │ │ │ │ strb pc, [r3, r1, lsl #17]! @ │ │ │ │ - strhteq r7, [r8], #-32 @ 0xffffffe0 │ │ │ │ - rsbeq r7, r8, r4, ror #4 │ │ │ │ - rsbeq r9, sp, r2, asr #23 │ │ │ │ - rsbeq r7, r8, r4, asr #4 │ │ │ │ - rsbeq r9, sp, r2, lsr #23 │ │ │ │ - rsbeq r7, r8, lr, lsr #4 │ │ │ │ - rsbeq r9, sp, ip, lsl #23 │ │ │ │ + strhteq r7, [r8], #-40 @ 0xffffffd8 │ │ │ │ + rsbeq r7, r8, ip, ror #4 │ │ │ │ + rsbeq r9, sp, sl, asr #23 │ │ │ │ + rsbeq r7, r8, ip, asr #4 │ │ │ │ + rsbeq r9, sp, sl, lsr #23 │ │ │ │ + rsbeq r7, r8, r6, lsr r2 │ │ │ │ + mlseq sp, r4, fp, r9 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d0f8cc │ │ │ │ ldrdls pc, [r4], -r0 @ │ │ │ │ vcvta.u32.f32 d11, d3 │ │ │ │ @ instruction: 0xf8d9fb33 │ │ │ │ @@ -351156,15 +351156,15 @@ │ │ │ │ andcc pc, r8, r9, asr #17 │ │ │ │ pop {r0, r1, ip, sp, pc} │ │ │ │ strcc r8, [r1, #-4080] @ 0xfffff010 │ │ │ │ blle fef7a868 │ │ │ │ @ instruction: 0xf8c92300 │ │ │ │ andlt r3, r3, r8 │ │ │ │ svchi 0x00f0e8bd │ │ │ │ - rsbeq r7, r8, r0, asr #3 │ │ │ │ + rsbeq r7, r8, r8, asr #3 │ │ │ │ mvnsmi lr, #737280 @ 0xb4000 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d8f8cc │ │ │ │ ldrdhi pc, [r0], -r0 │ │ │ │ @ instruction: 0xf1b8b083 │ │ │ │ suble r0, sl, r0, lsl #30 │ │ │ │ @@ -351205,15 +351205,15 @@ │ │ │ │ andscs r4, r4, #36700160 @ 0x2300000 │ │ │ │ @ instruction: 0x46304639 │ │ │ │ @ instruction: 0xf6ab9500 │ │ │ │ mullt r3, r5, r8 │ │ │ │ mvnshi lr, #12386304 @ 0xbd0000 │ │ │ │ strb r4, [r4, r1, asr #13] │ │ │ │ ldrb r4, [r6, r9, asr #12] │ │ │ │ - mlseq r8, sl, r0, r7 │ │ │ │ + rsbeq r7, r8, r2, lsr #1 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ bl fecc10d0 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ stcvs 15, cr0, [fp], {240} @ 0xf0 │ │ │ │ ldmib r0, {r1, r7, ip, sp, pc}^ │ │ │ │ cmnlt r3, r0, lsl #4 │ │ │ │ @ instruction: 0xf10068c3 │ │ │ │ @@ -351231,16 +351231,16 @@ │ │ │ │ andcc r4, ip, r8, ror r4 │ │ │ │ cdp2 6, 11, cr15, cr14, cr13, {5} │ │ │ │ stmdami r5, {r0, r8, r9, fp, ip, pc} │ │ │ │ ldrbtmi r6, [r8], #-2329 @ 0xfffff6e7 │ │ │ │ @ instruction: 0xff78f6ad │ │ │ │ andlt r2, r2, r0 │ │ │ │ svclt 0x0000bd10 │ │ │ │ - rsbeq r7, r8, r0, lsr #32 │ │ │ │ - strhteq r7, [r8], #-26 @ 0xffffffe6 │ │ │ │ + rsbeq r7, r8, r8, lsr #32 │ │ │ │ + rsbeq r7, r8, r2, asr #3 │ │ │ │ ldrbmi r6, [r0, -r0, lsl #16]! │ │ │ │ ldrbmi r6, [r0, -r0, lsl #17]! │ │ │ │ ldrbmi r6, [r0, -r0, asr #16]! │ │ │ │ ldrbmi r6, [r0, -r0, asr #17]! │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ blhi 2a5404 >::_M_default_append(unsigned int)@@Base+0x22840> │ │ │ │ @@ -351480,29 +351480,29 @@ │ │ │ │ stc2l 6, cr15, [lr], {173} @ 0xad │ │ │ │ @ instruction: 0x46214814 │ │ │ │ @ instruction: 0xf6ad4478 │ │ │ │ ldr pc, [r7, -r9, lsl #27] │ │ │ │ ... │ │ │ │ rsbseq r4, r3, lr, lsr #21 │ │ │ │ @ instruction: 0x000011b8 │ │ │ │ - rsbeq r6, r8, sl, lsl #31 │ │ │ │ - rsbeq r7, r8, r2, lsr #1 │ │ │ │ - rsbeq r6, r8, r4, lsr #28 │ │ │ │ - rsbeq fp, r7, r6, ror #25 │ │ │ │ + mlseq r8, r2, pc, r6 @ │ │ │ │ + rsbeq r7, r8, sl, lsr #1 │ │ │ │ + rsbeq r6, r8, ip, lsr #28 │ │ │ │ + rsbeq fp, r7, lr, ror #25 │ │ │ │ ldrsbteq r4, [r3], #-136 @ 0xffffff78 │ │ │ │ - strdeq r6, [r8], #-196 @ 0xffffff3c @ │ │ │ │ - strhteq r6, [r8], #-198 @ 0xffffff3a │ │ │ │ - rsbeq r6, r8, lr, asr #28 │ │ │ │ - rsbeq fp, r7, r6, asr fp │ │ │ │ - rsbeq r6, r8, lr, ror ip │ │ │ │ - rsbeq fp, r7, r0, asr #22 │ │ │ │ - rsbeq r6, r8, ip, asr ip │ │ │ │ - rsbeq fp, r7, r8, lsl fp │ │ │ │ - rsbeq r6, r8, r0, asr #24 │ │ │ │ - strdeq fp, [r7], #-172 @ 0xffffff54 @ │ │ │ │ + strdeq r6, [r8], #-204 @ 0xffffff34 @ │ │ │ │ + strhteq r6, [r8], #-206 @ 0xffffff32 │ │ │ │ + rsbeq r6, r8, r6, asr lr │ │ │ │ + rsbeq fp, r7, lr, asr fp │ │ │ │ + rsbeq r6, r8, r6, lsl #25 │ │ │ │ + rsbeq fp, r7, r8, asr #22 │ │ │ │ + rsbeq r6, r8, r4, ror #24 │ │ │ │ + rsbeq fp, r7, r0, lsr #22 │ │ │ │ + rsbeq r6, r8, r8, asr #24 │ │ │ │ + rsbeq fp, r7, r4, lsl #22 │ │ │ │ stmdami sl!, {r2, r9, sl, lr} │ │ │ │ bicscs pc, fp, r0, asr #4 │ │ │ │ andcc r4, ip, r8, ror r4 │ │ │ │ ldc2 6, cr15, [sl], {173} @ 0xad │ │ │ │ strtmi r4, [r1], -r7, lsr #16 │ │ │ │ @ instruction: 0xf6ad4478 │ │ │ │ usat pc, #3, r5, asr #26 @ │ │ │ │ @@ -351538,37 +351538,37 @@ │ │ │ │ andcc r4, ip, r8, ror r4 │ │ │ │ mrrc2 6, 10, pc, r6, cr13 @ │ │ │ │ @ instruction: 0xf04f480f │ │ │ │ ldrbtmi r3, [r8], #-511 @ 0xfffffe01 │ │ │ │ ldc2 6, cr15, [r0, #-692] @ 0xfffffd4c │ │ │ │ @ instruction: 0xf6a7e7e2 │ │ │ │ svclt 0x0000e99c │ │ │ │ - ldrdeq r6, [r8], #-184 @ 0xffffff48 @ │ │ │ │ - mlseq r7, r4, sl, fp │ │ │ │ - strhteq r6, [r8], #-188 @ 0xffffff44 │ │ │ │ - rsbeq fp, r7, r8, ror sl │ │ │ │ - rsbeq r6, r8, r0, lsr #23 │ │ │ │ - rsbeq fp, r7, ip, asr sl │ │ │ │ - rsbeq r6, r8, r8, lsl #23 │ │ │ │ - rsbeq fp, r7, r2, asr #20 │ │ │ │ - rsbeq r6, r8, sl, ror #22 │ │ │ │ - rsbeq fp, r7, r4, lsr #20 │ │ │ │ - rsbeq r6, r8, r0, asr fp │ │ │ │ - rsbeq fp, r7, sl, lsl #20 │ │ │ │ + rsbeq r6, r8, r0, ror #23 │ │ │ │ + mlseq r7, ip, sl, fp │ │ │ │ + rsbeq r6, r8, r4, asr #23 │ │ │ │ + rsbeq fp, r7, r0, lsl #21 │ │ │ │ + rsbeq r6, r8, r8, lsr #23 │ │ │ │ + rsbeq fp, r7, r4, ror #20 │ │ │ │ + mlseq r8, r0, fp, r6 │ │ │ │ + rsbeq fp, r7, sl, asr #20 │ │ │ │ + rsbeq r6, r8, r2, ror fp │ │ │ │ + rsbeq fp, r7, ip, lsr #20 │ │ │ │ + rsbeq r6, r8, r8, asr fp │ │ │ │ + rsbeq fp, r7, r2, lsl sl │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ bl fecc1634 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ bmi 2ee3fc >::_M_default_append(unsigned int)@@Base+0x6b838> │ │ │ │ smlabbcs r0, r3, r0, fp │ │ │ │ movwls r4, #5242 @ 0x147a │ │ │ │ @ instruction: 0xf954f3bb │ │ │ │ andcs r9, r0, #1024 @ 0x400 │ │ │ │ andsvs r2, sl, r1 │ │ │ │ stclt 0, cr11, [r0, #-12] │ │ │ │ - rsbeq r2, fp, r4, asr #10 │ │ │ │ + rsbeq r2, fp, ip, asr #10 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00b8f8cc │ │ │ │ bmi 133bcc4 │ │ │ │ blmi 133bed0 │ │ │ │ addlt r4, r9, sl, ror r4 │ │ │ │ @@ -351639,22 +351639,22 @@ │ │ │ │ blx fe52802e │ │ │ │ strtmi r4, [r1], -ip, lsl #16 │ │ │ │ @ instruction: 0xf6ad4478 │ │ │ │ strb pc, [r8, r9, asr #24] @ │ │ │ │ ldm r4, {r0, r1, r2, r5, r7, r9, sl, ip, sp, lr, pc}^ │ │ │ │ rsbseq r4, r3, r0, lsr #11 │ │ │ │ @ instruction: 0x000011b8 │ │ │ │ - rsbeq r6, r8, sl, lsl #26 │ │ │ │ - strdeq r2, [fp], #-70 @ 0xffffffba @ │ │ │ │ - rsbeq r6, r8, sl, ror #24 │ │ │ │ + rsbeq r6, r8, r2, lsl sp │ │ │ │ + strdeq r2, [fp], #-78 @ 0xffffffb2 @ │ │ │ │ + rsbeq r6, r8, r2, ror ip │ │ │ │ ldrshteq r4, [r3], #-70 @ 0xffffffba │ │ │ │ - rsbeq r6, r8, r0, lsl #24 │ │ │ │ - mlseq r7, ip, r8, fp │ │ │ │ - rsbeq r6, r8, r0, ror #23 │ │ │ │ - rsbeq fp, r7, ip, ror r8 │ │ │ │ + rsbeq r6, r8, r8, lsl #24 │ │ │ │ + rsbeq fp, r7, r4, lsr #17 │ │ │ │ + rsbeq r6, r8, r8, ror #23 │ │ │ │ + rsbeq fp, r7, r4, lsl #17 │ │ │ │ mvnsmi lr, sp, lsr #18 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e0f8cc │ │ │ │ strmi fp, [r5], -r2, lsl #1 │ │ │ │ @ instruction: 0x46164610 │ │ │ │ strmi r4, [pc], -ip, lsl #12 │ │ │ │ @@ -351691,20 +351691,20 @@ │ │ │ │ ldrbtmi r1, [r8], #-363 @ 0xfffffe95 │ │ │ │ @ instruction: 0xf6ad300c │ │ │ │ stmdami r9, {r0, r1, r5, r8, r9, fp, ip, sp, lr, pc} │ │ │ │ ldrbtmi r4, [r8], #-1569 @ 0xfffff9df │ │ │ │ blx ff92810e │ │ │ │ andlt r4, r2, r0, lsr #12 │ │ │ │ ldrhhi lr, [r0, #141]! @ 0x8d │ │ │ │ - rsbeq r2, fp, sl, lsr #7 │ │ │ │ - rsbeq r6, r8, r8, asr fp │ │ │ │ - strdeq fp, [r7], #-116 @ 0xffffff8c @ │ │ │ │ - rsbeq r6, r8, r4, lsl #23 │ │ │ │ - rsbeq r6, r8, sl, lsl #22 │ │ │ │ - rsbeq fp, r7, r6, lsr #15 │ │ │ │ + strhteq r2, [fp], #-50 @ 0xffffffce │ │ │ │ + rsbeq r6, r8, r0, ror #22 │ │ │ │ + strdeq fp, [r7], #-124 @ 0xffffff84 @ │ │ │ │ + rsbeq r6, r8, ip, lsl #23 │ │ │ │ + rsbeq r6, r8, r2, lsl fp │ │ │ │ + rsbeq fp, r7, lr, lsr #15 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ bl fecc1880 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strdlt r0, [r3], r0 @ │ │ │ │ mcr2 7, 7, pc, cr6, cr15, {7} @ │ │ │ │ stmdacs r1, {r0, r1, r9, sl, lr} │ │ │ │ ldrmi sp, [r8], -r2, lsl #2 │ │ │ │ @@ -351714,16 +351714,16 @@ │ │ │ │ andcc r4, ip, r8, ror r4 │ │ │ │ blx fff2815c │ │ │ │ stmdbls r1, {r0, r2, fp, lr} │ │ │ │ @ instruction: 0xf6ad4478 │ │ │ │ blls 1e9578 │ │ │ │ andlt r4, r3, r8, lsl r6 │ │ │ │ svclt 0x0000bd00 │ │ │ │ - strhteq r6, [r8], #-160 @ 0xffffff60 │ │ │ │ - rsbeq fp, r7, ip, asr #14 │ │ │ │ + strhteq r6, [r8], #-168 @ 0xffffff58 │ │ │ │ + rsbeq fp, r7, r4, asr r7 │ │ │ │ ldrbmi lr, [r0, sp, lsr #18]! │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ bleq fe7a8a04 │ │ │ │ @ instruction: 0xe1b4f8df │ │ │ │ @ instruction: 0xf8df4698 │ │ │ │ @ instruction: 0xf5adc1b4 │ │ │ │ @@ -351832,31 +351832,31 @@ │ │ │ │ stmdbls fp, {r1, r2, r4, fp, lr} │ │ │ │ @ instruction: 0xf6ad4478 │ │ │ │ blls 4693a8 │ │ │ │ @ instruction: 0xf6a6e747 │ │ │ │ svclt 0x0000ef54 │ │ │ │ rsbseq r4, r3, lr, lsr #6 │ │ │ │ @ instruction: 0x000011b8 │ │ │ │ - rsbeq r6, r8, r0, lsl fp │ │ │ │ + rsbeq r6, r8, r8, lsl fp │ │ │ │ ldrshteq r4, [r3], #-38 @ 0xffffffda │ │ │ │ - rsbeq r6, r8, r4, lsl #22 │ │ │ │ - strdeq r2, [fp], #-144 @ 0xffffff70 @ │ │ │ │ - rsbeq r6, r8, r6, lsr #19 │ │ │ │ - rsbeq fp, r7, r2, asr #12 │ │ │ │ - rsbeq r6, r8, ip, lsl sl │ │ │ │ - rsbeq r6, r8, ip, ror r9 │ │ │ │ - rsbeq fp, r7, r8, lsl r6 │ │ │ │ - rsbeq r6, r8, lr, asr r9 │ │ │ │ - strdeq fp, [r7], #-90 @ 0xffffffa6 @ │ │ │ │ - rsbeq r6, r8, ip, ror sl │ │ │ │ - rsbeq r6, r8, r8, lsr #18 │ │ │ │ - rsbeq fp, r7, r4, asr #11 │ │ │ │ + rsbeq r6, r8, ip, lsl #22 │ │ │ │ + strdeq r2, [fp], #-152 @ 0xffffff68 @ │ │ │ │ + rsbeq r6, r8, lr, lsr #19 │ │ │ │ + rsbeq fp, r7, sl, asr #12 │ │ │ │ rsbeq r6, r8, r4, lsr #20 │ │ │ │ - rsbeq r6, r8, r0, ror #17 │ │ │ │ - rsbeq fp, r7, ip, ror r5 │ │ │ │ + rsbeq r6, r8, r4, lsl #19 │ │ │ │ + rsbeq fp, r7, r0, lsr #12 │ │ │ │ + rsbeq r6, r8, r6, ror #18 │ │ │ │ + rsbeq fp, r7, r2, lsl #12 │ │ │ │ + rsbeq r6, r8, r4, lsl #21 │ │ │ │ + rsbeq r6, r8, r0, lsr r9 │ │ │ │ + rsbeq fp, r7, ip, asr #11 │ │ │ │ + rsbeq r6, r8, ip, lsr #20 │ │ │ │ + rsbeq r6, r8, r8, ror #17 │ │ │ │ + rsbeq fp, r7, r4, lsl #11 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ bleq feba8c18 │ │ │ │ vqrdmulh.s32 d4, d29, d4[0] │ │ │ │ stclmi 13, cr4, [r4], {52} @ 0x34 │ │ │ │ stmdbpl ip!, {r0, r2, r3, r4, r5, r6, sl, lr} │ │ │ │ @@ -352052,41 +352052,41 @@ │ │ │ │ @ instruction: 0xf6ad300c │ │ │ │ ldmdami pc, {r0, r1, r4, r6, fp, ip, sp, lr, pc} @ │ │ │ │ ldrbtmi r4, [r8], #-1617 @ 0xfffff9af │ │ │ │ @ instruction: 0xf90ef6ad │ │ │ │ svclt 0x0000e695 │ │ │ │ rsbseq r4, r3, r0, lsr #2 │ │ │ │ @ instruction: 0x000011b8 │ │ │ │ - rsbeq r6, r8, r2, lsl #18 │ │ │ │ + rsbeq r6, r8, sl, lsl #18 │ │ │ │ rsbseq r4, r3, r6, ror #1 │ │ │ │ - rsbeq r6, r8, r4, asr #18 │ │ │ │ - rsbeq r6, r8, sl, asr r9 │ │ │ │ - rsbeq r6, r8, r0, lsr #18 │ │ │ │ - rsbeq r6, r8, r8, lsl #18 │ │ │ │ - rsbeq r6, r8, r6, asr #18 │ │ │ │ - mlseq r8, r0, r9, r6 │ │ │ │ - rsbeq r6, r8, r4, asr #14 │ │ │ │ - rsbeq r6, r8, r6, lsr #13 │ │ │ │ - rsbeq fp, r7, r2, asr #6 │ │ │ │ - rsbeq r6, r8, lr, ror r6 │ │ │ │ - rsbeq fp, r7, sl, lsl r3 │ │ │ │ - rsbeq r6, r8, r4, ror #12 │ │ │ │ - rsbeq fp, r7, r0, lsl #6 │ │ │ │ - rsbeq r6, r8, sl, asr #12 │ │ │ │ - rsbeq fp, r7, r6, ror #5 │ │ │ │ - rsbeq r6, r8, r0, lsr r6 │ │ │ │ - rsbeq fp, r7, ip, asr #5 │ │ │ │ - ldrdeq r6, [r8], #-124 @ 0xffffff84 @ │ │ │ │ - ldrdeq r6, [r8], #-124 @ 0xffffff84 @ │ │ │ │ - rsbeq r6, r8, lr, ror #11 │ │ │ │ - rsbeq fp, r7, sl, lsl #5 │ │ │ │ - rsbeq r6, r8, lr, lsl #16 │ │ │ │ - rsbeq r6, r8, ip, asr r7 │ │ │ │ - rsbeq r6, r8, sl, ror #10 │ │ │ │ - rsbeq fp, r7, r6, lsl #4 │ │ │ │ + rsbeq r6, r8, ip, asr #18 │ │ │ │ + rsbeq r6, r8, r2, ror #18 │ │ │ │ + rsbeq r6, r8, r8, lsr #18 │ │ │ │ + rsbeq r6, r8, r0, lsl r9 │ │ │ │ + rsbeq r6, r8, lr, asr #18 │ │ │ │ + mlseq r8, r8, r9, r6 │ │ │ │ + rsbeq r6, r8, ip, asr #14 │ │ │ │ + rsbeq r6, r8, lr, lsr #13 │ │ │ │ + rsbeq fp, r7, sl, asr #6 │ │ │ │ + rsbeq r6, r8, r6, lsl #13 │ │ │ │ + rsbeq fp, r7, r2, lsr #6 │ │ │ │ + rsbeq r6, r8, ip, ror #12 │ │ │ │ + rsbeq fp, r7, r8, lsl #6 │ │ │ │ + rsbeq r6, r8, r2, asr r6 │ │ │ │ + rsbeq fp, r7, lr, ror #5 │ │ │ │ + rsbeq r6, r8, r8, lsr r6 │ │ │ │ + ldrdeq fp, [r7], #-36 @ 0xffffffdc @ │ │ │ │ + rsbeq r6, r8, r4, ror #15 │ │ │ │ + rsbeq r6, r8, r4, ror #15 │ │ │ │ + strdeq r6, [r8], #-86 @ 0xffffffaa @ │ │ │ │ + mlseq r7, r2, r2, fp │ │ │ │ + rsbeq r6, r8, r6, lsl r8 │ │ │ │ + rsbeq r6, r8, r4, ror #14 │ │ │ │ + rsbeq r6, r8, r2, ror r5 │ │ │ │ + rsbeq fp, r7, lr, lsl #4 │ │ │ │ mvnsmi lr, #737280 @ 0xb4000 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00c0f8cc │ │ │ │ ldrmi r4, [ip], -r4, asr #26 │ │ │ │ addlt r4, r9, r4, asr #22 │ │ │ │ @ instruction: 0x2600447d │ │ │ │ @@ -352154,24 +352154,24 @@ │ │ │ │ strbmi r4, [r9], -pc, lsl #20 │ │ │ │ ldrtmi r9, [r8], -r6, lsl #22 │ │ │ │ vsri.32 q2, q13, #6 │ │ │ │ @ instruction: 0xe792fcb1 │ │ │ │ stcl 6, cr15, [lr], {166} @ 0xa6 │ │ │ │ rsbseq r3, r3, r8, lsl #27 │ │ │ │ @ instruction: 0x000011b8 │ │ │ │ - mlseq r8, lr, r7, r6 │ │ │ │ + rsbeq r6, r8, r6, lsr #15 │ │ │ │ rsbseq r3, r3, ip, asr #26 │ │ │ │ - rsbeq r8, r7, r4, asr #28 │ │ │ │ - rsbeq r6, r8, r6, lsr #8 │ │ │ │ - rsbeq fp, r7, r2, asr #1 │ │ │ │ - rsbeq r6, r8, r8, lsl #8 │ │ │ │ - rsbeq fp, r7, r4, lsr #1 │ │ │ │ - rsbeq r6, r8, r6, ror #7 │ │ │ │ - rsbeq fp, r7, r2, lsl #1 │ │ │ │ - strhteq r8, [r7], #-212 @ 0xffffff2c │ │ │ │ + rsbeq r8, r7, ip, asr #28 │ │ │ │ + rsbeq r6, r8, lr, lsr #8 │ │ │ │ + rsbeq fp, r7, sl, asr #1 │ │ │ │ + rsbeq r6, r8, r0, lsl r4 │ │ │ │ + rsbeq fp, r7, ip, lsr #1 │ │ │ │ + rsbeq r6, r8, lr, ror #7 │ │ │ │ + rsbeq fp, r7, sl, lsl #1 │ │ │ │ + strhteq r8, [r7], #-220 @ 0xffffff24 │ │ │ │ mvnsmi lr, #737280 @ 0xb4000 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00c0f8cc │ │ │ │ bmi 117c62c │ │ │ │ blmi 117c654 │ │ │ │ addlt r4, r9, sl, ror r4 │ │ │ │ @@ -352235,24 +352235,24 @@ │ │ │ │ blls 2bc7ec >::_M_default_append(unsigned int)@@Base+0x39c28> │ │ │ │ ldrbtmi r4, [sl], #-1600 @ 0xfffff9c0 │ │ │ │ ldc2 3, cr15, [r0], {186} @ 0xba │ │ │ │ @ instruction: 0xf6a6e7e3 │ │ │ │ svclt 0x0000ec2e │ │ │ │ rsbseq r3, r3, r4, lsr ip │ │ │ │ @ instruction: 0x000011b8 │ │ │ │ - rsbeq r8, r7, r4, lsr sp │ │ │ │ - rsbeq r6, r8, r4, lsl r3 │ │ │ │ - strhteq sl, [r7], #-240 @ 0xffffff10 │ │ │ │ + rsbeq r8, r7, ip, lsr sp │ │ │ │ + rsbeq r6, r8, ip, lsl r3 │ │ │ │ + strhteq sl, [r7], #-248 @ 0xffffff08 │ │ │ │ ldrhteq r3, [r3], #-182 @ 0xffffff4a │ │ │ │ - ldrdeq r6, [r8], #-40 @ 0xffffffd8 @ │ │ │ │ - rsbeq sl, r7, r4, ror pc │ │ │ │ - rsbeq r6, r8, r4, lsl #12 │ │ │ │ - rsbeq r6, r8, r4, lsr #5 │ │ │ │ - rsbeq sl, r7, r0, asr #30 │ │ │ │ - strhteq r6, [r8], #-82 @ 0xffffffae │ │ │ │ + rsbeq r6, r8, r0, ror #5 │ │ │ │ + rsbeq sl, r7, ip, ror pc │ │ │ │ + rsbeq r6, r8, ip, lsl #12 │ │ │ │ + rsbeq r6, r8, ip, lsr #5 │ │ │ │ + rsbeq sl, r7, r8, asr #30 │ │ │ │ + strhteq r6, [r8], #-90 @ 0xffffffa6 │ │ │ │ mvnsmi lr, #737280 @ 0xb4000 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00c0f8cc │ │ │ │ bmi 117c770 │ │ │ │ blmi 117c798 │ │ │ │ addlt r4, r9, sl, ror r4 │ │ │ │ @@ -352316,24 +352316,24 @@ │ │ │ │ blls 2bc930 >::_M_default_append(unsigned int)@@Base+0x39d6c> │ │ │ │ ldrbtmi r4, [sl], #-1600 @ 0xfffff9c0 │ │ │ │ blx 1d27efe │ │ │ │ @ instruction: 0xf6a6e7e3 │ │ │ │ svclt 0x0000eb8c │ │ │ │ ldrshteq r3, [r3], #-160 @ 0xffffff60 │ │ │ │ @ instruction: 0x000011b8 │ │ │ │ - strdeq r8, [r7], #-176 @ 0xffffff50 @ │ │ │ │ - ldrdeq r6, [r8], #-16 @ │ │ │ │ - rsbeq sl, r7, ip, ror #28 │ │ │ │ + strdeq r8, [r7], #-184 @ 0xffffff48 @ │ │ │ │ + ldrdeq r6, [r8], #-24 @ 0xffffffe8 @ │ │ │ │ + rsbeq sl, r7, r4, ror lr │ │ │ │ rsbseq r3, r3, r2, ror sl │ │ │ │ - mlseq r8, r4, r1, r6 │ │ │ │ - rsbeq sl, r7, r0, lsr lr │ │ │ │ - ldrdeq r6, [r8], #-76 @ 0xffffffb4 @ │ │ │ │ - rsbeq r6, r8, r0, ror #2 │ │ │ │ - strdeq sl, [r7], #-220 @ 0xffffff24 @ │ │ │ │ - rsbeq r6, r8, lr, ror #8 │ │ │ │ + mlseq r8, ip, r1, r6 │ │ │ │ + rsbeq sl, r7, r8, lsr lr │ │ │ │ + rsbeq r6, r8, r4, ror #9 │ │ │ │ + rsbeq r6, r8, r8, ror #2 │ │ │ │ + rsbeq sl, r7, r4, lsl #28 │ │ │ │ + rsbeq r6, r8, r6, ror r4 │ │ │ │ svcmi 0x00f8e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d8f8cc │ │ │ │ strmi r4, [sp], -r6, lsl #12 │ │ │ │ vqshlu.s64 d20, d0, #7 │ │ │ │ @ instruction: 0x4604f8dd │ │ │ │ @@ -352425,30 +352425,30 @@ │ │ │ │ adcmi r3, pc, #4194304 @ 0x400000 │ │ │ │ strb sp, [sp, -pc, asr #3]! │ │ │ │ tstcs r0, r2, lsl fp │ │ │ │ @ instruction: 0x46304a12 │ │ │ │ ldrbtmi r4, [sl], #-1147 @ 0xfffffb85 │ │ │ │ blx fe5280bc │ │ │ │ svclt 0x0000e7da │ │ │ │ - rsbeq r1, fp, r0, lsl r9 │ │ │ │ - rsbeq r6, r8, r6, ror #8 │ │ │ │ - rsbeq r6, r8, sl, lsl #9 │ │ │ │ - ldrdeq r1, [fp], #-138 @ 0xffffff76 @ │ │ │ │ - rsbeq r6, r8, r8, lsl #9 │ │ │ │ - rsbeq r6, r8, lr, lsl #9 │ │ │ │ - rsbeq r6, ip, r8, ror #26 │ │ │ │ - rsbeq r1, fp, r2, ror r8 │ │ │ │ - rsbeq r6, r8, r4, lsl r4 │ │ │ │ - rsbeq r6, r8, r6, lsl r4 │ │ │ │ - rsbeq r6, r8, ip, ror #7 │ │ │ │ - strdeq r6, [r8], #-50 @ 0xffffffce @ │ │ │ │ - rsbeq r6, ip, ip, asr #25 │ │ │ │ - rsbeq r1, fp, lr, asr #15 │ │ │ │ - rsbeq r6, r8, ip, lsl #7 │ │ │ │ - rsbeq r6, r8, lr, lsl #7 │ │ │ │ + rsbeq r1, fp, r8, lsl r9 │ │ │ │ + rsbeq r6, r8, lr, ror #8 │ │ │ │ + mlseq r8, r2, r4, r6 │ │ │ │ + rsbeq r1, fp, r2, ror #17 │ │ │ │ + mlseq r8, r0, r4, r6 │ │ │ │ + mlseq r8, r6, r4, r6 │ │ │ │ + rsbeq r6, ip, r0, ror sp │ │ │ │ + rsbeq r1, fp, sl, ror r8 │ │ │ │ + rsbeq r6, r8, ip, lsl r4 │ │ │ │ + rsbeq r6, r8, lr, lsl r4 │ │ │ │ + strdeq r6, [r8], #-52 @ 0xffffffcc @ │ │ │ │ + strdeq r6, [r8], #-58 @ 0xffffffc6 @ │ │ │ │ + ldrdeq r6, [ip], #-196 @ 0xffffff3c @ │ │ │ │ + ldrdeq r1, [fp], #-118 @ 0xffffff8a @ │ │ │ │ + mlseq r8, r4, r3, r6 │ │ │ │ + mlseq r8, r6, r3, r6 │ │ │ │ ldrbmi lr, [r0, sp, lsr #18]! │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00c8f8cc │ │ │ │ @ instruction: 0x46904616 │ │ │ │ ldrmi r4, [r9], r5, ror #20 │ │ │ │ addlt r4, r6, r5, ror #22 │ │ │ │ @@ -352550,30 +352550,30 @@ │ │ │ │ strtmi r2, [r8], -r0, lsl #2 │ │ │ │ @ instruction: 0xf99cf3ba │ │ │ │ @ instruction: 0xd1a12e01 │ │ │ │ @ instruction: 0xf6a6e783 │ │ │ │ svclt 0x0000e9b8 │ │ │ │ ldrsbteq r3, [r3], #-124 @ 0xffffff84 │ │ │ │ @ instruction: 0x000011b8 │ │ │ │ - rsbeq r5, r8, lr, ror #29 │ │ │ │ - rsbeq sl, r7, sl, lsl #23 │ │ │ │ + strdeq r5, [r8], #-230 @ 0xffffff1a @ │ │ │ │ + mlseq r7, r2, fp, sl │ │ │ │ @ instruction: 0x00733798 │ │ │ │ - rsbeq r1, fp, ip, ror #13 │ │ │ │ - strhteq r6, [r8], #-40 @ 0xffffffd8 │ │ │ │ - rsbeq r5, r8, r0, ror lr │ │ │ │ - rsbeq sl, r7, ip, lsl #22 │ │ │ │ - rsbeq r6, r8, lr, ror r2 │ │ │ │ - rsbeq r6, r8, r2, asr r2 │ │ │ │ - rsbeq r5, r8, ip, lsr #28 │ │ │ │ - rsbeq sl, r7, r8, asr #21 │ │ │ │ - rsbeq r5, r8, r0, lsl #28 │ │ │ │ - mlseq r7, ip, sl, sl │ │ │ │ - strdeq r6, [r8], #-24 @ 0xffffffe8 @ │ │ │ │ - ldrdeq r5, [r8], #-210 @ 0xffffff2e @ │ │ │ │ - rsbeq sl, r7, lr, ror #20 │ │ │ │ + strdeq r1, [fp], #-100 @ 0xffffff9c @ │ │ │ │ + rsbeq r6, r8, r0, asr #5 │ │ │ │ + rsbeq r5, r8, r8, ror lr │ │ │ │ + rsbeq sl, r7, r4, lsl fp │ │ │ │ + rsbeq r6, r8, r6, lsl #5 │ │ │ │ + rsbeq r6, r8, sl, asr r2 │ │ │ │ + rsbeq r5, r8, r4, lsr lr │ │ │ │ + ldrdeq sl, [r7], #-160 @ 0xffffff60 @ │ │ │ │ + rsbeq r5, r8, r8, lsl #28 │ │ │ │ + rsbeq sl, r7, r4, lsr #21 │ │ │ │ + rsbeq r6, r8, r0, lsl #4 │ │ │ │ + ldrdeq r5, [r8], #-218 @ 0xffffff26 @ │ │ │ │ + rsbeq sl, r7, r6, ror sl │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ bleq fe7a974c │ │ │ │ stclmi 2, cr15, [r4, #-692] @ 0xfffffd4c │ │ │ │ bmi ff97cc80 │ │ │ │ beq ca785c │ │ │ │ @@ -352798,41 +352798,41 @@ │ │ │ │ blx 11a9246 │ │ │ │ strbt r9, [fp], -r2, lsl #26 │ │ │ │ svc 0x00caf6a5 │ │ │ │ bl 211fb4 │ │ │ │ ldr r0, [fp], r3, lsl #7 │ │ │ │ rsbseq r3, r3, r0, ror #11 │ │ │ │ @ instruction: 0x000011b8 │ │ │ │ - strdeq r5, [r8], #-194 @ 0xffffff3e @ │ │ │ │ - rsbeq sl, r7, lr, lsl #19 │ │ │ │ + strdeq r5, [r8], #-202 @ 0xffffff36 @ │ │ │ │ + mlseq r7, r6, r9, sl │ │ │ │ @ instruction: 0x0073359c │ │ │ │ - rsbeq r1, fp, r4, ror #9 │ │ │ │ - rsbeq r8, r7, lr, lsl r5 │ │ │ │ - rsbeq r1, fp, r2, ror #8 │ │ │ │ - rsbeq r6, r8, r0, ror r0 │ │ │ │ - strhteq r6, [r8], #-14 │ │ │ │ - rsbeq r6, r8, sl, ror #1 │ │ │ │ - rsbeq r6, r8, ip, lsr r0 │ │ │ │ - rsbeq r6, r8, r2, rrx │ │ │ │ + rsbeq r1, fp, ip, ror #9 │ │ │ │ + rsbeq r8, r7, r6, lsr #10 │ │ │ │ + rsbeq r1, fp, sl, ror #8 │ │ │ │ + rsbeq r6, r8, r8, ror r0 │ │ │ │ + rsbeq r6, r8, r6, asr #1 │ │ │ │ + strdeq r6, [r8], #-2 @ │ │ │ │ rsbeq r6, r8, r4, asr #32 │ │ │ │ - rsbeq r6, r8, lr, asr r0 │ │ │ │ - rsbeq r6, r8, sl, lsr r0 │ │ │ │ - ldrdeq r5, [r8], #-162 @ 0xffffff5e @ │ │ │ │ - rsbeq sl, r7, lr, ror #14 │ │ │ │ - rsbeq r1, fp, sl, ror #5 │ │ │ │ - rsbeq r6, r8, r8, lsr #32 │ │ │ │ - rsbeq r9, fp, ip, asr #21 │ │ │ │ - rsbeq r5, r8, r8, ror sl │ │ │ │ - rsbeq sl, r7, r4, lsl r7 │ │ │ │ - rsbeq r1, fp, r2, lsl #5 │ │ │ │ - rsbeq r8, r7, ip, lsr #6 │ │ │ │ - rsbeq r5, r8, r4, asr #31 │ │ │ │ - rsbeq r9, fp, r8, lsr #20 │ │ │ │ - rsbeq r5, r8, lr, asr #19 │ │ │ │ - rsbeq sl, r7, sl, ror #12 │ │ │ │ + rsbeq r6, r8, sl, rrx │ │ │ │ + rsbeq r6, r8, ip, asr #32 │ │ │ │ + rsbeq r6, r8, r6, rrx │ │ │ │ + rsbeq r6, r8, r2, asr #32 │ │ │ │ + ldrdeq r5, [r8], #-170 @ 0xffffff56 @ │ │ │ │ + rsbeq sl, r7, r6, ror r7 │ │ │ │ + strdeq r1, [fp], #-34 @ 0xffffffde @ │ │ │ │ + rsbeq r6, r8, r0, lsr r0 │ │ │ │ + ldrdeq r9, [fp], #-164 @ 0xffffff5c @ │ │ │ │ + rsbeq r5, r8, r0, lsl #21 │ │ │ │ + rsbeq sl, r7, ip, lsl r7 │ │ │ │ + rsbeq r1, fp, sl, lsl #5 │ │ │ │ + rsbeq r8, r7, r4, lsr r3 │ │ │ │ + rsbeq r5, r8, ip, asr #31 │ │ │ │ + rsbeq r9, fp, r0, lsr sl │ │ │ │ + ldrdeq r5, [r8], #-150 @ 0xffffff6a @ │ │ │ │ + rsbeq sl, r7, r2, ror r6 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ bleq fe1a9b58 │ │ │ │ ldclmi 2, cr15, [ip, #-692] @ 0xfffffd4c │ │ │ │ @ instruction: 0xf8df4616 │ │ │ │ svcge 0x000f2650 │ │ │ │ @@ -353237,60 +353237,60 @@ │ │ │ │ svcge 0x0032f47f │ │ │ │ strtmi r9, [r0], -r7, lsl #18 │ │ │ │ mrrc2 3, 12, pc, r0, cr8 @ │ │ │ │ stmdacs r1, {r1, r2, r9, sl, lr} │ │ │ │ str sp, [sl, -pc, asr #1] │ │ │ │ ldrsbteq r3, [r3], #-20 @ 0xffffffec │ │ │ │ @ instruction: 0x000011b8 │ │ │ │ - rsbeq r5, r8, r4, ror #17 │ │ │ │ - rsbeq sl, r7, lr, ror r5 │ │ │ │ + rsbeq r5, r8, ip, ror #17 │ │ │ │ + rsbeq sl, r7, r6, lsl #11 │ │ │ │ rsbseq r3, r3, r8, lsl #3 │ │ │ │ - rsbeq r1, fp, lr, asr #1 │ │ │ │ - rsbeq r1, fp, r0, lsl #1 │ │ │ │ - rsbeq r5, r8, ip, lsl #25 │ │ │ │ - ldrdeq r5, [r8], #-200 @ 0xffffff38 @ │ │ │ │ - rsbeq r5, r8, r2, lsl #26 │ │ │ │ - rsbeq r5, r8, r6, asr ip │ │ │ │ - ldrdeq r5, [r8], #-176 @ 0xffffff50 @ │ │ │ │ - rsbeq r5, r8, sl, lsl #25 │ │ │ │ - rsbeq r5, r8, r2, asr #24 │ │ │ │ - rsbeq r7, r7, lr, ror #31 │ │ │ │ - strdeq r5, [r8], #-104 @ 0xffffff98 @ │ │ │ │ - mlseq r7, r2, r3, sl │ │ │ │ - ldrdeq r5, [r8], #-104 @ 0xffffff98 @ │ │ │ │ - rsbeq sl, r7, r2, ror r3 │ │ │ │ - rsbeq r5, r8, r4, lsl #24 │ │ │ │ - rsbeq r5, r8, lr, asr #12 │ │ │ │ - rsbeq sl, r7, sl, ror #5 │ │ │ │ - rsbeq r5, r8, r4, asr fp │ │ │ │ - rsbeq r5, r8, r8, lsr #22 │ │ │ │ - strdeq r0, [fp], #-218 @ 0xffffff26 @ │ │ │ │ - rsbeq r5, r8, sl, lsr fp │ │ │ │ - rsbeq r0, fp, r8, lsr #27 │ │ │ │ - rsbeq r5, r8, r4, ror #10 │ │ │ │ - rsbeq sl, r7, r0, lsl #4 │ │ │ │ - rsbeq r5, r8, r6, lsr r5 │ │ │ │ - ldrdeq sl, [r7], #-18 @ 0xffffffee @ │ │ │ │ - rsbeq r5, r8, sl, lsl r5 │ │ │ │ - strhteq sl, [r7], #-22 @ 0xffffffea │ │ │ │ - strdeq r5, [r8], #-78 @ 0xffffffb2 @ │ │ │ │ - mlseq r7, sl, r1, sl │ │ │ │ - strhteq r5, [r8], #-66 @ 0xffffffbe │ │ │ │ - rsbeq sl, r7, lr, asr #2 │ │ │ │ - mlseq r8, r0, r4, r5 │ │ │ │ - rsbeq sl, r7, ip, lsr #2 │ │ │ │ - rsbeq r5, r8, r4, ror r4 │ │ │ │ - rsbeq sl, r7, r0, lsl r1 │ │ │ │ - rsbeq r5, r8, r8, asr r4 │ │ │ │ - strdeq sl, [r7], #-4 @ │ │ │ │ - rsbeq r7, r7, r8, lsl #26 │ │ │ │ - rsbeq r0, fp, lr, asr #24 │ │ │ │ - mlseq r8, r2, r9, r5 │ │ │ │ - rsbeq r5, r8, sl, lsr #18 │ │ │ │ - rsbeq r0, fp, r0, ror #22 │ │ │ │ + ldrdeq r1, [fp], #-6 @ │ │ │ │ + rsbeq r1, fp, r8, lsl #1 │ │ │ │ + mlseq r8, r4, ip, r5 │ │ │ │ + rsbeq r5, r8, r0, ror #25 │ │ │ │ + rsbeq r5, r8, sl, lsl #26 │ │ │ │ + rsbeq r5, r8, lr, asr ip │ │ │ │ + ldrdeq r5, [r8], #-184 @ 0xffffff48 @ │ │ │ │ + mlseq r8, r2, ip, r5 │ │ │ │ + rsbeq r5, r8, sl, asr #24 │ │ │ │ + strdeq r7, [r7], #-246 @ 0xffffff0a @ │ │ │ │ + rsbeq r5, r8, r0, lsl #14 │ │ │ │ + mlseq r7, sl, r3, sl │ │ │ │ + rsbeq r5, r8, r0, ror #13 │ │ │ │ + rsbeq sl, r7, sl, ror r3 │ │ │ │ + rsbeq r5, r8, ip, lsl #24 │ │ │ │ + rsbeq r5, r8, r6, asr r6 │ │ │ │ + strdeq sl, [r7], #-34 @ 0xffffffde @ │ │ │ │ + rsbeq r5, r8, ip, asr fp │ │ │ │ + rsbeq r5, r8, r0, lsr fp │ │ │ │ + rsbeq r0, fp, r2, lsl #28 │ │ │ │ + rsbeq r5, r8, r2, asr #22 │ │ │ │ + strhteq r0, [fp], #-208 @ 0xffffff30 │ │ │ │ + rsbeq r5, r8, ip, ror #10 │ │ │ │ + rsbeq sl, r7, r8, lsl #4 │ │ │ │ + rsbeq r5, r8, lr, lsr r5 │ │ │ │ + ldrdeq sl, [r7], #-26 @ 0xffffffe6 @ │ │ │ │ + rsbeq r5, r8, r2, lsr #10 │ │ │ │ + strhteq sl, [r7], #-30 @ 0xffffffe2 │ │ │ │ + rsbeq r5, r8, r6, lsl #10 │ │ │ │ + rsbeq sl, r7, r2, lsr #3 │ │ │ │ + strhteq r5, [r8], #-74 @ 0xffffffb6 │ │ │ │ + rsbeq sl, r7, r6, asr r1 │ │ │ │ + mlseq r8, r8, r4, r5 │ │ │ │ + rsbeq sl, r7, r4, lsr r1 │ │ │ │ + rsbeq r5, r8, ip, ror r4 │ │ │ │ + rsbeq sl, r7, r8, lsl r1 │ │ │ │ + rsbeq r5, r8, r0, ror #8 │ │ │ │ + strdeq sl, [r7], #-12 @ │ │ │ │ + rsbeq r7, r7, r0, lsl sp │ │ │ │ + rsbeq r0, fp, r6, asr ip │ │ │ │ + mlseq r8, sl, r9, r5 │ │ │ │ + rsbeq r5, r8, r2, lsr r9 │ │ │ │ + rsbeq r0, fp, r8, ror #22 │ │ │ │ mvnsmi lr, #737280 @ 0xb4000 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00c0f8cc │ │ │ │ bmi 1a7d7a8 │ │ │ │ blmi 1a7d7d4 │ │ │ │ @ instruction: 0x4604447a │ │ │ │ @@ -353390,29 +353390,29 @@ │ │ │ │ bmi 6a6064 │ │ │ │ strtmi r4, [r0], -r9, asr #12 │ │ │ │ vsri.32 q2, q13, #7 │ │ │ │ ldrb pc, [sp, r9, lsl #22] @ │ │ │ │ bl b29b78 │ │ │ │ ldrhteq r2, [r3], #-168 @ 0xffffff58 │ │ │ │ @ instruction: 0x000011b8 │ │ │ │ - rsbeq r0, fp, r6, lsl sl │ │ │ │ - rsbeq r5, r8, ip, lsl r3 │ │ │ │ - rsbeq r5, r8, lr, lsl #3 │ │ │ │ - rsbeq r9, r7, sl, lsr #28 │ │ │ │ + rsbeq r0, fp, lr, lsl sl │ │ │ │ + rsbeq r5, r8, r4, lsr #6 │ │ │ │ + mlseq r8, r6, r1, r5 │ │ │ │ + rsbeq r9, r7, r2, lsr lr │ │ │ │ rsbseq r2, r3, r6, lsr sl │ │ │ │ - rsbeq r5, r8, r8, lsl #14 │ │ │ │ - rsbeq r0, fp, sl, ror r9 │ │ │ │ - rsbeq r5, r8, ip, lsr #2 │ │ │ │ - rsbeq r9, r7, r8, asr #27 │ │ │ │ - ldrdeq r5, [r8], #-110 @ 0xffffff92 @ │ │ │ │ - strhteq r5, [r8], #-106 @ 0xffffff96 │ │ │ │ - strhteq r5, [r8], #-110 @ 0xffffff92 │ │ │ │ - rsbeq r5, r8, r6, ror #12 │ │ │ │ - mlseq r8, r2, r6, r5 │ │ │ │ - rsbeq r5, r8, ip, ror #12 │ │ │ │ + rsbeq r5, r8, r0, lsl r7 │ │ │ │ + rsbeq r0, fp, r2, lsl #19 │ │ │ │ + rsbeq r5, r8, r4, lsr r1 │ │ │ │ + ldrdeq r9, [r7], #-208 @ 0xffffff30 @ │ │ │ │ + rsbeq r5, r8, r6, ror #13 │ │ │ │ + rsbeq r5, r8, r2, asr #13 │ │ │ │ + rsbeq r5, r8, r6, asr #13 │ │ │ │ + rsbeq r5, r8, lr, ror #12 │ │ │ │ + mlseq r8, sl, r6, r5 │ │ │ │ + rsbeq r5, r8, r4, ror r6 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00b0f8cc │ │ │ │ bmi fe9fd994 │ │ │ │ blmi fe9fdbac │ │ │ │ addlt r4, fp, sl, ror r4 │ │ │ │ @@ -353574,40 +353574,40 @@ │ │ │ │ ldmdami pc, {r0, r4, r5, r6, sl, fp, ip, sp, lr, pc} @ │ │ │ │ ldrbtmi r9, [r8], #-2306 @ 0xfffff6fe │ │ │ │ stc2 6, cr15, [ip, #-684]! @ 0xfffffd54 │ │ │ │ ldrb r9, [r3, -r2, lsl #24] │ │ │ │ ldmib r6!, {r0, r2, r5, r7, r9, sl, ip, sp, lr, pc} │ │ │ │ ldrsbteq r2, [r3], #-128 @ 0xffffff80 │ │ │ │ @ instruction: 0x000011b8 │ │ │ │ - rsbeq r7, r7, lr, asr #19 │ │ │ │ - rsbeq r5, r8, lr, asr #11 │ │ │ │ - strhteq r0, [fp], #-114 @ 0xffffff8e │ │ │ │ - strhteq r5, [r8], #-84 @ 0xffffffac │ │ │ │ - strhteq r5, [r8], #-90 @ 0xffffffa6 │ │ │ │ - rsbeq r5, r8, r4, lsr #12 │ │ │ │ - strdeq r5, [r8], #-90 @ 0xffffffa6 @ │ │ │ │ - rsbeq r5, r8, r6, asr r6 │ │ │ │ - rsbeq r5, r8, ip, asr r6 │ │ │ │ - rsbeq r5, r8, r4, lsr #10 │ │ │ │ - rsbseq r2, r3, r4, lsr #15 │ │ │ │ - rsbeq r4, r8, r4, asr #29 │ │ │ │ - rsbeq r9, r7, r0, ror #22 │ │ │ │ - rsbeq r4, r8, r8, lsr #29 │ │ │ │ - rsbeq r9, r7, r4, asr #22 │ │ │ │ + ldrdeq r7, [r7], #-150 @ 0xffffff6a @ │ │ │ │ + ldrdeq r5, [r8], #-86 @ 0xffffffaa @ │ │ │ │ + strhteq r0, [fp], #-122 @ 0xffffff86 │ │ │ │ + strhteq r5, [r8], #-92 @ 0xffffffa4 │ │ │ │ + rsbeq r5, r8, r2, asr #11 │ │ │ │ + rsbeq r5, r8, ip, lsr #12 │ │ │ │ rsbeq r5, r8, r2, lsl #12 │ │ │ │ - rsbeq r4, r8, r2, ror lr │ │ │ │ - rsbeq r9, r7, ip, lsl #22 │ │ │ │ - mlseq r8, r2, r4, r5 │ │ │ │ - strdeq r4, [r8], #-210 @ 0xffffff2e @ │ │ │ │ - rsbeq r9, r7, lr, lsl #21 │ │ │ │ - ldrdeq r4, [r8], #-208 @ 0xffffff30 @ │ │ │ │ - rsbeq r9, r7, ip, ror #20 │ │ │ │ - rsbeq r5, r8, lr, lsl r4 │ │ │ │ - rsbeq r4, r8, r6, lsr #27 │ │ │ │ - rsbeq r9, r7, r2, asr #20 │ │ │ │ + rsbeq r5, r8, lr, asr r6 │ │ │ │ + rsbeq r5, r8, r4, ror #12 │ │ │ │ + rsbeq r5, r8, ip, lsr #10 │ │ │ │ + rsbseq r2, r3, r4, lsr #15 │ │ │ │ + rsbeq r4, r8, ip, asr #29 │ │ │ │ + rsbeq r9, r7, r8, ror #22 │ │ │ │ + strhteq r4, [r8], #-224 @ 0xffffff20 │ │ │ │ + rsbeq r9, r7, ip, asr #22 │ │ │ │ + rsbeq r5, r8, sl, lsl #12 │ │ │ │ + rsbeq r4, r8, sl, ror lr │ │ │ │ + rsbeq r9, r7, r4, lsl fp │ │ │ │ + mlseq r8, sl, r4, r5 │ │ │ │ + strdeq r4, [r8], #-218 @ 0xffffff26 @ │ │ │ │ + mlseq r7, r6, sl, r9 │ │ │ │ + ldrdeq r4, [r8], #-216 @ 0xffffff28 @ │ │ │ │ + rsbeq r9, r7, r4, ror sl │ │ │ │ + rsbeq r5, r8, r6, lsr #8 │ │ │ │ + rsbeq r4, r8, lr, lsr #27 │ │ │ │ + rsbeq r9, r7, sl, asr #20 │ │ │ │ mvnsmi lr, #737280 @ 0xb4000 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00c0f8cc │ │ │ │ bmi 11bdc9c │ │ │ │ blmi 11bdcc4 │ │ │ │ addlt r4, r9, sl, ror r4 │ │ │ │ @@ -353650,15 +353650,15 @@ │ │ │ │ mvnshi lr, #12386304 @ 0xbd0000 │ │ │ │ @ instruction: 0xf640481f │ │ │ │ ldrbtmi r1, [r8], #-492 @ 0xfffffe14 │ │ │ │ @ instruction: 0xf6ab300c │ │ │ │ ldmdami sp, {r0, r4, r6, r7, r8, r9, fp, ip, sp, lr, pc} │ │ │ │ ldrbtmi r4, [r8], #-1569 @ 0xfffff9df │ │ │ │ stc2 6, cr15, [ip], {171} @ 0xab │ │ │ │ - bmi 866490 │ │ │ │ + bmi 866490 │ │ │ │ strbmi r4, [r0], -r1, lsl #12 │ │ │ │ vsri.32 q2, q13, #7 │ │ │ │ @ instruction: 0x4628f8f3 │ │ │ │ blx 17a8fae │ │ │ │ vsubhn.i64 d4, , q12 │ │ │ │ eorsvs pc, r0, r3, asr fp @ │ │ │ │ ldrdls lr, [r3], -r6 │ │ │ │ @@ -353672,24 +353672,24 @@ │ │ │ │ strbmi r4, [r9], -pc, lsl #20 │ │ │ │ strbmi r9, [r0], -r5, lsl #22 │ │ │ │ vsri.32 q2, q13, #7 │ │ │ │ ubfx pc, r5, #17, #4 │ │ │ │ ldm r2!, {r0, r2, r5, r7, r9, sl, ip, sp, lr, pc}^ │ │ │ │ rsbseq r2, r3, r4, asr #11 │ │ │ │ @ instruction: 0x000011b8 │ │ │ │ - rsbeq r7, r7, r4, asr #13 │ │ │ │ - rsbeq r4, r8, r2, lsr #25 │ │ │ │ - rsbeq r9, r7, lr, lsr r9 │ │ │ │ + rsbeq r7, r7, ip, asr #13 │ │ │ │ + rsbeq r4, r8, sl, lsr #25 │ │ │ │ + rsbeq r9, r7, r6, asr #18 │ │ │ │ rsbseq r2, r3, r4, asr #10 │ │ │ │ - rsbeq r4, r8, r6, ror #24 │ │ │ │ - rsbeq r9, r7, r2, lsl #18 │ │ │ │ - rsbeq r5, r8, r4, asr #7 │ │ │ │ - rsbeq r4, r8, lr, lsr #24 │ │ │ │ - rsbeq r9, r7, sl, asr #17 │ │ │ │ - rsbeq r5, r8, r0, lsr #7 │ │ │ │ + rsbeq r4, r8, lr, ror #24 │ │ │ │ + rsbeq r9, r7, sl, lsl #18 │ │ │ │ + rsbeq r5, r8, ip, asr #7 │ │ │ │ + rsbeq r4, r8, r6, lsr ip │ │ │ │ + ldrdeq r9, [r7], #-130 @ 0xffffff7e @ │ │ │ │ + rsbeq r5, r8, r8, lsr #7 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl fecc3784 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ bmi 18ef50c │ │ │ │ stcvs 5, cr15, [r2, #692] @ 0x2b4 │ │ │ │ @ instruction: 0x46064b5d │ │ │ │ @ instruction: 0x4608447a │ │ │ │ @@ -353782,27 +353782,27 @@ │ │ │ │ @ instruction: 0xf6ab300c │ │ │ │ ldmdami r1, {r0, r1, r2, r3, r6, r7, r9, fp, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf6ab4478 │ │ │ │ @ instruction: 0xf06ffb8b │ │ │ │ ldrb r0, [sp, -r8]! │ │ │ │ rsbseq r2, r3, ip, ror r4 │ │ │ │ @ instruction: 0x000011b8 │ │ │ │ - rsbeq r5, ip, lr, asr r8 │ │ │ │ - rsbeq r5, ip, r2, asr #16 │ │ │ │ - rsbeq r5, r8, lr, lsr #6 │ │ │ │ + rsbeq r5, ip, r6, ror #16 │ │ │ │ + rsbeq r5, ip, sl, asr #16 │ │ │ │ + rsbeq r5, r8, r6, lsr r3 │ │ │ │ rsbseq r2, r3, ip, lsl #8 │ │ │ │ - rsbeq r5, r8, ip, asr #5 │ │ │ │ - strdeq r7, [r7], #-116 @ 0xffffff8c @ │ │ │ │ - strhteq fp, [r7], #-170 @ 0xffffff56 │ │ │ │ - rsbeq fp, ip, r6, lsr #25 │ │ │ │ - rsbeq r6, r8, lr, lsr #8 │ │ │ │ - rsbeq sl, r7, lr, asr pc │ │ │ │ - rsbeq r5, r8, r8, lsr #4 │ │ │ │ - rsbeq r4, r8, r2, ror #20 │ │ │ │ - rsbeq r5, r8, r4, lsl r2 │ │ │ │ + ldrdeq r5, [r8], #-36 @ 0xffffffdc @ │ │ │ │ + strdeq r7, [r7], #-124 @ 0xffffff84 @ │ │ │ │ + rsbeq fp, r7, r2, asr #21 │ │ │ │ + rsbeq fp, ip, lr, lsr #25 │ │ │ │ + rsbeq r6, r8, r6, lsr r4 │ │ │ │ + rsbeq sl, r7, r6, ror #30 │ │ │ │ + rsbeq r5, r8, r0, lsr r2 │ │ │ │ + rsbeq r4, r8, sl, ror #20 │ │ │ │ + rsbeq r5, r8, ip, lsl r2 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ bleq fedaaa80 │ │ │ │ ldrmi r4, [r4], -r5, lsl #12 │ │ │ │ bmi feb3df98 │ │ │ │ blmi feb3dfd4 │ │ │ │ @@ -353970,38 +353970,38 @@ │ │ │ │ ldmdami sp, {r0, r3, r4, r6, r8, fp, ip, sp, lr, pc} │ │ │ │ ldrbtmi r9, [r8], #-2307 @ 0xfffff6fd │ │ │ │ blx 6aa498 │ │ │ │ strbt r9, [sl], r3, lsl #22 │ │ │ │ cdp 6, 9, cr15, cr14, cr4, {5} │ │ │ │ ldrhteq r2, [r3], #-36 @ 0xffffffdc │ │ │ │ @ instruction: 0x000011b8 │ │ │ │ - rsbeq r5, r8, r2, ror #3 │ │ │ │ - mlseq r8, lr, r9, r4 │ │ │ │ - rsbeq r9, r7, sl, lsr r6 │ │ │ │ + rsbeq r5, r8, sl, ror #3 │ │ │ │ + rsbeq r4, r8, r6, lsr #19 │ │ │ │ + rsbeq r9, r7, r2, asr #12 │ │ │ │ rsbseq r2, r3, r6, asr #4 │ │ │ │ - rsbeq r5, r8, r0, asr #2 │ │ │ │ - rsbeq r4, r8, lr, lsr #18 │ │ │ │ - rsbeq r5, r8, r2, ror r1 │ │ │ │ - mlseq r8, r0, r1, r5 │ │ │ │ - rsbeq r5, r8, lr, ror #2 │ │ │ │ - rsbeq r4, r8, ip, lsl #17 │ │ │ │ - rsbeq r9, r7, r8, lsr #10 │ │ │ │ - rsbeq r4, r8, sl, ror #16 │ │ │ │ - rsbeq r9, r7, r6, lsl #10 │ │ │ │ - rsbeq r5, r8, r2, ror r0 │ │ │ │ - rsbeq r7, r7, r8, lsr #10 │ │ │ │ - rsbeq r5, r8, lr, lsl #2 │ │ │ │ - rsbeq r5, r8, sl, lsr #1 │ │ │ │ - ldrdeq r4, [r8], #-112 @ 0xffffff90 @ │ │ │ │ - rsbeq r9, r7, ip, ror #8 │ │ │ │ - rsbeq r5, r8, r6, lsl #1 │ │ │ │ - mlseq r8, r4, r7, r4 │ │ │ │ - rsbeq r9, r7, r0, lsr r4 │ │ │ │ - rsbeq r4, r8, r6, ror r7 │ │ │ │ - rsbeq r9, r7, r2, lsl r4 │ │ │ │ + rsbeq r5, r8, r8, asr #2 │ │ │ │ + rsbeq r4, r8, r6, lsr r9 │ │ │ │ + rsbeq r5, r8, sl, ror r1 │ │ │ │ + mlseq r8, r8, r1, r5 │ │ │ │ + rsbeq r5, r8, r6, ror r1 │ │ │ │ + mlseq r8, r4, r8, r4 │ │ │ │ + rsbeq r9, r7, r0, lsr r5 │ │ │ │ + rsbeq r4, r8, r2, ror r8 │ │ │ │ + rsbeq r9, r7, lr, lsl #10 │ │ │ │ + rsbeq r5, r8, sl, ror r0 │ │ │ │ + rsbeq r7, r7, r0, lsr r5 │ │ │ │ + rsbeq r5, r8, r6, lsl r1 │ │ │ │ + strhteq r5, [r8], #-2 │ │ │ │ + ldrdeq r4, [r8], #-120 @ 0xffffff88 @ │ │ │ │ + rsbeq r9, r7, r4, ror r4 │ │ │ │ + rsbeq r5, r8, lr, lsl #1 │ │ │ │ + mlseq r8, ip, r7, r4 │ │ │ │ + rsbeq r9, r7, r8, lsr r4 │ │ │ │ + rsbeq r4, r8, lr, ror r7 │ │ │ │ + rsbeq r9, r7, sl, lsl r4 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ bleq fefaad9c │ │ │ │ ldrmi r4, [r4], -r5, lsl #12 │ │ │ │ bmi 1ebe2b4 │ │ │ │ blmi 1ebe2f0 │ │ │ │ @@ -354119,31 +354119,31 @@ │ │ │ │ ldrsbcc pc, [r4], #139 @ 0x8b @ │ │ │ │ strls r4, [r0], #-1146 @ 0xfffffb86 │ │ │ │ ldc2l 3, cr15, [r8, #-736] @ 0xfffffd20 │ │ │ │ @ instruction: 0xf6a4e73e │ │ │ │ svclt 0x0000ed76 │ │ │ │ @ instruction: 0x00731f98 │ │ │ │ @ instruction: 0x000011b8 │ │ │ │ - rsbeq r4, r8, r6, asr #29 │ │ │ │ - rsbeq r4, r8, r4, lsl #13 │ │ │ │ - rsbeq r9, r7, r0, lsr #6 │ │ │ │ + rsbeq r4, r8, lr, asr #29 │ │ │ │ + rsbeq r4, r8, ip, lsl #13 │ │ │ │ + rsbeq r9, r7, r8, lsr #6 │ │ │ │ rsbseq r1, r3, ip, lsr #30 │ │ │ │ - rsbeq r4, r8, r6, lsl #31 │ │ │ │ - strhteq r4, [r8], #-238 @ 0xffffff12 │ │ │ │ - mlseq r8, ip, lr, r4 │ │ │ │ - strhteq r4, [r8], #-92 @ 0xffffffa4 │ │ │ │ - rsbeq r9, r7, r8, asr r2 │ │ │ │ - mlseq r8, lr, r5, r4 │ │ │ │ - rsbeq r9, r7, sl, lsr r2 │ │ │ │ - rsbeq r4, r8, r6, lsr #27 │ │ │ │ - rsbeq r7, r7, sl, asr r2 │ │ │ │ - rsbeq r4, r8, r6, lsl lr │ │ │ │ - rsbeq r4, r8, ip, lsr r5 │ │ │ │ - ldrdeq r9, [r7], #-24 @ 0xffffffe8 @ │ │ │ │ - mlseq r8, r0, lr, r4 │ │ │ │ + rsbeq r4, r8, lr, lsl #31 │ │ │ │ + rsbeq r4, r8, r6, asr #29 │ │ │ │ + rsbeq r4, r8, r4, lsr #29 │ │ │ │ + rsbeq r4, r8, r4, asr #11 │ │ │ │ + rsbeq r9, r7, r0, ror #4 │ │ │ │ + rsbeq r4, r8, r6, lsr #11 │ │ │ │ + rsbeq r9, r7, r2, asr #4 │ │ │ │ + rsbeq r4, r8, lr, lsr #27 │ │ │ │ + rsbeq r7, r7, r2, ror #4 │ │ │ │ + rsbeq r4, r8, lr, lsl lr │ │ │ │ + rsbeq r4, r8, r4, asr #10 │ │ │ │ + rsbeq r9, r7, r0, ror #3 │ │ │ │ + mlseq r8, r8, lr, r4 │ │ │ │ mvnsmi lr, #737280 @ 0xb4000 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ blhi 228154 │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ bleq febaafd8 │ │ │ │ ldrmi r4, [r5], -r4, lsl #12 │ │ │ │ bmi 1c3e4f0 │ │ │ │ @@ -354252,27 +354252,27 @@ │ │ │ │ bleq 1a8480 │ │ │ │ stc 4, cr4, [sp, #488] @ 0x1e8 │ │ │ │ vtbl.8 d7, {d8-d11}, d2 │ │ │ │ strb pc, [r2, -sp, asr #24]! @ │ │ │ │ stcl 6, cr15, [sl], #-656 @ 0xfffffd70 │ │ │ │ rsbseq r1, r3, ip, asr sp │ │ │ │ @ instruction: 0x000011b8 │ │ │ │ - rsbeq r4, r8, ip, asr #28 │ │ │ │ - rsbeq r4, r8, r6, lsr #8 │ │ │ │ - rsbeq r9, r7, r2, asr #1 │ │ │ │ + rsbeq r4, r8, r4, asr lr │ │ │ │ + rsbeq r4, r8, lr, lsr #8 │ │ │ │ + rsbeq r9, r7, sl, asr #1 │ │ │ │ rsbseq r1, r3, lr, asr #25 │ │ │ │ - mlseq r8, r0, sp, r4 │ │ │ │ - rsbeq r4, r8, sl, asr #7 │ │ │ │ - rsbeq r9, r7, r6, rrx │ │ │ │ - rsbeq r4, r8, r8, lsr #27 │ │ │ │ - rsbeq r4, r8, r8, asr r3 │ │ │ │ - strdeq r8, [r7], #-244 @ 0xffffff0c @ │ │ │ │ - strdeq r4, [r8], #-180 @ 0xffffff4c @ │ │ │ │ - rsbeq r4, r8, r0, lsl #27 │ │ │ │ - rsbeq r4, r8, ip, lsl #26 │ │ │ │ + mlseq r8, r8, sp, r4 │ │ │ │ + ldrdeq r4, [r8], #-50 @ 0xffffffce @ │ │ │ │ + rsbeq r9, r7, lr, rrx │ │ │ │ + strhteq r4, [r8], #-208 @ 0xffffff30 │ │ │ │ + rsbeq r4, r8, r0, ror #6 │ │ │ │ + strdeq r8, [r7], #-252 @ 0xffffff04 @ │ │ │ │ + strdeq r4, [r8], #-188 @ 0xffffff44 @ │ │ │ │ + rsbeq r4, r8, r8, lsl #27 │ │ │ │ + rsbeq r4, r8, r4, lsl sp │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl fecc40a0 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r7], #-832 @ 0xfffffcc0 │ │ │ │ addlt r4, r7, sp, lsl #12 │ │ │ │ ldrbtmi r4, [ip], #-1543 @ 0xfffff9f9 │ │ │ │ strtmi r4, [r1], -r8, lsr #12 │ │ │ │ @@ -354324,25 +354324,25 @@ │ │ │ │ vadd.i8 d20, d1, d15 │ │ │ │ ldrbtmi r4, [r8], #-431 @ 0xfffffe51 │ │ │ │ @ instruction: 0xf6aa300c │ │ │ │ stmdami sp, {r0, r1, r2, r3, r7, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ ldrbtmi r4, [r8], #-1569 @ 0xfffff9df │ │ │ │ @ instruction: 0xff4af6aa │ │ │ │ svclt 0x0000e7bb │ │ │ │ - rsbeq r4, r8, r2, lsr #26 │ │ │ │ + rsbeq r4, r8, sl, lsr #26 │ │ │ │ @ instruction: 0xffffd6e9 │ │ │ │ - rsbeq r4, r8, r6, lsl sp │ │ │ │ - rsbeq r4, r8, r8, ror #4 │ │ │ │ - rsbeq r8, r7, r4, lsl #30 │ │ │ │ - rsbeq r4, r8, r6, lsr r2 │ │ │ │ - ldrdeq r4, [r8], #-200 @ 0xffffff38 @ │ │ │ │ - rsbeq r4, r8, lr, lsl #4 │ │ │ │ - rsbeq r8, r7, sl, lsr #29 │ │ │ │ - rsbeq r4, r8, r2, ror #3 │ │ │ │ - rsbeq r8, r7, lr, ror lr │ │ │ │ + rsbeq r4, r8, lr, lsl sp │ │ │ │ + rsbeq r4, r8, r0, ror r2 │ │ │ │ + rsbeq r8, r7, ip, lsl #30 │ │ │ │ + rsbeq r4, r8, lr, lsr r2 │ │ │ │ + rsbeq r4, r8, r0, ror #25 │ │ │ │ + rsbeq r4, r8, r6, lsl r2 │ │ │ │ + strhteq r8, [r7], #-226 @ 0xffffff1e │ │ │ │ + rsbeq r4, r8, sl, ror #3 │ │ │ │ + rsbeq r8, r7, r6, lsl #29 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00b0f8cc │ │ │ │ bmi fea3e81c │ │ │ │ blmi fea3ea28 │ │ │ │ addlt r4, fp, sl, ror r4 │ │ │ │ @@ -354505,39 +354505,39 @@ │ │ │ │ ldmdami lr, {r0, r1, r3, r5, r8, sl, fp, ip, sp, lr, pc} │ │ │ │ ldrbtmi r4, [r8], #-1569 @ 0xfffff9df │ │ │ │ stc2l 6, cr15, [r6, #680]! @ 0x2a8 │ │ │ │ @ instruction: 0xf6a4e6d8 │ │ │ │ svclt 0x0000ea72 │ │ │ │ rsbseq r1, r3, r8, asr #20 │ │ │ │ @ instruction: 0x000011b8 │ │ │ │ - rsbeq r6, r7, r6, asr #22 │ │ │ │ + rsbeq r6, r7, lr, asr #22 │ │ │ │ rsbseq r1, r3, r0, lsl sl │ │ │ │ - rsbeq r4, r8, r8, lsr #2 │ │ │ │ - rsbeq r8, r7, r4, asr #27 │ │ │ │ - strdeq r4, [r8], #-14 @ │ │ │ │ - mlseq r7, sl, sp, r8 │ │ │ │ - strdeq r4, [r8], #-108 @ 0xffffff94 @ │ │ │ │ - rsbeq r4, r8, ip, ror #22 │ │ │ │ - mlseq r8, r2, fp, r4 │ │ │ │ - strhteq r4, [r8], #-112 @ 0xffffff90 │ │ │ │ - rsbeq r4, r8, lr, asr fp │ │ │ │ - rsbeq r4, r8, r2, ror #21 │ │ │ │ - rsbeq r4, r8, r8, lsr #14 │ │ │ │ - rsbeq r4, r8, r6, lsl #22 │ │ │ │ - rsbeq r4, r8, r2, asr fp │ │ │ │ - strdeq r4, [r8], #-94 @ 0xffffffa2 @ │ │ │ │ - ldrdeq r4, [r8], #-164 @ 0xffffff5c @ │ │ │ │ - rsbeq r3, r8, lr, ror pc │ │ │ │ - rsbeq r8, r7, r8, lsl ip │ │ │ │ - rsbeq r4, r8, r8, ror #21 │ │ │ │ - rsbeq r4, r8, r0, lsl #22 │ │ │ │ - rsbeq r3, r8, r8, lsr pc │ │ │ │ - ldrdeq r8, [r7], #-180 @ 0xffffff4c @ │ │ │ │ - rsbeq r3, r8, sl, lsl pc │ │ │ │ - strhteq r8, [r7], #-182 @ 0xffffff4a │ │ │ │ + rsbeq r4, r8, r0, lsr r1 │ │ │ │ + rsbeq r8, r7, ip, asr #27 │ │ │ │ + rsbeq r4, r8, r6, lsl #2 │ │ │ │ + rsbeq r8, r7, r2, lsr #27 │ │ │ │ + rsbeq r4, r8, r4, lsl #14 │ │ │ │ + rsbeq r4, r8, r4, ror fp │ │ │ │ + mlseq r8, sl, fp, r4 │ │ │ │ + strhteq r4, [r8], #-120 @ 0xffffff88 │ │ │ │ + rsbeq r4, r8, r6, ror #22 │ │ │ │ + rsbeq r4, r8, sl, ror #21 │ │ │ │ + rsbeq r4, r8, r0, lsr r7 │ │ │ │ + rsbeq r4, r8, lr, lsl #22 │ │ │ │ + rsbeq r4, r8, sl, asr fp │ │ │ │ + rsbeq r4, r8, r6, lsl #12 │ │ │ │ + ldrdeq r4, [r8], #-172 @ 0xffffff54 @ │ │ │ │ + rsbeq r3, r8, r6, lsl #31 │ │ │ │ + rsbeq r8, r7, r0, lsr #24 │ │ │ │ + strdeq r4, [r8], #-160 @ 0xffffff60 @ │ │ │ │ + rsbeq r4, r8, r8, lsl #22 │ │ │ │ + rsbeq r3, r8, r0, asr #30 │ │ │ │ + ldrdeq r8, [r7], #-188 @ 0xffffff44 @ │ │ │ │ + rsbeq r3, r8, r2, lsr #30 │ │ │ │ + strhteq r8, [r7], #-190 @ 0xffffff42 │ │ │ │ mvnsmi lr, #737280 @ 0xb4000 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00c0f8cc │ │ │ │ bmi 107eb24 │ │ │ │ blmi 107eb4c │ │ │ │ addlt r4, r9, sl, ror r4 │ │ │ │ @@ -354597,24 +354597,24 @@ │ │ │ │ ldrb r9, [r5, r3, lsl #24] │ │ │ │ ldrtmi r4, [r8], -lr, lsl #20 │ │ │ │ vsri.32 q2, q13, #8 │ │ │ │ bfi pc, fp, (invalid: 19:2) @ │ │ │ │ ldmib r8!, {r2, r5, r7, r9, sl, ip, sp, lr, pc} │ │ │ │ rsbseq r1, r3, ip, lsr r7 │ │ │ │ @ instruction: 0x000011b8 │ │ │ │ - mlseq sl, r8, r6, pc @ │ │ │ │ - rsbeq r6, r7, lr, lsr #16 │ │ │ │ - strdeq r4, [r8], #-154 @ 0xffffff66 @ │ │ │ │ - rsbeq pc, sl, ip, lsr r6 @ │ │ │ │ + rsbeq pc, sl, r0, lsr #13 │ │ │ │ + rsbeq r6, r7, r6, lsr r8 │ │ │ │ + rsbeq r4, r8, r2, lsl #20 │ │ │ │ + rsbeq pc, sl, r4, asr #12 │ │ │ │ ldrhteq r1, [r3], #-96 @ 0xffffffa0 │ │ │ │ - ldrdeq r3, [r8], #-210 @ 0xffffff2e @ │ │ │ │ - rsbeq r8, r7, lr, ror #20 │ │ │ │ - strhteq r3, [r8], #-214 @ 0xffffff2a │ │ │ │ - rsbeq r8, r7, r2, asr sl │ │ │ │ - rsbeq r4, r8, r0, ror #19 │ │ │ │ + ldrdeq r3, [r8], #-218 @ 0xffffff26 @ │ │ │ │ + rsbeq r8, r7, r6, ror sl │ │ │ │ + strhteq r3, [r8], #-222 @ 0xffffff22 │ │ │ │ + rsbeq r8, r7, sl, asr sl │ │ │ │ + rsbeq r4, r8, r8, ror #19 │ │ │ │ mvnsmi lr, #737280 @ 0xb4000 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00c0f8cc │ │ │ │ bmi 1afec58 │ │ │ │ blmi 1afec84 │ │ │ │ addlt r4, r9, sl, ror r4 │ │ │ │ @@ -354716,31 +354716,31 @@ │ │ │ │ @ instruction: 0xf8b2f3b8 │ │ │ │ vsub.i32 d25, d2, d5 │ │ │ │ strtmi pc, [r8], -r5, ror #20 │ │ │ │ blx 6aa032 │ │ │ │ svclt 0x0000e7bc │ │ │ │ rsbseq r1, r3, r8, lsl #12 │ │ │ │ @ instruction: 0x000011b8 │ │ │ │ - rsbeq pc, sl, r4, ror #10 │ │ │ │ - strdeq r6, [r7], #-106 @ 0xffffff96 @ │ │ │ │ - rsbeq pc, ip, r4, lsr #6 │ │ │ │ - rsbeq r4, r8, r4, asr #18 │ │ │ │ - strhteq r3, [r8], #-192 @ 0xffffff40 │ │ │ │ - rsbeq r8, r7, ip, asr #18 │ │ │ │ + rsbeq pc, sl, ip, ror #10 │ │ │ │ + rsbeq r6, r7, r2, lsl #14 │ │ │ │ + rsbeq pc, ip, ip, lsr #6 │ │ │ │ + rsbeq r4, r8, ip, asr #18 │ │ │ │ + strhteq r3, [r8], #-200 @ 0xffffff38 │ │ │ │ + rsbeq r8, r7, r4, asr r9 │ │ │ │ rsbseq r1, r3, ip, asr #10 │ │ │ │ - rsbeq r3, r8, lr, ror #24 │ │ │ │ - rsbeq r8, r7, sl, lsl #18 │ │ │ │ - strdeq r4, [r8], #-132 @ 0xffffff7c @ │ │ │ │ - rsbeq pc, sl, sl, ror #8 │ │ │ │ - rsbeq r3, r8, lr, lsl ip │ │ │ │ - strhteq r8, [r7], #-138 @ 0xffffff76 │ │ │ │ - rsbeq r3, r8, r0, lsl #24 │ │ │ │ - mlseq r7, ip, r8, r8 │ │ │ │ - rsbeq r4, r8, r8, asr r8 │ │ │ │ - strhteq r6, [r7], #-86 @ 0xffffffaa │ │ │ │ + rsbeq r3, r8, r6, ror ip │ │ │ │ + rsbeq r8, r7, r2, lsl r9 │ │ │ │ + strdeq r4, [r8], #-140 @ 0xffffff74 @ │ │ │ │ + rsbeq pc, sl, r2, ror r4 @ │ │ │ │ + rsbeq r3, r8, r6, lsr #24 │ │ │ │ + rsbeq r8, r7, r2, asr #17 │ │ │ │ + rsbeq r3, r8, r8, lsl #24 │ │ │ │ + rsbeq r8, r7, r4, lsr #17 │ │ │ │ + rsbeq r4, r8, r0, ror #16 │ │ │ │ + strhteq r6, [r7], #-94 @ 0xffffffa2 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00b8f8cc │ │ │ │ bmi 173ee50 │ │ │ │ blmi 173f060 │ │ │ │ addlt r4, r9, sl, ror r4 │ │ │ │ @@ -354827,28 +354827,28 @@ │ │ │ │ blls 2bef4c >::_M_default_append(unsigned int)@@Base+0x3c388> │ │ │ │ ldrbtmi r4, [sl], #-1592 @ 0xfffff9c8 │ │ │ │ @ instruction: 0xffd0f3b7 │ │ │ │ vsubhn.i64 d4, q3, q12 │ │ │ │ @ instruction: 0xe7a1fa35 │ │ │ │ rsbseq r1, r3, r0, lsl r4 │ │ │ │ @ instruction: 0x000011b8 │ │ │ │ - rsbeq pc, sl, ip, ror #6 │ │ │ │ - strdeq r6, [r7], #-78 @ 0xffffffb2 @ │ │ │ │ - rsbeq pc, ip, sl, lsr #2 │ │ │ │ - rsbeq r4, r8, r8, lsr #15 │ │ │ │ - rsbeq pc, sl, r2, ror #5 │ │ │ │ + rsbeq pc, sl, r4, ror r3 @ │ │ │ │ + rsbeq r6, r7, r6, lsl #10 │ │ │ │ + rsbeq pc, ip, r2, lsr r1 @ │ │ │ │ + strhteq r4, [r8], #-112 @ 0xffffff90 │ │ │ │ + rsbeq pc, sl, sl, ror #5 │ │ │ │ rsbseq r1, r3, r2, asr r3 │ │ │ │ - rsbeq r3, r8, r4, ror sl │ │ │ │ - rsbeq r8, r7, r0, lsl r7 │ │ │ │ - rsbeq r3, r8, r8, asr sl │ │ │ │ - strdeq r8, [r7], #-100 @ 0xffffff9c @ │ │ │ │ - rsbeq r3, r8, sl, lsr sl │ │ │ │ - ldrdeq r8, [r7], #-102 @ 0xffffff9a @ │ │ │ │ - rsbeq r4, r8, sl, ror #13 │ │ │ │ - strdeq r6, [r7], #-50 @ 0xffffffce @ │ │ │ │ + rsbeq r3, r8, ip, ror sl │ │ │ │ + rsbeq r8, r7, r8, lsl r7 │ │ │ │ + rsbeq r3, r8, r0, ror #20 │ │ │ │ + strdeq r8, [r7], #-108 @ 0xffffff94 @ │ │ │ │ + rsbeq r3, r8, r2, asr #20 │ │ │ │ + ldrdeq r8, [r7], #-110 @ 0xffffff92 @ │ │ │ │ + strdeq r4, [r8], #-98 @ 0xffffff9e @ │ │ │ │ + strdeq r6, [r7], #-58 @ 0xffffffc6 @ │ │ │ │ ldrbmi lr, [r0, sp, lsr #18]! │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00c0f8cc │ │ │ │ bmi 1d3f000 │ │ │ │ blmi 1d3f210 │ │ │ │ addlt r4, r8, sl, ror r4 │ │ │ │ @@ -354959,33 +354959,33 @@ │ │ │ │ ldrtmi r9, [r8], -r4, lsl #22 │ │ │ │ vsri.32 q2, q13, #9 │ │ │ │ strtmi pc, [r8], -r9, asr #29 │ │ │ │ @ instruction: 0xf92ef2a6 │ │ │ │ svclt 0x0000e79f │ │ │ │ rsbseq r1, r3, r0, ror #4 │ │ │ │ @ instruction: 0x000011b8 │ │ │ │ - strhteq pc, [sl], #-28 @ 0xffffffe4 @ │ │ │ │ - rsbeq r6, r7, lr, asr #6 │ │ │ │ - rsbeq lr, ip, r8, ror pc │ │ │ │ - rsbeq r4, r8, r4, asr #12 │ │ │ │ - rsbeq r3, r8, r6, lsl r9 │ │ │ │ - strhteq r8, [r7], #-82 @ 0xffffffae │ │ │ │ + rsbeq pc, sl, r4, asr #3 │ │ │ │ + rsbeq r6, r7, r6, asr r3 │ │ │ │ + rsbeq lr, ip, r0, lsl #31 │ │ │ │ + rsbeq r4, r8, ip, asr #12 │ │ │ │ + rsbeq r3, r8, lr, lsl r9 │ │ │ │ + strhteq r8, [r7], #-90 @ 0xffffffa6 │ │ │ │ ldrhteq r1, [r3], #-16 │ │ │ │ - ldrdeq r3, [r8], #-130 @ 0xffffff7e @ │ │ │ │ - rsbeq r8, r7, lr, ror #10 │ │ │ │ - ldrdeq r4, [r8], #-94 @ 0xffffffa2 @ │ │ │ │ - ldrdeq pc, [sl], #-8 @ │ │ │ │ - rsbeq r3, r8, sl, lsl #17 │ │ │ │ - rsbeq r8, r7, r6, lsr #10 │ │ │ │ - rsbeq r3, r8, r2, lsl #25 │ │ │ │ - rsbeq r3, r8, r4, asr #16 │ │ │ │ - rsbeq r8, r7, r0, ror #9 │ │ │ │ - rsbeq r3, r8, r0, lsr #16 │ │ │ │ - strhteq r8, [r7], #-76 @ 0xffffffb4 │ │ │ │ - rsbeq r6, r7, r4, ror #3 │ │ │ │ + ldrdeq r3, [r8], #-138 @ 0xffffff76 @ │ │ │ │ + rsbeq r8, r7, r6, ror r5 │ │ │ │ + rsbeq r4, r8, r6, ror #11 │ │ │ │ + rsbeq pc, sl, r0, ror #1 │ │ │ │ + mlseq r8, r2, r8, r3 │ │ │ │ + rsbeq r8, r7, lr, lsr #10 │ │ │ │ + rsbeq r3, r8, sl, lsl #25 │ │ │ │ + rsbeq r3, r8, ip, asr #16 │ │ │ │ + rsbeq r8, r7, r8, ror #9 │ │ │ │ + rsbeq r3, r8, r8, lsr #16 │ │ │ │ + rsbeq r8, r7, r4, asr #9 │ │ │ │ + rsbeq r6, r7, ip, ror #3 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00b0f8cc │ │ │ │ bmi fe87f224 │ │ │ │ blmi fe87f434 │ │ │ │ addlt r4, fp, sl, ror r4 │ │ │ │ @@ -355141,39 +355141,39 @@ │ │ │ │ strbmi r9, [r8], -r4, lsl #22 │ │ │ │ vsri.32 q2, q13, #9 │ │ │ │ @ instruction: 0x4628fd5d │ │ │ │ @ instruction: 0xffc2f2a5 │ │ │ │ svclt 0x0000e758 │ │ │ │ rsbseq r1, r3, ip, lsr r0 │ │ │ │ @ instruction: 0x000011b8 │ │ │ │ - mlseq sl, r8, pc, lr @ │ │ │ │ - rsbeq r6, r7, sl, lsr #2 │ │ │ │ - rsbeq lr, ip, r6, asr sp │ │ │ │ - rsbeq r4, r8, ip, lsl r4 │ │ │ │ - rsbeq r3, r8, ip, ror #13 │ │ │ │ - rsbeq r8, r7, r8, lsl #7 │ │ │ │ + rsbeq lr, sl, r0, lsr #31 │ │ │ │ + rsbeq r6, r7, r2, lsr r1 │ │ │ │ + rsbeq lr, ip, lr, asr sp │ │ │ │ + rsbeq r4, r8, r4, lsr #8 │ │ │ │ + strdeq r3, [r8], #-100 @ 0xffffff9c @ │ │ │ │ + mlseq r7, r0, r3, r8 │ │ │ │ rsbseq r0, r3, r6, lsl #31 │ │ │ │ - rsbeq r3, r8, r6, lsr #13 │ │ │ │ - rsbeq r8, r7, r2, asr #6 │ │ │ │ - strdeq r4, [r8], #-52 @ 0xffffffcc @ │ │ │ │ - rsbeq lr, sl, lr, lsl #29 │ │ │ │ - rsbeq r3, r8, r0, asr #12 │ │ │ │ - ldrdeq r8, [r7], #-44 @ 0xffffffd4 @ │ │ │ │ - rsbeq r3, r8, r0, lsl r6 │ │ │ │ - rsbeq r8, r7, ip, lsr #5 │ │ │ │ - rsbeq r3, r8, r2, lsl #20 │ │ │ │ - rsbeq r3, r8, r8, asr #11 │ │ │ │ - rsbeq r8, r7, r4, ror #4 │ │ │ │ - rsbeq r3, r8, r4, lsr #11 │ │ │ │ - rsbeq r8, r7, r0, asr #4 │ │ │ │ - rsbeq r4, r8, r8, lsr #5 │ │ │ │ - rsbeq r3, r8, r6, ror #10 │ │ │ │ - rsbeq r8, r7, r2, lsl #4 │ │ │ │ - mlseq r8, r4, r2, r4 │ │ │ │ - rsbeq r5, r7, ip, lsl #30 │ │ │ │ + rsbeq r3, r8, lr, lsr #13 │ │ │ │ + rsbeq r8, r7, sl, asr #6 │ │ │ │ + strdeq r4, [r8], #-60 @ 0xffffffc4 @ │ │ │ │ + mlseq sl, r6, lr, lr │ │ │ │ + rsbeq r3, r8, r8, asr #12 │ │ │ │ + rsbeq r8, r7, r4, ror #5 │ │ │ │ + rsbeq r3, r8, r8, lsl r6 │ │ │ │ + strhteq r8, [r7], #-36 @ 0xffffffdc │ │ │ │ + rsbeq r3, r8, sl, lsl #20 │ │ │ │ + ldrdeq r3, [r8], #-80 @ 0xffffffb0 @ │ │ │ │ + rsbeq r8, r7, ip, ror #4 │ │ │ │ + rsbeq r3, r8, ip, lsr #11 │ │ │ │ + rsbeq r8, r7, r8, asr #4 │ │ │ │ + strhteq r4, [r8], #-32 @ 0xffffffe0 │ │ │ │ + rsbeq r3, r8, lr, ror #10 │ │ │ │ + rsbeq r8, r7, sl, lsl #4 │ │ │ │ + mlseq r8, ip, r2, r4 │ │ │ │ + rsbeq r5, r7, r4, lsl pc │ │ │ │ mvnsmi lr, sp, lsr #18 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00c8f8cc │ │ │ │ bmi 153f514 │ │ │ │ blmi 153f53c │ │ │ │ @ instruction: 0x4604447a │ │ │ │ @@ -355235,15 +355235,15 @@ │ │ │ │ @ instruction: 0xf6aa4478 │ │ │ │ blls 26be80 │ │ │ │ bmi 927c54 │ │ │ │ @ instruction: 0xe79d447a │ │ │ │ @ instruction: 0x46414a1d │ │ │ │ strtmi r9, [r0], -r5, lsl #22 │ │ │ │ vsri.32 q2, q13, #9 │ │ │ │ - bmi 86d020 │ │ │ │ + bmi 86d020 │ │ │ │ @ instruction: 0xe793447a │ │ │ │ @ instruction: 0xf6409003 │ │ │ │ ldmdami r9, {r0, r7, r8, sp, lr} │ │ │ │ andcc r4, ip, r8, ror r4 │ │ │ │ @ instruction: 0xff5ef6a9 │ │ │ │ stmdbls r3, {r0, r1, r2, r4, fp, lr} │ │ │ │ @ instruction: 0xf6aa4478 │ │ │ │ @@ -355252,29 +355252,29 @@ │ │ │ │ blls 2bf6f0 >::_M_default_append(unsigned int)@@Base+0x3cb2c> │ │ │ │ ldrbtmi r4, [sl], #-1568 @ 0xfffff9e0 │ │ │ │ ldc2l 3, cr15, [lr], #-732 @ 0xfffffd24 │ │ │ │ @ instruction: 0xf6a3e7e5 │ │ │ │ svclt 0x0000ec9c │ │ │ │ rsbseq r0, r3, ip, asr #26 │ │ │ │ @ instruction: 0x000011b8 │ │ │ │ - rsbeq lr, sl, sl, lsr #25 │ │ │ │ - rsbeq r4, r8, lr, lsr #4 │ │ │ │ + strhteq lr, [sl], #-194 @ 0xffffff3e │ │ │ │ + rsbeq r4, r8, r6, lsr r2 │ │ │ │ rsbseq r0, r3, sl, lsl #26 │ │ │ │ - strdeq r5, [r7], #-216 @ 0xffffff28 @ │ │ │ │ - ldrdeq r3, [r8], #-60 @ 0xffffffc4 @ │ │ │ │ - rsbeq r8, r7, r8, ror r0 │ │ │ │ - rsbeq r4, r8, r8, asr r1 │ │ │ │ - strhteq r3, [r8], #-56 @ 0xffffffc8 │ │ │ │ - rsbeq r8, r7, r4, asr r0 │ │ │ │ - rsbeq r4, r8, r8, lsr #3 │ │ │ │ - strdeq r4, [r8], #-16 @ │ │ │ │ - rsbeq lr, sl, r0, asr #23 │ │ │ │ - rsbeq r3, r8, r0, lsl #7 │ │ │ │ - rsbeq r8, r7, ip, lsl r0 │ │ │ │ - mlseq r8, lr, r1, r4 │ │ │ │ + rsbeq r5, r7, r0, lsl #28 │ │ │ │ + rsbeq r3, r8, r4, ror #7 │ │ │ │ + rsbeq r8, r7, r0, lsl #1 │ │ │ │ + rsbeq r4, r8, r0, ror #2 │ │ │ │ + rsbeq r3, r8, r0, asr #7 │ │ │ │ + rsbeq r8, r7, ip, asr r0 │ │ │ │ + strhteq r4, [r8], #-16 │ │ │ │ + strdeq r4, [r8], #-24 @ 0xffffffe8 @ │ │ │ │ + rsbeq lr, sl, r8, asr #23 │ │ │ │ + rsbeq r3, r8, r8, lsl #7 │ │ │ │ + rsbeq r8, r7, r4, lsr #32 │ │ │ │ + rsbeq r4, r8, r6, lsr #3 │ │ │ │ mvnsmi lr, sp, lsr #18 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00c8f8cc │ │ │ │ bmi 13ff6a8 │ │ │ │ blmi 13ff6d0 │ │ │ │ @ instruction: 0x4604447a │ │ │ │ @@ -355348,28 +355348,28 @@ │ │ │ │ @ instruction: 0x46414a13 │ │ │ │ strtmi r9, [r0], -r5, lsl #22 │ │ │ │ vsri.32 q2, q13, #9 │ │ │ │ @ instruction: 0xe7cefbbd │ │ │ │ bl ff82ba08 │ │ │ │ ldrhteq r0, [r3], #-184 @ 0xffffff48 │ │ │ │ @ instruction: 0x000011b8 │ │ │ │ - rsbeq lr, sl, r6, lsl fp │ │ │ │ - rsbeq r4, r8, lr, lsl #3 │ │ │ │ + rsbeq lr, sl, lr, lsl fp │ │ │ │ + mlseq r8, r6, r1, r4 │ │ │ │ rsbseq r0, r3, r6, ror fp │ │ │ │ - rsbeq r5, r7, lr, ror #24 │ │ │ │ - rsbeq r3, r8, r4, ror #4 │ │ │ │ - rsbeq r7, r7, r0, lsl #30 │ │ │ │ - ldrdeq r4, [r8], #-4 @ │ │ │ │ - rsbeq r4, r8, ip, lsr r1 │ │ │ │ - rsbeq lr, sl, ip, ror #20 │ │ │ │ - rsbeq r3, r8, ip, lsr #4 │ │ │ │ - rsbeq r7, r7, r8, asr #29 │ │ │ │ - strdeq r3, [r8], #-30 @ 0xffffffe2 @ │ │ │ │ - mlseq r7, sl, lr, r7 │ │ │ │ - rsbeq r4, r8, ip, lsl r0 │ │ │ │ + rsbeq r5, r7, r6, ror ip │ │ │ │ + rsbeq r3, r8, ip, ror #4 │ │ │ │ + rsbeq r7, r7, r8, lsl #30 │ │ │ │ + ldrdeq r4, [r8], #-12 @ │ │ │ │ + rsbeq r4, r8, r4, asr #2 │ │ │ │ + rsbeq lr, sl, r4, ror sl │ │ │ │ + rsbeq r3, r8, r4, lsr r2 │ │ │ │ + ldrdeq r7, [r7], #-224 @ 0xffffff20 @ │ │ │ │ + rsbeq r3, r8, r6, lsl #4 │ │ │ │ + rsbeq r7, r7, r2, lsr #29 │ │ │ │ + rsbeq r4, r8, r4, lsr #32 │ │ │ │ ldrbmi lr, [r0, sp, lsr #18]! │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ bleq fedac2fc │ │ │ │ bmi ffdbfa18 │ │ │ │ blmi ffdbf844 │ │ │ │ @ instruction: 0xf5ad447a │ │ │ │ @@ -355611,54 +355611,54 @@ │ │ │ │ ldrbtmi r9, [r8], #-2311 @ 0xfffff6f9 │ │ │ │ stc2l 6, cr15, [r4, #-676] @ 0xfffffd5c │ │ │ │ strb r9, [lr], -r7, lsl #22 │ │ │ │ stmib lr, {r0, r1, r5, r7, r9, sl, ip, sp, lr, pc}^ │ │ │ │ rsbseq r0, r3, ip, lsr sl │ │ │ │ @ instruction: 0x000011b8 │ │ │ │ ldrsbteq r0, [r3], #-158 @ 0xffffff62 │ │ │ │ - rsbeq r4, r8, sl, asr r0 │ │ │ │ + rsbeq r4, r8, r2, rrx │ │ │ │ @ instruction: 0xffffc53b │ │ │ │ - strhteq r3, [r8], #-4 │ │ │ │ - rsbeq r7, r7, r0, asr sp │ │ │ │ - rsbeq r3, r8, r8, lsr #31 │ │ │ │ - mlseq r8, r0, pc, r3 @ │ │ │ │ + strhteq r3, [r8], #-12 │ │ │ │ + rsbeq r7, r7, r8, asr sp │ │ │ │ + strhteq r3, [r8], #-240 @ 0xffffff10 │ │ │ │ + mlseq r8, r8, pc, r3 @ │ │ │ │ @ instruction: 0xffffe469 │ │ │ │ strdeq r5, [r0], -r9 │ │ │ │ - rsbeq r3, r8, sl, lsl r0 │ │ │ │ - strhteq r7, [r7], #-198 @ 0xffffff3a │ │ │ │ - strdeq r2, [r8], #-252 @ 0xffffff04 @ │ │ │ │ - mlseq r7, r8, ip, r7 │ │ │ │ - ldrdeq r2, [r8], #-254 @ 0xffffff02 @ │ │ │ │ - rsbeq r7, r7, sl, ror ip │ │ │ │ - strhteq r2, [r8], #-242 @ 0xffffff0e │ │ │ │ - rsbeq r7, r7, lr, asr #24 │ │ │ │ - mlseq r8, r6, pc, r2 @ │ │ │ │ - ldrdeq r3, [r8], #-228 @ 0xffffff1c @ │ │ │ │ + rsbeq r3, r8, r2, lsr #32 │ │ │ │ + strhteq r7, [r7], #-206 @ 0xffffff32 │ │ │ │ + rsbeq r3, r8, r4 │ │ │ │ + rsbeq r7, r7, r0, lsr #25 │ │ │ │ + rsbeq r2, r8, r6, ror #31 │ │ │ │ + rsbeq r7, r7, r2, lsl #25 │ │ │ │ + strhteq r2, [r8], #-250 @ 0xffffff06 │ │ │ │ + rsbeq r7, r7, r6, asr ip │ │ │ │ + mlseq r8, lr, pc, r2 @ │ │ │ │ + ldrdeq r3, [r8], #-236 @ 0xffffff14 @ │ │ │ │ @ instruction: 0xffffe39b │ │ │ │ andeq r5, r0, fp, lsr #12 │ │ │ │ - rsbeq r2, r8, lr, asr #30 │ │ │ │ - rsbeq r7, r7, sl, ror #23 │ │ │ │ - rsbeq r2, r8, r2, lsr #30 │ │ │ │ - strhteq r7, [r7], #-190 @ 0xffffff42 │ │ │ │ - rsbeq r3, r8, r6, lsr lr │ │ │ │ + rsbeq r2, r8, r6, asr pc │ │ │ │ + strdeq r7, [r7], #-178 @ 0xffffff4e @ │ │ │ │ + rsbeq r2, r8, sl, lsr #30 │ │ │ │ + rsbeq r7, r7, r6, asr #23 │ │ │ │ + rsbeq r3, r8, lr, lsr lr │ │ │ │ @ instruction: 0xffffc343 │ │ │ │ - rsbeq r2, r8, lr, asr #29 │ │ │ │ - rsbeq r7, r7, sl, ror #22 │ │ │ │ - rsbeq r2, r8, r2, lsr #29 │ │ │ │ - rsbeq r7, r7, lr, lsr fp │ │ │ │ - rsbeq r2, r8, r6, ror lr │ │ │ │ - rsbeq r7, r7, r2, lsl fp │ │ │ │ - rsbeq r2, r8, sl, asr #28 │ │ │ │ - rsbeq r7, r7, r6, ror #21 │ │ │ │ - rsbeq r2, r8, lr, lsr #28 │ │ │ │ - rsbeq r3, r8, ip, ror #26 │ │ │ │ - rsbeq r2, r8, r2, lsl #28 │ │ │ │ - mlseq r7, lr, sl, r7 │ │ │ │ - ldrdeq r2, [r8], #-214 @ 0xffffff2a @ │ │ │ │ - rsbeq r7, r7, r2, ror sl │ │ │ │ + ldrdeq r2, [r8], #-230 @ 0xffffff1a @ │ │ │ │ + rsbeq r7, r7, r2, ror fp │ │ │ │ + rsbeq r2, r8, sl, lsr #29 │ │ │ │ + rsbeq r7, r7, r6, asr #22 │ │ │ │ + rsbeq r2, r8, lr, ror lr │ │ │ │ + rsbeq r7, r7, sl, lsl fp │ │ │ │ + rsbeq r2, r8, r2, asr lr │ │ │ │ + rsbeq r7, r7, lr, ror #21 │ │ │ │ + rsbeq r2, r8, r6, lsr lr │ │ │ │ + rsbeq r3, r8, r4, ror sp │ │ │ │ + rsbeq r2, r8, sl, lsl #28 │ │ │ │ + rsbeq r7, r7, r6, lsr #21 │ │ │ │ + ldrdeq r2, [r8], #-222 @ 0xffffff22 @ │ │ │ │ + rsbeq r7, r7, sl, ror sl │ │ │ │ ldrbmi lr, [r0, sp, lsr #18]! │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ bleq fedac780 │ │ │ │ bmi ffdbfe9c │ │ │ │ blmi ffdbfcc8 │ │ │ │ @ instruction: 0xf5ad447a │ │ │ │ @@ -355900,54 +355900,54 @@ │ │ │ │ ldrbtmi r9, [r8], #-2311 @ 0xfffff6f9 │ │ │ │ blx 22c2b6 │ │ │ │ strb r9, [lr], -r7, lsl #22 │ │ │ │ svc 0x008cf6a2 │ │ │ │ ldrhteq r0, [r3], #-88 @ 0xffffffa8 │ │ │ │ @ instruction: 0x000011b8 │ │ │ │ rsbseq r0, r3, sl, asr r5 │ │ │ │ - ldrdeq r3, [r8], #-182 @ 0xffffff4a @ │ │ │ │ + ldrdeq r3, [r8], #-190 @ 0xffffff42 @ │ │ │ │ @ instruction: 0xffffc0b7 │ │ │ │ - rsbeq r2, r8, r0, lsr ip │ │ │ │ - rsbeq r7, r7, ip, asr #17 │ │ │ │ - rsbeq r3, r8, r4, lsr #22 │ │ │ │ - rsbeq r3, r8, ip, lsl #22 │ │ │ │ + rsbeq r2, r8, r8, lsr ip │ │ │ │ + ldrdeq r7, [r7], #-132 @ 0xffffff7c @ │ │ │ │ + rsbeq r3, r8, ip, lsr #22 │ │ │ │ + rsbeq r3, r8, r4, lsl fp │ │ │ │ andeq r3, r0, r9, lsl #23 │ │ │ │ andeq r5, r0, r9, asr r0 │ │ │ │ - mlseq r8, r6, fp, r2 │ │ │ │ - rsbeq r7, r7, r2, lsr r8 │ │ │ │ - rsbeq r2, r8, r8, ror fp │ │ │ │ - rsbeq r7, r7, r4, lsl r8 │ │ │ │ - rsbeq r2, r8, sl, asr fp │ │ │ │ - strdeq r7, [r7], #-118 @ 0xffffff8a @ │ │ │ │ - rsbeq r2, r8, lr, lsr #22 │ │ │ │ - rsbeq r7, r7, sl, asr #15 │ │ │ │ - rsbeq r2, r8, r2, lsl fp │ │ │ │ - rsbeq r3, r8, r0, asr sl │ │ │ │ + mlseq r8, lr, fp, r2 │ │ │ │ + rsbeq r7, r7, sl, lsr r8 │ │ │ │ + rsbeq r2, r8, r0, lsl #23 │ │ │ │ + rsbeq r7, r7, ip, lsl r8 │ │ │ │ + rsbeq r2, r8, r2, ror #22 │ │ │ │ + strdeq r7, [r7], #-126 @ 0xffffff82 @ │ │ │ │ + rsbeq r2, r8, r6, lsr fp │ │ │ │ + ldrdeq r7, [r7], #-114 @ 0xffffff8e @ │ │ │ │ + rsbeq r2, r8, sl, lsl fp │ │ │ │ + rsbeq r3, r8, r8, asr sl │ │ │ │ @ instruction: 0x00003abb │ │ │ │ andeq r4, r0, fp, lsl #31 │ │ │ │ - rsbeq r2, r8, sl, asr #21 │ │ │ │ - rsbeq r7, r7, r6, ror #14 │ │ │ │ - mlseq r8, lr, sl, r2 │ │ │ │ - rsbeq r7, r7, sl, lsr r7 │ │ │ │ - strhteq r3, [r8], #-146 @ 0xffffff6e │ │ │ │ + ldrdeq r2, [r8], #-162 @ 0xffffff5e @ │ │ │ │ + rsbeq r7, r7, lr, ror #14 │ │ │ │ + rsbeq r2, r8, r6, lsr #21 │ │ │ │ + rsbeq r7, r7, r2, asr #14 │ │ │ │ + strhteq r3, [r8], #-154 @ 0xffffff66 │ │ │ │ @ instruction: 0xffffbebf │ │ │ │ - rsbeq r2, r8, sl, asr #20 │ │ │ │ - rsbeq r7, r7, r6, ror #13 │ │ │ │ - rsbeq r2, r8, lr, lsl sl │ │ │ │ - strhteq r7, [r7], #-106 @ 0xffffff96 │ │ │ │ - strdeq r2, [r8], #-146 @ 0xffffff6e @ │ │ │ │ - rsbeq r7, r7, lr, lsl #13 │ │ │ │ - rsbeq r2, r8, r6, asr #19 │ │ │ │ - rsbeq r7, r7, r2, ror #12 │ │ │ │ - rsbeq r2, r8, sl, lsr #19 │ │ │ │ - rsbeq r3, r8, r8, ror #17 │ │ │ │ - rsbeq r2, r8, lr, ror r9 │ │ │ │ - rsbeq r7, r7, sl, lsl r6 │ │ │ │ - rsbeq r2, r8, r2, asr r9 │ │ │ │ - rsbeq r7, r7, lr, ror #11 │ │ │ │ + rsbeq r2, r8, r2, asr sl │ │ │ │ + rsbeq r7, r7, lr, ror #13 │ │ │ │ + rsbeq r2, r8, r6, lsr #20 │ │ │ │ + rsbeq r7, r7, r2, asr #13 │ │ │ │ + strdeq r2, [r8], #-154 @ 0xffffff66 @ │ │ │ │ + mlseq r7, r6, r6, r7 │ │ │ │ + rsbeq r2, r8, lr, asr #19 │ │ │ │ + rsbeq r7, r7, sl, ror #12 │ │ │ │ + strhteq r2, [r8], #-146 @ 0xffffff6e │ │ │ │ + strdeq r3, [r8], #-128 @ 0xffffff80 @ │ │ │ │ + rsbeq r2, r8, r6, lsl #19 │ │ │ │ + rsbeq r7, r7, r2, lsr #12 │ │ │ │ + rsbeq r2, r8, sl, asr r9 │ │ │ │ + strdeq r7, [r7], #-86 @ 0xffffffaa @ │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d0f8cc │ │ │ │ ldrmi fp, [r3], r3, lsl #1 │ │ │ │ ldrbmi r4, [r8], -r4, lsl #12 │ │ │ │ movwcs r9, #769 @ 0x301 │ │ │ │ @@ -355998,24 +355998,24 @@ │ │ │ │ ldrbtmi r2, [sl], #-256 @ 0xffffff00 │ │ │ │ mcr2 3, 5, pc, cr12, cr6, {5} @ │ │ │ │ @ instruction: 0xf2a54658 │ │ │ │ blls 1ecddc │ │ │ │ @ instruction: 0x46506018 │ │ │ │ pop {r0, r1, ip, sp, pc} │ │ │ │ svclt 0x00008ff0 │ │ │ │ - rsbeq r2, r8, lr, asr r8 │ │ │ │ - strdeq r7, [r7], #-74 @ 0xffffffb6 @ │ │ │ │ - rsbeq lr, sl, r0, ror r0 │ │ │ │ - rsbeq r3, r8, r2, lsr #15 │ │ │ │ - rsbeq r3, r8, r6, asr #15 │ │ │ │ - rsbeq r3, r8, r0, ror #15 │ │ │ │ - rsbeq r3, r8, r6, ror #15 │ │ │ │ - rsbeq r8, sl, sl, asr #21 │ │ │ │ - rsbeq lr, sl, r2 │ │ │ │ - strdeq sp, [sl], #-242 @ 0xffffff0e @ │ │ │ │ + rsbeq r2, r8, r6, ror #16 │ │ │ │ + rsbeq r7, r7, r2, lsl #10 │ │ │ │ + rsbeq lr, sl, r8, ror r0 │ │ │ │ + rsbeq r3, r8, sl, lsr #15 │ │ │ │ + rsbeq r3, r8, lr, asr #15 │ │ │ │ + rsbeq r3, r8, r8, ror #15 │ │ │ │ + rsbeq r3, r8, lr, ror #15 │ │ │ │ + ldrdeq r8, [sl], #-162 @ 0xffffff5e @ │ │ │ │ + rsbeq lr, sl, sl │ │ │ │ + strdeq sp, [sl], #-250 @ 0xffffff06 @ │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r8 │ │ │ │ bl fecc5bdc │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldrmi r0, [pc], -r8, ror #31 │ │ │ │ ldrmi r2, [r6], -r0, lsl #6 │ │ │ │ ldrmi r4, [r0], -r5, lsl #12 │ │ │ │ @ instruction: 0xf2a5461a │ │ │ │ @@ -356037,18 +356037,18 @@ │ │ │ │ stmdami r9, {r0, r1, r4, r5, r8, fp, ip, sp, lr, pc} │ │ │ │ ldrbtmi r4, [r8], #-1569 @ 0xfffff9df │ │ │ │ @ instruction: 0xf9eef6a9 │ │ │ │ ldcllt 6, cr4, [r8, #128]! @ 0x80 │ │ │ │ @ instruction: 0xf2a54630 │ │ │ │ ldrhtvs pc, [r8], -sp @ │ │ │ │ ldcllt 6, cr4, [r8, #128]! @ 0x80 │ │ │ │ - rsbeq r2, r8, r2, asr r7 │ │ │ │ - rsbeq r7, r7, lr, ror #7 │ │ │ │ - rsbeq r2, r8, sl, lsr #14 │ │ │ │ - rsbeq r7, r7, r6, asr #7 │ │ │ │ + rsbeq r2, r8, sl, asr r7 │ │ │ │ + strdeq r7, [r7], #-54 @ 0xffffffca @ │ │ │ │ + rsbeq r2, r8, r2, lsr r7 │ │ │ │ + rsbeq r7, r7, lr, asr #7 │ │ │ │ mvnsmi lr, sp, lsr #18 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00c8f8cc │ │ │ │ bmi 16802c0 │ │ │ │ blmi 16802ec │ │ │ │ addlt r4, r8, sl, ror r4 │ │ │ │ @@ -356132,27 +356132,27 @@ │ │ │ │ bmi 628a70 │ │ │ │ tstcs r0, r0, lsr r6 │ │ │ │ vsri.32 q2, q13, #10 │ │ │ │ @ instruction: 0xe7a6fd9d │ │ │ │ ldc 6, cr15, [sl, #648]! @ 0x288 │ │ │ │ rsbseq pc, r2, r0, lsr #31 │ │ │ │ @ instruction: 0x000011b8 │ │ │ │ - mlseq r8, r2, r6, r3 │ │ │ │ - rsbeq r2, r8, sl, ror #12 │ │ │ │ - rsbeq r7, r7, r6, lsl #6 │ │ │ │ - rsbeq r2, r8, r0, ror #13 │ │ │ │ + mlseq r8, sl, r6, r3 │ │ │ │ + rsbeq r2, r8, r2, ror r6 │ │ │ │ + rsbeq r7, r7, lr, lsl #6 │ │ │ │ + rsbeq r2, r8, r8, ror #13 │ │ │ │ ldrshteq pc, [r2], #-238 @ 0xffffff12 @ │ │ │ │ - rsbeq r2, r8, r0, lsr #12 │ │ │ │ - strhteq r7, [r7], #-44 @ 0xffffffd4 │ │ │ │ - rsbeq r2, r8, ip, asr #13 │ │ │ │ - strdeq r2, [r8], #-88 @ 0xffffffa8 @ │ │ │ │ - mlseq r7, r4, r2, r7 │ │ │ │ - strhteq r2, [r8], #-90 @ 0xffffffa6 │ │ │ │ - rsbeq r7, r7, r6, asr r2 │ │ │ │ - rsbeq r3, r8, r8, lsr #11 │ │ │ │ + rsbeq r2, r8, r8, lsr #12 │ │ │ │ + rsbeq r7, r7, r4, asr #5 │ │ │ │ + ldrdeq r2, [r8], #-100 @ 0xffffff9c @ │ │ │ │ + rsbeq r2, r8, r0, lsl #12 │ │ │ │ + mlseq r7, ip, r2, r7 │ │ │ │ + rsbeq r2, r8, r2, asr #11 │ │ │ │ + rsbeq r7, r7, lr, asr r2 │ │ │ │ + strhteq r3, [r8], #-80 @ 0xffffffb0 │ │ │ │ mvnsmi lr, #737280 @ 0xb4000 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ blhi 22a0b8 │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00a8f8cc │ │ │ │ ldrmi r4, [r0], -r5, lsl #12 │ │ │ │ ldrmi r4, [r9], lr, lsr #21 │ │ │ │ @@ -356328,45 +356328,45 @@ │ │ │ │ tstcs r0, r4, lsr #20 │ │ │ │ ldrbtmi r4, [sl], #-1576 @ 0xfffff9d8 │ │ │ │ ldc2 3, cr15, [r6], {182} @ 0xb6 │ │ │ │ @ instruction: 0xf6a2e75a │ │ │ │ svclt 0x0000ec34 │ │ │ │ ldrshteq pc, [r2], #-216 @ 0xffffff28 @ │ │ │ │ @ instruction: 0x000011b8 │ │ │ │ - rsbeq r2, r8, r6, lsl r5 │ │ │ │ - strhteq r7, [r7], #-18 @ 0xffffffee │ │ │ │ + rsbeq r2, r8, lr, lsl r5 │ │ │ │ + strhteq r7, [r7], #-26 @ 0xffffffe6 │ │ │ │ rsbseq pc, r2, r0, asr #27 │ │ │ │ - rsbeq sp, sl, r0, lsl sp │ │ │ │ - rsbeq r2, r8, r8, ror sl │ │ │ │ - strdeq sp, [sl], #-192 @ 0xffffff40 @ │ │ │ │ - strhteq r3, [r8], #-66 @ 0xffffffbe │ │ │ │ - rsbeq r2, r8, ip, ror r4 │ │ │ │ - rsbeq r7, r7, r8, lsl r1 │ │ │ │ - mlseq r8, ip, r4, r3 │ │ │ │ - rsbeq r3, r8, sl, ror #8 │ │ │ │ - rsbeq r3, r8, r0, lsl #9 │ │ │ │ - rsbeq r3, r8, r6, ror #8 │ │ │ │ + rsbeq sp, sl, r8, lsl sp │ │ │ │ + rsbeq r2, r8, r0, lsl #21 │ │ │ │ + strdeq sp, [sl], #-200 @ 0xffffff38 @ │ │ │ │ + strhteq r3, [r8], #-74 @ 0xffffffb6 │ │ │ │ + rsbeq r2, r8, r4, lsl #9 │ │ │ │ + rsbeq r7, r7, r0, lsr #2 │ │ │ │ + rsbeq r3, r8, r4, lsr #9 │ │ │ │ + rsbeq r3, r8, r2, ror r4 │ │ │ │ + rsbeq r3, r8, r8, lsl #9 │ │ │ │ + rsbeq r3, r8, lr, ror #8 │ │ │ │ + rsbeq r3, r8, ip, lsl #9 │ │ │ │ + rsbeq r3, r8, sl, asr r4 │ │ │ │ + rsbeq r3, r8, r2, lsl #9 │ │ │ │ + rsbeq r3, r8, r2, ror r4 │ │ │ │ + mlseq r8, lr, r4, r3 │ │ │ │ rsbeq r3, r8, r4, lsl #9 │ │ │ │ - rsbeq r3, r8, r2, asr r4 │ │ │ │ - rsbeq r3, r8, sl, ror r4 │ │ │ │ - rsbeq r3, r8, sl, ror #8 │ │ │ │ - mlseq r8, r6, r4, r3 │ │ │ │ - rsbeq r3, r8, ip, ror r4 │ │ │ │ - rsbeq r3, r8, r4, ror #8 │ │ │ │ - rsbeq r3, r8, r0, ror r4 │ │ │ │ - rsbeq r3, r8, r6, asr r4 │ │ │ │ - rsbeq r2, r8, r8, lsl r3 │ │ │ │ - strhteq r6, [r7], #-244 @ 0xffffff0c │ │ │ │ - strdeq r2, [r8], #-42 @ 0xffffffd6 @ │ │ │ │ - mlseq r7, r6, pc, r6 @ │ │ │ │ - rsbeq r2, r8, ip, asr #5 │ │ │ │ - rsbeq r6, r7, r8, ror #30 │ │ │ │ - rsbeq r2, r8, lr, lsr #5 │ │ │ │ - rsbeq r6, r7, sl, asr #30 │ │ │ │ - strdeq r3, [r8], #-42 @ 0xffffffd6 @ │ │ │ │ + rsbeq r3, r8, ip, ror #8 │ │ │ │ + rsbeq r3, r8, r8, ror r4 │ │ │ │ + rsbeq r3, r8, lr, asr r4 │ │ │ │ + rsbeq r2, r8, r0, lsr #6 │ │ │ │ + strhteq r6, [r7], #-252 @ 0xffffff04 │ │ │ │ + rsbeq r2, r8, r2, lsl #6 │ │ │ │ + mlseq r7, lr, pc, r6 @ │ │ │ │ + ldrdeq r2, [r8], #-36 @ 0xffffffdc @ │ │ │ │ + rsbeq r6, r7, r0, ror pc │ │ │ │ + strhteq r2, [r8], #-38 @ 0xffffffda │ │ │ │ + rsbeq r6, r7, r2, asr pc │ │ │ │ + rsbeq r3, r8, r2, lsl #6 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d0f8cc │ │ │ │ strmi fp, [r5], -r3, lsl #1 │ │ │ │ stmib sp, {r4, r9, sl, lr}^ │ │ │ │ movwcs r2, #768 @ 0x300 │ │ │ │ @@ -356442,29 +356442,29 @@ │ │ │ │ tstcs r0, r8, lsr #12 │ │ │ │ vsri.32 q2, q13, #10 │ │ │ │ stmdals r0, {r0, r1, r4, r5, r8, r9, fp, ip, sp, lr, pc} │ │ │ │ ldc2 2, cr15, [r6, #656] @ 0x290 │ │ │ │ andsvs r9, r8, r1, lsl #22 │ │ │ │ andlt r4, r3, r8, asr #12 │ │ │ │ svchi 0x00f0e8bd │ │ │ │ - ldrdeq r2, [r8], #-18 @ 0xffffffee @ │ │ │ │ - rsbeq r6, r7, lr, ror #28 │ │ │ │ - ldrdeq sp, [sl], #-152 @ 0xffffff68 @ │ │ │ │ - rsbeq r3, r8, sl, asr #5 │ │ │ │ - rsbeq r3, r8, lr, ror #5 │ │ │ │ - rsbeq r2, r8, r8, ror #10 │ │ │ │ - strhteq r3, [r8], #-214 @ 0xffffff2a │ │ │ │ - rsbeq r2, ip, r8, asr #28 │ │ │ │ - rsbeq sp, sl, r6, ror r9 │ │ │ │ - rsbeq r2, r8, r0, lsl r5 │ │ │ │ - rsbeq r2, r8, r2, lsl r5 │ │ │ │ - rsbeq r3, r8, ip, lsr sp │ │ │ │ - strhteq r2, [ip], #-220 @ 0xffffff24 │ │ │ │ - rsbeq sp, sl, sl, lsl #18 │ │ │ │ - rsbeq sp, sl, r0, lsl #18 │ │ │ │ + ldrdeq r2, [r8], #-26 @ 0xffffffe6 @ │ │ │ │ + rsbeq r6, r7, r6, ror lr │ │ │ │ + rsbeq sp, sl, r0, ror #19 │ │ │ │ + ldrdeq r3, [r8], #-34 @ 0xffffffde @ │ │ │ │ + strdeq r3, [r8], #-38 @ 0xffffffda @ │ │ │ │ + rsbeq r2, r8, r0, ror r5 │ │ │ │ + strhteq r3, [r8], #-222 @ 0xffffff22 │ │ │ │ + rsbeq r2, ip, r0, asr lr │ │ │ │ + rsbeq sp, sl, lr, ror r9 │ │ │ │ + rsbeq r2, r8, r8, lsl r5 │ │ │ │ + rsbeq r2, r8, sl, lsl r5 │ │ │ │ + rsbeq r3, r8, r4, asr #26 │ │ │ │ + rsbeq r2, ip, r4, asr #27 │ │ │ │ + rsbeq sp, sl, r2, lsl r9 │ │ │ │ + rsbeq sp, sl, r8, lsl #18 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00b0f8cc │ │ │ │ bmi 1f80944 │ │ │ │ blmi 1f80b58 │ │ │ │ addlt r4, fp, sl, ror r4 │ │ │ │ @@ -356585,32 +356585,32 @@ │ │ │ │ svclt 0x0000ea3a │ │ │ │ andhi pc, r0, pc, lsr #7 │ │ │ │ andeq r0, r0, r0 │ │ │ │ subsmi r0, r9, r0 │ │ │ │ rsbseq pc, r2, r0, lsr #18 │ │ │ │ @ instruction: 0x000011b8 │ │ │ │ rsbseq pc, r2, r4, lsl r9 @ │ │ │ │ - rsbeq r2, r8, r6, lsr r0 │ │ │ │ - ldrdeq r6, [r7], #-194 @ 0xffffff3e @ │ │ │ │ + rsbeq r2, r8, lr, lsr r0 │ │ │ │ + ldrdeq r6, [r7], #-202 @ 0xffffff36 @ │ │ │ │ rsbseq pc, r2, r0, ror #17 │ │ │ │ - rsbeq r2, r8, r2, lsl r6 │ │ │ │ + rsbeq r2, r8, sl, lsl r6 │ │ │ │ andeq r1, r0, r4, ror #1 │ │ │ │ - strdeq sp, [sl], #-112 @ 0xffffff90 @ │ │ │ │ - rsbeq r3, r8, r4, asr #2 │ │ │ │ - rsbeq r3, r8, r8, ror r1 │ │ │ │ - rsbeq r2, r8, r4, lsl #7 │ │ │ │ - mlseq r8, r2, r3, r2 │ │ │ │ - rsbeq r3, r8, r8, ror #2 │ │ │ │ - rsbeq r2, ip, r6, lsl ip │ │ │ │ - rsbeq sp, sl, r0, ror #14 │ │ │ │ - strdeq r2, [r8], #-44 @ 0xffffffd4 @ │ │ │ │ - rsbeq sp, sl, lr, lsl #14 │ │ │ │ - rsbeq r2, r8, lr, ror #9 │ │ │ │ - rsbeq r1, r8, ip, lsr #29 │ │ │ │ - rsbeq r6, r7, r6, asr #22 │ │ │ │ + strdeq sp, [sl], #-120 @ 0xffffff88 @ │ │ │ │ + rsbeq r3, r8, ip, asr #2 │ │ │ │ + rsbeq r3, r8, r0, lsl #3 │ │ │ │ + rsbeq r2, r8, ip, lsl #7 │ │ │ │ + mlseq r8, sl, r3, r2 │ │ │ │ + rsbeq r3, r8, r0, ror r1 │ │ │ │ + rsbeq r2, ip, lr, lsl ip │ │ │ │ + rsbeq sp, sl, r8, ror #14 │ │ │ │ + rsbeq r2, r8, r4, lsl #6 │ │ │ │ + rsbeq sp, sl, r6, lsl r7 │ │ │ │ + strdeq r2, [r8], #-70 @ 0xffffffba @ │ │ │ │ + strhteq r1, [r8], #-228 @ 0xffffff1c │ │ │ │ + rsbeq r6, r7, lr, asr #22 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00c0f8cc │ │ │ │ ldrmi fp, [r1], r7, lsl #1 │ │ │ │ @ instruction: 0x46054a7b │ │ │ │ @ instruction: 0x46484c7b │ │ │ │ @@ -356735,35 +356735,35 @@ │ │ │ │ mvnscc pc, pc, asr #32 │ │ │ │ @ instruction: 0xf6a84478 │ │ │ │ @ instruction: 0xe729fc7b │ │ │ │ stmdb r6, {r1, r5, r7, r9, sl, ip, sp, lr, pc} │ │ │ │ ldrsbteq pc, [r2], #-98 @ 0xffffff9e @ │ │ │ │ rsbseq pc, r2, lr, asr #13 │ │ │ │ @ instruction: 0x000011b8 │ │ │ │ - rsbeq r1, r8, lr, ror #27 │ │ │ │ - rsbeq r6, r7, sl, lsl #21 │ │ │ │ + strdeq r1, [r8], #-214 @ 0xffffff2a @ │ │ │ │ + mlseq r7, r2, sl, r6 │ │ │ │ @ instruction: 0x0072f698 │ │ │ │ andeq r1, r0, ip, asr #9 │ │ │ │ - rsbeq sp, sl, sl, asr #11 │ │ │ │ - strhteq r2, [r8], #-242 @ 0xffffff0e │ │ │ │ - ldrdeq r2, [r8], #-250 @ 0xffffff06 @ │ │ │ │ - rsbeq sp, sl, r6, lsr #11 │ │ │ │ - rsbeq r2, r8, r6, lsl #7 │ │ │ │ - rsbeq r2, r8, r8, ror #6 │ │ │ │ - rsbeq sp, sl, r8, asr #10 │ │ │ │ - rsbeq r2, r8, r0, lsr pc │ │ │ │ + ldrdeq sp, [sl], #-82 @ 0xffffffae @ │ │ │ │ + strhteq r2, [r8], #-250 @ 0xffffff06 │ │ │ │ + rsbeq r2, r8, r2, ror #31 │ │ │ │ + rsbeq sp, sl, lr, lsr #11 │ │ │ │ + rsbeq r2, r8, lr, lsl #7 │ │ │ │ + rsbeq r2, r8, r0, ror r3 │ │ │ │ + rsbeq sp, sl, r0, asr r5 │ │ │ │ + rsbeq r2, r8, r8, lsr pc │ │ │ │ + rsbeq r2, r8, r0, ror #30 │ │ │ │ + rsbeq r2, r8, r4, ror #1 │ │ │ │ + strdeq r2, [r8], #-0 @ │ │ │ │ rsbeq r2, r8, r8, asr pc │ │ │ │ - ldrdeq r2, [r8], #-12 @ │ │ │ │ - rsbeq r2, r8, r8, ror #1 │ │ │ │ - rsbeq r2, r8, r0, asr pc │ │ │ │ - rsbeq r2, ip, r4, lsl #19 │ │ │ │ - rsbeq sp, sl, lr, asr #9 │ │ │ │ - rsbeq r2, r8, sl, rrx │ │ │ │ - rsbeq r1, r8, r6, asr #24 │ │ │ │ - rsbeq r6, r7, r0, ror #17 │ │ │ │ + rsbeq r2, ip, ip, lsl #19 │ │ │ │ + ldrdeq sp, [sl], #-70 @ 0xffffffba @ │ │ │ │ + rsbeq r2, r8, r2, ror r0 │ │ │ │ + rsbeq r1, r8, lr, asr #24 │ │ │ │ + rsbeq r6, r7, r8, ror #17 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00c0f8cc │ │ │ │ ldrmi fp, [r3], r7, lsl #1 │ │ │ │ @ instruction: 0x46054a76 │ │ │ │ @ instruction: 0x46584c76 │ │ │ │ @@ -356883,35 +356883,35 @@ │ │ │ │ ldrbtmi r3, [r8], #-511 @ 0xfffffe01 │ │ │ │ blx 16ad20e │ │ │ │ @ instruction: 0xf6a1e734 │ │ │ │ svclt 0x0000efe0 │ │ │ │ rsbseq pc, r2, lr, ror #8 │ │ │ │ rsbseq pc, r2, sl, ror #8 │ │ │ │ @ instruction: 0x000011b8 │ │ │ │ - rsbeq r1, r8, sl, lsl #23 │ │ │ │ - rsbeq r6, r7, r6, lsr #16 │ │ │ │ + mlseq r8, r2, fp, r1 │ │ │ │ + rsbeq r6, r7, lr, lsr #16 │ │ │ │ rsbseq pc, r2, r4, lsr r4 @ │ │ │ │ - rsbeq r2, r8, r6, ror #2 │ │ │ │ + rsbeq r2, r8, lr, ror #2 │ │ │ │ andeq r1, r0, r0, ror #3 │ │ │ │ - rsbeq sp, sl, r4, asr #6 │ │ │ │ - rsbeq r2, r8, r0, lsr #27 │ │ │ │ - rsbeq r2, r8, r4, asr #27 │ │ │ │ - ldrdeq r1, [r8], #-232 @ 0xffffff18 @ │ │ │ │ - rsbeq r3, r8, r6, lsr #14 │ │ │ │ - strhteq r2, [ip], #-120 @ 0xffffff88 │ │ │ │ - ldrdeq sp, [sl], #-46 @ 0xffffffd2 @ │ │ │ │ - rsbeq r1, r8, r2, ror lr │ │ │ │ - rsbeq r1, r8, r4, ror lr │ │ │ │ - mlseq r8, sl, r6, r3 │ │ │ │ - rsbeq r2, ip, r6, lsl r7 │ │ │ │ - rsbeq sp, sl, r4, ror #4 │ │ │ │ - rsbeq sp, sl, sl, asr r2 │ │ │ │ - rsbeq r2, r8, sl, lsr r0 │ │ │ │ - strdeq r1, [r8], #-152 @ 0xffffff68 @ │ │ │ │ - mlseq r7, r2, r6, r6 │ │ │ │ + rsbeq sp, sl, ip, asr #6 │ │ │ │ + rsbeq r2, r8, r8, lsr #27 │ │ │ │ + rsbeq r2, r8, ip, asr #27 │ │ │ │ + rsbeq r1, r8, r0, ror #29 │ │ │ │ + rsbeq r3, r8, lr, lsr #14 │ │ │ │ + rsbeq r2, ip, r0, asr #15 │ │ │ │ + rsbeq sp, sl, r6, ror #5 │ │ │ │ + rsbeq r1, r8, sl, ror lr │ │ │ │ + rsbeq r1, r8, ip, ror lr │ │ │ │ + rsbeq r3, r8, r2, lsr #13 │ │ │ │ + rsbeq r2, ip, lr, lsl r7 │ │ │ │ + rsbeq sp, sl, ip, ror #4 │ │ │ │ + rsbeq sp, sl, r2, ror #4 │ │ │ │ + rsbeq r2, r8, r2, asr #32 │ │ │ │ + rsbeq r1, r8, r0, lsl #20 │ │ │ │ + mlseq r7, sl, r6, r6 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00a8f8cc │ │ │ │ @ instruction: 0x469a4691 │ │ │ │ addlt r2, sp, r0, lsl #6 │ │ │ │ ldrmi r4, [sl], -r5, lsl #12 │ │ │ │ @@ -357022,31 +357022,31 @@ │ │ │ │ ldrbtmi r2, [sl], #-256 @ 0xffffff00 │ │ │ │ mcr2 3, 5, pc, cr12, cr5, {5} @ │ │ │ │ vmlsl.s32 q2, d4, d8[0] │ │ │ │ @ instruction: 0xf8caf90f │ │ │ │ strbmi r0, [r0], -r0 │ │ │ │ pop {r0, r2, r3, ip, sp, pc} │ │ │ │ svclt 0x00008ff0 │ │ │ │ - rsbeq r1, r8, lr, asr #18 │ │ │ │ - rsbeq r6, r7, sl, ror #11 │ │ │ │ - rsbeq sp, sl, r4, asr r1 │ │ │ │ - rsbeq r2, r8, ip, lsl #24 │ │ │ │ - rsbeq r2, r8, ip, lsl #24 │ │ │ │ - rsbeq r2, r8, r0, asr #24 │ │ │ │ - rsbeq r2, r8, ip, lsl #25 │ │ │ │ - rsbeq r1, r8, lr, asr #25 │ │ │ │ - ldrdeq r1, [r8], #-196 @ 0xffffff3c @ │ │ │ │ - rsbeq r2, r8, r8, lsl #25 │ │ │ │ - rsbeq r2, r8, ip, ror ip │ │ │ │ - ldrdeq r3, [r8], #-22 @ 0xffffffea @ │ │ │ │ + rsbeq r1, r8, r6, asr r9 │ │ │ │ + strdeq r6, [r7], #-82 @ 0xffffffae @ │ │ │ │ + rsbeq sp, sl, ip, asr r1 │ │ │ │ + rsbeq r2, r8, r4, lsl ip │ │ │ │ + rsbeq r2, r8, r4, lsl ip │ │ │ │ rsbeq r2, r8, r8, asr #24 │ │ │ │ - strdeq r2, [ip], #-68 @ 0xffffffbc @ │ │ │ │ - rsbeq sp, sl, lr, lsr r0 │ │ │ │ - rsbeq r1, r8, r0, ror #23 │ │ │ │ - strdeq ip, [sl], #-242 @ 0xffffff0e @ │ │ │ │ + mlseq r8, r4, ip, r2 │ │ │ │ + ldrdeq r1, [r8], #-198 @ 0xffffff3a @ │ │ │ │ + ldrdeq r1, [r8], #-204 @ 0xffffff34 @ │ │ │ │ + mlseq r8, r0, ip, r2 │ │ │ │ + rsbeq r2, r8, r4, lsl #25 │ │ │ │ + ldrdeq r3, [r8], #-30 @ 0xffffffe2 @ │ │ │ │ + rsbeq r2, r8, r0, asr ip │ │ │ │ + strdeq r2, [ip], #-76 @ 0xffffffb4 @ │ │ │ │ + rsbeq sp, sl, r6, asr #32 │ │ │ │ + rsbeq r1, r8, r8, ror #23 │ │ │ │ + strdeq ip, [sl], #-250 @ 0xffffff06 @ │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00c8f8cc │ │ │ │ ldrmi fp, [r2], r5, lsl #1 │ │ │ │ ldrbmi r4, [r0], -r5, lsl #12 │ │ │ │ movwcs r9, #770 @ 0x302 │ │ │ │ @@ -357160,39 +357160,39 @@ │ │ │ │ vsri.32 q2, q13, #11 │ │ │ │ @ instruction: 0xe7a4fd99 │ │ │ │ tstcs r0, fp, lsl fp │ │ │ │ @ instruction: 0x46284a1b │ │ │ │ ldrbtmi r4, [sl], #-1147 @ 0xfffffb85 │ │ │ │ ldc2 3, cr15, [r0, #724] @ 0x2d4 │ │ │ │ svclt 0x0000e79b │ │ │ │ - rsbeq r1, r8, r2, lsr r7 │ │ │ │ - rsbeq r6, r7, lr, asr #7 │ │ │ │ - rsbeq ip, sl, r8, lsr pc │ │ │ │ - rsbeq r2, r8, sl, lsl fp │ │ │ │ - rsbeq r2, r8, r2, ror #22 │ │ │ │ - rsbeq r1, r8, r8, asr #21 │ │ │ │ - ldrdeq r1, [r8], #-164 @ 0xffffff5c @ │ │ │ │ - rsbeq r2, r8, r6, lsl #23 │ │ │ │ - rsbeq r2, r8, r4, lsl #23 │ │ │ │ - rsbeq r2, r8, lr, ror #22 │ │ │ │ - rsbeq r5, r9, sl, ror #19 │ │ │ │ - rsbeq r2, r8, r0, asr #22 │ │ │ │ - rsbeq r2, ip, r2, lsl r3 │ │ │ │ - rsbeq ip, sl, ip, asr lr │ │ │ │ - rsbeq r1, r8, r0, lsl #20 │ │ │ │ - rsbeq ip, sl, r8, lsl lr │ │ │ │ - rsbeq r1, r8, ip, asr #19 │ │ │ │ - mlseq r8, r2, sl, r2 │ │ │ │ - rsbeq ip, r9, r8, lsl #8 │ │ │ │ - rsbeq r2, r8, r8, lsr #21 │ │ │ │ - mlseq r8, lr, sl, r2 │ │ │ │ - rsbeq r6, sl, lr, lsr #12 │ │ │ │ - rsbeq r2, r8, ip, lsl #21 │ │ │ │ - ldrdeq pc, [sl], #-224 @ 0xffffff20 @ │ │ │ │ - rsbeq r2, r8, sl, ror sl │ │ │ │ + rsbeq r1, r8, sl, lsr r7 │ │ │ │ + ldrdeq r6, [r7], #-54 @ 0xffffffca @ │ │ │ │ + rsbeq ip, sl, r0, asr #30 │ │ │ │ + rsbeq r2, r8, r2, lsr #22 │ │ │ │ + rsbeq r2, r8, sl, ror #22 │ │ │ │ + ldrdeq r1, [r8], #-160 @ 0xffffff60 @ │ │ │ │ + ldrdeq r1, [r8], #-172 @ 0xffffff54 @ │ │ │ │ + rsbeq r2, r8, lr, lsl #23 │ │ │ │ + rsbeq r2, r8, ip, lsl #23 │ │ │ │ + rsbeq r2, r8, r6, ror fp │ │ │ │ + strdeq r5, [r9], #-146 @ 0xffffff6e @ │ │ │ │ + rsbeq r2, r8, r8, asr #22 │ │ │ │ + rsbeq r2, ip, sl, lsl r3 │ │ │ │ + rsbeq ip, sl, r4, ror #28 │ │ │ │ + rsbeq r1, r8, r8, lsl #20 │ │ │ │ + rsbeq ip, sl, r0, lsr #28 │ │ │ │ + ldrdeq r1, [r8], #-148 @ 0xffffff6c @ │ │ │ │ + mlseq r8, sl, sl, r2 │ │ │ │ + rsbeq ip, r9, r0, lsl r4 │ │ │ │ + strhteq r2, [r8], #-160 @ 0xffffff60 │ │ │ │ + rsbeq r2, r8, r6, lsr #21 │ │ │ │ + rsbeq r6, sl, r6, lsr r6 │ │ │ │ + mlseq r8, r4, sl, r2 │ │ │ │ + ldrdeq pc, [sl], #-232 @ 0xffffff18 @ │ │ │ │ + rsbeq r2, r8, r2, lsl #21 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d0f8cc │ │ │ │ strmi fp, [r5], -r3, lsl #1 │ │ │ │ stmib sp, {r4, r9, sl, lr}^ │ │ │ │ movwcs r2, #768 @ 0x300 │ │ │ │ @@ -357268,29 +357268,29 @@ │ │ │ │ tstcs r0, r8, lsr #12 │ │ │ │ vsri.32 q2, q13, #11 │ │ │ │ stmdals r0, {r0, r1, r2, r3, r4, r5, r7, sl, fp, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xff22f2a3 │ │ │ │ andsvs r9, r8, r1, lsl #22 │ │ │ │ andlt r4, r3, r8, asr #12 │ │ │ │ svchi 0x00f0e8bd │ │ │ │ - rsbeq r1, r8, sl, ror #9 │ │ │ │ - rsbeq r6, r7, r6, lsl #3 │ │ │ │ - strdeq ip, [sl], #-192 @ 0xffffff40 @ │ │ │ │ - strhteq r2, [r8], #-146 @ 0xffffff6e │ │ │ │ - ldrdeq r2, [r8], #-150 @ 0xffffff6a @ │ │ │ │ - rsbeq r1, r8, r0, lsl #17 │ │ │ │ - rsbeq r2, r8, sl, ror #18 │ │ │ │ - rsbeq r2, ip, r0, ror #2 │ │ │ │ - rsbeq ip, sl, lr, lsl #25 │ │ │ │ - rsbeq r1, r8, r8, lsr #16 │ │ │ │ - rsbeq r1, r8, sl, lsr #16 │ │ │ │ - strdeq r2, [r8], #-128 @ 0xffffff80 @ │ │ │ │ - ldrdeq r2, [ip], #-4 @ │ │ │ │ - rsbeq ip, sl, r2, lsr #24 │ │ │ │ - rsbeq ip, sl, r8, lsl ip │ │ │ │ + strdeq r1, [r8], #-66 @ 0xffffffbe @ │ │ │ │ + rsbeq r6, r7, lr, lsl #3 │ │ │ │ + strdeq ip, [sl], #-200 @ 0xffffff38 @ │ │ │ │ + strhteq r2, [r8], #-154 @ 0xffffff66 │ │ │ │ + ldrdeq r2, [r8], #-158 @ 0xffffff62 @ │ │ │ │ + rsbeq r1, r8, r8, lsl #17 │ │ │ │ + rsbeq r2, r8, r2, ror r9 │ │ │ │ + rsbeq r2, ip, r8, ror #2 │ │ │ │ + mlseq sl, r6, ip, ip │ │ │ │ + rsbeq r1, r8, r0, lsr r8 │ │ │ │ + rsbeq r1, r8, r2, lsr r8 │ │ │ │ + strdeq r2, [r8], #-136 @ 0xffffff78 @ │ │ │ │ + ldrdeq r2, [ip], #-12 @ │ │ │ │ + rsbeq ip, sl, sl, lsr #24 │ │ │ │ + rsbeq ip, sl, r0, lsr #24 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00c0f8cc │ │ │ │ bmi 2081818 │ │ │ │ blmi 2081844 │ │ │ │ addlt r4, r7, sl, ror r4 │ │ │ │ @@ -357415,35 +357415,35 @@ │ │ │ │ mvnscc pc, pc, asr #32 │ │ │ │ @ instruction: 0xf6a74478 │ │ │ │ str pc, [r9, -fp, lsr #30]! │ │ │ │ bl fef2da48 │ │ │ │ rsbseq lr, r2, r8, lsr ip │ │ │ │ @ instruction: 0x000011b8 │ │ │ │ rsbseq lr, r2, ip, lsr #24 │ │ │ │ - rsbeq r1, r8, lr, asr #6 │ │ │ │ - rsbeq r5, r7, sl, ror #31 │ │ │ │ + rsbeq r1, r8, r6, asr r3 │ │ │ │ + strdeq r5, [r7], #-242 @ 0xffffff0e @ │ │ │ │ ldrshteq lr, [r2], #-184 @ 0xffffff48 │ │ │ │ - rsbeq r1, r8, sl, lsr #18 │ │ │ │ + rsbeq r1, r8, r2, lsr r9 │ │ │ │ andeq r0, r0, r4, ror r6 │ │ │ │ - rsbeq ip, sl, r8, lsl #22 │ │ │ │ + rsbeq ip, sl, r0, lsl fp │ │ │ │ + rsbeq r2, r8, r4, lsr r8 │ │ │ │ + rsbeq r2, r8, r0, ror #16 │ │ │ │ + rsbeq r1, r8, r4, lsr #13 │ │ │ │ + strhteq r1, [r8], #-96 @ 0xffffffa0 │ │ │ │ + rsbeq r1, r7, lr, lsr #4 │ │ │ │ + rsbeq r2, r8, r0, ror #14 │ │ │ │ + rsbeq r2, r8, sl, lsr r8 │ │ │ │ rsbeq r2, r8, ip, lsr #16 │ │ │ │ - rsbeq r2, r8, r8, asr r8 │ │ │ │ - mlseq r8, ip, r6, r1 │ │ │ │ - rsbeq r1, r8, r8, lsr #13 │ │ │ │ - rsbeq r1, r7, r6, lsr #4 │ │ │ │ - rsbeq r2, r8, r8, asr r7 │ │ │ │ - rsbeq r2, r8, r2, lsr r8 │ │ │ │ - rsbeq r2, r8, r4, lsr #16 │ │ │ │ - rsbeq r1, ip, lr, lsl #30 │ │ │ │ - rsbeq ip, sl, r8, asr sl │ │ │ │ - strdeq r1, [r8], #-84 @ 0xffffffac @ │ │ │ │ - rsbeq ip, sl, r8, lsl #20 │ │ │ │ - rsbeq r1, r8, r8, ror #15 │ │ │ │ - rsbeq r1, r8, r6, lsr #3 │ │ │ │ - rsbeq r5, r7, r0, asr #28 │ │ │ │ + rsbeq r1, ip, r6, lsl pc │ │ │ │ + rsbeq ip, sl, r0, ror #20 │ │ │ │ + strdeq r1, [r8], #-92 @ 0xffffffa4 @ │ │ │ │ + rsbeq ip, sl, r0, lsl sl │ │ │ │ + strdeq r1, [r8], #-112 @ 0xffffff90 @ │ │ │ │ + rsbeq r1, r8, lr, lsr #3 │ │ │ │ + rsbeq r5, r7, r8, asr #28 │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl fecc722c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldrmi r0, [r6], -r0, ror #31 │ │ │ │ movwcs r4, #1567 @ 0x61f │ │ │ │ strmi fp, [r5], -r3, lsl #1 │ │ │ │ @ instruction: 0x4630461a │ │ │ │ @@ -357482,22 +357482,22 @@ │ │ │ │ teqpmi r6, r0, asr #4 @ p-variant is OBSOLETE │ │ │ │ ldrbtmi r4, [r8], #-2059 @ 0xfffff7f5 │ │ │ │ @ instruction: 0xf6a7300c │ │ │ │ stmdami sl, {r0, r1, r5, r6, r7, r8, sl, fp, ip, sp, lr, pc} │ │ │ │ ldrbtmi r9, [r8], #-2305 @ 0xfffff6ff │ │ │ │ cdp2 6, 9, cr15, cr14, cr7, {5} │ │ │ │ strb r9, [r2, r1, lsl #24] │ │ │ │ - rsbeq r1, r8, r0, lsl #2 │ │ │ │ - mlseq r7, ip, sp, r5 │ │ │ │ - rsbeq ip, sl, r6, lsl r9 │ │ │ │ - rsbeq r2, r8, r6, lsr #13 │ │ │ │ - rsbeq ip, sl, sl, ror #17 │ │ │ │ - ldrdeq r5, [fp], #-0 @ │ │ │ │ - rsbeq r1, r8, sl, lsl #1 │ │ │ │ - rsbeq r5, r7, r6, lsr #26 │ │ │ │ + rsbeq r1, r8, r8, lsl #2 │ │ │ │ + rsbeq r5, r7, r4, lsr #27 │ │ │ │ + rsbeq ip, sl, lr, lsl r9 │ │ │ │ + rsbeq r2, r8, lr, lsr #13 │ │ │ │ + strdeq ip, [sl], #-130 @ 0xffffff7e @ │ │ │ │ + ldrdeq r5, [fp], #-8 @ │ │ │ │ + mlseq r8, r2, r0, r1 │ │ │ │ + rsbeq r5, r7, lr, lsr #26 │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl fecc7304 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldrmi r0, [r6], -r0, ror #31 │ │ │ │ movwcs r4, #1567 @ 0x61f │ │ │ │ strmi fp, [r5], -r3, lsl #1 │ │ │ │ @ instruction: 0x4630461a │ │ │ │ @@ -357533,22 +357533,22 @@ │ │ │ │ stmdami ip, {r0, r2, r8, ip, lr} │ │ │ │ andcc r4, ip, r8, ror r4 │ │ │ │ ldc2l 6, cr15, [lr, #-668]! @ 0xfffffd64 │ │ │ │ stmdbls r1, {r1, r3, fp, lr} │ │ │ │ @ instruction: 0xf6a74478 │ │ │ │ stcls 14, cr15, [r1], {57} @ 0x39 │ │ │ │ svclt 0x0000e7c9 │ │ │ │ - rsbeq r1, r8, r8, lsr #32 │ │ │ │ - rsbeq r5, r7, r4, asr #25 │ │ │ │ - rsbeq ip, sl, lr, lsr r8 │ │ │ │ - ldrdeq r3, [r7], #-142 @ 0xffffff72 @ │ │ │ │ - rsbeq ip, sl, r2, lsr #16 │ │ │ │ - rsbeq r5, fp, r6 │ │ │ │ - rsbeq r0, r8, r0, asr #31 │ │ │ │ - rsbeq r5, r7, ip, asr ip │ │ │ │ + rsbeq r1, r8, r0, lsr r0 │ │ │ │ + rsbeq r5, r7, ip, asr #25 │ │ │ │ + rsbeq ip, sl, r6, asr #16 │ │ │ │ + rsbeq r3, r7, r6, ror #17 │ │ │ │ + rsbeq ip, sl, sl, lsr #16 │ │ │ │ + rsbeq r5, fp, lr │ │ │ │ + rsbeq r0, r8, r8, asr #31 │ │ │ │ + rsbeq r5, r7, r4, ror #24 │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl fecc73d0 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldrmi r0, [r5], -r0, ror #31 │ │ │ │ movwcs r4, #1567 @ 0x61f │ │ │ │ strmi fp, [r6], -r3, lsl #1 │ │ │ │ @ instruction: 0x4628461a │ │ │ │ @@ -357569,17 +357569,17 @@ │ │ │ │ @ instruction: 0xf928f3b5 │ │ │ │ ldrtmi r9, [r0], -r1, lsl #20 │ │ │ │ vceq.i16 d2, d0, #0 │ │ │ │ strtmi pc, [r8], -r3, ror #20 │ │ │ │ stc2l 2, cr15, [r6], {163} @ 0xa3 │ │ │ │ @ instruction: 0x46206038 │ │ │ │ ldcllt 0, cr11, [r0, #12]! │ │ │ │ - rsbeq r0, r8, ip, asr pc │ │ │ │ - strdeq r5, [r7], #-184 @ 0xffffff48 @ │ │ │ │ - rsbeq ip, sl, r2, ror r7 │ │ │ │ + rsbeq r0, r8, r4, ror #30 │ │ │ │ + rsbeq r5, r7, r0, lsl #24 │ │ │ │ + rsbeq ip, sl, sl, ror r7 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00b8f8cc │ │ │ │ strmi fp, [r5], -r9, lsl #1 │ │ │ │ stcmi 6, cr4, [r9], {16} │ │ │ │ movwcs lr, #14797 @ 0x39cd │ │ │ │ @@ -357718,37 +357718,37 @@ │ │ │ │ strtmi lr, [r2], -r0, ror #18 │ │ │ │ strtmi r2, [r8], -r0, lsl #2 │ │ │ │ @ instruction: 0xf93af3b5 │ │ │ │ svclt 0x0000e7b5 │ │ │ │ ldrhteq lr, [r2], #-112 @ 0xffffff90 │ │ │ │ rsbseq lr, r2, sl, lsr #15 │ │ │ │ @ instruction: 0x000011b8 │ │ │ │ - rsbeq r0, r8, sl, asr #29 │ │ │ │ - rsbeq r5, r7, r6, ror #22 │ │ │ │ + ldrdeq r0, [r8], #-226 @ 0xffffff1e @ │ │ │ │ + rsbeq r5, r7, lr, ror #22 │ │ │ │ rsbseq lr, r2, r4, ror r7 │ │ │ │ andeq r1, r0, r8, lsl #6 │ │ │ │ - rsbeq ip, sl, lr, lsr #13 │ │ │ │ - rsbeq r2, r8, ip, asr r4 │ │ │ │ - rsbeq r2, r8, ip, ror r4 │ │ │ │ - rsbeq r1, r8, r8, asr r4 │ │ │ │ - rsbeq ip, sl, lr, lsr r6 │ │ │ │ - rsbeq r2, r8, ip, ror #7 │ │ │ │ - rsbeq r2, r8, ip, lsl #8 │ │ │ │ - rsbeq r1, r8, r8, asr #3 │ │ │ │ - strhteq r2, [r8], #-34 @ 0xffffffde │ │ │ │ - rsbeq r1, ip, r8, lsr #21 │ │ │ │ - strhteq ip, [sl], #-92 @ 0xffffffa4 │ │ │ │ - rsbeq r1, r8, r0, lsl #7 │ │ │ │ - rsbeq r1, r8, r0, asr r1 │ │ │ │ - rsbeq r1, r8, lr, asr #2 │ │ │ │ - rsbeq ip, sl, r8, ror #10 │ │ │ │ - rsbeq r2, r8, r2, lsl r2 │ │ │ │ - strdeq r1, [ip], #-150 @ 0xffffff6a @ │ │ │ │ - strdeq r0, [r8], #-200 @ 0xffffff38 @ │ │ │ │ - mlseq r7, r2, r9, r5 │ │ │ │ + strhteq ip, [sl], #-102 @ 0xffffff9a │ │ │ │ + rsbeq r2, r8, r4, ror #8 │ │ │ │ + rsbeq r2, r8, r4, lsl #9 │ │ │ │ + rsbeq r1, r8, r0, ror #8 │ │ │ │ + rsbeq ip, sl, r6, asr #12 │ │ │ │ + strdeq r2, [r8], #-52 @ 0xffffffcc @ │ │ │ │ + rsbeq r2, r8, r4, lsl r4 │ │ │ │ + ldrdeq r1, [r8], #-16 @ │ │ │ │ + strhteq r2, [r8], #-42 @ 0xffffffd6 │ │ │ │ + strhteq r1, [ip], #-160 @ 0xffffff60 │ │ │ │ + rsbeq ip, sl, r4, asr #11 │ │ │ │ + rsbeq r1, r8, r8, lsl #7 │ │ │ │ + rsbeq r1, r8, r8, asr r1 │ │ │ │ + rsbeq r1, r8, r6, asr r1 │ │ │ │ + rsbeq ip, sl, r0, ror r5 │ │ │ │ + rsbeq r2, r8, sl, lsl r2 │ │ │ │ + strdeq r1, [ip], #-158 @ 0xffffff62 @ │ │ │ │ + rsbeq r0, r8, r0, lsl #26 │ │ │ │ + mlseq r7, sl, r9, r5 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d0f8cc │ │ │ │ ldrmi fp, [r2], r3, lsl #1 │ │ │ │ ldrbmi r4, [r0], -r5, lsl #12 │ │ │ │ movwcs r9, #769 @ 0x301 │ │ │ │ @@ -357817,27 +357817,27 @@ │ │ │ │ tstcs r0, r8, lsr #12 │ │ │ │ vsri.32 q2, q13, #11 │ │ │ │ @ instruction: 0x4650f875 │ │ │ │ blx ff7ad098 │ │ │ │ andsvs r9, r8, r1, lsl #22 │ │ │ │ andlt r4, r3, r8, asr #12 │ │ │ │ svchi 0x00f0e8bd │ │ │ │ - rsbeq r0, r8, sl, lsr ip │ │ │ │ - ldrdeq r5, [r7], #-134 @ 0xffffff7a @ │ │ │ │ - rsbeq ip, sl, r0, asr #8 │ │ │ │ - rsbeq r2, r8, lr, asr #4 │ │ │ │ - rsbeq r2, r8, r2, lsl #5 │ │ │ │ - ldrdeq r0, [r8], #-244 @ 0xffffff0c @ │ │ │ │ - rsbeq r0, r8, r2, ror #31 │ │ │ │ - mlseq r8, r8, r2, r2 │ │ │ │ - rsbeq r2, r8, ip, lsl #5 │ │ │ │ - rsbeq r1, ip, ip, ror r8 │ │ │ │ - rsbeq ip, sl, r6, asr #7 │ │ │ │ - rsbeq r0, r8, sl, ror #30 │ │ │ │ - rsbeq ip, sl, r4, lsl #7 │ │ │ │ + rsbeq r0, r8, r2, asr #24 │ │ │ │ + ldrdeq r5, [r7], #-142 @ 0xffffff72 @ │ │ │ │ + rsbeq ip, sl, r8, asr #8 │ │ │ │ + rsbeq r2, r8, r6, asr r2 │ │ │ │ + rsbeq r2, r8, sl, lsl #5 │ │ │ │ + ldrdeq r0, [r8], #-252 @ 0xffffff04 @ │ │ │ │ + rsbeq r0, r8, sl, ror #31 │ │ │ │ + rsbeq r2, r8, r0, lsr #5 │ │ │ │ + mlseq r8, r4, r2, r2 │ │ │ │ + rsbeq r1, ip, r4, lsl #17 │ │ │ │ + rsbeq ip, sl, lr, asr #7 │ │ │ │ + rsbeq r0, r8, r2, ror pc │ │ │ │ + rsbeq ip, sl, ip, lsl #7 │ │ │ │ mvnsmi lr, sp, lsr #18 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e8f8cc │ │ │ │ movwcs r4, #1567 @ 0x61f │ │ │ │ @ instruction: 0x46054616 │ │ │ │ @ instruction: 0x461a4610 │ │ │ │ @@ -357852,15 +357852,15 @@ │ │ │ │ strtmi pc, [r0], -r5, asr #23 │ │ │ │ ldrhhi lr, [r0, #141]! @ 0x8d │ │ │ │ tstcs r0, pc, lsl fp │ │ │ │ ldrbtmi r4, [fp], #-1576 @ 0xfffff9d8 │ │ │ │ @ instruction: 0x4698461a │ │ │ │ @ instruction: 0xf828f3b5 │ │ │ │ vrint?.f32 d4, d24 │ │ │ │ - bmi 870614 │ │ │ │ + bmi 870614 │ │ │ │ tstcs r0, r3, lsl #12 │ │ │ │ @ instruction: 0x4628447a │ │ │ │ @ instruction: 0xf81ef3b5 │ │ │ │ tstcs r0, r8, lsl sl │ │ │ │ ldrbtmi r4, [sl], #-1576 @ 0xfffff9d8 │ │ │ │ @ instruction: 0xf818f3b5 │ │ │ │ strtmi r2, [r3], -r0, lsl #4 │ │ │ │ @@ -357877,21 +357877,21 @@ │ │ │ │ ldrhhi lr, [r0, #141]! @ 0x8d │ │ │ │ strtmi r4, [r8], -r2, asr #12 │ │ │ │ vrev16.16 d2, d0 │ │ │ │ shsub8mi pc, r0, fp @ │ │ │ │ blx 192d18c │ │ │ │ @ instruction: 0x46206038 │ │ │ │ ldrhhi lr, [r0, #141]! @ 0x8d │ │ │ │ - ldrdeq r0, [r8], #-168 @ 0xffffff58 @ │ │ │ │ - rsbeq r5, r7, r4, ror r7 │ │ │ │ - rsbeq ip, sl, lr, ror #5 │ │ │ │ - rsbeq r2, r8, r4, lsl #3 │ │ │ │ - mlseq r8, r2, r1, r2 │ │ │ │ - rsbeq r0, r8, r8, ror sl │ │ │ │ - rsbeq r5, r7, r4, lsl r7 │ │ │ │ + rsbeq r0, r8, r0, ror #21 │ │ │ │ + rsbeq r5, r7, ip, ror r7 │ │ │ │ + strdeq ip, [sl], #-38 @ 0xffffffda @ │ │ │ │ + rsbeq r2, r8, ip, lsl #3 │ │ │ │ + mlseq r8, sl, r1, r2 │ │ │ │ + rsbeq r0, r8, r0, lsl #21 │ │ │ │ + rsbeq r5, r7, ip, lsl r7 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d0f8cc │ │ │ │ ldrmi fp, [r2], r3, lsl #1 │ │ │ │ ldrbmi r4, [r0], -r4, lsl #12 │ │ │ │ movwcs r9, #769 @ 0x301 │ │ │ │ @@ -357995,34 +357995,34 @@ │ │ │ │ ldrbtmi r2, [sl], #-256 @ 0xffffff00 │ │ │ │ @ instruction: 0xff12f3b4 │ │ │ │ @ instruction: 0xf2a34650 │ │ │ │ blls 1eeea8 │ │ │ │ @ instruction: 0x46486018 │ │ │ │ pop {r0, r1, ip, sp, pc} │ │ │ │ svclt 0x00008ff0 │ │ │ │ - strdeq r0, [r8], #-158 @ 0xffffff62 @ │ │ │ │ - mlseq r7, sl, r6, r5 │ │ │ │ - rsbeq ip, sl, r4, lsl #4 │ │ │ │ - strhteq r1, [r8], #-206 @ 0xffffff32 │ │ │ │ - ldrdeq r2, [r8], #-6 @ │ │ │ │ - rsbeq r2, r8, r6, lsl r1 │ │ │ │ - rsbeq r2, r8, sl, lsr r1 │ │ │ │ - rsbeq r2, r8, r2, ror r1 │ │ │ │ - rsbeq r2, r8, r6, lsr #3 │ │ │ │ - rsbeq r0, r8, r8, ror #26 │ │ │ │ - rsbeq r0, r8, r6, ror sp │ │ │ │ - rsbeq r2, r8, r4, lsr #11 │ │ │ │ - rsbeq r1, r8, r2, asr sp │ │ │ │ - rsbeq r2, r8, ip, lsr #5 │ │ │ │ - rsbeq r1, r8, lr, lsl sp │ │ │ │ - rsbeq r2, r8, lr, asr #2 │ │ │ │ - strhteq r1, [ip], #-86 @ 0xffffffaa │ │ │ │ - rsbeq ip, sl, r0, lsl #2 │ │ │ │ - rsbeq r0, r8, r4, lsr #25 │ │ │ │ - strhteq ip, [sl], #-14 │ │ │ │ + rsbeq r0, r8, r6, lsl #20 │ │ │ │ + rsbeq r5, r7, r2, lsr #13 │ │ │ │ + rsbeq ip, sl, ip, lsl #4 │ │ │ │ + rsbeq r1, r8, r6, asr #25 │ │ │ │ + ldrdeq r2, [r8], #-14 @ │ │ │ │ + rsbeq r2, r8, lr, lsl r1 │ │ │ │ + rsbeq r2, r8, r2, asr #2 │ │ │ │ + rsbeq r2, r8, sl, ror r1 │ │ │ │ + rsbeq r2, r8, lr, lsr #3 │ │ │ │ + rsbeq r0, r8, r0, ror sp │ │ │ │ + rsbeq r0, r8, lr, ror sp │ │ │ │ + rsbeq r2, r8, ip, lsr #11 │ │ │ │ + rsbeq r1, r8, sl, asr sp │ │ │ │ + strhteq r2, [r8], #-36 @ 0xffffffdc │ │ │ │ + rsbeq r1, r8, r6, lsr #26 │ │ │ │ + rsbeq r2, r8, r6, asr r1 │ │ │ │ + strhteq r1, [ip], #-94 @ 0xffffffa2 │ │ │ │ + rsbeq ip, sl, r8, lsl #2 │ │ │ │ + rsbeq r0, r8, ip, lsr #25 │ │ │ │ + rsbeq ip, sl, r6, asr #1 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00c8f8cc │ │ │ │ ldrmi fp, [r2], r5, lsl #1 │ │ │ │ ldrbmi r4, [r0], -r5, lsl #12 │ │ │ │ movwcs r9, #771 @ 0x303 │ │ │ │ @@ -358092,26 +358092,26 @@ │ │ │ │ tstcs r0, r8, lsr #12 │ │ │ │ vsri.32 q2, q13, #12 │ │ │ │ ldrbmi pc, [r0], -pc, asr #28 @ │ │ │ │ @ instruction: 0xf8b2f2a3 │ │ │ │ andsvs r9, r8, r3, lsl #22 │ │ │ │ andlt r4, r5, r8, asr #12 │ │ │ │ svchi 0x00f0e8bd │ │ │ │ - strdeq r0, [r8], #-114 @ 0xffffff8e @ │ │ │ │ - rsbeq r5, r7, lr, lsl #9 │ │ │ │ - strdeq fp, [sl], #-248 @ 0xffffff08 @ │ │ │ │ - rsbeq r2, r8, lr, lsl r0 │ │ │ │ - rsbeq r1, r8, lr, lsl #18 │ │ │ │ - rsbeq r0, r8, lr, lsl #23 │ │ │ │ - mlseq r8, ip, fp, r0 │ │ │ │ - rsbeq r2, r8, r6 │ │ │ │ - rsbeq r1, ip, r0, lsr r4 │ │ │ │ - rsbeq fp, sl, sl, ror pc │ │ │ │ - rsbeq r0, r8, lr, lsl fp │ │ │ │ - rsbeq fp, sl, r8, lsr pc │ │ │ │ + strdeq r0, [r8], #-122 @ 0xffffff86 @ │ │ │ │ + mlseq r7, r6, r4, r5 │ │ │ │ + rsbeq ip, sl, r0 │ │ │ │ + rsbeq r2, r8, r6, lsr #32 │ │ │ │ + rsbeq r1, r8, r6, lsl r9 │ │ │ │ + mlseq r8, r6, fp, r0 │ │ │ │ + rsbeq r0, r8, r4, lsr #23 │ │ │ │ + rsbeq r2, r8, lr │ │ │ │ + rsbeq r1, ip, r8, lsr r4 │ │ │ │ + rsbeq fp, sl, r2, lsl #31 │ │ │ │ + rsbeq r0, r8, r6, lsr #22 │ │ │ │ + rsbeq fp, sl, r0, asr #30 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00c8f8cc │ │ │ │ ldrmi fp, [r2], r5, lsl #1 │ │ │ │ ldrbmi r4, [r0], -r5, lsl #12 │ │ │ │ movwcs r9, #771 @ 0x303 │ │ │ │ @@ -358223,34 +358223,34 @@ │ │ │ │ tstcs r0, r8, lsr #12 │ │ │ │ vsri.32 q2, q13, #12 │ │ │ │ ldrbmi pc, [r0], -r9, asr #26 @ │ │ │ │ @ instruction: 0xffacf2a2 │ │ │ │ andsvs r9, r8, r3, lsl #22 │ │ │ │ andlt r4, r5, r8, asr #12 │ │ │ │ svchi 0x00f0e8bd │ │ │ │ - rsbeq r0, r8, lr, lsl #13 │ │ │ │ - rsbeq r5, r7, sl, lsr #6 │ │ │ │ - mlseq sl, r4, lr, fp │ │ │ │ - rsbeq r1, r8, lr, asr #18 │ │ │ │ - rsbeq r1, r8, r6, ror #29 │ │ │ │ - rsbeq r1, r8, r2, asr #18 │ │ │ │ - rsbeq r1, r8, r6, lsr #30 │ │ │ │ - rsbeq r1, r8, r2, ror #30 │ │ │ │ - rsbeq r0, r8, r4, lsl #20 │ │ │ │ - rsbeq r0, r8, r2, lsl sl │ │ │ │ - rsbeq r1, r8, ip, ror lr │ │ │ │ - rsbeq r1, r8, lr, asr r8 │ │ │ │ - strdeq r2, [r8], #-30 @ 0xffffffe2 @ │ │ │ │ - rsbeq r1, r8, r0, lsr #30 │ │ │ │ - rsbeq r1, r8, r6, lsl #30 │ │ │ │ - rsbeq r1, r8, r8, ror r9 │ │ │ │ - rsbeq r1, ip, r4, lsr #4 │ │ │ │ - rsbeq fp, sl, lr, ror #26 │ │ │ │ - rsbeq r0, r8, r2, lsl r9 │ │ │ │ - rsbeq fp, sl, ip, lsr #26 │ │ │ │ + mlseq r8, r6, r6, r0 │ │ │ │ + rsbeq r5, r7, r2, lsr r3 │ │ │ │ + mlseq sl, ip, lr, fp │ │ │ │ + rsbeq r1, r8, r6, asr r9 │ │ │ │ + rsbeq r1, r8, lr, ror #29 │ │ │ │ + rsbeq r1, r8, sl, asr #18 │ │ │ │ + rsbeq r1, r8, lr, lsr #30 │ │ │ │ + rsbeq r1, r8, sl, ror #30 │ │ │ │ + rsbeq r0, r8, ip, lsl #20 │ │ │ │ + rsbeq r0, r8, sl, lsl sl │ │ │ │ + rsbeq r1, r8, r4, lsl #29 │ │ │ │ + rsbeq r1, r8, r6, ror #16 │ │ │ │ + rsbeq r2, r8, r6, lsl #4 │ │ │ │ + rsbeq r1, r8, r8, lsr #30 │ │ │ │ + rsbeq r1, r8, lr, lsl #30 │ │ │ │ + rsbeq r1, r8, r0, lsl #19 │ │ │ │ + rsbeq r1, ip, ip, lsr #4 │ │ │ │ + rsbeq fp, sl, r6, ror sp │ │ │ │ + rsbeq r0, r8, sl, lsl r9 │ │ │ │ + rsbeq fp, sl, r4, lsr sp │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r8 │ │ │ │ bl fecc7ec8 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldrmi r0, [r5], -r8, ror #31 │ │ │ │ movwcs r4, #1567 @ 0x61f │ │ │ │ ldrmi r4, [sl], -r6, lsl #12 │ │ │ │ vsubhn.i64 d4, q1, q12 │ │ │ │ @@ -358265,16 +358265,16 @@ │ │ │ │ ldcllt 6, cr4, [r8, #128]! @ 0x80 │ │ │ │ strtmi r4, [r1], -r2, lsl #12 │ │ │ │ @ instruction: 0xf7fa4630 │ │ │ │ strtmi pc, [r8], -r1, lsr #19 │ │ │ │ @ instruction: 0xff56f2a2 │ │ │ │ @ instruction: 0x46206038 │ │ │ │ svclt 0x0000bdf8 │ │ │ │ - rsbeq r0, r8, r6, ror #8 │ │ │ │ - rsbeq r5, r7, r2, lsl #2 │ │ │ │ + rsbeq r0, r8, lr, ror #8 │ │ │ │ + rsbeq r5, r7, sl, lsl #2 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00c8f8cc │ │ │ │ ldrmi fp, [r2], r5, lsl #1 │ │ │ │ ldrbmi r4, [r0], -r5, lsl #12 │ │ │ │ movwcs r9, #771 @ 0x303 │ │ │ │ @@ -358355,28 +358355,28 @@ │ │ │ │ ldrbtmi r2, [sl], #-256 @ 0xffffff00 │ │ │ │ mcrr2 3, 11, pc, r2, cr4 @ │ │ │ │ @ instruction: 0xf2a24650 │ │ │ │ blls 270908 │ │ │ │ @ instruction: 0x46486018 │ │ │ │ pop {r0, r2, ip, sp, pc} │ │ │ │ svclt 0x00008ff0 │ │ │ │ - rsbeq r0, r8, r2, lsl #8 │ │ │ │ - mlseq r7, lr, r0, r5 │ │ │ │ - rsbeq fp, sl, r8, lsl #24 │ │ │ │ - rsbeq r1, r8, r6, asr sp │ │ │ │ - rsbeq r1, r8, r6, lsl #27 │ │ │ │ - mlseq r8, lr, r7, r0 │ │ │ │ - rsbeq r0, r8, ip, lsr #15 │ │ │ │ - rsbeq r1, r8, r6, lsl ip │ │ │ │ - rsbeq r1, r8, r8, lsr r9 │ │ │ │ - rsbeq r1, r8, r6, asr sp │ │ │ │ - rsbeq r1, ip, r6, lsl r0 │ │ │ │ - rsbeq fp, sl, r0, ror #22 │ │ │ │ - rsbeq r0, r8, r4, lsl #14 │ │ │ │ - rsbeq fp, sl, lr, lsl fp │ │ │ │ + rsbeq r0, r8, sl, lsl #8 │ │ │ │ + rsbeq r5, r7, r6, lsr #1 │ │ │ │ + rsbeq fp, sl, r0, lsl ip │ │ │ │ + rsbeq r1, r8, lr, asr sp │ │ │ │ + rsbeq r1, r8, lr, lsl #27 │ │ │ │ + rsbeq r0, r8, r6, lsr #15 │ │ │ │ + strhteq r0, [r8], #-116 @ 0xffffff8c │ │ │ │ + rsbeq r1, r8, lr, lsl ip │ │ │ │ + rsbeq r1, r8, r0, asr #18 │ │ │ │ + rsbeq r1, r8, lr, asr sp │ │ │ │ + rsbeq r1, ip, lr, lsl r0 │ │ │ │ + rsbeq fp, sl, r8, ror #22 │ │ │ │ + rsbeq r0, r8, ip, lsl #14 │ │ │ │ + rsbeq fp, sl, r6, lsr #22 │ │ │ │ mvnsmi lr, sp, lsr #18 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d8f8cc │ │ │ │ ldmdami r8, {r0, r2, r9, sl, lr}^ │ │ │ │ bmi 1782728 │ │ │ │ addlt r4, r4, r8, ror r4 │ │ │ │ @@ -358464,26 +358464,26 @@ │ │ │ │ @ instruction: 0x46284a11 │ │ │ │ ldrbtmi r2, [sl], #-256 @ 0xffffff00 │ │ │ │ blx 1b2def6 │ │ │ │ @ instruction: 0xf6a0e76c │ │ │ │ svclt 0x0000eb84 │ │ │ │ rsbseq sp, r2, r0, asr #22 │ │ │ │ @ instruction: 0x000011b8 │ │ │ │ - rsbeq r1, r8, r6, ror #24 │ │ │ │ + rsbeq r1, r8, lr, ror #24 │ │ │ │ rsbseq sp, r2, r2, lsl #22 │ │ │ │ - rsbeq r0, r8, r6, lsr r6 │ │ │ │ - rsbeq fp, sl, r6, asr #20 │ │ │ │ - strdeq r0, [r8], #-18 @ 0xffffffee @ │ │ │ │ - rsbeq r4, r7, lr, lsl #29 │ │ │ │ - ldrdeq r0, [r8], #-22 @ 0xffffffea @ │ │ │ │ - rsbeq r4, r7, r2, ror lr │ │ │ │ - strhteq r0, [r8], #-26 @ 0xffffffe6 │ │ │ │ - rsbeq r4, r7, r6, asr lr │ │ │ │ - rsbeq r1, r8, r2, lsl #23 │ │ │ │ - rsbeq fp, sl, r6, ror #18 │ │ │ │ + rsbeq r0, r8, lr, lsr r6 │ │ │ │ + rsbeq fp, sl, lr, asr #20 │ │ │ │ + strdeq r0, [r8], #-26 @ 0xffffffe6 @ │ │ │ │ + mlseq r7, r6, lr, r4 │ │ │ │ + ldrdeq r0, [r8], #-30 @ 0xffffffe2 @ │ │ │ │ + rsbeq r4, r7, sl, ror lr │ │ │ │ + rsbeq r0, r8, r2, asr #3 │ │ │ │ + rsbeq r4, r7, lr, asr lr │ │ │ │ + rsbeq r1, r8, sl, lsl #23 │ │ │ │ + rsbeq fp, sl, lr, ror #18 │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl fecc826c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldrmi r0, [pc], -r0, ror #31 │ │ │ │ addlt r2, r3, r0, lsl #6 │ │ │ │ @ instruction: 0x46054616 │ │ │ │ @ instruction: 0x461a4610 │ │ │ │ @@ -358515,19 +358515,19 @@ │ │ │ │ bls 1e08a8 │ │ │ │ tstcs r0, r8, lsr #12 │ │ │ │ blx 1adfc2 │ │ │ │ @ instruction: 0xf2a24630 │ │ │ │ eorsvs pc, r8, r3, ror #26 │ │ │ │ andlt r4, r3, r0, lsr #12 │ │ │ │ svclt 0x0000bdf0 │ │ │ │ - rsbeq r0, r8, r0, asr #1 │ │ │ │ - rsbeq r4, r7, ip, asr sp │ │ │ │ - ldrdeq fp, [sl], #-134 @ 0xffffff7a @ │ │ │ │ - rsbeq r0, r8, r2, lsl #1 │ │ │ │ - rsbeq r4, r7, lr, lsl sp │ │ │ │ + rsbeq r0, r8, r8, asr #1 │ │ │ │ + rsbeq r4, r7, r4, ror #26 │ │ │ │ + ldrdeq fp, [sl], #-142 @ 0xffffff72 @ │ │ │ │ + rsbeq r0, r8, sl, lsl #1 │ │ │ │ + rsbeq r4, r7, r6, lsr #26 │ │ │ │ ldrbmi lr, [r0, sp, lsr #18]! │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ bleq fefaf454 │ │ │ │ ldrmi r4, [r5], -r4, lsl #12 │ │ │ │ bmi 180296c │ │ │ │ blmi 18029a8 │ │ │ │ @@ -358618,27 +358618,27 @@ │ │ │ │ stc2 6, cr15, [r8, #-664] @ 0xfffffd68 │ │ │ │ @ instruction: 0x46294811 │ │ │ │ @ instruction: 0xf6a64478 │ │ │ │ ldr pc, [r0, r3, asr #27] │ │ │ │ b 152ed14 │ │ │ │ rsbseq sp, r2, r0, ror #17 │ │ │ │ @ instruction: 0x000011b8 │ │ │ │ - rsbeq fp, sl, r4, lsr r8 │ │ │ │ - rsbeq r1, r8, r8, ror #21 │ │ │ │ - mlseq r8, r6, sl, r1 │ │ │ │ + rsbeq fp, sl, ip, lsr r8 │ │ │ │ + strdeq r1, [r8], #-160 @ 0xffffff60 @ │ │ │ │ + mlseq r8, lr, sl, r1 │ │ │ │ rsbseq sp, r2, sl, asr r8 │ │ │ │ - rsbeq r1, r8, lr, ror sl │ │ │ │ - rsbeq pc, r7, r8, asr #30 │ │ │ │ - rsbeq r4, r7, r4, ror #23 │ │ │ │ - rsbeq fp, sl, r2, ror #14 │ │ │ │ - rsbeq r0, r8, r2, lsr r3 │ │ │ │ - rsbeq pc, r7, ip, lsl #30 │ │ │ │ - rsbeq r4, r7, r8, lsr #23 │ │ │ │ - ldrdeq pc, [r7], #-228 @ 0xffffff1c @ │ │ │ │ - rsbeq r4, r7, r0, ror fp │ │ │ │ + rsbeq r1, r8, r6, lsl #21 │ │ │ │ + rsbeq pc, r7, r0, asr pc @ │ │ │ │ + rsbeq r4, r7, ip, ror #23 │ │ │ │ + rsbeq fp, sl, sl, ror #14 │ │ │ │ + rsbeq r0, r8, sl, lsr r3 │ │ │ │ + rsbeq pc, r7, r4, lsl pc @ │ │ │ │ + strhteq r4, [r7], #-176 @ 0xffffff50 │ │ │ │ + ldrdeq pc, [r7], #-236 @ 0xffffff14 @ │ │ │ │ + rsbeq r4, r7, r8, ror fp │ │ │ │ mvnsmi lr, sp, lsr #18 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e8f8cc │ │ │ │ movwcs r4, #1688 @ 0x698 │ │ │ │ @ instruction: 0x46064615 │ │ │ │ @ instruction: 0x461a4610 │ │ │ │ @@ -358652,16 +358652,16 @@ │ │ │ │ mvnpl pc, r0, asr #4 │ │ │ │ andcc r4, ip, r8, ror r4 │ │ │ │ stc2l 6, cr15, [r0], {166} @ 0xa6 │ │ │ │ strtmi r4, [r1], -r4, lsl #16 │ │ │ │ @ instruction: 0xf6a64478 │ │ │ │ @ instruction: 0x4620fd7b │ │ │ │ ldrhhi lr, [r0, #141]! @ 0x8d │ │ │ │ - rsbeq pc, r7, r4, asr #28 │ │ │ │ - rsbeq r4, r7, r0, ror #21 │ │ │ │ + rsbeq pc, r7, ip, asr #28 │ │ │ │ + rsbeq r4, r7, r8, ror #21 │ │ │ │ mvnsmi lr, sp, lsr #18 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e0f8cc │ │ │ │ movwcs r4, #1567 @ 0x61f │ │ │ │ ldrmi fp, [r6], -r2, lsl #1 │ │ │ │ ldrmi r4, [r0], -r5, lsl #12 │ │ │ │ @@ -358713,22 +358713,22 @@ │ │ │ │ strtmi r4, [r8], -r2, asr #12 │ │ │ │ vrev16.16 d2, d0 │ │ │ │ @ instruction: 0x4630f975 │ │ │ │ blx ff7ade96 │ │ │ │ @ instruction: 0x46206038 │ │ │ │ pop {r1, ip, sp, pc} │ │ │ │ svclt 0x000081f0 │ │ │ │ - strdeq pc, [r7], #-214 @ 0xffffff2a @ │ │ │ │ - mlseq r7, r2, sl, r4 │ │ │ │ - rsbeq fp, sl, sl, lsl #12 │ │ │ │ - strhteq pc, [r7], #-216 @ 0xffffff28 @ │ │ │ │ - rsbeq r4, r7, r4, asr sl │ │ │ │ - ldrdeq r1, [r8], #-132 @ 0xffffff7c @ │ │ │ │ - rsbeq pc, r7, sl, ror #26 │ │ │ │ - rsbeq r4, r7, r6, lsl #20 │ │ │ │ + strdeq pc, [r7], #-222 @ 0xffffff22 @ │ │ │ │ + mlseq r7, sl, sl, r4 │ │ │ │ + rsbeq fp, sl, r2, lsl r6 │ │ │ │ + rsbeq pc, r7, r0, asr #27 │ │ │ │ + rsbeq r4, r7, ip, asr sl │ │ │ │ + ldrdeq r1, [r8], #-140 @ 0xffffff74 @ │ │ │ │ + rsbeq pc, r7, r2, ror sp @ │ │ │ │ + rsbeq r4, r7, lr, lsl #20 │ │ │ │ mvnsmi lr, sp, lsr #18 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e0f8cc │ │ │ │ movwcs r4, #1567 @ 0x61f │ │ │ │ ldrmi fp, [r6], -r2, lsl #1 │ │ │ │ ldrmi r4, [r0], -r5, lsl #12 │ │ │ │ @@ -358768,21 +358768,21 @@ │ │ │ │ blx 1dadf66 │ │ │ │ @ instruction: 0x46206038 │ │ │ │ pop {r1, ip, sp, pc} │ │ │ │ bmi 3d1ca8 │ │ │ │ strtmi r4, [r8], -r1, lsl #12 │ │ │ │ vsri.32 q2, q13, #12 │ │ │ │ @ instruction: 0xe7c1f931 │ │ │ │ - rsbeq pc, r7, sl, ror #25 │ │ │ │ - rsbeq r4, r7, r6, lsl #19 │ │ │ │ - strdeq fp, [sl], #-78 @ 0xffffffb2 @ │ │ │ │ - rsbeq r0, sl, r0, lsr sp │ │ │ │ - rsbeq pc, r7, r0, lsr #25 │ │ │ │ - rsbeq r4, r7, ip, lsr r9 │ │ │ │ - ldrdeq r1, [r8], #-120 @ 0xffffff88 @ │ │ │ │ + strdeq pc, [r7], #-194 @ 0xffffff3e @ │ │ │ │ + rsbeq r4, r7, lr, lsl #19 │ │ │ │ + rsbeq fp, sl, r6, lsl #10 │ │ │ │ + rsbeq r0, sl, r8, lsr sp │ │ │ │ + rsbeq pc, r7, r8, lsr #25 │ │ │ │ + rsbeq r4, r7, r4, asr #18 │ │ │ │ + rsbeq r1, r8, r0, ror #15 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00c0f8cc │ │ │ │ ldrmi fp, [r1], r7, lsl #1 │ │ │ │ strmi r4, [r5], -lr, ror #20 │ │ │ │ strbmi r4, [r8], -lr, ror #24 │ │ │ │ @@ -358894,32 +358894,32 @@ │ │ │ │ ldrbtmi r3, [r8], #-511 @ 0xfffffe01 │ │ │ │ blx fe92f172 │ │ │ │ @ instruction: 0xf6a0e744 │ │ │ │ svclt 0x0000e82a │ │ │ │ rsbseq sp, r2, r2, ror #9 │ │ │ │ ldrsbteq sp, [r2], #-78 @ 0xffffffb2 │ │ │ │ @ instruction: 0x000011b8 │ │ │ │ - strdeq pc, [r7], #-190 @ 0xffffff42 @ │ │ │ │ - mlseq r7, sl, r8, r4 │ │ │ │ + rsbeq pc, r7, r6, lsl #24 │ │ │ │ + rsbeq r4, r7, r2, lsr #17 │ │ │ │ rsbseq sp, r2, r8, lsr #9 │ │ │ │ - ldrdeq r0, [r8], #-26 @ 0xffffffe6 @ │ │ │ │ + rsbeq r0, r8, r2, ror #3 │ │ │ │ strdeq r1, [r0], -r4 │ │ │ │ - strhteq fp, [sl], #-56 @ 0xffffffc8 │ │ │ │ - rsbeq r1, r8, r4, lsr r7 │ │ │ │ - rsbeq r1, r8, r4, ror #14 │ │ │ │ - rsbeq r1, r8, r8, lsl #15 │ │ │ │ - rsbeq pc, r7, r8, asr pc @ │ │ │ │ - rsbeq r1, r8, r4, ror r7 │ │ │ │ - strdeq r0, [ip], #-116 @ 0xffffff8c @ │ │ │ │ - rsbeq fp, sl, lr, lsr r3 │ │ │ │ - rsbeq r1, r8, sl, lsl #14 │ │ │ │ - rsbeq fp, sl, lr, ror #5 │ │ │ │ - rsbeq r0, r8, lr, asr #1 │ │ │ │ - rsbeq pc, r7, ip, lsl #21 │ │ │ │ - rsbeq r4, r7, r6, lsr #14 │ │ │ │ + rsbeq fp, sl, r0, asr #7 │ │ │ │ + rsbeq r1, r8, ip, lsr r7 │ │ │ │ + rsbeq r1, r8, ip, ror #14 │ │ │ │ + mlseq r8, r0, r7, r1 │ │ │ │ + rsbeq pc, r7, r0, ror #30 │ │ │ │ + rsbeq r1, r8, ip, ror r7 │ │ │ │ + strdeq r0, [ip], #-124 @ 0xffffff84 @ │ │ │ │ + rsbeq fp, sl, r6, asr #6 │ │ │ │ + rsbeq r1, r8, r2, lsl r7 │ │ │ │ + strdeq fp, [sl], #-38 @ 0xffffffda @ │ │ │ │ + ldrdeq r0, [r8], #-6 @ │ │ │ │ + mlseq r7, r4, sl, pc @ │ │ │ │ + rsbeq r4, r7, lr, lsr #14 │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl fecc893c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldrmi r0, [r6], -r0, ror #31 │ │ │ │ movwcs r4, #1567 @ 0x61f │ │ │ │ strmi fp, [r5], -r3, lsl #1 │ │ │ │ @ instruction: 0x4630461a │ │ │ │ @@ -358956,22 +358956,22 @@ │ │ │ │ stmdami ip, {r1, r2, r3, r6, r7, r8, ip, sp, lr} │ │ │ │ andcc r4, ip, r8, ror r4 │ │ │ │ blx 19af26c │ │ │ │ stmdbls r1, {r1, r3, fp, lr} │ │ │ │ @ instruction: 0xf6a64478 │ │ │ │ @ instruction: 0x9c01fb1b │ │ │ │ svclt 0x0000e7c7 │ │ │ │ - strdeq pc, [r7], #-144 @ 0xffffff70 @ │ │ │ │ - rsbeq r4, r7, ip, lsl #13 │ │ │ │ - rsbeq fp, sl, r6, lsl #4 │ │ │ │ - rsbeq r1, r8, lr, lsl #12 │ │ │ │ - rsbeq fp, sl, r6, ror #3 │ │ │ │ - rsbeq r3, fp, sl, asr #19 │ │ │ │ - rsbeq pc, r7, r4, lsl #19 │ │ │ │ - rsbeq r4, r7, r0, lsr #12 │ │ │ │ + strdeq pc, [r7], #-152 @ 0xffffff68 @ │ │ │ │ + mlseq r7, r4, r6, r4 │ │ │ │ + rsbeq fp, sl, lr, lsl #4 │ │ │ │ + rsbeq r1, r8, r6, lsl r6 │ │ │ │ + rsbeq fp, sl, lr, ror #3 │ │ │ │ + ldrdeq r3, [fp], #-146 @ 0xffffff6e @ │ │ │ │ + rsbeq pc, r7, ip, lsl #19 │ │ │ │ + rsbeq r4, r7, r8, lsr #12 │ │ │ │ ldrbmi lr, [r0, sp, lsr #18]! │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00c0f8cc │ │ │ │ bmi 1b8306c │ │ │ │ blmi 1b8327c │ │ │ │ addlt r4, r8, sl, ror r4 │ │ │ │ @@ -359075,30 +359075,30 @@ │ │ │ │ ldmdami r5, {r0, r1, r2, r4, r5, r6, r8, fp, ip, sp, lr, pc} │ │ │ │ ldrbtmi r4, [r8], #-1577 @ 0xfffff9d7 │ │ │ │ blx e2f448 │ │ │ │ @ instruction: 0xf69fe751 │ │ │ │ svclt 0x0000eebe │ │ │ │ ldrshteq sp, [r2], #-20 @ 0xffffffec │ │ │ │ @ instruction: 0x000011b8 │ │ │ │ - rsbeq pc, r7, ip, lsl #18 │ │ │ │ - rsbeq r4, r7, r8, lsr #11 │ │ │ │ + rsbeq pc, r7, r4, lsl r9 @ │ │ │ │ + strhteq r4, [r7], #-80 @ 0xffffffb0 │ │ │ │ ldrhteq sp, [r2], #-22 @ 0xffffffea │ │ │ │ - rsbeq fp, sl, sl, lsl #2 │ │ │ │ - rsbeq pc, r7, r6, lsr #17 │ │ │ │ - rsbeq r4, r7, r2, asr #10 │ │ │ │ - rsbeq fp, sl, ip, lsr #1 │ │ │ │ - rsbeq pc, r7, r0, asr #17 │ │ │ │ - rsbeq pc, r7, r8, lsr #16 │ │ │ │ - rsbeq r4, r7, r4, asr #9 │ │ │ │ - rsbeq pc, r7, ip, lsl #16 │ │ │ │ - rsbeq r4, r7, r8, lsr #9 │ │ │ │ - rsbeq pc, r7, r6, ror #15 │ │ │ │ - rsbeq r4, r7, r2, lsl #9 │ │ │ │ - strhteq pc, [r7], #-114 @ 0xffffff8e @ │ │ │ │ - rsbeq r4, r7, lr, asr #8 │ │ │ │ + rsbeq fp, sl, r2, lsl r1 │ │ │ │ + rsbeq pc, r7, lr, lsr #17 │ │ │ │ + rsbeq r4, r7, sl, asr #10 │ │ │ │ + strhteq fp, [sl], #-4 │ │ │ │ + rsbeq pc, r7, r8, asr #17 │ │ │ │ + rsbeq pc, r7, r0, lsr r8 @ │ │ │ │ + rsbeq r4, r7, ip, asr #9 │ │ │ │ + rsbeq pc, r7, r4, lsl r8 @ │ │ │ │ + strhteq r4, [r7], #-64 @ 0xffffffc0 │ │ │ │ + rsbeq pc, r7, lr, ror #15 │ │ │ │ + rsbeq r4, r7, sl, lsl #9 │ │ │ │ + strhteq pc, [r7], #-122 @ 0xffffff86 @ │ │ │ │ + rsbeq r4, r7, r6, asr r4 │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl fecc8c08 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldrmi r0, [r6], -r0, ror #31 │ │ │ │ movwcs r4, #1567 @ 0x61f │ │ │ │ strmi fp, [r5], -r3, lsl #1 │ │ │ │ @ instruction: 0x4630461a │ │ │ │ @@ -359143,22 +359143,22 @@ │ │ │ │ ldrbtmi r9, [r8], #-2305 @ 0xfffff6ff │ │ │ │ @ instruction: 0xf9acf6a6 │ │ │ │ ldr r9, [lr, r1, lsl #24]! │ │ │ │ tstcs r0, sl, lsl #20 │ │ │ │ ldrbtmi r4, [sl], #-1576 @ 0xfffff9d8 │ │ │ │ mrc2 3, 0, pc, cr2, cr3, {5} │ │ │ │ svclt 0x0000e7ca │ │ │ │ - rsbeq pc, r7, r4, lsr #14 │ │ │ │ - rsbeq r4, r7, r0, asr #7 │ │ │ │ - rsbeq sl, sl, sl, lsr pc │ │ │ │ - rsbeq r0, r8, lr, ror #8 │ │ │ │ - rsbeq sl, sl, sl, lsl pc │ │ │ │ - rsbeq pc, r7, r6, lsr #13 │ │ │ │ - rsbeq r4, r7, r2, asr #6 │ │ │ │ - strdeq r1, [r8], #-46 @ 0xffffffd2 @ │ │ │ │ + rsbeq pc, r7, ip, lsr #14 │ │ │ │ + rsbeq r4, r7, r8, asr #7 │ │ │ │ + rsbeq sl, sl, r2, asr #30 │ │ │ │ + rsbeq r0, r8, r6, ror r4 │ │ │ │ + rsbeq sl, sl, r2, lsr #30 │ │ │ │ + rsbeq pc, r7, lr, lsr #13 │ │ │ │ + rsbeq r4, r7, sl, asr #6 │ │ │ │ + rsbeq r1, r8, r6, lsl #6 │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r8 │ │ │ │ bl fecc8cf8 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldrmi r0, [pc], -r8, ror #31 │ │ │ │ strmi r2, [r5], -r0, lsl #6 │ │ │ │ @ instruction: 0x461a4610 │ │ │ │ vsubhn.i64 d4, q1, q7 │ │ │ │ @@ -359180,18 +359180,18 @@ │ │ │ │ stmdami r9, {r0, r2, r5, r7, fp, ip, sp, lr, pc} │ │ │ │ ldrbtmi r4, [r8], #-1569 @ 0xfffff9df │ │ │ │ @ instruction: 0xf960f6a6 │ │ │ │ ldcllt 6, cr4, [r8, #128]! @ 0x80 │ │ │ │ @ instruction: 0xf2a24630 │ │ │ │ ldrhtvs pc, [r8], -sp @ │ │ │ │ ldcllt 6, cr4, [r8, #128]! @ 0x80 │ │ │ │ - rsbeq pc, r7, r6, lsr r6 @ │ │ │ │ - ldrdeq r4, [r7], #-34 @ 0xffffffde @ │ │ │ │ - rsbeq pc, r7, lr, lsl #12 │ │ │ │ - rsbeq r4, r7, sl, lsr #5 │ │ │ │ + rsbeq pc, r7, lr, lsr r6 @ │ │ │ │ + ldrdeq r4, [r7], #-42 @ 0xffffffd6 @ │ │ │ │ + rsbeq pc, r7, r6, lsl r6 @ │ │ │ │ + strhteq r4, [r7], #-34 @ 0xffffffde │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r8 │ │ │ │ bl fecc8d7c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldrmi r0, [pc], -r8, ror #31 │ │ │ │ strmi r2, [r5], -r0, lsl #6 │ │ │ │ @ instruction: 0x461a4610 │ │ │ │ vsubhn.i64 d4, q1, q7 │ │ │ │ @@ -359214,18 +359214,18 @@ │ │ │ │ strtmi r4, [r1], -r9, lsl #16 │ │ │ │ @ instruction: 0xf6a64478 │ │ │ │ @ instruction: 0x4620f91d │ │ │ │ @ instruction: 0x4630bdf8 │ │ │ │ @ instruction: 0xff7af2a2 │ │ │ │ @ instruction: 0x46206038 │ │ │ │ svclt 0x0000bdf8 │ │ │ │ - strhteq pc, [r7], #-82 @ 0xffffffae @ │ │ │ │ - rsbeq r4, r7, lr, asr #4 │ │ │ │ - rsbeq pc, r7, r8, lsl #11 │ │ │ │ - rsbeq r4, r7, r4, lsr #4 │ │ │ │ + strhteq pc, [r7], #-90 @ 0xffffffa6 @ │ │ │ │ + rsbeq r4, r7, r6, asr r2 │ │ │ │ + mlseq r7, r0, r5, pc @ │ │ │ │ + rsbeq r4, r7, ip, lsr #4 │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl fecc8e04 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldrmi r0, [pc], -r0, ror #31 │ │ │ │ addlt r2, r3, r0, lsl #6 │ │ │ │ @ instruction: 0x46054616 │ │ │ │ @ instruction: 0x461a4610 │ │ │ │ @@ -359275,24 +359275,24 @@ │ │ │ │ biceq pc, pc, r0, asr #12 │ │ │ │ ldrbtmi r4, [r8], #-2061 @ 0xfffff7f3 │ │ │ │ @ instruction: 0xf6a5300c │ │ │ │ stmdami ip, {r0, r5, r6, r7, r8, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ ldrbtmi r9, [r8], #-2305 @ 0xfffff6ff │ │ │ │ @ instruction: 0xf89cf6a6 │ │ │ │ str r9, [ip, r1, lsl #24]! │ │ │ │ - rsbeq pc, r7, r8, lsr #10 │ │ │ │ - rsbeq r4, r7, r4, asr #3 │ │ │ │ - rsbeq sl, sl, lr, lsr sp │ │ │ │ - strhteq r1, [r7], #-136 @ 0xffffff78 │ │ │ │ - rsbeq sl, sl, ip, lsl #26 │ │ │ │ - rsbeq r2, ip, ip, asr r9 │ │ │ │ - rsbeq pc, r7, lr, lsr #9 │ │ │ │ - rsbeq r1, r7, ip, asr #17 │ │ │ │ - rsbeq pc, r7, r6, lsl #9 │ │ │ │ - rsbeq r4, r7, r2, lsr #2 │ │ │ │ + rsbeq pc, r7, r0, lsr r5 @ │ │ │ │ + rsbeq r4, r7, ip, asr #3 │ │ │ │ + rsbeq sl, sl, r6, asr #26 │ │ │ │ + rsbeq r1, r7, r0, asr #17 │ │ │ │ + rsbeq sl, sl, r4, lsl sp │ │ │ │ + rsbeq r2, ip, r4, ror #18 │ │ │ │ + strhteq pc, [r7], #-70 @ 0xffffffba @ │ │ │ │ + ldrdeq r1, [r7], #-132 @ 0xffffff7c @ │ │ │ │ + rsbeq pc, r7, lr, lsl #9 │ │ │ │ + rsbeq r4, r7, sl, lsr #2 │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl fecc8f10 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldrmi r0, [pc], -r0, ror #31 │ │ │ │ addlt r2, r3, r0, lsl #6 │ │ │ │ @ instruction: 0x46054616 │ │ │ │ @ instruction: 0x461a4610 │ │ │ │ @@ -359342,24 +359342,24 @@ │ │ │ │ mvnseq pc, r0, asr #12 │ │ │ │ ldrbtmi r4, [r8], #-2061 @ 0xfffff7f3 │ │ │ │ @ instruction: 0xf6a5300c │ │ │ │ stmdami ip, {r0, r1, r3, r4, r6, r8, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ ldrbtmi r9, [r8], #-2305 @ 0xfffff6ff │ │ │ │ @ instruction: 0xf816f6a6 │ │ │ │ str r9, [ip, r1, lsl #24]! │ │ │ │ - rsbeq pc, r7, ip, lsl r4 @ │ │ │ │ - strhteq r4, [r7], #-8 │ │ │ │ - rsbeq sl, sl, r2, lsr ip │ │ │ │ - rsbeq r1, r7, ip, lsr #15 │ │ │ │ - rsbeq sl, sl, r0, lsl #24 │ │ │ │ - rsbeq r2, ip, r0, asr r8 │ │ │ │ - rsbeq pc, r7, r2, lsr #7 │ │ │ │ - rsbeq r1, r7, r0, asr #15 │ │ │ │ - rsbeq pc, r7, sl, ror r3 @ │ │ │ │ - rsbeq r4, r7, r6, lsl r0 │ │ │ │ + rsbeq pc, r7, r4, lsr #8 │ │ │ │ + rsbeq r4, r7, r0, asr #1 │ │ │ │ + rsbeq sl, sl, sl, lsr ip │ │ │ │ + strhteq r1, [r7], #-116 @ 0xffffff8c │ │ │ │ + rsbeq sl, sl, r8, lsl #24 │ │ │ │ + rsbeq r2, ip, r8, asr r8 │ │ │ │ + rsbeq pc, r7, sl, lsr #7 │ │ │ │ + rsbeq r1, r7, r8, asr #15 │ │ │ │ + rsbeq pc, r7, r2, lsl #7 │ │ │ │ + rsbeq r4, r7, lr, lsl r0 │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl fecc901c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldrmi r0, [pc], -r0, ror #31 │ │ │ │ addlt r2, r3, r0, lsl #6 │ │ │ │ @ instruction: 0x46054616 │ │ │ │ @ instruction: 0x461a4610 │ │ │ │ @@ -359414,25 +359414,25 @@ │ │ │ │ @ instruction: 0xf06f1135 │ │ │ │ ldrbtmi r0, [r8], #-1031 @ 0xfffffbf9 │ │ │ │ @ instruction: 0xf6a5300c │ │ │ │ stmdami sp, {r0, r1, r3, r6, r7, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf6a54478 │ │ │ │ strtmi pc, [r0], -r7, lsl #31 │ │ │ │ ldcllt 0, cr11, [r0, #12]! │ │ │ │ - rsbeq pc, r7, r0, lsl r3 @ │ │ │ │ - rsbeq r3, r7, ip, lsr #31 │ │ │ │ - rsbeq sl, sl, r6, lsr #22 │ │ │ │ - rsbeq r2, ip, r2, ror #14 │ │ │ │ - rsbeq sl, sl, lr, ror #21 │ │ │ │ - rsbeq r1, r7, r4, ror r6 │ │ │ │ + rsbeq pc, r7, r8, lsl r3 @ │ │ │ │ + strhteq r3, [r7], #-244 @ 0xffffff0c │ │ │ │ + rsbeq sl, sl, lr, lsr #22 │ │ │ │ + rsbeq r2, ip, sl, ror #14 │ │ │ │ + strdeq sl, [sl], #-166 @ 0xffffff5a @ │ │ │ │ rsbeq r1, r7, ip, ror r6 │ │ │ │ - rsbeq pc, r7, sl, ror r2 @ │ │ │ │ - rsbeq r3, r7, r6, lsl pc │ │ │ │ - rsbeq pc, r7, sl, asr r2 @ │ │ │ │ - rsbeq r1, r7, r8, ror r6 │ │ │ │ + rsbeq r1, r7, r4, lsl #13 │ │ │ │ + rsbeq pc, r7, r2, lsl #5 │ │ │ │ + rsbeq r3, r7, lr, lsl pc │ │ │ │ + rsbeq pc, r7, r2, ror #4 │ │ │ │ + rsbeq r1, r7, r0, lsl #13 │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl fecc9140 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldrmi r0, [pc], -r0, ror #31 │ │ │ │ addlt r2, r3, r0, lsl #6 │ │ │ │ @ instruction: 0x46054616 │ │ │ │ @ instruction: 0x461a4610 │ │ │ │ @@ -359497,27 +359497,27 @@ │ │ │ │ @ instruction: 0xf6404811 │ │ │ │ @ instruction: 0xf06f1169 │ │ │ │ ldrbtmi r0, [r8], #-1031 @ 0xfffffbf9 │ │ │ │ @ instruction: 0xf6a5300c │ │ │ │ stmdami lr, {r0, r1, r5, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf6a54478 │ │ │ │ @ instruction: 0xe78efedf │ │ │ │ - rsbeq pc, r7, ip, ror #3 │ │ │ │ - rsbeq r3, r7, r8, lsl #29 │ │ │ │ - rsbeq sl, sl, r2, lsl #20 │ │ │ │ - rsbeq r0, r8, sl, ror #28 │ │ │ │ - ldrdeq sl, [sl], #-146 @ 0xffffff6e @ │ │ │ │ - rsbeq r0, r8, sl, lsr #29 │ │ │ │ - rsbeq r0, r8, r8, lsl lr │ │ │ │ - rsbeq pc, r7, r2, asr r1 @ │ │ │ │ - rsbeq r3, r7, lr, ror #27 │ │ │ │ - rsbeq pc, r7, sl, lsr #2 │ │ │ │ - rsbeq r3, r7, r6, asr #27 │ │ │ │ - rsbeq pc, r7, sl, lsl #2 │ │ │ │ - rsbeq r0, r8, ip, ror lr │ │ │ │ + strdeq pc, [r7], #-20 @ 0xffffffec @ │ │ │ │ + mlseq r7, r0, lr, r3 │ │ │ │ + rsbeq sl, sl, sl, lsl #20 │ │ │ │ + rsbeq r0, r8, r2, ror lr │ │ │ │ + ldrdeq sl, [sl], #-154 @ 0xffffff66 @ │ │ │ │ + strhteq r0, [r8], #-226 @ 0xffffff1e │ │ │ │ + rsbeq r0, r8, r0, lsr #28 │ │ │ │ + rsbeq pc, r7, sl, asr r1 @ │ │ │ │ + strdeq r3, [r7], #-214 @ 0xffffff2a @ │ │ │ │ + rsbeq pc, r7, r2, lsr r1 @ │ │ │ │ + rsbeq r3, r7, lr, asr #27 │ │ │ │ + rsbeq pc, r7, r2, lsl r1 @ │ │ │ │ + rsbeq r0, r8, r4, lsl #29 │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r8 │ │ │ │ bl fecc9294 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldrmi r0, [pc], -r8, ror #31 │ │ │ │ ldrmi r2, [r6], -r0, lsl #6 │ │ │ │ ldrmi r4, [r0], -r5, lsl #12 │ │ │ │ @ instruction: 0xf2a1461a │ │ │ │ @@ -359542,19 +359542,19 @@ │ │ │ │ ldcllt 6, cr4, [r8, #128]! @ 0x80 │ │ │ │ strtmi r4, [r8], -r9, lsl #20 │ │ │ │ ldrbtmi r2, [sl], #-256 @ 0xffffff00 │ │ │ │ blx fffaefcc │ │ │ │ @ instruction: 0xf2a14630 │ │ │ │ eorsvs pc, r8, fp, asr sp @ │ │ │ │ ldcllt 6, cr4, [r8, #128]! @ 0x80 │ │ │ │ - mlseq r7, sl, r0, pc @ │ │ │ │ - rsbeq r3, r7, r6, lsr sp │ │ │ │ - rsbeq pc, r7, r2, ror r0 @ │ │ │ │ - rsbeq r3, r7, lr, lsl #26 │ │ │ │ - rsbeq r0, r8, sl, ror #27 │ │ │ │ + rsbeq pc, r7, r2, lsr #1 │ │ │ │ + rsbeq r3, r7, lr, lsr sp │ │ │ │ + rsbeq pc, r7, sl, ror r0 @ │ │ │ │ + rsbeq r3, r7, r6, lsl sp │ │ │ │ + strdeq r0, [r8], #-210 @ 0xffffff2e @ │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r8 │ │ │ │ bl fecc9328 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0x46040ff0 │ │ │ │ vsubhn.i64 d4, q1, q4 │ │ │ │ @ instruction: 0x4605fcd7 │ │ │ │ mrc2 3, 5, pc, cr0, cr2, {3} │ │ │ │ @@ -359568,17 +359568,17 @@ │ │ │ │ vsri.32 q2, q13, #13 │ │ │ │ andcs pc, r1, r9, asr #21 │ │ │ │ bmi 321644 >::_M_default_append(unsigned int)@@Base+0x9ea80> │ │ │ │ strtmi r4, [r0], -r1, lsl #12 │ │ │ │ vsri.32 q2, q13, #13 │ │ │ │ andcs pc, r1, r1, asr #21 │ │ │ │ svclt 0x0000bd38 │ │ │ │ - rsbeq pc, fp, r8, ror #25 │ │ │ │ - strhteq r0, [r8], #-216 @ 0xffffff28 │ │ │ │ - strhteq r0, [r8], #-212 @ 0xffffff2c │ │ │ │ + strdeq pc, [fp], #-192 @ 0xffffff40 @ │ │ │ │ + rsbeq r0, r8, r0, asr #27 │ │ │ │ + strhteq r0, [r8], #-220 @ 0xffffff24 │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r8 │ │ │ │ bl fecc9388 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldrmi r0, [r5], -r8, ror #31 │ │ │ │ movwcs r4, #1567 @ 0x61f │ │ │ │ ldrmi r4, [sl], -r6, lsl #12 │ │ │ │ vsubhn.i64 d4, , q12 │ │ │ │ @@ -359601,18 +359601,18 @@ │ │ │ │ msrmi (UNDEF: 108), r0 │ │ │ │ andcc r4, ip, r8, ror r4 │ │ │ │ ldc2l 6, cr15, [r6, #-660] @ 0xfffffd6c │ │ │ │ strtmi r4, [r1], -r6, lsl #16 │ │ │ │ @ instruction: 0xf6a54478 │ │ │ │ @ instruction: 0x4620fe11 │ │ │ │ svclt 0x0000bdf8 │ │ │ │ - rsbeq lr, r7, r6, lsr #31 │ │ │ │ - rsbeq r3, r7, r2, asr #24 │ │ │ │ - rsbeq lr, r7, r0, ror pc │ │ │ │ - rsbeq r3, r7, ip, lsl #24 │ │ │ │ + rsbeq lr, r7, lr, lsr #31 │ │ │ │ + rsbeq r3, r7, sl, asr #24 │ │ │ │ + rsbeq lr, r7, r8, ror pc │ │ │ │ + rsbeq r3, r7, r4, lsl ip │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r8 │ │ │ │ bl fecc9410 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldrmi r0, [r5], -r8, ror #31 │ │ │ │ movwcs r4, #1567 @ 0x61f │ │ │ │ ldrmi r4, [sl], -r6, lsl #12 │ │ │ │ vsubhn.i64 d4, , q12 │ │ │ │ @@ -359635,18 +359635,18 @@ │ │ │ │ cmnpmi r8, r0, asr #12 @ p-variant is OBSOLETE │ │ │ │ andcc r4, ip, r8, ror r4 │ │ │ │ ldc2 6, cr15, [r2, #-660] @ 0xfffffd6c │ │ │ │ strtmi r4, [r1], -r6, lsl #16 │ │ │ │ @ instruction: 0xf6a54478 │ │ │ │ strtmi pc, [r0], -sp, asr #27 │ │ │ │ svclt 0x0000bdf8 │ │ │ │ - rsbeq lr, r7, lr, lsl pc │ │ │ │ - strhteq r3, [r7], #-186 @ 0xffffff46 │ │ │ │ - rsbeq lr, r7, r8, ror #29 │ │ │ │ - rsbeq r3, r7, r4, lsl #23 │ │ │ │ + rsbeq lr, r7, r6, lsr #30 │ │ │ │ + rsbeq r3, r7, r2, asr #23 │ │ │ │ + strdeq lr, [r7], #-224 @ 0xffffff20 @ │ │ │ │ + rsbeq r3, r7, ip, lsl #23 │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r8 │ │ │ │ bl fecc9498 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldrmi r0, [r5], -r8, ror #31 │ │ │ │ movwcs r4, #1567 @ 0x61f │ │ │ │ ldrmi r4, [sl], -r6, lsl #12 │ │ │ │ vsubhn.i64 d4, , q12 │ │ │ │ @@ -359669,18 +359669,18 @@ │ │ │ │ orrmi pc, r4, r0, asr #12 │ │ │ │ andcc r4, ip, r8, ror r4 │ │ │ │ stc2l 6, cr15, [lr], {165} @ 0xa5 │ │ │ │ strtmi r4, [r1], -r6, lsl #16 │ │ │ │ @ instruction: 0xf6a54478 │ │ │ │ strtmi pc, [r0], -r9, lsl #27 │ │ │ │ svclt 0x0000bdf8 │ │ │ │ - mlseq r7, r6, lr, lr │ │ │ │ - rsbeq r3, r7, r2, lsr fp │ │ │ │ - rsbeq lr, r7, r0, ror #28 │ │ │ │ - strdeq r3, [r7], #-172 @ 0xffffff54 @ │ │ │ │ + mlseq r7, lr, lr, lr │ │ │ │ + rsbeq r3, r7, sl, lsr fp │ │ │ │ + rsbeq lr, r7, r8, ror #28 │ │ │ │ + rsbeq r3, r7, r4, lsl #22 │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r8 │ │ │ │ bl fecc9520 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldrmi r0, [r5], -r8, ror #31 │ │ │ │ movwcs r4, #1567 @ 0x61f │ │ │ │ ldrmi r4, [sl], -r6, lsl #12 │ │ │ │ vsubhn.i64 d4, , q12 │ │ │ │ @@ -359703,18 +359703,18 @@ │ │ │ │ cmppvs r9, pc, asr #8 @ p-variant is OBSOLETE │ │ │ │ andcc r4, ip, r8, ror r4 │ │ │ │ stc2 6, cr15, [sl], {165} @ 0xa5 │ │ │ │ strtmi r4, [r1], -r6, lsl #16 │ │ │ │ @ instruction: 0xf6a54478 │ │ │ │ strtmi pc, [r0], -r5, asr #26 │ │ │ │ svclt 0x0000bdf8 │ │ │ │ - rsbeq lr, r7, lr, lsl #28 │ │ │ │ - rsbeq r3, r7, sl, lsr #21 │ │ │ │ - ldrdeq lr, [r7], #-216 @ 0xffffff28 @ │ │ │ │ - rsbeq r3, r7, r4, ror sl │ │ │ │ + rsbeq lr, r7, r6, lsl lr │ │ │ │ + strhteq r3, [r7], #-162 @ 0xffffff5e │ │ │ │ + rsbeq lr, r7, r0, ror #27 │ │ │ │ + rsbeq r3, r7, ip, ror sl │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r8 │ │ │ │ bl fecc95a8 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldrmi r0, [r5], -r8, ror #31 │ │ │ │ movwcs r4, #1567 @ 0x61f │ │ │ │ ldrmi r4, [sl], -r6, lsl #12 │ │ │ │ vsubhn.i64 d4, , q12 │ │ │ │ @@ -359737,18 +359737,18 @@ │ │ │ │ orrsmi pc, ip, r0, asr #12 │ │ │ │ andcc r4, ip, r8, ror r4 │ │ │ │ mcrr2 6, 10, pc, r6, cr5 @ │ │ │ │ strtmi r4, [r1], -r6, lsl #16 │ │ │ │ @ instruction: 0xf6a54478 │ │ │ │ strtmi pc, [r0], -r1, lsl #26 │ │ │ │ svclt 0x0000bdf8 │ │ │ │ - rsbeq lr, r7, r6, lsl #27 │ │ │ │ - rsbeq r3, r7, r2, lsr #20 │ │ │ │ - rsbeq lr, r7, r0, asr sp │ │ │ │ - rsbeq r3, r7, ip, ror #19 │ │ │ │ + rsbeq lr, r7, lr, lsl #27 │ │ │ │ + rsbeq r3, r7, sl, lsr #20 │ │ │ │ + rsbeq lr, r7, r8, asr sp │ │ │ │ + strdeq r3, [r7], #-148 @ 0xffffff6c @ │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r8 │ │ │ │ bl fecc9630 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldrmi r0, [r5], -r8, ror #31 │ │ │ │ movwcs r4, #1567 @ 0x61f │ │ │ │ ldrmi r4, [sl], -r6, lsl #12 │ │ │ │ vsubhn.i64 d4, , q12 │ │ │ │ @@ -359771,18 +359771,18 @@ │ │ │ │ @ instruction: 0x41a8f640 │ │ │ │ andcc r4, ip, r8, ror r4 │ │ │ │ stc2 6, cr15, [r2], {165} @ 0xa5 │ │ │ │ strtmi r4, [r1], -r6, lsl #16 │ │ │ │ @ instruction: 0xf6a54478 │ │ │ │ @ instruction: 0x4620fcbd │ │ │ │ svclt 0x0000bdf8 │ │ │ │ - strdeq lr, [r7], #-206 @ 0xffffff32 @ │ │ │ │ - mlseq r7, sl, r9, r3 │ │ │ │ - rsbeq lr, r7, r8, asr #25 │ │ │ │ - rsbeq r3, r7, r4, ror #18 │ │ │ │ + rsbeq lr, r7, r6, lsl #26 │ │ │ │ + rsbeq r3, r7, r2, lsr #19 │ │ │ │ + ldrdeq lr, [r7], #-192 @ 0xffffff40 @ │ │ │ │ + rsbeq r3, r7, ip, ror #18 │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r8 │ │ │ │ bl fecc96b8 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldrmi r0, [r5], -r8, ror #31 │ │ │ │ movwcs r4, #1567 @ 0x61f │ │ │ │ ldrmi r4, [sl], -r6, lsl #12 │ │ │ │ vsubhn.i64 d4, , q12 │ │ │ │ @@ -359805,18 +359805,18 @@ │ │ │ │ @ instruction: 0x41b4f640 │ │ │ │ andcc r4, ip, r8, ror r4 │ │ │ │ blx ff12ffae │ │ │ │ strtmi r4, [r1], -r6, lsl #16 │ │ │ │ @ instruction: 0xf6a54478 │ │ │ │ @ instruction: 0x4620fc79 │ │ │ │ svclt 0x0000bdf8 │ │ │ │ - rsbeq lr, r7, r6, ror ip │ │ │ │ - rsbeq r3, r7, r2, lsl r9 │ │ │ │ - rsbeq lr, r7, r0, asr #24 │ │ │ │ - ldrdeq r3, [r7], #-140 @ 0xffffff74 @ │ │ │ │ + rsbeq lr, r7, lr, ror ip │ │ │ │ + rsbeq r3, r7, sl, lsl r9 │ │ │ │ + rsbeq lr, r7, r8, asr #24 │ │ │ │ + rsbeq r3, r7, r4, ror #17 │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r8 │ │ │ │ bl fecc9740 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldrmi r0, [r5], -r8, ror #31 │ │ │ │ movwcs r4, #1567 @ 0x61f │ │ │ │ ldrmi r4, [sl], -r6, lsl #12 │ │ │ │ vsubhn.i64 d4, , q12 │ │ │ │ @@ -359839,18 +359839,18 @@ │ │ │ │ cmppvs ip, pc, asr #8 @ p-variant is OBSOLETE │ │ │ │ andcc r4, ip, r8, ror r4 │ │ │ │ blx 2030036 │ │ │ │ strtmi r4, [r1], -r6, lsl #16 │ │ │ │ @ instruction: 0xf6a54478 │ │ │ │ @ instruction: 0x4620fc35 │ │ │ │ svclt 0x0000bdf8 │ │ │ │ - rsbeq lr, r7, lr, ror #23 │ │ │ │ - rsbeq r3, r7, sl, lsl #17 │ │ │ │ - strhteq lr, [r7], #-184 @ 0xffffff48 │ │ │ │ - rsbeq r3, r7, r4, asr r8 │ │ │ │ + strdeq lr, [r7], #-182 @ 0xffffff4a @ │ │ │ │ + mlseq r7, r2, r8, r3 │ │ │ │ + rsbeq lr, r7, r0, asr #23 │ │ │ │ + rsbeq r3, r7, ip, asr r8 │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r8 │ │ │ │ bl fecc97c8 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldrmi r0, [r5], -r8, ror #31 │ │ │ │ movwcs r4, #1567 @ 0x61f │ │ │ │ ldrmi r4, [sl], -r6, lsl #12 │ │ │ │ vsubhn.i64 d4, , q12 │ │ │ │ @@ -359873,18 +359873,18 @@ │ │ │ │ bicmi pc, ip, r0, asr #12 │ │ │ │ andcc r4, ip, r8, ror r4 │ │ │ │ blx f300be │ │ │ │ strtmi r4, [r1], -r6, lsl #16 │ │ │ │ @ instruction: 0xf6a54478 │ │ │ │ @ instruction: 0x4620fbf1 │ │ │ │ svclt 0x0000bdf8 │ │ │ │ - rsbeq lr, r7, r6, ror #22 │ │ │ │ - rsbeq r3, r7, r2, lsl #16 │ │ │ │ - rsbeq lr, r7, r0, lsr fp │ │ │ │ - rsbeq r3, r7, ip, asr #15 │ │ │ │ + rsbeq lr, r7, lr, ror #22 │ │ │ │ + rsbeq r3, r7, sl, lsl #16 │ │ │ │ + rsbeq lr, r7, r8, lsr fp │ │ │ │ + ldrdeq r3, [r7], #-116 @ 0xffffff8c @ │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r8 │ │ │ │ bl fecc9850 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldrmi r0, [r5], -r8, ror #31 │ │ │ │ movwcs r4, #1567 @ 0x61f │ │ │ │ ldrmi r4, [sl], -r6, lsl #12 │ │ │ │ vsubhn.i64 d4, , q12 │ │ │ │ @@ -359907,18 +359907,18 @@ │ │ │ │ bicsmi pc, r8, r0, asr #12 │ │ │ │ andcc r4, ip, r8, ror r4 │ │ │ │ blx ffe30144 │ │ │ │ strtmi r4, [r1], -r6, lsl #16 │ │ │ │ @ instruction: 0xf6a54478 │ │ │ │ strtmi pc, [r0], -sp, lsr #23 │ │ │ │ svclt 0x0000bdf8 │ │ │ │ - ldrdeq lr, [r7], #-174 @ 0xffffff52 @ │ │ │ │ - rsbeq r3, r7, sl, ror r7 │ │ │ │ - rsbeq lr, r7, r8, lsr #21 │ │ │ │ - rsbeq r3, r7, r4, asr #14 │ │ │ │ + rsbeq lr, r7, r6, ror #21 │ │ │ │ + rsbeq r3, r7, r2, lsl #15 │ │ │ │ + strhteq lr, [r7], #-160 @ 0xffffff60 │ │ │ │ + rsbeq r3, r7, ip, asr #14 │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r8 │ │ │ │ bl fecc98d8 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldrmi r0, [r5], -r8, ror #31 │ │ │ │ movwcs r4, #1567 @ 0x61f │ │ │ │ ldrmi r4, [sl], -r6, lsl #12 │ │ │ │ vsubhn.i64 d4, , q12 │ │ │ │ @@ -359941,18 +359941,18 @@ │ │ │ │ mvnmi pc, r0, asr #12 │ │ │ │ andcc r4, ip, r8, ror r4 │ │ │ │ blx fed301cc │ │ │ │ strtmi r4, [r1], -r6, lsl #16 │ │ │ │ @ instruction: 0xf6a54478 │ │ │ │ strtmi pc, [r0], -r9, ror #22 │ │ │ │ svclt 0x0000bdf8 │ │ │ │ - rsbeq lr, r7, r6, asr sl │ │ │ │ - strdeq r3, [r7], #-98 @ 0xffffff9e @ │ │ │ │ - rsbeq lr, r7, r0, lsr #20 │ │ │ │ - strhteq r3, [r7], #-108 @ 0xffffff94 │ │ │ │ + rsbeq lr, r7, lr, asr sl │ │ │ │ + strdeq r3, [r7], #-106 @ 0xffffff96 @ │ │ │ │ + rsbeq lr, r7, r8, lsr #20 │ │ │ │ + rsbeq r3, r7, r4, asr #13 │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r8 │ │ │ │ bl fecc9960 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldrmi r0, [r5], -r8, ror #31 │ │ │ │ movwcs r4, #1567 @ 0x61f │ │ │ │ ldrmi r4, [sl], -r6, lsl #12 │ │ │ │ vsubhn.i64 d4, , q12 │ │ │ │ @@ -359975,18 +359975,18 @@ │ │ │ │ cmppvs pc, pc, asr #8 @ p-variant is OBSOLETE │ │ │ │ andcc r4, ip, r8, ror r4 │ │ │ │ blx 1c30254 │ │ │ │ strtmi r4, [r1], -r6, lsl #16 │ │ │ │ @ instruction: 0xf6a54478 │ │ │ │ strtmi pc, [r0], -r5, lsr #22 │ │ │ │ svclt 0x0000bdf8 │ │ │ │ - rsbeq lr, r7, lr, asr #19 │ │ │ │ - rsbeq r3, r7, sl, ror #12 │ │ │ │ - mlseq r7, r8, r9, lr │ │ │ │ - rsbeq r3, r7, r4, lsr r6 │ │ │ │ + ldrdeq lr, [r7], #-150 @ 0xffffff6a @ │ │ │ │ + rsbeq r3, r7, r2, ror r6 │ │ │ │ + rsbeq lr, r7, r0, lsr #19 │ │ │ │ + rsbeq r3, r7, ip, lsr r6 │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r8 │ │ │ │ bl fecc99e8 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldrmi r0, [r5], -r8, ror #31 │ │ │ │ movwcs r4, #1567 @ 0x61f │ │ │ │ ldrmi r4, [sl], -r6, lsl #12 │ │ │ │ vsubhn.i64 d4, , q12 │ │ │ │ @@ -360009,18 +360009,18 @@ │ │ │ │ mvnsmi pc, r0, asr #12 │ │ │ │ andcc r4, ip, r8, ror r4 │ │ │ │ blx b302dc │ │ │ │ strtmi r4, [r1], -r6, lsl #16 │ │ │ │ @ instruction: 0xf6a54478 │ │ │ │ strtmi pc, [r0], -r1, ror #21 │ │ │ │ svclt 0x0000bdf8 │ │ │ │ - rsbeq lr, r7, r6, asr #18 │ │ │ │ - rsbeq r3, r7, r2, ror #11 │ │ │ │ - rsbeq lr, r7, r0, lsl r9 │ │ │ │ - rsbeq r3, r7, ip, lsr #11 │ │ │ │ + rsbeq lr, r7, lr, asr #18 │ │ │ │ + rsbeq r3, r7, sl, ror #11 │ │ │ │ + rsbeq lr, r7, r8, lsl r9 │ │ │ │ + strhteq r3, [r7], #-84 @ 0xffffffac │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r8 │ │ │ │ bl fecc9a70 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldrmi r0, [r5], -r8, ror #31 │ │ │ │ movwcs r4, #1567 @ 0x61f │ │ │ │ ldrmi r4, [sl], -r6, lsl #12 │ │ │ │ vsubhn.i64 d4, , q12 │ │ │ │ @@ -360043,18 +360043,18 @@ │ │ │ │ tstppl lr, r0, asr #12 @ p-variant is OBSOLETE │ │ │ │ andcc r4, ip, r8, ror r4 │ │ │ │ @ instruction: 0xf9e2f6a5 │ │ │ │ strtmi r4, [r1], -r6, lsl #16 │ │ │ │ @ instruction: 0xf6a54478 │ │ │ │ @ instruction: 0x4620fa9d │ │ │ │ svclt 0x0000bdf8 │ │ │ │ - strhteq lr, [r7], #-142 @ 0xffffff72 │ │ │ │ - rsbeq r3, r7, sl, asr r5 │ │ │ │ - rsbeq lr, r7, r8, lsl #17 │ │ │ │ - rsbeq r3, r7, r4, lsr #10 │ │ │ │ + rsbeq lr, r7, r6, asr #17 │ │ │ │ + rsbeq r3, r7, r2, ror #10 │ │ │ │ + mlseq r7, r0, r8, lr │ │ │ │ + rsbeq r3, r7, ip, lsr #10 │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r8 │ │ │ │ bl fecc9af8 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldrmi r0, [r5], -r8, ror #31 │ │ │ │ movwcs r4, #1567 @ 0x61f │ │ │ │ ldrmi r4, [sl], -r6, lsl #12 │ │ │ │ vsubhn.i64 d4, , q12 │ │ │ │ @@ -360077,18 +360077,18 @@ │ │ │ │ tstppl sp, r0, asr #12 @ p-variant is OBSOLETE │ │ │ │ andcc r4, ip, r8, ror r4 │ │ │ │ @ instruction: 0xf99ef6a5 │ │ │ │ strtmi r4, [r1], -r6, lsl #16 │ │ │ │ @ instruction: 0xf6a54478 │ │ │ │ @ instruction: 0x4620fa59 │ │ │ │ svclt 0x0000bdf8 │ │ │ │ - rsbeq lr, r7, r6, lsr r8 │ │ │ │ - ldrdeq r3, [r7], #-66 @ 0xffffffbe @ │ │ │ │ - rsbeq lr, r7, r0, lsl #16 │ │ │ │ - mlseq r7, ip, r4, r3 │ │ │ │ + rsbeq lr, r7, lr, lsr r8 │ │ │ │ + ldrdeq r3, [r7], #-74 @ 0xffffffb6 @ │ │ │ │ + rsbeq lr, r7, r8, lsl #16 │ │ │ │ + rsbeq r3, r7, r4, lsr #9 │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r8 │ │ │ │ bl fecc9b80 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldrmi r0, [r5], -r8, ror #31 │ │ │ │ movwcs r4, #1567 @ 0x61f │ │ │ │ ldrmi r4, [sl], -r6, lsl #12 │ │ │ │ vsubhn.i64 d4, , q12 │ │ │ │ @@ -360111,18 +360111,18 @@ │ │ │ │ msrpl R12_fiq, r0 │ │ │ │ andcc r4, ip, r8, ror r4 │ │ │ │ @ instruction: 0xf95af6a5 │ │ │ │ strtmi r4, [r1], -r6, lsl #16 │ │ │ │ @ instruction: 0xf6a54478 │ │ │ │ @ instruction: 0x4620fa15 │ │ │ │ svclt 0x0000bdf8 │ │ │ │ - rsbeq lr, r7, lr, lsr #15 │ │ │ │ - rsbeq r3, r7, sl, asr #8 │ │ │ │ - rsbeq lr, r7, r8, ror r7 │ │ │ │ - rsbeq r3, r7, r4, lsl r4 │ │ │ │ + strhteq lr, [r7], #-118 @ 0xffffff8a │ │ │ │ + rsbeq r3, r7, r2, asr r4 │ │ │ │ + rsbeq lr, r7, r0, lsl #15 │ │ │ │ + rsbeq r3, r7, ip, lsl r4 │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r8 │ │ │ │ bl fecc9c08 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldrmi r0, [r5], -r8, ror #31 │ │ │ │ movwcs r4, #1567 @ 0x61f │ │ │ │ ldrmi r4, [sl], -r6, lsl #12 │ │ │ │ vsubhn.i64 d4, , q12 │ │ │ │ @@ -360145,18 +360145,18 @@ │ │ │ │ teqppl fp, r0, asr #12 @ p-variant is OBSOLETE │ │ │ │ andcc r4, ip, r8, ror r4 │ │ │ │ @ instruction: 0xf916f6a5 │ │ │ │ strtmi r4, [r1], -r6, lsl #16 │ │ │ │ @ instruction: 0xf6a54478 │ │ │ │ @ instruction: 0x4620f9d1 │ │ │ │ svclt 0x0000bdf8 │ │ │ │ - rsbeq lr, r7, r6, lsr #14 │ │ │ │ - rsbeq r3, r7, r2, asr #7 │ │ │ │ - strdeq lr, [r7], #-96 @ 0xffffffa0 @ │ │ │ │ - rsbeq r3, r7, ip, lsl #7 │ │ │ │ + rsbeq lr, r7, lr, lsr #14 │ │ │ │ + rsbeq r3, r7, sl, asr #7 │ │ │ │ + strdeq lr, [r7], #-104 @ 0xffffff98 @ │ │ │ │ + mlseq r7, r4, r3, r3 │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r8 │ │ │ │ bl fecc9c90 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldrmi r0, [r5], -r8, ror #31 │ │ │ │ movwcs r4, #1567 @ 0x61f │ │ │ │ ldrmi r4, [sl], -r6, lsl #12 │ │ │ │ vsubhn.i64 d4, , q12 │ │ │ │ @@ -360179,18 +360179,18 @@ │ │ │ │ cmpppl sl, r0, asr #12 @ p-variant is OBSOLETE │ │ │ │ andcc r4, ip, r8, ror r4 │ │ │ │ @ instruction: 0xf8d2f6a5 │ │ │ │ strtmi r4, [r1], -r6, lsl #16 │ │ │ │ @ instruction: 0xf6a54478 │ │ │ │ strtmi pc, [r0], -sp, lsl #19 │ │ │ │ svclt 0x0000bdf8 │ │ │ │ - mlseq r7, lr, r6, lr │ │ │ │ - rsbeq r3, r7, sl, lsr r3 │ │ │ │ - rsbeq lr, r7, r8, ror #12 │ │ │ │ - rsbeq r3, r7, r4, lsl #6 │ │ │ │ + rsbeq lr, r7, r6, lsr #13 │ │ │ │ + rsbeq r3, r7, r2, asr #6 │ │ │ │ + rsbeq lr, r7, r0, ror r6 │ │ │ │ + rsbeq r3, r7, ip, lsl #6 │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r8 │ │ │ │ bl fecc9d18 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldrmi r0, [r5], -r8, ror #31 │ │ │ │ movwcs r4, #1567 @ 0x61f │ │ │ │ ldrmi r4, [sl], -r6, lsl #12 │ │ │ │ vsubhn.i64 d4, , q12 │ │ │ │ @@ -360213,18 +360213,18 @@ │ │ │ │ cmpppl r9, r0, asr #12 @ p-variant is OBSOLETE │ │ │ │ andcc r4, ip, r8, ror r4 │ │ │ │ @ instruction: 0xf88ef6a5 │ │ │ │ strtmi r4, [r1], -r6, lsl #16 │ │ │ │ @ instruction: 0xf6a54478 │ │ │ │ strtmi pc, [r0], -r9, asr #18 │ │ │ │ svclt 0x0000bdf8 │ │ │ │ - rsbeq lr, r7, r6, lsl r6 │ │ │ │ - strhteq r3, [r7], #-34 @ 0xffffffde │ │ │ │ - rsbeq lr, r7, r0, ror #11 │ │ │ │ - rsbeq r3, r7, ip, ror r2 │ │ │ │ + rsbeq lr, r7, lr, lsl r6 │ │ │ │ + strhteq r3, [r7], #-42 @ 0xffffffd6 │ │ │ │ + rsbeq lr, r7, r8, ror #11 │ │ │ │ + rsbeq r3, r7, r4, lsl #5 │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r8 │ │ │ │ bl fecc9da0 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldrmi r0, [r5], -r8, ror #31 │ │ │ │ movwcs r4, #1567 @ 0x61f │ │ │ │ ldrmi r4, [sl], -r6, lsl #12 │ │ │ │ vsubhn.i64 d4, , q12 │ │ │ │ @@ -360247,18 +360247,18 @@ │ │ │ │ msrpl (UNDEF: 104), r0 │ │ │ │ andcc r4, ip, r8, ror r4 │ │ │ │ @ instruction: 0xf84af6a5 │ │ │ │ strtmi r4, [r1], -r6, lsl #16 │ │ │ │ @ instruction: 0xf6a54478 │ │ │ │ strtmi pc, [r0], -r5, lsl #18 │ │ │ │ svclt 0x0000bdf8 │ │ │ │ - rsbeq lr, r7, lr, lsl #11 │ │ │ │ - rsbeq r3, r7, sl, lsr #4 │ │ │ │ - rsbeq lr, r7, r8, asr r5 │ │ │ │ - strdeq r3, [r7], #-20 @ 0xffffffec @ │ │ │ │ + mlseq r7, r6, r5, lr │ │ │ │ + rsbeq r3, r7, r2, lsr r2 │ │ │ │ + rsbeq lr, r7, r0, ror #10 │ │ │ │ + strdeq r3, [r7], #-28 @ 0xffffffe4 @ │ │ │ │ mvnsmi lr, sp, lsr #18 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d8f8cc │ │ │ │ ldmdami r8!, {r0, r2, r9, sl, lr} │ │ │ │ bmi f84490 │ │ │ │ addlt r4, r4, r8, ror r4 │ │ │ │ @@ -360314,22 +360314,22 @@ │ │ │ │ vaddw.s8 q1, q4, d0 │ │ │ │ strbmi pc, [r1], -fp, lsr #21 @ │ │ │ │ vsubhn.i16 d4, q4, q12 │ │ │ │ str pc, [fp, r9, ror #20]! │ │ │ │ stc 6, cr15, [lr, #-632] @ 0xfffffd88 │ │ │ │ ldrsbteq fp, [r2], #-216 @ 0xffffff28 │ │ │ │ @ instruction: 0x000011b8 │ │ │ │ - rsbeq r0, r8, sl, asr #5 │ │ │ │ + ldrdeq r0, [r8], #-34 @ 0xffffffde @ │ │ │ │ @ instruction: 0x0072bd9c │ │ │ │ - rsbeq lr, r7, r2, lsr #9 │ │ │ │ - rsbeq r3, r7, lr, lsr r1 │ │ │ │ - rsbeq lr, r7, r6, lsl #9 │ │ │ │ - rsbeq r3, r7, r2, lsr #2 │ │ │ │ - rsbeq lr, r7, sl, ror #8 │ │ │ │ - rsbeq r3, r7, r6, lsl #2 │ │ │ │ + rsbeq lr, r7, sl, lsr #9 │ │ │ │ + rsbeq r3, r7, r6, asr #2 │ │ │ │ + rsbeq lr, r7, lr, lsl #9 │ │ │ │ + rsbeq r3, r7, sl, lsr #2 │ │ │ │ + rsbeq lr, r7, r2, ror r4 │ │ │ │ + rsbeq r3, r7, lr, lsl #2 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ blhi 22e1fc │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ bleq 1bb1080 │ │ │ │ stclmi 2, cr15, [ip, #-692]! @ 0xfffffd4c │ │ │ │ bmi fe64479c │ │ │ │ @@ -360478,31 +360478,31 @@ │ │ │ │ ldrbt pc, [r2], sp, ror #22 @ │ │ │ │ bl ff4b0a10 │ │ │ │ andhi pc, r0, pc, lsr #7 │ │ │ │ ldrlt r4, [r9, #-3109]! @ 0xfffff3db │ │ │ │ strbpl r6, [r7], #-2187 @ 0xfffff775 │ │ │ │ ldrhteq fp, [r2], #-198 @ 0xffffff3a │ │ │ │ @ instruction: 0x000011b8 │ │ │ │ - rsbeq r0, r8, ip, ror #3 │ │ │ │ + strdeq r0, [r8], #-20 @ 0xffffffec @ │ │ │ │ rsbseq fp, r2, r6, lsl #25 │ │ │ │ - mlseq sp, r2, pc, r8 @ │ │ │ │ - mlseq r8, lr, r1, r0 │ │ │ │ - rsbeq r0, r8, r2, asr #3 │ │ │ │ - rsbeq r0, r8, r8, ror #2 │ │ │ │ - mlseq r8, lr, r1, r0 │ │ │ │ - rsbeq lr, r7, ip, lsr #5 │ │ │ │ - rsbeq r2, r7, r8, asr #30 │ │ │ │ - rsbeq r0, r8, r0, lsl #2 │ │ │ │ - rsbeq r0, r8, lr, ror #1 │ │ │ │ - rsbeq lr, r7, sl, asr r2 │ │ │ │ - strdeq r2, [r7], #-230 @ 0xffffff1a @ │ │ │ │ - rsbeq lr, r7, lr, lsr #4 │ │ │ │ - rsbeq r2, r7, sl, asr #29 │ │ │ │ - ldrdeq lr, [r7], #-28 @ 0xffffffe4 @ │ │ │ │ - rsbeq r2, r7, r8, ror lr │ │ │ │ + mlseq sp, sl, pc, r8 @ │ │ │ │ + rsbeq r0, r8, r6, lsr #3 │ │ │ │ + rsbeq r0, r8, sl, asr #3 │ │ │ │ + rsbeq r0, r8, r0, ror r1 │ │ │ │ + rsbeq r0, r8, r6, lsr #3 │ │ │ │ + strhteq lr, [r7], #-36 @ 0xffffffdc │ │ │ │ + rsbeq r2, r7, r0, asr pc │ │ │ │ + rsbeq r0, r8, r8, lsl #2 │ │ │ │ + strdeq r0, [r8], #-6 @ │ │ │ │ + rsbeq lr, r7, r2, ror #4 │ │ │ │ + strdeq r2, [r7], #-238 @ 0xffffff12 @ │ │ │ │ + rsbeq lr, r7, r6, lsr r2 │ │ │ │ + ldrdeq r2, [r7], #-226 @ 0xffffff1e @ │ │ │ │ + rsbeq lr, r7, r4, ror #3 │ │ │ │ + rsbeq r2, r7, r0, lsl #29 │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl fecca1f8 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldrmi r0, [pc], -r0, ror #31 │ │ │ │ addlt r2, r3, r0, lsl #6 │ │ │ │ @ instruction: 0x46054614 │ │ │ │ @ instruction: 0x461a4610 │ │ │ │ @@ -360517,16 +360517,16 @@ │ │ │ │ ldrbtmi r4, [r8], #-2054 @ 0xfffff7fa │ │ │ │ @ instruction: 0xf6a4300c │ │ │ │ stmdami r5, {r0, r1, r2, r3, r5, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ ldrbtmi r9, [r8], #-2305 @ 0xfffff6ff │ │ │ │ cdp2 6, 14, cr15, cr10, cr4, {5} │ │ │ │ andlt r9, r3, r1, lsl #16 │ │ │ │ svclt 0x0000bdf0 │ │ │ │ - rsbeq lr, r7, r2, lsr #2 │ │ │ │ - strhteq r2, [r7], #-222 @ 0xffffff22 │ │ │ │ + rsbeq lr, r7, sl, lsr #2 │ │ │ │ + rsbeq r2, r7, r6, asr #27 │ │ │ │ mvnsmi lr, sp, lsr #18 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d8f8cc │ │ │ │ movwcs r4, #1566 @ 0x61e │ │ │ │ ldrmi fp, [r5], -r4, lsl #1 │ │ │ │ ldrmi r4, [r0], -r7, lsl #12 │ │ │ │ @@ -360562,19 +360562,19 @@ │ │ │ │ andcc r4, ip, r8, ror r4 │ │ │ │ ldc2l 6, cr15, [r6, #656] @ 0x290 │ │ │ │ stmdbls r3, {r3, fp, lr} │ │ │ │ @ instruction: 0xf6a44478 │ │ │ │ stcls 14, cr15, [r3], {145} @ 0x91 │ │ │ │ andlt r4, r4, r0, lsr #12 │ │ │ │ ldrhhi lr, [r0, #141]! @ 0x8d │ │ │ │ - ldrdeq lr, [r7], #-0 @ │ │ │ │ - rsbeq r2, r7, ip, ror #26 │ │ │ │ - rsbeq pc, r7, r8, asr #30 │ │ │ │ - rsbeq lr, r7, r0, ror r0 │ │ │ │ - rsbeq r2, r7, ip, lsl #26 │ │ │ │ + ldrdeq lr, [r7], #-8 @ │ │ │ │ + rsbeq r2, r7, r4, ror sp │ │ │ │ + rsbeq pc, r7, r0, asr pc @ │ │ │ │ + rsbeq lr, r7, r8, ror r0 │ │ │ │ + rsbeq r2, r7, r4, lsl sp │ │ │ │ mvnsmi lr, sp, lsr #18 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e0f8cc │ │ │ │ movwcs r4, #1567 @ 0x61f │ │ │ │ ldrmi fp, [r5], -r2, lsl #1 │ │ │ │ ldrmi r4, [r0], -r6, lsl #12 │ │ │ │ @@ -360609,19 +360609,19 @@ │ │ │ │ andcc r4, ip, r8, ror r4 │ │ │ │ ldc2l 6, cr15, [r8, #-656]! @ 0xfffffd70 │ │ │ │ strtmi r4, [r1], -r8, lsl #16 │ │ │ │ @ instruction: 0xf6a44478 │ │ │ │ @ instruction: 0x4620fe33 │ │ │ │ pop {r1, ip, sp, pc} │ │ │ │ svclt 0x000081f0 │ │ │ │ - rsbeq pc, r7, r8, asr ip @ │ │ │ │ - ldrdeq sp, [r7], #-244 @ 0xffffff0c @ │ │ │ │ - rsbeq r2, r7, r0, ror ip │ │ │ │ - strhteq sp, [r7], #-244 @ 0xffffff0c │ │ │ │ - rsbeq r2, r7, r0, asr ip │ │ │ │ + rsbeq pc, r7, r0, ror #24 │ │ │ │ + ldrdeq sp, [r7], #-252 @ 0xffffff04 @ │ │ │ │ + rsbeq r2, r7, r8, ror ip │ │ │ │ + strhteq sp, [r7], #-252 @ 0xffffff04 │ │ │ │ + rsbeq r2, r7, r8, asr ip │ │ │ │ mvnsmi lr, sp, lsr #18 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e0f8cc │ │ │ │ movwcs r4, #1567 @ 0x61f │ │ │ │ ldrmi fp, [r5], -r2, lsl #1 │ │ │ │ ldrmi r4, [r0], -r6, lsl #12 │ │ │ │ @@ -360656,19 +360656,19 @@ │ │ │ │ ldrbtmi r7, [r8], #-472 @ 0xfffffe28 │ │ │ │ @ instruction: 0xf6a4300c │ │ │ │ stmdami r8, {r0, r3, r4, r8, sl, fp, ip, sp, lr, pc} │ │ │ │ ldrbtmi r4, [r8], #-1569 @ 0xfffff9df │ │ │ │ ldc2l 6, cr15, [r4, #656] @ 0x290 │ │ │ │ andlt r4, r2, r0, lsr #12 │ │ │ │ ldrhhi lr, [r0, #141]! @ 0x8d │ │ │ │ - mlseq r7, ip, fp, pc @ │ │ │ │ - rsbeq sp, r7, r6, lsl pc │ │ │ │ - strhteq r2, [r7], #-178 @ 0xffffff4e │ │ │ │ - strdeq sp, [r7], #-230 @ 0xffffff1a @ │ │ │ │ - mlseq r7, r2, fp, r2 │ │ │ │ + rsbeq pc, r7, r4, lsr #23 │ │ │ │ + rsbeq sp, r7, lr, lsl pc │ │ │ │ + strhteq r2, [r7], #-186 @ 0xffffff46 │ │ │ │ + strdeq sp, [r7], #-238 @ 0xffffff12 @ │ │ │ │ + mlseq r7, sl, fp, r2 │ │ │ │ mvnsmi lr, sp, lsr #18 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e0f8cc │ │ │ │ movwcs r4, #1567 @ 0x61f │ │ │ │ ldrmi fp, [r5], -r2, lsl #1 │ │ │ │ ldrmi r4, [r0], -r6, lsl #12 │ │ │ │ @@ -360702,19 +360702,19 @@ │ │ │ │ ldrbtmi r6, [r8], #-429 @ 0xfffffe53 │ │ │ │ @ instruction: 0xf6a4300c │ │ │ │ stmdami r8, {r0, r2, r3, r4, r5, r7, sl, fp, ip, sp, lr, pc} │ │ │ │ ldrbtmi r4, [r8], #-1569 @ 0xfffff9df │ │ │ │ ldc2l 6, cr15, [r8, #-656]! @ 0xfffffd70 │ │ │ │ andlt r4, r2, r0, lsr #12 │ │ │ │ ldrhhi lr, [r0, #141]! @ 0x8d │ │ │ │ - rsbeq r0, r7, r8, ror r7 │ │ │ │ - rsbeq sp, r7, lr, asr lr │ │ │ │ - strdeq r2, [r7], #-170 @ 0xffffff56 @ │ │ │ │ - rsbeq sp, r7, lr, lsr lr │ │ │ │ - ldrdeq r2, [r7], #-170 @ 0xffffff56 @ │ │ │ │ + rsbeq r0, r7, r0, lsl #15 │ │ │ │ + rsbeq sp, r7, r6, ror #28 │ │ │ │ + rsbeq r2, r7, r2, lsl #22 │ │ │ │ + rsbeq sp, r7, r6, asr #28 │ │ │ │ + rsbeq r2, r7, r2, ror #21 │ │ │ │ mvnsmi lr, sp, lsr #18 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e0f8cc │ │ │ │ movwcs r4, #1567 @ 0x61f │ │ │ │ ldrmi fp, [r5], -r2, lsl #1 │ │ │ │ ldrmi r4, [r0], -r6, lsl #12 │ │ │ │ @@ -360748,19 +360748,19 @@ │ │ │ │ ldrbtmi r6, [r8], #-411 @ 0xfffffe65 │ │ │ │ @ instruction: 0xf6a4300c │ │ │ │ stmdami r8, {r0, r5, r6, sl, fp, ip, sp, lr, pc} │ │ │ │ ldrbtmi r4, [r8], #-1569 @ 0xfffff9df │ │ │ │ ldc2 6, cr15, [ip, #-656] @ 0xfffffd70 │ │ │ │ andlt r4, r2, r0, lsr #12 │ │ │ │ ldrhhi lr, [r0, #141]! @ 0x8d │ │ │ │ - rsbeq r0, r7, r0, asr #13 │ │ │ │ - rsbeq sp, r7, r6, lsr #27 │ │ │ │ - rsbeq r2, r7, r2, asr #20 │ │ │ │ - rsbeq sp, r7, r6, lsl #27 │ │ │ │ - rsbeq r2, r7, r2, lsr #20 │ │ │ │ + rsbeq r0, r7, r8, asr #13 │ │ │ │ + rsbeq sp, r7, lr, lsr #27 │ │ │ │ + rsbeq r2, r7, sl, asr #20 │ │ │ │ + rsbeq sp, r7, lr, lsl #27 │ │ │ │ + rsbeq r2, r7, sl, lsr #20 │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl fecca600 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldrmi r0, [pc], -r0, ror #31 │ │ │ │ addlt r2, r3, r0, lsl #6 │ │ │ │ @ instruction: 0x46054616 │ │ │ │ @ instruction: 0x461a4610 │ │ │ │ @@ -360791,19 +360791,19 @@ │ │ │ │ ldcllt 0, cr11, [r0, #12]! │ │ │ │ tstcs r0, r8, lsr #12 │ │ │ │ @ instruction: 0xf938f3b2 │ │ │ │ @ instruction: 0xf2a04630 │ │ │ │ mlasvs r8, fp, fp, pc @ │ │ │ │ andlt r4, r3, r0, lsr #12 │ │ │ │ svclt 0x0000bdf0 │ │ │ │ - rsbeq sp, r7, ip, lsr #26 │ │ │ │ - rsbeq r2, r7, r8, asr #19 │ │ │ │ - rsbeq r9, sl, r2, asr #10 │ │ │ │ - strdeq sp, [r7], #-192 @ 0xffffff40 @ │ │ │ │ - rsbeq r2, r7, ip, lsl #19 │ │ │ │ + rsbeq sp, r7, r4, lsr sp │ │ │ │ + ldrdeq r2, [r7], #-144 @ 0xffffff70 @ │ │ │ │ + rsbeq r9, sl, sl, asr #10 │ │ │ │ + strdeq sp, [r7], #-200 @ 0xffffff38 @ │ │ │ │ + mlseq r7, r4, r9, r2 │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl fecca6ac │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldrmi r0, [pc], -r0, ror #31 │ │ │ │ addlt r2, r3, r0, lsl #6 │ │ │ │ @ instruction: 0x46054616 │ │ │ │ @ instruction: 0x461a4610 │ │ │ │ @@ -360834,19 +360834,19 @@ │ │ │ │ ldcllt 0, cr11, [r0, #12]! │ │ │ │ tstcs r0, r8, lsr #12 │ │ │ │ @ instruction: 0xf8e2f3b2 │ │ │ │ @ instruction: 0xf2a04630 │ │ │ │ eorsvs pc, r8, r5, asr #22 │ │ │ │ andlt r4, r3, r0, lsr #12 │ │ │ │ svclt 0x0000bdf0 │ │ │ │ - rsbeq sp, r7, r0, lsl #25 │ │ │ │ - rsbeq r2, r7, ip, lsl r9 │ │ │ │ - mlseq sl, r6, r4, r9 │ │ │ │ - rsbeq sp, r7, r4, asr #24 │ │ │ │ - rsbeq r2, r7, r0, ror #17 │ │ │ │ + rsbeq sp, r7, r8, lsl #25 │ │ │ │ + rsbeq r2, r7, r4, lsr #18 │ │ │ │ + mlseq sl, lr, r4, r9 │ │ │ │ + rsbeq sp, r7, ip, asr #24 │ │ │ │ + rsbeq r2, r7, r8, ror #17 │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl fecca758 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldrmi r0, [pc], -r0, ror #31 │ │ │ │ addlt r2, r3, r0, lsl #6 │ │ │ │ @ instruction: 0x46054616 │ │ │ │ @ instruction: 0x461a4610 │ │ │ │ @@ -360877,19 +360877,19 @@ │ │ │ │ ldcllt 0, cr11, [r0, #12]! │ │ │ │ tstcs r0, r8, lsr #12 │ │ │ │ @ instruction: 0xf88cf3b2 │ │ │ │ @ instruction: 0xf2a04630 │ │ │ │ eorsvs pc, r8, pc, ror #21 │ │ │ │ andlt r4, r3, r0, lsr #12 │ │ │ │ svclt 0x0000bdf0 │ │ │ │ - ldrdeq sp, [r7], #-180 @ 0xffffff4c @ │ │ │ │ - rsbeq r2, r7, r0, ror r8 │ │ │ │ - rsbeq r9, sl, sl, ror #7 │ │ │ │ - mlseq r7, r8, fp, sp │ │ │ │ - rsbeq r2, r7, r4, lsr r8 │ │ │ │ + ldrdeq sp, [r7], #-188 @ 0xffffff44 @ │ │ │ │ + rsbeq r2, r7, r8, ror r8 │ │ │ │ + strdeq r9, [sl], #-50 @ 0xffffffce @ │ │ │ │ + rsbeq sp, r7, r0, lsr #23 │ │ │ │ + rsbeq r2, r7, ip, lsr r8 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ bleq ff1b193c │ │ │ │ pkhbtmi r4, r3, r5, lsl #12 │ │ │ │ bmi 1d44e54 │ │ │ │ blmi 1d45078 │ │ │ │ @@ -361001,30 +361001,30 @@ │ │ │ │ vmin.u q10, , q0 │ │ │ │ ldmdbmi r4, {r0, r1, r3, r5, r6, r8, r9, fp, ip, sp, lr, pc} │ │ │ │ ldrbtmi r4, [r9], #-1539 @ 0xfffff9fd │ │ │ │ @ instruction: 0xf69de7cc │ │ │ │ svclt 0x0000efb2 │ │ │ │ ldrshteq fp, [r2], #-56 @ 0xffffffc8 │ │ │ │ @ instruction: 0x000011b8 │ │ │ │ - strhteq lr, [r7], #-38 @ 0xffffffda │ │ │ │ - rsbeq pc, r7, r2, ror #19 │ │ │ │ - rsbeq lr, r7, r8, lsr r2 │ │ │ │ + strhteq lr, [r7], #-46 @ 0xffffffd2 │ │ │ │ + rsbeq pc, r7, sl, ror #19 │ │ │ │ + rsbeq lr, r7, r0, asr #4 │ │ │ │ rsbseq fp, r2, r6, lsr r3 │ │ │ │ - rsbeq sp, r7, r4, asr sl │ │ │ │ - strdeq r2, [r7], #-96 @ 0xffffffa0 @ │ │ │ │ - rsbeq sp, r7, r8, lsr #20 │ │ │ │ - rsbeq r2, r7, r4, asr #13 │ │ │ │ - strhteq lr, [r7], #-18 @ 0xffffffee │ │ │ │ - rsbeq r6, r8, sl, lsl #11 │ │ │ │ - strdeq pc, [r7], #-140 @ 0xffffff74 @ │ │ │ │ - rsbeq lr, r7, r2, lsl #3 │ │ │ │ - strhteq sp, [r7], #-152 @ 0xffffff68 │ │ │ │ - rsbeq r2, r7, r4, asr r6 │ │ │ │ - rsbeq pc, r7, r0, asr #17 │ │ │ │ - rsbeq pc, r7, r6, ror #16 │ │ │ │ + rsbeq sp, r7, ip, asr sl │ │ │ │ + strdeq r2, [r7], #-104 @ 0xffffff98 @ │ │ │ │ + rsbeq sp, r7, r0, lsr sl │ │ │ │ + rsbeq r2, r7, ip, asr #13 │ │ │ │ + strhteq lr, [r7], #-26 @ 0xffffffe6 │ │ │ │ + mlseq r8, r2, r5, r6 │ │ │ │ + rsbeq pc, r7, r4, lsl #18 │ │ │ │ + rsbeq lr, r7, sl, lsl #3 │ │ │ │ + rsbeq sp, r7, r0, asr #19 │ │ │ │ + rsbeq r2, r7, ip, asr r6 │ │ │ │ + rsbeq pc, r7, r8, asr #17 │ │ │ │ + rsbeq pc, r7, lr, ror #16 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ blhi 2aecd8 >::_M_default_append(unsigned int)@@Base+0x2c114> │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ bleq fe1b1b5c │ │ │ │ stclmi 2, cr15, [ip, #-692] @ 0xfffffd4c │ │ │ │ @ instruction: 0x461f4614 │ │ │ │ @@ -361665,89 +361665,89 @@ │ │ │ │ ldmdami r0, {r0, r1, r3, r4, r5, r8, sl, fp, ip, sp, lr, pc}^ │ │ │ │ @ instruction: 0xf6a34478 │ │ │ │ @ instruction: 0xf06ffdf7 │ │ │ │ @ instruction: 0xf7ff0308 │ │ │ │ svclt 0x0000bb4d │ │ │ │ @ instruction: 0x000011b8 │ │ │ │ rsbseq fp, r2, lr, asr #3 │ │ │ │ - ldrdeq pc, [r7], #-188 @ 0xffffff44 @ │ │ │ │ + rsbeq pc, r7, r4, ror #23 │ │ │ │ rsbseq fp, r2, r0, asr #2 │ │ │ │ - strdeq sp, [r7], #-250 @ 0xffffff06 @ │ │ │ │ - strhteq pc, [r7], #-118 @ 0xffffff8a @ │ │ │ │ - rsbeq pc, r7, sl, ror r7 @ │ │ │ │ - strdeq sp, [r7], #-96 @ 0xffffffa0 @ │ │ │ │ - rsbeq r2, r7, sl, lsl #7 │ │ │ │ - rsbeq pc, r7, r4, ror #16 │ │ │ │ - rsbeq sp, r7, r2, asr r6 │ │ │ │ - rsbeq r2, r7, ip, ror #5 │ │ │ │ - rsbeq pc, r7, r2, lsr #17 │ │ │ │ - ldrdeq sp, [r7], #-86 @ 0xffffffaa @ │ │ │ │ - rsbeq r2, r7, r0, ror r2 │ │ │ │ - rsbeq pc, r7, r6, ror r6 @ │ │ │ │ - rsbeq sp, r7, r8, lsr r5 │ │ │ │ - ldrdeq r2, [r7], #-18 @ 0xffffffee @ │ │ │ │ - rsbeq sp, r7, sl, asr #25 │ │ │ │ - strdeq sp, [r7], #-74 @ 0xffffffb6 @ │ │ │ │ - mlseq r7, r4, r1, r2 │ │ │ │ - rsbeq pc, r7, r4, ror r4 @ │ │ │ │ - rsbeq sp, r7, sl, lsr #9 │ │ │ │ - rsbeq r2, r7, r4, asr #2 │ │ │ │ - rsbeq sp, r7, sl, lsl #24 │ │ │ │ - rsbeq pc, r7, r8, ror r4 @ │ │ │ │ - rsbeq sp, r7, sl, ror #23 │ │ │ │ - rsbeq sp, r7, r0, lsr #8 │ │ │ │ - strhteq r2, [r7], #-10 │ │ │ │ - strdeq sp, [r7], #-62 @ 0xffffffc2 @ │ │ │ │ - mlseq r7, r8, r0, r2 │ │ │ │ - ldrdeq sp, [r7], #-60 @ 0xffffffc4 @ │ │ │ │ - rsbeq r2, r7, r6, ror r0 │ │ │ │ - strhteq sp, [r7], #-58 @ 0xffffffc6 │ │ │ │ - rsbeq r2, r7, r4, asr r0 │ │ │ │ - mlseq r7, r8, r3, sp │ │ │ │ - rsbeq r2, r7, r2, lsr r0 │ │ │ │ - rsbeq sp, r7, r6, ror r3 │ │ │ │ - rsbeq r2, r7, r0, lsl r0 │ │ │ │ - rsbeq sp, r7, r4, asr r3 │ │ │ │ - rsbeq r1, r7, lr, ror #31 │ │ │ │ - rsbeq pc, r7, r8, asr r6 @ │ │ │ │ - strdeq pc, [r6], #-250 @ 0xffffff06 @ │ │ │ │ - rsbeq pc, r7, r6, lsr r3 @ │ │ │ │ - rsbeq sp, r7, r8, asr #25 │ │ │ │ - rsbeq pc, r7, r4, ror r4 @ │ │ │ │ - rsbeq r3, r7, lr, asr #14 │ │ │ │ - rsbeq pc, r7, ip, asr r3 @ │ │ │ │ - strhteq lr, [r7], #-182 @ 0xffffff4a │ │ │ │ - rsbeq pc, r7, lr, lsr #9 │ │ │ │ - strdeq pc, [r7], #-30 @ 0xffffffe2 @ │ │ │ │ - rsbeq sp, r7, r4, lsl #19 │ │ │ │ - rsbeq sp, r7, lr, ror r9 │ │ │ │ - rsbeq pc, r7, r8, ror #4 │ │ │ │ - rsbeq pc, r7, r4, asr r4 @ │ │ │ │ - rsbeq pc, r7, r4, ror r3 @ │ │ │ │ - rsbeq pc, r7, lr, asr r2 @ │ │ │ │ - rsbeq sp, r7, r2, lsr #1 │ │ │ │ - rsbeq r1, r7, lr, lsr sp │ │ │ │ - rsbeq pc, r7, r2, ror r0 @ │ │ │ │ - rsbeq sp, r7, r8, rrx │ │ │ │ - rsbeq r1, r7, r4, lsl #26 │ │ │ │ - rsbeq pc, r7, r0, lsr #7 │ │ │ │ - rsbeq sp, r7, ip, lsr #32 │ │ │ │ - rsbeq r1, r7, r8, asr #25 │ │ │ │ - rsbeq sp, r7, ip │ │ │ │ - rsbeq r1, r7, r8, lsr #25 │ │ │ │ - rsbeq ip, r7, ip, ror #31 │ │ │ │ - rsbeq r1, r7, r8, lsl #25 │ │ │ │ - rsbeq ip, r7, ip, asr #31 │ │ │ │ - rsbeq r1, r7, r8, ror #24 │ │ │ │ - rsbeq pc, r7, r4, lsl r1 @ │ │ │ │ - rsbeq pc, r7, r0, asr #3 │ │ │ │ - rsbeq pc, r7, r8, lsl r0 @ │ │ │ │ - rsbeq pc, r7, r4, lsr #4 │ │ │ │ - rsbeq ip, r7, sl, lsr pc │ │ │ │ - rsbeq sp, r7, ip, ror #13 │ │ │ │ + rsbeq lr, r7, r2 │ │ │ │ + strhteq pc, [r7], #-126 @ 0xffffff82 @ │ │ │ │ + rsbeq pc, r7, r2, lsl #15 │ │ │ │ + strdeq sp, [r7], #-104 @ 0xffffff98 @ │ │ │ │ + mlseq r7, r2, r3, r2 │ │ │ │ + rsbeq pc, r7, ip, ror #16 │ │ │ │ + rsbeq sp, r7, sl, asr r6 │ │ │ │ + strdeq r2, [r7], #-36 @ 0xffffffdc @ │ │ │ │ + rsbeq pc, r7, sl, lsr #17 │ │ │ │ + ldrdeq sp, [r7], #-94 @ 0xffffffa2 @ │ │ │ │ + rsbeq r2, r7, r8, ror r2 │ │ │ │ + rsbeq pc, r7, lr, ror r6 @ │ │ │ │ + rsbeq sp, r7, r0, asr #10 │ │ │ │ + ldrdeq r2, [r7], #-26 @ 0xffffffe6 @ │ │ │ │ + ldrdeq sp, [r7], #-194 @ 0xffffff3e @ │ │ │ │ + rsbeq sp, r7, r2, lsl #10 │ │ │ │ + mlseq r7, ip, r1, r2 │ │ │ │ + rsbeq pc, r7, ip, ror r4 @ │ │ │ │ + strhteq sp, [r7], #-66 @ 0xffffffbe │ │ │ │ + rsbeq r2, r7, ip, asr #2 │ │ │ │ + rsbeq sp, r7, r2, lsl ip │ │ │ │ + rsbeq pc, r7, r0, lsl #9 │ │ │ │ + strdeq sp, [r7], #-178 @ 0xffffff4e @ │ │ │ │ + rsbeq sp, r7, r8, lsr #8 │ │ │ │ + rsbeq r2, r7, r2, asr #1 │ │ │ │ + rsbeq sp, r7, r6, lsl #8 │ │ │ │ + rsbeq r2, r7, r0, lsr #1 │ │ │ │ + rsbeq sp, r7, r4, ror #7 │ │ │ │ + rsbeq r2, r7, lr, ror r0 │ │ │ │ + rsbeq sp, r7, r2, asr #7 │ │ │ │ + rsbeq r2, r7, ip, asr r0 │ │ │ │ + rsbeq sp, r7, r0, lsr #7 │ │ │ │ + rsbeq r2, r7, sl, lsr r0 │ │ │ │ + rsbeq sp, r7, lr, ror r3 │ │ │ │ + rsbeq r2, r7, r8, lsl r0 │ │ │ │ + rsbeq sp, r7, ip, asr r3 │ │ │ │ + strdeq r1, [r7], #-246 @ 0xffffff0a @ │ │ │ │ + rsbeq pc, r7, r0, ror #12 │ │ │ │ + rsbeq r0, r7, r2 │ │ │ │ + rsbeq pc, r7, lr, lsr r3 @ │ │ │ │ + ldrdeq sp, [r7], #-192 @ 0xffffff40 @ │ │ │ │ + rsbeq pc, r7, ip, ror r4 @ │ │ │ │ + rsbeq r3, r7, r6, asr r7 │ │ │ │ + rsbeq pc, r7, r4, ror #6 │ │ │ │ + strhteq lr, [r7], #-190 @ 0xffffff42 │ │ │ │ + strhteq pc, [r7], #-70 @ 0xffffffba @ │ │ │ │ + rsbeq pc, r7, r6, lsl #4 │ │ │ │ + rsbeq sp, r7, ip, lsl #19 │ │ │ │ + rsbeq sp, r7, r6, lsl #19 │ │ │ │ + rsbeq pc, r7, r0, ror r2 @ │ │ │ │ + rsbeq pc, r7, ip, asr r4 @ │ │ │ │ + rsbeq pc, r7, ip, ror r3 @ │ │ │ │ + rsbeq pc, r7, r6, ror #4 │ │ │ │ + rsbeq sp, r7, sl, lsr #1 │ │ │ │ + rsbeq r1, r7, r6, asr #26 │ │ │ │ + rsbeq pc, r7, sl, ror r0 @ │ │ │ │ + rsbeq sp, r7, r0, ror r0 │ │ │ │ + rsbeq r1, r7, ip, lsl #26 │ │ │ │ + rsbeq pc, r7, r8, lsr #7 │ │ │ │ + rsbeq sp, r7, r4, lsr r0 │ │ │ │ + ldrdeq r1, [r7], #-192 @ 0xffffff40 @ │ │ │ │ + rsbeq sp, r7, r4, lsl r0 │ │ │ │ + strhteq r1, [r7], #-192 @ 0xffffff40 │ │ │ │ + strdeq ip, [r7], #-244 @ 0xffffff0c @ │ │ │ │ + mlseq r7, r0, ip, r1 │ │ │ │ + ldrdeq ip, [r7], #-244 @ 0xffffff0c @ │ │ │ │ + rsbeq r1, r7, r0, ror ip │ │ │ │ + rsbeq pc, r7, ip, lsl r1 @ │ │ │ │ + rsbeq pc, r7, r8, asr #3 │ │ │ │ + rsbeq pc, r7, r0, lsr #32 │ │ │ │ + rsbeq pc, r7, ip, lsr #4 │ │ │ │ + rsbeq ip, r7, r2, asr #30 │ │ │ │ + strdeq sp, [r7], #-100 @ 0xffffff9c @ │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ ldreq pc, [r8, ip, asr #17]! │ │ │ │ ldrmi r4, [r5], -r4, lsl #12 │ │ │ │ bmi fffc5bbc │ │ │ │ blmi fffc5bf8 │ │ │ │ @@ -361997,47 +361997,47 @@ │ │ │ │ vsri.32 q2, q13, #16 │ │ │ │ bmi af4690 │ │ │ │ strtmi r2, [r0], -r0, lsl #2 │ │ │ │ vsri.32 q2, q13, #16 │ │ │ │ strt pc, [r8], -r9, asr #31 │ │ │ │ @ instruction: 0x0072a690 │ │ │ │ @ instruction: 0x000011b8 │ │ │ │ - rsbeq pc, r7, r0, ror r1 @ │ │ │ │ + rsbeq pc, r7, r8, ror r1 @ │ │ │ │ rsbseq sl, r2, r8, asr r6 │ │ │ │ - rsbeq pc, r6, r6, asr #14 │ │ │ │ - rsbeq pc, r7, r4, asr #2 │ │ │ │ - rsbeq pc, r7, r0, asr r0 @ │ │ │ │ - rsbeq ip, r7, r6, lsr #25 │ │ │ │ - rsbeq r1, r7, r2, asr #18 │ │ │ │ - rsbeq pc, r7, r6, asr #1 │ │ │ │ - rsbeq sp, r7, r8, lsl r4 │ │ │ │ - rsbeq sp, r7, r4, lsl r5 │ │ │ │ + rsbeq pc, r6, lr, asr #14 │ │ │ │ + rsbeq pc, r7, ip, asr #2 │ │ │ │ + rsbeq pc, r7, r8, asr r0 @ │ │ │ │ + rsbeq ip, r7, lr, lsr #25 │ │ │ │ + rsbeq r1, r7, sl, asr #18 │ │ │ │ rsbeq pc, r7, lr, asr #1 │ │ │ │ - rsbeq sp, r7, sl, ror r3 │ │ │ │ - strdeq lr, [r7], #-248 @ 0xffffff08 @ │ │ │ │ - rsbeq sp, r7, r6, ror #6 │ │ │ │ - rsbeq sp, r7, sl, asr r4 │ │ │ │ - rsbeq ip, r7, r6, lsl #23 │ │ │ │ - rsbeq r1, r7, r2, lsr #16 │ │ │ │ - rsbeq sp, r7, r6, lsl r3 │ │ │ │ - rsbeq ip, r7, lr, asr fp │ │ │ │ - strdeq r1, [r7], #-122 @ 0xffffff86 @ │ │ │ │ - rsbeq ip, r7, r0, asr #22 │ │ │ │ - ldrdeq r1, [r7], #-124 @ 0xffffff84 @ │ │ │ │ - ldrdeq lr, [r7], #-242 @ 0xffffff0e @ │ │ │ │ - rsbeq lr, r7, r0, ror #29 │ │ │ │ - mlseq r7, r0, sl, ip │ │ │ │ - rsbeq r1, r7, ip, lsr #14 │ │ │ │ - rsbeq sp, r7, r4, lsl r2 │ │ │ │ - rsbeq sp, r7, r0, lsl r3 │ │ │ │ - rsbeq ip, r7, r8, lsr sl │ │ │ │ - ldrdeq r1, [r7], #-100 @ 0xffffff9c @ │ │ │ │ - rsbeq sp, r7, r6, asr #3 │ │ │ │ - strdeq lr, [r7], #-224 @ 0xffffff20 @ │ │ │ │ - rsbeq r8, sl, ip, lsr #4 │ │ │ │ + rsbeq sp, r7, r0, lsr #8 │ │ │ │ + rsbeq sp, r7, ip, lsl r5 │ │ │ │ + ldrdeq pc, [r7], #-6 @ │ │ │ │ + rsbeq sp, r7, r2, lsl #7 │ │ │ │ + rsbeq pc, r7, r0 │ │ │ │ + rsbeq sp, r7, lr, ror #6 │ │ │ │ + rsbeq sp, r7, r2, ror #8 │ │ │ │ + rsbeq ip, r7, lr, lsl #23 │ │ │ │ + rsbeq r1, r7, sl, lsr #16 │ │ │ │ + rsbeq sp, r7, lr, lsl r3 │ │ │ │ + rsbeq ip, r7, r6, ror #22 │ │ │ │ + rsbeq r1, r7, r2, lsl #16 │ │ │ │ + rsbeq ip, r7, r8, asr #22 │ │ │ │ + rsbeq r1, r7, r4, ror #15 │ │ │ │ + ldrdeq lr, [r7], #-250 @ 0xffffff06 @ │ │ │ │ + rsbeq lr, r7, r8, ror #29 │ │ │ │ + mlseq r7, r8, sl, ip │ │ │ │ + rsbeq r1, r7, r4, lsr r7 │ │ │ │ + rsbeq sp, r7, ip, lsl r2 │ │ │ │ + rsbeq sp, r7, r8, lsl r3 │ │ │ │ + rsbeq ip, r7, r0, asr #20 │ │ │ │ + ldrdeq r1, [r7], #-108 @ 0xffffff94 @ │ │ │ │ + rsbeq sp, r7, lr, asr #3 │ │ │ │ + strdeq lr, [r7], #-232 @ 0xffffff18 @ │ │ │ │ + rsbeq r8, sl, r4, lsr r2 │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl feccb9f4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldrmi r0, [pc], -r0, ror #31 │ │ │ │ addlt r2, r3, r0, lsl #6 │ │ │ │ @ instruction: 0x46054616 │ │ │ │ @ instruction: 0x461a4610 │ │ │ │ @@ -362084,24 +362084,24 @@ │ │ │ │ stmdbls r1, {r1, r2, r3, fp, lr} │ │ │ │ @ instruction: 0xf6a34478 │ │ │ │ @ instruction: 0x9c01fab1 │ │ │ │ bmi 4ae79c │ │ │ │ strtmi r2, [r8], -r0, lsl #2 │ │ │ │ vsri.32 q2, q13, #16 │ │ │ │ bfi pc, r7, (invalid: 30:7) @ │ │ │ │ - rsbeq ip, r7, r8, lsr r9 │ │ │ │ - ldrdeq r1, [r7], #-84 @ 0xffffffac @ │ │ │ │ - rsbeq r8, sl, lr, asr #2 │ │ │ │ - ldrdeq lr, [r6], #-198 @ 0xffffff3a @ │ │ │ │ - rsbeq r8, sl, sl, lsr #2 │ │ │ │ - ldrdeq ip, [r7], #-136 @ 0xffffff78 @ │ │ │ │ - strdeq lr, [r6], #-198 @ 0xffffff3a @ │ │ │ │ - strhteq ip, [r7], #-128 @ 0xffffff80 │ │ │ │ - rsbeq r1, r7, ip, asr #10 │ │ │ │ - rsbeq lr, r7, ip, lsr #27 │ │ │ │ + rsbeq ip, r7, r0, asr #18 │ │ │ │ + ldrdeq r1, [r7], #-92 @ 0xffffffa4 @ │ │ │ │ + rsbeq r8, sl, r6, asr r1 │ │ │ │ + ldrdeq lr, [r6], #-206 @ 0xffffff32 @ │ │ │ │ + rsbeq r8, sl, r2, lsr r1 │ │ │ │ + rsbeq ip, r7, r0, ror #17 │ │ │ │ + strdeq lr, [r6], #-206 @ 0xffffff32 @ │ │ │ │ + strhteq ip, [r7], #-136 @ 0xffffff78 │ │ │ │ + rsbeq r1, r7, r4, asr r5 │ │ │ │ + strhteq lr, [r7], #-212 @ 0xffffff2c │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl feccbaf4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldrdlt r0, [r6], r8 │ │ │ │ blmi cc71b0 │ │ │ │ stceq 0, cr15, [r1], {79} @ 0x4f │ │ │ │ strcs r4, [r0], #-1146 @ 0xfffffb86 │ │ │ │ @@ -362143,24 +362143,24 @@ │ │ │ │ ldrbtmi r4, [r8], #-1569 @ 0xfffff9df │ │ │ │ blx 10b2428 │ │ │ │ andlt r4, r6, r0, lsr #12 │ │ │ │ @ instruction: 0x4628bd70 │ │ │ │ ldc2l 3, cr15, [r0, #-668]! @ 0xfffffd64 │ │ │ │ @ instruction: 0x46206030 │ │ │ │ ldcllt 0, cr11, [r0, #-24]! @ 0xffffffe8 │ │ │ │ - rsbeq lr, r7, r4, lsl #27 │ │ │ │ - rsbeq sp, fp, r4, asr #17 │ │ │ │ + rsbeq lr, r7, ip, lsl #27 │ │ │ │ + rsbeq sp, fp, ip, asr #17 │ │ │ │ @ instruction: 0xffff5d5d │ │ │ │ muleq r0, sp, sp │ │ │ │ - rsbeq ip, r7, lr, lsl r8 │ │ │ │ - strhteq r1, [r7], #-74 @ 0xffffffb6 │ │ │ │ - strdeq ip, [r7], #-114 @ 0xffffff8e @ │ │ │ │ - rsbeq r1, r7, lr, lsl #9 │ │ │ │ - rsbeq ip, r7, r6, asr #15 │ │ │ │ - rsbeq r1, r7, r2, ror #8 │ │ │ │ + rsbeq ip, r7, r6, lsr #16 │ │ │ │ + rsbeq r1, r7, r2, asr #9 │ │ │ │ + strdeq ip, [r7], #-122 @ 0xffffff86 @ │ │ │ │ + mlseq r7, r6, r4, r1 │ │ │ │ + rsbeq ip, r7, lr, asr #15 │ │ │ │ + rsbeq r1, r7, sl, ror #8 │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl feccbbe0 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fb8 │ │ │ │ addlt r2, sp, r0, lsr #27 │ │ │ │ ldccc 8, cr15, [ip, #892] @ 0x37c │ │ │ │ ldrbtmi r4, [sl], #-1541 @ 0xfffff9fb │ │ │ │ @@ -363031,184 +363031,184 @@ │ │ │ │ @ instruction: 0xf6a2300c │ │ │ │ stmiami lr!, {r0, r2, r3, r7, r9, fp, ip, sp, lr, pc} │ │ │ │ ldrbtmi r4, [r8], #-1569 @ 0xfffff9df │ │ │ │ blx 13b320e │ │ │ │ stmdblt lr!, {r0, r1, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc}^ │ │ │ │ rsbseq sl, r2, lr, lsl r0 │ │ │ │ @ instruction: 0x000011b8 │ │ │ │ - rsbeq ip, r8, r4, ror #19 │ │ │ │ - rsbeq sl, r7, r4, lsr r4 │ │ │ │ + rsbeq ip, r8, ip, ror #19 │ │ │ │ + rsbeq sl, r7, ip, lsr r4 │ │ │ │ @ instruction: 0xffff5b79 │ │ │ │ - rsbeq ip, r7, r0, lsl #14 │ │ │ │ - mlseq r7, sl, r3, r1 │ │ │ │ + rsbeq ip, r7, r8, lsl #14 │ │ │ │ + rsbeq r1, r7, r2, lsr #7 │ │ │ │ rsbseq r9, r2, r4, lsr #31 │ │ │ │ - rsbeq ip, r8, r6, asr #18 │ │ │ │ - ldrdeq lr, [r7], #-188 @ 0xffffff44 @ │ │ │ │ - rsbeq lr, r7, ip, asr #23 │ │ │ │ + rsbeq ip, r8, lr, asr #18 │ │ │ │ + rsbeq lr, r7, r4, ror #23 │ │ │ │ + ldrdeq lr, [r7], #-180 @ 0xffffff4c @ │ │ │ │ @ instruction: 0xffff5bdb │ │ │ │ - rsbeq ip, r7, r2, asr #12 │ │ │ │ - ldrdeq r1, [r7], #-44 @ 0xffffffd4 @ │ │ │ │ - rsbeq r4, r9, lr, asr #7 │ │ │ │ - rsbeq lr, r7, r2, ror #22 │ │ │ │ + rsbeq ip, r7, sl, asr #12 │ │ │ │ + rsbeq r1, r7, r4, ror #5 │ │ │ │ + ldrdeq r4, [r9], #-54 @ 0xffffffca @ │ │ │ │ + rsbeq lr, r7, sl, ror #22 │ │ │ │ @ instruction: 0xffff5d75 │ │ │ │ - ldrdeq ip, [r7], #-88 @ 0xffffffa8 @ │ │ │ │ - rsbeq r1, r7, r2, ror r2 │ │ │ │ - rsbeq lr, r7, r4, lsr #22 │ │ │ │ - rsbeq lr, r7, r2, lsr #22 │ │ │ │ + rsbeq ip, r7, r0, ror #11 │ │ │ │ + rsbeq r1, r7, sl, ror r2 │ │ │ │ + rsbeq lr, r7, ip, lsr #22 │ │ │ │ + rsbeq lr, r7, sl, lsr #22 │ │ │ │ @ instruction: 0xffff9e01 │ │ │ │ - rsbeq ip, r7, r6, asr r5 │ │ │ │ - strdeq r1, [r7], #-16 @ │ │ │ │ - rsbeq ip, r7, r8, lsr r5 │ │ │ │ - ldrdeq r1, [r7], #-18 @ 0xffffffee @ │ │ │ │ - rsbeq ip, r7, sl, lsl r5 │ │ │ │ - strhteq r1, [r7], #-20 @ 0xffffffec │ │ │ │ - rsbeq lr, r7, sl, lsr #21 │ │ │ │ - rsbeq lr, r7, r0, lsr #21 │ │ │ │ + rsbeq ip, r7, lr, asr r5 │ │ │ │ + strdeq r1, [r7], #-24 @ 0xffffffe8 @ │ │ │ │ + rsbeq ip, r7, r0, asr #10 │ │ │ │ + ldrdeq r1, [r7], #-26 @ 0xffffffe6 @ │ │ │ │ + rsbeq ip, r7, r2, lsr #10 │ │ │ │ + strhteq r1, [r7], #-28 @ 0xffffffe4 │ │ │ │ + strhteq lr, [r7], #-162 @ 0xffffff5e │ │ │ │ + rsbeq lr, r7, r8, lsr #21 │ │ │ │ @ instruction: 0xffff9ddb │ │ │ │ - rsbeq ip, r7, ip, lsr #9 │ │ │ │ - rsbeq r1, r7, r6, asr #2 │ │ │ │ - rsbeq ip, r7, lr, lsl #9 │ │ │ │ - rsbeq r1, r7, r8, lsr #2 │ │ │ │ - rsbeq ip, r7, r0, asr r4 │ │ │ │ - rsbeq r1, r7, sl, ror #1 │ │ │ │ - rsbeq lr, r7, r4, lsl #20 │ │ │ │ - rsbeq r6, r7, r6, ror r9 │ │ │ │ - rsbeq lr, r7, r2, lsl sl │ │ │ │ + strhteq ip, [r7], #-68 @ 0xffffffbc │ │ │ │ + rsbeq r1, r7, lr, asr #2 │ │ │ │ + mlseq r7, r6, r4, ip │ │ │ │ + rsbeq r1, r7, r0, lsr r1 │ │ │ │ + rsbeq ip, r7, r8, asr r4 │ │ │ │ + strdeq r1, [r7], #-2 @ │ │ │ │ + rsbeq lr, r7, ip, lsl #20 │ │ │ │ + rsbeq r6, r7, lr, ror r9 │ │ │ │ + rsbeq lr, r7, sl, lsl sl │ │ │ │ @ instruction: 0xffff5853 │ │ │ │ - rsbeq ip, r7, r0, ror #7 │ │ │ │ - rsbeq r1, r7, sl, ror r0 │ │ │ │ - rsbeq ip, r7, r2, asr #7 │ │ │ │ - rsbeq r1, r7, ip, asr r0 │ │ │ │ - rsbeq ip, r7, r4, lsr #7 │ │ │ │ - rsbeq r1, r7, lr, lsr r0 │ │ │ │ - rsbeq ip, r7, r6, lsl #7 │ │ │ │ - rsbeq r1, r7, r0, lsr #32 │ │ │ │ - rsbeq lr, r7, r2, asr #18 │ │ │ │ + rsbeq ip, r7, r8, ror #7 │ │ │ │ + rsbeq r1, r7, r2, lsl #1 │ │ │ │ + rsbeq ip, r7, sl, asr #7 │ │ │ │ + rsbeq r1, r7, r4, rrx │ │ │ │ + rsbeq ip, r7, ip, lsr #7 │ │ │ │ + rsbeq r1, r7, r6, asr #32 │ │ │ │ + rsbeq ip, r7, lr, lsl #7 │ │ │ │ + rsbeq r1, r7, r8, lsr #32 │ │ │ │ + rsbeq lr, r7, sl, asr #18 │ │ │ │ @ instruction: 0xffff9df9 │ │ │ │ - rsbeq ip, r7, lr, lsr r3 │ │ │ │ - ldrdeq r0, [r7], #-248 @ 0xffffff08 @ │ │ │ │ - rsbeq ip, r7, r0, lsr #6 │ │ │ │ - strhteq r0, [r7], #-250 @ 0xffffff06 │ │ │ │ - rsbeq ip, r7, r2, lsl #6 │ │ │ │ - mlseq r7, ip, pc, r0 @ │ │ │ │ - ldrdeq ip, [r7], #-36 @ 0xffffffdc @ │ │ │ │ - rsbeq r0, r7, lr, ror #30 │ │ │ │ - rsbeq r6, r7, sl, lsl #16 │ │ │ │ - rsbeq r9, ip, r4, lsr #15 │ │ │ │ - rsbeq lr, r7, lr, asr #17 │ │ │ │ + rsbeq ip, r7, r6, asr #6 │ │ │ │ + rsbeq r0, r7, r0, ror #31 │ │ │ │ + rsbeq ip, r7, r8, lsr #6 │ │ │ │ + rsbeq r0, r7, r2, asr #31 │ │ │ │ + rsbeq ip, r7, sl, lsl #6 │ │ │ │ + rsbeq r0, r7, r4, lsr #31 │ │ │ │ + ldrdeq ip, [r7], #-44 @ 0xffffffd4 @ │ │ │ │ + rsbeq r0, r7, r6, ror pc │ │ │ │ + rsbeq r6, r7, r2, lsl r8 │ │ │ │ + rsbeq r9, ip, ip, lsr #15 │ │ │ │ + ldrdeq lr, [r7], #-134 @ 0xffffff7a @ │ │ │ │ @ instruction: 0xffffa079 │ │ │ │ - rsbeq ip, r7, r4, ror #4 │ │ │ │ - strdeq r0, [r7], #-238 @ 0xffffff12 @ │ │ │ │ - rsbeq ip, r7, r6, lsr r2 │ │ │ │ - ldrdeq r0, [r7], #-224 @ 0xffffff20 @ │ │ │ │ - rsbeq ip, r7, r8, lsl #4 │ │ │ │ - rsbeq r0, r7, r2, lsr #29 │ │ │ │ - rsbeq sl, r6, ip, ror #25 │ │ │ │ - rsbeq lr, r7, r6, lsr r8 │ │ │ │ + rsbeq ip, r7, ip, ror #4 │ │ │ │ + rsbeq r0, r7, r6, lsl #30 │ │ │ │ + rsbeq ip, r7, lr, lsr r2 │ │ │ │ + ldrdeq r0, [r7], #-232 @ 0xffffff18 @ │ │ │ │ + rsbeq ip, r7, r0, lsl r2 │ │ │ │ + rsbeq r0, r7, sl, lsr #29 │ │ │ │ + strdeq sl, [r6], #-196 @ 0xffffff3c @ │ │ │ │ + rsbeq lr, r7, lr, lsr r8 │ │ │ │ @ instruction: 0xffffa149 │ │ │ │ - rsbeq ip, r7, ip, lsr #3 │ │ │ │ - rsbeq r0, r7, r6, asr #28 │ │ │ │ - rsbeq ip, r7, lr, lsl #3 │ │ │ │ - rsbeq r9, r7, r6, lsr #29 │ │ │ │ - rsbeq ip, r7, lr, asr r1 │ │ │ │ - strdeq r0, [r7], #-216 @ 0xffffff28 @ │ │ │ │ - rsbeq ip, r7, r0, lsr r1 │ │ │ │ - rsbeq r0, r7, sl, asr #27 │ │ │ │ - rsbeq lr, r7, ip, lsl #15 │ │ │ │ - rsbeq lr, r7, r2, lsl #15 │ │ │ │ + strhteq ip, [r7], #-20 @ 0xffffffec │ │ │ │ + rsbeq r0, r7, lr, asr #28 │ │ │ │ + mlseq r7, r6, r1, ip │ │ │ │ + rsbeq r9, r7, lr, lsr #29 │ │ │ │ + rsbeq ip, r7, r6, ror #2 │ │ │ │ + rsbeq r0, r7, r0, lsl #28 │ │ │ │ + rsbeq ip, r7, r8, lsr r1 │ │ │ │ + ldrdeq r0, [r7], #-210 @ 0xffffff2e @ │ │ │ │ + mlseq r7, r4, r7, lr │ │ │ │ + rsbeq lr, r7, sl, lsl #15 │ │ │ │ @ instruction: 0xffffc4a9 │ │ │ │ - ldrdeq ip, [r7], #-4 @ │ │ │ │ - rsbeq r0, r7, lr, ror #26 │ │ │ │ - rsbeq ip, r7, r6, lsr #1 │ │ │ │ - rsbeq r0, r7, r0, asr #26 │ │ │ │ - rsbeq ip, r7, r8, ror r0 │ │ │ │ - rsbeq r0, r7, r2, lsl sp │ │ │ │ - mlseq r6, r0, r4, sp │ │ │ │ - rsbeq lr, r7, sl, ror #13 │ │ │ │ + ldrdeq ip, [r7], #-12 @ │ │ │ │ + rsbeq r0, r7, r6, ror sp │ │ │ │ + rsbeq ip, r7, lr, lsr #1 │ │ │ │ + rsbeq r0, r7, r8, asr #26 │ │ │ │ + rsbeq ip, r7, r0, lsl #1 │ │ │ │ + rsbeq r0, r7, sl, lsl sp │ │ │ │ + mlseq r6, r8, r4, sp │ │ │ │ + strdeq lr, [r7], #-98 @ 0xffffff9e @ │ │ │ │ @ instruction: 0xffffa465 │ │ │ │ - rsbeq ip, r7, ip, lsl r0 │ │ │ │ - strhteq r0, [r7], #-198 @ 0xffffff3a │ │ │ │ - rsbeq fp, r7, lr, ror #31 │ │ │ │ - rsbeq r0, r7, r8, lsl #25 │ │ │ │ - rsbeq fp, r7, r0, asr #31 │ │ │ │ - rsbeq r0, r7, sl, asr ip │ │ │ │ - rsbeq lr, r7, r4, ror #12 │ │ │ │ - rsbeq lr, r7, sl, asr r6 │ │ │ │ + rsbeq ip, r7, r4, lsr #32 │ │ │ │ + strhteq r0, [r7], #-206 @ 0xffffff32 │ │ │ │ + strdeq fp, [r7], #-246 @ 0xffffff0a @ │ │ │ │ + mlseq r7, r0, ip, r0 │ │ │ │ + rsbeq fp, r7, r8, asr #31 │ │ │ │ + rsbeq r0, r7, r2, ror #24 │ │ │ │ + rsbeq lr, r7, ip, ror #12 │ │ │ │ + rsbeq lr, r7, r2, ror #12 │ │ │ │ @ instruction: 0xffffa5fd │ │ │ │ - rsbeq fp, r7, r4, ror #30 │ │ │ │ - strdeq r0, [r7], #-190 @ 0xffffff42 @ │ │ │ │ - rsbeq fp, r7, r6, lsr pc │ │ │ │ - ldrdeq r0, [r7], #-176 @ 0xffffff50 @ │ │ │ │ - rsbeq fp, r7, r8, lsl #30 │ │ │ │ - rsbeq r0, r7, r2, lsr #23 │ │ │ │ - ldrdeq lr, [r7], #-84 @ 0xffffffac @ │ │ │ │ - rsbeq lr, r7, r8, asr #11 │ │ │ │ + rsbeq fp, r7, ip, ror #30 │ │ │ │ + rsbeq r0, r7, r6, lsl #24 │ │ │ │ + rsbeq fp, r7, lr, lsr pc │ │ │ │ + ldrdeq r0, [r7], #-184 @ 0xffffff48 @ │ │ │ │ + rsbeq fp, r7, r0, lsl pc │ │ │ │ + rsbeq r0, r7, sl, lsr #23 │ │ │ │ + ldrdeq lr, [r7], #-92 @ 0xffffffa4 @ │ │ │ │ + ldrdeq lr, [r7], #-80 @ 0xffffffb0 @ │ │ │ │ @ instruction: 0xffffa761 │ │ │ │ - rsbeq fp, r7, ip, lsr #29 │ │ │ │ - rsbeq r0, r7, r6, asr #22 │ │ │ │ - rsbeq fp, r7, ip, ror lr │ │ │ │ - rsbeq r0, r7, r6, lsl fp │ │ │ │ - rsbeq fp, r7, ip, asr #28 │ │ │ │ - rsbeq r0, r7, r6, ror #21 │ │ │ │ - rsbeq lr, r7, sl, lsr r5 │ │ │ │ - rsbeq lr, r7, lr, lsr #10 │ │ │ │ + strhteq fp, [r7], #-228 @ 0xffffff1c │ │ │ │ + rsbeq r0, r7, lr, asr #22 │ │ │ │ + rsbeq fp, r7, r4, lsl #29 │ │ │ │ + rsbeq r0, r7, lr, lsl fp │ │ │ │ + rsbeq fp, r7, r4, asr lr │ │ │ │ + rsbeq r0, r7, lr, ror #21 │ │ │ │ + rsbeq lr, r7, r2, asr #10 │ │ │ │ + rsbeq lr, r7, r6, lsr r5 │ │ │ │ @ instruction: 0xffff9577 │ │ │ │ - rsbeq fp, r7, lr, ror #27 │ │ │ │ - rsbeq r0, r7, r8, lsl #21 │ │ │ │ - strhteq fp, [r7], #-222 @ 0xffffff22 │ │ │ │ - rsbeq r0, r7, r8, asr sl │ │ │ │ - rsbeq fp, r7, lr, lsl #27 │ │ │ │ - rsbeq r0, r7, r8, lsr #20 │ │ │ │ + strdeq fp, [r7], #-214 @ 0xffffff2a @ │ │ │ │ + mlseq r7, r0, sl, r0 │ │ │ │ + rsbeq fp, r7, r6, asr #27 │ │ │ │ + rsbeq r0, r7, r0, ror #20 │ │ │ │ + mlseq r7, r6, sp, fp │ │ │ │ + rsbeq r0, r7, r0, lsr sl │ │ │ │ + rsbeq lr, r7, ip, lsr #9 │ │ │ │ rsbeq lr, r7, r4, lsr #9 │ │ │ │ - mlseq r7, ip, r4, lr │ │ │ │ @ instruction: 0xffffa82d │ │ │ │ - rsbeq fp, r7, r0, lsr sp │ │ │ │ - rsbeq r0, r7, sl, asr #19 │ │ │ │ - rsbeq fp, r7, ip, lsl #26 │ │ │ │ - rsbeq lr, r7, r4, lsr #6 │ │ │ │ - rsbeq fp, r7, r0, ror #25 │ │ │ │ - rsbeq r0, r7, sl, ror r9 │ │ │ │ - strhteq fp, [r7], #-192 @ 0xffffff40 │ │ │ │ - rsbeq r0, r7, sl, asr #18 │ │ │ │ - rsbeq pc, r7, r2, asr r4 @ │ │ │ │ - ldrdeq lr, [r7], #-54 @ 0xffffffca @ │ │ │ │ + rsbeq fp, r7, r8, lsr sp │ │ │ │ + ldrdeq r0, [r7], #-146 @ 0xffffff6e @ │ │ │ │ + rsbeq fp, r7, r4, lsl sp │ │ │ │ + rsbeq lr, r7, ip, lsr #6 │ │ │ │ + rsbeq fp, r7, r8, ror #25 │ │ │ │ + rsbeq r0, r7, r2, lsl #19 │ │ │ │ + strhteq fp, [r7], #-200 @ 0xffffff38 │ │ │ │ + rsbeq r0, r7, r2, asr r9 │ │ │ │ + rsbeq pc, r7, sl, asr r4 @ │ │ │ │ + ldrdeq lr, [r7], #-62 @ 0xffffffc2 @ │ │ │ │ @ instruction: 0xffffa8d7 │ │ │ │ - rsbeq fp, r7, r4, asr ip │ │ │ │ - rsbeq r0, r7, lr, ror #17 │ │ │ │ - rsbeq fp, r7, r2, lsr #24 │ │ │ │ - strhteq r0, [r7], #-140 @ 0xffffff74 │ │ │ │ - strdeq fp, [r7], #-178 @ 0xffffff4e @ │ │ │ │ - rsbeq r0, r7, ip, lsl #17 │ │ │ │ - rsbeq lr, r7, ip, asr #6 │ │ │ │ - rsbeq lr, r7, r8, lsr r3 │ │ │ │ + rsbeq fp, r7, ip, asr ip │ │ │ │ + strdeq r0, [r7], #-134 @ 0xffffff7a @ │ │ │ │ + rsbeq fp, r7, sl, lsr #24 │ │ │ │ + rsbeq r0, r7, r4, asr #17 │ │ │ │ + strdeq fp, [r7], #-186 @ 0xffffff46 @ │ │ │ │ + mlseq r7, r4, r8, r0 │ │ │ │ + rsbeq lr, r7, r4, asr r3 │ │ │ │ + rsbeq lr, r7, r0, asr #6 │ │ │ │ @ instruction: 0xffffaa7d │ │ │ │ - mlseq r7, r4, fp, fp │ │ │ │ - rsbeq r0, r7, lr, lsr #16 │ │ │ │ - rsbeq fp, r7, r4, ror #22 │ │ │ │ - rsbeq r0, r7, r0, lsl #16 │ │ │ │ - rsbeq pc, ip, r6, lsl #14 │ │ │ │ - rsbeq lr, r7, r8, asr #5 │ │ │ │ + mlseq r7, ip, fp, fp │ │ │ │ + rsbeq r0, r7, r6, lsr r8 │ │ │ │ + rsbeq fp, r7, ip, ror #22 │ │ │ │ + rsbeq r0, r7, r8, lsl #16 │ │ │ │ + rsbeq pc, ip, lr, lsl #14 │ │ │ │ + ldrdeq lr, [r7], #-32 @ 0xffffffe0 @ │ │ │ │ @ instruction: 0xffffab9b │ │ │ │ - rsbeq fp, r7, r2, lsl fp │ │ │ │ - rsbeq r0, r7, lr, lsr #15 │ │ │ │ - rsbeq fp, r7, r6, ror #21 │ │ │ │ - rsbeq r0, r7, r2, lsl #15 │ │ │ │ - strhteq fp, [r7], #-170 @ 0xffffff56 │ │ │ │ - rsbeq r0, r7, r6, asr r7 │ │ │ │ - rsbeq fp, r7, lr, lsl #21 │ │ │ │ - rsbeq r0, r7, sl, lsr #14 │ │ │ │ - rsbeq lr, r7, r4, lsr #4 │ │ │ │ - rsbeq lr, r7, r4, lsl r2 │ │ │ │ + rsbeq fp, r7, sl, lsl fp │ │ │ │ + strhteq r0, [r7], #-118 @ 0xffffff8a │ │ │ │ + rsbeq fp, r7, lr, ror #21 │ │ │ │ + rsbeq r0, r7, sl, lsl #15 │ │ │ │ + rsbeq fp, r7, r2, asr #21 │ │ │ │ + rsbeq r0, r7, lr, asr r7 │ │ │ │ + mlseq r7, r6, sl, fp │ │ │ │ + rsbeq r0, r7, r2, lsr r7 │ │ │ │ + rsbeq lr, r7, ip, lsr #4 │ │ │ │ + rsbeq lr, r7, ip, lsl r2 │ │ │ │ @ instruction: 0xffffab3f │ │ │ │ - rsbeq fp, r7, sl, lsr sl │ │ │ │ - ldrdeq r0, [r7], #-102 @ 0xffffff9a @ │ │ │ │ - rsbeq fp, r7, ip, lsl #20 │ │ │ │ - rsbeq r0, r7, r8, lsr #13 │ │ │ │ - ldrdeq fp, [r7], #-158 @ 0xffffff62 @ │ │ │ │ - rsbeq r0, r7, sl, ror r6 │ │ │ │ + rsbeq fp, r7, r2, asr #20 │ │ │ │ + ldrdeq r0, [r7], #-110 @ 0xffffff92 @ │ │ │ │ + rsbeq fp, r7, r4, lsl sl │ │ │ │ + strhteq r0, [r7], #-96 @ 0xffffffa0 │ │ │ │ + rsbeq fp, r7, r6, ror #19 │ │ │ │ + rsbeq r0, r7, r2, lsl #13 │ │ │ │ andne lr, r9, #3620864 @ 0x374000 │ │ │ │ vrsubhn.i64 d4, q3, q12 │ │ │ │ strmi pc, [r4], -r7, lsr #26 │ │ │ │ @ instruction: 0xf0002801 │ │ │ │ @ instruction: 0xf8df8086 │ │ │ │ vmla.f32 d16, d17, d12 │ │ │ │ ldrbtmi r1, [r8], #-348 @ 0xfffffea4 │ │ │ │ @@ -364077,184 +364077,184 @@ │ │ │ │ vadd.i8 d20, d17, d30 │ │ │ │ ldrbtmi r2, [r8], #-312 @ 0xfffffec8 │ │ │ │ @ instruction: 0xf6a1300c │ │ │ │ stmiami ip!, {r0, r2, r3, r4, r6, r9, fp, ip, sp, lr, pc} │ │ │ │ ldrbtmi r4, [r8], #-1569 @ 0xfffff9df │ │ │ │ blx 7b426a │ │ │ │ ldmdblt lr!, {r1, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc} │ │ │ │ - strdeq fp, [r7], #-110 @ 0xffffff92 @ │ │ │ │ - mlseq r7, r8, r3, r0 │ │ │ │ - strhteq sp, [r7], #-232 @ 0xffffff18 │ │ │ │ - rsbeq sp, r7, lr, lsr #29 │ │ │ │ + rsbeq fp, r7, r6, lsl #14 │ │ │ │ + rsbeq r0, r7, r0, lsr #7 │ │ │ │ + rsbeq sp, r7, r0, asr #29 │ │ │ │ + strhteq sp, [r7], #-230 @ 0xffffff1a │ │ │ │ @ instruction: 0xffffaa4b │ │ │ │ - rsbeq fp, r7, r0, lsr #13 │ │ │ │ - rsbeq r0, r7, sl, lsr r3 │ │ │ │ - rsbeq fp, r7, r0, ror r6 │ │ │ │ - rsbeq r0, r7, sl, lsl #6 │ │ │ │ - rsbeq fp, r7, r2, asr #12 │ │ │ │ - ldrdeq r0, [r7], #-44 @ 0xffffffd4 @ │ │ │ │ - rsbeq fp, r7, r2, lsl r6 │ │ │ │ - rsbeq r0, r7, ip, lsr #5 │ │ │ │ - rsbeq fp, r7, r2, ror #11 │ │ │ │ - rsbeq r0, r7, ip, ror r2 │ │ │ │ - strhteq fp, [r7], #-82 @ 0xffffffae │ │ │ │ - rsbeq r0, r7, ip, asr #4 │ │ │ │ - rsbeq ip, r8, r8, lsl #1 │ │ │ │ - rsbeq sp, r7, ip, ror sp │ │ │ │ + rsbeq fp, r7, r8, lsr #13 │ │ │ │ + rsbeq r0, r7, r2, asr #6 │ │ │ │ + rsbeq fp, r7, r8, ror r6 │ │ │ │ + rsbeq r0, r7, r2, lsl r3 │ │ │ │ + rsbeq fp, r7, sl, asr #12 │ │ │ │ + rsbeq r0, r7, r4, ror #5 │ │ │ │ + rsbeq fp, r7, sl, lsl r6 │ │ │ │ + strhteq r0, [r7], #-36 @ 0xffffffdc │ │ │ │ + rsbeq fp, r7, sl, ror #11 │ │ │ │ + rsbeq r0, r7, r4, lsl #5 │ │ │ │ + strhteq fp, [r7], #-90 @ 0xffffffa6 │ │ │ │ + rsbeq r0, r7, r4, asr r2 │ │ │ │ + mlseq r8, r0, r0, ip │ │ │ │ + rsbeq sp, r7, r4, lsl #27 │ │ │ │ @ instruction: 0xffffaa65 │ │ │ │ - rsbeq fp, r7, r6, asr r5 │ │ │ │ - strdeq r0, [r7], #-16 @ │ │ │ │ - rsbeq fp, r7, r8, lsr #10 │ │ │ │ - rsbeq r0, r7, r2, asr #3 │ │ │ │ - strdeq fp, [r7], #-72 @ 0xffffffb8 @ │ │ │ │ - mlseq r7, r2, r1, r0 │ │ │ │ - rsbeq sp, r7, sl, lsl #26 │ │ │ │ - rsbeq sp, r7, sl, ror #25 │ │ │ │ + rsbeq fp, r7, lr, asr r5 │ │ │ │ + strdeq r0, [r7], #-24 @ 0xffffffe8 @ │ │ │ │ + rsbeq fp, r7, r0, lsr r5 │ │ │ │ + rsbeq r0, r7, sl, asr #3 │ │ │ │ + rsbeq fp, r7, r0, lsl #10 │ │ │ │ + mlseq r7, sl, r1, r0 │ │ │ │ + rsbeq sp, r7, r2, lsl sp │ │ │ │ + strdeq sp, [r7], #-194 @ 0xffffff3e @ │ │ │ │ @ instruction: 0xffffaa83 │ │ │ │ - mlseq r7, ip, r4, fp │ │ │ │ - rsbeq r0, r7, r6, lsr r1 │ │ │ │ - rsbeq fp, r7, lr, ror #8 │ │ │ │ - rsbeq r0, r7, r8, lsl #2 │ │ │ │ - rsbeq fp, r7, lr, lsr r4 │ │ │ │ - ldrdeq r0, [r7], #-8 @ │ │ │ │ - rsbeq sp, r7, r4, ror #24 │ │ │ │ - rsbeq sp, r7, r4, asr #24 │ │ │ │ + rsbeq fp, r7, r4, lsr #9 │ │ │ │ + rsbeq r0, r7, lr, lsr r1 │ │ │ │ + rsbeq fp, r7, r6, ror r4 │ │ │ │ + rsbeq r0, r7, r0, lsl r1 │ │ │ │ + rsbeq fp, r7, r6, asr #8 │ │ │ │ + rsbeq r0, r7, r0, ror #1 │ │ │ │ + rsbeq sp, r7, ip, ror #24 │ │ │ │ + rsbeq sp, r7, ip, asr #24 │ │ │ │ @ instruction: 0xffffabd5 │ │ │ │ - rsbeq fp, r7, r2, ror #7 │ │ │ │ - rsbeq r0, r7, ip, ror r0 │ │ │ │ - strhteq fp, [r7], #-52 @ 0xffffffcc │ │ │ │ - rsbeq r0, r7, lr, asr #32 │ │ │ │ - rsbeq fp, r7, r4, lsl #7 │ │ │ │ - rsbeq r0, r7, lr, lsl r0 │ │ │ │ - ldrdeq ip, [fp], #-50 @ 0xffffffce @ │ │ │ │ - mlseq r7, sl, fp, sp │ │ │ │ + rsbeq fp, r7, sl, ror #7 │ │ │ │ + rsbeq r0, r7, r4, lsl #1 │ │ │ │ + strhteq fp, [r7], #-60 @ 0xffffffc4 │ │ │ │ + rsbeq r0, r7, r6, asr r0 │ │ │ │ + rsbeq fp, r7, ip, lsl #7 │ │ │ │ + rsbeq r0, r7, r6, lsr #32 │ │ │ │ + ldrdeq ip, [fp], #-58 @ 0xffffffc6 @ │ │ │ │ + rsbeq sp, r7, r2, lsr #23 │ │ │ │ @ instruction: 0xffffa2e7 │ │ │ │ - rsbeq fp, r7, r8, lsr #6 │ │ │ │ - rsbeq pc, r6, r2, asr #31 │ │ │ │ - strdeq fp, [r7], #-42 @ 0xffffffd6 @ │ │ │ │ - mlseq r6, r4, pc, pc @ │ │ │ │ - rsbeq fp, r7, sl, asr #5 │ │ │ │ - rsbeq pc, r6, r4, ror #30 │ │ │ │ - rsbeq sp, r7, ip, lsl fp │ │ │ │ - strdeq sp, [r7], #-172 @ 0xffffff54 @ │ │ │ │ + rsbeq fp, r7, r0, lsr r3 │ │ │ │ + rsbeq pc, r6, sl, asr #31 │ │ │ │ + rsbeq fp, r7, r2, lsl #6 │ │ │ │ + mlseq r6, ip, pc, pc @ │ │ │ │ + ldrdeq fp, [r7], #-34 @ 0xffffffde @ │ │ │ │ + rsbeq pc, r6, ip, ror #30 │ │ │ │ + rsbeq sp, r7, r4, lsr #22 │ │ │ │ + rsbeq sp, r7, r4, lsl #22 │ │ │ │ @ instruction: 0xffffabc5 │ │ │ │ - rsbeq fp, r7, lr, ror #4 │ │ │ │ - rsbeq pc, r6, r8, lsl #30 │ │ │ │ - rsbeq fp, r7, r0, asr #4 │ │ │ │ - ldrdeq pc, [r6], #-234 @ 0xffffff16 @ │ │ │ │ - rsbeq fp, r7, r0, lsl r2 │ │ │ │ - rsbeq pc, r6, sl, lsr #29 │ │ │ │ - rsbeq pc, r7, lr, ror #8 │ │ │ │ - rsbeq sp, r7, r6, asr sl │ │ │ │ + rsbeq fp, r7, r6, ror r2 │ │ │ │ + rsbeq pc, r6, r0, lsl pc @ │ │ │ │ + rsbeq fp, r7, r8, asr #4 │ │ │ │ + rsbeq pc, r6, r2, ror #29 │ │ │ │ + rsbeq fp, r7, r8, lsl r2 │ │ │ │ + strhteq pc, [r6], #-226 @ 0xffffff1e @ │ │ │ │ + rsbeq pc, r7, r6, ror r4 @ │ │ │ │ + rsbeq sp, r7, lr, asr sl │ │ │ │ @ instruction: 0xffffad37 │ │ │ │ - strhteq fp, [r7], #-20 @ 0xffffffec │ │ │ │ - rsbeq pc, r6, lr, asr #28 │ │ │ │ - rsbeq fp, r7, r6, lsl #3 │ │ │ │ - rsbeq pc, r6, r0, lsr #28 │ │ │ │ - rsbeq fp, r7, r6, asr r1 │ │ │ │ - strdeq pc, [r6], #-208 @ 0xffffff30 @ │ │ │ │ - ldrdeq sp, [r7], #-148 @ 0xffffff6c @ │ │ │ │ - strhteq sp, [r7], #-148 @ 0xffffff6c │ │ │ │ + strhteq fp, [r7], #-28 @ 0xffffffe4 │ │ │ │ + rsbeq pc, r6, r6, asr lr @ │ │ │ │ + rsbeq fp, r7, lr, lsl #3 │ │ │ │ + rsbeq pc, r6, r8, lsr #28 │ │ │ │ + rsbeq fp, r7, lr, asr r1 │ │ │ │ + strdeq pc, [r6], #-216 @ 0xffffff28 @ │ │ │ │ + ldrdeq sp, [r7], #-156 @ 0xffffff64 @ │ │ │ │ + strhteq sp, [r7], #-156 @ 0xffffff64 │ │ │ │ @ instruction: 0xffff92dd │ │ │ │ - strdeq fp, [r7], #-10 @ │ │ │ │ - mlseq r6, r4, sp, pc @ │ │ │ │ - rsbeq fp, r7, ip, asr #1 │ │ │ │ - rsbeq pc, r6, r6, ror #26 │ │ │ │ - mlseq r7, ip, r0, fp │ │ │ │ - rsbeq pc, r6, r6, lsr sp @ │ │ │ │ - rsbeq sp, r7, r2, lsr r9 │ │ │ │ - rsbeq sp, r7, lr, lsl #18 │ │ │ │ + rsbeq fp, r7, r2, lsl #2 │ │ │ │ + mlseq r6, ip, sp, pc @ │ │ │ │ + ldrdeq fp, [r7], #-4 @ │ │ │ │ + rsbeq pc, r6, lr, ror #26 │ │ │ │ + rsbeq fp, r7, r4, lsr #1 │ │ │ │ + rsbeq pc, r6, lr, lsr sp @ │ │ │ │ + rsbeq sp, r7, sl, lsr r9 │ │ │ │ + rsbeq sp, r7, r6, lsl r9 │ │ │ │ @ instruction: 0xffffac23 │ │ │ │ - rsbeq fp, r7, r0, asr #32 │ │ │ │ - ldrdeq pc, [r6], #-202 @ 0xffffff36 @ │ │ │ │ - rsbeq fp, r7, r2, lsl r0 │ │ │ │ - rsbeq pc, r6, ip, lsr #25 │ │ │ │ - rsbeq sl, r7, r2, ror #31 │ │ │ │ - rsbeq pc, r6, ip, ror ip @ │ │ │ │ - rsbeq pc, ip, r4, lsr #13 │ │ │ │ - rsbeq sp, r7, ip, ror #16 │ │ │ │ + rsbeq fp, r7, r8, asr #32 │ │ │ │ + rsbeq pc, r6, r2, ror #25 │ │ │ │ + rsbeq fp, r7, sl, lsl r0 │ │ │ │ + strhteq pc, [r6], #-196 @ 0xffffff3c @ │ │ │ │ + rsbeq sl, r7, sl, ror #31 │ │ │ │ + rsbeq pc, r6, r4, lsl #25 │ │ │ │ + rsbeq pc, ip, ip, lsr #13 │ │ │ │ + rsbeq sp, r7, r4, ror r8 │ │ │ │ @ instruction: 0xffffad01 │ │ │ │ - rsbeq sl, r7, r6, lsl #31 │ │ │ │ - rsbeq pc, r6, r0, lsr #24 │ │ │ │ - rsbeq sl, r7, r8, asr pc │ │ │ │ - strdeq pc, [r6], #-178 @ 0xffffff4e @ │ │ │ │ - rsbeq sl, r7, r8, lsr #30 │ │ │ │ - rsbeq pc, r6, r2, asr #23 │ │ │ │ + rsbeq sl, r7, lr, lsl #31 │ │ │ │ + rsbeq pc, r6, r8, lsr #24 │ │ │ │ + rsbeq sl, r7, r0, ror #30 │ │ │ │ + strdeq pc, [r6], #-186 @ 0xffffff46 @ │ │ │ │ + rsbeq sl, r7, r0, lsr pc │ │ │ │ + rsbeq pc, r6, sl, asr #23 │ │ │ │ + strdeq sp, [r7], #-114 @ 0xffffff8e @ │ │ │ │ rsbeq sp, r7, sl, ror #15 │ │ │ │ - rsbeq sp, r7, r2, ror #15 │ │ │ │ @ instruction: 0xffff4fa7 │ │ │ │ - rsbeq sl, r7, ip, asr #29 │ │ │ │ - rsbeq pc, r6, r6, ror #22 │ │ │ │ - mlseq r7, lr, lr, sl │ │ │ │ - rsbeq pc, r6, r8, lsr fp @ │ │ │ │ - rsbeq sl, r7, lr, ror #28 │ │ │ │ - rsbeq pc, r6, r8, lsl #22 │ │ │ │ + ldrdeq sl, [r7], #-228 @ 0xffffff1c @ │ │ │ │ + rsbeq pc, r6, lr, ror #22 │ │ │ │ + rsbeq sl, r7, r6, lsr #29 │ │ │ │ + rsbeq pc, r6, r0, asr #22 │ │ │ │ + rsbeq sl, r7, r6, ror lr │ │ │ │ + rsbeq pc, r6, r0, lsl fp @ │ │ │ │ + mlseq r7, r4, r7, sp │ │ │ │ rsbeq sp, r7, ip, lsl #15 │ │ │ │ - rsbeq sp, r7, r4, lsl #15 │ │ │ │ @ instruction: 0xffffad39 │ │ │ │ - rsbeq sl, r7, r2, lsl lr │ │ │ │ - rsbeq pc, r6, ip, lsr #21 │ │ │ │ - rsbeq sl, r7, r4, ror #27 │ │ │ │ - rsbeq pc, r6, lr, ror sl @ │ │ │ │ - strhteq sl, [r7], #-212 @ 0xffffff2c │ │ │ │ - rsbeq pc, r6, lr, asr #20 │ │ │ │ - rsbeq r6, r8, sl, lsl #26 │ │ │ │ - rsbeq sp, r7, r6, lsl #14 │ │ │ │ + rsbeq sl, r7, sl, lsl lr │ │ │ │ + strhteq pc, [r6], #-164 @ 0xffffff5c @ │ │ │ │ + rsbeq sl, r7, ip, ror #27 │ │ │ │ + rsbeq pc, r6, r6, lsl #21 │ │ │ │ + strhteq sl, [r7], #-220 @ 0xffffff24 │ │ │ │ + rsbeq pc, r6, r6, asr sl @ │ │ │ │ + rsbeq r6, r8, r2, lsl sp │ │ │ │ + rsbeq sp, r7, lr, lsl #14 │ │ │ │ @ instruction: 0xffffaeeb │ │ │ │ - rsbeq sl, r7, r8, asr sp │ │ │ │ - strdeq pc, [r6], #-146 @ 0xffffff6e @ │ │ │ │ - rsbeq sl, r7, sl, lsr #26 │ │ │ │ - rsbeq pc, r6, r4, asr #19 │ │ │ │ - strdeq sl, [r7], #-202 @ 0xffffff36 @ │ │ │ │ - mlseq r6, r4, r9, pc @ │ │ │ │ - rsbeq r1, fp, ip │ │ │ │ - rsbeq sp, r7, r8, ror #12 │ │ │ │ + rsbeq sl, r7, r0, ror #26 │ │ │ │ + strdeq pc, [r6], #-154 @ 0xffffff66 @ │ │ │ │ + rsbeq sl, r7, r2, lsr sp │ │ │ │ + rsbeq pc, r6, ip, asr #19 │ │ │ │ + rsbeq sl, r7, r2, lsl #26 │ │ │ │ + mlseq r6, ip, r9, pc @ │ │ │ │ + rsbeq r1, fp, r4, lsl r0 │ │ │ │ + rsbeq sp, r7, r0, ror r6 │ │ │ │ @ instruction: 0xffff4f6d │ │ │ │ - mlseq r7, lr, ip, sl │ │ │ │ - rsbeq pc, r6, r8, lsr r9 @ │ │ │ │ - rsbeq sl, r7, r0, ror ip │ │ │ │ - rsbeq pc, r6, sl, lsl #18 │ │ │ │ - rsbeq sl, r7, r0, asr #24 │ │ │ │ - ldrdeq pc, [r6], #-138 @ 0xffffff76 @ │ │ │ │ - strdeq sp, [r7], #-86 @ 0xffffffaa @ │ │ │ │ - rsbeq sp, r7, sl, ror #11 │ │ │ │ + rsbeq sl, r7, r6, lsr #25 │ │ │ │ + rsbeq pc, r6, r0, asr #18 │ │ │ │ + rsbeq sl, r7, r8, ror ip │ │ │ │ + rsbeq pc, r6, r2, lsl r9 @ │ │ │ │ + rsbeq sl, r7, r8, asr #24 │ │ │ │ + rsbeq pc, r6, r2, ror #17 │ │ │ │ + strdeq sp, [r7], #-94 @ 0xffffffa2 @ │ │ │ │ + strdeq sp, [r7], #-82 @ 0xffffffae @ │ │ │ │ @ instruction: 0xffff52bf │ │ │ │ - rsbeq sl, r7, r4, ror #23 │ │ │ │ - rsbeq pc, r6, lr, ror r8 @ │ │ │ │ - strhteq sl, [r7], #-182 @ 0xffffff4a │ │ │ │ - rsbeq pc, r6, r0, asr r8 @ │ │ │ │ - rsbeq sl, r7, r6, lsl #23 │ │ │ │ - rsbeq pc, r6, r0, lsr #16 │ │ │ │ - rsbeq sp, r7, ip, lsr #11 │ │ │ │ - rsbeq sp, r7, r0, lsr #11 │ │ │ │ + rsbeq sl, r7, ip, ror #23 │ │ │ │ + rsbeq pc, r6, r6, lsl #17 │ │ │ │ + strhteq sl, [r7], #-190 @ 0xffffff42 │ │ │ │ + rsbeq pc, r6, r8, asr r8 @ │ │ │ │ + rsbeq sl, r7, lr, lsl #23 │ │ │ │ + rsbeq pc, r6, r8, lsr #16 │ │ │ │ + strhteq sp, [r7], #-84 @ 0xffffffac │ │ │ │ + rsbeq sp, r7, r8, lsr #11 │ │ │ │ @ instruction: 0xffffad19 │ │ │ │ - rsbeq sl, r7, sl, lsr #22 │ │ │ │ - rsbeq pc, r6, r4, asr #15 │ │ │ │ - strdeq sl, [r7], #-174 @ 0xffffff52 @ │ │ │ │ - mlseq r6, sl, r7, pc @ │ │ │ │ - ldrdeq sl, [r7], #-162 @ 0xffffff5e @ │ │ │ │ - rsbeq pc, r6, lr, ror #14 │ │ │ │ - rsbeq fp, r9, ip, lsr #22 │ │ │ │ - rsbeq sp, r7, lr, lsl r5 │ │ │ │ + rsbeq sl, r7, r2, lsr fp │ │ │ │ + rsbeq pc, r6, ip, asr #15 │ │ │ │ + rsbeq sl, r7, r6, lsl #22 │ │ │ │ + rsbeq pc, r6, r2, lsr #15 │ │ │ │ + ldrdeq sl, [r7], #-170 @ 0xffffff56 @ │ │ │ │ + rsbeq pc, r6, r6, ror r7 @ │ │ │ │ + rsbeq fp, r9, r4, lsr fp │ │ │ │ + rsbeq sp, r7, r6, lsr #10 │ │ │ │ @ instruction: 0xffffad79 │ │ │ │ - rsbeq sl, r7, r0, lsl #21 │ │ │ │ - rsbeq pc, r6, ip, lsl r7 @ │ │ │ │ - rsbeq sl, r7, r6, asr sl │ │ │ │ - strdeq pc, [r6], #-98 @ 0xffffff9e @ │ │ │ │ - rsbeq sl, r7, sl, lsr #20 │ │ │ │ - rsbeq pc, r6, r6, asr #13 │ │ │ │ + rsbeq sl, r7, r8, lsl #21 │ │ │ │ + rsbeq pc, r6, r4, lsr #14 │ │ │ │ + rsbeq sl, r7, lr, asr sl │ │ │ │ + strdeq pc, [r6], #-106 @ 0xffffff96 @ │ │ │ │ + rsbeq sl, r7, r2, lsr sl │ │ │ │ + rsbeq pc, r6, lr, asr #13 │ │ │ │ + ldrdeq sp, [r7], #-76 @ 0xffffffb4 @ │ │ │ │ ldrdeq sp, [r7], #-68 @ 0xffffffbc @ │ │ │ │ - rsbeq sp, r7, ip, asr #9 │ │ │ │ @ instruction: 0xffffcc8f │ │ │ │ - ldrdeq sl, [r7], #-150 @ 0xffffff6a @ │ │ │ │ - rsbeq pc, r6, r2, ror r6 @ │ │ │ │ - rsbeq sl, r7, ip, lsr #19 │ │ │ │ - rsbeq pc, r6, r8, asr #12 │ │ │ │ - rsbeq sl, r7, lr, ror r9 │ │ │ │ - rsbeq pc, r6, sl, lsl r6 @ │ │ │ │ + ldrdeq sl, [r7], #-158 @ 0xffffff62 @ │ │ │ │ + rsbeq pc, r6, sl, ror r6 @ │ │ │ │ + strhteq sl, [r7], #-148 @ 0xffffff6c │ │ │ │ + rsbeq pc, r6, r0, asr r6 @ │ │ │ │ + rsbeq sl, r7, r6, lsl #19 │ │ │ │ + rsbeq pc, r6, r2, lsr #12 │ │ │ │ stcmi 8, cr15, [r8, #892] @ 0x37c │ │ │ │ ldrbtmi r9, [ip], #-2057 @ 0xfffff7f7 │ │ │ │ vsubhn.i32 d4, , │ │ │ │ strmi pc, [r2], -sp, lsr #28 │ │ │ │ cmple r2, r0, lsl #16 │ │ │ │ ldclcc 8, cr15, [r8, #-892]! @ 0xfffffc84 │ │ │ │ strls sl, [r2], #-2314 @ 0xfffff6f6 │ │ │ │ @@ -365114,184 +365114,184 @@ │ │ │ │ stmiami lr!, {r0, r4, r5, r8, fp, ip, sp, pc} │ │ │ │ tstpcc r9, r1, asr #4 @ p-variant is OBSOLETE │ │ │ │ andcc r4, ip, r8, ror r4 │ │ │ │ blx 1235290 │ │ │ │ ldrbtmi r4, [r8], #-2219 @ 0xfffff755 │ │ │ │ blx 135298 │ │ │ │ bllt ff8b5810 │ │ │ │ - rsbeq ip, r7, sl, lsr ip │ │ │ │ - mlseq r7, sl, r1, sp │ │ │ │ + rsbeq ip, r7, r2, asr #24 │ │ │ │ + rsbeq sp, r7, r2, lsr #3 │ │ │ │ @ instruction: 0xffffac73 │ │ │ │ - rsbeq sl, r7, ip, ror r6 │ │ │ │ - rsbeq pc, r6, r6, lsl r3 @ │ │ │ │ - rsbeq sl, r7, lr, asr #12 │ │ │ │ - rsbeq pc, r6, r8, ror #5 │ │ │ │ - rsbeq sl, r7, lr, lsl r6 │ │ │ │ - strhteq pc, [r6], #-40 @ 0xffffffd8 @ │ │ │ │ - rsbeq r9, r6, r8, lsr #2 │ │ │ │ - rsbeq sp, r7, ip, lsl #2 │ │ │ │ + rsbeq sl, r7, r4, lsl #13 │ │ │ │ + rsbeq pc, r6, lr, lsl r3 @ │ │ │ │ + rsbeq sl, r7, r6, asr r6 │ │ │ │ + strdeq pc, [r6], #-32 @ 0xffffffe0 @ │ │ │ │ + rsbeq sl, r7, r6, lsr #12 │ │ │ │ + rsbeq pc, r6, r0, asr #5 │ │ │ │ + rsbeq r9, r6, r0, lsr r1 │ │ │ │ + rsbeq sp, r7, r4, lsl r1 │ │ │ │ @ instruction: 0xffff53c5 │ │ │ │ - rsbeq sl, r7, r2, asr #11 │ │ │ │ - rsbeq pc, r6, ip, asr r2 @ │ │ │ │ - mlseq r7, r4, r5, sl │ │ │ │ - rsbeq pc, r6, lr, lsr #4 │ │ │ │ - rsbeq sl, r7, r4, ror #10 │ │ │ │ - strdeq pc, [r6], #-30 @ 0xffffffe2 @ │ │ │ │ - rsbeq sp, r7, r6, lsr #1 │ │ │ │ - rsbeq sp, r7, r2, lsr #1 │ │ │ │ + rsbeq sl, r7, sl, asr #11 │ │ │ │ + rsbeq pc, r6, r4, ror #4 │ │ │ │ + mlseq r7, ip, r5, sl │ │ │ │ + rsbeq pc, r6, r6, lsr r2 @ │ │ │ │ + rsbeq sl, r7, ip, ror #10 │ │ │ │ + rsbeq pc, r6, r6, lsl #4 │ │ │ │ + rsbeq sp, r7, lr, lsr #1 │ │ │ │ + rsbeq sp, r7, sl, lsr #1 │ │ │ │ @ instruction: 0xffffc86f │ │ │ │ - rsbeq sl, r7, r8, lsl #10 │ │ │ │ - rsbeq pc, r6, r2, lsr #3 │ │ │ │ - ldrdeq sl, [r7], #-74 @ 0xffffffb6 @ │ │ │ │ - rsbeq pc, r6, r4, ror r1 @ │ │ │ │ - rsbeq sl, r7, sl, lsr #9 │ │ │ │ - rsbeq pc, r6, r4, asr #2 │ │ │ │ + rsbeq sl, r7, r0, lsl r5 │ │ │ │ + rsbeq pc, r6, sl, lsr #3 │ │ │ │ + rsbeq sl, r7, r2, ror #9 │ │ │ │ + rsbeq pc, r6, ip, ror r1 @ │ │ │ │ + strhteq sl, [r7], #-66 @ 0xffffffbe │ │ │ │ + rsbeq pc, r6, ip, asr #2 │ │ │ │ + rsbeq sp, r7, r8, lsr r0 │ │ │ │ rsbeq sp, r7, r0, lsr r0 │ │ │ │ - rsbeq sp, r7, r8, lsr #32 │ │ │ │ @ instruction: 0xffffc861 │ │ │ │ - rsbeq sl, r7, lr, asr #8 │ │ │ │ - rsbeq pc, r6, r8, ror #1 │ │ │ │ - rsbeq sl, r7, r0, lsr #8 │ │ │ │ - strhteq pc, [r6], #-10 @ │ │ │ │ - strdeq sl, [r7], #-48 @ 0xffffffd0 @ │ │ │ │ - rsbeq pc, r6, sl, lsl #1 │ │ │ │ + rsbeq sl, r7, r6, asr r4 │ │ │ │ + strdeq pc, [r6], #-0 @ │ │ │ │ + rsbeq sl, r7, r8, lsr #8 │ │ │ │ + rsbeq pc, r6, r2, asr #1 │ │ │ │ + strdeq sl, [r7], #-56 @ 0xffffffc8 @ │ │ │ │ + mlseq r6, r2, r0, pc @ │ │ │ │ + rsbeq ip, r7, sl, asr #31 │ │ │ │ rsbeq ip, r7, r2, asr #31 │ │ │ │ - strhteq ip, [r7], #-250 @ 0xffffff06 │ │ │ │ @ instruction: 0xffffac57 │ │ │ │ - mlseq r7, r4, r3, sl │ │ │ │ - rsbeq pc, r6, lr, lsr #32 │ │ │ │ - rsbeq sl, r7, r6, ror #6 │ │ │ │ - rsbeq pc, r6, r0 │ │ │ │ - rsbeq sl, r7, r6, lsr r3 │ │ │ │ - ldrdeq lr, [r6], #-240 @ 0xffffff10 @ │ │ │ │ - rsbeq ip, r7, r0, asr pc │ │ │ │ - rsbeq ip, r7, r4, asr #30 │ │ │ │ + mlseq r7, ip, r3, sl │ │ │ │ + rsbeq pc, r6, r6, lsr r0 @ │ │ │ │ + rsbeq sl, r7, lr, ror #6 │ │ │ │ + rsbeq pc, r6, r8 │ │ │ │ + rsbeq sl, r7, lr, lsr r3 │ │ │ │ + ldrdeq lr, [r6], #-248 @ 0xffffff08 @ │ │ │ │ + rsbeq ip, r7, r8, asr pc │ │ │ │ + rsbeq ip, r7, ip, asr #30 │ │ │ │ @ instruction: 0xffffbdbd │ │ │ │ - ldrdeq sl, [r7], #-42 @ 0xffffffd6 @ │ │ │ │ - rsbeq lr, r6, r4, ror pc │ │ │ │ - rsbeq sl, r7, ip, lsr #5 │ │ │ │ - rsbeq lr, r6, r6, asr #30 │ │ │ │ - rsbeq sl, r7, ip, ror r2 │ │ │ │ - rsbeq lr, r6, r6, lsl pc │ │ │ │ - rsbeq r5, r6, r2, ror #28 │ │ │ │ - strhteq ip, [r7], #-238 @ 0xffffff12 │ │ │ │ + rsbeq sl, r7, r2, ror #5 │ │ │ │ + rsbeq lr, r6, ip, ror pc │ │ │ │ + strhteq sl, [r7], #-36 @ 0xffffffdc │ │ │ │ + rsbeq lr, r6, lr, asr #30 │ │ │ │ + rsbeq sl, r7, r4, lsl #5 │ │ │ │ + rsbeq lr, r6, lr, lsl pc │ │ │ │ + rsbeq r5, r6, sl, ror #28 │ │ │ │ + rsbeq ip, r7, r6, asr #29 │ │ │ │ @ instruction: 0xffffabd3 │ │ │ │ - rsbeq sl, r7, r0, lsr #4 │ │ │ │ - strhteq lr, [r6], #-234 @ 0xffffff16 │ │ │ │ - strdeq sl, [r7], #-18 @ 0xffffffee @ │ │ │ │ - rsbeq lr, r6, ip, lsl #29 │ │ │ │ - rsbeq sl, r7, r2, asr #3 │ │ │ │ - rsbeq lr, r6, ip, asr lr │ │ │ │ - rsbeq ip, r7, r0, asr #28 │ │ │ │ - rsbeq ip, r7, r0, lsr lr │ │ │ │ + rsbeq sl, r7, r8, lsr #4 │ │ │ │ + rsbeq lr, r6, r2, asr #29 │ │ │ │ + strdeq sl, [r7], #-26 @ 0xffffffe6 @ │ │ │ │ + mlseq r6, r4, lr, lr │ │ │ │ + rsbeq sl, r7, sl, asr #3 │ │ │ │ + rsbeq lr, r6, r4, ror #28 │ │ │ │ + rsbeq ip, r7, r8, asr #28 │ │ │ │ + rsbeq ip, r7, r8, lsr lr │ │ │ │ @ instruction: 0xffffa82d │ │ │ │ - rsbeq sl, r7, r6, ror #2 │ │ │ │ - rsbeq lr, r6, r0, lsl #28 │ │ │ │ - rsbeq sl, r7, r8, lsr r1 │ │ │ │ - ldrdeq lr, [r6], #-210 @ 0xffffff2e @ │ │ │ │ - rsbeq sl, r7, r8, lsl #2 │ │ │ │ - rsbeq lr, r6, r2, lsr #27 │ │ │ │ - ldrdeq ip, [r7], #-218 @ 0xffffff26 @ │ │ │ │ - rsbeq ip, r7, lr, asr #27 │ │ │ │ + rsbeq sl, r7, lr, ror #2 │ │ │ │ + rsbeq lr, r6, r8, lsl #28 │ │ │ │ + rsbeq sl, r7, r0, asr #2 │ │ │ │ + ldrdeq lr, [r6], #-218 @ 0xffffff26 @ │ │ │ │ + rsbeq sl, r7, r0, lsl r1 │ │ │ │ + rsbeq lr, r6, sl, lsr #27 │ │ │ │ + rsbeq ip, r7, r2, ror #27 │ │ │ │ + ldrdeq ip, [r7], #-214 @ 0xffffff2a @ │ │ │ │ @ instruction: 0xffffaae3 │ │ │ │ - rsbeq sl, r7, ip, lsr #1 │ │ │ │ - rsbeq lr, r6, r6, asr #26 │ │ │ │ - rsbeq sl, r7, lr, ror r0 │ │ │ │ - rsbeq lr, r6, r8, lsl sp │ │ │ │ - rsbeq sl, r7, lr, asr #32 │ │ │ │ - rsbeq lr, r6, r8, ror #25 │ │ │ │ - rsbeq ip, r7, r4, ror #26 │ │ │ │ - rsbeq ip, r7, r8, asr sp │ │ │ │ + strhteq sl, [r7], #-4 │ │ │ │ + rsbeq lr, r6, lr, asr #26 │ │ │ │ + rsbeq sl, r7, r6, lsl #1 │ │ │ │ + rsbeq lr, r6, r0, lsr #26 │ │ │ │ + rsbeq sl, r7, r6, asr r0 │ │ │ │ + strdeq lr, [r6], #-192 @ 0xffffff40 @ │ │ │ │ + rsbeq ip, r7, ip, ror #26 │ │ │ │ + rsbeq ip, r7, r0, ror #26 │ │ │ │ @ instruction: 0xffffabbd │ │ │ │ - strdeq r9, [r7], #-242 @ 0xffffff0e @ │ │ │ │ - rsbeq lr, r6, ip, lsl #25 │ │ │ │ - rsbeq r9, r7, r4, asr #31 │ │ │ │ - rsbeq lr, r6, lr, asr ip │ │ │ │ - mlseq r7, r4, pc, r9 @ │ │ │ │ - rsbeq lr, r6, lr, lsr #24 │ │ │ │ + strdeq r9, [r7], #-250 @ 0xffffff06 @ │ │ │ │ + mlseq r6, r4, ip, lr │ │ │ │ + rsbeq r9, r7, ip, asr #31 │ │ │ │ + rsbeq lr, r6, r6, ror #24 │ │ │ │ + mlseq r7, ip, pc, r9 @ │ │ │ │ + rsbeq lr, r6, r6, lsr ip │ │ │ │ + ldrdeq ip, [r7], #-194 @ 0xffffff3e @ │ │ │ │ rsbeq ip, r7, sl, asr #25 │ │ │ │ - rsbeq ip, r7, r2, asr #25 │ │ │ │ @ instruction: 0xffffa9f7 │ │ │ │ - rsbeq r9, r7, r8, lsr pc │ │ │ │ - ldrdeq lr, [r6], #-178 @ 0xffffff4e @ │ │ │ │ - rsbeq r9, r7, sl, lsl #30 │ │ │ │ - rsbeq lr, r6, r4, lsr #23 │ │ │ │ - ldrdeq r9, [r7], #-234 @ 0xffffff16 @ │ │ │ │ - rsbeq lr, r6, r4, ror fp │ │ │ │ - rsbeq ip, r7, ip, asr #24 │ │ │ │ - rsbeq ip, r7, r0, asr #24 │ │ │ │ + rsbeq r9, r7, r0, asr #30 │ │ │ │ + ldrdeq lr, [r6], #-186 @ 0xffffff46 @ │ │ │ │ + rsbeq r9, r7, r2, lsl pc │ │ │ │ + rsbeq lr, r6, ip, lsr #23 │ │ │ │ + rsbeq r9, r7, r2, ror #29 │ │ │ │ + rsbeq lr, r6, ip, ror fp │ │ │ │ + rsbeq ip, r7, r4, asr ip │ │ │ │ + rsbeq ip, r7, r8, asr #24 │ │ │ │ @ instruction: 0xffffab55 │ │ │ │ - rsbeq r9, r7, lr, ror lr │ │ │ │ - rsbeq lr, r6, r8, lsl fp │ │ │ │ - rsbeq r9, r7, r0, asr lr │ │ │ │ - rsbeq lr, r6, sl, ror #21 │ │ │ │ - rsbeq r9, r7, r0, lsr #28 │ │ │ │ - strhteq lr, [r6], #-170 @ 0xffffff56 │ │ │ │ - rsbeq ip, r7, sl, ror r5 │ │ │ │ - strhteq ip, [r7], #-186 @ 0xffffff46 │ │ │ │ + rsbeq r9, r7, r6, lsl #29 │ │ │ │ + rsbeq lr, r6, r0, lsr #22 │ │ │ │ + rsbeq r9, r7, r8, asr lr │ │ │ │ + strdeq lr, [r6], #-162 @ 0xffffff5e @ │ │ │ │ + rsbeq r9, r7, r8, lsr #28 │ │ │ │ + rsbeq lr, r6, r2, asr #21 │ │ │ │ + rsbeq ip, r7, r2, lsl #11 │ │ │ │ + rsbeq ip, r7, r2, asr #23 │ │ │ │ @ instruction: 0xffffabbf │ │ │ │ - rsbeq r9, r7, r4, asr #27 │ │ │ │ - rsbeq lr, r6, lr, asr sl │ │ │ │ - mlseq r7, r6, sp, r9 │ │ │ │ - rsbeq lr, r6, r0, lsr sl │ │ │ │ - rsbeq r9, r7, r6, ror #26 │ │ │ │ - rsbeq lr, r6, r0, lsl #20 │ │ │ │ - rsbeq ip, r7, ip, ror #22 │ │ │ │ - rsbeq ip, r7, ip, asr fp │ │ │ │ + rsbeq r9, r7, ip, asr #27 │ │ │ │ + rsbeq lr, r6, r6, ror #20 │ │ │ │ + mlseq r7, lr, sp, r9 │ │ │ │ + rsbeq lr, r6, r8, lsr sl │ │ │ │ + rsbeq r9, r7, lr, ror #26 │ │ │ │ + rsbeq lr, r6, r8, lsl #20 │ │ │ │ + rsbeq ip, r7, r4, ror fp │ │ │ │ + rsbeq ip, r7, r4, ror #22 │ │ │ │ @ instruction: 0xffff2ff9 │ │ │ │ - rsbeq r9, r7, sl, lsl #26 │ │ │ │ - rsbeq lr, r6, r4, lsr #19 │ │ │ │ - ldrdeq r9, [r7], #-204 @ 0xffffff34 @ │ │ │ │ - rsbeq lr, r6, r6, ror r9 │ │ │ │ - rsbeq r9, r7, ip, lsr #25 │ │ │ │ - rsbeq lr, r6, r6, asr #18 │ │ │ │ - ldrdeq ip, [r7], #-174 @ 0xffffff52 @ │ │ │ │ - rsbeq ip, r7, lr, asr #21 │ │ │ │ + rsbeq r9, r7, r2, lsl sp │ │ │ │ + rsbeq lr, r6, ip, lsr #19 │ │ │ │ + rsbeq r9, r7, r4, ror #25 │ │ │ │ + rsbeq lr, r6, lr, ror r9 │ │ │ │ + strhteq r9, [r7], #-196 @ 0xffffff3c │ │ │ │ + rsbeq lr, r6, lr, asr #18 │ │ │ │ + rsbeq ip, r7, r6, ror #21 │ │ │ │ + ldrdeq ip, [r7], #-166 @ 0xffffff5a @ │ │ │ │ @ instruction: 0xffff2f3f │ │ │ │ - rsbeq r9, r7, r0, asr ip │ │ │ │ - rsbeq lr, r6, sl, ror #17 │ │ │ │ - rsbeq r9, r7, r2, lsr #24 │ │ │ │ - strhteq lr, [r6], #-140 @ 0xffffff74 │ │ │ │ - strdeq r9, [r7], #-178 @ 0xffffff4e @ │ │ │ │ - rsbeq lr, r6, ip, lsl #17 │ │ │ │ - rsbeq ip, r7, r8, lsr sl │ │ │ │ - rsbeq ip, r7, r8, lsr #20 │ │ │ │ + rsbeq r9, r7, r8, asr ip │ │ │ │ + strdeq lr, [r6], #-130 @ 0xffffff7e @ │ │ │ │ + rsbeq r9, r7, sl, lsr #24 │ │ │ │ + rsbeq lr, r6, r4, asr #17 │ │ │ │ + strdeq r9, [r7], #-186 @ 0xffffff46 @ │ │ │ │ + mlseq r6, r4, r8, lr │ │ │ │ + rsbeq ip, r7, r0, asr #20 │ │ │ │ + rsbeq ip, r7, r0, lsr sl │ │ │ │ @ instruction: 0xffff4b81 │ │ │ │ - mlseq r7, r6, fp, r9 │ │ │ │ - rsbeq lr, r6, r0, lsr r8 │ │ │ │ - rsbeq r9, r7, r2, ror #22 │ │ │ │ - strdeq lr, [r6], #-124 @ 0xffffff84 @ │ │ │ │ - rsbeq r9, r7, r2, lsr fp │ │ │ │ - rsbeq lr, r6, ip, asr #15 │ │ │ │ - ldrdeq ip, [r6], #-28 @ 0xffffffe4 @ │ │ │ │ - rsbeq ip, r7, r2, ror r9 │ │ │ │ + mlseq r7, lr, fp, r9 │ │ │ │ + rsbeq lr, r6, r8, lsr r8 │ │ │ │ + rsbeq r9, r7, sl, ror #22 │ │ │ │ + rsbeq lr, r6, r4, lsl #16 │ │ │ │ + rsbeq r9, r7, sl, lsr fp │ │ │ │ + ldrdeq lr, [r6], #-116 @ 0xffffff8c @ │ │ │ │ + rsbeq ip, r6, r4, ror #3 │ │ │ │ + rsbeq ip, r7, sl, ror r9 │ │ │ │ @ instruction: 0xffff2f47 │ │ │ │ - ldrdeq r9, [r7], #-168 @ 0xffffff58 @ │ │ │ │ - rsbeq lr, r6, r4, ror r7 │ │ │ │ - rsbeq r9, r7, lr, lsr #21 │ │ │ │ - rsbeq lr, r6, sl, asr #14 │ │ │ │ - rsbeq r9, r7, r2, lsl #21 │ │ │ │ - rsbeq lr, r6, lr, lsl r7 │ │ │ │ - rsbeq ip, r6, lr, lsr #2 │ │ │ │ - strdeq lr, [fp], #-252 @ 0xffffff04 @ │ │ │ │ - ldrdeq ip, [r7], #-138 @ 0xffffff76 @ │ │ │ │ + rsbeq r9, r7, r0, ror #21 │ │ │ │ + rsbeq lr, r6, ip, ror r7 │ │ │ │ + strhteq r9, [r7], #-166 @ 0xffffff5a │ │ │ │ + rsbeq lr, r6, r2, asr r7 │ │ │ │ + rsbeq r9, r7, sl, lsl #21 │ │ │ │ + rsbeq lr, r6, r6, lsr #14 │ │ │ │ + rsbeq ip, r6, r6, lsr r1 │ │ │ │ + rsbeq pc, fp, r4 │ │ │ │ + rsbeq ip, r7, r2, ror #17 │ │ │ │ @ instruction: 0xffff6721 │ │ │ │ - rsbeq r9, r7, r8, lsl sl │ │ │ │ - strhteq lr, [r6], #-100 @ 0xffffff9c │ │ │ │ - rsbeq r9, r7, lr, ror #19 │ │ │ │ - rsbeq lr, r6, sl, lsl #13 │ │ │ │ - strhteq r9, [r7], #-158 @ 0xffffff62 │ │ │ │ - rsbeq lr, r6, sl, asr r6 │ │ │ │ - rsbeq r6, r8, ip, lsl #25 │ │ │ │ - rsbeq ip, r7, r0, ror #16 │ │ │ │ + rsbeq r9, r7, r0, lsr #20 │ │ │ │ + strhteq lr, [r6], #-108 @ 0xffffff94 │ │ │ │ + strdeq r9, [r7], #-150 @ 0xffffff6a @ │ │ │ │ + mlseq r6, r2, r6, lr │ │ │ │ + rsbeq r9, r7, r6, asr #19 │ │ │ │ + rsbeq lr, r6, r2, ror #12 │ │ │ │ + mlseq r8, r4, ip, r6 │ │ │ │ + rsbeq ip, r7, r8, ror #16 │ │ │ │ @ instruction: 0xffffcb93 │ │ │ │ - rsbeq r9, r7, r4, ror #18 │ │ │ │ - rsbeq lr, r6, r0, lsl #12 │ │ │ │ - rsbeq r9, r7, r8, asr #18 │ │ │ │ - rsbeq ip, r6, lr │ │ │ │ + rsbeq r9, r7, ip, ror #18 │ │ │ │ + rsbeq lr, r6, r8, lsl #12 │ │ │ │ + rsbeq r9, r7, r0, asr r9 │ │ │ │ + rsbeq ip, r6, r6, lsl r0 │ │ │ │ @ instruction: 0x46284639 │ │ │ │ ldc2 3, cr15, [r4], {164} @ 0xa4 │ │ │ │ @ instruction: 0xf43f2801 │ │ │ │ strmi sl, [r4], -fp, ror #28 │ │ │ │ ldmibeq r8!, {r0, r1, r2, r3, r4, r6, r7, fp, ip, sp, lr, pc}^ │ │ │ │ tstpcc r5, r1, asr #4 @ p-variant is OBSOLETE │ │ │ │ andcc r4, ip, r8, ror r4 │ │ │ │ @@ -365927,137 +365927,137 @@ │ │ │ │ @ instruction: 0x31bdf241 │ │ │ │ andcc r4, ip, r8, ror r4 │ │ │ │ blx ffc35f3e │ │ │ │ @ instruction: 0x4621487d │ │ │ │ @ instruction: 0xf69f4478 │ │ │ │ @ instruction: 0xf7fcfca5 │ │ │ │ svclt 0x0000bacb │ │ │ │ - rsbeq r9, r7, r4, ror r6 │ │ │ │ - rsbeq lr, r6, lr, lsl #6 │ │ │ │ - rsbeq r9, r7, r2, asr #12 │ │ │ │ - ldrdeq lr, [r6], #-44 @ 0xffffffd4 @ │ │ │ │ - rsbeq r8, sl, r8, ror #29 │ │ │ │ - rsbeq ip, r7, r8, lsl r5 │ │ │ │ + rsbeq r9, r7, ip, ror r6 │ │ │ │ + rsbeq lr, r6, r6, lsl r3 │ │ │ │ + rsbeq r9, r7, sl, asr #12 │ │ │ │ + rsbeq lr, r6, r4, ror #5 │ │ │ │ + strdeq r8, [sl], #-224 @ 0xffffff20 @ │ │ │ │ + rsbeq ip, r7, r0, lsr #10 │ │ │ │ @ instruction: 0xffff6159 │ │ │ │ - rsbeq r9, r7, r2, ror #11 │ │ │ │ - rsbeq lr, r6, ip, ror r2 │ │ │ │ - strhteq r9, [r7], #-84 @ 0xffffffac │ │ │ │ - rsbeq lr, r6, lr, asr #4 │ │ │ │ - rsbeq r9, r7, r2, lsl #11 │ │ │ │ - rsbeq lr, r6, ip, lsl r2 │ │ │ │ - ldrdeq sl, [fp], #-80 @ 0xffffffb0 @ │ │ │ │ - rsbeq ip, r7, r4, lsl #9 │ │ │ │ + rsbeq r9, r7, sl, ror #11 │ │ │ │ + rsbeq lr, r6, r4, lsl #5 │ │ │ │ + strhteq r9, [r7], #-92 @ 0xffffffa4 │ │ │ │ + rsbeq lr, r6, r6, asr r2 │ │ │ │ + rsbeq r9, r7, sl, lsl #11 │ │ │ │ + rsbeq lr, r6, r4, lsr #4 │ │ │ │ + ldrdeq sl, [fp], #-88 @ 0xffffffa8 @ │ │ │ │ + rsbeq ip, r7, ip, lsl #9 │ │ │ │ @ instruction: 0xffffb72d │ │ │ │ - rsbeq r9, r7, r2, lsr #10 │ │ │ │ - strhteq lr, [r6], #-28 @ 0xffffffe4 │ │ │ │ - strdeq r9, [r7], #-68 @ 0xffffffbc @ │ │ │ │ - rsbeq lr, r6, lr, lsl #3 │ │ │ │ - rsbeq r9, r7, r2, asr #9 │ │ │ │ - rsbeq lr, r6, ip, asr r1 │ │ │ │ + rsbeq r9, r7, sl, lsr #10 │ │ │ │ + rsbeq lr, r6, r4, asr #3 │ │ │ │ + strdeq r9, [r7], #-76 @ 0xffffffb4 @ │ │ │ │ + mlseq r6, r6, r1, lr │ │ │ │ + rsbeq r9, r7, sl, asr #9 │ │ │ │ + rsbeq lr, r6, r4, ror #2 │ │ │ │ + rsbeq ip, r7, r0, asr #8 │ │ │ │ rsbeq ip, r7, r8, lsr r4 │ │ │ │ - rsbeq ip, r7, r0, lsr r4 │ │ │ │ @ instruction: 0xffffb5b5 │ │ │ │ - rsbeq r9, r7, r2, ror #8 │ │ │ │ - strdeq lr, [r6], #-12 @ │ │ │ │ - rsbeq r9, r7, r4, lsr r4 │ │ │ │ - rsbeq lr, r6, lr, asr #1 │ │ │ │ - rsbeq r9, r7, r2, lsl #8 │ │ │ │ - mlseq r6, ip, r0, lr │ │ │ │ - rsbeq sp, ip, r4, asr #21 │ │ │ │ - rsbeq ip, r7, r4, ror #7 │ │ │ │ + rsbeq r9, r7, sl, ror #8 │ │ │ │ + rsbeq lr, r6, r4, lsl #2 │ │ │ │ + rsbeq r9, r7, ip, lsr r4 │ │ │ │ + ldrdeq lr, [r6], #-6 @ │ │ │ │ + rsbeq r9, r7, sl, lsl #8 │ │ │ │ + rsbeq lr, r6, r4, lsr #1 │ │ │ │ + rsbeq sp, ip, ip, asr #21 │ │ │ │ + rsbeq ip, r7, ip, ror #7 │ │ │ │ @ instruction: 0xffff5a05 │ │ │ │ - rsbeq r9, r7, r2, lsr #7 │ │ │ │ - rsbeq lr, r6, ip, lsr r0 │ │ │ │ - rsbeq r9, r7, r4, ror r3 │ │ │ │ - rsbeq lr, r6, lr │ │ │ │ - rsbeq r9, r7, r2, asr #6 │ │ │ │ - ldrdeq sp, [r6], #-252 @ 0xffffff04 @ │ │ │ │ - rsbeq fp, r7, r4, lsl #24 │ │ │ │ - rsbeq ip, r7, r8, asr #6 │ │ │ │ + rsbeq r9, r7, sl, lsr #7 │ │ │ │ + rsbeq lr, r6, r4, asr #32 │ │ │ │ + rsbeq r9, r7, ip, ror r3 │ │ │ │ + rsbeq lr, r6, r6, lsl r0 │ │ │ │ + rsbeq r9, r7, sl, asr #6 │ │ │ │ + rsbeq sp, r6, r4, ror #31 │ │ │ │ + rsbeq fp, r7, ip, lsl #24 │ │ │ │ + rsbeq ip, r7, r0, asr r3 │ │ │ │ @ instruction: 0xffff5b69 │ │ │ │ - rsbeq r9, r7, r2, ror #5 │ │ │ │ - rsbeq sp, r6, ip, ror pc │ │ │ │ - strhteq r9, [r7], #-36 @ 0xffffffdc │ │ │ │ - rsbeq sp, r6, lr, asr #30 │ │ │ │ - rsbeq r9, r7, r2, lsl #5 │ │ │ │ - rsbeq sp, r6, ip, lsl pc │ │ │ │ + rsbeq r9, r7, sl, ror #5 │ │ │ │ + rsbeq sp, r6, r4, lsl #31 │ │ │ │ + strhteq r9, [r7], #-44 @ 0xffffffd4 │ │ │ │ + rsbeq sp, r6, r6, asr pc │ │ │ │ + rsbeq r9, r7, sl, lsl #5 │ │ │ │ + rsbeq sp, r6, r4, lsr #30 │ │ │ │ + strdeq ip, [r7], #-36 @ 0xffffffdc @ │ │ │ │ rsbeq ip, r7, ip, ror #5 │ │ │ │ - rsbeq ip, r7, r4, ror #5 │ │ │ │ @ instruction: 0xffff56d5 │ │ │ │ - rsbeq r9, r7, r2, lsr #4 │ │ │ │ - strhteq sp, [r6], #-236 @ 0xffffff14 │ │ │ │ - strdeq r9, [r7], #-20 @ 0xffffffec @ │ │ │ │ - rsbeq sp, r6, lr, lsl #29 │ │ │ │ - rsbeq r9, r7, r2, asr #3 │ │ │ │ - rsbeq sp, r6, ip, asr lr │ │ │ │ - rsbeq fp, r7, r8, ror #23 │ │ │ │ - rsbeq ip, r7, ip, lsr r2 │ │ │ │ + rsbeq r9, r7, sl, lsr #4 │ │ │ │ + rsbeq sp, r6, r4, asr #29 │ │ │ │ + strdeq r9, [r7], #-28 @ 0xffffffe4 @ │ │ │ │ + mlseq r6, r6, lr, sp │ │ │ │ + rsbeq r9, r7, sl, asr #3 │ │ │ │ + rsbeq sp, r6, r4, ror #28 │ │ │ │ + strdeq fp, [r7], #-176 @ 0xffffff50 @ │ │ │ │ + rsbeq ip, r7, r4, asr #4 │ │ │ │ @ instruction: 0xffff541d │ │ │ │ - rsbeq r9, r7, r2, ror #2 │ │ │ │ - strdeq sp, [r6], #-220 @ 0xffffff24 @ │ │ │ │ - rsbeq r9, r7, r4, lsr r1 │ │ │ │ - rsbeq sp, r6, lr, asr #27 │ │ │ │ - rsbeq r9, r7, r2, lsl #2 │ │ │ │ - mlseq r6, ip, sp, sp │ │ │ │ - rsbeq fp, r7, r4, ror #12 │ │ │ │ - mlseq r7, r8, r1, ip │ │ │ │ + rsbeq r9, r7, sl, ror #2 │ │ │ │ + rsbeq sp, r6, r4, lsl #28 │ │ │ │ + rsbeq r9, r7, ip, lsr r1 │ │ │ │ + ldrdeq sp, [r6], #-214 @ 0xffffff2a @ │ │ │ │ + rsbeq r9, r7, sl, lsl #2 │ │ │ │ + rsbeq sp, r6, r4, lsr #27 │ │ │ │ + rsbeq fp, r7, ip, ror #12 │ │ │ │ + rsbeq ip, r7, r0, lsr #3 │ │ │ │ @ instruction: 0xffffb139 │ │ │ │ - rsbeq r9, r7, r2, lsr #1 │ │ │ │ - rsbeq sp, r6, ip, lsr sp │ │ │ │ - rsbeq r9, r7, r4, ror r0 │ │ │ │ - rsbeq sp, r6, lr, lsl #26 │ │ │ │ - rsbeq r9, r7, r2, asr #32 │ │ │ │ - ldrdeq sp, [r6], #-204 @ 0xffffff34 @ │ │ │ │ - rsbeq ip, r7, r0, ror #2 │ │ │ │ - rsbeq ip, r7, ip, asr r1 │ │ │ │ + rsbeq r9, r7, sl, lsr #1 │ │ │ │ + rsbeq sp, r6, r4, asr #26 │ │ │ │ + rsbeq r9, r7, ip, ror r0 │ │ │ │ + rsbeq sp, r6, r6, lsl sp │ │ │ │ + rsbeq r9, r7, sl, asr #32 │ │ │ │ + rsbeq sp, r6, r4, ror #25 │ │ │ │ + rsbeq ip, r7, r8, ror #2 │ │ │ │ + rsbeq ip, r7, r4, ror #2 │ │ │ │ @ instruction: 0xffffafbd │ │ │ │ - rsbeq r8, r7, r2, ror #31 │ │ │ │ - rsbeq sp, r6, ip, ror ip │ │ │ │ - strhteq r8, [r7], #-244 @ 0xffffff0c │ │ │ │ - rsbeq sp, r6, lr, asr #24 │ │ │ │ - rsbeq r8, r7, r2, lsl #31 │ │ │ │ - rsbeq sp, r6, ip, lsl ip │ │ │ │ + rsbeq r8, r7, sl, ror #31 │ │ │ │ + rsbeq sp, r6, r4, lsl #25 │ │ │ │ + strhteq r8, [r7], #-252 @ 0xffffff04 │ │ │ │ + rsbeq sp, r6, r6, asr ip │ │ │ │ + rsbeq r8, r7, sl, lsl #31 │ │ │ │ + rsbeq sp, r6, r4, lsr #24 │ │ │ │ + rsbeq ip, r7, ip, lsr r1 │ │ │ │ rsbeq ip, r7, r4, lsr r1 │ │ │ │ - rsbeq ip, r7, ip, lsr #2 │ │ │ │ @ instruction: 0xffff2a5d │ │ │ │ - rsbeq r8, r7, r2, lsr #30 │ │ │ │ - strhteq sp, [r6], #-190 @ 0xffffff42 │ │ │ │ - strdeq r8, [r7], #-232 @ 0xffffff18 @ │ │ │ │ - mlseq r6, r4, fp, sp │ │ │ │ - rsbeq r8, r7, sl, asr #29 │ │ │ │ - rsbeq sp, r6, r6, ror #22 │ │ │ │ - strdeq ip, [r7], #-4 @ │ │ │ │ - rsbeq ip, r7, sl, ror #1 │ │ │ │ + rsbeq r8, r7, sl, lsr #30 │ │ │ │ + rsbeq sp, r6, r6, asr #23 │ │ │ │ + rsbeq r8, r7, r0, lsl #30 │ │ │ │ + mlseq r6, ip, fp, sp │ │ │ │ + ldrdeq r8, [r7], #-226 @ 0xffffff1e @ │ │ │ │ + rsbeq sp, r6, lr, ror #22 │ │ │ │ + strdeq ip, [r7], #-12 @ │ │ │ │ + strdeq ip, [r7], #-2 @ │ │ │ │ @ instruction: 0xffff4ff9 │ │ │ │ - rsbeq r8, r7, r4, ror lr │ │ │ │ - rsbeq sp, r6, r0, lsl fp │ │ │ │ - rsbeq r8, r7, sl, asr #28 │ │ │ │ - rsbeq sp, r6, r6, ror #21 │ │ │ │ - rsbeq r8, r7, ip, lsl lr │ │ │ │ - strhteq sp, [r6], #-168 @ 0xffffff58 │ │ │ │ - rsbeq fp, r7, sl, ror r5 │ │ │ │ - mlseq r7, r4, r0, ip │ │ │ │ + rsbeq r8, r7, ip, ror lr │ │ │ │ + rsbeq sp, r6, r8, lsl fp │ │ │ │ + rsbeq r8, r7, r2, asr lr │ │ │ │ + rsbeq sp, r6, lr, ror #21 │ │ │ │ + rsbeq r8, r7, r4, lsr #28 │ │ │ │ + rsbeq sp, r6, r0, asr #21 │ │ │ │ + rsbeq fp, r7, r2, lsl #11 │ │ │ │ + mlseq r7, ip, r0, ip │ │ │ │ @ instruction: 0xffffacdf │ │ │ │ - rsbeq r8, r7, r6, asr #27 │ │ │ │ - rsbeq sp, r6, r2, ror #20 │ │ │ │ - mlseq r7, ip, sp, r8 │ │ │ │ - rsbeq sp, r6, r8, lsr sl │ │ │ │ - rsbeq r8, r7, lr, ror #26 │ │ │ │ - rsbeq sp, r6, sl, lsl #20 │ │ │ │ - rsbeq ip, r7, r4, lsl #1 │ │ │ │ - rsbeq ip, r7, sl, ror r0 │ │ │ │ + rsbeq r8, r7, lr, asr #27 │ │ │ │ + rsbeq sp, r6, sl, ror #20 │ │ │ │ + rsbeq r8, r7, r4, lsr #27 │ │ │ │ + rsbeq sp, r6, r0, asr #20 │ │ │ │ + rsbeq r8, r7, r6, ror sp │ │ │ │ + rsbeq sp, r6, r2, lsl sl │ │ │ │ + rsbeq ip, r7, ip, lsl #1 │ │ │ │ + rsbeq ip, r7, r2, lsl #1 │ │ │ │ @ instruction: 0xffffabcb │ │ │ │ - rsbeq r8, r7, sl, lsl sp │ │ │ │ - strhteq sp, [r6], #-150 @ 0xffffff6a │ │ │ │ - strdeq r8, [r7], #-192 @ 0xffffff40 @ │ │ │ │ - rsbeq sp, r6, ip, lsl #19 │ │ │ │ - rsbeq r8, r7, r4, asr #25 │ │ │ │ - rsbeq sp, r6, r0, ror #18 │ │ │ │ - mlseq r7, r8, ip, r8 │ │ │ │ - rsbeq sp, r6, r4, lsr r9 │ │ │ │ + rsbeq r8, r7, r2, lsr #26 │ │ │ │ + strhteq sp, [r6], #-158 @ 0xffffff62 │ │ │ │ + strdeq r8, [r7], #-200 @ 0xffffff38 @ │ │ │ │ + mlseq r6, r4, r9, sp │ │ │ │ + rsbeq r8, r7, ip, asr #25 │ │ │ │ + rsbeq sp, r6, r8, ror #18 │ │ │ │ + rsbeq r8, r7, r0, lsr #25 │ │ │ │ + rsbeq sp, r6, ip, lsr r9 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ bl feccf8c4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strdlt r0, [r3], r0 @ │ │ │ │ @ instruction: 0xf984f7fc │ │ │ │ stmdacs r1, {r0, r1, r9, sl, lr} │ │ │ │ ldrmi sp, [r8], -r2, lsl #2 │ │ │ │ @@ -366067,16 +366067,16 @@ │ │ │ │ andcc r4, ip, r8, ror r4 │ │ │ │ blx ff6b6168 │ │ │ │ stmdbls r1, {r0, r2, fp, lr} │ │ │ │ @ instruction: 0xf69f4478 │ │ │ │ blls 1f7534 │ │ │ │ andlt r4, r3, r8, lsl r6 │ │ │ │ svclt 0x0000bd00 │ │ │ │ - rsbeq r8, r7, ip, ror #20 │ │ │ │ - rsbeq sp, r6, r8, lsl #14 │ │ │ │ + rsbeq r8, r7, r4, ror sl │ │ │ │ + rsbeq sp, r6, r0, lsl r7 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x0098f8cc │ │ │ │ ldclcs 8, cr15, [ip, #-892] @ 0xfffffc84 │ │ │ │ @ instruction: 0xf8dfb091 │ │ │ │ @ instruction: 0x46053d5c │ │ │ │ @@ -366931,158 +366931,158 @@ │ │ │ │ @ instruction: 0xf69e300c │ │ │ │ ldmmi r4, {r0, r2, r4, sl, fp, ip, sp, lr, pc} │ │ │ │ ldrbtmi r4, [r8], #-1569 @ 0xfffff9df │ │ │ │ ldc2l 6, cr15, [r0], {158} @ 0x9e │ │ │ │ stmiblt pc, {r0, r1, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc} @ │ │ │ │ rsbseq r6, r2, ip, ror #5 │ │ │ │ @ instruction: 0x000011b8 │ │ │ │ - rsbeq r2, r9, lr, ror #3 │ │ │ │ - rsbeq fp, r7, lr, lsl #27 │ │ │ │ + strdeq r2, [r9], #-22 @ 0xffffffea @ │ │ │ │ + mlseq r7, r6, sp, fp │ │ │ │ @ instruction: 0xffff1e3f │ │ │ │ - rsbeq r8, r7, lr, asr #19 │ │ │ │ - rsbeq sp, r6, r8, ror #12 │ │ │ │ + ldrdeq r8, [r7], #-150 @ 0xffffff6a @ │ │ │ │ + rsbeq sp, r6, r0, ror r6 │ │ │ │ rsbseq r6, r2, r2, ror r2 │ │ │ │ - rsbeq r2, r9, lr, asr #2 │ │ │ │ - rsbeq fp, r7, ip, lsr #26 │ │ │ │ - rsbeq fp, r7, lr, lsl sp │ │ │ │ + rsbeq r2, r9, r6, asr r1 │ │ │ │ + rsbeq fp, r7, r4, lsr sp │ │ │ │ + rsbeq fp, r7, r6, lsr #26 │ │ │ │ @ instruction: 0xffff9871 │ │ │ │ - rsbeq r8, r7, r0, lsl r9 │ │ │ │ - rsbeq sp, r6, sl, lsr #11 │ │ │ │ - strdeq fp, [r7], #-192 @ 0xffffff40 @ │ │ │ │ - rsbeq fp, r7, r2, ror #25 │ │ │ │ + rsbeq r8, r7, r8, lsl r9 │ │ │ │ + strhteq sp, [r6], #-82 @ 0xffffffae │ │ │ │ + strdeq fp, [r7], #-200 @ 0xffffff38 @ │ │ │ │ + rsbeq fp, r7, sl, ror #25 │ │ │ │ @ instruction: 0xffff3ba1 │ │ │ │ - rsbeq r8, r7, r8, lsr #17 │ │ │ │ - rsbeq sp, r6, r2, asr #10 │ │ │ │ - rsbeq fp, r7, ip, ror #25 │ │ │ │ - rsbeq fp, r7, ip, lsr #25 │ │ │ │ + strhteq r8, [r7], #-128 @ 0xffffff80 │ │ │ │ + rsbeq sp, r6, sl, asr #10 │ │ │ │ + strdeq fp, [r7], #-196 @ 0xffffff3c @ │ │ │ │ + strhteq fp, [r7], #-196 @ 0xffffff3c │ │ │ │ @ instruction: 0xffff24d7 │ │ │ │ - rsbeq r8, r7, ip, lsr r8 │ │ │ │ - ldrdeq sp, [r6], #-70 @ 0xffffffba @ │ │ │ │ - rsbeq r8, r7, lr, lsl r8 │ │ │ │ - strhteq sp, [r6], #-72 @ 0xffffffb8 │ │ │ │ - rsbeq r8, r7, r0, lsl #16 │ │ │ │ - mlseq r6, sl, r4, sp │ │ │ │ - rsbeq fp, r7, r0, asr #24 │ │ │ │ - rsbeq fp, r7, r4, lsr ip │ │ │ │ + rsbeq r8, r7, r4, asr #16 │ │ │ │ + ldrdeq sp, [r6], #-78 @ 0xffffffb2 @ │ │ │ │ + rsbeq r8, r7, r6, lsr #16 │ │ │ │ + rsbeq sp, r6, r0, asr #9 │ │ │ │ + rsbeq r8, r7, r8, lsl #16 │ │ │ │ + rsbeq sp, r6, r2, lsr #9 │ │ │ │ + rsbeq fp, r7, r8, asr #24 │ │ │ │ + rsbeq fp, r7, ip, lsr ip │ │ │ │ @ instruction: 0xffff2573 │ │ │ │ - mlseq r7, r4, r7, r8 │ │ │ │ - rsbeq sp, r6, lr, lsr #8 │ │ │ │ - rsbeq r8, r7, r4, asr r7 │ │ │ │ - rsbeq sp, r6, lr, ror #7 │ │ │ │ - rsbeq r7, r6, r8, lsr r2 │ │ │ │ - rsbeq r7, r6, lr, lsl r2 │ │ │ │ + mlseq r7, ip, r7, r8 │ │ │ │ + rsbeq sp, r6, r6, lsr r4 │ │ │ │ + rsbeq r8, r7, ip, asr r7 │ │ │ │ + strdeq sp, [r6], #-54 @ 0xffffffca @ │ │ │ │ + rsbeq r7, r6, r0, asr #4 │ │ │ │ + rsbeq r7, r6, r6, lsr #4 │ │ │ │ @ instruction: 0xffff1b4f │ │ │ │ - rsbeq r8, r7, ip, ror r6 │ │ │ │ - rsbeq sp, r6, r6, lsl r3 │ │ │ │ - rsbeq r8, r7, lr, asr r6 │ │ │ │ - strdeq sp, [r6], #-40 @ 0xffffffd8 @ │ │ │ │ - rsbeq r8, r7, r0, asr #12 │ │ │ │ - ldrdeq sp, [r6], #-42 @ 0xffffffd6 @ │ │ │ │ - rsbeq r8, r7, r2, lsr #12 │ │ │ │ - strhteq sp, [r6], #-44 @ 0xffffffd4 │ │ │ │ - mlseq r7, r4, sl, fp │ │ │ │ + rsbeq r8, r7, r4, lsl #13 │ │ │ │ + rsbeq sp, r6, lr, lsl r3 │ │ │ │ + rsbeq r8, r7, r6, ror #12 │ │ │ │ + rsbeq sp, r6, r0, lsl #6 │ │ │ │ + rsbeq r8, r7, r8, asr #12 │ │ │ │ + rsbeq sp, r6, r2, ror #5 │ │ │ │ + rsbeq r8, r7, sl, lsr #12 │ │ │ │ + rsbeq sp, r6, r4, asr #5 │ │ │ │ + mlseq r7, ip, sl, fp │ │ │ │ @ instruction: 0xffff1a53 │ │ │ │ - ldrdeq r8, [r7], #-88 @ 0xffffffa8 @ │ │ │ │ - rsbeq sp, r6, r2, ror r2 │ │ │ │ - strhteq r8, [r7], #-90 @ 0xffffffa6 │ │ │ │ - rsbeq sp, r6, r4, asr r2 │ │ │ │ - mlseq r7, ip, r5, r8 │ │ │ │ - rsbeq sp, r6, r6, lsr r2 │ │ │ │ - rsbeq r8, r7, lr, ror #10 │ │ │ │ - rsbeq sp, r6, r8, lsl #4 │ │ │ │ - strhteq r4, [ip], #-12 │ │ │ │ - rsbeq fp, r7, sl, lsl sl │ │ │ │ + rsbeq r8, r7, r0, ror #11 │ │ │ │ + rsbeq sp, r6, sl, ror r2 │ │ │ │ + rsbeq r8, r7, r2, asr #11 │ │ │ │ + rsbeq sp, r6, ip, asr r2 │ │ │ │ + rsbeq r8, r7, r4, lsr #11 │ │ │ │ + rsbeq sp, r6, lr, lsr r2 │ │ │ │ + rsbeq r8, r7, r6, ror r5 │ │ │ │ + rsbeq sp, r6, r0, lsl r2 │ │ │ │ + rsbeq r4, ip, r4, asr #1 │ │ │ │ + rsbeq fp, r7, r2, lsr #20 │ │ │ │ @ instruction: 0xffff3e33 │ │ │ │ - rsbeq r8, r7, r2, lsl r5 │ │ │ │ - rsbeq sp, r6, ip, lsr #3 │ │ │ │ - rsbeq r8, r7, r4, ror #9 │ │ │ │ - rsbeq sp, r6, lr, ror r1 │ │ │ │ - strhteq r8, [r7], #-70 @ 0xffffffba │ │ │ │ - rsbeq sp, r6, r0, asr r1 │ │ │ │ - mlseq r7, r8, r4, r8 │ │ │ │ - rsbeq fp, r7, r4, asr #16 │ │ │ │ + rsbeq r8, r7, sl, lsl r5 │ │ │ │ + strhteq sp, [r6], #-20 @ 0xffffffec │ │ │ │ + rsbeq r8, r7, ip, ror #9 │ │ │ │ + rsbeq sp, r6, r6, lsl #3 │ │ │ │ + strhteq r8, [r7], #-78 @ 0xffffffb2 │ │ │ │ + rsbeq sp, r6, r8, asr r1 │ │ │ │ + rsbeq r8, r7, r0, lsr #9 │ │ │ │ + rsbeq fp, r7, ip, asr #16 │ │ │ │ + mlseq r7, r2, r9, fp │ │ │ │ rsbeq fp, r7, sl, lsl #19 │ │ │ │ - rsbeq fp, r7, r2, lsl #19 │ │ │ │ @ instruction: 0xffff3a43 │ │ │ │ - rsbeq r8, r7, lr, lsr r4 │ │ │ │ - ldrdeq sp, [r6], #-8 @ │ │ │ │ - rsbeq r8, r7, r0, lsl r4 │ │ │ │ - rsbeq sp, r6, sl, lsr #1 │ │ │ │ - rsbeq r9, r6, r8, lsr #16 │ │ │ │ - rsbeq fp, r7, r8, asr #18 │ │ │ │ + rsbeq r8, r7, r6, asr #8 │ │ │ │ + rsbeq sp, r6, r0, ror #1 │ │ │ │ + rsbeq r8, r7, r8, lsl r4 │ │ │ │ + strhteq sp, [r6], #-2 │ │ │ │ + rsbeq r9, r6, r0, lsr r8 │ │ │ │ + rsbeq fp, r7, r0, asr r9 │ │ │ │ @ instruction: 0xffff1827 │ │ │ │ - strhteq r8, [r7], #-52 @ 0xffffffcc │ │ │ │ - rsbeq sp, r6, lr, asr #32 │ │ │ │ - mlseq r7, r4, r3, r8 │ │ │ │ - rsbeq sp, r6, lr, lsr #32 │ │ │ │ - rsbeq r8, r7, r4, ror r3 │ │ │ │ - rsbeq sp, r6, lr │ │ │ │ - rsbeq r8, r7, r4, asr #6 │ │ │ │ - ldrdeq ip, [r6], #-254 @ 0xffffff02 @ │ │ │ │ - rsbeq r8, r7, r6, lsr #6 │ │ │ │ - mlseq r7, lr, r6, fp │ │ │ │ - rsbeq r9, r6, lr, lsr r7 │ │ │ │ + strhteq r8, [r7], #-60 @ 0xffffffc4 │ │ │ │ + rsbeq sp, r6, r6, asr r0 │ │ │ │ + mlseq r7, ip, r3, r8 │ │ │ │ + rsbeq sp, r6, r6, lsr r0 │ │ │ │ + rsbeq r8, r7, ip, ror r3 │ │ │ │ + rsbeq sp, r6, r6, lsl r0 │ │ │ │ + rsbeq r8, r7, ip, asr #6 │ │ │ │ + rsbeq ip, r6, r6, ror #31 │ │ │ │ + rsbeq r8, r7, lr, lsr #6 │ │ │ │ + rsbeq fp, r7, r6, lsr #13 │ │ │ │ + rsbeq r9, r6, r6, asr #14 │ │ │ │ @ instruction: 0xffff173d │ │ │ │ - rsbeq r8, r7, ip, ror #4 │ │ │ │ - rsbeq ip, r6, r6, lsl #30 │ │ │ │ - rsbeq r8, r7, lr, lsr r2 │ │ │ │ - ldrdeq ip, [r6], #-232 @ 0xffffff18 @ │ │ │ │ - rsbeq r8, r7, r0, lsl r2 │ │ │ │ - rsbeq ip, r6, sl, lsr #29 │ │ │ │ - rsbeq r4, r7, r6, lsr sl │ │ │ │ - rsbeq fp, r7, lr, lsl #15 │ │ │ │ + rsbeq r8, r7, r4, ror r2 │ │ │ │ + rsbeq ip, r6, lr, lsl #30 │ │ │ │ + rsbeq r8, r7, r6, asr #4 │ │ │ │ + rsbeq ip, r6, r0, ror #29 │ │ │ │ + rsbeq r8, r7, r8, lsl r2 │ │ │ │ + strhteq ip, [r6], #-226 @ 0xffffff1e │ │ │ │ + rsbeq r4, r7, lr, lsr sl │ │ │ │ + mlseq r7, r6, r7, fp │ │ │ │ @ instruction: 0xffff1625 │ │ │ │ - strhteq r8, [r7], #-18 @ 0xffffffee │ │ │ │ - rsbeq ip, r6, ip, asr #28 │ │ │ │ - rsbeq r8, r7, r0, lsl #3 │ │ │ │ - rsbeq ip, r6, sl, lsl lr │ │ │ │ - rsbeq r8, r7, r0, asr r1 │ │ │ │ - rsbeq ip, r6, sl, ror #27 │ │ │ │ - rsbeq r4, r7, r4, ror r9 │ │ │ │ + strhteq r8, [r7], #-26 @ 0xffffffe6 │ │ │ │ + rsbeq ip, r6, r4, asr lr │ │ │ │ + rsbeq r8, r7, r8, lsl #3 │ │ │ │ + rsbeq ip, r6, r2, lsr #28 │ │ │ │ + rsbeq r8, r7, r8, asr r1 │ │ │ │ + strdeq ip, [r6], #-210 @ 0xffffff2e @ │ │ │ │ + rsbeq r4, r7, ip, ror r9 │ │ │ │ @ instruction: 0xffff1561 │ │ │ │ - mlseq r7, r0, r0, r8 │ │ │ │ - rsbeq ip, r6, sl, lsr #26 │ │ │ │ - rsbeq r8, r7, r0, ror r0 │ │ │ │ - rsbeq fp, r7, r4, lsr #10 │ │ │ │ - rsbeq r8, r7, r4, asr #32 │ │ │ │ - ldrdeq ip, [r6], #-206 @ 0xffffff32 @ │ │ │ │ - rsbeq fp, r7, r8, lsr #12 │ │ │ │ - rsbeq fp, r7, ip, lsl r6 │ │ │ │ + mlseq r7, r8, r0, r8 │ │ │ │ + rsbeq ip, r6, r2, lsr sp │ │ │ │ + rsbeq r8, r7, r8, ror r0 │ │ │ │ + rsbeq fp, r7, ip, lsr #10 │ │ │ │ + rsbeq r8, r7, ip, asr #32 │ │ │ │ + rsbeq ip, r6, r6, ror #25 │ │ │ │ + rsbeq fp, r7, r0, lsr r6 │ │ │ │ + rsbeq fp, r7, r4, lsr #12 │ │ │ │ @ instruction: 0xffff1457 │ │ │ │ - rsbeq r7, r7, r4, ror #31 │ │ │ │ - rsbeq ip, r6, lr, ror ip │ │ │ │ - rsbeq r7, r7, r2, asr #31 │ │ │ │ - rsbeq ip, r6, ip, asr ip │ │ │ │ - rsbeq r7, r7, r0, lsr #31 │ │ │ │ - rsbeq ip, r6, sl, lsr ip │ │ │ │ - rsbeq r7, r7, lr, ror #30 │ │ │ │ - rsbeq ip, r6, r8, lsl #24 │ │ │ │ - rsbeq fp, r7, lr, asr #10 │ │ │ │ + rsbeq r7, r7, ip, ror #31 │ │ │ │ + rsbeq ip, r6, r6, lsl #25 │ │ │ │ + rsbeq r7, r7, sl, asr #31 │ │ │ │ + rsbeq ip, r6, r4, ror #24 │ │ │ │ + rsbeq r7, r7, r8, lsr #31 │ │ │ │ + rsbeq ip, r6, r2, asr #24 │ │ │ │ + rsbeq r7, r7, r6, ror pc │ │ │ │ + rsbeq ip, r6, r0, lsl ip │ │ │ │ + rsbeq fp, r7, r6, asr r5 │ │ │ │ @ instruction: 0xffff137b │ │ │ │ - rsbeq r7, r7, r8, lsr #29 │ │ │ │ - rsbeq ip, r6, r4, asr #22 │ │ │ │ - rsbeq r2, r7, r0, ror #7 │ │ │ │ - rsbeq fp, r7, lr, asr #9 │ │ │ │ + strhteq r7, [r7], #-224 @ 0xffffff20 │ │ │ │ + rsbeq ip, r6, ip, asr #22 │ │ │ │ + rsbeq r2, r7, r8, ror #7 │ │ │ │ + ldrdeq fp, [r7], #-70 @ 0xffffffba @ │ │ │ │ @ instruction: 0xffff12c3 │ │ │ │ - rsbeq r7, r7, r2, asr lr │ │ │ │ - rsbeq ip, r6, lr, ror #21 │ │ │ │ - rsbeq r7, r7, r6, lsr #28 │ │ │ │ - rsbeq ip, r6, r2, asr #21 │ │ │ │ - rsbeq r7, r7, r8, lsl #28 │ │ │ │ - rsbeq ip, r6, r4, lsr #21 │ │ │ │ - rsbeq r7, r7, sl, ror #27 │ │ │ │ - rsbeq ip, r6, r6, lsl #21 │ │ │ │ - rsbeq r7, r7, lr, asr #27 │ │ │ │ - rsbeq ip, r6, sl, ror #20 │ │ │ │ - strhteq r7, [r7], #-210 @ 0xffffff2e │ │ │ │ - rsbeq ip, r6, lr, asr #20 │ │ │ │ - rsbeq r2, r7, sl, ror #5 │ │ │ │ + rsbeq r7, r7, sl, asr lr │ │ │ │ + strdeq ip, [r6], #-166 @ 0xffffff5a @ │ │ │ │ + rsbeq r7, r7, lr, lsr #28 │ │ │ │ + rsbeq ip, r6, sl, asr #21 │ │ │ │ + rsbeq r7, r7, r0, lsl lr │ │ │ │ + rsbeq ip, r6, ip, lsr #21 │ │ │ │ + strdeq r7, [r7], #-210 @ 0xffffff2e @ │ │ │ │ + rsbeq ip, r6, lr, lsl #21 │ │ │ │ + ldrdeq r7, [r7], #-214 @ 0xffffff2a @ │ │ │ │ + rsbeq ip, r6, r2, ror sl │ │ │ │ + strhteq r7, [r7], #-218 @ 0xffffff26 │ │ │ │ + rsbeq ip, r6, r6, asr sl │ │ │ │ + strdeq r2, [r7], #-34 @ 0xffffffde @ │ │ │ │ @ instruction: 0xffff1187 │ │ │ │ - rsbeq r7, r7, lr, ror #25 │ │ │ │ - rsbeq ip, r6, sl, lsl #19 │ │ │ │ + strdeq r7, [r7], #-198 @ 0xffffff3a @ │ │ │ │ + mlseq r6, r2, r9, ip │ │ │ │ ldclmi 8, cr15, [r8, #-892]! @ 0xfffffc84 │ │ │ │ ldrbtmi r9, [ip], #-2058 @ 0xfffff7f6 │ │ │ │ vsubhn.i32 d4, , │ │ │ │ @ instruction: 0x4602f815 │ │ │ │ @ instruction: 0xf0402800 │ │ │ │ movwcs r8, #4249 @ 0x1099 │ │ │ │ andcc lr, r4, sp, asr #19 │ │ │ │ @@ -367938,180 +367938,180 @@ │ │ │ │ andls r2, r7, r1, lsl #16 │ │ │ │ bicshi pc, pc, r0, asr #32 │ │ │ │ strcs r4, [r0], -r8, lsr #12 │ │ │ │ @ instruction: 0xf88ef3ad │ │ │ │ strtmi r9, [r8], -r9 │ │ │ │ @ instruction: 0xf87af3ad │ │ │ │ smlalbb r4, ip, r2, r6 │ │ │ │ - rsbeq fp, r7, lr, lsl #2 │ │ │ │ - strdeq fp, [r7], #-12 @ │ │ │ │ + rsbeq fp, r7, r6, lsl r1 │ │ │ │ + rsbeq fp, r7, r4, lsl #2 │ │ │ │ @ instruction: 0xffff0ebb │ │ │ │ - rsbeq r7, r7, sl, asr #20 │ │ │ │ - rsbeq ip, r6, r4, ror #13 │ │ │ │ - rsbeq r7, r7, sl, lsr #20 │ │ │ │ - strhteq sl, [r7], #-246 @ 0xffffff0a │ │ │ │ - strdeq r7, [r7], #-156 @ 0xffffff64 @ │ │ │ │ - mlseq r6, r6, r6, ip │ │ │ │ - rsbeq r7, r7, ip, asr #19 │ │ │ │ - rsbeq ip, r6, r6, ror #12 │ │ │ │ - rsbeq r7, r7, ip, lsr #19 │ │ │ │ - ldrdeq sl, [r7], #-248 @ 0xffffff08 @ │ │ │ │ - rsbeq r7, r7, lr, lsl #19 │ │ │ │ - rsbeq sl, r7, r6, ror #30 │ │ │ │ - rsbeq r7, r7, r0, ror #18 │ │ │ │ - strdeq ip, [r6], #-90 @ 0xffffffa6 @ │ │ │ │ - rsbeq fp, r7, sl │ │ │ │ - strdeq sl, [r7], #-246 @ 0xffffff0a @ │ │ │ │ + rsbeq r7, r7, r2, asr sl │ │ │ │ + rsbeq ip, r6, ip, ror #13 │ │ │ │ + rsbeq r7, r7, r2, lsr sl │ │ │ │ + strhteq sl, [r7], #-254 @ 0xffffff02 │ │ │ │ + rsbeq r7, r7, r4, lsl #20 │ │ │ │ + mlseq r6, lr, r6, ip │ │ │ │ + ldrdeq r7, [r7], #-148 @ 0xffffff6c @ │ │ │ │ + rsbeq ip, r6, lr, ror #12 │ │ │ │ + strhteq r7, [r7], #-148 @ 0xffffff6c │ │ │ │ + rsbeq sl, r7, r0, ror #31 │ │ │ │ + mlseq r7, r6, r9, r7 │ │ │ │ + rsbeq sl, r7, lr, ror #30 │ │ │ │ + rsbeq r7, r7, r8, ror #18 │ │ │ │ + rsbeq ip, r6, r2, lsl #12 │ │ │ │ + rsbeq fp, r7, r2, lsl r0 │ │ │ │ + strdeq sl, [r7], #-254 @ 0xffffff02 @ │ │ │ │ @ instruction: 0xffff0d75 │ │ │ │ - rsbeq r7, r7, r4, lsl #18 │ │ │ │ - mlseq r6, lr, r5, ip │ │ │ │ - ldrdeq r7, [r7], #-134 @ 0xffffff7a @ │ │ │ │ - rsbeq ip, r6, r0, ror r5 │ │ │ │ - rsbeq r7, r7, r6, lsr #17 │ │ │ │ - rsbeq ip, r6, r0, asr #10 │ │ │ │ - rsbeq fp, r7, r8, asr #32 │ │ │ │ - rsbeq sl, r7, r8, ror #30 │ │ │ │ + rsbeq r7, r7, ip, lsl #18 │ │ │ │ + rsbeq ip, r6, r6, lsr #11 │ │ │ │ + ldrdeq r7, [r7], #-142 @ 0xffffff72 @ │ │ │ │ + rsbeq ip, r6, r8, ror r5 │ │ │ │ + rsbeq r7, r7, lr, lsr #17 │ │ │ │ + rsbeq ip, r6, r8, asr #10 │ │ │ │ + rsbeq fp, r7, r0, asr r0 │ │ │ │ + rsbeq sl, r7, r0, ror pc │ │ │ │ @ instruction: 0xffff0cbb │ │ │ │ - rsbeq r7, r7, sl, asr #16 │ │ │ │ - rsbeq ip, r6, r4, ror #9 │ │ │ │ - rsbeq r7, r7, ip, lsl r8 │ │ │ │ - strhteq ip, [r6], #-70 @ 0xffffffba │ │ │ │ - rsbeq r7, r7, sl, ror #15 │ │ │ │ - rsbeq ip, r6, r4, lsl #9 │ │ │ │ - rsbeq sl, r7, sl, lsl #31 │ │ │ │ + rsbeq r7, r7, r2, asr r8 │ │ │ │ + rsbeq ip, r6, ip, ror #9 │ │ │ │ + rsbeq r7, r7, r4, lsr #16 │ │ │ │ + strhteq ip, [r6], #-78 @ 0xffffffb2 │ │ │ │ + strdeq r7, [r7], #-114 @ 0xffffff8e @ │ │ │ │ + rsbeq ip, r6, ip, lsl #9 │ │ │ │ + mlseq r7, r2, pc, sl @ │ │ │ │ @ instruction: 0xffff0bc1 │ │ │ │ - rsbeq r7, r7, r8, lsr #14 │ │ │ │ - rsbeq ip, r6, r2, asr #7 │ │ │ │ - strdeq r7, [r7], #-98 @ 0xffffff9e @ │ │ │ │ - rsbeq ip, r6, ip, lsl #7 │ │ │ │ - ldrdeq r7, [r7], #-98 @ 0xffffff9e @ │ │ │ │ - rsbeq ip, r6, ip, ror #6 │ │ │ │ - strhteq r7, [r7], #-98 @ 0xffffff9e │ │ │ │ - rsbeq ip, r6, ip, asr #6 │ │ │ │ - mlseq r7, r2, r6, r7 │ │ │ │ - rsbeq ip, r6, ip, lsr #6 │ │ │ │ - rsbeq r7, r7, r2, ror r6 │ │ │ │ - rsbeq r9, r7, sl, lsl #25 │ │ │ │ - rsbeq r7, r7, r4, asr #12 │ │ │ │ - ldrdeq ip, [r6], #-46 @ 0xffffffd2 @ │ │ │ │ - rsbeq r7, r7, r4, lsr #12 │ │ │ │ - rsbeq sl, r7, ip, lsr sp │ │ │ │ - rsbeq r7, r7, r6, lsl #12 │ │ │ │ - rsbeq ip, r6, r0, lsr #5 │ │ │ │ - rsbeq sl, r7, ip, lsr #26 │ │ │ │ + rsbeq r7, r7, r0, lsr r7 │ │ │ │ + rsbeq ip, r6, sl, asr #7 │ │ │ │ + strdeq r7, [r7], #-106 @ 0xffffff96 @ │ │ │ │ + mlseq r6, r4, r3, ip │ │ │ │ + ldrdeq r7, [r7], #-106 @ 0xffffff96 @ │ │ │ │ + rsbeq ip, r6, r4, ror r3 │ │ │ │ + strhteq r7, [r7], #-106 @ 0xffffff96 │ │ │ │ + rsbeq ip, r6, r4, asr r3 │ │ │ │ + mlseq r7, sl, r6, r7 │ │ │ │ + rsbeq ip, r6, r4, lsr r3 │ │ │ │ + rsbeq r7, r7, sl, ror r6 │ │ │ │ + mlseq r7, r2, ip, r9 │ │ │ │ + rsbeq r7, r7, ip, asr #12 │ │ │ │ + rsbeq ip, r6, r6, ror #5 │ │ │ │ + rsbeq r7, r7, ip, lsr #12 │ │ │ │ + rsbeq sl, r7, r4, asr #26 │ │ │ │ + rsbeq r7, r7, lr, lsl #12 │ │ │ │ + rsbeq ip, r6, r8, lsr #5 │ │ │ │ + rsbeq sl, r7, r4, lsr sp │ │ │ │ @ instruction: 0xffff85fd │ │ │ │ - rsbeq sl, r7, lr, lsl sp │ │ │ │ - rsbeq r7, r7, ip, lsr #11 │ │ │ │ - rsbeq ip, r6, r6, asr #4 │ │ │ │ - rsbeq r7, r7, ip, ror r5 │ │ │ │ - rsbeq ip, r6, r6, lsl r2 │ │ │ │ - rsbeq r7, r7, ip, asr #10 │ │ │ │ - rsbeq ip, r6, r6, ror #3 │ │ │ │ - rsbeq r7, r7, ip, lsl r5 │ │ │ │ - strhteq ip, [r6], #-22 @ 0xffffffea │ │ │ │ - rsbeq sl, r7, lr, asr #17 │ │ │ │ + rsbeq sl, r7, r6, lsr #26 │ │ │ │ + strhteq r7, [r7], #-84 @ 0xffffffac │ │ │ │ + rsbeq ip, r6, lr, asr #4 │ │ │ │ + rsbeq r7, r7, r4, lsl #11 │ │ │ │ + rsbeq ip, r6, lr, lsl r2 │ │ │ │ + rsbeq r7, r7, r4, asr r5 │ │ │ │ + rsbeq ip, r6, lr, ror #3 │ │ │ │ + rsbeq r7, r7, r4, lsr #10 │ │ │ │ + strhteq ip, [r6], #-30 @ 0xffffffe2 │ │ │ │ + ldrdeq sl, [r7], #-134 @ 0xffffff7a @ │ │ │ │ @ instruction: 0xffff859b │ │ │ │ - rsbeq sl, r7, r4, asr ip │ │ │ │ - rsbeq r7, r7, r2, asr #9 │ │ │ │ - rsbeq ip, r6, ip, asr r1 │ │ │ │ - mlseq r7, r4, r4, r7 │ │ │ │ - rsbeq ip, r6, lr, lsr #2 │ │ │ │ - rsbeq r7, r7, r4, ror #8 │ │ │ │ - strdeq ip, [r6], #-14 @ │ │ │ │ - strdeq r1, [r9], #-158 @ 0xffffff62 @ │ │ │ │ + rsbeq sl, r7, ip, asr ip │ │ │ │ + rsbeq r7, r7, sl, asr #9 │ │ │ │ + rsbeq ip, r6, r4, ror #2 │ │ │ │ + mlseq r7, ip, r4, r7 │ │ │ │ + rsbeq ip, r6, r6, lsr r1 │ │ │ │ + rsbeq r7, r7, ip, ror #8 │ │ │ │ + rsbeq ip, r6, r6, lsl #2 │ │ │ │ + rsbeq r1, r9, r6, lsl #20 │ │ │ │ @ instruction: 0xffff856b │ │ │ │ - rsbeq sl, r7, r4, asr #23 │ │ │ │ - rsbeq r7, r7, sl, lsl #8 │ │ │ │ - rsbeq ip, r6, r4, lsr #1 │ │ │ │ - ldrdeq r7, [r7], #-60 @ 0xffffffc4 @ │ │ │ │ - rsbeq ip, r6, r6, ror r0 │ │ │ │ - rsbeq r7, r7, ip, lsr #7 │ │ │ │ - rsbeq ip, r6, r6, asr #32 │ │ │ │ - rsbeq fp, r8, sl, lsr #14 │ │ │ │ + rsbeq sl, r7, ip, asr #23 │ │ │ │ + rsbeq r7, r7, r2, lsl r4 │ │ │ │ + rsbeq ip, r6, ip, lsr #1 │ │ │ │ + rsbeq r7, r7, r4, ror #7 │ │ │ │ + rsbeq ip, r6, lr, ror r0 │ │ │ │ + strhteq r7, [r7], #-52 @ 0xffffffcc │ │ │ │ + rsbeq ip, r6, lr, asr #32 │ │ │ │ + rsbeq fp, r8, r2, lsr r7 │ │ │ │ @ instruction: 0xffff853b │ │ │ │ - rsbeq sl, r7, r4, lsr #22 │ │ │ │ - rsbeq r7, r7, r2, asr r3 │ │ │ │ - rsbeq fp, r6, ip, ror #31 │ │ │ │ - rsbeq r7, r7, r4, lsr #6 │ │ │ │ - strhteq fp, [r6], #-254 @ 0xffffff02 │ │ │ │ - strdeq r7, [r7], #-36 @ 0xffffffdc @ │ │ │ │ - rsbeq fp, r6, lr, lsl #31 │ │ │ │ - rsbeq fp, r7, r6, lsl #7 │ │ │ │ + rsbeq sl, r7, ip, lsr #22 │ │ │ │ + rsbeq r7, r7, sl, asr r3 │ │ │ │ + strdeq fp, [r6], #-244 @ 0xffffff0c @ │ │ │ │ + rsbeq r7, r7, ip, lsr #6 │ │ │ │ + rsbeq fp, r6, r6, asr #31 │ │ │ │ + strdeq r7, [r7], #-44 @ 0xffffffd4 @ │ │ │ │ + mlseq r6, r6, pc, fp @ │ │ │ │ + rsbeq fp, r7, lr, lsl #7 │ │ │ │ @ instruction: 0xffff071b │ │ │ │ - rsbeq sl, r7, r8, lsl #21 │ │ │ │ - mlseq r7, r6, r2, r7 │ │ │ │ - rsbeq fp, r6, r0, lsr pc │ │ │ │ - rsbeq r7, r7, r8, ror #4 │ │ │ │ - rsbeq fp, r6, r2, lsl #30 │ │ │ │ - rsbeq r7, r7, r8, lsr r2 │ │ │ │ - ldrdeq fp, [r6], #-226 @ 0xffffff1e @ │ │ │ │ - rsbeq ip, fp, r2, asr #15 │ │ │ │ + mlseq r7, r0, sl, sl │ │ │ │ + mlseq r7, lr, r2, r7 │ │ │ │ + rsbeq fp, r6, r8, lsr pc │ │ │ │ + rsbeq r7, r7, r0, ror r2 │ │ │ │ + rsbeq fp, r6, sl, lsl #30 │ │ │ │ + rsbeq r7, r7, r0, asr #4 │ │ │ │ + ldrdeq fp, [r6], #-234 @ 0xffffff16 @ │ │ │ │ + rsbeq ip, fp, sl, asr #15 │ │ │ │ @ instruction: 0xffff065f │ │ │ │ - rsbeq sl, r7, r4, ror sl │ │ │ │ - ldrdeq r7, [r7], #-28 @ 0xffffffe4 @ │ │ │ │ - rsbeq fp, r6, r6, ror lr │ │ │ │ - rsbeq sl, r7, lr, asr #19 │ │ │ │ - rsbeq fp, r9, r0 │ │ │ │ + rsbeq sl, r7, ip, ror sl │ │ │ │ + rsbeq r7, r7, r4, ror #3 │ │ │ │ + rsbeq fp, r6, lr, ror lr │ │ │ │ + ldrdeq sl, [r7], #-150 @ 0xffffff6a @ │ │ │ │ + rsbeq fp, r9, r8 │ │ │ │ @ instruction: 0xffff2ce1 │ │ │ │ - rsbeq r7, r7, ip, lsl #3 │ │ │ │ - rsbeq fp, r6, r6, lsr #28 │ │ │ │ - rsbeq r7, r7, ip, asr r1 │ │ │ │ - strdeq fp, [r6], #-214 @ 0xffffff2a @ │ │ │ │ - rsbeq r6, sl, r2, lsl #20 │ │ │ │ + mlseq r7, r4, r1, r7 │ │ │ │ + rsbeq fp, r6, lr, lsr #28 │ │ │ │ + rsbeq r7, r7, r4, ror #2 │ │ │ │ + strdeq fp, [r6], #-222 @ 0xffffff22 @ │ │ │ │ + rsbeq r6, sl, sl, lsl #20 │ │ │ │ @ instruction: 0xffff0581 │ │ │ │ - rsbeq sl, r7, lr, asr #19 │ │ │ │ - strdeq r7, [r7], #-14 @ │ │ │ │ - mlseq r6, r8, sp, fp │ │ │ │ - rsbeq r7, r7, lr, asr #1 │ │ │ │ - rsbeq fp, r6, r8, ror #26 │ │ │ │ - rsbeq r7, r7, r0, lsr #1 │ │ │ │ - rsbeq fp, r6, sl, lsr sp │ │ │ │ - rsbeq r7, r7, r2, ror r0 │ │ │ │ - rsbeq fp, r6, ip, lsl #26 │ │ │ │ - rsbeq r7, r7, r2, asr #32 │ │ │ │ - ldrdeq fp, [r6], #-204 @ 0xffffff34 @ │ │ │ │ - rsbeq sl, ip, r0, ror #23 │ │ │ │ + ldrdeq sl, [r7], #-150 @ 0xffffff6a @ │ │ │ │ + rsbeq r7, r7, r6, lsl #2 │ │ │ │ + rsbeq fp, r6, r0, lsr #27 │ │ │ │ + ldrdeq r7, [r7], #-6 @ │ │ │ │ + rsbeq fp, r6, r0, ror sp │ │ │ │ + rsbeq r7, r7, r8, lsr #1 │ │ │ │ + rsbeq fp, r6, r2, asr #26 │ │ │ │ + rsbeq r7, r7, sl, ror r0 │ │ │ │ + rsbeq fp, r6, r4, lsl sp │ │ │ │ + rsbeq r7, r7, sl, asr #32 │ │ │ │ + rsbeq fp, r6, r4, ror #25 │ │ │ │ + rsbeq sl, ip, r8, ror #23 │ │ │ │ @ instruction: 0xffff0469 │ │ │ │ - rsbeq sl, r7, lr, ror #17 │ │ │ │ - rsbeq r6, r7, r6, ror #31 │ │ │ │ - rsbeq fp, r6, r0, lsl #25 │ │ │ │ - strhteq r6, [r7], #-246 @ 0xffffff0a │ │ │ │ - rsbeq fp, r6, r0, asr ip │ │ │ │ - rsbeq r6, r7, r8, lsl #31 │ │ │ │ - rsbeq fp, r6, r2, lsr #24 │ │ │ │ - rsbeq r6, r7, r8, asr pc │ │ │ │ - strdeq fp, [r6], #-178 @ 0xffffff4e @ │ │ │ │ - rsbeq sl, r7, r6, asr #16 │ │ │ │ + strdeq sl, [r7], #-134 @ 0xffffff7a @ │ │ │ │ + rsbeq r6, r7, lr, ror #31 │ │ │ │ + rsbeq fp, r6, r8, lsl #25 │ │ │ │ + strhteq r6, [r7], #-254 @ 0xffffff02 │ │ │ │ + rsbeq fp, r6, r8, asr ip │ │ │ │ + mlseq r7, r0, pc, r6 @ │ │ │ │ + rsbeq fp, r6, sl, lsr #24 │ │ │ │ + rsbeq r6, r7, r0, ror #30 │ │ │ │ + strdeq fp, [r6], #-186 @ 0xffffff46 @ │ │ │ │ + rsbeq sl, r7, lr, asr #16 │ │ │ │ @ instruction: 0xffff037f │ │ │ │ - rsbeq sl, r7, r4, lsr r8 │ │ │ │ - strdeq r6, [r7], #-236 @ 0xffffff14 @ │ │ │ │ - mlseq r6, r6, fp, fp │ │ │ │ - ldrdeq r6, [r7], #-224 @ 0xffffff20 @ │ │ │ │ - rsbeq fp, r6, ip, ror #22 │ │ │ │ - rsbeq r6, r7, r4, lsr #29 │ │ │ │ - rsbeq fp, r6, r0, asr #22 │ │ │ │ - ldrdeq r1, [r7], #-54 @ 0xffffffca @ │ │ │ │ + rsbeq sl, r7, ip, lsr r8 │ │ │ │ + rsbeq r6, r7, r4, lsl #30 │ │ │ │ + mlseq r6, lr, fp, fp │ │ │ │ + ldrdeq r6, [r7], #-232 @ 0xffffff18 @ │ │ │ │ + rsbeq fp, r6, r4, ror fp │ │ │ │ + rsbeq r6, r7, ip, lsr #29 │ │ │ │ + rsbeq fp, r6, r8, asr #22 │ │ │ │ + ldrdeq r1, [r7], #-62 @ 0xffffffc2 @ │ │ │ │ @ instruction: 0xffff02d3 │ │ │ │ - strhteq sl, [r7], #-116 @ 0xffffff8c │ │ │ │ - rsbeq r6, r7, r2, asr lr │ │ │ │ - rsbeq fp, r6, lr, ror #21 │ │ │ │ - rsbeq r6, r7, r8, lsr #28 │ │ │ │ - rsbeq fp, r6, r4, asr #21 │ │ │ │ - strdeq r6, [r7], #-220 @ 0xffffff24 @ │ │ │ │ - mlseq r6, r8, sl, fp │ │ │ │ - rsbeq sl, r7, lr, asr #14 │ │ │ │ + strhteq sl, [r7], #-124 @ 0xffffff84 │ │ │ │ + rsbeq r6, r7, sl, asr lr │ │ │ │ + strdeq fp, [r6], #-166 @ 0xffffff5a @ │ │ │ │ + rsbeq r6, r7, r0, lsr lr │ │ │ │ + rsbeq fp, r6, ip, asr #21 │ │ │ │ + rsbeq r6, r7, r4, lsl #28 │ │ │ │ + rsbeq fp, r6, r0, lsr #21 │ │ │ │ + rsbeq sl, r7, r6, asr r7 │ │ │ │ @ instruction: 0xffff022b │ │ │ │ - rsbeq sl, r7, r0, asr #14 │ │ │ │ - rsbeq r6, r7, sl, lsr #27 │ │ │ │ - rsbeq fp, r6, r6, asr #20 │ │ │ │ - rsbeq r6, r7, r0, lsl #27 │ │ │ │ - rsbeq fp, r6, ip, lsl sl │ │ │ │ - rsbeq r6, r7, r2, asr sp │ │ │ │ - rsbeq fp, r6, lr, ror #19 │ │ │ │ - rsbeq sl, r7, r2, lsr #13 │ │ │ │ + rsbeq sl, r7, r8, asr #14 │ │ │ │ + strhteq r6, [r7], #-210 @ 0xffffff2e │ │ │ │ + rsbeq fp, r6, lr, asr #20 │ │ │ │ + rsbeq r6, r7, r8, lsl #27 │ │ │ │ + rsbeq fp, r6, r4, lsr #20 │ │ │ │ + rsbeq r6, r7, sl, asr sp │ │ │ │ + strdeq fp, [r6], #-150 @ 0xffffff6a @ │ │ │ │ + rsbeq sl, r7, sl, lsr #13 │ │ │ │ blls 3c7edc │ │ │ │ ble 170b154 │ │ │ │ eorcc pc, r6, sl, asr r8 @ │ │ │ │ ldmdavs r9, {r2, r3, fp, ip, pc} │ │ │ │ @ instruction: 0xf808f29a │ │ │ │ mvnsle r2, r0, lsl #16 │ │ │ │ eormi pc, r6, sl, asr r8 @ │ │ │ │ @@ -368968,157 +368968,157 @@ │ │ │ │ @ instruction: 0x4601fc73 │ │ │ │ vsubhn.i32 d4, , q8 │ │ │ │ @ instruction: 0x4604f95b │ │ │ │ @ instruction: 0xf0002800 │ │ │ │ @ instruction: 0x3601813b │ │ │ │ svclt 0x0000e7eb │ │ │ │ @ instruction: 0xfffefeab │ │ │ │ - rsbeq r6, r7, lr, lsl #20 │ │ │ │ - rsbeq fp, r6, r8, lsr #13 │ │ │ │ - ldrdeq r6, [r7], #-158 @ 0xffffff62 @ │ │ │ │ - rsbeq fp, r6, r8, ror r6 │ │ │ │ - rsbeq sl, r7, ip, ror r3 │ │ │ │ + rsbeq r6, r7, r6, lsl sl │ │ │ │ + strhteq fp, [r6], #-96 @ 0xffffffa0 │ │ │ │ + rsbeq r6, r7, r6, ror #19 │ │ │ │ + rsbeq fp, r6, r0, lsl #13 │ │ │ │ + rsbeq sl, r7, r4, lsl #7 │ │ │ │ @ instruction: 0xfffefe05 │ │ │ │ - rsbeq sl, r7, r2, ror r3 │ │ │ │ - rsbeq r6, r7, r2, lsl #19 │ │ │ │ - rsbeq fp, r6, ip, lsl r6 │ │ │ │ - rsbeq r6, r7, r2, ror #18 │ │ │ │ - strdeq sl, [r7], #-38 @ 0xffffffda @ │ │ │ │ - rsbeq r6, r7, r4, lsr r9 │ │ │ │ - rsbeq fp, r6, lr, asr #11 │ │ │ │ - ldrdeq sl, [r7], #-32 @ 0xffffffe0 @ │ │ │ │ + rsbeq sl, r7, sl, ror r3 │ │ │ │ + rsbeq r6, r7, sl, lsl #19 │ │ │ │ + rsbeq fp, r6, r4, lsr #12 │ │ │ │ + rsbeq r6, r7, sl, ror #18 │ │ │ │ + strdeq sl, [r7], #-46 @ 0xffffffd2 @ │ │ │ │ + rsbeq r6, r7, ip, lsr r9 │ │ │ │ + ldrdeq fp, [r6], #-86 @ 0xffffffaa @ │ │ │ │ + ldrdeq sl, [r7], #-40 @ 0xffffffd8 @ │ │ │ │ @ instruction: 0xfffefd09 │ │ │ │ - rsbeq r6, r7, lr, ror #16 │ │ │ │ - rsbeq fp, r6, r8, lsl #10 │ │ │ │ - rsbeq r6, r7, r0, asr #16 │ │ │ │ - ldrdeq fp, [r6], #-74 @ 0xffffffb6 @ │ │ │ │ - rsbeq sl, r7, sl, lsr r2 │ │ │ │ + rsbeq r6, r7, r6, ror r8 │ │ │ │ + rsbeq fp, r6, r0, lsl r5 │ │ │ │ + rsbeq r6, r7, r8, asr #16 │ │ │ │ + rsbeq fp, r6, r2, ror #9 │ │ │ │ + rsbeq sl, r7, r2, asr #4 │ │ │ │ @ instruction: 0xfffefc67 │ │ │ │ - rsbeq sl, r7, ip, lsr #4 │ │ │ │ - rsbeq r6, r7, r4, ror #15 │ │ │ │ - rsbeq fp, r6, lr, ror r4 │ │ │ │ - rsbeq r6, r7, r4, asr #15 │ │ │ │ - rsbeq sl, r7, ip, lsr #3 │ │ │ │ - mlseq r7, r6, r7, r6 │ │ │ │ - rsbeq fp, r6, r0, lsr r4 │ │ │ │ - rsbeq sl, r7, r4, asr #3 │ │ │ │ + rsbeq sl, r7, r4, lsr r2 │ │ │ │ + rsbeq r6, r7, ip, ror #15 │ │ │ │ + rsbeq fp, r6, r6, lsl #9 │ │ │ │ + rsbeq r6, r7, ip, asr #15 │ │ │ │ + strhteq sl, [r7], #-20 @ 0xffffffec │ │ │ │ + mlseq r7, lr, r7, r6 │ │ │ │ + rsbeq fp, r6, r8, lsr r4 │ │ │ │ + rsbeq sl, r7, ip, asr #3 │ │ │ │ @ instruction: 0xfffefbbd │ │ │ │ - strhteq sl, [r7], #-22 @ 0xffffffea │ │ │ │ - rsbeq r6, r7, sl, lsr r7 │ │ │ │ - ldrdeq fp, [r6], #-52 @ 0xffffffcc @ │ │ │ │ - rsbeq r6, r7, ip, lsl #14 │ │ │ │ - rsbeq fp, r6, r6, lsr #7 │ │ │ │ - ldrdeq r6, [r7], #-108 @ 0xffffff94 @ │ │ │ │ - rsbeq fp, r6, r6, ror r3 │ │ │ │ - strdeq sl, [r7], #-26 @ 0xffffffe6 @ │ │ │ │ + strhteq sl, [r7], #-30 @ 0xffffffe2 │ │ │ │ + rsbeq r6, r7, r2, asr #14 │ │ │ │ + ldrdeq fp, [r6], #-60 @ 0xffffffc4 @ │ │ │ │ + rsbeq r6, r7, r4, lsl r7 │ │ │ │ + rsbeq fp, r6, lr, lsr #7 │ │ │ │ + rsbeq r6, r7, r4, ror #13 │ │ │ │ + rsbeq fp, r6, lr, ror r3 │ │ │ │ + rsbeq sl, r7, r2, lsl #4 │ │ │ │ @ instruction: 0xfffefb03 │ │ │ │ - rsbeq sl, r7, ip, lsr #2 │ │ │ │ - rsbeq r6, r7, r0, lsl #13 │ │ │ │ - rsbeq fp, r6, sl, lsl r3 │ │ │ │ - rsbeq r6, r7, r2, asr r6 │ │ │ │ - rsbeq fp, r6, ip, ror #5 │ │ │ │ - rsbeq r6, r7, r2, lsr #12 │ │ │ │ - strhteq fp, [r6], #-44 @ 0xffffffd4 │ │ │ │ - rsbeq sl, r7, lr, lsr r1 │ │ │ │ - rsbeq r6, r7, sl, lsr #11 │ │ │ │ - rsbeq fp, r6, r4, asr #4 │ │ │ │ + rsbeq sl, r7, r4, lsr r1 │ │ │ │ + rsbeq r6, r7, r8, lsl #13 │ │ │ │ + rsbeq fp, r6, r2, lsr #6 │ │ │ │ + rsbeq r6, r7, sl, asr r6 │ │ │ │ + strdeq fp, [r6], #-36 @ 0xffffffdc @ │ │ │ │ + rsbeq r6, r7, sl, lsr #12 │ │ │ │ + rsbeq fp, r6, r4, asr #5 │ │ │ │ + rsbeq sl, r7, r6, asr #2 │ │ │ │ + strhteq r6, [r7], #-82 @ 0xffffffae │ │ │ │ + rsbeq fp, r6, ip, asr #4 │ │ │ │ @ instruction: 0xfffef9cb │ │ │ │ - rsbeq r6, r7, r2, lsr r5 │ │ │ │ - rsbeq fp, r6, ip, asr #3 │ │ │ │ - rsbeq r6, r7, r2, lsl #10 │ │ │ │ - mlseq r6, ip, r1, fp │ │ │ │ - rsbeq r6, r7, r2, ror #9 │ │ │ │ - rsbeq r9, r7, r2, lsl #31 │ │ │ │ - rsbeq r9, r7, sl, lsl #24 │ │ │ │ + rsbeq r6, r7, sl, lsr r5 │ │ │ │ + ldrdeq fp, [r6], #-20 @ 0xffffffec @ │ │ │ │ + rsbeq r6, r7, sl, lsl #10 │ │ │ │ + rsbeq fp, r6, r4, lsr #3 │ │ │ │ + rsbeq r6, r7, sl, ror #9 │ │ │ │ + rsbeq r9, r7, sl, lsl #31 │ │ │ │ + rsbeq r9, r7, r2, lsl ip │ │ │ │ @ instruction: 0xffff76fb │ │ │ │ - rsbeq r9, r7, r8, ror pc │ │ │ │ - rsbeq r6, r7, sl, lsl #9 │ │ │ │ - rsbeq fp, r6, r4, lsr #2 │ │ │ │ - rsbeq r6, r7, sl, ror #8 │ │ │ │ - rsbeq fp, r6, r4, lsl #2 │ │ │ │ - rsbeq r6, r7, sl, asr #8 │ │ │ │ - rsbeq fp, r6, r4, ror #1 │ │ │ │ - rsbeq r6, r7, sl, lsl r4 │ │ │ │ - strhteq fp, [r6], #-4 │ │ │ │ - rsbeq r9, r7, ip, asr #15 │ │ │ │ + rsbeq r9, r7, r0, lsl #31 │ │ │ │ + mlseq r7, r2, r4, r6 │ │ │ │ + rsbeq fp, r6, ip, lsr #2 │ │ │ │ + rsbeq r6, r7, r2, ror r4 │ │ │ │ + rsbeq fp, r6, ip, lsl #2 │ │ │ │ + rsbeq r6, r7, r2, asr r4 │ │ │ │ + rsbeq fp, r6, ip, ror #1 │ │ │ │ + rsbeq r6, r7, r2, lsr #8 │ │ │ │ + strhteq fp, [r6], #-12 │ │ │ │ + ldrdeq r9, [r7], #-116 @ 0xffffff8c @ │ │ │ │ @ instruction: 0xffff76b9 │ │ │ │ - rsbeq r9, r7, lr, asr #29 │ │ │ │ - rsbeq r6, r7, r0, asr #7 │ │ │ │ - rsbeq fp, r6, sl, asr r0 │ │ │ │ - mlseq r7, r2, r3, r6 │ │ │ │ - rsbeq fp, r6, ip, lsr #32 │ │ │ │ - rsbeq r6, r7, r2, ror #6 │ │ │ │ - strdeq sl, [r6], #-252 @ 0xffffff04 @ │ │ │ │ - strdeq r0, [r9], #-140 @ 0xffffff74 @ │ │ │ │ + ldrdeq r9, [r7], #-230 @ 0xffffff1a @ │ │ │ │ + rsbeq r6, r7, r8, asr #7 │ │ │ │ + rsbeq fp, r6, r2, rrx │ │ │ │ + mlseq r7, sl, r3, r6 │ │ │ │ + rsbeq fp, r6, r4, lsr r0 │ │ │ │ + rsbeq r6, r7, sl, ror #6 │ │ │ │ + rsbeq fp, r6, r4 │ │ │ │ + rsbeq r0, r9, r4, lsl #18 │ │ │ │ @ instruction: 0xffff7689 │ │ │ │ - rsbeq r9, r7, lr, lsr lr │ │ │ │ - rsbeq r6, r7, r8, lsl #6 │ │ │ │ - rsbeq sl, r6, r2, lsr #31 │ │ │ │ - ldrdeq r6, [r7], #-42 @ 0xffffffd6 @ │ │ │ │ - rsbeq sl, r6, r4, ror pc │ │ │ │ - rsbeq r6, r7, sl, lsr #5 │ │ │ │ - rsbeq sl, r6, r4, asr #30 │ │ │ │ - rsbeq sl, r8, r8, lsr #12 │ │ │ │ + rsbeq r9, r7, r6, asr #28 │ │ │ │ + rsbeq r6, r7, r0, lsl r3 │ │ │ │ + rsbeq sl, r6, sl, lsr #31 │ │ │ │ + rsbeq r6, r7, r2, ror #5 │ │ │ │ + rsbeq sl, r6, ip, ror pc │ │ │ │ + strhteq r6, [r7], #-34 @ 0xffffffde │ │ │ │ + rsbeq sl, r6, ip, asr #30 │ │ │ │ + rsbeq sl, r8, r0, lsr r6 │ │ │ │ @ instruction: 0xffff7659 │ │ │ │ - mlseq r7, lr, sp, r9 │ │ │ │ - rsbeq r6, r7, r0, asr r2 │ │ │ │ - rsbeq sl, r6, sl, ror #29 │ │ │ │ - rsbeq r6, r7, r2, lsr #4 │ │ │ │ - strhteq sl, [r6], #-236 @ 0xffffff14 │ │ │ │ - strdeq r6, [r7], #-18 @ 0xffffffee @ │ │ │ │ - rsbeq sl, r6, ip, lsl #29 │ │ │ │ - rsbeq r9, r7, ip, lsl sp │ │ │ │ + rsbeq r9, r7, r6, lsr #27 │ │ │ │ + rsbeq r6, r7, r8, asr r2 │ │ │ │ + strdeq sl, [r6], #-226 @ 0xffffff1e @ │ │ │ │ + rsbeq r6, r7, sl, lsr #4 │ │ │ │ + rsbeq sl, r6, r4, asr #29 │ │ │ │ + strdeq r6, [r7], #-26 @ 0xffffffe6 @ │ │ │ │ + mlseq r6, r4, lr, sl │ │ │ │ + rsbeq r9, r7, r4, lsr #26 │ │ │ │ @ instruction: 0xfffef619 │ │ │ │ - rsbeq r9, r7, sl, lsl #26 │ │ │ │ - mlseq r7, r6, r1, r6 │ │ │ │ - rsbeq sl, r6, r0, lsr lr │ │ │ │ - rsbeq r6, r7, r8, ror #2 │ │ │ │ - rsbeq sl, r6, r2, lsl #28 │ │ │ │ - rsbeq r6, r7, r8, lsr r1 │ │ │ │ - ldrdeq sl, [r6], #-210 @ 0xffffff2e @ │ │ │ │ - rsbeq r9, r7, r0, ror #24 │ │ │ │ - rsbeq r6, r7, r0, asr #1 │ │ │ │ - rsbeq sl, r6, sl, asr sp │ │ │ │ + rsbeq r9, r7, r2, lsl sp │ │ │ │ + mlseq r7, lr, r1, r6 │ │ │ │ + rsbeq sl, r6, r8, lsr lr │ │ │ │ + rsbeq r6, r7, r0, ror r1 │ │ │ │ + rsbeq sl, r6, sl, lsl #28 │ │ │ │ + rsbeq r6, r7, r0, asr #2 │ │ │ │ + ldrdeq sl, [r6], #-218 @ 0xffffff26 @ │ │ │ │ + rsbeq r9, r7, r8, ror #24 │ │ │ │ + rsbeq r6, r7, r8, asr #1 │ │ │ │ + rsbeq sl, r6, r2, ror #26 │ │ │ │ @ instruction: 0xfffef4e1 │ │ │ │ - rsbeq r6, r7, r6, asr #32 │ │ │ │ - rsbeq sl, r6, r0, ror #25 │ │ │ │ - strhteq r9, [r7], #-188 @ 0xffffff44 │ │ │ │ + rsbeq r6, r7, lr, asr #32 │ │ │ │ + rsbeq sl, r6, r8, ror #25 │ │ │ │ + rsbeq r9, r7, r4, asr #23 │ │ │ │ @ instruction: 0xfffef46d │ │ │ │ - rsbeq r9, r7, lr, lsr #23 │ │ │ │ - rsbeq r5, r7, sl, ror #31 │ │ │ │ - rsbeq sl, r6, r4, lsl #25 │ │ │ │ - rsbeq r5, r7, sl, asr #31 │ │ │ │ - rsbeq r9, r7, r6, lsr fp │ │ │ │ - mlseq r7, ip, pc, r5 @ │ │ │ │ - rsbeq sl, r6, r6, lsr ip │ │ │ │ - rsbeq r9, r7, lr, asr #22 │ │ │ │ + strhteq r9, [r7], #-182 @ 0xffffff4a │ │ │ │ + strdeq r5, [r7], #-242 @ 0xffffff0e @ │ │ │ │ + rsbeq sl, r6, ip, lsl #25 │ │ │ │ + ldrdeq r5, [r7], #-242 @ 0xffffff0e @ │ │ │ │ + rsbeq r9, r7, lr, lsr fp │ │ │ │ + rsbeq r5, r7, r4, lsr #31 │ │ │ │ + rsbeq sl, r6, lr, lsr ip │ │ │ │ + rsbeq r9, r7, r6, asr fp │ │ │ │ @ instruction: 0xfffef3c3 │ │ │ │ - rsbeq r9, r7, ip, lsr fp │ │ │ │ - rsbeq r5, r7, r0, asr #30 │ │ │ │ - ldrdeq sl, [r6], #-186 @ 0xffffff46 @ │ │ │ │ - rsbeq r5, r7, r2, lsl pc │ │ │ │ - rsbeq sl, r6, lr, lsr #23 │ │ │ │ - rsbeq r5, r7, r6, ror #29 │ │ │ │ - rsbeq sl, r6, r2, lsl #23 │ │ │ │ - mlseq r7, sl, sl, r9 │ │ │ │ - rsbeq r5, r7, r4, ror lr │ │ │ │ - rsbeq sl, r6, r0, lsl fp │ │ │ │ + rsbeq r9, r7, r4, asr #22 │ │ │ │ + rsbeq r5, r7, r8, asr #30 │ │ │ │ + rsbeq sl, r6, r2, ror #23 │ │ │ │ + rsbeq r5, r7, sl, lsl pc │ │ │ │ + strhteq sl, [r6], #-182 @ 0xffffff4a │ │ │ │ + rsbeq r5, r7, lr, ror #29 │ │ │ │ + rsbeq sl, r6, sl, lsl #23 │ │ │ │ + rsbeq r9, r7, r2, lsr #21 │ │ │ │ + rsbeq r5, r7, ip, ror lr │ │ │ │ + rsbeq sl, r6, r8, lsl fp │ │ │ │ @ instruction: 0xfffef299 │ │ │ │ - rsbeq r5, r7, r0, lsl #28 │ │ │ │ - mlseq r6, ip, sl, sl │ │ │ │ - rsbeq r9, r7, r6, lsl #20 │ │ │ │ + rsbeq r5, r7, r8, lsl #28 │ │ │ │ + rsbeq sl, r6, r4, lsr #21 │ │ │ │ + rsbeq r9, r7, lr, lsl #20 │ │ │ │ @ instruction: 0xfffef22f │ │ │ │ - strdeq r9, [r7], #-156 @ 0xffffff64 @ │ │ │ │ - rsbeq r5, r7, lr, lsr #27 │ │ │ │ - rsbeq sl, r6, sl, asr #20 │ │ │ │ - mlseq r7, r2, sp, r5 │ │ │ │ - rsbeq r9, r7, ip, lsl #19 │ │ │ │ - rsbeq r5, r7, r6, ror #26 │ │ │ │ - rsbeq sl, r6, r2, lsl #20 │ │ │ │ - rsbeq r9, r7, sl, ror #18 │ │ │ │ + rsbeq r9, r7, r4, lsl #20 │ │ │ │ + strhteq r5, [r7], #-214 @ 0xffffff2a │ │ │ │ + rsbeq sl, r6, r2, asr sl │ │ │ │ + mlseq r7, sl, sp, r5 │ │ │ │ + mlseq r7, r4, r9, r9 │ │ │ │ + rsbeq r5, r7, lr, ror #26 │ │ │ │ + rsbeq sl, r6, sl, lsl #20 │ │ │ │ + rsbeq r9, r7, r2, ror r9 │ │ │ │ strtmi r9, [r8], -r8, lsl #18 │ │ │ │ cdp2 3, 10, cr15, cr14, cr0, {5} │ │ │ │ stmdacs r1, {r2, r9, sl, lr} │ │ │ │ mrcge 4, 5, APSR_nzcv, cr0, cr15, {1} │ │ │ │ stceq 8, cr15, [r8, #-892]! @ 0xfffffc84 │ │ │ │ cmnpvc fp, r1, asr #4 @ p-variant is OBSOLETE │ │ │ │ andcc r4, ip, r8, ror r4 │ │ │ │ @@ -369958,176 +369958,176 @@ │ │ │ │ msreq R10_fiq, r1 │ │ │ │ andcc r4, ip, r8, ror r4 │ │ │ │ stc2l 6, cr15, [ip], #-620 @ 0xfffffd94 │ │ │ │ strtmi r4, [r1], -r4, lsr #17 │ │ │ │ @ instruction: 0xf69b4478 │ │ │ │ @ instruction: 0xf7fcfd27 │ │ │ │ svclt 0x0000b9e6 │ │ │ │ - rsbeq r5, r7, r8, lsr #21 │ │ │ │ - rsbeq sl, r6, r2, asr #14 │ │ │ │ + strhteq r5, [r7], #-160 @ 0xffffff60 │ │ │ │ + rsbeq sl, r6, sl, asr #14 │ │ │ │ @ instruction: 0xfffeeec9 │ │ │ │ - rsbeq r5, r7, lr, lsr #20 │ │ │ │ - rsbeq sl, r6, r8, asr #13 │ │ │ │ - strdeq r5, [r7], #-158 @ 0xffffff62 @ │ │ │ │ - mlseq r6, r8, r6, sl │ │ │ │ - ldrdeq r5, [r7], #-158 @ 0xffffff62 @ │ │ │ │ - rsbeq r9, r7, r6, lsr #12 │ │ │ │ - rsbeq r9, r7, r6, lsl #2 │ │ │ │ - rsbeq r9, r7, r0, lsr #12 │ │ │ │ + rsbeq r5, r7, r6, lsr sl │ │ │ │ + ldrdeq sl, [r6], #-96 @ 0xffffffa0 @ │ │ │ │ + rsbeq r5, r7, r6, lsl #20 │ │ │ │ + rsbeq sl, r6, r0, lsr #13 │ │ │ │ + rsbeq r5, r7, r6, ror #19 │ │ │ │ + rsbeq r9, r7, lr, lsr #12 │ │ │ │ + rsbeq r9, r7, lr, lsl #2 │ │ │ │ + rsbeq r9, r7, r8, lsr #12 │ │ │ │ @ instruction: 0xffff6e09 │ │ │ │ - rsbeq r5, r7, r6, lsl #19 │ │ │ │ - rsbeq sl, r6, r0, lsr #12 │ │ │ │ - rsbeq r5, r7, r6, ror #18 │ │ │ │ - rsbeq sl, r6, r0, lsl #12 │ │ │ │ - rsbeq r5, r7, r6, asr #18 │ │ │ │ - rsbeq sl, r6, r0, ror #11 │ │ │ │ - rsbeq r5, r7, r6, lsl r9 │ │ │ │ - strhteq sl, [r6], #-80 @ 0xffffffb0 │ │ │ │ - rsbeq r8, r7, r8, asr #25 │ │ │ │ - rsbeq r9, r7, r6, ror r5 │ │ │ │ + rsbeq r5, r7, lr, lsl #19 │ │ │ │ + rsbeq sl, r6, r8, lsr #12 │ │ │ │ + rsbeq r5, r7, lr, ror #18 │ │ │ │ + rsbeq sl, r6, r8, lsl #12 │ │ │ │ + rsbeq r5, r7, lr, asr #18 │ │ │ │ + rsbeq sl, r6, r8, ror #11 │ │ │ │ + rsbeq r5, r7, lr, lsl r9 │ │ │ │ + strhteq sl, [r6], #-88 @ 0xffffffa8 │ │ │ │ + ldrdeq r8, [r7], #-192 @ 0xffffff40 @ │ │ │ │ + rsbeq r9, r7, lr, ror r5 │ │ │ │ @ instruction: 0xffff6dc7 │ │ │ │ - strhteq r5, [r7], #-140 @ 0xffffff74 │ │ │ │ - rsbeq sl, r6, r6, asr r5 │ │ │ │ - rsbeq r5, r7, lr, lsl #17 │ │ │ │ - rsbeq sl, r6, r8, lsr #10 │ │ │ │ - rsbeq r5, r7, lr, asr r8 │ │ │ │ - strdeq sl, [r6], #-72 @ 0xffffffb8 @ │ │ │ │ - strdeq pc, [r8], #-216 @ 0xffffff28 @ │ │ │ │ - rsbeq r9, r7, r6, ror #9 │ │ │ │ + rsbeq r5, r7, r4, asr #17 │ │ │ │ + rsbeq sl, r6, lr, asr r5 │ │ │ │ + mlseq r7, r6, r8, r5 │ │ │ │ + rsbeq sl, r6, r0, lsr r5 │ │ │ │ + rsbeq r5, r7, r6, ror #16 │ │ │ │ + rsbeq sl, r6, r0, lsl #10 │ │ │ │ + rsbeq pc, r8, r0, lsl #28 │ │ │ │ + rsbeq r9, r7, lr, ror #9 │ │ │ │ @ instruction: 0xffff6d97 │ │ │ │ - rsbeq r5, r7, r4, lsl #16 │ │ │ │ - mlseq r6, lr, r4, sl │ │ │ │ - ldrdeq r5, [r7], #-118 @ 0xffffff8a @ │ │ │ │ - rsbeq sl, r6, r0, ror r4 │ │ │ │ - rsbeq r5, r7, r6, lsr #15 │ │ │ │ - rsbeq sl, r6, r0, asr #8 │ │ │ │ - rsbeq r9, r8, r4, lsr #22 │ │ │ │ - rsbeq r9, r7, r6, asr #8 │ │ │ │ + rsbeq r5, r7, ip, lsl #16 │ │ │ │ + rsbeq sl, r6, r6, lsr #9 │ │ │ │ + ldrdeq r5, [r7], #-126 @ 0xffffff82 @ │ │ │ │ + rsbeq sl, r6, r8, ror r4 │ │ │ │ + rsbeq r5, r7, lr, lsr #15 │ │ │ │ + rsbeq sl, r6, r8, asr #8 │ │ │ │ + rsbeq r9, r8, ip, lsr #22 │ │ │ │ + rsbeq r9, r7, lr, asr #8 │ │ │ │ @ instruction: 0xffff6d67 │ │ │ │ - rsbeq r5, r7, ip, asr #14 │ │ │ │ - rsbeq sl, r6, r6, ror #7 │ │ │ │ - rsbeq r5, r7, lr, lsl r7 │ │ │ │ - strhteq sl, [r6], #-56 @ 0xffffffc8 │ │ │ │ - rsbeq r5, r7, lr, ror #13 │ │ │ │ - rsbeq sl, r6, r8, lsl #7 │ │ │ │ - strhteq r6, [r8], #-32 @ 0xffffffe0 │ │ │ │ - rsbeq r9, r7, r4, lsr #7 │ │ │ │ + rsbeq r5, r7, r4, asr r7 │ │ │ │ + rsbeq sl, r6, lr, ror #7 │ │ │ │ + rsbeq r5, r7, r6, lsr #14 │ │ │ │ + rsbeq sl, r6, r0, asr #7 │ │ │ │ + strdeq r5, [r7], #-102 @ 0xffffff9a @ │ │ │ │ + mlseq r6, r0, r3, sl │ │ │ │ + strhteq r6, [r8], #-40 @ 0xffffffd8 │ │ │ │ + rsbeq r9, r7, ip, lsr #7 │ │ │ │ @ instruction: 0xfffeeb03 │ │ │ │ - mlseq r7, r2, r6, r5 │ │ │ │ - rsbeq sl, r6, ip, lsr #6 │ │ │ │ - rsbeq r5, r7, r4, ror #12 │ │ │ │ - strdeq sl, [r6], #-46 @ 0xffffffd2 @ │ │ │ │ - rsbeq r5, r7, r4, lsr r6 │ │ │ │ - rsbeq sl, r6, lr, asr #5 │ │ │ │ - rsbeq r9, r7, sl, lsr #6 │ │ │ │ - rsbeq r9, r7, r6, lsl r3 │ │ │ │ + mlseq r7, sl, r6, r5 │ │ │ │ + rsbeq sl, r6, r4, lsr r3 │ │ │ │ + rsbeq r5, r7, ip, ror #12 │ │ │ │ + rsbeq sl, r6, r6, lsl #6 │ │ │ │ + rsbeq r5, r7, ip, lsr r6 │ │ │ │ + ldrdeq sl, [r6], #-38 @ 0xffffffda @ │ │ │ │ + rsbeq r9, r7, r2, lsr r3 │ │ │ │ + rsbeq r9, r7, lr, lsl r3 │ │ │ │ @ instruction: 0xfffeea49 │ │ │ │ - ldrdeq r5, [r7], #-88 @ 0xffffffa8 @ │ │ │ │ - rsbeq sl, r6, r2, ror r2 │ │ │ │ - rsbeq r5, r7, sl, lsr #11 │ │ │ │ - rsbeq sl, r6, r4, asr #4 │ │ │ │ - rsbeq r5, r7, sl, ror r5 │ │ │ │ - rsbeq sl, r6, r4, lsl r2 │ │ │ │ - rsbeq r5, r7, sl, asr #10 │ │ │ │ - rsbeq sl, r6, r4, ror #3 │ │ │ │ - rsbeq r5, r7, ip, lsl r5 │ │ │ │ - strhteq sl, [r6], #-22 @ 0xffffffea │ │ │ │ - rsbeq r5, r7, r6, lsl fp │ │ │ │ - mlseq r7, r0, r4, r5 │ │ │ │ - rsbeq sl, r6, sl, lsr #2 │ │ │ │ - rsbeq r5, r7, r0, ror r4 │ │ │ │ - rsbeq sl, r6, sl, lsl #2 │ │ │ │ - rsbeq r5, r7, r0, asr r4 │ │ │ │ - rsbeq sl, r6, sl, ror #1 │ │ │ │ - rsbeq r5, r7, r0, lsr r4 │ │ │ │ - rsbeq sl, r6, sl, asr #1 │ │ │ │ - rsbeq r5, r7, r0, lsl r4 │ │ │ │ - rsbeq sl, r6, sl, lsr #1 │ │ │ │ - strdeq r5, [r7], #-48 @ 0xffffffd0 @ │ │ │ │ - rsbeq sl, r6, sl, lsl #1 │ │ │ │ - ldrdeq r5, [r7], #-48 @ 0xffffffd0 @ │ │ │ │ - rsbeq sl, r6, sl, rrx │ │ │ │ - strhteq r5, [r7], #-48 @ 0xffffffd0 │ │ │ │ - rsbeq sl, r6, sl, asr #32 │ │ │ │ - rsbeq r5, r7, ip, lsl #7 │ │ │ │ - rsbeq sl, r6, r6, lsr #32 │ │ │ │ - rsbeq r5, r7, r8, ror #6 │ │ │ │ - rsbeq r7, ip, r4, lsr #21 │ │ │ │ - mlseq r7, r4, r0, r9 │ │ │ │ - rsbeq r9, r7, r6, lsl #1 │ │ │ │ + rsbeq r5, r7, r0, ror #11 │ │ │ │ + rsbeq sl, r6, sl, ror r2 │ │ │ │ + strhteq r5, [r7], #-82 @ 0xffffffae │ │ │ │ + rsbeq sl, r6, ip, asr #4 │ │ │ │ + rsbeq r5, r7, r2, lsl #11 │ │ │ │ + rsbeq sl, r6, ip, lsl r2 │ │ │ │ + rsbeq r5, r7, r2, asr r5 │ │ │ │ + rsbeq sl, r6, ip, ror #3 │ │ │ │ + rsbeq r5, r7, r4, lsr #10 │ │ │ │ + strhteq sl, [r6], #-30 @ 0xffffffe2 │ │ │ │ + rsbeq r5, r7, lr, lsl fp │ │ │ │ + mlseq r7, r8, r4, r5 │ │ │ │ + rsbeq sl, r6, r2, lsr r1 │ │ │ │ + rsbeq r5, r7, r8, ror r4 │ │ │ │ + rsbeq sl, r6, r2, lsl r1 │ │ │ │ + rsbeq r5, r7, r8, asr r4 │ │ │ │ + strdeq sl, [r6], #-2 @ │ │ │ │ + rsbeq r5, r7, r8, lsr r4 │ │ │ │ + ldrdeq sl, [r6], #-2 @ │ │ │ │ + rsbeq r5, r7, r8, lsl r4 │ │ │ │ + strhteq sl, [r6], #-2 │ │ │ │ + strdeq r5, [r7], #-56 @ 0xffffffc8 @ │ │ │ │ + mlseq r6, r2, r0, sl │ │ │ │ + ldrdeq r5, [r7], #-56 @ 0xffffffc8 @ │ │ │ │ + rsbeq sl, r6, r2, ror r0 │ │ │ │ + strhteq r5, [r7], #-56 @ 0xffffffc8 │ │ │ │ + rsbeq sl, r6, r2, asr r0 │ │ │ │ + mlseq r7, r4, r3, r5 │ │ │ │ + rsbeq sl, r6, lr, lsr #32 │ │ │ │ + rsbeq r5, r7, r0, ror r3 │ │ │ │ + rsbeq r7, ip, ip, lsr #21 │ │ │ │ + mlseq r7, ip, r0, r9 │ │ │ │ + rsbeq r9, r7, lr, lsl #1 │ │ │ │ @ instruction: 0xffff69b3 │ │ │ │ - rsbeq r5, r7, lr, lsl #6 │ │ │ │ - rsbeq r9, r6, r8, lsr #31 │ │ │ │ - rsbeq r9, r7, ip, lsl #1 │ │ │ │ - rsbeq r9, r7, r0, lsl #1 │ │ │ │ + rsbeq r5, r7, r6, lsl r3 │ │ │ │ + strhteq r9, [r6], #-240 @ 0xffffff10 │ │ │ │ + mlseq r7, r4, r0, r9 │ │ │ │ + rsbeq r9, r7, r8, lsl #1 │ │ │ │ @ instruction: 0xffff69dd │ │ │ │ - strhteq r5, [r7], #-32 @ 0xffffffe0 │ │ │ │ - rsbeq r9, r6, sl, asr #30 │ │ │ │ - rsbeq r5, r7, lr, ror r2 │ │ │ │ - rsbeq r9, r6, r8, lsl pc │ │ │ │ - rsbeq r5, r7, ip, asr #4 │ │ │ │ - rsbeq r9, r6, r6, ror #29 │ │ │ │ - rsbeq r9, r7, sl │ │ │ │ - strdeq r8, [r7], #-250 @ 0xffffff06 @ │ │ │ │ + strhteq r5, [r7], #-40 @ 0xffffffd8 │ │ │ │ + rsbeq r9, r6, r2, asr pc │ │ │ │ + rsbeq r5, r7, r6, lsl #5 │ │ │ │ + rsbeq r9, r6, r0, lsr #30 │ │ │ │ + rsbeq r5, r7, r4, asr r2 │ │ │ │ + rsbeq r9, r6, lr, ror #29 │ │ │ │ + rsbeq r9, r7, r2, lsl r0 │ │ │ │ + rsbeq r9, r7, r2 │ │ │ │ @ instruction: 0xffff69a3 │ │ │ │ - rsbeq r5, r7, lr, ror #3 │ │ │ │ - rsbeq r9, r6, r8, lsl #29 │ │ │ │ - strhteq r5, [r7], #-28 @ 0xffffffe4 │ │ │ │ - rsbeq r9, r6, r6, asr lr │ │ │ │ - rsbeq r5, r7, ip, lsl #3 │ │ │ │ - rsbeq r9, r6, r6, lsr #28 │ │ │ │ - rsbeq r5, r7, sl, asr r1 │ │ │ │ - strdeq r9, [r6], #-212 @ 0xffffff2c @ │ │ │ │ - strdeq r9, [r6], #-120 @ 0xffffff88 @ │ │ │ │ - rsbeq r8, r7, r8, lsr pc │ │ │ │ + strdeq r5, [r7], #-22 @ 0xffffffea @ │ │ │ │ + mlseq r6, r0, lr, r9 │ │ │ │ + rsbeq r5, r7, r4, asr #3 │ │ │ │ + rsbeq r9, r6, lr, asr lr │ │ │ │ + mlseq r7, r4, r1, r5 │ │ │ │ + rsbeq r9, r6, lr, lsr #28 │ │ │ │ + rsbeq r5, r7, r2, ror #2 │ │ │ │ + strdeq r9, [r6], #-220 @ 0xffffff24 @ │ │ │ │ + rsbeq r9, r6, r0, lsl #16 │ │ │ │ + rsbeq r8, r7, r0, asr #30 │ │ │ │ @ instruction: 0xffff6939 │ │ │ │ - strdeq r5, [r7], #-12 @ │ │ │ │ - mlseq r6, r6, sp, r9 │ │ │ │ - rsbeq r5, r7, ip, asr #1 │ │ │ │ - rsbeq r9, r6, r6, ror #26 │ │ │ │ - mlseq r7, sl, r0, r5 │ │ │ │ - rsbeq r9, r6, r4, lsr sp │ │ │ │ - rsbeq r8, r7, r8, asr #29 │ │ │ │ - strhteq r8, [r7], #-232 @ 0xffffff18 │ │ │ │ + rsbeq r5, r7, r4, lsl #2 │ │ │ │ + mlseq r6, lr, sp, r9 │ │ │ │ + ldrdeq r5, [r7], #-4 @ │ │ │ │ + rsbeq r9, r6, lr, ror #26 │ │ │ │ + rsbeq r5, r7, r2, lsr #1 │ │ │ │ + rsbeq r9, r6, ip, lsr sp │ │ │ │ + ldrdeq r8, [r7], #-224 @ 0xffffff20 @ │ │ │ │ + rsbeq r8, r7, r0, asr #29 │ │ │ │ @ instruction: 0xffff6901 │ │ │ │ - rsbeq r5, r7, ip, lsr r0 │ │ │ │ - ldrdeq r9, [r6], #-198 @ 0xffffff3a @ │ │ │ │ - rsbeq r5, r7, ip │ │ │ │ - rsbeq r9, r6, r6, lsr #25 │ │ │ │ - ldrdeq r4, [r7], #-250 @ 0xffffff06 @ │ │ │ │ - rsbeq r9, r6, r4, ror ip │ │ │ │ - rsbeq r8, r7, ip, asr #28 │ │ │ │ - rsbeq r8, r7, r0, asr #28 │ │ │ │ + rsbeq r5, r7, r4, asr #32 │ │ │ │ + ldrdeq r9, [r6], #-206 @ 0xffffff32 @ │ │ │ │ + rsbeq r5, r7, r4, lsl r0 │ │ │ │ + rsbeq r9, r6, lr, lsr #25 │ │ │ │ + rsbeq r4, r7, r2, ror #31 │ │ │ │ + rsbeq r9, r6, ip, ror ip │ │ │ │ + rsbeq r8, r7, r4, asr lr │ │ │ │ + rsbeq r8, r7, r8, asr #28 │ │ │ │ @ instruction: 0xffff68c9 │ │ │ │ - rsbeq r4, r7, ip, ror pc │ │ │ │ - rsbeq r9, r6, r6, lsl ip │ │ │ │ - rsbeq r4, r7, lr, asr #30 │ │ │ │ - rsbeq r9, r6, sl, ror #23 │ │ │ │ - rsbeq r4, r7, r0, lsr #30 │ │ │ │ - strhteq r9, [r6], #-188 @ 0xffffff44 │ │ │ │ - rsbeq r8, r7, lr, lsl r9 │ │ │ │ - rsbeq r8, r7, r8, asr #27 │ │ │ │ + rsbeq r4, r7, r4, lsl #31 │ │ │ │ + rsbeq r9, r6, lr, lsl ip │ │ │ │ + rsbeq r4, r7, r6, asr pc │ │ │ │ + strdeq r9, [r6], #-178 @ 0xffffff4e @ │ │ │ │ + rsbeq r4, r7, r8, lsr #30 │ │ │ │ + rsbeq r9, r6, r4, asr #23 │ │ │ │ + rsbeq r8, r7, r6, lsr #18 │ │ │ │ + ldrdeq r8, [r7], #-208 @ 0xffffff30 @ │ │ │ │ @ instruction: 0xffff689f │ │ │ │ - rsbeq r4, r7, ip, asr #29 │ │ │ │ - rsbeq r9, r6, r8, ror #22 │ │ │ │ - rsbeq r4, r7, r0, lsr #29 │ │ │ │ - rsbeq r9, r6, ip, lsr fp │ │ │ │ - rsbeq r4, r7, r2, ror lr │ │ │ │ - rsbeq r9, r6, lr, lsl #22 │ │ │ │ - rsbeq r8, r7, r0, ror sp │ │ │ │ - rsbeq r8, r7, r4, ror #26 │ │ │ │ + ldrdeq r4, [r7], #-228 @ 0xffffff1c @ │ │ │ │ + rsbeq r9, r6, r0, ror fp │ │ │ │ + rsbeq r4, r7, r8, lsr #29 │ │ │ │ + rsbeq r9, r6, r4, asr #22 │ │ │ │ + rsbeq r4, r7, sl, ror lr │ │ │ │ + rsbeq r9, r6, r6, lsl fp │ │ │ │ + rsbeq r8, r7, r8, ror sp │ │ │ │ + rsbeq r8, r7, ip, ror #26 │ │ │ │ @ instruction: 0xffff6879 │ │ │ │ - rsbeq r4, r7, r0, lsr #28 │ │ │ │ - strhteq r9, [r6], #-172 @ 0xffffff54 │ │ │ │ - strdeq r4, [r7], #-212 @ 0xffffff2c @ │ │ │ │ - mlseq r6, r0, sl, r9 │ │ │ │ - rsbeq r4, r7, r8, asr #27 │ │ │ │ - rsbeq r9, r6, r4, ror #20 │ │ │ │ - mlseq r7, ip, sp, r4 │ │ │ │ - rsbeq r9, r6, r8, lsr sl │ │ │ │ + rsbeq r4, r7, r8, lsr #28 │ │ │ │ + rsbeq r9, r6, r4, asr #21 │ │ │ │ + strdeq r4, [r7], #-220 @ 0xffffff24 @ │ │ │ │ + mlseq r6, r8, sl, r9 │ │ │ │ + ldrdeq r4, [r7], #-208 @ 0xffffff30 @ │ │ │ │ + rsbeq r9, r6, ip, ror #20 │ │ │ │ + rsbeq r4, r7, r4, lsr #27 │ │ │ │ + rsbeq r9, r6, r0, asr #20 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00a0f8cc │ │ │ │ ldclcs 8, cr15, [r4, #-892] @ 0xfffffc84 │ │ │ │ @ instruction: 0xf8dfb08f │ │ │ │ @ instruction: 0x46073d54 │ │ │ │ @@ -370980,156 +370980,156 @@ │ │ │ │ @ instruction: 0xf69a300c │ │ │ │ ldmmi r2, {r0, r1, r4, r5, r6, sl, fp, ip, sp, lr, pc} │ │ │ │ ldrbtmi r4, [r8], #-1569 @ 0xfffff9df │ │ │ │ stc2 6, cr15, [lr, #-616]! @ 0xfffffd98 │ │ │ │ ldmiblt r3, {r0, r1, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc} │ │ │ │ rsbseq r2, r2, r0, lsr #7 │ │ │ │ @ instruction: 0x000011b8 │ │ │ │ - rsbeq lr, r8, r6, lsr #18 │ │ │ │ - rsbeq r8, r7, r6, lsl #20 │ │ │ │ + rsbeq lr, r8, lr, lsr #18 │ │ │ │ + rsbeq r8, r7, lr, lsl #20 │ │ │ │ @ instruction: 0xfffedef3 │ │ │ │ - rsbeq r4, r7, r2, lsl #21 │ │ │ │ - rsbeq r9, r6, ip, lsl r7 │ │ │ │ + rsbeq r4, r7, sl, lsl #21 │ │ │ │ + rsbeq r9, r6, r4, lsr #14 │ │ │ │ rsbseq r2, r2, r6, lsr #6 │ │ │ │ - rsbeq lr, r8, r6, lsl #17 │ │ │ │ - rsbeq r3, r6, lr, lsl #10 │ │ │ │ - strdeq r3, [r6], #-70 @ 0xffffffba @ │ │ │ │ + rsbeq lr, r8, lr, lsl #17 │ │ │ │ + rsbeq r3, r6, r6, lsl r5 │ │ │ │ + strdeq r3, [r6], #-78 @ 0xffffffb2 @ │ │ │ │ @ instruction: 0xfffede27 │ │ │ │ - rsbeq r4, r7, r2, asr r9 │ │ │ │ - rsbeq r9, r6, ip, ror #11 │ │ │ │ - rsbeq r8, r7, r0, asr #17 │ │ │ │ + rsbeq r4, r7, sl, asr r9 │ │ │ │ + strdeq r9, [r6], #-84 @ 0xffffffac @ │ │ │ │ + rsbeq r8, r7, r8, asr #17 │ │ │ │ @ instruction: 0xfffedd7f │ │ │ │ - strdeq r4, [r7], #-136 @ 0xffffff78 @ │ │ │ │ - mlseq r6, r2, r5, r9 │ │ │ │ - ldrdeq r4, [r7], #-138 @ 0xffffff76 @ │ │ │ │ - rsbeq r9, r6, r4, ror r5 │ │ │ │ - strhteq r4, [r7], #-140 @ 0xffffff74 │ │ │ │ - rsbeq r9, r6, r6, asr r5 │ │ │ │ - ldrdeq r5, [r6], #-196 @ 0xffffff3c @ │ │ │ │ - rsbeq r8, r7, sl, lsr r8 │ │ │ │ + rsbeq r4, r7, r0, lsl #18 │ │ │ │ + mlseq r6, sl, r5, r9 │ │ │ │ + rsbeq r4, r7, r2, ror #17 │ │ │ │ + rsbeq r9, r6, ip, ror r5 │ │ │ │ + rsbeq r4, r7, r4, asr #17 │ │ │ │ + rsbeq r9, r6, lr, asr r5 │ │ │ │ + ldrdeq r5, [r6], #-204 @ 0xffffff34 @ │ │ │ │ + rsbeq r8, r7, r2, asr #16 │ │ │ │ @ instruction: 0xfffedcd5 │ │ │ │ - rsbeq r4, r7, r0, asr r8 │ │ │ │ - rsbeq r9, r6, sl, ror #9 │ │ │ │ - rsbeq r5, r6, r6, ror #24 │ │ │ │ + rsbeq r4, r7, r8, asr r8 │ │ │ │ + strdeq r9, [r6], #-66 @ 0xffffffbe @ │ │ │ │ + rsbeq r5, r6, lr, ror #24 │ │ │ │ @ instruction: 0xfffedc63 │ │ │ │ - rsbeq r4, r7, lr, lsl #15 │ │ │ │ - rsbeq r9, r6, r8, lsr #8 │ │ │ │ - rsbeq r4, r7, r0, ror #14 │ │ │ │ - strdeq r9, [r6], #-58 @ 0xffffffc6 @ │ │ │ │ - rsbeq r4, r7, r0, asr #14 │ │ │ │ - ldrdeq r9, [r6], #-58 @ 0xffffffc6 @ │ │ │ │ - rsbeq r4, r7, r0, lsr #14 │ │ │ │ - strhteq r9, [r6], #-58 @ 0xffffffc6 │ │ │ │ - rsbeq r4, r7, r2, lsl #14 │ │ │ │ - mlseq r6, ip, r3, r9 │ │ │ │ - rsbeq r4, r7, r4, ror #13 │ │ │ │ - rsbeq r9, r6, lr, ror r3 │ │ │ │ - rsbeq r0, r7, ip, lsl #30 │ │ │ │ - rsbeq r8, r7, sl, lsl #13 │ │ │ │ + mlseq r7, r6, r7, r4 │ │ │ │ + rsbeq r9, r6, r0, lsr r4 │ │ │ │ + rsbeq r4, r7, r8, ror #14 │ │ │ │ + rsbeq r9, r6, r2, lsl #8 │ │ │ │ + rsbeq r4, r7, r8, asr #14 │ │ │ │ + rsbeq r9, r6, r2, ror #7 │ │ │ │ + rsbeq r4, r7, r8, lsr #14 │ │ │ │ + rsbeq r9, r6, r2, asr #7 │ │ │ │ + rsbeq r4, r7, sl, lsl #14 │ │ │ │ + rsbeq r9, r6, r4, lsr #7 │ │ │ │ + rsbeq r4, r7, ip, ror #13 │ │ │ │ + rsbeq r9, r6, r6, lsl #7 │ │ │ │ + rsbeq r0, r7, r4, lsl pc │ │ │ │ + mlseq r7, r2, r6, r8 │ │ │ │ @ instruction: 0xfffedafd │ │ │ │ - rsbeq r4, r7, sl, lsl #13 │ │ │ │ - rsbeq r9, r6, r4, lsr #6 │ │ │ │ - strhteq r0, [r7], #-224 @ 0xffffff20 │ │ │ │ + mlseq r7, r2, r6, r4 │ │ │ │ + rsbeq r9, r6, ip, lsr #6 │ │ │ │ + strhteq r0, [r7], #-232 @ 0xffffff18 │ │ │ │ @ instruction: 0xfffeda99 │ │ │ │ - rsbeq r4, r7, r6, asr #11 │ │ │ │ - rsbeq r9, r6, r0, ror #4 │ │ │ │ - mlseq r7, r8, r5, r4 │ │ │ │ - rsbeq r9, r6, r2, lsr r2 │ │ │ │ - rsbeq r4, r7, r8, ror r5 │ │ │ │ - rsbeq r9, r6, r2, lsl r2 │ │ │ │ - rsbeq r4, r7, r8, asr r5 │ │ │ │ - strdeq r9, [r6], #-18 @ 0xffffffee @ │ │ │ │ - rsbeq r7, r7, r0, asr #22 │ │ │ │ - rsbeq r8, r7, r4, lsr #10 │ │ │ │ + rsbeq r4, r7, lr, asr #11 │ │ │ │ + rsbeq r9, r6, r8, ror #4 │ │ │ │ + rsbeq r4, r7, r0, lsr #11 │ │ │ │ + rsbeq r9, r6, sl, lsr r2 │ │ │ │ + rsbeq r4, r7, r0, lsl #11 │ │ │ │ + rsbeq r9, r6, sl, lsl r2 │ │ │ │ + rsbeq r4, r7, r0, ror #10 │ │ │ │ + strdeq r9, [r6], #-26 @ 0xffffffe6 @ │ │ │ │ + rsbeq r7, r7, r8, asr #22 │ │ │ │ + rsbeq r8, r7, ip, lsr #10 │ │ │ │ @ instruction: 0xfffed96f │ │ │ │ - strdeq r4, [r7], #-76 @ 0xffffffb4 @ │ │ │ │ - mlseq r6, r6, r1, r9 │ │ │ │ - rsbeq r4, r7, ip, asr #9 │ │ │ │ - rsbeq r9, r6, r6, ror #2 │ │ │ │ - rsbeq r4, r7, lr, lsr #9 │ │ │ │ - rsbeq r8, r7, sl, lsl r4 │ │ │ │ - mlseq r7, r2, sl, r7 │ │ │ │ + rsbeq r4, r7, r4, lsl #10 │ │ │ │ + mlseq r6, lr, r1, r9 │ │ │ │ + ldrdeq r4, [r7], #-68 @ 0xffffffbc @ │ │ │ │ + rsbeq r9, r6, lr, ror #2 │ │ │ │ + strhteq r4, [r7], #-70 @ 0xffffffba │ │ │ │ + rsbeq r8, r7, r2, lsr #8 │ │ │ │ + mlseq r7, sl, sl, r7 │ │ │ │ @ instruction: 0xfffed8bb │ │ │ │ - rsbeq r4, r7, r8, ror #7 │ │ │ │ - rsbeq r9, r6, r2, lsl #1 │ │ │ │ - rsbeq r4, r7, sl, asr #7 │ │ │ │ - rsbeq r7, r7, lr, ror r8 │ │ │ │ - mlseq r7, lr, r3, r4 │ │ │ │ - rsbeq r9, r6, r8, lsr r0 │ │ │ │ - rsbeq r4, r7, lr, ror r3 │ │ │ │ - rsbeq r9, r6, r8, lsl r0 │ │ │ │ - strhteq lr, [r6], #-134 @ 0xffffff7a │ │ │ │ - rsbeq r8, r7, lr, ror #6 │ │ │ │ + strdeq r4, [r7], #-48 @ 0xffffffd0 @ │ │ │ │ + rsbeq r9, r6, sl, lsl #1 │ │ │ │ + ldrdeq r4, [r7], #-50 @ 0xffffffce @ │ │ │ │ + rsbeq r7, r7, r6, lsl #17 │ │ │ │ + rsbeq r4, r7, r6, lsr #7 │ │ │ │ + rsbeq r9, r6, r0, asr #32 │ │ │ │ + rsbeq r4, r7, r6, lsl #7 │ │ │ │ + rsbeq r9, r6, r0, lsr #32 │ │ │ │ + strhteq lr, [r6], #-142 @ 0xffffff72 │ │ │ │ + rsbeq r8, r7, r6, ror r3 │ │ │ │ @ instruction: 0xfffed795 │ │ │ │ - rsbeq r4, r7, r2, lsr #6 │ │ │ │ - strhteq r8, [r6], #-252 @ 0xffffff04 │ │ │ │ - rsbeq r4, r7, r2, lsl #6 │ │ │ │ - mlseq r6, ip, pc, r8 @ │ │ │ │ - rsbeq r4, r7, r4, ror #5 │ │ │ │ - rsbeq r7, r7, ip, asr r6 │ │ │ │ - strhteq r4, [r7], #-40 @ 0xffffffd8 │ │ │ │ - rsbeq r8, r6, r2, asr pc │ │ │ │ - rsbeq lr, r6, lr, ror #15 │ │ │ │ + rsbeq r4, r7, sl, lsr #6 │ │ │ │ + rsbeq r8, r6, r4, asr #31 │ │ │ │ + rsbeq r4, r7, sl, lsl #6 │ │ │ │ + rsbeq r8, r6, r4, lsr #31 │ │ │ │ + rsbeq r4, r7, ip, ror #5 │ │ │ │ + rsbeq r7, r7, r4, ror #12 │ │ │ │ + rsbeq r4, r7, r0, asr #5 │ │ │ │ + rsbeq r8, r6, sl, asr pc │ │ │ │ + strdeq lr, [r6], #-118 @ 0xffffff8a @ │ │ │ │ @ instruction: 0xfffed6cb │ │ │ │ - strdeq r4, [r7], #-22 @ 0xffffffea @ │ │ │ │ - mlseq r6, r0, lr, r8 │ │ │ │ - ldrdeq r4, [r7], #-22 @ 0xffffffea @ │ │ │ │ - rsbeq r7, r7, r2, ror #14 │ │ │ │ - rsbeq r4, r7, sl, lsr #3 │ │ │ │ - rsbeq r8, r6, r4, asr #28 │ │ │ │ - rsbeq r7, r7, ip, asr #18 │ │ │ │ - strhteq r8, [r7], #-26 @ 0xffffffe6 │ │ │ │ + strdeq r4, [r7], #-30 @ 0xffffffe2 @ │ │ │ │ + mlseq r6, r8, lr, r8 │ │ │ │ + ldrdeq r4, [r7], #-30 @ 0xffffffe2 @ │ │ │ │ + rsbeq r7, r7, sl, ror #14 │ │ │ │ + strhteq r4, [r7], #-18 @ 0xffffffee │ │ │ │ + rsbeq r8, r6, ip, asr #28 │ │ │ │ + rsbeq r7, r7, r4, asr r9 │ │ │ │ + rsbeq r8, r7, r2, asr #3 │ │ │ │ @ instruction: 0xfffed5bd │ │ │ │ - rsbeq r4, r7, ip, asr #2 │ │ │ │ - rsbeq r8, r6, r6, ror #27 │ │ │ │ - rsbeq r4, r7, ip, lsl r1 │ │ │ │ - strhteq r8, [r6], #-214 @ 0xffffff2a │ │ │ │ - strdeq r4, [r7], #-10 @ │ │ │ │ - mlseq r6, r4, sp, r8 │ │ │ │ - ldrdeq r4, [r7], #-8 @ │ │ │ │ - rsbeq r8, r6, r2, ror sp │ │ │ │ - rsbeq r4, r7, r8, lsr #1 │ │ │ │ - rsbeq r8, r6, r2, asr #26 │ │ │ │ - rsbeq r4, r7, r8, lsl #1 │ │ │ │ - rsbeq r7, r7, r0, ror #12 │ │ │ │ - rsbeq r4, r7, sl, asr r0 │ │ │ │ - strdeq r8, [r6], #-196 @ 0xffffff3c @ │ │ │ │ - strdeq r7, [r7], #-122 @ 0xffffff86 @ │ │ │ │ + rsbeq r4, r7, r4, asr r1 │ │ │ │ + rsbeq r8, r6, lr, ror #27 │ │ │ │ + rsbeq r4, r7, r4, lsr #2 │ │ │ │ + strhteq r8, [r6], #-222 @ 0xffffff22 │ │ │ │ + rsbeq r4, r7, r2, lsl #2 │ │ │ │ + mlseq r6, ip, sp, r8 │ │ │ │ + rsbeq r4, r7, r0, ror #1 │ │ │ │ + rsbeq r8, r6, sl, ror sp │ │ │ │ + strhteq r4, [r7], #-0 │ │ │ │ + rsbeq r8, r6, sl, asr #26 │ │ │ │ + mlseq r7, r0, r0, r4 │ │ │ │ + rsbeq r7, r7, r8, ror #12 │ │ │ │ + rsbeq r4, r7, r2, rrx │ │ │ │ + strdeq r8, [r6], #-204 @ 0xffffff34 @ │ │ │ │ + rsbeq r7, r7, r2, lsl #16 │ │ │ │ @ instruction: 0xfffed46d │ │ │ │ - mlseq r7, r8, pc, r3 @ │ │ │ │ - rsbeq r8, r6, r4, lsr ip │ │ │ │ - rsbeq r8, r7, lr, lsr #32 │ │ │ │ - ldrdeq r7, [r7], #-248 @ 0xffffff08 @ │ │ │ │ + rsbeq r3, r7, r0, lsr #31 │ │ │ │ + rsbeq r8, r6, ip, lsr ip │ │ │ │ + rsbeq r8, r7, r6, lsr r0 │ │ │ │ + rsbeq r7, r7, r0, ror #31 │ │ │ │ @ instruction: 0xfffed3b5 │ │ │ │ - rsbeq r3, r7, r6, asr #30 │ │ │ │ - rsbeq r8, r6, r2, ror #23 │ │ │ │ - rsbeq r3, r7, r4, lsr #30 │ │ │ │ - rsbeq r8, r6, r0, asr #23 │ │ │ │ - rsbeq r3, r7, r6, lsl #30 │ │ │ │ - rsbeq r8, r6, r2, lsr #23 │ │ │ │ - rsbeq r3, r7, sl, ror #29 │ │ │ │ - rsbeq r7, r7, r4, lsl #12 │ │ │ │ - ldrdeq r3, [r7], #-226 @ 0xffffff1e @ │ │ │ │ - rsbeq r7, r7, r0, lsl #10 │ │ │ │ - rsbeq r3, r7, sl, lsr #29 │ │ │ │ - rsbeq r8, r6, r6, asr #22 │ │ │ │ - rsbeq r9, fp, r8, lsr r4 │ │ │ │ - rsbeq r7, r7, lr, lsr #30 │ │ │ │ + rsbeq r3, r7, lr, asr #30 │ │ │ │ + rsbeq r8, r6, sl, ror #23 │ │ │ │ + rsbeq r3, r7, ip, lsr #30 │ │ │ │ + rsbeq r8, r6, r8, asr #23 │ │ │ │ + rsbeq r3, r7, lr, lsl #30 │ │ │ │ + rsbeq r8, r6, sl, lsr #23 │ │ │ │ + strdeq r3, [r7], #-226 @ 0xffffff1e @ │ │ │ │ + rsbeq r7, r7, ip, lsl #12 │ │ │ │ + ldrdeq r3, [r7], #-234 @ 0xffffff16 @ │ │ │ │ + rsbeq r7, r7, r8, lsl #10 │ │ │ │ + strhteq r3, [r7], #-226 @ 0xffffff1e │ │ │ │ + rsbeq r8, r6, lr, asr #22 │ │ │ │ + rsbeq r9, fp, r0, asr #8 │ │ │ │ + rsbeq r7, r7, r6, lsr pc │ │ │ │ @ instruction: 0xfffed2c7 │ │ │ │ - rsbeq r3, r7, r8, asr lr │ │ │ │ - strdeq r8, [r6], #-164 @ 0xffffff5c @ │ │ │ │ - rsbeq r3, r7, lr, lsr #28 │ │ │ │ - rsbeq r8, r6, sl, asr #21 │ │ │ │ - rsbeq r3, r7, r0, lsl #28 │ │ │ │ - mlseq r6, ip, sl, r8 │ │ │ │ - rsbeq r3, sl, sl, lsr #13 │ │ │ │ - strhteq r7, [r7], #-230 @ 0xffffff1a │ │ │ │ + rsbeq r3, r7, r0, ror #28 │ │ │ │ + strdeq r8, [r6], #-172 @ 0xffffff54 @ │ │ │ │ + rsbeq r3, r7, r6, lsr lr │ │ │ │ + ldrdeq r8, [r6], #-162 @ 0xffffff5e @ │ │ │ │ + rsbeq r3, r7, r8, lsl #28 │ │ │ │ + rsbeq r8, r6, r4, lsr #21 │ │ │ │ + strhteq r3, [sl], #-98 @ 0xffffff9e │ │ │ │ + strhteq r7, [r7], #-238 @ 0xffffff12 │ │ │ │ @ instruction: 0xfffed21b │ │ │ │ - rsbeq r3, r7, sl, lsr #27 │ │ │ │ - rsbeq r8, r6, r6, asr #20 │ │ │ │ + strhteq r3, [r7], #-210 @ 0xffffff2e │ │ │ │ + rsbeq r8, r6, lr, asr #20 │ │ │ │ ldrtmi r9, [r8], -r7, lsl #18 │ │ │ │ mrc2 3, 7, pc, cr8, cr14, {4} │ │ │ │ stmdacs r1, {r2, r9, sl, lr} │ │ │ │ mcrge 4, 5, pc, cr13, cr15, {1} @ │ │ │ │ stcleq 8, cr15, [ip, #-892] @ 0xfffffc84 │ │ │ │ cmppne r2, r1, asr #12 @ p-variant is OBSOLETE │ │ │ │ andcc r4, ip, r8, ror r4 │ │ │ │ @@ -371978,153 +371978,153 @@ │ │ │ │ teqpcs pc, r1, asr #12 @ p-variant is OBSOLETE │ │ │ │ ldrbtmi r4, [r8], #-1580 @ 0xfffff9d4 │ │ │ │ @ instruction: 0xf699300c │ │ │ │ stmmi sp, {r0, r1, r5, r7, sl, fp, ip, sp, lr, pc} │ │ │ │ ldrbtmi r4, [r8], #-1577 @ 0xfffff9d7 │ │ │ │ ldc2l 6, cr15, [lr, #-612] @ 0xfffffd9c │ │ │ │ stmiblt r3, {r1, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc}^ │ │ │ │ - rsbeq r3, r7, ip, lsr fp │ │ │ │ - ldrdeq r8, [r6], #-118 @ 0xffffff8a @ │ │ │ │ - rsbeq r3, r7, ip, lsl #22 │ │ │ │ - rsbeq r8, r6, r6, lsr #15 │ │ │ │ - rsbeq r7, ip, sl, lsr #13 │ │ │ │ - strdeq r7, [r7], #-182 @ 0xffffff4a @ │ │ │ │ + rsbeq r3, r7, r4, asr #22 │ │ │ │ + ldrdeq r8, [r6], #-126 @ 0xffffff82 @ │ │ │ │ + rsbeq r3, r7, r4, lsl fp │ │ │ │ + rsbeq r8, r6, lr, lsr #15 │ │ │ │ + strhteq r7, [ip], #-98 @ 0xffffff9e │ │ │ │ + strdeq r7, [r7], #-190 @ 0xffffff42 @ │ │ │ │ @ instruction: 0xfffecf21 │ │ │ │ - strhteq r3, [r7], #-160 @ 0xffffff60 │ │ │ │ - rsbeq r8, r6, sl, asr #14 │ │ │ │ - rsbeq r3, r7, r2, lsl #21 │ │ │ │ - rsbeq r8, r6, ip, lsl r7 │ │ │ │ - rsbeq r3, r7, r2, asr sl │ │ │ │ - rsbeq r8, r6, ip, ror #13 │ │ │ │ - rsbeq r7, r7, r0, asr #6 │ │ │ │ - rsbeq r7, r7, r4, ror #22 │ │ │ │ + strhteq r3, [r7], #-168 @ 0xffffff58 │ │ │ │ + rsbeq r8, r6, r2, asr r7 │ │ │ │ + rsbeq r3, r7, sl, lsl #21 │ │ │ │ + rsbeq r8, r6, r4, lsr #14 │ │ │ │ + rsbeq r3, r7, sl, asr sl │ │ │ │ + strdeq r8, [r6], #-100 @ 0xffffff9c @ │ │ │ │ + rsbeq r7, r7, r8, asr #6 │ │ │ │ + rsbeq r7, r7, ip, ror #22 │ │ │ │ @ instruction: 0xfffece67 │ │ │ │ - strdeq r3, [r7], #-150 @ 0xffffff6a @ │ │ │ │ - mlseq r6, r0, r6, r8 │ │ │ │ - rsbeq r3, r7, r8, asr #19 │ │ │ │ - rsbeq r8, r6, r2, ror #12 │ │ │ │ - mlseq r7, r8, r9, r3 │ │ │ │ - rsbeq r8, r6, r2, lsr r6 │ │ │ │ - rsbeq r7, r7, r6, ror #5 │ │ │ │ - ldrdeq r7, [r7], #-162 @ 0xffffff5e @ │ │ │ │ + strdeq r3, [r7], #-158 @ 0xffffff62 @ │ │ │ │ + mlseq r6, r8, r6, r8 │ │ │ │ + ldrdeq r3, [r7], #-144 @ 0xffffff70 @ │ │ │ │ + rsbeq r8, r6, sl, ror #12 │ │ │ │ + rsbeq r3, r7, r0, lsr #19 │ │ │ │ + rsbeq r8, r6, sl, lsr r6 │ │ │ │ + rsbeq r7, r7, lr, ror #5 │ │ │ │ + ldrdeq r7, [r7], #-170 @ 0xffffff56 @ │ │ │ │ @ instruction: 0xfffecdad │ │ │ │ - rsbeq r3, r7, ip, lsr r9 │ │ │ │ - ldrdeq r8, [r6], #-86 @ 0xffffffaa @ │ │ │ │ - rsbeq r3, r7, lr, lsl #18 │ │ │ │ - rsbeq r8, r6, r8, lsr #11 │ │ │ │ - ldrdeq r3, [r7], #-142 @ 0xffffff72 @ │ │ │ │ - rsbeq r8, r6, r8, ror r5 │ │ │ │ - rsbeq r7, r7, sl, lsr #4 │ │ │ │ + rsbeq r3, r7, r4, asr #18 │ │ │ │ + ldrdeq r8, [r6], #-94 @ 0xffffffa2 @ │ │ │ │ + rsbeq r3, r7, r6, lsl r9 │ │ │ │ + strhteq r8, [r6], #-80 @ 0xffffffb0 │ │ │ │ + rsbeq r3, r7, r6, ror #17 │ │ │ │ + rsbeq r8, r6, r0, lsl #11 │ │ │ │ + rsbeq r7, r7, r2, lsr r2 │ │ │ │ @ instruction: 0xfffeccf7 │ │ │ │ - rsbeq r3, r7, lr, lsr #16 │ │ │ │ - rsbeq r8, r6, r8, asr #9 │ │ │ │ - rsbeq r3, r7, r0, lsl #16 │ │ │ │ - mlseq r6, sl, r4, r8 │ │ │ │ - mlseq r7, lr, r1, r7 │ │ │ │ - rsbeq r7, r7, r6, ror #18 │ │ │ │ + rsbeq r3, r7, r6, lsr r8 │ │ │ │ + ldrdeq r8, [r6], #-64 @ 0xffffffc0 @ │ │ │ │ + rsbeq r3, r7, r8, lsl #16 │ │ │ │ + rsbeq r8, r6, r2, lsr #9 │ │ │ │ + rsbeq r7, r7, r6, lsr #3 │ │ │ │ + rsbeq r7, r7, lr, ror #18 │ │ │ │ @ instruction: 0xfffecc15 │ │ │ │ - rsbeq r3, r7, r4, lsr #15 │ │ │ │ - rsbeq r8, r6, lr, lsr r4 │ │ │ │ - rsbeq r3, r7, r4, lsl #15 │ │ │ │ - rsbeq r7, r7, r8, lsl r1 │ │ │ │ - rsbeq r3, r7, r6, asr r7 │ │ │ │ - strdeq r8, [r6], #-48 @ 0xffffffd0 @ │ │ │ │ - strdeq r7, [r7], #-2 @ │ │ │ │ + rsbeq r3, r7, ip, lsr #15 │ │ │ │ + rsbeq r8, r6, r6, asr #8 │ │ │ │ + rsbeq r3, r7, ip, lsl #15 │ │ │ │ + rsbeq r7, r7, r0, lsr #2 │ │ │ │ + rsbeq r3, r7, lr, asr r7 │ │ │ │ + strdeq r8, [r6], #-56 @ 0xffffffc8 @ │ │ │ │ + strdeq r7, [r7], #-10 @ │ │ │ │ @ instruction: 0xfffecb6f │ │ │ │ - mlseq r7, r4, r6, r3 │ │ │ │ - rsbeq r8, r6, lr, lsr #6 │ │ │ │ - rsbeq r3, r7, r6, ror #12 │ │ │ │ - rsbeq r8, r6, r0, lsl #6 │ │ │ │ - rsbeq r7, r7, r0, rrx │ │ │ │ - strdeq r7, [r7], #-112 @ 0xffffff90 @ │ │ │ │ + mlseq r7, ip, r6, r3 │ │ │ │ + rsbeq r8, r6, r6, lsr r3 │ │ │ │ + rsbeq r3, r7, lr, ror #12 │ │ │ │ + rsbeq r8, r6, r8, lsl #6 │ │ │ │ + rsbeq r7, r7, r8, rrx │ │ │ │ + strdeq r7, [r7], #-120 @ 0xffffff88 @ │ │ │ │ @ instruction: 0xfffeca7b │ │ │ │ - rsbeq r3, r7, sl, lsl #12 │ │ │ │ - rsbeq r8, r6, r4, lsr #5 │ │ │ │ - rsbeq r3, r7, sl, ror #11 │ │ │ │ - ldrdeq r6, [r7], #-242 @ 0xffffff0e @ │ │ │ │ - strhteq r3, [r7], #-92 @ 0xffffffa4 │ │ │ │ - rsbeq r8, r6, r6, asr r2 │ │ │ │ - ldrdeq r7, [r7], #-10 @ │ │ │ │ - rsbeq r7, r7, sl, ror #14 │ │ │ │ + rsbeq r3, r7, r2, lsl r6 │ │ │ │ + rsbeq r8, r6, ip, lsr #5 │ │ │ │ + strdeq r3, [r7], #-82 @ 0xffffffae @ │ │ │ │ + ldrdeq r6, [r7], #-250 @ 0xffffff06 @ │ │ │ │ + rsbeq r3, r7, r4, asr #11 │ │ │ │ + rsbeq r8, r6, lr, asr r2 │ │ │ │ + rsbeq r7, r7, r2, ror #1 │ │ │ │ + rsbeq r7, r7, r2, ror r7 │ │ │ │ @ instruction: 0xfffec9d1 │ │ │ │ - rsbeq r3, r7, r0, ror #10 │ │ │ │ - strdeq r8, [r6], #-26 @ 0xffffffe6 @ │ │ │ │ - rsbeq r3, r7, r2, lsr r5 │ │ │ │ - rsbeq r8, r6, ip, asr #3 │ │ │ │ - rsbeq r3, r7, r2, lsl #10 │ │ │ │ - mlseq r6, ip, r1, r8 │ │ │ │ - rsbeq r7, r7, lr, lsl r0 │ │ │ │ + rsbeq r3, r7, r8, ror #10 │ │ │ │ + rsbeq r8, r6, r2, lsl #4 │ │ │ │ + rsbeq r3, r7, sl, lsr r5 │ │ │ │ + ldrdeq r8, [r6], #-20 @ 0xffffffec @ │ │ │ │ + rsbeq r3, r7, sl, lsl #10 │ │ │ │ + rsbeq r8, r6, r4, lsr #3 │ │ │ │ + rsbeq r7, r7, r6, lsr #32 │ │ │ │ @ instruction: 0xfffec91b │ │ │ │ - rsbeq r3, r7, r0, asr #8 │ │ │ │ - ldrdeq r8, [r6], #-10 @ │ │ │ │ - rsbeq r3, r7, r2, lsl r4 │ │ │ │ - rsbeq r8, r6, ip, lsr #1 │ │ │ │ - rsbeq r6, r7, ip, lsr pc │ │ │ │ - rsbeq r7, r7, r0, ror #11 │ │ │ │ + rsbeq r3, r7, r8, asr #8 │ │ │ │ + rsbeq r8, r6, r2, ror #1 │ │ │ │ + rsbeq r3, r7, sl, lsl r4 │ │ │ │ + strhteq r8, [r6], #-4 │ │ │ │ + rsbeq r6, r7, r4, asr #30 │ │ │ │ + rsbeq r7, r7, r8, ror #11 │ │ │ │ @ instruction: 0xfffec827 │ │ │ │ - strhteq r3, [r7], #-54 @ 0xffffffca │ │ │ │ - rsbeq r8, r6, r0, asr r0 │ │ │ │ - mlseq r7, r6, r3, r3 │ │ │ │ - rsbeq r6, r7, r6, lsr lr │ │ │ │ - rsbeq r3, r7, r8, ror #6 │ │ │ │ - rsbeq r8, r6, r2 │ │ │ │ - mlseq r7, r0, lr, r6 │ │ │ │ + strhteq r3, [r7], #-62 @ 0xffffffc2 │ │ │ │ + rsbeq r8, r6, r8, asr r0 │ │ │ │ + mlseq r7, lr, r3, r3 │ │ │ │ + rsbeq r6, r7, lr, lsr lr │ │ │ │ + rsbeq r3, r7, r0, ror r3 │ │ │ │ + rsbeq r8, r6, sl │ │ │ │ + mlseq r7, r8, lr, r6 │ │ │ │ @ instruction: 0xfffec781 │ │ │ │ - rsbeq r3, r7, r6, lsr #5 │ │ │ │ - rsbeq r7, r6, r0, asr #30 │ │ │ │ - rsbeq r3, r7, r8, ror r2 │ │ │ │ - rsbeq r7, r6, r2, lsl pc │ │ │ │ - rsbeq r6, r7, lr, ror #27 │ │ │ │ - rsbeq r7, r7, lr, ror #8 │ │ │ │ + rsbeq r3, r7, lr, lsr #5 │ │ │ │ + rsbeq r7, r6, r8, asr #30 │ │ │ │ + rsbeq r3, r7, r0, lsl #5 │ │ │ │ + rsbeq r7, r6, sl, lsl pc │ │ │ │ + strdeq r6, [r7], #-214 @ 0xffffff2a @ │ │ │ │ + rsbeq r7, r7, r6, ror r4 │ │ │ │ @ instruction: 0xfffec68d │ │ │ │ - rsbeq r3, r7, ip, lsl r2 │ │ │ │ - strhteq r7, [r6], #-230 @ 0xffffff1a │ │ │ │ - strdeq r3, [r7], #-28 @ 0xffffffe4 @ │ │ │ │ - rsbeq r6, r7, r8, ror #26 │ │ │ │ - rsbeq r3, r7, lr, asr #3 │ │ │ │ - rsbeq r7, r6, r8, ror #28 │ │ │ │ - rsbeq r6, r7, r0, lsl #27 │ │ │ │ - strdeq r7, [r7], #-48 @ 0xffffffd0 @ │ │ │ │ + rsbeq r3, r7, r4, lsr #4 │ │ │ │ + strhteq r7, [r6], #-238 @ 0xffffff12 │ │ │ │ + rsbeq r3, r7, r4, lsl #4 │ │ │ │ + rsbeq r6, r7, r0, ror sp │ │ │ │ + ldrdeq r3, [r7], #-22 @ 0xffffffea @ │ │ │ │ + rsbeq r7, r6, r0, ror lr │ │ │ │ + rsbeq r6, r7, r8, lsl #27 │ │ │ │ + strdeq r7, [r7], #-56 @ 0xffffffc8 @ │ │ │ │ @ instruction: 0xfffec5e3 │ │ │ │ - rsbeq r3, r7, r2, ror r1 │ │ │ │ - rsbeq r7, r6, ip, lsl #28 │ │ │ │ - rsbeq r3, r7, r4, asr #2 │ │ │ │ - ldrdeq r7, [r6], #-222 @ 0xffffff22 @ │ │ │ │ - rsbeq r3, r7, r4, lsl r1 │ │ │ │ - rsbeq r7, r6, lr, lsr #27 │ │ │ │ - rsbeq r6, r7, r4, asr #25 │ │ │ │ + rsbeq r3, r7, sl, ror r1 │ │ │ │ + rsbeq r7, r6, r4, lsl lr │ │ │ │ + rsbeq r3, r7, ip, asr #2 │ │ │ │ + rsbeq r7, r6, r6, ror #27 │ │ │ │ + rsbeq r3, r7, ip, lsl r1 │ │ │ │ + strhteq r7, [r6], #-214 @ 0xffffff2a │ │ │ │ + rsbeq r6, r7, ip, asr #25 │ │ │ │ @ instruction: 0xfffec52d │ │ │ │ - rsbeq r3, r7, r2, asr r0 │ │ │ │ - rsbeq r7, r6, ip, ror #25 │ │ │ │ - rsbeq r3, r7, r6, lsr #32 │ │ │ │ - rsbeq r7, r6, r2, asr #25 │ │ │ │ - rsbeq r6, r7, ip, lsr #24 │ │ │ │ - rsbeq r7, r7, r6, ror r2 │ │ │ │ + rsbeq r3, r7, sl, asr r0 │ │ │ │ + strdeq r7, [r6], #-196 @ 0xffffff3c @ │ │ │ │ + rsbeq r3, r7, lr, lsr #32 │ │ │ │ + rsbeq r7, r6, sl, asr #25 │ │ │ │ + rsbeq r6, r7, r4, lsr ip │ │ │ │ + rsbeq r7, r7, lr, ror r2 │ │ │ │ @ instruction: 0xfffec443 │ │ │ │ - ldrdeq r2, [r7], #-244 @ 0xffffff0c @ │ │ │ │ - rsbeq r7, r6, r0, ror ip │ │ │ │ - strhteq r2, [r7], #-248 @ 0xffffff08 │ │ │ │ - strhteq r6, [r7], #-178 @ 0xffffff4e │ │ │ │ - rsbeq r2, r7, lr, lsl #31 │ │ │ │ - rsbeq r7, r6, sl, lsr #24 │ │ │ │ - mlseq r7, r2, fp, r6 │ │ │ │ + ldrdeq r2, [r7], #-252 @ 0xffffff04 @ │ │ │ │ + rsbeq r7, r6, r8, ror ip │ │ │ │ + rsbeq r2, r7, r0, asr #31 │ │ │ │ + strhteq r6, [r7], #-186 @ 0xffffff46 │ │ │ │ + mlseq r7, r6, pc, r2 @ │ │ │ │ + rsbeq r7, r6, r2, lsr ip │ │ │ │ + mlseq r7, sl, fp, r6 │ │ │ │ @ instruction: 0xfffec3ad │ │ │ │ - ldrdeq r2, [r7], #-228 @ 0xffffff1c @ │ │ │ │ - rsbeq r7, r6, r0, ror fp │ │ │ │ - rsbeq r2, r7, sl, lsr #29 │ │ │ │ - rsbeq r7, r6, r6, asr #22 │ │ │ │ - rsbeq r3, r8, r0, ror sl │ │ │ │ + ldrdeq r2, [r7], #-236 @ 0xffffff14 @ │ │ │ │ + rsbeq r7, r6, r8, ror fp │ │ │ │ + strhteq r2, [r7], #-226 @ 0xffffff1e │ │ │ │ + rsbeq r7, r6, lr, asr #22 │ │ │ │ + rsbeq r3, r8, r8, ror sl │ │ │ │ @ instruction: 0xfffec2d7 │ │ │ │ - rsbeq r7, r7, r0, lsr #2 │ │ │ │ - rsbeq r2, r7, r4, asr lr │ │ │ │ - strdeq r7, [r6], #-160 @ 0xffffff60 @ │ │ │ │ - rsbeq r2, r7, r8, lsr lr │ │ │ │ - rsbeq r6, r7, r2, lsl #21 │ │ │ │ - rsbeq r2, r7, sl, lsl #28 │ │ │ │ - rsbeq r7, r6, r6, lsr #21 │ │ │ │ + rsbeq r7, r7, r8, lsr #2 │ │ │ │ + rsbeq r2, r7, ip, asr lr │ │ │ │ + strdeq r7, [r6], #-168 @ 0xffffff58 @ │ │ │ │ + rsbeq r2, r7, r0, asr #28 │ │ │ │ + rsbeq r6, r7, sl, lsl #21 │ │ │ │ + rsbeq r2, r7, r2, lsl lr │ │ │ │ + rsbeq r7, r6, lr, lsr #21 │ │ │ │ adcls pc, r4, #14614528 @ 0xdf0000 │ │ │ │ vqshlu.s32 d4, d24, #13 │ │ │ │ svcne 0x0005f861 │ │ │ │ @ instruction: 0xf04f4638 │ │ │ │ vmlal.u32 q0, d13, d0 │ │ │ │ ldrbtmi pc, [r9], #2143 @ 0x85f @ │ │ │ │ @ instruction: 0xf6414683 │ │ │ │ @@ -372287,53 +372287,53 @@ │ │ │ │ teqpcs r1, r1, asr #12 @ p-variant is OBSOLETE │ │ │ │ ldrbtmi r4, [r8], #-1588 @ 0xfffff9cc │ │ │ │ @ instruction: 0xf699300c │ │ │ │ stmdami r9!, {r0, r3, r4, r5, r9, fp, ip, sp, lr, pc} │ │ │ │ ldrbtmi r4, [r8], #-1585 @ 0xfffff9cf │ │ │ │ blx ffebc290 │ │ │ │ svclt 0x0059f7fd │ │ │ │ - ldrdeq r3, [r7], #-26 @ 0xffffffe6 @ │ │ │ │ - rsbeq r2, r7, sl, asr #22 │ │ │ │ - rsbeq r7, r6, r6, ror #15 │ │ │ │ - rsbeq r2, r7, sl, lsr #22 │ │ │ │ - rsbeq r7, r6, r6, asr #15 │ │ │ │ - rsbeq r2, r7, sl, lsl #22 │ │ │ │ - rsbeq r5, ip, r8, asr #4 │ │ │ │ - strdeq r2, [r7], #-160 @ 0xffffff60 @ │ │ │ │ - rsbeq r5, r7, sl, lsl #2 │ │ │ │ - rsbeq r2, r7, r6, asr #21 │ │ │ │ - rsbeq r7, r6, r2, ror #14 │ │ │ │ - rsbeq r2, r7, sl, lsr #21 │ │ │ │ - rsbeq r7, r6, r6, asr #14 │ │ │ │ - rsbeq r2, r7, lr, lsl #21 │ │ │ │ - rsbeq r7, r6, sl, lsr #14 │ │ │ │ - rsbeq r2, r7, r2, ror sl │ │ │ │ - rsbeq r7, r6, lr, lsl #14 │ │ │ │ - rsbeq r2, r7, r6, asr sl │ │ │ │ - strdeq r7, [r6], #-98 @ 0xffffff9e @ │ │ │ │ - rsbeq r2, r7, sl, lsr sl │ │ │ │ - ldrdeq r7, [r6], #-102 @ 0xffffff9a @ │ │ │ │ - rsbeq r2, r7, lr, lsl sl │ │ │ │ - strhteq r7, [r6], #-106 @ 0xffffff96 │ │ │ │ - rsbeq r2, r7, r2, lsl #20 │ │ │ │ - mlseq r6, lr, r6, r7 │ │ │ │ - rsbeq r2, r7, r6, ror #19 │ │ │ │ - rsbeq r7, r6, r2, lsl #13 │ │ │ │ - rsbeq r2, r7, sl, asr #19 │ │ │ │ - rsbeq r7, r6, r6, ror #12 │ │ │ │ - rsbeq r2, r7, lr, lsr #19 │ │ │ │ - rsbeq r7, r6, sl, asr #12 │ │ │ │ - mlseq r7, r2, r9, r2 │ │ │ │ - rsbeq r7, r6, lr, lsr #12 │ │ │ │ - rsbeq r2, r7, r6, ror r9 │ │ │ │ - rsbeq r7, r6, r2, lsl r6 │ │ │ │ - rsbeq r2, r7, r6, asr r9 │ │ │ │ - strdeq r7, [r6], #-82 @ 0xffffffae @ │ │ │ │ - rsbeq r2, r7, r6, lsr r9 │ │ │ │ - ldrdeq r7, [r6], #-82 @ 0xffffffae @ │ │ │ │ + rsbeq r3, r7, r2, ror #3 │ │ │ │ + rsbeq r2, r7, r2, asr fp │ │ │ │ + rsbeq r7, r6, lr, ror #15 │ │ │ │ + rsbeq r2, r7, r2, lsr fp │ │ │ │ + rsbeq r7, r6, lr, asr #15 │ │ │ │ + rsbeq r2, r7, r2, lsl fp │ │ │ │ + rsbeq r5, ip, r0, asr r2 │ │ │ │ + strdeq r2, [r7], #-168 @ 0xffffff58 @ │ │ │ │ + rsbeq r5, r7, r2, lsl r1 │ │ │ │ + rsbeq r2, r7, lr, asr #21 │ │ │ │ + rsbeq r7, r6, sl, ror #14 │ │ │ │ + strhteq r2, [r7], #-162 @ 0xffffff5e │ │ │ │ + rsbeq r7, r6, lr, asr #14 │ │ │ │ + mlseq r7, r6, sl, r2 │ │ │ │ + rsbeq r7, r6, r2, lsr r7 │ │ │ │ + rsbeq r2, r7, sl, ror sl │ │ │ │ + rsbeq r7, r6, r6, lsl r7 │ │ │ │ + rsbeq r2, r7, lr, asr sl │ │ │ │ + strdeq r7, [r6], #-106 @ 0xffffff96 @ │ │ │ │ + rsbeq r2, r7, r2, asr #20 │ │ │ │ + ldrdeq r7, [r6], #-110 @ 0xffffff92 @ │ │ │ │ + rsbeq r2, r7, r6, lsr #20 │ │ │ │ + rsbeq r7, r6, r2, asr #13 │ │ │ │ + rsbeq r2, r7, sl, lsl #20 │ │ │ │ + rsbeq r7, r6, r6, lsr #13 │ │ │ │ + rsbeq r2, r7, lr, ror #19 │ │ │ │ + rsbeq r7, r6, sl, lsl #13 │ │ │ │ + ldrdeq r2, [r7], #-146 @ 0xffffff6e @ │ │ │ │ + rsbeq r7, r6, lr, ror #12 │ │ │ │ + strhteq r2, [r7], #-150 @ 0xffffff6a │ │ │ │ + rsbeq r7, r6, r2, asr r6 │ │ │ │ + mlseq r7, sl, r9, r2 │ │ │ │ + rsbeq r7, r6, r6, lsr r6 │ │ │ │ + rsbeq r2, r7, lr, ror r9 │ │ │ │ + rsbeq r7, r6, sl, lsl r6 │ │ │ │ + rsbeq r2, r7, lr, asr r9 │ │ │ │ + strdeq r7, [r6], #-90 @ 0xffffffa6 @ │ │ │ │ + rsbeq r2, r7, lr, lsr r9 │ │ │ │ + ldrdeq r7, [r6], #-90 @ 0xffffffa6 @ │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl fecd5ad4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldrdlt r0, [r7], r8 │ │ │ │ strmi r4, [r8], -r5, lsl #12 │ │ │ │ vsubhn.i32 d4, , q6 │ │ │ │ stmdavs r3, {r0, r1, r3, r7, r8, sl, fp, ip, sp, lr, pc} │ │ │ │ @@ -372354,16 +372354,16 @@ │ │ │ │ @ instruction: 0xf6994478 │ │ │ │ @ instruction: 0x4620fa77 │ │ │ │ ldclt 0, cr11, [r0, #-28]! @ 0xffffffe4 │ │ │ │ mvnscc pc, #79 @ 0x4f │ │ │ │ @ instruction: 0xf8414628 │ │ │ │ vqdmulh.s16 d19, d7, d8 │ │ │ │ ldrb pc, [r7, r9, ror #23] @ │ │ │ │ - rsbeq r6, r7, r8, lsl #22 │ │ │ │ - ldrdeq r7, [r6], #-72 @ 0xffffffb8 @ │ │ │ │ + rsbeq r6, r7, r0, lsl fp │ │ │ │ + rsbeq r7, r6, r0, ror #9 │ │ │ │ mvnsmi lr, #737280 @ 0xb4000 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00c8f8cc │ │ │ │ strmi fp, [r5], -r7, lsl #1 │ │ │ │ strmi r4, [lr], -r8, lsl #12 │ │ │ │ stc2l 2, cr15, [lr, #-604] @ 0xfffffda4 │ │ │ │ @@ -372422,20 +372422,20 @@ │ │ │ │ cmncs fp, r5 │ │ │ │ ldrbtmi r4, [r8], #-2057 @ 0xfffff7f7 │ │ │ │ @ instruction: 0xf699300c │ │ │ │ stmdami r8, {r0, r1, r3, r5, r8, fp, ip, sp, lr, pc} │ │ │ │ ldrbtmi r9, [r8], #-2309 @ 0xfffff6fb │ │ │ │ @ instruction: 0xf9e6f699 │ │ │ │ str r9, [sp, r5, lsl #22] │ │ │ │ - rsbeq r6, r7, r0, ror #20 │ │ │ │ - rsbeq r7, r6, r0, lsr r4 │ │ │ │ - rsbeq r6, r7, r2, lsl #20 │ │ │ │ - ldrdeq r7, [r6], #-50 @ 0xffffffce @ │ │ │ │ - rsbeq r6, r7, r6, ror #19 │ │ │ │ - strhteq r7, [r6], #-54 @ 0xffffffca │ │ │ │ + rsbeq r6, r7, r8, ror #20 │ │ │ │ + rsbeq r7, r6, r8, lsr r4 │ │ │ │ + rsbeq r6, r7, sl, lsl #20 │ │ │ │ + ldrdeq r7, [r6], #-58 @ 0xffffffc6 @ │ │ │ │ + rsbeq r6, r7, lr, ror #19 │ │ │ │ + strhteq r7, [r6], #-62 @ 0xffffffc2 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ bl fecd5c6c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ bmi 642a34 │ │ │ │ blmi 66ac80 │ │ │ │ ldrbtmi r4, [sl], #-1544 @ 0xfffff9f8 │ │ │ │ ldmpl r3, {r2, r3, r9, sl, lr}^ │ │ │ │ @@ -372453,15 +372453,15 @@ │ │ │ │ subsmi r9, sl, r1, lsl #22 │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ andcs sp, r1, r2, lsl #2 │ │ │ │ ldclt 0, cr11, [r0, #-8] │ │ │ │ mrc 6, 1, APSR_nzcv, cr8, cr2, {4} │ │ │ │ @ instruction: 0x0071ff96 │ │ │ │ @ instruction: 0x000011b8 │ │ │ │ - rsbeq r6, r7, r8, lsr #19 │ │ │ │ + strhteq r6, [r7], #-144 @ 0xffffff70 │ │ │ │ rsbseq pc, r1, sl, ror #30 │ │ │ │ mvnsmi lr, sp, lsr #18 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ blhi 239f90 │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00b0f8cc │ │ │ │ bmi 16d0338 │ │ │ │ @@ -372548,20 +372548,20 @@ │ │ │ │ @ instruction: 0xf6994478 │ │ │ │ @ instruction: 0xe78af8f3 │ │ │ │ ldcl 6, cr15, [lr, #-584]! @ 0xfffffdb8 │ │ │ │ ... │ │ │ │ rsbseq pc, r1, r4, lsr #30 │ │ │ │ @ instruction: 0x000011b8 │ │ │ │ rsbseq pc, r1, r6, asr #29 │ │ │ │ - rsbeq r6, r7, ip, lsr r8 │ │ │ │ - rsbeq r7, r6, ip, lsl #4 │ │ │ │ - rsbeq r6, r7, r8, lsl r8 │ │ │ │ - rsbeq r7, r6, r8, ror #3 │ │ │ │ - rsbeq r6, r7, r0, lsl #16 │ │ │ │ - ldrdeq r7, [r6], #-16 @ │ │ │ │ + rsbeq r6, r7, r4, asr #16 │ │ │ │ + rsbeq r7, r6, r4, lsl r2 │ │ │ │ + rsbeq r6, r7, r0, lsr #16 │ │ │ │ + strdeq r7, [r6], #-16 @ │ │ │ │ + rsbeq r6, r7, r8, lsl #16 │ │ │ │ + ldrdeq r7, [r6], #-24 @ 0xffffffe8 @ │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl fecd5e68 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe0 │ │ │ │ addlt ip, r5, r0, lsr #2 │ │ │ │ strmi r4, [r5], -r7, asr #24 │ │ │ │ stmdbmi r7, {r2, r3, r4, r5, r6, r7, sl, lr}^ │ │ │ │ @@ -372632,32 +372632,32 @@ │ │ │ │ @ instruction: 0xf04f4817 │ │ │ │ ldrbtmi r3, [r8], #-511 @ 0xfffffe01 │ │ │ │ @ instruction: 0xf846f699 │ │ │ │ @ instruction: 0xf692e7ad │ │ │ │ svclt 0x0000ecd2 │ │ │ │ @ instruction: 0x0071fd98 │ │ │ │ @ instruction: 0x000011b8 │ │ │ │ - strhteq r6, [r7], #-124 @ 0xffffff84 │ │ │ │ + rsbeq r6, r7, r4, asr #15 │ │ │ │ @ instruction: 0xfffffe27 │ │ │ │ - strhteq r6, [r7], #-112 @ 0xffffff90 │ │ │ │ - ldrdeq r6, [r7], #-112 @ 0xffffff90 @ │ │ │ │ + strhteq r6, [r7], #-120 @ 0xffffff88 │ │ │ │ + ldrdeq r6, [r7], #-120 @ 0xffffff88 @ │ │ │ │ @ instruction: 0xfffffd9d │ │ │ │ - rsbeq r6, r7, r8, asr #14 │ │ │ │ - rsbeq r7, r6, r8, lsl r1 │ │ │ │ + rsbeq r6, r7, r0, asr r7 │ │ │ │ + rsbeq r7, r6, r0, lsr #2 │ │ │ │ rsbseq pc, r1, r6, lsr #26 │ │ │ │ - rsbeq r6, r7, r8, lsl r7 │ │ │ │ - rsbeq r7, r6, r8, ror #1 │ │ │ │ + rsbeq r6, r7, r0, lsr #14 │ │ │ │ + strdeq r7, [r6], #-0 @ │ │ │ │ @ instruction: 0xfffffc23 │ │ │ │ - rsbeq r6, r7, lr, ror #13 │ │ │ │ - strhteq r7, [r6], #-14 │ │ │ │ + strdeq r6, [r7], #-102 @ 0xffffff9a @ │ │ │ │ + rsbeq r7, r6, r6, asr #1 │ │ │ │ @ instruction: 0xfffffb81 │ │ │ │ - rsbeq r6, r7, r4, asr #13 │ │ │ │ - mlseq r6, r4, r0, r7 │ │ │ │ - rsbeq r6, r7, r8, lsr #13 │ │ │ │ - rsbeq r7, r6, r6, ror r0 │ │ │ │ + rsbeq r6, r7, ip, asr #13 │ │ │ │ + mlseq r6, ip, r0, r7 │ │ │ │ + strhteq r6, [r7], #-96 @ 0xffffffa0 │ │ │ │ + rsbeq r7, r6, lr, ror r0 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r8 │ │ │ │ bl fecd5fe8 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf2970ff8 │ │ │ │ stmvs r0, {r0, r2, r8, r9, fp, ip, sp, lr, pc} │ │ │ │ svclt 0x0000bd08 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r8 │ │ │ │ @@ -372869,16 +372869,16 @@ │ │ │ │ svclt 0x0000eb00 │ │ │ │ ... │ │ │ │ addge r9, r7, #46, 30 @ 0xb8 │ │ │ │ ldrbtpl r4, [sp], #-686 @ 0xfffffd52 │ │ │ │ rsbseq pc, r1, ip, lsr #22 │ │ │ │ @ instruction: 0x000011b8 │ │ │ │ ldrhteq pc, [r1], #-156 @ 0xffffff64 @ │ │ │ │ - rsbeq r6, r7, ip, lsl r4 │ │ │ │ - rsbeq r6, r7, ip, lsr #8 │ │ │ │ + rsbeq r6, r7, r4, lsr #8 │ │ │ │ + rsbeq r6, r7, r4, lsr r4 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00b8f8cc │ │ │ │ addlt r4, r9, lr, lsr #20 │ │ │ │ strmi r4, [fp], lr, lsr #22 │ │ │ │ ldmpl r3, {r1, r3, r4, r5, r6, sl, lr}^ │ │ │ │ @@ -372924,16 +372924,16 @@ │ │ │ │ subsmi r9, sl, r7, lsl #22 │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ andlt sp, r9, r2, lsl #2 │ │ │ │ svchi 0x00f0e8bd │ │ │ │ b fe33cc6c │ │ │ │ rsbseq pc, r1, r0, lsr #17 │ │ │ │ @ instruction: 0x000011b8 │ │ │ │ - rsbeq r6, r7, lr, lsr r3 │ │ │ │ - ldrdeq r6, [r7], #-36 @ 0xffffffdc @ │ │ │ │ + rsbeq r6, r7, r6, asr #6 │ │ │ │ + ldrdeq r6, [r7], #-44 @ 0xffffffd4 @ │ │ │ │ rsbseq pc, r1, r6, lsl #16 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ andeq pc, r0, ip, asr #17 │ │ │ │ stcleq 8, cr15, [r8], #-304 @ 0xfffffed0 │ │ │ │ @ instruction: 0xf5ad4adf │ │ │ │ @@ -373158,41 +373158,41 @@ │ │ │ │ ldrbtmi r4, [r8], #-2080 @ 0xfffff7e0 │ │ │ │ stc2 6, cr15, [sl], #-608 @ 0xfffffda0 │ │ │ │ @ instruction: 0xf06fe796 │ │ │ │ ldr r0, [r4], r3 │ │ │ │ ldm r2!, {r1, r4, r7, r9, sl, ip, sp, lr, pc} │ │ │ │ ldrhteq pc, [r1], #-122 @ 0xffffff86 @ │ │ │ │ @ instruction: 0x000011b8 │ │ │ │ - mlseq r6, r8, r1, r9 │ │ │ │ - rsbeq r6, r7, r0, ror #4 │ │ │ │ - strhteq r6, [r7], #-20 @ 0xffffffec │ │ │ │ - rsbeq r6, r7, sl, ror #5 │ │ │ │ + rsbeq r9, r6, r0, lsr #3 │ │ │ │ + rsbeq r6, r7, r8, ror #4 │ │ │ │ + strhteq r6, [r7], #-28 @ 0xffffffe4 │ │ │ │ + strdeq r6, [r7], #-34 @ 0xffffffde @ │ │ │ │ rsbseq pc, r1, r4, lsl r7 @ │ │ │ │ - rsbeq r6, r7, lr, ror #2 │ │ │ │ - rsbeq r6, r7, r6, lsr #4 │ │ │ │ - rsbeq r6, r7, lr, asr #2 │ │ │ │ - rsbeq r6, r7, r0, asr #4 │ │ │ │ - rsbeq r6, r7, ip, lsr #2 │ │ │ │ - strhteq r6, [r7], #-16 │ │ │ │ - rsbeq r6, r7, sl, asr #2 │ │ │ │ - ldrdeq r6, [r7], #-14 @ │ │ │ │ - rsbeq r6, r7, sl, lsl #4 │ │ │ │ - rsbeq r6, r7, r4, rrx │ │ │ │ - rsbeq r6, r7, ip, lsl #4 │ │ │ │ - rsbeq r5, r7, ip, lsr #31 │ │ │ │ - rsbeq r4, ip, lr, lsr #7 │ │ │ │ - rsbeq r5, r7, ip, asr #31 │ │ │ │ - rsbeq r5, r7, r4, lsr pc │ │ │ │ - rsbeq r4, ip, r6, lsr r3 │ │ │ │ - rsbeq r5, r7, ip, lsl pc │ │ │ │ - rsbeq r4, ip, lr, lsl r3 │ │ │ │ - rsbeq r5, r7, r4, lsl #30 │ │ │ │ - rsbeq r4, ip, r6, lsl #6 │ │ │ │ - ldrdeq r5, [r7], #-236 @ 0xffffff14 @ │ │ │ │ - ldrdeq r4, [ip], #-46 @ 0xffffffd2 @ │ │ │ │ + rsbeq r6, r7, r6, ror r1 │ │ │ │ + rsbeq r6, r7, lr, lsr #4 │ │ │ │ + rsbeq r6, r7, r6, asr r1 │ │ │ │ + rsbeq r6, r7, r8, asr #4 │ │ │ │ + rsbeq r6, r7, r4, lsr r1 │ │ │ │ + strhteq r6, [r7], #-24 @ 0xffffffe8 │ │ │ │ + rsbeq r6, r7, r2, asr r1 │ │ │ │ + rsbeq r6, r7, r6, ror #1 │ │ │ │ + rsbeq r6, r7, r2, lsl r2 │ │ │ │ + rsbeq r6, r7, ip, rrx │ │ │ │ + rsbeq r6, r7, r4, lsl r2 │ │ │ │ + strhteq r5, [r7], #-244 @ 0xffffff0c │ │ │ │ + strhteq r4, [ip], #-54 @ 0xffffffca │ │ │ │ + ldrdeq r5, [r7], #-244 @ 0xffffff0c @ │ │ │ │ + rsbeq r5, r7, ip, lsr pc │ │ │ │ + rsbeq r4, ip, lr, lsr r3 │ │ │ │ + rsbeq r5, r7, r4, lsr #30 │ │ │ │ + rsbeq r4, ip, r6, lsr #6 │ │ │ │ + rsbeq r5, r7, ip, lsl #30 │ │ │ │ + rsbeq r4, ip, lr, lsl #6 │ │ │ │ + rsbeq r5, r7, r4, ror #29 │ │ │ │ + rsbeq r4, ip, r6, ror #5 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ bl fecd6848 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0x46080ff0 │ │ │ │ vaddl.s16 , d22, d3 │ │ │ │ bvs 1ff1a4 │ │ │ │ stmdavc fp, {r1, r9, sl, lr} │ │ │ │ @@ -373208,16 +373208,16 @@ │ │ │ │ ldrbtmi r4, [r8], #-2054 @ 0xfffff7fa │ │ │ │ @ instruction: 0xf698300c │ │ │ │ stmdami r5, {r0, r2, r8, r9, fp, ip, sp, lr, pc} │ │ │ │ ldrbtmi r9, [r8], #-2305 @ 0xfffff6ff │ │ │ │ blx ff1bd0f6 │ │ │ │ ldrmi r9, [r8], -r1, lsl #22 │ │ │ │ stclt 0, cr11, [r0, #-12] │ │ │ │ - rsbeq r5, r7, sl, lsl #28 │ │ │ │ - rsbeq r6, r6, sl, ror #14 │ │ │ │ + rsbeq r5, r7, r2, lsl lr │ │ │ │ + rsbeq r6, r6, r2, ror r7 │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r8 │ │ │ │ bl fecd68ac │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strmi r0, [pc], -r8, ror #31 │ │ │ │ @ instruction: 0x461e4614 │ │ │ │ cdp2 3, 7, cr15, cr10, cr5, {5} │ │ │ │ tstcs r8, sp, lsr sl │ │ │ │ @@ -373278,25 +373278,25 @@ │ │ │ │ @ instruction: 0xf698300c │ │ │ │ stmdami pc, {r0, r1, r3, r4, r5, r6, r9, fp, ip, sp, lr, pc} @ │ │ │ │ mvnscc pc, pc, asr #32 │ │ │ │ @ instruction: 0xf6984478 │ │ │ │ @ instruction: 0xe7acfb35 │ │ │ │ teqcc r3, #-872415232 @ 0xcc000000 │ │ │ │ svccc 0x00f33333 │ │ │ │ - rsbeq r5, r7, r8, lsl #28 │ │ │ │ + rsbeq r5, r7, r0, lsl lr │ │ │ │ @ instruction: 0xfffff729 │ │ │ │ @ instruction: 0xfffff747 │ │ │ │ - rsbeq r5, r7, ip, asr #26 │ │ │ │ - rsbeq r6, r6, ip, lsr #13 │ │ │ │ - rsbeq r5, r7, r0, lsr sp │ │ │ │ - mlseq r6, r0, r6, r6 │ │ │ │ - rsbeq r5, r7, r4, lsl sp │ │ │ │ - rsbeq r6, r6, r4, ror r6 │ │ │ │ - strdeq r5, [r7], #-198 @ 0xffffff3a @ │ │ │ │ - rsbeq r6, r6, r4, asr r6 │ │ │ │ + rsbeq r5, r7, r4, asr sp │ │ │ │ + strhteq r6, [r6], #-100 @ 0xffffff9c │ │ │ │ + rsbeq r5, r7, r8, lsr sp │ │ │ │ + mlseq r6, r8, r6, r6 │ │ │ │ + rsbeq r5, r7, ip, lsl sp │ │ │ │ + rsbeq r6, r6, ip, ror r6 │ │ │ │ + strdeq r5, [r7], #-206 @ 0xffffff32 @ │ │ │ │ + rsbeq r6, r6, ip, asr r6 │ │ │ │ @ instruction: 0xf5036843 │ │ │ │ ldc 3, cr6, [r3, #696] @ 0x2b8 │ │ │ │ vmov.f64 d7, #64 @ 0x3e000000 0.125 │ │ │ │ vsqrt.f64 d23, d0 │ │ │ │ stmdale r2, {r4, r9, fp, ip, sp, lr, pc} │ │ │ │ bleq e7ae74 │ │ │ │ ldrlt r4, [r0, #-1904] @ 0xfffff890 │ │ │ │ @@ -373424,18 +373424,18 @@ │ │ │ │ @ instruction: 0x63aef503 │ │ │ │ bleq 1bb038 │ │ │ │ @ instruction: 0xf691e7db │ │ │ │ svclt 0x0000eea0 │ │ │ │ ... │ │ │ │ rsbseq pc, r1, sl, lsr #2 │ │ │ │ @ instruction: 0x000011b8 │ │ │ │ - rsbeq r5, r7, r8, lsl #23 │ │ │ │ + mlseq r7, r0, fp, r5 │ │ │ │ ldrhteq pc, [r1], #-14 @ │ │ │ │ - rsbeq r5, r7, sl, lsl fp │ │ │ │ - rsbeq r6, r6, sl, ror r4 │ │ │ │ + rsbeq r5, r7, r2, lsr #22 │ │ │ │ + rsbeq r6, r6, r2, lsl #9 │ │ │ │ mvnsmi lr, sp, lsr #18 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d0f8cc │ │ │ │ addlt r4, r6, r1, asr #20 │ │ │ │ ldrbtmi r4, [sl], #-2881 @ 0xfffff4bf │ │ │ │ ldmdavs fp, {r0, r1, r4, r6, r7, fp, ip, lr} │ │ │ │ @@ -373471,15 +373471,15 @@ │ │ │ │ stmdami r3!, {r1, r8, ip, lr} │ │ │ │ andcc r4, ip, r8, ror r4 │ │ │ │ @ instruction: 0xf8f2f698 │ │ │ │ stmdbls r1, {r0, r5, fp, lr} │ │ │ │ @ instruction: 0xf6984478 │ │ │ │ blls 1fe170 │ │ │ │ movwcs lr, #4096 @ 0x1000 │ │ │ │ - bmi 851f3c │ │ │ │ + bmi 851f3c │ │ │ │ stmpl sl, {r0, r3, r4, r5, r6, sl, lr} │ │ │ │ bls 2d9b10 >::_M_default_append(unsigned int)@@Base+0x56f4c> │ │ │ │ @ instruction: 0xf04f4051 │ │ │ │ @ instruction: 0xd1290200 │ │ │ │ andlt r4, r6, r8, lsl r6 │ │ │ │ ldrhhi lr, [r0, #141]! @ 0x8d │ │ │ │ vhadd.s8 d25, d0, d1 │ │ │ │ @@ -373500,21 +373500,21 @@ │ │ │ │ stmdami ip, {r0, r2, r3, r4, r5, r7, fp, ip, sp, lr, pc} │ │ │ │ ldrbtmi r9, [r8], #-2305 @ 0xfffff6ff │ │ │ │ @ instruction: 0xf978f698 │ │ │ │ strb r9, [fp, r1, lsl #22] │ │ │ │ mcr 6, 0, pc, cr2, cr1, {4} @ │ │ │ │ rsbseq lr, r1, r6, ror #31 │ │ │ │ @ instruction: 0x000011b8 │ │ │ │ - rsbeq r5, r7, r4, ror #19 │ │ │ │ - rsbeq r6, r6, r4, asr #6 │ │ │ │ + rsbeq r5, r7, ip, ror #19 │ │ │ │ + rsbeq r6, r6, ip, asr #6 │ │ │ │ rsbseq lr, r1, ip, asr #30 │ │ │ │ - rsbeq r5, r7, r8, lsr #19 │ │ │ │ - rsbeq r6, r6, r8, lsl #6 │ │ │ │ - rsbeq r5, r7, sl, ror r9 │ │ │ │ - ldrdeq r6, [r6], #-42 @ 0xffffffd6 @ │ │ │ │ + strhteq r5, [r7], #-144 @ 0xffffff70 │ │ │ │ + rsbeq r6, r6, r0, lsl r3 │ │ │ │ + rsbeq r5, r7, r2, lsl #19 │ │ │ │ + rsbeq r6, r6, r2, ror #5 │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl fecd6d58 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0x46170fd0 │ │ │ │ blmi ed2434 │ │ │ │ ldrbtmi fp, [sl], #-135 @ 0xffffff79 │ │ │ │ @ instruction: 0x46064934 │ │ │ │ @@ -373566,20 +373566,20 @@ │ │ │ │ svclt 0x0000ed88 │ │ │ │ @ instruction: 0x47ae147b │ │ │ │ svccc 0x00747ae1 │ │ │ │ andeq r0, r0, r0 │ │ │ │ subsmi r0, r9, r0 │ │ │ │ rsbseq lr, r1, sl, lsr #29 │ │ │ │ @ instruction: 0x000011b8 │ │ │ │ - strdeq r5, [r7], #-168 @ 0xffffff58 @ │ │ │ │ - rsbeq r5, r7, ip, lsr #21 │ │ │ │ + rsbeq r5, r7, r0, lsl #22 │ │ │ │ + strhteq r5, [r7], #-164 @ 0xffffff5c │ │ │ │ rsbseq lr, r1, lr, lsr lr │ │ │ │ - mlseq r7, lr, r8, r5 │ │ │ │ - strdeq r6, [r6], #-28 @ 0xffffffe4 @ │ │ │ │ - rsbeq r5, r7, sl, asr sl │ │ │ │ + rsbeq r5, r7, r6, lsr #17 │ │ │ │ + rsbeq r6, r6, r4, lsl #4 │ │ │ │ + rsbeq r5, r7, r2, ror #20 │ │ │ │ ldrdgt pc, [r8], -r0 │ │ │ │ strbmi r6, [r3, #-2563]! @ 0xfffff5fd │ │ │ │ ldrlt sp, [r0, #-101]! @ 0xffffff9b │ │ │ │ cmpppl r6, r5, asr #4 @ p-variant is OBSOLETE │ │ │ │ cmpppl r5, r5, asr #5 @ p-variant is OBSOLETE │ │ │ │ @ instruction: 0x4e04e9d0 │ │ │ │ blvc 1bb730 │ │ │ │ @@ -373800,23 +373800,23 @@ │ │ │ │ @ instruction: 0xf04f480f │ │ │ │ ldrbtmi r3, [r8], #-511 @ 0xfffffe01 │ │ │ │ @ instruction: 0xff1ef697 │ │ │ │ svclt 0x0000e7d1 │ │ │ │ ... │ │ │ │ addge r9, r7, #46, 30 @ 0xb8 │ │ │ │ ldrbtpl r4, [sp], #-686 @ 0xfffffd52 │ │ │ │ - rsbeq r5, r7, r8, lsr #12 │ │ │ │ - rsbeq r5, r7, r2, lsr #10 │ │ │ │ - rsbeq r5, r6, r0, lsl #29 │ │ │ │ - strdeq r5, [r7], #-74 @ 0xffffffb6 @ │ │ │ │ - rsbeq r5, r6, r8, asr lr │ │ │ │ - rsbeq r5, r7, r0, ror #9 │ │ │ │ - rsbeq r3, ip, r2, ror #17 │ │ │ │ - rsbeq r5, r7, r8, asr #9 │ │ │ │ - rsbeq r5, r6, r6, lsr #28 │ │ │ │ + rsbeq r5, r7, r0, lsr r6 │ │ │ │ + rsbeq r5, r7, sl, lsr #10 │ │ │ │ + rsbeq r5, r6, r8, lsl #29 │ │ │ │ + rsbeq r5, r7, r2, lsl #10 │ │ │ │ + rsbeq r5, r6, r0, ror #28 │ │ │ │ + rsbeq r5, r7, r8, ror #9 │ │ │ │ + rsbeq r3, ip, sl, ror #17 │ │ │ │ + ldrdeq r5, [r7], #-64 @ 0xffffffc0 @ │ │ │ │ + rsbeq r5, r6, lr, lsr #28 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl fecd7218 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldrdlt r0, [r6], r8 │ │ │ │ strmi r4, [r8], -r6, lsl #12 │ │ │ │ vsubhn.i32 d4, q3, │ │ │ │ strmi pc, [r4], -r9, ror #19 │ │ │ │ @@ -373842,17 +373842,17 @@ │ │ │ │ ldrbtmi r2, [r8], #-423 @ 0xfffffe59 │ │ │ │ @ instruction: 0xf697300c │ │ │ │ stmdami r6, {r0, r3, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ ldrbtmi r4, [r8], #-1569 @ 0xfffff9df │ │ │ │ mcr2 6, 6, pc, cr4, cr7, {4} @ │ │ │ │ andlt r4, r6, r0, lsr #12 │ │ │ │ svclt 0x0000bd70 │ │ │ │ - mlseq r7, r6, r4, r5 │ │ │ │ - rsbeq r5, r7, r2, lsl r4 │ │ │ │ - rsbeq r5, r6, r2, ror sp │ │ │ │ + mlseq r7, lr, r4, r5 │ │ │ │ + rsbeq r5, r7, sl, lsl r4 │ │ │ │ + rsbeq r5, r6, sl, ror sp │ │ │ │ mvnsmi lr, sp, lsr #18 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e0f8cc │ │ │ │ addlt r4, r2, r7, lsr sl │ │ │ │ @ instruction: 0x46054b37 │ │ │ │ @ instruction: 0x4608447a │ │ │ │ @@ -373907,17 +373907,17 @@ │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ mrsle r0, SP_svc │ │ │ │ andlt r2, r2, r1 │ │ │ │ ldrhhi lr, [r0, #141]! @ 0x8d │ │ │ │ b ff5bdbd4 │ │ │ │ rsbseq lr, r1, r8, asr r9 │ │ │ │ @ instruction: 0x000011b8 │ │ │ │ - ldrdeq r5, [r7], #-50 @ 0xffffffce @ │ │ │ │ - rsbeq r5, r7, r4, asr #7 │ │ │ │ - strhteq r5, [r7], #-48 @ 0xffffffd0 │ │ │ │ + ldrdeq r5, [r7], #-58 @ 0xffffffc6 @ │ │ │ │ + rsbeq r5, r7, ip, asr #7 │ │ │ │ + strhteq r5, [r7], #-56 @ 0xffffffc8 │ │ │ │ @ instruction: 0x0071e89c │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00c8f8cc │ │ │ │ strmi fp, [r3], r5, lsl #1 │ │ │ │ strmi r4, [pc], -r8, lsl #12 │ │ │ │ @@ -374096,25 +374096,25 @@ │ │ │ │ svclt 0x0000e7e1 │ │ │ │ andeq r0, r0, r1 │ │ │ │ andeq r0, r0, r0 │ │ │ │ @ instruction: 0xffffffff │ │ │ │ @ instruction: 0xffffffff │ │ │ │ addge r9, r7, #46, 30 @ 0xb8 │ │ │ │ ldrbtpl r4, [sp], #-686 @ 0xfffffd52 │ │ │ │ - rsbeq r5, r7, r8, ror r2 │ │ │ │ - rsbeq r5, r6, r2, ror #23 │ │ │ │ - rsbeq r5, r7, r0, lsl #2 │ │ │ │ - rsbeq r5, r6, r0, ror #20 │ │ │ │ - rsbeq r5, r7, ip, lsl r1 │ │ │ │ - rsbeq r5, r7, r2, lsl #1 │ │ │ │ - rsbeq r5, r6, r8, ror #19 │ │ │ │ - rsbeq r5, r7, ip, asr #32 │ │ │ │ - rsbeq r5, r6, sl, lsr #19 │ │ │ │ - rsbeq r5, r7, r0, lsr r0 │ │ │ │ - rsbeq r5, r6, lr, lsl #19 │ │ │ │ + rsbeq r5, r7, r0, lsl #5 │ │ │ │ + rsbeq r5, r6, sl, ror #23 │ │ │ │ + rsbeq r5, r7, r8, lsl #2 │ │ │ │ + rsbeq r5, r6, r8, ror #20 │ │ │ │ + rsbeq r5, r7, r4, lsr #2 │ │ │ │ + rsbeq r5, r7, sl, lsl #1 │ │ │ │ + strdeq r5, [r6], #-144 @ 0xffffff70 @ │ │ │ │ + rsbeq r5, r7, r4, asr r0 │ │ │ │ + strhteq r5, [r6], #-146 @ 0xffffff6e │ │ │ │ + rsbeq r5, r7, r8, lsr r0 │ │ │ │ + mlseq r6, r6, r9, r5 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl fecd76c0 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r3, r8, ror #31 │ │ │ │ vsubhn.i32 d4, , q4 │ │ │ │ stmdavs r5, {r0, r1, r2, r4, r7, r8, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ ldcmi 3, cr11, [r4], {37} @ 0x25 │ │ │ │ @@ -374134,15 +374134,15 @@ │ │ │ │ adcne pc, r1, #64, 4 │ │ │ │ blx 6bdf5e │ │ │ │ strtmi r9, [r1], -r1, lsl #16 │ │ │ │ adcne pc, r3, #64, 4 │ │ │ │ blx ffd3df68 │ │ │ │ andlt r2, r3, r1 │ │ │ │ svclt 0x0000bd30 │ │ │ │ - rsbeq r4, r7, lr, ror #31 │ │ │ │ + strdeq r4, [r7], #-246 @ 0xffffff0a @ │ │ │ │ ldrbmi lr, [r0, sp, lsr #18]! │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x0090f8cc │ │ │ │ ldrtpl pc, [r0], #2271 @ 0x8df @ │ │ │ │ @ instruction: 0xf8dfb094 │ │ │ │ @ instruction: 0x460734b0 │ │ │ │ @@ -374438,68 +374438,68 @@ │ │ │ │ andhi pc, r0, pc, lsr #7 │ │ │ │ addge r9, r7, #46, 30 @ 0xb8 │ │ │ │ ldrbtpl r4, [sp], #-686 @ 0xfffffd52 │ │ │ │ andeq r0, r0, r1 │ │ │ │ ... │ │ │ │ rsbseq lr, r1, ip, asr #9 │ │ │ │ @ instruction: 0x000011b8 │ │ │ │ - rsbeq r4, r7, ip, ror pc │ │ │ │ - strhteq r4, [r7], #-224 @ 0xffffff20 │ │ │ │ - rsbeq r5, r6, r6, lsl r8 │ │ │ │ - rsbeq r4, r7, r2, lsl #29 │ │ │ │ - rsbeq r5, r6, r2, ror #15 │ │ │ │ - rsbeq r4, r7, sl, ror #28 │ │ │ │ - rsbeq r5, r6, sl, asr #15 │ │ │ │ - rsbeq r4, r7, sl, ror #28 │ │ │ │ - rsbeq r4, r7, ip, asr lr │ │ │ │ - rsbeq r4, r7, sl, asr #28 │ │ │ │ - strdeq r4, [r7], #-220 @ 0xffffff24 @ │ │ │ │ - rsbeq r5, r6, ip, asr r7 │ │ │ │ - rsbeq r4, r7, r4, ror sp │ │ │ │ - ldrdeq r5, [r6], #-110 @ 0xffffff92 @ │ │ │ │ - strdeq r4, [r7], #-232 @ 0xffffff18 @ │ │ │ │ + rsbeq r4, r7, r4, lsl #31 │ │ │ │ + strhteq r4, [r7], #-232 @ 0xffffff18 │ │ │ │ + rsbeq r5, r6, lr, lsl r8 │ │ │ │ + rsbeq r4, r7, sl, lsl #29 │ │ │ │ + rsbeq r5, r6, sl, ror #15 │ │ │ │ + rsbeq r4, r7, r2, ror lr │ │ │ │ + ldrdeq r5, [r6], #-114 @ 0xffffff8e @ │ │ │ │ + rsbeq r4, r7, r2, ror lr │ │ │ │ + rsbeq r4, r7, r4, ror #28 │ │ │ │ + rsbeq r4, r7, r2, asr lr │ │ │ │ + rsbeq r4, r7, r4, lsl #28 │ │ │ │ + rsbeq r5, r6, r4, ror #14 │ │ │ │ + rsbeq r4, r7, ip, ror sp │ │ │ │ + rsbeq r5, r6, r6, ror #13 │ │ │ │ + rsbeq r4, r7, r0, lsl #30 │ │ │ │ andeq r1, r0, fp, asr ip │ │ │ │ - ldrdeq r4, [r7], #-228 @ 0xffffff1c @ │ │ │ │ - rsbeq r4, r7, r6, ror #25 │ │ │ │ - rsbeq r5, r6, r6, asr #12 │ │ │ │ + ldrdeq r4, [r7], #-236 @ 0xffffff14 @ │ │ │ │ + rsbeq r4, r7, lr, ror #25 │ │ │ │ + rsbeq r5, r6, lr, asr #12 │ │ │ │ rsbseq lr, r1, r4, asr r2 │ │ │ │ strdeq r0, [r0], -sp │ │ │ │ @ instruction: 0xfffff8af │ │ │ │ - rsbeq r4, r7, ip, lsl #25 │ │ │ │ - rsbeq r5, r6, ip, ror #11 │ │ │ │ - rsbeq r4, r7, r2, ror ip │ │ │ │ - ldrdeq r5, [r6], #-82 @ 0xffffffae @ │ │ │ │ + mlseq r7, r4, ip, r4 │ │ │ │ + strdeq r5, [r6], #-84 @ 0xffffffac @ │ │ │ │ + rsbeq r4, r7, sl, ror ip │ │ │ │ + ldrdeq r5, [r6], #-90 @ 0xffffffa6 @ │ │ │ │ @ instruction: 0xffffee09 │ │ │ │ @ instruction: 0xfffffc6f │ │ │ │ - rsbeq r4, r7, r4, lsr ip │ │ │ │ - mlseq r6, r4, r5, r5 │ │ │ │ - rsbeq r4, r7, sl, lsl ip │ │ │ │ - rsbeq r5, r6, sl, ror r5 │ │ │ │ + rsbeq r4, r7, ip, lsr ip │ │ │ │ + mlseq r6, ip, r5, r5 │ │ │ │ + rsbeq r4, r7, r2, lsr #24 │ │ │ │ + rsbeq r5, r6, r2, lsl #11 │ │ │ │ @ instruction: 0xfffff919 │ │ │ │ - rsbeq r4, r7, lr, ror #23 │ │ │ │ - rsbeq r5, r6, lr, asr #10 │ │ │ │ + strdeq r4, [r7], #-182 @ 0xffffff4a @ │ │ │ │ + rsbeq r5, r6, r6, asr r5 │ │ │ │ @ instruction: 0xfffff755 │ │ │ │ - rsbeq r4, r7, r2, asr #23 │ │ │ │ - rsbeq r5, r6, r2, lsr #10 │ │ │ │ - rsbeq r4, r7, r4, lsr #23 │ │ │ │ - rsbeq r5, r6, r2, lsl #10 │ │ │ │ - rsbeq r4, r7, r4, lsl #23 │ │ │ │ - rsbeq r5, r6, r2, ror #9 │ │ │ │ - rsbeq r4, r7, r8, ror #22 │ │ │ │ - rsbeq r5, r6, r6, asr #9 │ │ │ │ - ldrdeq r4, [r7], #-210 @ 0xffffff2e @ │ │ │ │ - rsbeq r4, r7, r0, ror #26 │ │ │ │ - mlseq r7, sl, sp, r4 │ │ │ │ - rsbeq r4, r7, lr, lsl fp │ │ │ │ - rsbeq r5, r6, lr, ror r4 │ │ │ │ - rsbeq r4, r7, sl, asr lr │ │ │ │ - rsbeq r4, r7, r8, lsl #27 │ │ │ │ - rsbeq r4, r7, r4, lsr lr │ │ │ │ - ldrdeq r4, [r7], #-170 @ 0xffffff56 @ │ │ │ │ - rsbeq r5, r6, sl, lsr r4 │ │ │ │ + rsbeq r4, r7, sl, asr #23 │ │ │ │ + rsbeq r5, r6, sl, lsr #10 │ │ │ │ + rsbeq r4, r7, ip, lsr #23 │ │ │ │ + rsbeq r5, r6, sl, lsl #10 │ │ │ │ + rsbeq r4, r7, ip, lsl #23 │ │ │ │ + rsbeq r5, r6, sl, ror #9 │ │ │ │ + rsbeq r4, r7, r0, ror fp │ │ │ │ + rsbeq r5, r6, lr, asr #9 │ │ │ │ + ldrdeq r4, [r7], #-218 @ 0xffffff26 @ │ │ │ │ + rsbeq r4, r7, r8, ror #26 │ │ │ │ + rsbeq r4, r7, r2, lsr #27 │ │ │ │ + rsbeq r4, r7, r6, lsr #22 │ │ │ │ + rsbeq r5, r6, r6, lsl #9 │ │ │ │ + rsbeq r4, r7, r2, ror #28 │ │ │ │ + mlseq r7, r0, sp, r4 │ │ │ │ + rsbeq r4, r7, ip, lsr lr │ │ │ │ + rsbeq r4, r7, r2, ror #21 │ │ │ │ + rsbeq r5, r6, r2, asr #8 │ │ │ │ @ instruction: 0xf06f9b11 │ │ │ │ @ instruction: 0xf04f4200 │ │ │ │ andls r3, r3, #-1073741761 @ 0xc000003f │ │ │ │ cmpcc r8, #-2147483648 @ 0x80000000 │ │ │ │ @ instruction: 0xf8df4aff │ │ │ │ andls r1, r1, r0, lsl #8 │ │ │ │ ldrbtmi r4, [r9], #-1146 @ 0xfffffb86 │ │ │ │ @@ -374751,76 +374751,76 @@ │ │ │ │ andeq r0, r0, r0 │ │ │ │ submi r0, r9, r0 │ │ │ │ ... │ │ │ │ ldrbmi r5, [ip], r4, ror #26 │ │ │ │ svccc 0x00d77803 │ │ │ │ ldcpl 1, cr13, [r1], {78} @ 0x4e │ │ │ │ svccc 0x00e443fe │ │ │ │ - rsbeq r4, r7, ip, lsl #26 │ │ │ │ - rsbeq r4, r7, sl, lsl sp │ │ │ │ - rsbeq r4, r7, ip, lsl #19 │ │ │ │ - rsbeq r5, r6, ip, ror #5 │ │ │ │ - rsbeq r4, r7, r6, ror #25 │ │ │ │ - rsbeq r4, r7, r6, lsl #26 │ │ │ │ - rsbeq r4, r7, r2, lsr r9 │ │ │ │ - mlseq r6, r2, r2, r5 │ │ │ │ - strdeq r4, [r7], #-192 @ 0xffffff40 @ │ │ │ │ - rsbeq r4, r7, r4, lsr #26 │ │ │ │ - strdeq r4, [r7], #-132 @ 0xffffff7c @ │ │ │ │ - rsbeq r5, r6, r4, asr r2 │ │ │ │ + rsbeq r4, r7, r4, lsl sp │ │ │ │ + rsbeq r4, r7, r2, lsr #26 │ │ │ │ + mlseq r7, r4, r9, r4 │ │ │ │ + strdeq r5, [r6], #-36 @ 0xffffffdc @ │ │ │ │ + rsbeq r4, r7, lr, ror #25 │ │ │ │ rsbeq r4, r7, lr, lsl #26 │ │ │ │ - rsbeq r4, r7, r0, ror #26 │ │ │ │ - strhteq r4, [r7], #-128 @ 0xffffff80 │ │ │ │ - rsbeq r5, r6, r0, lsl r2 │ │ │ │ - rsbeq r4, r7, sl, asr #26 │ │ │ │ - rsbeq r4, r7, sl, lsl #27 │ │ │ │ - rsbeq r4, r7, r6, ror r8 │ │ │ │ - ldrdeq r5, [r6], #-22 @ 0xffffffea @ │ │ │ │ - rsbeq r4, r7, sl, ror sp │ │ │ │ - rsbeq r4, r7, ip, lsr #27 │ │ │ │ - rsbeq r4, r7, sl, lsr r8 │ │ │ │ - mlseq r6, sl, r1, r5 │ │ │ │ - mlseq r7, ip, sp, r4 │ │ │ │ - rsbeq r4, r7, r2, ror #27 │ │ │ │ - strdeq r4, [r7], #-118 @ 0xffffff8a @ │ │ │ │ - rsbeq r5, r6, r6, asr r1 │ │ │ │ - rsbeq r4, r7, r0, asr #27 │ │ │ │ + rsbeq r4, r7, sl, lsr r9 │ │ │ │ + mlseq r6, sl, r2, r5 │ │ │ │ + strdeq r4, [r7], #-200 @ 0xffffff38 @ │ │ │ │ + rsbeq r4, r7, ip, lsr #26 │ │ │ │ + strdeq r4, [r7], #-140 @ 0xffffff74 @ │ │ │ │ + rsbeq r5, r6, ip, asr r2 │ │ │ │ + rsbeq r4, r7, r6, lsl sp │ │ │ │ + rsbeq r4, r7, r8, ror #26 │ │ │ │ + strhteq r4, [r7], #-136 @ 0xffffff78 │ │ │ │ + rsbeq r5, r6, r8, lsl r2 │ │ │ │ + rsbeq r4, r7, r2, asr sp │ │ │ │ + mlseq r7, r2, sp, r4 │ │ │ │ + rsbeq r4, r7, lr, ror r8 │ │ │ │ + ldrdeq r5, [r6], #-30 @ 0xffffffe2 @ │ │ │ │ + rsbeq r4, r7, r2, lsl #27 │ │ │ │ + strhteq r4, [r7], #-212 @ 0xffffff2c │ │ │ │ + rsbeq r4, r7, r2, asr #16 │ │ │ │ + rsbeq r5, r6, r2, lsr #3 │ │ │ │ + rsbeq r4, r7, r4, lsr #27 │ │ │ │ + rsbeq r4, r7, sl, ror #27 │ │ │ │ + strdeq r4, [r7], #-126 @ 0xffffff82 @ │ │ │ │ + rsbeq r5, r6, lr, asr r1 │ │ │ │ + rsbeq r4, r7, r8, asr #27 │ │ │ │ + rsbeq r4, r7, sl, lsl #28 │ │ │ │ + strhteq r4, [r7], #-122 @ 0xffffff86 │ │ │ │ + rsbeq r5, r6, sl, lsl r1 │ │ │ │ + rsbeq r4, r7, r6, lsr #28 │ │ │ │ + ldrdeq r4, [r7], #-214 @ 0xffffff2a @ │ │ │ │ + rsbeq r4, r7, r6, ror r7 │ │ │ │ + ldrdeq r5, [r6], #-6 @ │ │ │ │ rsbeq r4, r7, r2, lsl #28 │ │ │ │ - strhteq r4, [r7], #-114 @ 0xffffff8e │ │ │ │ - rsbeq r5, r6, r2, lsl r1 │ │ │ │ - rsbeq r4, r7, lr, lsl lr │ │ │ │ - rsbeq r4, r7, lr, asr #27 │ │ │ │ - rsbeq r4, r7, lr, ror #14 │ │ │ │ - rsbeq r5, r6, lr, asr #1 │ │ │ │ - strdeq r4, [r7], #-218 @ 0xffffff26 @ │ │ │ │ - rsbeq r4, r7, r4, asr lr │ │ │ │ - rsbeq r4, r7, r8, lsr #14 │ │ │ │ - rsbeq r5, r6, r8, lsl #1 │ │ │ │ - rsbeq r1, r7, r6, ror #9 │ │ │ │ - rsbeq r4, r7, lr, lsr #28 │ │ │ │ - rsbeq r4, r7, r2, asr lr │ │ │ │ - rsbeq r4, r7, sl, ror #13 │ │ │ │ - rsbeq r5, r6, sl, asr #32 │ │ │ │ - ldrdeq r4, [r7], #-234 @ 0xffffff16 @ │ │ │ │ - rsbeq r4, r7, r4, lsr lr │ │ │ │ - rsbeq r4, r7, ip, lsr #29 │ │ │ │ - rsbeq r4, r7, r8, lsr #13 │ │ │ │ - rsbeq r5, r6, r8 │ │ │ │ - mlseq r7, lr, lr, r4 │ │ │ │ - rsbeq r4, r7, r2, asr #29 │ │ │ │ - rsbeq r4, r7, lr, ror #12 │ │ │ │ - rsbeq r4, r6, lr, asr #31 │ │ │ │ - rsbeq r4, r7, r8, lsr #29 │ │ │ │ - rsbeq r4, r7, lr, ror #29 │ │ │ │ - rsbeq r4, r7, sl, lsr #12 │ │ │ │ - rsbeq r4, r6, sl, lsl #31 │ │ │ │ - ldrdeq r4, [r7], #-234 @ 0xffffff16 @ │ │ │ │ - rsbeq r4, r7, ip, lsl pc │ │ │ │ - rsbeq r4, r7, lr, ror #11 │ │ │ │ - rsbeq r4, r6, lr, asr #30 │ │ │ │ + rsbeq r4, r7, ip, asr lr │ │ │ │ + rsbeq r4, r7, r0, lsr r7 │ │ │ │ + mlseq r6, r0, r0, r5 │ │ │ │ + rsbeq r1, r7, lr, ror #9 │ │ │ │ + rsbeq r4, r7, r6, lsr lr │ │ │ │ + rsbeq r4, r7, sl, asr lr │ │ │ │ + strdeq r4, [r7], #-98 @ 0xffffff9e @ │ │ │ │ + rsbeq r5, r6, r2, asr r0 │ │ │ │ + rsbeq r4, r7, r2, ror #29 │ │ │ │ + rsbeq r4, r7, ip, lsr lr │ │ │ │ + strhteq r4, [r7], #-228 @ 0xffffff1c │ │ │ │ + strhteq r4, [r7], #-96 @ 0xffffffa0 │ │ │ │ + rsbeq r5, r6, r0, lsl r0 │ │ │ │ + rsbeq r4, r7, r6, lsr #29 │ │ │ │ + rsbeq r4, r7, sl, asr #29 │ │ │ │ + rsbeq r4, r7, r6, ror r6 │ │ │ │ + ldrdeq r4, [r6], #-246 @ 0xffffff0a @ │ │ │ │ + strhteq r4, [r7], #-224 @ 0xffffff20 │ │ │ │ + strdeq r4, [r7], #-230 @ 0xffffff1a @ │ │ │ │ + rsbeq r4, r7, r2, lsr r6 │ │ │ │ + mlseq r6, r2, pc, r4 @ │ │ │ │ + rsbeq r4, r7, r2, ror #29 │ │ │ │ + rsbeq r4, r7, r4, lsr #30 │ │ │ │ + strdeq r4, [r7], #-86 @ 0xffffffaa @ │ │ │ │ + rsbeq r4, r6, r6, asr pc │ │ │ │ @ instruction: 0x26009b11 │ │ │ │ @ instruction: 0xf8df2101 │ │ │ │ stmib sp, {r3, r5, sl, sp}^ │ │ │ │ orrscc r1, r0, #0, 12 │ │ │ │ strtne pc, [r0], #-2271 @ 0xfffff721 │ │ │ │ @ instruction: 0x4638447a │ │ │ │ strvs lr, [r2], -sp, asr #19 │ │ │ │ @@ -374835,15 +374835,15 @@ │ │ │ │ ldrbtmi r4, [r8], #-1569 @ 0xfffff9df │ │ │ │ mrc2 6, 7, pc, cr14, cr6, {4} │ │ │ │ bllt ff53f018 │ │ │ │ @ instruction: 0xf06f9b11 │ │ │ │ ldmibmi ip!, {r6, r9, lr}^ │ │ │ │ ldmcc pc!, {r0, r1, r2, r3, r6, ip, sp, lr, pc}^ @ │ │ │ │ ldmibvs fp, {r3, r4, r5, r9, sl, lr} │ │ │ │ - blvs 852214 │ │ │ │ + blvs 852214 │ │ │ │ bmi fffe5840 │ │ │ │ stmib sp, {r4, r5, r8, r9, ip, sp}^ │ │ │ │ ldrbtmi r6, [sl], #-1540 @ 0xfffff9fc │ │ │ │ stmdahi r1, {r0, r2, r3, r6, r7, r8, fp, sp, lr, pc} │ │ │ │ vrsubhn.i64 d9, , q0 │ │ │ │ strmi pc, [r4], -r7, asr #25 │ │ │ │ andle r2, sp, r1, lsl #16 │ │ │ │ @@ -374853,15 +374853,15 @@ │ │ │ │ ldmmi r1!, {r0, r2, r3, r4, r9, sl, fp, ip, sp, lr, pc}^ │ │ │ │ ldrbtmi r4, [r8], #-1569 @ 0xfffff9df │ │ │ │ mrc2 6, 6, pc, cr8, cr6, {4} │ │ │ │ bllt febbf064 │ │ │ │ andcs r9, r0, #17408 @ 0x4400 │ │ │ │ rscscc pc, pc, pc, asr #32 │ │ │ │ tstpmi r0, pc, rrx @ p-variant is OBSOLETE │ │ │ │ - blvs 85b6e4 │ │ │ │ + blvs 85b6e4 │ │ │ │ smlabteq r6, sp, r9, lr │ │ │ │ stmib sp, {r8, sp}^ │ │ │ │ @ instruction: 0x33281204 │ │ │ │ andne lr, r2, #3358720 @ 0x334000 │ │ │ │ bmi ffb1296c │ │ │ │ ldrbtmi r4, [sl], #-2534 @ 0xfffff61a │ │ │ │ strvs lr, [r8], -sp, asr #19 │ │ │ │ @@ -375080,68 +375080,68 @@ │ │ │ │ svccc 0x00e4cccc │ │ │ │ mvnpl r8, pc, lsl r5 │ │ │ │ svccc 0x00d51eb8 │ │ │ │ teqcc r3, #-872415232 @ 0xcc000000 │ │ │ │ svccc 0x00d33333 │ │ │ │ teqcc r3, #-872415232 @ 0xcc000000 │ │ │ │ svccc 0x00e33333 │ │ │ │ - ldrdeq r4, [r7], #-208 @ 0xffffff30 @ │ │ │ │ - strdeq r4, [r7], #-208 @ 0xffffff30 @ │ │ │ │ - rsbeq r4, r7, r8, lsl #9 │ │ │ │ - rsbeq r4, r6, r6, ror #27 │ │ │ │ - rsbeq r4, r7, r8, lsl #28 │ │ │ │ - strhteq r4, [r7], #-222 @ 0xffffff22 │ │ │ │ - rsbeq r4, r7, sl, lsr r4 │ │ │ │ - mlseq r6, sl, sp, r4 │ │ │ │ - rsbeq r4, r7, r2, asr #27 │ │ │ │ - rsbeq r4, r7, r4, lsl #28 │ │ │ │ - rsbeq r4, r7, r4, ror #7 │ │ │ │ - rsbeq r4, r6, r4, asr #26 │ │ │ │ + ldrdeq r4, [r7], #-216 @ 0xffffff28 @ │ │ │ │ + strdeq r4, [r7], #-216 @ 0xffffff28 @ │ │ │ │ + mlseq r7, r0, r4, r4 │ │ │ │ + rsbeq r4, r6, lr, ror #27 │ │ │ │ + rsbeq r4, r7, r0, lsl lr │ │ │ │ + rsbeq r4, r7, r6, asr #27 │ │ │ │ + rsbeq r4, r7, r2, asr #8 │ │ │ │ + rsbeq r4, r6, r2, lsr #27 │ │ │ │ + rsbeq r4, r7, sl, asr #27 │ │ │ │ + rsbeq r4, r7, ip, lsl #28 │ │ │ │ + rsbeq r4, r7, ip, ror #7 │ │ │ │ + rsbeq r4, r6, ip, asr #26 │ │ │ │ andeq r1, r0, pc, lsl #5 │ │ │ │ - mlseq r7, r2, r5, r4 │ │ │ │ - rsbeq r4, r7, r6, ror #27 │ │ │ │ - mlseq r7, r4, r3, r4 │ │ │ │ - strdeq r4, [r6], #-196 @ 0xffffff3c @ │ │ │ │ - strhteq r4, [r7], #-50 @ 0xffffffce │ │ │ │ - rsbeq r0, r8, r8, asr #21 │ │ │ │ + mlseq r7, sl, r5, r4 │ │ │ │ + rsbeq r4, r7, lr, ror #27 │ │ │ │ + mlseq r7, ip, r3, r4 │ │ │ │ + strdeq r4, [r6], #-204 @ 0xffffff34 @ │ │ │ │ + strhteq r4, [r7], #-58 @ 0xffffffc6 │ │ │ │ + ldrdeq r0, [r8], #-160 @ 0xffffff60 @ │ │ │ │ @ instruction: 0xffffebeb │ │ │ │ - rsbeq r4, r7, r0, lsr #26 │ │ │ │ + rsbeq r4, r7, r8, lsr #26 │ │ │ │ @ instruction: 0xffffdc8d │ │ │ │ - mlseq r7, r6, r2, r4 │ │ │ │ - strdeq r4, [r6], #-182 @ 0xffffff4a @ │ │ │ │ - rsbeq r4, r7, lr, ror r2 │ │ │ │ - ldrdeq r4, [r6], #-188 @ 0xffffff44 @ │ │ │ │ - rsbeq r4, r7, r0, ror #4 │ │ │ │ - rsbeq r4, r6, r0, asr #23 │ │ │ │ - rsbeq r4, r7, r8, asr #4 │ │ │ │ - rsbeq r4, r6, r6, lsr #23 │ │ │ │ + mlseq r7, lr, r2, r4 │ │ │ │ + strdeq r4, [r6], #-190 @ 0xffffff42 @ │ │ │ │ + rsbeq r4, r7, r6, lsl #5 │ │ │ │ + rsbeq r4, r6, r4, ror #23 │ │ │ │ + rsbeq r4, r7, r8, ror #4 │ │ │ │ + rsbeq r4, r6, r8, asr #23 │ │ │ │ + rsbeq r4, r7, r0, asr r2 │ │ │ │ + rsbeq r4, r6, lr, lsr #23 │ │ │ │ @ instruction: 0xffffdc0b │ │ │ │ - rsbeq r4, r7, r4, lsl #25 │ │ │ │ - rsbeq r4, r7, r8, lsl #4 │ │ │ │ - rsbeq r4, r6, r6, ror #22 │ │ │ │ - rsbeq r4, r7, ip, ror #3 │ │ │ │ - rsbeq r4, r6, ip, asr #22 │ │ │ │ + rsbeq r4, r7, ip, lsl #25 │ │ │ │ + rsbeq r4, r7, r0, lsl r2 │ │ │ │ + rsbeq r4, r6, lr, ror #22 │ │ │ │ + strdeq r4, [r7], #-20 @ 0xffffffec @ │ │ │ │ + rsbeq r4, r6, r4, asr fp │ │ │ │ @ instruction: 0xffffeb9d │ │ │ │ - rsbeq r4, r7, sl, lsr ip │ │ │ │ - rsbeq r4, r7, lr, lsr #3 │ │ │ │ - rsbeq r4, r6, ip, lsl #22 │ │ │ │ - mlseq r7, r2, r1, r4 │ │ │ │ - strdeq r4, [r6], #-162 @ 0xffffff5e @ │ │ │ │ - rsbeq r4, r7, r8, ror r1 │ │ │ │ - rsbeq r2, ip, sl, ror r5 │ │ │ │ + rsbeq r4, r7, r2, asr #24 │ │ │ │ + strhteq r4, [r7], #-22 @ 0xffffffea │ │ │ │ + rsbeq r4, r6, r4, lsl fp │ │ │ │ + mlseq r7, sl, r1, r4 │ │ │ │ + strdeq r4, [r6], #-170 @ 0xffffff56 @ │ │ │ │ + rsbeq r4, r7, r0, lsl #3 │ │ │ │ + rsbeq r2, ip, r2, lsl #11 │ │ │ │ @ instruction: 0xffffeaeb │ │ │ │ - rsbeq r4, r7, ip, asr #23 │ │ │ │ + ldrdeq r4, [r7], #-180 @ 0xffffff4c @ │ │ │ │ @ instruction: 0xffffe7f7 │ │ │ │ - mlseq r7, r6, fp, r4 │ │ │ │ - mlseq r7, sl, fp, r4 │ │ │ │ - ldrdeq r4, [r7], #-178 @ 0xffffff4e @ │ │ │ │ - strdeq r4, [r7], #-2 @ │ │ │ │ - rsbeq r4, r6, r2, asr sl │ │ │ │ - ldrdeq r4, [r7], #-6 @ │ │ │ │ - rsbeq r4, r6, r4, lsr sl │ │ │ │ + mlseq r7, lr, fp, r4 │ │ │ │ + rsbeq r4, r7, r2, lsr #23 │ │ │ │ + ldrdeq r4, [r7], #-186 @ 0xffffff46 @ │ │ │ │ + strdeq r4, [r7], #-10 @ │ │ │ │ + rsbeq r4, r6, sl, asr sl │ │ │ │ + ldrdeq r4, [r7], #-14 @ │ │ │ │ + rsbeq r4, r6, ip, lsr sl │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ bl fecd86e4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strdlt r0, [r3], r0 @ │ │ │ │ @ instruction: 0xf81cf7ff │ │ │ │ stmdacs r1, {r0, r1, r9, sl, lr} │ │ │ │ ldrmi sp, [r8], -r2, lsl #2 │ │ │ │ @@ -375151,16 +375151,16 @@ │ │ │ │ andcc r4, ip, r8, ror r4 │ │ │ │ blx ff2bef66 │ │ │ │ stmdbls r1, {r0, r2, fp, lr} │ │ │ │ @ instruction: 0xf6964478 │ │ │ │ blls 200714 │ │ │ │ andlt r4, r3, r8, lsl r6 │ │ │ │ svclt 0x0000bd00 │ │ │ │ - rsbeq r3, r7, r8, lsl #31 │ │ │ │ - rsbeq r4, r6, r8, ror #17 │ │ │ │ + mlseq r7, r0, pc, r3 @ │ │ │ │ + strdeq r4, [r6], #-128 @ 0xffffff80 @ │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl fecd8730 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ bmi 1385278 │ │ │ │ blmi 13ad7d8 │ │ │ │ ldrbtmi r4, [sl], #-1541 @ 0xfffff9fb │ │ │ │ ldrbtmi r4, [r9], #-2375 @ 0xfffff6b9 │ │ │ │ @@ -375231,18 +375231,18 @@ │ │ │ │ pldw [r0], r1, asr lr │ │ │ │ vldr s28, [sp, #792] @ 0x318 │ │ │ │ mcrr 11, 0, r7, r1, cr0 │ │ │ │ vdup.32 d6, r0 │ │ │ │ ldr r0, [r0, r7, lsl #22]! │ │ │ │ ldrsbteq sp, [r1], #-66 @ 0xffffffbe │ │ │ │ @ instruction: 0x000011b8 │ │ │ │ - rsbeq r4, r7, r2, lsr #2 │ │ │ │ - rsbeq r3, r7, lr, ror #29 │ │ │ │ - rsbeq r4, r7, r6, lsr r2 │ │ │ │ - rsbeq r4, r7, r0, lsl #20 │ │ │ │ + rsbeq r4, r7, sl, lsr #2 │ │ │ │ + strdeq r3, [r7], #-230 @ 0xffffff1a @ │ │ │ │ + rsbeq r4, r7, lr, lsr r2 │ │ │ │ + rsbeq r4, r7, r8, lsl #20 │ │ │ │ rsbseq sp, r1, r2, asr r4 │ │ │ │ cmnpgt r4, #14614528 @ p-variant is OBSOLETE @ 0xdf0000 │ │ │ │ movwls sl, #2832 @ 0xb10 │ │ │ │ ldrbtmi sl, [ip], #3334 @ 0xd06 │ │ │ │ blvs ff5bcd00 │ │ │ │ strteq pc, [r8], -ip, lsl #2 │ │ │ │ ldrbeq pc, [r0, -ip, lsl #2] @ │ │ │ │ @@ -375341,15 +375341,15 @@ │ │ │ │ vpmin.u8 d15, d0, d0 │ │ │ │ strle r8, [r7, #-540] @ 0xfffffde4 │ │ │ │ blvs 1f7ce84 │ │ │ │ blcs ff33d2dc │ │ │ │ blx 5bd3d4 │ │ │ │ andshi pc, r9, #128, 4 │ │ │ │ blpl 12bd0ec │ │ │ │ - bvs 87cf64 │ │ │ │ + bvs 87cf64 │ │ │ │ blmi ffb3d300 │ │ │ │ blvs 23d238 │ │ │ │ bpl 8bcf70 │ │ │ │ mrc 15, 5, r6, cr8, cr2, {2} │ │ │ │ vsub.f64 d5, d22, d21 │ │ │ │ vmul.f64 d6, d6, d4 │ │ │ │ @ instruction: 0xb12a6b05 │ │ │ │ @@ -375458,26 +375458,26 @@ │ │ │ │ svccc 0x00e33333 │ │ │ │ ldmdble r6, {r0, r1, r3, r5, r8, r9, sl, pc} │ │ │ │ svccc 0x00c3f7ce │ │ │ │ adcsge lr, r5, sp, lsl #27 │ │ │ │ mrccc 6, 5, ip, cr0, cr7, {7} │ │ │ │ adcsge lr, r5, sp, lsl #27 │ │ │ │ mrclt 6, 5, ip, cr0, cr7, {7} │ │ │ │ - ldrdeq sl, [ip], #-106 @ 0xffffff96 @ │ │ │ │ + rsbeq sl, ip, r2, ror #13 │ │ │ │ stmdbcs r0, {r0, r4, r6, r7, r9, fp, sp, lr} │ │ │ │ andhi pc, r6, #0 │ │ │ │ blmi ff2fd4cc │ │ │ │ blcs 33d048 >::_M_default_append(unsigned int)@@Base+0xba484> │ │ │ │ blx 5bd5c8 │ │ │ │ tstphi r2, r0, asr #2 @ p-variant is OBSOLETE │ │ │ │ blcs ff27d4dc │ │ │ │ blx 5bd5d4 │ │ │ │ tstphi r6, r0, asr #4 @ p-variant is OBSOLETE │ │ │ │ blpl 12bd2ec │ │ │ │ - bvs 87d064 │ │ │ │ + bvs 87d064 │ │ │ │ andsne lr, ip, #3440640 @ 0x348000 │ │ │ │ blvs ff33d504 │ │ │ │ blmi 23d43c │ │ │ │ bne fe5bd240 │ │ │ │ blpl ffafd510 │ │ │ │ blvs 2bd30c >::_M_default_append(unsigned int)@@Base+0x3a748> │ │ │ │ blvs 2fd2d0 >::_M_default_append(unsigned int)@@Base+0x7a70c> │ │ │ │ @@ -375711,17 +375711,17 @@ │ │ │ │ adcsge lr, r5, sp, lsl #27 │ │ │ │ mrclt 6, 5, ip, cr0, cr7, {7} │ │ │ │ ... │ │ │ │ andeq r4, ip, #3047424 @ 0x2e8000 │ │ │ │ svccc 0x00e2872b │ │ │ │ rsbseq ip, r1, r6, asr #29 │ │ │ │ @ instruction: 0x000011b8 │ │ │ │ - strdeq r4, [r7], #-48 @ 0xffffffd0 @ │ │ │ │ - rsbeq r3, r7, r0, lsl #16 │ │ │ │ - rsbeq r4, r6, ip, asr r1 │ │ │ │ + strdeq r4, [r7], #-56 @ 0xffffffc8 @ │ │ │ │ + rsbeq r3, r7, r8, lsl #16 │ │ │ │ + rsbeq r4, r6, r4, ror #2 │ │ │ │ blmi ff2fd8c4 │ │ │ │ blx 5bd9bc │ │ │ │ @ instruction: 0xf73fd401 │ │ │ │ ldc 14, cr10, [pc, #924] @ 18219c │ │ │ │ str r2, [r2, #2827]! @ 0xb0b │ │ │ │ blmi ff2fd8d8 │ │ │ │ blx 5bd9d0 │ │ │ │ @@ -375996,42 +375996,42 @@ │ │ │ │ ldrbtpl r4, [sp], #-686 @ 0xfffffd52 │ │ │ │ ldmvc r5!, {r6, sl, fp, pc} │ │ │ │ ldrmi sl, [r5], #-3869 @ 0xfffff0e3 │ │ │ │ adcsge lr, r5, sp, lsl #27 │ │ │ │ mrccc 6, 5, ip, cr0, cr7, {7} │ │ │ │ rsbseq ip, r1, lr, lsr #23 │ │ │ │ @ instruction: 0x000011b8 │ │ │ │ - rsbeq r4, r7, ip, ror #2 │ │ │ │ - rsbeq r4, r7, r0, ror r1 │ │ │ │ - strhteq r3, [r7], #-92 @ 0xffffffa4 │ │ │ │ - rsbeq r3, r6, sl, lsl pc │ │ │ │ - rsbeq r4, r7, r2, lsr r1 │ │ │ │ - rsbeq r4, r7, r0, asr #2 │ │ │ │ - rsbeq r4, r7, r0, lsl #3 │ │ │ │ - rsbeq r4, r7, sl, asr #2 │ │ │ │ - rsbeq r9, fp, r2, lsl #6 │ │ │ │ rsbeq r4, r7, r4, ror r1 │ │ │ │ - rsbeq sp, r5, r6, lsl #26 │ │ │ │ - rsbeq r3, r7, ip, ror #13 │ │ │ │ - strdeq sl, [r9], #-156 @ 0xffffff64 @ │ │ │ │ - ldrdeq r7, [r8], #-210 @ 0xffffff2e @ │ │ │ │ - rsbeq r4, r7, ip, ror #1 │ │ │ │ - rsbeq r0, r7, r2, asr r2 │ │ │ │ - ldrdeq r4, [r7], #-2 @ │ │ │ │ - strdeq r0, [r7], #-26 @ 0xffffffe6 @ │ │ │ │ - rsbeq r4, r7, ip, lsr #1 │ │ │ │ - rsbeq r4, r7, r4, asr r0 │ │ │ │ - rsbeq r7, r8, lr, ror ip │ │ │ │ - rsbeq r7, r8, r8, asr ip │ │ │ │ + rsbeq r4, r7, r8, ror r1 │ │ │ │ + rsbeq r3, r7, r4, asr #11 │ │ │ │ + rsbeq r3, r6, r2, lsr #30 │ │ │ │ + rsbeq r4, r7, sl, lsr r1 │ │ │ │ + rsbeq r4, r7, r8, asr #2 │ │ │ │ + rsbeq r4, r7, r8, lsl #3 │ │ │ │ + rsbeq r4, r7, r2, asr r1 │ │ │ │ + rsbeq r9, fp, sl, lsl #6 │ │ │ │ + rsbeq r4, r7, ip, ror r1 │ │ │ │ + rsbeq sp, r5, lr, lsl #26 │ │ │ │ + strdeq r3, [r7], #-100 @ 0xffffff9c @ │ │ │ │ + rsbeq sl, r9, r4, lsl #20 │ │ │ │ + ldrdeq r7, [r8], #-218 @ 0xffffff26 @ │ │ │ │ + strdeq r4, [r7], #-4 @ │ │ │ │ + rsbeq r0, r7, sl, asr r2 │ │ │ │ + ldrdeq r4, [r7], #-10 @ │ │ │ │ + rsbeq r0, r7, r2, lsl #4 │ │ │ │ + strhteq r4, [r7], #-4 │ │ │ │ + rsbeq r4, r7, ip, asr r0 │ │ │ │ + rsbeq r7, r8, r6, lsl #25 │ │ │ │ + rsbeq r7, r8, r0, ror #24 │ │ │ │ + rsbeq r3, r7, ip, ror #31 │ │ │ │ rsbeq r3, r7, r4, ror #31 │ │ │ │ - ldrdeq r3, [r7], #-252 @ 0xffffff04 @ │ │ │ │ rsbseq ip, r1, r6, ror #16 │ │ │ │ - rsbeq r3, r7, sl, lsl #30 │ │ │ │ - rsbeq r0, r7, r2, asr r0 │ │ │ │ - rsbeq r0, r7, r0, asr #32 │ │ │ │ + rsbeq r3, r7, r2, lsl pc │ │ │ │ + rsbeq r0, r7, sl, asr r0 │ │ │ │ + rsbeq r0, r7, r8, asr #32 │ │ │ │ @ instruction: 0x3018f8da │ │ │ │ ldrdeq lr, [r0, -r3] │ │ │ │ ldcl 6, cr15, [lr], #-572 @ 0xfffffdc4 │ │ │ │ bleq 7bd3e0 │ │ │ │ @ instruction: 0xf57fe71e │ │ │ │ ldc 15, cr10, [pc, #36] @ 182308 │ │ │ │ vmov.32 r6, d4[1] │ │ │ │ @@ -376058,20 +376058,20 @@ │ │ │ │ ldrtmi r2, [r0], -r1, lsl #2 │ │ │ │ vqshl.u8 q10, q13, │ │ │ │ @ instruction: 0xe661fc55 │ │ │ │ ldmib r4!, {r0, r1, r2, r3, r7, r9, sl, ip, sp, lr, pc}^ │ │ │ │ andhi pc, r0, pc, lsr #7 │ │ │ │ adcsge lr, r5, sp, lsl #27 │ │ │ │ mrclt 6, 5, ip, cr0, cr7, {7} │ │ │ │ - rsbeq pc, r6, r8, lsr #30 │ │ │ │ + rsbeq pc, r6, r0, lsr pc @ │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl fecd9560 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldrmi r0, [r5], -r0, ror #23 │ │ │ │ - blmi 854bd4 │ │ │ │ + blmi 854bd4 │ │ │ │ ldcmi 2, cr15, [r4, #-692] @ 0xfffffd4c │ │ │ │ ldmdbmi sl, {r1, r3, r4, r5, r6, sl, lr} │ │ │ │ ldrbtmi r4, [r9], #-1540 @ 0xfffff9fc │ │ │ │ ldmdavs fp, {r0, r1, r4, r6, r7, fp, ip, lr} │ │ │ │ strcc pc, [ip], #-2253 @ 0xfffff733 │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ blx fe3bf1f2 │ │ │ │ @@ -376092,17 +376092,17 @@ │ │ │ │ blls 1d3c68 │ │ │ │ ldrbtmi r4, [sl], #-1568 @ 0xfffff9e0 │ │ │ │ @ instruction: 0xf9c4f3a3 │ │ │ │ @ instruction: 0xf68fe7e1 │ │ │ │ svclt 0x0000e9b0 │ │ │ │ rsbseq ip, r1, r0, lsr #13 │ │ │ │ @ instruction: 0x000011b8 │ │ │ │ - rsbeq r3, r7, lr, ror #5 │ │ │ │ + strdeq r3, [r7], #-38 @ 0xffffffda @ │ │ │ │ rsbseq ip, r1, sl, ror r6 │ │ │ │ - rsbeq pc, sl, r6, ror #20 │ │ │ │ + rsbeq pc, sl, lr, ror #20 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ blhi 23d8a8 │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ bleq 1bc072c │ │ │ │ @ instruction: 0xf8df4616 │ │ │ │ @ instruction: 0xf8df2884 │ │ │ │ @@ -376201,15 +376201,15 @@ │ │ │ │ vstr d7, [r5] │ │ │ │ ldrtmi r7, [r8], -sl, lsl #22 │ │ │ │ mrc2 3, 3, pc, cr12, cr13, {5} │ │ │ │ @ instruction: 0xf0002800 │ │ │ │ stmibvs r6!, {r0, r1, r2, r3, r4, r6, r9, pc}^ │ │ │ │ rsble r2, sl, r0, lsl #28 │ │ │ │ ldmdavs r0!, {r3, r8, r9, fp, ip, pc} │ │ │ │ - blvs 85c75c │ │ │ │ + blvs 85c75c │ │ │ │ tstpeq sp, #201326595 @ p-variant is OBSOLETE @ 0xc000003 │ │ │ │ ldmdbvs r3!, {r3, r8, r9, ip, pc} │ │ │ │ biceq lr, r3, r0, lsl #22 │ │ │ │ eorscc pc, r3, r0, asr r8 @ │ │ │ │ blls 394014 │ │ │ │ addsmi r6, r3, #4784128 @ 0x490000 │ │ │ │ blle b269c8 │ │ │ │ @@ -376647,30 +376647,30 @@ │ │ │ │ ... │ │ │ │ adcsge lr, r5, sp, lsl #27 │ │ │ │ mrccc 6, 5, ip, cr0, cr7, {7} │ │ │ │ addge r9, r7, #46, 30 @ 0xb8 │ │ │ │ ldrbtpl r4, [sp], #-686 @ 0xfffffd52 │ │ │ │ rsbseq ip, r1, r6, lsl #12 │ │ │ │ @ instruction: 0x000011b8 │ │ │ │ - rsbeq r2, r7, r2, asr #31 │ │ │ │ - strhteq r3, [r7], #-198 @ 0xffffff3a │ │ │ │ + rsbeq r2, r7, sl, asr #31 │ │ │ │ + strhteq r3, [r7], #-206 @ 0xffffff32 │ │ │ │ rsbseq ip, r1, r2, lsr #10 │ │ │ │ - rsbeq r2, r7, r2, lsl #30 │ │ │ │ - rsbeq r1, r6, r4, asr r3 │ │ │ │ - rsbeq r2, r7, r8, ror ip │ │ │ │ - ldrdeq r3, [r6], #-86 @ 0xffffffaa @ │ │ │ │ - strhteq r2, [r7], #-178 @ 0xffffff4e │ │ │ │ - rsbeq r3, r6, r8, lsl r5 │ │ │ │ - mlseq r7, r6, r8, r2 │ │ │ │ - strdeq r3, [r6], #-22 @ 0xffffffea @ │ │ │ │ + rsbeq r2, r7, sl, lsl #30 │ │ │ │ + rsbeq r1, r6, ip, asr r3 │ │ │ │ + rsbeq r2, r7, r0, lsl #25 │ │ │ │ + ldrdeq r3, [r6], #-94 @ 0xffffffa2 @ │ │ │ │ + strhteq r2, [r7], #-186 @ 0xffffff46 │ │ │ │ + rsbeq r3, r6, r0, lsr #10 │ │ │ │ + mlseq r7, lr, r8, r2 │ │ │ │ + strdeq r3, [r6], #-30 @ 0xffffffe2 @ │ │ │ │ + rsbeq r2, r7, r4, lsl #17 │ │ │ │ + rsbeq r3, r6, sl, ror #3 │ │ │ │ + rsbeq r2, r7, r4, ror #16 │ │ │ │ + rsbeq r3, r6, r2, asr #3 │ │ │ │ rsbeq r2, r7, ip, ror r8 │ │ │ │ - rsbeq r3, r6, r2, ror #3 │ │ │ │ - rsbeq r2, r7, ip, asr r8 │ │ │ │ - strhteq r3, [r6], #-26 @ 0xffffffe6 │ │ │ │ - rsbeq r2, r7, r4, ror r8 │ │ │ │ vqshlu.s32 d4, d24, #29 │ │ │ │ blls 342618 >::_M_default_append(unsigned int)@@Base+0xbfa54> │ │ │ │ blvc 33e324 >::_M_default_append(unsigned int)@@Base+0xbb760> │ │ │ │ mrc 8, 1, r6, cr0, cr11, {3} │ │ │ │ @ instruction: 0xf5037b47 │ │ │ │ ldc 3, cr6, [r3, #-704] @ 0xfffffd40 │ │ │ │ vmov.f64 d6, #2 @ 0x40100000 2.250 │ │ │ │ @@ -376922,34 +376922,34 @@ │ │ │ │ movwcs r9, #2566 @ 0xa06 │ │ │ │ ubfx r6, r3, #1, #22 │ │ │ │ adcsge lr, r5, sp, lsl #27 │ │ │ │ mrclt 6, 5, ip, cr0, cr7, {7} │ │ │ │ ... │ │ │ │ adcsge lr, r5, sp, lsl #27 │ │ │ │ mrccc 6, 5, ip, cr0, cr7, {7} │ │ │ │ - rsbeq r2, r7, r2, lsl #14 │ │ │ │ - rsbeq r3, r6, r2, rrx │ │ │ │ - rsbeq r2, r7, sl, ror #13 │ │ │ │ - rsbeq r3, r6, sl, asr #32 │ │ │ │ - rsbeq r3, r7, r4, lsr #7 │ │ │ │ - rsbeq r2, r7, r6, ror r6 │ │ │ │ - ldrdeq r2, [r6], #-244 @ 0xffffff0c @ │ │ │ │ - rsbeq r2, r7, r6, asr r6 │ │ │ │ - strhteq r2, [r6], #-252 @ 0xffffff04 │ │ │ │ - rsbeq r2, r7, sl, lsl #12 │ │ │ │ - rsbeq r2, r6, sl, ror #30 │ │ │ │ - strdeq r2, [r7], #-80 @ 0xffffffb0 @ │ │ │ │ - rsbeq r2, r6, lr, asr #30 │ │ │ │ - strdeq r2, [r7], #-64 @ 0xffffffc0 @ │ │ │ │ - rsbeq r2, r6, r0, asr lr │ │ │ │ + rsbeq r2, r7, sl, lsl #14 │ │ │ │ + rsbeq r3, r6, sl, rrx │ │ │ │ + strdeq r2, [r7], #-98 @ 0xffffff9e @ │ │ │ │ + rsbeq r3, r6, r2, asr r0 │ │ │ │ + rsbeq r3, r7, ip, lsr #7 │ │ │ │ + rsbeq r2, r7, lr, ror r6 │ │ │ │ + ldrdeq r2, [r6], #-252 @ 0xffffff04 @ │ │ │ │ + rsbeq r2, r7, lr, asr r6 │ │ │ │ + rsbeq r2, r6, r4, asr #31 │ │ │ │ + rsbeq r2, r7, r2, lsl r6 │ │ │ │ + rsbeq r2, r6, r2, ror pc │ │ │ │ + strdeq r2, [r7], #-88 @ 0xffffffa8 @ │ │ │ │ + rsbeq r2, r6, r6, asr pc │ │ │ │ + strdeq r2, [r7], #-72 @ 0xffffffb8 @ │ │ │ │ + rsbeq r2, r6, r8, asr lr │ │ │ │ + strhteq r2, [r7], #-66 @ 0xffffffbe │ │ │ │ + rsbeq r2, r6, r2, lsl lr │ │ │ │ rsbeq r2, r7, sl, lsr #9 │ │ │ │ - rsbeq r2, r6, sl, lsl #28 │ │ │ │ - rsbeq r2, r7, r2, lsr #9 │ │ │ │ - rsbeq r2, r7, sl, lsl #8 │ │ │ │ - rsbeq r2, r6, sl, ror #26 │ │ │ │ + rsbeq r2, r7, r2, lsl r4 │ │ │ │ + rsbeq r2, r6, r2, ror sp │ │ │ │ vqshlu.s32 d4, d24, #29 │ │ │ │ ldrtmi pc, [r8], -pc, lsl #23 @ │ │ │ │ blx 16c112a │ │ │ │ vstr d9, [r3, #24] │ │ │ │ strb r0, [sl, #-2816] @ 0xfffff500 │ │ │ │ @ instruction: 0x46314814 │ │ │ │ ldrbtcc pc, [pc], pc, asr #32 @ │ │ │ │ @@ -376968,18 +376968,18 @@ │ │ │ │ vadd.i8 d20, d0, d8 │ │ │ │ ldrbtmi r4, [r8], #-348 @ 0xfffffea4 │ │ │ │ @ instruction: 0xf694300c │ │ │ │ stmdami r6, {r0, r1, r2, r7, r8, sl, fp, ip, sp, lr, pc} │ │ │ │ ldrbtmi r4, [r8], #-1585 @ 0xfffff9cf │ │ │ │ mcr2 6, 2, pc, cr2, cr4, {4} @ │ │ │ │ svclt 0x0000e604 │ │ │ │ - rsbeq r2, r7, r4, asr #6 │ │ │ │ - rsbeq r2, r6, r2, lsr #25 │ │ │ │ - rsbeq r2, r7, lr, lsl #6 │ │ │ │ - rsbeq r2, r6, lr, ror #24 │ │ │ │ + rsbeq r2, r7, ip, asr #6 │ │ │ │ + rsbeq r2, r6, sl, lsr #25 │ │ │ │ + rsbeq r2, r7, r6, lsl r3 │ │ │ │ + rsbeq r2, r6, r6, ror ip │ │ │ │ ldrbmi r4, [r0, -r8, lsl #12]! │ │ │ │ movweq lr, #2514 @ 0x9d2 │ │ │ │ ldrdgt lr, [r0, -r1] │ │ │ │ svclt 0x00084299 │ │ │ │ svclt 0x000c4584 │ │ │ │ andcs r2, r0, r1 │ │ │ │ svclt 0x00004770 │ │ │ │ @@ -377091,29 +377091,29 @@ │ │ │ │ teqpcs r9, r0, asr #4 @ p-variant is OBSOLETE │ │ │ │ andcc r4, ip, r8, ror r4 │ │ │ │ ldc2 6, cr15, [r2], {148} @ 0x94 │ │ │ │ @ instruction: 0xf04f4811 │ │ │ │ ldrbtmi r3, [r8], #-511 @ 0xfffffe01 │ │ │ │ stc2l 6, cr15, [ip, #-592] @ 0xfffffdb0 │ │ │ │ svclt 0x0000e7ee │ │ │ │ - rsbeq r3, r7, r6 │ │ │ │ + rsbeq r3, r7, lr │ │ │ │ @ instruction: 0xffffff87 │ │ │ │ @ instruction: 0xffffff69 │ │ │ │ @ instruction: 0xffffff5f │ │ │ │ - ldrdeq r2, [r7], #-244 @ 0xffffff0c @ │ │ │ │ - mlseq r6, r8, fp, r2 │ │ │ │ - rsbeq r2, r7, sl, lsl #31 │ │ │ │ - rsbeq r2, r7, r2, ror pc │ │ │ │ - rsbeq r2, r6, r6, lsr fp │ │ │ │ - rsbeq r2, r7, r2, lsr pc │ │ │ │ - strdeq r2, [r6], #-166 @ 0xffffff5a @ │ │ │ │ - rsbeq r2, r7, r0, ror #29 │ │ │ │ - rsbeq r2, r6, r2, lsr #21 │ │ │ │ - rsbeq r2, r7, r0, asr #29 │ │ │ │ - rsbeq r2, r6, r2, lsl #21 │ │ │ │ + ldrdeq r2, [r7], #-252 @ 0xffffff04 @ │ │ │ │ + rsbeq r2, r6, r0, lsr #23 │ │ │ │ + mlseq r7, r2, pc, r2 @ │ │ │ │ + rsbeq r2, r7, sl, ror pc │ │ │ │ + rsbeq r2, r6, lr, lsr fp │ │ │ │ + rsbeq r2, r7, sl, lsr pc │ │ │ │ + strdeq r2, [r6], #-174 @ 0xffffff52 @ │ │ │ │ + rsbeq r2, r7, r8, ror #29 │ │ │ │ + rsbeq r2, r6, sl, lsr #21 │ │ │ │ + rsbeq r2, r7, r8, asr #29 │ │ │ │ + rsbeq r2, r6, sl, lsl #21 │ │ │ │ ldrbmi lr, [r0, sp, lsr #18]! │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d0f8cc │ │ │ │ addlt r4, r4, r4, lsr sl │ │ │ │ @ instruction: 0x46054b34 │ │ │ │ stmdavs r8, {r1, r3, r4, r5, r6, sl, lr} │ │ │ │ @@ -377165,15 +377165,15 @@ │ │ │ │ subsmi r9, sl, r3, lsl #22 │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ andlt sp, r4, r2, lsl #2 │ │ │ │ @ instruction: 0x87f0e8bd │ │ │ │ stmdb r8, {r1, r2, r3, r7, r9, sl, ip, sp, lr, pc}^ │ │ │ │ rsbseq fp, r1, ip, lsr r6 │ │ │ │ @ instruction: 0x000011b8 │ │ │ │ - rsbeq r2, r7, r0, lsl lr │ │ │ │ + rsbeq r2, r7, r8, lsl lr │ │ │ │ rsbseq fp, r1, sl, lsl #11 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl fecda6b8 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ bmi b47440 │ │ │ │ blmi b6f6d8 │ │ │ │ ldrbtmi r4, [sl], #-1540 @ 0xfffff9fc │ │ │ │ @@ -377212,19 +377212,19 @@ │ │ │ │ blx feac0f9e │ │ │ │ strtmi r4, [r9], -r9, lsl #16 │ │ │ │ @ instruction: 0xf6944478 │ │ │ │ ubfx pc, pc, #24, #6 │ │ │ │ stmia sl!, {r1, r2, r3, r7, r9, sl, ip, sp, lr, pc}^ │ │ │ │ rsbseq fp, r1, sl, asr #10 │ │ │ │ @ instruction: 0x000011b8 │ │ │ │ - rsbeq r2, r7, r4, lsl #26 │ │ │ │ - rsbeq r2, r7, ip, ror #25 │ │ │ │ + rsbeq r2, r7, ip, lsl #26 │ │ │ │ + strdeq r2, [r7], #-196 @ 0xffffff3c @ │ │ │ │ rsbseq fp, r1, r8, ror #9 │ │ │ │ - rsbeq r2, r7, r4, ror #25 │ │ │ │ - rsbeq r2, r6, r8, lsr #17 │ │ │ │ + rsbeq r2, r7, ip, ror #25 │ │ │ │ + strhteq r2, [r6], #-128 @ 0xffffff80 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl fecda780 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r4, r0, ror #31 │ │ │ │ strmi r4, [r8], -r6, lsl #12 │ │ │ │ vsubhn.i32 d4, q1, │ │ │ │ stmvs r3, {r0, r2, r4, r5, r8, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ @@ -377251,17 +377251,17 @@ │ │ │ │ ldrbtmi r2, [r8], #-361 @ 0xfffffe97 │ │ │ │ @ instruction: 0xf694300c │ │ │ │ stmdami r6, {r0, r1, r4, r6, r8, r9, fp, ip, sp, lr, pc} │ │ │ │ ldrbtmi r4, [r8], #-1569 @ 0xfffff9df │ │ │ │ stc2 6, cr15, [lr], {148} @ 0x94 │ │ │ │ andlt r4, r4, r0, lsr #12 │ │ │ │ svclt 0x0000bd70 │ │ │ │ - rsbeq r2, r7, lr, asr #24 │ │ │ │ - rsbeq r2, r7, r2, asr #24 │ │ │ │ - rsbeq r2, r6, r6, lsl #16 │ │ │ │ + rsbeq r2, r7, r6, asr ip │ │ │ │ + rsbeq r2, r7, sl, asr #24 │ │ │ │ + rsbeq r2, r6, lr, lsl #16 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x0070f8cc │ │ │ │ @ instruction: 0xf8df4614 │ │ │ │ @ instruction: 0xf8df25a0 │ │ │ │ addslt r3, fp, r0, lsr #11 │ │ │ │ @@ -377621,49 +377621,49 @@ │ │ │ │ @ instruction: 0xf872f694 │ │ │ │ @ instruction: 0xf04f4827 │ │ │ │ ldrbtmi r3, [r8], #-511 @ 0xfffffe01 │ │ │ │ @ instruction: 0xf92cf694 │ │ │ │ svclt 0x0000e746 │ │ │ │ rsbseq fp, r1, r8, ror #7 │ │ │ │ @ instruction: 0x000011b8 │ │ │ │ - strhteq r2, [r7], #-188 @ 0xffffff44 │ │ │ │ - ldrdeq r2, [r7], #-176 @ 0xffffff50 @ │ │ │ │ + rsbeq r2, r7, r4, asr #23 │ │ │ │ + ldrdeq r2, [r7], #-184 @ 0xffffff48 @ │ │ │ │ rsbseq fp, r1, sl, lsl #7 │ │ │ │ - rsbeq r2, r7, lr, asr #22 │ │ │ │ - rsbeq r2, r6, r0, lsl r7 │ │ │ │ - rsbeq r2, r7, r2, lsr fp │ │ │ │ - strdeq r2, [r6], #-100 @ 0xffffff9c @ │ │ │ │ - strdeq r2, [r7], #-168 @ 0xffffff58 @ │ │ │ │ - strhteq r2, [r6], #-106 @ 0xffffff96 │ │ │ │ - ldrdeq r2, [r7], #-168 @ 0xffffff58 @ │ │ │ │ - mlseq r6, sl, r6, r2 │ │ │ │ - rsbeq r2, r7, r0, ror sl │ │ │ │ - rsbeq r2, r7, lr, lsl #20 │ │ │ │ - ldrdeq r2, [r6], #-88 @ 0xffffffa8 @ │ │ │ │ - strhteq r2, [r7], #-154 @ 0xffffff66 │ │ │ │ - rsbeq r2, r7, r2, ror r9 │ │ │ │ - rsbeq r2, r7, ip, ror #18 │ │ │ │ - rsbeq r2, r7, r8, asr r8 │ │ │ │ - rsbeq r2, r7, r0, ror #15 │ │ │ │ - strdeq r2, [r7], #-112 @ 0xffffff90 @ │ │ │ │ - strhteq r2, [r6], #-50 @ 0xffffffce │ │ │ │ - rsbeq r2, r7, r0, asr #15 │ │ │ │ - rsbeq r2, r6, r2, lsl #7 │ │ │ │ - rsbeq r2, r7, r2, ror #14 │ │ │ │ - rsbeq r2, r7, r6, lsr #14 │ │ │ │ - rsbeq r2, r6, r8, ror #5 │ │ │ │ - rsbeq r2, r7, r6, lsl #14 │ │ │ │ - rsbeq r2, r6, sl, asr #5 │ │ │ │ - rsbeq r2, r7, r4, asr #13 │ │ │ │ - strhteq r2, [r7], #-100 @ 0xffffff9c │ │ │ │ - rsbeq r2, r6, r6, ror r2 │ │ │ │ - mlseq r7, sl, r6, r2 │ │ │ │ - rsbeq r2, r6, ip, asr r2 │ │ │ │ - rsbeq r2, r7, r0, lsl #13 │ │ │ │ - rsbeq r2, r6, r2, asr #4 │ │ │ │ + rsbeq r2, r7, r6, asr fp │ │ │ │ + rsbeq r2, r6, r8, lsl r7 │ │ │ │ + rsbeq r2, r7, sl, lsr fp │ │ │ │ + strdeq r2, [r6], #-108 @ 0xffffff94 @ │ │ │ │ + rsbeq r2, r7, r0, lsl #22 │ │ │ │ + rsbeq r2, r6, r2, asr #13 │ │ │ │ + rsbeq r2, r7, r0, ror #21 │ │ │ │ + rsbeq r2, r6, r2, lsr #13 │ │ │ │ + rsbeq r2, r7, r8, ror sl │ │ │ │ + rsbeq r2, r7, r6, lsl sl │ │ │ │ + rsbeq r2, r6, r0, ror #11 │ │ │ │ + rsbeq r2, r7, r2, asr #19 │ │ │ │ + rsbeq r2, r7, sl, ror r9 │ │ │ │ + rsbeq r2, r7, r4, ror r9 │ │ │ │ + rsbeq r2, r7, r0, ror #16 │ │ │ │ + rsbeq r2, r7, r8, ror #15 │ │ │ │ + strdeq r2, [r7], #-120 @ 0xffffff88 @ │ │ │ │ + strhteq r2, [r6], #-58 @ 0xffffffc6 │ │ │ │ + rsbeq r2, r7, r8, asr #15 │ │ │ │ + rsbeq r2, r6, sl, lsl #7 │ │ │ │ + rsbeq r2, r7, sl, ror #14 │ │ │ │ + rsbeq r2, r7, lr, lsr #14 │ │ │ │ + strdeq r2, [r6], #-32 @ 0xffffffe0 @ │ │ │ │ + rsbeq r2, r7, lr, lsl #14 │ │ │ │ + ldrdeq r2, [r6], #-34 @ 0xffffffde @ │ │ │ │ + rsbeq r2, r7, ip, asr #13 │ │ │ │ + strhteq r2, [r7], #-108 @ 0xffffff94 │ │ │ │ + rsbeq r2, r6, lr, ror r2 │ │ │ │ + rsbeq r2, r7, r2, lsr #13 │ │ │ │ + rsbeq r2, r6, r4, ror #4 │ │ │ │ + rsbeq r2, r7, r8, lsl #13 │ │ │ │ + rsbeq r2, r6, sl, asr #4 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ bl fecdae5c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0x46040ff8 │ │ │ │ vsubhn.i32 d4, q1, q4 │ │ │ │ strmi pc, [r3], -r9, asr #23 │ │ │ │ pop {r5, r9, sl, lr} │ │ │ │ @@ -377819,34 +377819,34 @@ │ │ │ │ @ instruction: 0xf04f4819 │ │ │ │ ldrbtmi r3, [r8], #-511 @ 0xfffffe01 │ │ │ │ @ instruction: 0xffa2f693 │ │ │ │ @ instruction: 0xf68de793 │ │ │ │ svclt 0x0000ec2e │ │ │ │ rsbseq sl, r1, lr, lsl #25 │ │ │ │ @ instruction: 0x000011b8 │ │ │ │ - rsbeq r2, r7, ip, ror #8 │ │ │ │ + rsbeq r2, r7, r4, ror r4 │ │ │ │ @ instruction: 0xfffff857 │ │ │ │ - strhteq r2, [r7], #-74 @ 0xffffffb6 │ │ │ │ - strdeq r2, [r7], #-76 @ 0xffffffb4 @ │ │ │ │ - rsbeq r2, r7, r0, asr #8 │ │ │ │ - rsbeq r2, r6, r4 │ │ │ │ + rsbeq r2, r7, r2, asr #9 │ │ │ │ + rsbeq r2, r7, r4, lsl #10 │ │ │ │ + rsbeq r2, r7, r8, asr #8 │ │ │ │ + rsbeq r2, r6, ip │ │ │ │ rsbseq sl, r1, r2, lsl ip │ │ │ │ - rsbeq r2, r7, lr, lsl #8 │ │ │ │ - ldrdeq r1, [r6], #-242 @ 0xffffff0e @ │ │ │ │ + rsbeq r2, r7, r6, lsl r4 │ │ │ │ + ldrdeq r1, [r6], #-250 @ 0xffffff06 @ │ │ │ │ @ instruction: 0xfffff679 │ │ │ │ @ instruction: 0xfffff37f │ │ │ │ - ldrdeq r2, [r7], #-48 @ 0xffffffd0 @ │ │ │ │ - mlseq r6, r4, pc, r1 @ │ │ │ │ - strhteq r2, [r7], #-54 @ 0xffffffca │ │ │ │ - rsbeq r1, r6, sl, ror pc │ │ │ │ + ldrdeq r2, [r7], #-56 @ 0xffffffc8 @ │ │ │ │ + mlseq r6, ip, pc, r1 @ │ │ │ │ + strhteq r2, [r7], #-62 @ 0xffffffc2 │ │ │ │ + rsbeq r1, r6, r2, lsl #31 │ │ │ │ @ instruction: 0xfffff6e9 │ │ │ │ - rsbeq r2, r7, sl, lsl #7 │ │ │ │ - rsbeq r1, r6, lr, asr #30 │ │ │ │ - rsbeq r2, r7, ip, ror #6 │ │ │ │ - rsbeq r1, r6, lr, lsr #30 │ │ │ │ + mlseq r7, r2, r3, r2 │ │ │ │ + rsbeq r1, r6, r6, asr pc │ │ │ │ + rsbeq r2, r7, r4, ror r3 │ │ │ │ + rsbeq r1, r6, r6, lsr pc │ │ │ │ andeq r0, r0, r0 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl fecdb13c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldrdlt r0, [r7], r8 │ │ │ │ strmi r4, [r8], -r5, lsl #12 │ │ │ │ vaddw.s16 , q1, d5 │ │ │ │ @@ -377867,16 +377867,16 @@ │ │ │ │ ldrbtmi r4, [r8], #-2054 @ 0xfffff7fa │ │ │ │ @ instruction: 0xf693300c │ │ │ │ stmdami r5, {r0, r1, r7, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ ldrbtmi r9, [r8], #-2309 @ 0xfffff6fb │ │ │ │ @ instruction: 0xff3ef693 │ │ │ │ ldrmi r9, [r8], -r5, lsl #22 │ │ │ │ ldclt 0, cr11, [r0, #-28]! @ 0xffffffe4 │ │ │ │ - rsbeq r2, r7, lr, asr #6 │ │ │ │ - rsbeq r1, r6, r6, ror #28 │ │ │ │ + rsbeq r2, r7, r6, asr r3 │ │ │ │ + rsbeq r1, r6, lr, ror #28 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ bl fecdb1b0 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r6, r0, ror #31 │ │ │ │ strmi r4, [r8], -r4, lsl #12 │ │ │ │ vaddw.s16 , q1, d5 │ │ │ │ stmvs r3, {r0, r2, r3, r4, r9, fp, ip, sp, lr, pc} │ │ │ │ @@ -377901,16 +377901,16 @@ │ │ │ │ cmncs r4, r5 │ │ │ │ ldrbtmi r4, [r8], #-2053 @ 0xfffff7fb │ │ │ │ @ instruction: 0xf693300c │ │ │ │ stmdami r4, {r0, r2, r3, r4, r5, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ ldrbtmi r9, [r8], #-2309 @ 0xfffff6fb │ │ │ │ mrc2 6, 7, pc, cr8, cr3, {4} │ │ │ │ ldrb r9, [r0, r5, lsl #22] │ │ │ │ - rsbeq r2, r7, r2, asr #5 │ │ │ │ - ldrdeq r1, [r6], #-218 @ 0xffffff26 @ │ │ │ │ + rsbeq r2, r7, sl, asr #5 │ │ │ │ + rsbeq r1, r6, r2, ror #27 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl fecdb238 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ bmi 707fc0 │ │ │ │ blmi 730258 │ │ │ │ ldrbtmi r4, [sl], #-1541 @ 0xfffff9fb │ │ │ │ strmi r4, [ip], -r8, lsl #12 │ │ │ │ @@ -377931,15 +377931,15 @@ │ │ │ │ subsmi r9, sl, r3, lsl #22 │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ andcs sp, r1, r2, lsl #2 │ │ │ │ ldclt 0, cr11, [r0, #-20]! @ 0xffffffec │ │ │ │ bl 14c1acc │ │ │ │ rsbseq sl, r1, sl, asr #19 │ │ │ │ @ instruction: 0x000011b8 │ │ │ │ - mlseq r7, r0, r2, r2 │ │ │ │ + mlseq r7, r8, r2, r2 │ │ │ │ @ instruction: 0x0071a992 │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl fecdb2b0 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ bmi 1087fb8 │ │ │ │ blmi 10b02e8 │ │ │ │ ldrbtmi r4, [sl], #-1542 @ 0xfffff9fa │ │ │ │ @@ -377999,23 +377999,23 @@ │ │ │ │ stmdami lr, {r0, r1, r2, r3, r4, r5, r6, r8, sl, fp, ip, sp, lr, pc} │ │ │ │ ldrbtmi r4, [r8], #-1569 @ 0xfffff9df │ │ │ │ mrc2 6, 1, pc, cr10, cr3, {4} │ │ │ │ @ instruction: 0xf68de7cd │ │ │ │ svclt 0x0000eac6 │ │ │ │ rsbseq sl, r1, r2, asr r9 │ │ │ │ @ instruction: 0x000011b8 │ │ │ │ - rsbeq lr, r5, r2, lsl fp │ │ │ │ - rsbeq r2, r7, r4, ror #3 │ │ │ │ + rsbeq lr, r5, sl, lsl fp │ │ │ │ + rsbeq r2, r7, ip, ror #3 │ │ │ │ rsbseq sl, r1, lr, asr #17 │ │ │ │ - rsbeq r2, r7, r8, ror r1 │ │ │ │ - mlseq r6, r0, ip, r1 │ │ │ │ - rsbeq r2, r7, lr, asr r1 │ │ │ │ - rsbeq r1, r6, r6, ror ip │ │ │ │ - rsbeq r2, r7, r6, asr #2 │ │ │ │ - rsbeq r1, r6, lr, asr ip │ │ │ │ + rsbeq r2, r7, r0, lsl #3 │ │ │ │ + mlseq r6, r8, ip, r1 │ │ │ │ + rsbeq r2, r7, r6, ror #2 │ │ │ │ + rsbeq r1, r6, lr, ror ip │ │ │ │ + rsbeq r2, r7, lr, asr #2 │ │ │ │ + rsbeq r1, r6, r6, ror #24 │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl fecdb3dc │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ bmi 1b08124 │ │ │ │ blmi 1b30404 │ │ │ │ ldrbtmi r2, [sl], #-1792 @ 0xfffff900 │ │ │ │ strls r4, [r4, -r6, lsl #12] │ │ │ │ @@ -378116,39 +378116,39 @@ │ │ │ │ @ instruction: 0xe778fd55 │ │ │ │ stmib r0!, {r0, r2, r3, r7, r9, sl, ip, sp, lr, pc}^ │ │ │ │ andhi pc, r0, pc, lsr #7 │ │ │ │ @ instruction: 0xffffffff │ │ │ │ svcvc 0x00efffff │ │ │ │ rsbseq sl, r1, r6, lsr #16 │ │ │ │ @ instruction: 0x000011b8 │ │ │ │ - strdeq r2, [r7], #-4 @ │ │ │ │ + strdeq r2, [r7], #-12 @ │ │ │ │ @ instruction: 0xfffffe8b │ │ │ │ - rsbeq r2, r7, r2, lsr r1 │ │ │ │ - rsbeq r2, r7, r2, asr r1 │ │ │ │ + rsbeq r2, r7, sl, lsr r1 │ │ │ │ + rsbeq r2, r7, sl, asr r1 │ │ │ │ andeq r0, r0, r9, lsr #3 │ │ │ │ - rsbeq r2, r7, r8, lsl #1 │ │ │ │ - rsbeq r1, r6, r0, lsr #23 │ │ │ │ + mlseq r7, r0, r0, r2 │ │ │ │ + rsbeq r1, r6, r8, lsr #23 │ │ │ │ rsbseq sl, r1, lr, lsr #15 │ │ │ │ - rsbeq r2, r7, r8, asr r0 │ │ │ │ - rsbeq r1, r6, r0, ror fp │ │ │ │ + rsbeq r2, r7, r0, rrx │ │ │ │ + rsbeq r1, r6, r8, ror fp │ │ │ │ @ instruction: 0xfffffd97 │ │ │ │ @ instruction: 0xfffffcfd │ │ │ │ - rsbeq r2, r7, ip, lsl r0 │ │ │ │ - rsbeq r1, r6, r4, lsr fp │ │ │ │ - rsbeq r2, r7, r4 │ │ │ │ - rsbeq r1, r6, ip, lsl fp │ │ │ │ + rsbeq r2, r7, r4, lsr #32 │ │ │ │ + rsbeq r1, r6, ip, lsr fp │ │ │ │ + rsbeq r2, r7, ip │ │ │ │ + rsbeq r1, r6, r4, lsr #22 │ │ │ │ @ instruction: 0xfffffc47 │ │ │ │ - rsbeq r2, r7, r8, lsl #1 │ │ │ │ - rsbeq lr, r5, r6, lsl r9 │ │ │ │ - strhteq r1, [r7], #-242 @ 0xffffff0e │ │ │ │ - rsbeq r1, r6, sl, asr #21 │ │ │ │ - mlseq r7, sl, pc, r1 @ │ │ │ │ - strhteq r1, [r6], #-162 @ 0xffffff5e │ │ │ │ - rsbeq r1, r7, lr, ror pc │ │ │ │ - mlseq r6, r4, sl, r1 │ │ │ │ + mlseq r7, r0, r0, r2 │ │ │ │ + rsbeq lr, r5, lr, lsl r9 │ │ │ │ + strhteq r1, [r7], #-250 @ 0xffffff06 │ │ │ │ + ldrdeq r1, [r6], #-162 @ 0xffffff5e @ │ │ │ │ + rsbeq r1, r7, r2, lsr #31 │ │ │ │ + strhteq r1, [r6], #-170 @ 0xffffff56 │ │ │ │ + rsbeq r1, r7, r6, lsl #31 │ │ │ │ + mlseq r6, ip, sl, r1 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ bl fecdb5f0 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strdlt r0, [r3], r0 @ │ │ │ │ mcr2 7, 7, pc, cr12, cr15, {7} @ │ │ │ │ stmdacs r1, {r0, r1, r9, sl, lr} │ │ │ │ ldrmi sp, [r8], -r2, lsl #2 │ │ │ │ @@ -378157,16 +378157,16 @@ │ │ │ │ ldrbtmi r4, [r8], #-2054 @ 0xfffff7fa │ │ │ │ @ instruction: 0xf693300c │ │ │ │ stmdami r5, {r0, r1, r2, r3, r4, r5, sl, fp, ip, sp, lr, pc} │ │ │ │ ldrbtmi r9, [r8], #-2305 @ 0xfffff6ff │ │ │ │ ldc2l 6, cr15, [sl], #588 @ 0x24c │ │ │ │ ldrmi r9, [r8], -r1, lsl #22 │ │ │ │ stclt 0, cr11, [r0, #-12] │ │ │ │ - rsbeq r1, r7, r6, asr #29 │ │ │ │ - ldrdeq r1, [r6], #-158 @ 0xffffff62 @ │ │ │ │ + rsbeq r1, r7, lr, asr #29 │ │ │ │ + rsbeq r1, r6, r6, ror #19 │ │ │ │ andeq r0, r0, r0 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl fecdb63c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0x46060ff0 │ │ │ │ vsubhn.i32 d4, , q4 │ │ │ │ @ instruction: 0x4604ffd9 │ │ │ │ @@ -378192,15 +378192,15 @@ │ │ │ │ vhadd.s8 d18, d16, d8 │ │ │ │ ldrbtmi r5, [fp], #-3210 @ 0xfffff376 │ │ │ │ orreq pc, r0, r4, lsl #2 │ │ │ │ andgt pc, r0, sp, asr #17 │ │ │ │ @ instruction: 0xf6900092 │ │ │ │ andcs pc, r1, r3, asr #28 │ │ │ │ ldclt 0, cr11, [r0, #-12]! │ │ │ │ - rsbeq r1, r7, r6, asr #30 │ │ │ │ + rsbeq r1, r7, lr, asr #30 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl fecdb6c0 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ bmi 7c8448 │ │ │ │ blmi 7f06e0 │ │ │ │ ldrbtmi r4, [sl], #-1541 @ 0xfffff9fb │ │ │ │ strmi r4, [ip], -r8, lsl #12 │ │ │ │ @@ -378224,15 +378224,15 @@ │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ mrsle r0, LR_svc │ │ │ │ andlt r2, r5, r1 │ │ │ │ @ instruction: 0xf68dbd30 │ │ │ │ svclt 0x0000e904 │ │ │ │ rsbseq sl, r1, r2, asr #10 │ │ │ │ @ instruction: 0x000011b8 │ │ │ │ - rsbeq r1, r7, sl, ror #29 │ │ │ │ + strdeq r1, [r7], #-226 @ 0xffffff1e @ │ │ │ │ rsbseq sl, r1, r0, lsl #10 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl fecdb744 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ssub8mi r0, r5, r0 │ │ │ │ vrsubhn.i64 d4, , q2 │ │ │ │ stmdbmi ip, {r0, r3, fp, ip, sp, lr, pc} │ │ │ │ @@ -378244,15 +378244,15 @@ │ │ │ │ @ instruction: 0xf04f2b09 │ │ │ │ svclt 0x00140306 │ │ │ │ rscscc pc, pc, #79 @ 0x4f │ │ │ │ @ instruction: 0x209cf8d0 │ │ │ │ @ instruction: 0xf2914630 │ │ │ │ andcs pc, r1, r9, asr r9 @ │ │ │ │ svclt 0x0000bd70 │ │ │ │ - rsbeq r1, r7, ip, lsr #29 │ │ │ │ + strhteq r1, [r7], #-228 @ 0xffffff1c │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ blhi 23fa48 │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00a8f8cc │ │ │ │ addlt r4, fp, r2, asr sp │ │ │ │ @ instruction: 0xf1b34c52 │ │ │ │ @@ -378336,17 +378336,17 @@ │ │ │ │ andlt sp, fp, r4, lsl #2 │ │ │ │ blhi 23f9d4 │ │ │ │ svchi 0x00f0e8bd │ │ │ │ stmda r4!, {r0, r2, r3, r7, r9, sl, ip, sp, lr, pc} │ │ │ │ rsbseq sl, r1, sl, ror #8 │ │ │ │ @ instruction: 0x000011b8 │ │ │ │ andeq r0, r0, sp, lsr #5 │ │ │ │ - rsbeq r1, r7, lr, lsl lr │ │ │ │ - rsbeq r1, r7, sl, ror sp │ │ │ │ - rsbeq r1, r6, r0, asr r7 │ │ │ │ + rsbeq r1, r7, r6, lsr #28 │ │ │ │ + rsbeq r1, r7, r2, lsl #27 │ │ │ │ + rsbeq r1, r6, r8, asr r7 │ │ │ │ rsbseq sl, r1, r6, asr #6 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl fecdb90c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ bmi 14c85f4 │ │ │ │ blmi 14f0950 │ │ │ │ ldmpl r3, {r1, r3, r4, r5, r6, sl, lr}^ │ │ │ │ @@ -378424,22 +378424,22 @@ │ │ │ │ ldrbtmi r3, [r8], #-511 @ 0xfffffe01 │ │ │ │ blx ffc4228c │ │ │ │ @ instruction: 0xf68ce7e0 │ │ │ │ svclt 0x0000ef76 │ │ │ │ ldrshteq sl, [r1], #-40 @ 0xffffffd8 │ │ │ │ @ instruction: 0x000011b8 │ │ │ │ rsbseq sl, r1, sl, asr r2 │ │ │ │ - rsbeq r1, r7, r0, asr #24 │ │ │ │ - rsbeq r1, r6, r8, lsl r6 │ │ │ │ - rsbeq r1, r7, r4, lsr #24 │ │ │ │ - strdeq r1, [r6], #-90 @ 0xffffffa6 @ │ │ │ │ - rsbeq r1, r7, r4, lsl #24 │ │ │ │ - ldrdeq r1, [r6], #-90 @ 0xffffffa6 @ │ │ │ │ - rsbeq r1, r7, r8, ror #23 │ │ │ │ - strhteq r1, [r6], #-94 @ 0xffffffa2 │ │ │ │ + rsbeq r1, r7, r8, asr #24 │ │ │ │ + rsbeq r1, r6, r0, lsr #12 │ │ │ │ + rsbeq r1, r7, ip, lsr #24 │ │ │ │ + rsbeq r1, r6, r2, lsl #12 │ │ │ │ + rsbeq r1, r7, ip, lsl #24 │ │ │ │ + rsbeq r1, r6, r2, ror #11 │ │ │ │ + strdeq r1, [r7], #-176 @ 0xffffff50 @ │ │ │ │ + rsbeq r1, r6, r6, asr #11 │ │ │ │ blvs 33feb8 >::_M_default_append(unsigned int)@@Base+0xbd2f4> │ │ │ │ blvc 33fec0 >::_M_default_append(unsigned int)@@Base+0xbd2fc> │ │ │ │ blvs ff380350 │ │ │ │ blx 5c0448 │ │ │ │ ldcle 4, cr13, [r3], {22} │ │ │ │ ldrdgt pc, [r0], -r0 │ │ │ │ @ instruction: 0xf8d1b500 │ │ │ │ @@ -378575,15 +378575,15 @@ │ │ │ │ tstls r0, r9, lsl r1 │ │ │ │ orrseq pc, r0, r5, lsl #2 │ │ │ │ @ instruction: 0xf6900092 │ │ │ │ movwcs pc, #2719 @ 0xa9f @ │ │ │ │ addscc pc, r4, r5, asr #17 │ │ │ │ andlt r2, r3, r1 │ │ │ │ svchi 0x00f0e8bd │ │ │ │ - rsbeq r1, r7, r4, lsr #19 │ │ │ │ + rsbeq r1, r7, ip, lsr #19 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl fecdbcbc │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ssub8mi r0, r5, r0 │ │ │ │ vrsubhn.i64 d4, q0, q2 │ │ │ │ stmdbmi ip, {r0, r2, r3, r6, r8, sl, fp, ip, sp, lr, pc} │ │ │ │ strtmi r4, [r0], -r6, lsl #12 │ │ │ │ @@ -378594,15 +378594,15 @@ │ │ │ │ @ instruction: 0xf04f2b09 │ │ │ │ svclt 0x00140307 │ │ │ │ rscscc pc, pc, #79 @ 0x4f │ │ │ │ @ instruction: 0x2098f8d0 │ │ │ │ @ instruction: 0xf2904630 │ │ │ │ mulcs r1, sp, lr │ │ │ │ svclt 0x0000bd70 │ │ │ │ - rsbeq r1, r7, r4, lsr r9 │ │ │ │ + rsbeq r1, r7, ip, lsr r9 │ │ │ │ ldrbmi lr, [r0, sp, lsr #18]! │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ blhi 23ffc0 │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x0038f8cc │ │ │ │ @ instruction: 0x2624f8df │ │ │ │ @ instruction: 0xf8dfb0a8 │ │ │ │ @@ -378998,51 +378998,51 @@ │ │ │ │ andhi pc, r0, pc, lsr #7 │ │ │ │ stmda r6!, {r0, r2, r4, r7, r9, sl, ip, lr, pc} │ │ │ │ cdpcc 14, 1, cr2, cr1, cr11, {0} │ │ │ │ ldrshteq r9, [r1], #-224 @ 0xffffff20 │ │ │ │ @ instruction: 0x000011b8 │ │ │ │ ldrhteq r9, [r1], #-228 @ 0xffffff1c │ │ │ │ rsbseq fp, r1, r8, ror r4 │ │ │ │ - rsbeq r1, r7, r8, asr r8 │ │ │ │ - rsbeq r1, r6, lr, lsr #4 │ │ │ │ - rsbeq r1, r7, ip, lsr r8 │ │ │ │ - rsbeq r1, r6, r2, lsl r2 │ │ │ │ - rsbeq r1, r7, r0, lsr #16 │ │ │ │ - strdeq r1, [r6], #-22 @ 0xffffffea @ │ │ │ │ - rsbeq r1, r7, r0, asr #15 │ │ │ │ - mlseq r6, r6, r1, r1 │ │ │ │ + rsbeq r1, r7, r0, ror #16 │ │ │ │ + rsbeq r1, r6, r6, lsr r2 │ │ │ │ + rsbeq r1, r7, r4, asr #16 │ │ │ │ + rsbeq r1, r6, sl, lsl r2 │ │ │ │ + rsbeq r1, r7, r8, lsr #16 │ │ │ │ + strdeq r1, [r6], #-30 @ 0xffffffe2 @ │ │ │ │ + rsbeq r1, r7, r8, asr #15 │ │ │ │ + mlseq r6, lr, r1, r1 │ │ │ │ rsbseq fp, r1, sl, asr r3 │ │ │ │ - rsbeq r1, r7, ip, lsr r7 │ │ │ │ - rsbeq r1, r6, r2, lsl r1 │ │ │ │ - rsbeq r1, r7, r0, lsr #14 │ │ │ │ - strdeq r1, [r6], #-6 @ │ │ │ │ - strhteq r1, [r7], #-98 @ 0xffffff9e │ │ │ │ - rsbeq r1, r6, r8, lsl #1 │ │ │ │ - rsbeq r1, r7, sl, ror r6 │ │ │ │ - rsbeq r1, r6, r8, asr r0 │ │ │ │ - rsbeq r3, r6, lr, lsl r6 │ │ │ │ - strhteq r1, [r7], #-124 @ 0xffffff84 │ │ │ │ - strdeq r1, [r7], #-92 @ 0xffffffa4 @ │ │ │ │ - ldrdeq r0, [r6], #-244 @ 0xffffff0c @ │ │ │ │ - rsbeq r1, r7, sl, lsl #14 │ │ │ │ - rsbeq r1, r7, ip, lsr #11 │ │ │ │ - rsbeq r0, r6, r4, lsl #31 │ │ │ │ - rsbeq r1, r7, sl, lsl #11 │ │ │ │ - rsbeq r0, r6, r2, ror #30 │ │ │ │ - rsbeq r1, r7, lr, lsr #10 │ │ │ │ - rsbeq r0, r6, r6, lsl #30 │ │ │ │ - ldrdeq r1, [r7], #-102 @ 0xffffff9a @ │ │ │ │ - rsbeq r1, r7, ip, asr #11 │ │ │ │ - rsbeq r1, r7, r6, lsl #9 │ │ │ │ + rsbeq r1, r7, r4, asr #14 │ │ │ │ + rsbeq r1, r6, sl, lsl r1 │ │ │ │ + rsbeq r1, r7, r8, lsr #14 │ │ │ │ + strdeq r1, [r6], #-14 @ │ │ │ │ + strhteq r1, [r7], #-106 @ 0xffffff96 │ │ │ │ + mlseq r6, r0, r0, r1 │ │ │ │ + rsbeq r1, r7, r2, lsl #13 │ │ │ │ + rsbeq r1, r6, r0, rrx │ │ │ │ + rsbeq r3, r6, r6, lsr #12 │ │ │ │ + rsbeq r1, r7, r4, asr #15 │ │ │ │ + rsbeq r1, r7, r4, lsl #12 │ │ │ │ + ldrdeq r0, [r6], #-252 @ 0xffffff04 @ │ │ │ │ + rsbeq r1, r7, r2, lsl r7 │ │ │ │ + strhteq r1, [r7], #-84 @ 0xffffffac │ │ │ │ + rsbeq r0, r6, ip, lsl #31 │ │ │ │ + mlseq r7, r2, r5, r1 │ │ │ │ + rsbeq r0, r6, sl, ror #30 │ │ │ │ + rsbeq r1, r7, r6, lsr r5 │ │ │ │ + rsbeq r0, r6, lr, lsl #30 │ │ │ │ + ldrdeq r1, [r7], #-110 @ 0xffffff92 @ │ │ │ │ + ldrdeq r1, [r7], #-84 @ 0xffffffac @ │ │ │ │ + rsbeq r1, r7, lr, lsl #9 │ │ │ │ + ldrdeq r1, [r7], #-62 @ 0xffffffc2 @ │ │ │ │ + strhteq r1, [r7], #-48 @ 0xffffffd0 │ │ │ │ ldrdeq r1, [r7], #-54 @ 0xffffffca @ │ │ │ │ - rsbeq r1, r7, r8, lsr #7 │ │ │ │ - rsbeq r1, r7, lr, asr #7 │ │ │ │ - rsbeq r1, r7, ip, lsl r3 │ │ │ │ - strdeq r0, [r6], #-196 @ 0xffffff3c @ │ │ │ │ - rsbeq r1, r7, r2, asr r4 │ │ │ │ + rsbeq r1, r7, r4, lsr #6 │ │ │ │ + strdeq r0, [r6], #-204 @ 0xffffff34 @ │ │ │ │ + rsbeq r1, r7, sl, asr r4 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00c0f8cc │ │ │ │ strmi fp, [r0], r7, lsl #1 │ │ │ │ strmi r4, [lr], -r8, lsl #12 │ │ │ │ @ instruction: 0xf900f291 │ │ │ │ @@ -379162,26 +379162,26 @@ │ │ │ │ stc2l 6, cr15, [r8], #-584 @ 0xfffffdb8 │ │ │ │ @ instruction: 0xf04f4810 │ │ │ │ ldrbtmi r3, [r8], #-511 @ 0xfffffe01 │ │ │ │ stc2 6, cr15, [r2, #-584]! @ 0xfffffdb8 │ │ │ │ svclt 0x0000e7e1 │ │ │ │ addge r9, r7, #46, 30 @ 0xb8 │ │ │ │ ldrbtpl r4, [sp], #-686 @ 0xfffffd52 │ │ │ │ - mlseq r7, r8, r1, r1 │ │ │ │ - rsbeq r0, r6, r0, ror fp │ │ │ │ - rsbeq r1, r7, sl, lsr #2 │ │ │ │ - rsbeq r1, r7, r6, lsr #2 │ │ │ │ - strhteq r1, [r7], #-0 │ │ │ │ - rsbeq r0, r6, r8, lsl #21 │ │ │ │ - mlseq r7, r2, r0, r1 │ │ │ │ - rsbeq r0, r6, r8, ror #20 │ │ │ │ - rsbeq r1, r7, r4, ror r0 │ │ │ │ - rsbeq r0, r6, sl, asr #20 │ │ │ │ - rsbeq r1, r7, r8, asr r0 │ │ │ │ - rsbeq r0, r6, lr, lsr #20 │ │ │ │ + rsbeq r1, r7, r0, lsr #3 │ │ │ │ + rsbeq r0, r6, r8, ror fp │ │ │ │ + rsbeq r1, r7, r2, lsr r1 │ │ │ │ + rsbeq r1, r7, lr, lsr #2 │ │ │ │ + strhteq r1, [r7], #-8 │ │ │ │ + mlseq r6, r0, sl, r0 │ │ │ │ + mlseq r7, sl, r0, r1 │ │ │ │ + rsbeq r0, r6, r0, ror sl │ │ │ │ + rsbeq r1, r7, ip, ror r0 │ │ │ │ + rsbeq r0, r6, r2, asr sl │ │ │ │ + rsbeq r1, r7, r0, rrx │ │ │ │ + rsbeq r0, r6, r6, lsr sl │ │ │ │ ldrbmi lr, [r0, sp, lsr #18]! │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ blhi 2c08cc >::_M_default_append(unsigned int)@@Base+0x3dd08> │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00a8f8cc │ │ │ │ @ instruction: 0xf8df4616 │ │ │ │ @ instruction: 0xf8df26c8 │ │ │ │ @@ -379616,50 +379616,50 @@ │ │ │ │ mrc 15, 5, fp, cr0, cr8, {5} │ │ │ │ strbt r7, [lr], -r5, asr #22 │ │ │ │ andhi pc, r0, pc, lsr #7 │ │ │ │ stmda r6!, {r0, r2, r4, r7, r9, sl, ip, lr, pc} │ │ │ │ cdpcc 14, 1, cr2, cr1, cr11, {0} │ │ │ │ rsbseq r9, r1, r4, ror #11 │ │ │ │ @ instruction: 0x000011b8 │ │ │ │ - rsbeq r0, r7, r2, ror #30 │ │ │ │ - rsbeq r0, r6, r8, lsr r9 │ │ │ │ - rsbeq r0, r7, r6, asr #30 │ │ │ │ - rsbeq r0, r6, ip, lsl r9 │ │ │ │ - rsbeq r0, r7, sl, lsr #30 │ │ │ │ - rsbeq r0, r6, r0, lsl #18 │ │ │ │ + rsbeq r0, r7, sl, ror #30 │ │ │ │ + rsbeq r0, r6, r0, asr #18 │ │ │ │ + rsbeq r0, r7, lr, asr #30 │ │ │ │ + rsbeq r0, r6, r4, lsr #18 │ │ │ │ + rsbeq r0, r7, r2, lsr pc │ │ │ │ + rsbeq r0, r6, r8, lsl #18 │ │ │ │ rsbseq r9, r1, sl, lsl #10 │ │ │ │ - rsbeq r0, r7, ip, ror #28 │ │ │ │ - rsbeq r0, r6, r2, asr #16 │ │ │ │ - rsbeq r0, r7, r0, asr #28 │ │ │ │ - rsbeq r0, r6, r6, lsl r8 │ │ │ │ - strdeq r0, [r7], #-208 @ 0xffffff30 @ │ │ │ │ - rsbeq r0, r6, r6, asr #15 │ │ │ │ - mlseq r7, r2, sp, r0 │ │ │ │ - rsbeq r0, r7, ip, ror sp │ │ │ │ - rsbeq r0, r7, r6, lsr sp │ │ │ │ - rsbeq r0, r6, sl, lsl #14 │ │ │ │ - rsbeq r0, r7, r8, lsl sp │ │ │ │ - rsbeq r0, r6, ip, ror #13 │ │ │ │ - strdeq r0, [r7], #-198 @ 0xffffff3a @ │ │ │ │ - rsbeq r0, r6, sl, asr #13 │ │ │ │ - strhteq r0, [r7], #-228 @ 0xffffff1c │ │ │ │ - strdeq r0, [r7], #-188 @ 0xffffff44 @ │ │ │ │ - ldrdeq r0, [r6], #-82 @ 0xffffffae @ │ │ │ │ - strdeq r0, [r7], #-220 @ 0xffffff24 @ │ │ │ │ - rsbeq r0, r7, r2, ror #22 │ │ │ │ - rsbeq r0, r7, r8, asr sp │ │ │ │ - rsbeq r0, r7, r0, ror #25 │ │ │ │ - rsbeq r0, r7, r0, lsr #21 │ │ │ │ + rsbeq r0, r7, r4, ror lr │ │ │ │ + rsbeq r0, r6, sl, asr #16 │ │ │ │ + rsbeq r0, r7, r8, asr #28 │ │ │ │ + rsbeq r0, r6, lr, lsl r8 │ │ │ │ + strdeq r0, [r7], #-216 @ 0xffffff28 @ │ │ │ │ + rsbeq r0, r6, lr, asr #15 │ │ │ │ + mlseq r7, sl, sp, r0 │ │ │ │ + rsbeq r0, r7, r4, lsl #27 │ │ │ │ + rsbeq r0, r7, lr, lsr sp │ │ │ │ + rsbeq r0, r6, r2, lsl r7 │ │ │ │ + rsbeq r0, r7, r0, lsr #26 │ │ │ │ + strdeq r0, [r6], #-100 @ 0xffffff9c @ │ │ │ │ + strdeq r0, [r7], #-206 @ 0xffffff32 @ │ │ │ │ + ldrdeq r0, [r6], #-98 @ 0xffffff9e @ │ │ │ │ + strhteq r0, [r7], #-236 @ 0xffffff14 │ │ │ │ + rsbeq r0, r7, r4, lsl #24 │ │ │ │ + ldrdeq r0, [r6], #-90 @ 0xffffffa6 @ │ │ │ │ + rsbeq r0, r7, r4, lsl #28 │ │ │ │ + rsbeq r0, r7, sl, ror #22 │ │ │ │ + rsbeq r0, r7, r0, ror #26 │ │ │ │ + rsbeq r0, r7, r8, ror #25 │ │ │ │ + rsbeq r0, r7, r8, lsr #21 │ │ │ │ @ instruction: 0xffffeed3 │ │ │ │ - rsbeq r0, r7, r8, lsr #19 │ │ │ │ - rsbeq r0, r6, lr, ror r3 │ │ │ │ - rsbeq r0, r7, r6, ror r9 │ │ │ │ - rsbeq r0, r6, ip, asr #6 │ │ │ │ - rsbeq r0, r7, sl, asr r9 │ │ │ │ - rsbeq r0, r6, r0, lsr r3 │ │ │ │ + strhteq r0, [r7], #-144 @ 0xffffff70 │ │ │ │ + rsbeq r0, r6, r6, lsl #7 │ │ │ │ + rsbeq r0, r7, lr, ror r9 │ │ │ │ + rsbeq r0, r6, r4, asr r3 │ │ │ │ + rsbeq r0, r7, r2, ror #18 │ │ │ │ + rsbeq r0, r6, r8, lsr r3 │ │ │ │ tstpeq r4, #-2147483647 @ p-variant is OBSOLETE @ 0x80000001 │ │ │ │ ldmdbvs r0!, {r3, r9, fp, ip, pc} │ │ │ │ vmin.u8 d4, d7, d25 │ │ │ │ @ instruction: 0xf8d4ffbf │ │ │ │ blcc 1d1df8 │ │ │ │ addscc pc, r8, r4, asr #17 │ │ │ │ @ instruction: 0xf68be708 │ │ │ │ @@ -380084,113 +380084,113 @@ │ │ │ │ svcvc 0x00efffff │ │ │ │ @ instruction: 0xffffffff │ │ │ │ @ instruction: 0xffefffff │ │ │ │ addge r9, r7, #46, 30 @ 0xb8 │ │ │ │ ldrbtpl r4, [sp], #-686 @ 0xfffffd52 │ │ │ │ rsbseq r8, r1, r0, asr lr │ │ │ │ @ instruction: 0x000011b8 │ │ │ │ - rsbeq r0, r7, sl, lsl #16 │ │ │ │ + rsbeq r0, r7, r2, lsl r8 │ │ │ │ @ instruction: 0xfffff7ef │ │ │ │ - strhteq r0, [r7], #-164 @ 0xffffff5c │ │ │ │ - ldrdeq r0, [r7], #-124 @ 0xffffff84 @ │ │ │ │ - ldrdeq r0, [r7], #-120 @ 0xffffff88 @ │ │ │ │ - rsbeq r0, r6, lr, lsr #3 │ │ │ │ + strhteq r0, [r7], #-172 @ 0xffffff54 │ │ │ │ + rsbeq r0, r7, r4, ror #15 │ │ │ │ + rsbeq r0, r7, r0, ror #15 │ │ │ │ + strhteq r0, [r6], #-22 @ 0xffffffea │ │ │ │ ldrhteq r8, [r1], #-216 @ 0xffffff28 │ │ │ │ - mlseq r7, sl, r7, r0 │ │ │ │ - rsbeq r0, r6, r0, ror r1 │ │ │ │ + rsbeq r0, r7, r2, lsr #15 │ │ │ │ + rsbeq r0, r6, r8, ror r1 │ │ │ │ @ instruction: 0xffffee0d │ │ │ │ - rsbeq r0, r7, ip, lsl #21 │ │ │ │ - rsbeq r0, r7, r8, asr sl │ │ │ │ - rsbeq r0, r7, sl, asr sl │ │ │ │ + mlseq r7, r4, sl, r0 │ │ │ │ + rsbeq r0, r7, r0, ror #20 │ │ │ │ + rsbeq r0, r7, r2, ror #20 │ │ │ │ @ instruction: 0xffffe84f │ │ │ │ - rsbeq r0, r7, r8, lsr #21 │ │ │ │ - rsbeq r0, r7, r4, asr sl │ │ │ │ - rsbeq r0, r7, r6, asr #20 │ │ │ │ - rsbeq r0, r7, ip, ror #13 │ │ │ │ - rsbeq r0, r6, r2, asr #1 │ │ │ │ - rsbeq r0, r7, lr, asr #13 │ │ │ │ - rsbeq r0, r6, r4, lsr #1 │ │ │ │ + strhteq r0, [r7], #-160 @ 0xffffff60 │ │ │ │ + rsbeq r0, r7, ip, asr sl │ │ │ │ + rsbeq r0, r7, lr, asr #20 │ │ │ │ + strdeq r0, [r7], #-100 @ 0xffffff9c @ │ │ │ │ + rsbeq r0, r6, sl, asr #1 │ │ │ │ + ldrdeq r0, [r7], #-102 @ 0xffffff9a @ │ │ │ │ + rsbeq r0, r6, ip, lsr #1 │ │ │ │ @ instruction: 0xffffe741 │ │ │ │ - rsbeq r0, r7, ip, lsl #13 │ │ │ │ - rsbeq r0, r6, r2, rrx │ │ │ │ - rsbeq r0, r7, lr, ror #12 │ │ │ │ - rsbeq r0, r6, r4, asr #32 │ │ │ │ + mlseq r7, r4, r6, r0 │ │ │ │ + rsbeq r0, r6, sl, rrx │ │ │ │ + rsbeq r0, r7, r6, ror r6 │ │ │ │ + rsbeq r0, r6, ip, asr #32 │ │ │ │ @ instruction: 0xfffff419 │ │ │ │ - rsbeq r0, r7, ip, lsr r6 │ │ │ │ - rsbeq r0, r6, r2, lsl r0 │ │ │ │ + rsbeq r0, r7, r4, asr #12 │ │ │ │ + rsbeq r0, r6, sl, lsl r0 │ │ │ │ @ instruction: 0xffffe67b │ │ │ │ - rsbeq r0, r7, sl, lsl #12 │ │ │ │ - rsbeq pc, r5, r0, ror #31 │ │ │ │ - rsbeq r0, r7, r8, ror #11 │ │ │ │ - strhteq pc, [r5], #-252 @ 0xffffff04 @ │ │ │ │ + rsbeq r0, r7, r2, lsl r6 │ │ │ │ + rsbeq pc, r5, r8, ror #31 │ │ │ │ + strdeq r0, [r7], #-80 @ 0xffffffb0 @ │ │ │ │ + rsbeq pc, r5, r4, asr #31 │ │ │ │ @ instruction: 0xffffe5e5 │ │ │ │ - strhteq r0, [r7], #-84 @ 0xffffffac │ │ │ │ - rsbeq pc, r5, sl, lsl #31 │ │ │ │ + strhteq r0, [r7], #-92 @ 0xffffffa4 │ │ │ │ + mlseq r5, r2, pc, pc @ │ │ │ │ @ instruction: 0xffffeb93 │ │ │ │ - rsbeq r0, r7, r2, lsl #11 │ │ │ │ - rsbeq pc, r5, r8, asr pc @ │ │ │ │ - strdeq r0, [r7], #-140 @ 0xffffff74 @ │ │ │ │ - rsbeq r0, r7, ip, lsr #18 │ │ │ │ - rsbeq r0, r7, r0, asr #10 │ │ │ │ - rsbeq pc, r5, r6, lsl pc @ │ │ │ │ + rsbeq r0, r7, sl, lsl #11 │ │ │ │ + rsbeq pc, r5, r0, ror #30 │ │ │ │ rsbeq r0, r7, r4, lsl #18 │ │ │ │ - rsbeq r0, r7, r6, lsr r9 │ │ │ │ - rsbeq r0, r7, r0, lsl #10 │ │ │ │ - ldrdeq pc, [r5], #-232 @ 0xffffff18 @ │ │ │ │ - rsbeq ip, r6, lr, lsr #6 │ │ │ │ - rsbeq r0, r7, r8, asr r9 │ │ │ │ - rsbeq r0, r7, r6, lsl #18 │ │ │ │ - strhteq r0, [r7], #-76 @ 0xffffffb4 │ │ │ │ - mlseq r5, r4, lr, pc @ │ │ │ │ + rsbeq r0, r7, r4, lsr r9 │ │ │ │ + rsbeq r0, r7, r8, asr #10 │ │ │ │ + rsbeq pc, r5, lr, lsl pc @ │ │ │ │ + rsbeq r0, r7, ip, lsl #18 │ │ │ │ rsbeq r0, r7, lr, lsr r9 │ │ │ │ - rsbeq r0, r7, r4, lsl #19 │ │ │ │ - rsbeq r0, r7, r2, lsl #9 │ │ │ │ - rsbeq pc, r5, sl, asr lr @ │ │ │ │ - rsbeq r0, r7, r0, ror r9 │ │ │ │ - rsbeq r0, r7, lr, lsr #19 │ │ │ │ - rsbeq r0, r7, r8, asr #8 │ │ │ │ - rsbeq pc, r5, r0, lsr #28 │ │ │ │ - strhteq r0, [r7], #-144 @ 0xffffff70 │ │ │ │ - rsbeq r0, r7, r4, ror r9 │ │ │ │ - strdeq r0, [r7], #-52 @ 0xffffffcc @ │ │ │ │ - rsbeq pc, r5, ip, asr #27 │ │ │ │ - rsbeq r0, r7, lr, lsl #19 │ │ │ │ - rsbeq r0, r7, r0, asr #19 │ │ │ │ - strhteq r0, [r7], #-58 @ 0xffffffc6 │ │ │ │ - mlseq r5, r2, sp, pc @ │ │ │ │ - rsbeq r0, r7, r2, lsr sl │ │ │ │ - rsbeq r0, r7, sl, lsl #20 │ │ │ │ - mlseq r7, r4, r9, r0 │ │ │ │ - rsbeq r0, r7, r8, ror r3 │ │ │ │ - rsbeq pc, r5, r0, asr sp @ │ │ │ │ - strdeq r0, [r7], #-150 @ 0xffffff6a @ │ │ │ │ - rsbeq r0, r7, ip, asr #20 │ │ │ │ - rsbeq r0, r7, lr, lsr r3 │ │ │ │ - rsbeq pc, r5, r6, lsl sp @ │ │ │ │ - rsbeq r0, r7, r8, lsr sl │ │ │ │ - rsbeq r0, r7, r0, lsl #21 │ │ │ │ - rsbeq r0, r7, r2, lsl #6 │ │ │ │ - ldrdeq pc, [r5], #-202 @ 0xffffff36 @ │ │ │ │ - rsbeq r0, r7, r8, ror #20 │ │ │ │ - rsbeq r0, r7, lr, lsr #21 │ │ │ │ - rsbeq r0, r7, r8, asr #5 │ │ │ │ - rsbeq pc, r5, r0, lsr #25 │ │ │ │ - mlseq r7, sl, sl, r0 │ │ │ │ - strhteq r0, [r7], #-168 @ 0xffffff58 │ │ │ │ - rsbeq r0, r7, r4, lsl #5 │ │ │ │ - rsbeq pc, r5, ip, asr ip @ │ │ │ │ - strdeq r0, [r7], #-164 @ 0xffffff5c @ │ │ │ │ - ldrdeq r0, [r7], #-168 @ 0xffffff58 @ │ │ │ │ + rsbeq r0, r7, r8, lsl #10 │ │ │ │ + rsbeq pc, r5, r0, ror #29 │ │ │ │ + rsbeq ip, r6, r6, lsr r3 │ │ │ │ + rsbeq r0, r7, r0, ror #18 │ │ │ │ + rsbeq r0, r7, lr, lsl #18 │ │ │ │ + rsbeq r0, r7, r4, asr #9 │ │ │ │ + mlseq r5, ip, lr, pc @ │ │ │ │ + rsbeq r0, r7, r6, asr #18 │ │ │ │ + rsbeq r0, r7, ip, lsl #19 │ │ │ │ + rsbeq r0, r7, sl, lsl #9 │ │ │ │ + rsbeq pc, r5, r2, ror #28 │ │ │ │ + rsbeq r0, r7, r8, ror r9 │ │ │ │ + strhteq r0, [r7], #-150 @ 0xffffff6a │ │ │ │ + rsbeq r0, r7, r0, asr r4 │ │ │ │ + rsbeq pc, r5, r8, lsr #28 │ │ │ │ + strhteq r0, [r7], #-152 @ 0xffffff68 │ │ │ │ + rsbeq r0, r7, ip, ror r9 │ │ │ │ + strdeq r0, [r7], #-60 @ 0xffffffc4 @ │ │ │ │ + ldrdeq pc, [r5], #-212 @ 0xffffff2c @ │ │ │ │ + mlseq r7, r6, r9, r0 │ │ │ │ + rsbeq r0, r7, r8, asr #19 │ │ │ │ + rsbeq r0, r7, r2, asr #7 │ │ │ │ + mlseq r5, sl, sp, pc @ │ │ │ │ + rsbeq r0, r7, sl, lsr sl │ │ │ │ + rsbeq r0, r7, r2, lsl sl │ │ │ │ + mlseq r7, ip, r9, r0 │ │ │ │ + rsbeq r0, r7, r0, lsl #7 │ │ │ │ + rsbeq pc, r5, r8, asr sp @ │ │ │ │ + strdeq r0, [r7], #-158 @ 0xffffff62 @ │ │ │ │ + rsbeq r0, r7, r4, asr sl │ │ │ │ + rsbeq r0, r7, r6, asr #6 │ │ │ │ + rsbeq pc, r5, lr, lsl sp @ │ │ │ │ + rsbeq r0, r7, r0, asr #20 │ │ │ │ rsbeq r0, r7, r8, lsl #21 │ │ │ │ - rsbeq r0, r7, r4, asr #4 │ │ │ │ - rsbeq pc, r5, ip, lsl ip @ │ │ │ │ - strhteq r0, [r7], #-162 @ 0xffffff5e │ │ │ │ + rsbeq r0, r7, sl, lsl #6 │ │ │ │ + rsbeq pc, r5, r2, ror #25 │ │ │ │ + rsbeq r0, r7, r0, ror sl │ │ │ │ + strhteq r0, [r7], #-166 @ 0xffffff5a │ │ │ │ + ldrdeq r0, [r7], #-32 @ 0xffffffe0 @ │ │ │ │ + rsbeq pc, r5, r8, lsr #25 │ │ │ │ + rsbeq r0, r7, r2, lsr #21 │ │ │ │ + rsbeq r0, r7, r0, asr #21 │ │ │ │ + rsbeq r0, r7, ip, lsl #5 │ │ │ │ + rsbeq pc, r5, r4, ror #24 │ │ │ │ strdeq r0, [r7], #-172 @ 0xffffff54 @ │ │ │ │ - rsbeq r0, r7, r8, lsl #4 │ │ │ │ - rsbeq pc, r5, r0, ror #23 │ │ │ │ + rsbeq r0, r7, r0, ror #21 │ │ │ │ + mlseq r7, r0, sl, r0 │ │ │ │ + rsbeq r0, r7, ip, asr #4 │ │ │ │ + rsbeq pc, r5, r4, lsr #24 │ │ │ │ + strhteq r0, [r7], #-170 @ 0xffffff56 │ │ │ │ + rsbeq r0, r7, r4, lsl #22 │ │ │ │ + rsbeq r0, r7, r0, lsl r2 │ │ │ │ + rsbeq pc, r5, r8, ror #23 │ │ │ │ andeq r0, r0, r0 │ │ │ │ andcs r6, r1, fp, lsl #18 │ │ │ │ ldc 8, cr6, [r3, #108] @ 0x6c │ │ │ │ @ instruction: 0xeeb07b28 │ │ │ │ vstr d7, [r2, #796] @ 0x31c │ │ │ │ ldrbmi r7, [r0, -r0, lsl #22]! │ │ │ │ @ instruction: 0xeebf690a │ │ │ │ @@ -380266,15 +380266,15 @@ │ │ │ │ blvs 1c1b0c │ │ │ │ vstr s18, [r2, #12] │ │ │ │ bls 29d10c >::_M_default_append(unsigned int)@@Base+0x1a548> │ │ │ │ @ instruction: 0xe79b6013 │ │ │ │ vmov.f32 s18, #114 @ 0x3f900000 1.125 │ │ │ │ vstr d7, [r2] │ │ │ │ bls 26511c │ │ │ │ - blvc 881b9c │ │ │ │ + blvc 881b9c │ │ │ │ blvc 1c1b2c │ │ │ │ blvc 24196c │ │ │ │ blvs 1c1b78 │ │ │ │ stmdbls r4, {r8, r9, sp} │ │ │ │ blvc 1381ff8 │ │ │ │ blvs ff382008 │ │ │ │ blx 5c2100 │ │ │ │ @@ -380338,16 +380338,16 @@ │ │ │ │ ldrbtmi r9, [r8], #-2305 @ 0xfffff6ff │ │ │ │ blx ffec4072 │ │ │ │ ldrmi r9, [r0], -r1, lsl #20 │ │ │ │ ldclt 0, cr11, [r0, #-8] │ │ │ │ ldrmi r2, [r0], -r0, lsl #6 │ │ │ │ andlt r6, r2, r3, lsr #32 │ │ │ │ svclt 0x0000bd10 │ │ │ │ - rsbeq r0, r7, sl, ror r7 │ │ │ │ - ldrdeq pc, [r5], #-114 @ 0xffffff8e @ │ │ │ │ + rsbeq r0, r7, r2, lsl #15 │ │ │ │ + ldrdeq pc, [r5], #-122 @ 0xffffff86 @ │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl fecdd850 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldrmi r0, [r5], -r8, lsr #31 │ │ │ │ blmi c18f00 │ │ │ │ ldrbtmi fp, [sl], #-147 @ 0xffffff6d │ │ │ │ @ instruction: 0xf10dac0c │ │ │ │ @@ -380418,16 +380418,16 @@ │ │ │ │ orrscs r9, sp, r1 │ │ │ │ ldrbtmi r4, [r8], #-2053 @ 0xfffff7fb │ │ │ │ @ instruction: 0xf691300c │ │ │ │ stmdami r4, {r0, r4, r7, r9, fp, ip, sp, lr, pc} │ │ │ │ ldrbtmi r9, [r8], #-2305 @ 0xfffff6ff │ │ │ │ blx 14c41c2 │ │ │ │ ldrb r9, [ip, r1, lsl #20] │ │ │ │ - rsbeq r0, r7, sl, lsr #12 │ │ │ │ - rsbeq pc, r5, r2, lsl #13 │ │ │ │ + rsbeq r0, r7, r2, lsr r6 │ │ │ │ + rsbeq pc, r5, sl, lsl #13 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl fecdd990 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldrmi r0, [sp], -r8, ror #31 │ │ │ │ stmdbvs fp, {r2, r4, r9, sl, lr} │ │ │ │ stmdavs r2, {r0, r1, r7, ip, sp, pc} │ │ │ │ ldmdavs fp, {r0, r7, r8, fp, sp, lr} │ │ │ │ @@ -380460,16 +380460,16 @@ │ │ │ │ bls 20541c │ │ │ │ andlt r4, r3, r0, lsl r6 │ │ │ │ stccs 13, cr11, [r2], {48} @ 0x30 │ │ │ │ strmi fp, [r4], -r8, lsl #30 │ │ │ │ stccs 0, cr13, [r1], {213} @ 0xd5 │ │ │ │ strcs fp, [r2], #-3848 @ 0xfffff0f8 │ │ │ │ svclt 0x0000e7d1 │ │ │ │ - mlseq r7, r8, r5, r0 │ │ │ │ - strdeq pc, [r5], #-80 @ 0xffffffb0 @ │ │ │ │ + rsbeq r0, r7, r0, lsr #11 │ │ │ │ + strdeq pc, [r5], #-88 @ 0xffffffa8 @ │ │ │ │ @ instruction: 0xed9f690b │ │ │ │ ldmdavs fp, {r1, r3, r4, r8, r9, fp, ip, sp, lr} │ │ │ │ blne ec1e88 │ │ │ │ blcs f41e8c │ │ │ │ blne ff382314 │ │ │ │ blx 5c240c │ │ │ │ ldc 13, cr13, [pc, #92] @ 1868a8 │ │ │ │ @@ -380618,22 +380618,22 @@ │ │ │ │ @ instruction: 0xf904f691 │ │ │ │ ldrtmi r4, [r0], -r1, lsr #12 │ │ │ │ @ instruction: 0xf9c0f691 │ │ │ │ @ instruction: 0xf68ae7ab │ │ │ │ svclt 0x0000ee4c │ │ │ │ rsbseq r8, r1, ip, asr r0 │ │ │ │ @ instruction: 0x000011b8 │ │ │ │ - strhteq r0, [r7], #-56 @ 0xffffffc8 │ │ │ │ - rsbeq pc, r5, r0, lsl r4 @ │ │ │ │ + rsbeq r0, r7, r0, asr #7 │ │ │ │ + rsbeq pc, r5, r8, lsl r4 @ │ │ │ │ rsbseq r8, r1, lr, lsl r0 │ │ │ │ - ldrdeq pc, [r7], #-210 @ 0xffffff2e @ │ │ │ │ - rsbeq r0, r7, r2, asr #6 │ │ │ │ - mlseq r5, sl, r3, pc @ │ │ │ │ - rsbeq r0, r7, r6, lsr #6 │ │ │ │ - rsbeq pc, r5, r4, lsl #7 │ │ │ │ + ldrdeq pc, [r7], #-218 @ 0xffffff26 @ │ │ │ │ + rsbeq r0, r7, sl, asr #6 │ │ │ │ + rsbeq pc, r5, r2, lsr #7 │ │ │ │ + rsbeq r0, r7, lr, lsr #6 │ │ │ │ + rsbeq pc, r5, ip, lsl #7 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl fecddccc │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fd0 │ │ │ │ ldrdlt ip, [r9], ip @ │ │ │ │ strcs r4, [r0], #-2358 @ 0xfffff6ca │ │ │ │ ldrbtmi r4, [ip], #3382 @ 0xd36 │ │ │ │ @@ -380688,31 +380688,31 @@ │ │ │ │ stmdals r5, {r0, r3, r4, r5, r6, fp, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf6914629 │ │ │ │ @ instruction: 0xe7d9f935 │ │ │ │ stcl 6, cr15, [r0, #552] @ 0x228 │ │ │ │ rsbseq r7, r1, r2, lsr pc │ │ │ │ @ instruction: 0xfffff8f1 │ │ │ │ @ instruction: 0x000011b8 │ │ │ │ - strhteq r0, [r7], #-34 @ 0xffffffde │ │ │ │ - rsbeq pc, r7, r4, ror #25 │ │ │ │ + strhteq r0, [r7], #-42 @ 0xffffffd6 │ │ │ │ + rsbeq pc, r7, ip, ror #25 │ │ │ │ @ instruction: 0xffffffab │ │ │ │ @ instruction: 0xfffffbed │ │ │ │ @ instruction: 0xfffffe75 │ │ │ │ @ instruction: 0xfffffd05 │ │ │ │ @ instruction: 0xfffffd79 │ │ │ │ @ instruction: 0xfffff8d9 │ │ │ │ @ instruction: 0xfffffc49 │ │ │ │ @ instruction: 0xfffffa51 │ │ │ │ @ instruction: 0xfffffb01 │ │ │ │ @ instruction: 0xfffff897 │ │ │ │ @ instruction: 0xfffffa5f │ │ │ │ @ instruction: 0xfffffa49 │ │ │ │ rsbseq r7, r1, ip, lsr #29 │ │ │ │ - rsbeq r0, r7, r4, lsl r2 │ │ │ │ - rsbeq pc, r5, sl, ror #4 │ │ │ │ + rsbeq r0, r7, ip, lsl r2 │ │ │ │ + rsbeq pc, r5, r2, ror r2 @ │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ bl fecdde08 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fd8 │ │ │ │ ldrdlt lr, [r8], r0 │ │ │ │ strcs r4, [r0], #-2355 @ 0xfffff6cd │ │ │ │ ldrdgt pc, [ip], #143 @ 0x8f │ │ │ │ @@ -380764,31 +380764,31 @@ │ │ │ │ @ instruction: 0xf6914478 │ │ │ │ bls 304f54 >::_M_default_append(unsigned int)@@Base+0x82390> │ │ │ │ @ instruction: 0xf68ae7e3 │ │ │ │ svclt 0x0000ed2a │ │ │ │ ldrshteq r7, [r1], #-212 @ 0xffffff2c │ │ │ │ @ instruction: 0xfffff7b3 │ │ │ │ @ instruction: 0x000011b8 │ │ │ │ - rsbeq r0, r7, r4, ror r1 │ │ │ │ - rsbeq pc, r7, r6, lsr #23 │ │ │ │ + rsbeq r0, r7, ip, ror r1 │ │ │ │ + rsbeq pc, r7, lr, lsr #23 │ │ │ │ @ instruction: 0xfffffe69 │ │ │ │ @ instruction: 0xfffffaab │ │ │ │ @ instruction: 0xfffffd33 │ │ │ │ @ instruction: 0xfffffbc3 │ │ │ │ @ instruction: 0xfffffc37 │ │ │ │ @ instruction: 0xfffff797 │ │ │ │ @ instruction: 0xfffff911 │ │ │ │ @ instruction: 0xfffff9c3 │ │ │ │ @ instruction: 0xfffff759 │ │ │ │ @ instruction: 0xfffff921 │ │ │ │ @ instruction: 0xfffff90d │ │ │ │ @ instruction: 0xfffffae9 │ │ │ │ rsbseq r7, r1, sl, ror #26 │ │ │ │ - ldrdeq r0, [r7], #-0 @ │ │ │ │ - rsbeq pc, r5, r8, lsr #2 │ │ │ │ + ldrdeq r0, [r7], #-8 @ │ │ │ │ + rsbeq pc, r5, r0, lsr r1 @ │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl fecddf38 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldrdlt r0, [r7], r8 │ │ │ │ ldmdbmi r5, {r0, r2, r3, r9, sl, lr} │ │ │ │ stmdavs r0, {r2, r9, sl, lr}^ │ │ │ │ stmib sp, {r0, r3, r4, r5, r6, sl, lr}^ │ │ │ │ @@ -380807,27 +380807,27 @@ │ │ │ │ tstpvc r7, pc, asr #8 @ p-variant is OBSOLETE │ │ │ │ andcc r4, ip, r8, ror r4 │ │ │ │ @ instruction: 0xff86f690 │ │ │ │ strtmi r4, [r1], -r5, lsl #16 │ │ │ │ @ instruction: 0xf6914478 │ │ │ │ strtmi pc, [r0], -r1, asr #16 │ │ │ │ ldclt 0, cr11, [r0, #-28]! @ 0xffffffe4 │ │ │ │ - mlseq r7, r8, sl, pc @ │ │ │ │ - rsbeq r0, r7, r4, lsl r0 │ │ │ │ - rsbeq pc, r5, ip, rrx │ │ │ │ + rsbeq pc, r7, r0, lsr #21 │ │ │ │ + rsbeq r0, r7, ip, lsl r0 │ │ │ │ + rsbeq pc, r5, r4, ror r0 @ │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r8 │ │ │ │ bl fecddfac │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0x460b0ff8 │ │ │ │ ldrbtmi r4, [r9], #-2308 @ 0xfffff6fc │ │ │ │ ldmdavs r8, {r0, r1, r3, r4, fp, sp, lr} │ │ │ │ stmib sl, {r0, r1, r3, r7, r9, sl, ip, sp, lr, pc}^ │ │ │ │ @ instruction: 0xf080fab0 │ │ │ │ @ instruction: 0xbd080940 │ │ │ │ - rsbeq pc, r7, sl, lsr #20 │ │ │ │ + rsbeq pc, r7, r2, lsr sl @ │ │ │ │ andcs r2, r1, r0, lsl #6 │ │ │ │ @ instruction: 0x47706013 │ │ │ │ andcs r2, r1, r0, lsl #6 │ │ │ │ ldrbmi r6, [r0, -fp, asr #32]! │ │ │ │ cmppcs sl, r3, asr #12 @ p-variant is OBSOLETE │ │ │ │ smlalbtcs pc, r6, r0, r6 @ │ │ │ │ andcs r6, r1, r1, lsl r0 │ │ │ │ @@ -380874,16 +380874,16 @@ │ │ │ │ ldclt 0, cr11, [r0, #-8] │ │ │ │ ldrmi r2, [r0], -r0, lsl #6 │ │ │ │ andlt r6, r2, r3, lsr #32 │ │ │ │ svclt 0x0000bd10 │ │ │ │ andhi pc, r0, pc, lsr #7 │ │ │ │ qasxcc lr, ip, r8 │ │ │ │ svccc 0x00d78b56 │ │ │ │ - rsbeq pc, r6, r6, asr pc @ │ │ │ │ - rsbeq lr, r5, sl, ror pc │ │ │ │ + rsbeq pc, r6, lr, asr pc @ │ │ │ │ + rsbeq lr, r5, r2, lsl #31 │ │ │ │ ldmdavs r2, {r1, r3, r8, fp, sp, lr} │ │ │ │ bleq bc24fc │ │ │ │ bleq ff1c298c │ │ │ │ blx 5c2a80 │ │ │ │ ldc 8, cr13, [pc, #20] @ 186ed4 │ │ │ │ andcs r0, r1, sp, lsl #22 │ │ │ │ bleq 1c24d4 │ │ │ │ @@ -381253,15 +381253,15 @@ │ │ │ │ @ instruction: 0x4640e7d1 │ │ │ │ @ instruction: 0xf91af3a2 │ │ │ │ blpl 11c2f4c │ │ │ │ @ instruction: 0xf68ae7b8 │ │ │ │ svclt 0x0000e950 │ │ │ │ rsbseq r7, r1, r6, lsr #14 │ │ │ │ @ instruction: 0x000011b8 │ │ │ │ - rsbeq r4, ip, r6, asr #21 │ │ │ │ + rsbeq r4, ip, lr, asr #21 │ │ │ │ rsbseq r7, r1, r4, asr #12 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl fecde6ac │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldrmi r0, [r4], r8, ror #31 │ │ │ │ stmdavs r4, {r1, r3, r8, fp, sp, lr}^ │ │ │ │ ldmdavs r2, {r1, r7, ip, sp, pc} │ │ │ │ @@ -381310,18 +381310,18 @@ │ │ │ │ andcc r4, ip, r8, ror r4 │ │ │ │ blx fe6c4fae │ │ │ │ stmdbls r0, {r3, fp, lr} │ │ │ │ @ instruction: 0xf6904478 │ │ │ │ bls 1c66b4 │ │ │ │ svclt 0x0000e7ab │ │ │ │ ... │ │ │ │ - rsbeq pc, r6, r4, lsr #17 │ │ │ │ - rsbeq lr, r5, r8, asr #17 │ │ │ │ - rsbeq pc, r6, r4, ror #16 │ │ │ │ - rsbeq lr, r5, r8, lsl #17 │ │ │ │ + rsbeq pc, r6, ip, lsr #17 │ │ │ │ + ldrdeq lr, [r5], #-128 @ 0xffffff80 @ │ │ │ │ + rsbeq pc, r6, ip, ror #16 │ │ │ │ + mlseq r5, r0, r8, lr │ │ │ │ @ instruction: 0xed9f690b │ │ │ │ ldmdavs fp, {r0, r1, r3, r4, r8, r9, fp, ip, sp, lr} │ │ │ │ blne ec2bec │ │ │ │ blcs f42bf0 │ │ │ │ blne ff383078 │ │ │ │ blx 5c3170 │ │ │ │ ldc 13, cr13, [pc, #92] @ 18760c │ │ │ │ @@ -381676,22 +381676,22 @@ │ │ │ │ @ instruction: 0xf69071a0 │ │ │ │ @ instruction: 0x4621f8b5 │ │ │ │ @ instruction: 0xf6904630 │ │ │ │ @ instruction: 0xe7a9f971 │ │ │ │ ldcl 6, cr15, [ip, #548]! @ 0x224 │ │ │ │ rsbseq r6, r1, r4, asr #31 │ │ │ │ @ instruction: 0x000011b8 │ │ │ │ - rsbeq pc, r6, r2, asr r3 @ │ │ │ │ - rsbeq lr, r5, r6, ror r3 │ │ │ │ + rsbeq pc, r6, sl, asr r3 @ │ │ │ │ + rsbeq lr, r5, lr, ror r3 │ │ │ │ rsbseq r6, r1, r4, lsl #31 │ │ │ │ - rsbeq pc, r6, ip, lsr r3 @ │ │ │ │ - ldrdeq pc, [r6], #-42 @ 0xffffffd6 @ │ │ │ │ - strdeq lr, [r5], #-46 @ 0xffffffd2 @ │ │ │ │ - strhteq pc, [r6], #-46 @ 0xffffffd2 @ │ │ │ │ - rsbeq lr, r5, r8, ror #5 │ │ │ │ + rsbeq pc, r6, r4, asr #6 │ │ │ │ + rsbeq pc, r6, r2, ror #5 │ │ │ │ + rsbeq lr, r5, r6, lsl #6 │ │ │ │ + rsbeq pc, r6, r6, asr #5 │ │ │ │ + strdeq lr, [r5], #-32 @ 0xffffffe0 @ │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl fecded68 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fd0 │ │ │ │ addlt ip, r9, r8, ror #1 │ │ │ │ strcs r4, [r0], #-2361 @ 0xfffff6c7 │ │ │ │ ldrbtmi r4, [ip], #3385 @ 0xd39 │ │ │ │ @@ -381749,16 +381749,16 @@ │ │ │ │ stmdals r5, {r0, r2, r5, fp, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf6904629 │ │ │ │ ldrb pc, [r9, r1, ror #17] @ │ │ │ │ stcl 6, cr15, [ip, #-548]! @ 0xfffffddc │ │ │ │ @ instruction: 0x00716e96 │ │ │ │ @ instruction: 0xfffff525 │ │ │ │ @ instruction: 0x000011b8 │ │ │ │ - rsbeq pc, r6, r6, asr r2 @ │ │ │ │ - rsbeq pc, r6, ip, asr #4 │ │ │ │ + rsbeq pc, r6, lr, asr r2 @ │ │ │ │ + rsbeq pc, r6, r4, asr r2 @ │ │ │ │ @ instruction: 0xffffffab │ │ │ │ @ instruction: 0xfffff211 │ │ │ │ @ instruction: 0xfffff211 │ │ │ │ @ instruction: 0xfffff8dd │ │ │ │ @ instruction: 0xfffff221 │ │ │ │ @ instruction: 0xfffffe61 │ │ │ │ @ instruction: 0xfffff9bd │ │ │ │ @@ -381766,16 +381766,16 @@ │ │ │ │ @ instruction: 0xfffff551 │ │ │ │ @ instruction: 0xfffffa27 │ │ │ │ @ instruction: 0xfffff1ed │ │ │ │ @ instruction: 0xfffff2b3 │ │ │ │ @ instruction: 0xfffff20b │ │ │ │ @ instruction: 0xfffff1fd │ │ │ │ rsbseq r6, r1, r4, lsl #28 │ │ │ │ - rsbeq pc, r6, r0, lsr #3 │ │ │ │ - rsbeq lr, r5, r2, asr #3 │ │ │ │ + rsbeq pc, r6, r8, lsr #3 │ │ │ │ + rsbeq lr, r5, sl, asr #3 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ bl fecdeeb8 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fd8 │ │ │ │ ldrdlt lr, [r8], ip │ │ │ │ strcs r4, [r0], #-2358 @ 0xfffff6ca │ │ │ │ ldrsbgt pc, [r8], #143 @ 0x8f @ │ │ │ │ @@ -381830,16 +381830,16 @@ │ │ │ │ @ instruction: 0xf6904478 │ │ │ │ bls 305e98 >::_M_default_append(unsigned int)@@Base+0x832d4> │ │ │ │ @ instruction: 0xf689e7e3 │ │ │ │ svclt 0x0000eccc │ │ │ │ rsbseq r6, r1, r4, asr #26 │ │ │ │ @ instruction: 0xfffff3d3 │ │ │ │ @ instruction: 0x000011b8 │ │ │ │ - rsbeq pc, r6, r4, lsl #2 │ │ │ │ - strdeq pc, [r6], #-10 @ │ │ │ │ + rsbeq pc, r6, ip, lsl #2 │ │ │ │ + rsbeq pc, r6, r2, lsl #2 │ │ │ │ @ instruction: 0xfffffe55 │ │ │ │ @ instruction: 0xfffff0bb │ │ │ │ @ instruction: 0xfffff0bb │ │ │ │ @ instruction: 0xfffff787 │ │ │ │ @ instruction: 0xfffffd0d │ │ │ │ @ instruction: 0xfffff869 │ │ │ │ @ instruction: 0xfffff599 │ │ │ │ @@ -381847,16 +381847,16 @@ │ │ │ │ @ instruction: 0xfffff8d5 │ │ │ │ @ instruction: 0xfffff09b │ │ │ │ @ instruction: 0xfffff161 │ │ │ │ @ instruction: 0xfffff0b9 │ │ │ │ @ instruction: 0xfffff0ad │ │ │ │ @ instruction: 0xfffff095 │ │ │ │ rsbseq r6, r1, lr, lsr #25 │ │ │ │ - rsbeq pc, r6, r8, asr #32 │ │ │ │ - rsbeq lr, r5, ip, rrx │ │ │ │ + rsbeq pc, r6, r0, asr r0 @ │ │ │ │ + rsbeq lr, r5, r4, ror r0 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl fecdeffc │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldrdlt r0, [r7], r8 │ │ │ │ ldmdbmi r5, {r0, r2, r3, r9, sl, lr} │ │ │ │ stmdavs r0, {r2, r9, sl, lr}^ │ │ │ │ stmib sp, {r0, r3, r4, r5, r6, sl, lr}^ │ │ │ │ @@ -381875,27 +381875,27 @@ │ │ │ │ biccs pc, r2, r0, asr #4 │ │ │ │ andcc r4, ip, r8, ror r4 │ │ │ │ @ instruction: 0xff24f68f │ │ │ │ strtmi r4, [r1], -r5, lsl #16 │ │ │ │ @ instruction: 0xf68f4478 │ │ │ │ @ instruction: 0x4620ffdf │ │ │ │ ldclt 0, cr11, [r0, #-28]! @ 0xffffffe4 │ │ │ │ - ldrdeq lr, [r6], #-248 @ 0xffffff08 @ │ │ │ │ - rsbeq lr, r6, r4, lsl #31 │ │ │ │ - rsbeq sp, r5, r8, lsr #31 │ │ │ │ + rsbeq lr, r6, r0, ror #31 │ │ │ │ + rsbeq lr, r6, ip, lsl #31 │ │ │ │ + strhteq sp, [r5], #-240 @ 0xffffff10 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r8 │ │ │ │ bl fecdf070 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0x460b0ff8 │ │ │ │ ldrbtmi r4, [r9], #-2308 @ 0xfffff6fc │ │ │ │ ldmdavs r8, {r0, r1, r3, r4, fp, sp, lr} │ │ │ │ stmdb r8!, {r1, r3, r7, r9, sl, ip, sp, lr, pc}^ │ │ │ │ @ instruction: 0xf080fab0 │ │ │ │ @ instruction: 0xbd080940 │ │ │ │ - rsbeq lr, r6, sl, ror #30 │ │ │ │ + rsbeq lr, r6, r2, ror pc │ │ │ │ andeq r0, r0, r0 │ │ │ │ @ instruction: 0x21b5f24c │ │ │ │ teqppl fp, r5, asr #5 @ p-variant is OBSOLETE │ │ │ │ andcs r6, r1, r1, lsl r0 │ │ │ │ submi r6, fp, fp, lsl r8 │ │ │ │ @ instruction: 0x47706013 │ │ │ │ svclt 0x000c2a01 │ │ │ │ @@ -381913,16 +381913,16 @@ │ │ │ │ stmdami r6, {r3, r4, r5, r6, r7, r8, r9, sl, fp} │ │ │ │ ldrbtmi r2, [r8], #-411 @ 0xfffffe65 │ │ │ │ @ instruction: 0xf68f300c │ │ │ │ stmdami r4, {r0, r1, r2, r4, r6, r7, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf68f4478 │ │ │ │ mulcs r1, r3, pc @ │ │ │ │ svclt 0x0000bd08 │ │ │ │ - rsbeq lr, r6, lr, lsr #30 │ │ │ │ - rsbeq lr, r6, ip, lsr pc │ │ │ │ + rsbeq lr, r6, r6, lsr pc │ │ │ │ + rsbeq lr, r6, r4, asr #30 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl fecdf104 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0x46940fd8 │ │ │ │ stmdavs r4, {r1, r3, r8, fp, sp, lr}^ │ │ │ │ ldmdavs r2, {r1, r2, r7, ip, sp, pc} │ │ │ │ ldrsbt pc, [r8], #-132 @ 0xffffff7c @ │ │ │ │ @@ -381949,15 +381949,15 @@ │ │ │ │ mcr 4, 4, r3, cr7, cr15, {7} │ │ │ │ vstr d5, [sp, #24] │ │ │ │ @ instruction: 0xf6895b00 │ │ │ │ vldr s28, [sp, #816] @ 0x330 │ │ │ │ vmla.f64 d5, d7, d0 │ │ │ │ vldr s8, [pc, #576] @ 1881c0 │ │ │ │ @ instruction: 0x46324b1b │ │ │ │ - blne 883604 │ │ │ │ + blne 883604 │ │ │ │ ldc 6, cr4, [pc, #160] @ 18802c │ │ │ │ vldr d2, [pc, #112] @ 188000 │ │ │ │ vmov.32 r3, d5[0] │ │ │ │ vldr d1, [pc, #16] @ 187fa8 │ │ │ │ vmov.32 r6, d8[1] │ │ │ │ vldr d4, [sp, #924] @ 0x39c │ │ │ │ blls 426bac │ │ │ │ @@ -381985,16 +381985,16 @@ │ │ │ │ svccc 0x00f7401c │ │ │ │ ldrpl lr, [sl, #343]! @ 0x157 │ │ │ │ svccc 0x00f6be1c │ │ │ │ ldcgt 4, cr1, [ip], #-420 @ 0xfffffe5c │ │ │ │ svccc 0x00d23531 │ │ │ │ @ instruction: 0xc6ec5a7e │ │ │ │ svccc 0x00d04f20 │ │ │ │ - rsbeq lr, r6, lr, lsr lr │ │ │ │ - rsbeq sp, r5, lr, lsl lr │ │ │ │ + rsbeq lr, r6, r6, asr #28 │ │ │ │ + rsbeq sp, r5, r6, lsr #28 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl fecdf224 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fd0 │ │ │ │ addlt ip, r9, ip, asr #1 │ │ │ │ strcs r4, [r0], #-2354 @ 0xfffff6ce │ │ │ │ ldrbtmi r4, [ip], #3378 @ 0xd32 │ │ │ │ @@ -382045,28 +382045,28 @@ │ │ │ │ strtmi r9, [r9], -r5, lsl #16 │ │ │ │ cdp2 6, 9, cr15, cr2, cr15, {4} │ │ │ │ @ instruction: 0xf689e7d9 │ │ │ │ svclt 0x0000eb1e │ │ │ │ ldrsbteq r6, [r1], #-154 @ 0xffffff66 │ │ │ │ andeq r0, r0, sp, asr r2 │ │ │ │ @ instruction: 0x000011b8 │ │ │ │ - rsbeq lr, r6, sl, lsl #28 │ │ │ │ - rsbeq lr, r6, r0, lsr #28 │ │ │ │ + rsbeq lr, r6, r2, lsl lr │ │ │ │ + rsbeq lr, r6, r8, lsr #28 │ │ │ │ @ instruction: 0xfffffe8b │ │ │ │ @ instruction: 0xffffffa5 │ │ │ │ andeq r0, r0, r7, ror #5 │ │ │ │ strheq r0, [r0], -r7 │ │ │ │ @ instruction: 0xfffffe43 │ │ │ │ @ instruction: 0xfffffe03 │ │ │ │ @ instruction: 0xfffffe13 │ │ │ │ @ instruction: 0xfffffe1f │ │ │ │ @ instruction: 0xfffffe21 │ │ │ │ rsbseq r6, r1, r6, ror #18 │ │ │ │ - rsbeq lr, r6, r6, asr #26 │ │ │ │ - rsbeq sp, r5, r4, lsr #26 │ │ │ │ + rsbeq lr, r6, lr, asr #26 │ │ │ │ + rsbeq sp, r5, ip, lsr #26 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00b8f8cc │ │ │ │ addlt r4, r9, r4, asr #24 │ │ │ │ strmi r4, [r5], -r4, asr #18 │ │ │ │ mrcls 4, 0, r4, cr4, cr12, {3} │ │ │ │ @@ -382134,26 +382134,26 @@ │ │ │ │ ldmdami r1, {r0, r1, r5, r8, sl, fp, ip, sp, lr, pc} │ │ │ │ ldrbtmi r4, [r8], #-1625 @ 0xfffff9a7 │ │ │ │ ldc2l 6, cr15, [lr, #572] @ 0x23c │ │ │ │ @ instruction: 0xf689e7e4 │ │ │ │ svclt 0x0000ea6a │ │ │ │ ldrhteq r6, [r1], #-140 @ 0xffffff74 │ │ │ │ @ instruction: 0x000011b8 │ │ │ │ - mlseq r6, r0, ip, lr │ │ │ │ - rsbeq sp, r5, r0, ror ip │ │ │ │ + mlseq r6, r8, ip, lr │ │ │ │ + rsbeq sp, r5, r8, ror ip │ │ │ │ rsbseq r6, r1, lr, ror r8 │ │ │ │ - rsbeq lr, r6, r6, asr #25 │ │ │ │ - rsbeq lr, r6, r4, lsl ip │ │ │ │ - strdeq sp, [r5], #-180 @ 0xffffff4c @ │ │ │ │ - strdeq lr, [r6], #-186 @ 0xffffff46 @ │ │ │ │ - ldrdeq sp, [r5], #-186 @ 0xffffff46 @ │ │ │ │ - rsbeq lr, r6, r4, ror #23 │ │ │ │ - rsbeq sp, r5, r4, asr #23 │ │ │ │ - rsbeq lr, r6, r6, asr #23 │ │ │ │ - rsbeq lr, r6, r6, lsr #24 │ │ │ │ + rsbeq lr, r6, lr, asr #25 │ │ │ │ + rsbeq lr, r6, ip, lsl ip │ │ │ │ + strdeq sp, [r5], #-188 @ 0xffffff44 @ │ │ │ │ + rsbeq lr, r6, r2, lsl #24 │ │ │ │ + rsbeq sp, r5, r2, ror #23 │ │ │ │ + rsbeq lr, r6, ip, ror #23 │ │ │ │ + rsbeq sp, r5, ip, asr #23 │ │ │ │ + rsbeq lr, r6, lr, asr #23 │ │ │ │ + rsbeq lr, r6, lr, lsr #24 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ stc 12, cr5, [sp, #-512]! @ 0xfffffe00 │ │ │ │ bl feceaeb4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ stmdbvs fp, {r5, r6, r7, r8, r9, sl, fp} │ │ │ │ blhi 1c3d8c │ │ │ │ blvs 9c3930 │ │ │ │ @@ -382353,29 +382353,29 @@ │ │ │ │ @ instruction: 0xf06f1111 │ │ │ │ ldrbtmi r0, [r8], #-1034 @ 0xfffffbf6 │ │ │ │ @ instruction: 0xf68f300c │ │ │ │ stmdami r7, {r0, r1, r2, r5, r6, r8, r9, fp, ip, sp, lr, pc} │ │ │ │ ldrbtmi r4, [r8], #-1577 @ 0xfffff9d7 │ │ │ │ stc2 6, cr15, [r2], #-572 @ 0xfffffdc4 │ │ │ │ svclt 0x0000e7de │ │ │ │ - rsbeq lr, r6, r6, lsl r9 │ │ │ │ - rsbeq lr, r6, r0, ror r8 │ │ │ │ - rsbeq sp, r5, r0, asr r8 │ │ │ │ - rsbeq lr, r6, lr, asr #16 │ │ │ │ - rsbeq lr, r6, lr, lsr #17 │ │ │ │ + rsbeq lr, r6, lr, lsl r9 │ │ │ │ + rsbeq lr, r6, r8, ror r8 │ │ │ │ + rsbeq sp, r5, r8, asr r8 │ │ │ │ + rsbeq lr, r6, r6, asr r8 │ │ │ │ + strhteq lr, [r6], #-134 @ 0xffffff7a │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r8 │ │ │ │ bl fecdf7f0 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0x460b0ff8 │ │ │ │ ldrbtmi r4, [r9], #-2308 @ 0xfffff6fc │ │ │ │ ldmdavs r8, {r0, r1, r3, r4, fp, sp, lr} │ │ │ │ stc 6, cr15, [r8, #548]! @ 0x224 │ │ │ │ @ instruction: 0xf080fab0 │ │ │ │ @ instruction: 0xbd080940 │ │ │ │ - rsbeq lr, r6, sl, ror r8 │ │ │ │ + rsbeq lr, r6, r2, lsl #17 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ bl fecdf818 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fd8 │ │ │ │ strhlt lr, [r8], ip │ │ │ │ strcs r4, [r0], #-2350 @ 0xfffff6d2 │ │ │ │ ldrsbtgt pc, [r8], pc @ │ │ │ │ @@ -382422,28 +382422,28 @@ │ │ │ │ ldrbtmi r9, [r8], #-2309 @ 0xfffff6fb │ │ │ │ blx fe9c6112 │ │ │ │ strb r9, [r3, r5, lsl #20]! │ │ │ │ stmda sl!, {r0, r3, r7, r9, sl, ip, sp, lr, pc} │ │ │ │ rsbseq r6, r1, r4, ror #7 │ │ │ │ @ instruction: 0xfffffc67 │ │ │ │ @ instruction: 0x000011b8 │ │ │ │ - rsbeq lr, r6, r4, lsl r8 │ │ │ │ - rsbeq lr, r6, sl, lsr #16 │ │ │ │ + rsbeq lr, r6, ip, lsl r8 │ │ │ │ + rsbeq lr, r6, r2, lsr r8 │ │ │ │ @ instruction: 0xfffff891 │ │ │ │ @ instruction: 0xfffff9ab │ │ │ │ @ instruction: 0xfffffced │ │ │ │ @ instruction: 0xfffffabd │ │ │ │ @ instruction: 0xfffff849 │ │ │ │ @ instruction: 0xfffff809 │ │ │ │ @ instruction: 0xfffff819 │ │ │ │ @ instruction: 0xfffff825 │ │ │ │ @ instruction: 0xfffff827 │ │ │ │ rsbseq r6, r1, ip, ror #6 │ │ │ │ - rsbeq lr, r6, sl, asr #14 │ │ │ │ - rsbeq sp, r5, sl, lsr #14 │ │ │ │ + rsbeq lr, r6, r2, asr r7 │ │ │ │ + rsbeq sp, r5, r2, lsr r7 │ │ │ │ andeq r0, r0, r0 │ │ │ │ andcs r2, r1, r0, lsl #6 │ │ │ │ @ instruction: 0x47706013 │ │ │ │ andcs r2, r1, r0, lsl #6 │ │ │ │ ldrbmi r6, [r0, -fp, asr #32]! │ │ │ │ blvc bc3d7c │ │ │ │ stc 0, cr2, [r3, #4] │ │ │ │ @@ -382515,16 +382515,16 @@ │ │ │ │ @ instruction: 0x21b99001 │ │ │ │ ldrbtmi r4, [r8], #-2053 @ 0xfffff7fb │ │ │ │ @ instruction: 0xf68f300c │ │ │ │ stmdami r4, {r0, r1, r5, r9, fp, ip, sp, lr, pc} │ │ │ │ ldrbtmi r9, [r8], #-2305 @ 0xfffff6ff │ │ │ │ blx ff946294 │ │ │ │ ldrb r9, [ip, r1, lsl #20] │ │ │ │ - rsbeq lr, r6, r2, ror #12 │ │ │ │ - rsbeq sp, r5, r6, lsr #11 │ │ │ │ + rsbeq lr, r6, sl, ror #12 │ │ │ │ + rsbeq sp, r5, lr, lsr #11 │ │ │ │ @ instruction: 0xed9f690b │ │ │ │ ldmdavs fp, {r0, r1, r3, r4, r8, r9, fp, ip, sp, lr} │ │ │ │ blne ec3ebc │ │ │ │ blcs f43ec0 │ │ │ │ blne ff384348 │ │ │ │ blx 5c4440 │ │ │ │ ldc 13, cr13, [pc, #92] @ 1888dc │ │ │ │ @@ -382804,15 +382804,15 @@ │ │ │ │ ... │ │ │ │ ldmibls r9, {r1, r3, r4, r7, r8, fp, ip, pc} │ │ │ │ svccc 0x00b99999 │ │ │ │ @ instruction: 0x1628aed2 │ │ │ │ svccc 0x00fb7e15 │ │ │ │ rsbseq r6, r1, r0, lsl r1 │ │ │ │ @ instruction: 0x000011b8 │ │ │ │ - rsbeq r3, ip, lr, ror #9 │ │ │ │ + strdeq r3, [ip], #-70 @ 0xffffffba @ │ │ │ │ ldrsbteq r5, [r1], #-250 @ 0xffffff06 │ │ │ │ ldrbmi lr, [r0, sp, lsr #18]! │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00c0f8cc │ │ │ │ addlt r4, r8, fp, lsr ip │ │ │ │ @ instruction: 0x4605493b │ │ │ │ @@ -382872,22 +382872,22 @@ │ │ │ │ @ instruction: 0xff5cf68e │ │ │ │ ldrtmi r4, [r0], -r1, lsr #12 │ │ │ │ @ instruction: 0xf818f68f │ │ │ │ @ instruction: 0xf688e7ab │ │ │ │ svclt 0x0000eca4 │ │ │ │ rsbseq r5, r1, ip, lsl #26 │ │ │ │ @ instruction: 0x000011b8 │ │ │ │ - rsbeq lr, r6, ip, ror r1 │ │ │ │ - rsbeq sp, r5, r0, asr #1 │ │ │ │ + rsbeq lr, r6, r4, lsl #3 │ │ │ │ + rsbeq sp, r5, r8, asr #1 │ │ │ │ rsbseq r5, r1, lr, asr #25 │ │ │ │ - rsbeq lr, r6, r2, ror #2 │ │ │ │ - rsbeq lr, r6, r6, lsl #2 │ │ │ │ - rsbeq sp, r5, sl, asr #32 │ │ │ │ - rsbeq lr, r6, sl, ror #1 │ │ │ │ - rsbeq sp, r5, r4, lsr r0 │ │ │ │ + rsbeq lr, r6, sl, ror #2 │ │ │ │ + rsbeq lr, r6, lr, lsl #2 │ │ │ │ + rsbeq sp, r5, r2, asr r0 │ │ │ │ + strdeq lr, [r6], #-2 @ │ │ │ │ + rsbeq sp, r5, ip, lsr r0 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl fece001c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fd0 │ │ │ │ addlt ip, r9, r4, ror #1 │ │ │ │ strcs r4, [r0], #-2360 @ 0xfffff6c8 │ │ │ │ ldrbtmi r4, [ip], #3384 @ 0xd38 │ │ │ │ @@ -382944,32 +382944,32 @@ │ │ │ │ strtmi r9, [r9], -r5, lsl #16 │ │ │ │ @ instruction: 0xff8af68e │ │ │ │ @ instruction: 0xf688e7d9 │ │ │ │ svclt 0x0000ec16 │ │ │ │ rsbseq r5, r1, r2, ror #23 │ │ │ │ @ instruction: 0xfffff989 │ │ │ │ @ instruction: 0x000011b8 │ │ │ │ - rsbeq lr, r6, sl, ror r0 │ │ │ │ - rsbeq lr, r6, r4, ror r0 │ │ │ │ + rsbeq lr, r6, r2, lsl #1 │ │ │ │ + rsbeq lr, r6, ip, ror r0 │ │ │ │ @ instruction: 0xffffffab │ │ │ │ @ instruction: 0xfffff8b5 │ │ │ │ @ instruction: 0xfffff8b5 │ │ │ │ @ instruction: 0xfffff96d │ │ │ │ @ instruction: 0xfffffe67 │ │ │ │ @ instruction: 0xfffff9db │ │ │ │ @ instruction: 0xfffffa53 │ │ │ │ andeq r0, r0, r9, asr #1 │ │ │ │ @ instruction: 0xfffff8d3 │ │ │ │ @ instruction: 0xfffff8a1 │ │ │ │ @ instruction: 0xfffff88b │ │ │ │ @ instruction: 0xfffff8a3 │ │ │ │ @ instruction: 0xfffff8b5 │ │ │ │ rsbseq r5, r1, r6, asr fp │ │ │ │ - ldrdeq sp, [r6], #-242 @ 0xffffff0e @ │ │ │ │ - rsbeq ip, r5, r4, lsl pc │ │ │ │ + ldrdeq sp, [r6], #-250 @ 0xffffff06 @ │ │ │ │ + rsbeq ip, r5, ip, lsl pc │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ stc 12, cr5, [sp, #-512]! @ 0xfffffe00 │ │ │ │ bl fecebb70 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldrdlt r0, [r6], r8 │ │ │ │ @ instruction: 0xf04f6843 │ │ │ │ ldc 12, cr0, [pc, #4] @ 188f7c │ │ │ │ @@ -383179,32 +383179,32 @@ │ │ │ │ ldrbtmi r9, [r8], #-2309 @ 0xfffff6fb │ │ │ │ ldc2 6, cr15, [r2, #568]! @ 0x238 │ │ │ │ strb r9, [r3, r5, lsl #20]! │ │ │ │ b 10c6cd8 │ │ │ │ rsbseq r5, r1, r0, lsr #16 │ │ │ │ @ instruction: 0xfffff5c7 │ │ │ │ @ instruction: 0x000011b8 │ │ │ │ - strhteq sp, [r6], #-200 @ 0xffffff38 │ │ │ │ - strhteq sp, [r6], #-194 @ 0xffffff3e │ │ │ │ + rsbeq sp, r6, r0, asr #25 │ │ │ │ + strhteq sp, [r6], #-202 @ 0xffffff36 │ │ │ │ @ instruction: 0xfffffbe5 │ │ │ │ @ instruction: 0xfffff4ef │ │ │ │ @ instruction: 0xfffff4ef │ │ │ │ @ instruction: 0xfffff5a7 │ │ │ │ @ instruction: 0xfffffaa1 │ │ │ │ @ instruction: 0xfffff615 │ │ │ │ @ instruction: 0xfffff68d │ │ │ │ @ instruction: 0xfffffd03 │ │ │ │ @ instruction: 0xfffff50d │ │ │ │ @ instruction: 0xfffff4db │ │ │ │ @ instruction: 0xfffff4c5 │ │ │ │ @ instruction: 0xfffff4dd │ │ │ │ @ instruction: 0xfffff4ef │ │ │ │ @ instruction: 0x00715790 │ │ │ │ - rsbeq sp, r6, sl, lsl #24 │ │ │ │ - rsbeq ip, r5, lr, asr #22 │ │ │ │ + rsbeq sp, r6, r2, lsl ip │ │ │ │ + rsbeq ip, r5, r6, asr fp │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl fece0514 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldrdlt r0, [r7], r8 │ │ │ │ ldmdbmi r5, {r0, r2, r3, r9, sl, lr} │ │ │ │ stmdavs r0, {r2, r9, sl, lr}^ │ │ │ │ stmib sp, {r0, r3, r4, r5, r6, sl, lr}^ │ │ │ │ @@ -383223,27 +383223,27 @@ │ │ │ │ tstpcs sl, r0, asr #4 @ p-variant is OBSOLETE │ │ │ │ andcc r4, ip, r8, ror r4 │ │ │ │ ldc2 6, cr15, [r8], {142} @ 0x8e │ │ │ │ strtmi r4, [r1], -r5, lsl #16 │ │ │ │ @ instruction: 0xf68e4478 │ │ │ │ @ instruction: 0x4620fd53 │ │ │ │ ldclt 0, cr11, [r0, #-28]! @ 0xffffffe4 │ │ │ │ - mlseq r6, ip, fp, sp │ │ │ │ - rsbeq sp, r6, ip, asr #22 │ │ │ │ - mlseq r5, r0, sl, ip │ │ │ │ + rsbeq sp, r6, r4, lsr #23 │ │ │ │ + rsbeq sp, r6, r4, asr fp │ │ │ │ + mlseq r5, r8, sl, ip │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r8 │ │ │ │ bl fece0588 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0x460b0ff8 │ │ │ │ ldrbtmi r4, [r9], #-2308 @ 0xfffff6fc │ │ │ │ ldmdavs r8, {r0, r1, r3, r4, fp, sp, lr} │ │ │ │ cdp 6, 13, cr15, cr12, cr8, {4} │ │ │ │ @ instruction: 0xf080fab0 │ │ │ │ @ instruction: 0xbd080940 │ │ │ │ - rsbeq sp, r6, lr, lsr #22 │ │ │ │ + rsbeq sp, r6, r6, lsr fp │ │ │ │ andeq r0, r0, r0 │ │ │ │ andcs r2, r1, r0, lsl #6 │ │ │ │ @ instruction: 0x47706013 │ │ │ │ andcs r2, r1, r0, lsl #6 │ │ │ │ ldrbmi r6, [r0, -fp, asr #32]! │ │ │ │ @ instruction: 0xeeb7690a │ │ │ │ andcs r5, r1, r0, lsl #22 │ │ │ │ @@ -383317,19 +383317,19 @@ │ │ │ │ ldrtmi r4, [r8], -r1, asr #12 │ │ │ │ vsri.16 q2, q13, #4 │ │ │ │ @ instruction: 0xed95f93d │ │ │ │ adcvs r7, lr, r0, lsl #22 │ │ │ │ svclt 0x0000e7c0 │ │ │ │ stmdahi r0, {r2, r3, r4, r7, r8, sl, ip, sp, lr} │ │ │ │ mrcvc 4, 1, lr, cr7, cr12, {1} │ │ │ │ - rsbeq sp, r6, r2, asr sl │ │ │ │ - ldrdeq sp, [r6], #-170 @ 0xffffff56 @ │ │ │ │ - rsbeq sp, r6, r6, asr #21 │ │ │ │ - rsbeq ip, r5, r2, lsr r9 │ │ │ │ - strhteq r3, [r9], #-64 @ 0xffffffc0 │ │ │ │ + rsbeq sp, r6, sl, asr sl │ │ │ │ + rsbeq sp, r6, r2, ror #21 │ │ │ │ + rsbeq sp, r6, lr, asr #21 │ │ │ │ + rsbeq ip, r5, sl, lsr r9 │ │ │ │ + strhteq r3, [r9], #-72 @ 0xffffffb8 │ │ │ │ ldmdavs fp, {r0, r1, r3, r8, fp, sp, lr} │ │ │ │ bleq bc4b54 │ │ │ │ bleq ff1c4fe0 │ │ │ │ blx 5c50d4 │ │ │ │ ldc 8, cr13, [pc, #20] @ 189528 │ │ │ │ andcs r0, r1, ip, lsl #22 │ │ │ │ bleq 1c4b24 │ │ │ │ @@ -383427,19 +383427,19 @@ │ │ │ │ blcs 2c4d00 >::_M_default_append(unsigned int)@@Base+0x4213c> │ │ │ │ ldr r6, [pc, r3, lsr #1] │ │ │ │ andhi pc, r0, pc, lsr #7 │ │ │ │ stmdahi r0, {r2, r3, r4, r7, r8, sl, ip, sp, lr} │ │ │ │ mrcvc 4, 1, lr, cr7, cr12, {1} │ │ │ │ stmdahi r0, {r2, r3, r4, r7, r8, sl, ip, sp, lr} │ │ │ │ mrc2 4, 1, lr, cr7, cr12, {1} │ │ │ │ - strhteq sp, [r6], #-138 @ 0xffffff76 │ │ │ │ - rsbeq sp, r6, r0, asr #18 │ │ │ │ - rsbeq sp, r6, r6, lsr #18 │ │ │ │ - mlseq r5, r2, r7, ip │ │ │ │ - rsbeq r3, r9, ip, lsl #6 │ │ │ │ + rsbeq sp, r6, r2, asr #17 │ │ │ │ + rsbeq sp, r6, r8, asr #18 │ │ │ │ + rsbeq sp, r6, lr, lsr #18 │ │ │ │ + mlseq r5, sl, r7, ip │ │ │ │ + rsbeq r3, r9, r4, lsl r3 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl fece08c0 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strmi r0, [r4], -r0, ror #31 │ │ │ │ @ instruction: 0x461a4616 │ │ │ │ addlt r6, r4, fp, lsl #18 │ │ │ │ stmdavs r3!, {r3, r4, fp, sp, lr}^ │ │ │ │ @@ -383467,29 +383467,29 @@ │ │ │ │ sbcsle r2, ip, r1, lsl #16 │ │ │ │ biccs r4, r4, r5, lsl #16 │ │ │ │ andcc r4, ip, r8, ror r4 │ │ │ │ blx fed47170 │ │ │ │ strtmi r4, [r1], -r3, lsl #16 │ │ │ │ @ instruction: 0xf68e4478 │ │ │ │ ldrb pc, [r0, r9, ror #22] @ │ │ │ │ - rsbeq sp, r6, r0, asr r8 │ │ │ │ - strhteq ip, [r5], #-108 @ 0xffffff94 │ │ │ │ + rsbeq sp, r6, r8, asr r8 │ │ │ │ + rsbeq ip, r5, r4, asr #13 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ bl fece0954 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r5, r8, ror #31 │ │ │ │ vsubl.u16 , d11, d3 │ │ │ │ blmi 349000 >::_M_default_append(unsigned int)@@Base+0xc643c> │ │ │ │ stcleq 0, cr15, [r2], #316 @ 0x13c │ │ │ │ andscs r9, r0, #49152 @ 0xc000 │ │ │ │ @ instruction: 0xf8cd447b │ │ │ │ @ instruction: 0xf68bc000 │ │ │ │ andcs pc, r1, r5, lsr ip @ │ │ │ │ stclt 0, cr11, [r0, #-20] @ 0xffffffec │ │ │ │ - rsbeq sp, r6, ip, lsr #16 │ │ │ │ + rsbeq sp, r6, r4, lsr r8 │ │ │ │ ldcvs 5, cr15, [r0] │ │ │ │ blvs 244bf8 │ │ │ │ blvs ff1c525c │ │ │ │ blx 5c5354 │ │ │ │ @ instruction: 0xf500da49 │ │ │ │ ldc 0, cr6, [r0, #696] @ 0x2b8 │ │ │ │ vmov.f64 d5, #64 @ 0x3e000000 0.125 │ │ │ │ @@ -383737,15 +383737,15 @@ │ │ │ │ svclt 0x0000ede6 │ │ │ │ andhi pc, r0, pc, lsr #7 │ │ │ │ ldmibls r9, {r1, r3, r4, r7, r8, fp, ip, pc} │ │ │ │ svccc 0x00b99999 │ │ │ │ ... │ │ │ │ rsbseq r5, r1, r2, lsr r1 │ │ │ │ @ instruction: 0x000011b8 │ │ │ │ - rsbeq r2, ip, r2, lsr #10 │ │ │ │ + rsbeq r2, ip, sl, lsr #10 │ │ │ │ @ instruction: 0x0071509a │ │ │ │ ldrbmi lr, [r0, sp, lsr #18]! │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00c0f8cc │ │ │ │ addlt r4, r8, ip, lsr ip │ │ │ │ @ instruction: 0x4605493c │ │ │ │ @@ -383806,22 +383806,22 @@ │ │ │ │ @ instruction: 0xf68e7186 │ │ │ │ strtmi pc, [r1], -r9, lsl #16 │ │ │ │ @ instruction: 0xf68e4630 │ │ │ │ str pc, [r9, r5, asr #17]! │ │ │ │ ldcl 6, cr15, [r0, #-540] @ 0xfffffde4 │ │ │ │ rsbseq r4, r1, ip, ror #28 │ │ │ │ @ instruction: 0x000011b8 │ │ │ │ - strhteq sp, [r6], #-50 @ 0xffffffce │ │ │ │ - rsbeq ip, r5, lr, lsl r2 │ │ │ │ + strhteq sp, [r6], #-58 @ 0xffffffc6 │ │ │ │ + rsbeq ip, r5, r6, lsr #4 │ │ │ │ rsbseq r4, r1, ip, lsr #28 │ │ │ │ - strhteq sp, [r6], #-48 @ 0xffffffd0 │ │ │ │ - rsbeq sp, r6, sl, lsr r3 │ │ │ │ - rsbeq ip, r5, r6, lsr #3 │ │ │ │ - rsbeq sp, r6, lr, lsl r3 │ │ │ │ - mlseq r5, r0, r1, ip │ │ │ │ + strhteq sp, [r6], #-56 @ 0xffffffc8 │ │ │ │ + rsbeq sp, r6, r2, asr #6 │ │ │ │ + rsbeq ip, r5, lr, lsr #3 │ │ │ │ + rsbeq sp, r6, r6, lsr #6 │ │ │ │ + mlseq r5, r8, r1, ip │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl fece0ec0 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldrdlt r0, [r7], r8 │ │ │ │ blvc 1f45348 │ │ │ │ bleq 1c5318 │ │ │ │ ldc 4, cr2, [r2, #4] │ │ │ │ @@ -384031,41 +384031,41 @@ │ │ │ │ mvnscc pc, pc, asr #32 │ │ │ │ @ instruction: 0xf68d4478 │ │ │ │ strb pc, [r8, r3, lsl #30] @ │ │ │ │ bl fe547a30 │ │ │ │ ... │ │ │ │ rsbseq r4, r1, lr, lsr fp │ │ │ │ @ instruction: 0x000011b8 │ │ │ │ - rsbeq sp, r6, lr, lsr #1 │ │ │ │ + strhteq sp, [r6], #-6 │ │ │ │ @ instruction: 0xfffff5f9 │ │ │ │ - rsbeq sp, r6, lr, lsr #1 │ │ │ │ - rsbeq sp, r6, r4, lsr #1 │ │ │ │ + strhteq sp, [r6], #-6 │ │ │ │ + rsbeq sp, r6, ip, lsr #1 │ │ │ │ andeq r0, r0, r7, ror #2 │ │ │ │ @ instruction: 0xfffff81d │ │ │ │ @ instruction: 0xfffff473 │ │ │ │ @ instruction: 0xfffff479 │ │ │ │ @ instruction: 0xfffff773 │ │ │ │ @ instruction: 0xfffffc43 │ │ │ │ @ instruction: 0xfffff5fb │ │ │ │ @ instruction: 0xfffff957 │ │ │ │ @ instruction: 0xfffffd5b │ │ │ │ @ instruction: 0xfffff4a3 │ │ │ │ @ instruction: 0xfffff46b │ │ │ │ @ instruction: 0xfffff44f │ │ │ │ @ instruction: 0xfffff473 │ │ │ │ @ instruction: 0xfffff483 │ │ │ │ - rsbeq sp, r6, ip, asr #32 │ │ │ │ - rsbeq sp, r6, ip, lsl #1 │ │ │ │ + rsbeq sp, r6, r4, asr r0 │ │ │ │ + mlseq r6, r4, r0, sp │ │ │ │ rsbseq r4, r1, sl, ror #20 │ │ │ │ - strhteq ip, [r6], #-254 @ 0xffffff02 │ │ │ │ - rsbeq fp, r5, sl, lsr #28 │ │ │ │ - rsbeq ip, r6, r4, lsr #31 │ │ │ │ - rsbeq fp, r5, r0, lsl lr │ │ │ │ - rsbeq ip, r6, r6, lsl #31 │ │ │ │ - strdeq fp, [r5], #-208 @ 0xffffff30 @ │ │ │ │ + rsbeq ip, r6, r6, asr #31 │ │ │ │ + rsbeq fp, r5, r2, lsr lr │ │ │ │ + rsbeq ip, r6, ip, lsr #31 │ │ │ │ + rsbeq fp, r5, r8, lsl lr │ │ │ │ + rsbeq ip, r6, lr, lsl #31 │ │ │ │ + strdeq fp, [r5], #-216 @ 0xffffff28 @ │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ bl fece1298 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strdlt r0, [r3], r0 @ │ │ │ │ @ instruction: 0xff0cf7ff │ │ │ │ stmdacs r1, {r0, r1, r9, sl, lr} │ │ │ │ ldrmi sp, [r8], -r2, lsl #2 │ │ │ │ @@ -384074,16 +384074,16 @@ │ │ │ │ ldrbtmi r4, [r8], #-2054 @ 0xfffff7fa │ │ │ │ @ instruction: 0xf68d300c │ │ │ │ stmdami r5, {r0, r1, r3, r5, r6, r7, r8, sl, fp, ip, sp, lr, pc} │ │ │ │ ldrbtmi r9, [r8], #-2305 @ 0xfffff6ff │ │ │ │ cdp2 6, 10, cr15, cr6, cr13, {4} │ │ │ │ ldrmi r9, [r8], -r1, lsl #22 │ │ │ │ stclt 0, cr11, [r0, #-12] │ │ │ │ - rsbeq ip, r6, sl, asr #29 │ │ │ │ - rsbeq fp, r5, r6, lsr sp │ │ │ │ + ldrdeq ip, [r6], #-226 @ 0xffffff1e @ │ │ │ │ + rsbeq fp, r5, lr, lsr sp │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl fece12e0 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldrdlt r0, [r7], r8 │ │ │ │ ldmdbmi r5, {r0, r2, r3, r9, sl, lr} │ │ │ │ stmdavs r0, {r2, r9, sl, lr}^ │ │ │ │ stmib sp, {r0, r3, r4, r5, r6, sl, lr}^ │ │ │ │ @@ -384102,27 +384102,27 @@ │ │ │ │ orrcs pc, r1, r0, asr #4 │ │ │ │ andcc r4, ip, r8, ror r4 │ │ │ │ ldc2 6, cr15, [r2, #564]! @ 0x234 │ │ │ │ strtmi r4, [r1], -r5, lsl #16 │ │ │ │ @ instruction: 0xf68d4478 │ │ │ │ strtmi pc, [r0], -sp, ror #28 │ │ │ │ ldclt 0, cr11, [r0, #-28]! @ 0xffffffe4 │ │ │ │ - rsbeq ip, r6, r0, asr #29 │ │ │ │ - rsbeq ip, r6, r8, asr lr │ │ │ │ - rsbeq fp, r5, r4, asr #25 │ │ │ │ + rsbeq ip, r6, r8, asr #29 │ │ │ │ + rsbeq ip, r6, r0, ror #28 │ │ │ │ + rsbeq fp, r5, ip, asr #25 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r8 │ │ │ │ bl fece1354 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0x460b0ff8 │ │ │ │ ldrbtmi r4, [r9], #-2308 @ 0xfffff6fc │ │ │ │ ldmdavs r8, {r0, r1, r3, r4, fp, sp, lr} │ │ │ │ svc 0x00f6f687 │ │ │ │ @ instruction: 0xf080fab0 │ │ │ │ @ instruction: 0xbd080940 │ │ │ │ - rsbeq ip, r6, r2, asr lr │ │ │ │ + rsbeq ip, r6, sl, asr lr │ │ │ │ @ instruction: 0x31aaf24c │ │ │ │ smlabtmi fp, r7, r2, pc @ │ │ │ │ andcs r6, r1, r1, lsl r0 │ │ │ │ submi r6, fp, fp, lsl r8 │ │ │ │ @ instruction: 0x47706013 │ │ │ │ @ instruction: 0x41a2f641 │ │ │ │ bicscc pc, lr, r8, asr #5 │ │ │ │ @@ -384170,19 +384170,19 @@ │ │ │ │ ldrtmi r4, [r1], -r9, lsl #16 │ │ │ │ andcc r4, ip, r8, ror r4 │ │ │ │ stc2 6, cr15, [sl, #-564]! @ 0xfffffdcc │ │ │ │ @ instruction: 0xf04f4807 │ │ │ │ ldrbtmi r3, [r8], #-511 @ 0xfffffe01 │ │ │ │ stc2l 6, cr15, [r4, #564]! @ 0x234 │ │ │ │ svclt 0x0000e7ed │ │ │ │ - rsbeq ip, r6, r8, ror lr │ │ │ │ - rsbeq ip, r6, r6, lsr lr │ │ │ │ - ldrdeq fp, [r5], #-180 @ 0xffffff4c @ │ │ │ │ - rsbeq ip, r6, r4, lsl lr │ │ │ │ - strhteq fp, [r5], #-178 @ 0xffffff4e │ │ │ │ + rsbeq ip, r6, r0, lsl #29 │ │ │ │ + rsbeq ip, r6, lr, lsr lr │ │ │ │ + ldrdeq fp, [r5], #-188 @ 0xffffff44 @ │ │ │ │ + rsbeq ip, r6, ip, lsl lr │ │ │ │ + strhteq fp, [r5], #-186 @ 0xffffff46 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ stc 12, cr5, [sp, #-512]! @ 0xfffffe00 │ │ │ │ bl fecece78 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ stmdavs fp, {r3, r5, r6, r7, r8, r9, sl, fp}^ │ │ │ │ ldc 0, cr11, [pc, #524] @ 18a488 │ │ │ │ andls r0, r0, #18432 @ 0x4800 │ │ │ │ @@ -384239,16 +384239,16 @@ │ │ │ │ andcc r4, ip, r8, ror r4 │ │ │ │ stc2 6, cr15, [r0], #564 @ 0x234 │ │ │ │ stmdbls r1, {r0, r2, fp, lr} │ │ │ │ @ instruction: 0xf68d4478 │ │ │ │ bls 2098cc │ │ │ │ andlt r4, r3, r0, lsl r6 │ │ │ │ svclt 0x0000bd30 │ │ │ │ - rsbeq ip, r6, r0, lsl #26 │ │ │ │ - rsbeq fp, r5, r0, lsr #21 │ │ │ │ + rsbeq ip, r6, r8, lsl #26 │ │ │ │ + rsbeq fp, r5, r8, lsr #21 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ stc 12, cr5, [sp, #-512]! @ 0xfffffe00 │ │ │ │ bl fececf84 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0x46150fd0 │ │ │ │ ldrmi r6, [lr], -sl, asr #16 │ │ │ │ addlt r6, r6, fp, lsl #18 │ │ │ │ @@ -384278,16 +384278,16 @@ │ │ │ │ stc2l 2, cr15, [ip, #-592] @ 0xfffffdb0 │ │ │ │ vmlane.f32 s18, s6, s24 │ │ │ │ movwcs fp, #7960 @ 0x1f18 │ │ │ │ @ instruction: 0x46206010 │ │ │ │ andlt r6, r6, r3, lsr r0 │ │ │ │ blhi 2456f4 │ │ │ │ svclt 0x0000bd70 │ │ │ │ - mlseq r6, sl, ip, ip │ │ │ │ - rsbeq fp, r5, sl, lsr sl │ │ │ │ + rsbeq ip, r6, r2, lsr #25 │ │ │ │ + rsbeq fp, r5, r2, asr #20 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ stc 12, cr5, [sp, #-512]! @ 0xfffffe00 │ │ │ │ bl feced028 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ cdp 15, 11, cr0, cr0, cr0, {7} │ │ │ │ addlt r7, r3, r0, asr #22 │ │ │ │ blhi 1205ee8 │ │ │ │ @@ -384596,15 +384596,15 @@ │ │ │ │ blcs 7c5f18 │ │ │ │ blx 5c64ac │ │ │ │ blge 73f9a0 │ │ │ │ stm r4, {r0, r1, r2, r3, r8, r9, fp, lr, pc} │ │ │ │ strcs r0, [r1, #-15] │ │ │ │ blmi 211d2f4 │ │ │ │ ldmpl r3, {r1, r3, r4, r5, r6, sl, lr}^ │ │ │ │ - blls 864968 │ │ │ │ + blls 864968 │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ @ instruction: 0xf0400300 │ │ │ │ strtmi r8, [r8], -r3, ror #1 │ │ │ │ pop {r2, r3, r4, ip, sp, pc} │ │ │ │ mrc 1, 5, r8, cr0, cr0, {7} │ │ │ │ vmov.f64 d3, d6 │ │ │ │ ldmdage r6, {r0, r1, r2, r6, r8, r9, fp, ip} │ │ │ │ @@ -384722,24 +384722,24 @@ │ │ │ │ mrc2 4, 1, lr, cr7, cr12, {1} │ │ │ │ stmdahi r0, {r2, r3, r4, r7, r8, sl, ip, sp, lr} │ │ │ │ mrcvc 4, 1, lr, cr7, cr12, {1} │ │ │ │ ... │ │ │ │ ldrsbteq r4, [r1], #-26 @ 0xffffffe6 │ │ │ │ @ instruction: 0x000011b8 │ │ │ │ rsbseq r4, r1, r8, lsl r1 │ │ │ │ - rsbeq ip, r6, ip, ror r6 │ │ │ │ - rsbeq ip, r6, ip, ror r5 │ │ │ │ - rsbeq ip, r6, r4, lsr r6 │ │ │ │ - ldrdeq fp, [r5], #-52 @ 0xffffffcc @ │ │ │ │ - rsbeq ip, r6, ip, lsl #12 │ │ │ │ - rsbeq ip, r6, r8, lsl #10 │ │ │ │ - rsbeq ip, r6, r0, asr #11 │ │ │ │ - rsbeq fp, r5, r0, ror #6 │ │ │ │ - ldrdeq r1, [r9], #-238 @ 0xffffff12 @ │ │ │ │ - rsbeq r1, r9, r8, asr #29 │ │ │ │ + rsbeq ip, r6, r4, lsl #13 │ │ │ │ + rsbeq ip, r6, r4, lsl #11 │ │ │ │ + rsbeq ip, r6, ip, lsr r6 │ │ │ │ + ldrdeq fp, [r5], #-60 @ 0xffffffc4 @ │ │ │ │ + rsbeq ip, r6, r4, lsl r6 │ │ │ │ + rsbeq ip, r6, r0, lsl r5 │ │ │ │ + rsbeq ip, r6, r8, asr #11 │ │ │ │ + rsbeq fp, r5, r8, ror #6 │ │ │ │ + rsbeq r1, r9, r6, ror #29 │ │ │ │ + ldrdeq r1, [r9], #-224 @ 0xffffff20 @ │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl fece1d28 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldrmi r0, [r4], -r0, lsr #31 │ │ │ │ addslt r6, r3, sl, lsl #18 │ │ │ │ ldc 8, cr6, [r2, #72] @ 0x48 │ │ │ │ vldr d7, [r2, #208] @ 0xd0 │ │ │ │ @@ -384935,24 +384935,24 @@ │ │ │ │ teqvs fp, r6, lsl #22 │ │ │ │ svclt 0x0000e742 │ │ │ │ andhi pc, r0, pc, lsr #7 │ │ │ │ stmdahi r0, {r2, r3, r4, r7, r8, sl, ip, sp, lr} │ │ │ │ mrc2 4, 1, lr, cr7, cr12, {1} │ │ │ │ stmdahi r0, {r2, r3, r4, r7, r8, sl, ip, sp, lr} │ │ │ │ mrcvc 4, 1, lr, cr7, cr12, {1} │ │ │ │ - rsbeq ip, r6, sl, asr #6 │ │ │ │ - rsbeq ip, r6, ip, lsr r2 │ │ │ │ - rsbeq ip, r6, sl, ror #5 │ │ │ │ - rsbeq fp, r5, sl, lsl #1 │ │ │ │ - rsbeq ip, r6, r6, ror r3 │ │ │ │ - ldrdeq ip, [r6], #-20 @ 0xffffffec @ │ │ │ │ - rsbeq ip, r6, r0, lsl #5 │ │ │ │ - rsbeq fp, r5, r0, lsr #32 │ │ │ │ - mlseq r9, sl, fp, r1 │ │ │ │ - rsbeq r1, r9, r2, ror fp │ │ │ │ + rsbeq ip, r6, r2, asr r3 │ │ │ │ + rsbeq ip, r6, r4, asr #4 │ │ │ │ + strdeq ip, [r6], #-34 @ 0xffffffde @ │ │ │ │ + mlseq r5, r2, r0, fp │ │ │ │ + rsbeq ip, r6, lr, ror r3 │ │ │ │ + ldrdeq ip, [r6], #-28 @ 0xffffffe4 @ │ │ │ │ + rsbeq ip, r6, r8, lsl #5 │ │ │ │ + rsbeq fp, r5, r8, lsr #32 │ │ │ │ + rsbeq r1, r9, r2, lsr #23 │ │ │ │ + rsbeq r1, r9, sl, ror fp │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ bl fece207c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ bmi 68ee24 │ │ │ │ blmi 6b7098 │ │ │ │ ldrbtmi r4, [sl], #-1548 @ 0xfffff9f4 │ │ │ │ ldmdavs fp, {r0, r1, r4, r6, r7, fp, ip, lr} │ │ │ │ @@ -384971,29 +384971,29 @@ │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ mrsle r0, LR_svc │ │ │ │ andlt r2, r4, r1 │ │ │ │ @ instruction: 0xf686bd10 │ │ │ │ svclt 0x0000ec30 │ │ │ │ rsbseq r3, r1, r6, lsl #23 │ │ │ │ @ instruction: 0x000011b8 │ │ │ │ - rsbeq ip, r6, ip, lsl #3 │ │ │ │ + mlseq r6, r4, r1, ip │ │ │ │ rsbseq r3, r1, r8, asr fp │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ bl fece20ec │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r5, r8, ror #31 │ │ │ │ vsubl.u16 , d10, d3 │ │ │ │ blmi 349868 >::_M_default_append(unsigned int)@@Base+0xc6ca4> │ │ │ │ stcvc 2, cr15, [r7], {64} @ 0x40 │ │ │ │ andscs r9, r8, #49152 @ 0xc000 │ │ │ │ @ instruction: 0xf8cd447b │ │ │ │ @ instruction: 0xf68ac000 │ │ │ │ andcs pc, r1, r9, ror #16 │ │ │ │ stclt 0, cr11, [r0, #-20] @ 0xffffffec │ │ │ │ - rsbeq ip, r6, r0, lsr r1 │ │ │ │ + rsbeq ip, r6, r8, lsr r1 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ bl fece2120 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ vldr , [pc, #96] @ 18af88 │ │ │ │ addslt r7, r8, fp, lsr fp │ │ │ │ @ instruction: 0x4614483d │ │ │ │ vmov.u16 r4, d4[2] │ │ │ │ @@ -385107,16 +385107,16 @@ │ │ │ │ @ instruction: 0xf39a7b00 │ │ │ │ andcs pc, r1, r7, lsr fp @ │ │ │ │ stclt 0, cr11, [r0, #-12] │ │ │ │ stmdbls r5, {r2, r9, fp, lr} │ │ │ │ vsri.16 q2, q13, #6 │ │ │ │ andcs pc, r1, pc, lsr #22 │ │ │ │ stclt 0, cr11, [r0, #-12] │ │ │ │ - rsbeq ip, r6, r8, asr #1 │ │ │ │ - rsbeq ip, r6, r4, lsr #1 │ │ │ │ + ldrdeq ip, [r6], #-0 @ │ │ │ │ + rsbeq ip, r6, ip, lsr #1 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ bl fece230c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strdlt r0, [r3], r0 @ │ │ │ │ andsle r2, r6, r1, lsl #20 │ │ │ │ andle r2, r2, r8, lsl #20 │ │ │ │ andlt r2, r3, r1 │ │ │ │ @@ -385135,17 +385135,17 @@ │ │ │ │ andlt r2, r3, r1 │ │ │ │ bmi 37a558 │ │ │ │ ldrbtmi r9, [sl], #-2309 @ 0xfffff6fb │ │ │ │ blvc 1c6794 │ │ │ │ blx fffc7fcc │ │ │ │ andlt r2, r3, r1 │ │ │ │ svclt 0x0000bd00 │ │ │ │ - rsbeq ip, r6, r2, ror r0 │ │ │ │ - rsbeq r1, r6, r2, lsr r4 │ │ │ │ - rsbeq ip, r6, r6, asr r0 │ │ │ │ + rsbeq ip, r6, sl, ror r0 │ │ │ │ + rsbeq r1, r6, sl, lsr r4 │ │ │ │ + rsbeq ip, r6, lr, asr r0 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r8 │ │ │ │ bl fece2380 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ stmdbvs fp, {r4, r5, r6, r7, r8, r9, sl, fp} │ │ │ │ ldmdbvs r2, {r2, r4, r9, sl, lr} │ │ │ │ stmdavs r0, {r0, r2, r3, r9, sl, lr}^ │ │ │ │ ldmdavs r2, {r0, r3, r4, fp, sp, lr} │ │ │ │ @@ -385232,16 +385232,16 @@ │ │ │ │ movwcs sp, #11010 @ 0x2b02 │ │ │ │ @ instruction: 0xe7b26033 │ │ │ │ blls ff1c6db4 │ │ │ │ blx 5c6ea8 │ │ │ │ ldrb sp, [r6, sp, lsr #17]! │ │ │ │ andhi pc, r0, pc, lsr #7 │ │ │ │ ... │ │ │ │ - rsbeq fp, r6, r2, asr #27 │ │ │ │ - rsbeq sl, r5, r2, ror #22 │ │ │ │ + rsbeq fp, r6, sl, asr #27 │ │ │ │ + rsbeq sl, r5, sl, ror #22 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ stc 12, cr5, [sp, #-512]! @ 0xfffffe00 │ │ │ │ bl fecedf18 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf5000fa8 │ │ │ │ cdp 12, 11, cr6, cr1, cr14, {5} │ │ │ │ addlt r4, pc, r1, asr #22 │ │ │ │ @@ -385704,18 +385704,18 @@ │ │ │ │ ... │ │ │ │ @ instruction: 0x812dea11 │ │ │ │ ldclcc 7, cr9, [r1, #-612]! @ 0xfffffd9c │ │ │ │ ldmibls ip!, {r1, r4, r5, r8, r9, sl, fp, sp, lr, pc}^ │ │ │ │ svccc 0x00da8279 │ │ │ │ ldrblt r4, [pc, #1688]! @ 18c0f0 │ │ │ │ svccc 0x00d97c62 │ │ │ │ - rsbeq r0, ip, r4, ror #8 │ │ │ │ - rsbeq r0, ip, r2, asr #8 │ │ │ │ - rsbeq fp, r6, r2, asr #12 │ │ │ │ - rsbeq fp, r6, r4, lsr #15 │ │ │ │ + rsbeq r0, ip, ip, ror #8 │ │ │ │ + rsbeq r0, ip, sl, asr #8 │ │ │ │ + rsbeq fp, r6, sl, asr #12 │ │ │ │ + rsbeq fp, r6, ip, lsr #15 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl fece2c74 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0x46050fd8 │ │ │ │ ldrmi r6, [r6], -r0, asr #16 │ │ │ │ @ instruction: 0xf500461a │ │ │ │ cdp 3, 11, cr6, cr0, cr14, {5} │ │ │ │ @@ -385824,16 +385824,16 @@ │ │ │ │ blle ff70a464 │ │ │ │ blvs 247278 │ │ │ │ blne 1c7708 │ │ │ │ blne 347444 >::_M_default_append(unsigned int)@@Base+0xc4880> │ │ │ │ svclt 0x0000e7ce │ │ │ │ addge r9, r7, #46, 30 @ 0xb8 │ │ │ │ ldrbtpl r4, [sp], #-686 @ 0xfffffd52 │ │ │ │ - rsbeq fp, r6, r8, asr #8 │ │ │ │ - rsbeq sl, r5, r8, ror #3 │ │ │ │ + rsbeq fp, r6, r0, asr r4 │ │ │ │ + strdeq sl, [r5], #-16 @ │ │ │ │ vst3. {d27,d29,d31}, [pc :64], r0 │ │ │ │ bl fece2e4c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ blls 28fc14 >::_M_default_append(unsigned int)@@Base+0xd050> │ │ │ │ andcs r4, r0, #20, 12 @ 0x1400000 │ │ │ │ eorvs r6, r2, fp, asr r8 │ │ │ │ @ instruction: 0x6700e9d3 │ │ │ │ @@ -385860,17 +385860,17 @@ │ │ │ │ mvnscc pc, pc, asr #32 │ │ │ │ @ instruction: 0xf8aef68c │ │ │ │ rscscc pc, pc, pc, asr #32 │ │ │ │ svclt 0x0000bdd0 │ │ │ │ andhi pc, r0, pc, lsr #7 │ │ │ │ addge r9, r7, #46, 30 @ 0xb8 │ │ │ │ ldrbtpl r4, [sp], #-686 @ 0xfffffd52 │ │ │ │ - rsbeq fp, r6, sl, asr #7 │ │ │ │ - rsbeq fp, r6, r0, asr #7 │ │ │ │ - rsbeq sl, r5, r6, ror #2 │ │ │ │ + ldrdeq fp, [r6], #-50 @ 0xffffffce @ │ │ │ │ + rsbeq fp, r6, r8, asr #7 │ │ │ │ + rsbeq sl, r5, lr, ror #2 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl fece2ee0 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fd0 │ │ │ │ strdlt ip, [r9], r8 │ │ │ │ @ instruction: 0xf64d4a3d │ │ │ │ ldcmi 1, cr2, [sp, #-768]! @ 0xfffffd00 │ │ │ │ @@ -385932,16 +385932,16 @@ │ │ │ │ stmdals r5, {r0, r5, r6, r8, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf68c4629 │ │ │ │ bfi pc, sp, #16, #9 @ │ │ │ │ stc 6, cr15, [r8], #532 @ 0x214 │ │ │ │ rsbseq r2, r1, ip, lsl sp │ │ │ │ @ instruction: 0xffffea99 │ │ │ │ @ instruction: 0x000011b8 │ │ │ │ - ldrdeq fp, [r6], #-74 @ 0xffffffb6 @ │ │ │ │ - strdeq fp, [r6], #-64 @ 0xffffffc0 @ │ │ │ │ + rsbeq fp, r6, r2, ror #9 │ │ │ │ + strdeq fp, [r6], #-72 @ 0xffffffb8 @ │ │ │ │ @ instruction: 0xffffffaf │ │ │ │ @ instruction: 0xffffff15 │ │ │ │ @ instruction: 0xfffff13d │ │ │ │ andeq r4, r0, r5, asr r0 │ │ │ │ @ instruction: 0xffffe589 │ │ │ │ @ instruction: 0xfffff36d │ │ │ │ andeq r3, r0, r9, ror lr │ │ │ │ @@ -385952,16 +385952,16 @@ │ │ │ │ andeq r0, r0, r7, lsl r8 │ │ │ │ @ instruction: 0xffffe9db │ │ │ │ @ instruction: 0xffffe40d │ │ │ │ @ instruction: 0xffffe41d │ │ │ │ @ instruction: 0xffffe4db │ │ │ │ @ instruction: 0xffffe419 │ │ │ │ rsbseq r2, r1, lr, ror ip │ │ │ │ - mlseq r6, lr, r2, fp │ │ │ │ - rsbeq sl, r5, ip, lsr r0 │ │ │ │ + rsbeq fp, r6, r6, lsr #5 │ │ │ │ + rsbeq sl, r5, r4, asr #32 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ stc 12, cr5, [sp, #-512]! @ 0xfffffe00 │ │ │ │ bl feceea58 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ stmdavs r0, {r4, r5, r7, r8, r9, sl, fp}^ │ │ │ │ cdp 6, 11, cr4, cr0, cr12, {4} │ │ │ │ vmov.f64 d8, d1 │ │ │ │ @@ -386367,15 +386367,15 @@ │ │ │ │ svclt 0x0000e6db │ │ │ │ addge r9, r7, #46, 30 @ 0xb8 │ │ │ │ ldrbtpl r4, [sp], #-686 @ 0xfffffd52 │ │ │ │ ... │ │ │ │ @ instruction: 0xffffffff │ │ │ │ svcvc 0x00efffff │ │ │ │ rsbseq r2, r1, lr, lsr r9 │ │ │ │ - rsbeq pc, fp, r2, ror #26 │ │ │ │ + rsbeq pc, fp, sl, ror #26 │ │ │ │ @ instruction: 0x000011b8 │ │ │ │ rsbseq r2, r1, sl, lsl #16 │ │ │ │ bleq 1447f90 │ │ │ │ ldrdeq pc, [r4], -r9 │ │ │ │ tstpeq r8, r6, lsl #2 @ p-variant is OBSOLETE │ │ │ │ stc 2, cr9, [sp, #24] │ │ │ │ vstr d7, [sp, #40] @ 0x28 │ │ │ │ @@ -386412,18 +386412,18 @@ │ │ │ │ @ instruction: 0x31a8f640 │ │ │ │ andcc r4, ip, r8, ror r4 │ │ │ │ blx fe7c9f92 │ │ │ │ tstcs r0, r6, lsl #16 │ │ │ │ @ instruction: 0xf68b4478 │ │ │ │ ubfx pc, r3, #24, #17 │ │ │ │ ldm lr, {r0, r2, r7, r9, sl, ip, sp, lr, pc}^ │ │ │ │ - rsbeq sl, r6, ip, lsl #22 │ │ │ │ - rsbeq r9, r5, ip, lsr #17 │ │ │ │ - strdeq sl, [r6], #-160 @ 0xffffff60 @ │ │ │ │ - mlseq r5, r0, r8, r9 │ │ │ │ + rsbeq sl, r6, r4, lsl fp │ │ │ │ + strhteq r9, [r5], #-132 @ 0xffffff7c │ │ │ │ + strdeq sl, [r6], #-168 @ 0xffffff58 @ │ │ │ │ + mlseq r5, r8, r8, r9 │ │ │ │ mvnsmi lr, sp, lsr #18 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ blhi 247a44 │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00b0f8cc │ │ │ │ stmdavs r5, {r2, r3, r7, ip, sp, pc}^ │ │ │ │ mrcls 12, 0, r9, cr9, cr4, {0} │ │ │ │ @@ -386609,18 +386609,18 @@ │ │ │ │ @ instruction: 0xe7c8fad3 │ │ │ │ andhi pc, r0, pc, lsr #7 │ │ │ │ ... │ │ │ │ addge r9, r7, #46, 30 @ 0xb8 │ │ │ │ ldrbtpl r4, [sp], #-686 @ 0xfffffd52 │ │ │ │ @ instruction: 0xffffffff │ │ │ │ svcvc 0x00efffff │ │ │ │ - rsbeq sl, r6, ip, asr r8 │ │ │ │ - strdeq r9, [r5], #-92 @ 0xffffffa4 @ │ │ │ │ - strdeq sl, [r6], #-112 @ 0xffffff90 @ │ │ │ │ - mlseq r5, r0, r5, r9 │ │ │ │ + rsbeq sl, r6, r4, ror #16 │ │ │ │ + rsbeq r9, r5, r4, lsl #12 │ │ │ │ + strdeq sl, [r6], #-120 @ 0xffffff88 @ │ │ │ │ + mlseq r5, r8, r5, r9 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ stc 12, cr5, [sp, #-512]! @ 0xfffffe00 │ │ │ │ bl fecef4c8 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ umullslt r0, r0, r0, pc @ │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ blvc 11c8378 │ │ │ │ @@ -386802,15 +386802,15 @@ │ │ │ │ vmov.f64 d6, #64 @ 0x3e000000 0.125 │ │ │ │ vsqrt.f64 d24, d6 │ │ │ │ blle 1fcb3c0 │ │ │ │ blvs ff288654 │ │ │ │ blx 5c874c │ │ │ │ @ instruction: 0x81b5f200 │ │ │ │ blpl 1c8198 │ │ │ │ - bls 895798 │ │ │ │ + bls 895798 │ │ │ │ blpl 1c81ac │ │ │ │ bls 924be0 │ │ │ │ smmla r2, r3, r0, r6 │ │ │ │ blmi 1248664 │ │ │ │ cdp 6, 11, cr14, cr0, cr12, {5} │ │ │ │ ldrbt r5, [r6], r4, asr #22 │ │ │ │ blmi ff1c8684 │ │ │ │ @@ -387293,15 +387293,15 @@ │ │ │ │ vcmpe.f64 d5, d9 │ │ │ │ vsqrt.f64 d21, d6 │ │ │ │ ldmdale r5, {r4, r9, fp, ip, sp, lr, pc} │ │ │ │ blpl ff548df8 │ │ │ │ blvs ff308e0c │ │ │ │ blx 5c8f04 │ │ │ │ @ instruction: 0x81a5f280 │ │ │ │ - blvs 8887c4 │ │ │ │ + blvs 8887c4 │ │ │ │ bl ff348e1c │ │ │ │ blx 5c8f14 │ │ │ │ subhi pc, r3, #64, 2 │ │ │ │ blpl 1c8e30 │ │ │ │ blls 308c14 >::_M_default_append(unsigned int)@@Base+0x86050> │ │ │ │ blls 308b94 >::_M_default_append(unsigned int)@@Base+0x85fd0> │ │ │ │ blvs 9c87e0 │ │ │ │ @@ -387636,21 +387636,21 @@ │ │ │ │ stclgt 12, cr12, [ip], {205} @ 0xcd │ │ │ │ svccc 0x00eccccc │ │ │ │ ldmibls r9, {r1, r3, r4, r7, r8, fp, ip, pc} │ │ │ │ svccc 0x00b99999 │ │ │ │ ... │ │ │ │ @ instruction: 0xffffffff │ │ │ │ svcvc 0x00efffff │ │ │ │ - rsbeq r9, r6, ip, lsl #19 │ │ │ │ - rsbeq r8, r5, ip, lsr #14 │ │ │ │ - rsbeq r9, r6, r2, ror #16 │ │ │ │ - rsbeq r9, r6, r2, asr #19 │ │ │ │ - rsbeq r8, r5, r8, ror #11 │ │ │ │ - rsbeq r9, r6, r0, ror #15 │ │ │ │ - rsbeq r8, r5, r0, lsl #11 │ │ │ │ + mlseq r6, r4, r9, r9 │ │ │ │ + rsbeq r8, r5, r4, lsr r7 │ │ │ │ + rsbeq r9, r6, sl, ror #16 │ │ │ │ + rsbeq r9, r6, sl, asr #19 │ │ │ │ + strdeq r8, [r5], #-80 @ 0xffffffb0 @ │ │ │ │ + rsbeq r9, r6, r8, ror #15 │ │ │ │ + rsbeq r8, r5, r8, lsl #11 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl fece4ac8 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addslt r0, r5, r0, lsr #31 │ │ │ │ ldcls 12, cr9, [sp, #-96] @ 0xffffffa0 │ │ │ │ blvc 1c8f28 │ │ │ │ @ instruction: 0xf5046844 │ │ │ │ @@ -387719,30 +387719,30 @@ │ │ │ │ andslt r4, r5, r0, lsr #12 │ │ │ │ movwls fp, #27952 @ 0x6d30 │ │ │ │ blls 8159e0 │ │ │ │ cdp 1, 11, cr2, cr0, cr0, {0} │ │ │ │ vmov.f64 d1, d5 │ │ │ │ stmib r3, {r2, r6, r8, r9, fp}^ │ │ │ │ @ instruction: 0xf6830100 │ │ │ │ - blls 88962c │ │ │ │ + blls 88962c │ │ │ │ stc 2, cr2, [r3, #4] │ │ │ │ blls 3105fc >::_M_default_append(unsigned int)@@Base+0x8da38> │ │ │ │ blvs 1c904c │ │ │ │ blvc 249050 │ │ │ │ vmov.32 r9, d4[1] │ │ │ │ andsvs r6, sl, r7, asr #22 │ │ │ │ blx 5c95d4 │ │ │ │ sadd16mi fp, r3, r8 │ │ │ │ svclt 0x00089a1c │ │ │ │ andsvs r4, r3, r3, lsr #12 │ │ │ │ andsvs r9, ip, lr, lsl fp │ │ │ │ svclt 0x0000e7c8 │ │ │ │ ... │ │ │ │ - rsbeq r9, r6, sl, lsl #13 │ │ │ │ - rsbeq r8, r5, sl, lsr #8 │ │ │ │ + mlseq r6, r2, r6, r9 │ │ │ │ + rsbeq r8, r5, r2, lsr r4 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ blhi 348ef4 >::_M_default_append(unsigned int)@@Base+0xc6330> │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x0020f8cc │ │ │ │ ldrmi fp, [r2], r9, lsr #1 │ │ │ │ strmi r4, [r1], sp, ror #21 │ │ │ │ @@ -387979,19 +387979,19 @@ │ │ │ │ @ instruction: 0xd1b22e06 │ │ │ │ svclt 0x0000e70d │ │ │ │ andhi pc, r0, pc, lsr #7 │ │ │ │ ... │ │ │ │ addge r9, r7, #46, 30 @ 0xb8 │ │ │ │ ldrbtpl r4, [sp], #-686 @ 0xfffffd52 │ │ │ │ ldrhteq r0, [r1], #-248 @ 0xffffff08 │ │ │ │ - ldrdeq lr, [fp], #-60 @ 0xffffffc4 @ │ │ │ │ + rsbeq lr, fp, r4, ror #7 │ │ │ │ @ instruction: 0x000011b8 │ │ │ │ rsbseq r0, r1, r0, lsl #28 │ │ │ │ - rsbeq r9, r6, r6, asr r3 │ │ │ │ - strdeq r8, [r5], #-6 @ │ │ │ │ + rsbeq r9, r6, lr, asr r3 │ │ │ │ + strdeq r8, [r5], #-14 @ │ │ │ │ blx 5c99e4 │ │ │ │ adcshi pc, r6, r0, asr #6 │ │ │ │ blls ff1c98fc │ │ │ │ blx 5c99f0 │ │ │ │ svcge 0x0079f67f │ │ │ │ blcs 1b4a4c │ │ │ │ mrcge 4, 4, APSR_nzcv, cr3, cr15, {1} │ │ │ │ @@ -388147,20 +388147,20 @@ │ │ │ │ ldrbtmi r0, [r8], #-510 @ 0xfffffe02 │ │ │ │ @ instruction: 0xf689300c │ │ │ │ stmdami r9, {r0, r1, r2, r3, r4, r5, r6, r7, r8, sl, fp, ip, sp, lr, pc} │ │ │ │ ldrbtmi r2, [r8], #-256 @ 0xffffff00 │ │ │ │ cdp2 6, 11, cr15, cr10, cr9, {4} │ │ │ │ @ instruction: 0xf683e79f │ │ │ │ svclt 0x0000eb46 │ │ │ │ - rsbeq r9, r6, ip, ror r0 │ │ │ │ - rsbeq r7, r5, ip, lsl lr │ │ │ │ - ldrdeq r8, [r6], #-246 @ 0xffffff0a @ │ │ │ │ - rsbeq r7, r5, r6, ror sp │ │ │ │ - strhteq r8, [r6], #-254 @ 0xffffff02 │ │ │ │ - rsbeq r7, r5, lr, asr sp │ │ │ │ + rsbeq r9, r6, r4, lsl #1 │ │ │ │ + rsbeq r7, r5, r4, lsr #28 │ │ │ │ + ldrdeq r8, [r6], #-254 @ 0xffffff02 @ │ │ │ │ + rsbeq r7, r5, lr, ror sp │ │ │ │ + rsbeq r8, r6, r6, asr #31 │ │ │ │ + rsbeq r7, r5, r6, ror #26 │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl fece52c8 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ bmi 2051ff0 │ │ │ │ blmi 207a2f8 │ │ │ │ ldrbtmi r4, [sl], #-1543 @ 0xfffff9f9 │ │ │ │ ldmdavs fp, {r0, r1, r4, r6, r7, fp, ip, lr} │ │ │ │ @@ -388281,18 +388281,18 @@ │ │ │ │ ldc2 6, cr15, [r6, #548]! @ 0x224 │ │ │ │ @ instruction: 0xf683e796 │ │ │ │ svclt 0x0000ea42 │ │ │ │ andhi pc, r0, pc, lsr #7 │ │ │ │ ... │ │ │ │ rsbseq r0, r1, sl, lsr r9 │ │ │ │ @ instruction: 0x000011b8 │ │ │ │ - rsbeq r8, r6, r6, asr #30 │ │ │ │ + rsbeq r8, r6, lr, asr #30 │ │ │ │ @ instruction: 0xffffc5e5 │ │ │ │ - strdeq r9, [r6], #-12 @ │ │ │ │ - rsbeq r3, r8, lr, asr #7 │ │ │ │ + rsbeq r9, r6, r4, lsl #2 │ │ │ │ + ldrdeq r3, [r8], #-54 @ 0xffffffca @ │ │ │ │ andeq r0, r0, r7, lsr r2 │ │ │ │ @ instruction: 0xffffcdb5 │ │ │ │ @ instruction: 0xffffdb0b │ │ │ │ @ instruction: 0xffffcd39 │ │ │ │ andeq r0, r0, r3, lsr #9 │ │ │ │ @ instruction: 0xffffcfbb │ │ │ │ @ instruction: 0xffffc9cf │ │ │ │ @@ -388304,31 +388304,31 @@ │ │ │ │ @ instruction: 0xffffc4ef │ │ │ │ @ instruction: 0xffffc465 │ │ │ │ @ instruction: 0xffffc3ab │ │ │ │ @ instruction: 0xffffc1eb │ │ │ │ @ instruction: 0xffffd037 │ │ │ │ @ instruction: 0xffffc0d5 │ │ │ │ @ instruction: 0xffffc00d │ │ │ │ - rsbeq r8, r6, r2, lsr lr │ │ │ │ - rsbeq r9, r6, r4, ror r0 │ │ │ │ - rsbeq r8, r6, r6, lsl #29 │ │ │ │ - rsbeq r7, r5, r6, lsr #24 │ │ │ │ + rsbeq r8, r6, sl, lsr lr │ │ │ │ + rsbeq r9, r6, ip, ror r0 │ │ │ │ + rsbeq r8, r6, lr, lsl #29 │ │ │ │ + rsbeq r7, r5, lr, lsr #24 │ │ │ │ rsbseq r0, r1, r4, lsr r8 │ │ │ │ - rsbeq r8, r6, r4, asr lr │ │ │ │ - strdeq r7, [r5], #-180 @ 0xffffff4c @ │ │ │ │ - rsbeq r9, r6, r2, lsr #32 │ │ │ │ - rsbeq r9, r6, sl, asr r0 │ │ │ │ - rsbeq r8, r6, r0, lsl lr │ │ │ │ - strhteq r7, [r5], #-176 @ 0xffffff50 │ │ │ │ - rsbeq r9, r6, r6, lsr r0 │ │ │ │ - rsbeq r9, r6, r0, lsl #1 │ │ │ │ - ldrdeq r8, [r6], #-214 @ 0xffffff2a @ │ │ │ │ - rsbeq r7, r5, r6, ror fp │ │ │ │ - strhteq r8, [r6], #-216 @ 0xffffff28 │ │ │ │ - rsbeq r7, r5, r6, asr fp │ │ │ │ + rsbeq r8, r6, ip, asr lr │ │ │ │ + strdeq r7, [r5], #-188 @ 0xffffff44 @ │ │ │ │ + rsbeq r9, r6, sl, lsr #32 │ │ │ │ + rsbeq r9, r6, r2, rrx │ │ │ │ + rsbeq r8, r6, r8, lsl lr │ │ │ │ + strhteq r7, [r5], #-184 @ 0xffffff48 │ │ │ │ + rsbeq r9, r6, lr, lsr r0 │ │ │ │ + rsbeq r9, r6, r8, lsl #1 │ │ │ │ + ldrdeq r8, [r6], #-222 @ 0xffffff22 @ │ │ │ │ + rsbeq r7, r5, lr, ror fp │ │ │ │ + rsbeq r8, r6, r0, asr #27 │ │ │ │ + rsbeq r7, r5, lr, asr fp │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ bl fece556c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strdlt r0, [r3], r0 @ │ │ │ │ mcr2 7, 5, pc, cr4, cr15, {7} @ │ │ │ │ stmdacs r1, {r0, r1, r9, sl, lr} │ │ │ │ ldrmi sp, [r8], -r2, lsl #2 │ │ │ │ @@ -388338,16 +388338,16 @@ │ │ │ │ andcc r4, ip, r8, ror r4 │ │ │ │ stc2 6, cr15, [r0], {137} @ 0x89 │ │ │ │ stmdbls r1, {r0, r2, fp, lr} │ │ │ │ @ instruction: 0xf6894478 │ │ │ │ blls 20d88c │ │ │ │ andlt r4, r3, r8, lsl r6 │ │ │ │ svclt 0x0000bd00 │ │ │ │ - rsbeq r8, r6, r0, asr #25 │ │ │ │ - rsbeq r7, r5, r0, ror #20 │ │ │ │ + rsbeq r8, r6, r8, asr #25 │ │ │ │ + rsbeq r7, r5, r8, ror #20 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ bl fece55b8 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fd8 │ │ │ │ addlt lr, r8, r8, ror #1 │ │ │ │ @ instruction: 0xf64d4a39 │ │ │ │ @ instruction: 0xf8df21c0 │ │ │ │ @@ -388405,16 +388405,16 @@ │ │ │ │ ldrbtmi r9, [r8], #-2309 @ 0xfffff6fb │ │ │ │ ldc2 6, cr15, [sl], #548 @ 0x224 │ │ │ │ strb r9, [r3, r5, lsl #20]! │ │ │ │ stmdb r4, {r0, r1, r7, r9, sl, ip, sp, lr, pc}^ │ │ │ │ rsbseq r0, r1, r2, asr #12 │ │ │ │ @ instruction: 0xffffc3bf │ │ │ │ @ instruction: 0x000011b8 │ │ │ │ - rsbeq r8, r6, r0, lsl #28 │ │ │ │ - rsbeq r8, r6, r6, lsl lr │ │ │ │ + rsbeq r8, r6, r8, lsl #28 │ │ │ │ + rsbeq r8, r6, lr, lsl lr │ │ │ │ @ instruction: 0xffffd8d1 │ │ │ │ @ instruction: 0xffffd837 │ │ │ │ @ instruction: 0xffffca5f │ │ │ │ andeq r1, r0, r7, ror r9 │ │ │ │ @ instruction: 0xffffcc91 │ │ │ │ muleq r0, pc, r7 @ │ │ │ │ @ instruction: 0xffffdc7d │ │ │ │ @@ -388425,16 +388425,16 @@ │ │ │ │ @ instruction: 0xffffc301 │ │ │ │ @ instruction: 0xffffbd33 │ │ │ │ @ instruction: 0xffffbd43 │ │ │ │ @ instruction: 0xffffbe6f │ │ │ │ @ instruction: 0xffffbdfd │ │ │ │ @ instruction: 0xffffbd3b │ │ │ │ rsbseq r0, r1, r0, lsr #11 │ │ │ │ - strhteq r8, [r6], #-190 @ 0xffffff42 │ │ │ │ - rsbeq r7, r5, lr, asr r9 │ │ │ │ + rsbeq r8, r6, r6, asr #23 │ │ │ │ + rsbeq r7, r5, r6, ror #18 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl fece5714 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldrdlt r0, [r8], r0 @ │ │ │ │ ldrmi r4, [lr], -sp, lsl #12 │ │ │ │ stc 6, cr4, [sp, #16] │ │ │ │ andls r0, r7, #4, 22 @ 0x1000 │ │ │ │ @@ -388477,19 +388477,19 @@ │ │ │ │ ldrbtcc pc, [pc], #79 @ 18e5bc @ │ │ │ │ blx 1c4bfe6 │ │ │ │ @ instruction: 0xf04f9804 │ │ │ │ @ instruction: 0xf68931ff │ │ │ │ ldrb pc, [r0, r5, lsr #24] @ │ │ │ │ addge r9, r7, #46, 30 @ 0xb8 │ │ │ │ ldrbtpl r4, [sp], #-686 @ 0xfffffd52 │ │ │ │ - rsbeq r8, r6, r2, lsl #22 │ │ │ │ - ldrdeq r8, [r6], #-162 @ 0xffffff5e @ │ │ │ │ - rsbeq r7, r5, r2, ror r8 │ │ │ │ - strhteq r8, [r6], #-166 @ 0xffffff5a │ │ │ │ - rsbeq r7, r5, r2, asr r8 │ │ │ │ + rsbeq r8, r6, sl, lsl #22 │ │ │ │ + ldrdeq r8, [r6], #-170 @ 0xffffff56 @ │ │ │ │ + rsbeq r7, r5, sl, ror r8 │ │ │ │ + strhteq r8, [r6], #-174 @ 0xffffff52 │ │ │ │ + rsbeq r7, r5, sl, asr r8 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ blhi 2c9aa8 >::_M_default_append(unsigned int)@@Base+0x46ee4> │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x0058f8cc │ │ │ │ ldrmi r4, [sl], ip, lsl #12 │ │ │ │ @ instruction: 0xb09d4dda │ │ │ │ @@ -388709,23 +388709,23 @@ │ │ │ │ @ instruction: 0xf6894478 │ │ │ │ ssat pc, #11, fp, asr #20 @ │ │ │ │ andhi pc, r0, pc, lsr #7 │ │ │ │ ... │ │ │ │ rsbseq r0, r1, r6, lsl #8 │ │ │ │ @ instruction: 0x000011b8 │ │ │ │ rsbseq r0, r1, r6, asr r3 │ │ │ │ - rsbeq r8, r6, r6, lsr r9 │ │ │ │ - ldrdeq r7, [r5], #-102 @ 0xffffff9a @ │ │ │ │ - mlseq r6, lr, r8, r8 │ │ │ │ - rsbeq r8, r6, r8, lsr #15 │ │ │ │ - rsbeq r7, r5, r8, asr #10 │ │ │ │ - rsbeq r8, r6, sl, lsr r7 │ │ │ │ - ldrdeq r7, [r5], #-74 @ 0xffffffb6 @ │ │ │ │ - rsbeq r8, r6, r0, lsl #14 │ │ │ │ - rsbeq r7, r5, r0, lsr #9 │ │ │ │ + rsbeq r8, r6, lr, lsr r9 │ │ │ │ + ldrdeq r7, [r5], #-110 @ 0xffffff92 @ │ │ │ │ + rsbeq r8, r6, r6, lsr #17 │ │ │ │ + strhteq r8, [r6], #-112 @ 0xffffff90 │ │ │ │ + rsbeq r7, r5, r0, asr r5 │ │ │ │ + rsbeq r8, r6, r2, asr #14 │ │ │ │ + rsbeq r7, r5, r2, ror #9 │ │ │ │ + rsbeq r8, r6, r8, lsl #14 │ │ │ │ + rsbeq r7, r5, r8, lsr #9 │ │ │ │ blge 7351f0 │ │ │ │ ldrmi r6, [pc], -r9, ror #16 │ │ │ │ stmib sp, {r4, fp, sp, lr}^ │ │ │ │ vqdmlal.s q5, d12, d0 │ │ │ │ strmi pc, [r4], -r1, ror #16 │ │ │ │ @ instruction: 0xf0402801 │ │ │ │ stmdavs sl!, {r0, r5, r7, pc} │ │ │ │ @@ -388943,28 +388943,28 @@ │ │ │ │ ldrbtmi r4, [r8], #-1569 @ 0xfffff9df │ │ │ │ @ instruction: 0xf884f689 │ │ │ │ @ instruction: 0xf890e4d3 │ │ │ │ streq r1, [r9, r1, lsl #3] │ │ │ │ stcge 4, cr15, [r8], #252 @ 0xfc │ │ │ │ svclt 0x0000e6db │ │ │ │ ... │ │ │ │ - rsbeq r8, r6, sl, ror r6 │ │ │ │ - rsbeq r7, r5, sl, lsl r4 │ │ │ │ - mlseq r6, r8, r5, r8 │ │ │ │ - rsbeq r7, r5, r8, lsr r3 │ │ │ │ - rsbeq r8, r6, lr, asr #10 │ │ │ │ - rsbeq r7, r5, lr, ror #5 │ │ │ │ - rsbeq r8, r6, r8, lsl #10 │ │ │ │ - rsbeq r7, r5, r8, lsr #5 │ │ │ │ - mlseq r6, r4, r4, r8 │ │ │ │ - rsbeq r7, r5, r4, lsr r2 │ │ │ │ - rsbeq r8, r6, r6, lsr #8 │ │ │ │ - rsbeq r7, r5, r6, asr #3 │ │ │ │ - rsbeq r8, r6, r2, asr r3 │ │ │ │ - strdeq r7, [r5], #-2 @ │ │ │ │ + rsbeq r8, r6, r2, lsl #13 │ │ │ │ + rsbeq r7, r5, r2, lsr #8 │ │ │ │ + rsbeq r8, r6, r0, lsr #11 │ │ │ │ + rsbeq r7, r5, r0, asr #6 │ │ │ │ + rsbeq r8, r6, r6, asr r5 │ │ │ │ + strdeq r7, [r5], #-38 @ 0xffffffda @ │ │ │ │ + rsbeq r8, r6, r0, lsl r5 │ │ │ │ + strhteq r7, [r5], #-32 @ 0xffffffe0 │ │ │ │ + mlseq r6, ip, r4, r8 │ │ │ │ + rsbeq r7, r5, ip, lsr r2 │ │ │ │ + rsbeq r8, r6, lr, lsr #8 │ │ │ │ + rsbeq r7, r5, lr, asr #3 │ │ │ │ + rsbeq r8, r6, sl, asr r3 │ │ │ │ + strdeq r7, [r5], #-10 @ │ │ │ │ strbmi r6, [r3], -sl, lsr #16 │ │ │ │ stmdavs r8!, {r0, r3, r5, r7, r8, fp, sp, lr}^ │ │ │ │ vrshrn.i16 d6, q1, #2 │ │ │ │ @ instruction: 0x4604fd31 │ │ │ │ @ instruction: 0xf43f2801 │ │ │ │ @ instruction: 0xf8dfaca2 │ │ │ │ vqdmulh.s q8, q8, q0 │ │ │ │ @@ -389714,119 +389714,119 @@ │ │ │ │ ldrbtmi r6, [r8], #-374 @ 0xfffffe8a │ │ │ │ @ instruction: 0xf688300c │ │ │ │ stmdami sp!, {r0, r1, r3, r4, r5, r7, r8, fp, ip, sp, lr, pc}^ │ │ │ │ ldrbtmi r4, [r8], #-1569 @ 0xfffff9df │ │ │ │ blx 1f4d348 │ │ │ │ mcrlt 7, 6, pc, cr5, cr14, {7} @ │ │ │ │ ... │ │ │ │ - ldrdeq r8, [r6], #-34 @ 0xffffffde @ │ │ │ │ - rsbeq r7, r5, r0, ror r0 │ │ │ │ - strhteq r8, [r6], #-36 @ 0xffffffdc │ │ │ │ - rsbeq r7, r5, r2, asr r0 │ │ │ │ - rsbeq r8, r6, r2, asr r2 │ │ │ │ - strdeq r6, [r5], #-240 @ 0xffffff10 @ │ │ │ │ - rsbeq r8, r6, sl, ror r1 │ │ │ │ - rsbeq r6, r5, r8, lsl pc │ │ │ │ - rsbeq r8, r6, r6, asr #2 │ │ │ │ - rsbeq r6, r5, r4, ror #29 │ │ │ │ - rsbeq r8, r6, lr, lsl #2 │ │ │ │ - rsbeq r6, r5, ip, lsr #29 │ │ │ │ - rsbeq r8, r6, lr, ror #1 │ │ │ │ - rsbeq r6, r5, ip, lsl #29 │ │ │ │ - rsbeq r8, r6, lr, lsr #1 │ │ │ │ - rsbeq r6, r5, ip, asr #28 │ │ │ │ - rsbeq r8, r6, r8, ror r0 │ │ │ │ - rsbeq r6, r5, r6, lsl lr │ │ │ │ - rsbeq r8, r6, r2, lsr r0 │ │ │ │ - ldrdeq r6, [r5], #-208 @ 0xffffff30 @ │ │ │ │ - ldrdeq r7, [r6], #-240 @ 0xffffff10 @ │ │ │ │ - rsbeq r6, r5, lr, ror #26 │ │ │ │ - mlseq r6, sl, pc, r7 @ │ │ │ │ - rsbeq r6, r5, r8, lsr sp │ │ │ │ - rsbeq r7, r6, r4, ror #30 │ │ │ │ - rsbeq r6, r5, r2, lsl #26 │ │ │ │ - rsbeq r7, r6, r2, asr #30 │ │ │ │ - rsbeq r6, r5, r0, ror #25 │ │ │ │ - rsbeq r7, r6, r0, lsr #30 │ │ │ │ - strhteq r6, [r5], #-206 @ 0xffffff32 │ │ │ │ - strdeq r7, [r6], #-238 @ 0xffffff12 @ │ │ │ │ - mlseq r5, ip, ip, r6 │ │ │ │ - ldrdeq r7, [r6], #-236 @ 0xffffff14 @ │ │ │ │ - rsbeq r6, r5, sl, ror ip │ │ │ │ - strhteq r7, [r6], #-234 @ 0xffffff16 │ │ │ │ - rsbeq r6, r5, r8, asr ip │ │ │ │ - rsbeq r7, r6, sl, ror lr │ │ │ │ - rsbeq r6, r5, r8, lsl ip │ │ │ │ - rsbeq r7, r6, r8, asr lr │ │ │ │ - strdeq r6, [r5], #-182 @ 0xffffff4a @ │ │ │ │ - rsbeq r7, r6, r6, lsr lr │ │ │ │ - ldrdeq r6, [r5], #-180 @ 0xffffff4c @ │ │ │ │ - rsbeq r7, r6, r0, lsl #28 │ │ │ │ - mlseq r5, lr, fp, r6 │ │ │ │ - ldrdeq r7, [r6], #-222 @ 0xffffff22 @ │ │ │ │ - rsbeq r6, r5, ip, ror fp │ │ │ │ - strhteq r7, [r6], #-220 @ 0xffffff24 │ │ │ │ - rsbeq r6, r5, sl, asr fp │ │ │ │ - mlseq r6, sl, sp, r7 │ │ │ │ - rsbeq r6, r5, r8, lsr fp │ │ │ │ - rsbeq r7, r6, lr, asr sp │ │ │ │ - strdeq r6, [r5], #-172 @ 0xffffff54 @ │ │ │ │ - rsbeq r7, r6, r4, lsl #26 │ │ │ │ - rsbeq r6, r5, r2, lsr #21 │ │ │ │ - rsbeq r7, r6, r8, ror #23 │ │ │ │ - rsbeq r6, r5, r6, lsl #19 │ │ │ │ - rsbeq r7, r6, lr, lsr #23 │ │ │ │ - rsbeq r6, r5, ip, asr #18 │ │ │ │ - rsbeq r7, r6, ip, lsl #23 │ │ │ │ - rsbeq r6, r5, sl, lsr #18 │ │ │ │ - rsbeq r7, r6, r6, asr fp │ │ │ │ - strdeq r6, [r5], #-132 @ 0xffffff7c @ │ │ │ │ - rsbeq r7, r6, r4, lsr fp │ │ │ │ - ldrdeq r6, [r5], #-130 @ 0xffffff7e @ │ │ │ │ - rsbeq r7, r6, r6, lsl fp │ │ │ │ - strhteq r6, [r5], #-130 @ 0xffffff7e │ │ │ │ - ldrdeq r7, [r6], #-168 @ 0xffffff58 @ │ │ │ │ - rsbeq r6, r5, r6, ror r8 │ │ │ │ - rsbeq r7, r6, r2, lsr #21 │ │ │ │ - rsbeq r6, r5, r0, asr #16 │ │ │ │ - rsbeq r7, r6, sl, ror #20 │ │ │ │ - rsbeq r6, r5, r8, lsl #16 │ │ │ │ - rsbeq r7, r6, ip, asr #20 │ │ │ │ - rsbeq r6, r5, r8, ror #15 │ │ │ │ - rsbeq r7, r6, r8, lsl sl │ │ │ │ - strhteq r6, [r5], #-118 @ 0xffffff8a │ │ │ │ - rsbeq r7, r6, r2, asr #19 │ │ │ │ - rsbeq r6, r5, r2, ror #14 │ │ │ │ - rsbeq r7, r6, r8, lsl #19 │ │ │ │ - rsbeq r6, r5, r8, lsr #14 │ │ │ │ - rsbeq r7, r6, r6, asr r9 │ │ │ │ - strdeq r6, [r5], #-102 @ 0xffffff9a @ │ │ │ │ - rsbeq r7, r6, r8, lsr r9 │ │ │ │ - ldrdeq r6, [r5], #-104 @ 0xffffff98 @ │ │ │ │ - rsbeq r7, r6, sl, lsl r9 │ │ │ │ - strhteq r6, [r5], #-106 @ 0xffffff96 │ │ │ │ - rsbeq r7, r6, r8, ror #17 │ │ │ │ - rsbeq r6, r5, r8, lsl #13 │ │ │ │ - rsbeq r7, r6, sl, asr #17 │ │ │ │ - rsbeq r6, r5, sl, ror #12 │ │ │ │ - mlseq r6, r8, r8, r7 │ │ │ │ - rsbeq r6, r5, r8, lsr r6 │ │ │ │ - rsbeq r7, r6, r6, ror #16 │ │ │ │ - rsbeq r6, r5, r6, lsl #12 │ │ │ │ - rsbeq r7, r6, r6, lsr r8 │ │ │ │ - ldrdeq r6, [r5], #-86 @ 0xffffffaa @ │ │ │ │ - rsbeq r7, r6, r8, asr #15 │ │ │ │ - rsbeq r7, r6, r2, lsr #15 │ │ │ │ - rsbeq r6, r5, r2, asr #10 │ │ │ │ - rsbeq r7, r6, r4, lsl #15 │ │ │ │ - rsbeq r6, r5, r4, lsr #10 │ │ │ │ - rsbeq r7, r6, r8, ror #14 │ │ │ │ - rsbeq r6, r5, r8, lsl #10 │ │ │ │ - rsbeq r7, r6, r6, lsr r7 │ │ │ │ - ldrdeq r6, [r5], #-70 @ 0xffffffba @ │ │ │ │ + ldrdeq r8, [r6], #-42 @ 0xffffffd6 @ │ │ │ │ + rsbeq r7, r5, r8, ror r0 │ │ │ │ + strhteq r8, [r6], #-44 @ 0xffffffd4 │ │ │ │ + rsbeq r7, r5, sl, asr r0 │ │ │ │ + rsbeq r8, r6, sl, asr r2 │ │ │ │ + strdeq r6, [r5], #-248 @ 0xffffff08 @ │ │ │ │ + rsbeq r8, r6, r2, lsl #3 │ │ │ │ + rsbeq r6, r5, r0, lsr #30 │ │ │ │ + rsbeq r8, r6, lr, asr #2 │ │ │ │ + rsbeq r6, r5, ip, ror #29 │ │ │ │ + rsbeq r8, r6, r6, lsl r1 │ │ │ │ + strhteq r6, [r5], #-228 @ 0xffffff1c │ │ │ │ + strdeq r8, [r6], #-6 @ │ │ │ │ + mlseq r5, r4, lr, r6 │ │ │ │ + strhteq r8, [r6], #-6 │ │ │ │ + rsbeq r6, r5, r4, asr lr │ │ │ │ + rsbeq r8, r6, r0, lsl #1 │ │ │ │ + rsbeq r6, r5, lr, lsl lr │ │ │ │ + rsbeq r8, r6, sl, lsr r0 │ │ │ │ + ldrdeq r6, [r5], #-216 @ 0xffffff28 @ │ │ │ │ + ldrdeq r7, [r6], #-248 @ 0xffffff08 @ │ │ │ │ + rsbeq r6, r5, r6, ror sp │ │ │ │ + rsbeq r7, r6, r2, lsr #31 │ │ │ │ + rsbeq r6, r5, r0, asr #26 │ │ │ │ + rsbeq r7, r6, ip, ror #30 │ │ │ │ + rsbeq r6, r5, sl, lsl #26 │ │ │ │ + rsbeq r7, r6, sl, asr #30 │ │ │ │ + rsbeq r6, r5, r8, ror #25 │ │ │ │ + rsbeq r7, r6, r8, lsr #30 │ │ │ │ + rsbeq r6, r5, r6, asr #25 │ │ │ │ + rsbeq r7, r6, r6, lsl #30 │ │ │ │ + rsbeq r6, r5, r4, lsr #25 │ │ │ │ + rsbeq r7, r6, r4, ror #29 │ │ │ │ + rsbeq r6, r5, r2, lsl #25 │ │ │ │ + rsbeq r7, r6, r2, asr #29 │ │ │ │ + rsbeq r6, r5, r0, ror #24 │ │ │ │ + rsbeq r7, r6, r2, lsl #29 │ │ │ │ + rsbeq r6, r5, r0, lsr #24 │ │ │ │ + rsbeq r7, r6, r0, ror #28 │ │ │ │ + strdeq r6, [r5], #-190 @ 0xffffff42 @ │ │ │ │ + rsbeq r7, r6, lr, lsr lr │ │ │ │ + ldrdeq r6, [r5], #-188 @ 0xffffff44 @ │ │ │ │ + rsbeq r7, r6, r8, lsl #28 │ │ │ │ + rsbeq r6, r5, r6, lsr #23 │ │ │ │ + rsbeq r7, r6, r6, ror #27 │ │ │ │ + rsbeq r6, r5, r4, lsl #23 │ │ │ │ + rsbeq r7, r6, r4, asr #27 │ │ │ │ + rsbeq r6, r5, r2, ror #22 │ │ │ │ + rsbeq r7, r6, r2, lsr #27 │ │ │ │ + rsbeq r6, r5, r0, asr #22 │ │ │ │ + rsbeq r7, r6, r6, ror #26 │ │ │ │ + rsbeq r6, r5, r4, lsl #22 │ │ │ │ + rsbeq r7, r6, ip, lsl #26 │ │ │ │ + rsbeq r6, r5, sl, lsr #21 │ │ │ │ + strdeq r7, [r6], #-176 @ 0xffffff50 @ │ │ │ │ + rsbeq r6, r5, lr, lsl #19 │ │ │ │ + strhteq r7, [r6], #-182 @ 0xffffff4a │ │ │ │ + rsbeq r6, r5, r4, asr r9 │ │ │ │ + mlseq r6, r4, fp, r7 │ │ │ │ + rsbeq r6, r5, r2, lsr r9 │ │ │ │ + rsbeq r7, r6, lr, asr fp │ │ │ │ + strdeq r6, [r5], #-140 @ 0xffffff74 @ │ │ │ │ + rsbeq r7, r6, ip, lsr fp │ │ │ │ + ldrdeq r6, [r5], #-138 @ 0xffffff76 @ │ │ │ │ + rsbeq r7, r6, lr, lsl fp │ │ │ │ + strhteq r6, [r5], #-138 @ 0xffffff76 │ │ │ │ + rsbeq r7, r6, r0, ror #21 │ │ │ │ + rsbeq r6, r5, lr, ror r8 │ │ │ │ + rsbeq r7, r6, sl, lsr #21 │ │ │ │ + rsbeq r6, r5, r8, asr #16 │ │ │ │ + rsbeq r7, r6, r2, ror sl │ │ │ │ + rsbeq r6, r5, r0, lsl r8 │ │ │ │ + rsbeq r7, r6, r4, asr sl │ │ │ │ + strdeq r6, [r5], #-112 @ 0xffffff90 @ │ │ │ │ + rsbeq r7, r6, r0, lsr #20 │ │ │ │ + strhteq r6, [r5], #-126 @ 0xffffff82 │ │ │ │ + rsbeq r7, r6, sl, asr #19 │ │ │ │ + rsbeq r6, r5, sl, ror #14 │ │ │ │ + mlseq r6, r0, r9, r7 │ │ │ │ + rsbeq r6, r5, r0, lsr r7 │ │ │ │ + rsbeq r7, r6, lr, asr r9 │ │ │ │ + strdeq r6, [r5], #-110 @ 0xffffff92 @ │ │ │ │ + rsbeq r7, r6, r0, asr #18 │ │ │ │ + rsbeq r6, r5, r0, ror #13 │ │ │ │ + rsbeq r7, r6, r2, lsr #18 │ │ │ │ + rsbeq r6, r5, r2, asr #13 │ │ │ │ + strdeq r7, [r6], #-128 @ 0xffffff80 @ │ │ │ │ + mlseq r5, r0, r6, r6 │ │ │ │ + ldrdeq r7, [r6], #-130 @ 0xffffff7e @ │ │ │ │ + rsbeq r6, r5, r2, ror r6 │ │ │ │ + rsbeq r7, r6, r0, lsr #17 │ │ │ │ + rsbeq r6, r5, r0, asr #12 │ │ │ │ + rsbeq r7, r6, lr, ror #16 │ │ │ │ + rsbeq r6, r5, lr, lsl #12 │ │ │ │ + rsbeq r7, r6, lr, lsr r8 │ │ │ │ + ldrdeq r6, [r5], #-94 @ 0xffffffa2 @ │ │ │ │ + ldrdeq r7, [r6], #-112 @ 0xffffff90 @ │ │ │ │ + rsbeq r7, r6, sl, lsr #15 │ │ │ │ + rsbeq r6, r5, sl, asr #10 │ │ │ │ + rsbeq r7, r6, ip, lsl #15 │ │ │ │ + rsbeq r6, r5, ip, lsr #10 │ │ │ │ + rsbeq r7, r6, r0, ror r7 │ │ │ │ + rsbeq r6, r5, r0, lsl r5 │ │ │ │ + rsbeq r7, r6, lr, lsr r7 │ │ │ │ + ldrdeq r6, [r5], #-78 @ 0xffffffb2 @ │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl fece6ce0 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldrdlt r0, [r8], r0 @ │ │ │ │ ldrmi r4, [lr], -sp, lsl #12 │ │ │ │ stc 6, cr4, [sp, #16] │ │ │ │ andls r0, r7, #4, 22 @ 0x1000 │ │ │ │ @@ -389872,20 +389872,20 @@ │ │ │ │ ldrbtcc pc, [pc], #79 @ 18fb94 @ │ │ │ │ @ instruction: 0xf87ef688 │ │ │ │ @ instruction: 0xf04f9804 │ │ │ │ @ instruction: 0xf68831ff │ │ │ │ @ instruction: 0xe7d0f939 │ │ │ │ addge r9, r7, #46, 30 @ 0xb8 │ │ │ │ ldrbtpl r4, [sp], #-686 @ 0xfffffd52 │ │ │ │ - rsbeq r7, r6, r6, lsr r5 │ │ │ │ - ldrdeq r7, [r6], #-108 @ 0xffffff94 @ │ │ │ │ - strdeq r7, [r6], #-74 @ 0xffffffb6 @ │ │ │ │ - mlseq r5, sl, r2, r6 │ │ │ │ - ldrdeq r7, [r6], #-78 @ 0xffffffb2 @ │ │ │ │ - rsbeq r6, r5, sl, ror r2 │ │ │ │ + rsbeq r7, r6, lr, lsr r5 │ │ │ │ + rsbeq r7, r6, r4, ror #13 │ │ │ │ + rsbeq r7, r6, r2, lsl #10 │ │ │ │ + rsbeq r6, r5, r2, lsr #5 │ │ │ │ + rsbeq r7, r6, r6, ror #9 │ │ │ │ + rsbeq r6, r5, r2, lsl #5 │ │ │ │ ldrbmi lr, [r0, sp, lsr #18]! │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00b8f8cc │ │ │ │ addlt r4, sl, pc, asr sp │ │ │ │ @ instruction: 0x4604495f │ │ │ │ movwls r4, #13437 @ 0x347d │ │ │ │ @@ -389981,26 +389981,26 @@ │ │ │ │ @ instruction: 0xf681e7e4 │ │ │ │ svclt 0x0000ecf4 │ │ │ │ @ instruction: 0xffffffff │ │ │ │ svcvc 0x00efffff │ │ │ │ rsbseq lr, r0, r4, lsr lr │ │ │ │ @ instruction: 0x000011b8 │ │ │ │ rsbseq lr, r0, lr, ror sp │ │ │ │ - mlseq r6, ip, r3, r7 │ │ │ │ - rsbeq r6, r5, ip, lsr r1 │ │ │ │ - rsbeq r7, r6, r0, lsl #7 │ │ │ │ - rsbeq r6, r5, r0, lsr #2 │ │ │ │ - rsbeq r7, r6, r6, ror #6 │ │ │ │ - rsbeq r6, r5, r6, lsl #2 │ │ │ │ - rsbeq r7, r6, ip, asr #6 │ │ │ │ - rsbeq r7, r6, lr, ror #12 │ │ │ │ - rsbeq r7, r6, r0, lsr r3 │ │ │ │ - ldrdeq r7, [r6], #-90 @ 0xffffffa6 @ │ │ │ │ - rsbeq r7, r6, r8, lsl r3 │ │ │ │ - strdeq r7, [r6], #-90 @ 0xffffffa6 @ │ │ │ │ + rsbeq r7, r6, r4, lsr #7 │ │ │ │ + rsbeq r6, r5, r4, asr #2 │ │ │ │ + rsbeq r7, r6, r8, lsl #7 │ │ │ │ + rsbeq r6, r5, r8, lsr #2 │ │ │ │ + rsbeq r7, r6, lr, ror #6 │ │ │ │ + rsbeq r6, r5, lr, lsl #2 │ │ │ │ + rsbeq r7, r6, r4, asr r3 │ │ │ │ + rsbeq r7, r6, r6, ror r6 │ │ │ │ + rsbeq r7, r6, r8, lsr r3 │ │ │ │ + rsbeq r7, r6, r2, ror #11 │ │ │ │ + rsbeq r7, r6, r0, lsr #6 │ │ │ │ + rsbeq r7, r6, r2, lsl #12 │ │ │ │ ldrbmi lr, [r0, sp, lsr #18]! │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00a0f8cc │ │ │ │ ldrmi r4, [r9], sp, lsl #12 │ │ │ │ blvc 1cb884 │ │ │ │ stmibmi pc, {r1, r2, r3, r6, r7, sl, fp, lr}^ @ │ │ │ │ @@ -390208,30 +390208,30 @@ │ │ │ │ @ instruction: 0xf6874478 │ │ │ │ ssat pc, #19, pc, lsl #29 @ │ │ │ │ andhi pc, r0, pc, lsr #7 │ │ │ │ ... │ │ │ │ rsbseq lr, r0, r0, ror #24 │ │ │ │ @ instruction: 0x000011b8 │ │ │ │ rsbseq lr, r0, lr, asr #23 │ │ │ │ - mlseq r6, ip, r1, r7 │ │ │ │ - rsbeq r5, r5, ip, lsr pc │ │ │ │ - rsbeq r7, r6, r4, lsr r1 │ │ │ │ - ldrdeq r5, [r5], #-228 @ 0xffffff1c @ │ │ │ │ - strdeq r7, [r6], #-10 @ │ │ │ │ - mlseq r5, sl, lr, r5 │ │ │ │ - rsbeq r7, r6, r0, ror r0 │ │ │ │ - rsbeq r5, r5, r0, lsl lr │ │ │ │ - rsbeq r7, r6, r0, lsl r0 │ │ │ │ - strhteq r5, [r5], #-208 @ 0xffffff30 │ │ │ │ - strdeq r6, [r6], #-246 @ 0xffffff0a @ │ │ │ │ - mlseq r5, r6, sp, r5 │ │ │ │ - strhteq r6, [r6], #-248 @ 0xffffff08 │ │ │ │ - rsbeq r5, r5, r8, asr sp │ │ │ │ - rsbeq r6, r6, r8, lsl #31 │ │ │ │ - rsbeq r5, r5, r8, lsr #26 │ │ │ │ + rsbeq r7, r6, r4, lsr #3 │ │ │ │ + rsbeq r5, r5, r4, asr #30 │ │ │ │ + rsbeq r7, r6, ip, lsr r1 │ │ │ │ + ldrdeq r5, [r5], #-236 @ 0xffffff14 @ │ │ │ │ + rsbeq r7, r6, r2, lsl #2 │ │ │ │ + rsbeq r5, r5, r2, lsr #29 │ │ │ │ + rsbeq r7, r6, r8, ror r0 │ │ │ │ + rsbeq r5, r5, r8, lsl lr │ │ │ │ + rsbeq r7, r6, r8, lsl r0 │ │ │ │ + strhteq r5, [r5], #-216 @ 0xffffff28 │ │ │ │ + strdeq r6, [r6], #-254 @ 0xffffff02 @ │ │ │ │ + mlseq r5, lr, sp, r5 │ │ │ │ + rsbeq r6, r6, r0, asr #31 │ │ │ │ + rsbeq r5, r5, r0, ror #26 │ │ │ │ + mlseq r6, r0, pc, r6 @ │ │ │ │ + rsbeq r5, r5, r0, lsr sp │ │ │ │ strbmi r9, [fp], -ip, lsl #18 │ │ │ │ @ instruction: 0x4630463a │ │ │ │ andhi pc, r0, sp, asr #17 │ │ │ │ blx 16ce138 │ │ │ │ stmdacs r1, {r0, r2, r9, sl, lr} │ │ │ │ stmiami sp!, {r0, r1, r3, r4, r5, ip, lr, pc} │ │ │ │ mvnsne pc, r0, asr #12 │ │ │ │ @@ -390402,50 +390402,50 @@ │ │ │ │ ldrbtmi r2, [r8], #-331 @ 0xfffffeb5 │ │ │ │ @ instruction: 0xf687300c │ │ │ │ ldmdami lr, {r0, r1, r2, r4, r6, sl, fp, ip, sp, lr, pc} │ │ │ │ ldrbtmi r4, [r8], #-1577 @ 0xfffff9d7 │ │ │ │ ldc2 6, cr15, [r2, #-540] @ 0xfffffde4 │ │ │ │ svclt 0x0000e525 │ │ │ │ ... │ │ │ │ - rsbeq r6, r6, r0, lsl #30 │ │ │ │ - rsbeq r5, r5, r0, lsr #25 │ │ │ │ - ldrdeq r6, [r6], #-226 @ 0xffffff1e @ │ │ │ │ - rsbeq r5, r5, r2, ror ip │ │ │ │ - rsbeq r6, r6, r2, lsr #29 │ │ │ │ - rsbeq r5, r5, r2, asr #24 │ │ │ │ - rsbeq r6, r6, r2, ror lr │ │ │ │ - rsbeq r5, r5, r2, lsl ip │ │ │ │ - rsbeq r6, r6, r2, asr #28 │ │ │ │ - rsbeq r5, r5, r2, ror #23 │ │ │ │ - rsbeq r6, r6, r2, lsl lr │ │ │ │ - strhteq r5, [r5], #-178 @ 0xffffff4e │ │ │ │ - rsbeq r6, r6, r2, ror #27 │ │ │ │ - rsbeq r5, r5, r2, lsl #23 │ │ │ │ - rsbeq r6, r6, r6, ror #26 │ │ │ │ - rsbeq r5, r5, r6, lsl #22 │ │ │ │ - rsbeq r6, r6, r8, lsr sp │ │ │ │ - ldrdeq r5, [r5], #-168 @ 0xffffff58 @ │ │ │ │ - rsbeq r6, r6, r0, lsl #26 │ │ │ │ - rsbeq r5, r5, r0, lsr #21 │ │ │ │ - rsbeq r6, r6, ip, asr #25 │ │ │ │ - rsbeq r5, r5, ip, ror #20 │ │ │ │ - mlseq r6, lr, ip, r6 │ │ │ │ - rsbeq r5, r5, lr, lsr sl │ │ │ │ - rsbeq r6, r6, lr, ror #24 │ │ │ │ - rsbeq r5, r5, lr, lsl #20 │ │ │ │ + rsbeq r6, r6, r8, lsl #30 │ │ │ │ + rsbeq r5, r5, r8, lsr #25 │ │ │ │ + ldrdeq r6, [r6], #-234 @ 0xffffff16 @ │ │ │ │ + rsbeq r5, r5, sl, ror ip │ │ │ │ + rsbeq r6, r6, sl, lsr #29 │ │ │ │ + rsbeq r5, r5, sl, asr #24 │ │ │ │ + rsbeq r6, r6, sl, ror lr │ │ │ │ + rsbeq r5, r5, sl, lsl ip │ │ │ │ + rsbeq r6, r6, sl, asr #28 │ │ │ │ + rsbeq r5, r5, sl, ror #23 │ │ │ │ + rsbeq r6, r6, sl, lsl lr │ │ │ │ + strhteq r5, [r5], #-186 @ 0xffffff46 │ │ │ │ + rsbeq r6, r6, sl, ror #27 │ │ │ │ + rsbeq r5, r5, sl, lsl #23 │ │ │ │ + rsbeq r6, r6, lr, ror #26 │ │ │ │ + rsbeq r5, r5, lr, lsl #22 │ │ │ │ + rsbeq r6, r6, r0, asr #26 │ │ │ │ + rsbeq r5, r5, r0, ror #21 │ │ │ │ + rsbeq r6, r6, r8, lsl #26 │ │ │ │ + rsbeq r5, r5, r8, lsr #21 │ │ │ │ + ldrdeq r6, [r6], #-196 @ 0xffffff3c @ │ │ │ │ + rsbeq r5, r5, r4, ror sl │ │ │ │ + rsbeq r6, r6, r6, lsr #25 │ │ │ │ + rsbeq r5, r5, r6, asr #20 │ │ │ │ + rsbeq r6, r6, r6, ror ip │ │ │ │ + rsbeq r5, r5, r6, lsl sl │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r8 │ │ │ │ bl fece766c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0x460b0ff8 │ │ │ │ ldrbtmi r4, [r9], #-2308 @ 0xfffff6fc │ │ │ │ ldmdavs r8, {r0, r1, r3, r4, fp, sp, lr} │ │ │ │ cdp 6, 6, cr15, cr10, cr1, {4} │ │ │ │ @ instruction: 0xf080fab0 │ │ │ │ @ instruction: 0xbd080940 │ │ │ │ - rsbeq r6, r6, r6, lsl #27 │ │ │ │ + rsbeq r6, r6, lr, lsl #27 │ │ │ │ bleq 11cbf64 │ │ │ │ blx 5cc058 │ │ │ │ strlt sp, [r0, #-117] @ 0xffffff8b │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d0f8cc │ │ │ │ cdp 8, 11, cr6, cr0, cr0, {2} │ │ │ │ @@ -391040,19 +391040,19 @@ │ │ │ │ stmdami r9, {r4, r5, r6, r7, r8, pc} │ │ │ │ ldrbtmi r4, [r8], #-1585 @ 0xfffff9cf │ │ │ │ @ instruction: 0xf686300c │ │ │ │ stmdami r7, {r0, r1, r4, r6, r8, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ mvnscc pc, pc, asr #32 │ │ │ │ @ instruction: 0xf6874478 │ │ │ │ strb pc, [sp, sp, lsl #16]! @ │ │ │ │ - rsbeq r6, r6, r4, asr #12 │ │ │ │ - rsbeq r6, r6, r4, lsl #12 │ │ │ │ - rsbeq r5, r5, r6, lsr #32 │ │ │ │ - rsbeq r6, r6, r2, ror #11 │ │ │ │ - rsbeq r5, r5, r4 │ │ │ │ + rsbeq r6, r6, ip, asr #12 │ │ │ │ + rsbeq r6, r6, ip, lsl #12 │ │ │ │ + rsbeq r5, r5, lr, lsr #32 │ │ │ │ + rsbeq r6, r6, sl, ror #11 │ │ │ │ + rsbeq r5, r5, ip │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ stc 12, cr5, [sp, #-512]! @ 0xfffffe00 │ │ │ │ bl fecf3a24 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ stmdavs fp, {r3, r5, r6, r7, r8, r9, sl, fp}^ │ │ │ │ ldc 0, cr11, [pc, #520] @ 191030 │ │ │ │ @ instruction: 0x46140b17 │ │ │ │ @@ -391133,16 +391133,16 @@ │ │ │ │ blhi 24c250 │ │ │ │ mvnshi lr, #12386304 @ 0xbd0000 │ │ │ │ blhi ff1cca38 │ │ │ │ blx 5ccb2c │ │ │ │ andcs fp, r1, #172, 30 @ 0x2b0 │ │ │ │ ldrb r2, [sl, r2, lsl #4] │ │ │ │ ldrb r2, [r8, r0, lsl #4] │ │ │ │ - rsbeq r6, r6, r8, lsl #9 │ │ │ │ - rsbeq r4, r5, ip, lsr #29 │ │ │ │ + mlseq r6, r0, r4, r6 │ │ │ │ + strhteq r4, [r5], #-228 @ 0xffffff1c │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ stc 12, cr5, [sp, #-512]! @ 0xfffffe00 │ │ │ │ bl fecf3b98 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldmib r1, {r4, r6, r7, r8, r9, sl, fp}^ │ │ │ │ addlt r0, r4, r1, lsl #6 │ │ │ │ ldmib r0, {r8, r9, fp, sp}^ │ │ │ │ @@ -391499,24 +391499,24 @@ │ │ │ │ stmdami pc, {r0, r1, r2, r3, r4, r5, r7, r8, r9, fp, ip, sp, lr, pc} @ │ │ │ │ mvnscc pc, pc, asr #32 │ │ │ │ @ instruction: 0xf6864478 │ │ │ │ @ instruction: 0xe7effc79 │ │ │ │ stmdb r4, {r7, r9, sl, ip, sp, lr, pc} │ │ │ │ rsbseq sp, r0, r4, asr #15 │ │ │ │ @ instruction: 0x000011b8 │ │ │ │ - rsbeq r6, r6, r2, asr r1 │ │ │ │ - rsbeq r6, r6, r6, lsl r0 │ │ │ │ + rsbeq r6, r6, sl, asr r1 │ │ │ │ + rsbeq r6, r6, lr, lsl r0 │ │ │ │ rsbseq sp, r0, r6, asr r6 │ │ │ │ @ instruction: 0xfffff55f │ │ │ │ - strdeq r5, [r6], #-224 @ 0xffffff20 @ │ │ │ │ - rsbeq r4, r5, r4, lsl r9 │ │ │ │ - ldrdeq r5, [r6], #-232 @ 0xffffff18 @ │ │ │ │ - strdeq r4, [r5], #-138 @ 0xffffff76 @ │ │ │ │ - strhteq r5, [r6], #-234 @ 0xffffff16 │ │ │ │ - ldrdeq r4, [r5], #-140 @ 0xffffff74 @ │ │ │ │ + strdeq r5, [r6], #-232 @ 0xffffff18 @ │ │ │ │ + rsbeq r4, r5, ip, lsl r9 │ │ │ │ + rsbeq r5, r6, r0, ror #29 │ │ │ │ + rsbeq r4, r5, r2, lsl #18 │ │ │ │ + rsbeq r5, r6, r2, asr #29 │ │ │ │ + rsbeq r4, r5, r4, ror #17 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ bl fece8760 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldrdlt r0, [r8], r8 │ │ │ │ @ instruction: 0xf04f684b │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ stcls 14, cr0, [pc], {1} │ │ │ │ @@ -391581,16 +391581,16 @@ │ │ │ │ @ instruction: 0xf686300c │ │ │ │ stmdami r7, {r0, r3, r4, r8, r9, fp, ip, sp, lr, pc} │ │ │ │ ldrbtmi r9, [r8], #-2311 @ 0xfffff6f9 │ │ │ │ blx ff6cf086 │ │ │ │ ldrmi r9, [r8], -r7, lsl #22 │ │ │ │ ldclt 0, cr11, [r0, #-32] @ 0xffffffe0 │ │ │ │ ... │ │ │ │ - rsbeq r5, r6, lr, ror #26 │ │ │ │ - mlseq r5, r2, r7, r4 │ │ │ │ + rsbeq r5, r6, r6, ror sp │ │ │ │ + mlseq r5, sl, r7, r4 │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl fece888c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ stclmi 15, cr0, [r0, #-800] @ 0xfffffce0 │ │ │ │ mcrrmi 0, 8, fp, r0, cr9 │ │ │ │ ldrbtmi r4, [sp], #-1684 @ 0xfffff96c │ │ │ │ svcls 0x00102201 │ │ │ │ @@ -391653,16 +391653,16 @@ │ │ │ │ @ instruction: 0xf6864478 │ │ │ │ ldr pc, [r5, r7, asr #22]! │ │ │ │ svc 0x00d2f67f │ │ │ │ ... │ │ │ │ rsbseq sp, r0, r6, ror r3 │ │ │ │ @ instruction: 0x000011b8 │ │ │ │ rsbseq sp, r0, r8, lsl r3 │ │ │ │ - rsbeq r5, r6, r4, asr ip │ │ │ │ - rsbeq r4, r5, r8, ror r6 │ │ │ │ + rsbeq r5, r6, ip, asr ip │ │ │ │ + rsbeq r4, r5, r0, lsl #13 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ bl fece89b0 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldrmi r0, [ip], r8, ror #31 │ │ │ │ stmdavs fp, {r2, r7, ip, sp, pc}^ │ │ │ │ eorle r2, ip, r2, lsl #20 │ │ │ │ andsle r2, pc, r8, lsl #20 │ │ │ │ @@ -391710,19 +391710,19 @@ │ │ │ │ blx 5cd430 │ │ │ │ bmi 405b8c │ │ │ │ stmdbls r7, {r5, r9, sl, lr} │ │ │ │ stc 4, cr4, [sp, #488] @ 0x1e8 │ │ │ │ @ instruction: 0xf3937b00 │ │ │ │ andcs pc, r1, fp, ror #30 │ │ │ │ ldclt 0, cr11, [r0, #-16] │ │ │ │ - strdeq r5, [r6], #-176 @ 0xffffff50 @ │ │ │ │ - rsbeq fp, r4, r2, asr r5 │ │ │ │ - rsbeq r5, r6, sl, lsr #23 │ │ │ │ - rsbeq sl, r5, sl, lsr #26 │ │ │ │ - rsbeq r6, r5, r8, lsr #17 │ │ │ │ + strdeq r5, [r6], #-184 @ 0xffffff48 @ │ │ │ │ + rsbeq fp, r4, sl, asr r5 │ │ │ │ + strhteq r5, [r6], #-178 @ 0xffffff4e │ │ │ │ + rsbeq sl, r5, r2, lsr sp │ │ │ │ + strhteq r6, [r5], #-128 @ 0xffffff80 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ bl fece8aa0 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ bmi 695848 │ │ │ │ blmi 6bdabc │ │ │ │ ldrbtmi r4, [sl], #-1548 @ 0xfffff9f4 │ │ │ │ ldmdavs fp, {r0, r1, r4, r6, r7, fp, ip, lr} │ │ │ │ @@ -391741,29 +391741,29 @@ │ │ │ │ subsmi r9, sl, r3, lsl #22 │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ andcs sp, r1, r2, lsl #2 │ │ │ │ ldclt 0, cr11, [r0, #-16] │ │ │ │ svc 0x001cf67f │ │ │ │ rsbseq sp, r0, r2, ror #2 │ │ │ │ @ instruction: 0x000011b8 │ │ │ │ - rsbeq r5, r6, r0, ror #21 │ │ │ │ + rsbeq r5, r6, r8, ror #21 │ │ │ │ rsbseq sp, r0, r2, lsr r1 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ bl fece8b10 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r5, r8, ror #31 │ │ │ │ vsubl.u16 , d3, d3 │ │ │ │ blmi 350e44 >::_M_default_append(unsigned int)@@Base+0xce280> │ │ │ │ stclpl 2, cr15, [ip], #256 @ 0x100 │ │ │ │ andcs r9, r8, #49152 @ 0xc000 │ │ │ │ @ instruction: 0xf8cd447b │ │ │ │ @ instruction: 0xf683c000 │ │ │ │ andcs pc, r1, r7, asr fp @ │ │ │ │ stclt 0, cr11, [r0, #-20] @ 0xffffffec │ │ │ │ - rsbeq r5, r6, r4, lsl #21 │ │ │ │ + rsbeq r5, r6, ip, lsl #21 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl fece8b44 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r5, r0, ror #31 │ │ │ │ vmin.s8 d20, d0, d5 │ │ │ │ blls 3a6d4c │ │ │ │ tstls r3, r9, asr r8 │ │ │ │ @@ -391778,17 +391778,17 @@ │ │ │ │ andcc r4, ip, r8, ror r4 │ │ │ │ @ instruction: 0xf98af686 │ │ │ │ @ instruction: 0xf04f4806 │ │ │ │ ldrbtmi r3, [r8], #-511 @ 0xfffffe01 │ │ │ │ blx 12cf3a4 │ │ │ │ rscscc pc, pc, pc, asr #32 │ │ │ │ svclt 0x0000e7ee │ │ │ │ - rsbeq r5, r6, sl, asr #20 │ │ │ │ - rsbeq r5, r6, r0, asr sl │ │ │ │ - rsbeq r4, r5, r2, ror r4 │ │ │ │ + rsbeq r5, r6, r2, asr sl │ │ │ │ + rsbeq r5, r6, r8, asr sl │ │ │ │ + rsbeq r4, r5, sl, ror r4 │ │ │ │ ldrbmi lr, [r0, sp, lsr #18]! │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e0f8cc │ │ │ │ stmvs sl, {r4, r7, r9, sl, lr} │ │ │ │ strmi r4, [r7], -r9, lsl #13 │ │ │ │ mrcne 2, 2, r4, cr5, cr0, {2} │ │ │ │ @@ -391873,17 +391873,17 @@ │ │ │ │ strtmi pc, [r8], -pc, asr #17 │ │ │ │ mvnscc pc, pc, asr #32 │ │ │ │ @ instruction: 0xf98af686 │ │ │ │ rscscc pc, pc, pc, asr #32 │ │ │ │ mvnshi lr, #12386304 @ 0xbd0000 │ │ │ │ pop {r0, sp} │ │ │ │ svclt 0x000083f8 │ │ │ │ - rsbeq r5, r6, r0, lsl r9 │ │ │ │ - strdeq r5, [r6], #-130 @ 0xffffff7e @ │ │ │ │ - rsbeq r4, r5, ip, lsl r3 │ │ │ │ + rsbeq r5, r6, r8, lsl r9 │ │ │ │ + strdeq r5, [r6], #-138 @ 0xffffff76 @ │ │ │ │ + rsbeq r4, r5, r4, lsr #6 │ │ │ │ ldrbmi lr, [r0, sp, lsr #18]! │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d0f8cc │ │ │ │ addlt r4, r4, r9, lsr #20 │ │ │ │ ldrbtmi r4, [sl], #-2857 @ 0xfffff4d7 │ │ │ │ ldmpl r3, {r2, r3, fp, sp, lr}^ │ │ │ │ @@ -391924,17 +391924,17 @@ │ │ │ │ blx 54f5d0 │ │ │ │ bicle r2, r3, r0, lsl #24 │ │ │ │ andmi pc, r0, sl, asr #17 │ │ │ │ strb r2, [r2, r1, lsl #10]! │ │ │ │ stc 6, cr15, [lr, #508]! @ 0x1fc │ │ │ │ ldrsbteq ip, [r0], #-238 @ 0xffffff12 │ │ │ │ @ instruction: 0x000011b8 │ │ │ │ - rsbeq r5, r6, lr, asr r8 │ │ │ │ - rsbeq r5, r6, sl, asr r8 │ │ │ │ - rsbeq r4, r5, r4, lsl #5 │ │ │ │ + rsbeq r5, r6, r6, ror #16 │ │ │ │ + rsbeq r5, r6, r2, ror #16 │ │ │ │ + rsbeq r4, r5, ip, lsl #5 │ │ │ │ rsbseq ip, r0, r6, ror lr │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00c0f8cc │ │ │ │ bmi 18a3648 │ │ │ │ blmi 18a3670 │ │ │ │ @@ -392027,26 +392027,26 @@ │ │ │ │ ldmdami r1, {r0, r1, r3, r4, r7, r8, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ mvnscc pc, pc, asr #32 │ │ │ │ @ instruction: 0xf6864478 │ │ │ │ sbfx pc, r5, #16, #31 │ │ │ │ stcl 6, cr15, [r0], #508 @ 0x1fc │ │ │ │ rsbseq ip, r0, ip, lsl #28 │ │ │ │ @ instruction: 0x000011b8 │ │ │ │ - rsbeq r5, r6, sl, ror #14 │ │ │ │ - rsbeq r5, r6, ip, lsr r7 │ │ │ │ + rsbeq r5, r6, r2, ror r7 │ │ │ │ + rsbeq r5, r6, r4, asr #14 │ │ │ │ rsbseq ip, r0, r6, asr sp │ │ │ │ - strdeq r5, [r6], #-96 @ 0xffffffa0 @ │ │ │ │ - rsbeq r4, r5, r4, lsl r1 │ │ │ │ - ldrdeq r5, [r6], #-104 @ 0xffffff98 @ │ │ │ │ - strdeq r4, [r5], #-12 @ │ │ │ │ - mlseq r6, r6, r6, r5 │ │ │ │ - mlseq r6, sl, r6, r5 │ │ │ │ - strhteq r4, [r5], #-12 │ │ │ │ - rsbeq r5, r6, r2, ror r6 │ │ │ │ - mlseq r5, r4, r0, r4 │ │ │ │ + strdeq r5, [r6], #-104 @ 0xffffff98 @ │ │ │ │ + rsbeq r4, r5, ip, lsl r1 │ │ │ │ + rsbeq r5, r6, r0, ror #13 │ │ │ │ + rsbeq r4, r5, r4, lsl #2 │ │ │ │ + mlseq r6, lr, r6, r5 │ │ │ │ + rsbeq r5, r6, r2, lsr #13 │ │ │ │ + rsbeq r4, r5, r4, asr #1 │ │ │ │ + rsbeq r5, r6, sl, ror r6 │ │ │ │ + mlseq r5, ip, r0, r4 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ blhi 2cd268 >::_M_default_append(unsigned int)@@Base+0x4a6a4> │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x0088f8cc │ │ │ │ bmi fece3804 │ │ │ │ blmi fece3834 │ │ │ │ @@ -392219,16 +392219,16 @@ │ │ │ │ @ instruction: 0xf7fe9208 │ │ │ │ bls 3d13c8 │ │ │ │ blhi 11cdb28 │ │ │ │ svclt 0x0000e6f3 │ │ │ │ ... │ │ │ │ rsbseq ip, r0, ip, asr #24 │ │ │ │ @ instruction: 0x000011b8 │ │ │ │ - rsbeq r5, r6, r0, lsr #7 │ │ │ │ - rsbeq r3, r5, sl, asr #27 │ │ │ │ + rsbeq r5, r6, r8, lsr #7 │ │ │ │ + ldrdeq r3, [r5], #-210 @ 0xffffff2e @ │ │ │ │ @ instruction: 0x46106913 │ │ │ │ andls r6, r8, #1703936 @ 0x1a0000 │ │ │ │ stc2l 7, cr15, [r2], {254} @ 0xfe │ │ │ │ strbmi r9, [r1], -r8, lsl #20 │ │ │ │ cdp 8, 11, cr6, cr0, cr8, {3} │ │ │ │ vqdmull.s q4, d10, d0[0] │ │ │ │ stmdacs r0, {r0, r3, r6, r7, sl, fp, ip, sp, lr, pc} │ │ │ │ @@ -392416,28 +392416,28 @@ │ │ │ │ @ instruction: 0xf6854478 │ │ │ │ ldr pc, [r2, -sp, asr #26]! │ │ │ │ vrsubhn.i32 d4, , q12 │ │ │ │ mvncs pc, #1507328 @ 0x170000 │ │ │ │ blmi 5b6f88 │ │ │ │ @ instruction: 0xe7ad447b │ │ │ │ ... │ │ │ │ - rsbeq r5, r6, lr, lsl #4 │ │ │ │ - rsbeq r3, r5, r8, lsr ip │ │ │ │ + rsbeq r5, r6, r6, lsl r2 │ │ │ │ + rsbeq r3, r5, r0, asr #24 │ │ │ │ rsbseq ip, r0, sl, lsr #16 │ │ │ │ @ instruction: 0x000011b8 │ │ │ │ - rsbeq r5, r6, r0, asr r1 │ │ │ │ - rsbeq r3, r5, r4, ror fp │ │ │ │ - rsbeq r5, r6, r6, lsl r1 │ │ │ │ - rsbeq r3, r5, sl, lsr fp │ │ │ │ - rsbeq r5, r6, r6, asr #1 │ │ │ │ - mlseq r6, sl, r0, r5 │ │ │ │ - strhteq r3, [r5], #-174 @ 0xffffff52 │ │ │ │ - rsbeq r5, r6, r0, rrx │ │ │ │ - rsbeq r3, r5, r4, lsl #21 │ │ │ │ - rsbeq r5, r6, r4, lsr #32 │ │ │ │ + rsbeq r5, r6, r8, asr r1 │ │ │ │ + rsbeq r3, r5, ip, ror fp │ │ │ │ + rsbeq r5, r6, lr, lsl r1 │ │ │ │ + rsbeq r3, r5, r2, asr #22 │ │ │ │ + rsbeq r5, r6, lr, asr #1 │ │ │ │ + rsbeq r5, r6, r2, lsr #1 │ │ │ │ + rsbeq r3, r5, r6, asr #21 │ │ │ │ + rsbeq r5, r6, r8, rrx │ │ │ │ + rsbeq r3, r5, ip, lsl #21 │ │ │ │ + rsbeq r5, r6, ip, lsr #32 │ │ │ │ ldmdaeq r4!, {r0, r2, r3, r8, ip, sp, lr, pc} │ │ │ │ bleq 13cde94 │ │ │ │ @ instruction: 0x4641465b │ │ │ │ @ instruction: 0xf7fc4628 │ │ │ │ stmdacs r1, {r0, r1, r2, r4, r7, fp, ip, sp, lr, pc} │ │ │ │ mrcge 4, 4, APSR_nzcv, cr14, cr15, {1} │ │ │ │ stmmi r0, {r2, r9, sl, lr} │ │ │ │ @@ -392565,50 +392565,50 @@ │ │ │ │ cmppcs r7, r0, asr #4 @ p-variant is OBSOLETE │ │ │ │ andcc r4, ip, r8, ror r4 │ │ │ │ blx 194ffee │ │ │ │ strtmi r4, [r1], -r6, lsr #16 │ │ │ │ @ instruction: 0xf6854478 │ │ │ │ ldrb pc, [lr, #3097]! @ 0xc19 @ │ │ │ │ stmia r4!, {r0, r1, r2, r3, r4, r5, r6, r9, sl, ip, sp, lr, pc} │ │ │ │ - ldrdeq r4, [r6], #-252 @ 0xffffff04 @ │ │ │ │ - rsbeq r3, r5, r0, lsl #20 │ │ │ │ - strhteq r4, [r6], #-248 @ 0xffffff08 │ │ │ │ - ldrdeq r3, [r5], #-156 @ 0xffffff64 @ │ │ │ │ - mlseq r6, ip, pc, r4 @ │ │ │ │ - rsbeq r3, r5, r0, asr #19 │ │ │ │ - rsbeq r4, r6, r0, lsl #31 │ │ │ │ - rsbeq r3, r5, r4, lsr #19 │ │ │ │ - rsbeq r4, r6, r4, ror #30 │ │ │ │ - rsbeq r3, r5, r8, lsl #19 │ │ │ │ - rsbeq r4, r6, r8, asr #30 │ │ │ │ - rsbeq r3, r5, ip, ror #18 │ │ │ │ - rsbeq r4, r6, ip, lsr #30 │ │ │ │ - rsbeq r3, r5, r0, asr r9 │ │ │ │ - rsbeq r4, r6, r0, lsl pc │ │ │ │ - rsbeq r3, r5, r4, lsr r9 │ │ │ │ - strdeq r4, [r6], #-228 @ 0xffffff1c @ │ │ │ │ - rsbeq r3, r5, r8, lsl r9 │ │ │ │ - ldrdeq r4, [r6], #-232 @ 0xffffff18 @ │ │ │ │ - strdeq r3, [r5], #-140 @ 0xffffff74 @ │ │ │ │ - strhteq r4, [r6], #-236 @ 0xffffff14 │ │ │ │ - rsbeq r3, r5, r0, ror #17 │ │ │ │ - rsbeq r4, r6, r0, lsr #29 │ │ │ │ - rsbeq r3, r5, r4, asr #17 │ │ │ │ - rsbeq r4, r6, r4, lsl #29 │ │ │ │ - rsbeq r3, r5, r8, lsr #17 │ │ │ │ - rsbeq r4, r6, r8, ror #28 │ │ │ │ - rsbeq r3, r5, ip, lsl #17 │ │ │ │ - rsbeq r4, r6, ip, asr #28 │ │ │ │ - rsbeq r3, r5, r0, ror r8 │ │ │ │ - rsbeq r4, r6, r0, lsr lr │ │ │ │ - rsbeq r3, r5, r4, asr r8 │ │ │ │ - rsbeq r4, r6, r4, lsl lr │ │ │ │ - rsbeq r3, r5, r8, lsr r8 │ │ │ │ - strdeq r4, [r6], #-216 @ 0xffffff28 @ │ │ │ │ - rsbeq r3, r5, ip, lsl r8 │ │ │ │ + rsbeq r4, r6, r4, ror #31 │ │ │ │ + rsbeq r3, r5, r8, lsl #20 │ │ │ │ + rsbeq r4, r6, r0, asr #31 │ │ │ │ + rsbeq r3, r5, r4, ror #19 │ │ │ │ + rsbeq r4, r6, r4, lsr #31 │ │ │ │ + rsbeq r3, r5, r8, asr #19 │ │ │ │ + rsbeq r4, r6, r8, lsl #31 │ │ │ │ + rsbeq r3, r5, ip, lsr #19 │ │ │ │ + rsbeq r4, r6, ip, ror #30 │ │ │ │ + mlseq r5, r0, r9, r3 │ │ │ │ + rsbeq r4, r6, r0, asr pc │ │ │ │ + rsbeq r3, r5, r4, ror r9 │ │ │ │ + rsbeq r4, r6, r4, lsr pc │ │ │ │ + rsbeq r3, r5, r8, asr r9 │ │ │ │ + rsbeq r4, r6, r8, lsl pc │ │ │ │ + rsbeq r3, r5, ip, lsr r9 │ │ │ │ + strdeq r4, [r6], #-236 @ 0xffffff14 @ │ │ │ │ + rsbeq r3, r5, r0, lsr #18 │ │ │ │ + rsbeq r4, r6, r0, ror #29 │ │ │ │ + rsbeq r3, r5, r4, lsl #18 │ │ │ │ + rsbeq r4, r6, r4, asr #29 │ │ │ │ + rsbeq r3, r5, r8, ror #17 │ │ │ │ + rsbeq r4, r6, r8, lsr #29 │ │ │ │ + rsbeq r3, r5, ip, asr #17 │ │ │ │ + rsbeq r4, r6, ip, lsl #29 │ │ │ │ + strhteq r3, [r5], #-128 @ 0xffffff80 │ │ │ │ + rsbeq r4, r6, r0, ror lr │ │ │ │ + mlseq r5, r4, r8, r3 │ │ │ │ + rsbeq r4, r6, r4, asr lr │ │ │ │ + rsbeq r3, r5, r8, ror r8 │ │ │ │ + rsbeq r4, r6, r8, lsr lr │ │ │ │ + rsbeq r3, r5, ip, asr r8 │ │ │ │ + rsbeq r4, r6, ip, lsl lr │ │ │ │ + rsbeq r3, r5, r0, asr #16 │ │ │ │ + rsbeq r4, r6, r0, lsl #28 │ │ │ │ + rsbeq r3, r5, r4, lsr #16 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00a8f8cc │ │ │ │ ldrmi r4, [r8], lr, asr #25 │ │ │ │ addlt r4, sp, lr, asr #23 │ │ │ │ @ instruction: 0x4605447c │ │ │ │ @@ -392814,37 +392814,37 @@ │ │ │ │ ldmdami ip, {r0, r4, r5, r6, r8, fp, ip, sp, lr, pc} │ │ │ │ mvnscc pc, pc, asr #32 │ │ │ │ @ instruction: 0xf6854478 │ │ │ │ str pc, [sp, -fp, lsr #20]! │ │ │ │ mrc 6, 5, APSR_nzcv, cr6, cr14, {3} │ │ │ │ rsbseq ip, r0, r0, lsl #7 │ │ │ │ @ instruction: 0x000011b8 │ │ │ │ - rsbeq r4, r6, r0, ror #25 │ │ │ │ - rsbeq r4, r6, r6, lsl ip │ │ │ │ - strdeq r4, [r6], #-182 @ 0xffffff4a @ │ │ │ │ - rsbeq r3, r5, r0, lsr #12 │ │ │ │ - rsbeq r4, r6, r0, asr #23 │ │ │ │ - rsbeq r3, r5, r2, ror #11 │ │ │ │ + rsbeq r4, r6, r8, ror #25 │ │ │ │ + rsbeq r4, r6, lr, lsl ip │ │ │ │ + strdeq r4, [r6], #-190 @ 0xffffff42 @ │ │ │ │ + rsbeq r3, r5, r8, lsr #12 │ │ │ │ + rsbeq r4, r6, r8, asr #23 │ │ │ │ + rsbeq r3, r5, sl, ror #11 │ │ │ │ ldrshteq ip, [r0], #-16 │ │ │ │ - rsbeq r4, r6, r4, ror fp │ │ │ │ - mlseq r5, r6, r5, r3 │ │ │ │ - rsbeq r4, r6, r8, lsr fp │ │ │ │ - rsbeq r3, r5, ip, asr r5 │ │ │ │ - rsbeq r4, r6, sl, lsl fp │ │ │ │ - rsbeq r3, r5, lr, lsr r5 │ │ │ │ - rsbeq r4, r6, sl, ror #21 │ │ │ │ - rsbeq r3, r5, lr, lsl #10 │ │ │ │ - rsbeq r4, r6, ip, asr #21 │ │ │ │ - strdeq r3, [r5], #-70 @ 0xffffffba @ │ │ │ │ - rsbeq r4, r6, r8, asr sl │ │ │ │ - rsbeq r3, r5, ip, ror r4 │ │ │ │ - rsbeq r4, r6, lr, lsr sl │ │ │ │ - rsbeq r3, r5, r0, ror #8 │ │ │ │ - rsbeq r4, r6, lr, lsl sl │ │ │ │ - rsbeq r3, r5, r0, asr #8 │ │ │ │ + rsbeq r4, r6, ip, ror fp │ │ │ │ + mlseq r5, lr, r5, r3 │ │ │ │ + rsbeq r4, r6, r0, asr #22 │ │ │ │ + rsbeq r3, r5, r4, ror #10 │ │ │ │ + rsbeq r4, r6, r2, lsr #22 │ │ │ │ + rsbeq r3, r5, r6, asr #10 │ │ │ │ + strdeq r4, [r6], #-162 @ 0xffffff5e @ │ │ │ │ + rsbeq r3, r5, r6, lsl r5 │ │ │ │ + ldrdeq r4, [r6], #-164 @ 0xffffff5c @ │ │ │ │ + strdeq r3, [r5], #-78 @ 0xffffffb2 @ │ │ │ │ + rsbeq r4, r6, r0, ror #20 │ │ │ │ + rsbeq r3, r5, r4, lsl #9 │ │ │ │ + rsbeq r4, r6, r6, asr #20 │ │ │ │ + rsbeq r3, r5, r8, ror #8 │ │ │ │ + rsbeq r4, r6, r6, lsr #20 │ │ │ │ + rsbeq r3, r5, r8, asr #8 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00a8f8cc │ │ │ │ bmi ffbe447c │ │ │ │ blmi ffbe44a4 │ │ │ │ addlt r4, sp, sl, ror r4 │ │ │ │ @@ -393077,38 +393077,38 @@ │ │ │ │ ldmdami sp, {r0, r1, r5, r6, r8, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ mvnscc pc, pc, asr #32 │ │ │ │ @ instruction: 0xf6854478 │ │ │ │ udiv r9, sp, r8 │ │ │ │ stc 6, cr15, [r8], #504 @ 0x1f8 │ │ │ │ ldrsbteq fp, [r0], #-240 @ 0xffffff10 │ │ │ │ @ instruction: 0x000011b8 │ │ │ │ - rsbeq r4, r6, sl, asr r9 │ │ │ │ - rsbeq r4, r6, r2, lsr #18 │ │ │ │ - rsbeq r3, r5, r0, asr r3 │ │ │ │ + rsbeq r4, r6, r2, ror #18 │ │ │ │ + rsbeq r4, r6, sl, lsr #18 │ │ │ │ + rsbeq r3, r5, r8, asr r3 │ │ │ │ rsbseq fp, r0, r2, lsr #30 │ │ │ │ - rsbeq r4, r6, sl, lsl #17 │ │ │ │ - rsbeq r4, r6, r2, asr #15 │ │ │ │ - rsbeq r4, r6, r4, lsr #15 │ │ │ │ - rsbeq r3, r5, lr, asr #3 │ │ │ │ - rsbeq r4, r6, r2, ror r7 │ │ │ │ - mlseq r5, r4, r1, r3 │ │ │ │ - rsbeq r4, r6, ip, lsr r7 │ │ │ │ - rsbeq r3, r5, lr, asr r1 │ │ │ │ - strdeq r4, [r6], #-110 @ 0xffffff92 @ │ │ │ │ - rsbeq r3, r5, r2, lsr #2 │ │ │ │ - rsbeq r4, r6, r0, ror #13 │ │ │ │ - rsbeq r3, r5, r4, lsl #2 │ │ │ │ - strhteq r4, [r6], #-96 @ 0xffffffa0 │ │ │ │ - ldrdeq r3, [r5], #-4 @ │ │ │ │ - mlseq r6, r0, r6, r4 │ │ │ │ - strhteq r3, [r5], #-10 │ │ │ │ - rsbeq r4, r6, lr, lsl r6 │ │ │ │ - rsbeq r3, r5, r2, asr #32 │ │ │ │ - rsbeq r4, r6, r2, lsl #12 │ │ │ │ - rsbeq r3, r5, r4, lsr #32 │ │ │ │ + mlseq r6, r2, r8, r4 │ │ │ │ + rsbeq r4, r6, sl, asr #15 │ │ │ │ + rsbeq r4, r6, ip, lsr #15 │ │ │ │ + ldrdeq r3, [r5], #-22 @ 0xffffffea @ │ │ │ │ + rsbeq r4, r6, sl, ror r7 │ │ │ │ + mlseq r5, ip, r1, r3 │ │ │ │ + rsbeq r4, r6, r4, asr #14 │ │ │ │ + rsbeq r3, r5, r6, ror #2 │ │ │ │ + rsbeq r4, r6, r6, lsl #14 │ │ │ │ + rsbeq r3, r5, sl, lsr #2 │ │ │ │ + rsbeq r4, r6, r8, ror #13 │ │ │ │ + rsbeq r3, r5, ip, lsl #2 │ │ │ │ + strhteq r4, [r6], #-104 @ 0xffffff98 │ │ │ │ + ldrdeq r3, [r5], #-12 @ │ │ │ │ + mlseq r6, r8, r6, r4 │ │ │ │ + rsbeq r3, r5, r2, asr #1 │ │ │ │ + rsbeq r4, r6, r6, lsr #12 │ │ │ │ + rsbeq r3, r5, sl, asr #32 │ │ │ │ + rsbeq r4, r6, sl, lsl #12 │ │ │ │ + rsbeq r3, r5, ip, lsr #32 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ blhi 34e308 >::_M_default_append(unsigned int)@@Base+0xcb744> │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x0038f8cc │ │ │ │ strmi r4, [lr], -r3, ror #25 │ │ │ │ adclt r4, r3, r3, ror #19 │ │ │ │ @@ -393318,15 +393318,15 @@ │ │ │ │ movwls r9, #33289 @ 0x8209 │ │ │ │ cdp 6, 2, cr4, cr7, cr8, {1} │ │ │ │ blge 831dbc │ │ │ │ bleq 60e81c │ │ │ │ ldrmi r9, [r3], -r0, lsl #6 │ │ │ │ blt 20d8dc │ │ │ │ tstls ip, r1, lsl #4 │ │ │ │ - blvc 84e7e4 │ │ │ │ + blvc 84e7e4 │ │ │ │ @ instruction: 0xf878f002 │ │ │ │ stmdacs r1, {r7, r9, sl, lr} │ │ │ │ tstphi r1, r0, asr #32 @ p-variant is OBSOLETE │ │ │ │ blcs 1b9de0 │ │ │ │ cmnphi r6, r0, asr #6 @ p-variant is OBSOLETE │ │ │ │ ldmdbge r7, {r2, r3, r4, r8, r9, fp, sp, pc} │ │ │ │ strls sl, [pc], #-2073 @ 1931cc │ │ │ │ @@ -393335,30 +393335,30 @@ │ │ │ │ tstls r7, sl, lsl #28 │ │ │ │ movwls r9, #57350 @ 0xe006 │ │ │ │ svclt 0x0000e054 │ │ │ │ andhi pc, r0, pc, lsr #7 │ │ │ │ ... │ │ │ │ rsbseq fp, r0, ip, lsr #23 │ │ │ │ @ instruction: 0x000011b8 │ │ │ │ - rsbeq r4, r6, r0, ror #1 │ │ │ │ - rsbeq r4, r6, lr, ror r4 │ │ │ │ - rsbeq r2, r5, r2, lsr #29 │ │ │ │ - rsbeq r4, r6, r6, ror #8 │ │ │ │ - rsbeq r2, r5, sl, lsl #29 │ │ │ │ - ldrdeq r4, [r6], #-54 @ 0xffffffca @ │ │ │ │ - strdeq r2, [r5], #-218 @ 0xffffff26 @ │ │ │ │ - strhteq r4, [r6], #-62 @ 0xffffffc2 │ │ │ │ - rsbeq r2, r5, r2, ror #27 │ │ │ │ - rsbeq r4, r6, r8, asr #6 │ │ │ │ - rsbeq r2, r5, ip, ror #26 │ │ │ │ + rsbeq r4, r6, r8, ror #1 │ │ │ │ + rsbeq r4, r6, r6, lsl #9 │ │ │ │ + rsbeq r2, r5, sl, lsr #29 │ │ │ │ + rsbeq r4, r6, lr, ror #8 │ │ │ │ + mlseq r5, r2, lr, r2 │ │ │ │ + ldrdeq r4, [r6], #-62 @ 0xffffffc2 @ │ │ │ │ + rsbeq r2, r5, r2, lsl #28 │ │ │ │ + rsbeq r4, r6, r6, asr #7 │ │ │ │ + rsbeq r2, r5, sl, ror #27 │ │ │ │ + rsbeq r4, r6, r0, asr r3 │ │ │ │ + rsbeq r2, r5, r4, ror sp │ │ │ │ rsbseq fp, r0, r2, lsr r9 │ │ │ │ - rsbeq r4, r6, r6, asr #5 │ │ │ │ - rsbeq r2, r5, sl, ror #25 │ │ │ │ - rsbeq r4, r6, lr, lsl #5 │ │ │ │ - strhteq r2, [r5], #-194 @ 0xffffff3e │ │ │ │ + rsbeq r4, r6, lr, asr #5 │ │ │ │ + strdeq r2, [r5], #-194 @ 0xffffff3e @ │ │ │ │ + mlseq r6, r6, r2, r4 │ │ │ │ + strhteq r2, [r5], #-202 @ 0xffffff36 │ │ │ │ strmi r9, [r3], -r6, lsl #20 │ │ │ │ ldmdbge r8, {r9, ip, pc} │ │ │ │ strtmi r4, [r8], -sl, asr #12 │ │ │ │ bvc 20d978 │ │ │ │ bleq 1ced24 │ │ │ │ ldc2l 7, cr15, [lr, #1020]! @ 0x3fc │ │ │ │ @ instruction: 0xf0402801 │ │ │ │ @@ -393618,43 +393618,43 @@ │ │ │ │ blx ffb5105a │ │ │ │ blls 34d0f8 >::_M_default_append(unsigned int)@@Base+0xca534> │ │ │ │ eorsvs r6, fp, fp, lsl r8 │ │ │ │ andcc r6, r1, #1474560 @ 0x168000 │ │ │ │ ldr r6, [r9, #-346]! @ 0xfffffea6 │ │ │ │ andhi pc, r0, pc, lsr #7 │ │ │ │ ... │ │ │ │ - rsbeq r4, r6, r2, lsl #2 │ │ │ │ - rsbeq r2, r5, r6, lsr #22 │ │ │ │ - rsbeq r4, r6, sl, ror #1 │ │ │ │ - rsbeq r2, r5, lr, lsl #22 │ │ │ │ - rsbeq r4, r6, r6, ror r0 │ │ │ │ - rsbeq r4, r6, r8, lsr r0 │ │ │ │ - rsbeq r2, r5, ip, asr sl │ │ │ │ - rsbeq r4, r6, r0, lsr #32 │ │ │ │ - rsbeq r2, r5, r4, asr #20 │ │ │ │ - rsbeq r4, r6, r6 │ │ │ │ - rsbeq r2, r5, sl, lsr #20 │ │ │ │ - rsbeq r3, r6, r4, ror #31 │ │ │ │ - rsbeq r2, r5, r8, lsl #20 │ │ │ │ - rsbeq r3, r6, ip, ror #30 │ │ │ │ - mlseq r5, r0, r9, r2 │ │ │ │ - rsbeq r3, r6, ip, lsr pc │ │ │ │ - rsbeq r2, r5, r0, ror #18 │ │ │ │ - strdeq r3, [r6], #-230 @ 0xffffff1a @ │ │ │ │ - rsbeq r2, r5, sl, lsl r9 │ │ │ │ - rsbeq r3, r6, r2, asr #29 │ │ │ │ - rsbeq r2, r5, r6, ror #17 │ │ │ │ - rsbeq r3, r6, r6, lsr #29 │ │ │ │ - rsbeq r2, r5, sl, asr #17 │ │ │ │ - rsbeq r3, r6, sl, lsl #29 │ │ │ │ - rsbeq r2, r5, lr, lsr #17 │ │ │ │ - rsbeq r3, r6, lr, ror #28 │ │ │ │ - mlseq r5, r2, r8, r2 │ │ │ │ - mlseq r6, r2, sp, r3 │ │ │ │ - strhteq r2, [r5], #-118 @ 0xffffff8a │ │ │ │ + rsbeq r4, r6, sl, lsl #2 │ │ │ │ + rsbeq r2, r5, lr, lsr #22 │ │ │ │ + strdeq r4, [r6], #-2 @ │ │ │ │ + rsbeq r2, r5, r6, lsl fp │ │ │ │ + rsbeq r4, r6, lr, ror r0 │ │ │ │ + rsbeq r4, r6, r0, asr #32 │ │ │ │ + rsbeq r2, r5, r4, ror #20 │ │ │ │ + rsbeq r4, r6, r8, lsr #32 │ │ │ │ + rsbeq r2, r5, ip, asr #20 │ │ │ │ + rsbeq r4, r6, lr │ │ │ │ + rsbeq r2, r5, r2, lsr sl │ │ │ │ + rsbeq r3, r6, ip, ror #31 │ │ │ │ + rsbeq r2, r5, r0, lsl sl │ │ │ │ + rsbeq r3, r6, r4, ror pc │ │ │ │ + mlseq r5, r8, r9, r2 │ │ │ │ + rsbeq r3, r6, r4, asr #30 │ │ │ │ + rsbeq r2, r5, r8, ror #18 │ │ │ │ + strdeq r3, [r6], #-238 @ 0xffffff12 @ │ │ │ │ + rsbeq r2, r5, r2, lsr #18 │ │ │ │ + rsbeq r3, r6, sl, asr #29 │ │ │ │ + rsbeq r2, r5, lr, ror #17 │ │ │ │ + rsbeq r3, r6, lr, lsr #29 │ │ │ │ + ldrdeq r2, [r5], #-130 @ 0xffffff7e @ │ │ │ │ + mlseq r6, r2, lr, r3 │ │ │ │ + strhteq r2, [r5], #-134 @ 0xffffff7a │ │ │ │ + rsbeq r3, r6, r6, ror lr │ │ │ │ + mlseq r5, sl, r8, r2 │ │ │ │ + mlseq r6, sl, sp, r3 │ │ │ │ + strhteq r2, [r5], #-126 @ 0xffffff82 │ │ │ │ tstls r7, #655360 @ 0xa0000 │ │ │ │ @ instruction: 0xf0039307 │ │ │ │ blls 352b00 >::_M_default_append(unsigned int)@@Base+0xcff3c> │ │ │ │ blls 11cf1a8 │ │ │ │ ldmdavs r0, {r1, r3, r4, r6, fp, sp, lr} │ │ │ │ stc2 0, cr15, [r0, #-12] │ │ │ │ vmov.f64 d9, #6 @ 0x40300000 2.750 │ │ │ │ @@ -393697,15 +393697,15 @@ │ │ │ │ strmi sp, [r0], r3, ror #1 │ │ │ │ vadd.i8 q10, q8, q8 │ │ │ │ ldrbtmi r3, [r8], #-429 @ 0xfffffe53 │ │ │ │ @ instruction: 0xf684300c │ │ │ │ ldmmi lr, {r0, r1, r2, r3, r4, r5, r6, r9, fp, ip, sp, lr, pc}^ │ │ │ │ ldrbtmi r4, [r8], #-1601 @ 0xfffff9bf │ │ │ │ blx 10511b2 │ │ │ │ - bls 84ce0c │ │ │ │ + bls 84ce0c │ │ │ │ stmdavs r9!, {r0, r1, r3, r4, r5, r9, sl, lr}^ │ │ │ │ ldrdgt pc, [r0], -r2 │ │ │ │ blt 1cdee4 │ │ │ │ vmlsl.s q2, d7, d0[4] │ │ │ │ pkhtbmi pc, r0, sp, asr #18 @ │ │ │ │ @ instruction: 0xf0002801 │ │ │ │ ldmmi r5, {r2, r7, pc}^ │ │ │ │ @@ -393915,36 +393915,36 @@ │ │ │ │ @ instruction: 0xf684300c │ │ │ │ ldmdami fp, {r0, r4, r6, r7, fp, ip, sp, lr, pc} │ │ │ │ ldrbtmi r4, [r8], #-1601 @ 0xfffff9bf │ │ │ │ @ instruction: 0xf98cf684 │ │ │ │ bllt ffcd1afc │ │ │ │ andhi pc, r0, pc, lsr #7 │ │ │ │ ... │ │ │ │ - rsbeq r3, r6, sl, lsr ip │ │ │ │ - rsbeq r2, r5, lr, asr r6 │ │ │ │ - rsbeq r3, r6, r4, lsl #24 │ │ │ │ - rsbeq r2, r5, r8, lsr #12 │ │ │ │ - mlseq r6, r2, fp, r3 │ │ │ │ - strhteq r2, [r5], #-86 @ 0xffffffaa │ │ │ │ - rsbeq r3, r6, r6, lsl fp │ │ │ │ - rsbeq r2, r5, sl, lsr r5 │ │ │ │ - rsbeq r3, r6, r6, ror #21 │ │ │ │ - rsbeq r2, r5, sl, lsl #10 │ │ │ │ - rsbeq r3, r6, sl, asr #21 │ │ │ │ - rsbeq r2, r5, lr, ror #9 │ │ │ │ - mlseq r6, sl, sl, r3 │ │ │ │ - strhteq r2, [r5], #-78 @ 0xffffffb2 │ │ │ │ - rsbeq r3, r6, r8, asr sl │ │ │ │ - rsbeq r2, r5, ip, ror r4 │ │ │ │ - rsbeq r3, r6, r0, lsr #20 │ │ │ │ - rsbeq r2, r5, r4, asr #8 │ │ │ │ - rsbeq r3, r6, r8, ror #19 │ │ │ │ - rsbeq r2, r5, ip, lsl #8 │ │ │ │ - ldrdeq r3, [r6], #-142 @ 0xffffff72 @ │ │ │ │ - rsbeq r2, r5, r2, lsl #6 │ │ │ │ + rsbeq r3, r6, r2, asr #24 │ │ │ │ + rsbeq r2, r5, r6, ror #12 │ │ │ │ + rsbeq r3, r6, ip, lsl #24 │ │ │ │ + rsbeq r2, r5, r0, lsr r6 │ │ │ │ + mlseq r6, sl, fp, r3 │ │ │ │ + strhteq r2, [r5], #-94 @ 0xffffffa2 │ │ │ │ + rsbeq r3, r6, lr, lsl fp │ │ │ │ + rsbeq r2, r5, r2, asr #10 │ │ │ │ + rsbeq r3, r6, lr, ror #21 │ │ │ │ + rsbeq r2, r5, r2, lsl r5 │ │ │ │ + ldrdeq r3, [r6], #-162 @ 0xffffff5e @ │ │ │ │ + strdeq r2, [r5], #-70 @ 0xffffffba @ │ │ │ │ + rsbeq r3, r6, r2, lsr #21 │ │ │ │ + rsbeq r2, r5, r6, asr #9 │ │ │ │ + rsbeq r3, r6, r0, ror #20 │ │ │ │ + rsbeq r2, r5, r4, lsl #9 │ │ │ │ + rsbeq r3, r6, r8, lsr #20 │ │ │ │ + rsbeq r2, r5, ip, asr #8 │ │ │ │ + strdeq r3, [r6], #-144 @ 0xffffff70 @ │ │ │ │ + rsbeq r2, r5, r4, lsl r4 │ │ │ │ + rsbeq r3, r6, r6, ror #17 │ │ │ │ + rsbeq r2, r5, sl, lsl #6 │ │ │ │ vtst.8 d20, d16, d20 │ │ │ │ ldrbtmi r4, [r8], #-332 @ 0xfffffeb4 │ │ │ │ @ instruction: 0xf684300c │ │ │ │ ldmmi r2!, {r0, r4, r7, fp, ip, sp, lr, pc} │ │ │ │ ldrbtmi r4, [r8], #-1601 @ 0xfffff9bf │ │ │ │ @ instruction: 0xf94cf684 │ │ │ │ bllt fecd1b7c │ │ │ │ @@ -394118,45 +394118,45 @@ │ │ │ │ vadd.i8 d20, d0, d19 │ │ │ │ ldrbtmi r4, [r8], #-274 @ 0xfffffeee │ │ │ │ @ instruction: 0xf683300c │ │ │ │ stmdami r1!, {r0, r2, r4, r5, r8, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ ldrbtmi r4, [r8], #-1601 @ 0xfffff9bf │ │ │ │ @ instruction: 0xfff0f683 │ │ │ │ blt 15d1e34 │ │ │ │ - rsbeq r3, r6, lr, asr r8 │ │ │ │ - rsbeq r2, r5, r2, lsl #5 │ │ │ │ - rsbeq r3, r6, r0, asr #16 │ │ │ │ - rsbeq r2, r5, r4, ror #4 │ │ │ │ - rsbeq r3, r6, r4, lsr #16 │ │ │ │ - rsbeq r2, r5, r8, asr #4 │ │ │ │ - rsbeq r3, r6, r6, lsl #16 │ │ │ │ - rsbeq r2, r5, sl, lsr #4 │ │ │ │ - ldrdeq r3, [r6], #-114 @ 0xffffff8e @ │ │ │ │ - strdeq r2, [r5], #-22 @ 0xffffffea @ │ │ │ │ - rsbeq r3, r6, r0, lsl #15 │ │ │ │ - rsbeq r2, r5, r4, lsr #3 │ │ │ │ - rsbeq r3, r6, r4, asr #14 │ │ │ │ - rsbeq r2, r5, r8, ror #2 │ │ │ │ - rsbeq r3, r6, r4, lsl #14 │ │ │ │ - rsbeq r3, r6, sl, asr #13 │ │ │ │ - rsbeq r2, r5, lr, ror #1 │ │ │ │ - rsbeq r3, r6, ip, lsr #13 │ │ │ │ - ldrdeq r2, [r5], #-0 @ │ │ │ │ - rsbeq r3, r6, lr, lsl #13 │ │ │ │ - strhteq r2, [r5], #-2 │ │ │ │ - rsbeq r3, r6, r0, ror r6 │ │ │ │ - mlseq r5, r4, r0, r2 │ │ │ │ - rsbeq r3, r6, lr, lsr r6 │ │ │ │ - rsbeq r2, r5, r2, rrx │ │ │ │ - rsbeq r3, r6, ip, lsl #12 │ │ │ │ - rsbeq r2, r5, r0, lsr r0 │ │ │ │ - ldrdeq r3, [r6], #-90 @ 0xffffffa6 @ │ │ │ │ - strdeq r1, [r5], #-252 @ 0xffffff04 @ │ │ │ │ - rsbeq r3, r6, r6, lsr #11 │ │ │ │ - rsbeq r1, r5, sl, asr #31 │ │ │ │ + rsbeq r3, r6, r6, ror #16 │ │ │ │ + rsbeq r2, r5, sl, lsl #5 │ │ │ │ + rsbeq r3, r6, r8, asr #16 │ │ │ │ + rsbeq r2, r5, ip, ror #4 │ │ │ │ + rsbeq r3, r6, ip, lsr #16 │ │ │ │ + rsbeq r2, r5, r0, asr r2 │ │ │ │ + rsbeq r3, r6, lr, lsl #16 │ │ │ │ + rsbeq r2, r5, r2, lsr r2 │ │ │ │ + ldrdeq r3, [r6], #-122 @ 0xffffff86 @ │ │ │ │ + strdeq r2, [r5], #-30 @ 0xffffffe2 @ │ │ │ │ + rsbeq r3, r6, r8, lsl #15 │ │ │ │ + rsbeq r2, r5, ip, lsr #3 │ │ │ │ + rsbeq r3, r6, ip, asr #14 │ │ │ │ + rsbeq r2, r5, r0, ror r1 │ │ │ │ + rsbeq r3, r6, ip, lsl #14 │ │ │ │ + ldrdeq r3, [r6], #-98 @ 0xffffff9e @ │ │ │ │ + strdeq r2, [r5], #-6 @ │ │ │ │ + strhteq r3, [r6], #-100 @ 0xffffff9c │ │ │ │ + ldrdeq r2, [r5], #-8 @ │ │ │ │ + mlseq r6, r6, r6, r3 │ │ │ │ + strhteq r2, [r5], #-10 │ │ │ │ + rsbeq r3, r6, r8, ror r6 │ │ │ │ + mlseq r5, ip, r0, r2 │ │ │ │ + rsbeq r3, r6, r6, asr #12 │ │ │ │ + rsbeq r2, r5, sl, rrx │ │ │ │ + rsbeq r3, r6, r4, lsl r6 │ │ │ │ + rsbeq r2, r5, r8, lsr r0 │ │ │ │ + rsbeq r3, r6, r2, ror #11 │ │ │ │ + rsbeq r2, r5, r4 │ │ │ │ + rsbeq r3, r6, lr, lsr #11 │ │ │ │ + ldrdeq r1, [r5], #-242 @ 0xffffff0e @ │ │ │ │ ldrbmi lr, [r0, sp, lsr #18]! │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00b8f8cc │ │ │ │ bmi e6590c │ │ │ │ ldrmi r6, [lr], -ip, asr #16 │ │ │ │ ldrbtmi r4, [sl], #-2866 @ 0xfffff4ce │ │ │ │ @@ -394207,19 +394207,19 @@ │ │ │ │ stmdami sl, {r0, r3, r7, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ ldrbtmi r4, [r8], #-1569 @ 0xfffff9df │ │ │ │ @ instruction: 0xff44f683 │ │ │ │ @ instruction: 0xf67de7c9 │ │ │ │ svclt 0x0000ebd0 │ │ │ │ rsbseq sl, r0, r2, asr #22 │ │ │ │ @ instruction: 0x000011b8 │ │ │ │ - strhteq r3, [r6], #-72 @ 0xffffffb8 │ │ │ │ - ldrdeq r1, [r5], #-236 @ 0xffffff14 @ │ │ │ │ + rsbeq r3, r6, r0, asr #9 │ │ │ │ + rsbeq r1, r5, r4, ror #29 │ │ │ │ rsbseq sl, r0, sl, ror #21 │ │ │ │ - rsbeq r3, r6, lr, asr #8 │ │ │ │ - rsbeq r1, r5, r2, ror lr │ │ │ │ + rsbeq r3, r6, r6, asr r4 │ │ │ │ + rsbeq r1, r5, sl, ror lr │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl feceb1b8 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ bmi 17d7f20 │ │ │ │ blmi 18001dc │ │ │ │ ldrbtmi r4, [sl], #-1542 @ 0xfffff9fa │ │ │ │ ldmdavs fp, {r0, r1, r4, r6, r7, fp, ip, lr} │ │ │ │ @@ -394307,19 +394307,19 @@ │ │ │ │ @ instruction: 0xf04f4826 │ │ │ │ ldrbtmi r3, [r8], #-511 @ 0xfffffe01 │ │ │ │ cdp2 6, 7, cr15, cr12, cr3, {4} │ │ │ │ @ instruction: 0xf67de7c8 │ │ │ │ svclt 0x0000eb08 │ │ │ │ rsbseq sl, r0, sl, asr #20 │ │ │ │ @ instruction: 0x000011b8 │ │ │ │ - rsbeq r3, r6, lr, asr #7 │ │ │ │ - rsbeq r4, r5, r8, lsl #8 │ │ │ │ + ldrdeq r3, [r6], #-54 @ 0xffffffca @ │ │ │ │ + rsbeq r4, r5, r0, lsl r4 │ │ │ │ @ instruction: 0xffffcac3 │ │ │ │ - rsbeq r3, r6, r6, ror #7 │ │ │ │ - strdeq r3, [r6], #-52 @ 0xffffffcc @ │ │ │ │ + rsbeq r3, r6, lr, ror #7 │ │ │ │ + strdeq r3, [r6], #-60 @ 0xffffffc4 @ │ │ │ │ andeq r0, r0, r7, lsl #3 │ │ │ │ @ instruction: 0xffffd8dd │ │ │ │ @ instruction: 0xffffd907 │ │ │ │ @ instruction: 0xffffd861 │ │ │ │ @ instruction: 0xfffffe73 │ │ │ │ @ instruction: 0xffffd95d │ │ │ │ @ instruction: 0xffffd75b │ │ │ │ @@ -394331,23 +394331,23 @@ │ │ │ │ @ instruction: 0xffffcc63 │ │ │ │ @ instruction: 0xffffca91 │ │ │ │ @ instruction: 0xffffcb7b │ │ │ │ @ instruction: 0xffffd9b3 │ │ │ │ @ instruction: 0xffffce03 │ │ │ │ @ instruction: 0xffffcd85 │ │ │ │ @ instruction: 0xffffccbb │ │ │ │ - rsbeq r3, r6, lr, ror #6 │ │ │ │ - rsbeq r3, r6, ip, lsr #7 │ │ │ │ + rsbeq r3, r6, r6, ror r3 │ │ │ │ + strhteq r3, [r6], #-52 @ 0xffffffcc │ │ │ │ rsbseq sl, r0, ip, asr r9 │ │ │ │ - strdeq r3, [r6], #-40 @ 0xffffffd8 @ │ │ │ │ - rsbeq r1, r5, ip, lsl sp │ │ │ │ - ldrdeq r3, [r6], #-46 @ 0xffffffd2 @ │ │ │ │ - rsbeq r1, r5, r2, lsl #26 │ │ │ │ - rsbeq r3, r6, r0, asr #5 │ │ │ │ - rsbeq r1, r5, r2, ror #25 │ │ │ │ + rsbeq r3, r6, r0, lsl #6 │ │ │ │ + rsbeq r1, r5, r4, lsr #26 │ │ │ │ + rsbeq r3, r6, r6, ror #5 │ │ │ │ + rsbeq r1, r5, sl, lsl #26 │ │ │ │ + rsbeq r3, r6, r8, asr #5 │ │ │ │ + rsbeq r1, r5, sl, ror #25 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ bl feceb3b8 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strdlt r0, [r3], r0 @ │ │ │ │ mrc2 7, 7, pc, cr6, cr15, {7} │ │ │ │ stmdacs r1, {r0, r1, r9, sl, lr} │ │ │ │ ldrmi sp, [r8], -r2, lsl #2 │ │ │ │ @@ -394357,16 +394357,16 @@ │ │ │ │ andcc r4, ip, r8, ror r4 │ │ │ │ ldc2l 6, cr15, [sl, #-524] @ 0xfffffdf4 │ │ │ │ stmdbls r1, {r0, r2, fp, lr} │ │ │ │ @ instruction: 0xf6834478 │ │ │ │ blls 213a40 │ │ │ │ andlt r4, r3, r8, lsl r6 │ │ │ │ svclt 0x0000bd00 │ │ │ │ - strdeq r3, [r6], #-16 @ │ │ │ │ - rsbeq r1, r5, r4, lsl ip │ │ │ │ + strdeq r3, [r6], #-24 @ 0xffffffe8 @ │ │ │ │ + rsbeq r1, r5, ip, lsl ip │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl feceb404 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldrdlt r0, [r7], r0 @ │ │ │ │ ldrmi r4, [r6], -sp, lsl #12 │ │ │ │ @ instruction: 0x4604461f │ │ │ │ bleq 2cf84c >::_M_default_append(unsigned int)@@Base+0x4cc88> │ │ │ │ @@ -394399,19 +394399,19 @@ │ │ │ │ ldrbtcc pc, [pc], #79 @ 194284 @ │ │ │ │ andcc r4, ip, r8, ror r4 │ │ │ │ stc2 6, cr15, [r4, #-524] @ 0xfffffdf4 │ │ │ │ @ instruction: 0xf04f4807 │ │ │ │ ldrbtmi r3, [r8], #-511 @ 0xfffffe01 │ │ │ │ ldc2 6, cr15, [lr, #524]! @ 0x20c │ │ │ │ svclt 0x0000e7dd │ │ │ │ - rsbeq r3, r6, r8, lsl #3 │ │ │ │ - rsbeq r3, r6, r6, ror #2 │ │ │ │ - rsbeq r1, r5, sl, lsl #23 │ │ │ │ - rsbeq r3, r6, r4, asr #2 │ │ │ │ - rsbeq r1, r5, r6, ror #22 │ │ │ │ + mlseq r6, r0, r1, r3 │ │ │ │ + rsbeq r3, r6, lr, ror #2 │ │ │ │ + mlseq r5, r2, fp, r1 │ │ │ │ + rsbeq r3, r6, ip, asr #2 │ │ │ │ + rsbeq r1, r5, lr, ror #22 │ │ │ │ ldc 8, cr6, [r3, #268] @ 0x10c │ │ │ │ ldrbmi r0, [r0, -r0, lsl #22]! │ │ │ │ andeq r0, r0, r0 │ │ │ │ ldrdcc lr, [r1], -r1 │ │ │ │ ldc 8, cr2, [r3] │ │ │ │ vstr d7, [r2] │ │ │ │ vldrle d7, [r0, #-0] │ │ │ │ @@ -394656,24 +394656,24 @@ │ │ │ │ stmdami lr, {r2, r4, r6, r7, r8, r9, sl, sp, lr, pc} │ │ │ │ ldrbtmi r4, [r8], #-1585 @ 0xfffff9cf │ │ │ │ @ instruction: 0xf683300c │ │ │ │ stmdami ip, {r0, r2, r3, r4, r5, r6, r7, r9, fp, ip, sp, lr, pc} │ │ │ │ mvnscc pc, pc, asr #32 │ │ │ │ @ instruction: 0xf6834478 │ │ │ │ @ instruction: 0xe7c7fbb7 │ │ │ │ - rsbeq r2, r6, r6, asr #30 │ │ │ │ - rsbeq r2, r6, r8, lsr #29 │ │ │ │ - rsbeq r2, r6, ip, asr lr │ │ │ │ - rsbeq r1, r5, r6, asr #15 │ │ │ │ - rsbeq r2, r6, r8, lsr lr │ │ │ │ - rsbeq r1, r5, r2, lsr #15 │ │ │ │ - rsbeq r2, r6, r8, lsl #28 │ │ │ │ - rsbeq r1, r5, r2, ror r7 │ │ │ │ - rsbeq r2, r6, lr, ror #27 │ │ │ │ - rsbeq r1, r5, r8, asr r7 │ │ │ │ + rsbeq r2, r6, lr, asr #30 │ │ │ │ + strhteq r2, [r6], #-224 @ 0xffffff20 │ │ │ │ + rsbeq r2, r6, r4, ror #28 │ │ │ │ + rsbeq r1, r5, lr, asr #15 │ │ │ │ + rsbeq r2, r6, r0, asr #28 │ │ │ │ + rsbeq r1, r5, sl, lsr #15 │ │ │ │ + rsbeq r2, r6, r0, lsl lr │ │ │ │ + rsbeq r1, r5, sl, ror r7 │ │ │ │ + strdeq r2, [r6], #-214 @ 0xffffff2a @ │ │ │ │ + rsbeq r1, r5, r0, ror #14 │ │ │ │ mvnsmi lr, sp, lsr #18 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ blhi 2cfb90 >::_M_default_append(unsigned int)@@Base+0x4cfcc> │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d8f8cc │ │ │ │ strmi r6, [r8], lr, asr #16 │ │ │ │ blls a4fd68 │ │ │ │ @@ -394780,19 +394780,19 @@ │ │ │ │ ldrb pc, [r2, sp, asr #17] @ │ │ │ │ svc 0x0054f67c │ │ │ │ andhi pc, r0, pc, lsr #7 │ │ │ │ stmdahi r0, {r2, r3, r4, r7, r8, sl, ip, sp, lr} │ │ │ │ mrcvc 4, 1, lr, cr7, cr12, {1} │ │ │ │ rsbseq sl, r0, ip, asr #4 │ │ │ │ @ instruction: 0x000011b8 │ │ │ │ - rsbeq r2, r6, r8, ror ip │ │ │ │ - rsbeq r2, r6, r0, lsr ip │ │ │ │ + rsbeq r2, r6, r0, lsl #25 │ │ │ │ + rsbeq r2, r6, r8, lsr ip │ │ │ │ rsbseq sl, r0, ip, asr #3 │ │ │ │ - rsbeq r2, r6, r2, lsr #24 │ │ │ │ - rsbeq r1, r5, ip, lsl #11 │ │ │ │ + rsbeq r2, r6, sl, lsr #24 │ │ │ │ + mlseq r5, r4, r5, r1 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl fecebab8 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldmib r1, {r4, r5, r6, r7, r8, r9, sl, fp}^ │ │ │ │ strmi r6, [ip], -r1, lsl #4 │ │ │ │ stmdals r6, {r0, r1, r2, r8, sl, fp, ip, pc} │ │ │ │ ldrheq r6, [r2], #129 @ 0x81 │ │ │ │ @@ -394953,21 +394953,21 @@ │ │ │ │ mcr2 3, 0, pc, cr14, cr0, {4} @ │ │ │ │ ldr r9, [r7, r3, lsl #22] │ │ │ │ stmdbls r7, {r0, r3, r9, fp, lr} │ │ │ │ vsri.16 q2, q13, #16 │ │ │ │ ldr pc, [r8, r7, lsl #28] │ │ │ │ ldrbtmi r4, [sl], #-2567 @ 0xfffff5f9 │ │ │ │ svclt 0x0000e7c8 │ │ │ │ - ldrdeq r8, [r4], #-38 @ 0xffffffda @ │ │ │ │ - strhteq r2, [r6], #-154 @ 0xffffff66 │ │ │ │ - mlseq r6, r6, r9, r2 │ │ │ │ - strdeq r3, [r5], #-92 @ 0xffffffa4 @ │ │ │ │ - rsbeq r7, r5, ip, asr #20 │ │ │ │ - rsbeq sp, r5, r4, lsr #14 │ │ │ │ - rsbeq r2, r6, r6, asr r9 │ │ │ │ + ldrdeq r8, [r4], #-46 @ 0xffffffd2 @ │ │ │ │ + rsbeq r2, r6, r2, asr #19 │ │ │ │ + mlseq r6, lr, r9, r2 │ │ │ │ + rsbeq r3, r5, r4, lsl #12 │ │ │ │ + rsbeq r7, r5, r4, asr sl │ │ │ │ + rsbeq sp, r5, ip, lsr #14 │ │ │ │ + rsbeq r2, r6, lr, asr r9 │ │ │ │ movweq lr, #2512 @ 0x9d0 │ │ │ │ eorcs pc, r2, r3, asr r8 @ │ │ │ │ eorne pc, r1, r3, asr r8 @ │ │ │ │ vmul.i d6, d7, d0[0] │ │ │ │ svclt 0x0000bf59 │ │ │ │ svcmi 0x00f8e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @@ -395085,15 +395085,15 @@ │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ mrsle r0, LR_svc │ │ │ │ andlt r2, r7, r1 │ │ │ │ @ instruction: 0xf67cbd30 │ │ │ │ svclt 0x0000ecee │ │ │ │ rsbseq r9, r0, r6, lsr #26 │ │ │ │ @ instruction: 0x000011b8 │ │ │ │ - rsbeq r2, r6, sl, asr r7 │ │ │ │ + rsbeq r2, r6, r2, ror #14 │ │ │ │ ldrsbteq r9, [r0], #-196 @ 0xffffff3c │ │ │ │ mvnsmi lr, #737280 @ 0xb4000 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ blhi 250228 │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00c8f8cc │ │ │ │ addlt r4, r5, r9, lsr lr │ │ │ │ @@ -395150,23 +395150,23 @@ │ │ │ │ ldrtmi r4, [r1], -sp, lsl #16 │ │ │ │ andcc r4, ip, r8, ror r4 │ │ │ │ @ instruction: 0xff20f682 │ │ │ │ @ instruction: 0xf04f480b │ │ │ │ ldrbtmi r3, [r8], #-511 @ 0xfffffe01 │ │ │ │ @ instruction: 0xffdaf682 │ │ │ │ svclt 0x0000e7e2 │ │ │ │ - rsbeq r2, r6, r4, ror #13 │ │ │ │ - rsbeq r2, r6, lr, lsl #13 │ │ │ │ - strdeq r0, [r5], #-250 @ 0xffffff06 @ │ │ │ │ - rsbeq r2, r6, ip, ror #12 │ │ │ │ - ldrdeq r0, [r5], #-246 @ 0xffffff0a @ │ │ │ │ - rsbeq r2, r6, lr, asr #12 │ │ │ │ - strhteq r0, [r5], #-248 @ 0xffffff08 │ │ │ │ - rsbeq r2, r6, r4, lsr r6 │ │ │ │ - mlseq r5, lr, pc, r0 @ │ │ │ │ + rsbeq r2, r6, ip, ror #13 │ │ │ │ + mlseq r6, r6, r6, r2 │ │ │ │ + rsbeq r1, r5, r2 │ │ │ │ + rsbeq r2, r6, r4, ror r6 │ │ │ │ + ldrdeq r0, [r5], #-254 @ 0xffffff02 @ │ │ │ │ + rsbeq r2, r6, r6, asr r6 │ │ │ │ + rsbeq r0, r5, r0, asr #31 │ │ │ │ + rsbeq r2, r6, ip, lsr r6 │ │ │ │ + rsbeq r0, r5, r6, lsr #31 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl fecec090 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fd0 │ │ │ │ strdlt ip, [r9], ip @ │ │ │ │ @ instruction: 0xf6494a3e │ │ │ │ ldcmi 1, cr4, [lr], #-256 @ 0xffffff00 │ │ │ │ @@ -395229,16 +395229,16 @@ │ │ │ │ strtmi r9, [r1], -r5, lsl #16 │ │ │ │ @ instruction: 0xff44f682 │ │ │ │ @ instruction: 0xf67ce7d8 │ │ │ │ svclt 0x0000ebd0 │ │ │ │ rsbseq r9, r0, ip, ror #22 │ │ │ │ @ instruction: 0xfffff411 │ │ │ │ @ instruction: 0x000011b8 │ │ │ │ - strdeq r2, [r6], #-82 @ 0xffffffae @ │ │ │ │ - rsbeq r3, r7, ip, lsl #18 │ │ │ │ + strdeq r2, [r6], #-90 @ 0xffffffa6 @ │ │ │ │ + rsbeq r3, r7, r4, lsl r9 │ │ │ │ @ instruction: 0xffffffaf │ │ │ │ andeq r0, r0, fp, lsl r1 │ │ │ │ @ instruction: 0xfffffdef │ │ │ │ andeq r0, r0, r3, asr #28 │ │ │ │ @ instruction: 0xfffffc8f │ │ │ │ @ instruction: 0xfffffb47 │ │ │ │ @ instruction: 0xfffff9f7 │ │ │ │ @@ -395250,16 +395250,16 @@ │ │ │ │ @ instruction: 0xfffff3d3 │ │ │ │ @ instruction: 0xfffff41f │ │ │ │ @ instruction: 0xfffff507 │ │ │ │ @ instruction: 0xfffff5b5 │ │ │ │ @ instruction: 0xfffff797 │ │ │ │ @ instruction: 0xfffff5c9 │ │ │ │ rsbseq r9, r0, ip, asr #21 │ │ │ │ - rsbeq r2, r6, r0, lsr #10 │ │ │ │ - rsbeq r0, r5, sl, lsl #29 │ │ │ │ + rsbeq r2, r6, r8, lsr #10 │ │ │ │ + mlseq r5, r2, lr, r0 │ │ │ │ ldrbmi lr, [r0, sp, lsr #18]! │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d8f8cc │ │ │ │ cdpmi 0, 4, cr11, cr1, cr2, {4} │ │ │ │ pkhbtmi r4, r0, r4, lsl #12 │ │ │ │ stmdbls sl, {r1, r2, r3, r4, r5, r6, sl, lr} │ │ │ │ @@ -395322,23 +395322,23 @@ │ │ │ │ ldrtmi r4, [r1], -sp, lsl #16 │ │ │ │ andcc r4, ip, r8, ror r4 │ │ │ │ stc2l 6, cr15, [r8, #520] @ 0x208 │ │ │ │ @ instruction: 0xf04f480b │ │ │ │ ldrbtmi r3, [r8], #-511 @ 0xfffffe01 │ │ │ │ cdp2 6, 8, cr15, cr2, cr2, {4} │ │ │ │ svclt 0x0000e7d3 │ │ │ │ - rsbeq r2, r6, r4, asr r4 │ │ │ │ - ldrdeq r2, [r6], #-58 @ 0xffffffc6 @ │ │ │ │ - rsbeq r0, r5, r4, asr #26 │ │ │ │ - rsbeq r2, r6, r0, asr #7 │ │ │ │ - rsbeq r0, r5, sl, lsr #26 │ │ │ │ - mlseq r6, lr, r3, r2 │ │ │ │ - rsbeq r0, r5, r8, lsl #26 │ │ │ │ - rsbeq r2, r6, r4, lsl #7 │ │ │ │ - rsbeq r0, r5, lr, ror #25 │ │ │ │ + rsbeq r2, r6, ip, asr r4 │ │ │ │ + rsbeq r2, r6, r2, ror #7 │ │ │ │ + rsbeq r0, r5, ip, asr #26 │ │ │ │ + rsbeq r2, r6, r8, asr #7 │ │ │ │ + rsbeq r0, r5, r2, lsr sp │ │ │ │ + rsbeq r2, r6, r6, lsr #7 │ │ │ │ + rsbeq r0, r5, r0, lsl sp │ │ │ │ + rsbeq r2, r6, ip, lsl #7 │ │ │ │ + strdeq r0, [r5], #-198 @ 0xffffff3a @ │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ bl fecec340 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fd8 │ │ │ │ strdlt lr, [r8], r4 │ │ │ │ @ instruction: 0xf6494a3c │ │ │ │ @ instruction: 0xf8df4140 │ │ │ │ @@ -395399,16 +395399,16 @@ │ │ │ │ @ instruction: 0xf6824478 │ │ │ │ bls 3149f8 >::_M_default_append(unsigned int)@@Base+0x91e34> │ │ │ │ @ instruction: 0xf67ce7e3 │ │ │ │ svclt 0x0000ea7c │ │ │ │ ldrhteq r9, [r0], #-138 @ 0xffffff76 │ │ │ │ @ instruction: 0xfffff15f │ │ │ │ @ instruction: 0x000011b8 │ │ │ │ - rsbeq r2, r6, r0, asr #6 │ │ │ │ - rsbeq r3, r7, sl, asr r6 │ │ │ │ + rsbeq r2, r6, r8, asr #6 │ │ │ │ + rsbeq r3, r7, r2, ror #12 │ │ │ │ @ instruction: 0xfffffcf9 │ │ │ │ @ instruction: 0xfffffe65 │ │ │ │ @ instruction: 0xfffffb37 │ │ │ │ andeq r0, r0, fp, lsl #23 │ │ │ │ @ instruction: 0xfffff9d7 │ │ │ │ @ instruction: 0xfffff88f │ │ │ │ @ instruction: 0xfffff73d │ │ │ │ @@ -395420,16 +395420,16 @@ │ │ │ │ @ instruction: 0xfffff117 │ │ │ │ @ instruction: 0xfffff163 │ │ │ │ @ instruction: 0xfffff249 │ │ │ │ @ instruction: 0xfffff2f7 │ │ │ │ @ instruction: 0xfffff4d9 │ │ │ │ @ instruction: 0xfffff30b │ │ │ │ rsbseq r9, r0, lr, lsl #16 │ │ │ │ - rsbeq r2, r6, r0, ror #4 │ │ │ │ - rsbeq r0, r5, ip, asr #23 │ │ │ │ + rsbeq r2, r6, r8, ror #4 │ │ │ │ + ldrdeq r0, [r5], #-180 @ 0xffffff4c @ │ │ │ │ mvnsmi lr, #737280 @ 0xb4000 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ blhi 250764 │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00c8f8cc │ │ │ │ addlt r4, r5, lr, asr #30 │ │ │ │ ldrmi r4, [r5], -r8, lsl #13 │ │ │ │ @@ -395506,25 +395506,25 @@ │ │ │ │ stmdami pc, {r1, r5, r6, r7, r8, r9, sl, sp, lr, pc} @ │ │ │ │ ldrbtmi r4, [r8], #-1593 @ 0xfffff9c7 │ │ │ │ @ instruction: 0xf682300c │ │ │ │ stmdami sp, {r0, r1, r2, r4, r6, sl, fp, ip, sp, lr, pc} │ │ │ │ mvnscc pc, pc, asr #32 │ │ │ │ @ instruction: 0xf6824478 │ │ │ │ bfi pc, r1, (invalid: 26:21) @ │ │ │ │ - rsbeq r2, r6, r8, lsr #3 │ │ │ │ - rsbeq r2, r6, r6, asr #2 │ │ │ │ - strhteq r0, [r5], #-162 @ 0xffffff5e │ │ │ │ - strdeq r2, [r6], #-4 @ │ │ │ │ - rsbeq r0, r5, lr, asr sl │ │ │ │ - ldrdeq r2, [r6], #-6 @ │ │ │ │ - rsbeq r0, r5, r0, asr #20 │ │ │ │ - strhteq r2, [r6], #-12 │ │ │ │ - rsbeq r0, r5, r6, lsr #20 │ │ │ │ - rsbeq r2, r6, r2, lsr #1 │ │ │ │ - rsbeq r0, r5, ip, lsl #20 │ │ │ │ + strhteq r2, [r6], #-16 │ │ │ │ + rsbeq r2, r6, lr, asr #2 │ │ │ │ + strhteq r0, [r5], #-170 @ 0xffffff56 │ │ │ │ + strdeq r2, [r6], #-12 @ │ │ │ │ + rsbeq r0, r5, r6, ror #20 │ │ │ │ + ldrdeq r2, [r6], #-14 @ │ │ │ │ + rsbeq r0, r5, r8, asr #20 │ │ │ │ + rsbeq r2, r6, r4, asr #1 │ │ │ │ + rsbeq r0, r5, lr, lsr #20 │ │ │ │ + rsbeq r2, r6, sl, lsr #1 │ │ │ │ + rsbeq r0, r5, r4, lsl sl │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ blhi 2d08e0 >::_M_default_append(unsigned int)@@Base+0x4dd1c> │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x0088f8cc │ │ │ │ @ instruction: 0xf8df460f │ │ │ │ ldrmi r1, [r1], r4, lsl #16 │ │ │ │ @@ -396039,72 +396039,72 @@ │ │ │ │ @ instruction: 0xf832f682 │ │ │ │ @ instruction: 0x4621483e │ │ │ │ @ instruction: 0xf6824478 │ │ │ │ strt pc, [pc], #-2285 @ 195c3c │ │ │ │ ldrsbteq r9, [r0], #-80 @ 0xffffffb0 │ │ │ │ @ instruction: 0x000011b8 │ │ │ │ rsbseq r9, r0, ip, ror #10 │ │ │ │ - rsbeq r1, r6, ip, lsr pc │ │ │ │ - rsbeq r0, r5, r6, lsr #17 │ │ │ │ - rsbeq r1, r6, lr, asr #29 │ │ │ │ - rsbeq r0, r5, r8, lsr r8 │ │ │ │ - strhteq r1, [r6], #-228 @ 0xffffff1c │ │ │ │ - rsbeq r0, r5, lr, lsl r8 │ │ │ │ - rsbeq r1, r6, r2, lsr #28 │ │ │ │ - rsbeq r0, r5, ip, lsl #15 │ │ │ │ - rsbeq r1, r6, r2, lsl #28 │ │ │ │ - rsbeq r0, r5, ip, ror #14 │ │ │ │ - rsbeq r1, r6, ip, asr #26 │ │ │ │ - strhteq r0, [r5], #-102 @ 0xffffff9a │ │ │ │ - rsbeq r1, r6, lr, lsr #26 │ │ │ │ - mlseq r5, r8, r6, r0 │ │ │ │ - rsbeq r1, r6, ip, asr #25 │ │ │ │ - rsbeq r0, r5, r6, lsr r6 │ │ │ │ - mlseq r6, r4, ip, r1 │ │ │ │ - strdeq r0, [r5], #-94 @ 0xffffffa2 @ │ │ │ │ - rsbeq r1, r6, lr, asr ip │ │ │ │ - rsbeq r0, r5, r8, asr #11 │ │ │ │ - rsbeq r1, r6, sl, lsr #24 │ │ │ │ - mlseq r5, r4, r5, r0 │ │ │ │ - strdeq r1, [r6], #-182 @ 0xffffff4a @ │ │ │ │ - rsbeq r0, r5, r0, ror #10 │ │ │ │ - rsbeq r1, r6, r0, asr #23 │ │ │ │ - rsbeq r0, r5, ip, lsr #10 │ │ │ │ - rsbeq r1, r6, lr, lsl #23 │ │ │ │ - strdeq r0, [r5], #-74 @ 0xffffffb6 @ │ │ │ │ - rsbeq r1, r6, r8, asr fp │ │ │ │ - rsbeq r0, r5, r4, asr #9 │ │ │ │ - rsbeq r1, r6, r2, lsr #22 │ │ │ │ - rsbeq r0, r5, lr, lsl #9 │ │ │ │ - rsbeq r1, r6, lr, ror #21 │ │ │ │ - rsbeq r0, r5, sl, asr r4 │ │ │ │ - strhteq r1, [r6], #-172 @ 0xffffff54 │ │ │ │ - rsbeq r0, r5, r8, lsr #8 │ │ │ │ - rsbeq r1, r6, r0, lsl #21 │ │ │ │ - rsbeq r0, r5, ip, ror #7 │ │ │ │ - rsbeq r1, r6, r8, lsl #20 │ │ │ │ - rsbeq r0, r5, r4, ror r3 │ │ │ │ - rsbeq r1, r6, lr, asr #19 │ │ │ │ - rsbeq r0, r5, sl, lsr r3 │ │ │ │ - mlseq r6, sl, r9, r1 │ │ │ │ - rsbeq r0, r5, r6, lsl #6 │ │ │ │ - rsbeq r1, r6, r2, lsl #19 │ │ │ │ - rsbeq r0, r5, lr, ror #5 │ │ │ │ - rsbeq r1, r6, r8, ror #18 │ │ │ │ - ldrdeq r0, [r5], #-36 @ 0xffffffdc @ │ │ │ │ - rsbeq r1, r6, r2, lsr r9 │ │ │ │ - mlseq r5, lr, r2, r0 │ │ │ │ - strdeq r1, [r6], #-142 @ 0xffffff72 @ │ │ │ │ - rsbeq r0, r5, sl, ror #4 │ │ │ │ - rsbeq r1, r6, r2, asr #17 │ │ │ │ - rsbeq r0, r5, lr, lsr #4 │ │ │ │ - rsbeq r1, r6, lr, lsl #17 │ │ │ │ - strdeq r0, [r5], #-26 @ 0xffffffe6 @ │ │ │ │ - rsbeq r1, r6, r8, asr r8 │ │ │ │ - rsbeq r0, r5, r4, asr #3 │ │ │ │ + rsbeq r1, r6, r4, asr #30 │ │ │ │ + rsbeq r0, r5, lr, lsr #17 │ │ │ │ + ldrdeq r1, [r6], #-230 @ 0xffffff1a @ │ │ │ │ + rsbeq r0, r5, r0, asr #16 │ │ │ │ + strhteq r1, [r6], #-236 @ 0xffffff14 │ │ │ │ + rsbeq r0, r5, r6, lsr #16 │ │ │ │ + rsbeq r1, r6, sl, lsr #28 │ │ │ │ + mlseq r5, r4, r7, r0 │ │ │ │ + rsbeq r1, r6, sl, lsl #28 │ │ │ │ + rsbeq r0, r5, r4, ror r7 │ │ │ │ + rsbeq r1, r6, r4, asr sp │ │ │ │ + strhteq r0, [r5], #-110 @ 0xffffff92 │ │ │ │ + rsbeq r1, r6, r6, lsr sp │ │ │ │ + rsbeq r0, r5, r0, lsr #13 │ │ │ │ + ldrdeq r1, [r6], #-196 @ 0xffffff3c @ │ │ │ │ + rsbeq r0, r5, lr, lsr r6 │ │ │ │ + mlseq r6, ip, ip, r1 │ │ │ │ + rsbeq r0, r5, r6, lsl #12 │ │ │ │ + rsbeq r1, r6, r6, ror #24 │ │ │ │ + ldrdeq r0, [r5], #-80 @ 0xffffffb0 @ │ │ │ │ + rsbeq r1, r6, r2, lsr ip │ │ │ │ + mlseq r5, ip, r5, r0 │ │ │ │ + strdeq r1, [r6], #-190 @ 0xffffff42 @ │ │ │ │ + rsbeq r0, r5, r8, ror #10 │ │ │ │ + rsbeq r1, r6, r8, asr #23 │ │ │ │ + rsbeq r0, r5, r4, lsr r5 │ │ │ │ + mlseq r6, r6, fp, r1 │ │ │ │ + rsbeq r0, r5, r2, lsl #10 │ │ │ │ + rsbeq r1, r6, r0, ror #22 │ │ │ │ + rsbeq r0, r5, ip, asr #9 │ │ │ │ + rsbeq r1, r6, sl, lsr #22 │ │ │ │ + mlseq r5, r6, r4, r0 │ │ │ │ + strdeq r1, [r6], #-166 @ 0xffffff5a @ │ │ │ │ + rsbeq r0, r5, r2, ror #8 │ │ │ │ + rsbeq r1, r6, r4, asr #21 │ │ │ │ + rsbeq r0, r5, r0, lsr r4 │ │ │ │ + rsbeq r1, r6, r8, lsl #21 │ │ │ │ + strdeq r0, [r5], #-52 @ 0xffffffcc @ │ │ │ │ + rsbeq r1, r6, r0, lsl sl │ │ │ │ + rsbeq r0, r5, ip, ror r3 │ │ │ │ + ldrdeq r1, [r6], #-150 @ 0xffffff6a @ │ │ │ │ + rsbeq r0, r5, r2, asr #6 │ │ │ │ + rsbeq r1, r6, r2, lsr #19 │ │ │ │ + rsbeq r0, r5, lr, lsl #6 │ │ │ │ + rsbeq r1, r6, sl, lsl #19 │ │ │ │ + strdeq r0, [r5], #-38 @ 0xffffffda @ │ │ │ │ + rsbeq r1, r6, r0, ror r9 │ │ │ │ + ldrdeq r0, [r5], #-44 @ 0xffffffd4 @ │ │ │ │ + rsbeq r1, r6, sl, lsr r9 │ │ │ │ + rsbeq r0, r5, r6, lsr #5 │ │ │ │ + rsbeq r1, r6, r6, lsl #18 │ │ │ │ + rsbeq r0, r5, r2, ror r2 │ │ │ │ + rsbeq r1, r6, sl, asr #17 │ │ │ │ + rsbeq r0, r5, r6, lsr r2 │ │ │ │ + mlseq r6, r6, r8, r1 │ │ │ │ + rsbeq r0, r5, r2, lsl #4 │ │ │ │ + rsbeq r1, r6, r0, ror #16 │ │ │ │ + rsbeq r0, r5, ip, asr #3 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x0080f8cc │ │ │ │ @ instruction: 0x4698b097 │ │ │ │ ldrbcc pc, [r4, #-2271] @ 0xfffff721 @ │ │ │ │ stmdbeq r0, {r0, r1, r2, r3, r6, ip, sp, lr, pc} │ │ │ │ @@ -396445,40 +396445,40 @@ │ │ │ │ stmdami r0!, {r0, r1, r2, r8, sl, fp, ip, sp, lr, pc} │ │ │ │ mvnscc pc, pc, asr #32 │ │ │ │ @ instruction: 0xf6814478 │ │ │ │ str pc, [r9, r1, asr #27]! │ │ │ │ ... │ │ │ │ @ instruction: 0x000011b8 │ │ │ │ ldrhteq r8, [r0], #-202 @ 0xffffff36 │ │ │ │ - rsbeq r1, r6, sl, lsr r6 │ │ │ │ - rsbeq r1, r6, r8, lsl #12 │ │ │ │ - rsbeq pc, r4, r2, ror pc @ │ │ │ │ - rsbeq r1, r6, sl, ror #11 │ │ │ │ - rsbeq pc, r4, r4, asr pc @ │ │ │ │ + rsbeq r1, r6, r2, asr #12 │ │ │ │ + rsbeq r1, r6, r0, lsl r6 │ │ │ │ + rsbeq pc, r4, sl, ror pc @ │ │ │ │ + strdeq r1, [r6], #-82 @ 0xffffffae @ │ │ │ │ + rsbeq pc, r4, ip, asr pc @ │ │ │ │ rsbseq r8, r0, r0, ror #22 │ │ │ │ - rsbeq r1, r6, lr, lsr #11 │ │ │ │ - rsbeq pc, r4, sl, lsl pc @ │ │ │ │ - rsbeq r1, r6, r0, ror r5 │ │ │ │ + strhteq r1, [r6], #-86 @ 0xffffffaa │ │ │ │ + rsbeq pc, r4, r2, lsr #30 │ │ │ │ + rsbeq r1, r6, r8, ror r5 │ │ │ │ @ instruction: 0xffffec45 │ │ │ │ - rsbeq r1, r6, lr, lsr r5 │ │ │ │ - rsbeq r1, r6, r2, ror #7 │ │ │ │ - rsbeq pc, r4, lr, asr #26 │ │ │ │ - rsbeq r1, r6, lr, lsl #7 │ │ │ │ - strdeq pc, [r4], #-202 @ 0xffffff36 @ │ │ │ │ - rsbeq r1, r6, lr, ror #5 │ │ │ │ - rsbeq pc, r4, sl, asr ip @ │ │ │ │ - rsbeq r1, r6, r8, lsr #5 │ │ │ │ - rsbeq r1, r6, ip, lsr #5 │ │ │ │ - rsbeq pc, r4, r6, lsl ip @ │ │ │ │ - rsbeq r1, r6, r8, lsr r2 │ │ │ │ - rsbeq pc, r4, r4, lsr #23 │ │ │ │ - rsbeq r1, r6, r0, lsr #4 │ │ │ │ - rsbeq pc, r4, sl, lsl #23 │ │ │ │ - rsbeq r1, r6, r2, lsl #4 │ │ │ │ - rsbeq pc, r4, ip, ror #22 │ │ │ │ + rsbeq r1, r6, r6, asr #10 │ │ │ │ + rsbeq r1, r6, sl, ror #7 │ │ │ │ + rsbeq pc, r4, r6, asr sp @ │ │ │ │ + mlseq r6, r6, r3, r1 │ │ │ │ + rsbeq pc, r4, r2, lsl #26 │ │ │ │ + strdeq r1, [r6], #-38 @ 0xffffffda @ │ │ │ │ + rsbeq pc, r4, r2, ror #24 │ │ │ │ + strhteq r1, [r6], #-32 @ 0xffffffe0 │ │ │ │ + strhteq r1, [r6], #-36 @ 0xffffffdc │ │ │ │ + rsbeq pc, r4, lr, lsl ip @ │ │ │ │ + rsbeq r1, r6, r0, asr #4 │ │ │ │ + rsbeq pc, r4, ip, lsr #23 │ │ │ │ + rsbeq r1, r6, r8, lsr #4 │ │ │ │ + mlseq r4, r2, fp, pc @ │ │ │ │ + rsbeq r1, r6, sl, lsl #4 │ │ │ │ + rsbeq pc, r4, r4, ror fp @ │ │ │ │ stc 8, cr6, [r3, #268] @ 0x10c │ │ │ │ ldrbmi r0, [r0, -r0, lsl #22]! │ │ │ │ mvnsmi lr, #737280 @ 0xb4000 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ blhi 2517d4 │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d0f8cc │ │ │ │ @@ -396513,18 +396513,18 @@ │ │ │ │ @ instruction: 0xf681300c │ │ │ │ stmdami r8, {r0, r1, r3, r4, r5, r6, sl, fp, ip, sp, lr, pc} │ │ │ │ ldrbtmi r4, [r8], #-1569 @ 0xfffff9df │ │ │ │ ldc2 6, cr15, [r6, #-516]! @ 0xfffffdfc │ │ │ │ andlt r4, r3, r0, lsr #12 │ │ │ │ blhi 2516a4 │ │ │ │ mvnshi lr, #12386304 @ 0xbd0000 │ │ │ │ - rsbeq r1, r6, ip, lsr #2 │ │ │ │ - mlseq r4, r8, sl, pc @ │ │ │ │ - rsbeq r1, r6, sl, ror #1 │ │ │ │ - rsbeq pc, r4, r6, asr sl @ │ │ │ │ + rsbeq r1, r6, r4, lsr r1 │ │ │ │ + rsbeq pc, r4, r0, lsr #21 │ │ │ │ + strdeq r1, [r6], #-2 @ │ │ │ │ + rsbeq pc, r4, lr, asr sl @ │ │ │ │ andne lr, r1, #208, 18 @ 0x340000 │ │ │ │ vstrle s4, [sl, #-0] │ │ │ │ bl 2705fc │ │ │ │ ldc 2, cr0, [r3, #776] @ 0x308 │ │ │ │ vmul.f64 d7, d7, d0 │ │ │ │ vstmia r3!, {d7-d6} │ │ │ │ addsmi r7, sl, #2048 @ 0x800 │ │ │ │ @@ -396796,35 +396796,35 @@ │ │ │ │ ldmdami sl, {r0, r1, r2, r6, r9, fp, ip, sp, lr, pc} │ │ │ │ ldrbtmi r4, [r8], #-1569 @ 0xfffff9df │ │ │ │ blx 254216 │ │ │ │ @ instruction: 0xf67ae6bb │ │ │ │ svclt 0x0000ef8e │ │ │ │ @ instruction: 0x000011b8 │ │ │ │ ldrshteq r8, [r0], #-86 @ 0xffffffaa │ │ │ │ - rsbeq r0, r6, ip, ror #31 │ │ │ │ - rsbeq pc, r4, r8, asr r9 @ │ │ │ │ - rsbeq r0, r6, r6, lsr #30 │ │ │ │ - mlseq r4, r2, r8, pc @ │ │ │ │ - rsbeq r0, r6, r8, lsl #30 │ │ │ │ - rsbeq pc, r4, r4, ror r8 @ │ │ │ │ + strdeq r0, [r6], #-244 @ 0xffffff0c @ │ │ │ │ + rsbeq pc, r4, r0, ror #18 │ │ │ │ + rsbeq r0, r6, lr, lsr #30 │ │ │ │ + mlseq r4, sl, r8, pc @ │ │ │ │ + rsbeq r0, r6, r0, lsl pc │ │ │ │ + rsbeq pc, r4, ip, ror r8 @ │ │ │ │ rsbseq r8, r0, r2, lsl #9 │ │ │ │ - rsbeq r0, r6, ip, asr #27 │ │ │ │ - rsbeq pc, r4, r8, lsr r7 @ │ │ │ │ - strhteq r0, [r6], #-208 @ 0xffffff30 │ │ │ │ - rsbeq pc, r4, ip, lsl r7 @ │ │ │ │ - mlseq r6, r0, sp, r0 │ │ │ │ - strdeq pc, [r4], #-108 @ 0xffffff94 @ │ │ │ │ - rsbeq r0, r6, r0, lsl sp │ │ │ │ - rsbeq pc, r4, ip, ror r6 @ │ │ │ │ - rsbeq r0, r6, r0, ror #25 │ │ │ │ - rsbeq pc, r4, ip, asr #12 │ │ │ │ - rsbeq r0, r6, r0, asr #25 │ │ │ │ - rsbeq pc, r4, ip, lsr #12 │ │ │ │ - rsbeq r0, r6, r2, lsl #25 │ │ │ │ - rsbeq pc, r4, lr, ror #11 │ │ │ │ + ldrdeq r0, [r6], #-212 @ 0xffffff2c @ │ │ │ │ + rsbeq pc, r4, r0, asr #14 │ │ │ │ + strhteq r0, [r6], #-216 @ 0xffffff28 │ │ │ │ + rsbeq pc, r4, r4, lsr #14 │ │ │ │ + mlseq r6, r8, sp, r0 │ │ │ │ + rsbeq pc, r4, r4, lsl #14 │ │ │ │ + rsbeq r0, r6, r8, lsl sp │ │ │ │ + rsbeq pc, r4, r4, lsl #13 │ │ │ │ + rsbeq r0, r6, r8, ror #25 │ │ │ │ + rsbeq pc, r4, r4, asr r6 @ │ │ │ │ + rsbeq r0, r6, r8, asr #25 │ │ │ │ + rsbeq pc, r4, r4, lsr r6 @ │ │ │ │ + rsbeq r0, r6, sl, lsl #25 │ │ │ │ + strdeq pc, [r4], #-86 @ 0xffffffaa @ │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ blhi 251d34 │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x0060f8cc │ │ │ │ @ instruction: 0x469b4cb0 │ │ │ │ @ instruction: 0xb09d4bb0 │ │ │ │ @@ -396847,15 +396847,15 @@ │ │ │ │ ldrbtmi r5, [r8], #-346 @ 0xfffffea6 │ │ │ │ @ instruction: 0xf681300c │ │ │ │ ldmmi pc, {r0, r2, r3, r4, r6, r7, r8, fp, ip, sp, lr, pc} @ │ │ │ │ ldrbtmi r4, [r8], #-1569 @ 0xfffff9df │ │ │ │ blx fe7d42e8 │ │ │ │ blmi fe82935c │ │ │ │ ldmpl r3, {r1, r3, r4, r5, r6, sl, lr}^ │ │ │ │ - blls 870958 │ │ │ │ + blls 870958 │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ @ instruction: 0xf0400300 │ │ │ │ @ instruction: 0x4620835c │ │ │ │ ldc 0, cr11, [sp], #116 @ 0x74 │ │ │ │ pop {r1, r8, r9, fp, pc} │ │ │ │ mrc 15, 5, r8, cr5, cr0, {7} │ │ │ │ bls 33960c >::_M_default_append(unsigned int)@@Base+0xb6a48> │ │ │ │ @@ -397000,21 +397000,21 @@ │ │ │ │ mcr 6, 3, pc, cr10, cr10, {3} @ │ │ │ │ blvc 3d21b0 │ │ │ │ blvc 1d23dc │ │ │ │ svclt 0x0000e7de │ │ │ │ ... │ │ │ │ rsbseq r8, r0, r0, lsl #3 │ │ │ │ @ instruction: 0x000011b8 │ │ │ │ - rsbeq r0, r6, lr, lsr #23 │ │ │ │ - rsbeq pc, r4, sl, lsl r5 @ │ │ │ │ + strhteq r0, [r6], #-182 @ 0xffffff4a │ │ │ │ + rsbeq pc, r4, r2, lsr #10 │ │ │ │ rsbseq r8, r0, r8, lsr #2 │ │ │ │ - rsbeq r0, r6, r4, asr fp │ │ │ │ - ldrdeq r0, [r6], #-168 @ 0xffffff58 @ │ │ │ │ - rsbeq r0, r6, lr, asr sl │ │ │ │ - rsbeq pc, r4, sl, asr #7 │ │ │ │ + rsbeq r0, r6, ip, asr fp │ │ │ │ + rsbeq r0, r6, r0, ror #21 │ │ │ │ + rsbeq r0, r6, r6, ror #20 │ │ │ │ + ldrdeq pc, [r4], #-50 @ 0xffffffce @ │ │ │ │ stmdaeq r0, {r0, r1, r2, r3, r6, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf8cdab19 │ │ │ │ movwls r9, #41032 @ 0xa048 │ │ │ │ subge pc, r0, sp, asr #17 │ │ │ │ b 1568444 │ │ │ │ @ instruction: 0xf38e0988 │ │ │ │ ldcls 12, cr15, [r4], {23} │ │ │ │ @@ -397323,48 +397323,48 @@ │ │ │ │ mvnspl pc, r0, asr #4 │ │ │ │ ldrbtmi r4, [r8], #-1580 @ 0xfffff9d4 │ │ │ │ @ instruction: 0xf680300c │ │ │ │ stmdami r4!, {r0, r5, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ ldrbtmi r4, [r8], #-1577 @ 0xfffff9d7 │ │ │ │ cdp2 6, 13, cr15, cr12, cr0, {4} │ │ │ │ svclt 0x0000e442 │ │ │ │ - rsbeq r0, r6, r4, lsr #16 │ │ │ │ - mlseq r4, r0, r1, pc @ │ │ │ │ - rsbeq r0, r6, r8, lsl #16 │ │ │ │ - rsbeq pc, r4, r4, ror r1 @ │ │ │ │ - strdeq r0, [r6], #-112 @ 0xffffff90 @ │ │ │ │ - rsbeq pc, r4, sl, asr r1 @ │ │ │ │ - strdeq r0, [r6], #-110 @ 0xffffff92 @ │ │ │ │ - rsbeq pc, r4, r8, rrx │ │ │ │ - rsbeq r0, r6, r0, ror #13 │ │ │ │ - rsbeq pc, r4, ip, asr #32 │ │ │ │ - mlseq r6, sl, r6, r0 │ │ │ │ - rsbeq pc, r4, r6 │ │ │ │ - rsbeq r0, r6, r2, ror #12 │ │ │ │ - rsbeq lr, r4, lr, asr #31 │ │ │ │ - strhteq r0, [r6], #-84 @ 0xffffffac │ │ │ │ - rsbeq lr, r4, r0, lsr #30 │ │ │ │ - rsbeq r0, r6, r8, ror r5 │ │ │ │ - rsbeq r0, r6, r2, ror #10 │ │ │ │ - rsbeq r0, r6, r6, lsl r5 │ │ │ │ - rsbeq lr, r4, r2, lsl #29 │ │ │ │ - strdeq r0, [r6], #-78 @ 0xffffffb2 @ │ │ │ │ - rsbeq lr, r4, r8, ror #28 │ │ │ │ - rsbeq r0, r6, r4, ror #9 │ │ │ │ - rsbeq lr, r4, lr, asr #28 │ │ │ │ - rsbeq r0, r6, r6, lsr #9 │ │ │ │ - rsbeq lr, r4, r2, lsl lr │ │ │ │ - rsbeq r0, r6, sl, lsl #9 │ │ │ │ - strdeq lr, [r4], #-214 @ 0xffffff2a @ │ │ │ │ - rsbeq r0, r6, lr, ror #8 │ │ │ │ - ldrdeq lr, [r4], #-218 @ 0xffffff26 @ │ │ │ │ - rsbeq r0, r6, r2, asr r4 │ │ │ │ - strhteq lr, [r4], #-222 @ 0xffffff22 │ │ │ │ - rsbeq r0, r6, r6, lsr r4 │ │ │ │ - rsbeq lr, r4, r2, lsr #27 │ │ │ │ + rsbeq r0, r6, ip, lsr #16 │ │ │ │ + mlseq r4, r8, r1, pc @ │ │ │ │ + rsbeq r0, r6, r0, lsl r8 │ │ │ │ + rsbeq pc, r4, ip, ror r1 @ │ │ │ │ + strdeq r0, [r6], #-120 @ 0xffffff88 @ │ │ │ │ + rsbeq pc, r4, r2, ror #2 │ │ │ │ + rsbeq r0, r6, r6, lsl #14 │ │ │ │ + rsbeq pc, r4, r0, ror r0 @ │ │ │ │ + rsbeq r0, r6, r8, ror #13 │ │ │ │ + rsbeq pc, r4, r4, asr r0 @ │ │ │ │ + rsbeq r0, r6, r2, lsr #13 │ │ │ │ + rsbeq pc, r4, lr │ │ │ │ + rsbeq r0, r6, sl, ror #12 │ │ │ │ + ldrdeq lr, [r4], #-246 @ 0xffffff0a @ │ │ │ │ + strhteq r0, [r6], #-92 @ 0xffffffa4 │ │ │ │ + rsbeq lr, r4, r8, lsr #30 │ │ │ │ + rsbeq r0, r6, r0, lsl #11 │ │ │ │ + rsbeq r0, r6, sl, ror #10 │ │ │ │ + rsbeq r0, r6, lr, lsl r5 │ │ │ │ + rsbeq lr, r4, sl, lsl #29 │ │ │ │ + rsbeq r0, r6, r6, lsl #10 │ │ │ │ + rsbeq lr, r4, r0, ror lr │ │ │ │ + rsbeq r0, r6, ip, ror #9 │ │ │ │ + rsbeq lr, r4, r6, asr lr │ │ │ │ + rsbeq r0, r6, lr, lsr #9 │ │ │ │ + rsbeq lr, r4, sl, lsl lr │ │ │ │ + mlseq r6, r2, r4, r0 │ │ │ │ + strdeq lr, [r4], #-222 @ 0xffffff22 @ │ │ │ │ + rsbeq r0, r6, r6, ror r4 │ │ │ │ + rsbeq lr, r4, r2, ror #27 │ │ │ │ + rsbeq r0, r6, sl, asr r4 │ │ │ │ + rsbeq lr, r4, r6, asr #27 │ │ │ │ + rsbeq r0, r6, lr, lsr r4 │ │ │ │ + rsbeq lr, r4, sl, lsr #27 │ │ │ │ ldmvs r8, {r0, r1, r6, fp, sp, lr} │ │ │ │ svclt 0x00004770 │ │ │ │ ldc 8, cr6, [r3, #268] @ 0x10c │ │ │ │ ldrbmi r0, [r0, -r0, lsl #22]! │ │ │ │ andeq r0, r0, r0 │ │ │ │ msrmi R10_usr, r5 │ │ │ │ orrcs pc, r6, r3, asr #13 │ │ │ │ @@ -397633,16 +397633,16 @@ │ │ │ │ mrc2 7, 7, pc, cr14, cr15, {7} │ │ │ │ ldc 2, cr4, [sp, #672] @ 0x2a0 │ │ │ │ svclt 0x00087b00 │ │ │ │ ldc 3, cr2, [sp, #8] │ │ │ │ svclt 0x00046b02 │ │ │ │ andsvs r9, r3, r8, lsl #20 │ │ │ │ svclt 0x0000e7d7 │ │ │ │ - rsbeq r0, r6, r8, lsr r0 │ │ │ │ - rsbeq lr, r4, ip, asr #18 │ │ │ │ + rsbeq r0, r6, r0, asr #32 │ │ │ │ + rsbeq lr, r4, r4, asr r9 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ stc 12, cr5, [sp, #-512]! @ 0xfffffe00 │ │ │ │ bl fecfa15c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0x46150fd8 │ │ │ │ stmdavs r2, {r1, r2, r3, r4, r9, sl, lr} │ │ │ │ stmdbvs fp, {r1, r7, ip, sp, pc} │ │ │ │ @@ -397692,16 +397692,16 @@ │ │ │ │ eorsvs fp, r3, r2, lsl pc │ │ │ │ andsvs r9, r3, sl, lsl #20 │ │ │ │ ldc 0, cr11, [sp], #8 │ │ │ │ vldmdblt r0!, {d24-d25} │ │ │ │ andhi pc, r0, pc, lsr #7 │ │ │ │ strbpl r2, [r4], #-3352 @ 0xfffff2e8 │ │ │ │ svccc 0x00f921fb │ │ │ │ - rsbeq pc, r5, r0, ror #30 │ │ │ │ - rsbeq lr, r4, r4, ror r8 │ │ │ │ + rsbeq pc, r5, r8, ror #30 │ │ │ │ + rsbeq lr, r4, ip, ror r8 │ │ │ │ mvnsmi lr, #737280 @ 0xb4000 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ blhi 2d2aec >::_M_default_append(unsigned int)@@Base+0x4ff28> │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x0090f8cc │ │ │ │ cdp 8, 11, cr6, cr1, cr4, {2} │ │ │ │ addslt r5, r1, r0, asr #22 │ │ │ │ @@ -398018,16 +398018,16 @@ │ │ │ │ stmdami r6, {r0, r4, r5, r8, ip, sp} │ │ │ │ andcc r4, ip, r8, ror r4 │ │ │ │ @ instruction: 0xf8b4f680 │ │ │ │ stmdbls r1, {r2, fp, lr} │ │ │ │ @ instruction: 0xf6804478 │ │ │ │ bls 2160f4 │ │ │ │ svclt 0x0000e7db │ │ │ │ - strhteq pc, [r5], #-148 @ 0xffffff6c @ │ │ │ │ - rsbeq lr, r4, r8, asr #5 │ │ │ │ + strhteq pc, [r5], #-156 @ 0xffffff64 @ │ │ │ │ + ldrdeq lr, [r4], #-32 @ 0xffffffe0 @ │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl feceed4c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldrmi r0, [r4], r8, ror #31 │ │ │ │ stmdavs r4, {r1, r3, r8, fp, sp, lr}^ │ │ │ │ ldmdavs r2, {r0, r1, r7, ip, sp, pc} │ │ │ │ ldrsbt pc, [r8], #-132 @ 0xffffff7c @ │ │ │ │ @@ -398050,16 +398050,16 @@ │ │ │ │ stmdami r6, {r0, r1, r2, r5, r6, r8, lr} │ │ │ │ andcc r4, ip, r8, ror r4 │ │ │ │ @ instruction: 0xf874f680 │ │ │ │ stmdbls r1, {r2, fp, lr} │ │ │ │ @ instruction: 0xf6804478 │ │ │ │ bls 216074 │ │ │ │ svclt 0x0000e7db │ │ │ │ - rsbeq pc, r5, r4, lsr r9 @ │ │ │ │ - rsbeq lr, r4, r8, asr #4 │ │ │ │ + rsbeq pc, r5, ip, lsr r9 @ │ │ │ │ + rsbeq lr, r4, r0, asr r2 │ │ │ │ @ instruction: 0xed9f690b │ │ │ │ ldmdavs fp, {r0, r1, r3, r4, r8, r9, fp, ip, sp, lr} │ │ │ │ blne ed321c │ │ │ │ blcs f53220 │ │ │ │ blne ff3936a8 │ │ │ │ blx 5d37a0 │ │ │ │ ldc 13, cr13, [pc, #92] @ 197c3c │ │ │ │ @@ -398138,16 +398138,16 @@ │ │ │ │ ldrbtmi r4, [r8], #-1577 @ 0xfffff9d7 │ │ │ │ @ instruction: 0xf886f680 │ │ │ │ andlt r4, r7, r8, lsr #12 │ │ │ │ svclt 0x0000bdf0 │ │ │ │ andhi pc, r0, pc, lsr #7 │ │ │ │ strbpl r2, [r4], #-3352 @ 0xfffff2e8 │ │ │ │ strdmi r2, [r9], -fp │ │ │ │ - rsbeq pc, r5, r2, ror #15 │ │ │ │ - strdeq lr, [r4], #-6 @ │ │ │ │ + rsbeq pc, r5, sl, ror #15 │ │ │ │ + strdeq lr, [r4], #-14 @ │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl feceef2c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ stmdavs r2, {r3, r6, r7, r8, r9, sl, fp} │ │ │ │ stmdbvs fp, {r0, r1, r2, r3, r4, r9, sl, lr} │ │ │ │ strmi fp, [r4], -r9, lsl #1 │ │ │ │ ldmdavs r2, {r1, r2, r3, r9, sl, lr}^ │ │ │ │ @@ -398200,16 +398200,16 @@ │ │ │ │ strtmi r4, [r9], -r7, lsl #16 │ │ │ │ @ instruction: 0xf6804478 │ │ │ │ strtmi pc, [r8], -r9, lsl #16 │ │ │ │ ldcllt 0, cr11, [r0, #36]! @ 0x24 │ │ │ │ andhi pc, r0, pc, lsr #7 │ │ │ │ strbpl r2, [r4], #-3352 @ 0xfffff2e8 │ │ │ │ strdmi r2, [r9], -fp │ │ │ │ - rsbeq pc, r5, r8, ror #13 │ │ │ │ - strdeq sp, [r4], #-252 @ 0xffffff04 @ │ │ │ │ + strdeq pc, [r5], #-96 @ 0xffffffa0 @ │ │ │ │ + rsbeq lr, r4, r4 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ stc 12, cr5, [sp, #-512]! @ 0xfffffe00 │ │ │ │ bl fecfaa38 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ sadd8mi r0, r4, r0 │ │ │ │ ldrmi r4, [lr], -sl, ror #21 │ │ │ │ ldrbtmi r4, [sl], #-3050 @ 0xfffff416 │ │ │ │ @@ -398694,15 +398694,15 @@ │ │ │ │ @ instruction: 0x401921fb │ │ │ │ @ instruction: 0x812dea11 │ │ │ │ ldclcc 7, cr9, [r1, #-612]! @ 0xfffffd9c │ │ │ │ addge r9, r7, #46, 30 @ 0xb8 │ │ │ │ ldrbtpl r4, [sp], #-686 @ 0xfffffd52 │ │ │ │ @ instruction: 0x00706790 │ │ │ │ @ instruction: 0x000011b8 │ │ │ │ - rsbeq pc, r5, ip, lsr #4 │ │ │ │ + rsbeq pc, r5, r4, lsr r2 @ │ │ │ │ @ instruction: 0xffffee49 │ │ │ │ @ instruction: 0xffffed15 │ │ │ │ ldrshteq r6, [r0], #-78 @ 0xffffffb2 │ │ │ │ @ instruction: 0xed9f690b │ │ │ │ ldmdavs fp, {r0, r1, r3, r4, r8, r9, fp, ip, sp, lr} │ │ │ │ blne ed3c34 │ │ │ │ blcs f53c38 │ │ │ │ @@ -398797,22 +398797,22 @@ │ │ │ │ @ instruction: 0xf67f7153 │ │ │ │ strtmi pc, [r1], -r1, lsr #21 │ │ │ │ @ instruction: 0xf67f4630 │ │ │ │ sbfx pc, sp, #22, #10 │ │ │ │ svc 0x00e8f678 │ │ │ │ @ instruction: 0x0070639c │ │ │ │ @ instruction: 0x000011b8 │ │ │ │ - rsbeq lr, r5, sl, lsr lr │ │ │ │ - rsbeq sp, r4, lr, asr #14 │ │ │ │ + rsbeq lr, r5, r2, asr #28 │ │ │ │ + rsbeq sp, r4, r6, asr r7 │ │ │ │ rsbseq r6, r0, ip, asr r3 │ │ │ │ - rsbeq lr, r5, r4, lsr #28 │ │ │ │ - rsbeq lr, r5, r2, asr #27 │ │ │ │ - ldrdeq sp, [r4], #-102 @ 0xffffff9a @ │ │ │ │ - rsbeq lr, r5, r6, lsr #27 │ │ │ │ - rsbeq sp, r4, r0, asr #13 │ │ │ │ + rsbeq lr, r5, ip, lsr #28 │ │ │ │ + rsbeq lr, r5, sl, asr #27 │ │ │ │ + ldrdeq sp, [r4], #-110 @ 0xffffff92 @ │ │ │ │ + rsbeq lr, r5, lr, lsr #27 │ │ │ │ + rsbeq sp, r4, r8, asr #13 │ │ │ │ ldrbmi lr, [r0, sp, lsr #18]! │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00c0f8cc │ │ │ │ addlt r4, r8, ip, lsr ip │ │ │ │ @ instruction: 0x4605493c │ │ │ │ mrcls 4, 0, r4, cr2, cr12, {3} │ │ │ │ @@ -398872,22 +398872,22 @@ │ │ │ │ @ instruction: 0xf67f4182 │ │ │ │ strtmi pc, [r1], -fp, lsl #20 │ │ │ │ @ instruction: 0xf67f4630 │ │ │ │ str pc, [r9, r7, asr #21]! │ │ │ │ svc 0x0052f678 │ │ │ │ rsbseq r6, r0, r0, ror r2 │ │ │ │ @ instruction: 0x000011b8 │ │ │ │ - rsbeq lr, r5, lr, lsl #26 │ │ │ │ - rsbeq sp, r4, r2, lsr #12 │ │ │ │ + rsbeq lr, r5, r6, lsl sp │ │ │ │ + rsbeq sp, r4, sl, lsr #12 │ │ │ │ rsbseq r6, r0, r0, lsr r2 │ │ │ │ - strdeq lr, [r5], #-196 @ 0xffffff3c @ │ │ │ │ - mlseq r5, r6, ip, lr │ │ │ │ - rsbeq sp, r4, sl, lsr #11 │ │ │ │ - rsbeq lr, r5, sl, ror ip │ │ │ │ - mlseq r4, r4, r5, sp │ │ │ │ + strdeq lr, [r5], #-204 @ 0xffffff34 @ │ │ │ │ + mlseq r5, lr, ip, lr │ │ │ │ + strhteq sp, [r4], #-82 @ 0xffffffae │ │ │ │ + rsbeq lr, r5, r2, lsl #25 │ │ │ │ + mlseq r4, ip, r5, sp │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r0 │ │ │ │ stc 12, cr5, [sp, #-512]! @ 0xfffffe00 │ │ │ │ bl fecfb4d8 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ vldr , [r2, #128] @ 0x80 │ │ │ │ vmov.f64 d9, #112 @ 0x3f800000 1.0 │ │ │ │ vldr d7, [r2] │ │ │ │ @@ -399082,15 +399082,15 @@ │ │ │ │ movwcc r0, #4483 @ 0x1183 │ │ │ │ stmdavs r9, {r0, r1, sp, lr}^ │ │ │ │ svclt 0x0000e749 │ │ │ │ strbpl r2, [r4], #-3352 @ 0xfffff2e8 │ │ │ │ svccc 0x00f921fb │ │ │ │ strbpl r2, [r4], #-3352 @ 0xfffff2e8 │ │ │ │ strdmi r2, [r9], -fp │ │ │ │ - strhteq lr, [r5], #-188 @ 0xffffff44 │ │ │ │ + rsbeq lr, r5, r4, asr #23 │ │ │ │ svclt 0x0000e668 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl fecefdec │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fd0 │ │ │ │ addlt ip, r9, r0, ror #1 │ │ │ │ strcs r4, [r0, #-2359] @ 0xfffff6c9 │ │ │ │ @@ -399147,32 +399147,32 @@ │ │ │ │ stmdals r5, {r0, r1, r2, r5, r6, r7, r8, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf67f4621 │ │ │ │ ldrb pc, [r8, r3, lsr #17] @ │ │ │ │ stc 6, cr15, [lr, #-480]! @ 0xfffffe20 │ │ │ │ rsbseq r5, r0, r2, lsl lr │ │ │ │ @ instruction: 0xffffe5c1 │ │ │ │ @ instruction: 0x000011b8 │ │ │ │ - ldrdeq lr, [r5], #-142 @ 0xffffff72 @ │ │ │ │ - ldrdeq lr, [r5], #-136 @ 0xffffff78 @ │ │ │ │ + rsbeq lr, r5, r6, ror #17 │ │ │ │ + rsbeq lr, r5, r0, ror #17 │ │ │ │ @ instruction: 0xffffffab │ │ │ │ @ instruction: 0xffffee83 │ │ │ │ @ instruction: 0xfffffa17 │ │ │ │ @ instruction: 0xfffff991 │ │ │ │ @ instruction: 0xfffffc65 │ │ │ │ andeq r0, r0, sp, ror r5 │ │ │ │ @ instruction: 0xfffff607 │ │ │ │ @ instruction: 0xffffe5f3 │ │ │ │ @ instruction: 0xffffe493 │ │ │ │ @ instruction: 0xffffe5b1 │ │ │ │ @ instruction: 0xffffe4b1 │ │ │ │ @ instruction: 0xffffe7ef │ │ │ │ @ instruction: 0xfffff0a5 │ │ │ │ rsbseq r5, r0, sl, lsl #27 │ │ │ │ - rsbeq lr, r5, r6, lsr r8 │ │ │ │ - rsbeq sp, r4, r8, asr #2 │ │ │ │ + rsbeq lr, r5, lr, lsr r8 │ │ │ │ + rsbeq sp, r4, r0, asr r1 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl feceff30 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fd0 │ │ │ │ ldrdlt ip, [r9], r8 │ │ │ │ strcs r4, [r0], #-2357 @ 0xfffff6cb │ │ │ │ ldrbtmi r4, [ip], #3381 @ 0xd35 │ │ │ │ @@ -399226,30 +399226,30 @@ │ │ │ │ stmdals r5, {r0, r3, r6, r8, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf67f4629 │ │ │ │ ldrb pc, [r8, r5, lsl #16] @ │ │ │ │ ldc 6, cr15, [r0], {120} @ 0x78 │ │ │ │ rsbseq r5, r0, lr, asr #25 │ │ │ │ @ instruction: 0xffffe5a9 │ │ │ │ @ instruction: 0x000011b8 │ │ │ │ - rsbeq lr, r5, sl, lsr #15 │ │ │ │ - mlseq r5, r0, r7, lr │ │ │ │ + strhteq lr, [r5], #-114 @ 0xffffff8e │ │ │ │ + mlseq r5, r8, r7, lr │ │ │ │ @ instruction: 0xffffffab │ │ │ │ @ instruction: 0xffffedc1 │ │ │ │ @ instruction: 0xfffff9fd │ │ │ │ @ instruction: 0xffffee35 │ │ │ │ @ instruction: 0xfffffe49 │ │ │ │ andeq r0, r0, r1, asr #1 │ │ │ │ @ instruction: 0xfffff077 │ │ │ │ @ instruction: 0xffffe369 │ │ │ │ @ instruction: 0xffffe43f │ │ │ │ @ instruction: 0xffffe787 │ │ │ │ @ instruction: 0xffffee89 │ │ │ │ rsbseq r5, r0, lr, asr #24 │ │ │ │ - strdeq lr, [r5], #-106 @ 0xffffff96 @ │ │ │ │ - rsbeq sp, r4, ip │ │ │ │ + rsbeq lr, r5, r2, lsl #14 │ │ │ │ + rsbeq sp, r4, r4, lsl r0 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ blhi 45431c │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x0048f8cc │ │ │ │ ldmmi r2, {r0, r2, r9, sl, lr}^ │ │ │ │ @ instruction: 0xb09b4bd2 │ │ │ │ @@ -399460,15 +399460,15 @@ │ │ │ │ @ instruction: 0x401921fb │ │ │ │ @ instruction: 0x812dea11 │ │ │ │ ldclcc 7, cr9, [r1, #-612]! @ 0xfffffd9c │ │ │ │ addge r9, r7, #46, 30 @ 0xb8 │ │ │ │ ldrbtpl r4, [sp], #-686 @ 0xfffffd52 │ │ │ │ @ instruction: 0x00705b98 │ │ │ │ @ instruction: 0x000011b8 │ │ │ │ - rsbeq lr, r5, r4, lsr r6 │ │ │ │ + rsbeq lr, r5, ip, lsr r6 │ │ │ │ @ instruction: 0xffffe251 │ │ │ │ @ instruction: 0xffffe11d │ │ │ │ rsbseq r5, r0, r6, lsl #18 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ stc 12, cr5, [sp, #-512]! @ 0xfffffe00 │ │ │ │ bl fecfbdf0 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @@ -399730,32 +399730,32 @@ │ │ │ │ @ instruction: 0xf67e4478 │ │ │ │ bls 318644 >::_M_default_append(unsigned int)@@Base+0x95a80> │ │ │ │ @ instruction: 0xf678e7e3 │ │ │ │ svclt 0x0000e8a2 │ │ │ │ ldrshteq r5, [r0], #-64 @ 0xffffffc0 │ │ │ │ @ instruction: 0xffffdc9f │ │ │ │ @ instruction: 0x000011b8 │ │ │ │ - strhteq sp, [r5], #-252 @ 0xffffff04 │ │ │ │ - strhteq sp, [r5], #-246 @ 0xffffff0a │ │ │ │ + rsbeq sp, r5, r4, asr #31 │ │ │ │ + strhteq sp, [r5], #-254 @ 0xffffff02 │ │ │ │ @ instruction: 0xfffff683 │ │ │ │ @ instruction: 0xffffe55b │ │ │ │ @ instruction: 0xfffff0ef │ │ │ │ @ instruction: 0xfffff069 │ │ │ │ @ instruction: 0xfffff33b │ │ │ │ @ instruction: 0xfffffc51 │ │ │ │ @ instruction: 0xffffecdb │ │ │ │ @ instruction: 0xffffdcc7 │ │ │ │ @ instruction: 0xffffdb65 │ │ │ │ @ instruction: 0xffffdc81 │ │ │ │ @ instruction: 0xffffdb81 │ │ │ │ @ instruction: 0xffffdebf │ │ │ │ @ instruction: 0xffffe775 │ │ │ │ rsbseq r5, r0, sl, asr r4 │ │ │ │ - rsbeq sp, r5, r4, lsl #30 │ │ │ │ - rsbeq ip, r4, r8, lsl r8 │ │ │ │ + rsbeq sp, r5, ip, lsl #30 │ │ │ │ + rsbeq ip, r4, r0, lsr #16 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ bl fecf084c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fd8 │ │ │ │ addlt lr, r8, r8, asr #1 │ │ │ │ strcs r4, [r0], #-2353 @ 0xfffff6cf │ │ │ │ ldrdgt pc, [r4], #143 @ 0x8f │ │ │ │ @@ -399805,30 +399805,30 @@ │ │ │ │ ldrbtmi r9, [r8], #-2309 @ 0xfffff6fb │ │ │ │ blx fe1d710e │ │ │ │ strb r9, [r3, r5, lsl #20]! │ │ │ │ stmda sl, {r3, r4, r5, r6, r9, sl, ip, sp, lr, pc} │ │ │ │ ldrhteq r5, [r0], #-48 @ 0xffffffd0 │ │ │ │ @ instruction: 0xffffdc8b │ │ │ │ @ instruction: 0x000011b8 │ │ │ │ - rsbeq sp, r5, ip, lsl #29 │ │ │ │ - rsbeq sp, r5, r2, ror lr │ │ │ │ + mlseq r5, r4, lr, sp │ │ │ │ + rsbeq sp, r5, sl, ror lr │ │ │ │ @ instruction: 0xfffff689 │ │ │ │ @ instruction: 0xffffe49f │ │ │ │ @ instruction: 0xfffff0db │ │ │ │ @ instruction: 0xffffe513 │ │ │ │ @ instruction: 0xfffff527 │ │ │ │ @ instruction: 0xfffff79f │ │ │ │ @ instruction: 0xffffe755 │ │ │ │ @ instruction: 0xffffda47 │ │ │ │ @ instruction: 0xffffdb1d │ │ │ │ @ instruction: 0xffffde65 │ │ │ │ @ instruction: 0xffffe567 │ │ │ │ rsbseq r5, r0, ip, lsr #6 │ │ │ │ - ldrdeq sp, [r5], #-214 @ 0xffffff2a @ │ │ │ │ - rsbeq ip, r4, sl, ror #13 │ │ │ │ + ldrdeq sp, [r5], #-222 @ 0xffffff22 @ │ │ │ │ + strdeq ip, [r4], #-98 @ 0xffffff9e @ │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl fecf0970 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldrdlt r0, [r7], r8 │ │ │ │ ldmdbmi r5, {r0, r2, r3, r9, sl, lr} │ │ │ │ stmdavs r0, {r2, r9, sl, lr}^ │ │ │ │ stmib sp, {r0, r3, r4, r5, r6, sl, lr}^ │ │ │ │ @@ -399847,17 +399847,17 @@ │ │ │ │ @ instruction: 0x51a2f240 │ │ │ │ andcc r4, ip, r8, ror r4 │ │ │ │ blx 1c571b8 │ │ │ │ strtmi r4, [r1], -r5, lsl #16 │ │ │ │ @ instruction: 0xf67e4478 │ │ │ │ strtmi pc, [r0], -r5, lsr #22 │ │ │ │ ldclt 0, cr11, [r0, #-28]! @ 0xffffffe4 │ │ │ │ - rsbeq sp, r5, r4, ror sp │ │ │ │ - rsbeq sp, r5, r0, lsr #26 │ │ │ │ - rsbeq ip, r4, r4, lsr r6 │ │ │ │ + rsbeq sp, r5, ip, ror sp │ │ │ │ + rsbeq sp, r5, r8, lsr #26 │ │ │ │ + rsbeq ip, r4, ip, lsr r6 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl fecf09e4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldrdlt r0, [r7], r8 │ │ │ │ ldmdbmi r5, {r0, r2, r3, r9, sl, lr} │ │ │ │ stmdavs r0, {r2, r9, sl, lr}^ │ │ │ │ stmib sp, {r0, r3, r4, r5, r6, sl, lr}^ │ │ │ │ @@ -399876,37 +399876,37 @@ │ │ │ │ @ instruction: 0x51b6f240 │ │ │ │ andcc r4, ip, r8, ror r4 │ │ │ │ blx dd722c │ │ │ │ strtmi r4, [r1], -r5, lsl #16 │ │ │ │ @ instruction: 0xf67e4478 │ │ │ │ strtmi pc, [r0], -fp, ror #21 │ │ │ │ ldclt 0, cr11, [r0, #-28]! @ 0xffffffe4 │ │ │ │ - strdeq sp, [r5], #-204 @ 0xffffff34 @ │ │ │ │ - rsbeq sp, r5, ip, lsr #25 │ │ │ │ - rsbeq ip, r4, r0, asr #11 │ │ │ │ + rsbeq sp, r5, r4, lsl #26 │ │ │ │ + strhteq sp, [r5], #-196 @ 0xffffff3c │ │ │ │ + rsbeq ip, r4, r8, asr #11 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r8 │ │ │ │ bl fecf0a58 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0x460b0ff8 │ │ │ │ ldrbtmi r4, [r9], #-2308 @ 0xfffff6fc │ │ │ │ ldmdavs r8, {r0, r1, r3, r4, fp, sp, lr} │ │ │ │ ldcl 6, cr15, [r4], #-480 @ 0xfffffe20 │ │ │ │ @ instruction: 0xf080fab0 │ │ │ │ @ instruction: 0xbd080940 │ │ │ │ - mlseq r5, r2, ip, sp │ │ │ │ + mlseq r5, sl, ip, sp │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r8 │ │ │ │ bl fecf0a80 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0x460b0ff8 │ │ │ │ ldrbtmi r4, [r9], #-2308 @ 0xfffff6fc │ │ │ │ ldmdavs r8, {r0, r1, r3, r4, fp, sp, lr} │ │ │ │ stcl 6, cr15, [r0], #-480 @ 0xfffffe20 │ │ │ │ @ instruction: 0xf080fab0 │ │ │ │ @ instruction: 0xbd080940 │ │ │ │ - rsbeq sp, r5, r6, ror #24 │ │ │ │ + rsbeq sp, r5, lr, ror #24 │ │ │ │ andeq r0, r0, r0 │ │ │ │ ldmdavs r3, {r0, r3, r6, fp, sp, lr}^ │ │ │ │ blvs 1d4ef0 │ │ │ │ blvc 1d4efc │ │ │ │ blvs ff395384 │ │ │ │ blx 5d547c │ │ │ │ cdp 4, 11, cr13, cr4, cr7, {0} │ │ │ │ @@ -400008,15 +400008,15 @@ │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ mrsle r0, LR_svc │ │ │ │ andlt r2, r4, r1 │ │ │ │ @ instruction: 0xf677bd10 │ │ │ │ svclt 0x0000ee70 │ │ │ │ rsbseq r5, r0, r6 │ │ │ │ @ instruction: 0x000011b8 │ │ │ │ - strdeq sp, [r5], #-166 @ 0xffffff5a @ │ │ │ │ + strdeq sp, [r5], #-174 @ 0xffffff52 @ │ │ │ │ ldrsbteq r4, [r0], #-248 @ 0xffffff08 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ bl fecf0c6c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ssub8mi r0, r4, r8 │ │ │ │ ldc2 3, cr15, [ip], {139} @ 0x8b │ │ │ │ cmpcs r9, #61440 @ 0xf000 │ │ │ │ @@ -400031,17 +400031,17 @@ │ │ │ │ ldrbtmi r2, [r8], #-345 @ 0xfffffea7 │ │ │ │ @ instruction: 0xf67e300c │ │ │ │ stmdami r6, {r0, r1, r2, r4, r5, r6, r7, fp, ip, sp, lr, pc} │ │ │ │ mvnscc pc, pc, asr #32 │ │ │ │ @ instruction: 0xf67e4478 │ │ │ │ @ instruction: 0xf04ff9b1 │ │ │ │ ldclt 0, cr3, [r0, #-1020] @ 0xfffffc04 │ │ │ │ + rsbeq sp, r5, r6, lsr #21 │ │ │ │ mlseq r5, lr, sl, sp │ │ │ │ - mlseq r5, r6, sl, sp │ │ │ │ - rsbeq ip, r4, ip, asr #6 │ │ │ │ + rsbeq ip, r4, r4, asr r3 │ │ │ │ andle r2, r1, r1, lsl #20 │ │ │ │ ldrbmi r2, [r0, -r1]! │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ bl fecf0cd4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ stmdavs fp, {r4, r5, r6, r7, r8, r9, sl, fp}^ │ │ │ │ vhadd.s8 d27, d18, d3 │ │ │ │ @@ -400059,16 +400059,16 @@ │ │ │ │ cdp2 3, 2, cr15, cr2, cr11, {4} │ │ │ │ andlt r2, r3, r1 │ │ │ │ bmi 308f18 >::_M_default_append(unsigned int)@@Base+0x86354> │ │ │ │ ldrbtmi r9, [sl], #-2309 @ 0xfffff6fb │ │ │ │ blvc 1d5154 │ │ │ │ cdp2 3, 1, cr15, cr8, cr11, {4} │ │ │ │ svclt 0x0000e7f4 │ │ │ │ - rsbeq lr, r4, r6, lsl r6 │ │ │ │ - rsbeq sp, r5, sl, asr #17 │ │ │ │ + rsbeq lr, r4, lr, lsl r6 │ │ │ │ + ldrdeq sp, [r5], #-130 @ 0xffffff7e @ │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl fecf0d38 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fd0 │ │ │ │ ldrdlt ip, [r9], r8 │ │ │ │ vpmin.s8 d20, d2, d21 │ │ │ │ ldcmi 1, cr7, [r5], #-64 @ 0xffffffc0 │ │ │ │ @@ -400122,32 +400122,32 @@ │ │ │ │ stmdals r5, {r0, r2, r6, fp, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf67e4621 │ │ │ │ ldrb pc, [sl, r1, lsl #18] @ │ │ │ │ stc 6, cr15, [ip, #476] @ 0x1dc │ │ │ │ rsbseq r4, r0, r4, asr #29 │ │ │ │ @ instruction: 0xfffffd7d │ │ │ │ @ instruction: 0x000011b8 │ │ │ │ - rsbeq sp, r5, lr, ror #19 │ │ │ │ - strhteq r4, [r9], #-108 @ 0xffffff94 │ │ │ │ + strdeq sp, [r5], #-150 @ 0xffffff6a @ │ │ │ │ + rsbeq r4, r9, r4, asr #13 │ │ │ │ @ instruction: 0xffffffaf │ │ │ │ @ instruction: 0xfffffedb │ │ │ │ @ instruction: 0xfffffe67 │ │ │ │ @ instruction: 0xfffffd0f │ │ │ │ @ instruction: 0xffffff2b │ │ │ │ @ instruction: 0xfffffd63 │ │ │ │ @ instruction: 0xfffffd73 │ │ │ │ @ instruction: 0xfffffd35 │ │ │ │ @ instruction: 0xfffffd39 │ │ │ │ @ instruction: 0xfffffdd3 │ │ │ │ @ instruction: 0xfffffd3d │ │ │ │ @ instruction: 0xfffffdd1 │ │ │ │ @ instruction: 0xfffffdd5 │ │ │ │ rsbseq r4, r0, r2, asr #28 │ │ │ │ - rsbeq sp, r5, ip, asr #18 │ │ │ │ - rsbeq ip, r4, r2, lsl #4 │ │ │ │ + rsbeq sp, r5, r4, asr r9 │ │ │ │ + rsbeq ip, r4, sl, lsl #4 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ bl fecf0e74 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fd8 │ │ │ │ ldrdlt lr, [r8], r4 │ │ │ │ vpmin.s8 d20, d2, d20 │ │ │ │ @ instruction: 0xf8df7110 │ │ │ │ @@ -400200,32 +400200,32 @@ │ │ │ │ ldrbtmi r9, [r8], #-2309 @ 0xfffff6fb │ │ │ │ @ instruction: 0xf866f67e │ │ │ │ strb r9, [r4, r5, lsl #20]! │ │ │ │ ldcl 6, cr15, [r0], #476 @ 0x1dc │ │ │ │ rsbseq r4, r0, r6, lsl #27 │ │ │ │ @ instruction: 0xfffffc3f │ │ │ │ @ instruction: 0x000011b8 │ │ │ │ - strhteq sp, [r5], #-128 @ 0xffffff80 │ │ │ │ - rsbeq r4, r9, lr, ror r5 │ │ │ │ + strhteq sp, [r5], #-136 @ 0xffffff78 │ │ │ │ + rsbeq r4, r9, r6, lsl #11 │ │ │ │ @ instruction: 0xfffffe6b │ │ │ │ @ instruction: 0xfffffd97 │ │ │ │ @ instruction: 0xfffffd23 │ │ │ │ @ instruction: 0xfffffbcb │ │ │ │ @ instruction: 0xfffffde5 │ │ │ │ @ instruction: 0xfffffc1d │ │ │ │ @ instruction: 0xfffffc2d │ │ │ │ @ instruction: 0xfffffbef │ │ │ │ @ instruction: 0xfffffbf1 │ │ │ │ @ instruction: 0xfffffc89 │ │ │ │ @ instruction: 0xfffffbf3 │ │ │ │ @ instruction: 0xfffffc87 │ │ │ │ @ instruction: 0xfffffc89 │ │ │ │ ldrshteq r4, [r0], #-198 @ 0xffffff3a │ │ │ │ - strdeq sp, [r5], #-126 @ 0xffffff82 @ │ │ │ │ - strhteq ip, [r4], #-6 │ │ │ │ + rsbeq sp, r5, r6, lsl #16 │ │ │ │ + strhteq ip, [r4], #-14 │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl fecf0fac │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldrdlt r0, [r7], r0 @ │ │ │ │ ldrmi r4, [r6], -sp, lsl #12 │ │ │ │ @ instruction: 0x4604461f │ │ │ │ bleq 2d53f4 >::_M_default_append(unsigned int)@@Base+0x52830> │ │ │ │ @@ -400257,19 +400257,19 @@ │ │ │ │ ldrbtcc pc, [pc], #79 @ 199e28 @ │ │ │ │ andcc r4, ip, r8, ror r4 │ │ │ │ @ instruction: 0xff32f67d │ │ │ │ @ instruction: 0xf04f4807 │ │ │ │ ldrbtmi r3, [r8], #-511 @ 0xfffffe01 │ │ │ │ @ instruction: 0xffecf67d │ │ │ │ svclt 0x0000e7dd │ │ │ │ - rsbeq sp, r5, r0, asr r7 │ │ │ │ - rsbeq sp, r5, lr, lsr #14 │ │ │ │ - rsbeq fp, r4, r6, ror #31 │ │ │ │ - rsbeq sp, r5, ip, lsl #14 │ │ │ │ - rsbeq fp, r4, r2, asr #31 │ │ │ │ + rsbeq sp, r5, r8, asr r7 │ │ │ │ + rsbeq sp, r5, r6, lsr r7 │ │ │ │ + rsbeq fp, r4, lr, ror #31 │ │ │ │ + rsbeq sp, r5, r4, lsl r7 │ │ │ │ + rsbeq fp, r4, sl, asr #31 │ │ │ │ ldc 8, cr6, [r3, #268] @ 0x10c │ │ │ │ ldrbmi r0, [r0, -r0, lsl #22]! │ │ │ │ stmdavs r9, {r0, r1, r4, r6, fp, sp, lr}^ │ │ │ │ ldrdcc pc, [r8, -r3]! │ │ │ │ ldrdcs pc, [r8, -r1]! │ │ │ │ blle 26a8d4 │ │ │ │ andcs fp, r1, r4, lsl pc │ │ │ │ @@ -400401,16 +400401,16 @@ │ │ │ │ @ instruction: 0xf67d4478 │ │ │ │ blls 219bc0 │ │ │ │ @ instruction: 0xf677e7e4 │ │ │ │ svclt 0x0000eb60 │ │ │ │ ldrshteq r4, [r0], #-154 @ 0xffffff66 │ │ │ │ @ instruction: 0x000011b8 │ │ │ │ ldrsbteq r4, [r0], #-148 @ 0xffffff6c │ │ │ │ - rsbeq sp, r5, r8, lsl #10 │ │ │ │ - mlseq r4, r4, sp, fp │ │ │ │ + rsbeq sp, r5, r0, lsl r5 │ │ │ │ + mlseq r4, ip, sp, fp │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ bl fecf1290 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strdlt r0, [r3], r0 @ │ │ │ │ ldmdavs r9, {r2, r8, r9, fp, ip, pc}^ │ │ │ │ vshr.u32 d6, d1, #7 │ │ │ │ @ instruction: 0x4603fe9d │ │ │ │ @@ -400421,28 +400421,28 @@ │ │ │ │ andcc r4, ip, r8, ror r4 │ │ │ │ stc2l 6, cr15, [ip, #500]! @ 0x1f4 │ │ │ │ stmdbls r1, {r0, r2, fp, lr} │ │ │ │ @ instruction: 0xf67d4478 │ │ │ │ blls 219b64 │ │ │ │ andlt r4, r3, r8, lsl r6 │ │ │ │ svclt 0x0000bd00 │ │ │ │ - rsbeq sp, r5, ip, lsr #9 │ │ │ │ - rsbeq fp, r4, r8, lsr sp │ │ │ │ + strhteq sp, [r5], #-68 @ 0xffffffbc │ │ │ │ + rsbeq fp, r4, r0, asr #26 │ │ │ │ andle r2, r1, r1, lsl #20 │ │ │ │ ldrbmi r2, [r0, -r1]! │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r8 │ │ │ │ bl fecf12e8 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ stmdavs fp, {r3, r4, r5, r6, r7, r8, r9, sl, fp}^ │ │ │ │ stmdbls r3, {r2, r9, fp, lr} │ │ │ │ ldrsbcc pc, [r4], #131 @ 0x83 @ │ │ │ │ vsri.8 q2, q13, #5 │ │ │ │ andcs pc, r1, fp, lsr #22 │ │ │ │ svclt 0x0000bd08 │ │ │ │ - mlseq r9, r4, r3, r1 │ │ │ │ + mlseq r9, ip, r3, r1 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ bl fecf1310 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0x468c0ff8 │ │ │ │ @ instruction: 0x46194614 │ │ │ │ ldrdcs pc, [r4], -ip │ │ │ │ blx 6d6f90 │ │ │ │ @@ -400682,45 +400682,45 @@ │ │ │ │ ldrb pc, [r5, r5, lsr #25] @ │ │ │ │ ldmdb r0!, {r0, r1, r2, r4, r5, r6, r9, sl, ip, sp, lr, pc} │ │ │ │ andhi pc, r0, pc, lsr #7 │ │ │ │ ... │ │ │ │ rsbseq r4, r0, ip, asr #17 │ │ │ │ @ instruction: 0x000011b8 │ │ │ │ rsbseq r4, r0, r6, lsr #17 │ │ │ │ - rsbeq sp, r5, r8, ror #7 │ │ │ │ - rsbeq sp, r5, ip, ror #5 │ │ │ │ - rsbeq fp, r4, r8, ror fp │ │ │ │ - ldrdeq sp, [r5], #-38 @ 0xffffffda @ │ │ │ │ - rsbeq fp, r4, r2, ror #22 │ │ │ │ - rsbeq sp, r5, r2, asr #4 │ │ │ │ - rsbeq fp, r4, lr, asr #21 │ │ │ │ - rsbeq sp, r5, r6, lsr #4 │ │ │ │ - strhteq fp, [r4], #-162 @ 0xffffff5e │ │ │ │ - rsbeq sp, r5, lr, lsl #4 │ │ │ │ - mlseq r4, sl, sl, fp │ │ │ │ - strdeq sp, [r5], #-22 @ 0xffffffea @ │ │ │ │ - rsbeq fp, r4, r2, lsl #21 │ │ │ │ - ldrdeq sp, [r5], #-28 @ 0xffffffe4 @ │ │ │ │ - rsbeq fp, r4, r8, ror #20 │ │ │ │ - rsbeq sp, r5, r4, asr #3 │ │ │ │ - rsbeq fp, r4, r0, asr sl │ │ │ │ + strdeq sp, [r5], #-48 @ 0xffffffd0 @ │ │ │ │ + strdeq sp, [r5], #-36 @ 0xffffffdc @ │ │ │ │ + rsbeq fp, r4, r0, lsl #23 │ │ │ │ + ldrdeq sp, [r5], #-46 @ 0xffffffd2 @ │ │ │ │ + rsbeq fp, r4, sl, ror #22 │ │ │ │ + rsbeq sp, r5, sl, asr #4 │ │ │ │ + ldrdeq fp, [r4], #-166 @ 0xffffff5a @ │ │ │ │ + rsbeq sp, r5, lr, lsr #4 │ │ │ │ + strhteq fp, [r4], #-170 @ 0xffffff56 │ │ │ │ + rsbeq sp, r5, r6, lsl r2 │ │ │ │ + rsbeq fp, r4, r2, lsr #21 │ │ │ │ + strdeq sp, [r5], #-30 @ 0xffffffe2 @ │ │ │ │ + rsbeq fp, r4, sl, lsl #21 │ │ │ │ + rsbeq sp, r5, r4, ror #3 │ │ │ │ + rsbeq fp, r4, r0, ror sl │ │ │ │ + rsbeq sp, r5, ip, asr #3 │ │ │ │ + rsbeq fp, r4, r8, asr sl │ │ │ │ + strhteq sp, [r5], #-18 @ 0xffffffee │ │ │ │ + rsbeq fp, r4, lr, lsr sl │ │ │ │ rsbeq sp, r5, sl, lsr #3 │ │ │ │ - rsbeq fp, r4, r6, lsr sl │ │ │ │ - rsbeq sp, r5, r2, lsr #3 │ │ │ │ - rsbeq sp, r5, sl, lsr r1 │ │ │ │ - rsbeq fp, r4, r6, asr #19 │ │ │ │ - rsbeq sp, r5, r4, lsr r1 │ │ │ │ - strdeq sp, [r5], #-12 @ │ │ │ │ - rsbeq fp, r4, r6, lsl #19 │ │ │ │ - ldrdeq sp, [r5], #-14 @ │ │ │ │ - rsbeq fp, r4, r8, ror #18 │ │ │ │ - rsbeq sp, r5, r4, asr #1 │ │ │ │ - rsbeq fp, r4, lr, asr #18 │ │ │ │ - rsbeq sp, r5, sl, lsr #1 │ │ │ │ - rsbeq fp, r4, r4, lsr r9 │ │ │ │ + rsbeq sp, r5, r2, asr #2 │ │ │ │ + rsbeq fp, r4, lr, asr #19 │ │ │ │ + rsbeq sp, r5, ip, lsr r1 │ │ │ │ + rsbeq sp, r5, r4, lsl #2 │ │ │ │ + rsbeq fp, r4, lr, lsl #19 │ │ │ │ + rsbeq sp, r5, r6, ror #1 │ │ │ │ + rsbeq fp, r4, r0, ror r9 │ │ │ │ + rsbeq sp, r5, ip, asr #1 │ │ │ │ + rsbeq fp, r4, r6, asr r9 │ │ │ │ + strhteq sp, [r5], #-2 │ │ │ │ + rsbeq fp, r4, ip, lsr r9 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl fecf176c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldrdlt r0, [r9], r0 @ │ │ │ │ @ instruction: 0x4d364935 │ │ │ │ ldrbtmi r2, [r9], #-1024 @ 0xfffffc00 │ │ │ │ stmib sp, {r0, r2, r4, r5, r8, r9, fp, lr}^ │ │ │ │ @@ -400773,17 +400773,17 @@ │ │ │ │ @ instruction: 0xf67d21ae │ │ │ │ stmdals r5, {r0, r1, r3, r5, r8, r9, fp, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf67d4629 │ │ │ │ ldrb pc, [r9, r7, ror #23] @ │ │ │ │ ldmda r2!, {r0, r1, r2, r4, r5, r6, r9, sl, ip, sp, lr, pc}^ │ │ │ │ @ instruction: 0xfffffa5f │ │ │ │ rsbseq r4, r0, lr, lsl #9 │ │ │ │ - rsbeq sp, r5, sl │ │ │ │ + rsbeq sp, r5, r2, lsl r0 │ │ │ │ @ instruction: 0x000011b8 │ │ │ │ - strdeq ip, [r4], #-70 @ 0xffffffba @ │ │ │ │ + strdeq ip, [r4], #-78 @ 0xffffffb2 @ │ │ │ │ @ instruction: 0xffffffb7 │ │ │ │ @ instruction: 0xfffffad3 │ │ │ │ @ instruction: 0xfffffa47 │ │ │ │ @ instruction: 0xfffffb6b │ │ │ │ @ instruction: 0xfffff897 │ │ │ │ @ instruction: 0xfffffb0b │ │ │ │ @ instruction: 0xfffff8bb │ │ │ │ @@ -400791,16 +400791,16 @@ │ │ │ │ @ instruction: 0xfffff8a1 │ │ │ │ @ instruction: 0xfffffb25 │ │ │ │ @ instruction: 0xfffff89d │ │ │ │ @ instruction: 0xfffff993 │ │ │ │ @ instruction: 0xfffff997 │ │ │ │ @ instruction: 0xfffff999 │ │ │ │ rsbseq r4, r0, r0, lsl r4 │ │ │ │ - rsbeq ip, r5, r4, asr #30 │ │ │ │ - rsbeq fp, r4, lr, asr #15 │ │ │ │ + rsbeq ip, r5, ip, asr #30 │ │ │ │ + ldrdeq fp, [r4], #-118 @ 0xffffff8a @ │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ bl fecf18ac │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldrdlt r0, [r8], r8 │ │ │ │ @ instruction: 0xf8df4931 │ │ │ │ strcs ip, [r0], #-200 @ 0xffffff38 │ │ │ │ blmi deb8a4 │ │ │ │ @@ -400849,17 +400849,17 @@ │ │ │ │ ldmdami r9, {r0, r2, r4, r7, r9, fp, ip, sp, lr, pc} │ │ │ │ ldrbtmi r9, [r8], #-2309 @ 0xfffff6fb │ │ │ │ blx 15d816a │ │ │ │ strb r9, [r3, r5, lsl #20]! │ │ │ │ svc 0x00daf676 │ │ │ │ @ instruction: 0xfffff91d │ │ │ │ rsbseq r4, r0, ip, asr #6 │ │ │ │ - rsbeq ip, r5, r8, asr #29 │ │ │ │ + ldrdeq ip, [r5], #-224 @ 0xffffff20 @ │ │ │ │ @ instruction: 0x000011b8 │ │ │ │ - strhteq ip, [r4], #-50 @ 0xffffffce │ │ │ │ + strhteq ip, [r4], #-58 @ 0xffffffc6 │ │ │ │ @ instruction: 0xfffffe73 │ │ │ │ @ instruction: 0xfffff98f │ │ │ │ @ instruction: 0xfffff903 │ │ │ │ @ instruction: 0xfffffa27 │ │ │ │ @ instruction: 0xfffff753 │ │ │ │ @ instruction: 0xfffff9c7 │ │ │ │ @ instruction: 0xfffff777 │ │ │ │ @@ -400867,16 +400867,16 @@ │ │ │ │ @ instruction: 0xfffff75d │ │ │ │ @ instruction: 0xfffff9e1 │ │ │ │ @ instruction: 0xfffff759 │ │ │ │ @ instruction: 0xfffff84f │ │ │ │ @ instruction: 0xfffff853 │ │ │ │ @ instruction: 0xfffff855 │ │ │ │ rsbseq r4, r0, ip, asr #5 │ │ │ │ - strdeq ip, [r5], #-222 @ 0xffffff22 @ │ │ │ │ - rsbeq fp, r4, sl, lsl #13 │ │ │ │ + rsbeq ip, r5, r6, lsl #28 │ │ │ │ + mlseq r4, r2, r6, fp │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl fecf19dc │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldrdlt r0, [r7], r0 @ │ │ │ │ ldrmi r4, [r1], -lr, lsl #12 │ │ │ │ ldrmi r4, [pc], -r5, lsl #12 │ │ │ │ vclt.s32 d9, d5, #0 │ │ │ │ @@ -400901,18 +400901,18 @@ │ │ │ │ bicsvc pc, r0, pc, asr #8 │ │ │ │ andcc r4, ip, r8, ror r4 │ │ │ │ blx bd8238 │ │ │ │ strtmi r4, [r1], -r6, lsl #16 │ │ │ │ @ instruction: 0xf67d4478 │ │ │ │ strtmi pc, [r0], -r3, ror #21 │ │ │ │ ldcllt 0, cr11, [r0, #28]! │ │ │ │ - rsbeq ip, r5, r2, ror #26 │ │ │ │ - rsbeq fp, r4, lr, ror #11 │ │ │ │ - rsbeq ip, r5, r4, lsr #26 │ │ │ │ - strhteq fp, [r4], #-80 @ 0xffffffb0 │ │ │ │ + rsbeq ip, r5, sl, ror #26 │ │ │ │ + strdeq fp, [r4], #-86 @ 0xffffffaa @ │ │ │ │ + rsbeq ip, r5, ip, lsr #26 │ │ │ │ + strhteq fp, [r4], #-88 @ 0xffffffa8 │ │ │ │ ldrbmi r6, [r0, -r0, asr #16]! │ │ │ │ andeq r0, r0, r0 │ │ │ │ ldmdavs r2, {r0, r1, r3, r6, fp, sp, lr}^ │ │ │ │ stcle 2, cr4, [r3], {154} @ 0x9a │ │ │ │ @ instruction: 0x2001bfb4 │ │ │ │ ldrbmi r2, [r0, -r0]! │ │ │ │ rscscc pc, pc, pc, asr #32 │ │ │ │ @@ -400963,39 +400963,39 @@ │ │ │ │ stmdami r6, {r3, r4, r5, r6, r7, r8, r9, sl, fp} │ │ │ │ ldrbtmi r2, [r8], #-397 @ 0xfffffe73 │ │ │ │ @ instruction: 0xf67d300c │ │ │ │ stmdami r4, {r0, r1, r3, r5, r7, r8, fp, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf67d4478 │ │ │ │ andcs pc, r1, r7, ror #20 │ │ │ │ svclt 0x0000bd08 │ │ │ │ - rsbeq ip, r5, r6, ror ip │ │ │ │ - rsbeq ip, r5, r8, lsl #25 │ │ │ │ + rsbeq ip, r5, lr, ror ip │ │ │ │ + mlseq r5, r0, ip, ip │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r8 │ │ │ │ bl fecf1b5c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ stmdami r6, {r3, r4, r5, r6, r7, r8, r9, sl, fp} │ │ │ │ ldrbtmi r2, [r8], #-377 @ 0xfffffe87 │ │ │ │ @ instruction: 0xf67d300c │ │ │ │ stmdami r4, {r0, r1, r4, r7, r8, fp, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf67d4478 │ │ │ │ andcs pc, r1, pc, asr #20 │ │ │ │ svclt 0x0000bd08 │ │ │ │ - rsbeq ip, r5, r6, asr #24 │ │ │ │ - rsbeq ip, r5, r8, asr ip │ │ │ │ + rsbeq ip, r5, lr, asr #24 │ │ │ │ + rsbeq ip, r5, r0, ror #24 │ │ │ │ andle r2, r1, r1, lsl #20 │ │ │ │ ldrbmi r2, [r0, -r1]! │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r8 │ │ │ │ bl fecf1b94 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ bmi 29e97c >::_M_default_append(unsigned int)@@Base+0x1bdb8> │ │ │ │ ldrbtmi r6, [sl], #-2123 @ 0xfffff7b5 │ │ │ │ @ instruction: 0xf38a9903 │ │ │ │ ldrdcs pc, [r1], -r7 │ │ │ │ svclt 0x0000bd08 │ │ │ │ - strdeq r6, [r8], #-2 @ │ │ │ │ + strdeq r6, [r8], #-10 @ │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl fecf1bb8 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldrdlt r0, [r9], r0 @ │ │ │ │ @ instruction: 0x4d314930 │ │ │ │ ldrbtmi r2, [r9], #-1024 @ 0xfffffc00 │ │ │ │ stmib sp, {r4, r5, r8, r9, fp, lr}^ │ │ │ │ @@ -401031,43 +401031,43 @@ │ │ │ │ subsmi r9, sl, r7, lsl #22 │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ @ instruction: 0x4628d11a │ │ │ │ ldclt 0, cr11, [r0, #-36]! @ 0xffffffdc │ │ │ │ biccs r4, fp, sp, lsl ip │ │ │ │ @ instruction: 0xf104447c │ │ │ │ @ instruction: 0xf67d000c │ │ │ │ - blmi 898ecc │ │ │ │ + blmi 898ecc │ │ │ │ ldrbtmi r4, [fp], #-1577 @ 0xfffff9d7 │ │ │ │ ldrmi r9, [r8], -r5, lsl #6 │ │ │ │ @ instruction: 0xf9d4f67d │ │ │ │ andeq pc, ip, r4, lsl #2 │ │ │ │ @ instruction: 0xf67d2137 │ │ │ │ stmdals r5, {r0, r1, r2, r3, r8, fp, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf67d4629 │ │ │ │ ldrb pc, [sl, fp, asr #19] @ │ │ │ │ mrc 6, 2, APSR_nzcv, cr6, cr6, {3} │ │ │ │ @ instruction: 0xffffff8b │ │ │ │ rsbseq r4, r0, r2, asr #32 │ │ │ │ - rsbeq ip, r5, r2, lsr ip │ │ │ │ + rsbeq ip, r5, sl, lsr ip │ │ │ │ @ instruction: 0x000011b8 │ │ │ │ - rsbeq ip, r5, r2, ror ip │ │ │ │ + rsbeq ip, r5, sl, ror ip │ │ │ │ @ instruction: 0xffffffb7 │ │ │ │ @ instruction: 0xfffffe83 │ │ │ │ @ instruction: 0xfffffe8b │ │ │ │ @ instruction: 0xfffffe5f │ │ │ │ @ instruction: 0xffffff73 │ │ │ │ @ instruction: 0xfffffe8f │ │ │ │ @ instruction: 0xfffffe7b │ │ │ │ @ instruction: 0xffffff01 │ │ │ │ @ instruction: 0xfffffe79 │ │ │ │ @ instruction: 0xfffffee3 │ │ │ │ @ instruction: 0xfffffee9 │ │ │ │ ldrsbteq r3, [r0], #-246 @ 0xffffff0a │ │ │ │ - rsbeq ip, r5, r8, asr fp │ │ │ │ - mlseq r4, r6, r3, fp │ │ │ │ + rsbeq ip, r5, r0, ror #22 │ │ │ │ + mlseq r4, lr, r3, fp │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ bl fecf1cd8 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldrdlt r0, [r8], r8 │ │ │ │ @ instruction: 0xf8df492c │ │ │ │ strcs ip, [r0], #-180 @ 0xffffff4c │ │ │ │ blmi cabcd0 │ │ │ │ @@ -401111,31 +401111,31 @@ │ │ │ │ ldmdami r6, {r0, r3, r7, fp, ip, sp, lr, pc} │ │ │ │ ldrbtmi r9, [r8], #-2309 @ 0xfffff6fb │ │ │ │ @ instruction: 0xf944f67d │ │ │ │ strb r9, [r4, r5, lsl #20]! │ │ │ │ stcl 6, cr15, [lr, #472] @ 0x1d8 │ │ │ │ @ instruction: 0xfffffe69 │ │ │ │ rsbseq r3, r0, r0, lsr #30 │ │ │ │ - rsbeq ip, r5, r0, lsl fp │ │ │ │ + rsbeq ip, r5, r8, lsl fp │ │ │ │ @ instruction: 0x000011b8 │ │ │ │ - rsbeq ip, r5, lr, asr #22 │ │ │ │ + rsbeq ip, r5, r6, asr fp │ │ │ │ @ instruction: 0xfffffe93 │ │ │ │ @ instruction: 0xfffffd5f │ │ │ │ @ instruction: 0xfffffd67 │ │ │ │ @ instruction: 0xfffffd3b │ │ │ │ @ instruction: 0xfffffe4f │ │ │ │ @ instruction: 0xfffffd6b │ │ │ │ @ instruction: 0xfffffd57 │ │ │ │ @ instruction: 0xfffffddd │ │ │ │ @ instruction: 0xfffffd55 │ │ │ │ @ instruction: 0xfffffdbf │ │ │ │ @ instruction: 0xfffffdc5 │ │ │ │ ldrhteq r3, [r0], #-226 @ 0xffffff1e │ │ │ │ - rsbeq ip, r5, r2, lsr sl │ │ │ │ - rsbeq fp, r4, r2, ror r2 │ │ │ │ + rsbeq ip, r5, sl, lsr sl │ │ │ │ + rsbeq fp, r4, sl, ror r2 │ │ │ │ mvnsmi lr, sp, lsr #18 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d0f8cc │ │ │ │ addlt r4, r6, pc, lsl sp │ │ │ │ strmi r4, [lr], -r4, lsl #12 │ │ │ │ stmdavs r0, {r0, r2, r3, r4, r5, r6, sl, lr}^ │ │ │ │ @@ -401164,39 +401164,39 @@ │ │ │ │ @ instruction: 0xf67d300c │ │ │ │ stmdami r9, {r0, r2, r3, r4, fp, ip, sp, lr, pc} │ │ │ │ ldrbtmi r4, [r8], #-1577 @ 0xfffff9d7 │ │ │ │ @ instruction: 0xf8d8f67d │ │ │ │ strtmi r9, [r0], -r5, lsl #24 │ │ │ │ pop {r1, r2, ip, sp, pc} │ │ │ │ svclt 0x000081f0 │ │ │ │ - rsbeq ip, r5, r4, asr sl │ │ │ │ - rsbeq ip, r5, sl, ror r9 │ │ │ │ - strhteq fp, [r4], #-26 @ 0xffffffe6 │ │ │ │ - rsbeq ip, r5, sl, asr r9 │ │ │ │ - rsbeq ip, r5, sl, lsl r2 │ │ │ │ + rsbeq ip, r5, ip, asr sl │ │ │ │ + rsbeq ip, r5, r2, lsl #19 │ │ │ │ + rsbeq fp, r4, r2, asr #3 │ │ │ │ + rsbeq ip, r5, r2, ror #18 │ │ │ │ + rsbeq ip, r5, r2, lsr #4 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r8 │ │ │ │ bl fecf1e8c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ stmvs fp, {r3, r4, r5, r6, r7, r8, r9, sl, fp} │ │ │ │ svclt 0x00c82b00 │ │ │ │ stcle 0, cr2, [r8], {-0} │ │ │ │ stmdbmi r4, {r0, r1, r3, fp, sp, lr} │ │ │ │ ldrbtmi r6, [r9], #-2072 @ 0xfffff7e8 │ │ │ │ b 1758684 │ │ │ │ @ instruction: 0xf080fab0 │ │ │ │ @ instruction: 0xbd080940 │ │ │ │ - rsbeq ip, r5, sl, lsr #19 │ │ │ │ + strhteq ip, [r5], #-146 @ 0xffffff6e │ │ │ │ ldrbmi r6, [r0, -r0, asr #16]! │ │ │ │ ldrbmi r6, [r0, -r1, asr #32]! │ │ │ │ ldrbtmi r4, [r8], #-2049 @ 0xfffff7ff │ │ │ │ svclt 0x00004770 │ │ │ │ - mlseq r5, r6, r9, ip │ │ │ │ + mlseq r5, lr, r9, ip │ │ │ │ ldrbtmi r4, [r8], #-2049 @ 0xfffff7ff │ │ │ │ svclt 0x00004770 │ │ │ │ - mlseq r5, r2, r9, ip │ │ │ │ + mlseq r5, sl, r9, ip │ │ │ │ ldrbmi r2, [r0, -r0]! │ │ │ │ andvs r2, r8, r1 │ │ │ │ svclt 0x00004770 │ │ │ │ andcs r2, r1, r0, lsl #6 │ │ │ │ ldrbmi r6, [r0, -fp]! │ │ │ │ ldrbmi r2, [r0, -r1]! │ │ │ │ ldrbmi r2, [r0, -r1]! │ │ │ │ @@ -401207,66 +401207,66 @@ │ │ │ │ stmdami r6, {r3, r4, r5, r6, r7, r8, r9, sl, fp} │ │ │ │ ldrbtmi r2, [r8], #-396 @ 0xfffffe74 │ │ │ │ @ instruction: 0xf67c300c │ │ │ │ stmdami r4, {r0, r1, r6, r7, r8, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf67d4478 │ │ │ │ @ instruction: 0xf06ff87f │ │ │ │ stclt 0, cr0, [r8, #-40] @ 0xffffffd8 │ │ │ │ - rsbeq ip, r5, sl, lsr #19 │ │ │ │ - rsbeq ip, r5, r4, asr #19 │ │ │ │ + strhteq ip, [r5], #-146 @ 0xffffff6e │ │ │ │ + rsbeq ip, r5, ip, asr #19 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r8 │ │ │ │ bl fecf1f2c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ stmdami r6, {r3, r4, r5, r6, r7, r8, r9, sl, fp} │ │ │ │ ldrbtmi r2, [r8], #-412 @ 0xfffffe64 │ │ │ │ @ instruction: 0xf67c300c │ │ │ │ stmdami r4, {r0, r1, r3, r5, r7, r8, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf67d4478 │ │ │ │ @ instruction: 0xf06ff867 │ │ │ │ stclt 0, cr0, [r8, #-40] @ 0xffffffd8 │ │ │ │ - rsbeq ip, r5, sl, ror r9 │ │ │ │ - mlseq r5, r4, r9, ip │ │ │ │ + rsbeq ip, r5, r2, lsl #19 │ │ │ │ + mlseq r5, ip, r9, ip │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r8 │ │ │ │ bl fecf1f5c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ stmdami r6, {r3, r4, r5, r6, r7, r8, r9, sl, fp} │ │ │ │ ldrbtmi r2, [r8], #-433 @ 0xfffffe4f │ │ │ │ @ instruction: 0xf67c300c │ │ │ │ stmdami r4, {r0, r1, r4, r7, r8, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf67d4478 │ │ │ │ @ instruction: 0xf06ff84f │ │ │ │ stclt 0, cr0, [r8, #-40] @ 0xffffffd8 │ │ │ │ - rsbeq ip, r5, sl, asr #18 │ │ │ │ - rsbeq ip, r5, r4, ror #18 │ │ │ │ + rsbeq ip, r5, r2, asr r9 │ │ │ │ + rsbeq ip, r5, ip, ror #18 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r8 │ │ │ │ bl fecf1f8c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ stmdami r6, {r3, r4, r5, r6, r7, r8, r9, sl, fp} │ │ │ │ ldrbtmi r2, [r8], #-456 @ 0xfffffe38 │ │ │ │ @ instruction: 0xf67c300c │ │ │ │ stmdami r4, {r0, r1, r3, r4, r5, r6, r8, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf67d4478 │ │ │ │ @ instruction: 0xf06ff837 │ │ │ │ stclt 0, cr0, [r8, #-40] @ 0xffffffd8 │ │ │ │ - rsbeq ip, r5, sl, lsl r9 │ │ │ │ - rsbeq ip, r5, r4, lsr r9 │ │ │ │ + rsbeq ip, r5, r2, lsr #18 │ │ │ │ + rsbeq ip, r5, ip, lsr r9 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl fecf1fbc │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r2, r8, ror #31 │ │ │ │ @ instruction: 0x46064615 │ │ │ │ @ instruction: 0xff88f3a5 │ │ │ │ strmi r4, [r3], -r6, lsl #20 │ │ │ │ ldrtmi r4, [r0], -ip, lsl #12 │ │ │ │ @ instruction: 0x4629447a │ │ │ │ strcc lr, [r0], #-2509 @ 0xfffff633 │ │ │ │ ldc2 3, cr15, [sl], #552 @ 0x228 │ │ │ │ andlt r2, r2, r1 │ │ │ │ svclt 0x0000bd70 │ │ │ │ - rsbeq ip, r5, r0, asr r9 │ │ │ │ + rsbeq ip, r5, r8, asr r9 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl fecf1ff4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0x46040fd8 │ │ │ │ ldrmi fp, [r5], -r7, lsl #1 │ │ │ │ stc2 3, cr15, [r6, #-660]! @ 0xfffffd6c │ │ │ │ @ instruction: 0xf5036863 │ │ │ │ @@ -401337,17 +401337,17 @@ │ │ │ │ blmi ff2d69cc │ │ │ │ blvc 2d6928 >::_M_default_append(unsigned int)@@Base+0x53d64> │ │ │ │ cdp 7, 2, cr14, cr7, cr12, {6} │ │ │ │ str r7, [fp, r6, lsl #22] │ │ │ │ andhi pc, r0, pc, lsr #7 │ │ │ │ ... │ │ │ │ subsmi r0, r9, r0 │ │ │ │ - rsbeq sl, r5, r2, lsr r8 │ │ │ │ - mlseq r5, r0, r8, ip │ │ │ │ - rsbeq ip, r5, lr, ror #16 │ │ │ │ + rsbeq sl, r5, sl, lsr r8 │ │ │ │ + mlseq r5, r8, r8, ip │ │ │ │ + rsbeq ip, r5, r6, ror r8 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ bl fecf2140 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r5, r8, ror #31 │ │ │ │ andcs lr, r2, sp, asr #19 │ │ │ │ blx 14d7856 │ │ │ │ stmdbls r2, {r0, r1, fp, ip, pc} │ │ │ │ @@ -401371,17 +401371,17 @@ │ │ │ │ bmi 3ca39c │ │ │ │ vsri.8 q2, q13, #6 │ │ │ │ ldrdcs pc, [r1], -r9 │ │ │ │ stclt 0, cr11, [r0, #-20] @ 0xffffffec │ │ │ │ andhi pc, r0, pc, lsr #7 │ │ │ │ andeq r0, r0, r0 │ │ │ │ subsmi r0, r9, r0 │ │ │ │ - strdeq sl, [r5], #-96 @ 0xffffffa0 @ │ │ │ │ - rsbeq ip, r5, sl, lsr #15 │ │ │ │ - mlseq r5, r0, r7, ip │ │ │ │ + strdeq sl, [r5], #-104 @ 0xffffff98 @ │ │ │ │ + strhteq ip, [r5], #-114 @ 0xffffff8e │ │ │ │ + mlseq r5, r8, r7, ip │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ bl fecf21c8 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r5, r8, ror #31 │ │ │ │ andcs lr, r2, sp, asr #19 │ │ │ │ stc2l 3, cr15, [r6, #-660]! @ 0xfffffd6c │ │ │ │ stmdbls r2, {r0, r1, fp, ip, pc} │ │ │ │ @@ -401405,17 +401405,17 @@ │ │ │ │ bmi 3ca424 │ │ │ │ vsri.8 q2, q13, #6 │ │ │ │ mulcs r1, r5, fp │ │ │ │ stclt 0, cr11, [r0, #-20] @ 0xffffffec │ │ │ │ andhi pc, r0, pc, lsr #7 │ │ │ │ andeq r0, r0, r0 │ │ │ │ subsmi r0, r9, r0 │ │ │ │ - rsbeq sl, r5, r8, ror #12 │ │ │ │ - rsbeq ip, r5, r2, lsr #14 │ │ │ │ - rsbeq ip, r5, r8, lsl #14 │ │ │ │ + rsbeq sl, r5, r0, ror r6 │ │ │ │ + rsbeq ip, r5, sl, lsr #14 │ │ │ │ + rsbeq ip, r5, r0, lsl r7 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl fecf2250 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strmi r0, [r4], -r8, ror #31 │ │ │ │ ldrmi fp, [r5], -r3, lsl #1 │ │ │ │ ldc2l 3, cr15, [r8], {165} @ 0xa5 │ │ │ │ blvc ff1d6b24 │ │ │ │ @@ -401432,16 +401432,16 @@ │ │ │ │ mrc2 3, 2, pc, cr0, cr10, {4} │ │ │ │ strtmi r4, [r0], -r6, lsl #20 │ │ │ │ ldrbtmi r4, [sl], #-1577 @ 0xfffff9d7 │ │ │ │ bleq 1d66d0 │ │ │ │ blx 1857eca │ │ │ │ andlt r2, r3, r1 │ │ │ │ svclt 0x0000bd30 │ │ │ │ + rsbeq ip, r5, lr, asr #13 │ │ │ │ rsbeq ip, r5, r6, asr #13 │ │ │ │ - strhteq ip, [r5], #-110 @ 0xffffff92 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ bl fecf22b8 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r5, r8, ror #31 │ │ │ │ andcs lr, r2, sp, asr #19 │ │ │ │ blx 1f579cc │ │ │ │ cdp 8, 11, cr9, cr0, cr3, {0} │ │ │ │ @@ -401455,16 +401455,16 @@ │ │ │ │ blx ed7f16 │ │ │ │ andlt r2, r5, r1 │ │ │ │ bmi 30a4f4 >::_M_default_append(unsigned int)@@Base+0x87930> │ │ │ │ bleq 1d672c │ │ │ │ vsri.8 q2, q13, #6 │ │ │ │ andcs pc, r1, fp, lsr #22 │ │ │ │ stclt 0, cr11, [r0, #-20] @ 0xffffffec │ │ │ │ - rsbeq ip, r5, lr, asr r6 │ │ │ │ - rsbeq ip, r5, ip, asr r6 │ │ │ │ + rsbeq ip, r5, r6, ror #12 │ │ │ │ + rsbeq ip, r5, r4, ror #12 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ stc 12, cr5, [sp, #-512]! @ 0xfffffe00 │ │ │ │ bl fecfdd20 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strmi r0, [r4], -r0, ror #31 │ │ │ │ ldrmi fp, [r5], -r3, lsl #1 │ │ │ │ blx cd7a2c │ │ │ │ @@ -401474,15 +401474,15 @@ │ │ │ │ stmdavs r3!, {r4, r9, fp}^ │ │ │ │ blvc ff396c1c │ │ │ │ @ instruction: 0x63aef503 │ │ │ │ blvc 3d69e0 │ │ │ │ blvs 1d6794 │ │ │ │ blvc ff356c1c │ │ │ │ blx 5d6d14 │ │ │ │ - bmi 891d7c │ │ │ │ + bmi 891d7c │ │ │ │ strtmi r4, [r9], -r0, lsr #12 │ │ │ │ vsri.8 q2, q13, #6 │ │ │ │ strdcs pc, [r1], -fp │ │ │ │ ldc 0, cr11, [sp], #12 │ │ │ │ vldmdblt r0!, {d8} │ │ │ │ vrsubhn.i32 d4, q1, q8 │ │ │ │ vmls.f64 d15, d7, d23 │ │ │ │ @@ -401502,17 +401502,17 @@ │ │ │ │ strtmi r4, [r0], -r8, lsl #20 │ │ │ │ stc 6, cr4, [sp, #164] @ 0xa4 │ │ │ │ ldrbtmi r8, [sl], #-2816 @ 0xfffff500 │ │ │ │ blx ff5d7fdc │ │ │ │ andlt r2, r3, r1 │ │ │ │ blhi 2564b0 │ │ │ │ svclt 0x0000bd30 │ │ │ │ - rsbeq ip, r5, r4, lsl #12 │ │ │ │ - strhteq ip, [r5], #-80 @ 0xffffffb0 │ │ │ │ - rsbeq ip, r5, r6, lsr #11 │ │ │ │ + rsbeq ip, r5, ip, lsl #12 │ │ │ │ + strhteq ip, [r5], #-88 @ 0xffffffa8 │ │ │ │ + rsbeq ip, r5, lr, lsr #11 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ stc 12, cr5, [sp, #-512]! @ 0xfffffe00 │ │ │ │ bl fecfdde0 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strmi r0, [r4], -r0, ror #31 │ │ │ │ ldrmi fp, [r5], -r3, lsl #1 │ │ │ │ blx 195807c │ │ │ │ @@ -401522,15 +401522,15 @@ │ │ │ │ stmdavs r3!, {r4, r9, fp}^ │ │ │ │ blvc ff396cdc │ │ │ │ @ instruction: 0x63aef503 │ │ │ │ blvc 3d6aa0 │ │ │ │ blvs 1d6854 │ │ │ │ blvc ff356cdc │ │ │ │ blx 5d6dd4 │ │ │ │ - bmi 891e3c │ │ │ │ + bmi 891e3c │ │ │ │ strtmi r4, [r9], -r0, lsr #12 │ │ │ │ vsri.8 q2, q13, #6 │ │ │ │ mulcs r1, fp, sl │ │ │ │ ldc 0, cr11, [sp], #12 │ │ │ │ vldmdblt r0!, {d8} │ │ │ │ vrsubhn.i32 d4, q1, q8 │ │ │ │ vmla.f64 d15, d7, d7 │ │ │ │ @@ -401550,17 +401550,17 @@ │ │ │ │ strtmi r4, [r0], -r8, lsl #20 │ │ │ │ stc 6, cr4, [sp, #164] @ 0xa4 │ │ │ │ ldrbtmi r8, [sl], #-2816 @ 0xfffff500 │ │ │ │ blx 1dd809c │ │ │ │ andlt r2, r3, r1 │ │ │ │ blhi 256570 │ │ │ │ svclt 0x0000bd30 │ │ │ │ - rsbeq ip, r5, r4, asr #10 │ │ │ │ - strdeq ip, [r5], #-64 @ 0xffffffc0 @ │ │ │ │ - rsbeq ip, r5, r6, ror #9 │ │ │ │ + rsbeq ip, r5, ip, asr #10 │ │ │ │ + strdeq ip, [r5], #-72 @ 0xffffffb8 @ │ │ │ │ + rsbeq ip, r5, lr, ror #9 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl fecf2494 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0x46040fd8 │ │ │ │ ldrmi fp, [r5], -r7, lsl #1 │ │ │ │ blx 1bd813a │ │ │ │ blvs ff1d6d68 │ │ │ │ @@ -401581,16 +401581,16 @@ │ │ │ │ @ instruction: 0x232abf0c │ │ │ │ strtmi r2, [r0], -r0, lsr #6 │ │ │ │ @ instruction: 0x4629447a │ │ │ │ stc 3, cr9, [sp, #8] │ │ │ │ @ instruction: 0xf38a0b00 │ │ │ │ andcs pc, r1, pc, lsr #20 │ │ │ │ ldclt 0, cr11, [r0, #-28]! @ 0xffffffe4 │ │ │ │ - rsbeq ip, r5, r2, lsl #9 │ │ │ │ - rsbeq ip, r5, r4, lsl #9 │ │ │ │ + rsbeq ip, r5, sl, lsl #9 │ │ │ │ + rsbeq ip, r5, ip, lsl #9 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ bl fecf250c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r5, r8, ror #31 │ │ │ │ andcs lr, r2, sp, asr #19 │ │ │ │ @ instruction: 0xf9a2f3a5 │ │ │ │ cdp 8, 11, cr9, cr0, cr3, {0} │ │ │ │ @@ -401604,16 +401604,16 @@ │ │ │ │ blx 458168 │ │ │ │ andlt r2, r5, r1 │ │ │ │ bmi 30a748 >::_M_default_append(unsigned int)@@Base+0x87b84> │ │ │ │ bleq 1d6980 │ │ │ │ vsri.8 q2, q13, #6 │ │ │ │ andcs pc, r1, r1, lsl #20 │ │ │ │ stclt 0, cr11, [r0, #-20] @ 0xffffffec │ │ │ │ - rsbeq ip, r5, sl, lsl #8 │ │ │ │ - rsbeq ip, r5, r8, lsl #8 │ │ │ │ + rsbeq ip, r5, r2, lsl r4 │ │ │ │ + rsbeq ip, r5, r0, lsl r4 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ bl fecf2568 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r5, r8, ror #31 │ │ │ │ andcs lr, r2, sp, asr #19 │ │ │ │ blx 12581ca │ │ │ │ cdp 8, 11, cr9, cr0, cr3, {0} │ │ │ │ @@ -401627,16 +401627,16 @@ │ │ │ │ @ instruction: 0xf9dcf38a │ │ │ │ andlt r2, r5, r1 │ │ │ │ bmi 30a7a4 >::_M_default_append(unsigned int)@@Base+0x87be0> │ │ │ │ bleq 1d69dc │ │ │ │ vsri.8 q2, q13, #6 │ │ │ │ ldrdcs pc, [r1], -r3 │ │ │ │ stclt 0, cr11, [r0, #-20] @ 0xffffffec │ │ │ │ - rsbeq ip, r5, lr, lsr #7 │ │ │ │ - rsbeq ip, r5, ip, lsr #7 │ │ │ │ + strhteq ip, [r5], #-54 @ 0xffffffca │ │ │ │ + strhteq ip, [r5], #-52 @ 0xffffffcc │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ stc 12, cr5, [sp, #-512]! @ 0xfffffe00 │ │ │ │ bl fecfdfd0 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strmi r0, [r4], -r0, ror #31 │ │ │ │ ldrmi fp, [r5], -r3, lsl #1 │ │ │ │ blx 135822a │ │ │ │ @@ -401646,15 +401646,15 @@ │ │ │ │ stmdavs r3!, {r4, r9, fp}^ │ │ │ │ blvc ff396ecc │ │ │ │ @ instruction: 0x63aef503 │ │ │ │ blvc 3d6c90 │ │ │ │ blvs 1d6a44 │ │ │ │ blvc ff356ecc │ │ │ │ blx 5d6fc4 │ │ │ │ - bmi 89202c │ │ │ │ + bmi 89202c │ │ │ │ strtmi r4, [r9], -r0, lsr #12 │ │ │ │ vsri.8 q2, q13, #6 │ │ │ │ andcs pc, r1, r3, lsr #19 │ │ │ │ ldc 0, cr11, [sp], #12 │ │ │ │ vldmdblt r0!, {d8} │ │ │ │ vrsubhn.i32 d4, q1, q8 │ │ │ │ vmla.f32 s30, s14, s30 │ │ │ │ @@ -401674,17 +401674,17 @@ │ │ │ │ strtmi r4, [r0], -r8, lsl #20 │ │ │ │ stc 6, cr4, [sp, #164] @ 0xa4 │ │ │ │ ldrbtmi r8, [sl], #-2816 @ 0xfffff500 │ │ │ │ @ instruction: 0xf978f38a │ │ │ │ andlt r2, r3, r1 │ │ │ │ blhi 256760 │ │ │ │ svclt 0x0000bd30 │ │ │ │ - rsbeq ip, r5, r4, asr r3 │ │ │ │ - rsbeq ip, r5, r0, lsl #6 │ │ │ │ - strdeq ip, [r5], #-38 @ 0xffffffda @ │ │ │ │ + rsbeq ip, r5, ip, asr r3 │ │ │ │ + rsbeq ip, r5, r8, lsl #6 │ │ │ │ + strdeq ip, [r5], #-46 @ 0xffffffd2 @ │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ bl fecf2684 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r5, r8, ror #31 │ │ │ │ andcs lr, r2, sp, asr #19 │ │ │ │ blx 1d82b0 │ │ │ │ cdp 8, 11, cr9, cr1, cr3, {0} │ │ │ │ @@ -401704,17 +401704,17 @@ │ │ │ │ ldrbtmi r4, [sl], #-2567 @ 0xfffff5f9 │ │ │ │ @ instruction: 0xf940f38a │ │ │ │ andlt r2, r5, r1 │ │ │ │ bmi 30a8dc >::_M_default_append(unsigned int)@@Base+0x87d18> │ │ │ │ vsri.8 q2, q13, #6 │ │ │ │ andcs pc, r1, r9, lsr r9 @ │ │ │ │ stclt 0, cr11, [r0, #-20] @ 0xffffffec │ │ │ │ - mlseq r5, r4, r2, ip │ │ │ │ - rsbeq ip, r5, lr, lsl #5 │ │ │ │ - rsbeq ip, r5, r8, ror #4 │ │ │ │ + mlseq r5, ip, r2, ip │ │ │ │ + mlseq r5, r6, r2, ip │ │ │ │ + rsbeq ip, r5, r0, ror r2 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl fecf26fc │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r2, r8, ror #31 │ │ │ │ ldrmi r4, [r5], -r6, lsl #12 │ │ │ │ @ instruction: 0xf82cf38a │ │ │ │ ldrtmi r4, [r0], -r4, lsl #12 │ │ │ │ @@ -401910,15 +401910,15 @@ │ │ │ │ ldclt 0, cr2, [r0, #-4] │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ stc 12, cr5, [sp, #-512]! @ 0xfffffe00 │ │ │ │ bl fecfe424 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldrdlt r0, [r3], r8 │ │ │ │ strmi r4, [sp], -r4, lsl #12 │ │ │ │ - blx 85868c │ │ │ │ + blx 85868c │ │ │ │ blhi 11d72e8 │ │ │ │ vrsubhn.i64 d4, , q8 │ │ │ │ @ instruction: 0x4629f8d1 │ │ │ │ cdp 6, 3, cr4, cr8, cr0, {1} │ │ │ │ @ instruction: 0xf39a8b40 │ │ │ │ vmov.f32 s30, #15 @ 0x40780000 3.875 │ │ │ │ vcvt.f32.f64 s0, d0 │ │ │ │ @@ -402015,24 +402015,24 @@ │ │ │ │ ldrtmi r4, [r8], -r1, lsl #12 │ │ │ │ stc2 2, cr15, [ip, #-484] @ 0xfffffe1c │ │ │ │ blmi 495834 │ │ │ │ @ instruction: 0xe7d5447b │ │ │ │ ldrbtmi r4, [fp], #-2826 @ 0xfffff4f6 │ │ │ │ blmi 455908 │ │ │ │ @ instruction: 0xe7cf447b │ │ │ │ - rsbeq r0, r7, ip, lsl #13 │ │ │ │ - rsbeq fp, r5, lr, lsl #29 │ │ │ │ - rsbeq r7, r9, r2, ror #26 │ │ │ │ - rsbeq fp, r5, lr, lsl lr │ │ │ │ - rsbeq fp, r5, r8, lsr lr │ │ │ │ - strdeq fp, [r5], #-210 @ 0xffffff2e @ │ │ │ │ - rsbeq fp, r5, ip, ror #27 │ │ │ │ - rsbeq r9, r5, r4, ror r0 │ │ │ │ - rsbeq r2, r6, r2, lsl #7 │ │ │ │ - ldrdeq fp, [r5], #-220 @ 0xffffff24 @ │ │ │ │ + mlseq r7, r4, r6, r0 │ │ │ │ + mlseq r5, r6, lr, fp │ │ │ │ + rsbeq r7, r9, sl, ror #26 │ │ │ │ + rsbeq fp, r5, r6, lsr #28 │ │ │ │ + rsbeq fp, r5, r0, asr #28 │ │ │ │ + strdeq fp, [r5], #-218 @ 0xffffff26 @ │ │ │ │ + strdeq fp, [r5], #-212 @ 0xffffff2c @ │ │ │ │ + rsbeq r9, r5, ip, ror r0 │ │ │ │ + rsbeq r2, r6, sl, lsl #7 │ │ │ │ + rsbeq fp, r5, r4, ror #27 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl fecf2bf4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r2, r8, ror #31 │ │ │ │ ldrmi r4, [r6], -r4, lsl #12 │ │ │ │ mrc2 3, 6, pc, cr12, cr4, {3} │ │ │ │ strtmi r4, [r0], -r5, lsl #12 │ │ │ │ @@ -402115,22 +402115,22 @@ │ │ │ │ cdp2 3, 0, cr15, cr12, cr9, {4} │ │ │ │ @ instruction: 0xf675e7d3 │ │ │ │ svclt 0x0000edf8 │ │ │ │ addge r9, r7, #46, 30 @ 0xb8 │ │ │ │ ldrbtpl r4, [sp], #-686 @ 0xfffffd52 │ │ │ │ rsbseq r2, r0, lr, lsl #31 │ │ │ │ @ instruction: 0x000011b8 │ │ │ │ - rsbeq fp, r5, sl, lsl #26 │ │ │ │ - ldrdeq fp, [r5], #-200 @ 0xffffff38 @ │ │ │ │ - rsbeq sl, r4, r8, lsl r3 │ │ │ │ + rsbeq fp, r5, r2, lsl sp │ │ │ │ + rsbeq fp, r5, r0, ror #25 │ │ │ │ + rsbeq sl, r4, r0, lsr #6 │ │ │ │ rsbseq r2, r0, r6, lsr #30 │ │ │ │ - rsbeq fp, r5, lr, asr #25 │ │ │ │ - mlseq r5, r2, ip, fp │ │ │ │ - ldrdeq sl, [r4], #-34 @ 0xffffffde @ │ │ │ │ - mlseq r5, r2, ip, fp │ │ │ │ + ldrdeq fp, [r5], #-198 @ 0xffffff3a @ │ │ │ │ + mlseq r5, sl, ip, fp │ │ │ │ + ldrdeq sl, [r4], #-42 @ 0xffffffd6 @ │ │ │ │ + mlseq r5, sl, ip, fp │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl fecf2d7c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r2, r8, ror #31 │ │ │ │ ldrmi r4, [r5], -r6, lsl #12 │ │ │ │ stc2l 3, cr15, [ip], #548 @ 0x224 │ │ │ │ ldrtmi r4, [r0], -r4, lsl #12 │ │ │ │ @@ -402203,15 +402203,15 @@ │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl fecf2ea0 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r3, r8, ror #31 │ │ │ │ andls r4, r1, #5242880 @ 0x500000 │ │ │ │ mrrc2 3, 8, pc, sl, cr9 @ │ │ │ │ strtmi r4, [r8], -r4, lsl #12 │ │ │ │ - blx 858b84 │ │ │ │ + blx 858b84 │ │ │ │ stmdbls r1, {r5, r9, sl, lr} │ │ │ │ vhsub.s d18, d9, d5 │ │ │ │ andcs pc, r1, r9, ror #27 │ │ │ │ ldclt 0, cr11, [r0, #-12]! │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ stc 12, cr5, [sp, #-512]! @ 0xfffffe00 │ │ │ │ bl fecfe8dc │ │ │ │ @@ -402257,16 +402257,16 @@ │ │ │ │ andlt r2, r2, r1 │ │ │ │ blhi 25706c │ │ │ │ mrc 13, 5, fp, cr4, cr0, {3} │ │ │ │ vsqrt.f64 d21, d7 │ │ │ │ svclt 0x00a8fa10 │ │ │ │ blvc 1317848 │ │ │ │ svclt 0x0000e7d1 │ │ │ │ - mlseq r5, r0, sl, fp │ │ │ │ - rsbeq r7, r9, sl, lsr r9 │ │ │ │ + mlseq r5, r8, sl, fp │ │ │ │ + rsbeq r7, r9, r2, asr #18 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl fecf2f9c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ bmi 75fd24 │ │ │ │ blmi 787fbc │ │ │ │ ldrbtmi r4, [sl], #-1541 @ 0xfffff9fb │ │ │ │ strmi r4, [ip], -r8, lsl #12 │ │ │ │ @@ -402288,15 +402288,15 @@ │ │ │ │ subsmi r9, sl, r3, lsl #22 │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ andcs sp, r1, r2, lsl #2 │ │ │ │ ldclt 0, cr11, [r0, #-20]! @ 0xffffffec │ │ │ │ ldc 6, cr15, [r8], {117} @ 0x75 │ │ │ │ rsbseq r2, r0, r6, ror #24 │ │ │ │ @ instruction: 0x000011b8 │ │ │ │ - rsbeq fp, r5, r6, lsl sl │ │ │ │ + rsbeq fp, r5, lr, lsl sl │ │ │ │ rsbseq r2, r0, sl, lsr #24 │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r8 │ │ │ │ bl fecf3018 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strmi r0, [r5], -r8, ror #31 │ │ │ │ ldrmi r4, [r7], -lr, lsl #12 │ │ │ │ @ instruction: 0xff32f39a │ │ │ │ @@ -402323,16 +402323,16 @@ │ │ │ │ blcs 337b08 >::_M_default_append(unsigned int)@@Base+0xb4f44> │ │ │ │ addmi fp, r3, #24, 30 @ 0x60 │ │ │ │ @ instruction: 0x232abf14 │ │ │ │ strb r2, [fp, r3, lsr #6]! │ │ │ │ ldrtmi r4, [r0], -r1, lsl #12 │ │ │ │ blx fe8d8874 │ │ │ │ svclt 0x0000e7cc │ │ │ │ - rsbeq r7, r9, lr, asr r8 │ │ │ │ - rsbeq r6, r5, r6, ror ip │ │ │ │ + rsbeq r7, r9, r6, ror #16 │ │ │ │ + rsbeq r6, r5, lr, ror ip │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl fecf30a4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r3, r8, ror #31 │ │ │ │ ldrmi r4, [r5], -r4, lsl #12 │ │ │ │ stc2l 3, cr15, [r4], {134} @ 0x86 │ │ │ │ strtmi fp, [r0], -r0, ror #3 │ │ │ │ @@ -402356,17 +402356,17 @@ │ │ │ │ andlt r2, r3, r1 │ │ │ │ bmi 38b3c4 │ │ │ │ strtmi r4, [r9], -r0, lsr #12 │ │ │ │ bleq 1d7540 │ │ │ │ vsri.8 q2, q13, #7 │ │ │ │ andcs pc, r1, r1, lsr #24 │ │ │ │ ldclt 0, cr11, [r0, #-12]! │ │ │ │ - rsbeq fp, r5, r8, ror r8 │ │ │ │ - rsbeq fp, r5, lr, asr #16 │ │ │ │ - rsbeq fp, r5, r8, asr #16 │ │ │ │ + rsbeq fp, r5, r0, lsl #17 │ │ │ │ + rsbeq fp, r5, r6, asr r8 │ │ │ │ + rsbeq fp, r5, r0, asr r8 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl fecf312c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0x46040ff0 │ │ │ │ vmov.i32 d4, #-436207616 @ 0xe6000000 │ │ │ │ strdlt pc, [r0, -r5]! │ │ │ │ vrsubhn.i16 d4, q3, q8 │ │ │ │ @@ -402379,15 +402379,15 @@ │ │ │ │ blx 2d8d82 >::_M_default_append(unsigned int)@@Base+0x561be> │ │ │ │ strtmi r4, [r0], -r5, lsl #12 │ │ │ │ blx bd8d2e │ │ │ │ strmi r2, [r2], -r5, lsl #6 │ │ │ │ @ instruction: 0x46284631 │ │ │ │ stc2l 2, cr15, [r0], #-484 @ 0xfffffe1c │ │ │ │ ldcllt 0, cr2, [r0, #-4]! │ │ │ │ - strhteq fp, [r5], #-132 @ 0xffffff7c │ │ │ │ + strhteq fp, [r5], #-140 @ 0xffffff74 │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r0 │ │ │ │ stc 12, cr5, [sp, #-512]! @ 0xfffffe00 │ │ │ │ bl fecfeb8c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldrdlt r0, [r5], r0 @ │ │ │ │ ldrmi r4, [r5], -r4, lsl #12 │ │ │ │ vqshlu.s32 d4, d7, #4 │ │ │ │ @@ -402416,16 +402416,16 @@ │ │ │ │ blhi 2572e4 │ │ │ │ bmi 34b7b4 >::_M_default_append(unsigned int)@@Base+0xc8bf0> │ │ │ │ strtmi r4, [r9], -r0, lsr #12 │ │ │ │ vsri.8 q2, q13, #7 │ │ │ │ andcs pc, r1, fp, lsr #23 │ │ │ │ ldc 0, cr11, [sp], #20 │ │ │ │ @ instruction: 0xbdf08b02 │ │ │ │ - rsbeq fp, r5, lr, lsr r8 │ │ │ │ - ldrdeq fp, [r5], #-112 @ 0xffffff90 @ │ │ │ │ + rsbeq fp, r5, r6, asr #16 │ │ │ │ + ldrdeq fp, [r5], #-120 @ 0xffffff88 @ │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r8 │ │ │ │ bl fecf3218 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0x460d0ff0 │ │ │ │ vrsubhn.i16 d4, , q2 │ │ │ │ bmi 65a73c │ │ │ │ vrhadd.s8 d18, d0, d8 │ │ │ │ @@ -402442,17 +402442,17 @@ │ │ │ │ ldrbtmi r1, [r8], #-497 @ 0xfffffe0f │ │ │ │ @ instruction: 0xf67b300c │ │ │ │ stmdami r6, {r0, r1, r3, r4, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ mvnscc pc, pc, asr #32 │ │ │ │ @ instruction: 0xf67b4478 │ │ │ │ @ instruction: 0xf04ffed5 │ │ │ │ ldclt 0, cr3, [r8, #-1020]! @ 0xfffffc04 │ │ │ │ - strhteq fp, [r5], #-118 @ 0xffffff8a │ │ │ │ - rsbeq fp, r5, r6, asr r7 │ │ │ │ - mlseq r4, r4, sp, r9 │ │ │ │ + strhteq fp, [r5], #-126 @ 0xffffff82 │ │ │ │ + rsbeq fp, r5, lr, asr r7 │ │ │ │ + mlseq r4, ip, sp, r9 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x0098f8cc │ │ │ │ ldclmi 8, cr15, [ip, #892] @ 0x37c │ │ │ │ @ instruction: 0x4606b091 │ │ │ │ @ instruction: 0x4621447c │ │ │ │ @@ -403337,214 +403337,214 @@ │ │ │ │ vadd.i8 q10, q8, q6 │ │ │ │ ldrbtmi r6, [r8], #-313 @ 0xfffffec7 │ │ │ │ @ instruction: 0xf67a300c │ │ │ │ stmiami sl, {r0, r1, r3, r4, r8, r9, sl, fp, ip, sp, lr, pc}^ │ │ │ │ ldrbtmi r4, [r8], #-1569 @ 0xfffff9df │ │ │ │ @ instruction: 0xffd6f67a │ │ │ │ ldmdblt sl, {r0, r1, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc} │ │ │ │ - strdeq fp, [r5], #-124 @ 0xffffff84 @ │ │ │ │ + rsbeq fp, r5, r4, lsl #16 │ │ │ │ @ instruction: 0xfffffd4d │ │ │ │ - ldrdeq r7, [r9], #-92 @ 0xffffffa4 @ │ │ │ │ + rsbeq r7, r9, r4, ror #11 │ │ │ │ @ instruction: 0xfffff717 │ │ │ │ andeq r1, r0, r9, ror #8 │ │ │ │ - rsbeq fp, r5, r2, lsr #14 │ │ │ │ + rsbeq fp, r5, sl, lsr #14 │ │ │ │ @ instruction: 0xfffffbb7 │ │ │ │ - rsbeq fp, r5, sl, lsr r7 │ │ │ │ + rsbeq fp, r5, r2, asr #14 │ │ │ │ @ instruction: 0xfffffc75 │ │ │ │ - rsbeq fp, r5, r8, ror #14 │ │ │ │ + rsbeq fp, r5, r0, ror r7 │ │ │ │ @ instruction: 0xfffffee3 │ │ │ │ - rsbeq fp, r5, r8, asr r6 │ │ │ │ - mlseq r4, r6, ip, r9 │ │ │ │ - rsbeq fp, r5, sl, lsr r6 │ │ │ │ - rsbeq r9, r4, r8, ror ip │ │ │ │ + rsbeq fp, r5, r0, ror #12 │ │ │ │ + mlseq r4, lr, ip, r9 │ │ │ │ + rsbeq fp, r5, r2, asr #12 │ │ │ │ + rsbeq r9, r4, r0, lsl #25 │ │ │ │ @ instruction: 0xfffffaed │ │ │ │ - rsbeq lr, r6, ip, asr #14 │ │ │ │ - ldrdeq fp, [r5], #-104 @ 0xffffff98 @ │ │ │ │ + rsbeq lr, r6, r4, asr r7 │ │ │ │ + rsbeq fp, r5, r0, ror #13 │ │ │ │ @ instruction: 0xfffff967 │ │ │ │ - rsbeq r1, r5, lr, lsl #29 │ │ │ │ - strdeq r1, [r6], #-184 @ 0xffffff48 @ │ │ │ │ - mlseq r5, r2, r6, fp │ │ │ │ - rsbeq fp, r5, ip, ror #10 │ │ │ │ - rsbeq r9, r4, sl, lsr #23 │ │ │ │ - rsbeq fp, r5, lr, asr #10 │ │ │ │ - rsbeq r9, r4, ip, lsl #23 │ │ │ │ + mlseq r5, r6, lr, r1 │ │ │ │ + rsbeq r1, r6, r0, lsl #24 │ │ │ │ + mlseq r5, sl, r6, fp │ │ │ │ + rsbeq fp, r5, r4, ror r5 │ │ │ │ + strhteq r9, [r4], #-178 @ 0xffffff4e │ │ │ │ + rsbeq fp, r5, r6, asr r5 │ │ │ │ + mlseq r4, r4, fp, r9 │ │ │ │ @ instruction: 0xfffff9d7 │ │ │ │ - rsbeq sp, r4, r2, asr #16 │ │ │ │ - rsbeq fp, r5, ip, asr #12 │ │ │ │ - rsbeq fp, r5, sl, lsr #12 │ │ │ │ - rsbeq fp, r5, r6, ror #9 │ │ │ │ - rsbeq r9, r4, r4, lsr #22 │ │ │ │ + rsbeq sp, r4, sl, asr #16 │ │ │ │ + rsbeq fp, r5, r4, asr r6 │ │ │ │ + rsbeq fp, r5, r2, lsr r6 │ │ │ │ + rsbeq fp, r5, lr, ror #9 │ │ │ │ + rsbeq r9, r4, ip, lsr #22 │ │ │ │ @ instruction: 0xfffff93b │ │ │ │ - strdeq fp, [r5], #-92 @ 0xffffffa4 @ │ │ │ │ - rsbeq fp, r5, r6, lsr r6 │ │ │ │ - strdeq fp, [r5], #-88 @ 0xffffffa8 @ │ │ │ │ - rsbeq fp, r5, r4, lsl #9 │ │ │ │ - rsbeq r9, r4, r2, asr #21 │ │ │ │ + rsbeq fp, r5, r4, lsl #12 │ │ │ │ + rsbeq fp, r5, lr, lsr r6 │ │ │ │ + rsbeq fp, r5, r0, lsl #12 │ │ │ │ + rsbeq fp, r5, ip, lsl #9 │ │ │ │ + rsbeq r9, r4, sl, asr #21 │ │ │ │ @ instruction: 0xfffff89d │ │ │ │ - rsbeq fp, r5, r6, ror #11 │ │ │ │ - rsbeq fp, r5, r0, lsl r6 │ │ │ │ - rsbeq fp, r5, r2, ror #11 │ │ │ │ - rsbeq fp, r5, r2, lsr #8 │ │ │ │ - rsbeq r9, r4, r0, ror #20 │ │ │ │ + rsbeq fp, r5, lr, ror #11 │ │ │ │ + rsbeq fp, r5, r8, lsl r6 │ │ │ │ + rsbeq fp, r5, sl, ror #11 │ │ │ │ + rsbeq fp, r5, sl, lsr #8 │ │ │ │ + rsbeq r9, r4, r8, ror #20 │ │ │ │ @ instruction: 0xfffff7fb │ │ │ │ - strhteq fp, [r5], #-94 @ 0xffffffa2 │ │ │ │ - rsbeq fp, r5, r0, ror #11 │ │ │ │ - strhteq fp, [r5], #-90 @ 0xffffffa6 │ │ │ │ - strhteq fp, [r5], #-60 @ 0xffffffc4 │ │ │ │ - strdeq r9, [r4], #-154 @ 0xffffff66 @ │ │ │ │ + rsbeq fp, r5, r6, asr #11 │ │ │ │ + rsbeq fp, r5, r8, ror #11 │ │ │ │ + rsbeq fp, r5, r2, asr #11 │ │ │ │ + rsbeq fp, r5, r4, asr #7 │ │ │ │ + rsbeq r9, r4, r2, lsl #20 │ │ │ │ @ instruction: 0xfffffb5f │ │ │ │ - rsbeq fp, r5, r0, lsr #11 │ │ │ │ - ldrdeq fp, [r5], #-86 @ 0xffffffaa @ │ │ │ │ - rsbeq fp, r5, ip, lsl #11 │ │ │ │ - rsbeq fp, r5, r6, asr r3 │ │ │ │ - mlseq r4, r4, r9, r9 │ │ │ │ + rsbeq fp, r5, r8, lsr #11 │ │ │ │ + ldrdeq fp, [r5], #-94 @ 0xffffffa2 @ │ │ │ │ + mlseq r5, r4, r5, fp │ │ │ │ + rsbeq fp, r5, lr, asr r3 │ │ │ │ + mlseq r4, ip, r9, r9 │ │ │ │ andeq r1, r0, r9, asr #1 │ │ │ │ @ instruction: 0xfffff5ed │ │ │ │ - rsbeq fp, r5, r2, ror r5 │ │ │ │ - mlseq r5, lr, r5, fp │ │ │ │ - rsbeq fp, r5, lr, ror #10 │ │ │ │ - rsbeq fp, r5, r8, ror #5 │ │ │ │ - rsbeq r9, r4, r6, lsr #18 │ │ │ │ + rsbeq fp, r5, sl, ror r5 │ │ │ │ + rsbeq fp, r5, r6, lsr #11 │ │ │ │ + rsbeq fp, r5, r6, ror r5 │ │ │ │ + strdeq fp, [r5], #-32 @ 0xffffffe0 @ │ │ │ │ + rsbeq r9, r4, lr, lsr #18 │ │ │ │ @ instruction: 0xfffff54b │ │ │ │ - rsbeq fp, r5, ip, asr r5 │ │ │ │ - rsbeq fp, r5, lr, asr #10 │ │ │ │ - rsbeq fp, r5, r0, lsl #11 │ │ │ │ - rsbeq fp, r5, r2, lsl #5 │ │ │ │ - rsbeq r9, r4, r0, asr #17 │ │ │ │ + rsbeq fp, r5, r4, ror #10 │ │ │ │ + rsbeq fp, r5, r6, asr r5 │ │ │ │ + rsbeq fp, r5, r8, lsl #11 │ │ │ │ + rsbeq fp, r5, sl, lsl #5 │ │ │ │ + rsbeq r9, r4, r8, asr #17 │ │ │ │ @ instruction: 0xfffff495 │ │ │ │ - rsbeq fp, r5, sl, lsl r5 │ │ │ │ - strdeq r0, [sl], #-180 @ 0xffffff4c @ │ │ │ │ - rsbeq fp, r5, lr, lsl r2 │ │ │ │ - rsbeq r9, r4, ip, asr r8 │ │ │ │ + rsbeq fp, r5, r2, lsr #10 │ │ │ │ + strdeq r0, [sl], #-188 @ 0xffffff44 @ │ │ │ │ + rsbeq fp, r5, r6, lsr #4 │ │ │ │ + rsbeq r9, r4, r4, ror #16 │ │ │ │ @ instruction: 0xfffff315 │ │ │ │ @ instruction: 0xfffff21b │ │ │ │ - strhteq fp, [r5], #-64 @ 0xffffffc0 │ │ │ │ - rsbeq fp, r5, r8, lsl r5 │ │ │ │ - rsbeq fp, r5, lr, lsr #9 │ │ │ │ - rsbeq fp, r5, r6, lsr #3 │ │ │ │ - rsbeq r9, r4, r4, ror #15 │ │ │ │ + strhteq fp, [r5], #-72 @ 0xffffffb8 │ │ │ │ + rsbeq fp, r5, r0, lsr #10 │ │ │ │ + strhteq fp, [r5], #-70 @ 0xffffffba │ │ │ │ + rsbeq fp, r5, lr, lsr #3 │ │ │ │ + rsbeq r9, r4, ip, ror #15 │ │ │ │ @ instruction: 0xfffff183 │ │ │ │ - rsbeq fp, r9, r2, ror #21 │ │ │ │ - strhteq fp, [r5], #-78 @ 0xffffffb2 │ │ │ │ - rsbeq fp, r5, r4, asr #2 │ │ │ │ - rsbeq r9, r4, r2, lsl #15 │ │ │ │ + rsbeq fp, r9, sl, ror #21 │ │ │ │ + rsbeq fp, r5, r6, asr #9 │ │ │ │ + rsbeq fp, r5, ip, asr #2 │ │ │ │ + rsbeq r9, r4, sl, lsl #15 │ │ │ │ @ instruction: 0xfffff0ed │ │ │ │ - rsbeq fp, r5, ip, ror r4 │ │ │ │ - mlseq r7, sl, r3, r4 │ │ │ │ - rsbeq fp, r5, r8, ror r4 │ │ │ │ - ldrdeq fp, [r5], #-14 @ │ │ │ │ - rsbeq r9, r4, ip, lsl r7 │ │ │ │ + rsbeq fp, r5, r4, lsl #9 │ │ │ │ + rsbeq r4, r7, r2, lsr #7 │ │ │ │ + rsbeq fp, r5, r0, lsl #9 │ │ │ │ + rsbeq fp, r5, r6, ror #1 │ │ │ │ + rsbeq r9, r4, r4, lsr #14 │ │ │ │ @ instruction: 0xfffff053 │ │ │ │ - rsbeq fp, r5, r6, asr #8 │ │ │ │ - rsbeq fp, r5, r0, ror #8 │ │ │ │ - rsbeq fp, r5, r2, asr #8 │ │ │ │ - rsbeq fp, r5, r8, ror r0 │ │ │ │ - strhteq r9, [r4], #-102 @ 0xffffff9a │ │ │ │ + rsbeq fp, r5, lr, asr #8 │ │ │ │ + rsbeq fp, r5, r8, ror #8 │ │ │ │ + rsbeq fp, r5, sl, asr #8 │ │ │ │ + rsbeq fp, r5, r0, lsl #1 │ │ │ │ + strhteq r9, [r4], #-110 @ 0xffffff92 │ │ │ │ @ instruction: 0xfffff7c5 │ │ │ │ - rsbeq r3, r7, ip, asr r1 │ │ │ │ - rsbeq fp, r5, lr, lsr r4 │ │ │ │ - rsbeq fp, r5, r0, lsl #8 │ │ │ │ - rsbeq fp, r5, r2, lsl r0 │ │ │ │ - rsbeq r9, r4, r0, asr r6 │ │ │ │ + rsbeq r3, r7, r4, ror #2 │ │ │ │ + rsbeq fp, r5, r6, asr #8 │ │ │ │ + rsbeq fp, r5, r8, lsl #8 │ │ │ │ + rsbeq fp, r5, sl, lsl r0 │ │ │ │ + rsbeq r9, r4, r8, asr r6 │ │ │ │ @ instruction: 0xffffef53 │ │ │ │ - rsbeq fp, r5, r6, ror #7 │ │ │ │ - rsbeq fp, r5, r4, lsr #8 │ │ │ │ - rsbeq fp, r5, r2, ror #7 │ │ │ │ - rsbeq sl, r5, ip, lsr #31 │ │ │ │ - rsbeq r9, r4, sl, ror #11 │ │ │ │ + rsbeq fp, r5, lr, ror #7 │ │ │ │ + rsbeq fp, r5, ip, lsr #8 │ │ │ │ + rsbeq fp, r5, sl, ror #7 │ │ │ │ + strhteq sl, [r5], #-244 @ 0xffffff0c │ │ │ │ + strdeq r9, [r4], #-82 @ 0xffffffae @ │ │ │ │ @ instruction: 0xffffeebb │ │ │ │ - rsbeq fp, r5, r0, ror #7 │ │ │ │ - mlseq r8, sl, pc, lr @ │ │ │ │ - rsbeq sl, r5, lr, asr #30 │ │ │ │ - rsbeq r9, r4, ip, lsl #11 │ │ │ │ + rsbeq fp, r5, r8, ror #7 │ │ │ │ + rsbeq lr, r8, r2, lsr #31 │ │ │ │ + rsbeq sl, r5, r6, asr pc │ │ │ │ + mlseq r4, r4, r5, r9 │ │ │ │ andeq r0, r0, r1, asr #25 │ │ │ │ @ instruction: 0xffffee29 │ │ │ │ - ldrdeq r1, [r4], #-180 @ 0xffffff4c @ │ │ │ │ - rsbeq r7, r8, r4, lsl fp │ │ │ │ - rsbeq fp, r5, r4, lsl #7 │ │ │ │ - rsbeq sl, r5, r0, ror #29 │ │ │ │ - rsbeq r9, r4, lr, lsl r5 │ │ │ │ + ldrdeq r1, [r4], #-188 @ 0xffffff44 @ │ │ │ │ + rsbeq r7, r8, ip, lsl fp │ │ │ │ + rsbeq fp, r5, ip, lsl #7 │ │ │ │ + rsbeq sl, r5, r8, ror #29 │ │ │ │ + rsbeq r9, r4, r6, lsr #10 │ │ │ │ @ instruction: 0xffffed83 │ │ │ │ - rsbeq fp, r5, r2, ror #6 │ │ │ │ - mlseq r5, r4, r3, fp │ │ │ │ - rsbeq fp, r5, lr, asr r3 │ │ │ │ - rsbeq sl, r5, r8, ror lr │ │ │ │ - strhteq r9, [r4], #-70 @ 0xffffffba │ │ │ │ + rsbeq fp, r5, sl, ror #6 │ │ │ │ + mlseq r5, ip, r3, fp │ │ │ │ + rsbeq fp, r5, r6, ror #6 │ │ │ │ + rsbeq sl, r5, r0, lsl #29 │ │ │ │ + strhteq r9, [r4], #-78 @ 0xffffffb2 │ │ │ │ @ instruction: 0xffffece7 │ │ │ │ - rsbeq fp, r5, lr, lsr r3 │ │ │ │ - rsbeq fp, r5, r8, ror #6 │ │ │ │ - rsbeq fp, r5, sl, lsr r3 │ │ │ │ - rsbeq sl, r5, r0, lsl lr │ │ │ │ - rsbeq r9, r4, lr, asr #8 │ │ │ │ + rsbeq fp, r5, r6, asr #6 │ │ │ │ + rsbeq fp, r5, r0, ror r3 │ │ │ │ + rsbeq fp, r5, r2, asr #6 │ │ │ │ + rsbeq sl, r5, r8, lsl lr │ │ │ │ + rsbeq r9, r4, r6, asr r4 │ │ │ │ @ instruction: 0xffffec4b │ │ │ │ - rsbeq r2, r8, r6, lsr ip │ │ │ │ - rsbeq fp, r5, ip, lsr #6 │ │ │ │ - rsbeq fp, r5, r2, lsl #6 │ │ │ │ - rsbeq sl, r5, r8, lsr #27 │ │ │ │ - rsbeq r9, r4, r6, ror #7 │ │ │ │ + rsbeq r2, r8, lr, lsr ip │ │ │ │ + rsbeq fp, r5, r4, lsr r3 │ │ │ │ + rsbeq fp, r5, sl, lsl #6 │ │ │ │ + strhteq sl, [r5], #-208 @ 0xffffff30 │ │ │ │ + rsbeq r9, r4, lr, ror #7 │ │ │ │ @ instruction: 0xffffebb3 │ │ │ │ - ldrdeq r4, [r8], #-14 @ │ │ │ │ - rsbeq fp, r5, r4, asr #5 │ │ │ │ - rsbeq sl, r5, r4, asr #26 │ │ │ │ - rsbeq r9, r4, r2, lsl #7 │ │ │ │ + rsbeq r4, r8, r6, ror #1 │ │ │ │ + rsbeq fp, r5, ip, asr #5 │ │ │ │ + rsbeq sl, r5, ip, asr #26 │ │ │ │ + rsbeq r9, r4, sl, lsl #7 │ │ │ │ @ instruction: 0xffffeb1d │ │ │ │ - rsbeq ip, r6, lr, ror #6 │ │ │ │ - ldrdeq fp, [r5], #-32 @ 0xffffffe0 @ │ │ │ │ - rsbeq fp, r5, lr, lsl #5 │ │ │ │ - ldrdeq sl, [r5], #-206 @ 0xffffff32 @ │ │ │ │ - rsbeq r9, r4, ip, lsl r3 │ │ │ │ - @ instruction: 0xffffea7d │ │ │ │ - rsbeq r5, r8, ip, lsr #20 │ │ │ │ + rsbeq ip, r6, r6, ror r3 │ │ │ │ + ldrdeq fp, [r5], #-40 @ 0xffffffd8 @ │ │ │ │ mlseq r5, r6, r2, fp │ │ │ │ - rsbeq fp, r5, ip, ror #4 │ │ │ │ - rsbeq sl, r5, r6, ror ip │ │ │ │ - strhteq r9, [r4], #-36 @ 0xffffffdc │ │ │ │ + rsbeq sl, r5, r6, ror #25 │ │ │ │ + rsbeq r9, r4, r4, lsr #6 │ │ │ │ + @ instruction: 0xffffea7d │ │ │ │ + rsbeq r5, r8, r4, lsr sl │ │ │ │ + mlseq r5, lr, r2, fp │ │ │ │ + rsbeq fp, r5, r4, ror r2 │ │ │ │ + rsbeq sl, r5, lr, ror ip │ │ │ │ + strhteq r9, [r4], #-44 @ 0xffffffd4 │ │ │ │ @ instruction: 0xffffe9cd │ │ │ │ - rsbeq fp, r5, r0, asr #4 │ │ │ │ - rsbeq fp, r5, sl, ror r2 │ │ │ │ - rsbeq fp, r5, ip, lsr r2 │ │ │ │ - rsbeq sl, r5, lr, lsl #24 │ │ │ │ - rsbeq r9, r4, ip, asr #4 │ │ │ │ + rsbeq fp, r5, r8, asr #4 │ │ │ │ + rsbeq fp, r5, r2, lsl #5 │ │ │ │ + rsbeq fp, r5, r4, asr #4 │ │ │ │ + rsbeq sl, r5, r6, lsl ip │ │ │ │ + rsbeq r9, r4, r4, asr r2 │ │ │ │ @ instruction: 0xffffe927 │ │ │ │ - rsbeq fp, r5, r8, asr r2 │ │ │ │ - rsbeq fp, r5, ip, lsl r2 │ │ │ │ - rsbeq fp, r5, r0, lsr #4 │ │ │ │ - rsbeq sl, r5, r6, lsr #23 │ │ │ │ - rsbeq r9, r4, r4, ror #3 │ │ │ │ + rsbeq fp, r5, r0, ror #4 │ │ │ │ + rsbeq fp, r5, r4, lsr #4 │ │ │ │ + rsbeq fp, r5, r8, lsr #4 │ │ │ │ + rsbeq sl, r5, lr, lsr #23 │ │ │ │ + rsbeq r9, r4, ip, ror #3 │ │ │ │ @ instruction: 0xffffe841 │ │ │ │ - strdeq fp, [r5], #-28 @ 0xffffffe4 @ │ │ │ │ - rsbeq fp, r5, r2, lsl #4 │ │ │ │ - rsbeq sl, r5, r2, asr #22 │ │ │ │ - rsbeq r9, r4, r0, lsl #3 │ │ │ │ + rsbeq fp, r5, r4, lsl #4 │ │ │ │ + rsbeq fp, r5, sl, lsl #4 │ │ │ │ + rsbeq sl, r5, sl, asr #22 │ │ │ │ + rsbeq r9, r4, r8, lsl #3 │ │ │ │ @ instruction: 0xfffff205 │ │ │ │ - strhteq fp, [r5], #-30 @ 0xffffffe2 │ │ │ │ + rsbeq fp, r5, r6, asr #3 │ │ │ │ muleq r0, sp, r8 │ │ │ │ - strhteq fp, [r5], #-24 @ 0xffffffe8 │ │ │ │ - ldrdeq sl, [r5], #-162 @ 0xffffff5e @ │ │ │ │ - rsbeq r9, r4, r0, lsl r1 │ │ │ │ + rsbeq fp, r5, r0, asr #3 │ │ │ │ + ldrdeq sl, [r5], #-170 @ 0xffffff56 @ │ │ │ │ + rsbeq r9, r4, r8, lsl r1 │ │ │ │ @ instruction: 0xffffe6b5 │ │ │ │ - rsbeq fp, r5, ip, ror r1 │ │ │ │ - rsbeq fp, r5, r0, lsl #3 │ │ │ │ - rsbeq sl, r5, lr, ror #20 │ │ │ │ - rsbeq r9, r4, ip, lsr #1 │ │ │ │ + rsbeq fp, r5, r4, lsl #3 │ │ │ │ + rsbeq fp, r5, r8, lsl #3 │ │ │ │ + rsbeq sl, r5, r6, ror sl │ │ │ │ + strhteq r9, [r4], #-4 │ │ │ │ @ instruction: 0xffffe5f9 │ │ │ │ - rsbeq sl, r9, r0, asr #17 │ │ │ │ - rsbeq fp, r5, lr, lsr r1 │ │ │ │ - rsbeq sl, r5, r2, lsl sl │ │ │ │ - rsbeq r9, r4, r2, asr r0 │ │ │ │ + rsbeq sl, r9, r8, asr #17 │ │ │ │ + rsbeq fp, r5, r6, asr #2 │ │ │ │ + rsbeq sl, r5, sl, lsl sl │ │ │ │ + rsbeq r9, r4, sl, asr r0 │ │ │ │ @ instruction: 0xffffe543 │ │ │ │ - rsbeq fp, r5, r8, lsr #2 │ │ │ │ - rsbeq fp, r5, lr, lsr #2 │ │ │ │ - strhteq sl, [r5], #-154 @ 0xffffff66 │ │ │ │ - strdeq r8, [r4], #-250 @ 0xffffff06 @ │ │ │ │ - mlseq r8, ip, pc, r7 @ │ │ │ │ - rsbeq fp, r5, ip, lsl #2 │ │ │ │ + rsbeq fp, r5, r0, lsr r1 │ │ │ │ + rsbeq fp, r5, r6, lsr r1 │ │ │ │ + rsbeq sl, r5, r2, asr #19 │ │ │ │ + rsbeq r9, r4, r2 │ │ │ │ + rsbeq r7, r8, r4, lsr #31 │ │ │ │ + rsbeq fp, r5, r4, lsl r1 │ │ │ │ @ instruction: 0xffffe3a7 │ │ │ │ - rsbeq sl, r5, r6, asr r9 │ │ │ │ - mlseq r4, r6, pc, r8 @ │ │ │ │ + rsbeq sl, r5, lr, asr r9 │ │ │ │ + mlseq r4, lr, pc, r8 @ │ │ │ │ stmibmi r2, {r1, r2, r3, r8, r9, sp}^ │ │ │ │ movwpl lr, #35277 @ 0x89cd │ │ │ │ ldrbtmi r4, [r9], #-3009 @ 0xfffff43f │ │ │ │ strmi r4, [sl], r1, asr #21 │ │ │ │ movwls r4, #29819 @ 0x747b │ │ │ │ tstpvc r0, #536870916 @ p-variant is OBSOLETE @ 0x20000004 │ │ │ │ vst2.8 {d25-d28}, [pc], fp │ │ │ │ @@ -403732,57 +403732,57 @@ │ │ │ │ cmnpvs r7, r0, asr #4 @ p-variant is OBSOLETE │ │ │ │ andcc r4, ip, r8, ror r4 │ │ │ │ stc2 6, cr15, [r6], {122} @ 0x7a │ │ │ │ strtmi r4, [r1], -sp, lsr #16 │ │ │ │ @ instruction: 0xf67a4478 │ │ │ │ @ instruction: 0xf7fefcc1 │ │ │ │ svclt 0x0000be05 │ │ │ │ - rsbeq sl, r5, sl, lsr lr │ │ │ │ + rsbeq sl, r5, r2, asr #28 │ │ │ │ @ instruction: 0xffffe0ed │ │ │ │ - mlseq r5, r8, sp, sl │ │ │ │ - ldrdeq sl, [r5], #-84 @ 0xffffffac @ │ │ │ │ - rsbeq r8, r4, r4, lsl ip │ │ │ │ + rsbeq sl, r5, r0, lsr #27 │ │ │ │ + ldrdeq sl, [r5], #-92 @ 0xffffffa4 @ │ │ │ │ + rsbeq r8, r4, ip, lsl ip │ │ │ │ @ instruction: 0xffffdf0d │ │ │ │ - rsbeq sl, r5, lr, lsl #27 │ │ │ │ - rsbeq sl, r5, r4, asr sp │ │ │ │ - rsbeq sl, r5, sl, ror r5 │ │ │ │ - strhteq r8, [r4], #-186 @ 0xffffff46 │ │ │ │ + mlseq r5, r6, sp, sl │ │ │ │ + rsbeq sl, r5, ip, asr sp │ │ │ │ + rsbeq sl, r5, r2, lsl #11 │ │ │ │ + rsbeq r8, r4, r2, asr #23 │ │ │ │ @ instruction: 0xffffde49 │ │ │ │ - rsbeq sl, r5, r2, ror #26 │ │ │ │ - rsbeq sl, r5, ip, lsr #26 │ │ │ │ - rsbeq sl, r5, r4, lsl r5 │ │ │ │ - rsbeq r8, r4, r4, asr fp │ │ │ │ + rsbeq sl, r5, sl, ror #26 │ │ │ │ + rsbeq sl, r5, r4, lsr sp │ │ │ │ + rsbeq sl, r5, ip, lsl r5 │ │ │ │ + rsbeq r8, r4, ip, asr fp │ │ │ │ @ instruction: 0xffffdd7d │ │ │ │ - rsbeq sl, r5, r8, lsl sp │ │ │ │ - rsbeq sl, r5, r4, lsl #26 │ │ │ │ - strhteq sl, [r5], #-64 @ 0xffffffc0 │ │ │ │ - strdeq r8, [r4], #-160 @ 0xffffff60 @ │ │ │ │ + rsbeq sl, r5, r0, lsr #26 │ │ │ │ + rsbeq sl, r5, ip, lsl #26 │ │ │ │ + strhteq sl, [r5], #-72 @ 0xffffffb8 │ │ │ │ + strdeq r8, [r4], #-168 @ 0xffffff58 @ │ │ │ │ @ instruction: 0xffffdc95 │ │ │ │ - ldrdeq r4, [r6], #-130 @ 0xffffff7e @ │ │ │ │ - rsbeq sl, r5, ip, asr #25 │ │ │ │ - rsbeq sl, r5, r6, asr r4 │ │ │ │ - mlseq r4, r6, sl, r8 │ │ │ │ + ldrdeq r4, [r6], #-138 @ 0xffffff76 @ │ │ │ │ + ldrdeq sl, [r5], #-196 @ 0xffffff3c @ │ │ │ │ + rsbeq sl, r5, lr, asr r4 │ │ │ │ + mlseq r4, lr, sl, r8 │ │ │ │ @ instruction: 0xffffdbaf │ │ │ │ @ instruction: 0x000001b3 │ │ │ │ - strdeq sl, [r5], #-204 @ 0xffffff34 @ │ │ │ │ - rsbeq r4, r6, r4, ror #16 │ │ │ │ - rsbeq sl, r5, r0, lsr #25 │ │ │ │ - rsbeq sl, r5, ip, ror #7 │ │ │ │ - rsbeq r8, r4, ip, lsr #20 │ │ │ │ + rsbeq sl, r5, r4, lsl #26 │ │ │ │ + rsbeq r4, r6, ip, ror #16 │ │ │ │ + rsbeq sl, r5, r8, lsr #25 │ │ │ │ + strdeq sl, [r5], #-52 @ 0xffffffcc @ │ │ │ │ + rsbeq r8, r4, r4, lsr sl │ │ │ │ @ instruction: 0xffffd9f3 │ │ │ │ - rsbeq sl, r5, r2, lsr #25 │ │ │ │ - mlseq r5, r6, ip, sl │ │ │ │ - ldrdeq sl, [r5], #-192 @ 0xffffff40 @ │ │ │ │ - rsbeq sl, r5, r4, lsl #7 │ │ │ │ - rsbeq r8, r4, r4, asr #19 │ │ │ │ + rsbeq sl, r5, sl, lsr #25 │ │ │ │ + mlseq r5, lr, ip, sl │ │ │ │ + ldrdeq sl, [r5], #-200 @ 0xffffff38 @ │ │ │ │ + rsbeq sl, r5, ip, lsl #7 │ │ │ │ + rsbeq r8, r4, ip, asr #19 │ │ │ │ @ instruction: 0xffffd95f │ │ │ │ - rsbeq sl, r5, sl, lsl #25 │ │ │ │ - rsbeq sl, r5, ip, lsl #25 │ │ │ │ - rsbeq sl, r5, ip, lsr #6 │ │ │ │ - rsbeq r8, r4, ip, ror #18 │ │ │ │ + mlseq r5, r2, ip, sl │ │ │ │ + mlseq r5, r4, ip, sl │ │ │ │ + rsbeq sl, r5, r4, lsr r3 │ │ │ │ + rsbeq r8, r4, r4, ror r9 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ bl fecf474c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strdlt r0, [r2], r0 @ │ │ │ │ strmi r4, [r8], -r4, lsl #12 │ │ │ │ @ instruction: 0xff38f277 │ │ │ │ strtmi r4, [r0], -r1, lsl #12 │ │ │ │ @@ -403796,16 +403796,16 @@ │ │ │ │ bicvc pc, pc, pc, asr #8 │ │ │ │ ldrbtmi r4, [r8], #-2053 @ 0xfffff7fb │ │ │ │ @ instruction: 0xf67a300c │ │ │ │ stmdami r4, {r0, r2, r7, r8, r9, fp, ip, sp, lr, pc} │ │ │ │ ldrbtmi r9, [r8], #-2305 @ 0xfffff6ff │ │ │ │ mcrr2 6, 7, pc, r0, cr10 @ │ │ │ │ strb r9, [r7, r1, lsl #22]! │ │ │ │ - rsbeq sl, r5, sl, lsr #4 │ │ │ │ - rsbeq r8, r4, sl, ror #16 │ │ │ │ + rsbeq sl, r5, r2, lsr r2 │ │ │ │ + rsbeq r8, r4, r2, ror r8 │ │ │ │ andeq r0, r0, r0 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ blhi 558a64 │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x0080f8cc │ │ │ │ ldrmi fp, [ip], -r9, lsl #1 │ │ │ │ @@ -403858,15 +403858,15 @@ │ │ │ │ stmdbeq r8, {r0, r3, r8, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf00045bb │ │ │ │ @ instruction: 0xf85680fc │ │ │ │ strtmi r5, [r2], -r4, lsl #30 │ │ │ │ @ instruction: 0x46294650 │ │ │ │ blhi 258ce0 │ │ │ │ bllt 2d8ce4 >::_M_default_append(unsigned int)@@Base+0x56120> │ │ │ │ - blx 85a4ae │ │ │ │ + blx 85a4ae │ │ │ │ ldrsbtcs pc, [r0], #133 @ 0x85 @ │ │ │ │ blpl 155915c │ │ │ │ blle 1e7ea0 │ │ │ │ blpl 6d8cf8 │ │ │ │ blvs ff1d9168 │ │ │ │ ldrdcs pc, [r4], -sl │ │ │ │ blmi 13d8f70 │ │ │ │ @@ -404071,16 +404071,16 @@ │ │ │ │ andcc r4, ip, r8, ror r4 │ │ │ │ @ instruction: 0xf960f67a │ │ │ │ stmdbls r1, {r0, r2, fp, lr} │ │ │ │ @ instruction: 0xf67a4478 │ │ │ │ blls 21c24c │ │ │ │ andlt r4, r2, r8, lsl r6 │ │ │ │ svclt 0x0000bd10 │ │ │ │ - rsbeq sl, r5, r4, asr #14 │ │ │ │ - rsbeq r8, r4, r0, lsr #8 │ │ │ │ + rsbeq sl, r5, ip, asr #14 │ │ │ │ + rsbeq r8, r4, r8, lsr #8 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ bl fecf4bf8 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strdlt r0, [r2], r0 @ │ │ │ │ strmi r4, [r8], -r4, lsl #12 │ │ │ │ vaddw.s8 , q2, d1 │ │ │ │ bls 21d9c8 │ │ │ │ @@ -404093,16 +404093,16 @@ │ │ │ │ ldrbtmi r4, [r8], #-2054 @ 0xfffff7fa │ │ │ │ @ instruction: 0xf67a300c │ │ │ │ stmdami r5, {r0, r1, r4, r5, r8, fp, ip, sp, lr, pc} │ │ │ │ ldrbtmi r9, [r8], #-2305 @ 0xfffff6ff │ │ │ │ @ instruction: 0xf9eef67a │ │ │ │ ldrmi r9, [r8], -r1, lsl #22 │ │ │ │ ldclt 0, cr11, [r0, #-8] │ │ │ │ - rsbeq sl, r5, sl, ror #13 │ │ │ │ - rsbeq r8, r4, r6, asr #7 │ │ │ │ + strdeq sl, [r5], #-98 @ 0xffffff9e @ │ │ │ │ + rsbeq r8, r4, lr, asr #7 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl fecf4c50 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ bmi 7219d8 │ │ │ │ blmi 749c70 │ │ │ │ ldrbtmi r4, [sl], #-1541 @ 0xfffff9fb │ │ │ │ strmi r4, [ip], -r8, lsl #12 │ │ │ │ @@ -404123,15 +404123,15 @@ │ │ │ │ subsmi r9, sl, r3, lsl #22 │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ andcs sp, r1, r2, lsl #2 │ │ │ │ ldclt 0, cr11, [r0, #-20]! @ 0xffffffec │ │ │ │ mcr 6, 2, pc, cr0, cr3, {3} @ │ │ │ │ ldrhteq r0, [r0], #-242 @ 0xffffff0e │ │ │ │ @ instruction: 0x000011b8 │ │ │ │ - strhteq sl, [r5], #-100 @ 0xffffff9c │ │ │ │ + strhteq sl, [r5], #-108 @ 0xffffff94 │ │ │ │ rsbseq r0, r0, sl, ror pc │ │ │ │ mvnsmi lr, #737280 @ 0xb4000 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00c0f8cc │ │ │ │ strmi fp, [lr], -r9, lsl #1 │ │ │ │ strmi r4, [r8], -r5, lsl #12 │ │ │ │ @@ -404167,16 +404167,16 @@ │ │ │ │ andcc r4, ip, r8, ror r4 │ │ │ │ @ instruction: 0xf8a0f67a │ │ │ │ strtmi r4, [r1], -r5, lsl #16 │ │ │ │ @ instruction: 0xf67a4478 │ │ │ │ @ instruction: 0x4620f95b │ │ │ │ pop {r0, r3, ip, sp, pc} │ │ │ │ svclt 0x000083f0 │ │ │ │ - rsbeq sl, r5, r4, asr #11 │ │ │ │ - rsbeq r8, r4, r0, lsr #5 │ │ │ │ + rsbeq sl, r5, ip, asr #11 │ │ │ │ + rsbeq r8, r4, r8, lsr #5 │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl fecf4d78 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ bmi fe1e1a60 │ │ │ │ blmi fe209db8 │ │ │ │ ldrbtmi r4, [sl], #-1541 @ 0xfffff9fb │ │ │ │ ldmdavs fp, {r0, r1, r4, r6, r7, fp, ip, lr} │ │ │ │ @@ -404303,38 +404303,38 @@ │ │ │ │ svccc 0x00c33333 │ │ │ │ ldmibls r9, {r1, r3, r4, r7, r8, fp, ip, pc} │ │ │ │ svccc 0x00e99999 │ │ │ │ ldmibls r9, {r1, r3, r4, r7, r8, fp, ip, pc} │ │ │ │ svccc 0x00a99999 │ │ │ │ rsbseq r0, r0, sl, lsl #29 │ │ │ │ @ instruction: 0x000011b8 │ │ │ │ - mlseq r5, r6, r5, sl │ │ │ │ + mlseq r5, lr, r5, sl │ │ │ │ @ instruction: 0xffffff0b │ │ │ │ - ldrdeq sl, [r5], #-84 @ 0xffffffac @ │ │ │ │ - rsbeq sl, r5, r2, lsl #11 │ │ │ │ + ldrdeq sl, [r5], #-92 @ 0xffffffa4 @ │ │ │ │ + rsbeq sl, r5, sl, lsl #11 │ │ │ │ andeq r0, r0, pc, ror #3 │ │ │ │ - rsbeq sl, r5, r4, lsl #10 │ │ │ │ - rsbeq r8, r4, r0, ror #3 │ │ │ │ + rsbeq sl, r5, ip, lsl #10 │ │ │ │ + rsbeq r8, r4, r8, ror #3 │ │ │ │ rsbseq r0, r0, lr, ror #27 │ │ │ │ - ldrdeq sl, [r5], #-64 @ 0xffffffc0 @ │ │ │ │ - rsbeq r8, r4, ip, lsr #3 │ │ │ │ + ldrdeq sl, [r5], #-72 @ 0xffffffb8 @ │ │ │ │ + strhteq r8, [r4], #-20 @ 0xffffffec │ │ │ │ @ instruction: 0xfffffdeb │ │ │ │ @ instruction: 0xfffffd81 │ │ │ │ - mlseq r5, r2, r4, sl │ │ │ │ - rsbeq r8, r4, lr, ror #2 │ │ │ │ - rsbeq sl, r5, r8, ror r4 │ │ │ │ - rsbeq r8, r4, r4, asr r1 │ │ │ │ + mlseq r5, sl, r4, sl │ │ │ │ + rsbeq r8, r4, r6, ror r1 │ │ │ │ + rsbeq sl, r5, r0, lsl #9 │ │ │ │ + rsbeq r8, r4, ip, asr r1 │ │ │ │ @ instruction: 0xfffffce3 │ │ │ │ @ instruction: 0xfffff8cd │ │ │ │ - strdeq sl, [r5], #-62 @ 0xffffffc2 @ │ │ │ │ - ldrdeq r8, [r4], #-10 @ │ │ │ │ - rsbeq sl, r5, r4, ror #7 │ │ │ │ - rsbeq r8, r4, r0, asr #1 │ │ │ │ - rsbeq sl, r5, r6, asr #7 │ │ │ │ - rsbeq r8, r4, r0, lsr #1 │ │ │ │ + rsbeq sl, r5, r6, lsl #8 │ │ │ │ + rsbeq r8, r4, r2, ror #1 │ │ │ │ + rsbeq sl, r5, ip, ror #7 │ │ │ │ + rsbeq r8, r4, r8, asr #1 │ │ │ │ + rsbeq sl, r5, lr, asr #7 │ │ │ │ + rsbeq r8, r4, r8, lsr #1 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ bl fecf4ff4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strdlt r0, [r3], r0 @ │ │ │ │ mrc2 7, 5, pc, cr8, cr15, {7} │ │ │ │ stmdacs r1, {r0, r1, r9, sl, lr} │ │ │ │ ldrmi sp, [r8], -r2, lsl #2 │ │ │ │ @@ -404343,16 +404343,16 @@ │ │ │ │ ldrbtmi r4, [r8], #-2054 @ 0xfffff7fa │ │ │ │ @ instruction: 0xf679300c │ │ │ │ stmdami r5, {r0, r2, r3, r4, r5, r8, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ ldrbtmi r9, [r8], #-2305 @ 0xfffff6ff │ │ │ │ @ instruction: 0xfff8f679 │ │ │ │ ldrmi r9, [r8], -r1, lsl #22 │ │ │ │ stclt 0, cr11, [r0, #-12] │ │ │ │ - strdeq sl, [r5], #-46 @ 0xffffffd2 @ │ │ │ │ - ldrdeq r7, [r4], #-250 @ 0xffffff06 @ │ │ │ │ + rsbeq sl, r5, r6, lsl #6 │ │ │ │ + rsbeq r7, r4, r2, ror #31 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ bl fecf503c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strdlt r0, [r2], r0 @ │ │ │ │ strmi r4, [r8], -r4, lsl #12 │ │ │ │ stc2l 2, cr15, [lr, #528] @ 0x210 │ │ │ │ strtmi r4, [r0], -r1, lsl #12 │ │ │ │ @@ -404365,16 +404365,16 @@ │ │ │ │ andcc r4, ip, r8, ror r4 │ │ │ │ @ instruction: 0xff12f679 │ │ │ │ stmdbls r1, {r0, r2, fp, lr} │ │ │ │ @ instruction: 0xf6794478 │ │ │ │ blls 21ddb0 │ │ │ │ andlt r4, r2, r8, lsl r6 │ │ │ │ svclt 0x0000bd10 │ │ │ │ - rsbeq sl, r5, r4, asr #6 │ │ │ │ - rsbeq r7, r4, r4, lsl #31 │ │ │ │ + rsbeq sl, r5, ip, asr #6 │ │ │ │ + rsbeq r7, r4, ip, lsl #31 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl fecf5094 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r4, r0, ror #31 │ │ │ │ strmi r4, [r8], -r5, lsl #12 │ │ │ │ vsubhn.i16 d4, q2, q7 │ │ │ │ stmvs r3, {r0, r5, r7, r8, sl, fp, ip, sp, lr, pc} │ │ │ │ @@ -404404,17 +404404,17 @@ │ │ │ │ streq pc, [sp], #-256 @ 0xffffff00 │ │ │ │ vrsubhn.i32 d4, , q12 │ │ │ │ stmdbls r3, {r0, r2, r3, r6, r7, fp, ip, sp, lr, pc} │ │ │ │ strtmi r1, [r8], -r2, lsr #16 │ │ │ │ @ instruction: 0xf834f394 │ │ │ │ andlt r4, r4, r0, lsr r6 │ │ │ │ svclt 0x0000bd70 │ │ │ │ - rsbeq sl, r5, sl, lsl #6 │ │ │ │ - rsbeq sl, r5, sl, asr #5 │ │ │ │ - rsbeq r7, r4, sl, lsl #30 │ │ │ │ + rsbeq sl, r5, r2, lsl r3 │ │ │ │ + ldrdeq sl, [r5], #-34 @ 0xffffffde @ │ │ │ │ + rsbeq r7, r4, r2, lsl pc │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl fecf5134 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ bmi 921ebc │ │ │ │ blmi 94a154 │ │ │ │ ldrbtmi r4, [sl], #-1541 @ 0xfffff9fb │ │ │ │ strmi r4, [ip], -r8, lsl #12 │ │ │ │ @@ -404443,16 +404443,16 @@ │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ mrsle r0, LR_svc │ │ │ │ andlt r2, r5, r1 │ │ │ │ @ instruction: 0xf673bd30 │ │ │ │ svclt 0x0000ebc0 │ │ │ │ rsbseq r0, r0, lr, asr #21 │ │ │ │ @ instruction: 0x000011b8 │ │ │ │ - rsbeq sl, r5, r0, ror #4 │ │ │ │ - rsbeq sl, r5, sl, asr #4 │ │ │ │ + rsbeq sl, r5, r8, ror #4 │ │ │ │ + rsbeq sl, r5, r2, asr r2 │ │ │ │ rsbseq r0, r0, r8, ror sl │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r0 │ │ │ │ stc 12, cr5, [sp, #-512]! @ 0xfffffe00 │ │ │ │ bl fed00bdc │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0x460e0fd8 │ │ │ │ ldrmi fp, [r1], -r3, lsl #1 │ │ │ │ @@ -404551,16 +404551,16 @@ │ │ │ │ @ instruction: 0x4621bdf0 │ │ │ │ stc 6, cr4, [sp, #160] @ 0xa0 │ │ │ │ vqdmlsl.s q3, d3, d0 │ │ │ │ @ instruction: 0xe7e5fe7f │ │ │ │ andhi pc, r0, pc, lsr #7 │ │ │ │ addge r9, r7, #46, 30 @ 0xb8 │ │ │ │ ldrbtpl r4, [sp], #-686 @ 0xfffffd52 │ │ │ │ - rsbeq sl, r5, r0, ror r1 │ │ │ │ - rsbeq sl, r5, sl, lsr #3 │ │ │ │ + rsbeq sl, r5, r8, ror r1 │ │ │ │ + strhteq sl, [r5], #-18 @ 0xffffffee │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ blhi 259634 │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x0068f8cc │ │ │ │ @ instruction: 0x2720f8df │ │ │ │ @ instruction: 0xf8df461c │ │ │ │ @@ -405017,42 +405017,42 @@ │ │ │ │ svccc 0x001a36e2 │ │ │ │ ... │ │ │ │ @ instruction: 0xffffffff │ │ │ │ svcvc 0x00efffff │ │ │ │ rsbseq r0, r0, ip, ror r8 │ │ │ │ @ instruction: 0x000011b8 │ │ │ │ rsbseq r0, r0, sl, asr #16 │ │ │ │ - rsbeq r9, r5, lr, ror #28 │ │ │ │ - strdeq r9, [r5], #-208 @ 0xffffff30 @ │ │ │ │ - rsbeq r7, r4, lr, lsr #20 │ │ │ │ - ldrdeq r9, [r5], #-212 @ 0xffffff2c @ │ │ │ │ - rsbeq r7, r4, r2, lsl sl │ │ │ │ - rsbeq r9, r5, r4, asr #27 │ │ │ │ - rsbeq r9, r5, r4, lsr #27 │ │ │ │ - rsbeq r9, r5, lr, ror #25 │ │ │ │ - rsbeq r7, r4, sl, lsr #18 │ │ │ │ - rsbeq r9, r5, ip, asr #25 │ │ │ │ - rsbeq r7, r4, sl, lsl #18 │ │ │ │ - rsbeq r9, r5, r6, lsr #25 │ │ │ │ - rsbeq r7, r4, r4, ror #17 │ │ │ │ - strdeq r9, [r5], #-182 @ 0xffffff4a @ │ │ │ │ - mlseq r5, r6, fp, r9 │ │ │ │ - ldrdeq r7, [r4], #-118 @ 0xffffff8a @ │ │ │ │ - rsbeq r9, r5, lr, asr fp │ │ │ │ - strhteq r9, [r5], #-188 @ 0xffffff44 │ │ │ │ - rsbeq r9, r5, ip, asr fp │ │ │ │ - rsbeq r9, r5, r2, asr sl │ │ │ │ - mlseq r4, r0, r6, r7 │ │ │ │ - rsbeq r9, r5, lr, lsr sl │ │ │ │ - rsbeq r9, r5, r6, ror r9 │ │ │ │ - strhteq r7, [r4], #-84 @ 0xffffffac │ │ │ │ - rsbeq r9, r5, r8, asr r9 │ │ │ │ - mlseq r4, r6, r5, r7 │ │ │ │ - rsbeq r9, r5, sl, lsr r9 │ │ │ │ - rsbeq r7, r4, r8, ror r5 │ │ │ │ + rsbeq r9, r5, r6, ror lr │ │ │ │ + strdeq r9, [r5], #-216 @ 0xffffff28 @ │ │ │ │ + rsbeq r7, r4, r6, lsr sl │ │ │ │ + ldrdeq r9, [r5], #-220 @ 0xffffff24 @ │ │ │ │ + rsbeq r7, r4, sl, lsl sl │ │ │ │ + rsbeq r9, r5, ip, asr #27 │ │ │ │ + rsbeq r9, r5, ip, lsr #27 │ │ │ │ + strdeq r9, [r5], #-198 @ 0xffffff3a @ │ │ │ │ + rsbeq r7, r4, r2, lsr r9 │ │ │ │ + ldrdeq r9, [r5], #-196 @ 0xffffff3c @ │ │ │ │ + rsbeq r7, r4, r2, lsl r9 │ │ │ │ + rsbeq r9, r5, lr, lsr #25 │ │ │ │ + rsbeq r7, r4, ip, ror #17 │ │ │ │ + strdeq r9, [r5], #-190 @ 0xffffff42 @ │ │ │ │ + mlseq r5, lr, fp, r9 │ │ │ │ + ldrdeq r7, [r4], #-126 @ 0xffffff82 @ │ │ │ │ + rsbeq r9, r5, r6, ror #22 │ │ │ │ + rsbeq r9, r5, r4, asr #23 │ │ │ │ + rsbeq r9, r5, r4, ror #22 │ │ │ │ + rsbeq r9, r5, sl, asr sl │ │ │ │ + mlseq r4, r8, r6, r7 │ │ │ │ + rsbeq r9, r5, r6, asr #20 │ │ │ │ + rsbeq r9, r5, lr, ror r9 │ │ │ │ + strhteq r7, [r4], #-92 @ 0xffffffa4 │ │ │ │ + rsbeq r9, r5, r0, ror #18 │ │ │ │ + mlseq r4, lr, r5, r7 │ │ │ │ + rsbeq r9, r5, r2, asr #18 │ │ │ │ + rsbeq r7, r4, r0, lsl #11 │ │ │ │ mvnsmi lr, sp, lsr #18 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00b0f8cc │ │ │ │ ldrmi pc, [r0], #-2271 @ 0xfffff721 │ │ │ │ @ instruction: 0xf8dfb08e │ │ │ │ @ instruction: 0x46063410 │ │ │ │ @@ -405311,71 +405311,71 @@ │ │ │ │ ... │ │ │ │ @ instruction: 0xffc00000 │ │ │ │ ldrshmi pc, [pc, #255] @ 19ee43 @ │ │ │ │ teqcc r3, #-872415232 @ 0xcc000000 │ │ │ │ svccc 0x00c33333 │ │ │ │ rsbseq r0, r0, ip, asr #1 │ │ │ │ @ instruction: 0x000011b8 │ │ │ │ - rsbeq r9, r5, r0, lsl #17 │ │ │ │ + rsbeq r9, r5, r8, lsl #17 │ │ │ │ @ instruction: 0xfffff7dd │ │ │ │ - ldrdeq r9, [r5], #-132 @ 0xffffff7c @ │ │ │ │ - rsbeq r9, r5, r2, lsl #17 │ │ │ │ - ldrdeq r9, [r5], #-122 @ 0xffffff86 @ │ │ │ │ - rsbeq r7, r4, sl, lsl r4 │ │ │ │ + ldrdeq r9, [r5], #-140 @ 0xffffff74 @ │ │ │ │ + rsbeq r9, r5, sl, lsl #17 │ │ │ │ + rsbeq r9, r5, r2, ror #15 │ │ │ │ + rsbeq r7, r4, r2, lsr #8 │ │ │ │ rsbseq r0, r0, r8, lsr #32 │ │ │ │ - rsbeq r9, r5, r4, lsr #15 │ │ │ │ - rsbeq r7, r4, r4, ror #7 │ │ │ │ + rsbeq r9, r5, ip, lsr #15 │ │ │ │ + rsbeq r7, r4, ip, ror #7 │ │ │ │ andeq r0, r0, r1, lsl #8 │ │ │ │ @ instruction: 0xfffff4e3 │ │ │ │ - rsbeq r9, r5, r4, asr r7 │ │ │ │ - mlseq r4, r4, r3, r7 │ │ │ │ - rsbeq r9, r5, sl, lsr r7 │ │ │ │ - rsbeq r7, r4, sl, ror r3 │ │ │ │ + rsbeq r9, r5, ip, asr r7 │ │ │ │ + mlseq r4, ip, r3, r7 │ │ │ │ + rsbeq r9, r5, r2, asr #14 │ │ │ │ + rsbeq r7, r4, r2, lsl #7 │ │ │ │ @ instruction: 0xfffff3fd │ │ │ │ @ instruction: 0xfffff393 │ │ │ │ - strdeq r9, [r5], #-108 @ 0xffffff94 @ │ │ │ │ - rsbeq r7, r4, ip, lsr r3 │ │ │ │ - rsbeq r9, r5, r2, ror #13 │ │ │ │ - rsbeq r7, r4, r2, lsr #6 │ │ │ │ - strhteq r9, [r5], #-112 @ 0xffffff90 │ │ │ │ - rsbeq r9, r5, lr, lsl #16 │ │ │ │ - mlseq r5, lr, r6, r9 │ │ │ │ - ldrdeq r7, [r4], #-46 @ 0xffffffd2 @ │ │ │ │ - strhteq r9, [r5], #-142 @ 0xffffff72 │ │ │ │ - rsbeq r9, r5, ip, ror #15 │ │ │ │ - rsbeq r9, r5, r8, lsl #17 │ │ │ │ - rsbeq r9, r5, ip, asr r6 │ │ │ │ - mlseq r4, ip, r2, r7 │ │ │ │ - rsbeq r9, r5, lr, lsr r6 │ │ │ │ - rsbeq r7, r4, ip, ror r2 │ │ │ │ - ldrdeq r9, [r5], #-136 @ 0xffffff78 @ │ │ │ │ - rsbeq r9, r5, r6, asr r8 │ │ │ │ - rsbeq r9, r5, r2, lsr #17 │ │ │ │ - strdeq r9, [r5], #-90 @ 0xffffffa6 @ │ │ │ │ - rsbeq r7, r4, sl, lsr r2 │ │ │ │ - mlseq r5, r2, r8, r9 │ │ │ │ - rsbeq r9, r5, lr, asr #17 │ │ │ │ - strhteq r9, [r5], #-92 @ 0xffffffa4 │ │ │ │ - strdeq r7, [r4], #-28 @ 0xffffffe4 @ │ │ │ │ - rsbeq r9, r5, sl, asr #17 │ │ │ │ - rsbeq r9, r5, r8, lsl r9 │ │ │ │ - rsbeq r9, r5, r8, ror r5 │ │ │ │ - strhteq r7, [r4], #-24 @ 0xffffffe8 │ │ │ │ - rsbeq r9, r5, lr, lsl #18 │ │ │ │ - rsbeq r9, r5, r0, asr r9 │ │ │ │ - rsbeq r9, r5, r4, lsr r5 │ │ │ │ - rsbeq r7, r4, r4, ror r1 │ │ │ │ - rsbeq r9, r5, ip, lsl r9 │ │ │ │ - rsbeq r9, r5, r0, asr #18 │ │ │ │ - ldrdeq r9, [r5], #-76 @ 0xffffffb4 @ │ │ │ │ - rsbeq r7, r4, ip, lsl r1 │ │ │ │ - rsbeq r9, r5, r2, lsr r9 │ │ │ │ - rsbeq r9, r5, ip, lsl #19 │ │ │ │ - mlseq r5, r6, r4, r9 │ │ │ │ - ldrdeq r7, [r4], #-6 @ │ │ │ │ + rsbeq r9, r5, r4, lsl #14 │ │ │ │ + rsbeq r7, r4, r4, asr #6 │ │ │ │ + rsbeq r9, r5, sl, ror #13 │ │ │ │ + rsbeq r7, r4, sl, lsr #6 │ │ │ │ + strhteq r9, [r5], #-120 @ 0xffffff88 │ │ │ │ + rsbeq r9, r5, r6, lsl r8 │ │ │ │ + rsbeq r9, r5, r6, lsr #13 │ │ │ │ + rsbeq r7, r4, r6, ror #5 │ │ │ │ + rsbeq r9, r5, r6, asr #17 │ │ │ │ + strdeq r9, [r5], #-116 @ 0xffffff8c @ │ │ │ │ + mlseq r5, r0, r8, r9 │ │ │ │ + rsbeq r9, r5, r4, ror #12 │ │ │ │ + rsbeq r7, r4, r4, lsr #5 │ │ │ │ + rsbeq r9, r5, r6, asr #12 │ │ │ │ + rsbeq r7, r4, r4, lsl #5 │ │ │ │ + rsbeq r9, r5, r0, ror #17 │ │ │ │ + rsbeq r9, r5, lr, asr r8 │ │ │ │ + rsbeq r9, r5, sl, lsr #17 │ │ │ │ + rsbeq r9, r5, r2, lsl #12 │ │ │ │ + rsbeq r7, r4, r2, asr #4 │ │ │ │ + mlseq r5, sl, r8, r9 │ │ │ │ + ldrdeq r9, [r5], #-134 @ 0xffffff7a @ │ │ │ │ + rsbeq r9, r5, r4, asr #11 │ │ │ │ + rsbeq r7, r4, r4, lsl #4 │ │ │ │ + ldrdeq r9, [r5], #-130 @ 0xffffff7e @ │ │ │ │ + rsbeq r9, r5, r0, lsr #18 │ │ │ │ + rsbeq r9, r5, r0, lsl #11 │ │ │ │ + rsbeq r7, r4, r0, asr #3 │ │ │ │ + rsbeq r9, r5, r6, lsl r9 │ │ │ │ + rsbeq r9, r5, r8, asr r9 │ │ │ │ + rsbeq r9, r5, ip, lsr r5 │ │ │ │ + rsbeq r7, r4, ip, ror r1 │ │ │ │ + rsbeq r9, r5, r4, lsr #18 │ │ │ │ + rsbeq r9, r5, r8, asr #18 │ │ │ │ + rsbeq r9, r5, r4, ror #9 │ │ │ │ + rsbeq r7, r4, r4, lsr #2 │ │ │ │ + rsbeq r9, r5, sl, lsr r9 │ │ │ │ + mlseq r5, r4, r9, r9 │ │ │ │ + mlseq r5, lr, r4, r9 │ │ │ │ + ldrdeq r7, [r4], #-14 @ │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ bl fecf6040 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strdlt r0, [r3], r0 @ │ │ │ │ stc2l 7, cr15, [lr, #-1020]! @ 0xfffffc04 │ │ │ │ stmdacs r1, {r0, r1, r9, sl, lr} │ │ │ │ ldrmi sp, [r8], -r2, lsl #2 │ │ │ │ @@ -405384,16 +405384,16 @@ │ │ │ │ ldrbtmi r4, [r8], #-2054 @ 0xfffff7fa │ │ │ │ @ instruction: 0xf678300c │ │ │ │ stmdami r5, {r0, r1, r2, r4, r8, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ ldrbtmi r9, [r8], #-2305 @ 0xfffff6ff │ │ │ │ @ instruction: 0xffd2f678 │ │ │ │ ldrmi r9, [r8], -r1, lsl #22 │ │ │ │ stclt 0, cr11, [r0, #-12] │ │ │ │ - rsbeq r9, r5, lr, asr #6 │ │ │ │ - rsbeq r6, r4, lr, lsl #31 │ │ │ │ + rsbeq r9, r5, r6, asr r3 │ │ │ │ + mlseq r4, r6, pc, r6 @ │ │ │ │ andeq r0, r0, r0 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl fecf608c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ bmi 762e14 │ │ │ │ blmi 78b0ac │ │ │ │ ldrbtmi r4, [sl], #-1541 @ 0xfffff9fb │ │ │ │ @@ -405416,15 +405416,15 @@ │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ mrsle r0, LR_svc │ │ │ │ andlt r2, r5, r1 │ │ │ │ @ instruction: 0xf672bd30 │ │ │ │ svclt 0x0000ec22 │ │ │ │ rsbeq pc, pc, r6, ror fp @ │ │ │ │ @ instruction: 0x000011b8 │ │ │ │ - rsbeq r9, r5, lr, ror #15 │ │ │ │ + strdeq r9, [r5], #-118 @ 0xffffff8a @ │ │ │ │ rsbeq pc, pc, ip, lsr fp @ │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ blhi 25a3c0 │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00a0f8cc │ │ │ │ bmi ffff0958 │ │ │ │ @@ -405676,36 +405676,36 @@ │ │ │ │ ldrb r9, [r2], -r5, lsl #20 │ │ │ │ andhi pc, r0, pc, lsr #7 │ │ │ │ andeq r0, r0, r0 │ │ │ │ subsmi r0, r9, r0 │ │ │ │ strdeq pc, [pc], #-164 @ │ │ │ │ @ instruction: 0x000011b8 │ │ │ │ rsbeq pc, pc, r6, ror sl @ │ │ │ │ - rsbeq r9, r5, lr, ror #12 │ │ │ │ - mlseq r4, r6, sp, r6 │ │ │ │ - rsbeq r9, r5, r0, ror #11 │ │ │ │ - rsbeq r6, r4, r8, lsl #26 │ │ │ │ - strdeq r9, [r5], #-94 @ 0xffffffa2 @ │ │ │ │ - rsbeq r9, r5, r4, ror #10 │ │ │ │ - rsbeq r6, r4, ip, lsl #25 │ │ │ │ - rsbeq r9, r5, r8, asr #10 │ │ │ │ - rsbeq r6, r4, r0, ror ip │ │ │ │ - rsbeq r9, r5, r8, lsl r5 │ │ │ │ - rsbeq r6, r4, r0, asr #24 │ │ │ │ - strdeq r9, [r5], #-76 @ 0xffffffb4 @ │ │ │ │ - rsbeq r6, r4, r4, lsr #24 │ │ │ │ - rsbeq r9, r5, sl, asr #9 │ │ │ │ - rsbeq r9, r5, r8, lsl #9 │ │ │ │ - strhteq r6, [r4], #-176 @ 0xffffff50 │ │ │ │ - rsbeq r9, r5, r6, lsr #8 │ │ │ │ - rsbeq r6, r4, lr, asr #22 │ │ │ │ - rsbeq r9, r5, sl, lsl #8 │ │ │ │ - rsbeq r6, r4, r2, lsr fp │ │ │ │ - rsbeq r9, r5, sl, ror #7 │ │ │ │ - rsbeq r6, r4, r2, lsl fp │ │ │ │ + rsbeq r9, r5, r6, ror r6 │ │ │ │ + mlseq r4, lr, sp, r6 │ │ │ │ + rsbeq r9, r5, r8, ror #11 │ │ │ │ + rsbeq r6, r4, r0, lsl sp │ │ │ │ + rsbeq r9, r5, r6, lsl #12 │ │ │ │ + rsbeq r9, r5, ip, ror #10 │ │ │ │ + mlseq r4, r4, ip, r6 │ │ │ │ + rsbeq r9, r5, r0, asr r5 │ │ │ │ + rsbeq r6, r4, r8, ror ip │ │ │ │ + rsbeq r9, r5, r0, lsr #10 │ │ │ │ + rsbeq r6, r4, r8, asr #24 │ │ │ │ + rsbeq r9, r5, r4, lsl #10 │ │ │ │ + rsbeq r6, r4, ip, lsr #24 │ │ │ │ + ldrdeq r9, [r5], #-66 @ 0xffffffbe @ │ │ │ │ + mlseq r5, r0, r4, r9 │ │ │ │ + strhteq r6, [r4], #-184 @ 0xffffff48 │ │ │ │ + rsbeq r9, r5, lr, lsr #8 │ │ │ │ + rsbeq r6, r4, r6, asr fp │ │ │ │ + rsbeq r9, r5, r2, lsl r4 │ │ │ │ + rsbeq r6, r4, sl, lsr fp │ │ │ │ + strdeq r9, [r5], #-50 @ 0xffffffce @ │ │ │ │ + rsbeq r6, r4, sl, lsl fp │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl fecf6568 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ stclmi 15, cr0, [r8, #-832]! @ 0xfffffcc0 │ │ │ │ bmi 1bcb590 │ │ │ │ ldrbtmi r2, [sp], #-769 @ 0xfffffcff │ │ │ │ stcls 6, cr4, [ip], {15} │ │ │ │ @@ -405809,24 +405809,24 @@ │ │ │ │ @ instruction: 0xf6784478 │ │ │ │ blls 29e724 >::_M_default_append(unsigned int)@@Base+0x1bb60> │ │ │ │ @ instruction: 0xf672e743 │ │ │ │ svclt 0x0000e912 │ │ │ │ mlseq pc, sl, r6, pc @ │ │ │ │ @ instruction: 0x000011b8 │ │ │ │ rsbeq pc, pc, sl, ror r6 @ │ │ │ │ - rsbeq r9, r5, r2, lsr #5 │ │ │ │ - rsbeq r6, r4, sl, asr #19 │ │ │ │ - rsbeq r9, r5, r0, asr #4 │ │ │ │ - rsbeq r6, r4, r8, ror #18 │ │ │ │ - rsbeq r9, r5, r2, lsr #4 │ │ │ │ - rsbeq r6, r4, sl, asr #18 │ │ │ │ - rsbeq r9, r5, r4, lsl #4 │ │ │ │ - rsbeq r6, r4, ip, lsr #18 │ │ │ │ - ldrdeq r9, [r5], #-16 @ │ │ │ │ - strdeq r6, [r4], #-136 @ 0xffffff78 @ │ │ │ │ + rsbeq r9, r5, sl, lsr #5 │ │ │ │ + ldrdeq r6, [r4], #-146 @ 0xffffff6e @ │ │ │ │ + rsbeq r9, r5, r8, asr #4 │ │ │ │ + rsbeq r6, r4, r0, ror r9 │ │ │ │ + rsbeq r9, r5, sl, lsr #4 │ │ │ │ + rsbeq r6, r4, r2, asr r9 │ │ │ │ + rsbeq r9, r5, ip, lsl #4 │ │ │ │ + rsbeq r6, r4, r4, lsr r9 │ │ │ │ + ldrdeq r9, [r5], #-24 @ 0xffffffe8 @ │ │ │ │ + rsbeq r6, r4, r0, lsl #18 │ │ │ │ mvnsmi lr, sp, lsr #18 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00b8f8cc │ │ │ │ addlt r4, ip, r7, ror sl │ │ │ │ @ instruction: 0x46804b77 │ │ │ │ ldmpl r3, {r1, r3, r4, r5, r6, sl, lr}^ │ │ │ │ @@ -405945,42 +405945,42 @@ │ │ │ │ @ instruction: 0xf04f4821 │ │ │ │ ldrbtmi r3, [r8], #-511 @ 0xfffffe01 │ │ │ │ blx 1edd10e │ │ │ │ @ instruction: 0xf672e760 │ │ │ │ svclt 0x0000e800 │ │ │ │ strhteq pc, [pc], #-68 @ │ │ │ │ @ instruction: 0x000011b8 │ │ │ │ - rsbeq r9, r5, r8, lsr r1 │ │ │ │ + rsbeq r9, r5, r0, asr #2 │ │ │ │ @ instruction: 0xfffffdd3 │ │ │ │ - rsbeq r1, r7, r8, asr sp │ │ │ │ - ldrdeq r9, [r5], #-30 @ 0xffffffe2 @ │ │ │ │ + rsbeq r1, r7, r0, ror #26 │ │ │ │ + rsbeq r9, r5, r6, ror #3 │ │ │ │ ldrdeq r0, [r0], -sp │ │ │ │ - rsbeq r9, r5, r6, ror #1 │ │ │ │ - rsbeq r6, r4, lr, lsl #16 │ │ │ │ + rsbeq r9, r5, lr, ror #1 │ │ │ │ + rsbeq r6, r4, r6, lsl r8 │ │ │ │ rsbeq pc, pc, ip, lsl r4 @ │ │ │ │ - strhteq r9, [r5], #-0 │ │ │ │ - ldrdeq r6, [r4], #-120 @ 0xffffff88 @ │ │ │ │ + strhteq r9, [r5], #-8 │ │ │ │ + rsbeq r6, r4, r0, ror #15 │ │ │ │ @ instruction: 0xfffff853 │ │ │ │ - mlseq r5, r8, r1, r9 │ │ │ │ - ldrdeq r9, [r5], #-30 @ 0xffffffe2 @ │ │ │ │ - rsbeq r9, r5, r6, rrx │ │ │ │ - rsbeq r6, r4, lr, lsl #15 │ │ │ │ - rsbeq r9, r5, ip, asr #32 │ │ │ │ - rsbeq r6, r4, r4, ror r7 │ │ │ │ - rsbeq r9, r5, ip, lsr #3 │ │ │ │ - rsbeq r9, r5, r0, lsl #4 │ │ │ │ - rsbeq r9, r5, ip, ror #4 │ │ │ │ - strdeq r9, [r5], #-26 @ 0xffffffe6 @ │ │ │ │ - rsbeq r9, r5, r4, asr #4 │ │ │ │ - rsbeq r8, r5, r4, ror #31 │ │ │ │ - rsbeq r6, r4, ip, lsl #14 │ │ │ │ - rsbeq r8, r5, sl, asr #31 │ │ │ │ - strdeq r6, [r4], #-98 @ 0xffffff9e @ │ │ │ │ - rsbeq r8, r5, ip, lsr #31 │ │ │ │ - ldrdeq r6, [r4], #-98 @ 0xffffff9e @ │ │ │ │ + rsbeq r9, r5, r0, lsr #3 │ │ │ │ + rsbeq r9, r5, r6, ror #3 │ │ │ │ + rsbeq r9, r5, lr, rrx │ │ │ │ + mlseq r4, r6, r7, r6 │ │ │ │ + rsbeq r9, r5, r4, asr r0 │ │ │ │ + rsbeq r6, r4, ip, ror r7 │ │ │ │ + strhteq r9, [r5], #-20 @ 0xffffffec │ │ │ │ + rsbeq r9, r5, r8, lsl #4 │ │ │ │ + rsbeq r9, r5, r4, ror r2 │ │ │ │ + rsbeq r9, r5, r2, lsl #4 │ │ │ │ + rsbeq r9, r5, ip, asr #4 │ │ │ │ + rsbeq r8, r5, ip, ror #31 │ │ │ │ + rsbeq r6, r4, r4, lsl r7 │ │ │ │ + ldrdeq r8, [r5], #-242 @ 0xffffff0e @ │ │ │ │ + strdeq r6, [r4], #-106 @ 0xffffff96 @ │ │ │ │ + strhteq r8, [r5], #-244 @ 0xffffff0c │ │ │ │ + ldrdeq r6, [r4], #-106 @ 0xffffff96 @ │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ bl fecf69b4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strdlt r0, [r3], r0 @ │ │ │ │ mcr2 7, 6, pc, cr2, cr15, {7} @ │ │ │ │ stmdacs r1, {r0, r1, r9, sl, lr} │ │ │ │ ldrmi sp, [r8], -r2, lsl #2 │ │ │ │ @@ -405990,16 +405990,16 @@ │ │ │ │ andcc r4, ip, r8, ror r4 │ │ │ │ blx 18dd1bc │ │ │ │ stmdbls r1, {r0, r2, fp, lr} │ │ │ │ @ instruction: 0xf6784478 │ │ │ │ blls 21e444 │ │ │ │ andlt r4, r3, r8, lsl r6 │ │ │ │ svclt 0x0000bd00 │ │ │ │ - strdeq r8, [r5], #-224 @ 0xffffff20 @ │ │ │ │ - rsbeq r6, r4, r8, lsl r6 │ │ │ │ + strdeq r8, [r5], #-232 @ 0xffffff18 @ │ │ │ │ + rsbeq r6, r4, r0, lsr #12 │ │ │ │ andeq r0, r0, r0 │ │ │ │ eorcc pc, r1, r0, asr r8 @ │ │ │ │ eoreq pc, r2, r0, asr r8 @ │ │ │ │ ldrbmi r1, [r0, -r0, asr #21]! │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r8 │ │ │ │ bl fecf6a10 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @@ -406035,15 +406035,15 @@ │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ mrsle r0, LR_svc │ │ │ │ andlt r2, r5, r1 │ │ │ │ @ instruction: 0xf671bd30 │ │ │ │ svclt 0x0000ef4a │ │ │ │ rsbeq pc, pc, r6, asr #3 │ │ │ │ @ instruction: 0x000011b8 │ │ │ │ - strhteq r9, [r5], #-14 │ │ │ │ + rsbeq r9, r5, r6, asr #1 │ │ │ │ rsbeq pc, pc, ip, lsl #3 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ blhi 35ad70 >::_M_default_append(unsigned int)@@Base+0xd81ac> │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ beq ff9ddbf4 │ │ │ │ @ instruction: 0xf8df4688 │ │ │ │ @@ -406426,29 +406426,29 @@ │ │ │ │ @ instruction: 0x46394815 │ │ │ │ @ instruction: 0xf6774478 │ │ │ │ str pc, [r9, #-4017]! @ 0xfffff04f │ │ │ │ ... │ │ │ │ rsbeq pc, pc, lr, lsr r1 @ │ │ │ │ @ instruction: 0x000011b8 │ │ │ │ rsbeq pc, pc, r0, lsl #2 │ │ │ │ - rsbeq r8, r5, r2, lsl #30 │ │ │ │ - rsbeq r8, r5, sl, ror #29 │ │ │ │ - rsbeq r6, r4, ip, ror r3 │ │ │ │ - strhteq r8, [r5], #-226 @ 0xffffff1e │ │ │ │ - rsbeq r6, r4, r4, asr #6 │ │ │ │ - rsbeq r8, r5, r4, asr lr │ │ │ │ - rsbeq r6, r4, r8, ror #5 │ │ │ │ - rsbeq r8, r5, sl, lsl #28 │ │ │ │ - mlseq r4, lr, r2, r6 │ │ │ │ - strhteq r8, [r5], #-216 @ 0xffffff28 │ │ │ │ + rsbeq r8, r5, sl, lsl #30 │ │ │ │ + strdeq r8, [r5], #-226 @ 0xffffff1e @ │ │ │ │ + rsbeq r6, r4, r4, lsl #7 │ │ │ │ + strhteq r8, [r5], #-234 @ 0xffffff16 │ │ │ │ + rsbeq r6, r4, ip, asr #6 │ │ │ │ + rsbeq r8, r5, ip, asr lr │ │ │ │ + strdeq r6, [r4], #-32 @ 0xffffffe0 @ │ │ │ │ + rsbeq r8, r5, r2, lsl lr │ │ │ │ + rsbeq r6, r4, r6, lsr #5 │ │ │ │ + rsbeq r8, r5, r0, asr #27 │ │ │ │ @ instruction: 0xfffffba3 │ │ │ │ - ldrdeq r8, [r5], #-160 @ 0xffffff60 @ │ │ │ │ - rsbeq r5, r4, r4, ror #30 │ │ │ │ - strhteq r8, [r5], #-168 @ 0xffffff58 │ │ │ │ - rsbeq r5, r4, ip, asr #30 │ │ │ │ + ldrdeq r8, [r5], #-168 @ 0xffffff58 @ │ │ │ │ + rsbeq r5, r4, ip, ror #30 │ │ │ │ + rsbeq r8, r5, r0, asr #21 │ │ │ │ + rsbeq r5, r4, r4, asr pc │ │ │ │ blvc 1db54c │ │ │ │ @ instruction: 0xf0002800 │ │ │ │ cdp 1, 11, cr8, cr4, cr5, {4} │ │ │ │ vsqrt.f64 d20, d7 │ │ │ │ vpmin.u8 d15, d0, d0 │ │ │ │ ldc 1, cr8, [pc, #316] @ 1a0058 │ │ │ │ @ instruction: 0x46480bb8 │ │ │ │ @@ -406632,19 +406632,19 @@ │ │ │ │ stmdacs r1, {r4, r8, r9, fp, lr} │ │ │ │ blpl 8db860 │ │ │ │ andshi pc, r9, #64 @ 0x40 │ │ │ │ andcs r4, r1, #45088768 @ 0x2b00000 │ │ │ │ svclt 0x0000e6a4 │ │ │ │ andhi pc, r0, pc, lsr #7 │ │ │ │ ... │ │ │ │ - rsbeq r8, r5, r2, lsl r9 │ │ │ │ - rsbeq r8, r5, ip, lsl #16 │ │ │ │ - rsbeq r8, r5, r8, asr #15 │ │ │ │ - strhteq r8, [r5], #-118 @ 0xffffff8a │ │ │ │ - rsbeq r5, r4, sl, asr #24 │ │ │ │ + rsbeq r8, r5, sl, lsl r9 │ │ │ │ + rsbeq r8, r5, r4, lsl r8 │ │ │ │ + ldrdeq r8, [r5], #-112 @ 0xffffff90 @ │ │ │ │ + strhteq r8, [r5], #-126 @ 0xffffff82 │ │ │ │ + rsbeq r5, r4, r2, asr ip │ │ │ │ blvc 139bce0 │ │ │ │ blvc ff2dbcf0 │ │ │ │ blx 5dbde8 │ │ │ │ strbmi sp, [r8], -r8, asr #9 │ │ │ │ bleq 1dbd08 │ │ │ │ stc 3, cr9, [sp, #120] @ 0x78 │ │ │ │ vstr d5, [sp, #112] @ 0x70 │ │ │ │ @@ -406939,48 +406939,48 @@ │ │ │ │ @ instruction: 0xf677300c │ │ │ │ stmdami r7!, {r0, r2, r3, r5, r6, r7, r9, fp, ip, sp, lr, pc} │ │ │ │ ldrbtmi r4, [r8], #-1593 @ 0xfffff9c7 │ │ │ │ blx febde0a2 │ │ │ │ bllt ffc1e6c4 │ │ │ │ andhi pc, r0, pc, lsr #7 │ │ │ │ ... │ │ │ │ - rsbeq r8, r5, r4, lsl #14 │ │ │ │ - mlseq r4, r6, fp, r5 │ │ │ │ - rsbeq r8, r5, r6, lsr r6 │ │ │ │ - rsbeq r5, r4, sl, asr #21 │ │ │ │ - strdeq r8, [r5], #-94 @ 0xffffffa2 @ │ │ │ │ - mlseq r4, r2, sl, r5 │ │ │ │ + rsbeq r8, r5, ip, lsl #14 │ │ │ │ + mlseq r4, lr, fp, r5 │ │ │ │ + rsbeq r8, r5, lr, lsr r6 │ │ │ │ + ldrdeq r5, [r4], #-162 @ 0xffffff5e @ │ │ │ │ + rsbeq r8, r5, r6, lsl #12 │ │ │ │ + mlseq r4, sl, sl, r5 │ │ │ │ @ instruction: 0xfffff46d │ │ │ │ - rsbeq r8, r5, r6, lsr #11 │ │ │ │ - rsbeq r5, r4, sl, lsr sl │ │ │ │ - rsbeq r8, r5, r8, ror #10 │ │ │ │ - strdeq r5, [r4], #-156 @ 0xffffff64 @ │ │ │ │ - rsbeq r8, r5, lr, asr #10 │ │ │ │ - rsbeq r5, r4, r2, ror #19 │ │ │ │ - rsbeq r8, r5, r4, lsr #10 │ │ │ │ - strhteq r5, [r4], #-152 @ 0xffffff68 │ │ │ │ - strdeq r8, [r5], #-66 @ 0xffffffbe @ │ │ │ │ - rsbeq r5, r4, r6, lsl #19 │ │ │ │ - rsbeq r8, r5, ip, asr r4 │ │ │ │ - strdeq r5, [r4], #-128 @ 0xffffff80 @ │ │ │ │ - mlseq r5, r6, r4, r8 │ │ │ │ - rsbeq r8, r5, lr, ror #7 │ │ │ │ - rsbeq r8, r5, r4, lsl #7 │ │ │ │ - rsbeq r5, r4, r8, lsl r8 │ │ │ │ - rsbeq r8, r5, r6, ror #6 │ │ │ │ - strdeq r5, [r4], #-122 @ 0xffffff86 @ │ │ │ │ - rsbeq r8, r5, sl, asr #6 │ │ │ │ - ldrdeq r5, [r4], #-126 @ 0xffffff82 @ │ │ │ │ - rsbeq r8, r5, lr, lsr #6 │ │ │ │ - rsbeq r5, r4, r2, asr #15 │ │ │ │ - rsbeq r8, r5, lr, lsl #6 │ │ │ │ - rsbeq r5, r4, r2, lsr #15 │ │ │ │ - rsbeq r8, r5, r8, lsl #6 │ │ │ │ - rsbeq r8, r5, r6, lsr #5 │ │ │ │ - rsbeq r5, r4, sl, lsr r7 │ │ │ │ + rsbeq r8, r5, lr, lsr #11 │ │ │ │ + rsbeq r5, r4, r2, asr #20 │ │ │ │ + rsbeq r8, r5, r0, ror r5 │ │ │ │ + rsbeq r5, r4, r4, lsl #20 │ │ │ │ + rsbeq r8, r5, r6, asr r5 │ │ │ │ + rsbeq r5, r4, sl, ror #19 │ │ │ │ + rsbeq r8, r5, ip, lsr #10 │ │ │ │ + rsbeq r5, r4, r0, asr #19 │ │ │ │ + strdeq r8, [r5], #-74 @ 0xffffffb6 @ │ │ │ │ + rsbeq r5, r4, lr, lsl #19 │ │ │ │ + rsbeq r8, r5, r4, ror #8 │ │ │ │ + strdeq r5, [r4], #-136 @ 0xffffff78 @ │ │ │ │ + mlseq r5, lr, r4, r8 │ │ │ │ + strdeq r8, [r5], #-54 @ 0xffffffca @ │ │ │ │ + rsbeq r8, r5, ip, lsl #7 │ │ │ │ + rsbeq r5, r4, r0, lsr #16 │ │ │ │ + rsbeq r8, r5, lr, ror #6 │ │ │ │ + rsbeq r5, r4, r2, lsl #16 │ │ │ │ + rsbeq r8, r5, r2, asr r3 │ │ │ │ + rsbeq r5, r4, r6, ror #15 │ │ │ │ + rsbeq r8, r5, r6, lsr r3 │ │ │ │ + rsbeq r5, r4, sl, asr #15 │ │ │ │ + rsbeq r8, r5, r6, lsl r3 │ │ │ │ + rsbeq r5, r4, sl, lsr #15 │ │ │ │ + rsbeq r8, r5, r0, lsl r3 │ │ │ │ + rsbeq r8, r5, lr, lsr #5 │ │ │ │ + rsbeq r5, r4, r2, asr #14 │ │ │ │ @ instruction: 0xf8df4607 │ │ │ │ vst3.8 {d16,d18,d20}, [pc :128], r4 │ │ │ │ ldrbtmi r7, [r8], #-454 @ 0xfffffe3a │ │ │ │ @ instruction: 0xf677300c │ │ │ │ @ instruction: 0xf8dffa93 │ │ │ │ @ instruction: 0x46390518 │ │ │ │ @ instruction: 0xf6774478 │ │ │ │ @@ -407303,68 +407303,68 @@ │ │ │ │ ldmdami fp!, {r0, r2, r4, fp, ip, sp, lr, pc} │ │ │ │ ldrbtmi r4, [r8], #-1593 @ 0xfffff9c7 │ │ │ │ @ instruction: 0xf8d0f677 │ │ │ │ mcrlt 7, 2, pc, cr8, cr14, {7} @ │ │ │ │ andhi pc, r0, pc, lsr #7 │ │ │ │ andeq r0, r0, r0 │ │ │ │ subsmi r0, r9, r0 │ │ │ │ - strdeq r8, [r5], #-18 @ 0xffffffee @ │ │ │ │ - rsbeq r5, r4, r4, lsl #13 │ │ │ │ - ldrdeq r8, [r5], #-18 @ 0xffffffee @ │ │ │ │ - rsbeq r5, r4, r2, ror #12 │ │ │ │ - rsbeq r8, r5, sl, lsr #3 │ │ │ │ - rsbeq r5, r4, ip, lsr r6 │ │ │ │ - rsbeq r8, r5, ip, lsl #3 │ │ │ │ - rsbeq r5, r4, ip, lsl r6 │ │ │ │ - rsbeq r8, r5, r8, ror #2 │ │ │ │ - strdeq r5, [r4], #-88 @ 0xffffffa8 @ │ │ │ │ - rsbeq r8, r5, sl, asr #2 │ │ │ │ - ldrdeq r5, [r4], #-90 @ 0xffffffa6 @ │ │ │ │ - rsbeq r8, r5, sl, lsr #2 │ │ │ │ - strhteq r5, [r4], #-92 @ 0xffffffa4 │ │ │ │ - rsbeq r8, r5, r8, lsl #2 │ │ │ │ - mlseq r4, sl, r5, r5 │ │ │ │ - ldrdeq r8, [r5], #-6 @ │ │ │ │ - rsbeq r5, r4, r8, ror #10 │ │ │ │ - strhteq r8, [r5], #-6 │ │ │ │ - rsbeq r5, r4, r8, asr #10 │ │ │ │ - rsbeq r8, r5, r8, rrx │ │ │ │ - strdeq r5, [r4], #-76 @ 0xffffffb4 @ │ │ │ │ - rsbeq r8, r5, r4, lsr r0 │ │ │ │ - rsbeq r5, r4, r8, asr #9 │ │ │ │ - rsbeq r8, r5, sl │ │ │ │ - rsbeq r7, r5, sl, lsr #31 │ │ │ │ - rsbeq r5, r4, lr, lsr r4 │ │ │ │ - rsbeq r7, r5, r4, ror pc │ │ │ │ - rsbeq r5, r4, r8, lsl #8 │ │ │ │ - rsbeq r7, r5, sl, asr pc │ │ │ │ - rsbeq r5, r4, ip, ror #7 │ │ │ │ - rsbeq r7, r5, r4, lsl #30 │ │ │ │ - rsbeq r7, r5, r4, lsl #30 │ │ │ │ - mlseq r4, r8, r3, r5 │ │ │ │ - ldrdeq r7, [r5], #-232 @ 0xffffff18 @ │ │ │ │ - rsbeq r5, r4, ip, ror #6 │ │ │ │ - rsbeq r7, r5, sl, ror pc │ │ │ │ - rsbeq r0, r4, r0, asr #28 │ │ │ │ - rsbeq r7, r5, r0, asr #28 │ │ │ │ - ldrdeq r5, [r4], #-36 @ 0xffffffdc @ │ │ │ │ - rsbeq r7, r5, r2, lsr #28 │ │ │ │ - strhteq r5, [r4], #-36 @ 0xffffffdc │ │ │ │ - rsbeq r7, r5, lr, lsr #27 │ │ │ │ - rsbeq r5, r4, r2, asr #4 │ │ │ │ - mlseq r5, r2, sp, r7 │ │ │ │ - rsbeq r5, r4, r6, lsr #4 │ │ │ │ - rsbeq r7, r5, r6, ror #26 │ │ │ │ - strdeq r5, [r4], #-26 @ 0xffffffe6 @ │ │ │ │ - rsbeq r7, r5, sl, asr #26 │ │ │ │ - ldrdeq r5, [r4], #-30 @ 0xffffffe2 @ │ │ │ │ - rsbeq r7, r5, r2, lsl sp │ │ │ │ - rsbeq r5, r4, r6, lsr #3 │ │ │ │ - strdeq r7, [r5], #-198 @ 0xffffff3a @ │ │ │ │ - rsbeq r5, r4, sl, lsl #3 │ │ │ │ + strdeq r8, [r5], #-26 @ 0xffffffe6 @ │ │ │ │ + rsbeq r5, r4, ip, lsl #13 │ │ │ │ + ldrdeq r8, [r5], #-26 @ 0xffffffe6 @ │ │ │ │ + rsbeq r5, r4, sl, ror #12 │ │ │ │ + strhteq r8, [r5], #-18 @ 0xffffffee │ │ │ │ + rsbeq r5, r4, r4, asr #12 │ │ │ │ + mlseq r5, r4, r1, r8 │ │ │ │ + rsbeq r5, r4, r4, lsr #12 │ │ │ │ + rsbeq r8, r5, r0, ror r1 │ │ │ │ + rsbeq r5, r4, r0, lsl #12 │ │ │ │ + rsbeq r8, r5, r2, asr r1 │ │ │ │ + rsbeq r5, r4, r2, ror #11 │ │ │ │ + rsbeq r8, r5, r2, lsr r1 │ │ │ │ + rsbeq r5, r4, r4, asr #11 │ │ │ │ + rsbeq r8, r5, r0, lsl r1 │ │ │ │ + rsbeq r5, r4, r2, lsr #11 │ │ │ │ + ldrdeq r8, [r5], #-14 @ │ │ │ │ + rsbeq r5, r4, r0, ror r5 │ │ │ │ + strhteq r8, [r5], #-14 │ │ │ │ + rsbeq r5, r4, r0, asr r5 │ │ │ │ + rsbeq r8, r5, r0, ror r0 │ │ │ │ + rsbeq r5, r4, r4, lsl #10 │ │ │ │ + rsbeq r8, r5, ip, lsr r0 │ │ │ │ + ldrdeq r5, [r4], #-64 @ 0xffffffc0 @ │ │ │ │ + rsbeq r8, r5, r2, lsl r0 │ │ │ │ + strhteq r7, [r5], #-242 @ 0xffffff0e │ │ │ │ + rsbeq r5, r4, r6, asr #8 │ │ │ │ + rsbeq r7, r5, ip, ror pc │ │ │ │ + rsbeq r5, r4, r0, lsl r4 │ │ │ │ + rsbeq r7, r5, r2, ror #30 │ │ │ │ + strdeq r5, [r4], #-52 @ 0xffffffcc @ │ │ │ │ + rsbeq r7, r5, ip, lsl #30 │ │ │ │ + rsbeq r7, r5, ip, lsl #30 │ │ │ │ + rsbeq r5, r4, r0, lsr #7 │ │ │ │ + rsbeq r7, r5, r0, ror #29 │ │ │ │ + rsbeq r5, r4, r4, ror r3 │ │ │ │ + rsbeq r7, r5, r2, lsl #31 │ │ │ │ + rsbeq r0, r4, r8, asr #28 │ │ │ │ + rsbeq r7, r5, r8, asr #28 │ │ │ │ + ldrdeq r5, [r4], #-44 @ 0xffffffd4 @ │ │ │ │ + rsbeq r7, r5, sl, lsr #28 │ │ │ │ + strhteq r5, [r4], #-44 @ 0xffffffd4 │ │ │ │ + strhteq r7, [r5], #-214 @ 0xffffff2a │ │ │ │ + rsbeq r5, r4, sl, asr #4 │ │ │ │ + mlseq r5, sl, sp, r7 │ │ │ │ + rsbeq r5, r4, lr, lsr #4 │ │ │ │ + rsbeq r7, r5, lr, ror #26 │ │ │ │ + rsbeq r5, r4, r2, lsl #4 │ │ │ │ + rsbeq r7, r5, r2, asr sp │ │ │ │ + rsbeq r5, r4, r6, ror #3 │ │ │ │ + rsbeq r7, r5, sl, lsl sp │ │ │ │ + rsbeq r5, r4, lr, lsr #3 │ │ │ │ + strdeq r7, [r5], #-206 @ 0xffffff32 @ │ │ │ │ + mlseq r4, r2, r1, r5 │ │ │ │ @ instruction: 0x1614f8df │ │ │ │ @ instruction: 0xf8d92200 │ │ │ │ ldrbtmi r0, [r9], #-0 │ │ │ │ @ instruction: 0xf914f38a │ │ │ │ stmdacs r1, {r0, r1, r2, r9, sl, lr} │ │ │ │ @ instruction: 0xf8dfd064 │ │ │ │ vst1.8 {d16-d18}, [pc], r4 │ │ │ │ @@ -407747,70 +407747,70 @@ │ │ │ │ orrvs pc, r0, pc, asr #8 │ │ │ │ andcc r4, ip, r8, ror r4 │ │ │ │ ldc2 6, cr15, [r8], {118} @ 0x76 │ │ │ │ @ instruction: 0x4639483a │ │ │ │ @ instruction: 0xf6764478 │ │ │ │ @ instruction: 0xf7fefd53 │ │ │ │ svclt 0x0000bacb │ │ │ │ - strhteq r0, [r4], #-182 @ 0xffffff4a │ │ │ │ - ldrdeq r7, [r5], #-190 @ 0xffffff42 @ │ │ │ │ - rsbeq r5, r4, r0, ror r0 │ │ │ │ - rsbeq r7, r5, ip, lsl #23 │ │ │ │ - rsbeq r5, r4, lr, lsl r0 │ │ │ │ - rsbeq r7, r5, sl, ror #22 │ │ │ │ - strdeq r4, [r4], #-252 @ 0xffffff04 @ │ │ │ │ - rsbeq r7, r5, lr, asr #22 │ │ │ │ - rsbeq r7, r5, sl, ror #23 │ │ │ │ - strdeq r7, [r5], #-174 @ 0xffffff52 @ │ │ │ │ - mlseq r4, r0, pc, r4 @ │ │ │ │ - ldrdeq r7, [r5], #-172 @ 0xffffff54 @ │ │ │ │ - rsbeq r4, r4, lr, ror #30 │ │ │ │ - mlseq r5, lr, sl, r7 │ │ │ │ - rsbeq r4, r4, r0, lsr pc │ │ │ │ - rsbeq r7, r5, lr, ror #20 │ │ │ │ - rsbeq r4, r4, r0, lsl #30 │ │ │ │ - rsbeq r5, r5, r6, lsl lr │ │ │ │ - rsbeq r7, r5, r6, lsr sl │ │ │ │ - rsbeq r4, r4, r8, asr #29 │ │ │ │ - strdeq r1, [r4], #-194 @ 0xffffff3e @ │ │ │ │ - strdeq r7, [r5], #-158 @ 0xffffff62 @ │ │ │ │ - mlseq r4, r0, lr, r4 │ │ │ │ - rsbeq r7, r5, ip, asr #21 │ │ │ │ - rsbeq r7, r5, r8, asr #19 │ │ │ │ - rsbeq r4, r4, sl, asr lr │ │ │ │ - mlseq r5, r8, r9, r7 │ │ │ │ - rsbeq r4, r4, sl, lsr #28 │ │ │ │ - rsbeq r7, r5, r8, ror #18 │ │ │ │ - strdeq r4, [r4], #-220 @ 0xffffff24 @ │ │ │ │ - rsbeq r7, r5, sl, lsr r9 │ │ │ │ - rsbeq r4, r4, lr, asr #27 │ │ │ │ - rsbeq ip, r3, r2, lsr #29 │ │ │ │ + strhteq r0, [r4], #-190 @ 0xffffff42 │ │ │ │ + rsbeq r7, r5, r6, ror #23 │ │ │ │ + rsbeq r5, r4, r8, ror r0 │ │ │ │ + mlseq r5, r4, fp, r7 │ │ │ │ + rsbeq r5, r4, r6, lsr #32 │ │ │ │ + rsbeq r7, r5, r2, ror fp │ │ │ │ + rsbeq r5, r4, r4 │ │ │ │ + rsbeq r7, r5, r6, asr fp │ │ │ │ + strdeq r7, [r5], #-178 @ 0xffffff4e @ │ │ │ │ + rsbeq r7, r5, r6, lsl #22 │ │ │ │ + mlseq r4, r8, pc, r4 @ │ │ │ │ + rsbeq r7, r5, r4, ror #21 │ │ │ │ + rsbeq r4, r4, r6, ror pc │ │ │ │ + rsbeq r7, r5, r6, lsr #21 │ │ │ │ rsbeq r4, r4, r8, lsr pc │ │ │ │ - rsbeq r7, r5, lr, ror #16 │ │ │ │ - rsbeq r4, r4, r2, lsl #26 │ │ │ │ - rsbeq r7, r5, r6, lsl r8 │ │ │ │ - rsbeq r4, r4, sl, lsr #25 │ │ │ │ - mlseq r5, r4, r7, r7 │ │ │ │ - rsbeq r7, r5, r6, lsr #15 │ │ │ │ - rsbeq r4, r4, sl, lsr ip │ │ │ │ - rsbeq r7, r5, sl, lsl #15 │ │ │ │ - rsbeq r4, r4, lr, lsl ip │ │ │ │ - rsbeq r7, r5, lr, ror #14 │ │ │ │ - rsbeq r4, r4, r2, lsl #24 │ │ │ │ - rsbeq r7, r5, r0, lsl r7 │ │ │ │ - rsbeq r4, r4, r4, lsr #23 │ │ │ │ - rsbeq r7, r5, r6, lsl #14 │ │ │ │ - rsbeq r7, r5, sl, lsr #13 │ │ │ │ - rsbeq r4, r4, lr, lsr fp │ │ │ │ - rsbeq r7, r5, ip, asr r6 │ │ │ │ - strdeq r4, [r4], #-160 @ 0xffffff60 @ │ │ │ │ - rsbeq r7, r5, r8, lsr #12 │ │ │ │ - strhteq r4, [r4], #-172 @ 0xffffff54 │ │ │ │ - strdeq r7, [r5], #-92 @ 0xffffffa4 @ │ │ │ │ - mlseq r4, r0, sl, r4 │ │ │ │ + rsbeq r7, r5, r6, ror sl │ │ │ │ + rsbeq r4, r4, r8, lsl #30 │ │ │ │ + rsbeq r5, r5, lr, lsl lr │ │ │ │ + rsbeq r7, r5, lr, lsr sl │ │ │ │ + ldrdeq r4, [r4], #-224 @ 0xffffff20 @ │ │ │ │ + strdeq r1, [r4], #-202 @ 0xffffff36 @ │ │ │ │ + rsbeq r7, r5, r6, lsl #20 │ │ │ │ + mlseq r4, r8, lr, r4 │ │ │ │ + ldrdeq r7, [r5], #-164 @ 0xffffff5c @ │ │ │ │ + ldrdeq r7, [r5], #-144 @ 0xffffff70 @ │ │ │ │ + rsbeq r4, r4, r2, ror #28 │ │ │ │ + rsbeq r7, r5, r0, lsr #19 │ │ │ │ + rsbeq r4, r4, r2, lsr lr │ │ │ │ + rsbeq r7, r5, r0, ror r9 │ │ │ │ + rsbeq r4, r4, r4, lsl #28 │ │ │ │ + rsbeq r7, r5, r2, asr #18 │ │ │ │ + ldrdeq r4, [r4], #-214 @ 0xffffff2a @ │ │ │ │ + rsbeq ip, r3, sl, lsr #29 │ │ │ │ + rsbeq r4, r4, r0, asr #30 │ │ │ │ + rsbeq r7, r5, r6, ror r8 │ │ │ │ + rsbeq r4, r4, sl, lsl #26 │ │ │ │ + rsbeq r7, r5, lr, lsl r8 │ │ │ │ + strhteq r4, [r4], #-194 @ 0xffffff3e │ │ │ │ + mlseq r5, ip, r7, r7 │ │ │ │ + rsbeq r7, r5, lr, lsr #15 │ │ │ │ + rsbeq r4, r4, r2, asr #24 │ │ │ │ + mlseq r5, r2, r7, r7 │ │ │ │ + rsbeq r4, r4, r6, lsr #24 │ │ │ │ + rsbeq r7, r5, r6, ror r7 │ │ │ │ + rsbeq r4, r4, sl, lsl #24 │ │ │ │ + rsbeq r7, r5, r8, lsl r7 │ │ │ │ + rsbeq r4, r4, ip, lsr #23 │ │ │ │ + rsbeq r7, r5, lr, lsl #14 │ │ │ │ + strhteq r7, [r5], #-98 @ 0xffffff9e │ │ │ │ + rsbeq r4, r4, r6, asr #22 │ │ │ │ + rsbeq r7, r5, r4, ror #12 │ │ │ │ + strdeq r4, [r4], #-168 @ 0xffffff58 @ │ │ │ │ + rsbeq r7, r5, r0, lsr r6 │ │ │ │ + rsbeq r4, r4, r4, asr #21 │ │ │ │ + rsbeq r7, r5, r4, lsl #12 │ │ │ │ + mlseq r4, r8, sl, r4 │ │ │ │ ldmmi r0!, {r0, r2, r3, r5, r8, fp, sp, lr, pc}^ │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00b8f8cc │ │ │ │ strtcs pc, [r4], #2271 @ 0x8df │ │ │ │ @ instruction: 0xf8dfb08c │ │ │ │ strmi r3, [r7], -r4, lsr #9 │ │ │ │ @@ -408106,76 +408106,76 @@ │ │ │ │ andeq r0, r0, r0 │ │ │ │ ldmibls r9, {r1, r3, r4, r7, r8, fp, ip, pc} │ │ │ │ svccc 0x00b99999 │ │ │ │ @ instruction: 0x47ae147b │ │ │ │ svccc 0x00847ae1 │ │ │ │ rsbeq sp, pc, r0, lsr #11 │ │ │ │ @ instruction: 0x000011b8 │ │ │ │ - rsbeq r7, r5, r2, lsr #9 │ │ │ │ + rsbeq r7, r5, sl, lsr #9 │ │ │ │ @ instruction: 0xffffe40b │ │ │ │ - mlseq r5, r4, r5, r7 │ │ │ │ - rsbeq r6, r4, lr, lsr r7 │ │ │ │ + mlseq r5, ip, r5, r7 │ │ │ │ + rsbeq r6, r4, r6, asr #14 │ │ │ │ andeq r0, r0, r3, lsr #10 │ │ │ │ - rsbeq r7, r5, lr, asr r4 │ │ │ │ - strdeq r4, [r4], #-128 @ 0xffffff80 @ │ │ │ │ + rsbeq r7, r5, r6, ror #8 │ │ │ │ + strdeq r4, [r4], #-136 @ 0xffffff78 @ │ │ │ │ strdeq sp, [pc], #-76 @ │ │ │ │ - rsbeq r7, r5, r2, lsr #8 │ │ │ │ - strhteq r4, [r4], #-134 @ 0xffffff7a │ │ │ │ + rsbeq r7, r5, sl, lsr #8 │ │ │ │ + strhteq r4, [r4], #-142 @ 0xffffff72 │ │ │ │ @ instruction: 0xffffe2e1 │ │ │ │ @ instruction: 0xffffe2a3 │ │ │ │ - rsbeq r7, r5, r4, ror #7 │ │ │ │ - rsbeq r4, r4, r8, ror r8 │ │ │ │ - rsbeq r7, r5, sl, asr #7 │ │ │ │ - rsbeq r4, r4, lr, asr r8 │ │ │ │ - strdeq r7, [r5], #-76 @ 0xffffffb4 @ │ │ │ │ - rsbeq r7, r5, r6, lsr r5 │ │ │ │ - rsbeq r7, r5, r6, lsr r5 │ │ │ │ - rsbeq r7, r5, r8, ror #10 │ │ │ │ - rsbeq r7, r5, ip, asr r3 │ │ │ │ - strdeq r4, [r4], #-112 @ 0xffffff90 @ │ │ │ │ - rsbeq r7, r5, r2, asr #6 │ │ │ │ - ldrdeq r4, [r4], #-118 @ 0xffffff8a @ │ │ │ │ - rsbeq r7, r5, r8, lsr #10 │ │ │ │ - rsbeq r7, r5, r4, asr r5 │ │ │ │ - rsbeq r7, r5, ip, ror #5 │ │ │ │ - rsbeq r4, r4, r0, lsl #15 │ │ │ │ - rsbeq r7, r5, r2, lsr #10 │ │ │ │ - rsbeq r7, r5, r4, asr r5 │ │ │ │ - mlseq r5, r4, r2, r7 │ │ │ │ - rsbeq r4, r4, r8, lsr #14 │ │ │ │ - rsbeq r7, r5, r6, ror r2 │ │ │ │ - rsbeq r4, r4, r8, lsl #14 │ │ │ │ - rsbeq r7, r5, r6, lsr r5 │ │ │ │ - strdeq r7, [r5], #-72 @ 0xffffffb8 @ │ │ │ │ - rsbeq r7, r5, r4, lsr #4 │ │ │ │ - strhteq r4, [r4], #-104 @ 0xffffff98 │ │ │ │ - rsbeq r7, r5, r6, lsl r5 │ │ │ │ - rsbeq r7, r5, ip, ror #10 │ │ │ │ - ldrdeq r7, [r5], #-30 @ 0xffffffe2 @ │ │ │ │ - rsbeq r4, r4, r2, ror r6 │ │ │ │ - rsbeq r7, r5, r4, asr #10 │ │ │ │ - rsbeq r7, r5, r6, lsl #11 │ │ │ │ - mlseq r5, sl, r1, r7 │ │ │ │ - rsbeq r4, r4, lr, lsr #12 │ │ │ │ - rsbeq r7, r5, r8, lsr #11 │ │ │ │ + rsbeq r7, r5, ip, ror #7 │ │ │ │ + rsbeq r4, r4, r0, lsl #17 │ │ │ │ + ldrdeq r7, [r5], #-50 @ 0xffffffce @ │ │ │ │ + rsbeq r4, r4, r6, ror #16 │ │ │ │ + rsbeq r7, r5, r4, lsl #10 │ │ │ │ + rsbeq r7, r5, lr, lsr r5 │ │ │ │ + rsbeq r7, r5, lr, lsr r5 │ │ │ │ + rsbeq r7, r5, r0, ror r5 │ │ │ │ + rsbeq r7, r5, r4, ror #6 │ │ │ │ + strdeq r4, [r4], #-120 @ 0xffffff88 @ │ │ │ │ + rsbeq r7, r5, sl, asr #6 │ │ │ │ + ldrdeq r4, [r4], #-126 @ 0xffffff82 @ │ │ │ │ + rsbeq r7, r5, r0, lsr r5 │ │ │ │ + rsbeq r7, r5, ip, asr r5 │ │ │ │ + strdeq r7, [r5], #-36 @ 0xffffffdc @ │ │ │ │ + rsbeq r4, r4, r8, lsl #15 │ │ │ │ + rsbeq r7, r5, sl, lsr #10 │ │ │ │ rsbeq r7, r5, ip, asr r5 │ │ │ │ - rsbeq r7, r5, r2, asr r1 │ │ │ │ - rsbeq r4, r4, r6, ror #11 │ │ │ │ - rsbeq r7, r5, r2, lsl #11 │ │ │ │ - rsbeq r7, r5, ip, asr #11 │ │ │ │ - rsbeq r7, r5, r4, lsl r1 │ │ │ │ - rsbeq r4, r4, r8, lsr #11 │ │ │ │ - strhteq r7, [r5], #-82 @ 0xffffffae │ │ │ │ - rsbeq r7, r5, ip, lsl #12 │ │ │ │ - ldrdeq r7, [r5], #-10 @ │ │ │ │ - rsbeq r4, r4, lr, ror #10 │ │ │ │ - rsbeq r7, r5, ip, ror #11 │ │ │ │ - rsbeq r7, r5, ip, lsl r6 │ │ │ │ - mlseq r5, r0, r0, r7 │ │ │ │ - rsbeq r4, r4, r4, lsr #10 │ │ │ │ + mlseq r5, ip, r2, r7 │ │ │ │ + rsbeq r4, r4, r0, lsr r7 │ │ │ │ + rsbeq r7, r5, lr, ror r2 │ │ │ │ + rsbeq r4, r4, r0, lsl r7 │ │ │ │ + rsbeq r7, r5, lr, lsr r5 │ │ │ │ + rsbeq r7, r5, r0, lsl #10 │ │ │ │ + rsbeq r7, r5, ip, lsr #4 │ │ │ │ + rsbeq r4, r4, r0, asr #13 │ │ │ │ + rsbeq r7, r5, lr, lsl r5 │ │ │ │ + rsbeq r7, r5, r4, ror r5 │ │ │ │ + rsbeq r7, r5, r6, ror #3 │ │ │ │ + rsbeq r4, r4, sl, ror r6 │ │ │ │ + rsbeq r7, r5, ip, asr #10 │ │ │ │ + rsbeq r7, r5, lr, lsl #11 │ │ │ │ + rsbeq r7, r5, r2, lsr #3 │ │ │ │ + rsbeq r4, r4, r6, lsr r6 │ │ │ │ + strhteq r7, [r5], #-80 @ 0xffffffb0 │ │ │ │ + rsbeq r7, r5, r4, ror #10 │ │ │ │ + rsbeq r7, r5, sl, asr r1 │ │ │ │ + rsbeq r4, r4, lr, ror #11 │ │ │ │ + rsbeq r7, r5, sl, lsl #11 │ │ │ │ + ldrdeq r7, [r5], #-84 @ 0xffffffac @ │ │ │ │ + rsbeq r7, r5, ip, lsl r1 │ │ │ │ + strhteq r4, [r4], #-80 @ 0xffffffb0 │ │ │ │ + strhteq r7, [r5], #-90 @ 0xffffffa6 │ │ │ │ + rsbeq r7, r5, r4, lsl r6 │ │ │ │ + rsbeq r7, r5, r2, ror #1 │ │ │ │ + rsbeq r4, r4, r6, ror r5 │ │ │ │ + strdeq r7, [r5], #-84 @ 0xffffffac @ │ │ │ │ + rsbeq r7, r5, r4, lsr #12 │ │ │ │ + mlseq r5, r8, r0, r7 │ │ │ │ + rsbeq r4, r4, ip, lsr #10 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ bl fecf8c14 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strdlt r0, [r3], r0 @ │ │ │ │ ldc2 7, cr15, [sl, #-1020] @ 0xfffffc04 │ │ │ │ stmdacs r1, {r0, r1, r9, sl, lr} │ │ │ │ ldrmi sp, [r8], -r2, lsl #2 │ │ │ │ @@ -408185,16 +408185,16 @@ │ │ │ │ andcc r4, ip, r8, ror r4 │ │ │ │ @ instruction: 0xf92cf676 │ │ │ │ stmdbls r1, {r0, r2, fp, lr} │ │ │ │ @ instruction: 0xf6764478 │ │ │ │ blls 2201e4 │ │ │ │ andlt r4, r3, r8, lsl r6 │ │ │ │ svclt 0x0000bd00 │ │ │ │ - rsbeq r6, r5, r4, lsr #30 │ │ │ │ - strhteq r4, [r4], #-56 @ 0xffffffc8 │ │ │ │ + rsbeq r6, r5, ip, lsr #30 │ │ │ │ + rsbeq r4, r4, r0, asr #7 │ │ │ │ andeq r0, r0, r0 │ │ │ │ ldrbmi lr, [r0, sp, lsr #18]! │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ blhi 2dcf1c >::_M_default_append(unsigned int)@@Base+0x5a358> │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00c8f8cc │ │ │ │ ldrmi fp, [sp], -r2, lsl #1 │ │ │ │ @@ -408342,16 +408342,16 @@ │ │ │ │ blx 5dd870 │ │ │ │ strcs fp, [r1], #-4044 @ 0xfffff034 │ │ │ │ str r2, [sp, -r0, lsl #8] │ │ │ │ @ instruction: 0x47ae147b │ │ │ │ svccc 0x00847ae1 │ │ │ │ ldmibls r9, {r1, r3, r4, r7, r8, fp, ip, pc} │ │ │ │ svccc 0x00b99999 │ │ │ │ - rsbeq r7, r5, r6, asr #6 │ │ │ │ - rsbeq r7, r5, ip, asr r3 │ │ │ │ + rsbeq r7, r5, lr, asr #6 │ │ │ │ + rsbeq r7, r5, r4, ror #6 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ bl fecf8ed4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strdlt r0, [r2], r0 @ │ │ │ │ strmi r4, [r8], -r4, lsl #12 │ │ │ │ cdp2 2, 8, cr15, cr2, cr0, {4} │ │ │ │ strtmi r4, [r0], -r1, lsl #12 │ │ │ │ @@ -408363,16 +408363,16 @@ │ │ │ │ ldrbtmi r4, [r8], #-2054 @ 0xfffff7fa │ │ │ │ @ instruction: 0xf675300c │ │ │ │ stmdami r5, {r0, r1, r2, r6, r7, r8, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ ldrbtmi r9, [r8], #-2305 @ 0xfffff6ff │ │ │ │ @ instruction: 0xf882f676 │ │ │ │ ldrmi r9, [r8], -r1, lsl #22 │ │ │ │ ldclt 0, cr11, [r0, #-8] │ │ │ │ - rsbeq r7, r5, lr, ror #3 │ │ │ │ - rsbeq r4, r4, lr, ror #1 │ │ │ │ + strdeq r7, [r5], #-22 @ 0xffffffea @ │ │ │ │ + strdeq r4, [r4], #-6 @ │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ bl fecf8f28 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strdlt r0, [r2], r0 @ │ │ │ │ strmi r4, [r8], -r4, lsl #12 │ │ │ │ vaddw.s8 , q0, d1 │ │ │ │ bls 221698 │ │ │ │ @@ -408385,16 +408385,16 @@ │ │ │ │ ldrbtmi r4, [r8], #-2054 @ 0xfffff7fa │ │ │ │ @ instruction: 0xf675300c │ │ │ │ stmdami r5, {r0, r1, r3, r4, r7, r8, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ ldrbtmi r9, [r8], #-2305 @ 0xfffff6ff │ │ │ │ @ instruction: 0xf856f676 │ │ │ │ ldrmi r9, [r8], -r1, lsl #22 │ │ │ │ ldclt 0, cr11, [r0, #-8] │ │ │ │ - mlseq r5, r6, r1, r7 │ │ │ │ - mlseq r4, r6, r0, r4 │ │ │ │ + mlseq r5, lr, r1, r7 │ │ │ │ + mlseq r4, lr, r0, r4 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl fecf8f80 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ bmi 725d08 │ │ │ │ blmi 74dfa0 │ │ │ │ ldrbtmi r4, [sl], #-1541 @ 0xfffff9fb │ │ │ │ strmi r4, [ip], -r8, lsl #12 │ │ │ │ @@ -408415,15 +408415,15 @@ │ │ │ │ subsmi r9, sl, r3, lsl #22 │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ andcs sp, r1, r2, lsl #2 │ │ │ │ ldclt 0, cr11, [r0, #-20]! @ 0xffffffec │ │ │ │ stc 6, cr15, [r8], #444 @ 0x1bc │ │ │ │ rsbeq ip, pc, r2, lsl #25 │ │ │ │ @ instruction: 0x000011b8 │ │ │ │ - rsbeq r7, r5, ip, ror r1 │ │ │ │ + rsbeq r7, r5, r4, lsl #3 │ │ │ │ rsbeq ip, pc, sl, asr #24 │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl fecf8ff8 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldrdlt r0, [r7], r0 @ │ │ │ │ strmi r4, [r7], -ip, lsl #12 │ │ │ │ ldrmi r4, [lr], -r8, lsl #12 │ │ │ │ @@ -408450,16 +408450,16 @@ │ │ │ │ ldrbtmi r4, [r8], #-1569 @ 0xfffff9df │ │ │ │ @ instruction: 0xffdaf675 │ │ │ │ andlt r4, r7, r0, lsr #12 │ │ │ │ svclt 0x0000bdf0 │ │ │ │ andhi pc, r0, pc, lsr #7 │ │ │ │ @ instruction: 0xffffffff │ │ │ │ @ instruction: 0xffffffff │ │ │ │ - mlseq r5, lr, r0, r7 │ │ │ │ - mlseq r4, lr, pc, r3 @ │ │ │ │ + rsbeq r7, r5, r6, lsr #1 │ │ │ │ + rsbeq r3, r4, r6, lsr #31 │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl fecf9084 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ bmi fe2a5d6c │ │ │ │ blmi fe2ce0c4 │ │ │ │ ldrbtmi r4, [sl], #-1541 @ 0xfffff9fb │ │ │ │ ldmdavs fp, {r0, r1, r4, r6, r7, fp, ip, lr} │ │ │ │ @@ -408589,38 +408589,38 @@ │ │ │ │ svccc 0x00b99999 │ │ │ │ ldmibls r9, {r1, r3, r4, r7, r8, fp, ip, pc} │ │ │ │ svccc 0x00e99999 │ │ │ │ ldmibls r9, {r1, r3, r4, r7, r8, fp, ip, pc} │ │ │ │ svccc 0x00a99999 │ │ │ │ rsbeq ip, pc, lr, ror fp @ │ │ │ │ @ instruction: 0x000011b8 │ │ │ │ - rsbeq r7, r5, r2, lsl #1 │ │ │ │ + rsbeq r7, r5, sl, lsl #1 │ │ │ │ @ instruction: 0xffffff2f │ │ │ │ - rsbeq r7, r5, r0, asr #1 │ │ │ │ - rsbeq r7, r5, lr, rrx │ │ │ │ + rsbeq r7, r5, r8, asr #1 │ │ │ │ + rsbeq r7, r5, r6, ror r0 │ │ │ │ strdeq r0, [r0], -fp │ │ │ │ - ldrdeq r6, [r5], #-244 @ 0xffffff0c @ │ │ │ │ - ldrdeq r3, [r4], #-228 @ 0xffffff1c @ │ │ │ │ + ldrdeq r6, [r5], #-252 @ 0xffffff04 @ │ │ │ │ + ldrdeq r3, [r4], #-236 @ 0xffffff14 @ │ │ │ │ rsbeq ip, pc, r2, ror #21 │ │ │ │ - rsbeq r6, r5, r0, lsr #31 │ │ │ │ - rsbeq r3, r4, r0, lsr #29 │ │ │ │ + rsbeq r6, r5, r8, lsr #31 │ │ │ │ + rsbeq r3, r4, r8, lsr #29 │ │ │ │ @ instruction: 0xfffffe0f │ │ │ │ @ instruction: 0xfffffda5 │ │ │ │ - rsbeq r6, r5, r2, ror #30 │ │ │ │ - rsbeq r3, r4, r2, ror #28 │ │ │ │ - rsbeq r6, r5, r8, asr #30 │ │ │ │ - rsbeq r3, r4, r8, asr #28 │ │ │ │ + rsbeq r6, r5, sl, ror #30 │ │ │ │ + rsbeq r3, r4, sl, ror #28 │ │ │ │ + rsbeq r6, r5, r0, asr pc │ │ │ │ + rsbeq r3, r4, r0, asr lr │ │ │ │ @ instruction: 0xfffffd0b │ │ │ │ @ instruction: 0xfffffa7d │ │ │ │ - rsbeq r6, r5, ip, asr #29 │ │ │ │ - rsbeq r3, r4, ip, asr #27 │ │ │ │ - strhteq r6, [r5], #-226 @ 0xffffff1e │ │ │ │ - strhteq r3, [r4], #-210 @ 0xffffff2e │ │ │ │ - mlseq r5, r4, lr, r6 │ │ │ │ - mlseq r4, r2, sp, r3 │ │ │ │ + ldrdeq r6, [r5], #-228 @ 0xffffff1c @ │ │ │ │ + ldrdeq r3, [r4], #-212 @ 0xffffff2c @ │ │ │ │ + strhteq r6, [r5], #-234 @ 0xffffff16 │ │ │ │ + strhteq r3, [r4], #-218 @ 0xffffff26 │ │ │ │ + mlseq r5, ip, lr, r6 │ │ │ │ + mlseq r4, sl, sp, r3 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ bl fecf930c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strdlt r0, [r3], r0 @ │ │ │ │ mrc2 7, 5, pc, cr2, cr15, {7} │ │ │ │ stmdacs r1, {r0, r1, r9, sl, lr} │ │ │ │ ldrmi sp, [r8], -r2, lsl #2 │ │ │ │ @@ -408629,16 +408629,16 @@ │ │ │ │ ldrbtmi r4, [r8], #-2054 @ 0xfffff7fa │ │ │ │ @ instruction: 0xf675300c │ │ │ │ stmdami r5, {r0, r4, r5, r7, r8, sl, fp, ip, sp, lr, pc} │ │ │ │ ldrbtmi r9, [r8], #-2305 @ 0xfffff6ff │ │ │ │ mcr2 6, 3, pc, cr12, cr5, {3} @ │ │ │ │ ldrmi r9, [r8], -r1, lsl #22 │ │ │ │ stclt 0, cr11, [r0, #-12] │ │ │ │ - rsbeq r6, r5, r2, asr #27 │ │ │ │ - rsbeq r3, r4, r2, asr #25 │ │ │ │ + rsbeq r6, r5, sl, asr #27 │ │ │ │ + rsbeq r3, r4, sl, asr #25 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl fecf9354 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ bmi 7660dc │ │ │ │ blmi 78e374 │ │ │ │ ldrbtmi r4, [sl], #-1541 @ 0xfffff9fb │ │ │ │ strmi r4, [ip], -r8, lsl #12 │ │ │ │ @@ -408660,15 +408660,15 @@ │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ mrsle r0, LR_svc │ │ │ │ andlt r2, r5, r1 │ │ │ │ @ instruction: 0xf66fbd30 │ │ │ │ svclt 0x0000eabe │ │ │ │ rsbeq ip, pc, lr, lsr #17 │ │ │ │ @ instruction: 0x000011b8 │ │ │ │ - rsbeq r6, r5, sl, lsl lr │ │ │ │ + rsbeq r6, r5, r2, lsr #28 │ │ │ │ rsbeq ip, pc, r4, ror r8 @ │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ bl fecf93d0 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strdlt r0, [r2], r0 @ │ │ │ │ movwls r4, #5636 @ 0x1604 │ │ │ │ @ instruction: 0xf8a8f39e │ │ │ │ @@ -408689,16 +408689,16 @@ │ │ │ │ ldrbtmi r4, [r8], #-2054 @ 0xfffff7fa │ │ │ │ @ instruction: 0xf675300c │ │ │ │ stmdami r5, {r0, r3, r4, r5, r8, sl, fp, ip, sp, lr, pc} │ │ │ │ ldrbtmi r9, [r8], #-2305 @ 0xfffff6ff │ │ │ │ ldc2l 6, cr15, [r4, #468]! @ 0x1d4 │ │ │ │ ldrmi r9, [r8], -r1, lsl #22 │ │ │ │ ldclt 0, cr11, [r0, #-8] │ │ │ │ - rsbeq r6, r5, r6, lsr #27 │ │ │ │ - ldrdeq r3, [r4], #-178 @ 0xffffff4e @ │ │ │ │ + rsbeq r6, r5, lr, lsr #27 │ │ │ │ + ldrdeq r3, [r4], #-186 @ 0xffffff46 @ │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ blhi 4dd6fc │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ andeq pc, r0, ip, asr #17 │ │ │ │ ldceq 8, cr15, [r0], {76} @ 0x4c │ │ │ │ bmi ffb73aac │ │ │ │ @@ -408930,21 +408930,21 @@ │ │ │ │ ldc2 6, cr15, [sl], {117} @ 0x75 │ │ │ │ rsb r9, sl, r2, lsl #20 │ │ │ │ ldrlt r4, [r9, #-3109]! @ 0xfffff3db │ │ │ │ strbpl r6, [r7], #-2187 @ 0xfffff775 │ │ │ │ ... │ │ │ │ strhteq ip, [pc], #-116 │ │ │ │ @ instruction: 0x000011b8 │ │ │ │ - rsbeq r6, r5, r0, ror #25 │ │ │ │ - ldrdeq r6, [r5], #-188 @ 0xffffff44 @ │ │ │ │ - ldrdeq r6, [r5], #-176 @ 0xffffff50 @ │ │ │ │ - rsbeq r6, r5, r8, ror sl │ │ │ │ - rsbeq r3, r4, r4, lsr #17 │ │ │ │ - strdeq r6, [r5], #-146 @ 0xffffff6e @ │ │ │ │ - rsbeq r3, r4, lr, lsl r8 │ │ │ │ + rsbeq r6, r5, r8, ror #25 │ │ │ │ + rsbeq r6, r5, r4, ror #23 │ │ │ │ + ldrdeq r6, [r5], #-184 @ 0xffffff48 @ │ │ │ │ + rsbeq r6, r5, r0, lsl #21 │ │ │ │ + rsbeq r3, r4, ip, lsr #17 │ │ │ │ + strdeq r6, [r5], #-154 @ 0xffffff66 @ │ │ │ │ + rsbeq r3, r4, r6, lsr #16 │ │ │ │ mrc 6, 5, r4, cr0, cr0, {1} │ │ │ │ @ instruction: 0xf38bdb49 │ │ │ │ ldmdavs r3!, {r0, r2, r3, r8, fp, ip, sp, lr, pc}^ │ │ │ │ @ instruction: 0xf5032801 │ │ │ │ ldc 3, cr6, [r3, #696] @ 0x2b8 │ │ │ │ tstle r3, r0, lsl #22 │ │ │ │ blle 13de0f8 │ │ │ │ @@ -409000,15 +409000,15 @@ │ │ │ │ blls 11ddfe0 │ │ │ │ @ instruction: 0xf8a8f39e │ │ │ │ mrc 8, 5, r6, cr1, cr11, {3} │ │ │ │ @ instruction: 0xf5030b40 │ │ │ │ ldc 3, cr6, [r3, #696] @ 0x2b8 │ │ │ │ vmov.f64 d7, #64 @ 0x3e000000 0.125 │ │ │ │ vsqrt.f64 d16, d7 │ │ │ │ - ble 860f58 │ │ │ │ + ble 860f58 │ │ │ │ blvc 6ddd70 │ │ │ │ blhi 1de1fc │ │ │ │ mrc 6, 1, r4, cr8, cr8, {1} │ │ │ │ @ instruction: 0xf39e8b47 │ │ │ │ @ instruction: 0xed95f953 │ │ │ │ @ instruction: 0x4638ab14 │ │ │ │ blhi 1ddfd4 │ │ │ │ @@ -409157,53 +409157,53 @@ │ │ │ │ andcc r4, ip, r8, ror r4 │ │ │ │ @ instruction: 0xf990f675 │ │ │ │ stmdbls r2, {r1, r3, r5, fp, lr} │ │ │ │ @ instruction: 0xf6754478 │ │ │ │ bls 2612ac │ │ │ │ @ instruction: 0xf66ee69b │ │ │ │ svclt 0x0000eed6 │ │ │ │ - rsbeq r4, r7, r8, lsl #22 │ │ │ │ - rsbeq r6, r5, r2, asr #18 │ │ │ │ - rsbeq r3, r4, lr, ror #14 │ │ │ │ + rsbeq r4, r7, r0, lsl fp │ │ │ │ + rsbeq r6, r5, sl, asr #18 │ │ │ │ + rsbeq r3, r4, r6, ror r7 │ │ │ │ rsbeq ip, pc, ip, asr #6 │ │ │ │ @ instruction: 0x000011b8 │ │ │ │ - rsbeq r6, r5, r2, lsr r8 │ │ │ │ - rsbeq r3, r4, lr, asr r6 │ │ │ │ - rsbeq r6, r5, r4, lsl r8 │ │ │ │ - rsbeq r3, r4, r0, asr #12 │ │ │ │ - strdeq r6, [r5], #-118 @ 0xffffff8a @ │ │ │ │ - rsbeq r3, r4, r2, lsr #12 │ │ │ │ - ldrdeq r6, [r5], #-122 @ 0xffffff86 @ │ │ │ │ - rsbeq r3, r4, r6, lsl #12 │ │ │ │ - strhteq r6, [r5], #-124 @ 0xffffff84 │ │ │ │ - rsbeq r3, r4, r8, ror #11 │ │ │ │ - mlseq r5, lr, r7, r6 │ │ │ │ - rsbeq r3, r4, sl, asr #11 │ │ │ │ - rsbeq r6, r5, r0, lsl #15 │ │ │ │ - rsbeq r3, r4, ip, lsr #11 │ │ │ │ - rsbeq r6, r5, r2, ror #14 │ │ │ │ - rsbeq r3, r4, lr, lsl #11 │ │ │ │ - rsbeq r6, r5, r4, asr #14 │ │ │ │ - rsbeq r3, r4, r0, ror r5 │ │ │ │ - rsbeq r6, r5, r6, lsr #14 │ │ │ │ - rsbeq r3, r4, r2, asr r5 │ │ │ │ - rsbeq r6, r5, r8, lsl #14 │ │ │ │ - rsbeq r3, r4, r4, lsr r5 │ │ │ │ - rsbeq r6, r5, sl, ror #13 │ │ │ │ - rsbeq r3, r4, r6, lsl r5 │ │ │ │ - rsbeq r6, r5, ip, asr #13 │ │ │ │ - strdeq r3, [r4], #-72 @ 0xffffffb8 @ │ │ │ │ - rsbeq r6, r5, lr, lsr #13 │ │ │ │ - ldrdeq r3, [r4], #-74 @ 0xffffffb6 @ │ │ │ │ - mlseq r5, r0, r6, r6 │ │ │ │ - strhteq r3, [r4], #-76 @ 0xffffffb4 │ │ │ │ - rsbeq r6, r5, r2, ror r6 │ │ │ │ - mlseq r4, lr, r4, r3 │ │ │ │ - rsbeq r6, r5, r4, asr r6 │ │ │ │ - rsbeq r3, r4, r0, lsl #9 │ │ │ │ + rsbeq r6, r5, sl, lsr r8 │ │ │ │ + rsbeq r3, r4, r6, ror #12 │ │ │ │ + rsbeq r6, r5, ip, lsl r8 │ │ │ │ + rsbeq r3, r4, r8, asr #12 │ │ │ │ + strdeq r6, [r5], #-126 @ 0xffffff82 @ │ │ │ │ + rsbeq r3, r4, sl, lsr #12 │ │ │ │ + rsbeq r6, r5, r2, ror #15 │ │ │ │ + rsbeq r3, r4, lr, lsl #12 │ │ │ │ + rsbeq r6, r5, r4, asr #15 │ │ │ │ + strdeq r3, [r4], #-80 @ 0xffffffb0 @ │ │ │ │ + rsbeq r6, r5, r6, lsr #15 │ │ │ │ + ldrdeq r3, [r4], #-82 @ 0xffffffae @ │ │ │ │ + rsbeq r6, r5, r8, lsl #15 │ │ │ │ + strhteq r3, [r4], #-84 @ 0xffffffac │ │ │ │ + rsbeq r6, r5, sl, ror #14 │ │ │ │ + mlseq r4, r6, r5, r3 │ │ │ │ + rsbeq r6, r5, ip, asr #14 │ │ │ │ + rsbeq r3, r4, r8, ror r5 │ │ │ │ + rsbeq r6, r5, lr, lsr #14 │ │ │ │ + rsbeq r3, r4, sl, asr r5 │ │ │ │ + rsbeq r6, r5, r0, lsl r7 │ │ │ │ + rsbeq r3, r4, ip, lsr r5 │ │ │ │ + strdeq r6, [r5], #-98 @ 0xffffff9e @ │ │ │ │ + rsbeq r3, r4, lr, lsl r5 │ │ │ │ + ldrdeq r6, [r5], #-100 @ 0xffffff9c @ │ │ │ │ + rsbeq r3, r4, r0, lsl #10 │ │ │ │ + strhteq r6, [r5], #-102 @ 0xffffff9a │ │ │ │ + rsbeq r3, r4, r2, ror #9 │ │ │ │ + mlseq r5, r8, r6, r6 │ │ │ │ + rsbeq r3, r4, r4, asr #9 │ │ │ │ + rsbeq r6, r5, sl, ror r6 │ │ │ │ + rsbeq r3, r4, r6, lsr #9 │ │ │ │ + rsbeq r6, r5, ip, asr r6 │ │ │ │ + rsbeq r3, r4, r8, lsl #9 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ blhi 45dee4 │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ cdpeq 8, 15, cr15, cr8, cr12, {6} │ │ │ │ strpl pc, [r8, #-2271] @ 0xfffff721 │ │ │ │ @ instruction: 0xf8dfb0af │ │ │ │ @@ -409527,22 +409527,22 @@ │ │ │ │ ldrlt r4, [r9, #-3109]! @ 0xfffff3db │ │ │ │ strbpl r6, [r7], #-2187 @ 0xfffff775 │ │ │ │ teqcc r3, #-872415232 @ 0xcc000000 │ │ │ │ svccc 0x00d33333 │ │ │ │ rsbeq fp, pc, lr, asr #31 │ │ │ │ @ instruction: 0x000011b8 │ │ │ │ rsbeq fp, pc, r6, lsr #31 │ │ │ │ - rsbeq r6, r5, r4, lsr #7 │ │ │ │ - rsbeq r6, r5, sl, lsl #5 │ │ │ │ - strhteq r3, [r4], #-6 │ │ │ │ - rsbeq r6, r5, r2, ror r2 │ │ │ │ - mlseq r4, lr, r0, r3 │ │ │ │ - rsbeq r6, r5, r8, asr r2 │ │ │ │ - strdeq r6, [r5], #-18 @ 0xffffffee @ │ │ │ │ - rsbeq r3, r4, lr, lsl r0 │ │ │ │ + rsbeq r6, r5, ip, lsr #7 │ │ │ │ + mlseq r5, r2, r2, r6 │ │ │ │ + strhteq r3, [r4], #-14 │ │ │ │ + rsbeq r6, r5, sl, ror r2 │ │ │ │ + rsbeq r3, r4, r6, lsr #1 │ │ │ │ + rsbeq r6, r5, r0, ror #4 │ │ │ │ + strdeq r6, [r5], #-26 @ 0xffffffe6 @ │ │ │ │ + rsbeq r3, r4, r6, lsr #32 │ │ │ │ @ instruction: 0x3181f896 │ │ │ │ @ instruction: 0xf47f0799 │ │ │ │ cdp 15, 3, cr10, cr0, cr5, {3} │ │ │ │ vmov.f64 d5, d9 │ │ │ │ vcmpe.f64 d5, d5 │ │ │ │ vsqrt.f64 d21, d6 │ │ │ │ vpmin.s8 d31, d0, d0 │ │ │ │ @@ -409869,37 +409869,37 @@ │ │ │ │ @ instruction: 0xf674447d │ │ │ │ strbmi pc, [r1], -r1, lsl #24 @ │ │ │ │ @ instruction: 0xf6744628 │ │ │ │ vfma.f32 d31, d16, d29 │ │ │ │ ldr r1, [r9], sp, ror #3 │ │ │ │ andhi pc, r0, pc, lsr #7 │ │ │ │ ... │ │ │ │ - rsbeq r5, r5, r0, asr #30 │ │ │ │ - rsbeq r2, r4, sl, ror #26 │ │ │ │ - rsbeq r5, r5, r4, lsl #28 │ │ │ │ - rsbeq r2, r4, r6, lsr ip │ │ │ │ - ldrdeq r5, [r5], #-214 @ 0xffffff2a @ │ │ │ │ - rsbeq r2, r4, r2, lsl #24 │ │ │ │ - rsbeq r5, r5, lr, lsr #27 │ │ │ │ - ldrdeq r2, [r4], #-186 @ 0xffffff46 @ │ │ │ │ - strdeq r5, [r5], #-202 @ 0xffffff36 @ │ │ │ │ - rsbeq r2, r4, r6, lsr #22 │ │ │ │ - mlseq r5, r8, ip, r5 │ │ │ │ - rsbeq r2, r4, r4, asr #21 │ │ │ │ - rsbeq r5, r5, r0, ror ip │ │ │ │ - mlseq r4, ip, sl, r2 │ │ │ │ - rsbeq r5, r5, r8, asr #23 │ │ │ │ - strdeq r2, [r4], #-148 @ 0xffffff6c @ │ │ │ │ - rsbeq r5, r5, sl, ror ip │ │ │ │ - rsbeq r5, r5, ip, ror fp │ │ │ │ - rsbeq r2, r4, r8, lsr #19 │ │ │ │ - rsbeq r5, r5, lr, asr fp │ │ │ │ - mlseq r4, r0, r9, r2 │ │ │ │ - rsbeq r5, r5, sl, lsr fp │ │ │ │ - rsbeq r2, r4, ip, ror #18 │ │ │ │ + rsbeq r5, r5, r8, asr #30 │ │ │ │ + rsbeq r2, r4, r2, ror sp │ │ │ │ + rsbeq r5, r5, ip, lsl #28 │ │ │ │ + rsbeq r2, r4, lr, lsr ip │ │ │ │ + ldrdeq r5, [r5], #-222 @ 0xffffff22 @ │ │ │ │ + rsbeq r2, r4, sl, lsl #24 │ │ │ │ + strhteq r5, [r5], #-214 @ 0xffffff2a │ │ │ │ + rsbeq r2, r4, r2, ror #23 │ │ │ │ + rsbeq r5, r5, r2, lsl #26 │ │ │ │ + rsbeq r2, r4, lr, lsr #22 │ │ │ │ + rsbeq r5, r5, r0, lsr #25 │ │ │ │ + rsbeq r2, r4, ip, asr #21 │ │ │ │ + rsbeq r5, r5, r8, ror ip │ │ │ │ + rsbeq r2, r4, r4, lsr #21 │ │ │ │ + ldrdeq r5, [r5], #-176 @ 0xffffff50 @ │ │ │ │ + strdeq r2, [r4], #-156 @ 0xffffff64 @ │ │ │ │ + rsbeq r5, r5, r2, lsl #25 │ │ │ │ + rsbeq r5, r5, r4, lsl #23 │ │ │ │ + strhteq r2, [r4], #-144 @ 0xffffff70 │ │ │ │ + rsbeq r5, r5, r6, ror #22 │ │ │ │ + mlseq r4, r8, r9, r2 │ │ │ │ + rsbeq r5, r5, r2, asr #22 │ │ │ │ + rsbeq r2, r4, r4, ror r9 │ │ │ │ ldrcs pc, [r0, #2271] @ 0x8df │ │ │ │ @ instruction: 0xf8df4628 │ │ │ │ ldrbtmi r1, [sl], #-1424 @ 0xfffffa70 │ │ │ │ vmvn.i32 q2, #11075584 @ 0x00a90000 │ │ │ │ @ instruction: 0x4628f833 │ │ │ │ @ instruction: 0xff4cf381 │ │ │ │ strcs pc, [r0, #2271] @ 0x8df │ │ │ │ @@ -410248,52 +410248,52 @@ │ │ │ │ @ instruction: 0xf674300c │ │ │ │ stmdami fp!, {r0, r3, r8, fp, ip, sp, lr, pc} │ │ │ │ mvnscc pc, pc, asr #32 │ │ │ │ @ instruction: 0xf6744478 │ │ │ │ @ instruction: 0xf7fff9c3 │ │ │ │ svclt 0x0000b95b │ │ │ │ ... │ │ │ │ - rsbeq r5, r5, lr, ror fp │ │ │ │ - rsbeq r5, r5, ip, lsl #25 │ │ │ │ - rsbeq r5, r5, r6, ror sl │ │ │ │ - rsbeq r5, r5, sl, ror sl │ │ │ │ - rsbeq r2, r4, r4, lsr #17 │ │ │ │ - rsbeq r5, r5, lr, asr #18 │ │ │ │ - rsbeq r2, r4, r8, ror r7 │ │ │ │ + rsbeq r5, r5, r6, lsl #23 │ │ │ │ + mlseq r5, r4, ip, r5 │ │ │ │ + rsbeq r5, r5, lr, ror sl │ │ │ │ + rsbeq r5, r5, r2, lsl #21 │ │ │ │ + rsbeq r2, r4, ip, lsr #17 │ │ │ │ + rsbeq r5, r5, r6, asr r9 │ │ │ │ + rsbeq r2, r4, r0, lsl #15 │ │ │ │ @ instruction: 0xffffeb31 │ │ │ │ - rsbeq r5, r5, ip, lsr #20 │ │ │ │ - strdeq r5, [r5], #-156 @ 0xffffff64 @ │ │ │ │ - ldrdeq r5, [r5], #-140 @ 0xffffff74 @ │ │ │ │ - mlseq r5, ip, r8, r5 │ │ │ │ - rsbeq r2, r4, r8, asr #13 │ │ │ │ - rsbeq r5, r5, r4, ror r8 │ │ │ │ - rsbeq r2, r4, r0, lsr #13 │ │ │ │ - rsbeq r5, r5, r0, asr #15 │ │ │ │ - strdeq r5, [r5], #-108 @ 0xffffff94 @ │ │ │ │ - rsbeq r5, r5, r2, lsl #14 │ │ │ │ - rsbeq r2, r4, lr, lsr #10 │ │ │ │ - rsbeq r5, r5, r2, ror #13 │ │ │ │ - rsbeq r2, r4, r4, lsl r5 │ │ │ │ - rsbeq lr, r3, r6, asr #32 │ │ │ │ - rsbeq r5, r5, ip, lsr #13 │ │ │ │ - ldrdeq r2, [r4], #-72 @ 0xffffffb8 @ │ │ │ │ - rsbeq r5, r5, r2, ror #12 │ │ │ │ - rsbeq r2, r4, lr, lsl #9 │ │ │ │ - rsbeq r5, r5, sl, lsl #12 │ │ │ │ - rsbeq r2, r4, r6, lsr r4 │ │ │ │ - rsbeq r5, r5, lr, ror #11 │ │ │ │ - rsbeq r2, r4, sl, lsl r4 │ │ │ │ - rsbeq r5, r5, lr, lsr #11 │ │ │ │ - rsbeq r2, r4, r0, ror #7 │ │ │ │ - rsbeq r5, r5, r8, lsl #11 │ │ │ │ - strhteq r2, [r4], #-58 @ 0xffffffc6 │ │ │ │ - rsbeq r5, r5, r4, ror #10 │ │ │ │ - mlseq r4, r0, r3, r2 │ │ │ │ - rsbeq r5, r5, r6, asr #10 │ │ │ │ - rsbeq r2, r4, r0, ror r3 │ │ │ │ + rsbeq r5, r5, r4, lsr sl │ │ │ │ + rsbeq r5, r5, r4, lsl #20 │ │ │ │ + rsbeq r5, r5, r4, ror #17 │ │ │ │ + rsbeq r5, r5, r4, lsr #17 │ │ │ │ + ldrdeq r2, [r4], #-96 @ 0xffffffa0 @ │ │ │ │ + rsbeq r5, r5, ip, ror r8 │ │ │ │ + rsbeq r2, r4, r8, lsr #13 │ │ │ │ + rsbeq r5, r5, r8, asr #15 │ │ │ │ + rsbeq r5, r5, r4, lsl #14 │ │ │ │ + rsbeq r5, r5, sl, lsl #14 │ │ │ │ + rsbeq r2, r4, r6, lsr r5 │ │ │ │ + rsbeq r5, r5, sl, ror #13 │ │ │ │ + rsbeq r2, r4, ip, lsl r5 │ │ │ │ + rsbeq lr, r3, lr, asr #32 │ │ │ │ + strhteq r5, [r5], #-100 @ 0xffffff9c │ │ │ │ + rsbeq r2, r4, r0, ror #9 │ │ │ │ + rsbeq r5, r5, sl, ror #12 │ │ │ │ + mlseq r4, r6, r4, r2 │ │ │ │ + rsbeq r5, r5, r2, lsl r6 │ │ │ │ + rsbeq r2, r4, lr, lsr r4 │ │ │ │ + strdeq r5, [r5], #-86 @ 0xffffffaa @ │ │ │ │ + rsbeq r2, r4, r2, lsr #8 │ │ │ │ + strhteq r5, [r5], #-86 @ 0xffffffaa │ │ │ │ + rsbeq r2, r4, r8, ror #7 │ │ │ │ + mlseq r5, r0, r5, r5 │ │ │ │ + rsbeq r2, r4, r2, asr #7 │ │ │ │ + rsbeq r5, r5, ip, ror #10 │ │ │ │ + mlseq r4, r8, r3, r2 │ │ │ │ + rsbeq r5, r5, lr, asr #10 │ │ │ │ + rsbeq r2, r4, r8, ror r3 │ │ │ │ @ instruction: 0x17d0f8df │ │ │ │ strbmi r2, [r0], -r0, lsl #4 │ │ │ │ vmvn.i32 q2, #16318464 @ 0x00f90000 │ │ │ │ stmdacs r1, {r0, r3, r5, r9, fp, ip, sp, lr, pc} │ │ │ │ ldrbmi sp, [r1], r3, asr #32 │ │ │ │ @ instruction: 0xf8df4682 │ │ │ │ vst1.64 {d16}, [pc], r0 │ │ │ │ @@ -410720,15 +410720,15 @@ │ │ │ │ @ instruction: 0x4628461a │ │ │ │ mcr2 3, 6, pc, cr6, cr3, {4} @ │ │ │ │ cmple r9, r1, lsl #16 │ │ │ │ tstlt r3, r9, lsr #22 │ │ │ │ movwcs r9, #64026 @ 0xfa1a │ │ │ │ strcc r6, [r1], #-19 @ 0xffffffed │ │ │ │ adcmi r9, r3, #14336 @ 0x3800 │ │ │ │ - blls 85b564 │ │ │ │ + blls 85b564 │ │ │ │ blcs 57e270 │ │ │ │ stmibge r9, {r0, r1, r2, r3, r4, r5, sl, ip, sp, lr, pc} │ │ │ │ @ instruction: 0x3018f8d8 │ │ │ │ biccc pc, ip, #13828096 @ 0xd30000 │ │ │ │ blcs 732e1c │ │ │ │ stmibge r1, {r0, r1, r2, r3, r4, r5, r9, sl, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf852a202 │ │ │ │ @@ -410787,98 +410787,98 @@ │ │ │ │ vmvn.i32 q2, #10158080 @ 0x009b0000 │ │ │ │ @ instruction: 0xf7fffa63 │ │ │ │ blmi 1792740 │ │ │ │ mrscs r2, R12_usr │ │ │ │ ldrbtmi r4, [fp], #-1576 @ 0xfffff9d8 │ │ │ │ blx 1861108 │ │ │ │ stmdblt r9, {r0, r1, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc} │ │ │ │ - rsbeq sp, r3, r0, ror #27 │ │ │ │ - rsbeq r5, r5, lr, ror #8 │ │ │ │ - mlseq r4, r8, r2, r2 │ │ │ │ - rsbeq r5, r5, r8, lsr r4 │ │ │ │ - rsbeq r2, r4, sl, ror #4 │ │ │ │ - rsbeq r5, r5, lr, lsl #8 │ │ │ │ - rsbeq r2, r4, r0, asr #4 │ │ │ │ - rsbeq r4, r5, sl, asr lr │ │ │ │ - ldrdeq r5, [r5], #-52 @ 0xffffffcc @ │ │ │ │ - strdeq r2, [r4], #-30 @ 0xffffffe2 @ │ │ │ │ - strhteq r5, [r5], #-50 @ 0xffffffce │ │ │ │ - ldrdeq r2, [r4], #-28 @ 0xffffffe4 @ │ │ │ │ - rsbeq r5, r5, r0, lsl #7 │ │ │ │ - rsbeq r2, r4, sl, lsr #3 │ │ │ │ - rsbeq r5, r5, r2, ror #6 │ │ │ │ - rsbeq r2, r4, sl, lsl #3 │ │ │ │ - rsbeq r5, r5, ip, lsr #6 │ │ │ │ - rsbeq r2, r4, r6, asr r1 │ │ │ │ - rsbeq r5, r5, sl, lsl #6 │ │ │ │ - rsbeq r2, r4, r4, lsr r1 │ │ │ │ - rsbeq r5, r5, r8, ror #5 │ │ │ │ - rsbeq r2, r4, r2, lsl r1 │ │ │ │ - rsbeq r5, r5, r6, asr #5 │ │ │ │ - strdeq r2, [r4], #-0 @ │ │ │ │ - rsbeq r5, r5, r4, lsr #5 │ │ │ │ - rsbeq r2, r4, lr, asr #1 │ │ │ │ - rsbeq r5, r5, r2, lsl #5 │ │ │ │ - rsbeq r2, r4, ip, lsr #1 │ │ │ │ - rsbeq r5, r5, r2, ror #4 │ │ │ │ + rsbeq sp, r3, r8, ror #27 │ │ │ │ + rsbeq r5, r5, r6, ror r4 │ │ │ │ + rsbeq r2, r4, r0, lsr #5 │ │ │ │ + rsbeq r5, r5, r0, asr #8 │ │ │ │ + rsbeq r2, r4, r2, ror r2 │ │ │ │ + rsbeq r5, r5, r6, lsl r4 │ │ │ │ + rsbeq r2, r4, r8, asr #4 │ │ │ │ + rsbeq r4, r5, r2, ror #28 │ │ │ │ + ldrdeq r5, [r5], #-60 @ 0xffffffc4 @ │ │ │ │ + rsbeq r2, r4, r6, lsl #4 │ │ │ │ + strhteq r5, [r5], #-58 @ 0xffffffc6 │ │ │ │ + rsbeq r2, r4, r4, ror #3 │ │ │ │ + rsbeq r5, r5, r8, lsl #7 │ │ │ │ + strhteq r2, [r4], #-18 @ 0xffffffee │ │ │ │ rsbeq r5, r5, sl, ror #6 │ │ │ │ - rsbeq r2, r5, r6, lsl #31 │ │ │ │ - rsbeq r5, r5, ip, lsl #4 │ │ │ │ - rsbeq r2, r4, r6, lsr r0 │ │ │ │ - rsbeq lr, r3, r0, ror #28 │ │ │ │ + mlseq r4, r2, r1, r2 │ │ │ │ + rsbeq r5, r5, r4, lsr r3 │ │ │ │ + rsbeq r2, r4, lr, asr r1 │ │ │ │ + rsbeq r5, r5, r2, lsl r3 │ │ │ │ + rsbeq r2, r4, ip, lsr r1 │ │ │ │ + strdeq r5, [r5], #-32 @ 0xffffffe0 @ │ │ │ │ + rsbeq r2, r4, sl, lsl r1 │ │ │ │ + rsbeq r5, r5, lr, asr #5 │ │ │ │ + strdeq r2, [r4], #-8 @ │ │ │ │ + rsbeq r5, r5, ip, lsr #5 │ │ │ │ + ldrdeq r2, [r4], #-6 @ │ │ │ │ + rsbeq r5, r5, sl, lsl #5 │ │ │ │ + strhteq r2, [r4], #-4 │ │ │ │ + rsbeq r5, r5, sl, ror #4 │ │ │ │ + rsbeq r5, r5, r2, ror r3 │ │ │ │ + rsbeq r2, r5, lr, lsl #31 │ │ │ │ + rsbeq r5, r5, r4, lsl r2 │ │ │ │ + rsbeq r2, r4, lr, lsr r0 │ │ │ │ + rsbeq lr, r3, r8, ror #28 │ │ │ │ + ldrdeq r5, [r5], #-26 @ 0xffffffe6 @ │ │ │ │ + rsbeq r2, r4, r4 │ │ │ │ + rsbeq lr, r3, r4, ror #28 │ │ │ │ + rsbeq r5, r5, r2, lsr #3 │ │ │ │ + rsbeq r1, r4, ip, asr #31 │ │ │ │ + rsbeq r5, r5, r6, asr #5 │ │ │ │ + rsbeq r5, r5, r8, ror #2 │ │ │ │ + mlseq r4, r2, pc, r1 @ │ │ │ │ + mlseq r5, r8, r2, r5 │ │ │ │ + rsbeq r5, r5, lr, lsr #2 │ │ │ │ + rsbeq r1, r4, r8, asr pc │ │ │ │ + strdeq r5, [r5], #-14 @ │ │ │ │ + rsbeq r1, r4, r8, lsr #30 │ │ │ │ + rsbeq r5, r5, ip, asr #1 │ │ │ │ + strdeq r1, [r4], #-230 @ 0xffffff1a @ │ │ │ │ + mlseq r5, sl, r0, r5 │ │ │ │ + rsbeq r1, r4, r4, asr #29 │ │ │ │ + rsbeq r3, r9, ip, ror #13 │ │ │ │ ldrdeq r5, [r5], #-18 @ 0xffffffee @ │ │ │ │ - strdeq r1, [r4], #-252 @ 0xffffff04 @ │ │ │ │ - rsbeq lr, r3, ip, asr lr │ │ │ │ - mlseq r5, sl, r1, r5 │ │ │ │ - rsbeq r1, r4, r4, asr #31 │ │ │ │ - strhteq r5, [r5], #-46 @ 0xffffffd2 │ │ │ │ - rsbeq r5, r5, r0, ror #2 │ │ │ │ - rsbeq r1, r4, sl, lsl #31 │ │ │ │ - mlseq r5, r0, r2, r5 │ │ │ │ - rsbeq r5, r5, r6, lsr #2 │ │ │ │ - rsbeq r1, r4, r0, asr pc │ │ │ │ - strdeq r5, [r5], #-6 @ │ │ │ │ - rsbeq r1, r4, r0, lsr #30 │ │ │ │ - rsbeq r5, r5, r4, asr #1 │ │ │ │ - rsbeq r1, r4, lr, ror #29 │ │ │ │ - mlseq r5, r2, r0, r5 │ │ │ │ - strhteq r1, [r4], #-236 @ 0xffffff14 │ │ │ │ - rsbeq r3, r9, r4, ror #13 │ │ │ │ - rsbeq r5, r5, sl, asr #3 │ │ │ │ - rsbeq r9, r3, r0, ror pc │ │ │ │ - rsbeq r2, r4, r6 │ │ │ │ - strhteq r4, [r5], #-156 @ 0xffffff64 │ │ │ │ - mlseq r5, ip, sl, r4 │ │ │ │ - strdeq r4, [r5], #-254 @ 0xffffff02 @ │ │ │ │ - rsbeq r1, r4, r8, lsr #28 │ │ │ │ - ldrdeq r4, [r5], #-250 @ 0xffffff06 @ │ │ │ │ - rsbeq r1, r4, r4, lsl #28 │ │ │ │ - rsbeq r4, r5, lr, lsr #31 │ │ │ │ - ldrdeq r1, [r4], #-218 @ 0xffffff26 @ │ │ │ │ - rsbeq r4, r5, lr, ror pc │ │ │ │ - rsbeq r1, r4, sl, lsr #27 │ │ │ │ - rsbeq r4, r5, lr, asr #30 │ │ │ │ - rsbeq r1, r4, sl, ror sp │ │ │ │ - rsbeq r4, r5, r2, lsl pc │ │ │ │ - rsbeq r1, r4, lr, lsr sp │ │ │ │ - rsbeq r4, r5, lr, ror lr │ │ │ │ - rsbeq r1, r4, sl, lsr #25 │ │ │ │ - rsbeq r4, r5, r6, lsr pc │ │ │ │ - rsbeq r4, r5, ip, ror #31 │ │ │ │ - rsbeq lr, r3, sl, asr #21 │ │ │ │ - rsbeq r4, r5, lr, lsr lr │ │ │ │ - rsbeq r1, r4, sl, ror #24 │ │ │ │ - rsbeq r4, r5, r6, lsr sp │ │ │ │ - rsbeq r1, r4, r2, ror #22 │ │ │ │ - rsbeq r4, r5, r6, lsl sp │ │ │ │ - rsbeq r1, r4, r2, asr #22 │ │ │ │ - rsbeq r4, r5, r4, lsl #27 │ │ │ │ - mlseq r5, sl, pc, r4 @ │ │ │ │ - rsbeq r4, r5, r8, asr #30 │ │ │ │ - strdeq r4, [r5], #-230 @ 0xffffff1a @ │ │ │ │ + rsbeq r9, r3, r8, ror pc │ │ │ │ + rsbeq r2, r4, lr │ │ │ │ + rsbeq r4, r5, r4, asr #19 │ │ │ │ + rsbeq r4, r5, r4, lsr #21 │ │ │ │ + rsbeq r5, r5, r6 │ │ │ │ + rsbeq r1, r4, r0, lsr lr │ │ │ │ + rsbeq r4, r5, r2, ror #31 │ │ │ │ + rsbeq r1, r4, ip, lsl #28 │ │ │ │ + strhteq r4, [r5], #-246 @ 0xffffff0a │ │ │ │ + rsbeq r1, r4, r2, ror #27 │ │ │ │ + rsbeq r4, r5, r6, lsl #31 │ │ │ │ + strhteq r1, [r4], #-210 @ 0xffffff2e │ │ │ │ + rsbeq r4, r5, r6, asr pc │ │ │ │ + rsbeq r1, r4, r2, lsl #27 │ │ │ │ + rsbeq r4, r5, sl, lsl pc │ │ │ │ + rsbeq r1, r4, r6, asr #26 │ │ │ │ + rsbeq r4, r5, r6, lsl #29 │ │ │ │ + strhteq r1, [r4], #-194 @ 0xffffff3e │ │ │ │ + rsbeq r4, r5, lr, lsr pc │ │ │ │ + strdeq r4, [r5], #-244 @ 0xffffff0c @ │ │ │ │ + ldrdeq lr, [r3], #-162 @ 0xffffff5e @ │ │ │ │ + rsbeq r4, r5, r6, asr #28 │ │ │ │ + rsbeq r1, r4, r2, ror ip │ │ │ │ + rsbeq r4, r5, lr, lsr sp │ │ │ │ + rsbeq r1, r4, sl, ror #22 │ │ │ │ + rsbeq r4, r5, lr, lsl sp │ │ │ │ + rsbeq r1, r4, sl, asr #22 │ │ │ │ + rsbeq r4, r5, ip, lsl #27 │ │ │ │ + rsbeq r4, r5, r2, lsr #31 │ │ │ │ + rsbeq r4, r5, r0, asr pc │ │ │ │ + strdeq r4, [r5], #-238 @ 0xffffff12 @ │ │ │ │ ldmmi r0!, {r0, r2, r3, r5, r8, fp, sp, lr, pc}^ │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00b8f8cc │ │ │ │ strbcs pc, [r0], #-2271 @ 0xfffff721 @ │ │ │ │ @ instruction: 0xf8dfb08c │ │ │ │ strmi r3, [r7], -r0, asr #8 │ │ │ │ @@ -411119,15 +411119,15 @@ │ │ │ │ @ instruction: 0xf66ce674 │ │ │ │ bmi 17a0644 │ │ │ │ cmppeq r0, #-2147483647 @ p-variant is OBSOLETE @ 0x80000001 │ │ │ │ @ instruction: 0xeeb74956 │ │ │ │ andls r2, r0, r0, lsl #22 │ │ │ │ ldc 4, cr4, [pc, #488] @ 1a4a1c │ │ │ │ ldrbtmi r1, [r9], #-2834 @ 0xfffff4ee │ │ │ │ - bleq 85feb8 │ │ │ │ + bleq 85feb8 │ │ │ │ stmib sp, {r3, r4, r5, r9, sl, lr}^ │ │ │ │ vabal.u8 , d6, d1 │ │ │ │ strmi pc, [r4], -r1, asr #18 │ │ │ │ @ instruction: 0xf0002801 │ │ │ │ stmdami lr, {r0, r5, r7, pc}^ │ │ │ │ tstppl r5, r0, asr #4 @ p-variant is OBSOLETE │ │ │ │ andcc r4, ip, r8, ror r4 │ │ │ │ @@ -411148,69 +411148,69 @@ │ │ │ │ svcvc 0x00efffff │ │ │ │ rscsle sl, r1, #252, 18 @ 0x3f0000 │ │ │ │ svccc 0x0050624d │ │ │ │ @ instruction: 0x47ae147b │ │ │ │ svccc 0x00847ae1 │ │ │ │ mlseq pc, ip, r5, sl @ │ │ │ │ @ instruction: 0x000011b8 │ │ │ │ - rsbeq r4, r5, r2, lsl fp │ │ │ │ + rsbeq r4, r5, sl, lsl fp │ │ │ │ @ instruction: 0xffffe57d │ │ │ │ - strdeq r4, [r5], #-216 @ 0xffffff28 @ │ │ │ │ - rsbeq r4, r5, lr, asr #23 │ │ │ │ + rsbeq r4, r5, r0, lsl #28 │ │ │ │ + ldrdeq r4, [r5], #-182 @ 0xffffff4a @ │ │ │ │ @ instruction: 0x000006b5 │ │ │ │ - rsbeq r4, r5, sl, asr #21 │ │ │ │ - strdeq r1, [r4], #-134 @ 0xffffff7a @ │ │ │ │ + ldrdeq r4, [r5], #-162 @ 0xffffff5e @ │ │ │ │ + strdeq r1, [r4], #-142 @ 0xffffff72 @ │ │ │ │ rsbeq sl, pc, r4, lsl #10 │ │ │ │ - mlseq r5, r4, sl, r4 │ │ │ │ - rsbeq r1, r4, r0, asr #17 │ │ │ │ + mlseq r5, ip, sl, r4 │ │ │ │ + rsbeq r1, r4, r8, asr #17 │ │ │ │ @ instruction: 0xffffdc03 │ │ │ │ - rsbeq r4, r5, r0, lsl #12 │ │ │ │ - rsbeq r4, r5, r4, lsl #27 │ │ │ │ - rsbeq r4, r5, ip, lsr #20 │ │ │ │ - rsbeq r1, r4, r8, asr r8 │ │ │ │ - rsbeq r4, r5, r2, lsl sl │ │ │ │ - rsbeq r1, r4, lr, lsr r8 │ │ │ │ - rsbeq r4, r5, sl, lsr r6 │ │ │ │ - rsbeq r4, r5, r6, lsr sp │ │ │ │ - rsbeq r4, r5, sl, lsr #26 │ │ │ │ - rsbeq r4, r5, ip, asr #26 │ │ │ │ - mlseq r5, r4, r9, r4 │ │ │ │ - rsbeq r1, r4, r0, asr #15 │ │ │ │ - rsbeq r4, r5, sl, ror r9 │ │ │ │ - rsbeq r1, r4, r6, lsr #15 │ │ │ │ - rsbeq r4, r5, r0, lsr #26 │ │ │ │ - rsbeq r4, r5, lr, asr sp │ │ │ │ - rsbeq r4, r5, r0, asr #18 │ │ │ │ - rsbeq r1, r4, ip, ror #14 │ │ │ │ + rsbeq r4, r5, r8, lsl #12 │ │ │ │ + rsbeq r4, r5, ip, lsl #27 │ │ │ │ + rsbeq r4, r5, r4, lsr sl │ │ │ │ + rsbeq r1, r4, r0, ror #16 │ │ │ │ + rsbeq r4, r5, sl, lsl sl │ │ │ │ + rsbeq r1, r4, r6, asr #16 │ │ │ │ + rsbeq r4, r5, r2, asr #12 │ │ │ │ + rsbeq r4, r5, lr, lsr sp │ │ │ │ rsbeq r4, r5, r2, lsr sp │ │ │ │ - strdeq r4, [r5], #-74 @ 0xffffffb6 @ │ │ │ │ - rsbeq r4, r5, sl, ror #17 │ │ │ │ - rsbeq r1, r4, r6, lsl r7 │ │ │ │ - rsbeq r4, r5, ip, asr #17 │ │ │ │ - strdeq r1, [r4], #-102 @ 0xffffff9a @ │ │ │ │ - rsbeq r4, r5, r4, asr r5 │ │ │ │ - rsbeq r4, r5, lr, ror #25 │ │ │ │ - rsbeq r4, r5, r6, lsl #17 │ │ │ │ - strhteq r1, [r4], #-98 @ 0xffffff9e │ │ │ │ - ldrdeq r4, [r5], #-196 @ 0xffffff3c @ │ │ │ │ - rsbeq r4, r5, r2, lsl sp │ │ │ │ - rsbeq r4, r5, lr, lsr r8 │ │ │ │ - rsbeq r1, r4, sl, ror #12 │ │ │ │ - rsbeq r4, r5, sl, ror #25 │ │ │ │ - rsbeq r4, r5, ip, lsr #26 │ │ │ │ - strdeq r4, [r5], #-122 @ 0xffffff86 @ │ │ │ │ - rsbeq r1, r4, r6, lsr #12 │ │ │ │ - rsbeq r4, r5, r8, lsl sp │ │ │ │ - mlseq r5, r2, sp, r4 │ │ │ │ - strhteq r4, [r5], #-118 @ 0xffffff8a │ │ │ │ - rsbeq r1, r4, r2, ror #11 │ │ │ │ - rsbeq r4, r5, r8, ror sp │ │ │ │ - rsbeq r4, r5, lr, lsr #27 │ │ │ │ - rsbeq r4, r5, ip, ror #14 │ │ │ │ - mlseq r4, r8, r5, r1 │ │ │ │ + rsbeq r4, r5, r4, asr sp │ │ │ │ + mlseq r5, ip, r9, r4 │ │ │ │ + rsbeq r1, r4, r8, asr #15 │ │ │ │ + rsbeq r4, r5, r2, lsl #19 │ │ │ │ + rsbeq r1, r4, lr, lsr #15 │ │ │ │ + rsbeq r4, r5, r8, lsr #26 │ │ │ │ + rsbeq r4, r5, r6, ror #26 │ │ │ │ + rsbeq r4, r5, r8, asr #18 │ │ │ │ + rsbeq r1, r4, r4, ror r7 │ │ │ │ + rsbeq r4, r5, sl, lsr sp │ │ │ │ + rsbeq r4, r5, r2, lsl #10 │ │ │ │ + strdeq r4, [r5], #-130 @ 0xffffff7e @ │ │ │ │ + rsbeq r1, r4, lr, lsl r7 │ │ │ │ + ldrdeq r4, [r5], #-132 @ 0xffffff7c @ │ │ │ │ + strdeq r1, [r4], #-110 @ 0xffffff92 @ │ │ │ │ + rsbeq r4, r5, ip, asr r5 │ │ │ │ + strdeq r4, [r5], #-198 @ 0xffffff3a @ │ │ │ │ + rsbeq r4, r5, lr, lsl #17 │ │ │ │ + strhteq r1, [r4], #-106 @ 0xffffff96 │ │ │ │ + ldrdeq r4, [r5], #-204 @ 0xffffff34 @ │ │ │ │ + rsbeq r4, r5, sl, lsl sp │ │ │ │ + rsbeq r4, r5, r6, asr #16 │ │ │ │ + rsbeq r1, r4, r2, ror r6 │ │ │ │ + strdeq r4, [r5], #-194 @ 0xffffff3e @ │ │ │ │ + rsbeq r4, r5, r4, lsr sp │ │ │ │ + rsbeq r4, r5, r2, lsl #16 │ │ │ │ + rsbeq r1, r4, lr, lsr #12 │ │ │ │ + rsbeq r4, r5, r0, lsr #26 │ │ │ │ + mlseq r5, sl, sp, r4 │ │ │ │ + strhteq r4, [r5], #-126 @ 0xffffff82 │ │ │ │ + rsbeq r1, r4, sl, ror #11 │ │ │ │ + rsbeq r4, r5, r0, lsl #27 │ │ │ │ + strhteq r4, [r5], #-214 @ 0xffffff2a │ │ │ │ + rsbeq r4, r5, r4, ror r7 │ │ │ │ + rsbeq r1, r4, r0, lsr #11 │ │ │ │ @ instruction: 0xf1064a6a │ │ │ │ stmdbmi sl!, {r2, r3, r4, r6, r8, r9}^ │ │ │ │ ldrbtmi r4, [sl], #-1592 @ 0xfffff9c8 │ │ │ │ strpl lr, [r2, #-2509] @ 0xfffff633 │ │ │ │ stmib sp, {r0, r3, r4, r5, r6, sl, lr}^ │ │ │ │ vabal.u8 , d5, d0 │ │ │ │ @ instruction: 0x4604ffdf │ │ │ │ @@ -411310,38 +411310,38 @@ │ │ │ │ @ instruction: 0xf6734478 │ │ │ │ strbt pc, [pc], #2423 @ 1a4b28 @ │ │ │ │ andhi pc, r0, pc, lsr #7 │ │ │ │ @ instruction: 0xffffffff │ │ │ │ @ instruction: 0xffffffff │ │ │ │ @ instruction: 0xffffffff │ │ │ │ svcvc 0x00ffffff │ │ │ │ - rsbeq r4, r5, lr, ror #24 │ │ │ │ - mlseq r5, ip, ip, r4 │ │ │ │ - rsbeq r4, r5, sl, lsl #12 │ │ │ │ - rsbeq r1, r4, r6, lsr r4 │ │ │ │ - rsbeq r4, r5, r2, lsl #25 │ │ │ │ - ldrdeq r4, [r5], #-194 @ 0xffffff3e @ │ │ │ │ - rsbeq r4, r5, r2, asr #11 │ │ │ │ - rsbeq r1, r4, lr, ror #7 │ │ │ │ + rsbeq r4, r5, r6, ror ip │ │ │ │ + rsbeq r4, r5, r4, lsr #25 │ │ │ │ + rsbeq r4, r5, r2, lsl r6 │ │ │ │ + rsbeq r1, r4, lr, lsr r4 │ │ │ │ + rsbeq r4, r5, sl, lsl #25 │ │ │ │ + ldrdeq r4, [r5], #-202 @ 0xffffff36 @ │ │ │ │ + rsbeq r4, r5, sl, asr #11 │ │ │ │ + strdeq r1, [r4], #-54 @ 0xffffffca @ │ │ │ │ + strdeq r4, [r5], #-202 @ 0xffffff36 @ │ │ │ │ + strhteq r4, [r5], #-198 @ 0xffffff3a │ │ │ │ + rsbeq r4, r5, r2, lsl #11 │ │ │ │ + rsbeq r1, r4, lr, lsr #7 │ │ │ │ + rsbeq r4, r5, r4, ror #25 │ │ │ │ + rsbeq r4, r5, lr, lsl #26 │ │ │ │ + rsbeq r4, r5, r8, asr #10 │ │ │ │ + rsbeq r1, r4, r4, ror r3 │ │ │ │ strdeq r4, [r5], #-194 @ 0xffffff3e @ │ │ │ │ - rsbeq r4, r5, lr, lsr #25 │ │ │ │ - rsbeq r4, r5, sl, ror r5 │ │ │ │ - rsbeq r1, r4, r6, lsr #7 │ │ │ │ - ldrdeq r4, [r5], #-204 @ 0xffffff34 @ │ │ │ │ - rsbeq r4, r5, r6, lsl #26 │ │ │ │ - rsbeq r4, r5, r0, asr #10 │ │ │ │ - rsbeq r1, r4, ip, ror #6 │ │ │ │ - rsbeq r4, r5, sl, ror #25 │ │ │ │ - rsbeq r4, r5, r4, lsl sp │ │ │ │ - strdeq r4, [r5], #-68 @ 0xffffffbc @ │ │ │ │ - rsbeq r1, r4, r0, lsr #6 │ │ │ │ - rsbeq r4, r5, ip, ror #25 │ │ │ │ - rsbeq r4, r5, lr, lsl sp │ │ │ │ - rsbeq r4, r5, ip, lsr #9 │ │ │ │ - ldrdeq r1, [r4], #-40 @ 0xffffffd8 @ │ │ │ │ + rsbeq r4, r5, ip, lsl sp │ │ │ │ + strdeq r4, [r5], #-76 @ 0xffffffb4 @ │ │ │ │ + rsbeq r1, r4, r8, lsr #6 │ │ │ │ + strdeq r4, [r5], #-196 @ 0xffffff3c @ │ │ │ │ + rsbeq r4, r5, r6, lsr #26 │ │ │ │ + strhteq r4, [r5], #-68 @ 0xffffffbc │ │ │ │ + rsbeq r1, r4, r0, ror #5 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ bl fecfbda4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strdlt r0, [r3], r0 @ │ │ │ │ mrrc2 7, 15, pc, r4, cr15 @ │ │ │ │ stmdacs r1, {r0, r1, r9, sl, lr} │ │ │ │ ldrmi sp, [r8], -r2, lsl #2 │ │ │ │ @@ -411351,16 +411351,16 @@ │ │ │ │ andcc r4, ip, r8, ror r4 │ │ │ │ @ instruction: 0xf864f673 │ │ │ │ stmdbls r1, {r0, r2, fp, lr} │ │ │ │ @ instruction: 0xf6734478 │ │ │ │ blls 223054 │ │ │ │ andlt r4, r3, r8, lsl r6 │ │ │ │ svclt 0x0000bd00 │ │ │ │ - strdeq r4, [r5], #-60 @ 0xffffffc4 @ │ │ │ │ - rsbeq r1, r4, r8, lsr #4 │ │ │ │ + rsbeq r4, r5, r4, lsl #8 │ │ │ │ + rsbeq r1, r4, r0, lsr r2 │ │ │ │ andeq r0, r0, r0 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ blhi 3e00ac │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00a8f8cc │ │ │ │ addlt r4, r5, lr, lsl #12 │ │ │ │ @@ -411729,20 +411729,20 @@ │ │ │ │ vqrdmulh.s32 d7, d10, d0 │ │ │ │ @ instruction: 0xf1a0f885 │ │ │ │ ldc 0, cr0, [sp, #4] │ │ │ │ blx fedbfdc4 │ │ │ │ ldc 0, cr15, [sp, #512] @ 0x200 │ │ │ │ stmdbeq r0, {r8, r9, fp, ip, sp, lr}^ │ │ │ │ svclt 0x0000e637 │ │ │ │ - rsbeq r4, r5, sl, asr #14 │ │ │ │ - rsbeq r3, r5, sl, lsl #28 │ │ │ │ - ldrdeq r0, [r4], #-206 @ 0xffffff32 @ │ │ │ │ - rsbeq r4, r5, r4, lsl r7 │ │ │ │ - ldrdeq r3, [r5], #-212 @ 0xffffff2c @ │ │ │ │ - rsbeq r0, r4, r8, lsr #25 │ │ │ │ + rsbeq r4, r5, r2, asr r7 │ │ │ │ + rsbeq r3, r5, r2, lsl lr │ │ │ │ + rsbeq r0, r4, r6, ror #25 │ │ │ │ + rsbeq r4, r5, ip, lsl r7 │ │ │ │ + ldrdeq r3, [r5], #-220 @ 0xffffff24 @ │ │ │ │ + strhteq r0, [r4], #-192 @ 0xffffff40 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ bl fecfc3e8 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strdlt r0, [r2], r0 @ │ │ │ │ strmi r4, [r8], -r4, lsl #12 │ │ │ │ blx fffe1bee │ │ │ │ strtmi r4, [r0], -r1, lsl #12 │ │ │ │ @@ -411754,16 +411754,16 @@ │ │ │ │ ldrbtmi r4, [r8], #-2054 @ 0xfffff7fa │ │ │ │ @ instruction: 0xf672300c │ │ │ │ stmdami r5, {r0, r2, r3, r4, r5, r8, sl, fp, ip, sp, lr, pc} │ │ │ │ ldrbtmi r9, [r8], #-2305 @ 0xfffff6ff │ │ │ │ ldc2l 6, cr15, [r8, #456]! @ 0x1c8 │ │ │ │ ldrmi r9, [r8], -r1, lsl #22 │ │ │ │ ldclt 0, cr11, [r0, #-8] │ │ │ │ - rsbeq r4, r5, lr, lsr #12 │ │ │ │ - ldrdeq r0, [r4], #-186 @ 0xffffff46 @ │ │ │ │ + rsbeq r4, r5, r6, lsr r6 │ │ │ │ + rsbeq r0, r4, r2, ror #23 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ bl fecfc43c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strdlt r0, [r2], r0 @ │ │ │ │ strmi r4, [r8], -r4, lsl #12 │ │ │ │ vrhadd.s d25, d13, d1 │ │ │ │ bls 224184 │ │ │ │ @@ -411776,16 +411776,16 @@ │ │ │ │ ldrbtmi r4, [r8], #-2054 @ 0xfffff7fa │ │ │ │ @ instruction: 0xf672300c │ │ │ │ stmdami r5, {r0, r4, r8, sl, fp, ip, sp, lr, pc} │ │ │ │ ldrbtmi r9, [r8], #-2305 @ 0xfffff6ff │ │ │ │ stc2l 6, cr15, [ip, #456] @ 0x1c8 │ │ │ │ ldrmi r9, [r8], -r1, lsl #22 │ │ │ │ ldclt 0, cr11, [r0, #-8] │ │ │ │ - ldrdeq r4, [r5], #-86 @ 0xffffffaa @ │ │ │ │ - rsbeq r0, r4, r2, lsl #23 │ │ │ │ + ldrdeq r4, [r5], #-94 @ 0xffffffa2 @ │ │ │ │ + rsbeq r0, r4, sl, lsl #23 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl fecfc494 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ bmi 72921c │ │ │ │ blmi 7514b4 │ │ │ │ ldrbtmi r4, [sl], #-1541 @ 0xfffff9fb │ │ │ │ strmi r4, [ip], -r8, lsl #12 │ │ │ │ @@ -411806,15 +411806,15 @@ │ │ │ │ subsmi r9, sl, r3, lsl #22 │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ andcs sp, r1, r2, lsl #2 │ │ │ │ ldclt 0, cr11, [r0, #-20]! @ 0xffffffec │ │ │ │ b 962ca4 │ │ │ │ rsbeq r9, pc, lr, ror #14 │ │ │ │ @ instruction: 0x000011b8 │ │ │ │ - rsbeq r4, r5, r0, lsr #11 │ │ │ │ + rsbeq r4, r5, r8, lsr #11 │ │ │ │ rsbeq r9, pc, r6, lsr r7 @ │ │ │ │ mvnsmi lr, sp, lsr #18 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d0f8cc │ │ │ │ strmi fp, [ip], -r6, lsl #1 │ │ │ │ strmi r4, [r8], -r5, lsl #12 │ │ │ │ @@ -411846,16 +411846,16 @@ │ │ │ │ andcc r4, ip, r8, ror r4 │ │ │ │ stc2 6, cr15, [r6], {114} @ 0x72 │ │ │ │ strtmi r4, [r1], -r5, lsl #16 │ │ │ │ @ instruction: 0xf6724478 │ │ │ │ strtmi pc, [r0], -r1, asr #26 │ │ │ │ pop {r1, r2, ip, sp, pc} │ │ │ │ svclt 0x000081f0 │ │ │ │ - rsbeq r4, r5, r0, asr #9 │ │ │ │ - rsbeq r0, r4, ip, ror #20 │ │ │ │ + rsbeq r4, r5, r8, asr #9 │ │ │ │ + rsbeq r0, r4, r4, ror sl │ │ │ │ mvnsmi lr, sp, lsr #18 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00b8f8cc │ │ │ │ addlt r4, ip, r5, asr #21 │ │ │ │ strmi r4, [r7], -r5, asr #23 │ │ │ │ ldmpl r3, {r1, r3, r4, r5, r6, sl, lr}^ │ │ │ │ @@ -412051,54 +412051,54 @@ │ │ │ │ svccc 0x00b99999 │ │ │ │ ldmibls r9, {r1, r3, r4, r7, r8, fp, ip, pc} │ │ │ │ svccc 0x00e99999 │ │ │ │ ldmibls r9, {r1, r3, r4, r7, r8, fp, ip, pc} │ │ │ │ svccc 0x00a99999 │ │ │ │ rsbeq r9, pc, r4, asr r6 @ │ │ │ │ @ instruction: 0x000011b8 │ │ │ │ - mlseq r5, r0, r4, r4 │ │ │ │ + mlseq r5, r8, r4, r4 │ │ │ │ @ instruction: 0xffffff19 │ │ │ │ - rsbeq r4, r5, r0, asr #9 │ │ │ │ - rsbeq r4, r5, r6, ror r4 │ │ │ │ + rsbeq r4, r5, r8, asr #9 │ │ │ │ + rsbeq r4, r5, lr, ror r4 │ │ │ │ andeq r0, r0, r1, asr #6 │ │ │ │ - strdeq r4, [r5], #-62 @ 0xffffffc2 @ │ │ │ │ - rsbeq r0, r4, sl, lsr #19 │ │ │ │ + rsbeq r4, r5, r6, lsl #8 │ │ │ │ + strhteq r0, [r4], #-146 @ 0xffffff6e │ │ │ │ strhteq r9, [pc], #-88 │ │ │ │ - rsbeq r4, r5, r8, asr #7 │ │ │ │ - rsbeq r0, r4, r4, ror r9 │ │ │ │ + ldrdeq r4, [r5], #-48 @ 0xffffffd0 @ │ │ │ │ + rsbeq r0, r4, ip, ror r9 │ │ │ │ @ instruction: 0xfffffdf7 │ │ │ │ @ instruction: 0xfffffd8d │ │ │ │ - rsbeq r4, r5, sl, lsl #7 │ │ │ │ - rsbeq r0, r4, r6, lsr r9 │ │ │ │ - rsbeq r4, r5, r0, ror r3 │ │ │ │ - rsbeq r0, r4, ip, lsl r9 │ │ │ │ + mlseq r5, r2, r3, r4 │ │ │ │ + rsbeq r0, r4, lr, lsr r9 │ │ │ │ + rsbeq r4, r5, r8, ror r3 │ │ │ │ + rsbeq r0, r4, r4, lsr #18 │ │ │ │ @ instruction: 0xfffffcf3 │ │ │ │ @ instruction: 0xfffff6e3 │ │ │ │ - strdeq r4, [r5], #-36 @ 0xffffffdc @ │ │ │ │ - rsbeq r0, r4, r0, lsr #17 │ │ │ │ - ldrdeq r4, [r5], #-42 @ 0xffffffd6 @ │ │ │ │ - rsbeq r0, r4, r6, lsl #17 │ │ │ │ - rsbeq r4, r5, r2, asr r3 │ │ │ │ - rsbeq r4, r5, r0, ror r3 │ │ │ │ - rsbeq r4, r5, r0, lsr #5 │ │ │ │ - rsbeq r0, r4, ip, asr #16 │ │ │ │ + strdeq r4, [r5], #-44 @ 0xffffffd4 @ │ │ │ │ + rsbeq r0, r4, r8, lsr #17 │ │ │ │ + rsbeq r4, r5, r2, ror #5 │ │ │ │ + rsbeq r0, r4, lr, lsl #17 │ │ │ │ + rsbeq r4, r5, sl, asr r3 │ │ │ │ + rsbeq r4, r5, r8, ror r3 │ │ │ │ + rsbeq r4, r5, r8, lsr #5 │ │ │ │ + rsbeq r0, r4, r4, asr r8 │ │ │ │ + rsbeq r4, r5, r4, ror #6 │ │ │ │ + rsbeq r4, r5, lr, lsl #7 │ │ │ │ + rsbeq r4, r5, lr, ror #4 │ │ │ │ + rsbeq r0, r4, sl, lsl r8 │ │ │ │ + rsbeq r4, r5, r0, asr r2 │ │ │ │ + strdeq r0, [r4], #-122 @ 0xffffff86 @ │ │ │ │ rsbeq r4, r5, ip, asr r3 │ │ │ │ - rsbeq r4, r5, r6, lsl #7 │ │ │ │ - rsbeq r4, r5, r6, ror #4 │ │ │ │ - rsbeq r0, r4, r2, lsl r8 │ │ │ │ - rsbeq r4, r5, r8, asr #4 │ │ │ │ - strdeq r0, [r4], #-114 @ 0xffffff8e @ │ │ │ │ - rsbeq r4, r5, r4, asr r3 │ │ │ │ - rsbeq r4, r5, sl, ror r3 │ │ │ │ - rsbeq r4, r5, r2, lsl #4 │ │ │ │ - rsbeq r0, r4, lr, lsr #15 │ │ │ │ - rsbeq r4, r5, sl, ror #6 │ │ │ │ - rsbeq r4, r5, r0, lsr #7 │ │ │ │ - strhteq r4, [r5], #-24 @ 0xffffffe8 │ │ │ │ - rsbeq r0, r4, r4, ror #14 │ │ │ │ + rsbeq r4, r5, r2, lsl #7 │ │ │ │ + rsbeq r4, r5, sl, lsl #4 │ │ │ │ + strhteq r0, [r4], #-118 @ 0xffffff8a │ │ │ │ + rsbeq r4, r5, r2, ror r3 │ │ │ │ + rsbeq r4, r5, r8, lsr #7 │ │ │ │ + rsbeq r4, r5, r0, asr #3 │ │ │ │ + rsbeq r0, r4, ip, ror #14 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ bl fecfc97c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strdlt r0, [r3], r0 @ │ │ │ │ mcr2 7, 0, pc, cr14, cr15, {7} @ │ │ │ │ stmdacs r1, {r0, r1, r9, sl, lr} │ │ │ │ ldrmi sp, [r8], -r2, lsl #2 │ │ │ │ @@ -412107,16 +412107,16 @@ │ │ │ │ ldrbtmi r4, [r8], #-2054 @ 0xfffff7fa │ │ │ │ @ instruction: 0xf672300c │ │ │ │ stmdami r5, {r0, r3, r4, r5, r6, r9, fp, ip, sp, lr, pc} │ │ │ │ ldrbtmi r9, [r8], #-2305 @ 0xfffff6ff │ │ │ │ blx ee3176 │ │ │ │ ldrmi r9, [r8], -r1, lsl #22 │ │ │ │ stclt 0, cr11, [r0, #-12] │ │ │ │ - rsbeq r4, r5, r6, lsr #1 │ │ │ │ - rsbeq r0, r4, r2, asr r6 │ │ │ │ + rsbeq r4, r5, lr, lsr #1 │ │ │ │ + rsbeq r0, r4, sl, asr r6 │ │ │ │ ldrbmi r4, [r0, -r8, lsl #12]! │ │ │ │ @ instruction: 0xf8d1b500 │ │ │ │ @ instruction: 0xf1bee004 │ │ │ │ ldcle 15, cr0, [r0, #-0] │ │ │ │ movwcs r6, #2057 @ 0x809 │ │ │ │ stmdbcc r4, {r1, r4, fp, sp, lr} │ │ │ │ and r3, r1, r4, lsl #20 │ │ │ │ @@ -412168,15 +412168,15 @@ │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ andcs sp, r1, r3, lsl #2 │ │ │ │ pop {r2, ip, sp, pc} │ │ │ │ @ instruction: 0xf66b87f0 │ │ │ │ svclt 0x0000ef4a │ │ │ │ strdeq r9, [pc], #-28 @ │ │ │ │ @ instruction: 0x000011b8 │ │ │ │ - strdeq r4, [r5], #-26 @ 0xffffffe6 @ │ │ │ │ + rsbeq r4, r5, r2, lsl #4 │ │ │ │ rsbeq r9, pc, lr, lsl #3 │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl fecfcab8 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldrdlt r0, [r5], r8 │ │ │ │ strmi r4, [r8], -r7, lsl #12 │ │ │ │ vmax.s d18, d13, d0 │ │ │ │ @@ -412214,21 +412214,21 @@ │ │ │ │ cmppcc r9, r0, asr #4 @ p-variant is OBSOLETE │ │ │ │ andcc r4, ip, r8, ror r4 │ │ │ │ @ instruction: 0xf9a2f672 │ │ │ │ strtmi r4, [r9], -r9, lsl #16 │ │ │ │ @ instruction: 0xf6724478 │ │ │ │ @ instruction: 0x4628fa5d │ │ │ │ ldcllt 0, cr11, [r0, #20]! │ │ │ │ - rsbeq r4, r5, r2, asr r1 │ │ │ │ - rsbeq r0, r4, lr, ror #9 │ │ │ │ + rsbeq r4, r5, sl, asr r1 │ │ │ │ + strdeq r0, [r4], #-70 @ 0xffffffba @ │ │ │ │ @ instruction: 0xfffffe9b │ │ │ │ @ instruction: 0xfffffecd │ │ │ │ @ instruction: 0xfffffe83 │ │ │ │ - rsbeq r4, r5, r8, lsl #2 │ │ │ │ - rsbeq r0, r4, r4, lsr #9 │ │ │ │ + rsbeq r4, r5, r0, lsl r1 │ │ │ │ + rsbeq r0, r4, ip, lsr #9 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl fecfcb84 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ bmi 76990c │ │ │ │ blmi 791ba4 │ │ │ │ ldrbtmi r4, [sl], #-1541 @ 0xfffff9fb │ │ │ │ strmi r4, [ip], -r8, lsl #12 │ │ │ │ @@ -412250,15 +412250,15 @@ │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ mrsle r0, LR_svc │ │ │ │ andlt r2, r5, r1 │ │ │ │ @ instruction: 0xf66bbd30 │ │ │ │ svclt 0x0000eea6 │ │ │ │ rsbeq r9, pc, lr, ror r0 @ │ │ │ │ @ instruction: 0x000011b8 │ │ │ │ - rsbeq r4, r5, lr, ror r0 │ │ │ │ + rsbeq r4, r5, r6, lsl #1 │ │ │ │ rsbeq r9, pc, r4, asr #32 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl fecfcc00 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ stcvs 15, cr0, [fp], {240} @ 0xf0 │ │ │ │ movwcc r4, #5644 @ 0x160c │ │ │ │ blcs 7fec3c │ │ │ │ @@ -412360,19 +412360,19 @@ │ │ │ │ stmdami sl, {r0, r1, r7, fp, ip, sp, lr, pc} │ │ │ │ mvnscc pc, pc, asr #32 │ │ │ │ @ instruction: 0xf6724478 │ │ │ │ @ instruction: 0xe7edf93d │ │ │ │ rsbsvs r6, lr, pc, lsr #16 │ │ │ │ movwcs sp, #4288 @ 0x10c0 │ │ │ │ svclt 0x0000e7ce │ │ │ │ - mlseq r5, ip, pc, r3 @ │ │ │ │ - rsbeq r3, r5, ip, ror #29 │ │ │ │ - rsbeq r0, r4, r6, lsl #5 │ │ │ │ - rsbeq r3, r5, sl, asr #29 │ │ │ │ - rsbeq r0, r4, r4, ror #4 │ │ │ │ + rsbeq r3, r5, r4, lsr #31 │ │ │ │ + strdeq r3, [r5], #-228 @ 0xffffff1c @ │ │ │ │ + rsbeq r0, r4, lr, lsl #5 │ │ │ │ + ldrdeq r3, [r5], #-226 @ 0xffffff1e @ │ │ │ │ + rsbeq r0, r4, ip, ror #4 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00a0f8cc │ │ │ │ ldrmi fp, [r2], pc, lsl #1 │ │ │ │ @ instruction: 0x461e4a7f │ │ │ │ strmi r4, [fp], r5, lsl #12 │ │ │ │ @@ -412428,15 +412428,15 @@ │ │ │ │ svclt 0x00d842b2 │ │ │ │ blcs 1ae8a4 │ │ │ │ @ instruction: 0xf8ddd1b8 │ │ │ │ strmi r8, [r0, #20] │ │ │ │ addhi pc, ip, r0, asr #6 │ │ │ │ bls 38c8d8 │ │ │ │ andcc r6, r1, #1769472 @ 0x1b0000 │ │ │ │ - bllt 88a4d8 │ │ │ │ + bllt 88a4d8 │ │ │ │ eorle r2, r1, sl, lsl #20 │ │ │ │ ldrmi r4, [r8], -r3, lsl #12 │ │ │ │ andcs lr, r0, #43253760 @ 0x2940000 │ │ │ │ ldrdhi pc, [r4], -r5 @ │ │ │ │ ldmib sp, {r0, r2, r4, r6, r7, r8, r9, sl, sp, lr, pc}^ │ │ │ │ strbtmi r0, [r3], -r3, lsl #4 │ │ │ │ bcc 2b3cdc >::_M_default_append(unsigned int)@@Base+0x31118> │ │ │ │ @@ -412501,18 +412501,18 @@ │ │ │ │ str pc, [r0, r9, lsr #16]! │ │ │ │ ldc 6, cr15, [r4], #428 @ 0x1ac │ │ │ │ strmi r9, [r1], sl, lsl #26 │ │ │ │ svclt 0x0000e7b1 │ │ │ │ rsbeq r8, pc, r6, lsr lr @ │ │ │ │ @ instruction: 0x000011b8 │ │ │ │ rsbeq r8, pc, r6, lsl #26 │ │ │ │ - rsbeq r3, r5, r0, asr #25 │ │ │ │ - rsbeq r0, r4, ip, asr r0 │ │ │ │ - rsbeq r3, r5, r2, lsr #25 │ │ │ │ - rsbeq r0, r4, ip, lsr r0 │ │ │ │ + rsbeq r3, r5, r8, asr #25 │ │ │ │ + rsbeq r0, r4, r4, rrx │ │ │ │ + rsbeq r3, r5, sl, lsr #25 │ │ │ │ + rsbeq r0, r4, r4, asr #32 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ bl fecfcff4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strdlt r0, [r2], r0 @ │ │ │ │ movwls r4, #5636 @ 0x1604 │ │ │ │ blx fe762c6c │ │ │ │ cdp 6, 14, cr15, cr6, cr11, {3} │ │ │ │ @@ -412533,16 +412533,16 @@ │ │ │ │ andcc r4, ip, r8, ror r4 │ │ │ │ @ instruction: 0xff26f671 │ │ │ │ stmdbls r1, {r0, r2, fp, lr} │ │ │ │ @ instruction: 0xf6714478 │ │ │ │ blls 225dd8 │ │ │ │ andlt r4, r2, r8, lsl r6 │ │ │ │ svclt 0x0000bd10 │ │ │ │ - rsbeq r3, r5, r0, lsl ip │ │ │ │ - rsbeq pc, r3, ip, lsr #31 │ │ │ │ + rsbeq r3, r5, r8, lsl ip │ │ │ │ + strhteq pc, [r3], #-244 @ 0xffffff0c @ │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ blhi 261324 │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x0028f8cc │ │ │ │ blcs ffee41f8 │ │ │ │ @ instruction: 0xf8dfb0ab │ │ │ │ @@ -413309,98 +413309,98 @@ │ │ │ │ ldmdami r9, {r0, r3, r4, r8, fp, ip, sp, lr, pc}^ │ │ │ │ ldrbtmi r9, [r8], #-2312 @ 0xfffff6f8 │ │ │ │ @ instruction: 0xf9d4f671 │ │ │ │ svclt 0x0000e531 │ │ │ │ rsbeq r8, pc, ip, lsl #23 │ │ │ │ @ instruction: 0x000011b8 │ │ │ │ rsbeq r8, pc, r6, asr fp @ │ │ │ │ - rsbeq r3, r5, ip, lsl #19 │ │ │ │ - rsbeq r3, r5, r2, ror r8 │ │ │ │ - rsbeq pc, r3, ip, lsl #24 │ │ │ │ - rsbeq r3, r5, r0, asr r8 │ │ │ │ - rsbeq pc, r3, sl, ror #23 │ │ │ │ - strhteq r3, [r5], #-116 @ 0xffffff8c │ │ │ │ - rsbeq pc, r3, lr, asr #22 │ │ │ │ - rsbeq r3, r5, r8, lsr r6 │ │ │ │ - ldrdeq pc, [r3], #-144 @ 0xffffff70 @ │ │ │ │ - rsbeq r3, r5, r4, lsl r6 │ │ │ │ - rsbeq pc, r3, lr, lsr #19 │ │ │ │ - rsbeq r3, r5, r2, ror #11 │ │ │ │ - rsbeq pc, r3, ip, ror r9 @ │ │ │ │ - mlseq r5, r2, r5, r3 │ │ │ │ - rsbeq pc, r3, ip, lsr #18 │ │ │ │ - rsbeq r3, r5, r6, ror #10 │ │ │ │ - rsbeq pc, r3, r0, lsl #18 │ │ │ │ - rsbeq r3, r5, lr, lsl r5 │ │ │ │ - strdeq r3, [r5], #-72 @ 0xffffffb8 @ │ │ │ │ - mlseq r3, ip, r8, pc @ │ │ │ │ - rsbeq r5, r8, r8, ror #11 │ │ │ │ - rsbeq r3, r5, r6, lsl #9 │ │ │ │ - rsbeq pc, r3, r0, lsr #16 │ │ │ │ - rsbeq r3, r5, r0, asr r4 │ │ │ │ - rsbeq pc, r3, sl, ror #15 │ │ │ │ - rsbeq r3, r5, r0, lsr r4 │ │ │ │ - rsbeq pc, r3, r8, asr #15 │ │ │ │ + mlseq r5, r4, r9, r3 │ │ │ │ + rsbeq r3, r5, sl, ror r8 │ │ │ │ + rsbeq pc, r3, r4, lsl ip @ │ │ │ │ + rsbeq r3, r5, r8, asr r8 │ │ │ │ + strdeq pc, [r3], #-178 @ 0xffffff4e @ │ │ │ │ + strhteq r3, [r5], #-124 @ 0xffffff84 │ │ │ │ + rsbeq pc, r3, r6, asr fp @ │ │ │ │ + rsbeq r3, r5, r0, asr #12 │ │ │ │ + ldrdeq pc, [r3], #-152 @ 0xffffff68 @ │ │ │ │ + rsbeq r3, r5, ip, lsl r6 │ │ │ │ + strhteq pc, [r3], #-150 @ 0xffffff6a @ │ │ │ │ + rsbeq r3, r5, sl, ror #11 │ │ │ │ + rsbeq pc, r3, r4, lsl #19 │ │ │ │ + mlseq r5, sl, r5, r3 │ │ │ │ + rsbeq pc, r3, r4, lsr r9 @ │ │ │ │ + rsbeq r3, r5, lr, ror #10 │ │ │ │ + rsbeq pc, r3, r8, lsl #18 │ │ │ │ + rsbeq r3, r5, r6, lsr #10 │ │ │ │ + rsbeq r3, r5, r0, lsl #10 │ │ │ │ + rsbeq pc, r3, r4, lsr #17 │ │ │ │ + strdeq r5, [r8], #-80 @ 0xffffffb0 @ │ │ │ │ + rsbeq r3, r5, lr, lsl #9 │ │ │ │ + rsbeq pc, r3, r8, lsr #16 │ │ │ │ + rsbeq r3, r5, r8, asr r4 │ │ │ │ + strdeq pc, [r3], #-114 @ 0xffffff8e @ │ │ │ │ + rsbeq r3, r5, r8, lsr r4 │ │ │ │ + ldrdeq pc, [r3], #-112 @ 0xffffff90 @ │ │ │ │ @ instruction: 0xfffff79f │ │ │ │ - rsbeq r3, r5, sl, asr #8 │ │ │ │ - rsbeq r3, r5, sl, lsl r4 │ │ │ │ - strhteq r3, [r5], #-52 @ 0xffffffcc │ │ │ │ - rsbeq fp, r3, ip, ror r2 │ │ │ │ - rsbeq r3, r5, r4, ror r3 │ │ │ │ - rsbeq pc, r3, lr, lsl #14 │ │ │ │ - rsbeq r3, r5, r6, asr r3 │ │ │ │ - strdeq pc, [r3], #-96 @ 0xffffffa0 @ │ │ │ │ - rsbeq fp, r3, r6, lsl #4 │ │ │ │ - rsbeq r3, r5, r6, lsr #6 │ │ │ │ - rsbeq pc, r3, r2, asr #13 │ │ │ │ - rsbeq r3, r5, sl, lsl #6 │ │ │ │ - rsbeq pc, r3, r6, lsr #13 │ │ │ │ - rsbeq r3, r5, lr, ror #5 │ │ │ │ - rsbeq pc, r3, r8, lsl #13 │ │ │ │ - rsbeq r3, r5, ip, asr #5 │ │ │ │ - rsbeq r3, r5, sl, lsl r3 │ │ │ │ - rsbeq r3, r5, lr, lsr #5 │ │ │ │ - rsbeq pc, r3, r8, asr #12 │ │ │ │ - rsbeq r3, r5, ip, lsl #5 │ │ │ │ - rsbeq pc, r3, r6, lsr #12 │ │ │ │ - rsbeq r3, r5, r0, ror r2 │ │ │ │ - rsbeq pc, r3, sl, lsl #12 │ │ │ │ - rsbeq r2, r5, r4, lsr r2 │ │ │ │ - rsbeq r3, r5, r0, asr #4 │ │ │ │ - ldrdeq pc, [r3], #-92 @ 0xffffffa4 @ │ │ │ │ - rsbeq ip, r3, r0, asr #8 │ │ │ │ - rsbeq r3, r5, r0, lsl r2 │ │ │ │ - rsbeq pc, r3, ip, lsr #11 │ │ │ │ - rsbeq r3, r5, r6, ror #3 │ │ │ │ - rsbeq pc, r3, r2, lsl #11 │ │ │ │ - rsbeq ip, r3, r6, lsr #7 │ │ │ │ - rsbeq r3, r5, sl, lsr #3 │ │ │ │ - rsbeq pc, r3, r6, asr #10 │ │ │ │ - rsbeq r3, r5, r0, lsl #3 │ │ │ │ - rsbeq pc, r3, ip, lsl r5 @ │ │ │ │ - rsbeq r3, r5, r4, asr r1 │ │ │ │ - strdeq pc, [r3], #-64 @ 0xffffffc0 @ │ │ │ │ - rsbeq r3, r5, r8, lsr #2 │ │ │ │ - rsbeq pc, r3, r4, asr #9 │ │ │ │ - strdeq r0, [r9], #-192 @ 0xffffff40 @ │ │ │ │ - ldrdeq r2, [r5], #-118 @ 0xffffff8a @ │ │ │ │ - rsbeq sl, r6, r0, ror fp │ │ │ │ - rsbeq r3, r5, r6, ror #2 │ │ │ │ - rsbeq r7, r3, r2, asr r5 │ │ │ │ - rsbeq pc, r3, r8, ror #11 │ │ │ │ - mlseq r5, ip, pc, r1 @ │ │ │ │ - rsbeq r3, r5, lr, lsr #2 │ │ │ │ - rsbeq r3, r5, r2, lsr #2 │ │ │ │ - rsbeq r2, r5, r8, lsr r0 │ │ │ │ - rsbeq r3, r5, sl, lsr #32 │ │ │ │ - rsbeq pc, r3, r6, asr #7 │ │ │ │ - rsbeq r3, r5, r0, lsl r0 │ │ │ │ - rsbeq pc, r3, ip, lsr #7 │ │ │ │ - strdeq r2, [r5], #-246 @ 0xffffff0a @ │ │ │ │ - mlseq r3, r2, r3, pc @ │ │ │ │ + rsbeq r3, r5, r2, asr r4 │ │ │ │ + rsbeq r3, r5, r2, lsr #8 │ │ │ │ + strhteq r3, [r5], #-60 @ 0xffffffc4 │ │ │ │ + rsbeq fp, r3, r4, lsl #5 │ │ │ │ + rsbeq r3, r5, ip, ror r3 │ │ │ │ + rsbeq pc, r3, r6, lsl r7 @ │ │ │ │ + rsbeq r3, r5, lr, asr r3 │ │ │ │ + strdeq pc, [r3], #-104 @ 0xffffff98 @ │ │ │ │ + rsbeq fp, r3, lr, lsl #4 │ │ │ │ + rsbeq r3, r5, lr, lsr #6 │ │ │ │ + rsbeq pc, r3, sl, asr #13 │ │ │ │ + rsbeq r3, r5, r2, lsl r3 │ │ │ │ + rsbeq pc, r3, lr, lsr #13 │ │ │ │ + strdeq r3, [r5], #-38 @ 0xffffffda @ │ │ │ │ + mlseq r3, r0, r6, pc @ │ │ │ │ + ldrdeq r3, [r5], #-36 @ 0xffffffdc @ │ │ │ │ + rsbeq r3, r5, r2, lsr #6 │ │ │ │ + strhteq r3, [r5], #-38 @ 0xffffffda │ │ │ │ + rsbeq pc, r3, r0, asr r6 @ │ │ │ │ + mlseq r5, r4, r2, r3 │ │ │ │ + rsbeq pc, r3, lr, lsr #12 │ │ │ │ + rsbeq r3, r5, r8, ror r2 │ │ │ │ + rsbeq pc, r3, r2, lsl r6 @ │ │ │ │ + rsbeq r2, r5, ip, lsr r2 │ │ │ │ + rsbeq r3, r5, r8, asr #4 │ │ │ │ + rsbeq pc, r3, r4, ror #11 │ │ │ │ + rsbeq ip, r3, r8, asr #8 │ │ │ │ + rsbeq r3, r5, r8, lsl r2 │ │ │ │ + strhteq pc, [r3], #-84 @ 0xffffffac @ │ │ │ │ + rsbeq r3, r5, lr, ror #3 │ │ │ │ + rsbeq pc, r3, sl, lsl #11 │ │ │ │ + rsbeq ip, r3, lr, lsr #7 │ │ │ │ + strhteq r3, [r5], #-18 @ 0xffffffee │ │ │ │ + rsbeq pc, r3, lr, asr #10 │ │ │ │ + rsbeq r3, r5, r8, lsl #3 │ │ │ │ + rsbeq pc, r3, r4, lsr #10 │ │ │ │ + rsbeq r3, r5, ip, asr r1 │ │ │ │ + strdeq pc, [r3], #-72 @ 0xffffffb8 @ │ │ │ │ + rsbeq r3, r5, r0, lsr r1 │ │ │ │ + rsbeq pc, r3, ip, asr #9 │ │ │ │ + strdeq r0, [r9], #-200 @ 0xffffff38 @ │ │ │ │ + ldrdeq r2, [r5], #-126 @ 0xffffff82 @ │ │ │ │ + rsbeq sl, r6, r8, ror fp │ │ │ │ + rsbeq r3, r5, lr, ror #2 │ │ │ │ + rsbeq r7, r3, sl, asr r5 │ │ │ │ + strdeq pc, [r3], #-80 @ 0xffffffb0 @ │ │ │ │ + rsbeq r1, r5, r4, lsr #31 │ │ │ │ + rsbeq r3, r5, r6, lsr r1 │ │ │ │ + rsbeq r3, r5, sl, lsr #2 │ │ │ │ + rsbeq r2, r5, r0, asr #32 │ │ │ │ + rsbeq r3, r5, r2, lsr r0 │ │ │ │ + rsbeq pc, r3, lr, asr #7 │ │ │ │ + rsbeq r3, r5, r8, lsl r0 │ │ │ │ + strhteq pc, [r3], #-52 @ 0xffffffcc @ │ │ │ │ + strdeq r2, [r5], #-254 @ 0xffffff02 @ │ │ │ │ + mlseq r3, sl, r3, pc @ │ │ │ │ vrsubhn.i32 d4, , q12 │ │ │ │ mrc 14, 5, APSR_nzcv, cr0, cr15, {7} │ │ │ │ strtmi r8, [r8], -r0, asr #22 │ │ │ │ ldc2l 3, cr15, [r6, #-520]! @ 0xfffffdf8 │ │ │ │ cdp 6, 3, cr4, cr8, cr8, {1} │ │ │ │ vmov.f64 d7, d0 │ │ │ │ @ instruction: 0xf3998b47 │ │ │ │ @@ -413659,43 +413659,43 @@ │ │ │ │ teqpvc pc, pc, asr #8 @ p-variant is OBSOLETE │ │ │ │ andcc r4, ip, r8, ror r4 │ │ │ │ mrc2 6, 2, pc, cr8, cr0, {3} │ │ │ │ stmdbls r8, {r0, r1, r2, r3, r4, fp, lr} │ │ │ │ @ instruction: 0xf6704478 │ │ │ │ @ instruction: 0xf7ffff13 │ │ │ │ svclt 0x0000ba70 │ │ │ │ - rsbeq r2, r5, lr, lsr #27 │ │ │ │ - rsbeq pc, r3, sl, asr #2 │ │ │ │ - mlseq r5, r4, sp, r2 │ │ │ │ - rsbeq pc, r3, r0, lsr r1 @ │ │ │ │ - rsbeq r2, r5, ip, asr sp │ │ │ │ - strdeq pc, [r3], #-8 @ │ │ │ │ - rsbeq r2, r5, r0, lsl sp │ │ │ │ - rsbeq pc, r3, ip, lsr #1 │ │ │ │ - rsbeq r2, r5, r8, ror #25 │ │ │ │ - rsbeq pc, r3, r4, lsl #1 │ │ │ │ - strhteq r2, [r5], #-192 @ 0xffffff40 │ │ │ │ - rsbeq pc, r3, ip, asr #32 │ │ │ │ - rsbeq r2, r5, r0, ror #24 │ │ │ │ - strdeq lr, [r3], #-252 @ 0xffffff04 @ │ │ │ │ - rsbeq r2, r5, r2, lsr ip │ │ │ │ - rsbeq lr, r3, lr, asr #31 │ │ │ │ - rsbeq r2, r5, r4, lsl #24 │ │ │ │ - rsbeq lr, r3, r0, lsr #31 │ │ │ │ - rsbeq r2, r5, r8, ror #23 │ │ │ │ - rsbeq lr, r3, r4, lsl #31 │ │ │ │ - strhteq r2, [r5], #-186 @ 0xffffff46 │ │ │ │ - rsbeq lr, r3, r6, asr pc │ │ │ │ - strhteq r2, [r5], #-170 @ 0xffffff56 │ │ │ │ - strhteq r2, [r5], #-164 @ 0xffffff5c │ │ │ │ - rsbeq lr, r3, r0, asr lr │ │ │ │ - mlseq r5, r8, sl, r2 │ │ │ │ - rsbeq lr, r3, r2, lsr lr │ │ │ │ - rsbeq r2, r5, r4, ror sl │ │ │ │ - rsbeq lr, r3, r0, lsl lr │ │ │ │ + strhteq r2, [r5], #-214 @ 0xffffff2a │ │ │ │ + rsbeq pc, r3, r2, asr r1 @ │ │ │ │ + mlseq r5, ip, sp, r2 │ │ │ │ + rsbeq pc, r3, r8, lsr r1 @ │ │ │ │ + rsbeq r2, r5, r4, ror #26 │ │ │ │ + rsbeq pc, r3, r0, lsl #2 │ │ │ │ + rsbeq r2, r5, r8, lsl sp │ │ │ │ + strhteq pc, [r3], #-4 @ │ │ │ │ + strdeq r2, [r5], #-192 @ 0xffffff40 @ │ │ │ │ + rsbeq pc, r3, ip, lsl #1 │ │ │ │ + strhteq r2, [r5], #-200 @ 0xffffff38 │ │ │ │ + rsbeq pc, r3, r4, asr r0 @ │ │ │ │ + rsbeq r2, r5, r8, ror #24 │ │ │ │ + rsbeq pc, r3, r4 │ │ │ │ + rsbeq r2, r5, sl, lsr ip │ │ │ │ + ldrdeq lr, [r3], #-246 @ 0xffffff0a @ │ │ │ │ + rsbeq r2, r5, ip, lsl #24 │ │ │ │ + rsbeq lr, r3, r8, lsr #31 │ │ │ │ + strdeq r2, [r5], #-176 @ 0xffffff50 @ │ │ │ │ + rsbeq lr, r3, ip, lsl #31 │ │ │ │ + rsbeq r2, r5, r2, asr #23 │ │ │ │ + rsbeq lr, r3, lr, asr pc │ │ │ │ + rsbeq r2, r5, r2, asr #21 │ │ │ │ + strhteq r2, [r5], #-172 @ 0xffffff54 │ │ │ │ + rsbeq lr, r3, r8, asr lr │ │ │ │ + rsbeq r2, r5, r0, lsr #21 │ │ │ │ + rsbeq lr, r3, sl, lsr lr │ │ │ │ + rsbeq r2, r5, ip, ror sl │ │ │ │ + rsbeq lr, r3, r8, lsl lr │ │ │ │ ldmmi r0!, {r0, r2, r3, r5, r8, fp, sp, lr, pc}^ │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00b8f8cc │ │ │ │ strbcs pc, [r8], #2271 @ 0x8df @ │ │ │ │ @ instruction: 0xf8dfb08c │ │ │ │ strmi r3, [r6], -r8, asr #9 │ │ │ │ @@ -413999,75 +413999,75 @@ │ │ │ │ svccc 0x00e54fdf │ │ │ │ @ instruction: 0x47ae147b │ │ │ │ svccc 0x00847ae1 │ │ │ │ @ instruction: 0xffffffff │ │ │ │ svcvc 0x00efffff │ │ │ │ rsbeq r7, pc, ip, lsl #19 │ │ │ │ @ instruction: 0x000011b8 │ │ │ │ - mlseq r5, r6, r9, r2 │ │ │ │ + mlseq r5, lr, r9, r2 │ │ │ │ @ instruction: 0xffffedad │ │ │ │ - rsbeq r2, r5, r2, asr #20 │ │ │ │ - rsbeq r4, r8, r4, lsr #21 │ │ │ │ + rsbeq r2, r5, sl, asr #20 │ │ │ │ + rsbeq r4, r8, ip, lsr #21 │ │ │ │ andeq r0, r0, r7, lsl #14 │ │ │ │ - rsbeq r2, r5, sl, lsr r9 │ │ │ │ - ldrdeq lr, [r3], #-196 @ 0xffffff3c @ │ │ │ │ + rsbeq r2, r5, r2, asr #18 │ │ │ │ + ldrdeq lr, [r3], #-204 @ 0xffffff34 @ │ │ │ │ ldrdeq r7, [pc], #-142 @ │ │ │ │ - strdeq r2, [r5], #-140 @ 0xffffff74 @ │ │ │ │ - mlseq r3, r6, ip, lr │ │ │ │ + rsbeq r2, r5, r4, lsl #18 │ │ │ │ + mlseq r3, lr, ip, lr │ │ │ │ @ instruction: 0xffffe807 │ │ │ │ @ instruction: 0xffffe729 │ │ │ │ - strhteq r2, [r5], #-138 @ 0xffffff76 │ │ │ │ - rsbeq lr, r3, r6, asr ip │ │ │ │ - rsbeq r2, r5, r0, lsr #17 │ │ │ │ - rsbeq lr, r3, ip, lsr ip │ │ │ │ + rsbeq r2, r5, r2, asr #17 │ │ │ │ + rsbeq lr, r3, lr, asr ip │ │ │ │ + rsbeq r2, r5, r8, lsr #17 │ │ │ │ + rsbeq lr, r3, r4, asr #24 │ │ │ │ @ instruction: 0xffffe62f │ │ │ │ - rsbeq r1, r5, sl, asr #19 │ │ │ │ - rsbeq r2, r5, ip, lsl #19 │ │ │ │ - rsbeq r2, r5, r6, lsr r8 │ │ │ │ - ldrdeq lr, [r3], #-178 @ 0xffffff4e @ │ │ │ │ - rsbeq r2, r5, ip, lsl r8 │ │ │ │ - strhteq lr, [r3], #-184 @ 0xffffff48 │ │ │ │ - rsbeq r1, r5, ip, lsl #18 │ │ │ │ - rsbeq r2, r5, r8, lsr r9 │ │ │ │ - rsbeq r2, r5, r8, asr #15 │ │ │ │ - rsbeq lr, r3, r4, ror #22 │ │ │ │ - rsbeq r2, r5, r4, lsl #18 │ │ │ │ - rsbeq r1, r5, r0, asr r9 │ │ │ │ - rsbeq r2, r5, r4, ror r7 │ │ │ │ - rsbeq lr, r3, r0, lsl fp │ │ │ │ - rsbeq r2, r5, r6, asr r7 │ │ │ │ - strdeq lr, [r3], #-160 @ 0xffffff60 @ │ │ │ │ + ldrdeq r1, [r5], #-146 @ 0xffffff6e @ │ │ │ │ + mlseq r5, r4, r9, r2 │ │ │ │ + rsbeq r2, r5, lr, lsr r8 │ │ │ │ + ldrdeq lr, [r3], #-186 @ 0xffffff46 @ │ │ │ │ + rsbeq r2, r5, r4, lsr #16 │ │ │ │ + rsbeq lr, r3, r0, asr #23 │ │ │ │ + rsbeq r1, r5, r4, lsl r9 │ │ │ │ + rsbeq r2, r5, r0, asr #18 │ │ │ │ + ldrdeq r2, [r5], #-112 @ 0xffffff90 @ │ │ │ │ + rsbeq lr, r3, ip, ror #22 │ │ │ │ + rsbeq r2, r5, ip, lsl #18 │ │ │ │ + rsbeq r1, r5, r8, asr r9 │ │ │ │ + rsbeq r2, r5, ip, ror r7 │ │ │ │ + rsbeq lr, r3, r8, lsl fp │ │ │ │ + rsbeq r2, r5, lr, asr r7 │ │ │ │ + strdeq lr, [r3], #-168 @ 0xffffff58 @ │ │ │ │ + strhteq r2, [r5], #-138 @ 0xffffff76 │ │ │ │ + rsbeq r2, r5, r4, ror #17 │ │ │ │ + rsbeq r2, r5, r6, lsl r7 │ │ │ │ + strhteq lr, [r3], #-162 @ 0xffffff5e │ │ │ │ + strdeq r2, [r5], #-136 @ 0xffffff78 @ │ │ │ │ strhteq r2, [r5], #-130 @ 0xffffff7e │ │ │ │ - ldrdeq r2, [r5], #-140 @ 0xffffff74 @ │ │ │ │ - rsbeq r2, r5, lr, lsl #14 │ │ │ │ - rsbeq lr, r3, sl, lsr #21 │ │ │ │ - strdeq r2, [r5], #-128 @ 0xffffff80 @ │ │ │ │ - rsbeq r2, r5, sl, lsr #17 │ │ │ │ - strhteq r2, [r5], #-102 @ 0xffffff9a │ │ │ │ - rsbeq lr, r3, r2, asr sl │ │ │ │ - strhteq r1, [r5], #-128 @ 0xffffff80 │ │ │ │ - ldrdeq r2, [r5], #-134 @ 0xffffff7a @ │ │ │ │ - rsbeq r2, r5, r2, ror r6 │ │ │ │ - rsbeq lr, r3, lr, lsl #20 │ │ │ │ - strhteq r2, [r5], #-136 @ 0xffffff78 │ │ │ │ - strdeq r2, [r5], #-130 @ 0xffffff7e @ │ │ │ │ - rsbeq r2, r5, lr, lsr #12 │ │ │ │ - rsbeq lr, r3, sl, asr #19 │ │ │ │ - ldrdeq r2, [r5], #-128 @ 0xffffff80 @ │ │ │ │ - rsbeq r2, r5, sl, lsl #18 │ │ │ │ - rsbeq r2, r5, r6, ror #11 │ │ │ │ - rsbeq lr, r3, r2, lsl #19 │ │ │ │ - rsbeq r1, r5, r0, lsr #31 │ │ │ │ - rsbeq r2, r5, r6, ror #17 │ │ │ │ - rsbeq r2, r5, r2, lsr #11 │ │ │ │ - rsbeq lr, r3, lr, lsr r9 │ │ │ │ - rsbeq r2, r5, sl, asr #17 │ │ │ │ - strdeq r2, [r5], #-140 @ 0xffffff74 @ │ │ │ │ - rsbeq r2, r5, r6, ror #10 │ │ │ │ - rsbeq lr, r3, r2, lsl #18 │ │ │ │ + strhteq r2, [r5], #-110 @ 0xffffff92 │ │ │ │ + rsbeq lr, r3, sl, asr sl │ │ │ │ + strhteq r1, [r5], #-136 @ 0xffffff78 │ │ │ │ + ldrdeq r2, [r5], #-142 @ 0xffffff72 @ │ │ │ │ + rsbeq r2, r5, sl, ror r6 │ │ │ │ + rsbeq lr, r3, r6, lsl sl │ │ │ │ + rsbeq r2, r5, r0, asr #17 │ │ │ │ + strdeq r2, [r5], #-138 @ 0xffffff76 @ │ │ │ │ + rsbeq r2, r5, r6, lsr r6 │ │ │ │ + ldrdeq lr, [r3], #-146 @ 0xffffff6e @ │ │ │ │ + ldrdeq r2, [r5], #-136 @ 0xffffff78 @ │ │ │ │ + rsbeq r2, r5, r2, lsl r9 │ │ │ │ + rsbeq r2, r5, lr, ror #11 │ │ │ │ + rsbeq lr, r3, sl, lsl #19 │ │ │ │ + rsbeq r1, r5, r8, lsr #31 │ │ │ │ + rsbeq r2, r5, lr, ror #17 │ │ │ │ + rsbeq r2, r5, sl, lsr #11 │ │ │ │ + rsbeq lr, r3, r6, asr #18 │ │ │ │ + ldrdeq r2, [r5], #-130 @ 0xffffff7e @ │ │ │ │ + rsbeq r2, r5, r4, lsl #18 │ │ │ │ + rsbeq r2, r5, lr, ror #10 │ │ │ │ + rsbeq lr, r3, sl, lsl #18 │ │ │ │ @ instruction: 0xf1054a5a │ │ │ │ ldmdbmi sl, {r2, r3, r4, r5, r6, r8, r9}^ │ │ │ │ streq lr, [r0, -sp, asr #19] │ │ │ │ ldrbtmi r4, [r9], #-1146 @ 0xfffffb86 │ │ │ │ stmib sp, {r4, r5, r9, sl, lr}^ │ │ │ │ vabdl.u8 , d3, d2 │ │ │ │ strmi pc, [r4], -r7, lsl #19 │ │ │ │ @@ -414151,38 +414151,38 @@ │ │ │ │ ldmdami ip, {r2, r3, r6, r7, sl, fp, sp, pc} │ │ │ │ msrmi (UNDEF: 109), r0 │ │ │ │ andcc r4, ip, r8, ror r4 │ │ │ │ blx 2065160 │ │ │ │ @ instruction: 0x46214819 │ │ │ │ @ instruction: 0xf6704478 │ │ │ │ ldrt pc, [lr], #2869 @ 0xb35 @ │ │ │ │ - rsbeq r2, r5, r4, lsr #15 │ │ │ │ - rsbeq r2, r5, r2, ror #15 │ │ │ │ - rsbeq r2, r5, sl, ror #7 │ │ │ │ - rsbeq lr, r3, r6, lsl #15 │ │ │ │ - rsbeq r2, r5, lr, asr #15 │ │ │ │ - rsbeq r2, r5, ip, lsl #16 │ │ │ │ - strhteq r2, [r5], #-48 @ 0xffffffd0 │ │ │ │ - rsbeq lr, r3, ip, asr #14 │ │ │ │ - strdeq r2, [r5], #-116 @ 0xffffff8c @ │ │ │ │ - rsbeq r2, r5, r6, asr r8 │ │ │ │ - rsbeq r2, r5, r6, ror r3 │ │ │ │ - rsbeq lr, r3, r2, lsl r7 │ │ │ │ - rsbeq r2, r5, lr, lsr r8 │ │ │ │ - rsbeq r2, r5, ip, ror r8 │ │ │ │ - rsbeq r2, r5, ip, lsr r3 │ │ │ │ - ldrdeq lr, [r3], #-104 @ 0xffffff98 @ │ │ │ │ - mlseq r5, sl, r8, r2 │ │ │ │ - rsbeq r2, r5, sl, asr r8 │ │ │ │ - strdeq r2, [r5], #-36 @ 0xffffffdc @ │ │ │ │ - mlseq r3, r0, r6, lr │ │ │ │ - rsbeq r2, r5, sl, ror r8 │ │ │ │ - strhteq r2, [r5], #-140 @ 0xffffff74 │ │ │ │ - strhteq r2, [r5], #-40 @ 0xffffffd8 │ │ │ │ - rsbeq lr, r3, r4, asr r6 │ │ │ │ + rsbeq r2, r5, ip, lsr #15 │ │ │ │ + rsbeq r2, r5, sl, ror #15 │ │ │ │ + strdeq r2, [r5], #-50 @ 0xffffffce @ │ │ │ │ + rsbeq lr, r3, lr, lsl #15 │ │ │ │ + ldrdeq r2, [r5], #-118 @ 0xffffff8a @ │ │ │ │ + rsbeq r2, r5, r4, lsl r8 │ │ │ │ + strhteq r2, [r5], #-56 @ 0xffffffc8 │ │ │ │ + rsbeq lr, r3, r4, asr r7 │ │ │ │ + strdeq r2, [r5], #-124 @ 0xffffff84 @ │ │ │ │ + rsbeq r2, r5, lr, asr r8 │ │ │ │ + rsbeq r2, r5, lr, ror r3 │ │ │ │ + rsbeq lr, r3, sl, lsl r7 │ │ │ │ + rsbeq r2, r5, r6, asr #16 │ │ │ │ + rsbeq r2, r5, r4, lsl #17 │ │ │ │ + rsbeq r2, r5, r4, asr #6 │ │ │ │ + rsbeq lr, r3, r0, ror #13 │ │ │ │ + rsbeq r2, r5, r2, lsr #17 │ │ │ │ + rsbeq r2, r5, r2, ror #16 │ │ │ │ + strdeq r2, [r5], #-44 @ 0xffffffd4 @ │ │ │ │ + mlseq r3, r8, r6, lr │ │ │ │ + rsbeq r2, r5, r2, lsl #17 │ │ │ │ + rsbeq r2, r5, r4, asr #17 │ │ │ │ + rsbeq r2, r5, r0, asr #5 │ │ │ │ + rsbeq lr, r3, ip, asr r6 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ bl fecfea14 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strdlt r0, [r3], r0 @ │ │ │ │ stc2 7, cr15, [r4], #-1020 @ 0xfffffc04 │ │ │ │ stmdacs r1, {r0, r1, r9, sl, lr} │ │ │ │ ldrmi sp, [r8], -r2, lsl #2 │ │ │ │ @@ -414192,16 +414192,16 @@ │ │ │ │ andcc r4, ip, r8, ror r4 │ │ │ │ blx ce51fc │ │ │ │ stmdbls r1, {r0, r2, fp, lr} │ │ │ │ @ instruction: 0xf6704478 │ │ │ │ blls 2263e4 │ │ │ │ andlt r4, r3, r8, lsl r6 │ │ │ │ svclt 0x0000bd00 │ │ │ │ - rsbeq r2, r5, ip, lsl r2 │ │ │ │ - strhteq lr, [r3], #-88 @ 0xffffffa8 │ │ │ │ + rsbeq r2, r5, r4, lsr #4 │ │ │ │ + rsbeq lr, r3, r0, asr #11 │ │ │ │ andeq r0, r0, r0 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ bl fecfea64 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r4, r8, ror #31 │ │ │ │ strmi r4, [r8], -r4, lsl #12 │ │ │ │ @ instruction: 0xf8baf27b │ │ │ │ @@ -414212,15 +414212,15 @@ │ │ │ │ @ instruction: 0xf44f4b06 │ │ │ │ cmpcc ip, r3, asr #24 │ │ │ │ ldrbtmi r6, [fp], #-2122 @ 0xfffff7b6 │ │ │ │ andgt pc, r0, sp, asr #17 │ │ │ │ @ instruction: 0xf66d0092 │ │ │ │ andcs pc, r1, r3, lsr #23 │ │ │ │ ldclt 0, cr11, [r0, #-16] │ │ │ │ - rsbeq r2, r5, sl, asr #15 │ │ │ │ + ldrdeq r2, [r5], #-114 @ 0xffffff8e @ │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl fecfeaac │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ bmi 76b834 │ │ │ │ blmi 793acc │ │ │ │ ldrbtmi r4, [sl], #-1541 @ 0xfffff9fb │ │ │ │ strmi r4, [ip], -r8, lsl #12 │ │ │ │ @@ -414242,15 +414242,15 @@ │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ mrsle r0, LR_svc │ │ │ │ andlt r2, r5, r1 │ │ │ │ @ instruction: 0xf669bd30 │ │ │ │ svclt 0x0000ef12 │ │ │ │ rsbeq r7, pc, r6, asr r1 @ │ │ │ │ @ instruction: 0x000011b8 │ │ │ │ - rsbeq r2, r5, sl, ror r7 │ │ │ │ + rsbeq r2, r5, r2, lsl #15 │ │ │ │ rsbeq r7, pc, ip, lsl r1 @ │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r0 │ │ │ │ stc 12, cr5, [sp, #-512]! @ 0xfffffe00 │ │ │ │ bl fed0a544 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldrmi r0, [r7], -r0, asr #31 │ │ │ │ @ instruction: 0x2181f891 │ │ │ │ @@ -414402,16 +414402,16 @@ │ │ │ │ andcc r4, ip, r8, ror r4 │ │ │ │ @ instruction: 0xf886f670 │ │ │ │ stmdbls r1, {r0, r2, fp, lr} │ │ │ │ @ instruction: 0xf6704478 │ │ │ │ blls 226098 │ │ │ │ andlt r4, r2, r8, lsl r6 │ │ │ │ svclt 0x0000bd10 │ │ │ │ - strdeq r2, [r5], #-64 @ 0xffffffc0 @ │ │ │ │ - rsbeq lr, r3, ip, ror #4 │ │ │ │ + strdeq r2, [r5], #-72 @ 0xffffffb8 @ │ │ │ │ + rsbeq lr, r3, r4, ror r2 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ blhi 3e3064 │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ bleq 19e5ee8 │ │ │ │ ldclmi 2, cr15, [ip, #-692] @ 0xfffffd4c │ │ │ │ blmi fec7962c │ │ │ │ @@ -414583,30 +414583,30 @@ │ │ │ │ @ instruction: 0xf66f4478 │ │ │ │ ubfx pc, sp, #31, #16 │ │ │ │ stcl 6, cr15, [r8], #-420 @ 0xfffffe5c │ │ │ │ andhi pc, r0, pc, lsr #7 │ │ │ │ ... │ │ │ │ @ instruction: 0x000011b8 │ │ │ │ rsbeq r6, pc, r4, asr #28 │ │ │ │ - rsbeq r2, r5, r0, lsr #9 │ │ │ │ - rsbeq r2, r5, r2, ror #8 │ │ │ │ - ldrdeq lr, [r3], #-30 @ 0xffffffe2 @ │ │ │ │ + rsbeq r2, r5, r8, lsr #9 │ │ │ │ + rsbeq r2, r5, sl, ror #8 │ │ │ │ + rsbeq lr, r3, r6, ror #3 │ │ │ │ rsbeq r6, pc, ip, ror #27 │ │ │ │ - rsbeq r2, r5, r6, lsl #8 │ │ │ │ - ldrdeq r2, [r5], #-42 @ 0xffffffd6 @ │ │ │ │ - rsbeq lr, r3, r6, asr r0 │ │ │ │ - rsbeq r2, r5, r4, lsr #5 │ │ │ │ - rsbeq lr, r3, r0, lsr #32 │ │ │ │ - rsbeq r2, r5, sl, lsl #5 │ │ │ │ - rsbeq lr, r3, r6 │ │ │ │ - rsbeq r2, r5, r4, asr r2 │ │ │ │ - rsbeq r2, r5, r8, asr #4 │ │ │ │ - rsbeq sp, r3, r2, asr #31 │ │ │ │ - rsbeq r2, r5, sl, lsr #4 │ │ │ │ - rsbeq sp, r3, r4, lsr #31 │ │ │ │ + rsbeq r2, r5, lr, lsl #8 │ │ │ │ + rsbeq r2, r5, r2, ror #5 │ │ │ │ + rsbeq lr, r3, lr, asr r0 │ │ │ │ + rsbeq r2, r5, ip, lsr #5 │ │ │ │ + rsbeq lr, r3, r8, lsr #32 │ │ │ │ + mlseq r5, r2, r2, r2 │ │ │ │ + rsbeq lr, r3, lr │ │ │ │ + rsbeq r2, r5, ip, asr r2 │ │ │ │ + rsbeq r2, r5, r0, asr r2 │ │ │ │ + rsbeq sp, r3, sl, asr #31 │ │ │ │ + rsbeq r2, r5, r2, lsr r2 │ │ │ │ + rsbeq sp, r3, ip, lsr #31 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl fecff0bc │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r3, r8, ror #31 │ │ │ │ strmi r4, [r8], -r5, lsl #12 │ │ │ │ stc2 2, cr15, [lr, #488] @ 0x1e8 │ │ │ │ andcs r4, r0, #4, 12 @ 0x400000 │ │ │ │ @@ -414635,17 +414635,17 @@ │ │ │ │ andcc r4, ip, r8, ror r4 │ │ │ │ cdp2 6, 11, cr15, cr2, cr15, {3} │ │ │ │ @ instruction: 0xf04f4806 │ │ │ │ ldrbtmi r3, [r8], #-511 @ 0xfffffe01 │ │ │ │ @ instruction: 0xff6cf66f │ │ │ │ rscscc pc, pc, pc, asr #32 │ │ │ │ svclt 0x0000e7d2 │ │ │ │ - rsbeq r2, r5, ip, asr r1 │ │ │ │ - rsbeq r2, r5, r8, asr #2 │ │ │ │ - rsbeq sp, r3, r2, asr #29 │ │ │ │ + rsbeq r2, r5, r4, ror #2 │ │ │ │ + rsbeq r2, r5, r0, asr r1 │ │ │ │ + rsbeq sp, r3, sl, asr #29 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ blhi 263410 │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x0010f8cc │ │ │ │ ssat pc, #5, pc, asr #17 @ │ │ │ │ @ instruction: 0xf8dfb0b1 │ │ │ │ @@ -414944,16 +414944,16 @@ │ │ │ │ stmmi r9, {r0, r1, r2, r5, r6, r8, ip, sp} │ │ │ │ andcc r4, ip, r8, ror r4 │ │ │ │ mcrr2 6, 6, pc, r6, cr15 @ │ │ │ │ stmdbls r8, {r0, r1, r2, r7, fp, lr} │ │ │ │ @ instruction: 0xf66f4478 │ │ │ │ blls 3e7818 │ │ │ │ ldcls 5, cr14, [sp], {185} @ 0xb9 │ │ │ │ - bls 84f064 │ │ │ │ - bls 881288 │ │ │ │ + bls 84f064 │ │ │ │ + bls 881288 │ │ │ │ blls 8c138c │ │ │ │ vqrdmulh.s d18, d0, d0 │ │ │ │ strbmi r8, [fp], #-456 @ 0xfffffe38 │ │ │ │ blls 78d060 │ │ │ │ vnmlsls.f32 s20, s0, s25 │ │ │ │ bl 28d470 >::_M_default_append(unsigned int)@@Base+0xa8ac> │ │ │ │ andls r0, sl, #-1996488704 @ 0x89000000 │ │ │ │ @@ -415071,25 +415071,25 @@ │ │ │ │ @ instruction: 0xf669e4c6 │ │ │ │ mrc 8, 5, lr, cr7, cr10, {4} │ │ │ │ ldrb r7, [r4, -r0, lsl #22] │ │ │ │ ... │ │ │ │ rsbeq r6, pc, r0, lsr #21 │ │ │ │ @ instruction: 0x000011b8 │ │ │ │ rsbeq r6, pc, lr, ror sl @ │ │ │ │ - ldrdeq r1, [r5], #-232 @ 0xffffff18 @ │ │ │ │ - rsbeq r1, r5, lr, lsl #26 │ │ │ │ - rsbeq sp, r3, sl, lsl #21 │ │ │ │ - rsbeq r1, r5, r0, ror ip │ │ │ │ - rsbeq sp, r3, ip, ror #19 │ │ │ │ - mlseq r5, r2, fp, r1 │ │ │ │ - rsbeq sp, r3, lr, lsl #18 │ │ │ │ - rsbeq r1, r5, lr, lsr fp │ │ │ │ - strhteq sp, [r3], #-138 @ 0xffffff76 │ │ │ │ - mlseq r5, ip, sl, r1 │ │ │ │ - rsbeq r1, r5, lr, ror sl │ │ │ │ + rsbeq r1, r5, r0, ror #29 │ │ │ │ + rsbeq r1, r5, r6, lsl sp │ │ │ │ + mlseq r3, r2, sl, sp │ │ │ │ + rsbeq r1, r5, r8, ror ip │ │ │ │ + strdeq sp, [r3], #-148 @ 0xffffff6c @ │ │ │ │ + mlseq r5, sl, fp, r1 │ │ │ │ + rsbeq sp, r3, r6, lsl r9 │ │ │ │ + rsbeq r1, r5, r6, asr #22 │ │ │ │ + rsbeq sp, r3, r2, asr #17 │ │ │ │ + rsbeq r1, r5, r4, lsr #21 │ │ │ │ + rsbeq r1, r5, r6, lsl #21 │ │ │ │ ldrbmi r4, [r0], -r9, lsr #12 │ │ │ │ mcr2 3, 6, pc, cr10, cr12, {3} @ │ │ │ │ andls r4, r8, r5, lsl #12 │ │ │ │ vmin.u q10, q6, q0 │ │ │ │ bls 46810c │ │ │ │ orrvc pc, r0, #1325400064 @ 0x4f000000 │ │ │ │ movwcs r9, #17154 @ 0x4302 │ │ │ │ @@ -415740,107 +415740,107 @@ │ │ │ │ andcc r4, ip, r8, ror r4 │ │ │ │ cdp2 6, 0, cr15, cr14, cr14, {3} │ │ │ │ strtmi r4, [r9], -r0, ror #16 │ │ │ │ @ instruction: 0xf66e4478 │ │ │ │ @ instruction: 0xf7fffec9 │ │ │ │ vadd.f64 d11, d23, d1 │ │ │ │ ldrb r7, [r6, r6, lsl #22] │ │ │ │ - rsbeq r1, r5, r4, lsl r9 │ │ │ │ - strdeq r1, [r5], #-140 @ 0xffffff74 @ │ │ │ │ - rsbeq sp, r3, r6, ror r6 │ │ │ │ - ldrdeq r1, [r5], #-128 @ 0xffffff80 @ │ │ │ │ - rsbeq sp, r3, sl, asr #12 │ │ │ │ - strhteq r1, [r5], #-138 @ 0xffffff76 │ │ │ │ - rsbeq r1, r5, r2, ror r8 │ │ │ │ - rsbeq sp, r3, ip, ror #11 │ │ │ │ - strhteq r1, [r5], #-124 @ 0xffffff84 │ │ │ │ - rsbeq sp, r3, r6, lsr r5 │ │ │ │ - mlseq r5, r6, r7, r1 │ │ │ │ - rsbeq sp, r3, lr, lsl #10 │ │ │ │ + rsbeq r1, r5, ip, lsl r9 │ │ │ │ + rsbeq r1, r5, r4, lsl #18 │ │ │ │ + rsbeq sp, r3, lr, ror r6 │ │ │ │ + ldrdeq r1, [r5], #-136 @ 0xffffff78 @ │ │ │ │ + rsbeq sp, r3, r2, asr r6 │ │ │ │ + rsbeq r1, r5, r2, asr #17 │ │ │ │ + rsbeq r1, r5, sl, ror r8 │ │ │ │ + strdeq sp, [r3], #-84 @ 0xffffffac @ │ │ │ │ + rsbeq r1, r5, r4, asr #15 │ │ │ │ + rsbeq sp, r3, lr, lsr r5 │ │ │ │ + mlseq r5, lr, r7, r1 │ │ │ │ + rsbeq sp, r3, r6, lsl r5 │ │ │ │ @ instruction: 0xfffff227 │ │ │ │ - strhteq r1, [r5], #-122 @ 0xffffff86 │ │ │ │ - mlseq r5, r4, r7, r1 │ │ │ │ - rsbeq r1, r5, r8, ror r6 │ │ │ │ - strdeq sp, [r3], #-50 @ 0xffffffce @ │ │ │ │ - rsbeq r1, r5, ip, asr r6 │ │ │ │ - ldrdeq sp, [r3], #-54 @ 0xffffffca @ │ │ │ │ - rsbeq r1, r5, lr, lsr r6 │ │ │ │ - strhteq sp, [r3], #-52 @ 0xffffffcc │ │ │ │ - rsbeq r1, r5, r8, ror #11 │ │ │ │ - rsbeq sp, r3, r2, ror #6 │ │ │ │ - rsbeq r1, r5, r6, asr #11 │ │ │ │ - rsbeq sp, r3, r0, asr #6 │ │ │ │ - rsbeq r8, r3, sl, ror lr │ │ │ │ - mlseq r5, r2, r5, r1 │ │ │ │ - rsbeq sp, r3, ip, lsl #6 │ │ │ │ - rsbeq r1, r5, r0, ror r5 │ │ │ │ - rsbeq r1, r5, r0, asr #11 │ │ │ │ - rsbeq r1, r5, r4, asr r5 │ │ │ │ - rsbeq sp, r3, ip, asr #5 │ │ │ │ - rsbeq r1, r5, r4, lsr r5 │ │ │ │ - rsbeq sp, r3, ip, lsr #5 │ │ │ │ - rsbeq r1, r5, r4, lsl r5 │ │ │ │ - rsbeq sp, r3, lr, lsl #5 │ │ │ │ - rsbeq r8, r3, r2, lsr #27 │ │ │ │ - rsbeq r1, r5, r2, ror #9 │ │ │ │ - rsbeq sp, r3, ip, asr r2 │ │ │ │ - rsbeq pc, r4, r4, lsl #29 │ │ │ │ - strhteq r1, [r5], #-64 @ 0xffffffc0 │ │ │ │ - rsbeq sp, r3, sl, lsr #4 │ │ │ │ - rsbeq r1, r5, r4, lsl #9 │ │ │ │ - strdeq sp, [r3], #-30 @ 0xffffffe2 @ │ │ │ │ - rsbeq sl, r3, lr, lsl r0 │ │ │ │ - ldrdeq lr, [r4], #-12 @ │ │ │ │ - rsbeq r1, r5, r4, lsl r4 │ │ │ │ - rsbeq sp, r3, lr, lsl #3 │ │ │ │ - strdeq r1, [r5], #-54 @ 0xffffffca @ │ │ │ │ - rsbeq sp, r3, r0, ror r1 │ │ │ │ - ldrdeq r9, [r3], #-242 @ 0xffffff0e @ │ │ │ │ - rsbeq r1, r5, r2, asr #7 │ │ │ │ - rsbeq sp, r3, ip, lsr r1 │ │ │ │ - mlseq r5, r6, r3, r1 │ │ │ │ - rsbeq sp, r3, r0, lsl r1 │ │ │ │ - rsbeq r1, r5, r8, ror #6 │ │ │ │ - rsbeq sp, r3, r2, ror #1 │ │ │ │ - rsbeq r1, r5, sl, lsr r3 │ │ │ │ - strhteq sp, [r3], #-4 │ │ │ │ - ldrdeq lr, [r8], #-142 @ 0xffffff72 @ │ │ │ │ - rsbeq r0, r5, r4, asr #7 │ │ │ │ - rsbeq r8, r6, ip, asr r7 │ │ │ │ - rsbeq r0, r5, r4, asr sp │ │ │ │ - rsbeq r5, r3, r0, asr #2 │ │ │ │ - ldrdeq sp, [r3], #-24 @ 0xffffffe8 @ │ │ │ │ - rsbeq pc, r4, ip, lsl #23 │ │ │ │ - rsbeq r0, r5, r0, lsr #26 │ │ │ │ - rsbeq r0, r5, r6, lsl sp │ │ │ │ - rsbeq pc, r4, lr, lsr #24 │ │ │ │ - rsbeq r1, r5, r4, asr #4 │ │ │ │ - rsbeq ip, r3, r0, asr #31 │ │ │ │ - rsbeq r1, r5, sl, lsr #4 │ │ │ │ - rsbeq ip, r3, r6, lsr #31 │ │ │ │ - rsbeq r1, r5, r0, lsl r2 │ │ │ │ - rsbeq ip, r3, ip, lsl #31 │ │ │ │ - rsbeq r1, r5, r4, asr #2 │ │ │ │ - rsbeq ip, r3, r0, asr #29 │ │ │ │ - rsbeq r1, r5, r8, lsl r1 │ │ │ │ - mlseq r3, r4, lr, ip │ │ │ │ - rsbeq r1, r5, ip, ror #1 │ │ │ │ - rsbeq ip, r3, r8, ror #28 │ │ │ │ - strhteq r1, [r5], #-14 │ │ │ │ - rsbeq ip, r3, sl, lsr lr │ │ │ │ - rsbeq r1, r5, r2, lsr #1 │ │ │ │ - rsbeq ip, r3, lr, lsl lr │ │ │ │ - rsbeq r1, r5, r6, lsl #1 │ │ │ │ - rsbeq ip, r3, r2, lsl #28 │ │ │ │ - rsbeq r1, r5, sl, rrx │ │ │ │ - rsbeq ip, r3, r6, ror #27 │ │ │ │ - rsbeq r1, r5, ip, lsl r0 │ │ │ │ - mlseq r3, r8, sp, ip │ │ │ │ - rsbeq r1, r5, r0 │ │ │ │ - rsbeq ip, r3, ip, ror sp │ │ │ │ + rsbeq r1, r5, r2, asr #15 │ │ │ │ + mlseq r5, ip, r7, r1 │ │ │ │ + rsbeq r1, r5, r0, lsl #13 │ │ │ │ + strdeq sp, [r3], #-58 @ 0xffffffc6 @ │ │ │ │ + rsbeq r1, r5, r4, ror #12 │ │ │ │ + ldrdeq sp, [r3], #-62 @ 0xffffffc2 @ │ │ │ │ + rsbeq r1, r5, r6, asr #12 │ │ │ │ + strhteq sp, [r3], #-60 @ 0xffffffc4 │ │ │ │ + strdeq r1, [r5], #-80 @ 0xffffffb0 @ │ │ │ │ + rsbeq sp, r3, sl, ror #6 │ │ │ │ + rsbeq r1, r5, lr, asr #11 │ │ │ │ + rsbeq sp, r3, r8, asr #6 │ │ │ │ + rsbeq r8, r3, r2, lsl #29 │ │ │ │ + mlseq r5, sl, r5, r1 │ │ │ │ + rsbeq sp, r3, r4, lsl r3 │ │ │ │ + rsbeq r1, r5, r8, ror r5 │ │ │ │ + rsbeq r1, r5, r8, asr #11 │ │ │ │ + rsbeq r1, r5, ip, asr r5 │ │ │ │ + ldrdeq sp, [r3], #-36 @ 0xffffffdc @ │ │ │ │ + rsbeq r1, r5, ip, lsr r5 │ │ │ │ + strhteq sp, [r3], #-36 @ 0xffffffdc │ │ │ │ + rsbeq r1, r5, ip, lsl r5 │ │ │ │ + mlseq r3, r6, r2, sp │ │ │ │ + rsbeq r8, r3, sl, lsr #27 │ │ │ │ + rsbeq r1, r5, sl, ror #9 │ │ │ │ + rsbeq sp, r3, r4, ror #4 │ │ │ │ + rsbeq pc, r4, ip, lsl #29 │ │ │ │ + strhteq r1, [r5], #-72 @ 0xffffffb8 │ │ │ │ + rsbeq sp, r3, r2, lsr r2 │ │ │ │ + rsbeq r1, r5, ip, lsl #9 │ │ │ │ + rsbeq sp, r3, r6, lsl #4 │ │ │ │ + rsbeq sl, r3, r6, lsr #32 │ │ │ │ + rsbeq lr, r4, r4, ror #1 │ │ │ │ + rsbeq r1, r5, ip, lsl r4 │ │ │ │ + mlseq r3, r6, r1, sp │ │ │ │ + strdeq r1, [r5], #-62 @ 0xffffffc2 @ │ │ │ │ + rsbeq sp, r3, r8, ror r1 │ │ │ │ + ldrdeq r9, [r3], #-250 @ 0xffffff06 @ │ │ │ │ + rsbeq r1, r5, sl, asr #7 │ │ │ │ + rsbeq sp, r3, r4, asr #2 │ │ │ │ + mlseq r5, lr, r3, r1 │ │ │ │ + rsbeq sp, r3, r8, lsl r1 │ │ │ │ + rsbeq r1, r5, r0, ror r3 │ │ │ │ + rsbeq sp, r3, sl, ror #1 │ │ │ │ + rsbeq r1, r5, r2, asr #6 │ │ │ │ + strhteq sp, [r3], #-12 │ │ │ │ + rsbeq lr, r8, r6, ror #17 │ │ │ │ + rsbeq r0, r5, ip, asr #7 │ │ │ │ + rsbeq r8, r6, r4, ror #14 │ │ │ │ + rsbeq r0, r5, ip, asr sp │ │ │ │ + rsbeq r5, r3, r8, asr #2 │ │ │ │ + rsbeq sp, r3, r0, ror #3 │ │ │ │ + mlseq r4, r4, fp, pc @ │ │ │ │ + rsbeq r0, r5, r8, lsr #26 │ │ │ │ + rsbeq r0, r5, lr, lsl sp │ │ │ │ + rsbeq pc, r4, r6, lsr ip @ │ │ │ │ + rsbeq r1, r5, ip, asr #4 │ │ │ │ + rsbeq ip, r3, r8, asr #31 │ │ │ │ + rsbeq r1, r5, r2, lsr r2 │ │ │ │ + rsbeq ip, r3, lr, lsr #31 │ │ │ │ + rsbeq r1, r5, r8, lsl r2 │ │ │ │ + mlseq r3, r4, pc, ip @ │ │ │ │ + rsbeq r1, r5, ip, asr #2 │ │ │ │ + rsbeq ip, r3, r8, asr #29 │ │ │ │ + rsbeq r1, r5, r0, lsr #2 │ │ │ │ + mlseq r3, ip, lr, ip │ │ │ │ + strdeq r1, [r5], #-4 @ │ │ │ │ + rsbeq ip, r3, r0, ror lr │ │ │ │ + rsbeq r1, r5, r6, asr #1 │ │ │ │ + rsbeq ip, r3, r2, asr #28 │ │ │ │ + rsbeq r1, r5, sl, lsr #1 │ │ │ │ + rsbeq ip, r3, r6, lsr #28 │ │ │ │ + rsbeq r1, r5, lr, lsl #1 │ │ │ │ + rsbeq ip, r3, sl, lsl #28 │ │ │ │ + rsbeq r1, r5, r2, ror r0 │ │ │ │ + rsbeq ip, r3, lr, ror #27 │ │ │ │ + rsbeq r1, r5, r4, lsr #32 │ │ │ │ + rsbeq ip, r3, r0, lsr #27 │ │ │ │ + rsbeq r1, r5, r8 │ │ │ │ + rsbeq ip, r3, r4, lsl #27 │ │ │ │ ldmmi r0!, {r0, r2, r3, r5, r8, fp, sp, lr, pc}^ │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00b8f8cc │ │ │ │ strbcs pc, [r8], #2271 @ 0x8df @ │ │ │ │ @ instruction: 0xf8dfb08c │ │ │ │ strmi r3, [r6], -r8, asr #9 │ │ │ │ @@ -416115,15 +416115,15 @@ │ │ │ │ @ instruction: 0x4621485d │ │ │ │ @ instruction: 0xf66e4478 │ │ │ │ @ instruction: 0xe633fbdf │ │ │ │ @ instruction: 0xf1054a5b │ │ │ │ ldmdbmi fp, {r3, r4, r8, r9}^ │ │ │ │ ldc 6, cr4, [pc, #192] @ 1a9724 │ │ │ │ ldrbtmi r1, [sl], #-2834 @ 0xfffff4ee │ │ │ │ - bleq 864ce8 │ │ │ │ + bleq 864ce8 │ │ │ │ stmib sp, {r0, r3, r4, r5, r6, sl, lr}^ │ │ │ │ cdp 7, 11, cr7, cr7, cr1, {0} │ │ │ │ strls r2, [r0, -r0, lsl #22] │ │ │ │ blx b66480 │ │ │ │ stmdacs r1, {r2, r9, sl, lr} │ │ │ │ adchi pc, sl, r0 │ │ │ │ vtst.8 q10, q0, q1 │ │ │ │ @@ -416144,75 +416144,75 @@ │ │ │ │ andeq r0, r0, r0 │ │ │ │ @ instruction: 0xffffffff │ │ │ │ svcvc 0x00efffff │ │ │ │ teqcc r3, #-872415232 @ 0xcc000000 │ │ │ │ svccc 0x00d33333 │ │ │ │ strdeq r5, [pc], #-116 @ │ │ │ │ @ instruction: 0x000011b8 │ │ │ │ - rsbeq r0, r5, r2, lsr #28 │ │ │ │ + rsbeq r0, r5, sl, lsr #28 │ │ │ │ @ instruction: 0xffffecff │ │ │ │ - rsbeq r0, r5, r4, lsl #29 │ │ │ │ - rsbeq r0, r5, sl, lsl lr │ │ │ │ + rsbeq r0, r5, ip, lsl #29 │ │ │ │ + rsbeq r0, r5, r2, lsr #28 │ │ │ │ andeq r0, r0, r5, ror r6 │ │ │ │ - rsbeq r0, r5, r4, asr #27 │ │ │ │ - rsbeq ip, r3, lr, lsr fp │ │ │ │ + rsbeq r0, r5, ip, asr #27 │ │ │ │ + rsbeq ip, r3, r6, asr #22 │ │ │ │ rsbeq r5, pc, r8, asr #14 │ │ │ │ - rsbeq r0, r5, r6, lsl #27 │ │ │ │ - rsbeq ip, r3, r0, lsl #22 │ │ │ │ + rsbeq r0, r5, lr, lsl #27 │ │ │ │ + rsbeq ip, r3, r8, lsl #22 │ │ │ │ @ instruction: 0xffffe599 │ │ │ │ @ instruction: 0xffffeb97 │ │ │ │ - rsbeq r0, r5, r4, asr #26 │ │ │ │ - rsbeq ip, r3, r0, asr #21 │ │ │ │ - rsbeq r0, r5, sl, lsr #26 │ │ │ │ - rsbeq ip, r3, r6, lsr #21 │ │ │ │ + rsbeq r0, r5, ip, asr #26 │ │ │ │ + rsbeq ip, r3, r8, asr #21 │ │ │ │ + rsbeq r0, r5, r2, lsr sp │ │ │ │ + rsbeq ip, r3, lr, lsr #21 │ │ │ │ @ instruction: 0xffffe4f9 │ │ │ │ - rsbeq pc, r4, r4, lsr r8 @ │ │ │ │ - rsbeq r0, r5, r6, lsr #27 │ │ │ │ - rsbeq r0, r5, r2, asr #25 │ │ │ │ - rsbeq ip, r3, lr, lsr sl │ │ │ │ - rsbeq r0, r5, r8, lsr #25 │ │ │ │ - rsbeq ip, r3, r4, lsr #20 │ │ │ │ - rsbeq pc, r4, lr, ror r8 @ │ │ │ │ - rsbeq r0, r5, r8, asr sp │ │ │ │ - rsbeq r0, r5, r4, ror #24 │ │ │ │ - rsbeq ip, r3, r0, ror #19 │ │ │ │ - rsbeq r0, r5, r4, lsr #26 │ │ │ │ - rsbeq pc, r4, r8, asr #15 │ │ │ │ - rsbeq r0, r5, r0, lsl ip │ │ │ │ - rsbeq ip, r3, ip, lsl #19 │ │ │ │ - strdeq r0, [r5], #-178 @ 0xffffff4e @ │ │ │ │ - rsbeq ip, r3, ip, ror #18 │ │ │ │ - rsbeq r0, r5, r2, ror #25 │ │ │ │ - rsbeq r0, r5, r2, asr #26 │ │ │ │ - rsbeq r0, r5, ip, lsr #23 │ │ │ │ - rsbeq ip, r3, r8, lsr #18 │ │ │ │ + rsbeq pc, r4, ip, lsr r8 @ │ │ │ │ + rsbeq r0, r5, lr, lsr #27 │ │ │ │ + rsbeq r0, r5, sl, asr #25 │ │ │ │ + rsbeq ip, r3, r6, asr #20 │ │ │ │ + strhteq r0, [r5], #-192 @ 0xffffff40 │ │ │ │ + rsbeq ip, r3, ip, lsr #20 │ │ │ │ + rsbeq pc, r4, r6, lsl #17 │ │ │ │ rsbeq r0, r5, r0, ror #26 │ │ │ │ + rsbeq r0, r5, ip, ror #24 │ │ │ │ + rsbeq ip, r3, r8, ror #19 │ │ │ │ + rsbeq r0, r5, ip, lsr #26 │ │ │ │ + ldrdeq pc, [r4], #-112 @ 0xffffff90 @ │ │ │ │ + rsbeq r0, r5, r8, lsl ip │ │ │ │ + mlseq r3, r4, r9, ip │ │ │ │ + strdeq r0, [r5], #-186 @ 0xffffff46 @ │ │ │ │ + rsbeq ip, r3, r4, ror r9 │ │ │ │ + rsbeq r0, r5, sl, ror #25 │ │ │ │ + rsbeq r0, r5, sl, asr #26 │ │ │ │ + strhteq r0, [r5], #-180 @ 0xffffff4c │ │ │ │ + rsbeq ip, r3, r0, lsr r9 │ │ │ │ + rsbeq r0, r5, r8, ror #26 │ │ │ │ + rsbeq r0, r5, r2, lsl sp │ │ │ │ + rsbeq r0, r5, ip, ror #22 │ │ │ │ + rsbeq ip, r3, r8, ror #17 │ │ │ │ + rsbeq pc, r4, r8, lsr r6 @ │ │ │ │ + rsbeq r0, r5, r8, lsr sp │ │ │ │ + rsbeq r0, r5, r4, lsl fp │ │ │ │ + mlseq r3, r0, r8, ip │ │ │ │ + rsbeq r0, r5, lr, lsl #26 │ │ │ │ + rsbeq r0, r5, r4, asr #26 │ │ │ │ + ldrdeq r0, [r5], #-160 @ 0xffffff60 @ │ │ │ │ + rsbeq ip, r3, ip, asr #16 │ │ │ │ rsbeq r0, r5, sl, lsl #26 │ │ │ │ - rsbeq r0, r5, r4, ror #22 │ │ │ │ - rsbeq ip, r3, r0, ror #17 │ │ │ │ - rsbeq pc, r4, r0, lsr r6 @ │ │ │ │ - rsbeq r0, r5, r0, lsr sp │ │ │ │ - rsbeq r0, r5, ip, lsl #22 │ │ │ │ - rsbeq ip, r3, r8, lsl #17 │ │ │ │ - rsbeq r0, r5, r6, lsl #26 │ │ │ │ - rsbeq r0, r5, ip, lsr sp │ │ │ │ - rsbeq r0, r5, r8, asr #21 │ │ │ │ - rsbeq ip, r3, r4, asr #16 │ │ │ │ - rsbeq r0, r5, r2, lsl #26 │ │ │ │ - rsbeq r0, r5, r8, asr #12 │ │ │ │ - rsbeq r0, r5, r0, ror sl │ │ │ │ - rsbeq ip, r3, ip, ror #15 │ │ │ │ - rsbeq pc, r4, sl, lsl #28 │ │ │ │ - ldrdeq r0, [r5], #-204 @ 0xffffff34 @ │ │ │ │ - rsbeq r0, r5, ip, lsr #20 │ │ │ │ - rsbeq ip, r3, r8, lsr #15 │ │ │ │ - rsbeq pc, r4, r2, asr #8 │ │ │ │ - strhteq r0, [r5], #-196 @ 0xffffff3c │ │ │ │ - rsbeq r0, r5, r6, ror #19 │ │ │ │ - rsbeq ip, r3, r2, ror #14 │ │ │ │ + rsbeq r0, r5, r0, asr r6 │ │ │ │ + rsbeq r0, r5, r8, ror sl │ │ │ │ + strdeq ip, [r3], #-116 @ 0xffffff8c @ │ │ │ │ + rsbeq pc, r4, r2, lsl lr @ │ │ │ │ + rsbeq r0, r5, r4, ror #25 │ │ │ │ + rsbeq r0, r5, r4, lsr sl │ │ │ │ + strhteq ip, [r3], #-112 @ 0xffffff90 │ │ │ │ + rsbeq pc, r4, sl, asr #8 │ │ │ │ + strhteq r0, [r5], #-204 @ 0xffffff34 │ │ │ │ + rsbeq r0, r5, lr, ror #19 │ │ │ │ + rsbeq ip, r3, sl, ror #14 │ │ │ │ @ instruction: 0xf1054a3d │ │ │ │ ldmdbmi sp!, {r3, r5, r6, r8, r9} │ │ │ │ streq lr, [r0, -sp, asr #19] │ │ │ │ ldrbtmi r4, [r9], #-1146 @ 0xfffffb86 │ │ │ │ stmib sp, {r4, r5, r9, sl, lr}^ │ │ │ │ vabdl.u8 , d1, d2 │ │ │ │ @ instruction: 0x4604f8bb │ │ │ │ @@ -416267,30 +416267,30 @@ │ │ │ │ ldmdami r4, {r0, r2, r8, sl, fp, sp, pc} │ │ │ │ bicscc pc, lr, r0, asr #4 │ │ │ │ andcc r4, ip, r8, ror r4 │ │ │ │ @ instruction: 0xf9e8f66e │ │ │ │ @ instruction: 0x46214811 │ │ │ │ @ instruction: 0xf66e4478 │ │ │ │ ldrbt pc, [r7], #2723 @ 0xaa3 @ │ │ │ │ - rsbeq r0, r5, r0, ror r6 │ │ │ │ - rsbeq r0, r5, sl, asr fp │ │ │ │ - rsbeq r0, r5, r2, ror r8 │ │ │ │ - rsbeq ip, r3, lr, ror #11 │ │ │ │ - mlseq r5, r6, r6, r0 │ │ │ │ - rsbeq r0, r5, ip, lsr fp │ │ │ │ - rsbeq r0, r5, r8, lsr r8 │ │ │ │ - strhteq ip, [r3], #-84 @ 0xffffffac │ │ │ │ - rsbeq r0, r5, r0, lsr #15 │ │ │ │ - rsbeq r0, r5, lr, lsl fp │ │ │ │ - strdeq r0, [r5], #-126 @ 0xffffff82 @ │ │ │ │ - rsbeq ip, r3, sl, ror r5 │ │ │ │ - strdeq r0, [r5], #-102 @ 0xffffff9a @ │ │ │ │ - rsbeq r0, r5, r8, ror #21 │ │ │ │ - strhteq r0, [r5], #-116 @ 0xffffff8c │ │ │ │ - rsbeq ip, r3, r0, lsr r5 │ │ │ │ + rsbeq r0, r5, r8, ror r6 │ │ │ │ + rsbeq r0, r5, r2, ror #22 │ │ │ │ + rsbeq r0, r5, sl, ror r8 │ │ │ │ + strdeq ip, [r3], #-86 @ 0xffffffaa @ │ │ │ │ + mlseq r5, lr, r6, r0 │ │ │ │ + rsbeq r0, r5, r4, asr #22 │ │ │ │ + rsbeq r0, r5, r0, asr #16 │ │ │ │ + strhteq ip, [r3], #-92 @ 0xffffffa4 │ │ │ │ + rsbeq r0, r5, r8, lsr #15 │ │ │ │ + rsbeq r0, r5, r6, lsr #22 │ │ │ │ + rsbeq r0, r5, r6, lsl #16 │ │ │ │ + rsbeq ip, r3, r2, lsl #11 │ │ │ │ + strdeq r0, [r5], #-110 @ 0xffffff92 @ │ │ │ │ + strdeq r0, [r5], #-160 @ 0xffffff60 @ │ │ │ │ + strhteq r0, [r5], #-124 @ 0xffffff84 │ │ │ │ + rsbeq ip, r3, r8, lsr r5 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ bl fed00b18 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strdlt r0, [r3], r0 @ │ │ │ │ stc2l 7, cr15, [lr], #-1020 @ 0xfffffc04 │ │ │ │ stmdacs r1, {r0, r1, r9, sl, lr} │ │ │ │ ldrmi sp, [r8], -r2, lsl #2 │ │ │ │ @@ -416300,16 +416300,16 @@ │ │ │ │ andcc r4, ip, r8, ror r4 │ │ │ │ @ instruction: 0xf9aaf66e │ │ │ │ stmdbls r1, {r0, r2, fp, lr} │ │ │ │ @ instruction: 0xf66e4478 │ │ │ │ blls 2282e0 │ │ │ │ andlt r4, r3, r8, lsl r6 │ │ │ │ svclt 0x0000bd00 │ │ │ │ - rsbeq r0, r5, r8, lsr r7 │ │ │ │ - strhteq ip, [r3], #-68 @ 0xffffffbc │ │ │ │ + rsbeq r0, r5, r0, asr #14 │ │ │ │ + strhteq ip, [r3], #-76 @ 0xffffffb4 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ blhi 264e1c │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00b8f8cc │ │ │ │ addlt r6, r7, sp, lsl #22 │ │ │ │ vqsub.u8 d4, d16, d5 │ │ │ │ @@ -416506,27 +416506,27 @@ │ │ │ │ ldrbtmi r3, [r8], #-511 @ 0xfffffe01 │ │ │ │ @ instruction: 0xf8cef66e │ │ │ │ svclt 0x0000e7d5 │ │ │ │ ldmibls r9, {r1, r3, r4, r7, r8, fp, ip, pc} │ │ │ │ svccc 0x00f19999 │ │ │ │ addge r9, r7, #46, 30 @ 0xb8 │ │ │ │ ldrbtpl r4, [sp], #-686 @ 0xfffffd52 │ │ │ │ - strdeq r0, [r5], #-150 @ 0xffffff6a @ │ │ │ │ - strdeq r0, [r5], #-142 @ 0xffffff72 @ │ │ │ │ - rsbeq r0, r5, sl, lsr #17 │ │ │ │ - strhteq ip, [r3], #-46 @ 0xffffffd2 │ │ │ │ - rsbeq r0, r5, r8, asr r8 │ │ │ │ - rsbeq r0, r5, r6, asr #15 │ │ │ │ - ldrdeq ip, [r3], #-24 @ 0xffffffe8 @ │ │ │ │ - rsbeq r0, r5, r8, lsr #15 │ │ │ │ - strhteq ip, [r3], #-26 @ 0xffffffe6 │ │ │ │ - rsbeq r0, r5, lr, lsl #15 │ │ │ │ - rsbeq ip, r3, r0, lsr #3 │ │ │ │ - rsbeq r0, r5, r4, ror r7 │ │ │ │ - rsbeq ip, r3, r6, lsl #3 │ │ │ │ + strdeq r0, [r5], #-158 @ 0xffffff62 @ │ │ │ │ + rsbeq r0, r5, r6, lsl #18 │ │ │ │ + strhteq r0, [r5], #-130 @ 0xffffff7e │ │ │ │ + rsbeq ip, r3, r6, asr #5 │ │ │ │ + rsbeq r0, r5, r0, ror #16 │ │ │ │ + rsbeq r0, r5, lr, asr #15 │ │ │ │ + rsbeq ip, r3, r0, ror #3 │ │ │ │ + strhteq r0, [r5], #-112 @ 0xffffff90 │ │ │ │ + rsbeq ip, r3, r2, asr #3 │ │ │ │ + mlseq r5, r6, r7, r0 │ │ │ │ + rsbeq ip, r3, r8, lsr #3 │ │ │ │ + rsbeq r0, r5, ip, ror r7 │ │ │ │ + rsbeq ip, r3, lr, lsl #3 │ │ │ │ @ instruction: 0x4639483a │ │ │ │ andcc r4, ip, r8, ror r4 │ │ │ │ @ instruction: 0xffe4f66d │ │ │ │ @ instruction: 0xf04f4838 │ │ │ │ ldrbtmi r3, [r8], #-511 @ 0xfffffe01 │ │ │ │ @ instruction: 0xf89ef66e │ │ │ │ ldmdami r6!, {r0, r2, r5, r7, r8, r9, sl, sp, lr, pc} │ │ │ │ @@ -416578,32 +416578,32 @@ │ │ │ │ @ instruction: 0x46494816 │ │ │ │ andcc r4, ip, r8, ror r4 │ │ │ │ @ instruction: 0xff7cf66d │ │ │ │ @ instruction: 0xf04f4814 │ │ │ │ ldrbtmi r3, [r8], #-511 @ 0xfffffe01 │ │ │ │ @ instruction: 0xf836f66e │ │ │ │ svclt 0x0000e73d │ │ │ │ - rsbeq r0, r5, r4, lsl r7 │ │ │ │ - rsbeq ip, r3, r6, lsr #2 │ │ │ │ - strdeq r0, [r5], #-106 @ 0xffffff96 @ │ │ │ │ - rsbeq ip, r3, ip, lsl #2 │ │ │ │ - rsbeq r0, r5, r0, ror #13 │ │ │ │ - strdeq ip, [r3], #-2 @ │ │ │ │ - rsbeq r0, r5, r6, asr #13 │ │ │ │ - ldrdeq ip, [r3], #-8 @ │ │ │ │ - rsbeq r0, r5, ip, lsr #13 │ │ │ │ - strhteq ip, [r3], #-14 │ │ │ │ - mlseq r5, r2, r6, r0 │ │ │ │ - rsbeq ip, r3, r4, lsr #1 │ │ │ │ - rsbeq r0, r5, r8, ror r6 │ │ │ │ - rsbeq ip, r3, sl, lsl #1 │ │ │ │ - rsbeq r0, r5, lr, asr r6 │ │ │ │ - rsbeq ip, r3, r0, ror r0 │ │ │ │ - rsbeq r0, r5, r4, asr #12 │ │ │ │ - rsbeq ip, r3, r6, asr r0 │ │ │ │ + rsbeq r0, r5, ip, lsl r7 │ │ │ │ + rsbeq ip, r3, lr, lsr #2 │ │ │ │ + rsbeq r0, r5, r2, lsl #14 │ │ │ │ + rsbeq ip, r3, r4, lsl r1 │ │ │ │ + rsbeq r0, r5, r8, ror #13 │ │ │ │ + strdeq ip, [r3], #-10 @ │ │ │ │ + rsbeq r0, r5, lr, asr #13 │ │ │ │ + rsbeq ip, r3, r0, ror #1 │ │ │ │ + strhteq r0, [r5], #-100 @ 0xffffff9c │ │ │ │ + rsbeq ip, r3, r6, asr #1 │ │ │ │ + mlseq r5, sl, r6, r0 │ │ │ │ + rsbeq ip, r3, ip, lsr #1 │ │ │ │ + rsbeq r0, r5, r0, lsl #13 │ │ │ │ + mlseq r3, r2, r0, ip │ │ │ │ + rsbeq r0, r5, r6, ror #12 │ │ │ │ + rsbeq ip, r3, r8, ror r0 │ │ │ │ + rsbeq r0, r5, ip, asr #12 │ │ │ │ + rsbeq ip, r3, lr, asr r0 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ bl fed00ffc │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strdlt r0, [r2], r0 @ │ │ │ │ strmi r4, [r8], -r4, lsl #12 │ │ │ │ stc2l 2, cr15, [lr, #480]! @ 0x1e0 │ │ │ │ strtmi r4, [r0], -r1, lsl #12 │ │ │ │ @@ -416616,16 +416616,16 @@ │ │ │ │ andcc r4, ip, r8, ror r4 │ │ │ │ @ instruction: 0xff32f66d │ │ │ │ stmdbls r1, {r0, r2, fp, lr} │ │ │ │ @ instruction: 0xf66d4478 │ │ │ │ blls 229df0 │ │ │ │ andlt r4, r2, r8, lsl r6 │ │ │ │ svclt 0x0000bd10 │ │ │ │ - strhteq r0, [r5], #-80 @ 0xffffffb0 │ │ │ │ - rsbeq fp, r3, r4, asr #31 │ │ │ │ + strhteq r0, [r5], #-88 @ 0xffffffa8 │ │ │ │ + rsbeq fp, r3, ip, asr #31 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ bl fed01054 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strdlt r0, [r2], r0 @ │ │ │ │ strmi r4, [r8], -r4, lsl #12 │ │ │ │ vrhadd.s d25, d8, d1 │ │ │ │ bls 22956c │ │ │ │ @@ -416639,16 +416639,16 @@ │ │ │ │ andcc r4, ip, r8, ror r4 │ │ │ │ @ instruction: 0xff04f66d │ │ │ │ stmdbls r1, {r0, r2, fp, lr} │ │ │ │ @ instruction: 0xf66d4478 │ │ │ │ blls 229d94 │ │ │ │ andlt r4, r2, r8, lsl r6 │ │ │ │ svclt 0x0000bd10 │ │ │ │ - rsbeq r0, r5, r4, asr r5 │ │ │ │ - rsbeq fp, r3, r8, ror #30 │ │ │ │ + rsbeq r0, r5, ip, asr r5 │ │ │ │ + rsbeq fp, r3, r0, ror pc │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl fed010b0 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ bmi 76de38 │ │ │ │ blmi 7960d0 │ │ │ │ ldrbtmi r4, [sl], #-1541 @ 0xfffff9fb │ │ │ │ strmi r4, [ip], -r8, lsl #12 │ │ │ │ @@ -416670,15 +416670,15 @@ │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ mrsle r0, LR_svc │ │ │ │ andlt r2, r5, r1 │ │ │ │ @ instruction: 0xf667bd30 │ │ │ │ svclt 0x0000ec10 │ │ │ │ rsbeq r4, pc, r2, asr fp @ │ │ │ │ @ instruction: 0x000011b8 │ │ │ │ - rsbeq r0, r5, lr, asr #9 │ │ │ │ + ldrdeq r0, [r5], #-70 @ 0xffffffba @ │ │ │ │ rsbeq r4, pc, r8, lsl fp @ │ │ │ │ mvnsmi lr, sp, lsr #18 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00c8f8cc │ │ │ │ ldrmi fp, [r8], r8, lsl #1 │ │ │ │ andcs r4, r1, #4, 12 @ 0x400000 │ │ │ │ @@ -416836,23 +416836,23 @@ │ │ │ │ msreq CPSR_f, r5, lsl #2 │ │ │ │ cmppcs r3, #64, 4 @ p-variant is OBSOLETE │ │ │ │ cdp2 6, 7, cr15, cr14, cr12, {3} │ │ │ │ svclt 0x0000e736 │ │ │ │ andhi pc, r0, pc, lsr #7 │ │ │ │ @ instruction: 0xffffffff │ │ │ │ @ instruction: 0xffffffff │ │ │ │ - rsbeq r0, r5, r2, lsl #8 │ │ │ │ - rsbeq fp, r3, r6, lsl lr │ │ │ │ - rsbeq r0, r5, r6, ror #7 │ │ │ │ - strdeq fp, [r3], #-218 @ 0xffffff26 @ │ │ │ │ - mlseq r5, sl, r3, r0 │ │ │ │ - rsbeq r0, r5, r8, lsr r3 │ │ │ │ - rsbeq r0, r5, sl, asr #5 │ │ │ │ - rsbeq fp, r3, r6, ror #25 │ │ │ │ - rsbeq r0, r5, r8, ror #4 │ │ │ │ + rsbeq r0, r5, sl, lsl #8 │ │ │ │ + rsbeq fp, r3, lr, lsl lr │ │ │ │ + rsbeq r0, r5, lr, ror #7 │ │ │ │ + rsbeq fp, r3, r2, lsl #28 │ │ │ │ + rsbeq r0, r5, r2, lsr #7 │ │ │ │ + rsbeq r0, r5, r0, asr #6 │ │ │ │ + ldrdeq r0, [r5], #-34 @ 0xffffffde @ │ │ │ │ + rsbeq fp, r3, lr, ror #25 │ │ │ │ + rsbeq r0, r5, r0, ror r2 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl fed013e0 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ bmi 76e168 │ │ │ │ blmi 796400 │ │ │ │ ldrbtmi r4, [sl], #-1541 @ 0xfffff9fb │ │ │ │ strmi r4, [ip], -r8, lsl #12 │ │ │ │ @@ -416874,15 +416874,15 @@ │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ mrsle r0, LR_svc │ │ │ │ andlt r2, r5, r1 │ │ │ │ @ instruction: 0xf667bd30 │ │ │ │ svclt 0x0000ea78 │ │ │ │ rsbeq r4, pc, r2, lsr #16 │ │ │ │ @ instruction: 0x000011b8 │ │ │ │ - mlseq r5, lr, r1, r0 │ │ │ │ + rsbeq r0, r5, r6, lsr #3 │ │ │ │ rsbeq r4, pc, r8, ror #15 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r8 │ │ │ │ bl fed0145c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0x46080ff0 │ │ │ │ vmin.s32 d20, d12, d4 │ │ │ │ strmi pc, [r3], -r9, asr #17 │ │ │ │ @@ -417126,15 +417126,15 @@ │ │ │ │ mlascs r9, fp, r8, pc @ │ │ │ │ @ instruction: 0x872ae9d3 │ │ │ │ @ instruction: 0xf8d3920f │ │ │ │ movwls r3, #57556 @ 0xe0d4 │ │ │ │ blge 3e5c6c │ │ │ │ blhi 465c70 │ │ │ │ blls 7e5c74 │ │ │ │ - blls 865c78 │ │ │ │ + blls 865c78 │ │ │ │ @ instruction: 0xf760f02f │ │ │ │ blne 146610c │ │ │ │ @ instruction: 0x4602ab1c │ │ │ │ cdp 3, 11, cr9, cr0, cr0, {0} │ │ │ │ blge a2d378 │ │ │ │ strtmi r4, [r9], -r6, lsl #12 │ │ │ │ stc 6, cr4, [sp, #320] @ 0x140 │ │ │ │ @@ -417505,15 +417505,15 @@ │ │ │ │ stmdami r2!, {r0, r1, r2, r3, r4, r5, fp, ip, sp, lr, pc} │ │ │ │ ldrbtmi r4, [r8], #-1577 @ 0xfffff9d7 │ │ │ │ @ instruction: 0xf8faf66d │ │ │ │ ldc 7, cr14, [r5, #912] @ 0x390 │ │ │ │ vldr d10, [pc] @ 1aac28 │ │ │ │ @ instruction: 0xe63cdb13 │ │ │ │ blvc 7e62a4 │ │ │ │ - blhi 8662a8 │ │ │ │ + blhi 8662a8 │ │ │ │ blvc ff3e6708 │ │ │ │ blx 5e6800 │ │ │ │ movwcs fp, #8136 @ 0x1fc8 │ │ │ │ andcs fp, r1, #168, 30 @ 0x2a0 │ │ │ │ movwcs fp, #4056 @ 0xfd8 │ │ │ │ andcs fp, r0, #184, 30 @ 0x2e0 │ │ │ │ bls 775450 │ │ │ │ @@ -417523,24 +417523,24 @@ │ │ │ │ ldr r7, [r0, r0, lsl #22]! │ │ │ │ blls 2e62e0 >::_M_default_append(unsigned int)@@Base+0x6371c> │ │ │ │ cdp 5, 11, cr14, cr0, cr15, {1} │ │ │ │ andcs r7, r1, #72, 22 @ 0x12000 │ │ │ │ strb r2, [sp, r0, lsl #6]! │ │ │ │ ldcl 6, cr15, [lr, #-408] @ 0xfffffe68 │ │ │ │ ... │ │ │ │ - rsbeq pc, r4, sl, lsr sl @ │ │ │ │ - rsbeq fp, r3, r4, asr r4 │ │ │ │ + rsbeq pc, r4, r2, asr #20 │ │ │ │ + rsbeq fp, r3, ip, asr r4 │ │ │ │ rsbeq r4, pc, r6, asr #32 │ │ │ │ @ instruction: 0x000011b8 │ │ │ │ - strdeq pc, [r4], #-126 @ 0xffffff82 @ │ │ │ │ - rsbeq fp, r3, r2, lsl r2 │ │ │ │ - rsbeq pc, r4, r6, ror #15 │ │ │ │ - strdeq fp, [r3], #-26 @ 0xffffffe6 @ │ │ │ │ - rsbeq pc, r4, sl, asr #15 │ │ │ │ - ldrdeq fp, [r3], #-30 @ 0xffffffe2 @ │ │ │ │ + rsbeq pc, r4, r6, lsl #16 │ │ │ │ + rsbeq fp, r3, sl, lsl r2 │ │ │ │ + rsbeq pc, r4, lr, ror #15 │ │ │ │ + rsbeq fp, r3, r2, lsl #4 │ │ │ │ + ldrdeq pc, [r4], #-114 @ 0xffffff8e @ │ │ │ │ + rsbeq fp, r3, r6, ror #3 │ │ │ │ mvnsmi lr, sp, lsr #18 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00b8f8cc │ │ │ │ addlt r4, ip, r3, asr #21 │ │ │ │ strmi r4, [r7], -r3, asr #23 │ │ │ │ mcrmi 4, 6, r4, cr3, cr10, {3} │ │ │ │ @@ -417734,53 +417734,53 @@ │ │ │ │ svccc 0x00b99999 │ │ │ │ ldmibls r9, {r1, r3, r4, r7, r8, fp, ip, pc} │ │ │ │ svccc 0x00e99999 │ │ │ │ ldmibls r9, {r1, r3, r4, r7, r8, fp, ip, pc} │ │ │ │ svccc 0x00a99999 │ │ │ │ rsbeq r3, pc, r4, asr sp @ │ │ │ │ @ instruction: 0x000011b8 │ │ │ │ - strdeq pc, [r4], #-96 @ 0xffffffa0 @ │ │ │ │ + strdeq pc, [r4], #-104 @ 0xffffff98 @ │ │ │ │ @ instruction: 0xfffff53d │ │ │ │ - rsbeq pc, r4, sl, ror #13 │ │ │ │ - strdeq r2, [r3], #-130 @ 0xffffff7e @ │ │ │ │ + strdeq pc, [r4], #-98 @ 0xffffff9e @ │ │ │ │ + strdeq r2, [r3], #-138 @ 0xffffff76 @ │ │ │ │ @ instruction: 0xfffff49d │ │ │ │ - rsbeq pc, r4, lr, lsl #13 │ │ │ │ - rsbeq fp, r3, r2, lsr #1 │ │ │ │ + mlseq r4, r6, r6, pc @ │ │ │ │ + rsbeq fp, r3, sl, lsr #1 │ │ │ │ strhteq r3, [pc], #-192 │ │ │ │ - rsbeq pc, r4, r8, asr r6 @ │ │ │ │ - rsbeq fp, r3, ip, rrx │ │ │ │ + rsbeq pc, r4, r0, ror #12 │ │ │ │ + rsbeq fp, r3, r4, ror r0 │ │ │ │ @ instruction: 0xfffff183 │ │ │ │ - strhteq pc, [r4], #-102 @ 0xffffff9a @ │ │ │ │ - rsbeq pc, r4, lr, asr r6 @ │ │ │ │ + strhteq pc, [r4], #-110 @ 0xffffff92 @ │ │ │ │ + rsbeq pc, r4, r6, ror #12 │ │ │ │ andeq r0, r0, r3, lsl #5 │ │ │ │ - rsbeq pc, r4, r4, ror #11 │ │ │ │ - strdeq sl, [r3], #-248 @ 0xffffff08 @ │ │ │ │ - rsbeq pc, r4, sl, asr #11 │ │ │ │ - ldrdeq sl, [r3], #-254 @ 0xffffff02 @ │ │ │ │ + rsbeq pc, r4, ip, ror #11 │ │ │ │ + rsbeq fp, r3, r0 │ │ │ │ + ldrdeq pc, [r4], #-82 @ 0xffffffae @ │ │ │ │ + rsbeq sl, r3, r6, ror #31 │ │ │ │ @ instruction: 0xfffff07d │ │ │ │ @ instruction: 0xfffff00f │ │ │ │ - rsbeq pc, r4, ip, lsl #11 │ │ │ │ - rsbeq sl, r3, r0, lsr #31 │ │ │ │ - rsbeq pc, r4, r2, ror r5 @ │ │ │ │ - rsbeq sl, r3, r6, lsl #31 │ │ │ │ + mlseq r4, r4, r5, pc @ │ │ │ │ + rsbeq sl, r3, r8, lsr #31 │ │ │ │ + rsbeq pc, r4, sl, ror r5 @ │ │ │ │ + rsbeq sl, r3, lr, lsl #31 │ │ │ │ @ instruction: 0xffffef71 │ │ │ │ - rsbeq pc, r4, r6, asr #10 │ │ │ │ - rsbeq sl, r3, sl, asr pc │ │ │ │ + rsbeq pc, r4, lr, asr #10 │ │ │ │ + rsbeq sl, r3, r2, ror #30 │ │ │ │ @ instruction: 0xfffff3f1 │ │ │ │ - ldrdeq pc, [r4], #-78 @ 0xffffffb2 @ │ │ │ │ - strdeq sl, [r3], #-226 @ 0xffffff1e @ │ │ │ │ - rsbeq pc, r4, r4, asr #9 │ │ │ │ - ldrdeq sl, [r3], #-230 @ 0xffffff1a @ │ │ │ │ - rsbeq pc, r4, r4, lsr #9 │ │ │ │ - strhteq sl, [r3], #-230 @ 0xffffff1a │ │ │ │ - strdeq pc, [r4], #-80 @ 0xffffffb0 @ │ │ │ │ - rsbeq pc, r4, r4, lsr #10 │ │ │ │ - rsbeq pc, r4, lr, lsr #11 │ │ │ │ - rsbeq pc, r4, sl, asr r4 @ │ │ │ │ - rsbeq sl, r3, lr, ror #28 │ │ │ │ + rsbeq pc, r4, r6, ror #9 │ │ │ │ + strdeq sl, [r3], #-234 @ 0xffffff16 @ │ │ │ │ + rsbeq pc, r4, ip, asr #9 │ │ │ │ + ldrdeq sl, [r3], #-238 @ 0xffffff12 @ │ │ │ │ + rsbeq pc, r4, ip, lsr #9 │ │ │ │ + strhteq sl, [r3], #-238 @ 0xffffff12 │ │ │ │ + strdeq pc, [r4], #-88 @ 0xffffffa8 @ │ │ │ │ + rsbeq pc, r4, ip, lsr #10 │ │ │ │ + strhteq pc, [r4], #-86 @ 0xffffffaa @ │ │ │ │ + rsbeq pc, r4, r2, ror #8 │ │ │ │ + rsbeq sl, r3, r6, ror lr │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ bl fed02270 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strdlt r0, [r3], r0 @ │ │ │ │ mrc2 7, 0, pc, cr4, cr15, {7} │ │ │ │ stmdacs r1, {r0, r1, r9, sl, lr} │ │ │ │ ldrmi sp, [r8], -r2, lsl #2 │ │ │ │ @@ -417790,16 +417790,16 @@ │ │ │ │ andcc r4, ip, r8, ror r4 │ │ │ │ ldc2l 6, cr15, [lr, #432]! @ 0x1b0 │ │ │ │ stmdbls r1, {r0, r2, fp, lr} │ │ │ │ @ instruction: 0xf66c4478 │ │ │ │ blls 22ab88 │ │ │ │ andlt r4, r3, r8, lsl r6 │ │ │ │ svclt 0x0000bd00 │ │ │ │ - rsbeq pc, r4, r8, asr #6 │ │ │ │ - rsbeq sl, r3, ip, asr sp │ │ │ │ + rsbeq pc, r4, r0, asr r3 @ │ │ │ │ + rsbeq sl, r3, r4, ror #26 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl fed022bc │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ bmi 76f044 │ │ │ │ blmi 7972dc │ │ │ │ ldrbtmi r4, [sl], #-1541 @ 0xfffff9fb │ │ │ │ strmi r4, [ip], -r8, lsl #12 │ │ │ │ @@ -417821,15 +417821,15 @@ │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ mrsle r0, LR_svc │ │ │ │ andlt r2, r5, r1 │ │ │ │ @ instruction: 0xf666bd30 │ │ │ │ svclt 0x0000eb0a │ │ │ │ rsbeq r3, pc, r6, asr #18 │ │ │ │ @ instruction: 0x000011b8 │ │ │ │ - rsbeq pc, r4, lr, asr r4 @ │ │ │ │ + rsbeq pc, r4, r6, ror #8 │ │ │ │ rsbeq r3, pc, ip, lsl #18 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ blhi 2e65f0 >::_M_default_append(unsigned int)@@Base+0x63a2c> │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00a0f8cc │ │ │ │ strmi fp, [r9], fp, lsl #1 │ │ │ │ @@ -417857,15 +417857,15 @@ │ │ │ │ tstphi sp, r0, asr #32 @ p-variant is OBSOLETE │ │ │ │ blcs 1d1e20 │ │ │ │ adcshi pc, pc, r0, asr #5 │ │ │ │ @ instruction: 0xf1a94bbd │ │ │ │ @ instruction: 0xf1a80904 │ │ │ │ ldc 8, cr0, [pc, #16] @ 1ab1c4 │ │ │ │ ldrbtmi r8, [fp], #-2998 @ 0xfffff44a │ │ │ │ - blls 88fde0 │ │ │ │ + blls 88fde0 │ │ │ │ andslt pc, ip, sp, asr #17 │ │ │ │ movwls r3, #15108 @ 0x3b04 │ │ │ │ svcne 0x001d9b1c │ │ │ │ movwls r9, #27421 @ 0x6b1d │ │ │ │ movwls r2, #21248 @ 0x5300 │ │ │ │ vadd.i8 d25, d0, d2 │ │ │ │ vpmin.u d18, d10, d26 │ │ │ │ @@ -418041,36 +418041,36 @@ │ │ │ │ mvnscc pc, pc, asr #32 │ │ │ │ @ instruction: 0xf66c4478 │ │ │ │ ldrb pc, [r1, r7, asr #25] @ │ │ │ │ andhi pc, r0, pc, lsr #7 │ │ │ │ ... │ │ │ │ addge r9, r7, #46, 30 @ 0xb8 │ │ │ │ ldrbtpl r4, [sp], #-686 @ 0xfffffd52 │ │ │ │ - rsbeq pc, r4, lr, ror #7 │ │ │ │ - mlseq r4, r6, r3, pc @ │ │ │ │ - strdeq pc, [r4], #-22 @ 0xffffffea @ │ │ │ │ - rsbeq pc, r4, r6, ror #2 │ │ │ │ - rsbeq sl, r3, ip, ror #19 │ │ │ │ - rsbeq pc, r4, ip, asr #2 │ │ │ │ - ldrdeq sl, [r3], #-146 @ 0xffffff6e @ │ │ │ │ - rsbeq pc, r4, r6, lsr #2 │ │ │ │ - rsbeq sl, r3, ip, lsr #19 │ │ │ │ - rsbeq pc, r4, ip, lsl #2 │ │ │ │ - mlseq r3, r2, r9, sl │ │ │ │ - strdeq pc, [r4], #-2 @ │ │ │ │ - rsbeq sl, r3, r8, ror r9 │ │ │ │ + strdeq pc, [r4], #-54 @ 0xffffffca @ │ │ │ │ + mlseq r4, lr, r3, pc @ │ │ │ │ + strdeq pc, [r4], #-30 @ 0xffffffe2 @ │ │ │ │ + rsbeq pc, r4, lr, ror #2 │ │ │ │ + strdeq sl, [r3], #-148 @ 0xffffff6c @ │ │ │ │ + rsbeq pc, r4, r4, asr r1 @ │ │ │ │ + ldrdeq sl, [r3], #-154 @ 0xffffff66 @ │ │ │ │ + rsbeq pc, r4, lr, lsr #2 │ │ │ │ + strhteq sl, [r3], #-148 @ 0xffffff6c │ │ │ │ + rsbeq pc, r4, r4, lsl r1 @ │ │ │ │ + mlseq r3, sl, r9, sl │ │ │ │ + strdeq pc, [r4], #-10 @ │ │ │ │ + rsbeq sl, r3, r0, lsl #19 │ │ │ │ ldrbmi r4, [r9], -r6, lsl #16 │ │ │ │ andcc r4, ip, r8, ror r4 │ │ │ │ blx ff8e8e8e │ │ │ │ @ instruction: 0xf04f4804 │ │ │ │ ldrbtmi r3, [r8], #-511 @ 0xfffffe01 │ │ │ │ ldc2 6, cr15, [r6], {108} @ 0x6c │ │ │ │ svclt 0x0000e7a0 │ │ │ │ - mlseq r4, r0, r0, pc @ │ │ │ │ - rsbeq sl, r3, r6, lsl r9 │ │ │ │ + mlseq r4, r8, r0, pc @ │ │ │ │ + rsbeq sl, r3, lr, lsl r9 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ blhi 3e69b4 │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00b0f8cc │ │ │ │ @ instruction: 0xf8ddb083 │ │ │ │ @ instruction: 0xf8dd809c │ │ │ │ @@ -418582,15 +418582,15 @@ │ │ │ │ @ instruction: 0xf8cd9303 │ │ │ │ @ instruction: 0x960a9018 │ │ │ │ svclt 0x0000e087 │ │ │ │ andeq r0, r0, r0 │ │ │ │ andeq r0, r0, r1 │ │ │ │ rsbeq r2, pc, r2, lsr #27 │ │ │ │ @ instruction: 0x000011b8 │ │ │ │ - rsbeq lr, r4, sl, lsl #17 │ │ │ │ + mlseq r4, r2, r8, lr │ │ │ │ bvs fe5e753c │ │ │ │ blgt ffd67804 │ │ │ │ ldrdcc pc, [r4], -fp │ │ │ │ bllt ffda780c │ │ │ │ blvc ffba7810 │ │ │ │ blls ff5a7814 │ │ │ │ movsvs pc, #12582912 @ 0xc00000 │ │ │ │ @@ -418734,15 +418734,15 @@ │ │ │ │ stcls 6, cr4, [r7, #-368] @ 0xfffffe90 │ │ │ │ svcls 0x000846bb │ │ │ │ b 11a76dc │ │ │ │ blcs 1d2c60 │ │ │ │ svcge 0x0040f43f │ │ │ │ ldrdvs pc, [r0], -sl │ │ │ │ @ instruction: 0xf77f2e00 │ │ │ │ - blls 857c68 │ │ │ │ + blls 857c68 │ │ │ │ bcs 5e77fc │ │ │ │ blle ffda7a64 │ │ │ │ bcs 1fd0b4 │ │ │ │ blge 1e75d8 │ │ │ │ ldmdavs fp, {r0, r2, r8, r9, fp, ip, pc} │ │ │ │ blgt 1e75e0 │ │ │ │ ldrbhi pc, [pc], -r0 @ │ │ │ │ @@ -419775,30 +419775,30 @@ │ │ │ │ @ instruction: 0x46294814 │ │ │ │ andcc r4, ip, r8, ror r4 │ │ │ │ cdp2 6, 7, cr15, cr4, cr10, {3} │ │ │ │ @ instruction: 0xf04f4812 │ │ │ │ ldrbtmi r3, [r8], #-511 @ 0xfffffe01 │ │ │ │ @ instruction: 0xff2ef66a │ │ │ │ svclt 0x0000e711 │ │ │ │ - rsbeq lr, r4, r0, lsl #5 │ │ │ │ - rsbeq sp, r4, r6, ror r8 │ │ │ │ - mlseq r4, sl, r7, sp │ │ │ │ - rsbeq r9, r3, r0, lsr #32 │ │ │ │ + rsbeq lr, r4, r8, lsl #5 │ │ │ │ + rsbeq sp, r4, lr, ror r8 │ │ │ │ + rsbeq sp, r4, r2, lsr #15 │ │ │ │ + rsbeq r9, r3, r8, lsr #32 │ │ │ │ rsbeq r1, pc, sl, lsr #24 │ │ │ │ @ instruction: 0x000011b8 │ │ │ │ - rsbeq sp, r4, lr, asr r7 │ │ │ │ - rsbeq r8, r3, r4, ror #31 │ │ │ │ - rsbeq sp, r4, lr, lsr #12 │ │ │ │ - strhteq r8, [r3], #-228 @ 0xffffff1c │ │ │ │ - rsbeq sp, r4, r4, lsl r6 │ │ │ │ - mlseq r3, sl, lr, r8 │ │ │ │ - ldrdeq sp, [r4], #-94 @ 0xffffffa2 @ │ │ │ │ - rsbeq r8, r3, r4, ror #28 │ │ │ │ - rsbeq sp, r4, r0, asr #11 │ │ │ │ - rsbeq r8, r3, r6, asr #28 │ │ │ │ + rsbeq sp, r4, r6, ror #14 │ │ │ │ + rsbeq r8, r3, ip, ror #31 │ │ │ │ + rsbeq sp, r4, r6, lsr r6 │ │ │ │ + strhteq r8, [r3], #-236 @ 0xffffff14 │ │ │ │ + rsbeq sp, r4, ip, lsl r6 │ │ │ │ + rsbeq r8, r3, r2, lsr #29 │ │ │ │ + rsbeq sp, r4, r6, ror #11 │ │ │ │ + rsbeq r8, r3, ip, ror #28 │ │ │ │ + rsbeq sp, r4, r8, asr #11 │ │ │ │ + rsbeq r8, r3, lr, asr #28 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ blhi 4e84bc │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ ldmdbeq r8!, {r2, r3, r6, r7, fp, ip, sp, lr, pc} │ │ │ │ ldclvs 2, cr15, [r4, #-692]! @ 0xfffffd4c │ │ │ │ bge 19be834 │ │ │ │ @@ -419918,17 +419918,17 @@ │ │ │ │ bge fe6fea0c │ │ │ │ @ instruction: 0x46489195 │ │ │ │ subls sl, r7, #1556480 @ 0x17c000 │ │ │ │ cmpls r8, sl, lsr #12 │ │ │ │ vcgt.u32 , , q2 │ │ │ │ blls 12eb2e0 │ │ │ │ movwls r4, #5722 @ 0x165a │ │ │ │ - blls 87eb40 │ │ │ │ + blls 87eb40 │ │ │ │ movwls r4, #1608 @ 0x648 │ │ │ │ - blls 85220c │ │ │ │ + blls 85220c │ │ │ │ @ instruction: 0xf8f8f381 │ │ │ │ @ instruction: 0xf0002801 │ │ │ │ andsls r8, r7, r1, ror #7 │ │ │ │ cmnpvc sp, r0, asr #4 @ p-variant is OBSOLETE │ │ │ │ stmiaeq r4!, {r0, r1, r2, r3, r4, r6, r7, fp, ip, sp, lr, pc}^ │ │ │ │ andcc r4, ip, r8, ror r4 │ │ │ │ ldc2 6, cr15, [sl, #-424]! @ 0xfffffe58 │ │ │ │ @@ -419938,15 +419938,15 @@ │ │ │ │ @ instruction: 0xe7b39a17 │ │ │ │ ldrsbls pc, [ip], #-141 @ 0xffffff73 @ │ │ │ │ blls 13577b4 │ │ │ │ strbmi r4, [r8], -sl, lsr #12 │ │ │ │ vrhadd.u32 , , q4 │ │ │ │ blls 13ab290 │ │ │ │ strcc lr, [r1], #-2509 @ 0xfffff633 │ │ │ │ - blls 87ebb4 │ │ │ │ + blls 87ebb4 │ │ │ │ movwls r4, #1617 @ 0x651 │ │ │ │ blls 83eb74 │ │ │ │ blx 1a6a05e │ │ │ │ andsle r2, r0, r1, lsl #16 │ │ │ │ vqadd.s8 d25, d0, d7 │ │ │ │ @ instruction: 0xf8df7197 │ │ │ │ ldrbtmi r0, [r8], #-2208 @ 0xfffff760 │ │ │ │ @@ -420465,15 +420465,15 @@ │ │ │ │ andcc r4, ip, r8, ror r4 │ │ │ │ @ instruction: 0xf912f66a │ │ │ │ ldmdbls r7, {r1, r2, r4, r6, fp, lr} │ │ │ │ @ instruction: 0xf66a4478 │ │ │ │ bls 7ac1b0 │ │ │ │ bllt fe4eba7c │ │ │ │ vmovvs.32 r9, d11[0] │ │ │ │ - blls 859f94 │ │ │ │ + blls 859f94 │ │ │ │ blcs 1c7af8 │ │ │ │ stcge 4, cr15, [r1], #-252 @ 0xffffff04 │ │ │ │ blcs 1c7b20 │ │ │ │ ldcge 7, cr15, [sp], {63} @ 0x3f │ │ │ │ bge fe73ffd0 │ │ │ │ ldrbtmi r9, [r9], #-2071 @ 0xfffff7e9 │ │ │ │ @ instruction: 0xf930f37d │ │ │ │ @@ -420493,74 +420493,74 @@ │ │ │ │ stmdami r1, {r0, r2, r3, r4, r6, r7, fp, ip, sp, lr, pc}^ │ │ │ │ ldrbtmi r9, [r8], #-2327 @ 0xfffff6e9 │ │ │ │ @ instruction: 0xf998f66a │ │ │ │ @ instruction: 0xf7ff9a17 │ │ │ │ svclt 0x0000bb57 │ │ │ │ ldrdeq r1, [pc], #-150 @ │ │ │ │ @ instruction: 0x000011b8 │ │ │ │ - rsbeq r8, r3, r4, lsl #30 │ │ │ │ + rsbeq r8, r3, ip, lsl #30 │ │ │ │ rsbeq r1, pc, r0, ror r8 @ │ │ │ │ - rsbeq sp, r4, ip, asr #6 │ │ │ │ - ldrdeq r8, [r3], #-178 @ 0xffffff4e @ │ │ │ │ - strdeq sp, [r4], #-46 @ 0xffffffd2 @ │ │ │ │ - rsbeq r8, r3, r4, lsl #23 │ │ │ │ - rsbeq sp, r4, ip, asr r2 │ │ │ │ - rsbeq sp, r4, r0, asr #4 │ │ │ │ - rsbeq sp, r4, r4, lsr #4 │ │ │ │ - rsbeq sp, r4, r8, lsl #4 │ │ │ │ - rsbeq sp, r4, ip, ror #3 │ │ │ │ - ldrdeq sp, [r4], #-16 @ │ │ │ │ - strhteq sp, [r4], #-20 @ 0xffffffec │ │ │ │ - mlseq r4, r8, r1, sp │ │ │ │ - rsbeq sp, r4, ip, ror r1 │ │ │ │ - rsbeq sp, r4, r0, ror #2 │ │ │ │ - rsbeq sp, r4, r4, asr #2 │ │ │ │ - rsbeq sp, r4, r8, lsr #2 │ │ │ │ - rsbeq sp, r4, ip, lsl #2 │ │ │ │ - strdeq sp, [r4], #-0 @ │ │ │ │ - rsbeq sp, r4, sl, asr #1 │ │ │ │ - rsbeq sp, r4, r4, asr #1 │ │ │ │ - rsbeq sp, r4, lr, rrx │ │ │ │ - rsbeq sp, r4, r8, rrx │ │ │ │ - rsbeq sp, r4, sl │ │ │ │ - rsbeq sp, r4, r4 │ │ │ │ - rsbeq ip, r4, r0, lsr #31 │ │ │ │ - rsbeq ip, r4, r4, lsl #31 │ │ │ │ - rsbeq ip, r4, r8, ror #30 │ │ │ │ - rsbeq ip, r4, ip, asr #30 │ │ │ │ - rsbeq ip, r4, r0, lsr pc │ │ │ │ - rsbeq ip, r4, r4, lsl pc │ │ │ │ - strdeq ip, [r4], #-232 @ 0xffffff18 @ │ │ │ │ - ldrdeq ip, [r4], #-236 @ 0xffffff14 @ │ │ │ │ - rsbeq ip, r4, r0, asr #29 │ │ │ │ - rsbeq ip, r4, r4, lsr #29 │ │ │ │ - rsbeq ip, r4, r8, lsl #29 │ │ │ │ - rsbeq ip, r4, ip, ror #28 │ │ │ │ - rsbeq ip, r4, r0, lsr lr │ │ │ │ - rsbeq ip, r4, r4, lsl lr │ │ │ │ - strdeq ip, [r4], #-216 @ 0xffffff28 @ │ │ │ │ - ldrdeq ip, [r4], #-220 @ 0xffffff24 @ │ │ │ │ - strhteq ip, [r4], #-222 @ 0xffffff22 │ │ │ │ - rsbeq ip, r4, r8, lsl #27 │ │ │ │ - rsbeq ip, r4, ip, ror #26 │ │ │ │ - rsbeq ip, r4, r6, lsr sp │ │ │ │ - rsbeq ip, r4, sl, lsl sp │ │ │ │ - rsbeq ip, r4, r4, ror #25 │ │ │ │ - rsbeq ip, r4, ip, lsr #25 │ │ │ │ - rsbeq ip, r4, r8, lsr #25 │ │ │ │ - rsbeq ip, r4, r6, lsr #25 │ │ │ │ - strdeq ip, [r4], #-190 @ 0xffffff42 @ │ │ │ │ - rsbeq ip, r4, r8, lsl #23 │ │ │ │ - strdeq ip, [r4], #-172 @ 0xffffff54 @ │ │ │ │ - rsbeq r8, r3, r4, lsl #7 │ │ │ │ - rsbeq r5, r3, sl, asr r1 │ │ │ │ - strhteq ip, [r4], #-162 @ 0xffffff5e │ │ │ │ - rsbeq r8, r3, sl, lsr r3 │ │ │ │ - mlseq r4, r2, sl, ip │ │ │ │ - rsbeq r8, r3, sl, lsl r3 │ │ │ │ + rsbeq sp, r4, r4, asr r3 │ │ │ │ + ldrdeq r8, [r3], #-186 @ 0xffffff46 @ │ │ │ │ + rsbeq sp, r4, r6, lsl #6 │ │ │ │ + rsbeq r8, r3, ip, lsl #23 │ │ │ │ + rsbeq sp, r4, r4, ror #4 │ │ │ │ + rsbeq sp, r4, r8, asr #4 │ │ │ │ + rsbeq sp, r4, ip, lsr #4 │ │ │ │ + rsbeq sp, r4, r0, lsl r2 │ │ │ │ + strdeq sp, [r4], #-20 @ 0xffffffec @ │ │ │ │ + ldrdeq sp, [r4], #-24 @ 0xffffffe8 @ │ │ │ │ + strhteq sp, [r4], #-28 @ 0xffffffe4 │ │ │ │ + rsbeq sp, r4, r0, lsr #3 │ │ │ │ + rsbeq sp, r4, r4, lsl #3 │ │ │ │ + rsbeq sp, r4, r8, ror #2 │ │ │ │ + rsbeq sp, r4, ip, asr #2 │ │ │ │ + rsbeq sp, r4, r0, lsr r1 │ │ │ │ + rsbeq sp, r4, r4, lsl r1 │ │ │ │ + strdeq sp, [r4], #-8 @ │ │ │ │ + ldrdeq sp, [r4], #-2 @ │ │ │ │ + rsbeq sp, r4, ip, asr #1 │ │ │ │ + rsbeq sp, r4, r6, ror r0 │ │ │ │ + rsbeq sp, r4, r0, ror r0 │ │ │ │ + rsbeq sp, r4, r2, lsl r0 │ │ │ │ + rsbeq sp, r4, ip │ │ │ │ + rsbeq ip, r4, r8, lsr #31 │ │ │ │ + rsbeq ip, r4, ip, lsl #31 │ │ │ │ + rsbeq ip, r4, r0, ror pc │ │ │ │ + rsbeq ip, r4, r4, asr pc │ │ │ │ + rsbeq ip, r4, r8, lsr pc │ │ │ │ + rsbeq ip, r4, ip, lsl pc │ │ │ │ + rsbeq ip, r4, r0, lsl #30 │ │ │ │ + rsbeq ip, r4, r4, ror #29 │ │ │ │ + rsbeq ip, r4, r8, asr #29 │ │ │ │ + rsbeq ip, r4, ip, lsr #29 │ │ │ │ + mlseq r4, r0, lr, ip │ │ │ │ + rsbeq ip, r4, r4, ror lr │ │ │ │ + rsbeq ip, r4, r8, lsr lr │ │ │ │ + rsbeq ip, r4, ip, lsl lr │ │ │ │ + rsbeq ip, r4, r0, lsl #28 │ │ │ │ + rsbeq ip, r4, r4, ror #27 │ │ │ │ + rsbeq ip, r4, r6, asr #27 │ │ │ │ + mlseq r4, r0, sp, ip │ │ │ │ + rsbeq ip, r4, r4, ror sp │ │ │ │ + rsbeq ip, r4, lr, lsr sp │ │ │ │ + rsbeq ip, r4, r2, lsr #26 │ │ │ │ + rsbeq ip, r4, ip, ror #25 │ │ │ │ + strhteq ip, [r4], #-196 @ 0xffffff3c │ │ │ │ + strhteq ip, [r4], #-192 @ 0xffffff40 │ │ │ │ + rsbeq ip, r4, lr, lsr #25 │ │ │ │ + rsbeq ip, r4, r6, lsl #24 │ │ │ │ + mlseq r4, r0, fp, ip │ │ │ │ + rsbeq ip, r4, r4, lsl #22 │ │ │ │ + rsbeq r8, r3, ip, lsl #7 │ │ │ │ + rsbeq r5, r3, r2, ror #2 │ │ │ │ + strhteq ip, [r4], #-170 @ 0xffffff56 │ │ │ │ + rsbeq r8, r3, r2, asr #6 │ │ │ │ + mlseq r4, sl, sl, ip │ │ │ │ + rsbeq r8, r3, r2, lsr #6 │ │ │ │ ldmdavs fp, {r2, r3, r4, r8, r9, fp, ip, pc} │ │ │ │ @ instruction: 0xf0002b00 │ │ │ │ blls 138e69c │ │ │ │ @ instruction: 0xf6bf2b00 │ │ │ │ strb sl, [lr], #3183 @ 0xc6f │ │ │ │ ldrdcc pc, [r0], -fp │ │ │ │ @ instruction: 0xf47f3d01 │ │ │ │ @@ -420638,21 +420638,21 @@ │ │ │ │ stmdami fp, {r1, r3, r7, r8, ip, sp, lr} │ │ │ │ andcc r4, ip, r8, ror r4 │ │ │ │ @ instruction: 0xffb6f669 │ │ │ │ ldmdbls r7, {r0, r3, fp, lr} │ │ │ │ @ instruction: 0xf66a4478 │ │ │ │ bls 7abef8 │ │ │ │ blt debd34 │ │ │ │ - rsbeq ip, r4, r8, asr r9 │ │ │ │ - rsbeq r8, r3, r8, ror #3 │ │ │ │ - rsbeq ip, r4, r0, lsl #18 │ │ │ │ - strdeq ip, [r4], #-142 @ 0xffffff72 @ │ │ │ │ - rsbeq ip, r4, r2, ror #16 │ │ │ │ - rsbeq ip, r4, r4, asr #16 │ │ │ │ - rsbeq r8, r3, ip, asr #1 │ │ │ │ + rsbeq ip, r4, r0, ror #18 │ │ │ │ + strdeq r8, [r3], #-16 @ │ │ │ │ + rsbeq ip, r4, r8, lsl #18 │ │ │ │ + rsbeq ip, r4, r6, lsl #18 │ │ │ │ + rsbeq ip, r4, sl, ror #16 │ │ │ │ + rsbeq ip, r4, ip, asr #16 │ │ │ │ + ldrdeq r8, [r3], #-4 @ │ │ │ │ ldrsbls pc, [ip], #-141 @ 0xffffff73 @ │ │ │ │ vmax.u q10, , q4 │ │ │ │ @ instruction: 0x4604fb35 │ │ │ │ cmpls sl, r8, asr #12 │ │ │ │ blx feab46 │ │ │ │ stmdane r0!, {r1, r3, r6, r8, r9, fp, ip, pc} │ │ │ │ tsteq r1, r3, asr #22 │ │ │ │ @@ -420740,15 +420740,15 @@ │ │ │ │ streq pc, [lr, #-1600] @ 0xfffff9c0 │ │ │ │ blx 216ac98 │ │ │ │ ldmdbls r0, {r0, r1, r5, r9, sl, lr}^ │ │ │ │ strls r2, [r0, #-516] @ 0xfffffdfc │ │ │ │ @ instruction: 0xffc0f667 │ │ │ │ andsvs r9, r8, ip, lsr #22 │ │ │ │ @ instruction: 0xf0012800 │ │ │ │ - blls 84fe30 │ │ │ │ + blls 84fe30 │ │ │ │ teqlt fp, fp, lsl r8 │ │ │ │ ldmdavs fp, {r0, r1, r3, r4, r8, r9, fp, ip, pc} │ │ │ │ blls 81a36c │ │ │ │ blcs 1c9150 │ │ │ │ sbcshi pc, r5, #64 @ 0x40 │ │ │ │ strcs r9, [r0, #-2890] @ 0xfffff4b6 │ │ │ │ bls 11d2b38 │ │ │ │ @@ -420815,18 +420815,18 @@ │ │ │ │ blcs 1d4cfc │ │ │ │ orrhi pc, fp, r0, asr #32 │ │ │ │ blcs 1d4d08 │ │ │ │ rscshi pc, r2, #192, 4 │ │ │ │ svclt 0x0000e00c │ │ │ │ andeq r0, r0, r0 │ │ │ │ cdpcc 0, 11, cr0, cr0, cr0, {0} │ │ │ │ - rsbeq ip, r4, r4, lsr #15 │ │ │ │ - rsbeq ip, r4, r2, lsr r7 │ │ │ │ - strdeq ip, [r4], #-100 @ 0xffffff9c @ │ │ │ │ - rsbeq ip, r4, r0, ror #11 │ │ │ │ + rsbeq ip, r4, ip, lsr #15 │ │ │ │ + rsbeq ip, r4, sl, lsr r7 │ │ │ │ + strdeq ip, [r4], #-108 @ 0xffffff94 @ │ │ │ │ + rsbeq ip, r4, r8, ror #11 │ │ │ │ msrge SPSR_, sp, asr #17 │ │ │ │ msrlt SPSR_s, sp, asr #17 │ │ │ │ ldrbvs lr, [sl, -sp, asr #19] │ │ │ │ cmnphi r0, sp, asr #17 @ p-variant is OBSOLETE │ │ │ │ @ instruction: 0xf8dd9d46 │ │ │ │ @ instruction: 0xf8dd90b4 │ │ │ │ @ instruction: 0xf8dda0a8 │ │ │ │ @@ -421271,15 +421271,15 @@ │ │ │ │ andcs r6, r4, #41943040 @ 0x2800000 │ │ │ │ @ instruction: 0xf6679500 │ │ │ │ blls 10ad028 │ │ │ │ stmdacs r0, {r3, r4, sp, lr} │ │ │ │ cmnphi ip, r2 @ p-variant is OBSOLETE │ │ │ │ @ instruction: 0xf6409817 │ │ │ │ vrshl.u64 d16, d19, d22 │ │ │ │ - blls 86e054 │ │ │ │ + blls 86e054 │ │ │ │ ldmdavs r9, {r2, r9, sp} │ │ │ │ ldmdavs fp, {r0, r1, r3, r4, r8, r9, fp, ip, pc} │ │ │ │ ldrmi r9, [r9], #-1280 @ 0xfffffb00 │ │ │ │ @ instruction: 0xf667463b │ │ │ │ blls eed000 │ │ │ │ stmdacs r0, {r3, r4, sp, lr} │ │ │ │ cmpphi sl, r2 @ p-variant is OBSOLETE │ │ │ │ @@ -421610,39 +421610,39 @@ │ │ │ │ cmnpeq r8, r0, asr #12 @ p-variant is OBSOLETE │ │ │ │ andcc r4, ip, r8, ror r4 │ │ │ │ @ instruction: 0xf81ef669 │ │ │ │ @ instruction: 0xf04f481b │ │ │ │ ldrbtmi r3, [r8], #-511 @ 0xfffffe01 │ │ │ │ @ instruction: 0xf8d8f669 │ │ │ │ blt 176cc64 │ │ │ │ - rsbeq ip, r4, r6, ror #8 │ │ │ │ - rsbeq r7, r3, sl, ror #25 │ │ │ │ - rsbeq ip, r4, ip, lsr r4 │ │ │ │ - rsbeq r7, r3, ip, asr #25 │ │ │ │ - rsbeq ip, r4, r4, lsl #5 │ │ │ │ - rsbeq fp, r4, r0, lsr pc │ │ │ │ - rsbeq fp, r4, lr, lsr sp │ │ │ │ - rsbeq fp, r4, r2, lsl #22 │ │ │ │ - rsbeq r3, r8, r2, lsl #7 │ │ │ │ - rsbeq fp, r4, r2, lsl #20 │ │ │ │ - rsbeq r7, r3, sl, lsl #5 │ │ │ │ - rsbeq fp, r4, r6, ror #19 │ │ │ │ - rsbeq r7, r3, lr, ror #4 │ │ │ │ - rsbeq fp, r4, sl, asr #19 │ │ │ │ - rsbeq r7, r3, r2, asr r2 │ │ │ │ - rsbeq fp, r4, r0, lsr #19 │ │ │ │ - rsbeq r7, r3, r8, lsr #4 │ │ │ │ - rsbeq fp, r4, ip, ror #18 │ │ │ │ - strdeq r7, [r3], #-20 @ 0xffffffec @ │ │ │ │ - rsbeq fp, r4, r0, asr r9 │ │ │ │ - ldrdeq r7, [r3], #-22 @ 0xffffffea @ │ │ │ │ - rsbeq fp, r4, r2, lsr r9 │ │ │ │ - strhteq r7, [r3], #-24 @ 0xffffffe8 │ │ │ │ - rsbeq fp, r4, r4, lsl r9 │ │ │ │ - mlseq r3, sl, r1, r7 │ │ │ │ + rsbeq ip, r4, lr, ror #8 │ │ │ │ + strdeq r7, [r3], #-194 @ 0xffffff3e @ │ │ │ │ + rsbeq ip, r4, r4, asr #8 │ │ │ │ + ldrdeq r7, [r3], #-196 @ 0xffffff3c @ │ │ │ │ + rsbeq ip, r4, ip, lsl #5 │ │ │ │ + rsbeq fp, r4, r8, lsr pc │ │ │ │ + rsbeq fp, r4, r6, asr #26 │ │ │ │ + rsbeq fp, r4, sl, lsl #22 │ │ │ │ + rsbeq r3, r8, sl, lsl #7 │ │ │ │ + rsbeq fp, r4, sl, lsl #20 │ │ │ │ + mlseq r3, r2, r2, r7 │ │ │ │ + rsbeq fp, r4, lr, ror #19 │ │ │ │ + rsbeq r7, r3, r6, ror r2 │ │ │ │ + ldrdeq fp, [r4], #-146 @ 0xffffff6e @ │ │ │ │ + rsbeq r7, r3, sl, asr r2 │ │ │ │ + rsbeq fp, r4, r8, lsr #19 │ │ │ │ + rsbeq r7, r3, r0, lsr r2 │ │ │ │ + rsbeq fp, r4, r4, ror r9 │ │ │ │ + strdeq r7, [r3], #-28 @ 0xffffffe4 @ │ │ │ │ + rsbeq fp, r4, r8, asr r9 │ │ │ │ + ldrdeq r7, [r3], #-30 @ 0xffffffe2 @ │ │ │ │ + rsbeq fp, r4, sl, lsr r9 │ │ │ │ + rsbeq r7, r3, r0, asr #3 │ │ │ │ + rsbeq fp, r4, ip, lsl r9 │ │ │ │ + rsbeq r7, r3, r2, lsr #3 │ │ │ │ bleq 629404 │ │ │ │ stmib sp, {r1, r9, sl, lr}^ │ │ │ │ movwcs r5, #15 │ │ │ │ streq lr, [sp, #-2509] @ 0xfffff633 │ │ │ │ andeq lr, r9, sp, asr #19 │ │ │ │ andeq lr, r7, sp, asr #19 │ │ │ │ andeq lr, r5, sp, asr #19 │ │ │ │ @@ -421906,15 +421906,15 @@ │ │ │ │ smlalbtlt pc, r0, sp, r8 @ │ │ │ │ bls 14d5e2c │ │ │ │ vrshr.s64 d4, d3, #64 │ │ │ │ blls a8fdcc │ │ │ │ ldmdavs fp, {r4, r5, r9, sp} │ │ │ │ blls 1549274 │ │ │ │ strmi pc, [r3], #-2818 @ 0xfffff4fe │ │ │ │ - blls 895970 │ │ │ │ + blls 895970 │ │ │ │ blvs 56a758 │ │ │ │ ldmdavs fp, {r1, r3, r4, r9, fp, ip, pc} │ │ │ │ ldrmi r6, [r3], #-2066 @ 0xfffff7ee │ │ │ │ bcc fe5ea938 │ │ │ │ ldmib r4, {r0, r1, r2, r3, r4, r5, r8, r9, fp, ip, pc}^ │ │ │ │ cdp 2, 11, cr1, cr8, cr7, {0} │ │ │ │ ldmdavs lr, {r0, r1, r2, r5, r6, r7, r8, r9, fp, ip, lr} │ │ │ │ @@ -421964,22 +421964,22 @@ │ │ │ │ bl 2002d8 │ │ │ │ @ instruction: 0xf8510285 │ │ │ │ @ instruction: 0xf8403b04 │ │ │ │ addmi r3, sl, #4, 22 @ 0x1000 │ │ │ │ @ instruction: 0xe725d1f9 │ │ │ │ andhi pc, r0, pc, lsr #7 │ │ │ │ ... │ │ │ │ - rsbeq fp, r4, r4, asr r8 │ │ │ │ - ldrdeq r7, [r3], #-10 @ │ │ │ │ - rsbeq fp, r4, r6, lsl r8 │ │ │ │ - mlseq r3, ip, r0, r7 │ │ │ │ - rsbeq fp, r4, ip, lsl #15 │ │ │ │ - rsbeq fp, r4, r2, lsl #15 │ │ │ │ - rsbeq r7, r3, r6 │ │ │ │ - rsbeq r3, r3, r6, lsl fp │ │ │ │ + rsbeq fp, r4, ip, asr r8 │ │ │ │ + rsbeq r7, r3, r2, ror #1 │ │ │ │ + rsbeq fp, r4, lr, lsl r8 │ │ │ │ + rsbeq r7, r3, r4, lsr #1 │ │ │ │ + mlseq r4, r4, r7, fp │ │ │ │ + rsbeq fp, r4, sl, lsl #15 │ │ │ │ + rsbeq r7, r3, lr │ │ │ │ + rsbeq r3, r3, lr, lsl fp │ │ │ │ ldmdavs sl, {r4, r6, r8, r9, fp, ip, pc} │ │ │ │ vldrle s5, [r5, #-0] │ │ │ │ strcs r9, [r0, #-2880] @ 0xfffff4c0 │ │ │ │ @ instruction: 0xf8d34696 │ │ │ │ blge fe65b228 │ │ │ │ blge fe693f3c │ │ │ │ blls 12d3f54 │ │ │ │ @@ -422321,30 +422321,30 @@ │ │ │ │ andsvs r2, r3, r3, lsl #6 │ │ │ │ bls 7f8378 │ │ │ │ blls 14c92c4 │ │ │ │ @ instruction: 0xf7fd9344 │ │ │ │ svclt 0x0000bdae │ │ │ │ andhi pc, r0, pc, lsr #7 │ │ │ │ ... │ │ │ │ - rsbeq fp, r4, r0, ror #4 │ │ │ │ - rsbeq fp, r4, r4, lsr #4 │ │ │ │ - rsbeq fp, r4, r0, lsr #2 │ │ │ │ - rsbeq r6, r3, r8, lsr #19 │ │ │ │ - rsbeq fp, r4, r4, lsl #2 │ │ │ │ - rsbeq r6, r3, ip, lsl #19 │ │ │ │ - rsbeq fp, r4, ip │ │ │ │ - mlseq r3, r4, r8, r6 │ │ │ │ - rsbeq sl, r4, r0, ror #31 │ │ │ │ - rsbeq r6, r3, r8, ror #16 │ │ │ │ - rsbeq sl, r4, sl, lsl #31 │ │ │ │ - rsbeq sl, r4, r0, ror pc │ │ │ │ - rsbeq r3, r3, r4, lsl #11 │ │ │ │ - rsbeq r3, r3, ip, asr r5 │ │ │ │ - rsbeq sl, r4, r4, ror lr │ │ │ │ - strdeq r6, [r3], #-108 @ 0xffffff94 @ │ │ │ │ + rsbeq fp, r4, r8, ror #4 │ │ │ │ + rsbeq fp, r4, ip, lsr #4 │ │ │ │ + rsbeq fp, r4, r8, lsr #2 │ │ │ │ + strhteq r6, [r3], #-144 @ 0xffffff70 │ │ │ │ + rsbeq fp, r4, ip, lsl #2 │ │ │ │ + mlseq r3, r4, r9, r6 │ │ │ │ + rsbeq fp, r4, r4, lsl r0 │ │ │ │ + mlseq r3, ip, r8, r6 │ │ │ │ + rsbeq sl, r4, r8, ror #31 │ │ │ │ + rsbeq r6, r3, r0, ror r8 │ │ │ │ + mlseq r4, r2, pc, sl @ │ │ │ │ + rsbeq sl, r4, r8, ror pc │ │ │ │ + rsbeq r3, r3, ip, lsl #11 │ │ │ │ + rsbeq r3, r3, r4, ror #10 │ │ │ │ + rsbeq sl, r4, ip, ror lr │ │ │ │ + rsbeq r6, r3, r4, lsl #14 │ │ │ │ @ instruction: 0xb12b9b4b │ │ │ │ blvc 1eb2ac │ │ │ │ blvc 3ab07c │ │ │ │ blls 13ab29c │ │ │ │ vldr d25, [sp, #100] @ 0x64 │ │ │ │ stmdavs r0!, {r2, r3, r6, r9, fp, ip, sp, lr}^ │ │ │ │ blvc ffbab2c8 │ │ │ │ @@ -423232,116 +423232,116 @@ │ │ │ │ @ instruction: 0xf667300c │ │ │ │ stmdami sl!, {r0, r4, r5, r6, r8, r9, fp, ip, sp, lr, pc}^ │ │ │ │ mvnscc pc, pc, asr #32 │ │ │ │ @ instruction: 0xf6674478 │ │ │ │ @ instruction: 0xf04ffc2b │ │ │ │ @ instruction: 0xf7fe32ff │ │ │ │ svclt 0x0000bad8 │ │ │ │ - rsbeq sl, r4, r8, asr ip │ │ │ │ - ldrdeq r6, [r3], #-78 @ 0xffffffb2 @ │ │ │ │ - rsbeq sl, r4, r6, asr #19 │ │ │ │ - rsbeq r6, r3, sl, asr #4 │ │ │ │ - rsbeq sl, r4, r8, lsr #19 │ │ │ │ - rsbeq r6, r3, ip, lsr #4 │ │ │ │ - rsbeq sl, r4, r2, ror r9 │ │ │ │ - strdeq r6, [r3], #-24 @ 0xffffffe8 @ │ │ │ │ - rsbeq sl, r4, r8, asr #18 │ │ │ │ - rsbeq r6, r3, ip, asr #3 │ │ │ │ - rsbeq sl, r4, r0, lsr r9 │ │ │ │ - strdeq sl, [r4], #-140 @ 0xffffff74 @ │ │ │ │ - rsbeq r6, r3, r2, lsl #3 │ │ │ │ - ldrdeq sl, [r4], #-140 @ 0xffffff74 @ │ │ │ │ - rsbeq r6, r3, r0, ror #2 │ │ │ │ - rsbeq sl, r4, r0, lsr #17 │ │ │ │ - rsbeq r6, r3, r6, lsr #2 │ │ │ │ - rsbeq sl, r4, r0, lsl #17 │ │ │ │ - rsbeq r6, r3, r4, lsl #2 │ │ │ │ - rsbeq sl, r4, r0, ror #16 │ │ │ │ - rsbeq r6, r3, r4, ror #1 │ │ │ │ - rsbeq sl, r4, r0, asr #16 │ │ │ │ - rsbeq r6, r3, r4, asr #1 │ │ │ │ - rsbeq sl, r4, r0, lsr #16 │ │ │ │ - rsbeq r6, r3, r4, lsr #1 │ │ │ │ - rsbeq sl, r4, r0, ror #15 │ │ │ │ - rsbeq r6, r3, r6, rrx │ │ │ │ - strhteq sl, [r4], #-124 @ 0xffffff84 │ │ │ │ - rsbeq r6, r3, r2, asr #32 │ │ │ │ - mlseq r4, ip, r7, sl │ │ │ │ - rsbeq r6, r3, r0, lsr #32 │ │ │ │ - rsbeq sl, r4, ip, ror r7 │ │ │ │ - rsbeq r6, r3, r0 │ │ │ │ - rsbeq sl, r4, lr, asr r7 │ │ │ │ - rsbeq r5, r3, r2, ror #31 │ │ │ │ - rsbeq sl, r4, lr, lsr r7 │ │ │ │ - rsbeq r5, r3, r2, asr #31 │ │ │ │ - rsbeq sl, r4, lr, lsl r7 │ │ │ │ - rsbeq r5, r3, r2, lsr #31 │ │ │ │ - strdeq sl, [r4], #-110 @ 0xffffff92 @ │ │ │ │ - rsbeq r5, r3, r2, lsl #31 │ │ │ │ - ldrdeq sl, [r4], #-110 @ 0xffffff92 @ │ │ │ │ - rsbeq r5, r3, r2, ror #30 │ │ │ │ - strhteq sl, [r4], #-110 @ 0xffffff92 │ │ │ │ - rsbeq r5, r3, r2, asr #30 │ │ │ │ - mlseq r4, ip, r6, sl │ │ │ │ - rsbeq r5, r3, r0, lsr #30 │ │ │ │ - rsbeq sl, r4, r6, ror r6 │ │ │ │ - strdeq r5, [r3], #-236 @ 0xffffff14 @ │ │ │ │ - rsbeq sl, r4, r2, asr r6 │ │ │ │ - ldrdeq r5, [r3], #-232 @ 0xffffff18 @ │ │ │ │ - rsbeq sl, r4, lr, lsr #12 │ │ │ │ - strhteq r5, [r3], #-228 @ 0xffffff1c │ │ │ │ - rsbeq sl, r4, r2, lsl #12 │ │ │ │ - rsbeq r5, r3, r6, lsl #29 │ │ │ │ - strhteq sl, [r4], #-88 @ 0xffffffa8 │ │ │ │ - rsbeq r5, r3, lr, lsr lr │ │ │ │ - mlseq r4, r8, r5, sl │ │ │ │ - rsbeq r5, r3, ip, lsl lr │ │ │ │ - rsbeq sl, r4, r0, ror #8 │ │ │ │ - rsbeq r5, r3, r4, ror #25 │ │ │ │ - rsbeq sl, r4, r0, asr #8 │ │ │ │ - rsbeq r5, r3, r4, asr #25 │ │ │ │ - rsbeq sl, r4, r0, lsr #8 │ │ │ │ - rsbeq r5, r3, r4, lsr #25 │ │ │ │ - strdeq sl, [r4], #-52 @ 0xffffffcc @ │ │ │ │ - rsbeq r5, r3, r8, ror ip │ │ │ │ - ldrdeq sl, [r4], #-52 @ 0xffffffcc @ │ │ │ │ - rsbeq r5, r3, r8, asr ip │ │ │ │ - strhteq sl, [r4], #-52 @ 0xffffffcc │ │ │ │ - rsbeq r5, r3, r8, lsr ip │ │ │ │ - mlseq r4, r4, r3, sl │ │ │ │ - rsbeq r5, r3, r8, lsl ip │ │ │ │ - rsbeq sl, r4, r4, ror r3 │ │ │ │ - strdeq r5, [r3], #-184 @ 0xffffff48 @ │ │ │ │ - rsbeq sl, r4, r4, asr r3 │ │ │ │ - ldrdeq r5, [r3], #-184 @ 0xffffff48 @ │ │ │ │ - rsbeq sl, r4, r4, lsr r3 │ │ │ │ - strhteq r5, [r3], #-184 @ 0xffffff48 │ │ │ │ - rsbeq sl, r4, r4, lsl r3 │ │ │ │ - mlseq r3, r8, fp, r5 │ │ │ │ - strdeq sl, [r4], #-36 @ 0xffffffdc @ │ │ │ │ - rsbeq r5, r3, r8, ror fp │ │ │ │ - ldrdeq sl, [r4], #-36 @ 0xffffffdc @ │ │ │ │ - rsbeq r5, r3, r8, asr fp │ │ │ │ - rsbeq sl, r4, r2, asr #3 │ │ │ │ - rsbeq r5, r3, sl, asr #20 │ │ │ │ - mlseq r4, r2, r1, sl │ │ │ │ - rsbeq r5, r3, sl, lsl sl │ │ │ │ - rsbeq sl, r4, r2, ror r1 │ │ │ │ - strdeq r5, [r3], #-154 @ 0xffffff66 @ │ │ │ │ - rsbeq sl, r4, r2, asr r1 │ │ │ │ - ldrdeq r5, [r3], #-154 @ 0xffffff66 @ │ │ │ │ - rsbeq sl, r4, r2, lsr r1 │ │ │ │ - strhteq r5, [r3], #-154 @ 0xffffff66 │ │ │ │ - mlseq r4, r0, r0, sl │ │ │ │ - rsbeq r5, r3, r6, lsl r9 │ │ │ │ - rsbeq sl, r4, r4, asr r0 │ │ │ │ - ldrdeq r9, [r4], #-246 @ 0xffffff0a @ │ │ │ │ - rsbeq r5, r3, lr, asr r8 │ │ │ │ - strhteq r9, [r4], #-250 @ 0xffffff06 │ │ │ │ - rsbeq r5, r3, r0, asr #16 │ │ │ │ + rsbeq sl, r4, r0, ror #24 │ │ │ │ + rsbeq r6, r3, r6, ror #9 │ │ │ │ + rsbeq sl, r4, lr, asr #19 │ │ │ │ + rsbeq r6, r3, r2, asr r2 │ │ │ │ + strhteq sl, [r4], #-144 @ 0xffffff70 │ │ │ │ + rsbeq r6, r3, r4, lsr r2 │ │ │ │ + rsbeq sl, r4, sl, ror r9 │ │ │ │ + rsbeq r6, r3, r0, lsl #4 │ │ │ │ + rsbeq sl, r4, r0, asr r9 │ │ │ │ + ldrdeq r6, [r3], #-20 @ 0xffffffec @ │ │ │ │ + rsbeq sl, r4, r8, lsr r9 │ │ │ │ + rsbeq sl, r4, r4, lsl #18 │ │ │ │ + rsbeq r6, r3, sl, lsl #3 │ │ │ │ + rsbeq sl, r4, r4, ror #17 │ │ │ │ + rsbeq r6, r3, r8, ror #2 │ │ │ │ + rsbeq sl, r4, r8, lsr #17 │ │ │ │ + rsbeq r6, r3, lr, lsr #2 │ │ │ │ + rsbeq sl, r4, r8, lsl #17 │ │ │ │ + rsbeq r6, r3, ip, lsl #2 │ │ │ │ + rsbeq sl, r4, r8, ror #16 │ │ │ │ + rsbeq r6, r3, ip, ror #1 │ │ │ │ + rsbeq sl, r4, r8, asr #16 │ │ │ │ + rsbeq r6, r3, ip, asr #1 │ │ │ │ + rsbeq sl, r4, r8, lsr #16 │ │ │ │ + rsbeq r6, r3, ip, lsr #1 │ │ │ │ + rsbeq sl, r4, r8, ror #15 │ │ │ │ + rsbeq r6, r3, lr, rrx │ │ │ │ + rsbeq sl, r4, r4, asr #15 │ │ │ │ + rsbeq r6, r3, sl, asr #32 │ │ │ │ + rsbeq sl, r4, r4, lsr #15 │ │ │ │ + rsbeq r6, r3, r8, lsr #32 │ │ │ │ + rsbeq sl, r4, r4, lsl #15 │ │ │ │ + rsbeq r6, r3, r8 │ │ │ │ + rsbeq sl, r4, r6, ror #14 │ │ │ │ + rsbeq r5, r3, sl, ror #31 │ │ │ │ + rsbeq sl, r4, r6, asr #14 │ │ │ │ + rsbeq r5, r3, sl, asr #31 │ │ │ │ + rsbeq sl, r4, r6, lsr #14 │ │ │ │ + rsbeq r5, r3, sl, lsr #31 │ │ │ │ + rsbeq sl, r4, r6, lsl #14 │ │ │ │ + rsbeq r5, r3, sl, lsl #31 │ │ │ │ + rsbeq sl, r4, r6, ror #13 │ │ │ │ + rsbeq r5, r3, sl, ror #30 │ │ │ │ + rsbeq sl, r4, r6, asr #13 │ │ │ │ + rsbeq r5, r3, sl, asr #30 │ │ │ │ + rsbeq sl, r4, r4, lsr #13 │ │ │ │ + rsbeq r5, r3, r8, lsr #30 │ │ │ │ + rsbeq sl, r4, lr, ror r6 │ │ │ │ + rsbeq r5, r3, r4, lsl #30 │ │ │ │ + rsbeq sl, r4, sl, asr r6 │ │ │ │ + rsbeq r5, r3, r0, ror #29 │ │ │ │ + rsbeq sl, r4, r6, lsr r6 │ │ │ │ + strhteq r5, [r3], #-236 @ 0xffffff14 │ │ │ │ + rsbeq sl, r4, sl, lsl #12 │ │ │ │ + rsbeq r5, r3, lr, lsl #29 │ │ │ │ + rsbeq sl, r4, r0, asr #11 │ │ │ │ + rsbeq r5, r3, r6, asr #28 │ │ │ │ + rsbeq sl, r4, r0, lsr #11 │ │ │ │ + rsbeq r5, r3, r4, lsr #28 │ │ │ │ + rsbeq sl, r4, r8, ror #8 │ │ │ │ + rsbeq r5, r3, ip, ror #25 │ │ │ │ + rsbeq sl, r4, r8, asr #8 │ │ │ │ + rsbeq r5, r3, ip, asr #25 │ │ │ │ + rsbeq sl, r4, r8, lsr #8 │ │ │ │ + rsbeq r5, r3, ip, lsr #25 │ │ │ │ + strdeq sl, [r4], #-60 @ 0xffffffc4 @ │ │ │ │ + rsbeq r5, r3, r0, lsl #25 │ │ │ │ + ldrdeq sl, [r4], #-60 @ 0xffffffc4 @ │ │ │ │ + rsbeq r5, r3, r0, ror #24 │ │ │ │ + strhteq sl, [r4], #-60 @ 0xffffffc4 │ │ │ │ + rsbeq r5, r3, r0, asr #24 │ │ │ │ + mlseq r4, ip, r3, sl │ │ │ │ + rsbeq r5, r3, r0, lsr #24 │ │ │ │ + rsbeq sl, r4, ip, ror r3 │ │ │ │ + rsbeq r5, r3, r0, lsl #24 │ │ │ │ + rsbeq sl, r4, ip, asr r3 │ │ │ │ + rsbeq r5, r3, r0, ror #23 │ │ │ │ + rsbeq sl, r4, ip, lsr r3 │ │ │ │ + rsbeq r5, r3, r0, asr #23 │ │ │ │ + rsbeq sl, r4, ip, lsl r3 │ │ │ │ + rsbeq r5, r3, r0, lsr #23 │ │ │ │ + strdeq sl, [r4], #-44 @ 0xffffffd4 @ │ │ │ │ + rsbeq r5, r3, r0, lsl #23 │ │ │ │ + ldrdeq sl, [r4], #-44 @ 0xffffffd4 @ │ │ │ │ + rsbeq r5, r3, r0, ror #22 │ │ │ │ + rsbeq sl, r4, sl, asr #3 │ │ │ │ + rsbeq r5, r3, r2, asr sl │ │ │ │ + mlseq r4, sl, r1, sl │ │ │ │ + rsbeq r5, r3, r2, lsr #20 │ │ │ │ + rsbeq sl, r4, sl, ror r1 │ │ │ │ + rsbeq r5, r3, r2, lsl #20 │ │ │ │ + rsbeq sl, r4, sl, asr r1 │ │ │ │ + rsbeq r5, r3, r2, ror #19 │ │ │ │ + rsbeq sl, r4, sl, lsr r1 │ │ │ │ + rsbeq r5, r3, r2, asr #19 │ │ │ │ + mlseq r4, r8, r0, sl │ │ │ │ + rsbeq r5, r3, lr, lsl r9 │ │ │ │ + rsbeq sl, r4, ip, asr r0 │ │ │ │ + ldrdeq r9, [r4], #-254 @ 0xffffff02 @ │ │ │ │ + rsbeq r5, r3, r6, ror #16 │ │ │ │ + rsbeq r9, r4, r2, asr #31 │ │ │ │ + rsbeq r5, r3, r8, asr #16 │ │ │ │ andcs r4, r0, #3571712 @ 0x368000 │ │ │ │ ldrbtmi r6, [r9], #-2160 @ 0xfffff790 │ │ │ │ blx ff06d556 │ │ │ │ eorle r2, r3, r1, lsl #16 │ │ │ │ vqadd.s8 d25, d0, d7 │ │ │ │ ldmmi r6, {r0, r1, r4, r6, r7, r8, lr}^ │ │ │ │ andcc r4, ip, r8, ror r4 │ │ │ │ @@ -423553,59 +423553,59 @@ │ │ │ │ ldrbtmi r4, [r8], #-2097 @ 0xfffff7cf │ │ │ │ @ instruction: 0xf667300c │ │ │ │ ldmdami r0!, {r0, r2, r3, r5, r6, r7, fp, ip, sp, lr, pc} │ │ │ │ ldrbtmi r9, [r8], #-2327 @ 0xfffff6e9 │ │ │ │ @ instruction: 0xf9a8f667 │ │ │ │ @ instruction: 0xf7fe9a17 │ │ │ │ svclt 0x0000b856 │ │ │ │ - ldrdeq r1, [r3], #-30 @ 0xffffffe2 @ │ │ │ │ - rsbeq r9, r4, ip, ror #27 │ │ │ │ - rsbeq r5, r3, r4, ror r6 │ │ │ │ - ldrdeq r9, [r4], #-208 @ 0xffffff30 @ │ │ │ │ - rsbeq r5, r3, r6, asr r6 │ │ │ │ - ldrdeq r9, [r4], #-220 @ 0xffffff24 @ │ │ │ │ - rsbeq r9, r4, ip, lsl #28 │ │ │ │ - rsbeq r9, r4, r2, lsl lr │ │ │ │ + rsbeq r1, r3, r6, ror #3 │ │ │ │ + strdeq r9, [r4], #-212 @ 0xffffff2c @ │ │ │ │ + rsbeq r5, r3, ip, ror r6 │ │ │ │ + ldrdeq r9, [r4], #-216 @ 0xffffff28 @ │ │ │ │ + rsbeq r5, r3, lr, asr r6 │ │ │ │ rsbeq r9, r4, r4, ror #27 │ │ │ │ - rsbeq r9, r4, lr, ror #26 │ │ │ │ - strdeq r5, [r3], #-86 @ 0xffffffaa @ │ │ │ │ - rsbeq r9, r4, lr, asr #26 │ │ │ │ - ldrdeq r5, [r3], #-86 @ 0xffffffaa @ │ │ │ │ - rsbeq r1, r3, r8, ror #1 │ │ │ │ - rsbeq r9, r4, ip, lsl sp │ │ │ │ - rsbeq r5, r3, r4, lsr #11 │ │ │ │ - strhteq r9, [r4], #-198 @ 0xffffff3a │ │ │ │ - rsbeq r5, r3, lr, lsr r5 │ │ │ │ - rsbeq r9, r4, r8, ror #24 │ │ │ │ - strdeq r5, [r3], #-64 @ 0xffffffc0 @ │ │ │ │ - rsbeq r9, r4, r8, asr #24 │ │ │ │ - ldrdeq r5, [r3], #-64 @ 0xffffffc0 @ │ │ │ │ - strdeq r9, [r4], #-176 @ 0xffffff50 @ │ │ │ │ - rsbeq r5, r3, r8, ror r4 │ │ │ │ - ldrdeq r9, [r4], #-180 @ 0xffffff4c @ │ │ │ │ - rsbeq r5, r3, sl, asr r4 │ │ │ │ - rsbeq r9, r4, r8, lsr #23 │ │ │ │ - rsbeq r5, r3, r0, lsr r4 │ │ │ │ - rsbeq r9, r4, ip, lsl #23 │ │ │ │ - rsbeq r5, r3, r2, lsl r4 │ │ │ │ - rsbeq r9, r4, r0, ror fp │ │ │ │ - strdeq r5, [r3], #-54 @ 0xffffffca @ │ │ │ │ - rsbeq r9, r4, r4, asr fp │ │ │ │ - ldrdeq r5, [r3], #-58 @ 0xffffffc6 @ │ │ │ │ - rsbeq r9, r4, r8, lsr fp │ │ │ │ - strhteq r5, [r3], #-62 @ 0xffffffc2 │ │ │ │ - rsbeq r9, r4, ip, lsl fp │ │ │ │ - rsbeq r5, r3, r2, lsr #7 │ │ │ │ - rsbeq r9, r4, r0, lsl #22 │ │ │ │ - rsbeq r5, r3, r6, lsl #7 │ │ │ │ - rsbeq r9, r4, r4, ror #21 │ │ │ │ - rsbeq r5, r3, sl, ror #6 │ │ │ │ - mlseq r4, r2, pc, r7 @ │ │ │ │ - strhteq r9, [r4], #-162 @ 0xffffff5e │ │ │ │ - rsbeq r5, r3, sl, lsr r3 │ │ │ │ + rsbeq r9, r4, r4, lsl lr │ │ │ │ + rsbeq r9, r4, sl, lsl lr │ │ │ │ + rsbeq r9, r4, ip, ror #27 │ │ │ │ + rsbeq r9, r4, r6, ror sp │ │ │ │ + strdeq r5, [r3], #-94 @ 0xffffffa2 @ │ │ │ │ + rsbeq r9, r4, r6, asr sp │ │ │ │ + ldrdeq r5, [r3], #-94 @ 0xffffffa2 @ │ │ │ │ + strdeq r1, [r3], #-0 @ │ │ │ │ + rsbeq r9, r4, r4, lsr #26 │ │ │ │ + rsbeq r5, r3, ip, lsr #11 │ │ │ │ + strhteq r9, [r4], #-206 @ 0xffffff32 │ │ │ │ + rsbeq r5, r3, r6, asr #10 │ │ │ │ + rsbeq r9, r4, r0, ror ip │ │ │ │ + strdeq r5, [r3], #-72 @ 0xffffffb8 @ │ │ │ │ + rsbeq r9, r4, r0, asr ip │ │ │ │ + ldrdeq r5, [r3], #-72 @ 0xffffffb8 @ │ │ │ │ + strdeq r9, [r4], #-184 @ 0xffffff48 @ │ │ │ │ + rsbeq r5, r3, r0, lsl #9 │ │ │ │ + ldrdeq r9, [r4], #-188 @ 0xffffff44 @ │ │ │ │ + rsbeq r5, r3, r2, ror #8 │ │ │ │ + strhteq r9, [r4], #-176 @ 0xffffff50 │ │ │ │ + rsbeq r5, r3, r8, lsr r4 │ │ │ │ + mlseq r4, r4, fp, r9 │ │ │ │ + rsbeq r5, r3, sl, lsl r4 │ │ │ │ + rsbeq r9, r4, r8, ror fp │ │ │ │ + strdeq r5, [r3], #-62 @ 0xffffffc2 @ │ │ │ │ + rsbeq r9, r4, ip, asr fp │ │ │ │ + rsbeq r5, r3, r2, ror #7 │ │ │ │ + rsbeq r9, r4, r0, asr #22 │ │ │ │ + rsbeq r5, r3, r6, asr #7 │ │ │ │ + rsbeq r9, r4, r4, lsr #22 │ │ │ │ + rsbeq r5, r3, sl, lsr #7 │ │ │ │ + rsbeq r9, r4, r8, lsl #22 │ │ │ │ + rsbeq r5, r3, lr, lsl #7 │ │ │ │ + rsbeq r9, r4, ip, ror #21 │ │ │ │ + rsbeq r5, r3, r2, ror r3 │ │ │ │ + mlseq r4, sl, pc, r7 @ │ │ │ │ + strhteq r9, [r4], #-170 @ 0xffffff56 │ │ │ │ + rsbeq r5, r3, r2, asr #6 │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl fed07d88 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fb8 │ │ │ │ addlt r2, sp, ip, asr #12 │ │ │ │ @ instruction: 0x3648f8df │ │ │ │ ldrbtmi r2, [sl], #-1280 @ 0xfffffb00 │ │ │ │ @@ -424005,105 +424005,105 @@ │ │ │ │ @ instruction: 0xffffffff │ │ │ │ svcvc 0x00ffffff │ │ │ │ ... │ │ │ │ andeq r1, r0, r8, lsl #7 │ │ │ │ andeq r0, r0, r0 │ │ │ │ rsbeq sp, lr, r6, ror lr │ │ │ │ @ instruction: 0x000011b8 │ │ │ │ - mlseq r4, r4, r9, r9 │ │ │ │ + mlseq r4, ip, r9, r9 │ │ │ │ @ instruction: 0xffffc429 │ │ │ │ - rsbeq r9, r4, r8, lsr sl │ │ │ │ - rsbeq r9, r4, r2, asr sl │ │ │ │ + rsbeq r9, r4, r0, asr #20 │ │ │ │ + rsbeq r9, r4, sl, asr sl │ │ │ │ andeq r0, r0, r7, lsr r7 │ │ │ │ - rsbeq r9, r4, sl, lsr r9 │ │ │ │ - rsbeq r5, r3, r0, asr #3 │ │ │ │ + rsbeq r9, r4, r2, asr #18 │ │ │ │ + rsbeq r5, r3, r8, asr #3 │ │ │ │ rsbeq sp, lr, sl, asr #27 │ │ │ │ - strdeq r9, [r4], #-142 @ 0xffffff72 @ │ │ │ │ - rsbeq r5, r3, r4, lsl #3 │ │ │ │ + rsbeq r9, r4, r6, lsl #18 │ │ │ │ + rsbeq r5, r3, ip, lsl #3 │ │ │ │ @ instruction: 0xffffa42d │ │ │ │ - strhteq r9, [r4], #-156 @ 0xffffff64 │ │ │ │ - rsbeq r9, r4, r2, ror #19 │ │ │ │ - rsbeq r9, r4, r2, lsr #17 │ │ │ │ - rsbeq r5, r3, r8, lsr #2 │ │ │ │ - rsbeq r9, r4, r4, lsl #17 │ │ │ │ - rsbeq r5, r3, sl, lsl #2 │ │ │ │ - mlseq r4, r8, r9, r9 │ │ │ │ - rsbeq r9, r4, lr, asr #19 │ │ │ │ rsbeq r9, r4, r4, asr #19 │ │ │ │ - rsbeq r9, r4, sl, lsl #20 │ │ │ │ - rsbeq r9, r4, r4, lsl r8 │ │ │ │ - mlseq r3, sl, r0, r5 │ │ │ │ - strdeq r9, [r4], #-118 @ 0xffffff8a @ │ │ │ │ - rsbeq r5, r3, ip, ror r0 │ │ │ │ - rsbeq r9, r4, r8, asr #19 │ │ │ │ - rsbeq r9, r4, r6, lsl sl │ │ │ │ - strhteq r9, [r4], #-116 @ 0xffffff8c │ │ │ │ - rsbeq r5, r3, sl, lsr r0 │ │ │ │ - strdeq r9, [r4], #-146 @ 0xffffff6e @ │ │ │ │ - rsbeq r9, r4, r4, asr sl │ │ │ │ - rsbeq r9, r4, r2, ror r7 │ │ │ │ - strdeq r4, [r3], #-248 @ 0xffffff08 @ │ │ │ │ - rsbeq r9, r4, r0, asr r7 │ │ │ │ - ldrdeq r4, [r3], #-244 @ 0xffffff0c @ │ │ │ │ - rsbeq r9, r4, r0, lsl sl │ │ │ │ - rsbeq r9, r4, sl, asr sl │ │ │ │ - rsbeq r9, r4, ip, lsl #14 │ │ │ │ - mlseq r3, r2, pc, r4 @ │ │ │ │ - rsbeq r9, r4, lr, asr sl │ │ │ │ - rsbeq r9, r4, r2, lsr sl │ │ │ │ - rsbeq r9, r4, r8, asr #13 │ │ │ │ - rsbeq r4, r3, r0, asr pc │ │ │ │ - rsbeq r9, r4, lr, lsr sl │ │ │ │ - rsbeq r9, r4, r0, ror sl │ │ │ │ - rsbeq r9, r4, r4, lsl #13 │ │ │ │ - rsbeq r4, r3, ip, lsl #30 │ │ │ │ - rsbeq r9, r4, r8, asr #20 │ │ │ │ - rsbeq r9, r4, r2, ror sl │ │ │ │ - rsbeq r9, r4, r0, asr #12 │ │ │ │ - rsbeq r4, r3, r8, asr #29 │ │ │ │ - rsbeq r9, r4, r2, asr sl │ │ │ │ - mlseq r4, r8, sl, r9 │ │ │ │ - strdeq r9, [r4], #-88 @ 0xffffffa8 @ │ │ │ │ - rsbeq r4, r3, r0, lsl #29 │ │ │ │ - rsbeq r9, r4, r4, ror sl │ │ │ │ - rsbeq r9, r4, r6, lsr #21 │ │ │ │ - rsbeq r9, r4, r8, lsr #11 │ │ │ │ - rsbeq r4, r3, r0, lsr lr │ │ │ │ + rsbeq r9, r4, sl, ror #19 │ │ │ │ + rsbeq r9, r4, sl, lsr #17 │ │ │ │ + rsbeq r5, r3, r0, lsr r1 │ │ │ │ + rsbeq r9, r4, ip, lsl #17 │ │ │ │ + rsbeq r5, r3, r2, lsl r1 │ │ │ │ + rsbeq r9, r4, r0, lsr #19 │ │ │ │ + ldrdeq r9, [r4], #-150 @ 0xffffff6a @ │ │ │ │ + rsbeq r9, r4, ip, asr #19 │ │ │ │ + rsbeq r9, r4, r2, lsl sl │ │ │ │ + rsbeq r9, r4, ip, lsl r8 │ │ │ │ + rsbeq r5, r3, r2, lsr #1 │ │ │ │ + strdeq r9, [r4], #-126 @ 0xffffff82 @ │ │ │ │ + rsbeq r5, r3, r4, lsl #1 │ │ │ │ + ldrdeq r9, [r4], #-144 @ 0xffffff70 @ │ │ │ │ + rsbeq r9, r4, lr, lsl sl │ │ │ │ + strhteq r9, [r4], #-124 @ 0xffffff84 │ │ │ │ + rsbeq r5, r3, r2, asr #32 │ │ │ │ + strdeq r9, [r4], #-154 @ 0xffffff66 @ │ │ │ │ + rsbeq r9, r4, ip, asr sl │ │ │ │ + rsbeq r9, r4, sl, ror r7 │ │ │ │ + rsbeq r5, r3, r0 │ │ │ │ + rsbeq r9, r4, r8, asr r7 │ │ │ │ + ldrdeq r4, [r3], #-252 @ 0xffffff04 @ │ │ │ │ + rsbeq r9, r4, r8, lsl sl │ │ │ │ + rsbeq r9, r4, r2, ror #20 │ │ │ │ + rsbeq r9, r4, r4, lsl r7 │ │ │ │ + mlseq r3, sl, pc, r4 @ │ │ │ │ + rsbeq r9, r4, r6, ror #20 │ │ │ │ + rsbeq r9, r4, sl, lsr sl │ │ │ │ + ldrdeq r9, [r4], #-96 @ 0xffffffa0 @ │ │ │ │ + rsbeq r4, r3, r8, asr pc │ │ │ │ + rsbeq r9, r4, r6, asr #20 │ │ │ │ rsbeq r9, r4, r8, ror sl │ │ │ │ - strhteq r9, [r4], #-162 @ 0xffffff5e │ │ │ │ - rsbeq r9, r4, lr, ror #10 │ │ │ │ - strdeq r4, [r3], #-214 @ 0xffffff2a @ │ │ │ │ - mlseq r4, r6, sl, r9 │ │ │ │ - rsbeq r9, r4, r0, asr #21 │ │ │ │ - rsbeq r9, r4, r4, lsr r5 │ │ │ │ - strhteq r4, [r3], #-220 @ 0xffffff24 │ │ │ │ - rsbeq r9, r4, r4, lsr #21 │ │ │ │ - rsbeq r9, r4, r2, ror #21 │ │ │ │ - strdeq r9, [r4], #-74 @ 0xffffffb6 @ │ │ │ │ - rsbeq r4, r3, r2, lsl #27 │ │ │ │ - rsbeq r9, r4, r6, asr #21 │ │ │ │ - rsbeq r9, r4, r0, lsl fp │ │ │ │ - rsbeq r9, r4, r0, asr #9 │ │ │ │ - rsbeq r4, r3, r8, asr #26 │ │ │ │ - strdeq r9, [r4], #-166 @ 0xffffff5a @ │ │ │ │ - rsbeq r9, r4, ip, lsr fp │ │ │ │ - rsbeq r9, r4, r6, lsl #9 │ │ │ │ - rsbeq r4, r3, lr, lsl #26 │ │ │ │ - rsbeq r9, r4, ip, lsl fp │ │ │ │ - rsbeq r9, r4, r2, ror fp │ │ │ │ - rsbeq r9, r4, r8, asr #8 │ │ │ │ - ldrdeq r4, [r3], #-192 @ 0xffffff40 @ │ │ │ │ - rsbeq r9, r4, r0, ror #22 │ │ │ │ - mlseq r4, lr, fp, r9 │ │ │ │ - rsbeq r9, r4, lr, lsl #8 │ │ │ │ - mlseq r3, r6, ip, r4 │ │ │ │ - rsbeq r9, r4, r4, lsl #23 │ │ │ │ - rsbeq r9, r4, r6, ror #23 │ │ │ │ - ldrdeq r9, [r4], #-50 @ 0xffffffce @ │ │ │ │ - rsbeq r4, r3, sl, asr ip │ │ │ │ + rsbeq r9, r4, ip, lsl #13 │ │ │ │ + rsbeq r4, r3, r4, lsl pc │ │ │ │ + rsbeq r9, r4, r0, asr sl │ │ │ │ + rsbeq r9, r4, sl, ror sl │ │ │ │ + rsbeq r9, r4, r8, asr #12 │ │ │ │ + ldrdeq r4, [r3], #-224 @ 0xffffff20 @ │ │ │ │ + rsbeq r9, r4, sl, asr sl │ │ │ │ + rsbeq r9, r4, r0, lsr #21 │ │ │ │ + rsbeq r9, r4, r0, lsl #12 │ │ │ │ + rsbeq r4, r3, r8, lsl #29 │ │ │ │ + rsbeq r9, r4, ip, ror sl │ │ │ │ + rsbeq r9, r4, lr, lsr #21 │ │ │ │ + strhteq r9, [r4], #-80 @ 0xffffffb0 │ │ │ │ + rsbeq r4, r3, r8, lsr lr │ │ │ │ + rsbeq r9, r4, r0, lsl #21 │ │ │ │ + strhteq r9, [r4], #-170 @ 0xffffff56 │ │ │ │ + rsbeq r9, r4, r6, ror r5 │ │ │ │ + strdeq r4, [r3], #-222 @ 0xffffff22 @ │ │ │ │ + mlseq r4, lr, sl, r9 │ │ │ │ + rsbeq r9, r4, r8, asr #21 │ │ │ │ + rsbeq r9, r4, ip, lsr r5 │ │ │ │ + rsbeq r4, r3, r4, asr #27 │ │ │ │ + rsbeq r9, r4, ip, lsr #21 │ │ │ │ + rsbeq r9, r4, sl, ror #21 │ │ │ │ + rsbeq r9, r4, r2, lsl #10 │ │ │ │ + rsbeq r4, r3, sl, lsl #27 │ │ │ │ + rsbeq r9, r4, lr, asr #21 │ │ │ │ + rsbeq r9, r4, r8, lsl fp │ │ │ │ + rsbeq r9, r4, r8, asr #9 │ │ │ │ + rsbeq r4, r3, r0, asr sp │ │ │ │ + strdeq r9, [r4], #-174 @ 0xffffff52 @ │ │ │ │ + rsbeq r9, r4, r4, asr #22 │ │ │ │ + rsbeq r9, r4, lr, lsl #9 │ │ │ │ + rsbeq r4, r3, r6, lsl sp │ │ │ │ + rsbeq r9, r4, r4, lsr #22 │ │ │ │ + rsbeq r9, r4, sl, ror fp │ │ │ │ + rsbeq r9, r4, r0, asr r4 │ │ │ │ + ldrdeq r4, [r3], #-200 @ 0xffffff38 @ │ │ │ │ + rsbeq r9, r4, r8, ror #22 │ │ │ │ + rsbeq r9, r4, r6, lsr #23 │ │ │ │ + rsbeq r9, r4, r6, lsl r4 │ │ │ │ + mlseq r3, lr, ip, r4 │ │ │ │ + rsbeq r9, r4, ip, lsl #23 │ │ │ │ + rsbeq r9, r4, lr, ror #23 │ │ │ │ + ldrdeq r9, [r4], #-58 @ 0xffffffc6 @ │ │ │ │ + rsbeq r4, r3, r2, ror #24 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ bl fed08558 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strdlt r0, [r3], r0 @ │ │ │ │ stc2 7, cr15, [lr], {255} @ 0xff │ │ │ │ stmdacs r1, {r0, r1, r9, sl, lr} │ │ │ │ ldrmi sp, [r8], -r2, lsl #2 │ │ │ │ @@ -424113,16 +424113,16 @@ │ │ │ │ andcc r4, ip, r8, ror r4 │ │ │ │ stc2 6, cr15, [sl], {102} @ 0x66 │ │ │ │ stmdbls r1, {r0, r2, fp, lr} │ │ │ │ @ instruction: 0xf6664478 │ │ │ │ blls 2308a0 │ │ │ │ andlt r4, r3, r8, lsl r6 │ │ │ │ svclt 0x0000bd00 │ │ │ │ - rsbeq r9, r4, ip, ror #3 │ │ │ │ - rsbeq r4, r3, r4, ror sl │ │ │ │ + strdeq r9, [r4], #-20 @ 0xffffffec @ │ │ │ │ + rsbeq r4, r3, ip, ror sl │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl fed085a4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ bmi 77532c │ │ │ │ blmi 79d5c4 │ │ │ │ ldrbtmi r4, [sl], #-1541 @ 0xfffff9fb │ │ │ │ strmi r4, [ip], -r8, lsl #12 │ │ │ │ @@ -424144,15 +424144,15 @@ │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ mrsle r0, LR_svc │ │ │ │ andlt r2, r5, r1 │ │ │ │ @ instruction: 0xf660bd30 │ │ │ │ svclt 0x0000e996 │ │ │ │ rsbeq sp, lr, lr, asr r6 │ │ │ │ @ instruction: 0x000011b8 │ │ │ │ - rsbeq r9, r4, sl, lsr #19 │ │ │ │ + strhteq r9, [r4], #-146 @ 0xffffff6e │ │ │ │ rsbeq sp, lr, r4, lsr #12 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ stc 12, cr5, [sp, #-512]! @ 0xfffffe00 │ │ │ │ bl fed1402c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0x46040ff0 │ │ │ │ @ instruction: 0xf93af38f │ │ │ │ @@ -424192,16 +424192,16 @@ │ │ │ │ ldrb pc, [r4, pc, lsr #25] @ │ │ │ │ vrsubhn.i16 d4, , q8 │ │ │ │ mrc 8, 5, APSR_nzcv, cr0, cr3, {7} │ │ │ │ @ instruction: 0xee880bc0 │ │ │ │ strb r8, [r1, r0, lsl #22] │ │ │ │ andhi pc, r0, pc, lsr #7 │ │ │ │ ... │ │ │ │ - strdeq r9, [r4], #-132 @ 0xffffff7c @ │ │ │ │ - rsbeq r4, r3, r8, asr #18 │ │ │ │ + strdeq r9, [r4], #-140 @ 0xffffff74 @ │ │ │ │ + rsbeq r4, r3, r0, asr r9 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ blhi 2ec99c >::_M_default_append(unsigned int)@@Base+0x69dd8> │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ streq pc, [r8, -ip, asr #17] │ │ │ │ stcleq 6, cr15, [r4, #692] @ 0x2b4 │ │ │ │ andsls r4, r6, #144703488 @ 0x8a00000 │ │ │ │ @@ -424480,15 +424480,15 @@ │ │ │ │ blmi 1ad9b7c │ │ │ │ @ instruction: 0x9320447b │ │ │ │ stmib sp, {r2, r4, r8, r9, sp}^ │ │ │ │ blge cfa5bc │ │ │ │ bls 7965b8 │ │ │ │ @ instruction: 0xf8522600 │ │ │ │ andsls r3, r7, #4, 30 │ │ │ │ - blls 88bcb8 │ │ │ │ + blls 88bcb8 │ │ │ │ vqadd.s8 d22, d2, d14 │ │ │ │ ldmdbls pc, {r0, r2, r3, r6, r7, sl, fp, ip, sp, lr, pc} @ │ │ │ │ @ instruction: 0xf6604604 │ │ │ │ strdlt lr, [r0, #184] @ 0xb8 │ │ │ │ strtmi r9, [r0], -r1, lsr #18 │ │ │ │ bl ffe6f2f0 │ │ │ │ ldmdbmi r7, {r3, r4, r7, r8, ip, sp, pc}^ │ │ │ │ @@ -424553,38 +424553,38 @@ │ │ │ │ subsge pc, r4, sp, asr #17 │ │ │ │ @ instruction: 0xf8dd465f │ │ │ │ @ instruction: 0x465ca070 │ │ │ │ svclt 0x0000e045 │ │ │ │ ... │ │ │ │ rsbeq sp, lr, lr, lsl #10 │ │ │ │ @ instruction: 0x000011b8 │ │ │ │ - rsbeq r9, r4, r2, asr r8 │ │ │ │ - rsbeq r4, r3, r4, lsr #17 │ │ │ │ + rsbeq r9, r4, sl, asr r8 │ │ │ │ + rsbeq r4, r3, ip, lsr #17 │ │ │ │ rsbeq sp, lr, lr, lsr #9 │ │ │ │ - rsbeq r9, r4, lr, ror #15 │ │ │ │ - rsbeq r4, r3, r0, asr #16 │ │ │ │ - mlseq r3, r6, r7, r1 │ │ │ │ - rsbeq r9, r4, r2, asr #14 │ │ │ │ - mlseq r3, r4, r7, r4 │ │ │ │ - rsbeq r9, r4, r0, lsr #14 │ │ │ │ - rsbeq r4, r3, r2, ror r7 │ │ │ │ - rsbeq r9, r4, r4, lsl #14 │ │ │ │ - rsbeq r4, r3, r6, asr r7 │ │ │ │ - rsbeq r9, r4, r4, lsl #12 │ │ │ │ - rsbeq r4, r3, r8, asr r6 │ │ │ │ - strdeq r9, [r4], #-94 @ 0xffffffa2 @ │ │ │ │ - rsbeq r9, r4, lr, ror r5 │ │ │ │ - ldrdeq r4, [r3], #-82 @ 0xffffffae @ │ │ │ │ - rsbeq r9, r4, r8, lsl #10 │ │ │ │ - rsbeq r5, r3, r0, lsl #2 │ │ │ │ - rsbeq r7, r3, lr, ror #26 │ │ │ │ - rsbeq r9, r4, r4, asr #8 │ │ │ │ - rsbeq r2, r3, sl, lsr #32 │ │ │ │ - rsbeq r2, r3, r6, lsr #32 │ │ │ │ - rsbeq r5, r7, sl, asr #12 │ │ │ │ + strdeq r9, [r4], #-118 @ 0xffffff8a @ │ │ │ │ + rsbeq r4, r3, r8, asr #16 │ │ │ │ + mlseq r3, lr, r7, r1 │ │ │ │ + rsbeq r9, r4, sl, asr #14 │ │ │ │ + mlseq r3, ip, r7, r4 │ │ │ │ + rsbeq r9, r4, r8, lsr #14 │ │ │ │ + rsbeq r4, r3, sl, ror r7 │ │ │ │ + rsbeq r9, r4, ip, lsl #14 │ │ │ │ + rsbeq r4, r3, lr, asr r7 │ │ │ │ + rsbeq r9, r4, ip, lsl #12 │ │ │ │ + rsbeq r4, r3, r0, ror #12 │ │ │ │ + rsbeq r9, r4, r6, lsl #12 │ │ │ │ + rsbeq r9, r4, r6, lsl #11 │ │ │ │ + ldrdeq r4, [r3], #-90 @ 0xffffffa6 @ │ │ │ │ + rsbeq r9, r4, r0, lsl r5 │ │ │ │ + rsbeq r5, r3, r8, lsl #2 │ │ │ │ + rsbeq r7, r3, r6, ror sp │ │ │ │ + rsbeq r9, r4, ip, asr #8 │ │ │ │ + rsbeq r2, r3, r2, lsr r0 │ │ │ │ + rsbeq r2, r3, lr, lsr #32 │ │ │ │ + rsbeq r5, r7, r2, asr r6 │ │ │ │ @ instruction: 0x2181f891 │ │ │ │ andseq pc, ip, #2 │ │ │ │ @ instruction: 0xf0002a18 │ │ │ │ ldmdavs r3!, {r0, r1, r3, r6, r7, r8, pc} │ │ │ │ @ instruction: 0xf10b3701 │ │ │ │ adcsmi r0, fp, #8, 22 @ 0x2000 │ │ │ │ stmdavs fp!, {r3, r5, r8, sl, fp, ip, lr, pc} │ │ │ │ @@ -424698,15 +424698,15 @@ │ │ │ │ ldmdavs fp, {sp} │ │ │ │ eorne pc, r4, r2, asr r8 @ │ │ │ │ bl 298508 >::_M_default_append(unsigned int)@@Base+0x15944> │ │ │ │ ldmdavs r0, {r2, r6, r7, r8, r9} │ │ │ │ blvc 1ed2c4 │ │ │ │ @ instruction: 0xf90af37c │ │ │ │ @ instruction: 0xf0402801 │ │ │ │ - blls 852728 │ │ │ │ + blls 852728 │ │ │ │ ldmdavs r9, {r1, r2, r4, r9, fp, ip, pc} │ │ │ │ ldrdcc pc, [r0], -sl │ │ │ │ stmvs r8, {r1, r4, r7, r8, fp, sp, lr} │ │ │ │ eorvc pc, r4, r3, asr r8 @ │ │ │ │ bvs 147ecdc │ │ │ │ eorvc pc, r3, r0, asr #16 │ │ │ │ ldmdals r6, {r0, r8, r9, ip, sp} │ │ │ │ @@ -424724,21 +424724,21 @@ │ │ │ │ @ instruction: 0x4632991b │ │ │ │ movwls r6, #6171 @ 0x181b │ │ │ │ ldrdcc pc, [r0], -sl │ │ │ │ blls 75691c │ │ │ │ @ instruction: 0x46236818 │ │ │ │ @ instruction: 0xff38f71d │ │ │ │ @ instruction: 0xf0402801 │ │ │ │ - blls 892680 │ │ │ │ + blls 892680 │ │ │ │ blls 74bd94 │ │ │ │ vceq.i d22, d12, d8 │ │ │ │ @ instruction: 0x4607ff17 │ │ │ │ @ instruction: 0xf0402801 │ │ │ │ ldmdals r6, {r2, r3, r4, r5, r9, pc} │ │ │ │ - bls 8989ac │ │ │ │ + bls 8989ac │ │ │ │ @ instruction: 0xf8d36901 │ │ │ │ stmvs r3, {lr, pc} │ │ │ │ @ instruction: 0xf8436812 │ │ │ │ @ instruction: 0xf8dc2021 │ │ │ │ @ instruction: 0xf8dc3020 │ │ │ │ @ instruction: 0xf8411004 │ │ │ │ @ instruction: 0xf8dc2023 │ │ │ │ @@ -424832,19 +424832,19 @@ │ │ │ │ tstphi r2, r0, asr #32 @ p-variant is OBSOLETE │ │ │ │ ldrdcc pc, [r0], -r8 │ │ │ │ bl 28bf0c >::_M_default_append(unsigned int)@@Base+0x9348> │ │ │ │ blls 6f26f8 │ │ │ │ @ instruction: 0xf843681b │ │ │ │ strt r1, [sl], -r4, lsr #32 │ │ │ │ ... │ │ │ │ - rsbeq r9, r4, ip, ror #4 │ │ │ │ - ldrdeq r9, [r4], #-26 @ 0xffffffe6 @ │ │ │ │ - rsbeq r0, r8, r2, lsr r1 │ │ │ │ - rsbeq r8, r4, r0, lsr pc │ │ │ │ - rsbeq r3, r3, r4, lsl #31 │ │ │ │ + rsbeq r9, r4, r4, ror r2 │ │ │ │ + rsbeq r9, r4, r2, ror #3 │ │ │ │ + rsbeq r0, r8, sl, lsr r1 │ │ │ │ + rsbeq r8, r4, r8, lsr pc │ │ │ │ + rsbeq r3, r3, ip, lsl #31 │ │ │ │ suble r2, r2, r0, lsl #24 │ │ │ │ blls a60d38 │ │ │ │ blpl 136d9c0 │ │ │ │ @ instruction: 0x63aef503 │ │ │ │ blcs 1ed550 │ │ │ │ blpl ff26d9d8 │ │ │ │ blx 5edad0 │ │ │ │ @@ -425099,55 +425099,55 @@ │ │ │ │ stmdami pc!, {r0, r1, r4, r6, r7, sl, fp, ip, sp, lr, pc} @ │ │ │ │ mvnscc pc, pc, asr #32 │ │ │ │ @ instruction: 0xf6654478 │ │ │ │ strb pc, [sl, -sp, lsl #27] @ │ │ │ │ strt r2, [r1], -r1, lsl #8 │ │ │ │ andhi pc, r0, pc, lsr #7 │ │ │ │ ... │ │ │ │ - strhteq r8, [r4], #-220 @ 0xffffff24 │ │ │ │ - rsbeq r8, r4, r6, lsl sp │ │ │ │ - rsbeq r3, r3, sl, ror #26 │ │ │ │ - strdeq r8, [r4], #-192 @ 0xffffff40 @ │ │ │ │ - rsbeq r3, r3, r4, asr #26 │ │ │ │ - rsbeq r8, r4, lr, asr #25 │ │ │ │ - rsbeq r3, r3, r2, lsr #26 │ │ │ │ - rsbeq r8, r4, ip, lsr #25 │ │ │ │ - rsbeq r3, r3, r0, lsl #26 │ │ │ │ - rsbeq r8, r4, sl, lsl #25 │ │ │ │ - ldrdeq r3, [r3], #-206 @ 0xffffff32 @ │ │ │ │ - rsbeq r8, r4, lr, asr ip │ │ │ │ - strhteq r3, [r3], #-194 @ 0xffffff3e │ │ │ │ - rsbeq r8, r4, lr, lsr ip │ │ │ │ - mlseq r3, r2, ip, r3 │ │ │ │ - rsbeq r8, r4, sl, lsl ip │ │ │ │ - rsbeq r3, r3, ip, ror #24 │ │ │ │ - strdeq r8, [r4], #-184 @ 0xffffff48 @ │ │ │ │ - rsbeq r3, r3, sl, asr #24 │ │ │ │ - ldrdeq r8, [r4], #-188 @ 0xffffff44 @ │ │ │ │ - rsbeq r3, r3, r0, lsr ip │ │ │ │ - strhteq r8, [r4], #-188 @ 0xffffff44 │ │ │ │ - rsbeq r3, r3, r0, lsl ip │ │ │ │ - mlseq r4, ip, fp, r8 │ │ │ │ - strdeq r3, [r3], #-176 @ 0xffffff50 @ │ │ │ │ - rsbeq r8, r4, ip, ror fp │ │ │ │ - ldrdeq r3, [r3], #-176 @ 0xffffff50 @ │ │ │ │ - rsbeq r8, r4, ip, asr fp │ │ │ │ - strhteq r3, [r3], #-176 @ 0xffffff50 │ │ │ │ - rsbeq r8, r4, r0, asr #22 │ │ │ │ - mlseq r3, r4, fp, r3 │ │ │ │ - strhteq r8, [r4], #-186 @ 0xffffff46 │ │ │ │ - rsbeq r8, r4, r6, ror fp │ │ │ │ - rsbeq r8, r4, r0, lsl #22 │ │ │ │ - rsbeq r3, r3, r2, asr fp │ │ │ │ - rsbeq r8, r4, r6, ror #21 │ │ │ │ - rsbeq r3, r3, r8, lsr fp │ │ │ │ - rsbeq r8, r4, ip, asr #21 │ │ │ │ - rsbeq r3, r3, lr, lsl fp │ │ │ │ - strhteq r8, [r4], #-162 @ 0xffffff5e │ │ │ │ - rsbeq r3, r3, r4, lsl #22 │ │ │ │ + rsbeq r8, r4, r4, asr #27 │ │ │ │ + rsbeq r8, r4, lr, lsl sp │ │ │ │ + rsbeq r3, r3, r2, ror sp │ │ │ │ + strdeq r8, [r4], #-200 @ 0xffffff38 @ │ │ │ │ + rsbeq r3, r3, ip, asr #26 │ │ │ │ + ldrdeq r8, [r4], #-198 @ 0xffffff3a @ │ │ │ │ + rsbeq r3, r3, sl, lsr #26 │ │ │ │ + strhteq r8, [r4], #-196 @ 0xffffff3c │ │ │ │ + rsbeq r3, r3, r8, lsl #26 │ │ │ │ + mlseq r4, r2, ip, r8 │ │ │ │ + rsbeq r3, r3, r6, ror #25 │ │ │ │ + rsbeq r8, r4, r6, ror #24 │ │ │ │ + strhteq r3, [r3], #-202 @ 0xffffff36 │ │ │ │ + rsbeq r8, r4, r6, asr #24 │ │ │ │ + mlseq r3, sl, ip, r3 │ │ │ │ + rsbeq r8, r4, r2, lsr #24 │ │ │ │ + rsbeq r3, r3, r4, ror ip │ │ │ │ + rsbeq r8, r4, r0, lsl #24 │ │ │ │ + rsbeq r3, r3, r2, asr ip │ │ │ │ + rsbeq r8, r4, r4, ror #23 │ │ │ │ + rsbeq r3, r3, r8, lsr ip │ │ │ │ + rsbeq r8, r4, r4, asr #23 │ │ │ │ + rsbeq r3, r3, r8, lsl ip │ │ │ │ + rsbeq r8, r4, r4, lsr #23 │ │ │ │ + strdeq r3, [r3], #-184 @ 0xffffff48 @ │ │ │ │ + rsbeq r8, r4, r4, lsl #23 │ │ │ │ + ldrdeq r3, [r3], #-184 @ 0xffffff48 @ │ │ │ │ + rsbeq r8, r4, r4, ror #22 │ │ │ │ + strhteq r3, [r3], #-184 @ 0xffffff48 │ │ │ │ + rsbeq r8, r4, r8, asr #22 │ │ │ │ + mlseq r3, ip, fp, r3 │ │ │ │ + rsbeq r8, r4, r2, asr #23 │ │ │ │ + rsbeq r8, r4, lr, ror fp │ │ │ │ + rsbeq r8, r4, r8, lsl #22 │ │ │ │ + rsbeq r3, r3, sl, asr fp │ │ │ │ + rsbeq r8, r4, lr, ror #21 │ │ │ │ + rsbeq r3, r3, r0, asr #22 │ │ │ │ + ldrdeq r8, [r4], #-164 @ 0xffffff5c @ │ │ │ │ + rsbeq r3, r3, r6, lsr #22 │ │ │ │ + strhteq r8, [r4], #-170 @ 0xffffff56 │ │ │ │ + rsbeq r3, r3, ip, lsl #22 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ blhi 2ed870 >::_M_default_append(unsigned int)@@Base+0x6acac> │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x0078f8cc │ │ │ │ @ instruction: 0x460eb095 │ │ │ │ ldrpl pc, [r0, #2271] @ 0x8df │ │ │ │ @@ -425502,45 +425502,45 @@ │ │ │ │ andcc r4, ip, r8, ror r4 │ │ │ │ @ instruction: 0xf9a8f665 │ │ │ │ @ instruction: 0xf04f481a │ │ │ │ ldrbtmi r3, [r8], #-511 @ 0xfffffe01 │ │ │ │ blx 1a702e4 │ │ │ │ svclt 0x0000e76b │ │ │ │ ... │ │ │ │ - rsbeq r8, r4, ip, lsr #19 │ │ │ │ + strhteq r8, [r4], #-148 @ 0xffffff6c │ │ │ │ rsbeq ip, lr, r0, lsr r6 │ │ │ │ @ instruction: 0x000011b8 │ │ │ │ + rsbeq r8, r4, r4, lsr r9 │ │ │ │ rsbeq r8, r4, ip, lsr #18 │ │ │ │ rsbeq r8, r4, r4, lsr #18 │ │ │ │ - rsbeq r8, r4, ip, lsl r9 │ │ │ │ - rsbeq r8, r4, lr, lsr #12 │ │ │ │ + rsbeq r8, r4, r6, lsr r6 │ │ │ │ rsbeq ip, lr, r8, lsl #5 │ │ │ │ - mlseq r4, ip, r5, r8 │ │ │ │ - strdeq r3, [r3], #-80 @ 0xffffffb0 @ │ │ │ │ - rsbeq r8, r4, r2, lsl #11 │ │ │ │ - ldrdeq r3, [r3], #-84 @ 0xffffffac @ │ │ │ │ - rsbeq r8, r4, r4, ror #10 │ │ │ │ - strhteq r3, [r3], #-86 @ 0xffffffaa │ │ │ │ - rsbeq r8, r4, r6, asr #10 │ │ │ │ - mlseq r3, sl, r5, r3 │ │ │ │ - rsbeq r8, r4, r8, lsr #10 │ │ │ │ - rsbeq r3, r3, ip, ror r5 │ │ │ │ - rsbeq r8, r4, r6, ror r4 │ │ │ │ - rsbeq r3, r3, r8, asr #9 │ │ │ │ - rsbeq r8, r4, ip, asr r4 │ │ │ │ - rsbeq r3, r3, lr, lsr #9 │ │ │ │ + rsbeq r8, r4, r4, lsr #11 │ │ │ │ + strdeq r3, [r3], #-88 @ 0xffffffa8 @ │ │ │ │ + rsbeq r8, r4, sl, lsl #11 │ │ │ │ + ldrdeq r3, [r3], #-92 @ 0xffffffa4 @ │ │ │ │ + rsbeq r8, r4, ip, ror #10 │ │ │ │ + strhteq r3, [r3], #-94 @ 0xffffffa2 │ │ │ │ + rsbeq r8, r4, lr, asr #10 │ │ │ │ + rsbeq r3, r3, r2, lsr #11 │ │ │ │ + rsbeq r8, r4, r0, lsr r5 │ │ │ │ + rsbeq r3, r3, r4, lsl #11 │ │ │ │ + rsbeq r8, r4, lr, ror r4 │ │ │ │ + ldrdeq r3, [r3], #-64 @ 0xffffffc0 @ │ │ │ │ + rsbeq r8, r4, r4, ror #8 │ │ │ │ + strhteq r3, [r3], #-70 @ 0xffffffba │ │ │ │ ldrtmi r4, [r9], -r6, lsl #16 │ │ │ │ andcc r4, ip, r8, ror r4 │ │ │ │ @ instruction: 0xf96af665 │ │ │ │ @ instruction: 0xf04f4804 │ │ │ │ ldrbtmi r3, [r8], #-511 @ 0xfffffe01 │ │ │ │ blx af0360 │ │ │ │ svclt 0x0000e72d │ │ │ │ - rsbeq r8, r4, r0, ror #7 │ │ │ │ - rsbeq r3, r3, r2, lsr r4 │ │ │ │ + rsbeq r8, r4, r8, ror #7 │ │ │ │ + rsbeq r3, r3, sl, lsr r4 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ blhi 46de98 │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x0080f8cc │ │ │ │ strbpl pc, [ip, #-2271] @ 0xfffff721 @ │ │ │ │ @ instruction: 0xf8dfb08d │ │ │ │ @@ -425879,25 +425879,25 @@ │ │ │ │ mvnscc pc, pc, asr #32 │ │ │ │ @ instruction: 0xf6644478 │ │ │ │ @ instruction: 0xf04fff73 │ │ │ │ ldrb r3, [r4, #2815] @ 0xaff │ │ │ │ ... │ │ │ │ rsbeq ip, lr, r8, lsl r0 │ │ │ │ @ instruction: 0x000011b8 │ │ │ │ - rsbeq r8, r4, r2, ror #6 │ │ │ │ - rsbeq r8, r4, lr, asr #5 │ │ │ │ - rsbeq r3, r3, r0, lsr #6 │ │ │ │ + rsbeq r8, r4, sl, ror #6 │ │ │ │ + ldrdeq r8, [r4], #-38 @ 0xffffffda @ │ │ │ │ + rsbeq r3, r3, r8, lsr #6 │ │ │ │ rsbeq fp, lr, sl, lsr #30 │ │ │ │ - rsbeq r8, r4, r6, ror #4 │ │ │ │ - strhteq r3, [r3], #-40 @ 0xffffffd8 │ │ │ │ - rsbeq r8, r4, lr, asr #2 │ │ │ │ - mlseq r4, r6, lr, r7 │ │ │ │ - rsbeq r2, r3, sl, ror #29 │ │ │ │ - rsbeq r7, r4, lr, ror lr │ │ │ │ - ldrdeq r2, [r3], #-224 @ 0xffffff20 @ │ │ │ │ + rsbeq r8, r4, lr, ror #4 │ │ │ │ + rsbeq r3, r3, r0, asr #5 │ │ │ │ + rsbeq r8, r4, r6, asr r1 │ │ │ │ + mlseq r4, lr, lr, r7 │ │ │ │ + strdeq r2, [r3], #-226 @ 0xffffff1e @ │ │ │ │ + rsbeq r7, r4, r6, lsl #29 │ │ │ │ + ldrdeq r2, [r3], #-232 @ 0xffffff18 @ │ │ │ │ vtst.8 d20, d0, d14 │ │ │ │ ldrbtmi r3, [r8], #-421 @ 0xfffffe5b │ │ │ │ @ instruction: 0xf664300c │ │ │ │ ldmdami ip, {r0, r1, r3, r7, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ mvnscc pc, pc, asr #32 │ │ │ │ @ instruction: 0xf6644478 │ │ │ │ ldrb pc, [r0, r5, asr #30] @ │ │ │ │ @@ -425920,22 +425920,22 @@ │ │ │ │ stmdami lr, {r0, r1, r5, r6, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ ldrbtmi r4, [r8], #-1617 @ 0xfffff9af │ │ │ │ @ instruction: 0xff1ef664 │ │ │ │ @ instruction: 0xf65ee581 │ │ │ │ vldr d14, [pc, #680] @ 1b3288 │ │ │ │ ldrb r7, [r9, -r1, lsl #22] │ │ │ │ ... │ │ │ │ - rsbeq r7, r4, r2, lsr #28 │ │ │ │ - rsbeq r2, r3, r4, ror lr │ │ │ │ - rsbeq r7, r4, r6, lsl #28 │ │ │ │ - rsbeq r2, r3, sl, asr lr │ │ │ │ - rsbeq r7, r4, ip, ror #27 │ │ │ │ - rsbeq r2, r3, r0, asr #28 │ │ │ │ - ldrdeq r7, [r4], #-210 @ 0xffffff2e @ │ │ │ │ - rsbeq r2, r3, r6, lsr #28 │ │ │ │ + rsbeq r7, r4, sl, lsr #28 │ │ │ │ + rsbeq r2, r3, ip, ror lr │ │ │ │ + rsbeq r7, r4, lr, lsl #28 │ │ │ │ + rsbeq r2, r3, r2, ror #28 │ │ │ │ + strdeq r7, [r4], #-212 @ 0xffffff2c @ │ │ │ │ + rsbeq r2, r3, r8, asr #28 │ │ │ │ + ldrdeq r7, [r4], #-218 @ 0xffffff26 @ │ │ │ │ + rsbeq r2, r3, lr, lsr #28 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ blhi 46e4cc │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x0088f8cc │ │ │ │ blmi ff5df250 │ │ │ │ svcne 0x000f4681 │ │ │ │ @@ -426141,33 +426141,33 @@ │ │ │ │ ldrbtmi r5, [r8], #-410 @ 0xfffffe66 │ │ │ │ @ instruction: 0xf664300c │ │ │ │ ldmdami r7, {r0, r1, r5, r7, sl, fp, ip, sp, lr, pc} │ │ │ │ ldrbtmi r4, [r8], #-1625 @ 0xfffff9a7 │ │ │ │ ldc2l 6, cr15, [lr, #-400] @ 0xfffffe70 │ │ │ │ svclt 0x0000e763 │ │ │ │ ... │ │ │ │ - rsbeq r7, r4, r8, asr sp │ │ │ │ + rsbeq r7, r4, r0, ror #26 │ │ │ │ ldrdeq fp, [lr], #-156 @ 0xffffff64 @ │ │ │ │ @ instruction: 0x000011b8 │ │ │ │ - rsbeq r7, r4, r4, asr #23 │ │ │ │ - rsbeq r7, r4, r8, lsl #23 │ │ │ │ - ldrdeq r2, [r3], #-188 @ 0xffffff44 @ │ │ │ │ + rsbeq r7, r4, ip, asr #23 │ │ │ │ + mlseq r4, r0, fp, r7 │ │ │ │ + rsbeq r2, r3, r4, ror #23 │ │ │ │ rsbeq fp, lr, sl, ror #15 │ │ │ │ - ldrdeq r7, [r4], #-174 @ 0xffffff52 @ │ │ │ │ - rsbeq r2, r3, r2, lsr fp │ │ │ │ - rsbeq r7, r4, r2, asr #21 │ │ │ │ - rsbeq r2, r3, r6, lsl fp │ │ │ │ - rsbeq r7, r4, r6, lsr #21 │ │ │ │ - strdeq r2, [r3], #-170 @ 0xffffff56 @ │ │ │ │ - rsbeq r7, r4, sl, lsl #21 │ │ │ │ - ldrdeq r2, [r3], #-174 @ 0xffffff52 @ │ │ │ │ - rsbeq r7, r4, lr, ror #20 │ │ │ │ - rsbeq r2, r3, r2, asr #21 │ │ │ │ - rsbeq r7, r4, r2, asr sl │ │ │ │ - rsbeq r2, r3, r6, lsr #21 │ │ │ │ + rsbeq r7, r4, r6, ror #21 │ │ │ │ + rsbeq r2, r3, sl, lsr fp │ │ │ │ + rsbeq r7, r4, sl, asr #21 │ │ │ │ + rsbeq r2, r3, lr, lsl fp │ │ │ │ + rsbeq r7, r4, lr, lsr #21 │ │ │ │ + rsbeq r2, r3, r2, lsl #22 │ │ │ │ + mlseq r4, r2, sl, r7 │ │ │ │ + rsbeq r2, r3, r6, ror #21 │ │ │ │ + rsbeq r7, r4, r6, ror sl │ │ │ │ + rsbeq r2, r3, sl, asr #21 │ │ │ │ + rsbeq r7, r4, sl, asr sl │ │ │ │ + rsbeq r2, r3, lr, lsr #21 │ │ │ │ ldrbmi r4, [r9], -pc, lsl #16 │ │ │ │ blcc 1af4f4 │ │ │ │ andcc r4, ip, r8, ror r4 │ │ │ │ stc2l 6, cr15, [sl], #-400 @ 0xfffffe70 │ │ │ │ @ instruction: 0xf04f480c │ │ │ │ ldrbtmi r3, [r8], #-511 @ 0xfffffe01 │ │ │ │ stc2 6, cr15, [r4, #-400]! @ 0xfffffe70 │ │ │ │ @@ -426176,18 +426176,18 @@ │ │ │ │ ldrbtmi r5, [r8], #-475 @ 0xfffffe25 │ │ │ │ @ instruction: 0xf664300c │ │ │ │ stmdami r7, {r0, r1, r3, r4, r6, sl, fp, ip, sp, lr, pc} │ │ │ │ ldrbtmi r4, [r8], #-1625 @ 0xfffff9a7 │ │ │ │ ldc2 6, cr15, [r6, #-400] @ 0xfffffe70 │ │ │ │ @ instruction: 0xf65ee71b │ │ │ │ svclt 0x0000e9a2 │ │ │ │ - rsbeq r7, r4, r0, ror #19 │ │ │ │ - rsbeq r2, r3, r2, lsr sl │ │ │ │ - rsbeq r7, r4, r2, asr #19 │ │ │ │ - rsbeq r2, r3, r6, lsl sl │ │ │ │ + rsbeq r7, r4, r8, ror #19 │ │ │ │ + rsbeq r2, r3, sl, lsr sl │ │ │ │ + rsbeq r7, r4, sl, asr #19 │ │ │ │ + rsbeq r2, r3, lr, lsl sl │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ blhi 26e8c0 │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ cdpeq 8, 13, cr15, cr8, cr12, {6} │ │ │ │ @ instruction: 0x4617b0bf │ │ │ │ @ instruction: 0x460d4af0 │ │ │ │ @@ -426258,15 +426258,15 @@ │ │ │ │ blx fe1f02fe │ │ │ │ cmple r2, r1, lsl #16 │ │ │ │ teqlt fp, #44, 22 @ 0xb000 │ │ │ │ strtmi r9, [r0], -r8, lsl #24 │ │ │ │ @ instruction: 0xff4cf371 │ │ │ │ strtmi r4, [r0], -r2, lsl #13 │ │ │ │ vmax.u d20, d17, d9 │ │ │ │ - bl 873278 │ │ │ │ + bl 873278 │ │ │ │ bl 11f3540 │ │ │ │ @ instruction: 0xf65e0109 │ │ │ │ blls 4ee268 │ │ │ │ blcc fea6ebc8 │ │ │ │ bleq 7ae654 │ │ │ │ blmi 1ef014 │ │ │ │ blpl eeebcc │ │ │ │ @@ -426430,36 +426430,36 @@ │ │ │ │ bls 3f245c │ │ │ │ svclt 0x0000e648 │ │ │ │ andeq r0, r0, r0 │ │ │ │ cdpcc 0, 11, cr0, cr0, cr0, {0} │ │ │ │ strdeq fp, [lr], #-82 @ 0xffffffae @ │ │ │ │ @ instruction: 0x000011b8 │ │ │ │ rsbeq fp, lr, r8, lsr #11 │ │ │ │ - rsbeq pc, r2, ip, lsl #14 │ │ │ │ - mlseq r4, sl, r8, r7 │ │ │ │ - rsbeq r2, r3, lr, ror #17 │ │ │ │ - rsbeq pc, r2, lr, ror #13 │ │ │ │ - rsbeq r7, r4, sl, asr #17 │ │ │ │ - rsbeq r7, r4, r4, lsl #16 │ │ │ │ - rsbeq r2, r3, r8, asr r8 │ │ │ │ - rsbeq r7, r4, r6, ror #15 │ │ │ │ - rsbeq r2, r3, sl, lsr r8 │ │ │ │ - rsbeq r7, r4, r8, ror r8 │ │ │ │ - mlseq r4, r6, r7, r7 │ │ │ │ - rsbeq r2, r3, sl, ror #15 │ │ │ │ - rsbeq r7, r4, ip, lsr #14 │ │ │ │ - rsbeq r7, r4, r8, ror r6 │ │ │ │ - rsbeq r2, r3, ip, asr #13 │ │ │ │ - rsbeq r7, r4, sl, asr r6 │ │ │ │ - rsbeq r2, r3, lr, lsr #13 │ │ │ │ - rsbeq r7, r4, r6, ror #13 │ │ │ │ - rsbeq r7, r4, r4, lsr #12 │ │ │ │ - rsbeq r2, r3, r8, ror r6 │ │ │ │ - ldrdeq r7, [r4], #-92 @ 0xffffffa4 @ │ │ │ │ - rsbeq r2, r3, r0, lsr r6 │ │ │ │ + rsbeq pc, r2, r4, lsl r7 @ │ │ │ │ + rsbeq r7, r4, r2, lsr #17 │ │ │ │ + strdeq r2, [r3], #-134 @ 0xffffff7a @ │ │ │ │ + strdeq pc, [r2], #-102 @ 0xffffff9a @ │ │ │ │ + ldrdeq r7, [r4], #-130 @ 0xffffff7e @ │ │ │ │ + rsbeq r7, r4, ip, lsl #16 │ │ │ │ + rsbeq r2, r3, r0, ror #16 │ │ │ │ + rsbeq r7, r4, lr, ror #15 │ │ │ │ + rsbeq r2, r3, r2, asr #16 │ │ │ │ + rsbeq r7, r4, r0, lsl #17 │ │ │ │ + mlseq r4, lr, r7, r7 │ │ │ │ + strdeq r2, [r3], #-114 @ 0xffffff8e @ │ │ │ │ + rsbeq r7, r4, r4, lsr r7 │ │ │ │ + rsbeq r7, r4, r0, lsl #13 │ │ │ │ + ldrdeq r2, [r3], #-100 @ 0xffffff9c @ │ │ │ │ + rsbeq r7, r4, r2, ror #12 │ │ │ │ + strhteq r2, [r3], #-102 @ 0xffffff9a │ │ │ │ + rsbeq r7, r4, lr, ror #13 │ │ │ │ + rsbeq r7, r4, ip, lsr #12 │ │ │ │ + rsbeq r2, r3, r0, lsl #13 │ │ │ │ + rsbeq r7, r4, r4, ror #11 │ │ │ │ + rsbeq r2, r3, r8, lsr r6 │ │ │ │ ldcne 8, cr15, [r4], #-892 @ 0xfffffc84 │ │ │ │ stmdals r8, {r0, r2, r3, r5, r9, fp, ip, pc} │ │ │ │ vqshl.u64 q10, , │ │ │ │ stmdacs r1, {r0, r3, r6, r8, r9, fp, ip, sp, lr, pc} │ │ │ │ addshi pc, r4, #64 @ 0x40 │ │ │ │ blvs 36eeb8 >::_M_default_append(unsigned int)@@Base+0xec2f4> │ │ │ │ blvc 1ef338 │ │ │ │ @@ -427234,104 +427234,104 @@ │ │ │ │ andls r7, r8, #1073741868 @ 0x4000002c │ │ │ │ andcc r4, ip, r8, ror r4 │ │ │ │ ldc2 6, cr15, [r6], {99} @ 0x63 │ │ │ │ stmdbls r8, {r2, r3, r4, r6, fp, lr} │ │ │ │ @ instruction: 0xf6634478 │ │ │ │ bls 3f37b8 │ │ │ │ svclt 0x00f6f7fe │ │ │ │ - rsbeq r7, r4, ip, lsl r6 │ │ │ │ - rsbeq r7, r4, r0, ror #9 │ │ │ │ - rsbeq r7, r4, r0, asr #9 │ │ │ │ - rsbeq r7, r4, r2, lsl #9 │ │ │ │ - ldrdeq r7, [r4], #-50 @ 0xffffffce @ │ │ │ │ - strhteq r7, [r4], #-54 @ 0xffffffca │ │ │ │ - rsbeq r7, r4, r2, lsr r3 │ │ │ │ - rsbeq r2, r3, r4, lsl #7 │ │ │ │ - rsbeq r7, r4, r0, lsl r3 │ │ │ │ - rsbeq r2, r3, r2, ror #6 │ │ │ │ - rsbeq r7, r4, r0, asr #5 │ │ │ │ - rsbeq r2, r3, r2, lsl r3 │ │ │ │ - rsbeq r7, r4, r0, lsr #5 │ │ │ │ - strdeq r2, [r3], #-34 @ 0xffffffde @ │ │ │ │ - rsbeq r7, r4, r8, lsr r2 │ │ │ │ - rsbeq r2, r3, sl, lsl #5 │ │ │ │ - rsbeq r7, r4, r4, lsl #4 │ │ │ │ - rsbeq r2, r3, r6, asr r2 │ │ │ │ - rsbeq r7, r4, r4, ror #3 │ │ │ │ - rsbeq r2, r3, r6, lsr r2 │ │ │ │ - mlseq r4, r4, r1, r7 │ │ │ │ - rsbeq r7, r4, r4, ror r1 │ │ │ │ - rsbeq r7, r4, r4, ror r2 │ │ │ │ - rsbeq r7, r4, r6, asr #2 │ │ │ │ - mlseq r3, r8, r1, r2 │ │ │ │ - rsbeq r7, r4, r6, lsr #2 │ │ │ │ - rsbeq r2, r3, r8, ror r1 │ │ │ │ - strdeq r7, [r4], #-8 @ │ │ │ │ - rsbeq r2, r3, sl, asr #2 │ │ │ │ - strhteq r7, [r4], #-8 │ │ │ │ - rsbeq r7, r4, ip, lsl #1 │ │ │ │ - rsbeq r7, r4, r2, ror r0 │ │ │ │ - rsbeq r7, r4, r8, asr r0 │ │ │ │ - rsbeq r7, r4, sl, lsr r0 │ │ │ │ - rsbeq r7, r4, r2, lsl r0 │ │ │ │ - rsbeq r2, r3, r4, rrx │ │ │ │ - ldrdeq r6, [r4], #-254 @ 0xffffff02 @ │ │ │ │ - rsbeq r2, r3, r0, lsr r0 │ │ │ │ - strhteq r6, [r4], #-254 @ 0xffffff02 │ │ │ │ - rsbeq r2, r3, lr │ │ │ │ - rsbeq r6, r4, r8, lsl #31 │ │ │ │ - ldrdeq r1, [r3], #-250 @ 0xffffff06 @ │ │ │ │ - rsbeq r6, r4, r8, ror #30 │ │ │ │ - strhteq r1, [r3], #-248 @ 0xffffff08 │ │ │ │ - rsbeq r6, r4, ip, lsr pc │ │ │ │ - rsbeq r1, r3, lr, lsl #31 │ │ │ │ - rsbeq r6, r4, r0, lsl pc │ │ │ │ - rsbeq r1, r3, r2, ror #30 │ │ │ │ - rsbeq r6, r4, r8, ror lr │ │ │ │ - rsbeq r1, r3, sl, asr #29 │ │ │ │ - rsbeq r6, r4, r4, lsl #28 │ │ │ │ - rsbeq r1, r3, r6, asr lr │ │ │ │ - rsbeq r6, r4, r4, ror #27 │ │ │ │ - rsbeq r1, r3, r6, lsr lr │ │ │ │ - strhteq r6, [r4], #-214 @ 0xffffff2a │ │ │ │ - rsbeq r1, r3, r8, lsl #28 │ │ │ │ - rsbeq r6, r4, sl, lsl #27 │ │ │ │ - ldrdeq r1, [r3], #-220 @ 0xffffff24 @ │ │ │ │ - rsbeq r6, r4, ip, asr sp │ │ │ │ - rsbeq r1, r3, lr, lsr #27 │ │ │ │ - rsbeq pc, r2, ip, lsl #6 │ │ │ │ - rsbeq r6, r4, sl, lsr #26 │ │ │ │ - rsbeq r1, r3, ip, ror sp │ │ │ │ - rsbeq r6, r4, sl, lsl #26 │ │ │ │ - rsbeq r1, r3, sl, asr sp │ │ │ │ - rsbeq r6, r4, sl, ror #25 │ │ │ │ - rsbeq r1, r3, sl, lsr sp │ │ │ │ - rsbeq r6, r4, sl, asr #25 │ │ │ │ - rsbeq r1, r3, sl, lsl sp │ │ │ │ - rsbeq r6, r4, sl, lsr #25 │ │ │ │ - strdeq r1, [r3], #-202 @ 0xffffff36 @ │ │ │ │ - rsbeq sp, r2, r6, lsr r8 │ │ │ │ - rsbeq r6, r4, r8, ror ip │ │ │ │ - rsbeq r1, r3, sl, asr #25 │ │ │ │ - ldrdeq sp, [r2], #-124 @ 0xffffff84 @ │ │ │ │ - rsbeq r6, r4, r4, asr #24 │ │ │ │ - mlseq r3, r6, ip, r1 │ │ │ │ - strhteq r4, [r4], #-140 @ 0xffffff74 │ │ │ │ - rsbeq r6, r4, r0, lsl ip │ │ │ │ - rsbeq r1, r3, r2, ror #24 │ │ │ │ - rsbeq r4, r4, r0, lsr #17 │ │ │ │ - ldrdeq r6, [r4], #-188 @ 0xffffff44 @ │ │ │ │ - rsbeq r1, r3, r0, lsr ip │ │ │ │ - rsbeq r6, r4, r0, ror #21 │ │ │ │ - rsbeq r6, r4, r8, asr #21 │ │ │ │ - rsbeq r6, r4, ip, lsl #19 │ │ │ │ - rsbeq r6, r4, r4, asr r9 │ │ │ │ - rsbeq r1, r3, r8, lsr #19 │ │ │ │ - rsbeq r6, r4, r8, lsr r9 │ │ │ │ - rsbeq r1, r3, ip, lsl #19 │ │ │ │ + rsbeq r7, r4, r4, lsr #12 │ │ │ │ + rsbeq r7, r4, r8, ror #9 │ │ │ │ + rsbeq r7, r4, r8, asr #9 │ │ │ │ + rsbeq r7, r4, sl, lsl #9 │ │ │ │ + ldrdeq r7, [r4], #-58 @ 0xffffffc6 @ │ │ │ │ + strhteq r7, [r4], #-62 @ 0xffffffc2 │ │ │ │ + rsbeq r7, r4, sl, lsr r3 │ │ │ │ + rsbeq r2, r3, ip, lsl #7 │ │ │ │ + rsbeq r7, r4, r8, lsl r3 │ │ │ │ + rsbeq r2, r3, sl, ror #6 │ │ │ │ + rsbeq r7, r4, r8, asr #5 │ │ │ │ + rsbeq r2, r3, sl, lsl r3 │ │ │ │ + rsbeq r7, r4, r8, lsr #5 │ │ │ │ + strdeq r2, [r3], #-42 @ 0xffffffd6 @ │ │ │ │ + rsbeq r7, r4, r0, asr #4 │ │ │ │ + mlseq r3, r2, r2, r2 │ │ │ │ + rsbeq r7, r4, ip, lsl #4 │ │ │ │ + rsbeq r2, r3, lr, asr r2 │ │ │ │ + rsbeq r7, r4, ip, ror #3 │ │ │ │ + rsbeq r2, r3, lr, lsr r2 │ │ │ │ + mlseq r4, ip, r1, r7 │ │ │ │ + rsbeq r7, r4, ip, ror r1 │ │ │ │ + rsbeq r7, r4, ip, ror r2 │ │ │ │ + rsbeq r7, r4, lr, asr #2 │ │ │ │ + rsbeq r2, r3, r0, lsr #3 │ │ │ │ + rsbeq r7, r4, lr, lsr #2 │ │ │ │ + rsbeq r2, r3, r0, lsl #3 │ │ │ │ + rsbeq r7, r4, r0, lsl #2 │ │ │ │ + rsbeq r2, r3, r2, asr r1 │ │ │ │ + rsbeq r7, r4, r0, asr #1 │ │ │ │ + mlseq r4, r4, r0, r7 │ │ │ │ + rsbeq r7, r4, sl, ror r0 │ │ │ │ + rsbeq r7, r4, r0, rrx │ │ │ │ + rsbeq r7, r4, r2, asr #32 │ │ │ │ + rsbeq r7, r4, sl, lsl r0 │ │ │ │ + rsbeq r2, r3, ip, rrx │ │ │ │ + rsbeq r6, r4, r6, ror #31 │ │ │ │ + rsbeq r2, r3, r8, lsr r0 │ │ │ │ + rsbeq r6, r4, r6, asr #31 │ │ │ │ + rsbeq r2, r3, r6, lsl r0 │ │ │ │ + mlseq r4, r0, pc, r6 @ │ │ │ │ + rsbeq r1, r3, r2, ror #31 │ │ │ │ + rsbeq r6, r4, r0, ror pc │ │ │ │ + rsbeq r1, r3, r0, asr #31 │ │ │ │ + rsbeq r6, r4, r4, asr #30 │ │ │ │ + mlseq r3, r6, pc, r1 @ │ │ │ │ + rsbeq r6, r4, r8, lsl pc │ │ │ │ + rsbeq r1, r3, sl, ror #30 │ │ │ │ + rsbeq r6, r4, r0, lsl #29 │ │ │ │ + ldrdeq r1, [r3], #-226 @ 0xffffff1e @ │ │ │ │ + rsbeq r6, r4, ip, lsl #28 │ │ │ │ + rsbeq r1, r3, lr, asr lr │ │ │ │ + rsbeq r6, r4, ip, ror #27 │ │ │ │ + rsbeq r1, r3, lr, lsr lr │ │ │ │ + strhteq r6, [r4], #-222 @ 0xffffff22 │ │ │ │ + rsbeq r1, r3, r0, lsl lr │ │ │ │ + mlseq r4, r2, sp, r6 │ │ │ │ + rsbeq r1, r3, r4, ror #27 │ │ │ │ + rsbeq r6, r4, r4, ror #26 │ │ │ │ + strhteq r1, [r3], #-214 @ 0xffffff2a │ │ │ │ + rsbeq pc, r2, r4, lsl r3 @ │ │ │ │ + rsbeq r6, r4, r2, lsr sp │ │ │ │ + rsbeq r1, r3, r4, lsl #27 │ │ │ │ + rsbeq r6, r4, r2, lsl sp │ │ │ │ + rsbeq r1, r3, r2, ror #26 │ │ │ │ + strdeq r6, [r4], #-194 @ 0xffffff3e @ │ │ │ │ + rsbeq r1, r3, r2, asr #26 │ │ │ │ + ldrdeq r6, [r4], #-194 @ 0xffffff3e @ │ │ │ │ + rsbeq r1, r3, r2, lsr #26 │ │ │ │ + strhteq r6, [r4], #-194 @ 0xffffff3e │ │ │ │ + rsbeq r1, r3, r2, lsl #26 │ │ │ │ + rsbeq sp, r2, lr, lsr r8 │ │ │ │ + rsbeq r6, r4, r0, lsl #25 │ │ │ │ + ldrdeq r1, [r3], #-194 @ 0xffffff3e @ │ │ │ │ + rsbeq sp, r2, r4, ror #15 │ │ │ │ + rsbeq r6, r4, ip, asr #24 │ │ │ │ + mlseq r3, lr, ip, r1 │ │ │ │ + rsbeq r4, r4, r4, asr #17 │ │ │ │ + rsbeq r6, r4, r8, lsl ip │ │ │ │ + rsbeq r1, r3, sl, ror #24 │ │ │ │ + rsbeq r4, r4, r8, lsr #17 │ │ │ │ + rsbeq r6, r4, r4, ror #23 │ │ │ │ + rsbeq r1, r3, r8, lsr ip │ │ │ │ + rsbeq r6, r4, r8, ror #21 │ │ │ │ + ldrdeq r6, [r4], #-160 @ 0xffffff60 @ │ │ │ │ + mlseq r4, r4, r9, r6 │ │ │ │ + rsbeq r6, r4, ip, asr r9 │ │ │ │ + strhteq r1, [r3], #-144 @ 0xffffff70 │ │ │ │ + rsbeq r6, r4, r0, asr #18 │ │ │ │ + mlseq r3, r4, r9, r1 │ │ │ │ vhadd.s8 d25, d0, d8 │ │ │ │ @ instruction: 0xf8df110d │ │ │ │ ldrbtmi r0, [r8], #-1588 @ 0xfffff9cc │ │ │ │ @ instruction: 0xf663300c │ │ │ │ @ instruction: 0xf8dffb51 │ │ │ │ stmdbls r8, {r2, r3, r5, r9, sl} │ │ │ │ @ instruction: 0xf6634478 │ │ │ │ @@ -427722,58 +427722,58 @@ │ │ │ │ @ instruction: 0xf0402b00 │ │ │ │ blvs 1a94e8c │ │ │ │ blcs 1bbe00 │ │ │ │ @ instruction: 0x4637d172 │ │ │ │ svclt 0x0000e7e2 │ │ │ │ andhi pc, r0, pc, lsr #7 │ │ │ │ ... │ │ │ │ - rsbeq r6, r4, lr, lsr #15 │ │ │ │ - rsbeq r1, r3, r0, lsl #16 │ │ │ │ - rsbeq r6, r4, ip, lsl #15 │ │ │ │ - ldrdeq r1, [r3], #-124 @ 0xffffff84 @ │ │ │ │ - rsbeq r6, r4, sl, ror #14 │ │ │ │ - strhteq r1, [r3], #-122 @ 0xffffff86 │ │ │ │ - rsbeq r6, r4, r8, asr #14 │ │ │ │ - mlseq r3, r8, r7, r1 │ │ │ │ - rsbeq r6, r4, r6, lsr #14 │ │ │ │ - rsbeq r1, r3, r6, ror r7 │ │ │ │ - rsbeq r6, r4, r4, lsl #14 │ │ │ │ - rsbeq r1, r3, r4, asr r7 │ │ │ │ - rsbeq r6, r4, r2, ror #13 │ │ │ │ - rsbeq r1, r3, r2, lsr r7 │ │ │ │ - rsbeq r6, r4, r0, asr #13 │ │ │ │ - rsbeq r1, r3, r0, lsl r7 │ │ │ │ - rsbeq r6, r4, r8, ror #11 │ │ │ │ - rsbeq r6, r4, r0, lsl #11 │ │ │ │ - rsbeq r6, r4, lr, ror r5 │ │ │ │ - rsbeq r1, r3, lr, asr #11 │ │ │ │ - rsbeq r6, r4, sl, asr r5 │ │ │ │ - rsbeq r1, r3, sl, lsr #11 │ │ │ │ - rsbeq r6, r4, r8, lsr r5 │ │ │ │ - rsbeq r1, r3, sl, lsl #11 │ │ │ │ - rsbeq r6, r4, r8, lsl r5 │ │ │ │ - rsbeq r1, r3, ip, ror #10 │ │ │ │ - ldrdeq r6, [r4], #-68 @ 0xffffffbc @ │ │ │ │ - strdeq lr, [r2], #-44 @ 0xffffffd4 @ │ │ │ │ - rsbeq r1, r3, r2, lsl #10 │ │ │ │ - strhteq r6, [r4], #-92 @ 0xffffffa4 │ │ │ │ - rsbeq r6, r4, r2, asr r4 │ │ │ │ + strhteq r6, [r4], #-118 @ 0xffffff8a │ │ │ │ + rsbeq r1, r3, r8, lsl #16 │ │ │ │ + mlseq r4, r4, r7, r6 │ │ │ │ + rsbeq r1, r3, r4, ror #15 │ │ │ │ + rsbeq r6, r4, r2, ror r7 │ │ │ │ + rsbeq r1, r3, r2, asr #15 │ │ │ │ + rsbeq r6, r4, r0, asr r7 │ │ │ │ + rsbeq r1, r3, r0, lsr #15 │ │ │ │ + rsbeq r6, r4, lr, lsr #14 │ │ │ │ + rsbeq r1, r3, lr, ror r7 │ │ │ │ + rsbeq r6, r4, ip, lsl #14 │ │ │ │ + rsbeq r1, r3, ip, asr r7 │ │ │ │ + rsbeq r6, r4, sl, ror #13 │ │ │ │ + rsbeq r1, r3, sl, lsr r7 │ │ │ │ + rsbeq r6, r4, r8, asr #13 │ │ │ │ + rsbeq r1, r3, r8, lsl r7 │ │ │ │ + strdeq r6, [r4], #-80 @ 0xffffffb0 @ │ │ │ │ + rsbeq r6, r4, r8, lsl #11 │ │ │ │ + rsbeq r6, r4, r6, lsl #11 │ │ │ │ + ldrdeq r1, [r3], #-86 @ 0xffffffaa @ │ │ │ │ + rsbeq r6, r4, r2, ror #10 │ │ │ │ + strhteq r1, [r3], #-82 @ 0xffffffae │ │ │ │ + rsbeq r6, r4, r0, asr #10 │ │ │ │ + mlseq r3, r2, r5, r1 │ │ │ │ + rsbeq r6, r4, r0, lsr #10 │ │ │ │ + rsbeq r1, r3, r4, ror r5 │ │ │ │ + ldrdeq r6, [r4], #-76 @ 0xffffffb4 @ │ │ │ │ + rsbeq lr, r2, r4, lsl #6 │ │ │ │ + rsbeq r1, r3, sl, lsl #10 │ │ │ │ + rsbeq r6, r4, r4, asr #11 │ │ │ │ + rsbeq r6, r4, sl, asr r4 │ │ │ │ @ instruction: 0xffffca8d │ │ │ │ - rsbeq r6, r4, r6, lsl #10 │ │ │ │ - rsbeq r6, r4, ip, asr #6 │ │ │ │ - rsbeq r1, r3, r0, lsr #7 │ │ │ │ - rsbeq r6, r4, ip, lsr #6 │ │ │ │ - rsbeq r1, r3, r0, lsl #7 │ │ │ │ - rsbeq r6, r4, ip, lsl #6 │ │ │ │ - rsbeq r1, r3, r0, ror #6 │ │ │ │ - rsbeq r6, r4, ip, ror #5 │ │ │ │ - rsbeq r1, r3, r0, asr #6 │ │ │ │ - mlseq r4, r0, r2, r6 │ │ │ │ + rsbeq r6, r4, lr, lsl #10 │ │ │ │ + rsbeq r6, r4, r4, asr r3 │ │ │ │ + rsbeq r1, r3, r8, lsr #7 │ │ │ │ + rsbeq r6, r4, r4, lsr r3 │ │ │ │ + rsbeq r1, r3, r8, lsl #7 │ │ │ │ + rsbeq r6, r4, r4, lsl r3 │ │ │ │ + rsbeq r1, r3, r8, ror #6 │ │ │ │ + strdeq r6, [r4], #-36 @ 0xffffffdc @ │ │ │ │ + rsbeq r1, r3, r8, asr #6 │ │ │ │ + mlseq r4, r8, r2, r6 │ │ │ │ + rsbeq r6, r4, r0, lsr #4 │ │ │ │ rsbeq r6, r4, r8, lsl r2 │ │ │ │ - rsbeq r6, r4, r0, lsl r2 │ │ │ │ @ instruction: 0xf8df4607 │ │ │ │ vfma.f32 d16, d0, d4 │ │ │ │ ldrbtmi r7, [r8], #-469 @ 0xfffffe2b │ │ │ │ @ instruction: 0xf662300c │ │ │ │ @ instruction: 0xf8dfffdb │ │ │ │ ldrtmi r0, [r9], -r8, lsl #24 │ │ │ │ @ instruction: 0xf6634478 │ │ │ │ @@ -428539,91 +428539,91 @@ │ │ │ │ ldrbtmi r4, [r8], #-2130 @ 0xfffff7ae │ │ │ │ @ instruction: 0xf662300c │ │ │ │ ldmdami r1, {r0, r1, r5, r6, r7, r8, fp, ip, sp, lr, pc}^ │ │ │ │ ldrbtmi r9, [r8], #-2312 @ 0xfffff6f8 │ │ │ │ blx fe973260 │ │ │ │ strb r9, [r3, r8, lsl #20] │ │ │ │ ... │ │ │ │ - rsbeq r6, r4, r2, asr #1 │ │ │ │ - rsbeq r1, r3, r4, lsl r1 │ │ │ │ - rsbeq r5, r4, sl, ror sp │ │ │ │ - rsbeq r0, r3, ip, asr #27 │ │ │ │ - rsbeq r5, r4, lr, lsr sp │ │ │ │ - rsbeq r0, r3, lr, lsl #27 │ │ │ │ - rsbeq r5, r4, r0, lsr #26 │ │ │ │ - rsbeq r0, r3, r0, ror sp │ │ │ │ - strdeq r5, [r4], #-204 @ 0xffffff34 @ │ │ │ │ - rsbeq r0, r3, lr, asr #26 │ │ │ │ - strhteq r5, [r4], #-198 @ 0xffffff3a │ │ │ │ - mlseq r4, ip, ip, r5 │ │ │ │ - rsbeq r5, r4, r8, ror #24 │ │ │ │ - rsbeq r5, r4, r0, asr ip │ │ │ │ - rsbeq r0, r3, r2, lsr #25 │ │ │ │ - rsbeq r5, r4, r6, lsr #24 │ │ │ │ - rsbeq r0, r3, r8, ror ip │ │ │ │ - ldrdeq r5, [r4], #-188 @ 0xffffff44 @ │ │ │ │ - strhteq r5, [r4], #-176 @ 0xffffff50 │ │ │ │ - rsbeq r0, r3, r0, lsl #24 │ │ │ │ - rsbeq r5, r4, sl, ror fp │ │ │ │ - mlseq r4, r8, sl, r5 │ │ │ │ - rsbeq r0, r3, r8, ror #21 │ │ │ │ - rsbeq r5, r4, r8, ror sl │ │ │ │ - rsbeq r0, r3, r8, asr #21 │ │ │ │ - rsbeq r5, r4, r4, asr sl │ │ │ │ - rsbeq r0, r3, r6, lsr #21 │ │ │ │ - rsbeq r5, r4, r2, asr #19 │ │ │ │ - rsbeq r5, r4, r8, lsr #19 │ │ │ │ - strdeq r0, [r3], #-154 @ 0xffffff66 @ │ │ │ │ - rsbeq r5, r4, r4, asr r9 │ │ │ │ - rsbeq r0, r3, r6, lsr #19 │ │ │ │ - rsbeq r5, r4, r4, lsr r9 │ │ │ │ - rsbeq r0, r3, r6, lsl #19 │ │ │ │ - rsbeq r5, r4, r0, lsl r9 │ │ │ │ - rsbeq r0, r3, r2, ror #18 │ │ │ │ - strdeq r5, [r4], #-128 @ 0xffffff80 @ │ │ │ │ - rsbeq r0, r3, r0, asr #18 │ │ │ │ - mlseq r4, sl, r8, r5 │ │ │ │ - rsbeq r5, r4, r2, asr r8 │ │ │ │ - strdeq r5, [r4], #-116 @ 0xffffff8c @ │ │ │ │ - rsbeq r0, r3, r8, asr #16 │ │ │ │ - ldrdeq r5, [r4], #-116 @ 0xffffff8c @ │ │ │ │ - rsbeq r0, r3, r8, lsr #16 │ │ │ │ - strhteq r5, [r4], #-116 @ 0xffffff8c │ │ │ │ - rsbeq r0, r3, r8, lsl #16 │ │ │ │ - mlseq r4, r6, r7, r5 │ │ │ │ - rsbeq r0, r3, r8, ror #15 │ │ │ │ - rsbeq r5, r4, r2, asr #14 │ │ │ │ - mlseq r3, r6, r7, r0 │ │ │ │ - rsbeq r5, r4, r2, lsr #14 │ │ │ │ - rsbeq r0, r3, r6, ror r7 │ │ │ │ - rsbeq r5, r4, r4, ror #13 │ │ │ │ - rsbeq r0, r3, r8, lsr r7 │ │ │ │ - rsbeq r5, r4, r8, lsr #13 │ │ │ │ - rsbeq r5, r4, ip, lsr r6 │ │ │ │ - rsbeq r0, r3, lr, lsl #13 │ │ │ │ - rsbeq r5, r4, lr, lsl r6 │ │ │ │ - rsbeq r0, r3, r0, ror r6 │ │ │ │ - rsbeq r5, r4, r0, lsl #12 │ │ │ │ - rsbeq r0, r3, r2, asr r6 │ │ │ │ - rsbeq r5, r4, r2, ror #11 │ │ │ │ - rsbeq r0, r3, r4, lsr r6 │ │ │ │ - rsbeq r5, r4, r4, asr #11 │ │ │ │ - rsbeq r0, r3, r6, lsl r6 │ │ │ │ - rsbeq r5, r4, r6, lsr #11 │ │ │ │ - strdeq r0, [r3], #-88 @ 0xffffffa8 @ │ │ │ │ - rsbeq r5, r4, r8, lsl #11 │ │ │ │ - rsbeq r5, r4, r2, lsr #13 │ │ │ │ - rsbeq r5, r4, r8, ror #10 │ │ │ │ - strhteq r0, [r3], #-92 @ 0xffffffa4 │ │ │ │ - rsbeq r5, r4, r8, asr #10 │ │ │ │ - mlseq r3, ip, r5, r0 │ │ │ │ - rsbeq r5, r4, ip, lsr #10 │ │ │ │ - rsbeq r0, r3, r0, lsl #11 │ │ │ │ - ldrdeq r5, [r4], #-66 @ 0xffffffbe @ │ │ │ │ - rsbeq r0, r3, r6, lsr #10 │ │ │ │ + rsbeq r6, r4, sl, asr #1 │ │ │ │ + rsbeq r1, r3, ip, lsl r1 │ │ │ │ + rsbeq r5, r4, r2, lsl #27 │ │ │ │ + ldrdeq r0, [r3], #-212 @ 0xffffff2c @ │ │ │ │ + rsbeq r5, r4, r6, asr #26 │ │ │ │ + mlseq r3, r6, sp, r0 │ │ │ │ + rsbeq r5, r4, r8, lsr #26 │ │ │ │ + rsbeq r0, r3, r8, ror sp │ │ │ │ + rsbeq r5, r4, r4, lsl #26 │ │ │ │ + rsbeq r0, r3, r6, asr sp │ │ │ │ + strhteq r5, [r4], #-206 @ 0xffffff32 │ │ │ │ + rsbeq r5, r4, r4, lsr #25 │ │ │ │ + rsbeq r5, r4, r0, ror ip │ │ │ │ + rsbeq r5, r4, r8, asr ip │ │ │ │ + rsbeq r0, r3, sl, lsr #25 │ │ │ │ + rsbeq r5, r4, lr, lsr #24 │ │ │ │ + rsbeq r0, r3, r0, lsl #25 │ │ │ │ + rsbeq r5, r4, r4, ror #23 │ │ │ │ + strhteq r5, [r4], #-184 @ 0xffffff48 │ │ │ │ + rsbeq r0, r3, r8, lsl #24 │ │ │ │ + rsbeq r5, r4, r2, lsl #23 │ │ │ │ + rsbeq r5, r4, r0, lsr #21 │ │ │ │ + strdeq r0, [r3], #-160 @ 0xffffff60 @ │ │ │ │ + rsbeq r5, r4, r0, lsl #21 │ │ │ │ + ldrdeq r0, [r3], #-160 @ 0xffffff60 @ │ │ │ │ + rsbeq r5, r4, ip, asr sl │ │ │ │ + rsbeq r0, r3, lr, lsr #21 │ │ │ │ + rsbeq r5, r4, sl, asr #19 │ │ │ │ + strhteq r5, [r4], #-144 @ 0xffffff70 │ │ │ │ + rsbeq r0, r3, r2, lsl #20 │ │ │ │ + rsbeq r5, r4, ip, asr r9 │ │ │ │ + rsbeq r0, r3, lr, lsr #19 │ │ │ │ + rsbeq r5, r4, ip, lsr r9 │ │ │ │ + rsbeq r0, r3, lr, lsl #19 │ │ │ │ + rsbeq r5, r4, r8, lsl r9 │ │ │ │ + rsbeq r0, r3, sl, ror #18 │ │ │ │ + strdeq r5, [r4], #-136 @ 0xffffff78 @ │ │ │ │ + rsbeq r0, r3, r8, asr #18 │ │ │ │ + rsbeq r5, r4, r2, lsr #17 │ │ │ │ + rsbeq r5, r4, sl, asr r8 │ │ │ │ + strdeq r5, [r4], #-124 @ 0xffffff84 @ │ │ │ │ + rsbeq r0, r3, r0, asr r8 │ │ │ │ + ldrdeq r5, [r4], #-124 @ 0xffffff84 @ │ │ │ │ + rsbeq r0, r3, r0, lsr r8 │ │ │ │ + strhteq r5, [r4], #-124 @ 0xffffff84 │ │ │ │ + rsbeq r0, r3, r0, lsl r8 │ │ │ │ + mlseq r4, lr, r7, r5 │ │ │ │ + strdeq r0, [r3], #-112 @ 0xffffff90 @ │ │ │ │ + rsbeq r5, r4, sl, asr #14 │ │ │ │ + mlseq r3, lr, r7, r0 │ │ │ │ + rsbeq r5, r4, sl, lsr #14 │ │ │ │ + rsbeq r0, r3, lr, ror r7 │ │ │ │ + rsbeq r5, r4, ip, ror #13 │ │ │ │ + rsbeq r0, r3, r0, asr #14 │ │ │ │ + strhteq r5, [r4], #-96 @ 0xffffffa0 │ │ │ │ + rsbeq r5, r4, r4, asr #12 │ │ │ │ + mlseq r3, r6, r6, r0 │ │ │ │ + rsbeq r5, r4, r6, lsr #12 │ │ │ │ + rsbeq r0, r3, r8, ror r6 │ │ │ │ + rsbeq r5, r4, r8, lsl #12 │ │ │ │ + rsbeq r0, r3, sl, asr r6 │ │ │ │ + rsbeq r5, r4, sl, ror #11 │ │ │ │ + rsbeq r0, r3, ip, lsr r6 │ │ │ │ + rsbeq r5, r4, ip, asr #11 │ │ │ │ + rsbeq r0, r3, lr, lsl r6 │ │ │ │ + rsbeq r5, r4, lr, lsr #11 │ │ │ │ + rsbeq r0, r3, r0, lsl #12 │ │ │ │ + mlseq r4, r0, r5, r5 │ │ │ │ + rsbeq r5, r4, sl, lsr #13 │ │ │ │ + rsbeq r5, r4, r0, ror r5 │ │ │ │ + rsbeq r0, r3, r4, asr #11 │ │ │ │ + rsbeq r5, r4, r0, asr r5 │ │ │ │ + rsbeq r0, r3, r4, lsr #11 │ │ │ │ + rsbeq r5, r4, r4, lsr r5 │ │ │ │ + rsbeq r0, r3, r8, lsl #11 │ │ │ │ + ldrdeq r5, [r4], #-74 @ 0xffffffb6 @ │ │ │ │ + rsbeq r0, r3, lr, lsr #10 │ │ │ │ ldmib sp, {r1, r2, r6, r9, sl, lr}^ │ │ │ │ @ instruction: 0xf1b9480e │ │ │ │ @ instruction: 0xf0000f00 │ │ │ │ ldmdbge r3!, {r0, r2, r6, r7, r8, pc} │ │ │ │ stmdals r8, {r0, r1, r4, r9, fp, ip, pc} │ │ │ │ vrhadd.u d25, d14, d15 │ │ │ │ stmdacs r1, {r0, r2, r4, r5, r6, r7, r8, fp, ip, sp, lr, pc} │ │ │ │ @@ -429021,84 +429021,84 @@ │ │ │ │ stmdami sl, {r2, r3, r5, r8, sp, lr}^ │ │ │ │ andcc r4, ip, r8, ror r4 │ │ │ │ cdp2 6, 1, cr15, cr12, cr1, {3} │ │ │ │ stmdbls r8, {r3, r6, fp, lr} │ │ │ │ @ instruction: 0xf6614478 │ │ │ │ bls 3f5bc4 │ │ │ │ bllt f4068 │ │ │ │ - rsbeq r5, r4, r8, lsr r3 │ │ │ │ - rsbeq r5, r4, ip, lsr #6 │ │ │ │ - strhteq r5, [r4], #-32 @ 0xffffffe0 │ │ │ │ - rsbeq r0, r3, r2, lsl #6 │ │ │ │ - rsbeq r5, r4, lr, lsl #5 │ │ │ │ - rsbeq r0, r3, r0, ror #5 │ │ │ │ - rsbeq r5, r4, r4, asr r2 │ │ │ │ - rsbeq r0, r3, r6, lsr #5 │ │ │ │ - rsbeq r5, r4, r4, lsr r2 │ │ │ │ - rsbeq r0, r3, r4, lsl #5 │ │ │ │ - ldrdeq r5, [r4], #-24 @ 0xffffffe8 @ │ │ │ │ - rsbeq r0, r3, sl, lsr #4 │ │ │ │ - strhteq r5, [r4], #-22 @ 0xffffffea │ │ │ │ - rsbeq r0, r3, r8, lsl #4 │ │ │ │ - rsbeq fp, r2, r2, asr #26 │ │ │ │ - strdeq fp, [r2], #-200 @ 0xffffff38 @ │ │ │ │ - strdeq r2, [r4], #-216 @ 0xffffff28 @ │ │ │ │ - strdeq sp, [r2], #-108 @ 0xffffff94 @ │ │ │ │ - rsbeq r2, r4, r8, asr #27 │ │ │ │ - strdeq r5, [r4], #-16 @ │ │ │ │ - ldrdeq r5, [r4], #-26 @ 0xffffffe6 @ │ │ │ │ - rsbeq ip, r2, r4, ror #30 │ │ │ │ - rsbeq ip, r2, r6, lsl #30 │ │ │ │ - rsbeq ip, r2, sl, lsr pc │ │ │ │ - rsbeq r0, r3, r0, lsr #1 │ │ │ │ - rsbeq r5, r4, sl │ │ │ │ - rsbeq r0, r3, lr, asr r0 │ │ │ │ - ldrdeq r4, [r4], #-244 @ 0xffffff0c @ │ │ │ │ - rsbeq r0, r3, r8, lsr #32 │ │ │ │ - strhteq r4, [r4], #-244 @ 0xffffff0c │ │ │ │ - rsbeq r0, r3, r8 │ │ │ │ - mlseq r4, r6, pc, r4 @ │ │ │ │ - rsbeq pc, r2, sl, ror #31 │ │ │ │ - rsbeq r4, r4, r8, ror pc │ │ │ │ - rsbeq pc, r2, ip, asr #31 │ │ │ │ - strhteq ip, [r2], #-208 @ 0xffffff30 │ │ │ │ - rsbeq ip, r2, lr, asr #27 │ │ │ │ - rsbeq r0, r4, r8, lsr #29 │ │ │ │ - rsbeq r4, r4, r6, lsl #30 │ │ │ │ - rsbeq pc, r2, sl, asr pc @ │ │ │ │ - rsbeq r4, r4, r8, ror #29 │ │ │ │ - rsbeq pc, r2, ip, lsr pc @ │ │ │ │ - rsbeq r4, r4, sl, asr #29 │ │ │ │ - rsbeq pc, r2, lr, lsl pc @ │ │ │ │ - rsbeq r4, r4, ip, lsr #29 │ │ │ │ - rsbeq pc, r2, r0, lsl #30 │ │ │ │ - rsbeq r4, r4, lr, lsl #29 │ │ │ │ - rsbeq pc, r2, r2, ror #29 │ │ │ │ - rsbeq r4, r4, r0, ror lr │ │ │ │ - rsbeq pc, r2, r4, asr #29 │ │ │ │ - rsbeq r4, r4, r2, asr lr │ │ │ │ - rsbeq pc, r2, r6, lsr #29 │ │ │ │ - rsbeq r4, r4, r4, lsr lr │ │ │ │ - rsbeq pc, r2, r8, lsl #29 │ │ │ │ - rsbeq r4, r4, r6, lsl lr │ │ │ │ - rsbeq pc, r2, sl, ror #28 │ │ │ │ - strdeq r4, [r4], #-216 @ 0xffffff28 @ │ │ │ │ - rsbeq pc, r2, ip, asr #28 │ │ │ │ - ldrdeq r4, [r4], #-218 @ 0xffffff26 @ │ │ │ │ - rsbeq pc, r2, lr, lsr #28 │ │ │ │ - strhteq r4, [r4], #-220 @ 0xffffff24 │ │ │ │ - rsbeq pc, r2, r0, lsl lr @ │ │ │ │ - mlseq r4, lr, sp, r4 │ │ │ │ - strdeq pc, [r2], #-210 @ 0xffffff2e @ │ │ │ │ - rsbeq r4, r4, r0, lsl #27 │ │ │ │ - ldrdeq pc, [r2], #-212 @ 0xffffff2c @ │ │ │ │ - rsbeq r4, r4, r2, ror #26 │ │ │ │ - strhteq pc, [r2], #-214 @ 0xffffff2a @ │ │ │ │ - rsbeq r4, r4, r4, asr #26 │ │ │ │ - mlseq r2, r8, sp, pc @ │ │ │ │ + rsbeq r5, r4, r0, asr #6 │ │ │ │ + rsbeq r5, r4, r4, lsr r3 │ │ │ │ + strhteq r5, [r4], #-40 @ 0xffffffd8 │ │ │ │ + rsbeq r0, r3, sl, lsl #6 │ │ │ │ + mlseq r4, r6, r2, r5 │ │ │ │ + rsbeq r0, r3, r8, ror #5 │ │ │ │ + rsbeq r5, r4, ip, asr r2 │ │ │ │ + rsbeq r0, r3, lr, lsr #5 │ │ │ │ + rsbeq r5, r4, ip, lsr r2 │ │ │ │ + rsbeq r0, r3, ip, lsl #5 │ │ │ │ + rsbeq r5, r4, r0, ror #3 │ │ │ │ + rsbeq r0, r3, r2, lsr r2 │ │ │ │ + strhteq r5, [r4], #-30 @ 0xffffffe2 │ │ │ │ + rsbeq r0, r3, r0, lsl r2 │ │ │ │ + rsbeq fp, r2, sl, asr #26 │ │ │ │ + rsbeq fp, r2, r0, lsl #26 │ │ │ │ + rsbeq r2, r4, r0, lsl #28 │ │ │ │ + rsbeq sp, r2, r4, lsl #14 │ │ │ │ + ldrdeq r2, [r4], #-208 @ 0xffffff30 @ │ │ │ │ + strdeq r5, [r4], #-24 @ 0xffffffe8 @ │ │ │ │ + rsbeq r5, r4, r2, ror #3 │ │ │ │ + rsbeq ip, r2, ip, ror #30 │ │ │ │ + rsbeq ip, r2, lr, lsl #30 │ │ │ │ + rsbeq ip, r2, r2, asr #30 │ │ │ │ + rsbeq r0, r3, r8, lsr #1 │ │ │ │ + rsbeq r5, r4, r2, lsl r0 │ │ │ │ + rsbeq r0, r3, r6, rrx │ │ │ │ + ldrdeq r4, [r4], #-252 @ 0xffffff04 @ │ │ │ │ + rsbeq r0, r3, r0, lsr r0 │ │ │ │ + strhteq r4, [r4], #-252 @ 0xffffff04 │ │ │ │ + rsbeq r0, r3, r0, lsl r0 │ │ │ │ + mlseq r4, lr, pc, r4 @ │ │ │ │ + strdeq pc, [r2], #-242 @ 0xffffff0e @ │ │ │ │ + rsbeq r4, r4, r0, lsl #31 │ │ │ │ + ldrdeq pc, [r2], #-244 @ 0xffffff0c @ │ │ │ │ + strhteq ip, [r2], #-216 @ 0xffffff28 │ │ │ │ + ldrdeq ip, [r2], #-214 @ 0xffffff2a @ │ │ │ │ + strhteq r0, [r4], #-224 @ 0xffffff20 │ │ │ │ + rsbeq r4, r4, lr, lsl #30 │ │ │ │ + rsbeq pc, r2, r2, ror #30 │ │ │ │ + strdeq r4, [r4], #-224 @ 0xffffff20 @ │ │ │ │ + rsbeq pc, r2, r4, asr #30 │ │ │ │ + ldrdeq r4, [r4], #-226 @ 0xffffff1e @ │ │ │ │ + rsbeq pc, r2, r6, lsr #30 │ │ │ │ + strhteq r4, [r4], #-228 @ 0xffffff1c │ │ │ │ + rsbeq pc, r2, r8, lsl #30 │ │ │ │ + mlseq r4, r6, lr, r4 │ │ │ │ + rsbeq pc, r2, sl, ror #29 │ │ │ │ + rsbeq r4, r4, r8, ror lr │ │ │ │ + rsbeq pc, r2, ip, asr #29 │ │ │ │ + rsbeq r4, r4, sl, asr lr │ │ │ │ + rsbeq pc, r2, lr, lsr #29 │ │ │ │ + rsbeq r4, r4, ip, lsr lr │ │ │ │ + mlseq r2, r0, lr, pc @ │ │ │ │ + rsbeq r4, r4, lr, lsl lr │ │ │ │ + rsbeq pc, r2, r2, ror lr @ │ │ │ │ + rsbeq r4, r4, r0, lsl #28 │ │ │ │ + rsbeq pc, r2, r4, asr lr @ │ │ │ │ + rsbeq r4, r4, r2, ror #27 │ │ │ │ + rsbeq pc, r2, r6, lsr lr @ │ │ │ │ + rsbeq r4, r4, r4, asr #27 │ │ │ │ + rsbeq pc, r2, r8, lsl lr @ │ │ │ │ + rsbeq r4, r4, r6, lsr #27 │ │ │ │ + strdeq pc, [r2], #-218 @ 0xffffff26 @ │ │ │ │ + rsbeq r4, r4, r8, lsl #27 │ │ │ │ + ldrdeq pc, [r2], #-220 @ 0xffffff24 @ │ │ │ │ + rsbeq r4, r4, sl, ror #26 │ │ │ │ + strhteq pc, [r2], #-222 @ 0xffffff22 @ │ │ │ │ + rsbeq r4, r4, ip, asr #26 │ │ │ │ + rsbeq pc, r2, r0, lsr #27 │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl fed0d38c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ bmi ff1ba074 │ │ │ │ blmi ff1e23cc │ │ │ │ ldrbtmi r4, [sl], #-1543 @ 0xfffff9f9 │ │ │ │ ldmdavs fp, {r0, r1, r4, r6, r7, fp, ip, lr} │ │ │ │ @@ -429288,57 +429288,57 @@ │ │ │ │ ... │ │ │ │ @ instruction: 0xffffffff │ │ │ │ svcvc 0x00efffff │ │ │ │ andeq r0, r0, r0 │ │ │ │ subsmi r0, r9, r0 │ │ │ │ rsbeq r8, lr, r6, ror r8 │ │ │ │ @ instruction: 0x000011b8 │ │ │ │ - rsbeq r4, r4, lr, asr #23 │ │ │ │ + ldrdeq r4, [r4], #-182 @ 0xffffff4a @ │ │ │ │ @ instruction: 0xffffd235 │ │ │ │ - strdeq r4, [r4], #-204 @ 0xffffff34 @ │ │ │ │ - rsbeq r4, r4, r4, asr #24 │ │ │ │ + rsbeq r4, r4, r4, lsl #26 │ │ │ │ + rsbeq r4, r4, ip, asr #24 │ │ │ │ andeq r0, r0, r7, lsr r3 │ │ │ │ - rsbeq r4, r4, r8, ror fp │ │ │ │ - rsbeq pc, r2, ip, asr #23 │ │ │ │ + rsbeq r4, r4, r0, lsl #23 │ │ │ │ + ldrdeq pc, [r2], #-180 @ 0xffffff4c @ │ │ │ │ ldrdeq r8, [lr], #-122 @ 0xffffff86 @ │ │ │ │ - rsbeq r4, r4, r4, asr #22 │ │ │ │ - mlseq r2, r8, fp, pc @ │ │ │ │ + rsbeq r4, r4, ip, asr #22 │ │ │ │ + rsbeq pc, r2, r0, lsr #23 │ │ │ │ @ instruction: 0xffffb12b │ │ │ │ - rsbeq r4, r4, ip, lsl #25 │ │ │ │ - rsbeq r4, r4, r8, lsr #25 │ │ │ │ - rsbeq r4, r4, lr, ror #21 │ │ │ │ - rsbeq pc, r2, r2, asr #22 │ │ │ │ - ldrdeq r4, [r4], #-164 @ 0xffffff5c @ │ │ │ │ - rsbeq pc, r2, r8, lsr #22 │ │ │ │ - rsbeq r4, r4, r8, ror #24 │ │ │ │ - rsbeq r4, r4, r6, asr #25 │ │ │ │ - rsbeq r4, r4, r0, asr #25 │ │ │ │ - rsbeq r4, r4, r2, lsl #26 │ │ │ │ - rsbeq r4, r4, r6, ror #20 │ │ │ │ - strhteq pc, [r2], #-170 @ 0xffffff56 @ │ │ │ │ - rsbeq r4, r4, ip, asr #20 │ │ │ │ - rsbeq pc, r2, r0, lsr #21 │ │ │ │ - rsbeq r4, r4, r2, asr #25 │ │ │ │ - rsbeq r4, r4, r8, lsl #26 │ │ │ │ - rsbeq r4, r4, r2, lsl sl │ │ │ │ - rsbeq pc, r2, r6, ror #20 │ │ │ │ - strdeq r4, [r4], #-192 @ 0xffffff40 @ │ │ │ │ - rsbeq r4, r4, r6, lsl sp │ │ │ │ - ldrdeq r4, [r4], #-152 @ 0xffffff68 @ │ │ │ │ - rsbeq pc, r2, ip, lsr #20 │ │ │ │ - strhteq r4, [r4], #-154 @ 0xffffff66 │ │ │ │ - rsbeq pc, r2, ip, lsl #20 │ │ │ │ - ldrdeq r4, [r4], #-200 @ 0xffffff38 @ │ │ │ │ - rsbeq r4, r4, r6, lsl #26 │ │ │ │ - rsbeq r4, r4, lr, ror r9 │ │ │ │ - ldrdeq pc, [r2], #-146 @ 0xffffff6e @ │ │ │ │ - ldrdeq r4, [r4], #-204 @ 0xffffff34 @ │ │ │ │ - rsbeq r4, r4, lr, lsr sp │ │ │ │ - rsbeq r4, r4, sl, lsr r9 │ │ │ │ - rsbeq pc, r2, lr, lsl #19 │ │ │ │ + mlseq r4, r4, ip, r4 │ │ │ │ + strhteq r4, [r4], #-192 @ 0xffffff40 │ │ │ │ + strdeq r4, [r4], #-166 @ 0xffffff5a @ │ │ │ │ + rsbeq pc, r2, sl, asr #22 │ │ │ │ + ldrdeq r4, [r4], #-172 @ 0xffffff54 @ │ │ │ │ + rsbeq pc, r2, r0, lsr fp @ │ │ │ │ + rsbeq r4, r4, r0, ror ip │ │ │ │ + rsbeq r4, r4, lr, asr #25 │ │ │ │ + rsbeq r4, r4, r8, asr #25 │ │ │ │ + rsbeq r4, r4, sl, lsl #26 │ │ │ │ + rsbeq r4, r4, lr, ror #20 │ │ │ │ + rsbeq pc, r2, r2, asr #21 │ │ │ │ + rsbeq r4, r4, r4, asr sl │ │ │ │ + rsbeq pc, r2, r8, lsr #21 │ │ │ │ + rsbeq r4, r4, sl, asr #25 │ │ │ │ + rsbeq r4, r4, r0, lsl sp │ │ │ │ + rsbeq r4, r4, sl, lsl sl │ │ │ │ + rsbeq pc, r2, lr, ror #20 │ │ │ │ + strdeq r4, [r4], #-200 @ 0xffffff38 @ │ │ │ │ + rsbeq r4, r4, lr, lsl sp │ │ │ │ + rsbeq r4, r4, r0, ror #19 │ │ │ │ + rsbeq pc, r2, r4, lsr sl @ │ │ │ │ + rsbeq r4, r4, r2, asr #19 │ │ │ │ + rsbeq pc, r2, r4, lsl sl @ │ │ │ │ + rsbeq r4, r4, r0, ror #25 │ │ │ │ + rsbeq r4, r4, lr, lsl #26 │ │ │ │ + rsbeq r4, r4, r6, lsl #19 │ │ │ │ + ldrdeq pc, [r2], #-154 @ 0xffffff66 @ │ │ │ │ + rsbeq r4, r4, r4, ror #25 │ │ │ │ + rsbeq r4, r4, r6, asr #26 │ │ │ │ + rsbeq r4, r4, r2, asr #18 │ │ │ │ + mlseq r2, r6, r9, pc @ │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ bl fed0d750 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strdlt r0, [r3], r0 @ │ │ │ │ mrc2 7, 0, pc, cr4, cr15, {7} │ │ │ │ stmdacs r1, {r0, r1, r9, sl, lr} │ │ │ │ ldrmi sp, [r8], -r2, lsl #2 │ │ │ │ @@ -429348,16 +429348,16 @@ │ │ │ │ andcc r4, ip, r8, ror r4 │ │ │ │ blx fe573efe │ │ │ │ stmdbls r1, {r0, r2, fp, lr} │ │ │ │ @ instruction: 0xf6614478 │ │ │ │ blls 2356a8 │ │ │ │ andlt r4, r3, r8, lsl r6 │ │ │ │ svclt 0x0000bd00 │ │ │ │ - rsbeq r4, r4, r8, lsr #16 │ │ │ │ - rsbeq pc, r2, ip, ror r8 @ │ │ │ │ + rsbeq r4, r4, r0, lsr r8 │ │ │ │ + rsbeq pc, r2, r4, lsl #17 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ bl fed0d79c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ bmi 6fa544 │ │ │ │ blmi 7227b8 │ │ │ │ ldrbtmi r4, [sl], #-1540 @ 0xfffff9fc │ │ │ │ ldmpl r3, {r3, r9, sl, lr}^ │ │ │ │ @@ -429377,15 +429377,15 @@ │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ mrsle r0, LR_svc │ │ │ │ andlt r2, r4, r1 │ │ │ │ @ instruction: 0xf65bbd10 │ │ │ │ svclt 0x0000e89e │ │ │ │ rsbeq r8, lr, r6, ror #8 │ │ │ │ @ instruction: 0x000011b8 │ │ │ │ - ldrdeq r4, [r4], #-180 @ 0xffffff4c @ │ │ │ │ + ldrdeq r4, [r4], #-188 @ 0xffffff44 @ │ │ │ │ rsbeq r8, lr, r4, lsr r4 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ bl fed0d810 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r7, r0, ror #31 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ strdls r3, [r0, -pc] │ │ │ │ @@ -429400,16 +429400,16 @@ │ │ │ │ andcc r4, ip, r8, ror r4 │ │ │ │ blx b73fce │ │ │ │ stmdbls r5, {r0, r2, fp, lr} │ │ │ │ @ instruction: 0xf6614478 │ │ │ │ blls 3355d8 >::_M_default_append(unsigned int)@@Base+0xb2a14> │ │ │ │ andlt r4, r7, r8, lsl r6 │ │ │ │ svclt 0x0000bd00 │ │ │ │ - rsbeq r4, r4, ip, ror fp │ │ │ │ - rsbeq pc, r2, ip, lsr #15 │ │ │ │ + rsbeq r4, r4, r4, lsl #23 │ │ │ │ + strhteq pc, [r2], #-116 @ 0xffffff8c @ │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ bl fed0d86c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r7, r0, ror #31 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stmib sp, {r6, r7, r9, sp, lr}^ │ │ │ │ @@ -429422,16 +429422,16 @@ │ │ │ │ ldrbtmi r4, [r8], #-2054 @ 0xfffff7fa │ │ │ │ @ instruction: 0xf661300c │ │ │ │ stmdami r5, {r0, r3, r4, r5, r6, r7, r9, fp, ip, sp, lr, pc} │ │ │ │ ldrbtmi r9, [r8], #-2309 @ 0xfffff6fb │ │ │ │ blx feef4032 │ │ │ │ ldrmi r9, [r8], -r5, lsl #22 │ │ │ │ stclt 0, cr11, [r0, #-28] @ 0xffffffe4 │ │ │ │ - rsbeq r4, r4, r2, lsr #22 │ │ │ │ - rsbeq pc, r2, r2, asr r7 @ │ │ │ │ + rsbeq r4, r4, sl, lsr #22 │ │ │ │ + rsbeq pc, r2, sl, asr r7 @ │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00b0f8cc │ │ │ │ addlt r4, fp, r9, ror #20 │ │ │ │ ldrbtmi r4, [sl], #-2921 @ 0xfffff497 │ │ │ │ strmi r9, [r8], -r5 │ │ │ │ @@ -429536,27 +429536,27 @@ │ │ │ │ ldmdami r2, {r0, r3, r4, r9, fp, ip, sp, lr, pc} │ │ │ │ mvnscc pc, pc, asr #32 │ │ │ │ @ instruction: 0xf6614478 │ │ │ │ sbfx pc, r3, #21, #23 │ │ │ │ svc 0x005ef65a │ │ │ │ rsbeq r8, lr, lr, lsr r3 │ │ │ │ @ instruction: 0x000011b8 │ │ │ │ - mlseq r4, sl, sl, r4 │ │ │ │ - ldrdeq r0, [r3], #-40 @ 0xffffffd8 @ │ │ │ │ - rsbeq r4, r4, lr, asr #20 │ │ │ │ - strdeq r4, [r4], #-144 @ 0xffffff70 @ │ │ │ │ - rsbeq pc, r2, r0, lsr #12 │ │ │ │ + rsbeq r4, r4, r2, lsr #21 │ │ │ │ + rsbeq r0, r3, r0, ror #5 │ │ │ │ + rsbeq r4, r4, r6, asr sl │ │ │ │ + strdeq r4, [r4], #-152 @ 0xffffff68 @ │ │ │ │ + rsbeq pc, r2, r8, lsr #12 │ │ │ │ rsbeq r8, lr, lr, lsr #4 │ │ │ │ - rsbeq r4, r4, r6, lsr #19 │ │ │ │ - ldrdeq pc, [r2], #-86 @ 0xffffffaa @ │ │ │ │ - rsbeq r4, r4, lr, lsl #19 │ │ │ │ - strhteq pc, [r2], #-94 @ 0xffffffa2 @ │ │ │ │ - rsbeq r4, r4, lr, lsl #19 │ │ │ │ - rsbeq r4, r4, r2, ror #18 │ │ │ │ - mlseq r2, r0, r5, pc @ │ │ │ │ + rsbeq r4, r4, lr, lsr #19 │ │ │ │ + ldrdeq pc, [r2], #-94 @ 0xffffffa2 @ │ │ │ │ + mlseq r4, r6, r9, r4 │ │ │ │ + rsbeq pc, r2, r6, asr #11 │ │ │ │ + mlseq r4, r6, r9, r4 │ │ │ │ + rsbeq r4, r4, sl, ror #18 │ │ │ │ + mlseq r2, r8, r5, pc @ │ │ │ │ ldrbmi lr, [r0, sp, lsr #18]! │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00a8f8cc │ │ │ │ strmi fp, [r2], lr, lsl #1 │ │ │ │ stmib sp, {r2, r3, r9, sl, lr}^ │ │ │ │ ldmib sp, {r1, r2, r9, ip, sp}^ │ │ │ │ @@ -429716,32 +429716,32 @@ │ │ │ │ @ instruction: 0xf8b0f661 │ │ │ │ @ instruction: 0x46294816 │ │ │ │ @ instruction: 0xf6614478 │ │ │ │ str pc, [r3, -fp, ror #18]! │ │ │ │ ldcl 6, cr15, [r6, #360]! @ 0x168 │ │ │ │ rsbeq r8, lr, sl, lsr r1 │ │ │ │ @ instruction: 0x000011b8 │ │ │ │ - rsbeq r4, r4, r6, lsr #17 │ │ │ │ - rsbeq r4, r4, r4, lsr #17 │ │ │ │ - rsbeq r4, r4, r6, asr #16 │ │ │ │ - rsbeq pc, r2, r6, ror r4 @ │ │ │ │ + rsbeq r4, r4, lr, lsr #17 │ │ │ │ + rsbeq r4, r4, ip, lsr #17 │ │ │ │ + rsbeq r4, r4, lr, asr #16 │ │ │ │ + rsbeq pc, r2, lr, ror r4 @ │ │ │ │ rsbeq r8, lr, r4, lsl #1 │ │ │ │ - rsbeq r4, r4, lr, asr #15 │ │ │ │ - rsbeq r4, r4, r4, lsl r7 │ │ │ │ - rsbeq pc, r2, r4, asr #6 │ │ │ │ - strdeq r4, [r4], #-106 @ 0xffffff96 @ │ │ │ │ - rsbeq pc, r2, sl, lsr #6 │ │ │ │ - rsbeq r4, r4, r0, ror #13 │ │ │ │ - rsbeq pc, r2, r0, lsl r3 @ │ │ │ │ - rsbeq r4, r4, r6, asr #13 │ │ │ │ - strdeq pc, [r2], #-38 @ 0xffffffda @ │ │ │ │ - rsbeq r4, r4, ip, lsr #13 │ │ │ │ - ldrdeq pc, [r2], #-44 @ 0xffffffd4 @ │ │ │ │ - mlseq r4, r0, r6, r4 │ │ │ │ - rsbeq pc, r2, r0, asr #5 │ │ │ │ + ldrdeq r4, [r4], #-118 @ 0xffffff8a @ │ │ │ │ + rsbeq r4, r4, ip, lsl r7 │ │ │ │ + rsbeq pc, r2, ip, asr #6 │ │ │ │ + rsbeq r4, r4, r2, lsl #14 │ │ │ │ + rsbeq pc, r2, r2, lsr r3 @ │ │ │ │ + rsbeq r4, r4, r8, ror #13 │ │ │ │ + rsbeq pc, r2, r8, lsl r3 @ │ │ │ │ + rsbeq r4, r4, lr, asr #13 │ │ │ │ + strdeq pc, [r2], #-46 @ 0xffffffd2 @ │ │ │ │ + strhteq r4, [r4], #-100 @ 0xffffff9c │ │ │ │ + rsbeq pc, r2, r4, ror #5 │ │ │ │ + mlseq r4, r8, r6, r4 │ │ │ │ + rsbeq pc, r2, r8, asr #5 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r8 │ │ │ │ bl fed0dd9c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0x46080ff8 │ │ │ │ vorr d18, d11, d8 │ │ │ │ andcs pc, r1, sp, lsr pc @ │ │ │ │ svclt 0x0000bd08 │ │ │ │ @@ -430201,46 +430201,46 @@ │ │ │ │ ldrtmi r4, [r0], -r1, lsr #12 │ │ │ │ stc2 6, cr15, [r4, #384]! @ 0x180 │ │ │ │ cmnpcs lr, r0, asr #12 @ p-variant is OBSOLETE │ │ │ │ @ instruction: 0xf65ae72a │ │ │ │ svclt 0x0000ea2e │ │ │ │ rsbeq r7, lr, r8, lsl #28 │ │ │ │ @ instruction: 0x000011b8 │ │ │ │ - rsbeq r4, r4, lr, lsl #11 │ │ │ │ - rsbeq r4, r4, r2, lsr #10 │ │ │ │ - rsbeq pc, r2, r0, asr r1 @ │ │ │ │ + mlseq r4, r6, r5, r4 │ │ │ │ + rsbeq r4, r4, sl, lsr #10 │ │ │ │ + rsbeq pc, r2, r8, asr r1 @ │ │ │ │ rsbeq r7, lr, sl, asr sp │ │ │ │ - rsbeq r4, r4, lr, asr #3 │ │ │ │ - rsbeq lr, r2, r4, lsl #28 │ │ │ │ - rsbeq r4, r4, ip, lsr #1 │ │ │ │ - rsbeq lr, r2, r2, ror #25 │ │ │ │ - rsbeq r4, r4, sl, ror r0 │ │ │ │ - strhteq lr, [r2], #-192 @ 0xffffff40 │ │ │ │ - rsbeq r4, r4, r8, asr r0 │ │ │ │ - rsbeq lr, r2, lr, lsl #25 │ │ │ │ - rsbeq r4, r4, r6, lsr r0 │ │ │ │ - rsbeq lr, r2, ip, ror #24 │ │ │ │ - rsbeq r4, r4, r4, lsl r0 │ │ │ │ - rsbeq lr, r2, sl, asr #24 │ │ │ │ - strdeq r3, [r4], #-242 @ 0xffffff0e @ │ │ │ │ - rsbeq lr, r2, r8, lsr #24 │ │ │ │ - ldrdeq r3, [r4], #-240 @ 0xffffff10 @ │ │ │ │ - rsbeq lr, r2, r6, lsl #24 │ │ │ │ - rsbeq r3, r4, lr, lsr #31 │ │ │ │ - rsbeq lr, r2, r4, ror #23 │ │ │ │ - rsbeq r3, r4, ip, lsl #31 │ │ │ │ - rsbeq lr, r2, r2, asr #23 │ │ │ │ - rsbeq r3, r4, sl, ror #30 │ │ │ │ - rsbeq lr, r2, r0, lsr #23 │ │ │ │ - rsbeq r3, r4, r8, asr #30 │ │ │ │ - rsbeq lr, r2, lr, ror fp │ │ │ │ - rsbeq r3, r4, r6, lsr #30 │ │ │ │ - rsbeq lr, r2, ip, asr fp │ │ │ │ - rsbeq r3, r4, r4, lsl #30 │ │ │ │ - rsbeq lr, r2, sl, lsr fp │ │ │ │ + ldrdeq r4, [r4], #-22 @ 0xffffffea @ │ │ │ │ + rsbeq lr, r2, ip, lsl #28 │ │ │ │ + strhteq r4, [r4], #-4 │ │ │ │ + rsbeq lr, r2, sl, ror #25 │ │ │ │ + rsbeq r4, r4, r2, lsl #1 │ │ │ │ + strhteq lr, [r2], #-200 @ 0xffffff38 │ │ │ │ + rsbeq r4, r4, r0, rrx │ │ │ │ + mlseq r2, r6, ip, lr │ │ │ │ + rsbeq r4, r4, lr, lsr r0 │ │ │ │ + rsbeq lr, r2, r4, ror ip │ │ │ │ + rsbeq r4, r4, ip, lsl r0 │ │ │ │ + rsbeq lr, r2, r2, asr ip │ │ │ │ + strdeq r3, [r4], #-250 @ 0xffffff06 @ │ │ │ │ + rsbeq lr, r2, r0, lsr ip │ │ │ │ + ldrdeq r3, [r4], #-248 @ 0xffffff08 @ │ │ │ │ + rsbeq lr, r2, lr, lsl #24 │ │ │ │ + strhteq r3, [r4], #-246 @ 0xffffff0a │ │ │ │ + rsbeq lr, r2, ip, ror #23 │ │ │ │ + mlseq r4, r4, pc, r3 @ │ │ │ │ + rsbeq lr, r2, sl, asr #23 │ │ │ │ + rsbeq r3, r4, r2, ror pc │ │ │ │ + rsbeq lr, r2, r8, lsr #23 │ │ │ │ + rsbeq r3, r4, r0, asr pc │ │ │ │ + rsbeq lr, r2, r6, lsl #23 │ │ │ │ + rsbeq r3, r4, lr, lsr #30 │ │ │ │ + rsbeq lr, r2, r4, ror #22 │ │ │ │ + rsbeq r3, r4, ip, lsl #30 │ │ │ │ + rsbeq lr, r2, r2, asr #22 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ blhi 272820 │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ rsceq pc, r0, #204, 16 @ 0xcc0000 │ │ │ │ @ instruction: 0x263cf8df │ │ │ │ ldclmi 6, cr15, [r4, #692]! @ 0x2b4 │ │ │ │ @@ -430640,72 +430640,72 @@ │ │ │ │ ldrbtmi r4, [r8], #-1601 @ 0xfffff9bf │ │ │ │ blx f75328 │ │ │ │ svclt 0x0000e557 │ │ │ │ addge r9, r7, #46, 30 @ 0xb8 │ │ │ │ ldrbtpl r4, [sp], #-686 @ 0xfffffd52 │ │ │ │ rsbeq r7, lr, lr, lsl #13 │ │ │ │ @ instruction: 0x000011b8 │ │ │ │ - ldrdeq lr, [r2], #-194 @ 0xffffff3e @ │ │ │ │ - rsbeq pc, r2, ip, ror #12 │ │ │ │ - rsbeq r1, r3, r2, lsr r0 │ │ │ │ - rsbeq pc, r6, r4, lsl #24 │ │ │ │ - rsbeq ip, r2, r6, asr #11 │ │ │ │ - strhteq ip, [r2], #-80 @ 0xffffffb0 │ │ │ │ - mlseq r3, lr, r2, r2 │ │ │ │ + ldrdeq lr, [r2], #-202 @ 0xffffff36 @ │ │ │ │ + rsbeq pc, r2, r4, ror r6 @ │ │ │ │ + rsbeq r1, r3, sl, lsr r0 │ │ │ │ + rsbeq pc, r6, ip, lsl #24 │ │ │ │ + rsbeq ip, r2, lr, asr #11 │ │ │ │ + strhteq ip, [r2], #-88 @ 0xffffffa8 │ │ │ │ + rsbeq r2, r3, r6, lsr #5 │ │ │ │ rsbeq r7, lr, lr, lsr #11 │ │ │ │ - strdeq r3, [r4], #-192 @ 0xffffff40 @ │ │ │ │ - rsbeq lr, r2, lr, lsl r9 │ │ │ │ - ldrdeq r3, [r4], #-194 @ 0xffffff3e @ │ │ │ │ - rsbeq lr, r2, r0, lsl #18 │ │ │ │ - rsbeq r3, r4, lr, ror ip │ │ │ │ - rsbeq lr, r2, ip, lsr #17 │ │ │ │ - rsbeq r3, r4, r0, ror #24 │ │ │ │ - rsbeq lr, r2, lr, lsl #17 │ │ │ │ - rsbeq r3, r4, ip, ror #23 │ │ │ │ - rsbeq lr, r2, sl, lsl r8 │ │ │ │ - mlseq r4, r0, fp, r3 │ │ │ │ - rsbeq lr, r2, r0, asr #15 │ │ │ │ - rsbeq r3, r4, r6, ror #22 │ │ │ │ - mlseq r2, r6, r7, lr │ │ │ │ - rsbeq r3, r4, ip, lsr fp │ │ │ │ - rsbeq lr, r2, ip, ror #14 │ │ │ │ - ldrdeq fp, [r2], #-94 @ 0xffffffa2 @ │ │ │ │ - rsbeq r3, r4, ip, lsl #22 │ │ │ │ - rsbeq lr, r2, ip, lsr r7 │ │ │ │ - strhteq fp, [r2], #-90 @ 0xffffffa6 │ │ │ │ - ldrdeq r3, [r4], #-168 @ 0xffffff58 @ │ │ │ │ - rsbeq lr, r2, r8, lsl #14 │ │ │ │ - rsbeq r3, r4, r6, ror #21 │ │ │ │ - rsbeq r3, r4, sl, lsl #21 │ │ │ │ - strhteq lr, [r2], #-106 @ 0xffffff96 │ │ │ │ + strdeq r3, [r4], #-200 @ 0xffffff38 @ │ │ │ │ + rsbeq lr, r2, r6, lsr #18 │ │ │ │ + ldrdeq r3, [r4], #-202 @ 0xffffff36 @ │ │ │ │ + rsbeq lr, r2, r8, lsl #18 │ │ │ │ + rsbeq r3, r4, r6, lsl #25 │ │ │ │ + strhteq lr, [r2], #-132 @ 0xffffff7c │ │ │ │ + rsbeq r3, r4, r8, ror #24 │ │ │ │ + mlseq r2, r6, r8, lr │ │ │ │ + strdeq r3, [r4], #-180 @ 0xffffff4c @ │ │ │ │ + rsbeq lr, r2, r2, lsr #16 │ │ │ │ + mlseq r4, r8, fp, r3 │ │ │ │ + rsbeq lr, r2, r8, asr #15 │ │ │ │ + rsbeq r3, r4, lr, ror #22 │ │ │ │ + mlseq r2, lr, r7, lr │ │ │ │ + rsbeq r3, r4, r4, asr #22 │ │ │ │ + rsbeq lr, r2, r4, ror r7 │ │ │ │ + rsbeq fp, r2, r6, ror #11 │ │ │ │ + rsbeq r3, r4, r4, lsl fp │ │ │ │ + rsbeq lr, r2, r4, asr #14 │ │ │ │ + rsbeq fp, r2, r2, asr #11 │ │ │ │ + rsbeq r3, r4, r0, ror #21 │ │ │ │ + rsbeq lr, r2, r0, lsl r7 │ │ │ │ + rsbeq r3, r4, lr, ror #21 │ │ │ │ + mlseq r4, r2, sl, r3 │ │ │ │ + rsbeq lr, r2, r2, asr #13 │ │ │ │ @ instruction: 0xffffef5b │ │ │ │ - strhteq r3, [r4], #-164 @ 0xffffff5c │ │ │ │ - rsbeq r3, r4, ip, lsl #21 │ │ │ │ - rsbeq r3, r4, ip, lsr sl │ │ │ │ - rsbeq lr, r2, ip, ror #12 │ │ │ │ - rsbeq r3, r4, r4, lsr #20 │ │ │ │ - rsbeq lr, r2, r4, asr r6 │ │ │ │ + strhteq r3, [r4], #-172 @ 0xffffff54 │ │ │ │ + mlseq r4, r4, sl, r3 │ │ │ │ + rsbeq r3, r4, r4, asr #20 │ │ │ │ + rsbeq lr, r2, r4, ror r6 │ │ │ │ + rsbeq r3, r4, ip, lsr #20 │ │ │ │ + rsbeq lr, r2, ip, asr r6 │ │ │ │ @ instruction: 0xffffeead │ │ │ │ - strdeq r3, [r4], #-150 @ 0xffffff6a @ │ │ │ │ - rsbeq lr, r2, r6, lsr #12 │ │ │ │ + strdeq r3, [r4], #-158 @ 0xffffff62 @ │ │ │ │ + rsbeq lr, r2, lr, lsr #12 │ │ │ │ @ instruction: 0xffffee23 │ │ │ │ - rsbeq r3, r4, sl, lsr #19 │ │ │ │ - ldrdeq lr, [r2], #-90 @ 0xffffffa6 @ │ │ │ │ - mlseq r4, r0, r9, r3 │ │ │ │ - rsbeq lr, r2, r0, asr #11 │ │ │ │ - rsbeq r3, r4, r4, asr r9 │ │ │ │ - rsbeq lr, r2, r4, lsl #11 │ │ │ │ - rsbeq r3, r4, r8, lsl r9 │ │ │ │ - rsbeq lr, r2, r8, asr #10 │ │ │ │ - ldrdeq r3, [r4], #-142 @ 0xffffff72 @ │ │ │ │ - rsbeq lr, r2, lr, lsl #10 │ │ │ │ - rsbeq r3, r4, r0, asr #16 │ │ │ │ - rsbeq lr, r2, r0, ror r4 │ │ │ │ - rsbeq r3, r4, r6, lsr #16 │ │ │ │ - rsbeq lr, r2, r6, asr r4 │ │ │ │ + strhteq r3, [r4], #-146 @ 0xffffff6e │ │ │ │ + rsbeq lr, r2, r2, ror #11 │ │ │ │ + mlseq r4, r8, r9, r3 │ │ │ │ + rsbeq lr, r2, r8, asr #11 │ │ │ │ + rsbeq r3, r4, ip, asr r9 │ │ │ │ + rsbeq lr, r2, ip, lsl #11 │ │ │ │ + rsbeq r3, r4, r0, lsr #18 │ │ │ │ + rsbeq lr, r2, r0, asr r5 │ │ │ │ + rsbeq r3, r4, r6, ror #17 │ │ │ │ + rsbeq lr, r2, r6, lsl r5 │ │ │ │ + rsbeq r3, r4, r8, asr #16 │ │ │ │ + rsbeq lr, r2, r8, ror r4 │ │ │ │ + rsbeq r3, r4, lr, lsr #16 │ │ │ │ + rsbeq lr, r2, lr, asr r4 │ │ │ │ stmib sp, {r9, sl, sp}^ │ │ │ │ strls r6, [r0], -r1, lsl #12 │ │ │ │ @ instruction: 0xf10a4633 │ │ │ │ stmdbge pc!, {r3, r4, r7, r9} @ │ │ │ │ ldrdeq pc, [r0], -sl │ │ │ │ ldc2 3, cr15, [lr], {118} @ 0x76 │ │ │ │ stmdacs r1, {r7, r9, sl, lr} │ │ │ │ @@ -431007,15 +431007,15 @@ │ │ │ │ ldrbtmi r4, [r8], #-327 @ 0xfffffeb9 │ │ │ │ @ instruction: 0xf65f300c │ │ │ │ @ instruction: 0xf8dffe97 │ │ │ │ @ instruction: 0x46410554 │ │ │ │ @ instruction: 0xf65f4478 │ │ │ │ @ instruction: 0xf7ffff51 │ │ │ │ @ instruction: 0x4620ba72 │ │ │ │ - blx 874d30 │ │ │ │ + blx 874d30 │ │ │ │ @ instruction: 0x46019b14 │ │ │ │ eorseq pc, r4, sl, lsl #2 │ │ │ │ vshrn.i32 d22, q5, #14 │ │ │ │ pkhtbmi pc, r0, r1, asr #22 @ │ │ │ │ andle r2, pc, r1, lsl #16 │ │ │ │ streq pc, [ip, #-2271]! @ 0xfffff721 │ │ │ │ orrvs pc, r9, pc, asr #8 │ │ │ │ @@ -431300,82 +431300,82 @@ │ │ │ │ stmdami fp, {r0, r4, r6, sl, fp, ip, sp, lr, pc}^ │ │ │ │ ldrbtmi r4, [r8], #-1601 @ 0xfffff9bf │ │ │ │ stc2 6, cr15, [ip, #-380] @ 0xfffffe84 │ │ │ │ stmdalt sp!, {r0, r1, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc} │ │ │ │ andhi pc, r0, pc, lsr #7 │ │ │ │ ... │ │ │ │ subsmi r0, r9, r0 │ │ │ │ - strdeq r3, [r4], #-98 @ 0xffffff9e @ │ │ │ │ - rsbeq lr, r2, r0, lsr #6 │ │ │ │ - ldrdeq r3, [r4], #-100 @ 0xffffff9c @ │ │ │ │ - rsbeq lr, r2, r2, lsl #6 │ │ │ │ - strhteq r3, [r4], #-102 @ 0xffffff9a │ │ │ │ - rsbeq lr, r2, r4, ror #5 │ │ │ │ - rsbeq r3, r4, r0, ror r6 │ │ │ │ - mlseq r2, lr, r2, lr │ │ │ │ - rsbeq lr, r2, r6, ror #8 │ │ │ │ - rsbeq r3, r4, lr, lsl #11 │ │ │ │ - strhteq lr, [r2], #-28 @ 0xffffffe4 │ │ │ │ - rsbeq r3, r4, r0, ror r5 │ │ │ │ - mlseq r2, lr, r1, lr │ │ │ │ - rsbeq r3, r4, r0, asr r5 │ │ │ │ - rsbeq lr, r2, lr, ror r1 │ │ │ │ - rsbeq r3, r4, r0, lsr r5 │ │ │ │ - rsbeq lr, r2, lr, asr r1 │ │ │ │ - strdeq r3, [r4], #-72 @ 0xffffffb8 @ │ │ │ │ - rsbeq lr, r2, r6, lsr #2 │ │ │ │ - ldrdeq r3, [r4], #-72 @ 0xffffffb8 @ │ │ │ │ - rsbeq lr, r2, r6, lsl #2 │ │ │ │ - strhteq r3, [r4], #-72 @ 0xffffffb8 │ │ │ │ - rsbeq lr, r2, r6, ror #1 │ │ │ │ - rsbeq r3, r4, r0, lsl #9 │ │ │ │ - rsbeq lr, r2, lr, lsr #1 │ │ │ │ - rsbeq r3, r4, r8, asr #8 │ │ │ │ - rsbeq lr, r2, r6, ror r0 │ │ │ │ - rsbeq r3, r4, r8, lsl #8 │ │ │ │ - rsbeq lr, r2, r6, lsr r0 │ │ │ │ - rsbeq r3, r4, r2, asr r3 │ │ │ │ - rsbeq sp, r2, r0, lsl #31 │ │ │ │ - rsbeq r3, r4, r2, lsr r3 │ │ │ │ - rsbeq sp, r2, r0, ror #30 │ │ │ │ - rsbeq r3, r4, r2, lsl r3 │ │ │ │ - rsbeq sp, r2, r0, asr #30 │ │ │ │ - strdeq r3, [r4], #-34 @ 0xffffffde @ │ │ │ │ - rsbeq sp, r2, r0, lsr #30 │ │ │ │ - ldrdeq r3, [r4], #-34 @ 0xffffffde @ │ │ │ │ - rsbeq sp, r2, r0, lsl #30 │ │ │ │ - mlseq r4, r8, r2, r3 │ │ │ │ - rsbeq sp, r2, r6, asr #29 │ │ │ │ - rsbeq r3, r4, lr, asr r2 │ │ │ │ - rsbeq sp, r2, ip, lsl #29 │ │ │ │ - rsbeq r3, r4, r4, lsr #4 │ │ │ │ - rsbeq sp, r2, r2, asr lr │ │ │ │ - rsbeq r3, r4, r8, asr #3 │ │ │ │ - rsbeq r3, r4, r2, lsl #5 │ │ │ │ - rsbeq r3, r4, r0, lsr #4 │ │ │ │ - rsbeq r3, r4, r4, lsr #3 │ │ │ │ - rsbeq r3, r4, sl, asr #2 │ │ │ │ - strhteq r2, [r4], #-226 @ 0xffffff1e │ │ │ │ - rsbeq sp, r2, r2, ror #21 │ │ │ │ - mlseq r4, r6, lr, r2 │ │ │ │ - rsbeq sp, r2, r6, asr #21 │ │ │ │ - rsbeq r2, r4, sl, ror lr │ │ │ │ - rsbeq sp, r2, sl, lsr #21 │ │ │ │ - rsbeq r2, r4, lr, asr lr │ │ │ │ - rsbeq sp, r2, lr, lsl #21 │ │ │ │ - rsbeq r2, r4, r2, asr #28 │ │ │ │ - rsbeq sp, r2, r2, ror sl │ │ │ │ - rsbeq r2, r4, r6, lsr #28 │ │ │ │ - rsbeq sp, r2, r6, asr sl │ │ │ │ - rsbeq r2, r4, sl, lsl #28 │ │ │ │ - rsbeq sp, r2, sl, lsr sl │ │ │ │ - rsbeq r2, r4, lr, ror #27 │ │ │ │ - rsbeq sp, r2, lr, lsl sl │ │ │ │ - ldrdeq r2, [r4], #-210 @ 0xffffff2e @ │ │ │ │ - rsbeq sp, r2, r2, lsl #20 │ │ │ │ + strdeq r3, [r4], #-106 @ 0xffffff96 @ │ │ │ │ + rsbeq lr, r2, r8, lsr #6 │ │ │ │ + ldrdeq r3, [r4], #-108 @ 0xffffff94 @ │ │ │ │ + rsbeq lr, r2, sl, lsl #6 │ │ │ │ + strhteq r3, [r4], #-110 @ 0xffffff92 │ │ │ │ + rsbeq lr, r2, ip, ror #5 │ │ │ │ + rsbeq r3, r4, r8, ror r6 │ │ │ │ + rsbeq lr, r2, r6, lsr #5 │ │ │ │ + rsbeq lr, r2, lr, ror #8 │ │ │ │ + mlseq r4, r6, r5, r3 │ │ │ │ + rsbeq lr, r2, r4, asr #3 │ │ │ │ + rsbeq r3, r4, r8, ror r5 │ │ │ │ + rsbeq lr, r2, r6, lsr #3 │ │ │ │ + rsbeq r3, r4, r8, asr r5 │ │ │ │ + rsbeq lr, r2, r6, lsl #3 │ │ │ │ + rsbeq r3, r4, r8, lsr r5 │ │ │ │ + rsbeq lr, r2, r6, ror #2 │ │ │ │ + rsbeq r3, r4, r0, lsl #10 │ │ │ │ + rsbeq lr, r2, lr, lsr #2 │ │ │ │ + rsbeq r3, r4, r0, ror #9 │ │ │ │ + rsbeq lr, r2, lr, lsl #2 │ │ │ │ + rsbeq r3, r4, r0, asr #9 │ │ │ │ + rsbeq lr, r2, lr, ror #1 │ │ │ │ + rsbeq r3, r4, r8, lsl #9 │ │ │ │ + strhteq lr, [r2], #-6 │ │ │ │ + rsbeq r3, r4, r0, asr r4 │ │ │ │ + rsbeq lr, r2, lr, ror r0 │ │ │ │ + rsbeq r3, r4, r0, lsl r4 │ │ │ │ + rsbeq lr, r2, lr, lsr r0 │ │ │ │ + rsbeq r3, r4, sl, asr r3 │ │ │ │ + rsbeq sp, r2, r8, lsl #31 │ │ │ │ + rsbeq r3, r4, sl, lsr r3 │ │ │ │ + rsbeq sp, r2, r8, ror #30 │ │ │ │ + rsbeq r3, r4, sl, lsl r3 │ │ │ │ + rsbeq sp, r2, r8, asr #30 │ │ │ │ + strdeq r3, [r4], #-42 @ 0xffffffd6 @ │ │ │ │ + rsbeq sp, r2, r8, lsr #30 │ │ │ │ + ldrdeq r3, [r4], #-42 @ 0xffffffd6 @ │ │ │ │ + rsbeq sp, r2, r8, lsl #30 │ │ │ │ + rsbeq r3, r4, r0, lsr #5 │ │ │ │ + rsbeq sp, r2, lr, asr #29 │ │ │ │ + rsbeq r3, r4, r6, ror #4 │ │ │ │ + mlseq r2, r4, lr, sp │ │ │ │ + rsbeq r3, r4, ip, lsr #4 │ │ │ │ + rsbeq sp, r2, sl, asr lr │ │ │ │ + ldrdeq r3, [r4], #-16 @ │ │ │ │ + rsbeq r3, r4, sl, lsl #5 │ │ │ │ + rsbeq r3, r4, r8, lsr #4 │ │ │ │ + rsbeq r3, r4, ip, lsr #3 │ │ │ │ + rsbeq r3, r4, r2, asr r1 │ │ │ │ + strhteq r2, [r4], #-234 @ 0xffffff16 │ │ │ │ + rsbeq sp, r2, sl, ror #21 │ │ │ │ + mlseq r4, lr, lr, r2 │ │ │ │ + rsbeq sp, r2, lr, asr #21 │ │ │ │ + rsbeq r2, r4, r2, lsl #29 │ │ │ │ + strhteq sp, [r2], #-162 @ 0xffffff5e │ │ │ │ + rsbeq r2, r4, r6, ror #28 │ │ │ │ + mlseq r2, r6, sl, sp │ │ │ │ + rsbeq r2, r4, sl, asr #28 │ │ │ │ + rsbeq sp, r2, sl, ror sl │ │ │ │ + rsbeq r2, r4, lr, lsr #28 │ │ │ │ + rsbeq sp, r2, lr, asr sl │ │ │ │ + rsbeq r2, r4, r2, lsl lr │ │ │ │ + rsbeq sp, r2, r2, asr #20 │ │ │ │ + strdeq r2, [r4], #-214 @ 0xffffff2a @ │ │ │ │ + rsbeq sp, r2, r6, lsr #20 │ │ │ │ + ldrdeq r2, [r4], #-218 @ 0xffffff26 @ │ │ │ │ + rsbeq sp, r2, sl, lsl #20 │ │ │ │ ldmdbeq r4, {r0, r1, r2, r3, r4, r6, r7, fp, ip, sp, lr, pc}^ │ │ │ │ cmpppl ip, r0, asr #4 @ p-variant is OBSOLETE │ │ │ │ andcc r4, ip, r8, ror r4 │ │ │ │ blx fedf5eb2 │ │ │ │ stmdbeq r8, {r0, r1, r2, r3, r4, r6, r7, fp, ip, sp, lr, pc}^ │ │ │ │ ldrbtmi r4, [r8], #-1601 @ 0xfffff9bf │ │ │ │ stc2l 6, cr15, [sl], #-380 @ 0xfffffe84 │ │ │ │ @@ -431574,15 +431574,15 @@ │ │ │ │ @ instruction: 0x0698f8df │ │ │ │ ldrbtmi r4, [r8], #-1601 @ 0xfffff9bf │ │ │ │ blx ffaf61c8 │ │ │ │ mcrlt 7, 0, pc, cr5, cr14, {7} @ │ │ │ │ pkhtbeq pc, ip, pc, asr #17 @ │ │ │ │ @ instruction: 0x61a6f44f │ │ │ │ andcc r4, ip, r8, ror r4 │ │ │ │ - blx 8761dc │ │ │ │ + blx 8761dc │ │ │ │ pkhtbeq pc, r0, pc, asr #17 @ │ │ │ │ ldrbtmi r4, [r8], #-1601 @ 0xfffff9bf │ │ │ │ blx ff6f61e8 │ │ │ │ ldcllt 7, cr15, [r5, #1016]! @ 0x3f8 │ │ │ │ @ instruction: 0x0674f8df │ │ │ │ msrpl LR_fiq, r0 │ │ │ │ andcc r4, ip, r8, ror r4 │ │ │ │ @@ -431741,15 +431741,15 @@ │ │ │ │ stmib sp, {r3, r8, r9, sl, ip, sp, lr}^ │ │ │ │ ldc 7, cr7, [r6] │ │ │ │ @ instruction: 0xf7121b22 │ │ │ │ @ instruction: 0x4605fb15 │ │ │ │ @ instruction: 0xf0402801 │ │ │ │ @ instruction: 0xf8d682f6 │ │ │ │ vst4. {d19-d22}, [pc :64], r4 │ │ │ │ - bls 8910fc │ │ │ │ + bls 8910fc │ │ │ │ rscmi pc, ip, sp, lsl #4 │ │ │ │ @ instruction: 0xf874f317 │ │ │ │ ldrdeq pc, [r0], -sl │ │ │ │ blcs 7f4174 │ │ │ │ ldc 3, cr2, [pc, #12] @ 1b8b1c │ │ │ │ vpadd.i8 q0, , │ │ │ │ @ instruction: 0xf8d042ec │ │ │ │ @@ -431965,73 +431965,73 @@ │ │ │ │ @ instruction: 0xff1af65e │ │ │ │ strbmi r4, [r1], -r0, asr #16 │ │ │ │ @ instruction: 0xf65e4478 │ │ │ │ @ instruction: 0xf7feffd5 │ │ │ │ svclt 0x0000baf6 │ │ │ │ andhi pc, r0, pc, lsr #7 │ │ │ │ ... │ │ │ │ - mlseq r4, r0, ip, r2 │ │ │ │ - strhteq sp, [r2], #-142 @ 0xffffff72 │ │ │ │ - rsbeq r2, r4, r0, ror ip │ │ │ │ - mlseq r2, lr, r8, sp │ │ │ │ - rsbeq r2, r4, r0, asr ip │ │ │ │ - rsbeq sp, r2, lr, ror r8 │ │ │ │ - rsbeq r2, r4, r0, lsr ip │ │ │ │ - rsbeq sp, r2, lr, asr r8 │ │ │ │ - rsbeq r2, r4, r0, lsl ip │ │ │ │ - rsbeq sp, r2, lr, lsr r8 │ │ │ │ - strdeq r2, [r4], #-176 @ 0xffffff50 @ │ │ │ │ - rsbeq sp, r2, lr, lsl r8 │ │ │ │ - ldrdeq r2, [r4], #-176 @ 0xffffff50 @ │ │ │ │ - strdeq sp, [r2], #-126 @ 0xffffff82 @ │ │ │ │ - strhteq r2, [r4], #-176 @ 0xffffff50 │ │ │ │ - ldrdeq sp, [r2], #-126 @ 0xffffff82 @ │ │ │ │ - mlseq r4, r0, fp, r2 │ │ │ │ - strhteq sp, [r2], #-126 @ 0xffffff82 │ │ │ │ - rsbeq r2, r4, r0, ror fp │ │ │ │ - mlseq r2, lr, r7, sp │ │ │ │ - rsbeq sp, r2, ip, ror r9 │ │ │ │ - strhteq r2, [r4], #-152 @ 0xffffff68 │ │ │ │ - rsbeq sp, r2, lr, ror #11 │ │ │ │ - rsbeq r2, r4, r4, lsl #19 │ │ │ │ - strhteq sp, [r2], #-82 @ 0xffffffae │ │ │ │ - rsbeq r2, r4, r4, ror #18 │ │ │ │ - mlseq r2, r2, r5, sp │ │ │ │ - rsbeq r2, r4, r4, asr #18 │ │ │ │ - rsbeq sp, r2, r2, ror r5 │ │ │ │ - rsbeq r2, r4, r4, lsr #18 │ │ │ │ - rsbeq sp, r2, r2, asr r5 │ │ │ │ - rsbeq r2, r4, r4, lsl #18 │ │ │ │ - rsbeq sp, r2, r2, lsr r5 │ │ │ │ - rsbeq r2, r4, r4, ror #17 │ │ │ │ - rsbeq sp, r2, r2, lsl r5 │ │ │ │ - rsbeq r2, r4, lr, asr #18 │ │ │ │ - rsbeq r2, r4, r0, asr r9 │ │ │ │ - strdeq r2, [r4], #-98 @ 0xffffff9e @ │ │ │ │ - rsbeq r2, r4, sl, lsr #13 │ │ │ │ - rsbeq r2, r4, r2, ror r4 │ │ │ │ - rsbeq sp, r2, r2, lsr #1 │ │ │ │ - rsbeq r2, r4, r4, asr r4 │ │ │ │ - rsbeq sp, r2, r4, lsl #1 │ │ │ │ - rsbeq r2, r4, r6, lsr r4 │ │ │ │ - rsbeq sp, r2, r6, rrx │ │ │ │ - rsbeq r2, r4, r8, lsl r4 │ │ │ │ - rsbeq sp, r2, r8, asr #32 │ │ │ │ - strdeq r2, [r4], #-58 @ 0xffffffc6 @ │ │ │ │ - rsbeq sp, r2, sl, lsr #32 │ │ │ │ - ldrdeq r2, [r4], #-60 @ 0xffffffc4 @ │ │ │ │ - rsbeq sp, r2, ip │ │ │ │ - strhteq r2, [r4], #-62 @ 0xffffffc2 │ │ │ │ - rsbeq ip, r2, lr, ror #31 │ │ │ │ - rsbeq r2, r4, r0, lsr #7 │ │ │ │ - ldrdeq ip, [r2], #-240 @ 0xffffff10 @ │ │ │ │ - rsbeq r2, r4, r2, lsl #7 │ │ │ │ - strhteq ip, [r2], #-242 @ 0xffffff0e │ │ │ │ - rsbeq r2, r4, r4, ror #6 │ │ │ │ - mlseq r2, r4, pc, ip @ │ │ │ │ + mlseq r4, r8, ip, r2 │ │ │ │ + rsbeq sp, r2, r6, asr #17 │ │ │ │ + rsbeq r2, r4, r8, ror ip │ │ │ │ + rsbeq sp, r2, r6, lsr #17 │ │ │ │ + rsbeq r2, r4, r8, asr ip │ │ │ │ + rsbeq sp, r2, r6, lsl #17 │ │ │ │ + rsbeq r2, r4, r8, lsr ip │ │ │ │ + rsbeq sp, r2, r6, ror #16 │ │ │ │ + rsbeq r2, r4, r8, lsl ip │ │ │ │ + rsbeq sp, r2, r6, asr #16 │ │ │ │ + strdeq r2, [r4], #-184 @ 0xffffff48 @ │ │ │ │ + rsbeq sp, r2, r6, lsr #16 │ │ │ │ + ldrdeq r2, [r4], #-184 @ 0xffffff48 @ │ │ │ │ + rsbeq sp, r2, r6, lsl #16 │ │ │ │ + strhteq r2, [r4], #-184 @ 0xffffff48 │ │ │ │ + rsbeq sp, r2, r6, ror #15 │ │ │ │ + mlseq r4, r8, fp, r2 │ │ │ │ + rsbeq sp, r2, r6, asr #15 │ │ │ │ + rsbeq r2, r4, r8, ror fp │ │ │ │ + rsbeq sp, r2, r6, lsr #15 │ │ │ │ + rsbeq sp, r2, r4, lsl #19 │ │ │ │ + rsbeq r2, r4, r0, asr #19 │ │ │ │ + strdeq sp, [r2], #-86 @ 0xffffffaa @ │ │ │ │ + rsbeq r2, r4, ip, lsl #19 │ │ │ │ + strhteq sp, [r2], #-90 @ 0xffffffa6 │ │ │ │ + rsbeq r2, r4, ip, ror #18 │ │ │ │ + mlseq r2, sl, r5, sp │ │ │ │ + rsbeq r2, r4, ip, asr #18 │ │ │ │ + rsbeq sp, r2, sl, ror r5 │ │ │ │ + rsbeq r2, r4, ip, lsr #18 │ │ │ │ + rsbeq sp, r2, sl, asr r5 │ │ │ │ + rsbeq r2, r4, ip, lsl #18 │ │ │ │ + rsbeq sp, r2, sl, lsr r5 │ │ │ │ + rsbeq r2, r4, ip, ror #17 │ │ │ │ + rsbeq sp, r2, sl, lsl r5 │ │ │ │ + rsbeq r2, r4, r6, asr r9 │ │ │ │ + rsbeq r2, r4, r8, asr r9 │ │ │ │ + strdeq r2, [r4], #-106 @ 0xffffff96 @ │ │ │ │ + strhteq r2, [r4], #-98 @ 0xffffff9e │ │ │ │ + rsbeq r2, r4, sl, ror r4 │ │ │ │ + rsbeq sp, r2, sl, lsr #1 │ │ │ │ + rsbeq r2, r4, ip, asr r4 │ │ │ │ + rsbeq sp, r2, ip, lsl #1 │ │ │ │ + rsbeq r2, r4, lr, lsr r4 │ │ │ │ + rsbeq sp, r2, lr, rrx │ │ │ │ + rsbeq r2, r4, r0, lsr #8 │ │ │ │ + rsbeq sp, r2, r0, asr r0 │ │ │ │ + rsbeq r2, r4, r2, lsl #8 │ │ │ │ + rsbeq sp, r2, r2, lsr r0 │ │ │ │ + rsbeq r2, r4, r4, ror #7 │ │ │ │ + rsbeq sp, r2, r4, lsl r0 │ │ │ │ + rsbeq r2, r4, r6, asr #7 │ │ │ │ + strdeq ip, [r2], #-246 @ 0xffffff0a @ │ │ │ │ + rsbeq r2, r4, r8, lsr #7 │ │ │ │ + ldrdeq ip, [r2], #-248 @ 0xffffff08 @ │ │ │ │ + rsbeq r2, r4, sl, lsl #7 │ │ │ │ + strhteq ip, [r2], #-250 @ 0xffffff06 │ │ │ │ + rsbeq r2, r4, ip, ror #6 │ │ │ │ + mlseq r2, ip, pc, ip @ │ │ │ │ @ instruction: 0xf8df4680 │ │ │ │ vaba.s8 d16, d0, d16 │ │ │ │ ldrbtmi r5, [r8], #-399 @ 0xfffffe71 │ │ │ │ @ instruction: 0xf65e300c │ │ │ │ @ instruction: 0xf8dffe8d │ │ │ │ strbmi r0, [r1], -r4, lsr #14 │ │ │ │ @ instruction: 0xf65e4478 │ │ │ │ @@ -432258,15 +432258,15 @@ │ │ │ │ ldmlt r1!, {r1, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc} │ │ │ │ @ instruction: 0x3181f896 │ │ │ │ tstpeq ip, #3 @ p-variant is OBSOLETE │ │ │ │ @ instruction: 0xf0002b18 │ │ │ │ ldc 2, cr8, [r6, #648] @ 0x288 │ │ │ │ vmov.f64 d7, #0 @ 0x40000000 2.0 │ │ │ │ blls 9d822c │ │ │ │ - blvs 87497c │ │ │ │ + blvs 87497c │ │ │ │ ldmdbls pc, {r9, sl, sp} @ │ │ │ │ ldmdavs r8, {r4, r5, sl, fp, sp, pc} │ │ │ │ blhi 374bbc >::_M_default_append(unsigned int)@@Base+0xf1ff8> │ │ │ │ blx fe7f5e6a │ │ │ │ @ instruction: 0xf6e14607 │ │ │ │ strmi pc, [r3], -pc, lsr #28 │ │ │ │ vst1.8 {d25-d26}, [pc :128], r8 │ │ │ │ @@ -432484,62 +432484,62 @@ │ │ │ │ @ instruction: 0xf65e4478 │ │ │ │ @ instruction: 0xf7fdfbc9 │ │ │ │ svclt 0x0000beea │ │ │ │ andhi pc, r0, pc, lsr #7 │ │ │ │ andeq r0, r0, r0 │ │ │ │ subsmi r0, r9, r0 │ │ │ │ ... │ │ │ │ - rsbeq r2, r4, sl, asr #4 │ │ │ │ - rsbeq ip, r2, r8, ror lr │ │ │ │ - rsbeq r2, r4, r8, lsr #4 │ │ │ │ - rsbeq ip, r2, r6, asr lr │ │ │ │ - rsbeq r2, r4, r6, lsl #4 │ │ │ │ - rsbeq ip, r2, r4, lsr lr │ │ │ │ - rsbeq r2, r4, r4, ror #3 │ │ │ │ - rsbeq ip, r2, r2, lsl lr │ │ │ │ - rsbeq r2, r4, r2, asr #3 │ │ │ │ - strdeq ip, [r2], #-208 @ 0xffffff30 @ │ │ │ │ - rsbeq r2, r4, r0, lsr #3 │ │ │ │ - rsbeq ip, r2, lr, asr #27 │ │ │ │ - rsbeq r2, r4, lr, ror r1 │ │ │ │ - rsbeq ip, r2, ip, lsr #27 │ │ │ │ - rsbeq r2, r4, ip, asr r1 │ │ │ │ - rsbeq ip, r2, sl, lsl #27 │ │ │ │ - rsbeq r2, r4, sl, lsr r1 │ │ │ │ - rsbeq ip, r2, r8, ror #26 │ │ │ │ - rsbeq r2, r4, r8, lsl r1 │ │ │ │ - rsbeq ip, r2, r6, asr #26 │ │ │ │ - strdeq r2, [r4], #-6 @ │ │ │ │ - rsbeq ip, r2, r4, lsr #26 │ │ │ │ - ldrdeq r2, [r4], #-4 @ │ │ │ │ - rsbeq ip, r2, r2, lsl #26 │ │ │ │ - rsbeq r2, r4, r8, asr r1 │ │ │ │ - mlseq r4, r8, pc, r1 @ │ │ │ │ - rsbeq ip, r2, r6, asr #23 │ │ │ │ - rsbeq r1, r4, r8, ror pc │ │ │ │ - rsbeq ip, r2, r6, lsr #23 │ │ │ │ - rsbeq r1, r4, r8, asr pc │ │ │ │ - rsbeq ip, r2, r6, lsl #23 │ │ │ │ - rsbeq r1, r4, r8, lsr pc │ │ │ │ - rsbeq ip, r2, r6, ror #22 │ │ │ │ - strdeq r1, [r4], #-238 @ 0xffffff12 @ │ │ │ │ - rsbeq ip, r2, ip, lsr #22 │ │ │ │ - ldrdeq r1, [r4], #-236 @ 0xffffff14 @ │ │ │ │ - rsbeq ip, r2, sl, lsl #22 │ │ │ │ - mlseq r4, r6, lr, r1 │ │ │ │ - rsbeq r1, r4, r4, asr #23 │ │ │ │ - strdeq ip, [r2], #-116 @ 0xffffff8c @ │ │ │ │ - rsbeq r1, r4, r6, lsr #23 │ │ │ │ - ldrdeq ip, [r2], #-118 @ 0xffffff8a @ │ │ │ │ - rsbeq r1, r4, r8, lsl #23 │ │ │ │ - strhteq ip, [r2], #-120 @ 0xffffff88 │ │ │ │ - rsbeq r1, r4, sl, ror #22 │ │ │ │ - mlseq r2, sl, r7, ip │ │ │ │ - rsbeq r1, r4, ip, asr #22 │ │ │ │ - rsbeq ip, r2, ip, ror r7 │ │ │ │ + rsbeq r2, r4, r2, asr r2 │ │ │ │ + rsbeq ip, r2, r0, lsl #29 │ │ │ │ + rsbeq r2, r4, r0, lsr r2 │ │ │ │ + rsbeq ip, r2, lr, asr lr │ │ │ │ + rsbeq r2, r4, lr, lsl #4 │ │ │ │ + rsbeq ip, r2, ip, lsr lr │ │ │ │ + rsbeq r2, r4, ip, ror #3 │ │ │ │ + rsbeq ip, r2, sl, lsl lr │ │ │ │ + rsbeq r2, r4, sl, asr #3 │ │ │ │ + strdeq ip, [r2], #-216 @ 0xffffff28 @ │ │ │ │ + rsbeq r2, r4, r8, lsr #3 │ │ │ │ + ldrdeq ip, [r2], #-214 @ 0xffffff2a @ │ │ │ │ + rsbeq r2, r4, r6, lsl #3 │ │ │ │ + strhteq ip, [r2], #-212 @ 0xffffff2c │ │ │ │ + rsbeq r2, r4, r4, ror #2 │ │ │ │ + mlseq r2, r2, sp, ip │ │ │ │ + rsbeq r2, r4, r2, asr #2 │ │ │ │ + rsbeq ip, r2, r0, ror sp │ │ │ │ + rsbeq r2, r4, r0, lsr #2 │ │ │ │ + rsbeq ip, r2, lr, asr #26 │ │ │ │ + strdeq r2, [r4], #-14 @ │ │ │ │ + rsbeq ip, r2, ip, lsr #26 │ │ │ │ + ldrdeq r2, [r4], #-12 @ │ │ │ │ + rsbeq ip, r2, sl, lsl #26 │ │ │ │ + rsbeq r2, r4, r0, ror #2 │ │ │ │ + rsbeq r1, r4, r0, lsr #31 │ │ │ │ + rsbeq ip, r2, lr, asr #23 │ │ │ │ + rsbeq r1, r4, r0, lsl #31 │ │ │ │ + rsbeq ip, r2, lr, lsr #23 │ │ │ │ + rsbeq r1, r4, r0, ror #30 │ │ │ │ + rsbeq ip, r2, lr, lsl #23 │ │ │ │ + rsbeq r1, r4, r0, asr #30 │ │ │ │ + rsbeq ip, r2, lr, ror #22 │ │ │ │ + rsbeq r1, r4, r6, lsl #30 │ │ │ │ + rsbeq ip, r2, r4, lsr fp │ │ │ │ + rsbeq r1, r4, r4, ror #29 │ │ │ │ + rsbeq ip, r2, r2, lsl fp │ │ │ │ + mlseq r4, lr, lr, r1 │ │ │ │ + rsbeq r1, r4, ip, asr #23 │ │ │ │ + strdeq ip, [r2], #-124 @ 0xffffff84 @ │ │ │ │ + rsbeq r1, r4, lr, lsr #23 │ │ │ │ + ldrdeq ip, [r2], #-126 @ 0xffffff82 @ │ │ │ │ + mlseq r4, r0, fp, r1 │ │ │ │ + rsbeq ip, r2, r0, asr #15 │ │ │ │ + rsbeq r1, r4, r2, ror fp │ │ │ │ + rsbeq ip, r2, r2, lsr #15 │ │ │ │ + rsbeq r1, r4, r4, asr fp │ │ │ │ + rsbeq ip, r2, r4, lsl #15 │ │ │ │ @ instruction: 0xf8df4680 │ │ │ │ vaba.s8 d16, d16, d12 │ │ │ │ ldrbtmi r5, [r8], #-257 @ 0xfffffeff │ │ │ │ @ instruction: 0xf65e300c │ │ │ │ @ instruction: 0xf8dffa93 │ │ │ │ @ instruction: 0x46410790 │ │ │ │ @ instruction: 0xf65e4478 │ │ │ │ @@ -432564,15 +432564,15 @@ │ │ │ │ strmi fp, [r0], ip, asr #28 │ │ │ │ @ instruction: 0x074cf8df │ │ │ │ mvnsmi pc, r0, asr #4 │ │ │ │ andcc r4, ip, r8, ror r4 │ │ │ │ blx 19f714c │ │ │ │ @ instruction: 0x0740f8df │ │ │ │ ldrbtmi r4, [r8], #-1601 @ 0xfffff9bf │ │ │ │ - blx 87715a │ │ │ │ + blx 87715a │ │ │ │ mrclt 7, 1, APSR_nzcv, cr11, cr13, {7} │ │ │ │ @ instruction: 0xf8df4680 │ │ │ │ vaba.s8 d16, d0, d20 │ │ │ │ ldrbtmi r4, [r8], #-405 @ 0xfffffe6b │ │ │ │ @ instruction: 0xf65e300c │ │ │ │ @ instruction: 0xf8dffa4f │ │ │ │ strbmi r0, [r1], -r8, lsr #14 │ │ │ │ @@ -433019,80 +433019,80 @@ │ │ │ │ @ instruction: 0xf65d4478 │ │ │ │ @ instruction: 0xf7fdff99 │ │ │ │ svclt 0x0000baba │ │ │ │ andhi pc, r0, pc, lsr #7 │ │ │ │ andeq r0, r0, r0 │ │ │ │ subsmi r0, r9, r0 │ │ │ │ ... │ │ │ │ - rsbeq r1, r4, r6, asr sl │ │ │ │ - rsbeq ip, r2, r4, lsl #13 │ │ │ │ - rsbeq r1, r4, r4, lsr sl │ │ │ │ - rsbeq ip, r2, r2, ror #12 │ │ │ │ - rsbeq r1, r4, r2, lsl sl │ │ │ │ - rsbeq ip, r2, r0, asr #12 │ │ │ │ - strdeq r1, [r4], #-144 @ 0xffffff70 @ │ │ │ │ - rsbeq ip, r2, lr, lsl r6 │ │ │ │ - rsbeq r1, r4, lr, asr #19 │ │ │ │ - strdeq ip, [r2], #-92 @ 0xffffffa4 @ │ │ │ │ - rsbeq r1, r4, ip, lsr #19 │ │ │ │ - ldrdeq ip, [r2], #-90 @ 0xffffffa6 @ │ │ │ │ - rsbeq r1, r4, sl, lsl #19 │ │ │ │ - strhteq ip, [r2], #-88 @ 0xffffffa8 │ │ │ │ - rsbeq r1, r4, r0, ror #18 │ │ │ │ - rsbeq ip, r2, lr, lsl #11 │ │ │ │ - rsbeq r1, r4, ip, lsr r9 │ │ │ │ - rsbeq ip, r2, r2, ror r5 │ │ │ │ - rsbeq r1, r4, r6, lsl #18 │ │ │ │ - rsbeq ip, r2, r4, lsr r5 │ │ │ │ - rsbeq r8, r2, r0, lsr r0 │ │ │ │ - strhteq r1, [r4], #-130 @ 0xffffff7e │ │ │ │ - ldrdeq ip, [r2], #-78 @ 0xffffffb2 @ │ │ │ │ - rsbeq r1, r4, ip, ror r8 │ │ │ │ - rsbeq ip, r2, sl, lsr #9 │ │ │ │ - rsbeq r1, r4, sl, asr r8 │ │ │ │ - rsbeq ip, r2, r8, lsl #9 │ │ │ │ - rsbeq r1, r4, sl, lsr r8 │ │ │ │ - rsbeq ip, r2, r8, ror #8 │ │ │ │ - rsbeq r7, r2, ip, ror pc │ │ │ │ - rsbeq r1, r4, r8, lsl #16 │ │ │ │ - rsbeq ip, r2, r6, lsr r4 │ │ │ │ - rsbeq r1, r4, r6, ror #15 │ │ │ │ - rsbeq ip, r2, r4, lsl r4 │ │ │ │ - rsbeq r1, r4, r4, asr #15 │ │ │ │ - strdeq ip, [r2], #-50 @ 0xffffffce @ │ │ │ │ - rsbeq r1, r4, r2, lsr #15 │ │ │ │ - ldrdeq ip, [r2], #-48 @ 0xffffffd0 @ │ │ │ │ - rsbeq r1, r4, r0, lsl #15 │ │ │ │ - rsbeq ip, r2, lr, lsr #7 │ │ │ │ - rsbeq r1, r4, lr, asr r7 │ │ │ │ - rsbeq ip, r2, ip, lsl #7 │ │ │ │ - rsbeq r1, r4, ip, lsl r7 │ │ │ │ - rsbeq ip, r2, sl, asr #6 │ │ │ │ - rsbeq r1, r4, lr, ror #14 │ │ │ │ - ldrdeq r1, [r4], #-98 @ 0xffffff9e @ │ │ │ │ - rsbeq r1, r4, r4, ror r6 │ │ │ │ - rsbeq r1, r4, sl, lsl r6 │ │ │ │ - ldrdeq r1, [r4], #-60 @ 0xffffffc4 @ │ │ │ │ - rsbeq ip, r2, ip │ │ │ │ - strhteq r1, [r4], #-62 @ 0xffffffc2 │ │ │ │ - rsbeq fp, r2, lr, ror #31 │ │ │ │ - rsbeq r1, r4, r0, lsr #7 │ │ │ │ - ldrdeq fp, [r2], #-240 @ 0xffffff10 @ │ │ │ │ - rsbeq r1, r4, r2, lsl #7 │ │ │ │ - strhteq fp, [r2], #-242 @ 0xffffff0e │ │ │ │ - rsbeq r1, r4, r4, ror #6 │ │ │ │ - mlseq r2, r4, pc, fp @ │ │ │ │ - rsbeq r1, r4, r6, asr #6 │ │ │ │ - rsbeq fp, r2, r6, ror pc │ │ │ │ - rsbeq r1, r4, r8, lsr #6 │ │ │ │ - rsbeq fp, r2, r8, asr pc │ │ │ │ - rsbeq r1, r4, sl, lsl #6 │ │ │ │ - rsbeq fp, r2, sl, lsr pc │ │ │ │ - rsbeq r1, r4, ip, ror #5 │ │ │ │ - rsbeq fp, r2, ip, lsl pc │ │ │ │ + rsbeq r1, r4, lr, asr sl │ │ │ │ + rsbeq ip, r2, ip, lsl #13 │ │ │ │ + rsbeq r1, r4, ip, lsr sl │ │ │ │ + rsbeq ip, r2, sl, ror #12 │ │ │ │ + rsbeq r1, r4, sl, lsl sl │ │ │ │ + rsbeq ip, r2, r8, asr #12 │ │ │ │ + strdeq r1, [r4], #-152 @ 0xffffff68 @ │ │ │ │ + rsbeq ip, r2, r6, lsr #12 │ │ │ │ + ldrdeq r1, [r4], #-150 @ 0xffffff6a @ │ │ │ │ + rsbeq ip, r2, r4, lsl #12 │ │ │ │ + strhteq r1, [r4], #-148 @ 0xffffff6c │ │ │ │ + rsbeq ip, r2, r2, ror #11 │ │ │ │ + mlseq r4, r2, r9, r1 │ │ │ │ + rsbeq ip, r2, r0, asr #11 │ │ │ │ + rsbeq r1, r4, r8, ror #18 │ │ │ │ + mlseq r2, r6, r5, ip │ │ │ │ + rsbeq r1, r4, r4, asr #18 │ │ │ │ + rsbeq ip, r2, sl, ror r5 │ │ │ │ + rsbeq r1, r4, lr, lsl #18 │ │ │ │ + rsbeq ip, r2, ip, lsr r5 │ │ │ │ + rsbeq r8, r2, r8, lsr r0 │ │ │ │ + strhteq r1, [r4], #-138 @ 0xffffff76 │ │ │ │ + rsbeq ip, r2, r6, ror #9 │ │ │ │ + rsbeq r1, r4, r4, lsl #17 │ │ │ │ + strhteq ip, [r2], #-66 @ 0xffffffbe │ │ │ │ + rsbeq r1, r4, r2, ror #16 │ │ │ │ + mlseq r2, r0, r4, ip │ │ │ │ + rsbeq r1, r4, r2, asr #16 │ │ │ │ + rsbeq ip, r2, r0, ror r4 │ │ │ │ + rsbeq r7, r2, r4, lsl #31 │ │ │ │ + rsbeq r1, r4, r0, lsl r8 │ │ │ │ + rsbeq ip, r2, lr, lsr r4 │ │ │ │ + rsbeq r1, r4, lr, ror #15 │ │ │ │ + rsbeq ip, r2, ip, lsl r4 │ │ │ │ + rsbeq r1, r4, ip, asr #15 │ │ │ │ + strdeq ip, [r2], #-58 @ 0xffffffc6 @ │ │ │ │ + rsbeq r1, r4, sl, lsr #15 │ │ │ │ + ldrdeq ip, [r2], #-56 @ 0xffffffc8 @ │ │ │ │ + rsbeq r1, r4, r8, lsl #15 │ │ │ │ + strhteq ip, [r2], #-54 @ 0xffffffca │ │ │ │ + rsbeq r1, r4, r6, ror #14 │ │ │ │ + mlseq r2, r4, r3, ip │ │ │ │ + rsbeq r1, r4, r4, lsr #14 │ │ │ │ + rsbeq ip, r2, r2, asr r3 │ │ │ │ + rsbeq r1, r4, r6, ror r7 │ │ │ │ + ldrdeq r1, [r4], #-106 @ 0xffffff96 @ │ │ │ │ + rsbeq r1, r4, ip, ror r6 │ │ │ │ + rsbeq r1, r4, r2, lsr #12 │ │ │ │ + rsbeq r1, r4, r4, ror #7 │ │ │ │ + rsbeq ip, r2, r4, lsl r0 │ │ │ │ + rsbeq r1, r4, r6, asr #7 │ │ │ │ + strdeq fp, [r2], #-246 @ 0xffffff0a @ │ │ │ │ + rsbeq r1, r4, r8, lsr #7 │ │ │ │ + ldrdeq fp, [r2], #-248 @ 0xffffff08 @ │ │ │ │ + rsbeq r1, r4, sl, lsl #7 │ │ │ │ + strhteq fp, [r2], #-250 @ 0xffffff06 │ │ │ │ + rsbeq r1, r4, ip, ror #6 │ │ │ │ + mlseq r2, ip, pc, fp @ │ │ │ │ + rsbeq r1, r4, lr, asr #6 │ │ │ │ + rsbeq fp, r2, lr, ror pc │ │ │ │ + rsbeq r1, r4, r0, lsr r3 │ │ │ │ + rsbeq fp, r2, r0, ror #30 │ │ │ │ + rsbeq r1, r4, r2, lsl r3 │ │ │ │ + rsbeq fp, r2, r2, asr #30 │ │ │ │ + strdeq r1, [r4], #-36 @ 0xffffffdc @ │ │ │ │ + rsbeq fp, r2, r4, lsr #30 │ │ │ │ stmmi r6, {r7, r9, sl, lr} │ │ │ │ bicsmi pc, sl, r0, asr #4 │ │ │ │ andcc r4, ip, r8, ror r4 │ │ │ │ mcr2 6, 2, pc, cr0, cr13, {2} @ │ │ │ │ strbmi r4, [r1], -r3, lsl #17 │ │ │ │ @ instruction: 0xf65d4478 │ │ │ │ @ instruction: 0xf7fdfefb │ │ │ │ @@ -433220,50 +433220,50 @@ │ │ │ │ vadd.i8 d20, d0, d24 │ │ │ │ ldrbtmi r4, [r8], #-469 @ 0xfffffe2b │ │ │ │ @ instruction: 0xf65d300c │ │ │ │ stmdami r6!, {r0, r6, r8, sl, fp, ip, sp, lr, pc} │ │ │ │ ldrbtmi r4, [r8], #-1601 @ 0xfffff9bf │ │ │ │ ldc2l 6, cr15, [ip, #372]! @ 0x174 │ │ │ │ ldmdblt sp, {r0, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc} │ │ │ │ - strhteq r1, [r4], #-16 │ │ │ │ - rsbeq fp, r2, r0, ror #27 │ │ │ │ - mlseq r4, r2, r1, r1 │ │ │ │ - rsbeq fp, r2, r2, asr #27 │ │ │ │ - rsbeq r1, r4, r4, ror r1 │ │ │ │ - rsbeq fp, r2, r4, lsr #27 │ │ │ │ - rsbeq r1, r4, r6, asr r1 │ │ │ │ - rsbeq fp, r2, r6, lsl #27 │ │ │ │ - rsbeq r1, r4, r8, lsr r1 │ │ │ │ - rsbeq fp, r2, r8, ror #26 │ │ │ │ - rsbeq r1, r4, sl, lsl r1 │ │ │ │ - rsbeq fp, r2, sl, asr #26 │ │ │ │ - strdeq r1, [r4], #-12 @ │ │ │ │ - rsbeq fp, r2, ip, lsr #26 │ │ │ │ - ldrdeq r1, [r4], #-14 @ │ │ │ │ - rsbeq fp, r2, lr, lsl #26 │ │ │ │ - rsbeq r1, r4, r0, asr #1 │ │ │ │ - strdeq fp, [r2], #-192 @ 0xffffff40 @ │ │ │ │ - rsbeq r1, r4, r2, lsr #1 │ │ │ │ - ldrdeq fp, [r2], #-194 @ 0xffffff3e @ │ │ │ │ - rsbeq r1, r4, r4, lsl #1 │ │ │ │ - strhteq fp, [r2], #-196 @ 0xffffff3c │ │ │ │ - rsbeq r1, r4, r6, rrx │ │ │ │ - mlseq r2, r6, ip, fp │ │ │ │ - rsbeq r1, r4, r8, asr #32 │ │ │ │ - rsbeq fp, r2, r8, ror ip │ │ │ │ - rsbeq r1, r4, sl, lsr #32 │ │ │ │ - rsbeq fp, r2, sl, asr ip │ │ │ │ - rsbeq r1, r4, ip │ │ │ │ - rsbeq fp, r2, ip, lsr ip │ │ │ │ - rsbeq r0, r4, lr, ror #31 │ │ │ │ - rsbeq fp, r2, lr, lsl ip │ │ │ │ - ldrdeq r0, [r4], #-240 @ 0xffffff10 @ │ │ │ │ - rsbeq fp, r2, r0, lsl #24 │ │ │ │ - strhteq r0, [r4], #-242 @ 0xffffff0e │ │ │ │ - rsbeq fp, r2, r2, ror #23 │ │ │ │ + strhteq r1, [r4], #-24 @ 0xffffffe8 │ │ │ │ + rsbeq fp, r2, r8, ror #27 │ │ │ │ + mlseq r4, sl, r1, r1 │ │ │ │ + rsbeq fp, r2, sl, asr #27 │ │ │ │ + rsbeq r1, r4, ip, ror r1 │ │ │ │ + rsbeq fp, r2, ip, lsr #27 │ │ │ │ + rsbeq r1, r4, lr, asr r1 │ │ │ │ + rsbeq fp, r2, lr, lsl #27 │ │ │ │ + rsbeq r1, r4, r0, asr #2 │ │ │ │ + rsbeq fp, r2, r0, ror sp │ │ │ │ + rsbeq r1, r4, r2, lsr #2 │ │ │ │ + rsbeq fp, r2, r2, asr sp │ │ │ │ + rsbeq r1, r4, r4, lsl #2 │ │ │ │ + rsbeq fp, r2, r4, lsr sp │ │ │ │ + rsbeq r1, r4, r6, ror #1 │ │ │ │ + rsbeq fp, r2, r6, lsl sp │ │ │ │ + rsbeq r1, r4, r8, asr #1 │ │ │ │ + strdeq fp, [r2], #-200 @ 0xffffff38 @ │ │ │ │ + rsbeq r1, r4, sl, lsr #1 │ │ │ │ + ldrdeq fp, [r2], #-202 @ 0xffffff36 @ │ │ │ │ + rsbeq r1, r4, ip, lsl #1 │ │ │ │ + strhteq fp, [r2], #-204 @ 0xffffff34 │ │ │ │ + rsbeq r1, r4, lr, rrx │ │ │ │ + mlseq r2, lr, ip, fp │ │ │ │ + rsbeq r1, r4, r0, asr r0 │ │ │ │ + rsbeq fp, r2, r0, lsl #25 │ │ │ │ + rsbeq r1, r4, r2, lsr r0 │ │ │ │ + rsbeq fp, r2, r2, ror #24 │ │ │ │ + rsbeq r1, r4, r4, lsl r0 │ │ │ │ + rsbeq fp, r2, r4, asr #24 │ │ │ │ + strdeq r0, [r4], #-246 @ 0xffffff0a @ │ │ │ │ + rsbeq fp, r2, r6, lsr #24 │ │ │ │ + ldrdeq r0, [r4], #-248 @ 0xffffff08 @ │ │ │ │ + rsbeq fp, r2, r8, lsl #24 │ │ │ │ + strhteq r0, [r4], #-250 @ 0xffffff06 │ │ │ │ + rsbeq fp, r2, sl, ror #23 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl fed114b8 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r2, r8, ror #31 │ │ │ │ strmi r4, [r8], -r5, lsl #12 │ │ │ │ vmax.s32 d20, d8, d12 │ │ │ │ stmdacs r0, {r0, r3, r4, r5, r7, r8, r9, fp, ip, sp, lr, pc} │ │ │ │ @@ -433310,21 +433310,21 @@ │ │ │ │ ldc2 6, cr15, [r2], {93} @ 0x5d │ │ │ │ stmdbls r1, {r0, r1, r3, fp, lr} │ │ │ │ @ instruction: 0xf65d4478 │ │ │ │ blls 2398b0 │ │ │ │ @ instruction: 0x211ae7bd │ │ │ │ vmax.s32 d20, d8, d16 │ │ │ │ strb pc, [fp, pc, asr #22] @ │ │ │ │ - mlseq r2, r4, r9, r9 │ │ │ │ - ldrdeq r0, [r4], #-230 @ 0xffffff1a @ │ │ │ │ - rsbeq fp, r2, r6, lsl #22 │ │ │ │ - rsbeq r0, r4, sl, ror lr │ │ │ │ - rsbeq fp, r2, sl, lsr #21 │ │ │ │ - rsbeq r0, r4, r4, asr lr │ │ │ │ - rsbeq fp, r2, r4, lsl #21 │ │ │ │ + mlseq r2, ip, r9, r9 │ │ │ │ + ldrdeq r0, [r4], #-238 @ 0xffffff12 @ │ │ │ │ + rsbeq fp, r2, lr, lsl #22 │ │ │ │ + rsbeq r0, r4, r2, lsl #29 │ │ │ │ + strhteq fp, [r2], #-162 @ 0xffffff5e │ │ │ │ + rsbeq r0, r4, ip, asr lr │ │ │ │ + rsbeq fp, r2, ip, lsl #21 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ blhi 2f5864 >::_M_default_append(unsigned int)@@Base+0x72ca0> │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ cdpeq 8, 11, cr15, cr8, cr12, {6} │ │ │ │ strmi fp, [r0], r5, asr #1 │ │ │ │ andsls r4, r1, #145752064 @ 0x8b00000 │ │ │ │ @@ -433537,30 +433537,30 @@ │ │ │ │ subsmi r0, r9, r0 │ │ │ │ andcs r0, r0, r0 │ │ │ │ andmi sl, r2, #95 @ 0x5f │ │ │ │ ... │ │ │ │ rsbeq r4, lr, sl, asr #12 │ │ │ │ @ instruction: 0x000011b8 │ │ │ │ mlseq lr, r6, r4, r4 │ │ │ │ - rsbeq r0, r4, r4, lsl #24 │ │ │ │ - rsbeq fp, r2, r4, lsr r8 │ │ │ │ - rsbeq r0, r4, r8, asr #23 │ │ │ │ - strdeq fp, [r2], #-120 @ 0xffffff88 @ │ │ │ │ - strhteq r0, [r4], #-176 @ 0xffffff50 │ │ │ │ - rsbeq fp, r2, r0, ror #15 │ │ │ │ - rsbeq r0, r4, r6, ror #22 │ │ │ │ - mlseq r2, r6, r7, fp │ │ │ │ - mlseq r4, r0, ip, r0 │ │ │ │ - mlseq r4, r6, ip, r0 │ │ │ │ - rsbeq r0, r4, r6, lsr #22 │ │ │ │ - rsbeq fp, r2, r6, asr r7 │ │ │ │ - strdeq r0, [r4], #-174 @ 0xffffff52 @ │ │ │ │ - rsbeq fp, r2, lr, lsr #14 │ │ │ │ - rsbeq r0, r4, r4, ror #21 │ │ │ │ - rsbeq fp, r2, r4, lsl r7 │ │ │ │ + rsbeq r0, r4, ip, lsl #24 │ │ │ │ + rsbeq fp, r2, ip, lsr r8 │ │ │ │ + ldrdeq r0, [r4], #-176 @ 0xffffff50 @ │ │ │ │ + rsbeq fp, r2, r0, lsl #16 │ │ │ │ + strhteq r0, [r4], #-184 @ 0xffffff48 │ │ │ │ + rsbeq fp, r2, r8, ror #15 │ │ │ │ + rsbeq r0, r4, lr, ror #22 │ │ │ │ + mlseq r2, lr, r7, fp │ │ │ │ + mlseq r4, r8, ip, r0 │ │ │ │ + mlseq r4, lr, ip, r0 │ │ │ │ + rsbeq r0, r4, lr, lsr #22 │ │ │ │ + rsbeq fp, r2, lr, asr r7 │ │ │ │ + rsbeq r0, r4, r6, lsl #22 │ │ │ │ + rsbeq fp, r2, r6, lsr r7 │ │ │ │ + rsbeq r0, r4, ip, ror #21 │ │ │ │ + rsbeq fp, r2, ip, lsl r7 │ │ │ │ bleq fed75dd8 │ │ │ │ strbmi r6, [r0], -fp, ror #16 │ │ │ │ ldmibpl sl, {r2, r3, r4, r8, fp, ip, pc}^ │ │ │ │ blvs 9f5db0 │ │ │ │ blvc a75db4 │ │ │ │ bleq ff376240 │ │ │ │ blx 5f6338 │ │ │ │ @@ -433731,29 +433731,29 @@ │ │ │ │ cdp 8, 11, cr0, cr1, cr0, {0} │ │ │ │ vmov.f64 d7, d7 │ │ │ │ eors r8, lr, r7, asr #22 │ │ │ │ andhi pc, r0, pc, lsr #7 │ │ │ │ ... │ │ │ │ andcs r0, r0, r0 │ │ │ │ andmi sl, r2, #95 @ 0x5f │ │ │ │ - mlseq r2, lr, r3, r8 │ │ │ │ - rsbeq r0, r4, sl, lsl #18 │ │ │ │ - rsbeq fp, r2, sl, lsr r5 │ │ │ │ - rsbeq r0, r4, lr, ror #17 │ │ │ │ - rsbeq fp, r2, lr, lsl r5 │ │ │ │ - rsbeq r0, r4, sl, lsr #17 │ │ │ │ - ldrdeq fp, [r2], #-74 @ 0xffffffb6 @ │ │ │ │ - rsbeq r0, r4, lr, lsl #17 │ │ │ │ - strhteq fp, [r2], #-78 @ 0xffffffb2 │ │ │ │ - rsbeq r0, r4, r2, ror r8 │ │ │ │ - rsbeq fp, r2, r2, lsr #9 │ │ │ │ - rsbeq r0, r4, r8, asr r8 │ │ │ │ - rsbeq fp, r2, r8, lsl #9 │ │ │ │ - rsbeq r0, r4, ip, lsr r8 │ │ │ │ - rsbeq fp, r2, ip, ror #8 │ │ │ │ + rsbeq r8, r2, r6, lsr #7 │ │ │ │ + rsbeq r0, r4, r2, lsl r9 │ │ │ │ + rsbeq fp, r2, r2, asr #10 │ │ │ │ + strdeq r0, [r4], #-134 @ 0xffffff7a @ │ │ │ │ + rsbeq fp, r2, r6, lsr #10 │ │ │ │ + strhteq r0, [r4], #-130 @ 0xffffff7e │ │ │ │ + rsbeq fp, r2, r2, ror #9 │ │ │ │ + mlseq r4, r6, r8, r0 │ │ │ │ + rsbeq fp, r2, r6, asr #9 │ │ │ │ + rsbeq r0, r4, sl, ror r8 │ │ │ │ + rsbeq fp, r2, sl, lsr #9 │ │ │ │ + rsbeq r0, r4, r0, ror #16 │ │ │ │ + mlseq r2, r0, r4, fp │ │ │ │ + rsbeq r0, r4, r4, asr #16 │ │ │ │ + rsbeq fp, r2, r4, ror r4 │ │ │ │ @ instruction: 0x3181f896 │ │ │ │ tstpeq ip, #3 @ p-variant is OBSOLETE │ │ │ │ @ instruction: 0xf0133b04 │ │ │ │ ldrshle r0, [r1, #-248]! @ 0xffffff08 │ │ │ │ blvc 5f60cc │ │ │ │ blvc ff3f6548 │ │ │ │ blx 5f6640 │ │ │ │ @@ -434012,22 +434012,22 @@ │ │ │ │ vsqrt.f64 d21, d2 │ │ │ │ ldmle r8, {r4, r9, fp, ip, sp, lr, pc} │ │ │ │ blcs ff2b6948 │ │ │ │ blx 5f6a40 │ │ │ │ cdp 15, 11, cr11, cr0, cr8, {5} │ │ │ │ ldr r7, [r7, r2, asr #22] │ │ │ │ ... │ │ │ │ - strhteq r0, [r4], #-102 @ 0xffffff9a │ │ │ │ - rsbeq fp, r2, r6, ror #5 │ │ │ │ - rsbeq r0, r4, ip, ror r6 │ │ │ │ - rsbeq fp, r2, ip, lsr #5 │ │ │ │ - rsbeq r0, r4, r8, lsr r5 │ │ │ │ - rsbeq fp, r2, r8, ror #2 │ │ │ │ - rsbeq r0, r4, sl, ror r4 │ │ │ │ - rsbeq fp, r2, sl, ror #5 │ │ │ │ + strhteq r0, [r4], #-110 @ 0xffffff92 │ │ │ │ + rsbeq fp, r2, lr, ror #5 │ │ │ │ + rsbeq r0, r4, r4, lsl #13 │ │ │ │ + strhteq fp, [r2], #-36 @ 0xffffffdc │ │ │ │ + rsbeq r0, r4, r0, asr #10 │ │ │ │ + rsbeq fp, r2, r0, ror r1 │ │ │ │ + rsbeq r0, r4, r2, lsl #9 │ │ │ │ + strdeq fp, [r2], #-34 @ 0xffffffde @ │ │ │ │ strbmi r6, [r1], -r8, lsr #20 │ │ │ │ ldc2l 2, cr15, [r0, #828] @ 0x33c │ │ │ │ strbmi fp, [r1], -r8, ror #2 │ │ │ │ vmlsl.s8 q11, d15, d24 │ │ │ │ strmi pc, [r1], -fp, asr #27 │ │ │ │ vqdmlsl.s q11, d15, d24 │ │ │ │ stmdacs r0, {r0, r1, r2, r6, r7, r8, sl, fp, ip, sp, lr, pc} │ │ │ │ @@ -434153,15 +434153,15 @@ │ │ │ │ ldrtmi r4, [r8], -r2, lsl #13 │ │ │ │ @ instruction: 0xffa2f715 │ │ │ │ @ instruction: 0x46816831 │ │ │ │ @ instruction: 0xf7154638 │ │ │ │ ldmdavs r1!, {r0, r1, r5, r6, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ stc 6, cr4, [sp, #224] @ 0xe0 │ │ │ │ @ instruction: 0xf7150b16 │ │ │ │ - bls 87aaf0 │ │ │ │ + bls 87aaf0 │ │ │ │ blcs 11f6b88 │ │ │ │ stmib sp, {r0, r1, r8, sp}^ │ │ │ │ ldrtmi r9, [r8], -r1, lsl #4 │ │ │ │ strtmi r9, [sl], -r3, lsl #2 │ │ │ │ stmdbge ip!, {r0, r3, r4, r8, r9, fp, ip, pc} │ │ │ │ blne 776750 │ │ │ │ bleq ff23675c │ │ │ │ @@ -434357,27 +434357,27 @@ │ │ │ │ blls 9da088 │ │ │ │ blvc 376bdc │ │ │ │ stc 4, cr4, [r3, #140] @ 0x8c │ │ │ │ strb r7, [r6, r0, lsl #22] │ │ │ │ ... │ │ │ │ andge r0, r0, #0 │ │ │ │ rsbmi r1, sp, #148, 20 @ 0x94000 │ │ │ │ - strhteq fp, [r2], #-168 @ 0xffffff58 │ │ │ │ - mlseq r4, r8, r0, r0 │ │ │ │ - rsbeq sl, r2, r8, asr #25 │ │ │ │ - rsbeq r0, r4, r0, lsl #1 │ │ │ │ - strhteq sl, [r2], #-192 @ 0xffffff40 │ │ │ │ - rsbeq r0, r4, r8, rrx │ │ │ │ - mlseq r2, r8, ip, sl │ │ │ │ - rsbeq fp, r6, lr, lsr lr │ │ │ │ - rsbeq pc, r3, ip, lsl #30 │ │ │ │ - rsbeq sl, r2, ip, lsr fp │ │ │ │ - strdeq pc, [r3], #-228 @ 0xffffff1c @ │ │ │ │ - rsbeq sl, r2, r4, lsr #22 │ │ │ │ - mlseq r3, sl, lr, pc @ │ │ │ │ + rsbeq fp, r2, r0, asr #21 │ │ │ │ + rsbeq r0, r4, r0, lsr #1 │ │ │ │ + ldrdeq sl, [r2], #-192 @ 0xffffff40 @ │ │ │ │ + rsbeq r0, r4, r8, lsl #1 │ │ │ │ + strhteq sl, [r2], #-200 @ 0xffffff38 │ │ │ │ + rsbeq r0, r4, r0, ror r0 │ │ │ │ + rsbeq sl, r2, r0, lsr #25 │ │ │ │ + rsbeq fp, r6, r6, asr #28 │ │ │ │ + rsbeq pc, r3, r4, lsl pc @ │ │ │ │ + rsbeq sl, r2, r4, asr #22 │ │ │ │ + strdeq pc, [r3], #-236 @ 0xffffff14 @ │ │ │ │ + rsbeq sl, r2, ip, lsr #22 │ │ │ │ + rsbeq pc, r3, r2, lsr #29 │ │ │ │ stmdals lr, {r5, r7, r9, sl, lr} │ │ │ │ @ instruction: 0x46494652 │ │ │ │ stc2l 2, cr15, [r8, #1008] @ 0x3f0 │ │ │ │ blcs 2172e4 │ │ │ │ svcvs 0x006add27 │ │ │ │ @ instruction: 0xf8d54647 │ │ │ │ strcs r3, [r0], #-128 @ 0xffffff80 │ │ │ │ @@ -434690,35 +434690,35 @@ │ │ │ │ @ instruction: 0xf9c2f65c │ │ │ │ @ instruction: 0x4621481a │ │ │ │ @ instruction: 0xf65c4478 │ │ │ │ @ instruction: 0xf7fefa7d │ │ │ │ svclt 0x0000be2c │ │ │ │ andhi pc, r0, pc, lsr #7 │ │ │ │ ... │ │ │ │ - strhteq pc, [r3], #-252 @ 0xffffff04 @ │ │ │ │ - rsbeq pc, r3, r8, lsr #24 │ │ │ │ - rsbeq sl, r2, r8, asr r8 │ │ │ │ - ldrdeq pc, [r3], #-186 @ 0xffffff46 @ │ │ │ │ - rsbeq sl, r2, sl, lsl #16 │ │ │ │ - strhteq pc, [r3], #-190 @ 0xffffff42 @ │ │ │ │ - rsbeq sl, r2, lr, ror #15 │ │ │ │ - rsbeq pc, r3, lr, lsr sp @ │ │ │ │ - rsbeq pc, r3, r2, lsl #23 │ │ │ │ - strhteq sl, [r2], #-120 @ 0xffffff88 │ │ │ │ - rsbeq pc, r3, lr, lsr fp @ │ │ │ │ - rsbeq sl, r2, lr, ror #14 │ │ │ │ - mlseq r3, r8, ip, pc @ │ │ │ │ - strdeq pc, [r3], #-170 @ 0xffffff56 @ │ │ │ │ - rsbeq sl, r2, sl, lsr #14 │ │ │ │ - rsbeq pc, r3, lr, asr #22 │ │ │ │ - rsbeq pc, r3, r0, asr #22 │ │ │ │ - ldrdeq pc, [r3], #-140 @ 0xffffff74 @ │ │ │ │ - rsbeq sl, r2, ip, lsl #10 │ │ │ │ - strhteq pc, [r3], #-132 @ 0xffffff7c @ │ │ │ │ - rsbeq sl, r2, r4, ror #9 │ │ │ │ + rsbeq pc, r3, r4, asr #31 │ │ │ │ + rsbeq pc, r3, r0, lsr ip @ │ │ │ │ + rsbeq sl, r2, r0, ror #16 │ │ │ │ + rsbeq pc, r3, r2, ror #23 │ │ │ │ + rsbeq sl, r2, r2, lsl r8 │ │ │ │ + rsbeq pc, r3, r6, asr #23 │ │ │ │ + strdeq sl, [r2], #-118 @ 0xffffff8a @ │ │ │ │ + rsbeq pc, r3, r6, asr #26 │ │ │ │ + rsbeq pc, r3, sl, lsl #23 │ │ │ │ + rsbeq sl, r2, r0, asr #15 │ │ │ │ + rsbeq pc, r3, r6, asr #22 │ │ │ │ + rsbeq sl, r2, r6, ror r7 │ │ │ │ + rsbeq pc, r3, r0, lsr #25 │ │ │ │ + rsbeq pc, r3, r2, lsl #22 │ │ │ │ + rsbeq sl, r2, r2, lsr r7 │ │ │ │ + rsbeq pc, r3, r6, asr fp @ │ │ │ │ + rsbeq pc, r3, r8, asr #22 │ │ │ │ + rsbeq pc, r3, r4, ror #17 │ │ │ │ + rsbeq sl, r2, r4, lsl r5 │ │ │ │ + strhteq pc, [r3], #-140 @ 0xffffff74 @ │ │ │ │ + rsbeq sl, r2, ip, ror #9 │ │ │ │ strbmi r4, [r0], -r0, lsl #29 │ │ │ │ ldc2 3, cr15, [r8, #-420] @ 0xfffffe5c │ │ │ │ ldrbtmi sl, [lr], #-2336 @ 0xfffff6e0 │ │ │ │ orrseq pc, sl, #64, 12 @ 0x4000000 │ │ │ │ @ instruction: 0x46b24632 │ │ │ │ blx fe2f9304 │ │ │ │ ldc 8, cr6, [pc, #176] @ 1bba4c │ │ │ │ @@ -434839,31 +434839,31 @@ │ │ │ │ @ instruction: 0xf956f65c │ │ │ │ svclt 0x0000e7a9 │ │ │ │ @ instruction: 0xffffffff │ │ │ │ @ instruction: 0xffefffff │ │ │ │ ... │ │ │ │ @ instruction: 0xffffffff │ │ │ │ svcvc 0x00efffff │ │ │ │ - rsbeq pc, r3, r6, lsl r8 @ │ │ │ │ - rsbeq pc, r3, r0, lsr #15 │ │ │ │ - ldrdeq sl, [r2], #-48 @ 0xffffffd0 @ │ │ │ │ - rsbeq pc, r3, r2, lsl #15 │ │ │ │ - strhteq sl, [r2], #-50 @ 0xffffffce │ │ │ │ - rsbeq pc, r3, ip, lsr #14 │ │ │ │ - rsbeq sl, r2, ip, asr r3 │ │ │ │ - rsbeq pc, r3, r0, lsl r7 @ │ │ │ │ - rsbeq sl, r2, r0, asr #6 │ │ │ │ - strdeq pc, [r3], #-104 @ 0xffffff98 @ │ │ │ │ - rsbeq sl, r2, r8, lsr #6 │ │ │ │ - rsbeq pc, r3, ip, asr #13 │ │ │ │ - strdeq sl, [r2], #-44 @ 0xffffffd4 @ │ │ │ │ - mlseq r3, r4, r6, pc @ │ │ │ │ - rsbeq sl, r2, r4, asr #5 │ │ │ │ - rsbeq pc, r3, r6, ror #12 │ │ │ │ - mlseq r2, r6, r2, sl │ │ │ │ + rsbeq pc, r3, lr, lsl r8 @ │ │ │ │ + rsbeq pc, r3, r8, lsr #15 │ │ │ │ + ldrdeq sl, [r2], #-56 @ 0xffffffc8 @ │ │ │ │ + rsbeq pc, r3, sl, lsl #15 │ │ │ │ + strhteq sl, [r2], #-58 @ 0xffffffc6 │ │ │ │ + rsbeq pc, r3, r4, lsr r7 @ │ │ │ │ + rsbeq sl, r2, r4, ror #6 │ │ │ │ + rsbeq pc, r3, r8, lsl r7 @ │ │ │ │ + rsbeq sl, r2, r8, asr #6 │ │ │ │ + rsbeq pc, r3, r0, lsl #14 │ │ │ │ + rsbeq sl, r2, r0, lsr r3 │ │ │ │ + ldrdeq pc, [r3], #-100 @ 0xffffff9c @ │ │ │ │ + rsbeq sl, r2, r4, lsl #6 │ │ │ │ + mlseq r3, ip, r6, pc @ │ │ │ │ + rsbeq sl, r2, ip, asr #5 │ │ │ │ + rsbeq pc, r3, lr, ror #12 │ │ │ │ + mlseq r2, lr, r2, sl │ │ │ │ @ instruction: 0xf8cd4ae2 │ │ │ │ ldrbtmi r9, [sl], #-80 @ 0xffffffb0 │ │ │ │ bmi ffa20428 │ │ │ │ andsls r4, r8, #2046820352 @ 0x7a000000 │ │ │ │ andsls r2, r2, #0, 4 │ │ │ │ stmdavs r8!, {r1, r4, r9, fp, ip, pc} │ │ │ │ vqsub.u8 d20, d16, d3 │ │ │ │ @@ -434964,15 +434964,15 @@ │ │ │ │ @ instruction: 0xf5033004 │ │ │ │ ldc 3, cr6, [r3, #-712] @ 0xfffffd38 │ │ │ │ vmov.f64 d5, #2 @ 0x40100000 2.250 │ │ │ │ vcmpe.f64 d6, d6 │ │ │ │ vsqrt.f64 d22, d5 │ │ │ │ vpmin.s8 d31, d0, d0 │ │ │ │ stmdavs r8!, {r1, r3, r7, pc} │ │ │ │ - blx 878b22 │ │ │ │ + blx 878b22 │ │ │ │ orrsne pc, r1, #64, 12 @ 0x4000000 │ │ │ │ andcs r9, r8, #0, 6 │ │ │ │ stmdbge sl!, {r0, r1, r2, r4, r5, r6, r8, r9, fp, lr} │ │ │ │ @ instruction: 0xf659447b │ │ │ │ stmibvs r8!, {r0, r3, r5, r8, fp, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf2cf4631 │ │ │ │ @ instruction: 0x4604f8b5 │ │ │ │ @@ -435082,21 +435082,21 @@ │ │ │ │ @ instruction: 0x46404632 │ │ │ │ blx 3f8d22 │ │ │ │ blvc 1f7a1c │ │ │ │ vadd.f64 d9, d0, d28 │ │ │ │ vstr d7, [r3, #28] │ │ │ │ ldr r7, [r8], r0, lsl #22 │ │ │ │ ... │ │ │ │ - ldrdeq pc, [r3], #-82 @ 0xffffffae @ │ │ │ │ - rsbeq pc, r3, ip, asr #11 │ │ │ │ - rsbeq r7, r7, r8, asr sl │ │ │ │ - rsbeq pc, r3, sl, ror #15 │ │ │ │ - rsbeq pc, r3, r8, lsl r4 @ │ │ │ │ - rsbeq pc, r3, r2, ror r6 @ │ │ │ │ - rsbeq pc, r3, r6, asr #12 │ │ │ │ + ldrdeq pc, [r3], #-90 @ 0xffffffa6 @ │ │ │ │ + ldrdeq pc, [r3], #-84 @ 0xffffffac @ │ │ │ │ + rsbeq r7, r7, r0, ror #20 │ │ │ │ + strdeq pc, [r3], #-114 @ 0xffffff8e @ │ │ │ │ + rsbeq pc, r3, r0, lsr #8 │ │ │ │ + rsbeq pc, r3, sl, ror r6 @ │ │ │ │ + rsbeq pc, r3, lr, asr #12 │ │ │ │ ldmdble r6!, {r0, r1, r2, r3, r4, r5, r8, r9, fp, sp} │ │ │ │ biceq pc, r0, #3 │ │ │ │ eorle r2, sp, r0, asr #23 │ │ │ │ blpl ff1f7a54 │ │ │ │ blx 5f7b48 │ │ │ │ vmov.f64 d13, #118 @ 0x3fb00000 1.375 │ │ │ │ vmov.f64 d6, #64 @ 0x3e000000 0.125 │ │ │ │ @@ -435325,47 +435325,47 @@ │ │ │ │ blmi ba67e4 │ │ │ │ tstcs r4, r2, lsr r6 │ │ │ │ ldrbtmi r4, [fp], #-1600 @ 0xfffff9c0 │ │ │ │ blx 16790b8 │ │ │ │ stmdblt lr!, {r1, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc} │ │ │ │ andhi pc, r0, pc, lsr #7 │ │ │ │ ... │ │ │ │ - ldrdeq pc, [r3], #-16 @ │ │ │ │ - rsbeq pc, r3, r0, lsl #3 │ │ │ │ - rsbeq pc, r3, lr, lsr #2 │ │ │ │ - rsbeq pc, r3, ip, lsr r1 @ │ │ │ │ - rsbeq r9, r2, ip, ror #26 │ │ │ │ - rsbeq pc, r3, r0, lsr #2 │ │ │ │ - rsbeq r9, r2, r0, asr sp │ │ │ │ - strdeq pc, [r3], #-4 @ │ │ │ │ - rsbeq r9, r2, r4, lsr #26 │ │ │ │ - ldrdeq pc, [r3], #-8 @ │ │ │ │ - rsbeq r9, r2, r8, lsl #26 │ │ │ │ - strhteq pc, [r3], #-12 @ │ │ │ │ - rsbeq r9, r2, ip, ror #25 │ │ │ │ - rsbeq pc, r3, r0, lsr #1 │ │ │ │ - ldrdeq r9, [r2], #-192 @ 0xffffff40 @ │ │ │ │ - rsbeq pc, r3, lr, lsl r0 @ │ │ │ │ - rsbeq r9, r2, lr, asr #24 │ │ │ │ - strdeq lr, [r3], #-248 @ 0xffffff08 @ │ │ │ │ - rsbeq r9, r2, r8, lsr #24 │ │ │ │ - rsbeq lr, r3, r2, lsr #31 │ │ │ │ - ldrdeq r9, [r2], #-178 @ 0xffffff4e @ │ │ │ │ - rsbeq lr, r3, r6, lsl #31 │ │ │ │ - strhteq r9, [r2], #-182 @ 0xffffff4a │ │ │ │ - rsbeq lr, r3, r2, ror #30 │ │ │ │ - mlseq r2, r0, fp, r9 │ │ │ │ - rsbeq lr, r3, ip, lsl pc │ │ │ │ - rsbeq r9, r2, ip, asr #22 │ │ │ │ - rsbeq lr, r3, r0, lsl #30 │ │ │ │ - rsbeq r9, r2, r0, lsr fp │ │ │ │ - rsbeq lr, r3, r4, ror #29 │ │ │ │ - rsbeq r9, r2, r4, lsl fp │ │ │ │ - rsbeq pc, r3, r4 │ │ │ │ - rsbeq pc, r3, lr, rrx │ │ │ │ + ldrdeq pc, [r3], #-24 @ 0xffffffe8 @ │ │ │ │ + rsbeq pc, r3, r8, lsl #3 │ │ │ │ + rsbeq pc, r3, r6, lsr r1 @ │ │ │ │ + rsbeq pc, r3, r4, asr #2 │ │ │ │ + rsbeq r9, r2, r4, ror sp │ │ │ │ + rsbeq pc, r3, r8, lsr #2 │ │ │ │ + rsbeq r9, r2, r8, asr sp │ │ │ │ + strdeq pc, [r3], #-12 @ │ │ │ │ + rsbeq r9, r2, ip, lsr #26 │ │ │ │ + rsbeq pc, r3, r0, ror #1 │ │ │ │ + rsbeq r9, r2, r0, lsl sp │ │ │ │ + rsbeq pc, r3, r4, asr #1 │ │ │ │ + strdeq r9, [r2], #-196 @ 0xffffff3c @ │ │ │ │ + rsbeq pc, r3, r8, lsr #1 │ │ │ │ + ldrdeq r9, [r2], #-200 @ 0xffffff38 @ │ │ │ │ + rsbeq pc, r3, r6, lsr #32 │ │ │ │ + rsbeq r9, r2, r6, asr ip │ │ │ │ + rsbeq pc, r3, r0 │ │ │ │ + rsbeq r9, r2, r0, lsr ip │ │ │ │ + rsbeq lr, r3, sl, lsr #31 │ │ │ │ + ldrdeq r9, [r2], #-186 @ 0xffffff46 @ │ │ │ │ + rsbeq lr, r3, lr, lsl #31 │ │ │ │ + strhteq r9, [r2], #-190 @ 0xffffff42 │ │ │ │ + rsbeq lr, r3, sl, ror #30 │ │ │ │ + mlseq r2, r8, fp, r9 │ │ │ │ + rsbeq lr, r3, r4, lsr #30 │ │ │ │ + rsbeq r9, r2, r4, asr fp │ │ │ │ + rsbeq lr, r3, r8, lsl #30 │ │ │ │ + rsbeq r9, r2, r8, lsr fp │ │ │ │ + rsbeq lr, r3, ip, ror #29 │ │ │ │ + rsbeq r9, r2, ip, lsl fp │ │ │ │ + rsbeq pc, r3, ip │ │ │ │ + rsbeq pc, r3, r6, ror r0 @ │ │ │ │ ldcls 6, cr4, [r1, #-164] @ 0xffffff5c │ │ │ │ andge lr, r1, sp, asr #19 │ │ │ │ @ instruction: 0xf8cd2403 │ │ │ │ strbmi r9, [r0], -r0 │ │ │ │ strcs r6, [r1], #-44 @ 0xffffffd4 │ │ │ │ strls r9, [r3], #-2830 @ 0xfffff4f2 │ │ │ │ blx 1f7a3ac │ │ │ │ @@ -435576,56 +435576,56 @@ │ │ │ │ @ instruction: 0xf0402801 │ │ │ │ blmi d5ccd8 │ │ │ │ ldrbtmi r2, [fp], #-1536 @ 0xfffffa00 │ │ │ │ blmi d2134c │ │ │ │ tstls r5, #2063597568 @ 0x7b000000 │ │ │ │ svclt 0x0000e059 │ │ │ │ ... │ │ │ │ - rsbeq lr, r3, sl, ror #27 │ │ │ │ - rsbeq r9, r2, sl, lsl sl │ │ │ │ - rsbeq lr, r3, r6, asr #27 │ │ │ │ - strdeq r9, [r2], #-150 @ 0xffffff6a @ │ │ │ │ - mlseq r3, r4, sp, lr │ │ │ │ - rsbeq r9, r2, r2, asr #19 │ │ │ │ - rsbeq lr, r3, sl, ror sp │ │ │ │ - rsbeq r9, r2, r8, lsr #19 │ │ │ │ - rsbeq lr, r3, ip, asr #30 │ │ │ │ - rsbeq lr, r3, r4, asr #26 │ │ │ │ - rsbeq r9, r2, r4, ror r9 │ │ │ │ - rsbeq lr, r3, r8, lsr #26 │ │ │ │ - rsbeq r9, r2, r8, asr r9 │ │ │ │ - rsbeq lr, r3, ip, ror #25 │ │ │ │ - rsbeq r9, r2, ip, lsl r9 │ │ │ │ - ldrdeq lr, [r3], #-192 @ 0xffffff40 @ │ │ │ │ - rsbeq r9, r2, r0, lsl #18 │ │ │ │ - rsbeq lr, r3, r2, lsr #25 │ │ │ │ - ldrdeq r9, [r2], #-130 @ 0xffffff7e @ │ │ │ │ - rsbeq lr, r3, r6, ror ip │ │ │ │ - rsbeq r9, r2, r6, lsr #17 │ │ │ │ - rsbeq lr, r3, r2, lsr ip │ │ │ │ - rsbeq r9, r2, r2, ror #16 │ │ │ │ - rsbeq lr, r3, r2, lsl #24 │ │ │ │ - rsbeq r9, r2, r2, lsr r8 │ │ │ │ - rsbeq lr, r3, r6, ror #23 │ │ │ │ - rsbeq r9, r2, r6, lsl r8 │ │ │ │ - rsbeq lr, r3, sl, asr #23 │ │ │ │ - strdeq r9, [r2], #-122 @ 0xffffff86 @ │ │ │ │ - rsbeq lr, r3, lr, lsr #23 │ │ │ │ - ldrdeq r9, [r2], #-126 @ 0xffffff82 @ │ │ │ │ - mlseq r3, r4, fp, lr │ │ │ │ - rsbeq r9, r2, r2, asr #15 │ │ │ │ - rsbeq lr, r3, sl, ror fp │ │ │ │ - rsbeq r9, r2, r8, lsr #15 │ │ │ │ - rsbeq lr, r3, ip, asr fp │ │ │ │ - rsbeq r9, r2, ip, lsl #15 │ │ │ │ - rsbeq lr, r3, r6, lsr #22 │ │ │ │ - rsbeq r9, r2, r6, asr r7 │ │ │ │ - rsbeq lr, r3, r0, asr #21 │ │ │ │ - rsbeq sl, r2, r6, lsr #6 │ │ │ │ - mlseq r3, ip, sl, lr │ │ │ │ + strdeq lr, [r3], #-210 @ 0xffffff2e @ │ │ │ │ + rsbeq r9, r2, r2, lsr #20 │ │ │ │ + rsbeq lr, r3, lr, asr #27 │ │ │ │ + strdeq r9, [r2], #-158 @ 0xffffff62 @ │ │ │ │ + mlseq r3, ip, sp, lr │ │ │ │ + rsbeq r9, r2, sl, asr #19 │ │ │ │ + rsbeq lr, r3, r2, lsl #27 │ │ │ │ + strhteq r9, [r2], #-144 @ 0xffffff70 │ │ │ │ + rsbeq lr, r3, r4, asr pc │ │ │ │ + rsbeq lr, r3, ip, asr #26 │ │ │ │ + rsbeq r9, r2, ip, ror r9 │ │ │ │ + rsbeq lr, r3, r0, lsr sp │ │ │ │ + rsbeq r9, r2, r0, ror #18 │ │ │ │ + strdeq lr, [r3], #-196 @ 0xffffff3c @ │ │ │ │ + rsbeq r9, r2, r4, lsr #18 │ │ │ │ + ldrdeq lr, [r3], #-200 @ 0xffffff38 @ │ │ │ │ + rsbeq r9, r2, r8, lsl #18 │ │ │ │ + rsbeq lr, r3, sl, lsr #25 │ │ │ │ + ldrdeq r9, [r2], #-138 @ 0xffffff76 @ │ │ │ │ + rsbeq lr, r3, lr, ror ip │ │ │ │ + rsbeq r9, r2, lr, lsr #17 │ │ │ │ + rsbeq lr, r3, sl, lsr ip │ │ │ │ + rsbeq r9, r2, sl, ror #16 │ │ │ │ + rsbeq lr, r3, sl, lsl #24 │ │ │ │ + rsbeq r9, r2, sl, lsr r8 │ │ │ │ + rsbeq lr, r3, lr, ror #23 │ │ │ │ + rsbeq r9, r2, lr, lsl r8 │ │ │ │ + ldrdeq lr, [r3], #-178 @ 0xffffff4e @ │ │ │ │ + rsbeq r9, r2, r2, lsl #16 │ │ │ │ + strhteq lr, [r3], #-182 @ 0xffffff4a │ │ │ │ + rsbeq r9, r2, r6, ror #15 │ │ │ │ + mlseq r3, ip, fp, lr │ │ │ │ + rsbeq r9, r2, sl, asr #15 │ │ │ │ + rsbeq lr, r3, r2, lsl #23 │ │ │ │ + strhteq r9, [r2], #-112 @ 0xffffff90 │ │ │ │ + rsbeq lr, r3, r4, ror #22 │ │ │ │ + mlseq r2, r4, r7, r9 │ │ │ │ + rsbeq lr, r3, lr, lsr #22 │ │ │ │ + rsbeq r9, r2, lr, asr r7 │ │ │ │ + rsbeq lr, r3, r8, asr #21 │ │ │ │ + rsbeq sl, r2, lr, lsr #6 │ │ │ │ + rsbeq lr, r3, r4, lsr #21 │ │ │ │ blls 549fc4 │ │ │ │ addsmi r6, lr, #40, 16 @ 0x280000 │ │ │ │ adchi pc, r3, r0, lsl #5 │ │ │ │ eorne pc, r6, sl, asr r8 @ │ │ │ │ vmax.u16 q10, , q5 │ │ │ │ strmi pc, [r4], -r5, lsl #28 │ │ │ │ @ instruction: 0xf0402801 │ │ │ │ @@ -435801,35 +435801,35 @@ │ │ │ │ svclt 0x0000bbf8 │ │ │ │ andhi pc, r0, pc, lsr #7 │ │ │ │ @ instruction: 0xffffffff │ │ │ │ @ instruction: 0xffefffff │ │ │ │ ... │ │ │ │ @ instruction: 0xffffffff │ │ │ │ svcvc 0x00efffff │ │ │ │ - mlseq r3, r6, r9, lr │ │ │ │ - rsbeq lr, r3, r6, ror r9 │ │ │ │ - rsbeq r9, r2, r6, lsr #11 │ │ │ │ - rsbeq lr, r3, r0, ror #17 │ │ │ │ - rsbeq r9, r2, r0, lsl r5 │ │ │ │ - rsbeq lr, r3, r4, asr #17 │ │ │ │ - strdeq r9, [r2], #-68 @ 0xffffffbc @ │ │ │ │ - rsbeq lr, r3, ip, lsr #16 │ │ │ │ - rsbeq r9, r2, ip, asr r4 │ │ │ │ - rsbeq lr, r3, r4, lsl r8 │ │ │ │ - rsbeq r9, r2, r4, asr #8 │ │ │ │ - rsbeq lr, r3, r8, ror #15 │ │ │ │ - rsbeq r9, r2, r8, lsl r4 │ │ │ │ - rsbeq lr, r3, lr, asr #15 │ │ │ │ - strdeq r9, [r2], #-62 @ 0xffffffc2 @ │ │ │ │ - strhteq lr, [r3], #-114 @ 0xffffff8e │ │ │ │ - rsbeq r9, r2, r2, ror #7 │ │ │ │ - mlseq r3, r4, r7, lr │ │ │ │ - rsbeq r9, r2, r2, asr #7 │ │ │ │ - rsbeq lr, r3, r6, asr r7 │ │ │ │ - rsbeq r9, r2, r4, lsl #7 │ │ │ │ + mlseq r3, lr, r9, lr │ │ │ │ + rsbeq lr, r3, lr, ror r9 │ │ │ │ + rsbeq r9, r2, lr, lsr #11 │ │ │ │ + rsbeq lr, r3, r8, ror #17 │ │ │ │ + rsbeq r9, r2, r8, lsl r5 │ │ │ │ + rsbeq lr, r3, ip, asr #17 │ │ │ │ + strdeq r9, [r2], #-76 @ 0xffffffb4 @ │ │ │ │ + rsbeq lr, r3, r4, lsr r8 │ │ │ │ + rsbeq r9, r2, r4, ror #8 │ │ │ │ + rsbeq lr, r3, ip, lsl r8 │ │ │ │ + rsbeq r9, r2, ip, asr #8 │ │ │ │ + strdeq lr, [r3], #-112 @ 0xffffff90 @ │ │ │ │ + rsbeq r9, r2, r0, lsr #8 │ │ │ │ + ldrdeq lr, [r3], #-118 @ 0xffffff8a @ │ │ │ │ + rsbeq r9, r2, r6, lsl #8 │ │ │ │ + strhteq lr, [r3], #-122 @ 0xffffff86 │ │ │ │ + rsbeq r9, r2, sl, ror #7 │ │ │ │ + mlseq r3, ip, r7, lr │ │ │ │ + rsbeq r9, r2, sl, asr #7 │ │ │ │ + rsbeq lr, r3, lr, asr r7 │ │ │ │ + rsbeq r9, r2, ip, lsl #7 │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r8 │ │ │ │ bl fed13cf8 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strmi r0, [r5], -r8, ror #31 │ │ │ │ stcls 6, cr4, [r6], {8} │ │ │ │ ldrmi r4, [r7], -lr, lsl #12 │ │ │ │ @ instruction: 0xff6ef265 │ │ │ │ @@ -435860,16 +435860,16 @@ │ │ │ │ @ instruction: 0xf65b4478 │ │ │ │ @ instruction: 0x4628f951 │ │ │ │ svclt 0x0000bdf8 │ │ │ │ andhi pc, r0, pc, lsr #7 │ │ │ │ @ instruction: 0xffc00000 │ │ │ │ ldrshmi pc, [pc, #255] @ 1bcc83 @ │ │ │ │ ... │ │ │ │ - rsbeq lr, r3, ip, asr r6 │ │ │ │ - rsbeq r9, r2, ip, lsl #5 │ │ │ │ + rsbeq lr, r3, r4, ror #12 │ │ │ │ + mlseq r2, r4, r2, r9 │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl fed13d9c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fb8 │ │ │ │ @ instruction: 0xb08d25b8 │ │ │ │ ldrcc pc, [r4, #2271]! @ 0x8df │ │ │ │ ldrbtmi r2, [sl], #-1280 @ 0xfffffb00 │ │ │ │ @@ -436233,97 +436233,97 @@ │ │ │ │ andeq r0, r0, r0 │ │ │ │ subsmi r0, r9, r0 │ │ │ │ ... │ │ │ │ ldmibls r9, {r1, r3, r4, r7, r8, fp, ip, pc} │ │ │ │ svccc 0x00b99999 │ │ │ │ rsbeq r1, lr, r2, ror #28 │ │ │ │ @ instruction: 0x000011b8 │ │ │ │ - ldrdeq lr, [r3], #-84 @ 0xffffffac @ │ │ │ │ + ldrdeq lr, [r3], #-92 @ 0xffffffa4 @ │ │ │ │ @ instruction: 0xffffff03 │ │ │ │ - mlseq r3, r6, r8, lr │ │ │ │ - strhteq lr, [r3], #-134 @ 0xffffff7a │ │ │ │ + mlseq r3, lr, r8, lr │ │ │ │ + strhteq lr, [r3], #-142 @ 0xffffff72 │ │ │ │ andeq r0, r0, pc, ror r6 │ │ │ │ - rsbeq lr, r3, sl, ror r5 │ │ │ │ - rsbeq r9, r2, r8, lsr #3 │ │ │ │ + rsbeq lr, r3, r2, lsl #11 │ │ │ │ + strhteq r9, [r2], #-16 │ │ │ │ strhteq r1, [lr], #-210 @ 0xffffff2e │ │ │ │ - rsbeq lr, r3, lr, lsr r5 │ │ │ │ - rsbeq r9, r2, ip, ror #2 │ │ │ │ + rsbeq lr, r3, r6, asr #10 │ │ │ │ + rsbeq r9, r2, r4, ror r1 │ │ │ │ @ instruction: 0xffff98f5 │ │ │ │ @ instruction: 0xffffd5fd │ │ │ │ - strdeq lr, [r3], #-72 @ 0xffffffb8 @ │ │ │ │ - rsbeq r9, r2, r6, lsr #2 │ │ │ │ - ldrdeq lr, [r3], #-74 @ 0xffffffb6 @ │ │ │ │ - rsbeq r9, r2, r8, lsl #2 │ │ │ │ + rsbeq lr, r3, r0, lsl #10 │ │ │ │ + rsbeq r9, r2, lr, lsr #2 │ │ │ │ + rsbeq lr, r3, r2, ror #9 │ │ │ │ + rsbeq r9, r2, r0, lsl r1 │ │ │ │ @ instruction: 0xffff9ee9 │ │ │ │ @ instruction: 0xffff9e99 │ │ │ │ - mlseq r3, r4, r4, lr │ │ │ │ - rsbeq r9, r2, r2, asr #1 │ │ │ │ - rsbeq lr, r3, r6, ror r4 │ │ │ │ - rsbeq r9, r2, r4, lsr #1 │ │ │ │ + mlseq r3, ip, r4, lr │ │ │ │ + rsbeq r9, r2, sl, asr #1 │ │ │ │ + rsbeq lr, r3, lr, ror r4 │ │ │ │ + rsbeq r9, r2, ip, lsr #1 │ │ │ │ @ instruction: 0xffff9e2d │ │ │ │ - rsbeq lr, r3, r4, asr #8 │ │ │ │ - rsbeq r9, r2, r2, ror r0 │ │ │ │ - rsbeq lr, r3, lr, lsr #14 │ │ │ │ - rsbeq lr, r3, r0, asr r7 │ │ │ │ - rsbeq lr, r3, r2, lsl #8 │ │ │ │ - rsbeq r9, r2, r0, lsr r0 │ │ │ │ - rsbeq lr, r3, r0, ror #7 │ │ │ │ - rsbeq r9, r2, lr │ │ │ │ - rsbeq lr, r3, sl, lsl r7 │ │ │ │ - rsbeq lr, r3, r4, asr r7 │ │ │ │ - rsbeq lr, r3, r4, lsr #7 │ │ │ │ - ldrdeq r8, [r2], #-244 @ 0xffffff0c @ │ │ │ │ - rsbeq lr, r3, lr, lsr r7 │ │ │ │ - rsbeq lr, r3, r2, lsl #15 │ │ │ │ - rsbeq lr, r3, r8, ror #6 │ │ │ │ - mlseq r2, r8, pc, r8 @ │ │ │ │ - rsbeq lr, r3, sl, ror #14 │ │ │ │ - rsbeq lr, r3, r4, lsr #15 │ │ │ │ - rsbeq lr, r3, lr, lsr #6 │ │ │ │ - rsbeq r8, r2, lr, asr pc │ │ │ │ - mlseq r3, r4, r7, lr │ │ │ │ - rsbeq lr, r3, lr, lsr #15 │ │ │ │ - strdeq lr, [r3], #-36 @ 0xffffffdc @ │ │ │ │ - rsbeq r8, r2, r4, lsr #30 │ │ │ │ - mlseq r3, r6, r7, lr │ │ │ │ - rsbeq lr, r3, sl, asr #15 │ │ │ │ - strhteq lr, [r3], #-32 @ 0xffffffe0 │ │ │ │ - rsbeq r8, r2, r0, ror #29 │ │ │ │ - strhteq lr, [r3], #-120 @ 0xffffff88 │ │ │ │ - rsbeq lr, r3, r2, ror #15 │ │ │ │ - rsbeq lr, r3, r2, ror r2 │ │ │ │ - rsbeq r8, r2, r2, lsr #29 │ │ │ │ - rsbeq lr, r3, ip, lsl #16 │ │ │ │ - strhteq lr, [r3], #-122 @ 0xffffff86 │ │ │ │ - rsbeq lr, r3, lr, lsr #4 │ │ │ │ - rsbeq r8, r2, lr, asr lr │ │ │ │ - rsbeq lr, r3, r4, lsr r8 │ │ │ │ - ldrdeq lr, [r3], #-126 @ 0xffffff82 @ │ │ │ │ - rsbeq lr, r3, sl, ror #3 │ │ │ │ - rsbeq r8, r2, sl, lsl lr │ │ │ │ - rsbeq lr, r3, r0, lsl r8 │ │ │ │ - rsbeq lr, r3, sl, asr #16 │ │ │ │ - rsbeq lr, r3, ip, lsr #3 │ │ │ │ - ldrdeq r8, [r2], #-220 @ 0xffffff24 @ │ │ │ │ - rsbeq lr, r3, ip, lsl r8 │ │ │ │ - rsbeq lr, r3, lr, ror r8 │ │ │ │ - rsbeq lr, r3, r4, ror #2 │ │ │ │ - mlseq r2, r4, sp, r8 │ │ │ │ - rsbeq lr, r3, r2, ror r8 │ │ │ │ - ldrdeq lr, [r3], #-128 @ 0xffffff80 @ │ │ │ │ - rsbeq lr, r3, r0, lsr #2 │ │ │ │ - rsbeq r8, r2, r0, asr sp │ │ │ │ - rsbeq lr, r3, r6, lsr #17 │ │ │ │ - ldrdeq lr, [r3], #-130 @ 0xffffff7e @ │ │ │ │ - ldrdeq lr, [r3], #-4 @ │ │ │ │ - rsbeq r8, r2, r4, lsl #26 │ │ │ │ - strhteq lr, [r3], #-134 @ 0xffffff7a │ │ │ │ - rsbeq lr, r3, r0, ror #17 │ │ │ │ - rsbeq lr, r3, lr, lsl #1 │ │ │ │ - strhteq r8, [r2], #-206 @ 0xffffff32 │ │ │ │ + rsbeq lr, r3, ip, asr #8 │ │ │ │ + rsbeq r9, r2, sl, ror r0 │ │ │ │ + rsbeq lr, r3, r6, lsr r7 │ │ │ │ + rsbeq lr, r3, r8, asr r7 │ │ │ │ + rsbeq lr, r3, sl, lsl #8 │ │ │ │ + rsbeq r9, r2, r8, lsr r0 │ │ │ │ + rsbeq lr, r3, r8, ror #7 │ │ │ │ + rsbeq r9, r2, r6, lsl r0 │ │ │ │ + rsbeq lr, r3, r2, lsr #14 │ │ │ │ + rsbeq lr, r3, ip, asr r7 │ │ │ │ + rsbeq lr, r3, ip, lsr #7 │ │ │ │ + ldrdeq r8, [r2], #-252 @ 0xffffff04 @ │ │ │ │ + rsbeq lr, r3, r6, asr #14 │ │ │ │ + rsbeq lr, r3, sl, lsl #15 │ │ │ │ + rsbeq lr, r3, r0, ror r3 │ │ │ │ + rsbeq r8, r2, r0, lsr #31 │ │ │ │ + rsbeq lr, r3, r2, ror r7 │ │ │ │ + rsbeq lr, r3, ip, lsr #15 │ │ │ │ + rsbeq lr, r3, r6, lsr r3 │ │ │ │ + rsbeq r8, r2, r6, ror #30 │ │ │ │ + mlseq r3, ip, r7, lr │ │ │ │ + strhteq lr, [r3], #-118 @ 0xffffff8a │ │ │ │ + strdeq lr, [r3], #-44 @ 0xffffffd4 @ │ │ │ │ + rsbeq r8, r2, ip, lsr #30 │ │ │ │ + mlseq r3, lr, r7, lr │ │ │ │ + ldrdeq lr, [r3], #-114 @ 0xffffff8e @ │ │ │ │ + strhteq lr, [r3], #-40 @ 0xffffffd8 │ │ │ │ + rsbeq r8, r2, r8, ror #29 │ │ │ │ + rsbeq lr, r3, r0, asr #15 │ │ │ │ + rsbeq lr, r3, sl, ror #15 │ │ │ │ + rsbeq lr, r3, sl, ror r2 │ │ │ │ + rsbeq r8, r2, sl, lsr #29 │ │ │ │ + rsbeq lr, r3, r4, lsl r8 │ │ │ │ + rsbeq lr, r3, r2, asr #15 │ │ │ │ + rsbeq lr, r3, r6, lsr r2 │ │ │ │ + rsbeq r8, r2, r6, ror #28 │ │ │ │ + rsbeq lr, r3, ip, lsr r8 │ │ │ │ + rsbeq lr, r3, r6, ror #15 │ │ │ │ + strdeq lr, [r3], #-18 @ 0xffffffee @ │ │ │ │ + rsbeq r8, r2, r2, lsr #28 │ │ │ │ + rsbeq lr, r3, r8, lsl r8 │ │ │ │ + rsbeq lr, r3, r2, asr r8 │ │ │ │ + strhteq lr, [r3], #-20 @ 0xffffffec │ │ │ │ + rsbeq r8, r2, r4, ror #27 │ │ │ │ + rsbeq lr, r3, r4, lsr #16 │ │ │ │ + rsbeq lr, r3, r6, lsl #17 │ │ │ │ + rsbeq lr, r3, ip, ror #2 │ │ │ │ + mlseq r2, ip, sp, r8 │ │ │ │ + rsbeq lr, r3, sl, ror r8 │ │ │ │ + ldrdeq lr, [r3], #-136 @ 0xffffff78 @ │ │ │ │ + rsbeq lr, r3, r8, lsr #2 │ │ │ │ + rsbeq r8, r2, r8, asr sp │ │ │ │ + rsbeq lr, r3, lr, lsr #17 │ │ │ │ + ldrdeq lr, [r3], #-138 @ 0xffffff76 @ │ │ │ │ + ldrdeq lr, [r3], #-12 @ │ │ │ │ + rsbeq r8, r2, ip, lsl #26 │ │ │ │ + strhteq lr, [r3], #-142 @ 0xffffff72 │ │ │ │ + rsbeq lr, r3, r8, ror #17 │ │ │ │ + mlseq r3, r6, r0, lr │ │ │ │ + rsbeq r8, r2, r6, asr #25 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ bl fed144b8 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strdlt r0, [r3], r0 @ │ │ │ │ stc2l 7, cr15, [r8], #-1020 @ 0xfffffc04 │ │ │ │ stmdacs r1, {r0, r1, r9, sl, lr} │ │ │ │ ldrmi sp, [r8], -r2, lsl #2 │ │ │ │ @@ -436333,16 +436333,16 @@ │ │ │ │ andcc r4, ip, r8, ror r4 │ │ │ │ ldc2l 6, cr15, [sl], {90} @ 0x5a │ │ │ │ stmdbls r1, {r0, r2, fp, lr} │ │ │ │ @ instruction: 0xf65a4478 │ │ │ │ blls 23c940 │ │ │ │ andlt r4, r3, r8, lsl r6 │ │ │ │ svclt 0x0000bd00 │ │ │ │ - rsbeq sp, r3, r4, ror #29 │ │ │ │ - rsbeq r8, r2, r4, lsl fp │ │ │ │ + rsbeq sp, r3, ip, ror #29 │ │ │ │ + rsbeq r8, r2, ip, lsl fp │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r8 │ │ │ │ bl fed14504 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0x46080ff8 │ │ │ │ blx 1cf9ca6 │ │ │ │ blvc 2f8990 >::_M_default_append(unsigned int)@@Base+0x75dcc> │ │ │ │ andcs r4, r0, #3145728 @ 0x300000 │ │ │ │ @@ -436456,16 +436456,16 @@ │ │ │ │ andcc r4, ip, r8, ror r4 │ │ │ │ blx ffa7ae3a │ │ │ │ stmdbls r1, {r0, r2, fp, lr} │ │ │ │ @ instruction: 0xf65a4478 │ │ │ │ blls 23c750 │ │ │ │ andlt r4, r2, r8, lsl r6 │ │ │ │ svclt 0x0000bd10 │ │ │ │ - rsbeq lr, r3, ip, asr #10 │ │ │ │ - rsbeq r8, r2, r4, lsr #18 │ │ │ │ + rsbeq lr, r3, r4, asr r5 │ │ │ │ + rsbeq r8, r2, ip, lsr #18 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ bl fed146f4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strdlt r0, [r2], r0 @ │ │ │ │ strmi r4, [r8], -r4, lsl #12 │ │ │ │ vrhadd.s32 d25, d5, d1 │ │ │ │ bls 23becc │ │ │ │ @@ -436483,16 +436483,16 @@ │ │ │ │ @ instruction: 0xf65a300c │ │ │ │ stmdami r7, {r0, r2, r3, r5, r7, r8, r9, fp, ip, sp, lr, pc} │ │ │ │ ldrbtmi r9, [r8], #-2305 @ 0xfffff6ff │ │ │ │ stc2l 6, cr15, [r8], #-360 @ 0xfffffe98 │ │ │ │ ldrmi r9, [r8], -r1, lsl #22 │ │ │ │ ldclt 0, cr11, [r0, #-8] │ │ │ │ ... │ │ │ │ - rsbeq lr, r3, r2, ror #9 │ │ │ │ - strhteq r8, [r2], #-138 @ 0xffffff76 │ │ │ │ + rsbeq lr, r3, sl, ror #9 │ │ │ │ + rsbeq r8, r2, r2, asr #17 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl fed14764 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ bmi 7814ec │ │ │ │ blmi 7a9784 │ │ │ │ ldrbtmi r4, [sl], #-1541 @ 0xfffff9fb │ │ │ │ strmi r4, [ip], -r8, lsl #12 │ │ │ │ @@ -436514,15 +436514,15 @@ │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ mrsle r0, LR_svc │ │ │ │ andlt r2, r5, r1 │ │ │ │ @ instruction: 0xf654bd30 │ │ │ │ svclt 0x0000e8b6 │ │ │ │ mlseq lr, lr, r4, r1 │ │ │ │ @ instruction: 0x000011b8 │ │ │ │ - mlseq r3, lr, r4, lr │ │ │ │ + rsbeq lr, r3, r6, lsr #9 │ │ │ │ rsbeq r1, lr, r4, ror #8 │ │ │ │ mvnsmi lr, #737280 @ 0xb4000 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00c0f8cc │ │ │ │ addlt r4, r9, sl, ror #26 │ │ │ │ strcs r4, [r0], -sl, ror #24 │ │ │ │ @@ -436629,18 +436629,18 @@ │ │ │ │ blvs 278e00 │ │ │ │ @ instruction: 0xf653e7bd │ │ │ │ svclt 0x0000efd4 │ │ │ │ ... │ │ │ │ rsbeq r1, lr, r0, lsr #8 │ │ │ │ @ instruction: 0x000011b8 │ │ │ │ rsbeq r1, lr, r8, lsl #8 │ │ │ │ - strdeq lr, [r3], #-52 @ 0xffffffcc @ │ │ │ │ - rsbeq lr, r3, r2, asr #6 │ │ │ │ - rsbeq lr, r3, lr, lsr #5 │ │ │ │ - rsbeq r8, r2, r4, lsl #13 │ │ │ │ + strdeq lr, [r3], #-60 @ 0xffffffc4 @ │ │ │ │ + rsbeq lr, r3, sl, asr #6 │ │ │ │ + strhteq lr, [r3], #-38 @ 0xffffffda │ │ │ │ + rsbeq r8, r2, ip, lsl #13 │ │ │ │ mvnsmi lr, #737280 @ 0xb4000 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00b0f8cc │ │ │ │ ldmdami r6!, {r0, r1, r2, r9, sl, lr}^ │ │ │ │ strmi fp, [sp], -sp, lsl #1 │ │ │ │ ldrbtmi r4, [r8], #-2421 @ 0xfffff68b │ │ │ │ @@ -436759,22 +436759,22 @@ │ │ │ │ svclt 0x0000eed2 │ │ │ │ andhi pc, r0, pc, lsr #7 │ │ │ │ @ instruction: 0xffffffff │ │ │ │ @ instruction: 0xffffffff │ │ │ │ rsbeq r1, lr, r6, asr #4 │ │ │ │ @ instruction: 0x000011b8 │ │ │ │ ldrdeq r1, [lr], #-22 @ 0xffffffea @ │ │ │ │ - rsbeq lr, r3, lr, lsr r1 │ │ │ │ - rsbeq r8, r2, r6, lsl r5 │ │ │ │ - rsbeq lr, r3, r0, lsr #2 │ │ │ │ - strdeq r8, [r2], #-72 @ 0xffffffb8 @ │ │ │ │ - rsbeq lr, r3, r4, asr #1 │ │ │ │ - mlseq r2, sl, r4, r8 │ │ │ │ - rsbeq lr, r3, r4, lsr #1 │ │ │ │ - rsbeq r8, r2, sl, ror r4 │ │ │ │ + rsbeq lr, r3, r6, asr #2 │ │ │ │ + rsbeq r8, r2, lr, lsl r5 │ │ │ │ + rsbeq lr, r3, r8, lsr #2 │ │ │ │ + rsbeq r8, r2, r0, lsl #10 │ │ │ │ + rsbeq lr, r3, ip, asr #1 │ │ │ │ + rsbeq r8, r2, r2, lsr #9 │ │ │ │ + rsbeq lr, r3, ip, lsr #1 │ │ │ │ + rsbeq r8, r2, r2, lsl #9 │ │ │ │ mvnsmi lr, sp, lsr #18 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00b8f8cc │ │ │ │ strdlt r4, [ip], r2 │ │ │ │ @ instruction: 0x46074bf2 │ │ │ │ ldmpl r3, {r1, r3, r4, r5, r6, sl, lr}^ │ │ │ │ @@ -437015,66 +437015,66 @@ │ │ │ │ svccc 0x00e99999 │ │ │ │ ldmibls r9, {r1, r3, r4, r7, r8, fp, ip, pc} │ │ │ │ svccc 0x00a99999 │ │ │ │ bl 8cea54 │ │ │ │ svccc 0x001a36e2 │ │ │ │ rsbeq r1, lr, r0, lsr r0 │ │ │ │ @ instruction: 0x000011b8 │ │ │ │ - rsbeq lr, r3, ip, lsr r0 │ │ │ │ + rsbeq lr, r3, r4, asr #32 │ │ │ │ @ instruction: 0xfffffd9f │ │ │ │ - rsbeq lr, r3, r2, rrx │ │ │ │ - rsbeq lr, r3, ip, lsl r0 │ │ │ │ + rsbeq lr, r3, sl, rrx │ │ │ │ + rsbeq lr, r3, r4, lsr #32 │ │ │ │ andeq r0, r0, r3, lsr #8 │ │ │ │ - rsbeq sp, r3, ip, lsr #31 │ │ │ │ - rsbeq r8, r2, r4, lsl #7 │ │ │ │ + strhteq sp, [r3], #-244 @ 0xffffff0c │ │ │ │ + rsbeq r8, r2, ip, lsl #7 │ │ │ │ mlseq lr, r2, pc, r0 @ │ │ │ │ - rsbeq sp, r3, r6, ror pc │ │ │ │ - rsbeq r8, r2, lr, asr #6 │ │ │ │ + rsbeq sp, r3, lr, ror pc │ │ │ │ + rsbeq r8, r2, r6, asr r3 │ │ │ │ @ instruction: 0xfffffaa1 │ │ │ │ @ instruction: 0xfffffa1f │ │ │ │ - rsbeq sp, r3, r8, lsr pc │ │ │ │ - rsbeq r8, r2, r0, lsl r3 │ │ │ │ - rsbeq sp, r3, lr, lsl pc │ │ │ │ - strdeq r8, [r2], #-38 @ 0xffffffda @ │ │ │ │ + rsbeq sp, r3, r0, asr #30 │ │ │ │ + rsbeq r8, r2, r8, lsl r3 │ │ │ │ + rsbeq sp, r3, r6, lsr #30 │ │ │ │ + strdeq r8, [r2], #-46 @ 0xffffffd2 @ │ │ │ │ @ instruction: 0xfffff981 │ │ │ │ @ instruction: 0xfffff7d7 │ │ │ │ - rsbeq sp, r3, r0, ror #29 │ │ │ │ - strhteq r8, [r2], #-40 @ 0xffffffd8 │ │ │ │ - rsbeq sp, r3, r6, asr #29 │ │ │ │ - mlseq r2, lr, r2, r8 │ │ │ │ + rsbeq sp, r3, r8, ror #29 │ │ │ │ + rsbeq r8, r2, r0, asr #5 │ │ │ │ + rsbeq sp, r3, lr, asr #29 │ │ │ │ + rsbeq r8, r2, r6, lsr #5 │ │ │ │ @ instruction: 0xfffff7b7 │ │ │ │ - rsbeq sp, r3, ip, asr lr │ │ │ │ - rsbeq r8, r2, r4, lsr r2 │ │ │ │ - rsbeq sp, r3, r8, asr #29 │ │ │ │ - strdeq sp, [r3], #-234 @ 0xffffff16 @ │ │ │ │ - rsbeq sp, r3, r2, lsr #28 │ │ │ │ - strdeq r8, [r2], #-26 @ 0xffffffe6 @ │ │ │ │ - rsbeq sp, r3, r4, lsl #28 │ │ │ │ - ldrdeq r8, [r2], #-26 @ 0xffffffe6 @ │ │ │ │ - rsbeq sp, r3, r6, asr #29 │ │ │ │ - rsbeq sp, r3, r0, ror #29 │ │ │ │ - rsbeq sp, r3, r8, asr #27 │ │ │ │ - rsbeq r8, r2, r0, lsr #3 │ │ │ │ - rsbeq sp, r3, ip, lsr #30 │ │ │ │ - rsbeq sp, r3, r4, asr #29 │ │ │ │ - rsbeq sp, r3, sl, lsl #27 │ │ │ │ - rsbeq r8, r2, r2, ror #2 │ │ │ │ - rsbeq sp, r3, lr, lsl #30 │ │ │ │ - rsbeq sp, r3, r0, asr #30 │ │ │ │ - rsbeq sp, r3, r6, asr #26 │ │ │ │ - rsbeq r8, r2, lr, lsl r1 │ │ │ │ - rsbeq sp, r3, r6, asr #30 │ │ │ │ + rsbeq sp, r3, r4, ror #28 │ │ │ │ + rsbeq r8, r2, ip, lsr r2 │ │ │ │ + ldrdeq sp, [r3], #-224 @ 0xffffff20 @ │ │ │ │ + rsbeq sp, r3, r2, lsl #30 │ │ │ │ + rsbeq sp, r3, sl, lsr #28 │ │ │ │ + rsbeq r8, r2, r2, lsl #4 │ │ │ │ + rsbeq sp, r3, ip, lsl #28 │ │ │ │ + rsbeq r8, r2, r2, ror #3 │ │ │ │ + rsbeq sp, r3, lr, asr #29 │ │ │ │ + rsbeq sp, r3, r8, ror #29 │ │ │ │ + ldrdeq sp, [r3], #-208 @ 0xffffff30 @ │ │ │ │ + rsbeq r8, r2, r8, lsr #3 │ │ │ │ + rsbeq sp, r3, r4, lsr pc │ │ │ │ + rsbeq sp, r3, ip, asr #29 │ │ │ │ + mlseq r3, r2, sp, sp │ │ │ │ + rsbeq r8, r2, sl, ror #2 │ │ │ │ rsbeq sp, r3, r6, lsl pc │ │ │ │ - strdeq sp, [r3], #-204 @ 0xffffff34 @ │ │ │ │ - ldrdeq r8, [r2], #-4 @ │ │ │ │ - rsbeq sp, r3, ip, lsl #31 │ │ │ │ - rsbeq sp, r3, lr, asr pc │ │ │ │ - rsbeq sp, r3, ip, lsl pc │ │ │ │ - strhteq sp, [r3], #-196 @ 0xffffff3c │ │ │ │ - rsbeq r8, r2, ip, lsl #1 │ │ │ │ + rsbeq sp, r3, r8, asr #30 │ │ │ │ + rsbeq sp, r3, lr, asr #26 │ │ │ │ + rsbeq r8, r2, r6, lsr #2 │ │ │ │ + rsbeq sp, r3, lr, asr #30 │ │ │ │ + rsbeq sp, r3, lr, lsl pc │ │ │ │ + rsbeq sp, r3, r4, lsl #26 │ │ │ │ + ldrdeq r8, [r2], #-12 @ │ │ │ │ + mlseq r3, r4, pc, sp @ │ │ │ │ + rsbeq sp, r3, r6, ror #30 │ │ │ │ + rsbeq sp, r3, r4, lsr #30 │ │ │ │ + strhteq sp, [r3], #-204 @ 0xffffff34 │ │ │ │ + mlseq r2, r4, r0, r8 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ bl fed15084 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strdlt r0, [r3], r0 @ │ │ │ │ ldc2 7, cr15, [ip, #1020] @ 0x3fc │ │ │ │ stmdacs r1, {r0, r1, r9, sl, lr} │ │ │ │ ldrmi sp, [r8], -r2, lsl #2 │ │ │ │ @@ -437084,16 +437084,16 @@ │ │ │ │ andcc r4, ip, r8, ror r4 │ │ │ │ mrc2 6, 7, pc, cr4, cr9, {2} │ │ │ │ stmdbls r1, {r0, r2, fp, lr} │ │ │ │ @ instruction: 0xf6594478 │ │ │ │ blls 23dd74 │ │ │ │ andlt r4, r3, r8, lsl r6 │ │ │ │ svclt 0x0000bd00 │ │ │ │ - rsbeq sp, r3, r0, ror fp │ │ │ │ - rsbeq r7, r2, r8, asr #30 │ │ │ │ + rsbeq sp, r3, r8, ror fp │ │ │ │ + rsbeq r7, r2, r0, asr pc │ │ │ │ andeq r0, r0, r0 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r8 │ │ │ │ bl fed150d4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0x46080ff8 │ │ │ │ vrhadd.s32 d18, d4, d16 │ │ │ │ andcs pc, r1, r1, lsr #27 │ │ │ │ @@ -437125,18 +437125,18 @@ │ │ │ │ ldrbtmi r4, [r8], #-1569 @ 0xfffff9df │ │ │ │ @ instruction: 0xff62f659 │ │ │ │ ldcllt 6, cr4, [r0, #-128]! @ 0xffffff80 │ │ │ │ @ instruction: 0xf1064628 │ │ │ │ vbif q8, q2, q2 │ │ │ │ strtmi pc, [r0], -r1, lsl #16 │ │ │ │ svclt 0x0000bd70 │ │ │ │ - strhteq sp, [r3], #-216 @ 0xffffff28 │ │ │ │ - ldrdeq r7, [r2], #-232 @ 0xffffff18 @ │ │ │ │ - rsbeq sp, r3, lr, lsl #27 │ │ │ │ - rsbeq r7, r2, lr, lsr #29 │ │ │ │ + rsbeq sp, r3, r0, asr #27 │ │ │ │ + rsbeq r7, r2, r0, ror #29 │ │ │ │ + mlseq r3, r6, sp, sp │ │ │ │ + strhteq r7, [r2], #-230 @ 0xffffff1a │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r8 │ │ │ │ bl fed1517c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strmi r0, [sp], -r8, ror #31 │ │ │ │ strmi r4, [r8], -r6, lsl #12 │ │ │ │ stc2 2, cr15, [lr, #-400]! @ 0xfffffe70 │ │ │ │ strmi r4, [r1], -sl, lsr #12 │ │ │ │ @@ -437174,20 +437174,20 @@ │ │ │ │ andcc r4, ip, r8, ror r4 │ │ │ │ mcr2 6, 2, pc, cr0, cr9, {2} @ │ │ │ │ strtmi r4, [r1], -sl, lsl #16 │ │ │ │ @ instruction: 0xf6594478 │ │ │ │ @ instruction: 0xe7cafefb │ │ │ │ andhi pc, r0, pc, lsr #7 │ │ │ │ ... │ │ │ │ - rsbeq sp, r3, r8, lsr #26 │ │ │ │ - rsbeq r7, r2, r8, asr #28 │ │ │ │ - strdeq sp, [r3], #-204 @ 0xffffff34 @ │ │ │ │ - rsbeq r7, r2, ip, lsl lr │ │ │ │ - rsbeq sp, r3, r0, asr #25 │ │ │ │ - rsbeq r7, r2, r0, ror #27 │ │ │ │ + rsbeq sp, r3, r0, lsr sp │ │ │ │ + rsbeq r7, r2, r0, asr lr │ │ │ │ + rsbeq sp, r3, r4, lsl #26 │ │ │ │ + rsbeq r7, r2, r4, lsr #28 │ │ │ │ + rsbeq sp, r3, r8, asr #25 │ │ │ │ + rsbeq r7, r2, r8, ror #27 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl fed1524c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ bmi 781fd4 │ │ │ │ blmi 7aa26c │ │ │ │ ldrbtmi r4, [sl], #-1541 @ 0xfffff9fb │ │ │ │ strmi r4, [ip], -r8, lsl #12 │ │ │ │ @@ -437209,15 +437209,15 @@ │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ mrsle r0, LR_svc │ │ │ │ andlt r2, r5, r1 │ │ │ │ @ instruction: 0xf653bd30 │ │ │ │ svclt 0x0000eb42 │ │ │ │ strhteq r0, [lr], #-150 @ 0xffffff6a │ │ │ │ @ instruction: 0x000011b8 │ │ │ │ - rsbeq sp, r3, sl, ror #24 │ │ │ │ + rsbeq sp, r3, r2, ror ip │ │ │ │ rsbeq r0, lr, ip, ror r9 │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl fed152c8 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xb08d0fb8 │ │ │ │ @ instruction: 0x4605461f │ │ │ │ ldrmi r4, [r6], -ip, lsl #12 │ │ │ │ @@ -437281,23 +437281,23 @@ │ │ │ │ orrscs r9, pc, fp │ │ │ │ ldrbtmi r4, [r8], #-2060 @ 0xfffff7f4 │ │ │ │ @ instruction: 0xf659300c │ │ │ │ stmdami fp, {r0, r2, r5, r6, r8, sl, fp, ip, sp, lr, pc} │ │ │ │ ldrbtmi r9, [r8], #-2315 @ 0xfffff6f5 │ │ │ │ mcr2 6, 1, pc, cr0, cr9, {2} @ │ │ │ │ str r9, [fp, fp, lsl #20] │ │ │ │ + rsbeq sp, r3, lr, asr #23 │ │ │ │ + rsbeq r7, r2, lr, ror #25 │ │ │ │ rsbeq sp, r3, r6, asr #23 │ │ │ │ - rsbeq r7, r2, r6, ror #25 │ │ │ │ - strhteq sp, [r3], #-190 @ 0xffffff42 │ │ │ │ - rsbeq sp, r3, r6, asr #22 │ │ │ │ - rsbeq r7, r2, r6, ror #24 │ │ │ │ - rsbeq sp, r3, sl, lsr #22 │ │ │ │ - rsbeq r7, r2, sl, asr #24 │ │ │ │ - rsbeq sp, r3, sl, lsl #22 │ │ │ │ - rsbeq r7, r2, sl, lsr #24 │ │ │ │ + rsbeq sp, r3, lr, asr #22 │ │ │ │ + rsbeq r7, r2, lr, ror #24 │ │ │ │ + rsbeq sp, r3, r2, lsr fp │ │ │ │ + rsbeq r7, r2, r2, asr ip │ │ │ │ + rsbeq sp, r3, r2, lsl fp │ │ │ │ + rsbeq r7, r2, r2, lsr ip │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ blhi 3796bc │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ bleq 19fc540 │ │ │ │ stclmi 2, cr15, [r4, #-692]! @ 0xfffffd4c │ │ │ │ blls 11f9cd8 │ │ │ │ @@ -437475,32 +437475,32 @@ │ │ │ │ stc2 6, cr15, [r6], #356 @ 0x164 │ │ │ │ @ instruction: 0xf653e7ef │ │ │ │ svclt 0x0000e932 │ │ │ │ andhi pc, r0, pc, lsr #7 │ │ │ │ ... │ │ │ │ rsbeq r0, lr, sl, ror #15 │ │ │ │ @ instruction: 0x000011b8 │ │ │ │ - rsbeq sp, r3, ip, asr #21 │ │ │ │ - rsbeq sp, r3, r2, ror #20 │ │ │ │ - rsbeq r7, r2, r2, lsl #23 │ │ │ │ + ldrdeq sp, [r3], #-164 @ 0xffffff5c @ │ │ │ │ + rsbeq sp, r3, sl, ror #20 │ │ │ │ + rsbeq r7, r2, sl, lsl #23 │ │ │ │ mlseq lr, r0, r7, r0 │ │ │ │ - rsbeq sp, r3, sl, lsr sl │ │ │ │ - ldrdeq sp, [r3], #-134 @ 0xffffff7a @ │ │ │ │ - strdeq r7, [r2], #-150 @ 0xffffff6a @ │ │ │ │ - strhteq sp, [r3], #-140 @ 0xffffff74 │ │ │ │ - ldrdeq r7, [r2], #-156 @ 0xffffff64 @ │ │ │ │ - rsbeq sp, r3, r0, lsr #17 │ │ │ │ - rsbeq r7, r2, r0, asr #19 │ │ │ │ - rsbeq sp, r3, r8, ror r8 │ │ │ │ - mlseq r2, r8, r9, r7 │ │ │ │ - rsbeq sp, r3, r6, ror r8 │ │ │ │ - rsbeq sp, r3, r6, lsr r8 │ │ │ │ - rsbeq r7, r2, r4, asr r9 │ │ │ │ - rsbeq sp, r3, r8, lsl r8 │ │ │ │ - rsbeq r7, r2, r6, lsr r9 │ │ │ │ + rsbeq sp, r3, r2, asr #20 │ │ │ │ + ldrdeq sp, [r3], #-142 @ 0xffffff72 @ │ │ │ │ + strdeq r7, [r2], #-158 @ 0xffffff62 @ │ │ │ │ + rsbeq sp, r3, r4, asr #17 │ │ │ │ + rsbeq r7, r2, r4, ror #19 │ │ │ │ + rsbeq sp, r3, r8, lsr #17 │ │ │ │ + rsbeq r7, r2, r8, asr #19 │ │ │ │ + rsbeq sp, r3, r0, lsl #17 │ │ │ │ + rsbeq r7, r2, r0, lsr #19 │ │ │ │ + rsbeq sp, r3, lr, ror r8 │ │ │ │ + rsbeq sp, r3, lr, lsr r8 │ │ │ │ + rsbeq r7, r2, ip, asr r9 │ │ │ │ + rsbeq sp, r3, r0, lsr #16 │ │ │ │ + rsbeq r7, r2, lr, lsr r9 │ │ │ │ ldrbmi lr, [r0, sp, lsr #18]! │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00c0f8cc │ │ │ │ bmi 130fd98 │ │ │ │ blmi 130ffac │ │ │ │ addlt r4, r8, sl, ror r4 │ │ │ │ @@ -437569,23 +437569,23 @@ │ │ │ │ @ instruction: 0xf04f480e │ │ │ │ ldrbtmi r3, [r8], #-511 @ 0xfffffe01 │ │ │ │ blx ffafbfb2 │ │ │ │ @ instruction: 0xf653e79d │ │ │ │ svclt 0x0000e870 │ │ │ │ rsbeq r0, lr, ip, asr #9 │ │ │ │ @ instruction: 0x000011b8 │ │ │ │ - rsbeq sp, r3, r4, asr r7 │ │ │ │ - rsbeq r7, r2, r4, ror r8 │ │ │ │ + rsbeq sp, r3, ip, asr r7 │ │ │ │ + rsbeq r7, r2, ip, ror r8 │ │ │ │ rsbeq r0, lr, r2, lsl #9 │ │ │ │ - rsbeq sp, r3, r0, lsr r7 │ │ │ │ - rsbeq sp, r3, r8, asr #13 │ │ │ │ - rsbeq r7, r2, r8, ror #15 │ │ │ │ - rsbeq sp, r3, r2, asr #13 │ │ │ │ - mlseq r3, r4, r6, sp │ │ │ │ - strhteq r7, [r2], #-114 @ 0xffffff8e │ │ │ │ + rsbeq sp, r3, r8, lsr r7 │ │ │ │ + ldrdeq sp, [r3], #-96 @ 0xffffffa0 @ │ │ │ │ + strdeq r7, [r2], #-112 @ 0xffffff90 @ │ │ │ │ + rsbeq sp, r3, sl, asr #13 │ │ │ │ + mlseq r3, ip, r6, sp │ │ │ │ + strhteq r7, [r2], #-122 @ 0xffffff86 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ bl fed15888 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0x46080ff8 │ │ │ │ vmax.s32 d20, d4, d12 │ │ │ │ @ instruction: 0x6d83f9a9 │ │ │ │ andcs fp, r1, fp, lsl #18 │ │ │ │ @@ -437657,18 +437657,18 @@ │ │ │ │ andcc r4, ip, r8, ror r4 │ │ │ │ blx 1f7c10c │ │ │ │ strtmi r4, [r1], -r7, lsl #16 │ │ │ │ @ instruction: 0xf6594478 │ │ │ │ @ instruction: 0x4620fb31 │ │ │ │ ldc 0, cr11, [sp], #20 │ │ │ │ vldmdblt r0!, {d8-d11} │ │ │ │ - rsbeq sp, r3, r0, asr r5 │ │ │ │ - rsbeq r7, r2, r0, ror r6 │ │ │ │ - rsbeq sp, r3, ip, lsr #10 │ │ │ │ - rsbeq r7, r2, ip, asr #12 │ │ │ │ + rsbeq sp, r3, r8, asr r5 │ │ │ │ + rsbeq r7, r2, r8, ror r6 │ │ │ │ + rsbeq sp, r3, r4, lsr r5 │ │ │ │ + rsbeq r7, r2, r4, asr r6 │ │ │ │ mvnsmi lr, #737280 @ 0xb4000 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ blhi 5f9c8c │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00a0f8cc │ │ │ │ stmdaeq r0, {r0, r1, r4, r5, r7, r8, ip, sp, lr, pc} │ │ │ │ addshi pc, r4, r0, asr #6 │ │ │ │ @@ -437750,16 +437750,16 @@ │ │ │ │ strtmi r2, [r0], -r1, lsl #8 │ │ │ │ mvnshi lr, #12386304 @ 0xbd0000 │ │ │ │ ... │ │ │ │ strbtvs r6, [r6], -r6, ror #12 │ │ │ │ svccc 0x00e66666 │ │ │ │ teqcc r3, #-872415232 @ 0xcc000000 │ │ │ │ svclt 0x00d33333 │ │ │ │ - rsbeq sp, r3, r2, ror #7 │ │ │ │ - rsbeq r7, r2, r2, lsl #10 │ │ │ │ + rsbeq sp, r3, sl, ror #7 │ │ │ │ + rsbeq r7, r2, sl, lsl #10 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ blhi 4f9dfc │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ cdpeq 8, 14, cr15, cr0, cr12, {6} │ │ │ │ smmlsgt r8, pc, r8, pc @ │ │ │ │ @ instruction: 0xf8dfb0b3 │ │ │ │ @@ -438230,29 +438230,29 @@ │ │ │ │ svccc 0x00b99999 │ │ │ │ ldmdble r6, {r0, r1, r3, r5, r8, r9, sl, pc} │ │ │ │ svccc 0x00eff7ce │ │ │ │ ... │ │ │ │ strhteq r0, [lr], #-4 │ │ │ │ @ instruction: 0x000011b8 │ │ │ │ mlseq lr, r4, r0, r0 │ │ │ │ - rsbeq sp, r3, r2, ror r1 │ │ │ │ - rsbeq sp, r3, lr, ror r1 │ │ │ │ - rsbeq sp, r3, r4, asr #2 │ │ │ │ - ldrdeq sp, [r3], #-8 @ │ │ │ │ - strdeq r7, [r2], #-22 @ 0xffffffea @ │ │ │ │ - strhteq sp, [r3], #-8 │ │ │ │ - ldrdeq r7, [r2], #-22 @ 0xffffffea @ │ │ │ │ - rsbeq sp, r3, sl, rrx │ │ │ │ - rsbeq ip, r3, r0, lsl #31 │ │ │ │ - rsbeq r7, r2, r0, lsr #1 │ │ │ │ - rsbeq ip, r3, r6, lsl pc │ │ │ │ - rsbeq r7, r2, r6, lsr r0 │ │ │ │ - strdeq ip, [r3], #-232 @ 0xffffff18 @ │ │ │ │ - rsbeq r7, r2, r8, lsl r0 │ │ │ │ - rsbeq ip, r3, sl, lsr lr │ │ │ │ + rsbeq sp, r3, sl, ror r1 │ │ │ │ + rsbeq sp, r3, r6, lsl #3 │ │ │ │ + rsbeq sp, r3, ip, asr #2 │ │ │ │ + rsbeq sp, r3, r0, ror #1 │ │ │ │ + strdeq r7, [r2], #-30 @ 0xffffffe2 @ │ │ │ │ + rsbeq sp, r3, r0, asr #1 │ │ │ │ + ldrdeq r7, [r2], #-30 @ 0xffffffe2 @ │ │ │ │ + rsbeq sp, r3, r2, ror r0 │ │ │ │ + rsbeq ip, r3, r8, lsl #31 │ │ │ │ + rsbeq r7, r2, r8, lsr #1 │ │ │ │ + rsbeq ip, r3, lr, lsl pc │ │ │ │ + rsbeq r7, r2, lr, lsr r0 │ │ │ │ + rsbeq ip, r3, r0, lsl #30 │ │ │ │ + rsbeq r7, r2, r0, lsr #32 │ │ │ │ + rsbeq ip, r3, r2, asr #28 │ │ │ │ strtmi r9, [r9], -r3, lsr #16 │ │ │ │ blvc 3fa730 │ │ │ │ blvs 37a734 │ │ │ │ stc2 2, cr15, [r8], #812 @ 0x32c │ │ │ │ blvs 37a77c │ │ │ │ blvc 3fa780 │ │ │ │ addle r2, sl, r0, lsl #16 │ │ │ │ @@ -438287,15 +438287,15 @@ │ │ │ │ @ instruction: 0xf8d330c8 │ │ │ │ blcs 1cb638 │ │ │ │ svcge 0x004df6ff │ │ │ │ bleq 137ac50 │ │ │ │ ldrmi r4, [r0], -r1, lsl #12 │ │ │ │ blvc 3fa7cc │ │ │ │ blvs 37a7d0 │ │ │ │ - blx 87bf66 │ │ │ │ + blx 87bf66 │ │ │ │ blvs 37a818 │ │ │ │ ldc 8, cr2, [sp, #4] │ │ │ │ @ instruction: 0xf0407b08 │ │ │ │ stmdals r2!, {r0, r2, r3, r4, r5, r6, r7, r8, sl, pc} │ │ │ │ bge d29e6c │ │ │ │ mvnscc pc, pc, asr #32 │ │ │ │ blvc 3fa7f0 │ │ │ │ @@ -438460,28 +438460,28 @@ │ │ │ │ vsubl.s8 q10, d16, d27 │ │ │ │ ssatmi r8, #19, r9, asr #4 │ │ │ │ movwcs r9, #2603 @ 0xa2b │ │ │ │ ldrmi r9, [ip], r1, lsr #18 │ │ │ │ bcc 2e5458 >::_M_default_append(unsigned int)@@Base+0x62894> │ │ │ │ svclt 0x0000e038 │ │ │ │ ... │ │ │ │ - rsbeq ip, r3, ip, asr #21 │ │ │ │ - rsbeq r6, r2, ip, ror #23 │ │ │ │ - rsbeq r2, r2, ip, lsr r6 │ │ │ │ - strhteq ip, [r3], #-148 @ 0xffffff6c │ │ │ │ - ldrdeq r6, [r2], #-164 @ 0xffffff5c @ │ │ │ │ - rsbeq r2, r2, r4, ror #11 │ │ │ │ - rsbeq ip, r3, r0, lsl #19 │ │ │ │ - rsbeq r6, r2, r0, lsr #21 │ │ │ │ - rsbeq ip, r3, r2, ror #18 │ │ │ │ - rsbeq r6, r2, r2, lsl #21 │ │ │ │ - rsbeq ip, r3, r0, asr r9 │ │ │ │ - ldrdeq ip, [r3], #-136 @ 0xffffff78 @ │ │ │ │ - strdeq r6, [r2], #-152 @ 0xffffff68 @ │ │ │ │ - rsbeq ip, r3, r0, asr #17 │ │ │ │ + ldrdeq ip, [r3], #-164 @ 0xffffff5c @ │ │ │ │ + strdeq r6, [r2], #-180 @ 0xffffff4c @ │ │ │ │ + rsbeq r2, r2, r4, asr #12 │ │ │ │ + strhteq ip, [r3], #-156 @ 0xffffff64 │ │ │ │ + ldrdeq r6, [r2], #-172 @ 0xffffff54 @ │ │ │ │ + rsbeq r2, r2, ip, ror #11 │ │ │ │ + rsbeq ip, r3, r8, lsl #19 │ │ │ │ + rsbeq r6, r2, r8, lsr #21 │ │ │ │ + rsbeq ip, r3, sl, ror #18 │ │ │ │ + rsbeq r6, r2, sl, lsl #21 │ │ │ │ + rsbeq ip, r3, r8, asr r9 │ │ │ │ + rsbeq ip, r3, r0, ror #17 │ │ │ │ + rsbeq r6, r2, r0, lsl #20 │ │ │ │ + rsbeq ip, r3, r8, asr #17 │ │ │ │ blvc 1faad4 │ │ │ │ ldc 3, cr3, [r0, #4] │ │ │ │ vadd.f64 d6, d7, d10 │ │ │ │ vmov.f64 d7, d8 │ │ │ │ vcmpe.f64 d7, d7 │ │ │ │ vsqrt.f64 d23, d6 │ │ │ │ svclt 0x004cfa10 │ │ │ │ @@ -439009,47 +439009,47 @@ │ │ │ │ andcc r4, ip, r8, ror r4 │ │ │ │ @ instruction: 0xffe0f657 │ │ │ │ stmdbls r4, {r0, r2, r5, fp, lr} │ │ │ │ @ instruction: 0xf6584478 │ │ │ │ bls 2fdf4c >::_M_default_append(unsigned int)@@Base+0x7b388> │ │ │ │ svclt 0x0000e7c4 │ │ │ │ ... │ │ │ │ - rsbeq ip, r3, r4, asr r8 │ │ │ │ - mlseq r3, ip, r8, ip │ │ │ │ - rsbeq ip, r3, r8, asr #10 │ │ │ │ - rsbeq r6, r2, r6, ror #12 │ │ │ │ - rsbeq ip, r3, ip, lsl r5 │ │ │ │ - rsbeq r6, r2, sl, lsr r6 │ │ │ │ - rsbeq ip, r3, r2, asr #5 │ │ │ │ - rsbeq r6, r2, r2, ror #7 │ │ │ │ - rsbeq ip, r3, r6, lsl #7 │ │ │ │ - mlseq r3, r6, r2, ip │ │ │ │ - strhteq r6, [r2], #-54 @ 0xffffffca │ │ │ │ - rsbeq r3, r2, r2, ror #3 │ │ │ │ - rsbeq ip, r3, r4, ror #4 │ │ │ │ - rsbeq r6, r2, r4, lsl #7 │ │ │ │ - rsbeq ip, r3, r4, asr #4 │ │ │ │ - rsbeq r6, r2, r4, ror #6 │ │ │ │ - rsbeq ip, r3, r4, ror #2 │ │ │ │ - rsbeq r6, r2, r4, lsl #5 │ │ │ │ - rsbeq ip, r3, r4, lsl r1 │ │ │ │ - rsbeq r6, r2, r4, lsr r2 │ │ │ │ - rsbeq r4, r2, r0, ror #28 │ │ │ │ - rsbeq ip, r3, r6, ror #3 │ │ │ │ - rsbeq r4, r2, r8, lsr lr │ │ │ │ - strhteq ip, [r3], #-14 │ │ │ │ - ldrdeq r6, [r2], #-30 @ 0xffffffe2 @ │ │ │ │ - rsbeq ip, r3, r4, ror r0 │ │ │ │ - mlseq r2, r4, r1, r6 │ │ │ │ - rsbeq ip, r3, r8, asr r0 │ │ │ │ - rsbeq r6, r2, r6, ror r1 │ │ │ │ - rsbeq ip, r3, r0, lsr #32 │ │ │ │ - rsbeq r6, r2, r0, asr #2 │ │ │ │ - rsbeq ip, r3, r0 │ │ │ │ - rsbeq r6, r2, r0, lsr #2 │ │ │ │ + rsbeq ip, r3, ip, asr r8 │ │ │ │ + rsbeq ip, r3, r4, lsr #17 │ │ │ │ + rsbeq ip, r3, r0, asr r5 │ │ │ │ + rsbeq r6, r2, lr, ror #12 │ │ │ │ + rsbeq ip, r3, r4, lsr #10 │ │ │ │ + rsbeq r6, r2, r2, asr #12 │ │ │ │ + rsbeq ip, r3, sl, asr #5 │ │ │ │ + rsbeq r6, r2, sl, ror #7 │ │ │ │ + rsbeq ip, r3, lr, lsl #7 │ │ │ │ + mlseq r3, lr, r2, ip │ │ │ │ + strhteq r6, [r2], #-62 @ 0xffffffc2 │ │ │ │ + rsbeq r3, r2, sl, ror #3 │ │ │ │ + rsbeq ip, r3, ip, ror #4 │ │ │ │ + rsbeq r6, r2, ip, lsl #7 │ │ │ │ + rsbeq ip, r3, ip, asr #4 │ │ │ │ + rsbeq r6, r2, ip, ror #6 │ │ │ │ + rsbeq ip, r3, ip, ror #2 │ │ │ │ + rsbeq r6, r2, ip, lsl #5 │ │ │ │ + rsbeq ip, r3, ip, lsl r1 │ │ │ │ + rsbeq r6, r2, ip, lsr r2 │ │ │ │ + rsbeq r4, r2, r8, ror #28 │ │ │ │ + rsbeq ip, r3, lr, ror #3 │ │ │ │ + rsbeq r4, r2, r0, asr #28 │ │ │ │ + rsbeq ip, r3, r6, asr #1 │ │ │ │ + rsbeq r6, r2, r6, ror #3 │ │ │ │ + rsbeq ip, r3, ip, ror r0 │ │ │ │ + mlseq r2, ip, r1, r6 │ │ │ │ + rsbeq ip, r3, r0, rrx │ │ │ │ + rsbeq r6, r2, lr, ror r1 │ │ │ │ + rsbeq ip, r3, r8, lsr #32 │ │ │ │ + rsbeq r6, r2, r8, asr #2 │ │ │ │ + rsbeq ip, r3, r8 │ │ │ │ + rsbeq r6, r2, r8, lsr #2 │ │ │ │ @ instruction: 0x1760f8df │ │ │ │ ldrtmi r2, [r0], -r0, lsl #4 │ │ │ │ vqshl.u32 q10, , │ │ │ │ @ instruction: 0x4602f8b1 │ │ │ │ @ instruction: 0xf0002801 │ │ │ │ andls r8, r4, lr, asr #4 │ │ │ │ @ instruction: 0xf8df21cf │ │ │ │ @@ -439514,93 +439514,93 @@ │ │ │ │ @ instruction: 0xf657300c │ │ │ │ ldmdami r4, {r0, r2, r3, r5, r6, r7, r8, r9, fp, ip, sp, lr, pc}^ │ │ │ │ ldrbtmi r9, [r8], #-2308 @ 0xfffff6fc │ │ │ │ stc2 6, cr15, [r8], #348 @ 0x15c │ │ │ │ @ instruction: 0xf7fe9a04 │ │ │ │ svclt 0x0000ba55 │ │ │ │ ... │ │ │ │ - ldrdeq r8, [r3], #-176 @ 0xffffff50 @ │ │ │ │ - rsbeq fp, r3, lr, lsr pc │ │ │ │ - rsbeq r6, r2, ip, asr r0 │ │ │ │ - rsbeq fp, r3, sl, lsl pc │ │ │ │ - rsbeq r6, r2, r8, lsr r0 │ │ │ │ - strdeq fp, [r3], #-232 @ 0xffffff18 @ │ │ │ │ - rsbeq r6, r2, r4, lsl r0 │ │ │ │ - ldrdeq fp, [r3], #-224 @ 0xffffff20 @ │ │ │ │ - rsbeq r5, r2, lr, ror #31 │ │ │ │ - rsbeq fp, r3, lr, lsr #29 │ │ │ │ - rsbeq r5, r2, sl, asr #31 │ │ │ │ - rsbeq fp, r3, lr, lsl #29 │ │ │ │ - rsbeq r5, r2, sl, lsr #31 │ │ │ │ - rsbeq fp, r3, ip, ror #28 │ │ │ │ - rsbeq r5, r2, sl, lsl #31 │ │ │ │ - rsbeq fp, r3, ip, lsr #28 │ │ │ │ - rsbeq r5, r2, sl, asr #30 │ │ │ │ - rsbeq fp, r3, r4, ror #26 │ │ │ │ - rsbeq fp, r3, r6, ror #25 │ │ │ │ - rsbeq r5, r2, r4, lsl #28 │ │ │ │ - rsbeq fp, r3, r2, asr #25 │ │ │ │ - rsbeq r5, r2, r0, ror #27 │ │ │ │ - mlseq r3, r2, ip, fp │ │ │ │ - strhteq r5, [r2], #-208 @ 0xffffff30 │ │ │ │ - rsbeq fp, r3, r2, ror #24 │ │ │ │ - rsbeq r5, r2, r0, lsl #27 │ │ │ │ - rsbeq fp, r3, r6, lsr #24 │ │ │ │ - rsbeq r5, r2, r4, asr #26 │ │ │ │ - strdeq fp, [r3], #-182 @ 0xffffff4a @ │ │ │ │ - rsbeq r5, r2, r4, lsl sp │ │ │ │ - mlseq r3, r4, fp, fp │ │ │ │ - strhteq r5, [r2], #-194 @ 0xffffff3e │ │ │ │ - rsbeq fp, r3, r2, ror fp │ │ │ │ - mlseq r2, r2, ip, r5 │ │ │ │ - rsbeq fp, r3, r4, asr fp │ │ │ │ - rsbeq r5, r2, r2, ror ip │ │ │ │ - rsbeq fp, r3, r6, lsr fp │ │ │ │ - rsbeq r5, r2, r6, asr ip │ │ │ │ - rsbeq fp, r3, r6, lsl fp │ │ │ │ - rsbeq r5, r2, r6, lsr ip │ │ │ │ - strdeq fp, [r3], #-168 @ 0xffffff58 @ │ │ │ │ - rsbeq r5, r2, r6, lsl ip │ │ │ │ - rsbeq fp, r3, r2, asr #21 │ │ │ │ - rsbeq r5, r2, r2, ror #23 │ │ │ │ - ldrdeq r4, [r2], #-126 @ 0xffffff82 @ │ │ │ │ - mlseq r3, r4, sl, fp │ │ │ │ - strhteq r5, [r2], #-180 @ 0xffffff4c │ │ │ │ - rsbeq fp, r3, r6, ror sl │ │ │ │ - mlseq r2, r4, fp, r5 │ │ │ │ - rsbeq fp, r3, r8, asr sl │ │ │ │ - rsbeq r5, r2, r8, ror fp │ │ │ │ - rsbeq fp, r3, r0, lsr #20 │ │ │ │ - rsbeq r5, r2, r0, asr #22 │ │ │ │ - strdeq fp, [r3], #-148 @ 0xffffff6c @ │ │ │ │ - rsbeq r5, r2, r4, lsl fp │ │ │ │ - ldrdeq fp, [r3], #-152 @ 0xffffff68 @ │ │ │ │ - strdeq r5, [r2], #-168 @ 0xffffff58 @ │ │ │ │ - strhteq fp, [r3], #-152 @ 0xffffff68 │ │ │ │ - ldrdeq r5, [r2], #-168 @ 0xffffff58 @ │ │ │ │ - rsbeq r1, r2, r2, lsl r6 │ │ │ │ - rsbeq fp, r3, sl, lsl #19 │ │ │ │ - rsbeq r5, r2, sl, lsr #21 │ │ │ │ - rsbeq fp, r3, lr, ror #18 │ │ │ │ - rsbeq r5, r2, ip, lsl #21 │ │ │ │ - rsbeq r7, r2, r2, ror r8 │ │ │ │ - rsbeq fp, r3, r0, asr #18 │ │ │ │ - rsbeq r5, r2, r0, ror #20 │ │ │ │ - rsbeq r1, r2, r2, ror r5 │ │ │ │ - rsbeq fp, r3, r2, lsl r9 │ │ │ │ - rsbeq r5, r2, r2, lsr sl │ │ │ │ - rsbeq fp, r3, r8, ror #17 │ │ │ │ - rsbeq r5, r2, r8, lsl #20 │ │ │ │ - strhteq fp, [r3], #-140 @ 0xffffff74 │ │ │ │ - ldrdeq r5, [r2], #-156 @ 0xffffff64 @ │ │ │ │ - rsbeq fp, r3, r4, ror #19 │ │ │ │ - rsbeq fp, r3, r6, ror #16 │ │ │ │ - rsbeq r5, r2, r6, lsl #19 │ │ │ │ - rsbeq fp, r3, sl, lsl r8 │ │ │ │ - rsbeq r5, r2, sl, lsr r9 │ │ │ │ + ldrdeq r8, [r3], #-184 @ 0xffffff48 @ │ │ │ │ + rsbeq fp, r3, r6, asr #30 │ │ │ │ + rsbeq r6, r2, r4, rrx │ │ │ │ + rsbeq fp, r3, r2, lsr #30 │ │ │ │ + rsbeq r6, r2, r0, asr #32 │ │ │ │ + rsbeq fp, r3, r0, lsl #30 │ │ │ │ + rsbeq r6, r2, ip, lsl r0 │ │ │ │ + ldrdeq fp, [r3], #-232 @ 0xffffff18 @ │ │ │ │ + strdeq r5, [r2], #-246 @ 0xffffff0a @ │ │ │ │ + strhteq fp, [r3], #-230 @ 0xffffff1a │ │ │ │ + ldrdeq r5, [r2], #-242 @ 0xffffff0e @ │ │ │ │ + mlseq r3, r6, lr, fp │ │ │ │ + strhteq r5, [r2], #-242 @ 0xffffff0e │ │ │ │ + rsbeq fp, r3, r4, ror lr │ │ │ │ + mlseq r2, r2, pc, r5 @ │ │ │ │ + rsbeq fp, r3, r4, lsr lr │ │ │ │ + rsbeq r5, r2, r2, asr pc │ │ │ │ + rsbeq fp, r3, ip, ror #26 │ │ │ │ + rsbeq fp, r3, lr, ror #25 │ │ │ │ + rsbeq r5, r2, ip, lsl #28 │ │ │ │ + rsbeq fp, r3, sl, asr #25 │ │ │ │ + rsbeq r5, r2, r8, ror #27 │ │ │ │ + mlseq r3, sl, ip, fp │ │ │ │ + strhteq r5, [r2], #-216 @ 0xffffff28 │ │ │ │ + rsbeq fp, r3, sl, ror #24 │ │ │ │ + rsbeq r5, r2, r8, lsl #27 │ │ │ │ + rsbeq fp, r3, lr, lsr #24 │ │ │ │ + rsbeq r5, r2, ip, asr #26 │ │ │ │ + strdeq fp, [r3], #-190 @ 0xffffff42 @ │ │ │ │ + rsbeq r5, r2, ip, lsl sp │ │ │ │ + mlseq r3, ip, fp, fp │ │ │ │ + strhteq r5, [r2], #-202 @ 0xffffff36 │ │ │ │ + rsbeq fp, r3, sl, ror fp │ │ │ │ + mlseq r2, sl, ip, r5 │ │ │ │ + rsbeq fp, r3, ip, asr fp │ │ │ │ + rsbeq r5, r2, sl, ror ip │ │ │ │ + rsbeq fp, r3, lr, lsr fp │ │ │ │ + rsbeq r5, r2, lr, asr ip │ │ │ │ + rsbeq fp, r3, lr, lsl fp │ │ │ │ + rsbeq r5, r2, lr, lsr ip │ │ │ │ + rsbeq fp, r3, r0, lsl #22 │ │ │ │ + rsbeq r5, r2, lr, lsl ip │ │ │ │ + rsbeq fp, r3, sl, asr #21 │ │ │ │ + rsbeq r5, r2, sl, ror #23 │ │ │ │ + rsbeq r4, r2, r6, ror #15 │ │ │ │ + mlseq r3, ip, sl, fp │ │ │ │ + strhteq r5, [r2], #-188 @ 0xffffff44 │ │ │ │ + rsbeq fp, r3, lr, ror sl │ │ │ │ + mlseq r2, ip, fp, r5 │ │ │ │ + rsbeq fp, r3, r0, ror #20 │ │ │ │ + rsbeq r5, r2, r0, lsl #23 │ │ │ │ + rsbeq fp, r3, r8, lsr #20 │ │ │ │ + rsbeq r5, r2, r8, asr #22 │ │ │ │ + strdeq fp, [r3], #-156 @ 0xffffff64 @ │ │ │ │ + rsbeq r5, r2, ip, lsl fp │ │ │ │ + rsbeq fp, r3, r0, ror #19 │ │ │ │ + rsbeq r5, r2, r0, lsl #22 │ │ │ │ + rsbeq fp, r3, r0, asr #19 │ │ │ │ + rsbeq r5, r2, r0, ror #21 │ │ │ │ + rsbeq r1, r2, sl, lsl r6 │ │ │ │ + mlseq r3, r2, r9, fp │ │ │ │ + strhteq r5, [r2], #-162 @ 0xffffff5e │ │ │ │ + rsbeq fp, r3, r6, ror r9 │ │ │ │ + mlseq r2, r4, sl, r5 │ │ │ │ + rsbeq r7, r2, sl, ror r8 │ │ │ │ + rsbeq fp, r3, r8, asr #18 │ │ │ │ + rsbeq r5, r2, r8, ror #20 │ │ │ │ + rsbeq r1, r2, sl, ror r5 │ │ │ │ + rsbeq fp, r3, sl, lsl r9 │ │ │ │ + rsbeq r5, r2, sl, lsr sl │ │ │ │ + strdeq fp, [r3], #-128 @ 0xffffff80 @ │ │ │ │ + rsbeq r5, r2, r0, lsl sl │ │ │ │ + rsbeq fp, r3, r4, asr #17 │ │ │ │ + rsbeq r5, r2, r4, ror #19 │ │ │ │ + rsbeq fp, r3, ip, ror #19 │ │ │ │ + rsbeq fp, r3, lr, ror #16 │ │ │ │ + rsbeq r5, r2, lr, lsl #19 │ │ │ │ + rsbeq fp, r3, r2, lsr #16 │ │ │ │ + rsbeq r5, r2, r2, asr #18 │ │ │ │ @ instruction: 0xf8df4608 │ │ │ │ andcs r1, r2, #136, 8 @ 0x88000000 │ │ │ │ ldrbtmi r2, [r9], #-768 @ 0xfffffd00 │ │ │ │ ldc2 3, cr15, [r6, #-424] @ 0xfffffe58 │ │ │ │ eorle r2, r1, r1, lsl #16 │ │ │ │ vst4.8 {d25-d28}, [pc], r4 │ │ │ │ @ instruction: 0xf8df7163 │ │ │ │ @@ -439884,71 +439884,71 @@ │ │ │ │ @ instruction: 0xf908f657 │ │ │ │ stmdbls r4, {r0, r2, r3, r4, r5, fp, lr} │ │ │ │ @ instruction: 0xf6574478 │ │ │ │ bls 2ff19c >::_M_default_append(unsigned int)@@Base+0x7c5d8> │ │ │ │ svclt 0x0070f7fd │ │ │ │ ldmibls r9, {r1, r3, r4, r7, r8, fp, ip, pc} │ │ │ │ mulmi r1, r9, r9 │ │ │ │ - rsbeq r2, r2, lr, lsl r6 │ │ │ │ - mlseq r3, lr, r6, fp │ │ │ │ - strhteq r5, [r2], #-124 @ 0xffffff84 │ │ │ │ - rsbeq fp, r3, r0, asr r6 │ │ │ │ - rsbeq r5, r2, lr, ror #14 │ │ │ │ - rsbeq fp, r3, ip, lsr #12 │ │ │ │ - rsbeq r5, r2, sl, asr #14 │ │ │ │ - strdeq fp, [r3], #-94 @ 0xffffffa2 @ │ │ │ │ - rsbeq r5, r2, lr, lsl r7 │ │ │ │ - rsbeq fp, r3, r0, ror #11 │ │ │ │ - rsbeq r5, r2, r0, lsl #14 │ │ │ │ - rsbeq r2, r2, sl, lsr #10 │ │ │ │ + rsbeq r2, r2, r6, lsr #12 │ │ │ │ + rsbeq fp, r3, r6, lsr #13 │ │ │ │ + rsbeq r5, r2, r4, asr #15 │ │ │ │ + rsbeq fp, r3, r8, asr r6 │ │ │ │ + rsbeq r5, r2, r6, ror r7 │ │ │ │ + rsbeq fp, r3, r4, lsr r6 │ │ │ │ + rsbeq r5, r2, r2, asr r7 │ │ │ │ + rsbeq fp, r3, r6, lsl #12 │ │ │ │ + rsbeq r5, r2, r6, lsr #14 │ │ │ │ + rsbeq fp, r3, r8, ror #11 │ │ │ │ + rsbeq r5, r2, r8, lsl #14 │ │ │ │ + rsbeq r2, r2, r2, lsr r5 │ │ │ │ + strhteq fp, [r3], #-86 @ 0xffffffaa │ │ │ │ + ldrdeq r5, [r2], #-102 @ 0xffffff9a @ │ │ │ │ + strdeq r6, [r3], #-80 @ 0xffffffb0 @ │ │ │ │ + rsbeq fp, r3, r8, lsl #11 │ │ │ │ + rsbeq r5, r2, r8, lsr #13 │ │ │ │ + rsbeq fp, r3, r0, ror #10 │ │ │ │ + rsbeq r5, r2, r0, lsl #13 │ │ │ │ + mlseq r3, lr, r5, fp │ │ │ │ rsbeq fp, r3, lr, lsr #11 │ │ │ │ - rsbeq r5, r2, lr, asr #13 │ │ │ │ - rsbeq r6, r3, r8, ror #11 │ │ │ │ - rsbeq fp, r3, r0, lsl #11 │ │ │ │ - rsbeq r5, r2, r0, lsr #13 │ │ │ │ - rsbeq fp, r3, r8, asr r5 │ │ │ │ - rsbeq r5, r2, r8, ror r6 │ │ │ │ - mlseq r3, r6, r5, fp │ │ │ │ - rsbeq fp, r3, r6, lsr #11 │ │ │ │ - rsbeq fp, r3, r0, lsl #11 │ │ │ │ - rsbeq fp, r3, lr, ror #10 │ │ │ │ - rsbeq fp, r3, r6, lsl #10 │ │ │ │ - rsbeq r5, r2, r6, lsr #12 │ │ │ │ - rsbeq fp, r3, sl, ror #9 │ │ │ │ - rsbeq r5, r2, sl, lsl #12 │ │ │ │ - rsbeq fp, r3, r0, lsr #14 │ │ │ │ - rsbeq fp, r3, sl, lsl r7 │ │ │ │ - rsbeq fp, r3, ip, lsl r7 │ │ │ │ - rsbeq fp, r3, r2, ror #8 │ │ │ │ - rsbeq r5, r2, r2, lsl #11 │ │ │ │ - rsbeq fp, r3, r4, asr #8 │ │ │ │ - rsbeq r5, r2, r4, ror #10 │ │ │ │ - rsbeq fp, r3, sl, lsl r4 │ │ │ │ - rsbeq r5, r2, sl, lsr r5 │ │ │ │ - strdeq fp, [r3], #-62 @ 0xffffffc2 @ │ │ │ │ - rsbeq r5, r2, lr, lsl r5 │ │ │ │ - rsbeq fp, r3, r0, ror #7 │ │ │ │ - rsbeq r5, r2, r0, lsl #10 │ │ │ │ - rsbeq r6, r7, sl, lsr #26 │ │ │ │ - rsbeq r8, r3, r2, lsl r8 │ │ │ │ - strhteq sp, [r1], #-88 @ 0xffffffa8 │ │ │ │ - rsbeq r5, r2, r0, asr r6 │ │ │ │ - rsbeq r8, r3, r6 │ │ │ │ - rsbeq fp, r3, sl, asr #6 │ │ │ │ - rsbeq r5, r2, sl, ror #8 │ │ │ │ - rsbeq fp, r3, ip, lsl r3 │ │ │ │ - rsbeq r5, r2, ip, lsr r4 │ │ │ │ - strdeq fp, [r3], #-32 @ 0xffffffe0 @ │ │ │ │ - rsbeq r5, r2, r0, lsl r4 │ │ │ │ - rsbeq fp, r3, r8, asr #5 │ │ │ │ - rsbeq r5, r2, r8, ror #7 │ │ │ │ - rsbeq fp, r3, lr, ror #4 │ │ │ │ - rsbeq r5, r2, lr, lsl #7 │ │ │ │ - rsbeq fp, r3, r0, asr r2 │ │ │ │ - rsbeq r5, r2, r0, ror r3 │ │ │ │ + rsbeq fp, r3, r8, lsl #11 │ │ │ │ + rsbeq fp, r3, r6, ror r5 │ │ │ │ + rsbeq fp, r3, lr, lsl #10 │ │ │ │ + rsbeq r5, r2, lr, lsr #12 │ │ │ │ + strdeq fp, [r3], #-66 @ 0xffffffbe @ │ │ │ │ + rsbeq r5, r2, r2, lsl r6 │ │ │ │ + rsbeq fp, r3, r8, lsr #14 │ │ │ │ + rsbeq fp, r3, r2, lsr #14 │ │ │ │ + rsbeq fp, r3, r4, lsr #14 │ │ │ │ + rsbeq fp, r3, sl, ror #8 │ │ │ │ + rsbeq r5, r2, sl, lsl #11 │ │ │ │ + rsbeq fp, r3, ip, asr #8 │ │ │ │ + rsbeq r5, r2, ip, ror #10 │ │ │ │ + rsbeq fp, r3, r2, lsr #8 │ │ │ │ + rsbeq r5, r2, r2, asr #10 │ │ │ │ + rsbeq fp, r3, r6, lsl #8 │ │ │ │ + rsbeq r5, r2, r6, lsr #10 │ │ │ │ + rsbeq fp, r3, r8, ror #7 │ │ │ │ + rsbeq r5, r2, r8, lsl #10 │ │ │ │ + rsbeq r6, r7, r2, lsr sp │ │ │ │ + rsbeq r8, r3, sl, lsl r8 │ │ │ │ + rsbeq sp, r1, r0, asr #11 │ │ │ │ + rsbeq r5, r2, r8, asr r6 │ │ │ │ + rsbeq r8, r3, lr │ │ │ │ + rsbeq fp, r3, r2, asr r3 │ │ │ │ + rsbeq r5, r2, r2, ror r4 │ │ │ │ + rsbeq fp, r3, r4, lsr #6 │ │ │ │ + rsbeq r5, r2, r4, asr #8 │ │ │ │ + strdeq fp, [r3], #-40 @ 0xffffffd8 @ │ │ │ │ + rsbeq r5, r2, r8, lsl r4 │ │ │ │ + ldrdeq fp, [r3], #-32 @ 0xffffffe0 @ │ │ │ │ + strdeq r5, [r2], #-48 @ 0xffffffd0 @ │ │ │ │ + rsbeq fp, r3, r6, ror r2 │ │ │ │ + mlseq r2, r6, r3, r5 │ │ │ │ + rsbeq fp, r3, r8, asr r2 │ │ │ │ + rsbeq r5, r2, r8, ror r3 │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl fed17d88 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fb8 │ │ │ │ addlt r2, sp, ip, lsl r5 │ │ │ │ ldrcc pc, [r8, #-2271] @ 0xfffff721 │ │ │ │ ldrbtmi r4, [sl], #-1543 @ 0xfffff9f9 │ │ │ │ @@ -440273,85 +440273,85 @@ │ │ │ │ ... │ │ │ │ ldmibls r9, {r1, r3, r4, r7, r8, fp, ip, pc} │ │ │ │ svccc 0x00a99999 │ │ │ │ ldmibls r9, {r1, r3, r4, r7, r8, fp, ip, pc} │ │ │ │ svccc 0x00b99999 │ │ │ │ rsbeq sp, sp, r6, ror lr │ │ │ │ @ instruction: 0x000011b8 │ │ │ │ - rsbeq fp, r3, r4, lsr r1 │ │ │ │ + rsbeq fp, r3, ip, lsr r1 │ │ │ │ @ instruction: 0xffffdd6f │ │ │ │ - rsbeq fp, r3, lr, ror r3 │ │ │ │ - rsbeq fp, r3, r8, lsl #2 │ │ │ │ + rsbeq fp, r3, r6, lsl #7 │ │ │ │ + rsbeq fp, r3, r0, lsl r1 │ │ │ │ andeq r0, r0, r3, lsl #15 │ │ │ │ - rsbeq fp, r3, r2, lsr #1 │ │ │ │ - rsbeq r5, r2, r0, asr #3 │ │ │ │ + rsbeq fp, r3, sl, lsr #1 │ │ │ │ + rsbeq r5, r2, r8, asr #3 │ │ │ │ rsbeq sp, sp, sl, asr #27 │ │ │ │ - rsbeq fp, r3, r6, rrx │ │ │ │ - rsbeq r5, r2, r4, lsl #3 │ │ │ │ + rsbeq fp, r3, lr, rrx │ │ │ │ + rsbeq r5, r2, ip, lsl #3 │ │ │ │ @ instruction: 0xffffd3bd │ │ │ │ @ instruction: 0xffffd2d9 │ │ │ │ - rsbeq fp, r3, r0, lsr #32 │ │ │ │ - rsbeq r5, r2, lr, lsr r1 │ │ │ │ - rsbeq fp, r3, r2 │ │ │ │ - rsbeq r5, r2, r0, lsr #2 │ │ │ │ + rsbeq fp, r3, r8, lsr #32 │ │ │ │ + rsbeq r5, r2, r6, asr #2 │ │ │ │ + rsbeq fp, r3, sl │ │ │ │ + rsbeq r5, r2, r8, lsr #2 │ │ │ │ @ instruction: 0xffffd1fd │ │ │ │ @ instruction: 0xffffd981 │ │ │ │ - strhteq sl, [r3], #-254 @ 0xffffff02 │ │ │ │ - ldrdeq r5, [r2], #-14 @ │ │ │ │ - rsbeq sl, r3, r4, lsr #31 │ │ │ │ - rsbeq r5, r2, r4, asr #1 │ │ │ │ + rsbeq sl, r3, r6, asr #31 │ │ │ │ + rsbeq r5, r2, r6, ror #1 │ │ │ │ + rsbeq sl, r3, ip, lsr #31 │ │ │ │ + rsbeq r5, r2, ip, asr #1 │ │ │ │ @ instruction: 0xffffd187 │ │ │ │ - rsbeq sl, r3, r8, ror pc │ │ │ │ - mlseq r2, r8, r0, r5 │ │ │ │ - rsbeq r7, r3, lr, ror #15 │ │ │ │ - rsbeq fp, r3, ip, lsl r2 │ │ │ │ - rsbeq sl, r3, r4, lsr pc │ │ │ │ - rsbeq r5, r2, r4, asr r0 │ │ │ │ - rsbeq sl, r3, r6, lsl pc │ │ │ │ - rsbeq r5, r2, r4, lsr r0 │ │ │ │ - rsbeq fp, r3, r2, ror #3 │ │ │ │ - rsbeq fp, r3, r4, lsr r2 │ │ │ │ - ldrdeq sl, [r3], #-224 @ 0xffffff20 @ │ │ │ │ - strdeq r4, [r2], #-240 @ 0xffffff10 @ │ │ │ │ - rsbeq fp, r3, r2, lsl r2 │ │ │ │ - rsbeq fp, r3, r4, asr r2 │ │ │ │ - rsbeq sl, r3, sl, lsl #29 │ │ │ │ - rsbeq r4, r2, sl, lsr #31 │ │ │ │ - rsbeq fp, r3, sl, lsr #4 │ │ │ │ - rsbeq fp, r3, r0, ror r2 │ │ │ │ - rsbeq sl, r3, r6, asr #28 │ │ │ │ - rsbeq r4, r2, r6, ror #30 │ │ │ │ - rsbeq fp, r3, lr, asr #4 │ │ │ │ - rsbeq r7, r3, ip, lsl r7 │ │ │ │ - rsbeq sl, r3, r0, lsl #28 │ │ │ │ - rsbeq r4, r2, r0, lsr #30 │ │ │ │ - rsbeq fp, r3, sl, ror r2 │ │ │ │ + rsbeq sl, r3, r0, lsl #31 │ │ │ │ + rsbeq r5, r2, r0, lsr #1 │ │ │ │ + strdeq r7, [r3], #-118 @ 0xffffff8a @ │ │ │ │ + rsbeq fp, r3, r4, lsr #4 │ │ │ │ + rsbeq sl, r3, ip, lsr pc │ │ │ │ + rsbeq r5, r2, ip, asr r0 │ │ │ │ + rsbeq sl, r3, lr, lsl pc │ │ │ │ + rsbeq r5, r2, ip, lsr r0 │ │ │ │ + rsbeq fp, r3, sl, ror #3 │ │ │ │ + rsbeq fp, r3, ip, lsr r2 │ │ │ │ + ldrdeq sl, [r3], #-232 @ 0xffffff18 @ │ │ │ │ + strdeq r4, [r2], #-248 @ 0xffffff08 @ │ │ │ │ rsbeq fp, r3, sl, lsl r2 │ │ │ │ - strhteq sl, [r3], #-212 @ 0xffffff2c │ │ │ │ - ldrdeq r4, [r2], #-228 @ 0xffffff1c @ │ │ │ │ + rsbeq fp, r3, ip, asr r2 │ │ │ │ + mlseq r3, r2, lr, sl │ │ │ │ + strhteq r4, [r2], #-242 @ 0xffffff0e │ │ │ │ + rsbeq fp, r3, r2, lsr r2 │ │ │ │ + rsbeq fp, r3, r8, ror r2 │ │ │ │ + rsbeq sl, r3, lr, asr #28 │ │ │ │ + rsbeq r4, r2, lr, ror #30 │ │ │ │ rsbeq fp, r3, r6, asr r2 │ │ │ │ - rsbeq fp, r3, r0, lsl #5 │ │ │ │ - rsbeq sl, r3, sl, ror #26 │ │ │ │ - rsbeq r4, r2, sl, lsl #29 │ │ │ │ - rsbeq fp, r3, r0, ror #4 │ │ │ │ - rsbeq fp, r3, sl, lsr #5 │ │ │ │ - rsbeq sl, r3, r2, lsr #26 │ │ │ │ - rsbeq r4, r2, r2, asr #28 │ │ │ │ - mlseq r3, r2, r2, fp │ │ │ │ - rsbeq fp, r3, lr, asr #5 │ │ │ │ - ldrdeq sl, [r3], #-206 @ 0xffffff32 @ │ │ │ │ - strdeq r4, [r2], #-222 @ 0xffffff22 @ │ │ │ │ - rsbeq fp, r3, lr, ror #5 │ │ │ │ - rsbeq fp, r3, r8, lsr #5 │ │ │ │ - mlseq r3, ip, ip, sl │ │ │ │ - strhteq r4, [r2], #-220 @ 0xffffff24 │ │ │ │ - ldrdeq fp, [r3], #-36 @ 0xffffffdc @ │ │ │ │ - rsbeq fp, r3, r4, lsl #6 │ │ │ │ - rsbeq sl, r3, r6, asr ip │ │ │ │ - rsbeq r4, r2, r6, ror sp │ │ │ │ + rsbeq r7, r3, r4, lsr #14 │ │ │ │ + rsbeq sl, r3, r8, lsl #28 │ │ │ │ + rsbeq r4, r2, r8, lsr #30 │ │ │ │ + rsbeq fp, r3, r2, lsl #5 │ │ │ │ + rsbeq fp, r3, r2, lsr #4 │ │ │ │ + strhteq sl, [r3], #-220 @ 0xffffff24 │ │ │ │ + ldrdeq r4, [r2], #-236 @ 0xffffff14 @ │ │ │ │ + rsbeq fp, r3, lr, asr r2 │ │ │ │ + rsbeq fp, r3, r8, lsl #5 │ │ │ │ + rsbeq sl, r3, r2, ror sp │ │ │ │ + mlseq r2, r2, lr, r4 │ │ │ │ + rsbeq fp, r3, r8, ror #4 │ │ │ │ + strhteq fp, [r3], #-34 @ 0xffffffde │ │ │ │ + rsbeq sl, r3, sl, lsr #26 │ │ │ │ + rsbeq r4, r2, sl, asr #28 │ │ │ │ + mlseq r3, sl, r2, fp │ │ │ │ + ldrdeq fp, [r3], #-38 @ 0xffffffda @ │ │ │ │ + rsbeq sl, r3, r6, ror #25 │ │ │ │ + rsbeq r4, r2, r6, lsl #28 │ │ │ │ + strdeq fp, [r3], #-38 @ 0xffffffda @ │ │ │ │ + strhteq fp, [r3], #-32 @ 0xffffffe0 │ │ │ │ + rsbeq sl, r3, r4, lsr #25 │ │ │ │ + rsbeq r4, r2, r4, asr #27 │ │ │ │ + ldrdeq fp, [r3], #-44 @ 0xffffffd4 @ │ │ │ │ + rsbeq fp, r3, ip, lsl #6 │ │ │ │ + rsbeq sl, r3, lr, asr ip │ │ │ │ + rsbeq r4, r2, lr, ror sp │ │ │ │ @ instruction: 0xf06f4a5a │ │ │ │ ldmdbmi sl, {r8, r9, lr}^ │ │ │ │ ldrbtmi r9, [sl], #-771 @ 0xfffffcfd │ │ │ │ ldrbtmi r2, [r9], #-786 @ 0xfffffcee │ │ │ │ andcc lr, r1, sp, asr #19 │ │ │ │ cmppeq r0, #1073741825 @ p-variant is OBSOLETE @ 0x40000001 │ │ │ │ stmib sp, {r3, r4, r5, r9, sl, lr}^ │ │ │ │ @@ -440435,38 +440435,38 @@ │ │ │ │ ldmdami ip, {r1, r2, r3, r7, sl, fp, sp, pc} │ │ │ │ bicpl pc, sp, r0, asr #4 │ │ │ │ andcc r4, ip, r8, ror r4 │ │ │ │ ldc2 6, cr15, [r2], #344 @ 0x158 │ │ │ │ @ instruction: 0x46214819 │ │ │ │ @ instruction: 0xf6564478 │ │ │ │ str pc, [r0], #3437 @ 0xd6d │ │ │ │ - rsbeq fp, r3, r2, lsr #3 │ │ │ │ - rsbeq fp, r3, lr, ror #3 │ │ │ │ - rsbeq sl, r3, ip, asr #21 │ │ │ │ - rsbeq r4, r2, ip, ror #23 │ │ │ │ - rsbeq fp, r3, lr, asr #3 │ │ │ │ - rsbeq fp, r3, r4, lsl r2 │ │ │ │ - rsbeq sl, r3, lr, lsl #21 │ │ │ │ - rsbeq r4, r2, lr, lsr #23 │ │ │ │ - rsbeq fp, r3, r4, lsl #4 │ │ │ │ - rsbeq fp, r3, r2, asr r2 │ │ │ │ - rsbeq sl, r3, r4, asr sl │ │ │ │ - rsbeq r4, r2, r4, ror fp │ │ │ │ - rsbeq fp, r3, r8, lsr r2 │ │ │ │ - rsbeq fp, r3, r2, lsl #5 │ │ │ │ - rsbeq sl, r3, sl, lsl sl │ │ │ │ - rsbeq r4, r2, sl, lsr fp │ │ │ │ - rsbeq fp, r3, r0, ror r2 │ │ │ │ - strhteq fp, [r3], #-38 @ 0xffffffda │ │ │ │ - rsbeq sl, r3, r0, ror #19 │ │ │ │ - rsbeq r4, r2, r0, lsl #22 │ │ │ │ - mlseq r3, lr, sl, r7 │ │ │ │ - mlseq r3, r8, r2, fp │ │ │ │ - rsbeq sl, r3, r4, lsr #19 │ │ │ │ - rsbeq r4, r2, r4, asr #21 │ │ │ │ + rsbeq fp, r3, sl, lsr #3 │ │ │ │ + strdeq fp, [r3], #-22 @ 0xffffffea @ │ │ │ │ + ldrdeq sl, [r3], #-164 @ 0xffffff5c @ │ │ │ │ + strdeq r4, [r2], #-180 @ 0xffffff4c @ │ │ │ │ + ldrdeq fp, [r3], #-22 @ 0xffffffea @ │ │ │ │ + rsbeq fp, r3, ip, lsl r2 │ │ │ │ + mlseq r3, r6, sl, sl │ │ │ │ + strhteq r4, [r2], #-182 @ 0xffffff4a │ │ │ │ + rsbeq fp, r3, ip, lsl #4 │ │ │ │ + rsbeq fp, r3, sl, asr r2 │ │ │ │ + rsbeq sl, r3, ip, asr sl │ │ │ │ + rsbeq r4, r2, ip, ror fp │ │ │ │ + rsbeq fp, r3, r0, asr #4 │ │ │ │ + rsbeq fp, r3, sl, lsl #5 │ │ │ │ + rsbeq sl, r3, r2, lsr #20 │ │ │ │ + rsbeq r4, r2, r2, asr #22 │ │ │ │ + rsbeq fp, r3, r8, ror r2 │ │ │ │ + strhteq fp, [r3], #-46 @ 0xffffffd2 │ │ │ │ + rsbeq sl, r3, r8, ror #19 │ │ │ │ + rsbeq r4, r2, r8, lsl #22 │ │ │ │ + rsbeq r7, r3, r6, lsr #21 │ │ │ │ + rsbeq fp, r3, r0, lsr #5 │ │ │ │ + rsbeq sl, r3, ip, lsr #19 │ │ │ │ + rsbeq r4, r2, ip, asr #21 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ bl fed185a4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strdlt r0, [r3], r0 @ │ │ │ │ blx ffbff3ae │ │ │ │ stmdacs r1, {r0, r1, r9, sl, lr} │ │ │ │ ldrmi sp, [r8], -r2, lsl #2 │ │ │ │ @@ -440476,16 +440476,16 @@ │ │ │ │ andcc r4, ip, r8, ror r4 │ │ │ │ stc2l 6, cr15, [r4], #-344 @ 0xfffffea8 │ │ │ │ stmdbls r1, {r0, r2, fp, lr} │ │ │ │ @ instruction: 0xf6564478 │ │ │ │ blls 240854 │ │ │ │ andlt r4, r3, r8, lsl r6 │ │ │ │ svclt 0x0000bd00 │ │ │ │ - rsbeq sl, r3, r8, lsl #18 │ │ │ │ - rsbeq r4, r2, r8, lsr #20 │ │ │ │ + rsbeq sl, r3, r0, lsl r9 │ │ │ │ + rsbeq r4, r2, r0, lsr sl │ │ │ │ andeq r0, r0, r0 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl fed185f4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ bmi 78537c │ │ │ │ blmi 7ad614 │ │ │ │ ldrbtmi r4, [sl], #-1541 @ 0xfffff9fb │ │ │ │ @@ -440508,15 +440508,15 @@ │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ mrsle r0, LR_svc │ │ │ │ andlt r2, r5, r1 │ │ │ │ @ instruction: 0xf650bd30 │ │ │ │ svclt 0x0000e96e │ │ │ │ rsbeq sp, sp, lr, lsl #12 │ │ │ │ @ instruction: 0x000011b8 │ │ │ │ - rsbeq fp, r3, r4, lsr #3 │ │ │ │ + rsbeq fp, r3, ip, lsr #3 │ │ │ │ ldrdeq sp, [sp], #-84 @ 0xffffffac @ │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ blhi 2fc928 >::_M_default_append(unsigned int)@@Base+0x79d64> │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x0070f8cc │ │ │ │ strtvs pc, [r4], #-2271 @ 0xfffff721 │ │ │ │ @@ -440784,32 +440784,32 @@ │ │ │ │ @ instruction: 0xf64fe602 │ │ │ │ svclt 0x0000ef4c │ │ │ │ ldmibls r9, {r1, r3, r4, r7, r8, fp, ip, pc} │ │ │ │ svccc 0x00b99999 │ │ │ │ rsbeq sp, sp, r8, lsl #11 │ │ │ │ @ instruction: 0x000011b8 │ │ │ │ rsbeq sp, sp, ip, ror #10 │ │ │ │ - rsbeq fp, r3, r2, asr #1 │ │ │ │ - rsbeq r4, r2, r6, asr #17 │ │ │ │ - rsbeq fp, r3, r6, lsr #1 │ │ │ │ - rsbeq r4, r2, sl, lsr #17 │ │ │ │ - rsbeq fp, r3, sl, lsl #1 │ │ │ │ - rsbeq r4, r2, lr, lsl #17 │ │ │ │ - rsbeq sl, r3, r4, lsl #30 │ │ │ │ - rsbeq r4, r2, r8, lsl #14 │ │ │ │ - strhteq sl, [r3], #-230 @ 0xffffff1a │ │ │ │ - rsbeq r4, r2, r2, asr #13 │ │ │ │ - strdeq sl, [r3], #-220 @ 0xffffff24 @ │ │ │ │ - rsbeq r4, r2, r0, lsl #12 │ │ │ │ - rsbeq sl, r3, r4, lsr #27 │ │ │ │ - rsbeq r4, r2, r8, lsr #11 │ │ │ │ - rsbeq sl, r3, r6, lsl #27 │ │ │ │ - rsbeq r4, r2, sl, lsl #11 │ │ │ │ - rsbeq sl, r3, r8, ror #26 │ │ │ │ - rsbeq r4, r2, ip, ror #10 │ │ │ │ + rsbeq fp, r3, sl, asr #1 │ │ │ │ + rsbeq r4, r2, lr, asr #17 │ │ │ │ + rsbeq fp, r3, lr, lsr #1 │ │ │ │ + strhteq r4, [r2], #-130 @ 0xffffff7e │ │ │ │ + mlseq r3, r2, r0, fp │ │ │ │ + mlseq r2, r6, r8, r4 │ │ │ │ + rsbeq sl, r3, ip, lsl #30 │ │ │ │ + rsbeq r4, r2, r0, lsl r7 │ │ │ │ + strhteq sl, [r3], #-238 @ 0xffffff12 │ │ │ │ + rsbeq r4, r2, sl, asr #13 │ │ │ │ + rsbeq sl, r3, r4, lsl #28 │ │ │ │ + rsbeq r4, r2, r8, lsl #12 │ │ │ │ + rsbeq sl, r3, ip, lsr #27 │ │ │ │ + strhteq r4, [r2], #-80 @ 0xffffffb0 │ │ │ │ + rsbeq sl, r3, lr, lsl #27 │ │ │ │ + mlseq r2, r2, r5, r4 │ │ │ │ + rsbeq sl, r3, r0, ror sp │ │ │ │ + rsbeq r4, r2, r4, ror r5 │ │ │ │ mvnsmi lr, sp, lsr #18 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00b8f8cc │ │ │ │ addlt r4, ip, r7, ror #20 │ │ │ │ strmi r4, [r0], r7, ror #22 │ │ │ │ ldmpl r3, {r1, r3, r4, r5, r6, sl, lr}^ │ │ │ │ @@ -440912,37 +440912,37 @@ │ │ │ │ ldmdami ip, {r0, r1, r2, r3, r4, r5, r6, r7, fp, ip, sp, lr, pc} │ │ │ │ mvnscc pc, pc, asr #32 │ │ │ │ @ instruction: 0xf6564478 │ │ │ │ @ instruction: 0xe77ff9b9 │ │ │ │ cdp 6, 4, cr15, cr4, cr15, {2} │ │ │ │ rsbeq sp, sp, r0, lsl #2 │ │ │ │ @ instruction: 0x000011b8 │ │ │ │ - rsbeq sl, r3, r0, lsr #25 │ │ │ │ + rsbeq sl, r3, r8, lsr #25 │ │ │ │ @ instruction: 0xfffffb27 │ │ │ │ - rsbeq sl, r3, r4, ror #25 │ │ │ │ - rsbeq sl, r3, sl, lsr #25 │ │ │ │ + rsbeq sl, r3, ip, ror #25 │ │ │ │ + strhteq sl, [r3], #-194 @ 0xffffff3e │ │ │ │ andeq r0, r0, r9, lsl #3 │ │ │ │ - rsbeq sl, r3, r6, asr ip │ │ │ │ - rsbeq r4, r2, sl, asr r4 │ │ │ │ + rsbeq sl, r3, lr, asr ip │ │ │ │ + rsbeq r4, r2, r2, ror #8 │ │ │ │ rsbeq sp, sp, r8, rrx │ │ │ │ - rsbeq sl, r3, r2, lsr #24 │ │ │ │ - rsbeq r4, r2, r6, lsr #8 │ │ │ │ + rsbeq sl, r3, sl, lsr #24 │ │ │ │ + rsbeq r4, r2, lr, lsr #8 │ │ │ │ @ instruction: 0xfffffa09 │ │ │ │ - rsbeq sl, r3, r8, asr ip │ │ │ │ - rsbeq sl, r3, r2, lsr #25 │ │ │ │ - ldrdeq sl, [r3], #-176 @ 0xffffff50 @ │ │ │ │ - ldrdeq r4, [r2], #-52 @ 0xffffffcc @ │ │ │ │ - strhteq sl, [r3], #-182 @ 0xffffff4a │ │ │ │ - strhteq r4, [r2], #-58 @ 0xffffffc6 │ │ │ │ - rsbeq sl, r3, lr, lsr #25 │ │ │ │ - rsbeq sl, r3, ip, ror #24 │ │ │ │ - rsbeq sl, r3, r8, ror fp │ │ │ │ - rsbeq r4, r2, ip, ror r3 │ │ │ │ - rsbeq sl, r3, sl, asr fp │ │ │ │ - rsbeq r4, r2, ip, asr r3 │ │ │ │ + rsbeq sl, r3, r0, ror #24 │ │ │ │ + rsbeq sl, r3, sl, lsr #25 │ │ │ │ + ldrdeq sl, [r3], #-184 @ 0xffffff48 @ │ │ │ │ + ldrdeq r4, [r2], #-60 @ 0xffffffc4 @ │ │ │ │ + strhteq sl, [r3], #-190 @ 0xffffff42 │ │ │ │ + rsbeq r4, r2, r2, asr #7 │ │ │ │ + strhteq sl, [r3], #-198 @ 0xffffff3a │ │ │ │ + rsbeq sl, r3, r4, ror ip │ │ │ │ + rsbeq sl, r3, r0, lsl #23 │ │ │ │ + rsbeq r4, r2, r4, lsl #7 │ │ │ │ + rsbeq sl, r3, r2, ror #22 │ │ │ │ + rsbeq r4, r2, r4, ror #6 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ bl fed18d14 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strdlt r0, [r3], r0 @ │ │ │ │ mcr2 7, 7, pc, cr12, cr15, {7} @ │ │ │ │ stmdacs r1, {r0, r1, r9, sl, lr} │ │ │ │ ldrmi sp, [r8], -r2, lsl #2 │ │ │ │ @@ -440951,16 +440951,16 @@ │ │ │ │ ldrbtmi r4, [r8], #-2054 @ 0xfffff7fa │ │ │ │ @ instruction: 0xf656300c │ │ │ │ stmdami r5, {r0, r2, r3, r5, r7, fp, ip, sp, lr, pc} │ │ │ │ ldrbtmi r9, [r8], #-2305 @ 0xfffff6ff │ │ │ │ @ instruction: 0xf968f656 │ │ │ │ ldrmi r9, [r8], -r1, lsl #22 │ │ │ │ stclt 0, cr11, [r0, #-12] │ │ │ │ - strhteq sl, [r3], #-166 @ 0xffffff5a │ │ │ │ - strhteq r4, [r2], #-42 @ 0xffffffd6 │ │ │ │ + strhteq sl, [r3], #-174 @ 0xffffff52 │ │ │ │ + rsbeq r4, r2, r2, asr #5 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ bl fed18d5c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strdlt r0, [r2], r0 @ │ │ │ │ strmi r4, [r8], -r4, lsl #12 │ │ │ │ @ instruction: 0xff3ef260 │ │ │ │ strtmi r4, [r0], -r1, lsl #12 │ │ │ │ @@ -440972,16 +440972,16 @@ │ │ │ │ ldrbtmi r4, [r8], #-2054 @ 0xfffff7fa │ │ │ │ @ instruction: 0xf656300c │ │ │ │ stmdami r5, {r0, r1, r7, fp, ip, sp, lr, pc} │ │ │ │ ldrbtmi r9, [r8], #-2305 @ 0xfffff6ff │ │ │ │ @ instruction: 0xf93ef656 │ │ │ │ ldrmi r9, [r8], -r1, lsl #22 │ │ │ │ ldclt 0, cr11, [r0, #-8] │ │ │ │ - rsbeq sl, r3, r2, lsr #23 │ │ │ │ - rsbeq r4, r2, r6, ror #4 │ │ │ │ + rsbeq sl, r3, sl, lsr #23 │ │ │ │ + rsbeq r4, r2, lr, ror #4 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ bl fed18db0 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strdlt r0, [r2], r0 @ │ │ │ │ strmi r4, [r8], -r4, lsl #12 │ │ │ │ vrhadd.s32 d25, d0, d1 │ │ │ │ bls 241810 │ │ │ │ @@ -440994,16 +440994,16 @@ │ │ │ │ ldrbtmi r4, [r8], #-2054 @ 0xfffff7fa │ │ │ │ @ instruction: 0xf656300c │ │ │ │ stmdami r5, {r0, r1, r2, r4, r6, fp, ip, sp, lr, pc} │ │ │ │ ldrbtmi r9, [r8], #-2305 @ 0xfffff6ff │ │ │ │ @ instruction: 0xf912f656 │ │ │ │ ldrmi r9, [r8], -r1, lsl #22 │ │ │ │ ldclt 0, cr11, [r0, #-8] │ │ │ │ - rsbeq sl, r3, sl, asr #22 │ │ │ │ - rsbeq r4, r2, lr, lsl #4 │ │ │ │ + rsbeq sl, r3, r2, asr fp │ │ │ │ + rsbeq r4, r2, r6, lsl r2 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl fed18e08 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ bmi 745b90 │ │ │ │ blmi 76de28 │ │ │ │ ldrbtmi r4, [sl], #-1541 @ 0xfffff9fb │ │ │ │ strmi r4, [ip], -r8, lsl #12 │ │ │ │ @@ -441024,15 +441024,15 @@ │ │ │ │ subsmi r9, sl, r3, lsl #22 │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ andcs sp, r1, r2, lsl #2 │ │ │ │ ldclt 0, cr11, [r0, #-20]! @ 0xffffffec │ │ │ │ stcl 6, cr15, [r4, #-316]! @ 0xfffffec4 │ │ │ │ strdeq ip, [sp], #-218 @ 0xffffff26 @ │ │ │ │ @ instruction: 0x000011b8 │ │ │ │ - rsbeq sl, r3, r0, lsl fp │ │ │ │ + rsbeq sl, r3, r8, lsl fp │ │ │ │ rsbeq ip, sp, r2, asr #27 │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl fed18e80 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldrdlt r0, [r7], r0 @ │ │ │ │ strmi r4, [r8], -r7, lsl #12 │ │ │ │ ldrmi r4, [lr], -ip, lsl #12 │ │ │ │ @@ -441059,16 +441059,16 @@ │ │ │ │ stmdami r7, {r0, r3, r4, r6, r7, r8, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ ldrbtmi r4, [r8], #-1569 @ 0xfffff9df │ │ │ │ @ instruction: 0xf894f656 │ │ │ │ andlt r4, r7, r0, lsr #12 │ │ │ │ svclt 0x0000bdf0 │ │ │ │ @ instruction: 0xffffffff │ │ │ │ @ instruction: 0xffffffff │ │ │ │ - rsbeq sl, r3, lr, asr #20 │ │ │ │ - rsbeq r4, r2, r2, lsl r1 │ │ │ │ + rsbeq sl, r3, r6, asr sl │ │ │ │ + rsbeq r4, r2, sl, lsl r1 │ │ │ │ mvnsmi lr, sp, lsr #18 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ blhi 27d1c4 │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d8f8cc │ │ │ │ blhi 123d7dc │ │ │ │ bcs 26df28 │ │ │ │ @@ -441314,38 +441314,38 @@ │ │ │ │ svccc 0x00b99999 │ │ │ │ ldmibls r9, {r1, r3, r4, r7, r8, fp, ip, pc} │ │ │ │ svccc 0x00e99999 │ │ │ │ ldmibls r9, {r1, r3, r4, r7, r8, fp, ip, pc} │ │ │ │ svccc 0x00a99999 │ │ │ │ rsbeq ip, sp, ip, lsr #22 │ │ │ │ @ instruction: 0x000011b8 │ │ │ │ - rsbeq sl, r3, ip, asr #16 │ │ │ │ + rsbeq sl, r3, r4, asr r8 │ │ │ │ @ instruction: 0xfffffd65 │ │ │ │ - rsbeq sl, r3, ip, ror r8 │ │ │ │ - rsbeq sl, r3, sl, lsr #16 │ │ │ │ + rsbeq sl, r3, r4, lsl #17 │ │ │ │ + rsbeq sl, r3, r2, lsr r8 │ │ │ │ strdeq r0, [r0], -pc @ │ │ │ │ - strhteq sl, [r3], #-124 @ 0xffffff84 │ │ │ │ - rsbeq r3, r2, r0, lsl #29 │ │ │ │ + rsbeq sl, r3, r4, asr #15 │ │ │ │ + rsbeq r3, r2, r8, lsl #29 │ │ │ │ rsbeq ip, sp, lr, lsl #21 │ │ │ │ - rsbeq sl, r3, r6, lsl #15 │ │ │ │ - rsbeq r3, r2, sl, asr #28 │ │ │ │ + rsbeq sl, r3, lr, lsl #15 │ │ │ │ + rsbeq r3, r2, r2, asr lr │ │ │ │ @ instruction: 0xfffffc41 │ │ │ │ @ instruction: 0xfffffbd7 │ │ │ │ - rsbeq sl, r3, r8, asr #14 │ │ │ │ - rsbeq r3, r2, ip, lsl #28 │ │ │ │ - rsbeq sl, r3, lr, lsr #14 │ │ │ │ - strdeq r3, [r2], #-210 @ 0xffffff2e @ │ │ │ │ + rsbeq sl, r3, r0, asr r7 │ │ │ │ + rsbeq r3, r2, r4, lsl lr │ │ │ │ + rsbeq sl, r3, r6, lsr r7 │ │ │ │ + strdeq r3, [r2], #-218 @ 0xffffff26 @ │ │ │ │ @ instruction: 0xfffffb3d │ │ │ │ @ instruction: 0xfffffcc1 │ │ │ │ - strhteq sl, [r3], #-100 @ 0xffffff9c │ │ │ │ - rsbeq r3, r2, r8, ror sp │ │ │ │ - mlseq r3, sl, r6, sl │ │ │ │ - rsbeq r3, r2, lr, asr sp │ │ │ │ - rsbeq sl, r3, ip, ror r6 │ │ │ │ - rsbeq r3, r2, lr, lsr sp │ │ │ │ + strhteq sl, [r3], #-108 @ 0xffffff94 │ │ │ │ + rsbeq r3, r2, r0, lsl #27 │ │ │ │ + rsbeq sl, r3, r2, lsr #13 │ │ │ │ + rsbeq r3, r2, r6, ror #26 │ │ │ │ + rsbeq sl, r3, r4, lsl #13 │ │ │ │ + rsbeq r3, r2, r6, asr #26 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ bl fed19364 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strdlt r0, [r3], r0 @ │ │ │ │ mcr2 7, 5, pc, cr14, cr15, {7} @ │ │ │ │ stmdacs r1, {r0, r1, r9, sl, lr} │ │ │ │ ldrmi sp, [r8], -r2, lsl #2 │ │ │ │ @@ -441354,16 +441354,16 @@ │ │ │ │ ldrbtmi r4, [r8], #-2054 @ 0xfffff7fa │ │ │ │ @ instruction: 0xf655300c │ │ │ │ stmdami r5, {r0, r2, r7, r8, sl, fp, ip, sp, lr, pc} │ │ │ │ ldrbtmi r9, [r8], #-2305 @ 0xfffff6ff │ │ │ │ mcr2 6, 2, pc, cr0, cr5, {2} @ │ │ │ │ ldrmi r9, [r8], -r1, lsl #22 │ │ │ │ stclt 0, cr11, [r0, #-12] │ │ │ │ - rsbeq sl, r3, r6, lsr #11 │ │ │ │ - rsbeq r3, r2, sl, ror #24 │ │ │ │ + rsbeq sl, r3, lr, lsr #11 │ │ │ │ + rsbeq r3, r2, r2, ror ip │ │ │ │ umaalle r4, r7, r1, r2 │ │ │ │ @ instruction: 0xc010f8d0 │ │ │ │ eorcc pc, r1, ip, asr r8 @ │ │ │ │ svccc 0x00fff1b3 │ │ │ │ @ instruction: 0xf85cd00e │ │ │ │ movwcc r3, #4130 @ 0x1022 │ │ │ │ bvs 12b61e4 │ │ │ │ @@ -441474,15 +441474,15 @@ │ │ │ │ vst1.16 {d18-d21}, [pc], r8 │ │ │ │ @ instruction: 0x462b71d7 │ │ │ │ ldmne r9!, {r8, ip, pc} │ │ │ │ mrc2 6, 1, pc, cr8, cr2, {2} │ │ │ │ ldrtvs r2, [fp], #768 @ 0x300 │ │ │ │ andlt r2, r3, r1 │ │ │ │ svclt 0x0000bdf0 │ │ │ │ - rsbeq sl, r3, lr, lsr r5 │ │ │ │ + rsbeq sl, r3, r6, asr #10 │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl fed19588 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r3, r0, ror #31 │ │ │ │ strmi r4, [r8], -r6, lsl #12 │ │ │ │ blx bfed1a │ │ │ │ strmi r6, [r4], -r3, asr #26 │ │ │ │ @@ -441509,15 +441509,15 @@ │ │ │ │ ldc2l 6, cr15, [r8, #328]! @ 0x148 │ │ │ │ @ instruction: 0xf1044630 │ │ │ │ vrhadd.u32 q8, , q6 │ │ │ │ movwcs pc, #3507 @ 0xdb3 @ │ │ │ │ strbvs r2, [r3, #-1]! │ │ │ │ andlt r6, r3, r3, ror #9 │ │ │ │ svclt 0x0000bdf0 │ │ │ │ - rsbeq sl, r3, r0, lsl r4 │ │ │ │ + rsbeq sl, r3, r8, lsl r4 │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl fed19614 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r3, r0, ror #31 │ │ │ │ strmi r4, [r8], -r5, lsl #12 │ │ │ │ vmax.s32 d18, d0, d0 │ │ │ │ strmi pc, [r4], -r1, ror #21 │ │ │ │ @@ -441544,16 +441544,16 @@ │ │ │ │ andcc r4, ip, r8, ror r4 │ │ │ │ stc2 6, cr15, [sl], {85} @ 0x55 │ │ │ │ stmdbls r1, {r0, r2, fp, lr} │ │ │ │ @ instruction: 0xf6554478 │ │ │ │ bls 2417a0 │ │ │ │ andlt r4, r3, r0, lsl r6 │ │ │ │ svclt 0x0000bdf0 │ │ │ │ - rsbeq sl, r3, r8, asr r3 │ │ │ │ - rsbeq r3, r2, r4, ror r9 │ │ │ │ + rsbeq sl, r3, r0, ror #6 │ │ │ │ + rsbeq r3, r2, ip, ror r9 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl fed196a4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ bmi 78642c │ │ │ │ blmi 7ae6c4 │ │ │ │ ldrbtmi r4, [sl], #-1541 @ 0xfffff9fb │ │ │ │ strmi r4, [ip], -r8, lsl #12 │ │ │ │ @@ -441575,15 +441575,15 @@ │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ mrsle r0, LR_svc │ │ │ │ andlt r2, r5, r1 │ │ │ │ @ instruction: 0xf64fbd30 │ │ │ │ svclt 0x0000e916 │ │ │ │ rsbeq ip, sp, lr, asr r5 │ │ │ │ @ instruction: 0x000011b8 │ │ │ │ - rsbeq sl, r3, r2, ror #5 │ │ │ │ + rsbeq sl, r3, sl, ror #5 │ │ │ │ rsbeq ip, sp, r4, lsr #10 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl fed19720 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8d10ff0 │ │ │ │ strmi r3, [ip], -r4, lsr #1 │ │ │ │ @ instruction: 0xf8c13301 │ │ │ │ @@ -441674,15 +441674,15 @@ │ │ │ │ svclt 0x00b84293 │ │ │ │ @ instruction: 0xf8c64613 │ │ │ │ vqadd.u32 d19, d18, d12 │ │ │ │ bmi a420e4 │ │ │ │ orrsvs pc, lr, #1325400064 @ 0x4f000000 │ │ │ │ ldrbtmi sl, [sl], #-2308 @ 0xfffff6fc │ │ │ │ stc2 6, cr15, [r2], {84} @ 0x54 │ │ │ │ - blmi 894f18 │ │ │ │ + blmi 894f18 │ │ │ │ ldmpl r3, {r1, r3, r4, r5, r6, sl, lr}^ │ │ │ │ blls 41c710 │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ @ instruction: 0xd1280300 │ │ │ │ andlt r4, fp, r8, lsr #12 │ │ │ │ mvnshi lr, #12386304 @ 0xbd0000 │ │ │ │ movwmi lr, #31197 @ 0x79dd │ │ │ │ @@ -441703,21 +441703,21 @@ │ │ │ │ @ instruction: 0xf04f480c │ │ │ │ ldrbtmi r3, [r8], #-511 @ 0xfffffe01 │ │ │ │ blx fe480056 │ │ │ │ @ instruction: 0xf64fe7cc │ │ │ │ svclt 0x0000e816 │ │ │ │ rsbeq ip, sp, r4, asr r4 │ │ │ │ @ instruction: 0x000011b8 │ │ │ │ - strhteq sl, [r3], #-30 @ 0xffffffe2 │ │ │ │ - rsbeq sl, r3, r2, lsr #2 │ │ │ │ + rsbeq sl, r3, r6, asr #3 │ │ │ │ + rsbeq sl, r3, sl, lsr #2 │ │ │ │ rsbeq ip, sp, r0, ror r3 │ │ │ │ - rsbeq sl, r3, r2, lsl #2 │ │ │ │ - rsbeq r3, r2, lr, lsl r7 │ │ │ │ - rsbeq sl, r3, r4, ror #1 │ │ │ │ - strdeq r3, [r2], #-110 @ 0xffffff92 @ │ │ │ │ + rsbeq sl, r3, sl, lsl #2 │ │ │ │ + rsbeq r3, r2, r6, lsr #14 │ │ │ │ + rsbeq sl, r3, ip, ror #1 │ │ │ │ + rsbeq r3, r2, r6, lsl #14 │ │ │ │ mvnsmi lr, sp, lsr #18 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d8f8cc │ │ │ │ addlt r4, r4, ip, lsl #12 │ │ │ │ movwne lr, #10705 @ 0x29d1 │ │ │ │ addsmi r4, r9, #23068672 @ 0x1600000 │ │ │ │ @@ -441760,19 +441760,19 @@ │ │ │ │ vadd.i8 d20, d0, d9 │ │ │ │ ldrbtmi r3, [r8], #-475 @ 0xfffffe25 │ │ │ │ @ instruction: 0xf655300c │ │ │ │ stmdami r7, {r0, r1, r2, r4, r6, r9, fp, ip, sp, lr, pc} │ │ │ │ mvnscc pc, pc, asr #32 │ │ │ │ @ instruction: 0xf6554478 │ │ │ │ @ instruction: 0xe7eefb11 │ │ │ │ - rsbeq sl, r3, r4, asr #32 │ │ │ │ - rsbeq sl, r3, r2, lsl r0 │ │ │ │ - rsbeq r3, r2, ip, lsr #12 │ │ │ │ - strdeq r9, [r3], #-242 @ 0xffffff0e @ │ │ │ │ - rsbeq r3, r2, ip, lsl #12 │ │ │ │ + rsbeq sl, r3, ip, asr #32 │ │ │ │ + rsbeq sl, r3, sl, lsl r0 │ │ │ │ + rsbeq r3, r2, r4, lsr r6 │ │ │ │ + strdeq r9, [r3], #-250 @ 0xffffff06 @ │ │ │ │ + rsbeq r3, r2, r4, lsl r6 │ │ │ │ mvnsmi lr, #737280 @ 0xb4000 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00c0f8cc │ │ │ │ bmi 16d4070 │ │ │ │ blmi 16d4284 │ │ │ │ addlt r4, r9, sl, ror r4 │ │ │ │ @@ -441857,16 +441857,16 @@ │ │ │ │ cdp 6, 14, cr15, cr8, cr14, {2} │ │ │ │ andhi pc, r0, pc, lsr #7 │ │ │ │ andeq r0, r0, r0 │ │ │ │ subsmi r0, r9, r0 │ │ │ │ strdeq ip, [sp], #-16 @ │ │ │ │ @ instruction: 0x000011b8 │ │ │ │ rsbeq ip, sp, ip, ror #1 │ │ │ │ - rsbeq r9, r3, r8, lsl #29 │ │ │ │ - rsbeq r3, r2, r4, lsr #9 │ │ │ │ + mlseq r3, r0, lr, r9 │ │ │ │ + rsbeq r3, r2, ip, lsr #9 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ blhi 47de40 │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00a8f8cc │ │ │ │ cdpls 0, 1, cr11, cr6, cr3, {4} │ │ │ │ ldclle 14, cr2, [r1, #-0] │ │ │ │ @@ -441882,15 +441882,15 @@ │ │ │ │ eor r9, r6, r1, lsl #6 │ │ │ │ suble r2, r5, ip, ror #18 │ │ │ │ vmax.s8 q10, q0, q4 │ │ │ │ @ instruction: 0xf6551145 │ │ │ │ @ instruction: 0xf897f961 │ │ │ │ stmdals r1, {r3, r4, r7, ip} │ │ │ │ blls 14be49c │ │ │ │ - blx 880334 │ │ │ │ + blx 880334 │ │ │ │ blvc 14fe4a4 │ │ │ │ ldrdcc pc, [r4], -fp │ │ │ │ @ instruction: 0x63aef503 │ │ │ │ blvs 1fe03c │ │ │ │ blvs ff3be4c4 │ │ │ │ blx 5fe5bc │ │ │ │ ldrbmi sp, [r2], -r8, lsl #18 │ │ │ │ @@ -441931,16 +441931,16 @@ │ │ │ │ bleq 147e548 │ │ │ │ ldc 0, cr11, [sp], #12 │ │ │ │ pop {r1, r3, r8, r9, fp, pc} │ │ │ │ vldr , [sl, #448] @ 0x1c0 │ │ │ │ @ instruction: 0xeeb09b22 │ │ │ │ str r7, [r5, r9, asr #23]! │ │ │ │ ... │ │ │ │ - rsbeq r9, r3, r4, lsr #28 │ │ │ │ - rsbeq r9, r3, r6, lsr lr │ │ │ │ + rsbeq r9, r3, ip, lsr #28 │ │ │ │ + rsbeq r9, r3, lr, lsr lr │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00b0f8cc │ │ │ │ addlt r6, fp, ip, lsl #21 │ │ │ │ andcs fp, r0, ip, lsl r9 │ │ │ │ pop {r0, r1, r3, ip, sp, pc} │ │ │ │ @@ -442965,52 +442965,52 @@ │ │ │ │ stmdbls r8, {r0, r1, r3, r5, fp, lr} │ │ │ │ @ instruction: 0xf6544478 │ │ │ │ blls 40216c │ │ │ │ svclt 0x0000e4bf │ │ │ │ strdeq fp, [sp], #-172 @ 0xffffff54 @ │ │ │ │ @ instruction: 0x000011b8 │ │ │ │ ldrdeq fp, [sp], #-166 @ 0xffffff5a @ │ │ │ │ - strhteq r9, [r3], #-118 @ 0xffffff8a │ │ │ │ - ldrdeq r2, [r2], #-208 @ 0xffffff30 @ │ │ │ │ - mlseq r3, r4, r7, r9 │ │ │ │ - rsbeq r2, r2, lr, lsr #27 │ │ │ │ - rsbeq r9, r3, r4, asr r7 │ │ │ │ - strdeq r9, [r3], #-106 @ 0xffffff96 @ │ │ │ │ - ldrdeq r9, [r3], #-104 @ 0xffffff98 @ │ │ │ │ - rsbeq r9, r3, r8, lsl #13 │ │ │ │ - ldrdeq r9, [r3], #-76 @ 0xffffffb4 @ │ │ │ │ - rsbeq r9, r3, r4, asr #7 │ │ │ │ - ldrdeq r2, [r2], #-158 @ 0xffffff62 @ │ │ │ │ - rsbeq r9, r3, r4, lsr #7 │ │ │ │ - strhteq r2, [r2], #-158 @ 0xffffff62 │ │ │ │ - rsbeq r9, r3, r4, lsl #7 │ │ │ │ - mlseq r2, lr, r9, r2 │ │ │ │ - rsbeq r9, r3, sl, lsr r1 │ │ │ │ - rsbeq r9, r3, r4, asr #2 │ │ │ │ - rsbeq lr, r1, r8, lsr #4 │ │ │ │ - rsbeq r9, r3, r2, lsr #1 │ │ │ │ - strhteq r2, [r2], #-110 @ 0xffffff92 │ │ │ │ - rsbeq r9, r3, sl, lsl #1 │ │ │ │ - rsbeq r2, r2, r6, lsr #13 │ │ │ │ - strhteq lr, [r1], #-24 @ 0xffffffe8 │ │ │ │ - rsbeq r9, r3, sl, asr r0 │ │ │ │ - rsbeq r2, r2, r6, ror r6 │ │ │ │ - rsbeq r5, r3, r0, lsr #5 │ │ │ │ - rsbeq r9, r3, ip, lsr #32 │ │ │ │ - rsbeq r2, r2, r8, asr #12 │ │ │ │ - rsbeq r9, r3, sl │ │ │ │ - rsbeq r2, r2, r6, lsr #12 │ │ │ │ - rsbeq r8, r3, sl, ror #30 │ │ │ │ - rsbeq r8, r3, r4, lsr #30 │ │ │ │ - rsbeq r8, r3, sl, ror #29 │ │ │ │ - strhteq r8, [r3], #-224 @ 0xffffff20 │ │ │ │ - rsbeq r8, r3, r6, asr lr │ │ │ │ - strhteq r8, [r3], #-214 @ 0xffffff2a │ │ │ │ - rsbeq r8, r3, r4, lsr #26 │ │ │ │ - rsbeq r2, r2, r0, asr #6 │ │ │ │ + strhteq r9, [r3], #-126 @ 0xffffff82 │ │ │ │ + ldrdeq r2, [r2], #-216 @ 0xffffff28 @ │ │ │ │ + mlseq r3, ip, r7, r9 │ │ │ │ + strhteq r2, [r2], #-214 @ 0xffffff2a │ │ │ │ + rsbeq r9, r3, ip, asr r7 │ │ │ │ + rsbeq r9, r3, r2, lsl #14 │ │ │ │ + rsbeq r9, r3, r0, ror #13 │ │ │ │ + mlseq r3, r0, r6, r9 │ │ │ │ + rsbeq r9, r3, r4, ror #9 │ │ │ │ + rsbeq r9, r3, ip, asr #7 │ │ │ │ + rsbeq r2, r2, r6, ror #19 │ │ │ │ + rsbeq r9, r3, ip, lsr #7 │ │ │ │ + rsbeq r2, r2, r6, asr #19 │ │ │ │ + rsbeq r9, r3, ip, lsl #7 │ │ │ │ + rsbeq r2, r2, r6, lsr #19 │ │ │ │ + rsbeq r9, r3, r2, asr #2 │ │ │ │ + rsbeq r9, r3, ip, asr #2 │ │ │ │ + rsbeq lr, r1, r0, lsr r2 │ │ │ │ + rsbeq r9, r3, sl, lsr #1 │ │ │ │ + rsbeq r2, r2, r6, asr #13 │ │ │ │ + mlseq r3, r2, r0, r9 │ │ │ │ + rsbeq r2, r2, lr, lsr #13 │ │ │ │ + rsbeq lr, r1, r0, asr #3 │ │ │ │ + rsbeq r9, r3, r2, rrx │ │ │ │ + rsbeq r2, r2, lr, ror r6 │ │ │ │ + rsbeq r5, r3, r8, lsr #5 │ │ │ │ + rsbeq r9, r3, r4, lsr r0 │ │ │ │ + rsbeq r2, r2, r0, asr r6 │ │ │ │ + rsbeq r9, r3, r2, lsl r0 │ │ │ │ + rsbeq r2, r2, lr, lsr #12 │ │ │ │ + rsbeq r8, r3, r2, ror pc │ │ │ │ + rsbeq r8, r3, ip, lsr #30 │ │ │ │ + strdeq r8, [r3], #-226 @ 0xffffff1e @ │ │ │ │ + strhteq r8, [r3], #-232 @ 0xffffff18 │ │ │ │ + rsbeq r8, r3, lr, asr lr │ │ │ │ + strhteq r8, [r3], #-222 @ 0xffffff22 │ │ │ │ + rsbeq r8, r3, ip, lsr #26 │ │ │ │ + rsbeq r2, r2, r8, asr #6 │ │ │ │ ldrtmi r4, [r0], -sl, ror #19 │ │ │ │ ldrbtmi r6, [r9], #-3770 @ 0xfffff146 │ │ │ │ blx 600910 │ │ │ │ @ instruction: 0xf0002801 │ │ │ │ strmi r8, [r4], -r1, lsr #7 │ │ │ │ @ instruction: 0xf64048e6 │ │ │ │ ldrbtmi r0, [r8], #-358 @ 0xfffffe9a │ │ │ │ @@ -443080,15 +443080,15 @@ │ │ │ │ andcs r9, r4, #21504 @ 0x5400 │ │ │ │ @ instruction: 0xf6519400 │ │ │ │ eorsls pc, fp, r7, lsl #31 │ │ │ │ @ instruction: 0xf0002800 │ │ │ │ blls 664ed4 │ │ │ │ stmib sp, {r3, r6, r9, sl, lr}^ │ │ │ │ @ instruction: 0xf06f6300 │ │ │ │ - bls 8548a0 │ │ │ │ + bls 8548a0 │ │ │ │ movwcc lr, #10701 @ 0x29cd │ │ │ │ ldmdbls r0, {r0, r8, r9, sp} │ │ │ │ @ instruction: 0xf9c8f25f │ │ │ │ @ instruction: 0xf0402801 │ │ │ │ cdpvs 4, 14, cr8, cr11, cr6, {2} │ │ │ │ svclt 0x00181c5a │ │ │ │ @ instruction: 0xf000933d │ │ │ │ @@ -443237,25 +443237,25 @@ │ │ │ │ movwls r2, #58112 @ 0xe300 │ │ │ │ @ instruction: 0x464b461c │ │ │ │ strbmi r9, [r1], r8, lsl #10 │ │ │ │ @ instruction: 0xe05b4698 │ │ │ │ @ instruction: 0xffffffff │ │ │ │ @ instruction: 0xffefffff │ │ │ │ ... │ │ │ │ - strdeq pc, [r1], #-14 @ │ │ │ │ - rsbeq r8, r3, lr, asr #24 │ │ │ │ - rsbeq r2, r2, sl, ror #4 │ │ │ │ - rsbeq r8, r3, r2, lsl ip │ │ │ │ - rsbeq r8, r3, ip, ror fp │ │ │ │ - rsbeq r8, r3, r2, ror fp │ │ │ │ - rsbeq r8, r3, lr, ror sl │ │ │ │ - rsbeq r8, r3, r0, asr #20 │ │ │ │ - rsbeq r2, r2, ip, asr r0 │ │ │ │ - rsbeq r8, r3, r6, asr #18 │ │ │ │ - rsbeq r1, r2, r2, ror #30 │ │ │ │ + rsbeq pc, r1, r6, lsl #2 │ │ │ │ + rsbeq r8, r3, r6, asr ip │ │ │ │ + rsbeq r2, r2, r2, ror r2 │ │ │ │ + rsbeq r8, r3, sl, lsl ip │ │ │ │ + rsbeq r8, r3, r4, lsl #23 │ │ │ │ + rsbeq r8, r3, sl, ror fp │ │ │ │ + rsbeq r8, r3, r6, lsl #21 │ │ │ │ + rsbeq r8, r3, r8, asr #20 │ │ │ │ + rsbeq r2, r2, r4, rrx │ │ │ │ + rsbeq r8, r3, lr, asr #18 │ │ │ │ + rsbeq r1, r2, sl, ror #30 │ │ │ │ @ instruction: 0x46406835 │ │ │ │ @ instruction: 0x462a991e │ │ │ │ blx 200d12 │ │ │ │ ldrdne pc, [r4], -r8 │ │ │ │ blvc 9ff5a8 │ │ │ │ ldcvs 5, cr15, [r0], #4 │ │ │ │ blmi 13bf81c │ │ │ │ @@ -443560,15 +443560,15 @@ │ │ │ │ blcs 302554 >::_M_default_append(unsigned int)@@Base+0x7f990> │ │ │ │ svclt 0x00023201 │ │ │ │ andcc r6, r1, #8192 @ 0x2000 │ │ │ │ addsmi r6, r9, #536870912 @ 0x20000000 │ │ │ │ bls 7b8bf0 │ │ │ │ sbcsvs r9, r3, r5, lsr fp │ │ │ │ blt 148241c │ │ │ │ - bls 86f110 │ │ │ │ + bls 86f110 │ │ │ │ ldmdbge r6!, {r8, r9, ip, pc} │ │ │ │ @ instruction: 0x4648ab3a │ │ │ │ strmi lr, [r1], #-2509 @ 0xfffff633 │ │ │ │ @ instruction: 0xffe2f369 │ │ │ │ @ instruction: 0xf0002801 │ │ │ │ mulls r8, sl, r1 │ │ │ │ cmnppl ip, r0, asr #4 @ p-variant is OBSOLETE │ │ │ │ @@ -443960,64 +443960,64 @@ │ │ │ │ @ instruction: 0xf926f653 │ │ │ │ @ instruction: 0xf04f4837 │ │ │ │ ldrbtmi r3, [r8], #-511 @ 0xfffffe01 │ │ │ │ @ instruction: 0xf9e0f653 │ │ │ │ mvnscc pc, #79 @ 0x4f │ │ │ │ svclt 0x0000e4ff │ │ │ │ ... │ │ │ │ + rsbeq r8, r3, r2, lsl r6 │ │ │ │ rsbeq r8, r3, sl, lsl #12 │ │ │ │ - rsbeq r8, r3, r2, lsl #12 │ │ │ │ - rsbeq r1, r2, sl, lsl ip │ │ │ │ - rsbeq r8, r3, r0, ror #11 │ │ │ │ - rsbeq r1, r2, r2, lsl #24 │ │ │ │ - rsbeq r8, r3, sl, ror #10 │ │ │ │ - strdeq r8, [r3], #-76 @ 0xffffffb4 @ │ │ │ │ - rsbeq r1, r2, r6, lsl fp │ │ │ │ - ldrdeq r8, [r3], #-72 @ 0xffffffb8 @ │ │ │ │ - strdeq r1, [r2], #-172 @ 0xffffff54 @ │ │ │ │ - rsbeq r8, r3, sl, asr r4 │ │ │ │ - rsbeq r1, r2, r2, ror sl │ │ │ │ - rsbeq r8, r3, ip, lsl #7 │ │ │ │ - rsbeq r1, r2, r6, lsr #19 │ │ │ │ - rsbeq r8, r3, ip, ror #6 │ │ │ │ - rsbeq r1, r2, r6, lsl #19 │ │ │ │ - rsbeq r8, r3, r6, lsl r3 │ │ │ │ - rsbeq r8, r3, r4, lsl r3 │ │ │ │ - rsbeq r1, r2, lr, lsr #18 │ │ │ │ - strdeq r8, [r3], #-36 @ 0xffffffdc @ │ │ │ │ - rsbeq r1, r2, lr, lsl #18 │ │ │ │ - rsbeq r8, r3, sl, lsr #5 │ │ │ │ - rsbeq r1, r2, r4, asr #17 │ │ │ │ - rsbeq r8, r3, r8, lsl #5 │ │ │ │ - rsbeq r1, r2, r2, lsr #17 │ │ │ │ - rsbeq r8, r3, r4, lsr r2 │ │ │ │ - rsbeq r8, r3, r8, lsr r2 │ │ │ │ - rsbeq r1, r2, r2, asr r8 │ │ │ │ - rsbeq r8, r3, r8, lsl r2 │ │ │ │ - rsbeq r1, r2, r0, lsr r8 │ │ │ │ - rsbeq r8, r3, r0, asr r1 │ │ │ │ - rsbeq r1, r2, sl, ror #14 │ │ │ │ - rsbeq r8, r3, r0, lsr r1 │ │ │ │ - rsbeq r1, r2, r8, asr #14 │ │ │ │ - rsbeq r8, r3, r8, lsl #2 │ │ │ │ - rsbeq r1, r2, r2, lsr #14 │ │ │ │ - rsbeq r8, r3, r4, ror #1 │ │ │ │ - strdeq r1, [r2], #-110 @ 0xffffff92 @ │ │ │ │ - mlseq r3, r2, r0, r8 │ │ │ │ - rsbeq r8, r3, ip, lsr r0 │ │ │ │ - rsbeq r7, r3, sl, asr #30 │ │ │ │ - rsbeq r7, r3, r0, ror lr │ │ │ │ - rsbeq r1, r2, ip, lsl #9 │ │ │ │ - rsbeq r7, r3, r2, asr lr │ │ │ │ - rsbeq r1, r2, lr, ror #8 │ │ │ │ - rsbeq r7, r3, r4, lsr lr │ │ │ │ - rsbeq r1, r2, r0, asr r4 │ │ │ │ - strdeq r7, [r3], #-216 @ 0xffffff28 @ │ │ │ │ - mlseq r3, r0, sp, r7 │ │ │ │ - rsbeq r1, r2, sl, lsr #7 │ │ │ │ + rsbeq r1, r2, r2, lsr #24 │ │ │ │ + rsbeq r8, r3, r8, ror #11 │ │ │ │ + rsbeq r1, r2, sl, lsl #24 │ │ │ │ + rsbeq r8, r3, r2, ror r5 │ │ │ │ + rsbeq r8, r3, r4, lsl #10 │ │ │ │ + rsbeq r1, r2, lr, lsl fp │ │ │ │ + rsbeq r8, r3, r0, ror #9 │ │ │ │ + rsbeq r1, r2, r4, lsl #22 │ │ │ │ + rsbeq r8, r3, r2, ror #8 │ │ │ │ + rsbeq r1, r2, sl, ror sl │ │ │ │ + mlseq r3, r4, r3, r8 │ │ │ │ + rsbeq r1, r2, lr, lsr #19 │ │ │ │ + rsbeq r8, r3, r4, ror r3 │ │ │ │ + rsbeq r1, r2, lr, lsl #19 │ │ │ │ + rsbeq r8, r3, lr, lsl r3 │ │ │ │ + rsbeq r8, r3, ip, lsl r3 │ │ │ │ + rsbeq r1, r2, r6, lsr r9 │ │ │ │ + strdeq r8, [r3], #-44 @ 0xffffffd4 @ │ │ │ │ + rsbeq r1, r2, r6, lsl r9 │ │ │ │ + strhteq r8, [r3], #-34 @ 0xffffffde │ │ │ │ + rsbeq r1, r2, ip, asr #17 │ │ │ │ + mlseq r3, r0, r2, r8 │ │ │ │ + rsbeq r1, r2, sl, lsr #17 │ │ │ │ + rsbeq r8, r3, ip, lsr r2 │ │ │ │ + rsbeq r8, r3, r0, asr #4 │ │ │ │ + rsbeq r1, r2, sl, asr r8 │ │ │ │ + rsbeq r8, r3, r0, lsr #4 │ │ │ │ + rsbeq r1, r2, r8, lsr r8 │ │ │ │ + rsbeq r8, r3, r8, asr r1 │ │ │ │ + rsbeq r1, r2, r2, ror r7 │ │ │ │ + rsbeq r8, r3, r8, lsr r1 │ │ │ │ + rsbeq r1, r2, r0, asr r7 │ │ │ │ + rsbeq r8, r3, r0, lsl r1 │ │ │ │ + rsbeq r1, r2, sl, lsr #14 │ │ │ │ + rsbeq r8, r3, ip, ror #1 │ │ │ │ + rsbeq r1, r2, r6, lsl #14 │ │ │ │ + mlseq r3, sl, r0, r8 │ │ │ │ + rsbeq r8, r3, r4, asr #32 │ │ │ │ + rsbeq r7, r3, r2, asr pc │ │ │ │ + rsbeq r7, r3, r8, ror lr │ │ │ │ + mlseq r2, r4, r4, r1 │ │ │ │ + rsbeq r7, r3, sl, asr lr │ │ │ │ + rsbeq r1, r2, r6, ror r4 │ │ │ │ + rsbeq r7, r3, ip, lsr lr │ │ │ │ + rsbeq r1, r2, r8, asr r4 │ │ │ │ + rsbeq r7, r3, r0, lsl #28 │ │ │ │ + mlseq r3, r8, sp, r7 │ │ │ │ + strhteq r1, [r2], #-50 @ 0xffffffce │ │ │ │ strne pc, [r4], #2271 @ 0x8df │ │ │ │ ldrbtmi r4, [r9], #-1584 @ 0xfffff9d0 │ │ │ │ ldc2 3, cr15, [r4, #400] @ 0x190 │ │ │ │ @ instruction: 0xf8dfb148 │ │ │ │ @ instruction: 0x4630447c │ │ │ │ @ instruction: 0x4621447c │ │ │ │ @ instruction: 0xf864f366 │ │ │ │ @@ -444300,70 +444300,70 @@ │ │ │ │ @ instruction: 0xf652300c │ │ │ │ ldmdami ip!, {r0, r1, r3, r4, r5, r6, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ mvnscc pc, pc, asr #32 │ │ │ │ @ instruction: 0xf6524478 │ │ │ │ uasx pc, r8, r5 @ │ │ │ │ @ instruction: 0xffffffff │ │ │ │ @ instruction: 0xffefffff │ │ │ │ - strdeq r2, [r7], #-174 @ 0xffffff52 @ │ │ │ │ - rsbeq r4, r3, r4, ror #11 │ │ │ │ - rsbeq r9, r1, r8, lsl #7 │ │ │ │ - rsbeq r1, r2, lr, lsl r4 │ │ │ │ - ldrdeq r3, [r3], #-210 @ 0xffffff2e @ │ │ │ │ - rsbeq r4, r3, r6, ror #30 │ │ │ │ - rsbeq r4, r3, sl, asr pc │ │ │ │ - rsbeq r3, r3, r2, ror lr │ │ │ │ - rsbeq r7, r3, r6, ror #23 │ │ │ │ - rsbeq r1, r2, r2, lsl #4 │ │ │ │ - strhteq r7, [r3], #-188 @ 0xffffff44 │ │ │ │ - ldrdeq r1, [r2], #-22 @ 0xffffffea @ │ │ │ │ - rsbeq r7, r3, r2, lsr #23 │ │ │ │ - strhteq r1, [r2], #-28 @ 0xffffffe4 │ │ │ │ - rsbeq r7, r3, r6, lsl #23 │ │ │ │ - rsbeq r1, r2, r0, lsr #3 │ │ │ │ - rsbeq r7, r3, ip, ror #22 │ │ │ │ - rsbeq r1, r2, r6, lsl #3 │ │ │ │ - strdeq r7, [r3], #-170 @ 0xffffff56 @ │ │ │ │ - rsbeq r1, r2, r6, lsl r1 │ │ │ │ - ldrdeq r7, [r3], #-174 @ 0xffffff52 @ │ │ │ │ - strdeq r1, [r2], #-8 @ │ │ │ │ - rsbeq r7, r3, r4, asr #21 │ │ │ │ - ldrdeq r1, [r2], #-14 @ │ │ │ │ - rsbeq r7, r3, r8, lsr #21 │ │ │ │ - rsbeq r1, r2, r2, asr #1 │ │ │ │ - rsbeq r7, r3, r8, ror #20 │ │ │ │ - rsbeq r1, r2, r2, lsl #1 │ │ │ │ - rsbeq r7, r3, sl, asr #20 │ │ │ │ - rsbeq r1, r2, r6, rrx │ │ │ │ - rsbeq r7, r3, ip, lsr #20 │ │ │ │ - rsbeq r1, r2, r6, asr #32 │ │ │ │ - rsbeq r7, r3, r2, lsl sl │ │ │ │ - rsbeq r1, r2, ip, lsr #32 │ │ │ │ - strdeq r7, [r3], #-150 @ 0xffffff6a @ │ │ │ │ - rsbeq r1, r2, r0, lsl r0 │ │ │ │ - ldrdeq r7, [r3], #-154 @ 0xffffff66 @ │ │ │ │ - strdeq r0, [r2], #-244 @ 0xffffff0c @ │ │ │ │ - strhteq r7, [r3], #-156 @ 0xffffff64 │ │ │ │ - ldrdeq r0, [r2], #-246 @ 0xffffff0a @ │ │ │ │ - mlseq r3, sl, r9, r7 │ │ │ │ - strhteq r0, [r2], #-244 @ 0xffffff0c │ │ │ │ - rsbeq r7, r3, lr, ror r9 │ │ │ │ - mlseq r2, r8, pc, r0 @ │ │ │ │ - rsbeq r7, r3, r2, ror #18 │ │ │ │ - rsbeq r0, r2, ip, ror pc │ │ │ │ - rsbeq r7, r3, sl, lsr #17 │ │ │ │ - rsbeq r0, r2, r6, asr #29 │ │ │ │ - rsbeq r7, r3, lr, lsl #17 │ │ │ │ - rsbeq r0, r2, r8, lsr #29 │ │ │ │ - rsbeq r7, r3, r2, ror r8 │ │ │ │ - rsbeq r0, r2, ip, lsl #29 │ │ │ │ - rsbeq r7, r3, r6, asr r8 │ │ │ │ - rsbeq r0, r2, r0, ror lr │ │ │ │ - rsbeq r7, r3, sl, lsr r8 │ │ │ │ - rsbeq r0, r2, r4, asr lr │ │ │ │ + rsbeq r2, r7, r6, lsl #22 │ │ │ │ + rsbeq r4, r3, ip, ror #11 │ │ │ │ + mlseq r1, r0, r3, r9 │ │ │ │ + rsbeq r1, r2, r6, lsr #8 │ │ │ │ + ldrdeq r3, [r3], #-218 @ 0xffffff26 @ │ │ │ │ + rsbeq r4, r3, lr, ror #30 │ │ │ │ + rsbeq r4, r3, r2, ror #30 │ │ │ │ + rsbeq r3, r3, sl, ror lr │ │ │ │ + rsbeq r7, r3, lr, ror #23 │ │ │ │ + rsbeq r1, r2, sl, lsl #4 │ │ │ │ + rsbeq r7, r3, r4, asr #23 │ │ │ │ + ldrdeq r1, [r2], #-30 @ 0xffffffe2 @ │ │ │ │ + rsbeq r7, r3, sl, lsr #23 │ │ │ │ + rsbeq r1, r2, r4, asr #3 │ │ │ │ + rsbeq r7, r3, lr, lsl #23 │ │ │ │ + rsbeq r1, r2, r8, lsr #3 │ │ │ │ + rsbeq r7, r3, r4, ror fp │ │ │ │ + rsbeq r1, r2, lr, lsl #3 │ │ │ │ + rsbeq r7, r3, r2, lsl #22 │ │ │ │ + rsbeq r1, r2, lr, lsl r1 │ │ │ │ + rsbeq r7, r3, r6, ror #21 │ │ │ │ + rsbeq r1, r2, r0, lsl #2 │ │ │ │ + rsbeq r7, r3, ip, asr #21 │ │ │ │ + rsbeq r1, r2, r6, ror #1 │ │ │ │ + strhteq r7, [r3], #-160 @ 0xffffff60 │ │ │ │ + rsbeq r1, r2, sl, asr #1 │ │ │ │ + rsbeq r7, r3, r0, ror sl │ │ │ │ + rsbeq r1, r2, sl, lsl #1 │ │ │ │ + rsbeq r7, r3, r2, asr sl │ │ │ │ + rsbeq r1, r2, lr, rrx │ │ │ │ + rsbeq r7, r3, r4, lsr sl │ │ │ │ + rsbeq r1, r2, lr, asr #32 │ │ │ │ + rsbeq r7, r3, sl, lsl sl │ │ │ │ + rsbeq r1, r2, r4, lsr r0 │ │ │ │ + strdeq r7, [r3], #-158 @ 0xffffff62 @ │ │ │ │ + rsbeq r1, r2, r8, lsl r0 │ │ │ │ + rsbeq r7, r3, r2, ror #19 │ │ │ │ + strdeq r0, [r2], #-252 @ 0xffffff04 @ │ │ │ │ + rsbeq r7, r3, r4, asr #19 │ │ │ │ + ldrdeq r0, [r2], #-254 @ 0xffffff02 @ │ │ │ │ + rsbeq r7, r3, r2, lsr #19 │ │ │ │ + strhteq r0, [r2], #-252 @ 0xffffff04 │ │ │ │ + rsbeq r7, r3, r6, lsl #19 │ │ │ │ + rsbeq r0, r2, r0, lsr #31 │ │ │ │ + rsbeq r7, r3, sl, ror #18 │ │ │ │ + rsbeq r0, r2, r4, lsl #31 │ │ │ │ + strhteq r7, [r3], #-130 @ 0xffffff7e │ │ │ │ + rsbeq r0, r2, lr, asr #29 │ │ │ │ + mlseq r3, r6, r8, r7 │ │ │ │ + strhteq r0, [r2], #-224 @ 0xffffff20 │ │ │ │ + rsbeq r7, r3, sl, ror r8 │ │ │ │ + mlseq r2, r4, lr, r0 │ │ │ │ + rsbeq r7, r3, lr, asr r8 │ │ │ │ + rsbeq r0, r2, r8, ror lr │ │ │ │ + rsbeq r7, r3, r2, asr #16 │ │ │ │ + rsbeq r0, r2, ip, asr lr │ │ │ │ ldrteq pc, [ip], #2271 @ 0x8df @ │ │ │ │ @ instruction: 0x11acf640 │ │ │ │ andcc r4, ip, r8, ror r4 │ │ │ │ ldc2l 6, cr15, [r8, #328]! @ 0x148 │ │ │ │ ldrteq pc, [r0], #2271 @ 0x8df @ │ │ │ │ mvnscc pc, pc, asr #32 │ │ │ │ @ instruction: 0xf6524478 │ │ │ │ @@ -444385,15 +444385,15 @@ │ │ │ │ ldrbteq pc, [r4], #-2271 @ 0xfffff721 @ │ │ │ │ cmnpeq sl, r0, asr #12 @ p-variant is OBSOLETE │ │ │ │ andcc r4, ip, r8, ror r4 │ │ │ │ stc2l 6, cr15, [ip, #328] @ 0x148 │ │ │ │ strbteq pc, [r8], #-2271 @ 0xfffff721 @ │ │ │ │ ldrbtmi r4, [r8], #-1569 @ 0xfffff9df │ │ │ │ mcr2 6, 4, pc, cr6, cr2, {2} @ │ │ │ │ - bllt 883104 │ │ │ │ + bllt 883104 │ │ │ │ @ instruction: 0xf8df4604 │ │ │ │ vst3.16 {d16-d18}, [pc :64], ip │ │ │ │ ldrbtmi r6, [r8], #-264 @ 0xfffffef8 │ │ │ │ @ instruction: 0xf652300c │ │ │ │ @ instruction: 0xf8dffdbb │ │ │ │ @ instruction: 0x46210450 │ │ │ │ @ instruction: 0xf6524478 │ │ │ │ @@ -444660,61 +444660,61 @@ │ │ │ │ stc2l 6, cr15, [ip], #-328 @ 0xfffffeb8 │ │ │ │ svclt 0x0000e689 │ │ │ │ andhi pc, r0, pc, lsr #7 │ │ │ │ @ instruction: 0x47ae147b │ │ │ │ svccc 0x00847ae1 │ │ │ │ stclgt 12, cr12, [ip], {205} @ 0xcd │ │ │ │ svccc 0x00f0cccc │ │ │ │ - rsbeq r7, r3, r4, lsr r7 │ │ │ │ - rsbeq r0, r2, ip, asr #26 │ │ │ │ - rsbeq r7, r3, r2, lsl r7 │ │ │ │ - rsbeq r0, r2, sl, lsr #26 │ │ │ │ - ldrdeq r7, [r3], #-108 @ 0xffffff94 @ │ │ │ │ - strdeq r0, [r2], #-198 @ 0xffffff3a @ │ │ │ │ - strhteq r7, [r3], #-106 @ 0xffffff96 │ │ │ │ - ldrdeq r0, [r2], #-196 @ 0xffffff3c @ │ │ │ │ - mlseq r3, r8, r6, r7 │ │ │ │ - strhteq r0, [r2], #-194 @ 0xffffff3e │ │ │ │ - rsbeq r7, r3, r6, ror r6 │ │ │ │ - mlseq r2, r0, ip, r0 │ │ │ │ - rsbeq r7, r3, r4, asr #12 │ │ │ │ - rsbeq r0, r2, r0, ror #24 │ │ │ │ - rsbeq r7, r3, r8, lsr #12 │ │ │ │ - rsbeq r0, r2, r2, asr #24 │ │ │ │ - rsbeq r7, r3, lr, lsl #12 │ │ │ │ - rsbeq r0, r2, r8, lsr #24 │ │ │ │ - strdeq r7, [r3], #-82 @ 0xffffffae @ │ │ │ │ - rsbeq r0, r2, ip, lsl #24 │ │ │ │ - ldrdeq r7, [r3], #-86 @ 0xffffffaa @ │ │ │ │ - strdeq r0, [r2], #-176 @ 0xffffff50 @ │ │ │ │ - strhteq r7, [r3], #-90 @ 0xffffffa6 │ │ │ │ - ldrdeq r0, [r2], #-180 @ 0xffffff4c @ │ │ │ │ - mlseq r3, r0, r5, r7 │ │ │ │ - rsbeq r0, r2, ip, lsr #23 │ │ │ │ - rsbeq r7, r3, r8, ror r5 │ │ │ │ - mlseq r2, r4, fp, r0 │ │ │ │ - mlseq r1, r2, r9, sp │ │ │ │ - rsbeq r7, r3, r8, lsl r5 │ │ │ │ - rsbeq r0, r2, r4, lsr fp │ │ │ │ - rsbeq r1, r3, sl, asr #20 │ │ │ │ - rsbeq r7, r3, r4, ror #9 │ │ │ │ - rsbeq r0, r2, r0, lsl #22 │ │ │ │ - rsbeq sp, r1, r4, lsr #18 │ │ │ │ - rsbeq r0, r2, sl, asr #21 │ │ │ │ - ldrdeq r7, [r3], #-52 @ 0xffffffcc @ │ │ │ │ - rsbeq r7, r3, r6, lsr #6 │ │ │ │ - rsbeq r0, r2, r2, asr #18 │ │ │ │ - rsbeq r7, r3, r6, lsl #6 │ │ │ │ - rsbeq r0, r2, r2, lsr #18 │ │ │ │ - rsbeq r7, r3, r6, ror #5 │ │ │ │ - rsbeq r0, r2, r2, lsl #18 │ │ │ │ - rsbeq r7, r3, r6, asr #5 │ │ │ │ - rsbeq r0, r2, r2, ror #17 │ │ │ │ - rsbeq r7, r3, r6, lsr #5 │ │ │ │ - rsbeq r0, r2, r2, asr #17 │ │ │ │ + rsbeq r7, r3, ip, lsr r7 │ │ │ │ + rsbeq r0, r2, r4, asr sp │ │ │ │ + rsbeq r7, r3, sl, lsl r7 │ │ │ │ + rsbeq r0, r2, r2, lsr sp │ │ │ │ + rsbeq r7, r3, r4, ror #13 │ │ │ │ + strdeq r0, [r2], #-206 @ 0xffffff32 @ │ │ │ │ + rsbeq r7, r3, r2, asr #13 │ │ │ │ + ldrdeq r0, [r2], #-204 @ 0xffffff34 @ │ │ │ │ + rsbeq r7, r3, r0, lsr #13 │ │ │ │ + strhteq r0, [r2], #-202 @ 0xffffff36 │ │ │ │ + rsbeq r7, r3, lr, ror r6 │ │ │ │ + mlseq r2, r8, ip, r0 │ │ │ │ + rsbeq r7, r3, ip, asr #12 │ │ │ │ + rsbeq r0, r2, r8, ror #24 │ │ │ │ + rsbeq r7, r3, r0, lsr r6 │ │ │ │ + rsbeq r0, r2, sl, asr #24 │ │ │ │ + rsbeq r7, r3, r6, lsl r6 │ │ │ │ + rsbeq r0, r2, r0, lsr ip │ │ │ │ + strdeq r7, [r3], #-90 @ 0xffffffa6 @ │ │ │ │ + rsbeq r0, r2, r4, lsl ip │ │ │ │ + ldrdeq r7, [r3], #-94 @ 0xffffffa2 @ │ │ │ │ + strdeq r0, [r2], #-184 @ 0xffffff48 @ │ │ │ │ + rsbeq r7, r3, r2, asr #11 │ │ │ │ + ldrdeq r0, [r2], #-188 @ 0xffffff44 @ │ │ │ │ + mlseq r3, r8, r5, r7 │ │ │ │ + strhteq r0, [r2], #-180 @ 0xffffff4c │ │ │ │ + rsbeq r7, r3, r0, lsl #11 │ │ │ │ + mlseq r2, ip, fp, r0 │ │ │ │ + mlseq r1, sl, r9, sp │ │ │ │ + rsbeq r7, r3, r0, lsr #10 │ │ │ │ + rsbeq r0, r2, ip, lsr fp │ │ │ │ + rsbeq r1, r3, r2, asr sl │ │ │ │ + rsbeq r7, r3, ip, ror #9 │ │ │ │ + rsbeq r0, r2, r8, lsl #22 │ │ │ │ + rsbeq sp, r1, ip, lsr #18 │ │ │ │ + ldrdeq r0, [r2], #-162 @ 0xffffff5e @ │ │ │ │ + ldrdeq r7, [r3], #-60 @ 0xffffffc4 @ │ │ │ │ + rsbeq r7, r3, lr, lsr #6 │ │ │ │ + rsbeq r0, r2, sl, asr #18 │ │ │ │ + rsbeq r7, r3, lr, lsl #6 │ │ │ │ + rsbeq r0, r2, sl, lsr #18 │ │ │ │ + rsbeq r7, r3, lr, ror #5 │ │ │ │ + rsbeq r0, r2, sl, lsl #18 │ │ │ │ + rsbeq r7, r3, lr, asr #5 │ │ │ │ + rsbeq r0, r2, sl, ror #17 │ │ │ │ + rsbeq r7, r3, lr, lsr #5 │ │ │ │ + rsbeq r0, r2, sl, asr #17 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl fed1c818 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fb0 │ │ │ │ addslt r2, r0, ip, lsl #13 │ │ │ │ pkhtbcc pc, r8, pc, asr #17 @ │ │ │ │ ldrbtmi r4, [sl], #-1542 @ 0xfffff9fa │ │ │ │ @@ -445131,103 +445131,103 @@ │ │ │ │ svccc 0x00e51eb8 │ │ │ │ @ instruction: 0x47ae147b │ │ │ │ svccc 0x00847ae1 │ │ │ │ ldmibls r9, {r1, r3, r4, r7, r8, fp, ip, pc} │ │ │ │ svccc 0x00d99999 │ │ │ │ rsbeq r9, sp, r6, ror #7 │ │ │ │ @ instruction: 0x000011b8 │ │ │ │ - rsbeq r7, r3, r4, ror r1 │ │ │ │ + rsbeq r7, r3, ip, ror r1 │ │ │ │ @ instruction: 0xffffd897 │ │ │ │ - rsbeq r7, r3, sl, lsl #3 │ │ │ │ - rsbeq r7, r3, r0, lsl #3 │ │ │ │ + mlseq r3, r2, r1, r7 │ │ │ │ + rsbeq r7, r3, r8, lsl #3 │ │ │ │ strdeq r0, [r0], -r9 │ │ │ │ - rsbeq r7, r3, ip, lsl #2 │ │ │ │ - rsbeq r0, r2, r6, lsr #14 │ │ │ │ + rsbeq r7, r3, r4, lsl r1 │ │ │ │ + rsbeq r0, r2, lr, lsr #14 │ │ │ │ rsbeq r9, sp, r0, lsr r3 │ │ │ │ - ldrdeq r7, [r3], #-0 @ │ │ │ │ - rsbeq r0, r2, sl, ror #13 │ │ │ │ + ldrdeq r7, [r3], #-8 @ │ │ │ │ + strdeq r0, [r2], #-98 @ 0xffffff9e @ │ │ │ │ @ instruction: 0xffffcd7b │ │ │ │ @ instruction: 0xffffccd7 │ │ │ │ - rsbeq r7, r3, sl, lsl #1 │ │ │ │ - rsbeq r0, r2, r4, lsr #13 │ │ │ │ - rsbeq r7, r3, ip, rrx │ │ │ │ - rsbeq r0, r2, r6, lsl #13 │ │ │ │ + mlseq r3, r2, r0, r7 │ │ │ │ + rsbeq r0, r2, ip, lsr #13 │ │ │ │ + rsbeq r7, r3, r4, ror r0 │ │ │ │ + rsbeq r0, r2, lr, lsl #13 │ │ │ │ @ instruction: 0xffffcbfb │ │ │ │ @ instruction: 0xffffcab3 │ │ │ │ - rsbeq r7, r3, r6, lsr #32 │ │ │ │ - rsbeq r0, r2, r0, asr #12 │ │ │ │ - rsbeq r7, r3, r8 │ │ │ │ - rsbeq r0, r2, r2, lsr #12 │ │ │ │ - rsbeq r7, r3, sl, asr r0 │ │ │ │ - strhteq r3, [r3], #-54 @ 0xffffffca │ │ │ │ - strhteq r6, [r3], #-250 @ 0xffffff06 │ │ │ │ - ldrdeq r0, [r2], #-84 @ 0xffffffac @ │ │ │ │ - rsbeq r7, r3, sl, lsr #32 │ │ │ │ - rsbeq r3, r3, r8, lsl r3 │ │ │ │ - rsbeq r6, r3, ip, ror #30 │ │ │ │ - rsbeq r0, r2, r6, lsl #11 │ │ │ │ - rsbeq r6, r3, sl, asr #30 │ │ │ │ - rsbeq r0, r2, r2, ror #10 │ │ │ │ - ldrdeq r6, [r3], #-244 @ 0xffffff0c @ │ │ │ │ - rsbeq r3, r3, lr, asr #6 │ │ │ │ - strdeq r6, [r3], #-234 @ 0xffffff16 @ │ │ │ │ - rsbeq r0, r2, r4, lsl r5 │ │ │ │ - rsbeq r4, r3, r4, lsr #6 │ │ │ │ - rsbeq r6, r3, r0, lsr #31 │ │ │ │ - rsbeq r6, r3, sl, lsr #29 │ │ │ │ - rsbeq r0, r2, r4, asr #9 │ │ │ │ - rsbeq r6, r3, r0, lsl #31 │ │ │ │ - rsbeq r3, r3, r8, lsl #6 │ │ │ │ - rsbeq r6, r3, lr, asr lr │ │ │ │ - rsbeq r0, r2, sl, ror r4 │ │ │ │ - rsbeq r6, r3, ip, lsr pc │ │ │ │ - strdeq r4, [r3], #-46 @ 0xffffffd2 @ │ │ │ │ - strdeq r6, [r3], #-216 @ 0xffffff28 @ │ │ │ │ - rsbeq r0, r2, r4, lsl r4 │ │ │ │ - rsbeq r6, r3, sl, lsl #30 │ │ │ │ - rsbeq r6, r3, sl, lsr pc │ │ │ │ - rsbeq r6, r3, lr, lsr #27 │ │ │ │ - rsbeq r0, r2, sl, asr #7 │ │ │ │ - rsbeq r4, r3, r4, lsl r4 │ │ │ │ - rsbeq r6, r3, sl, lsl pc │ │ │ │ - rsbeq r6, r3, r2, ror sp │ │ │ │ - rsbeq r0, r2, lr, lsl #7 │ │ │ │ - rsbeq r4, r3, r8, lsr r4 │ │ │ │ - strdeq r6, [r3], #-230 @ 0xffffff1a @ │ │ │ │ - rsbeq r6, r3, r6, lsr sp │ │ │ │ - rsbeq r0, r2, r2, asr r3 │ │ │ │ - rsbeq r6, r3, r0, ror #29 │ │ │ │ - rsbeq r6, r3, sl, lsl pc │ │ │ │ - strdeq r6, [r3], #-202 @ 0xffffff36 @ │ │ │ │ - rsbeq r0, r2, r6, lsl r3 │ │ │ │ - mlseq r3, r6, r4, r4 │ │ │ │ - rsbeq r6, r3, lr, ror #29 │ │ │ │ - strhteq r6, [r3], #-192 @ 0xffffff40 │ │ │ │ - rsbeq r0, r2, ip, asr #5 │ │ │ │ - rsbeq r6, r3, r8, asr #29 │ │ │ │ - rsbeq r6, r3, sl, asr pc │ │ │ │ - rsbeq r6, r3, r6, ror #24 │ │ │ │ - rsbeq r0, r2, r2, lsl #5 │ │ │ │ - strhteq r6, [r3], #-246 @ 0xffffff0a │ │ │ │ - rsbeq r6, r3, r4, lsr pc │ │ │ │ - mlseq r3, r4, pc, r6 @ │ │ │ │ - rsbeq r6, r3, r2, lsr #24 │ │ │ │ - rsbeq r0, r2, lr, lsr r2 │ │ │ │ + rsbeq r7, r3, lr, lsr #32 │ │ │ │ + rsbeq r0, r2, r8, asr #12 │ │ │ │ + rsbeq r7, r3, r0, lsl r0 │ │ │ │ + rsbeq r0, r2, sl, lsr #12 │ │ │ │ + rsbeq r7, r3, r2, rrx │ │ │ │ + strhteq r3, [r3], #-62 @ 0xffffffc2 │ │ │ │ + rsbeq r6, r3, r2, asr #31 │ │ │ │ + ldrdeq r0, [r2], #-92 @ 0xffffffa4 @ │ │ │ │ + rsbeq r7, r3, r2, lsr r0 │ │ │ │ + rsbeq r3, r3, r0, lsr #6 │ │ │ │ rsbeq r6, r3, r4, ror pc │ │ │ │ - rsbeq r6, r3, sl, asr #31 │ │ │ │ - rsbeq r6, r3, r4, ror #23 │ │ │ │ - rsbeq r0, r2, r0, lsl #4 │ │ │ │ - strhteq r6, [r3], #-248 @ 0xffffff08 │ │ │ │ - rsbeq r7, r3, r6, lsl r0 │ │ │ │ - rsbeq r6, r3, r8, lsr #23 │ │ │ │ - rsbeq r0, r2, r4, asr #3 │ │ │ │ - rsbeq r7, r3, r2 │ │ │ │ - rsbeq r7, r3, sl, asr r0 │ │ │ │ - rsbeq r6, r3, r0, ror #22 │ │ │ │ - rsbeq r0, r2, ip, ror r1 │ │ │ │ + rsbeq r0, r2, lr, lsl #11 │ │ │ │ + rsbeq r6, r3, r2, asr pc │ │ │ │ + rsbeq r0, r2, sl, ror #10 │ │ │ │ + ldrdeq r6, [r3], #-252 @ 0xffffff04 @ │ │ │ │ + rsbeq r3, r3, r6, asr r3 │ │ │ │ + rsbeq r6, r3, r2, lsl #30 │ │ │ │ + rsbeq r0, r2, ip, lsl r5 │ │ │ │ + rsbeq r4, r3, ip, lsr #6 │ │ │ │ + rsbeq r6, r3, r8, lsr #31 │ │ │ │ + strhteq r6, [r3], #-226 @ 0xffffff1e │ │ │ │ + rsbeq r0, r2, ip, asr #9 │ │ │ │ + rsbeq r6, r3, r8, lsl #31 │ │ │ │ + rsbeq r3, r3, r0, lsl r3 │ │ │ │ + rsbeq r6, r3, r6, ror #28 │ │ │ │ + rsbeq r0, r2, r2, lsl #9 │ │ │ │ + rsbeq r6, r3, r4, asr #30 │ │ │ │ + rsbeq r4, r3, r6, lsl #6 │ │ │ │ + rsbeq r6, r3, r0, lsl #28 │ │ │ │ + rsbeq r0, r2, ip, lsl r4 │ │ │ │ + rsbeq r6, r3, r2, lsl pc │ │ │ │ + rsbeq r6, r3, r2, asr #30 │ │ │ │ + strhteq r6, [r3], #-214 @ 0xffffff2a │ │ │ │ + ldrdeq r0, [r2], #-50 @ 0xffffffce @ │ │ │ │ + rsbeq r4, r3, ip, lsl r4 │ │ │ │ + rsbeq r6, r3, r2, lsr #30 │ │ │ │ + rsbeq r6, r3, sl, ror sp │ │ │ │ + mlseq r2, r6, r3, r0 │ │ │ │ + rsbeq r4, r3, r0, asr #8 │ │ │ │ + strdeq r6, [r3], #-238 @ 0xffffff12 @ │ │ │ │ + rsbeq r6, r3, lr, lsr sp │ │ │ │ + rsbeq r0, r2, sl, asr r3 │ │ │ │ + rsbeq r6, r3, r8, ror #29 │ │ │ │ + rsbeq r6, r3, r2, lsr #30 │ │ │ │ + rsbeq r6, r3, r2, lsl #26 │ │ │ │ + rsbeq r0, r2, lr, lsl r3 │ │ │ │ + mlseq r3, lr, r4, r4 │ │ │ │ + strdeq r6, [r3], #-230 @ 0xffffff1a @ │ │ │ │ + strhteq r6, [r3], #-200 @ 0xffffff38 │ │ │ │ + ldrdeq r0, [r2], #-36 @ 0xffffffdc @ │ │ │ │ + ldrdeq r6, [r3], #-224 @ 0xffffff20 @ │ │ │ │ + rsbeq r6, r3, r2, ror #30 │ │ │ │ + rsbeq r6, r3, lr, ror #24 │ │ │ │ + rsbeq r0, r2, sl, lsl #5 │ │ │ │ + strhteq r6, [r3], #-254 @ 0xffffff02 │ │ │ │ + rsbeq r6, r3, ip, lsr pc │ │ │ │ + mlseq r3, ip, pc, r6 @ │ │ │ │ + rsbeq r6, r3, sl, lsr #24 │ │ │ │ + rsbeq r0, r2, r6, asr #4 │ │ │ │ + rsbeq r6, r3, ip, ror pc │ │ │ │ + ldrdeq r6, [r3], #-242 @ 0xffffff0e @ │ │ │ │ + rsbeq r6, r3, ip, ror #23 │ │ │ │ + rsbeq r0, r2, r8, lsl #4 │ │ │ │ + rsbeq r6, r3, r0, asr #31 │ │ │ │ + rsbeq r7, r3, lr, lsl r0 │ │ │ │ + strhteq r6, [r3], #-176 @ 0xffffff50 │ │ │ │ + rsbeq r0, r2, ip, asr #3 │ │ │ │ + rsbeq r7, r3, sl │ │ │ │ + rsbeq r7, r3, r2, rrx │ │ │ │ + rsbeq r6, r3, r8, ror #22 │ │ │ │ + rsbeq r0, r2, r4, lsl #3 │ │ │ │ blne 1581498 │ │ │ │ stmdbmi pc, {r9, sp}^ @ │ │ │ │ tstpeq r8, #1073741825 @ p-variant is OBSOLETE @ 0x40000001 │ │ │ │ andcs lr, r1, #3358720 @ 0x334000 │ │ │ │ blcs 201908 │ │ │ │ vmov.f32 s8, s24 │ │ │ │ andls r0, r0, r1, asr #22 │ │ │ │ @@ -445300,34 +445300,34 @@ │ │ │ │ ldrbtmi r2, [r8], #-418 @ 0xfffffe5e │ │ │ │ @ instruction: 0xf651300c │ │ │ │ ldmdami r8, {r0, r1, r2, r5, r7, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ ldrbtmi r4, [r8], #-1569 @ 0xfffff9df │ │ │ │ @ instruction: 0xff62f651 │ │ │ │ bllt ff283f50 │ │ │ │ ... │ │ │ │ - strdeq r6, [r3], #-224 @ 0xffffff20 @ │ │ │ │ - mlseq r3, lr, lr, r6 │ │ │ │ - rsbeq r6, r3, r6, lsl #19 │ │ │ │ - rsbeq pc, r1, r2, lsr #31 │ │ │ │ - rsbeq r6, r3, r8, lsl #30 │ │ │ │ - rsbeq r6, r3, r8, asr #29 │ │ │ │ - rsbeq r6, r3, sl, asr #18 │ │ │ │ - rsbeq pc, r1, r6, ror #30 │ │ │ │ - rsbeq r6, r3, r6, ror #29 │ │ │ │ - rsbeq r6, r3, r4, asr #30 │ │ │ │ - rsbeq r6, r3, lr, lsl #18 │ │ │ │ - rsbeq pc, r1, sl, lsr #30 │ │ │ │ - mlseq r3, r0, pc, r6 @ │ │ │ │ - rsbeq r6, r3, r0, lsr pc │ │ │ │ - ldrdeq r6, [r3], #-130 @ 0xffffff7e @ │ │ │ │ - rsbeq pc, r1, lr, ror #29 │ │ │ │ - rsbeq r6, r3, r2, ror pc │ │ │ │ - rsbeq r6, r3, lr, lsr #31 │ │ │ │ - mlseq r3, r2, r8, r6 │ │ │ │ - rsbeq pc, r1, lr, lsr #29 │ │ │ │ + strdeq r6, [r3], #-232 @ 0xffffff18 @ │ │ │ │ + rsbeq r6, r3, r6, lsr #29 │ │ │ │ + rsbeq r6, r3, lr, lsl #19 │ │ │ │ + rsbeq pc, r1, sl, lsr #31 │ │ │ │ + rsbeq r6, r3, r0, lsl pc │ │ │ │ + ldrdeq r6, [r3], #-224 @ 0xffffff20 @ │ │ │ │ + rsbeq r6, r3, r2, asr r9 │ │ │ │ + rsbeq pc, r1, lr, ror #30 │ │ │ │ + rsbeq r6, r3, lr, ror #29 │ │ │ │ + rsbeq r6, r3, ip, asr #30 │ │ │ │ + rsbeq r6, r3, r6, lsl r9 │ │ │ │ + rsbeq pc, r1, r2, lsr pc @ │ │ │ │ + mlseq r3, r8, pc, r6 @ │ │ │ │ + rsbeq r6, r3, r8, lsr pc │ │ │ │ + ldrdeq r6, [r3], #-138 @ 0xffffff76 @ │ │ │ │ + strdeq pc, [r1], #-230 @ 0xffffff1a @ │ │ │ │ + rsbeq r6, r3, sl, ror pc │ │ │ │ + strhteq r6, [r3], #-246 @ 0xffffff0a │ │ │ │ + mlseq r3, sl, r8, r6 │ │ │ │ + strhteq pc, [r1], #-230 @ 0xffffff1a @ │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ bl fed1d1b4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strdlt r0, [r3], r0 @ │ │ │ │ blx c03fbe │ │ │ │ stmdacs r1, {r0, r1, r9, sl, lr} │ │ │ │ ldrmi sp, [r8], -r2, lsl #2 │ │ │ │ @@ -445337,16 +445337,16 @@ │ │ │ │ andcc r4, ip, r8, ror r4 │ │ │ │ mrc2 6, 2, pc, cr12, cr1, {2} │ │ │ │ stmdbls r1, {r0, r2, fp, lr} │ │ │ │ @ instruction: 0xf6514478 │ │ │ │ blls 245c44 │ │ │ │ andlt r4, r3, r8, lsl r6 │ │ │ │ svclt 0x0000bd00 │ │ │ │ - strdeq r6, [r3], #-124 @ 0xffffff84 @ │ │ │ │ - rsbeq pc, r1, r8, lsl lr @ │ │ │ │ + rsbeq r6, r3, r4, lsl #16 │ │ │ │ + rsbeq pc, r1, r0, lsr #28 │ │ │ │ andeq r0, r0, r0 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r8 │ │ │ │ bl fed1d204 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0x46050ff0 │ │ │ │ vmin.u d20, d0, d4 │ │ │ │ ldmdblt r8, {r0, r2, r5, r6, r7, r8, sl, fp, ip, sp, lr, pc} │ │ │ │ @@ -445443,16 +445443,16 @@ │ │ │ │ ldrbtmi r4, [r8], #-2054 @ 0xfffff7fa │ │ │ │ @ instruction: 0xf651300c │ │ │ │ stmdami r5, {r0, r1, r2, r7, r8, sl, fp, ip, sp, lr, pc} │ │ │ │ ldrbtmi r9, [r8], #-2305 @ 0xfffff6ff │ │ │ │ mcr2 6, 2, pc, cr2, cr1, {2} @ │ │ │ │ ldrmi r9, [r8], -r1, lsl #22 │ │ │ │ ldclt 0, cr11, [r0, #-8] │ │ │ │ - rsbeq r6, r3, lr, ror sp │ │ │ │ - rsbeq pc, r1, lr, ror #24 │ │ │ │ + rsbeq r6, r3, r6, lsl #27 │ │ │ │ + rsbeq pc, r1, r6, ror ip @ │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ bl fed1d3a8 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strdlt r0, [r2], r0 @ │ │ │ │ strmi r4, [r8], -r4, lsl #12 │ │ │ │ vrhadd.s16 d25, d12, d1 │ │ │ │ bls 245218 │ │ │ │ @@ -445465,16 +445465,16 @@ │ │ │ │ ldrbtmi r4, [r8], #-2054 @ 0xfffff7fa │ │ │ │ @ instruction: 0xf651300c │ │ │ │ stmdami r5, {r0, r1, r3, r4, r6, r8, sl, fp, ip, sp, lr, pc} │ │ │ │ ldrbtmi r9, [r8], #-2305 @ 0xfffff6ff │ │ │ │ mrc2 6, 0, pc, cr6, cr1, {2} │ │ │ │ ldrmi r9, [r8], -r1, lsl #22 │ │ │ │ ldclt 0, cr11, [r0, #-8] │ │ │ │ - rsbeq r6, r3, r6, lsr #26 │ │ │ │ - rsbeq pc, r1, r6, lsl ip @ │ │ │ │ + rsbeq r6, r3, lr, lsr #26 │ │ │ │ + rsbeq pc, r1, lr, lsl ip @ │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl fed1d400 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ bmi 74a188 │ │ │ │ blmi 772420 │ │ │ │ ldrbtmi r4, [sl], #-1541 @ 0xfffff9fb │ │ │ │ strmi r4, [ip], -r8, lsl #12 │ │ │ │ @@ -445495,15 +445495,15 @@ │ │ │ │ subsmi r9, sl, r3, lsl #22 │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ andcs sp, r1, r2, lsl #2 │ │ │ │ ldclt 0, cr11, [r0, #-20]! @ 0xffffffec │ │ │ │ b 1c03b8c │ │ │ │ rsbeq r8, sp, r2, lsl #16 │ │ │ │ @ instruction: 0x000011b8 │ │ │ │ - rsbeq r6, r3, ip, ror #25 │ │ │ │ + strdeq r6, [r3], #-196 @ 0xffffff3c @ │ │ │ │ rsbeq r8, sp, sl, asr #15 │ │ │ │ mvnsmi lr, #737280 @ 0xb4000 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00c0f8cc │ │ │ │ ldrmi fp, [r9], r9, lsl #1 │ │ │ │ strmi r2, [r5], -r1, lsl #8 │ │ │ │ @@ -445546,16 +445546,16 @@ │ │ │ │ andcc r4, ip, r8, ror r4 │ │ │ │ ldc2 6, cr15, [sl], #324 @ 0x144 │ │ │ │ strtmi r4, [r1], -r5, lsl #16 │ │ │ │ @ instruction: 0xf6514478 │ │ │ │ @ instruction: 0xe7b4fd75 │ │ │ │ @ instruction: 0xffffffff │ │ │ │ @ instruction: 0xffffffff │ │ │ │ - rsbeq r6, r3, r4, ror #23 │ │ │ │ - ldrdeq pc, [r1], #-164 @ 0xffffff5c @ │ │ │ │ + rsbeq r6, r3, ip, ror #23 │ │ │ │ + ldrdeq pc, [r1], #-172 @ 0xffffff54 @ │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl fed1d544 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ bmi fe2ca22c │ │ │ │ blmi fe2f2584 │ │ │ │ ldrbtmi r4, [sl], #-1541 @ 0xfffff9fb │ │ │ │ ldmdavs fp, {r0, r1, r4, r6, r7, fp, ip, lr} │ │ │ │ @@ -445685,39 +445685,39 @@ │ │ │ │ svccc 0x00c33333 │ │ │ │ ldmibls r9, {r1, r3, r4, r7, r8, fp, ip, pc} │ │ │ │ svccc 0x00e99999 │ │ │ │ ldmibls r9, {r1, r3, r4, r7, r8, fp, ip, pc} │ │ │ │ svccc 0x00a99999 │ │ │ │ strhteq r8, [sp], #-110 @ 0xffffff92 │ │ │ │ @ instruction: 0x000011b8 │ │ │ │ - strhteq r6, [r3], #-178 @ 0xffffff4e │ │ │ │ + strhteq r6, [r3], #-186 @ 0xffffff46 │ │ │ │ @ instruction: 0xfffffeef │ │ │ │ - strdeq r6, [r3], #-180 @ 0xffffff4c @ │ │ │ │ - mlseq r3, lr, fp, r6 │ │ │ │ + strdeq r6, [r3], #-188 @ 0xffffff44 @ │ │ │ │ + rsbeq r6, r3, r6, lsr #23 │ │ │ │ strdeq r0, [r0], -sp │ │ │ │ - rsbeq r6, r3, r2, lsr #22 │ │ │ │ - rsbeq pc, r1, r2, lsl sl @ │ │ │ │ + rsbeq r6, r3, sl, lsr #22 │ │ │ │ + rsbeq pc, r1, sl, lsl sl @ │ │ │ │ rsbeq r8, sp, r0, lsr #12 │ │ │ │ - rsbeq r6, r3, lr, ror #21 │ │ │ │ - ldrdeq pc, [r1], #-158 @ 0xffffff62 @ │ │ │ │ + strdeq r6, [r3], #-166 @ 0xffffff5a @ │ │ │ │ + rsbeq pc, r1, r6, ror #19 │ │ │ │ @ instruction: 0xfffffdcd │ │ │ │ @ instruction: 0xfffffd63 │ │ │ │ - strhteq r6, [r3], #-160 @ 0xffffff60 │ │ │ │ - rsbeq pc, r1, r0, lsr #19 │ │ │ │ - mlseq r3, r6, sl, r6 │ │ │ │ - rsbeq pc, r1, r6, lsl #19 │ │ │ │ + strhteq r6, [r3], #-168 @ 0xffffff58 │ │ │ │ + rsbeq pc, r1, r8, lsr #19 │ │ │ │ + mlseq r3, lr, sl, r6 │ │ │ │ + rsbeq pc, r1, lr, lsl #19 │ │ │ │ @ instruction: 0xfffffcc9 │ │ │ │ @ instruction: 0xfffffb5f │ │ │ │ @ instruction: 0xfffffb8d │ │ │ │ - rsbeq r6, r3, r8, lsl sl │ │ │ │ - rsbeq pc, r1, r8, lsl #18 │ │ │ │ - strdeq r6, [r3], #-158 @ 0xffffff62 @ │ │ │ │ - rsbeq pc, r1, lr, ror #17 │ │ │ │ - rsbeq r6, r3, r0, ror #19 │ │ │ │ - rsbeq pc, r1, lr, asr #17 │ │ │ │ + rsbeq r6, r3, r0, lsr #20 │ │ │ │ + rsbeq pc, r1, r0, lsl r9 @ │ │ │ │ + rsbeq r6, r3, r6, lsl #20 │ │ │ │ + strdeq pc, [r1], #-134 @ 0xffffff7a @ │ │ │ │ + rsbeq r6, r3, r8, ror #19 │ │ │ │ + ldrdeq pc, [r1], #-134 @ 0xffffff7a @ │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ bl fed1d7d0 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strdlt r0, [r3], r0 @ │ │ │ │ mrc2 7, 5, pc, cr0, cr15, {7} │ │ │ │ stmdacs r1, {r0, r1, r9, sl, lr} │ │ │ │ ldrmi sp, [r8], -r2, lsl #2 │ │ │ │ @@ -445726,16 +445726,16 @@ │ │ │ │ ldrbtmi r4, [r8], #-2054 @ 0xfffff7fa │ │ │ │ @ instruction: 0xf651300c │ │ │ │ stmdami r5, {r0, r1, r2, r3, r6, r8, r9, fp, ip, sp, lr, pc} │ │ │ │ ldrbtmi r9, [r8], #-2305 @ 0xfffff6ff │ │ │ │ stc2 6, cr15, [sl], {81} @ 0x51 │ │ │ │ ldrmi r9, [r8], -r1, lsl #22 │ │ │ │ stclt 0, cr11, [r0, #-12] │ │ │ │ - rsbeq r6, r3, lr, lsl #18 │ │ │ │ - strdeq pc, [r1], #-126 @ 0xffffff82 @ │ │ │ │ + rsbeq r6, r3, r6, lsl r9 │ │ │ │ + rsbeq pc, r1, r6, lsl #16 │ │ │ │ andeq r0, r0, r0 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl fed1d81c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ bmi b0a5a4 │ │ │ │ blmi b32838 │ │ │ │ ldrbtmi r4, [sl], #-1541 @ 0xfffff9fb │ │ │ │ @@ -445772,15 +445772,15 @@ │ │ │ │ subsmi r9, sl, r3, lsl #22 │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ andcs sp, r1, r2, lsl #2 │ │ │ │ ldcllt 0, cr11, [r0, #-16]! │ │ │ │ ldmda ip!, {r0, r1, r3, r6, r9, sl, ip, sp, lr, pc} │ │ │ │ rsbeq r8, sp, r6, ror #7 │ │ │ │ @ instruction: 0x000011b8 │ │ │ │ - rsbeq r6, r3, r8, ror #18 │ │ │ │ + rsbeq r6, r3, r0, ror r9 │ │ │ │ rsbeq r8, sp, r2, ror r3 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ bl fed1d8d0 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strdlt r0, [r3], r0 @ │ │ │ │ tstls r1, r8, lsl #12 │ │ │ │ @ instruction: 0xf984f25c │ │ │ │ @@ -445805,15 +445805,15 @@ │ │ │ │ tstcs r0, r8, lsr #18 │ │ │ │ vmax.s16 d20, d12, d24 │ │ │ │ andcs pc, r1, r9, ror r9 @ │ │ │ │ @ instruction: 0x4630bd70 │ │ │ │ stc2 3, cr15, [lr], #320 @ 0x140 │ │ │ │ ldclle 8, cr2, [r4] │ │ │ │ svclt 0x0000e7f7 │ │ │ │ - rsbeq pc, r1, r6, asr r9 @ │ │ │ │ + rsbeq pc, r1, lr, asr r9 @ │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ blhi 281c08 >::_M_realloc_append(int const&)@@Base+0x774> │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x0090f8cc │ │ │ │ @ instruction: 0xb0914ddd │ │ │ │ @ instruction: 0x469b4cdd │ │ │ │ @@ -446034,39 +446034,39 @@ │ │ │ │ @ instruction: 0xf8eaf651 │ │ │ │ @ instruction: 0x4621481e │ │ │ │ @ instruction: 0xf6514478 │ │ │ │ ldrbt pc, [r8], r5, lsr #19 @ │ │ │ │ ... │ │ │ │ rsbeq r8, sp, ip, lsr #5 │ │ │ │ @ instruction: 0x000011b8 │ │ │ │ - rsbeq r6, r3, ip, lsl #14 │ │ │ │ - rsbeq pc, r1, r0, asr #10 │ │ │ │ + rsbeq r6, r3, r4, lsl r7 │ │ │ │ + rsbeq pc, r1, r8, asr #10 │ │ │ │ rsbeq r8, sp, lr, asr #2 │ │ │ │ - strhteq r6, [r3], #-108 @ 0xffffff94 │ │ │ │ - strdeq pc, [r1], #-64 @ 0xffffffc0 @ │ │ │ │ - rsbeq r6, r3, lr, asr r6 │ │ │ │ - mlseq r1, r2, r4, pc @ │ │ │ │ - rsbeq r6, r3, sl, lsr r6 │ │ │ │ - rsbeq pc, r1, lr, ror #8 │ │ │ │ - rsbeq r6, r3, r2, lsl r6 │ │ │ │ - rsbeq pc, r1, r6, asr #8 │ │ │ │ - rsbeq r6, r3, r0, lsr #11 │ │ │ │ - ldrdeq pc, [r1], #-52 @ 0xffffffcc @ │ │ │ │ - rsbeq r6, r3, r6, lsl #11 │ │ │ │ - strhteq pc, [r1], #-58 @ 0xffffffc6 @ │ │ │ │ - rsbeq r6, r3, ip, ror #10 │ │ │ │ - rsbeq pc, r1, r0, lsr #7 │ │ │ │ - rsbeq r6, r3, r2, asr r5 │ │ │ │ - rsbeq pc, r1, r6, lsl #7 │ │ │ │ - rsbeq r6, r3, r8, lsr r5 │ │ │ │ - rsbeq pc, r1, ip, ror #6 │ │ │ │ - rsbeq r6, r3, sl, lsl r5 │ │ │ │ - rsbeq pc, r1, lr, asr #6 │ │ │ │ - rsbeq r6, r3, r0, lsl #10 │ │ │ │ - rsbeq pc, r1, r4, lsr r3 @ │ │ │ │ + rsbeq r6, r3, r4, asr #13 │ │ │ │ + strdeq pc, [r1], #-72 @ 0xffffffb8 @ │ │ │ │ + rsbeq r6, r3, r6, ror #12 │ │ │ │ + mlseq r1, sl, r4, pc @ │ │ │ │ + rsbeq r6, r3, r2, asr #12 │ │ │ │ + rsbeq pc, r1, r6, ror r4 @ │ │ │ │ + rsbeq r6, r3, sl, lsl r6 │ │ │ │ + rsbeq pc, r1, lr, asr #8 │ │ │ │ + rsbeq r6, r3, r8, lsr #11 │ │ │ │ + ldrdeq pc, [r1], #-60 @ 0xffffffc4 @ │ │ │ │ + rsbeq r6, r3, lr, lsl #11 │ │ │ │ + rsbeq pc, r1, r2, asr #7 │ │ │ │ + rsbeq r6, r3, r4, ror r5 │ │ │ │ + rsbeq pc, r1, r8, lsr #7 │ │ │ │ + rsbeq r6, r3, sl, asr r5 │ │ │ │ + rsbeq pc, r1, lr, lsl #7 │ │ │ │ + rsbeq r6, r3, r0, asr #10 │ │ │ │ + rsbeq pc, r1, r4, ror r3 @ │ │ │ │ + rsbeq r6, r3, r2, lsr #10 │ │ │ │ + rsbeq pc, r1, r6, asr r3 @ │ │ │ │ + rsbeq r6, r3, r8, lsl #10 │ │ │ │ + rsbeq pc, r1, ip, lsr r3 @ │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x0098f8cc │ │ │ │ strmi r4, [r5], -r9, lsl #13 │ │ │ │ @ instruction: 0xf8df4608 │ │ │ │ addslt r1, r1, ip, lsl #11 │ │ │ │ @@ -446422,51 +446422,51 @@ │ │ │ │ blls 346b58 >::_M_default_append(unsigned int)@@Base+0xc3f94> │ │ │ │ svclt 0x0000e637 │ │ │ │ andhi pc, r0, pc, lsr #7 │ │ │ │ ... │ │ │ │ strhteq r7, [sp], #-224 @ 0xffffff20 │ │ │ │ @ instruction: 0x000011b8 │ │ │ │ rsbeq r7, sp, r4, lsl #29 │ │ │ │ - rsbeq r6, r3, r6, lsr #7 │ │ │ │ - ldrdeq pc, [r1], #-24 @ 0xffffffe8 @ │ │ │ │ - rsbeq r6, r3, r4, asr r3 │ │ │ │ - rsbeq r6, r3, sl, ror #5 │ │ │ │ - rsbeq r6, r3, r6, lsl #5 │ │ │ │ - strhteq pc, [r1], #-10 @ │ │ │ │ - rsbeq r6, r3, sl, ror #4 │ │ │ │ - mlseq r1, lr, r0, pc @ │ │ │ │ - rsbeq r6, r3, ip, ror #3 │ │ │ │ - rsbeq r6, r3, r4, asr r1 │ │ │ │ - rsbeq lr, r1, r8, lsl #31 │ │ │ │ - rsbeq r6, r3, r6, lsr #2 │ │ │ │ - rsbeq lr, r1, sl, asr pc │ │ │ │ - ldrdeq r6, [r3], #-8 @ │ │ │ │ - rsbeq lr, r1, ip, lsl #30 │ │ │ │ - strhteq r6, [r3], #-12 │ │ │ │ - strdeq lr, [r1], #-224 @ 0xffffff20 @ │ │ │ │ - rsbeq r6, r3, r0, lsr #1 │ │ │ │ - ldrdeq lr, [r1], #-228 @ 0xffffff1c @ │ │ │ │ - rsbeq r6, r3, r2, lsl #1 │ │ │ │ - strhteq lr, [r1], #-230 @ 0xffffff1a │ │ │ │ - rsbeq r6, r3, ip, lsr r0 │ │ │ │ - rsbeq lr, r1, r0, ror lr │ │ │ │ - rsbeq r6, r3, lr, lsl r0 │ │ │ │ - rsbeq lr, r1, r2, asr lr │ │ │ │ - rsbeq r6, r3, r2 │ │ │ │ - rsbeq lr, r1, r4, lsr lr │ │ │ │ - rsbeq r5, r3, r0, ror #31 │ │ │ │ - rsbeq lr, r1, r4, lsl lr │ │ │ │ - rsbeq r5, r3, r6, lsr #31 │ │ │ │ - ldrdeq lr, [r1], #-218 @ 0xffffff26 @ │ │ │ │ - rsbeq r5, r3, r8, ror pc │ │ │ │ - rsbeq lr, r1, ip, lsr #27 │ │ │ │ - rsbeq r5, r3, r6, lsl pc │ │ │ │ - rsbeq lr, r1, sl, asr #26 │ │ │ │ - strdeq r5, [r3], #-232 @ 0xffffff18 @ │ │ │ │ - rsbeq lr, r1, ip, lsr #26 │ │ │ │ + rsbeq r6, r3, lr, lsr #7 │ │ │ │ + rsbeq pc, r1, r0, ror #3 │ │ │ │ + rsbeq r6, r3, ip, asr r3 │ │ │ │ + strdeq r6, [r3], #-34 @ 0xffffffde @ │ │ │ │ + rsbeq r6, r3, lr, lsl #5 │ │ │ │ + rsbeq pc, r1, r2, asr #1 │ │ │ │ + rsbeq r6, r3, r2, ror r2 │ │ │ │ + rsbeq pc, r1, r6, lsr #1 │ │ │ │ + strdeq r6, [r3], #-20 @ 0xffffffec @ │ │ │ │ + rsbeq r6, r3, ip, asr r1 │ │ │ │ + mlseq r1, r0, pc, lr @ │ │ │ │ + rsbeq r6, r3, lr, lsr #2 │ │ │ │ + rsbeq lr, r1, r2, ror #30 │ │ │ │ + rsbeq r6, r3, r0, ror #1 │ │ │ │ + rsbeq lr, r1, r4, lsl pc │ │ │ │ + rsbeq r6, r3, r4, asr #1 │ │ │ │ + strdeq lr, [r1], #-232 @ 0xffffff18 @ │ │ │ │ + rsbeq r6, r3, r8, lsr #1 │ │ │ │ + ldrdeq lr, [r1], #-236 @ 0xffffff14 @ │ │ │ │ + rsbeq r6, r3, sl, lsl #1 │ │ │ │ + strhteq lr, [r1], #-238 @ 0xffffff12 │ │ │ │ + rsbeq r6, r3, r4, asr #32 │ │ │ │ + rsbeq lr, r1, r8, ror lr │ │ │ │ + rsbeq r6, r3, r6, lsr #32 │ │ │ │ + rsbeq lr, r1, sl, asr lr │ │ │ │ + rsbeq r6, r3, sl │ │ │ │ + rsbeq lr, r1, ip, lsr lr │ │ │ │ + rsbeq r5, r3, r8, ror #31 │ │ │ │ + rsbeq lr, r1, ip, lsl lr │ │ │ │ + rsbeq r5, r3, lr, lsr #31 │ │ │ │ + rsbeq lr, r1, r2, ror #27 │ │ │ │ + rsbeq r5, r3, r0, lsl #31 │ │ │ │ + strhteq lr, [r1], #-212 @ 0xffffff2c │ │ │ │ + rsbeq r5, r3, lr, lsl pc │ │ │ │ + rsbeq lr, r1, r2, asr sp │ │ │ │ + rsbeq r5, r3, r0, lsl #30 │ │ │ │ + rsbeq lr, r1, r4, lsr sp │ │ │ │ movwcs r4, #1576 @ 0x628 │ │ │ │ vcgt.u32 d25, d9, d14 │ │ │ │ stmdacs r1, {r0, r1, r2, r4, r6, fp, ip, sp, lr, pc} │ │ │ │ @ instruction: 0x465bd11c │ │ │ │ strbmi sl, [r9], -lr, lsl #20 │ │ │ │ strtmi r9, [r8], -r1, lsl #4 │ │ │ │ @ instruction: 0xf8cd4622 │ │ │ │ @@ -446484,18 +446484,18 @@ │ │ │ │ cmncs sl, r5 │ │ │ │ ldrbtmi r4, [r8], #-2055 @ 0xfffff7f9 │ │ │ │ @ instruction: 0xf650300c │ │ │ │ stmdami r6, {r0, r2, r3, r4, r6, r8, sl, fp, ip, sp, lr, pc} │ │ │ │ ldrbtmi r9, [r8], #-2309 @ 0xfffff6fb │ │ │ │ mrc2 6, 0, pc, cr8, cr0, {2} │ │ │ │ strb r9, [r2, r5, lsl #22]! │ │ │ │ - rsbeq r5, r3, r2, lsl #28 │ │ │ │ - rsbeq lr, r1, r6, lsr ip │ │ │ │ - rsbeq r5, r3, r6, ror #27 │ │ │ │ - rsbeq lr, r1, sl, lsl ip │ │ │ │ + rsbeq r5, r3, sl, lsl #28 │ │ │ │ + rsbeq lr, r1, lr, lsr ip │ │ │ │ + rsbeq r5, r3, lr, ror #27 │ │ │ │ + rsbeq lr, r1, r2, lsr #24 │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl fed1e400 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ bmi fe28b0e8 │ │ │ │ blmi fe2b3440 │ │ │ │ ldrbtmi r4, [sl], #-1543 @ 0xfffff9f9 │ │ │ │ ldmdavs fp, {r0, r1, r4, r6, r7, fp, ip, lr} │ │ │ │ @@ -446625,43 +446625,43 @@ │ │ │ │ @ instruction: 0xf04f4822 │ │ │ │ ldrbtmi r3, [r8], #-511 @ 0xfffffe01 │ │ │ │ stc2 6, cr15, [r4, #-320] @ 0xfffffec0 │ │ │ │ @ instruction: 0xf64ae757 │ │ │ │ svclt 0x0000e990 │ │ │ │ rsbeq r7, sp, r2, lsl #16 │ │ │ │ @ instruction: 0x000011b8 │ │ │ │ - rsbeq r5, r3, r6, ror sp │ │ │ │ + rsbeq r5, r3, lr, ror sp │ │ │ │ @ instruction: 0xfffff8e7 │ │ │ │ - rsbeq lr, r1, r4, ror #27 │ │ │ │ - rsbeq r5, r3, r6, asr sp │ │ │ │ + rsbeq lr, r1, ip, ror #27 │ │ │ │ + rsbeq r5, r3, lr, asr sp │ │ │ │ strdeq r0, [r0], -r3 │ │ │ │ - rsbeq r5, r3, ip, lsl #26 │ │ │ │ - rsbeq lr, r1, r0, asr #22 │ │ │ │ + rsbeq r5, r3, r4, lsl sp │ │ │ │ + rsbeq lr, r1, r8, asr #22 │ │ │ │ rsbeq r7, sp, lr, asr #14 │ │ │ │ - ldrdeq r5, [r3], #-200 @ 0xffffff38 @ │ │ │ │ - rsbeq lr, r1, ip, lsl #22 │ │ │ │ + rsbeq r5, r3, r0, ror #25 │ │ │ │ + rsbeq lr, r1, r4, lsl fp │ │ │ │ @ instruction: 0xfffff3f3 │ │ │ │ @ instruction: 0xfffff3b9 │ │ │ │ - mlseq r3, sl, ip, r5 │ │ │ │ - rsbeq lr, r1, lr, asr #21 │ │ │ │ - rsbeq r5, r3, r0, lsl #25 │ │ │ │ - strhteq lr, [r1], #-164 @ 0xffffff5c │ │ │ │ + rsbeq r5, r3, r2, lsr #25 │ │ │ │ + ldrdeq lr, [r1], #-166 @ 0xffffff5a @ │ │ │ │ + rsbeq r5, r3, r8, lsl #25 │ │ │ │ + strhteq lr, [r1], #-172 @ 0xffffff54 │ │ │ │ @ instruction: 0xfffff2bf │ │ │ │ - rsbeq r5, r3, r6, asr #25 │ │ │ │ - strdeq r5, [r3], #-196 @ 0xffffff3c @ │ │ │ │ - rsbeq r5, r3, r4, lsr ip │ │ │ │ - rsbeq lr, r1, r8, ror #20 │ │ │ │ - rsbeq r5, r3, sl, lsl ip │ │ │ │ - rsbeq lr, r1, lr, asr #20 │ │ │ │ - strhteq r5, [r3], #-204 @ 0xffffff34 │ │ │ │ - rsbeq r5, r3, r6, ror #25 │ │ │ │ - ldrdeq r5, [r3], #-190 @ 0xffffff42 @ │ │ │ │ - rsbeq lr, r1, r2, lsl sl │ │ │ │ - rsbeq r5, r3, r0, asr #23 │ │ │ │ - strdeq lr, [r1], #-146 @ 0xffffff6e @ │ │ │ │ + rsbeq r5, r3, lr, asr #25 │ │ │ │ + strdeq r5, [r3], #-204 @ 0xffffff34 @ │ │ │ │ + rsbeq r5, r3, ip, lsr ip │ │ │ │ + rsbeq lr, r1, r0, ror sl │ │ │ │ + rsbeq r5, r3, r2, lsr #24 │ │ │ │ + rsbeq lr, r1, r6, asr sl │ │ │ │ + rsbeq r5, r3, r4, asr #25 │ │ │ │ + rsbeq r5, r3, lr, ror #25 │ │ │ │ + rsbeq r5, r3, r6, ror #23 │ │ │ │ + rsbeq lr, r1, sl, lsl sl │ │ │ │ + rsbeq r5, r3, r8, asr #23 │ │ │ │ + strdeq lr, [r1], #-154 @ 0xffffff66 @ │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ bl fed1e698 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strdlt r0, [r3], r0 @ │ │ │ │ mcr2 7, 5, pc, cr10, cr15, {7} @ │ │ │ │ stmdacs r1, {r0, r1, r9, sl, lr} │ │ │ │ ldrmi sp, [r8], -r2, lsl #2 │ │ │ │ @@ -446671,16 +446671,16 @@ │ │ │ │ andcc r4, ip, r8, ror r4 │ │ │ │ blx ffc84e02 │ │ │ │ stmdbls r1, {r0, r2, fp, lr} │ │ │ │ @ instruction: 0xf6504478 │ │ │ │ blls 246760 │ │ │ │ andlt r4, r3, r8, lsl r6 │ │ │ │ svclt 0x0000bd00 │ │ │ │ - rsbeq r5, r3, r0, lsl #22 │ │ │ │ - rsbeq lr, r1, r4, lsr r9 │ │ │ │ + rsbeq r5, r3, r8, lsl #22 │ │ │ │ + rsbeq lr, r1, ip, lsr r9 │ │ │ │ mvnsmi lr, sp, lsr #18 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ blhi 28299c >::_M_realloc_append(int const&)@@Base+0x1508> │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d8f8cc │ │ │ │ blhi 1202fb4 │ │ │ │ strmi fp, [r7], -r2, lsl #1 │ │ │ │ @@ -446736,20 +446736,20 @@ │ │ │ │ ldrbtmi r2, [r8], #-383 @ 0xfffffe81 │ │ │ │ @ instruction: 0xf650300c │ │ │ │ stmdami r9, {r0, r1, r2, r5, r6, r8, r9, fp, ip, sp, lr, pc} │ │ │ │ mvnscc pc, pc, asr #32 │ │ │ │ @ instruction: 0xf6504478 │ │ │ │ @ instruction: 0xf04ffc21 │ │ │ │ @ instruction: 0xe7cd30ff │ │ │ │ - rsbeq r5, r3, r2, ror sl │ │ │ │ - rsbeq r5, r3, sl, asr sl │ │ │ │ - rsbeq r5, r3, r6, lsl sl │ │ │ │ - rsbeq lr, r1, r8, asr #16 │ │ │ │ - strdeq r5, [r3], #-154 @ 0xffffff66 @ │ │ │ │ - rsbeq lr, r1, ip, lsr #16 │ │ │ │ + rsbeq r5, r3, sl, ror sl │ │ │ │ + rsbeq r5, r3, r2, ror #20 │ │ │ │ + rsbeq r5, r3, lr, lsl sl │ │ │ │ + rsbeq lr, r1, r0, asr r8 │ │ │ │ + rsbeq r5, r3, r2, lsl #20 │ │ │ │ + rsbeq lr, r1, r4, lsr r8 │ │ │ │ andeq r0, r0, r0 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ blhi 382ab4 │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00a0f8cc │ │ │ │ @ instruction: 0x460c4d7d │ │ │ │ @@ -446879,23 +446879,23 @@ │ │ │ │ @ instruction: 0xf649e7d5 │ │ │ │ svclt 0x0000ef9a │ │ │ │ strdeq r7, [sp], #-62 @ 0xffffffc2 @ │ │ │ │ @ instruction: 0x000011b8 │ │ │ │ strdeq r7, [sp], #-48 @ 0xffffffd0 @ │ │ │ │ andeq r1, r0, r4, asr #8 │ │ │ │ rsbeq r7, sp, ip, asr #6 │ │ │ │ - rsbeq r5, r3, sl, asr #19 │ │ │ │ - rsbeq r5, r3, lr, asr r9 │ │ │ │ - rsbeq lr, r1, r8, asr r6 │ │ │ │ - rsbeq r5, r3, r0, asr #18 │ │ │ │ - rsbeq lr, r1, sl, lsr r6 │ │ │ │ - rsbeq r5, r3, r6, lsr #18 │ │ │ │ - rsbeq lr, r1, r0, lsr #12 │ │ │ │ - rsbeq r5, r3, ip, lsl #18 │ │ │ │ - rsbeq lr, r1, r6, lsl #12 │ │ │ │ + ldrdeq r5, [r3], #-146 @ 0xffffff6e @ │ │ │ │ + rsbeq r5, r3, r6, ror #18 │ │ │ │ + rsbeq lr, r1, r0, ror #12 │ │ │ │ + rsbeq r5, r3, r8, asr #18 │ │ │ │ + rsbeq lr, r1, r2, asr #12 │ │ │ │ + rsbeq r5, r3, lr, lsr #18 │ │ │ │ + rsbeq lr, r1, r8, lsr #12 │ │ │ │ + rsbeq r5, r3, r4, lsl r9 │ │ │ │ + rsbeq lr, r1, lr, lsl #12 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ blhi 502cf8 │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x0060f8cc │ │ │ │ @ instruction: 0x4606b093 │ │ │ │ mrc 6, 5, r4, cr0, cr0, {0} │ │ │ │ @@ -447282,29 +447282,29 @@ │ │ │ │ mrcge 7, 4, APSR_nzcv, cr2, cr15, {1} │ │ │ │ @ instruction: 0xf649e51c │ │ │ │ svclt 0x0000ec72 │ │ │ │ rsbeq r7, sp, ip, lsr #3 │ │ │ │ @ instruction: 0x000011b8 │ │ │ │ mlseq sp, ip, r1, r7 │ │ │ │ rsbeq r7, sp, r2, lsl #3 │ │ │ │ - rsbeq r5, r3, lr, asr #15 │ │ │ │ + ldrdeq r5, [r3], #-118 @ 0xffffff8a @ │ │ │ │ andeq r1, r0, r4, asr #8 │ │ │ │ - rsbeq r5, r3, r8, lsr #13 │ │ │ │ - rsbeq lr, r1, r0, lsr #7 │ │ │ │ - rsbeq r5, r3, r6, lsr r6 │ │ │ │ - rsbeq r5, r3, ip, asr r4 │ │ │ │ - rsbeq r5, r3, lr, ror #8 │ │ │ │ - rsbeq lr, r1, r8, ror #2 │ │ │ │ - rsbeq r5, r3, r2, asr r4 │ │ │ │ - rsbeq lr, r1, ip, asr #2 │ │ │ │ - rsbeq r5, r3, r8, lsl r4 │ │ │ │ - rsbeq lr, r1, r4, lsl r1 │ │ │ │ - strhteq r5, [r3], #-46 @ 0xffffffd2 │ │ │ │ - rsbeq r5, r3, lr, asr #5 │ │ │ │ - rsbeq sp, r1, r8, asr #31 │ │ │ │ + strhteq r5, [r3], #-96 @ 0xffffffa0 │ │ │ │ + rsbeq lr, r1, r8, lsr #7 │ │ │ │ + rsbeq r5, r3, lr, lsr r6 │ │ │ │ + rsbeq r5, r3, r4, ror #8 │ │ │ │ + rsbeq r5, r3, r6, ror r4 │ │ │ │ + rsbeq lr, r1, r0, ror r1 │ │ │ │ + rsbeq r5, r3, sl, asr r4 │ │ │ │ + rsbeq lr, r1, r4, asr r1 │ │ │ │ + rsbeq r5, r3, r0, lsr #8 │ │ │ │ + rsbeq lr, r1, ip, lsl r1 │ │ │ │ + rsbeq r5, r3, r6, asr #5 │ │ │ │ + ldrdeq r5, [r3], #-38 @ 0xffffffda @ │ │ │ │ + ldrdeq sp, [r1], #-240 @ 0xffffff10 @ │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ stc 12, cr5, [sp, #-512]! @ 0xfffffe00 │ │ │ │ bl fed2aab8 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0x46050fd8 │ │ │ │ strmi fp, [r8], -r2, lsl #1 │ │ │ │ @ instruction: 0x461e4614 │ │ │ │ @@ -447395,20 +447395,20 @@ │ │ │ │ ldrbtmi r4, [r9], #-1576 @ 0xfffff9d8 │ │ │ │ stc2 3, cr15, [r8, #292] @ 0x124 │ │ │ │ strmi r4, [r3], -r9, lsl #18 │ │ │ │ ldrbtmi r4, [r9], #-1576 @ 0xfffff9d8 │ │ │ │ vqadd.u8 q11, , │ │ │ │ adcsvs pc, r0, r1, lsl #27 │ │ │ │ ldcllt 6, cr4, [r0, #-128]! @ 0xffffff80 │ │ │ │ - rsbeq r5, r3, ip, lsr r1 │ │ │ │ - rsbeq sp, r1, r8, lsr lr │ │ │ │ - rsbeq r5, r3, r0, lsl #2 │ │ │ │ - strdeq sp, [r1], #-220 @ 0xffffff24 @ │ │ │ │ - rsbeq lr, r1, sl, asr r0 │ │ │ │ - rsbeq lr, r5, r2, asr #31 │ │ │ │ + rsbeq r5, r3, r4, asr #2 │ │ │ │ + rsbeq sp, r1, r0, asr #28 │ │ │ │ + rsbeq r5, r3, r8, lsl #2 │ │ │ │ + rsbeq sp, r1, r4, lsl #28 │ │ │ │ + rsbeq lr, r1, r2, rrx │ │ │ │ + rsbeq lr, r5, sl, asr #31 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl fed1f244 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ bmi 78bfcc │ │ │ │ blmi 7b4264 │ │ │ │ ldrbtmi r4, [sl], #-1541 @ 0xfffff9fb │ │ │ │ strmi r4, [ip], -r8, lsl #12 │ │ │ │ @@ -447430,15 +447430,15 @@ │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ mrsle r0, LR_svc │ │ │ │ andlt r2, r5, r1 │ │ │ │ @ instruction: 0xf649bd30 │ │ │ │ svclt 0x0000eb46 │ │ │ │ strhteq r6, [sp], #-158 @ 0xffffff62 │ │ │ │ @ instruction: 0x000011b8 │ │ │ │ - rsbeq r5, r3, r6, asr r0 │ │ │ │ + rsbeq r5, r3, lr, asr r0 │ │ │ │ rsbeq r6, sp, r4, lsl #19 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ blhi 303578 >::_M_default_append(unsigned int)@@Base+0x809b4> │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x0080f8cc │ │ │ │ @ instruction: 0xf8dfb093 │ │ │ │ @@ -447761,44 +447761,44 @@ │ │ │ │ stmdami r3!, {r0, r3, r5, r6, r8, r9, fp, ip, sp, lr, pc} │ │ │ │ mvnscc pc, pc, asr #32 │ │ │ │ @ instruction: 0xf64f4478 │ │ │ │ strb pc, [pc, r3, lsr #24]! @ │ │ │ │ stmia lr!, {r0, r3, r6, r9, sl, ip, sp, lr, pc} │ │ │ │ rsbeq r6, sp, sl, lsr r9 │ │ │ │ @ instruction: 0x000011b8 │ │ │ │ - rsbeq r4, r3, r8, lsr #31 │ │ │ │ - rsbeq r4, r3, r8, ror #28 │ │ │ │ + strhteq r4, [r3], #-240 @ 0xffffff10 │ │ │ │ + rsbeq r4, r3, r0, ror lr │ │ │ │ rsbeq r6, sp, sl, ror r7 │ │ │ │ - rsbeq r4, r3, r4, lsr lr │ │ │ │ - rsbeq sp, r1, r0, lsr fp │ │ │ │ - rsbeq r4, r3, r8, lsl lr │ │ │ │ - rsbeq sp, r1, r4, lsl fp │ │ │ │ - rsbeq r4, r3, r6, ror sp │ │ │ │ - rsbeq sp, r1, r2, ror sl │ │ │ │ - rsbeq r4, r3, sl, asr sp │ │ │ │ - rsbeq sp, r1, r6, asr sl │ │ │ │ - ldrdeq r4, [r3], #-204 @ 0xffffff34 @ │ │ │ │ - ldrdeq sp, [r1], #-152 @ 0xffffff68 @ │ │ │ │ - mlseq r3, r6, ip, r4 │ │ │ │ - mlseq r3, r0, ip, r4 │ │ │ │ - rsbeq sp, r1, ip, lsl #19 │ │ │ │ - rsbeq r4, r3, r2, ror ip │ │ │ │ - rsbeq sp, r1, lr, ror #18 │ │ │ │ - rsbeq r4, r3, r4, ror #23 │ │ │ │ - rsbeq sp, r1, r0, ror #17 │ │ │ │ - rsbeq r4, r3, r6, asr #23 │ │ │ │ - rsbeq sp, r1, r2, asr #17 │ │ │ │ - rsbeq r4, r3, r8, lsr #23 │ │ │ │ - rsbeq sp, r1, r4, lsr #17 │ │ │ │ - rsbeq r4, r3, lr, ror #22 │ │ │ │ - rsbeq sp, r1, sl, ror #16 │ │ │ │ - rsbeq r4, r3, r4, asr fp │ │ │ │ - rsbeq sp, r1, lr, asr #16 │ │ │ │ - rsbeq r4, r3, r6, lsr fp │ │ │ │ - rsbeq sp, r1, r0, lsr r8 │ │ │ │ + rsbeq r4, r3, ip, lsr lr │ │ │ │ + rsbeq sp, r1, r8, lsr fp │ │ │ │ + rsbeq r4, r3, r0, lsr #28 │ │ │ │ + rsbeq sp, r1, ip, lsl fp │ │ │ │ + rsbeq r4, r3, lr, ror sp │ │ │ │ + rsbeq sp, r1, sl, ror sl │ │ │ │ + rsbeq r4, r3, r2, ror #26 │ │ │ │ + rsbeq sp, r1, lr, asr sl │ │ │ │ + rsbeq r4, r3, r4, ror #25 │ │ │ │ + rsbeq sp, r1, r0, ror #19 │ │ │ │ + mlseq r3, lr, ip, r4 │ │ │ │ + mlseq r3, r8, ip, r4 │ │ │ │ + mlseq r1, r4, r9, sp │ │ │ │ + rsbeq r4, r3, sl, ror ip │ │ │ │ + rsbeq sp, r1, r6, ror r9 │ │ │ │ + rsbeq r4, r3, ip, ror #23 │ │ │ │ + rsbeq sp, r1, r8, ror #17 │ │ │ │ + rsbeq r4, r3, lr, asr #23 │ │ │ │ + rsbeq sp, r1, sl, asr #17 │ │ │ │ + strhteq r4, [r3], #-176 @ 0xffffff50 │ │ │ │ + rsbeq sp, r1, ip, lsr #17 │ │ │ │ + rsbeq r4, r3, r6, ror fp │ │ │ │ + rsbeq sp, r1, r2, ror r8 │ │ │ │ + rsbeq r4, r3, ip, asr fp │ │ │ │ + rsbeq sp, r1, r6, asr r8 │ │ │ │ + rsbeq r4, r3, lr, lsr fp │ │ │ │ + rsbeq sp, r1, r8, lsr r8 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl fed1f85c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0x460d0ff0 │ │ │ │ @ instruction: 0x46144912 │ │ │ │ ldrbtmi r4, [r9], #-1542 @ 0xfffff9fa │ │ │ │ blx 1805394 │ │ │ │ @@ -447814,16 +447814,16 @@ │ │ │ │ rscsle r2, r2, r0, lsl #22 │ │ │ │ ldrtmi r4, [r0], -r6, lsl #18 │ │ │ │ vqshl.u8 q10, , │ │ │ │ vpmin.s32 d15, d11, d31 │ │ │ │ blx fee0829c │ │ │ │ stmdbeq r0, {r7, ip, sp, lr, pc}^ │ │ │ │ strb r6, [r6, r0, lsr #32]! │ │ │ │ - strdeq sp, [r1], #-154 @ 0xffffff66 @ │ │ │ │ - rsbeq lr, r5, ip, lsr r9 │ │ │ │ + rsbeq sp, r1, r2, lsl #20 │ │ │ │ + rsbeq lr, r5, r4, asr #18 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ blhi 383b78 │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x0078f8cc │ │ │ │ @ instruction: 0x461fb093 │ │ │ │ strcc pc, [r0, #2271] @ 0x8df │ │ │ │ @@ -448177,19 +448177,19 @@ │ │ │ │ subsmi r0, r9, r0 │ │ │ │ andeq r0, r0, r0 │ │ │ │ rsbmi r0, r9, r0 │ │ │ │ ... │ │ │ │ @ instruction: 0x000011b8 │ │ │ │ rsbeq r6, sp, r2, lsr #6 │ │ │ │ strdeq r6, [sp], #-26 @ 0xffffffe6 @ │ │ │ │ - rsbeq r4, r3, r6, asr r6 │ │ │ │ - mlseq r3, r0, r5, r4 │ │ │ │ - rsbeq sp, r1, ip, lsl #5 │ │ │ │ - rsbeq r4, r3, r6, ror r5 │ │ │ │ - rsbeq sp, r1, r2, ror r2 │ │ │ │ + rsbeq r4, r3, lr, asr r6 │ │ │ │ + mlseq r3, r8, r5, r4 │ │ │ │ + mlseq r1, r4, r2, sp │ │ │ │ + rsbeq r4, r3, lr, ror r5 │ │ │ │ + rsbeq sp, r1, sl, ror r2 │ │ │ │ strtmi r9, [r6], r6, lsl #22 │ │ │ │ @ instruction: 0xf8dd464c │ │ │ │ blcs 1ecd30 │ │ │ │ adchi pc, sl, r0 │ │ │ │ sbcseq r9, sl, r8, lsl #22 │ │ │ │ ldrdcc pc, [r4], -lr │ │ │ │ ldc 4, cr4, [r3, #76] @ 0x4c │ │ │ │ @@ -448352,24 +448352,24 @@ │ │ │ │ mvnscc pc, pc, asr #32 │ │ │ │ @ instruction: 0xf64e4478 │ │ │ │ strb pc, [lr, r5, lsl #31]! @ │ │ │ │ andeq r0, r0, r0 │ │ │ │ subsmi r0, r9, r0 │ │ │ │ ... │ │ │ │ rsbmi r0, r9, r0 │ │ │ │ - mlseq r3, r8, r3, r4 │ │ │ │ - mlseq r1, r4, r0, sp │ │ │ │ - rsbeq r4, r3, ip, ror r3 │ │ │ │ - rsbeq sp, r1, r8, ror r0 │ │ │ │ - rsbeq r4, r3, ip, lsl r3 │ │ │ │ - strhteq r4, [r3], #-34 @ 0xffffffde │ │ │ │ - rsbeq r4, r3, sl, lsl r2 │ │ │ │ - rsbeq ip, r1, r4, lsl pc │ │ │ │ - strdeq r4, [r3], #-26 @ 0xffffffe6 @ │ │ │ │ - strdeq ip, [r1], #-228 @ 0xffffff1c @ │ │ │ │ + rsbeq r4, r3, r0, lsr #7 │ │ │ │ + mlseq r1, ip, r0, sp │ │ │ │ + rsbeq r4, r3, r4, lsl #7 │ │ │ │ + rsbeq sp, r1, r0, lsl #1 │ │ │ │ + rsbeq r4, r3, r4, lsr #6 │ │ │ │ + strhteq r4, [r3], #-42 @ 0xffffffd6 │ │ │ │ + rsbeq r4, r3, r2, lsr #4 │ │ │ │ + rsbeq ip, r1, ip, lsl pc │ │ │ │ + rsbeq r4, r3, r2, lsl #4 │ │ │ │ + strdeq ip, [r1], #-236 @ 0xffffff14 @ │ │ │ │ mvnsmi lr, sp, lsr #18 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d0f8cc │ │ │ │ addlt r4, r6, r5, asr #20 │ │ │ │ strmi r4, [r5], -r5, asr #22 │ │ │ │ @ instruction: 0x4608447a │ │ │ │ @@ -448438,18 +448438,18 @@ │ │ │ │ addmi pc, r4, #4784128 @ 0x490000 │ │ │ │ stmdage r3, {r0, r4, r5, r7, r8, r9, fp, ip, lr, pc} │ │ │ │ blx 1e85b72 │ │ │ │ @ instruction: 0xf648e797 │ │ │ │ svclt 0x0000eb60 │ │ │ │ rsbeq r5, sp, ip, lsr #21 │ │ │ │ @ instruction: 0x000011b8 │ │ │ │ - rsbeq r4, r3, r4, ror #2 │ │ │ │ - rsbeq ip, r1, r0, ror #28 │ │ │ │ + rsbeq r4, r3, ip, ror #2 │ │ │ │ + rsbeq ip, r1, r8, ror #28 │ │ │ │ rsbeq r5, sp, lr, ror #20 │ │ │ │ - rsbeq r4, r3, r6, lsl #2 │ │ │ │ + rsbeq r4, r3, lr, lsl #2 │ │ │ │ mvnsmi lr, sp, lsr #18 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00b8f8cc │ │ │ │ ldrdlt r4, [ip], r5 │ │ │ │ @ instruction: 0x46074bd5 │ │ │ │ ldmpl r3, {r1, r3, r4, r5, r6, sl, lr}^ │ │ │ │ @@ -448661,59 +448661,59 @@ │ │ │ │ svccc 0x00b99999 │ │ │ │ ldmibls r9, {r1, r3, r4, r7, r8, fp, ip, pc} │ │ │ │ svccc 0x00e99999 │ │ │ │ ldmibls r9, {r1, r3, r4, r7, r8, fp, ip, pc} │ │ │ │ svccc 0x00a99999 │ │ │ │ rsbeq r5, sp, ip, ror #18 │ │ │ │ @ instruction: 0x000011b8 │ │ │ │ - rsbeq r4, r3, r0, lsl r0 │ │ │ │ - @ instruction: 0xffffefe5 │ │ │ │ - rsbeq r4, r3, sl, ror r0 │ │ │ │ rsbeq r4, r3, r8, lsl r0 │ │ │ │ + @ instruction: 0xffffefe5 │ │ │ │ + rsbeq r4, r3, r2, lsl #1 │ │ │ │ + rsbeq r4, r3, r0, lsr #32 │ │ │ │ muleq r0, r5, r3 │ │ │ │ - rsbeq r3, r3, r6, asr #31 │ │ │ │ - rsbeq ip, r1, r2, asr #25 │ │ │ │ + rsbeq r3, r3, lr, asr #31 │ │ │ │ + rsbeq ip, r1, sl, asr #25 │ │ │ │ ldrdeq r5, [sp], #-128 @ 0xffffff80 @ │ │ │ │ - mlseq r3, r0, pc, r3 @ │ │ │ │ - rsbeq ip, r1, ip, lsl #25 │ │ │ │ + mlseq r3, r8, pc, r3 @ │ │ │ │ + mlseq r1, r4, ip, ip │ │ │ │ @ instruction: 0xffffeebf │ │ │ │ @ instruction: 0xffffedf5 │ │ │ │ - rsbeq r3, r3, r2, asr pc │ │ │ │ - rsbeq ip, r1, lr, asr #24 │ │ │ │ - rsbeq r3, r3, r8, lsr pc │ │ │ │ - rsbeq ip, r1, r4, lsr ip │ │ │ │ + rsbeq r3, r3, sl, asr pc │ │ │ │ + rsbeq ip, r1, r6, asr ip │ │ │ │ + rsbeq r3, r3, r0, asr #30 │ │ │ │ + rsbeq ip, r1, ip, lsr ip │ │ │ │ @ instruction: 0xfffffd77 │ │ │ │ @ instruction: 0xfffff469 │ │ │ │ @ instruction: 0xfffff4bd │ │ │ │ - strhteq r3, [r3], #-232 @ 0xffffff18 │ │ │ │ - strhteq ip, [r1], #-180 @ 0xffffff4c │ │ │ │ - mlseq r3, lr, lr, r3 │ │ │ │ - mlseq r1, sl, fp, ip │ │ │ │ - rsbeq r3, r3, ip, lsl #30 │ │ │ │ + rsbeq r3, r3, r0, asr #29 │ │ │ │ + strhteq ip, [r1], #-188 @ 0xffffff44 │ │ │ │ + rsbeq r3, r3, r6, lsr #29 │ │ │ │ + rsbeq ip, r1, r2, lsr #23 │ │ │ │ + rsbeq r3, r3, r4, lsl pc │ │ │ │ + rsbeq r3, r3, r6, asr pc │ │ │ │ + rsbeq r3, r3, r2, ror #28 │ │ │ │ + rsbeq ip, r1, lr, asr fp │ │ │ │ + rsbeq r3, r3, lr, lsr pc │ │ │ │ + rsbeq r3, r3, r4, lsl #31 │ │ │ │ + rsbeq r3, r3, r4, lsr #28 │ │ │ │ + rsbeq ip, r1, r0, lsr #22 │ │ │ │ + rsbeq r3, r3, r6, lsl #28 │ │ │ │ + rsbeq ip, r1, r0, lsl #22 │ │ │ │ rsbeq r3, r3, lr, asr #30 │ │ │ │ - rsbeq r3, r3, sl, asr lr │ │ │ │ - rsbeq ip, r1, r6, asr fp │ │ │ │ - rsbeq r3, r3, r6, lsr pc │ │ │ │ - rsbeq r3, r3, ip, ror pc │ │ │ │ - rsbeq r3, r3, ip, lsl lr │ │ │ │ - rsbeq ip, r1, r8, lsl fp │ │ │ │ - strdeq r3, [r3], #-222 @ 0xffffff22 @ │ │ │ │ - strdeq ip, [r1], #-168 @ 0xffffff58 @ │ │ │ │ - rsbeq r3, r3, r6, asr #30 │ │ │ │ - mlseq r3, lr, pc, r3 @ │ │ │ │ - strhteq r3, [r3], #-220 @ 0xffffff24 │ │ │ │ - strhteq ip, [r1], #-168 @ 0xffffff58 │ │ │ │ - mlseq r3, r2, pc, r3 @ │ │ │ │ + rsbeq r3, r3, r6, lsr #31 │ │ │ │ + rsbeq r3, r3, r4, asr #27 │ │ │ │ + rsbeq ip, r1, r0, asr #21 │ │ │ │ + mlseq r3, sl, pc, r3 @ │ │ │ │ + rsbeq r3, r3, r0, asr #31 │ │ │ │ + rsbeq r3, r3, r6, lsl #27 │ │ │ │ + rsbeq ip, r1, r2, lsl #21 │ │ │ │ strhteq r3, [r3], #-248 @ 0xffffff08 │ │ │ │ - rsbeq r3, r3, lr, ror sp │ │ │ │ - rsbeq ip, r1, sl, ror sl │ │ │ │ - strhteq r3, [r3], #-240 @ 0xffffff10 │ │ │ │ - strdeq r3, [r3], #-250 @ 0xffffff06 @ │ │ │ │ - rsbeq r3, r3, r2, asr #26 │ │ │ │ - rsbeq ip, r1, lr, lsr sl │ │ │ │ + rsbeq r4, r3, r2 │ │ │ │ + rsbeq r3, r3, sl, asr #26 │ │ │ │ + rsbeq ip, r1, r6, asr #20 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ bl fed206b8 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strdlt r0, [r3], r0 @ │ │ │ │ stc2l 7, cr15, [r4, #1020]! @ 0x3fc │ │ │ │ stmdacs r1, {r0, r1, r9, sl, lr} │ │ │ │ ldrmi sp, [r8], -r2, lsl #2 │ │ │ │ @@ -448723,16 +448723,16 @@ │ │ │ │ andcc r4, ip, r8, ror r4 │ │ │ │ blx ff886e1a │ │ │ │ stmdbls r1, {r0, r2, fp, lr} │ │ │ │ @ instruction: 0xf64e4478 │ │ │ │ blls 248740 │ │ │ │ andlt r4, r3, r8, lsl r6 │ │ │ │ svclt 0x0000bd00 │ │ │ │ - rsbeq r3, r3, r8, lsl ip │ │ │ │ - rsbeq ip, r1, r4, lsl r9 │ │ │ │ + rsbeq r3, r3, r0, lsr #24 │ │ │ │ + rsbeq ip, r1, ip, lsl r9 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ bl fed20704 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strdlt r0, [r2], r0 @ │ │ │ │ strmi r4, [r8], -r4, lsl #12 │ │ │ │ blx 1c85e78 │ │ │ │ strtmi r4, [r0], -r1, lsl #12 │ │ │ │ @@ -448744,16 +448744,16 @@ │ │ │ │ ldrbtmi r4, [r8], #-2054 @ 0xfffff7fa │ │ │ │ @ instruction: 0xf64e300c │ │ │ │ stmdami r5, {r0, r1, r2, r3, r5, r7, r8, r9, fp, ip, sp, lr, pc} │ │ │ │ ldrbtmi r9, [r8], #-2305 @ 0xfffff6ff │ │ │ │ stc2l 6, cr15, [sl], #-312 @ 0xfffffec8 │ │ │ │ ldrmi r9, [r8], -r1, lsl #22 │ │ │ │ ldclt 0, cr11, [r0, #-8] │ │ │ │ - rsbeq r3, r3, lr, lsl #29 │ │ │ │ - strhteq ip, [r1], #-142 @ 0xffffff72 │ │ │ │ + mlseq r3, r6, lr, r3 │ │ │ │ + rsbeq ip, r1, r6, asr #17 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl fed20758 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r3, r8, ror #31 │ │ │ │ strmi r4, [r8], -r5, lsl #12 │ │ │ │ vrhadd.s16 d25, d9, d1 │ │ │ │ bls 247e68 │ │ │ │ @@ -448770,16 +448770,16 @@ │ │ │ │ andcc r4, ip, r8, ror r4 │ │ │ │ blx 2106ed6 │ │ │ │ stmdbls r1, {r0, r2, fp, lr} │ │ │ │ @ instruction: 0xf64e4478 │ │ │ │ blls 248684 │ │ │ │ andlt r4, r3, r8, lsl r6 │ │ │ │ svclt 0x0000bd30 │ │ │ │ - rsbeq r3, r3, r8, lsr #28 │ │ │ │ - rsbeq ip, r1, r8, asr r8 │ │ │ │ + rsbeq r3, r3, r0, lsr lr │ │ │ │ + rsbeq ip, r1, r0, ror #16 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl fed207c0 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ bmi 74d548 │ │ │ │ blmi 7757e0 │ │ │ │ ldrbtmi r4, [sl], #-1541 @ 0xfffff9fb │ │ │ │ strmi r4, [ip], -r8, lsl #12 │ │ │ │ @@ -448800,15 +448800,15 @@ │ │ │ │ subsmi r9, sl, r3, lsl #22 │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ andcs sp, r1, r2, lsl #2 │ │ │ │ ldclt 0, cr11, [r0, #-20]! @ 0xffffffec │ │ │ │ stm r8, {r3, r6, r9, sl, ip, sp, lr, pc} │ │ │ │ rsbeq r5, sp, r2, asr #8 │ │ │ │ @ instruction: 0x000011b8 │ │ │ │ - rsbeq r3, r3, ip, ror #27 │ │ │ │ + strdeq r3, [r3], #-212 @ 0xffffff2c @ │ │ │ │ rsbeq r5, sp, sl, lsl #8 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ blhi 484af0 │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x0028f8cc │ │ │ │ @ instruction: 0xe718f8df │ │ │ │ @@ -448957,15 +448957,15 @@ │ │ │ │ vmov.f64 d8, d6 │ │ │ │ vqrdmulh.s32 , q2, q4 │ │ │ │ cmpplt r8, r9, asr sl @ p-variant is OBSOLETE │ │ │ │ ldrdcc pc, [r4], -fp │ │ │ │ movsvs pc, #12582912 @ 0xc00000 │ │ │ │ bleq 284ce4 >::_M_default_append(unsigned int)@@Base+0x2120> │ │ │ │ bleq 120517c │ │ │ │ - bl 8871c0 │ │ │ │ + bl 8871c0 │ │ │ │ bllt 1205364 │ │ │ │ vmin.u32 q10, q2, q4 │ │ │ │ strmi pc, [r6], -sp, asr #28 │ │ │ │ vmin.u32 q10, q2, q4 │ │ │ │ strmi pc, [r7], -r5, lsl #31 │ │ │ │ vmin.u32 q10, q2, q4 │ │ │ │ movwcs pc, #16213 @ 0x3f55 @ │ │ │ │ @@ -449263,21 +449263,21 @@ │ │ │ │ rsbsmi r4, pc, r0 │ │ │ │ andeq r0, r0, r0 │ │ │ │ subsmi r0, r9, r0 │ │ │ │ andeq r0, r0, r0 │ │ │ │ rsbeq r5, sp, r0, asr #7 │ │ │ │ @ instruction: 0x000011b8 │ │ │ │ mlseq sp, lr, r3, r5 │ │ │ │ - rsbeq r3, r3, r8, ror #21 │ │ │ │ - rsbeq ip, r1, r6, lsl r5 │ │ │ │ - strhteq r3, [r3], #-168 @ 0xffffff58 │ │ │ │ - rsbeq ip, r1, r6, ror #9 │ │ │ │ - rsbeq r3, r3, r8, asr #20 │ │ │ │ - strhteq r3, [r3], #-136 @ 0xffffff78 │ │ │ │ - strhteq r3, [r3], #-140 @ 0xffffff74 │ │ │ │ + strdeq r3, [r3], #-160 @ 0xffffff60 @ │ │ │ │ + rsbeq ip, r1, lr, lsl r5 │ │ │ │ + rsbeq r3, r3, r0, asr #21 │ │ │ │ + rsbeq ip, r1, lr, ror #9 │ │ │ │ + rsbeq r3, r3, r0, asr sl │ │ │ │ + rsbeq r3, r3, r0, asr #17 │ │ │ │ + rsbeq r3, r3, r4, asr #17 │ │ │ │ blvs ff3c585c │ │ │ │ blx 605954 │ │ │ │ cdp 15, 11, cr11, cr0, cr8, {5} │ │ │ │ @ instruction: 0xee827b46 │ │ │ │ vmov.f64 d1, #71 @ 0x3e380000 0.1796875 │ │ │ │ vsqrt.f64 d17, d3 │ │ │ │ @ instruction: 0xf100fa10 │ │ │ │ @@ -449316,15 +449316,15 @@ │ │ │ │ blx fe786c00 │ │ │ │ tstls sp, ip, lsl #20 │ │ │ │ tstpvc r0, r2, asr #4 @ p-variant is OBSOLETE │ │ │ │ strbmi r9, [r3], -sl │ │ │ │ @ instruction: 0x46206d12 │ │ │ │ andeq lr, r2, #173056 @ 0x2a400 │ │ │ │ svclt 0x00b84291 │ │ │ │ - bge 85b688 │ │ │ │ + bge 85b688 │ │ │ │ @ instruction: 0xf9b4f367 │ │ │ │ andle r2, r4, r1, lsl #16 │ │ │ │ ldmdbls r3, {r1, r9, sl, lr} │ │ │ │ vmax.u16 d20, d11, d16 │ │ │ │ ldmdbls sl, {r0, r2, r4, r7, r8, r9, fp, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf0402900 │ │ │ │ strtmi r8, [r0], -r9, asr #4 │ │ │ │ @@ -449660,25 +449660,25 @@ │ │ │ │ cmple r2, r0, lsl #22 │ │ │ │ tstls r1, #0, 6 │ │ │ │ svclt 0x0000e631 │ │ │ │ andhi pc, r0, pc, lsr #7 │ │ │ │ ... │ │ │ │ addge r9, r7, #46, 30 @ 0xb8 │ │ │ │ ldrbtpl r4, [sp], #-686 @ 0xfffffd52 │ │ │ │ - mlseq r3, sl, r3, r3 │ │ │ │ - rsbeq r3, r3, ip, lsl r1 │ │ │ │ - rsbeq fp, r1, ip, asr #22 │ │ │ │ - strdeq r3, [r3], #-12 @ │ │ │ │ - rsbeq fp, r1, ip, lsr #22 │ │ │ │ - strhteq r3, [r3], #-6 │ │ │ │ - rsbeq fp, r1, r6, ror #21 │ │ │ │ - mlseq r3, r6, r0, r3 │ │ │ │ - rsbeq fp, r1, r6, asr #21 │ │ │ │ - rsbeq r3, r3, r6, ror r0 │ │ │ │ - rsbeq fp, r1, r6, lsr #21 │ │ │ │ + rsbeq r3, r3, r2, lsr #7 │ │ │ │ + rsbeq r3, r3, r4, lsr #2 │ │ │ │ + rsbeq fp, r1, r4, asr fp │ │ │ │ + rsbeq r3, r3, r4, lsl #2 │ │ │ │ + rsbeq fp, r1, r4, lsr fp │ │ │ │ + strhteq r3, [r3], #-14 │ │ │ │ + rsbeq fp, r1, lr, ror #21 │ │ │ │ + mlseq r3, lr, r0, r3 │ │ │ │ + rsbeq fp, r1, lr, asr #21 │ │ │ │ + rsbeq r3, r3, lr, ror r0 │ │ │ │ + rsbeq fp, r1, lr, lsr #21 │ │ │ │ vst4.8 {d25-d28}, [pc], ip │ │ │ │ ldmdami r8!, {r4, r6, r7, r8, ip, sp, lr} │ │ │ │ andcc r4, ip, r8, ror r4 │ │ │ │ mrrc2 6, 4, pc, sl, cr13 @ │ │ │ │ stmdbls ip, {r1, r2, r4, r5, fp, lr} │ │ │ │ @ instruction: 0xf64d4478 │ │ │ │ blls 509840 │ │ │ │ @@ -449729,26 +449729,26 @@ │ │ │ │ ldrbtmi r4, [r8], #-2064 @ 0xfffff7f0 │ │ │ │ @ instruction: 0xf64d300c │ │ │ │ stmdami pc, {r0, r1, r2, r4, r5, r6, r7, r8, r9, fp, ip, sp, lr, pc} @ │ │ │ │ ldrbtmi r9, [r8], #-2316 @ 0xfffff6f4 │ │ │ │ ldc2 6, cr15, [r2], #308 @ 0x134 │ │ │ │ @ instruction: 0xf7ff9b0c │ │ │ │ svclt 0x0000b8da │ │ │ │ - rsbeq r2, r3, r4, ror #31 │ │ │ │ - rsbeq fp, r1, r4, lsl sl │ │ │ │ - rsbeq r2, r3, r6, asr #31 │ │ │ │ - strdeq fp, [r1], #-148 @ 0xffffff6c @ │ │ │ │ - rsbeq r2, r3, r4, lsr #31 │ │ │ │ - ldrdeq fp, [r1], #-146 @ 0xffffff6e @ │ │ │ │ - rsbeq r2, r3, lr, asr pc │ │ │ │ - rsbeq fp, r1, lr, lsl #19 │ │ │ │ - rsbeq r2, r3, lr, lsr pc │ │ │ │ - rsbeq fp, r1, lr, ror #18 │ │ │ │ - rsbeq r2, r3, lr, lsl pc │ │ │ │ - rsbeq fp, r1, lr, asr #18 │ │ │ │ + rsbeq r2, r3, ip, ror #31 │ │ │ │ + rsbeq fp, r1, ip, lsl sl │ │ │ │ + rsbeq r2, r3, lr, asr #31 │ │ │ │ + strdeq fp, [r1], #-156 @ 0xffffff64 @ │ │ │ │ + rsbeq r2, r3, ip, lsr #31 │ │ │ │ + ldrdeq fp, [r1], #-154 @ 0xffffff66 @ │ │ │ │ + rsbeq r2, r3, r6, ror #30 │ │ │ │ + mlseq r1, r6, r9, fp │ │ │ │ + rsbeq r2, r3, r6, asr #30 │ │ │ │ + rsbeq fp, r1, r6, ror r9 │ │ │ │ + rsbeq r2, r3, r6, lsr #30 │ │ │ │ + rsbeq fp, r1, r6, asr r9 │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl fed216f0 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fb8 │ │ │ │ addlt r2, sp, ip, lsl #8 │ │ │ │ strcc pc, [r8], #-2271 @ 0xfffff721 │ │ │ │ ldrbtmi r4, [sl], #-1542 @ 0xfffff9fa │ │ │ │ @@ -450005,71 +450005,71 @@ │ │ │ │ svccc 0x00a99999 │ │ │ │ ldmibls r9, {r1, r3, r4, r7, r8, fp, ip, pc} │ │ │ │ svccc 0x00e99999 │ │ │ │ ldmibls r9, {r1, r3, r4, r7, r8, fp, ip, pc} │ │ │ │ svccc 0x00b99999 │ │ │ │ rsbeq r4, sp, lr, lsl #10 │ │ │ │ @ instruction: 0x000011b8 │ │ │ │ - rsbeq r2, r3, r2, asr #29 │ │ │ │ + rsbeq r2, r3, sl, asr #29 │ │ │ │ @ instruction: 0xfffff0fd │ │ │ │ - strdeq r2, [r3], #-226 @ 0xffffff1e @ │ │ │ │ - rsbeq r2, r3, ip, lsr pc │ │ │ │ + strdeq r2, [r3], #-234 @ 0xffffff16 @ │ │ │ │ + rsbeq r2, r3, r4, asr #30 │ │ │ │ andeq r0, r0, r9, ror r4 │ │ │ │ - rsbeq r2, r3, r6, lsr lr │ │ │ │ - rsbeq fp, r1, r6, ror #16 │ │ │ │ + rsbeq r2, r3, lr, lsr lr │ │ │ │ + rsbeq fp, r1, lr, ror #16 │ │ │ │ rsbeq r4, sp, r4, ror r4 │ │ │ │ - rsbeq r2, r3, r2, lsl #28 │ │ │ │ - rsbeq fp, r1, r2, lsr r8 │ │ │ │ + rsbeq r2, r3, sl, lsl #28 │ │ │ │ + rsbeq fp, r1, sl, lsr r8 │ │ │ │ @ instruction: 0xffffefe1 │ │ │ │ @ instruction: 0xffffef67 │ │ │ │ - rsbeq r2, r3, r4, asr #27 │ │ │ │ - strdeq fp, [r1], #-116 @ 0xffffff8c @ │ │ │ │ - rsbeq r2, r3, sl, lsr #27 │ │ │ │ - ldrdeq fp, [r1], #-122 @ 0xffffff86 @ │ │ │ │ + rsbeq r2, r3, ip, asr #27 │ │ │ │ + strdeq fp, [r1], #-124 @ 0xffffff84 @ │ │ │ │ + strhteq r2, [r3], #-210 @ 0xffffff2e │ │ │ │ + rsbeq fp, r1, r2, ror #15 │ │ │ │ @ instruction: 0xffffeecd │ │ │ │ - rsbeq r2, r3, r6, asr lr │ │ │ │ - rsbeq r2, r3, ip, ror lr │ │ │ │ - rsbeq r2, r3, r4, asr sp │ │ │ │ - rsbeq fp, r1, r4, lsl #15 │ │ │ │ - rsbeq r2, r3, sl, lsr sp │ │ │ │ - rsbeq fp, r1, sl, ror #14 │ │ │ │ - rsbeq r2, r3, r6, asr #28 │ │ │ │ - rsbeq r2, r3, r8, ror #28 │ │ │ │ - strdeq r2, [r3], #-198 @ 0xffffff3a @ │ │ │ │ - rsbeq fp, r1, r6, lsr #14 │ │ │ │ - rsbeq sp, r2, ip, ror lr │ │ │ │ - rsbeq r2, r3, r2, asr lr │ │ │ │ - strhteq r2, [r3], #-194 @ 0xffffff3e │ │ │ │ - rsbeq fp, r1, r2, ror #13 │ │ │ │ - mlseq r3, r4, ip, r2 │ │ │ │ - rsbeq fp, r1, r2, asr #13 │ │ │ │ - rsbeq r2, r3, r2, lsl lr │ │ │ │ - rsbeq sp, r2, ip, ror lr │ │ │ │ - rsbeq r2, r3, ip, asr #24 │ │ │ │ - rsbeq fp, r1, ip, ror r6 │ │ │ │ - strdeq r2, [r3], #-214 @ 0xffffff2a @ │ │ │ │ - rsbeq r2, r3, ip, asr lr │ │ │ │ - rsbeq r2, r3, r4, lsl #24 │ │ │ │ - rsbeq fp, r1, r4, lsr r6 │ │ │ │ - rsbeq r2, r3, sl, lsr lr │ │ │ │ - strhteq r2, [r3], #-224 @ 0xffffff20 │ │ │ │ - rsbeq r2, r3, r0, asr #23 │ │ │ │ - strdeq fp, [r1], #-80 @ 0xffffffb0 @ │ │ │ │ - mlseq r3, sl, lr, r2 │ │ │ │ - ldrdeq r2, [r3], #-228 @ 0xffffff1c @ │ │ │ │ - rsbeq r2, r3, ip, ror fp │ │ │ │ - rsbeq fp, r1, ip, lsr #11 │ │ │ │ - strhteq r2, [r3], #-226 @ 0xffffff1e │ │ │ │ - strdeq r2, [r3], #-224 @ 0xffffff20 @ │ │ │ │ - rsbeq r2, r3, r4, lsr fp │ │ │ │ - rsbeq fp, r1, r4, ror #10 │ │ │ │ - rsbeq r2, r3, r2, ror #29 │ │ │ │ - rsbeq r2, r3, r0, lsr #30 │ │ │ │ - strdeq r2, [r3], #-168 @ 0xffffff58 @ │ │ │ │ - rsbeq fp, r1, r8, lsr #10 │ │ │ │ + rsbeq r2, r3, lr, asr lr │ │ │ │ + rsbeq r2, r3, r4, lsl #29 │ │ │ │ + rsbeq r2, r3, ip, asr sp │ │ │ │ + rsbeq fp, r1, ip, lsl #15 │ │ │ │ + rsbeq r2, r3, r2, asr #26 │ │ │ │ + rsbeq fp, r1, r2, ror r7 │ │ │ │ + rsbeq r2, r3, lr, asr #28 │ │ │ │ + rsbeq r2, r3, r0, ror lr │ │ │ │ + strdeq r2, [r3], #-206 @ 0xffffff32 @ │ │ │ │ + rsbeq fp, r1, lr, lsr #14 │ │ │ │ + rsbeq sp, r2, r4, lsl #29 │ │ │ │ + rsbeq r2, r3, sl, asr lr │ │ │ │ + strhteq r2, [r3], #-202 @ 0xffffff36 │ │ │ │ + rsbeq fp, r1, sl, ror #13 │ │ │ │ + mlseq r3, ip, ip, r2 │ │ │ │ + rsbeq fp, r1, sl, asr #13 │ │ │ │ + rsbeq r2, r3, sl, lsl lr │ │ │ │ + rsbeq sp, r2, r4, lsl #29 │ │ │ │ + rsbeq r2, r3, r4, asr ip │ │ │ │ + rsbeq fp, r1, r4, lsl #13 │ │ │ │ + strdeq r2, [r3], #-222 @ 0xffffff22 @ │ │ │ │ + rsbeq r2, r3, r4, ror #28 │ │ │ │ + rsbeq r2, r3, ip, lsl #24 │ │ │ │ + rsbeq fp, r1, ip, lsr r6 │ │ │ │ + rsbeq r2, r3, r2, asr #28 │ │ │ │ + strhteq r2, [r3], #-232 @ 0xffffff18 │ │ │ │ + rsbeq r2, r3, r8, asr #23 │ │ │ │ + strdeq fp, [r1], #-88 @ 0xffffffa8 @ │ │ │ │ + rsbeq r2, r3, r2, lsr #29 │ │ │ │ + ldrdeq r2, [r3], #-236 @ 0xffffff14 @ │ │ │ │ + rsbeq r2, r3, r4, lsl #23 │ │ │ │ + strhteq fp, [r1], #-84 @ 0xffffffac │ │ │ │ + strhteq r2, [r3], #-234 @ 0xffffff16 │ │ │ │ + strdeq r2, [r3], #-232 @ 0xffffff18 @ │ │ │ │ + rsbeq r2, r3, ip, lsr fp │ │ │ │ + rsbeq fp, r1, ip, ror #10 │ │ │ │ + rsbeq r2, r3, sl, ror #29 │ │ │ │ + rsbeq r2, r3, r8, lsr #30 │ │ │ │ + rsbeq r2, r3, r0, lsl #22 │ │ │ │ + rsbeq fp, r1, r0, lsr r5 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ bl fed21bf8 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strdlt r0, [r3], r0 @ │ │ │ │ ldc2l 7, cr15, [r2, #-1020]! @ 0xfffffc04 │ │ │ │ stmdacs r1, {r0, r1, r9, sl, lr} │ │ │ │ ldrmi sp, [r8], -r2, lsl #2 │ │ │ │ @@ -450078,16 +450078,16 @@ │ │ │ │ ldrbtmi r4, [r8], #-2054 @ 0xfffff7fa │ │ │ │ @ instruction: 0xf64d300c │ │ │ │ stmdami r5, {r0, r1, r3, r4, r5, r8, fp, ip, sp, lr, pc} │ │ │ │ ldrbtmi r9, [r8], #-2305 @ 0xfffff6ff │ │ │ │ @ instruction: 0xf9f6f64d │ │ │ │ ldrmi r9, [r8], -r1, lsl #22 │ │ │ │ stclt 0, cr11, [r0, #-12] │ │ │ │ - rsbeq r2, r3, r6, lsr #19 │ │ │ │ - ldrdeq fp, [r1], #-54 @ 0xffffffca @ │ │ │ │ + rsbeq r2, r3, lr, lsr #19 │ │ │ │ + ldrdeq fp, [r1], #-62 @ 0xffffffc2 @ │ │ │ │ andeq r0, r0, r0 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r8 │ │ │ │ bl fed21c44 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0x46080ff8 │ │ │ │ @ instruction: 0xffccf257 │ │ │ │ blvc 3060d0 >::_M_default_append(unsigned int)@@Base+0x8350c> │ │ │ │ @@ -450134,18 +450134,18 @@ │ │ │ │ @ instruction: 0xf64a2218 │ │ │ │ tstpcs r0, r3, ror sl @ p-variant is OBSOLETE │ │ │ │ vmin.s16 d20, d7, d16 │ │ │ │ @ instruction: 0xe7dcff75 │ │ │ │ cdp 6, 1, cr15, cr4, cr6, {2} │ │ │ │ rsbeq r3, sp, lr, lsl #31 │ │ │ │ @ instruction: 0x000011b8 │ │ │ │ - rsbeq r2, r3, r0, asr #26 │ │ │ │ - rsbeq fp, r1, r0, asr #6 │ │ │ │ + rsbeq r2, r3, r8, asr #26 │ │ │ │ + rsbeq fp, r1, r8, asr #6 │ │ │ │ rsbeq r3, sp, lr, asr #30 │ │ │ │ - rsbeq r2, r3, ip, lsl sp │ │ │ │ + rsbeq r2, r3, r4, lsr #26 │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r8 │ │ │ │ bl fed21d28 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strmi r0, [pc], -r8, ror #31 │ │ │ │ vmax.u16 d20, d10, d6 │ │ │ │ bmi c49c2c │ │ │ │ vand d18, d0, d8 │ │ │ │ @@ -450185,21 +450185,21 @@ │ │ │ │ @ instruction: 0xf04f217f │ │ │ │ ldrbtmi r3, [r8], #-1279 @ 0xfffffb01 │ │ │ │ @ instruction: 0xf64d300c │ │ │ │ stmdami r9, {r0, r1, r5, r6, fp, ip, sp, lr, pc} │ │ │ │ mvnscc pc, pc, asr #32 │ │ │ │ @ instruction: 0xf64d4478 │ │ │ │ bfi pc, sp, (invalid: 18:17) @ │ │ │ │ - rsbeq r2, r3, lr, asr #25 │ │ │ │ - rsbeq r2, r3, r2, ror #24 │ │ │ │ - rsbeq fp, r1, r2, ror #4 │ │ │ │ - rsbeq r2, r3, r6, asr #24 │ │ │ │ - rsbeq fp, r1, r6, asr #4 │ │ │ │ - rsbeq r2, r3, r6, lsr #24 │ │ │ │ - rsbeq fp, r1, r4, lsr #4 │ │ │ │ + ldrdeq r2, [r3], #-198 @ 0xffffff3a @ │ │ │ │ + rsbeq r2, r3, sl, ror #24 │ │ │ │ + rsbeq fp, r1, sl, ror #4 │ │ │ │ + rsbeq r2, r3, lr, asr #24 │ │ │ │ + rsbeq fp, r1, lr, asr #4 │ │ │ │ + rsbeq r2, r3, lr, lsr #24 │ │ │ │ + rsbeq fp, r1, ip, lsr #4 │ │ │ │ ldrbmi lr, [r0, sp, lsr #18]! │ │ │ │ mcrls 6, 0, r4, cr8, cr13, {0} │ │ │ │ ldrdge pc, [r4], -sp @ │ │ │ │ ldrsbcc pc, [r8], #134 @ 0x86 @ │ │ │ │ vstrle d18, [pc, #-0] @ 1cac0c │ │ │ │ ldrdgt pc, [r8], r6 @ │ │ │ │ bl 4dc444 │ │ │ │ @@ -450627,22 +450627,22 @@ │ │ │ │ @ instruction: 0xf43f2f00 │ │ │ │ ldr sl, [r9, -r9, asr #29]! │ │ │ │ andhi pc, r0, pc, lsr #7 │ │ │ │ ... │ │ │ │ rsbeq r3, sp, r0, asr #26 │ │ │ │ @ instruction: 0x000011b8 │ │ │ │ rsbeq r3, sp, lr, lsl sp │ │ │ │ - rsbeq r2, r3, lr, asr #19 │ │ │ │ - rsbeq sl, r1, ip, asr #31 │ │ │ │ - rsbeq r2, r3, ip, lsr #19 │ │ │ │ - rsbeq sl, r1, sl, lsr #31 │ │ │ │ - mlseq r3, r4, r9, r2 │ │ │ │ - rsbeq r2, r3, r6, ror r9 │ │ │ │ - rsbeq r2, r3, r6, lsr #11 │ │ │ │ - rsbeq sl, r1, r6, lsr #23 │ │ │ │ + ldrdeq r2, [r3], #-150 @ 0xffffff6a @ │ │ │ │ + ldrdeq sl, [r1], #-244 @ 0xffffff0c @ │ │ │ │ + strhteq r2, [r3], #-148 @ 0xffffff6c │ │ │ │ + strhteq sl, [r1], #-242 @ 0xffffff0e │ │ │ │ + mlseq r3, ip, r9, r2 │ │ │ │ + rsbeq r2, r3, lr, ror r9 │ │ │ │ + rsbeq r2, r3, lr, lsr #11 │ │ │ │ + rsbeq sl, r1, lr, lsr #23 │ │ │ │ andeq r0, r0, r1 │ │ │ │ ldrbmi r4, [r0], -r9, asr #12 │ │ │ │ ldc2 3, cr15, [r2], #424 @ 0x1a8 │ │ │ │ @ instruction: 0xeeb09a24 │ │ │ │ bcs 201ffc │ │ │ │ @ instruction: 0xf8dadd38 │ │ │ │ strtmi r3, [pc], -r4 │ │ │ │ @@ -450951,15 +450951,15 @@ │ │ │ │ blx 607384 │ │ │ │ mrc 15, 5, fp, cr0, cr8, {5} │ │ │ │ ldr r0, [r7], r5, asr #22 │ │ │ │ andhi pc, r0, pc, lsr #7 │ │ │ │ ... │ │ │ │ @ instruction: 0xffffffff │ │ │ │ svcvc 0x00efffff │ │ │ │ - rsbeq r2, r3, sl, ror r1 │ │ │ │ + rsbeq r2, r3, r2, lsl #3 │ │ │ │ bcs 1f2020 │ │ │ │ svcge 0x0045f43f │ │ │ │ ldrdvs pc, [r4], -sl │ │ │ │ blvc 14870dc │ │ │ │ @ instruction: 0xf5069614 │ │ │ │ mrc 3, 5, r6, cr0, cr0, {5} │ │ │ │ vldr d7, [r3, #-796] @ 0xfffffce4 │ │ │ │ @@ -451341,15 +451341,15 @@ │ │ │ │ mrrcge 7, 7, pc, r6, cr15 @ │ │ │ │ ldrdcc pc, [r4], -sl │ │ │ │ ldrbmi r2, [r5], -r0, lsl #4 │ │ │ │ ldrbtcc pc, [pc], pc, asr #32 @ │ │ │ │ @ instruction: 0x63aef503 │ │ │ │ tstls r6, r4, lsl r6 │ │ │ │ ldc 2, cr9, [r3, #32] │ │ │ │ - blls 86a9f8 │ │ │ │ + blls 86a9f8 │ │ │ │ blx 13c78be │ │ │ │ and r1, r4, pc, lsl pc │ │ │ │ strcc r9, [r1], #-2822 @ 0xfffff4fa │ │ │ │ @ instruction: 0xf00042a3 │ │ │ │ ldrtmi r8, [fp], -sp, lsr #1 │ │ │ │ strtmi r4, [r8], -r9, asr #12 │ │ │ │ svccs 0x0004f853 │ │ │ │ @@ -451541,15 +451541,15 @@ │ │ │ │ @ instruction: 0x461f1c7b │ │ │ │ mlale fp, sp, r2, r4 │ │ │ │ svccs 0x0004f854 │ │ │ │ @ instruction: 0x3181f892 │ │ │ │ tstpeq ip, #3 @ p-variant is OBSOLETE │ │ │ │ mvnsle r2, r8, lsl #22 │ │ │ │ ldrbmi r4, [r0], -r9, asr #12 │ │ │ │ - blx 888ebc │ │ │ │ + blx 888ebc │ │ │ │ ldrbmi r6, [r0], -r1, lsr #16 │ │ │ │ blhi 1207be0 │ │ │ │ @ instruction: 0xf83cf358 │ │ │ │ cmnle r0, r1, lsl #16 │ │ │ │ bleq 1407bec │ │ │ │ ldrbmi r6, [r0], -r1, lsr #16 │ │ │ │ @ instruction: 0xf872f358 │ │ │ │ @@ -451706,51 +451706,51 @@ │ │ │ │ ldrbtmi r4, [r8], #-2089 @ 0xfffff7d7 │ │ │ │ @ instruction: 0xf64b300c │ │ │ │ stmdami r8!, {r0, r1, r2, r3, r4, r5, r6, sl, fp, ip, sp, lr, pc} │ │ │ │ ldrbtmi r9, [r8], #-2308 @ 0xfffff6fc │ │ │ │ ldc2 6, cr15, [sl, #-300]! @ 0xfffffed4 │ │ │ │ @ instruction: 0xf7fe9b04 │ │ │ │ svclt 0x0000bca2 │ │ │ │ - strdeq r1, [r3], #-124 @ 0xffffff84 @ │ │ │ │ - strdeq r9, [r1], #-220 @ 0xffffff24 @ │ │ │ │ - strhteq r1, [r3], #-114 @ 0xffffff8e │ │ │ │ - strhteq r9, [r1], #-210 @ 0xffffff2e │ │ │ │ - rsbeq r1, r3, r2, lsr #14 │ │ │ │ - rsbeq r9, r1, r2, lsr #26 │ │ │ │ - rsbeq r1, r3, ip, lsr #13 │ │ │ │ - rsbeq r9, r1, ip, lsr #25 │ │ │ │ - strhteq r1, [r3], #-106 @ 0xffffff96 │ │ │ │ - rsbeq r1, r3, r6, asr #12 │ │ │ │ - rsbeq r9, r1, r6, asr #24 │ │ │ │ - rsbeq r1, r3, sl, lsl r6 │ │ │ │ - rsbeq r9, r1, sl, lsl ip │ │ │ │ - strdeq r1, [r3], #-90 @ 0xffffffa6 @ │ │ │ │ - strdeq r9, [r1], #-186 @ 0xffffff46 @ │ │ │ │ - ldrdeq r1, [r3], #-90 @ 0xffffffa6 @ │ │ │ │ - ldrdeq r9, [r1], #-186 @ 0xffffff46 @ │ │ │ │ - rsbeq r1, r3, r0, lsr #11 │ │ │ │ - rsbeq r9, r1, r0, lsr #23 │ │ │ │ - rsbeq r1, r3, ip, ror r5 │ │ │ │ - rsbeq r9, r1, sl, ror fp │ │ │ │ - rsbeq r1, r3, sl, asr r5 │ │ │ │ - rsbeq r9, r1, r8, asr fp │ │ │ │ - rsbeq r1, r3, lr, lsr r5 │ │ │ │ - rsbeq r9, r1, ip, lsr fp │ │ │ │ - rsbeq r1, r3, r2, lsr #10 │ │ │ │ - rsbeq r9, r1, r0, lsr #22 │ │ │ │ - rsbeq r1, r3, r6, lsl #10 │ │ │ │ - rsbeq r9, r1, r4, lsl #22 │ │ │ │ - rsbeq r1, r3, sl, ror #9 │ │ │ │ - rsbeq r9, r1, r8, ror #21 │ │ │ │ - rsbeq r1, r3, lr, asr #9 │ │ │ │ - rsbeq r9, r1, ip, asr #21 │ │ │ │ - rsbeq r1, r3, lr, ror r4 │ │ │ │ - rsbeq r9, r1, lr, ror sl │ │ │ │ - rsbeq r1, r3, lr, asr r4 │ │ │ │ - rsbeq r9, r1, lr, asr sl │ │ │ │ + rsbeq r1, r3, r4, lsl #16 │ │ │ │ + rsbeq r9, r1, r4, lsl #28 │ │ │ │ + strhteq r1, [r3], #-122 @ 0xffffff86 │ │ │ │ + strhteq r9, [r1], #-218 @ 0xffffff26 │ │ │ │ + rsbeq r1, r3, sl, lsr #14 │ │ │ │ + rsbeq r9, r1, sl, lsr #26 │ │ │ │ + strhteq r1, [r3], #-100 @ 0xffffff9c │ │ │ │ + strhteq r9, [r1], #-196 @ 0xffffff3c │ │ │ │ + rsbeq r1, r3, r2, asr #13 │ │ │ │ + rsbeq r1, r3, lr, asr #12 │ │ │ │ + rsbeq r9, r1, lr, asr #24 │ │ │ │ + rsbeq r1, r3, r2, lsr #12 │ │ │ │ + rsbeq r9, r1, r2, lsr #24 │ │ │ │ + rsbeq r1, r3, r2, lsl #12 │ │ │ │ + rsbeq r9, r1, r2, lsl #24 │ │ │ │ + rsbeq r1, r3, r2, ror #11 │ │ │ │ + rsbeq r9, r1, r2, ror #23 │ │ │ │ + rsbeq r1, r3, r8, lsr #11 │ │ │ │ + rsbeq r9, r1, r8, lsr #23 │ │ │ │ + rsbeq r1, r3, r4, lsl #11 │ │ │ │ + rsbeq r9, r1, r2, lsl #23 │ │ │ │ + rsbeq r1, r3, r2, ror #10 │ │ │ │ + rsbeq r9, r1, r0, ror #22 │ │ │ │ + rsbeq r1, r3, r6, asr #10 │ │ │ │ + rsbeq r9, r1, r4, asr #22 │ │ │ │ + rsbeq r1, r3, sl, lsr #10 │ │ │ │ + rsbeq r9, r1, r8, lsr #22 │ │ │ │ + rsbeq r1, r3, lr, lsl #10 │ │ │ │ + rsbeq r9, r1, ip, lsl #22 │ │ │ │ + strdeq r1, [r3], #-66 @ 0xffffffbe @ │ │ │ │ + strdeq r9, [r1], #-160 @ 0xffffff60 @ │ │ │ │ + ldrdeq r1, [r3], #-70 @ 0xffffffba @ │ │ │ │ + ldrdeq r9, [r1], #-164 @ 0xffffff5c @ │ │ │ │ + rsbeq r1, r3, r6, lsl #9 │ │ │ │ + rsbeq r9, r1, r6, lsl #21 │ │ │ │ + rsbeq r1, r3, r6, ror #8 │ │ │ │ + rsbeq r9, r1, r6, ror #20 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl fed23644 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, sp, r0, asr #31 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ strcs r3, [sl], #-3327 @ 0xfffff301 │ │ │ │ @ instruction: 0x21204a4d │ │ │ │ @@ -451830,31 +451830,31 @@ │ │ │ │ @ instruction: 0x46214816 │ │ │ │ @ instruction: 0xf64b4478 │ │ │ │ ldr pc, [r7, r7, asr #24] │ │ │ │ ldm r2, {r0, r2, r6, r9, sl, ip, sp, lr, pc}^ │ │ │ │ @ instruction: 0xffffe84b │ │ │ │ mlseq sp, lr, r5, r2 │ │ │ │ @ instruction: 0x000011b8 │ │ │ │ - strdeq r1, [r3], #-58 @ 0xffffffc6 @ │ │ │ │ - rsbeq r1, r3, r4, asr #8 │ │ │ │ - rsbeq r1, r3, r6, asr #6 │ │ │ │ - rsbeq r9, r1, r6, asr #18 │ │ │ │ + rsbeq r1, r3, r2, lsl #8 │ │ │ │ + rsbeq r1, r3, ip, asr #8 │ │ │ │ + rsbeq r1, r3, lr, asr #6 │ │ │ │ + rsbeq r9, r1, lr, asr #18 │ │ │ │ rsbeq r2, sp, r4, asr r5 │ │ │ │ strdeq r0, [r0], -fp │ │ │ │ - strdeq r1, [r3], #-44 @ 0xffffffd4 @ │ │ │ │ - strdeq r9, [r1], #-140 @ 0xffffff74 @ │ │ │ │ + rsbeq r1, r3, r4, lsl #6 │ │ │ │ + rsbeq r9, r1, r4, lsl #18 │ │ │ │ @ instruction: 0xffffe613 │ │ │ │ @ instruction: 0xffffe54d │ │ │ │ - strhteq r1, [r3], #-46 @ 0xffffffd2 │ │ │ │ - strhteq r9, [r1], #-142 @ 0xffffff72 │ │ │ │ - rsbeq r1, r3, r4, lsr #5 │ │ │ │ - rsbeq r9, r1, r4, lsr #17 │ │ │ │ + rsbeq r1, r3, r6, asr #5 │ │ │ │ + rsbeq r9, r1, r6, asr #17 │ │ │ │ + rsbeq r1, r3, ip, lsr #5 │ │ │ │ + rsbeq r9, r1, ip, lsr #17 │ │ │ │ @ instruction: 0xffffe4d7 │ │ │ │ - rsbeq r1, r3, r8, ror r2 │ │ │ │ - rsbeq r9, r1, r8, ror r8 │ │ │ │ + rsbeq r1, r3, r0, lsl #5 │ │ │ │ + rsbeq r9, r1, r0, lsl #17 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ bl fed237e4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strdlt r0, [r3], r0 @ │ │ │ │ @ instruction: 0xff26f7ff │ │ │ │ stmdacs r1, {r0, r1, r9, sl, lr} │ │ │ │ ldrmi sp, [r8], -r2, lsl #2 │ │ │ │ @@ -451864,16 +451864,16 @@ │ │ │ │ andcc r4, ip, r8, ror r4 │ │ │ │ blx 1309f3a │ │ │ │ stmdbls r1, {r0, r2, fp, lr} │ │ │ │ @ instruction: 0xf64b4478 │ │ │ │ blls 24b614 │ │ │ │ andlt r4, r3, r8, lsl r6 │ │ │ │ svclt 0x0000bd00 │ │ │ │ - rsbeq r1, r3, r8, ror #3 │ │ │ │ - rsbeq r9, r1, r8, ror #15 │ │ │ │ + strdeq r1, [r3], #-16 @ │ │ │ │ + strdeq r9, [r1], #-112 @ 0xffffff90 @ │ │ │ │ andeq r0, r0, r0 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ stc 12, cr5, [sp, #-512]! @ 0xfffffe00 │ │ │ │ bl fed2f248 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldrdlt r0, [r3], r8 │ │ │ │ ldrmi r4, [r8], -r5, lsl #12 │ │ │ │ @@ -451977,18 +451977,18 @@ │ │ │ │ bleq 44808c │ │ │ │ blvc 14080ac │ │ │ │ blhi 3c81d4 │ │ │ │ svclt 0x0000e7bc │ │ │ │ andhi pc, r0, pc, lsr #7 │ │ │ │ andeq r0, r0, r0 │ │ │ │ addmi r4, pc, r0 │ │ │ │ - rsbeq r1, r3, r4, ror #3 │ │ │ │ - rsbeq ip, r2, sl, lsl #16 │ │ │ │ - strhteq r1, [r3], #-28 @ 0xffffffe4 │ │ │ │ - rsbeq ip, r2, r2, ror #15 │ │ │ │ + rsbeq r1, r3, ip, ror #3 │ │ │ │ + rsbeq ip, r2, r2, lsl r8 │ │ │ │ + rsbeq r1, r3, r4, asr #3 │ │ │ │ + rsbeq ip, r2, sl, ror #15 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ bl fed239fc │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strdlt r0, [r2], r0 @ │ │ │ │ strmi r4, [r8], -r4, lsl #12 │ │ │ │ @ instruction: 0xf8eef256 │ │ │ │ strtmi r4, [r0], -r1, lsl #12 │ │ │ │ @@ -452000,16 +452000,16 @@ │ │ │ │ ldrbtmi r4, [r8], #-2054 @ 0xfffff7fa │ │ │ │ @ instruction: 0xf64b300c │ │ │ │ stmdami r5, {r0, r1, r4, r5, r9, fp, ip, sp, lr, pc} │ │ │ │ ldrbtmi r9, [r8], #-2305 @ 0xfffff6ff │ │ │ │ blx ffd8a164 │ │ │ │ ldrmi r9, [r8], -r1, lsl #22 │ │ │ │ ldclt 0, cr11, [r0, #-8] │ │ │ │ - strhteq r1, [r3], #-6 │ │ │ │ - rsbeq r9, r1, r6, asr #11 │ │ │ │ + strhteq r1, [r3], #-14 │ │ │ │ + rsbeq r9, r1, lr, asr #11 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ bl fed23a50 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strdlt r0, [r2], r0 @ │ │ │ │ strmi r4, [r8], -r4, lsl #12 │ │ │ │ vrhadd.s16 d25, d6, d1 │ │ │ │ bls 24ab70 │ │ │ │ @@ -452022,16 +452022,16 @@ │ │ │ │ ldrbtmi r4, [r8], #-2054 @ 0xfffff7fa │ │ │ │ @ instruction: 0xf64b300c │ │ │ │ stmdami r5, {r0, r1, r2, r9, fp, ip, sp, lr, pc} │ │ │ │ ldrbtmi r9, [r8], #-2305 @ 0xfffff6ff │ │ │ │ blx ff28a1bc │ │ │ │ ldrmi r9, [r8], -r1, lsl #22 │ │ │ │ ldclt 0, cr11, [r0, #-8] │ │ │ │ - rsbeq r1, r3, lr, asr r0 │ │ │ │ - rsbeq r9, r1, lr, ror #10 │ │ │ │ + rsbeq r1, r3, r6, rrx │ │ │ │ + rsbeq r9, r1, r6, ror r5 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl fed23aa8 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ bmi 750830 │ │ │ │ blmi 778ac8 │ │ │ │ ldrbtmi r4, [sl], #-1541 @ 0xfffff9fb │ │ │ │ strmi r4, [ip], -r8, lsl #12 │ │ │ │ @@ -452052,15 +452052,15 @@ │ │ │ │ subsmi r9, sl, r3, lsl #22 │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ andcs sp, r1, r2, lsl #2 │ │ │ │ ldclt 0, cr11, [r0, #-20]! @ 0xffffffec │ │ │ │ svc 0x0014f644 │ │ │ │ rsbeq r2, sp, sl, asr r1 │ │ │ │ @ instruction: 0x000011b8 │ │ │ │ - rsbeq r1, r3, r8, lsr #32 │ │ │ │ + rsbeq r1, r3, r0, lsr r0 │ │ │ │ rsbeq r2, sp, r2, lsr #2 │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl fed23b20 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldrdlt r0, [r7], r0 @ │ │ │ │ strmi r4, [r8], -r7, lsl #12 │ │ │ │ ldrmi r4, [lr], -ip, lsl #12 │ │ │ │ @@ -452087,16 +452087,16 @@ │ │ │ │ stmdami r7, {r0, r3, r7, r8, fp, ip, sp, lr, pc} │ │ │ │ ldrbtmi r4, [r8], #-1569 @ 0xfffff9df │ │ │ │ blx 130a2b8 │ │ │ │ andlt r4, r7, r0, lsr #12 │ │ │ │ svclt 0x0000bdf0 │ │ │ │ @ instruction: 0xffffffff │ │ │ │ @ instruction: 0xffffffff │ │ │ │ - rsbeq r0, r3, r2, ror #30 │ │ │ │ - rsbeq r9, r1, r2, ror r4 │ │ │ │ + rsbeq r0, r3, sl, ror #30 │ │ │ │ + rsbeq r9, r1, sl, ror r4 │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl fed23bac │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ bmi fe2d0894 │ │ │ │ blmi fe2f8bec │ │ │ │ ldrbtmi r4, [sl], #-1541 @ 0xfffff9fb │ │ │ │ ldmdavs fp, {r0, r1, r4, r6, r7, fp, ip, lr} │ │ │ │ @@ -452226,38 +452226,38 @@ │ │ │ │ svccc 0x00b99999 │ │ │ │ ldmibls r9, {r1, r3, r4, r7, r8, fp, ip, pc} │ │ │ │ svccc 0x00e99999 │ │ │ │ ldmibls r9, {r1, r3, r4, r7, r8, fp, ip, pc} │ │ │ │ svccc 0x00a99999 │ │ │ │ rsbeq r2, sp, r6, asr r0 │ │ │ │ @ instruction: 0x000011b8 │ │ │ │ - rsbeq r0, r3, lr, lsr #30 │ │ │ │ + rsbeq r0, r3, r6, lsr pc │ │ │ │ @ instruction: 0xffffff2f │ │ │ │ - rsbeq r0, r3, r8, lsl #31 │ │ │ │ - rsbeq r0, r3, lr, lsl pc │ │ │ │ + mlseq r3, r0, pc, r0 @ │ │ │ │ + rsbeq r0, r3, r6, lsr #30 │ │ │ │ strdeq r0, [r0], -r9 │ │ │ │ - mlseq r3, sl, lr, r0 │ │ │ │ - rsbeq r9, r1, sl, lsr #7 │ │ │ │ + rsbeq r0, r3, r2, lsr #29 │ │ │ │ + strhteq r9, [r1], #-50 @ 0xffffffce │ │ │ │ strhteq r1, [sp], #-248 @ 0xffffff08 │ │ │ │ - rsbeq r0, r3, r6, ror #28 │ │ │ │ - rsbeq r9, r1, r6, ror r3 │ │ │ │ + rsbeq r0, r3, lr, ror #28 │ │ │ │ + rsbeq r9, r1, lr, ror r3 │ │ │ │ @ instruction: 0xfffffe0d │ │ │ │ @ instruction: 0xfffffda3 │ │ │ │ - rsbeq r0, r3, r8, lsr #28 │ │ │ │ - rsbeq r9, r1, r8, lsr r3 │ │ │ │ - rsbeq r0, r3, lr, lsl #28 │ │ │ │ - rsbeq r9, r1, lr, lsl r3 │ │ │ │ + rsbeq r0, r3, r0, lsr lr │ │ │ │ + rsbeq r9, r1, r0, asr #6 │ │ │ │ + rsbeq r0, r3, r6, lsl lr │ │ │ │ + rsbeq r9, r1, r6, lsr #6 │ │ │ │ @ instruction: 0xfffffd09 │ │ │ │ @ instruction: 0xfffffb23 │ │ │ │ - mlseq r3, r2, sp, r0 │ │ │ │ - rsbeq r9, r1, r2, lsr #5 │ │ │ │ - rsbeq r0, r3, r8, ror sp │ │ │ │ - rsbeq r9, r1, r8, lsl #5 │ │ │ │ - rsbeq r0, r3, sl, asr sp │ │ │ │ - rsbeq r9, r1, r8, ror #4 │ │ │ │ + mlseq r3, sl, sp, r0 │ │ │ │ + rsbeq r9, r1, sl, lsr #5 │ │ │ │ + rsbeq r0, r3, r0, lsl #27 │ │ │ │ + mlseq r1, r0, r2, r9 │ │ │ │ + rsbeq r0, r3, r2, ror #26 │ │ │ │ + rsbeq r9, r1, r0, ror r2 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ bl fed23e34 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strdlt r0, [r3], r0 @ │ │ │ │ mrc2 7, 5, pc, cr2, cr15, {7} │ │ │ │ stmdacs r1, {r0, r1, r9, sl, lr} │ │ │ │ ldrmi sp, [r8], -r2, lsl #2 │ │ │ │ @@ -452266,16 +452266,16 @@ │ │ │ │ ldrbtmi r4, [r8], #-2054 @ 0xfffff7fa │ │ │ │ @ instruction: 0xf64b300c │ │ │ │ stmdami r5, {r0, r2, r3, r4, fp, ip, sp, lr, pc} │ │ │ │ ldrbtmi r9, [r8], #-2305 @ 0xfffff6ff │ │ │ │ @ instruction: 0xf8d8f64b │ │ │ │ ldrmi r9, [r8], -r1, lsl #22 │ │ │ │ stclt 0, cr11, [r0, #-12] │ │ │ │ - rsbeq r0, r3, sl, lsl #25 │ │ │ │ - mlseq r1, sl, r1, r9 │ │ │ │ + mlseq r3, r2, ip, r0 │ │ │ │ + rsbeq r9, r1, r2, lsr #3 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ bl fed23e7c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0x46080ff8 │ │ │ │ mrc2 2, 5, pc, cr0, cr5, {2} │ │ │ │ ldc 6, cr4, [pc, #12] @ 1ccc98 │ │ │ │ andcs r7, r0, #8, 22 @ 0x2000 │ │ │ │ @@ -452312,15 +452312,15 @@ │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ mrsle r0, LR_svc │ │ │ │ andlt r2, r5, r1 │ │ │ │ @ instruction: 0xf644bd30 │ │ │ │ svclt 0x0000ed0a │ │ │ │ rsbeq r1, sp, r6, asr #26 │ │ │ │ @ instruction: 0x000011b8 │ │ │ │ - rsbeq r0, r3, lr, lsr #25 │ │ │ │ + strhteq r0, [r3], #-198 @ 0xffffff3a │ │ │ │ rsbeq r1, sp, ip, lsl #26 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ bl fed23f38 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strdlt r0, [r2], r0 @ │ │ │ │ movwls r4, #5636 @ 0x1604 │ │ │ │ blx fff09b14 │ │ │ │ @@ -452342,16 +452342,16 @@ │ │ │ │ andcc r4, ip, r8, ror r4 │ │ │ │ @ instruction: 0xff84f64a │ │ │ │ stmdbls r1, {r0, r2, fp, lr} │ │ │ │ @ instruction: 0xf64b4478 │ │ │ │ blls 24ae94 │ │ │ │ andlt r4, r2, r8, lsl r6 │ │ │ │ svclt 0x0000bd10 │ │ │ │ - rsbeq r0, r3, ip, lsr ip │ │ │ │ - rsbeq r9, r1, r8, rrx │ │ │ │ + rsbeq r0, r3, r4, asr #24 │ │ │ │ + rsbeq r9, r1, r0, ror r0 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ blhi 388268 │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ bleq 1a0b0ec │ │ │ │ stclmi 2, cr15, [r4, #-692]! @ 0xfffffd4c │ │ │ │ ldrmi r4, [r0], -r5, lsl #12 │ │ │ │ @@ -452566,32 +452566,32 @@ │ │ │ │ ldmdami r7, {r0, r1, r2, r6, r7, r8, sl, fp, ip, sp, lr, pc} │ │ │ │ mvnscc pc, pc, asr #32 │ │ │ │ @ instruction: 0xf64a4478 │ │ │ │ ldrb pc, [r5, r1, lsl #29] @ │ │ │ │ bl 50aa28 │ │ │ │ rsbeq r1, sp, r6, asr #24 │ │ │ │ @ instruction: 0x000011b8 │ │ │ │ - rsbeq lr, r2, ip, lsl pc │ │ │ │ - rsbeq r0, r3, r8, lsr #23 │ │ │ │ - ldrdeq r8, [r1], #-244 @ 0xffffff0c @ │ │ │ │ + rsbeq lr, r2, r4, lsr #30 │ │ │ │ + strhteq r0, [r3], #-176 @ 0xffffff50 │ │ │ │ + ldrdeq r8, [r1], #-252 @ 0xffffff04 @ │ │ │ │ rsbeq r1, sp, r2, ror #23 │ │ │ │ - rsbeq r0, r3, r0, asr #22 │ │ │ │ - rsbeq r0, r3, r0, lsr sl │ │ │ │ - rsbeq r8, r1, ip, asr lr │ │ │ │ - strdeq r0, [r3], #-156 @ 0xffffff64 @ │ │ │ │ - rsbeq r8, r1, r8, lsr #28 │ │ │ │ - rsbeq r0, r3, r4, ror #19 │ │ │ │ - rsbeq r8, r1, r0, lsl lr │ │ │ │ - rsbeq r0, r3, r4, asr r9 │ │ │ │ - rsbeq r8, r1, r0, lsl #27 │ │ │ │ - rsbeq r0, r3, r4, lsl r9 │ │ │ │ - rsbeq r8, r1, lr, lsr sp │ │ │ │ - rsbeq r0, r3, ip, asr #17 │ │ │ │ - rsbeq r0, r3, r2, asr #17 │ │ │ │ - rsbeq r8, r1, ip, ror #25 │ │ │ │ + rsbeq r0, r3, r8, asr #22 │ │ │ │ + rsbeq r0, r3, r8, lsr sl │ │ │ │ + rsbeq r8, r1, r4, ror #28 │ │ │ │ + rsbeq r0, r3, r4, lsl #20 │ │ │ │ + rsbeq r8, r1, r0, lsr lr │ │ │ │ + rsbeq r0, r3, ip, ror #19 │ │ │ │ + rsbeq r8, r1, r8, lsl lr │ │ │ │ + rsbeq r0, r3, ip, asr r9 │ │ │ │ + rsbeq r8, r1, r8, lsl #27 │ │ │ │ + rsbeq r0, r3, ip, lsl r9 │ │ │ │ + rsbeq r8, r1, r6, asr #26 │ │ │ │ + ldrdeq r0, [r3], #-132 @ 0xffffff7c @ │ │ │ │ + rsbeq r0, r3, sl, asr #17 │ │ │ │ + strdeq r8, [r1], #-196 @ 0xffffff3c @ │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ blhi 288628 >::_M_default_append(unsigned int)@@Base+0x5a64> │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x0068f8cc │ │ │ │ strmi r4, [sl], r4, lsl #12 │ │ │ │ @ instruction: 0xf8df4608 │ │ │ │ @@ -452689,15 +452689,15 @@ │ │ │ │ @ instruction: 0x0c03eb41 │ │ │ │ ldmdavs r1!, {r1, r4, fp, ip}^ │ │ │ │ vmlseq.f64 d14, d12, d14 │ │ │ │ movweq lr, #11192 @ 0x2bb8 │ │ │ │ andeq lr, lr, #107520 @ 0x1a400 │ │ │ │ bl 1253634 │ │ │ │ ldmib r6, {r0, r5, r6, r7, r9, ip, sp, lr}^ │ │ │ │ - bne 89131c │ │ │ │ + bne 89131c │ │ │ │ @ instruction: 0x46886970 │ │ │ │ andeq lr, r0, #100352 @ 0x18800 │ │ │ │ addmi r4, r3, #8, 12 @ 0x800000 │ │ │ │ mvnvc lr, pc, asr #20 │ │ │ │ bl 1e5ed48 │ │ │ │ svclt 0x00b80101 │ │ │ │ ldcvs 6, cr4, [r2], #580 @ 0x244 │ │ │ │ @@ -452901,15 +452901,15 @@ │ │ │ │ @ instruction: 0xf0402801 │ │ │ │ stmdals sl, {r0, r3, r6, r7, pc} │ │ │ │ @ instruction: 0xf9bef370 │ │ │ │ andle r2, ip, r1, lsl #16 │ │ │ │ vhadd.s8 d25, d0, d14 │ │ │ │ stmmi r3, {r0, r5, r7, r8, ip} │ │ │ │ andcc r4, ip, r8, ror r4 │ │ │ │ - blx 88af8a │ │ │ │ + blx 88af8a │ │ │ │ stmdbls lr, {r0, r7, fp, lr} │ │ │ │ @ instruction: 0xf64a4478 │ │ │ │ bls 40c5c0 │ │ │ │ ldmdblt r3!, {r0, r1, r4, r8, sl, fp, sp, lr}^ │ │ │ │ andls r9, r1, #20, 22 @ 0x5000 │ │ │ │ addvs pc, r0, #79 @ 0x4f │ │ │ │ @ instruction: 0xf04f9300 │ │ │ │ @@ -453006,53 +453006,53 @@ │ │ │ │ blx 178b110 │ │ │ │ ldrtmi r4, [r9], -fp, lsr #16 │ │ │ │ @ instruction: 0xf64a4478 │ │ │ │ @ instruction: 0xe616fb11 │ │ │ │ rsbeq r1, sp, r4, lsl #17 │ │ │ │ @ instruction: 0x000011b8 │ │ │ │ rsbeq r1, sp, r4, asr r8 │ │ │ │ - rsbeq r0, r3, r0, asr #12 │ │ │ │ - rsbeq r8, r1, sl, ror #20 │ │ │ │ - rsbeq fp, r3, r8, lsr r6 │ │ │ │ - strdeq r0, [r3], #-86 @ 0xffffffaa @ │ │ │ │ - rsbeq r8, r1, r0, lsr #20 │ │ │ │ - strhteq r0, [r3], #-82 @ 0xffffffae │ │ │ │ - ldrdeq r8, [r1], #-156 @ 0xffffff64 @ │ │ │ │ - rsbeq r0, r3, r8, lsl #11 │ │ │ │ - strhteq r8, [r1], #-148 @ 0xffffff6c │ │ │ │ + rsbeq r0, r3, r8, asr #12 │ │ │ │ + rsbeq r8, r1, r2, ror sl │ │ │ │ + rsbeq fp, r3, r0, asr #12 │ │ │ │ + strdeq r0, [r3], #-94 @ 0xffffffa2 @ │ │ │ │ + rsbeq r8, r1, r8, lsr #20 │ │ │ │ + strhteq r0, [r3], #-90 @ 0xffffffa6 │ │ │ │ + rsbeq r8, r1, r4, ror #19 │ │ │ │ + mlseq r3, r0, r5, r0 │ │ │ │ + strhteq r8, [r1], #-156 @ 0xffffff64 │ │ │ │ + rsbeq r0, r3, ip, asr r5 │ │ │ │ + rsbeq r8, r1, r8, lsl #19 │ │ │ │ rsbeq r0, r3, r4, asr r5 │ │ │ │ - rsbeq r8, r1, r0, lsl #19 │ │ │ │ - rsbeq r0, r3, ip, asr #10 │ │ │ │ - ldrdeq r0, [r3], #-70 @ 0xffffffba @ │ │ │ │ + ldrdeq r0, [r3], #-78 @ 0xffffffb2 @ │ │ │ │ @ instruction: 0xfffff855 │ │ │ │ - rsbeq r0, r3, r6, asr #10 │ │ │ │ - rsbeq r0, r3, r2, lsl r5 │ │ │ │ - rsbeq r0, r3, ip, lsl #9 │ │ │ │ - rsbeq r0, r3, lr, lsr #8 │ │ │ │ - rsbeq r8, r1, sl, asr r8 │ │ │ │ - rsbeq r0, r3, r4, lsl r4 │ │ │ │ - rsbeq r8, r1, r0, asr #16 │ │ │ │ - strdeq r0, [r3], #-56 @ 0xffffffc8 @ │ │ │ │ - rsbeq r8, r1, r4, lsr #16 │ │ │ │ - strhteq r0, [r3], #-50 @ 0xffffffce │ │ │ │ - ldrdeq r8, [r1], #-126 @ 0xffffff82 @ │ │ │ │ - rsbeq r0, r3, r8, ror #6 │ │ │ │ - mlseq r1, r4, r7, r8 │ │ │ │ - strhteq r0, [r3], #-46 @ 0xffffffd2 │ │ │ │ - rsbeq r8, r1, sl, ror #13 │ │ │ │ - rsbeq r0, r3, r2, lsr #5 │ │ │ │ - rsbeq r8, r1, lr, asr #13 │ │ │ │ - rsbeq r0, r3, ip, lsr r2 │ │ │ │ - rsbeq r8, r1, r6, ror #12 │ │ │ │ - rsbeq r0, r3, r6, lsl r2 │ │ │ │ - rsbeq r0, r3, r0, lsl #5 │ │ │ │ - strdeq r0, [r3], #-28 @ 0xffffffe4 @ │ │ │ │ - rsbeq r8, r1, r8, lsr #12 │ │ │ │ - rsbeq r0, r3, r0, ror #3 │ │ │ │ - rsbeq r8, r1, ip, lsl #12 │ │ │ │ + rsbeq r0, r3, lr, asr #10 │ │ │ │ + rsbeq r0, r3, sl, lsl r5 │ │ │ │ + mlseq r3, r4, r4, r0 │ │ │ │ + rsbeq r0, r3, r6, lsr r4 │ │ │ │ + rsbeq r8, r1, r2, ror #16 │ │ │ │ + rsbeq r0, r3, ip, lsl r4 │ │ │ │ + rsbeq r8, r1, r8, asr #16 │ │ │ │ + rsbeq r0, r3, r0, lsl #8 │ │ │ │ + rsbeq r8, r1, ip, lsr #16 │ │ │ │ + strhteq r0, [r3], #-58 @ 0xffffffc6 │ │ │ │ + rsbeq r8, r1, r6, ror #15 │ │ │ │ + rsbeq r0, r3, r0, ror r3 │ │ │ │ + mlseq r1, ip, r7, r8 │ │ │ │ + rsbeq r0, r3, r6, asr #5 │ │ │ │ + strdeq r8, [r1], #-98 @ 0xffffff9e @ │ │ │ │ + rsbeq r0, r3, sl, lsr #5 │ │ │ │ + ldrdeq r8, [r1], #-102 @ 0xffffff9a @ │ │ │ │ + rsbeq r0, r3, r4, asr #4 │ │ │ │ + rsbeq r8, r1, lr, ror #12 │ │ │ │ + rsbeq r0, r3, lr, lsl r2 │ │ │ │ + rsbeq r0, r3, r8, lsl #5 │ │ │ │ + rsbeq r0, r3, r4, lsl #4 │ │ │ │ + rsbeq r8, r1, r0, lsr r6 │ │ │ │ + rsbeq r0, r3, r8, ror #3 │ │ │ │ + rsbeq r8, r1, r4, lsl r6 │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl fed24aa4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fb8 │ │ │ │ addlt r2, sp, r0, ror #8 │ │ │ │ ldrbcc pc, [ip], #-2271 @ 0xfffff721 @ │ │ │ │ ldrbtmi r4, [sl], #-1542 @ 0xfffff9fa │ │ │ │ @@ -453125,15 +453125,15 @@ │ │ │ │ @ instruction: 0xf64a4478 │ │ │ │ strb pc, [r5, r7, lsr #20] @ │ │ │ │ vadd.i8 q10, q8, q8 │ │ │ │ ldrbtmi r2, [r8], #-375 @ 0xfffffe89 │ │ │ │ @ instruction: 0xf64a300c │ │ │ │ ldmmi lr, {r0, r1, r2, r3, r4, r6, r8, fp, ip, sp, lr, pc}^ │ │ │ │ ldrbtmi r4, [r8], #-1569 @ 0xfffff9df │ │ │ │ - blx 88b308 │ │ │ │ + blx 88b308 │ │ │ │ bmi ff9078c4 │ │ │ │ movwmi pc, #111 @ 0x6f @ │ │ │ │ @ instruction: 0x463049db │ │ │ │ movwvc lr, #10701 @ 0x29cd │ │ │ │ vst3.16 {d20-d22}, [pc :256], sl │ │ │ │ ldrbtmi r7, [r9], #-890 @ 0xfffffc86 │ │ │ │ movwvc lr, #2509 @ 0x9cd │ │ │ │ @@ -453330,76 +453330,76 @@ │ │ │ │ svccc 0x00a99999 │ │ │ │ @ instruction: 0xffffffff │ │ │ │ svcvc 0x00efffff │ │ │ │ @ instruction: 0x47ae147b │ │ │ │ svccc 0x00847ae1 │ │ │ │ rsbeq r1, sp, sl, asr r1 │ │ │ │ @ instruction: 0x000011b8 │ │ │ │ - rsbeq r0, r3, ip, asr #1 │ │ │ │ + ldrdeq r0, [r3], #-4 @ │ │ │ │ @ instruction: 0xfffff87d │ │ │ │ - rsbeq r0, r3, sl, asr r1 │ │ │ │ - rsbeq r0, r3, ip, asr #1 │ │ │ │ + rsbeq r0, r3, r2, ror #2 │ │ │ │ + ldrdeq r0, [r3], #-4 @ │ │ │ │ ldrdeq r0, [r0], -r9 │ │ │ │ - rsbeq r0, r3, lr, ror r0 │ │ │ │ - rsbeq r8, r1, sl, lsr #9 │ │ │ │ + rsbeq r0, r3, r6, lsl #1 │ │ │ │ + strhteq r8, [r1], #-66 @ 0xffffffbe │ │ │ │ strhteq r1, [sp], #-8 │ │ │ │ - rsbeq r0, r3, sl, asr #32 │ │ │ │ - rsbeq r8, r1, r6, ror r4 │ │ │ │ + rsbeq r0, r3, r2, asr r0 │ │ │ │ + rsbeq r8, r1, lr, ror r4 │ │ │ │ @ instruction: 0xfffff321 │ │ │ │ @ instruction: 0xfffff2cf │ │ │ │ - rsbeq r0, r3, ip │ │ │ │ - rsbeq r8, r1, r8, lsr r4 │ │ │ │ - strdeq pc, [r2], #-242 @ 0xffffff0e @ │ │ │ │ - rsbeq r8, r1, lr, lsl r4 │ │ │ │ - rsbeq fp, r2, r8, asr #3 │ │ │ │ - rsbeq r0, r3, r6, lsr #1 │ │ │ │ - rsbeq ip, r2, r6, ror #15 │ │ │ │ - rsbeq r0, r3, r6, lsr #1 │ │ │ │ - rsbeq pc, r2, r4, lsl #31 │ │ │ │ - strhteq r8, [r1], #-48 @ 0xffffffd0 │ │ │ │ - rsbeq pc, r2, sl, ror #30 │ │ │ │ - mlseq r1, r6, r3, r8 │ │ │ │ - strdeq fp, [r2], #-16 @ │ │ │ │ - rsbeq r0, r3, lr, rrx │ │ │ │ - rsbeq pc, r2, r6, lsr #30 │ │ │ │ - rsbeq r8, r1, r2, asr r3 │ │ │ │ - rsbeq fp, r2, r0, ror r9 │ │ │ │ - rsbeq r0, r3, lr, asr #32 │ │ │ │ - rsbeq pc, r2, r2, ror #29 │ │ │ │ - rsbeq r8, r1, lr, lsl #6 │ │ │ │ - rsbeq pc, r2, r4, asr #29 │ │ │ │ - rsbeq r8, r1, lr, ror #5 │ │ │ │ - rsbeq fp, r2, lr, ror #1 │ │ │ │ - rsbeq r0, r3, r8 │ │ │ │ - rsbeq pc, r2, ip, ror lr @ │ │ │ │ - rsbeq r8, r1, r8, lsr #5 │ │ │ │ - rsbeq pc, r2, ip, ror #31 │ │ │ │ - strdeq sl, [r2], #-246 @ 0xffffff0a @ │ │ │ │ - rsbeq pc, r2, r2, lsr lr @ │ │ │ │ - rsbeq r8, r1, lr, asr r2 │ │ │ │ - rsbeq pc, r2, r8, asr #31 │ │ │ │ - rsbeq ip, r2, r2, ror r0 │ │ │ │ - strdeq pc, [r2], #-208 @ 0xffffff30 @ │ │ │ │ - rsbeq r8, r1, ip, lsl r2 │ │ │ │ - strhteq pc, [r2], #-242 @ 0xffffff0e @ │ │ │ │ + rsbeq r0, r3, r4, lsl r0 │ │ │ │ + rsbeq r8, r1, r0, asr #8 │ │ │ │ + strdeq pc, [r2], #-250 @ 0xffffff06 @ │ │ │ │ + rsbeq r8, r1, r6, lsr #8 │ │ │ │ + ldrdeq fp, [r2], #-16 @ │ │ │ │ + rsbeq r0, r3, lr, lsr #1 │ │ │ │ + rsbeq ip, r2, lr, ror #15 │ │ │ │ + rsbeq r0, r3, lr, lsr #1 │ │ │ │ + rsbeq pc, r2, ip, lsl #31 │ │ │ │ + strhteq r8, [r1], #-56 @ 0xffffffc8 │ │ │ │ + rsbeq pc, r2, r2, ror pc @ │ │ │ │ + mlseq r1, lr, r3, r8 │ │ │ │ + strdeq fp, [r2], #-24 @ 0xffffffe8 @ │ │ │ │ + rsbeq r0, r3, r6, ror r0 │ │ │ │ + rsbeq pc, r2, lr, lsr #30 │ │ │ │ + rsbeq r8, r1, sl, asr r3 │ │ │ │ + rsbeq fp, r2, r8, ror r9 │ │ │ │ + rsbeq r0, r3, r6, asr r0 │ │ │ │ + rsbeq pc, r2, sl, ror #29 │ │ │ │ + rsbeq r8, r1, r6, lsl r3 │ │ │ │ + rsbeq pc, r2, ip, asr #29 │ │ │ │ + strdeq r8, [r1], #-38 @ 0xffffffda @ │ │ │ │ + strdeq fp, [r2], #-6 @ │ │ │ │ + rsbeq r0, r3, r0, lsl r0 │ │ │ │ + rsbeq pc, r2, r4, lsl #29 │ │ │ │ + strhteq r8, [r1], #-32 @ 0xffffffe0 │ │ │ │ strdeq pc, [r2], #-244 @ 0xffffff0c @ │ │ │ │ - rsbeq pc, r2, ip, lsr #27 │ │ │ │ - ldrdeq r8, [r1], #-24 @ 0xffffffe8 @ │ │ │ │ - rsbeq ip, r2, ip, lsl r2 │ │ │ │ - ldrdeq pc, [r2], #-250 @ 0xffffff06 @ │ │ │ │ - rsbeq pc, r2, lr, ror #26 │ │ │ │ - mlseq r1, sl, r1, r8 │ │ │ │ - rsbeq ip, r2, r2, asr #4 │ │ │ │ - rsbeq pc, r2, r4, asr #31 │ │ │ │ - rsbeq pc, r2, r4, lsr sp @ │ │ │ │ - rsbeq r8, r1, r0, ror #2 │ │ │ │ - ldrdeq ip, [r2], #-44 @ 0xffffffd4 @ │ │ │ │ - mlseq r2, sl, pc, pc @ │ │ │ │ - rsbeq pc, r2, sl, ror #25 │ │ │ │ - rsbeq r8, r1, r6, lsl r1 │ │ │ │ + strdeq sl, [r2], #-254 @ 0xffffff02 @ │ │ │ │ + rsbeq pc, r2, sl, lsr lr @ │ │ │ │ + rsbeq r8, r1, r6, ror #4 │ │ │ │ + ldrdeq pc, [r2], #-240 @ 0xffffff10 @ │ │ │ │ + rsbeq ip, r2, sl, ror r0 │ │ │ │ + strdeq pc, [r2], #-216 @ 0xffffff28 @ │ │ │ │ + rsbeq r8, r1, r4, lsr #4 │ │ │ │ + strhteq pc, [r2], #-250 @ 0xffffff06 @ │ │ │ │ + strdeq pc, [r2], #-252 @ 0xffffff04 @ │ │ │ │ + strhteq pc, [r2], #-212 @ 0xffffff2c @ │ │ │ │ + rsbeq r8, r1, r0, ror #3 │ │ │ │ + rsbeq ip, r2, r4, lsr #4 │ │ │ │ + rsbeq pc, r2, r2, ror #31 │ │ │ │ + rsbeq pc, r2, r6, ror sp @ │ │ │ │ + rsbeq r8, r1, r2, lsr #3 │ │ │ │ + rsbeq ip, r2, sl, asr #4 │ │ │ │ + rsbeq pc, r2, ip, asr #31 │ │ │ │ + rsbeq pc, r2, ip, lsr sp @ │ │ │ │ + rsbeq r8, r1, r8, ror #2 │ │ │ │ + rsbeq ip, r2, r4, ror #5 │ │ │ │ + rsbeq pc, r2, r2, lsr #31 │ │ │ │ + strdeq pc, [r2], #-194 @ 0xffffff3e @ │ │ │ │ + rsbeq r8, r1, lr, lsl r1 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ bl fed25014 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strdlt r0, [r3], r0 @ │ │ │ │ ldc2 7, cr15, [lr, #-1020]! @ 0xfffffc04 │ │ │ │ stmdacs r1, {r0, r1, r9, sl, lr} │ │ │ │ ldrmi sp, [r8], -r2, lsl #2 │ │ │ │ @@ -453409,16 +453409,16 @@ │ │ │ │ andcc r4, ip, r8, ror r4 │ │ │ │ @ instruction: 0xff2cf649 │ │ │ │ stmdbls r1, {r0, r2, fp, lr} │ │ │ │ @ instruction: 0xf6494478 │ │ │ │ blls 24dde4 │ │ │ │ andlt r4, r3, r8, lsl r6 │ │ │ │ svclt 0x0000bd00 │ │ │ │ - rsbeq pc, r2, ip, lsl #23 │ │ │ │ - strhteq r7, [r1], #-248 @ 0xffffff08 │ │ │ │ + mlseq r2, r4, fp, pc @ │ │ │ │ + rsbeq r7, r1, r0, asr #31 │ │ │ │ andeq r0, r0, r0 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r8 │ │ │ │ bl fed25064 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0x46080ff8 │ │ │ │ ldc2 2, cr15, [ip, #336]! @ 0x150 │ │ │ │ blvc 5094f0 │ │ │ │ @@ -453471,17 +453471,17 @@ │ │ │ │ ldrbtmi r9, [r8], #-2307 @ 0xfffff6fd │ │ │ │ @ instruction: 0xff6cf649 │ │ │ │ ldrmi r9, [r8], -r3, lsl #22 │ │ │ │ ldclt 0, cr11, [r0, #-16] │ │ │ │ ... │ │ │ │ addge r9, r7, #46, 30 @ 0xb8 │ │ │ │ ldrbtpl r4, [sp], #-686 @ 0xfffffd52 │ │ │ │ - rsbeq pc, r2, r4, lsr #27 │ │ │ │ - rsbeq pc, r2, sl, asr sp @ │ │ │ │ - rsbeq r7, r1, r2, asr #29 │ │ │ │ + rsbeq pc, r2, ip, lsr #27 │ │ │ │ + rsbeq pc, r2, r2, ror #26 │ │ │ │ + rsbeq r7, r1, sl, asr #29 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl fed25168 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ bmi 791ef0 │ │ │ │ blmi 7ba188 │ │ │ │ ldrbtmi r4, [sl], #-1541 @ 0xfffff9fb │ │ │ │ strmi r4, [ip], -r8, lsl #12 │ │ │ │ @@ -453503,15 +453503,15 @@ │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ mrsle r0, LR_svc │ │ │ │ andlt r2, r5, r1 │ │ │ │ @ instruction: 0xf643bd30 │ │ │ │ svclt 0x0000ebb4 │ │ │ │ mlseq sp, sl, sl, r0 │ │ │ │ @ instruction: 0x000011b8 │ │ │ │ - rsbeq pc, r2, r6, lsl #26 │ │ │ │ + rsbeq pc, r2, lr, lsl #26 │ │ │ │ rsbeq r0, sp, r0, ror #20 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ bl fed251e4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strdlt r0, [r2], r0 @ │ │ │ │ movwls r4, #5636 @ 0x1604 │ │ │ │ @ instruction: 0xf99ef372 │ │ │ │ @@ -453533,16 +453533,16 @@ │ │ │ │ andcc r4, ip, r8, ror r4 │ │ │ │ cdp2 6, 2, cr15, cr14, cr9, {2} │ │ │ │ stmdbls r1, {r0, r2, fp, lr} │ │ │ │ @ instruction: 0xf6494478 │ │ │ │ blls 24dbe8 │ │ │ │ andlt r4, r2, r8, lsl r6 │ │ │ │ svclt 0x0000bd10 │ │ │ │ - rsbeq pc, r2, r4, asr ip @ │ │ │ │ - strhteq r7, [r1], #-220 @ 0xffffff24 │ │ │ │ + rsbeq pc, r2, ip, asr ip @ │ │ │ │ + rsbeq r7, r1, r4, asr #27 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r8 │ │ │ │ bl fed2525c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0x46050ff0 │ │ │ │ vmax.s16 d20, d4, d8 │ │ │ │ @ instruction: 0x4604fcbf │ │ │ │ stmdavs fp!, {r3, r5, r9, sl, lr}^ │ │ │ │ @@ -453570,17 +453570,17 @@ │ │ │ │ mvnscc pc, pc, asr #32 │ │ │ │ @ instruction: 0xf6494478 │ │ │ │ @ instruction: 0xf04ffea3 │ │ │ │ ldclt 0, cr3, [r8, #-1020]! @ 0xfffffc04 │ │ │ │ ... │ │ │ │ addge r9, r7, #46, 30 @ 0xb8 │ │ │ │ ldrbtpl r4, [sp], #-686 @ 0xfffffd52 │ │ │ │ - rsbeq pc, r2, r4, lsl ip @ │ │ │ │ - rsbeq pc, r2, sl, asr #23 │ │ │ │ - rsbeq r7, r1, r0, lsr sp │ │ │ │ + rsbeq pc, r2, ip, lsl ip @ │ │ │ │ + ldrdeq pc, [r2], #-178 @ 0xffffff4e @ │ │ │ │ + rsbeq r7, r1, r8, lsr sp │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ blhi 2895b0 >::_M_default_append(unsigned int)@@Base+0x69ec> │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ bleq c0c434 │ │ │ │ stcmi 2, cr15, [ip, #692]! @ 0x2b4 │ │ │ │ bmi df968 │ │ │ │ @@ -453621,15 +453621,15 @@ │ │ │ │ ldclvs 1, cr8, [sl, #296]! @ 0x128 │ │ │ │ @ instruction: 0xf0402a00 │ │ │ │ @ instruction: 0xf8dd812d │ │ │ │ blcs 1db544 │ │ │ │ blls 785738 │ │ │ │ beq 20a2e8 │ │ │ │ @ instruction: 0xf1a39615 │ │ │ │ - blls 8501c4 │ │ │ │ + blls 8501c4 │ │ │ │ strbtvs pc, [r8], #2269 @ 0x8dd @ │ │ │ │ bleq 30a848 >::_M_default_append(unsigned int)@@Base+0x87c84> │ │ │ │ svcne 0x0004f858 │ │ │ │ vmlal.s q3, d12, d24 │ │ │ │ strmi pc, [r4], -r7, asr #24 │ │ │ │ svceq 0x0004f84b │ │ │ │ suble r2, sl, r0, lsl #16 │ │ │ │ @@ -453833,36 +453833,36 @@ │ │ │ │ stmib sp, {r0, r1, r3, r4, r5, r6, sl, lr}^ │ │ │ │ tstls pc, #32, 10 @ 0x8000000 │ │ │ │ svclt 0x0000e03b │ │ │ │ andhi pc, r0, pc, lsr #7 │ │ │ │ ... │ │ │ │ strdeq r0, [sp], #-140 @ 0xffffff74 @ │ │ │ │ @ instruction: 0x000011b8 │ │ │ │ - rsbeq pc, r2, r6, asr fp @ │ │ │ │ - rsbeq pc, r2, r2, asr #20 │ │ │ │ - rsbeq r7, r1, sl, lsr #23 │ │ │ │ - rsbeq r3, r1, r0, lsr #13 │ │ │ │ - strdeq pc, [r2], #-148 @ 0xffffff6c @ │ │ │ │ - rsbeq r7, r1, ip, asr fp │ │ │ │ - mlseq r2, ip, r9, pc @ │ │ │ │ - rsbeq r7, r1, sl, lsl #22 │ │ │ │ + rsbeq pc, r2, lr, asr fp @ │ │ │ │ + rsbeq pc, r2, sl, asr #20 │ │ │ │ + strhteq r7, [r1], #-178 @ 0xffffff4e │ │ │ │ + rsbeq r3, r1, r8, lsr #13 │ │ │ │ + strdeq pc, [r2], #-156 @ 0xffffff64 @ │ │ │ │ + rsbeq r7, r1, r4, ror #22 │ │ │ │ + rsbeq pc, r2, r4, lsr #19 │ │ │ │ + rsbeq r7, r1, r2, lsl fp │ │ │ │ strdeq r0, [sp], #-108 @ 0xffffff94 @ │ │ │ │ - ldrdeq pc, [r2], #-134 @ 0xffffff7a @ │ │ │ │ - rsbeq r7, r1, lr, lsr sl │ │ │ │ - strhteq pc, [r2], #-140 @ 0xffffff74 @ │ │ │ │ - rsbeq r7, r1, r4, lsr #20 │ │ │ │ - rsbeq pc, r2, lr, ror #16 │ │ │ │ - ldrdeq r7, [r1], #-150 @ 0xffffff6a @ │ │ │ │ - rsbeq pc, r2, r4, asr r8 @ │ │ │ │ - strhteq r7, [r1], #-156 @ 0xffffff64 │ │ │ │ - rsbeq pc, r2, sl, asr r8 @ │ │ │ │ - rsbeq pc, r2, r4, lsl #16 │ │ │ │ - rsbeq r7, r1, ip, ror #18 │ │ │ │ - rsbeq pc, r2, r6, asr #15 │ │ │ │ - strhteq pc, [r2], #-124 @ 0xffffff84 @ │ │ │ │ + ldrdeq pc, [r2], #-142 @ 0xffffff72 @ │ │ │ │ + rsbeq r7, r1, r6, asr #20 │ │ │ │ + rsbeq pc, r2, r4, asr #17 │ │ │ │ + rsbeq r7, r1, ip, lsr #20 │ │ │ │ + rsbeq pc, r2, r6, ror r8 @ │ │ │ │ + ldrdeq r7, [r1], #-158 @ 0xffffff62 @ │ │ │ │ + rsbeq pc, r2, ip, asr r8 @ │ │ │ │ + rsbeq r7, r1, r4, asr #19 │ │ │ │ + rsbeq pc, r2, r2, ror #16 │ │ │ │ + rsbeq pc, r2, ip, lsl #16 │ │ │ │ + rsbeq r7, r1, r4, ror r9 │ │ │ │ + rsbeq pc, r2, lr, asr #15 │ │ │ │ + rsbeq pc, r2, r4, asr #15 │ │ │ │ bleq 24a98c │ │ │ │ vabal.s8 q2, d16, d11 │ │ │ │ @ instruction: 0xf8da80ec │ │ │ │ b 159a56c │ │ │ │ @ instruction: 0xf853088b │ │ │ │ @ instruction: 0xf893302b │ │ │ │ @ instruction: 0x0712211d │ │ │ │ @@ -454218,56 +454218,56 @@ │ │ │ │ ldrbtmi r7, [r8], #-256 @ 0xffffff00 │ │ │ │ @ instruction: 0xf649300c │ │ │ │ stmdami lr!, {r0, r1, r2, r3, r6, r7, fp, ip, sp, lr, pc} │ │ │ │ ldrbtmi r4, [r8], #-1569 @ 0xfffff9df │ │ │ │ @ instruction: 0xf98af649 │ │ │ │ svclt 0x0000e72d │ │ │ │ ... │ │ │ │ - rsbeq pc, r2, r6, ror r5 @ │ │ │ │ - rsbeq pc, r2, ip, lsr #9 │ │ │ │ - rsbeq r7, r1, r4, lsl r6 │ │ │ │ - mlseq r2, r4, r4, pc @ │ │ │ │ - strdeq r7, [r1], #-92 @ 0xffffffa4 @ │ │ │ │ - rsbeq pc, r2, r0, ror r4 @ │ │ │ │ - ldrdeq r7, [r1], #-88 @ 0xffffffa8 @ │ │ │ │ - rsbeq pc, r2, r6, asr r4 @ │ │ │ │ - strhteq r7, [r1], #-94 @ 0xffffffa2 │ │ │ │ - rsbeq pc, r2, r6, asr #8 │ │ │ │ - rsbeq pc, r2, sl, lsl #8 │ │ │ │ - rsbeq r7, r1, r2, ror r5 │ │ │ │ - rsbeq pc, r2, r0, asr #7 │ │ │ │ - rsbeq r7, r1, r8, lsr #10 │ │ │ │ - rsbeq r3, r1, sl │ │ │ │ - rsbeq pc, r2, r8, lsr r3 @ │ │ │ │ - rsbeq r7, r1, r0, lsr #9 │ │ │ │ - rsbeq pc, r2, r0, lsr #6 │ │ │ │ - rsbeq r7, r1, r8, lsl #9 │ │ │ │ - strhteq sl, [r2], #-2 │ │ │ │ - strdeq pc, [r2], #-36 @ 0xffffffdc @ │ │ │ │ - rsbeq r7, r1, ip, asr r4 │ │ │ │ - ldrdeq pc, [r2], #-44 @ 0xffffffd4 @ │ │ │ │ - rsbeq r7, r1, r4, asr #8 │ │ │ │ - rsbeq pc, r2, r4, asr #5 │ │ │ │ - rsbeq r7, r1, ip, lsr #8 │ │ │ │ - rsbeq pc, r2, ip, lsl #5 │ │ │ │ - strdeq r7, [r1], #-52 @ 0xffffffcc @ │ │ │ │ - rsbeq pc, r2, r2, ror r2 @ │ │ │ │ - ldrdeq r7, [r1], #-58 @ 0xffffffc6 @ │ │ │ │ - rsbeq pc, r2, r8, asr #4 │ │ │ │ - strhteq r7, [r1], #-48 @ 0xffffffd0 │ │ │ │ - rsbeq pc, r2, r6, lsl r2 @ │ │ │ │ - rsbeq r7, r1, ip, ror r3 │ │ │ │ - strdeq pc, [r2], #-24 @ 0xffffffe8 @ │ │ │ │ - rsbeq r7, r1, r0, ror #6 │ │ │ │ - ldrdeq pc, [r2], #-28 @ 0xffffffe4 @ │ │ │ │ - rsbeq r7, r1, r4, asr #6 │ │ │ │ - rsbeq pc, r2, r0, asr #3 │ │ │ │ - rsbeq r7, r1, r8, lsr #6 │ │ │ │ - mlseq r2, r6, r1, pc @ │ │ │ │ - strdeq r7, [r1], #-46 @ 0xffffffd2 @ │ │ │ │ + rsbeq pc, r2, lr, ror r5 @ │ │ │ │ + strhteq pc, [r2], #-68 @ 0xffffffbc @ │ │ │ │ + rsbeq r7, r1, ip, lsl r6 │ │ │ │ + mlseq r2, ip, r4, pc @ │ │ │ │ + rsbeq r7, r1, r4, lsl #12 │ │ │ │ + rsbeq pc, r2, r8, ror r4 @ │ │ │ │ + rsbeq r7, r1, r0, ror #11 │ │ │ │ + rsbeq pc, r2, lr, asr r4 @ │ │ │ │ + rsbeq r7, r1, r6, asr #11 │ │ │ │ + rsbeq pc, r2, lr, asr #8 │ │ │ │ + rsbeq pc, r2, r2, lsl r4 @ │ │ │ │ + rsbeq r7, r1, sl, ror r5 │ │ │ │ + rsbeq pc, r2, r8, asr #7 │ │ │ │ + rsbeq r7, r1, r0, lsr r5 │ │ │ │ + rsbeq r3, r1, r2, lsl r0 │ │ │ │ + rsbeq pc, r2, r0, asr #6 │ │ │ │ + rsbeq r7, r1, r8, lsr #9 │ │ │ │ + rsbeq pc, r2, r8, lsr #6 │ │ │ │ + mlseq r1, r0, r4, r7 │ │ │ │ + strhteq sl, [r2], #-10 │ │ │ │ + strdeq pc, [r2], #-44 @ 0xffffffd4 @ │ │ │ │ + rsbeq r7, r1, r4, ror #8 │ │ │ │ + rsbeq pc, r2, r4, ror #5 │ │ │ │ + rsbeq r7, r1, ip, asr #8 │ │ │ │ + rsbeq pc, r2, ip, asr #5 │ │ │ │ + rsbeq r7, r1, r4, lsr r4 │ │ │ │ + mlseq r2, r4, r2, pc @ │ │ │ │ + strdeq r7, [r1], #-60 @ 0xffffffc4 @ │ │ │ │ + rsbeq pc, r2, sl, ror r2 @ │ │ │ │ + rsbeq r7, r1, r2, ror #7 │ │ │ │ + rsbeq pc, r2, r0, asr r2 @ │ │ │ │ + strhteq r7, [r1], #-56 @ 0xffffffc8 │ │ │ │ + rsbeq pc, r2, lr, lsl r2 @ │ │ │ │ + rsbeq r7, r1, r4, lsl #7 │ │ │ │ + rsbeq pc, r2, r0, lsl #4 │ │ │ │ + rsbeq r7, r1, r8, ror #6 │ │ │ │ + rsbeq pc, r2, r4, ror #3 │ │ │ │ + rsbeq r7, r1, ip, asr #6 │ │ │ │ + rsbeq pc, r2, r8, asr #3 │ │ │ │ + rsbeq r7, r1, r0, lsr r3 │ │ │ │ + mlseq r2, lr, r1, pc @ │ │ │ │ + rsbeq r7, r1, r6, lsl #6 │ │ │ │ @ instruction: 0x46484952 │ │ │ │ vqshl.u16 q10, , q5 │ │ │ │ teqplt r8, r1, asr sp @ p-variant is OBSOLETE │ │ │ │ @ instruction: 0x46484d50 │ │ │ │ @ instruction: 0x4629447d │ │ │ │ @ instruction: 0xf822f35c │ │ │ │ subsle r2, fp, r0, lsl #16 │ │ │ │ @@ -454343,31 +454343,31 @@ │ │ │ │ vtst.8 d20, d0, d5 │ │ │ │ @ instruction: 0x462c2111 │ │ │ │ andcc r4, ip, r8, ror r4 │ │ │ │ @ instruction: 0xffd0f648 │ │ │ │ @ instruction: 0x46294812 │ │ │ │ @ instruction: 0xf6494478 │ │ │ │ strt pc, [lr], -fp, lsl #17 │ │ │ │ - rsbeq pc, r2, r4, lsr r1 @ │ │ │ │ - rsbeq pc, r2, r4, lsr r1 @ │ │ │ │ - rsbeq pc, r0, r8, lsl #6 │ │ │ │ - rsbeq r7, r1, r0, lsr #7 │ │ │ │ - rsbeq r9, r2, r8, asr sp │ │ │ │ - rsbeq sl, r2, lr, ror #29 │ │ │ │ - rsbeq sl, r2, r4, ror #29 │ │ │ │ - rsbeq pc, r2, r0, lsr r0 @ │ │ │ │ - mlseq r1, r8, r1, r7 │ │ │ │ - rsbeq pc, r2, r0, lsl r0 @ │ │ │ │ - rsbeq r7, r1, r8, ror r1 │ │ │ │ - rsbeq lr, r2, r2, ror #31 │ │ │ │ - rsbeq r7, r1, sl, asr #2 │ │ │ │ - strhteq lr, [r2], #-244 @ 0xffffff0c │ │ │ │ - rsbeq r7, r1, ip, lsl r1 │ │ │ │ - mlseq r2, r8, pc, lr @ │ │ │ │ - rsbeq r7, r1, r0, lsl #2 │ │ │ │ + rsbeq pc, r2, ip, lsr r1 @ │ │ │ │ + rsbeq pc, r2, ip, lsr r1 @ │ │ │ │ + rsbeq pc, r0, r0, lsl r3 @ │ │ │ │ + rsbeq r7, r1, r8, lsr #7 │ │ │ │ + rsbeq r9, r2, r0, ror #26 │ │ │ │ + strdeq sl, [r2], #-230 @ 0xffffff1a @ │ │ │ │ + rsbeq sl, r2, ip, ror #29 │ │ │ │ + rsbeq pc, r2, r8, lsr r0 @ │ │ │ │ + rsbeq r7, r1, r0, lsr #3 │ │ │ │ + rsbeq pc, r2, r8, lsl r0 @ │ │ │ │ + rsbeq r7, r1, r0, lsl #3 │ │ │ │ + rsbeq lr, r2, sl, ror #31 │ │ │ │ + rsbeq r7, r1, r2, asr r1 │ │ │ │ + strhteq lr, [r2], #-252 @ 0xffffff04 │ │ │ │ + rsbeq r7, r1, r4, lsr #2 │ │ │ │ + rsbeq lr, r2, r0, lsr #31 │ │ │ │ + rsbeq r7, r1, r8, lsl #2 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl fed25f4c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r4, r0, ror #31 │ │ │ │ strmi r4, [r8], -r6, lsl #12 │ │ │ │ mcr2 2, 2, pc, cr6, cr3, {2} @ │ │ │ │ ldrdmi pc, [r8], r0 │ │ │ │ @@ -454410,18 +454410,18 @@ │ │ │ │ @ instruction: 0xff50f648 │ │ │ │ stmdbls r3, {r3, r5, r9, sl, lr} │ │ │ │ @ instruction: 0xf80cf649 │ │ │ │ ldrmi r9, [r8], -r3, lsl #22 │ │ │ │ ldcllt 0, cr11, [r0, #-16]! │ │ │ │ addge r9, r7, #46, 30 @ 0xb8 │ │ │ │ ldrbtpl r4, [sp], #-686 @ 0xfffffd52 │ │ │ │ - rsbeq lr, r2, r4, lsl pc │ │ │ │ - rsbeq lr, r2, r6, ror #29 │ │ │ │ - strhteq lr, [r2], #-226 @ 0xffffff1e │ │ │ │ - rsbeq r7, r1, r2, lsr #32 │ │ │ │ + rsbeq lr, r2, ip, lsl pc │ │ │ │ + rsbeq lr, r2, lr, ror #29 │ │ │ │ + strhteq lr, [r2], #-234 @ 0xffffff16 │ │ │ │ + rsbeq r7, r1, sl, lsr #32 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ blhi 28a2dc >::_M_default_append(unsigned int)@@Base+0x7718> │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x0050f8cc │ │ │ │ bl 1e0d1b0 │ │ │ │ @ instruction: 0xf8dfb0a1 │ │ │ │ @@ -454622,15 +454622,15 @@ │ │ │ │ andls r4, r6, fp, ror r4 │ │ │ │ vrshl.u8 d25, d14, d13 │ │ │ │ strmi pc, [r7], -r1, asr #23 │ │ │ │ @ instruction: 0xf0402801 │ │ │ │ blls 7af938 │ │ │ │ @ instruction: 0xf0002b00 │ │ │ │ @ instruction: 0xf8df81e5 │ │ │ │ - bge 8552e0 │ │ │ │ + bge 8552e0 │ │ │ │ @ instruction: 0x46509018 │ │ │ │ vqshl.u16 q10, , │ │ │ │ strmi pc, [r5], -sp, asr #27 │ │ │ │ stmdacs r1, {r0, r1, r2, r9, sl, lr} │ │ │ │ eorhi pc, ip, #0 │ │ │ │ stmdaeq r8, {r0, r1, r2, r3, r4, r6, r7, fp, ip, sp, lr, pc}^ │ │ │ │ @ instruction: 0x11bbf240 │ │ │ │ @@ -454688,15 +454688,15 @@ │ │ │ │ stc2 6, cr15, [r6], #280 @ 0x118 │ │ │ │ andsls r9, r7, r6 │ │ │ │ @ instruction: 0xf0002800 │ │ │ │ movwcs r8, #280 @ 0x118 │ │ │ │ stmib sp, {r0, r3, r4, r9, fp, sp, pc}^ │ │ │ │ ldmdbge r8, {r0, r8, r9, ip, sp} │ │ │ │ @ instruction: 0x4650ab1c │ │ │ │ - blge 873e68 │ │ │ │ + blge 873e68 │ │ │ │ ldrsbls pc, [r8], #-141 @ 0xffffff73 @ │ │ │ │ @ instruction: 0xf8c4f35f │ │ │ │ stmdacs r1, {r0, r1, r2, r9, sl, lr} │ │ │ │ adchi pc, r2, r0, asr #32 │ │ │ │ ldmdals r9, {r8, r9, sp} │ │ │ │ @ instruction: 0x461d4698 │ │ │ │ rsb r9, r9, lr, lsl #8 │ │ │ │ @@ -455060,23 +455060,23 @@ │ │ │ │ blpl 50ae50 │ │ │ │ blvc 90ae54 │ │ │ │ ldc2l 3, cr15, [sl, #340] @ 0x154 │ │ │ │ ldmib r6, {r1, r6, r9, sl, ip, sp, lr, pc}^ │ │ │ │ blpl 50aea0 │ │ │ │ bleq 70a934 │ │ │ │ blvs 90aea8 │ │ │ │ - blvc 88aeac │ │ │ │ + blvc 88aeac │ │ │ │ blvs 134b04c │ │ │ │ blvs 90ae74 │ │ │ │ stmdals pc, {r0, r1, r3, r8, r9, sl, sp, lr, pc} @ │ │ │ │ @ instruction: 0xf642990c │ │ │ │ blls 409f64 │ │ │ │ tsteq r2, r3, asr #19 │ │ │ │ stmdals r6, {r0, r1, r7, r8, fp, lr} │ │ │ │ - bleq 88aecc │ │ │ │ + bleq 88aecc │ │ │ │ vqshl.u16 q10, , │ │ │ │ @ instruction: 0x4605fc51 │ │ │ │ stmdacs r1, {r0, r1, r2, r9, sl, lr} │ │ │ │ ldmdami pc!, {r0, r1, r2, r4, r5, ip, lr, pc}^ @ │ │ │ │ bicsne pc, sp, r0, asr #4 │ │ │ │ andcc r4, ip, r8, ror r4 │ │ │ │ blx 60d194 │ │ │ │ @@ -455114,18 +455114,18 @@ │ │ │ │ ldrbtmi r7, [r8], #-495 @ 0xfffffe11 │ │ │ │ @ instruction: 0xf648300c │ │ │ │ stmdami r3!, {r0, r2, r3, r6, r7, r8, fp, ip, sp, lr, pc}^ │ │ │ │ ldrbtmi r4, [r8], #-1577 @ 0xfffff9d7 │ │ │ │ blx fe40d224 │ │ │ │ ldrbmi lr, [r0], -r4, asr #8 │ │ │ │ blx ffe0c70a │ │ │ │ - blvc 88af84 │ │ │ │ + blvc 88af84 │ │ │ │ ldrdcc pc, [r4], -sl │ │ │ │ blvc 120b1f4 │ │ │ │ - blvc 88af50 │ │ │ │ + blvc 88af50 │ │ │ │ mrc 6, 5, lr, cr4, cr1, {4} │ │ │ │ vsqrt.f64 d21, d4 │ │ │ │ svclt 0x00a8fa10 │ │ │ │ blvc 134b3ec │ │ │ │ @ instruction: 0xf57fe4f4 │ │ │ │ mrc 13, 5, sl, cr0, cr1, {0} │ │ │ │ vldr d3, [r4, #792] @ 0x318 │ │ │ │ @@ -455155,73 +455155,73 @@ │ │ │ │ ... │ │ │ │ addge r9, r7, #46, 30 @ 0xb8 │ │ │ │ ldrbtpl r4, [sp], #-686 @ 0xfffffd52 │ │ │ │ ldrdeq pc, [ip], #-180 @ 0xffffff4c @ │ │ │ │ @ instruction: 0x000011b8 │ │ │ │ strhteq pc, [ip], #-178 @ 0xffffff4e @ │ │ │ │ @ instruction: 0xffffeeab │ │ │ │ - rsbeq lr, r2, lr, lsl #24 │ │ │ │ - rsbeq lr, r2, r0, ror #23 │ │ │ │ - rsbeq r3, r1, r8, lsl #21 │ │ │ │ - rsbeq lr, r2, r8, lsl #22 │ │ │ │ - rsbeq r6, r1, lr, ror #24 │ │ │ │ - rsbeq lr, r2, ip, ror #21 │ │ │ │ - rsbeq r6, r1, r2, asr ip │ │ │ │ - ldrdeq lr, [r2], #-160 @ 0xffffff60 @ │ │ │ │ - rsbeq r6, r1, r6, lsr ip │ │ │ │ - rsbeq lr, r2, r6, lsr #21 │ │ │ │ - rsbeq r6, r1, ip, lsl #24 │ │ │ │ - mlseq r2, ip, sl, lr │ │ │ │ - rsbeq lr, r2, r6, lsl r9 │ │ │ │ - rsbeq lr, r2, r2, asr #17 │ │ │ │ - rsbeq r6, r1, r6, lsr #20 │ │ │ │ - rsbeq lr, r2, lr, asr r8 │ │ │ │ - rsbeq r6, r1, r4, asr #19 │ │ │ │ - rsbeq lr, r2, r4, lsl r8 │ │ │ │ - rsbeq r6, r1, sl, ror r9 │ │ │ │ - strdeq lr, [r2], #-118 @ 0xffffff8a @ │ │ │ │ - rsbeq r6, r1, sl, asr r9 │ │ │ │ - ldrdeq lr, [r2], #-114 @ 0xffffff8e @ │ │ │ │ - rsbeq r6, r1, r6, lsr r9 │ │ │ │ - rsbeq lr, r2, r6, lsr #15 │ │ │ │ - rsbeq r6, r1, sl, lsl #18 │ │ │ │ - mlseq r2, sl, r7, lr │ │ │ │ - rsbeq lr, r2, r4, asr r7 │ │ │ │ - rsbeq lr, r2, r4, lsl r8 │ │ │ │ - rsbeq lr, r2, r8, lsr r7 │ │ │ │ - mlseq r1, lr, r8, r6 │ │ │ │ - rsbeq lr, r2, sl, lsl r7 │ │ │ │ - rsbeq r6, r1, r0, lsl #17 │ │ │ │ - rsbeq lr, r2, lr, asr #13 │ │ │ │ - rsbeq r6, r1, r4, lsr r8 │ │ │ │ - rsbeq r3, r1, r2, lsr #12 │ │ │ │ - mlseq r2, r6, r6, lr │ │ │ │ - strdeq r6, [r1], #-124 @ 0xffffff84 @ │ │ │ │ - strdeq r3, [r1], #-80 @ 0xffffffb0 @ │ │ │ │ - rsbeq r3, r1, r6, lsl r5 │ │ │ │ - rsbeq lr, r2, r8, asr #10 │ │ │ │ - strhteq r6, [r1], #-96 @ 0xffffffa0 │ │ │ │ - rsbeq lr, r2, r2, lsr #10 │ │ │ │ - rsbeq r6, r1, sl, lsl #13 │ │ │ │ - mlseq r1, r4, r3, r3 │ │ │ │ - rsbeq lr, r2, r8, lsl r4 │ │ │ │ - rsbeq r6, r1, r0, lsl #11 │ │ │ │ - strdeq lr, [r2], #-62 @ 0xffffffc2 @ │ │ │ │ - rsbeq r6, r1, r6, ror #10 │ │ │ │ - strdeq lr, [r2], #-56 @ 0xffffffc8 @ │ │ │ │ - rsbeq lr, r2, r4, asr #7 │ │ │ │ - rsbeq r6, r1, ip, lsr #10 │ │ │ │ - rsbeq r3, r1, sl, lsl r3 │ │ │ │ - mlseq r2, r2, r3, lr │ │ │ │ - strdeq r6, [r1], #-74 @ 0xffffffb6 @ │ │ │ │ - rsbeq lr, r2, r2, asr #6 │ │ │ │ - rsbeq r6, r1, sl, lsr #9 │ │ │ │ - rsbeq r3, r1, lr, lsl r3 │ │ │ │ - rsbeq lr, r2, r0, lsl r3 │ │ │ │ - rsbeq r6, r1, r8, ror r4 │ │ │ │ + rsbeq lr, r2, r6, lsl ip │ │ │ │ + rsbeq lr, r2, r8, ror #23 │ │ │ │ + mlseq r1, r0, sl, r3 │ │ │ │ + rsbeq lr, r2, r0, lsl fp │ │ │ │ + rsbeq r6, r1, r6, ror ip │ │ │ │ + strdeq lr, [r2], #-164 @ 0xffffff5c @ │ │ │ │ + rsbeq r6, r1, sl, asr ip │ │ │ │ + ldrdeq lr, [r2], #-168 @ 0xffffff58 @ │ │ │ │ + rsbeq r6, r1, lr, lsr ip │ │ │ │ + rsbeq lr, r2, lr, lsr #21 │ │ │ │ + rsbeq r6, r1, r4, lsl ip │ │ │ │ + rsbeq lr, r2, r4, lsr #21 │ │ │ │ + rsbeq lr, r2, lr, lsl r9 │ │ │ │ + rsbeq lr, r2, sl, asr #17 │ │ │ │ + rsbeq r6, r1, lr, lsr #20 │ │ │ │ + rsbeq lr, r2, r6, ror #16 │ │ │ │ + rsbeq r6, r1, ip, asr #19 │ │ │ │ + rsbeq lr, r2, ip, lsl r8 │ │ │ │ + rsbeq r6, r1, r2, lsl #19 │ │ │ │ + strdeq lr, [r2], #-126 @ 0xffffff82 @ │ │ │ │ + rsbeq r6, r1, r2, ror #18 │ │ │ │ + ldrdeq lr, [r2], #-122 @ 0xffffff86 @ │ │ │ │ + rsbeq r6, r1, lr, lsr r9 │ │ │ │ + rsbeq lr, r2, lr, lsr #15 │ │ │ │ + rsbeq r6, r1, r2, lsl r9 │ │ │ │ + rsbeq lr, r2, r2, lsr #15 │ │ │ │ + rsbeq lr, r2, ip, asr r7 │ │ │ │ + rsbeq lr, r2, ip, lsl r8 │ │ │ │ + rsbeq lr, r2, r0, asr #14 │ │ │ │ + rsbeq r6, r1, r6, lsr #17 │ │ │ │ + rsbeq lr, r2, r2, lsr #14 │ │ │ │ + rsbeq r6, r1, r8, lsl #17 │ │ │ │ + ldrdeq lr, [r2], #-102 @ 0xffffff9a @ │ │ │ │ + rsbeq r6, r1, ip, lsr r8 │ │ │ │ + rsbeq r3, r1, sl, lsr #12 │ │ │ │ + mlseq r2, lr, r6, lr │ │ │ │ + rsbeq r6, r1, r4, lsl #16 │ │ │ │ + strdeq r3, [r1], #-88 @ 0xffffffa8 @ │ │ │ │ + rsbeq r3, r1, lr, lsl r5 │ │ │ │ + rsbeq lr, r2, r0, asr r5 │ │ │ │ + strhteq r6, [r1], #-104 @ 0xffffff98 │ │ │ │ + rsbeq lr, r2, sl, lsr #10 │ │ │ │ + mlseq r1, r2, r6, r6 │ │ │ │ + mlseq r1, ip, r3, r3 │ │ │ │ + rsbeq lr, r2, r0, lsr #8 │ │ │ │ + rsbeq r6, r1, r8, lsl #11 │ │ │ │ + rsbeq lr, r2, r6, lsl #8 │ │ │ │ + rsbeq r6, r1, lr, ror #10 │ │ │ │ + rsbeq lr, r2, r0, lsl #8 │ │ │ │ + rsbeq lr, r2, ip, asr #7 │ │ │ │ + rsbeq r6, r1, r4, lsr r5 │ │ │ │ + rsbeq r3, r1, r2, lsr #6 │ │ │ │ + mlseq r2, sl, r3, lr │ │ │ │ + rsbeq r6, r1, r2, lsl #10 │ │ │ │ + rsbeq lr, r2, sl, asr #6 │ │ │ │ + strhteq r6, [r1], #-66 @ 0xffffffbe │ │ │ │ + rsbeq r3, r1, r6, lsr #6 │ │ │ │ + rsbeq lr, r2, r8, lsl r3 │ │ │ │ + rsbeq r6, r1, r0, lsl #9 │ │ │ │ stmdals r6, {r1, r2, r3, r4, r5, r6, r8, fp, lr} │ │ │ │ bleq 20cb124 │ │ │ │ vqshl.u16 q10, , │ │ │ │ strmi pc, [r7], -r9, lsr #22 │ │ │ │ tstle r8, r1, lsl #16 │ │ │ │ blcs 1f6718 │ │ │ │ mcrge 4, 4, pc, cr4, cr15, {1} @ │ │ │ │ @@ -455341,26 +455341,26 @@ │ │ │ │ tstpmi r4, #536870912 @ p-variant is OBSOLETE @ 0x20000000 │ │ │ │ andcc pc, ip, #166912 @ 0x28c00 │ │ │ │ blx 4d5cfa │ │ │ │ bl 12584a0 │ │ │ │ str r0, [r0, r1, lsl #4] │ │ │ │ addge r9, r7, #46, 30 @ 0xb8 │ │ │ │ ldrbtpl r4, [sp], #-686 @ 0xfffffd52 │ │ │ │ - rsbeq r3, r1, r4, ror #3 │ │ │ │ - strhteq lr, [r2], #-20 @ 0xffffffec │ │ │ │ - rsbeq r6, r1, ip, lsl r3 │ │ │ │ - mlseq r2, r8, r1, lr │ │ │ │ - rsbeq r6, r1, r0, lsl #6 │ │ │ │ - rsbeq lr, r2, sl, asr r1 │ │ │ │ - rsbeq r6, r1, r2, asr #5 │ │ │ │ - ldrdeq lr, [r2], #-8 @ │ │ │ │ - rsbeq lr, r2, r6, ror r0 │ │ │ │ - ldrdeq r6, [r1], #-30 @ 0xffffffe2 @ │ │ │ │ - rsbeq lr, r2, sl, asr r0 │ │ │ │ - strhteq r6, [r1], #-30 @ 0xffffffe2 │ │ │ │ + rsbeq r3, r1, ip, ror #3 │ │ │ │ + strhteq lr, [r2], #-28 @ 0xffffffe4 │ │ │ │ + rsbeq r6, r1, r4, lsr #6 │ │ │ │ + rsbeq lr, r2, r0, lsr #3 │ │ │ │ + rsbeq r6, r1, r8, lsl #6 │ │ │ │ + rsbeq lr, r2, r2, ror #2 │ │ │ │ + rsbeq r6, r1, sl, asr #5 │ │ │ │ + rsbeq lr, r2, r0, ror #1 │ │ │ │ + rsbeq lr, r2, lr, ror r0 │ │ │ │ + rsbeq r6, r1, r6, ror #3 │ │ │ │ + rsbeq lr, r2, r2, rrx │ │ │ │ + rsbeq r6, r1, r6, asr #3 │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl fed26ed4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fb8 │ │ │ │ addlt r2, sp, r8, lsr #10 │ │ │ │ strcc pc, [r4, #-2271]! @ 0xfffff721 │ │ │ │ ldrbtmi r4, [sl], #-1543 @ 0xfffff9f9 │ │ │ │ @@ -455686,85 +455686,85 @@ │ │ │ │ ... │ │ │ │ ldmibls r9, {r1, r3, r4, r7, r8, fp, ip, pc} │ │ │ │ svccc 0x00b99999 │ │ │ │ @ instruction: 0xffffffff │ │ │ │ svcvc 0x00efffff │ │ │ │ rsbeq lr, ip, sl, lsr #26 │ │ │ │ @ instruction: 0x000011b8 │ │ │ │ - rsbeq sp, r2, r0, lsr #31 │ │ │ │ + rsbeq sp, r2, r8, lsr #31 │ │ │ │ @ instruction: 0xfffff101 │ │ │ │ - rsbeq lr, r2, r4, lsr r0 │ │ │ │ - rsbeq sp, r2, lr, ror pc │ │ │ │ + rsbeq lr, r2, ip, lsr r0 │ │ │ │ + rsbeq sp, r2, r6, lsl #31 │ │ │ │ andeq r0, r0, r5, lsl r6 │ │ │ │ - rsbeq sp, r2, r8, lsl #30 │ │ │ │ - rsbeq r6, r1, lr, rrx │ │ │ │ + rsbeq sp, r2, r0, lsl pc │ │ │ │ + rsbeq r6, r1, r6, ror r0 │ │ │ │ rsbeq lr, ip, r8, ror ip │ │ │ │ - rsbeq sp, r2, ip, asr #29 │ │ │ │ - rsbeq r6, r1, r2, lsr r0 │ │ │ │ + ldrdeq sp, [r2], #-228 @ 0xffffff1c @ │ │ │ │ + rsbeq r6, r1, sl, lsr r0 │ │ │ │ @ instruction: 0xffffe187 │ │ │ │ @ instruction: 0xffffe06f │ │ │ │ - rsbeq sp, r2, r6, lsl #29 │ │ │ │ - rsbeq r5, r1, ip, ror #31 │ │ │ │ - rsbeq sp, r2, r8, ror #28 │ │ │ │ - rsbeq r5, r1, lr, asr #31 │ │ │ │ + rsbeq sp, r2, lr, lsl #29 │ │ │ │ + strdeq r5, [r1], #-244 @ 0xffffff0c @ │ │ │ │ + rsbeq sp, r2, r0, ror lr │ │ │ │ + ldrdeq r5, [r1], #-246 @ 0xffffff0a @ │ │ │ │ @ instruction: 0xffffe217 │ │ │ │ @ instruction: 0xffffeef3 │ │ │ │ - rsbeq sp, r2, r4, lsr #28 │ │ │ │ - rsbeq r5, r1, ip, lsl #31 │ │ │ │ - rsbeq sp, r2, sl, lsl #28 │ │ │ │ - rsbeq r5, r1, r2, ror pc │ │ │ │ - rsbeq sp, r2, r0, ror #27 │ │ │ │ - rsbeq r5, r1, r8, asr #30 │ │ │ │ - rsbeq r8, r2, r6, ror #25 │ │ │ │ - rsbeq sp, r2, ip, ror #29 │ │ │ │ - rsbeq sp, r2, r8, lsl #27 │ │ │ │ - strdeq r5, [r1], #-224 @ 0xffffff20 @ │ │ │ │ - rsbeq sp, r2, sl, ror #26 │ │ │ │ - ldrdeq r5, [r1], #-224 @ 0xffffff20 @ │ │ │ │ - rsbeq r8, r2, r8, lsr #24 │ │ │ │ - mlseq r2, lr, lr, sp │ │ │ │ - rsbeq sp, r2, r2, lsr #26 │ │ │ │ - rsbeq r5, r1, sl, lsl #29 │ │ │ │ - rsbeq sp, r2, ip, asr lr │ │ │ │ - rsbeq r8, r2, lr, ror #24 │ │ │ │ - rsbeq sp, r2, sl, asr #25 │ │ │ │ - rsbeq r5, r1, r2, lsr lr │ │ │ │ - mlseq r2, r0, ip, r8 │ │ │ │ - rsbeq sp, r2, sl, lsr lr │ │ │ │ - rsbeq sp, r2, r6, lsl #25 │ │ │ │ - rsbeq r5, r1, lr, ror #27 │ │ │ │ - rsbeq sp, r2, r8, lsl lr │ │ │ │ - rsbeq sp, r2, r6, asr lr │ │ │ │ - rsbeq sp, r2, r2, asr #24 │ │ │ │ - rsbeq r5, r1, sl, lsr #27 │ │ │ │ - rsbeq r9, r2, r4, asr #7 │ │ │ │ - rsbeq sp, r2, sl, lsr #28 │ │ │ │ - strdeq sp, [r2], #-186 @ 0xffffff46 @ │ │ │ │ - rsbeq r5, r1, r2, ror #26 │ │ │ │ - rsbeq r9, r2, sl, lsr #27 │ │ │ │ - rsbeq sp, r2, r8, lsl #28 │ │ │ │ - rsbeq sp, r2, r0, asr #23 │ │ │ │ - rsbeq r5, r1, r8, lsr #26 │ │ │ │ - rsbeq sp, r2, ip, ror #27 │ │ │ │ - rsbeq sp, r2, r2, lsr #28 │ │ │ │ - rsbeq sp, r2, r6, lsl #23 │ │ │ │ - rsbeq r5, r1, lr, ror #25 │ │ │ │ + rsbeq sp, r2, ip, lsr #28 │ │ │ │ + mlseq r1, r4, pc, r5 @ │ │ │ │ rsbeq sp, r2, r2, lsl lr │ │ │ │ - rsbeq sp, r2, ip, asr #28 │ │ │ │ - rsbeq sp, r2, ip, asr #22 │ │ │ │ - strhteq r5, [r1], #-196 @ 0xffffff3c │ │ │ │ - rsbeq r9, r2, ip, asr sp │ │ │ │ + rsbeq r5, r1, sl, ror pc │ │ │ │ + rsbeq sp, r2, r8, ror #27 │ │ │ │ + rsbeq r5, r1, r0, asr pc │ │ │ │ + rsbeq r8, r2, lr, ror #25 │ │ │ │ + strdeq sp, [r2], #-228 @ 0xffffff1c @ │ │ │ │ + mlseq r2, r0, sp, sp │ │ │ │ + strdeq r5, [r1], #-232 @ 0xffffff18 @ │ │ │ │ + rsbeq sp, r2, r2, ror sp │ │ │ │ + ldrdeq r5, [r1], #-232 @ 0xffffff18 @ │ │ │ │ + rsbeq r8, r2, r0, lsr ip │ │ │ │ + rsbeq sp, r2, r6, lsr #29 │ │ │ │ + rsbeq sp, r2, sl, lsr #26 │ │ │ │ + mlseq r1, r2, lr, r5 │ │ │ │ + rsbeq sp, r2, r4, ror #28 │ │ │ │ + rsbeq r8, r2, r6, ror ip │ │ │ │ + ldrdeq sp, [r2], #-194 @ 0xffffff3e @ │ │ │ │ + rsbeq r5, r1, sl, lsr lr │ │ │ │ + mlseq r2, r8, ip, r8 │ │ │ │ + rsbeq sp, r2, r2, asr #28 │ │ │ │ + rsbeq sp, r2, lr, lsl #25 │ │ │ │ + strdeq r5, [r1], #-214 @ 0xffffff2a @ │ │ │ │ + rsbeq sp, r2, r0, lsr #28 │ │ │ │ + rsbeq sp, r2, lr, asr lr │ │ │ │ + rsbeq sp, r2, sl, asr #24 │ │ │ │ + strhteq r5, [r1], #-210 @ 0xffffff2e │ │ │ │ + rsbeq r9, r2, ip, asr #7 │ │ │ │ rsbeq sp, r2, r2, lsr lr │ │ │ │ - rsbeq sp, r2, r2, lsl fp │ │ │ │ - rsbeq r5, r1, sl, ror ip │ │ │ │ - rsbeq sp, r2, lr, lsr #29 │ │ │ │ - rsbeq sp, r2, r4, lsl #29 │ │ │ │ - rsbeq sp, r2, ip, lsl #28 │ │ │ │ - rsbeq sp, r2, lr, asr #21 │ │ │ │ - rsbeq r5, r1, r6, lsr ip │ │ │ │ + rsbeq sp, r2, r2, lsl #24 │ │ │ │ + rsbeq r5, r1, sl, ror #26 │ │ │ │ + strhteq r9, [r2], #-210 @ 0xffffff2e │ │ │ │ + rsbeq sp, r2, r0, lsl lr │ │ │ │ + rsbeq sp, r2, r8, asr #23 │ │ │ │ + rsbeq r5, r1, r0, lsr sp │ │ │ │ + strdeq sp, [r2], #-212 @ 0xffffff2c @ │ │ │ │ + rsbeq sp, r2, sl, lsr #28 │ │ │ │ + rsbeq sp, r2, lr, lsl #23 │ │ │ │ + strdeq r5, [r1], #-198 @ 0xffffff3a @ │ │ │ │ + rsbeq sp, r2, sl, lsl lr │ │ │ │ + rsbeq sp, r2, r4, asr lr │ │ │ │ + rsbeq sp, r2, r4, asr fp │ │ │ │ + strhteq r5, [r1], #-204 @ 0xffffff34 │ │ │ │ + rsbeq r9, r2, r4, ror #26 │ │ │ │ + rsbeq sp, r2, sl, lsr lr │ │ │ │ + rsbeq sp, r2, sl, lsl fp │ │ │ │ + rsbeq r5, r1, r2, lsl #25 │ │ │ │ + strhteq sp, [r2], #-230 @ 0xffffff1a │ │ │ │ + rsbeq sp, r2, ip, lsl #29 │ │ │ │ + rsbeq sp, r2, r4, lsl lr │ │ │ │ + ldrdeq sp, [r2], #-166 @ 0xffffff5a @ │ │ │ │ + rsbeq r5, r1, lr, lsr ip │ │ │ │ rscsvc pc, fp, #82837504 @ 0x4f00000 │ │ │ │ andls r4, r3, #16, 18 @ 0x40000 │ │ │ │ stmib sp, {r0, r2, r9, sp}^ │ │ │ │ @ instruction: 0xf1052601 │ │ │ │ bmi 55114c │ │ │ │ strls r4, [r0], #-1592 @ 0xfffff9c8 │ │ │ │ ldrbtmi r4, [sl], #-1145 @ 0xfffffb87 │ │ │ │ @@ -455775,18 +455775,18 @@ │ │ │ │ vadd.i8 d20, d0, d8 │ │ │ │ ldrbtmi r5, [r8], #-370 @ 0xfffffe8e │ │ │ │ @ instruction: 0xf647300c │ │ │ │ stmdami r6, {r0, r3, r4, r7, sl, fp, ip, sp, lr, pc} │ │ │ │ ldrbtmi r4, [r8], #-1569 @ 0xfffff9df │ │ │ │ ldc2l 6, cr15, [r4, #-284] @ 0xfffffee4 │ │ │ │ svclt 0x0000e510 │ │ │ │ - rsbeq sp, r2, r8, ror sp │ │ │ │ - rsbeq sp, r2, r2, lsl #26 │ │ │ │ - rsbeq sp, r2, sl, lsr #18 │ │ │ │ - mlseq r1, r2, sl, r5 │ │ │ │ + rsbeq sp, r2, r0, lsl #27 │ │ │ │ + rsbeq sp, r2, sl, lsl #26 │ │ │ │ + rsbeq sp, r2, r2, lsr r9 │ │ │ │ + mlseq r1, sl, sl, r5 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ bl fed27588 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strdlt r0, [r3], r0 @ │ │ │ │ ldc2 7, cr15, [ip], {255} @ 0xff │ │ │ │ stmdacs r1, {r0, r1, r9, sl, lr} │ │ │ │ ldrmi sp, [r8], -r2, lsl #2 │ │ │ │ @@ -455796,16 +455796,16 @@ │ │ │ │ andcc r4, ip, r8, ror r4 │ │ │ │ ldc2l 6, cr15, [r2], #-284 @ 0xfffffee4 │ │ │ │ stmdbls r1, {r0, r2, fp, lr} │ │ │ │ @ instruction: 0xf6474478 │ │ │ │ blls 24f870 │ │ │ │ andlt r4, r3, r8, lsl r6 │ │ │ │ svclt 0x0000bd00 │ │ │ │ - ldrdeq sp, [r2], #-140 @ 0xffffff74 @ │ │ │ │ - rsbeq r5, r1, r4, asr #20 │ │ │ │ + rsbeq sp, r2, r4, ror #17 │ │ │ │ + rsbeq r5, r1, ip, asr #20 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ bl fed275d4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0x46040ff8 │ │ │ │ vmax.s16 d20, d2, d8 │ │ │ │ strmi pc, [r1], -r3, lsl #22 │ │ │ │ vmax.u32 d20, d1, d16 │ │ │ │ @@ -455831,16 +455831,16 @@ │ │ │ │ stmdami r8, {r0, r1, r2, r3, r5, sl, fp, ip, sp, lr, pc} │ │ │ │ ldrbtmi r9, [r8], #-2305 @ 0xfffff6ff │ │ │ │ stc2l 6, cr15, [sl], #284 @ 0x11c │ │ │ │ ldrmi r9, [r8], -r1, lsl #22 │ │ │ │ ldclt 0, cr11, [r0, #-8] │ │ │ │ andhi pc, r0, pc, lsr #7 │ │ │ │ ... │ │ │ │ - rsbeq sp, r2, sl, lsr #25 │ │ │ │ - strhteq r5, [r1], #-158 @ 0xffffff62 │ │ │ │ + strhteq sp, [r2], #-194 @ 0xffffff3e │ │ │ │ + rsbeq r5, r1, r6, asr #19 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ bl fed27664 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ bmi 71440c │ │ │ │ blmi 73c680 │ │ │ │ ldrbtmi r4, [sl], #-1540 @ 0xfffff9fc │ │ │ │ ldmpl r3, {r3, r9, sl, lr}^ │ │ │ │ @@ -455860,15 +455860,15 @@ │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ mrsle r0, LR_svc │ │ │ │ andlt r2, r4, r1 │ │ │ │ @ instruction: 0xf641bd10 │ │ │ │ svclt 0x0000e93a │ │ │ │ mlseq ip, lr, r5, lr │ │ │ │ @ instruction: 0x000011b8 │ │ │ │ - rsbeq sp, r2, r0, ror #24 │ │ │ │ + rsbeq sp, r2, r8, ror #24 │ │ │ │ rsbeq lr, ip, ip, ror #10 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ blhi 30b990 >::_M_default_append(unsigned int)@@Base+0x88dcc> │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x0018f8cc │ │ │ │ ldrmi fp, [sl], sp, lsr #1 │ │ │ │ @@ -456356,24 +456356,24 @@ │ │ │ │ blhi 124c734 │ │ │ │ blvs 120c54c │ │ │ │ bleq ff20c738 │ │ │ │ svclt 0x0000e743 │ │ │ │ ... │ │ │ │ @ instruction: 0x000011b8 │ │ │ │ rsbeq lr, ip, ip, lsl r5 │ │ │ │ - rsbeq sp, r2, r2, lsl #23 │ │ │ │ - mlseq r1, r4, r8, r5 │ │ │ │ + rsbeq sp, r2, sl, lsl #23 │ │ │ │ + mlseq r1, ip, r8, r5 │ │ │ │ mlseq ip, lr, r4, lr │ │ │ │ - rsbeq sp, r2, r4, asr fp │ │ │ │ - rsbeq sp, r2, lr, asr #21 │ │ │ │ - rsbeq r5, r1, r0, ror #15 │ │ │ │ - rsbeq sp, r2, r6, ror #18 │ │ │ │ - rsbeq sp, r2, sl, ror #15 │ │ │ │ - strdeq r5, [r1], #-78 @ 0xffffffb2 @ │ │ │ │ - rsbeq sp, r2, r0, ror r6 │ │ │ │ + rsbeq sp, r2, ip, asr fp │ │ │ │ + ldrdeq sp, [r2], #-166 @ 0xffffff5a @ │ │ │ │ + rsbeq r5, r1, r8, ror #15 │ │ │ │ + rsbeq sp, r2, lr, ror #18 │ │ │ │ + strdeq sp, [r2], #-114 @ 0xffffff8e @ │ │ │ │ + rsbeq r5, r1, r6, lsl #10 │ │ │ │ + rsbeq sp, r2, r8, ror r6 │ │ │ │ stmdacs r0, {r0, r1, r2, r5, fp, ip, pc} │ │ │ │ rschi pc, r6, r0 │ │ │ │ andvs r2, fp, r1, lsl #6 │ │ │ │ movwcc r9, #6924 @ 0x1b0c │ │ │ │ @ instruction: 0xf8d4930c │ │ │ │ blcs 1dd04c │ │ │ │ svcge 0x0049f77f │ │ │ │ @@ -456735,41 +456735,41 @@ │ │ │ │ andcc r4, ip, r8, ror r4 │ │ │ │ ldc2 6, cr15, [r8, #-280] @ 0xfffffee8 │ │ │ │ @ instruction: 0xf04f481f │ │ │ │ ldrbtmi r3, [r8], #-511 @ 0xfffffe01 │ │ │ │ ldc2l 6, cr15, [r2, #280] @ 0x118 │ │ │ │ svclt 0x0000e737 │ │ │ │ ... │ │ │ │ - mlseq r2, r4, pc, fp @ │ │ │ │ - rsbeq sp, r2, sl │ │ │ │ - rsbeq r4, r1, ip, lsl sp │ │ │ │ - ldrdeq ip, [r2], #-246 @ 0xffffff0a @ │ │ │ │ - rsbeq r4, r1, sl, ror #25 │ │ │ │ - rsbeq ip, r2, r4, lsr #31 │ │ │ │ - strhteq r4, [r1], #-200 @ 0xffffff38 │ │ │ │ - rsbeq ip, r2, lr, ror pc │ │ │ │ - mlseq r1, r2, ip, r4 │ │ │ │ - rsbeq ip, r2, r2, ror #30 │ │ │ │ - rsbeq r4, r1, r4, ror ip │ │ │ │ - rsbeq ip, r2, r8, asr #30 │ │ │ │ - rsbeq r4, r1, sl, asr ip │ │ │ │ - rsbeq ip, r2, lr, lsr #30 │ │ │ │ - rsbeq r4, r1, r0, asr #24 │ │ │ │ - rsbeq ip, r2, r4, lsl pc │ │ │ │ - rsbeq r4, r1, r6, lsr #24 │ │ │ │ - strdeq ip, [r2], #-234 @ 0xffffff16 @ │ │ │ │ - rsbeq r4, r1, ip, lsl #24 │ │ │ │ - ldrdeq ip, [r2], #-234 @ 0xffffff16 @ │ │ │ │ - rsbeq r4, r1, lr, ror #23 │ │ │ │ - strhteq ip, [r2], #-234 @ 0xffffff16 │ │ │ │ - rsbeq r4, r1, lr, asr #23 │ │ │ │ - mlseq r2, sl, lr, ip │ │ │ │ - rsbeq r4, r1, lr, lsr #23 │ │ │ │ - rsbeq ip, r2, ip, ror lr │ │ │ │ - rsbeq r4, r1, lr, lsl #23 │ │ │ │ + mlseq r2, ip, pc, fp @ │ │ │ │ + rsbeq sp, r2, r2, lsl r0 │ │ │ │ + rsbeq r4, r1, r4, lsr #26 │ │ │ │ + ldrdeq ip, [r2], #-254 @ 0xffffff02 @ │ │ │ │ + strdeq r4, [r1], #-194 @ 0xffffff3e @ │ │ │ │ + rsbeq ip, r2, ip, lsr #31 │ │ │ │ + rsbeq r4, r1, r0, asr #25 │ │ │ │ + rsbeq ip, r2, r6, lsl #31 │ │ │ │ + mlseq r1, sl, ip, r4 │ │ │ │ + rsbeq ip, r2, sl, ror #30 │ │ │ │ + rsbeq r4, r1, ip, ror ip │ │ │ │ + rsbeq ip, r2, r0, asr pc │ │ │ │ + rsbeq r4, r1, r2, ror #24 │ │ │ │ + rsbeq ip, r2, r6, lsr pc │ │ │ │ + rsbeq r4, r1, r8, asr #24 │ │ │ │ + rsbeq ip, r2, ip, lsl pc │ │ │ │ + rsbeq r4, r1, lr, lsr #24 │ │ │ │ + rsbeq ip, r2, r2, lsl #30 │ │ │ │ + rsbeq r4, r1, r4, lsl ip │ │ │ │ + rsbeq ip, r2, r2, ror #29 │ │ │ │ + strdeq r4, [r1], #-182 @ 0xffffff4a @ │ │ │ │ + rsbeq ip, r2, r2, asr #29 │ │ │ │ + ldrdeq r4, [r1], #-182 @ 0xffffff4a @ │ │ │ │ + rsbeq ip, r2, r2, lsr #29 │ │ │ │ + strhteq r4, [r1], #-182 @ 0xffffff4a │ │ │ │ + rsbeq ip, r2, r4, lsl #29 │ │ │ │ + mlseq r1, r6, fp, r4 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ blhi 38c7a8 │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x0060f8cc │ │ │ │ @ instruction: 0xc61cf8df │ │ │ │ @ instruction: 0xf8dfb099 │ │ │ │ @@ -457162,46 +457162,46 @@ │ │ │ │ bls 3d031c │ │ │ │ svclt 0x0000e50a │ │ │ │ andeq r0, r0, r0 │ │ │ │ subsmi r0, r9, r0 │ │ │ │ rsbeq sp, ip, r8, lsl #14 │ │ │ │ @ instruction: 0x000011b8 │ │ │ │ rsbeq sp, ip, r0, ror #13 │ │ │ │ - rsbeq ip, r2, ip, lsr sp │ │ │ │ - rsbeq r4, r1, lr, asr #20 │ │ │ │ - rsbeq ip, r2, r4, lsr ip │ │ │ │ - rsbeq ip, r2, r0, ror #22 │ │ │ │ - rsbeq r4, r1, r4, ror r8 │ │ │ │ - rsbeq ip, r2, r2, asr #22 │ │ │ │ - rsbeq r4, r1, r6, asr r8 │ │ │ │ - rsbeq ip, r2, r4, lsr #22 │ │ │ │ - rsbeq r4, r1, r8, lsr r8 │ │ │ │ - rsbeq ip, r2, r6, lsl #22 │ │ │ │ - rsbeq r4, r1, sl, lsl r8 │ │ │ │ - ldrdeq ip, [r2], #-162 @ 0xffffff5e @ │ │ │ │ - rsbeq r4, r1, r6, ror #15 │ │ │ │ - strhteq ip, [r2], #-164 @ 0xffffff5c │ │ │ │ - rsbeq ip, r2, r6, asr #20 │ │ │ │ - rsbeq r4, r1, sl, asr r7 │ │ │ │ - rsbeq ip, r2, r6, lsl r9 │ │ │ │ - rsbeq r4, r1, sl, lsr #12 │ │ │ │ - rsbeq ip, r2, ip, ror #17 │ │ │ │ - rsbeq r4, r1, r0, lsl #12 │ │ │ │ - rsbeq ip, r2, sl, lsl #17 │ │ │ │ - mlseq r1, lr, r5, r4 │ │ │ │ - rsbeq ip, r2, ip, ror #16 │ │ │ │ - rsbeq r4, r1, r0, lsl #11 │ │ │ │ - rsbeq ip, r2, r0, asr #16 │ │ │ │ - rsbeq r4, r1, r4, asr r5 │ │ │ │ - rsbeq ip, r2, r2, lsr #16 │ │ │ │ - rsbeq r4, r1, r6, lsr r5 │ │ │ │ - strdeq ip, [r2], #-122 @ 0xffffff86 @ │ │ │ │ - rsbeq r4, r1, lr, lsl #10 │ │ │ │ - ldrdeq ip, [r2], #-124 @ 0xffffff84 @ │ │ │ │ - strdeq r4, [r1], #-64 @ 0xffffffc0 @ │ │ │ │ + rsbeq ip, r2, r4, asr #26 │ │ │ │ + rsbeq r4, r1, r6, asr sl │ │ │ │ + rsbeq ip, r2, ip, lsr ip │ │ │ │ + rsbeq ip, r2, r8, ror #22 │ │ │ │ + rsbeq r4, r1, ip, ror r8 │ │ │ │ + rsbeq ip, r2, sl, asr #22 │ │ │ │ + rsbeq r4, r1, lr, asr r8 │ │ │ │ + rsbeq ip, r2, ip, lsr #22 │ │ │ │ + rsbeq r4, r1, r0, asr #16 │ │ │ │ + rsbeq ip, r2, lr, lsl #22 │ │ │ │ + rsbeq r4, r1, r2, lsr #16 │ │ │ │ + ldrdeq ip, [r2], #-170 @ 0xffffff56 @ │ │ │ │ + rsbeq r4, r1, lr, ror #15 │ │ │ │ + strhteq ip, [r2], #-172 @ 0xffffff54 │ │ │ │ + rsbeq ip, r2, lr, asr #20 │ │ │ │ + rsbeq r4, r1, r2, ror #14 │ │ │ │ + rsbeq ip, r2, lr, lsl r9 │ │ │ │ + rsbeq r4, r1, r2, lsr r6 │ │ │ │ + strdeq ip, [r2], #-132 @ 0xffffff7c @ │ │ │ │ + rsbeq r4, r1, r8, lsl #12 │ │ │ │ + mlseq r2, r2, r8, ip │ │ │ │ + rsbeq r4, r1, r6, lsr #11 │ │ │ │ + rsbeq ip, r2, r4, ror r8 │ │ │ │ + rsbeq r4, r1, r8, lsl #11 │ │ │ │ + rsbeq ip, r2, r8, asr #16 │ │ │ │ + rsbeq r4, r1, ip, asr r5 │ │ │ │ + rsbeq ip, r2, sl, lsr #16 │ │ │ │ + rsbeq r4, r1, lr, lsr r5 │ │ │ │ + rsbeq ip, r2, r2, lsl #16 │ │ │ │ + rsbeq r4, r1, r6, lsl r5 │ │ │ │ + rsbeq ip, r2, r4, ror #15 │ │ │ │ + strdeq r4, [r1], #-72 @ 0xffffffb8 @ │ │ │ │ vmin.u16 q10, , q0 │ │ │ │ vadd.f32 d31, d0, d5 │ │ │ │ movwls r3, #910 @ 0x38e │ │ │ │ @ instruction: 0xf8df2204 │ │ │ │ ldmdbls r1, {r2, r8, sl, ip, sp} │ │ │ │ @ instruction: 0xf644447b │ │ │ │ andsls pc, r3, fp, ror #17 │ │ │ │ @@ -457519,63 +457519,63 @@ │ │ │ │ ldrbtmi r4, [r8], #-2101 @ 0xfffff7cb │ │ │ │ @ instruction: 0xf645300c │ │ │ │ ldmdami r4!, {r0, r2, r4, r5, r6, r7, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ ldrbtmi r9, [r8], #-2311 @ 0xfffff6f9 │ │ │ │ @ instruction: 0xffb0f645 │ │ │ │ @ instruction: 0xf7ff9a07 │ │ │ │ svclt 0x0000ba37 │ │ │ │ - rsbeq ip, r2, r8, lsr r7 │ │ │ │ - strdeq ip, [r2], #-100 @ 0xffffff9c @ │ │ │ │ - rsbeq r4, r1, r6, lsl #8 │ │ │ │ - ldrdeq ip, [r2], #-100 @ 0xffffff9c @ │ │ │ │ - rsbeq r4, r1, r4, ror #7 │ │ │ │ - rsbeq ip, r2, lr, ror r7 │ │ │ │ - rsbeq pc, r0, r2, asr #29 │ │ │ │ - rsbeq ip, r2, r2, asr #12 │ │ │ │ - rsbeq r4, r1, r4, asr r3 │ │ │ │ - rsbeq ip, r2, r0, lsr #12 │ │ │ │ - rsbeq r4, r1, r2, lsr r3 │ │ │ │ - rsbeq ip, r2, ip, ror #11 │ │ │ │ - rsbeq r4, r1, r0, lsl #6 │ │ │ │ - rsbeq pc, r0, r4, lsl lr @ │ │ │ │ - strhteq ip, [r2], #-94 @ 0xffffffa2 │ │ │ │ - ldrdeq r4, [r1], #-34 @ 0xffffffde @ │ │ │ │ - strdeq r6, [r2], #-232 @ 0xffffff18 @ │ │ │ │ - rsbeq ip, r2, lr, lsl #11 │ │ │ │ - rsbeq r4, r1, r2, lsr #5 │ │ │ │ - rsbeq ip, r2, r2, ror #10 │ │ │ │ - rsbeq r4, r1, r6, ror r2 │ │ │ │ - rsbeq r5, r2, lr, lsl #3 │ │ │ │ - rsbeq ip, r2, r0, lsr r5 │ │ │ │ - rsbeq r4, r1, r4, asr #4 │ │ │ │ - rsbeq r1, r1, lr, rrx │ │ │ │ - strdeq ip, [r2], #-76 @ 0xffffffb4 @ │ │ │ │ - rsbeq r4, r1, r0, lsl r2 │ │ │ │ - rsbeq ip, r2, lr, asr #9 │ │ │ │ - rsbeq r4, r1, r2, ror #3 │ │ │ │ - rsbeq ip, r2, r0, lsr #9 │ │ │ │ - strhteq r4, [r1], #-20 @ 0xffffffec │ │ │ │ - rsbeq ip, r2, r4, ror r4 │ │ │ │ - rsbeq r4, r1, r8, lsl #3 │ │ │ │ - rsbeq ip, r0, ip, asr r2 │ │ │ │ - strdeq r4, [r1], #-36 @ 0xffffffdc @ │ │ │ │ - rsbeq r6, r2, sl, lsr #27 │ │ │ │ - rsbeq ip, r2, r8, lsr #8 │ │ │ │ - rsbeq r4, r1, ip, lsr r1 │ │ │ │ - strdeq ip, [r2], #-58 @ 0xffffffc6 @ │ │ │ │ - rsbeq r4, r1, lr, lsl #2 │ │ │ │ - rsbeq ip, r2, sl, lsr r4 │ │ │ │ - rsbeq ip, r2, lr, asr r3 │ │ │ │ - rsbeq ip, r2, r8, lsr #6 │ │ │ │ - rsbeq r4, r1, ip, lsr r0 │ │ │ │ - rsbeq ip, r2, r8, lsl #6 │ │ │ │ - rsbeq r4, r1, ip, lsl r0 │ │ │ │ - rsbeq ip, r2, r0, asr #7 │ │ │ │ - rsbeq ip, r2, r6, lsr r2 │ │ │ │ - rsbeq r3, r1, sl, asr #30 │ │ │ │ + rsbeq ip, r2, r0, asr #14 │ │ │ │ + strdeq ip, [r2], #-108 @ 0xffffff94 @ │ │ │ │ + rsbeq r4, r1, lr, lsl #8 │ │ │ │ + ldrdeq ip, [r2], #-108 @ 0xffffff94 @ │ │ │ │ + rsbeq r4, r1, ip, ror #7 │ │ │ │ + rsbeq ip, r2, r6, lsl #15 │ │ │ │ + rsbeq pc, r0, sl, asr #29 │ │ │ │ + rsbeq ip, r2, sl, asr #12 │ │ │ │ + rsbeq r4, r1, ip, asr r3 │ │ │ │ + rsbeq ip, r2, r8, lsr #12 │ │ │ │ + rsbeq r4, r1, sl, lsr r3 │ │ │ │ + strdeq ip, [r2], #-84 @ 0xffffffac @ │ │ │ │ + rsbeq r4, r1, r8, lsl #6 │ │ │ │ + rsbeq pc, r0, ip, lsl lr @ │ │ │ │ + rsbeq ip, r2, r6, asr #11 │ │ │ │ + ldrdeq r4, [r1], #-42 @ 0xffffffd6 @ │ │ │ │ + rsbeq r6, r2, r0, lsl #30 │ │ │ │ + mlseq r2, r6, r5, ip │ │ │ │ + rsbeq r4, r1, sl, lsr #5 │ │ │ │ + rsbeq ip, r2, sl, ror #10 │ │ │ │ + rsbeq r4, r1, lr, ror r2 │ │ │ │ + mlseq r2, r6, r1, r5 │ │ │ │ + rsbeq ip, r2, r8, lsr r5 │ │ │ │ + rsbeq r4, r1, ip, asr #4 │ │ │ │ + rsbeq r1, r1, r6, ror r0 │ │ │ │ + rsbeq ip, r2, r4, lsl #10 │ │ │ │ + rsbeq r4, r1, r8, lsl r2 │ │ │ │ + ldrdeq ip, [r2], #-70 @ 0xffffffba @ │ │ │ │ + rsbeq r4, r1, sl, ror #3 │ │ │ │ + rsbeq ip, r2, r8, lsr #9 │ │ │ │ + strhteq r4, [r1], #-28 @ 0xffffffe4 │ │ │ │ + rsbeq ip, r2, ip, ror r4 │ │ │ │ + mlseq r1, r0, r1, r4 │ │ │ │ + rsbeq ip, r0, r4, ror #4 │ │ │ │ + strdeq r4, [r1], #-44 @ 0xffffffd4 @ │ │ │ │ + strhteq r6, [r2], #-210 @ 0xffffff2e │ │ │ │ + rsbeq ip, r2, r0, lsr r4 │ │ │ │ + rsbeq r4, r1, r4, asr #2 │ │ │ │ + rsbeq ip, r2, r2, lsl #8 │ │ │ │ + rsbeq r4, r1, r6, lsl r1 │ │ │ │ + rsbeq ip, r2, r2, asr #8 │ │ │ │ + rsbeq ip, r2, r6, ror #6 │ │ │ │ + rsbeq ip, r2, r0, lsr r3 │ │ │ │ + rsbeq r4, r1, r4, asr #32 │ │ │ │ + rsbeq ip, r2, r0, lsl r3 │ │ │ │ + rsbeq r4, r1, r4, lsr #32 │ │ │ │ + rsbeq ip, r2, r8, asr #7 │ │ │ │ + rsbeq ip, r2, lr, lsr r2 │ │ │ │ + rsbeq r3, r1, r2, asr pc │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl fed29188 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fb8 │ │ │ │ addlt r2, sp, ip, lsr #10 │ │ │ │ strcc pc, [r8, #-2271]! @ 0xfffff721 │ │ │ │ ldrbtmi r4, [sl], #-1543 @ 0xfffff9f9 │ │ │ │ @@ -457903,83 +457903,83 @@ │ │ │ │ andeq r0, r0, r0 │ │ │ │ ldmibls r9, {r1, r3, r4, r7, r8, fp, ip, pc} │ │ │ │ svccc 0x00b99999 │ │ │ │ @ instruction: 0x47ae147b │ │ │ │ svccc 0x00847ae1 │ │ │ │ rsbeq ip, ip, r6, ror sl │ │ │ │ @ instruction: 0x000011b8 │ │ │ │ - rsbeq ip, r2, r0, asr #2 │ │ │ │ + rsbeq ip, r2, r8, asr #2 │ │ │ │ @ instruction: 0xfffff319 │ │ │ │ - rsbeq ip, r2, r6, ror r2 │ │ │ │ - rsbeq sl, r2, r0, lsl #30 │ │ │ │ + rsbeq ip, r2, lr, ror r2 │ │ │ │ + rsbeq sl, r2, r8, lsl #30 │ │ │ │ andeq r0, r0, r5, asr #11 │ │ │ │ - strhteq ip, [r2], #-4 │ │ │ │ - rsbeq r3, r1, r6, asr #27 │ │ │ │ + strhteq ip, [r2], #-12 │ │ │ │ + rsbeq r3, r1, lr, asr #27 │ │ │ │ ldrdeq ip, [ip], #-144 @ 0xffffff70 @ │ │ │ │ - rsbeq ip, r2, r8, ror r0 │ │ │ │ - rsbeq r3, r1, sl, lsl #27 │ │ │ │ + rsbeq ip, r2, r0, lsl #1 │ │ │ │ + mlseq r1, r2, sp, r3 │ │ │ │ @ instruction: 0xffffe3db │ │ │ │ @ instruction: 0xffffe35b │ │ │ │ - rsbeq ip, r2, r2, lsr r0 │ │ │ │ - rsbeq r3, r1, r4, asr #26 │ │ │ │ - rsbeq ip, r2, r4, lsl r0 │ │ │ │ - rsbeq r3, r1, r6, lsr #26 │ │ │ │ + rsbeq ip, r2, sl, lsr r0 │ │ │ │ + rsbeq r3, r1, ip, asr #26 │ │ │ │ + rsbeq ip, r2, ip, lsl r0 │ │ │ │ + rsbeq r3, r1, lr, lsr #26 │ │ │ │ @ instruction: 0xffffe2e7 │ │ │ │ - rsbeq ip, r2, ip, lsl r2 │ │ │ │ - mlseq r2, sl, r1, ip │ │ │ │ - strhteq fp, [r2], #-242 @ 0xffffff0e │ │ │ │ - rsbeq r3, r1, r6, asr #25 │ │ │ │ - mlseq r2, r8, pc, fp @ │ │ │ │ - rsbeq r3, r1, ip, lsr #25 │ │ │ │ - rsbeq r6, r2, sl, asr #18 │ │ │ │ - ldrdeq ip, [r2], #-28 @ 0xffffffe4 @ │ │ │ │ - rsbeq fp, r2, r4, asr pc │ │ │ │ - rsbeq r3, r1, r8, ror #24 │ │ │ │ - strhteq ip, [r2], #-30 @ 0xffffffe2 │ │ │ │ + rsbeq ip, r2, r4, lsr #4 │ │ │ │ + rsbeq ip, r2, r2, lsr #3 │ │ │ │ + strhteq fp, [r2], #-250 @ 0xffffff06 │ │ │ │ + rsbeq r3, r1, lr, asr #25 │ │ │ │ + rsbeq fp, r2, r0, lsr #31 │ │ │ │ + strhteq r3, [r1], #-196 @ 0xffffff3c │ │ │ │ + rsbeq r6, r2, r2, asr r9 │ │ │ │ + rsbeq ip, r2, r4, ror #3 │ │ │ │ + rsbeq fp, r2, ip, asr pc │ │ │ │ + rsbeq r3, r1, r0, ror ip │ │ │ │ + rsbeq ip, r2, r6, asr #3 │ │ │ │ + strdeq ip, [r2], #-24 @ 0xffffffe8 @ │ │ │ │ + rsbeq fp, r2, r8, lsl pc │ │ │ │ + rsbeq r3, r1, ip, lsr #24 │ │ │ │ + strdeq fp, [r2], #-234 @ 0xffffff16 @ │ │ │ │ + rsbeq r3, r1, ip, lsl #24 │ │ │ │ + strhteq ip, [r2], #-28 @ 0xffffffe4 │ │ │ │ + rsbeq ip, r2, sl, lsl r2 │ │ │ │ + strhteq fp, [r2], #-238 @ 0xffffff12 │ │ │ │ + ldrdeq r3, [r1], #-178 @ 0xffffff4e @ │ │ │ │ + rsbeq r6, r2, r2, lsr #18 │ │ │ │ strdeq ip, [r2], #-16 @ │ │ │ │ - rsbeq fp, r2, r0, lsl pc │ │ │ │ - rsbeq r3, r1, r4, lsr #24 │ │ │ │ - strdeq fp, [r2], #-226 @ 0xffffff1e @ │ │ │ │ - rsbeq r3, r1, r4, lsl #24 │ │ │ │ - strhteq ip, [r2], #-20 @ 0xffffffec │ │ │ │ - rsbeq ip, r2, r2, lsl r2 │ │ │ │ - strhteq fp, [r2], #-230 @ 0xffffff1a │ │ │ │ - rsbeq r3, r1, sl, asr #23 │ │ │ │ - rsbeq r6, r2, sl, lsl r9 │ │ │ │ - rsbeq ip, r2, r8, ror #3 │ │ │ │ - rsbeq fp, r2, sl, asr lr │ │ │ │ - rsbeq r3, r1, lr, ror #22 │ │ │ │ - rsbeq r6, r2, r4, lsl r9 │ │ │ │ - rsbeq ip, r2, lr, lsr #3 │ │ │ │ - rsbeq fp, r2, r6, lsl #28 │ │ │ │ - rsbeq r3, r1, sl, lsl fp │ │ │ │ - rsbeq r6, r2, r0, lsr #18 │ │ │ │ - rsbeq ip, r2, r2, lsl #3 │ │ │ │ - rsbeq fp, r2, r2, asr #27 │ │ │ │ - ldrdeq r3, [r1], #-166 @ 0xffffff5a @ │ │ │ │ - rsbeq r6, r2, r0, lsr r9 │ │ │ │ - rsbeq ip, r2, r2, asr r1 │ │ │ │ - rsbeq fp, r2, sl, ror sp │ │ │ │ - rsbeq r3, r1, lr, lsl #21 │ │ │ │ - rsbeq ip, r2, ip, lsr #2 │ │ │ │ - rsbeq ip, r2, lr, ror #2 │ │ │ │ - rsbeq fp, r2, r6, lsr sp │ │ │ │ - rsbeq r3, r1, sl, asr #20 │ │ │ │ - rsbeq r6, r2, sl, ror #19 │ │ │ │ - rsbeq ip, r2, ip, asr #2 │ │ │ │ - strdeq fp, [r2], #-204 @ 0xffffff34 @ │ │ │ │ - rsbeq r3, r1, r0, lsl sl │ │ │ │ - rsbeq ip, r2, r0, lsr r1 │ │ │ │ - rsbeq ip, r2, lr, asr r1 │ │ │ │ - rsbeq fp, r2, r2, asr #25 │ │ │ │ - ldrdeq r3, [r1], #-150 @ 0xffffff6a @ │ │ │ │ - rsbeq ip, r2, sl, lsr r1 │ │ │ │ - rsbeq ip, r2, r4, lsl #3 │ │ │ │ - rsbeq fp, r2, ip, ror ip │ │ │ │ - mlseq r1, r0, r9, r3 │ │ │ │ + rsbeq fp, r2, r2, ror #28 │ │ │ │ + rsbeq r3, r1, r6, ror fp │ │ │ │ + rsbeq r6, r2, ip, lsl r9 │ │ │ │ + strhteq ip, [r2], #-22 @ 0xffffffea │ │ │ │ + rsbeq fp, r2, lr, lsl #28 │ │ │ │ + rsbeq r3, r1, r2, lsr #22 │ │ │ │ + rsbeq r6, r2, r8, lsr #18 │ │ │ │ + rsbeq ip, r2, sl, lsl #3 │ │ │ │ + rsbeq fp, r2, sl, asr #27 │ │ │ │ + ldrdeq r3, [r1], #-174 @ 0xffffff52 @ │ │ │ │ + rsbeq r6, r2, r8, lsr r9 │ │ │ │ + rsbeq ip, r2, sl, asr r1 │ │ │ │ + rsbeq fp, r2, r2, lsl #27 │ │ │ │ + mlseq r1, r6, sl, r3 │ │ │ │ + rsbeq ip, r2, r4, lsr r1 │ │ │ │ + rsbeq ip, r2, r6, ror r1 │ │ │ │ + rsbeq fp, r2, lr, lsr sp │ │ │ │ + rsbeq r3, r1, r2, asr sl │ │ │ │ + strdeq r6, [r2], #-146 @ 0xffffff6e @ │ │ │ │ + rsbeq ip, r2, r4, asr r1 │ │ │ │ + rsbeq fp, r2, r4, lsl #26 │ │ │ │ + rsbeq r3, r1, r8, lsl sl │ │ │ │ + rsbeq ip, r2, r8, lsr r1 │ │ │ │ + rsbeq ip, r2, r6, ror #2 │ │ │ │ + rsbeq fp, r2, sl, asr #25 │ │ │ │ + ldrdeq r3, [r1], #-158 @ 0xffffff62 @ │ │ │ │ + rsbeq ip, r2, r2, asr #2 │ │ │ │ + rsbeq ip, r2, ip, lsl #3 │ │ │ │ + rsbeq fp, r2, r4, lsl #25 │ │ │ │ + mlseq r1, r8, r9, r3 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ bl fed297e0 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strdlt r0, [r3], r0 @ │ │ │ │ stc2l 7, cr15, [sl], {255} @ 0xff │ │ │ │ stmdacs r1, {r0, r1, r9, sl, lr} │ │ │ │ ldrmi sp, [r8], -r2, lsl #2 │ │ │ │ @@ -457988,16 +457988,16 @@ │ │ │ │ ldrbtmi r4, [r8], #-2054 @ 0xfffff7fa │ │ │ │ @ instruction: 0xf645300c │ │ │ │ stmdami r5, {r0, r1, r2, r6, r8, r9, fp, ip, sp, lr, pc} │ │ │ │ ldrbtmi r9, [r8], #-2305 @ 0xfffff6ff │ │ │ │ stc2 6, cr15, [r2], {69} @ 0x45 │ │ │ │ ldrmi r9, [r8], -r1, lsl #22 │ │ │ │ stclt 0, cr11, [r0, #-12] │ │ │ │ - ldrdeq fp, [r2], #-170 @ 0xffffff56 @ │ │ │ │ - rsbeq r3, r1, lr, ror #15 │ │ │ │ + rsbeq fp, r2, r2, ror #21 │ │ │ │ + strdeq r3, [r1], #-118 @ 0xffffff8a @ │ │ │ │ andeq r0, r0, r0 │ │ │ │ umaalle r4, sp, r1, r2 │ │ │ │ ldrlt r7, [r0, #-3331] @ 0xfffff2fd │ │ │ │ ldrle r0, [r5, #-1948] @ 0xfffff864 │ │ │ │ ldrd pc, [r8], -r0 │ │ │ │ eorgt pc, r1, lr, asr r8 @ │ │ │ │ eor pc, r2, lr, asr r8 @ │ │ │ │ @@ -458201,15 +458201,15 @@ │ │ │ │ @ instruction: 0xff00f352 │ │ │ │ ldrtmi r4, [r1], -r1, asr #20 │ │ │ │ ldrbtmi r4, [sl], #-1568 @ 0xfffff9e0 │ │ │ │ mrc2 3, 7, pc, cr10, cr2, {2} │ │ │ │ ldrdcc pc, [r8], #137 @ 0x89 │ │ │ │ @ instruction: 0xf6ff459b │ │ │ │ strbt sl, [sp], fp, asr #30 │ │ │ │ - blhi 84dfec │ │ │ │ + blhi 84dfec │ │ │ │ @ instruction: 0xf6474659 │ │ │ │ mrc 13, 5, APSR_nzcv, cr15, cr15, {0} │ │ │ │ vmov.f64 d11, #0 @ 0x40000000 2.0 │ │ │ │ vmov.f64 d9, d0 │ │ │ │ str r7, [r2, r8, asr #22]! │ │ │ │ mrc 6, 5, r4, cr7, cr9, {2} │ │ │ │ @ instruction: 0xf6479b00 │ │ │ │ @@ -458230,45 +458230,45 @@ │ │ │ │ blvc 120e488 │ │ │ │ bllt 20e4c8 │ │ │ │ @ instruction: 0xf63ee77d │ │ │ │ svclt 0x0000eeb0 │ │ │ │ ... │ │ │ │ rsbeq ip, ip, r4, lsl #6 │ │ │ │ @ instruction: 0x000011b8 │ │ │ │ - ldrdeq fp, [r2], #-234 @ 0xffffff16 @ │ │ │ │ - mlseq r7, r0, r7, r9 │ │ │ │ + rsbeq fp, r2, r2, ror #29 │ │ │ │ + mlseq r7, r8, r7, r9 │ │ │ │ rsbeq ip, ip, r4, asr #5 │ │ │ │ - strdeq fp, [r2], #-234 @ 0xffffff16 @ │ │ │ │ - rsbeq fp, r2, r4, lsl #29 │ │ │ │ - strdeq fp, [r2], #-234 @ 0xffffff16 @ │ │ │ │ - strdeq fp, [r2], #-236 @ 0xffffff14 @ │ │ │ │ - strdeq fp, [r2], #-234 @ 0xffffff16 @ │ │ │ │ - strdeq fp, [r2], #-232 @ 0xffffff18 @ │ │ │ │ - strdeq fp, [r2], #-234 @ 0xffffff16 @ │ │ │ │ - strdeq fp, [r2], #-236 @ 0xffffff14 @ │ │ │ │ - rsbeq r5, r6, sl, asr r2 │ │ │ │ - strdeq fp, [r2], #-228 @ 0xffffff1c @ │ │ │ │ - strdeq fp, [r2], #-234 @ 0xffffff16 @ │ │ │ │ - strdeq fp, [r2], #-232 @ 0xffffff18 @ │ │ │ │ - strdeq fp, [r2], #-238 @ 0xffffff12 @ │ │ │ │ + rsbeq fp, r2, r2, lsl #30 │ │ │ │ + rsbeq fp, r2, ip, lsl #29 │ │ │ │ + rsbeq fp, r2, r2, lsl #30 │ │ │ │ + rsbeq fp, r2, r4, lsl #30 │ │ │ │ + rsbeq fp, r2, r2, lsl #30 │ │ │ │ rsbeq fp, r2, r0, lsl #30 │ │ │ │ rsbeq fp, r2, r2, lsl #30 │ │ │ │ rsbeq fp, r2, r4, lsl #30 │ │ │ │ + rsbeq r5, r6, r2, ror #4 │ │ │ │ + strdeq fp, [r2], #-236 @ 0xffffff14 @ │ │ │ │ + rsbeq fp, r2, r2, lsl #30 │ │ │ │ + rsbeq fp, r2, r0, lsl #30 │ │ │ │ rsbeq fp, r2, r6, lsl #30 │ │ │ │ + rsbeq fp, r2, r8, lsl #30 │ │ │ │ + rsbeq fp, r2, sl, lsl #30 │ │ │ │ rsbeq fp, r2, ip, lsl #30 │ │ │ │ - rsbeq fp, r2, r2, lsl pc │ │ │ │ - rsbeq fp, r2, r4, lsl lr │ │ │ │ - strdeq fp, [r2], #-236 @ 0xffffff14 @ │ │ │ │ - rsbeq r7, r1, r8, asr #4 │ │ │ │ - rsbeq fp, r2, r6, ror #29 │ │ │ │ - rsbeq r7, r1, r0, ror #3 │ │ │ │ - rsbeq fp, r2, r8, lsr lr │ │ │ │ - rsbeq fp, r2, r2, lsr lr │ │ │ │ - strdeq fp, [r2], #-218 @ 0xffffff26 @ │ │ │ │ - rsbeq sl, r4, sl, lsr #32 │ │ │ │ + rsbeq fp, r2, lr, lsl #30 │ │ │ │ + rsbeq fp, r2, r4, lsl pc │ │ │ │ + rsbeq fp, r2, sl, lsl pc │ │ │ │ + rsbeq fp, r2, ip, lsl lr │ │ │ │ + rsbeq fp, r2, r4, lsl #30 │ │ │ │ + rsbeq r7, r1, r0, asr r2 │ │ │ │ + rsbeq fp, r2, lr, ror #29 │ │ │ │ + rsbeq r7, r1, r8, ror #3 │ │ │ │ + rsbeq fp, r2, r0, asr #28 │ │ │ │ + rsbeq fp, r2, sl, lsr lr │ │ │ │ + rsbeq fp, r2, r2, lsl #28 │ │ │ │ + rsbeq sl, r4, r2, lsr r0 │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r8 │ │ │ │ bl fed29c68 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strmi r0, [r7], -r8, ror #31 │ │ │ │ vmax.s8 d20, d15, d8 │ │ │ │ @ instruction: 0xf8d0ffb9 │ │ │ │ strmi r2, [r6], -r8, asr #1 │ │ │ │ @@ -458297,16 +458297,16 @@ │ │ │ │ @ instruction: 0xf99ef645 │ │ │ │ ldcllt 6, cr4, [r8, #160]! @ 0xa0 │ │ │ │ tstlt r8, r0, lsr r9 │ │ │ │ ldcl 6, cr15, [r6, #-248]! @ 0xffffff08 │ │ │ │ teqvs r3, r0, lsl #6 │ │ │ │ strtmi r2, [r8], -r1, lsl #10 │ │ │ │ svclt 0x0000bdf8 │ │ │ │ - rsbeq fp, r2, r4, ror ip │ │ │ │ - rsbeq r3, r1, r2, asr #6 │ │ │ │ + rsbeq fp, r2, ip, ror ip │ │ │ │ + rsbeq r3, r1, sl, asr #6 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00b8f8cc │ │ │ │ addlt r4, r9, lr, asr #21 │ │ │ │ strmi r4, [r7], -lr, asr #23 │ │ │ │ @ instruction: 0x4608447a │ │ │ │ @@ -458512,37 +458512,37 @@ │ │ │ │ @ instruction: 0xfff0f644 │ │ │ │ @ instruction: 0xf63ee71f │ │ │ │ svclt 0x0000ec7c │ │ │ │ stclgt 12, cr12, [ip], {205} @ 0xcd │ │ │ │ svccc 0x00eccccc │ │ │ │ rsbeq fp, ip, r0, lsl #30 │ │ │ │ @ instruction: 0x000011b8 │ │ │ │ - strdeq fp, [r2], #-190 @ 0xffffff42 @ │ │ │ │ - rsbeq fp, r2, ip, asr #21 │ │ │ │ + rsbeq fp, r2, r6, lsl #24 │ │ │ │ + ldrdeq fp, [r2], #-164 @ 0xffffff5c @ │ │ │ │ mlseq ip, r6, sp, fp │ │ │ │ - rsbeq fp, r2, sl, lsl #21 │ │ │ │ - rsbeq r3, r1, r2, asr r1 │ │ │ │ - rsbeq fp, r2, lr, asr #20 │ │ │ │ - rsbeq r3, r1, r6, lsl r1 │ │ │ │ - rsbeq fp, r2, r0, lsr sl │ │ │ │ - rsbeq fp, r2, r2, asr sl │ │ │ │ - rsbeq fp, r2, r6, lsl sl │ │ │ │ - ldrdeq r3, [r1], #-14 @ │ │ │ │ - strhteq fp, [r2], #-158 @ 0xffffff62 │ │ │ │ - rsbeq r3, r1, r6, lsl #1 │ │ │ │ - rsbeq fp, r2, r2, lsl #19 │ │ │ │ - rsbeq r3, r1, sl, asr #32 │ │ │ │ - rsbeq fp, r2, r4, asr r9 │ │ │ │ - rsbeq r3, r1, ip, lsl r0 │ │ │ │ - rsbeq fp, r2, sl, lsr r9 │ │ │ │ - rsbeq r3, r1, r2 │ │ │ │ - rsbeq fp, r2, r0, lsr #18 │ │ │ │ - rsbeq r2, r1, r8, ror #31 │ │ │ │ - rsbeq fp, r2, r4, lsl #18 │ │ │ │ - rsbeq r2, r1, sl, asr #31 │ │ │ │ + mlseq r2, r2, sl, fp │ │ │ │ + rsbeq r3, r1, sl, asr r1 │ │ │ │ + rsbeq fp, r2, r6, asr sl │ │ │ │ + rsbeq r3, r1, lr, lsl r1 │ │ │ │ + rsbeq fp, r2, r8, lsr sl │ │ │ │ + rsbeq fp, r2, sl, asr sl │ │ │ │ + rsbeq fp, r2, lr, lsl sl │ │ │ │ + rsbeq r3, r1, r6, ror #1 │ │ │ │ + rsbeq fp, r2, r6, asr #19 │ │ │ │ + rsbeq r3, r1, lr, lsl #1 │ │ │ │ + rsbeq fp, r2, sl, lsl #19 │ │ │ │ + rsbeq r3, r1, r2, asr r0 │ │ │ │ + rsbeq fp, r2, ip, asr r9 │ │ │ │ + rsbeq r3, r1, r4, lsr #32 │ │ │ │ + rsbeq fp, r2, r2, asr #18 │ │ │ │ + rsbeq r3, r1, sl │ │ │ │ + rsbeq fp, r2, r8, lsr #18 │ │ │ │ + strdeq r2, [r1], #-240 @ 0xffffff10 @ │ │ │ │ + rsbeq fp, r2, ip, lsl #18 │ │ │ │ + ldrdeq r2, [r1], #-242 @ 0xffffff0e @ │ │ │ │ svcmi 0x00f8e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ blhi 28e368 >::_M_default_append(unsigned int)@@Base+0xb7a4> │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d0f8cc │ │ │ │ strmi r4, [r8], -r1, lsl #13 │ │ │ │ ldc2 2, cr15, [r2, #316] @ 0x13c │ │ │ │ @@ -458634,67 +458634,67 @@ │ │ │ │ ldmdami r0, {r0, r2, r3, r4, r5, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ ldrdne pc, [ip], -fp │ │ │ │ @ instruction: 0xf6444478 │ │ │ │ @ instruction: 0xe79dfef7 │ │ │ │ andhi pc, r0, pc, lsr #7 │ │ │ │ ldmibls r9, {r1, r3, r4, r7, r8, fp, ip, pc} │ │ │ │ svccc 0x00c99999 │ │ │ │ - rsbeq fp, r2, sl, ror #15 │ │ │ │ - strhteq r2, [r1], #-226 @ 0xffffff1e │ │ │ │ - ldrdeq fp, [r2], #-114 @ 0xffffff8e @ │ │ │ │ - mlseq r1, sl, lr, r2 │ │ │ │ - rsbeq fp, r2, r8, ror r7 │ │ │ │ - rsbeq r2, r1, r6, asr #28 │ │ │ │ - rsbeq fp, r2, r0, asr #14 │ │ │ │ - rsbeq r2, r1, r8, lsl #28 │ │ │ │ - rsbeq r9, r6, sl, lsl #15 │ │ │ │ - rsbeq fp, r2, r2, lsl r7 │ │ │ │ - rsbeq fp, r2, r4, asr r7 │ │ │ │ + strdeq fp, [r2], #-114 @ 0xffffff8e @ │ │ │ │ + strhteq r2, [r1], #-234 @ 0xffffff16 │ │ │ │ + ldrdeq fp, [r2], #-122 @ 0xffffff86 @ │ │ │ │ + rsbeq r2, r1, r2, lsr #29 │ │ │ │ + rsbeq fp, r2, r0, lsl #15 │ │ │ │ + rsbeq r2, r1, lr, asr #28 │ │ │ │ + rsbeq fp, r2, r8, asr #14 │ │ │ │ + rsbeq r2, r1, r0, lsl lr │ │ │ │ + mlseq r6, r2, r7, r9 │ │ │ │ + rsbeq fp, r2, sl, lsl r7 │ │ │ │ + rsbeq fp, r2, ip, asr r7 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ bl fed2a268 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r5, r8, ror #31 │ │ │ │ vrhadd.u16 d25, d2, d3 │ │ │ │ stmdbls r3, {r0, r2, r3, r4, r7, r8, fp, ip, sp, lr, pc} │ │ │ │ ldcvs 6, cr15, [r8], {64} @ 0x40 │ │ │ │ andcs r4, r8, #5120 @ 0x1400 │ │ │ │ @ instruction: 0xf8cd31a8 │ │ │ │ ldrbtmi ip, [fp], #-0 │ │ │ │ @ instruction: 0xffaaf641 │ │ │ │ andlt r2, r5, r1 │ │ │ │ svclt 0x0000bd00 │ │ │ │ - strhteq fp, [r2], #-102 @ 0xffffff9a │ │ │ │ + strhteq fp, [r2], #-110 @ 0xffffff92 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ bl fed2a2a0 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r5, r8, ror #31 │ │ │ │ vrhadd.u16 d25, d2, d3 │ │ │ │ stmdbls r3, {r0, r7, r8, fp, ip, sp, lr, pc} │ │ │ │ stcvs 6, cr15, [sp], {64} @ 0x40 │ │ │ │ andcs r4, r4, #5120 @ 0x1400 │ │ │ │ @ instruction: 0xf8cd31a8 │ │ │ │ ldrbtmi ip, [fp], #-0 │ │ │ │ @ instruction: 0xff8ef641 │ │ │ │ andlt r2, r5, r1 │ │ │ │ svclt 0x0000bd00 │ │ │ │ - rsbeq fp, r2, lr, ror r6 │ │ │ │ + rsbeq fp, r2, r6, lsl #13 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ bl fed2a2d8 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r5, r8, ror #31 │ │ │ │ vrhadd.u16 d25, d2, d3 │ │ │ │ stmdbls r3, {r0, r2, r5, r6, r8, fp, ip, sp, lr, pc} │ │ │ │ stclcc 6, cr15, [ip], {64} @ 0x40 │ │ │ │ andcs r4, ip, #5120 @ 0x1400 │ │ │ │ @ instruction: 0xf8cd31a8 │ │ │ │ ldrbtmi ip, [fp], #-0 │ │ │ │ @ instruction: 0xff72f641 │ │ │ │ andlt r2, r5, r1 │ │ │ │ svclt 0x0000bd00 │ │ │ │ - rsbeq fp, r2, r6, asr #12 │ │ │ │ + rsbeq fp, r2, lr, asr #12 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00c0f8cc │ │ │ │ addlt r4, r7, r3, ror #20 │ │ │ │ strmi r4, [r7], -r3, ror #22 │ │ │ │ @ instruction: 0x4608447a │ │ │ │ @@ -458793,28 +458793,28 @@ │ │ │ │ ldc2l 6, cr15, [lr], #272 @ 0x110 │ │ │ │ @ instruction: 0x46594812 │ │ │ │ @ instruction: 0xf6444478 │ │ │ │ @ instruction: 0xe791fdb9 │ │ │ │ b 1310ba0 │ │ │ │ strdeq fp, [ip], #-128 @ 0xffffff80 @ │ │ │ │ @ instruction: 0x000011b8 │ │ │ │ - rsbeq fp, r2, r2, ror #11 │ │ │ │ - rsbeq fp, r2, r0, ror #11 │ │ │ │ - rsbeq fp, r2, r6, lsl #11 │ │ │ │ - rsbeq r2, r1, lr, asr #24 │ │ │ │ - rsbeq fp, r2, lr, ror #10 │ │ │ │ - rsbeq r2, r1, r6, lsr ip │ │ │ │ + rsbeq fp, r2, sl, ror #11 │ │ │ │ + rsbeq fp, r2, r8, ror #11 │ │ │ │ + rsbeq fp, r2, lr, lsl #11 │ │ │ │ + rsbeq r2, r1, r6, asr ip │ │ │ │ + rsbeq fp, r2, r6, ror r5 │ │ │ │ + rsbeq r2, r1, lr, lsr ip │ │ │ │ rsbeq fp, ip, r4, asr #16 │ │ │ │ - rsbeq fp, r2, sl, lsr #10 │ │ │ │ - strdeq r2, [r1], #-178 @ 0xffffff4e @ │ │ │ │ - strdeq fp, [r2], #-74 @ 0xffffffb6 @ │ │ │ │ - rsbeq fp, r2, lr, lsr #9 │ │ │ │ - rsbeq r2, r1, r6, ror fp │ │ │ │ - mlseq r2, r4, r4, fp │ │ │ │ - rsbeq r2, r1, ip, asr fp │ │ │ │ + rsbeq fp, r2, r2, lsr r5 │ │ │ │ + strdeq r2, [r1], #-186 @ 0xffffff46 @ │ │ │ │ + rsbeq fp, r2, r2, lsl #10 │ │ │ │ + strhteq fp, [r2], #-70 @ 0xffffffba │ │ │ │ + rsbeq r2, r1, lr, ror fp │ │ │ │ + mlseq r2, ip, r4, fp │ │ │ │ + rsbeq r2, r1, r4, ror #22 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl fed2a4f0 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r3, r8, ror #31 │ │ │ │ ldrmi r4, [r4], -r5, lsl #12 │ │ │ │ vcgt.u32 d25, d3, d1 │ │ │ │ blls 252618 │ │ │ │ @@ -458973,26 +458973,26 @@ │ │ │ │ ldrbtmi r9, [r8], #-2309 @ 0xfffff6fb │ │ │ │ mrrc2 6, 4, pc, r4, cr4 @ │ │ │ │ ldrb r9, [fp, -r5, lsl #20]! │ │ │ │ ldm lr, {r1, r2, r3, r4, r5, r9, sl, ip, sp, lr, pc}^ │ │ │ │ ldrdeq fp, [ip], #-96 @ 0xffffffa0 @ │ │ │ │ @ instruction: 0x000011b8 │ │ │ │ rsbeq fp, ip, r4, lsr #13 │ │ │ │ - rsbeq fp, r2, ip, asr r3 │ │ │ │ - rsbeq r2, r1, r4, lsr #20 │ │ │ │ - ldrdeq fp, [r2], #-32 @ 0xffffffe0 @ │ │ │ │ - mlseq r1, r8, r9, r2 │ │ │ │ - strhteq fp, [r2], #-36 @ 0xffffffdc │ │ │ │ - rsbeq r2, r1, ip, ror r9 │ │ │ │ - rsbeq fp, r2, r6, lsl #4 │ │ │ │ - rsbeq r2, r1, lr, asr #17 │ │ │ │ - rsbeq fp, r2, r8, ror #3 │ │ │ │ - strhteq r2, [r1], #-128 @ 0xffffff80 │ │ │ │ - rsbeq fp, r2, sl, asr #3 │ │ │ │ - mlseq r1, r2, r8, r2 │ │ │ │ + rsbeq fp, r2, r4, ror #6 │ │ │ │ + rsbeq r2, r1, ip, lsr #20 │ │ │ │ + ldrdeq fp, [r2], #-40 @ 0xffffffd8 @ │ │ │ │ + rsbeq r2, r1, r0, lsr #19 │ │ │ │ + strhteq fp, [r2], #-44 @ 0xffffffd4 │ │ │ │ + rsbeq r2, r1, r4, lsl #19 │ │ │ │ + rsbeq fp, r2, lr, lsl #4 │ │ │ │ + ldrdeq r2, [r1], #-134 @ 0xffffff7a @ │ │ │ │ + strdeq fp, [r2], #-16 @ │ │ │ │ + strhteq r2, [r1], #-136 @ 0xffffff78 │ │ │ │ + ldrdeq fp, [r2], #-18 @ 0xffffffee @ │ │ │ │ + mlseq r1, sl, r8, r2 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ bl fed2a7b8 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strdlt r0, [r3], r0 @ │ │ │ │ vrhadd.u16 d25, d10, d1 │ │ │ │ stmdbls r1, {r0, r1, r3, r5, r6, r7, r8, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf380fab0 │ │ │ │ @@ -459036,16 +459036,16 @@ │ │ │ │ stmdami r7, {r0, r3, r4, r8, r9, fp, ip, sp, lr, pc} │ │ │ │ ldrbtmi r9, [r8], #-2305 @ 0xfffff6ff │ │ │ │ blx ff710f7e │ │ │ │ ldrmi r9, [r8], -r1, lsl #22 │ │ │ │ ldcllt 0, cr11, [r0, #-8]! │ │ │ │ andsvs r9, r8, r9, lsl #22 │ │ │ │ svclt 0x0000e7e7 │ │ │ │ - rsbeq fp, r2, sl, asr #1 │ │ │ │ - mlseq r1, r2, r7, r2 │ │ │ │ + ldrdeq fp, [r2], #-2 @ │ │ │ │ + mlseq r1, sl, r7, r2 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ blhi 40eb44 │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x0090f8cc │ │ │ │ bmi 193f8c8 │ │ │ │ @ instruction: 0x460f461d │ │ │ │ @@ -459140,20 +459140,20 @@ │ │ │ │ ldrbtmi r4, [r8], #-1617 @ 0xfffff9af │ │ │ │ blx 39111a │ │ │ │ @ instruction: 0xf63de7c6 │ │ │ │ svclt 0x0000ef92 │ │ │ │ rsbeq fp, ip, r0, ror r3 │ │ │ │ @ instruction: 0x000011b8 │ │ │ │ rsbeq fp, ip, r4, ror r2 │ │ │ │ - rsbeq sl, r2, r6, ror #30 │ │ │ │ - rsbeq r2, r1, lr, lsr #12 │ │ │ │ - rsbeq sl, r2, sl, asr #30 │ │ │ │ - rsbeq r2, r1, r2, lsl r6 │ │ │ │ - rsbeq sl, r2, lr, lsr #30 │ │ │ │ - strdeq r2, [r1], #-86 @ 0xffffffaa @ │ │ │ │ + rsbeq sl, r2, lr, ror #30 │ │ │ │ + rsbeq r2, r1, r6, lsr r6 │ │ │ │ + rsbeq sl, r2, r2, asr pc │ │ │ │ + rsbeq r2, r1, sl, lsl r6 │ │ │ │ + rsbeq sl, r2, r6, lsr pc │ │ │ │ + strdeq r2, [r1], #-94 @ 0xffffffa2 @ │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ blhi 30ecf4 >::_M_default_append(unsigned int)@@Base+0x8c130> │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00a8f8cc │ │ │ │ bmi 1e25294 │ │ │ │ blmi 1e250c0 │ │ │ │ @@ -459268,25 +459268,25 @@ │ │ │ │ mvnscc pc, pc, asr #32 │ │ │ │ @ instruction: 0xf6444478 │ │ │ │ ldr pc, [r7, -r5, lsl #20]! │ │ │ │ mrc 6, 4, APSR_nzcv, cr0, cr13, {1} │ │ │ │ rsbeq fp, ip, r0, asr #3 │ │ │ │ @ instruction: 0x000011b8 │ │ │ │ mlseq ip, r0, r1, fp │ │ │ │ - rsbeq sl, r2, lr, ror #28 │ │ │ │ - rsbeq sl, r2, r2, asr #28 │ │ │ │ - rsbeq sl, r2, sl, lsr #27 │ │ │ │ - rsbeq r2, r1, r2, ror r4 │ │ │ │ - mlseq r2, r0, sp, sl │ │ │ │ - rsbeq r2, r1, r8, asr r4 │ │ │ │ - rsbeq sl, r2, r8, ror #26 │ │ │ │ - rsbeq r2, r1, r0, lsr r4 │ │ │ │ - rsbeq sl, r2, r6, asr sp │ │ │ │ - rsbeq sl, r2, lr, lsr #26 │ │ │ │ - strdeq r2, [r1], #-52 @ 0xffffffcc @ │ │ │ │ + rsbeq sl, r2, r6, ror lr │ │ │ │ + rsbeq sl, r2, sl, asr #28 │ │ │ │ + strhteq sl, [r2], #-210 @ 0xffffff2e │ │ │ │ + rsbeq r2, r1, sl, ror r4 │ │ │ │ + mlseq r2, r8, sp, sl │ │ │ │ + rsbeq r2, r1, r0, ror #8 │ │ │ │ + rsbeq sl, r2, r0, ror sp │ │ │ │ + rsbeq r2, r1, r8, lsr r4 │ │ │ │ + rsbeq sl, r2, lr, asr sp │ │ │ │ + rsbeq sl, r2, r6, lsr sp │ │ │ │ + strdeq r2, [r1], #-60 @ 0xffffffc4 @ │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ bl fed2ac50 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r4, r8, ror #31 │ │ │ │ stmib sp, {r2, r9, sl, lr}^ │ │ │ │ vrhadd.u16 d19, d10, d2 │ │ │ │ mcr 13, 0, pc, cr7, cr13, {4} @ │ │ │ │ @@ -459310,16 +459310,16 @@ │ │ │ │ stmdbls r2, {r0, r1, r2, fp, lr} │ │ │ │ @ instruction: 0xf6444478 │ │ │ │ blls 292178 >::_M_default_append(unsigned int)@@Base+0xf5b4> │ │ │ │ andlt r4, r4, r8, lsl r6 │ │ │ │ svclt 0x0000bd10 │ │ │ │ ldmibls r9, {r1, r3, r4, r7, r8, fp, ip, pc} │ │ │ │ svccc 0x00c99999 │ │ │ │ - rsbeq sl, r2, r4, lsl #25 │ │ │ │ - rsbeq r2, r1, ip, asr #6 │ │ │ │ + rsbeq sl, r2, ip, lsl #25 │ │ │ │ + rsbeq r2, r1, r4, asr r3 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ bl fed2acd4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strdlt r0, [r3], r0 @ │ │ │ │ vrhadd.u16 d25, d10, d1 │ │ │ │ stmdbls r1, {r0, r1, r3, r4, r7, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf380fab0 │ │ │ │ @@ -459383,19 +459383,19 @@ │ │ │ │ @ instruction: 0xf6444478 │ │ │ │ @ instruction: 0x9e05f921 │ │ │ │ @ instruction: 0xf63de7c0 │ │ │ │ svclt 0x0000edac │ │ │ │ ... │ │ │ │ rsbeq sl, ip, r0, lsl #30 │ │ │ │ @ instruction: 0x000011b8 │ │ │ │ - ldrdeq sl, [r2], #-190 @ 0xffffff42 @ │ │ │ │ - rsbeq r2, r1, r6, lsr #5 │ │ │ │ + rsbeq sl, r2, r6, ror #23 │ │ │ │ + rsbeq r2, r1, lr, lsr #5 │ │ │ │ strhteq sl, [ip], #-228 @ 0xffffff1c │ │ │ │ - rsbeq sl, r2, r4, ror #22 │ │ │ │ - rsbeq r2, r1, ip, lsr #4 │ │ │ │ + rsbeq sl, r2, ip, ror #22 │ │ │ │ + rsbeq r2, r1, r4, lsr r2 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ blhi 38f0c0 │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x0090f8cc │ │ │ │ bmi 173fe4c │ │ │ │ @ instruction: 0x460e469a │ │ │ │ @@ -459481,20 +459481,20 @@ │ │ │ │ @ instruction: 0xf6444478 │ │ │ │ @ instruction: 0xe778f85b │ │ │ │ stcl 6, cr15, [r6], #244 @ 0xf4 │ │ │ │ ... │ │ │ │ strdeq sl, [ip], #-212 @ 0xffffff2c @ │ │ │ │ @ instruction: 0x000011b8 │ │ │ │ strhteq sl, [ip], #-218 @ 0xffffff26 │ │ │ │ - rsbeq sl, r2, r2, lsl sl │ │ │ │ - ldrdeq r2, [r1], #-10 @ │ │ │ │ - strdeq sl, [r2], #-150 @ 0xffffff6a @ │ │ │ │ - strhteq r2, [r1], #-14 │ │ │ │ - ldrdeq sl, [r2], #-152 @ 0xffffff68 @ │ │ │ │ - rsbeq r2, r1, r0, lsr #1 │ │ │ │ + rsbeq sl, r2, sl, lsl sl │ │ │ │ + rsbeq r2, r1, r2, ror #1 │ │ │ │ + strdeq sl, [r2], #-158 @ 0xffffff62 @ │ │ │ │ + rsbeq r2, r1, r6, asr #1 │ │ │ │ + rsbeq sl, r2, r0, ror #19 │ │ │ │ + rsbeq r2, r1, r8, lsr #1 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r8 │ │ │ │ bl fed2af98 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8d10ff8 │ │ │ │ smlatbcc r4, r8, r0, r1 │ │ │ │ @ instruction: 0xf8dcf35e │ │ │ │ stclt 0, cr2, [r8, #-4] │ │ │ │ @@ -459509,15 +459509,15 @@ │ │ │ │ blmi 392994 │ │ │ │ mrrcmi 6, 4, pc, r5, cr0 @ │ │ │ │ ldrbtmi r2, [fp], #-516 @ 0xfffffdfc │ │ │ │ @ instruction: 0xf8cd4621 │ │ │ │ @ instruction: 0xf641c000 │ │ │ │ strdcs pc, [r1], -pc @ │ │ │ │ ldclt 0, cr11, [r0, #-16] │ │ │ │ - rsbeq sl, r2, r6, ror #18 │ │ │ │ + rsbeq sl, r2, lr, ror #18 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl fed2aff4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8d10fe8 │ │ │ │ addlt r3, r3, r8, lsr #1 │ │ │ │ ldcne 6, cr4, [sp, #-16] │ │ │ │ @ instruction: 0xb122685a │ │ │ │ @@ -459536,16 +459536,16 @@ │ │ │ │ @ instruction: 0x31b3f640 │ │ │ │ andcc r4, ip, r8, ror r4 │ │ │ │ @ instruction: 0xff28f643 │ │ │ │ strtmi r4, [r1], -r4, lsl #16 │ │ │ │ @ instruction: 0xf6434478 │ │ │ │ strtmi pc, [r0], -r3, ror #31 │ │ │ │ ldclt 0, cr11, [r0, #-12]! │ │ │ │ - rsbeq sl, r2, r8, ror #17 │ │ │ │ - strhteq r1, [r1], #-240 @ 0xffffff10 │ │ │ │ + strdeq sl, [r2], #-128 @ 0xffffff80 @ │ │ │ │ + strhteq r1, [r1], #-248 @ 0xffffff08 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl fed2b064 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r3, r8, ror #31 │ │ │ │ strmi r4, [r4], -sp, lsl #12 │ │ │ │ blx fe990bb8 │ │ │ │ tstcs r4, ip, lsl sl │ │ │ │ @@ -459573,19 +459573,19 @@ │ │ │ │ @ instruction: 0xf04f413f │ │ │ │ ldrbtmi r3, [r8], #-1279 @ 0xfffffb01 │ │ │ │ @ instruction: 0xf643300c │ │ │ │ stmdami r7, {r0, r2, r3, r4, r6, r7, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ mvnscc pc, pc, asr #32 │ │ │ │ @ instruction: 0xf6434478 │ │ │ │ bfi pc, r7, (invalid: 31:29) @ │ │ │ │ - rsbeq sl, r2, r0, asr #17 │ │ │ │ - rsbeq sl, r2, r4, ror r8 │ │ │ │ - rsbeq r1, r1, ip, lsr pc │ │ │ │ - rsbeq sl, r2, r2, asr r8 │ │ │ │ - rsbeq r1, r1, r8, lsl pc │ │ │ │ + rsbeq sl, r2, r8, asr #17 │ │ │ │ + rsbeq sl, r2, ip, ror r8 │ │ │ │ + rsbeq r1, r1, r4, asr #30 │ │ │ │ + rsbeq sl, r2, sl, asr r8 │ │ │ │ + rsbeq r1, r1, r0, lsr #30 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ bleq fec1223c │ │ │ │ ldcmi 2, cr15, [r4, #-692]! @ 0xfffffd4c │ │ │ │ bmi fee65764 │ │ │ │ blmi fee65790 │ │ │ │ @@ -459763,40 +459763,40 @@ │ │ │ │ svccc 0x00d33333 │ │ │ │ stclgt 12, cr12, [ip], {205} @ 0xcd │ │ │ │ svccc 0x00eccccc │ │ │ │ @ instruction: 0x47ae147b │ │ │ │ svccc 0x00847ae1 │ │ │ │ strdeq sl, [ip], #-166 @ 0xffffff5a @ │ │ │ │ @ instruction: 0x000011b8 │ │ │ │ - rsbeq sl, r2, r6, lsl r8 │ │ │ │ - rsbeq sl, r2, r2, ror r7 │ │ │ │ - rsbeq r1, r1, sl, lsr lr │ │ │ │ + rsbeq sl, r2, lr, lsl r8 │ │ │ │ + rsbeq sl, r2, sl, ror r7 │ │ │ │ + rsbeq r1, r1, r2, asr #28 │ │ │ │ rsbeq sl, ip, r8, asr #20 │ │ │ │ - rsbeq sl, r2, r8, lsr r7 │ │ │ │ - rsbeq r1, r1, r0, lsl #28 │ │ │ │ - rsbeq sl, r2, lr, ror r7 │ │ │ │ - rsbeq sl, r2, r8, lsl #15 │ │ │ │ + rsbeq sl, r2, r0, asr #14 │ │ │ │ + rsbeq r1, r1, r8, lsl #28 │ │ │ │ + rsbeq sl, r2, r6, lsl #15 │ │ │ │ mlseq r2, r0, r7, sl │ │ │ │ mlseq r2, r8, r7, sl │ │ │ │ - rsbeq sl, r2, r8, lsl #13 │ │ │ │ - rsbeq r1, r1, r0, asr sp │ │ │ │ - rsbeq sl, r2, lr, ror #12 │ │ │ │ - rsbeq r1, r1, r6, lsr sp │ │ │ │ - rsbeq sl, r2, r4, ror r7 │ │ │ │ - rsbeq sl, r2, r6, ror r7 │ │ │ │ + rsbeq sl, r2, r0, lsr #15 │ │ │ │ + mlseq r2, r0, r6, sl │ │ │ │ + rsbeq r1, r1, r8, asr sp │ │ │ │ + rsbeq sl, r2, r6, ror r6 │ │ │ │ + rsbeq r1, r1, lr, lsr sp │ │ │ │ + rsbeq sl, r2, ip, ror r7 │ │ │ │ rsbeq sl, r2, lr, ror r7 │ │ │ │ - rsbeq sl, r2, r8, ror r7 │ │ │ │ - ldrdeq sl, [r2], #-84 @ 0xffffffac @ │ │ │ │ - mlseq r1, ip, ip, r1 │ │ │ │ - strhteq sl, [r2], #-90 @ 0xffffffa6 │ │ │ │ - rsbeq r1, r1, r2, lsl #25 │ │ │ │ - rsbeq sl, r2, r2, lsr #11 │ │ │ │ - rsbeq pc, r6, ip, lsl #14 │ │ │ │ - rsbeq sl, r2, r6, lsl #11 │ │ │ │ - rsbeq r1, r1, ip, asr #24 │ │ │ │ + rsbeq sl, r2, r6, lsl #15 │ │ │ │ + rsbeq sl, r2, r0, lsl #15 │ │ │ │ + ldrdeq sl, [r2], #-92 @ 0xffffffa4 @ │ │ │ │ + rsbeq r1, r1, r4, lsr #25 │ │ │ │ + rsbeq sl, r2, r2, asr #11 │ │ │ │ + rsbeq r1, r1, sl, lsl #25 │ │ │ │ + rsbeq sl, r2, sl, lsr #11 │ │ │ │ + rsbeq pc, r6, r4, lsl r7 @ │ │ │ │ + rsbeq sl, r2, lr, lsl #11 │ │ │ │ + rsbeq r1, r1, r4, asr ip │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ blhi 30f70c >::_M_default_append(unsigned int)@@Base+0x8cb48> │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x0090f8cc │ │ │ │ addlt r4, pc, r4, asr sp @ │ │ │ │ @ instruction: 0x46174c54 │ │ │ │ @@ -459882,16 +459882,16 @@ │ │ │ │ ldrbtmi r4, [r8], #-1569 @ 0xfffff9df │ │ │ │ ldc2 6, cr15, [r4, #-268]! @ 0xfffffef4 │ │ │ │ @ instruction: 0xf63de7a8 │ │ │ │ svclt 0x0000e9c0 │ │ │ │ rsbeq sl, ip, r8, lsr #15 │ │ │ │ @ instruction: 0x000011b8 │ │ │ │ rsbeq sl, ip, ip, lsl #14 │ │ │ │ - rsbeq sl, r2, sl, lsl #7 │ │ │ │ - rsbeq r1, r1, r2, asr sl │ │ │ │ + mlseq r2, r2, r3, sl │ │ │ │ + rsbeq r1, r1, sl, asr sl │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00b8f8cc │ │ │ │ addlt r4, r9, r6, ror #26 │ │ │ │ strmi r4, [r6], -r6, ror #24 │ │ │ │ @ instruction: 0x4693447d │ │ │ │ @@ -459994,20 +459994,20 @@ │ │ │ │ mvnscc pc, pc, asr #32 │ │ │ │ @ instruction: 0xf6434478 │ │ │ │ smlsld pc, pc, r3, ip @ │ │ │ │ ldm lr, {r0, r2, r3, r4, r5, r9, sl, ip, sp, lr, pc}^ │ │ │ │ rsbeq sl, ip, r0, lsr r6 │ │ │ │ @ instruction: 0x000011b8 │ │ │ │ strdeq sl, [ip], #-92 @ 0xffffffa4 @ │ │ │ │ - rsbeq sl, r2, r4, ror #5 │ │ │ │ - rsbeq sl, r2, lr, lsl r2 │ │ │ │ - rsbeq r1, r1, r6, ror #17 │ │ │ │ - rsbeq sl, r2, sl, lsl #4 │ │ │ │ - rsbeq sl, r2, sl, asr #3 │ │ │ │ - mlseq r1, r0, r8, r1 │ │ │ │ + rsbeq sl, r2, ip, ror #5 │ │ │ │ + rsbeq sl, r2, r6, lsr #4 │ │ │ │ + rsbeq r1, r1, lr, ror #17 │ │ │ │ + rsbeq sl, r2, r2, lsl r2 │ │ │ │ + ldrdeq sl, [r2], #-18 @ 0xffffffee @ │ │ │ │ + mlseq r1, r8, r8, r1 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ blhi 60fa58 │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x0070f8cc │ │ │ │ bmi ff2c07dc │ │ │ │ @ instruction: 0x460f469a │ │ │ │ @@ -460202,23 +460202,23 @@ │ │ │ │ @ instruction: 0xf63ce7b8 │ │ │ │ svclt 0x0000ef44 │ │ │ │ ... │ │ │ │ ldmibls r9, {r1, r3, r4, r7, r8, fp, ip, pc} │ │ │ │ svccc 0x00b99999 │ │ │ │ rsbeq sl, ip, ip, asr r4 │ │ │ │ @ instruction: 0x000011b8 │ │ │ │ - rsbeq r9, r2, r8, asr #31 │ │ │ │ - mlseq r1, r0, r6, r1 │ │ │ │ - rsbeq r9, r2, lr, lsl pc │ │ │ │ - rsbeq r1, r1, r6, ror #11 │ │ │ │ + ldrdeq r9, [r2], #-240 @ 0xffffff10 @ │ │ │ │ + mlseq r1, r8, r6, r1 │ │ │ │ + rsbeq r9, r2, r6, lsr #30 │ │ │ │ + rsbeq r1, r1, lr, ror #11 │ │ │ │ strdeq sl, [ip], #-20 @ 0xffffffec @ │ │ │ │ - rsbeq r9, r2, ip, lsr #29 │ │ │ │ - rsbeq r1, r1, r4, ror r5 │ │ │ │ - mlseq r2, r2, lr, r9 │ │ │ │ - rsbeq r1, r1, sl, asr r5 │ │ │ │ + strhteq r9, [r2], #-228 @ 0xffffff1c │ │ │ │ + rsbeq r1, r1, ip, ror r5 │ │ │ │ + mlseq r2, sl, lr, r9 │ │ │ │ + rsbeq r1, r1, r2, ror #10 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x0098f8cc │ │ │ │ pkhbtmi fp, sl, r1, lsl #1 │ │ │ │ strmi r2, [r7], -r0, lsl #8 │ │ │ │ movwcs lr, #18893 @ 0x49cd │ │ │ │ @@ -460335,20 +460335,20 @@ │ │ │ │ stmdami fp, {r0, r1, r3, r5, r6, r7, fp, ip, sp, lr, pc} │ │ │ │ mvnscc pc, pc, asr #32 │ │ │ │ @ instruction: 0xf6434478 │ │ │ │ ldr pc, [pc, -r5, lsr #19]! │ │ │ │ rsbeq sl, ip, r8, lsl #2 │ │ │ │ @ instruction: 0x000011b8 │ │ │ │ rsbeq sl, ip, r0, asr #1 │ │ │ │ - mlseq r2, r4, sp, r9 │ │ │ │ - strhteq r9, [r2], #-198 @ 0xffffff3a │ │ │ │ - rsbeq r1, r1, lr, ror r3 │ │ │ │ - mlseq r2, ip, ip, r9 │ │ │ │ - rsbeq r9, r2, lr, ror #24 │ │ │ │ - rsbeq r1, r1, r4, lsr r3 │ │ │ │ + mlseq r2, ip, sp, r9 │ │ │ │ + strhteq r9, [r2], #-206 @ 0xffffff32 │ │ │ │ + rsbeq r1, r1, r6, lsl #7 │ │ │ │ + rsbeq r9, r2, r4, lsr #25 │ │ │ │ + rsbeq r9, r2, r6, ror ip │ │ │ │ + rsbeq r1, r1, ip, lsr r3 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ blhi 28ffb0 >::_M_default_append(unsigned int)@@Base+0xd3ec> │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x0038f8cc │ │ │ │ @ instruction: 0x4674f8df │ │ │ │ strmi fp, [sp], -r7, lsr #1 │ │ │ │ @@ -460572,15 +460572,15 @@ │ │ │ │ vstr d0, [r2, #772] @ 0x304 │ │ │ │ vmov.f64 d0, #112 @ 0x3f800000 1.0 │ │ │ │ bls 75ba7c │ │ │ │ ldc 8, cr9, [pc, #48] @ 1d4eb0 │ │ │ │ @ instruction: 0xf8420bbd │ │ │ │ bls 830f20 │ │ │ │ @ instruction: 0xf8429306 │ │ │ │ - bls 86cf28 │ │ │ │ + bls 86cf28 │ │ │ │ @ instruction: 0xf2fa18d7 │ │ │ │ bls 753824 │ │ │ │ ldrmi r9, [r0], #2822 @ 0xb06 │ │ │ │ bleq 2104bc │ │ │ │ blls 7e5f0c │ │ │ │ blvc 210508 │ │ │ │ @ instruction: 0xed825919 │ │ │ │ @@ -460762,24 +460762,24 @@ │ │ │ │ blx 1291c4e │ │ │ │ svclt 0x0000e6f1 │ │ │ │ andhi pc, r0, pc, lsr #7 │ │ │ │ ... │ │ │ │ rsbeq r9, ip, r0, lsl #30 │ │ │ │ @ instruction: 0x000011b8 │ │ │ │ ldrdeq r9, [ip], #-228 @ 0xffffff1c @ │ │ │ │ - rsbeq r9, r2, r0, ror #22 │ │ │ │ - rsbeq r9, r2, r6, lsr #21 │ │ │ │ - rsbeq r9, r2, r2, ror #15 │ │ │ │ - rsbeq r9, r2, r4, lsr #14 │ │ │ │ - rsbeq r0, r1, ip, ror #27 │ │ │ │ - rsbeq r9, r2, r8, ror #12 │ │ │ │ - rsbeq r0, r1, r0, lsr sp │ │ │ │ + rsbeq r9, r2, r8, ror #22 │ │ │ │ + rsbeq r9, r2, lr, lsr #21 │ │ │ │ + rsbeq r9, r2, sl, ror #15 │ │ │ │ + rsbeq r9, r2, ip, lsr #14 │ │ │ │ + strdeq r0, [r1], #-212 @ 0xffffff2c @ │ │ │ │ + rsbeq r9, r2, r0, ror r6 │ │ │ │ + rsbeq r0, r1, r8, lsr sp │ │ │ │ @ instruction: 0xffffd547 │ │ │ │ - rsbeq r9, r2, r8, lsl r6 │ │ │ │ - rsbeq r0, r1, r0, ror #25 │ │ │ │ + rsbeq r9, r2, r0, lsr #12 │ │ │ │ + rsbeq r0, r1, r8, ror #25 │ │ │ │ @ instruction: 0xffffd4bd │ │ │ │ vtst.8 d20, d0, d25 │ │ │ │ ldrbtmi r5, [r8], #-469 @ 0xfffffe2b │ │ │ │ @ instruction: 0xf642300c │ │ │ │ ldmdami r7!, {r0, r3, r5, r6, r8, sl, fp, ip, sp, lr, pc} │ │ │ │ mvnscc pc, pc, asr #32 │ │ │ │ @ instruction: 0xf6424478 │ │ │ │ @@ -460831,30 +460831,30 @@ │ │ │ │ vtst.8 d20, d0, d4 │ │ │ │ ldrbtmi r5, [r8], #-474 @ 0xfffffe26 │ │ │ │ @ instruction: 0xf642300c │ │ │ │ ldmdami r2, {r0, r1, r8, sl, fp, ip, sp, lr, pc} │ │ │ │ mvnscc pc, pc, asr #32 │ │ │ │ @ instruction: 0xf6424478 │ │ │ │ @ instruction: 0xe798fdbd │ │ │ │ - rsbeq r9, r2, sl, ror #10 │ │ │ │ - rsbeq r0, r1, r0, lsr ip │ │ │ │ - rsbeq r9, r2, sl, asr #10 │ │ │ │ - rsbeq r0, r1, r0, lsl ip │ │ │ │ - rsbeq r9, r2, lr, lsr #10 │ │ │ │ - strdeq r0, [r1], #-180 @ 0xffffff4c @ │ │ │ │ - rsbeq r9, r2, r2, lsl r5 │ │ │ │ - ldrdeq r0, [r1], #-184 @ 0xffffff48 @ │ │ │ │ - strdeq r9, [r2], #-70 @ 0xffffffba @ │ │ │ │ - strhteq r0, [r1], #-188 @ 0xffffff44 │ │ │ │ - ldrdeq r9, [r2], #-74 @ 0xffffffb6 @ │ │ │ │ - rsbeq r0, r1, r0, lsr #23 │ │ │ │ - strhteq r9, [r2], #-78 @ 0xffffffb2 │ │ │ │ - rsbeq r0, r1, r4, lsl #23 │ │ │ │ - mlseq r2, lr, r4, r9 │ │ │ │ - rsbeq r0, r1, r4, ror #22 │ │ │ │ + rsbeq r9, r2, r2, ror r5 │ │ │ │ + rsbeq r0, r1, r8, lsr ip │ │ │ │ + rsbeq r9, r2, r2, asr r5 │ │ │ │ + rsbeq r0, r1, r8, lsl ip │ │ │ │ + rsbeq r9, r2, r6, lsr r5 │ │ │ │ + strdeq r0, [r1], #-188 @ 0xffffff44 @ │ │ │ │ + rsbeq r9, r2, sl, lsl r5 │ │ │ │ + rsbeq r0, r1, r0, ror #23 │ │ │ │ + strdeq r9, [r2], #-78 @ 0xffffffb2 @ │ │ │ │ + rsbeq r0, r1, r4, asr #23 │ │ │ │ + rsbeq r9, r2, r2, ror #9 │ │ │ │ + rsbeq r0, r1, r8, lsr #23 │ │ │ │ + rsbeq r9, r2, r6, asr #9 │ │ │ │ + rsbeq r0, r1, ip, lsl #23 │ │ │ │ + rsbeq r9, r2, r6, lsr #9 │ │ │ │ + rsbeq r0, r1, ip, ror #22 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ blhi 31079c >::_M_default_append(unsigned int)@@Base+0x8dbd8> │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ ldrbeq pc, [r0, #2252] @ 0x8cc @ │ │ │ │ @ instruction: 0xf8df4690 │ │ │ │ ldrmi r2, [fp], r8, ror #8 │ │ │ │ @@ -461137,28 +461137,28 @@ │ │ │ │ ldrbtmi r9, [r8], #-2317 @ 0xfffff6f3 │ │ │ │ blx 1a9305a │ │ │ │ ldrbt r9, [r1], -sp, lsl #20 │ │ │ │ andeq r0, r0, r0 │ │ │ │ cdpcc 0, 11, cr0, cr0, cr0, {0} │ │ │ │ rsbeq r9, ip, r4, lsl r7 │ │ │ │ @ instruction: 0x000011b8 │ │ │ │ - rsbeq sp, r0, ip, lsl #16 │ │ │ │ - rsbeq sp, r0, r6, ror #15 │ │ │ │ - rsbeq r9, r2, r0, lsl #6 │ │ │ │ - rsbeq r0, r1, r8, asr #19 │ │ │ │ - rsbeq r9, r2, r4, ror #5 │ │ │ │ - rsbeq r0, r1, ip, lsr #19 │ │ │ │ + rsbeq sp, r0, r4, lsl r8 │ │ │ │ + rsbeq sp, r0, lr, ror #15 │ │ │ │ + rsbeq r9, r2, r8, lsl #6 │ │ │ │ + ldrdeq r0, [r1], #-144 @ 0xffffff70 @ │ │ │ │ + rsbeq r9, r2, ip, ror #5 │ │ │ │ + strhteq r0, [r1], #-148 @ 0xffffff6c │ │ │ │ rsbeq r9, ip, sl, lsr #11 │ │ │ │ - rsbeq r9, r2, r8, lsl #5 │ │ │ │ - rsbeq r0, r1, r0, asr r9 │ │ │ │ - rsbeq sp, r0, lr, asr #14 │ │ │ │ - rsbeq r9, r2, r8, ror r0 │ │ │ │ - rsbeq r0, r1, r0, asr #14 │ │ │ │ - rsbeq r8, r2, r6, ror #31 │ │ │ │ - rsbeq r0, r1, lr, lsr #13 │ │ │ │ + mlseq r2, r0, r2, r9 │ │ │ │ + rsbeq r0, r1, r8, asr r9 │ │ │ │ + rsbeq sp, r0, r6, asr r7 │ │ │ │ + rsbeq r9, r2, r0, lsl #1 │ │ │ │ + rsbeq r0, r1, r8, asr #14 │ │ │ │ + rsbeq r8, r2, lr, ror #31 │ │ │ │ + strhteq r0, [r1], #-102 @ 0xffffff9a │ │ │ │ vmax.u8 d20, d15, d24 │ │ │ │ @ instruction: 0xf640fe0b │ │ │ │ andls r1, r0, #-1879048183 @ 0x90000009 │ │ │ │ blmi ffcfbff4 │ │ │ │ ldrbtmi r6, [fp], #-2065 @ 0xfffff7ef │ │ │ │ ldrmi r2, [r8], r4, lsl #4 │ │ │ │ @ instruction: 0xf9f0f640 │ │ │ │ @@ -461227,15 +461227,15 @@ │ │ │ │ vbsl d25, d8, d12 │ │ │ │ eorls pc, r0, r3, ror lr @ │ │ │ │ vmax.u16 d20, d8, d24 │ │ │ │ @ instruction: 0xf8d6fe9b │ │ │ │ ldrmi r2, [r4], -r0, lsl #1 │ │ │ │ @ instruction: 0xf0002a00 │ │ │ │ blls 8f5f14 │ │ │ │ - bls 867194 │ │ │ │ + bls 867194 │ │ │ │ stmib sp, {r3, r5, r9, sl, lr}^ │ │ │ │ strmi r7, [r0, r0, lsl #16]! │ │ │ │ @ instruction: 0xf0402801 │ │ │ │ @ instruction: 0xf8d882d5 │ │ │ │ blcs 6218e4 │ │ │ │ @ instruction: 0x4628d13d │ │ │ │ mrc2 3, 2, pc, cr8, cr8, {2} │ │ │ │ @@ -461390,18 +461390,18 @@ │ │ │ │ adcmi r3, fp, #204 @ 0xcc │ │ │ │ strbmi sp, [r8, #3311] @ 0xcef │ │ │ │ orrshi pc, r2, #0 │ │ │ │ stmdaeq r8, {r3, r8, ip, sp, lr, pc} │ │ │ │ svclt 0x0000e7e4 │ │ │ │ andhi pc, r0, pc, lsr #7 │ │ │ │ ... │ │ │ │ - rsbeq r8, r2, lr, lsl #31 │ │ │ │ - rsbeq r8, r2, r0, ror sp │ │ │ │ - rsbeq r6, r7, lr, lsl #8 │ │ │ │ - rsbeq r8, r2, r2, asr lr │ │ │ │ + mlseq r2, r6, pc, r8 @ │ │ │ │ + rsbeq r8, r2, r8, ror sp │ │ │ │ + rsbeq r6, r7, r6, lsl r4 │ │ │ │ + rsbeq r8, r2, sl, asr lr │ │ │ │ stc 6, cr4, [sp, #160] @ 0xa0 │ │ │ │ vqrdmulh.s d23, d15, d14 │ │ │ │ @ instruction: 0xf63cfc31 │ │ │ │ mcrr 8, 2, lr, r1, cr14 │ │ │ │ vldr d0, [pc, #88] @ 1d5bd8 │ │ │ │ vmov.s16 r5, d22[2] │ │ │ │ vldr d6, [sp, #24] │ │ │ │ @@ -461585,21 +461585,21 @@ │ │ │ │ strtmi r9, [r8], -sp, lsl #18 │ │ │ │ @ instruction: 0xffe0f641 │ │ │ │ mvnne pc, r0, asr #12 │ │ │ │ svclt 0x0000e7bd │ │ │ │ andeq r0, r0, r0 │ │ │ │ cdpcc 0, 11, cr0, cr0, cr0, {0} │ │ │ │ ... │ │ │ │ - rsbeq r8, r2, r4, ror ip │ │ │ │ - rsbeq r8, r2, r0, lsr #19 │ │ │ │ - rsbeq r0, r1, r8, rrx │ │ │ │ - rsbeq r8, r2, r8, ror #18 │ │ │ │ - rsbeq r0, r1, r4, lsr r0 │ │ │ │ - rsbeq r8, r2, r6, ror #17 │ │ │ │ - strhteq pc, [r0], #-246 @ 0xffffff0a @ │ │ │ │ + rsbeq r8, r2, ip, ror ip │ │ │ │ + rsbeq r8, r2, r8, lsr #19 │ │ │ │ + rsbeq r0, r1, r0, ror r0 │ │ │ │ + rsbeq r8, r2, r0, ror r9 │ │ │ │ + rsbeq r0, r1, ip, lsr r0 │ │ │ │ + rsbeq r8, r2, lr, ror #17 │ │ │ │ + strhteq pc, [r0], #-254 @ 0xffffff02 @ │ │ │ │ vhadd.s8 d25, d0, d13 │ │ │ │ @ instruction: 0xf8df7132 │ │ │ │ ldrbtmi r0, [r8], #-1556 @ 0xfffff9ec │ │ │ │ @ instruction: 0xf641300c │ │ │ │ @ instruction: 0xf8dffefd │ │ │ │ stmdbls sp, {r2, r3, r9, sl} │ │ │ │ @ instruction: 0xf6414478 │ │ │ │ @@ -461715,15 +461715,15 @@ │ │ │ │ blls d3612c │ │ │ │ blls d562c4 │ │ │ │ @ instruction: 0xf63d6818 │ │ │ │ ldmdavs fp!, {r0, r2, r4, r6, r7, sl, fp, ip, sp, lr, pc} │ │ │ │ vldrle d2, [r2, #-0] │ │ │ │ andcs r9, r1, lr, lsr #22 │ │ │ │ @ instruction: 0xf8d3465c │ │ │ │ - blls 886078 │ │ │ │ + blls 886078 │ │ │ │ movwcs r1, #3866 @ 0xf1a │ │ │ │ svcne 0x0004f852 │ │ │ │ @ instruction: 0xf8d13301 │ │ │ │ @ instruction: 0xf84c112c │ │ │ │ ldmdavs r9!, {r0, r5} │ │ │ │ blle fff26abc │ │ │ │ strtmi r4, [r8], -r3, lsr #13 │ │ │ │ @@ -461759,15 +461759,15 @@ │ │ │ │ stmdacs r1, {r0, r3, r4, r7, r8, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ strthi pc, [r0], #-64 @ 0xffffffc0 │ │ │ │ ldrd pc, [r0], -r7 │ │ │ │ svceq 0x0000f1be │ │ │ │ blls e8d580 │ │ │ │ @ instruction: 0xf8d3465c │ │ │ │ blls dc6124 │ │ │ │ - blls 870188 │ │ │ │ + blls 870188 │ │ │ │ movwcs r1, #3865 @ 0xf19 │ │ │ │ svccs 0x0004f851 │ │ │ │ ldrdcs pc, [ip, -r2]! │ │ │ │ vmlsl.s8 q9, d0, d0 │ │ │ │ @ instruction: 0xf85c815f │ │ │ │ @ instruction: 0xf8402022 │ │ │ │ movwcc r2, #4131 @ 0x1023 │ │ │ │ @@ -461982,26 +461982,26 @@ │ │ │ │ mrc 15, 5, fp, cr0, cr8, {5} │ │ │ │ vstr d7, [r4, #280] @ 0x118 │ │ │ │ @ instruction: 0xf7ff7b1c │ │ │ │ svclt 0x0000bb21 │ │ │ │ andeq r0, r0, r0 │ │ │ │ andhi r0, r0, r0 │ │ │ │ ... │ │ │ │ - mlseq r2, r2, r8, r8 │ │ │ │ - rsbeq pc, r0, r8, asr pc @ │ │ │ │ - rsbeq r8, r2, r2, ror r8 │ │ │ │ - rsbeq pc, r0, r8, lsr pc @ │ │ │ │ - rsbeq r8, r2, sl, lsr r8 │ │ │ │ - rsbeq r8, r2, r0, lsl #14 │ │ │ │ - rsbeq r5, r5, r2, asr #13 │ │ │ │ - rsbeq r8, r2, r6, asr r4 │ │ │ │ - rsbeq pc, r0, r6, lsr #22 │ │ │ │ - strhteq r8, [r2], #-60 @ 0xffffffc4 │ │ │ │ - rsbeq r8, r2, r6, asr r3 │ │ │ │ - rsbeq pc, r0, lr, lsl sl @ │ │ │ │ + mlseq r2, sl, r8, r8 │ │ │ │ + rsbeq pc, r0, r0, ror #30 │ │ │ │ + rsbeq r8, r2, sl, ror r8 │ │ │ │ + rsbeq pc, r0, r0, asr #30 │ │ │ │ + rsbeq r8, r2, r2, asr #16 │ │ │ │ + rsbeq r8, r2, r8, lsl #14 │ │ │ │ + rsbeq r5, r5, sl, asr #13 │ │ │ │ + rsbeq r8, r2, lr, asr r4 │ │ │ │ + rsbeq pc, r0, lr, lsr #22 │ │ │ │ + rsbeq r8, r2, r4, asr #7 │ │ │ │ + rsbeq r8, r2, lr, asr r3 │ │ │ │ + rsbeq pc, r0, r6, lsr #20 │ │ │ │ vmax.s8 q10, q6, q4 │ │ │ │ @ instruction: 0xf8d4fab9 │ │ │ │ bls a62810 │ │ │ │ ldmdavs r5, {r3, r4, r7, r9, lr} │ │ │ │ rscvc lr, r3, #323584 @ 0x4f000 │ │ │ │ @ instruction: 0xf6ff4191 │ │ │ │ blls 9810d0 │ │ │ │ @@ -462039,15 +462039,15 @@ │ │ │ │ @ instruction: 0x21a1f640 │ │ │ │ stcls 4, cr14, [r3], #-196 @ 0xffffff3c │ │ │ │ @ instruction: 0x4620901a │ │ │ │ ldrdvc pc, [r0], #139 @ 0x8b @ │ │ │ │ blx 1992eb0 │ │ │ │ b 69d890 │ │ │ │ svclt 0x00380320 │ │ │ │ - bls 867d98 │ │ │ │ + bls 867d98 │ │ │ │ movwcc r1, #4251 @ 0x109b │ │ │ │ vqsub.u8 d20, d16, d15 │ │ │ │ blls 576ae4 │ │ │ │ svcls 0x001846a1 │ │ │ │ @ instruction: 0xf8cb465c │ │ │ │ @ instruction: 0xf04f30e0 │ │ │ │ @ instruction: 0xf8cb33ff │ │ │ │ @@ -462269,15 +462269,15 @@ │ │ │ │ @ instruction: 0xf9c6f641 │ │ │ │ stmdbls sp, {r2, r3, r4, r6, r7, fp, lr} │ │ │ │ @ instruction: 0xf6414478 │ │ │ │ bls 555318 │ │ │ │ stclt 7, cr15, [r5, #1016]! @ 0x3f8 │ │ │ │ blvc 911f6c │ │ │ │ blpl 4123fc │ │ │ │ - blvs 891f74 │ │ │ │ + blvs 891f74 │ │ │ │ blvc 3521c4 >::_M_default_append(unsigned int)@@Base+0xcf600> │ │ │ │ blvs ff3d23fc │ │ │ │ blx 6124f4 │ │ │ │ mrc 15, 5, fp, cr0, cr8, {5} │ │ │ │ vstr d7, [r4, #280] @ 0x118 │ │ │ │ @ instruction: 0xf7ff7b1c │ │ │ │ @ instruction: 0xf1beb8cb │ │ │ │ @@ -462462,70 +462462,70 @@ │ │ │ │ @ instruction: 0xf641300c │ │ │ │ ldmdami ip!, {r0, r1, r6, fp, ip, sp, lr, pc} │ │ │ │ mvnscc pc, pc, asr #32 │ │ │ │ @ instruction: 0xf6414478 │ │ │ │ @ instruction: 0xe747f8fd │ │ │ │ @ instruction: 0x47ae147b │ │ │ │ svccc 0x00847ae1 │ │ │ │ - rsbeq r8, r2, lr, asr #3 │ │ │ │ - mlseq r0, lr, r8, pc @ │ │ │ │ - rsbeq fp, r0, r4, asr r3 │ │ │ │ - rsbeq r8, r2, ip, lsl r1 │ │ │ │ - rsbeq pc, r0, r2, ror #15 │ │ │ │ - strdeq r8, [r2], #-12 @ │ │ │ │ - rsbeq pc, r0, r2, asr #15 │ │ │ │ + ldrdeq r8, [r2], #-22 @ 0xffffffea @ │ │ │ │ + rsbeq pc, r0, r6, lsr #17 │ │ │ │ + rsbeq fp, r0, ip, asr r3 │ │ │ │ + rsbeq r8, r2, r4, lsr #2 │ │ │ │ + rsbeq pc, r0, sl, ror #15 │ │ │ │ + rsbeq r8, r2, r4, lsl #2 │ │ │ │ + rsbeq pc, r0, sl, asr #15 │ │ │ │ @ instruction: 0xffffbf8f │ │ │ │ - rsbeq r8, r2, r8, asr #32 │ │ │ │ - rsbeq r7, r2, r6, ror pc │ │ │ │ - rsbeq pc, r0, r6, asr #12 │ │ │ │ - rsbeq fp, r0, r8, asr #2 │ │ │ │ - rsbeq r7, r2, ip, lsr pc │ │ │ │ - rsbeq pc, r0, r2, lsl #12 │ │ │ │ - strhteq r7, [r2], #-228 @ 0xffffff1c │ │ │ │ - rsbeq pc, r0, r4, lsl #11 │ │ │ │ - rsbeq r2, r2, r2, lsl #3 │ │ │ │ - rsbeq r7, r2, r2, ror #28 │ │ │ │ - rsbeq pc, r0, sl, lsr #10 │ │ │ │ - rsbeq r7, r2, r4, asr #28 │ │ │ │ - rsbeq pc, r0, ip, lsl #10 │ │ │ │ - rsbeq r7, r2, r4, lsr #28 │ │ │ │ - rsbeq pc, r0, ip, ror #9 │ │ │ │ - rsbeq r7, r2, ip, asr #27 │ │ │ │ - mlseq r0, r4, r4, pc @ │ │ │ │ - strhteq r7, [r2], #-208 @ 0xffffff30 │ │ │ │ - rsbeq pc, r0, r8, ror r4 @ │ │ │ │ - rsbeq r7, r2, r8, lsr #26 │ │ │ │ - strdeq pc, [r0], #-48 @ 0xffffffd0 @ │ │ │ │ - rsbeq ip, r0, r0, asr r2 │ │ │ │ - ldrdeq r7, [r2], #-194 @ 0xffffff3e @ │ │ │ │ - mlseq r0, sl, r3, pc @ │ │ │ │ - rsbeq r7, r2, lr, lsr #25 │ │ │ │ - rsbeq pc, r0, r6, ror r3 @ │ │ │ │ - rsbeq r7, r2, ip, lsl #25 │ │ │ │ - rsbeq pc, r0, r2, asr r3 @ │ │ │ │ - rsbeq r7, r2, sl, asr ip │ │ │ │ - rsbeq pc, r0, r2, lsr #6 │ │ │ │ - rsbeq r7, r2, lr, lsr ip │ │ │ │ - rsbeq pc, r0, r4, lsl #6 │ │ │ │ - rsbeq r7, r2, r0, lsl #24 │ │ │ │ - rsbeq pc, r0, r8, asr #5 │ │ │ │ - rsbeq r7, r2, r0, ror #23 │ │ │ │ - rsbeq pc, r0, r8, lsr #5 │ │ │ │ - rsbeq r7, r2, r0, asr #23 │ │ │ │ - rsbeq pc, r0, r8, lsl #5 │ │ │ │ - mlseq r2, r6, fp, r7 │ │ │ │ - rsbeq pc, r0, lr, asr r2 @ │ │ │ │ - rsbeq r7, r2, r8, ror fp │ │ │ │ - rsbeq pc, r0, r0, asr #4 │ │ │ │ - rsbeq r7, r2, sl, asr fp │ │ │ │ - rsbeq pc, r0, r0, lsr #4 │ │ │ │ - rsbeq r7, r2, sl, lsr fp │ │ │ │ - rsbeq pc, r0, r0, lsl #4 │ │ │ │ - rsbeq r7, r2, lr, lsl fp │ │ │ │ - rsbeq pc, r0, r4, ror #3 │ │ │ │ + rsbeq r8, r2, r0, asr r0 │ │ │ │ + rsbeq r7, r2, lr, ror pc │ │ │ │ + rsbeq pc, r0, lr, asr #12 │ │ │ │ + rsbeq fp, r0, r0, asr r1 │ │ │ │ + rsbeq r7, r2, r4, asr #30 │ │ │ │ + rsbeq pc, r0, sl, lsl #12 │ │ │ │ + strhteq r7, [r2], #-236 @ 0xffffff14 │ │ │ │ + rsbeq pc, r0, ip, lsl #11 │ │ │ │ + rsbeq r2, r2, sl, lsl #3 │ │ │ │ + rsbeq r7, r2, sl, ror #28 │ │ │ │ + rsbeq pc, r0, r2, lsr r5 @ │ │ │ │ + rsbeq r7, r2, ip, asr #28 │ │ │ │ + rsbeq pc, r0, r4, lsl r5 @ │ │ │ │ + rsbeq r7, r2, ip, lsr #28 │ │ │ │ + strdeq pc, [r0], #-68 @ 0xffffffbc @ │ │ │ │ + ldrdeq r7, [r2], #-212 @ 0xffffff2c @ │ │ │ │ + mlseq r0, ip, r4, pc @ │ │ │ │ + strhteq r7, [r2], #-216 @ 0xffffff28 │ │ │ │ + rsbeq pc, r0, r0, lsl #9 │ │ │ │ + rsbeq r7, r2, r0, lsr sp │ │ │ │ + strdeq pc, [r0], #-56 @ 0xffffffc8 @ │ │ │ │ + rsbeq ip, r0, r8, asr r2 │ │ │ │ + ldrdeq r7, [r2], #-202 @ 0xffffff36 @ │ │ │ │ + rsbeq pc, r0, r2, lsr #7 │ │ │ │ + strhteq r7, [r2], #-198 @ 0xffffff3a │ │ │ │ + rsbeq pc, r0, lr, ror r3 @ │ │ │ │ + mlseq r2, r4, ip, r7 │ │ │ │ + rsbeq pc, r0, sl, asr r3 @ │ │ │ │ + rsbeq r7, r2, r2, ror #24 │ │ │ │ + rsbeq pc, r0, sl, lsr #6 │ │ │ │ + rsbeq r7, r2, r6, asr #24 │ │ │ │ + rsbeq pc, r0, ip, lsl #6 │ │ │ │ + rsbeq r7, r2, r8, lsl #24 │ │ │ │ + ldrdeq pc, [r0], #-32 @ 0xffffffe0 @ │ │ │ │ + rsbeq r7, r2, r8, ror #23 │ │ │ │ + strhteq pc, [r0], #-32 @ 0xffffffe0 @ │ │ │ │ + rsbeq r7, r2, r8, asr #23 │ │ │ │ + mlseq r0, r0, r2, pc @ │ │ │ │ + mlseq r2, lr, fp, r7 │ │ │ │ + rsbeq pc, r0, r6, ror #4 │ │ │ │ + rsbeq r7, r2, r0, lsl #23 │ │ │ │ + rsbeq pc, r0, r8, asr #4 │ │ │ │ + rsbeq r7, r2, r2, ror #22 │ │ │ │ + rsbeq pc, r0, r8, lsr #4 │ │ │ │ + rsbeq r7, r2, r2, asr #22 │ │ │ │ + rsbeq pc, r0, r8, lsl #4 │ │ │ │ + rsbeq r7, r2, r6, lsr #22 │ │ │ │ + rsbeq pc, r0, ip, ror #3 │ │ │ │ bne f15084 │ │ │ │ ldrbtmi r4, [r9], #-1600 @ 0xfffff9c0 │ │ │ │ stc2 3, cr15, [r8], #328 @ 0x148 │ │ │ │ @ instruction: 0xf8dfb150 │ │ │ │ strbmi r1, [r0], -ip, lsr #20 │ │ │ │ tstls ip, r9, ror r4 │ │ │ │ @ instruction: 0xff78f353 │ │ │ │ @@ -462717,15 +462717,15 @@ │ │ │ │ bleq 212650 │ │ │ │ ldrdcs pc, [r4], -r8 │ │ │ │ adcsvs pc, r2, #8388608 @ 0x800000 │ │ │ │ blvs ff212ad4 │ │ │ │ blvc 292460 >::_M_default_append(unsigned int)@@Base+0xf89c> │ │ │ │ blvs ff3d2aec │ │ │ │ blx 612be4 │ │ │ │ - blls 88d7bc │ │ │ │ + blls 88d7bc │ │ │ │ @ instruction: 0xf8534640 │ │ │ │ @ instruction: 0xf6f92024 │ │ │ │ stmdacs r1, {r0, r2, r3, r4, r5, r6, r8, fp, ip, sp, lr, pc} │ │ │ │ ldrdls sp, [sp], -lr │ │ │ │ mvnseq pc, r0, asr #12 │ │ │ │ smmlseq ip, pc, r8, pc @ │ │ │ │ andcc r4, ip, r8, ror r4 │ │ │ │ @@ -462962,19 +462962,19 @@ │ │ │ │ stmdavs r0!, {r3, r4, sl, fp, ip, pc} │ │ │ │ blx ff59413c │ │ │ │ stmdavs r0!, {r0, r1, r2, r9, sl, lr} │ │ │ │ @ instruction: 0xf8aef357 │ │ │ │ @ instruction: 0xee071a3f │ │ │ │ stmdavs r0!, {r4, r7, r9, fp, ip, sp, lr} │ │ │ │ blvc ffbd2ed4 │ │ │ │ - blvc 892a2c │ │ │ │ + blvc 892a2c │ │ │ │ blx ff214158 │ │ │ │ beq 612c10 │ │ │ │ blpl 312a5c >::_M_default_append(unsigned int)@@Base+0x8fe98> │ │ │ │ - blvc 892a7c │ │ │ │ + blvc 892a7c │ │ │ │ blvs 212ee4 │ │ │ │ blmi ff312ef0 │ │ │ │ blcc ff392a90 │ │ │ │ blpl 392cac │ │ │ │ blvs 312e38 >::_M_default_append(unsigned int)@@Base+0x90274> │ │ │ │ blvs ff2d2ef0 │ │ │ │ blx 612fe8 │ │ │ │ @@ -463087,15 +463087,15 @@ │ │ │ │ vstr d7, [sp, #24] │ │ │ │ vstr d6, [sp, #128] @ 0x80 │ │ │ │ vstr d3, [sp, #112] @ 0x70 │ │ │ │ vstr d7, [sp, #104] @ 0x68 │ │ │ │ vqrdmulh.s32 d21, d9, d22 │ │ │ │ @ instruction: 0xed9df937 │ │ │ │ stmdavs fp!, {r2, r3, r4, r8, r9, fp, ip, sp}^ │ │ │ │ - blvc 892c60 │ │ │ │ + blvc 892c60 │ │ │ │ blmi 1212ebc │ │ │ │ adcsvs pc, r0, #12582912 @ 0xc00000 │ │ │ │ blvs a12c6c │ │ │ │ blpl b92c70 │ │ │ │ blcs 292a48 >::_M_default_append(unsigned int)@@Base+0xfe84> │ │ │ │ blmi ff3130c4 │ │ │ │ blmi ff2930d8 │ │ │ │ @@ -463170,89 +463170,89 @@ │ │ │ │ ldmdami r2, {r0, r2, r3, r4, r5, r7, r9, fp, ip, sp, lr, pc}^ │ │ │ │ ldrbtmi r9, [r8], #-2317 @ 0xfffff6f3 │ │ │ │ blx 2015026 │ │ │ │ @ instruction: 0xf7fd9a0d │ │ │ │ svclt 0x0000be9c │ │ │ │ ... │ │ │ │ subsmi r0, r9, r0 │ │ │ │ - rsbeq r0, r6, r6, lsr #18 │ │ │ │ - rsbeq r2, r2, ip, lsl #8 │ │ │ │ - rsbeq r7, r0, lr, lsr #3 │ │ │ │ - rsbeq pc, r0, r4, asr #4 │ │ │ │ - strdeq r1, [r2], #-182 @ 0xffffff4a @ │ │ │ │ - rsbeq r2, r2, sl, lsl #27 │ │ │ │ - rsbeq r2, r2, lr, ror sp │ │ │ │ - mlseq r2, r6, ip, r1 │ │ │ │ - rsbeq r7, r2, lr, asr r9 │ │ │ │ - rsbeq pc, r0, r4, lsr #32 │ │ │ │ - rsbeq r7, r2, ip, lsr r9 │ │ │ │ - rsbeq pc, r0, r2 │ │ │ │ - rsbeq fp, r0, r4, asr sp │ │ │ │ - rsbeq r7, r2, ip, lsr #16 │ │ │ │ - strdeq lr, [r0], #-226 @ 0xffffff1e @ │ │ │ │ - rsbeq r7, r2, ip, lsl #16 │ │ │ │ - ldrdeq lr, [r0], #-226 @ 0xffffff1e @ │ │ │ │ - rsbeq r7, r2, r8, ror #15 │ │ │ │ - rsbeq lr, r0, lr, lsr #29 │ │ │ │ - rsbeq pc, r1, r2, asr #27 │ │ │ │ - rsbeq r7, r2, ip, lsr #15 │ │ │ │ - rsbeq lr, r0, r2, ror lr │ │ │ │ - rsbeq r6, r2, r2, lsl #26 │ │ │ │ - rsbeq r7, r2, r8, ror #13 │ │ │ │ - rsbeq lr, r0, lr, lsr #27 │ │ │ │ - rsbeq fp, r0, ip, asr fp │ │ │ │ - rsbeq r7, r2, sl, ror r6 │ │ │ │ - rsbeq lr, r0, r0, asr #26 │ │ │ │ - rsbeq r7, r2, sl, asr r6 │ │ │ │ - rsbeq lr, r0, lr, lsl sp │ │ │ │ - rsbeq r7, r2, r8, lsr #12 │ │ │ │ - rsbeq lr, r0, lr, ror #25 │ │ │ │ - strdeq r7, [r2], #-84 @ 0xffffffac @ │ │ │ │ - strhteq lr, [r0], #-202 @ 0xffffff36 │ │ │ │ - ldrdeq r7, [r2], #-80 @ 0xffffffb0 @ │ │ │ │ - mlseq r0, r6, ip, lr │ │ │ │ - rsbeq r7, r2, ip, lsr #11 │ │ │ │ - rsbeq lr, r0, r2, ror ip │ │ │ │ - rsbeq r7, r2, sl, ror r5 │ │ │ │ - rsbeq lr, r0, r0, asr #24 │ │ │ │ - rsbeq r7, r2, r6, asr r5 │ │ │ │ - rsbeq lr, r0, ip, lsl ip │ │ │ │ - rsbeq r7, r2, r4, lsr #10 │ │ │ │ - rsbeq lr, r0, sl, ror #23 │ │ │ │ - strdeq r7, [r2], #-76 @ 0xffffffb4 @ │ │ │ │ - rsbeq lr, r0, r0, asr #23 │ │ │ │ - ldrdeq r7, [r2], #-76 @ 0xffffffb4 @ │ │ │ │ - rsbeq lr, r0, r0, lsr #23 │ │ │ │ - strhteq r7, [r2], #-76 @ 0xffffffb4 │ │ │ │ - rsbeq lr, r0, r0, lsl #23 │ │ │ │ - mlseq r2, ip, r4, r7 │ │ │ │ - rsbeq lr, r0, r0, ror #22 │ │ │ │ - rsbeq r7, r2, ip, ror r4 │ │ │ │ - rsbeq lr, r0, r0, asr #22 │ │ │ │ - rsbeq r7, r2, ip, asr r4 │ │ │ │ - rsbeq lr, r0, r0, lsr #22 │ │ │ │ - rsbeq r7, r2, ip, lsr r4 │ │ │ │ - rsbeq lr, r0, r0, lsl #22 │ │ │ │ - strdeq fp, [r0], #-128 @ 0xffffff80 @ │ │ │ │ + rsbeq r0, r6, lr, lsr #18 │ │ │ │ + rsbeq r2, r2, r4, lsl r4 │ │ │ │ + strhteq r7, [r0], #-22 @ 0xffffffea │ │ │ │ + rsbeq pc, r0, ip, asr #4 │ │ │ │ + strdeq r1, [r2], #-190 @ 0xffffff42 @ │ │ │ │ + mlseq r2, r2, sp, r2 │ │ │ │ + rsbeq r2, r2, r6, lsl #27 │ │ │ │ + mlseq r2, lr, ip, r1 │ │ │ │ + rsbeq r7, r2, r6, ror #18 │ │ │ │ + rsbeq pc, r0, ip, lsr #32 │ │ │ │ + rsbeq r7, r2, r4, asr #18 │ │ │ │ + rsbeq pc, r0, sl │ │ │ │ + rsbeq fp, r0, ip, asr sp │ │ │ │ + rsbeq r7, r2, r4, lsr r8 │ │ │ │ + strdeq lr, [r0], #-234 @ 0xffffff16 @ │ │ │ │ + rsbeq r7, r2, r4, lsl r8 │ │ │ │ + ldrdeq lr, [r0], #-234 @ 0xffffff16 @ │ │ │ │ + strdeq r7, [r2], #-112 @ 0xffffff90 @ │ │ │ │ + strhteq lr, [r0], #-230 @ 0xffffff1a │ │ │ │ + rsbeq pc, r1, sl, asr #27 │ │ │ │ + strhteq r7, [r2], #-116 @ 0xffffff8c │ │ │ │ + rsbeq lr, r0, sl, ror lr │ │ │ │ + rsbeq r6, r2, sl, lsl #26 │ │ │ │ + strdeq r7, [r2], #-96 @ 0xffffffa0 @ │ │ │ │ + strhteq lr, [r0], #-214 @ 0xffffff2a │ │ │ │ + rsbeq fp, r0, r4, ror #22 │ │ │ │ + rsbeq r7, r2, r2, lsl #13 │ │ │ │ + rsbeq lr, r0, r8, asr #26 │ │ │ │ + rsbeq r7, r2, r2, ror #12 │ │ │ │ + rsbeq lr, r0, r6, lsr #26 │ │ │ │ + rsbeq r7, r2, r0, lsr r6 │ │ │ │ + strdeq lr, [r0], #-198 @ 0xffffff3a @ │ │ │ │ + strdeq r7, [r2], #-92 @ 0xffffffa4 @ │ │ │ │ + rsbeq lr, r0, r2, asr #25 │ │ │ │ + ldrdeq r7, [r2], #-88 @ 0xffffffa8 @ │ │ │ │ + mlseq r0, lr, ip, lr │ │ │ │ + strhteq r7, [r2], #-84 @ 0xffffffac │ │ │ │ + rsbeq lr, r0, sl, ror ip │ │ │ │ + rsbeq r7, r2, r2, lsl #11 │ │ │ │ + rsbeq lr, r0, r8, asr #24 │ │ │ │ + rsbeq r7, r2, lr, asr r5 │ │ │ │ + rsbeq lr, r0, r4, lsr #24 │ │ │ │ + rsbeq r7, r2, ip, lsr #10 │ │ │ │ + strdeq lr, [r0], #-178 @ 0xffffff4e @ │ │ │ │ + rsbeq r7, r2, r4, lsl #10 │ │ │ │ + rsbeq lr, r0, r8, asr #23 │ │ │ │ + rsbeq r7, r2, r4, ror #9 │ │ │ │ + rsbeq lr, r0, r8, lsr #23 │ │ │ │ + rsbeq r7, r2, r4, asr #9 │ │ │ │ + rsbeq lr, r0, r8, lsl #23 │ │ │ │ + rsbeq r7, r2, r4, lsr #9 │ │ │ │ + rsbeq lr, r0, r8, ror #22 │ │ │ │ + rsbeq r7, r2, r4, lsl #9 │ │ │ │ + rsbeq lr, r0, r8, asr #22 │ │ │ │ + rsbeq r7, r2, r4, ror #8 │ │ │ │ + rsbeq lr, r0, r8, lsr #22 │ │ │ │ + rsbeq r7, r2, r4, asr #8 │ │ │ │ + rsbeq lr, r0, r8, lsl #22 │ │ │ │ + strdeq fp, [r0], #-136 @ 0xffffff78 @ │ │ │ │ @ instruction: 0xffffbfe5 │ │ │ │ - rsbeq r7, r2, r6, ror r5 │ │ │ │ - mlseq r2, r4, r5, r7 │ │ │ │ - rsbeq r7, r2, r4, lsl #3 │ │ │ │ - rsbeq lr, r0, ip, asr #16 │ │ │ │ - rsbeq r7, r2, lr, lsr #1 │ │ │ │ - rsbeq lr, r0, r6, ror r7 │ │ │ │ - rsbeq r7, r2, r8, lsl #1 │ │ │ │ - rsbeq lr, r0, r0, asr r7 │ │ │ │ - rsbeq r7, r2, sl, rrx │ │ │ │ - rsbeq lr, r0, r2, lsr r7 │ │ │ │ - rsbeq r9, r0, r6, ror #31 │ │ │ │ - rsbeq r7, r2, r2, lsr r0 │ │ │ │ - strdeq lr, [r0], #-106 @ 0xffffff96 @ │ │ │ │ - rsbeq r7, r2, r2, lsl r0 │ │ │ │ - ldrdeq lr, [r0], #-106 @ 0xffffff96 @ │ │ │ │ + rsbeq r7, r2, lr, ror r5 │ │ │ │ + mlseq r2, ip, r5, r7 │ │ │ │ + rsbeq r7, r2, ip, lsl #3 │ │ │ │ + rsbeq lr, r0, r4, asr r8 │ │ │ │ + strhteq r7, [r2], #-6 │ │ │ │ + rsbeq lr, r0, lr, ror r7 │ │ │ │ + mlseq r2, r0, r0, r7 │ │ │ │ + rsbeq lr, r0, r8, asr r7 │ │ │ │ + rsbeq r7, r2, r2, ror r0 │ │ │ │ + rsbeq lr, r0, sl, lsr r7 │ │ │ │ + rsbeq r9, r0, lr, ror #31 │ │ │ │ + rsbeq r7, r2, sl, lsr r0 │ │ │ │ + rsbeq lr, r0, r2, lsl #14 │ │ │ │ + rsbeq r7, r2, sl, lsl r0 │ │ │ │ + rsbeq lr, r0, r2, ror #13 │ │ │ │ strmi r4, [r2], -pc, asr #18 │ │ │ │ svcls 0x00184628 │ │ │ │ @ instruction: 0xf8dd4479 │ │ │ │ vhadd.u8 d25, d29, d12 │ │ │ │ bvs ffe57288 │ │ │ │ ldrbmi r4, [ip], -r8, lsr #12 │ │ │ │ blx ff294662 │ │ │ │ @@ -463325,28 +463325,28 @@ │ │ │ │ ldrbtmi r4, [r8], #-2066 @ 0xfffff7ee │ │ │ │ @ instruction: 0xf640300c │ │ │ │ ldmdami r1, {r0, r1, r2, r3, r4, r5, r6, r8, fp, ip, sp, lr, pc} │ │ │ │ ldrbtmi r9, [r8], #-2317 @ 0xfffff6f3 │ │ │ │ blx 10952a0 │ │ │ │ @ instruction: 0xf7fd9a0d │ │ │ │ svclt 0x0000bd5e │ │ │ │ - mlseq r2, ip, r0, r7 │ │ │ │ - mlseq r2, r2, lr, r6 │ │ │ │ - rsbeq lr, r0, sl, asr r5 │ │ │ │ - rsbeq r6, r2, ip, ror #28 │ │ │ │ - rsbeq r6, r2, ip, lsr #28 │ │ │ │ - rsbeq r6, r2, ip, lsl lr │ │ │ │ - strdeq r6, [r2], #-214 @ 0xffffff2a @ │ │ │ │ - strhteq lr, [r0], #-78 @ 0xffffffb2 │ │ │ │ - ldrdeq r6, [r2], #-214 @ 0xffffff2a @ │ │ │ │ - mlseq r0, lr, r4, lr │ │ │ │ - strhteq r6, [r2], #-214 @ 0xffffff2a │ │ │ │ - rsbeq lr, r0, lr, ror r4 │ │ │ │ - mlseq r2, r6, sp, r6 │ │ │ │ - rsbeq lr, r0, lr, asr r4 │ │ │ │ + rsbeq r7, r2, r4, lsr #1 │ │ │ │ + mlseq r2, sl, lr, r6 │ │ │ │ + rsbeq lr, r0, r2, ror #10 │ │ │ │ + rsbeq r6, r2, r4, ror lr │ │ │ │ + rsbeq r6, r2, r4, lsr lr │ │ │ │ + rsbeq r6, r2, r4, lsr #28 │ │ │ │ + strdeq r6, [r2], #-222 @ 0xffffff22 @ │ │ │ │ + rsbeq lr, r0, r6, asr #9 │ │ │ │ + ldrdeq r6, [r2], #-222 @ 0xffffff22 @ │ │ │ │ + rsbeq lr, r0, r6, lsr #9 │ │ │ │ + strhteq r6, [r2], #-222 @ 0xffffff22 │ │ │ │ + rsbeq lr, r0, r6, lsl #9 │ │ │ │ + mlseq r2, lr, sp, r6 │ │ │ │ + rsbeq lr, r0, r6, ror #8 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x0098f8cc │ │ │ │ addslt r4, r1, r2, ror #27 │ │ │ │ ldrmi r4, [fp], r2, ror #25 │ │ │ │ movwcs r4, #9341 @ 0x247d │ │ │ │ @@ -463548,15 +463548,15 @@ │ │ │ │ blls 54d158 │ │ │ │ eorne pc, r6, r3, asr r8 @ │ │ │ │ @ instruction: 0xf8539b0c │ │ │ │ @ instruction: 0xf8944021 │ │ │ │ @ instruction: 0xf0033181 │ │ │ │ blcs 3d8990 │ │ │ │ strtmi sp, [r0], -r1, lsr #1 │ │ │ │ - blx 894d10 │ │ │ │ + blx 894d10 │ │ │ │ blvc 213804 │ │ │ │ bleq 13d35f0 │ │ │ │ cdpls 7, 0, cr14, cr8, cr7, {5} │ │ │ │ @ instruction: 0xf639e6ca │ │ │ │ ldmdami r7, {r2, r3, r4, r5, r6, r7, sl, fp, sp, lr, pc} │ │ │ │ bicscs pc, r5, r0, asr #12 │ │ │ │ andcc r4, ip, r8, ror r4 │ │ │ │ @@ -463572,22 +463572,22 @@ │ │ │ │ mvnscc pc, pc, asr #32 │ │ │ │ @ instruction: 0xf6404478 │ │ │ │ ubfx pc, r1, #16, #16 │ │ │ │ ... │ │ │ │ rsbeq r7, ip, r8, lsl r0 │ │ │ │ @ instruction: 0x000011b8 │ │ │ │ rsbeq r6, ip, sl, ror #31 │ │ │ │ - strhteq r6, [r2], #-206 @ 0xffffff32 │ │ │ │ - rsbeq r6, r2, r6, ror #24 │ │ │ │ - rsbeq r6, r2, ip, lsr #22 │ │ │ │ - strdeq lr, [r0], #-20 @ 0xffffffec @ │ │ │ │ - rsbeq r6, r2, r4, ror #19 │ │ │ │ - rsbeq lr, r0, sl, lsr #1 │ │ │ │ - rsbeq r6, r2, r6, asr #19 │ │ │ │ - rsbeq lr, r0, ip, lsl #1 │ │ │ │ + rsbeq r6, r2, r6, asr #25 │ │ │ │ + rsbeq r6, r2, lr, ror #24 │ │ │ │ + rsbeq r6, r2, r4, lsr fp │ │ │ │ + strdeq lr, [r0], #-28 @ 0xffffffe4 @ │ │ │ │ + rsbeq r6, r2, ip, ror #19 │ │ │ │ + strhteq lr, [r0], #-2 │ │ │ │ + rsbeq r6, r2, lr, asr #19 │ │ │ │ + mlseq r0, r4, r0, lr │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ blhi 313268 >::_M_default_append(unsigned int)@@Base+0x906a4> │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x0080f8cc │ │ │ │ @ instruction: 0x4691b093 │ │ │ │ ldrcs pc, [r0], #2271 @ 0x8df │ │ │ │ @@ -463881,28 +463881,28 @@ │ │ │ │ mvnscc pc, #79 @ 0x4f │ │ │ │ svclt 0x0000e5df │ │ │ │ andhi pc, r0, pc, lsr #7 │ │ │ │ ... │ │ │ │ rsbeq r6, ip, r4, asr #24 │ │ │ │ @ instruction: 0x000011b8 │ │ │ │ rsbeq r6, ip, r2, lsl #24 │ │ │ │ - rsbeq r6, r2, r0, lsl #17 │ │ │ │ - rsbeq sp, r0, r8, asr #30 │ │ │ │ - rsbeq r6, r2, r2, ror #16 │ │ │ │ - rsbeq sp, r0, sl, lsr #30 │ │ │ │ - rsbeq r6, r2, lr, asr #16 │ │ │ │ - rsbeq r6, r2, r4, asr #11 │ │ │ │ - rsbeq sp, r0, ip, lsl #25 │ │ │ │ - strhteq r6, [r2], #-80 @ 0xffffffb0 │ │ │ │ - rsbeq r6, r2, sl, ror r5 │ │ │ │ - rsbeq sp, r0, r2, asr #24 │ │ │ │ - rsbeq r6, r2, r8, lsl r5 │ │ │ │ - rsbeq sp, r0, r0, ror #23 │ │ │ │ - strdeq r6, [r2], #-72 @ 0xffffffb8 @ │ │ │ │ - strhteq sp, [r0], #-190 @ 0xffffff42 │ │ │ │ + rsbeq r6, r2, r8, lsl #17 │ │ │ │ + rsbeq sp, r0, r0, asr pc │ │ │ │ + rsbeq r6, r2, sl, ror #16 │ │ │ │ + rsbeq sp, r0, r2, lsr pc │ │ │ │ + rsbeq r6, r2, r6, asr r8 │ │ │ │ + rsbeq r6, r2, ip, asr #11 │ │ │ │ + mlseq r0, r4, ip, sp │ │ │ │ + strhteq r6, [r2], #-88 @ 0xffffffa8 │ │ │ │ + rsbeq r6, r2, r2, lsl #11 │ │ │ │ + rsbeq sp, r0, sl, asr #24 │ │ │ │ + rsbeq r6, r2, r0, lsr #10 │ │ │ │ + rsbeq sp, r0, r8, ror #23 │ │ │ │ + rsbeq r6, r2, r0, lsl #10 │ │ │ │ + rsbeq sp, r0, r6, asr #23 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x0098f8cc │ │ │ │ addslt r4, r1, lr, ror #24 │ │ │ │ ldrmi r4, [sl], lr, ror #18 │ │ │ │ movwcs r4, #9340 @ 0x247c │ │ │ │ @@ -464013,18 +464013,18 @@ │ │ │ │ stmdals r6, {r2, r8, fp, ip, pc} │ │ │ │ ldc2l 6, cr15, [ip], {63} @ 0x3f │ │ │ │ ldr r9, [r8, -r4, lsl #22]! │ │ │ │ stmdb r6!, {r0, r3, r4, r5, r9, sl, ip, sp, lr, pc}^ │ │ │ │ rsbeq r6, ip, r0, ror #14 │ │ │ │ @ instruction: 0x000011b8 │ │ │ │ rsbeq r6, ip, sl, lsr r7 │ │ │ │ - rsbeq r6, r2, r2, lsr r3 │ │ │ │ - strdeq sp, [r0], #-154 @ 0xffffff66 @ │ │ │ │ - strdeq r6, [r2], #-36 @ 0xffffffdc @ │ │ │ │ - strhteq sp, [r0], #-154 @ 0xffffff66 │ │ │ │ + rsbeq r6, r2, sl, lsr r3 │ │ │ │ + rsbeq sp, r0, r2, lsl #20 │ │ │ │ + strdeq r6, [r2], #-44 @ 0xffffffd4 @ │ │ │ │ + rsbeq sp, r0, r2, asr #19 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x0078f8cc │ │ │ │ ldmcs r0, {r0, r1, r2, r3, r4, r6, r7, fp, ip, sp, lr, pc}^ │ │ │ │ @ instruction: 0xf8dfb099 │ │ │ │ strcs r3, [r0, #-2256] @ 0xfffff730 │ │ │ │ @@ -464586,133 +464586,133 @@ │ │ │ │ andeq r0, r0, r0 │ │ │ │ andeq r0, r0, r9, lsl r0 │ │ │ │ andeq r0, r0, r0 │ │ │ │ ldmibls r9, {r1, r3, r4, r7, r8, fp, ip, pc} │ │ │ │ svccc 0x00b99999 │ │ │ │ rsbeq r6, ip, r4, ror r5 │ │ │ │ @ instruction: 0x000011b8 │ │ │ │ - mlseq r2, r6, r2, r6 │ │ │ │ + mlseq r2, lr, r2, r6 │ │ │ │ @ instruction: 0xffffcdcf │ │ │ │ - rsbeq r6, r2, r4, asr #1 │ │ │ │ - rsbeq r6, r2, r2, asr #8 │ │ │ │ + rsbeq r6, r2, ip, asr #1 │ │ │ │ + rsbeq r6, r2, sl, asr #8 │ │ │ │ @ instruction: 0xffffb081 │ │ │ │ @ instruction: 0xffffb11f │ │ │ │ @ instruction: 0xfffff46d │ │ │ │ - rsbeq r6, r2, ip, ror #8 │ │ │ │ - mlseq r2, r4, r1, r6 │ │ │ │ - rsbeq sp, r0, sl, asr r8 │ │ │ │ - rsbeq r6, r2, r8, ror r1 │ │ │ │ - rsbeq sp, r0, lr, lsr r8 │ │ │ │ + rsbeq r6, r2, r4, ror r4 │ │ │ │ + mlseq r2, ip, r1, r6 │ │ │ │ + rsbeq sp, r0, r2, ror #16 │ │ │ │ + rsbeq r6, r2, r0, lsl #3 │ │ │ │ + rsbeq sp, r0, r6, asr #16 │ │ │ │ rsbeq r6, ip, r8, asr #8 │ │ │ │ - rsbeq r6, r2, sl, lsr r1 │ │ │ │ - rsbeq sp, r0, r0, lsl #16 │ │ │ │ + rsbeq r6, r2, r2, asr #2 │ │ │ │ + rsbeq sp, r0, r8, lsl #16 │ │ │ │ @ instruction: 0xffffacdb │ │ │ │ @ instruction: 0xfffffc7b │ │ │ │ - rsbeq r6, r2, sl, asr #7 │ │ │ │ + ldrdeq r6, [r2], #-50 @ 0xffffffce @ │ │ │ │ @ instruction: 0xffffb769 │ │ │ │ @ instruction: 0xffffb80b │ │ │ │ @ instruction: 0xffffc28d │ │ │ │ - mlseq r2, r6, r3, r6 │ │ │ │ - rsbeq r6, r2, lr, lsr #1 │ │ │ │ - rsbeq sp, r0, r4, ror r7 │ │ │ │ - mlseq r2, r0, r0, r6 │ │ │ │ - rsbeq sp, r0, r6, asr r7 │ │ │ │ + mlseq r2, lr, r3, r6 │ │ │ │ + strhteq r6, [r2], #-6 │ │ │ │ + rsbeq sp, r0, ip, ror r7 │ │ │ │ + mlseq r2, r8, r0, r6 │ │ │ │ + rsbeq sp, r0, lr, asr r7 │ │ │ │ @ instruction: 0xffffaef9 │ │ │ │ @ instruction: 0xffffb383 │ │ │ │ - rsbeq r5, r2, r6, lsl r3 │ │ │ │ + rsbeq r5, r2, lr, lsl r3 │ │ │ │ @ instruction: 0xffff9ff1 │ │ │ │ @ instruction: 0xffffa9d7 │ │ │ │ @ instruction: 0xffffb68d │ │ │ │ @ instruction: 0xffffb6e1 │ │ │ │ @ instruction: 0xffffbcb5 │ │ │ │ - rsbeq r3, r5, r4, ror r4 │ │ │ │ - strdeq r5, [r2], #-248 @ 0xffffff08 @ │ │ │ │ - strhteq sp, [r0], #-110 @ 0xffffff92 │ │ │ │ - ldrdeq r5, [r2], #-250 @ 0xffffff06 @ │ │ │ │ - rsbeq sp, r0, r0, lsr #13 │ │ │ │ - rsbeq r6, r2, sl, ror #4 │ │ │ │ - rsbeq r6, r2, r0, lsr #5 │ │ │ │ - rsbeq r5, r2, r0, ror pc │ │ │ │ - rsbeq sp, r0, r6, lsr r6 │ │ │ │ + rsbeq r3, r5, ip, ror r4 │ │ │ │ + rsbeq r6, r2, r0 │ │ │ │ + rsbeq sp, r0, r6, asr #13 │ │ │ │ + rsbeq r5, r2, r2, ror #31 │ │ │ │ + rsbeq sp, r0, r8, lsr #13 │ │ │ │ + rsbeq r6, r2, r2, ror r2 │ │ │ │ + rsbeq r6, r2, r8, lsr #5 │ │ │ │ + rsbeq r5, r2, r8, ror pc │ │ │ │ + rsbeq sp, r0, lr, lsr r6 │ │ │ │ @ instruction: 0xffffadd5 │ │ │ │ @ instruction: 0xffffab07 │ │ │ │ @ instruction: 0xffffb40f │ │ │ │ - rsbeq r6, r2, lr, asr r2 │ │ │ │ - rsbeq r5, r2, lr, lsl #30 │ │ │ │ - ldrdeq sp, [r0], #-84 @ 0xffffffac @ │ │ │ │ - strdeq r5, [r2], #-226 @ 0xffffff1e @ │ │ │ │ - strhteq sp, [r0], #-86 @ 0xffffffaa │ │ │ │ - rsbeq r5, r2, lr, asr #29 │ │ │ │ - mlseq r0, r2, r5, sp │ │ │ │ + rsbeq r6, r2, r6, ror #4 │ │ │ │ + rsbeq r5, r2, r6, lsl pc │ │ │ │ + ldrdeq sp, [r0], #-92 @ 0xffffffa4 @ │ │ │ │ + strdeq r5, [r2], #-234 @ 0xffffff16 @ │ │ │ │ + strhteq sp, [r0], #-94 @ 0xffffffa2 │ │ │ │ + ldrdeq r5, [r2], #-230 @ 0xffffff1a @ │ │ │ │ + mlseq r0, sl, r5, sp │ │ │ │ @ instruction: 0xffffb251 │ │ │ │ @ instruction: 0xffffb26b │ │ │ │ - ldrdeq r6, [r2], #-22 @ 0xffffffea @ │ │ │ │ - rsbeq r5, r2, sl, ror lr │ │ │ │ - rsbeq sp, r0, r0, asr #10 │ │ │ │ + ldrdeq r6, [r2], #-30 @ 0xffffffe2 @ │ │ │ │ + rsbeq r5, r2, r2, lsl #29 │ │ │ │ + rsbeq sp, r0, r8, asr #10 │ │ │ │ @ instruction: 0xffffa7cb │ │ │ │ @ instruction: 0xffffbcbd │ │ │ │ @ instruction: 0xfffff4c1 │ │ │ │ - rsbeq r1, r2, ip, lsr #15 │ │ │ │ - rsbeq r5, r2, r4, lsr #28 │ │ │ │ - rsbeq sp, r0, sl, ror #9 │ │ │ │ - rsbeq r5, r2, r4, lsl lr │ │ │ │ - rsbeq r6, r2, r4, ror r1 │ │ │ │ - rsbeq r6, r2, r4, lsr #2 │ │ │ │ - strhteq r5, [r2], #-216 @ 0xffffff28 │ │ │ │ - rsbeq sp, r0, lr, ror r4 │ │ │ │ + strhteq r1, [r2], #-116 @ 0xffffff8c │ │ │ │ + rsbeq r5, r2, ip, lsr #28 │ │ │ │ + strdeq sp, [r0], #-66 @ 0xffffffbe @ │ │ │ │ + rsbeq r5, r2, ip, lsl lr │ │ │ │ + rsbeq r6, r2, ip, ror r1 │ │ │ │ + rsbeq r6, r2, ip, lsr #2 │ │ │ │ + rsbeq r5, r2, r0, asr #27 │ │ │ │ + rsbeq sp, r0, r6, lsl #9 │ │ │ │ @ instruction: 0xffffa6d1 │ │ │ │ @ instruction: 0xffffac6f │ │ │ │ - rsbeq r6, r2, r4, lsr r1 │ │ │ │ - rsbeq r5, r2, r8, ror #26 │ │ │ │ - rsbeq sp, r0, lr, lsr #8 │ │ │ │ - rsbeq r6, r2, r8, ror #1 │ │ │ │ - rsbeq r6, r2, lr, lsr #2 │ │ │ │ + rsbeq r6, r2, ip, lsr r1 │ │ │ │ + rsbeq r5, r2, r0, ror sp │ │ │ │ + rsbeq sp, r0, r6, lsr r4 │ │ │ │ + strdeq r6, [r2], #-0 @ │ │ │ │ + rsbeq r6, r2, r6, lsr r1 │ │ │ │ muleq r0, r9, r0 │ │ │ │ - rsbeq r5, r2, r4, ror #25 │ │ │ │ - rsbeq sp, r0, sl, lsr #7 │ │ │ │ + rsbeq r5, r2, ip, ror #25 │ │ │ │ + strhteq sp, [r0], #-50 @ 0xffffffce │ │ │ │ @ instruction: 0xffffa6a7 │ │ │ │ - strhteq r5, [r2], #-194 @ 0xffffff3e │ │ │ │ - rsbeq sp, r0, r8, ror r3 │ │ │ │ + strhteq r5, [r2], #-202 @ 0xffffff36 │ │ │ │ + rsbeq sp, r0, r0, lsl #7 │ │ │ │ @ instruction: 0xffffa415 │ │ │ │ - rsbeq r5, r2, r0, lsl #25 │ │ │ │ - rsbeq sp, r0, r6, asr #6 │ │ │ │ + rsbeq r5, r2, r8, lsl #25 │ │ │ │ + rsbeq sp, r0, lr, asr #6 │ │ │ │ @ instruction: 0xffffa033 │ │ │ │ - rsbeq r5, r2, r0, asr ip │ │ │ │ - rsbeq sp, r0, r8, lsl r3 │ │ │ │ + rsbeq r5, r2, r8, asr ip │ │ │ │ + rsbeq sp, r0, r0, lsr #6 │ │ │ │ @ instruction: 0xffff9f6f │ │ │ │ - rsbeq r5, r2, r4, lsr #24 │ │ │ │ - rsbeq sp, r0, ip, ror #5 │ │ │ │ - rsbeq r6, r2, lr, lsr r0 │ │ │ │ - rsbeq r6, r2, r0, rrx │ │ │ │ - rsbeq r5, r2, r8, ror #23 │ │ │ │ - strhteq sp, [r0], #-32 @ 0xffffffe0 │ │ │ │ - rsbeq r0, r2, r0 │ │ │ │ - rsbeq r6, r2, r4, lsr r0 │ │ │ │ - mlseq r2, r0, fp, r5 │ │ │ │ - rsbeq sp, r0, r8, asr r2 │ │ │ │ - strdeq r5, [r2], #-254 @ 0xffffff02 @ │ │ │ │ - rsbeq r6, r2, ip, lsl r0 │ │ │ │ - rsbeq r5, r2, ip, lsr fp │ │ │ │ - rsbeq sp, r0, r4, lsl #4 │ │ │ │ - rsbeq r5, r2, ip, ror #31 │ │ │ │ - rsbeq r6, r2, ip, lsl r0 │ │ │ │ - rsbeq r5, r2, r8, ror #21 │ │ │ │ - strhteq sp, [r0], #-16 │ │ │ │ - rsbeq r6, r2, r4, lsr r0 │ │ │ │ - ldrdeq r5, [r2], #-252 @ 0xffffff04 @ │ │ │ │ - mlseq r2, r4, sl, r5 │ │ │ │ - rsbeq sp, r0, ip, asr r1 │ │ │ │ - rsbeq r6, r2, sl, lsr r0 │ │ │ │ - rsbeq r6, r2, ip │ │ │ │ - rsbeq r5, r2, lr, asr #20 │ │ │ │ - rsbeq sp, r0, r6, lsl r1 │ │ │ │ - rsbeq r5, r2, r4, lsr sl │ │ │ │ - strdeq sp, [r0], #-12 @ │ │ │ │ - rsbeq r5, r2, sl, lsl sl │ │ │ │ - rsbeq sp, r0, r0, ror #1 │ │ │ │ + rsbeq r5, r2, ip, lsr #24 │ │ │ │ + strdeq sp, [r0], #-36 @ 0xffffffdc @ │ │ │ │ + rsbeq r6, r2, r6, asr #32 │ │ │ │ + rsbeq r6, r2, r8, rrx │ │ │ │ + strdeq r5, [r2], #-176 @ 0xffffff50 @ │ │ │ │ + strhteq sp, [r0], #-40 @ 0xffffffd8 │ │ │ │ + rsbeq r0, r2, r8 │ │ │ │ + rsbeq r6, r2, ip, lsr r0 │ │ │ │ + mlseq r2, r8, fp, r5 │ │ │ │ + rsbeq sp, r0, r0, ror #4 │ │ │ │ + rsbeq r6, r2, r6 │ │ │ │ + rsbeq r6, r2, r4, lsr #32 │ │ │ │ + rsbeq r5, r2, r4, asr #22 │ │ │ │ + rsbeq sp, r0, ip, lsl #4 │ │ │ │ + strdeq r5, [r2], #-244 @ 0xffffff0c @ │ │ │ │ + rsbeq r6, r2, r4, lsr #32 │ │ │ │ + strdeq r5, [r2], #-160 @ 0xffffff60 @ │ │ │ │ + strhteq sp, [r0], #-24 @ 0xffffffe8 │ │ │ │ + rsbeq r6, r2, ip, lsr r0 │ │ │ │ + rsbeq r5, r2, r4, ror #31 │ │ │ │ + mlseq r2, ip, sl, r5 │ │ │ │ + rsbeq sp, r0, r4, ror #2 │ │ │ │ + rsbeq r6, r2, r2, asr #32 │ │ │ │ + rsbeq r6, r2, r4, lsl r0 │ │ │ │ + rsbeq r5, r2, r6, asr sl │ │ │ │ + rsbeq sp, r0, lr, lsl r1 │ │ │ │ + rsbeq r5, r2, ip, lsr sl │ │ │ │ + rsbeq sp, r0, r4, lsl #2 │ │ │ │ + rsbeq r5, r2, r2, lsr #20 │ │ │ │ + rsbeq sp, r0, r8, ror #1 │ │ │ │ blne ff5145c8 │ │ │ │ cmppeq r0, #-2147483647 @ p-variant is OBSOLETE @ 0x80000001 │ │ │ │ @ instruction: 0x46384ad4 │ │ │ │ @ instruction: 0xeeb749d4 │ │ │ │ vmov.f64 d2, #0 @ 0x40000000 2.0 │ │ │ │ ldrbtmi r0, [sl], #-2881 @ 0xfffff4bf │ │ │ │ stmib sp, {r0, r3, r4, r5, r6, sl, lr}^ │ │ │ │ @@ -464919,63 +464919,63 @@ │ │ │ │ svccc 0x00847ae1 │ │ │ │ stclne 13, cr9, [r9, #-332]! @ 0xfffffeb4 │ │ │ │ svccc 0x00b206b0 │ │ │ │ andeq r0, r0, r0 │ │ │ │ subsmi r0, r9, r0 │ │ │ │ bl 8e9f54 │ │ │ │ svccc 0x005a36e2 │ │ │ │ - rsbeq r5, r2, lr, ror sp │ │ │ │ - rsbeq r5, r2, ip, asr #27 │ │ │ │ - rsbeq r5, r2, ip, lsr #15 │ │ │ │ - rsbeq ip, r0, r4, ror lr │ │ │ │ + rsbeq r5, r2, r6, lsl #27 │ │ │ │ + ldrdeq r5, [r2], #-212 @ 0xffffff2c @ │ │ │ │ + strhteq r5, [r2], #-116 @ 0xffffff8c │ │ │ │ + rsbeq ip, r0, ip, ror lr │ │ │ │ + strhteq r5, [r2], #-220 @ 0xffffff24 │ │ │ │ + strdeq r5, [r2], #-210 @ 0xffffff2e @ │ │ │ │ + rsbeq r5, r2, sl, ror #14 │ │ │ │ + rsbeq ip, r0, r2, lsr lr │ │ │ │ + rsbeq r5, r2, lr, asr #14 │ │ │ │ + rsbeq ip, r0, r4, lsl lr │ │ │ │ + rsbeq r5, r2, r2, lsr r7 │ │ │ │ + strdeq ip, [r0], #-216 @ 0xffffff28 @ │ │ │ │ + mlseq r2, sl, sp, r5 │ │ │ │ + ldrdeq r5, [r2], #-212 @ 0xffffff2c @ │ │ │ │ + rsbeq r5, r2, ip, ror #13 │ │ │ │ + strhteq ip, [r0], #-212 @ 0xffffff2c │ │ │ │ strhteq r5, [r2], #-212 @ 0xffffff2c │ │ │ │ rsbeq r5, r2, sl, ror #27 │ │ │ │ - rsbeq r5, r2, r2, ror #14 │ │ │ │ - rsbeq ip, r0, sl, lsr #28 │ │ │ │ - rsbeq r5, r2, r6, asr #14 │ │ │ │ - rsbeq ip, r0, ip, lsl #28 │ │ │ │ - rsbeq r5, r2, sl, lsr #14 │ │ │ │ - strdeq ip, [r0], #-208 @ 0xffffff30 @ │ │ │ │ - mlseq r2, r2, sp, r5 │ │ │ │ - rsbeq r5, r2, ip, asr #27 │ │ │ │ - rsbeq r5, r2, r4, ror #13 │ │ │ │ - rsbeq ip, r0, ip, lsr #27 │ │ │ │ - rsbeq r5, r2, ip, lsr #27 │ │ │ │ - rsbeq r5, r2, r2, ror #27 │ │ │ │ - mlseq r2, lr, r6, r5 │ │ │ │ - rsbeq ip, r0, r6, ror #26 │ │ │ │ - strhteq r5, [r2], #-212 @ 0xffffff2c │ │ │ │ - rsbeq r5, r2, lr, ror #27 │ │ │ │ - rsbeq r5, r2, r4, asr r6 │ │ │ │ - rsbeq ip, r0, ip, lsl sp │ │ │ │ - rsbeq r5, r2, lr, asr #28 │ │ │ │ - rsbeq r5, r2, ip, lsr #28 │ │ │ │ - rsbeq r5, r2, ip, asr #27 │ │ │ │ - rsbeq r5, r2, r0, lsl r6 │ │ │ │ - ldrdeq ip, [r0], #-200 @ 0xffffff38 @ │ │ │ │ - rsbeq r5, r2, ip, lsl #28 │ │ │ │ - rsbeq r5, r2, sl, ror #28 │ │ │ │ - rsbeq r5, r2, sl, asr #11 │ │ │ │ - mlseq r0, r2, ip, ip │ │ │ │ - rsbeq r5, r2, sl, lsr lr │ │ │ │ - rsbeq r5, r2, r8, ror lr │ │ │ │ - rsbeq r5, r2, r4, lsl #11 │ │ │ │ - rsbeq ip, r0, ip, asr #24 │ │ │ │ - rsbeq r5, r2, r8, asr lr │ │ │ │ - rsbeq r5, r2, r6, lsl #29 │ │ │ │ - rsbeq r5, r2, lr, lsr r5 │ │ │ │ - rsbeq ip, r0, r6, lsl #24 │ │ │ │ - rsbeq r5, r2, ip, asr lr │ │ │ │ - mlseq r2, lr, lr, r5 │ │ │ │ - rsbeq r5, r2, r2, lsl #10 │ │ │ │ - rsbeq ip, r0, sl, asr #23 │ │ │ │ - rsbeq r5, r2, r4, lsl #29 │ │ │ │ - rsbeq r5, r2, r2, asr #29 │ │ │ │ - rsbeq r5, r2, r4, asr #9 │ │ │ │ - rsbeq ip, r0, ip, lsl #23 │ │ │ │ + rsbeq r5, r2, r6, lsr #13 │ │ │ │ + rsbeq ip, r0, lr, ror #26 │ │ │ │ + strhteq r5, [r2], #-220 @ 0xffffff24 │ │ │ │ + strdeq r5, [r2], #-214 @ 0xffffff2a @ │ │ │ │ + rsbeq r5, r2, ip, asr r6 │ │ │ │ + rsbeq ip, r0, r4, lsr #26 │ │ │ │ + rsbeq r5, r2, r6, asr lr │ │ │ │ + rsbeq r5, r2, r4, lsr lr │ │ │ │ + ldrdeq r5, [r2], #-212 @ 0xffffff2c @ │ │ │ │ + rsbeq r5, r2, r8, lsl r6 │ │ │ │ + rsbeq ip, r0, r0, ror #25 │ │ │ │ + rsbeq r5, r2, r4, lsl lr │ │ │ │ + rsbeq r5, r2, r2, ror lr │ │ │ │ + ldrdeq r5, [r2], #-82 @ 0xffffffae @ │ │ │ │ + mlseq r0, sl, ip, ip │ │ │ │ + rsbeq r5, r2, r2, asr #28 │ │ │ │ + rsbeq r5, r2, r0, lsl #29 │ │ │ │ + rsbeq r5, r2, ip, lsl #11 │ │ │ │ + rsbeq ip, r0, r4, asr ip │ │ │ │ + rsbeq r5, r2, r0, ror #28 │ │ │ │ + rsbeq r5, r2, lr, lsl #29 │ │ │ │ + rsbeq r5, r2, r6, asr #10 │ │ │ │ + rsbeq ip, r0, lr, lsl #24 │ │ │ │ + rsbeq r5, r2, r4, ror #28 │ │ │ │ + rsbeq r5, r2, r6, lsr #29 │ │ │ │ + rsbeq r5, r2, sl, lsl #10 │ │ │ │ + ldrdeq ip, [r0], #-178 @ 0xffffff4e @ │ │ │ │ + rsbeq r5, r2, ip, lsl #29 │ │ │ │ + rsbeq r5, r2, sl, asr #29 │ │ │ │ + rsbeq r5, r2, ip, asr #9 │ │ │ │ + mlseq r0, r4, fp, ip │ │ │ │ @ instruction: 0xf8df2201 │ │ │ │ stmib sp, {r3, r6, sl, ip}^ │ │ │ │ strcs r2, [r0, #-512] @ 0xfffffe00 │ │ │ │ strbcs pc, [r0], #-2271 @ 0xfffff721 @ │ │ │ │ orrvc pc, r0, #25165824 @ 0x1800000 │ │ │ │ @ instruction: 0x46384479 │ │ │ │ stmib sp, {r1, r3, r4, r5, r6, sl, lr}^ │ │ │ │ @@ -465242,79 +465242,79 @@ │ │ │ │ rscsmi r6, r8, r0, lsl #20 │ │ │ │ stclgt 12, cr12, [ip], {205} @ 0xcd │ │ │ │ svccc 0x00f0cccc │ │ │ │ mrrcvs 12, 2, r9, sl, cr14 │ │ │ │ svccc 0x00ddfd49 │ │ │ │ bvc ffa2b668 │ │ │ │ svccc 0x00efae14 │ │ │ │ - rsbeq r5, r2, r8, lsr #28 │ │ │ │ - rsbeq r5, r2, r4, lsr #27 │ │ │ │ - rsbeq r5, r2, ip, lsl #7 │ │ │ │ - rsbeq ip, r0, r2, asr sl │ │ │ │ - rsbeq r5, r2, r4, lsl #28 │ │ │ │ - rsbeq r5, r2, lr, asr #28 │ │ │ │ - rsbeq r5, r2, sl, asr #6 │ │ │ │ - rsbeq ip, r0, r2, lsl sl │ │ │ │ - rsbeq r5, r2, r8, lsr lr │ │ │ │ - rsbeq r5, r2, r2, lsl #29 │ │ │ │ - rsbeq r5, r2, lr, lsl #6 │ │ │ │ - ldrdeq ip, [r0], #-150 @ 0xffffff6a @ │ │ │ │ - rsbeq r5, r2, r6, ror #28 │ │ │ │ - ldrdeq r5, [r2], #-232 @ 0xffffff18 @ │ │ │ │ - rsbeq r5, r2, r8, asr #5 │ │ │ │ - mlseq r0, r0, r9, ip │ │ │ │ - strhteq r5, [r2], #-232 @ 0xffffff18 │ │ │ │ - rsbeq r5, r2, lr, ror #29 │ │ │ │ - rsbeq r5, r2, r2, lsl #5 │ │ │ │ - rsbeq ip, r0, sl, asr #18 │ │ │ │ - rsbeq r5, r2, r2, lsr #30 │ │ │ │ - rsbeq r5, r2, ip, asr #29 │ │ │ │ - rsbeq r5, r2, ip, lsr r2 │ │ │ │ - rsbeq ip, r0, r4, lsl #18 │ │ │ │ - rsbeq r5, r2, r4, ror pc │ │ │ │ - rsbeq r5, r2, sl, ror #29 │ │ │ │ - strdeq r5, [r2], #-22 @ 0xffffffea @ │ │ │ │ - strhteq ip, [r0], #-142 @ 0xffffff72 │ │ │ │ - rsbeq r5, r2, r0, asr pc │ │ │ │ - rsbeq r5, r2, r2, lsr #31 │ │ │ │ - strhteq r5, [r2], #-26 @ 0xffffffe6 │ │ │ │ - rsbeq ip, r0, r2, lsl #17 │ │ │ │ - rsbeq r5, r2, ip, lsl #31 │ │ │ │ - strhteq r5, [r2], #-254 @ 0xffffff02 │ │ │ │ - rsbeq r5, r2, lr, ror r1 │ │ │ │ - rsbeq ip, r0, r6, asr #16 │ │ │ │ - rsbeq r5, r2, r6, lsr #31 │ │ │ │ - ldrdeq r5, [r2], #-248 @ 0xffffff08 @ │ │ │ │ - rsbeq r5, r2, r8, lsr r1 │ │ │ │ - rsbeq ip, r0, r0, lsl #16 │ │ │ │ - strhteq r5, [r2], #-240 @ 0xffffff10 │ │ │ │ - ldrdeq r5, [r2], #-254 @ 0xffffff02 @ │ │ │ │ - rsbeq r5, r2, lr, ror #1 │ │ │ │ - strhteq ip, [r0], #-118 @ 0xffffff8a │ │ │ │ - rsbeq r5, r2, r0, asr #31 │ │ │ │ - rsbeq r6, r2, r2 │ │ │ │ - strhteq r5, [r2], #-2 │ │ │ │ - rsbeq ip, r0, sl, ror r7 │ │ │ │ - ldrdeq r8, [r1], #-182 @ 0xffffff4a @ │ │ │ │ - rsbeq r5, r2, sl, ror #31 │ │ │ │ - rsbeq r6, r2, r6, lsr #32 │ │ │ │ - rsbeq r5, r2, r2, ror r0 │ │ │ │ - rsbeq ip, r0, sl, lsr r7 │ │ │ │ - rsbeq r6, r2, r8 │ │ │ │ - rsbeq r6, r2, r2, asr r0 │ │ │ │ - rsbeq r5, r2, r6, lsr r0 │ │ │ │ - strdeq ip, [r0], #-110 @ 0xffffff92 @ │ │ │ │ - rsbeq r6, r2, ip, lsr r0 │ │ │ │ - rsbeq r6, r2, r6, rrx │ │ │ │ - strdeq r4, [r2], #-250 @ 0xffffff06 @ │ │ │ │ - rsbeq ip, r0, r2, asr #13 │ │ │ │ - rsbeq r6, r2, ip, asr #32 │ │ │ │ - rsbeq r6, r2, lr, ror r0 │ │ │ │ - strhteq r4, [r2], #-252 @ 0xffffff04 │ │ │ │ - rsbeq ip, r0, r4, lsl #13 │ │ │ │ + rsbeq r5, r2, r0, lsr lr │ │ │ │ + rsbeq r5, r2, ip, lsr #27 │ │ │ │ + mlseq r2, r4, r3, r5 │ │ │ │ + rsbeq ip, r0, sl, asr sl │ │ │ │ + rsbeq r5, r2, ip, lsl #28 │ │ │ │ + rsbeq r5, r2, r6, asr lr │ │ │ │ + rsbeq r5, r2, r2, asr r3 │ │ │ │ + rsbeq ip, r0, sl, lsl sl │ │ │ │ + rsbeq r5, r2, r0, asr #28 │ │ │ │ + rsbeq r5, r2, sl, lsl #29 │ │ │ │ + rsbeq r5, r2, r6, lsl r3 │ │ │ │ + ldrdeq ip, [r0], #-158 @ 0xffffff62 @ │ │ │ │ + rsbeq r5, r2, lr, ror #28 │ │ │ │ + rsbeq r5, r2, r0, ror #29 │ │ │ │ + ldrdeq r5, [r2], #-32 @ 0xffffffe0 @ │ │ │ │ + mlseq r0, r8, r9, ip │ │ │ │ + rsbeq r5, r2, r0, asr #29 │ │ │ │ + strdeq r5, [r2], #-230 @ 0xffffff1a @ │ │ │ │ + rsbeq r5, r2, sl, lsl #5 │ │ │ │ + rsbeq ip, r0, r2, asr r9 │ │ │ │ + rsbeq r5, r2, sl, lsr #30 │ │ │ │ + ldrdeq r5, [r2], #-228 @ 0xffffff1c @ │ │ │ │ + rsbeq r5, r2, r4, asr #4 │ │ │ │ + rsbeq ip, r0, ip, lsl #18 │ │ │ │ + rsbeq r5, r2, ip, ror pc │ │ │ │ + strdeq r5, [r2], #-226 @ 0xffffff1e @ │ │ │ │ + strdeq r5, [r2], #-30 @ 0xffffffe2 @ │ │ │ │ + rsbeq ip, r0, r6, asr #17 │ │ │ │ + rsbeq r5, r2, r8, asr pc │ │ │ │ + rsbeq r5, r2, sl, lsr #31 │ │ │ │ + rsbeq r5, r2, r2, asr #3 │ │ │ │ + rsbeq ip, r0, sl, lsl #17 │ │ │ │ + mlseq r2, r4, pc, r5 @ │ │ │ │ + rsbeq r5, r2, r6, asr #31 │ │ │ │ + rsbeq r5, r2, r6, lsl #3 │ │ │ │ + rsbeq ip, r0, lr, asr #16 │ │ │ │ + rsbeq r5, r2, lr, lsr #31 │ │ │ │ + rsbeq r5, r2, r0, ror #31 │ │ │ │ + rsbeq r5, r2, r0, asr #2 │ │ │ │ + rsbeq ip, r0, r8, lsl #16 │ │ │ │ + strhteq r5, [r2], #-248 @ 0xffffff08 │ │ │ │ + rsbeq r5, r2, r6, ror #31 │ │ │ │ + strdeq r5, [r2], #-6 @ │ │ │ │ + strhteq ip, [r0], #-126 @ 0xffffff82 │ │ │ │ + rsbeq r5, r2, r8, asr #31 │ │ │ │ + rsbeq r6, r2, sl │ │ │ │ + strhteq r5, [r2], #-10 │ │ │ │ + rsbeq ip, r0, r2, lsl #15 │ │ │ │ + ldrdeq r8, [r1], #-190 @ 0xffffff42 @ │ │ │ │ + strdeq r5, [r2], #-242 @ 0xffffff0e @ │ │ │ │ + rsbeq r6, r2, lr, lsr #32 │ │ │ │ + rsbeq r5, r2, sl, ror r0 │ │ │ │ + rsbeq ip, r0, r2, asr #14 │ │ │ │ + rsbeq r6, r2, r0, lsl r0 │ │ │ │ + rsbeq r6, r2, sl, asr r0 │ │ │ │ + rsbeq r5, r2, lr, lsr r0 │ │ │ │ + rsbeq ip, r0, r6, lsl #14 │ │ │ │ + rsbeq r6, r2, r4, asr #32 │ │ │ │ + rsbeq r6, r2, lr, rrx │ │ │ │ + rsbeq r5, r2, r2 │ │ │ │ + rsbeq ip, r0, sl, asr #13 │ │ │ │ + rsbeq r6, r2, r4, asr r0 │ │ │ │ + rsbeq r6, r2, r6, lsl #1 │ │ │ │ + rsbeq r4, r2, r4, asr #31 │ │ │ │ + rsbeq ip, r0, ip, lsl #13 │ │ │ │ @ instruction: 0xf1064a6a │ │ │ │ stmdbmi sl!, {r3, r4, r5, r7, r8, r9}^ │ │ │ │ blcs 2153a0 │ │ │ │ ldrbtmi r9, [sl], #-0 │ │ │ │ blne 1a94f48 │ │ │ │ ldc 4, cr4, [pc, #484] @ 1d9ab4 │ │ │ │ ldrtmi r0, [r8], -r3, ror #22 │ │ │ │ @@ -465413,39 +465413,39 @@ │ │ │ │ ldrbtmi r4, [r8], #-1569 @ 0xfffff9df │ │ │ │ @ instruction: 0xf9e4f63e │ │ │ │ ldclt 7, cr15, [r8, #1016]! @ 0x3f8 │ │ │ │ andhi pc, r0, pc, lsr #7 │ │ │ │ ... │ │ │ │ ldmibls r9, {r1, r3, r4, r7, r8, fp, ip, pc} │ │ │ │ svccc 0x00b99999 │ │ │ │ - rsbeq r5, r2, r2, lsr #30 │ │ │ │ - rsbeq r5, r2, r4, ror #30 │ │ │ │ - rsbeq r4, r2, ip, lsr lr │ │ │ │ - rsbeq ip, r0, r4, lsl #10 │ │ │ │ - rsbeq r5, r2, ip, lsr pc │ │ │ │ - rsbeq r5, r2, r2, lsl #31 │ │ │ │ - strdeq r4, [r2], #-214 @ 0xffffff2a @ │ │ │ │ - strhteq ip, [r0], #-78 @ 0xffffffb2 │ │ │ │ - rsbeq r5, r2, r0, ror #30 │ │ │ │ - mlseq r2, sl, pc, r5 @ │ │ │ │ - strhteq r4, [r2], #-218 @ 0xffffff26 │ │ │ │ - rsbeq ip, r0, r2, lsl #9 │ │ │ │ - rsbeq r5, r2, r0, lsl #31 │ │ │ │ - strhteq r5, [r2], #-254 @ 0xffffff02 │ │ │ │ - rsbeq r4, r2, lr, ror sp │ │ │ │ - rsbeq ip, r0, r6, asr #8 │ │ │ │ - mlseq r2, sl, pc, r5 @ │ │ │ │ - ldrdeq r5, [r2], #-252 @ 0xffffff04 @ │ │ │ │ - rsbeq r4, r2, lr, lsr sp │ │ │ │ - rsbeq ip, r0, r6, lsl #8 │ │ │ │ + rsbeq r5, r2, sl, lsr #30 │ │ │ │ + rsbeq r5, r2, ip, ror #30 │ │ │ │ + rsbeq r4, r2, r4, asr #28 │ │ │ │ + rsbeq ip, r0, ip, lsl #10 │ │ │ │ + rsbeq r5, r2, r4, asr #30 │ │ │ │ + rsbeq r5, r2, sl, lsl #31 │ │ │ │ + strdeq r4, [r2], #-222 @ 0xffffff22 @ │ │ │ │ + rsbeq ip, r0, r6, asr #9 │ │ │ │ + rsbeq r5, r2, r8, ror #30 │ │ │ │ + rsbeq r5, r2, r2, lsr #31 │ │ │ │ + rsbeq r4, r2, r2, asr #27 │ │ │ │ + rsbeq ip, r0, sl, lsl #9 │ │ │ │ + rsbeq r5, r2, r8, lsl #31 │ │ │ │ + rsbeq r5, r2, r6, asr #31 │ │ │ │ + rsbeq r4, r2, r6, lsl #27 │ │ │ │ + rsbeq ip, r0, lr, asr #8 │ │ │ │ + rsbeq r5, r2, r2, lsr #31 │ │ │ │ + rsbeq r5, r2, r4, ror #31 │ │ │ │ + rsbeq r4, r2, r6, asr #26 │ │ │ │ + rsbeq ip, r0, lr, lsl #8 │ │ │ │ @ instruction: 0xffff8ce7 │ │ │ │ - strhteq r5, [r2], #-248 @ 0xffffff08 │ │ │ │ - ldrdeq r5, [r2], #-242 @ 0xffffff0e @ │ │ │ │ - rsbeq r4, r2, sl, ror #25 │ │ │ │ - strhteq ip, [r0], #-50 @ 0xffffffce │ │ │ │ + rsbeq r5, r2, r0, asr #31 │ │ │ │ + ldrdeq r5, [r2], #-250 @ 0xffffff06 @ │ │ │ │ + strdeq r4, [r2], #-194 @ 0xffffff3e @ │ │ │ │ + strhteq ip, [r0], #-58 @ 0xffffffc6 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ bl fed30cd0 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strdlt r0, [r3], r0 @ │ │ │ │ ldc2l 7, cr15, [r2], {254} @ 0xfe │ │ │ │ stmdacs r1, {r0, r1, r9, sl, lr} │ │ │ │ ldrmi sp, [r8], -r2, lsl #2 │ │ │ │ @@ -465455,16 +465455,16 @@ │ │ │ │ andcc r4, ip, r8, ror r4 │ │ │ │ @ instruction: 0xf8cef63e │ │ │ │ stmdbls r1, {r0, r2, fp, lr} │ │ │ │ @ instruction: 0xf63e4478 │ │ │ │ blls 258128 │ │ │ │ andlt r4, r3, r8, lsl r6 │ │ │ │ svclt 0x0000bd00 │ │ │ │ - rsbeq r4, r2, r4, lsr ip │ │ │ │ - strdeq ip, [r0], #-44 @ 0xffffffd4 @ │ │ │ │ + rsbeq r4, r2, ip, lsr ip │ │ │ │ + rsbeq ip, r0, r4, lsl #6 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ bl fed30d1c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0x46040ff8 │ │ │ │ vmax.s8 d20, d8, d8 │ │ │ │ @ instruction: 0xf100ff5f │ │ │ │ @ instruction: 0x46200138 │ │ │ │ @@ -465490,16 +465490,16 @@ │ │ │ │ @ instruction: 0xf63e300c │ │ │ │ stmdami r7, {r0, r3, r7, fp, ip, sp, lr, pc} │ │ │ │ ldrbtmi r9, [r8], #-2305 @ 0xfffff6ff │ │ │ │ @ instruction: 0xf944f63e │ │ │ │ ldrmi r9, [r8], -r1, lsl #22 │ │ │ │ ldclt 0, cr11, [r0, #-8] │ │ │ │ ... │ │ │ │ - rsbeq r5, r2, r6, lsl #29 │ │ │ │ - rsbeq ip, r0, r2, ror r2 │ │ │ │ + rsbeq r5, r2, lr, lsl #29 │ │ │ │ + rsbeq ip, r0, sl, ror r2 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl fed30dac │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ bmi 79db34 │ │ │ │ blmi 7c5dcc │ │ │ │ ldrbtmi r4, [sl], #-1541 @ 0xfffff9fb │ │ │ │ strmi r4, [ip], -r8, lsl #12 │ │ │ │ @@ -465521,15 +465521,15 @@ │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ mrsle r0, LR_svc │ │ │ │ andlt r2, r5, r1 │ │ │ │ @ instruction: 0xf637bd30 │ │ │ │ svclt 0x0000ed92 │ │ │ │ rsbeq r4, ip, r6, asr lr │ │ │ │ @ instruction: 0x000011b8 │ │ │ │ - rsbeq r5, r2, lr, lsr lr │ │ │ │ + rsbeq r5, r2, r6, asr #28 │ │ │ │ rsbeq r4, ip, ip, lsl lr │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ blhi 2950e0 >::_M_default_append(unsigned int)@@Base+0x1251c> │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x0050f8cc │ │ │ │ bcs ff917fb4 │ │ │ │ @@ -466227,96 +466227,96 @@ │ │ │ │ ldrbtmi r4, [r8], #-1593 @ 0xfffff9c7 │ │ │ │ blx fe318002 │ │ │ │ mrc 4, 1, lr, cr7, cr2, {6} │ │ │ │ ldr r7, [r6, r6, lsl #22]! │ │ │ │ ldrdeq r4, [ip], #-208 @ 0xffffff30 @ │ │ │ │ @ instruction: 0x000011b8 │ │ │ │ mlseq ip, r6, sp, r4 │ │ │ │ - strdeq r5, [r2], #-180 @ 0xffffff4c @ │ │ │ │ - rsbeq r5, r2, r2, ror #22 │ │ │ │ - rsbeq fp, r0, r4, asr pc │ │ │ │ - rsbeq r5, r2, r0, lsr fp │ │ │ │ - rsbeq fp, r0, sl, lsl pc │ │ │ │ - rsbeq r5, r2, r2, lsl fp │ │ │ │ - strdeq fp, [r0], #-236 @ 0xffffff14 @ │ │ │ │ - ldrdeq r5, [r2], #-164 @ 0xffffff5c @ │ │ │ │ - ldrdeq r5, [r2], #-154 @ 0xffffff66 @ │ │ │ │ - rsbeq fp, r0, r4, asr #27 │ │ │ │ - rsbeq r5, r2, r6, lsr #19 │ │ │ │ - rsbeq r5, r2, r0, ror #18 │ │ │ │ - rsbeq fp, r0, sl, asr #26 │ │ │ │ - rsbeq r5, r2, r6, lsr r9 │ │ │ │ - rsbeq fp, r0, r0, lsr #26 │ │ │ │ - strdeq r4, [r2], #-138 @ 0xffffff76 @ │ │ │ │ - strdeq r7, [r0], #-114 @ 0xffffff8e @ │ │ │ │ - mlseq r2, ip, r8, r5 │ │ │ │ - rsbeq fp, r0, r6, lsl #25 │ │ │ │ - rsbeq r5, r2, r0, lsl #17 │ │ │ │ - rsbeq fp, r0, sl, ror #24 │ │ │ │ - rsbeq r7, r0, lr, ror r7 │ │ │ │ - rsbeq r5, r2, r0, asr r8 │ │ │ │ - rsbeq fp, r0, sl, lsr ip │ │ │ │ - rsbeq r5, r2, r0, lsr r8 │ │ │ │ - rsbeq fp, r0, sl, lsl ip │ │ │ │ - rsbeq r5, r2, r2, lsl r8 │ │ │ │ - strdeq fp, [r0], #-186 @ 0xffffff46 @ │ │ │ │ - rsbeq r5, r2, ip, ror #15 │ │ │ │ - ldrdeq fp, [r0], #-180 @ 0xffffff4c @ │ │ │ │ - rsbeq r5, r2, lr, asr #15 │ │ │ │ - strhteq fp, [r0], #-182 @ 0xffffff4a │ │ │ │ - ldrdeq lr, [r1], #-126 @ 0xffffff82 @ │ │ │ │ - mlseq r2, ip, r7, r5 │ │ │ │ - rsbeq fp, r0, r6, lsl #23 │ │ │ │ - rsbeq r5, r2, r0, ror r7 │ │ │ │ - rsbeq fp, r0, sl, asr fp │ │ │ │ - rsbeq r8, r0, r8, lsl #19 │ │ │ │ - rsbeq r5, r2, ip, lsr r7 │ │ │ │ - rsbeq fp, r0, r6, lsr #22 │ │ │ │ - rsbeq r8, r0, r8, lsl #19 │ │ │ │ - rsbeq r5, r2, r8, lsl #14 │ │ │ │ - strdeq fp, [r0], #-162 @ 0xffffff5e @ │ │ │ │ - ldrdeq r5, [r2], #-108 @ 0xffffff94 @ │ │ │ │ - rsbeq fp, r0, r6, asr #21 │ │ │ │ - rsbeq r5, r2, lr, lsr #13 │ │ │ │ - mlseq r0, r8, sl, fp │ │ │ │ - rsbeq r5, r2, r0, lsl #13 │ │ │ │ - rsbeq fp, r0, sl, ror #20 │ │ │ │ - mlseq r5, r4, r2, sp │ │ │ │ - rsbeq lr, r1, sl, ror sp │ │ │ │ - rsbeq r7, r3, r2, lsl r1 │ │ │ │ - rsbeq pc, r1, r8, lsl #14 │ │ │ │ - strdeq r3, [r0], #-162 @ 0xffffff5e @ │ │ │ │ - rsbeq fp, r0, r8, lsl #23 │ │ │ │ - rsbeq lr, r1, ip, lsr r5 │ │ │ │ - ldrdeq pc, [r1], #-96 @ 0xffffffa0 @ │ │ │ │ - rsbeq pc, r1, r6, asr #13 │ │ │ │ - ldrdeq lr, [r1], #-94 @ 0xffffffa2 @ │ │ │ │ - rsbeq r5, r2, r4, lsl #11 │ │ │ │ - rsbeq fp, r0, r0, ror r9 │ │ │ │ - rsbeq r5, r2, sl, ror #10 │ │ │ │ - rsbeq fp, r0, r6, asr r9 │ │ │ │ - rsbeq r5, r2, r0, asr r5 │ │ │ │ - rsbeq fp, r0, ip, lsr r9 │ │ │ │ - rsbeq r5, r2, r2, lsr #9 │ │ │ │ - rsbeq fp, r0, lr, lsl #17 │ │ │ │ - rsbeq r5, r2, r6, ror r4 │ │ │ │ - rsbeq fp, r0, r2, ror #16 │ │ │ │ - rsbeq r5, r2, sl, asr #8 │ │ │ │ - rsbeq fp, r0, r6, lsr r8 │ │ │ │ - rsbeq r5, r2, lr, lsl r4 │ │ │ │ - rsbeq fp, r0, sl, lsl #16 │ │ │ │ - rsbeq r5, r2, r4, lsl #8 │ │ │ │ - strdeq fp, [r0], #-112 @ 0xffffff90 @ │ │ │ │ - ldrdeq r5, [r2], #-62 @ 0xffffffc2 @ │ │ │ │ - rsbeq fp, r0, sl, asr #15 │ │ │ │ - strhteq r5, [r2], #-48 @ 0xffffffd0 │ │ │ │ - mlseq r0, ip, r7, fp │ │ │ │ - rsbeq r5, r2, lr, lsr r3 │ │ │ │ - rsbeq r5, r2, r6, lsl #6 │ │ │ │ - strdeq fp, [r0], #-98 @ 0xffffff9e @ │ │ │ │ + strdeq r5, [r2], #-188 @ 0xffffff44 @ │ │ │ │ + rsbeq r5, r2, sl, ror #22 │ │ │ │ + rsbeq fp, r0, ip, asr pc │ │ │ │ + rsbeq r5, r2, r8, lsr fp │ │ │ │ + rsbeq fp, r0, r2, lsr #30 │ │ │ │ + rsbeq r5, r2, sl, lsl fp │ │ │ │ + rsbeq fp, r0, r4, lsl #30 │ │ │ │ + ldrdeq r5, [r2], #-172 @ 0xffffff54 @ │ │ │ │ + rsbeq r5, r2, r2, ror #19 │ │ │ │ + rsbeq fp, r0, ip, asr #27 │ │ │ │ + rsbeq r5, r2, lr, lsr #19 │ │ │ │ + rsbeq r5, r2, r8, ror #18 │ │ │ │ + rsbeq fp, r0, r2, asr sp │ │ │ │ + rsbeq r5, r2, lr, lsr r9 │ │ │ │ + rsbeq fp, r0, r8, lsr #26 │ │ │ │ + rsbeq r4, r2, r2, lsl #18 │ │ │ │ + strdeq r7, [r0], #-122 @ 0xffffff86 @ │ │ │ │ + rsbeq r5, r2, r4, lsr #17 │ │ │ │ + rsbeq fp, r0, lr, lsl #25 │ │ │ │ + rsbeq r5, r2, r8, lsl #17 │ │ │ │ + rsbeq fp, r0, r2, ror ip │ │ │ │ + rsbeq r7, r0, r6, lsl #15 │ │ │ │ + rsbeq r5, r2, r8, asr r8 │ │ │ │ + rsbeq fp, r0, r2, asr #24 │ │ │ │ + rsbeq r5, r2, r8, lsr r8 │ │ │ │ + rsbeq fp, r0, r2, lsr #24 │ │ │ │ + rsbeq r5, r2, sl, lsl r8 │ │ │ │ + rsbeq fp, r0, r2, lsl #24 │ │ │ │ + strdeq r5, [r2], #-116 @ 0xffffff8c @ │ │ │ │ + ldrdeq fp, [r0], #-188 @ 0xffffff44 @ │ │ │ │ + ldrdeq r5, [r2], #-118 @ 0xffffff8a @ │ │ │ │ + strhteq fp, [r0], #-190 @ 0xffffff42 │ │ │ │ + rsbeq lr, r1, r6, ror #15 │ │ │ │ + rsbeq r5, r2, r4, lsr #15 │ │ │ │ + rsbeq fp, r0, lr, lsl #23 │ │ │ │ + rsbeq r5, r2, r8, ror r7 │ │ │ │ + rsbeq fp, r0, r2, ror #22 │ │ │ │ + mlseq r0, r0, r9, r8 │ │ │ │ + rsbeq r5, r2, r4, asr #14 │ │ │ │ + rsbeq fp, r0, lr, lsr #22 │ │ │ │ + mlseq r0, r0, r9, r8 │ │ │ │ + rsbeq r5, r2, r0, lsl r7 │ │ │ │ + strdeq fp, [r0], #-170 @ 0xffffff56 @ │ │ │ │ + rsbeq r5, r2, r4, ror #13 │ │ │ │ + rsbeq fp, r0, lr, asr #21 │ │ │ │ + strhteq r5, [r2], #-102 @ 0xffffff9a │ │ │ │ + rsbeq fp, r0, r0, lsr #21 │ │ │ │ + rsbeq r5, r2, r8, lsl #13 │ │ │ │ + rsbeq fp, r0, r2, ror sl │ │ │ │ + mlseq r5, ip, r2, sp │ │ │ │ + rsbeq lr, r1, r2, lsl #27 │ │ │ │ + rsbeq r7, r3, sl, lsl r1 │ │ │ │ + rsbeq pc, r1, r0, lsl r7 @ │ │ │ │ + strdeq r3, [r0], #-170 @ 0xffffff56 @ │ │ │ │ + mlseq r0, r0, fp, fp │ │ │ │ + rsbeq lr, r1, r4, asr #10 │ │ │ │ + ldrdeq pc, [r1], #-104 @ 0xffffff98 @ │ │ │ │ + rsbeq pc, r1, lr, asr #13 │ │ │ │ + rsbeq lr, r1, r6, ror #11 │ │ │ │ + rsbeq r5, r2, ip, lsl #11 │ │ │ │ + rsbeq fp, r0, r8, ror r9 │ │ │ │ + rsbeq r5, r2, r2, ror r5 │ │ │ │ + rsbeq fp, r0, lr, asr r9 │ │ │ │ + rsbeq r5, r2, r8, asr r5 │ │ │ │ + rsbeq fp, r0, r4, asr #18 │ │ │ │ + rsbeq r5, r2, sl, lsr #9 │ │ │ │ + mlseq r0, r6, r8, fp │ │ │ │ + rsbeq r5, r2, lr, ror r4 │ │ │ │ + rsbeq fp, r0, sl, ror #16 │ │ │ │ + rsbeq r5, r2, r2, asr r4 │ │ │ │ + rsbeq fp, r0, lr, lsr r8 │ │ │ │ + rsbeq r5, r2, r6, lsr #8 │ │ │ │ + rsbeq fp, r0, r2, lsl r8 │ │ │ │ + rsbeq r5, r2, ip, lsl #8 │ │ │ │ + strdeq fp, [r0], #-120 @ 0xffffff88 @ │ │ │ │ + rsbeq r5, r2, r6, ror #7 │ │ │ │ + ldrdeq fp, [r0], #-114 @ 0xffffff8e @ │ │ │ │ + strhteq r5, [r2], #-56 @ 0xffffffc8 │ │ │ │ + rsbeq fp, r0, r4, lsr #15 │ │ │ │ + rsbeq r5, r2, r6, asr #6 │ │ │ │ + rsbeq r5, r2, lr, lsl #6 │ │ │ │ + strdeq fp, [r0], #-106 @ 0xffffff96 @ │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl fed31a70 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fb0 │ │ │ │ addslt r2, r0, r4, asr #9 │ │ │ │ strbcc pc, [r0], #2271 @ 0x8df @ │ │ │ │ ldrbtmi r4, [sl], #-1542 @ 0xfffff9fa │ │ │ │ @@ -466619,79 +466619,79 @@ │ │ │ │ svccc 0x00b99999 │ │ │ │ ldmibls r9, {r1, r3, r4, r7, r8, fp, ip, pc} │ │ │ │ svccc 0x00e99999 │ │ │ │ @ instruction: 0x47ae147b │ │ │ │ svccc 0x00847ae1 │ │ │ │ rsbeq r4, ip, lr, lsl #3 │ │ │ │ @ instruction: 0x000011b8 │ │ │ │ - rsbeq r5, r2, r0, lsl #3 │ │ │ │ + rsbeq r5, r2, r8, lsl #3 │ │ │ │ @ instruction: 0xfffff369 │ │ │ │ - rsbeq r5, r2, r8, asr r1 │ │ │ │ - rsbeq r4, r2, r6, lsl r1 │ │ │ │ + rsbeq r5, r2, r0, ror #2 │ │ │ │ + rsbeq r4, r2, lr, lsl r1 │ │ │ │ andeq r0, r0, r7, asr #10 │ │ │ │ - rsbeq r5, r2, lr, ror #1 │ │ │ │ - ldrdeq fp, [r0], #-72 @ 0xffffffb8 @ │ │ │ │ + strdeq r5, [r2], #-6 @ │ │ │ │ + rsbeq fp, r0, r0, ror #9 │ │ │ │ rsbeq r4, ip, r2, ror #1 │ │ │ │ - strhteq r5, [r2], #-2 │ │ │ │ - mlseq r0, ip, r4, fp │ │ │ │ + strhteq r5, [r2], #-10 │ │ │ │ + rsbeq fp, r0, r4, lsr #9 │ │ │ │ @ instruction: 0xfffff235 │ │ │ │ @ instruction: 0xfffff1b7 │ │ │ │ - rsbeq r5, r2, r0, ror r0 │ │ │ │ - rsbeq fp, r0, ip, asr r4 │ │ │ │ - rsbeq r5, r2, r6, asr r0 │ │ │ │ - rsbeq fp, r0, r2, asr #8 │ │ │ │ + rsbeq r5, r2, r8, ror r0 │ │ │ │ + rsbeq fp, r0, r4, ror #8 │ │ │ │ + rsbeq r5, r2, lr, asr r0 │ │ │ │ + rsbeq fp, r0, sl, asr #8 │ │ │ │ @ instruction: 0xfffff14d │ │ │ │ - rsbeq r5, r2, r2, lsl #1 │ │ │ │ - rsbeq lr, r1, r8, asr #3 │ │ │ │ - strdeq r4, [r2], #-254 @ 0xffffff02 @ │ │ │ │ - rsbeq fp, r0, sl, ror #7 │ │ │ │ - rsbeq r4, r2, r4, ror #31 │ │ │ │ - ldrdeq fp, [r0], #-48 @ 0xffffffd0 @ │ │ │ │ - rsbeq r5, r2, sl, asr #32 │ │ │ │ - rsbeq lr, r1, r0, lsr #2 │ │ │ │ - mlseq r2, lr, pc, r4 @ │ │ │ │ - rsbeq fp, r0, sl, lsl #7 │ │ │ │ - rsbeq r5, r2, lr, lsl r0 │ │ │ │ - rsbeq lr, r1, sl, ror r1 │ │ │ │ - rsbeq r4, r2, r6, asr pc │ │ │ │ - rsbeq fp, r0, r2, asr #6 │ │ │ │ - rsbeq r4, r2, r8, lsr pc │ │ │ │ - rsbeq fp, r0, r2, lsr #6 │ │ │ │ - ldrdeq r4, [r2], #-240 @ 0xffffff10 @ │ │ │ │ - rsbeq pc, r1, lr, lsr #2 │ │ │ │ - strdeq r4, [r2], #-224 @ 0xffffff20 @ │ │ │ │ - ldrdeq fp, [r0], #-44 @ 0xffffffd4 @ │ │ │ │ - rsbeq lr, r1, r8, lsr r1 │ │ │ │ - strhteq r4, [r2], #-248 @ 0xffffff08 │ │ │ │ - rsbeq r4, r2, sl, lsr #29 │ │ │ │ - mlseq r0, r6, r2, fp │ │ │ │ - rsbeq pc, r1, lr, lsr #2 │ │ │ │ - rsbeq r4, r2, r6, ror pc │ │ │ │ - rsbeq r4, r2, r4, asr #28 │ │ │ │ - rsbeq fp, r0, r0, lsr r2 │ │ │ │ - rsbeq r4, r2, r2, asr pc │ │ │ │ - rsbeq r4, r2, r6, lsl #31 │ │ │ │ - strdeq r4, [r2], #-222 @ 0xffffff22 @ │ │ │ │ - rsbeq fp, r0, sl, ror #3 │ │ │ │ - rsbeq pc, r1, sl, lsr #4 │ │ │ │ - rsbeq r4, r2, r0, ror #30 │ │ │ │ - strhteq r4, [r2], #-222 @ 0xffffff22 │ │ │ │ - rsbeq fp, r0, sl, lsr #3 │ │ │ │ - rsbeq r4, r2, ip, asr #30 │ │ │ │ - rsbeq pc, r1, r8, asr #4 │ │ │ │ - rsbeq r4, r2, r2, lsl #27 │ │ │ │ - rsbeq fp, r0, lr, ror #2 │ │ │ │ - rsbeq pc, r1, sl, ror #5 │ │ │ │ - rsbeq r4, r2, ip, lsl pc │ │ │ │ - rsbeq r4, r2, sl, lsr sp │ │ │ │ - rsbeq fp, r0, r6, lsr #2 │ │ │ │ - rsbeq pc, r1, lr, lsl #6 │ │ │ │ - rsbeq r4, r2, r4, lsl #30 │ │ │ │ - strdeq r4, [r2], #-204 @ 0xffffff34 @ │ │ │ │ - rsbeq fp, r0, r8, ror #1 │ │ │ │ + rsbeq r5, r2, sl, lsl #1 │ │ │ │ + ldrdeq lr, [r1], #-16 @ │ │ │ │ + rsbeq r5, r2, r6 │ │ │ │ + strdeq fp, [r0], #-50 @ 0xffffffce @ │ │ │ │ + rsbeq r4, r2, ip, ror #31 │ │ │ │ + ldrdeq fp, [r0], #-56 @ 0xffffffc8 @ │ │ │ │ + rsbeq r5, r2, r2, asr r0 │ │ │ │ + rsbeq lr, r1, r8, lsr #2 │ │ │ │ + rsbeq r4, r2, r6, lsr #31 │ │ │ │ + mlseq r0, r2, r3, fp │ │ │ │ + rsbeq r5, r2, r6, lsr #32 │ │ │ │ + rsbeq lr, r1, r2, lsl #3 │ │ │ │ + rsbeq r4, r2, lr, asr pc │ │ │ │ + rsbeq fp, r0, sl, asr #6 │ │ │ │ + rsbeq r4, r2, r0, asr #30 │ │ │ │ + rsbeq fp, r0, sl, lsr #6 │ │ │ │ + ldrdeq r4, [r2], #-248 @ 0xffffff08 @ │ │ │ │ + rsbeq pc, r1, r6, lsr r1 @ │ │ │ │ + strdeq r4, [r2], #-232 @ 0xffffff18 @ │ │ │ │ + rsbeq fp, r0, r4, ror #5 │ │ │ │ + rsbeq lr, r1, r0, asr #2 │ │ │ │ + rsbeq r4, r2, r0, asr #31 │ │ │ │ + strhteq r4, [r2], #-226 @ 0xffffff1e │ │ │ │ + mlseq r0, lr, r2, fp │ │ │ │ + rsbeq pc, r1, r6, lsr r1 @ │ │ │ │ + rsbeq r4, r2, lr, ror pc │ │ │ │ + rsbeq r4, r2, ip, asr #28 │ │ │ │ + rsbeq fp, r0, r8, lsr r2 │ │ │ │ + rsbeq r4, r2, sl, asr pc │ │ │ │ + rsbeq r4, r2, lr, lsl #31 │ │ │ │ + rsbeq r4, r2, r6, lsl #28 │ │ │ │ + strdeq fp, [r0], #-18 @ 0xffffffee @ │ │ │ │ + rsbeq pc, r1, r2, lsr r2 @ │ │ │ │ + rsbeq r4, r2, r8, ror #30 │ │ │ │ + rsbeq r4, r2, r6, asr #27 │ │ │ │ + strhteq fp, [r0], #-18 @ 0xffffffee │ │ │ │ + rsbeq r4, r2, r4, asr pc │ │ │ │ + rsbeq pc, r1, r0, asr r2 @ │ │ │ │ + rsbeq r4, r2, sl, lsl #27 │ │ │ │ + rsbeq fp, r0, r6, ror r1 │ │ │ │ + strdeq pc, [r1], #-34 @ 0xffffffde @ │ │ │ │ + rsbeq r4, r2, r4, lsr #30 │ │ │ │ + rsbeq r4, r2, r2, asr #26 │ │ │ │ + rsbeq fp, r0, lr, lsr #2 │ │ │ │ + rsbeq pc, r1, r6, lsl r3 @ │ │ │ │ + rsbeq r4, r2, ip, lsl #30 │ │ │ │ + rsbeq r4, r2, r4, lsl #26 │ │ │ │ + strdeq fp, [r0], #-0 @ │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ bl fed32050 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strdlt r0, [r3], r0 @ │ │ │ │ stc2 7, cr15, [r6, #-1020] @ 0xfffffc04 │ │ │ │ stmdacs r1, {r0, r1, r9, sl, lr} │ │ │ │ ldrmi sp, [r8], -r2, lsl #2 │ │ │ │ @@ -466701,16 +466701,16 @@ │ │ │ │ andcc r4, ip, r8, ror r4 │ │ │ │ @ instruction: 0xff0ef63c │ │ │ │ stmdbls r1, {r0, r2, fp, lr} │ │ │ │ @ instruction: 0xf63c4478 │ │ │ │ blls 25ada8 │ │ │ │ andlt r4, r3, r8, lsl r6 │ │ │ │ svclt 0x0000bd00 │ │ │ │ - mlseq r2, r0, fp, r4 │ │ │ │ - rsbeq sl, r0, ip, ror pc │ │ │ │ + mlseq r2, r8, fp, r4 │ │ │ │ + rsbeq sl, r0, r4, lsl #31 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ bl fed3209c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0x46040ff8 │ │ │ │ vmax.s8 d20, d7, d8 │ │ │ │ @ instruction: 0xf100fd9f │ │ │ │ @ instruction: 0x46200110 │ │ │ │ @@ -466734,17 +466734,17 @@ │ │ │ │ ldrbtmi r4, [r8], #-1569 @ 0xfffff9df │ │ │ │ @ instruction: 0xff8cf63c │ │ │ │ ldcllt 6, cr4, [r0, #-128]! @ 0xffffff80 │ │ │ │ ldrtmi r4, [r0], -r5, lsl #18 │ │ │ │ vqshl.u8 q10, , │ │ │ │ strdvs pc, [r8, #-149]! @ 0xffffff6b │ │ │ │ ldcllt 6, cr4, [r0, #-128]! @ 0xffffff80 │ │ │ │ - rsbeq r4, r2, r6, lsr #26 │ │ │ │ - rsbeq sl, r0, r2, lsl #30 │ │ │ │ - rsbeq lr, r0, r0, asr lr │ │ │ │ + rsbeq r4, r2, lr, lsr #26 │ │ │ │ + rsbeq sl, r0, sl, lsl #30 │ │ │ │ + rsbeq lr, r0, r8, asr lr │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl fed32124 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ bmi 79eeac │ │ │ │ blmi 7c7144 │ │ │ │ ldrbtmi r4, [sl], #-1541 @ 0xfffff9fb │ │ │ │ strmi r4, [ip], -r8, lsl #12 │ │ │ │ @@ -466766,15 +466766,15 @@ │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ mrsle r0, LR_svc │ │ │ │ andlt r2, r5, r1 │ │ │ │ @ instruction: 0xf636bd30 │ │ │ │ svclt 0x0000ebd6 │ │ │ │ ldrdeq r3, [ip], #-174 @ 0xffffff52 @ │ │ │ │ @ instruction: 0x000011b8 │ │ │ │ - ldrdeq r4, [r2], #-202 @ 0xffffff36 @ │ │ │ │ + rsbeq r4, r2, r2, ror #25 │ │ │ │ rsbeq r3, ip, r4, lsr #21 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x0068f8cc │ │ │ │ ldrdls pc, [r8], -r0 │ │ │ │ @ instruction: 0xf1b9b09d │ │ │ │ @@ -467322,31 +467322,31 @@ │ │ │ │ ... │ │ │ │ strbtvs r6, [r6], -r6, ror #12 │ │ │ │ svccc 0x00ee6666 │ │ │ │ addge r9, r7, #46, 30 @ 0xb8 │ │ │ │ ldrbtpl r4, [sp], #-686 @ 0xfffffd52 │ │ │ │ rsbeq r3, ip, r8, lsl r8 │ │ │ │ @ instruction: 0x000011b8 │ │ │ │ - mlseq r2, lr, r9, r4 │ │ │ │ - strdeq r4, [r2], #-98 @ 0xffffff9e @ │ │ │ │ + rsbeq r4, r2, r6, lsr #19 │ │ │ │ + strdeq r4, [r2], #-106 @ 0xffffff96 @ │ │ │ │ rsbeq r3, ip, r2, lsl #9 │ │ │ │ - rsbeq r4, r2, r2, asr #12 │ │ │ │ - rsbeq sl, r0, lr, lsl r8 │ │ │ │ - rsbeq r4, r2, sl, lsr #12 │ │ │ │ - rsbeq sl, r0, r6, lsl #16 │ │ │ │ - rsbeq r4, r2, lr, lsl #12 │ │ │ │ - rsbeq sl, r0, sl, ror #15 │ │ │ │ - strdeq r4, [r2], #-86 @ 0xffffffaa @ │ │ │ │ - ldrdeq sl, [r0], #-114 @ 0xffffff8e @ │ │ │ │ - ldrdeq r4, [r2], #-94 @ 0xffffffa2 @ │ │ │ │ - strhteq sl, [r0], #-122 @ 0xffffff86 │ │ │ │ - rsbeq r4, r2, lr, lsr #8 │ │ │ │ - rsbeq sl, r0, r0, lsl r6 │ │ │ │ - rsbeq r4, r2, r0, lsl #8 │ │ │ │ - ldrdeq sl, [r0], #-92 @ 0xffffffa4 @ │ │ │ │ + rsbeq r4, r2, sl, asr #12 │ │ │ │ + rsbeq sl, r0, r6, lsr #16 │ │ │ │ + rsbeq r4, r2, r2, lsr r6 │ │ │ │ + rsbeq sl, r0, lr, lsl #16 │ │ │ │ + rsbeq r4, r2, r6, lsl r6 │ │ │ │ + strdeq sl, [r0], #-114 @ 0xffffff8e @ │ │ │ │ + strdeq r4, [r2], #-94 @ 0xffffffa2 @ │ │ │ │ + ldrdeq sl, [r0], #-122 @ 0xffffff86 @ │ │ │ │ + rsbeq r4, r2, r6, ror #11 │ │ │ │ + rsbeq sl, r0, r2, asr #15 │ │ │ │ + rsbeq r4, r2, r6, lsr r4 │ │ │ │ + rsbeq sl, r0, r8, lsl r6 │ │ │ │ + rsbeq r4, r2, r8, lsl #8 │ │ │ │ + rsbeq sl, r0, r4, ror #11 │ │ │ │ ldrdeq pc, [r4], -fp │ │ │ │ bllt 13d7350 │ │ │ │ blvc ff4d7354 │ │ │ │ blvs 217374 │ │ │ │ blvc ff39736c │ │ │ │ blx 617464 │ │ │ │ cmpphi r7, r0, asr #4 @ p-variant is OBSOLETE │ │ │ │ @@ -467539,20 +467539,20 @@ │ │ │ │ svclt 0x0000e63d │ │ │ │ andhi pc, r0, pc, lsr #7 │ │ │ │ ... │ │ │ │ stclgt 12, cr12, [ip], {205} @ 0xcd │ │ │ │ svccc 0x00f0cccc │ │ │ │ andeq r0, r0, r0 │ │ │ │ sbcmi r8, r3, r0, lsl #16 │ │ │ │ - rsbeq r4, r2, r2, asr r3 │ │ │ │ - rsbeq r4, r2, r6, ror r2 │ │ │ │ - strhteq r4, [r2], #-2 │ │ │ │ - rsbeq sl, r0, lr, lsl #5 │ │ │ │ - mlseq r2, r6, r0, r4 │ │ │ │ - rsbeq sl, r0, r2, ror r2 │ │ │ │ + rsbeq r4, r2, sl, asr r3 │ │ │ │ + rsbeq r4, r2, lr, ror r2 │ │ │ │ + strhteq r4, [r2], #-10 │ │ │ │ + mlseq r0, r6, r2, sl │ │ │ │ + mlseq r2, lr, r0, r4 │ │ │ │ + rsbeq sl, r0, sl, ror r2 │ │ │ │ stmdals fp!, {r0, r1, r2, r4, r8, r9, fp, ip, pc} │ │ │ │ sbcseq r9, fp, r8, lsl #4 │ │ │ │ @ instruction: 0x4619931f │ │ │ │ @ instruction: 0xff1ef637 │ │ │ │ bcs 2023f8 │ │ │ │ mcrge 7, 7, pc, cr7, cr15, {3} @ │ │ │ │ @ instruction: 0xf04f9b0a │ │ │ │ @@ -467768,24 +467768,24 @@ │ │ │ │ mrc2 6, 5, pc, cr6, cr11, {1} │ │ │ │ strbmi r4, [r1], -pc, lsl #16 │ │ │ │ @ instruction: 0xf63b4478 │ │ │ │ strbt pc, [sl], #-3953 @ 0xfffff08f @ │ │ │ │ addge r9, r7, #46, 30 @ 0xb8 │ │ │ │ ldrbtpl r4, [sp], #-686 @ 0xfffffd52 │ │ │ │ ... │ │ │ │ - rsbeq r3, r2, sl, lsl pc │ │ │ │ - strdeq sl, [r0], #-6 @ │ │ │ │ - rsbeq r3, r2, r2, lsl #30 │ │ │ │ - ldrdeq sl, [r0], #-14 @ │ │ │ │ - rsbeq r3, r2, sl, asr #26 │ │ │ │ - rsbeq r9, r0, r6, lsr #30 │ │ │ │ - rsbeq r3, r2, ip, lsl #26 │ │ │ │ - rsbeq r9, r0, r8, ror #29 │ │ │ │ - strdeq r3, [r2], #-192 @ 0xffffff40 @ │ │ │ │ - rsbeq r9, r0, ip, asr #29 │ │ │ │ + rsbeq r3, r2, r2, lsr #30 │ │ │ │ + strdeq sl, [r0], #-14 @ │ │ │ │ + rsbeq r3, r2, sl, lsl #30 │ │ │ │ + rsbeq sl, r0, r6, ror #1 │ │ │ │ + rsbeq r3, r2, r2, asr sp │ │ │ │ + rsbeq r9, r0, lr, lsr #30 │ │ │ │ + rsbeq r3, r2, r4, lsl sp │ │ │ │ + strdeq r9, [r0], #-224 @ 0xffffff20 @ │ │ │ │ + strdeq r3, [r2], #-200 @ 0xffffff38 @ │ │ │ │ + ldrdeq r9, [r0], #-228 @ 0xffffff1c @ │ │ │ │ ldrdgt pc, [r0], #-141 @ 0xffffff73 @ │ │ │ │ ldrdge pc, [r0], sp │ │ │ │ svceq 0x0000f1bc │ │ │ │ ldcge 4, cr15, [r7, #-252] @ 0xffffff04 │ │ │ │ blcs 202bdc │ │ │ │ adcshi pc, pc, #64, 6 │ │ │ │ bgt fe6177a4 │ │ │ │ @@ -468053,20 +468053,20 @@ │ │ │ │ @ instruction: 0xf0402f00 │ │ │ │ blls d7c5f0 │ │ │ │ ldrmi r9, [r3], #-2604 @ 0xfffff5d4 │ │ │ │ vqsub.u8 d20, d16, d27 │ │ │ │ strtmi r8, [r2], sp, lsl #1 │ │ │ │ svclt 0x0000e016 │ │ │ │ ... │ │ │ │ - rsbeq r3, r2, r6, lsl #24 │ │ │ │ - rsbeq r9, r0, r2, ror #27 │ │ │ │ - rsbeq r3, r2, sl, lsr r9 │ │ │ │ - rsbeq r9, r0, r6, lsl fp │ │ │ │ - rsbeq r3, r2, r2, lsr #18 │ │ │ │ - strdeq r9, [r0], #-174 @ 0xffffff52 @ │ │ │ │ + rsbeq r3, r2, lr, lsl #24 │ │ │ │ + rsbeq r9, r0, sl, ror #27 │ │ │ │ + rsbeq r3, r2, r2, asr #18 │ │ │ │ + rsbeq r9, r0, lr, lsl fp │ │ │ │ + rsbeq r3, r2, sl, lsr #18 │ │ │ │ + rsbeq r9, r0, r6, lsl #22 │ │ │ │ strcc r9, [r1, -ip, lsr #22] │ │ │ │ ldrmi r9, [r3], #-2606 @ 0xfffff5d2 │ │ │ │ ble 1e6ce5c │ │ │ │ strbmi r9, [r8], -r9, lsr #22 │ │ │ │ @ instruction: 0xf853992a │ │ │ │ vhadd.u16 d18, d9, d23 │ │ │ │ @ instruction: 0xf8d9f8af │ │ │ │ @@ -468317,48 +468317,48 @@ │ │ │ │ ldrbtmi r4, [r8], #-1601 @ 0xfffff9bf │ │ │ │ blx b9a0b6 │ │ │ │ svclt 0x0030f7fe │ │ │ │ addge r9, r7, #46, 30 @ 0xb8 │ │ │ │ ldrbtpl r4, [sp], #-686 @ 0xfffffd52 │ │ │ │ ... │ │ │ │ sbcgt r8, r3, r0, lsl #16 │ │ │ │ - mlseq r2, lr, r7, r3 │ │ │ │ - rsbeq r9, r0, sl, ror r9 │ │ │ │ - rsbeq r3, r2, sl, ror r7 │ │ │ │ - rsbeq r9, r0, r6, asr r9 │ │ │ │ - rsbeq r3, r2, lr, asr r7 │ │ │ │ - rsbeq r9, r0, sl, lsr r9 │ │ │ │ - rsbeq r3, r2, ip, lsr #14 │ │ │ │ - rsbeq r9, r0, r8, lsl #18 │ │ │ │ - rsbeq r3, r2, r4, lsr #13 │ │ │ │ - rsbeq r9, r0, r6, lsl #17 │ │ │ │ - rsbeq r3, r2, ip, ror r6 │ │ │ │ - rsbeq r9, r0, r8, asr r8 │ │ │ │ - rsbeq r3, r2, ip, lsr #12 │ │ │ │ - rsbeq r9, r0, r8, lsl #16 │ │ │ │ - rsbeq r3, r2, r0, lsl r6 │ │ │ │ - rsbeq r9, r0, ip, ror #15 │ │ │ │ - rsbeq r3, r2, ip, ror #11 │ │ │ │ - rsbeq r9, r0, r8, asr #15 │ │ │ │ - rsbeq r3, r2, r8, lsr #10 │ │ │ │ - rsbeq r9, r0, r2, lsl #14 │ │ │ │ - rsbeq r3, r2, r8, lsl #10 │ │ │ │ - rsbeq r9, r0, r2, ror #13 │ │ │ │ - rsbeq r3, r2, lr, ror #9 │ │ │ │ - rsbeq r9, r0, r8, asr #13 │ │ │ │ - ldrdeq r3, [r2], #-68 @ 0xffffffbc @ │ │ │ │ - rsbeq r9, r0, lr, lsr #13 │ │ │ │ - strhteq r3, [r2], #-70 @ 0xffffffba │ │ │ │ - mlseq r0, r2, r6, r9 │ │ │ │ - mlseq r2, r6, r4, r3 │ │ │ │ - rsbeq r9, r0, r0, ror r6 │ │ │ │ - rsbeq r3, r2, r6, ror r4 │ │ │ │ - rsbeq r9, r0, r0, asr r6 │ │ │ │ - rsbeq r3, r2, sl, asr r4 │ │ │ │ - rsbeq r9, r0, r6, lsr r6 │ │ │ │ + rsbeq r3, r2, r6, lsr #15 │ │ │ │ + rsbeq r9, r0, r2, lsl #19 │ │ │ │ + rsbeq r3, r2, r2, lsl #15 │ │ │ │ + rsbeq r9, r0, lr, asr r9 │ │ │ │ + rsbeq r3, r2, r6, ror #14 │ │ │ │ + rsbeq r9, r0, r2, asr #18 │ │ │ │ + rsbeq r3, r2, r4, lsr r7 │ │ │ │ + rsbeq r9, r0, r0, lsl r9 │ │ │ │ + rsbeq r3, r2, ip, lsr #13 │ │ │ │ + rsbeq r9, r0, lr, lsl #17 │ │ │ │ + rsbeq r3, r2, r4, lsl #13 │ │ │ │ + rsbeq r9, r0, r0, ror #16 │ │ │ │ + rsbeq r3, r2, r4, lsr r6 │ │ │ │ + rsbeq r9, r0, r0, lsl r8 │ │ │ │ + rsbeq r3, r2, r8, lsl r6 │ │ │ │ + strdeq r9, [r0], #-116 @ 0xffffff8c @ │ │ │ │ + strdeq r3, [r2], #-84 @ 0xffffffac @ │ │ │ │ + ldrdeq r9, [r0], #-112 @ 0xffffff90 @ │ │ │ │ + rsbeq r3, r2, r0, lsr r5 │ │ │ │ + rsbeq r9, r0, sl, lsl #14 │ │ │ │ + rsbeq r3, r2, r0, lsl r5 │ │ │ │ + rsbeq r9, r0, sl, ror #13 │ │ │ │ + strdeq r3, [r2], #-70 @ 0xffffffba @ │ │ │ │ + ldrdeq r9, [r0], #-96 @ 0xffffffa0 @ │ │ │ │ + ldrdeq r3, [r2], #-76 @ 0xffffffb4 @ │ │ │ │ + strhteq r9, [r0], #-102 @ 0xffffff9a │ │ │ │ + strhteq r3, [r2], #-78 @ 0xffffffb2 │ │ │ │ + mlseq r0, sl, r6, r9 │ │ │ │ + mlseq r2, lr, r4, r3 │ │ │ │ + rsbeq r9, r0, r8, ror r6 │ │ │ │ + rsbeq r3, r2, lr, ror r4 │ │ │ │ + rsbeq r9, r0, r8, asr r6 │ │ │ │ + rsbeq r3, r2, r2, ror #8 │ │ │ │ + rsbeq r9, r0, lr, lsr r6 │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl fed33a74 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fb8 │ │ │ │ addlt r2, sp, r0, lsr #8 │ │ │ │ ldrcc pc, [ip], #-2271 @ 0xfffff721 │ │ │ │ ldrbtmi r4, [sl], #-1543 @ 0xfffff9f9 │ │ │ │ @@ -468619,71 +468619,71 @@ │ │ │ │ svccc 0x00a99999 │ │ │ │ teqcc r3, #-872415232 @ 0xcc000000 │ │ │ │ svccc 0x00c33333 │ │ │ │ andeq r0, r0, r0 │ │ │ │ ldrsbmi r1, [r3, #-32] @ 0xffffffe0 │ │ │ │ rsbeq r2, ip, sl, lsl #3 │ │ │ │ @ instruction: 0x000011b8 │ │ │ │ - mlseq r2, r0, r3, r3 │ │ │ │ + mlseq r2, r8, r3, r3 │ │ │ │ @ instruction: 0xffffe91b │ │ │ │ - rsbeq r3, r2, ip, ror #6 │ │ │ │ - rsbeq r3, r2, r0, lsr #7 │ │ │ │ + rsbeq r3, r2, r4, ror r3 │ │ │ │ + rsbeq r3, r2, r8, lsr #7 │ │ │ │ andeq r0, r0, fp, lsl #9 │ │ │ │ - rsbeq r3, r2, r4, lsl #6 │ │ │ │ - rsbeq r9, r0, r0, ror #9 │ │ │ │ + rsbeq r3, r2, ip, lsl #6 │ │ │ │ + rsbeq r9, r0, r8, ror #9 │ │ │ │ rsbeq r2, ip, lr, ror #1 │ │ │ │ - ldrdeq r3, [r2], #-32 @ 0xffffffe0 @ │ │ │ │ - rsbeq r9, r0, ip, lsr #9 │ │ │ │ + ldrdeq r3, [r2], #-40 @ 0xffffffd8 @ │ │ │ │ + strhteq r9, [r0], #-68 @ 0xffffffbc │ │ │ │ @ instruction: 0xffffe5bf │ │ │ │ @ instruction: 0xffffe549 │ │ │ │ - mlseq r2, r2, r2, r3 │ │ │ │ - rsbeq r9, r0, lr, ror #8 │ │ │ │ - rsbeq r3, r2, r8, ror r2 │ │ │ │ - rsbeq r9, r0, r4, asr r4 │ │ │ │ + mlseq r2, sl, r2, r3 │ │ │ │ + rsbeq r9, r0, r6, ror r4 │ │ │ │ + rsbeq r3, r2, r0, lsl #5 │ │ │ │ + rsbeq r9, r0, ip, asr r4 │ │ │ │ @ instruction: 0xffffe4df │ │ │ │ + rsbeq r3, r2, r8, lsl #6 │ │ │ │ + rsbeq r3, r2, r8, asr #5 │ │ │ │ + rsbeq r3, r2, ip, lsr #4 │ │ │ │ + rsbeq r9, r0, r8, lsl #8 │ │ │ │ + rsbeq r3, r2, r2, lsl r2 │ │ │ │ + rsbeq r9, r0, lr, ror #7 │ │ │ │ + rsbeq r3, r2, lr, asr #5 │ │ │ │ rsbeq r3, r2, r0, lsl #6 │ │ │ │ - rsbeq r3, r2, r0, asr #5 │ │ │ │ - rsbeq r3, r2, r4, lsr #4 │ │ │ │ - rsbeq r9, r0, r0, lsl #8 │ │ │ │ - rsbeq r3, r2, sl, lsl #4 │ │ │ │ - rsbeq r9, r0, r6, ror #7 │ │ │ │ - rsbeq r3, r2, r6, asr #5 │ │ │ │ - strdeq r3, [r2], #-40 @ 0xffffffd8 @ │ │ │ │ - rsbeq r3, r2, r0, asr #3 │ │ │ │ - mlseq r0, ip, r3, r9 │ │ │ │ - rsbeq r3, r2, r8, lsl r3 │ │ │ │ - ldrdeq r3, [r2], #-34 @ 0xffffffde @ │ │ │ │ - rsbeq r3, r2, sl, ror r1 │ │ │ │ - rsbeq r9, r0, r6, asr r3 │ │ │ │ - rsbeq r3, r2, ip, asr r1 │ │ │ │ - rsbeq r9, r0, r6, lsr r3 │ │ │ │ - ldrdeq r3, [r2], #-38 @ 0xffffffda @ │ │ │ │ - rsbeq r3, r2, r0, lsr #6 │ │ │ │ - rsbeq r3, r2, r0, lsl r1 │ │ │ │ - rsbeq r9, r0, ip, ror #5 │ │ │ │ - rsbeq r3, r2, r4, lsr r3 │ │ │ │ - strdeq r3, [r2], #-34 @ 0xffffffde @ │ │ │ │ - rsbeq r3, r2, r8, asr #1 │ │ │ │ - rsbeq r9, r0, r4, lsr #5 │ │ │ │ - rsbeq r3, r2, lr, lsl #6 │ │ │ │ - rsbeq r3, r2, r8, lsr r3 │ │ │ │ - rsbeq r3, r2, lr, ror r0 │ │ │ │ - rsbeq r9, r0, sl, asr r2 │ │ │ │ + rsbeq r3, r2, r8, asr #3 │ │ │ │ + rsbeq r9, r0, r4, lsr #7 │ │ │ │ rsbeq r3, r2, r0, lsr #6 │ │ │ │ - rsbeq r3, r2, r2, ror #6 │ │ │ │ - rsbeq r3, r2, r4, lsr r0 │ │ │ │ - rsbeq r9, r0, r0, lsl r2 │ │ │ │ - rsbeq r3, r2, r6, lsl #7 │ │ │ │ - rsbeq r3, r2, r4, asr #6 │ │ │ │ - rsbeq r2, r2, ip, ror #31 │ │ │ │ - rsbeq r9, r0, r8, asr #3 │ │ │ │ - rsbeq r3, r2, r6, ror #6 │ │ │ │ - mlseq r2, ip, r3, r3 │ │ │ │ - strhteq r2, [r2], #-240 @ 0xffffff10 │ │ │ │ - rsbeq r9, r0, ip, lsl #3 │ │ │ │ + ldrdeq r3, [r2], #-42 @ 0xffffffd6 @ │ │ │ │ + rsbeq r3, r2, r2, lsl #3 │ │ │ │ + rsbeq r9, r0, lr, asr r3 │ │ │ │ + rsbeq r3, r2, r4, ror #2 │ │ │ │ + rsbeq r9, r0, lr, lsr r3 │ │ │ │ + ldrdeq r3, [r2], #-46 @ 0xffffffd2 @ │ │ │ │ + rsbeq r3, r2, r8, lsr #6 │ │ │ │ + rsbeq r3, r2, r8, lsl r1 │ │ │ │ + strdeq r9, [r0], #-36 @ 0xffffffdc @ │ │ │ │ + rsbeq r3, r2, ip, lsr r3 │ │ │ │ + strdeq r3, [r2], #-42 @ 0xffffffd6 @ │ │ │ │ + ldrdeq r3, [r2], #-0 @ │ │ │ │ + rsbeq r9, r0, ip, lsr #5 │ │ │ │ + rsbeq r3, r2, r6, lsl r3 │ │ │ │ + rsbeq r3, r2, r0, asr #6 │ │ │ │ + rsbeq r3, r2, r6, lsl #1 │ │ │ │ + rsbeq r9, r0, r2, ror #4 │ │ │ │ + rsbeq r3, r2, r8, lsr #6 │ │ │ │ + rsbeq r3, r2, sl, ror #6 │ │ │ │ + rsbeq r3, r2, ip, lsr r0 │ │ │ │ + rsbeq r9, r0, r8, lsl r2 │ │ │ │ + rsbeq r3, r2, lr, lsl #7 │ │ │ │ + rsbeq r3, r2, ip, asr #6 │ │ │ │ + strdeq r2, [r2], #-244 @ 0xffffff0c @ │ │ │ │ + ldrdeq r9, [r0], #-16 @ │ │ │ │ + rsbeq r3, r2, lr, ror #6 │ │ │ │ + rsbeq r3, r2, r4, lsr #7 │ │ │ │ + strhteq r2, [r2], #-248 @ 0xffffff08 │ │ │ │ + mlseq r0, r4, r1, r9 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ bl fed33f90 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strdlt r0, [r3], r0 @ │ │ │ │ stc2l 7, cr15, [r8, #-1020]! @ 0xfffffc04 │ │ │ │ stmdacs r1, {r0, r1, r9, sl, lr} │ │ │ │ ldrmi sp, [r8], -r2, lsl #2 │ │ │ │ @@ -468693,16 +468693,16 @@ │ │ │ │ andcc r4, ip, r8, ror r4 │ │ │ │ @ instruction: 0xff6ef63a │ │ │ │ stmdbls r1, {r0, r2, fp, lr} │ │ │ │ @ instruction: 0xf63b4478 │ │ │ │ blls 25ae68 │ │ │ │ andlt r4, r3, r8, lsl r6 │ │ │ │ svclt 0x0000bd00 │ │ │ │ - rsbeq r2, r2, r0, ror #28 │ │ │ │ - rsbeq r9, r0, ip, lsr r0 │ │ │ │ + rsbeq r2, r2, r8, ror #28 │ │ │ │ + rsbeq r9, r0, r4, asr #32 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r8 │ │ │ │ bl fed33fdc │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0x46080ff8 │ │ │ │ cdp2 2, 0, cr15, cr0, cr5, {2} │ │ │ │ andcs r4, r0, #3145728 @ 0x300000 │ │ │ │ andsvs r2, sl, r1 │ │ │ │ @@ -468719,15 +468719,15 @@ │ │ │ │ blx fe419b46 │ │ │ │ stmdbmi r5, {r0, r1, r9, sl, lr} │ │ │ │ ldmdavs fp, {r5, r9, sl, lr} │ │ │ │ eorvs r4, fp, r9, ror r4 │ │ │ │ blx 1b19b40 │ │ │ │ andcs r6, r1, r8, ror #1 │ │ │ │ svclt 0x0000bd38 │ │ │ │ - rsbeq ip, r0, r0, lsr pc │ │ │ │ + rsbeq ip, r0, r8, lsr pc │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl fed34040 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ bmi 7a0dc8 │ │ │ │ blmi 7c9060 │ │ │ │ ldrbtmi r4, [sl], #-1541 @ 0xfffff9fb │ │ │ │ strmi r4, [ip], -r8, lsl #12 │ │ │ │ @@ -468749,15 +468749,15 @@ │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ mrsle r0, LR_svc │ │ │ │ andlt r2, r5, r1 │ │ │ │ @ instruction: 0xf634bd30 │ │ │ │ svclt 0x0000ec48 │ │ │ │ rsbeq r1, ip, r2, asr #23 │ │ │ │ @ instruction: 0x000011b8 │ │ │ │ - mlseq r2, r2, r1, r3 │ │ │ │ + mlseq r2, sl, r1, r3 │ │ │ │ rsbeq r1, ip, r8, lsl #23 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x0068f8cc │ │ │ │ ldrdls pc, [r8], -r0 │ │ │ │ @ instruction: 0xf1b9b09d │ │ │ │ @@ -469176,20 +469176,20 @@ │ │ │ │ ... │ │ │ │ @ instruction: 0xffffffff │ │ │ │ svcvc 0x00efffff │ │ │ │ andeq r0, r0, r1 │ │ │ │ andeq r0, r0, r0 │ │ │ │ strdeq r1, [ip], #-138 @ 0xffffff76 @ │ │ │ │ @ instruction: 0x000011b8 │ │ │ │ - rsbeq r0, r1, r0, ror r6 │ │ │ │ - rsbeq r1, r1, sl, lsl #21 │ │ │ │ + rsbeq r0, r1, r8, ror r6 │ │ │ │ + mlseq r1, r2, sl, r1 │ │ │ │ rsbeq r1, ip, ip, lsr #17 │ │ │ │ - ldrdeq r2, [r2], #-218 @ 0xffffff26 @ │ │ │ │ - strhteq r2, [r2], #-202 @ 0xffffff36 │ │ │ │ - rsbeq r2, r2, sl, asr #22 │ │ │ │ + rsbeq r2, r2, r2, ror #27 │ │ │ │ + rsbeq r2, r2, r2, asr #25 │ │ │ │ + rsbeq r2, r2, r2, asr fp │ │ │ │ strtmi r6, [r0], -r3, ror #16 │ │ │ │ @ instruction: 0x63aef503 │ │ │ │ blvc 218bcc │ │ │ │ blhi 13d9044 │ │ │ │ blx c9a2ee │ │ │ │ vsub.i8 d2, d0, d0 │ │ │ │ strtmi r8, [r0], -fp, lsl #9 │ │ │ │ @@ -469495,22 +469495,22 @@ │ │ │ │ cmpphi r8, r0, asr #32 @ p-variant is OBSOLETE │ │ │ │ @ instruction: 0x4623461f │ │ │ │ blpl ff419508 │ │ │ │ mrc 6, 5, r4, cr7, cr4, {1} │ │ │ │ ldrmi r3, [lr], -r0, lsl #22 │ │ │ │ svclt 0x0000e020 │ │ │ │ ... │ │ │ │ - rsbeq r2, r2, r6, ror #20 │ │ │ │ - rsbeq r8, r0, r4, lsr r8 │ │ │ │ - rsbeq r2, r2, r6, asr #20 │ │ │ │ - rsbeq r8, r0, r4, lsl r8 │ │ │ │ + rsbeq r2, r2, lr, ror #20 │ │ │ │ + rsbeq r8, r0, ip, lsr r8 │ │ │ │ + rsbeq r2, r2, lr, asr #20 │ │ │ │ + rsbeq r8, r0, ip, lsl r8 │ │ │ │ + mlseq r2, lr, r9, r2 │ │ │ │ mlseq r2, r6, r9, r2 │ │ │ │ - rsbeq r2, r2, lr, lsl #19 │ │ │ │ - rsbeq r2, r2, r2, asr #19 │ │ │ │ - strhteq r2, [r2], #-122 @ 0xffffff86 │ │ │ │ + rsbeq r2, r2, sl, asr #19 │ │ │ │ + rsbeq r2, r2, r2, asr #15 │ │ │ │ blvc ff0590fc │ │ │ │ blvc 2190b4 │ │ │ │ blvc 219564 │ │ │ │ stc 7, cr3, [r3, #4] │ │ │ │ ldrmi r7, [sl, #2816]! @ 0xb00 │ │ │ │ tstphi sl, r0, asr #6 @ p-variant is OBSOLETE │ │ │ │ @ instruction: 0xf8db9b12 │ │ │ │ @@ -469690,20 +469690,20 @@ │ │ │ │ cdp2 3, 1, cr15, cr0, cr9, {2} │ │ │ │ @ instruction: 0xf0402801 │ │ │ │ strtls r8, [r6], -fp, ror #6 │ │ │ │ @ instruction: 0xf7ff9628 │ │ │ │ svclt 0x0000bb9d │ │ │ │ andhi pc, r0, pc, lsr #7 │ │ │ │ ... │ │ │ │ - ldrdeq r2, [r2], #-62 @ 0xffffffc2 @ │ │ │ │ - rsbeq r8, r0, lr, lsr #3 │ │ │ │ - rsbeq r2, r2, r2, asr #7 │ │ │ │ - mlseq r0, r2, r1, r8 │ │ │ │ - rsbeq r2, r2, r6, lsr #7 │ │ │ │ - rsbeq r8, r0, r6, ror r1 │ │ │ │ + rsbeq r2, r2, r6, ror #7 │ │ │ │ + strhteq r8, [r0], #-22 @ 0xffffffea │ │ │ │ + rsbeq r2, r2, sl, asr #7 │ │ │ │ + mlseq r0, sl, r1, r8 │ │ │ │ + rsbeq r2, r2, lr, lsr #7 │ │ │ │ + rsbeq r8, r0, lr, ror r1 │ │ │ │ andsls r4, r4, fp, lsr r6 │ │ │ │ @ instruction: 0xf8534620 │ │ │ │ tstls r2, #4, 22 @ 0x1000 │ │ │ │ veor d25, d7, d0 │ │ │ │ strmi pc, [r0], r1, asr #29 │ │ │ │ vmax.u8 d20, d7, d16 │ │ │ │ bls 71d914 │ │ │ │ @@ -470047,58 +470047,58 @@ │ │ │ │ ldrbtmi r4, [r8], #-2097 @ 0xfffff7cf │ │ │ │ @ instruction: 0xf639300c │ │ │ │ ldmdami r0!, {r0, r1, r4, r6, r7, sl, fp, ip, sp, lr, pc} │ │ │ │ ldrbtmi r9, [r8], #-2320 @ 0xfffff6f0 │ │ │ │ stc2 6, cr15, [lr, #228] @ 0xe4 │ │ │ │ ldrt r9, [r8], #2576 @ 0xa10 │ │ │ │ ... │ │ │ │ - rsbeq r2, r2, sl, ror r2 │ │ │ │ - rsbeq r2, r2, r4, asr #4 │ │ │ │ - rsbeq r8, r0, r2, lsl r0 │ │ │ │ - rsbeq r2, r2, lr, asr #1 │ │ │ │ - rsbeq r2, r2, lr, lsr #1 │ │ │ │ - rsbeq r7, r0, r6, lsl #29 │ │ │ │ - rsbeq r2, r2, r6, ror r0 │ │ │ │ - rsbeq r7, r0, r6, asr #28 │ │ │ │ - rsbeq r2, r2, sl, lsr #32 │ │ │ │ - strdeq r7, [r0], #-216 @ 0xffffff28 @ │ │ │ │ - mlseq r2, lr, pc, r1 @ │ │ │ │ - rsbeq r7, r0, lr, ror #26 │ │ │ │ - rsbeq r1, r2, r4, lsl #31 │ │ │ │ - rsbeq r7, r0, r2, asr sp │ │ │ │ - rsbeq r1, r2, r8, ror #30 │ │ │ │ - rsbeq r7, r0, r8, lsr sp │ │ │ │ - rsbeq r1, r2, ip, asr #30 │ │ │ │ - rsbeq r7, r0, ip, lsl sp │ │ │ │ - rsbeq r1, r2, r0, lsr pc │ │ │ │ - rsbeq r7, r0, r0, lsl #26 │ │ │ │ - rsbeq r1, r2, r4, lsl pc │ │ │ │ - rsbeq r7, r0, r4, ror #25 │ │ │ │ - strdeq r1, [r2], #-232 @ 0xffffff18 @ │ │ │ │ - rsbeq r7, r0, r8, asr #25 │ │ │ │ - ldrdeq r1, [r2], #-236 @ 0xffffff14 @ │ │ │ │ - rsbeq r7, r0, ip, lsr #25 │ │ │ │ - rsbeq r1, r2, r0, asr #29 │ │ │ │ - mlseq r0, r0, ip, r7 │ │ │ │ - rsbeq r1, r2, r6, lsr #29 │ │ │ │ - rsbeq r7, r0, r4, ror ip │ │ │ │ - rsbeq r1, r2, r2, ror #28 │ │ │ │ - rsbeq r7, r0, r0, lsr ip │ │ │ │ - rsbeq r1, r2, r4, asr #28 │ │ │ │ - rsbeq r7, r0, r4, lsl ip │ │ │ │ - rsbeq r1, r2, r8, lsr #28 │ │ │ │ - strdeq r7, [r0], #-184 @ 0xffffff48 @ │ │ │ │ - rsbeq r1, r2, ip, lsl #28 │ │ │ │ - ldrdeq r7, [r0], #-188 @ 0xffffff44 @ │ │ │ │ - rsbeq r1, r2, r2, ror sp │ │ │ │ - rsbeq r7, r0, r2, asr #22 │ │ │ │ - rsbeq r1, r2, r4, asr sp │ │ │ │ - rsbeq r7, r0, r4, lsr #22 │ │ │ │ - rsbeq r1, r2, r6, lsr sp │ │ │ │ - rsbeq r7, r0, r6, lsl #22 │ │ │ │ + rsbeq r2, r2, r2, lsl #5 │ │ │ │ + rsbeq r2, r2, ip, asr #4 │ │ │ │ + rsbeq r8, r0, sl, lsl r0 │ │ │ │ + ldrdeq r2, [r2], #-6 @ │ │ │ │ + strhteq r2, [r2], #-6 │ │ │ │ + rsbeq r7, r0, lr, lsl #29 │ │ │ │ + rsbeq r2, r2, lr, ror r0 │ │ │ │ + rsbeq r7, r0, lr, asr #28 │ │ │ │ + rsbeq r2, r2, r2, lsr r0 │ │ │ │ + rsbeq r7, r0, r0, lsl #28 │ │ │ │ + rsbeq r1, r2, r6, lsr #31 │ │ │ │ + rsbeq r7, r0, r6, ror sp │ │ │ │ + rsbeq r1, r2, ip, lsl #31 │ │ │ │ + rsbeq r7, r0, sl, asr sp │ │ │ │ + rsbeq r1, r2, r0, ror pc │ │ │ │ + rsbeq r7, r0, r0, asr #26 │ │ │ │ + rsbeq r1, r2, r4, asr pc │ │ │ │ + rsbeq r7, r0, r4, lsr #26 │ │ │ │ + rsbeq r1, r2, r8, lsr pc │ │ │ │ + rsbeq r7, r0, r8, lsl #26 │ │ │ │ + rsbeq r1, r2, ip, lsl pc │ │ │ │ + rsbeq r7, r0, ip, ror #25 │ │ │ │ + rsbeq r1, r2, r0, lsl #30 │ │ │ │ + ldrdeq r7, [r0], #-192 @ 0xffffff40 @ │ │ │ │ + rsbeq r1, r2, r4, ror #29 │ │ │ │ + strhteq r7, [r0], #-196 @ 0xffffff3c │ │ │ │ + rsbeq r1, r2, r8, asr #29 │ │ │ │ + mlseq r0, r8, ip, r7 │ │ │ │ + rsbeq r1, r2, lr, lsr #29 │ │ │ │ + rsbeq r7, r0, ip, ror ip │ │ │ │ + rsbeq r1, r2, sl, ror #28 │ │ │ │ + rsbeq r7, r0, r8, lsr ip │ │ │ │ + rsbeq r1, r2, ip, asr #28 │ │ │ │ + rsbeq r7, r0, ip, lsl ip │ │ │ │ + rsbeq r1, r2, r0, lsr lr │ │ │ │ + rsbeq r7, r0, r0, lsl #24 │ │ │ │ + rsbeq r1, r2, r4, lsl lr │ │ │ │ + rsbeq r7, r0, r4, ror #23 │ │ │ │ + rsbeq r1, r2, sl, ror sp │ │ │ │ + rsbeq r7, r0, sl, asr #22 │ │ │ │ + rsbeq r1, r2, ip, asr sp │ │ │ │ + rsbeq r7, r0, ip, lsr #22 │ │ │ │ + rsbeq r1, r2, lr, lsr sp │ │ │ │ + rsbeq r7, r0, lr, lsl #22 │ │ │ │ vqadd.s8 d25, d0, d0 │ │ │ │ stmdami r8!, {r0, r2, r3, r6, r7, r8, ip}^ │ │ │ │ andcc r4, ip, r8, ror r4 │ │ │ │ stc2l 6, cr15, [r8], #-228 @ 0xffffff1c │ │ │ │ ldmdbls r0, {r1, r2, r5, r6, fp, lr} │ │ │ │ @ instruction: 0xf6394478 │ │ │ │ bls 61d85c │ │ │ │ @@ -470197,42 +470197,42 @@ │ │ │ │ cmppne r1, r0, asr #4 @ p-variant is OBSOLETE │ │ │ │ andcc r4, ip, r8, ror r4 │ │ │ │ blx feb1be32 │ │ │ │ @ instruction: 0xf04f481e │ │ │ │ ldrbtmi r3, [r8], #-511 @ 0xfffffe01 │ │ │ │ mrrc2 6, 3, pc, lr, cr9 @ │ │ │ │ svclt 0x0000e784 │ │ │ │ - rsbeq r1, r2, r0, ror #24 │ │ │ │ - rsbeq r7, r0, r0, lsr sl │ │ │ │ - rsbeq r1, r2, r2, asr #24 │ │ │ │ - rsbeq r7, r0, r2, lsl sl │ │ │ │ - rsbeq r1, r2, r4, lsr #24 │ │ │ │ - strdeq r7, [r0], #-148 @ 0xffffff6c @ │ │ │ │ - rsbeq r1, r2, r6, lsl #24 │ │ │ │ - ldrdeq r7, [r0], #-150 @ 0xffffff6a @ │ │ │ │ - rsbeq r1, r2, r8, ror #23 │ │ │ │ - strhteq r7, [r0], #-152 @ 0xffffff68 │ │ │ │ - rsbeq r1, r2, ip, asr #23 │ │ │ │ - mlseq r0, sl, r9, r7 │ │ │ │ - rsbeq r1, r2, sl, lsr #23 │ │ │ │ - rsbeq r7, r0, sl, ror r9 │ │ │ │ - rsbeq r1, r2, sl, lsl #23 │ │ │ │ - rsbeq r7, r0, sl, asr r9 │ │ │ │ - rsbeq r1, r2, sl, ror #22 │ │ │ │ - rsbeq r7, r0, sl, lsr r9 │ │ │ │ - rsbeq r1, r2, sl, asr #22 │ │ │ │ - rsbeq r7, r0, sl, lsl r9 │ │ │ │ - rsbeq r1, r2, ip, lsr #22 │ │ │ │ - strdeq r7, [r0], #-138 @ 0xffffff76 @ │ │ │ │ - rsbeq r1, r2, r0, lsl fp │ │ │ │ - ldrdeq r7, [r0], #-142 @ 0xffffff72 @ │ │ │ │ - strdeq r1, [r2], #-164 @ 0xffffff5c @ │ │ │ │ - rsbeq r7, r0, r2, asr #17 │ │ │ │ - ldrdeq r1, [r2], #-168 @ 0xffffff58 @ │ │ │ │ - rsbeq r7, r0, r6, lsr #17 │ │ │ │ + rsbeq r1, r2, r8, ror #24 │ │ │ │ + rsbeq r7, r0, r8, lsr sl │ │ │ │ + rsbeq r1, r2, sl, asr #24 │ │ │ │ + rsbeq r7, r0, sl, lsl sl │ │ │ │ + rsbeq r1, r2, ip, lsr #24 │ │ │ │ + strdeq r7, [r0], #-156 @ 0xffffff64 @ │ │ │ │ + rsbeq r1, r2, lr, lsl #24 │ │ │ │ + ldrdeq r7, [r0], #-158 @ 0xffffff62 @ │ │ │ │ + strdeq r1, [r2], #-176 @ 0xffffff50 @ │ │ │ │ + rsbeq r7, r0, r0, asr #19 │ │ │ │ + ldrdeq r1, [r2], #-180 @ 0xffffff4c @ │ │ │ │ + rsbeq r7, r0, r2, lsr #19 │ │ │ │ + strhteq r1, [r2], #-178 @ 0xffffff4e │ │ │ │ + rsbeq r7, r0, r2, lsl #19 │ │ │ │ + mlseq r2, r2, fp, r1 │ │ │ │ + rsbeq r7, r0, r2, ror #18 │ │ │ │ + rsbeq r1, r2, r2, ror fp │ │ │ │ + rsbeq r7, r0, r2, asr #18 │ │ │ │ + rsbeq r1, r2, r2, asr fp │ │ │ │ + rsbeq r7, r0, r2, lsr #18 │ │ │ │ + rsbeq r1, r2, r4, lsr fp │ │ │ │ + rsbeq r7, r0, r2, lsl #18 │ │ │ │ + rsbeq r1, r2, r8, lsl fp │ │ │ │ + rsbeq r7, r0, r6, ror #17 │ │ │ │ + strdeq r1, [r2], #-172 @ 0xffffff54 @ │ │ │ │ + rsbeq r7, r0, sl, asr #17 │ │ │ │ + rsbeq r1, r2, r0, ror #21 │ │ │ │ + rsbeq r7, r0, lr, lsr #17 │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl fed357d4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fb8 │ │ │ │ addlt r2, sp, r8, lsr #8 │ │ │ │ strtcc pc, [r4], #-2271 @ 0xfffff721 │ │ │ │ ldrbtmi r2, [sl], #-1280 @ 0xfffffb00 │ │ │ │ @@ -470496,71 +470496,71 @@ │ │ │ │ orrsmi sp, r7, r4, lsl #15 │ │ │ │ @ instruction: 0x47ae147b │ │ │ │ svccc 0x00847ae1 │ │ │ │ ldmibls r9, {r1, r3, r4, r7, r8, fp, ip, pc} │ │ │ │ svccc 0x00a99999 │ │ │ │ rsbeq r0, ip, sl, lsr #8 │ │ │ │ @ instruction: 0x000011b8 │ │ │ │ - rsbeq r1, r2, r0, lsl #20 │ │ │ │ + rsbeq r1, r2, r8, lsl #20 │ │ │ │ @ instruction: 0xffffead3 │ │ │ │ - rsbeq r1, r2, r0, lsl #20 │ │ │ │ - rsbeq r1, r2, r8, lsr sl │ │ │ │ + rsbeq r1, r2, r8, lsl #20 │ │ │ │ + rsbeq r1, r2, r0, asr #20 │ │ │ │ andeq r0, r0, pc, lsl #9 │ │ │ │ - rsbeq r1, r2, ip, lsr #19 │ │ │ │ - rsbeq r7, r0, ip, ror r7 │ │ │ │ + strhteq r1, [r2], #-148 @ 0xffffff6c │ │ │ │ + rsbeq r7, r0, r4, lsl #15 │ │ │ │ rsbeq r0, ip, sl, lsl #7 │ │ │ │ - rsbeq r1, r2, r8, ror r9 │ │ │ │ - rsbeq r7, r0, r8, asr #14 │ │ │ │ + rsbeq r1, r2, r0, lsl #19 │ │ │ │ + rsbeq r7, r0, r0, asr r7 │ │ │ │ @ instruction: 0xffffe777 │ │ │ │ @ instruction: 0xffffe721 │ │ │ │ - rsbeq r1, r2, sl, lsr r9 │ │ │ │ - rsbeq r7, r0, sl, lsl #14 │ │ │ │ - rsbeq r1, r2, r0, lsr #18 │ │ │ │ - strdeq r7, [r0], #-96 @ 0xffffffa0 @ │ │ │ │ - @ instruction: 0xffffe6bb │ │ │ │ - rsbeq r1, r2, r0, ror #18 │ │ │ │ - rsbeq r1, r2, sl, lsl #19 │ │ │ │ - rsbeq r1, r2, sl, asr #17 │ │ │ │ - mlseq r0, sl, r6, r7 │ │ │ │ - strhteq r1, [r2], #-128 @ 0xffffff80 │ │ │ │ - rsbeq r7, r0, r0, lsl #13 │ │ │ │ - rsbeq r1, r2, lr, asr #18 │ │ │ │ - rsbeq r1, r2, r8, ror #18 │ │ │ │ - rsbeq r1, r2, ip, ror #16 │ │ │ │ - rsbeq r7, r0, ip, lsr r6 │ │ │ │ rsbeq r1, r2, r2, asr #18 │ │ │ │ - rsbeq r1, r2, r8, ror #18 │ │ │ │ - rsbeq r1, r2, r8, lsr #16 │ │ │ │ - strdeq r7, [r0], #-88 @ 0xffffffa8 @ │ │ │ │ - rsbeq r1, r2, sl, lsl #16 │ │ │ │ - ldrdeq r7, [r0], #-88 @ 0xffffffa8 @ │ │ │ │ + rsbeq r7, r0, r2, lsl r7 │ │ │ │ rsbeq r1, r2, r8, lsr #18 │ │ │ │ - rsbeq r1, r2, r2, ror #18 │ │ │ │ - strhteq r1, [r2], #-126 @ 0xffffff82 │ │ │ │ - rsbeq r7, r0, lr, lsl #11 │ │ │ │ - rsbeq r1, r2, r0, asr #18 │ │ │ │ - rsbeq r1, r2, sl, ror r9 │ │ │ │ - rsbeq r1, r2, r8, ror r7 │ │ │ │ - rsbeq r7, r0, r8, asr #10 │ │ │ │ - rsbeq r1, r2, sl, asr #18 │ │ │ │ - rsbeq r1, r2, r8, ror r9 │ │ │ │ - rsbeq r1, r2, lr, lsr #14 │ │ │ │ - strdeq r7, [r0], #-78 @ 0xffffffb2 @ │ │ │ │ - mlseq r2, r0, r9, r1 │ │ │ │ + strdeq r7, [r0], #-104 @ 0xffffff98 @ │ │ │ │ + @ instruction: 0xffffe6bb │ │ │ │ + rsbeq r1, r2, r8, ror #18 │ │ │ │ + mlseq r2, r2, r9, r1 │ │ │ │ + ldrdeq r1, [r2], #-130 @ 0xffffff7e @ │ │ │ │ + rsbeq r7, r0, r2, lsr #13 │ │ │ │ + strhteq r1, [r2], #-136 @ 0xffffff78 │ │ │ │ + rsbeq r7, r0, r8, lsl #13 │ │ │ │ rsbeq r1, r2, r6, asr r9 │ │ │ │ - rsbeq r1, r2, sl, ror #13 │ │ │ │ - strhteq r7, [r0], #-74 @ 0xffffffb6 │ │ │ │ + rsbeq r1, r2, r0, ror r9 │ │ │ │ + rsbeq r1, r2, r4, ror r8 │ │ │ │ + rsbeq r7, r0, r4, asr #12 │ │ │ │ + rsbeq r1, r2, sl, asr #18 │ │ │ │ + rsbeq r1, r2, r0, ror r9 │ │ │ │ + rsbeq r1, r2, r0, lsr r8 │ │ │ │ + rsbeq r7, r0, r0, lsl #12 │ │ │ │ + rsbeq r1, r2, r2, lsl r8 │ │ │ │ + rsbeq r7, r0, r0, ror #11 │ │ │ │ + rsbeq r1, r2, r0, lsr r9 │ │ │ │ + rsbeq r1, r2, sl, ror #18 │ │ │ │ + rsbeq r1, r2, r6, asr #15 │ │ │ │ + mlseq r0, r6, r5, r7 │ │ │ │ + rsbeq r1, r2, r8, asr #18 │ │ │ │ + rsbeq r1, r2, r2, lsl #19 │ │ │ │ + rsbeq r1, r2, r0, lsl #15 │ │ │ │ + rsbeq r7, r0, r0, asr r5 │ │ │ │ + rsbeq r1, r2, r2, asr r9 │ │ │ │ + rsbeq r1, r2, r0, lsl #19 │ │ │ │ + rsbeq r1, r2, r6, lsr r7 │ │ │ │ + rsbeq r7, r0, r6, lsl #10 │ │ │ │ + mlseq r2, r8, r9, r1 │ │ │ │ rsbeq r1, r2, lr, asr r9 │ │ │ │ - rsbeq r1, r2, ip, lsr #15 │ │ │ │ - rsbeq r1, r2, r0, lsr #13 │ │ │ │ - rsbeq r7, r0, r0, ror r4 │ │ │ │ - rsbeq r1, r2, lr, lsr #18 │ │ │ │ - rsbeq r1, r2, r8, lsl #19 │ │ │ │ - rsbeq r1, r2, sl, asr r6 │ │ │ │ - rsbeq r7, r0, sl, lsr #8 │ │ │ │ + strdeq r1, [r2], #-98 @ 0xffffff9e @ │ │ │ │ + rsbeq r7, r0, r2, asr #9 │ │ │ │ + rsbeq r1, r2, r6, ror #18 │ │ │ │ + strhteq r1, [r2], #-116 @ 0xffffff8c │ │ │ │ + rsbeq r1, r2, r8, lsr #13 │ │ │ │ + rsbeq r7, r0, r8, ror r4 │ │ │ │ + rsbeq r1, r2, r6, lsr r9 │ │ │ │ + mlseq r2, r0, r9, r1 │ │ │ │ + rsbeq r1, r2, r2, ror #12 │ │ │ │ + rsbeq r7, r0, r2, lsr r4 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ bl fed35cf8 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strdlt r0, [r3], r0 @ │ │ │ │ stc2l 7, cr15, [r4, #-1020]! @ 0xfffffc04 │ │ │ │ stmdacs r1, {r0, r1, r9, sl, lr} │ │ │ │ ldrmi sp, [r8], -r2, lsl #2 │ │ │ │ @@ -470570,16 +470570,16 @@ │ │ │ │ andcc r4, ip, r8, ror r4 │ │ │ │ @ instruction: 0xf8baf639 │ │ │ │ stmdbls r1, {r0, r2, fp, lr} │ │ │ │ @ instruction: 0xf6394478 │ │ │ │ blls 25d100 │ │ │ │ andlt r4, r3, r8, lsl r6 │ │ │ │ svclt 0x0000bd00 │ │ │ │ - rsbeq r1, r2, r4, lsl #10 │ │ │ │ - ldrdeq r7, [r0], #-36 @ 0xffffffdc @ │ │ │ │ + rsbeq r1, r2, ip, lsl #10 │ │ │ │ + ldrdeq r7, [r0], #-44 @ 0xffffffd4 @ │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ stc 12, cr5, [sp, #-512]! @ 0xfffffe00 │ │ │ │ bl fed41758 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldrdlt r0, [r3], r8 │ │ │ │ ldrmi r4, [r0], -r4, lsl #12 │ │ │ │ ldc 6, cr4, [r2, #116] @ 0x74 │ │ │ │ @@ -470700,16 +470700,16 @@ │ │ │ │ cdp 15, 11, cr11, cr0, cr8, {5} │ │ │ │ strb r7, [sp, r6, asr #22] │ │ │ │ blvs ff2da7fc │ │ │ │ blx 61a8f4 │ │ │ │ mrc 15, 5, fp, cr0, cr4, {5} │ │ │ │ vmov.f64 d8, d7 │ │ │ │ strb r8, [r1, -r6, asr #22]! │ │ │ │ - rsbeq r1, r2, r8, lsl r7 │ │ │ │ - rsbeq r7, r0, lr, asr r3 │ │ │ │ + rsbeq r1, r2, r0, lsr #14 │ │ │ │ + rsbeq r7, r0, r6, ror #6 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ bl fed35f4c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strdlt r0, [r3], r0 @ │ │ │ │ tstls r1, r8, lsl #12 │ │ │ │ cdp2 2, 4, cr15, cr6, cr3, {2} │ │ │ │ stmdals r1, {r0, r1, r9, sl, lr} │ │ │ │ @@ -470750,16 +470750,16 @@ │ │ │ │ vadd.i8 d20, d0, d6 │ │ │ │ ldrbtmi r6, [r8], #-317 @ 0xfffffec3 │ │ │ │ @ instruction: 0xf638300c │ │ │ │ stmdami r4, {r0, r1, r2, r3, r6, r8, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ ldrbtmi r4, [r8], #-1569 @ 0xfffff9df │ │ │ │ @ instruction: 0xf80af639 │ │ │ │ ldclt 6, cr4, [r8, #-128]! @ 0xffffff80 │ │ │ │ - rsbeq r1, r2, r2, ror #10 │ │ │ │ - strdeq r6, [r0], #-254 @ 0xffffff02 @ │ │ │ │ + rsbeq r1, r2, sl, ror #10 │ │ │ │ + rsbeq r7, r0, r6 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl fed36014 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0x460c0ff0 │ │ │ │ strmi r4, [r8], -r6, lsl #12 │ │ │ │ stc2l 2, cr15, [r2, #268]! @ 0x10c │ │ │ │ strmi r4, [r1], -r2, lsr #12 │ │ │ │ @@ -470785,18 +470785,18 @@ │ │ │ │ tstpvs fp, r0, asr #4 @ p-variant is OBSOLETE │ │ │ │ andcc r4, ip, r8, ror r4 │ │ │ │ @ instruction: 0xff0af638 │ │ │ │ strtmi r4, [r1], -r6, lsl #16 │ │ │ │ @ instruction: 0xf6384478 │ │ │ │ strtmi pc, [r0], -r5, asr #31 │ │ │ │ svclt 0x0000bd70 │ │ │ │ - rsbeq r1, r2, r4, lsl r5 │ │ │ │ - strhteq r6, [r0], #-240 @ 0xffffff10 │ │ │ │ - ldrdeq r1, [r2], #-72 @ 0xffffffb8 @ │ │ │ │ - rsbeq r6, r0, r4, ror pc │ │ │ │ + rsbeq r1, r2, ip, lsl r5 │ │ │ │ + strhteq r6, [r0], #-248 @ 0xffffff08 │ │ │ │ + rsbeq r1, r2, r0, ror #9 │ │ │ │ + rsbeq r6, r0, ip, ror pc │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl fed360a8 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ bmi 7a2e30 │ │ │ │ blmi 7cb0c8 │ │ │ │ ldrbtmi r4, [sl], #-1541 @ 0xfffff9fb │ │ │ │ strmi r4, [ip], -r8, lsl #12 │ │ │ │ @@ -470818,15 +470818,15 @@ │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ mrsle r0, LR_svc │ │ │ │ andlt r2, r5, r1 │ │ │ │ @ instruction: 0xf632bd30 │ │ │ │ svclt 0x0000ec14 │ │ │ │ rsbeq pc, fp, sl, asr fp @ │ │ │ │ @ instruction: 0x000011b8 │ │ │ │ - mlseq r2, r6, r4, r1 │ │ │ │ + mlseq r2, lr, r4, r1 │ │ │ │ rsbeq pc, fp, r0, lsr #22 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ blhi 31a3dc >::_M_default_append(unsigned int)@@Base+0x97818> │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00b8f8cc │ │ │ │ ldrmi fp, [r0], r5, lsl #1 │ │ │ │ @@ -470936,18 +470936,18 @@ │ │ │ │ ldr sp, [r7, sp, asr #23] │ │ │ │ strcc r6, [r1], #-2107 @ 0xfffff7c5 │ │ │ │ blle ff3efb4c │ │ │ │ svclt 0x0000e792 │ │ │ │ andhi pc, r0, pc, lsr #7 │ │ │ │ andeq r0, r0, r0 │ │ │ │ subsmi r0, r9, r0 │ │ │ │ - rsbeq r1, r2, ip, lsr r3 │ │ │ │ - ldrdeq r6, [r0], #-216 @ 0xffffff28 @ │ │ │ │ - rsbeq r1, r2, r8, lsl r3 │ │ │ │ - strhteq r6, [r0], #-212 @ 0xffffff2c │ │ │ │ + rsbeq r1, r2, r4, asr #6 │ │ │ │ + rsbeq r6, r0, r0, ror #27 │ │ │ │ + rsbeq r1, r2, r0, lsr #6 │ │ │ │ + strhteq r6, [r0], #-220 @ 0xffffff24 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ stc 12, cr5, [sp, #-512]! @ 0xfffffe00 │ │ │ │ bl fed41d28 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ vldr , [pc, #256] @ 1df210 │ │ │ │ vmov.u16 r8, d16[2] │ │ │ │ addlt fp, r4, r0, asr #22 │ │ │ │ @@ -471480,29 +471480,29 @@ │ │ │ │ svclt 0x0000e58c │ │ │ │ teqcc r3, #-872415232 @ 0xcc000000 │ │ │ │ svccc 0x00f33333 │ │ │ │ andeq r0, r0, r0 │ │ │ │ strhteq pc, [fp], #-84 @ 0xffffffac @ │ │ │ │ @ instruction: 0x000011b8 │ │ │ │ mlseq fp, r4, r5, pc @ │ │ │ │ - rsbeq r0, r2, lr, asr ip │ │ │ │ - strdeq r6, [r0], #-106 @ 0xffffff96 @ │ │ │ │ - strdeq r0, [r2], #-176 @ 0xffffff50 @ │ │ │ │ - rsbeq r6, r0, ip, lsl #13 │ │ │ │ - strhteq r0, [r2], #-180 @ 0xffffff4c │ │ │ │ - rsbeq r0, r2, r0, lsr fp │ │ │ │ - rsbeq r6, r0, ip, asr #11 │ │ │ │ - rsbeq r0, r2, ip, asr #21 │ │ │ │ - rsbeq r6, r0, r8, ror #10 │ │ │ │ - rsbeq r0, r2, lr, lsl #21 │ │ │ │ - rsbeq r6, r0, sl, lsr #10 │ │ │ │ - rsbeq r0, r2, sl, lsr #20 │ │ │ │ - rsbeq r6, r0, r6, asr #9 │ │ │ │ - rsbeq r0, r2, ip, lsl #20 │ │ │ │ - rsbeq r6, r0, r8, lsr #9 │ │ │ │ + rsbeq r0, r2, r6, ror #24 │ │ │ │ + rsbeq r6, r0, r2, lsl #14 │ │ │ │ + strdeq r0, [r2], #-184 @ 0xffffff48 @ │ │ │ │ + mlseq r0, r4, r6, r6 │ │ │ │ + strhteq r0, [r2], #-188 @ 0xffffff44 │ │ │ │ + rsbeq r0, r2, r8, lsr fp │ │ │ │ + ldrdeq r6, [r0], #-84 @ 0xffffffac @ │ │ │ │ + ldrdeq r0, [r2], #-164 @ 0xffffff5c @ │ │ │ │ + rsbeq r6, r0, r0, ror r5 │ │ │ │ + mlseq r2, r6, sl, r0 │ │ │ │ + rsbeq r6, r0, r2, lsr r5 │ │ │ │ + rsbeq r0, r2, r2, lsr sl │ │ │ │ + rsbeq r6, r0, lr, asr #9 │ │ │ │ + rsbeq r0, r2, r4, lsl sl │ │ │ │ + strhteq r6, [r0], #-64 @ 0xffffffc0 │ │ │ │ strtmi r9, [r0], -r8, asr #18 │ │ │ │ @ instruction: 0xf8c2f355 │ │ │ │ @ instruction: 0xf0402801 │ │ │ │ strtmi r8, [r0], -ip, lsl #4 │ │ │ │ @ instruction: 0xf98cf361 │ │ │ │ movwmi r9, #36110 @ 0x8d0e │ │ │ │ ldc 1, cr13, [r5, #408] @ 0x198 │ │ │ │ @@ -471812,37 +471812,37 @@ │ │ │ │ blvs 35b68c >::_M_default_append(unsigned int)@@Base+0xd8ac8> │ │ │ │ svclt 0x0000e5aa │ │ │ │ andhi pc, r0, pc, lsr #7 │ │ │ │ andeq r0, r0, r0 │ │ │ │ cdpcc 0, 11, cr0, cr0, cr0, {0} │ │ │ │ ldmibls r9, {r1, r3, r4, r7, r8, fp, ip, pc} │ │ │ │ svccc 0x00a99999 │ │ │ │ - ldrdeq r0, [r2], #-128 @ 0xffffff80 @ │ │ │ │ - rsbeq r6, r0, sl, ror #6 │ │ │ │ - rsbeq r3, r0, r8, ror #1 │ │ │ │ - rsbeq r0, r2, sl, lsr r8 │ │ │ │ - ldrdeq r6, [r0], #-38 @ 0xffffffda @ │ │ │ │ - strdeq r0, [r2], #-126 @ 0xffffff82 @ │ │ │ │ - mlseq r0, sl, r2, r6 │ │ │ │ - rsbeq r3, r0, r8, lsr r0 │ │ │ │ - rsbeq r0, r2, r0, asr r7 │ │ │ │ - rsbeq r0, r2, ip, ror #12 │ │ │ │ - rsbeq r6, r0, r8, lsl #2 │ │ │ │ - rsbeq r0, r2, ip, asr #12 │ │ │ │ - rsbeq r6, r0, r8, ror #1 │ │ │ │ - rsbeq r0, r2, lr, lsr #12 │ │ │ │ - rsbeq r6, r0, r8, asr #1 │ │ │ │ - rsbeq r0, r2, r8, asr #11 │ │ │ │ - rsbeq r6, r0, r4, rrx │ │ │ │ - mlseq r2, r2, r5, r0 │ │ │ │ - rsbeq r6, r0, lr, lsr #32 │ │ │ │ - rsbeq r0, r2, r2, ror r5 │ │ │ │ - rsbeq r6, r0, lr │ │ │ │ - rsbeq r0, r2, r2, lsr #10 │ │ │ │ - strhteq r5, [r0], #-254 @ 0xffffff02 │ │ │ │ + ldrdeq r0, [r2], #-136 @ 0xffffff78 @ │ │ │ │ + rsbeq r6, r0, r2, ror r3 │ │ │ │ + strdeq r3, [r0], #-0 @ │ │ │ │ + rsbeq r0, r2, r2, asr #16 │ │ │ │ + ldrdeq r6, [r0], #-46 @ 0xffffffd2 @ │ │ │ │ + rsbeq r0, r2, r6, lsl #16 │ │ │ │ + rsbeq r6, r0, r2, lsr #5 │ │ │ │ + rsbeq r3, r0, r0, asr #32 │ │ │ │ + rsbeq r0, r2, r8, asr r7 │ │ │ │ + rsbeq r0, r2, r4, ror r6 │ │ │ │ + rsbeq r6, r0, r0, lsl r1 │ │ │ │ + rsbeq r0, r2, r4, asr r6 │ │ │ │ + strdeq r6, [r0], #-0 @ │ │ │ │ + rsbeq r0, r2, r6, lsr r6 │ │ │ │ + ldrdeq r6, [r0], #-0 @ │ │ │ │ + ldrdeq r0, [r2], #-80 @ 0xffffffb0 @ │ │ │ │ + rsbeq r6, r0, ip, rrx │ │ │ │ + mlseq r2, sl, r5, r0 │ │ │ │ + rsbeq r6, r0, r6, lsr r0 │ │ │ │ + rsbeq r0, r2, sl, ror r5 │ │ │ │ + rsbeq r6, r0, r6, lsl r0 │ │ │ │ + rsbeq r0, r2, sl, lsr #10 │ │ │ │ + rsbeq r5, r0, r6, asr #31 │ │ │ │ vrsubhn.i16 d4, , q8 │ │ │ │ strtmi pc, [r0], -sp, ror #23 │ │ │ │ @ instruction: 0xf8daf346 │ │ │ │ vmov.f64 d9, #14 @ 0x40700000 3.750 │ │ │ │ @ instruction: 0xf893fb40 │ │ │ │ blcs 1bac0dc │ │ │ │ subhi pc, sp, r2 │ │ │ │ @@ -471999,22 +471999,22 @@ │ │ │ │ stc2 6, cr15, [lr, #220] @ 0xdc │ │ │ │ stmdbls lr, {r0, r2, r3, fp, lr} │ │ │ │ @ instruction: 0xf6374478 │ │ │ │ blls 59faa8 │ │ │ │ ldmdblt r6!, {r0, r1, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc}^ │ │ │ │ andhi pc, r0, pc, lsr #7 │ │ │ │ ... │ │ │ │ - ldrdeq r0, [r2], #-40 @ 0xffffffd8 @ │ │ │ │ - rsbeq r0, r2, r0, lsr #5 │ │ │ │ - rsbeq r0, r2, r8, asr r2 │ │ │ │ - strdeq r5, [r0], #-196 @ 0xffffff3c @ │ │ │ │ - rsbeq r0, r2, r0, lsl #4 │ │ │ │ - mlseq r0, ip, ip, r5 │ │ │ │ - rsbeq r0, r2, r0, ror #3 │ │ │ │ - rsbeq r5, r0, ip, ror ip │ │ │ │ + rsbeq r0, r2, r0, ror #5 │ │ │ │ + rsbeq r0, r2, r8, lsr #5 │ │ │ │ + rsbeq r0, r2, r0, ror #4 │ │ │ │ + strdeq r5, [r0], #-204 @ 0xffffff34 @ │ │ │ │ + rsbeq r0, r2, r8, lsl #4 │ │ │ │ + rsbeq r5, r0, r4, lsr #25 │ │ │ │ + rsbeq r0, r2, r8, ror #3 │ │ │ │ + rsbeq r5, r0, r4, lsl #25 │ │ │ │ ldrsbthi pc, [r0], #-141 @ 0xffffff73 @ │ │ │ │ blls 6f1aac │ │ │ │ stmdble r2, {r0, r1, r8, r9, fp, sp} │ │ │ │ @ instruction: 0xf47f2b06 │ │ │ │ andcs sl, r0, #264 @ 0x108 │ │ │ │ stmdavs r0!, {r0, r5, r7, r8, fp, sp, lr}^ │ │ │ │ @ instruction: 0xf998f3a7 │ │ │ │ @@ -472209,18 +472209,18 @@ │ │ │ │ blls 780b98 │ │ │ │ @ instruction: 0xf0403301 │ │ │ │ @ instruction: 0xe19d81b1 │ │ │ │ @ instruction: 0xffffffff │ │ │ │ svcvc 0x00efffff │ │ │ │ andeq r0, r0, r0 │ │ │ │ addmi r4, pc, r0 │ │ │ │ - rsbeq r0, r2, r8, lsr r1 │ │ │ │ - ldrdeq r5, [r0], #-180 @ 0xffffff4c @ │ │ │ │ - rsbeq r0, r2, r8, lsl r1 │ │ │ │ - strhteq r5, [r0], #-180 @ 0xffffff4c │ │ │ │ + rsbeq r0, r2, r0, asr #2 │ │ │ │ + ldrdeq r5, [r0], #-188 @ 0xffffff44 @ │ │ │ │ + rsbeq r0, r2, r0, lsr #2 │ │ │ │ + strhteq r5, [r0], #-188 @ 0xffffff44 │ │ │ │ blcs 247180 │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ rscshi pc, sl, r0 │ │ │ │ ldmdavs fp!, {r3, r4, r8, r9, ip, pc}^ │ │ │ │ ldc 2, cr2, [pc] @ 1e0500 │ │ │ │ @ instruction: 0x46907bbb │ │ │ │ @ instruction: 0x63aef503 │ │ │ │ @@ -472600,15 +472600,15 @@ │ │ │ │ svclt 0x0000e6b5 │ │ │ │ andhi pc, r0, pc, lsr #7 │ │ │ │ @ instruction: 0xffffffff │ │ │ │ @ instruction: 0xffefffff │ │ │ │ ... │ │ │ │ @ instruction: 0xffffffff │ │ │ │ svcvc 0x00efffff │ │ │ │ - rsbeq pc, r1, sl, lsr #22 │ │ │ │ + rsbeq pc, r1, r2, lsr fp @ │ │ │ │ stc 6, cr4, [sp, #128] @ 0x80 │ │ │ │ vstr d5, [sp, #208] @ 0xd0 │ │ │ │ @ instruction: 0xf3d84b32 │ │ │ │ vldr d15, [sp, #780] @ 0x30c │ │ │ │ @ instruction: 0x46054b32 │ │ │ │ blpl f1c18c │ │ │ │ @ instruction: 0xf47f2800 │ │ │ │ @@ -472898,22 +472898,22 @@ │ │ │ │ addmi r4, pc, r0 │ │ │ │ smlsdxle sl, r1, sp, r3 │ │ │ │ svccc 0x00e570a3 │ │ │ │ mvnpl r8, pc, lsl r5 │ │ │ │ svccc 0x00d51eb8 │ │ │ │ addge r9, r7, #46, 30 @ 0xb8 │ │ │ │ ldrbtpl r4, [sp], #-686 @ 0xfffffd52 │ │ │ │ - ldrdeq pc, [r1], #-70 @ 0xffffffba @ │ │ │ │ - rsbeq r4, r0, r2, ror pc │ │ │ │ - rsbeq pc, r1, r6, ror r4 @ │ │ │ │ - rsbeq r4, r0, r2, lsl pc │ │ │ │ - rsbeq pc, r1, r6, asr r4 @ │ │ │ │ - strdeq r4, [r0], #-226 @ 0xffffff1e @ │ │ │ │ - rsbeq pc, r1, sl, lsl r4 @ │ │ │ │ - strhteq r4, [r0], #-230 @ 0xffffff1a │ │ │ │ + ldrdeq pc, [r1], #-78 @ 0xffffffb2 @ │ │ │ │ + rsbeq r4, r0, sl, ror pc │ │ │ │ + rsbeq pc, r1, lr, ror r4 @ │ │ │ │ + rsbeq r4, r0, sl, lsl pc │ │ │ │ + rsbeq pc, r1, lr, asr r4 @ │ │ │ │ + strdeq r4, [r0], #-234 @ 0xffffff16 @ │ │ │ │ + rsbeq pc, r1, r2, lsr #8 │ │ │ │ + strhteq r4, [r0], #-238 @ 0xffffff12 │ │ │ │ blvc c1c62c │ │ │ │ blpl 21caa4 │ │ │ │ blvs b9c634 │ │ │ │ blpl 135c8b0 │ │ │ │ blvs ff35caa8 │ │ │ │ blx 61cba0 │ │ │ │ smlawbhi r4, r0, r2, pc @ │ │ │ │ @@ -473161,28 +473161,28 @@ │ │ │ │ stmdbls lr, {r0, r1, r4, fp, lr} │ │ │ │ @ instruction: 0xf6364478 │ │ │ │ blls 5a087c │ │ │ │ stmdalt r0!, {r1, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc}^ │ │ │ │ addge r9, r7, #46, 30 @ 0xb8 │ │ │ │ ldrbtpl r4, [sp], #-686 @ 0xfffffd52 │ │ │ │ andeq r0, r0, r0 │ │ │ │ - rsbeq pc, r1, r0, ror #3 │ │ │ │ - rsbeq r4, r0, ip, ror ip │ │ │ │ - rsbeq pc, r1, r0, asr #3 │ │ │ │ - rsbeq r4, r0, ip, asr ip │ │ │ │ - rsbeq pc, r1, r0, asr #2 │ │ │ │ - ldrdeq r4, [r0], #-188 @ 0xffffff44 @ │ │ │ │ - rsbeq pc, r1, r4, lsr #1 │ │ │ │ - rsbeq r4, r0, r0, asr #22 │ │ │ │ - rsbeq pc, r1, r2, asr r0 @ │ │ │ │ - rsbeq r4, r0, lr, ror #21 │ │ │ │ - rsbeq pc, r1, r8 │ │ │ │ - rsbeq r4, r0, r4, lsr #21 │ │ │ │ - strhteq lr, [r1], #-244 @ 0xffffff0c │ │ │ │ - rsbeq r4, r0, r0, asr sl │ │ │ │ + rsbeq pc, r1, r8, ror #3 │ │ │ │ + rsbeq r4, r0, r4, lsl #25 │ │ │ │ + rsbeq pc, r1, r8, asr #3 │ │ │ │ + rsbeq r4, r0, r4, ror #24 │ │ │ │ + rsbeq pc, r1, r8, asr #2 │ │ │ │ + rsbeq r4, r0, r4, ror #23 │ │ │ │ + rsbeq pc, r1, ip, lsr #1 │ │ │ │ + rsbeq r4, r0, r8, asr #22 │ │ │ │ + rsbeq pc, r1, sl, asr r0 @ │ │ │ │ + strdeq r4, [r0], #-166 @ 0xffffff5a @ │ │ │ │ + rsbeq pc, r1, r0, lsl r0 @ │ │ │ │ + rsbeq r4, r0, ip, lsr #21 │ │ │ │ + strhteq lr, [r1], #-252 @ 0xffffff04 │ │ │ │ + rsbeq r4, r0, r8, asr sl │ │ │ │ @ instruction: 0xf640900e │ │ │ │ ldmmi r3!, {r0, r1, r3, r5, r6, r7, r8, ip}^ │ │ │ │ andcc r4, ip, r8, ror r4 │ │ │ │ mcrr2 6, 3, pc, r6, cr6 @ │ │ │ │ stmdbls lr, {r0, r4, r5, r6, r7, fp, lr} │ │ │ │ @ instruction: 0xf6364478 │ │ │ │ blls 5a0818 │ │ │ │ @@ -473419,47 +473419,47 @@ │ │ │ │ @ instruction: 0x4638611d │ │ │ │ cdp2 3, 1, cr15, cr6, cr14, {2} │ │ │ │ @ instruction: 0xf0402801 │ │ │ │ andcs r8, r0, #53739520 @ 0x3340000 │ │ │ │ eorls r9, r8, #83968 @ 0x14800 │ │ │ │ ldmlt r5, {r0, r1, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc}^ │ │ │ │ ... │ │ │ │ - rsbeq lr, r1, r0, asr pc │ │ │ │ - rsbeq r4, r0, ip, ror #19 │ │ │ │ - rsbeq lr, r1, sl, lsl #30 │ │ │ │ - rsbeq r4, r0, r6, lsr #19 │ │ │ │ - ldrdeq lr, [r1], #-226 @ 0xffffff1e @ │ │ │ │ - rsbeq r4, r0, lr, ror #18 │ │ │ │ - strhteq lr, [r1], #-226 @ 0xffffff1e │ │ │ │ - rsbeq r4, r0, lr, asr #18 │ │ │ │ - mlseq r1, r2, lr, lr │ │ │ │ - rsbeq r4, r0, lr, lsr #18 │ │ │ │ - rsbeq lr, r1, r8, asr lr │ │ │ │ - strdeq r4, [r0], #-132 @ 0xffffff7c @ │ │ │ │ - rsbeq lr, r1, r8, lsr #29 │ │ │ │ - rsbeq lr, r1, ip, ror #27 │ │ │ │ - rsbeq r4, r0, r8, lsl #17 │ │ │ │ - strhteq lr, [r1], #-214 @ 0xffffff2a │ │ │ │ - rsbeq r4, r0, r2, asr r8 │ │ │ │ - mlseq r1, r6, sp, lr │ │ │ │ - rsbeq r4, r0, r2, lsr r8 │ │ │ │ - rsbeq lr, r1, r6, ror sp │ │ │ │ - rsbeq r4, r0, r2, lsl r8 │ │ │ │ - rsbeq lr, r1, r6, asr sp │ │ │ │ - strdeq r4, [r0], #-114 @ 0xffffff8e @ │ │ │ │ - ldrdeq lr, [r1], #-202 @ 0xffffff36 @ │ │ │ │ - rsbeq r4, r0, r6, ror r7 │ │ │ │ - strhteq lr, [r1], #-206 @ 0xffffff32 │ │ │ │ - rsbeq r4, r0, sl, asr r7 │ │ │ │ - rsbeq lr, r1, r4, lsr ip │ │ │ │ - ldrdeq r4, [r0], #-96 @ 0xffffffa0 @ │ │ │ │ - rsbeq lr, r1, ip, lsl #24 │ │ │ │ - rsbeq r4, r0, r8, lsr #13 │ │ │ │ - rsbeq lr, r1, r0, asr #23 │ │ │ │ - rsbeq r4, r0, ip, asr r6 │ │ │ │ + rsbeq lr, r1, r8, asr pc │ │ │ │ + strdeq r4, [r0], #-148 @ 0xffffff6c @ │ │ │ │ + rsbeq lr, r1, r2, lsl pc │ │ │ │ + rsbeq r4, r0, lr, lsr #19 │ │ │ │ + ldrdeq lr, [r1], #-234 @ 0xffffff16 @ │ │ │ │ + rsbeq r4, r0, r6, ror r9 │ │ │ │ + strhteq lr, [r1], #-234 @ 0xffffff16 │ │ │ │ + rsbeq r4, r0, r6, asr r9 │ │ │ │ + mlseq r1, sl, lr, lr │ │ │ │ + rsbeq r4, r0, r6, lsr r9 │ │ │ │ + rsbeq lr, r1, r0, ror #28 │ │ │ │ + strdeq r4, [r0], #-140 @ 0xffffff74 @ │ │ │ │ + strhteq lr, [r1], #-224 @ 0xffffff20 │ │ │ │ + strdeq lr, [r1], #-212 @ 0xffffff2c @ │ │ │ │ + mlseq r0, r0, r8, r4 │ │ │ │ + strhteq lr, [r1], #-222 @ 0xffffff22 │ │ │ │ + rsbeq r4, r0, sl, asr r8 │ │ │ │ + mlseq r1, lr, sp, lr │ │ │ │ + rsbeq r4, r0, sl, lsr r8 │ │ │ │ + rsbeq lr, r1, lr, ror sp │ │ │ │ + rsbeq r4, r0, sl, lsl r8 │ │ │ │ + rsbeq lr, r1, lr, asr sp │ │ │ │ + strdeq r4, [r0], #-122 @ 0xffffff86 @ │ │ │ │ + rsbeq lr, r1, r2, ror #25 │ │ │ │ + rsbeq r4, r0, lr, ror r7 │ │ │ │ + rsbeq lr, r1, r6, asr #25 │ │ │ │ + rsbeq r4, r0, r2, ror #14 │ │ │ │ + rsbeq lr, r1, ip, lsr ip │ │ │ │ + ldrdeq r4, [r0], #-104 @ 0xffffff98 @ │ │ │ │ + rsbeq lr, r1, r4, lsl ip │ │ │ │ + strhteq r4, [r0], #-96 @ 0xffffffa0 │ │ │ │ + rsbeq lr, r1, r8, asr #23 │ │ │ │ + rsbeq r4, r0, r4, ror #12 │ │ │ │ ldclvc 6, cr15, [sp], #316 @ 0x13c │ │ │ │ ldclvc 6, cr15, [pc], #780 @ 1e1b64 │ │ │ │ @ instruction: 0xf04f961d │ │ │ │ strtmi r0, [lr], -r0, lsl #16 │ │ │ │ ldrls r4, [r4], #-1637 @ 0xfffff99b │ │ │ │ strmi r9, [r0, #286] @ 0x11e │ │ │ │ smlabbhi r2, r0, r2, pc @ │ │ │ │ @@ -473995,29 +473995,29 @@ │ │ │ │ ldc2l 6, cr15, [r0, #212]! @ 0xd4 │ │ │ │ stmdbls lr, {r0, r1, r4, fp, lr} │ │ │ │ @ instruction: 0xf6354478 │ │ │ │ blls 5a1b6c │ │ │ │ ldmiblt r8, {r0, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc}^ │ │ │ │ andeq r0, r0, r0 │ │ │ │ addmi r4, pc, r0 │ │ │ │ - rsbeq lr, r1, sl, lsl #8 │ │ │ │ - strhteq lr, [r1], #-54 @ 0xffffffca │ │ │ │ - rsbeq r3, r0, r0, asr lr │ │ │ │ - rsbeq lr, r1, r6, ror r3 │ │ │ │ - rsbeq r3, r0, r0, lsl lr │ │ │ │ - rsbeq lr, r1, r8, asr r3 │ │ │ │ - strdeq r3, [r0], #-212 @ 0xffffff2c @ │ │ │ │ - rsbeq lr, r1, r4, lsl #6 │ │ │ │ - rsbeq lr, r1, r6, lsr r3 │ │ │ │ - rsbeq lr, r1, r4, ror #5 │ │ │ │ - rsbeq r3, r0, r0, lsl #27 │ │ │ │ - rsbeq lr, r1, r4, asr #5 │ │ │ │ - rsbeq r3, r0, r0, ror #26 │ │ │ │ - rsbeq lr, r1, r4, lsr #5 │ │ │ │ - rsbeq r3, r0, r0, asr #26 │ │ │ │ + rsbeq lr, r1, r2, lsl r4 │ │ │ │ + strhteq lr, [r1], #-62 @ 0xffffffc2 │ │ │ │ + rsbeq r3, r0, r8, asr lr │ │ │ │ + rsbeq lr, r1, lr, ror r3 │ │ │ │ + rsbeq r3, r0, r8, lsl lr │ │ │ │ + rsbeq lr, r1, r0, ror #6 │ │ │ │ + strdeq r3, [r0], #-220 @ 0xffffff24 @ │ │ │ │ + rsbeq lr, r1, ip, lsl #6 │ │ │ │ + rsbeq lr, r1, lr, lsr r3 │ │ │ │ + rsbeq lr, r1, ip, ror #5 │ │ │ │ + rsbeq r3, r0, r8, lsl #27 │ │ │ │ + rsbeq lr, r1, ip, asr #5 │ │ │ │ + rsbeq r3, r0, r8, ror #26 │ │ │ │ + rsbeq lr, r1, ip, lsr #5 │ │ │ │ + rsbeq r3, r0, r8, asr #26 │ │ │ │ @ instruction: 0xf06f9a4a │ │ │ │ ldc 3, cr4, [pc] @ 1e2110 │ │ │ │ @ instruction: 0x21017b97 │ │ │ │ @ instruction: 0x462e923a │ │ │ │ eorsls r9, ip, #352256 @ 0x56000 │ │ │ │ blhi 13ddbe0 │ │ │ │ ldmib sp, {r4, r6, r9, fp, ip, pc}^ │ │ │ │ @@ -474593,50 +474593,50 @@ │ │ │ │ ldrbtmi r4, [r8], #-1569 @ 0xfffff9df │ │ │ │ blx 2a02e4 >::_M_default_append(unsigned int)@@Base+0x1d720> │ │ │ │ mcrlt 7, 4, pc, cr13, cr14, {7} @ │ │ │ │ andeq r0, r0, r0 │ │ │ │ addmi r4, pc, r0 │ │ │ │ rscsle sl, r1, #252, 18 @ 0x3f0000 │ │ │ │ svccc 0x0050624d │ │ │ │ - rsbeq sp, r1, r6, asr #24 │ │ │ │ - rsbeq r3, r0, r2, ror #13 │ │ │ │ - rsbeq sp, r1, r4, lsl ip │ │ │ │ - strhteq r3, [r0], #-96 @ 0xffffffa0 │ │ │ │ - strdeq sp, [r1], #-180 @ 0xffffff4c @ │ │ │ │ - mlseq r0, r0, r6, r3 │ │ │ │ - strhteq sp, [r1], #-184 @ 0xffffff48 │ │ │ │ - rsbeq r3, r0, r4, asr r6 │ │ │ │ - strdeq sp, [r1], #-182 @ 0xffffff4a @ │ │ │ │ - rsbeq sp, r1, r0, ror fp │ │ │ │ - rsbeq r3, r0, ip, lsl #12 │ │ │ │ - subseq pc, pc, r6, lsr r1 @ │ │ │ │ - rsbeq sp, r1, r0, lsr fp │ │ │ │ - rsbeq r3, r0, ip, asr #11 │ │ │ │ - rsbeq sp, r1, r2, lsl fp │ │ │ │ - rsbeq r3, r0, lr, lsr #11 │ │ │ │ - strdeq sp, [r1], #-162 @ 0xffffff5e @ │ │ │ │ - rsbeq r3, r0, lr, lsl #11 │ │ │ │ - subseq pc, pc, r0, lsr #1 │ │ │ │ - rsbeq sp, r1, r2, asr #21 │ │ │ │ - rsbeq r3, r0, lr, asr r5 │ │ │ │ - rsbeq r6, r1, sl, asr #2 │ │ │ │ - rsbeq sp, r1, r8, asr sl │ │ │ │ - strdeq r3, [r0], #-68 @ 0xffffffbc @ │ │ │ │ - rsbeq sp, r1, sl, lsl #20 │ │ │ │ - rsbeq r3, r0, r6, lsr #9 │ │ │ │ - rsbeq r4, r1, r0, asr #7 │ │ │ │ - ldrdeq sp, [r1], #-154 @ 0xffffff66 @ │ │ │ │ - rsbeq r3, r0, r6, ror r4 │ │ │ │ - rsbeq r0, r0, r2, lsr #5 │ │ │ │ - rsbeq sp, r1, r8, lsr #19 │ │ │ │ - rsbeq r3, r0, r4, asr #8 │ │ │ │ - rsbeq sp, r1, lr, ror r9 │ │ │ │ - rsbeq r3, r0, sl, lsl r4 │ │ │ │ - rsbeq sp, r1, r2, asr r9 │ │ │ │ - rsbeq r3, r0, lr, ror #7 │ │ │ │ + rsbeq sp, r1, lr, asr #24 │ │ │ │ + rsbeq r3, r0, sl, ror #13 │ │ │ │ + rsbeq sp, r1, ip, lsl ip │ │ │ │ + strhteq r3, [r0], #-104 @ 0xffffff98 │ │ │ │ + strdeq sp, [r1], #-188 @ 0xffffff44 @ │ │ │ │ + mlseq r0, r8, r6, r3 │ │ │ │ + rsbeq sp, r1, r0, asr #23 │ │ │ │ + rsbeq r3, r0, ip, asr r6 │ │ │ │ + strdeq sp, [r1], #-190 @ 0xffffff42 @ │ │ │ │ + rsbeq sp, r1, r8, ror fp │ │ │ │ + rsbeq r3, r0, r4, lsl r6 │ │ │ │ + subseq pc, pc, lr, lsr r1 @ │ │ │ │ + rsbeq sp, r1, r8, lsr fp │ │ │ │ + ldrdeq r3, [r0], #-84 @ 0xffffffac @ │ │ │ │ + rsbeq sp, r1, sl, lsl fp │ │ │ │ + strhteq r3, [r0], #-86 @ 0xffffffaa │ │ │ │ + strdeq sp, [r1], #-170 @ 0xffffff56 @ │ │ │ │ + mlseq r0, r6, r5, r3 │ │ │ │ + subseq pc, pc, r8, lsr #1 │ │ │ │ + rsbeq sp, r1, sl, asr #21 │ │ │ │ + rsbeq r3, r0, r6, ror #10 │ │ │ │ + rsbeq r6, r1, r2, asr r1 │ │ │ │ + rsbeq sp, r1, r0, ror #20 │ │ │ │ + strdeq r3, [r0], #-76 @ 0xffffffb4 @ │ │ │ │ + rsbeq sp, r1, r2, lsl sl │ │ │ │ + rsbeq r3, r0, lr, lsr #9 │ │ │ │ + rsbeq r4, r1, r8, asr #7 │ │ │ │ + rsbeq sp, r1, r2, ror #19 │ │ │ │ + rsbeq r3, r0, lr, ror r4 │ │ │ │ + rsbeq r0, r0, sl, lsr #5 │ │ │ │ + strhteq sp, [r1], #-144 @ 0xffffff70 │ │ │ │ + rsbeq r3, r0, ip, asr #8 │ │ │ │ + rsbeq sp, r1, r6, lsl #19 │ │ │ │ + rsbeq r3, r0, r2, lsr #8 │ │ │ │ + rsbeq sp, r1, sl, asr r9 │ │ │ │ + strdeq r3, [r0], #-54 @ 0xffffffca @ │ │ │ │ tstcs r2, r2, lsl #12 │ │ │ │ vmax.u8 d20, d8, d16 │ │ │ │ stmdacs r1, {r0, r1, r2, r4, r5, r6, r8, sl, fp, ip, sp, lr, pc} │ │ │ │ @ instruction: 0x4604d010 │ │ │ │ strbeq pc, [ip], #-2271 @ 0xfffff721 @ │ │ │ │ teqppl sl, r0, asr #4 @ p-variant is OBSOLETE │ │ │ │ andcc r4, ip, r8, ror r4 │ │ │ │ @@ -474908,59 +474908,59 @@ │ │ │ │ bvc ffa34db0 │ │ │ │ svccc 0x00efae14 │ │ │ │ @ instruction: 0x47ae147b │ │ │ │ svccc 0x00847ae1 │ │ │ │ ... │ │ │ │ addgt r5, pc, #10496 @ 0x2900 │ │ │ │ svccc 0x00f028f5 │ │ │ │ - rsbeq sp, r1, r4, lsl #17 │ │ │ │ - rsbeq r3, r0, lr, lsl r3 │ │ │ │ - rsbeq r4, r5, r6, asr #22 │ │ │ │ - rsbeq r6, r1, ip, lsr #12 │ │ │ │ - subseq fp, pc, lr, asr #7 │ │ │ │ - rsbeq r3, r0, r4, ror #8 │ │ │ │ - rsbeq r5, r1, r8, lsl lr │ │ │ │ - rsbeq r6, r1, lr, lsr #31 │ │ │ │ - rsbeq r6, r1, r4, lsr #31 │ │ │ │ - rsbeq sp, r1, r4, lsr r7 │ │ │ │ - ldrdeq r3, [r0], #-16 @ │ │ │ │ - rsbeq sp, r1, r8, lsr #14 │ │ │ │ - rsbeq sp, r1, r6, asr #13 │ │ │ │ - rsbeq r3, r0, r2, ror #2 │ │ │ │ - rsbeq sp, r1, lr, lsr #13 │ │ │ │ - rsbeq r3, r0, sl, asr #2 │ │ │ │ - mlseq r1, r0, r6, sp │ │ │ │ - rsbeq r3, r0, ip, lsr #2 │ │ │ │ - ldrdeq sp, [r1], #-86 @ 0xffffffaa @ │ │ │ │ - rsbeq r3, r0, r2, ror r0 │ │ │ │ - strhteq sp, [r1], #-88 @ 0xffffffa8 │ │ │ │ - rsbeq r3, r0, r2, asr r0 │ │ │ │ - rsbeq sp, r1, r6, lsl #11 │ │ │ │ - rsbeq r3, r0, r2, lsr #32 │ │ │ │ - rsbeq sp, r1, sl, ror #10 │ │ │ │ - rsbeq r3, r0, r6 │ │ │ │ - rsbeq sp, r1, r4, lsl r5 │ │ │ │ - strhteq r2, [r0], #-240 @ 0xffffff10 │ │ │ │ - rsbeq sp, r1, r2, lsl #10 │ │ │ │ - rsbeq sp, r1, r2, asr #9 │ │ │ │ - rsbeq r2, r0, lr, asr pc │ │ │ │ - mlseq r1, r4, r4, sp │ │ │ │ - rsbeq r2, r0, r0, lsr pc │ │ │ │ - rsbeq sp, r1, r6, ror r4 │ │ │ │ - rsbeq r2, r0, r2, lsl pc │ │ │ │ + rsbeq sp, r1, ip, lsl #17 │ │ │ │ + rsbeq r3, r0, r6, lsr #6 │ │ │ │ + rsbeq r4, r5, lr, asr #22 │ │ │ │ + rsbeq r6, r1, r4, lsr r6 │ │ │ │ + ldrsbeq fp, [pc], #-54 @ │ │ │ │ + rsbeq r3, r0, ip, ror #8 │ │ │ │ + rsbeq r5, r1, r0, lsr #28 │ │ │ │ + strhteq r6, [r1], #-246 @ 0xffffff0a │ │ │ │ + rsbeq r6, r1, ip, lsr #31 │ │ │ │ + rsbeq sp, r1, ip, lsr r7 │ │ │ │ + ldrdeq r3, [r0], #-24 @ 0xffffffe8 @ │ │ │ │ + rsbeq sp, r1, r0, lsr r7 │ │ │ │ + rsbeq sp, r1, lr, asr #13 │ │ │ │ + rsbeq r3, r0, sl, ror #2 │ │ │ │ + strhteq sp, [r1], #-102 @ 0xffffff9a │ │ │ │ + rsbeq r3, r0, r2, asr r1 │ │ │ │ + mlseq r1, r8, r6, sp │ │ │ │ + rsbeq r3, r0, r4, lsr r1 │ │ │ │ + ldrdeq sp, [r1], #-94 @ 0xffffffa2 @ │ │ │ │ + rsbeq r3, r0, sl, ror r0 │ │ │ │ + rsbeq sp, r1, r0, asr #11 │ │ │ │ + rsbeq r3, r0, sl, asr r0 │ │ │ │ + rsbeq sp, r1, lr, lsl #11 │ │ │ │ + rsbeq r3, r0, sl, lsr #32 │ │ │ │ + rsbeq sp, r1, r2, ror r5 │ │ │ │ + rsbeq r3, r0, lr │ │ │ │ + rsbeq sp, r1, ip, lsl r5 │ │ │ │ + strhteq r2, [r0], #-248 @ 0xffffff08 │ │ │ │ + rsbeq sp, r1, sl, lsl #10 │ │ │ │ + rsbeq sp, r1, sl, asr #9 │ │ │ │ + rsbeq r2, r0, r6, ror #30 │ │ │ │ + mlseq r1, ip, r4, sp │ │ │ │ + rsbeq r2, r0, r8, lsr pc │ │ │ │ + rsbeq sp, r1, lr, ror r4 │ │ │ │ + rsbeq r2, r0, sl, lsl pc │ │ │ │ stmdami r7, {r2, r9, sl, lr} │ │ │ │ cmpppl pc, r0, asr #4 @ p-variant is OBSOLETE │ │ │ │ andcc r4, ip, r8, ror r4 │ │ │ │ mrc2 6, 3, pc, cr2, cr4, {1} │ │ │ │ strtmi r4, [r1], -r4, lsl #16 │ │ │ │ @ instruction: 0xf6344478 │ │ │ │ @ instruction: 0xf7feff2d │ │ │ │ svclt 0x0000bbb8 │ │ │ │ - rsbeq sp, r1, r8, lsr #7 │ │ │ │ - rsbeq r2, r0, r4, asr #28 │ │ │ │ + strhteq sp, [r1], #-48 @ 0xffffffd0 │ │ │ │ + rsbeq r2, r0, ip, asr #28 │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl fed3a1d0 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fb8 │ │ │ │ addlt r2, sp, r4, lsr #10 │ │ │ │ strcc pc, [r0, #-2271]! @ 0xfffff721 │ │ │ │ ldrbtmi r2, [sl], #-1536 @ 0xfffffa00 │ │ │ │ @@ -475287,88 +475287,88 @@ │ │ │ │ svccc 0x00e99999 │ │ │ │ @ instruction: 0xffffffff │ │ │ │ svcvc 0x00efffff │ │ │ │ ldmibls r9, {r1, r3, r4, r7, r8, fp, ip, pc} │ │ │ │ svccc 0x00b99999 │ │ │ │ rsbeq fp, fp, lr, lsr #20 │ │ │ │ @ instruction: 0x000011b8 │ │ │ │ - rsbeq sp, r1, r0, ror r3 │ │ │ │ + rsbeq sp, r1, r8, ror r3 │ │ │ │ @ instruction: 0xffffc421 │ │ │ │ - ldrdeq sp, [r1], #-50 @ 0xffffffce @ │ │ │ │ - rsbeq sp, r1, r6, lsl r4 │ │ │ │ + ldrdeq sp, [r1], #-58 @ 0xffffffc6 @ │ │ │ │ + rsbeq sp, r1, lr, lsl r4 │ │ │ │ @ instruction: 0x000008b1 │ │ │ │ - ldrdeq sp, [r1], #-44 @ 0xffffffd4 @ │ │ │ │ - rsbeq r2, r0, r6, ror sp │ │ │ │ + rsbeq sp, r1, r4, ror #5 │ │ │ │ + rsbeq r2, r0, lr, ror sp │ │ │ │ rsbeq fp, fp, r0, lsl #19 │ │ │ │ - rsbeq sp, r1, r0, lsr #5 │ │ │ │ - rsbeq r2, r0, sl, lsr sp │ │ │ │ + rsbeq sp, r1, r8, lsr #5 │ │ │ │ + rsbeq r2, r0, r2, asr #26 │ │ │ │ @ instruction: 0xffffbdcf │ │ │ │ @ instruction: 0xffffbd27 │ │ │ │ - rsbeq sp, r1, sl, asr r2 │ │ │ │ - strdeq r2, [r0], #-196 @ 0xffffff3c @ │ │ │ │ - rsbeq sp, r1, ip, lsr r2 │ │ │ │ - ldrdeq r2, [r0], #-198 @ 0xffffff3a @ │ │ │ │ + rsbeq sp, r1, r2, ror #4 │ │ │ │ + strdeq r2, [r0], #-204 @ 0xffffff34 @ │ │ │ │ + rsbeq sp, r1, r4, asr #4 │ │ │ │ + ldrdeq r2, [r0], #-206 @ 0xffffff32 @ │ │ │ │ @ instruction: 0xffffbc7f │ │ │ │ @ instruction: 0xffffbc27 │ │ │ │ - strdeq sp, [r1], #-24 @ 0xffffffe8 @ │ │ │ │ - mlseq r0, r4, ip, r2 │ │ │ │ - ldrdeq sp, [r1], #-30 @ 0xffffffe2 @ │ │ │ │ - rsbeq r2, r0, sl, ror ip │ │ │ │ + rsbeq sp, r1, r0, lsl #4 │ │ │ │ + mlseq r0, ip, ip, r2 │ │ │ │ + rsbeq sp, r1, r6, ror #3 │ │ │ │ + rsbeq r2, r0, r2, lsl #25 │ │ │ │ @ instruction: 0xffffbbb5 │ │ │ │ - strhteq sp, [r1], #-18 @ 0xffffffee │ │ │ │ - rsbeq r2, r0, lr, asr #24 │ │ │ │ + strhteq sp, [r1], #-26 @ 0xffffffe6 │ │ │ │ + rsbeq r2, r0, r6, asr ip │ │ │ │ @ instruction: 0xffffb97f │ │ │ │ - rsbeq sp, r1, r0, ror #5 │ │ │ │ - rsbeq sp, r1, r4, lsr #5 │ │ │ │ - rsbeq sl, r1, lr, lsr #5 │ │ │ │ + rsbeq sp, r1, r8, ror #5 │ │ │ │ + rsbeq sp, r1, ip, lsr #5 │ │ │ │ + strhteq sl, [r1], #-38 @ 0xffffffda │ │ │ │ + rsbeq sp, r1, lr, ror #5 │ │ │ │ + rsbeq sp, r1, r6, asr #2 │ │ │ │ + rsbeq r2, r0, r2, ror #23 │ │ │ │ + rsbeq sp, r1, r8, lsr #2 │ │ │ │ + rsbeq r2, r0, r2, asr #23 │ │ │ │ + mlseq r1, lr, r2, sl │ │ │ │ + rsbeq sp, r1, ip, lsr #5 │ │ │ │ + rsbeq sp, r1, r2, ror #1 │ │ │ │ + rsbeq r2, r0, lr, ror fp │ │ │ │ + rsbeq sp, r1, r8, asr #1 │ │ │ │ + rsbeq r2, r0, r4, ror #22 │ │ │ │ + strhteq sp, [r1], #-34 @ 0xffffffde │ │ │ │ + rsbeq sp, r1, r4, ror r2 │ │ │ │ + rsbeq sp, r1, r4, lsl #1 │ │ │ │ + rsbeq r2, r0, r0, lsr #22 │ │ │ │ + mlseq r1, r2, r2, sp │ │ │ │ rsbeq sp, r1, r6, ror #5 │ │ │ │ - rsbeq sp, r1, lr, lsr r1 │ │ │ │ - ldrdeq r2, [r0], #-186 @ 0xffffff46 @ │ │ │ │ - rsbeq sp, r1, r0, lsr #2 │ │ │ │ - strhteq r2, [r0], #-186 @ 0xffffff46 │ │ │ │ - mlseq r1, r6, r2, sl │ │ │ │ - rsbeq sp, r1, r4, lsr #5 │ │ │ │ - ldrdeq sp, [r1], #-10 @ │ │ │ │ - rsbeq r2, r0, r6, ror fp │ │ │ │ - rsbeq sp, r1, r0, asr #1 │ │ │ │ - rsbeq r2, r0, ip, asr fp │ │ │ │ - rsbeq sp, r1, sl, lsr #5 │ │ │ │ - rsbeq sp, r1, ip, ror #4 │ │ │ │ - rsbeq sp, r1, ip, ror r0 │ │ │ │ - rsbeq r2, r0, r8, lsl fp │ │ │ │ - rsbeq sp, r1, sl, lsl #5 │ │ │ │ - ldrdeq sp, [r1], #-46 @ 0xffffffd2 @ │ │ │ │ - rsbeq sp, r1, r8, lsr r0 │ │ │ │ - ldrdeq r2, [r0], #-164 @ 0xffffff5c @ │ │ │ │ - rsbeq sl, r1, r6, asr #4 │ │ │ │ - strhteq sp, [r1], #-40 @ 0xffffffd8 │ │ │ │ - strdeq ip, [r1], #-240 @ 0xffffff10 @ │ │ │ │ - rsbeq r2, r0, ip, lsl #21 │ │ │ │ - mlseq r1, r2, r2, sl │ │ │ │ - mlseq r1, r4, r2, sp │ │ │ │ - rsbeq ip, r1, ip, lsr #31 │ │ │ │ - rsbeq r2, r0, r8, asr #20 │ │ │ │ - strdeq sl, [r1], #-34 @ 0xffffffde @ │ │ │ │ - rsbeq sp, r1, r8, ror r2 │ │ │ │ - rsbeq ip, r1, r8, ror #30 │ │ │ │ - rsbeq r2, r0, r4, lsl #20 │ │ │ │ - rsbeq ip, r1, sl, asr #30 │ │ │ │ - mlseq r1, ip, r0, sp │ │ │ │ - strdeq sl, [r1], #-34 @ 0xffffffde @ │ │ │ │ - rsbeq sp, r1, ip, lsr r2 │ │ │ │ - rsbeq ip, r1, r8, lsl #30 │ │ │ │ - rsbeq r2, r0, r4, lsr #19 │ │ │ │ - rsbeq sp, r1, lr, lsr #4 │ │ │ │ - rsbeq sp, r1, ip, ror #4 │ │ │ │ - rsbeq ip, r1, r4, asr #29 │ │ │ │ - rsbeq r2, r0, r0, ror #18 │ │ │ │ - rsbeq sl, r1, r0, ror #5 │ │ │ │ - rsbeq sp, r1, r6, asr r2 │ │ │ │ - rsbeq ip, r1, r8, lsl #29 │ │ │ │ - rsbeq r2, r0, r4, lsr #18 │ │ │ │ + rsbeq sp, r1, r0, asr #32 │ │ │ │ + ldrdeq r2, [r0], #-172 @ 0xffffff54 @ │ │ │ │ + rsbeq sl, r1, lr, asr #4 │ │ │ │ + rsbeq sp, r1, r0, asr #5 │ │ │ │ + strdeq ip, [r1], #-248 @ 0xffffff08 @ │ │ │ │ + mlseq r0, r4, sl, r2 │ │ │ │ + mlseq r1, sl, r2, sl │ │ │ │ + mlseq r1, ip, r2, sp │ │ │ │ + strhteq ip, [r1], #-244 @ 0xffffff0c │ │ │ │ + rsbeq r2, r0, r0, asr sl │ │ │ │ + strdeq sl, [r1], #-42 @ 0xffffffd6 @ │ │ │ │ + rsbeq sp, r1, r0, lsl #5 │ │ │ │ + rsbeq ip, r1, r0, ror pc │ │ │ │ + rsbeq r2, r0, ip, lsl #20 │ │ │ │ + rsbeq ip, r1, r2, asr pc │ │ │ │ + rsbeq sp, r1, r4, lsr #1 │ │ │ │ + strdeq sl, [r1], #-42 @ 0xffffffd6 @ │ │ │ │ + rsbeq sp, r1, r4, asr #4 │ │ │ │ + rsbeq ip, r1, r0, lsl pc │ │ │ │ + rsbeq r2, r0, ip, lsr #19 │ │ │ │ + rsbeq sp, r1, r6, lsr r2 │ │ │ │ + rsbeq sp, r1, r4, ror r2 │ │ │ │ + rsbeq ip, r1, ip, asr #29 │ │ │ │ + rsbeq r2, r0, r8, ror #18 │ │ │ │ + rsbeq sl, r1, r8, ror #5 │ │ │ │ + rsbeq sp, r1, lr, asr r2 │ │ │ │ + mlseq r1, r0, lr, ip │ │ │ │ + rsbeq r2, r0, ip, lsr #18 │ │ │ │ tstcs r1, r0, lsl #12 │ │ │ │ @ instruction: 0xf1054a92 │ │ │ │ stmib sp, {r2, r3, r4, r6, r8, r9}^ │ │ │ │ ldrtmi r1, [r8], -r0, lsl #12 │ │ │ │ ldrbtmi r4, [sl], #-2448 @ 0xfffff670 │ │ │ │ strvs lr, [r2], -sp, asr #19 │ │ │ │ vqshl.u8 q10, , │ │ │ │ @@ -475508,52 +475508,52 @@ │ │ │ │ ldr pc, [r3], #-2779 @ 0xfffff525 │ │ │ │ andhi pc, r0, pc, lsr #7 │ │ │ │ ... │ │ │ │ ldmibls r9, {r1, r3, r4, r7, r8, fp, ip, pc} │ │ │ │ svccc 0x00b99999 │ │ │ │ ldmibls r9, {r1, r3, r4, r7, r8, fp, ip, pc} │ │ │ │ svccc 0x00c99999 │ │ │ │ - rsbeq sp, r1, r6, ror #1 │ │ │ │ - rsbeq sp, r1, r0, lsr #2 │ │ │ │ - strdeq ip, [r1], #-202 @ 0xffffff36 @ │ │ │ │ - mlseq r0, r6, r7, r2 │ │ │ │ - rsbeq sp, r1, r6, lsl #2 │ │ │ │ - rsbeq sp, r1, r0, asr #2 │ │ │ │ - rsbeq ip, r1, r0, asr #25 │ │ │ │ - rsbeq r2, r0, ip, asr r7 │ │ │ │ - rsbeq sp, r1, lr, lsr #2 │ │ │ │ - rsbeq sp, r1, r0, lsl #3 │ │ │ │ - rsbeq ip, r1, ip, ror ip │ │ │ │ - rsbeq r2, r0, r8, lsl r7 │ │ │ │ - rsbeq sp, r1, r6, ror #2 │ │ │ │ - strhteq sp, [r1], #-20 @ 0xffffffec │ │ │ │ - rsbeq ip, r1, r8, lsr ip │ │ │ │ - ldrdeq r2, [r0], #-100 @ 0xffffff9c @ │ │ │ │ - mlseq r1, r4, r1, sp │ │ │ │ - rsbeq sp, r1, r6, asr #3 │ │ │ │ - strdeq ip, [r1], #-190 @ 0xffffff42 @ │ │ │ │ - mlseq r0, sl, r6, r2 │ │ │ │ - strhteq sp, [r1], #-20 @ 0xffffffec │ │ │ │ - rsbeq sp, r1, lr, ror #3 │ │ │ │ - rsbeq ip, r1, r4, asr #23 │ │ │ │ - rsbeq r2, r0, r0, ror #12 │ │ │ │ - ldrdeq sp, [r1], #-28 @ 0xffffffe4 @ │ │ │ │ - rsbeq sp, r1, r2, lsl r2 │ │ │ │ - rsbeq ip, r1, sl, lsl #23 │ │ │ │ - rsbeq r2, r0, r6, lsr #12 │ │ │ │ - mlseq r1, r2, r2, sp │ │ │ │ - rsbeq sp, r1, ip, ror #4 │ │ │ │ - strdeq sp, [r1], #-20 @ 0xffffffec @ │ │ │ │ - rsbeq ip, r1, r8, asr #22 │ │ │ │ - rsbeq r2, r0, r4, ror #11 │ │ │ │ - rsbeq sp, r1, sl, ror #5 │ │ │ │ - rsbeq sp, r1, r8, asr #4 │ │ │ │ - strhteq sp, [r1], #-42 @ 0xffffffd6 │ │ │ │ - rsbeq ip, r1, r4, lsl #22 │ │ │ │ - rsbeq r2, r0, r0, lsr #11 │ │ │ │ + rsbeq sp, r1, lr, ror #1 │ │ │ │ + rsbeq sp, r1, r8, lsr #2 │ │ │ │ + rsbeq ip, r1, r2, lsl #26 │ │ │ │ + mlseq r0, lr, r7, r2 │ │ │ │ + rsbeq sp, r1, lr, lsl #2 │ │ │ │ + rsbeq sp, r1, r8, asr #2 │ │ │ │ + rsbeq ip, r1, r8, asr #25 │ │ │ │ + rsbeq r2, r0, r4, ror #14 │ │ │ │ + rsbeq sp, r1, r6, lsr r1 │ │ │ │ + rsbeq sp, r1, r8, lsl #3 │ │ │ │ + rsbeq ip, r1, r4, lsl #25 │ │ │ │ + rsbeq r2, r0, r0, lsr #14 │ │ │ │ + rsbeq sp, r1, lr, ror #2 │ │ │ │ + strhteq sp, [r1], #-28 @ 0xffffffe4 │ │ │ │ + rsbeq ip, r1, r0, asr #24 │ │ │ │ + ldrdeq r2, [r0], #-108 @ 0xffffff94 @ │ │ │ │ + mlseq r1, ip, r1, sp │ │ │ │ + rsbeq sp, r1, lr, asr #3 │ │ │ │ + rsbeq ip, r1, r6, lsl #24 │ │ │ │ + rsbeq r2, r0, r2, lsr #13 │ │ │ │ + strhteq sp, [r1], #-28 @ 0xffffffe4 │ │ │ │ + strdeq sp, [r1], #-22 @ 0xffffffea @ │ │ │ │ + rsbeq ip, r1, ip, asr #23 │ │ │ │ + rsbeq r2, r0, r8, ror #12 │ │ │ │ + rsbeq sp, r1, r4, ror #3 │ │ │ │ + rsbeq sp, r1, sl, lsl r2 │ │ │ │ + mlseq r1, r2, fp, ip │ │ │ │ + rsbeq r2, r0, lr, lsr #12 │ │ │ │ + mlseq r1, sl, r2, sp │ │ │ │ + rsbeq sp, r1, r4, ror r2 │ │ │ │ + strdeq sp, [r1], #-28 @ 0xffffffe4 @ │ │ │ │ + rsbeq ip, r1, r0, asr fp │ │ │ │ + rsbeq r2, r0, ip, ror #11 │ │ │ │ + strdeq sp, [r1], #-34 @ 0xffffffde @ │ │ │ │ + rsbeq sp, r1, r0, asr r2 │ │ │ │ + rsbeq sp, r1, r2, asr #5 │ │ │ │ + rsbeq ip, r1, ip, lsl #22 │ │ │ │ + rsbeq r2, r0, r8, lsr #11 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ bl fed3ab1c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strdlt r0, [r3], r0 @ │ │ │ │ blx 1621926 │ │ │ │ stmdacs r1, {r0, r1, r9, sl, lr} │ │ │ │ ldrmi sp, [r8], -r2, lsl #2 │ │ │ │ @@ -475563,16 +475563,16 @@ │ │ │ │ andcc r4, ip, r8, ror r4 │ │ │ │ @ instruction: 0xf9a8f634 │ │ │ │ stmdbls r1, {r0, r2, fp, lr} │ │ │ │ @ instruction: 0xf6344478 │ │ │ │ blls 2622dc │ │ │ │ andlt r4, r3, r8, lsl r6 │ │ │ │ svclt 0x0000bd00 │ │ │ │ - rsbeq ip, r1, r4, lsl sl │ │ │ │ - strhteq r2, [r0], #-64 @ 0xffffffc0 │ │ │ │ + rsbeq ip, r1, ip, lsl sl │ │ │ │ + strhteq r2, [r0], #-72 @ 0xffffffb8 │ │ │ │ andeq r0, r0, r0 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r8 │ │ │ │ bl fed3ab6c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0x46040ff0 │ │ │ │ vmax.s d4, d15, d8 │ │ │ │ stcne 8, cr15, [r1, #-220] @ 0xffffff24 │ │ │ │ @@ -475585,16 +475585,16 @@ │ │ │ │ stmdami r6, {r3, r4, r5, r8, sl, fp, ip, sp, pc} │ │ │ │ ldrbtmi r2, [r8], #-509 @ 0xfffffe03 │ │ │ │ @ instruction: 0xf634300c │ │ │ │ stmdami r4, {r0, r3, r4, r5, r6, r8, fp, ip, sp, lr, pc} │ │ │ │ ldrbtmi r4, [r8], #-1569 @ 0xfffff9df │ │ │ │ blx f2127c │ │ │ │ ldclt 6, cr4, [r8, #-128]! @ 0xffffff80 │ │ │ │ - rsbeq sp, r1, lr, ror r1 │ │ │ │ - rsbeq r2, r0, r2, asr r4 │ │ │ │ + rsbeq sp, r1, r6, lsl #3 │ │ │ │ + rsbeq r2, r0, sl, asr r4 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl fed3abc0 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0x460c0ff0 │ │ │ │ strmi r4, [r8], -r6, lsl #12 │ │ │ │ @ instruction: 0xf80cf23f │ │ │ │ strmi r4, [r1], -r2, lsr #12 │ │ │ │ @@ -475619,18 +475619,18 @@ │ │ │ │ stmdami r8, {r4, r5, r6, r8, sl, fp, ip, sp, pc} │ │ │ │ ldrbtmi r2, [r8], #-482 @ 0xfffffe1e │ │ │ │ @ instruction: 0xf634300c │ │ │ │ stmdami r6, {r0, r2, r4, r5, r8, fp, ip, sp, lr, pc} │ │ │ │ ldrbtmi r4, [r8], #-1569 @ 0xfffff9df │ │ │ │ @ instruction: 0xf9f0f634 │ │ │ │ ldcllt 6, cr4, [r0, #-128]! @ 0xffffff80 │ │ │ │ - rsbeq sp, r1, r2, lsr r1 │ │ │ │ - rsbeq r2, r0, r6, lsl #8 │ │ │ │ - strdeq sp, [r1], #-6 @ │ │ │ │ - rsbeq r2, r0, sl, asr #7 │ │ │ │ + rsbeq sp, r1, sl, lsr r1 │ │ │ │ + rsbeq r2, r0, lr, lsl #8 │ │ │ │ + strdeq sp, [r1], #-14 @ │ │ │ │ + ldrdeq r2, [r0], #-50 @ 0xffffffce @ │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl fed3ac50 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ bmi 7679d8 │ │ │ │ blmi 78fc70 │ │ │ │ ldrbtmi r4, [sl], #-1541 @ 0xfffff9fb │ │ │ │ strmi r4, [ip], -r8, lsl #12 │ │ │ │ @@ -475651,15 +475651,15 @@ │ │ │ │ subsmi r9, sl, r3, lsl #22 │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ andcs sp, r1, r2, lsl #2 │ │ │ │ ldclt 0, cr11, [r0, #-20]! @ 0xffffffec │ │ │ │ cdp 6, 4, cr15, cr0, cr13, {1} │ │ │ │ strhteq sl, [fp], #-242 @ 0xffffff0e │ │ │ │ @ instruction: 0x000011b8 │ │ │ │ - strhteq sp, [r1], #-12 │ │ │ │ + rsbeq sp, r1, r4, asr #1 │ │ │ │ rsbeq sl, fp, sl, ror pc │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ stc 12, cr5, [sp, #-512]! @ 0xfffffe00 │ │ │ │ bl fed466ec │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ vldr , [pc, #256] @ 1e3bd4 │ │ │ │ vmov.u16 r8, d16[2] │ │ │ │ @@ -476084,15 +476084,15 @@ │ │ │ │ strmi r4, [fp], #-1034 @ 0xfffffbf6 │ │ │ │ bleq 21f7b4 │ │ │ │ andeq lr, r0, #348160 @ 0x55000 │ │ │ │ blne 21f7c0 │ │ │ │ movweq lr, #39496 @ 0x9a48 │ │ │ │ @ instruction: 0x4617469a │ │ │ │ blcs 21822c │ │ │ │ - blge 8584e0 │ │ │ │ + blge 8584e0 │ │ │ │ svclt 0x00182d00 │ │ │ │ movwls r2, #6144 @ 0x1800 │ │ │ │ movwls sl, #2846 @ 0xb1e │ │ │ │ stccs 1, cr13, [r0, #-376] @ 0xfffffe88 │ │ │ │ stmdbls r5, {r2, r4, r6, ip, lr, pc} │ │ │ │ ldrtmi r2, [r2], -r1, lsl #6 │ │ │ │ @ instruction: 0xf7ff4658 │ │ │ │ @@ -476105,15 +476105,15 @@ │ │ │ │ vmov.f64 d7, #70 @ 0x3e300000 0.1718750 │ │ │ │ vsqrt.f64 d24, d7 │ │ │ │ ldrle pc, [fp, #-2576]! @ 0xfffff5f0 │ │ │ │ vmov.32 r9, d0[1] │ │ │ │ @ instruction: 0xf8dd8b47 │ │ │ │ ssatmi r8, #10, r8 │ │ │ │ strls r9, [r8], #-778 @ 0xfffffcf6 │ │ │ │ - blge 85e0a0 │ │ │ │ + blge 85e0a0 │ │ │ │ movwls r9, #6405 @ 0x1905 │ │ │ │ blge 975b40 │ │ │ │ ldrmi r9, [r3], -r0, lsl #6 │ │ │ │ @ instruction: 0xf7ff4632 │ │ │ │ @ instruction: 0xf8d6fc6b │ │ │ │ blls 8ac6a0 │ │ │ │ blvc 99f868 │ │ │ │ @@ -476288,22 +476288,22 @@ │ │ │ │ svclt 0x0000e4bf │ │ │ │ andhi pc, r0, pc, lsr #7 │ │ │ │ andeq r0, r0, r0 │ │ │ │ addmi r4, pc, r0 │ │ │ │ rsbeq sl, fp, r4, lsl ip │ │ │ │ @ instruction: 0x000011b8 │ │ │ │ strdeq sl, [fp], #-178 @ 0xffffff4e @ │ │ │ │ - rsbeq ip, r1, r0, ror #21 │ │ │ │ - rsbeq ip, r1, sl, lsr r8 │ │ │ │ - rsbeq r7, r1, r8, lsr #23 │ │ │ │ - rsbeq ip, r1, lr, lsr #15 │ │ │ │ - strhteq ip, [r1], #-102 @ 0xffffff9a │ │ │ │ - rsbeq r1, r0, sl, lsl #19 │ │ │ │ - mlseq r1, r8, r6, ip │ │ │ │ - rsbeq r1, r0, ip, ror #18 │ │ │ │ + rsbeq ip, r1, r8, ror #21 │ │ │ │ + rsbeq ip, r1, r2, asr #16 │ │ │ │ + strhteq r7, [r1], #-176 @ 0xffffff50 │ │ │ │ + strhteq ip, [r1], #-118 @ 0xffffff8a │ │ │ │ + strhteq ip, [r1], #-110 @ 0xffffff92 │ │ │ │ + mlseq r0, r2, r9, r1 │ │ │ │ + rsbeq ip, r1, r0, lsr #13 │ │ │ │ + rsbeq r1, r0, r4, ror r9 │ │ │ │ blls 7cacf4 │ │ │ │ biceq lr, r2, #3072 @ 0xc00 │ │ │ │ bleq 21fb28 │ │ │ │ ldrdcc pc, [r4], -fp │ │ │ │ @ instruction: 0x63b2f503 │ │ │ │ blvc 29f934 >::_M_default_append(unsigned int)@@Base+0x1cd70> │ │ │ │ bleq 3dfdac │ │ │ │ @@ -476321,15 +476321,15 @@ │ │ │ │ ldrbt r9, [ip], #-2821 @ 0xfffff4fb │ │ │ │ movwcc lr, #6605 @ 0x19cd │ │ │ │ blls 6b5e84 │ │ │ │ ldmdbls r0, {r8, r9, ip, pc} │ │ │ │ tstcs r1, #3620864 @ 0x374000 │ │ │ │ @ instruction: 0xffeef329 │ │ │ │ @ instruction: 0xf0402801 │ │ │ │ - blls 884878 │ │ │ │ + blls 884878 │ │ │ │ blcs 20adac │ │ │ │ ldcge 4, cr15, [r7, #252]! @ 0xfc │ │ │ │ @ instruction: 0xf04f9c0d │ │ │ │ tstmi sl, #1, 28 │ │ │ │ svcge 0x000df47f │ │ │ │ svceq 0x0001f1be │ │ │ │ svcge 0x0009f47f │ │ │ │ @@ -476370,15 +476370,15 @@ │ │ │ │ blx 18a1eae │ │ │ │ stmdbls r5, {r0, r3, r5, r6, fp, lr} │ │ │ │ @ instruction: 0xf6334478 │ │ │ │ blls 363640 >::_M_default_append(unsigned int)@@Base+0xe0a7c> │ │ │ │ ssatmi lr, #7, r3, lsl #8 │ │ │ │ @ instruction: 0x9c0d9a1c │ │ │ │ stcls 7, cr14, [sp], {167} @ 0xa7 │ │ │ │ - blls 88ae6c │ │ │ │ + blls 88ae6c │ │ │ │ andls lr, r5, r1, lsr #15 │ │ │ │ tstpvc ip, pc, asr #8 @ p-variant is OBSOLETE │ │ │ │ ldrbtmi r4, [r8], #-2145 @ 0xfffff79f │ │ │ │ @ instruction: 0xf633300c │ │ │ │ stmdami r0!, {r0, r1, r6, r8, r9, fp, ip, sp, lr, pc}^ │ │ │ │ ldrbtmi r9, [r8], #-2309 @ 0xfffff6fb │ │ │ │ blx 1a1ee6 │ │ │ │ @@ -476463,40 +476463,40 @@ │ │ │ │ ldrbtmi r4, [r8], #-2078 @ 0xfffff7e2 │ │ │ │ @ instruction: 0xf633300c │ │ │ │ ldmdami sp, {r0, r2, r3, r4, r7, r9, fp, ip, sp, lr, pc} │ │ │ │ ldrbtmi r9, [r8], #-2309 @ 0xfffff6fb │ │ │ │ blx 1822032 │ │ │ │ @ instruction: 0xf7ff9b05 │ │ │ │ svclt 0x0000bb56 │ │ │ │ - rsbeq ip, r1, r2, lsl r6 │ │ │ │ - rsbeq r1, r0, r6, ror #17 │ │ │ │ - rsbeq ip, r1, ip, lsr #11 │ │ │ │ - rsbeq r1, r0, r0, lsl #17 │ │ │ │ - rsbeq ip, r1, r4, ror r5 │ │ │ │ - rsbeq r1, r0, r8, asr #16 │ │ │ │ - rsbeq ip, r1, r0, asr #10 │ │ │ │ - rsbeq r1, r0, r4, lsl r8 │ │ │ │ - rsbeq ip, r1, r2, lsl r5 │ │ │ │ - rsbeq r1, r0, r6, ror #15 │ │ │ │ - strdeq ip, [r1], #-66 @ 0xffffffbe @ │ │ │ │ - rsbeq r1, r0, r6, asr #15 │ │ │ │ - ldrdeq ip, [r1], #-66 @ 0xffffffbe @ │ │ │ │ - rsbeq r1, r0, r6, lsr #15 │ │ │ │ - strhteq ip, [r1], #-66 @ 0xffffffbe │ │ │ │ - rsbeq r1, r0, r6, lsl #15 │ │ │ │ - mlseq r1, r4, r4, ip │ │ │ │ - rsbeq r1, r0, r6, ror #14 │ │ │ │ - rsbeq ip, r1, sl, asr r4 │ │ │ │ - rsbeq r1, r0, lr, lsr #14 │ │ │ │ - rsbeq ip, r1, sl, lsr r4 │ │ │ │ - rsbeq r1, r0, lr, lsl #14 │ │ │ │ - rsbeq ip, r1, r6, ror #7 │ │ │ │ - strhteq r1, [r0], #-106 @ 0xffffff96 │ │ │ │ - rsbeq ip, r1, r6, asr #7 │ │ │ │ - mlseq r0, sl, r6, r1 │ │ │ │ + rsbeq ip, r1, sl, lsl r6 │ │ │ │ + rsbeq r1, r0, lr, ror #17 │ │ │ │ + strhteq ip, [r1], #-84 @ 0xffffffac │ │ │ │ + rsbeq r1, r0, r8, lsl #17 │ │ │ │ + rsbeq ip, r1, ip, ror r5 │ │ │ │ + rsbeq r1, r0, r0, asr r8 │ │ │ │ + rsbeq ip, r1, r8, asr #10 │ │ │ │ + rsbeq r1, r0, ip, lsl r8 │ │ │ │ + rsbeq ip, r1, sl, lsl r5 │ │ │ │ + rsbeq r1, r0, lr, ror #15 │ │ │ │ + strdeq ip, [r1], #-74 @ 0xffffffb6 @ │ │ │ │ + rsbeq r1, r0, lr, asr #15 │ │ │ │ + ldrdeq ip, [r1], #-74 @ 0xffffffb6 @ │ │ │ │ + rsbeq r1, r0, lr, lsr #15 │ │ │ │ + strhteq ip, [r1], #-74 @ 0xffffffb6 │ │ │ │ + rsbeq r1, r0, lr, lsl #15 │ │ │ │ + mlseq r1, ip, r4, ip │ │ │ │ + rsbeq r1, r0, lr, ror #14 │ │ │ │ + rsbeq ip, r1, r2, ror #8 │ │ │ │ + rsbeq r1, r0, r6, lsr r7 │ │ │ │ + rsbeq ip, r1, r2, asr #8 │ │ │ │ + rsbeq r1, r0, r6, lsl r7 │ │ │ │ + rsbeq ip, r1, lr, ror #7 │ │ │ │ + rsbeq r1, r0, r2, asr #13 │ │ │ │ + rsbeq ip, r1, lr, asr #7 │ │ │ │ + rsbeq r1, r0, r2, lsr #13 │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl fed3b9dc │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ bmi ff9e86c4 │ │ │ │ blmi ffa10a1c │ │ │ │ ldrbtmi r4, [sl], #-1542 @ 0xfffff9fa │ │ │ │ ldmdavs fp, {r0, r1, r4, r6, r7, fp, ip, lr} │ │ │ │ @@ -476718,63 +476718,63 @@ │ │ │ │ ... │ │ │ │ ldmibls r9, {r1, r3, r4, r7, r8, fp, ip, pc} │ │ │ │ svccc 0x00a99999 │ │ │ │ @ instruction: 0xffffffff │ │ │ │ svcvc 0x00efffff │ │ │ │ rsbeq sl, fp, r6, lsr #4 │ │ │ │ @ instruction: 0x000011b8 │ │ │ │ - rsbeq ip, r1, sl, lsr r3 │ │ │ │ + rsbeq ip, r1, r2, asr #6 │ │ │ │ @ instruction: 0xfffff5c1 │ │ │ │ - rsbeq ip, r1, ip, ror r3 │ │ │ │ - rsbeq ip, r1, r2, ror #7 │ │ │ │ + rsbeq ip, r1, r4, lsl #7 │ │ │ │ + rsbeq ip, r1, sl, ror #7 │ │ │ │ andeq r0, r0, pc, asr #7 │ │ │ │ - rsbeq ip, r1, r8, lsr #5 │ │ │ │ - rsbeq r1, r0, ip, ror r5 │ │ │ │ + strhteq ip, [r1], #-32 @ 0xffffffe0 │ │ │ │ + rsbeq r1, r0, r4, lsl #11 │ │ │ │ rsbeq sl, fp, sl, lsl #3 │ │ │ │ - rsbeq ip, r1, r4, ror r2 │ │ │ │ - rsbeq r1, r0, r8, asr #10 │ │ │ │ + rsbeq ip, r1, ip, ror r2 │ │ │ │ + rsbeq r1, r0, r0, asr r5 │ │ │ │ @ instruction: 0xfffff187 │ │ │ │ @ instruction: 0xfffff0e5 │ │ │ │ - rsbeq ip, r1, r6, lsr r2 │ │ │ │ - rsbeq r1, r0, sl, lsl #10 │ │ │ │ - rsbeq ip, r1, ip, lsl r2 │ │ │ │ - strdeq r1, [r0], #-64 @ 0xffffffc0 @ │ │ │ │ + rsbeq ip, r1, lr, lsr r2 │ │ │ │ + rsbeq r1, r0, r2, lsl r5 │ │ │ │ + rsbeq ip, r1, r4, lsr #4 │ │ │ │ + strdeq r1, [r0], #-72 @ 0xffffffb8 @ │ │ │ │ @ instruction: 0xfffff04b │ │ │ │ - rsbeq r8, r1, ip, ror #22 │ │ │ │ - strdeq ip, [r1], #-46 @ 0xffffffd2 @ │ │ │ │ - rsbeq ip, r1, r6, asr #3 │ │ │ │ - mlseq r0, sl, r4, r1 │ │ │ │ - rsbeq ip, r1, ip, lsr #3 │ │ │ │ - rsbeq r1, r0, r0, lsl #9 │ │ │ │ - rsbeq r8, r1, ip, asr fp │ │ │ │ - rsbeq ip, r1, r6, asr #5 │ │ │ │ - rsbeq ip, r1, r8, ror #2 │ │ │ │ - rsbeq r1, r0, ip, lsr r4 │ │ │ │ - strhteq ip, [r1], #-42 @ 0xffffffd6 │ │ │ │ - rsbeq ip, r1, r0, lsl #6 │ │ │ │ - rsbeq ip, r1, r4, lsr #2 │ │ │ │ - strdeq r1, [r0], #-56 @ 0xffffffc8 @ │ │ │ │ - rsbeq ip, r1, r6, lsl #2 │ │ │ │ - ldrdeq r1, [r0], #-56 @ 0xffffffc8 @ │ │ │ │ - rsbeq ip, r1, r8, asr #5 │ │ │ │ - mlseq r1, r2, fp, r3 │ │ │ │ - strhteq ip, [r1], #-14 │ │ │ │ - mlseq r0, r2, r3, r1 │ │ │ │ - rsbeq ip, r1, r2, lsr #5 │ │ │ │ - mlseq r1, r4, r6, r7 │ │ │ │ - rsbeq ip, r1, r4, ror r0 │ │ │ │ - rsbeq r1, r0, r8, asr #6 │ │ │ │ - rsbeq ip, r1, r6, lsl #5 │ │ │ │ - rsbeq ip, r1, r8, asr #5 │ │ │ │ - rsbeq ip, r1, r0, lsr r0 │ │ │ │ - rsbeq r1, r0, r4, lsl #6 │ │ │ │ - strhteq ip, [r1], #-32 @ 0xffffffe0 │ │ │ │ - rsbeq ip, r1, lr, ror #5 │ │ │ │ - rsbeq fp, r1, sl, ror #31 │ │ │ │ - strhteq r1, [r0], #-46 @ 0xffffffd2 │ │ │ │ + rsbeq r8, r1, r4, ror fp │ │ │ │ + rsbeq ip, r1, r6, lsl #6 │ │ │ │ + rsbeq ip, r1, lr, asr #3 │ │ │ │ + rsbeq r1, r0, r2, lsr #9 │ │ │ │ + strhteq ip, [r1], #-20 @ 0xffffffec │ │ │ │ + rsbeq r1, r0, r8, lsl #9 │ │ │ │ + rsbeq r8, r1, r4, ror #22 │ │ │ │ + rsbeq ip, r1, lr, asr #5 │ │ │ │ + rsbeq ip, r1, r0, ror r1 │ │ │ │ + rsbeq r1, r0, r4, asr #8 │ │ │ │ + rsbeq ip, r1, r2, asr #5 │ │ │ │ + rsbeq ip, r1, r8, lsl #6 │ │ │ │ + rsbeq ip, r1, ip, lsr #2 │ │ │ │ + rsbeq r1, r0, r0, lsl #8 │ │ │ │ + rsbeq ip, r1, lr, lsl #2 │ │ │ │ + rsbeq r1, r0, r0, ror #7 │ │ │ │ + ldrdeq ip, [r1], #-32 @ 0xffffffe0 @ │ │ │ │ + mlseq r1, sl, fp, r3 │ │ │ │ + rsbeq ip, r1, r6, asr #1 │ │ │ │ + mlseq r0, sl, r3, r1 │ │ │ │ + rsbeq ip, r1, sl, lsr #5 │ │ │ │ + mlseq r1, ip, r6, r7 │ │ │ │ + rsbeq ip, r1, ip, ror r0 │ │ │ │ + rsbeq r1, r0, r0, asr r3 │ │ │ │ + rsbeq ip, r1, lr, lsl #5 │ │ │ │ + ldrdeq ip, [r1], #-32 @ 0xffffffe0 @ │ │ │ │ + rsbeq ip, r1, r8, lsr r0 │ │ │ │ + rsbeq r1, r0, ip, lsl #6 │ │ │ │ + strhteq ip, [r1], #-40 @ 0xffffffd8 │ │ │ │ + strdeq ip, [r1], #-38 @ 0xffffffda @ │ │ │ │ + strdeq fp, [r1], #-242 @ 0xffffff0e @ │ │ │ │ + rsbeq r1, r0, r6, asr #5 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ bl fed3be38 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strdlt r0, [r3], r0 @ │ │ │ │ stc2l 7, cr15, [r8, #1020] @ 0x3fc │ │ │ │ stmdacs r1, {r0, r1, r9, sl, lr} │ │ │ │ ldrmi sp, [r8], -r2, lsl #2 │ │ │ │ @@ -476783,16 +476783,16 @@ │ │ │ │ ldrbtmi r4, [r8], #-2054 @ 0xfffff7fa │ │ │ │ @ instruction: 0xf633300c │ │ │ │ stmdami r5, {r0, r1, r3, r4, fp, ip, sp, lr, pc} │ │ │ │ ldrbtmi r9, [r8], #-2305 @ 0xfffff6ff │ │ │ │ @ instruction: 0xf8d6f633 │ │ │ │ ldrmi r9, [r8], -r1, lsl #22 │ │ │ │ stclt 0, cr11, [r0, #-12] │ │ │ │ - rsbeq fp, r1, r2, asr #29 │ │ │ │ - mlseq r0, r6, r1, r1 │ │ │ │ + rsbeq fp, r1, sl, asr #29 │ │ │ │ + mlseq r0, lr, r1, r1 │ │ │ │ andeq r0, r0, r0 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ bl fed3be84 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strdlt r0, [r2], r0 @ │ │ │ │ strmi r4, [r8], -r4, lsl #12 │ │ │ │ mcr2 2, 5, pc, cr10, cr13, {1} @ │ │ │ │ @@ -476806,16 +476806,16 @@ │ │ │ │ andcc r4, ip, r8, ror r4 │ │ │ │ @ instruction: 0xffeef632 │ │ │ │ stmdbls r1, {r0, r2, fp, lr} │ │ │ │ @ instruction: 0xf6334478 │ │ │ │ blls 262f68 │ │ │ │ andlt r4, r2, r8, lsl r6 │ │ │ │ svclt 0x0000bd10 │ │ │ │ - rsbeq ip, r1, r8, ror r1 │ │ │ │ - rsbeq r1, r0, ip, lsr r1 │ │ │ │ + rsbeq ip, r1, r0, lsl #3 │ │ │ │ + rsbeq r1, r0, r4, asr #2 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl fed3bedc │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r3, r8, ror #31 │ │ │ │ strmi r4, [r8], -r5, lsl #12 │ │ │ │ vrhadd.s d9, d13, d1 │ │ │ │ @ instruction: 0x4604fe7d │ │ │ │ @@ -476832,16 +476832,16 @@ │ │ │ │ andcc r4, ip, r8, ror r4 │ │ │ │ @ instruction: 0xffbaf632 │ │ │ │ stmdbls r1, {r0, r2, fp, lr} │ │ │ │ @ instruction: 0xf6334478 │ │ │ │ blls 262f00 │ │ │ │ andlt r4, r3, r8, lsl r6 │ │ │ │ svclt 0x0000bd30 │ │ │ │ - rsbeq ip, r1, r0, lsl r1 │ │ │ │ - ldrdeq r1, [r0], #-4 @ │ │ │ │ + rsbeq ip, r1, r8, lsl r1 │ │ │ │ + ldrdeq r1, [r0], #-12 @ │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl fed3bf44 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ bmi 7a8ccc │ │ │ │ blmi 7d0f64 │ │ │ │ ldrbtmi r4, [sl], #-1541 @ 0xfffff9fb │ │ │ │ strmi r4, [ip], -r8, lsl #12 │ │ │ │ @@ -476863,15 +476863,15 @@ │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ mrsle r0, LR_svc │ │ │ │ andlt r2, r5, r1 │ │ │ │ @ instruction: 0xf62cbd30 │ │ │ │ svclt 0x0000ecc6 │ │ │ │ strhteq r9, [fp], #-206 @ 0xffffff32 │ │ │ │ @ instruction: 0x000011b8 │ │ │ │ - rsbeq ip, r1, lr, asr #1 │ │ │ │ + ldrdeq ip, [r1], #-6 @ │ │ │ │ rsbeq r9, fp, r4, lsl #25 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x0070f8cc │ │ │ │ @ instruction: 0x4617b09b │ │ │ │ strbcs pc, [ip, #-2271] @ 0xfffff721 @ │ │ │ │ @@ -477211,31 +477211,31 @@ │ │ │ │ stmdbls r4!, {r0, r1, r2, r3, r4, r5, r6, r7, fp, ip, sp} │ │ │ │ eorne pc, r3, r2, asr #16 │ │ │ │ svclt 0x0000e7e4 │ │ │ │ andhi pc, r0, pc, lsr #7 │ │ │ │ ... │ │ │ │ rsbeq r9, fp, ip, lsr ip │ │ │ │ @ instruction: 0x000011b8 │ │ │ │ - rsbeq ip, r1, sl, lsr #32 │ │ │ │ - rsbeq r0, r0, ip, ror #31 │ │ │ │ + rsbeq ip, r1, r2, lsr r0 │ │ │ │ + strdeq r0, [r0], #-244 @ 0xffffff0c @ │ │ │ │ strdeq r9, [fp], #-182 @ 0xffffff4a @ │ │ │ │ - rsbeq ip, r1, r4 │ │ │ │ - rsbeq fp, r1, r0, asr #30 │ │ │ │ - rsbeq r0, r0, r0, lsl #30 │ │ │ │ - rsbeq fp, r1, lr, lsl pc │ │ │ │ - ldrdeq r0, [r0], #-238 @ 0xffffff12 @ │ │ │ │ - ldrdeq fp, [r1], #-230 @ 0xffffff1a @ │ │ │ │ - rsbeq fp, r1, r0, lsl sp │ │ │ │ - rsbeq fp, r1, r4, lsl #26 │ │ │ │ - rsbeq fp, r1, r8, asr #25 │ │ │ │ - strdeq fp, [r1], #-176 @ 0xffffff50 @ │ │ │ │ - strhteq r0, [r0], #-180 @ 0xffffff4c │ │ │ │ - ldrdeq fp, [r1], #-184 @ 0xffffff48 @ │ │ │ │ - mlseq r0, sl, fp, r0 │ │ │ │ - rsbeq fp, r1, r6, asr #23 │ │ │ │ + rsbeq ip, r1, ip │ │ │ │ + rsbeq fp, r1, r8, asr #30 │ │ │ │ + rsbeq r0, r0, r8, lsl #30 │ │ │ │ + rsbeq fp, r1, r6, lsr #30 │ │ │ │ + rsbeq r0, r0, r6, ror #29 │ │ │ │ + ldrdeq fp, [r1], #-238 @ 0xffffff12 @ │ │ │ │ + rsbeq fp, r1, r8, lsl sp │ │ │ │ + rsbeq fp, r1, ip, lsl #26 │ │ │ │ + ldrdeq fp, [r1], #-192 @ 0xffffff40 @ │ │ │ │ + strdeq fp, [r1], #-184 @ 0xffffff48 @ │ │ │ │ + strhteq r0, [r0], #-188 @ 0xffffff44 │ │ │ │ + rsbeq fp, r1, r0, ror #23 │ │ │ │ + rsbeq r0, r0, r2, lsr #23 │ │ │ │ + rsbeq fp, r1, lr, asr #23 │ │ │ │ @ instruction: 0xf8dd4644 │ │ │ │ stccs 0, cr8, [r0], {8} │ │ │ │ blls 55c868 │ │ │ │ svcls 0x00149909 │ │ │ │ ldrmi r9, [r9], #-3345 @ 0xfffff2ef │ │ │ │ @ instruction: 0xf8dd9b0e │ │ │ │ ldcls 0, cr12, [r5], {76} @ 0x4c │ │ │ │ @@ -477404,27 +477404,27 @@ │ │ │ │ blpl 3a0c44 │ │ │ │ stmda ip!, {r2, r3, r5, r9, sl, ip, sp, lr, pc} │ │ │ │ vmov.f32 s18, #5 @ 0x40280000 2.625 │ │ │ │ vldr d7, [sp, #256] @ 0x100 │ │ │ │ ldrb r5, [r6], -r6, lsl #22 │ │ │ │ andhi pc, r0, pc, lsr #7 │ │ │ │ ... │ │ │ │ - rsbeq fp, r1, sl, asr #20 │ │ │ │ - rsbeq fp, r1, r2, asr #19 │ │ │ │ - rsbeq r0, r0, r4, lsl #19 │ │ │ │ - rsbeq fp, r1, r6, lsl #18 │ │ │ │ - rsbeq r0, r0, r8, asr #17 │ │ │ │ - rsbeq fp, r1, ip, ror #17 │ │ │ │ - rsbeq r0, r0, lr, lsr #17 │ │ │ │ - rsbeq fp, r1, r0, lsr #17 │ │ │ │ - rsbeq r0, r0, r2, ror #16 │ │ │ │ - rsbeq fp, r1, r6, lsl #17 │ │ │ │ - rsbeq r0, r0, r8, asr #16 │ │ │ │ - rsbeq fp, r1, ip, ror #16 │ │ │ │ - rsbeq r0, r0, lr, lsr #16 │ │ │ │ + rsbeq fp, r1, r2, asr sl │ │ │ │ + rsbeq fp, r1, sl, asr #19 │ │ │ │ + rsbeq r0, r0, ip, lsl #19 │ │ │ │ + rsbeq fp, r1, lr, lsl #18 │ │ │ │ + ldrdeq r0, [r0], #-128 @ 0xffffff80 @ │ │ │ │ + strdeq fp, [r1], #-132 @ 0xffffff7c @ │ │ │ │ + strhteq r0, [r0], #-134 @ 0xffffff7a │ │ │ │ + rsbeq fp, r1, r8, lsr #17 │ │ │ │ + rsbeq r0, r0, sl, ror #16 │ │ │ │ + rsbeq fp, r1, lr, lsl #17 │ │ │ │ + rsbeq r0, r0, r0, asr r8 │ │ │ │ + rsbeq fp, r1, r4, ror r8 │ │ │ │ + rsbeq r0, r0, r6, lsr r8 │ │ │ │ ldrbmi lr, [r0, sp, lsr #18]! │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ blhi 2a0b20 >::_M_default_append(unsigned int)@@Base+0x1df5c> │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d0f8cc │ │ │ │ strmi fp, [pc], -r2, lsl #1 │ │ │ │ @ instruction: 0x46904611 │ │ │ │ @@ -477475,20 +477475,20 @@ │ │ │ │ @ instruction: 0xf6324478 │ │ │ │ @ instruction: 0xf8ddfb71 │ │ │ │ ldrbmi sl, [r0], -r4 │ │ │ │ ldc 0, cr11, [sp], #8 │ │ │ │ pop {r1, r8, r9, fp, pc} │ │ │ │ svclt 0x000087f0 │ │ │ │ ... │ │ │ │ - rsbeq fp, r1, r2, asr r7 │ │ │ │ - rsbeq r0, r0, r6, lsl r7 │ │ │ │ - rsbeq fp, r1, ip, lsr #14 │ │ │ │ - strdeq r0, [r0], #-96 @ 0xffffffa0 @ │ │ │ │ - rsbeq fp, r1, r8, lsl #14 │ │ │ │ - rsbeq r0, r0, ip, asr #13 │ │ │ │ + rsbeq fp, r1, sl, asr r7 │ │ │ │ + rsbeq r0, r0, lr, lsl r7 │ │ │ │ + rsbeq fp, r1, r4, lsr r7 │ │ │ │ + strdeq r0, [r0], #-104 @ 0xffffff98 @ │ │ │ │ + rsbeq fp, r1, r0, lsl r7 │ │ │ │ + ldrdeq r0, [r0], #-100 @ 0xffffff9c @ │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl fed3c96c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ cdp 15, 11, cr0, cr0, cr0, {7} │ │ │ │ vcvt.f32.f64 s10, d0 │ │ │ │ @ instruction: 0xf5007b00 │ │ │ │ @ instruction: 0xb08364b2 │ │ │ │ @@ -477587,15 +477587,15 @@ │ │ │ │ svceq 0x0088f8cc │ │ │ │ @ instruction: 0xf8ddb08f │ │ │ │ @ instruction: 0xf1bbb080 │ │ │ │ @ instruction: 0xf1000501 │ │ │ │ @ instruction: 0x46988095 │ │ │ │ strmi r9, [r4], r2, lsr #22 │ │ │ │ bls a77368 │ │ │ │ - bllt 860a40 │ │ │ │ + bllt 860a40 │ │ │ │ blls ffde1400 │ │ │ │ eoreq pc, r3, r1, asr r8 @ │ │ │ │ biceq lr, fp, #323584 @ 0x4f000 │ │ │ │ bl 40d19c │ │ │ │ bl 227d34 │ │ │ │ movwls r0, #51842 @ 0xca82 │ │ │ │ ldc 8, cr1, [pc, #988] @ 1e5d0c │ │ │ │ @@ -478212,32 +478212,32 @@ │ │ │ │ svclt 0x0000e04b │ │ │ │ andhi pc, r0, pc, lsr #7 │ │ │ │ ... │ │ │ │ subsmi r0, r9, r0 │ │ │ │ mlseq fp, r4, lr, r8 │ │ │ │ @ instruction: 0x000011b8 │ │ │ │ rsbeq r8, fp, r4, ror lr │ │ │ │ - rsbeq fp, r1, r8, asr r1 │ │ │ │ - rsbeq fp, r1, lr, lsr #2 │ │ │ │ - strhteq fp, [r1], #-14 │ │ │ │ - mlseq r1, ip, pc, sl @ │ │ │ │ - subseq pc, pc, ip, asr pc @ │ │ │ │ - rsbeq sl, r1, r6, ror pc │ │ │ │ - subseq pc, pc, r8, lsr pc @ │ │ │ │ - rsbeq sl, r1, r4, asr pc │ │ │ │ - subseq pc, pc, r6, lsl pc @ │ │ │ │ - rsbeq sl, r1, r6, asr #30 │ │ │ │ - rsbeq sl, r1, r6, asr #29 │ │ │ │ - rsbeq sl, r1, lr, ror lr │ │ │ │ - rsbeq sl, r1, r8, ror sp │ │ │ │ - rsbeq sl, r1, sl, lsr #26 │ │ │ │ - rsbeq sl, r1, r0, asr #24 │ │ │ │ - subseq pc, pc, r4, lsl #24 │ │ │ │ - rsbeq sl, r1, r4, lsr #24 │ │ │ │ - subseq pc, pc, r8, ror #23 │ │ │ │ + rsbeq fp, r1, r0, ror #2 │ │ │ │ + rsbeq fp, r1, r6, lsr r1 │ │ │ │ + rsbeq fp, r1, r6, asr #1 │ │ │ │ + rsbeq sl, r1, r4, lsr #31 │ │ │ │ + subseq pc, pc, r4, ror #30 │ │ │ │ + rsbeq sl, r1, lr, ror pc │ │ │ │ + subseq pc, pc, r0, asr #30 │ │ │ │ + rsbeq sl, r1, ip, asr pc │ │ │ │ + subseq pc, pc, lr, lsl pc @ │ │ │ │ + rsbeq sl, r1, lr, asr #30 │ │ │ │ + rsbeq sl, r1, lr, asr #29 │ │ │ │ + rsbeq sl, r1, r6, lsl #29 │ │ │ │ + rsbeq sl, r1, r0, lsl #27 │ │ │ │ + rsbeq sl, r1, r2, lsr sp │ │ │ │ + rsbeq sl, r1, r8, asr #24 │ │ │ │ + subseq pc, pc, ip, lsl #24 │ │ │ │ + rsbeq sl, r1, ip, lsr #24 │ │ │ │ + ldrsheq pc, [pc], #-176 @ │ │ │ │ ldrsbtcc pc, [r0], r0 @ │ │ │ │ ldrdcs pc, [r0], #131 @ 0x83 @ │ │ │ │ vmlsl.s8 q9, d0, d0 │ │ │ │ ldc 2, cr8, [r3, #328] @ 0x148 │ │ │ │ vmov.32 r7, d0[1] │ │ │ │ @ instruction: 0xf3ec8b47 │ │ │ │ mrc 10, 1, APSR_nzcv, cr8, cr3, {2} │ │ │ │ @@ -478727,18 +478727,18 @@ │ │ │ │ ldmdavs r2, {r1, r2, r9, fp, ip, pc}^ │ │ │ │ mrc 7, 5, lr, cr5, cr6, {5} │ │ │ │ vsqrt.f64 d22, d0 │ │ │ │ ldrble pc, [r4, #2576]! @ 0xa10 @ │ │ │ │ blpl 2225c4 │ │ │ │ svclt 0x0000e7ca │ │ │ │ ... │ │ │ │ - rsbeq sl, r1, lr, ror r6 │ │ │ │ - subseq pc, pc, r2, asr #12 │ │ │ │ - strdeq sl, [r1], #-94 @ 0xffffffa2 @ │ │ │ │ - subseq pc, pc, r2, asr #11 │ │ │ │ + rsbeq sl, r1, r6, lsl #13 │ │ │ │ + subseq pc, pc, sl, asr #12 │ │ │ │ + rsbeq sl, r1, r6, lsl #12 │ │ │ │ + subseq pc, pc, sl, asr #11 │ │ │ │ stc 3, cr9, [sp, #100] @ 0x64 │ │ │ │ @ instruction: 0xf62a5b14 │ │ │ │ blls 4221d0 │ │ │ │ blpl 722188 │ │ │ │ biceq lr, r5, r3, lsl #22 │ │ │ │ bl 30d780 >::_M_default_append(unsigned int)@@Base+0x8abbc> │ │ │ │ @ instruction: 0xf8550585 │ │ │ │ @@ -478980,54 +478980,54 @@ │ │ │ │ vadd.i8 d20, d0, d28 │ │ │ │ ldrbtmi r3, [r8], #-479 @ 0xfffffe21 │ │ │ │ @ instruction: 0xf630300c │ │ │ │ stmdami sl!, {r0, r2, r3, r4, r6, r7, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf6304478 │ │ │ │ @ instruction: 0xf7ffff99 │ │ │ │ svclt 0x0000b9b0 │ │ │ │ - rsbeq sl, r1, r4, lsl #5 │ │ │ │ - subseq pc, pc, r8, asr #4 │ │ │ │ - rsbeq sl, r1, r8, asr r2 │ │ │ │ - subseq pc, pc, ip, lsl r2 @ │ │ │ │ - rsbeq sl, r1, r2, lsr r2 │ │ │ │ - ldrsheq pc, [pc], #-22 @ │ │ │ │ - rsbeq sl, r1, r2, lsl r2 │ │ │ │ - ldrsbeq pc, [pc], #-22 @ │ │ │ │ - rsbeq sl, r1, r8, asr #2 │ │ │ │ - subseq pc, pc, sl, lsl #2 │ │ │ │ - rsbeq sl, r1, ip, lsr #2 │ │ │ │ - subseq pc, pc, lr, ror #1 │ │ │ │ - rsbeq sl, r1, r0, lsl r1 │ │ │ │ - ldrsbeq pc, [pc], #-2 @ │ │ │ │ - rsbeq sl, r1, r6, ror #1 │ │ │ │ - subseq pc, pc, r8, lsr #1 │ │ │ │ - rsbeq sl, r1, r6, asr #1 │ │ │ │ - subseq pc, pc, sl, lsl #1 │ │ │ │ - rsbeq sl, r1, r0, lsr #1 │ │ │ │ - subseq pc, pc, r4, rrx │ │ │ │ - rsbeq sl, r1, r4, lsl #1 │ │ │ │ - subseq pc, pc, r6, asr #32 │ │ │ │ - rsbeq sl, r1, r8, rrx │ │ │ │ - subseq pc, pc, sl, lsr #32 │ │ │ │ - rsbeq sl, r1, sl, asr #32 │ │ │ │ - subseq pc, pc, ip │ │ │ │ - rsbeq sl, r1, lr, lsr #32 │ │ │ │ - ldrsheq lr, [pc], #-240 @ │ │ │ │ - rsbeq sl, r1, r2, lsl r0 │ │ │ │ - ldrsbeq lr, [pc], #-244 @ │ │ │ │ - strdeq r9, [r1], #-242 @ 0xffffff0e @ │ │ │ │ - ldrheq lr, [pc], #-246 @ │ │ │ │ - ldrdeq r9, [r1], #-242 @ 0xffffff0e @ │ │ │ │ - @ instruction: 0x005fef96 │ │ │ │ - strhteq r9, [r1], #-246 @ 0xffffff0a │ │ │ │ - subseq lr, pc, r8, ror pc @ │ │ │ │ - mlseq r1, sl, pc, r9 @ │ │ │ │ - subseq lr, pc, ip, asr pc @ │ │ │ │ - rsbeq r9, r1, r6, asr pc │ │ │ │ - rsbeq r9, r1, r4, lsl #31 │ │ │ │ + rsbeq sl, r1, ip, lsl #5 │ │ │ │ + subseq pc, pc, r0, asr r2 @ │ │ │ │ + rsbeq sl, r1, r0, ror #4 │ │ │ │ + subseq pc, pc, r4, lsr #4 │ │ │ │ + rsbeq sl, r1, sl, lsr r2 │ │ │ │ + ldrsheq pc, [pc], #-30 @ │ │ │ │ + rsbeq sl, r1, sl, lsl r2 │ │ │ │ + ldrsbeq pc, [pc], #-30 @ │ │ │ │ + rsbeq sl, r1, r0, asr r1 │ │ │ │ + subseq pc, pc, r2, lsl r1 @ │ │ │ │ + rsbeq sl, r1, r4, lsr r1 │ │ │ │ + ldrsheq pc, [pc], #-6 @ │ │ │ │ + rsbeq sl, r1, r8, lsl r1 │ │ │ │ + ldrsbeq pc, [pc], #-10 @ │ │ │ │ + rsbeq sl, r1, lr, ror #1 │ │ │ │ + ldrheq pc, [pc], #-0 @ │ │ │ │ + rsbeq sl, r1, lr, asr #1 │ │ │ │ + @ instruction: 0x005ff092 │ │ │ │ + rsbeq sl, r1, r8, lsr #1 │ │ │ │ + subseq pc, pc, ip, rrx │ │ │ │ + rsbeq sl, r1, ip, lsl #1 │ │ │ │ + subseq pc, pc, lr, asr #32 │ │ │ │ + rsbeq sl, r1, r0, ror r0 │ │ │ │ + subseq pc, pc, r2, lsr r0 @ │ │ │ │ + rsbeq sl, r1, r2, asr r0 │ │ │ │ + subseq pc, pc, r4, lsl r0 @ │ │ │ │ + rsbeq sl, r1, r6, lsr r0 │ │ │ │ + ldrsheq lr, [pc], #-248 @ │ │ │ │ + rsbeq sl, r1, sl, lsl r0 │ │ │ │ + ldrsbeq lr, [pc], #-252 @ │ │ │ │ + strdeq r9, [r1], #-250 @ 0xffffff06 @ │ │ │ │ + ldrheq lr, [pc], #-254 @ │ │ │ │ + ldrdeq r9, [r1], #-250 @ 0xffffff06 @ │ │ │ │ + @ instruction: 0x005fef9e │ │ │ │ + strhteq r9, [r1], #-254 @ 0xffffff02 │ │ │ │ + subseq lr, pc, r0, lsl #31 │ │ │ │ + rsbeq r9, r1, r2, lsr #31 │ │ │ │ + subseq lr, pc, r4, ror #30 │ │ │ │ + rsbeq r9, r1, lr, asr pc │ │ │ │ + rsbeq r9, r1, ip, lsl #31 │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl fed3e190 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ bmi ff7eae78 │ │ │ │ blmi ff8131d0 │ │ │ │ ldrbtmi r4, [sl], #-1543 @ 0xfffff9f9 │ │ │ │ ldmdavs fp, {r0, r1, r4, r6, r7, fp, ip, lr} │ │ │ │ @@ -479242,67 +479242,67 @@ │ │ │ │ andcc r4, ip, r8, ror r4 │ │ │ │ ldc2l 6, cr15, [r4], {48} @ 0x30 │ │ │ │ @ instruction: 0x46214838 │ │ │ │ @ instruction: 0xf6304478 │ │ │ │ ldr pc, [ip], pc, lsl #27 │ │ │ │ rsbeq r7, fp, r2, ror sl │ │ │ │ @ instruction: 0x000011b8 │ │ │ │ - rsbeq r9, r1, lr, lsl #29 │ │ │ │ + mlseq r1, r6, lr, r9 │ │ │ │ @ instruction: 0xffffeb8f │ │ │ │ - rsbeq r9, r1, ip, lsl #29 │ │ │ │ - ldrdeq r9, [r1], #-226 @ 0xffffff1e @ │ │ │ │ + mlseq r1, r4, lr, r9 │ │ │ │ + ldrdeq r9, [r1], #-234 @ 0xffffff16 @ │ │ │ │ andeq r0, r0, r3, asr #7 │ │ │ │ - rsbeq r9, r1, r8, lsl #28 │ │ │ │ - subseq lr, pc, ip, asr #27 │ │ │ │ + rsbeq r9, r1, r0, lsl lr │ │ │ │ + ldrsbeq lr, [pc], #-212 @ │ │ │ │ ldrdeq r7, [fp], #-154 @ 0xffffff66 @ │ │ │ │ - ldrdeq r9, [r1], #-212 @ 0xffffff2c @ │ │ │ │ - @ instruction: 0x005fed98 │ │ │ │ + ldrdeq r9, [r1], #-220 @ 0xffffff24 @ │ │ │ │ + subseq lr, pc, r0, lsr #27 │ │ │ │ @ instruction: 0xffffdccb │ │ │ │ @ instruction: 0xffffdc51 │ │ │ │ - mlseq r1, r6, sp, r9 │ │ │ │ - subseq lr, pc, sl, asr sp @ │ │ │ │ - rsbeq r9, r1, ip, ror sp │ │ │ │ - subseq lr, pc, r0, asr #26 │ │ │ │ + mlseq r1, lr, sp, r9 │ │ │ │ + subseq lr, pc, r2, ror #26 │ │ │ │ + rsbeq r9, r1, r4, lsl #27 │ │ │ │ + subseq lr, pc, r8, asr #26 │ │ │ │ @ instruction: 0xffffdbb3 │ │ │ │ - rsbeq r9, r1, r6, lsr lr │ │ │ │ - rsbeq r9, r1, r8, ror #27 │ │ │ │ - rsbeq r9, r1, r8, lsr #26 │ │ │ │ - subseq lr, pc, ip, ror #25 │ │ │ │ - rsbeq r9, r1, lr, lsl #26 │ │ │ │ - ldrsbeq lr, [pc], #-194 @ │ │ │ │ - strdeq r9, [r1], #-212 @ 0xffffff2c @ │ │ │ │ - rsbeq r9, r1, sl, lsr lr │ │ │ │ - rsbeq r9, r1, sl, asr #25 │ │ │ │ - subseq lr, pc, lr, lsl #25 │ │ │ │ - rsbeq r9, r1, sl, lsl lr │ │ │ │ - rsbeq r9, r1, r0, ror lr │ │ │ │ - mlseq r1, r0, ip, r9 │ │ │ │ - subseq lr, pc, r4, asr ip @ │ │ │ │ - rsbeq r9, r1, r2, ror ip │ │ │ │ - subseq lr, pc, r4, lsr ip @ │ │ │ │ - rsbeq r9, r1, r8, lsr lr │ │ │ │ - rsbeq r9, r1, lr, ror lr │ │ │ │ - rsbeq r9, r1, r6, lsr ip │ │ │ │ - ldrsheq lr, [pc], #-186 @ │ │ │ │ - rsbeq r9, r1, r2, lsr #29 │ │ │ │ - rsbeq r9, r1, sl, asr lr │ │ │ │ - strdeq r9, [r1], #-184 @ 0xffffff48 @ │ │ │ │ - ldrheq lr, [pc], #-188 @ │ │ │ │ - rsbeq r9, r1, r4, lsl #29 │ │ │ │ - rsbeq r9, r1, lr, ror #29 │ │ │ │ - strhteq r9, [r1], #-190 @ 0xffffff42 │ │ │ │ - subseq lr, pc, r2, lsl #23 │ │ │ │ - ldrdeq r9, [r1], #-230 @ 0xffffff1a @ │ │ │ │ - rsbeq r9, r1, r0, lsr #30 │ │ │ │ - rsbeq r9, r1, r4, lsl #23 │ │ │ │ - subseq lr, pc, r8, asr #22 │ │ │ │ - rsbeq r9, r1, r2, lsl #30 │ │ │ │ - rsbeq r9, r1, r0, asr pc │ │ │ │ - rsbeq r9, r1, r4, asr #22 │ │ │ │ - subseq lr, pc, r8, lsl #22 │ │ │ │ + rsbeq r9, r1, lr, lsr lr │ │ │ │ + strdeq r9, [r1], #-208 @ 0xffffff30 @ │ │ │ │ + rsbeq r9, r1, r0, lsr sp │ │ │ │ + ldrsheq lr, [pc], #-196 @ │ │ │ │ + rsbeq r9, r1, r6, lsl sp │ │ │ │ + ldrsbeq lr, [pc], #-202 @ │ │ │ │ + strdeq r9, [r1], #-220 @ 0xffffff24 @ │ │ │ │ + rsbeq r9, r1, r2, asr #28 │ │ │ │ + ldrdeq r9, [r1], #-194 @ 0xffffff3e @ │ │ │ │ + @ instruction: 0x005fec96 │ │ │ │ + rsbeq r9, r1, r2, lsr #28 │ │ │ │ + rsbeq r9, r1, r8, ror lr │ │ │ │ + mlseq r1, r8, ip, r9 │ │ │ │ + subseq lr, pc, ip, asr ip @ │ │ │ │ + rsbeq r9, r1, sl, ror ip │ │ │ │ + subseq lr, pc, ip, lsr ip @ │ │ │ │ + rsbeq r9, r1, r0, asr #28 │ │ │ │ + rsbeq r9, r1, r6, lsl #29 │ │ │ │ + rsbeq r9, r1, lr, lsr ip │ │ │ │ + subseq lr, pc, r2, lsl #24 │ │ │ │ + rsbeq r9, r1, sl, lsr #29 │ │ │ │ + rsbeq r9, r1, r2, ror #28 │ │ │ │ + rsbeq r9, r1, r0, lsl #24 │ │ │ │ + subseq lr, pc, r4, asr #23 │ │ │ │ + rsbeq r9, r1, ip, lsl #29 │ │ │ │ + strdeq r9, [r1], #-230 @ 0xffffff1a @ │ │ │ │ + rsbeq r9, r1, r6, asr #23 │ │ │ │ + subseq lr, pc, sl, lsl #23 │ │ │ │ + ldrdeq r9, [r1], #-238 @ 0xffffff12 @ │ │ │ │ + rsbeq r9, r1, r8, lsr #30 │ │ │ │ + rsbeq r9, r1, ip, lsl #23 │ │ │ │ + subseq lr, pc, r0, asr fp @ │ │ │ │ + rsbeq r9, r1, sl, lsl #30 │ │ │ │ + rsbeq r9, r1, r8, asr pc │ │ │ │ + rsbeq r9, r1, ip, asr #22 │ │ │ │ + subseq lr, pc, r0, lsl fp @ │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ bl fed3e5dc │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strdlt r0, [r3], r0 @ │ │ │ │ ldc2l 7, cr15, [r0, #1020] @ 0x3fc │ │ │ │ stmdacs r1, {r0, r1, r9, sl, lr} │ │ │ │ ldrmi sp, [r8], -r2, lsl #2 │ │ │ │ @@ -479312,16 +479312,16 @@ │ │ │ │ andcc r4, ip, r8, ror r4 │ │ │ │ mcrr2 6, 3, pc, r8, cr0 @ │ │ │ │ stmdbls r1, {r0, r2, fp, lr} │ │ │ │ @ instruction: 0xf6304478 │ │ │ │ blls 26681c │ │ │ │ andlt r4, r3, r8, lsl r6 │ │ │ │ svclt 0x0000bd00 │ │ │ │ - rsbeq r9, r1, ip, lsr #20 │ │ │ │ - ldrsheq lr, [pc], #-144 @ │ │ │ │ + rsbeq r9, r1, r4, lsr sl │ │ │ │ + ldrsheq lr, [pc], #-152 @ │ │ │ │ andeq r0, r0, r0 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl fed3e62c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ bmi 7ab3b4 │ │ │ │ blmi 7d364c │ │ │ │ ldrbtmi r4, [sl], #-1541 @ 0xfffff9fb │ │ │ │ @@ -479344,15 +479344,15 @@ │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ mrsle r0, LR_svc │ │ │ │ andlt r2, r5, r1 │ │ │ │ @ instruction: 0xf62abd30 │ │ │ │ svclt 0x0000e952 │ │ │ │ ldrdeq r7, [fp], #-86 @ 0xffffffaa @ │ │ │ │ @ instruction: 0x000011b8 │ │ │ │ - ldrdeq r9, [r1], #-222 @ 0xffffff22 @ │ │ │ │ + rsbeq r9, r1, r6, ror #27 │ │ │ │ mlseq fp, ip, r5, r7 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x0048f8cc │ │ │ │ ldrbcs pc, [r0, #-2271]! @ 0xfffff721 @ │ │ │ │ @ instruction: 0xf8df461e │ │ │ │ @@ -479625,15 +479625,15 @@ │ │ │ │ strb r9, [r1, r8, lsl #22]! │ │ │ │ @ instruction: 0x46209e17 │ │ │ │ vmax.u8 d25, d6, d8 │ │ │ │ strdls pc, [sl], -pc @ │ │ │ │ vmax.u8 d20, d6, d16 │ │ │ │ strmi pc, [r7], -r7, lsr #28 │ │ │ │ vmin.u d4, d13, d16 │ │ │ │ - blge 866e64 │ │ │ │ + blge 866e64 │ │ │ │ ldrtmi r4, [sl], -r1, lsl #12 │ │ │ │ tstls r2, #24, 12 @ 0x1800000 │ │ │ │ cdp2 2, 9, cr15, cr0, cr2, {5} │ │ │ │ stmdacs r1, {r1, r2, r9, sl, lr} │ │ │ │ ldmdami r6, {r1, r5, ip, lr, pc}^ │ │ │ │ ldrbtmi r2, [r8], #-437 @ 0xfffffe4b │ │ │ │ @ instruction: 0xf630300c │ │ │ │ @@ -479701,35 +479701,35 @@ │ │ │ │ bleq 223020 │ │ │ │ svclt 0x0000e7e1 │ │ │ │ andhi pc, r0, pc, lsr #7 │ │ │ │ ... │ │ │ │ rsbeq r7, fp, r4, asr r5 │ │ │ │ @ instruction: 0x000011b8 │ │ │ │ rsbeq r7, fp, lr, lsr #10 │ │ │ │ - ldrdeq r9, [r1], #-190 @ 0xffffff42 @ │ │ │ │ - rsbeq r9, r1, lr, lsr #21 │ │ │ │ - subseq lr, pc, r6, asr #12 │ │ │ │ - mlseq r1, r0, sl, r9 │ │ │ │ - subseq lr, pc, r8, lsr #12 │ │ │ │ - rsbeq r9, r1, r2, lsl #21 │ │ │ │ - rsbeq r1, r1, r8, asr r9 │ │ │ │ - rsbeq r9, r1, r8, lsr sl │ │ │ │ - rsbeq r9, r1, r6, lsl sl │ │ │ │ - rsbeq r9, r1, r0, asr #19 │ │ │ │ - subseq lr, pc, r8, asr r5 @ │ │ │ │ - rsbeq r9, r1, r4, lsr #19 │ │ │ │ - subseq lr, pc, ip, lsr r5 @ │ │ │ │ - rsbeq r9, r1, r6, lsl #19 │ │ │ │ - subseq lr, pc, lr, lsl r5 @ │ │ │ │ - rsbeq r9, r1, lr, lsr r9 │ │ │ │ - ldrsbeq lr, [pc], #-70 @ │ │ │ │ - rsbeq r9, r1, r6, lsl r9 │ │ │ │ - subseq lr, pc, lr, lsr #9 │ │ │ │ - rsbeq r9, r1, lr, lsr #17 │ │ │ │ - mlseq r1, r0, r8, r9 │ │ │ │ + rsbeq r9, r1, r6, ror #23 │ │ │ │ + strhteq r9, [r1], #-166 @ 0xffffff5a │ │ │ │ + subseq lr, pc, lr, asr #12 │ │ │ │ + mlseq r1, r8, sl, r9 │ │ │ │ + subseq lr, pc, r0, lsr r6 @ │ │ │ │ + rsbeq r9, r1, sl, lsl #21 │ │ │ │ + rsbeq r1, r1, r0, ror #18 │ │ │ │ + rsbeq r9, r1, r0, asr #20 │ │ │ │ + rsbeq r9, r1, lr, lsl sl │ │ │ │ + rsbeq r9, r1, r8, asr #19 │ │ │ │ + subseq lr, pc, r0, ror #10 │ │ │ │ + rsbeq r9, r1, ip, lsr #19 │ │ │ │ + subseq lr, pc, r4, asr #10 │ │ │ │ + rsbeq r9, r1, lr, lsl #19 │ │ │ │ + subseq lr, pc, r6, lsr #10 │ │ │ │ + rsbeq r9, r1, r6, asr #18 │ │ │ │ + ldrsbeq lr, [pc], #-78 @ │ │ │ │ + rsbeq r9, r1, lr, lsl r9 │ │ │ │ + ldrheq lr, [pc], #-70 @ │ │ │ │ + strhteq r9, [r1], #-134 @ 0xffffff7a │ │ │ │ + mlseq r1, r8, r8, r9 │ │ │ │ @ instruction: 0x46239d10 │ │ │ │ movwls r4, #9732 @ 0x2604 │ │ │ │ blls 939310 │ │ │ │ blls 90c698 │ │ │ │ movwcs r9, #768 @ 0x300 │ │ │ │ stmib sp, {r1, r2, r8, r9, ip, pc}^ │ │ │ │ @ instruction: 0xf8df3303 │ │ │ │ @@ -480107,15 +480107,15 @@ │ │ │ │ stc2l 3, cr15, [r2, #312]! @ 0x138 │ │ │ │ ldrmi r2, [lr], -r0, lsl #6 │ │ │ │ @ instruction: 0x4623931e │ │ │ │ strtmi r9, [ip], -sl │ │ │ │ eor r4, r3, sp, lsl r6 │ │ │ │ tstlt r3, lr, lsl fp │ │ │ │ @ instruction: 0x3014f8db │ │ │ │ - blls 894c98 │ │ │ │ + blls 894c98 │ │ │ │ bls 479930 │ │ │ │ ldrbmi r9, [r3], -r0, lsl #6 │ │ │ │ andls pc, r4, sp, asr #17 │ │ │ │ @ instruction: 0xf8529908 │ │ │ │ vhadd.u32 d2, d12, d22 │ │ │ │ stmdacs r1, {r0, r1, r7, r8, r9, fp, ip, sp, lr, pc} │ │ │ │ movwcs sp, #291 @ 0x123 │ │ │ │ @@ -480181,95 +480181,95 @@ │ │ │ │ ldrbtmi r7, [r8], #-430 @ 0xfffffe52 │ │ │ │ @ instruction: 0xf62f300c │ │ │ │ ldmdami r5, {r0, r1, r3, r4, r5, r6, r8, sl, fp, ip, sp, lr, pc}^ │ │ │ │ ldrbtmi r4, [r8], #-1585 @ 0xfffff9cf │ │ │ │ cdp2 6, 3, cr15, cr6, cr15, {1} │ │ │ │ bllt ff1a61a8 │ │ │ │ ... │ │ │ │ - rsbeq r9, r1, sl, asr #15 │ │ │ │ - mlseq r1, r8, r7, r9 │ │ │ │ - subseq lr, pc, lr, lsr #6 │ │ │ │ - rsbeq r9, r1, sl, ror r7 │ │ │ │ - subseq lr, pc, lr, lsl #6 │ │ │ │ - rsbeq r9, r1, r6, asr r7 │ │ │ │ - subseq lr, pc, ip, ror #5 │ │ │ │ - rsbeq r9, r1, sl, lsl r7 │ │ │ │ + ldrdeq r9, [r1], #-114 @ 0xffffff8e @ │ │ │ │ + rsbeq r9, r1, r0, lsr #15 │ │ │ │ + subseq lr, pc, r6, lsr r3 @ │ │ │ │ + rsbeq r9, r1, r2, lsl #15 │ │ │ │ + subseq lr, pc, r6, lsl r3 @ │ │ │ │ + rsbeq r9, r1, lr, asr r7 │ │ │ │ + ldrsheq lr, [pc], #-36 @ │ │ │ │ + rsbeq r9, r1, r2, lsr #14 │ │ │ │ andeq r0, r0, r7, lsr #15 │ │ │ │ - rsbeq r9, r1, sl, asr #14 │ │ │ │ - rsbeq r9, r1, lr, lsl r7 │ │ │ │ - rsbeq r9, r1, ip, lsl #13 │ │ │ │ - subseq lr, pc, r2, lsr #4 │ │ │ │ - rsbeq r9, r1, r0, ror r6 │ │ │ │ - subseq lr, pc, r4, lsl #4 │ │ │ │ - subseq r9, pc, ip, lsr sp @ │ │ │ │ - rsbeq r9, r1, sl, lsr r6 │ │ │ │ - ldrsbeq lr, [pc], #-16 @ │ │ │ │ - rsbeq r9, r1, sl, lsl r6 │ │ │ │ - rsbeq r9, r1, r2, ror #12 │ │ │ │ - rsbeq r9, r1, r0, lsl #12 │ │ │ │ - @ instruction: 0x005fe194 │ │ │ │ - rsbeq r9, r1, r2, ror #11 │ │ │ │ - subseq lr, pc, r6, ror r1 @ │ │ │ │ - rsbeq r9, r1, r4, asr #11 │ │ │ │ - subseq lr, pc, sl, asr r1 @ │ │ │ │ - subseq r9, pc, lr, ror #24 │ │ │ │ - mlseq r1, r4, r5, r9 │ │ │ │ - subseq lr, pc, sl, lsr #2 │ │ │ │ - rsbeq r0, r1, r2, asr sp │ │ │ │ - rsbeq r9, r1, r4, ror #10 │ │ │ │ - ldrsheq lr, [pc], #-10 @ │ │ │ │ - rsbeq r9, r1, sl, lsr r5 │ │ │ │ - ldrsbeq lr, [pc], #-0 @ │ │ │ │ - rsbeq lr, r0, r0, ror #31 │ │ │ │ - strdeq r9, [r1], #-76 @ 0xffffffb4 @ │ │ │ │ - @ instruction: 0x005fe092 │ │ │ │ - subseq sl, pc, r0, asr #29 │ │ │ │ - rsbeq r9, r1, sl, asr #9 │ │ │ │ - subseq lr, pc, r0, rrx │ │ │ │ - mlseq r1, lr, r4, r9 │ │ │ │ - subseq lr, pc, r4, lsr r0 @ │ │ │ │ - rsbeq r9, r1, r0, ror r4 │ │ │ │ - subseq lr, pc, r6 │ │ │ │ - rsbeq r9, r1, r2, asr #8 │ │ │ │ - ldrsbeq sp, [pc], #-248 @ │ │ │ │ - rsbeq pc, r4, r2, lsl #16 │ │ │ │ - rsbeq r1, r1, r6, ror #5 │ │ │ │ - subseq r6, pc, sl, lsl #1 │ │ │ │ - subseq lr, pc, lr, lsl r1 @ │ │ │ │ - ldrdeq r0, [r1], #-160 @ 0xffffff60 @ │ │ │ │ - strhteq r0, [r1], #-176 @ 0xffffff50 │ │ │ │ - rsbeq r9, r1, r8, lsr #7 │ │ │ │ - subseq sp, pc, r0, asr #30 │ │ │ │ - rsbeq r9, r1, lr, lsl #7 │ │ │ │ - subseq sp, pc, r6, lsr #30 │ │ │ │ - rsbeq r9, r1, r4, ror #6 │ │ │ │ - ldrsheq sp, [pc], #-236 @ │ │ │ │ - rsbeq r9, r1, sl, lsr r3 │ │ │ │ - ldrsbeq sp, [pc], #-226 @ │ │ │ │ - rsbeq r9, r1, r4, lsl r3 │ │ │ │ - subseq sp, pc, ip, lsr #29 │ │ │ │ - ldrdeq r9, [r1], #-44 @ 0xffffffd4 @ │ │ │ │ - subseq sp, pc, r4, ror lr @ │ │ │ │ - strhteq r9, [r1], #-38 @ 0xffffffda │ │ │ │ - subseq sp, pc, lr, asr #28 │ │ │ │ - rsbeq r9, r1, r6, asr #4 │ │ │ │ - rsbeq r9, r1, r0, asr r2 │ │ │ │ - subseq sp, pc, r8, ror #27 │ │ │ │ - rsbeq r9, r1, sl, ror r1 │ │ │ │ - subseq sp, pc, r2, lsl sp @ │ │ │ │ - rsbeq r9, r1, ip, asr r1 │ │ │ │ - ldrsheq sp, [pc], #-196 @ │ │ │ │ - rsbeq r9, r1, lr, lsr r1 │ │ │ │ - ldrsbeq sp, [pc], #-198 @ │ │ │ │ - rsbeq r9, r1, ip, lsl #2 │ │ │ │ - subseq sp, pc, r4, lsr #25 │ │ │ │ - strdeq r9, [r1], #-0 @ │ │ │ │ - subseq sp, pc, r8, lsl #25 │ │ │ │ - strhteq r9, [r1], #-14 │ │ │ │ - subseq sp, pc, r6, asr ip @ │ │ │ │ + rsbeq r9, r1, r2, asr r7 │ │ │ │ + rsbeq r9, r1, r6, lsr #14 │ │ │ │ + mlseq r1, r4, r6, r9 │ │ │ │ + subseq lr, pc, sl, lsr #4 │ │ │ │ + rsbeq r9, r1, r8, ror r6 │ │ │ │ + subseq lr, pc, ip, lsl #4 │ │ │ │ + subseq r9, pc, r4, asr #26 │ │ │ │ + rsbeq r9, r1, r2, asr #12 │ │ │ │ + ldrsbeq lr, [pc], #-24 @ │ │ │ │ + rsbeq r9, r1, r2, lsr #12 │ │ │ │ + rsbeq r9, r1, sl, ror #12 │ │ │ │ + rsbeq r9, r1, r8, lsl #12 │ │ │ │ + @ instruction: 0x005fe19c │ │ │ │ + rsbeq r9, r1, sl, ror #11 │ │ │ │ + subseq lr, pc, lr, ror r1 @ │ │ │ │ + rsbeq r9, r1, ip, asr #11 │ │ │ │ + subseq lr, pc, r2, ror #2 │ │ │ │ + subseq r9, pc, r6, ror ip @ │ │ │ │ + mlseq r1, ip, r5, r9 │ │ │ │ + subseq lr, pc, r2, lsr r1 @ │ │ │ │ + rsbeq r0, r1, sl, asr sp │ │ │ │ + rsbeq r9, r1, ip, ror #10 │ │ │ │ + subseq lr, pc, r2, lsl #2 │ │ │ │ + rsbeq r9, r1, r2, asr #10 │ │ │ │ + ldrsbeq lr, [pc], #-8 @ │ │ │ │ + rsbeq lr, r0, r8, ror #31 │ │ │ │ + rsbeq r9, r1, r4, lsl #10 │ │ │ │ + @ instruction: 0x005fe09a │ │ │ │ + subseq sl, pc, r8, asr #29 │ │ │ │ + ldrdeq r9, [r1], #-66 @ 0xffffffbe @ │ │ │ │ + subseq lr, pc, r8, rrx │ │ │ │ + rsbeq r9, r1, r6, lsr #9 │ │ │ │ + subseq lr, pc, ip, lsr r0 @ │ │ │ │ + rsbeq r9, r1, r8, ror r4 │ │ │ │ + subseq lr, pc, lr │ │ │ │ + rsbeq r9, r1, sl, asr #8 │ │ │ │ + subseq sp, pc, r0, ror #31 │ │ │ │ + rsbeq pc, r4, sl, lsl #16 │ │ │ │ + rsbeq r1, r1, lr, ror #5 │ │ │ │ + @ instruction: 0x005f6092 │ │ │ │ + subseq lr, pc, r6, lsr #2 │ │ │ │ + ldrdeq r0, [r1], #-168 @ 0xffffff58 @ │ │ │ │ + strhteq r0, [r1], #-184 @ 0xffffff48 │ │ │ │ + strhteq r9, [r1], #-48 @ 0xffffffd0 │ │ │ │ + subseq sp, pc, r8, asr #30 │ │ │ │ + mlseq r1, r6, r3, r9 │ │ │ │ + subseq sp, pc, lr, lsr #30 │ │ │ │ + rsbeq r9, r1, ip, ror #6 │ │ │ │ + subseq sp, pc, r4, lsl #30 │ │ │ │ + rsbeq r9, r1, r2, asr #6 │ │ │ │ + ldrsbeq sp, [pc], #-234 @ │ │ │ │ + rsbeq r9, r1, ip, lsl r3 │ │ │ │ + ldrheq sp, [pc], #-228 @ │ │ │ │ + rsbeq r9, r1, r4, ror #5 │ │ │ │ + subseq sp, pc, ip, ror lr @ │ │ │ │ + strhteq r9, [r1], #-46 @ 0xffffffd2 │ │ │ │ + subseq sp, pc, r6, asr lr @ │ │ │ │ + rsbeq r9, r1, lr, asr #4 │ │ │ │ + rsbeq r9, r1, r8, asr r2 │ │ │ │ + ldrsheq sp, [pc], #-208 @ │ │ │ │ + rsbeq r9, r1, r2, lsl #3 │ │ │ │ + subseq sp, pc, sl, lsl sp @ │ │ │ │ + rsbeq r9, r1, r4, ror #2 │ │ │ │ + ldrsheq sp, [pc], #-204 @ │ │ │ │ + rsbeq r9, r1, r6, asr #2 │ │ │ │ + ldrsbeq sp, [pc], #-206 @ │ │ │ │ + rsbeq r9, r1, r4, lsl r1 │ │ │ │ + subseq sp, pc, ip, lsr #25 │ │ │ │ + strdeq r9, [r1], #-8 @ │ │ │ │ + @ instruction: 0x005fdc90 │ │ │ │ + rsbeq r9, r1, r6, asr #1 │ │ │ │ + subseq sp, pc, lr, asr ip @ │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ bl fed3f500 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strdlt r0, [r2], r0 @ │ │ │ │ movwls r4, #5636 @ 0x1604 │ │ │ │ @ instruction: 0xf810f358 │ │ │ │ stcl 6, cr15, [r0], #-164 @ 0xffffff5c │ │ │ │ @@ -480289,16 +480289,16 @@ │ │ │ │ ldrbtmi r4, [r8], #-2054 @ 0xfffff7fa │ │ │ │ @ instruction: 0xf62f300c │ │ │ │ stmdami r5, {r0, r5, r7, sl, fp, ip, sp, lr, pc} │ │ │ │ ldrbtmi r9, [r8], #-2305 @ 0xfffff6ff │ │ │ │ ldc2l 6, cr15, [ip, #-188] @ 0xffffff44 │ │ │ │ ldrmi r9, [r8], -r1, lsl #22 │ │ │ │ ldclt 0, cr11, [r0, #-8] │ │ │ │ - rsbeq r8, r1, sl, lsl #30 │ │ │ │ - subseq sp, pc, r2, lsr #21 │ │ │ │ + rsbeq r8, r1, r2, lsl pc │ │ │ │ + subseq sp, pc, sl, lsr #21 │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl fed3f574 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fb8 │ │ │ │ addlt r2, sp, r8, lsr #8 │ │ │ │ strtcc pc, [r4], #-2271 @ 0xfffff721 │ │ │ │ ldrbtmi r4, [sl], #-1543 @ 0xfffff9f9 │ │ │ │ @@ -480560,69 +480560,69 @@ │ │ │ │ svccc 0x00b99999 │ │ │ │ @ instruction: 0x47ae147b │ │ │ │ svccc 0x00847ae1 │ │ │ │ @ instruction: 0xffffffff │ │ │ │ svcvc 0x00efffff │ │ │ │ rsbeq r6, fp, sl, lsl #13 │ │ │ │ @ instruction: 0x000011b8 │ │ │ │ - mlseq r1, ip, lr, r8 │ │ │ │ + rsbeq r8, r1, r4, lsr #29 │ │ │ │ @ instruction: 0xfffff0e5 │ │ │ │ - rsbeq r8, r1, r4, lsl #30 │ │ │ │ - mlseq r1, r6, lr, r8 │ │ │ │ + rsbeq r8, r1, ip, lsl #30 │ │ │ │ + mlseq r1, lr, lr, r8 │ │ │ │ muleq r0, r3, r4 │ │ │ │ - rsbeq r8, r1, r0, asr lr │ │ │ │ - subseq sp, pc, r8, ror #19 │ │ │ │ + rsbeq r8, r1, r8, asr lr │ │ │ │ + ldrsheq sp, [pc], #-144 @ │ │ │ │ strdeq r6, [fp], #-86 @ 0xffffffaa @ │ │ │ │ - rsbeq r8, r1, ip, lsl lr │ │ │ │ - ldrheq sp, [pc], #-148 @ │ │ │ │ + rsbeq r8, r1, r4, lsr #28 │ │ │ │ + ldrheq sp, [pc], #-156 @ │ │ │ │ @ instruction: 0xffffefcf │ │ │ │ - strdeq r0, [r1], #-100 @ 0xffffff9c @ │ │ │ │ - strhteq r8, [r1], #-226 @ 0xffffff1e │ │ │ │ - strhteq r8, [r1], #-210 @ 0xffffff2e │ │ │ │ - subseq sp, pc, sl, asr #18 │ │ │ │ - mlseq r1, r8, sp, r8 │ │ │ │ - subseq sp, pc, r0, lsr r9 @ │ │ │ │ - rsbeq r0, r1, lr, lsr #14 │ │ │ │ - rsbeq r8, r1, r4, ror #28 │ │ │ │ - rsbeq r8, r1, lr, asr lr │ │ │ │ - rsbeq r8, r1, r0, lsl #29 │ │ │ │ - rsbeq r8, r1, r8, lsr #26 │ │ │ │ - subseq sp, pc, r0, asr #17 │ │ │ │ - rsbeq r8, r1, lr, lsl #26 │ │ │ │ - subseq sp, pc, r6, lsr #17 │ │ │ │ - rsbeq r8, r1, r8, asr #28 │ │ │ │ - rsbeq r8, r1, r6, ror lr │ │ │ │ - rsbeq r8, r1, sl, asr #25 │ │ │ │ - subseq sp, pc, r2, ror #16 │ │ │ │ - rsbeq r0, r1, r2, lsl #16 │ │ │ │ + strdeq r0, [r1], #-108 @ 0xffffff94 @ │ │ │ │ + strhteq r8, [r1], #-234 @ 0xffffff16 │ │ │ │ + strhteq r8, [r1], #-218 @ 0xffffff26 │ │ │ │ + subseq sp, pc, r2, asr r9 @ │ │ │ │ + rsbeq r8, r1, r0, lsr #27 │ │ │ │ + subseq sp, pc, r8, lsr r9 @ │ │ │ │ + rsbeq r0, r1, r6, lsr r7 │ │ │ │ + rsbeq r8, r1, ip, ror #28 │ │ │ │ + rsbeq r8, r1, r6, ror #28 │ │ │ │ + rsbeq r8, r1, r8, lsl #29 │ │ │ │ + rsbeq r8, r1, r0, lsr sp │ │ │ │ + subseq sp, pc, r8, asr #17 │ │ │ │ + rsbeq r8, r1, r6, lsl sp │ │ │ │ + subseq sp, pc, lr, lsr #17 │ │ │ │ rsbeq r8, r1, r0, asr lr │ │ │ │ - mlseq r1, r0, ip, r8 │ │ │ │ - subseq sp, pc, r8, lsr #16 │ │ │ │ - rsbeq r8, r1, r2, ror ip │ │ │ │ - subseq sp, pc, r8, lsl #16 │ │ │ │ - rsbeq r0, r1, r0, lsl #27 │ │ │ │ - rsbeq r8, r1, r2, lsl lr │ │ │ │ - rsbeq r8, r1, r6, lsr ip │ │ │ │ - subseq sp, pc, lr, asr #15 │ │ │ │ - rsbeq r8, r1, r0, ror #27 │ │ │ │ - rsbeq r0, r1, r6, asr r5 │ │ │ │ - ldrdeq r8, [r1], #-190 @ 0xffffff42 @ │ │ │ │ - subseq sp, pc, r6, ror r7 @ │ │ │ │ - ldrdeq r0, [r1], #-84 @ 0xffffffac @ │ │ │ │ - strhteq r8, [r1], #-214 @ 0xffffff2a │ │ │ │ - mlseq r1, sl, fp, r8 │ │ │ │ - subseq sp, pc, r2, lsr r7 @ │ │ │ │ - mlseq r1, r0, sp, r8 │ │ │ │ - rsbeq r8, r1, r6, asr #27 │ │ │ │ - rsbeq r8, r1, r6, asr fp │ │ │ │ - subseq sp, pc, lr, ror #13 │ │ │ │ - rsbeq r0, r1, sl, lsl #26 │ │ │ │ - mlseq r1, ip, sp, r8 │ │ │ │ - rsbeq r8, r1, ip, lsl #22 │ │ │ │ - subseq sp, pc, r4, lsr #13 │ │ │ │ + rsbeq r8, r1, lr, ror lr │ │ │ │ + ldrdeq r8, [r1], #-194 @ 0xffffff3e @ │ │ │ │ + subseq sp, pc, sl, ror #16 │ │ │ │ + rsbeq r0, r1, sl, lsl #16 │ │ │ │ + rsbeq r8, r1, r8, asr lr │ │ │ │ + mlseq r1, r8, ip, r8 │ │ │ │ + subseq sp, pc, r0, lsr r8 @ │ │ │ │ + rsbeq r8, r1, sl, ror ip │ │ │ │ + subseq sp, pc, r0, lsl r8 @ │ │ │ │ + rsbeq r0, r1, r8, lsl #27 │ │ │ │ + rsbeq r8, r1, sl, lsl lr │ │ │ │ + rsbeq r8, r1, lr, lsr ip │ │ │ │ + ldrsbeq sp, [pc], #-118 @ │ │ │ │ + rsbeq r8, r1, r8, ror #27 │ │ │ │ + rsbeq r0, r1, lr, asr r5 │ │ │ │ + rsbeq r8, r1, r6, ror #23 │ │ │ │ + subseq sp, pc, lr, ror r7 @ │ │ │ │ + ldrdeq r0, [r1], #-92 @ 0xffffffa4 @ │ │ │ │ + strhteq r8, [r1], #-222 @ 0xffffff22 │ │ │ │ + rsbeq r8, r1, r2, lsr #23 │ │ │ │ + subseq sp, pc, sl, lsr r7 @ │ │ │ │ + mlseq r1, r8, sp, r8 │ │ │ │ + rsbeq r8, r1, lr, asr #27 │ │ │ │ + rsbeq r8, r1, lr, asr fp │ │ │ │ + ldrsheq sp, [pc], #-102 @ │ │ │ │ + rsbeq r0, r1, r2, lsl sp │ │ │ │ + rsbeq r8, r1, r4, lsr #27 │ │ │ │ + rsbeq r8, r1, r4, lsl fp │ │ │ │ + subseq sp, pc, ip, lsr #13 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ bl fed3fa90 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strdlt r0, [r3], r0 @ │ │ │ │ stc2l 7, cr15, [r8, #-1020]! @ 0xfffffc04 │ │ │ │ stmdacs r1, {r0, r1, r9, sl, lr} │ │ │ │ ldrmi sp, [r8], -r2, lsl #2 │ │ │ │ @@ -480632,16 +480632,16 @@ │ │ │ │ andcc r4, ip, r8, ror r4 │ │ │ │ @ instruction: 0xf9eef62f │ │ │ │ stmdbls r1, {r0, r2, fp, lr} │ │ │ │ @ instruction: 0xf62f4478 │ │ │ │ blls 267368 │ │ │ │ andlt r4, r3, r8, lsl r6 │ │ │ │ svclt 0x0000bd00 │ │ │ │ - rsbeq r8, r1, r4, lsr #19 │ │ │ │ - subseq sp, pc, ip, lsr r5 @ │ │ │ │ + rsbeq r8, r1, ip, lsr #19 │ │ │ │ + subseq sp, pc, r4, asr #10 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r8 │ │ │ │ bl fed3fadc │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0x46080ff8 │ │ │ │ @ instruction: 0xf880f23a │ │ │ │ @ instruction: 0xf04f4603 │ │ │ │ strdcs r3, [r1], -pc @ │ │ │ │ @@ -480678,15 +480678,15 @@ │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ mrsle r0, LR_svc │ │ │ │ andlt r2, r5, r1 │ │ │ │ @ instruction: 0xf628bd30 │ │ │ │ svclt 0x0000eedc │ │ │ │ rsbeq r6, fp, sl, ror #1 │ │ │ │ @ instruction: 0x000011b8 │ │ │ │ - mlseq r1, r6, fp, r8 │ │ │ │ + mlseq r1, lr, fp, r8 │ │ │ │ strhteq r6, [fp], #-0 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ bl fed3fb94 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0x46080ff8 │ │ │ │ vmax.s d4, d10, d12 │ │ │ │ stmvs r3, {r0, r1, r5, fp, ip, sp, lr, pc} │ │ │ │ @@ -481332,15 +481332,15 @@ │ │ │ │ blvc 12e4e68 │ │ │ │ mrcls 7, 0, lr, cr6, cr8, {6} │ │ │ │ blls 7bac30 │ │ │ │ vcgt.u8 d25, d5, d9 │ │ │ │ strmi pc, [r7], -r7, asr #17 │ │ │ │ ldrtmi r9, [r0], -r6 │ │ │ │ vmin.u d4, d27, d19 │ │ │ │ - blge 8693a0 │ │ │ │ + blge 8693a0 │ │ │ │ ldrtmi r4, [sl], -r1, lsl #12 │ │ │ │ movwls r4, #42520 @ 0xa618 │ │ │ │ @ instruction: 0xf92ef2a1 │ │ │ │ stmdacs r1, {r0, r1, r2, r9, sl, lr} │ │ │ │ eorhi pc, r0, #0 │ │ │ │ stmdaeq ip!, {r0, r1, r2, r3, r4, r6, r7, fp, ip, sp, lr, pc} │ │ │ │ tstpne sp, r0, asr #4 @ p-variant is OBSOLETE │ │ │ │ @@ -481691,15 +481691,15 @@ │ │ │ │ @ instruction: 0xf8cd2700 │ │ │ │ svcne 0x001d8030 │ │ │ │ ssatmi r1, #1, r6, lsl #30 │ │ │ │ svcne 0x0004f855 │ │ │ │ vshrn.i64 d9, , #31 │ │ │ │ @ instruction: 0x4604f87f │ │ │ │ svceq 0x0004f846 │ │ │ │ - blls 895f00 │ │ │ │ + blls 895f00 │ │ │ │ stmdavs sl!, {r6, r9, sl, lr} │ │ │ │ movwls r9, #35084 @ 0x890c │ │ │ │ ldc2l 3, cr15, [r0, #300]! @ 0x12c │ │ │ │ strtmi r9, [r2], -r8, lsl #18 │ │ │ │ vmin.u8 q10, , q4 │ │ │ │ stmdacs r1, {r0, r1, r2, r4, r5, r8, fp, ip, sp, lr, pc} │ │ │ │ blls 39df04 │ │ │ │ @@ -481846,83 +481846,83 @@ │ │ │ │ stmdami sl, {r0, r1, r4, r5, r6, fp, ip, sp, lr, pc}^ │ │ │ │ mvnscc pc, pc, asr #32 │ │ │ │ @ instruction: 0xf62e4478 │ │ │ │ ldr pc, [r9, -sp, lsr #18] │ │ │ │ strdeq r5, [fp], #-172 @ 0xffffff54 @ │ │ │ │ @ instruction: 0x000011b8 │ │ │ │ strhteq r5, [fp], #-170 @ 0xffffff56 │ │ │ │ - rsbeq r8, r1, r2, lsl #10 │ │ │ │ - ldrsheq ip, [pc], #-208 @ │ │ │ │ - mlseq r1, r6, r4, r8 │ │ │ │ - rsbeq r8, r1, r8, lsl #9 │ │ │ │ - subseq ip, pc, r6, ror sp @ │ │ │ │ - rsbeq r8, r1, r8, ror #6 │ │ │ │ - subseq ip, pc, r6, asr ip @ │ │ │ │ - rsbeq r8, r1, r6, lsr r3 │ │ │ │ - subseq ip, pc, r4, lsr #24 │ │ │ │ - ldrdeq r8, [r1], #-42 @ 0xffffffd6 @ │ │ │ │ - subseq ip, pc, r8, asr #23 │ │ │ │ - rsbeq r8, r1, r8, lsr #5 │ │ │ │ - @ instruction: 0x005fcb96 │ │ │ │ - rsbeq r8, r1, sl, lsl #5 │ │ │ │ - subseq ip, pc, r8, ror fp @ │ │ │ │ - rsbeq r8, r1, r6, asr #4 │ │ │ │ - rsbeq r8, r1, ip, lsl r1 │ │ │ │ - subseq ip, pc, sl, lsl #20 │ │ │ │ - strdeq r8, [r1], #-4 @ │ │ │ │ - subseq ip, pc, r2, ror #19 │ │ │ │ - ldrdeq r8, [r1], #-6 @ │ │ │ │ - subseq ip, pc, r4, asr #19 │ │ │ │ - rsbeq r8, r1, sl, lsl #1 │ │ │ │ - rsbeq r8, r1, r2, asr #32 │ │ │ │ - rsbeq r7, r1, r6, lsl #30 │ │ │ │ - ldrdeq r7, [r1], #-234 @ 0xffffff16 @ │ │ │ │ - subseq ip, pc, r8, asr #15 │ │ │ │ - rsbeq r7, r1, lr, lsr #28 │ │ │ │ - rsbeq r7, r1, sl, asr sp │ │ │ │ - rsbeq r7, r1, r8, lsl sp │ │ │ │ - rsbeq r7, r1, r6, lsl sp │ │ │ │ - subseq ip, pc, r4, lsl #12 │ │ │ │ - strdeq r7, [r1], #-198 @ 0xffffff3a @ │ │ │ │ - strhteq r7, [r1], #-194 @ 0xffffff3e │ │ │ │ - subseq ip, pc, r2, lsr #11 │ │ │ │ - rsbeq r7, r1, r8, lsl #25 │ │ │ │ - subseq ip, pc, r8, ror r5 @ │ │ │ │ - rsbeq r7, r1, sl, ror #24 │ │ │ │ - subseq ip, pc, r8, asr r5 @ │ │ │ │ - rsbeq r7, r1, r6, lsr ip │ │ │ │ - subseq ip, pc, r6, lsr #10 │ │ │ │ - rsbeq r7, r1, r8, lsl ip │ │ │ │ - subseq ip, pc, r8, lsl #10 │ │ │ │ - strdeq r7, [r1], #-176 @ 0xffffff50 @ │ │ │ │ - subseq ip, pc, r0, ror #9 │ │ │ │ - rsbeq r7, r1, lr, asr #22 │ │ │ │ - subseq ip, pc, lr, lsr r4 @ │ │ │ │ - rsbeq r7, r1, r0, lsr #22 │ │ │ │ - subseq ip, pc, lr, lsl #8 │ │ │ │ - strdeq r7, [r1], #-174 @ 0xffffff52 @ │ │ │ │ - subseq ip, pc, ip, ror #7 │ │ │ │ - rsbeq r7, r1, r0, ror #21 │ │ │ │ - ldrsbeq ip, [pc], #-48 @ │ │ │ │ - strhteq r7, [r1], #-164 @ 0xffffff5c │ │ │ │ - subseq ip, pc, r4, lsr #7 │ │ │ │ - rsbeq r7, r1, r4, ror sl │ │ │ │ - subseq ip, pc, r4, ror #6 │ │ │ │ - rsbeq r7, r1, ip, asr sl │ │ │ │ - subseq ip, pc, ip, asr #6 │ │ │ │ - rsbeq r7, r1, r0, asr #20 │ │ │ │ - subseq ip, pc, r0, lsr r3 @ │ │ │ │ - strhteq r7, [r1], #-152 @ 0xffffff68 │ │ │ │ - subseq ip, pc, r8, lsr #5 │ │ │ │ - mlseq r1, sl, r9, r7 │ │ │ │ - subseq ip, pc, r8, lsl #5 │ │ │ │ - rsbeq r7, r1, sl, ror #18 │ │ │ │ - subseq ip, pc, sl, asr r2 @ │ │ │ │ - rsbeq r7, r1, r6, asr r9 │ │ │ │ - subseq ip, pc, r4, asr #4 │ │ │ │ + rsbeq r8, r1, sl, lsl #10 │ │ │ │ + ldrsheq ip, [pc], #-216 @ │ │ │ │ + mlseq r1, lr, r4, r8 │ │ │ │ + mlseq r1, r0, r4, r8 │ │ │ │ + subseq ip, pc, lr, ror sp @ │ │ │ │ + rsbeq r8, r1, r0, ror r3 │ │ │ │ + subseq ip, pc, lr, asr ip @ │ │ │ │ + rsbeq r8, r1, lr, lsr r3 │ │ │ │ + subseq ip, pc, ip, lsr #24 │ │ │ │ + rsbeq r8, r1, r2, ror #5 │ │ │ │ + ldrsbeq ip, [pc], #-176 @ │ │ │ │ + strhteq r8, [r1], #-32 @ 0xffffffe0 │ │ │ │ + @ instruction: 0x005fcb9e │ │ │ │ + mlseq r1, r2, r2, r8 │ │ │ │ + subseq ip, pc, r0, lsl #23 │ │ │ │ + rsbeq r8, r1, lr, asr #4 │ │ │ │ + rsbeq r8, r1, r4, lsr #2 │ │ │ │ + subseq ip, pc, r2, lsl sl @ │ │ │ │ + strdeq r8, [r1], #-12 @ │ │ │ │ + subseq ip, pc, sl, ror #19 │ │ │ │ + ldrdeq r8, [r1], #-14 @ │ │ │ │ + subseq ip, pc, ip, asr #19 │ │ │ │ + mlseq r1, r2, r0, r8 │ │ │ │ + rsbeq r8, r1, sl, asr #32 │ │ │ │ + rsbeq r7, r1, lr, lsl #30 │ │ │ │ + rsbeq r7, r1, r2, ror #29 │ │ │ │ + ldrsbeq ip, [pc], #-112 @ │ │ │ │ + rsbeq r7, r1, r6, lsr lr │ │ │ │ + rsbeq r7, r1, r2, ror #26 │ │ │ │ + rsbeq r7, r1, r0, lsr #26 │ │ │ │ + rsbeq r7, r1, lr, lsl sp │ │ │ │ + subseq ip, pc, ip, lsl #12 │ │ │ │ + strdeq r7, [r1], #-206 @ 0xffffff32 @ │ │ │ │ + strhteq r7, [r1], #-202 @ 0xffffff36 │ │ │ │ + subseq ip, pc, sl, lsr #11 │ │ │ │ + mlseq r1, r0, ip, r7 │ │ │ │ + subseq ip, pc, r0, lsl #11 │ │ │ │ + rsbeq r7, r1, r2, ror ip │ │ │ │ + subseq ip, pc, r0, ror #10 │ │ │ │ + rsbeq r7, r1, lr, lsr ip │ │ │ │ + subseq ip, pc, lr, lsr #10 │ │ │ │ + rsbeq r7, r1, r0, lsr #24 │ │ │ │ + subseq ip, pc, r0, lsl r5 @ │ │ │ │ + strdeq r7, [r1], #-184 @ 0xffffff48 @ │ │ │ │ + subseq ip, pc, r8, ror #9 │ │ │ │ + rsbeq r7, r1, r6, asr fp │ │ │ │ + subseq ip, pc, r6, asr #8 │ │ │ │ + rsbeq r7, r1, r8, lsr #22 │ │ │ │ + subseq ip, pc, r6, lsl r4 @ │ │ │ │ + rsbeq r7, r1, r6, lsl #22 │ │ │ │ + ldrsheq ip, [pc], #-52 @ │ │ │ │ + rsbeq r7, r1, r8, ror #21 │ │ │ │ + ldrsbeq ip, [pc], #-56 @ │ │ │ │ + strhteq r7, [r1], #-172 @ 0xffffff54 │ │ │ │ + subseq ip, pc, ip, lsr #7 │ │ │ │ + rsbeq r7, r1, ip, ror sl │ │ │ │ + subseq ip, pc, ip, ror #6 │ │ │ │ + rsbeq r7, r1, r4, ror #20 │ │ │ │ + subseq ip, pc, r4, asr r3 @ │ │ │ │ + rsbeq r7, r1, r8, asr #20 │ │ │ │ + subseq ip, pc, r8, lsr r3 @ │ │ │ │ + rsbeq r7, r1, r0, asr #19 │ │ │ │ + ldrheq ip, [pc], #-32 @ │ │ │ │ + rsbeq r7, r1, r2, lsr #19 │ │ │ │ + @ instruction: 0x005fc290 │ │ │ │ + rsbeq r7, r1, r2, ror r9 │ │ │ │ + subseq ip, pc, r2, ror #4 │ │ │ │ + rsbeq r7, r1, lr, asr r9 │ │ │ │ + subseq ip, pc, ip, asr #4 │ │ │ │ streq pc, [r4, #2271]! @ 0x8df │ │ │ │ ldrbtmi r4, [r8], #-1601 @ 0xfffff9bf │ │ │ │ @ instruction: 0xf62d300c │ │ │ │ @ instruction: 0xf8dfffd5 │ │ │ │ @ instruction: 0xf04f059c │ │ │ │ ldrbtmi r3, [r8], #-511 @ 0xfffffe01 │ │ │ │ @ instruction: 0xf88ef62e │ │ │ │ @@ -482277,90 +482277,90 @@ │ │ │ │ bllt 268268 │ │ │ │ vst2.16 {d20-d21}, [pc] │ │ │ │ ldrbtmi r7, [r8], #-443 @ 0xfffffe45 │ │ │ │ @ instruction: 0xf62d300c │ │ │ │ stmdami sp, {r0, r2, r3, r8, sl, fp, ip, sp, lr, pc}^ │ │ │ │ ldrbtmi r4, [r8], #-1601 @ 0xfffff9bf │ │ │ │ bllt fe928280 │ │ │ │ - rsbeq r7, r1, sl, lsl r8 │ │ │ │ - subseq ip, pc, r6, lsl #2 │ │ │ │ - rsbeq r7, r1, r8, ror #15 │ │ │ │ - ldrsbeq ip, [pc], #-6 @ │ │ │ │ - ldrdeq r7, [r1], #-112 @ 0xffffff90 @ │ │ │ │ - ldrheq ip, [pc], #-12 @ │ │ │ │ - rsbeq r7, r1, r0, asr r7 │ │ │ │ - subseq ip, pc, lr, lsr r0 @ │ │ │ │ - rsbeq r7, r1, r0, lsr r7 │ │ │ │ - subseq ip, pc, lr, lsl r0 @ │ │ │ │ - strhteq r7, [r1], #-134 @ 0xffffff7a │ │ │ │ - rsbeq r7, r1, r0, asr #13 │ │ │ │ - subseq fp, pc, lr, lsr #31 │ │ │ │ - mlseq r1, r2, r6, r7 │ │ │ │ - subseq fp, pc, r0, lsl #31 │ │ │ │ - rsbeq r7, r1, r8, ror r6 │ │ │ │ - subseq fp, pc, r6, ror #30 │ │ │ │ - @ instruction: 0x005f8d92 │ │ │ │ - rsbeq r7, r1, r2, asr #12 │ │ │ │ - subseq fp, pc, r0, lsr pc @ │ │ │ │ - rsbeq r7, r1, r8, lsr #12 │ │ │ │ - subseq fp, pc, r8, lsl pc @ │ │ │ │ - strdeq r7, [r1], #-94 @ 0xffffffa2 @ │ │ │ │ - subseq fp, pc, lr, ror #29 │ │ │ │ - subseq r7, pc, sl, lsr #20 │ │ │ │ - ldrdeq r7, [r1], #-80 @ 0xffffffb0 @ │ │ │ │ - subseq fp, pc, r0, asr #29 │ │ │ │ - rsbeq r7, r1, r4, lsr #11 │ │ │ │ - @ instruction: 0x005fbe94 │ │ │ │ - subseq r7, pc, r8, lsr #19 │ │ │ │ - rsbeq r7, r1, r6, ror r5 │ │ │ │ - subseq fp, pc, r6, ror #28 │ │ │ │ - rsbeq lr, r0, lr, asr sl │ │ │ │ - rsbeq r7, r1, r8, lsl r5 │ │ │ │ - subseq fp, pc, r8, lsl #28 │ │ │ │ - rsbeq r7, r1, r2, lsl #10 │ │ │ │ - ldrsheq fp, [pc], #-210 @ │ │ │ │ - rsbeq r7, r1, r6, ror #9 │ │ │ │ - ldrsbeq fp, [pc], #-214 @ │ │ │ │ - subseq sl, pc, r4, lsl #20 │ │ │ │ - rsbeq r7, r1, r4, ror #9 │ │ │ │ - subseq sl, pc, lr, ror #19 │ │ │ │ - ldrsbeq sl, [pc], #-154 @ │ │ │ │ - mlseq r1, r0, r4, r7 │ │ │ │ - subseq fp, pc, r0, lsl #27 │ │ │ │ - rsbeq r7, r1, sl, ror r4 │ │ │ │ - subseq fp, pc, sl, ror #26 │ │ │ │ - rsbeq r7, r1, sl, asr #9 │ │ │ │ - ldrdeq r7, [r1], #-68 @ 0xffffffbc @ │ │ │ │ - rsbeq r7, r1, r2, lsr #9 │ │ │ │ - rsbeq r7, r1, ip, lsr #8 │ │ │ │ - subseq fp, pc, ip, lsl sp @ │ │ │ │ - rsbeq r7, r1, r6, lsl r4 │ │ │ │ - subseq fp, pc, r6, lsl #26 │ │ │ │ + rsbeq r7, r1, r2, lsr #16 │ │ │ │ + subseq ip, pc, lr, lsl #2 │ │ │ │ + strdeq r7, [r1], #-112 @ 0xffffff90 @ │ │ │ │ + ldrsbeq ip, [pc], #-14 @ │ │ │ │ + ldrdeq r7, [r1], #-120 @ 0xffffff88 @ │ │ │ │ + subseq ip, pc, r4, asr #1 │ │ │ │ + rsbeq r7, r1, r8, asr r7 │ │ │ │ + subseq ip, pc, r6, asr #32 │ │ │ │ + rsbeq r7, r1, r8, lsr r7 │ │ │ │ + subseq ip, pc, r6, lsr #32 │ │ │ │ + strhteq r7, [r1], #-142 @ 0xffffff72 │ │ │ │ + rsbeq r7, r1, r8, asr #13 │ │ │ │ + ldrheq fp, [pc], #-246 @ │ │ │ │ + mlseq r1, sl, r6, r7 │ │ │ │ + subseq fp, pc, r8, lsl #31 │ │ │ │ + rsbeq r7, r1, r0, lsl #13 │ │ │ │ + subseq fp, pc, lr, ror #30 │ │ │ │ + @ instruction: 0x005f8d9a │ │ │ │ + rsbeq r7, r1, sl, asr #12 │ │ │ │ + subseq fp, pc, r8, lsr pc @ │ │ │ │ + rsbeq r7, r1, r0, lsr r6 │ │ │ │ + subseq fp, pc, r0, lsr #30 │ │ │ │ + rsbeq r7, r1, r6, lsl #12 │ │ │ │ + ldrsheq fp, [pc], #-230 @ │ │ │ │ + subseq r7, pc, r2, lsr sl @ │ │ │ │ + ldrdeq r7, [r1], #-88 @ 0xffffffa8 @ │ │ │ │ + subseq fp, pc, r8, asr #29 │ │ │ │ + rsbeq r7, r1, ip, lsr #11 │ │ │ │ + @ instruction: 0x005fbe9c │ │ │ │ + ldrheq r7, [pc], #-144 @ │ │ │ │ + rsbeq r7, r1, lr, ror r5 │ │ │ │ + subseq fp, pc, lr, ror #28 │ │ │ │ + rsbeq lr, r0, r6, ror #20 │ │ │ │ + rsbeq r7, r1, r0, lsr #10 │ │ │ │ + subseq fp, pc, r0, lsl lr @ │ │ │ │ + rsbeq r7, r1, sl, lsl #10 │ │ │ │ + ldrsheq fp, [pc], #-218 @ │ │ │ │ + rsbeq r7, r1, lr, ror #9 │ │ │ │ + ldrsbeq fp, [pc], #-222 @ │ │ │ │ + subseq sl, pc, ip, lsl #20 │ │ │ │ + rsbeq r7, r1, ip, ror #9 │ │ │ │ + ldrsheq sl, [pc], #-150 @ │ │ │ │ + subseq sl, pc, r2, ror #19 │ │ │ │ + mlseq r1, r8, r4, r7 │ │ │ │ + subseq fp, pc, r8, lsl #27 │ │ │ │ + rsbeq r7, r1, r2, lsl #9 │ │ │ │ + subseq fp, pc, r2, ror sp @ │ │ │ │ + ldrdeq r7, [r1], #-66 @ 0xffffffbe @ │ │ │ │ + ldrdeq r7, [r1], #-76 @ 0xffffffb4 @ │ │ │ │ + rsbeq r7, r1, sl, lsr #9 │ │ │ │ + rsbeq r7, r1, r4, lsr r4 │ │ │ │ + subseq fp, pc, r4, lsr #26 │ │ │ │ + rsbeq r7, r1, lr, lsl r4 │ │ │ │ + subseq fp, pc, lr, lsl #26 │ │ │ │ + ldrdeq r7, [r1], #-66 @ 0xffffffbe @ │ │ │ │ + rsbeq r7, r1, ip, ror #9 │ │ │ │ + rsbeq r7, r1, sl, lsr #9 │ │ │ │ + ldrdeq r7, [r1], #-48 @ 0xffffffd0 @ │ │ │ │ + subseq fp, pc, r0, asr #25 │ │ │ │ + strhteq r7, [r1], #-58 @ 0xffffffc6 │ │ │ │ + subseq fp, pc, sl, lsr #25 │ │ │ │ + strdeq r7, [r1], #-66 @ 0xffffffbe @ │ │ │ │ + rsbeq r7, r1, r4, lsl #10 │ │ │ │ rsbeq r7, r1, sl, asr #9 │ │ │ │ - rsbeq r7, r1, r4, ror #9 │ │ │ │ - rsbeq r7, r1, r2, lsr #9 │ │ │ │ - rsbeq r7, r1, r8, asr #7 │ │ │ │ - ldrheq fp, [pc], #-200 @ │ │ │ │ - strhteq r7, [r1], #-50 @ 0xffffffce │ │ │ │ - subseq fp, pc, r2, lsr #25 │ │ │ │ - rsbeq r7, r1, sl, ror #9 │ │ │ │ - strdeq r7, [r1], #-76 @ 0xffffffb4 @ │ │ │ │ - rsbeq r7, r1, r2, asr #9 │ │ │ │ - rsbeq r7, r1, r4, ror #6 │ │ │ │ - subseq fp, pc, r4, asr ip @ │ │ │ │ - rsbeq r7, r1, lr, asr #6 │ │ │ │ - subseq fp, pc, lr, lsr ip @ │ │ │ │ - rsbeq lr, r0, r2, lsl #17 │ │ │ │ - rsbeq r7, r1, lr, ror #5 │ │ │ │ - strdeq r7, [r1], #-42 @ 0xffffffd6 @ │ │ │ │ - subseq fp, pc, sl, ror #23 │ │ │ │ - ldrdeq r7, [r1], #-38 @ 0xffffffda @ │ │ │ │ - subseq fp, pc, r6, asr #23 │ │ │ │ - rsbeq r7, r1, sl, lsl #5 │ │ │ │ - subseq fp, pc, sl, ror fp @ │ │ │ │ + rsbeq r7, r1, ip, ror #6 │ │ │ │ + subseq fp, pc, ip, asr ip @ │ │ │ │ + rsbeq r7, r1, r6, asr r3 │ │ │ │ + subseq fp, pc, r6, asr #24 │ │ │ │ + rsbeq lr, r0, sl, lsl #17 │ │ │ │ + strdeq r7, [r1], #-38 @ 0xffffffda @ │ │ │ │ + rsbeq r7, r1, r2, lsl #6 │ │ │ │ + ldrsheq fp, [pc], #-178 @ │ │ │ │ + ldrdeq r7, [r1], #-46 @ 0xffffffd2 @ │ │ │ │ + subseq fp, pc, lr, asr #23 │ │ │ │ + mlseq r1, r2, r2, r7 │ │ │ │ + subseq fp, pc, r2, lsl #23 │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl fed415bc │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ bmi feeee2a4 │ │ │ │ blmi fef165fc │ │ │ │ ldrbtmi r4, [sl], #-1543 @ 0xfffff9f9 │ │ │ │ ldmdavs fp, {r0, r1, r4, r6, r7, fp, ip, lr} │ │ │ │ @@ -482539,58 +482539,58 @@ │ │ │ │ ldmdami r1!, {r0, r3, r8, r9, fp, ip, sp, lr, pc} │ │ │ │ ldrbtmi r4, [r8], #-1569 @ 0xfffff9df │ │ │ │ blx ff327f42 │ │ │ │ @ instruction: 0xf627e6e9 │ │ │ │ svclt 0x0000e850 │ │ │ │ rsbeq r4, fp, r6, asr #12 │ │ │ │ @ instruction: 0x000011b8 │ │ │ │ - strdeq r7, [r1], #-14 @ │ │ │ │ + rsbeq r7, r1, r6, lsl #2 │ │ │ │ @ instruction: 0xffffeaf9 │ │ │ │ - rsbeq r7, r1, ip, ror #5 │ │ │ │ - strdeq r7, [r1], #-2 @ │ │ │ │ + strdeq r7, [r1], #-36 @ 0xffffffdc @ │ │ │ │ + strdeq r7, [r1], #-10 @ │ │ │ │ andeq r0, r0, fp, lsl #6 │ │ │ │ - rsbeq r7, r1, ip, lsr #1 │ │ │ │ - @ instruction: 0x005fb99c │ │ │ │ + strhteq r7, [r1], #-4 │ │ │ │ + subseq fp, pc, r4, lsr #19 │ │ │ │ rsbeq r4, fp, sl, lsr #11 │ │ │ │ - rsbeq r7, r1, r8, ror r0 │ │ │ │ - subseq fp, pc, r8, ror #18 │ │ │ │ + rsbeq r7, r1, r0, lsl #1 │ │ │ │ + subseq fp, pc, r0, ror r9 @ │ │ │ │ @ instruction: 0xffffe46f │ │ │ │ @ instruction: 0xffffe4d9 │ │ │ │ - rsbeq r7, r1, sl, lsr r0 │ │ │ │ - subseq fp, pc, sl, lsr #18 │ │ │ │ - rsbeq r7, r1, r0, lsr #32 │ │ │ │ - subseq fp, pc, r0, lsl r9 @ │ │ │ │ + rsbeq r7, r1, r2, asr #32 │ │ │ │ + subseq fp, pc, r2, lsr r9 @ │ │ │ │ + rsbeq r7, r1, r8, lsr #32 │ │ │ │ + subseq fp, pc, r8, lsl r9 @ │ │ │ │ @ instruction: 0xffffe3fb │ │ │ │ @ instruction: 0xffffe3c9 │ │ │ │ - rsbeq r6, r1, r2, ror #31 │ │ │ │ - ldrsbeq fp, [pc], #-130 @ │ │ │ │ - rsbeq r6, r1, r8, asr #31 │ │ │ │ - ldrheq fp, [pc], #-136 @ │ │ │ │ - rsbeq r7, r1, r6, lsl #4 │ │ │ │ + rsbeq r6, r1, sl, ror #31 │ │ │ │ + ldrsbeq fp, [pc], #-138 @ │ │ │ │ + ldrdeq r6, [r1], #-240 @ 0xffffff10 @ │ │ │ │ + subseq fp, pc, r0, asr #17 │ │ │ │ + rsbeq r7, r1, lr, lsl #4 │ │ │ │ + rsbeq r7, r1, r8, ror r2 │ │ │ │ + mlseq r1, r8, pc, r6 @ │ │ │ │ + subseq fp, pc, r8, lsl #17 │ │ │ │ + rsbeq r7, r1, r0, ror #4 │ │ │ │ + mlseq r1, lr, r2, r7 │ │ │ │ + rsbeq r6, r1, lr, asr pc │ │ │ │ + subseq fp, pc, lr, asr #16 │ │ │ │ + rsbeq r6, r1, r0, asr #30 │ │ │ │ + subseq fp, pc, lr, lsr #16 │ │ │ │ + rsbeq r7, r1, r6, ror #4 │ │ │ │ + rsbeq r6, r1, r4, ror #31 │ │ │ │ + rsbeq r6, r1, r4, lsl #30 │ │ │ │ + ldrsheq fp, [pc], #-116 @ │ │ │ │ + rsbeq r7, r1, r6, ror r2 │ │ │ │ + rsbeq r7, r1, r4, lsr #32 │ │ │ │ + rsbeq r6, r1, r6, asr #29 │ │ │ │ + ldrheq fp, [pc], #-118 @ │ │ │ │ rsbeq r7, r1, r0, ror r2 │ │ │ │ - mlseq r1, r0, pc, r6 @ │ │ │ │ - subseq fp, pc, r0, lsl #17 │ │ │ │ - rsbeq r7, r1, r8, asr r2 │ │ │ │ - mlseq r1, r6, r2, r7 │ │ │ │ - rsbeq r6, r1, r6, asr pc │ │ │ │ - subseq fp, pc, r6, asr #16 │ │ │ │ - rsbeq r6, r1, r8, lsr pc │ │ │ │ - subseq fp, pc, r6, lsr #16 │ │ │ │ - rsbeq r7, r1, lr, asr r2 │ │ │ │ - ldrdeq r6, [r1], #-252 @ 0xffffff04 @ │ │ │ │ - strdeq r6, [r1], #-236 @ 0xffffff14 @ │ │ │ │ - subseq fp, pc, ip, ror #15 │ │ │ │ - rsbeq r7, r1, lr, ror #4 │ │ │ │ - rsbeq r7, r1, ip, lsl r0 │ │ │ │ - strhteq r6, [r1], #-238 @ 0xffffff12 │ │ │ │ - subseq fp, pc, lr, lsr #15 │ │ │ │ - rsbeq r7, r1, r8, ror #4 │ │ │ │ - rsbeq r7, r1, lr, lsr #5 │ │ │ │ - rsbeq r6, r1, r2, lsl #29 │ │ │ │ - subseq fp, pc, r2, ror r7 @ │ │ │ │ + strhteq r7, [r1], #-38 @ 0xffffffda │ │ │ │ + rsbeq r6, r1, sl, lsl #29 │ │ │ │ + subseq fp, pc, sl, ror r7 @ │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ bl fed41954 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strdlt r0, [r3], r0 @ │ │ │ │ mcr2 7, 1, pc, cr10, cr15, {7} @ │ │ │ │ stmdacs r1, {r0, r1, r9, sl, lr} │ │ │ │ ldrmi sp, [r8], -r2, lsl #2 │ │ │ │ @@ -482600,16 +482600,16 @@ │ │ │ │ andcc r4, ip, r8, ror r4 │ │ │ │ blx fe528030 │ │ │ │ stmdbls r1, {r0, r2, fp, lr} │ │ │ │ @ instruction: 0xf62d4478 │ │ │ │ blls 2694a4 │ │ │ │ andlt r4, r3, r8, lsl r6 │ │ │ │ svclt 0x0000bd00 │ │ │ │ - rsbeq r6, r1, r8, lsl #27 │ │ │ │ - subseq fp, pc, r8, ror r6 @ │ │ │ │ + mlseq r1, r0, sp, r6 │ │ │ │ + subseq fp, pc, r0, lsl #13 │ │ │ │ andeq r0, r0, r0 │ │ │ │ ldmdavs r3, {r3, fp, sp, lr} │ │ │ │ @ instruction: 0xd1034298 │ │ │ │ ldmdavs r3, {r3, r6, fp, sp, lr}^ │ │ │ │ mulle r1, r8, r2 │ │ │ │ ldrbmi r2, [r0, -r0]! │ │ │ │ ldmvs r3, {r3, r7, fp, sp, lr} │ │ │ │ @@ -482641,15 +482641,15 @@ │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ mrsle r0, LR_svc │ │ │ │ andlt r2, r5, r1 │ │ │ │ @ instruction: 0xf626bd30 │ │ │ │ svclt 0x0000ef84 │ │ │ │ rsbeq r4, fp, sl, lsr r2 │ │ │ │ @ instruction: 0x000011b8 │ │ │ │ - rsbeq r7, r1, r8, lsr #2 │ │ │ │ + rsbeq r7, r1, r0, lsr r1 │ │ │ │ rsbeq r4, fp, r0, lsl #4 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl fed41a44 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ stcmi 15, cr0, [sl], #-896 @ 0xfffffc80 │ │ │ │ blmi c7c088 │ │ │ │ ldrbtmi fp, [ip], #-132 @ 0xffffff7c │ │ │ │ @@ -482690,17 +482690,17 @@ │ │ │ │ blvs 225ef8 │ │ │ │ @ instruction: 0xf626e7d2 │ │ │ │ svclt 0x0000ef26 │ │ │ │ andhi pc, r0, pc, lsr #7 │ │ │ │ ... │ │ │ │ strhteq r4, [fp], #-30 @ 0xffffffe2 │ │ │ │ @ instruction: 0x000011b8 │ │ │ │ - @ instruction: 0x005f8392 │ │ │ │ - rsbeq r7, r1, lr, asr #1 │ │ │ │ - subseq fp, pc, r6, ror r5 @ │ │ │ │ + @ instruction: 0x005f839a │ │ │ │ + ldrdeq r7, [r1], #-6 @ │ │ │ │ + subseq fp, pc, lr, ror r5 @ │ │ │ │ rsbeq r4, fp, r4, lsl #3 │ │ │ │ mvnsmi lr, #737280 @ 0xb4000 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ blhi 2a5dcc >::_M_default_append(unsigned int)@@Base+0x23208> │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00b0f8cc │ │ │ │ addlt r4, fp, r0, ror #21 │ │ │ │ @@ -482926,42 +482926,42 @@ │ │ │ │ @ instruction: 0xf62d4478 │ │ │ │ @ instruction: 0xe7eff8bf │ │ │ │ stcl 6, cr15, [sl, #-152] @ 0xffffff68 │ │ │ │ ... │ │ │ │ rsbeq r4, fp, r8, ror #1 │ │ │ │ @ instruction: 0x000011b8 │ │ │ │ rsbeq r4, fp, lr, asr #1 │ │ │ │ - rsbeq r6, r1, r6, asr #31 │ │ │ │ - rsbeq r6, r1, r6, ror #30 │ │ │ │ - subseq fp, pc, lr, lsl #8 │ │ │ │ - rsbeq r6, r1, lr, ror #28 │ │ │ │ - subseq fp, pc, r6, lsl r3 @ │ │ │ │ - rsbeq r6, r1, r0, asr lr │ │ │ │ - ldrsheq fp, [pc], #-40 @ │ │ │ │ - rsbeq r6, r1, sl, lsl #28 │ │ │ │ - ldrheq fp, [pc], #-34 @ │ │ │ │ - rsbeq r6, r1, ip, ror #27 │ │ │ │ - @ instruction: 0x005fb294 │ │ │ │ - strhteq r6, [r1], #-220 @ 0xffffff24 │ │ │ │ - subseq fp, pc, r4, ror #4 │ │ │ │ - mlseq r1, lr, sp, r6 │ │ │ │ - subseq fp, pc, r6, asr #4 │ │ │ │ - rsbeq r6, r1, r6, ror #26 │ │ │ │ - rsbeq r6, r1, r6, asr sp │ │ │ │ - ldrsheq fp, [pc], #-30 @ │ │ │ │ - rsbeq r6, r1, r8, lsr sp │ │ │ │ - subseq fp, pc, r0, ror #3 │ │ │ │ - rsbeq r6, r1, sl, lsl sp │ │ │ │ - subseq fp, pc, r2, asr #3 │ │ │ │ - strdeq r6, [r1], #-204 @ 0xffffff34 @ │ │ │ │ - subseq fp, pc, r4, lsr #3 │ │ │ │ - rsbeq r6, r1, r0, ror #25 │ │ │ │ - subseq fp, pc, r6, lsl #3 │ │ │ │ - rsbeq r6, r1, r2, asr #25 │ │ │ │ - subseq fp, pc, r8, ror #2 │ │ │ │ + rsbeq r6, r1, lr, asr #31 │ │ │ │ + rsbeq r6, r1, lr, ror #30 │ │ │ │ + subseq fp, pc, r6, lsl r4 @ │ │ │ │ + rsbeq r6, r1, r6, ror lr │ │ │ │ + subseq fp, pc, lr, lsl r3 @ │ │ │ │ + rsbeq r6, r1, r8, asr lr │ │ │ │ + subseq fp, pc, r0, lsl #6 │ │ │ │ + rsbeq r6, r1, r2, lsl lr │ │ │ │ + ldrheq fp, [pc], #-42 @ │ │ │ │ + strdeq r6, [r1], #-212 @ 0xffffff2c @ │ │ │ │ + @ instruction: 0x005fb29c │ │ │ │ + rsbeq r6, r1, r4, asr #27 │ │ │ │ + subseq fp, pc, ip, ror #4 │ │ │ │ + rsbeq r6, r1, r6, lsr #27 │ │ │ │ + subseq fp, pc, lr, asr #4 │ │ │ │ + rsbeq r6, r1, lr, ror #26 │ │ │ │ + rsbeq r6, r1, lr, asr sp │ │ │ │ + subseq fp, pc, r6, lsl #4 │ │ │ │ + rsbeq r6, r1, r0, asr #26 │ │ │ │ + subseq fp, pc, r8, ror #3 │ │ │ │ + rsbeq r6, r1, r2, lsr #26 │ │ │ │ + subseq fp, pc, sl, asr #3 │ │ │ │ + rsbeq r6, r1, r4, lsl #26 │ │ │ │ + subseq fp, pc, ip, lsr #3 │ │ │ │ + rsbeq r6, r1, r8, ror #25 │ │ │ │ + subseq fp, pc, lr, lsl #3 │ │ │ │ + rsbeq r6, r1, sl, asr #25 │ │ │ │ + subseq fp, pc, r0, ror r1 @ │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d0f8cc │ │ │ │ stmdavs r0, {r1, r2, r9, sl, lr} │ │ │ │ strmi fp, [sl], r3, lsl #1 │ │ │ │ stmdavs r3, {r0, r2, r3, r6, r9, sl, fp, ip} │ │ │ │ @@ -483016,19 +483016,19 @@ │ │ │ │ orrsvc pc, lr, pc, asr #8 │ │ │ │ tstls r0, r0, lsl r2 │ │ │ │ ldrtmi r2, [r1], -r1, lsl #8 │ │ │ │ @ instruction: 0xf8eaf62a │ │ │ │ strtmi r2, [r0], -r0, lsl #6 │ │ │ │ andlt r6, r3, r3, lsr r0 │ │ │ │ svchi 0x00f0e8bd │ │ │ │ - rsbeq r6, r1, r2, ror #23 │ │ │ │ - strhteq r6, [r1], #-180 @ 0xffffff4c │ │ │ │ - subseq fp, pc, r2, rrx │ │ │ │ - rsbeq r6, r1, r0, asr fp │ │ │ │ - rsbeq r6, r1, r0, asr #22 │ │ │ │ + rsbeq r6, r1, sl, ror #23 │ │ │ │ + strhteq r6, [r1], #-188 @ 0xffffff44 │ │ │ │ + subseq fp, pc, sl, rrx │ │ │ │ + rsbeq r6, r1, r8, asr fp │ │ │ │ + rsbeq r6, r1, r8, asr #22 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ blhi 4262ec │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ ldreq pc, [r8, #2252] @ 0x8cc │ │ │ │ stccs 6, cr15, [r4, #-692]! @ 0xfffffd4c │ │ │ │ ubfxcc pc, pc, #17, #29 │ │ │ │ @@ -483543,63 +483543,63 @@ │ │ │ │ andhi pc, r0, pc, lsr #7 │ │ │ │ andeq r0, r0, r0 │ │ │ │ cdpcc 0, 11, cr0, cr0, cr0, {0} │ │ │ │ rsbeq r3, fp, r2, asr #23 │ │ │ │ strhteq r3, [fp], #-186 @ 0xffffff46 │ │ │ │ @ instruction: 0x000011b8 │ │ │ │ ldrdeq r3, [fp], #-164 @ 0xffffff5c @ │ │ │ │ - rsbeq r6, r1, lr, ror #17 │ │ │ │ - @ instruction: 0x005fad94 │ │ │ │ - strhteq r6, [r1], #-134 @ 0xffffff7a │ │ │ │ - strhteq r6, [r1], #-140 @ 0xffffff74 │ │ │ │ - subseq r7, pc, r0, asr #22 │ │ │ │ - rsbeq r6, r1, r6, ror r8 │ │ │ │ - subseq sl, pc, ip, lsl sp @ │ │ │ │ - rsbeq r6, r1, r2, lsl r8 │ │ │ │ - strdeq r6, [r1], #-118 @ 0xffffff8a @ │ │ │ │ - ldrdeq r6, [r1], #-122 @ 0xffffff86 @ │ │ │ │ - strhteq r6, [r1], #-118 @ 0xffffff8a │ │ │ │ - rsbeq r6, r1, sl, lsr r7 │ │ │ │ - rsbeq r6, r1, ip, lsl r7 │ │ │ │ - ldrdeq r6, [r1], #-108 @ 0xffffff94 @ │ │ │ │ - rsbeq r6, r1, r0, asr #13 │ │ │ │ - rsbeq r6, r1, r4, lsr #13 │ │ │ │ - rsbeq r6, r1, sl, lsl #13 │ │ │ │ - rsbeq r6, r1, r2, ror #12 │ │ │ │ - rsbeq r6, r1, r8, asr #12 │ │ │ │ - rsbeq r6, r1, lr, lsr #12 │ │ │ │ - rsbeq r6, r1, r4, lsl r6 │ │ │ │ - rsbeq r6, r1, r8, lsl #12 │ │ │ │ - ldrheq sl, [pc], #-160 @ │ │ │ │ - ldrheq r7, [pc], #-130 @ │ │ │ │ - mlseq r0, r0, sl, pc @ │ │ │ │ - rsbeq r6, r1, r6, ror r5 │ │ │ │ - subseq sl, pc, lr, lsl sl @ │ │ │ │ - rsbeq r6, r1, ip, asr r5 │ │ │ │ - subseq sl, pc, r4, lsl #20 │ │ │ │ - rsbeq r6, r1, r4, lsr r5 │ │ │ │ - ldrsbeq sl, [pc], #-156 @ │ │ │ │ - rsbeq r6, r1, r8, lsl r5 │ │ │ │ - subseq sl, pc, r0, asr #19 │ │ │ │ - strdeq pc, [r0], #-158 @ 0xffffff62 @ │ │ │ │ - rsbeq r6, r1, r8, asr #9 │ │ │ │ - subseq sl, pc, r0, ror r9 @ │ │ │ │ - rsbeq r6, r1, lr, ror #8 │ │ │ │ - strhteq r6, [r1], #-58 @ 0xffffffc6 │ │ │ │ - subseq sl, pc, r2, ror #16 │ │ │ │ - rsbeq r6, r1, r0, lsr #7 │ │ │ │ - subseq sl, pc, r8, asr #16 │ │ │ │ - rsbeq pc, r0, r0, lsl #17 │ │ │ │ - rsbeq r6, r1, sl, ror #6 │ │ │ │ - subseq sl, pc, r2, lsl r8 @ │ │ │ │ - rsbeq pc, r0, lr, ror #16 │ │ │ │ - rsbeq r6, r1, sl, lsr r3 │ │ │ │ - subseq sl, pc, r2, ror #15 │ │ │ │ - rsbeq r6, r1, r0, lsr #6 │ │ │ │ - subseq sl, pc, r8, asr #15 │ │ │ │ + strdeq r6, [r1], #-134 @ 0xffffff7a @ │ │ │ │ + @ instruction: 0x005fad9c │ │ │ │ + strhteq r6, [r1], #-142 @ 0xffffff72 │ │ │ │ + rsbeq r6, r1, r4, asr #17 │ │ │ │ + subseq r7, pc, r8, asr #22 │ │ │ │ + rsbeq r6, r1, lr, ror r8 │ │ │ │ + subseq sl, pc, r4, lsr #26 │ │ │ │ + rsbeq r6, r1, sl, lsl r8 │ │ │ │ + strdeq r6, [r1], #-126 @ 0xffffff82 @ │ │ │ │ + rsbeq r6, r1, r2, ror #15 │ │ │ │ + strhteq r6, [r1], #-126 @ 0xffffff82 │ │ │ │ + rsbeq r6, r1, r2, asr #14 │ │ │ │ + rsbeq r6, r1, r4, lsr #14 │ │ │ │ + rsbeq r6, r1, r4, ror #13 │ │ │ │ + rsbeq r6, r1, r8, asr #13 │ │ │ │ + rsbeq r6, r1, ip, lsr #13 │ │ │ │ + mlseq r1, r2, r6, r6 │ │ │ │ + rsbeq r6, r1, sl, ror #12 │ │ │ │ + rsbeq r6, r1, r0, asr r6 │ │ │ │ + rsbeq r6, r1, r6, lsr r6 │ │ │ │ + rsbeq r6, r1, ip, lsl r6 │ │ │ │ + rsbeq r6, r1, r0, lsl r6 │ │ │ │ + ldrheq sl, [pc], #-168 @ │ │ │ │ + ldrheq r7, [pc], #-138 @ │ │ │ │ + mlseq r0, r8, sl, pc @ │ │ │ │ + rsbeq r6, r1, lr, ror r5 │ │ │ │ + subseq sl, pc, r6, lsr #20 │ │ │ │ + rsbeq r6, r1, r4, ror #10 │ │ │ │ + subseq sl, pc, ip, lsl #20 │ │ │ │ + rsbeq r6, r1, ip, lsr r5 │ │ │ │ + subseq sl, pc, r4, ror #19 │ │ │ │ + rsbeq r6, r1, r0, lsr #10 │ │ │ │ + subseq sl, pc, r8, asr #19 │ │ │ │ + rsbeq pc, r0, r6, lsl #20 │ │ │ │ + ldrdeq r6, [r1], #-64 @ 0xffffffc0 @ │ │ │ │ + subseq sl, pc, r8, ror r9 @ │ │ │ │ + rsbeq r6, r1, r6, ror r4 │ │ │ │ + rsbeq r6, r1, r2, asr #7 │ │ │ │ + subseq sl, pc, sl, ror #16 │ │ │ │ + rsbeq r6, r1, r8, lsr #7 │ │ │ │ + subseq sl, pc, r0, asr r8 @ │ │ │ │ + rsbeq pc, r0, r8, lsl #17 │ │ │ │ + rsbeq r6, r1, r2, ror r3 │ │ │ │ + subseq sl, pc, sl, lsl r8 @ │ │ │ │ + rsbeq pc, r0, r6, ror r8 @ │ │ │ │ + rsbeq r6, r1, r2, asr #6 │ │ │ │ + subseq sl, pc, sl, ror #15 │ │ │ │ + rsbeq r6, r1, r8, lsr #6 │ │ │ │ + ldrsbeq sl, [pc], #-112 @ │ │ │ │ @ instruction: 0x46309b17 │ │ │ │ @ instruction: 0xf77e6bdc │ │ │ │ bls be9cd0 │ │ │ │ @ instruction: 0x46234651 │ │ │ │ ldmdals r0, {ip, pc} │ │ │ │ ldc2 3, cr15, [r6, #-184]! @ 0xffffff48 │ │ │ │ stmdacs r1, {r2, r9, sl, lr} │ │ │ │ @@ -483633,15 +483633,15 @@ │ │ │ │ ldrbtmi r4, [r8], #-1569 @ 0xfffff9df │ │ │ │ blx fa905a │ │ │ │ bllt ff3297a8 │ │ │ │ svc 0x00c0f625 │ │ │ │ @ instruction: 0x46309b1b │ │ │ │ ldrdvs pc, [r0], -sl │ │ │ │ ldrdpl pc, [r0], -r9 │ │ │ │ - blls 885830 │ │ │ │ + blls 885830 │ │ │ │ ldmdavs fp, {r1, r3, r5, sl, ip, pc} │ │ │ │ @ instruction: 0xf77e9327 │ │ │ │ @ instruction: 0x4622f99f │ │ │ │ stmdbls r8!, {r0, r2, r5, r8, r9, fp, ip, pc} │ │ │ │ ldrtmi r4, [r0], -r7, lsl #12 │ │ │ │ @ instruction: 0xf80ef77e │ │ │ │ stmdacs r1, {r2, r9, sl, lr} │ │ │ │ @@ -483918,51 +483918,51 @@ │ │ │ │ bls 98c32c │ │ │ │ ldmdbls fp, {r8, r9, sp} │ │ │ │ ldrd pc, [r0], -r7 │ │ │ │ bls 845c7c │ │ │ │ ldmdavs r7, {r2, r3, fp, sp, lr} │ │ │ │ rsb r4, r5, sl, lsl r6 │ │ │ │ ... │ │ │ │ - rsbeq r6, r1, r6, lsl #4 │ │ │ │ - subseq sl, pc, ip, lsr #13 │ │ │ │ - strhteq r6, [r1], #-16 │ │ │ │ - subseq sl, pc, r6, asr r6 @ │ │ │ │ - rsbeq r6, r1, lr, asr r1 │ │ │ │ - subseq sl, pc, r4, lsl #12 │ │ │ │ - rsbeq r6, r1, r2, asr #2 │ │ │ │ - subseq sl, pc, r8, ror #11 │ │ │ │ - rsbeq r6, r1, r0, lsl r1 │ │ │ │ - ldrheq sl, [pc], #-86 @ │ │ │ │ - ldrdeq r6, [r1], #-12 @ │ │ │ │ - subseq sl, pc, r4, lsl #11 │ │ │ │ - mlseq r1, lr, r0, r6 │ │ │ │ - rsbeq r6, r4, ip, ror #10 │ │ │ │ - rsbeq pc, r0, r0, lsl r5 @ │ │ │ │ - ldrsheq r7, [pc], #-50 @ │ │ │ │ - mlseq r1, lr, pc, r5 @ │ │ │ │ - rsbeq r5, r1, r8, lsr pc │ │ │ │ - subseq sl, pc, r0, ror #7 │ │ │ │ - rsbeq r5, r1, r0, lsr #30 │ │ │ │ - subseq sl, pc, r8, asr #7 │ │ │ │ - rsbeq r5, r1, r8, lsl #30 │ │ │ │ - ldrheq sl, [pc], #-48 @ │ │ │ │ - strdeq r5, [r1], #-224 @ 0xffffff20 @ │ │ │ │ - @ instruction: 0x005fa398 │ │ │ │ - rsbeq r5, r1, r0, asr #29 │ │ │ │ - subseq sl, pc, r8, ror #6 │ │ │ │ - mlseq r1, sl, lr, r5 │ │ │ │ - subseq sl, pc, r2, asr #6 │ │ │ │ - rsbeq r5, r1, ip, ror #28 │ │ │ │ - subseq sl, pc, r4, lsl r3 @ │ │ │ │ - rsbeq r5, r1, r2, asr lr │ │ │ │ - ldrsheq sl, [pc], #-42 @ │ │ │ │ - rsbeq r5, r1, r4, lsr #28 │ │ │ │ - subseq sl, pc, ip, asr #5 │ │ │ │ - ldrdeq r5, [r1], #-210 @ 0xffffff2e @ │ │ │ │ - rsbeq r5, r1, r0, asr sp │ │ │ │ + rsbeq r6, r1, lr, lsl #4 │ │ │ │ + ldrheq sl, [pc], #-100 @ │ │ │ │ + strhteq r6, [r1], #-24 @ 0xffffffe8 │ │ │ │ + subseq sl, pc, lr, asr r6 @ │ │ │ │ + rsbeq r6, r1, r6, ror #2 │ │ │ │ + subseq sl, pc, ip, lsl #12 │ │ │ │ + rsbeq r6, r1, sl, asr #2 │ │ │ │ + ldrsheq sl, [pc], #-80 @ │ │ │ │ + rsbeq r6, r1, r8, lsl r1 │ │ │ │ + ldrheq sl, [pc], #-94 @ │ │ │ │ + rsbeq r6, r1, r4, ror #1 │ │ │ │ + subseq sl, pc, ip, lsl #11 │ │ │ │ + rsbeq r6, r1, r6, lsr #1 │ │ │ │ + rsbeq r6, r4, r4, ror r5 │ │ │ │ + rsbeq pc, r0, r8, lsl r5 @ │ │ │ │ + ldrsheq r7, [pc], #-58 @ │ │ │ │ + rsbeq r5, r1, r6, lsr #31 │ │ │ │ + rsbeq r5, r1, r0, asr #30 │ │ │ │ + subseq sl, pc, r8, ror #7 │ │ │ │ + rsbeq r5, r1, r8, lsr #30 │ │ │ │ + ldrsbeq sl, [pc], #-48 @ │ │ │ │ + rsbeq r5, r1, r0, lsl pc │ │ │ │ + ldrheq sl, [pc], #-56 @ │ │ │ │ + strdeq r5, [r1], #-232 @ 0xffffff18 @ │ │ │ │ + subseq sl, pc, r0, lsr #7 │ │ │ │ + rsbeq r5, r1, r8, asr #29 │ │ │ │ + subseq sl, pc, r0, ror r3 @ │ │ │ │ + rsbeq r5, r1, r2, lsr #29 │ │ │ │ + subseq sl, pc, sl, asr #6 │ │ │ │ + rsbeq r5, r1, r4, ror lr │ │ │ │ + subseq sl, pc, ip, lsl r3 @ │ │ │ │ + rsbeq r5, r1, sl, asr lr │ │ │ │ + subseq sl, pc, r2, lsl #6 │ │ │ │ + rsbeq r5, r1, ip, lsr #28 │ │ │ │ + ldrsbeq sl, [pc], #-36 @ │ │ │ │ + ldrdeq r5, [r1], #-218 @ 0xffffff26 @ │ │ │ │ + rsbeq r5, r1, r8, asr sp │ │ │ │ eorne pc, r2, r4, asr r8 @ │ │ │ │ tstle r2, r1, lsl #2 │ │ │ │ ldrdne pc, [ip], -lr │ │ │ │ fstmiaxeq r3, {d30-d32} @ Deprecated │ │ │ │ blx 2d317e >::_M_default_append(unsigned int)@@Base+0x505ba> │ │ │ │ @ instruction: 0xf855f101 │ │ │ │ @ instruction: 0xf8405022 │ │ │ │ @@ -484441,70 +484441,70 @@ │ │ │ │ @ instruction: 0x932e943c │ │ │ │ eorhi pc, r4, r2, asr r8 @ │ │ │ │ @ instruction: 0xf8cd963e │ │ │ │ @ instruction: 0xf8cd9100 │ │ │ │ sbcs fp, ip, r0, lsl r1 │ │ │ │ andhi pc, r0, pc, lsr #7 │ │ │ │ ... │ │ │ │ - rsbeq r5, r1, r2, asr #23 │ │ │ │ - subseq sl, pc, r8, rrx │ │ │ │ - rsbeq r5, r1, r0, ror #22 │ │ │ │ - subseq sl, pc, r6 │ │ │ │ - rsbeq r5, r1, r4, asr #22 │ │ │ │ - subseq r9, pc, r8, ror #31 │ │ │ │ - rsbeq r5, r1, r0, lsr #22 │ │ │ │ - subseq r9, pc, r4, asr #31 │ │ │ │ - strdeq r5, [r1], #-160 @ 0xffffff60 @ │ │ │ │ - @ instruction: 0x005f9f96 │ │ │ │ - rsbeq r5, r1, r6, asr sl │ │ │ │ - rsbeq r5, r1, r2, lsr sl │ │ │ │ - mlseq r1, lr, r9, r5 │ │ │ │ - subseq r9, pc, r2, asr #28 │ │ │ │ - rsbeq r5, r1, lr, ror #18 │ │ │ │ - subseq r9, pc, r4, lsl lr @ │ │ │ │ - rsbeq r5, r1, r0, asr r9 │ │ │ │ - ldrsheq r9, [pc], #-214 @ │ │ │ │ - rsbeq r5, r1, r0, lsr #18 │ │ │ │ - subseq r9, pc, r6, asr #27 │ │ │ │ - rsbeq r5, r1, r4, lsl #18 │ │ │ │ - subseq r9, pc, r8, lsr #27 │ │ │ │ - rsbeq r5, r1, r6, ror #17 │ │ │ │ - subseq r9, pc, sl, lsl #27 │ │ │ │ - rsbeq r5, r1, r6, asr #17 │ │ │ │ - subseq r9, pc, ip, ror #26 │ │ │ │ - rsbeq r5, r1, r8, lsr #17 │ │ │ │ - subseq r9, pc, ip, asr #26 │ │ │ │ - rsbeq r5, r1, lr, ror #16 │ │ │ │ - rsbeq r5, r1, r2, lsr #15 │ │ │ │ - subseq r7, pc, r6, lsr #2 │ │ │ │ - strdeq r5, [r1], #-96 @ 0xffffffa0 @ │ │ │ │ - @ instruction: 0x005f9b98 │ │ │ │ - ldrdeq r5, [r1], #-102 @ 0xffffff9a @ │ │ │ │ - subseq r9, pc, ip, ror fp @ │ │ │ │ - strhteq r5, [r1], #-108 @ 0xffffff94 │ │ │ │ - subseq r9, pc, r2, ror #22 │ │ │ │ - rsbeq r5, r1, r2, lsr #13 │ │ │ │ - subseq r9, pc, r8, asr #22 │ │ │ │ - subseq r5, pc, r6, lsl #13 │ │ │ │ - rsbeq r5, r1, r4, ror r6 │ │ │ │ - subseq r9, pc, ip, lsl fp @ │ │ │ │ - subseq r5, pc, r0, lsr r6 @ │ │ │ │ - rsbeq r5, r1, r4, asr #12 │ │ │ │ - subseq r9, pc, ip, ror #21 │ │ │ │ - rsbeq r5, r1, r4, lsr #12 │ │ │ │ - subseq r9, pc, sl, asr #21 │ │ │ │ - rsbeq r5, r1, sl, lsl #12 │ │ │ │ - ldrheq r9, [pc], #-160 @ │ │ │ │ - rsbeq r5, r1, lr, asr #11 │ │ │ │ + rsbeq r5, r1, sl, asr #23 │ │ │ │ + subseq sl, pc, r0, ror r0 @ │ │ │ │ + rsbeq r5, r1, r8, ror #22 │ │ │ │ + subseq sl, pc, lr │ │ │ │ + rsbeq r5, r1, ip, asr #22 │ │ │ │ + ldrsheq r9, [pc], #-240 @ │ │ │ │ + rsbeq r5, r1, r8, lsr #22 │ │ │ │ + subseq r9, pc, ip, asr #31 │ │ │ │ + strdeq r5, [r1], #-168 @ 0xffffff58 @ │ │ │ │ + @ instruction: 0x005f9f9e │ │ │ │ + rsbeq r5, r1, lr, asr sl │ │ │ │ + rsbeq r5, r1, sl, lsr sl │ │ │ │ + rsbeq r5, r1, r6, lsr #19 │ │ │ │ + subseq r9, pc, sl, asr #28 │ │ │ │ + rsbeq r5, r1, r6, ror r9 │ │ │ │ + subseq r9, pc, ip, lsl lr @ │ │ │ │ + rsbeq r5, r1, r8, asr r9 │ │ │ │ + ldrsheq r9, [pc], #-222 @ │ │ │ │ + rsbeq r5, r1, r8, lsr #18 │ │ │ │ + subseq r9, pc, lr, asr #27 │ │ │ │ + rsbeq r5, r1, ip, lsl #18 │ │ │ │ + ldrheq r9, [pc], #-208 @ │ │ │ │ + rsbeq r5, r1, lr, ror #17 │ │ │ │ + @ instruction: 0x005f9d92 │ │ │ │ + rsbeq r5, r1, lr, asr #17 │ │ │ │ + subseq r9, pc, r4, ror sp @ │ │ │ │ + strhteq r5, [r1], #-128 @ 0xffffff80 │ │ │ │ + subseq r9, pc, r4, asr sp @ │ │ │ │ + rsbeq r5, r1, r6, ror r8 │ │ │ │ + rsbeq r5, r1, sl, lsr #15 │ │ │ │ + subseq r7, pc, lr, lsr #2 │ │ │ │ + strdeq r5, [r1], #-104 @ 0xffffff98 @ │ │ │ │ + subseq r9, pc, r0, lsr #23 │ │ │ │ + ldrdeq r5, [r1], #-110 @ 0xffffff92 @ │ │ │ │ + subseq r9, pc, r4, lsl #23 │ │ │ │ + rsbeq r5, r1, r4, asr #13 │ │ │ │ + subseq r9, pc, sl, ror #22 │ │ │ │ + rsbeq r5, r1, sl, lsr #13 │ │ │ │ + subseq r9, pc, r0, asr fp @ │ │ │ │ + subseq r5, pc, lr, lsl #13 │ │ │ │ + rsbeq r5, r1, ip, ror r6 │ │ │ │ + subseq r9, pc, r4, lsr #22 │ │ │ │ + subseq r5, pc, r8, lsr r6 @ │ │ │ │ + rsbeq r5, r1, ip, asr #12 │ │ │ │ + ldrsheq r9, [pc], #-164 @ │ │ │ │ + rsbeq r5, r1, ip, lsr #12 │ │ │ │ + ldrsbeq r9, [pc], #-162 @ │ │ │ │ + rsbeq r5, r1, r2, lsl r6 │ │ │ │ + ldrheq r9, [pc], #-168 @ │ │ │ │ + ldrdeq r5, [r1], #-86 @ 0xffffffaa @ │ │ │ │ andeq r0, r0, r4, ror #28 │ │ │ │ andeq r2, r0, sp, lsl #5 │ │ │ │ @ instruction: 0xffffe409 │ │ │ │ - ldrdeq r5, [r1], #-92 @ 0xffffffa4 @ │ │ │ │ - rsbeq r5, r1, lr, ror #11 │ │ │ │ - rsbeq r5, r1, r0, lsl #12 │ │ │ │ + rsbeq r5, r1, r4, ror #11 │ │ │ │ + strdeq r5, [r1], #-86 @ 0xffffffaa @ │ │ │ │ + rsbeq r5, r1, r8, lsl #12 │ │ │ │ ldrsbtcc pc, [r0], r0 @ │ │ │ │ ldrdcs pc, [r0], #131 @ 0x83 @ │ │ │ │ vmlsl.s8 q9, d1, d0 │ │ │ │ ldc 4, cr8, [r3, #352] @ 0x160 │ │ │ │ stmibvs r2!, {r1, r4, r8, r9, fp, ip, sp, lr} │ │ │ │ @ instruction: 0x3180f892 │ │ │ │ biceq pc, r0, #3 │ │ │ │ @@ -484541,22 +484541,22 @@ │ │ │ │ stmdacs r1, {r0, r2, r6, r7, r9, fp, ip, sp, lr, pc} │ │ │ │ tstphi r2, #64 @ p-variant is OBSOLETE @ 0x40 │ │ │ │ @ instruction: 0x4621683b │ │ │ │ @ instruction: 0x9e209a12 │ │ │ │ ldmdavs r0, {r0, r1, r3, r4, r7, fp, sp, lr} │ │ │ │ ldmibvs sl, {r0, r1, r3, r5, sl, lr}^ │ │ │ │ eorcs pc, r6, r2, asr r8 @ │ │ │ │ - bvs 885580 │ │ │ │ + bvs 885580 │ │ │ │ andsvs r3, sl, #268435456 @ 0x10000000 │ │ │ │ ldc2l 2, cr15, [r2, #628]! @ 0x274 │ │ │ │ @ instruction: 0xf0402801 │ │ │ │ blls e8d1c8 │ │ │ │ teqls r2, #67108864 @ 0x4000000 │ │ │ │ movwcc r9, #6958 @ 0x1b2e │ │ │ │ - blls 8512cc │ │ │ │ + blls 8512cc │ │ │ │ ldmdavs fp, {r1, r2, r3, r5, r8, fp, ip, pc} │ │ │ │ eorscs pc, r8, r3, asr r8 @ │ │ │ │ biceq lr, r8, #3072 @ 0xc00 │ │ │ │ vhsub.u8 d20, d16, d10 │ │ │ │ ldmdavs fp, {r0, r1, r3, r5, r8, r9, pc}^ │ │ │ │ vmulls.f32 s18, s22, s29 │ │ │ │ eorls pc, r2, r3, asr r8 @ │ │ │ │ @@ -484571,15 +484571,15 @@ │ │ │ │ orrseq r1, r2, r2, lsl #9 │ │ │ │ stmib r4, {r1, r2, r3, r4, r7, ip, lr}^ │ │ │ │ vsub.i8 d25, d2, d1 │ │ │ │ ldmdavs fp!, {r0, r1, r2, r6, r9, fp, ip, sp, lr, pc} │ │ │ │ vst4.32 {d22,d24,d26,d28}, [pc :128], r0 │ │ │ │ cdpls 1, 2, cr6, cr12, cr0, {4} │ │ │ │ @ instruction: 0x4630689b │ │ │ │ - bvs 87d71c │ │ │ │ + bvs 87d71c │ │ │ │ ldrdcc pc, [r0], -sl │ │ │ │ bls f10ef8 │ │ │ │ eorcc pc, r8, r3, asr r8 @ │ │ │ │ andls pc, r0, sp, asr #17 │ │ │ │ ldrsbcc pc, [r4], #131 @ 0x83 @ │ │ │ │ blx feea9214 │ │ │ │ ldmdbls r0, {r0, r1, r3, r4, r5, fp, sp, lr} │ │ │ │ @@ -484716,15 +484716,15 @@ │ │ │ │ @ instruction: 0xf0402801 │ │ │ │ blls 120cd08 │ │ │ │ bls cbe38c │ │ │ │ orreq lr, r2, #3072 @ 0xc00 │ │ │ │ subs r9, sl, lr, lsr #6 │ │ │ │ andhi pc, r0, pc, lsr #7 │ │ │ │ ... │ │ │ │ - rsbeq ip, r0, r4, ror #3 │ │ │ │ + rsbeq ip, r0, ip, ror #3 │ │ │ │ ldrtmi r9, [r0], -lr, lsr #22 │ │ │ │ @ instruction: 0x464b681a │ │ │ │ stmdavc lr, {r0, r2, r3, r6, r7, r8, fp, sp, lr, pc} │ │ │ │ @ instruction: 0xf892970d │ │ │ │ vmov.i32 , #157 @ 0x0000009d │ │ │ │ smlabbls ip, r0, r1, r0 │ │ │ │ @ instruction: 0xf892992c │ │ │ │ @@ -485094,59 +485094,59 @@ │ │ │ │ ldmdami r2!, {r0, r3, r8, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ mvnscc pc, pc, asr #32 │ │ │ │ @ instruction: 0xf62a4478 │ │ │ │ @ instruction: 0xf7feffc3 │ │ │ │ svclt 0x0000bfc2 │ │ │ │ @ instruction: 0xffffffff │ │ │ │ @ instruction: 0xffefffff │ │ │ │ - mlseq r1, sl, pc, r4 @ │ │ │ │ - subseq r9, pc, r0, asr #8 │ │ │ │ - rsbeq r4, r1, sl, ror pc │ │ │ │ - subseq r9, pc, r0, lsr #8 │ │ │ │ - rsbeq r4, r1, lr, asr pc │ │ │ │ - subseq r9, pc, r4, lsl #8 │ │ │ │ - rsbeq r4, r1, lr, lsr pc │ │ │ │ - subseq r9, pc, r4, ror #7 │ │ │ │ - rsbeq r4, r1, sl, lsl #29 │ │ │ │ - subseq r9, pc, r2, lsr r3 @ │ │ │ │ - rsbeq r4, r1, lr, ror #28 │ │ │ │ - subseq r9, pc, r6, lsl r3 @ │ │ │ │ - rsbeq r4, r1, r4, asr lr │ │ │ │ - ldrsheq r9, [pc], #-44 @ │ │ │ │ - rsbeq r4, r1, sl, lsr lr │ │ │ │ - subseq r9, pc, r0, ror #5 │ │ │ │ - rsbeq r4, r1, ip, lsl lr │ │ │ │ - subseq r9, pc, r2, asr #5 │ │ │ │ - rsbeq r4, r1, r0, lsl #28 │ │ │ │ - subseq r9, pc, r6, lsr #5 │ │ │ │ - rsbeq r4, r1, r4, ror #27 │ │ │ │ - subseq r9, pc, sl, lsl #5 │ │ │ │ - rsbeq r4, r1, sl, asr #27 │ │ │ │ - subseq r9, pc, r0, ror r2 @ │ │ │ │ - rsbeq r4, r1, lr, lsr #27 │ │ │ │ - subseq r9, pc, r4, asr r2 @ │ │ │ │ - mlseq r1, r2, sp, r4 │ │ │ │ - subseq r9, pc, r8, lsr r2 @ │ │ │ │ - rsbeq r4, r1, r6, ror sp │ │ │ │ - subseq r9, pc, ip, lsl r2 @ │ │ │ │ - rsbeq r4, r1, r6, asr sp │ │ │ │ - ldrsheq r9, [pc], #-30 @ │ │ │ │ - rsbeq r4, r1, r8, lsr sp │ │ │ │ - subseq r9, pc, r0, ror #3 │ │ │ │ - rsbeq r4, r1, sl, lsl sp │ │ │ │ - subseq r9, pc, r2, asr #3 │ │ │ │ - strdeq r4, [r1], #-204 @ 0xffffff34 @ │ │ │ │ - subseq r9, pc, r4, lsr #3 │ │ │ │ - ldrdeq r4, [r1], #-206 @ 0xffffff32 @ │ │ │ │ - subseq r9, pc, r6, lsl #3 │ │ │ │ - rsbeq r5, r0, r6, ror #10 │ │ │ │ - rsbeq r4, r1, r4, ror #21 │ │ │ │ - subseq r8, pc, ip, lsl #31 │ │ │ │ - rsbeq r4, r1, sl, asr #21 │ │ │ │ - subseq r8, pc, r0, ror pc @ │ │ │ │ + rsbeq r4, r1, r2, lsr #31 │ │ │ │ + subseq r9, pc, r8, asr #8 │ │ │ │ + rsbeq r4, r1, r2, lsl #31 │ │ │ │ + subseq r9, pc, r8, lsr #8 │ │ │ │ + rsbeq r4, r1, r6, ror #30 │ │ │ │ + subseq r9, pc, ip, lsl #8 │ │ │ │ + rsbeq r4, r1, r6, asr #30 │ │ │ │ + subseq r9, pc, ip, ror #7 │ │ │ │ + mlseq r1, r2, lr, r4 │ │ │ │ + subseq r9, pc, sl, lsr r3 @ │ │ │ │ + rsbeq r4, r1, r6, ror lr │ │ │ │ + subseq r9, pc, lr, lsl r3 @ │ │ │ │ + rsbeq r4, r1, ip, asr lr │ │ │ │ + subseq r9, pc, r4, lsl #6 │ │ │ │ + rsbeq r4, r1, r2, asr #28 │ │ │ │ + subseq r9, pc, r8, ror #5 │ │ │ │ + rsbeq r4, r1, r4, lsr #28 │ │ │ │ + subseq r9, pc, sl, asr #5 │ │ │ │ + rsbeq r4, r1, r8, lsl #28 │ │ │ │ + subseq r9, pc, lr, lsr #5 │ │ │ │ + rsbeq r4, r1, ip, ror #27 │ │ │ │ + @ instruction: 0x005f9292 │ │ │ │ + ldrdeq r4, [r1], #-210 @ 0xffffff2e @ │ │ │ │ + subseq r9, pc, r8, ror r2 @ │ │ │ │ + strhteq r4, [r1], #-214 @ 0xffffff2a │ │ │ │ + subseq r9, pc, ip, asr r2 @ │ │ │ │ + mlseq r1, sl, sp, r4 │ │ │ │ + subseq r9, pc, r0, asr #4 │ │ │ │ + rsbeq r4, r1, lr, ror sp │ │ │ │ + subseq r9, pc, r4, lsr #4 │ │ │ │ + rsbeq r4, r1, lr, asr sp │ │ │ │ + subseq r9, pc, r6, lsl #4 │ │ │ │ + rsbeq r4, r1, r0, asr #26 │ │ │ │ + subseq r9, pc, r8, ror #3 │ │ │ │ + rsbeq r4, r1, r2, lsr #26 │ │ │ │ + subseq r9, pc, sl, asr #3 │ │ │ │ + rsbeq r4, r1, r4, lsl #26 │ │ │ │ + subseq r9, pc, ip, lsr #3 │ │ │ │ + rsbeq r4, r1, r6, ror #25 │ │ │ │ + subseq r9, pc, lr, lsl #3 │ │ │ │ + rsbeq r5, r0, lr, ror #10 │ │ │ │ + rsbeq r4, r1, ip, ror #21 │ │ │ │ + @ instruction: 0x005f8f94 │ │ │ │ + ldrdeq r4, [r1], #-162 @ 0xffffff5e @ │ │ │ │ + subseq r8, pc, r8, ror pc @ │ │ │ │ ssatcc pc, #17, pc, asr #17 @ │ │ │ │ @ instruction: 0xf8dd46d4 │ │ │ │ strbmi sl, [r4], -r0, asr #1 │ │ │ │ uxtabmi r4, r0, fp, ror #8 │ │ │ │ teqls r4, #12, 6 @ 0x30000000 │ │ │ │ ssatcc pc, #1, pc, asr #17 @ │ │ │ │ teqls r6, #2063597568 @ 0x7b000000 │ │ │ │ @@ -485568,32 +485568,32 @@ │ │ │ │ ldrmi r0, [r1], r1, lsl #8 │ │ │ │ svclt 0x0000e759 │ │ │ │ andhi pc, r0, pc, lsr #7 │ │ │ │ stmda r6!, {r0, r2, r4, r7, r9, sl, ip, lr, pc} │ │ │ │ cdpcc 14, 1, cr2, cr1, cr11, {0} │ │ │ │ @ instruction: 0xffffffff │ │ │ │ @ instruction: 0xffefffff │ │ │ │ - rsbeq r4, r1, r8, ror #19 │ │ │ │ - subseq r5, pc, r4, asr #25 │ │ │ │ - ldrsheq r5, [pc], #-188 @ │ │ │ │ - subseq r8, pc, ip, lsl #27 │ │ │ │ - strhteq r4, [r1], #-80 @ 0xffffffb0 │ │ │ │ - subseq r8, pc, r8, asr sl @ │ │ │ │ - rsbeq r4, r1, ip, ror r5 │ │ │ │ - subseq r8, pc, r4, lsr #20 │ │ │ │ - rsbeq r4, r1, lr, asr r5 │ │ │ │ - subseq r8, pc, r6, lsl #20 │ │ │ │ - rsbeq r4, r1, r0, asr #10 │ │ │ │ - subseq r8, pc, r8, ror #19 │ │ │ │ - rsbeq r4, r1, r2, lsr #10 │ │ │ │ - subseq r8, pc, sl, asr #19 │ │ │ │ - rsbeq r4, r1, r4, lsl #10 │ │ │ │ - subseq r8, pc, ip, lsr #19 │ │ │ │ - rsbeq r4, r1, r6, ror #9 │ │ │ │ - subseq r8, pc, lr, lsl #19 │ │ │ │ + strdeq r4, [r1], #-144 @ 0xffffff70 @ │ │ │ │ + subseq r5, pc, ip, asr #25 │ │ │ │ + subseq r5, pc, r4, lsl #24 │ │ │ │ + @ instruction: 0x005f8d94 │ │ │ │ + strhteq r4, [r1], #-88 @ 0xffffffa8 │ │ │ │ + subseq r8, pc, r0, ror #20 │ │ │ │ + rsbeq r4, r1, r4, lsl #11 │ │ │ │ + subseq r8, pc, ip, lsr #20 │ │ │ │ + rsbeq r4, r1, r6, ror #10 │ │ │ │ + subseq r8, pc, lr, lsl #20 │ │ │ │ + rsbeq r4, r1, r8, asr #10 │ │ │ │ + ldrsheq r8, [pc], #-144 @ │ │ │ │ + rsbeq r4, r1, sl, lsr #10 │ │ │ │ + ldrsbeq r8, [pc], #-146 @ │ │ │ │ + rsbeq r4, r1, ip, lsl #10 │ │ │ │ + ldrheq r8, [pc], #-148 @ │ │ │ │ + rsbeq r4, r1, lr, ror #9 │ │ │ │ + @ instruction: 0x005f8996 │ │ │ │ @ instruction: 0xf08e9a20 │ │ │ │ strbmi r0, [r8], r1, lsl #28 │ │ │ │ @ instruction: 0x46d19e32 │ │ │ │ bcs 23f104 │ │ │ │ strcs fp, [r0, #-3860] @ 0xfffff0ec │ │ │ │ streq pc, [r1, #-14] │ │ │ │ svceq 0x0000f1bb │ │ │ │ @@ -485794,32 +485794,32 @@ │ │ │ │ blx 162b21c │ │ │ │ blt ff9ab96c │ │ │ │ andhi pc, r0, pc, lsr #7 │ │ │ │ rscsle sl, r1, #252, 18 @ 0x3f0000 │ │ │ │ svccc 0x0050624d │ │ │ │ strbtvs r6, [r6], -r6, ror #12 │ │ │ │ andsmi r6, r4, r6, ror #12 │ │ │ │ - rsbeq r4, r1, r0, lsr r2 │ │ │ │ - ldrdeq r4, [r1], #-18 @ 0xffffffee @ │ │ │ │ - strhteq r4, [r1], #-14 │ │ │ │ - subseq r8, pc, r6, ror #10 │ │ │ │ - rsbeq r4, r1, r0, lsr #1 │ │ │ │ - subseq r8, pc, r8, asr #10 │ │ │ │ - rsbeq r4, r1, r2, lsl #1 │ │ │ │ - subseq r8, pc, sl, lsr #10 │ │ │ │ - rsbeq r4, r1, r4, rrx │ │ │ │ - subseq r8, pc, ip, lsl #10 │ │ │ │ - rsbeq r4, r1, r6, asr #32 │ │ │ │ - subseq r8, pc, lr, ror #9 │ │ │ │ - rsbeq r4, r1, r8, lsr #32 │ │ │ │ - ldrsbeq r8, [pc], #-64 @ │ │ │ │ - rsbeq r4, r1, r0 │ │ │ │ - subseq r8, pc, r8, lsr #9 │ │ │ │ - rsbeq r3, r1, r2, ror #31 │ │ │ │ - subseq r8, pc, sl, lsl #9 │ │ │ │ + rsbeq r4, r1, r8, lsr r2 │ │ │ │ + ldrdeq r4, [r1], #-26 @ 0xffffffe6 @ │ │ │ │ + rsbeq r4, r1, r6, asr #1 │ │ │ │ + subseq r8, pc, lr, ror #10 │ │ │ │ + rsbeq r4, r1, r8, lsr #1 │ │ │ │ + subseq r8, pc, r0, asr r5 @ │ │ │ │ + rsbeq r4, r1, sl, lsl #1 │ │ │ │ + subseq r8, pc, r2, lsr r5 @ │ │ │ │ + rsbeq r4, r1, ip, rrx │ │ │ │ + subseq r8, pc, r4, lsl r5 @ │ │ │ │ + rsbeq r4, r1, lr, asr #32 │ │ │ │ + ldrsheq r8, [pc], #-70 @ │ │ │ │ + rsbeq r4, r1, r0, lsr r0 │ │ │ │ + ldrsbeq r8, [pc], #-72 @ │ │ │ │ + rsbeq r4, r1, r8 │ │ │ │ + ldrheq r8, [pc], #-64 @ │ │ │ │ + rsbeq r3, r1, sl, ror #31 │ │ │ │ + @ instruction: 0x005f8492 │ │ │ │ vtst.8 d25, d0, d0 │ │ │ │ vqshl.u64 d7, d23, d7 │ │ │ │ @ instruction: 0xf8dffced │ │ │ │ stmdbls r5!, {r2, r3, r4, r5, r6, r7, r9, sl, ip, sp} │ │ │ │ ldrbtmi r2, [fp], #-520 @ 0xfffffdf8 │ │ │ │ @ instruction: 0xf6289400 │ │ │ │ @ instruction: 0x46d1f8d5 │ │ │ │ @@ -486261,86 +486261,86 @@ │ │ │ │ tstpcc fp, r0, asr #4 @ p-variant is OBSOLETE │ │ │ │ andcc r4, ip, r8, ror r4 │ │ │ │ stc2l 6, cr15, [r6, #164]! @ 0xa4 │ │ │ │ strtmi r4, [r1], -fp, asr #16 │ │ │ │ @ instruction: 0xf6294478 │ │ │ │ ldrb pc, [r9, #3745] @ 0xea1 @ │ │ │ │ ... │ │ │ │ - rsbeq r3, r1, r6, asr #30 │ │ │ │ - rsbeq r3, r1, r8, lsr #30 │ │ │ │ - ldrsbeq r8, [pc], #-50 @ │ │ │ │ - rsbeq r3, r1, r6, lsl #29 │ │ │ │ - subseq r8, pc, ip, lsr #6 │ │ │ │ - rsbeq r3, r1, r8, ror #28 │ │ │ │ - ldrheq r8, [pc], #-38 @ │ │ │ │ - rsbeq r3, r1, r8, lsl #27 │ │ │ │ - rsbeq r3, r1, lr, lsl #27 │ │ │ │ - subseq r8, pc, r4, lsr r2 @ │ │ │ │ - rsbeq r3, r1, r2, ror #26 │ │ │ │ - subseq r8, pc, r8, lsl #4 │ │ │ │ - rsbeq r3, r1, r8, lsl sp │ │ │ │ - ldrdeq r3, [r1], #-192 @ 0xffffff40 @ │ │ │ │ - subseq r8, pc, r6, ror r1 @ │ │ │ │ - strhteq r3, [r1], #-196 @ 0xffffff3c │ │ │ │ - subseq r8, pc, sl, asr r1 @ │ │ │ │ - rsbeq r3, r1, r6, lsl #25 │ │ │ │ - subseq r8, pc, ip, lsr #2 │ │ │ │ - rsbeq r3, r1, sl, ror #24 │ │ │ │ - subseq r8, pc, lr, lsl #2 │ │ │ │ - rsbeq r3, r1, r6, asr #24 │ │ │ │ - subseq r8, pc, ip, ror #1 │ │ │ │ - rsbeq r3, r1, r4, lsr #24 │ │ │ │ - subseq r8, pc, r8, asr #1 │ │ │ │ - rsbeq r3, r1, r4, lsl #24 │ │ │ │ - subseq r8, pc, sl, lsr #1 │ │ │ │ - strhteq r3, [r1], #-186 @ 0xffffff46 │ │ │ │ - subseq r8, pc, r2, rrx │ │ │ │ - rsbeq r3, r1, r0, lsr #23 │ │ │ │ - subseq r8, pc, r8, asr #32 │ │ │ │ - rsbeq r3, r1, r4, lsl #23 │ │ │ │ - subseq r8, pc, ip, lsr #32 │ │ │ │ - rsbeq r3, r1, r6, ror #22 │ │ │ │ - subseq r8, pc, lr │ │ │ │ - rsbeq r3, r1, r2, lsr fp │ │ │ │ - ldrsbeq r7, [pc], #-248 @ │ │ │ │ - rsbeq r3, r1, r0, lsl #24 │ │ │ │ - rsbeq r3, r1, r0, lsr #21 │ │ │ │ - subseq r7, pc, r8, asr #30 │ │ │ │ - subseq r3, pc, r2, lsl #21 │ │ │ │ - rsbeq r3, r1, r0, ror sl │ │ │ │ - subseq r7, pc, r8, lsl pc @ │ │ │ │ - rsbeq r3, r1, r6, asr sl │ │ │ │ - ldrsheq r7, [pc], #-238 @ │ │ │ │ - rsbeq r3, r1, r8, lsr #22 │ │ │ │ - rsbeq r3, r1, ip, lsl #20 │ │ │ │ - ldrheq r7, [pc], #-228 @ │ │ │ │ - rsbeq r3, r1, r4, ror #19 │ │ │ │ - subseq r7, pc, ip, lsl #29 │ │ │ │ - subseq r3, pc, r2, lsr #19 │ │ │ │ - strhteq r3, [r1], #-152 @ 0xffffff68 │ │ │ │ - subseq r7, pc, r0, ror #28 │ │ │ │ - rsbeq sl, r0, sl, lsl #21 │ │ │ │ - rsbeq r3, r1, ip, lsl #19 │ │ │ │ - subseq r7, pc, r4, lsr lr @ │ │ │ │ - rsbeq r3, r1, r2, ror #18 │ │ │ │ - subseq r7, pc, sl, lsl #28 │ │ │ │ - rsbeq r3, r1, r8, lsr r9 │ │ │ │ - subseq r7, pc, r0, ror #27 │ │ │ │ - @ instruction: 0x005f4c9a │ │ │ │ - rsbeq r3, r1, ip, lsl #18 │ │ │ │ - ldrheq r7, [pc], #-212 @ │ │ │ │ - ldrsheq r4, [pc], #-240 @ │ │ │ │ - ldrdeq r3, [r1], #-142 @ 0xffffff72 @ │ │ │ │ - subseq r7, pc, r6, lsl #27 │ │ │ │ - subseq r5, pc, r8, ror #5 │ │ │ │ - strhteq r3, [r1], #-130 @ 0xffffff7e │ │ │ │ - subseq r7, pc, sl, asr sp @ │ │ │ │ - mlseq r0, ip, r9, sl │ │ │ │ - rsbeq r3, r1, r4, lsl #17 │ │ │ │ - subseq r7, pc, ip, lsr #26 │ │ │ │ + rsbeq r3, r1, lr, asr #30 │ │ │ │ + rsbeq r3, r1, r0, lsr pc │ │ │ │ + ldrsbeq r8, [pc], #-58 @ │ │ │ │ + rsbeq r3, r1, lr, lsl #29 │ │ │ │ + subseq r8, pc, r4, lsr r3 @ │ │ │ │ + rsbeq r3, r1, r0, ror lr │ │ │ │ + ldrheq r8, [pc], #-46 @ │ │ │ │ + mlseq r1, r0, sp, r3 │ │ │ │ + mlseq r1, r6, sp, r3 │ │ │ │ + subseq r8, pc, ip, lsr r2 @ │ │ │ │ + rsbeq r3, r1, sl, ror #26 │ │ │ │ + subseq r8, pc, r0, lsl r2 @ │ │ │ │ + rsbeq r3, r1, r0, lsr #26 │ │ │ │ + ldrdeq r3, [r1], #-200 @ 0xffffff38 @ │ │ │ │ + subseq r8, pc, lr, ror r1 @ │ │ │ │ + strhteq r3, [r1], #-204 @ 0xffffff34 │ │ │ │ + subseq r8, pc, r2, ror #2 │ │ │ │ + rsbeq r3, r1, lr, lsl #25 │ │ │ │ + subseq r8, pc, r4, lsr r1 @ │ │ │ │ + rsbeq r3, r1, r2, ror ip │ │ │ │ + subseq r8, pc, r6, lsl r1 @ │ │ │ │ + rsbeq r3, r1, lr, asr #24 │ │ │ │ + ldrsheq r8, [pc], #-4 @ │ │ │ │ + rsbeq r3, r1, ip, lsr #24 │ │ │ │ + ldrsbeq r8, [pc], #-0 @ │ │ │ │ + rsbeq r3, r1, ip, lsl #24 │ │ │ │ + ldrheq r8, [pc], #-2 @ │ │ │ │ + rsbeq r3, r1, r2, asr #23 │ │ │ │ + subseq r8, pc, sl, rrx │ │ │ │ + rsbeq r3, r1, r8, lsr #23 │ │ │ │ + subseq r8, pc, r0, asr r0 @ │ │ │ │ + rsbeq r3, r1, ip, lsl #23 │ │ │ │ + subseq r8, pc, r4, lsr r0 @ │ │ │ │ + rsbeq r3, r1, lr, ror #22 │ │ │ │ + subseq r8, pc, r6, lsl r0 @ │ │ │ │ + rsbeq r3, r1, sl, lsr fp │ │ │ │ + subseq r7, pc, r0, ror #31 │ │ │ │ + rsbeq r3, r1, r8, lsl #24 │ │ │ │ + rsbeq r3, r1, r8, lsr #21 │ │ │ │ + subseq r7, pc, r0, asr pc @ │ │ │ │ + subseq r3, pc, sl, lsl #21 │ │ │ │ + rsbeq r3, r1, r8, ror sl │ │ │ │ + subseq r7, pc, r0, lsr #30 │ │ │ │ + rsbeq r3, r1, lr, asr sl │ │ │ │ + subseq r7, pc, r6, lsl #30 │ │ │ │ + rsbeq r3, r1, r0, lsr fp │ │ │ │ + rsbeq r3, r1, r4, lsl sl │ │ │ │ + ldrheq r7, [pc], #-236 @ │ │ │ │ + rsbeq r3, r1, ip, ror #19 │ │ │ │ + @ instruction: 0x005f7e94 │ │ │ │ + subseq r3, pc, sl, lsr #19 │ │ │ │ + rsbeq r3, r1, r0, asr #19 │ │ │ │ + subseq r7, pc, r8, ror #28 │ │ │ │ + mlseq r0, r2, sl, sl │ │ │ │ + mlseq r1, r4, r9, r3 │ │ │ │ + subseq r7, pc, ip, lsr lr @ │ │ │ │ + rsbeq r3, r1, sl, ror #18 │ │ │ │ + subseq r7, pc, r2, lsl lr @ │ │ │ │ + rsbeq r3, r1, r0, asr #18 │ │ │ │ + subseq r7, pc, r8, ror #27 │ │ │ │ + subseq r4, pc, r2, lsr #25 │ │ │ │ + rsbeq r3, r1, r4, lsl r9 │ │ │ │ + ldrheq r7, [pc], #-220 @ │ │ │ │ + ldrsheq r4, [pc], #-248 @ │ │ │ │ + rsbeq r3, r1, r6, ror #17 │ │ │ │ + subseq r7, pc, lr, lsl #27 │ │ │ │ + ldrsheq r5, [pc], #-32 @ │ │ │ │ + strhteq r3, [r1], #-138 @ 0xffffff76 │ │ │ │ + subseq r7, pc, r2, ror #26 │ │ │ │ + rsbeq sl, r0, r4, lsr #19 │ │ │ │ + rsbeq r3, r1, ip, lsl #17 │ │ │ │ + subseq r7, pc, r4, lsr sp @ │ │ │ │ vceq.i8 d22, d13, d16 │ │ │ │ strmi pc, [r4], -r7, lsl #30 │ │ │ │ andle r2, ip, r1, lsl #16 │ │ │ │ vadd.i8 q10, q8, q9 │ │ │ │ ldrbtmi r3, [r8], #-286 @ 0xfffffee2 │ │ │ │ @ instruction: 0xf629300c │ │ │ │ stmiami r0!, {r0, r1, r2, r3, r4, r5, r8, sl, fp, ip, sp, lr, pc}^ │ │ │ │ @@ -486563,47 +486563,47 @@ │ │ │ │ vadd.i8 d20, d0, d21 │ │ │ │ ldrbtmi r3, [r8], #-314 @ 0xfffffec6 │ │ │ │ @ instruction: 0xf629300c │ │ │ │ stmdami r3!, {r0, r1, r2, r7, r8, r9, fp, ip, sp, lr, pc} │ │ │ │ ldrbtmi r4, [r8], #-1569 @ 0xfffff9df │ │ │ │ mcrr2 6, 2, pc, r2, cr9 @ │ │ │ │ bllt 20ac590 │ │ │ │ - rsbeq r3, r1, r6, lsr r7 │ │ │ │ - ldrsbeq r7, [pc], #-190 @ │ │ │ │ - rsbeq r3, r1, sl, asr r6 │ │ │ │ - subseq r7, pc, r2, lsl #22 │ │ │ │ - rsbeq r3, r1, r0, asr #12 │ │ │ │ - subseq r7, pc, r8, ror #21 │ │ │ │ - subseq r4, pc, r8, lsl r9 @ │ │ │ │ - rsbeq r3, r1, r2, lsl r6 │ │ │ │ - ldrheq r7, [pc], #-170 @ │ │ │ │ - strdeq r3, [r1], #-88 @ 0xffffffa8 @ │ │ │ │ - subseq r7, pc, r0, lsr #21 │ │ │ │ - ldrdeq r3, [r1], #-94 @ 0xffffffa2 @ │ │ │ │ - subseq r7, pc, r6, lsl #21 │ │ │ │ - subseq r4, pc, ip, ror #16 │ │ │ │ - rsbeq r3, r1, lr, lsr #11 │ │ │ │ - subseq r7, pc, r6, asr sl @ │ │ │ │ - @ instruction: 0x005f4894 │ │ │ │ - rsbeq r3, r1, lr, asr #10 │ │ │ │ - ldrsheq r7, [pc], #-150 @ │ │ │ │ - rsbeq r3, r1, r6, lsl #10 │ │ │ │ - subseq r7, pc, lr, lsr #19 │ │ │ │ - rsbeq r3, r1, ip, ror #9 │ │ │ │ - @ instruction: 0x005f7994 │ │ │ │ - strhteq r3, [r1], #-74 @ 0xffffffb6 │ │ │ │ - rsbeq r3, r1, r0, asr r4 │ │ │ │ - ldrsheq r7, [pc], #-136 @ │ │ │ │ - rsbeq r3, r1, r4, lsr r4 │ │ │ │ - ldrsbeq r7, [pc], #-140 @ │ │ │ │ - subseq r4, pc, r2, asr #14 │ │ │ │ - rsbeq r3, r1, r6, lsl #8 │ │ │ │ - subseq r7, pc, lr, lsr #17 │ │ │ │ - rsbeq r3, r1, r6, asr #7 │ │ │ │ - subseq r7, pc, lr, ror #16 │ │ │ │ + rsbeq r3, r1, lr, lsr r7 │ │ │ │ + subseq r7, pc, r6, ror #23 │ │ │ │ + rsbeq r3, r1, r2, ror #12 │ │ │ │ + subseq r7, pc, sl, lsl #22 │ │ │ │ + rsbeq r3, r1, r8, asr #12 │ │ │ │ + ldrsheq r7, [pc], #-160 @ │ │ │ │ + subseq r4, pc, r0, lsr #18 │ │ │ │ + rsbeq r3, r1, sl, lsl r6 │ │ │ │ + subseq r7, pc, r2, asr #21 │ │ │ │ + rsbeq r3, r1, r0, lsl #12 │ │ │ │ + subseq r7, pc, r8, lsr #21 │ │ │ │ + rsbeq r3, r1, r6, ror #11 │ │ │ │ + subseq r7, pc, lr, lsl #21 │ │ │ │ + subseq r4, pc, r4, ror r8 @ │ │ │ │ + strhteq r3, [r1], #-86 @ 0xffffffaa │ │ │ │ + subseq r7, pc, lr, asr sl @ │ │ │ │ + @ instruction: 0x005f489c │ │ │ │ + rsbeq r3, r1, r6, asr r5 │ │ │ │ + ldrsheq r7, [pc], #-158 @ │ │ │ │ + rsbeq r3, r1, lr, lsl #10 │ │ │ │ + ldrheq r7, [pc], #-150 @ │ │ │ │ + strdeq r3, [r1], #-68 @ 0xffffffbc @ │ │ │ │ + @ instruction: 0x005f799c │ │ │ │ + rsbeq r3, r1, r2, asr #9 │ │ │ │ + rsbeq r3, r1, r8, asr r4 │ │ │ │ + subseq r7, pc, r0, lsl #18 │ │ │ │ + rsbeq r3, r1, ip, lsr r4 │ │ │ │ + subseq r7, pc, r4, ror #17 │ │ │ │ + subseq r4, pc, sl, asr #14 │ │ │ │ + rsbeq r3, r1, lr, lsl #8 │ │ │ │ + ldrheq r7, [pc], #-134 @ │ │ │ │ + rsbeq r3, r1, lr, asr #7 │ │ │ │ + subseq r7, pc, r6, ror r8 @ │ │ │ │ mvnsmi lr, #737280 @ 0xb4000 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ blhi 2a9ad8 >::_M_default_append(unsigned int)@@Base+0x26f14> │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00c8f8cc │ │ │ │ addlt r6, r5, lr, lsl #16 │ │ │ │ bvs fe629e50 │ │ │ │ @@ -486999,73 +486999,73 @@ │ │ │ │ bvc ffa40b08 │ │ │ │ svccc 0x00efae14 │ │ │ │ ... │ │ │ │ ldmibls r9, {r1, r3, r4, r7, r8, fp, ip, pc} │ │ │ │ svccc 0x00e99999 │ │ │ │ rsbeq r0, fp, r6, ror #3 │ │ │ │ @ instruction: 0x000011b8 │ │ │ │ - rsbeq r3, r1, r4, ror #1 │ │ │ │ + rsbeq r3, r1, ip, ror #1 │ │ │ │ @ instruction: 0xffffc5cb │ │ │ │ - ldrdeq r3, [r1], #-20 @ 0xffffffec @ │ │ │ │ - ldrdeq r3, [r1], #-6 @ │ │ │ │ + ldrdeq r3, [r1], #-28 @ 0xffffffe4 @ │ │ │ │ + ldrdeq r3, [r1], #-14 @ │ │ │ │ @ instruction: 0x000004b3 │ │ │ │ - mlseq r1, r0, r0, r3 │ │ │ │ - subseq r7, pc, r8, lsr r5 @ │ │ │ │ + mlseq r1, r8, r0, r3 │ │ │ │ + subseq r7, pc, r0, asr #10 │ │ │ │ rsbeq r0, fp, r6, asr #2 │ │ │ │ - rsbeq r3, r1, ip, asr r0 │ │ │ │ - subseq r7, pc, r4, lsl #10 │ │ │ │ + rsbeq r3, r1, r4, rrx │ │ │ │ + subseq r7, pc, ip, lsl #10 │ │ │ │ @ instruction: 0xffffbebb │ │ │ │ - rsbeq ip, r0, r2, ror #1 │ │ │ │ - rsbeq r3, r1, r4, ror #2 │ │ │ │ - strdeq r2, [r1], #-244 @ 0xffffff0c @ │ │ │ │ - @ instruction: 0x005f749c │ │ │ │ - ldrdeq r2, [r1], #-250 @ 0xffffff06 @ │ │ │ │ - subseq r7, pc, r2, lsl #9 │ │ │ │ - rsbeq r3, r1, r8, lsl r1 │ │ │ │ + rsbeq ip, r0, sl, ror #1 │ │ │ │ + rsbeq r3, r1, ip, ror #2 │ │ │ │ + strdeq r2, [r1], #-252 @ 0xffffff04 @ │ │ │ │ + subseq r7, pc, r4, lsr #9 │ │ │ │ + rsbeq r2, r1, r2, ror #31 │ │ │ │ + subseq r7, pc, sl, lsl #9 │ │ │ │ + rsbeq r3, r1, r0, lsr #2 │ │ │ │ + rsbeq r3, r1, r2, asr r1 │ │ │ │ rsbeq r3, r1, sl, asr #2 │ │ │ │ - rsbeq r3, r1, r2, asr #2 │ │ │ │ + rsbeq r3, r1, r0, ror r1 │ │ │ │ + rsbeq r2, r1, r0, ror pc │ │ │ │ + subseq r7, pc, r8, lsl r4 @ │ │ │ │ + rsbeq r2, r1, r6, asr pc │ │ │ │ + ldrsheq r7, [pc], #-62 @ │ │ │ │ rsbeq r3, r1, r8, ror #2 │ │ │ │ - rsbeq r2, r1, r8, ror #30 │ │ │ │ - subseq r7, pc, r0, lsl r4 @ │ │ │ │ - rsbeq r2, r1, lr, asr #30 │ │ │ │ - ldrsheq r7, [pc], #-54 @ │ │ │ │ - rsbeq r3, r1, r0, ror #2 │ │ │ │ - rsbeq r3, r1, ip, lsl r1 │ │ │ │ - rsbeq r2, r1, ip, lsl #30 │ │ │ │ - ldrheq r7, [pc], #-52 @ │ │ │ │ + rsbeq r3, r1, r4, lsr #2 │ │ │ │ + rsbeq r2, r1, r4, lsl pc │ │ │ │ + ldrheq r7, [pc], #-60 @ │ │ │ │ + rsbeq r3, r1, r8, lsr r1 │ │ │ │ + rsbeq r3, r1, ip, asr r1 │ │ │ │ + rsbeq r2, r1, ip, asr #29 │ │ │ │ + subseq r7, pc, r4, ror r3 @ │ │ │ │ + rsbeq r2, r1, lr, lsr #29 │ │ │ │ + subseq r7, pc, r4, asr r3 @ │ │ │ │ + rsbeq r3, r1, r6, lsr #2 │ │ │ │ rsbeq r3, r1, r0, lsr r1 │ │ │ │ - rsbeq r3, r1, r4, asr r1 │ │ │ │ - rsbeq r2, r1, r4, asr #29 │ │ │ │ - subseq r7, pc, ip, ror #6 │ │ │ │ - rsbeq r2, r1, r6, lsr #29 │ │ │ │ - subseq r7, pc, ip, asr #6 │ │ │ │ - rsbeq r3, r1, lr, lsl r1 │ │ │ │ - rsbeq r3, r1, r8, lsr #2 │ │ │ │ - rsbeq r2, r1, r0, ror #28 │ │ │ │ - subseq r7, pc, r8, lsl #6 │ │ │ │ - rsbeq ip, r0, r2, lsr #10 │ │ │ │ + rsbeq r2, r1, r8, ror #28 │ │ │ │ + subseq r7, pc, r0, lsl r3 @ │ │ │ │ + rsbeq ip, r0, sl, lsr #10 │ │ │ │ + strdeq r3, [r1], #-12 @ │ │ │ │ + rsbeq r2, r1, sl, lsr #28 │ │ │ │ + ldrsbeq r7, [pc], #-34 @ │ │ │ │ + rsbeq r3, r1, r6, ror #1 │ │ │ │ + rsbeq r3, r1, r4, lsl r1 │ │ │ │ + strdeq r2, [r1], #-208 @ 0xffffff30 @ │ │ │ │ + @ instruction: 0x005f7298 │ │ │ │ strdeq r3, [r1], #-4 @ │ │ │ │ - rsbeq r2, r1, r2, lsr #28 │ │ │ │ - subseq r7, pc, sl, asr #5 │ │ │ │ - ldrdeq r3, [r1], #-14 @ │ │ │ │ - rsbeq r3, r1, ip, lsl #2 │ │ │ │ - rsbeq r2, r1, r8, ror #27 │ │ │ │ - @ instruction: 0x005f7290 │ │ │ │ - rsbeq r3, r1, ip, ror #1 │ │ │ │ - rsbeq r3, r1, r2, lsl r1 │ │ │ │ - rsbeq r2, r1, lr, lsr #27 │ │ │ │ - subseq r7, pc, r6, asr r2 @ │ │ │ │ - strdeq r3, [r1], #-6 @ │ │ │ │ - rsbeq r3, r1, r8, asr #2 │ │ │ │ - rsbeq r2, r1, r0, ror sp │ │ │ │ - subseq r7, pc, r8, lsl r2 @ │ │ │ │ - rsbeq ip, r0, lr, lsr #10 │ │ │ │ - rsbeq r3, r1, r2, lsr #2 │ │ │ │ - rsbeq r2, r1, lr, lsr #26 │ │ │ │ - ldrsbeq r7, [pc], #-22 @ │ │ │ │ + rsbeq r3, r1, sl, lsl r1 │ │ │ │ + strhteq r2, [r1], #-214 @ 0xffffff2a │ │ │ │ + subseq r7, pc, lr, asr r2 @ │ │ │ │ + strdeq r3, [r1], #-14 @ │ │ │ │ + rsbeq r3, r1, r0, asr r1 │ │ │ │ + rsbeq r2, r1, r8, ror sp │ │ │ │ + subseq r7, pc, r0, lsr #4 │ │ │ │ + rsbeq ip, r0, r6, lsr r5 │ │ │ │ + rsbeq r3, r1, sl, lsr #2 │ │ │ │ + rsbeq r2, r1, r6, lsr sp │ │ │ │ + ldrsbeq r7, [pc], #-30 @ │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ bl fed45f60 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strdlt r0, [r3], r0 @ │ │ │ │ ldc2l 7, cr15, [r2, #-1020] @ 0xfffffc04 │ │ │ │ stmdacs r1, {r0, r1, r9, sl, lr} │ │ │ │ ldrmi sp, [r8], -r2, lsl #2 │ │ │ │ @@ -487075,16 +487075,16 @@ │ │ │ │ andcc r4, ip, r8, ror r4 │ │ │ │ @ instruction: 0xff86f628 │ │ │ │ stmdbls r1, {r0, r2, fp, lr} │ │ │ │ @ instruction: 0xf6294478 │ │ │ │ blls 26ce98 │ │ │ │ andlt r4, r3, r8, lsl r6 │ │ │ │ svclt 0x0000bd00 │ │ │ │ - rsbeq r2, r1, r4, asr #23 │ │ │ │ - subseq r7, pc, ip, rrx │ │ │ │ + rsbeq r2, r1, ip, asr #23 │ │ │ │ + subseq r7, pc, r4, ror r0 @ │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r8 │ │ │ │ bl fed45fac │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0x46080ff8 │ │ │ │ mrc2 2, 0, pc, cr8, cr3, {1} │ │ │ │ blvc 4aa438 │ │ │ │ @ instruction: 0xf8c02300 │ │ │ │ @@ -487139,19 +487139,19 @@ │ │ │ │ @ instruction: 0xf628300c │ │ │ │ stmdami r9, {r0, r1, r8, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ ldrbtmi r9, [r8], #-2307 @ 0xfffff6fd │ │ │ │ @ instruction: 0xffbef628 │ │ │ │ ldrb r9, [sp, r3, lsl #22] │ │ │ │ ldrmi r2, [r8], -r1, lsl #6 │ │ │ │ svclt 0x00004770 │ │ │ │ - rsbeq r2, r1, r0, lsr #30 │ │ │ │ - rsbeq r2, r1, r0, lsl pc │ │ │ │ - subseq r6, pc, r8, lsr #31 │ │ │ │ - rsbeq r2, r1, lr, asr #29 │ │ │ │ - subseq r6, pc, r6, ror #30 │ │ │ │ + rsbeq r2, r1, r8, lsr #30 │ │ │ │ + rsbeq r2, r1, r8, lsl pc │ │ │ │ + ldrheq r6, [pc], #-240 @ │ │ │ │ + ldrdeq r2, [r1], #-230 @ 0xffffff1a @ │ │ │ │ + subseq r6, pc, lr, ror #30 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r8 │ │ │ │ bl fed460c0 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0x46050ff0 │ │ │ │ vmin.u d4, d3, d12 │ │ │ │ stmdacs r5, {r0, r1, r2, r4, r5, r7, sl, fp, ip, sp, lr, pc} │ │ │ │ strtmi sp, [r8], -fp │ │ │ │ @@ -487167,16 +487167,16 @@ │ │ │ │ bicne pc, fp, r0, asr #4 │ │ │ │ andcc r4, ip, r8, ror r4 │ │ │ │ cdp2 6, 12, cr15, cr8, cr8, {1} │ │ │ │ strtmi r4, [r1], -r4, lsl #16 │ │ │ │ @ instruction: 0xf6284478 │ │ │ │ strtmi pc, [r0], -r3, lsl #31 │ │ │ │ svclt 0x0000bd38 │ │ │ │ - rsbeq r2, r1, r8, asr lr │ │ │ │ - ldrsheq r6, [pc], #-224 @ │ │ │ │ + rsbeq r2, r1, r0, ror #28 │ │ │ │ + ldrsheq r6, [pc], #-232 @ │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl fed46124 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ bmi 7b2eac │ │ │ │ blmi 7db144 │ │ │ │ ldrbtmi r4, [sl], #-1541 @ 0xfffff9fb │ │ │ │ strmi r4, [ip], -r8, lsl #12 │ │ │ │ @@ -487198,15 +487198,15 @@ │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ mrsle r0, LR_svc │ │ │ │ andlt r2, r5, r1 │ │ │ │ @ instruction: 0xf622bd30 │ │ │ │ svclt 0x0000ebd6 │ │ │ │ ldrdeq pc, [sl], #-174 @ 0xffffff52 @ │ │ │ │ @ instruction: 0x000011b8 │ │ │ │ - rsbeq r2, r1, r2, ror #27 │ │ │ │ + rsbeq r2, r1, sl, ror #27 │ │ │ │ rsbeq pc, sl, r4, lsr #21 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl fed461a0 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r3, r8, ror #31 │ │ │ │ strmi r4, [r8], -r4, lsl #12 │ │ │ │ ldc2 2, cr15, [ip, #-204] @ 0xffffff34 │ │ │ │ @@ -487250,21 +487250,21 @@ │ │ │ │ vadd.i8 d20, d0, d11 │ │ │ │ ldrbtmi r1, [r8], #-425 @ 0xfffffe57 │ │ │ │ @ instruction: 0xf628300c │ │ │ │ stmdami r9, {r0, r5, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ ldrbtmi r4, [r8], #-1569 @ 0xfffff9df │ │ │ │ cdp2 6, 13, cr15, cr12, cr8, {1} │ │ │ │ svclt 0x0000e7d2 │ │ │ │ - rsbeq r2, r1, r2, ror sp │ │ │ │ - rsbeq r2, r1, r2, ror #26 │ │ │ │ - ldrsheq r6, [pc], #-218 @ │ │ │ │ - rsbeq r2, r1, sl, asr #26 │ │ │ │ - subseq r6, pc, r2, ror #27 │ │ │ │ - rsbeq r2, r1, sl, lsl #26 │ │ │ │ - subseq r6, pc, r2, lsr #27 │ │ │ │ + rsbeq r2, r1, sl, ror sp │ │ │ │ + rsbeq r2, r1, sl, ror #26 │ │ │ │ + subseq r6, pc, r2, lsl #28 │ │ │ │ + rsbeq r2, r1, r2, asr sp │ │ │ │ + subseq r6, pc, sl, ror #27 │ │ │ │ + rsbeq r2, r1, r2, lsl sp │ │ │ │ + subseq r6, pc, sl, lsr #27 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ bl fed46284 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldmdbmi r2, {r4, r5, r6, r7, r8, r9, sl, fp} │ │ │ │ strmi fp, [r4], -r2, lsl #1 │ │ │ │ vqshl.u64 q2, , │ │ │ │ vmla.i d15, d3, d31 │ │ │ │ @@ -487279,17 +487279,17 @@ │ │ │ │ ldrbtmi r4, [r8], #-2055 @ 0xfffff7f9 │ │ │ │ @ instruction: 0xf628300c │ │ │ │ stmdami r6, {r0, r3, r5, r6, r7, r8, sl, fp, ip, sp, lr, pc} │ │ │ │ ldrbtmi r9, [r8], #-2305 @ 0xfffff6ff │ │ │ │ cdp2 6, 10, cr15, cr4, cr8, {1} │ │ │ │ ldrmi r9, [r8], -r1, lsl #22 │ │ │ │ ldclt 0, cr11, [r0, #-8] │ │ │ │ - rsbeq pc, r0, ip, asr #19 │ │ │ │ - mlseq r1, sl, ip, r2 │ │ │ │ - subseq r6, pc, r2, lsr sp @ │ │ │ │ + ldrdeq pc, [r0], #-148 @ 0xffffff6c @ │ │ │ │ + rsbeq r2, r1, r2, lsr #25 │ │ │ │ + subseq r6, pc, sl, lsr sp @ │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ blhi 4aa5a0 │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x0010f8cc │ │ │ │ ldrmi fp, [r5], -r9, lsr #1 │ │ │ │ @ instruction: 0xf8df4690 │ │ │ │ @@ -488079,120 +488079,120 @@ │ │ │ │ svclt 0x0000b9ff │ │ │ │ ldmibls r9, {r1, r3, r4, r7, r8, fp, ip, pc} │ │ │ │ svccc 0x00b99999 │ │ │ │ ... │ │ │ │ rsbeq pc, sl, ip, lsl #18 │ │ │ │ @ instruction: 0x000011b8 │ │ │ │ ldrdeq pc, [sl], #-128 @ 0xffffff80 @ │ │ │ │ - rsbeq r9, r1, sl, asr #16 │ │ │ │ - ldrdeq r2, [r1], #-156 @ 0xffffff64 @ │ │ │ │ - rsbeq r2, r1, sl, lsl #18 │ │ │ │ - subseq r6, pc, r0, lsr #19 │ │ │ │ - rsbeq r2, r1, r0, lsl #17 │ │ │ │ - subseq r6, pc, r6, lsl r9 @ │ │ │ │ - rsbeq r2, r1, sl, asr #16 │ │ │ │ - subseq r6, pc, r0, ror #17 │ │ │ │ - rsbeq r2, r1, r0, lsr #16 │ │ │ │ - ldrheq r6, [pc], #-134 @ │ │ │ │ - strdeq r2, [r1], #-114 @ 0xffffff8e @ │ │ │ │ - subseq r6, pc, r8, lsl #17 │ │ │ │ - ldrdeq r2, [r1], #-116 @ 0xffffff8c @ │ │ │ │ - subseq r6, pc, sl, ror #16 │ │ │ │ - rsbeq r2, r1, r0, lsr #15 │ │ │ │ - subseq r6, pc, r6, lsr r8 @ │ │ │ │ - subseq r3, pc, r4, ror #12 │ │ │ │ - rsbeq r2, r1, ip, ror #14 │ │ │ │ - subseq r6, pc, r2, lsl #16 │ │ │ │ - rsbeq r2, r1, ip, asr #14 │ │ │ │ - subseq r6, pc, r2, ror #15 │ │ │ │ - rsbeq r2, r1, r6, lsl #14 │ │ │ │ - rsbeq pc, r0, r6, lsl #8 │ │ │ │ - ldrdeq r2, [r1], #-110 @ 0xffffff92 @ │ │ │ │ - subseq r6, pc, r4, ror r7 @ │ │ │ │ - subseq r3, pc, r0, asr #11 │ │ │ │ - rsbeq r2, r1, r8, lsr #13 │ │ │ │ - subseq r6, pc, lr, lsr r7 @ │ │ │ │ + rsbeq r9, r1, r2, asr r8 │ │ │ │ + rsbeq r2, r1, r4, ror #19 │ │ │ │ + rsbeq r2, r1, r2, lsl r9 │ │ │ │ + subseq r6, pc, r8, lsr #19 │ │ │ │ + rsbeq r2, r1, r8, lsl #17 │ │ │ │ + subseq r6, pc, lr, lsl r9 @ │ │ │ │ + rsbeq r2, r1, r2, asr r8 │ │ │ │ + subseq r6, pc, r8, ror #17 │ │ │ │ + rsbeq r2, r1, r8, lsr #16 │ │ │ │ + ldrheq r6, [pc], #-142 @ │ │ │ │ + strdeq r2, [r1], #-122 @ 0xffffff86 @ │ │ │ │ + @ instruction: 0x005f6890 │ │ │ │ + ldrdeq r2, [r1], #-124 @ 0xffffff84 @ │ │ │ │ + subseq r6, pc, r2, ror r8 @ │ │ │ │ + rsbeq r2, r1, r8, lsr #15 │ │ │ │ + subseq r6, pc, lr, lsr r8 @ │ │ │ │ + subseq r3, pc, ip, ror #12 │ │ │ │ + rsbeq r2, r1, r4, ror r7 │ │ │ │ + subseq r6, pc, sl, lsl #16 │ │ │ │ + rsbeq r2, r1, r4, asr r7 │ │ │ │ + subseq r6, pc, sl, ror #15 │ │ │ │ + rsbeq r2, r1, lr, lsl #14 │ │ │ │ + rsbeq pc, r0, lr, lsl #8 │ │ │ │ + rsbeq r2, r1, r6, ror #13 │ │ │ │ + subseq r6, pc, ip, ror r7 @ │ │ │ │ + subseq r3, pc, r8, asr #11 │ │ │ │ + strhteq r2, [r1], #-96 @ 0xffffffa0 │ │ │ │ + subseq r6, pc, r6, asr #14 │ │ │ │ @ instruction: 0xfffff7e9 │ │ │ │ - rsbeq r2, r1, ip, asr #13 │ │ │ │ - mlseq r1, ip, r6, r2 │ │ │ │ - subseq r2, pc, ip, asr #4 │ │ │ │ - rsbeq r2, r1, r6, asr #12 │ │ │ │ - ldrsbeq r6, [pc], #-108 @ │ │ │ │ - rsbeq r2, r1, sl, lsr #12 │ │ │ │ - subseq r6, pc, r0, asr #13 │ │ │ │ - mlseq r0, sl, r9, r9 │ │ │ │ - ldrdeq r2, [r1], #-82 @ 0xffffffae @ │ │ │ │ - subseq r6, pc, r8, ror #12 │ │ │ │ - subseq r2, pc, ip, ror r1 @ │ │ │ │ - rsbeq r2, r1, r0, lsr #11 │ │ │ │ - subseq r6, pc, r6, lsr r6 @ │ │ │ │ - rsbeq r2, r1, r2, lsl #11 │ │ │ │ - subseq r6, pc, r8, lsl r6 @ │ │ │ │ - rsbeq r9, r0, r2, lsr #18 │ │ │ │ - rsbeq r2, r1, lr, asr #10 │ │ │ │ - subseq r6, pc, r4, ror #11 │ │ │ │ - rsbeq r2, r1, ip, lsr #10 │ │ │ │ - subseq r6, pc, r0, asr #11 │ │ │ │ - rsbeq r2, r1, r0, lsl #10 │ │ │ │ - @ instruction: 0x005f6596 │ │ │ │ - ldrdeq r2, [r1], #-78 @ 0xffffffb2 @ │ │ │ │ - rsbeq r2, r1, sl, lsr #10 │ │ │ │ - mlseq r0, lr, r1, r9 │ │ │ │ - rsbeq r2, r1, lr, lsr #9 │ │ │ │ - subseq r6, pc, r4, asr #10 │ │ │ │ - rsbeq r2, r1, r4, ror r4 │ │ │ │ - subseq r6, pc, sl, lsl #10 │ │ │ │ - rsbeq r2, r1, r8, asr #8 │ │ │ │ - ldrsbeq r6, [pc], #-78 @ │ │ │ │ - rsbeq r2, r1, r6, lsl r4 │ │ │ │ - subseq r6, pc, ip, lsr #9 │ │ │ │ - mlseq r0, r0, r3, lr │ │ │ │ - rsbeq lr, r0, lr, lsl #7 │ │ │ │ - rsbeq r1, r2, r4, asr fp │ │ │ │ - rsbeq sl, r0, sl, asr #2 │ │ │ │ - rsbeq r2, r1, r0, lsr #7 │ │ │ │ - subseq r6, pc, r6, lsr r4 @ │ │ │ │ - rsbeq r2, r1, r0, ror r3 │ │ │ │ - subseq r6, pc, r6, lsl #8 │ │ │ │ - rsbeq fp, r0, r0, lsl #18 │ │ │ │ - rsbeq r2, r1, r2, lsr #6 │ │ │ │ - ldrheq r6, [pc], #-56 @ │ │ │ │ - rsbeq r2, r1, r4, lsl #6 │ │ │ │ - @ instruction: 0x005f639a │ │ │ │ - subseq lr, lr, r0, ror r4 │ │ │ │ - subseq r6, pc, r6, lsl #10 │ │ │ │ - mlseq r0, r6, r2, ip │ │ │ │ - rsbeq r2, r1, r0, lsr r3 │ │ │ │ - rsbeq lr, r0, ip, lsl #4 │ │ │ │ - rsbeq r2, r1, r0, lsr r1 │ │ │ │ - subseq r6, pc, r8, asr #3 │ │ │ │ - rsbeq r2, r1, r0, ror #1 │ │ │ │ - subseq r6, pc, r8, ror r1 @ │ │ │ │ - rsbeq r2, r1, r4, asr #1 │ │ │ │ - subseq r6, pc, ip, asr r1 @ │ │ │ │ - rsbeq r2, r1, r8, lsr #1 │ │ │ │ - subseq r6, pc, r0, asr #2 │ │ │ │ - rsbeq r2, r1, r8, ror r0 │ │ │ │ - subseq r6, pc, r0, lsl r1 @ │ │ │ │ - rsbeq r2, r1, ip, asr #32 │ │ │ │ - subseq r6, pc, r4, ror #1 │ │ │ │ - rsbeq r2, r1, r0, lsr r0 │ │ │ │ - subseq r6, pc, r8, asr #1 │ │ │ │ + ldrdeq r2, [r1], #-100 @ 0xffffff9c @ │ │ │ │ + rsbeq r2, r1, r4, lsr #13 │ │ │ │ + subseq r2, pc, r4, asr r2 @ │ │ │ │ + rsbeq r2, r1, lr, asr #12 │ │ │ │ + subseq r6, pc, r4, ror #13 │ │ │ │ + rsbeq r2, r1, r2, lsr r6 │ │ │ │ + subseq r6, pc, r8, asr #13 │ │ │ │ + rsbeq r9, r0, r2, lsr #19 │ │ │ │ + ldrdeq r2, [r1], #-90 @ 0xffffffa6 @ │ │ │ │ + subseq r6, pc, r0, ror r6 @ │ │ │ │ + subseq r2, pc, r4, lsl #3 │ │ │ │ + rsbeq r2, r1, r8, lsr #11 │ │ │ │ + subseq r6, pc, lr, lsr r6 @ │ │ │ │ + rsbeq r2, r1, sl, lsl #11 │ │ │ │ + subseq r6, pc, r0, lsr #12 │ │ │ │ + rsbeq r9, r0, sl, lsr #18 │ │ │ │ + rsbeq r2, r1, r6, asr r5 │ │ │ │ + subseq r6, pc, ip, ror #11 │ │ │ │ + rsbeq r2, r1, r4, lsr r5 │ │ │ │ + subseq r6, pc, r8, asr #11 │ │ │ │ + rsbeq r2, r1, r8, lsl #10 │ │ │ │ + @ instruction: 0x005f659e │ │ │ │ + rsbeq r2, r1, r6, ror #9 │ │ │ │ + rsbeq r2, r1, r2, lsr r5 │ │ │ │ + rsbeq r9, r0, r6, lsr #3 │ │ │ │ + strhteq r2, [r1], #-70 @ 0xffffffba │ │ │ │ + subseq r6, pc, ip, asr #10 │ │ │ │ + rsbeq r2, r1, ip, ror r4 │ │ │ │ + subseq r6, pc, r2, lsl r5 @ │ │ │ │ + rsbeq r2, r1, r0, asr r4 │ │ │ │ + subseq r6, pc, r6, ror #9 │ │ │ │ + rsbeq r2, r1, lr, lsl r4 │ │ │ │ + ldrheq r6, [pc], #-68 @ │ │ │ │ + mlseq r0, r8, r3, lr │ │ │ │ + mlseq r0, r6, r3, lr │ │ │ │ + rsbeq r1, r2, ip, asr fp │ │ │ │ + rsbeq sl, r0, r2, asr r1 │ │ │ │ + rsbeq r2, r1, r8, lsr #7 │ │ │ │ + subseq r6, pc, lr, lsr r4 @ │ │ │ │ + rsbeq r2, r1, r8, ror r3 │ │ │ │ + subseq r6, pc, lr, lsl #8 │ │ │ │ + rsbeq fp, r0, r8, lsl #18 │ │ │ │ + rsbeq r2, r1, sl, lsr #6 │ │ │ │ + subseq r6, pc, r0, asr #7 │ │ │ │ + rsbeq r2, r1, ip, lsl #6 │ │ │ │ + subseq r6, pc, r2, lsr #7 │ │ │ │ + subseq lr, lr, r8, ror r4 │ │ │ │ + subseq r6, pc, lr, lsl #10 │ │ │ │ + mlseq r0, lr, r2, ip │ │ │ │ + rsbeq r2, r1, r8, lsr r3 │ │ │ │ + rsbeq lr, r0, r4, lsl r2 │ │ │ │ + rsbeq r2, r1, r8, lsr r1 │ │ │ │ + ldrsbeq r6, [pc], #-16 @ │ │ │ │ + rsbeq r2, r1, r8, ror #1 │ │ │ │ + subseq r6, pc, r0, lsl #3 │ │ │ │ + rsbeq r2, r1, ip, asr #1 │ │ │ │ + subseq r6, pc, r4, ror #2 │ │ │ │ + strhteq r2, [r1], #-0 │ │ │ │ + subseq r6, pc, r8, asr #2 │ │ │ │ + rsbeq r2, r1, r0, lsl #1 │ │ │ │ + subseq r6, pc, r8, lsl r1 @ │ │ │ │ + rsbeq r2, r1, r4, asr r0 │ │ │ │ + subseq r6, pc, ip, ror #1 │ │ │ │ + rsbeq r2, r1, r8, lsr r0 │ │ │ │ + ldrsbeq r6, [pc], #-0 @ │ │ │ │ vceq.i d9, d14, d6 │ │ │ │ ldmdals r6, {r0, r1, r2, r4, r5, r6, r7, sl, fp, ip, sp, lr, pc} │ │ │ │ ldc2l 3, cr15, [r6, #-308]! @ 0xfffffecc │ │ │ │ stmdacs r1, {r0, r2, r9, sl, lr} │ │ │ │ @ instruction: 0xf8dfd00d │ │ │ │ vst3.16 {d16-d18}, [pc :256], r8 │ │ │ │ ldrbtmi r7, [r8], #-371 @ 0xfffffe8d │ │ │ │ @ instruction: 0xf627300c │ │ │ │ @ instruction: 0xf8dffed1 │ │ │ │ strtmi r0, [r9], -ip, ror #8 │ │ │ │ @ instruction: 0xf6274478 │ │ │ │ - blls 86fd2c │ │ │ │ + blls 86fd2c │ │ │ │ rsceq pc, r0, #1325400064 @ 0x4f000000 │ │ │ │ @ instruction: 0xf04f9300 │ │ │ │ ldmdals r6, {r0, r1, r2, r3, r4, r5, r6, r7, r8, r9, ip, sp} │ │ │ │ movwcs r9, #770 @ 0x302 │ │ │ │ vabd.u32 d9, d12, d1 │ │ │ │ @ instruction: 0x4605fe1b │ │ │ │ cmple r7, r1, lsl #16 │ │ │ │ @@ -488463,48 +488463,48 @@ │ │ │ │ ldmdbls pc, {r1, r4, r6, r8, ip, lr, pc} @ │ │ │ │ blls 9ff348 │ │ │ │ addmi r1, ip, #823296 @ 0xc9000 │ │ │ │ ldrtmi sp, [r4], -sl, ror #21 │ │ │ │ svclt 0x0000e772 │ │ │ │ andhi pc, r0, pc, lsr #7 │ │ │ │ ... │ │ │ │ - rsbeq r1, r1, sl, ror #28 │ │ │ │ - subseq r5, pc, r0, lsl #30 │ │ │ │ - ldrdeq r1, [r1], #-214 @ 0xffffff2a @ │ │ │ │ - subseq r5, pc, lr, ror #28 │ │ │ │ - strhteq r1, [r1], #-222 @ 0xffffff22 │ │ │ │ - subseq r5, pc, r6, asr lr @ │ │ │ │ - rsbeq r1, r1, r2, lsr #27 │ │ │ │ - subseq r5, pc, sl, lsr lr @ │ │ │ │ - rsbeq r1, r1, r2, ror sp │ │ │ │ - subseq r5, pc, sl, lsl #28 │ │ │ │ - rsbeq r1, r1, r2, asr #26 │ │ │ │ - ldrsbeq r5, [pc], #-218 @ │ │ │ │ - rsbeq r1, r1, r6, lsr #26 │ │ │ │ - ldrheq r5, [pc], #-222 @ │ │ │ │ - rsbeq r1, r1, r4, ror #25 │ │ │ │ - rsbeq r1, r1, lr, asr ip │ │ │ │ - rsbeq r1, r1, ip, lsr #24 │ │ │ │ - subseq r5, pc, r4, asr #25 │ │ │ │ - rsbeq r1, r1, r0, lsl ip │ │ │ │ - subseq r5, pc, r8, lsr #25 │ │ │ │ - ldrdeq r1, [r1], #-190 @ 0xffffff42 @ │ │ │ │ - subseq r5, pc, r6, ror ip @ │ │ │ │ - rsbeq r1, r1, r2, asr #23 │ │ │ │ - subseq r5, pc, r8, asr ip @ │ │ │ │ - rsbeq r1, r1, r6, asr fp │ │ │ │ - subseq r5, pc, lr, ror #23 │ │ │ │ - rsbeq r1, r1, ip, lsr fp │ │ │ │ - ldrsbeq r5, [pc], #-180 @ │ │ │ │ - rsbeq r1, r1, r2, lsl fp │ │ │ │ - subseq r5, pc, sl, lsr #23 │ │ │ │ - ldrdeq r1, [r1], #-174 @ 0xffffff52 @ │ │ │ │ - subseq r5, pc, r6, ror fp @ │ │ │ │ - rsbeq r1, r1, r6, asr #21 │ │ │ │ - subseq r5, pc, lr, asr fp @ │ │ │ │ + rsbeq r1, r1, r2, ror lr │ │ │ │ + subseq r5, pc, r8, lsl #30 │ │ │ │ + ldrdeq r1, [r1], #-222 @ 0xffffff22 @ │ │ │ │ + subseq r5, pc, r6, ror lr @ │ │ │ │ + rsbeq r1, r1, r6, asr #27 │ │ │ │ + subseq r5, pc, lr, asr lr @ │ │ │ │ + rsbeq r1, r1, sl, lsr #27 │ │ │ │ + subseq r5, pc, r2, asr #28 │ │ │ │ + rsbeq r1, r1, sl, ror sp │ │ │ │ + subseq r5, pc, r2, lsl lr @ │ │ │ │ + rsbeq r1, r1, sl, asr #26 │ │ │ │ + subseq r5, pc, r2, ror #27 │ │ │ │ + rsbeq r1, r1, lr, lsr #26 │ │ │ │ + subseq r5, pc, r6, asr #27 │ │ │ │ + rsbeq r1, r1, ip, ror #25 │ │ │ │ + rsbeq r1, r1, r6, ror #24 │ │ │ │ + rsbeq r1, r1, r4, lsr ip │ │ │ │ + subseq r5, pc, ip, asr #25 │ │ │ │ + rsbeq r1, r1, r8, lsl ip │ │ │ │ + ldrheq r5, [pc], #-192 @ │ │ │ │ + rsbeq r1, r1, r6, ror #23 │ │ │ │ + subseq r5, pc, lr, ror ip @ │ │ │ │ + rsbeq r1, r1, sl, asr #23 │ │ │ │ + subseq r5, pc, r0, ror #24 │ │ │ │ + rsbeq r1, r1, lr, asr fp │ │ │ │ + ldrsheq r5, [pc], #-182 @ │ │ │ │ + rsbeq r1, r1, r4, asr #22 │ │ │ │ + ldrsbeq r5, [pc], #-188 @ │ │ │ │ + rsbeq r1, r1, sl, lsl fp │ │ │ │ + ldrheq r5, [pc], #-178 @ │ │ │ │ + rsbeq r1, r1, r6, ror #21 │ │ │ │ + subseq r5, pc, lr, ror fp @ │ │ │ │ + rsbeq r1, r1, lr, asr #21 │ │ │ │ + subseq r5, pc, r6, ror #22 │ │ │ │ vst2.16 {d20-d21}, [pc :256], ip │ │ │ │ ldrbtmi r7, [r8], #-414 @ 0xfffffe62 │ │ │ │ @ instruction: 0xf627300c │ │ │ │ ldmdami sl!, {r0, r4, r6, sl, fp, ip, sp, lr, pc}^ │ │ │ │ ldrbtmi r4, [r8], #-1577 @ 0xfffff9d7 │ │ │ │ stc2 6, cr15, [ip, #-156] @ 0xffffff64 │ │ │ │ bl feca9b20 │ │ │ │ @@ -488622,37 +488622,37 @@ │ │ │ │ sbcsle r2, lr, r1, lsl #16 │ │ │ │ bicscs r4, lr, sl, lsl r8 │ │ │ │ andcc r4, ip, r8, ror r4 │ │ │ │ blx 1b2de6a │ │ │ │ @ instruction: 0x46294818 │ │ │ │ @ instruction: 0xf6274478 │ │ │ │ @ instruction: 0xe657fc1f │ │ │ │ - rsbeq r1, r1, sl, ror #18 │ │ │ │ - subseq r5, pc, r2, lsl #20 │ │ │ │ - strdeq r1, [r1], #-142 @ 0xffffff72 @ │ │ │ │ - @ instruction: 0x005f5996 │ │ │ │ - rsbeq r1, r1, r6, ror #17 │ │ │ │ - subseq r5, pc, lr, ror r9 @ │ │ │ │ - rsbeq r1, r1, r0, ror #18 │ │ │ │ - rsbeq r1, r1, r6, lsl #17 │ │ │ │ - subseq r5, pc, lr, lsl r9 @ │ │ │ │ - rsbeq r1, r1, lr, ror #16 │ │ │ │ - subseq r5, pc, r6, lsl #18 │ │ │ │ - rsbeq r1, r1, r6, asr r8 │ │ │ │ - subseq r5, pc, lr, ror #17 │ │ │ │ - rsbeq r1, r1, lr, lsr r8 │ │ │ │ - ldrsbeq r5, [pc], #-134 @ │ │ │ │ - rsbeq r1, r1, r8, lsl r8 │ │ │ │ - ldrheq r5, [pc], #-128 @ │ │ │ │ - rsbeq r1, r1, sl, ror #15 │ │ │ │ - subseq r5, pc, r2, lsl #17 │ │ │ │ - strhteq r1, [r1], #-116 @ 0xffffff8c │ │ │ │ - subseq r5, pc, ip, asr #16 │ │ │ │ - mlseq r1, r0, r7, r1 │ │ │ │ - subseq r5, pc, r8, lsr #16 │ │ │ │ + rsbeq r1, r1, r2, ror r9 │ │ │ │ + subseq r5, pc, sl, lsl #20 │ │ │ │ + rsbeq r1, r1, r6, lsl #18 │ │ │ │ + @ instruction: 0x005f599e │ │ │ │ + rsbeq r1, r1, lr, ror #17 │ │ │ │ + subseq r5, pc, r6, lsl #19 │ │ │ │ + rsbeq r1, r1, r8, ror #18 │ │ │ │ + rsbeq r1, r1, lr, lsl #17 │ │ │ │ + subseq r5, pc, r6, lsr #18 │ │ │ │ + rsbeq r1, r1, r6, ror r8 │ │ │ │ + subseq r5, pc, lr, lsl #18 │ │ │ │ + rsbeq r1, r1, lr, asr r8 │ │ │ │ + ldrsheq r5, [pc], #-134 @ │ │ │ │ + rsbeq r1, r1, r6, asr #16 │ │ │ │ + ldrsbeq r5, [pc], #-142 @ │ │ │ │ + rsbeq r1, r1, r0, lsr #16 │ │ │ │ + ldrheq r5, [pc], #-136 @ │ │ │ │ + strdeq r1, [r1], #-114 @ 0xffffff8e @ │ │ │ │ + subseq r5, pc, sl, lsl #17 │ │ │ │ + strhteq r1, [r1], #-124 @ 0xffffff84 │ │ │ │ + subseq r5, pc, r4, asr r8 @ │ │ │ │ + mlseq r1, r8, r7, r1 │ │ │ │ + subseq r5, pc, r0, lsr r8 @ │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ blhi 32baf4 >::_M_default_append(unsigned int)@@Base+0xa8f30> │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x0078f8cc │ │ │ │ pkhbtmi fp, r0, r5, lsl #1 │ │ │ │ bmi fe641e70 │ │ │ │ @@ -488799,18 +488799,18 @@ │ │ │ │ @ instruction: 0xf6274478 │ │ │ │ str pc, [fp, -r7, asr #21] │ │ │ │ svc 0x0052f620 │ │ │ │ ... │ │ │ │ @ instruction: 0x000011b8 │ │ │ │ strhteq lr, [sl], #-54 @ 0xffffffca │ │ │ │ rsbeq lr, sl, ip, ror #6 │ │ │ │ - rsbeq r1, r1, lr, asr #10 │ │ │ │ - subseq r5, pc, r6, ror #11 │ │ │ │ - rsbeq r1, r1, r0, ror #9 │ │ │ │ - subseq r5, pc, r8, ror r5 @ │ │ │ │ + rsbeq r1, r1, r6, asr r5 │ │ │ │ + subseq r5, pc, lr, ror #11 │ │ │ │ + rsbeq r1, r1, r8, ror #9 │ │ │ │ + subseq r5, pc, r0, lsl #11 │ │ │ │ ldmmi r0!, {r0, r2, r3, r5, r8, fp, sp, lr, pc}^ │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00b8f8cc │ │ │ │ @ instruction: 0x2638f8df │ │ │ │ @ instruction: 0xf8dfb08c │ │ │ │ strcs r3, [r0, #-1592] @ 0xfffff9c8 │ │ │ │ @@ -489206,91 +489206,91 @@ │ │ │ │ svccc 0x00b99999 │ │ │ │ ldmibls r9, {r1, r3, r4, r7, r8, fp, ip, pc} │ │ │ │ svccc 0x00c99999 │ │ │ │ @ instruction: 0x47ae147b │ │ │ │ svccc 0x00847ae1 │ │ │ │ rsbeq lr, sl, r4, asr #2 │ │ │ │ @ instruction: 0x000011b8 │ │ │ │ - rsbeq r1, r1, lr, asr #8 │ │ │ │ + rsbeq r1, r1, r6, asr r4 │ │ │ │ @ instruction: 0xfffffd2f │ │ │ │ - rsbeq r1, r1, r8, lsr #10 │ │ │ │ - rsbeq lr, r0, lr, lsr #2 │ │ │ │ + rsbeq r1, r1, r0, lsr r5 │ │ │ │ + rsbeq lr, r0, r6, lsr r1 │ │ │ │ andeq r0, r0, fp, lsr r7 │ │ │ │ - strdeq r1, [r1], #-54 @ 0xffffffca @ │ │ │ │ - subseq r5, pc, ip, lsl #9 │ │ │ │ + strdeq r1, [r1], #-62 @ 0xffffffc2 @ │ │ │ │ + @ instruction: 0x005f5494 │ │ │ │ mlseq sl, r6, r0, lr │ │ │ │ - strhteq r1, [r1], #-56 @ 0xffffffc8 │ │ │ │ - subseq r5, pc, lr, asr #8 │ │ │ │ + rsbeq r1, r1, r0, asr #7 │ │ │ │ + subseq r5, pc, r6, asr r4 @ │ │ │ │ @ instruction: 0xffffe55f │ │ │ │ @ instruction: 0xffffe3d3 │ │ │ │ - rsbeq r1, r1, r2, ror r3 │ │ │ │ - subseq r5, pc, r8, lsl #8 │ │ │ │ - rsbeq r1, r1, r4, asr r3 │ │ │ │ - subseq r5, pc, sl, ror #7 │ │ │ │ + rsbeq r1, r1, sl, ror r3 │ │ │ │ + subseq r5, pc, r0, lsl r4 @ │ │ │ │ + rsbeq r1, r1, ip, asr r3 │ │ │ │ + ldrsheq r5, [pc], #-50 @ │ │ │ │ @ instruction: 0xffffe577 │ │ │ │ - rsbeq r1, r1, lr, ror #8 │ │ │ │ - rsbeq r1, r1, ip, lsr #9 │ │ │ │ - strdeq r1, [r1], #-46 @ 0xffffffd2 @ │ │ │ │ - @ instruction: 0x005f5394 │ │ │ │ - rsbeq r1, r1, r0, ror #5 │ │ │ │ - subseq r5, pc, r6, ror r3 @ │ │ │ │ - rsbeq r1, r1, lr, ror #8 │ │ │ │ + rsbeq r1, r1, r6, ror r4 │ │ │ │ strhteq r1, [r1], #-68 @ 0xffffffbc │ │ │ │ - mlseq r1, lr, r2, r1 │ │ │ │ - subseq r5, pc, r4, lsr r3 @ │ │ │ │ - mlseq r1, r4, r4, r1 │ │ │ │ - rsbeq r1, r1, r6, ror #9 │ │ │ │ - rsbeq r1, r1, ip, asr r2 │ │ │ │ - ldrsheq r5, [pc], #-34 @ │ │ │ │ - rsbeq r1, r1, sl, lsr r2 │ │ │ │ - subseq r5, pc, lr, asr #5 │ │ │ │ - rsbeq r8, r0, r6, lsr #32 │ │ │ │ - mlseq r1, ip, r4, r1 │ │ │ │ - ldrdeq r1, [r1], #-28 @ 0xffffffe4 @ │ │ │ │ - subseq r5, pc, r2, ror r2 @ │ │ │ │ - rsbeq r8, r0, ip │ │ │ │ - rsbeq r1, r1, r4, asr r4 │ │ │ │ - rsbeq r1, r1, ip, ror r1 │ │ │ │ - subseq r5, pc, r4, lsl r2 @ │ │ │ │ - rsbeq r8, r0, r0, lsl r0 │ │ │ │ - rsbeq r1, r1, ip, lsl r4 │ │ │ │ - rsbeq r1, r1, r8, lsr #2 │ │ │ │ - subseq r5, pc, r0, asr #3 │ │ │ │ - strdeq r1, [r1], #-48 @ 0xffffffd0 @ │ │ │ │ - rsbeq r1, r1, lr, lsr #8 │ │ │ │ - ldrdeq r1, [r1], #-4 @ │ │ │ │ - subseq r5, pc, ip, ror #2 │ │ │ │ - strdeq r1, [r1], #-60 @ 0xffffffc4 @ │ │ │ │ - rsbeq r1, r1, ip, lsr #8 │ │ │ │ - rsbeq r1, r1, ip, ror r0 │ │ │ │ - subseq r5, pc, r4, lsl r1 @ │ │ │ │ - rsbeq r1, r1, r8, lsr r4 │ │ │ │ - strdeq r1, [r1], #-48 @ 0xffffffd0 @ │ │ │ │ - rsbeq r1, r1, r8, lsr #32 │ │ │ │ - subseq r5, pc, r0, asr #1 │ │ │ │ - rsbeq r1, r1, r6, lsl r4 │ │ │ │ - rsbeq r1, r1, r0, asr r4 │ │ │ │ - rsbeq r0, r1, r4, ror #31 │ │ │ │ - subseq r5, pc, ip, ror r0 @ │ │ │ │ - rsbeq r1, r1, r8, asr r4 │ │ │ │ - rsbeq r1, r1, ip, lsl r4 │ │ │ │ - mlseq r1, sl, pc, r0 @ │ │ │ │ - subseq r5, pc, r2, lsr r0 @ │ │ │ │ - rsbeq r1, r1, ip, lsr r4 │ │ │ │ + rsbeq r1, r1, r6, lsl #6 │ │ │ │ + @ instruction: 0x005f539c │ │ │ │ + rsbeq r1, r1, r8, ror #5 │ │ │ │ + subseq r5, pc, lr, ror r3 @ │ │ │ │ rsbeq r1, r1, r6, ror r4 │ │ │ │ - rsbeq r0, r1, r6, asr pc │ │ │ │ - subseq r4, pc, lr, ror #31 │ │ │ │ + strhteq r1, [r1], #-76 @ 0xffffffb4 │ │ │ │ + rsbeq r1, r1, r6, lsr #5 │ │ │ │ + subseq r5, pc, ip, lsr r3 @ │ │ │ │ + mlseq r1, ip, r4, r1 │ │ │ │ + rsbeq r1, r1, lr, ror #9 │ │ │ │ + rsbeq r1, r1, r4, ror #4 │ │ │ │ + ldrsheq r5, [pc], #-42 @ │ │ │ │ + rsbeq r1, r1, r2, asr #4 │ │ │ │ + ldrsbeq r5, [pc], #-38 @ │ │ │ │ + rsbeq r8, r0, lr, lsr #32 │ │ │ │ + rsbeq r1, r1, r4, lsr #9 │ │ │ │ + rsbeq r1, r1, r4, ror #3 │ │ │ │ + subseq r5, pc, sl, ror r2 @ │ │ │ │ + rsbeq r8, r0, r4, lsl r0 │ │ │ │ + rsbeq r1, r1, ip, asr r4 │ │ │ │ + rsbeq r1, r1, r4, lsl #3 │ │ │ │ + subseq r5, pc, ip, lsl r2 @ │ │ │ │ + rsbeq r8, r0, r8, lsl r0 │ │ │ │ + rsbeq r1, r1, r4, lsr #8 │ │ │ │ + rsbeq r1, r1, r0, lsr r1 │ │ │ │ + subseq r5, pc, r8, asr #3 │ │ │ │ + strdeq r1, [r1], #-56 @ 0xffffffc8 @ │ │ │ │ + rsbeq r1, r1, r6, lsr r4 │ │ │ │ + ldrdeq r1, [r1], #-12 @ │ │ │ │ + subseq r5, pc, r4, ror r1 @ │ │ │ │ + rsbeq r1, r1, r4, lsl #8 │ │ │ │ + rsbeq r1, r1, r4, lsr r4 │ │ │ │ + rsbeq r1, r1, r4, lsl #1 │ │ │ │ + subseq r5, pc, ip, lsl r1 @ │ │ │ │ + rsbeq r1, r1, r0, asr #8 │ │ │ │ + strdeq r1, [r1], #-56 @ 0xffffffc8 @ │ │ │ │ + rsbeq r1, r1, r0, lsr r0 │ │ │ │ + subseq r5, pc, r8, asr #1 │ │ │ │ + rsbeq r1, r1, lr, lsl r4 │ │ │ │ rsbeq r1, r1, r8, asr r4 │ │ │ │ - mlseq r1, sl, r4, r1 │ │ │ │ - rsbeq r0, r1, r2, lsl pc │ │ │ │ - subseq r4, pc, sl, lsr #31 │ │ │ │ - rsbeq r1, r1, r0, lsl #9 │ │ │ │ - rsbeq r1, r1, lr, lsr #9 │ │ │ │ - rsbeq r0, r1, r6, asr #29 │ │ │ │ - subseq r4, pc, lr, asr pc @ │ │ │ │ + rsbeq r0, r1, ip, ror #31 │ │ │ │ + subseq r5, pc, r4, lsl #1 │ │ │ │ + rsbeq r1, r1, r0, ror #8 │ │ │ │ + rsbeq r1, r1, r4, lsr #8 │ │ │ │ + rsbeq r0, r1, r2, lsr #31 │ │ │ │ + subseq r5, pc, sl, lsr r0 @ │ │ │ │ + rsbeq r1, r1, r4, asr #8 │ │ │ │ + rsbeq r1, r1, lr, ror r4 │ │ │ │ + rsbeq r0, r1, lr, asr pc │ │ │ │ + ldrsheq r4, [pc], #-246 @ │ │ │ │ + rsbeq r1, r1, r0, ror #8 │ │ │ │ + rsbeq r1, r1, r2, lsr #9 │ │ │ │ + rsbeq r0, r1, sl, lsl pc │ │ │ │ + ldrheq r4, [pc], #-242 @ │ │ │ │ + rsbeq r1, r1, r8, lsl #9 │ │ │ │ + strhteq r1, [r1], #-70 @ 0xffffffba │ │ │ │ + rsbeq r0, r1, lr, asr #29 │ │ │ │ + subseq r4, pc, r6, ror #30 │ │ │ │ strcs r2, [r1], #-256 @ 0xffffff00 │ │ │ │ smlabtne r2, sp, r9, lr │ │ │ │ orrseq pc, r0, #-2147483647 @ 0x80000001 │ │ │ │ smlabtmi r0, sp, r9, lr │ │ │ │ bmi 4c292c │ │ │ │ ldrbtmi r4, [sl], #-2315 @ 0xfffff6f5 │ │ │ │ vqshl.u64 q2, , │ │ │ │ @@ -489299,18 +489299,18 @@ │ │ │ │ stmdami r8, {r1, r3, r7, sl, fp, sp, pc} │ │ │ │ cmppmi sl, r0, asr #4 @ p-variant is OBSOLETE │ │ │ │ andcc r4, ip, r8, ror r4 │ │ │ │ cdp2 6, 1, cr15, cr4, cr6, {1} │ │ │ │ strtmi r4, [r1], -r5, lsl #16 │ │ │ │ @ instruction: 0xf6264478 │ │ │ │ ldrbt pc, [ip], #-3791 @ 0xfffff131 @ │ │ │ │ - rsbeq r8, r0, sl, lsr #31 │ │ │ │ - rsbeq r1, r1, ip, ror #5 │ │ │ │ - strdeq r0, [r1], #-192 @ 0xffffff40 @ │ │ │ │ - subseq r4, pc, r8, lsl #27 │ │ │ │ + strhteq r8, [r0], #-242 @ 0xffffff0e │ │ │ │ + strdeq r1, [r1], #-36 @ 0xffffffdc @ │ │ │ │ + strdeq r0, [r1], #-200 @ 0xffffff38 @ │ │ │ │ + @ instruction: 0x005f4d90 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ bl fed48290 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strdlt r0, [r3], r0 @ │ │ │ │ stc2 7, cr15, [sl], {255} @ 0xff │ │ │ │ stmdacs r1, {r0, r1, r9, sl, lr} │ │ │ │ ldrmi sp, [r8], -r2, lsl #2 │ │ │ │ @@ -489320,16 +489320,16 @@ │ │ │ │ andcc r4, ip, r8, ror r4 │ │ │ │ stc2l 6, cr15, [lr, #152]! @ 0x98 │ │ │ │ stmdbls r1, {r0, r2, fp, lr} │ │ │ │ @ instruction: 0xf6264478 │ │ │ │ blls 270b68 │ │ │ │ andlt r4, r3, r8, lsl r6 │ │ │ │ svclt 0x0000bd00 │ │ │ │ - rsbeq r0, r1, r4, lsr #25 │ │ │ │ - subseq r4, pc, ip, lsr sp @ │ │ │ │ + rsbeq r0, r1, ip, lsr #25 │ │ │ │ + subseq r4, pc, r4, asr #26 │ │ │ │ mvnsmi lr, sp, lsr #18 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ blhi 42c594 │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00b8f8cc │ │ │ │ blls 126cbac │ │ │ │ blhi ff36c76c │ │ │ │ @@ -489560,16 +489560,16 @@ │ │ │ │ ldrbtmi r4, [r8], #-2054 @ 0xfffff7fa │ │ │ │ @ instruction: 0xf626300c │ │ │ │ stmdami r5, {r0, r1, r3, sl, fp, ip, sp, lr, pc} │ │ │ │ ldrbtmi r9, [r8], #-2305 @ 0xfffff6ff │ │ │ │ stc2l 6, cr15, [r6], {38} @ 0x26 │ │ │ │ ldrmi r9, [r8], -r1, lsl #22 │ │ │ │ ldclt 0, cr11, [r0, #-8] │ │ │ │ - rsbeq r0, r1, r2, ror #29 │ │ │ │ - subseq r4, pc, r6, ror r9 @ │ │ │ │ + rsbeq r0, r1, sl, ror #29 │ │ │ │ + subseq r4, pc, lr, ror r9 @ │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ bl fed486a0 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strdlt r0, [r2], r0 @ │ │ │ │ strmi r4, [r8], -r4, lsl #12 │ │ │ │ vrhadd.s d9, d1, d1 │ │ │ │ bls 26ff20 │ │ │ │ @@ -489582,16 +489582,16 @@ │ │ │ │ ldrbtmi r4, [r8], #-2054 @ 0xfffff7fa │ │ │ │ @ instruction: 0xf626300c │ │ │ │ stmdami r5, {r0, r1, r2, r3, r4, r6, r7, r8, r9, fp, ip, sp, lr, pc} │ │ │ │ ldrbtmi r9, [r8], #-2305 @ 0xfffff6ff │ │ │ │ ldc2 6, cr15, [sl], {38} @ 0x26 │ │ │ │ ldrmi r9, [r8], -r1, lsl #22 │ │ │ │ ldclt 0, cr11, [r0, #-8] │ │ │ │ - rsbeq r0, r1, sl, lsl #29 │ │ │ │ - subseq r4, pc, lr, lsl r9 @ │ │ │ │ + mlseq r1, r2, lr, r0 │ │ │ │ + subseq r4, pc, r6, lsr #18 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl fed486f8 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ bmi 775480 │ │ │ │ blmi 79d718 │ │ │ │ ldrbtmi r4, [sl], #-1541 @ 0xfffff9fb │ │ │ │ strmi r4, [ip], -r8, lsl #12 │ │ │ │ @@ -489612,15 +489612,15 @@ │ │ │ │ subsmi r9, sl, r3, lsl #22 │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ andcs sp, r1, r2, lsl #2 │ │ │ │ ldclt 0, cr11, [r0, #-20]! @ 0xffffffec │ │ │ │ stmia ip!, {r5, r9, sl, ip, sp, lr, pc}^ │ │ │ │ rsbeq sp, sl, sl, lsl #10 │ │ │ │ @ instruction: 0x000011b8 │ │ │ │ - rsbeq r0, r1, r0, asr lr │ │ │ │ + rsbeq r0, r1, r8, asr lr │ │ │ │ ldrdeq sp, [sl], #-66 @ 0xffffffbe @ │ │ │ │ mvnsmi lr, #737280 @ 0xb4000 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00c0f8cc │ │ │ │ strmi fp, [lr], -r9, lsl #1 │ │ │ │ strmi r4, [r8], -r5, lsl #12 │ │ │ │ @@ -489655,16 +489655,16 @@ │ │ │ │ ldrbtmi r2, [r8], #-445 @ 0xfffffe43 │ │ │ │ @ instruction: 0xf626300c │ │ │ │ stmdami r5, {r0, r2, r3, r6, r8, r9, fp, ip, sp, lr, pc} │ │ │ │ ldrbtmi r4, [r8], #-1569 @ 0xfffff9df │ │ │ │ stc2 6, cr15, [r8], {38} @ 0x26 │ │ │ │ andlt r4, r9, r0, lsr #12 │ │ │ │ mvnshi lr, #12386304 @ 0xbd0000 │ │ │ │ - rsbeq r0, r1, r6, ror #26 │ │ │ │ - ldrsheq r4, [pc], #-122 @ │ │ │ │ + rsbeq r0, r1, lr, ror #26 │ │ │ │ + subseq r4, pc, r2, lsl #16 │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl fed4881c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ bmi fe2f5504 │ │ │ │ blmi fe31d85c │ │ │ │ ldrbtmi r4, [sl], #-1541 @ 0xfffff9fb │ │ │ │ ldmdavs fp, {r0, r1, r4, r6, r7, fp, ip, lr} │ │ │ │ @@ -489794,38 +489794,38 @@ │ │ │ │ svccc 0x00b99999 │ │ │ │ ldmibls r9, {r1, r3, r4, r7, r8, fp, ip, pc} │ │ │ │ svccc 0x00e99999 │ │ │ │ ldmibls r9, {r1, r3, r4, r7, r8, fp, ip, pc} │ │ │ │ svccc 0x00a99999 │ │ │ │ rsbeq sp, sl, r6, ror #7 │ │ │ │ @ instruction: 0x000011b8 │ │ │ │ - rsbeq r0, r1, r6, lsr sp │ │ │ │ + rsbeq r0, r1, lr, lsr sp │ │ │ │ @ instruction: 0xffffff0f │ │ │ │ - rsbeq r0, r1, r0, ror sp │ │ │ │ - rsbeq r0, r1, r2, lsr #26 │ │ │ │ + rsbeq r0, r1, r8, ror sp │ │ │ │ + rsbeq r0, r1, sl, lsr #26 │ │ │ │ strdeq r0, [r0], -r9 │ │ │ │ - rsbeq r0, r1, r6, lsr #25 │ │ │ │ - subseq r4, pc, sl, lsr r7 @ │ │ │ │ + rsbeq r0, r1, lr, lsr #25 │ │ │ │ + subseq r4, pc, r2, asr #14 │ │ │ │ rsbeq sp, sl, r8, asr #6 │ │ │ │ - rsbeq r0, r1, r2, ror ip │ │ │ │ - subseq r4, pc, r6, lsl #14 │ │ │ │ + rsbeq r0, r1, sl, ror ip │ │ │ │ + subseq r4, pc, lr, lsl #14 │ │ │ │ @ instruction: 0xfffffded │ │ │ │ @ instruction: 0xfffffd83 │ │ │ │ - rsbeq r0, r1, r4, lsr ip │ │ │ │ - subseq r4, pc, r8, asr #13 │ │ │ │ - rsbeq r0, r1, sl, lsl ip │ │ │ │ - subseq r4, pc, lr, lsr #13 │ │ │ │ + rsbeq r0, r1, ip, lsr ip │ │ │ │ + ldrsbeq r4, [pc], #-96 @ │ │ │ │ + rsbeq r0, r1, r2, lsr #24 │ │ │ │ + ldrheq r4, [pc], #-102 @ │ │ │ │ @ instruction: 0xfffffce9 │ │ │ │ @ instruction: 0xfffff95b │ │ │ │ - rsbeq r0, r1, r0, lsr #23 │ │ │ │ - subseq r4, pc, r4, lsr r6 @ │ │ │ │ - rsbeq r0, r1, r6, lsl #23 │ │ │ │ - subseq r4, pc, sl, lsl r6 @ │ │ │ │ - rsbeq r0, r1, r8, ror #22 │ │ │ │ - ldrsheq r4, [pc], #-90 @ │ │ │ │ + rsbeq r0, r1, r8, lsr #23 │ │ │ │ + subseq r4, pc, ip, lsr r6 @ │ │ │ │ + rsbeq r0, r1, lr, lsl #23 │ │ │ │ + subseq r4, pc, r2, lsr #12 │ │ │ │ + rsbeq r0, r1, r0, ror fp │ │ │ │ + subseq r4, pc, r2, lsl #12 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ bl fed48aa4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strdlt r0, [r3], r0 @ │ │ │ │ mrc2 7, 5, pc, cr2, cr15, {7} │ │ │ │ stmdacs r1, {r0, r1, r9, sl, lr} │ │ │ │ ldrmi sp, [r8], -r2, lsl #2 │ │ │ │ @@ -489834,16 +489834,16 @@ │ │ │ │ ldrbtmi r4, [r8], #-2054 @ 0xfffff7fa │ │ │ │ @ instruction: 0xf626300c │ │ │ │ stmdami r5, {r0, r2, r5, r6, r7, r8, fp, ip, sp, lr, pc} │ │ │ │ ldrbtmi r9, [r8], #-2305 @ 0xfffff6ff │ │ │ │ blx fea2f16c │ │ │ │ ldrmi r9, [r8], -r1, lsl #22 │ │ │ │ stclt 0, cr11, [r0, #-12] │ │ │ │ - mlseq r1, r6, sl, r0 │ │ │ │ - subseq r4, pc, sl, lsr #10 │ │ │ │ + mlseq r1, lr, sl, r0 │ │ │ │ + subseq r4, pc, r2, lsr r5 @ │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r8 │ │ │ │ bl fed48aec │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0x46080ff8 │ │ │ │ @ instruction: 0xf878f231 │ │ │ │ andcs r4, r0, #3145728 @ 0x300000 │ │ │ │ stmib r3, {r0, sp}^ │ │ │ │ @@ -489872,15 +489872,15 @@ │ │ │ │ subsmi r9, sl, r3, lsl #22 │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ andcs sp, r1, r2, lsl #2 │ │ │ │ ldclt 0, cr11, [r0, #-20]! @ 0xffffffec │ │ │ │ mcr 6, 7, pc, cr2, cr15, {0} @ │ │ │ │ strdeq sp, [sl], #-6 @ │ │ │ │ @ instruction: 0x000011b8 │ │ │ │ - strhteq r0, [r1], #-164 @ 0xffffff5c │ │ │ │ + strhteq r0, [r1], #-172 @ 0xffffff54 │ │ │ │ strhteq sp, [sl], #-14 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ blhi 2ace3c >::_M_default_append(unsigned int)@@Base+0x2a278> │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x0070f8cc │ │ │ │ ldrmi pc, [r8, #-2271]! @ 0xfffff721 │ │ │ │ @@ -490217,66 +490217,66 @@ │ │ │ │ ldc 6, cr15, [r8], #-124 @ 0xffffff84 │ │ │ │ andhi pc, r0, pc, lsr #7 │ │ │ │ addge r9, r7, #46, 30 @ 0xb8 │ │ │ │ ldrbtpl r4, [sp], #-686 @ 0xfffffd52 │ │ │ │ rsbeq sp, sl, r4, ror r0 │ │ │ │ @ instruction: 0x000011b8 │ │ │ │ rsbeq sp, sl, ip, asr #32 │ │ │ │ - strdeq r0, [r1], #-152 @ 0xffffff68 @ │ │ │ │ - strdeq r0, [r1], #-156 @ 0xffffff64 @ │ │ │ │ - ldrheq r4, [pc], #-62 @ │ │ │ │ - strdeq r0, [r1], #-158 @ 0xffffff62 @ │ │ │ │ - rsbeq r0, r1, r8, lsl #19 │ │ │ │ - rsbeq r0, r1, r2, ror #16 │ │ │ │ - subseq r4, pc, r6, lsr #4 │ │ │ │ - rsbeq r0, r1, sl, asr #16 │ │ │ │ - subseq r4, pc, lr, lsl #4 │ │ │ │ - rsbeq r0, r1, r2, lsr r8 │ │ │ │ - ldrsheq r4, [pc], #-22 @ │ │ │ │ - rsbeq r0, r1, r6, ror r7 │ │ │ │ - rsbeq r0, r1, r2, lsr #14 │ │ │ │ - rsbeq r0, r1, r2, lsr #14 │ │ │ │ - subseq r4, pc, r6, ror #1 │ │ │ │ - rsbeq r0, r1, r0, asr #13 │ │ │ │ - strhteq r0, [r1], #-110 @ 0xffffff92 │ │ │ │ - subseq r4, pc, r2, lsl #1 │ │ │ │ - rsbeq r0, r1, r4, lsr #13 │ │ │ │ - subseq r4, pc, r8, rrx │ │ │ │ - rsbeq r0, r1, r6, ror r6 │ │ │ │ - subseq r4, pc, sl, lsr r0 @ │ │ │ │ - rsbeq r0, r1, ip, asr r6 │ │ │ │ - subseq r4, pc, r0, lsr #32 │ │ │ │ - rsbeq r0, r1, r8, lsr #12 │ │ │ │ - subseq r3, pc, ip, ror #31 │ │ │ │ - ldrdeq r0, [r1], #-88 @ 0xffffffa8 @ │ │ │ │ - @ instruction: 0x005f3f9a │ │ │ │ - strhteq r0, [r1], #-92 @ 0xffffffa4 │ │ │ │ - subseq r3, pc, r0, lsl #31 │ │ │ │ - rsbeq r0, r1, r0, lsr #11 │ │ │ │ - subseq r3, pc, r2, ror #30 │ │ │ │ - rsbeq r0, r1, r2, lsl #11 │ │ │ │ - subseq r3, pc, r4, asr #30 │ │ │ │ + rsbeq r0, r1, r0, lsl #20 │ │ │ │ + rsbeq r0, r1, r4, lsl #20 │ │ │ │ + subseq r4, pc, r6, asr #7 │ │ │ │ + rsbeq r0, r1, r6, lsl #20 │ │ │ │ + mlseq r1, r0, r9, r0 │ │ │ │ + rsbeq r0, r1, sl, ror #16 │ │ │ │ + subseq r4, pc, lr, lsr #4 │ │ │ │ + rsbeq r0, r1, r2, asr r8 │ │ │ │ + subseq r4, pc, r6, lsl r2 @ │ │ │ │ + rsbeq r0, r1, sl, lsr r8 │ │ │ │ + ldrsheq r4, [pc], #-30 @ │ │ │ │ + rsbeq r0, r1, lr, ror r7 │ │ │ │ + rsbeq r0, r1, sl, lsr #14 │ │ │ │ + rsbeq r0, r1, sl, lsr #14 │ │ │ │ + subseq r4, pc, lr, ror #1 │ │ │ │ + rsbeq r0, r1, r8, asr #13 │ │ │ │ + rsbeq r0, r1, r6, asr #13 │ │ │ │ + subseq r4, pc, sl, lsl #1 │ │ │ │ + rsbeq r0, r1, ip, lsr #13 │ │ │ │ + subseq r4, pc, r0, ror r0 @ │ │ │ │ + rsbeq r0, r1, lr, ror r6 │ │ │ │ + subseq r4, pc, r2, asr #32 │ │ │ │ + rsbeq r0, r1, r4, ror #12 │ │ │ │ + subseq r4, pc, r8, lsr #32 │ │ │ │ + rsbeq r0, r1, r0, lsr r6 │ │ │ │ + ldrsheq r3, [pc], #-244 @ │ │ │ │ + rsbeq r0, r1, r0, ror #11 │ │ │ │ + subseq r3, pc, r2, lsr #31 │ │ │ │ + rsbeq r0, r1, r4, asr #11 │ │ │ │ + subseq r3, pc, r8, lsl #31 │ │ │ │ + rsbeq r0, r1, r8, lsr #11 │ │ │ │ + subseq r3, pc, sl, ror #30 │ │ │ │ + rsbeq r0, r1, sl, lsl #11 │ │ │ │ + subseq r3, pc, ip, asr #30 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r8 │ │ │ │ bl fed49168 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ stmdbmi r4, {r3, r4, r5, r6, r7, r8, r9, sl, fp} │ │ │ │ vqshl.u64 q2, , q0 │ │ │ │ vmul.i d15, d16, d31 │ │ │ │ stmvs r0, {r0, r1, r2, r4, r5, r8, sl, fp, ip, sp, lr, pc} │ │ │ │ svclt 0x0000bd08 │ │ │ │ - rsbeq ip, r4, r8, asr #29 │ │ │ │ + ldrdeq ip, [r4], #-224 @ 0xffffff20 @ │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r8 │ │ │ │ bl fed4918c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ stmdbmi r4, {r3, r4, r5, r6, r7, r8, r9, sl, fp} │ │ │ │ vqshl.u64 q2, , q0 │ │ │ │ vmla.i d15, d16, d29 │ │ │ │ stmiavs r0, {r0, r2, r5, r8, sl, fp, ip, sp, lr, pc}^ │ │ │ │ svclt 0x0000bd08 │ │ │ │ - rsbeq ip, r4, r4, lsr #29 │ │ │ │ + rsbeq ip, r4, ip, lsr #29 │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl fed491b0 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ bmi 1ef5e98 │ │ │ │ blmi 1f1e1f0 │ │ │ │ ldrbtmi r4, [sl], #-1543 @ 0xfffff9f9 │ │ │ │ ldmdavs fp, {r0, r1, r4, r6, r7, fp, ip, lr} │ │ │ │ @@ -490391,40 +490391,40 @@ │ │ │ │ ldmdami pc, {r0, r1, r2, r3, r7, r8, sl, fp, ip, sp, lr, pc} @ │ │ │ │ mvnscc pc, pc, asr #32 │ │ │ │ @ instruction: 0xf6254478 │ │ │ │ strb pc, [r2, -r9, asr #28]! @ │ │ │ │ b ff72fa04 │ │ │ │ rsbeq ip, sl, r2, asr sl │ │ │ │ @ instruction: 0x000011b8 │ │ │ │ - rsbeq r0, r1, sl, lsl r4 │ │ │ │ + rsbeq r0, r1, r2, lsr #8 │ │ │ │ @ instruction: 0xfffff98d │ │ │ │ - rsbeq r0, r1, ip, asr r4 │ │ │ │ - rsbeq ip, r4, sl, lsr #28 │ │ │ │ + rsbeq r0, r1, r4, ror #8 │ │ │ │ + rsbeq ip, r4, r2, lsr lr │ │ │ │ andeq r0, r0, pc, asr #3 │ │ │ │ - strdeq r0, [r1], #-48 @ 0xffffffd0 @ │ │ │ │ - ldrheq r3, [pc], #-212 @ │ │ │ │ + strdeq r0, [r1], #-56 @ 0xffffffc8 @ │ │ │ │ + ldrheq r3, [pc], #-220 @ │ │ │ │ rsbeq ip, sl, r2, asr #19 │ │ │ │ - strhteq r0, [r1], #-60 @ 0xffffffc4 │ │ │ │ - subseq r3, pc, r0, lsl #27 │ │ │ │ + rsbeq r0, r1, r4, asr #7 │ │ │ │ + subseq r3, pc, r8, lsl #27 │ │ │ │ @ instruction: 0xfffff87b │ │ │ │ @ instruction: 0xfffff849 │ │ │ │ - rsbeq r0, r1, lr, ror r3 │ │ │ │ - subseq r3, pc, r2, asr #26 │ │ │ │ - rsbeq r0, r1, r4, ror #6 │ │ │ │ - subseq r3, pc, r8, lsr #26 │ │ │ │ - rsbeq r0, r1, r0, lsl #8 │ │ │ │ - strhteq r0, [r1], #-60 @ 0xffffffc4 │ │ │ │ - strdeq r0, [r1], #-50 @ 0xffffffce @ │ │ │ │ - rsbeq r0, r1, ip, lsl r4 │ │ │ │ - strdeq r0, [r1], #-34 @ 0xffffffde @ │ │ │ │ - ldrheq r3, [pc], #-198 @ │ │ │ │ - ldrdeq r0, [r1], #-40 @ 0xffffffd8 @ │ │ │ │ - @ instruction: 0x005f3c9c │ │ │ │ - strhteq r0, [r1], #-42 @ 0xffffffd6 │ │ │ │ - subseq r3, pc, ip, ror ip @ │ │ │ │ + rsbeq r0, r1, r6, lsl #7 │ │ │ │ + subseq r3, pc, sl, asr #26 │ │ │ │ + rsbeq r0, r1, ip, ror #6 │ │ │ │ + subseq r3, pc, r0, lsr sp @ │ │ │ │ + rsbeq r0, r1, r8, lsl #8 │ │ │ │ + rsbeq r0, r1, r4, asr #7 │ │ │ │ + strdeq r0, [r1], #-58 @ 0xffffffc6 @ │ │ │ │ + rsbeq r0, r1, r4, lsr #8 │ │ │ │ + strdeq r0, [r1], #-42 @ 0xffffffd6 @ │ │ │ │ + ldrheq r3, [pc], #-206 @ │ │ │ │ + rsbeq r0, r1, r0, ror #5 │ │ │ │ + subseq r3, pc, r4, lsr #25 │ │ │ │ + rsbeq r0, r1, r2, asr #5 │ │ │ │ + subseq r3, pc, r4, lsl #25 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ bl fed49400 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strdlt r0, [r3], r0 @ │ │ │ │ mcr2 7, 6, pc, cr14, cr15, {7} @ │ │ │ │ stmdacs r1, {r0, r1, r9, sl, lr} │ │ │ │ ldrmi sp, [r8], -r2, lsl #2 │ │ │ │ @@ -490433,16 +490433,16 @@ │ │ │ │ ldrbtmi r4, [r8], #-2054 @ 0xfffff7fa │ │ │ │ @ instruction: 0xf625300c │ │ │ │ stmdami r5, {r0, r1, r2, r4, r5, r8, sl, fp, ip, sp, lr, pc} │ │ │ │ ldrbtmi r9, [r8], #-2305 @ 0xfffff6ff │ │ │ │ ldc2l 6, cr15, [r2, #148]! @ 0x94 │ │ │ │ ldrmi r9, [r8], -r1, lsl #22 │ │ │ │ stclt 0, cr11, [r0, #-12] │ │ │ │ - rsbeq r0, r1, sl, lsl #4 │ │ │ │ - subseq r3, pc, lr, asr #23 │ │ │ │ + rsbeq r0, r1, r2, lsl r2 │ │ │ │ + ldrsbeq r3, [pc], #-182 @ │ │ │ │ andeq r0, r0, r0 │ │ │ │ ldrbmi r2, [r0, -r1]! │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r8 │ │ │ │ bl fed49450 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0x46080ff8 │ │ │ │ blx ff3aeb1e │ │ │ │ @@ -490480,15 +490480,15 @@ │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ mrsle r0, LR_svc │ │ │ │ andlt r2, r2, r1 │ │ │ │ @ instruction: 0xf61fbd10 │ │ │ │ svclt 0x0000ea24 │ │ │ │ rsbeq ip, sl, lr, ror #14 │ │ │ │ @ instruction: 0x000011b8 │ │ │ │ - mlseq r1, lr, r2, r0 │ │ │ │ + rsbeq r0, r1, r6, lsr #5 │ │ │ │ rsbeq ip, sl, r0, asr #14 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl fed49504 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ cdp 15, 0, cr0, cr7, cr8, {7} │ │ │ │ stmdavs r3, {r4, r9, fp, ip, sp}^ │ │ │ │ blvs 122ddd4 │ │ │ │ @@ -490938,42 +490938,42 @@ │ │ │ │ ldrbtmi r9, [r8], #-2310 @ 0xfffff6fa │ │ │ │ blx 3302a0 >::_M_default_append(unsigned int)@@Base+0xad6dc> │ │ │ │ @ instruction: 0x8018f8dd │ │ │ │ svclt 0x0000e524 │ │ │ │ ... │ │ │ │ rsbeq ip, sl, r4, lsl r6 │ │ │ │ @ instruction: 0x000011b8 │ │ │ │ - rsbeq r0, r1, r0, lsr r1 │ │ │ │ - subseq r3, pc, r2, lsr #19 │ │ │ │ + rsbeq r0, r1, r8, lsr r1 │ │ │ │ + subseq r3, pc, sl, lsr #19 │ │ │ │ rsbeq ip, sl, r6, lsr #11 │ │ │ │ - ldrdeq r0, [r1], #-6 @ │ │ │ │ - subseq r3, pc, r8, asr #18 │ │ │ │ - mlseq r1, r8, r0, r0 │ │ │ │ - subseq r3, pc, sl, lsl #18 │ │ │ │ - rsbeq r0, r1, sl, ror r0 │ │ │ │ - subseq r3, pc, ip, ror #17 │ │ │ │ - subseq fp, lr, r0, asr #19 │ │ │ │ - subseq r3, pc, r4, asr sl @ │ │ │ │ - rsbeq r0, r1, r6, lsr #32 │ │ │ │ - @ instruction: 0x005f3898 │ │ │ │ - rsbeq r0, r1, ip, lsl r0 │ │ │ │ - rsbeq pc, r0, r4, lsr #31 │ │ │ │ - subseq r3, pc, r6, lsl r8 @ │ │ │ │ - rsbeq pc, r0, r6, lsl #31 │ │ │ │ - ldrsheq r3, [pc], #-120 @ │ │ │ │ - rsbeq pc, r0, r2, asr pc @ │ │ │ │ - subseq r3, pc, r4, asr #15 │ │ │ │ - rsbeq pc, r0, lr, lsl #30 │ │ │ │ - rsbeq pc, r0, lr, asr #29 │ │ │ │ - mlseq r0, r6, ip, pc @ │ │ │ │ - subseq r3, pc, sl, lsl #10 │ │ │ │ + ldrdeq r0, [r1], #-14 @ │ │ │ │ + subseq r3, pc, r0, asr r9 @ │ │ │ │ + rsbeq r0, r1, r0, lsr #1 │ │ │ │ + subseq r3, pc, r2, lsl r9 @ │ │ │ │ + rsbeq r0, r1, r2, lsl #1 │ │ │ │ + ldrsheq r3, [pc], #-132 @ │ │ │ │ + subseq fp, lr, r8, asr #19 │ │ │ │ + subseq r3, pc, ip, asr sl @ │ │ │ │ + rsbeq r0, r1, lr, lsr #32 │ │ │ │ + subseq r3, pc, r0, lsr #17 │ │ │ │ + rsbeq r0, r1, r4, lsr #32 │ │ │ │ + rsbeq pc, r0, ip, lsr #31 │ │ │ │ + subseq r3, pc, lr, lsl r8 @ │ │ │ │ + rsbeq pc, r0, lr, lsl #31 │ │ │ │ + subseq r3, pc, r0, lsl #16 │ │ │ │ + rsbeq pc, r0, sl, asr pc @ │ │ │ │ + subseq r3, pc, ip, asr #15 │ │ │ │ + rsbeq pc, r0, r6, lsl pc @ │ │ │ │ + ldrdeq pc, [r0], #-230 @ 0xffffff1a @ │ │ │ │ + mlseq r0, lr, ip, pc @ │ │ │ │ + subseq r3, pc, r2, lsl r5 @ │ │ │ │ + rsbeq pc, r0, r8, lsr #25 │ │ │ │ rsbeq pc, r0, r0, lsr #25 │ │ │ │ - mlseq r0, r8, ip, pc @ │ │ │ │ - rsbeq pc, r0, lr, ror fp @ │ │ │ │ - ldrsheq r3, [pc], #-50 @ │ │ │ │ + rsbeq pc, r0, r6, lsl #23 │ │ │ │ + ldrsheq r3, [pc], #-58 @ │ │ │ │ blvc 14ee37c │ │ │ │ blls 14ee55c │ │ │ │ blge 13ee560 │ │ │ │ blvc ff3ee564 │ │ │ │ mrc 6, 5, lr, cr4, cr4, {2} │ │ │ │ vsqrt.f64 d17, d5 │ │ │ │ svclt 0x00b8fa10 │ │ │ │ @@ -491193,21 +491193,21 @@ │ │ │ │ @ instruction: 0xf8dd7bc6 │ │ │ │ strcs r8, [r0, #-60] @ 0xffffffc4 │ │ │ │ cdp 6, 11, cr4, cr7, cr2, {0} │ │ │ │ ldrls r5, [r0, -r0, lsl #22] │ │ │ │ svclt 0x0000e03e │ │ │ │ andhi pc, r0, pc, lsr #7 │ │ │ │ ... │ │ │ │ - rsbeq pc, r0, r2, ror sl @ │ │ │ │ - subseq r3, pc, r6, ror #5 │ │ │ │ - rsbeq pc, r0, ip, lsr #19 │ │ │ │ - subseq r3, pc, r0, lsr #4 │ │ │ │ - mlseq r0, r4, r9, pc @ │ │ │ │ - subseq r3, pc, r8, lsl #4 │ │ │ │ - rsbeq pc, r0, lr, lsr r9 @ │ │ │ │ + rsbeq pc, r0, sl, ror sl @ │ │ │ │ + subseq r3, pc, lr, ror #5 │ │ │ │ + strhteq pc, [r0], #-148 @ 0xffffff6c @ │ │ │ │ + subseq r3, pc, r8, lsr #4 │ │ │ │ + mlseq r0, ip, r9, pc @ │ │ │ │ + subseq r3, pc, r0, lsl r2 @ │ │ │ │ + rsbeq pc, r0, r6, asr #18 │ │ │ │ ldccs 8, cr15, [r8], #-336 @ 0xfffffeb0 │ │ │ │ ldc 4, cr4, [r2, #360] @ 0x168 │ │ │ │ vadd.f64 d7, d7, d0 │ │ │ │ vstr d7, [r2] │ │ │ │ @ instruction: 0xf8547b00 │ │ │ │ strcc r2, [r1, #-3124] @ 0xfffff3cc │ │ │ │ ldc 4, cr4, [r2, #360] @ 0x168 │ │ │ │ @@ -491334,15 +491334,15 @@ │ │ │ │ vqsub.u8 d20, d16, d0 │ │ │ │ ldrbmi r8, [r3], -ip, lsr #7 │ │ │ │ ssatmi r4, #19, r7, lsl #12 │ │ │ │ @ instruction: 0x461e9212 │ │ │ │ rsbsls pc, r0, sp, asr #17 │ │ │ │ svclt 0x0000e00a │ │ │ │ ... │ │ │ │ - rsbeq pc, r0, r2, ror r5 @ │ │ │ │ + rsbeq pc, r0, sl, ror r5 @ │ │ │ │ addmi r3, r7, #262144 @ 0x40000 │ │ │ │ orrshi pc, r3, #128, 4 │ │ │ │ mcrrcc 8, 5, pc, r8, cr4 @ │ │ │ │ eorne pc, r7, r3, asr r8 @ │ │ │ │ mrrccc 8, 5, pc, r8, cr4 @ │ │ │ │ eorcs pc, r1, r3, asr r8 @ │ │ │ │ tstls r0, #187 @ 0xbb │ │ │ │ @@ -491635,23 +491635,23 @@ │ │ │ │ blx ff5b0d8a │ │ │ │ stmdbls r6, {r1, r2, r3, fp, lr} │ │ │ │ @ instruction: 0xf6244478 │ │ │ │ @ instruction: 0xf8ddfc89 │ │ │ │ @ instruction: 0xf7fe8018 │ │ │ │ svclt 0x0000bfa9 │ │ │ │ ... │ │ │ │ - strhteq pc, [r0], #-46 @ 0xffffffd2 @ │ │ │ │ - strdeq pc, [r0], #-16 @ │ │ │ │ - subseq r2, pc, r4, ror #20 │ │ │ │ - rsbeq pc, r0, lr, asr #3 │ │ │ │ - subseq r2, pc, r2, asr #20 │ │ │ │ - rsbeq pc, r0, sl, lsr #1 │ │ │ │ - subseq r2, pc, lr, lsl r9 @ │ │ │ │ - rsbeq pc, r0, r8, lsl #1 │ │ │ │ - ldrsheq r2, [pc], #-140 @ │ │ │ │ + rsbeq pc, r0, r6, asr #5 │ │ │ │ + strdeq pc, [r0], #-24 @ 0xffffffe8 @ │ │ │ │ + subseq r2, pc, ip, ror #20 │ │ │ │ + ldrdeq pc, [r0], #-22 @ 0xffffffea @ │ │ │ │ + subseq r2, pc, sl, asr #20 │ │ │ │ + strhteq pc, [r0], #-2 @ │ │ │ │ + subseq r2, pc, r6, lsr #18 │ │ │ │ + mlseq r0, r0, r0, pc @ │ │ │ │ + subseq r2, pc, r4, lsl #18 │ │ │ │ vhadd.s8 d25, d0, d6 │ │ │ │ @ instruction: 0xf8df21d3 │ │ │ │ ldrbtmi r0, [r8], #-2388 @ 0xfffff6ac │ │ │ │ @ instruction: 0xf624300c │ │ │ │ @ instruction: 0xf8dffba5 │ │ │ │ stmdbls r6, {r2, r3, r6, r8, fp} │ │ │ │ @ instruction: 0xf6244478 │ │ │ │ @@ -492242,105 +492242,105 @@ │ │ │ │ blt ffeb1e70 │ │ │ │ andhi pc, r0, pc, lsr #7 │ │ │ │ andeq r0, r0, r0 │ │ │ │ cdpcc 0, 11, cr0, cr0, cr0, {0} │ │ │ │ ... │ │ │ │ addge r9, r7, #46, 30 @ 0xb8 │ │ │ │ ldrbtpl r4, [sp], #-686 @ 0xfffffd52 │ │ │ │ - rsbeq pc, r0, r6, lsr r0 @ │ │ │ │ - subseq r2, pc, r8, lsr #17 │ │ │ │ - rsbeq pc, r0, r0, lsl r0 @ │ │ │ │ - subseq r2, pc, r2, lsl #17 │ │ │ │ - strhteq lr, [r0], #-246 @ 0xffffff0a │ │ │ │ - subseq r2, pc, r6, lsr #16 │ │ │ │ - mlseq r0, r2, pc, lr @ │ │ │ │ - subseq r2, pc, r4, lsl #16 │ │ │ │ - rsbeq lr, r0, r6, lsr pc │ │ │ │ - subseq r2, pc, r8, lsr #15 │ │ │ │ - strdeq lr, [r0], #-232 @ 0xffffff18 @ │ │ │ │ - subseq r2, pc, sl, ror #14 │ │ │ │ - subseq pc, lr, ip, lsr #10 │ │ │ │ - subseq pc, lr, r4, lsl #10 │ │ │ │ - rsbeq lr, r0, lr, ror #28 │ │ │ │ - subseq r2, pc, r0, ror #13 │ │ │ │ - rsbeq lr, r0, lr, asr #28 │ │ │ │ - subseq r2, pc, r0, asr #13 │ │ │ │ - rsbeq lr, r0, ip, lsr #28 │ │ │ │ - @ instruction: 0x005f269e │ │ │ │ - rsbeq lr, r0, sl, lsl #28 │ │ │ │ - subseq r2, pc, ip, ror r6 @ │ │ │ │ - rsbeq lr, r0, ip, ror #26 │ │ │ │ - rsbeq lr, r0, r4, lsr sp │ │ │ │ - rsbeq lr, r0, lr, lsr #25 │ │ │ │ - subseq r2, pc, r0, lsr #10 │ │ │ │ - rsbeq lr, r0, r8, lsl #25 │ │ │ │ - ldrsheq r2, [pc], #-72 @ │ │ │ │ - rsbeq lr, r0, r6, asr #24 │ │ │ │ - ldrheq r2, [pc], #-72 @ │ │ │ │ - rsbeq lr, r0, sl, lsr #24 │ │ │ │ - @ instruction: 0x005f249c │ │ │ │ - rsbeq lr, r0, sl, lsl #24 │ │ │ │ - subseq r2, pc, ip, ror r4 @ │ │ │ │ - rsbeq lr, r0, ip, asr #22 │ │ │ │ - ldrheq r2, [pc], #-60 @ │ │ │ │ - rsbeq lr, r0, sl, lsr #22 │ │ │ │ - @ instruction: 0x005f239c │ │ │ │ - rsbeq lr, r0, r8, lsl #22 │ │ │ │ - subseq r2, pc, sl, ror r3 @ │ │ │ │ - rsbeq lr, r0, r6, ror #21 │ │ │ │ - subseq r2, pc, r8, asr r3 @ │ │ │ │ - rsbeq lr, r0, r4, asr #21 │ │ │ │ - subseq r2, pc, r6, lsr r3 @ │ │ │ │ - subseq pc, lr, r4, lsr r1 @ │ │ │ │ - subseq pc, lr, lr, ror #1 │ │ │ │ - rsbeq lr, r0, r6, lsl sl │ │ │ │ - subseq r2, pc, sl, lsl #5 │ │ │ │ - rsbeq lr, r0, r4, ror #19 │ │ │ │ - subseq r2, pc, r8, asr r2 @ │ │ │ │ - rsbeq lr, r0, r6, asr #19 │ │ │ │ - subseq r2, pc, sl, lsr r2 @ │ │ │ │ - rsbeq lr, r0, ip, lsr #19 │ │ │ │ - subseq r2, pc, r0, lsr #4 │ │ │ │ - mlseq r0, r0, r9, lr │ │ │ │ - subseq r2, pc, r4, lsl #4 │ │ │ │ - rsbeq lr, r0, r4, ror r9 │ │ │ │ - subseq r2, pc, r6, ror #3 │ │ │ │ - rsbeq lr, r0, sl, asr r9 │ │ │ │ - subseq r2, pc, ip, asr #3 │ │ │ │ - rsbeq lr, r0, r0, asr #18 │ │ │ │ - ldrheq r2, [pc], #-18 @ │ │ │ │ - subseq lr, lr, r2, asr pc │ │ │ │ - rsbeq lr, r0, ip, asr #17 │ │ │ │ - subseq r2, pc, r0, asr #2 │ │ │ │ - strhteq lr, [r0], #-128 @ 0xffffff80 │ │ │ │ - subseq r2, pc, r4, lsr #2 │ │ │ │ - subseq lr, lr, r0, lsl pc │ │ │ │ - rsbeq lr, r0, lr, ror r8 │ │ │ │ - ldrsheq r2, [pc], #-2 @ │ │ │ │ - rsbeq lr, r0, r2, ror #16 │ │ │ │ - ldrsbeq r2, [pc], #-6 @ │ │ │ │ - rsbeq lr, r0, r4, lsr r8 │ │ │ │ - subseq r2, pc, r8, lsr #1 │ │ │ │ - rsbeq lr, r0, r8, lsl r8 │ │ │ │ - subseq r2, pc, ip, lsl #1 │ │ │ │ - strdeq lr, [r0], #-126 @ 0xffffff82 @ │ │ │ │ - subseq r2, pc, r0, ror r0 @ │ │ │ │ - rsbeq lr, r0, r4, ror #15 │ │ │ │ - subseq r2, pc, r6, asr r0 @ │ │ │ │ - ldrheq lr, [lr], #-236 @ 0xffffff14 │ │ │ │ - rsbeq lr, r0, r6, lsr #15 │ │ │ │ - subseq r2, pc, sl, lsl r0 @ │ │ │ │ - @ instruction: 0x005eee9a │ │ │ │ - rsbeq lr, r0, r4, ror r7 │ │ │ │ - subseq r1, pc, r8, ror #31 │ │ │ │ - rsbeq lr, r0, r8, asr #14 │ │ │ │ - ldrheq r1, [pc], #-252 @ │ │ │ │ - subseq sp, lr, lr, asr #21 │ │ │ │ - rsbeq lr, r0, r6, lsl r7 │ │ │ │ - subseq r1, pc, sl, lsl #31 │ │ │ │ + rsbeq pc, r0, lr, lsr r0 @ │ │ │ │ + ldrheq r2, [pc], #-128 @ │ │ │ │ + rsbeq pc, r0, r8, lsl r0 @ │ │ │ │ + subseq r2, pc, sl, lsl #17 │ │ │ │ + strhteq lr, [r0], #-254 @ 0xffffff02 │ │ │ │ + subseq r2, pc, lr, lsr #16 │ │ │ │ + mlseq r0, sl, pc, lr @ │ │ │ │ + subseq r2, pc, ip, lsl #16 │ │ │ │ + rsbeq lr, r0, lr, lsr pc │ │ │ │ + ldrheq r2, [pc], #-112 @ │ │ │ │ + rsbeq lr, r0, r0, lsl #30 │ │ │ │ + subseq r2, pc, r2, ror r7 @ │ │ │ │ + subseq pc, lr, r4, lsr r5 @ │ │ │ │ + subseq pc, lr, ip, lsl #10 │ │ │ │ + rsbeq lr, r0, r6, ror lr │ │ │ │ + subseq r2, pc, r8, ror #13 │ │ │ │ + rsbeq lr, r0, r6, asr lr │ │ │ │ + subseq r2, pc, r8, asr #13 │ │ │ │ + rsbeq lr, r0, r4, lsr lr │ │ │ │ + subseq r2, pc, r6, lsr #13 │ │ │ │ + rsbeq lr, r0, r2, lsl lr │ │ │ │ + subseq r2, pc, r4, lsl #13 │ │ │ │ + rsbeq lr, r0, r4, ror sp │ │ │ │ + rsbeq lr, r0, ip, lsr sp │ │ │ │ + strhteq lr, [r0], #-198 @ 0xffffff3a │ │ │ │ + subseq r2, pc, r8, lsr #10 │ │ │ │ + mlseq r0, r0, ip, lr │ │ │ │ + subseq r2, pc, r0, lsl #10 │ │ │ │ + rsbeq lr, r0, lr, asr #24 │ │ │ │ + subseq r2, pc, r0, asr #9 │ │ │ │ + rsbeq lr, r0, r2, lsr ip │ │ │ │ + subseq r2, pc, r4, lsr #9 │ │ │ │ + rsbeq lr, r0, r2, lsl ip │ │ │ │ + subseq r2, pc, r4, lsl #9 │ │ │ │ + rsbeq lr, r0, r4, asr fp │ │ │ │ + subseq r2, pc, r4, asr #7 │ │ │ │ + rsbeq lr, r0, r2, lsr fp │ │ │ │ + subseq r2, pc, r4, lsr #7 │ │ │ │ + rsbeq lr, r0, r0, lsl fp │ │ │ │ + subseq r2, pc, r2, lsl #7 │ │ │ │ + rsbeq lr, r0, lr, ror #21 │ │ │ │ + subseq r2, pc, r0, ror #6 │ │ │ │ + rsbeq lr, r0, ip, asr #21 │ │ │ │ + subseq r2, pc, lr, lsr r3 @ │ │ │ │ + subseq pc, lr, ip, lsr r1 @ │ │ │ │ + ldrsheq pc, [lr], #-6 @ │ │ │ │ + rsbeq lr, r0, lr, lsl sl │ │ │ │ + @ instruction: 0x005f2292 │ │ │ │ + rsbeq lr, r0, ip, ror #19 │ │ │ │ + subseq r2, pc, r0, ror #4 │ │ │ │ + rsbeq lr, r0, lr, asr #19 │ │ │ │ + subseq r2, pc, r2, asr #4 │ │ │ │ + strhteq lr, [r0], #-148 @ 0xffffff6c │ │ │ │ + subseq r2, pc, r8, lsr #4 │ │ │ │ + mlseq r0, r8, r9, lr │ │ │ │ + subseq r2, pc, ip, lsl #4 │ │ │ │ + rsbeq lr, r0, ip, ror r9 │ │ │ │ + subseq r2, pc, lr, ror #3 │ │ │ │ + rsbeq lr, r0, r2, ror #18 │ │ │ │ + ldrsbeq r2, [pc], #-20 @ │ │ │ │ + rsbeq lr, r0, r8, asr #18 │ │ │ │ + ldrheq r2, [pc], #-26 @ │ │ │ │ + subseq lr, lr, sl, asr pc │ │ │ │ + ldrdeq lr, [r0], #-132 @ 0xffffff7c @ │ │ │ │ + subseq r2, pc, r8, asr #2 │ │ │ │ + strhteq lr, [r0], #-136 @ 0xffffff78 │ │ │ │ + subseq r2, pc, ip, lsr #2 │ │ │ │ + subseq lr, lr, r8, lsl pc │ │ │ │ + rsbeq lr, r0, r6, lsl #17 │ │ │ │ + ldrsheq r2, [pc], #-10 @ │ │ │ │ + rsbeq lr, r0, sl, ror #16 │ │ │ │ + ldrsbeq r2, [pc], #-14 @ │ │ │ │ + rsbeq lr, r0, ip, lsr r8 │ │ │ │ + ldrheq r2, [pc], #-0 @ │ │ │ │ + rsbeq lr, r0, r0, lsr #16 │ │ │ │ + @ instruction: 0x005f2094 │ │ │ │ + rsbeq lr, r0, r6, lsl #16 │ │ │ │ + subseq r2, pc, r8, ror r0 @ │ │ │ │ + rsbeq lr, r0, ip, ror #15 │ │ │ │ + subseq r2, pc, lr, asr r0 @ │ │ │ │ + subseq lr, lr, r4, asr #29 │ │ │ │ + rsbeq lr, r0, lr, lsr #15 │ │ │ │ + subseq r2, pc, r2, lsr #32 │ │ │ │ + subseq lr, lr, r2, lsr #29 │ │ │ │ + rsbeq lr, r0, ip, ror r7 │ │ │ │ + ldrsheq r1, [pc], #-240 @ │ │ │ │ + rsbeq lr, r0, r0, asr r7 │ │ │ │ + subseq r1, pc, r4, asr #31 │ │ │ │ + ldrsbeq sp, [lr], #-166 @ 0xffffff5a │ │ │ │ + rsbeq lr, r0, lr, lsl r7 │ │ │ │ + @ instruction: 0x005f1f92 │ │ │ │ mrrceq 8, 5, pc, ip, cr4 @ │ │ │ │ stc2l 3, cr15, [r0], #292 @ 0x124 │ │ │ │ stmdacs r1, {r1, r9, sl, lr} │ │ │ │ ldmdbmi lr!, {r1, r2, ip, lr, pc} │ │ │ │ ldrbtmi r4, [r9], #-1584 @ 0xfffff9d0 │ │ │ │ blx fef30cdc │ │ │ │ bllt ff772018 │ │ │ │ @@ -492399,21 +492399,21 @@ │ │ │ │ vst2.8 {d20-d21}, [pc], fp │ │ │ │ ldrbtmi r7, [r8], #-511 @ 0xfffffe01 │ │ │ │ @ instruction: 0xf623300c │ │ │ │ stmdami r9, {r0, r2, r3, r6, r7, r8, sl, fp, ip, sp, lr, pc} │ │ │ │ ldrbtmi r4, [r8], #-1601 @ 0xfffff9bf │ │ │ │ cdp2 6, 8, cr15, cr8, cr3, {1} │ │ │ │ svclt 0x0000e7b6 │ │ │ │ - strhteq lr, [r0], #-94 @ 0xffffffa2 │ │ │ │ - rsbeq lr, r0, r6, lsl r5 │ │ │ │ - subseq r1, pc, sl, lsl #27 │ │ │ │ - strdeq lr, [r0], #-78 @ 0xffffffb2 @ │ │ │ │ - subseq r1, pc, r2, ror sp @ │ │ │ │ - rsbeq lr, r0, r6, lsl #9 │ │ │ │ - ldrsheq r1, [pc], #-202 @ │ │ │ │ + rsbeq lr, r0, r6, asr #11 │ │ │ │ + rsbeq lr, r0, lr, lsl r5 │ │ │ │ + @ instruction: 0x005f1d92 │ │ │ │ + rsbeq lr, r0, r6, lsl #10 │ │ │ │ + subseq r1, pc, sl, ror sp @ │ │ │ │ + rsbeq lr, r0, lr, lsl #9 │ │ │ │ + subseq r1, pc, r2, lsl #26 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x0088f8cc │ │ │ │ @ instruction: 0xb0954af1 │ │ │ │ @ instruction: 0x460d4bf1 │ │ │ │ @ instruction: 0x4606447a │ │ │ │ @@ -492655,26 +492655,26 @@ │ │ │ │ svclt 0x0000e6c0 │ │ │ │ andhi pc, r0, pc, lsr #7 │ │ │ │ andeq r0, r0, r0 │ │ │ │ subsmi r0, r9, r0 │ │ │ │ ldrdeq sl, [sl], #-132 @ 0xffffff7c @ │ │ │ │ @ instruction: 0x000011b8 │ │ │ │ mlseq sl, ip, r7, sl │ │ │ │ - mlseq r0, ip, r2, lr │ │ │ │ - subseq r1, pc, r0, lsl fp @ │ │ │ │ - rsbeq lr, r0, r4, lsr #6 │ │ │ │ - rsbeq lr, r0, r4, lsr r2 │ │ │ │ - subseq r1, pc, r8, lsr #21 │ │ │ │ - rsbeq lr, r0, r6, lsl r2 │ │ │ │ - subseq r1, pc, sl, lsl #21 │ │ │ │ - rsbeq lr, r0, r4, ror #3 │ │ │ │ - subseq r1, pc, r8, asr sl @ │ │ │ │ - rsbeq lr, r0, lr, ror #2 │ │ │ │ - rsbeq lr, r0, r0, lsr #1 │ │ │ │ - subseq r1, pc, r4, lsl r9 @ │ │ │ │ + rsbeq lr, r0, r4, lsr #5 │ │ │ │ + subseq r1, pc, r8, lsl fp @ │ │ │ │ + rsbeq lr, r0, ip, lsr #6 │ │ │ │ + rsbeq lr, r0, ip, lsr r2 │ │ │ │ + ldrheq r1, [pc], #-160 @ │ │ │ │ + rsbeq lr, r0, lr, lsl r2 │ │ │ │ + @ instruction: 0x005f1a92 │ │ │ │ + rsbeq lr, r0, ip, ror #3 │ │ │ │ + subseq r1, pc, r0, ror #20 │ │ │ │ + rsbeq lr, r0, r6, ror r1 │ │ │ │ + rsbeq lr, r0, r8, lsr #1 │ │ │ │ + subseq r1, pc, ip, lsl r9 @ │ │ │ │ vst4.8 {d25-d28}, [pc], r4 │ │ │ │ ldmdami ip!, {r3, r4, r6, r7, r8, ip, sp, lr}^ │ │ │ │ andcc r4, ip, r8, ror r4 │ │ │ │ blx febb1dd6 │ │ │ │ stmdbls r4, {r1, r3, r4, r5, r6, fp, lr} │ │ │ │ @ instruction: 0xf6234478 │ │ │ │ bls 3336d8 >::_M_default_append(unsigned int)@@Base+0xb0b14> │ │ │ │ @@ -492793,28 +492793,28 @@ │ │ │ │ blx 6302dc │ │ │ │ strcc sp, [r1], #-2054 @ 0xfffff7fa │ │ │ │ bicsle r4, r0, r5, lsr #5 │ │ │ │ strbmi r4, [r4], -fp, lsr #12 │ │ │ │ smlsld r4, r1, sp, r6 │ │ │ │ str r4, [r3, -r4, asr #12]! │ │ │ │ ldr r2, [sp, -r0, lsl #6]! │ │ │ │ - rsbeq lr, r0, r8, lsr r0 │ │ │ │ - subseq r1, pc, ip, lsr #17 │ │ │ │ - rsbeq lr, r0, ip, lsl r0 │ │ │ │ - @ instruction: 0x005f1890 │ │ │ │ - rsbeq sp, r0, r8, ror #31 │ │ │ │ - subseq r1, pc, ip, asr r8 @ │ │ │ │ - rsbeq sp, r0, r4, asr #30 │ │ │ │ - ldrheq r1, [pc], #-120 @ │ │ │ │ - rsbeq sp, r0, r6, lsl pc │ │ │ │ - subseq r1, pc, sl, lsl #15 │ │ │ │ - strdeq sp, [r0], #-232 @ 0xffffff18 @ │ │ │ │ - subseq r1, pc, ip, ror #14 │ │ │ │ - ldrdeq sp, [r0], #-234 @ 0xffffff16 @ │ │ │ │ - subseq r1, pc, lr, asr #14 │ │ │ │ + rsbeq lr, r0, r0, asr #32 │ │ │ │ + ldrheq r1, [pc], #-132 @ │ │ │ │ + rsbeq lr, r0, r4, lsr #32 │ │ │ │ + @ instruction: 0x005f1898 │ │ │ │ + strdeq sp, [r0], #-240 @ 0xffffff10 @ │ │ │ │ + subseq r1, pc, r4, ror #16 │ │ │ │ + rsbeq sp, r0, ip, asr #30 │ │ │ │ + subseq r1, pc, r0, asr #15 │ │ │ │ + rsbeq sp, r0, lr, lsl pc │ │ │ │ + @ instruction: 0x005f1792 │ │ │ │ + rsbeq sp, r0, r0, lsl #30 │ │ │ │ + subseq r1, pc, r4, ror r7 @ │ │ │ │ + rsbeq sp, r0, r2, ror #29 │ │ │ │ + subseq r1, pc, r6, asr r7 @ │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl fed4b970 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fb8 │ │ │ │ addlt r4, sp, ip, ror #8 │ │ │ │ strbtcc pc, [r8], #-2271 @ 0xfffff721 @ │ │ │ │ ldrbtmi r4, [ip], #-1543 @ 0xfffff9f9 │ │ │ │ @@ -493095,80 +493095,80 @@ │ │ │ │ ... │ │ │ │ ldmibls r9, {r1, r3, r4, r7, r8, fp, ip, pc} │ │ │ │ svccc 0x00b99999 │ │ │ │ teqcc r3, #-872415232 @ 0xcc000000 │ │ │ │ svccc 0x00d33333 │ │ │ │ rsbeq sl, sl, lr, lsl #5 │ │ │ │ @ instruction: 0x000011b8 │ │ │ │ - rsbeq sp, r0, lr, asr #27 │ │ │ │ + ldrdeq sp, [r0], #-214 @ 0xffffff2a @ │ │ │ │ @ instruction: 0xfffff971 │ │ │ │ - rsbeq sp, r0, ip, lsr #29 │ │ │ │ - ldrdeq sp, [r0], #-232 @ 0xffffff18 @ │ │ │ │ + strhteq sp, [r0], #-228 @ 0xffffff1c │ │ │ │ + rsbeq sp, r0, r0, ror #29 │ │ │ │ strdeq r0, [r0], -r9 │ │ │ │ - rsbeq sp, r0, lr, ror #26 │ │ │ │ - subseq r1, pc, r2, ror #11 │ │ │ │ + rsbeq sp, r0, r6, ror sp │ │ │ │ + subseq r1, pc, sl, ror #11 │ │ │ │ strdeq sl, [sl], #-16 @ │ │ │ │ - rsbeq sp, r0, sl, lsr sp │ │ │ │ - subseq r1, pc, lr, lsr #11 │ │ │ │ + rsbeq sp, r0, r2, asr #26 │ │ │ │ + ldrheq r1, [pc], #-86 @ │ │ │ │ @ instruction: 0xffffda31 │ │ │ │ @ instruction: 0xffffd9db │ │ │ │ - strdeq sp, [r0], #-204 @ 0xffffff34 @ │ │ │ │ - subseq r1, pc, r0, ror r5 @ │ │ │ │ - rsbeq sp, r0, r2, ror #25 │ │ │ │ - subseq r1, pc, r6, asr r5 @ │ │ │ │ + rsbeq sp, r0, r4, lsl #26 │ │ │ │ + subseq r1, pc, r8, ror r5 @ │ │ │ │ + rsbeq sp, r0, sl, ror #25 │ │ │ │ + subseq r1, pc, lr, asr r5 @ │ │ │ │ @ instruction: 0xffffd991 │ │ │ │ - subseq sp, pc, r0, lsr #19 │ │ │ │ - rsbeq sp, r0, r2, asr #28 │ │ │ │ - rsbeq sp, r0, r0, ror #27 │ │ │ │ - mlseq r0, r0, ip, sp │ │ │ │ - subseq r1, pc, r4, lsl #10 │ │ │ │ - rsbeq sp, r0, r6, ror ip │ │ │ │ - subseq r1, pc, sl, ror #9 │ │ │ │ - rsbeq sp, r0, r6, lsl #28 │ │ │ │ - mlseq r0, r4, lr, sp │ │ │ │ - rsbeq sp, r0, ip, lsr ip │ │ │ │ - ldrheq r1, [pc], #-64 @ │ │ │ │ - rsbeq sp, r0, sl, ror lr │ │ │ │ + subseq sp, pc, r8, lsr #19 │ │ │ │ + rsbeq sp, r0, sl, asr #28 │ │ │ │ + rsbeq sp, r0, r8, ror #27 │ │ │ │ + mlseq r0, r8, ip, sp │ │ │ │ + subseq r1, pc, ip, lsl #10 │ │ │ │ + rsbeq sp, r0, lr, ror ip │ │ │ │ + ldrsheq r1, [pc], #-66 @ │ │ │ │ + rsbeq sp, r0, lr, lsl #28 │ │ │ │ + mlseq r0, ip, lr, sp │ │ │ │ + rsbeq sp, r0, r4, asr #24 │ │ │ │ + ldrheq r1, [pc], #-72 @ │ │ │ │ + rsbeq sp, r0, r2, lsl #29 │ │ │ │ + ldrdeq sp, [r0], #-228 @ 0xffffff1c @ │ │ │ │ + rsbeq sp, r0, sl, lsl #24 │ │ │ │ + subseq r1, pc, lr, ror r4 @ │ │ │ │ + rsbeq sp, r0, ip, ror #23 │ │ │ │ + subseq r1, pc, lr, asr r4 @ │ │ │ │ + mlseq r0, lr, lr, sp │ │ │ │ + ldrdeq sp, [r0], #-228 @ 0xffffff1c @ │ │ │ │ + strhteq sp, [r0], #-176 @ 0xffffff50 │ │ │ │ + subseq r1, pc, r4, lsr #8 │ │ │ │ + strhteq sp, [r0], #-234 @ 0xffffff16 │ │ │ │ + rsbeq sp, r0, lr, ror #29 │ │ │ │ + rsbeq sp, r0, r4, ror fp │ │ │ │ + subseq r1, pc, r8, ror #7 │ │ │ │ + ldrdeq sp, [r0], #-226 @ 0xffffff1e @ │ │ │ │ + strdeq sp, [r0], #-228 @ 0xffffff1c @ │ │ │ │ + rsbeq sp, r0, r0, lsr fp │ │ │ │ + subseq r1, pc, r4, lsr #7 │ │ │ │ rsbeq sp, r0, ip, asr #29 │ │ │ │ - rsbeq sp, r0, r2, lsl #24 │ │ │ │ - subseq r1, pc, r6, ror r4 @ │ │ │ │ - rsbeq sp, r0, r4, ror #23 │ │ │ │ - subseq r1, pc, r6, asr r4 @ │ │ │ │ - mlseq r0, r6, lr, sp │ │ │ │ - rsbeq sp, r0, ip, asr #29 │ │ │ │ - rsbeq sp, r0, r8, lsr #23 │ │ │ │ - subseq r1, pc, ip, lsl r4 @ │ │ │ │ - strhteq sp, [r0], #-226 @ 0xffffff1e │ │ │ │ - rsbeq sp, r0, r6, ror #29 │ │ │ │ - rsbeq sp, r0, ip, ror #22 │ │ │ │ - subseq r1, pc, r0, ror #7 │ │ │ │ - rsbeq sp, r0, sl, asr #29 │ │ │ │ - rsbeq sp, r0, ip, ror #29 │ │ │ │ - rsbeq sp, r0, r8, lsr #22 │ │ │ │ - @ instruction: 0x005f139c │ │ │ │ - rsbeq sp, r0, r4, asr #29 │ │ │ │ - rsbeq r4, r0, sl, lsr r1 │ │ │ │ - rsbeq sp, r0, r2, ror #21 │ │ │ │ - subseq r1, pc, r6, asr r3 @ │ │ │ │ - mlseq r0, r0, lr, sp │ │ │ │ - mlseq r0, lr, r0, r4 │ │ │ │ - mlseq r0, r8, sl, sp │ │ │ │ - subseq r1, pc, ip, lsl #6 │ │ │ │ - rsbeq r4, r0, r2, lsl r1 │ │ │ │ - rsbeq sp, r0, r8, ror #28 │ │ │ │ - rsbeq sp, r0, r4, asr sl │ │ │ │ - subseq r1, pc, r8, asr #5 │ │ │ │ - rsbeq r4, r0, r6, lsr #2 │ │ │ │ - rsbeq sp, r0, r4, asr #28 │ │ │ │ - rsbeq sp, r0, r0, lsl sl │ │ │ │ - subseq r1, pc, r4, lsl #5 │ │ │ │ - rsbeq r5, r0, lr, lsr #2 │ │ │ │ - rsbeq sp, r0, ip, lsl lr │ │ │ │ - rsbeq sp, r0, sl, asr #19 │ │ │ │ - subseq r1, pc, lr, lsr r2 @ │ │ │ │ + rsbeq r4, r0, r2, asr #2 │ │ │ │ + rsbeq sp, r0, sl, ror #21 │ │ │ │ + subseq r1, pc, lr, asr r3 @ │ │ │ │ + mlseq r0, r8, lr, sp │ │ │ │ + rsbeq r4, r0, r6, lsr #1 │ │ │ │ + rsbeq sp, r0, r0, lsr #21 │ │ │ │ + subseq r1, pc, r4, lsl r3 @ │ │ │ │ + rsbeq r4, r0, sl, lsl r1 │ │ │ │ + rsbeq sp, r0, r0, ror lr │ │ │ │ + rsbeq sp, r0, ip, asr sl │ │ │ │ + ldrsbeq r1, [pc], #-32 @ │ │ │ │ + rsbeq r4, r0, lr, lsr #2 │ │ │ │ + rsbeq sp, r0, ip, asr #28 │ │ │ │ + rsbeq sp, r0, r8, lsl sl │ │ │ │ + subseq r1, pc, ip, lsl #5 │ │ │ │ + rsbeq r5, r0, r6, lsr r1 │ │ │ │ + rsbeq sp, r0, r4, lsr #28 │ │ │ │ + ldrdeq sp, [r0], #-146 @ 0xffffff6e @ │ │ │ │ + subseq r1, pc, r6, asr #4 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ bl fed4befc │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strdlt r0, [r3], r0 @ │ │ │ │ ldc2 7, cr15, [r0, #-1020]! @ 0xfffffc04 │ │ │ │ stmdacs r1, {r0, r1, r9, sl, lr} │ │ │ │ ldrmi sp, [r8], -r2, lsl #2 │ │ │ │ @@ -493178,16 +493178,16 @@ │ │ │ │ andcc r4, ip, r8, ror r4 │ │ │ │ @ instruction: 0xffb8f622 │ │ │ │ stmdbls r1, {r0, r2, fp, lr} │ │ │ │ @ instruction: 0xf6234478 │ │ │ │ blls 272efc │ │ │ │ andlt r4, r3, r8, lsl r6 │ │ │ │ svclt 0x0000bd00 │ │ │ │ - rsbeq sp, r0, ip, asr r8 │ │ │ │ - ldrsbeq r1, [pc], #-0 @ │ │ │ │ + rsbeq sp, r0, r4, ror #16 │ │ │ │ + ldrsbeq r1, [pc], #-8 @ │ │ │ │ andeq r0, r0, r0 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl fed4bf4c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ bmi 7b8cd4 │ │ │ │ blmi 7e0f6c │ │ │ │ ldrbtmi r4, [sl], #-1541 @ 0xfffff9fb │ │ │ │ @@ -493210,15 +493210,15 @@ │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ mrsle r0, LR_svc │ │ │ │ andlt r2, r5, r1 │ │ │ │ @ instruction: 0xf61cbd30 │ │ │ │ svclt 0x0000ecc2 │ │ │ │ strhteq r9, [sl], #-198 @ 0xffffff3a │ │ │ │ @ instruction: 0x000011b8 │ │ │ │ - rsbeq sp, r0, sl, asr #24 │ │ │ │ + rsbeq sp, r0, r2, asr ip │ │ │ │ rsbeq r9, sl, ip, ror ip │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r8 │ │ │ │ bl fed4bfc8 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0x46080ff8 │ │ │ │ vrhadd.s32 d2, d13, d2 │ │ │ │ andcs pc, r1, r7, lsr #28 │ │ │ │ @@ -493257,16 +493257,16 @@ │ │ │ │ @ instruction: 0xf6224478 │ │ │ │ @ instruction: 0x4620ffdb │ │ │ │ ldclt 0, cr11, [r0, #-12]! │ │ │ │ tstcc r4, r8, lsr #12 │ │ │ │ @ instruction: 0xf87af33d │ │ │ │ andlt r4, r3, r0, lsr #12 │ │ │ │ svclt 0x0000bd30 │ │ │ │ - mlseq r0, ip, fp, sp │ │ │ │ - subseq r0, pc, r0, lsr #31 │ │ │ │ + rsbeq sp, r0, r4, lsr #23 │ │ │ │ + subseq r0, pc, r8, lsr #31 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl fed4c084 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0x460c0ff0 │ │ │ │ strmi r4, [r8], -r6, lsl #12 │ │ │ │ stc2 2, cr15, [sl, #180]! @ 0xb4 │ │ │ │ strmi r4, [r1], -r2, lsr #12 │ │ │ │ @@ -493293,18 +493293,18 @@ │ │ │ │ stmdami r9, {r0, r2, r4, r6, r7, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ ldrbtmi r4, [r8], #-1569 @ 0xfffff9df │ │ │ │ @ instruction: 0xff90f622 │ │ │ │ ldcllt 6, cr4, [r0, #-128]! @ 0xffffff80 │ │ │ │ andhi pc, r0, pc, lsr #7 │ │ │ │ @ instruction: 0xffffffff │ │ │ │ @ instruction: 0xffffffff │ │ │ │ - rsbeq sp, r0, ip, lsr fp │ │ │ │ - subseq r0, pc, r0, asr #30 │ │ │ │ - rsbeq sp, r0, r6, lsl #22 │ │ │ │ - subseq r0, pc, sl, lsl #30 │ │ │ │ + rsbeq sp, r0, r4, asr #22 │ │ │ │ + subseq r0, pc, r8, asr #30 │ │ │ │ + rsbeq sp, r0, lr, lsl #22 │ │ │ │ + subseq r0, pc, r2, lsl pc @ │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ blhi 3303d4 >::_M_default_append(unsigned int)@@Base+0xad810> │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x0068f8cc │ │ │ │ stmdagt r8!, {r0, r1, r2, r3, r4, r6, r7, fp, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf8dfb099 │ │ │ │ @@ -493827,32 +493827,32 @@ │ │ │ │ blcs 21cb80 │ │ │ │ ldr sp, [r0, r8, lsr #1] │ │ │ │ andhi pc, r0, pc, lsr #7 │ │ │ │ ... │ │ │ │ ldrdeq r9, [sl], #-172 @ 0xffffff54 @ │ │ │ │ @ instruction: 0x000011b8 │ │ │ │ strhteq r9, [sl], #-162 @ 0xffffff5e │ │ │ │ - rsbeq sp, r0, r2, lsr #19 │ │ │ │ - subseq r0, pc, r4, lsr #27 │ │ │ │ - rsbeq sp, r0, r2, lsl #19 │ │ │ │ - subseq r0, pc, r4, lsl #27 │ │ │ │ - rsbeq sp, r0, r0, ror #18 │ │ │ │ - subseq r0, pc, r2, ror #26 │ │ │ │ - rsbeq sp, r0, r0, lsl #18 │ │ │ │ - subseq r0, pc, r2, lsl #26 │ │ │ │ - rsbeq sp, r0, r0, ror #17 │ │ │ │ - subseq r0, pc, r2, ror #25 │ │ │ │ - mlseq r0, r4, r8, sp │ │ │ │ - rsbeq sp, r0, sl, ror #11 │ │ │ │ - subseq r0, pc, lr, ror #19 │ │ │ │ - rsbeq sp, r0, r6, asr #6 │ │ │ │ - strdeq sp, [r0], #-38 @ 0xffffffda @ │ │ │ │ - ldrsheq r0, [pc], #-106 @ │ │ │ │ - rsbeq sp, r0, r0, asr #5 │ │ │ │ - subseq r0, pc, r4, asr #13 │ │ │ │ + rsbeq sp, r0, sl, lsr #19 │ │ │ │ + subseq r0, pc, ip, lsr #27 │ │ │ │ + rsbeq sp, r0, sl, lsl #19 │ │ │ │ + subseq r0, pc, ip, lsl #27 │ │ │ │ + rsbeq sp, r0, r8, ror #18 │ │ │ │ + subseq r0, pc, sl, ror #26 │ │ │ │ + rsbeq sp, r0, r8, lsl #18 │ │ │ │ + subseq r0, pc, sl, lsl #26 │ │ │ │ + rsbeq sp, r0, r8, ror #17 │ │ │ │ + subseq r0, pc, sl, ror #25 │ │ │ │ + mlseq r0, ip, r8, sp │ │ │ │ + strdeq sp, [r0], #-82 @ 0xffffffae @ │ │ │ │ + ldrsheq r0, [pc], #-150 @ │ │ │ │ + rsbeq sp, r0, lr, asr #6 │ │ │ │ + strdeq sp, [r0], #-46 @ 0xffffffd2 @ │ │ │ │ + subseq r0, pc, r2, lsl #14 │ │ │ │ + rsbeq sp, r0, r8, asr #5 │ │ │ │ + subseq r0, pc, ip, asr #13 │ │ │ │ blcs 21cbdc │ │ │ │ svcge 0x0074f43f │ │ │ │ @ instruction: 0xf61be760 │ │ │ │ @ instruction: 0x9004efbe │ │ │ │ ldmdami r1!, {r2, r3, r5, r6, r7, r8, sp} │ │ │ │ andcc r4, ip, r8, ror r4 │ │ │ │ blx 1c3304c │ │ │ │ @@ -493899,26 +493899,26 @@ │ │ │ │ ldrbtmi r2, [r8], #-381 @ 0xfffffe83 │ │ │ │ @ instruction: 0xf622300c │ │ │ │ stmdami pc, {r0, r1, r4, r9, fp, ip, sp, lr, pc} @ │ │ │ │ mvnscc pc, pc, asr #32 │ │ │ │ @ instruction: 0xf6224478 │ │ │ │ @ instruction: 0xf04ffacd │ │ │ │ ldrt r3, [lr], #-1023 @ 0xfffffc01 │ │ │ │ - rsbeq sp, r0, ip, lsr #4 │ │ │ │ - subseq r0, pc, r0, lsr r6 @ │ │ │ │ - strdeq sp, [r0], #-18 @ 0xffffffee @ │ │ │ │ - ldrsheq r0, [pc], #-86 @ │ │ │ │ - ldrdeq sp, [r0], #-22 @ 0xffffffea @ │ │ │ │ - ldrsbeq r0, [pc], #-90 @ │ │ │ │ - strhteq sp, [r0], #-24 @ 0xffffffe8 │ │ │ │ - ldrheq r0, [pc], #-92 @ │ │ │ │ - mlseq r0, ip, r1, sp │ │ │ │ - subseq r0, pc, r0, lsr #11 │ │ │ │ - rsbeq sp, r0, r2, lsl #3 │ │ │ │ - subseq r0, pc, r4, lsl #11 │ │ │ │ + rsbeq sp, r0, r4, lsr r2 │ │ │ │ + subseq r0, pc, r8, lsr r6 @ │ │ │ │ + strdeq sp, [r0], #-26 @ 0xffffffe6 @ │ │ │ │ + ldrsheq r0, [pc], #-94 @ │ │ │ │ + ldrdeq sp, [r0], #-30 @ 0xffffffe2 @ │ │ │ │ + subseq r0, pc, r2, ror #11 │ │ │ │ + rsbeq sp, r0, r0, asr #3 │ │ │ │ + subseq r0, pc, r4, asr #11 │ │ │ │ + rsbeq sp, r0, r4, lsr #3 │ │ │ │ + subseq r0, pc, r8, lsr #11 │ │ │ │ + rsbeq sp, r0, sl, lsl #3 │ │ │ │ + subseq r0, pc, ip, lsl #11 │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl fed4cab8 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ bmi fee797a0 │ │ │ │ blmi feea1af8 │ │ │ │ ldrbtmi r4, [sl], #-1543 @ 0xfffff9f9 │ │ │ │ ldmdavs fp, {r0, r1, r4, r6, r7, fp, ip, lr} │ │ │ │ @@ -494095,57 +494095,57 @@ │ │ │ │ @ instruction: 0xf88ef622 │ │ │ │ strtmi r4, [r1], -pc, lsr #16 │ │ │ │ @ instruction: 0xf6224478 │ │ │ │ strbt pc, [r9], r9, asr #18 @ │ │ │ │ ldcl 6, cr15, [r4, #108] @ 0x6c │ │ │ │ rsbeq r9, sl, sl, asr #2 │ │ │ │ @ instruction: 0x000011b8 │ │ │ │ - rsbeq sp, r0, sl, ror #1 │ │ │ │ + strdeq sp, [r0], #-2 @ │ │ │ │ @ instruction: 0xfffff61d │ │ │ │ - rsbeq sp, r0, lr, ror #1 │ │ │ │ - rsbeq sp, r0, r8, lsl #2 │ │ │ │ + strdeq sp, [r0], #-6 @ │ │ │ │ + rsbeq sp, r0, r0, lsl r1 │ │ │ │ andeq r0, r0, r5, lsl #6 │ │ │ │ - rsbeq sp, r0, r2, lsr #1 │ │ │ │ - subseq r0, pc, r6, lsr #9 │ │ │ │ + rsbeq sp, r0, sl, lsr #1 │ │ │ │ + subseq r0, pc, lr, lsr #9 │ │ │ │ strhteq r9, [sl], #-4 │ │ │ │ - rsbeq sp, r0, lr, rrx │ │ │ │ - subseq r0, pc, r2, ror r4 @ │ │ │ │ + rsbeq sp, r0, r6, ror r0 │ │ │ │ + subseq r0, pc, sl, ror r4 @ │ │ │ │ @ instruction: 0xfffff4e5 │ │ │ │ @ instruction: 0xfffff473 │ │ │ │ - rsbeq sp, r0, r0, lsr r0 │ │ │ │ - subseq r0, pc, r4, lsr r4 @ │ │ │ │ - rsbeq sp, r0, r6, lsl r0 │ │ │ │ - subseq r0, pc, sl, lsl r4 @ │ │ │ │ + rsbeq sp, r0, r8, lsr r0 │ │ │ │ + subseq r0, pc, ip, lsr r4 @ │ │ │ │ + rsbeq sp, r0, lr, lsl r0 │ │ │ │ + subseq r0, pc, r2, lsr #8 │ │ │ │ @ instruction: 0xfffff3ed │ │ │ │ @ instruction: 0xfffff3bf │ │ │ │ - ldrdeq ip, [r0], #-248 @ 0xffffff08 @ │ │ │ │ - ldrsbeq r0, [pc], #-60 @ │ │ │ │ - strhteq ip, [r0], #-254 @ 0xffffff02 │ │ │ │ - subseq r0, pc, r2, asr #7 │ │ │ │ + rsbeq ip, r0, r0, ror #31 │ │ │ │ + subseq r0, pc, r4, ror #7 │ │ │ │ + rsbeq ip, r0, r6, asr #31 │ │ │ │ + subseq r0, pc, sl, asr #7 │ │ │ │ @ instruction: 0xfffff2fd │ │ │ │ - mlseq r0, r2, pc, ip @ │ │ │ │ - @ instruction: 0x005f0396 │ │ │ │ - strhteq ip, [r0], #-254 @ 0xffffff02 │ │ │ │ - strdeq ip, [r0], #-240 @ 0xffffff10 @ │ │ │ │ - rsbeq ip, r0, r8, asr pc │ │ │ │ - subseq r0, pc, ip, asr r3 @ │ │ │ │ - rsbeq ip, r0, sl, lsr pc │ │ │ │ - subseq r0, pc, ip, lsr r3 @ │ │ │ │ - strhteq ip, [r0], #-252 @ 0xffffff04 │ │ │ │ - rsbeq sp, r0, r2, lsl r0 │ │ │ │ - strdeq ip, [r0], #-238 @ 0xffffff12 @ │ │ │ │ - subseq r0, pc, r2, lsl #6 │ │ │ │ - rsbeq sp, r0, r6, asr r0 │ │ │ │ - strdeq ip, [r0], #-254 @ 0xffffff02 @ │ │ │ │ - rsbeq ip, r0, r0, asr #29 │ │ │ │ - subseq r0, pc, r4, asr #5 │ │ │ │ - rsbeq sp, r0, sl, lsr r0 │ │ │ │ - rsbeq sp, r0, r4, rrx │ │ │ │ - rsbeq ip, r0, r8, ror lr │ │ │ │ - subseq r0, pc, ip, ror r2 @ │ │ │ │ + mlseq r0, sl, pc, ip @ │ │ │ │ + @ instruction: 0x005f039e │ │ │ │ + rsbeq ip, r0, r6, asr #31 │ │ │ │ + strdeq ip, [r0], #-248 @ 0xffffff08 @ │ │ │ │ + rsbeq ip, r0, r0, ror #30 │ │ │ │ + subseq r0, pc, r4, ror #6 │ │ │ │ + rsbeq ip, r0, r2, asr #30 │ │ │ │ + subseq r0, pc, r4, asr #6 │ │ │ │ + rsbeq ip, r0, r4, asr #31 │ │ │ │ + rsbeq sp, r0, sl, lsl r0 │ │ │ │ + rsbeq ip, r0, r6, lsl #30 │ │ │ │ + subseq r0, pc, sl, lsl #6 │ │ │ │ + rsbeq sp, r0, lr, asr r0 │ │ │ │ + rsbeq sp, r0, r6 │ │ │ │ + rsbeq ip, r0, r8, asr #29 │ │ │ │ + subseq r0, pc, ip, asr #5 │ │ │ │ + rsbeq sp, r0, r2, asr #32 │ │ │ │ + rsbeq sp, r0, ip, rrx │ │ │ │ + rsbeq ip, r0, r0, lsl #29 │ │ │ │ + subseq r0, pc, r4, lsl #5 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ bl fed4ce44 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strdlt r0, [r3], r0 @ │ │ │ │ mrc2 7, 1, pc, cr0, cr15, {7} │ │ │ │ stmdacs r1, {r0, r1, r9, sl, lr} │ │ │ │ ldrmi sp, [r8], -r2, lsl #2 │ │ │ │ @@ -494155,16 +494155,16 @@ │ │ │ │ andcc r4, ip, r8, ror r4 │ │ │ │ @ instruction: 0xf814f622 │ │ │ │ stmdbls r1, {r0, r2, fp, lr} │ │ │ │ @ instruction: 0xf6224478 │ │ │ │ blls 273fb4 │ │ │ │ andlt r4, r3, r8, lsl r6 │ │ │ │ svclt 0x0000bd00 │ │ │ │ - rsbeq ip, r0, r4, lsl #27 │ │ │ │ - subseq r0, pc, r8, lsl #3 │ │ │ │ + rsbeq ip, r0, ip, lsl #27 │ │ │ │ + @ instruction: 0x005f0190 │ │ │ │ andeq r0, r0, r0 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r8 │ │ │ │ bl fed4ce94 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0x46080ff8 │ │ │ │ cdp2 2, 10, cr15, cr4, cr12, {1} │ │ │ │ blvc 331320 >::_M_default_append(unsigned int)@@Base+0xae75c> │ │ │ │ @@ -494197,16 +494197,16 @@ │ │ │ │ andcc r4, ip, r8, ror r4 │ │ │ │ @ instruction: 0xffbef621 │ │ │ │ stmdbls r1, {r0, r2, fp, lr} │ │ │ │ @ instruction: 0xf6224478 │ │ │ │ blls 273f08 │ │ │ │ andlt r4, r2, r8, lsl r6 │ │ │ │ svclt 0x0000bd10 │ │ │ │ - ldrdeq ip, [r0], #-228 @ 0xffffff1c @ │ │ │ │ - ldrsbeq r0, [pc], #-12 @ │ │ │ │ + ldrdeq ip, [r0], #-236 @ 0xffffff14 @ │ │ │ │ + subseq r0, pc, r4, ror #1 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl fed4cf3c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ bmi 7b9cc4 │ │ │ │ blmi 7e1f5c │ │ │ │ ldrbtmi r4, [sl], #-1541 @ 0xfffff9fb │ │ │ │ strmi r4, [ip], -r8, lsl #12 │ │ │ │ @@ -494228,15 +494228,15 @@ │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ mrsle r0, LR_svc │ │ │ │ andlt r2, r5, r1 │ │ │ │ @ instruction: 0xf61bbd30 │ │ │ │ svclt 0x0000ecca │ │ │ │ rsbeq r8, sl, r6, asr #25 │ │ │ │ @ instruction: 0x000011b8 │ │ │ │ - rsbeq ip, r0, lr, lsl #29 │ │ │ │ + mlseq r0, r6, lr, ip │ │ │ │ rsbeq r8, sl, ip, lsl #25 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ blhi 4b1270 │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ cdpeq 8, 14, cr15, cr0, cr12, {6} │ │ │ │ @ instruction: 0x4614b0b5 │ │ │ │ @@ -494501,26 +494501,26 @@ │ │ │ │ @ instruction: 0x23a9f240 │ │ │ │ cdp2 6, 6, cr15, cr4, cr0, {1} │ │ │ │ ldmib sp, {r5, r6, r8, r9, sl, sp, lr, pc}^ │ │ │ │ ssat fp, #1, r2, lsl #14 │ │ │ │ andhi pc, r0, pc, lsr #7 │ │ │ │ ... │ │ │ │ @ instruction: 0x000011b8 │ │ │ │ - rsbeq ip, r0, sl, lsl lr │ │ │ │ + rsbeq ip, r0, r2, lsr #28 │ │ │ │ rsbeq r8, sl, r8, lsr #24 │ │ │ │ - rsbeq ip, r0, sl, asr ip │ │ │ │ - subseq pc, lr, r2, ror #28 │ │ │ │ - rsbeq ip, r0, r2, ror fp │ │ │ │ - subseq pc, lr, sl, ror sp @ │ │ │ │ - rsbeq ip, r0, sl, asr fp │ │ │ │ - subseq pc, lr, r2, ror #26 │ │ │ │ + rsbeq ip, r0, r2, ror #24 │ │ │ │ + subseq pc, lr, sl, ror #28 │ │ │ │ + rsbeq ip, r0, sl, ror fp │ │ │ │ + subseq pc, lr, r2, lsl #27 │ │ │ │ + rsbeq ip, r0, r2, ror #22 │ │ │ │ + subseq pc, lr, sl, ror #26 │ │ │ │ rsbeq r8, sl, r0, ror r9 │ │ │ │ - rsbeq ip, r0, r2, lsl #22 │ │ │ │ - subseq pc, lr, sl, lsl #26 │ │ │ │ - rsbeq ip, r0, r4, asr #20 │ │ │ │ + rsbeq ip, r0, sl, lsl #22 │ │ │ │ + subseq pc, lr, r2, lsl sp @ │ │ │ │ + rsbeq ip, r0, ip, asr #20 │ │ │ │ vadd.i8 q10, q8, q15 │ │ │ │ ldrbtmi r2, [r8], #-406 @ 0xfffffe6a │ │ │ │ @ instruction: 0xf621300c │ │ │ │ stmiami ip!, {r0, r1, r4, r5, r8, sl, fp, ip, sp, lr, pc}^ │ │ │ │ ldrbtmi r4, [r8], #-1617 @ 0xfffff9af │ │ │ │ stc2l 6, cr15, [lr, #132]! @ 0x84 │ │ │ │ ldmib sp, {r4, r5, r8, r9, sl, sp, lr, pc}^ │ │ │ │ @@ -494751,39 +494751,39 @@ │ │ │ │ blx 1cb3e46 │ │ │ │ @ instruction: 0xf04f481e │ │ │ │ ldrbtmi r3, [r8], #-511 @ 0xfffffe01 │ │ │ │ stc2 6, cr15, [r4], #-132 @ 0xffffff7c │ │ │ │ svclt 0x0000e7ef │ │ │ │ andhi pc, r0, pc, lsr #7 │ │ │ │ ... │ │ │ │ - strhteq ip, [r0], #-158 @ 0xffffff62 │ │ │ │ - subseq pc, lr, r6, asr #23 │ │ │ │ - rsbeq ip, r0, sl, asr r9 │ │ │ │ - subseq pc, lr, r2, ror #22 │ │ │ │ - rsbeq ip, r0, r2, lsr r9 │ │ │ │ - subseq pc, lr, sl, lsr fp @ │ │ │ │ - rsbeq ip, r0, r2, lsl r9 │ │ │ │ - subseq pc, lr, sl, lsl fp @ │ │ │ │ - strdeq ip, [r0], #-136 @ 0xffffff78 @ │ │ │ │ - subseq pc, lr, r0, lsl #22 │ │ │ │ - rsbeq ip, r0, r4, ror #17 │ │ │ │ - rsbeq ip, r0, ip, asr r8 │ │ │ │ - rsbeq ip, r0, sl, lsr #16 │ │ │ │ - subseq pc, lr, r2, lsr sl @ │ │ │ │ - strdeq r8, [r0], #-94 @ 0xffffffa2 @ │ │ │ │ - ldrdeq ip, [r0], #-126 @ 0xffffff82 @ │ │ │ │ - subseq pc, lr, r6, ror #19 │ │ │ │ - @ instruction: 0xfffff897 │ │ │ │ - rsbeq ip, r0, r0, lsl r8 │ │ │ │ + rsbeq ip, r0, r6, asr #19 │ │ │ │ + subseq pc, lr, lr, asr #23 │ │ │ │ + rsbeq ip, r0, r2, ror #18 │ │ │ │ + subseq pc, lr, sl, ror #22 │ │ │ │ + rsbeq ip, r0, sl, lsr r9 │ │ │ │ + subseq pc, lr, r2, asr #22 │ │ │ │ + rsbeq ip, r0, sl, lsl r9 │ │ │ │ + subseq pc, lr, r2, lsr #22 │ │ │ │ + rsbeq ip, r0, r0, lsl #18 │ │ │ │ + subseq pc, lr, r8, lsl #22 │ │ │ │ + rsbeq ip, r0, ip, ror #17 │ │ │ │ + rsbeq ip, r0, r4, ror #16 │ │ │ │ + rsbeq ip, r0, r2, lsr r8 │ │ │ │ + subseq pc, lr, sl, lsr sl @ │ │ │ │ + rsbeq r8, r0, r6, lsl #12 │ │ │ │ rsbeq ip, r0, r6, ror #15 │ │ │ │ - rsbeq ip, r0, r4, lsr #15 │ │ │ │ - rsbeq ip, r0, sl, asr #12 │ │ │ │ - subseq pc, lr, r0, asr r8 @ │ │ │ │ - rsbeq ip, r0, ip, lsr #12 │ │ │ │ - subseq pc, lr, r2, lsr r8 @ │ │ │ │ + subseq pc, lr, lr, ror #19 │ │ │ │ + @ instruction: 0xfffff897 │ │ │ │ + rsbeq ip, r0, r8, lsl r8 │ │ │ │ + rsbeq ip, r0, lr, ror #15 │ │ │ │ + rsbeq ip, r0, ip, lsr #15 │ │ │ │ + rsbeq ip, r0, r2, asr r6 │ │ │ │ + subseq pc, lr, r8, asr r8 @ │ │ │ │ + rsbeq ip, r0, r4, lsr r6 │ │ │ │ + subseq pc, lr, sl, lsr r8 @ │ │ │ │ stcne 8, cr15, [r4], {85} @ 0x55 │ │ │ │ vmin.u32 q10, q2, q0 │ │ │ │ @ instruction: 0x4606ffbf │ │ │ │ @ instruction: 0xf0402801 │ │ │ │ mrc 0, 1, r8, cr8, cr15, {4} │ │ │ │ @ instruction: 0xf61b0b49 │ │ │ │ @ instruction: 0xf855ec3e │ │ │ │ @@ -495054,70 +495054,70 @@ │ │ │ │ vmov.i16 d31, #0 @ 0x0000 │ │ │ │ mrc 0, 1, r8, cr8, cr1, {6} │ │ │ │ strtmi r8, [r0], -ip, asr #22 │ │ │ │ @ instruction: 0xffa2f349 │ │ │ │ blhi 232330 │ │ │ │ svclt 0x0000e463 │ │ │ │ ... │ │ │ │ - rsbeq ip, r0, r0, ror r5 │ │ │ │ - subseq pc, lr, r6, ror r7 @ │ │ │ │ - rsbeq ip, r0, r4, asr r5 │ │ │ │ - subseq pc, lr, sl, asr r7 @ │ │ │ │ - @ instruction: 0x005eb296 │ │ │ │ - rsbeq ip, r0, r4, lsr #10 │ │ │ │ - subseq pc, lr, ip, lsr #14 │ │ │ │ - ldrdeq ip, [r0], #-78 @ 0xffffffb2 @ │ │ │ │ - subseq pc, lr, r6, ror #13 │ │ │ │ - ldrsheq fp, [lr], #-28 @ 0xffffffe4 │ │ │ │ - strhteq ip, [r0], #-66 @ 0xffffffbe │ │ │ │ - ldrheq pc, [lr], #-106 @ 0xffffff96 @ │ │ │ │ - rsbeq r2, r0, r4, ror #5 │ │ │ │ - rsbeq ip, r0, r6, lsl #9 │ │ │ │ - subseq pc, lr, lr, lsl #13 │ │ │ │ - rsbeq ip, r0, r8, ror #8 │ │ │ │ - subseq pc, lr, r0, ror r6 @ │ │ │ │ - rsbeq ip, r0, lr, asr #8 │ │ │ │ - subseq pc, lr, r6, asr r6 @ │ │ │ │ - rsbeq ip, r0, r0, lsr #8 │ │ │ │ - subseq pc, lr, r8, lsr #12 │ │ │ │ - rsbeq ip, r0, r8, lsl #8 │ │ │ │ - subseq pc, lr, lr, lsl #12 │ │ │ │ - ldrdeq ip, [r0], #-58 @ 0xffffffc6 @ │ │ │ │ - rsbeq ip, r0, ip, lsr #8 │ │ │ │ - rsbeq r0, r0, r0, ror #9 │ │ │ │ - rsbeq ip, r0, lr, lsl #7 │ │ │ │ - @ instruction: 0x005ef596 │ │ │ │ - subseq ip, lr, r6, asr #7 │ │ │ │ - rsbeq ip, r0, r0, ror #6 │ │ │ │ - subseq pc, lr, r8, ror #10 │ │ │ │ - subseq ip, lr, ip, asr #7 │ │ │ │ - rsbeq ip, r0, r2, lsr r3 │ │ │ │ - subseq pc, lr, sl, lsr r5 @ │ │ │ │ - strdeq ip, [r0], #-32 @ 0xffffffe0 @ │ │ │ │ - ldrsheq pc, [lr], #-72 @ 0xffffffb8 @ │ │ │ │ - ldrdeq ip, [r0], #-38 @ 0xffffffda @ │ │ │ │ - ldrsbeq pc, [lr], #-78 @ 0xffffffb2 @ │ │ │ │ - rsbeq ip, r0, ip, lsr #5 │ │ │ │ - ldrheq pc, [lr], #-68 @ 0xffffffbc @ │ │ │ │ - rsbeq r0, r4, r0, ror #25 │ │ │ │ - rsbeq r2, r0, r8, asr #15 │ │ │ │ - rsbeq sl, r1, r4, ror #22 │ │ │ │ - rsbeq r3, r0, ip, asr r1 │ │ │ │ - subseq r7, lr, sl, asr #10 │ │ │ │ - subseq pc, lr, r2, ror #11 │ │ │ │ - mlseq r0, r8, pc, r1 @ │ │ │ │ - rsbeq r3, r0, ip, lsr #2 │ │ │ │ - rsbeq r3, r0, r0, lsr #2 │ │ │ │ - rsbeq r2, r0, r8, lsr r0 │ │ │ │ - rsbeq ip, r0, r0, asr #3 │ │ │ │ - subseq pc, lr, r8, asr #7 │ │ │ │ - rsbeq ip, r0, r6, lsr #3 │ │ │ │ - subseq pc, lr, lr, lsr #7 │ │ │ │ - rsbeq ip, r0, ip, lsl #3 │ │ │ │ - @ instruction: 0x005ef394 │ │ │ │ + rsbeq ip, r0, r8, ror r5 │ │ │ │ + subseq pc, lr, lr, ror r7 @ │ │ │ │ + rsbeq ip, r0, ip, asr r5 │ │ │ │ + subseq pc, lr, r2, ror #14 │ │ │ │ + @ instruction: 0x005eb29e │ │ │ │ + rsbeq ip, r0, ip, lsr #10 │ │ │ │ + subseq pc, lr, r4, lsr r7 @ │ │ │ │ + rsbeq ip, r0, r6, ror #9 │ │ │ │ + subseq pc, lr, lr, ror #13 │ │ │ │ + subseq fp, lr, r4, lsl #4 │ │ │ │ + strhteq ip, [r0], #-74 @ 0xffffffb6 │ │ │ │ + subseq pc, lr, r2, asr #13 │ │ │ │ + rsbeq r2, r0, ip, ror #5 │ │ │ │ + rsbeq ip, r0, lr, lsl #9 │ │ │ │ + @ instruction: 0x005ef696 │ │ │ │ + rsbeq ip, r0, r0, ror r4 │ │ │ │ + subseq pc, lr, r8, ror r6 @ │ │ │ │ + rsbeq ip, r0, r6, asr r4 │ │ │ │ + subseq pc, lr, lr, asr r6 @ │ │ │ │ + rsbeq ip, r0, r8, lsr #8 │ │ │ │ + subseq pc, lr, r0, lsr r6 @ │ │ │ │ + rsbeq ip, r0, r0, lsl r4 │ │ │ │ + subseq pc, lr, r6, lsl r6 @ │ │ │ │ + rsbeq ip, r0, r2, ror #7 │ │ │ │ + rsbeq ip, r0, r4, lsr r4 │ │ │ │ + rsbeq r0, r0, r8, ror #9 │ │ │ │ + mlseq r0, r6, r3, ip │ │ │ │ + @ instruction: 0x005ef59e │ │ │ │ + subseq ip, lr, lr, asr #7 │ │ │ │ + rsbeq ip, r0, r8, ror #6 │ │ │ │ + subseq pc, lr, r0, ror r5 @ │ │ │ │ + ldrsbeq ip, [lr], #-52 @ 0xffffffcc │ │ │ │ + rsbeq ip, r0, sl, lsr r3 │ │ │ │ + subseq pc, lr, r2, asr #10 │ │ │ │ + strdeq ip, [r0], #-40 @ 0xffffffd8 @ │ │ │ │ + subseq pc, lr, r0, lsl #10 │ │ │ │ + ldrdeq ip, [r0], #-46 @ 0xffffffd2 @ │ │ │ │ + subseq pc, lr, r6, ror #9 │ │ │ │ + strhteq ip, [r0], #-36 @ 0xffffffdc │ │ │ │ + ldrheq pc, [lr], #-76 @ 0xffffffb4 @ │ │ │ │ + rsbeq r0, r4, r8, ror #25 │ │ │ │ + ldrdeq r2, [r0], #-112 @ 0xffffff90 @ │ │ │ │ + rsbeq sl, r1, ip, ror #22 │ │ │ │ + rsbeq r3, r0, r4, ror #2 │ │ │ │ + subseq r7, lr, r2, asr r5 │ │ │ │ + subseq pc, lr, sl, ror #11 │ │ │ │ + rsbeq r1, r0, r0, lsr #31 │ │ │ │ + rsbeq r3, r0, r4, lsr r1 │ │ │ │ + rsbeq r3, r0, r8, lsr #2 │ │ │ │ + rsbeq r2, r0, r0, asr #32 │ │ │ │ + rsbeq ip, r0, r8, asr #3 │ │ │ │ + ldrsbeq pc, [lr], #-48 @ 0xffffffd0 @ │ │ │ │ + rsbeq ip, r0, lr, lsr #3 │ │ │ │ + ldrheq pc, [lr], #-54 @ 0xffffffca @ │ │ │ │ + mlseq r0, r4, r1, ip │ │ │ │ + @ instruction: 0x005ef39c │ │ │ │ vmin.u q2, , q0 │ │ │ │ @ instruction: 0x4605fefd │ │ │ │ vmin.u q2, , q0 │ │ │ │ bne d75f00 │ │ │ │ bpl fe6323ac │ │ │ │ mrc 6, 5, r4, cr8, cr0, {2} │ │ │ │ vqrdmulh.s q4, , │ │ │ │ @@ -495287,37 +495287,37 @@ │ │ │ │ @ instruction: 0xff36f620 │ │ │ │ @ instruction: 0x4631481c │ │ │ │ @ instruction: 0xf6204478 │ │ │ │ @ instruction: 0xf7fffff1 │ │ │ │ svclt 0x0000ba33 │ │ │ │ andhi pc, r0, pc, lsr #7 │ │ │ │ ... │ │ │ │ - rsbeq ip, r0, r6 │ │ │ │ - subseq pc, lr, lr, lsl #4 │ │ │ │ - ldrdeq fp, [r0], #-246 @ 0xffffff0a @ │ │ │ │ - ldrsbeq pc, [lr], #-30 @ 0xffffffe2 @ │ │ │ │ - rsbeq fp, r0, sl, lsl #31 │ │ │ │ - @ instruction: 0x005ef192 │ │ │ │ - rsbeq fp, r0, sl, asr pc │ │ │ │ - subseq pc, lr, r2, ror #2 │ │ │ │ - rsbeq fp, r0, lr, lsr pc │ │ │ │ - subseq pc, lr, r6, asr #2 │ │ │ │ - rsbeq fp, r0, r2, lsr #30 │ │ │ │ - subseq pc, lr, sl, lsr #2 │ │ │ │ - strdeq fp, [r0], #-226 @ 0xffffff1e @ │ │ │ │ - ldrsheq pc, [lr], #-10 @ │ │ │ │ + rsbeq ip, r0, lr │ │ │ │ + subseq pc, lr, r6, lsl r2 @ │ │ │ │ + ldrdeq fp, [r0], #-254 @ 0xffffff02 @ │ │ │ │ + subseq pc, lr, r6, ror #3 │ │ │ │ mlseq r0, r2, pc, fp @ │ │ │ │ - mlseq r0, sl, lr, fp │ │ │ │ - subseq pc, lr, r2, lsr #1 │ │ │ │ - rsbeq fp, r0, r8, ror #28 │ │ │ │ - subseq pc, lr, r0, ror r0 @ │ │ │ │ - rsbeq fp, r0, r2, ror #27 │ │ │ │ - subseq lr, lr, sl, ror #31 │ │ │ │ - rsbeq fp, r0, r4, asr #27 │ │ │ │ - subseq lr, lr, ip, asr #31 │ │ │ │ + @ instruction: 0x005ef19a │ │ │ │ + rsbeq fp, r0, r2, ror #30 │ │ │ │ + subseq pc, lr, sl, ror #2 │ │ │ │ + rsbeq fp, r0, r6, asr #30 │ │ │ │ + subseq pc, lr, lr, asr #2 │ │ │ │ + rsbeq fp, r0, sl, lsr #30 │ │ │ │ + subseq pc, lr, r2, lsr r1 @ │ │ │ │ + strdeq fp, [r0], #-234 @ 0xffffff16 @ │ │ │ │ + subseq pc, lr, r2, lsl #2 │ │ │ │ + mlseq r0, sl, pc, fp @ │ │ │ │ + rsbeq fp, r0, r2, lsr #29 │ │ │ │ + subseq pc, lr, sl, lsr #1 │ │ │ │ + rsbeq fp, r0, r0, ror lr │ │ │ │ + subseq pc, lr, r8, ror r0 @ │ │ │ │ + rsbeq fp, r0, sl, ror #27 │ │ │ │ + ldrsheq lr, [lr], #-242 @ 0xffffff0e │ │ │ │ + rsbeq fp, r0, ip, asr #27 │ │ │ │ + ldrsbeq lr, [lr], #-244 @ 0xffffff0c │ │ │ │ mvnsmi lr, sp, lsr #18 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ blhi 2b2360 >::_M_default_append(unsigned int)@@Base+0x2f79c> │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00a8f8cc │ │ │ │ andcs fp, r2, #142 @ 0x8e │ │ │ │ eorvs r9, r2, r6, lsl ip │ │ │ │ @@ -495450,16 +495450,16 @@ │ │ │ │ bcs 1cff1d8 │ │ │ │ svcge 0x0013f47f │ │ │ │ blx 20b3d1c │ │ │ │ @ instruction: 0xf43f2800 │ │ │ │ blls 422cb8 │ │ │ │ umaalcs pc, r8, r3, r8 @ │ │ │ │ svclt 0x0000e709 │ │ │ │ - rsbeq fp, r0, r6, lsr #23 │ │ │ │ - subseq lr, lr, lr, lsr #27 │ │ │ │ + rsbeq fp, r0, lr, lsr #23 │ │ │ │ + ldrheq lr, [lr], #-214 @ 0xffffff2a │ │ │ │ ldmmi r0!, {r0, r2, r3, r5, r8, fp, sp, lr, pc}^ │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00b8f8cc │ │ │ │ strtcs pc, [r0], #2271 @ 0x8df │ │ │ │ @ instruction: 0xf8dfb08c │ │ │ │ strmi r3, [r7], -r0, lsr #9 │ │ │ │ @@ -495754,77 +495754,77 @@ │ │ │ │ svccc 0x00b99999 │ │ │ │ @ instruction: 0x47ae147b │ │ │ │ svccc 0x00847ae1 │ │ │ │ @ instruction: 0xffffffff │ │ │ │ svcvc 0x00efffff │ │ │ │ rsbeq r7, sl, ip, lsl r9 │ │ │ │ @ instruction: 0x000011b8 │ │ │ │ - rsbeq fp, r0, lr, ror #21 │ │ │ │ + strdeq fp, [r0], #-166 @ 0xffffff5a @ │ │ │ │ @ instruction: 0xfffffd79 │ │ │ │ - ldrdeq fp, [r0], #-178 @ 0xffffff4e @ │ │ │ │ - mlseq r0, r2, r8, r7 │ │ │ │ + ldrdeq fp, [r0], #-186 @ 0xffffff46 @ │ │ │ │ + mlseq r0, sl, r8, r7 │ │ │ │ andeq r0, r0, r1, lsr #13 │ │ │ │ - rsbeq fp, r0, r0, ror #20 │ │ │ │ - subseq lr, lr, r6, ror #24 │ │ │ │ + rsbeq fp, r0, r8, ror #20 │ │ │ │ + subseq lr, lr, lr, ror #24 │ │ │ │ rsbeq r7, sl, r2, ror r8 │ │ │ │ - rsbeq fp, r0, r6, lsr #20 │ │ │ │ - subseq lr, lr, lr, lsr #24 │ │ │ │ + rsbeq fp, r0, lr, lsr #20 │ │ │ │ + subseq lr, lr, r6, lsr ip │ │ │ │ @ instruction: 0xffffeb59 │ │ │ │ @ instruction: 0xffffea9f │ │ │ │ - rsbeq fp, r0, r8, ror #19 │ │ │ │ - ldrsheq lr, [lr], #-176 @ 0xffffff50 │ │ │ │ - rsbeq fp, r0, lr, asr #19 │ │ │ │ - ldrsbeq lr, [lr], #-182 @ 0xffffff4a │ │ │ │ - rsbeq r1, r0, r4, ror r8 │ │ │ │ - rsbeq fp, r0, sl, lsr #22 │ │ │ │ - strdeq r1, [r0], #-142 @ 0xffffff72 @ │ │ │ │ - rsbeq fp, r0, r2, lsl fp │ │ │ │ - rsbeq fp, r0, lr, asr #18 │ │ │ │ - subseq lr, lr, r6, asr fp │ │ │ │ - rsbeq fp, r0, r4, lsr r9 │ │ │ │ - subseq lr, lr, ip, lsr fp │ │ │ │ - ldrdeq r1, [r0], #-142 @ 0xffffff72 @ │ │ │ │ - rsbeq fp, r0, r0, asr #21 │ │ │ │ - rsbeq fp, r0, r0, ror #17 │ │ │ │ - subseq lr, lr, r8, ror #21 │ │ │ │ - rsbeq fp, r0, r8, lsl #21 │ │ │ │ - ldrdeq r1, [r0], #-132 @ 0xffffff7c @ │ │ │ │ - rsbeq fp, r0, ip, lsl #17 │ │ │ │ - @ instruction: 0x005eea94 │ │ │ │ - rsbeq fp, r0, lr, ror #16 │ │ │ │ - subseq lr, lr, r4, ror sl │ │ │ │ - ldrdeq r1, [r0], #-130 @ 0xffffff7e @ │ │ │ │ - rsbeq fp, r0, ip, lsr sl │ │ │ │ - rsbeq fp, r0, r8, lsr #16 │ │ │ │ - subseq lr, lr, r0, lsr sl │ │ │ │ - mlseq r0, r2, r0, sl │ │ │ │ - rsbeq fp, r0, ip, lsl #20 │ │ │ │ - rsbeq fp, r0, r0, ror #15 │ │ │ │ - subseq lr, lr, r8, ror #19 │ │ │ │ - rsbeq r2, r0, r6 │ │ │ │ - rsbeq fp, r0, r4, ror #19 │ │ │ │ - mlseq r0, ip, r7, fp │ │ │ │ - subseq lr, lr, r4, lsr #19 │ │ │ │ - rsbeq fp, r0, r0, lsr sl │ │ │ │ - rsbeq fp, r0, ip, lsl #20 │ │ │ │ - strhteq fp, [r0], #-150 @ 0xffffff6a │ │ │ │ - rsbeq fp, r0, sl, asr r7 │ │ │ │ - subseq lr, lr, r2, ror #18 │ │ │ │ - rsbeq fp, r0, sl, ror #19 │ │ │ │ - rsbeq fp, r0, r8, lsr #20 │ │ │ │ - rsbeq fp, r0, ip, lsl r7 │ │ │ │ - subseq lr, lr, r4, lsr #18 │ │ │ │ - rsbeq r2, r0, ip, ror #18 │ │ │ │ - rsbeq fp, r0, lr, lsl #20 │ │ │ │ - rsbeq fp, r0, r2, ror #13 │ │ │ │ - subseq lr, lr, sl, ror #17 │ │ │ │ - mlseq r0, r2, r9, r2 │ │ │ │ strdeq fp, [r0], #-144 @ 0xffffff70 @ │ │ │ │ - rsbeq fp, r0, r6, lsr #13 │ │ │ │ - subseq lr, lr, lr, lsr #17 │ │ │ │ + ldrsheq lr, [lr], #-184 @ 0xffffff48 │ │ │ │ + ldrdeq fp, [r0], #-150 @ 0xffffff6a @ │ │ │ │ + ldrsbeq lr, [lr], #-190 @ 0xffffff42 │ │ │ │ + rsbeq r1, r0, ip, ror r8 │ │ │ │ + rsbeq fp, r0, r2, lsr fp │ │ │ │ + rsbeq r1, r0, r6, lsl #18 │ │ │ │ + rsbeq fp, r0, sl, lsl fp │ │ │ │ + rsbeq fp, r0, r6, asr r9 │ │ │ │ + subseq lr, lr, lr, asr fp │ │ │ │ + rsbeq fp, r0, ip, lsr r9 │ │ │ │ + subseq lr, lr, r4, asr #22 │ │ │ │ + rsbeq r1, r0, r6, ror #17 │ │ │ │ + rsbeq fp, r0, r8, asr #21 │ │ │ │ + rsbeq fp, r0, r8, ror #17 │ │ │ │ + ldrsheq lr, [lr], #-160 @ 0xffffff60 │ │ │ │ + mlseq r0, r0, sl, fp │ │ │ │ + ldrdeq r1, [r0], #-140 @ 0xffffff74 @ │ │ │ │ + mlseq r0, r4, r8, fp │ │ │ │ + @ instruction: 0x005eea9c │ │ │ │ + rsbeq fp, r0, r6, ror r8 │ │ │ │ + subseq lr, lr, ip, ror sl │ │ │ │ + ldrdeq r1, [r0], #-138 @ 0xffffff76 @ │ │ │ │ + rsbeq fp, r0, r4, asr #20 │ │ │ │ + rsbeq fp, r0, r0, lsr r8 │ │ │ │ + subseq lr, lr, r8, lsr sl │ │ │ │ + mlseq r0, sl, r0, sl │ │ │ │ + rsbeq fp, r0, r4, lsl sl │ │ │ │ + rsbeq fp, r0, r8, ror #15 │ │ │ │ + ldrsheq lr, [lr], #-144 @ 0xffffff70 │ │ │ │ + rsbeq r2, r0, lr │ │ │ │ + rsbeq fp, r0, ip, ror #19 │ │ │ │ + rsbeq fp, r0, r4, lsr #15 │ │ │ │ + subseq lr, lr, ip, lsr #19 │ │ │ │ + rsbeq fp, r0, r8, lsr sl │ │ │ │ + rsbeq fp, r0, r4, lsl sl │ │ │ │ + strhteq fp, [r0], #-158 @ 0xffffff62 │ │ │ │ + rsbeq fp, r0, r2, ror #14 │ │ │ │ + subseq lr, lr, sl, ror #18 │ │ │ │ + strdeq fp, [r0], #-146 @ 0xffffff6e @ │ │ │ │ + rsbeq fp, r0, r0, lsr sl │ │ │ │ + rsbeq fp, r0, r4, lsr #14 │ │ │ │ + subseq lr, lr, ip, lsr #18 │ │ │ │ + rsbeq r2, r0, r4, ror r9 │ │ │ │ + rsbeq fp, r0, r6, lsl sl │ │ │ │ + rsbeq fp, r0, sl, ror #13 │ │ │ │ + ldrsheq lr, [lr], #-130 @ 0xffffff7e │ │ │ │ + mlseq r0, sl, r9, r2 │ │ │ │ + strdeq fp, [r0], #-152 @ 0xffffff68 @ │ │ │ │ + rsbeq fp, r0, lr, lsr #13 │ │ │ │ + ldrheq lr, [lr], #-134 @ 0xffffff7a │ │ │ │ @ instruction: 0xf1064a4c │ │ │ │ stmdbmi ip, {r3, r4, r6, r8, r9}^ │ │ │ │ streq lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ ldrbtmi r4, [r9], #-1146 @ 0xfffffb86 │ │ │ │ stmib sp, {r3, r4, r5, r9, sl, lr}^ │ │ │ │ vrshl.u64 d5, d2, d3 │ │ │ │ @ instruction: 0x4604f95f │ │ │ │ @@ -495894,34 +495894,34 @@ │ │ │ │ ldmdami r8, {r0, r1, r2, r4, r5, r6, r7, sl, fp, sp, pc} │ │ │ │ orrcc pc, sl, r0, asr #4 │ │ │ │ andcc r4, ip, r8, ror r4 │ │ │ │ blx 1db5038 │ │ │ │ @ instruction: 0x46214815 │ │ │ │ @ instruction: 0xf6204478 │ │ │ │ strbt pc, [r9], #2857 @ 0xb29 @ │ │ │ │ - mlseq r0, r4, r8, fp │ │ │ │ - strdeq fp, [r0], #-134 @ 0xffffff7a @ │ │ │ │ - rsbeq fp, r0, lr, lsr #10 │ │ │ │ - subseq lr, lr, r6, lsr r7 │ │ │ │ - rsbeq r1, r0, lr, lsr #25 │ │ │ │ - ldrdeq fp, [r0], #-136 @ 0xffffff78 @ │ │ │ │ - strdeq fp, [r0], #-68 @ 0xffffffbc @ │ │ │ │ - ldrsheq lr, [lr], #-108 @ 0xffffff94 │ │ │ │ - strhteq fp, [r0], #-140 @ 0xffffff74 │ │ │ │ - rsbeq fp, r0, r6, lsr r9 │ │ │ │ - strhteq fp, [r0], #-74 @ 0xffffffb6 │ │ │ │ - subseq lr, lr, r2, asr #13 │ │ │ │ - rsbeq r2, r0, sl, asr #16 │ │ │ │ - rsbeq fp, r0, ip, lsl #18 │ │ │ │ - rsbeq fp, r0, r4, ror r4 │ │ │ │ - subseq lr, lr, ip, ror r6 │ │ │ │ - rsbeq r2, r0, lr, asr r8 │ │ │ │ - rsbeq fp, r0, r8, ror #17 │ │ │ │ - rsbeq fp, r0, r4, lsr r4 │ │ │ │ - subseq lr, lr, ip, lsr r6 │ │ │ │ + mlseq r0, ip, r8, fp │ │ │ │ + strdeq fp, [r0], #-142 @ 0xffffff72 @ │ │ │ │ + rsbeq fp, r0, r6, lsr r5 │ │ │ │ + subseq lr, lr, lr, lsr r7 │ │ │ │ + strhteq r1, [r0], #-198 @ 0xffffff3a │ │ │ │ + rsbeq fp, r0, r0, ror #17 │ │ │ │ + strdeq fp, [r0], #-76 @ 0xffffffb4 @ │ │ │ │ + subseq lr, lr, r4, lsl #14 │ │ │ │ + rsbeq fp, r0, r4, asr #17 │ │ │ │ + rsbeq fp, r0, lr, lsr r9 │ │ │ │ + rsbeq fp, r0, r2, asr #9 │ │ │ │ + subseq lr, lr, sl, asr #13 │ │ │ │ + rsbeq r2, r0, r2, asr r8 │ │ │ │ + rsbeq fp, r0, r4, lsl r9 │ │ │ │ + rsbeq fp, r0, ip, ror r4 │ │ │ │ + subseq lr, lr, r4, lsl #13 │ │ │ │ + rsbeq r2, r0, r6, ror #16 │ │ │ │ + strdeq fp, [r0], #-128 @ 0xffffff80 @ │ │ │ │ + rsbeq fp, r0, ip, lsr r4 │ │ │ │ + subseq lr, lr, r4, asr #12 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ bl fed4ea1c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strdlt r0, [r3], r0 @ │ │ │ │ mrrc2 7, 15, pc, r8, cr15 @ │ │ │ │ stmdacs r1, {r0, r1, r9, sl, lr} │ │ │ │ ldrmi sp, [r8], -r2, lsl #2 │ │ │ │ @@ -495931,16 +495931,16 @@ │ │ │ │ andcc r4, ip, r8, ror r4 │ │ │ │ blx c350c4 │ │ │ │ stmdbls r1, {r0, r2, fp, lr} │ │ │ │ @ instruction: 0xf6204478 │ │ │ │ blls 2763dc │ │ │ │ andlt r4, r3, r8, lsl r6 │ │ │ │ svclt 0x0000bd00 │ │ │ │ - rsbeq fp, r0, r8, lsr #7 │ │ │ │ - ldrheq lr, [lr], #-80 @ 0xffffffb0 │ │ │ │ + strhteq fp, [r0], #-48 @ 0xffffffd0 │ │ │ │ + ldrheq lr, [lr], #-88 @ 0xffffffa8 │ │ │ │ andeq r0, r0, r0 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r8 │ │ │ │ bl fed4ea6c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0x46080ff8 │ │ │ │ @ instruction: 0xf8b8f22b │ │ │ │ blvc 332ef8 >::_M_default_append(unsigned int)@@Base+0xb0334> │ │ │ │ @@ -495974,15 +495974,15 @@ │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ mrsle r0, LR_svc │ │ │ │ andlt r2, r5, r1 │ │ │ │ @ instruction: 0xf619bd30 │ │ │ │ svclt 0x0000ef1a │ │ │ │ rsbeq r7, sl, r6, ror #2 │ │ │ │ @ instruction: 0x000011b8 │ │ │ │ - rsbeq fp, r0, lr, asr #15 │ │ │ │ + ldrdeq fp, [r0], #-118 @ 0xffffff8a @ │ │ │ │ rsbeq r7, sl, ip, lsr #2 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ bl fed4eb18 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strdlt r0, [r2], r0 @ │ │ │ │ movwls r4, #5636 @ 0x1604 │ │ │ │ stc2 3, cr15, [r4, #-288] @ 0xfffffee0 │ │ │ │ @@ -496004,16 +496004,16 @@ │ │ │ │ andcc r4, ip, r8, ror r4 │ │ │ │ @ instruction: 0xf994f620 │ │ │ │ stmdbls r1, {r0, r2, fp, lr} │ │ │ │ @ instruction: 0xf6204478 │ │ │ │ blls 2762b4 │ │ │ │ andlt r4, r2, r8, lsl r6 │ │ │ │ svclt 0x0000bd10 │ │ │ │ - rsbeq fp, r0, r0, asr r7 │ │ │ │ - subseq lr, lr, r8, lsl #9 │ │ │ │ + rsbeq fp, r0, r8, asr r7 │ │ │ │ + @ instruction: 0x005ee490 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ blhi 2b2e48 >::_M_default_append(unsigned int)@@Base+0x30284> │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x0040f8cc │ │ │ │ str pc, [ip], #2271 @ 0x8df │ │ │ │ @ instruction: 0xf8dfb0a5 │ │ │ │ @@ -496305,35 +496305,35 @@ │ │ │ │ andhi pc, r0, pc, lsr #7 │ │ │ │ andeq r0, r0, r0 │ │ │ │ subsmi r0, r9, r0 │ │ │ │ ... │ │ │ │ rsbeq r7, sl, r8, rrx │ │ │ │ @ instruction: 0x000011b8 │ │ │ │ rsbeq r7, sl, r6, asr #32 │ │ │ │ - strdeq fp, [r0], #-64 @ 0xffffffc0 @ │ │ │ │ - mlseq r0, r4, r4, fp │ │ │ │ - subseq lr, lr, sl, asr #3 │ │ │ │ - rsbeq fp, r0, ip, asr r4 │ │ │ │ - @ instruction: 0x005ee194 │ │ │ │ - rsbeq fp, r0, lr, lsr #6 │ │ │ │ - subseq lr, lr, r6, rrx │ │ │ │ - rsbeq fp, r0, r6, lsr #5 │ │ │ │ + strdeq fp, [r0], #-72 @ 0xffffffb8 @ │ │ │ │ + mlseq r0, ip, r4, fp │ │ │ │ + ldrsbeq lr, [lr], #-18 @ 0xffffffee │ │ │ │ + rsbeq fp, r0, r4, ror #8 │ │ │ │ + @ instruction: 0x005ee19c │ │ │ │ + rsbeq fp, r0, r6, lsr r3 │ │ │ │ + subseq lr, lr, lr, rrx │ │ │ │ + rsbeq fp, r0, lr, lsr #5 │ │ │ │ vst4.8 {d25-d28}, [pc], r8 │ │ │ │ ldmmi pc, {r1, r3, r8, ip, sp, lr}^ @ │ │ │ │ andcc r4, ip, r8, ror r4 │ │ │ │ @ instruction: 0xff16f61f │ │ │ │ stmdbls r8, {r0, r2, r3, r4, r6, r7, fp, lr} │ │ │ │ @ instruction: 0xf61f4478 │ │ │ │ blls 437db8 │ │ │ │ cdp 5, 11, cr14, cr7, cr5, {5} │ │ │ │ strb r7, [r6, -r0, lsl #22]! │ │ │ │ vldrls d9, [fp, #-96] @ 0xffffffa0 │ │ │ │ movwls r9, #51223 @ 0xc817 │ │ │ │ @ instruction: 0x46079b19 │ │ │ │ - blls 89cad4 │ │ │ │ + blls 89cad4 │ │ │ │ strls r9, [sl, #-787] @ 0xfffffced │ │ │ │ blx fe5b4b48 │ │ │ │ strmi r4, [r1], -sl, lsr #12 │ │ │ │ vmlal.s16 , d2, d14 │ │ │ │ strmi pc, [r5], -r7, asr #23 │ │ │ │ eorsle r2, r4, r1, lsl #16 │ │ │ │ mvncs r4, pc, asr #17 │ │ │ │ @@ -496537,61 +496537,61 @@ │ │ │ │ ldrbtmi r1, [r8], #-275 @ 0xfffffeed │ │ │ │ @ instruction: 0xf61f300c │ │ │ │ ldmdami r3!, {r0, r1, r2, r5, r6, r8, sl, fp, ip, sp, lr, pc} │ │ │ │ ldrbtmi r4, [r8], #-1577 @ 0xfffff9d7 │ │ │ │ mcr2 6, 1, pc, cr2, cr15, {0} @ │ │ │ │ svclt 0x0000e673 │ │ │ │ ... │ │ │ │ - rsbeq fp, r0, r4, asr r2 │ │ │ │ - subseq sp, lr, ip, lsl #31 │ │ │ │ - rsbeq fp, r0, ip, lsl #4 │ │ │ │ - subseq sp, lr, r4, asr #30 │ │ │ │ - rsbeq fp, r0, r6, ror #3 │ │ │ │ - subseq sp, lr, lr, lsl pc │ │ │ │ - strhteq fp, [r0], #-28 @ 0xffffffe4 │ │ │ │ - ldrsheq sp, [lr], #-228 @ 0xffffff1c │ │ │ │ - ldrdeq r6, [r0], #-160 @ 0xffffff60 @ │ │ │ │ - rsbeq fp, r0, r0, ror r1 │ │ │ │ - subseq sp, lr, r8, lsr #29 │ │ │ │ - rsbeq fp, r0, r6, asr r1 │ │ │ │ - subseq sp, lr, ip, lsl #29 │ │ │ │ - rsbeq fp, r0, r6, lsr r1 │ │ │ │ - subseq sp, lr, ip, ror #28 │ │ │ │ + rsbeq fp, r0, ip, asr r2 │ │ │ │ + @ instruction: 0x005edf94 │ │ │ │ + rsbeq fp, r0, r4, lsl r2 │ │ │ │ + subseq sp, lr, ip, asr #30 │ │ │ │ + rsbeq fp, r0, lr, ror #3 │ │ │ │ + subseq sp, lr, r6, lsr #30 │ │ │ │ + rsbeq fp, r0, r4, asr #3 │ │ │ │ + ldrsheq sp, [lr], #-236 @ 0xffffff14 │ │ │ │ + ldrdeq r6, [r0], #-168 @ 0xffffff58 @ │ │ │ │ + rsbeq fp, r0, r8, ror r1 │ │ │ │ + ldrheq sp, [lr], #-224 @ 0xffffff20 │ │ │ │ + rsbeq fp, r0, lr, asr r1 │ │ │ │ + @ instruction: 0x005ede94 │ │ │ │ + rsbeq fp, r0, lr, lsr r1 │ │ │ │ + subseq sp, lr, r4, ror lr │ │ │ │ @ instruction: 0xfffff96d │ │ │ │ - rsbeq fp, r0, sl, asr #2 │ │ │ │ - rsbeq fp, r0, r2, lsr #2 │ │ │ │ - ldrdeq fp, [r0], #-0 @ │ │ │ │ - subseq r9, lr, sl, lsr r9 │ │ │ │ - mlseq r0, sl, r0, fp │ │ │ │ - ldrsbeq sp, [lr], #-210 @ 0xffffff2e │ │ │ │ - rsbeq fp, r0, r2, lsl #1 │ │ │ │ - ldrheq sp, [lr], #-218 @ 0xffffff26 │ │ │ │ - rsbeq fp, r0, r6, rrx │ │ │ │ - @ instruction: 0x005edd9c │ │ │ │ - rsbeq fp, r0, r8, asr #32 │ │ │ │ - rsbeq fp, r0, r2, lsl #1 │ │ │ │ - @ instruction: 0x005e9898 │ │ │ │ - rsbeq fp, r0, lr, lsl r0 │ │ │ │ - subseq sp, lr, r6, asr sp │ │ │ │ - rsbeq r0, r0, r0, lsl #19 │ │ │ │ - strdeq sl, [r0], #-242 @ 0xffffff0e @ │ │ │ │ - subseq sp, lr, sl, lsr #26 │ │ │ │ - rsbeq sl, r0, sl, asr #31 │ │ │ │ - subseq sp, lr, r2, lsl #26 │ │ │ │ - subseq sl, lr, ip, lsr #22 │ │ │ │ - subseq lr, pc, r6, ror #23 │ │ │ │ - rsbeq sl, r0, r4, ror #30 │ │ │ │ - @ instruction: 0x005edc9c │ │ │ │ - rsbeq sl, r0, sl, asr #30 │ │ │ │ - subseq sp, lr, r2, lsl #25 │ │ │ │ - subseq sl, lr, r8, ror #21 │ │ │ │ - rsbeq sl, r0, lr, lsl pc │ │ │ │ - subseq sp, lr, r6, asr ip │ │ │ │ - strdeq sl, [r0], #-230 @ 0xffffff1a @ │ │ │ │ - subseq sp, lr, lr, lsr #24 │ │ │ │ + rsbeq fp, r0, r2, asr r1 │ │ │ │ + rsbeq fp, r0, sl, lsr #2 │ │ │ │ + ldrdeq fp, [r0], #-8 @ │ │ │ │ + subseq r9, lr, r2, asr #18 │ │ │ │ + rsbeq fp, r0, r2, lsr #1 │ │ │ │ + ldrsbeq sp, [lr], #-218 @ 0xffffff26 │ │ │ │ + rsbeq fp, r0, sl, lsl #1 │ │ │ │ + subseq sp, lr, r2, asr #27 │ │ │ │ + rsbeq fp, r0, lr, rrx │ │ │ │ + subseq sp, lr, r4, lsr #27 │ │ │ │ + rsbeq fp, r0, r0, asr r0 │ │ │ │ + rsbeq fp, r0, sl, lsl #1 │ │ │ │ + subseq r9, lr, r0, lsr #17 │ │ │ │ + rsbeq fp, r0, r6, lsr #32 │ │ │ │ + subseq sp, lr, lr, asr sp │ │ │ │ + rsbeq r0, r0, r8, lsl #19 │ │ │ │ + strdeq sl, [r0], #-250 @ 0xffffff06 @ │ │ │ │ + subseq sp, lr, r2, lsr sp │ │ │ │ + ldrdeq sl, [r0], #-242 @ 0xffffff0e @ │ │ │ │ + subseq sp, lr, sl, lsl #26 │ │ │ │ + subseq sl, lr, r4, lsr fp │ │ │ │ + subseq lr, pc, lr, ror #23 │ │ │ │ + rsbeq sl, r0, ip, ror #30 │ │ │ │ + subseq sp, lr, r4, lsr #25 │ │ │ │ + rsbeq sl, r0, r2, asr pc │ │ │ │ + subseq sp, lr, sl, lsl #25 │ │ │ │ + ldrsheq sl, [lr], #-160 @ 0xffffff60 │ │ │ │ + rsbeq sl, r0, r6, lsr #30 │ │ │ │ + subseq sp, lr, lr, asr ip │ │ │ │ + strdeq sl, [r0], #-238 @ 0xffffff12 @ │ │ │ │ + subseq sp, lr, r6, lsr ip │ │ │ │ tstcs r3, r2, lsl #12 │ │ │ │ vmin.u d4, d3, d24 │ │ │ │ strmi pc, [r5], -pc, lsr #19 │ │ │ │ andle r2, lr, r1, lsl #16 │ │ │ │ strbteq pc, [r0], #-2271 @ 0xfffff721 @ │ │ │ │ orrvc pc, fp, pc, asr #8 │ │ │ │ andcc r4, ip, r8, ror r4 │ │ │ │ @@ -496869,57 +496869,57 @@ │ │ │ │ vadd.i8 d20, d0, d31 │ │ │ │ ldrbtmi r1, [r8], #-357 @ 0xfffffe9b │ │ │ │ @ instruction: 0xf61f300c │ │ │ │ stmdami sp!, {r0, r1, r3, r6, r7, r9, fp, ip, sp, lr, pc} │ │ │ │ ldrbtmi r4, [r8], #-1577 @ 0xfffff9d7 │ │ │ │ blx fe3b5f86 │ │ │ │ bllt ff7f6708 │ │ │ │ - rsbeq sl, r0, r4, lsl #28 │ │ │ │ - subseq sp, lr, sl, lsr fp │ │ │ │ - ldrdeq sl, [r0], #-214 @ 0xffffff2a @ │ │ │ │ - subseq sp, lr, ip, lsl #22 │ │ │ │ - rsbeq pc, r3, r6, lsr r3 @ │ │ │ │ - rsbeq r0, r0, ip, lsl lr │ │ │ │ - strhteq r9, [r1], #-20 @ 0xffffffec │ │ │ │ - rsbeq r1, r0, ip, lsr #15 │ │ │ │ - @ instruction: 0x005e5b98 │ │ │ │ - subseq sp, lr, r0, lsr ip │ │ │ │ - rsbeq r0, r0, r4, ror #11 │ │ │ │ - rsbeq r1, r0, r8, ror r7 │ │ │ │ - rsbeq r1, r0, lr, ror #14 │ │ │ │ - rsbeq r0, r0, r6, lsl #13 │ │ │ │ - rsbeq sl, r0, r0, ror #25 │ │ │ │ - subseq sp, lr, r8, lsl sl │ │ │ │ - rsbeq sl, r0, r6, asr #25 │ │ │ │ - ldrsheq sp, [lr], #-158 @ 0xffffff62 │ │ │ │ - rsbeq sl, r0, ip, lsr #25 │ │ │ │ - subseq sp, lr, r4, ror #19 │ │ │ │ - strdeq sl, [r0], #-190 @ 0xffffff42 @ │ │ │ │ - subseq sp, lr, r6, lsr r9 │ │ │ │ - ldrdeq sl, [r0], #-178 @ 0xffffff4e @ │ │ │ │ - subseq sp, lr, sl, lsl #18 │ │ │ │ - rsbeq sl, r0, r6, lsr #23 │ │ │ │ - ldrsbeq sp, [lr], #-142 @ 0xffffff72 │ │ │ │ - rsbeq sl, r0, sl, ror fp │ │ │ │ - ldrheq sp, [lr], #-130 @ 0xffffff7e │ │ │ │ - rsbeq sl, r0, r0, ror #22 │ │ │ │ - @ instruction: 0x005ed898 │ │ │ │ - rsbeq sl, r0, sl, lsr fp │ │ │ │ - subseq sp, lr, r2, ror r8 │ │ │ │ - ldrdeq sl, [r0], #-162 @ 0xffffff5e @ │ │ │ │ - subseq sp, lr, sl, lsl #16 │ │ │ │ - rsbeq sl, r0, r6, lsr #21 │ │ │ │ - ldrsbeq sp, [lr], #-126 @ 0xffffff82 │ │ │ │ - rsbeq sl, r0, lr, ror #20 │ │ │ │ - subseq sp, lr, r6, lsr #15 │ │ │ │ - rsbeq sl, r0, lr, lsr sl │ │ │ │ - subseq sp, lr, r6, ror r7 │ │ │ │ - rsbeq sl, r0, r4, asr #19 │ │ │ │ - strhteq sl, [r0], #-158 @ 0xffffff62 │ │ │ │ - ldrsheq sp, [lr], #-102 @ 0xffffff9a │ │ │ │ + rsbeq sl, r0, ip, lsl #28 │ │ │ │ + subseq sp, lr, r2, asr #22 │ │ │ │ + ldrdeq sl, [r0], #-222 @ 0xffffff22 @ │ │ │ │ + subseq sp, lr, r4, lsl fp │ │ │ │ + rsbeq pc, r3, lr, lsr r3 @ │ │ │ │ + rsbeq r0, r0, r4, lsr #28 │ │ │ │ + strhteq r9, [r1], #-28 @ 0xffffffe4 │ │ │ │ + strhteq r1, [r0], #-116 @ 0xffffff8c │ │ │ │ + subseq r5, lr, r0, lsr #23 │ │ │ │ + subseq sp, lr, r8, lsr ip │ │ │ │ + rsbeq r0, r0, ip, ror #11 │ │ │ │ + rsbeq r1, r0, r0, lsl #15 │ │ │ │ + rsbeq r1, r0, r6, ror r7 │ │ │ │ + rsbeq r0, r0, lr, lsl #13 │ │ │ │ + rsbeq sl, r0, r8, ror #25 │ │ │ │ + subseq sp, lr, r0, lsr #20 │ │ │ │ + rsbeq sl, r0, lr, asr #25 │ │ │ │ + subseq sp, lr, r6, lsl #20 │ │ │ │ + strhteq sl, [r0], #-196 @ 0xffffff3c │ │ │ │ + subseq sp, lr, ip, ror #19 │ │ │ │ + rsbeq sl, r0, r6, lsl #24 │ │ │ │ + subseq sp, lr, lr, lsr r9 │ │ │ │ + ldrdeq sl, [r0], #-186 @ 0xffffff46 @ │ │ │ │ + subseq sp, lr, r2, lsl r9 │ │ │ │ + rsbeq sl, r0, lr, lsr #23 │ │ │ │ + subseq sp, lr, r6, ror #17 │ │ │ │ + rsbeq sl, r0, r2, lsl #23 │ │ │ │ + ldrheq sp, [lr], #-138 @ 0xffffff76 │ │ │ │ + rsbeq sl, r0, r8, ror #22 │ │ │ │ + subseq sp, lr, r0, lsr #17 │ │ │ │ + rsbeq sl, r0, r2, asr #22 │ │ │ │ + subseq sp, lr, sl, ror r8 │ │ │ │ + ldrdeq sl, [r0], #-170 @ 0xffffff56 @ │ │ │ │ + subseq sp, lr, r2, lsl r8 │ │ │ │ + rsbeq sl, r0, lr, lsr #21 │ │ │ │ + subseq sp, lr, r6, ror #15 │ │ │ │ + rsbeq sl, r0, r6, ror sl │ │ │ │ + subseq sp, lr, lr, lsr #15 │ │ │ │ + rsbeq sl, r0, r6, asr #20 │ │ │ │ + subseq sp, lr, lr, ror r7 │ │ │ │ + rsbeq sl, r0, ip, asr #19 │ │ │ │ + rsbeq sl, r0, r6, asr #19 │ │ │ │ + ldrsheq sp, [lr], #-110 @ 0xffffff92 │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl fed4f9c0 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fb8 │ │ │ │ addlt r2, sp, ip, asr #8 │ │ │ │ strbcc pc, [r8], #-2271 @ 0xfffff721 @ │ │ │ │ ldrbtmi r4, [sl], #-1542 @ 0xfffff9fa │ │ │ │ @@ -497192,76 +497192,76 @@ │ │ │ │ svccc 0x00d33333 │ │ │ │ @ instruction: 0x47ae147b │ │ │ │ svccc 0x00847ae1 │ │ │ │ @ instruction: 0xffffffff │ │ │ │ svcvc 0x00efffff │ │ │ │ rsbeq r6, sl, lr, lsr r2 │ │ │ │ @ instruction: 0x000011b8 │ │ │ │ - strhteq sl, [r0], #-128 @ 0xffffff80 │ │ │ │ + strhteq sl, [r0], #-136 @ 0xffffff78 │ │ │ │ @ instruction: 0xfffff183 │ │ │ │ - strdeq sl, [r0], #-138 @ 0xffffff76 @ │ │ │ │ - rsbeq r6, r0, r0, asr #3 │ │ │ │ + rsbeq sl, r0, r2, lsl #18 │ │ │ │ + rsbeq r6, r0, r8, asr #3 │ │ │ │ andeq r0, r0, r7, asr #9 │ │ │ │ - rsbeq sl, r0, r8, asr r8 │ │ │ │ - @ instruction: 0x005ed590 │ │ │ │ + rsbeq sl, r0, r0, ror #16 │ │ │ │ + @ instruction: 0x005ed598 │ │ │ │ mlseq sl, lr, r1, r6 │ │ │ │ - rsbeq sl, r0, r4, lsr #16 │ │ │ │ - subseq sp, lr, ip, asr r5 │ │ │ │ + rsbeq sl, r0, ip, lsr #16 │ │ │ │ + subseq sp, lr, r4, ror #10 │ │ │ │ @ instruction: 0xffffefe7 │ │ │ │ @ instruction: 0xffffefa5 │ │ │ │ - rsbeq sl, r0, r6, ror #15 │ │ │ │ - subseq sp, lr, lr, lsl r5 │ │ │ │ - rsbeq sl, r0, ip, asr #15 │ │ │ │ - subseq sp, lr, r4, lsl #10 │ │ │ │ - rsbeq sl, r0, r4, ror #16 │ │ │ │ - rsbeq r0, r0, r4, lsr #5 │ │ │ │ - rsbeq sl, r0, r2, asr r8 │ │ │ │ - rsbeq r0, r0, r8, lsr #4 │ │ │ │ - rsbeq sl, r0, lr, asr r7 │ │ │ │ - @ instruction: 0x005ed496 │ │ │ │ - rsbeq sl, r0, r4, asr #14 │ │ │ │ - subseq sp, lr, ip, ror r4 │ │ │ │ - rsbeq sl, r0, r0, lsl r8 │ │ │ │ - rsbeq r0, r0, r2, ror r2 │ │ │ │ - rsbeq sl, r0, r0, lsl #14 │ │ │ │ - subseq sp, lr, r8, lsr r4 │ │ │ │ - mlseq r0, r2, r2, r0 │ │ │ │ - rsbeq sl, r0, r8, ror #15 │ │ │ │ - strhteq sl, [r0], #-108 @ 0xffffff94 │ │ │ │ - ldrsheq sp, [lr], #-52 @ 0xffffffcc │ │ │ │ - mlseq r0, lr, r6, sl │ │ │ │ - ldrsbeq sp, [lr], #-52 @ 0xffffffcc │ │ │ │ - strdeq r1, [r0], #-22 @ 0xffffffea @ │ │ │ │ - rsbeq sl, r0, r0, lsr #15 │ │ │ │ - rsbeq sl, r0, r8, asr r6 │ │ │ │ - @ instruction: 0x005ed390 │ │ │ │ - rsbeq sl, r0, r6, lsl #15 │ │ │ │ - strhteq sl, [r0], #-116 @ 0xffffff8c │ │ │ │ - rsbeq sl, r0, r0, lsl r6 │ │ │ │ - subseq sp, lr, r8, asr #6 │ │ │ │ - strdeq r1, [r0], #-18 @ 0xffffffee @ │ │ │ │ - mlseq r0, r0, r7, sl │ │ │ │ - rsbeq sl, r0, ip, asr #11 │ │ │ │ - subseq sp, lr, r4, lsl #6 │ │ │ │ - rsbeq r0, r0, r2, lsr #18 │ │ │ │ - rsbeq sl, r0, r8, ror #14 │ │ │ │ - rsbeq sl, r0, r8, lsl #11 │ │ │ │ - subseq sp, lr, r0, asr #5 │ │ │ │ - rsbeq r1, r0, r4, lsl #6 │ │ │ │ - rsbeq sl, r0, r2, asr #14 │ │ │ │ - rsbeq sl, r0, sl, asr #10 │ │ │ │ - subseq sp, lr, r2, lsl #5 │ │ │ │ - rsbeq r1, r0, sl, lsr #6 │ │ │ │ - rsbeq sl, r0, r4, lsr #14 │ │ │ │ - rsbeq sl, r0, r0, lsl r5 │ │ │ │ - subseq sp, lr, r8, asr #4 │ │ │ │ - rsbeq r1, r0, r2, lsr r4 │ │ │ │ - rsbeq sl, r0, r4, lsl #14 │ │ │ │ - ldrdeq sl, [r0], #-68 @ 0xffffffbc @ │ │ │ │ - subseq sp, lr, ip, lsl #4 │ │ │ │ + rsbeq sl, r0, lr, ror #15 │ │ │ │ + subseq sp, lr, r6, lsr #10 │ │ │ │ + ldrdeq sl, [r0], #-116 @ 0xffffff8c @ │ │ │ │ + subseq sp, lr, ip, lsl #10 │ │ │ │ + rsbeq sl, r0, ip, ror #16 │ │ │ │ + rsbeq r0, r0, ip, lsr #5 │ │ │ │ + rsbeq sl, r0, sl, asr r8 │ │ │ │ + rsbeq r0, r0, r0, lsr r2 │ │ │ │ + rsbeq sl, r0, r6, ror #14 │ │ │ │ + @ instruction: 0x005ed49e │ │ │ │ + rsbeq sl, r0, ip, asr #14 │ │ │ │ + subseq sp, lr, r4, lsl #9 │ │ │ │ + rsbeq sl, r0, r8, lsl r8 │ │ │ │ + rsbeq r0, r0, sl, ror r2 │ │ │ │ + rsbeq sl, r0, r8, lsl #14 │ │ │ │ + subseq sp, lr, r0, asr #8 │ │ │ │ + mlseq r0, sl, r2, r0 │ │ │ │ + strdeq sl, [r0], #-112 @ 0xffffff90 @ │ │ │ │ + rsbeq sl, r0, r4, asr #13 │ │ │ │ + ldrsheq sp, [lr], #-60 @ 0xffffffc4 │ │ │ │ + rsbeq sl, r0, r6, lsr #13 │ │ │ │ + ldrsbeq sp, [lr], #-60 @ 0xffffffc4 │ │ │ │ + strdeq r1, [r0], #-30 @ 0xffffffe2 @ │ │ │ │ + rsbeq sl, r0, r8, lsr #15 │ │ │ │ + rsbeq sl, r0, r0, ror #12 │ │ │ │ + @ instruction: 0x005ed398 │ │ │ │ + rsbeq sl, r0, lr, lsl #15 │ │ │ │ + strhteq sl, [r0], #-124 @ 0xffffff84 │ │ │ │ + rsbeq sl, r0, r8, lsl r6 │ │ │ │ + subseq sp, lr, r0, asr r3 │ │ │ │ + strdeq r1, [r0], #-26 @ 0xffffffe6 @ │ │ │ │ + mlseq r0, r8, r7, sl │ │ │ │ + ldrdeq sl, [r0], #-84 @ 0xffffffac @ │ │ │ │ + subseq sp, lr, ip, lsl #6 │ │ │ │ + rsbeq r0, r0, sl, lsr #18 │ │ │ │ + rsbeq sl, r0, r0, ror r7 │ │ │ │ + mlseq r0, r0, r5, sl │ │ │ │ + subseq sp, lr, r8, asr #5 │ │ │ │ + rsbeq r1, r0, ip, lsl #6 │ │ │ │ + rsbeq sl, r0, sl, asr #14 │ │ │ │ + rsbeq sl, r0, r2, asr r5 │ │ │ │ + subseq sp, lr, sl, lsl #5 │ │ │ │ + rsbeq r1, r0, r2, lsr r3 │ │ │ │ + rsbeq sl, r0, ip, lsr #14 │ │ │ │ + rsbeq sl, r0, r8, lsl r5 │ │ │ │ + subseq sp, lr, r0, asr r2 │ │ │ │ + rsbeq r1, r0, sl, lsr r4 │ │ │ │ + rsbeq sl, r0, ip, lsl #14 │ │ │ │ + ldrdeq sl, [r0], #-76 @ 0xffffffb4 @ │ │ │ │ + subseq sp, lr, r4, lsl r2 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ bl fed4ff1c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strdlt r0, [r3], r0 @ │ │ │ │ stc2l 7, cr15, [r8, #-1020] @ 0xfffffc04 │ │ │ │ stmdacs r1, {r0, r1, r9, sl, lr} │ │ │ │ ldrmi sp, [r8], -r2, lsl #2 │ │ │ │ @@ -497271,16 +497271,16 @@ │ │ │ │ andcc r4, ip, r8, ror r4 │ │ │ │ @ instruction: 0xffa8f61e │ │ │ │ stmdbls r1, {r0, r2, fp, lr} │ │ │ │ @ instruction: 0xf61f4478 │ │ │ │ blls 276edc │ │ │ │ andlt r4, r3, r8, lsl r6 │ │ │ │ svclt 0x0000bd00 │ │ │ │ - rsbeq sl, r0, r8, ror r3 │ │ │ │ - ldrheq sp, [lr], #-0 │ │ │ │ + rsbeq sl, r0, r0, lsl #7 │ │ │ │ + ldrheq sp, [lr], #-8 │ │ │ │ andeq r0, r0, r0 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ bl fed4ff6c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strdlt r0, [r2], r0 @ │ │ │ │ strmi r4, [r8], -r4, lsl #12 │ │ │ │ cdp2 2, 3, cr15, cr6, cr9, {1} │ │ │ │ @@ -497293,16 +497293,16 @@ │ │ │ │ ldrbtmi r4, [r8], #-2054 @ 0xfffff7fa │ │ │ │ @ instruction: 0xf61e300c │ │ │ │ stmdami r5, {r0, r1, r3, r4, r5, r6, r8, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ ldrbtmi r9, [r8], #-2305 @ 0xfffff6ff │ │ │ │ @ instruction: 0xf836f61f │ │ │ │ ldrmi r9, [r8], -r1, lsl #22 │ │ │ │ ldclt 0, cr11, [r0, #-8] │ │ │ │ - rsbeq sl, r0, lr, asr #10 │ │ │ │ - subseq sp, lr, r6, asr r0 │ │ │ │ + rsbeq sl, r0, r6, asr r5 │ │ │ │ + subseq sp, lr, lr, asr r0 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl fed4ffc0 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r3, r8, ror #31 │ │ │ │ strmi r4, [r8], -r5, lsl #12 │ │ │ │ vrhadd.s32 d9, d9, d1 │ │ │ │ bls 278600 │ │ │ │ @@ -497319,16 +497319,16 @@ │ │ │ │ andcc r4, ip, r8, ror r4 │ │ │ │ @ instruction: 0xff48f61e │ │ │ │ stmdbls r1, {r0, r2, fp, lr} │ │ │ │ @ instruction: 0xf61f4478 │ │ │ │ blls 276e1c │ │ │ │ andlt r4, r3, r8, lsl r6 │ │ │ │ svclt 0x0000bd30 │ │ │ │ - rsbeq sl, r0, r8, ror #9 │ │ │ │ - ldrsheq ip, [lr], #-240 @ 0xffffff10 │ │ │ │ + strdeq sl, [r0], #-64 @ 0xffffffc0 @ │ │ │ │ + ldrsheq ip, [lr], #-248 @ 0xffffff08 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl fed50028 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ bmi 77cdb0 │ │ │ │ blmi 7a5048 │ │ │ │ ldrbtmi r4, [sl], #-1541 @ 0xfffff9fb │ │ │ │ strmi r4, [ip], -r8, lsl #12 │ │ │ │ @@ -497349,15 +497349,15 @@ │ │ │ │ subsmi r9, sl, r3, lsl #22 │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ andcs sp, r1, r2, lsl #2 │ │ │ │ ldclt 0, cr11, [r0, #-20]! @ 0xffffffec │ │ │ │ mrrc 6, 1, pc, r4, cr8 @ │ │ │ │ ldrdeq r5, [sl], #-186 @ 0xffffff46 @ │ │ │ │ @ instruction: 0x000011b8 │ │ │ │ - strhteq sl, [r0], #-64 @ 0xffffffc0 │ │ │ │ + strhteq sl, [r0], #-72 @ 0xffffffb8 │ │ │ │ rsbeq r5, sl, r2, lsr #23 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ blhi 4b4358 │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x0028f8cc │ │ │ │ pkhtbgt pc, ip, pc, asr #17 @ │ │ │ │ @@ -497778,16 +497778,16 @@ │ │ │ │ @ instruction: 0xf040900f │ │ │ │ @ instruction: 0x46aa8335 │ │ │ │ @ instruction: 0xe6df9012 │ │ │ │ ... │ │ │ │ rsbeq r5, sl, r8, asr fp │ │ │ │ @ instruction: 0x000011b8 │ │ │ │ rsbeq r5, sl, sl, lsr fp │ │ │ │ - rsbeq sl, r0, sl, lsl #4 │ │ │ │ - mlseq r0, ip, r1, sl │ │ │ │ + rsbeq sl, r0, r2, lsl r2 │ │ │ │ + rsbeq sl, r0, r4, lsr #3 │ │ │ │ ldrdgt pc, [r8], #-141 @ 0xffffff73 │ │ │ │ @ instruction: 0x9c199b0f │ │ │ │ svceq 0x0000f1bc │ │ │ │ cmnphi r2, r0 @ p-variant is OBSOLETE │ │ │ │ @ instruction: 0xf0003301 │ │ │ │ @ instruction: 0xf8df80bb │ │ │ │ strtmi r3, [r5], -ip, asr #13 │ │ │ │ @@ -498220,65 +498220,65 @@ │ │ │ │ andcc r4, ip, r8, ror r4 │ │ │ │ @ instruction: 0xf83cf61e │ │ │ │ stmdbls r4, {r0, r1, r2, r4, r5, fp, lr} │ │ │ │ @ instruction: 0xf61e4478 │ │ │ │ blls 338004 >::_M_default_append(unsigned int)@@Base+0xb5440> │ │ │ │ ldmdblt r1, {r0, r1, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc}^ │ │ │ │ ... │ │ │ │ - strhteq r9, [r0], #-214 @ 0xffffff2a │ │ │ │ - rsbeq r2, r0, lr, asr r9 │ │ │ │ - mlseq r0, r4, ip, r9 │ │ │ │ - @ instruction: 0x005ec79a │ │ │ │ - rsbeq r9, r0, r6, asr ip │ │ │ │ - subseq ip, lr, ip, asr r7 │ │ │ │ - rsbeq r9, r0, r0, asr #24 │ │ │ │ - rsbeq r2, r0, r8, ror #15 │ │ │ │ - rsbeq r9, r0, sl, lsl fp │ │ │ │ - rsbeq r9, r0, lr, ror #20 │ │ │ │ - subseq ip, lr, r6, ror r5 │ │ │ │ - rsbeq r9, r0, lr, lsl #20 │ │ │ │ - subseq ip, lr, r6, lsl r5 │ │ │ │ - rsbeq r9, r0, r2, ror #19 │ │ │ │ - subseq ip, lr, sl, ror #9 │ │ │ │ - rsbeq r9, r0, r2, asr #19 │ │ │ │ - subseq ip, lr, sl, asr #9 │ │ │ │ - rsbeq r9, r0, r0, ror #18 │ │ │ │ - subseq ip, lr, r8, ror #8 │ │ │ │ - rsbeq r9, r0, r0, asr #18 │ │ │ │ - subseq ip, lr, r8, asr #8 │ │ │ │ - rsbeq r9, r0, sl, lsl r9 │ │ │ │ - subseq ip, lr, r2, lsr #8 │ │ │ │ - strdeq r9, [r0], #-138 @ 0xffffff76 @ │ │ │ │ - subseq ip, lr, r2, lsl #8 │ │ │ │ - ldrdeq r9, [r0], #-140 @ 0xffffff74 @ │ │ │ │ - subseq ip, lr, r2, ror #7 │ │ │ │ - mlseq r0, lr, r8, r9 │ │ │ │ - subseq ip, lr, r6, lsr #7 │ │ │ │ - rsbeq r9, r0, lr, ror r8 │ │ │ │ - subseq ip, lr, r6, lsl #7 │ │ │ │ - rsbeq r9, r0, lr, asr r8 │ │ │ │ - subseq ip, lr, r6, ror #6 │ │ │ │ - rsbeq r9, r0, r4, lsr #16 │ │ │ │ - subseq ip, lr, ip, lsr #6 │ │ │ │ - rsbeq r9, r0, sl, ror #15 │ │ │ │ - ldrsheq ip, [lr], #-34 @ 0xffffffde │ │ │ │ - strhteq r9, [r0], #-120 @ 0xffffff88 │ │ │ │ - subseq ip, lr, r0, asr #5 │ │ │ │ - mlseq r0, sl, r7, r9 │ │ │ │ - subseq ip, lr, r0, lsr #5 │ │ │ │ - rsbeq r9, r0, lr, ror r7 │ │ │ │ - subseq ip, lr, r4, lsl #5 │ │ │ │ - rsbeq r9, r0, r2, ror #14 │ │ │ │ - subseq ip, lr, r8, ror #4 │ │ │ │ - rsbeq r9, r0, r4, asr #14 │ │ │ │ - subseq ip, lr, ip, asr #4 │ │ │ │ - strdeq r9, [r0], #-96 @ 0xffffffa0 @ │ │ │ │ - ldrsheq ip, [lr], #-24 @ 0xffffffe8 │ │ │ │ - ldrdeq r9, [r0], #-96 @ 0xffffffa0 @ │ │ │ │ - ldrsbeq ip, [lr], #-24 @ 0xffffffe8 │ │ │ │ + strhteq r9, [r0], #-222 @ 0xffffff22 │ │ │ │ + rsbeq r2, r0, r6, ror #18 │ │ │ │ + mlseq r0, ip, ip, r9 │ │ │ │ + subseq ip, lr, r2, lsr #15 │ │ │ │ + rsbeq r9, r0, lr, asr ip │ │ │ │ + subseq ip, lr, r4, ror #14 │ │ │ │ + rsbeq r9, r0, r8, asr #24 │ │ │ │ + strdeq r2, [r0], #-112 @ 0xffffff90 @ │ │ │ │ + rsbeq r9, r0, r2, lsr #22 │ │ │ │ + rsbeq r9, r0, r6, ror sl │ │ │ │ + subseq ip, lr, lr, ror r5 │ │ │ │ + rsbeq r9, r0, r6, lsl sl │ │ │ │ + subseq ip, lr, lr, lsl r5 │ │ │ │ + rsbeq r9, r0, sl, ror #19 │ │ │ │ + ldrsheq ip, [lr], #-66 @ 0xffffffbe │ │ │ │ + rsbeq r9, r0, sl, asr #19 │ │ │ │ + ldrsbeq ip, [lr], #-66 @ 0xffffffbe │ │ │ │ + rsbeq r9, r0, r8, ror #18 │ │ │ │ + subseq ip, lr, r0, ror r4 │ │ │ │ + rsbeq r9, r0, r8, asr #18 │ │ │ │ + subseq ip, lr, r0, asr r4 │ │ │ │ + rsbeq r9, r0, r2, lsr #18 │ │ │ │ + subseq ip, lr, sl, lsr #8 │ │ │ │ + rsbeq r9, r0, r2, lsl #18 │ │ │ │ + subseq ip, lr, sl, lsl #8 │ │ │ │ + rsbeq r9, r0, r4, ror #17 │ │ │ │ + subseq ip, lr, sl, ror #7 │ │ │ │ + rsbeq r9, r0, r6, lsr #17 │ │ │ │ + subseq ip, lr, lr, lsr #7 │ │ │ │ + rsbeq r9, r0, r6, lsl #17 │ │ │ │ + subseq ip, lr, lr, lsl #7 │ │ │ │ + rsbeq r9, r0, r6, ror #16 │ │ │ │ + subseq ip, lr, lr, ror #6 │ │ │ │ + rsbeq r9, r0, ip, lsr #16 │ │ │ │ + subseq ip, lr, r4, lsr r3 │ │ │ │ + strdeq r9, [r0], #-114 @ 0xffffff8e @ │ │ │ │ + ldrsheq ip, [lr], #-42 @ 0xffffffd6 │ │ │ │ + rsbeq r9, r0, r0, asr #15 │ │ │ │ + subseq ip, lr, r8, asr #5 │ │ │ │ + rsbeq r9, r0, r2, lsr #15 │ │ │ │ + subseq ip, lr, r8, lsr #5 │ │ │ │ + rsbeq r9, r0, r6, lsl #15 │ │ │ │ + subseq ip, lr, ip, lsl #5 │ │ │ │ + rsbeq r9, r0, sl, ror #14 │ │ │ │ + subseq ip, lr, r0, ror r2 │ │ │ │ + rsbeq r9, r0, ip, asr #14 │ │ │ │ + subseq ip, lr, r4, asr r2 │ │ │ │ + strdeq r9, [r0], #-104 @ 0xffffff98 @ │ │ │ │ + subseq ip, lr, r0, lsl #4 │ │ │ │ + ldrdeq r9, [r0], #-104 @ 0xffffff98 @ │ │ │ │ + subseq ip, lr, r0, ror #3 │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl fed50f08 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ bmi ffebdbf0 │ │ │ │ blmi ffee5f48 │ │ │ │ ldrbtmi r4, [sl], #-1542 @ 0xfffff9fa │ │ │ │ ldmdavs fp, {r0, r1, r4, r6, r7, fp, ip, lr} │ │ │ │ @@ -498519,67 +498519,67 @@ │ │ │ │ svcvc 0x00efffff │ │ │ │ @ instruction: 0x47ae147b │ │ │ │ svccc 0x00847ae1 │ │ │ │ stclgt 12, cr12, [ip], {205} @ 0xcd │ │ │ │ svccc 0x00eccccc │ │ │ │ strdeq r4, [sl], #-202 @ 0xffffff36 @ │ │ │ │ @ instruction: 0x000011b8 │ │ │ │ - ldrdeq r9, [r0], #-90 @ 0xffffffa6 @ │ │ │ │ + rsbeq r9, r0, r2, ror #11 │ │ │ │ @ instruction: 0xfffff151 │ │ │ │ - rsbeq r9, r0, r4, lsl r6 │ │ │ │ - rsbeq r9, r0, lr, ror #12 │ │ │ │ + rsbeq r9, r0, ip, lsl r6 │ │ │ │ + rsbeq r9, r0, r6, ror r6 │ │ │ │ andeq r0, r0, fp, lsr #8 │ │ │ │ - rsbeq r9, r0, r8, asr #10 │ │ │ │ - subseq ip, lr, r0, asr r0 │ │ │ │ + rsbeq r9, r0, r0, asr r5 │ │ │ │ + subseq ip, lr, r8, asr r0 │ │ │ │ rsbeq r4, sl, lr, asr ip │ │ │ │ - rsbeq r9, r0, r4, lsl r5 │ │ │ │ - subseq ip, lr, ip, lsl r0 │ │ │ │ + rsbeq r9, r0, ip, lsl r5 │ │ │ │ + subseq ip, lr, r4, lsr #32 │ │ │ │ @ instruction: 0xfffff033 │ │ │ │ @ instruction: 0xffffefb9 │ │ │ │ - ldrdeq r9, [r0], #-70 @ 0xffffffba @ │ │ │ │ - ldrsbeq fp, [lr], #-254 @ 0xffffff02 │ │ │ │ - strhteq r9, [r0], #-76 @ 0xffffffb4 │ │ │ │ - subseq fp, lr, r4, asr #31 │ │ │ │ - @ instruction: 0xffffef1f │ │ │ │ - rsbeq r3, r0, r0, asr #12 │ │ │ │ - rsbeq r9, r0, sl, lsl #11 │ │ │ │ - rsbeq r9, r0, r6, ror #8 │ │ │ │ - subseq fp, lr, lr, ror #30 │ │ │ │ - rsbeq r9, r0, ip, asr #8 │ │ │ │ - subseq fp, lr, r4, asr pc │ │ │ │ - rsbeq r3, r0, r0, lsr r6 │ │ │ │ - rsbeq r9, r0, r2, asr r5 │ │ │ │ - rsbeq r9, r0, r8, lsl #8 │ │ │ │ - subseq fp, lr, r0, lsl pc │ │ │ │ - subseq lr, pc, r6, ror #12 │ │ │ │ - rsbeq r9, r0, r0, asr #10 │ │ │ │ - rsbeq r9, r0, r4, asr #7 │ │ │ │ - subseq fp, lr, ip, asr #29 │ │ │ │ - rsbeq r9, r0, r6, lsr #7 │ │ │ │ - subseq fp, lr, ip, lsr #29 │ │ │ │ - rsbeq r9, r0, r4, lsl #10 │ │ │ │ - subseq lr, pc, r6, ror #12 │ │ │ │ - rsbeq r9, r0, lr, asr r3 │ │ │ │ - subseq fp, lr, r6, ror #28 │ │ │ │ ldrdeq r9, [r0], #-78 @ 0xffffffb2 @ │ │ │ │ - rsbeq r2, r0, r8, ror #2 │ │ │ │ - rsbeq r9, r0, r4, lsl r3 │ │ │ │ - subseq fp, lr, ip, lsl lr │ │ │ │ - rsbeq r6, r0, sl, asr sp │ │ │ │ - strhteq r9, [r0], #-76 @ 0xffffffb4 │ │ │ │ - ldrdeq r9, [r0], #-32 @ 0xffffffe0 @ │ │ │ │ - ldrsbeq fp, [lr], #-216 @ 0xffffff28 │ │ │ │ - rsbeq r6, r0, r2, lsl #27 │ │ │ │ - mlseq r0, ip, r4, r9 │ │ │ │ - rsbeq r9, r0, ip, lsl #5 │ │ │ │ - @ instruction: 0x005ebd94 │ │ │ │ - rsbeq r9, r0, r4, lsl #9 │ │ │ │ - strhteq r9, [r0], #-70 @ 0xffffffba │ │ │ │ - rsbeq r9, r0, r2, asr #4 │ │ │ │ - subseq fp, lr, sl, asr #26 │ │ │ │ + subseq fp, lr, r6, ror #31 │ │ │ │ + rsbeq r9, r0, r4, asr #9 │ │ │ │ + subseq fp, lr, ip, asr #31 │ │ │ │ + @ instruction: 0xffffef1f │ │ │ │ + rsbeq r3, r0, r8, asr #12 │ │ │ │ + mlseq r0, r2, r5, r9 │ │ │ │ + rsbeq r9, r0, lr, ror #8 │ │ │ │ + subseq fp, lr, r6, ror pc │ │ │ │ + rsbeq r9, r0, r4, asr r4 │ │ │ │ + subseq fp, lr, ip, asr pc │ │ │ │ + rsbeq r3, r0, r8, lsr r6 │ │ │ │ + rsbeq r9, r0, sl, asr r5 │ │ │ │ + rsbeq r9, r0, r0, lsl r4 │ │ │ │ + subseq fp, lr, r8, lsl pc │ │ │ │ + subseq lr, pc, lr, ror #12 │ │ │ │ + rsbeq r9, r0, r8, asr #10 │ │ │ │ + rsbeq r9, r0, ip, asr #7 │ │ │ │ + ldrsbeq fp, [lr], #-228 @ 0xffffff1c │ │ │ │ + rsbeq r9, r0, lr, lsr #7 │ │ │ │ + ldrheq fp, [lr], #-228 @ 0xffffff1c │ │ │ │ + rsbeq r9, r0, ip, lsl #10 │ │ │ │ + subseq lr, pc, lr, ror #12 │ │ │ │ + rsbeq r9, r0, r6, ror #6 │ │ │ │ + subseq fp, lr, lr, ror #28 │ │ │ │ + rsbeq r9, r0, r6, ror #9 │ │ │ │ + rsbeq r2, r0, r0, ror r1 │ │ │ │ + rsbeq r9, r0, ip, lsl r3 │ │ │ │ + subseq fp, lr, r4, lsr #28 │ │ │ │ + rsbeq r6, r0, r2, ror #26 │ │ │ │ + rsbeq r9, r0, r4, asr #9 │ │ │ │ + ldrdeq r9, [r0], #-40 @ 0xffffffd8 @ │ │ │ │ + subseq fp, lr, r0, ror #27 │ │ │ │ + rsbeq r6, r0, sl, lsl #27 │ │ │ │ + rsbeq r9, r0, r4, lsr #9 │ │ │ │ + mlseq r0, r4, r2, r9 │ │ │ │ + @ instruction: 0x005ebd9c │ │ │ │ + rsbeq r9, r0, ip, lsl #9 │ │ │ │ + strhteq r9, [r0], #-78 @ 0xffffffb2 │ │ │ │ + rsbeq r9, r0, sl, asr #4 │ │ │ │ + subseq fp, lr, r2, asr sp │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ bl fed513c0 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strdlt r0, [r3], r0 @ │ │ │ │ ldc2 7, cr15, [sl, #1020] @ 0x3fc │ │ │ │ stmdacs r1, {r0, r1, r9, sl, lr} │ │ │ │ ldrmi sp, [r8], -r2, lsl #2 │ │ │ │ @@ -498588,16 +498588,16 @@ │ │ │ │ ldrbtmi r4, [r8], #-2054 @ 0xfffff7fa │ │ │ │ @ instruction: 0xf61d300c │ │ │ │ stmdami r5, {r0, r1, r2, r4, r6, r8, sl, fp, ip, sp, lr, pc} │ │ │ │ ldrbtmi r9, [r8], #-2305 @ 0xfffff6ff │ │ │ │ mrc2 6, 0, pc, cr2, cr13, {0} │ │ │ │ ldrmi r9, [r8], -r1, lsl #22 │ │ │ │ stclt 0, cr11, [r0, #-12] │ │ │ │ - rsbeq r9, r0, r6, lsl #2 │ │ │ │ - subseq fp, lr, lr, lsl #24 │ │ │ │ + rsbeq r9, r0, lr, lsl #2 │ │ │ │ + subseq fp, lr, r6, lsl ip │ │ │ │ andeq r0, r0, r0 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r8 │ │ │ │ bl fed5140c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0x46080ff8 │ │ │ │ vrhadd.s32 d2, d8, d2 │ │ │ │ andcs pc, r1, r5, lsl #24 │ │ │ │ @@ -498633,16 +498633,16 @@ │ │ │ │ andcc r4, ip, r8, ror r4 │ │ │ │ ldc2l 6, cr15, [lr], #116 @ 0x74 │ │ │ │ stmdbls r1, {r0, r2, fp, lr} │ │ │ │ @ instruction: 0xf61d4478 │ │ │ │ blls 279988 │ │ │ │ andlt r4, r2, r8, lsl r6 │ │ │ │ svclt 0x0000bd10 │ │ │ │ - rsbeq r9, r0, r8, asr #5 │ │ │ │ - subseq fp, lr, ip, asr fp │ │ │ │ + ldrdeq r9, [r0], #-32 @ 0xffffffe0 @ │ │ │ │ + subseq fp, lr, r4, ror #22 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ bl fed514bc │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strdlt r0, [r2], r0 @ │ │ │ │ strmi r4, [r8], -r4, lsl #12 │ │ │ │ vrhadd.s32 d9, d8, d1 │ │ │ │ bls 279104 │ │ │ │ @@ -498661,16 +498661,16 @@ │ │ │ │ stmdami r7, {r0, r3, r6, r7, sl, fp, ip, sp, lr, pc} │ │ │ │ ldrbtmi r9, [r8], #-2305 @ 0xfffff6ff │ │ │ │ stc2 6, cr15, [r4, #116] @ 0x74 │ │ │ │ ldrmi r9, [r8], -r1, lsl #22 │ │ │ │ ldclt 0, cr11, [r0, #-8] │ │ │ │ @ instruction: 0xffffffff │ │ │ │ @ instruction: 0xffffffff │ │ │ │ - rsbeq r9, r0, lr, asr r2 │ │ │ │ - ldrsheq fp, [lr], #-162 @ 0xffffff5e │ │ │ │ + rsbeq r9, r0, r6, ror #4 │ │ │ │ + ldrsheq fp, [lr], #-170 @ 0xffffff56 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl fed5152c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ bmi 7be2b4 │ │ │ │ blmi 7e654c │ │ │ │ ldrbtmi r4, [sl], #-1541 @ 0xfffff9fb │ │ │ │ strmi r4, [ip], -r8, lsl #12 │ │ │ │ @@ -498692,15 +498692,15 @@ │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ mrsle r0, LR_svc │ │ │ │ andlt r2, r5, r1 │ │ │ │ @ instruction: 0xf617bd30 │ │ │ │ svclt 0x0000e9d2 │ │ │ │ ldrdeq r4, [sl], #-102 @ 0xffffff9a @ │ │ │ │ @ instruction: 0x000011b8 │ │ │ │ - rsbeq r9, r0, r6, lsl r2 │ │ │ │ + rsbeq r9, r0, lr, lsl r2 │ │ │ │ mlseq sl, ip, r6, r4 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ blhi 4b5860 │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x0098f8cc │ │ │ │ addlt r6, r7, r4, asr #16 │ │ │ │ @@ -499437,32 +499437,32 @@ │ │ │ │ ldmdami r7, {r0, r3, r4, r5, r7, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ mvnscc pc, pc, asr #32 │ │ │ │ @ instruction: 0xf61c4478 │ │ │ │ @ instruction: 0xe7dfff73 │ │ │ │ mlseq sl, r8, r4, r4 │ │ │ │ @ instruction: 0x000011b8 │ │ │ │ rsbeq r4, sl, r2, ror r4 │ │ │ │ - rsbeq r8, r0, r2, lsr #29 │ │ │ │ - subseq fp, lr, r4, lsr r7 │ │ │ │ - rsbeq r8, r0, r0, lsl #29 │ │ │ │ - subseq fp, lr, r2, lsl r7 │ │ │ │ - rsbeq r8, r0, r0, ror lr │ │ │ │ - rsbeq r8, r0, r0, ror #25 │ │ │ │ - subseq fp, lr, r2, ror r5 │ │ │ │ - rsbeq r8, r0, ip, lsr #19 │ │ │ │ - rsbeq r8, r0, r6, ror #13 │ │ │ │ - subseq sl, lr, sl, ror pc │ │ │ │ - mlseq r0, sl, r6, r8 │ │ │ │ - subseq sl, lr, lr, lsr #30 │ │ │ │ - rsbeq r8, r0, ip, ror r6 │ │ │ │ - subseq sl, lr, lr, lsl #30 │ │ │ │ - rsbeq r8, r0, sl, asr r6 │ │ │ │ - subseq sl, lr, ip, ror #29 │ │ │ │ - rsbeq r8, r0, lr, lsr r6 │ │ │ │ - ldrsbeq sl, [lr], #-224 @ 0xffffff20 │ │ │ │ + rsbeq r8, r0, sl, lsr #29 │ │ │ │ + subseq fp, lr, ip, lsr r7 │ │ │ │ + rsbeq r8, r0, r8, lsl #29 │ │ │ │ + subseq fp, lr, sl, lsl r7 │ │ │ │ + rsbeq r8, r0, r8, ror lr │ │ │ │ + rsbeq r8, r0, r8, ror #25 │ │ │ │ + subseq fp, lr, sl, ror r5 │ │ │ │ + strhteq r8, [r0], #-148 @ 0xffffff6c │ │ │ │ + rsbeq r8, r0, lr, ror #13 │ │ │ │ + subseq sl, lr, r2, lsl #31 │ │ │ │ + rsbeq r8, r0, r2, lsr #13 │ │ │ │ + subseq sl, lr, r6, lsr pc │ │ │ │ + rsbeq r8, r0, r4, lsl #13 │ │ │ │ + subseq sl, lr, r6, lsl pc │ │ │ │ + rsbeq r8, r0, r2, ror #12 │ │ │ │ + ldrsheq sl, [lr], #-228 @ 0xffffff1c │ │ │ │ + rsbeq r8, r0, r6, asr #12 │ │ │ │ + ldrsbeq sl, [lr], #-232 @ 0xffffff18 │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl fed5218c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ bmi fe77ee74 │ │ │ │ blmi fe7a71cc │ │ │ │ ldrbtmi r4, [sl], #-1543 @ 0xfffff9f9 │ │ │ │ ldmdavs fp, {r0, r1, r4, r6, r7, fp, ip, lr} │ │ │ │ @@ -499611,49 +499611,49 @@ │ │ │ │ stmdami r8!, {r0, r2, r3, r4, r6, r8, sl, fp, ip, sp, lr, pc} │ │ │ │ ldrbtmi r4, [r8], #-1569 @ 0xfffff9df │ │ │ │ mrc2 6, 0, pc, cr8, cr12, {0} │ │ │ │ @ instruction: 0xf616e724 │ │ │ │ svclt 0x0000eaa4 │ │ │ │ rsbeq r3, sl, r6, ror sl │ │ │ │ @ instruction: 0x000011b8 │ │ │ │ - rsbeq r8, r0, r2, asr #11 │ │ │ │ + rsbeq r8, r0, sl, asr #11 │ │ │ │ @ instruction: 0xfffff58d │ │ │ │ - rsbeq r7, r0, ip, lsr sl │ │ │ │ - mlseq r0, ip, r5, r8 │ │ │ │ + rsbeq r7, r0, r4, asr #20 │ │ │ │ + rsbeq r8, r0, r4, lsr #11 │ │ │ │ andeq r0, r0, r1, ror r2 │ │ │ │ - rsbeq r8, r0, sl, lsr r5 │ │ │ │ - subseq sl, lr, lr, asr #27 │ │ │ │ + rsbeq r8, r0, r2, asr #10 │ │ │ │ + ldrsbeq sl, [lr], #-214 @ 0xffffff2a │ │ │ │ ldrdeq r3, [sl], #-156 @ 0xffffff64 @ │ │ │ │ - rsbeq r8, r0, r6, lsl #10 │ │ │ │ - @ instruction: 0x005ead9a │ │ │ │ + rsbeq r8, r0, lr, lsl #10 │ │ │ │ + subseq sl, lr, r2, lsr #27 │ │ │ │ @ instruction: 0xfffff2b5 │ │ │ │ @ instruction: 0xfffff233 │ │ │ │ - rsbeq r8, r0, r8, asr #9 │ │ │ │ - subseq sl, lr, ip, asr sp │ │ │ │ - rsbeq r8, r0, lr, lsr #9 │ │ │ │ - subseq sl, lr, r2, asr #26 │ │ │ │ + ldrdeq r8, [r0], #-64 @ 0xffffffc0 @ │ │ │ │ + subseq sl, lr, r4, ror #26 │ │ │ │ + strhteq r8, [r0], #-70 @ 0xffffffba │ │ │ │ + subseq sl, lr, sl, asr #26 │ │ │ │ @ instruction: 0xfffff195 │ │ │ │ @ instruction: 0xfffff147 │ │ │ │ - rsbeq r8, r0, r0, ror r4 │ │ │ │ - subseq sl, lr, r4, lsl #26 │ │ │ │ - rsbeq r8, r0, r6, asr r4 │ │ │ │ - subseq sl, lr, sl, ror #25 │ │ │ │ + rsbeq r8, r0, r8, ror r4 │ │ │ │ + subseq sl, lr, ip, lsl #26 │ │ │ │ + rsbeq r8, r0, lr, asr r4 │ │ │ │ + ldrsheq sl, [lr], #-194 @ 0xffffff3e │ │ │ │ @ instruction: 0xfffff0e5 │ │ │ │ - rsbeq r8, r0, sl, lsr #8 │ │ │ │ - ldrheq sl, [lr], #-206 @ 0xffffff32 │ │ │ │ - rsbeq r8, r0, r4, ror r4 │ │ │ │ - strdeq r8, [r0], #-72 @ 0xffffffb8 @ │ │ │ │ - rsbeq r8, r0, r2, ror #7 │ │ │ │ - subseq sl, lr, r6, ror ip │ │ │ │ - rsbeq r8, r0, r4, asr #7 │ │ │ │ - subseq sl, lr, r6, asr ip │ │ │ │ - rsbeq r7, r0, ip, ror r8 │ │ │ │ - strhteq r8, [r0], #-74 @ 0xffffffb6 │ │ │ │ - rsbeq r8, r0, r6, lsl #7 │ │ │ │ - subseq sl, lr, sl, lsl ip │ │ │ │ + rsbeq r8, r0, r2, lsr r4 │ │ │ │ + subseq sl, lr, r6, asr #25 │ │ │ │ + rsbeq r8, r0, ip, ror r4 │ │ │ │ + rsbeq r8, r0, r0, lsl #10 │ │ │ │ + rsbeq r8, r0, sl, ror #7 │ │ │ │ + subseq sl, lr, lr, ror ip │ │ │ │ + rsbeq r8, r0, ip, asr #7 │ │ │ │ + subseq sl, lr, lr, asr ip │ │ │ │ + rsbeq r7, r0, r4, lsl #17 │ │ │ │ + rsbeq r8, r0, r2, asr #9 │ │ │ │ + rsbeq r8, r0, lr, lsl #7 │ │ │ │ + subseq sl, lr, r2, lsr #24 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ bl fed52488 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strdlt r0, [r3], r0 @ │ │ │ │ mrc2 7, 3, pc, cr8, cr15, {7} │ │ │ │ stmdacs r1, {r0, r1, r9, sl, lr} │ │ │ │ ldrmi sp, [r8], -r2, lsl #2 │ │ │ │ @@ -499663,16 +499663,16 @@ │ │ │ │ andcc r4, ip, r8, ror r4 │ │ │ │ ldc2l 6, cr15, [r2], #112 @ 0x70 │ │ │ │ stmdbls r1, {r0, r2, fp, lr} │ │ │ │ @ instruction: 0xf61c4478 │ │ │ │ blls 27a970 │ │ │ │ andlt r4, r3, r8, lsl r6 │ │ │ │ svclt 0x0000bd00 │ │ │ │ - strhteq r8, [r0], #-32 @ 0xffffffe0 │ │ │ │ - subseq sl, lr, r4, asr #22 │ │ │ │ + strhteq r8, [r0], #-40 @ 0xffffffd8 │ │ │ │ + subseq sl, lr, ip, asr #22 │ │ │ │ umaalle r4, sp, r1, r2 │ │ │ │ ldrlt r7, [r0, #-3331] @ 0xfffff2fd │ │ │ │ ldrle r0, [r5, #-1948] @ 0xfffff864 │ │ │ │ ldrd pc, [r8], -r0 │ │ │ │ eorgt pc, r1, lr, asr r8 @ │ │ │ │ eor pc, r2, lr, asr r8 @ │ │ │ │ svceq 0x0000f1bc │ │ │ │ @@ -499998,42 +499998,42 @@ │ │ │ │ @ instruction: 0xfffffd63 │ │ │ │ @ instruction: 0xfffffd63 │ │ │ │ @ instruction: 0xfffffd63 │ │ │ │ andeq r0, r0, r9, ror #3 │ │ │ │ ... │ │ │ │ rsbeq r3, sl, r8, asr r6 │ │ │ │ @ instruction: 0x000011b8 │ │ │ │ - ldrdeq r8, [r0], #-32 @ 0xffffffe0 @ │ │ │ │ + ldrdeq r8, [r0], #-40 @ 0xffffffd8 @ │ │ │ │ strhteq r4, [sl], #-196 @ 0xffffff3c │ │ │ │ - rsbeq r0, r5, lr, ror #22 │ │ │ │ + rsbeq r0, r5, r6, ror fp │ │ │ │ + mlseq r0, lr, r2, r8 │ │ │ │ + rsbeq r3, r1, lr, lsr #14 │ │ │ │ + mlseq r0, r0, r2, r8 │ │ │ │ mlseq r0, r6, r2, r8 │ │ │ │ - rsbeq r3, r1, r6, lsr #14 │ │ │ │ - rsbeq r8, r0, r8, lsl #5 │ │ │ │ - rsbeq r8, r0, lr, lsl #5 │ │ │ │ - rsbeq r8, r0, r2, lsr #4 │ │ │ │ - rsbeq r8, r0, r4, lsl r2 │ │ │ │ - rsbeq r8, r0, sl, lsl #4 │ │ │ │ - rsbeq r8, r0, ip, ror #3 │ │ │ │ - rsbeq r8, r0, sl, ror #3 │ │ │ │ - rsbeq r8, r0, r8, ror #3 │ │ │ │ - subseq r1, lr, sl, asr #25 │ │ │ │ - ldrdeq r8, [r0], #-16 @ │ │ │ │ - rsbeq r8, r0, sl, asr #3 │ │ │ │ - subseq r8, lr, sl, lsl #15 │ │ │ │ - rsbeq r8, r0, r0, ror #2 │ │ │ │ - rsbeq r3, r1, sl, lsr #10 │ │ │ │ - rsbeq r8, r0, lr, lsr r0 │ │ │ │ + rsbeq r8, r0, sl, lsr #4 │ │ │ │ + rsbeq r8, r0, ip, lsl r2 │ │ │ │ + rsbeq r8, r0, r2, lsl r2 │ │ │ │ + strdeq r8, [r0], #-20 @ 0xffffffec @ │ │ │ │ + strdeq r8, [r0], #-18 @ 0xffffffee @ │ │ │ │ + strdeq r8, [r0], #-16 @ │ │ │ │ + ldrsbeq r1, [lr], #-194 @ 0xffffff3e │ │ │ │ + ldrdeq r8, [r0], #-24 @ 0xffffffe8 @ │ │ │ │ + ldrdeq r8, [r0], #-18 @ 0xffffffee @ │ │ │ │ + @ instruction: 0x005e8792 │ │ │ │ + rsbeq r8, r0, r8, ror #2 │ │ │ │ + rsbeq r3, r1, r2, lsr r5 │ │ │ │ + rsbeq r8, r0, r6, asr #32 │ │ │ │ + rsbeq r8, r0, r2, lsr r0 │ │ │ │ rsbeq r8, r0, sl, lsr #32 │ │ │ │ - rsbeq r8, r0, r2, lsr #32 │ │ │ │ - rsbeq r8, r0, r2, lsl r0 │ │ │ │ - rsbeq r8, r0, r6 │ │ │ │ - rsbeq r7, r0, ip, asr pc │ │ │ │ - subseq sl, lr, r0, lsr #13 │ │ │ │ - rsbeq r7, r0, r4, asr #30 │ │ │ │ - subseq sl, lr, r8, lsl #13 │ │ │ │ + rsbeq r8, r0, sl, lsl r0 │ │ │ │ + rsbeq r8, r0, lr │ │ │ │ + rsbeq r7, r0, r4, ror #30 │ │ │ │ + subseq sl, lr, r8, lsr #13 │ │ │ │ + rsbeq r7, r0, ip, asr #30 │ │ │ │ + @ instruction: 0x005ea690 │ │ │ │ mlseq sl, r6, r2, r3 │ │ │ │ blhi ff6b6ef8 │ │ │ │ blge 23737c │ │ │ │ blls 237360 │ │ │ │ bleq 1437348 │ │ │ │ @ instruction: 0x46204ad0 │ │ │ │ ldrbtmi r9, [sl], #-2316 @ 0xfffff6f4 │ │ │ │ @@ -500239,52 +500239,52 @@ │ │ │ │ ldrbtmi r4, [r8], #-1597 @ 0xfffff9c3 │ │ │ │ @ instruction: 0xf61c300c │ │ │ │ stmdami sl!, {r0, r1, r2, r3, r5, r6, fp, ip, sp, lr, pc} │ │ │ │ ldrbtmi r4, [r8], #-1593 @ 0xfffff9c7 │ │ │ │ @ instruction: 0xf92af61c │ │ │ │ svclt 0x0000e5cd │ │ │ │ ... │ │ │ │ - rsbeq r7, r0, r6, lsl #29 │ │ │ │ - rsbeq r7, r0, r4, lsl #29 │ │ │ │ - rsbeq r7, r0, r2, lsl #29 │ │ │ │ - subseq r1, lr, r4, ror #18 │ │ │ │ - rsbeq r7, r0, r8, lsr #29 │ │ │ │ - mlseq r0, lr, lr, r7 │ │ │ │ - rsbeq r7, r0, r4, lsl #27 │ │ │ │ - subseq sl, lr, r8, asr #9 │ │ │ │ - mlseq r0, r8, ip, r7 │ │ │ │ - ldrsbeq sl, [lr], #-60 @ 0xffffffc4 │ │ │ │ - rsbeq r7, r0, r0, lsl #25 │ │ │ │ - subseq sl, lr, r4, asr #7 │ │ │ │ - rsbeq r7, r0, r2, ror #24 │ │ │ │ - subseq sl, lr, r6, lsr #7 │ │ │ │ - rsbeq r7, r0, r4, asr #24 │ │ │ │ - subseq sl, lr, r8, lsl #7 │ │ │ │ - rsbeq r7, r0, r6, lsr #24 │ │ │ │ - subseq sl, lr, sl, ror #6 │ │ │ │ - rsbeq r7, r0, r8, lsl #24 │ │ │ │ - subseq sl, lr, ip, asr #6 │ │ │ │ - rsbeq r7, r0, sl, ror #23 │ │ │ │ - subseq sl, lr, lr, lsr #6 │ │ │ │ - rsbeq r7, r0, ip, asr #23 │ │ │ │ - subseq sl, lr, r0, lsl r3 │ │ │ │ - rsbeq r7, r0, lr, lsr #23 │ │ │ │ - ldrsheq sl, [lr], #-34 @ 0xffffffde │ │ │ │ - mlseq r0, r0, fp, r7 │ │ │ │ - ldrsbeq sl, [lr], #-36 @ 0xffffffdc │ │ │ │ - rsbeq r7, r0, r2, ror fp │ │ │ │ - ldrheq sl, [lr], #-38 @ 0xffffffda │ │ │ │ - rsbeq r7, r0, r4, asr fp │ │ │ │ - @ instruction: 0x005ea298 │ │ │ │ - rsbeq r7, r0, r6, lsr fp │ │ │ │ - subseq sl, lr, sl, ror r2 │ │ │ │ - rsbeq r7, r0, r8, lsl fp │ │ │ │ - subseq sl, lr, ip, asr r2 │ │ │ │ - strdeq r7, [r0], #-170 @ 0xffffff56 @ │ │ │ │ - subseq sl, lr, lr, lsr r2 │ │ │ │ + rsbeq r7, r0, lr, lsl #29 │ │ │ │ + rsbeq r7, r0, ip, lsl #29 │ │ │ │ + rsbeq r7, r0, sl, lsl #29 │ │ │ │ + subseq r1, lr, ip, ror #18 │ │ │ │ + strhteq r7, [r0], #-224 @ 0xffffff20 │ │ │ │ + rsbeq r7, r0, r6, lsr #29 │ │ │ │ + rsbeq r7, r0, ip, lsl #27 │ │ │ │ + ldrsbeq sl, [lr], #-64 @ 0xffffffc0 │ │ │ │ + rsbeq r7, r0, r0, lsr #25 │ │ │ │ + subseq sl, lr, r4, ror #7 │ │ │ │ + rsbeq r7, r0, r8, lsl #25 │ │ │ │ + subseq sl, lr, ip, asr #7 │ │ │ │ + rsbeq r7, r0, sl, ror #24 │ │ │ │ + subseq sl, lr, lr, lsr #7 │ │ │ │ + rsbeq r7, r0, ip, asr #24 │ │ │ │ + @ instruction: 0x005ea390 │ │ │ │ + rsbeq r7, r0, lr, lsr #24 │ │ │ │ + subseq sl, lr, r2, ror r3 │ │ │ │ + rsbeq r7, r0, r0, lsl ip │ │ │ │ + subseq sl, lr, r4, asr r3 │ │ │ │ + strdeq r7, [r0], #-178 @ 0xffffff4e @ │ │ │ │ + subseq sl, lr, r6, lsr r3 │ │ │ │ + ldrdeq r7, [r0], #-180 @ 0xffffff4c @ │ │ │ │ + subseq sl, lr, r8, lsl r3 │ │ │ │ + strhteq r7, [r0], #-182 @ 0xffffff4a │ │ │ │ + ldrsheq sl, [lr], #-42 @ 0xffffffd6 │ │ │ │ + mlseq r0, r8, fp, r7 │ │ │ │ + ldrsbeq sl, [lr], #-44 @ 0xffffffd4 │ │ │ │ + rsbeq r7, r0, sl, ror fp │ │ │ │ + ldrheq sl, [lr], #-46 @ 0xffffffd2 │ │ │ │ + rsbeq r7, r0, ip, asr fp │ │ │ │ + subseq sl, lr, r0, lsr #5 │ │ │ │ + rsbeq r7, r0, lr, lsr fp │ │ │ │ + subseq sl, lr, r2, lsl #5 │ │ │ │ + rsbeq r7, r0, r0, lsr #22 │ │ │ │ + subseq sl, lr, r4, ror #4 │ │ │ │ + rsbeq r7, r0, r2, lsl #22 │ │ │ │ + subseq sl, lr, r6, asr #4 │ │ │ │ stmdami r9!, {r0, r1, r7, r9, sl, lr}^ │ │ │ │ mvnsmi pc, r0, asr #4 │ │ │ │ ldrbtmi r4, [r8], #-1629 @ 0xfffff9a3 │ │ │ │ @ instruction: 0xf61c300c │ │ │ │ stmdami r6!, {r0, r1, r2, r3, fp, ip, sp, lr, pc}^ │ │ │ │ ldrbtmi r4, [r8], #-1625 @ 0xfffff9a7 │ │ │ │ @ instruction: 0xf8caf61c │ │ │ │ @@ -500383,42 +500383,42 @@ │ │ │ │ @ instruction: 0x465d511e │ │ │ │ andcc r4, ip, r8, ror r4 │ │ │ │ @ instruction: 0xff4cf61b │ │ │ │ @ instruction: 0x4659481e │ │ │ │ @ instruction: 0xf61c4478 │ │ │ │ str pc, [ip], -r7, lsl #16 │ │ │ │ ldc 6, cr15, [r2], {21} │ │ │ │ - rsbeq r7, r0, sl, lsr sl │ │ │ │ - subseq sl, lr, lr, ror r1 │ │ │ │ - rsbeq r7, r0, ip, lsl sl │ │ │ │ - subseq sl, lr, r0, ror #2 │ │ │ │ - strdeq r7, [r0], #-158 @ 0xffffff62 @ │ │ │ │ - subseq sl, lr, r2, asr #2 │ │ │ │ - rsbeq r7, r0, r0, ror #19 │ │ │ │ - subseq sl, lr, r4, lsr #2 │ │ │ │ - rsbeq r7, r0, r2, asr #19 │ │ │ │ - subseq sl, lr, r6, lsl #2 │ │ │ │ - rsbeq r7, r0, r4, lsr #19 │ │ │ │ - subseq sl, lr, r8, ror #1 │ │ │ │ - rsbeq r7, r0, r6, lsl #19 │ │ │ │ - subseq sl, lr, sl, asr #1 │ │ │ │ - rsbeq r7, r0, r8, ror #18 │ │ │ │ - subseq sl, lr, ip, lsr #1 │ │ │ │ - rsbeq r7, r0, sl, asr #18 │ │ │ │ - subseq sl, lr, lr, lsl #1 │ │ │ │ - rsbeq r7, r0, ip, lsr #18 │ │ │ │ - subseq sl, lr, r0, ror r0 │ │ │ │ - rsbeq r7, r0, lr, lsl #18 │ │ │ │ - subseq sl, lr, r2, asr r0 │ │ │ │ - strdeq r7, [r0], #-128 @ 0xffffff80 @ │ │ │ │ - subseq sl, lr, r4, lsr r0 │ │ │ │ - ldrdeq r7, [r0], #-130 @ 0xffffff7e @ │ │ │ │ - subseq sl, lr, r6, lsl r0 │ │ │ │ - strhteq r7, [r0], #-132 @ 0xffffff7c │ │ │ │ - ldrsheq r9, [lr], #-248 @ 0xffffff08 │ │ │ │ + rsbeq r7, r0, r2, asr #20 │ │ │ │ + subseq sl, lr, r6, lsl #3 │ │ │ │ + rsbeq r7, r0, r4, lsr #20 │ │ │ │ + subseq sl, lr, r8, ror #2 │ │ │ │ + rsbeq r7, r0, r6, lsl #20 │ │ │ │ + subseq sl, lr, sl, asr #2 │ │ │ │ + rsbeq r7, r0, r8, ror #19 │ │ │ │ + subseq sl, lr, ip, lsr #2 │ │ │ │ + rsbeq r7, r0, sl, asr #19 │ │ │ │ + subseq sl, lr, lr, lsl #2 │ │ │ │ + rsbeq r7, r0, ip, lsr #19 │ │ │ │ + ldrsheq sl, [lr], #-0 │ │ │ │ + rsbeq r7, r0, lr, lsl #19 │ │ │ │ + ldrsbeq sl, [lr], #-2 │ │ │ │ + rsbeq r7, r0, r0, ror r9 │ │ │ │ + ldrheq sl, [lr], #-4 │ │ │ │ + rsbeq r7, r0, r2, asr r9 │ │ │ │ + @ instruction: 0x005ea096 │ │ │ │ + rsbeq r7, r0, r4, lsr r9 │ │ │ │ + subseq sl, lr, r8, ror r0 │ │ │ │ + rsbeq r7, r0, r6, lsl r9 │ │ │ │ + subseq sl, lr, sl, asr r0 │ │ │ │ + strdeq r7, [r0], #-136 @ 0xffffff78 @ │ │ │ │ + subseq sl, lr, ip, lsr r0 │ │ │ │ + ldrdeq r7, [r0], #-138 @ 0xffffff76 @ │ │ │ │ + subseq sl, lr, lr, lsl r0 │ │ │ │ + strhteq r7, [r0], #-140 @ 0xffffff74 │ │ │ │ + subseq sl, lr, r0 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ blhi 43733c │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x0048f8cc │ │ │ │ bmi d6e8 │ │ │ │ @ instruction: 0xb09d4bf8 │ │ │ │ @@ -500666,61 +500666,61 @@ │ │ │ │ cdp 3, 11, cr0, cr0, cr3, {6} │ │ │ │ vldr d7, [r3, #288] @ 0x120 │ │ │ │ strbt fp, [r9], r0, lsl #22 │ │ │ │ andhi pc, r0, pc, lsr #7 │ │ │ │ ... │ │ │ │ rsbeq r2, sl, r8, ror fp │ │ │ │ @ instruction: 0x000011b8 │ │ │ │ - strdeq r7, [r0], #-116 @ 0xffffff8c @ │ │ │ │ - rsbeq r0, r5, ip, lsr #1 │ │ │ │ - rsbeq r2, r0, ip, lsr #15 │ │ │ │ - rsbeq r2, r0, lr, lsr #15 │ │ │ │ - strhteq r2, [r0], #-112 @ 0xffffff90 │ │ │ │ - rsbeq r2, r0, lr, lsr #15 │ │ │ │ - rsbeq r2, r0, ip, lsr #15 │ │ │ │ - rsbeq r2, r0, lr, lsr #15 │ │ │ │ - strhteq r2, [r0], #-112 @ 0xffffff90 │ │ │ │ - rsbeq fp, r3, lr, lsl #22 │ │ │ │ - rsbeq r2, r0, r8, lsr #15 │ │ │ │ - rsbeq r2, r0, lr, lsr #15 │ │ │ │ - rsbeq r2, r0, ip, lsr #15 │ │ │ │ - strhteq r2, [r0], #-114 @ 0xffffff8e │ │ │ │ + strdeq r7, [r0], #-124 @ 0xffffff84 @ │ │ │ │ + strhteq r0, [r5], #-4 │ │ │ │ + strhteq r2, [r0], #-116 @ 0xffffff8c │ │ │ │ + strhteq r2, [r0], #-118 @ 0xffffff8a │ │ │ │ + strhteq r2, [r0], #-120 @ 0xffffff88 │ │ │ │ + strhteq r2, [r0], #-118 @ 0xffffff8a │ │ │ │ strhteq r2, [r0], #-116 @ 0xffffff8c │ │ │ │ strhteq r2, [r0], #-118 @ 0xffffff8a │ │ │ │ strhteq r2, [r0], #-120 @ 0xffffff88 │ │ │ │ + rsbeq fp, r3, r6, lsl fp │ │ │ │ + strhteq r2, [r0], #-112 @ 0xffffff90 │ │ │ │ + strhteq r2, [r0], #-118 @ 0xffffff8a │ │ │ │ + strhteq r2, [r0], #-116 @ 0xffffff8c │ │ │ │ strhteq r2, [r0], #-122 @ 0xffffff86 │ │ │ │ + strhteq r2, [r0], #-124 @ 0xffffff84 │ │ │ │ + strhteq r2, [r0], #-126 @ 0xffffff82 │ │ │ │ rsbeq r2, r0, r0, asr #15 │ │ │ │ - rsbeq r2, r0, r6, asr #15 │ │ │ │ - rsbeq r2, r0, r4, asr #13 │ │ │ │ - rsbeq r7, r0, r0, ror r8 │ │ │ │ - mlseq r0, sl, r7, r2 │ │ │ │ - subseq sp, lr, r6, ror #21 │ │ │ │ - rsbeq r2, r0, r4, lsl #15 │ │ │ │ - subseq sp, lr, r2, lsl #21 │ │ │ │ - rsbeq r2, r0, r6, asr #13 │ │ │ │ - rsbeq r2, r0, r0, asr #13 │ │ │ │ - rsbeq r2, r0, ip, lsl #13 │ │ │ │ - strhteq r0, [r2], #-134 @ 0xffffff7a │ │ │ │ - rsbeq r7, r0, r4, lsl #15 │ │ │ │ - mlseq r0, r2, r7, r7 │ │ │ │ - rsbeq r2, r0, r8, lsr #11 │ │ │ │ - rsbeq r2, r0, sl, lsr #11 │ │ │ │ - rsbeq r2, r0, ip, lsr #11 │ │ │ │ - strhteq r2, [r0], #-82 @ 0xffffffae │ │ │ │ + rsbeq r2, r0, r2, asr #15 │ │ │ │ + rsbeq r2, r0, r8, asr #15 │ │ │ │ + rsbeq r2, r0, lr, asr #15 │ │ │ │ + rsbeq r2, r0, ip, asr #13 │ │ │ │ + rsbeq r7, r0, r8, ror r8 │ │ │ │ + rsbeq r2, r0, r2, lsr #15 │ │ │ │ + subseq sp, lr, lr, ror #21 │ │ │ │ + rsbeq r2, r0, ip, lsl #15 │ │ │ │ + subseq sp, lr, sl, lsl #21 │ │ │ │ + rsbeq r2, r0, lr, asr #13 │ │ │ │ + rsbeq r2, r0, r8, asr #13 │ │ │ │ + mlseq r0, r4, r6, r2 │ │ │ │ + strhteq r0, [r2], #-142 @ 0xffffff72 │ │ │ │ + rsbeq r7, r0, ip, lsl #15 │ │ │ │ + mlseq r0, sl, r7, r7 │ │ │ │ strhteq r2, [r0], #-80 @ 0xffffffb0 │ │ │ │ - strhteq r2, [r0], #-86 @ 0xffffffaa │ │ │ │ + strhteq r2, [r0], #-82 @ 0xffffffae │ │ │ │ strhteq r2, [r0], #-84 @ 0xffffffac │ │ │ │ + strhteq r2, [r0], #-90 @ 0xffffffa6 │ │ │ │ + strhteq r2, [r0], #-88 @ 0xffffffa8 │ │ │ │ strhteq r2, [r0], #-94 @ 0xffffffa2 │ │ │ │ - rsbeq r2, r0, r0, asr #11 │ │ │ │ - rsbeq r2, r0, r2, asr #9 │ │ │ │ - rsbeq r7, r0, ip, ror #13 │ │ │ │ - rsbeq r2, r0, r8, lsr #11 │ │ │ │ - ldrsheq sp, [lr], #-140 @ 0xffffff74 │ │ │ │ - rsbeq r2, r0, ip, lsl #11 │ │ │ │ - subseq sp, lr, r4, lsl #17 │ │ │ │ + strhteq r2, [r0], #-92 @ 0xffffffa4 │ │ │ │ + rsbeq r2, r0, r6, asr #11 │ │ │ │ + rsbeq r2, r0, r8, asr #11 │ │ │ │ + rsbeq r2, r0, sl, asr #9 │ │ │ │ + strdeq r7, [r0], #-100 @ 0xffffff9c @ │ │ │ │ + strhteq r2, [r0], #-80 @ 0xffffffb0 │ │ │ │ + subseq sp, lr, r4, lsl #18 │ │ │ │ + mlseq r0, r4, r5, r2 │ │ │ │ + subseq sp, lr, ip, lsl #17 │ │ │ │ @ instruction: 0x109cf8d8 │ │ │ │ blls 237e1c │ │ │ │ blhi 16b79c0 │ │ │ │ bllt 237e44 │ │ │ │ @ instruction: 0xf61d4451 │ │ │ │ mrc 11, 5, APSR_nzcv, cr0, cr11, {2} │ │ │ │ ldrbt r7, [r3], -r0, asr #22 │ │ │ │ @@ -500799,18 +500799,18 @@ │ │ │ │ blhi 237f54 │ │ │ │ blvc 1237f3c │ │ │ │ bllt 237f7c │ │ │ │ @ instruction: 0xf615e77e │ │ │ │ svclt 0x0000e956 │ │ │ │ andhi pc, r0, pc, lsr #7 │ │ │ │ ... │ │ │ │ - rsbeq r2, r0, r2, lsl #7 │ │ │ │ - rsbeq r2, r0, ip, asr #6 │ │ │ │ - subseq sp, lr, ip, asr r6 │ │ │ │ - mlseq r2, r4, r5, r0 │ │ │ │ + rsbeq r2, r0, sl, lsl #7 │ │ │ │ + rsbeq r2, r0, r4, asr r3 │ │ │ │ + subseq sp, lr, r4, ror #12 │ │ │ │ + mlseq r2, ip, r5, r0 │ │ │ │ rsbeq r2, sl, ip, lsl #12 │ │ │ │ @ instruction: 0x000011b8 │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r8 │ │ │ │ bl fed536b4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strmi r0, [r7], -r8, ror #31 │ │ │ │ vmax.s32 d4, d6, d8 │ │ │ │ @@ -500848,18 +500848,18 @@ │ │ │ │ tstpne r8, r1, asr #4 @ p-variant is OBSOLETE │ │ │ │ andcc r4, ip, r8, ror r4 │ │ │ │ blx febb9db6 │ │ │ │ strtmi r4, [r9], -r6, lsl #16 │ │ │ │ @ instruction: 0xf61b4478 │ │ │ │ strtmi pc, [r8], -r1, ror #24 │ │ │ │ svclt 0x0000bdf8 │ │ │ │ - rsbeq r7, r0, sl, lsr #3 │ │ │ │ - ldrsheq r9, [lr], #-132 @ 0xffffff7c │ │ │ │ - rsbeq r7, r0, r8, ror #2 │ │ │ │ - subseq r9, lr, ip, lsr #17 │ │ │ │ + strhteq r7, [r0], #-18 @ 0xffffffee │ │ │ │ + ldrsheq r9, [lr], #-140 @ 0xffffff74 │ │ │ │ + rsbeq r7, r0, r0, ror r1 │ │ │ │ + ldrheq r9, [lr], #-132 @ 0xffffff7c │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl fed53770 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strmi r0, [ip], -r0, ror #31 │ │ │ │ @ instruction: 0xf8d1469c │ │ │ │ addlt r3, r5, r4, lsl r1 │ │ │ │ mlane r0, r1, r8, pc @ │ │ │ │ @@ -500929,24 +500929,24 @@ │ │ │ │ blx 439ef2 │ │ │ │ strtmi r4, [r1], -lr, lsl #16 │ │ │ │ @ instruction: 0xf61b4478 │ │ │ │ ldr pc, [r9, r3, asr #23] │ │ │ │ andhi pc, r0, pc, lsr #7 │ │ │ │ stclgt 12, cr12, [ip], {205} @ 0xcd │ │ │ │ svccc 0x00eccccc │ │ │ │ - strdeq r7, [r0], #-12 @ │ │ │ │ - mlseq r0, r6, r1, r2 │ │ │ │ - rsbeq r7, r0, r4, asr #1 │ │ │ │ - subseq r9, lr, r8, lsl #16 │ │ │ │ - mlseq r0, sl, r0, r7 │ │ │ │ - ldrsbeq r9, [lr], #-126 @ 0xffffff82 │ │ │ │ - rsbeq r7, r0, lr, asr r0 │ │ │ │ - subseq r9, lr, r2, lsr #15 │ │ │ │ - rsbeq r7, r0, ip, lsr #32 │ │ │ │ - subseq r9, lr, r0, ror r7 │ │ │ │ + rsbeq r7, r0, r4, lsl #2 │ │ │ │ + mlseq r0, lr, r1, r2 │ │ │ │ + rsbeq r7, r0, ip, asr #1 │ │ │ │ + subseq r9, lr, r0, lsl r8 │ │ │ │ + rsbeq r7, r0, r2, lsr #1 │ │ │ │ + subseq r9, lr, r6, ror #15 │ │ │ │ + rsbeq r7, r0, r6, rrx │ │ │ │ + subseq r9, lr, sl, lsr #15 │ │ │ │ + rsbeq r7, r0, r4, lsr r0 │ │ │ │ + subseq r9, lr, r8, ror r7 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00c0f8cc │ │ │ │ ldrdlt r4, [r7], r8 │ │ │ │ @ instruction: 0x46074bd8 │ │ │ │ @ instruction: 0x4608447a │ │ │ │ @@ -501162,73 +501162,73 @@ │ │ │ │ @ instruction: 0xf04f4816 │ │ │ │ ldrbtmi r3, [r8], #-511 @ 0xfffffe01 │ │ │ │ @ instruction: 0xf9f2f61b │ │ │ │ @ instruction: 0xf614e7ef │ │ │ │ svclt 0x0000ee7e │ │ │ │ rsbeq r2, sl, r4, lsr r3 │ │ │ │ @ instruction: 0x000011b8 │ │ │ │ - rsbeq r7, r0, r2, lsl #3 │ │ │ │ - rsbeq r6, r0, sl, ror lr │ │ │ │ - ldrheq r9, [lr], #-94 @ 0xffffffa2 │ │ │ │ + rsbeq r7, r0, sl, lsl #3 │ │ │ │ + rsbeq r6, r0, r2, lsl #29 │ │ │ │ + subseq r9, lr, r6, asr #11 │ │ │ │ rsbeq r2, sl, ip, asr #3 │ │ │ │ - ldrdeq r6, [r0], #-252 @ 0xffffff04 @ │ │ │ │ - rsbeq r6, r0, r2, ror pc │ │ │ │ - rsbeq r6, r0, lr, lsl sp │ │ │ │ - subseq r9, lr, r2, ror #8 │ │ │ │ - rsbeq r6, r0, r0, ror #29 │ │ │ │ - ldrdeq r6, [r0], #-204 @ 0xffffff34 @ │ │ │ │ - subseq r9, lr, r0, lsr #8 │ │ │ │ - rsbeq r6, r0, r2, asr #25 │ │ │ │ - subseq r9, lr, r6, lsl #8 │ │ │ │ - rsbeq r6, r0, sl, lsr #25 │ │ │ │ - subseq r9, lr, ip, ror #7 │ │ │ │ - rsbeq r6, r0, ip, lsl #25 │ │ │ │ - subseq r9, lr, lr, asr #7 │ │ │ │ + rsbeq r6, r0, r4, ror #31 │ │ │ │ + rsbeq r6, r0, sl, ror pc │ │ │ │ + rsbeq r6, r0, r6, lsr #26 │ │ │ │ + subseq r9, lr, sl, ror #8 │ │ │ │ + rsbeq r6, r0, r8, ror #29 │ │ │ │ + rsbeq r6, r0, r4, ror #25 │ │ │ │ + subseq r9, lr, r8, lsr #8 │ │ │ │ + rsbeq r6, r0, sl, asr #25 │ │ │ │ + subseq r9, lr, lr, lsl #8 │ │ │ │ + strhteq r6, [r0], #-194 @ 0xffffff3e │ │ │ │ + ldrsheq r9, [lr], #-52 @ 0xffffffcc │ │ │ │ + mlseq r0, r4, ip, r6 │ │ │ │ + ldrsbeq r9, [lr], #-54 @ 0xffffffca │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ bl fed53c8c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r5, r8, ror #31 │ │ │ │ vrhadd.u32 d9, d8, d3 │ │ │ │ stmdbls r3, {r0, r1, r3, r7, sl, fp, ip, sp, lr, pc} │ │ │ │ stcvc 6, cr15, [r6], #256 @ 0x100 │ │ │ │ andcs r4, r8, #5120 @ 0x1400 │ │ │ │ @ instruction: 0xf8cd31d4 │ │ │ │ ldrbtmi ip, [fp], #-0 │ │ │ │ blx fe83a310 │ │ │ │ andlt r2, r5, r1 │ │ │ │ svclt 0x0000bd00 │ │ │ │ - rsbeq r6, r0, sl, ror #27 │ │ │ │ + strdeq r6, [r0], #-210 @ 0xffffff2e @ │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ bl fed53cc4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r5, r8, ror #31 │ │ │ │ vrhadd.u32 d9, d8, d3 │ │ │ │ stmdbls r3, {r0, r1, r2, r3, r5, r6, sl, fp, ip, sp, lr, pc} │ │ │ │ ldcvc 6, cr15, [fp], {64} @ 0x40 │ │ │ │ andcs r4, r4, #5120 @ 0x1400 │ │ │ │ @ instruction: 0xf8cd31d4 │ │ │ │ ldrbtmi ip, [fp], #-0 │ │ │ │ blx 213a348 │ │ │ │ andlt r2, r5, r1 │ │ │ │ svclt 0x0000bd00 │ │ │ │ - strhteq r6, [r0], #-210 @ 0xffffff2e │ │ │ │ + strhteq r6, [r0], #-218 @ 0xffffff26 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ bl fed53cfc │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r5, r8, ror #31 │ │ │ │ vrhadd.u32 d9, d8, d3 │ │ │ │ stmdbls r3, {r0, r1, r4, r6, sl, fp, ip, sp, lr, pc} │ │ │ │ mrrcpl 6, 4, pc, r2, cr0 @ │ │ │ │ andcs r4, ip, #5120 @ 0x1400 │ │ │ │ @ instruction: 0xf8cd31d4 │ │ │ │ ldrbtmi ip, [fp], #-0 │ │ │ │ blx 1a3a380 │ │ │ │ andlt r2, r5, r1 │ │ │ │ svclt 0x0000bd00 │ │ │ │ - rsbeq r6, r0, sl, ror sp │ │ │ │ + rsbeq r6, r0, r2, lsl #27 │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl fed53d34 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ stmdavs sp, {r3, r4, r6, r7, r8, r9, sl, fp} │ │ │ │ addlt r4, r5, lr, lsl #12 │ │ │ │ stmdavs r9!, {r0, r1, r2, r9, sl, lr}^ │ │ │ │ vrhadd.u16 d19, d2, d24 │ │ │ │ @@ -501269,19 +501269,19 @@ │ │ │ │ blx ffdb9876 │ │ │ │ ldrtmi r9, [r1], -r3, lsl #22 │ │ │ │ addscc pc, r2, #64, 4 │ │ │ │ eorcs r9, r8, #0, 4 │ │ │ │ @ instruction: 0xf9fef618 │ │ │ │ andlt r4, r5, r0, lsr #12 │ │ │ │ svclt 0x0000bdf0 │ │ │ │ - rsbeq r6, r0, r2, asr fp │ │ │ │ - @ instruction: 0x005e9296 │ │ │ │ - rsbeq r6, r0, r4, lsr #22 │ │ │ │ - subseq r9, lr, r8, ror #4 │ │ │ │ - rsbeq r6, r0, r8, ror #25 │ │ │ │ + rsbeq r6, r0, sl, asr fp │ │ │ │ + @ instruction: 0x005e929e │ │ │ │ + rsbeq r6, r0, ip, lsr #22 │ │ │ │ + subseq r9, lr, r0, ror r2 │ │ │ │ + strdeq r6, [r0], #-192 @ 0xffffff40 @ │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00c0f8cc │ │ │ │ addlt r4, r7, fp, lsl #21 │ │ │ │ strmi r4, [r6], -fp, lsl #23 │ │ │ │ @ instruction: 0x4608447a │ │ │ │ @@ -501420,31 +501420,31 @@ │ │ │ │ ldrtne pc, [sp], #-577 @ 0xfffffdbf @ │ │ │ │ addseq r9, r2, r0, lsl #8 │ │ │ │ @ instruction: 0xf8d4f618 │ │ │ │ ldr r9, [sp, -r4, lsl #16]! │ │ │ │ ldcl 6, cr15, [r8], #-80 @ 0xffffffb0 │ │ │ │ strdeq r1, [sl], #-216 @ 0xffffff28 @ │ │ │ │ @ instruction: 0x000011b8 │ │ │ │ - rsbeq r6, r0, ip, lsr #20 │ │ │ │ - subseq r9, lr, r0, ror r1 │ │ │ │ - strdeq r6, [r0], #-186 @ 0xffffff46 @ │ │ │ │ - rsbeq r6, r0, ip, asr #23 │ │ │ │ - rsbeq r6, r0, sl, asr #23 │ │ │ │ - mlseq r0, sl, r9, r6 │ │ │ │ - ldrsbeq r9, [lr], #-14 │ │ │ │ - rsbeq r6, r0, r2, lsl #19 │ │ │ │ - subseq r9, lr, r6, asr #1 │ │ │ │ + rsbeq r6, r0, r4, lsr sl │ │ │ │ + subseq r9, lr, r8, ror r1 │ │ │ │ + rsbeq r6, r0, r2, lsl #24 │ │ │ │ + ldrdeq r6, [r0], #-180 @ 0xffffff4c @ │ │ │ │ + ldrdeq r6, [r0], #-178 @ 0xffffff4e @ │ │ │ │ + rsbeq r6, r0, r2, lsr #19 │ │ │ │ + subseq r9, lr, r6, ror #1 │ │ │ │ + rsbeq r6, r0, sl, lsl #19 │ │ │ │ + subseq r9, lr, lr, asr #1 │ │ │ │ ldrdeq r1, [sl], #-196 @ 0xffffff3c @ │ │ │ │ - rsbeq r6, r0, lr, lsr r9 │ │ │ │ - subseq r9, lr, r2, lsl #1 │ │ │ │ - rsbeq r6, r0, r2, ror #21 │ │ │ │ - rsbeq r6, r0, r0, asr #17 │ │ │ │ - subseq r9, lr, r4 │ │ │ │ - rsbeq r6, r0, r6, lsr #17 │ │ │ │ - subseq r8, lr, sl, ror #31 │ │ │ │ + rsbeq r6, r0, r6, asr #18 │ │ │ │ + subseq r9, lr, sl, lsl #1 │ │ │ │ + rsbeq r6, r0, sl, ror #21 │ │ │ │ + rsbeq r6, r0, r8, asr #17 │ │ │ │ + subseq r9, lr, ip │ │ │ │ + rsbeq r6, r0, lr, lsr #17 │ │ │ │ + ldrsheq r8, [lr], #-242 @ 0xffffff0e │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl fed54094 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r3, r8, ror #31 │ │ │ │ ldrmi r4, [r4], -r5, lsl #12 │ │ │ │ vcgt.u d9, d9, d1 │ │ │ │ blls 27ca74 │ │ │ │ @@ -501561,22 +501561,22 @@ │ │ │ │ eorsvs r3, fp, #67108864 @ 0x4000000 │ │ │ │ andeq pc, r0, #-2147483632 @ 0x80000010 │ │ │ │ @ instruction: 0xe7ba627a │ │ │ │ bl 1a3a8c0 │ │ │ │ rsbeq r1, sl, sl, lsr #22 │ │ │ │ @ instruction: 0x000011b8 │ │ │ │ strdeq r1, [sl], #-170 @ 0xffffff56 @ │ │ │ │ - rsbeq r6, r0, r0, lsr r7 │ │ │ │ - subseq r8, lr, r4, ror lr │ │ │ │ - strhteq r6, [r0], #-100 @ 0xffffff9c │ │ │ │ - ldrsheq r8, [lr], #-216 @ 0xffffff28 │ │ │ │ - mlseq r0, r8, r6, r6 │ │ │ │ - ldrsbeq r8, [lr], #-220 @ 0xffffff24 │ │ │ │ - rsbeq r6, r0, sl, ror r6 │ │ │ │ - ldrheq r8, [lr], #-222 @ 0xffffff22 │ │ │ │ + rsbeq r6, r0, r8, lsr r7 │ │ │ │ + subseq r8, lr, ip, ror lr │ │ │ │ + strhteq r6, [r0], #-108 @ 0xffffff94 │ │ │ │ + subseq r8, lr, r0, lsl #28 │ │ │ │ + rsbeq r6, r0, r0, lsr #13 │ │ │ │ + subseq r8, lr, r4, ror #27 │ │ │ │ + rsbeq r6, r0, r2, lsl #13 │ │ │ │ + subseq r8, lr, r6, asr #27 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ bl fed542a4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strdlt r0, [r3], r0 @ │ │ │ │ vrhadd.u d9, d1, d1 │ │ │ │ stmdbls r1, {r0, r2, r4, r5, r6, r9, fp, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf380fab0 │ │ │ │ @@ -501614,16 +501614,16 @@ │ │ │ │ ldrbtmi r4, [r8], #-2054 @ 0xfffff7fa │ │ │ │ @ instruction: 0xf61a300c │ │ │ │ stmdami r5, {r0, r1, r3, r5, r7, r8, sl, fp, ip, sp, lr, pc} │ │ │ │ ldrbtmi r9, [r8], #-2305 @ 0xfffff6ff │ │ │ │ mcr2 6, 3, pc, cr6, cr10, {0} @ │ │ │ │ ldrmi r9, [r8], -r1, lsl #22 │ │ │ │ stclt 0, cr11, [r0, #-12] │ │ │ │ - rsbeq r6, r0, r2, ror r5 │ │ │ │ - ldrheq r8, [lr], #-198 @ 0xffffff3a │ │ │ │ + rsbeq r6, r0, sl, ror r5 │ │ │ │ + ldrheq r8, [lr], #-206 @ 0xffffff32 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ blhi 438618 │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x0090f8cc │ │ │ │ bmi 196939c │ │ │ │ @ instruction: 0x460f461d │ │ │ │ @@ -501718,20 +501718,20 @@ │ │ │ │ ldrbtmi r4, [r8], #-1617 @ 0xfffff9af │ │ │ │ ldc2 6, cr15, [ip, #104] @ 0x68 │ │ │ │ @ instruction: 0xf614e7c6 │ │ │ │ svclt 0x0000ea28 │ │ │ │ mlseq sl, ip, r8, r1 │ │ │ │ @ instruction: 0x000011b8 │ │ │ │ rsbeq r1, sl, r0, lsr #15 │ │ │ │ - rsbeq r6, r0, r6, lsl r4 │ │ │ │ - subseq r8, lr, sl, asr fp │ │ │ │ - strdeq r6, [r0], #-58 @ 0xffffffc6 @ │ │ │ │ - subseq r8, lr, lr, lsr fp │ │ │ │ - ldrdeq r6, [r0], #-62 @ 0xffffffc2 @ │ │ │ │ - subseq r8, lr, r2, lsr #22 │ │ │ │ + rsbeq r6, r0, lr, lsl r4 │ │ │ │ + subseq r8, lr, r2, ror #22 │ │ │ │ + rsbeq r6, r0, r2, lsl #8 │ │ │ │ + subseq r8, lr, r6, asr #22 │ │ │ │ + rsbeq r6, r0, r6, ror #7 │ │ │ │ + subseq r8, lr, sl, lsr #22 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ blhi 3387c8 >::_M_default_append(unsigned int)@@Base+0xb5c04> │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00a8f8cc │ │ │ │ bmi 1e4ed68 │ │ │ │ blmi 1e4eb94 │ │ │ │ @@ -501846,25 +501846,25 @@ │ │ │ │ mvnscc pc, pc, asr #32 │ │ │ │ @ instruction: 0xf61a4478 │ │ │ │ @ instruction: 0xe737fc9b │ │ │ │ stmdb r6!, {r2, r4, r9, sl, ip, sp, lr, pc} │ │ │ │ rsbeq r1, sl, ip, ror #13 │ │ │ │ @ instruction: 0x000011b8 │ │ │ │ strhteq r1, [sl], #-108 @ 0xffffff94 │ │ │ │ - strdeq r6, [r0], #-66 @ 0xffffffbe @ │ │ │ │ - rsbeq r1, r0, lr, ror #6 │ │ │ │ - rsbeq r6, r0, sl, asr r2 │ │ │ │ - @ instruction: 0x005e899e │ │ │ │ - rsbeq r6, r0, r0, asr #4 │ │ │ │ - subseq r8, lr, r4, lsl #19 │ │ │ │ - rsbeq r6, r0, r8, lsl r2 │ │ │ │ - subseq r8, lr, ip, asr r9 │ │ │ │ - ldrdeq r6, [r0], #-58 @ 0xffffffc6 @ │ │ │ │ - ldrdeq r6, [r0], #-30 @ 0xffffffe2 @ │ │ │ │ - subseq r8, lr, r0, lsr #18 │ │ │ │ + strdeq r6, [r0], #-74 @ 0xffffffb6 @ │ │ │ │ + rsbeq r1, r0, r6, ror r3 │ │ │ │ + rsbeq r6, r0, r2, ror #4 │ │ │ │ + subseq r8, lr, r6, lsr #19 │ │ │ │ + rsbeq r6, r0, r8, asr #4 │ │ │ │ + subseq r8, lr, ip, lsl #19 │ │ │ │ + rsbeq r6, r0, r0, lsr #4 │ │ │ │ + subseq r8, lr, r4, ror #18 │ │ │ │ + rsbeq r6, r0, r2, ror #7 │ │ │ │ + rsbeq r6, r0, r6, ror #3 │ │ │ │ + subseq r8, lr, r8, lsr #18 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ bl fed54724 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r4, r8, ror #31 │ │ │ │ stmib sp, {r2, r9, sl, lr}^ │ │ │ │ vrhadd.u d3, d1, d2 │ │ │ │ mcr 8, 0, pc, cr7, cr3, {1} @ │ │ │ │ @@ -501889,16 +501889,16 @@ │ │ │ │ @ instruction: 0xf61a4478 │ │ │ │ blls 2bc6a4 >::_M_default_append(unsigned int)@@Base+0x39ae0> │ │ │ │ andlt r4, r4, r8, lsl r6 │ │ │ │ svclt 0x0000bd10 │ │ │ │ andhi pc, r0, pc, lsr #7 │ │ │ │ ldmibls r9, {r1, r3, r4, r7, r8, fp, ip, pc} │ │ │ │ svccc 0x00c99999 │ │ │ │ - rsbeq r6, r0, r4, lsr r1 │ │ │ │ - subseq r8, lr, r8, ror r8 │ │ │ │ + rsbeq r6, r0, ip, lsr r1 │ │ │ │ + subseq r8, lr, r0, lsl #17 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ bl fed547ac │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strdlt r0, [r3], r0 @ │ │ │ │ vrhadd.u d9, d1, d1 │ │ │ │ stmdbls r1, {r0, r1, r2, r3, r5, r8, fp, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf380fab0 │ │ │ │ @@ -501964,20 +501964,20 @@ │ │ │ │ @ instruction: 0xf61a4478 │ │ │ │ vstrls d15, [r5, #-708] @ 0xfffffd3c │ │ │ │ @ instruction: 0xf614e7b9 │ │ │ │ svclt 0x0000e83c │ │ │ │ ... │ │ │ │ rsbeq r1, sl, ip, lsr #8 │ │ │ │ @ instruction: 0x000011b8 │ │ │ │ - mlseq r0, r0, r0, r6 │ │ │ │ - ldrsbeq r8, [lr], #-116 @ 0xffffff8c │ │ │ │ + mlseq r0, r8, r0, r6 │ │ │ │ + ldrsbeq r8, [lr], #-124 @ 0xffffff84 │ │ │ │ rsbeq r1, sl, r2, ror #7 │ │ │ │ - subseq sl, lr, r4, lsr #27 │ │ │ │ - rsbeq r6, r0, r8 │ │ │ │ - subseq r8, lr, ip, asr #14 │ │ │ │ + subseq sl, lr, ip, lsr #27 │ │ │ │ + rsbeq r6, r0, r0, lsl r0 │ │ │ │ + subseq r8, lr, r4, asr r7 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ blhi 3b8ba4 │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x0090f8cc │ │ │ │ bmi 17a9930 │ │ │ │ @ instruction: 0x460e469a │ │ │ │ @@ -502064,20 +502064,20 @@ │ │ │ │ ldrb pc, [r8, -r9, ror #21]! @ │ │ │ │ svc 0x0074f613 │ │ │ │ andhi pc, r0, pc, lsr #7 │ │ │ │ ... │ │ │ │ rsbeq r1, sl, r0, lsl r3 │ │ │ │ @ instruction: 0x000011b8 │ │ │ │ ldrdeq r1, [sl], #-38 @ 0xffffffda @ │ │ │ │ - strhteq r5, [r0], #-226 @ 0xffffff1e │ │ │ │ - ldrsheq r8, [lr], #-86 @ 0xffffffaa │ │ │ │ - mlseq r0, r6, lr, r5 │ │ │ │ - ldrsbeq r8, [lr], #-90 @ 0xffffffa6 │ │ │ │ - rsbeq r5, r0, r8, ror lr │ │ │ │ - ldrheq r8, [lr], #-92 @ 0xffffffa4 │ │ │ │ + strhteq r5, [r0], #-234 @ 0xffffff16 │ │ │ │ + ldrsheq r8, [lr], #-94 @ 0xffffffa2 │ │ │ │ + mlseq r0, lr, lr, r5 │ │ │ │ + subseq r8, lr, r2, ror #11 │ │ │ │ + rsbeq r5, r0, r0, lsl #29 │ │ │ │ + subseq r8, lr, r4, asr #11 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r8 │ │ │ │ bl fed54a80 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8d10ff8 │ │ │ │ ldrdcc r1, [r4, -r4] │ │ │ │ blx 1c3a562 │ │ │ │ stclt 0, cr2, [r8, #-4] │ │ │ │ @@ -502092,15 +502092,15 @@ │ │ │ │ blmi 3bceac │ │ │ │ ldclpl 6, cr15, [fp], {64} @ 0x40 │ │ │ │ ldrbtmi r2, [fp], #-516 @ 0xfffffdfc │ │ │ │ @ instruction: 0xf8cd4621 │ │ │ │ @ instruction: 0xf617c000 │ │ │ │ andcs pc, r1, fp, lsl #23 │ │ │ │ ldclt 0, cr11, [r0, #-16] │ │ │ │ - ldrdeq r5, [r0], #-246 @ 0xffffff0a @ │ │ │ │ + ldrdeq r5, [r0], #-254 @ 0xffffff02 @ │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl fed54adc │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8d10fe8 │ │ │ │ ldrdlt r3, [r3], r4 │ │ │ │ ldcne 6, cr4, [sp, #-16] │ │ │ │ @ instruction: 0xb122685a │ │ │ │ @@ -502119,16 +502119,16 @@ │ │ │ │ teqppl r9, r0, asr #12 @ p-variant is OBSOLETE │ │ │ │ andcc r4, ip, r8, ror r4 │ │ │ │ @ instruction: 0xf9b4f61a │ │ │ │ strtmi r4, [r1], -r4, lsl #16 │ │ │ │ @ instruction: 0xf61a4478 │ │ │ │ strtmi pc, [r0], -pc, ror #20 │ │ │ │ ldclt 0, cr11, [r0, #-12]! │ │ │ │ - rsbeq r5, r0, r4, lsl #27 │ │ │ │ - subseq r8, lr, r8, asr #9 │ │ │ │ + rsbeq r5, r0, ip, lsl #27 │ │ │ │ + ldrsbeq r8, [lr], #-64 @ 0xffffffc0 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl fed54b4c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r3, r8, ror #31 │ │ │ │ strmi r4, [r4], -sp, lsl #12 │ │ │ │ stc2 3, cr15, [sl, #-156]! @ 0xffffff64 │ │ │ │ tstcs r4, ip, lsl sl │ │ │ │ @@ -502156,19 +502156,19 @@ │ │ │ │ @ instruction: 0xf04f51c5 │ │ │ │ ldrbtmi r3, [r8], #-1279 @ 0xfffffb01 │ │ │ │ @ instruction: 0xf61a300c │ │ │ │ stmdami r7, {r0, r3, r5, r6, r8, fp, ip, sp, lr, pc} │ │ │ │ mvnscc pc, pc, asr #32 │ │ │ │ @ instruction: 0xf61a4478 │ │ │ │ ldrb pc, [sp, r3, lsr #20] @ │ │ │ │ - rsbeq r5, r0, r0, lsr pc │ │ │ │ - rsbeq r5, r0, r0, lsl sp │ │ │ │ - subseq r8, lr, r4, asr r4 │ │ │ │ - rsbeq r5, r0, lr, ror #25 │ │ │ │ - subseq r8, lr, r0, lsr r4 │ │ │ │ + rsbeq r5, r0, r8, lsr pc │ │ │ │ + rsbeq r5, r0, r8, lsl sp │ │ │ │ + subseq r8, lr, ip, asr r4 │ │ │ │ + strdeq r5, [r0], #-198 @ 0xffffff3a @ │ │ │ │ + subseq r8, lr, r8, lsr r4 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ bleq fec3bd24 │ │ │ │ ldcmi 2, cr15, [r4, #-692]! @ 0xfffffd4c │ │ │ │ bmi fef0f24c │ │ │ │ blmi fef0f278 │ │ │ │ @@ -502348,40 +502348,40 @@ │ │ │ │ svccc 0x00d33333 │ │ │ │ stclgt 12, cr12, [ip], {205} @ 0xcd │ │ │ │ svccc 0x00eccccc │ │ │ │ @ instruction: 0x47ae147b │ │ │ │ svccc 0x00847ae1 │ │ │ │ rsbeq r1, sl, ip │ │ │ │ @ instruction: 0x000011b8 │ │ │ │ - rsbeq r5, r0, r4, lsl #29 │ │ │ │ - rsbeq r5, r0, r2, lsl ip │ │ │ │ - subseq r8, lr, r6, asr r3 │ │ │ │ + rsbeq r5, r0, ip, lsl #29 │ │ │ │ + rsbeq r5, r0, sl, lsl ip │ │ │ │ + subseq r8, lr, lr, asr r3 │ │ │ │ rsbeq r0, sl, r4, ror #30 │ │ │ │ - ldrdeq r5, [r0], #-184 @ 0xffffff48 @ │ │ │ │ - subseq r8, lr, ip, lsl r3 │ │ │ │ - mlseq r0, sl, sp, r5 │ │ │ │ - mlseq r0, ip, ip, r0 │ │ │ │ - rsbeq r5, r0, r4, lsl #27 │ │ │ │ - rsbeq r0, r0, ip, lsr #25 │ │ │ │ - rsbeq r5, r0, r0, lsr #22 │ │ │ │ - subseq r8, lr, r4, ror #4 │ │ │ │ - rsbeq r5, r0, r6, lsl #22 │ │ │ │ - subseq r8, lr, sl, asr #4 │ │ │ │ - rsbeq r5, r0, r0, asr #26 │ │ │ │ - rsbeq r0, r0, sl, lsl #25 │ │ │ │ - rsbeq r5, r0, lr, lsr #26 │ │ │ │ - rsbeq r0, r0, ip, lsl #25 │ │ │ │ - rsbeq r5, r0, sl, ror #20 │ │ │ │ - subseq r8, lr, lr, lsr #3 │ │ │ │ - rsbeq r5, r0, r0, asr sl │ │ │ │ - @ instruction: 0x005e8194 │ │ │ │ - rsbeq r5, r0, r8, lsr sl │ │ │ │ - rsbeq r5, r4, lr, lsl ip │ │ │ │ - rsbeq r5, r0, ip, lsl sl │ │ │ │ - subseq r8, lr, lr, asr r1 │ │ │ │ + rsbeq r5, r0, r0, ror #23 │ │ │ │ + subseq r8, lr, r4, lsr #6 │ │ │ │ + rsbeq r5, r0, r2, lsr #27 │ │ │ │ + rsbeq r0, r0, r4, lsr #25 │ │ │ │ + rsbeq r5, r0, ip, lsl #27 │ │ │ │ + strhteq r0, [r0], #-196 @ 0xffffff3c │ │ │ │ + rsbeq r5, r0, r8, lsr #22 │ │ │ │ + subseq r8, lr, ip, ror #4 │ │ │ │ + rsbeq r5, r0, lr, lsl #22 │ │ │ │ + subseq r8, lr, r2, asr r2 │ │ │ │ + rsbeq r5, r0, r8, asr #26 │ │ │ │ + mlseq r0, r2, ip, r0 │ │ │ │ + rsbeq r5, r0, r6, lsr sp │ │ │ │ + mlseq r0, r4, ip, r0 │ │ │ │ + rsbeq r5, r0, r2, ror sl │ │ │ │ + ldrheq r8, [lr], #-22 @ 0xffffffea │ │ │ │ + rsbeq r5, r0, r8, asr sl │ │ │ │ + @ instruction: 0x005e819c │ │ │ │ + rsbeq r5, r0, r0, asr #20 │ │ │ │ + rsbeq r5, r4, r6, lsr #24 │ │ │ │ + rsbeq r5, r0, r4, lsr #20 │ │ │ │ + subseq r8, lr, r6, ror #2 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ blhi 2b91fc >::_M_default_append(unsigned int)@@Base+0x36638> │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00c0f8cc │ │ │ │ strmi fp, [r0], r5, lsl #1 │ │ │ │ strmi r4, [ip], -r8, lsl #12 │ │ │ │ @@ -502512,27 +502512,27 @@ │ │ │ │ smlabbls r0, r4, r1, r5 │ │ │ │ tstpeq r4, r9, lsl #2 @ p-variant is OBSOLETE │ │ │ │ @ instruction: 0xf6170092 │ │ │ │ ldrb pc, [r6, r5, asr #16] @ │ │ │ │ andhi pc, r0, pc, lsr #7 │ │ │ │ ldmibls r9, {r1, r3, r4, r7, r8, fp, ip, pc} │ │ │ │ svccc 0x00c99999 │ │ │ │ - rsbeq r5, r0, lr, asr #17 │ │ │ │ - subseq r8, lr, r2, lsl r0 │ │ │ │ - strhteq r5, [r0], #-134 @ 0xffffff7a │ │ │ │ - ldrsheq r7, [lr], #-250 @ 0xffffff06 │ │ │ │ - rsbeq r5, r0, ip, lsr r8 │ │ │ │ - subseq r7, lr, r0, lsl #31 │ │ │ │ - rsbeq r5, r0, r6, lsl r8 │ │ │ │ - subseq r7, lr, r0, ror #30 │ │ │ │ - ldrdeq r5, [r0], #-124 @ 0xffffff84 @ │ │ │ │ - subseq r7, lr, r0, lsr #30 │ │ │ │ - rsbeq r5, r0, r8, lsr #19 │ │ │ │ - rsbeq r5, r0, r8, lsl #15 │ │ │ │ - subseq r7, lr, ip, asr #29 │ │ │ │ + ldrdeq r5, [r0], #-134 @ 0xffffff7a @ │ │ │ │ + subseq r8, lr, sl, lsl r0 │ │ │ │ + strhteq r5, [r0], #-142 @ 0xffffff72 │ │ │ │ + subseq r8, lr, r2 │ │ │ │ + rsbeq r5, r0, r4, asr #16 │ │ │ │ + subseq r7, lr, r8, lsl #31 │ │ │ │ + rsbeq r5, r0, lr, lsl r8 │ │ │ │ + subseq r7, lr, r8, ror #30 │ │ │ │ + rsbeq r5, r0, r4, ror #15 │ │ │ │ + subseq r7, lr, r8, lsr #30 │ │ │ │ + strhteq r5, [r0], #-144 @ 0xffffff70 │ │ │ │ + mlseq r0, r0, r7, r5 │ │ │ │ + ldrsbeq r7, [lr], #-228 @ 0xffffff1c │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ blhi 339458 >::_M_default_append(unsigned int)@@Base+0xb6894> │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x0090f8cc │ │ │ │ addlt r4, pc, r4, asr sp @ │ │ │ │ @ instruction: 0x46174c54 │ │ │ │ @@ -502618,16 +502618,16 @@ │ │ │ │ ldrbtmi r4, [r8], #-1569 @ 0xfffff9df │ │ │ │ mcr2 6, 4, pc, cr14, cr9, {0} @ │ │ │ │ @ instruction: 0xf613e7a8 │ │ │ │ svclt 0x0000eb1a │ │ │ │ rsbeq r0, sl, ip, asr sl │ │ │ │ @ instruction: 0x000011b8 │ │ │ │ rsbeq r0, sl, r0, asr #19 │ │ │ │ - rsbeq r5, r0, r2, asr #11 │ │ │ │ - subseq r7, lr, r6, lsl #26 │ │ │ │ + rsbeq r5, r0, sl, asr #11 │ │ │ │ + subseq r7, lr, lr, lsl #26 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00b8f8cc │ │ │ │ addlt r4, r9, r6, ror #26 │ │ │ │ strmi r4, [r6], -r6, ror #24 │ │ │ │ @ instruction: 0x4693447d │ │ │ │ @@ -502730,20 +502730,20 @@ │ │ │ │ mvnscc pc, pc, asr #32 │ │ │ │ @ instruction: 0xf6194478 │ │ │ │ strb pc, [pc, -sp, lsr #27] @ │ │ │ │ b 103bb0c │ │ │ │ rsbeq r0, sl, r4, ror #17 │ │ │ │ @ instruction: 0x000011b8 │ │ │ │ strhteq r0, [sl], #-128 @ 0xffffff80 │ │ │ │ - strdeq r5, [r0], #-96 @ 0xffffffa0 @ │ │ │ │ - rsbeq r5, r0, r6, asr r4 │ │ │ │ - @ instruction: 0x005e7b9a │ │ │ │ - rsbeq r5, r0, r6, lsl r6 │ │ │ │ - rsbeq r5, r0, r2, lsl #8 │ │ │ │ - subseq r7, lr, r4, asr #22 │ │ │ │ + strdeq r5, [r0], #-104 @ 0xffffff98 @ │ │ │ │ + rsbeq r5, r0, lr, asr r4 │ │ │ │ + subseq r7, lr, r2, lsr #23 │ │ │ │ + rsbeq r5, r0, lr, lsl r6 │ │ │ │ + rsbeq r5, r0, sl, lsl #8 │ │ │ │ + subseq r7, lr, ip, asr #22 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ blhi 6397a4 │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x0070f8cc │ │ │ │ bmi ff32a528 │ │ │ │ @ instruction: 0x460f469a │ │ │ │ @@ -502939,23 +502939,23 @@ │ │ │ │ svclt 0x0000e89e │ │ │ │ andhi pc, r0, pc, lsr #7 │ │ │ │ ... │ │ │ │ ldmibls r9, {r1, r3, r4, r7, r8, fp, ip, pc} │ │ │ │ svccc 0x00b99999 │ │ │ │ rsbeq r0, sl, r0, lsl r7 │ │ │ │ @ instruction: 0x000011b8 │ │ │ │ - rsbeq r5, r0, r0, lsl #4 │ │ │ │ - subseq r7, lr, r4, asr #18 │ │ │ │ - rsbeq r5, r0, r6, asr r1 │ │ │ │ - @ instruction: 0x005e789a │ │ │ │ + rsbeq r5, r0, r8, lsl #4 │ │ │ │ + subseq r7, lr, ip, asr #18 │ │ │ │ + rsbeq r5, r0, lr, asr r1 │ │ │ │ + subseq r7, lr, r2, lsr #17 │ │ │ │ rsbeq r0, sl, r8, lsr #9 │ │ │ │ - rsbeq r5, r0, r4, ror #1 │ │ │ │ - subseq r7, lr, r8, lsr #16 │ │ │ │ - rsbeq r5, r0, sl, asr #1 │ │ │ │ - subseq r7, lr, lr, lsl #16 │ │ │ │ + rsbeq r5, r0, ip, ror #1 │ │ │ │ + subseq r7, lr, r0, lsr r8 │ │ │ │ + ldrdeq r5, [r0], #-2 @ │ │ │ │ + subseq r7, lr, r6, lsl r8 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x0098f8cc │ │ │ │ pkhbtmi fp, sl, r1, lsl #1 │ │ │ │ strmi r2, [r7], -r0, lsl #8 │ │ │ │ movwcs lr, #18893 @ 0x49cd │ │ │ │ @@ -503072,20 +503072,20 @@ │ │ │ │ stmdami fp, {r0, r1, r6, r9, fp, ip, sp, lr, pc} │ │ │ │ mvnscc pc, pc, asr #32 │ │ │ │ @ instruction: 0xf6194478 │ │ │ │ @ instruction: 0xe73ffafd │ │ │ │ strhteq r0, [sl], #-56 @ 0xffffffc8 │ │ │ │ @ instruction: 0x000011b8 │ │ │ │ rsbeq r0, sl, r0, ror r3 │ │ │ │ - mlseq r0, ip, r1, r5 │ │ │ │ - rsbeq r4, r0, sl, ror #29 │ │ │ │ - subseq r7, lr, lr, lsr #12 │ │ │ │ - rsbeq r5, r0, r4, lsr #1 │ │ │ │ - rsbeq r4, r0, r2, lsr #29 │ │ │ │ - subseq r7, lr, r4, ror #11 │ │ │ │ + rsbeq r5, r0, r4, lsr #3 │ │ │ │ + strdeq r4, [r0], #-226 @ 0xffffff1e @ │ │ │ │ + subseq r7, lr, r6, lsr r6 │ │ │ │ + rsbeq r5, r0, ip, lsr #1 │ │ │ │ + rsbeq r4, r0, sl, lsr #29 │ │ │ │ + subseq r7, lr, ip, ror #11 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ blhi 339d00 >::_M_default_append(unsigned int)@@Base+0xb713c> │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ beq 1a3cb84 │ │ │ │ stclpl 2, cr15, [ip, #-692]! @ 0xfffffd4c │ │ │ │ bmi ffc902a8 │ │ │ │ @@ -503321,37 +503321,37 @@ │ │ │ │ pkhbt pc, lr, r1, lsl #18 @ │ │ │ │ @ instruction: 0xffffffff │ │ │ │ @ instruction: 0xffffffff │ │ │ │ andeq r0, r0, r0 │ │ │ │ cdpcc 0, 11, cr0, cr0, cr0, {0} │ │ │ │ rsbeq r0, sl, sl, lsr #3 │ │ │ │ @ instruction: 0x000011b8 │ │ │ │ - subseq r4, lr, r8, asr #6 │ │ │ │ - subseq r4, lr, r2, lsr #6 │ │ │ │ - rsbeq r4, r0, r0, asr #27 │ │ │ │ - subseq r7, lr, r4, lsl #10 │ │ │ │ - rsbeq r4, r0, r8, lsr #27 │ │ │ │ - subseq r7, lr, ip, ror #9 │ │ │ │ + subseq r4, lr, r0, asr r3 │ │ │ │ + subseq r4, lr, sl, lsr #6 │ │ │ │ + rsbeq r4, r0, r8, asr #27 │ │ │ │ + subseq r7, lr, ip, lsl #10 │ │ │ │ + strhteq r4, [r0], #-208 @ 0xffffff30 │ │ │ │ + ldrsheq r7, [lr], #-68 @ 0xffffffbc │ │ │ │ strdeq r0, [sl], #-10 @ │ │ │ │ - subseq r4, lr, r8, asr #5 │ │ │ │ - rsbeq r4, r0, r8, ror #25 │ │ │ │ - subseq r7, lr, ip, lsr #8 │ │ │ │ - strhteq r4, [r0], #-200 @ 0xffffff38 │ │ │ │ - ldrsheq r7, [lr], #-60 @ 0xffffffc4 │ │ │ │ - rsbeq r4, r0, ip, lsl #28 │ │ │ │ - mlseq r0, lr, fp, r4 │ │ │ │ - subseq r7, lr, r2, ror #5 │ │ │ │ - rsbeq r4, r0, r4, lsl #23 │ │ │ │ - subseq r7, lr, r8, asr #5 │ │ │ │ - strdeq r4, [r0], #-170 @ 0xffffff56 @ │ │ │ │ - subseq r7, lr, lr, lsr r2 │ │ │ │ - rsbeq r4, r0, r0, ror #21 │ │ │ │ - subseq r7, lr, r4, lsr #4 │ │ │ │ - rsbeq r4, r0, r8, asr #21 │ │ │ │ - subseq r7, lr, ip, lsl #4 │ │ │ │ + ldrsbeq r4, [lr], #-32 @ 0xffffffe0 │ │ │ │ + strdeq r4, [r0], #-192 @ 0xffffff40 @ │ │ │ │ + subseq r7, lr, r4, lsr r4 │ │ │ │ + rsbeq r4, r0, r0, asr #25 │ │ │ │ + subseq r7, lr, r4, lsl #8 │ │ │ │ + rsbeq r4, r0, r4, lsl lr │ │ │ │ + rsbeq r4, r0, r6, lsr #23 │ │ │ │ + subseq r7, lr, sl, ror #5 │ │ │ │ + rsbeq r4, r0, ip, lsl #23 │ │ │ │ + ldrsbeq r7, [lr], #-32 @ 0xffffffe0 │ │ │ │ + rsbeq r4, r0, r2, lsl #22 │ │ │ │ + subseq r7, lr, r6, asr #4 │ │ │ │ + rsbeq r4, r0, r8, ror #21 │ │ │ │ + subseq r7, lr, ip, lsr #4 │ │ │ │ + ldrdeq r4, [r0], #-160 @ 0xffffff60 @ │ │ │ │ + subseq r7, lr, r4, lsl r2 │ │ │ │ vmax.u32 d4, d15, d16 │ │ │ │ pkhbtmi pc, r0, r7, lsl #25 @ │ │ │ │ vmax.u32 d4, d15, d16 │ │ │ │ blls 73df74 │ │ │ │ strbmi r9, [r0], #-3341 @ 0xfffff2f3 │ │ │ │ beq fe63a494 │ │ │ │ blvs 33a2d0 >::_M_default_append(unsigned int)@@Base+0xb770c> │ │ │ │ @@ -503597,15 +503597,15 @@ │ │ │ │ ldrbhi pc, [ip, #-64]! @ 0xffffffc0 @ │ │ │ │ @ instruction: 0xf8d39b13 │ │ │ │ @ instruction: 0xf1bee000 │ │ │ │ ldcle 15, cr0, [sl, #-0] │ │ │ │ ldrbtmi r9, [r5], -r9, lsr #22 │ │ │ │ @ instruction: 0xf8d34657 │ │ │ │ blls b6f05c │ │ │ │ - blls 8990c0 │ │ │ │ + blls 8990c0 │ │ │ │ movwcs r1, #3865 @ 0xf19 │ │ │ │ svccs 0x0004f851 │ │ │ │ ldrdcs pc, [ip, -r2]! │ │ │ │ vmlsl.s8 q9, d0, d0 │ │ │ │ @ instruction: 0xf85c82fa │ │ │ │ @ instruction: 0xf8402022 │ │ │ │ movwcc r2, #4131 @ 0x1023 │ │ │ │ @@ -503715,21 +503715,21 @@ │ │ │ │ blpl 6ba868 │ │ │ │ blpl 137aaf8 │ │ │ │ blvc 3faab8 │ │ │ │ svclt 0x0000e746 │ │ │ │ andhi pc, r0, pc, lsr #7 │ │ │ │ ... │ │ │ │ andhi r0, r0, r0 │ │ │ │ - rsbeq r4, r0, lr, lsl #19 │ │ │ │ - ldrsbeq r7, [lr], #-0 │ │ │ │ - rsbeq r4, r0, sl, lsl fp │ │ │ │ - rsbeq r4, r0, sl, ror sl │ │ │ │ - rsbeq r4, r0, r6, lsr #18 │ │ │ │ - rsbeq r4, r0, r0, ror #9 │ │ │ │ - subseq r6, lr, r4, lsr #24 │ │ │ │ + mlseq r0, r6, r9, r4 │ │ │ │ + ldrsbeq r7, [lr], #-8 │ │ │ │ + rsbeq r4, r0, r2, lsr #22 │ │ │ │ + rsbeq r4, r0, r2, lsl #21 │ │ │ │ + rsbeq r4, r0, lr, lsr #18 │ │ │ │ + rsbeq r4, r0, r8, ror #9 │ │ │ │ + subseq r6, lr, ip, lsr #24 │ │ │ │ strcs r9, [r0, #-2324] @ 0xfffff6ec │ │ │ │ ldrls sl, [r9, #-3897]! @ 0xfffff0c7 │ │ │ │ ldrsbthi pc, [r8], r1 @ │ │ │ │ svceq 0x0000f1b8 │ │ │ │ @ instruction: 0x83adf000 │ │ │ │ bge 1065eb8 │ │ │ │ strbmi r4, [r0, r0, lsr #12] │ │ │ │ @@ -504036,15 +504036,15 @@ │ │ │ │ @ instruction: 0xf814f28b │ │ │ │ blls 729c3c │ │ │ │ vstmdbls r2!, {s20-s86} │ │ │ │ @ instruction: 0x9125a845 │ │ │ │ ldrdhi pc, [r8], r3 @ │ │ │ │ andvs r2, fp, r0, lsl #6 │ │ │ │ andsvs r6, r3, fp, lsr #32 │ │ │ │ - blls 857750 │ │ │ │ + blls 857750 │ │ │ │ ldrdne pc, [r0], -sl │ │ │ │ @ instruction: 0xf1b8681b │ │ │ │ @ instruction: 0xf0000f00 │ │ │ │ andls r8, r0, #-2147483621 @ 0x8000001b │ │ │ │ andls r9, r3, #139264 @ 0x22000 │ │ │ │ andls r9, r2, r5, lsr #20 │ │ │ │ andls r4, r1, #32, 12 @ 0x2000000 │ │ │ │ @@ -504080,21 +504080,21 @@ │ │ │ │ vldr d9, [sp, #52] @ 0x34 │ │ │ │ vadd.f64 d7, d6, d28 │ │ │ │ stmdbls r8!, {r6, r8, r9, fp} │ │ │ │ ldrdeq pc, [ip, #-131] @ 0xffffff7d │ │ │ │ blvc 3fb068 │ │ │ │ svclt 0x0000e464 │ │ │ │ ... │ │ │ │ - rsbeq r4, r0, r8, ror #10 │ │ │ │ - rsbeq r4, r0, lr, lsl #9 │ │ │ │ - rsbeq r4, r0, r4, lsr #5 │ │ │ │ - rsbeq r3, r0, sl, lsl pc │ │ │ │ - subseq r6, lr, lr, asr r6 │ │ │ │ - strdeq r3, [r0], #-238 @ 0xffffff12 @ │ │ │ │ - subseq r6, lr, r2, asr #12 │ │ │ │ + rsbeq r4, r0, r0, ror r5 │ │ │ │ + mlseq r0, r6, r4, r4 │ │ │ │ + rsbeq r4, r0, ip, lsr #5 │ │ │ │ + rsbeq r3, r0, r2, lsr #30 │ │ │ │ + subseq r6, lr, r6, ror #12 │ │ │ │ + rsbeq r3, r0, r6, lsl #30 │ │ │ │ + subseq r6, lr, sl, asr #12 │ │ │ │ @ instruction: 0x962ae9dd │ │ │ │ @ instruction: 0xf8d59d0d │ │ │ │ @ instruction: 0xf0033148 │ │ │ │ @ instruction: 0xf8d50101 │ │ │ │ andls r3, r0, #64, 2 │ │ │ │ @ instruction: 0xf0039a12 │ │ │ │ b 12c0430 │ │ │ │ @@ -504652,97 +504652,97 @@ │ │ │ │ ldmdami r9, {r0, r2, r5, r6, r7, r8, sl, fp, ip, sp, lr, pc}^ │ │ │ │ mvnscc pc, pc, asr #32 │ │ │ │ @ instruction: 0xf6174478 │ │ │ │ @ instruction: 0xe768fe9f │ │ │ │ andhi pc, r0, pc, lsr #7 │ │ │ │ ... │ │ │ │ @ instruction: 0xffffba6b │ │ │ │ - ldrdeq r3, [r0], #-244 @ 0xffffff0c @ │ │ │ │ - rsbeq r3, r0, r2, lsl sp │ │ │ │ - subseq r6, lr, ip, asr r4 │ │ │ │ - rsbeq r3, r0, sl, asr #25 │ │ │ │ - subseq r6, lr, ip, lsl #8 │ │ │ │ - rsbeq r3, r0, r6, lsr #25 │ │ │ │ - ldrsheq r6, [lr], #-48 @ 0xffffffd0 │ │ │ │ - ldrsheq r1, [lr], #-224 @ 0xffffff20 │ │ │ │ - rsbeq r3, r0, lr, lsr ip │ │ │ │ - subseq r6, lr, r0, lsl #7 │ │ │ │ - rsbeq r3, r0, r2, lsr #24 │ │ │ │ - subseq r6, lr, r4, ror #6 │ │ │ │ - rsbeq r3, r0, r2, lsl #24 │ │ │ │ - subseq r6, lr, r4, asr #6 │ │ │ │ - rsbeq r3, r0, r6, ror #23 │ │ │ │ - subseq r6, lr, r8, lsr #6 │ │ │ │ - rsbeq r3, r0, r8, asr #23 │ │ │ │ - subseq r6, lr, r8, lsl #6 │ │ │ │ - rsbeq r3, r0, r4, lsr #23 │ │ │ │ - subseq r6, lr, r4, ror #5 │ │ │ │ - rsbeq r3, r0, r4, lsl #23 │ │ │ │ - subseq r6, lr, r4, asr #5 │ │ │ │ - rsbeq r3, r0, r4, ror #22 │ │ │ │ - subseq r6, lr, r6, lsr #5 │ │ │ │ - rsbeq r3, r0, r8, asr #22 │ │ │ │ - subseq r6, lr, sl, lsl #5 │ │ │ │ - @ instruction: 0x005e1d9c │ │ │ │ - rsbeq r3, r0, r4, lsl fp │ │ │ │ - subseq r6, lr, r6, asr r2 │ │ │ │ - subseq r8, pc, r4, ror lr @ │ │ │ │ - ldrdeq r3, [r0], #-166 @ 0xffffff5a @ │ │ │ │ - subseq r6, lr, r8, lsl r2 │ │ │ │ - ldrdeq r3, [r0], #-182 @ 0xffffff4a @ │ │ │ │ - rsbeq r3, r0, r2, lsr #18 │ │ │ │ - subseq r6, lr, r6, rrx │ │ │ │ - strdeq r3, [r0], #-136 @ 0xffffff78 @ │ │ │ │ - subseq r6, lr, ip, lsr r0 │ │ │ │ - @ instruction: 0x005e2e9e │ │ │ │ - rsbeq r3, r0, r0, lsr #17 │ │ │ │ - subseq r5, lr, r4, ror #31 │ │ │ │ + ldrdeq r3, [r0], #-252 @ 0xffffff04 @ │ │ │ │ + rsbeq r3, r0, sl, lsl sp │ │ │ │ + subseq r6, lr, r4, ror #8 │ │ │ │ + ldrdeq r3, [r0], #-194 @ 0xffffff3e @ │ │ │ │ + subseq r6, lr, r4, lsl r4 │ │ │ │ + rsbeq r3, r0, lr, lsr #25 │ │ │ │ + ldrsheq r6, [lr], #-56 @ 0xffffffc8 │ │ │ │ + ldrsheq r1, [lr], #-232 @ 0xffffff18 │ │ │ │ + rsbeq r3, r0, r6, asr #24 │ │ │ │ + subseq r6, lr, r8, lsl #7 │ │ │ │ + rsbeq r3, r0, sl, lsr #24 │ │ │ │ + subseq r6, lr, ip, ror #6 │ │ │ │ + rsbeq r3, r0, sl, lsl #24 │ │ │ │ + subseq r6, lr, ip, asr #6 │ │ │ │ + rsbeq r3, r0, lr, ror #23 │ │ │ │ + subseq r6, lr, r0, lsr r3 │ │ │ │ + ldrdeq r3, [r0], #-176 @ 0xffffff50 @ │ │ │ │ + subseq r6, lr, r0, lsl r3 │ │ │ │ + rsbeq r3, r0, ip, lsr #23 │ │ │ │ + subseq r6, lr, ip, ror #5 │ │ │ │ + rsbeq r3, r0, ip, lsl #23 │ │ │ │ + subseq r6, lr, ip, asr #5 │ │ │ │ + rsbeq r3, r0, ip, ror #22 │ │ │ │ + subseq r6, lr, lr, lsr #5 │ │ │ │ + rsbeq r3, r0, r0, asr fp │ │ │ │ + @ instruction: 0x005e6292 │ │ │ │ + subseq r1, lr, r4, lsr #27 │ │ │ │ + rsbeq r3, r0, ip, lsl fp │ │ │ │ + subseq r6, lr, lr, asr r2 │ │ │ │ + subseq r8, pc, ip, ror lr @ │ │ │ │ + ldrdeq r3, [r0], #-174 @ 0xffffff52 @ │ │ │ │ + subseq r6, lr, r0, lsr #4 │ │ │ │ + ldrdeq r3, [r0], #-190 @ 0xffffff42 @ │ │ │ │ + rsbeq r3, r0, sl, lsr #18 │ │ │ │ + subseq r6, lr, lr, rrx │ │ │ │ + rsbeq r3, r0, r0, lsl #18 │ │ │ │ + subseq r6, lr, r4, asr #32 │ │ │ │ + subseq r2, lr, r6, lsr #29 │ │ │ │ + rsbeq r3, r0, r8, lsr #17 │ │ │ │ + subseq r5, lr, ip, ror #31 │ │ │ │ @ instruction: 0xffffb479 │ │ │ │ - rsbeq r3, r0, sl, lsl r8 │ │ │ │ - subseq r5, lr, lr, asr pc │ │ │ │ - rsbeq r3, r0, r0, lsl #16 │ │ │ │ - subseq r5, lr, r4, asr #30 │ │ │ │ - rsbeq r3, r0, r8, ror #15 │ │ │ │ - subseq r5, lr, sl, lsr #30 │ │ │ │ - rsbeq r3, r0, sl, asr #15 │ │ │ │ - subseq r5, lr, ip, lsl #30 │ │ │ │ - rsbeq r3, r0, lr, lsr #15 │ │ │ │ - ldrsheq r5, [lr], #-224 @ 0xffffff20 │ │ │ │ - mlseq r0, r4, r7, r3 │ │ │ │ - ldrsbeq r5, [lr], #-230 @ 0xffffff1a │ │ │ │ - rsbeq r3, r0, sl, ror r7 │ │ │ │ - ldrheq r5, [lr], #-236 @ 0xffffff14 │ │ │ │ - rsbeq r3, r0, r0, ror #14 │ │ │ │ - subseq r5, lr, r2, lsr #29 │ │ │ │ - rsbeq r3, r0, r6, asr #14 │ │ │ │ - subseq r5, lr, r8, lsl #29 │ │ │ │ - rsbeq r3, r0, ip, lsr #14 │ │ │ │ - subseq r5, lr, lr, ror #28 │ │ │ │ - rsbeq r3, r0, r2, lsl r7 │ │ │ │ - subseq r5, lr, r4, asr lr │ │ │ │ - strdeq r3, [r0], #-98 @ 0xffffff9e @ │ │ │ │ - subseq r5, lr, r4, lsr lr │ │ │ │ - rsbeq r3, r0, r4, asr #13 │ │ │ │ - subseq r5, lr, r8, lsl #28 │ │ │ │ - rsbeq r3, r0, sl, lsr #13 │ │ │ │ - subseq r5, lr, ip, ror #27 │ │ │ │ - rsbeq r3, r0, lr, lsl #13 │ │ │ │ - ldrsbeq r5, [lr], #-208 @ 0xffffff30 │ │ │ │ - rsbeq r3, r0, r2, ror r6 │ │ │ │ - ldrheq r5, [lr], #-212 @ 0xffffff2c │ │ │ │ - rsbeq r3, r0, r6, asr r6 │ │ │ │ - @ instruction: 0x005e5d98 │ │ │ │ - rsbeq r3, r0, sl, lsr r6 │ │ │ │ - subseq r5, lr, ip, ror sp │ │ │ │ - rsbeq r3, r0, lr, lsl r6 │ │ │ │ - subseq r5, lr, r0, ror #26 │ │ │ │ - rsbeq r3, r0, r2, lsl #12 │ │ │ │ - subseq r5, lr, r4, asr #26 │ │ │ │ - rsbeq r3, r0, r6, ror #11 │ │ │ │ - subseq r5, lr, r8, lsr #26 │ │ │ │ + rsbeq r3, r0, r2, lsr #16 │ │ │ │ + subseq r5, lr, r6, ror #30 │ │ │ │ + rsbeq r3, r0, r8, lsl #16 │ │ │ │ + subseq r5, lr, ip, asr #30 │ │ │ │ + strdeq r3, [r0], #-112 @ 0xffffff90 @ │ │ │ │ + subseq r5, lr, r2, lsr pc │ │ │ │ + ldrdeq r3, [r0], #-114 @ 0xffffff8e @ │ │ │ │ + subseq r5, lr, r4, lsl pc │ │ │ │ + strhteq r3, [r0], #-118 @ 0xffffff8a │ │ │ │ + ldrsheq r5, [lr], #-232 @ 0xffffff18 │ │ │ │ + mlseq r0, ip, r7, r3 │ │ │ │ + ldrsbeq r5, [lr], #-238 @ 0xffffff12 │ │ │ │ + rsbeq r3, r0, r2, lsl #15 │ │ │ │ + subseq r5, lr, r4, asr #29 │ │ │ │ + rsbeq r3, r0, r8, ror #14 │ │ │ │ + subseq r5, lr, sl, lsr #29 │ │ │ │ + rsbeq r3, r0, lr, asr #14 │ │ │ │ + @ instruction: 0x005e5e90 │ │ │ │ + rsbeq r3, r0, r4, lsr r7 │ │ │ │ + subseq r5, lr, r6, ror lr │ │ │ │ + rsbeq r3, r0, sl, lsl r7 │ │ │ │ + subseq r5, lr, ip, asr lr │ │ │ │ + strdeq r3, [r0], #-106 @ 0xffffff96 @ │ │ │ │ + subseq r5, lr, ip, lsr lr │ │ │ │ + rsbeq r3, r0, ip, asr #13 │ │ │ │ + subseq r5, lr, r0, lsl lr │ │ │ │ + strhteq r3, [r0], #-98 @ 0xffffff9e │ │ │ │ + ldrsheq r5, [lr], #-212 @ 0xffffff2c │ │ │ │ + mlseq r0, r6, r6, r3 │ │ │ │ + ldrsbeq r5, [lr], #-216 @ 0xffffff28 │ │ │ │ + rsbeq r3, r0, sl, ror r6 │ │ │ │ + ldrheq r5, [lr], #-220 @ 0xffffff24 │ │ │ │ + rsbeq r3, r0, lr, asr r6 │ │ │ │ + subseq r5, lr, r0, lsr #27 │ │ │ │ + rsbeq r3, r0, r2, asr #12 │ │ │ │ + subseq r5, lr, r4, lsl #27 │ │ │ │ + rsbeq r3, r0, r6, lsr #12 │ │ │ │ + subseq r5, lr, r8, ror #26 │ │ │ │ + rsbeq r3, r0, sl, lsl #12 │ │ │ │ + subseq r5, lr, ip, asr #26 │ │ │ │ + rsbeq r3, r0, lr, ror #11 │ │ │ │ + subseq r5, lr, r0, lsr sp │ │ │ │ @ instruction: 0x1658f8df │ │ │ │ ldrbtmi r4, [r9], #-1624 @ 0xfffff9a8 │ │ │ │ blx 63cee4 │ │ │ │ @ instruction: 0xf8dfb148 │ │ │ │ @ instruction: 0x46588650 │ │ │ │ @ instruction: 0x464144f8 │ │ │ │ stc2l 3, cr15, [r0], #168 @ 0xa8 │ │ │ │ @@ -505142,82 +505142,82 @@ │ │ │ │ tsteq r4, r3, asr #19 │ │ │ │ ldrdcc pc, [r0], -sl │ │ │ │ @ instruction: 0xf8d3699b │ │ │ │ andsvs r3, r3, ip, asr #7 │ │ │ │ blt 1d3e880 │ │ │ │ vmax.u d4, d15, d24 │ │ │ │ strb pc, [pc, sp, lsr #26]! @ │ │ │ │ - strdeq r7, [r3], #-54 @ 0xffffffca @ │ │ │ │ - ldrsbeq r8, [pc], #-236 @ │ │ │ │ - subseq sp, sp, r0, lsl #25 │ │ │ │ - subseq r5, lr, r6, lsl sp │ │ │ │ - subseq r8, pc, sl, asr #13 │ │ │ │ - subseq r9, pc, ip, asr r8 @ │ │ │ │ - subseq r9, pc, lr, asr #16 │ │ │ │ - subseq r8, pc, r4, ror #14 │ │ │ │ - strhteq r3, [r0], #-48 @ 0xffffffd0 │ │ │ │ - ldrsheq r5, [lr], #-162 @ 0xffffff5e │ │ │ │ - mlseq r0, r0, r3, r3 │ │ │ │ - ldrsbeq r5, [lr], #-162 @ 0xffffff5e │ │ │ │ - subseq r2, lr, r0, asr #17 │ │ │ │ - rsbeq r3, r0, sl, lsl r3 │ │ │ │ - subseq r5, lr, ip, asr sl │ │ │ │ - strdeq r3, [r0], #-46 @ 0xffffffd2 @ │ │ │ │ - subseq r5, lr, r0, asr #20 │ │ │ │ - ldrdeq r3, [r0], #-46 @ 0xffffffd2 @ │ │ │ │ - subseq r5, lr, r0, lsr #20 │ │ │ │ - subseq sp, pc, r2, asr #17 │ │ │ │ - rsbeq r3, r0, r2, lsl r2 │ │ │ │ - subseq r5, lr, r4, asr r9 │ │ │ │ - subseq r6, pc, ip, ror #16 │ │ │ │ - ldrdeq r3, [r0], #-28 @ 0xffffffe4 @ │ │ │ │ - subseq r5, lr, lr, lsl r9 │ │ │ │ - subseq r2, lr, r0, lsl #14 │ │ │ │ - rsbeq r3, r0, sl, lsr #3 │ │ │ │ - subseq r5, lr, lr, ror #17 │ │ │ │ - rsbeq r3, r0, sl, ror r1 │ │ │ │ - ldrheq r5, [lr], #-142 @ 0xffffff72 │ │ │ │ - rsbeq r3, r0, lr, asr r1 │ │ │ │ - subseq r5, lr, r2, lsr #17 │ │ │ │ - @ instruction: 0x005e2690 │ │ │ │ + strdeq r7, [r3], #-62 @ 0xffffffc2 @ │ │ │ │ + subseq r8, pc, r4, ror #29 │ │ │ │ + subseq sp, sp, r8, lsl #25 │ │ │ │ + subseq r5, lr, lr, lsl sp │ │ │ │ + ldrsbeq r8, [pc], #-98 @ │ │ │ │ + subseq r9, pc, r4, ror #16 │ │ │ │ + subseq r9, pc, r6, asr r8 @ │ │ │ │ + subseq r8, pc, ip, ror #14 │ │ │ │ + strhteq r3, [r0], #-56 @ 0xffffffc8 │ │ │ │ + ldrsheq r5, [lr], #-170 @ 0xffffff56 │ │ │ │ + mlseq r0, r8, r3, r3 │ │ │ │ + ldrsbeq r5, [lr], #-170 @ 0xffffff56 │ │ │ │ + subseq r2, lr, r8, asr #17 │ │ │ │ + rsbeq r3, r0, r2, lsr #6 │ │ │ │ + subseq r5, lr, r4, ror #20 │ │ │ │ + rsbeq r3, r0, r6, lsl #6 │ │ │ │ + subseq r5, lr, r8, asr #20 │ │ │ │ + rsbeq r3, r0, r6, ror #5 │ │ │ │ + subseq r5, lr, r8, lsr #20 │ │ │ │ + subseq sp, pc, sl, asr #17 │ │ │ │ + rsbeq r3, r0, sl, lsl r2 │ │ │ │ + subseq r5, lr, ip, asr r9 │ │ │ │ + subseq r6, pc, r4, ror r8 @ │ │ │ │ + rsbeq r3, r0, r4, ror #3 │ │ │ │ + subseq r5, lr, r6, lsr #18 │ │ │ │ + subseq r2, lr, r8, lsl #14 │ │ │ │ + strhteq r3, [r0], #-18 @ 0xffffffee │ │ │ │ + ldrsheq r5, [lr], #-134 @ 0xffffff7a │ │ │ │ + rsbeq r3, r0, r2, lsl #3 │ │ │ │ + subseq r5, lr, r6, asr #17 │ │ │ │ + rsbeq r3, r0, r6, ror #2 │ │ │ │ + subseq r5, lr, sl, lsr #17 │ │ │ │ + @ instruction: 0x005e2698 │ │ │ │ @ instruction: 0xffffc91f │ │ │ │ - mlseq r0, r6, r3, r3 │ │ │ │ - strhteq r3, [r0], #-62 @ 0xffffffc2 │ │ │ │ - rsbeq r3, r0, ip, asr #1 │ │ │ │ - subseq r5, lr, r0, lsl r8 │ │ │ │ - mlseq r0, lr, r0, r3 │ │ │ │ - subseq r5, lr, r2, ror #15 │ │ │ │ - rsbeq r3, r0, r4, rrx │ │ │ │ - subseq r5, lr, r8, lsr #15 │ │ │ │ - rsbeq r3, r0, r8, lsr r0 │ │ │ │ - subseq r5, lr, ip, ror r7 │ │ │ │ - subseq r1, lr, r2, lsr r0 │ │ │ │ - rsbeq r3, r0, r2 │ │ │ │ - subseq r5, lr, r6, asr #14 │ │ │ │ - ldrdeq r2, [r0], #-246 @ 0xffffff0a @ │ │ │ │ - subseq r5, lr, sl, lsl r7 │ │ │ │ - strhteq r2, [r0], #-250 @ 0xffffff06 │ │ │ │ - ldrsheq r5, [lr], #-110 @ 0xffffff92 │ │ │ │ - mlseq r0, r0, pc, r2 @ │ │ │ │ - ldrsbeq r5, [lr], #-100 @ 0xffffff9c │ │ │ │ - rsbeq r3, r0, ip, asr #4 │ │ │ │ - rsbeq r2, r0, sl, asr #30 │ │ │ │ - subseq r5, lr, lr, lsl #13 │ │ │ │ - rsbeq r2, r0, sl, lsl pc │ │ │ │ - subseq r5, lr, lr, asr r6 │ │ │ │ - strdeq r2, [r0], #-238 @ 0xffffff12 @ │ │ │ │ - subseq r5, lr, r2, asr #12 │ │ │ │ - rsbeq r2, r0, r2, ror #29 │ │ │ │ - subseq r5, lr, r6, lsr #12 │ │ │ │ - strhteq r2, [r0], #-226 @ 0xffffff1e │ │ │ │ - ldrsheq r5, [lr], #-86 @ 0xffffffaa │ │ │ │ - rsbeq r2, r0, r8, lsl #29 │ │ │ │ - subseq r5, lr, ip, asr #11 │ │ │ │ - rsbeq r2, r0, r0, ror #28 │ │ │ │ - subseq r5, lr, r4, lsr #11 │ │ │ │ + mlseq r0, lr, r3, r3 │ │ │ │ + rsbeq r3, r0, r6, asr #7 │ │ │ │ + ldrdeq r3, [r0], #-4 @ │ │ │ │ + subseq r5, lr, r8, lsl r8 │ │ │ │ + rsbeq r3, r0, r6, lsr #1 │ │ │ │ + subseq r5, lr, sl, ror #15 │ │ │ │ + rsbeq r3, r0, ip, rrx │ │ │ │ + ldrheq r5, [lr], #-112 @ 0xffffff90 │ │ │ │ + rsbeq r3, r0, r0, asr #32 │ │ │ │ + subseq r5, lr, r4, lsl #15 │ │ │ │ + subseq r1, lr, sl, lsr r0 │ │ │ │ + rsbeq r3, r0, sl │ │ │ │ + subseq r5, lr, lr, asr #14 │ │ │ │ + ldrdeq r2, [r0], #-254 @ 0xffffff02 @ │ │ │ │ + subseq r5, lr, r2, lsr #14 │ │ │ │ + rsbeq r2, r0, r2, asr #31 │ │ │ │ + subseq r5, lr, r6, lsl #14 │ │ │ │ + mlseq r0, r8, pc, r2 @ │ │ │ │ + ldrsbeq r5, [lr], #-108 @ 0xffffff94 │ │ │ │ + rsbeq r3, r0, r4, asr r2 │ │ │ │ + rsbeq r2, r0, r2, asr pc │ │ │ │ + @ instruction: 0x005e5696 │ │ │ │ + rsbeq r2, r0, r2, lsr #30 │ │ │ │ + subseq r5, lr, r6, ror #12 │ │ │ │ + rsbeq r2, r0, r6, lsl #30 │ │ │ │ + subseq r5, lr, sl, asr #12 │ │ │ │ + rsbeq r2, r0, sl, ror #29 │ │ │ │ + subseq r5, lr, lr, lsr #12 │ │ │ │ + strhteq r2, [r0], #-234 @ 0xffffff16 │ │ │ │ + ldrsheq r5, [lr], #-94 @ 0xffffffa2 │ │ │ │ + mlseq r0, r0, lr, r2 │ │ │ │ + ldrsbeq r5, [lr], #-84 @ 0xffffffac │ │ │ │ + rsbeq r2, r0, r8, ror #28 │ │ │ │ + subseq r5, lr, ip, lsr #11 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ blhi 2bbe60 >::_M_default_append(unsigned int)@@Base+0x3929c> │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x0088f8cc │ │ │ │ @ instruction: 0x4606b093 │ │ │ │ bls 9921dc │ │ │ │ @@ -505514,32 +505514,32 @@ │ │ │ │ ldmibls r9, {r1, r3, r4, r7, r8, fp, ip, pc} │ │ │ │ svccc 0x00c99999 │ │ │ │ teqcc r3, #-872415232 @ 0xcc000000 │ │ │ │ svccc 0x00d33333 │ │ │ │ rsbeq lr, r9, r8, asr #32 │ │ │ │ @ instruction: 0x000011b8 │ │ │ │ rsbeq lr, r9, r4, lsl r0 │ │ │ │ - rsbeq r2, r0, sl, lsl #27 │ │ │ │ - subseq ip, pc, r2, ror #7 │ │ │ │ - rsbeq r2, r0, sl, lsl #21 │ │ │ │ - subseq r5, lr, lr, asr #3 │ │ │ │ - rsbeq r2, r0, r2, ror sl │ │ │ │ - ldrheq r5, [lr], #-22 @ 0xffffffea │ │ │ │ - rsbeq r2, r0, sl, asr sl │ │ │ │ - @ instruction: 0x005e519e │ │ │ │ - rsbeq r2, r0, sl, lsl #24 │ │ │ │ - rsbeq r2, r0, ip, ror #23 │ │ │ │ - ldrdeq r2, [r0], #-130 @ 0xffffff7e @ │ │ │ │ - subseq r5, lr, r6, lsl r0 │ │ │ │ - strhteq r2, [r0], #-138 @ 0xffffff76 │ │ │ │ - ldrsheq r4, [lr], #-254 @ 0xffffff02 │ │ │ │ - rsbeq r2, r0, r2, lsr #17 │ │ │ │ - subseq r4, lr, r6, ror #31 │ │ │ │ - rsbeq r2, r0, sl, lsl #17 │ │ │ │ - subseq r4, lr, lr, asr #31 │ │ │ │ + mlseq r0, r2, sp, r2 │ │ │ │ + subseq ip, pc, sl, ror #7 │ │ │ │ + mlseq r0, r2, sl, r2 │ │ │ │ + ldrsbeq r5, [lr], #-22 @ 0xffffffea │ │ │ │ + rsbeq r2, r0, sl, ror sl │ │ │ │ + ldrheq r5, [lr], #-30 @ 0xffffffe2 │ │ │ │ + rsbeq r2, r0, r2, ror #20 │ │ │ │ + subseq r5, lr, r6, lsr #3 │ │ │ │ + rsbeq r2, r0, r2, lsl ip │ │ │ │ + strdeq r2, [r0], #-180 @ 0xffffff4c @ │ │ │ │ + ldrdeq r2, [r0], #-138 @ 0xffffff76 @ │ │ │ │ + subseq r5, lr, lr, lsl r0 │ │ │ │ + rsbeq r2, r0, r2, asr #17 │ │ │ │ + subseq r5, lr, r6 │ │ │ │ + rsbeq r2, r0, sl, lsr #17 │ │ │ │ + subseq r4, lr, lr, ror #31 │ │ │ │ + mlseq r0, r2, r8, r2 │ │ │ │ + ldrsbeq r4, [lr], #-246 @ 0xffffff0a │ │ │ │ ldrdne pc, [ip], -sl @ │ │ │ │ vmin.u8 d20, d14, d16 │ │ │ │ stmdacs r1, {r0, r4, r7, fp, ip, sp, lr, pc} │ │ │ │ ldmib r8, {r1, r3, r5, r8, ip, lr, pc}^ │ │ │ │ addsmi r2, r3, #-1744830464 @ 0x98000000 │ │ │ │ @ instruction: 0xf8d8bf18 │ │ │ │ mulle r5, r4, r0 │ │ │ │ @@ -505813,23 +505813,23 @@ │ │ │ │ andlt lr, sp, #3489792 @ 0x354000 │ │ │ │ ldmdavs fp, {r3, r9, ip, pc}^ │ │ │ │ @ instruction: 0xf8d56c29 │ │ │ │ ldcvs 0, cr9, [sl], {68} @ 0x44 │ │ │ │ ldrvs r1, [sl], #-2130 @ 0xfffff7ae │ │ │ │ stmdbls r6, {r1, r3, r4, r6, sl, fp, sp, lr} │ │ │ │ andeq lr, r9, #67584 @ 0x10800 │ │ │ │ - blvs 89a478 │ │ │ │ + blvs 89a478 │ │ │ │ tstvs sl, #5373952 @ 0x520000 │ │ │ │ stmdbls r8, {r1, r3, r4, r6, r8, r9, fp, sp, lr} │ │ │ │ andeq lr, fp, #67584 @ 0x10800 │ │ │ │ blvs fe89a088 │ │ │ │ blvs ffc4746c │ │ │ │ blvs ff89a190 │ │ │ │ andeq lr, r1, #67584 @ 0x10800 │ │ │ │ - bvs 89a298 │ │ │ │ + bvs 89a298 │ │ │ │ andsvs r1, sl, #1179648 @ 0x120000 │ │ │ │ bl 151bca0 │ │ │ │ subsvs r0, sl, #536870912 @ 0x20000000 │ │ │ │ bl 69b9a8 │ │ │ │ orrsvs r0, sl, lr, lsl #4 │ │ │ │ bl 141bab0 │ │ │ │ bicsvs r0, sl, r2, lsl #4 │ │ │ │ @@ -506068,47 +506068,47 @@ │ │ │ │ @ instruction: 0x709cf8d4 │ │ │ │ strge lr, [lr, #-2525] @ 0xfffff623 │ │ │ │ blcc 127d1b8 │ │ │ │ svclt 0x0000e659 │ │ │ │ ... │ │ │ │ @ instruction: 0x47ae147b │ │ │ │ svccc 0x00847ae1 │ │ │ │ - strhteq r2, [r0], #-146 @ 0xffffff6e │ │ │ │ - mlseq r0, r2, r7, r2 │ │ │ │ - ldrsbeq r4, [lr], #-228 @ 0xffffff1c │ │ │ │ - rsbeq r2, r0, ip, lsr r9 │ │ │ │ - strhteq r2, [r0], #-102 @ 0xffffff9a │ │ │ │ - ldrsheq r4, [lr], #-216 @ 0xffffff28 │ │ │ │ - mlseq r0, sl, r6, r2 │ │ │ │ - ldrsbeq r4, [lr], #-220 @ 0xffffff24 │ │ │ │ - rsbeq r2, r0, r6, asr r8 │ │ │ │ - rsbeq r2, r0, r4, lsl #16 │ │ │ │ - rsbeq r2, r0, r4, ror r5 │ │ │ │ - ldrheq r4, [lr], #-198 @ 0xffffff3a │ │ │ │ - rsbeq r2, r0, r6, asr r5 │ │ │ │ - @ instruction: 0x005e4c96 │ │ │ │ - rsbeq r2, r0, r2, lsr r5 │ │ │ │ - subseq r4, lr, r2, ror ip │ │ │ │ - rsbeq r2, r0, r2, lsl r5 │ │ │ │ - subseq r4, lr, r2, asr ip │ │ │ │ - strdeq r2, [r0], #-64 @ 0xffffffc0 @ │ │ │ │ - subseq r4, lr, r2, lsr ip │ │ │ │ - ldrdeq r2, [r0], #-64 @ 0xffffffc0 @ │ │ │ │ - subseq r4, lr, r2, lsl ip │ │ │ │ - rsbeq r2, r0, lr, lsl #13 │ │ │ │ - mlseq r0, r2, r4, r2 │ │ │ │ - ldrsbeq r4, [lr], #-178 @ 0xffffff4e │ │ │ │ - rsbeq r2, r0, r4, lsr #8 │ │ │ │ - subseq r4, lr, lr, ror #22 │ │ │ │ - rsbeq r2, r0, r8, lsr #8 │ │ │ │ - rsbeq r2, r0, r6, lsl r2 │ │ │ │ - subseq r4, lr, r8, asr r9 │ │ │ │ - rsbeq sl, r4, r2, asr r9 │ │ │ │ - rsbeq r2, r0, lr, lsl r0 │ │ │ │ - subseq r4, lr, r2, ror #14 │ │ │ │ + strhteq r2, [r0], #-154 @ 0xffffff66 │ │ │ │ + mlseq r0, sl, r7, r2 │ │ │ │ + ldrsbeq r4, [lr], #-236 @ 0xffffff14 │ │ │ │ + rsbeq r2, r0, r4, asr #18 │ │ │ │ + strhteq r2, [r0], #-110 @ 0xffffff92 │ │ │ │ + subseq r4, lr, r0, lsl #28 │ │ │ │ + rsbeq r2, r0, r2, lsr #13 │ │ │ │ + subseq r4, lr, r4, ror #27 │ │ │ │ + rsbeq r2, r0, lr, asr r8 │ │ │ │ + rsbeq r2, r0, ip, lsl #16 │ │ │ │ + rsbeq r2, r0, ip, ror r5 │ │ │ │ + ldrheq r4, [lr], #-206 @ 0xffffff32 │ │ │ │ + rsbeq r2, r0, lr, asr r5 │ │ │ │ + @ instruction: 0x005e4c9e │ │ │ │ + rsbeq r2, r0, sl, lsr r5 │ │ │ │ + subseq r4, lr, sl, ror ip │ │ │ │ + rsbeq r2, r0, sl, lsl r5 │ │ │ │ + subseq r4, lr, sl, asr ip │ │ │ │ + strdeq r2, [r0], #-72 @ 0xffffffb8 @ │ │ │ │ + subseq r4, lr, sl, lsr ip │ │ │ │ + ldrdeq r2, [r0], #-72 @ 0xffffffb8 @ │ │ │ │ + subseq r4, lr, sl, lsl ip │ │ │ │ + mlseq r0, r6, r6, r2 │ │ │ │ + mlseq r0, sl, r4, r2 │ │ │ │ + ldrsbeq r4, [lr], #-186 @ 0xffffff46 │ │ │ │ + rsbeq r2, r0, ip, lsr #8 │ │ │ │ + subseq r4, lr, r6, ror fp │ │ │ │ + rsbeq r2, r0, r0, lsr r4 │ │ │ │ + rsbeq r2, r0, lr, lsl r2 │ │ │ │ + subseq r4, lr, r0, ror #18 │ │ │ │ + rsbeq sl, r4, sl, asr r9 │ │ │ │ + rsbeq r2, r0, r6, lsr #32 │ │ │ │ + subseq r4, lr, sl, ror #14 │ │ │ │ movwcs lr, #27093 @ 0x69d5 │ │ │ │ @ instruction: 0xf1732a01 │ │ │ │ @ instruction: 0xf6bf0300 │ │ │ │ @ instruction: 0xe757af56 │ │ │ │ ldr r2, [r0, -r6, lsl #4]! │ │ │ │ @ instruction: 0x46394891 │ │ │ │ andcc r4, ip, r8, ror r4 │ │ │ │ @@ -506251,28 +506251,28 @@ │ │ │ │ blcs 39d5dc │ │ │ │ ldmdbge r7, {r0, r1, r2, r3, r4, r5, r6, sl, ip, sp, lr, pc} │ │ │ │ svclt 0x0000e72a │ │ │ │ andhi pc, r0, pc, lsr #7 │ │ │ │ @ instruction: 0xffffffff │ │ │ │ @ instruction: 0xffffffff │ │ │ │ ... │ │ │ │ - rsbeq r1, r0, r0, lsl #30 │ │ │ │ - subseq r4, lr, r2, asr #12 │ │ │ │ - rsbeq r1, r0, r4, lsr #29 │ │ │ │ - subseq r4, lr, r8, ror #11 │ │ │ │ - rsbeq r1, r0, sl, ror #27 │ │ │ │ - subseq r4, lr, r4, lsr r5 │ │ │ │ - strhteq r1, [r0], #-214 @ 0xffffff2a │ │ │ │ - ldrsheq r4, [lr], #-74 @ 0xffffffb6 │ │ │ │ - rsbeq r1, r0, r2, asr sp │ │ │ │ - @ instruction: 0x005e4494 │ │ │ │ - rsbeq r1, r0, r2, lsr sp │ │ │ │ - subseq r4, lr, r4, ror r4 │ │ │ │ - rsbeq r1, r0, r4, lsl sp │ │ │ │ - subseq r4, lr, r6, asr r4 │ │ │ │ + rsbeq r1, r0, r8, lsl #30 │ │ │ │ + subseq r4, lr, sl, asr #12 │ │ │ │ + rsbeq r1, r0, ip, lsr #29 │ │ │ │ + ldrsheq r4, [lr], #-80 @ 0xffffffb0 │ │ │ │ + strdeq r1, [r0], #-210 @ 0xffffff2e @ │ │ │ │ + subseq r4, lr, ip, lsr r5 │ │ │ │ + strhteq r1, [r0], #-222 @ 0xffffff22 │ │ │ │ + subseq r4, lr, r2, lsl #10 │ │ │ │ + rsbeq r1, r0, sl, asr sp │ │ │ │ + @ instruction: 0x005e449c │ │ │ │ + rsbeq r1, r0, sl, lsr sp │ │ │ │ + subseq r4, lr, ip, ror r4 │ │ │ │ + rsbeq r1, r0, ip, lsl sp │ │ │ │ + subseq r4, lr, lr, asr r4 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x0098f8cc │ │ │ │ addslt r4, r1, r3, ror #27 │ │ │ │ ldrmi r4, [fp], r3, ror #25 │ │ │ │ movwcs r4, #9341 @ 0x247d │ │ │ │ @@ -506499,22 +506499,22 @@ │ │ │ │ @ instruction: 0xf6164478 │ │ │ │ strb pc, [pc, pc, lsr #16]! @ │ │ │ │ andhi pc, r0, pc, lsr #7 │ │ │ │ ... │ │ │ │ ldrdeq ip, [r9], #-244 @ 0xffffff0c @ │ │ │ │ @ instruction: 0x000011b8 │ │ │ │ rsbeq ip, r9, r6, lsr #31 │ │ │ │ - ldrdeq r1, [r0], #-210 @ 0xffffff2e @ │ │ │ │ - rsbeq r1, r0, sl, ror sp │ │ │ │ - rsbeq r1, r0, ip, ror #20 │ │ │ │ - ldrheq r4, [lr], #-16 │ │ │ │ - rsbeq r1, r0, r4, lsr #18 │ │ │ │ - subseq r4, lr, r6, rrx │ │ │ │ - rsbeq r1, r0, r6, lsl #18 │ │ │ │ - subseq r4, lr, r8, asr #32 │ │ │ │ + ldrdeq r1, [r0], #-218 @ 0xffffff26 @ │ │ │ │ + rsbeq r1, r0, r2, lsl #27 │ │ │ │ + rsbeq r1, r0, r4, ror sl │ │ │ │ + ldrheq r4, [lr], #-24 @ 0xffffffe8 │ │ │ │ + rsbeq r1, r0, ip, lsr #18 │ │ │ │ + subseq r4, lr, lr, rrx │ │ │ │ + rsbeq r1, r0, lr, lsl #18 │ │ │ │ + subseq r4, lr, r0, asr r0 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ blhi 33d2b0 >::_M_default_append(unsigned int)@@Base+0xba6ec> │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x0080f8cc │ │ │ │ @ instruction: 0x4691b093 │ │ │ │ strcs pc, [r8], #2271 @ 0x8df │ │ │ │ @@ -506806,28 +506806,28 @@ │ │ │ │ stc2l 6, cr15, [r8, #84] @ 0x54 │ │ │ │ mvnscc pc, #79 @ 0x4f │ │ │ │ svclt 0x0000e5e1 │ │ │ │ ... │ │ │ │ strdeq ip, [r9], #-188 @ 0xffffff44 @ │ │ │ │ @ instruction: 0x000011b8 │ │ │ │ strhteq ip, [r9], #-186 @ 0xffffff46 │ │ │ │ - strhteq r1, [r0], #-124 @ 0xffffff84 │ │ │ │ - subseq r3, lr, r0, lsl #30 │ │ │ │ - mlseq r0, lr, r7, r1 │ │ │ │ - subseq r3, lr, r2, ror #29 │ │ │ │ - rsbeq r1, r0, lr, asr r9 │ │ │ │ - rsbeq r1, r0, r6, lsl #10 │ │ │ │ - subseq r3, lr, sl, asr #24 │ │ │ │ - rsbeq r1, r0, r6, asr #13 │ │ │ │ - strhteq r1, [r0], #-76 @ 0xffffffb4 │ │ │ │ - subseq r3, lr, r0, lsl #24 │ │ │ │ - rsbeq r1, r0, r8, asr r4 │ │ │ │ - @ instruction: 0x005e3b9c │ │ │ │ - rsbeq r1, r0, r8, lsr r4 │ │ │ │ - subseq r3, lr, sl, ror fp │ │ │ │ + rsbeq r1, r0, r4, asr #15 │ │ │ │ + subseq r3, lr, r8, lsl #30 │ │ │ │ + rsbeq r1, r0, r6, lsr #15 │ │ │ │ + subseq r3, lr, sl, ror #29 │ │ │ │ + rsbeq r1, r0, r6, ror #18 │ │ │ │ + rsbeq r1, r0, lr, lsl #10 │ │ │ │ + subseq r3, lr, r2, asr ip │ │ │ │ + rsbeq r1, r0, lr, asr #13 │ │ │ │ + rsbeq r1, r0, r4, asr #9 │ │ │ │ + subseq r3, lr, r8, lsl #24 │ │ │ │ + rsbeq r1, r0, r0, ror #8 │ │ │ │ + subseq r3, lr, r4, lsr #23 │ │ │ │ + rsbeq r1, r0, r0, asr #8 │ │ │ │ + subseq r3, lr, r2, lsl #23 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x0098f8cc │ │ │ │ addslt r4, r1, sl, ror #24 │ │ │ │ ldrmi r4, [r9], sl, ror #18 │ │ │ │ movwcs r4, #9340 @ 0x247c │ │ │ │ @@ -506934,18 +506934,18 @@ │ │ │ │ @ instruction: 0xf6154628 │ │ │ │ blls 3417a0 >::_M_default_append(unsigned int)@@Base+0xbebdc> │ │ │ │ @ instruction: 0xf60fe740 │ │ │ │ svclt 0x0000e950 │ │ │ │ rsbeq ip, r9, r0, lsr #14 │ │ │ │ @ instruction: 0x000011b8 │ │ │ │ strdeq ip, [r9], #-108 @ 0xffffff94 @ │ │ │ │ - rsbeq r1, r0, r6, lsl #5 │ │ │ │ - subseq r3, lr, sl, asr #19 │ │ │ │ - rsbeq r1, r0, r8, asr #4 │ │ │ │ - @ instruction: 0x005e3994 │ │ │ │ + rsbeq r1, r0, lr, lsl #5 │ │ │ │ + ldrsbeq r3, [lr], #-146 @ 0xffffff6e │ │ │ │ + rsbeq r1, r0, r0, asr r2 │ │ │ │ + @ instruction: 0x005e399c │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x0078f8cc │ │ │ │ ldmdbcs r8, {r0, r1, r2, r3, r4, r6, r7, fp, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf8dfb099 │ │ │ │ smladcs r0, r8, r9, r3 │ │ │ │ @@ -507525,133 +507525,133 @@ │ │ │ │ svcvc 0x00efffff │ │ │ │ ... │ │ │ │ subsmi r0, r9, r0 │ │ │ │ andeq r0, r0, r2, lsr r0 │ │ │ │ andeq r0, r0, r0 │ │ │ │ rsbeq ip, r9, r4, asr #10 │ │ │ │ @ instruction: 0x000011b8 │ │ │ │ - strhteq r1, [r0], #-62 @ 0xffffffc2 │ │ │ │ + rsbeq r1, r0, r6, asr #7 │ │ │ │ @ instruction: 0xffffe459 │ │ │ │ - rsbeq r1, r0, r8, lsr r1 │ │ │ │ - rsbeq r1, r0, sl, lsl #9 │ │ │ │ + rsbeq r1, r0, r0, asr #2 │ │ │ │ + mlseq r0, r2, r4, r1 │ │ │ │ @ instruction: 0xffffab35 │ │ │ │ @ instruction: 0xffffabbb │ │ │ │ @ instruction: 0xfffff471 │ │ │ │ - subseq ip, pc, lr, lsr #8 │ │ │ │ - ldrdeq r1, [r0], #-6 @ │ │ │ │ - subseq r3, lr, r8, lsl r8 │ │ │ │ - strhteq r1, [r0], #-10 │ │ │ │ - ldrsheq r3, [lr], #-124 @ 0xffffff84 │ │ │ │ + subseq ip, pc, r6, lsr r4 @ │ │ │ │ + ldrdeq r1, [r0], #-14 @ │ │ │ │ + subseq r3, lr, r0, lsr #16 │ │ │ │ + rsbeq r1, r0, r2, asr #1 │ │ │ │ + subseq r3, lr, r4, lsl #16 │ │ │ │ rsbeq ip, r9, r6, lsl #8 │ │ │ │ - rsbeq r1, r0, ip, ror r0 │ │ │ │ - ldrheq r3, [lr], #-126 @ 0xffffff82 │ │ │ │ + rsbeq r1, r0, r4, lsl #1 │ │ │ │ + subseq r3, lr, r6, asr #15 │ │ │ │ @ instruction: 0xffffa83d │ │ │ │ @ instruction: 0xfffffc79 │ │ │ │ - subseq ip, pc, lr, ror r3 @ │ │ │ │ + subseq ip, pc, r6, lsl #7 │ │ │ │ @ instruction: 0xffffb205 │ │ │ │ @ instruction: 0xffffb29f │ │ │ │ @ instruction: 0xffffbf89 │ │ │ │ - subseq ip, pc, r2, asr #6 │ │ │ │ - ldrdeq r0, [r0], #-252 @ 0xffffff04 @ │ │ │ │ - subseq r3, lr, lr, lsl r7 │ │ │ │ - strhteq r0, [r0], #-254 @ 0xffffff02 │ │ │ │ - subseq r3, lr, r0, lsl #14 │ │ │ │ + subseq ip, pc, sl, asr #6 │ │ │ │ + rsbeq r0, r0, r4, ror #31 │ │ │ │ + subseq r3, lr, r6, lsr #14 │ │ │ │ + rsbeq r0, r0, r6, asr #31 │ │ │ │ + subseq r3, lr, r8, lsl #14 │ │ │ │ @ instruction: 0xffffa98f │ │ │ │ @ instruction: 0xffffadf9 │ │ │ │ - ldrheq fp, [pc], #-42 @ │ │ │ │ + subseq fp, pc, r2, asr #5 │ │ │ │ @ instruction: 0xffff8c35 │ │ │ │ @ instruction: 0xffffa397 │ │ │ │ @ instruction: 0xffffb10d │ │ │ │ @ instruction: 0xffffb15f │ │ │ │ @ instruction: 0xffffb997 │ │ │ │ - rsbeq r9, r2, sl, lsl #8 │ │ │ │ - rsbeq r0, r0, r2, lsl pc │ │ │ │ - subseq r3, lr, r4, asr r6 │ │ │ │ - strdeq r0, [r0], #-228 @ 0xffffff1c @ │ │ │ │ - subseq r3, lr, r6, lsr r6 │ │ │ │ - subseq ip, pc, r0, lsl #4 │ │ │ │ - rsbeq r1, r0, r2, lsr #4 │ │ │ │ - rsbeq r0, r0, sl, lsl #29 │ │ │ │ - subseq r3, lr, ip, asr #11 │ │ │ │ + rsbeq r9, r2, r2, lsl r4 │ │ │ │ + rsbeq r0, r0, sl, lsl pc │ │ │ │ + subseq r3, lr, ip, asr r6 │ │ │ │ + strdeq r0, [r0], #-236 @ 0xffffff14 @ │ │ │ │ + subseq r3, lr, lr, lsr r6 │ │ │ │ + subseq ip, pc, r8, lsl #4 │ │ │ │ + rsbeq r1, r0, sl, lsr #4 │ │ │ │ + mlseq r0, r2, lr, r0 │ │ │ │ + ldrsbeq r3, [lr], #-84 @ 0xffffffac │ │ │ │ @ instruction: 0xffffae99 │ │ │ │ @ instruction: 0xffffa84b │ │ │ │ @ instruction: 0xffffa633 │ │ │ │ - ldrsheq ip, [pc], #-26 @ │ │ │ │ - rsbeq r0, r0, r0, lsr #28 │ │ │ │ - subseq r3, lr, r2, ror #10 │ │ │ │ - rsbeq r0, r0, r4, lsl #28 │ │ │ │ - subseq r3, lr, r4, asr #10 │ │ │ │ - rsbeq r0, r0, r0, ror #27 │ │ │ │ - subseq r3, lr, r0, lsr #10 │ │ │ │ + subseq ip, pc, r2, lsl #4 │ │ │ │ + rsbeq r0, r0, r8, lsr #28 │ │ │ │ + subseq r3, lr, sl, ror #10 │ │ │ │ + rsbeq r0, r0, ip, lsl #28 │ │ │ │ + subseq r3, lr, ip, asr #10 │ │ │ │ + rsbeq r0, r0, r8, ror #27 │ │ │ │ + subseq r3, lr, r8, lsr #10 │ │ │ │ @ instruction: 0xffffacb7 │ │ │ │ @ instruction: 0xffffacd1 │ │ │ │ - subseq ip, pc, r0, ror #2 │ │ │ │ - rsbeq r0, r0, r8, lsl #27 │ │ │ │ - subseq r3, lr, sl, asr #9 │ │ │ │ + subseq ip, pc, r8, ror #2 │ │ │ │ + mlseq r0, r0, sp, r0 │ │ │ │ + ldrsbeq r3, [lr], #-66 @ 0xffffffbe │ │ │ │ @ instruction: 0xffffa179 │ │ │ │ @ instruction: 0xffffb98b │ │ │ │ @ instruction: 0xfffff48d │ │ │ │ - subseq r7, pc, ip, lsr #14 │ │ │ │ - rsbeq r0, r0, r8, lsr #26 │ │ │ │ - subseq r3, lr, sl, ror #8 │ │ │ │ - rsbeq r0, r0, ip, ror #29 │ │ │ │ - rsbeq r1, r0, r8, lsl #1 │ │ │ │ - subseq ip, pc, r4, lsr #1 │ │ │ │ - strhteq r0, [r0], #-204 @ 0xffffff34 │ │ │ │ - ldrsheq r3, [lr], #-62 @ 0xffffffc2 │ │ │ │ + subseq r7, pc, r4, lsr r7 @ │ │ │ │ + rsbeq r0, r0, r0, lsr sp │ │ │ │ + subseq r3, lr, r2, ror r4 │ │ │ │ + strdeq r0, [r0], #-228 @ 0xffffff1c @ │ │ │ │ + mlseq r0, r0, r0, r1 │ │ │ │ + subseq ip, pc, ip, lsr #1 │ │ │ │ + rsbeq r0, r0, r4, asr #25 │ │ │ │ + subseq r3, lr, r6, lsl #8 │ │ │ │ @ instruction: 0xffffa075 │ │ │ │ @ instruction: 0xffffa6db │ │ │ │ - subseq ip, pc, r8, lsr #1 │ │ │ │ - rsbeq r0, r0, r0, ror #24 │ │ │ │ - subseq r3, lr, r2, lsr #7 │ │ │ │ - subseq ip, pc, ip, asr r0 @ │ │ │ │ - ldrdeq r0, [r0], #-254 @ 0xffffff02 @ │ │ │ │ + ldrheq ip, [pc], #-0 @ │ │ │ │ + rsbeq r0, r0, r8, ror #24 │ │ │ │ + subseq r3, lr, sl, lsr #7 │ │ │ │ + subseq ip, pc, r4, rrx │ │ │ │ + rsbeq r0, r0, r6, ror #31 │ │ │ │ muleq r0, r9, pc @ │ │ │ │ - ldrdeq r0, [r0], #-188 @ 0xffffff44 @ │ │ │ │ - subseq r3, lr, lr, lsl r3 │ │ │ │ + rsbeq r0, r0, r4, ror #23 │ │ │ │ + subseq r3, lr, r6, lsr #6 │ │ │ │ @ instruction: 0xffffa113 │ │ │ │ - rsbeq r0, r0, sl, lsr #23 │ │ │ │ - subseq r3, lr, ip, ror #5 │ │ │ │ + strhteq r0, [r0], #-178 @ 0xffffff4e │ │ │ │ + ldrsheq r3, [lr], #-36 @ 0xffffffdc │ │ │ │ @ instruction: 0xffffb21d │ │ │ │ - rsbeq r0, r0, r8, ror fp │ │ │ │ - ldrheq r3, [lr], #-44 @ 0xffffffd4 │ │ │ │ + rsbeq r0, r0, r0, lsl #23 │ │ │ │ + subseq r3, lr, r4, asr #5 │ │ │ │ @ instruction: 0xffff9b77 │ │ │ │ - rsbeq r0, r0, ip, asr #22 │ │ │ │ - @ instruction: 0x005e3290 │ │ │ │ + rsbeq r0, r0, r4, asr fp │ │ │ │ + @ instruction: 0x005e3298 │ │ │ │ @ instruction: 0xffff9933 │ │ │ │ - rsbeq r0, r0, r0, lsr #22 │ │ │ │ - subseq r3, lr, r4, ror #4 │ │ │ │ - ldrheq r5, [pc], #-244 @ │ │ │ │ - rsbeq r0, r0, lr, ror #29 │ │ │ │ - rsbeq r0, r0, r2, asr #21 │ │ │ │ - subseq r3, lr, r6, lsl #4 │ │ │ │ - ldrheq fp, [pc], #-246 @ │ │ │ │ - strhteq r0, [r0], #-232 @ 0xffffff18 │ │ │ │ - rsbeq r0, r0, r0, ror sl │ │ │ │ - ldrheq r3, [lr], #-20 @ 0xffffffec │ │ │ │ - @ instruction: 0x005fbf9c │ │ │ │ - rsbeq r0, r0, r0, lsl #29 │ │ │ │ - rsbeq r0, r0, r0, lsr #20 │ │ │ │ - subseq r3, lr, r4, ror #2 │ │ │ │ - subseq fp, pc, r6, lsr #31 │ │ │ │ - rsbeq r0, r0, r4, asr lr │ │ │ │ - ldrdeq r0, [r0], #-148 @ 0xffffff6c @ │ │ │ │ - subseq r3, lr, r8, lsl r1 │ │ │ │ - rsbeq r0, r0, r6, lsr lr │ │ │ │ - rsbeq r0, r0, sl, asr lr │ │ │ │ - mlseq r0, r0, r9, r0 │ │ │ │ - ldrsbeq r3, [lr], #-4 │ │ │ │ - rsbeq r0, r0, r8, asr lr │ │ │ │ - rsbeq r0, r0, sl, lsr #28 │ │ │ │ - rsbeq r0, r0, ip, lsr r9 │ │ │ │ - subseq r3, lr, r0, lsl #1 │ │ │ │ - rsbeq r0, r0, r2, lsr #18 │ │ │ │ - subseq r3, lr, r6, rrx │ │ │ │ - rsbeq r0, r0, r8, lsl #18 │ │ │ │ - subseq r3, lr, ip, asr #32 │ │ │ │ + rsbeq r0, r0, r8, lsr #22 │ │ │ │ + subseq r3, lr, ip, ror #4 │ │ │ │ + ldrheq r5, [pc], #-252 @ │ │ │ │ + strdeq r0, [r0], #-230 @ 0xffffff1a @ │ │ │ │ + rsbeq r0, r0, sl, asr #21 │ │ │ │ + subseq r3, lr, lr, lsl #4 │ │ │ │ + ldrheq fp, [pc], #-254 @ │ │ │ │ + rsbeq r0, r0, r0, asr #29 │ │ │ │ + rsbeq r0, r0, r8, ror sl │ │ │ │ + ldrheq r3, [lr], #-28 @ 0xffffffe4 │ │ │ │ + subseq fp, pc, r4, lsr #31 │ │ │ │ + rsbeq r0, r0, r8, lsl #29 │ │ │ │ + rsbeq r0, r0, r8, lsr #20 │ │ │ │ + subseq r3, lr, ip, ror #2 │ │ │ │ + subseq fp, pc, lr, lsr #31 │ │ │ │ + rsbeq r0, r0, ip, asr lr │ │ │ │ + ldrdeq r0, [r0], #-156 @ 0xffffff64 @ │ │ │ │ + subseq r3, lr, r0, lsr #2 │ │ │ │ + rsbeq r0, r0, lr, lsr lr │ │ │ │ + rsbeq r0, r0, r2, ror #28 │ │ │ │ + mlseq r0, r8, r9, r0 │ │ │ │ + ldrsbeq r3, [lr], #-12 │ │ │ │ + rsbeq r0, r0, r0, ror #28 │ │ │ │ + rsbeq r0, r0, r2, lsr lr │ │ │ │ + rsbeq r0, r0, r4, asr #18 │ │ │ │ + subseq r3, lr, r8, lsl #1 │ │ │ │ + rsbeq r0, r0, sl, lsr #18 │ │ │ │ + subseq r3, lr, lr, rrx │ │ │ │ + rsbeq r0, r0, r0, lsl r9 │ │ │ │ + subseq r3, lr, r4, asr r0 │ │ │ │ @ instruction: 0xf1054ad0 │ │ │ │ ldmibmi r0, {r5, r6, r7, r8, r9}^ │ │ │ │ ldrbtmi r4, [sl], #-1584 @ 0xfffff9d0 │ │ │ │ blne ff2fe64c │ │ │ │ ldc 4, cr4, [pc, #484] @ 2031b8 │ │ │ │ stmib sp, {r2, r6, r7, r8, r9, fp}^ │ │ │ │ cdp 7, 11, cr7, cr7, cr1, {0} │ │ │ │ @@ -507852,63 +507852,63 @@ │ │ │ │ svccc 0x00b99999 │ │ │ │ stclne 13, cr9, [r9, #-332]! @ 0xfffffeb4 │ │ │ │ svccc 0x00b206b0 │ │ │ │ andeq r0, r0, r0 │ │ │ │ subsmi r0, r9, r0 │ │ │ │ bl 913fb4 │ │ │ │ svccc 0x005a36e2 │ │ │ │ - subseq fp, pc, lr, lsl sp @ │ │ │ │ - rsbeq r0, r0, r0, lsl #24 │ │ │ │ - strhteq r0, [r0], #-104 @ 0xffffff98 │ │ │ │ - ldrsheq r2, [lr], #-220 @ 0xffffff24 │ │ │ │ - subseq fp, pc, r2, asr #25 │ │ │ │ - ldrdeq r0, [r0], #-180 @ 0xffffff4c @ │ │ │ │ - rsbeq r0, r0, r0, ror r6 │ │ │ │ - ldrheq r2, [lr], #-212 @ 0xffffff2c │ │ │ │ - rsbeq r0, r0, r4, asr r6 │ │ │ │ - @ instruction: 0x005e2d96 │ │ │ │ - rsbeq r0, r0, r8, lsr r6 │ │ │ │ - subseq r2, lr, sl, ror sp │ │ │ │ - subseq fp, pc, sl, asr #27 │ │ │ │ - rsbeq r0, r0, ip, ror #22 │ │ │ │ - rsbeq r0, r0, lr, ror #11 │ │ │ │ - subseq r2, lr, r2, lsr sp │ │ │ │ - subseq fp, pc, r4, ror #28 │ │ │ │ - rsbeq r0, r0, r6, asr fp │ │ │ │ - subseq fp, pc, r2, ror #27 │ │ │ │ - rsbeq r0, r0, sl, lsr #11 │ │ │ │ - subseq r2, lr, lr, ror #25 │ │ │ │ - subseq fp, pc, r2, lsr #28 │ │ │ │ - rsbeq r0, r0, ip, lsr #22 │ │ │ │ - rsbeq r0, r0, r4, ror #10 │ │ │ │ - subseq r2, lr, r8, lsr #25 │ │ │ │ - subseq fp, pc, r0, asr lr @ │ │ │ │ - strdeq r0, [r0], #-174 @ 0xffffff52 @ │ │ │ │ - rsbeq r0, r0, lr, lsl r5 │ │ │ │ - subseq r2, lr, r2, ror #24 │ │ │ │ - subseq fp, pc, lr, ror #28 │ │ │ │ - ldrdeq r0, [r0], #-172 @ 0xffffff54 @ │ │ │ │ - ldrdeq r0, [r0], #-72 @ 0xffffffb8 @ │ │ │ │ - subseq r2, lr, ip, lsl ip │ │ │ │ - subseq fp, pc, r2, ror lr @ │ │ │ │ - strhteq r0, [r0], #-164 @ 0xffffff5c │ │ │ │ - mlseq r0, ip, r4, r0 │ │ │ │ - subseq r2, lr, r0, ror #23 │ │ │ │ - @ instruction: 0x005fbe9a │ │ │ │ - mlseq r0, ip, sl, r0 │ │ │ │ - rsbeq r0, r0, r0, ror #8 │ │ │ │ - subseq r2, lr, r4, lsr #23 │ │ │ │ - subseq ip, pc, r2, lsr #13 │ │ │ │ - rsbeq r0, r0, r0, lsl #21 │ │ │ │ - rsbeq r0, r0, r4, lsr #8 │ │ │ │ - subseq r2, lr, r8, ror #22 │ │ │ │ - subseq ip, pc, sl, lsl #12 │ │ │ │ - rsbeq r0, r0, r4, ror #20 │ │ │ │ - rsbeq r0, r0, r6, ror #7 │ │ │ │ - subseq r2, lr, sl, lsr #22 │ │ │ │ + subseq fp, pc, r6, lsr #26 │ │ │ │ + rsbeq r0, r0, r8, lsl #24 │ │ │ │ + rsbeq r0, r0, r0, asr #13 │ │ │ │ + subseq r2, lr, r4, lsl #28 │ │ │ │ + subseq fp, pc, sl, asr #25 │ │ │ │ + ldrdeq r0, [r0], #-188 @ 0xffffff44 @ │ │ │ │ + rsbeq r0, r0, r8, ror r6 │ │ │ │ + ldrheq r2, [lr], #-220 @ 0xffffff24 │ │ │ │ + rsbeq r0, r0, ip, asr r6 │ │ │ │ + @ instruction: 0x005e2d9e │ │ │ │ + rsbeq r0, r0, r0, asr #12 │ │ │ │ + subseq r2, lr, r2, lsl #27 │ │ │ │ + ldrsbeq fp, [pc], #-210 @ │ │ │ │ + rsbeq r0, r0, r4, ror fp │ │ │ │ + strdeq r0, [r0], #-86 @ 0xffffffaa @ │ │ │ │ + subseq r2, lr, sl, lsr sp │ │ │ │ + subseq fp, pc, ip, ror #28 │ │ │ │ + rsbeq r0, r0, lr, asr fp │ │ │ │ + subseq fp, pc, sl, ror #27 │ │ │ │ + strhteq r0, [r0], #-82 @ 0xffffffae │ │ │ │ + ldrsheq r2, [lr], #-198 @ 0xffffff3a │ │ │ │ + subseq fp, pc, sl, lsr #28 │ │ │ │ + rsbeq r0, r0, r4, lsr fp │ │ │ │ + rsbeq r0, r0, ip, ror #10 │ │ │ │ + ldrheq r2, [lr], #-192 @ 0xffffff40 │ │ │ │ + subseq fp, pc, r8, asr lr @ │ │ │ │ + rsbeq r0, r0, r6, lsl #22 │ │ │ │ + rsbeq r0, r0, r6, lsr #10 │ │ │ │ + subseq r2, lr, sl, ror #24 │ │ │ │ + subseq fp, pc, r6, ror lr @ │ │ │ │ + rsbeq r0, r0, r4, ror #21 │ │ │ │ + rsbeq r0, r0, r0, ror #9 │ │ │ │ + subseq r2, lr, r4, lsr #24 │ │ │ │ + subseq fp, pc, sl, ror lr @ │ │ │ │ + strhteq r0, [r0], #-172 @ 0xffffff54 │ │ │ │ + rsbeq r0, r0, r4, lsr #9 │ │ │ │ + subseq r2, lr, r8, ror #23 │ │ │ │ + subseq fp, pc, r2, lsr #29 │ │ │ │ + rsbeq r0, r0, r4, lsr #21 │ │ │ │ + rsbeq r0, r0, r8, ror #8 │ │ │ │ + subseq r2, lr, ip, lsr #23 │ │ │ │ + subseq ip, pc, sl, lsr #13 │ │ │ │ + rsbeq r0, r0, r8, lsl #21 │ │ │ │ + rsbeq r0, r0, ip, lsr #8 │ │ │ │ + subseq r2, lr, r0, ror fp │ │ │ │ + subseq ip, pc, r2, lsl r6 @ │ │ │ │ + rsbeq r0, r0, ip, ror #20 │ │ │ │ + rsbeq r0, r0, lr, ror #7 │ │ │ │ + subseq r2, lr, r2, lsr fp │ │ │ │ tstcs r1, r0, lsl #14 │ │ │ │ @ instruction: 0xf5054ae5 │ │ │ │ stmib sp, {r1, r2, r4, r7, r8, r9, ip, sp, lr}^ │ │ │ │ ldrtmi r1, [r0], -r0, lsl #14 │ │ │ │ ldrbtmi r4, [sl], #-2531 @ 0xfffff61d │ │ │ │ strvc lr, [r2, -sp, asr #19] │ │ │ │ vqshl.u32 q2, , │ │ │ │ @@ -508131,66 +508131,66 @@ │ │ │ │ ... │ │ │ │ mrrcvs 12, 2, r9, sl, cr14 │ │ │ │ svccc 0x00ddfd49 │ │ │ │ teqcc r3, #-872415232 @ 0xcc000000 │ │ │ │ svccc 0x00d33333 │ │ │ │ ldmibls r9, {r1, r3, r4, r7, r8, fp, ip, pc} │ │ │ │ svccc 0x00c99999 │ │ │ │ - subseq fp, pc, sl, asr lr @ │ │ │ │ - rsbeq r0, r0, r4, asr r9 │ │ │ │ - strhteq r0, [r0], #-38 @ 0xffffffda │ │ │ │ - ldrsheq r2, [lr], #-154 @ 0xffffff66 │ │ │ │ - subseq fp, pc, r2, lsr #30 │ │ │ │ + subseq fp, pc, r2, ror #28 │ │ │ │ + rsbeq r0, r0, ip, asr r9 │ │ │ │ + strhteq r0, [r0], #-46 @ 0xffffffd2 │ │ │ │ + subseq r2, lr, r2, lsl #20 │ │ │ │ + subseq fp, pc, sl, lsr #30 │ │ │ │ + rsbeq r0, r0, r8, asr #18 │ │ │ │ + rsbeq r0, r0, r8, ror r2 │ │ │ │ + ldrheq r2, [lr], #-156 @ 0xffffff64 │ │ │ │ + rsbeq r0, r0, r0, lsr r9 │ │ │ │ + subseq fp, pc, lr, lsr pc @ │ │ │ │ + rsbeq r0, r0, r2, lsr r2 │ │ │ │ + subseq r2, lr, r6, ror r9 │ │ │ │ + rsbeq r0, r0, r6, lsl #18 │ │ │ │ + subseq fp, pc, ip, asr pc @ │ │ │ │ + rsbeq r0, r0, ip, ror #3 │ │ │ │ + subseq r2, lr, r0, lsr r9 │ │ │ │ + @ instruction: 0x005fc090 │ │ │ │ + rsbeq r0, r0, r2, ror #17 │ │ │ │ + rsbeq r0, r0, r6, lsr #3 │ │ │ │ + subseq r2, lr, sl, ror #17 │ │ │ │ + rsbeq r0, r0, r0, asr #17 │ │ │ │ + rsbeq r0, r0, lr, lsl #18 │ │ │ │ + rsbeq r0, r0, sl, ror #2 │ │ │ │ + subseq r2, lr, lr, lsr #17 │ │ │ │ + strdeq r0, [r0], #-138 @ 0xffffff76 @ │ │ │ │ rsbeq r0, r0, r0, asr #18 │ │ │ │ - rsbeq r0, r0, r0, ror r2 │ │ │ │ - ldrheq r2, [lr], #-148 @ 0xffffff6c │ │ │ │ + rsbeq r0, r0, r4, lsr #2 │ │ │ │ + subseq r2, lr, r8, ror #16 │ │ │ │ rsbeq r0, r0, r8, lsr #18 │ │ │ │ - subseq fp, pc, r6, lsr pc @ │ │ │ │ - rsbeq r0, r0, sl, lsr #4 │ │ │ │ - subseq r2, lr, lr, ror #18 │ │ │ │ - strdeq r0, [r0], #-142 @ 0xffffff72 @ │ │ │ │ - subseq fp, pc, r4, asr pc @ │ │ │ │ - rsbeq r0, r0, r4, ror #3 │ │ │ │ - subseq r2, lr, r8, lsr #18 │ │ │ │ - subseq ip, pc, r8, lsl #1 │ │ │ │ - ldrdeq r0, [r0], #-138 @ 0xffffff76 @ │ │ │ │ - mlseq r0, lr, r1, r0 │ │ │ │ - subseq r2, lr, r2, ror #17 │ │ │ │ - strhteq r0, [r0], #-136 @ 0xffffff78 │ │ │ │ - rsbeq r0, r0, r6, lsl #18 │ │ │ │ - rsbeq r0, r0, r2, ror #2 │ │ │ │ - subseq r2, lr, r6, lsr #17 │ │ │ │ - strdeq r0, [r0], #-130 @ 0xffffff7e @ │ │ │ │ - rsbeq r0, r0, r8, lsr r9 │ │ │ │ - rsbeq r0, r0, ip, lsl r1 │ │ │ │ - subseq r2, lr, r0, ror #16 │ │ │ │ - rsbeq r0, r0, r0, lsr #18 │ │ │ │ - rsbeq r0, r0, r6, asr r9 │ │ │ │ - ldrdeq r0, [r0], #-6 @ │ │ │ │ - subseq r2, lr, sl, lsl r8 │ │ │ │ - rsbeq r0, r0, lr, lsr r9 │ │ │ │ - rsbeq r0, r0, r8, lsl #19 │ │ │ │ - mlseq r0, r0, r0, r0 │ │ │ │ - ldrsbeq r2, [lr], #-116 @ 0xffffff8c │ │ │ │ - rsbeq r0, r0, r0, ror r9 │ │ │ │ - rsbeq r0, r0, r2, asr #19 │ │ │ │ - rsbeq r0, r0, sl, asr #32 │ │ │ │ - subseq r2, lr, lr, lsl #15 │ │ │ │ - @ instruction: 0x005fbf92 │ │ │ │ - rsbeq r0, r0, r4, lsr #19 │ │ │ │ - rsbeq r0, r0, sl │ │ │ │ - subseq r2, lr, lr, asr #14 │ │ │ │ - subseq ip, pc, ip, lsl r0 @ │ │ │ │ - mlseq r0, r2, r9, r0 │ │ │ │ - subseq pc, pc, lr, asr #31 │ │ │ │ - subseq r2, lr, r2, lsl r7 │ │ │ │ - @ instruction: 0x005fc09c │ │ │ │ - rsbeq r0, r0, lr, ror r9 │ │ │ │ - @ instruction: 0x005fff90 │ │ │ │ - ldrsbeq r2, [lr], #-100 @ 0xffffff9c │ │ │ │ + rsbeq r0, r0, lr, asr r9 │ │ │ │ + ldrdeq r0, [r0], #-14 @ │ │ │ │ + subseq r2, lr, r2, lsr #16 │ │ │ │ + rsbeq r0, r0, r6, asr #18 │ │ │ │ + mlseq r0, r0, r9, r0 │ │ │ │ + mlseq r0, r8, r0, r0 │ │ │ │ + ldrsbeq r2, [lr], #-124 @ 0xffffff84 │ │ │ │ + rsbeq r0, r0, r8, ror r9 │ │ │ │ + rsbeq r0, r0, sl, asr #19 │ │ │ │ + rsbeq r0, r0, r2, asr r0 │ │ │ │ + @ instruction: 0x005e2796 │ │ │ │ + @ instruction: 0x005fbf9a │ │ │ │ + rsbeq r0, r0, ip, lsr #19 │ │ │ │ + rsbeq r0, r0, r2, lsl r0 │ │ │ │ + subseq r2, lr, r6, asr r7 │ │ │ │ + subseq ip, pc, r4, lsr #32 │ │ │ │ + mlseq r0, sl, r9, r0 │ │ │ │ + ldrsbeq pc, [pc], #-246 @ │ │ │ │ + subseq r2, lr, sl, lsl r7 │ │ │ │ + subseq ip, pc, r4, lsr #1 │ │ │ │ + rsbeq r0, r0, r6, lsl #19 │ │ │ │ + @ instruction: 0x005fff98 │ │ │ │ + ldrsbeq r2, [lr], #-108 @ 0xffffff94 │ │ │ │ @ instruction: 0xf5054a6d │ │ │ │ stmdbmi sp!, {r7, r8, r9, ip, sp, lr}^ │ │ │ │ blcs 23f31c │ │ │ │ ldrbtmi r9, [sl], #-0 │ │ │ │ blne 1b7eec4 │ │ │ │ ldc 4, cr4, [pc, #484] @ 203a30 │ │ │ │ ldrtmi r0, [r0], -r6, ror #22 │ │ │ │ @@ -508292,40 +508292,40 @@ │ │ │ │ ldrbtmi r4, [r8], #-1569 @ 0xfffff9df │ │ │ │ blx a41224 │ │ │ │ mrclt 7, 0, APSR_nzcv, cr5, cr14, {7} │ │ │ │ andhi pc, r0, pc, lsr #7 │ │ │ │ ... │ │ │ │ ldmibls r9, {r1, r3, r4, r7, r8, fp, ip, pc} │ │ │ │ svccc 0x00b99999 │ │ │ │ - subseq fp, pc, r6, lsr #31 │ │ │ │ - rsbeq r0, r0, r4, asr r8 │ │ │ │ - subseq pc, pc, r4, asr #28 │ │ │ │ - subseq r2, lr, r8, lsl #11 │ │ │ │ - subseq fp, pc, r0, asr #31 │ │ │ │ - rsbeq r0, r0, sl, lsr #16 │ │ │ │ - ldrsheq pc, [pc], #-222 @ │ │ │ │ - subseq r2, lr, r2, asr #10 │ │ │ │ - @ instruction: 0x005fc09c │ │ │ │ - rsbeq r0, r0, sl, lsl #16 │ │ │ │ - subseq pc, pc, r2, asr #27 │ │ │ │ - subseq r2, lr, r6, lsl #10 │ │ │ │ - strdeq r0, [r0], #-116 @ 0xffffff8c @ │ │ │ │ - rsbeq r0, r0, sl, lsr #16 │ │ │ │ - subseq pc, pc, r6, lsl #27 │ │ │ │ - subseq r2, lr, sl, asr #9 │ │ │ │ - rsbeq r0, r0, sl, lsl #16 │ │ │ │ - rsbeq r0, r0, r4, lsl #17 │ │ │ │ - subseq pc, pc, lr, lsr sp @ │ │ │ │ - subseq r2, lr, r2, lsl #9 │ │ │ │ + subseq fp, pc, lr, lsr #31 │ │ │ │ + rsbeq r0, r0, ip, asr r8 │ │ │ │ + subseq pc, pc, ip, asr #28 │ │ │ │ + @ instruction: 0x005e2590 │ │ │ │ + subseq fp, pc, r8, asr #31 │ │ │ │ + rsbeq r0, r0, r2, lsr r8 │ │ │ │ + subseq pc, pc, r6, lsl #28 │ │ │ │ + subseq r2, lr, sl, asr #10 │ │ │ │ + subseq ip, pc, r4, lsr #1 │ │ │ │ + rsbeq r0, r0, r2, lsl r8 │ │ │ │ + subseq pc, pc, sl, asr #27 │ │ │ │ + subseq r2, lr, lr, lsl #10 │ │ │ │ + strdeq r0, [r0], #-124 @ 0xffffff84 @ │ │ │ │ + rsbeq r0, r0, r2, lsr r8 │ │ │ │ + subseq pc, pc, lr, lsl #27 │ │ │ │ + ldrsbeq r2, [lr], #-66 @ 0xffffffbe │ │ │ │ + rsbeq r0, r0, r2, lsl r8 │ │ │ │ + rsbeq r0, r0, ip, lsl #17 │ │ │ │ + subseq pc, pc, r6, asr #26 │ │ │ │ + subseq r2, lr, sl, lsl #9 │ │ │ │ @ instruction: 0xffff84f3 │ │ │ │ @ instruction: 0xffff7a03 │ │ │ │ - rsbeq r0, r0, r2, ror #16 │ │ │ │ - ldrsheq pc, [pc], #-196 @ │ │ │ │ - subseq pc, pc, r6, ror #25 │ │ │ │ - subseq r2, lr, sl, lsr #8 │ │ │ │ + rsbeq r0, r0, sl, ror #16 │ │ │ │ + ldrsheq pc, [pc], #-204 @ │ │ │ │ + subseq pc, pc, lr, ror #25 │ │ │ │ + subseq r2, lr, r2, lsr r4 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ bl fed5ac5c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strdlt r0, [r3], r0 @ │ │ │ │ stc2 7, cr15, [r4, #-1016]! @ 0xfffffc08 │ │ │ │ stmdacs r1, {r0, r1, r9, sl, lr} │ │ │ │ ldrmi sp, [r8], -r2, lsl #2 │ │ │ │ @@ -508335,16 +508335,16 @@ │ │ │ │ andcc r4, ip, r8, ror r4 │ │ │ │ @ instruction: 0xf908f614 │ │ │ │ stmdbls r1, {r0, r2, fp, lr} │ │ │ │ @ instruction: 0xf6144478 │ │ │ │ blls 28219c >::_M_realloc_append(int const&)@@Base+0xd08> │ │ │ │ andlt r4, r3, r8, lsl r6 │ │ │ │ svclt 0x0000bd00 │ │ │ │ - subseq pc, pc, ip, lsr #24 │ │ │ │ - subseq r2, lr, r0, ror r3 │ │ │ │ + subseq pc, pc, r4, lsr ip @ │ │ │ │ + subseq r2, lr, r8, ror r3 │ │ │ │ andeq r0, r0, r0 │ │ │ │ ldrdcs pc, [r4], r0 @ │ │ │ │ ldrdne pc, [r4], r1 @ │ │ │ │ @ instruction: 0x0181f892 │ │ │ │ @ instruction: 0x3181f891 │ │ │ │ svceq 0x0003f010 │ │ │ │ movweq pc, #12291 @ 0x3003 @ │ │ │ │ @@ -508387,16 +508387,16 @@ │ │ │ │ andcc r4, ip, r8, ror r4 │ │ │ │ @ instruction: 0xf8a0f614 │ │ │ │ stmdbls r1, {r0, r2, fp, lr} │ │ │ │ @ instruction: 0xf6144478 │ │ │ │ blls 2820cc >::_M_realloc_append(int const&)@@Base+0xc38> │ │ │ │ andlt r4, r2, r8, lsl r6 │ │ │ │ svclt 0x0000bd10 │ │ │ │ - strdeq r0, [r0], #-104 @ 0xffffff98 @ │ │ │ │ - subseq r2, lr, r0, lsr #5 │ │ │ │ + rsbeq r0, r0, r0, lsl #14 │ │ │ │ + subseq r2, lr, r8, lsr #5 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl fed5ad78 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ bmi 9c7ac0 │ │ │ │ blmi 9efda8 │ │ │ │ ldrbtmi r4, [sl], #-1541 @ 0xfffff9fb │ │ │ │ strmi r4, [ip], -r8, lsl #12 │ │ │ │ @@ -508426,15 +508426,15 @@ │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ mrsle r0, LR_svc │ │ │ │ andlt r2, r9, r1 │ │ │ │ @ instruction: 0xf60dbd30 │ │ │ │ svclt 0x0000ed9c │ │ │ │ rsbeq sl, r9, sl, lsl #29 │ │ │ │ @ instruction: 0x000011b8 │ │ │ │ - strhteq r0, [r0], #-106 @ 0xffffff96 │ │ │ │ + rsbeq r0, r0, r2, asr #13 │ │ │ │ rsbeq sl, r9, r0, lsr lr │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00c0f8cc │ │ │ │ strmi fp, [r1], r7, lsl #1 │ │ │ │ @ instruction: 0xf1b2460c │ │ │ │ @@ -508859,16 +508859,16 @@ │ │ │ │ adcsvs pc, r2, r9, lsl #10 │ │ │ │ blvs 23f8c8 │ │ │ │ blvc 2bf700 >::_M_default_append(unsigned int)@@Base+0x3cb3c> │ │ │ │ blvc ff37fd94 │ │ │ │ blx 63fe8c │ │ │ │ str sp, [r1, -r7, asr #21]! │ │ │ │ ... │ │ │ │ - ldrsbeq pc, [pc], #-252 @ │ │ │ │ - rsbeq r0, r0, ip, lsl r0 │ │ │ │ + subseq pc, pc, r4, ror #31 │ │ │ │ + rsbeq r0, r0, r4, lsr #32 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ blhi 63f79c │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x0078f8cc │ │ │ │ bcc 63fb14 │ │ │ │ addlt r6, r9, fp, asr #21 │ │ │ │ @@ -509908,41 +509908,41 @@ │ │ │ │ @ instruction: 0x460e463c │ │ │ │ str r4, [r3, r7, asr #12]! │ │ │ │ andhi pc, r0, pc, lsr #7 │ │ │ │ ... │ │ │ │ ldrdeq sl, [r9], #-32 @ 0xffffffe0 @ │ │ │ │ @ instruction: 0x000011b8 │ │ │ │ rsbeq sl, r9, r6, ror r2 │ │ │ │ - subseq pc, pc, r8, ror sl @ │ │ │ │ + subseq pc, pc, r0, lsl #21 │ │ │ │ @ instruction: 0xfffff27b │ │ │ │ - subseq pc, pc, r4, ror #18 │ │ │ │ - subseq r1, lr, sl, lsl #10 │ │ │ │ - subseq pc, pc, r6, lsl r9 @ │ │ │ │ - ldrheq r1, [lr], #-76 @ 0xffffffb4 │ │ │ │ - subseq pc, pc, sl, ror #17 │ │ │ │ - @ instruction: 0x005e1490 │ │ │ │ - subseq pc, pc, ip, asr #17 │ │ │ │ - subseq r1, lr, r2, ror r4 │ │ │ │ - subseq pc, pc, lr, lsr #17 │ │ │ │ - subseq r1, lr, r4, asr r4 │ │ │ │ - subseq pc, pc, sl, asr r8 @ │ │ │ │ - subseq pc, pc, r2, asr #15 │ │ │ │ - subseq pc, pc, lr, lsr #13 │ │ │ │ - ldrsbeq pc, [pc], #-74 @ │ │ │ │ - subseq r1, lr, r0, lsl #1 │ │ │ │ - subseq pc, pc, r8, lsr #9 │ │ │ │ - subseq r1, lr, lr, asr #32 │ │ │ │ - subseq pc, pc, sl, lsl #9 │ │ │ │ - subseq r1, lr, r0, lsr r0 │ │ │ │ - subseq pc, pc, lr, ror #8 │ │ │ │ - subseq r1, lr, r4, lsl r0 │ │ │ │ - subseq pc, pc, sl, ror #8 │ │ │ │ - subseq pc, pc, sl, asr r3 @ │ │ │ │ - @ instruction: 0x005ff090 │ │ │ │ - subseq r0, lr, r8, lsr ip │ │ │ │ + subseq pc, pc, ip, ror #18 │ │ │ │ + subseq r1, lr, r2, lsl r5 │ │ │ │ + subseq pc, pc, lr, lsl r9 @ │ │ │ │ + subseq r1, lr, r4, asr #9 │ │ │ │ + ldrsheq pc, [pc], #-130 @ │ │ │ │ + @ instruction: 0x005e1498 │ │ │ │ + ldrsbeq pc, [pc], #-132 @ │ │ │ │ + subseq r1, lr, sl, ror r4 │ │ │ │ + ldrheq pc, [pc], #-134 @ │ │ │ │ + subseq r1, lr, ip, asr r4 │ │ │ │ + subseq pc, pc, r2, ror #16 │ │ │ │ + subseq pc, pc, sl, asr #15 │ │ │ │ + ldrheq pc, [pc], #-102 @ │ │ │ │ + subseq pc, pc, r2, ror #9 │ │ │ │ + subseq r1, lr, r8, lsl #1 │ │ │ │ + ldrheq pc, [pc], #-64 @ │ │ │ │ + subseq r1, lr, r6, asr r0 │ │ │ │ + @ instruction: 0x005ff492 │ │ │ │ + subseq r1, lr, r8, lsr r0 │ │ │ │ + subseq pc, pc, r6, ror r4 @ │ │ │ │ + subseq r1, lr, ip, lsl r0 │ │ │ │ + subseq pc, pc, r2, ror r4 @ │ │ │ │ + subseq pc, pc, r2, ror #6 │ │ │ │ + @ instruction: 0x005ff098 │ │ │ │ + subseq r0, lr, r0, asr #24 │ │ │ │ vmla.i8 d25, d0, d6 │ │ │ │ ldmdals pc, {r0, r1, r2, r5, r9, sl, sp, lr} @ │ │ │ │ @ instruction: 0xf88cf37f │ │ │ │ vmax.u16 d4, d15, d16 │ │ │ │ @ instruction: 0xf8dffffd │ │ │ │ stmdbls ip, {r2, r4, r5, r6, r7, fp, ip, sp} │ │ │ │ ldrbtmi r2, [fp], #-516 @ 0xfffffdfc │ │ │ │ @@ -510510,18 +510510,18 @@ │ │ │ │ blls 3a5d14 │ │ │ │ movwcc r9, #6668 @ 0x1a0c │ │ │ │ addsmi r9, r3, #402653184 @ 0x18000000 │ │ │ │ mcrge 4, 3, pc, cr4, cr15, {3} @ │ │ │ │ mvn r9, r9, lsr #22 │ │ │ │ andhi pc, r0, pc, lsr #7 │ │ │ │ ... │ │ │ │ - subseq lr, pc, r6, lsr #29 │ │ │ │ - subseq lr, pc, lr, lsr #20 │ │ │ │ - subseq lr, pc, r2, lsl #19 │ │ │ │ - subseq r0, lr, r8, lsr #10 │ │ │ │ + subseq lr, pc, lr, lsr #29 │ │ │ │ + subseq lr, pc, r6, lsr sl @ │ │ │ │ + subseq lr, pc, sl, lsl #19 │ │ │ │ + subseq r0, lr, r0, lsr r5 │ │ │ │ bicsle r2, r8, r0, lsl #30 │ │ │ │ bleq 140178c │ │ │ │ @ instruction: 0x4632991f │ │ │ │ stc 6, cr4, [sp, #128] @ 0x80 │ │ │ │ vqrdmulh.s32 d7, d14, d14 │ │ │ │ ldc 15, cr15, [sp, #532] @ 0x214 │ │ │ │ stmdacs r1, {r1, r2, r3, r8, r9, fp, ip, sp, lr} │ │ │ │ @@ -510840,15 +510840,15 @@ │ │ │ │ blpl 7c1838 │ │ │ │ rscshi pc, lr, #64 @ 0x40 │ │ │ │ bleq 1381aa8 │ │ │ │ @ instruction: 0x46204631 │ │ │ │ blx 1942e7c │ │ │ │ @ instruction: 0xf0402801 │ │ │ │ stmibvs r9!, {r1, r2, r5, r6, r7, r9, pc}^ │ │ │ │ - blls 870a84 │ │ │ │ + blls 870a84 │ │ │ │ vmax.u32 d4, d10, d16 │ │ │ │ stmdacs r1, {r0, r3, r5, r8, sl, fp, ip, sp, lr, pc} │ │ │ │ stclge 4, cr15, [r3, #-252] @ 0xffffff04 │ │ │ │ ldmdami lr!, {r0, r1, r2, r9, sl, lr}^ │ │ │ │ tstpeq r4, r0, asr #12 @ p-variant is OBSOLETE │ │ │ │ andcc r4, ip, r8, ror r4 │ │ │ │ stc2l 6, cr15, [ip, #-68] @ 0xffffffbc │ │ │ │ @@ -510953,46 +510953,46 @@ │ │ │ │ andcc r4, ip, r8, ror r4 │ │ │ │ stc2 6, cr15, [r4], {17} │ │ │ │ @ instruction: 0xf06f4824 │ │ │ │ ldrbtmi r0, [r8], #-264 @ 0xfffffef8 │ │ │ │ ldc2 6, cr15, [lr, #-68]! @ 0xffffffbc │ │ │ │ ldmiblt fp!, {r1, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc}^ │ │ │ │ ... │ │ │ │ - subseq lr, pc, r0, asr #10 │ │ │ │ - subseq r0, lr, r6, ror #1 │ │ │ │ - subseq lr, pc, r6, lsl #10 │ │ │ │ - subseq r0, lr, ip, lsr #1 │ │ │ │ - subseq lr, pc, r0, asr #9 │ │ │ │ - subseq r0, lr, r4, rrx │ │ │ │ - subseq lr, pc, ip, ror #8 │ │ │ │ - subseq lr, pc, r4, asr r4 @ │ │ │ │ - subseq lr, pc, r8, lsr #8 │ │ │ │ - @ instruction: 0x005fe292 │ │ │ │ - subseq pc, sp, r6, lsr lr @ │ │ │ │ - subseq lr, pc, r0, ror #4 │ │ │ │ - subseq pc, sp, r8, lsl #28 │ │ │ │ - subseq lr, pc, r4, asr #4 │ │ │ │ - subseq pc, sp, sl, ror #27 │ │ │ │ - subseq lr, pc, sl, lsr #4 │ │ │ │ - ldrsbeq pc, [sp], #-208 @ 0xffffff30 @ │ │ │ │ - subseq lr, pc, r0, asr r0 @ │ │ │ │ - ldrsheq pc, [sp], #-184 @ 0xffffff48 @ │ │ │ │ - subseq lr, pc, r8 │ │ │ │ - subseq sp, pc, r0, asr #31 │ │ │ │ - subseq pc, sp, r6, ror #22 │ │ │ │ - subseq sp, pc, r2, lsr #31 │ │ │ │ - subseq pc, sp, r8, asr #22 │ │ │ │ - subseq sp, pc, r2, lsl #31 │ │ │ │ - subseq pc, sp, sl, lsr #22 │ │ │ │ - subseq sp, pc, ip, asr pc @ │ │ │ │ - subseq pc, sp, r4, lsl #22 │ │ │ │ - subseq sp, pc, r0, asr #30 │ │ │ │ - subseq pc, sp, r8, ror #21 │ │ │ │ - subseq sp, pc, r0, asr #29 │ │ │ │ - subseq pc, sp, r6, ror #20 │ │ │ │ + subseq lr, pc, r8, asr #10 │ │ │ │ + subseq r0, lr, lr, ror #1 │ │ │ │ + subseq lr, pc, lr, lsl #10 │ │ │ │ + ldrheq r0, [lr], #-4 │ │ │ │ + subseq lr, pc, r8, asr #9 │ │ │ │ + subseq r0, lr, ip, rrx │ │ │ │ + subseq lr, pc, r4, ror r4 @ │ │ │ │ + subseq lr, pc, ip, asr r4 @ │ │ │ │ + subseq lr, pc, r0, lsr r4 @ │ │ │ │ + @ instruction: 0x005fe29a │ │ │ │ + subseq pc, sp, lr, lsr lr @ │ │ │ │ + subseq lr, pc, r8, ror #4 │ │ │ │ + subseq pc, sp, r0, lsl lr @ │ │ │ │ + subseq lr, pc, ip, asr #4 │ │ │ │ + ldrsheq pc, [sp], #-210 @ 0xffffff2e @ │ │ │ │ + subseq lr, pc, r2, lsr r2 @ │ │ │ │ + ldrsbeq pc, [sp], #-216 @ 0xffffff28 @ │ │ │ │ + subseq lr, pc, r8, asr r0 @ │ │ │ │ + subseq pc, sp, r0, lsl #24 │ │ │ │ + subseq lr, pc, r0, lsl r0 @ │ │ │ │ + subseq sp, pc, r8, asr #31 │ │ │ │ + subseq pc, sp, lr, ror #22 │ │ │ │ + subseq sp, pc, sl, lsr #31 │ │ │ │ + subseq pc, sp, r0, asr fp @ │ │ │ │ + subseq sp, pc, sl, lsl #31 │ │ │ │ + subseq pc, sp, r2, lsr fp @ │ │ │ │ + subseq sp, pc, r4, ror #30 │ │ │ │ + subseq pc, sp, ip, lsl #22 │ │ │ │ + subseq sp, pc, r8, asr #30 │ │ │ │ + ldrsheq pc, [sp], #-160 @ 0xffffff60 @ │ │ │ │ + subseq sp, pc, r8, asr #29 │ │ │ │ + subseq pc, sp, lr, ror #20 │ │ │ │ streq pc, [r4], #2271 @ 0x8df │ │ │ │ bicseq pc, pc, r0, asr #12 │ │ │ │ andcc r4, ip, r8, ror r4 │ │ │ │ ldc2 6, cr15, [r0], #-68 @ 0xffffffbc │ │ │ │ ldrbteq pc, [r8], #-2271 @ 0xfffff721 @ │ │ │ │ ldrbtmi r4, [r8], #-1593 @ 0xfffff9c7 │ │ │ │ stc2l 6, cr15, [sl], #68 @ 0x44 │ │ │ │ @@ -511027,15 +511027,15 @@ │ │ │ │ adcsmi sp, r1, #234496 @ 0x39400 │ │ │ │ ldclge 6, cr15, [lr], #-1020 @ 0xfffffc04 │ │ │ │ vmax.u16 d4, d12, d16 │ │ │ │ strmi pc, [r6], -r1, asr #20 │ │ │ │ vmax.u16 d4, d12, d16 │ │ │ │ ldmdblt r0, {r0, r1, r4, r7, r9, fp, ip, sp, lr, pc} │ │ │ │ svcvc 0x007af5b6 │ │ │ │ - bls 87d588 │ │ │ │ + bls 87d588 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0x462031ff │ │ │ │ cdp2 3, 6, cr15, cr10, cr10, {1} │ │ │ │ stmdacs r1, {r1, r9, sl, lr} │ │ │ │ ldmibmi r4!, {r2, ip, lr, pc}^ │ │ │ │ ldrbtmi r4, [r9], #-1568 @ 0xfffff9e0 │ │ │ │ @ instruction: 0xf84af31f │ │ │ │ @@ -511275,62 +511275,62 @@ │ │ │ │ @ instruction: 0x46394835 │ │ │ │ @ instruction: 0xf6114478 │ │ │ │ @ instruction: 0xf7fdfabd │ │ │ │ svclt 0x0000bf7a │ │ │ │ andhi pc, r0, pc, lsr #7 │ │ │ │ andeq r0, r0, r0 │ │ │ │ subsmi r0, r9, r0 │ │ │ │ - subseq sp, pc, r8, lsl lr @ │ │ │ │ - ldrheq pc, [sp], #-158 @ 0xffffff62 @ │ │ │ │ - subseq sp, pc, r2, ror #28 │ │ │ │ - subseq sp, pc, lr, lsr #26 │ │ │ │ - ldrsbeq pc, [sp], #-134 @ 0xffffff7a @ │ │ │ │ - subseq sp, pc, lr, ror sp @ │ │ │ │ - subseq sp, pc, r8, asr #25 │ │ │ │ - subseq pc, sp, lr, ror #16 │ │ │ │ - subseq sp, pc, r8, lsr #25 │ │ │ │ - subseq pc, sp, lr, asr #16 │ │ │ │ - subseq sp, pc, lr, lsl #25 │ │ │ │ - subseq pc, sp, r4, lsr r8 @ │ │ │ │ - subseq sp, pc, r4, ror ip @ │ │ │ │ - subseq pc, sp, sl, lsl r8 @ │ │ │ │ - subseq sp, pc, sl, asr ip @ │ │ │ │ - subseq pc, sp, r0, lsl #16 │ │ │ │ - subseq sp, pc, lr, lsr ip @ │ │ │ │ - subseq pc, sp, r4, ror #15 │ │ │ │ - subseq sp, pc, lr, lsl ip @ │ │ │ │ - subseq pc, sp, r6, asr #15 │ │ │ │ - subseq sp, pc, r0, lsl #24 │ │ │ │ - subseq pc, sp, r8, lsr #15 │ │ │ │ - subseq sp, pc, r4, ror #23 │ │ │ │ - subseq pc, sp, ip, lsl #15 │ │ │ │ - subseq sp, pc, sl, asr #23 │ │ │ │ - subseq pc, sp, r0, ror r7 @ │ │ │ │ - subseq sp, pc, lr, lsr #23 │ │ │ │ - subseq pc, sp, r4, asr r7 @ │ │ │ │ - @ instruction: 0x005fdb90 │ │ │ │ - subseq pc, sp, r8, lsr r7 @ │ │ │ │ - subseq sp, pc, lr, lsr fp @ │ │ │ │ - subseq pc, sp, r4, ror #13 │ │ │ │ - subseq sp, pc, r4, lsr #22 │ │ │ │ - subseq pc, sp, sl, asr #13 │ │ │ │ - ldrheq sp, [pc], #-164 @ │ │ │ │ - subseq pc, sp, sl, asr r6 @ │ │ │ │ - @ instruction: 0x005fda96 │ │ │ │ - subseq pc, sp, lr, lsr r6 @ │ │ │ │ - subseq sp, pc, r8, ror sl @ │ │ │ │ - subseq pc, sp, r0, lsr #12 │ │ │ │ - subseq sp, pc, r6, lsl sl @ │ │ │ │ - ldrheq pc, [sp], #-94 @ 0xffffffa2 @ │ │ │ │ - ldrsheq sp, [pc], #-152 @ │ │ │ │ - subseq pc, sp, r0, lsr #11 │ │ │ │ - ldrsbeq sp, [pc], #-154 @ │ │ │ │ - subseq pc, sp, r2, lsl #11 │ │ │ │ - ldrheq sp, [pc], #-156 @ │ │ │ │ - subseq pc, sp, r4, ror #10 │ │ │ │ + subseq sp, pc, r0, lsr #28 │ │ │ │ + subseq pc, sp, r6, asr #19 │ │ │ │ + subseq sp, pc, sl, ror #28 │ │ │ │ + subseq sp, pc, r6, lsr sp @ │ │ │ │ + ldrsbeq pc, [sp], #-142 @ 0xffffff72 @ │ │ │ │ + subseq sp, pc, r6, lsl #27 │ │ │ │ + ldrsbeq sp, [pc], #-192 @ │ │ │ │ + subseq pc, sp, r6, ror r8 @ │ │ │ │ + ldrheq sp, [pc], #-192 @ │ │ │ │ + subseq pc, sp, r6, asr r8 @ │ │ │ │ + @ instruction: 0x005fdc96 │ │ │ │ + subseq pc, sp, ip, lsr r8 @ │ │ │ │ + subseq sp, pc, ip, ror ip @ │ │ │ │ + subseq pc, sp, r2, lsr #16 │ │ │ │ + subseq sp, pc, r2, ror #24 │ │ │ │ + subseq pc, sp, r8, lsl #16 │ │ │ │ + subseq sp, pc, r6, asr #24 │ │ │ │ + subseq pc, sp, ip, ror #15 │ │ │ │ + subseq sp, pc, r6, lsr #24 │ │ │ │ + subseq pc, sp, lr, asr #15 │ │ │ │ + subseq sp, pc, r8, lsl #24 │ │ │ │ + ldrheq pc, [sp], #-112 @ 0xffffff90 @ │ │ │ │ + subseq sp, pc, ip, ror #23 │ │ │ │ + @ instruction: 0x005df794 │ │ │ │ + ldrsbeq sp, [pc], #-178 @ │ │ │ │ + subseq pc, sp, r8, ror r7 @ │ │ │ │ + ldrheq sp, [pc], #-182 @ │ │ │ │ + subseq pc, sp, ip, asr r7 @ │ │ │ │ + @ instruction: 0x005fdb98 │ │ │ │ + subseq pc, sp, r0, asr #14 │ │ │ │ + subseq sp, pc, r6, asr #22 │ │ │ │ + subseq pc, sp, ip, ror #13 │ │ │ │ + subseq sp, pc, ip, lsr #22 │ │ │ │ + ldrsbeq pc, [sp], #-98 @ 0xffffff9e @ │ │ │ │ + ldrheq sp, [pc], #-172 @ │ │ │ │ + subseq pc, sp, r2, ror #12 │ │ │ │ + @ instruction: 0x005fda9e │ │ │ │ + subseq pc, sp, r6, asr #12 │ │ │ │ + subseq sp, pc, r0, lsl #21 │ │ │ │ + subseq pc, sp, r8, lsr #12 │ │ │ │ + subseq sp, pc, lr, lsl sl @ │ │ │ │ + subseq pc, sp, r6, asr #11 │ │ │ │ + subseq sp, pc, r0, lsl #20 │ │ │ │ + subseq pc, sp, r8, lsr #11 │ │ │ │ + subseq sp, pc, r2, ror #19 │ │ │ │ + subseq pc, sp, sl, lsl #11 │ │ │ │ + subseq sp, pc, r4, asr #19 │ │ │ │ + subseq pc, sp, ip, ror #10 │ │ │ │ ldmdami ip!, {r0, r1, r2, r9, sl, lr} │ │ │ │ msreq R9_fiq, r0 │ │ │ │ andcc r4, ip, r8, ror r4 │ │ │ │ @ instruction: 0xf98cf611 │ │ │ │ @ instruction: 0x46394839 │ │ │ │ @ instruction: 0xf6114478 │ │ │ │ @ instruction: 0xf7fdfa47 │ │ │ │ @@ -511384,32 +511384,32 @@ │ │ │ │ ldmdami r6, {r2, r5, r7, r8, sl, sp, lr, pc} │ │ │ │ ldrbtmi r4, [r8], #-1593 @ 0xfffff9c7 │ │ │ │ @ instruction: 0xf611300c │ │ │ │ ldmdami r4, {r0, r5, r8, fp, ip, sp, lr, pc} │ │ │ │ mvnscc pc, pc, asr #32 │ │ │ │ @ instruction: 0xf6114478 │ │ │ │ ldr pc, [r7, #2523] @ 0x9db │ │ │ │ - ldrsbeq sp, [pc], #-128 @ │ │ │ │ - subseq pc, sp, r8, ror r4 @ │ │ │ │ - ldrheq sp, [pc], #-134 @ │ │ │ │ - subseq pc, sp, ip, asr r4 @ │ │ │ │ - @ instruction: 0x005fd89a │ │ │ │ - subseq pc, sp, r0, asr #8 │ │ │ │ - subseq sp, pc, lr, ror r8 @ │ │ │ │ - subseq pc, sp, r4, lsr #8 │ │ │ │ - subseq sp, pc, r4, ror #16 │ │ │ │ - subseq pc, sp, sl, lsl #8 │ │ │ │ - subseq sp, pc, sl, asr #16 │ │ │ │ - ldrsheq pc, [sp], #-48 @ 0xffffffd0 @ │ │ │ │ - subseq sp, pc, lr, lsr #16 │ │ │ │ - ldrsbeq pc, [sp], #-52 @ 0xffffffcc @ │ │ │ │ - subseq sp, pc, r4, lsl r8 @ │ │ │ │ - ldrheq pc, [sp], #-58 @ 0xffffffc6 @ │ │ │ │ - ldrsheq sp, [pc], #-122 @ │ │ │ │ - subseq pc, sp, r0, lsr #7 │ │ │ │ + ldrsbeq sp, [pc], #-136 @ │ │ │ │ + subseq pc, sp, r0, lsl #9 │ │ │ │ + ldrheq sp, [pc], #-142 @ │ │ │ │ + subseq pc, sp, r4, ror #8 │ │ │ │ + subseq sp, pc, r2, lsr #17 │ │ │ │ + subseq pc, sp, r8, asr #8 │ │ │ │ + subseq sp, pc, r6, lsl #17 │ │ │ │ + subseq pc, sp, ip, lsr #8 │ │ │ │ + subseq sp, pc, ip, ror #16 │ │ │ │ + subseq pc, sp, r2, lsl r4 @ │ │ │ │ + subseq sp, pc, r2, asr r8 @ │ │ │ │ + ldrsheq pc, [sp], #-56 @ 0xffffffc8 @ │ │ │ │ + subseq sp, pc, r6, lsr r8 @ │ │ │ │ + ldrsbeq pc, [sp], #-60 @ 0xffffffc4 @ │ │ │ │ + subseq sp, pc, ip, lsl r8 @ │ │ │ │ + subseq pc, sp, r2, asr #7 │ │ │ │ + subseq sp, pc, r2, lsl #16 │ │ │ │ + subseq pc, sp, r8, lsr #7 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00c0f8cc │ │ │ │ strmi fp, [r7], -r7, lsl #1 │ │ │ │ ldrmi r4, [ip], -r8, lsl #12 │ │ │ │ ldc2 2, cr15, [ip], {15} │ │ │ │ @@ -511564,17 +511564,17 @@ │ │ │ │ vldr d3, [r8, #-0] │ │ │ │ vmov.f64 d7, #66 @ 0x3e100000 0.1406250 │ │ │ │ vsqrt.f64 d23, d2 │ │ │ │ ble fec05564 │ │ │ │ stc 7, cr14, [r3, #112] @ 0x70 │ │ │ │ str r5, [pc, -r0, lsl #22] │ │ │ │ ... │ │ │ │ - subseq sp, pc, r2, asr #11 │ │ │ │ - subseq sp, pc, r0, lsl #12 │ │ │ │ - subseq pc, sp, r0, asr r1 @ │ │ │ │ + subseq sp, pc, sl, asr #11 │ │ │ │ + subseq sp, pc, r8, lsl #12 │ │ │ │ + subseq pc, sp, r8, asr r1 @ │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl fed5df48 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fb0 │ │ │ │ strdlt r2, [pc], ip │ │ │ │ usatcc pc, #24, pc, asr #17 @ │ │ │ │ ldrbtmi r4, [sl], #-1542 @ 0xfffff9fa │ │ │ │ @@ -512019,119 +512019,119 @@ │ │ │ │ strtmi r4, [r1], -pc, ror #16 │ │ │ │ @ instruction: 0xf6104478 │ │ │ │ ldrbt pc, [r2], #3307 @ 0xceb @ │ │ │ │ andhi pc, r0, pc, lsr #7 │ │ │ │ ... │ │ │ │ strhteq r7, [r9], #-198 @ 0xffffff3a │ │ │ │ @ instruction: 0x000011b8 │ │ │ │ - subseq sp, pc, ip, lsl #10 │ │ │ │ + subseq sp, pc, r4, lsl r5 @ │ │ │ │ @ instruction: 0xfffffd15 │ │ │ │ - subseq sp, pc, r0, lsl r6 @ │ │ │ │ - subseq sp, pc, lr, lsr #12 │ │ │ │ + subseq sp, pc, r8, lsl r6 @ │ │ │ │ + subseq sp, pc, r6, lsr r6 @ │ │ │ │ @ instruction: 0xffffd949 │ │ │ │ - subseq sp, pc, r8, asr r6 @ │ │ │ │ - subseq sp, pc, ip, ror #11 │ │ │ │ - subseq sp, pc, r2, lsr r4 @ │ │ │ │ - ldrsbeq lr, [sp], #-248 @ 0xffffff08 │ │ │ │ + subseq sp, pc, r0, ror #12 │ │ │ │ + ldrsheq sp, [pc], #-84 @ │ │ │ │ + subseq sp, pc, sl, lsr r4 @ │ │ │ │ + subseq lr, sp, r0, ror #31 │ │ │ │ rsbeq r7, r9, r2, ror #23 │ │ │ │ - ldrsheq sp, [pc], #-54 @ │ │ │ │ - @ instruction: 0x005def9c │ │ │ │ + ldrsheq sp, [pc], #-62 @ │ │ │ │ + subseq lr, sp, r4, lsr #31 │ │ │ │ andeq r0, r0, r3, lsl #15 │ │ │ │ @ instruction: 0xffffcce7 │ │ │ │ - subseq sp, pc, sl, lsr #7 │ │ │ │ - subseq lr, sp, r0, asr pc │ │ │ │ - subseq sp, pc, ip, lsl #7 │ │ │ │ - subseq lr, sp, r2, lsr pc │ │ │ │ + ldrheq sp, [pc], #-50 @ │ │ │ │ + subseq lr, sp, r8, asr pc │ │ │ │ + @ instruction: 0x005fd394 │ │ │ │ + subseq lr, sp, sl, lsr pc │ │ │ │ @ instruction: 0xffffcc3b │ │ │ │ @ instruction: 0xffffcc03 │ │ │ │ - subseq sp, pc, r6, asr #6 │ │ │ │ - subseq lr, sp, ip, ror #29 │ │ │ │ - subseq sp, pc, r8, lsr #6 │ │ │ │ - subseq lr, sp, lr, asr #29 │ │ │ │ - subseq sp, pc, sl, asr r5 @ │ │ │ │ - subseq sp, pc, r4, lsl r5 @ │ │ │ │ - ldrsbeq sp, [pc], #-40 @ │ │ │ │ - subseq lr, sp, lr, ror lr │ │ │ │ - subseq sp, pc, r6, lsr r5 @ │ │ │ │ - subseq sp, pc, ip, asr r5 @ │ │ │ │ - @ instruction: 0x005fd296 │ │ │ │ - subseq lr, sp, ip, lsr lr │ │ │ │ - subseq sp, pc, r8, ror r2 @ │ │ │ │ - subseq lr, sp, ip, lsl lr │ │ │ │ - subseq sp, pc, r0, asr #10 │ │ │ │ - subseq sp, pc, r4, lsl r5 @ │ │ │ │ - subseq sp, pc, ip, lsr #4 │ │ │ │ - ldrsbeq lr, [sp], #-210 @ 0xffffff2e │ │ │ │ - subseq sp, pc, lr, lsl #4 │ │ │ │ - ldrheq lr, [sp], #-210 @ 0xffffff2e │ │ │ │ - subseq r1, pc, lr, ror r7 @ │ │ │ │ - subseq sp, pc, r4, lsl #10 │ │ │ │ - subseq sp, pc, sl, asr #3 │ │ │ │ - subseq lr, sp, r0, ror sp │ │ │ │ - ldrsbeq sp, [pc], #-78 @ │ │ │ │ - subseq sp, pc, ip, lsl #10 │ │ │ │ - subseq sp, pc, r6, ror r1 @ │ │ │ │ - subseq lr, sp, ip, lsl sp │ │ │ │ - subseq sp, pc, ip, lsl #11 │ │ │ │ - subseq sp, pc, ip, asr r5 @ │ │ │ │ - subseq sp, pc, ip, ror #9 │ │ │ │ - subseq sp, pc, sl, lsr #2 │ │ │ │ - ldrsbeq lr, [sp], #-192 @ 0xffffff40 │ │ │ │ - subseq sp, pc, r4, asr #10 │ │ │ │ - subseq sp, pc, r2, ror r5 @ │ │ │ │ - subseq sp, pc, sl, ror #1 │ │ │ │ - @ instruction: 0x005dec92 │ │ │ │ + subseq sp, pc, lr, asr #6 │ │ │ │ + ldrsheq lr, [sp], #-228 @ 0xffffff1c │ │ │ │ + subseq sp, pc, r0, lsr r3 @ │ │ │ │ + ldrsbeq lr, [sp], #-230 @ 0xffffff1a │ │ │ │ subseq sp, pc, r2, ror #10 │ │ │ │ - @ instruction: 0x005fd598 │ │ │ │ - ldrheq sp, [pc], #-0 @ │ │ │ │ - subseq lr, sp, r8, asr ip │ │ │ │ - subseq sp, pc, ip, lsl #11 │ │ │ │ + subseq sp, pc, ip, lsl r5 @ │ │ │ │ + subseq sp, pc, r0, ror #5 │ │ │ │ + subseq lr, sp, r6, lsl #29 │ │ │ │ + subseq sp, pc, lr, lsr r5 @ │ │ │ │ + subseq sp, pc, r4, ror #10 │ │ │ │ + @ instruction: 0x005fd29e │ │ │ │ + subseq lr, sp, r4, asr #28 │ │ │ │ + subseq sp, pc, r0, lsl #5 │ │ │ │ + subseq lr, sp, r4, lsr #28 │ │ │ │ + subseq sp, pc, r8, asr #10 │ │ │ │ + subseq sp, pc, ip, lsl r5 @ │ │ │ │ + subseq sp, pc, r4, lsr r2 @ │ │ │ │ + ldrsbeq lr, [sp], #-218 @ 0xffffff26 │ │ │ │ + subseq sp, pc, r6, lsl r2 @ │ │ │ │ + ldrheq lr, [sp], #-218 @ 0xffffff26 │ │ │ │ + subseq r1, pc, r6, lsl #15 │ │ │ │ + subseq sp, pc, ip, lsl #10 │ │ │ │ + ldrsbeq sp, [pc], #-18 @ │ │ │ │ + subseq lr, sp, r8, ror sp │ │ │ │ + subseq sp, pc, r6, ror #9 │ │ │ │ + subseq sp, pc, r4, lsl r5 @ │ │ │ │ + subseq sp, pc, lr, ror r1 @ │ │ │ │ + subseq lr, sp, r4, lsr #26 │ │ │ │ + @ instruction: 0x005fd594 │ │ │ │ + subseq sp, pc, r4, ror #10 │ │ │ │ + ldrsheq sp, [pc], #-68 @ │ │ │ │ + subseq sp, pc, r2, lsr r1 @ │ │ │ │ + ldrsbeq lr, [sp], #-200 @ 0xffffff38 │ │ │ │ + subseq sp, pc, ip, asr #10 │ │ │ │ + subseq sp, pc, sl, ror r5 @ │ │ │ │ + ldrsheq sp, [pc], #-2 @ │ │ │ │ + @ instruction: 0x005dec9a │ │ │ │ + subseq sp, pc, sl, ror #10 │ │ │ │ + subseq sp, pc, r0, lsr #11 │ │ │ │ + ldrheq sp, [pc], #-8 @ │ │ │ │ + subseq lr, sp, r0, ror #24 │ │ │ │ + @ instruction: 0x005fd594 │ │ │ │ + subseq sp, pc, lr, ror #11 │ │ │ │ + subseq sp, pc, lr, ror r0 @ │ │ │ │ + subseq lr, sp, r6, lsr #24 │ │ │ │ subseq sp, pc, r6, ror #11 │ │ │ │ - subseq sp, pc, r6, ror r0 @ │ │ │ │ - subseq lr, sp, lr, lsl ip │ │ │ │ - ldrsbeq sp, [pc], #-94 @ │ │ │ │ - subseq sp, pc, r8, lsl #12 │ │ │ │ - subseq sp, pc, ip, lsr r0 @ │ │ │ │ - subseq lr, sp, r4, ror #23 │ │ │ │ - ldrsheq sp, [pc], #-92 @ │ │ │ │ - subseq sp, pc, sl, asr #12 │ │ │ │ - subseq sp, pc, r2 │ │ │ │ - subseq lr, sp, sl, lsr #23 │ │ │ │ - subseq sp, pc, lr, lsr r6 @ │ │ │ │ - @ instruction: 0x005fd690 │ │ │ │ - subseq ip, pc, r8, asr #31 │ │ │ │ - subseq lr, sp, r0, ror fp │ │ │ │ - subseq sp, pc, lr, ror r6 @ │ │ │ │ - ldrheq sp, [pc], #-108 @ │ │ │ │ - subseq ip, pc, sl, lsl #31 │ │ │ │ - subseq lr, sp, r2, lsr fp │ │ │ │ - ldrheq sp, [pc], #-102 @ │ │ │ │ - ldrsheq sp, [pc], #-104 @ │ │ │ │ - subseq ip, pc, r0, asr pc @ │ │ │ │ - ldrsheq lr, [sp], #-168 @ 0xffffff58 │ │ │ │ - subseq sp, pc, r8, ror #13 │ │ │ │ - subseq sp, pc, r6, lsr #14 │ │ │ │ - subseq ip, pc, r6, lsl pc @ │ │ │ │ - ldrheq lr, [sp], #-174 @ 0xffffff52 │ │ │ │ - subseq sp, pc, sl, lsl r7 @ │ │ │ │ + subseq sp, pc, r0, lsl r6 @ │ │ │ │ + subseq sp, pc, r4, asr #32 │ │ │ │ + subseq lr, sp, ip, ror #23 │ │ │ │ + subseq sp, pc, r4, lsl #12 │ │ │ │ + subseq sp, pc, r2, asr r6 @ │ │ │ │ + subseq sp, pc, sl │ │ │ │ + ldrheq lr, [sp], #-178 @ 0xffffff4e │ │ │ │ + subseq sp, pc, r6, asr #12 │ │ │ │ + @ instruction: 0x005fd698 │ │ │ │ + ldrsbeq ip, [pc], #-240 @ │ │ │ │ + subseq lr, sp, r8, ror fp │ │ │ │ + subseq sp, pc, r6, lsl #13 │ │ │ │ + subseq sp, pc, r4, asr #13 │ │ │ │ + @ instruction: 0x005fcf92 │ │ │ │ + subseq lr, sp, sl, lsr fp │ │ │ │ + ldrheq sp, [pc], #-110 @ │ │ │ │ + subseq sp, pc, r0, lsl #14 │ │ │ │ + subseq ip, pc, r8, asr pc @ │ │ │ │ + subseq lr, sp, r0, lsl #22 │ │ │ │ + ldrsheq sp, [pc], #-96 @ │ │ │ │ + subseq sp, pc, lr, lsr #14 │ │ │ │ + subseq ip, pc, lr, lsl pc @ │ │ │ │ + subseq lr, sp, r6, asr #21 │ │ │ │ + subseq sp, pc, r2, lsr #14 │ │ │ │ + subseq sp, pc, r8, ror #14 │ │ │ │ + subseq ip, pc, r4, ror #29 │ │ │ │ + subseq lr, sp, ip, lsl #21 │ │ │ │ subseq sp, pc, r0, ror #14 │ │ │ │ - ldrsbeq ip, [pc], #-236 @ │ │ │ │ - subseq lr, sp, r4, lsl #21 │ │ │ │ - subseq sp, pc, r8, asr r7 @ │ │ │ │ - ldrheq sp, [pc], #-118 @ │ │ │ │ - subseq ip, pc, r2, lsr #29 │ │ │ │ - subseq lr, sp, sl, asr #20 │ │ │ │ - @ instruction: 0x005fd79c │ │ │ │ - ldrsbeq sp, [pc], #-126 @ │ │ │ │ - subseq ip, pc, lr, asr lr @ │ │ │ │ - subseq lr, sp, r6, lsl #20 │ │ │ │ - subseq r7, pc, sl, ror #2 │ │ │ │ - subseq sp, pc, r4, asr #15 │ │ │ │ - subseq ip, pc, r8, lsl lr @ │ │ │ │ - subseq lr, sp, r0, asr #19 │ │ │ │ + ldrheq sp, [pc], #-126 @ │ │ │ │ + subseq ip, pc, sl, lsr #29 │ │ │ │ + subseq lr, sp, r2, asr sl │ │ │ │ + subseq sp, pc, r4, lsr #15 │ │ │ │ + subseq sp, pc, r6, ror #15 │ │ │ │ + subseq ip, pc, r6, ror #28 │ │ │ │ + subseq lr, sp, lr, lsl #20 │ │ │ │ + subseq r7, pc, r2, ror r1 @ │ │ │ │ + subseq sp, pc, ip, asr #15 │ │ │ │ + subseq ip, pc, r0, lsr #28 │ │ │ │ + subseq lr, sp, r8, asr #19 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ bl fed5e800 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strdlt r0, [r3], r0 @ │ │ │ │ blx fe8c560a │ │ │ │ stmdacs r1, {r0, r1, r9, sl, lr} │ │ │ │ ldrmi sp, [r8], -r2, lsl #2 │ │ │ │ @@ -512141,16 +512141,16 @@ │ │ │ │ andcc r4, ip, r8, ror r4 │ │ │ │ blx fc4e6a │ │ │ │ stmdbls r1, {r0, r2, fp, lr} │ │ │ │ @ instruction: 0xf6104478 │ │ │ │ blls 2865f8 >::_M_default_append(unsigned int)@@Base+0x3a34> │ │ │ │ andlt r4, r3, r8, lsl r6 │ │ │ │ svclt 0x0000bd00 │ │ │ │ - subseq ip, pc, r4, lsr #24 │ │ │ │ - subseq lr, sp, ip, asr #15 │ │ │ │ + subseq ip, pc, ip, lsr #24 │ │ │ │ + ldrsbeq lr, [sp], #-116 @ 0xffffff8c │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r8 │ │ │ │ bl fed5e84c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0x46080ff8 │ │ │ │ @ instruction: 0xf9c8f21b │ │ │ │ blvc 342cd8 >::_M_default_append(unsigned int)@@Base+0xc0114> │ │ │ │ andcs r4, r1, r3, lsl #12 │ │ │ │ @@ -512196,18 +512196,18 @@ │ │ │ │ @ instruction: 0xf60d2210 │ │ │ │ tstpcs r0, pc, ror #24 @ p-variant is OBSOLETE │ │ │ │ vmin.s16 d4, d11, d16 │ │ │ │ @ instruction: 0xe7dcf971 │ │ │ │ ldmda r0, {r1, r3, r9, sl, ip, sp, lr, pc} │ │ │ │ rsbeq r7, r9, r6, lsl #7 │ │ │ │ @ instruction: 0x000011b8 │ │ │ │ - subseq sp, pc, r4, asr r5 @ │ │ │ │ - subseq lr, sp, r8, lsr r7 │ │ │ │ + subseq sp, pc, ip, asr r5 @ │ │ │ │ + subseq lr, sp, r0, asr #14 │ │ │ │ rsbeq r7, r9, r6, asr #6 │ │ │ │ - subseq sp, pc, ip, lsr #10 │ │ │ │ + subseq sp, pc, r4, lsr r5 @ │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r8 │ │ │ │ bl fed5e930 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strmi r0, [pc], -r8, ror #31 │ │ │ │ vmax.u16 d4, d13, d6 │ │ │ │ bmi d07024 │ │ │ │ vand d18, d0, d0 │ │ │ │ @@ -512249,21 +512249,21 @@ │ │ │ │ @ instruction: 0xf04f480c │ │ │ │ ldrbtmi r3, [r8], #-511 @ 0xfffffe01 │ │ │ │ blx 94501e │ │ │ │ svclt 0x0000e7d9 │ │ │ │ andhi pc, r0, pc, lsr #7 │ │ │ │ @ instruction: 0xffffffff │ │ │ │ @ instruction: 0xffffffff │ │ │ │ - ldrsbeq sp, [pc], #-78 @ │ │ │ │ - subseq sp, pc, r8, lsl #9 │ │ │ │ - subseq lr, sp, ip, ror #12 │ │ │ │ - subseq sp, pc, ip, ror #8 │ │ │ │ - subseq lr, sp, r0, asr r6 │ │ │ │ - subseq sp, pc, r0, asr #8 │ │ │ │ - subseq lr, sp, r2, lsr #12 │ │ │ │ + subseq sp, pc, r6, ror #9 │ │ │ │ + @ instruction: 0x005fd490 │ │ │ │ + subseq lr, sp, r4, ror r6 │ │ │ │ + subseq sp, pc, r4, ror r4 @ │ │ │ │ + subseq lr, sp, r8, asr r6 │ │ │ │ + subseq sp, pc, r8, asr #8 │ │ │ │ + subseq lr, sp, sl, lsr #12 │ │ │ │ mvnsmi lr, #737280 @ 0xb4000 │ │ │ │ mcrls 6, 0, r4, cr7, cr13, {0} │ │ │ │ ldrdls pc, [r0], -sp @ │ │ │ │ ldrsbcc pc, [r8], #134 @ 0x86 @ │ │ │ │ vldrle d18, [r3, #-0] │ │ │ │ ldrdgt pc, [r8], r6 @ │ │ │ │ bl 519054 │ │ │ │ @@ -512903,23 +512903,23 @@ │ │ │ │ andhi pc, r0, pc, lsr #7 │ │ │ │ ... │ │ │ │ @ instruction: 0xffffffff │ │ │ │ svcvc 0x00efffff │ │ │ │ rsbeq r7, r9, r8, lsr #2 │ │ │ │ @ instruction: 0x000011b8 │ │ │ │ rsbeq r7, r9, r2, lsl #2 │ │ │ │ - subseq sp, pc, r8, ror #2 │ │ │ │ - subseq lr, sp, sl, asr #6 │ │ │ │ - subseq sp, pc, r6, asr #2 │ │ │ │ - subseq lr, sp, r8, lsr #6 │ │ │ │ - subseq sp, pc, lr, lsr #2 │ │ │ │ - subseq sp, pc, lr, asr #1 │ │ │ │ - ldrsbeq ip, [pc], #-228 @ │ │ │ │ - ldrheq lr, [sp], #-6 │ │ │ │ - subseq ip, pc, r4, lsr fp @ │ │ │ │ + subseq sp, pc, r0, ror r1 @ │ │ │ │ + subseq lr, sp, r2, asr r3 │ │ │ │ + subseq sp, pc, lr, asr #2 │ │ │ │ + subseq lr, sp, r0, lsr r3 │ │ │ │ + subseq sp, pc, r6, lsr r1 @ │ │ │ │ + ldrsbeq sp, [pc], #-6 @ │ │ │ │ + ldrsbeq ip, [pc], #-236 @ │ │ │ │ + ldrheq lr, [sp], #-14 │ │ │ │ + subseq ip, pc, ip, lsr fp @ │ │ │ │ blge ff403d20 │ │ │ │ blx 643e18 │ │ │ │ mrcge 6, 6, APSR_nzcv, cr9, cr15, {7} │ │ │ │ blpl 7c38d0 │ │ │ │ blvs ff243d34 │ │ │ │ @ instruction: 0xf8946871 │ │ │ │ cdp 1, 8, cr0, cr5, cr1, {4} │ │ │ │ @@ -513556,30 +513556,30 @@ │ │ │ │ vtst.8 d20, d0, d4 │ │ │ │ ldrbtmi r2, [r8], #-499 @ 0xfffffe0d │ │ │ │ @ instruction: 0xf60f300c │ │ │ │ ldmdami r2, {r0, r1, r5, fp, ip, sp, lr, pc} │ │ │ │ mvnscc pc, pc, asr #32 │ │ │ │ @ instruction: 0xf60f4478 │ │ │ │ sbfx pc, sp, #17, #22 │ │ │ │ - ldrsheq ip, [pc], #-2 @ │ │ │ │ - ldrsbeq sp, [sp], #-38 @ 0xffffffda │ │ │ │ - subseq ip, pc, r2, ror r0 @ │ │ │ │ - subseq sp, sp, r6, asr r2 │ │ │ │ - subseq ip, pc, r4, asr r0 @ │ │ │ │ - subseq sp, sp, r6, lsr r2 │ │ │ │ - subseq ip, pc, r2, lsr r0 @ │ │ │ │ - subseq sp, sp, r4, lsl r2 │ │ │ │ - subseq ip, pc, r6, lsl r0 @ │ │ │ │ - ldrsheq sp, [sp], #-24 @ 0xffffffe8 │ │ │ │ - ldrsheq fp, [pc], #-250 @ │ │ │ │ - ldrsbeq sp, [sp], #-28 @ 0xffffffe4 │ │ │ │ - ldrsbeq fp, [pc], #-254 @ │ │ │ │ - subseq sp, sp, r0, asr #3 │ │ │ │ - subseq fp, pc, r2, asr #31 │ │ │ │ - subseq sp, sp, r4, lsr #3 │ │ │ │ + ldrsheq ip, [pc], #-10 @ │ │ │ │ + ldrsbeq sp, [sp], #-46 @ 0xffffffd2 │ │ │ │ + subseq ip, pc, sl, ror r0 @ │ │ │ │ + subseq sp, sp, lr, asr r2 │ │ │ │ + subseq ip, pc, ip, asr r0 @ │ │ │ │ + subseq sp, sp, lr, lsr r2 │ │ │ │ + subseq ip, pc, sl, lsr r0 @ │ │ │ │ + subseq sp, sp, ip, lsl r2 │ │ │ │ + subseq ip, pc, lr, lsl r0 @ │ │ │ │ + subseq sp, sp, r0, lsl #4 │ │ │ │ + subseq ip, pc, r2 │ │ │ │ + subseq sp, sp, r4, ror #3 │ │ │ │ + subseq fp, pc, r6, ror #31 │ │ │ │ + subseq sp, sp, r8, asr #3 │ │ │ │ + subseq fp, pc, sl, asr #31 │ │ │ │ + subseq sp, sp, ip, lsr #3 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl fed5fea4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, sp, r0, asr #31 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ strcs r3, [r5], #-3327 @ 0xfffff301 │ │ │ │ tstcs r2, sp, asr #20 │ │ │ │ @@ -513659,31 +513659,31 @@ │ │ │ │ @ instruction: 0x46214816 │ │ │ │ @ instruction: 0xf60f4478 │ │ │ │ @ instruction: 0xe797f817 │ │ │ │ stc 6, cr15, [r2], #32 │ │ │ │ @ instruction: 0xffffec03 │ │ │ │ rsbeq r5, r9, lr, lsr sp │ │ │ │ @ instruction: 0x000011b8 │ │ │ │ - subseq fp, pc, r6, asr pc @ │ │ │ │ - subseq fp, pc, r8, lsr #31 │ │ │ │ - subseq fp, pc, r2, lsl #30 │ │ │ │ - subseq sp, sp, r6, ror #1 │ │ │ │ + subseq fp, pc, lr, asr pc @ │ │ │ │ + ldrheq fp, [pc], #-240 @ │ │ │ │ + subseq fp, pc, sl, lsl #30 │ │ │ │ + subseq sp, sp, lr, ror #1 │ │ │ │ strdeq r5, [r9], #-196 @ 0xffffff3c @ │ │ │ │ strdeq r0, [r0], -fp │ │ │ │ - ldrheq fp, [pc], #-232 @ │ │ │ │ - @ instruction: 0x005dd09c │ │ │ │ + subseq fp, pc, r0, asr #29 │ │ │ │ + subseq sp, sp, r4, lsr #1 │ │ │ │ @ instruction: 0xffffe9bb │ │ │ │ @ instruction: 0xffffe8f5 │ │ │ │ - subseq fp, pc, sl, ror lr @ │ │ │ │ - subseq sp, sp, lr, asr r0 │ │ │ │ - subseq fp, pc, r0, ror #28 │ │ │ │ - subseq sp, sp, r4, asr #32 │ │ │ │ + subseq fp, pc, r2, lsl #29 │ │ │ │ + subseq sp, sp, r6, rrx │ │ │ │ + subseq fp, pc, r8, ror #28 │ │ │ │ + subseq sp, sp, ip, asr #32 │ │ │ │ @ instruction: 0xffffe87f │ │ │ │ - subseq fp, pc, r4, lsr lr @ │ │ │ │ - subseq sp, sp, r8, lsl r0 │ │ │ │ + subseq fp, pc, ip, lsr lr @ │ │ │ │ + subseq sp, sp, r0, lsr #32 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ bl fed60044 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strdlt r0, [r3], r0 @ │ │ │ │ @ instruction: 0xff26f7ff │ │ │ │ stmdacs r1, {r0, r1, r9, sl, lr} │ │ │ │ ldrmi sp, [r8], -r2, lsl #2 │ │ │ │ @@ -513693,16 +513693,16 @@ │ │ │ │ andcc r4, ip, r8, ror r4 │ │ │ │ @ instruction: 0xff14f60e │ │ │ │ stmdbls r1, {r0, r2, fp, lr} │ │ │ │ @ instruction: 0xf60e4478 │ │ │ │ blls 288db4 >::_M_default_append(unsigned int)@@Base+0x61f0> │ │ │ │ andlt r4, r3, r8, lsl r6 │ │ │ │ svclt 0x0000bd00 │ │ │ │ - subseq fp, pc, r4, lsr #27 │ │ │ │ - subseq ip, sp, r8, lsl #31 │ │ │ │ + subseq fp, pc, ip, lsr #27 │ │ │ │ + @ instruction: 0x005dcf90 │ │ │ │ andeq r0, r0, r0 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl fed60094 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ bmi 7cce1c │ │ │ │ blmi 7f50b4 │ │ │ │ ldrbtmi r4, [sl], #-1541 @ 0xfffff9fb │ │ │ │ @@ -513725,15 +513725,15 @@ │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ mrsle r0, LR_svc │ │ │ │ andlt r2, r5, r1 │ │ │ │ @ instruction: 0xf608bd30 │ │ │ │ svclt 0x0000ec1e │ │ │ │ rsbeq r5, r9, lr, ror #22 │ │ │ │ @ instruction: 0x000011b8 │ │ │ │ - ldrsbeq fp, [pc], #-218 @ │ │ │ │ + subseq fp, pc, r2, ror #27 │ │ │ │ rsbeq r5, r9, r4, lsr fp │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r8 │ │ │ │ bl fed60110 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0x46080ff8 │ │ │ │ vrhadd.s16 d2, d25, d2 │ │ │ │ andcs pc, r1, r3, lsl #27 │ │ │ │ @@ -513770,16 +513770,16 @@ │ │ │ │ andcc r4, ip, r8, ror r4 │ │ │ │ cdp2 6, 7, cr15, cr10, cr14, {0} │ │ │ │ stmdbls r1, {r0, r2, fp, lr} │ │ │ │ @ instruction: 0xf60e4478 │ │ │ │ blls 288c80 >::_M_default_append(unsigned int)@@Base+0x60bc> │ │ │ │ andlt r4, r2, r8, lsl r6 │ │ │ │ svclt 0x0000bd10 │ │ │ │ - subseq fp, pc, ip, lsr #26 │ │ │ │ - subseq ip, sp, r4, asr lr │ │ │ │ + subseq fp, pc, r4, lsr sp @ │ │ │ │ + subseq ip, sp, ip, asr lr │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl fed601c4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r3, r8, ror #31 │ │ │ │ strmi r4, [r8], -r5, lsl #12 │ │ │ │ vrhadd.s16 d9, d9, d1 │ │ │ │ bls 2883fc >::_M_default_append(unsigned int)@@Base+0x5838> │ │ │ │ @@ -513798,16 +513798,16 @@ │ │ │ │ andcc r4, ip, r8, ror r4 │ │ │ │ cdp2 6, 4, cr15, cr2, cr14, {0} │ │ │ │ stmdbls r1, {r0, r2, fp, lr} │ │ │ │ @ instruction: 0xf60e4478 │ │ │ │ blls 288c10 >::_M_default_append(unsigned int)@@Base+0x604c> │ │ │ │ andlt r4, r3, r8, lsl r6 │ │ │ │ svclt 0x0000bd30 │ │ │ │ - ldrheq fp, [pc], #-204 @ │ │ │ │ - subseq ip, sp, r4, ror #27 │ │ │ │ + subseq fp, pc, r4, asr #25 │ │ │ │ + subseq ip, sp, ip, ror #27 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ blhi 2c44ec >::_M_default_append(unsigned int)@@Base+0x41928> │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00b0f8cc │ │ │ │ addlt r4, r9, r4, ror sp │ │ │ │ sxtab16mi r4, sl, r4, ror #24 │ │ │ │ @@ -513924,23 +513924,23 @@ │ │ │ │ stmdami lr, {r0, r3, r6, r8, sl, fp, ip, sp, lr, pc} │ │ │ │ ldrbtmi r4, [r8], #-1569 @ 0xfffff9df │ │ │ │ cdp2 6, 0, cr15, cr4, cr14, {0} │ │ │ │ @ instruction: 0xf608e785 │ │ │ │ svclt 0x0000ea90 │ │ │ │ rsbeq r5, r9, r8, asr #19 │ │ │ │ @ instruction: 0x000011b8 │ │ │ │ - ldrheq fp, [pc], #-188 @ │ │ │ │ - subseq ip, sp, r4, ror #25 │ │ │ │ + subseq fp, pc, r4, asr #23 │ │ │ │ + subseq ip, sp, ip, ror #25 │ │ │ │ strdeq r5, [r9], #-130 @ 0xffffff7e @ │ │ │ │ - ldrsheq fp, [pc], #-170 @ │ │ │ │ - subseq ip, sp, r2, lsr #24 │ │ │ │ - subseq fp, pc, r2, ror #21 │ │ │ │ - subseq ip, sp, sl, lsl #24 │ │ │ │ - subseq fp, pc, sl, asr #21 │ │ │ │ - ldrsheq ip, [sp], #-178 @ 0xffffff4e │ │ │ │ + subseq fp, pc, r2, lsl #22 │ │ │ │ + subseq ip, sp, sl, lsr #24 │ │ │ │ + subseq fp, pc, sl, ror #21 │ │ │ │ + subseq ip, sp, r2, lsl ip │ │ │ │ + ldrsbeq fp, [pc], #-162 @ │ │ │ │ + ldrsheq ip, [sp], #-186 @ 0xffffff46 │ │ │ │ ldrbmi lr, [r0, sp, lsr #18]! │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ blhi 2c4700 >::_M_default_append(unsigned int)@@Base+0x41b3c> │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x0090f8cc │ │ │ │ strpl pc, [r0, #-2271] @ 0xfffff721 │ │ │ │ @ instruction: 0xf8dfb092 │ │ │ │ @@ -514262,37 +514262,37 @@ │ │ │ │ @ instruction: 0xf04f481c │ │ │ │ ldrbtmi r3, [r8], #-511 @ 0xfffffe01 │ │ │ │ blx 1a46f8e │ │ │ │ svclt 0x0000e7ee │ │ │ │ strhteq r5, [r9], #-112 @ 0xffffff90 │ │ │ │ @ instruction: 0x000011b8 │ │ │ │ rsbeq r5, r9, r0, lsl #15 │ │ │ │ - subseq fp, pc, r8, lsr #18 │ │ │ │ - subseq fp, pc, sl, lsl r8 @ │ │ │ │ - subseq ip, sp, r2, asr #18 │ │ │ │ - ldrsheq fp, [pc], #-124 @ │ │ │ │ - subseq ip, sp, r4, lsr #18 │ │ │ │ - subseq fp, pc, r0, ror #15 │ │ │ │ - subseq ip, sp, r8, lsl #18 │ │ │ │ - subseq fp, pc, ip, asr #14 │ │ │ │ - subseq ip, sp, r4, ror r8 │ │ │ │ - subseq fp, pc, r0, lsr r7 @ │ │ │ │ - subseq ip, sp, r8, asr r8 │ │ │ │ - @ instruction: 0x005fb69a │ │ │ │ - subseq ip, sp, r2, asr #15 │ │ │ │ - subseq fp, pc, r8, ror #12 │ │ │ │ - @ instruction: 0x005dc790 │ │ │ │ - subseq fp, pc, r4, lsr #12 │ │ │ │ - ldrsheq fp, [pc], #-90 @ │ │ │ │ - subseq fp, pc, r4, asr #11 │ │ │ │ - subseq ip, sp, ip, ror #13 │ │ │ │ - subseq fp, pc, r4, lsr #11 │ │ │ │ - subseq ip, sp, sl, asr #13 │ │ │ │ - subseq fp, pc, r4, lsl #11 │ │ │ │ - subseq ip, sp, sl, lsr #13 │ │ │ │ + subseq fp, pc, r0, lsr r9 @ │ │ │ │ + subseq fp, pc, r2, lsr #16 │ │ │ │ + subseq ip, sp, sl, asr #18 │ │ │ │ + subseq fp, pc, r4, lsl #16 │ │ │ │ + subseq ip, sp, ip, lsr #18 │ │ │ │ + subseq fp, pc, r8, ror #15 │ │ │ │ + subseq ip, sp, r0, lsl r9 │ │ │ │ + subseq fp, pc, r4, asr r7 @ │ │ │ │ + subseq ip, sp, ip, ror r8 │ │ │ │ + subseq fp, pc, r8, lsr r7 @ │ │ │ │ + subseq ip, sp, r0, ror #16 │ │ │ │ + subseq fp, pc, r2, lsr #13 │ │ │ │ + subseq ip, sp, sl, asr #15 │ │ │ │ + subseq fp, pc, r0, ror r6 @ │ │ │ │ + @ instruction: 0x005dc798 │ │ │ │ + subseq fp, pc, ip, lsr #12 │ │ │ │ + subseq fp, pc, r2, lsl #12 │ │ │ │ + subseq fp, pc, ip, asr #11 │ │ │ │ + ldrsheq ip, [sp], #-100 @ 0xffffff9c │ │ │ │ + subseq fp, pc, ip, lsr #11 │ │ │ │ + ldrsbeq ip, [sp], #-98 @ 0xffffff9e │ │ │ │ + subseq fp, pc, ip, lsl #11 │ │ │ │ + ldrheq ip, [sp], #-98 @ 0xffffff9e │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl fed609c8 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ bmi fe2cd6b0 │ │ │ │ blmi fe2f5a08 │ │ │ │ ldrbtmi r4, [sl], #-1543 @ 0xfffff9f9 │ │ │ │ ldmdavs fp, {r0, r1, r4, r6, r7, fp, ip, lr} │ │ │ │ @@ -514422,45 +514422,45 @@ │ │ │ │ @ instruction: 0xf04f4824 │ │ │ │ ldrbtmi r3, [r8], #-511 @ 0xfffffe01 │ │ │ │ blx a4720c │ │ │ │ @ instruction: 0xf607e748 │ │ │ │ svclt 0x0000eeac │ │ │ │ rsbeq r5, r9, sl, lsr r2 │ │ │ │ @ instruction: 0x000011b8 │ │ │ │ - ldrheq fp, [pc], #-66 @ │ │ │ │ + ldrheq fp, [pc], #-74 @ │ │ │ │ @ instruction: 0xfffffa39 │ │ │ │ - ldrheq fp, [pc], #-78 @ │ │ │ │ - subseq fp, pc, r4, ror #9 │ │ │ │ + subseq fp, pc, r6, asr #9 │ │ │ │ + subseq fp, pc, ip, ror #9 │ │ │ │ andeq r0, r0, r9, lsl r2 │ │ │ │ - subseq fp, pc, lr, ror #8 │ │ │ │ - @ instruction: 0x005dc596 │ │ │ │ + subseq fp, pc, r6, ror r4 @ │ │ │ │ + @ instruction: 0x005dc59e │ │ │ │ rsbeq r5, r9, r4, lsr #3 │ │ │ │ - subseq fp, pc, sl, lsr r4 @ │ │ │ │ - subseq ip, sp, r2, ror #10 │ │ │ │ + subseq fp, pc, r2, asr #8 │ │ │ │ + subseq ip, sp, sl, ror #10 │ │ │ │ @ instruction: 0xfffff715 │ │ │ │ @ instruction: 0xfffff6ab │ │ │ │ - ldrsheq fp, [pc], #-60 @ │ │ │ │ - subseq ip, sp, r4, lsr #10 │ │ │ │ - subseq fp, pc, r2, ror #7 │ │ │ │ - subseq ip, sp, sl, lsl #10 │ │ │ │ + subseq fp, pc, r4, lsl #8 │ │ │ │ + subseq ip, sp, ip, lsr #10 │ │ │ │ + subseq fp, pc, sl, ror #7 │ │ │ │ + subseq ip, sp, r2, lsl r5 │ │ │ │ @ instruction: 0xfffff625 │ │ │ │ @ instruction: 0xfffff5f7 │ │ │ │ - subseq fp, pc, r4, lsr #7 │ │ │ │ - subseq ip, sp, ip, asr #9 │ │ │ │ - subseq fp, pc, sl, lsl #7 │ │ │ │ - ldrheq ip, [sp], #-66 @ 0xffffffbe │ │ │ │ + subseq fp, pc, ip, lsr #7 │ │ │ │ + ldrsbeq ip, [sp], #-68 @ 0xffffffbc │ │ │ │ + @ instruction: 0x005fb392 │ │ │ │ + ldrheq ip, [sp], #-74 @ 0xffffffb6 │ │ │ │ @ instruction: 0xfffff535 │ │ │ │ - subseq fp, pc, lr, asr r3 @ │ │ │ │ - subseq ip, sp, r6, lsl #9 │ │ │ │ - subseq r9, pc, ip, lsr #1 │ │ │ │ - @ instruction: 0x005fb396 │ │ │ │ - subseq fp, pc, r2, lsr #6 │ │ │ │ - subseq ip, sp, sl, asr #8 │ │ │ │ - subseq fp, pc, r4, lsl #6 │ │ │ │ - subseq ip, sp, sl, lsr #8 │ │ │ │ + subseq fp, pc, r6, ror #6 │ │ │ │ + subseq ip, sp, lr, lsl #9 │ │ │ │ + ldrheq r9, [pc], #-4 @ │ │ │ │ + @ instruction: 0x005fb39e │ │ │ │ + subseq fp, pc, sl, lsr #6 │ │ │ │ + subseq ip, sp, r2, asr r4 │ │ │ │ + subseq fp, pc, ip, lsl #6 │ │ │ │ + subseq ip, sp, r2, lsr r4 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ bl fed60c68 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strdlt r0, [r3], r0 @ │ │ │ │ mcr2 7, 5, pc, cr6, cr15, {7} @ │ │ │ │ stmdacs r1, {r0, r1, r9, sl, lr} │ │ │ │ ldrmi sp, [r8], -r2, lsl #2 │ │ │ │ @@ -514470,16 +514470,16 @@ │ │ │ │ andcc r4, ip, r8, ror r4 │ │ │ │ @ instruction: 0xf902f60e │ │ │ │ stmdbls r1, {r0, r2, fp, lr} │ │ │ │ @ instruction: 0xf60e4478 │ │ │ │ blls 288190 >::_M_default_append(unsigned int)@@Base+0x55cc> │ │ │ │ andlt r4, r3, r8, lsl r6 │ │ │ │ svclt 0x0000bd00 │ │ │ │ - subseq fp, pc, ip, lsr r2 @ │ │ │ │ - subseq ip, sp, r4, ror #6 │ │ │ │ + subseq fp, pc, r4, asr #4 │ │ │ │ + subseq ip, sp, ip, ror #6 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ bl fed60cb4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ bmi 74da5c │ │ │ │ blmi 775cd0 │ │ │ │ ldrbtmi r4, [sl], #-1540 @ 0xfffff9fc │ │ │ │ ldmpl r3, {r3, r9, sl, lr}^ │ │ │ │ @@ -514499,15 +514499,15 @@ │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ mrsle r0, LR_svc │ │ │ │ andlt r2, r4, r1 │ │ │ │ @ instruction: 0xf607bd10 │ │ │ │ svclt 0x0000ee12 │ │ │ │ rsbeq r4, r9, lr, asr #30 │ │ │ │ @ instruction: 0x000011b8 │ │ │ │ - subseq fp, pc, r4, ror #4 │ │ │ │ + subseq fp, pc, ip, ror #4 │ │ │ │ rsbeq r4, r9, ip, lsl pc │ │ │ │ mvnsmi lr, #737280 @ 0xb4000 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00b8f8cc │ │ │ │ strmi fp, [r7], -fp, lsl #1 │ │ │ │ @ instruction: 0x460d485a │ │ │ │ @@ -514599,26 +514599,26 @@ │ │ │ │ ldmdami r1, {r0, r1, fp, ip, sp, lr, pc} │ │ │ │ ldrbtmi r4, [r8], #-1569 @ 0xfffff9df │ │ │ │ @ instruction: 0xf8bef60e │ │ │ │ @ instruction: 0xf607e7a9 │ │ │ │ svclt 0x0000ed4a │ │ │ │ ldrdeq r4, [r9], #-228 @ 0xffffff1c @ │ │ │ │ @ instruction: 0x000011b8 │ │ │ │ - subseq fp, pc, r2, lsr #3 │ │ │ │ - subseq ip, sp, sl, lsr #4 │ │ │ │ - subseq fp, pc, r8, lsl #3 │ │ │ │ - subseq ip, sp, r0, lsl r2 │ │ │ │ + subseq fp, pc, sl, lsr #3 │ │ │ │ + subseq ip, sp, r2, lsr r2 │ │ │ │ + @ instruction: 0x005fb190 │ │ │ │ + subseq ip, sp, r8, lsl r2 │ │ │ │ rsbeq r4, r9, lr, lsl lr │ │ │ │ - subseq fp, pc, r4, lsr r1 @ │ │ │ │ - subseq fp, pc, lr, lsl #2 │ │ │ │ - @ instruction: 0x005dc196 │ │ │ │ - ldrsheq fp, [pc], #-6 @ │ │ │ │ - subseq ip, sp, lr, ror r1 │ │ │ │ - ldrsbeq fp, [pc], #-14 @ │ │ │ │ - subseq ip, sp, r6, ror #2 │ │ │ │ + subseq fp, pc, ip, lsr r1 @ │ │ │ │ + subseq fp, pc, r6, lsl r1 @ │ │ │ │ + @ instruction: 0x005dc19e │ │ │ │ + ldrsheq fp, [pc], #-14 @ │ │ │ │ + subseq ip, sp, r6, lsl #3 │ │ │ │ + subseq fp, pc, r6, ror #1 │ │ │ │ + subseq ip, sp, lr, ror #2 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl fed60ee0 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r2, r8, ror #31 │ │ │ │ strmi r4, [r8], -r6, lsl #12 │ │ │ │ vmax.s16 d4, d8, d13 │ │ │ │ stmdavs r3, {r0, r1, r3, r4, r5, r6, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ @@ -514650,18 +514650,18 @@ │ │ │ │ andcc r4, ip, r8, ror r4 │ │ │ │ @ instruction: 0xff9af60d │ │ │ │ stmdbls r1, {r0, r1, r2, fp, lr} │ │ │ │ @ instruction: 0xf60e4478 │ │ │ │ blls 287ec0 >::_M_default_append(unsigned int)@@Base+0x52fc> │ │ │ │ andlt r4, r2, r8, lsl r6 │ │ │ │ svclt 0x0000bd70 │ │ │ │ - subseq fp, pc, lr, lsr #32 │ │ │ │ - ldrheq ip, [sp], #-6 │ │ │ │ - subseq fp, pc, ip │ │ │ │ - @ instruction: 0x005dc094 │ │ │ │ + subseq fp, pc, r6, lsr r0 @ │ │ │ │ + ldrheq ip, [sp], #-14 │ │ │ │ + subseq fp, pc, r4, lsl r0 @ │ │ │ │ + @ instruction: 0x005dc09c │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl fed60f8c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0x46050ff0 │ │ │ │ strmi r4, [ip], -r8, lsl #12 │ │ │ │ mcr2 2, 1, pc, cr6, cr8, {0} @ │ │ │ │ strtmi r4, [r0], -r6, lsl #12 │ │ │ │ @@ -514753,18 +514753,18 @@ │ │ │ │ andcc r4, ip, r8, ror r4 │ │ │ │ cdp2 6, 12, cr15, cr12, cr13, {0} │ │ │ │ stmdbls r1, {r0, r1, r2, fp, lr} │ │ │ │ @ instruction: 0xf60d4478 │ │ │ │ blls 289d24 >::_M_default_append(unsigned int)@@Base+0x7160> │ │ │ │ andlt r4, r3, r8, lsl r6 │ │ │ │ svclt 0x0000bd30 │ │ │ │ - @ instruction: 0x005fae92 │ │ │ │ - subseq fp, sp, sl, lsl pc │ │ │ │ - subseq sl, pc, r0, ror lr @ │ │ │ │ - ldrsheq fp, [sp], #-232 @ 0xffffff18 │ │ │ │ + @ instruction: 0x005fae9a │ │ │ │ + subseq fp, sp, r2, lsr #30 │ │ │ │ + subseq sl, pc, r8, ror lr @ │ │ │ │ + subseq fp, sp, r0, lsl #30 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ bleq 1a48260 │ │ │ │ strmi r4, [r7], -lr, lsl #12 │ │ │ │ @ instruction: 0xf8df4608 │ │ │ │ @ instruction: 0xf8df18a8 │ │ │ │ @@ -514790,15 +514790,15 @@ │ │ │ │ subsmi r3, sl, r4, ror r4 │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ @ instruction: 0x81b9f040 │ │ │ │ vmax.s8 d4, d13, d16 │ │ │ │ pop {r2, r3, r4, r5, r6, r8, sl, fp, lr} │ │ │ │ strcs r8, [r0, #-4080] @ 0xfffff010 │ │ │ │ stmib sp, {ip, pc}^ │ │ │ │ - blge 88b3cc │ │ │ │ + blge 88b3cc │ │ │ │ andpl lr, r7, sp, asr #19 │ │ │ │ stmib sp, {r1, r3, r5, r9, sl, lr}^ │ │ │ │ @ instruction: 0x462b0311 │ │ │ │ andpl lr, r5, sp, asr #19 │ │ │ │ andpl lr, r1, sp, asr #19 │ │ │ │ andeq lr, pc, sp, asr #19 │ │ │ │ stmib sp, {r2, r3, ip, pc}^ │ │ │ │ @@ -515319,109 +515319,109 @@ │ │ │ │ blx 1ac8004 │ │ │ │ strtmi r4, [r1], -r3, ror #16 │ │ │ │ @ instruction: 0xf60d4478 │ │ │ │ @ instruction: 0xf7fffb1d │ │ │ │ svclt 0x0000bbcd │ │ │ │ rsbeq r4, r9, lr, asr #21 │ │ │ │ @ instruction: 0x000011b8 │ │ │ │ - subseq sl, pc, r0, lsl #28 │ │ │ │ - subseq fp, sp, r6, lsl #29 │ │ │ │ + subseq sl, pc, r8, lsl #28 │ │ │ │ + subseq fp, sp, lr, lsl #29 │ │ │ │ mlseq r9, r0, sl, r4 │ │ │ │ - subseq sl, pc, r2, lsl #27 │ │ │ │ - subseq fp, sp, r8, lsl #28 │ │ │ │ - subseq sl, pc, lr, asr #26 │ │ │ │ - ldrsbeq fp, [sp], #-212 @ 0xffffff2c │ │ │ │ - subseq sl, pc, r6, lsr #26 │ │ │ │ - subseq fp, sp, ip, lsr #27 │ │ │ │ - subseq sl, pc, ip, lsl sp @ │ │ │ │ - ldrheq sl, [pc], #-206 @ │ │ │ │ - subseq fp, sp, r4, asr #26 │ │ │ │ - subseq sl, pc, r0, lsr #25 │ │ │ │ - subseq fp, sp, r6, lsr #26 │ │ │ │ - subseq sl, pc, r4, ror #24 │ │ │ │ - subseq fp, sp, sl, ror #25 │ │ │ │ - subseq sl, pc, lr, lsr #24 │ │ │ │ - ldrheq fp, [sp], #-196 @ 0xffffff3c │ │ │ │ - ldrsheq sl, [pc], #-182 @ │ │ │ │ - subseq fp, sp, ip, ror ip │ │ │ │ - ldrheq sl, [pc], #-188 @ │ │ │ │ - subseq fp, sp, r2, asr #24 │ │ │ │ - subseq sl, pc, ip, ror fp @ │ │ │ │ - subseq fp, sp, r2, lsl #24 │ │ │ │ - subseq sl, pc, r6, lsr fp @ │ │ │ │ - subseq sl, pc, r4, ror sl @ │ │ │ │ - ldrsheq fp, [sp], #-170 @ 0xffffff56 │ │ │ │ - subseq r7, sp, ip, lsr #12 │ │ │ │ - subseq sl, pc, r8, lsr sl @ │ │ │ │ - ldrheq fp, [sp], #-174 @ 0xffffff52 │ │ │ │ - subseq sl, pc, sl, lsl sl @ │ │ │ │ - subseq fp, sp, r0, lsr #21 │ │ │ │ - ldrsheq sl, [pc], #-156 @ │ │ │ │ - subseq fp, sp, r2, lsl #21 │ │ │ │ - ldrsbeq ip, [lr], #-146 @ 0xffffff6e │ │ │ │ - subseq sl, pc, sl, asr #19 │ │ │ │ - subseq fp, sp, r0, asr sl │ │ │ │ - subseq sl, pc, lr, lsr #19 │ │ │ │ - subseq fp, sp, r2, lsr sl │ │ │ │ - subseq sl, pc, ip, lsl #19 │ │ │ │ - subseq fp, sp, r0, lsl sl │ │ │ │ - subseq r7, sp, r4, lsr #10 │ │ │ │ - subseq sl, pc, r8, asr r9 @ │ │ │ │ - ldrsbeq fp, [sp], #-158 @ 0xffffff62 │ │ │ │ - subseq ip, lr, r0, lsl r9 │ │ │ │ - subseq sl, pc, r8, lsr #18 │ │ │ │ - subseq fp, sp, lr, lsr #19 │ │ │ │ - subseq r8, sp, r4, lsl r8 │ │ │ │ - ldrsheq sl, [pc], #-136 @ │ │ │ │ - subseq fp, sp, lr, ror r9 │ │ │ │ - subseq r8, sp, r4, lsr #15 │ │ │ │ - subseq sl, pc, r8, asr #17 │ │ │ │ - subseq fp, sp, lr, asr #18 │ │ │ │ - ldrheq ip, [lr], #-132 @ 0xffffff7c │ │ │ │ - @ instruction: 0x005fa89a │ │ │ │ - subseq fp, sp, r2, lsr #18 │ │ │ │ - subseq r8, sp, r6, ror r7 │ │ │ │ - subseq sl, pc, r0, ror r8 @ │ │ │ │ - ldrsheq fp, [sp], #-136 @ 0xffffff78 │ │ │ │ - subseq r8, sp, r0, ror #13 │ │ │ │ - subseq sl, pc, r6, asr #16 │ │ │ │ - subseq fp, sp, lr, asr #17 │ │ │ │ - ldrsbeq ip, [lr], #-122 @ 0xffffff86 │ │ │ │ - subseq sl, pc, ip, lsl r8 @ │ │ │ │ - subseq fp, sp, r4, lsr #17 │ │ │ │ - subseq r8, sp, ip, lsl r7 │ │ │ │ - ldrsheq sl, [pc], #-114 @ │ │ │ │ - subseq fp, sp, sl, ror r8 │ │ │ │ - subseq r8, sp, r2, lsl #14 │ │ │ │ - subseq sl, pc, r8, asr #15 │ │ │ │ - subseq fp, sp, r0, asr r8 │ │ │ │ - subseq r0, pc, sl, lsr #26 │ │ │ │ - subseq sl, pc, ip, asr r7 @ │ │ │ │ - subseq fp, sp, r4, ror #15 │ │ │ │ - subseq sl, pc, r6, lsr r7 @ │ │ │ │ - ldrheq fp, [sp], #-126 @ 0xffffff82 │ │ │ │ - subseq sl, pc, sl, lsl r7 @ │ │ │ │ - subseq fp, sp, r2, lsr #15 │ │ │ │ - subseq r8, sp, lr, asr r6 │ │ │ │ - ldrsbeq sl, [pc], #-108 @ │ │ │ │ - subseq fp, sp, r4, ror #14 │ │ │ │ - ldrheq sl, [pc], #-96 @ │ │ │ │ - subseq fp, sp, r8, lsr r7 │ │ │ │ - subseq sl, pc, r0, ror r6 @ │ │ │ │ - ldrsheq fp, [sp], #-104 @ 0xffffff98 │ │ │ │ - subseq sl, pc, r4, asr r6 @ │ │ │ │ - ldrsbeq fp, [sp], #-108 @ 0xffffff94 │ │ │ │ - subseq r8, sp, r4, lsl #10 │ │ │ │ - subseq sl, pc, ip, lsl r6 @ │ │ │ │ - subseq fp, sp, r4, lsr #13 │ │ │ │ - subseq sl, pc, r0, lsr #12 │ │ │ │ - ldrsbeq sl, [pc], #-92 @ │ │ │ │ - subseq fp, sp, r4, ror #12 │ │ │ │ - @ instruction: 0x005fa59c │ │ │ │ - subseq fp, sp, r4, lsr #12 │ │ │ │ + subseq sl, pc, sl, lsl #27 │ │ │ │ + subseq fp, sp, r0, lsl lr │ │ │ │ + subseq sl, pc, r6, asr sp @ │ │ │ │ + ldrsbeq fp, [sp], #-220 @ 0xffffff24 │ │ │ │ + subseq sl, pc, lr, lsr #26 │ │ │ │ + ldrheq fp, [sp], #-212 @ 0xffffff2c │ │ │ │ + subseq sl, pc, r4, lsr #26 │ │ │ │ + subseq sl, pc, r6, asr #25 │ │ │ │ + subseq fp, sp, ip, asr #26 │ │ │ │ + subseq sl, pc, r8, lsr #25 │ │ │ │ + subseq fp, sp, lr, lsr #26 │ │ │ │ + subseq sl, pc, ip, ror #24 │ │ │ │ + ldrsheq fp, [sp], #-194 @ 0xffffff3e │ │ │ │ + subseq sl, pc, r6, lsr ip @ │ │ │ │ + ldrheq fp, [sp], #-204 @ 0xffffff34 │ │ │ │ + ldrsheq sl, [pc], #-190 @ │ │ │ │ + subseq fp, sp, r4, lsl #25 │ │ │ │ + subseq sl, pc, r4, asr #23 │ │ │ │ + subseq fp, sp, sl, asr #24 │ │ │ │ + subseq sl, pc, r4, lsl #23 │ │ │ │ + subseq fp, sp, sl, lsl #24 │ │ │ │ + subseq sl, pc, lr, lsr fp @ │ │ │ │ + subseq sl, pc, ip, ror sl @ │ │ │ │ + subseq fp, sp, r2, lsl #22 │ │ │ │ + subseq r7, sp, r4, lsr r6 │ │ │ │ + subseq sl, pc, r0, asr #20 │ │ │ │ + subseq fp, sp, r6, asr #21 │ │ │ │ + subseq sl, pc, r2, lsr #20 │ │ │ │ + subseq fp, sp, r8, lsr #21 │ │ │ │ + subseq sl, pc, r4, lsl #20 │ │ │ │ + subseq fp, sp, sl, lsl #21 │ │ │ │ + ldrsbeq ip, [lr], #-154 @ 0xffffff66 │ │ │ │ + ldrsbeq sl, [pc], #-146 @ │ │ │ │ + subseq fp, sp, r8, asr sl │ │ │ │ + ldrheq sl, [pc], #-150 @ │ │ │ │ + subseq fp, sp, sl, lsr sl │ │ │ │ + @ instruction: 0x005fa994 │ │ │ │ + subseq fp, sp, r8, lsl sl │ │ │ │ + subseq r7, sp, ip, lsr #10 │ │ │ │ + subseq sl, pc, r0, ror #18 │ │ │ │ + subseq fp, sp, r6, ror #19 │ │ │ │ + subseq ip, lr, r8, lsl r9 │ │ │ │ + subseq sl, pc, r0, lsr r9 @ │ │ │ │ + ldrheq fp, [sp], #-150 @ 0xffffff6a │ │ │ │ + subseq r8, sp, ip, lsl r8 │ │ │ │ + subseq sl, pc, r0, lsl #18 │ │ │ │ + subseq fp, sp, r6, lsl #19 │ │ │ │ + subseq r8, sp, ip, lsr #15 │ │ │ │ + ldrsbeq sl, [pc], #-128 @ │ │ │ │ + subseq fp, sp, r6, asr r9 │ │ │ │ + ldrheq ip, [lr], #-140 @ 0xffffff74 │ │ │ │ + subseq sl, pc, r2, lsr #17 │ │ │ │ + subseq fp, sp, sl, lsr #18 │ │ │ │ + subseq r8, sp, lr, ror r7 │ │ │ │ + subseq sl, pc, r8, ror r8 @ │ │ │ │ + subseq fp, sp, r0, lsl #18 │ │ │ │ + subseq r8, sp, r8, ror #13 │ │ │ │ + subseq sl, pc, lr, asr #16 │ │ │ │ + ldrsbeq fp, [sp], #-134 @ 0xffffff7a │ │ │ │ + subseq ip, lr, r2, ror #15 │ │ │ │ + subseq sl, pc, r4, lsr #16 │ │ │ │ + subseq fp, sp, ip, lsr #17 │ │ │ │ + subseq r8, sp, r4, lsr #14 │ │ │ │ + ldrsheq sl, [pc], #-122 @ │ │ │ │ + subseq fp, sp, r2, lsl #17 │ │ │ │ + subseq r8, sp, sl, lsl #14 │ │ │ │ + ldrsbeq sl, [pc], #-112 @ │ │ │ │ + subseq fp, sp, r8, asr r8 │ │ │ │ + subseq r0, pc, r2, lsr sp @ │ │ │ │ + subseq sl, pc, r4, ror #14 │ │ │ │ + subseq fp, sp, ip, ror #15 │ │ │ │ + subseq sl, pc, lr, lsr r7 @ │ │ │ │ + subseq fp, sp, r6, asr #15 │ │ │ │ + subseq sl, pc, r2, lsr #14 │ │ │ │ + subseq fp, sp, sl, lsr #15 │ │ │ │ + subseq r8, sp, r6, ror #12 │ │ │ │ + subseq sl, pc, r4, ror #13 │ │ │ │ + subseq fp, sp, ip, ror #14 │ │ │ │ + ldrheq sl, [pc], #-104 @ │ │ │ │ + subseq fp, sp, r0, asr #14 │ │ │ │ + subseq sl, pc, r8, ror r6 @ │ │ │ │ + subseq fp, sp, r0, lsl #14 │ │ │ │ + subseq sl, pc, ip, asr r6 @ │ │ │ │ + subseq fp, sp, r4, ror #13 │ │ │ │ + subseq r8, sp, ip, lsl #10 │ │ │ │ + subseq sl, pc, r4, lsr #12 │ │ │ │ + subseq fp, sp, ip, lsr #13 │ │ │ │ + subseq sl, pc, r8, lsr #12 │ │ │ │ + subseq sl, pc, r4, ror #11 │ │ │ │ + subseq fp, sp, ip, ror #12 │ │ │ │ + subseq sl, pc, r4, lsr #11 │ │ │ │ + subseq fp, sp, ip, lsr #12 │ │ │ │ ldrbmi lr, [r0, sp, lsr #18]! │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ blhi 2c5e24 >::_M_default_append(unsigned int)@@Base+0x43260> │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00b8f8cc │ │ │ │ bmi 1c1c1d8 │ │ │ │ blmi 1c1c3e8 │ │ │ │ @@ -515525,23 +515525,23 @@ │ │ │ │ strtmi r4, [r9], -pc, lsl #16 │ │ │ │ @ instruction: 0xf60d4478 │ │ │ │ ldr pc, [lr, r3, lsl #19]! │ │ │ │ cdp 6, 0, cr15, cr14, cr6, {0} │ │ │ │ ... │ │ │ │ mlseq r9, r0, r0, r4 │ │ │ │ @ instruction: 0x000011b8 │ │ │ │ - subseq sl, pc, r8, ror #5 │ │ │ │ - subseq fp, sp, r0, ror r3 │ │ │ │ + ldrsheq sl, [pc], #-32 @ │ │ │ │ + subseq fp, sp, r8, ror r3 │ │ │ │ rsbeq r3, r9, lr, ror pc │ │ │ │ - @ instruction: 0x005fa29e │ │ │ │ - subseq fp, sp, r6, lsr #6 │ │ │ │ - subseq sl, pc, r4, lsl #5 │ │ │ │ - subseq fp, sp, ip, lsl #6 │ │ │ │ - subseq sl, pc, r8, ror #4 │ │ │ │ - ldrsheq fp, [sp], #-32 @ 0xffffffe0 │ │ │ │ + subseq sl, pc, r6, lsr #5 │ │ │ │ + subseq fp, sp, lr, lsr #6 │ │ │ │ + subseq sl, pc, ip, lsl #5 │ │ │ │ + subseq fp, sp, r4, lsl r3 │ │ │ │ + subseq sl, pc, r0, ror r2 @ │ │ │ │ + ldrsheq fp, [sp], #-40 @ 0xffffffd8 │ │ │ │ mvnsmi lr, sp, lsr #18 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ blhi 2c6008 >::_M_default_append(unsigned int)@@Base+0x43444> │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00b8f8cc │ │ │ │ bmi 1ddc3b8 │ │ │ │ blmi 1ddc3d4 │ │ │ │ @@ -515652,23 +515652,23 @@ │ │ │ │ strbmi r4, [r1], -pc, lsl #16 │ │ │ │ @ instruction: 0xf60d4478 │ │ │ │ ldr pc, [r3, r3, lsl #17] │ │ │ │ stc 6, cr15, [lr, #-24] @ 0xffffffe8 │ │ │ │ ... │ │ │ │ rsbeq r3, r9, ip, lsr #29 │ │ │ │ @ instruction: 0x000011b8 │ │ │ │ - subseq sl, pc, r2, asr #2 │ │ │ │ - subseq fp, sp, sl, asr #3 │ │ │ │ + subseq sl, pc, sl, asr #2 │ │ │ │ + ldrsbeq fp, [sp], #-18 @ 0xffffffee │ │ │ │ ldrdeq r3, [r9], #-212 @ 0xffffff2c @ │ │ │ │ - subseq sl, pc, lr, lsr #1 │ │ │ │ - subseq fp, sp, r6, lsr r1 │ │ │ │ - subseq sl, pc, r2, lsl #1 │ │ │ │ - subseq fp, sp, sl, lsl #2 │ │ │ │ - subseq sl, pc, r8, rrx │ │ │ │ - ldrsheq fp, [sp], #-0 │ │ │ │ + ldrheq sl, [pc], #-6 @ │ │ │ │ + subseq fp, sp, lr, lsr r1 │ │ │ │ + subseq sl, pc, sl, lsl #1 │ │ │ │ + subseq fp, sp, r2, lsl r1 │ │ │ │ + subseq sl, pc, r0, ror r0 @ │ │ │ │ + ldrsheq fp, [sp], #-8 │ │ │ │ mvnsmi lr, #737280 @ 0xb4000 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ blhi 2c6208 >::_M_default_append(unsigned int)@@Base+0x43644> │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00b0f8cc │ │ │ │ ldrmi fp, [r0], fp, lsl #1 │ │ │ │ @ instruction: 0x46994a71 │ │ │ │ @@ -515783,28 +515783,28 @@ │ │ │ │ cdp2 6, 11, cr15, cr14, cr12, {0} │ │ │ │ @ instruction: 0x46214812 │ │ │ │ @ instruction: 0xf60c4478 │ │ │ │ smlsldx pc, r6, r9, pc @ │ │ │ │ stc 6, cr15, [r4], {6} │ │ │ │ rsbeq r3, r9, r8, lsr #25 │ │ │ │ @ instruction: 0x000011b8 │ │ │ │ - subseq r9, pc, r4, asr #31 │ │ │ │ - subseq fp, sp, ip, asr #32 │ │ │ │ + subseq r9, pc, ip, asr #31 │ │ │ │ + subseq fp, sp, r4, asr r0 │ │ │ │ rsbeq r3, r9, sl, asr ip │ │ │ │ - subseq sl, pc, ip, ror r0 @ │ │ │ │ - ldrsheq r9, [pc], #-240 @ │ │ │ │ - subseq sl, pc, r4, asr #32 │ │ │ │ - subseq r9, pc, r6, ror #29 │ │ │ │ - subseq sl, sp, lr, ror #30 │ │ │ │ - subseq r9, pc, r4, lsl pc @ │ │ │ │ - subseq r9, pc, lr, ror lr @ │ │ │ │ - subseq sl, sp, r6, lsl #30 │ │ │ │ - subseq r9, pc, r2, lsl pc @ │ │ │ │ - subseq r9, pc, r4, asr lr @ │ │ │ │ - ldrsbeq sl, [sp], #-236 @ 0xffffff14 │ │ │ │ + subseq sl, pc, r4, lsl #1 │ │ │ │ + ldrsheq r9, [pc], #-248 @ │ │ │ │ + subseq sl, pc, ip, asr #32 │ │ │ │ + subseq r9, pc, lr, ror #29 │ │ │ │ + subseq sl, sp, r6, ror pc │ │ │ │ + subseq r9, pc, ip, lsl pc @ │ │ │ │ + subseq r9, pc, r6, lsl #29 │ │ │ │ + subseq sl, sp, lr, lsl #30 │ │ │ │ + subseq r9, pc, sl, lsl pc @ │ │ │ │ + subseq r9, pc, ip, asr lr @ │ │ │ │ + subseq sl, sp, r4, ror #29 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ bleq 1a492a8 │ │ │ │ @ instruction: 0xf2ad4af9 │ │ │ │ blmi 5e570 │ │ │ │ ldrbtmi r2, [sl], #-1024 @ 0xfffffc00 │ │ │ │ @@ -516053,40 +516053,40 @@ │ │ │ │ @ instruction: 0xf04f481f │ │ │ │ ldrbtmi r3, [r8], #-511 @ 0xfffffe01 │ │ │ │ ldc2l 6, cr15, [lr, #-48] @ 0xffffffd0 │ │ │ │ @ instruction: 0xf606e686 │ │ │ │ svclt 0x0000e9ea │ │ │ │ rsbeq r3, r9, lr, lsl #21 │ │ │ │ @ instruction: 0x000011b8 │ │ │ │ - subseq r9, pc, ip, lsr #30 │ │ │ │ - subseq r9, pc, lr, asr sp @ │ │ │ │ - subseq r9, pc, lr, lsl #26 │ │ │ │ - @ instruction: 0x005dad96 │ │ │ │ + subseq r9, pc, r4, lsr pc @ │ │ │ │ + subseq r9, pc, r6, ror #26 │ │ │ │ + subseq r9, pc, r6, lsl sp @ │ │ │ │ + @ instruction: 0x005dad9e │ │ │ │ rsbeq r3, r9, r4, lsr #19 │ │ │ │ - ldrheq r9, [pc], #-192 @ │ │ │ │ - subseq r9, pc, r2, lsr #23 │ │ │ │ - subseq sl, sp, sl, lsr #24 │ │ │ │ - subseq r9, pc, r8, asr #22 │ │ │ │ - ldrsbeq sl, [sp], #-176 @ 0xffffff50 │ │ │ │ - subseq r9, pc, ip, lsr #22 │ │ │ │ - ldrheq sl, [sp], #-180 @ 0xffffff4c │ │ │ │ - subseq r9, pc, r0, ror #21 │ │ │ │ - subseq r9, pc, lr, asr #21 │ │ │ │ - subseq r9, pc, lr, lsr #21 │ │ │ │ - subseq sl, sp, r6, lsr fp │ │ │ │ - @ instruction: 0x005f9a94 │ │ │ │ - subseq sl, sp, sl, lsl fp │ │ │ │ - subseq r9, pc, r2, ror sl @ │ │ │ │ - ldrsheq sl, [sp], #-170 @ 0xffffff56 │ │ │ │ - subseq r9, pc, r8, asr sl @ │ │ │ │ - ldrsbeq sl, [sp], #-174 @ 0xffffff52 │ │ │ │ - subseq r9, pc, lr, lsr sl @ │ │ │ │ - subseq sl, sp, r4, asr #21 │ │ │ │ - subseq r9, pc, r0, lsr #20 │ │ │ │ - subseq sl, sp, r6, lsr #21 │ │ │ │ + ldrheq r9, [pc], #-200 @ │ │ │ │ + subseq r9, pc, sl, lsr #23 │ │ │ │ + subseq sl, sp, r2, lsr ip │ │ │ │ + subseq r9, pc, r0, asr fp @ │ │ │ │ + ldrsbeq sl, [sp], #-184 @ 0xffffff48 │ │ │ │ + subseq r9, pc, r4, lsr fp @ │ │ │ │ + ldrheq sl, [sp], #-188 @ 0xffffff44 │ │ │ │ + subseq r9, pc, r8, ror #21 │ │ │ │ + ldrsbeq r9, [pc], #-166 @ │ │ │ │ + ldrheq r9, [pc], #-166 @ │ │ │ │ + subseq sl, sp, lr, lsr fp │ │ │ │ + @ instruction: 0x005f9a9c │ │ │ │ + subseq sl, sp, r2, lsr #22 │ │ │ │ + subseq r9, pc, sl, ror sl @ │ │ │ │ + subseq sl, sp, r2, lsl #22 │ │ │ │ + subseq r9, pc, r0, ror #20 │ │ │ │ + subseq sl, sp, r6, ror #21 │ │ │ │ + subseq r9, pc, r6, asr #20 │ │ │ │ + subseq sl, sp, ip, asr #21 │ │ │ │ + subseq r9, pc, r8, lsr #20 │ │ │ │ + subseq sl, sp, lr, lsr #21 │ │ │ │ mvnsmi lr, sp, lsr #18 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00b0f8cc │ │ │ │ ldrbcs pc, [r0, #2271]! @ 0x8df @ │ │ │ │ @ instruction: 0xf8dfb08e │ │ │ │ @ instruction: 0x460735f0 │ │ │ │ @@ -516465,98 +516465,98 @@ │ │ │ │ svccc 0x00d33333 │ │ │ │ @ instruction: 0xffffffff │ │ │ │ svcvc 0x00efffff │ │ │ │ ldmibls r9, {r1, r3, r4, r7, r8, fp, ip, pc} │ │ │ │ svccc 0x00b99999 │ │ │ │ rsbeq r3, r9, r4, lsr #12 │ │ │ │ @ instruction: 0x000011b8 │ │ │ │ - subseq r9, pc, r2, asr #18 │ │ │ │ + subseq r9, pc, sl, asr #18 │ │ │ │ @ instruction: 0xffffe9fb │ │ │ │ - subseq lr, sp, r0, lsr #18 │ │ │ │ - ldrheq r9, [pc], #-172 @ │ │ │ │ + subseq lr, sp, r8, lsr #18 │ │ │ │ + subseq r9, pc, r4, asr #21 │ │ │ │ @ instruction: 0x000019b7 │ │ │ │ - subseq r9, pc, r2, asr #21 │ │ │ │ - ldrsbeq r9, [pc], #-128 @ │ │ │ │ - subseq sl, sp, r6, asr r9 │ │ │ │ + subseq r9, pc, sl, asr #21 │ │ │ │ + ldrsbeq r9, [pc], #-136 @ │ │ │ │ + subseq sl, sp, lr, asr r9 │ │ │ │ rsbeq r3, r9, r0, ror #10 │ │ │ │ - @ instruction: 0x005f9892 │ │ │ │ - subseq sl, sp, r8, lsl r9 │ │ │ │ + @ instruction: 0x005f989a │ │ │ │ + subseq sl, sp, r0, lsr #18 │ │ │ │ muleq r0, r9, r6 │ │ │ │ @ instruction: 0xffffe5a5 │ │ │ │ - subseq r9, pc, ip, asr #16 │ │ │ │ - ldrsbeq sl, [sp], #-130 @ 0xffffff7e │ │ │ │ - subseq r9, pc, lr, lsr #16 │ │ │ │ - ldrheq sl, [sp], #-132 @ 0xffffff7c │ │ │ │ + subseq r9, pc, r4, asr r8 @ │ │ │ │ + ldrsbeq sl, [sp], #-138 @ 0xffffff76 │ │ │ │ + subseq r9, pc, r6, lsr r8 @ │ │ │ │ + ldrheq sl, [sp], #-140 @ 0xffffff74 │ │ │ │ @ instruction: 0xffffe889 │ │ │ │ @ instruction: 0xffffe819 │ │ │ │ - subseq r9, pc, r8, ror #15 │ │ │ │ - subseq sl, sp, lr, ror #16 │ │ │ │ - subseq r9, pc, sl, asr #15 │ │ │ │ - subseq sl, sp, r0, asr r8 │ │ │ │ + ldrsheq r9, [pc], #-112 @ │ │ │ │ + subseq sl, sp, r6, ror r8 │ │ │ │ + ldrsbeq r9, [pc], #-114 @ │ │ │ │ + subseq sl, sp, r8, asr r8 │ │ │ │ @ instruction: 0xffffe71d │ │ │ │ - @ instruction: 0x005f9798 │ │ │ │ - subseq sl, sp, lr, lsl r8 │ │ │ │ - subseq r9, pc, r2, lsr #19 │ │ │ │ - ldrheq r9, [pc], #-154 @ │ │ │ │ - subseq r9, pc, lr, asr #14 │ │ │ │ - ldrsbeq sl, [sp], #-116 @ 0xffffff8c │ │ │ │ - subseq r9, pc, ip, lsr #14 │ │ │ │ - ldrheq sl, [sp], #-112 @ 0xffffff90 │ │ │ │ - subseq r9, pc, r2, lsl #20 │ │ │ │ - subseq r9, pc, r0, ror r9 @ │ │ │ │ - subseq r9, pc, r0, ror #13 │ │ │ │ - subseq sl, sp, r8, ror #14 │ │ │ │ - subseq r9, pc, r4, asr sl @ │ │ │ │ - subseq r9, pc, r8, asr #19 │ │ │ │ - @ instruction: 0x005f9694 │ │ │ │ - subseq sl, sp, ip, lsl r7 │ │ │ │ - subseq r9, pc, r6, lsr sl @ │ │ │ │ - subseq r9, pc, r8, lsr #21 │ │ │ │ - subseq r9, pc, r0, asr r6 @ │ │ │ │ - ldrsbeq sl, [sp], #-104 @ 0xffffff98 │ │ │ │ - subseq r9, pc, sl, lsl #21 │ │ │ │ - ldrheq r9, [pc], #-168 @ │ │ │ │ - subseq r9, pc, sl, lsl #12 │ │ │ │ - @ instruction: 0x005da692 │ │ │ │ + subseq r9, pc, r0, lsr #15 │ │ │ │ + subseq sl, sp, r6, lsr #16 │ │ │ │ + subseq r9, pc, sl, lsr #19 │ │ │ │ + subseq r9, pc, r2, asr #19 │ │ │ │ + subseq r9, pc, r6, asr r7 @ │ │ │ │ + ldrsbeq sl, [sp], #-124 @ 0xffffff84 │ │ │ │ + subseq r9, pc, r4, lsr r7 @ │ │ │ │ + ldrheq sl, [sp], #-120 @ 0xffffff88 │ │ │ │ + subseq r9, pc, sl, lsl #20 │ │ │ │ + subseq r9, pc, r8, ror r9 @ │ │ │ │ + subseq r9, pc, r8, ror #13 │ │ │ │ + subseq sl, sp, r0, ror r7 │ │ │ │ + subseq r9, pc, ip, asr sl @ │ │ │ │ + ldrsbeq r9, [pc], #-144 @ │ │ │ │ + @ instruction: 0x005f969c │ │ │ │ + subseq sl, sp, r4, lsr #14 │ │ │ │ + subseq r9, pc, lr, lsr sl @ │ │ │ │ + ldrheq r9, [pc], #-160 @ │ │ │ │ + subseq r9, pc, r8, asr r6 @ │ │ │ │ + subseq sl, sp, r0, ror #13 │ │ │ │ @ instruction: 0x005f9a92 │ │ │ │ - subseq r9, pc, ip, ror #21 │ │ │ │ - subseq r9, pc, r6, asr #11 │ │ │ │ - subseq sl, sp, lr, asr #12 │ │ │ │ - ldrsbeq r9, [pc], #-160 @ │ │ │ │ - ldrsheq r9, [pc], #-170 @ │ │ │ │ - subseq r9, pc, r6, lsl #11 │ │ │ │ - subseq sl, sp, lr, lsl #12 │ │ │ │ - ldrsbeq r9, [pc], #-162 @ │ │ │ │ - subseq r9, pc, r0, lsl #22 │ │ │ │ - subseq r9, pc, r0, asr #10 │ │ │ │ - subseq sl, sp, r8, asr #11 │ │ │ │ - ldrsbeq r9, [pc], #-174 @ │ │ │ │ - subseq r9, pc, r0, asr #22 │ │ │ │ - ldrsheq r9, [pc], #-76 @ │ │ │ │ - subseq sl, sp, r4, lsl #11 │ │ │ │ - subseq r9, pc, r2, lsr #22 │ │ │ │ - subseq r9, pc, r4, ror fp @ │ │ │ │ - ldrheq r9, [pc], #-72 @ │ │ │ │ - subseq sl, sp, r0, asr #10 │ │ │ │ - subseq r9, pc, ip, asr fp @ │ │ │ │ - @ instruction: 0x005f9b9e │ │ │ │ - subseq r9, pc, r6, ror r4 @ │ │ │ │ - ldrsheq sl, [sp], #-78 @ 0xffffffb2 │ │ │ │ - subseq r9, pc, sl, lsl #23 │ │ │ │ - subseq r9, pc, r4, asr #23 │ │ │ │ - subseq r9, pc, ip, lsr r4 @ │ │ │ │ - subseq sl, sp, r4, asr #9 │ │ │ │ - subseq r9, pc, sl, lsr #23 │ │ │ │ - subseq r9, pc, r2, lsl #24 │ │ │ │ - subseq r9, pc, r0, lsl #8 │ │ │ │ - subseq sl, sp, r8, lsl #9 │ │ │ │ - subseq r9, pc, r8, ror #23 │ │ │ │ - subseq r9, pc, r6, lsr ip @ │ │ │ │ - subseq r9, pc, r4, asr #7 │ │ │ │ - subseq sl, sp, ip, asr #8 │ │ │ │ + subseq r9, pc, r0, asr #21 │ │ │ │ + subseq r9, pc, r2, lsl r6 @ │ │ │ │ + @ instruction: 0x005da69a │ │ │ │ + @ instruction: 0x005f9a9a │ │ │ │ + ldrsheq r9, [pc], #-164 @ │ │ │ │ + subseq r9, pc, lr, asr #11 │ │ │ │ + subseq sl, sp, r6, asr r6 │ │ │ │ + ldrsbeq r9, [pc], #-168 @ │ │ │ │ + subseq r9, pc, r2, lsl #22 │ │ │ │ + subseq r9, pc, lr, lsl #11 │ │ │ │ + subseq sl, sp, r6, lsl r6 │ │ │ │ + ldrsbeq r9, [pc], #-170 @ │ │ │ │ + subseq r9, pc, r8, lsl #22 │ │ │ │ + subseq r9, pc, r8, asr #10 │ │ │ │ + ldrsbeq sl, [sp], #-80 @ 0xffffffb0 │ │ │ │ + subseq r9, pc, r6, ror #21 │ │ │ │ + subseq r9, pc, r8, asr #22 │ │ │ │ + subseq r9, pc, r4, lsl #10 │ │ │ │ + subseq sl, sp, ip, lsl #11 │ │ │ │ + subseq r9, pc, sl, lsr #22 │ │ │ │ + subseq r9, pc, ip, ror fp @ │ │ │ │ + subseq r9, pc, r0, asr #9 │ │ │ │ + subseq sl, sp, r8, asr #10 │ │ │ │ + subseq r9, pc, r4, ror #22 │ │ │ │ + subseq r9, pc, r6, lsr #23 │ │ │ │ + subseq r9, pc, lr, ror r4 @ │ │ │ │ + subseq sl, sp, r6, lsl #10 │ │ │ │ + @ instruction: 0x005f9b92 │ │ │ │ + subseq r9, pc, ip, asr #23 │ │ │ │ + subseq r9, pc, r4, asr #8 │ │ │ │ + subseq sl, sp, ip, asr #9 │ │ │ │ + ldrheq r9, [pc], #-178 @ │ │ │ │ + subseq r9, pc, sl, lsl #24 │ │ │ │ + subseq r9, pc, r8, lsl #8 │ │ │ │ + @ instruction: 0x005da490 │ │ │ │ + ldrsheq r9, [pc], #-176 @ │ │ │ │ + subseq r9, pc, lr, lsr ip @ │ │ │ │ + subseq r9, pc, ip, asr #7 │ │ │ │ + subseq sl, sp, r4, asr r4 │ │ │ │ blne 6871ac │ │ │ │ cmnpeq r0, #1073741825 @ p-variant is OBSOLETE @ 0x40000001 │ │ │ │ @ instruction: 0x46384a11 │ │ │ │ @ instruction: 0xeeb74911 │ │ │ │ vmov.f64 d2, #0 @ 0x40000000 2.0 │ │ │ │ ldrbtmi r0, [sl], #-2881 @ 0xfffff4bf │ │ │ │ @ instruction: 0x96024479 │ │ │ │ @@ -516568,18 +516568,18 @@ │ │ │ │ ldrbtmi r6, [r8], #-474 @ 0xfffffe26 │ │ │ │ @ instruction: 0xf60c300c │ │ │ │ stmdami r8, {r0, r1, r2, r4, r7, fp, ip, sp, lr, pc} │ │ │ │ ldrbtmi r4, [r8], #-1569 @ 0xfffff9df │ │ │ │ @ instruction: 0xf952f60c │ │ │ │ svclt 0x0000e49a │ │ │ │ ... │ │ │ │ - @ instruction: 0x005f9a96 │ │ │ │ - ldrsheq r9, [pc], #-172 @ │ │ │ │ - subseq r9, pc, r6, lsl #4 │ │ │ │ - subseq sl, sp, lr, lsl #5 │ │ │ │ + @ instruction: 0x005f9a9e │ │ │ │ + subseq r9, pc, r4, lsl #22 │ │ │ │ + subseq r9, pc, lr, lsl #4 │ │ │ │ + @ instruction: 0x005da296 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ bl fed62d94 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strdlt r0, [r3], r0 @ │ │ │ │ ldc2 7, cr15, [r8], {255} @ 0xff │ │ │ │ stmdacs r1, {r0, r1, r9, sl, lr} │ │ │ │ ldrmi sp, [r8], -r2, lsl #2 │ │ │ │ @@ -516589,16 +516589,16 @@ │ │ │ │ andcc r4, ip, r8, ror r4 │ │ │ │ @ instruction: 0xf86cf60c │ │ │ │ stmdbls r1, {r0, r2, fp, lr} │ │ │ │ @ instruction: 0xf60c4478 │ │ │ │ blls 28a064 >::_M_default_append(unsigned int)@@Base+0x74a0> │ │ │ │ andlt r4, r3, r8, lsl r6 │ │ │ │ svclt 0x0000bd00 │ │ │ │ - ldrheq r9, [pc], #-16 @ │ │ │ │ - subseq sl, sp, r8, lsr r2 │ │ │ │ + ldrheq r9, [pc], #-24 @ │ │ │ │ + subseq sl, sp, r0, asr #4 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ blhi 3c7098 │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ cdpeq 8, 14, cr15, cr8, cr12, {6} │ │ │ │ @ instruction: 0x4692b0b7 │ │ │ │ strcs pc, [r0], #2271 @ 0x8df │ │ │ │ @@ -516887,37 +516887,37 @@ │ │ │ │ andcs r0, r0, r0 │ │ │ │ andmi sl, r2, #95 @ 0x5f │ │ │ │ ... │ │ │ │ andge r0, r0, #0 │ │ │ │ rsbmi r1, sp, #148, 20 @ 0x94000 │ │ │ │ rsbeq r2, r9, r6, lsl lr │ │ │ │ @ instruction: 0x000011b8 │ │ │ │ - @ instruction: 0x005d6f9e │ │ │ │ - subseq r6, sp, r4, asr pc │ │ │ │ - subseq r6, sp, r0, ror pc │ │ │ │ - subseq r9, pc, r8, ror r0 @ │ │ │ │ - subseq sl, sp, r0, lsl #2 │ │ │ │ - subseq r8, pc, r2, lsr pc @ │ │ │ │ - ldrheq r9, [sp], #-250 @ 0xffffff06 │ │ │ │ + subseq r6, sp, r6, lsr #31 │ │ │ │ + subseq r6, sp, ip, asr pc │ │ │ │ + subseq r6, sp, r8, ror pc │ │ │ │ + subseq r9, pc, r0, lsl #1 │ │ │ │ + subseq sl, sp, r8, lsl #2 │ │ │ │ + subseq r8, pc, sl, lsr pc @ │ │ │ │ + subseq r9, sp, r2, asr #31 │ │ │ │ strhteq r2, [r9], #-182 @ 0xffffff4a │ │ │ │ - subseq r8, pc, r6, ror #29 │ │ │ │ - subseq r9, sp, lr, ror #30 │ │ │ │ - subseq r8, pc, ip, asr #29 │ │ │ │ - subseq r9, sp, r4, asr pc │ │ │ │ - ldrheq r8, [pc], #-228 @ │ │ │ │ - subseq r9, sp, ip, lsr pc │ │ │ │ - subseq r9, pc, sl, lsl #15 │ │ │ │ - subseq r8, pc, ip, ror #27 │ │ │ │ - subseq r9, sp, r4, ror lr │ │ │ │ - ldrheq r8, [pc], #-222 @ │ │ │ │ - subseq r9, sp, r6, asr #28 │ │ │ │ - subseq r8, pc, ip, ror #26 │ │ │ │ - ldrsheq r9, [sp], #-212 @ 0xffffff2c │ │ │ │ - subseq r8, pc, r6, lsr #26 │ │ │ │ - subseq r9, pc, r6, lsr #15 │ │ │ │ + subseq r8, pc, lr, ror #29 │ │ │ │ + subseq r9, sp, r6, ror pc │ │ │ │ + ldrsbeq r8, [pc], #-228 @ │ │ │ │ + subseq r9, sp, ip, asr pc │ │ │ │ + ldrheq r8, [pc], #-236 @ │ │ │ │ + subseq r9, sp, r4, asr #30 │ │ │ │ + @ instruction: 0x005f9792 │ │ │ │ + ldrsheq r8, [pc], #-212 @ │ │ │ │ + subseq r9, sp, ip, ror lr │ │ │ │ + subseq r8, pc, r6, asr #27 │ │ │ │ + subseq r9, sp, lr, asr #28 │ │ │ │ + subseq r8, pc, r4, ror sp @ │ │ │ │ + ldrsheq r9, [sp], #-220 @ 0xffffff24 │ │ │ │ + subseq r8, pc, lr, lsr #26 │ │ │ │ + subseq r9, pc, lr, lsr #15 │ │ │ │ ldrdcs pc, [ip, -r1]! │ │ │ │ @ instruction: 0xf8536a3b │ │ │ │ cmnlt r6, r2, lsr #32 │ │ │ │ ldrtmi r9, [r2], -lr, lsl #18 │ │ │ │ vmax.u32 d4, d9, d24 │ │ │ │ @ instruction: 0xeeb0fa2f │ │ │ │ vcmpe.f64 d0, d0 │ │ │ │ @@ -517696,78 +517696,78 @@ │ │ │ │ vst2.16 {d20-d21}, [pc], r4 │ │ │ │ ldrbtmi r6, [r8], #-408 @ 0xfffffe68 │ │ │ │ @ instruction: 0xf60a300c │ │ │ │ stmdami r2, {r0, r6, r7, r8, r9, sl, fp, ip, sp, lr, pc}^ │ │ │ │ ldrbtmi r4, [r8], #-1569 @ 0xfffff9df │ │ │ │ @ instruction: 0xf87cf60b │ │ │ │ stmialt r5, {r0, r1, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc}^ │ │ │ │ - subseq r9, pc, r8, lsl r6 @ │ │ │ │ - subseq r8, pc, lr, lsr fp @ │ │ │ │ - subseq r9, sp, r4, asr #23 │ │ │ │ - subseq r9, pc, lr, lsr r5 @ │ │ │ │ - ldrsheq r8, [pc], #-166 @ │ │ │ │ - subseq r9, sp, ip, ror fp │ │ │ │ - subseq r8, pc, r6, asr #21 │ │ │ │ - subseq r9, sp, ip, asr #22 │ │ │ │ - subseq r8, pc, r6, lsr #21 │ │ │ │ - subseq r9, sp, ip, lsr #22 │ │ │ │ - subseq r8, pc, sl, ror sl @ │ │ │ │ - subseq r9, sp, r0, lsl #22 │ │ │ │ - subseq r8, pc, lr, lsl #19 │ │ │ │ - subseq r9, sp, r4, lsl sl │ │ │ │ - subseq r9, pc, r0, ror #7 │ │ │ │ - subseq r8, pc, r6, lsr #18 │ │ │ │ - subseq r9, sp, ip, lsr #19 │ │ │ │ - subseq r8, pc, r4, ror #17 │ │ │ │ - subseq r8, pc, lr, lsl #16 │ │ │ │ - subseq r8, pc, sl, ror #15 │ │ │ │ - subseq r9, sp, r0, ror r8 │ │ │ │ - subseq r8, pc, r8, lsl #15 │ │ │ │ - subseq r9, sp, lr, lsl #16 │ │ │ │ - subseq r9, pc, r4, asr #2 │ │ │ │ - ldrsbeq r9, [pc], #-4 @ │ │ │ │ - subseq r9, pc, r6, ror #1 │ │ │ │ - rsbeq r2, r3, r6, ror #3 │ │ │ │ - ldrsheq r9, [pc], #-10 @ │ │ │ │ - subseq r9, pc, r2, ror #2 │ │ │ │ - ldrsbeq r8, [pc], #-84 @ │ │ │ │ - subseq r9, sp, sl, asr r6 │ │ │ │ - ldrheq r8, [pc], #-82 @ │ │ │ │ - subseq r9, sp, r8, lsr r6 │ │ │ │ - subseq r8, pc, r2, lsl #10 │ │ │ │ - subseq r8, pc, sl, lsr pc @ │ │ │ │ - subseq r8, pc, r4, lsr #9 │ │ │ │ - subseq r9, sp, sl, lsr #10 │ │ │ │ - subseq r8, pc, r2, lsl #9 │ │ │ │ - subseq r9, sp, r8, lsl #10 │ │ │ │ - subseq r8, pc, r2, lsl lr @ │ │ │ │ - subseq r8, pc, r2, asr #8 │ │ │ │ - subseq r9, sp, r8, asr #9 │ │ │ │ - ldrheq r6, [sp], #-44 @ 0xffffffd4 │ │ │ │ - ldrsbeq r8, [pc], #-50 @ │ │ │ │ - subseq r9, sp, r8, asr r4 │ │ │ │ - subseq r8, pc, r8, ror #4 │ │ │ │ - subseq r8, pc, sl, lsl #4 │ │ │ │ - @ instruction: 0x005d9292 │ │ │ │ - rsbeq ip, r2, r6, lsl #21 │ │ │ │ - subseq r8, pc, r8, ror #21 │ │ │ │ - subseq sl, pc, r2, lsr r1 @ │ │ │ │ - ldrsbeq r8, [pc], #-26 @ │ │ │ │ - subseq r9, sp, r2, ror #4 │ │ │ │ - ldrheq r8, [pc], #-28 @ │ │ │ │ - subseq r9, sp, r4, asr #4 │ │ │ │ - subseq r8, pc, ip, ror #21 │ │ │ │ - subseq r8, pc, ip, lsr r1 @ │ │ │ │ - subseq r9, sp, r4, asr #3 │ │ │ │ - subseq r8, pc, r2, lsl #2 │ │ │ │ - subseq r9, sp, r8, lsl #3 │ │ │ │ - ldrheq r8, [pc], #-6 @ │ │ │ │ - subseq r9, sp, lr, lsr r1 │ │ │ │ - subseq r8, pc, sl, asr r0 @ │ │ │ │ - subseq r9, sp, r2, ror #1 │ │ │ │ + subseq r9, pc, r0, lsr #12 │ │ │ │ + subseq r8, pc, r6, asr #22 │ │ │ │ + subseq r9, sp, ip, asr #23 │ │ │ │ + subseq r9, pc, r6, asr #10 │ │ │ │ + ldrsheq r8, [pc], #-174 @ │ │ │ │ + subseq r9, sp, r4, lsl #23 │ │ │ │ + subseq r8, pc, lr, asr #21 │ │ │ │ + subseq r9, sp, r4, asr fp │ │ │ │ + subseq r8, pc, lr, lsr #21 │ │ │ │ + subseq r9, sp, r4, lsr fp │ │ │ │ + subseq r8, pc, r2, lsl #21 │ │ │ │ + subseq r9, sp, r8, lsl #22 │ │ │ │ + @ instruction: 0x005f8996 │ │ │ │ + subseq r9, sp, ip, lsl sl │ │ │ │ + subseq r9, pc, r8, ror #7 │ │ │ │ + subseq r8, pc, lr, lsr #18 │ │ │ │ + ldrheq r9, [sp], #-148 @ 0xffffff6c │ │ │ │ + subseq r8, pc, ip, ror #17 │ │ │ │ + subseq r8, pc, r6, lsl r8 @ │ │ │ │ + ldrsheq r8, [pc], #-114 @ │ │ │ │ + subseq r9, sp, r8, ror r8 │ │ │ │ + @ instruction: 0x005f8790 │ │ │ │ + subseq r9, sp, r6, lsl r8 │ │ │ │ + subseq r9, pc, ip, asr #2 │ │ │ │ + ldrsbeq r9, [pc], #-12 @ │ │ │ │ + subseq r9, pc, lr, ror #1 │ │ │ │ + rsbeq r2, r3, lr, ror #3 │ │ │ │ + subseq r9, pc, r2, lsl #2 │ │ │ │ + subseq r9, pc, sl, ror #2 │ │ │ │ + ldrsbeq r8, [pc], #-92 @ │ │ │ │ + subseq r9, sp, r2, ror #12 │ │ │ │ + ldrheq r8, [pc], #-90 @ │ │ │ │ + subseq r9, sp, r0, asr #12 │ │ │ │ + subseq r8, pc, sl, lsl #10 │ │ │ │ + subseq r8, pc, r2, asr #30 │ │ │ │ + subseq r8, pc, ip, lsr #9 │ │ │ │ + subseq r9, sp, r2, lsr r5 │ │ │ │ + subseq r8, pc, sl, lsl #9 │ │ │ │ + subseq r9, sp, r0, lsl r5 │ │ │ │ + subseq r8, pc, sl, lsl lr @ │ │ │ │ + subseq r8, pc, sl, asr #8 │ │ │ │ + ldrsbeq r9, [sp], #-64 @ 0xffffffc0 │ │ │ │ + subseq r6, sp, r4, asr #5 │ │ │ │ + ldrsbeq r8, [pc], #-58 @ │ │ │ │ + subseq r9, sp, r0, ror #8 │ │ │ │ + subseq r8, pc, r0, ror r2 @ │ │ │ │ + subseq r8, pc, r2, lsl r2 @ │ │ │ │ + @ instruction: 0x005d929a │ │ │ │ + rsbeq ip, r2, lr, lsl #21 │ │ │ │ + ldrsheq r8, [pc], #-160 @ │ │ │ │ + subseq sl, pc, sl, lsr r1 @ │ │ │ │ + subseq r8, pc, r2, ror #3 │ │ │ │ + subseq r9, sp, sl, ror #4 │ │ │ │ + subseq r8, pc, r4, asr #3 │ │ │ │ + subseq r9, sp, ip, asr #4 │ │ │ │ + ldrsheq r8, [pc], #-164 @ │ │ │ │ + subseq r8, pc, r4, asr #2 │ │ │ │ + subseq r9, sp, ip, asr #3 │ │ │ │ + subseq r8, pc, sl, lsl #2 │ │ │ │ + @ instruction: 0x005d9190 │ │ │ │ + ldrheq r8, [pc], #-14 @ │ │ │ │ + subseq r9, sp, r6, asr #2 │ │ │ │ + subseq r8, pc, r2, rrx │ │ │ │ + subseq r9, sp, sl, ror #1 │ │ │ │ mvnsmi lr, #737280 @ 0xb4000 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ blhi 2c82e0 >::_M_default_append(unsigned int)@@Base+0x4571c> │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00b0f8cc │ │ │ │ ldmmi r6, {r0, r1, r2, r9, sl, lr}^ │ │ │ │ strmi fp, [sp], -fp, lsl #1 │ │ │ │ @@ -517982,22 +517982,22 @@ │ │ │ │ stmdami sp, {r0, r1, r3, r7, r8, sl, fp, ip, sp, lr, pc} │ │ │ │ ldrbtmi r9, [r8], #-2306 @ 0xfffff6fe │ │ │ │ cdp2 6, 4, cr15, cr6, cr10, {0} │ │ │ │ ldrbt r9, [r3], r2, lsl #22 │ │ │ │ b ff64a9a0 │ │ │ │ ldrdeq r1, [r9], #-178 @ 0xffffff4e @ │ │ │ │ @ instruction: 0x000011b8 │ │ │ │ - ldrsbeq r8, [pc], #-158 @ │ │ │ │ + subseq r8, pc, r6, ror #19 │ │ │ │ mlseq r9, r8, sl, r1 │ │ │ │ - subseq r7, pc, ip, lsl #27 │ │ │ │ - subseq r8, sp, r4, lsl lr │ │ │ │ - ldrheq r7, [pc], #-192 @ │ │ │ │ - subseq r8, sp, r8, lsr sp │ │ │ │ - subseq r7, pc, lr, ror #23 │ │ │ │ - subseq r8, sp, r6, ror ip │ │ │ │ + @ instruction: 0x005f7d94 │ │ │ │ + subseq r8, sp, ip, lsl lr │ │ │ │ + ldrheq r7, [pc], #-200 @ │ │ │ │ + subseq r8, sp, r0, asr #26 │ │ │ │ + ldrsheq r7, [pc], #-182 @ │ │ │ │ + subseq r8, sp, lr, ror ip │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r0 │ │ │ │ stc 12, cr5, [sp, #-512]! @ 0xfffffe00 │ │ │ │ bl fed6fddc │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fc0 │ │ │ │ addlt ip, r5, r4, lsr r2 │ │ │ │ ldrbtmi r4, [ip], #2956 @ 0xb8c │ │ │ │ @@ -518139,22 +518139,22 @@ │ │ │ │ @ instruction: 0xf60a4478 │ │ │ │ blls 24c834 │ │ │ │ @ instruction: 0xf604e6f7 │ │ │ │ svclt 0x0000e99a │ │ │ │ rsbeq r1, r9, lr, lsr r8 │ │ │ │ @ instruction: 0x000011b8 │ │ │ │ rsbeq r1, r9, r2, lsr #16 │ │ │ │ - subseq r7, pc, lr, ror #21 │ │ │ │ - subseq r8, sp, r6, ror fp │ │ │ │ - @ instruction: 0x005f7a9e │ │ │ │ - subseq r8, sp, r6, lsr #22 │ │ │ │ - subseq r7, pc, lr, ror #19 │ │ │ │ - subseq r8, sp, r6, ror sl │ │ │ │ - subseq r7, pc, r0, lsl #19 │ │ │ │ - subseq r8, sp, r8, lsl #20 │ │ │ │ + ldrsheq r7, [pc], #-166 @ │ │ │ │ + subseq r8, sp, lr, ror fp │ │ │ │ + subseq r7, pc, r6, lsr #21 │ │ │ │ + subseq r8, sp, lr, lsr #22 │ │ │ │ + ldrsheq r7, [pc], #-150 @ │ │ │ │ + subseq r8, sp, lr, ror sl │ │ │ │ + subseq r7, pc, r8, lsl #19 │ │ │ │ + subseq r8, sp, r0, lsl sl │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r8 │ │ │ │ bl fed64634 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0x46080ff8 │ │ │ │ blx ff749c94 │ │ │ │ vstrlt s12, [r8, #-512] @ 0xfffffe00 │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r8 │ │ │ │ @@ -518177,16 +518177,16 @@ │ │ │ │ stc2 6, cr15, [r4], {10} │ │ │ │ strtmi r4, [r1], -r6, lsl #16 │ │ │ │ @ instruction: 0xf60a4478 │ │ │ │ @ instruction: 0x4620fcbf │ │ │ │ strcs fp, [r1], #-3576 @ 0xfffff208 │ │ │ │ strtmi r2, [r0], -r0, lsl #6 │ │ │ │ ldcllt 0, cr6, [r8, #460]! @ 0x1cc │ │ │ │ - subseq r8, pc, r0, lsr #9 │ │ │ │ - subseq r8, sp, r8, ror #18 │ │ │ │ + subseq r8, pc, r8, lsr #9 │ │ │ │ + subseq r8, sp, r0, ror r9 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ bl fed646b4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ bmi 8d143c │ │ │ │ blmi 8f96d8 │ │ │ │ ldrbtmi r4, [sl], #-1540 @ 0xfffff9fc │ │ │ │ ldmpl r3, {r3, r9, sl, lr}^ │ │ │ │ @@ -518212,15 +518212,15 @@ │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ mrsle r0, LR_svc │ │ │ │ andlt r2, r6, r1 │ │ │ │ @ instruction: 0xf604bd10 │ │ │ │ svclt 0x0000e906 │ │ │ │ rsbeq r1, r9, lr, asr #10 │ │ │ │ @ instruction: 0x000011b8 │ │ │ │ - subseq r8, pc, r6, asr r4 @ │ │ │ │ + subseq r8, pc, lr, asr r4 @ │ │ │ │ rsbeq r1, r9, r4, lsl #10 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00c0f8cc │ │ │ │ addlt r4, r7, lr, lsr #20 │ │ │ │ strmi r4, [ip], -lr, lsr #22 │ │ │ │ @@ -518268,16 +518268,16 @@ │ │ │ │ ldrbtmi r4, [r8], #-1569 @ 0xfffff9df │ │ │ │ stc2 6, cr15, [ip], {10} │ │ │ │ @ instruction: 0xf604e7e0 │ │ │ │ svclt 0x0000e898 │ │ │ │ rsbeq r1, r9, r0, asr #9 │ │ │ │ @ instruction: 0x000011b8 │ │ │ │ rsbeq r1, r9, ip, asr #8 │ │ │ │ - subseq r8, pc, sl, lsr r3 @ │ │ │ │ - subseq r8, sp, r2, lsl #16 │ │ │ │ + subseq r8, pc, r2, asr #6 │ │ │ │ + subseq r8, sp, sl, lsl #16 │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl fed64820 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ bmi 19d1508 │ │ │ │ blmi 19f9860 │ │ │ │ ldrbtmi r4, [sl], #-1543 @ 0xfffff9f9 │ │ │ │ ldrbtmi r4, [sp], #-3422 @ 0xfffff2a2 │ │ │ │ @@ -518371,34 +518371,34 @@ │ │ │ │ ldmdami r9, {r0, r7, r9, fp, ip, sp, lr, pc} │ │ │ │ mvnscc pc, pc, asr #32 │ │ │ │ @ instruction: 0xf60a4478 │ │ │ │ @ instruction: 0xe7effb3b │ │ │ │ svc 0x00c6f603 │ │ │ │ rsbeq r1, r9, r2, ror #7 │ │ │ │ @ instruction: 0x000011b8 │ │ │ │ - subseq r8, pc, sl, lsl #6 │ │ │ │ - ldrsheq r8, [pc], #-40 @ │ │ │ │ + subseq r8, pc, r2, lsl r3 @ │ │ │ │ + subseq r8, pc, r0, lsl #6 │ │ │ │ @ instruction: 0xfffffea7 │ │ │ │ - subseq r8, pc, sl, asr #5 │ │ │ │ - subseq r4, sp, r2, ror #4 │ │ │ │ - subseq r8, pc, sl, asr r2 @ │ │ │ │ - subseq r8, sp, r2, lsr #14 │ │ │ │ + ldrsbeq r8, [pc], #-34 @ │ │ │ │ + subseq r4, sp, sl, ror #4 │ │ │ │ + subseq r8, pc, r2, ror #4 │ │ │ │ + subseq r8, sp, sl, lsr #14 │ │ │ │ rsbeq r1, r9, r0, lsr r3 │ │ │ │ - subseq r8, pc, sl, lsr #4 │ │ │ │ - ldrsheq r8, [sp], #-98 @ 0xffffff9e │ │ │ │ + subseq r8, pc, r2, lsr r2 @ │ │ │ │ + ldrsheq r8, [sp], #-106 @ 0xffffff96 │ │ │ │ @ instruction: 0xfffffd8f │ │ │ │ - ldrsheq r8, [pc], #-26 @ │ │ │ │ - subseq r8, sp, r2, asr #13 │ │ │ │ + subseq r8, pc, r2, lsl #4 │ │ │ │ + subseq r8, sp, sl, asr #13 │ │ │ │ @ instruction: 0xfffffcfd │ │ │ │ - ldrsbeq r8, [pc], #-16 @ │ │ │ │ - @ instruction: 0x005d8698 │ │ │ │ - ldrheq r8, [pc], #-24 @ │ │ │ │ - subseq r8, sp, lr, ror r6 │ │ │ │ - @ instruction: 0x005f819a │ │ │ │ - subseq r8, sp, r0, ror #12 │ │ │ │ + ldrsbeq r8, [pc], #-24 @ │ │ │ │ + subseq r8, sp, r0, lsr #13 │ │ │ │ + subseq r8, pc, r0, asr #3 │ │ │ │ + subseq r8, sp, r6, lsl #13 │ │ │ │ + subseq r8, pc, r2, lsr #3 │ │ │ │ + subseq r8, sp, r8, ror #12 │ │ │ │ mvnsmi lr, sp, lsr #18 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ blhi 2c8cbc >::_M_default_append(unsigned int)@@Base+0x460f8> │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d8f8cc │ │ │ │ strmi fp, [r7], -r2, lsl #1 │ │ │ │ strmi r4, [lr], -r8, lsl #12 │ │ │ │ @@ -518472,18 +518472,18 @@ │ │ │ │ stmdami r8, {r1, r2, r3, r5, r6, r7, r8, sp} │ │ │ │ andcc r4, ip, r8, ror r4 │ │ │ │ @ instruction: 0xf9b2f60a │ │ │ │ stmdbls r0, {r1, r2, fp, lr} │ │ │ │ @ instruction: 0xf60a4478 │ │ │ │ blls 24c2f0 │ │ │ │ svclt 0x0000e7d3 │ │ │ │ - subseq r8, pc, r8, asr #1 │ │ │ │ - @ instruction: 0x005d8590 │ │ │ │ - ldrsheq r7, [pc], #-252 @ │ │ │ │ - subseq r8, sp, r4, asr #9 │ │ │ │ + ldrsbeq r8, [pc], #-0 @ │ │ │ │ + @ instruction: 0x005d8598 │ │ │ │ + subseq r8, pc, r4 │ │ │ │ + subseq r8, sp, ip, asr #9 │ │ │ │ andeq r0, r0, r0 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ blhi 5c8e14 │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x0058f8cc │ │ │ │ @ instruction: 0xf8df460f │ │ │ │ @@ -518804,31 +518804,31 @@ │ │ │ │ @ instruction: 0x46314817 │ │ │ │ @ instruction: 0xf6094478 │ │ │ │ str pc, [r7, #4059]! @ 0xfdb │ │ │ │ andhi pc, r0, pc, lsr #7 │ │ │ │ ... │ │ │ │ mlseq r9, ip, r0, r1 │ │ │ │ @ instruction: 0x000011b8 │ │ │ │ - ldrsheq r7, [pc], #-252 @ │ │ │ │ - subseq r8, sp, lr, asr #8 │ │ │ │ + subseq r8, pc, r4 │ │ │ │ + subseq r8, sp, r6, asr r4 │ │ │ │ rsbeq r1, r9, r8, asr r0 │ │ │ │ - subseq r7, pc, r8, lsr #31 │ │ │ │ - ldrsheq r8, [sp], #-58 @ 0xffffffc6 │ │ │ │ - subseq r7, pc, r4, ror #30 │ │ │ │ - ldrheq r8, [sp], #-54 @ 0xffffffca │ │ │ │ - subseq r7, pc, r8, asr #30 │ │ │ │ - @ instruction: 0x005d839a │ │ │ │ - subseq r7, pc, r8, ror #25 │ │ │ │ - subseq r8, sp, ip, lsr r1 │ │ │ │ - ldrsbeq r7, [pc], #-184 @ │ │ │ │ - subseq r8, sp, ip, lsr #32 │ │ │ │ - subseq r7, pc, r6, ror #22 │ │ │ │ - ldrheq r7, [sp], #-250 @ 0xffffff06 │ │ │ │ - subseq r7, pc, ip, asr #22 │ │ │ │ - subseq r7, sp, r0, lsr #31 │ │ │ │ + ldrheq r7, [pc], #-240 @ │ │ │ │ + subseq r8, sp, r2, lsl #8 │ │ │ │ + subseq r7, pc, ip, ror #30 │ │ │ │ + ldrheq r8, [sp], #-62 @ 0xffffffc2 │ │ │ │ + subseq r7, pc, r0, asr pc @ │ │ │ │ + subseq r8, sp, r2, lsr #7 │ │ │ │ + ldrsheq r7, [pc], #-192 @ │ │ │ │ + subseq r8, sp, r4, asr #2 │ │ │ │ + subseq r7, pc, r0, ror #23 │ │ │ │ + subseq r8, sp, r4, lsr r0 │ │ │ │ + subseq r7, pc, lr, ror #22 │ │ │ │ + subseq r7, sp, r2, asr #31 │ │ │ │ + subseq r7, pc, r4, asr fp @ │ │ │ │ + subseq r7, sp, r8, lsr #31 │ │ │ │ stmdami r2, {r1, r2, r9, sl, lr}^ │ │ │ │ ldrbtmi r2, [r8], #-419 @ 0xfffffe5d │ │ │ │ @ instruction: 0xf609300c │ │ │ │ stmdami r0, {r0, r1, r2, r5, r6, r7, r9, sl, fp, ip, sp, lr, pc}^ │ │ │ │ ldrbtmi r4, [r8], #-1585 @ 0xfffff9cf │ │ │ │ @ instruction: 0xffa2f609 │ │ │ │ strmi lr, [r6], -lr, ror #10 │ │ │ │ @@ -518888,32 +518888,32 @@ │ │ │ │ bicscs r4, r5, r6, lsl r8 │ │ │ │ andcc r4, ip, r8, ror r4 │ │ │ │ cdp2 6, 7, cr15, cr0, cr9, {0} │ │ │ │ @ instruction: 0x46314814 │ │ │ │ @ instruction: 0xf6094478 │ │ │ │ ldrbt pc, [r7], #3883 @ 0xf2b @ │ │ │ │ bl fefcb7d0 │ │ │ │ - ldrsbeq r7, [pc], #-170 @ │ │ │ │ - subseq r7, sp, lr, lsr #30 │ │ │ │ - subseq r7, pc, r0, asr #21 │ │ │ │ - subseq r7, sp, r4, lsl pc │ │ │ │ - @ instruction: 0x005f7a9a │ │ │ │ - subseq r7, sp, lr, ror #29 │ │ │ │ - subseq r7, pc, r4, ror sl @ │ │ │ │ - subseq r7, sp, r8, asr #29 │ │ │ │ - subseq r7, pc, ip, asr sl @ │ │ │ │ - ldrheq r7, [sp], #-224 @ 0xffffff20 │ │ │ │ - subseq r7, pc, r4, lsr sl @ │ │ │ │ - subseq r7, sp, r8, lsl #29 │ │ │ │ - subseq r7, pc, ip, lsl sl @ │ │ │ │ - subseq r7, sp, r0, ror lr │ │ │ │ - subseq r7, pc, r4, lsl #20 │ │ │ │ - subseq r7, sp, r8, asr lr │ │ │ │ - subseq r7, pc, ip, ror #19 │ │ │ │ - subseq r7, sp, r0, asr #28 │ │ │ │ + subseq r7, pc, r2, ror #21 │ │ │ │ + subseq r7, sp, r6, lsr pc │ │ │ │ + subseq r7, pc, r8, asr #21 │ │ │ │ + subseq r7, sp, ip, lsl pc │ │ │ │ + subseq r7, pc, r2, lsr #21 │ │ │ │ + ldrsheq r7, [sp], #-230 @ 0xffffff1a │ │ │ │ + subseq r7, pc, ip, ror sl @ │ │ │ │ + ldrsbeq r7, [sp], #-224 @ 0xffffff20 │ │ │ │ + subseq r7, pc, r4, ror #20 │ │ │ │ + ldrheq r7, [sp], #-232 @ 0xffffff18 │ │ │ │ + subseq r7, pc, ip, lsr sl @ │ │ │ │ + @ instruction: 0x005d7e90 │ │ │ │ + subseq r7, pc, r4, lsr #20 │ │ │ │ + subseq r7, sp, r8, ror lr │ │ │ │ + subseq r7, pc, ip, lsl #20 │ │ │ │ + subseq r7, sp, r0, ror #28 │ │ │ │ + ldrsheq r7, [pc], #-148 @ │ │ │ │ + subseq r7, sp, r8, asr #28 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl fed65214 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, ip, r0, asr #31 │ │ │ │ andcs r4, r0, #802816 @ 0xc4000 │ │ │ │ strne pc, [r1, #-576] @ 0xfffffdc0 │ │ │ │ cmncs r4, #2030043136 @ 0x79000000 │ │ │ │ @@ -518963,24 +518963,24 @@ │ │ │ │ ldrbtmi r4, [r8], #-1569 @ 0xfffff9df │ │ │ │ cdp2 6, 9, cr15, cr12, cr9, {0} │ │ │ │ @ instruction: 0xf603e7cf │ │ │ │ svclt 0x0000eb28 │ │ │ │ @ instruction: 0xfffff92d │ │ │ │ rsbeq r0, r9, lr, asr #19 │ │ │ │ @ instruction: 0x000011b8 │ │ │ │ - subseq r7, pc, r4, ror #18 │ │ │ │ - subseq sl, pc, r4, lsl #19 │ │ │ │ - subseq r7, pc, ip, lsr #18 │ │ │ │ - subseq r7, sp, r0, lsl #27 │ │ │ │ - subseq r7, pc, r6, lsl r9 @ │ │ │ │ - subseq r7, sp, sl, ror #26 │ │ │ │ + subseq r7, pc, ip, ror #18 │ │ │ │ + subseq sl, pc, ip, lsl #19 │ │ │ │ + subseq r7, pc, r4, lsr r9 @ │ │ │ │ + subseq r7, sp, r8, lsl #27 │ │ │ │ + subseq r7, pc, lr, lsl r9 @ │ │ │ │ + subseq r7, sp, r2, ror sp │ │ │ │ rsbeq r0, r9, r8, ror r9 │ │ │ │ @ instruction: 0xffffff4f │ │ │ │ - subseq r7, pc, lr, asr #17 │ │ │ │ - subseq r7, sp, r2, lsr #26 │ │ │ │ + ldrsbeq r7, [pc], #-134 @ │ │ │ │ + subseq r7, sp, sl, lsr #26 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl fed65320 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, ip, r0, asr #31 │ │ │ │ andcs r4, r0, #704512 @ 0xac000 │ │ │ │ strne pc, [r1, #-576] @ 0xfffffdc0 │ │ │ │ cmncs r4, #2030043136 @ 0x79000000 │ │ │ │ @@ -519024,22 +519024,22 @@ │ │ │ │ strtmi r4, [r1], -sp, lsl #16 │ │ │ │ @ instruction: 0xf6094478 │ │ │ │ ldrb pc, [sl, r1, lsr #28] @ │ │ │ │ b fed4b9e4 │ │ │ │ @ instruction: 0xfffff821 │ │ │ │ rsbeq r0, r9, r2, asr #17 │ │ │ │ @ instruction: 0x000011b8 │ │ │ │ - subseq r7, pc, r8, asr r8 @ │ │ │ │ - subseq sl, pc, r8, ror r8 @ │ │ │ │ - subseq r7, pc, r0, lsr #16 │ │ │ │ - subseq r7, sp, r4, ror ip │ │ │ │ + subseq r7, pc, r0, ror #16 │ │ │ │ + subseq sl, pc, r0, lsl #17 │ │ │ │ + subseq r7, pc, r8, lsr #16 │ │ │ │ + subseq r7, sp, ip, ror ip │ │ │ │ rsbeq r0, r9, r2, lsl #17 │ │ │ │ @ instruction: 0xfffffe59 │ │ │ │ - ldrsbeq r7, [pc], #-120 @ │ │ │ │ - subseq r7, sp, ip, lsr #24 │ │ │ │ + subseq r7, pc, r0, ror #15 │ │ │ │ + subseq r7, sp, r4, lsr ip │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ blhi 3c96c4 │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x0070f8cc │ │ │ │ @ instruction: 0x2798f8df │ │ │ │ @ instruction: 0xf8dfb095 │ │ │ │ @@ -519527,52 +519527,52 @@ │ │ │ │ stmdami fp!, {r0, r1, r2, r4, r5, r6, r8, fp, ip, sp, lr, pc} │ │ │ │ ldrbtmi r9, [r8], #-2308 @ 0xfffff6fc │ │ │ │ blx ecc1d4 │ │ │ │ strb r9, [sp], #-2820 @ 0xfffff4fc │ │ │ │ rsbeq r0, r9, ip, ror #15 │ │ │ │ @ instruction: 0x000011b8 │ │ │ │ strhteq r0, [r9], #-120 @ 0xffffff88 │ │ │ │ - subseq r7, pc, r2, asr #14 │ │ │ │ - subseq r7, sp, r4, asr #22 │ │ │ │ - subseq r7, pc, r2, lsr #13 │ │ │ │ - subseq r7, sp, r4, lsr #21 │ │ │ │ - subseq r7, pc, r2, lsl #13 │ │ │ │ - subseq r7, sp, r4, lsl #21 │ │ │ │ - subseq r7, pc, r2, ror #12 │ │ │ │ - subseq r7, sp, r4, ror #20 │ │ │ │ - subseq r7, pc, r2, asr #12 │ │ │ │ - subseq r7, sp, r4, asr #20 │ │ │ │ - subseq r7, pc, r2, lsr #12 │ │ │ │ - subseq r7, sp, r4, lsr #20 │ │ │ │ - ldrheq r7, [pc], #-78 @ │ │ │ │ - subseq r7, sp, r0, asr #17 │ │ │ │ - subseq r7, pc, r2, ror r2 @ │ │ │ │ - subseq r7, sp, r6, ror r6 │ │ │ │ - subseq r7, pc, sl, asr #4 │ │ │ │ - subseq r7, sp, lr, asr #12 │ │ │ │ - subseq r7, pc, r4, lsl #4 │ │ │ │ - subseq r7, sp, r8, lsl #12 │ │ │ │ - subseq r7, pc, lr, lsr #2 │ │ │ │ - subseq r7, sp, r2, lsr r5 │ │ │ │ - subseq r7, pc, r2, lsl r1 @ │ │ │ │ - subseq r7, sp, r6, lsl r5 │ │ │ │ - ldrsheq r7, [pc], #-2 @ │ │ │ │ - ldrsheq r7, [sp], #-70 @ 0xffffffba │ │ │ │ - ldrsbeq r7, [pc], #-6 @ │ │ │ │ - ldrsbeq r7, [sp], #-74 @ 0xffffffb6 │ │ │ │ - ldrheq r7, [pc], #-10 @ │ │ │ │ - ldrheq r7, [sp], #-78 @ 0xffffffb2 │ │ │ │ - @ instruction: 0x005f709e │ │ │ │ - subseq r7, sp, r2, lsr #9 │ │ │ │ - subseq r7, pc, r2, lsl #1 │ │ │ │ - subseq r7, sp, r6, lsl #9 │ │ │ │ - subseq r7, pc, r6, rrx │ │ │ │ - subseq r7, sp, sl, ror #8 │ │ │ │ - subseq r7, pc, sl, asr #32 │ │ │ │ - subseq r7, sp, lr, asr #8 │ │ │ │ + subseq r7, pc, sl, asr #14 │ │ │ │ + subseq r7, sp, ip, asr #22 │ │ │ │ + subseq r7, pc, sl, lsr #13 │ │ │ │ + subseq r7, sp, ip, lsr #21 │ │ │ │ + subseq r7, pc, sl, lsl #13 │ │ │ │ + subseq r7, sp, ip, lsl #21 │ │ │ │ + subseq r7, pc, sl, ror #12 │ │ │ │ + subseq r7, sp, ip, ror #20 │ │ │ │ + subseq r7, pc, sl, asr #12 │ │ │ │ + subseq r7, sp, ip, asr #20 │ │ │ │ + subseq r7, pc, sl, lsr #12 │ │ │ │ + subseq r7, sp, ip, lsr #20 │ │ │ │ + subseq r7, pc, r6, asr #9 │ │ │ │ + subseq r7, sp, r8, asr #17 │ │ │ │ + subseq r7, pc, sl, ror r2 @ │ │ │ │ + subseq r7, sp, lr, ror r6 │ │ │ │ + subseq r7, pc, r2, asr r2 @ │ │ │ │ + subseq r7, sp, r6, asr r6 │ │ │ │ + subseq r7, pc, ip, lsl #4 │ │ │ │ + subseq r7, sp, r0, lsl r6 │ │ │ │ + subseq r7, pc, r6, lsr r1 @ │ │ │ │ + subseq r7, sp, sl, lsr r5 │ │ │ │ + subseq r7, pc, sl, lsl r1 @ │ │ │ │ + subseq r7, sp, lr, lsl r5 │ │ │ │ + ldrsheq r7, [pc], #-10 @ │ │ │ │ + ldrsheq r7, [sp], #-78 @ 0xffffffb2 │ │ │ │ + ldrsbeq r7, [pc], #-14 @ │ │ │ │ + subseq r7, sp, r2, ror #9 │ │ │ │ + subseq r7, pc, r2, asr #1 │ │ │ │ + subseq r7, sp, r6, asr #9 │ │ │ │ + subseq r7, pc, r6, lsr #1 │ │ │ │ + subseq r7, sp, sl, lsr #9 │ │ │ │ + subseq r7, pc, sl, lsl #1 │ │ │ │ + subseq r7, sp, lr, lsl #9 │ │ │ │ + subseq r7, pc, lr, rrx │ │ │ │ + subseq r7, sp, r2, ror r4 │ │ │ │ + subseq r7, pc, r2, asr r0 @ │ │ │ │ + subseq r7, sp, r6, asr r4 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl fed65c60 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, sp, r0, asr #31 │ │ │ │ ldcleq 0, cr15, [r0], #-316 @ 0xfffffec4 │ │ │ │ eorsmi pc, r6, #76546048 @ 0x4900000 │ │ │ │ strcs r2, [r1], #-256 @ 0xffffff00 │ │ │ │ @@ -519623,24 +519623,24 @@ │ │ │ │ ldrbtmi r4, [r8], #-1569 @ 0xfffff9df │ │ │ │ @ instruction: 0xf974f609 │ │ │ │ @ instruction: 0xf602e7ce │ │ │ │ svclt 0x0000ee00 │ │ │ │ @ instruction: 0xfffff781 │ │ │ │ rsbeq pc, r8, r8, lsl #31 │ │ │ │ @ instruction: 0x000011b8 │ │ │ │ - subseq r6, pc, lr, ror #30 │ │ │ │ - ldrsbeq r6, [pc], #-244 @ │ │ │ │ - subseq r6, pc, lr, lsr #30 │ │ │ │ - subseq r7, sp, r2, lsr r3 │ │ │ │ - subseq r6, pc, r8, lsl pc @ │ │ │ │ - subseq r7, sp, ip, lsl r3 │ │ │ │ + subseq r6, pc, r6, ror pc @ │ │ │ │ + ldrsbeq r6, [pc], #-252 @ │ │ │ │ + subseq r6, pc, r6, lsr pc @ │ │ │ │ + subseq r7, sp, sl, lsr r3 │ │ │ │ + subseq r6, pc, r0, lsr #30 │ │ │ │ + subseq r7, sp, r4, lsr #6 │ │ │ │ rsbeq pc, r8, sl, lsr #30 │ │ │ │ @ instruction: 0xffffff4d │ │ │ │ - subseq r6, pc, lr, asr #29 │ │ │ │ - ldrsbeq r7, [sp], #-34 @ 0xffffffde │ │ │ │ + ldrsbeq r6, [pc], #-230 @ │ │ │ │ + ldrsbeq r7, [sp], #-42 @ 0xffffffd6 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl fed65d70 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, sp, r0, asr #31 │ │ │ │ ldcleq 0, cr15, [r0], #-316 @ 0xfffffec4 │ │ │ │ eorsmi pc, r6, #76546048 @ 0x4900000 │ │ │ │ strcs r2, [r1], #-256 @ 0xffffff00 │ │ │ │ @@ -519685,22 +519685,22 @@ │ │ │ │ strtmi r4, [r1], -sp, lsl #16 │ │ │ │ @ instruction: 0xf6094478 │ │ │ │ @ instruction: 0xe7d9f8f7 │ │ │ │ stc 6, cr15, [r2, #8] │ │ │ │ @ instruction: 0xfffff671 │ │ │ │ rsbeq pc, r8, r8, ror lr @ │ │ │ │ @ instruction: 0x000011b8 │ │ │ │ - subseq r6, pc, lr, asr lr @ │ │ │ │ - subseq r6, pc, r4, asr #29 │ │ │ │ - subseq r6, pc, lr, lsl lr @ │ │ │ │ - subseq r7, sp, r2, lsr #4 │ │ │ │ + subseq r6, pc, r6, ror #28 │ │ │ │ + subseq r6, pc, ip, asr #29 │ │ │ │ + subseq r6, pc, r6, lsr #28 │ │ │ │ + subseq r7, sp, sl, lsr #4 │ │ │ │ rsbeq pc, r8, r0, lsr lr @ │ │ │ │ @ instruction: 0xfffffe53 │ │ │ │ - ldrsbeq r6, [pc], #-212 @ │ │ │ │ - ldrsbeq r7, [sp], #-24 @ 0xffffffe8 │ │ │ │ + ldrsbeq r6, [pc], #-220 @ │ │ │ │ + subseq r7, sp, r0, ror #3 │ │ │ │ andeq r0, r0, r0 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r8 │ │ │ │ bl fed65e64 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0x46080ff8 │ │ │ │ mrc2 2, 5, pc, cr12, cr3, {0} │ │ │ │ ldc 6, cr4, [pc, #12] @ 20ec80 │ │ │ │ @@ -519736,15 +519736,15 @@ │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ mrsle r0, LR_svc │ │ │ │ andlt r2, r5, r1 │ │ │ │ @ instruction: 0xf602bd30 │ │ │ │ svclt 0x0000ed1a │ │ │ │ rsbeq pc, r8, r6, ror #26 │ │ │ │ @ instruction: 0x000011b8 │ │ │ │ - ldrheq r6, [pc], #-214 @ │ │ │ │ + ldrheq r6, [pc], #-222 @ │ │ │ │ rsbeq pc, r8, ip, lsr #26 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ bl fed65f18 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strdlt r0, [r2], r0 @ │ │ │ │ movwls r4, #5636 @ 0x1604 │ │ │ │ blx 34b9ee >::_M_default_append(unsigned int)@@Base+0xc8e2a> │ │ │ │ @@ -519765,16 +519765,16 @@ │ │ │ │ ldrbtmi r4, [r8], #-2054 @ 0xfffff7fa │ │ │ │ @ instruction: 0xf608300c │ │ │ │ stmdami r5, {r0, r2, r4, r7, r8, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ ldrbtmi r9, [r8], #-2305 @ 0xfffff6ff │ │ │ │ @ instruction: 0xf850f609 │ │ │ │ ldrmi r9, [r8], -r1, lsl #22 │ │ │ │ ldclt 0, cr11, [r0, #-8] │ │ │ │ - subseq r6, pc, r2, asr #26 │ │ │ │ - subseq r7, sp, sl, lsl #1 │ │ │ │ + subseq r6, pc, sl, asr #26 │ │ │ │ + @ instruction: 0x005d7092 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ blhi 34a244 >::_M_default_append(unsigned int)@@Base+0xc7680> │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ bleq 1e4d0c8 │ │ │ │ @ instruction: 0x461d4e9e │ │ │ │ @ instruction: 0xf2ad4b9e │ │ │ │ @@ -519933,32 +519933,32 @@ │ │ │ │ ldmdami r7, {r0, r3, r6, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ mvnscc pc, pc, asr #32 │ │ │ │ @ instruction: 0xf6084478 │ │ │ │ strb pc, [pc, r3, lsl #30]! @ │ │ │ │ bl fe5cc81c │ │ │ │ rsbeq pc, r8, lr, ror #24 │ │ │ │ @ instruction: 0x000011b8 │ │ │ │ - ldrsbeq r6, [pc], #-204 @ │ │ │ │ - subseq r7, sp, r4, lsr #32 │ │ │ │ + subseq r6, pc, r4, ror #25 │ │ │ │ + subseq r7, sp, ip, lsr #32 │ │ │ │ rsbeq pc, r8, r2, lsr ip @ │ │ │ │ - subseq r6, pc, sl, asr ip @ │ │ │ │ - subseq r6, pc, lr, ror #23 │ │ │ │ - subseq r6, pc, r8, ror fp @ │ │ │ │ - subseq r6, sp, r0, asr #29 │ │ │ │ - subseq r6, pc, r0, ror #22 │ │ │ │ - subseq r6, sp, r8, lsr #29 │ │ │ │ - subseq r6, pc, r8, asr #22 │ │ │ │ - @ instruction: 0x005d6e90 │ │ │ │ - subseq r6, pc, sl, lsl #22 │ │ │ │ - subseq r6, sp, r2, asr lr │ │ │ │ - subseq r6, pc, ip, asr #21 │ │ │ │ - subseq r6, pc, r8, asr #21 │ │ │ │ - subseq r6, sp, lr, lsl #28 │ │ │ │ - subseq r6, pc, sl, lsr #21 │ │ │ │ - ldrsheq r6, [sp], #-208 @ 0xffffff30 │ │ │ │ + subseq r6, pc, r2, ror #24 │ │ │ │ + ldrsheq r6, [pc], #-182 @ │ │ │ │ + subseq r6, pc, r0, lsl #23 │ │ │ │ + subseq r6, sp, r8, asr #29 │ │ │ │ + subseq r6, pc, r8, ror #22 │ │ │ │ + ldrheq r6, [sp], #-224 @ 0xffffff20 │ │ │ │ + subseq r6, pc, r0, asr fp @ │ │ │ │ + @ instruction: 0x005d6e98 │ │ │ │ + subseq r6, pc, r2, lsl fp @ │ │ │ │ + subseq r6, sp, sl, asr lr │ │ │ │ + ldrsbeq r6, [pc], #-164 @ │ │ │ │ + ldrsbeq r6, [pc], #-160 @ │ │ │ │ + subseq r6, sp, r6, lsl lr │ │ │ │ + ldrheq r6, [pc], #-162 @ │ │ │ │ + ldrsheq r6, [sp], #-216 @ 0xffffff28 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ blhi 2ca524 >::_M_default_append(unsigned int)@@Base+0x47960> │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x0048f8cc │ │ │ │ @ instruction: 0xf8df468a │ │ │ │ adclt r1, r3, r0, lsl r7 │ │ │ │ @@ -520091,15 +520091,15 @@ │ │ │ │ @ instruction: 0xf47f2800 │ │ │ │ ldmdbge sl, {r0, r3, r4, r8, r9, sl, fp, sp, pc} │ │ │ │ vmax.u8 q2, q4, q0 │ │ │ │ strmi pc, [r7], -sp, lsr #16 │ │ │ │ @ instruction: 0xf0402801 │ │ │ │ blls 8af878 │ │ │ │ @ instruction: 0xf43f2b00 │ │ │ │ - blge 87aecc │ │ │ │ + blge 87aecc │ │ │ │ ldrmi r9, [r8], -r8, lsl #6 │ │ │ │ @ instruction: 0xf8b6f312 │ │ │ │ stmdacs r1, {r0, r1, r2, r9, sl, lr} │ │ │ │ cmnphi sl, r0, asr #32 @ p-variant is OBSOLETE │ │ │ │ ldmdals r0, {r0, r3, r4, r8, r9, fp, ip, pc} │ │ │ │ vcgt.s16 d9, d3, d10 │ │ │ │ @ instruction: 0x4623fb9b │ │ │ │ @@ -520412,56 +520412,56 @@ │ │ │ │ blx fe4ccfa0 │ │ │ │ ldrbtmi r4, [r8], #-2094 @ 0xfffff7d2 │ │ │ │ blx 13ccfaa │ │ │ │ svclt 0x0000e5ac │ │ │ │ rsbeq pc, r8, ip, lsl #19 │ │ │ │ @ instruction: 0x000011b8 │ │ │ │ rsbeq pc, r8, r6, asr r9 @ │ │ │ │ - ldrheq r9, [pc], #-128 @ │ │ │ │ - subseq r6, pc, r6, lsr #17 │ │ │ │ - @ instruction: 0x005f689c │ │ │ │ - subseq pc, lr, r4, asr #17 │ │ │ │ - ldrsbeq r6, [sp], #-184 @ 0xffffff48 │ │ │ │ - subseq r6, sp, sl, lsl fp │ │ │ │ - ldrheq r6, [pc], #-110 @ │ │ │ │ + ldrheq r9, [pc], #-136 @ │ │ │ │ + subseq r6, pc, lr, lsr #17 │ │ │ │ + subseq r6, pc, r4, lsr #17 │ │ │ │ + subseq pc, lr, ip, asr #17 │ │ │ │ + subseq r6, sp, r0, ror #23 │ │ │ │ + subseq r6, sp, r2, lsr #22 │ │ │ │ + subseq r6, pc, r6, asr #13 │ │ │ │ @ instruction: 0xfffff939 │ │ │ │ - subseq r6, pc, sl, lsr #14 │ │ │ │ - ldrsheq r6, [pc], #-104 @ │ │ │ │ - subseq r6, pc, ip, ror r6 @ │ │ │ │ - ldrheq r6, [pc], #-88 @ │ │ │ │ - ldrsheq r6, [sp], #-142 @ 0xffffff72 │ │ │ │ - @ instruction: 0x005f659a │ │ │ │ - subseq r6, sp, r2, ror #17 │ │ │ │ - subseq r6, pc, r4, asr r5 @ │ │ │ │ - @ instruction: 0x005d689c │ │ │ │ - subseq r6, pc, r8, lsr r5 @ │ │ │ │ - subseq r6, sp, lr, ror r8 │ │ │ │ - subseq r6, pc, ip, lsl r5 @ │ │ │ │ - subseq r6, sp, r4, ror #16 │ │ │ │ - subseq r6, pc, r2, lsl #10 │ │ │ │ - subseq r6, sp, sl, asr #16 │ │ │ │ - subseq r6, pc, r4, ror #9 │ │ │ │ - subseq r6, sp, ip, lsr #16 │ │ │ │ - subseq r6, pc, r4, ror #10 │ │ │ │ - ldrheq r6, [pc], #-64 @ │ │ │ │ - ldrsheq r6, [sp], #-118 @ 0xffffff8a │ │ │ │ - @ instruction: 0x005f6492 │ │ │ │ - ldrsbeq r6, [sp], #-120 @ 0xffffff88 │ │ │ │ - subseq r6, pc, sl, ror #8 │ │ │ │ - ldrheq r6, [sp], #-114 @ 0xffffff8e │ │ │ │ - ldrheq r6, [pc], #-52 @ │ │ │ │ - ldrsheq r6, [sp], #-106 @ 0xffffff96 │ │ │ │ + subseq r6, pc, r2, lsr r7 @ │ │ │ │ + subseq r6, pc, r0, lsl #14 │ │ │ │ + subseq r6, pc, r4, lsl #13 │ │ │ │ + subseq r6, pc, r0, asr #11 │ │ │ │ + subseq r6, sp, r6, lsl #18 │ │ │ │ + subseq r6, pc, r2, lsr #11 │ │ │ │ + subseq r6, sp, sl, ror #17 │ │ │ │ + subseq r6, pc, ip, asr r5 @ │ │ │ │ + subseq r6, sp, r4, lsr #17 │ │ │ │ + subseq r6, pc, r0, asr #10 │ │ │ │ + subseq r6, sp, r6, lsl #17 │ │ │ │ + subseq r6, pc, r4, lsr #10 │ │ │ │ + subseq r6, sp, ip, ror #16 │ │ │ │ + subseq r6, pc, sl, lsl #10 │ │ │ │ + subseq r6, sp, r2, asr r8 │ │ │ │ + subseq r6, pc, ip, ror #9 │ │ │ │ + subseq r6, sp, r4, lsr r8 │ │ │ │ + subseq r6, pc, ip, ror #10 │ │ │ │ + ldrheq r6, [pc], #-72 @ │ │ │ │ + ldrsheq r6, [sp], #-126 @ 0xffffff82 │ │ │ │ + @ instruction: 0x005f649a │ │ │ │ + subseq r6, sp, r0, ror #15 │ │ │ │ + subseq r6, pc, r2, ror r4 @ │ │ │ │ + ldrheq r6, [sp], #-122 @ 0xffffff86 │ │ │ │ + ldrheq r6, [pc], #-60 @ │ │ │ │ + subseq r6, sp, r2, lsl #14 │ │ │ │ + @ instruction: 0x005f639e │ │ │ │ + subseq r6, sp, r4, ror #13 │ │ │ │ + subseq r6, pc, r0, lsl #7 │ │ │ │ + subseq r6, sp, r6, asr #13 │ │ │ │ + subseq r6, pc, ip, asr r3 @ │ │ │ │ + subseq r6, sp, r2, lsr #13 │ │ │ │ + subseq r6, pc, r4, lsr r3 @ │ │ │ │ @ instruction: 0x005f6396 │ │ │ │ - ldrsbeq r6, [sp], #-108 @ 0xffffff94 │ │ │ │ - subseq r6, pc, r8, ror r3 @ │ │ │ │ - ldrheq r6, [sp], #-110 @ 0xffffff92 │ │ │ │ - subseq r6, pc, r4, asr r3 @ │ │ │ │ - @ instruction: 0x005d669a │ │ │ │ - subseq r6, pc, ip, lsr #6 │ │ │ │ - subseq r6, pc, lr, lsl #7 │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl fed66a48 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fb8 │ │ │ │ @ instruction: 0xb08d24bc │ │ │ │ ldrtcc pc, [r8], #2271 @ 0x8df @ │ │ │ │ ldrbtmi r4, [sl], #-1542 @ 0xfffff9fa │ │ │ │ @@ -520762,80 +520762,80 @@ │ │ │ │ svcvc 0x00efffff │ │ │ │ andeq r0, r0, r0 │ │ │ │ subsmi r0, r9, r0 │ │ │ │ @ instruction: 0x47ae147b │ │ │ │ svccc 0x00847ae1 │ │ │ │ strhteq pc, [r8], #-22 @ 0xffffffea @ │ │ │ │ @ instruction: 0x000011b8 │ │ │ │ - subseq r6, pc, r0, lsl r2 @ │ │ │ │ + subseq r6, pc, r8, lsl r2 @ │ │ │ │ @ instruction: 0xfffff7d5 │ │ │ │ - subseq r6, pc, sl, lsr #5 │ │ │ │ - subseq pc, lr, r0, lsr #4 │ │ │ │ + ldrheq r6, [pc], #-34 @ │ │ │ │ + subseq pc, lr, r8, lsr #4 │ │ │ │ andeq r0, r0, r3, asr #10 │ │ │ │ - ldrheq r6, [pc], #-26 @ │ │ │ │ - subseq r6, sp, r0, lsl #10 │ │ │ │ + subseq r6, pc, r2, asr #3 │ │ │ │ + subseq r6, sp, r8, lsl #10 │ │ │ │ rsbeq pc, r8, sl, lsl #2 │ │ │ │ - subseq r6, pc, lr, ror r1 @ │ │ │ │ - subseq r6, sp, r4, asr #9 │ │ │ │ + subseq r6, pc, r6, lsl #3 │ │ │ │ + subseq r6, sp, ip, asr #9 │ │ │ │ @ instruction: 0xfffff34f │ │ │ │ @ instruction: 0xfffff305 │ │ │ │ - subseq r6, pc, lr, lsr r1 @ │ │ │ │ - subseq r6, sp, r6, lsl #9 │ │ │ │ - subseq r6, pc, r4, lsr #2 │ │ │ │ - subseq r6, sp, ip, ror #8 │ │ │ │ - subseq r6, pc, r4, lsl #4 │ │ │ │ - subseq r9, lr, sl, lsl #4 │ │ │ │ - ldrsheq r6, [pc], #-28 @ │ │ │ │ - subseq r6, pc, r8, lsr r2 @ │ │ │ │ - ldrheq r6, [pc], #-4 @ │ │ │ │ - ldrsheq r6, [sp], #-60 @ 0xffffffc4 │ │ │ │ - @ instruction: 0x005f609a │ │ │ │ - subseq r6, sp, r2, ror #7 │ │ │ │ - subseq r9, lr, ip, lsr r2 │ │ │ │ - ldrsheq r6, [pc], #-26 @ │ │ │ │ - subseq r6, pc, r6, asr r0 @ │ │ │ │ - @ instruction: 0x005d639e │ │ │ │ - ldrheq r9, [lr], #-156 @ 0xffffff64 │ │ │ │ - ldrsbeq r6, [pc], #-26 @ │ │ │ │ - subseq r6, pc, r2, lsl r0 @ │ │ │ │ - subseq r6, sp, sl, asr r3 │ │ │ │ - ldrsheq r5, [pc], #-244 @ │ │ │ │ - subseq r6, sp, sl, lsr r3 │ │ │ │ - subseq r9, lr, r0, asr #2 │ │ │ │ - @ instruction: 0x005f6196 │ │ │ │ - subseq r5, pc, lr, lsr #31 │ │ │ │ - ldrsheq r6, [sp], #-38 @ 0xffffffda │ │ │ │ - subseq r6, pc, r2, ror r1 @ │ │ │ │ - subseq r9, lr, r4, asr #32 │ │ │ │ - subseq r5, pc, r4, ror #30 │ │ │ │ - subseq r6, sp, ip, lsr #5 │ │ │ │ - subseq sl, lr, ip, asr #1 │ │ │ │ subseq r6, pc, r6, asr #2 │ │ │ │ - subseq r5, pc, r2, lsr #30 │ │ │ │ - subseq r6, sp, sl, ror #4 │ │ │ │ - ldrheq sl, [lr], #-34 @ 0xffffffde │ │ │ │ - subseq r6, pc, r4, lsr r1 @ │ │ │ │ - subseq r5, pc, r8, ror #29 │ │ │ │ - subseq r6, sp, r0, lsr r2 │ │ │ │ - ldrsbeq sl, [lr], #-36 @ 0xffffffdc │ │ │ │ - subseq r6, pc, sl, lsl r1 @ │ │ │ │ - subseq r5, pc, sl, lsr #29 │ │ │ │ - ldrsheq r6, [sp], #-18 @ 0xffffffee │ │ │ │ - subseq sl, lr, lr, ror #6 │ │ │ │ - subseq r6, pc, ip, ror #1 │ │ │ │ - subseq r5, pc, r2, ror #28 │ │ │ │ - subseq r6, sp, sl, lsr #3 │ │ │ │ - subseq lr, lr, r8, lsl #29 │ │ │ │ - ldrsbeq r6, [pc], #-10 @ │ │ │ │ - subseq r5, pc, lr, lsl lr @ │ │ │ │ - subseq r6, sp, r6, ror #2 │ │ │ │ - subseq r6, pc, r0, asr #1 │ │ │ │ - ldrsheq r6, [pc], #-14 @ │ │ │ │ - ldrsbeq r5, [pc], #-216 @ │ │ │ │ - subseq r6, sp, r0, lsr #2 │ │ │ │ + subseq r6, sp, lr, lsl #9 │ │ │ │ + subseq r6, pc, ip, lsr #2 │ │ │ │ + subseq r6, sp, r4, ror r4 │ │ │ │ + subseq r6, pc, ip, lsl #4 │ │ │ │ + subseq r9, lr, r2, lsl r2 │ │ │ │ + subseq r6, pc, r4, lsl #4 │ │ │ │ + subseq r6, pc, r0, asr #4 │ │ │ │ + ldrheq r6, [pc], #-12 @ │ │ │ │ + subseq r6, sp, r4, lsl #8 │ │ │ │ + subseq r6, pc, r2, lsr #1 │ │ │ │ + subseq r6, sp, sl, ror #7 │ │ │ │ + subseq r9, lr, r4, asr #4 │ │ │ │ + subseq r6, pc, r2, lsl #4 │ │ │ │ + subseq r6, pc, lr, asr r0 @ │ │ │ │ + subseq r6, sp, r6, lsr #7 │ │ │ │ + subseq r9, lr, r4, asr #19 │ │ │ │ + subseq r6, pc, r2, ror #3 │ │ │ │ + subseq r6, pc, sl, lsl r0 @ │ │ │ │ + subseq r6, sp, r2, ror #6 │ │ │ │ + ldrsheq r5, [pc], #-252 @ │ │ │ │ + subseq r6, sp, r2, asr #6 │ │ │ │ + subseq r9, lr, r8, asr #2 │ │ │ │ + @ instruction: 0x005f619e │ │ │ │ + ldrheq r5, [pc], #-246 @ │ │ │ │ + ldrsheq r6, [sp], #-46 @ 0xffffffd2 │ │ │ │ + subseq r6, pc, sl, ror r1 @ │ │ │ │ + subseq r9, lr, ip, asr #32 │ │ │ │ + subseq r5, pc, ip, ror #30 │ │ │ │ + ldrheq r6, [sp], #-36 @ 0xffffffdc │ │ │ │ + ldrsbeq sl, [lr], #-4 │ │ │ │ + subseq r6, pc, lr, asr #2 │ │ │ │ + subseq r5, pc, sl, lsr #30 │ │ │ │ + subseq r6, sp, r2, ror r2 │ │ │ │ + ldrheq sl, [lr], #-42 @ 0xffffffd6 │ │ │ │ + subseq r6, pc, ip, lsr r1 @ │ │ │ │ + ldrsheq r5, [pc], #-224 @ │ │ │ │ + subseq r6, sp, r8, lsr r2 │ │ │ │ + ldrsbeq sl, [lr], #-44 @ 0xffffffd4 │ │ │ │ + subseq r6, pc, r2, lsr #2 │ │ │ │ + ldrheq r5, [pc], #-226 @ │ │ │ │ + ldrsheq r6, [sp], #-26 @ 0xffffffe6 │ │ │ │ + subseq sl, lr, r6, ror r3 │ │ │ │ + ldrsheq r6, [pc], #-4 @ │ │ │ │ + subseq r5, pc, sl, ror #28 │ │ │ │ + ldrheq r6, [sp], #-18 @ 0xffffffee │ │ │ │ + @ instruction: 0x005eee90 │ │ │ │ + subseq r6, pc, r2, ror #1 │ │ │ │ + subseq r5, pc, r6, lsr #28 │ │ │ │ + subseq r6, sp, lr, ror #2 │ │ │ │ + subseq r6, pc, r8, asr #1 │ │ │ │ + subseq r6, pc, r6, lsl #2 │ │ │ │ + subseq r5, pc, r0, ror #27 │ │ │ │ + subseq r6, sp, r8, lsr #2 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ bl fed67024 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strdlt r0, [r3], r0 @ │ │ │ │ stc2 7, cr15, [r8, #-1020] @ 0xfffffc04 │ │ │ │ stmdacs r1, {r0, r1, r9, sl, lr} │ │ │ │ ldrmi sp, [r8], -r2, lsl #2 │ │ │ │ @@ -520845,16 +520845,16 @@ │ │ │ │ andcc r4, ip, r8, ror r4 │ │ │ │ @ instruction: 0xff24f607 │ │ │ │ stmdbls r1, {r0, r2, fp, lr} │ │ │ │ @ instruction: 0xf6074478 │ │ │ │ blls 28fdd4 >::_M_default_append(unsigned int)@@Base+0xd210> │ │ │ │ andlt r4, r3, r8, lsl r6 │ │ │ │ svclt 0x0000bd00 │ │ │ │ - subseq r5, pc, r0, ror #24 │ │ │ │ - subseq r5, sp, r8, lsr #31 │ │ │ │ + subseq r5, pc, r8, ror #24 │ │ │ │ + ldrheq r5, [sp], #-240 @ 0xffffff10 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ bl fed67070 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strdlt r0, [r2], r0 @ │ │ │ │ strmi r4, [r8], -r4, lsl #12 │ │ │ │ ldc2 2, cr15, [r4, #72]! @ 0x48 │ │ │ │ strmi r6, [r1], -r3, lsl #16 │ │ │ │ @@ -520882,18 +520882,18 @@ │ │ │ │ ldrbtmi r4, [r8], #-2056 @ 0xfffff7f8 │ │ │ │ @ instruction: 0xf607300c │ │ │ │ stmdami r7, {r0, r3, r4, r6, r7, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ ldrbtmi r9, [r8], #-2305 @ 0xfffff6ff │ │ │ │ @ instruction: 0xff94f607 │ │ │ │ ldrmi r9, [r8], -r1, lsl #22 │ │ │ │ ldclt 0, cr11, [r0, #-8] │ │ │ │ - subseq r5, pc, r6, lsl pc @ │ │ │ │ - subseq r5, sp, r2, lsr pc │ │ │ │ - ldrsheq r5, [pc], #-230 @ │ │ │ │ - subseq r5, sp, r2, lsl pc │ │ │ │ + subseq r5, pc, lr, lsl pc @ │ │ │ │ + subseq r5, sp, sl, lsr pc │ │ │ │ + ldrsheq r5, [pc], #-238 @ │ │ │ │ + subseq r5, sp, sl, lsl pc │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ bl fed6710c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ bmi 753eb4 │ │ │ │ blmi 77c128 │ │ │ │ ldrbtmi r4, [sl], #-1540 @ 0xfffff9fc │ │ │ │ ldmpl r3, {r3, r9, sl, lr}^ │ │ │ │ @@ -520913,15 +520913,15 @@ │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ mrsle r0, LR_svc │ │ │ │ andlt r2, r4, r1 │ │ │ │ @ instruction: 0xf601bd10 │ │ │ │ svclt 0x0000ebe6 │ │ │ │ strdeq lr, [r8], #-166 @ 0xffffff5a @ │ │ │ │ @ instruction: 0x000011b8 │ │ │ │ - ldrheq r5, [pc], #-224 @ │ │ │ │ + ldrheq r5, [pc], #-232 @ │ │ │ │ rsbeq lr, r8, r4, asr #21 │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl fed67180 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ bmi f93ea8 │ │ │ │ blmi fbc1b0 │ │ │ │ ldrbtmi r4, [sl], #-1543 @ 0xfffff9f9 │ │ │ │ @@ -520976,18 +520976,18 @@ │ │ │ │ ldrbtmi r9, [r8], #-2309 @ 0xfffff6fb │ │ │ │ cdp2 6, 13, cr15, cr14, cr7, {0} │ │ │ │ ldrb r9, [r3, r5, lsl #22] │ │ │ │ bl 1c4d864 │ │ │ │ rsbeq lr, r8, r2, lsl #21 │ │ │ │ @ instruction: 0x000011b8 │ │ │ │ rsbeq lr, r8, r8, lsl #20 │ │ │ │ - subseq r5, pc, r6, lsr #27 │ │ │ │ - subseq r5, sp, r2, asr #27 │ │ │ │ - subseq r5, pc, sl, lsl #27 │ │ │ │ - subseq r5, sp, r6, lsr #27 │ │ │ │ + subseq r5, pc, lr, lsr #27 │ │ │ │ + subseq r5, sp, sl, asr #27 │ │ │ │ + @ instruction: 0x005f5d92 │ │ │ │ + subseq r5, sp, lr, lsr #27 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl fed67284 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ bmi 1653f8c │ │ │ │ blmi 167c2c4 │ │ │ │ ldrbtmi r4, [sl], #-1541 @ 0xfffff9fb │ │ │ │ ldmdavs fp, {r0, r1, r4, r6, r7, fp, ip, lr} │ │ │ │ @@ -521067,32 +521067,32 @@ │ │ │ │ ldmdami r7, {r0, r1, r3, r5, r6, r8, sl, fp, ip, sp, lr, pc} │ │ │ │ mvnscc pc, pc, asr #32 │ │ │ │ @ instruction: 0xf6074478 │ │ │ │ str pc, [sp, r5, lsr #28]! │ │ │ │ b fee4d9d4 │ │ │ │ rsbeq lr, r8, lr, ror r9 │ │ │ │ @ instruction: 0x000011b8 │ │ │ │ - subseq r5, pc, r4, asr #26 │ │ │ │ + subseq r5, pc, ip, asr #26 │ │ │ │ @ instruction: 0xfffffeb5 │ │ │ │ - subseq r5, pc, r4, lsr sp @ │ │ │ │ - subseq r1, sp, lr, lsr #30 │ │ │ │ + subseq r5, pc, ip, lsr sp @ │ │ │ │ + subseq r1, sp, r6, lsr pc │ │ │ │ andeq r0, r0, r7, lsl r1 │ │ │ │ - ldrheq r5, [pc], #-202 @ │ │ │ │ - ldrsbeq r5, [sp], #-198 @ 0xffffff3a │ │ │ │ + subseq r5, pc, r2, asr #25 │ │ │ │ + ldrsbeq r5, [sp], #-206 @ 0xffffff32 │ │ │ │ rsbeq lr, r8, r4, ror #17 │ │ │ │ - subseq r5, pc, sl, lsl #25 │ │ │ │ - subseq r5, sp, r6, lsr #25 │ │ │ │ + @ instruction: 0x005f5c92 │ │ │ │ + subseq r5, sp, lr, lsr #25 │ │ │ │ @ instruction: 0xfffffda1 │ │ │ │ - subseq r5, pc, r0, ror #24 │ │ │ │ - subseq r5, sp, ip, ror ip │ │ │ │ + subseq r5, pc, r8, ror #24 │ │ │ │ + subseq r5, sp, r4, lsl #25 │ │ │ │ @ instruction: 0xfffffcdb │ │ │ │ - subseq r5, pc, r6, lsr ip @ │ │ │ │ - subseq r5, sp, r2, asr ip │ │ │ │ - subseq r5, pc, sl, lsl ip @ │ │ │ │ - subseq r5, sp, r4, lsr ip │ │ │ │ + subseq r5, pc, lr, lsr ip @ │ │ │ │ + subseq r5, sp, sl, asr ip │ │ │ │ + subseq r5, pc, r2, lsr #24 │ │ │ │ + subseq r5, sp, ip, lsr ip │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ bl fed67428 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strdlt r0, [r3], r0 @ │ │ │ │ @ instruction: 0xff24f7ff │ │ │ │ stmdacs r1, {r0, r1, r9, sl, lr} │ │ │ │ ldrmi sp, [r8], -r2, lsl #2 │ │ │ │ @@ -521101,16 +521101,16 @@ │ │ │ │ ldrbtmi r4, [r8], #-2054 @ 0xfffff7fa │ │ │ │ @ instruction: 0xf607300c │ │ │ │ stmdami r5, {r0, r1, r5, r8, sl, fp, ip, sp, lr, pc} │ │ │ │ ldrbtmi r9, [r8], #-2305 @ 0xfffff6ff │ │ │ │ ldc2l 6, cr15, [lr, #28] │ │ │ │ ldrmi r9, [r8], -r1, lsl #22 │ │ │ │ stclt 0, cr11, [r0, #-12] │ │ │ │ - subseq r5, pc, sl, lsl #23 │ │ │ │ - subseq r5, sp, r6, lsr #23 │ │ │ │ + @ instruction: 0x005f5b92 │ │ │ │ + subseq r5, sp, lr, lsr #23 │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r0 │ │ │ │ stc 12, cr5, [sp, #-512]! @ 0xfffffe00 │ │ │ │ bl fed72e7c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldrdlt r0, [r3], r8 │ │ │ │ strmi r4, [r8], -r5, lsl #12 │ │ │ │ ldrmi r4, [r6], -pc, lsl #12 │ │ │ │ @@ -521180,20 +521180,20 @@ │ │ │ │ stc2 6, cr15, [r8], {7} │ │ │ │ stmdbls r1, {r1, r3, fp, lr} │ │ │ │ @ instruction: 0xf6074478 │ │ │ │ blls 28f89c >::_M_default_append(unsigned int)@@Base+0xccd8> │ │ │ │ stmdavs r0!, {r0, r2, r3, r4, r5, r6, r8, r9, sl, sp, lr, pc} │ │ │ │ vmin.u d20, d4, d25 │ │ │ │ @ instruction: 0xe777f89b │ │ │ │ - ldrsbeq r5, [pc], #-162 @ │ │ │ │ - subseq r5, sp, lr, ror #21 │ │ │ │ - subseq r5, pc, lr, ror sl @ │ │ │ │ - @ instruction: 0x005d5a9a │ │ │ │ - subseq r5, pc, r4, asr sl @ │ │ │ │ - subseq r5, sp, r0, ror sl │ │ │ │ + ldrsbeq r5, [pc], #-170 @ │ │ │ │ + ldrsheq r5, [sp], #-166 @ 0xffffff5a │ │ │ │ + subseq r5, pc, r6, lsl #21 │ │ │ │ + subseq r5, sp, r2, lsr #21 │ │ │ │ + subseq r5, pc, ip, asr sl @ │ │ │ │ + subseq r5, sp, r8, ror sl │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r0 │ │ │ │ stc 12, cr5, [sp, #-512]! @ 0xfffffe00 │ │ │ │ bl fed72fc8 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldrdlt r0, [r3], r8 │ │ │ │ strmi r4, [r8], -r5, lsl #12 │ │ │ │ ldrmi r4, [r6], -pc, lsl #12 │ │ │ │ @@ -521264,20 +521264,20 @@ │ │ │ │ blx ffa4dcf2 │ │ │ │ stmdbls r1, {r1, r3, fp, lr} │ │ │ │ @ instruction: 0xf6074478 │ │ │ │ blls 28f74c >::_M_default_append(unsigned int)@@Base+0xcb88> │ │ │ │ stmdavs r0!, {r0, r1, r3, r4, r5, r6, r8, r9, sl, sp, lr, pc}^ │ │ │ │ vmin.u d20, d3, d25 │ │ │ │ @ instruction: 0xe775fff3 │ │ │ │ - subseq r5, pc, r2, lsl #19 │ │ │ │ - @ instruction: 0x005d599e │ │ │ │ - subseq r5, pc, lr, lsr #18 │ │ │ │ - subseq r5, sp, sl, asr #18 │ │ │ │ - subseq r5, pc, r4, lsl #18 │ │ │ │ - subseq r5, sp, r0, lsr #18 │ │ │ │ + subseq r5, pc, sl, lsl #19 │ │ │ │ + subseq r5, sp, r6, lsr #19 │ │ │ │ + subseq r5, pc, r6, lsr r9 @ │ │ │ │ + subseq r5, sp, r2, asr r9 │ │ │ │ + subseq r5, pc, ip, lsl #18 │ │ │ │ + subseq r5, sp, r8, lsr #18 │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl fed6770c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldrdlt r0, [r5], r8 │ │ │ │ strmi r4, [r8], -r5, lsl #12 │ │ │ │ vmax.s16 d4, d2, d14 │ │ │ │ stmdbvs r3, {r0, r2, r5, r6, r9, fp, ip, sp, lr, pc} │ │ │ │ @@ -521332,18 +521332,18 @@ │ │ │ │ ldrbtmi r0, [fp], #-304 @ 0xfffffed0 │ │ │ │ ldc2l 6, cr15, [ip], #16 │ │ │ │ ldrtmi r2, [r0], -r0, lsl #6 │ │ │ │ cmnvs r3, #34603008 @ 0x2100000 │ │ │ │ @ instruction: 0xf9fcf212 │ │ │ │ andlt r2, r5, r1 │ │ │ │ svclt 0x0000bdf0 │ │ │ │ - ldrsbeq r5, [pc], #-142 @ │ │ │ │ - subseq r5, pc, r0, asr #17 │ │ │ │ - subseq r5, pc, lr, ror r8 @ │ │ │ │ - subseq r5, pc, lr, lsr r8 @ │ │ │ │ + subseq r5, pc, r6, ror #17 │ │ │ │ + subseq r5, pc, r8, asr #17 │ │ │ │ + subseq r5, pc, r6, lsl #17 │ │ │ │ + subseq r5, pc, r6, asr #16 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ bl fed67814 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0x46080ff8 │ │ │ │ vmax.s16 d4, d2, d12 │ │ │ │ strmi pc, [r1], -r3, ror #19 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @@ -521377,15 +521377,15 @@ │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ mrsle r0, LR_svc │ │ │ │ andlt r2, r5, r1 │ │ │ │ @ instruction: 0xf601bd30 │ │ │ │ svclt 0x0000e846 │ │ │ │ strhteq lr, [r8], #-62 @ 0xffffffc2 │ │ │ │ @ instruction: 0x000011b8 │ │ │ │ - subseq r5, pc, sl, lsr #15 │ │ │ │ + ldrheq r5, [pc], #-114 @ │ │ │ │ rsbeq lr, r8, r4, lsl #7 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl fed678c0 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r4, r0, ror #31 │ │ │ │ strmi r4, [r8], -r5, lsl #12 │ │ │ │ vmax.s16 d4, d2, d14 │ │ │ │ @@ -521443,18 +521443,18 @@ │ │ │ │ adcvs r4, r3, #40, 12 @ 0x2800000 │ │ │ │ cmnvs r3, r3, lsr #8 │ │ │ │ vcgt.u32 q3, , │ │ │ │ @ instruction: 0x4630fbdb │ │ │ │ vmax.s16 d4, d2, d17 │ │ │ │ andcs pc, r1, sp, lsl r9 @ │ │ │ │ ldcllt 0, cr11, [r0, #-16]! │ │ │ │ - subseq r5, pc, r2, lsr r7 @ │ │ │ │ - subseq r5, pc, r2, lsl r7 @ │ │ │ │ - subseq r5, pc, lr, asr #13 │ │ │ │ - @ instruction: 0x005f5690 │ │ │ │ + subseq r5, pc, sl, lsr r7 @ │ │ │ │ + subseq r5, pc, sl, lsl r7 @ │ │ │ │ + ldrsbeq r5, [pc], #-102 @ │ │ │ │ + @ instruction: 0x005f5698 │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r8 │ │ │ │ bl fed679d0 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strmi r0, [r6], -r8, ror #31 │ │ │ │ strmi r4, [pc], -r8, lsl #12 │ │ │ │ @ instruction: 0xf904f212 │ │ │ │ strcs r4, [r0, #-1540] @ 0xfffff9fc │ │ │ │ @@ -521477,16 +521477,16 @@ │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ @ instruction: 0x46214638 │ │ │ │ @ instruction: 0x63256125 │ │ │ │ movwcs lr, #35268 @ 0x89c4 │ │ │ │ movwcs lr, #59844 @ 0xe9c4 │ │ │ │ @ instruction: 0xf8d8f212 │ │ │ │ ldcllt 6, cr4, [r8, #192]! @ 0xc0 │ │ │ │ - subseq r5, pc, lr, lsr #12 │ │ │ │ - ldrsbeq r5, [sp], #-94 @ 0xffffffa2 │ │ │ │ + subseq r5, pc, r6, lsr r6 @ │ │ │ │ + subseq r5, sp, r6, ror #11 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ blhi 4cbd08 │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x0070f8cc │ │ │ │ mcr 0, 0, fp, cr10, cr1, {4} │ │ │ │ @ instruction: 0x46053a10 │ │ │ │ @@ -521872,15 +521872,15 @@ │ │ │ │ svceq 0x00a0f8cc │ │ │ │ strmi fp, [lr], -pc, lsl #1 │ │ │ │ strne pc, [r0], #-2271 @ 0xfffff721 │ │ │ │ ldrmi r4, [r3], r7, lsl #12 │ │ │ │ ldrbtmi r4, [r9], #-1564 @ 0xfffff9e4 │ │ │ │ ldrtmi r9, [r0], -r8 │ │ │ │ vrshl.s64 d18, d0, d12 │ │ │ │ - blls 850560 │ │ │ │ + blls 850560 │ │ │ │ ldrtmi r6, [r8], -r5, lsr #32 │ │ │ │ b 15e4e64 │ │ │ │ andsvs r0, sp, fp, ror #18 │ │ │ │ ldmcs r7!, {r6, r9, ip, sp, lr, pc} │ │ │ │ ldrbtmi r9, [pc], #-2841 @ 210e88 │ │ │ │ vqadd.u16 d6, d4, d13 │ │ │ │ @ instruction: 0x463bfa91 │ │ │ │ @@ -522125,25 +522125,25 @@ │ │ │ │ ldrbtmi r4, [r8], #-1569 @ 0xfffff9df │ │ │ │ @ instruction: 0xf606300c │ │ │ │ stmdami lr, {r0, r5, r8, sl, fp, ip, sp, lr, pc} │ │ │ │ mvnscc pc, pc, asr #32 │ │ │ │ @ instruction: 0xf6064478 │ │ │ │ @ instruction: 0xe7d3fddb │ │ │ │ andeq r0, r0, r7, lsr #8 │ │ │ │ - @ instruction: 0x005f4f9a │ │ │ │ - subseq r4, pc, r4, asr sp @ │ │ │ │ - subseq r4, pc, ip, ror #24 │ │ │ │ - subseq r4, pc, r8, asr #24 │ │ │ │ - ldrsheq r4, [sp], #-182 @ 0xffffff4a │ │ │ │ - subseq r4, pc, r6, lsr #24 │ │ │ │ - ldrsbeq r4, [sp], #-180 @ 0xffffff4c │ │ │ │ - subseq r4, pc, ip, lsl #24 │ │ │ │ - ldrheq r4, [sp], #-186 @ 0xffffff46 │ │ │ │ - ldrsheq r4, [pc], #-178 @ │ │ │ │ - subseq r4, sp, r0, lsr #23 │ │ │ │ + subseq r4, pc, r2, lsr #31 │ │ │ │ + subseq r4, pc, ip, asr sp @ │ │ │ │ + subseq r4, pc, r4, ror ip @ │ │ │ │ + subseq r4, pc, r0, asr ip @ │ │ │ │ + ldrsheq r4, [sp], #-190 @ 0xffffff42 │ │ │ │ + subseq r4, pc, lr, lsr #24 │ │ │ │ + ldrsbeq r4, [sp], #-188 @ 0xffffff44 │ │ │ │ + subseq r4, pc, r4, lsl ip @ │ │ │ │ + subseq r4, sp, r2, asr #23 │ │ │ │ + ldrsheq r4, [pc], #-186 @ │ │ │ │ + subseq r4, sp, r8, lsr #23 │ │ │ │ ldrsbtcs pc, [r0], r0 @ │ │ │ │ ldrsbtcc pc, [r0], r1 @ │ │ │ │ @ instruction: 0xf8d2b530 │ │ │ │ @ instruction: 0xf8d350d4 │ │ │ │ ssatmi r4, #15, r4, asr #1 │ │ │ │ svclt 0x00a842a5 │ │ │ │ @ instruction: 0xf1be46a6 │ │ │ │ @@ -522392,15 +522392,15 @@ │ │ │ │ bls 388b34 │ │ │ │ @ instruction: 0xf1a2469e │ │ │ │ andcs r0, r0, #4, 24 @ 0x400 │ │ │ │ svclt 0x0000e023 │ │ │ │ ... │ │ │ │ rsbeq sp, r8, r0, lsl r7 │ │ │ │ @ instruction: 0x000011b8 │ │ │ │ - ldrsheq r4, [pc], #-172 @ │ │ │ │ + subseq r4, pc, r4, lsl #22 │ │ │ │ @ instruction: 0x011df890 │ │ │ │ strle r0, [pc], #-1792 @ 2116a0 │ │ │ │ bmi fe64cec0 │ │ │ │ blvs 24cd20 │ │ │ │ biceq lr, r3, #5120 @ 0x1400 │ │ │ │ blvc ffc0d190 │ │ │ │ blvc 3ccf50 │ │ │ │ @@ -522837,38 +522837,38 @@ │ │ │ │ ldrbtmi r6, [r8], #-418 @ 0xfffffe5e │ │ │ │ @ instruction: 0xf605300c │ │ │ │ ldmdami fp, {r0, r1, r2, r3, r7, r8, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ ldrbtmi r4, [r8], #-1585 @ 0xfffff9cf │ │ │ │ @ instruction: 0xf84af606 │ │ │ │ @ instruction: 0xf5ffe6b0 │ │ │ │ svclt 0x0000ecd6 │ │ │ │ - subseq r4, pc, r0, lsl #7 │ │ │ │ + subseq r4, pc, r8, lsl #7 │ │ │ │ rsbeq ip, r8, r8, lsr #30 │ │ │ │ @ instruction: 0x000011b8 │ │ │ │ - subseq r4, pc, r4, lsr #4 │ │ │ │ - subseq r4, pc, r2, asr #3 │ │ │ │ - subseq r4, sp, r0, ror r1 │ │ │ │ - subseq r4, pc, r4, lsr #3 │ │ │ │ - subseq r4, sp, r2, asr r1 │ │ │ │ - subseq r4, pc, sl, lsl #3 │ │ │ │ - subseq r4, sp, r8, lsr r1 │ │ │ │ - subseq r4, pc, r0, ror r1 @ │ │ │ │ - subseq r4, sp, lr, lsl r1 │ │ │ │ - subseq r4, pc, r6, asr r1 @ │ │ │ │ - subseq r4, sp, r4, lsl #2 │ │ │ │ - subseq r4, pc, ip, lsr r1 @ │ │ │ │ - subseq r4, sp, sl, ror #1 │ │ │ │ - subseq r4, pc, r2, lsr #2 │ │ │ │ - ldrsbeq r4, [sp], #-0 │ │ │ │ - subseq r4, pc, r8, lsl #2 │ │ │ │ - ldrheq r4, [sp], #-6 │ │ │ │ - subseq r4, pc, sl, ror #1 │ │ │ │ - @ instruction: 0x005d409a │ │ │ │ - subseq r4, pc, lr, asr #1 │ │ │ │ - subseq r4, sp, lr, ror r0 │ │ │ │ + subseq r4, pc, ip, lsr #4 │ │ │ │ + subseq r4, pc, sl, asr #3 │ │ │ │ + subseq r4, sp, r8, ror r1 │ │ │ │ + subseq r4, pc, ip, lsr #3 │ │ │ │ + subseq r4, sp, sl, asr r1 │ │ │ │ + @ instruction: 0x005f4192 │ │ │ │ + subseq r4, sp, r0, asr #2 │ │ │ │ + subseq r4, pc, r8, ror r1 @ │ │ │ │ + subseq r4, sp, r6, lsr #2 │ │ │ │ + subseq r4, pc, lr, asr r1 @ │ │ │ │ + subseq r4, sp, ip, lsl #2 │ │ │ │ + subseq r4, pc, r4, asr #2 │ │ │ │ + ldrsheq r4, [sp], #-2 │ │ │ │ + subseq r4, pc, sl, lsr #2 │ │ │ │ + ldrsbeq r4, [sp], #-8 │ │ │ │ + subseq r4, pc, r0, lsl r1 @ │ │ │ │ + ldrheq r4, [sp], #-14 │ │ │ │ + ldrsheq r4, [pc], #-2 @ │ │ │ │ + subseq r4, sp, r2, lsr #1 │ │ │ │ + ldrsbeq r4, [pc], #-6 @ │ │ │ │ + subseq r4, sp, r6, lsl #1 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ blhi 2cd2a8 >::_M_default_append(unsigned int)@@Base+0x4a6e4> │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x0070f8cc │ │ │ │ blcs 185017c │ │ │ │ @ instruction: 0xf8dfb099 │ │ │ │ @@ -522952,15 +522952,15 @@ │ │ │ │ stmdacs r1, {r0, r7, sl, fp, ip, sp, lr, pc} │ │ │ │ svcge 0x0076f47f │ │ │ │ @ instruction: 0x9006e7bc │ │ │ │ msrvs R12_fiq, r0 │ │ │ │ beq a502c8 │ │ │ │ andcc r4, ip, r8, ror r4 │ │ │ │ cdp2 6, 10, cr15, cr0, cr5, {0} │ │ │ │ - beq 8502d4 │ │ │ │ + beq 8502d4 │ │ │ │ ldrbtmi r9, [r8], #-2310 @ 0xfffff6fa │ │ │ │ @ instruction: 0xff5af605 │ │ │ │ strb r9, [r4, -r6, lsl #22]! │ │ │ │ vmax.u16 d4, d0, d16 │ │ │ │ stmdacs r1, {r0, r3, r6, r7, sl, fp, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf1bbd15c │ │ │ │ stcle 15, cr0, [lr, #-0] │ │ │ │ @@ -523596,67 +523596,67 @@ │ │ │ │ stmdbls r6, {r1, r3, r4, r5, fp, lr} │ │ │ │ @ instruction: 0xf6054478 │ │ │ │ blls 3d12d8 │ │ │ │ blt 1d10954 │ │ │ │ rsbeq ip, r8, r8, lsl #24 │ │ │ │ @ instruction: 0x000011b8 │ │ │ │ ldrdeq ip, [r8], #-186 @ 0xffffff46 @ │ │ │ │ - subseq r3, pc, ip, lsr #30 │ │ │ │ - ldrsbeq r3, [sp], #-234 @ 0xffffff16 │ │ │ │ - ldrsheq r3, [pc], #-224 @ │ │ │ │ - @ instruction: 0x005d3e9e │ │ │ │ - subseq r3, pc, ip, lsr #28 │ │ │ │ - ldrsbeq r3, [sp], #-218 @ 0xffffff26 │ │ │ │ - subseq r3, pc, sl, lsl #28 │ │ │ │ - ldrheq r3, [sp], #-216 @ 0xffffff28 │ │ │ │ - subseq r3, pc, r2, asr #27 │ │ │ │ - subseq r3, pc, r0, lsr #25 │ │ │ │ - subseq r3, pc, r4, lsl #22 │ │ │ │ - subseq r3, pc, r0, lsl #22 │ │ │ │ - subseq r3, sp, lr, lsr #21 │ │ │ │ - ldrheq r3, [pc], #-162 @ │ │ │ │ - @ instruction: 0x005f399c │ │ │ │ - subseq r3, sp, r8, asr #18 │ │ │ │ - subseq r3, pc, lr, ror r9 @ │ │ │ │ - subseq r3, sp, sl, lsr #18 │ │ │ │ - subseq r3, pc, r2, lsr #17 │ │ │ │ - subseq r3, sp, r0, asr r8 │ │ │ │ - subseq r3, pc, r2, lsl #17 │ │ │ │ - subseq r3, sp, r0, lsr r8 │ │ │ │ - subseq r3, pc, ip, lsr #16 │ │ │ │ - ldrsbeq r3, [sp], #-122 @ 0xffffff86 │ │ │ │ - subseq r3, pc, r8, asr #15 │ │ │ │ - subseq r3, sp, r8, ror r7 │ │ │ │ - subseq r3, pc, sl, lsr #15 │ │ │ │ - subseq r3, sp, r8, asr r7 │ │ │ │ - subseq r3, pc, ip, lsl #15 │ │ │ │ - subseq r3, sp, ip, lsr r7 │ │ │ │ - subseq r3, pc, sl, lsl #14 │ │ │ │ - ldrheq r3, [sp], #-106 @ 0xffffff96 │ │ │ │ - subseq r3, pc, lr, ror #13 │ │ │ │ - @ instruction: 0x005f369e │ │ │ │ - subseq r3, sp, lr, asr #12 │ │ │ │ - subseq r3, pc, lr, ror r6 @ │ │ │ │ - subseq r3, sp, lr, lsr #12 │ │ │ │ - subseq r3, pc, r0, lsr r6 @ │ │ │ │ - subseq r3, sp, r0, ror #11 │ │ │ │ - subseq r3, pc, r2, lsl r6 @ │ │ │ │ - subseq r3, sp, r0, asr #11 │ │ │ │ - ldrsheq r3, [pc], #-84 @ │ │ │ │ - subseq r3, sp, r4, lsr #11 │ │ │ │ - subseq r3, pc, r8, asr #11 │ │ │ │ - subseq r3, sp, r8, ror r5 │ │ │ │ - subseq r3, pc, r8, lsr #11 │ │ │ │ - subseq r3, sp, r8, asr r5 │ │ │ │ - subseq r3, pc, r4, ror r5 @ │ │ │ │ - subseq r3, sp, r4, lsr #10 │ │ │ │ - subseq r3, pc, ip, lsl r5 @ │ │ │ │ - subseq r3, sp, ip, asr #9 │ │ │ │ - ldrsheq r3, [pc], #-76 @ │ │ │ │ - subseq r3, sp, ip, lsr #9 │ │ │ │ + subseq r3, pc, r4, lsr pc @ │ │ │ │ + subseq r3, sp, r2, ror #29 │ │ │ │ + ldrsheq r3, [pc], #-232 @ │ │ │ │ + subseq r3, sp, r6, lsr #29 │ │ │ │ + subseq r3, pc, r4, lsr lr @ │ │ │ │ + subseq r3, sp, r2, ror #27 │ │ │ │ + subseq r3, pc, r2, lsl lr @ │ │ │ │ + subseq r3, sp, r0, asr #27 │ │ │ │ + subseq r3, pc, sl, asr #27 │ │ │ │ + subseq r3, pc, r8, lsr #25 │ │ │ │ + subseq r3, pc, ip, lsl #22 │ │ │ │ + subseq r3, pc, r8, lsl #22 │ │ │ │ + ldrheq r3, [sp], #-166 @ 0xffffff5a │ │ │ │ + ldrheq r3, [pc], #-170 @ │ │ │ │ + subseq r3, pc, r4, lsr #19 │ │ │ │ + subseq r3, sp, r0, asr r9 │ │ │ │ + subseq r3, pc, r6, lsl #19 │ │ │ │ + subseq r3, sp, r2, lsr r9 │ │ │ │ + subseq r3, pc, sl, lsr #17 │ │ │ │ + subseq r3, sp, r8, asr r8 │ │ │ │ + subseq r3, pc, sl, lsl #17 │ │ │ │ + subseq r3, sp, r8, lsr r8 │ │ │ │ + subseq r3, pc, r4, lsr r8 @ │ │ │ │ + subseq r3, sp, r2, ror #15 │ │ │ │ + ldrsbeq r3, [pc], #-112 @ │ │ │ │ + subseq r3, sp, r0, lsl #15 │ │ │ │ + ldrheq r3, [pc], #-114 @ │ │ │ │ + subseq r3, sp, r0, ror #14 │ │ │ │ + @ instruction: 0x005f3794 │ │ │ │ + subseq r3, sp, r4, asr #14 │ │ │ │ + subseq r3, pc, r2, lsl r7 @ │ │ │ │ + subseq r3, sp, r2, asr #13 │ │ │ │ + ldrsheq r3, [pc], #-102 @ │ │ │ │ + subseq r3, pc, r6, lsr #13 │ │ │ │ + subseq r3, sp, r6, asr r6 │ │ │ │ + subseq r3, pc, r6, lsl #13 │ │ │ │ + subseq r3, sp, r6, lsr r6 │ │ │ │ + subseq r3, pc, r8, lsr r6 @ │ │ │ │ + subseq r3, sp, r8, ror #11 │ │ │ │ + subseq r3, pc, sl, lsl r6 @ │ │ │ │ + subseq r3, sp, r8, asr #11 │ │ │ │ + ldrsheq r3, [pc], #-92 @ │ │ │ │ + subseq r3, sp, ip, lsr #11 │ │ │ │ + ldrsbeq r3, [pc], #-80 @ │ │ │ │ + subseq r3, sp, r0, lsl #11 │ │ │ │ + ldrheq r3, [pc], #-80 @ │ │ │ │ + subseq r3, sp, r0, ror #10 │ │ │ │ + subseq r3, pc, ip, ror r5 @ │ │ │ │ + subseq r3, sp, ip, lsr #10 │ │ │ │ + subseq r3, pc, r4, lsr #10 │ │ │ │ + ldrsbeq r3, [sp], #-68 @ 0xffffffbc │ │ │ │ + subseq r3, pc, r4, lsl #10 │ │ │ │ + ldrheq r3, [sp], #-68 @ 0xffffffbc │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl fed69c40 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ bmi ff0d6928 │ │ │ │ blmi ff0fec80 │ │ │ │ ldrbtmi r4, [sl], #-1543 @ 0xfffff9f9 │ │ │ │ ldmdavs fp, {r0, r1, r4, r6, r7, fp, ip, lr} │ │ │ │ @@ -523841,57 +523841,57 @@ │ │ │ │ ldrbtmi r4, [r8], #-1569 @ 0xfffff9df │ │ │ │ @ instruction: 0xf878f605 │ │ │ │ @ instruction: 0xf5fee6dd │ │ │ │ svclt 0x0000ed04 │ │ │ │ ... │ │ │ │ rsbeq fp, r8, r2, asr #31 │ │ │ │ @ instruction: 0x000011b8 │ │ │ │ - ldrheq r3, [pc], #-58 @ │ │ │ │ + subseq r3, pc, r2, asr #7 │ │ │ │ @ instruction: 0xfffff36b │ │ │ │ - subseq r3, pc, r4, lsl #8 │ │ │ │ - subseq r3, pc, r2, asr r4 @ │ │ │ │ + subseq r3, pc, ip, lsl #8 │ │ │ │ + subseq r3, pc, sl, asr r4 @ │ │ │ │ andeq r0, r0, r7, lsr #6 │ │ │ │ - subseq r3, pc, ip, ror #6 │ │ │ │ - subseq r3, sp, ip, lsl r3 │ │ │ │ + subseq r3, pc, r4, ror r3 @ │ │ │ │ + subseq r3, sp, r4, lsr #6 │ │ │ │ rsbeq fp, r8, sl, lsr #30 │ │ │ │ - subseq r3, pc, r8, lsr r3 @ │ │ │ │ - subseq r3, sp, r8, ror #5 │ │ │ │ + subseq r3, pc, r0, asr #6 │ │ │ │ + ldrsheq r3, [sp], #-32 @ 0xffffffe0 │ │ │ │ @ instruction: 0xffffdb1b │ │ │ │ @ instruction: 0xffffdc95 │ │ │ │ - ldrsheq r3, [pc], #-42 @ │ │ │ │ - subseq r3, sp, sl, lsr #5 │ │ │ │ - subseq r3, pc, r0, ror #5 │ │ │ │ - @ instruction: 0x005d3290 │ │ │ │ + subseq r3, pc, r2, lsl #6 │ │ │ │ + ldrheq r3, [sp], #-34 @ 0xffffffde │ │ │ │ + subseq r3, pc, r8, ror #5 │ │ │ │ + @ instruction: 0x005d3298 │ │ │ │ @ instruction: 0xffffdb3f │ │ │ │ @ instruction: 0xffffda81 │ │ │ │ - subseq r3, pc, r2, lsr #5 │ │ │ │ - subseq r3, sp, r2, asr r2 │ │ │ │ - subseq r3, pc, r8, lsl #5 │ │ │ │ - subseq r3, sp, r8, lsr r2 │ │ │ │ + subseq r3, pc, sl, lsr #5 │ │ │ │ + subseq r3, sp, sl, asr r2 │ │ │ │ + @ instruction: 0x005f3290 │ │ │ │ + subseq r3, sp, r0, asr #4 │ │ │ │ @ instruction: 0xffffd933 │ │ │ │ - subseq r3, pc, ip, asr r2 @ │ │ │ │ - subseq r3, sp, ip, lsl #4 │ │ │ │ + subseq r3, pc, r4, ror #4 │ │ │ │ + subseq r3, sp, r4, lsl r2 │ │ │ │ + subseq r3, pc, r8, lsl #6 │ │ │ │ + subseq r3, pc, sl, lsr r3 @ │ │ │ │ + subseq r3, pc, sl, lsr #4 │ │ │ │ + ldrsbeq r3, [sp], #-26 @ 0xffffffe6 │ │ │ │ + subseq r3, pc, ip, lsl #4 │ │ │ │ + ldrheq r3, [sp], #-26 @ 0xffffffe6 │ │ │ │ subseq r3, pc, r0, lsl #6 │ │ │ │ - subseq r3, pc, r2, lsr r3 @ │ │ │ │ - subseq r3, pc, r2, lsr #4 │ │ │ │ - ldrsbeq r3, [sp], #-18 @ 0xffffffee │ │ │ │ - subseq r3, pc, r4, lsl #4 │ │ │ │ - ldrheq r3, [sp], #-18 @ 0xffffffee │ │ │ │ - ldrsheq r3, [pc], #-40 @ │ │ │ │ - subseq r3, pc, r8, asr r3 @ │ │ │ │ - subseq r3, pc, r0, asr #3 │ │ │ │ - subseq r3, sp, r0, ror r1 │ │ │ │ - subseq r3, pc, r4, lsr #6 │ │ │ │ - subseq r3, pc, r2, asr r3 @ │ │ │ │ - subseq r3, pc, r0, ror r1 @ │ │ │ │ - subseq r3, sp, r0, lsr #2 │ │ │ │ - subseq r3, pc, r0, asr #6 │ │ │ │ - subseq r3, pc, r6, lsr #7 │ │ │ │ - subseq r3, pc, sl, lsr #2 │ │ │ │ - ldrsbeq r3, [sp], #-10 │ │ │ │ + subseq r3, pc, r0, ror #6 │ │ │ │ + subseq r3, pc, r8, asr #3 │ │ │ │ + subseq r3, sp, r8, ror r1 │ │ │ │ + subseq r3, pc, ip, lsr #6 │ │ │ │ + subseq r3, pc, sl, asr r3 @ │ │ │ │ + subseq r3, pc, r8, ror r1 @ │ │ │ │ + subseq r3, sp, r8, lsr #2 │ │ │ │ + subseq r3, pc, r8, asr #6 │ │ │ │ + subseq r3, pc, lr, lsr #7 │ │ │ │ + subseq r3, pc, r2, lsr r1 @ │ │ │ │ + subseq r3, sp, r2, ror #1 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ bl fed69ff0 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strdlt r0, [r3], r0 @ │ │ │ │ mrc2 7, 0, pc, cr14, cr15, {7} │ │ │ │ stmdacs r1, {r0, r1, r9, sl, lr} │ │ │ │ ldrmi sp, [r8], -r2, lsl #2 │ │ │ │ @@ -523901,16 +523901,16 @@ │ │ │ │ andcc r4, ip, r8, ror r4 │ │ │ │ @ instruction: 0xff3ef604 │ │ │ │ stmdbls r1, {r0, r2, fp, lr} │ │ │ │ @ instruction: 0xf6044478 │ │ │ │ blls 292e08 >::_M_default_append(unsigned int)@@Base+0x10244> │ │ │ │ andlt r4, r3, r8, lsl r6 │ │ │ │ svclt 0x0000bd00 │ │ │ │ - subseq r3, pc, ip, lsr #32 │ │ │ │ - ldrsbeq r2, [sp], #-252 @ 0xffffff04 │ │ │ │ + subseq r3, pc, r4, lsr r0 @ │ │ │ │ + subseq r2, sp, r4, ror #31 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl fed6a03c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r5, r0, ror #31 │ │ │ │ strmi r4, [r8], -r5, lsl #12 │ │ │ │ vmax.s8 d4, d15, d12 │ │ │ │ andls pc, r3, sp, asr #27 │ │ │ │ @@ -523920,15 +523920,15 @@ │ │ │ │ ldrbtmi r3, [fp], #-662 @ 0xfffffd6a │ │ │ │ andscs r9, r0, #0, 4 │ │ │ │ @ instruction: 0xf8bcf602 │ │ │ │ tstcs r8, r0, lsr #12 │ │ │ │ ldc2l 2, cr15, [sl, #60] @ 0x3c │ │ │ │ andlt r2, r5, r1 │ │ │ │ svclt 0x0000bd30 │ │ │ │ - subseq r3, pc, sl, asr r2 @ │ │ │ │ + subseq r3, pc, r2, ror #4 │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl fed6a084 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r3, r0, ror #31 │ │ │ │ strmi r4, [r8], -r6, lsl #12 │ │ │ │ vmax.s8 d4, d15, d13 │ │ │ │ andcs pc, r0, #10816 @ 0x2a40 │ │ │ │ @@ -523994,22 +523994,22 @@ │ │ │ │ andcc r4, ip, r8, ror r4 │ │ │ │ cdp2 6, 8, cr15, cr4, cr4, {0} │ │ │ │ @ instruction: 0xf04f480b │ │ │ │ ldrbtmi r3, [r8], #-511 @ 0xfffffe01 │ │ │ │ @ instruction: 0xff3ef604 │ │ │ │ rscscc pc, pc, pc, asr #32 │ │ │ │ svclt 0x0000e7ae │ │ │ │ - ldrsheq r3, [pc], #-28 @ │ │ │ │ - subseq r6, sp, r4, ror #28 │ │ │ │ - subseq r5, sp, r0, ror #9 │ │ │ │ - subseq r3, sp, r0, lsr r1 │ │ │ │ - subseq pc, ip, ip, ror #11 │ │ │ │ - ldrheq r7, [sp], #-92 @ 0xffffffa4 │ │ │ │ - subseq r3, pc, r4, asr r1 @ │ │ │ │ - subseq r2, sp, r6, ror #28 │ │ │ │ + subseq r3, pc, r4, lsl #4 │ │ │ │ + subseq r6, sp, ip, ror #28 │ │ │ │ + subseq r5, sp, r8, ror #9 │ │ │ │ + subseq r3, sp, r8, lsr r1 │ │ │ │ + ldrsheq pc, [ip], #-84 @ 0xffffffac @ │ │ │ │ + subseq r7, sp, r4, asr #11 │ │ │ │ + subseq r3, pc, ip, asr r1 @ │ │ │ │ + subseq r2, sp, lr, ror #28 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ bl fed6a1c8 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0x46040ff8 │ │ │ │ vmax.s8 d4, d15, d8 │ │ │ │ @ instruction: 0xf100fd09 │ │ │ │ strtmi r0, [r0], -r8, lsl #2 │ │ │ │ @@ -524032,16 +524032,16 @@ │ │ │ │ ldrbtmi r4, [r8], #-2054 @ 0xfffff7fa │ │ │ │ @ instruction: 0xf604300c │ │ │ │ stmdami r5, {r0, r1, r2, r4, r5, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ ldrbtmi r9, [r8], #-2305 @ 0xfffff6ff │ │ │ │ cdp2 6, 15, cr15, cr2, cr4, {0} │ │ │ │ ldrmi r9, [r8], -r1, lsl #22 │ │ │ │ ldclt 0, cr11, [r0, #-8] │ │ │ │ - ldrheq r3, [pc], #-10 @ │ │ │ │ - subseq r2, sp, lr, asr #27 │ │ │ │ + subseq r3, pc, r2, asr #1 │ │ │ │ + ldrsbeq r2, [sp], #-214 @ 0xffffff2a │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl fed6a248 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ bmi 7d6fd0 │ │ │ │ blmi 7ff268 │ │ │ │ ldrbtmi r4, [sl], #-1541 @ 0xfffff9fb │ │ │ │ strmi r4, [ip], -r8, lsl #12 │ │ │ │ @@ -524063,15 +524063,15 @@ │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ mrsle r0, LR_svc │ │ │ │ andlt r2, r5, r1 │ │ │ │ @ instruction: 0xf5febd30 │ │ │ │ svclt 0x0000eb44 │ │ │ │ strhteq fp, [r8], #-154 @ 0xffffff66 │ │ │ │ @ instruction: 0x000011b8 │ │ │ │ - subseq r3, pc, lr, lsr r0 @ │ │ │ │ + subseq r3, pc, r6, asr #32 │ │ │ │ rsbeq fp, r8, r0, lsl #19 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ blhi 34e57c >::_M_default_append(unsigned int)@@Base+0xcb9b8> │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x0058f8cc │ │ │ │ @ instruction: 0x4605b09d │ │ │ │ @@ -524150,15 +524150,15 @@ │ │ │ │ ldmdbls r9, {r2, r5, r8, r9, sl, ip, sp} │ │ │ │ ldrbtmi r2, [fp], #-516 @ 0xfffffdfc │ │ │ │ @ instruction: 0xf6029400 │ │ │ │ andsls pc, r5, fp, asr #25 │ │ │ │ @ instruction: 0xf0002800 │ │ │ │ ldmdals r4, {r0, r1, r2, r3, r4, r5, r6, r8, pc} │ │ │ │ vqrdmlsh.s16 d10, d2, d7 │ │ │ │ - bls 891550 │ │ │ │ + bls 891550 │ │ │ │ strtmi r4, [r0], -r1, lsl #12 │ │ │ │ blx 44fbf8 │ │ │ │ stmdacs r1, {r7, r9, sl, lr} │ │ │ │ movwcs sp, #336 @ 0x150 │ │ │ │ streq lr, [r7, -sp, asr #19] │ │ │ │ movwcc lr, #22989 @ 0x59cd │ │ │ │ usatne pc, #12, pc, asr #17 @ │ │ │ │ @@ -524418,15 +524418,15 @@ │ │ │ │ stmdacs r0, {r0, r1, r3, r4, r6, r7, r9, fp, ip, sp, lr, pc} │ │ │ │ @ instruction: 0x4628dd33 │ │ │ │ @ instruction: 0xf9d0f32d │ │ │ │ stc 6, cr4, [sp, #160] @ 0xa0 │ │ │ │ vqrdmulh.s32 d0, d13, d14 │ │ │ │ stmdavs fp!, {r0, r1, r3, r8, fp, ip, sp, lr, pc}^ │ │ │ │ bleq 124f104 │ │ │ │ - blpl 84eca8 │ │ │ │ + blpl 84eca8 │ │ │ │ @ instruction: 0x63aef503 │ │ │ │ blvs 5cecc0 │ │ │ │ blmi 24ec9c │ │ │ │ bleq ff34f124 │ │ │ │ blx 64f21c │ │ │ │ teqphi r5, r0, asr #5 @ p-variant is OBSOLETE │ │ │ │ blvs ff24f134 │ │ │ │ @@ -524486,15 +524486,15 @@ │ │ │ │ stmib r3, {r0, r1, r3, r8, r9, fp, ip, pc}^ │ │ │ │ ldmdals r4, {r8} │ │ │ │ blx 15d03cc │ │ │ │ stclle 8, cr2, [r1, #-0] │ │ │ │ stmibvs r3, {r2, r4, fp, ip, pc} │ │ │ │ biccc pc, ip, #13828096 @ 0xd30000 │ │ │ │ tstle r6, r2, lsl #22 │ │ │ │ - blvc 84edb8 │ │ │ │ + blvc 84edb8 │ │ │ │ blvc ff24f22c │ │ │ │ blx 64f320 │ │ │ │ strcs sp, [r0], #-3380 @ 0xfffff2cc │ │ │ │ vqshl.u32 d9, d10, d3 │ │ │ │ @ instruction: 0x4681fa3b │ │ │ │ mrcge 8, 0, r9, cr10, cr4, {0} │ │ │ │ blx 1ad03fc │ │ │ │ @@ -524594,89 +524594,89 @@ │ │ │ │ blpl 6cef5c │ │ │ │ blvc 5cef60 │ │ │ │ blvs 64ef64 │ │ │ │ blvc 38f0f4 │ │ │ │ svclt 0x0000e6be │ │ │ │ rsbeq fp, r8, lr, lsr #18 │ │ │ │ @ instruction: 0x000011b8 │ │ │ │ - @ instruction: 0x005f2f98 │ │ │ │ - subseq r2, sp, sl, lsr #25 │ │ │ │ + subseq r2, pc, r0, lsr #31 │ │ │ │ + ldrheq r2, [sp], #-194 @ 0xffffff3e │ │ │ │ strhteq fp, [r8], #-132 @ 0xffffff7c │ │ │ │ - subseq r2, pc, ip, lsr #30 │ │ │ │ - subseq r2, pc, r6, lsl #30 │ │ │ │ - subseq r2, sp, r8, lsl ip │ │ │ │ - ldrheq r2, [pc], #-238 @ │ │ │ │ - subseq sp, lr, r8, ror r1 │ │ │ │ - subseq r2, pc, sl, lsr #28 │ │ │ │ - subseq r2, sp, ip, lsr fp │ │ │ │ - subseq r2, pc, ip, lsl #28 │ │ │ │ - subseq r2, sp, lr, lsl fp │ │ │ │ - subseq r2, pc, lr, ror #27 │ │ │ │ - subseq r2, sp, r0, lsl #22 │ │ │ │ - ldrsbeq r2, [pc], #-208 @ │ │ │ │ - subseq r2, sp, r2, ror #21 │ │ │ │ - @ instruction: 0x005f2d9a │ │ │ │ - subseq r2, sp, ip, lsr #21 │ │ │ │ - subseq r2, pc, ip, ror #26 │ │ │ │ - subseq r2, sp, lr, ror sl │ │ │ │ - subseq r2, pc, r0, ror sp @ │ │ │ │ - subseq r2, pc, r0, ror sp @ │ │ │ │ - subseq r2, pc, r6, ror #26 │ │ │ │ - subseq r2, pc, r2, ror sp @ │ │ │ │ - subseq r2, pc, r8, lsr sp @ │ │ │ │ - subseq r2, pc, r8, asr #25 │ │ │ │ - ldrsbeq r2, [sp], #-154 @ 0xffffff66 │ │ │ │ - subseq r5, lr, r2, lsl #12 │ │ │ │ - @ instruction: 0x005f2c96 │ │ │ │ - subseq r2, sp, r8, lsr #19 │ │ │ │ - subseq r2, pc, r8, ror ip @ │ │ │ │ - subseq r2, sp, sl, lsl #19 │ │ │ │ - subseq pc, ip, ip, ror #14 │ │ │ │ - subseq r2, pc, r4, asr #24 │ │ │ │ - subseq r2, sp, r6, asr r9 │ │ │ │ - subseq r2, pc, r6, lsr #24 │ │ │ │ - subseq r2, sp, r8, lsr r9 │ │ │ │ - subseq r2, pc, r8, lsl #24 │ │ │ │ - subseq r2, sp, sl, lsl r9 │ │ │ │ - subseq r2, pc, ip, ror #23 │ │ │ │ - ldrsheq r2, [sp], #-140 @ 0xffffff74 │ │ │ │ - subseq r2, pc, sl, asr #23 │ │ │ │ - ldrsbeq r2, [sp], #-138 @ 0xffffff76 │ │ │ │ - subseq pc, ip, r4, asr #13 │ │ │ │ - @ instruction: 0x005f2b90 │ │ │ │ - subseq r2, sp, r2, lsr #17 │ │ │ │ - ldrsbeq pc, [ip], #-96 @ 0xffffffa0 @ │ │ │ │ - subseq r2, pc, ip, asr fp @ │ │ │ │ - subseq r2, sp, lr, ror #16 │ │ │ │ - subseq r3, lr, r8, lsl #15 │ │ │ │ - subseq r2, pc, r8, lsr #22 │ │ │ │ - subseq r2, sp, sl, lsr r8 │ │ │ │ - subseq lr, ip, r6, ror r3 │ │ │ │ - ldrsheq r2, [pc], #-168 @ │ │ │ │ - subseq r2, sp, ip, lsl #16 │ │ │ │ - subseq lr, ip, r2, lsr #6 │ │ │ │ - subseq r2, pc, ip, asr #21 │ │ │ │ - subseq r2, sp, r0, ror #15 │ │ │ │ - subseq r2, pc, r6, lsl fp @ │ │ │ │ - subseq r2, pc, ip, lsl #20 │ │ │ │ - ldrsheq r2, [pc], #-146 @ │ │ │ │ - subseq r2, sp, r6, lsl #14 │ │ │ │ - ldrsbeq r2, [pc], #-152 @ │ │ │ │ - subseq r2, sp, ip, ror #13 │ │ │ │ - subseq r2, pc, ip, asr #17 │ │ │ │ - ldrheq r2, [pc], #-138 @ │ │ │ │ - subseq r2, sp, lr, asr #11 │ │ │ │ - @ instruction: 0x005f289e │ │ │ │ - ldrheq r2, [sp], #-82 @ 0xffffffae │ │ │ │ - subseq r2, pc, r4, lsl #17 │ │ │ │ - @ instruction: 0x005d2598 │ │ │ │ - subseq r2, pc, r8, ror #16 │ │ │ │ - subseq r2, sp, ip, ror r5 │ │ │ │ - subseq r2, pc, ip, asr #16 │ │ │ │ - subseq r2, sp, r0, ror #10 │ │ │ │ + subseq r2, pc, r4, lsr pc @ │ │ │ │ + subseq r2, pc, lr, lsl #30 │ │ │ │ + subseq r2, sp, r0, lsr #24 │ │ │ │ + subseq r2, pc, r6, asr #29 │ │ │ │ + subseq sp, lr, r0, lsl #3 │ │ │ │ + subseq r2, pc, r2, lsr lr @ │ │ │ │ + subseq r2, sp, r4, asr #22 │ │ │ │ + subseq r2, pc, r4, lsl lr @ │ │ │ │ + subseq r2, sp, r6, lsr #22 │ │ │ │ + ldrsheq r2, [pc], #-214 @ │ │ │ │ + subseq r2, sp, r8, lsl #22 │ │ │ │ + ldrsbeq r2, [pc], #-216 @ │ │ │ │ + subseq r2, sp, sl, ror #21 │ │ │ │ + subseq r2, pc, r2, lsr #27 │ │ │ │ + ldrheq r2, [sp], #-164 @ 0xffffff5c │ │ │ │ + subseq r2, pc, r4, ror sp @ │ │ │ │ + subseq r2, sp, r6, lsl #21 │ │ │ │ + subseq r2, pc, r8, ror sp @ │ │ │ │ + subseq r2, pc, r8, ror sp @ │ │ │ │ + subseq r2, pc, lr, ror #26 │ │ │ │ + subseq r2, pc, sl, ror sp @ │ │ │ │ + subseq r2, pc, r0, asr #26 │ │ │ │ + ldrsbeq r2, [pc], #-192 @ │ │ │ │ + subseq r2, sp, r2, ror #19 │ │ │ │ + subseq r5, lr, sl, lsl #12 │ │ │ │ + @ instruction: 0x005f2c9e │ │ │ │ + ldrheq r2, [sp], #-144 @ 0xffffff70 │ │ │ │ + subseq r2, pc, r0, lsl #25 │ │ │ │ + @ instruction: 0x005d2992 │ │ │ │ + subseq pc, ip, r4, ror r7 @ │ │ │ │ + subseq r2, pc, ip, asr #24 │ │ │ │ + subseq r2, sp, lr, asr r9 │ │ │ │ + subseq r2, pc, lr, lsr #24 │ │ │ │ + subseq r2, sp, r0, asr #18 │ │ │ │ + subseq r2, pc, r0, lsl ip @ │ │ │ │ + subseq r2, sp, r2, lsr #18 │ │ │ │ + ldrsheq r2, [pc], #-180 @ │ │ │ │ + subseq r2, sp, r4, lsl #18 │ │ │ │ + ldrsbeq r2, [pc], #-178 @ │ │ │ │ + subseq r2, sp, r2, ror #17 │ │ │ │ + subseq pc, ip, ip, asr #13 │ │ │ │ + @ instruction: 0x005f2b98 │ │ │ │ + subseq r2, sp, sl, lsr #17 │ │ │ │ + ldrsbeq pc, [ip], #-104 @ 0xffffff98 @ │ │ │ │ + subseq r2, pc, r4, ror #22 │ │ │ │ + subseq r2, sp, r6, ror r8 │ │ │ │ + @ instruction: 0x005e3790 │ │ │ │ + subseq r2, pc, r0, lsr fp @ │ │ │ │ + subseq r2, sp, r2, asr #16 │ │ │ │ + subseq lr, ip, lr, ror r3 │ │ │ │ + subseq r2, pc, r0, lsl #22 │ │ │ │ + subseq r2, sp, r4, lsl r8 │ │ │ │ + subseq lr, ip, sl, lsr #6 │ │ │ │ + ldrsbeq r2, [pc], #-164 @ │ │ │ │ + subseq r2, sp, r8, ror #15 │ │ │ │ + subseq r2, pc, lr, lsl fp @ │ │ │ │ + subseq r2, pc, r4, lsl sl @ │ │ │ │ + ldrsheq r2, [pc], #-154 @ │ │ │ │ + subseq r2, sp, lr, lsl #14 │ │ │ │ + subseq r2, pc, r0, ror #19 │ │ │ │ + ldrsheq r2, [sp], #-100 @ 0xffffff9c │ │ │ │ + ldrsbeq r2, [pc], #-132 @ │ │ │ │ + subseq r2, pc, r2, asr #17 │ │ │ │ + ldrsbeq r2, [sp], #-86 @ 0xffffffaa │ │ │ │ + subseq r2, pc, r6, lsr #17 │ │ │ │ + ldrheq r2, [sp], #-90 @ 0xffffffa6 │ │ │ │ + subseq r2, pc, ip, lsl #17 │ │ │ │ + subseq r2, sp, r0, lsr #11 │ │ │ │ + subseq r2, pc, r0, ror r8 @ │ │ │ │ + subseq r2, sp, r4, lsl #11 │ │ │ │ + subseq r2, pc, r4, asr r8 @ │ │ │ │ + subseq r2, sp, r8, ror #10 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ blhi 2ceeec >::_M_default_append(unsigned int)@@Base+0x4c328> │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ bleq fe251d70 │ │ │ │ vqrdmulh.s32 d4, d29, d14[0] │ │ │ │ stclmi 13, cr4, [lr], {84} @ 0x54 │ │ │ │ @@ -524883,33 +524883,33 @@ │ │ │ │ ldmdami r8, {r0, r2, r4, r7, r8, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ mvnscc pc, pc, asr #32 │ │ │ │ @ instruction: 0xf6044478 │ │ │ │ ldr pc, [r0, -pc, asr #16]! │ │ │ │ ldcl 5, cr15, [sl], {253} @ 0xfd │ │ │ │ rsbeq sl, r8, r6, asr #31 │ │ │ │ @ instruction: 0x000011b8 │ │ │ │ - subseq r2, pc, r2, ror #12 │ │ │ │ - subseq r2, pc, ip, ror r7 @ │ │ │ │ + subseq r2, pc, sl, ror #12 │ │ │ │ + subseq r2, pc, r4, lsl #15 │ │ │ │ + subseq r2, pc, sl, ror #11 │ │ │ │ subseq r2, pc, r2, ror #11 │ │ │ │ - ldrsbeq r2, [pc], #-90 @ │ │ │ │ - subseq r2, sp, lr, ror #5 │ │ │ │ - subseq r2, pc, sl, lsr #10 │ │ │ │ - subseq r2, sp, lr, lsr r2 │ │ │ │ + ldrsheq r2, [sp], #-38 @ 0xffffffda │ │ │ │ + subseq r2, pc, r2, lsr r5 @ │ │ │ │ + subseq r2, sp, r6, asr #4 │ │ │ │ rsbeq sl, r8, r2, lsr lr │ │ │ │ - subseq r2, pc, sl, lsl r4 @ │ │ │ │ - subseq r2, pc, sl, ror #7 │ │ │ │ - ldrsheq r2, [sp], #-14 │ │ │ │ - subseq r2, pc, lr, asr #7 │ │ │ │ - subseq r2, sp, r2, ror #1 │ │ │ │ - ldrheq r2, [pc], #-52 @ │ │ │ │ - subseq r2, sp, r8, asr #1 │ │ │ │ - @ instruction: 0x005f2396 │ │ │ │ - subseq r2, sp, r8, lsr #1 │ │ │ │ - subseq r2, pc, r6, ror r3 @ │ │ │ │ - subseq r2, sp, r8, lsl #1 │ │ │ │ + subseq r2, pc, r2, lsr #8 │ │ │ │ + ldrsheq r2, [pc], #-50 @ │ │ │ │ + subseq r2, sp, r6, lsl #2 │ │ │ │ + ldrsbeq r2, [pc], #-54 @ │ │ │ │ + subseq r2, sp, sl, ror #1 │ │ │ │ + ldrheq r2, [pc], #-60 @ │ │ │ │ + ldrsbeq r2, [sp], #-0 │ │ │ │ + @ instruction: 0x005f239e │ │ │ │ + ldrheq r2, [sp], #-0 │ │ │ │ + subseq r2, pc, lr, ror r3 @ │ │ │ │ + @ instruction: 0x005d2090 │ │ │ │ movsvs pc, #0, 10 │ │ │ │ bleq ff24f898 │ │ │ │ blvc 2cf228 >::_M_default_append(unsigned int)@@Base+0x4c664> │ │ │ │ bleq ff40f8b0 │ │ │ │ blx 64f9a8 │ │ │ │ bllt 10ca29c │ │ │ │ blvs bcf430 │ │ │ │ @@ -525267,15 +525267,15 @@ │ │ │ │ @ instruction: 0xf10d4b3e │ │ │ │ ldc 8, cr0, [pc, #816] @ 2146a0 │ │ │ │ ldrbtmi r8, [fp], #-2863 @ 0xfffff4d1 │ │ │ │ blmi 1138fe8 │ │ │ │ eorsge pc, r8, sp, asr #17 │ │ │ │ tstls sp, #2063597568 @ 0x7b000000 │ │ │ │ @ instruction: 0xf1e0981b │ │ │ │ - blls 89254c │ │ │ │ + blls 89254c │ │ │ │ eorge pc, r3, r0, asr r8 @ │ │ │ │ @ instruction: 0x46514658 │ │ │ │ blx 751c6a │ │ │ │ strmi r9, [r7], -sp, lsl #28 │ │ │ │ vmin.u16 d4, d1, d16 │ │ │ │ ldrbmi pc, [r1], -sp, lsl #16 @ │ │ │ │ ldrbmi r4, [r8], -r4, lsl #12 │ │ │ │ @@ -525312,26 +525312,26 @@ │ │ │ │ @ instruction: 0xf10d2400 │ │ │ │ ssatmi r0, #27, r4, asr #19 │ │ │ │ blls 24ff04 │ │ │ │ svclt 0x0000e030 │ │ │ │ ... │ │ │ │ @ instruction: 0x000011b8 │ │ │ │ rsbeq sl, r8, r0, lsr sl │ │ │ │ - ldrheq r2, [pc], #-14 @ │ │ │ │ - ldrsbeq r1, [sp], #-208 @ 0xffffff30 │ │ │ │ + subseq r2, pc, r6, asr #1 │ │ │ │ + ldrsbeq r1, [sp], #-216 @ 0xffffff28 │ │ │ │ ldrdeq sl, [r8], #-154 @ 0xffffff66 @ │ │ │ │ - subseq r2, pc, r8, asr #3 │ │ │ │ - subseq r2, pc, r8 │ │ │ │ - ldrsheq r2, [pc], #-0 @ │ │ │ │ - ldrheq r1, [pc], #-224 @ │ │ │ │ - subseq r1, sp, r4, asr #23 │ │ │ │ - subseq r1, pc, r8, ror #31 │ │ │ │ - subseq r6, sp, r2, ror #3 │ │ │ │ - subseq r1, pc, r6, asr #26 │ │ │ │ - ldrheq r1, [pc], #-228 @ │ │ │ │ + ldrsbeq r2, [pc], #-16 @ │ │ │ │ + subseq r2, pc, r0, lsl r0 @ │ │ │ │ + ldrsheq r2, [pc], #-8 @ │ │ │ │ + ldrheq r1, [pc], #-232 @ │ │ │ │ + subseq r1, sp, ip, asr #23 │ │ │ │ + ldrsheq r1, [pc], #-240 @ │ │ │ │ + subseq r6, sp, sl, ror #3 │ │ │ │ + subseq r1, pc, lr, asr #26 │ │ │ │ + ldrheq r1, [pc], #-236 @ │ │ │ │ @ instruction: 0xf8529a0c │ │ │ │ @ instruction: 0xf8d82023 │ │ │ │ @ instruction: 0xf8433000 │ │ │ │ ldmdavs r3!, {r2, r5, sp} │ │ │ │ biceq lr, r4, #3072 @ 0xc00 │ │ │ │ stc 4, cr3, [r3, #4] │ │ │ │ vstrcc d9, [r1, #-0] │ │ │ │ @@ -525493,15 +525493,15 @@ │ │ │ │ tstls r9, #1072 @ 0x430 │ │ │ │ teqphi r0, r0, lsl #2 @ p-variant is OBSOLETE │ │ │ │ ldmibcc r8, {r0, r1, r2, r3, r4, r6, r7, fp, ip, sp, lr, pc} │ │ │ │ stmiaeq ip, {r0, r2, r3, r8, ip, sp, lr, pc}^ │ │ │ │ blhi 2501e4 │ │ │ │ tstls fp, #2063597568 @ 0x7b000000 │ │ │ │ @ instruction: 0xf1df981a │ │ │ │ - blls 8941c0 │ │ │ │ + blls 8941c0 │ │ │ │ eorcc pc, r3, r0, asr r8 @ │ │ │ │ tstls ip, #88, 12 @ 0x5800000 │ │ │ │ @ instruction: 0x4619461c │ │ │ │ blx fee5201a │ │ │ │ strmi r4, [r5], -r1, lsr #12 │ │ │ │ @ instruction: 0xf63d4658 │ │ │ │ @ instruction: 0xf8ddfb85 │ │ │ │ @@ -525687,15 +525687,15 @@ │ │ │ │ ldc 6, cr4, [r0, #12] │ │ │ │ ldrbmi r0, [r2], -r0, lsr #22 │ │ │ │ ldrdeq pc, [r4], -fp │ │ │ │ @ instruction: 0xf7ff4619 │ │ │ │ stmdacs r0, {r0, r2, r5, r9, fp, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf8d3d1ea │ │ │ │ stclne 1, cr5, [fp], #-176 @ 0xffffff50 │ │ │ │ - blls 889120 │ │ │ │ + blls 889120 │ │ │ │ andsvs r9, r8, r6, lsl sl │ │ │ │ vmin.u q2, , q4 │ │ │ │ stmdacs r1, {r0, r1, r4, r7, sl, fp, ip, sp, lr, pc} │ │ │ │ ldrhi pc, [sl], -r0, asr #32 │ │ │ │ ldmdavs sl, {r1, r2, r4, r8, r9, fp, ip, pc} │ │ │ │ @ instruction: 0x3181f892 │ │ │ │ tstpeq ip, #3 @ p-variant is OBSOLETE │ │ │ │ @@ -526099,45 +526099,45 @@ │ │ │ │ cdp2 6, 13, cr15, cr2, cr2, {0} │ │ │ │ @ instruction: 0xf8cde7ce │ │ │ │ @ instruction: 0xf8dda064 │ │ │ │ mrcls 0, 0, r9, cr1, cr12, {2} │ │ │ │ ldrdge pc, [r0], #-141 @ 0xffffff73 @ │ │ │ │ ldrls r9, [r6, #-782] @ 0xfffffcf2 │ │ │ │ svclt 0x0000e068 │ │ │ │ - ldrheq r1, [pc], #-188 @ │ │ │ │ - subseq r1, sp, lr, asr #17 │ │ │ │ - subseq r1, pc, r8, lsl sl @ │ │ │ │ - subseq sp, ip, r2, ror #28 │ │ │ │ - ldrheq r1, [pc], #-144 @ │ │ │ │ - ldrheq r1, [pc], #-128 @ │ │ │ │ - subseq r1, sp, r2, asr #11 │ │ │ │ - ldrsbeq r1, [pc], #-150 @ │ │ │ │ - subseq r1, pc, ip, lsl #15 │ │ │ │ - subseq r1, sp, r2, lsl #14 │ │ │ │ - subseq r1, pc, r2, ror r6 @ │ │ │ │ - subseq r1, sp, r4, lsl #7 │ │ │ │ - subseq r1, pc, r8, lsr #12 │ │ │ │ - subseq r1, sp, sl, lsr r3 │ │ │ │ - ldrsbeq r1, [pc], #-94 @ │ │ │ │ - subseq r1, pc, sl, lsr #10 │ │ │ │ - subseq r1, sp, ip, lsr r2 │ │ │ │ - subseq r1, pc, r6, ror #9 │ │ │ │ - ldrheq r1, [pc], #-70 @ │ │ │ │ - subseq r1, pc, sl, ror r4 @ │ │ │ │ - subseq r3, sp, r6, asr #14 │ │ │ │ - ldrsbeq r1, [pc], #-58 @ │ │ │ │ - subseq r1, pc, r2, asr #10 │ │ │ │ - subseq r1, pc, r4, lsl #4 │ │ │ │ - subseq r0, sp, r8, lsl pc │ │ │ │ - ldrsbeq r1, [pc], #-10 @ │ │ │ │ - subseq r0, sp, lr, ror #27 │ │ │ │ - subseq r1, pc, r2, asr #1 │ │ │ │ - ldrsbeq r0, [sp], #-214 @ 0xffffff2a │ │ │ │ - subseq r1, pc, sl, ror r0 @ │ │ │ │ - subseq r0, sp, lr, lsl #27 │ │ │ │ + subseq r1, pc, r4, asr #23 │ │ │ │ + ldrsbeq r1, [sp], #-134 @ 0xffffff7a │ │ │ │ + subseq r1, pc, r0, lsr #20 │ │ │ │ + subseq sp, ip, sl, ror #28 │ │ │ │ + ldrheq r1, [pc], #-152 @ │ │ │ │ + ldrheq r1, [pc], #-136 @ │ │ │ │ + subseq r1, sp, sl, asr #11 │ │ │ │ + ldrsbeq r1, [pc], #-158 @ │ │ │ │ + @ instruction: 0x005f1794 │ │ │ │ + subseq r1, sp, sl, lsl #14 │ │ │ │ + subseq r1, pc, sl, ror r6 @ │ │ │ │ + subseq r1, sp, ip, lsl #7 │ │ │ │ + subseq r1, pc, r0, lsr r6 @ │ │ │ │ + subseq r1, sp, r2, asr #6 │ │ │ │ + subseq r1, pc, r6, ror #11 │ │ │ │ + subseq r1, pc, r2, lsr r5 @ │ │ │ │ + subseq r1, sp, r4, asr #4 │ │ │ │ + subseq r1, pc, lr, ror #9 │ │ │ │ + ldrheq r1, [pc], #-78 @ │ │ │ │ + subseq r1, pc, r2, lsl #9 │ │ │ │ + subseq r3, sp, lr, asr #14 │ │ │ │ + subseq r1, pc, r2, ror #7 │ │ │ │ + subseq r1, pc, sl, asr #10 │ │ │ │ + subseq r1, pc, ip, lsl #4 │ │ │ │ + subseq r0, sp, r0, lsr #30 │ │ │ │ + subseq r1, pc, r2, ror #1 │ │ │ │ + ldrsheq r0, [sp], #-214 @ 0xffffff2a │ │ │ │ + subseq r1, pc, sl, asr #1 │ │ │ │ + ldrsbeq r0, [sp], #-222 @ 0xffffff22 │ │ │ │ + subseq r1, pc, r2, lsl #1 │ │ │ │ + @ instruction: 0x005d0d96 │ │ │ │ vmov.f64 d9, #124 @ 0x3fe00000 1.750 │ │ │ │ stmdals sp, {r8, r9, fp} │ │ │ │ eorne pc, r7, r3, asr r8 @ │ │ │ │ cdp2 3, 11, cr15, cr6, cr4, {2} │ │ │ │ stmdacs r1, {r0, r2, r9, sl, lr} │ │ │ │ andshi pc, r2, #64 @ 0x40 │ │ │ │ @ instruction: 0xf8d96831 │ │ │ │ @@ -526323,15 +526323,15 @@ │ │ │ │ @ instruction: 0xf8cd9522 │ │ │ │ movwcs fp, #120 @ 0x78 │ │ │ │ movwcc lr, #6605 @ 0x19cd │ │ │ │ bge efc068 │ │ │ │ strtmi r9, [r1], -r2, lsr #16 │ │ │ │ blge f3a004 │ │ │ │ blx d51c2e │ │ │ │ - bls 87c074 │ │ │ │ + bls 87c074 │ │ │ │ blne 2d085c >::_M_default_append(unsigned int)@@Base+0x4dc98> │ │ │ │ vmov.u16 r9, d0[2] │ │ │ │ ldmdavs sp, {r0, r6, r8, r9, fp}^ │ │ │ │ @ instruction: 0x46299b1e │ │ │ │ @ instruction: 0x4630685e │ │ │ │ ldc2l 7, cr15, [r6], {254} @ 0xfe │ │ │ │ cmnle r0, r0, lsl #16 │ │ │ │ @@ -526701,79 +526701,79 @@ │ │ │ │ cmppvc fp, pc, asr #8 @ p-variant is OBSOLETE │ │ │ │ andcc r4, ip, r8, ror r4 │ │ │ │ @ instruction: 0xf95af602 │ │ │ │ ldrtmi r4, [r9], -r3, asr #16 │ │ │ │ @ instruction: 0xf6024478 │ │ │ │ sdivls r0, r5, sl │ │ │ │ bllt a139e8 │ │ │ │ - subseq r0, pc, ip, ror #28 │ │ │ │ - subseq r0, sp, lr, ror fp │ │ │ │ - subseq r0, pc, sl, lsr #28 │ │ │ │ - subseq r0, pc, lr, lsl lr @ │ │ │ │ - subseq r0, sp, lr, lsr #22 │ │ │ │ - ldrsheq r0, [pc], #-216 @ │ │ │ │ - subseq r0, sp, r8, lsl #22 │ │ │ │ - subseq r0, pc, r6, ror #28 │ │ │ │ - subseq r0, pc, lr, lsr #23 │ │ │ │ - subseq r0, sp, r0, asr #17 │ │ │ │ - subseq r0, pc, lr, lsl #23 │ │ │ │ - subseq r0, sp, r0, lsr #17 │ │ │ │ - @ instruction: 0x005f0a90 │ │ │ │ - subseq r0, sp, r4, lsr #15 │ │ │ │ - subseq r0, pc, r0, ror sl @ │ │ │ │ - subseq r0, sp, r4, lsl #15 │ │ │ │ - subseq r0, pc, r6, asr sl @ │ │ │ │ - subseq r0, sp, r8, ror #14 │ │ │ │ - subseq r0, pc, ip, lsr sl @ │ │ │ │ - subseq r0, sp, lr, asr #14 │ │ │ │ - subseq r0, pc, ip, lsl #20 │ │ │ │ - subseq r0, sp, r0, lsr #14 │ │ │ │ - subseq r0, pc, lr, asr #19 │ │ │ │ - ldrheq r0, [pc], #-158 @ │ │ │ │ - ldrsbeq r0, [sp], #-98 @ 0xffffff9e │ │ │ │ - subseq r0, pc, r0, lsr #19 │ │ │ │ - ldrheq r0, [sp], #-100 @ 0xffffff9c │ │ │ │ - subseq r0, pc, r4, lsl #19 │ │ │ │ - @ instruction: 0x005d0696 │ │ │ │ - subseq r0, pc, sl, ror #18 │ │ │ │ - subseq r0, sp, ip, ror r6 │ │ │ │ - subseq r0, pc, r0, asr r9 @ │ │ │ │ - subseq r0, sp, r2, ror #12 │ │ │ │ - subseq r0, pc, r2, lsr r9 @ │ │ │ │ - subseq r0, sp, r6, asr #12 │ │ │ │ - subseq r0, pc, r2, lsl r9 @ │ │ │ │ - subseq r0, sp, r6, lsr #12 │ │ │ │ - ldrsheq r0, [pc], #-130 @ │ │ │ │ - subseq r0, sp, r6, lsl #12 │ │ │ │ - ldrsbeq r0, [pc], #-132 @ │ │ │ │ - subseq r0, sp, r8, ror #11 │ │ │ │ - ldrheq r0, [pc], #-132 @ │ │ │ │ - subseq r0, sp, r8, asr #11 │ │ │ │ - @ instruction: 0x005f0894 │ │ │ │ - subseq r0, sp, r8, lsr #11 │ │ │ │ - subseq r0, pc, lr, ror #16 │ │ │ │ - subseq r0, sp, r2, lsl #11 │ │ │ │ - subseq r0, pc, r6, asr #16 │ │ │ │ - subseq r0, sp, sl, asr r5 │ │ │ │ - subseq r0, pc, ip, lsl r8 @ │ │ │ │ - subseq r0, sp, r0, lsr r5 │ │ │ │ - ldrsheq r0, [pc], #-126 @ │ │ │ │ - subseq r0, sp, r2, lsl r5 │ │ │ │ - subseq r0, pc, r0, ror #15 │ │ │ │ - ldrsheq r0, [sp], #-68 @ 0xffffffbc │ │ │ │ - subseq r0, pc, r0, lsr #15 │ │ │ │ - @ instruction: 0x005f0790 │ │ │ │ - subseq r0, sp, r4, lsr #9 │ │ │ │ - subseq r0, pc, r0, ror r7 @ │ │ │ │ - subseq r0, sp, r4, lsl #9 │ │ │ │ - subseq r0, pc, lr, asr #14 │ │ │ │ - subseq r0, sp, r2, ror #8 │ │ │ │ - subseq r0, pc, r0, lsl r7 @ │ │ │ │ - subseq r0, pc, r0, lsl #14 │ │ │ │ - subseq r0, sp, r4, lsl r4 │ │ │ │ + subseq r0, pc, r4, ror lr @ │ │ │ │ + subseq r0, sp, r6, lsl #23 │ │ │ │ + subseq r0, pc, r2, lsr lr @ │ │ │ │ + subseq r0, pc, r6, lsr #28 │ │ │ │ + subseq r0, sp, r6, lsr fp │ │ │ │ + subseq r0, pc, r0, lsl #28 │ │ │ │ + subseq r0, sp, r0, lsl fp │ │ │ │ + subseq r0, pc, lr, ror #28 │ │ │ │ + ldrheq r0, [pc], #-182 @ │ │ │ │ + subseq r0, sp, r8, asr #17 │ │ │ │ + @ instruction: 0x005f0b96 │ │ │ │ + subseq r0, sp, r8, lsr #17 │ │ │ │ + @ instruction: 0x005f0a98 │ │ │ │ + subseq r0, sp, ip, lsr #15 │ │ │ │ + subseq r0, pc, r8, ror sl @ │ │ │ │ + subseq r0, sp, ip, lsl #15 │ │ │ │ + subseq r0, pc, lr, asr sl @ │ │ │ │ + subseq r0, sp, r0, ror r7 │ │ │ │ + subseq r0, pc, r4, asr #20 │ │ │ │ + subseq r0, sp, r6, asr r7 │ │ │ │ + subseq r0, pc, r4, lsl sl @ │ │ │ │ + subseq r0, sp, r8, lsr #14 │ │ │ │ + ldrsbeq r0, [pc], #-150 @ │ │ │ │ + subseq r0, pc, r6, asr #19 │ │ │ │ + ldrsbeq r0, [sp], #-106 @ 0xffffff96 │ │ │ │ + subseq r0, pc, r8, lsr #19 │ │ │ │ + ldrheq r0, [sp], #-108 @ 0xffffff94 │ │ │ │ + subseq r0, pc, ip, lsl #19 │ │ │ │ + @ instruction: 0x005d069e │ │ │ │ + subseq r0, pc, r2, ror r9 @ │ │ │ │ + subseq r0, sp, r4, lsl #13 │ │ │ │ + subseq r0, pc, r8, asr r9 @ │ │ │ │ + subseq r0, sp, sl, ror #12 │ │ │ │ + subseq r0, pc, sl, lsr r9 @ │ │ │ │ + subseq r0, sp, lr, asr #12 │ │ │ │ + subseq r0, pc, sl, lsl r9 @ │ │ │ │ + subseq r0, sp, lr, lsr #12 │ │ │ │ + ldrsheq r0, [pc], #-138 @ │ │ │ │ + subseq r0, sp, lr, lsl #12 │ │ │ │ + ldrsbeq r0, [pc], #-140 @ │ │ │ │ + ldrsheq r0, [sp], #-80 @ 0xffffffb0 │ │ │ │ + ldrheq r0, [pc], #-140 @ │ │ │ │ + ldrsbeq r0, [sp], #-80 @ 0xffffffb0 │ │ │ │ + @ instruction: 0x005f089c │ │ │ │ + ldrheq r0, [sp], #-80 @ 0xffffffb0 │ │ │ │ + subseq r0, pc, r6, ror r8 @ │ │ │ │ + subseq r0, sp, sl, lsl #11 │ │ │ │ + subseq r0, pc, lr, asr #16 │ │ │ │ + subseq r0, sp, r2, ror #10 │ │ │ │ + subseq r0, pc, r4, lsr #16 │ │ │ │ + subseq r0, sp, r8, lsr r5 │ │ │ │ + subseq r0, pc, r6, lsl #16 │ │ │ │ + subseq r0, sp, sl, lsl r5 │ │ │ │ + subseq r0, pc, r8, ror #15 │ │ │ │ + ldrsheq r0, [sp], #-76 @ 0xffffffb4 │ │ │ │ + subseq r0, pc, r8, lsr #15 │ │ │ │ + @ instruction: 0x005f0798 │ │ │ │ + subseq r0, sp, ip, lsr #9 │ │ │ │ + subseq r0, pc, r8, ror r7 @ │ │ │ │ + subseq r0, sp, ip, lsl #9 │ │ │ │ + subseq r0, pc, r6, asr r7 @ │ │ │ │ + subseq r0, sp, sl, ror #8 │ │ │ │ + subseq r0, pc, r8, lsl r7 @ │ │ │ │ + subseq r0, pc, r8, lsl #14 │ │ │ │ + subseq r0, sp, ip, lsl r4 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ blhi 5d0fb4 │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ beq 253e38 │ │ │ │ bmi fffa7558 │ │ │ │ @ instruction: 0xf2ad4bf6 │ │ │ │ @@ -527019,32 +527019,32 @@ │ │ │ │ strb pc, [r1], -r3, lsr #31 @ │ │ │ │ andhi pc, r0, pc, lsr #7 │ │ │ │ ... │ │ │ │ @ instruction: 0xffffffff │ │ │ │ svcvc 0x00efffff │ │ │ │ strdeq r8, [r8], #-238 @ 0xffffff12 @ │ │ │ │ @ instruction: 0x000011b8 │ │ │ │ - @ instruction: 0x005f0596 │ │ │ │ - subseq r0, sp, sl, lsr #5 │ │ │ │ + @ instruction: 0x005f059e │ │ │ │ + ldrheq r0, [sp], #-34 @ 0xffffffde │ │ │ │ strhteq r8, [r8], #-232 @ 0xffffff18 │ │ │ │ - subseq r0, pc, r8, asr #10 │ │ │ │ - subseq r0, sp, ip, asr r2 │ │ │ │ - subseq r0, pc, r6, lsr #8 │ │ │ │ - subseq r0, sp, sl, lsr r1 │ │ │ │ - subseq r0, pc, ip, lsl #8 │ │ │ │ - subseq r0, sp, r0, lsr #2 │ │ │ │ - subseq r0, pc, r8, asr #7 │ │ │ │ - ldrsbeq r0, [sp], #-12 │ │ │ │ - subseq r0, pc, r4, ror r3 @ │ │ │ │ - subseq r0, sp, r8, lsl #1 │ │ │ │ - ldrsheq r0, [pc], #-38 @ │ │ │ │ - subseq r0, pc, r4, lsr r2 @ │ │ │ │ - subseq pc, ip, r8, asr #30 │ │ │ │ - subseq r0, pc, ip, lsl r2 @ │ │ │ │ - subseq pc, ip, r0, lsr pc @ │ │ │ │ + subseq r0, pc, r0, asr r5 @ │ │ │ │ + subseq r0, sp, r4, ror #4 │ │ │ │ + subseq r0, pc, lr, lsr #8 │ │ │ │ + subseq r0, sp, r2, asr #2 │ │ │ │ + subseq r0, pc, r4, lsl r4 @ │ │ │ │ + subseq r0, sp, r8, lsr #2 │ │ │ │ + ldrsbeq r0, [pc], #-48 @ │ │ │ │ + subseq r0, sp, r4, ror #1 │ │ │ │ + subseq r0, pc, ip, ror r3 @ │ │ │ │ + @ instruction: 0x005d0090 │ │ │ │ + ldrsheq r0, [pc], #-46 @ │ │ │ │ + subseq r0, pc, ip, lsr r2 @ │ │ │ │ + subseq pc, ip, r0, asr pc @ │ │ │ │ + subseq r0, pc, r4, lsr #4 │ │ │ │ + subseq pc, ip, r8, lsr pc @ │ │ │ │ ldrtmi r4, [r0], -r1, lsr #12 │ │ │ │ @ instruction: 0xf858f339 │ │ │ │ @ instruction: 0xf0412801 │ │ │ │ mrc 6, 1, r8, cr12, cr8, {2} │ │ │ │ vmov.f64 d7, d8 │ │ │ │ vmov.f64 d6, d7 │ │ │ │ vrintx.f64 d12, d7 │ │ │ │ @@ -527418,32 +527418,32 @@ │ │ │ │ blvs 251b18 │ │ │ │ bcs 1fd03c8 │ │ │ │ ldrb sp, [pc, -r3, lsr #1]! │ │ │ │ andhi pc, r0, pc, lsr #7 │ │ │ │ andeq r0, r0, r0 │ │ │ │ cdpcc 0, 11, cr0, cr0, cr0, {0} │ │ │ │ ... │ │ │ │ - subseq r0, pc, r2, lsl #2 │ │ │ │ - subseq r0, pc, r4, rrx │ │ │ │ - subseq r0, pc, r8, rrx │ │ │ │ - subseq pc, ip, sl, ror sp @ │ │ │ │ - subseq r0, pc, sl, asr #32 │ │ │ │ - subseq pc, ip, ip, asr sp @ │ │ │ │ - subseq pc, lr, r8, asr #31 │ │ │ │ - subseq pc, lr, r8, lsl pc @ │ │ │ │ - subseq pc, ip, sl, lsr #24 │ │ │ │ - ldrsheq pc, [lr], #-230 @ 0xffffff1a @ │ │ │ │ - subseq pc, ip, sl, lsl #24 │ │ │ │ - subseq pc, lr, ip, asr #29 │ │ │ │ - subseq pc, ip, r0, ror #23 │ │ │ │ - ldrheq pc, [lr], #-226 @ 0xffffff1e @ │ │ │ │ - subseq pc, ip, r6, asr #23 │ │ │ │ - subseq pc, lr, sl, lsr #27 │ │ │ │ - ldrheq pc, [lr], #-198 @ 0xffffff3a @ │ │ │ │ - subseq pc, ip, sl, asr #19 │ │ │ │ + subseq r0, pc, sl, lsl #2 │ │ │ │ + subseq r0, pc, ip, rrx │ │ │ │ + subseq r0, pc, r0, ror r0 @ │ │ │ │ + subseq pc, ip, r2, lsl #27 │ │ │ │ + subseq r0, pc, r2, asr r0 @ │ │ │ │ + subseq pc, ip, r4, ror #26 │ │ │ │ + ldrsbeq pc, [lr], #-240 @ 0xffffff10 @ │ │ │ │ + subseq pc, lr, r0, lsr #30 │ │ │ │ + subseq pc, ip, r2, lsr ip @ │ │ │ │ + ldrsheq pc, [lr], #-238 @ 0xffffff12 @ │ │ │ │ + subseq pc, ip, r2, lsl ip @ │ │ │ │ + ldrsbeq pc, [lr], #-228 @ 0xffffff1c @ │ │ │ │ + subseq pc, ip, r8, ror #23 │ │ │ │ + ldrheq pc, [lr], #-234 @ 0xffffff16 @ │ │ │ │ + subseq pc, ip, lr, asr #23 │ │ │ │ + ldrheq pc, [lr], #-210 @ 0xffffff2e @ │ │ │ │ + ldrheq pc, [lr], #-206 @ 0xffffff32 @ │ │ │ │ + ldrsbeq pc, [ip], #-146 @ 0xffffff6e @ │ │ │ │ stmib sp, {r0, r1, r3, r4, r5, sl, ip, pc}^ │ │ │ │ strbmi r4, [r0], -r5, lsr #8 │ │ │ │ @ instruction: 0xffaaf319 │ │ │ │ @ instruction: 0xf0412801 │ │ │ │ blls f368b0 │ │ │ │ stcls 8, cr6, [r7], #-200 @ 0xffffff38 │ │ │ │ @ instruction: 0xf8d91c58 │ │ │ │ @@ -527771,33 +527771,33 @@ │ │ │ │ @ instruction: 0xf1b20301 │ │ │ │ svclt 0x000c3fff │ │ │ │ @ instruction: 0xf0032300 │ │ │ │ blcs 2176a8 │ │ │ │ @ instruction: 0xe78cd1dc │ │ │ │ andhi pc, r0, pc, lsr #7 │ │ │ │ ... │ │ │ │ - subseq pc, lr, r0, lsl #22 │ │ │ │ - subseq pc, ip, r2, lsl r8 @ │ │ │ │ - subseq pc, lr, r4, ror #21 │ │ │ │ - ldrsheq pc, [ip], #-118 @ 0xffffff8a @ │ │ │ │ - subseq pc, lr, r4, asr #21 │ │ │ │ - ldrsbeq pc, [ip], #-118 @ 0xffffff8a @ │ │ │ │ - subseq pc, lr, r6, asr sl @ │ │ │ │ - subseq pc, ip, r8, ror #14 │ │ │ │ - subseq pc, lr, sl, lsr sl @ │ │ │ │ - subseq pc, ip, ip, asr #14 │ │ │ │ - ldrheq pc, [lr], #-148 @ 0xffffff6c @ │ │ │ │ - @ instruction: 0x005ef990 │ │ │ │ - subseq pc, ip, r4, lsr #13 │ │ │ │ - subseq pc, lr, r8, ror r9 @ │ │ │ │ - subseq pc, ip, ip, lsl #13 │ │ │ │ + subseq pc, lr, r8, lsl #22 │ │ │ │ + subseq pc, ip, sl, lsl r8 @ │ │ │ │ + subseq pc, lr, ip, ror #21 │ │ │ │ + ldrsheq pc, [ip], #-126 @ 0xffffff82 @ │ │ │ │ + subseq pc, lr, ip, asr #21 │ │ │ │ + ldrsbeq pc, [ip], #-126 @ 0xffffff82 @ │ │ │ │ + subseq pc, lr, lr, asr sl @ │ │ │ │ + subseq pc, ip, r0, ror r7 @ │ │ │ │ + subseq pc, lr, r2, asr #20 │ │ │ │ + subseq pc, ip, r4, asr r7 @ │ │ │ │ + ldrheq pc, [lr], #-156 @ 0xffffff64 @ │ │ │ │ + @ instruction: 0x005ef998 │ │ │ │ + subseq pc, ip, ip, lsr #13 │ │ │ │ + subseq pc, lr, r0, lsl #19 │ │ │ │ + @ instruction: 0x005cf694 │ │ │ │ + subseq pc, lr, sl, lsr #18 │ │ │ │ subseq pc, lr, r2, lsr #18 │ │ │ │ - subseq pc, lr, sl, lsl r9 @ │ │ │ │ - subseq pc, lr, r2, ror r8 @ │ │ │ │ - ldrheq pc, [lr], #-96 @ 0xffffffa0 @ │ │ │ │ + subseq pc, lr, sl, ror r8 @ │ │ │ │ + ldrheq pc, [lr], #-104 @ 0xffffff98 @ │ │ │ │ movwcc r9, #6928 @ 0x1b10 │ │ │ │ blls a7b748 │ │ │ │ strmi r6, [fp], #-2075 @ 0xfffff7e5 │ │ │ │ blhi 25211c │ │ │ │ ldc 3, cr2, [r5] │ │ │ │ vldr d6, [r5, #160] @ 0xa0 │ │ │ │ eorsvs r5, r3, r6, lsr #22 │ │ │ │ @@ -528419,30 +528419,30 @@ │ │ │ │ bleq 13d2f80 │ │ │ │ mrc 7, 5, lr, cr4, cr2, {6} │ │ │ │ vsqrt.f64 d21, d4 │ │ │ │ @ instruction: 0xf67ffa10 │ │ │ │ cdp 14, 3, cr10, cr7, cr7, {6} │ │ │ │ ldrbt r6, [ip], -r6, asr #22 │ │ │ │ ... │ │ │ │ - subseq pc, lr, r6, lsl r2 @ │ │ │ │ - subseq lr, ip, r8, lsr #30 │ │ │ │ - subseq lr, lr, r8, ror #31 │ │ │ │ - ldrsheq lr, [ip], #-204 @ 0xffffff34 │ │ │ │ - ldrsbeq lr, [lr], #-240 @ 0xffffff10 │ │ │ │ - subseq lr, ip, r4, ror #25 │ │ │ │ - @ instruction: 0x005eef94 │ │ │ │ - subseq lr, ip, r8, lsr #25 │ │ │ │ - subseq lr, lr, r8, ror pc │ │ │ │ - subseq lr, ip, ip, lsl #25 │ │ │ │ - ldrsbeq lr, [lr], #-224 @ 0xffffff20 │ │ │ │ - subseq lr, ip, r4, ror #23 │ │ │ │ - subseq lr, lr, sl, lsl sp │ │ │ │ - subseq lr, ip, lr, lsr #20 │ │ │ │ - ldrsheq lr, [lr], #-206 @ 0xffffff32 │ │ │ │ - subseq lr, ip, r2, lsl sl │ │ │ │ + subseq pc, lr, lr, lsl r2 @ │ │ │ │ + subseq lr, ip, r0, lsr pc │ │ │ │ + ldrsheq lr, [lr], #-240 @ 0xffffff10 │ │ │ │ + subseq lr, ip, r4, lsl #26 │ │ │ │ + ldrsbeq lr, [lr], #-248 @ 0xffffff08 │ │ │ │ + subseq lr, ip, ip, ror #25 │ │ │ │ + @ instruction: 0x005eef9c │ │ │ │ + ldrheq lr, [ip], #-192 @ 0xffffff40 │ │ │ │ + subseq lr, lr, r0, lsl #31 │ │ │ │ + @ instruction: 0x005cec94 │ │ │ │ + ldrsbeq lr, [lr], #-232 @ 0xffffff18 │ │ │ │ + subseq lr, ip, ip, ror #23 │ │ │ │ + subseq lr, lr, r2, lsr #26 │ │ │ │ + subseq lr, ip, r6, lsr sl │ │ │ │ + subseq lr, lr, r6, lsl #26 │ │ │ │ + subseq lr, ip, sl, lsl sl │ │ │ │ blmi 1292fe0 │ │ │ │ blne 253000 │ │ │ │ blcc ff392fe8 │ │ │ │ blls 1292fec │ │ │ │ blne 25300c │ │ │ │ blne ff2d3004 │ │ │ │ blx 6530fc │ │ │ │ @@ -529297,106 +529297,106 @@ │ │ │ │ blx 653e40 │ │ │ │ @ instruction: 0xf7fdddde │ │ │ │ svclt 0x0000be85 │ │ │ │ andeq r0, r0, r0 │ │ │ │ cdpcc 0, 11, cr0, cr0, cr0, {0} │ │ │ │ @ instruction: 0xffffffff │ │ │ │ svcvc 0x00efffff │ │ │ │ - subseq lr, lr, r8, ror #20 │ │ │ │ - subseq lr, ip, sl, ror r7 │ │ │ │ - subseq lr, lr, ip, asr #20 │ │ │ │ - subseq lr, ip, lr, asr r7 │ │ │ │ - subseq lr, lr, sl, lsr #20 │ │ │ │ - subseq lr, ip, ip, lsr r7 │ │ │ │ - subseq lr, lr, sl, lsl #20 │ │ │ │ - subseq lr, ip, ip, lsl r7 │ │ │ │ - ldrheq lr, [lr], #-148 @ 0xffffff6c │ │ │ │ - subseq lr, ip, r6, asr #13 │ │ │ │ - subseq lr, lr, r2, asr r9 │ │ │ │ - subseq lr, lr, r2, lsl #18 │ │ │ │ - subseq lr, ip, r4, lsl r6 │ │ │ │ - subseq lr, lr, r0, lsr r7 │ │ │ │ - subseq lr, ip, r0, asr #8 │ │ │ │ - subseq lr, lr, ip, lsl #14 │ │ │ │ - subseq lr, ip, ip, lsl r4 │ │ │ │ - subseq lr, lr, r0, lsl #13 │ │ │ │ - @ instruction: 0x005ce392 │ │ │ │ - ldrsheq ip, [ip], #-234 @ 0xffffff16 │ │ │ │ - subseq lr, lr, lr, lsr r8 │ │ │ │ - ldrsbeq lr, [lr], #-126 @ 0xffffff82 │ │ │ │ - ldrsbeq lr, [lr], #-76 @ 0xffffffb4 │ │ │ │ - subseq lr, ip, lr, ror #3 │ │ │ │ - @ instruction: 0x005ee492 │ │ │ │ - subseq lr, ip, r4, lsr #3 │ │ │ │ - subseq lr, lr, sl, ror #8 │ │ │ │ - subseq lr, ip, sl, ror r1 │ │ │ │ - subseq lr, lr, sl, asr #8 │ │ │ │ - subseq lr, ip, sl, asr r1 │ │ │ │ - subseq r6, ip, lr, lsr #4 │ │ │ │ - subseq lr, ip, r4, asr #5 │ │ │ │ - subseq sl, ip, r6, ror #30 │ │ │ │ - ldrsheq lr, [lr], #-50 @ 0xffffffce │ │ │ │ - subseq lr, ip, r4, lsl #2 │ │ │ │ - subseq lr, lr, r2, asr #7 │ │ │ │ - ldrsbeq lr, [ip], #-4 │ │ │ │ - ldrheq sl, [ip], #-228 @ 0xffffff1c │ │ │ │ - subseq lr, lr, sl, lsl #7 │ │ │ │ - @ instruction: 0x005ce09c │ │ │ │ - subseq lr, lr, r6, lsr r3 │ │ │ │ - subseq lr, lr, r4, lsl r3 │ │ │ │ - subseq lr, ip, r6, lsr #32 │ │ │ │ - ldrsheq lr, [lr], #-40 @ 0xffffffd8 │ │ │ │ - subseq lr, ip, sl │ │ │ │ - ldrsbeq lr, [lr], #-38 @ 0xffffffda │ │ │ │ - subseq sp, ip, r6, ror #31 │ │ │ │ - ldrheq lr, [lr], #-38 @ 0xffffffda │ │ │ │ - subseq sp, ip, r6, asr #31 │ │ │ │ - @ instruction: 0x005ee294 │ │ │ │ - subseq sp, ip, r4, lsr #31 │ │ │ │ - subseq lr, lr, r2, ror r2 │ │ │ │ - subseq sp, ip, r2, lsl #31 │ │ │ │ - subseq lr, lr, r0, asr r2 │ │ │ │ - subseq sp, ip, r0, ror #30 │ │ │ │ - subseq lr, lr, r0, lsr #3 │ │ │ │ - subseq lr, lr, sl, lsr #3 │ │ │ │ - ldrheq sp, [ip], #-236 @ 0xffffff14 │ │ │ │ - subseq lr, lr, sl, lsl #3 │ │ │ │ - @ instruction: 0x005cde9c │ │ │ │ - subseq sl, ip, lr, ror #24 │ │ │ │ - subseq lr, lr, ip, lsr r1 │ │ │ │ - subseq sp, ip, r0, asr lr │ │ │ │ - subseq lr, lr, lr, lsl r1 │ │ │ │ - subseq sp, ip, r2, lsr lr │ │ │ │ - ldrsheq lr, [lr], #-8 │ │ │ │ - subseq sp, ip, ip, lsl #28 │ │ │ │ - ldrsbeq lr, [lr], #-12 │ │ │ │ - ldrsheq sp, [ip], #-208 @ 0xffffff30 │ │ │ │ - ldrheq lr, [lr], #-0 │ │ │ │ - subseq sp, ip, r4, asr #27 │ │ │ │ - @ instruction: 0x005ee092 │ │ │ │ - subseq sp, ip, r6, lsr #27 │ │ │ │ - subseq lr, lr, r4, ror r0 │ │ │ │ - subseq sp, ip, r8, lsl #27 │ │ │ │ - subseq sp, lr, r8, ror #31 │ │ │ │ - ldrsheq sp, [ip], #-204 @ 0xffffff34 │ │ │ │ - subseq sp, lr, ip, asr #31 │ │ │ │ - subseq sp, ip, r0, ror #25 │ │ │ │ - subseq sp, lr, lr, lsr #31 │ │ │ │ - subseq sp, ip, r0, asr #25 │ │ │ │ - subseq sp, lr, lr, lsl #31 │ │ │ │ - subseq sp, ip, r2, lsr #25 │ │ │ │ - subseq sp, lr, r0, ror pc │ │ │ │ - subseq sp, ip, r4, lsl #25 │ │ │ │ - subseq r9, ip, r0, asr #15 │ │ │ │ - subseq sp, lr, r2, asr #30 │ │ │ │ - subseq sp, ip, r6, asr ip │ │ │ │ - subseq r9, ip, sl, ror #14 │ │ │ │ - subseq sp, lr, r4, lsl pc │ │ │ │ - subseq sp, ip, r8, lsr #24 │ │ │ │ - subseq lr, lr, ip, lsl #1 │ │ │ │ + subseq lr, lr, r0, ror sl │ │ │ │ + subseq lr, ip, r2, lsl #15 │ │ │ │ + subseq lr, lr, r4, asr sl │ │ │ │ + subseq lr, ip, r6, ror #14 │ │ │ │ + subseq lr, lr, r2, lsr sl │ │ │ │ + subseq lr, ip, r4, asr #14 │ │ │ │ + subseq lr, lr, r2, lsl sl │ │ │ │ + subseq lr, ip, r4, lsr #14 │ │ │ │ + ldrheq lr, [lr], #-156 @ 0xffffff64 │ │ │ │ + subseq lr, ip, lr, asr #13 │ │ │ │ + subseq lr, lr, sl, asr r9 │ │ │ │ + subseq lr, lr, sl, lsl #18 │ │ │ │ + subseq lr, ip, ip, lsl r6 │ │ │ │ + subseq lr, lr, r8, lsr r7 │ │ │ │ + subseq lr, ip, r8, asr #8 │ │ │ │ + subseq lr, lr, r4, lsl r7 │ │ │ │ + subseq lr, ip, r4, lsr #8 │ │ │ │ + subseq lr, lr, r8, lsl #13 │ │ │ │ + @ instruction: 0x005ce39a │ │ │ │ + subseq ip, ip, r2, lsl #30 │ │ │ │ + subseq lr, lr, r6, asr #16 │ │ │ │ + subseq lr, lr, r6, ror #15 │ │ │ │ + subseq lr, lr, r4, ror #9 │ │ │ │ + ldrsheq lr, [ip], #-22 @ 0xffffffea │ │ │ │ + @ instruction: 0x005ee49a │ │ │ │ + subseq lr, ip, ip, lsr #3 │ │ │ │ + subseq lr, lr, r2, ror r4 │ │ │ │ + subseq lr, ip, r2, lsl #3 │ │ │ │ + subseq lr, lr, r2, asr r4 │ │ │ │ + subseq lr, ip, r2, ror #2 │ │ │ │ + subseq r6, ip, r6, lsr r2 │ │ │ │ + subseq lr, ip, ip, asr #5 │ │ │ │ + subseq sl, ip, lr, ror #30 │ │ │ │ + ldrsheq lr, [lr], #-58 @ 0xffffffc6 │ │ │ │ + subseq lr, ip, ip, lsl #2 │ │ │ │ + subseq lr, lr, sl, asr #7 │ │ │ │ + ldrsbeq lr, [ip], #-12 │ │ │ │ + ldrheq sl, [ip], #-236 @ 0xffffff14 │ │ │ │ + @ instruction: 0x005ee392 │ │ │ │ + subseq lr, ip, r4, lsr #1 │ │ │ │ + subseq lr, lr, lr, lsr r3 │ │ │ │ + subseq lr, lr, ip, lsl r3 │ │ │ │ + subseq lr, ip, lr, lsr #32 │ │ │ │ + subseq lr, lr, r0, lsl #6 │ │ │ │ + subseq lr, ip, r2, lsl r0 │ │ │ │ + ldrsbeq lr, [lr], #-46 @ 0xffffffd2 │ │ │ │ + subseq sp, ip, lr, ror #31 │ │ │ │ + ldrheq lr, [lr], #-46 @ 0xffffffd2 │ │ │ │ + subseq sp, ip, lr, asr #31 │ │ │ │ + @ instruction: 0x005ee29c │ │ │ │ + subseq sp, ip, ip, lsr #31 │ │ │ │ + subseq lr, lr, sl, ror r2 │ │ │ │ + subseq sp, ip, sl, lsl #31 │ │ │ │ + subseq lr, lr, r8, asr r2 │ │ │ │ + subseq sp, ip, r8, ror #30 │ │ │ │ + subseq lr, lr, r8, lsr #3 │ │ │ │ + ldrheq lr, [lr], #-18 @ 0xffffffee │ │ │ │ + subseq sp, ip, r4, asr #29 │ │ │ │ + @ instruction: 0x005ee192 │ │ │ │ + subseq sp, ip, r4, lsr #29 │ │ │ │ + subseq sl, ip, r6, ror ip │ │ │ │ + subseq lr, lr, r4, asr #2 │ │ │ │ + subseq sp, ip, r8, asr lr │ │ │ │ + subseq lr, lr, r6, lsr #2 │ │ │ │ + subseq sp, ip, sl, lsr lr │ │ │ │ + subseq lr, lr, r0, lsl #2 │ │ │ │ + subseq sp, ip, r4, lsl lr │ │ │ │ + subseq lr, lr, r4, ror #1 │ │ │ │ + ldrsheq sp, [ip], #-216 @ 0xffffff28 │ │ │ │ + ldrheq lr, [lr], #-8 │ │ │ │ + subseq sp, ip, ip, asr #27 │ │ │ │ + @ instruction: 0x005ee09a │ │ │ │ + subseq sp, ip, lr, lsr #27 │ │ │ │ + subseq lr, lr, ip, ror r0 │ │ │ │ + @ instruction: 0x005cdd90 │ │ │ │ + ldrsheq sp, [lr], #-240 @ 0xffffff10 │ │ │ │ + subseq sp, ip, r4, lsl #26 │ │ │ │ + ldrsbeq sp, [lr], #-244 @ 0xffffff0c │ │ │ │ + subseq sp, ip, r8, ror #25 │ │ │ │ + ldrheq sp, [lr], #-246 @ 0xffffff0a │ │ │ │ + subseq sp, ip, r8, asr #25 │ │ │ │ + @ instruction: 0x005edf96 │ │ │ │ + subseq sp, ip, sl, lsr #25 │ │ │ │ + subseq sp, lr, r8, ror pc │ │ │ │ + subseq sp, ip, ip, lsl #25 │ │ │ │ + subseq r9, ip, r8, asr #15 │ │ │ │ + subseq sp, lr, sl, asr #30 │ │ │ │ + subseq sp, ip, lr, asr ip │ │ │ │ + subseq r9, ip, r2, ror r7 │ │ │ │ + subseq sp, lr, ip, lsl pc │ │ │ │ + subseq sp, ip, r0, lsr ip │ │ │ │ + @ instruction: 0x005ee094 │ │ │ │ ldmdami lr, {r0, r1, r2, r9, sl, lr} │ │ │ │ tstpcs r8, r0, asr #12 @ p-variant is OBSOLETE │ │ │ │ andcc r4, ip, r8, ror r4 │ │ │ │ mcrr2 5, 15, pc, r0, cr15 @ │ │ │ │ @ instruction: 0x4639481b │ │ │ │ @ instruction: 0xf5ff4478 │ │ │ │ @ instruction: 0xf7fdfcfb │ │ │ │ @@ -529420,16 +529420,16 @@ │ │ │ │ eorvc pc, r8, r3, asr #16 │ │ │ │ stmdaeq r1, {r3, r8, ip, sp, lr, pc} │ │ │ │ blls 626074 │ │ │ │ stclle 2, cr4, [r1], #748 @ 0x2ec │ │ │ │ movwcs r9, #6695 @ 0x1a27 │ │ │ │ addshi pc, r4, sp, asr #17 │ │ │ │ ssat r6, #27, r3 │ │ │ │ - subseq sp, lr, ip, asr #25 │ │ │ │ - subseq sp, ip, r0, ror #19 │ │ │ │ + ldrsbeq sp, [lr], #-196 @ 0xffffff3c │ │ │ │ + subseq sp, ip, r8, ror #19 │ │ │ │ ldrbmi lr, [r0, sp, lsr #18]! │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00a8f8cc │ │ │ │ addlt r4, lr, lr, ror #27 │ │ │ │ ldrmi r4, [r1], lr, ror #25 │ │ │ │ andcs r4, r1, #2097152000 @ 0x7d000000 │ │ │ │ @@ -529668,25 +529668,25 @@ │ │ │ │ @ instruction: 0xf5f8e71a │ │ │ │ svclt 0x0000ef74 │ │ │ │ andeq r0, r0, r0 │ │ │ │ cdpcc 0, 11, cr0, cr0, cr0, {0} │ │ │ │ rsbeq r6, r8, r0, ror r5 │ │ │ │ @ instruction: 0x000011b8 │ │ │ │ rsbeq r6, r8, r6, asr r5 │ │ │ │ - subseq sl, ip, r2, ror #11 │ │ │ │ - ldrheq sl, [ip], #-82 @ 0xffffffae │ │ │ │ - ldrheq sl, [ip], #-82 @ 0xffffffae │ │ │ │ - ldrsbeq sp, [lr], #-154 @ 0xffffff66 │ │ │ │ - subseq sp, ip, lr, ror #13 │ │ │ │ - subseq sp, lr, sl, lsr #19 │ │ │ │ - ldrheq sp, [ip], #-110 @ 0xffffff92 │ │ │ │ - subseq sp, lr, ip, lsl #19 │ │ │ │ - subseq sp, ip, r0, lsr #13 │ │ │ │ - subseq sp, lr, sl, asr r9 │ │ │ │ - subseq sp, ip, lr, ror #12 │ │ │ │ + subseq sl, ip, sl, ror #11 │ │ │ │ + ldrheq sl, [ip], #-90 @ 0xffffffa6 │ │ │ │ + ldrheq sl, [ip], #-90 @ 0xffffffa6 │ │ │ │ + subseq sp, lr, r2, ror #19 │ │ │ │ + ldrsheq sp, [ip], #-102 @ 0xffffff9a │ │ │ │ + ldrheq sp, [lr], #-146 @ 0xffffff6e │ │ │ │ + subseq sp, ip, r6, asr #13 │ │ │ │ + @ instruction: 0x005ed994 │ │ │ │ + subseq sp, ip, r8, lsr #13 │ │ │ │ + subseq sp, lr, r2, ror #18 │ │ │ │ + subseq sp, ip, r6, ror r6 │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl fed6fa94 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fb8 │ │ │ │ @ instruction: 0xb08d25b8 │ │ │ │ ldrcc pc, [r4, #2271]! @ 0x8df │ │ │ │ ldrbtmi r4, [sl], #-1543 @ 0xfffff9f9 │ │ │ │ @@ -530049,90 +530049,90 @@ │ │ │ │ ... │ │ │ │ teqcc r3, #-872415232 @ 0xcc000000 │ │ │ │ svccc 0x00c33333 │ │ │ │ ldmibls r9, {r1, r3, r4, r7, r8, fp, ip, pc} │ │ │ │ svccc 0x00b99999 │ │ │ │ rsbeq r6, r8, sl, ror #2 │ │ │ │ @ instruction: 0x000011b8 │ │ │ │ - ldrsheq sp, [lr], #-120 @ 0xffffff88 │ │ │ │ + subseq sp, lr, r0, lsl #16 │ │ │ │ @ instruction: 0xfffffbad │ │ │ │ - subseq sp, lr, r2, lsl #20 │ │ │ │ - subseq sp, lr, r4, lsr sl │ │ │ │ + subseq sp, lr, sl, lsl #20 │ │ │ │ + subseq sp, lr, ip, lsr sl │ │ │ │ andeq r0, r0, r5, lsl ip │ │ │ │ - subseq sp, lr, r4, lsr #15 │ │ │ │ - ldrheq sp, [ip], #-70 @ 0xffffffba │ │ │ │ + subseq sp, lr, ip, lsr #15 │ │ │ │ + ldrheq sp, [ip], #-78 @ 0xffffffb2 │ │ │ │ rsbeq r6, r8, r0, asr #1 │ │ │ │ - subseq sp, lr, r8, ror #14 │ │ │ │ - subseq sp, ip, sl, ror r4 │ │ │ │ + subseq sp, lr, r0, ror r7 │ │ │ │ + subseq sp, ip, r2, lsl #9 │ │ │ │ @ instruction: 0xffffa6af │ │ │ │ @ instruction: 0xffffa63f │ │ │ │ - subseq sp, lr, r2, lsr #14 │ │ │ │ - subseq sp, ip, r4, lsr r4 │ │ │ │ - subseq sp, lr, r4, lsl #14 │ │ │ │ - subseq sp, ip, r6, lsl r4 │ │ │ │ + subseq sp, lr, sl, lsr #14 │ │ │ │ + subseq sp, ip, ip, lsr r4 │ │ │ │ + subseq sp, lr, ip, lsl #14 │ │ │ │ + subseq sp, ip, lr, lsl r4 │ │ │ │ @ instruction: 0xffffa5cb │ │ │ │ @ instruction: 0xffffa473 │ │ │ │ - ldrheq sp, [lr], #-110 @ 0xffffff92 │ │ │ │ - ldrsbeq sp, [ip], #-48 @ 0xffffffd0 │ │ │ │ - subseq sp, lr, r0, lsr #13 │ │ │ │ - ldrheq sp, [ip], #-50 @ 0xffffffce │ │ │ │ + subseq sp, lr, r6, asr #13 │ │ │ │ + ldrsbeq sp, [ip], #-56 @ 0xffffffc8 │ │ │ │ + subseq sp, lr, r8, lsr #13 │ │ │ │ + ldrheq sp, [ip], #-58 @ 0xffffffc6 │ │ │ │ @ instruction: 0xffffa3db │ │ │ │ - subseq sp, lr, lr, ror #12 │ │ │ │ - subseq sp, ip, r0, lsl #7 │ │ │ │ - subseq sp, lr, r8, asr #18 │ │ │ │ - subseq sp, lr, lr, lsl r9 │ │ │ │ - subseq sp, lr, sl, lsr #17 │ │ │ │ - subseq sp, lr, r4, lsr #12 │ │ │ │ - subseq sp, ip, r6, lsr r3 │ │ │ │ - subseq sp, lr, r2, lsl #12 │ │ │ │ - subseq sp, ip, r4, lsl r3 │ │ │ │ - subseq r0, lr, ip, rrx │ │ │ │ - ldrsbeq sp, [lr], #-134 @ 0xffffff7a │ │ │ │ - ldrheq sp, [lr], #-80 @ 0xffffffb0 │ │ │ │ - subseq sp, ip, r4, asr #5 │ │ │ │ - ldrheq r0, [lr], #-12 │ │ │ │ - @ instruction: 0x005ed89e │ │ │ │ - subseq sp, lr, r0, asr r5 │ │ │ │ - subseq sp, ip, r4, ror #4 │ │ │ │ - subseq r0, lr, r2, lsl r0 │ │ │ │ - subseq sp, lr, ip, ror #16 │ │ │ │ - subseq sp, lr, ip, lsl #10 │ │ │ │ - subseq sp, ip, r0, lsr #4 │ │ │ │ - subseq sp, lr, lr, asr #16 │ │ │ │ + subseq sp, lr, r6, ror r6 │ │ │ │ + subseq sp, ip, r8, lsl #7 │ │ │ │ + subseq sp, lr, r0, asr r9 │ │ │ │ + subseq sp, lr, r6, lsr #18 │ │ │ │ + ldrheq sp, [lr], #-130 @ 0xffffff7e │ │ │ │ + subseq sp, lr, ip, lsr #12 │ │ │ │ + subseq sp, ip, lr, lsr r3 │ │ │ │ + subseq sp, lr, sl, lsl #12 │ │ │ │ + subseq sp, ip, ip, lsl r3 │ │ │ │ + subseq r0, lr, r4, ror r0 │ │ │ │ + ldrsbeq sp, [lr], #-142 @ 0xffffff72 │ │ │ │ + ldrheq sp, [lr], #-88 @ 0xffffffa8 │ │ │ │ + subseq sp, ip, ip, asr #5 │ │ │ │ + subseq r0, lr, r4, asr #1 │ │ │ │ + subseq sp, lr, r6, lsr #17 │ │ │ │ + subseq sp, lr, r8, asr r5 │ │ │ │ + subseq sp, ip, ip, ror #4 │ │ │ │ + subseq r0, lr, sl, lsl r0 │ │ │ │ subseq sp, lr, r4, ror r8 │ │ │ │ - subseq sp, lr, r8, asr #9 │ │ │ │ - ldrsbeq sp, [ip], #-28 @ 0xffffffe4 │ │ │ │ + subseq sp, lr, r4, lsl r5 │ │ │ │ + subseq sp, ip, r8, lsr #4 │ │ │ │ subseq sp, lr, r6, asr r8 │ │ │ │ - subseq sp, lr, r8, ror r8 │ │ │ │ - subseq sp, lr, r0, lsl #9 │ │ │ │ - @ instruction: 0x005cd194 │ │ │ │ + subseq sp, lr, ip, ror r8 │ │ │ │ + ldrsbeq sp, [lr], #-64 @ 0xffffffc0 │ │ │ │ + subseq sp, ip, r4, ror #3 │ │ │ │ subseq sp, lr, lr, asr r8 │ │ │ │ - subseq sp, lr, r4, lsl #17 │ │ │ │ - subseq sp, lr, ip, lsr r4 │ │ │ │ - subseq sp, ip, r0, asr r1 │ │ │ │ - subseq sp, lr, r8, ror #16 │ │ │ │ - subseq sp, lr, r2, lsr #17 │ │ │ │ - ldrsheq sp, [lr], #-56 @ 0xffffffc8 │ │ │ │ - subseq sp, ip, ip, lsl #2 │ │ │ │ - subseq sp, lr, lr, lsl #17 │ │ │ │ - ldrsbeq sp, [lr], #-132 @ 0xffffff7c │ │ │ │ - ldrheq sp, [lr], #-52 @ 0xffffffcc │ │ │ │ - subseq sp, ip, r8, asr #1 │ │ │ │ - subseq sp, lr, r2, asr #17 │ │ │ │ - subseq sp, lr, r0, lsl #18 │ │ │ │ - subseq sp, lr, r0, ror r3 │ │ │ │ - subseq sp, ip, r4, lsl #1 │ │ │ │ - subseq sp, lr, r6, ror #17 │ │ │ │ - subseq sp, lr, r4, lsr #18 │ │ │ │ - subseq sp, lr, ip, lsr #6 │ │ │ │ - subseq sp, ip, r0, asr #32 │ │ │ │ - @ instruction: 0x005dfe9e │ │ │ │ + subseq sp, lr, r0, lsl #17 │ │ │ │ + subseq sp, lr, r8, lsl #9 │ │ │ │ + @ instruction: 0x005cd19c │ │ │ │ + subseq sp, lr, r6, ror #16 │ │ │ │ + subseq sp, lr, ip, lsl #17 │ │ │ │ + subseq sp, lr, r4, asr #8 │ │ │ │ + subseq sp, ip, r8, asr r1 │ │ │ │ + subseq sp, lr, r0, ror r8 │ │ │ │ + subseq sp, lr, sl, lsr #17 │ │ │ │ + subseq sp, lr, r0, lsl #8 │ │ │ │ + subseq sp, ip, r4, lsl r1 │ │ │ │ + @ instruction: 0x005ed896 │ │ │ │ + ldrsbeq sp, [lr], #-140 @ 0xffffff74 │ │ │ │ + ldrheq sp, [lr], #-60 @ 0xffffffc4 │ │ │ │ + ldrsbeq sp, [ip], #-0 │ │ │ │ + subseq sp, lr, sl, asr #17 │ │ │ │ subseq sp, lr, r8, lsl #18 │ │ │ │ - subseq sp, lr, r6, ror #5 │ │ │ │ - ldrsheq ip, [ip], #-250 @ 0xffffff06 │ │ │ │ + subseq sp, lr, r8, ror r3 │ │ │ │ + subseq sp, ip, ip, lsl #1 │ │ │ │ + subseq sp, lr, lr, ror #17 │ │ │ │ + subseq sp, lr, ip, lsr #18 │ │ │ │ + subseq sp, lr, r4, lsr r3 │ │ │ │ + subseq sp, ip, r8, asr #32 │ │ │ │ + subseq pc, sp, r6, lsr #29 │ │ │ │ + subseq sp, lr, r0, lsl r9 │ │ │ │ + subseq sp, lr, lr, ror #5 │ │ │ │ + subseq sp, ip, r2 │ │ │ │ movwcs r4, #6853 @ 0x1ac5 │ │ │ │ strcs r4, [r0], -r5, asr #19 │ │ │ │ ldrbtmi r9, [sl], #-768 @ 0xfffffd00 │ │ │ │ blne ff1d4618 │ │ │ │ cmnpeq r0, #1073741825 @ p-variant is OBSOLETE @ 0x40000001 │ │ │ │ bleq ff1d4620 │ │ │ │ @ instruction: 0x46384479 │ │ │ │ @@ -530322,64 +530322,64 @@ │ │ │ │ ldmdami r8!, {r0, r1, r2, r8, sl, fp, ip, sp, lr, pc} │ │ │ │ ldrbtmi r4, [r8], #-1569 @ 0xfffff9df │ │ │ │ stc2l 5, cr15, [r2, #1016] @ 0x3f8 │ │ │ │ bllt 18d7290 │ │ │ │ ... │ │ │ │ stclgt 12, cr12, [ip], {205} @ 0xcd │ │ │ │ svccc 0x00eccccc │ │ │ │ - subseq sp, lr, r2, ror #14 │ │ │ │ - ldrheq sp, [lr], #-120 @ 0xffffff88 │ │ │ │ - subseq sp, lr, r8, lsl r1 │ │ │ │ - subseq ip, ip, ip, lsr #28 │ │ │ │ - ldrsbeq sp, [lr], #-126 @ 0xffffff82 │ │ │ │ - @ instruction: 0x005ed796 │ │ │ │ - ldrsbeq sp, [lr], #-4 │ │ │ │ - subseq ip, ip, r8, ror #27 │ │ │ │ - subseq sp, lr, ip, ror #15 │ │ │ │ - ldrheq sp, [lr], #-114 @ 0xffffff8e │ │ │ │ - @ instruction: 0x005ed090 │ │ │ │ - subseq ip, ip, r4, lsr #27 │ │ │ │ - ldrsbeq sp, [lr], #-116 @ 0xffffff8c │ │ │ │ + subseq sp, lr, sl, ror #14 │ │ │ │ + subseq sp, lr, r0, asr #15 │ │ │ │ + subseq sp, lr, r0, lsr #2 │ │ │ │ + subseq ip, ip, r4, lsr lr │ │ │ │ + subseq sp, lr, r6, ror #15 │ │ │ │ + @ instruction: 0x005ed79e │ │ │ │ + ldrsbeq sp, [lr], #-12 │ │ │ │ + ldrsheq ip, [ip], #-208 @ 0xffffff30 │ │ │ │ + ldrsheq sp, [lr], #-116 @ 0xffffff8c │ │ │ │ + ldrheq sp, [lr], #-122 @ 0xffffff86 │ │ │ │ + @ instruction: 0x005ed098 │ │ │ │ + subseq ip, ip, ip, lsr #27 │ │ │ │ + ldrsbeq sp, [lr], #-124 @ 0xffffff84 │ │ │ │ + ldrsheq sp, [lr], #-114 @ 0xffffff8e │ │ │ │ + subseq sp, lr, r6, asr r0 │ │ │ │ + subseq ip, ip, sl, ror #26 │ │ │ │ + subseq sp, lr, r0, ror #15 │ │ │ │ + subseq sp, lr, r8, lsl #16 │ │ │ │ + subseq sp, lr, r4, lsl r0 │ │ │ │ + subseq ip, ip, r8, lsr #26 │ │ │ │ + ldrheq sp, [lr], #-136 @ 0xffffff78 │ │ │ │ + subseq sp, lr, lr, lsl #17 │ │ │ │ subseq sp, lr, sl, ror #15 │ │ │ │ - subseq sp, lr, lr, asr #32 │ │ │ │ - subseq ip, ip, r2, ror #26 │ │ │ │ - ldrsbeq sp, [lr], #-120 @ 0xffffff88 │ │ │ │ - subseq sp, lr, r0, lsl #16 │ │ │ │ - subseq sp, lr, ip │ │ │ │ - subseq ip, ip, r0, lsr #26 │ │ │ │ - ldrheq sp, [lr], #-128 @ 0xffffff80 │ │ │ │ - subseq sp, lr, r6, lsl #17 │ │ │ │ - subseq sp, lr, r2, ror #15 │ │ │ │ - subseq ip, lr, sl, asr #31 │ │ │ │ - ldrsbeq ip, [ip], #-206 @ 0xffffff32 │ │ │ │ - subseq sp, lr, sl, lsr r9 │ │ │ │ - subseq sp, lr, r0, lsl r9 │ │ │ │ - subseq sp, lr, r8, ror #16 │ │ │ │ - subseq ip, lr, r8, lsl #31 │ │ │ │ - @ instruction: 0x005ccc9c │ │ │ │ - ldrsheq sp, [lr], #-138 @ 0xffffff76 │ │ │ │ - subseq sp, lr, ip, lsr r9 │ │ │ │ - subseq ip, lr, ip, asr #30 │ │ │ │ - subseq ip, ip, r0, ror #24 │ │ │ │ - subseq sp, lr, r6, lsr #18 │ │ │ │ - subseq sp, lr, ip, asr r9 │ │ │ │ - subseq ip, lr, r0, lsl pc │ │ │ │ - subseq ip, ip, r4, lsr #24 │ │ │ │ - subseq sp, lr, r6, asr #18 │ │ │ │ - subseq sp, lr, r4, lsl #19 │ │ │ │ - ldrsbeq ip, [lr], #-228 @ 0xffffff1c │ │ │ │ - subseq ip, ip, r8, ror #23 │ │ │ │ - subseq sp, lr, r0, ror r9 │ │ │ │ - ldrheq sp, [lr], #-144 @ 0xffffff70 │ │ │ │ - @ instruction: 0x005ece96 │ │ │ │ - subseq ip, ip, sl, lsr #23 │ │ │ │ - @ instruction: 0x005ed998 │ │ │ │ - ldrsbeq sp, [lr], #-154 @ 0xffffff66 │ │ │ │ - subseq ip, lr, sl, asr lr │ │ │ │ - subseq ip, ip, lr, ror #22 │ │ │ │ + ldrsbeq ip, [lr], #-242 @ 0xffffff0e │ │ │ │ + subseq ip, ip, r6, ror #25 │ │ │ │ + subseq sp, lr, r2, asr #18 │ │ │ │ + subseq sp, lr, r8, lsl r9 │ │ │ │ + subseq sp, lr, r0, ror r8 │ │ │ │ + @ instruction: 0x005ecf90 │ │ │ │ + subseq ip, ip, r4, lsr #25 │ │ │ │ + subseq sp, lr, r2, lsl #18 │ │ │ │ + subseq sp, lr, r4, asr #18 │ │ │ │ + subseq ip, lr, r4, asr pc │ │ │ │ + subseq ip, ip, r8, ror #24 │ │ │ │ + subseq sp, lr, lr, lsr #18 │ │ │ │ + subseq sp, lr, r4, ror #18 │ │ │ │ + subseq ip, lr, r8, lsl pc │ │ │ │ + subseq ip, ip, ip, lsr #24 │ │ │ │ + subseq sp, lr, lr, asr #18 │ │ │ │ + subseq sp, lr, ip, lsl #19 │ │ │ │ + ldrsbeq ip, [lr], #-236 @ 0xffffff14 │ │ │ │ + ldrsheq ip, [ip], #-176 @ 0xffffff50 │ │ │ │ + subseq sp, lr, r8, ror r9 │ │ │ │ + ldrheq sp, [lr], #-152 @ 0xffffff68 │ │ │ │ + @ instruction: 0x005ece9e │ │ │ │ + ldrheq ip, [ip], #-178 @ 0xffffff4e │ │ │ │ + subseq sp, lr, r0, lsr #19 │ │ │ │ + subseq sp, lr, r2, ror #19 │ │ │ │ + subseq ip, lr, r2, ror #28 │ │ │ │ + subseq ip, ip, r6, ror fp │ │ │ │ @ instruction: 0xf1054a5a │ │ │ │ ldmdbmi sl, {r2, r3, r4, r5, r7, r8, r9}^ │ │ │ │ andeq lr, r0, sp, asr #19 │ │ │ │ ldrbtmi r4, [r9], #-1146 @ 0xfffffb86 │ │ │ │ stmib sp, {r3, r4, r5, r9, sl, lr}^ │ │ │ │ vmax.u16 d6, d1, d2 │ │ │ │ @ instruction: 0x4604faf1 │ │ │ │ @@ -530463,38 +530463,38 @@ │ │ │ │ @ instruction: 0x41bff640 │ │ │ │ andcc r4, ip, r8, ror r4 │ │ │ │ blx ffbd6cc2 │ │ │ │ @ instruction: 0x4621481a │ │ │ │ @ instruction: 0xf5fe4478 │ │ │ │ @ instruction: 0xf7fffca1 │ │ │ │ svclt 0x0000ba39 │ │ │ │ - subseq sp, lr, r8, ror #17 │ │ │ │ - subseq sp, lr, sl, lsl r9 │ │ │ │ - subseq ip, lr, r6, asr #26 │ │ │ │ - subseq ip, ip, sl, asr sl │ │ │ │ - subseq sp, lr, r0, lsl #18 │ │ │ │ - subseq sp, lr, r2, asr #18 │ │ │ │ - subseq ip, lr, sl, lsl #26 │ │ │ │ - subseq ip, ip, lr, lsl sl │ │ │ │ - subseq sp, lr, r8, lsr #18 │ │ │ │ - subseq sp, lr, r2, ror #18 │ │ │ │ - subseq ip, lr, lr, asr #25 │ │ │ │ - subseq ip, ip, r2, ror #19 │ │ │ │ - subseq sp, lr, r8, asr #18 │ │ │ │ - subseq sp, lr, r2, lsl #19 │ │ │ │ - @ instruction: 0x005ecc92 │ │ │ │ - subseq ip, ip, r6, lsr #19 │ │ │ │ - subseq pc, sp, r4, asr #18 │ │ │ │ - subseq sp, lr, r6, ror #18 │ │ │ │ - subseq ip, lr, r6, asr ip │ │ │ │ - subseq ip, ip, sl, ror #18 │ │ │ │ + ldrsheq sp, [lr], #-128 @ 0xffffff80 │ │ │ │ + subseq sp, lr, r2, lsr #18 │ │ │ │ + subseq ip, lr, lr, asr #26 │ │ │ │ + subseq ip, ip, r2, ror #20 │ │ │ │ + subseq sp, lr, r8, lsl #18 │ │ │ │ subseq sp, lr, sl, asr #18 │ │ │ │ - @ instruction: 0x005ed99c │ │ │ │ - subseq ip, lr, r8, lsl ip │ │ │ │ - subseq ip, ip, ip, lsr #18 │ │ │ │ + subseq ip, lr, r2, lsl sp │ │ │ │ + subseq ip, ip, r6, lsr #20 │ │ │ │ + subseq sp, lr, r0, lsr r9 │ │ │ │ + subseq sp, lr, sl, ror #18 │ │ │ │ + ldrsbeq ip, [lr], #-198 @ 0xffffff3a │ │ │ │ + subseq ip, ip, sl, ror #19 │ │ │ │ + subseq sp, lr, r0, asr r9 │ │ │ │ + subseq sp, lr, sl, lsl #19 │ │ │ │ + @ instruction: 0x005ecc9a │ │ │ │ + subseq ip, ip, lr, lsr #19 │ │ │ │ + subseq pc, sp, ip, asr #18 │ │ │ │ + subseq sp, lr, lr, ror #18 │ │ │ │ + subseq ip, lr, lr, asr ip │ │ │ │ + subseq ip, ip, r2, ror r9 │ │ │ │ + subseq sp, lr, r2, asr r9 │ │ │ │ + subseq sp, lr, r4, lsr #19 │ │ │ │ + subseq ip, lr, r0, lsr #24 │ │ │ │ + subseq ip, ip, r4, lsr r9 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ bl fed70740 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strdlt r0, [r3], r0 @ │ │ │ │ @ instruction: 0xf9a0f7ff │ │ │ │ stmdacs r1, {r0, r1, r9, sl, lr} │ │ │ │ ldrmi sp, [r8], -r2, lsl #2 │ │ │ │ @@ -530504,16 +530504,16 @@ │ │ │ │ andcc r4, ip, r8, ror r4 │ │ │ │ blx fe7d6d62 │ │ │ │ stmdbls r1, {r0, r2, fp, lr} │ │ │ │ @ instruction: 0xf5fe4478 │ │ │ │ blls 2986b8 >::_M_default_append(unsigned int)@@Base+0x15af4> │ │ │ │ andlt r4, r3, r8, lsl r6 │ │ │ │ svclt 0x0000bd00 │ │ │ │ - subseq ip, lr, r8, ror fp │ │ │ │ - subseq ip, ip, ip, lsl #17 │ │ │ │ + subseq ip, lr, r0, lsl #23 │ │ │ │ + @ instruction: 0x005cc894 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ blhi 3d4a44 │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x0068f8cc │ │ │ │ ldrmi pc, [r8, #-2271]! @ 0xfffff721 │ │ │ │ pkhbtmi fp, r1, r7, lsl #1 │ │ │ │ @@ -530561,15 +530561,15 @@ │ │ │ │ vceq.i8 d10, d7, d0 │ │ │ │ strmi pc, [r7], -pc, lsl #28 │ │ │ │ @ instruction: 0xf0402801 │ │ │ │ @ instruction: 0xf8df8082 │ │ │ │ @ instruction: 0xf640049c │ │ │ │ strbmi r5, [r7], -r1, asr #2 │ │ │ │ andcc r4, ip, r8, ror r4 │ │ │ │ - blx 856e5e │ │ │ │ + blx 856e5e │ │ │ │ streq pc, [ip], #2271 @ 0x8df │ │ │ │ ldrbtmi r4, [r8], #-1601 @ 0xfffff9bf │ │ │ │ blx ff6d6e6a │ │ │ │ strtmi lr, [r3], -r0, asr #15 │ │ │ │ ldmdbge r2, {r2, r4, r9, fp, sp, pc} │ │ │ │ stmib sp, {r3, r6, r9, sl, lr}^ │ │ │ │ strls r4, [r0], #-1025 @ 0xfffffbff │ │ │ │ @@ -530848,65 +530848,65 @@ │ │ │ │ eorsvs r2, r3, r1, lsl #6 │ │ │ │ svclt 0x0000e7b9 │ │ │ │ andhi pc, r0, pc, lsr #7 │ │ │ │ andeq r0, r0, r0 │ │ │ │ cdpcc 0, 11, cr0, cr0, cr0, {0} │ │ │ │ rsbeq r5, r8, ip, ror #8 │ │ │ │ @ instruction: 0x000011b8 │ │ │ │ - ldrsheq ip, [lr], #-168 @ 0xffffff58 │ │ │ │ - subseq ip, ip, sl, lsl #16 │ │ │ │ + subseq ip, lr, r0, lsl #22 │ │ │ │ + subseq ip, ip, r2, lsl r8 │ │ │ │ rsbeq r5, r8, r4, lsl r4 │ │ │ │ - subseq ip, lr, r8, lsr #21 │ │ │ │ - ldrheq ip, [ip], #-122 @ 0xffffff86 │ │ │ │ - subseq ip, lr, ip, ror sl │ │ │ │ - subseq ip, ip, lr, lsl #15 │ │ │ │ - subseq ip, lr, r0, lsr #20 │ │ │ │ - subseq ip, lr, lr, lsl #19 │ │ │ │ - subseq ip, lr, ip, ror r9 │ │ │ │ - @ instruction: 0x005cc690 │ │ │ │ - subseq ip, lr, r2, ror #18 │ │ │ │ - subseq ip, ip, r6, ror r6 │ │ │ │ - subseq ip, lr, ip, asr #18 │ │ │ │ - subseq ip, ip, r0, ror #12 │ │ │ │ - subseq ip, lr, r4, lsr r9 │ │ │ │ - subseq ip, ip, r8, asr #12 │ │ │ │ - subseq ip, lr, lr, ror #17 │ │ │ │ - subseq ip, ip, r2, lsl #12 │ │ │ │ - ldrsbeq ip, [lr], #-134 @ 0xffffff7a │ │ │ │ - subseq ip, ip, sl, ror #11 │ │ │ │ - ldrheq ip, [lr], #-128 @ 0xffffff80 │ │ │ │ - subseq ip, ip, r4, asr #11 │ │ │ │ - subseq ip, lr, r6, lsl #17 │ │ │ │ - @ instruction: 0x005cc59a │ │ │ │ - subseq r4, ip, r2, ror r6 │ │ │ │ - subseq ip, ip, sl, lsl #14 │ │ │ │ - ldrheq r9, [ip], #-48 @ 0xffffffd0 │ │ │ │ - subseq ip, lr, lr, lsr r8 │ │ │ │ - subseq ip, ip, r2, asr r5 │ │ │ │ - subseq r9, ip, r6, lsr r3 │ │ │ │ - subseq ip, lr, r0, lsl r8 │ │ │ │ - subseq ip, ip, r4, lsr #10 │ │ │ │ - subseq ip, lr, r4, ror #15 │ │ │ │ - ldrsheq ip, [ip], #-72 @ 0xffffffb8 │ │ │ │ - subseq r9, ip, sl, asr #5 │ │ │ │ - @ instruction: 0x005ec798 │ │ │ │ - subseq ip, ip, ip, lsr #9 │ │ │ │ - subseq ip, lr, r0, lsl #15 │ │ │ │ - @ instruction: 0x005cc496 │ │ │ │ - subseq ip, lr, r0, asr r7 │ │ │ │ - subseq ip, ip, r6, ror #8 │ │ │ │ - subseq ip, lr, r8, lsr #14 │ │ │ │ - subseq ip, ip, ip, lsr r4 │ │ │ │ - subseq r7, ip, sl, ror pc │ │ │ │ - ldrsheq ip, [lr], #-108 @ 0xffffff94 │ │ │ │ - subseq ip, ip, r0, lsl r4 │ │ │ │ - subseq r7, ip, r6, lsr #30 │ │ │ │ - ldrsbeq ip, [lr], #-96 @ 0xffffffa0 │ │ │ │ - subseq ip, ip, r4, ror #7 │ │ │ │ - subseq ip, lr, ip, asr #16 │ │ │ │ + ldrheq ip, [lr], #-160 @ 0xffffff60 │ │ │ │ + subseq ip, ip, r2, asr #15 │ │ │ │ + subseq ip, lr, r4, lsl #21 │ │ │ │ + @ instruction: 0x005cc796 │ │ │ │ + subseq ip, lr, r8, lsr #20 │ │ │ │ + @ instruction: 0x005ec996 │ │ │ │ + subseq ip, lr, r4, lsl #19 │ │ │ │ + @ instruction: 0x005cc698 │ │ │ │ + subseq ip, lr, sl, ror #18 │ │ │ │ + subseq ip, ip, lr, ror r6 │ │ │ │ + subseq ip, lr, r4, asr r9 │ │ │ │ + subseq ip, ip, r8, ror #12 │ │ │ │ + subseq ip, lr, ip, lsr r9 │ │ │ │ + subseq ip, ip, r0, asr r6 │ │ │ │ + ldrsheq ip, [lr], #-134 @ 0xffffff7a │ │ │ │ + subseq ip, ip, sl, lsl #12 │ │ │ │ + ldrsbeq ip, [lr], #-142 @ 0xffffff72 │ │ │ │ + ldrsheq ip, [ip], #-82 @ 0xffffffae │ │ │ │ + ldrheq ip, [lr], #-136 @ 0xffffff78 │ │ │ │ + subseq ip, ip, ip, asr #11 │ │ │ │ + subseq ip, lr, lr, lsl #17 │ │ │ │ + subseq ip, ip, r2, lsr #11 │ │ │ │ + subseq r4, ip, sl, ror r6 │ │ │ │ + subseq ip, ip, r2, lsl r7 │ │ │ │ + ldrheq r9, [ip], #-56 @ 0xffffffc8 │ │ │ │ + subseq ip, lr, r6, asr #16 │ │ │ │ + subseq ip, ip, sl, asr r5 │ │ │ │ + subseq r9, ip, lr, lsr r3 │ │ │ │ + subseq ip, lr, r8, lsl r8 │ │ │ │ + subseq ip, ip, ip, lsr #10 │ │ │ │ + subseq ip, lr, ip, ror #15 │ │ │ │ + subseq ip, ip, r0, lsl #10 │ │ │ │ + ldrsbeq r9, [ip], #-34 @ 0xffffffde │ │ │ │ + subseq ip, lr, r0, lsr #15 │ │ │ │ + ldrheq ip, [ip], #-68 @ 0xffffffbc │ │ │ │ + subseq ip, lr, r8, lsl #15 │ │ │ │ + @ instruction: 0x005cc49e │ │ │ │ + subseq ip, lr, r8, asr r7 │ │ │ │ + subseq ip, ip, lr, ror #8 │ │ │ │ + subseq ip, lr, r0, lsr r7 │ │ │ │ + subseq ip, ip, r4, asr #8 │ │ │ │ + subseq r7, ip, r2, lsl #31 │ │ │ │ + subseq ip, lr, r4, lsl #14 │ │ │ │ + subseq ip, ip, r8, lsl r4 │ │ │ │ + subseq r7, ip, lr, lsr #30 │ │ │ │ + ldrsbeq ip, [lr], #-104 @ 0xffffff98 │ │ │ │ + subseq ip, ip, ip, ror #7 │ │ │ │ + subseq ip, lr, r4, asr r8 │ │ │ │ andeq r0, r0, r0 │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl fed70db4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r3, r0, ror #31 │ │ │ │ strmi r4, [r8], -r7, lsl #12 │ │ │ │ @ instruction: 0xff12f208 │ │ │ │ @@ -530942,17 +530942,17 @@ │ │ │ │ @ instruction: 0xf5fb4631 │ │ │ │ andcs pc, r0, #503808 @ 0x7b000 │ │ │ │ mrscs r2, LR_irq │ │ │ │ stmib r6, {r5, r9, sl, lr}^ │ │ │ │ adcsvs r2, r1, r0, lsl #6 │ │ │ │ tstcs sl, #3244032 @ 0x318000 │ │ │ │ ldcllt 0, cr11, [r0, #12]! │ │ │ │ - subseq sp, lr, r8, ror r2 │ │ │ │ - ldrsheq ip, [ip], #-28 @ 0xffffffe4 │ │ │ │ - subseq sp, lr, r2, ror r2 │ │ │ │ + subseq sp, lr, r0, lsl #5 │ │ │ │ + subseq ip, ip, r4, lsl #4 │ │ │ │ + subseq sp, lr, sl, ror r2 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl fed70e68 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ bmi 7ddbf0 │ │ │ │ blmi 805e88 │ │ │ │ ldrbtmi r4, [sl], #-1541 @ 0xfffff9fb │ │ │ │ strmi r4, [ip], -r8, lsl #12 │ │ │ │ @@ -530974,15 +530974,15 @@ │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ mrsle r0, LR_svc │ │ │ │ andlt r2, r5, r1 │ │ │ │ @ instruction: 0xf5f7bd30 │ │ │ │ svclt 0x0000ed34 │ │ │ │ mlseq r8, sl, sp, r4 │ │ │ │ @ instruction: 0x000011b8 │ │ │ │ - subseq sp, lr, sl, ror #3 │ │ │ │ + ldrsheq sp, [lr], #-18 @ 0xffffffee │ │ │ │ rsbeq r4, r8, r0, ror #26 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ blhi 3d519c │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x0038f8cc │ │ │ │ ldrmi fp, [r4], -r3, lsr #1 │ │ │ │ @@ -531753,60 +531753,60 @@ │ │ │ │ strbt r9, [r9], -sl, lsl #22 │ │ │ │ andhi pc, r0, pc, lsr #7 │ │ │ │ andeq r0, r0, r0 │ │ │ │ subsmi r0, r9, r0 │ │ │ │ rsbeq r4, r8, r2, lsl sp │ │ │ │ @ instruction: 0x000011b8 │ │ │ │ rsbeq r4, r8, ip, lsr #23 │ │ │ │ - @ instruction: 0x005ecf94 │ │ │ │ - subseq fp, ip, r6, lsl pc │ │ │ │ - subseq ip, lr, sl, asr #28 │ │ │ │ - subseq fp, ip, ip, asr #27 │ │ │ │ - subseq ip, lr, lr, lsl #26 │ │ │ │ - @ instruction: 0x005cbc90 │ │ │ │ - subseq ip, lr, sl, ror #23 │ │ │ │ - subseq fp, ip, ip, ror #22 │ │ │ │ - subseq ip, lr, r2, lsl #23 │ │ │ │ - subseq fp, ip, r4, lsl #22 │ │ │ │ - subseq ip, lr, ip, lsl #22 │ │ │ │ - subseq fp, ip, lr, lsl #21 │ │ │ │ - subseq ip, lr, r0, lsl #18 │ │ │ │ - subseq fp, ip, r4, lsl #17 │ │ │ │ - subseq ip, lr, r0, asr #17 │ │ │ │ - subseq fp, ip, r4, asr #16 │ │ │ │ - subseq ip, lr, r4, lsr #17 │ │ │ │ - subseq fp, ip, r8, lsr #16 │ │ │ │ - subseq ip, lr, r6, lsl #17 │ │ │ │ - subseq fp, ip, sl, lsl #16 │ │ │ │ - subseq ip, lr, r4, lsr #16 │ │ │ │ - subseq fp, ip, r8, lsr #15 │ │ │ │ - subseq ip, lr, r6, lsl #16 │ │ │ │ - subseq fp, ip, sl, lsl #15 │ │ │ │ - subseq ip, lr, r0, asr r8 │ │ │ │ - @ instruction: 0x005ec794 │ │ │ │ - subseq fp, ip, r8, lsl r7 │ │ │ │ - subseq ip, lr, r6, ror r7 │ │ │ │ - ldrsheq fp, [ip], #-106 @ 0xffffff96 │ │ │ │ - subseq ip, lr, r8, lsl r7 │ │ │ │ - @ instruction: 0x005cb69c │ │ │ │ - ldrsheq ip, [lr], #-102 @ 0xffffff9a │ │ │ │ - subseq fp, ip, sl, ror r6 │ │ │ │ - ldrsbeq ip, [lr], #-102 @ 0xffffff9a │ │ │ │ - subseq fp, ip, sl, asr r6 │ │ │ │ - @ instruction: 0x005ec694 │ │ │ │ - subseq fp, ip, r8, lsl r6 │ │ │ │ - subseq ip, lr, r8, ror r6 │ │ │ │ - subseq ip, lr, r6, lsr #12 │ │ │ │ - subseq fp, ip, sl, lsr #11 │ │ │ │ - ldrsbeq ip, [lr], #-94 @ 0xffffffa2 │ │ │ │ - subseq fp, ip, r2, ror #10 │ │ │ │ - ldrheq ip, [lr], #-86 @ 0xffffffaa │ │ │ │ - subseq fp, ip, sl, lsr r5 │ │ │ │ - @ instruction: 0x005ec596 │ │ │ │ - subseq fp, ip, sl, lsl r5 │ │ │ │ + @ instruction: 0x005ecf9c │ │ │ │ + subseq fp, ip, lr, lsl pc │ │ │ │ + subseq ip, lr, r2, asr lr │ │ │ │ + ldrsbeq fp, [ip], #-212 @ 0xffffff2c │ │ │ │ + subseq ip, lr, r6, lsl sp │ │ │ │ + @ instruction: 0x005cbc98 │ │ │ │ + ldrsheq ip, [lr], #-178 @ 0xffffff4e │ │ │ │ + subseq fp, ip, r4, ror fp │ │ │ │ + subseq ip, lr, sl, lsl #23 │ │ │ │ + subseq fp, ip, ip, lsl #22 │ │ │ │ + subseq ip, lr, r4, lsl fp │ │ │ │ + @ instruction: 0x005cba96 │ │ │ │ + subseq ip, lr, r8, lsl #18 │ │ │ │ + subseq fp, ip, ip, lsl #17 │ │ │ │ + subseq ip, lr, r8, asr #17 │ │ │ │ + subseq fp, ip, ip, asr #16 │ │ │ │ + subseq ip, lr, ip, lsr #17 │ │ │ │ + subseq fp, ip, r0, lsr r8 │ │ │ │ + subseq ip, lr, lr, lsl #17 │ │ │ │ + subseq fp, ip, r2, lsl r8 │ │ │ │ + subseq ip, lr, ip, lsr #16 │ │ │ │ + ldrheq fp, [ip], #-112 @ 0xffffff90 │ │ │ │ + subseq ip, lr, lr, lsl #16 │ │ │ │ + @ instruction: 0x005cb792 │ │ │ │ + subseq ip, lr, r8, asr r8 │ │ │ │ + @ instruction: 0x005ec79c │ │ │ │ + subseq fp, ip, r0, lsr #14 │ │ │ │ + subseq ip, lr, lr, ror r7 │ │ │ │ + subseq fp, ip, r2, lsl #14 │ │ │ │ + subseq ip, lr, r0, lsr #14 │ │ │ │ + subseq fp, ip, r4, lsr #13 │ │ │ │ + ldrsheq ip, [lr], #-110 @ 0xffffff92 │ │ │ │ + subseq fp, ip, r2, lsl #13 │ │ │ │ + ldrsbeq ip, [lr], #-110 @ 0xffffff92 │ │ │ │ + subseq fp, ip, r2, ror #12 │ │ │ │ + @ instruction: 0x005ec69c │ │ │ │ + subseq fp, ip, r0, lsr #12 │ │ │ │ + subseq ip, lr, r0, lsl #13 │ │ │ │ + subseq ip, lr, lr, lsr #12 │ │ │ │ + ldrheq fp, [ip], #-82 @ 0xffffffae │ │ │ │ + subseq ip, lr, r6, ror #11 │ │ │ │ + subseq fp, ip, sl, ror #10 │ │ │ │ + ldrheq ip, [lr], #-94 @ 0xffffffa2 │ │ │ │ + subseq fp, ip, r2, asr #10 │ │ │ │ + @ instruction: 0x005ec59e │ │ │ │ + subseq fp, ip, r2, lsr #10 │ │ │ │ strtmi r9, [r8], -r0, lsr #18 │ │ │ │ @ instruction: 0xff16f319 │ │ │ │ andsle r2, r1, r1, lsl #16 │ │ │ │ vst4.8 {d25-d28}, [pc], sl │ │ │ │ @ instruction: 0xf8df618d │ │ │ │ ldrbtmi r0, [r8], #-1516 @ 0xfffffa14 │ │ │ │ @ instruction: 0xf5fd300c │ │ │ │ @@ -532107,15 +532107,15 @@ │ │ │ │ @ instruction: 0xffd2f5fc │ │ │ │ ldrtmi r2, [r2], -r0, lsl #6 │ │ │ │ ldrtmi r9, [r9], -r1, lsl #6 │ │ │ │ @ instruction: 0x4628ab19 │ │ │ │ blls 9ffa80 │ │ │ │ ldc2l 2, cr15, [sl, #-996] @ 0xfffffc1c │ │ │ │ stmdacs r1, {r2, r9, sl, lr} │ │ │ │ - blls 88f448 │ │ │ │ + blls 88f448 │ │ │ │ movwcs fp, #61715 @ 0xf113 │ │ │ │ andcc pc, r0, fp, asr #17 │ │ │ │ vmax.u8 d4, d10, d24 │ │ │ │ bmi 21198d8 │ │ │ │ cmnpcc sl, #64, 4 @ p-variant is OBSOLETE │ │ │ │ ldrbtmi sl, [sl], #-2335 @ 0xfffff6e1 │ │ │ │ @ instruction: 0xfffcf5fb │ │ │ │ @@ -532183,73 +532183,73 @@ │ │ │ │ vmax.u32 d4, d5, d24 │ │ │ │ mcr 13, 1, pc, cr8, cr7, {0} @ │ │ │ │ ldrb r7, [r5, r0, lsl #22] │ │ │ │ blhi 41688c │ │ │ │ vmax.u32 d4, d5, d24 │ │ │ │ cdp 13, 2, cr15, cr8, cr15, {0} │ │ │ │ strb r7, [sp, r0, lsl #22] │ │ │ │ - @ instruction: 0x005ec49a │ │ │ │ - subseq fp, ip, ip, lsl r4 │ │ │ │ - subseq ip, lr, r0, lsr r4 │ │ │ │ - ldrheq fp, [ip], #-50 @ 0xffffffce │ │ │ │ - subseq ip, lr, ip, lsl #8 │ │ │ │ - subseq fp, ip, lr, lsl #7 │ │ │ │ - ldrsbeq ip, [lr], #-50 @ 0xffffffce │ │ │ │ - subseq fp, ip, r4, asr r3 │ │ │ │ - subseq ip, lr, lr, lsr #7 │ │ │ │ - subseq fp, ip, r0, lsr r3 │ │ │ │ - subseq ip, lr, ip, lsl #7 │ │ │ │ - subseq fp, ip, lr, lsl #6 │ │ │ │ - subseq ip, lr, r8, asr #8 │ │ │ │ - subseq ip, lr, r6, lsr r3 │ │ │ │ - ldrheq r6, [ip], #-212 @ 0xffffff2c │ │ │ │ - subseq ip, lr, r4, asr #5 │ │ │ │ - subseq fp, ip, r6, asr #4 │ │ │ │ - subseq ip, lr, r6, lsr #5 │ │ │ │ - subseq fp, ip, r8, lsr #4 │ │ │ │ - subseq ip, lr, r8, lsl #5 │ │ │ │ - subseq fp, ip, sl, lsl #4 │ │ │ │ - subseq ip, lr, lr, asr r2 │ │ │ │ - subseq fp, ip, r0, ror #3 │ │ │ │ - ldrsheq r6, [ip], #-198 @ 0xffffff3a │ │ │ │ - subseq ip, lr, r0, lsr r2 │ │ │ │ - ldrheq fp, [ip], #-20 @ 0xffffffec │ │ │ │ - ldrsbeq sp, [sp], #-222 @ 0xffffff22 │ │ │ │ - subseq ip, lr, r4, lsl #4 │ │ │ │ - subseq fp, ip, r8, lsl #3 │ │ │ │ - ldrsbeq ip, [lr], #-28 @ 0xffffffe4 │ │ │ │ - subseq fp, ip, r0, ror #2 │ │ │ │ - subseq ip, sp, ip, ror r0 │ │ │ │ - subseq ip, lr, lr, lsr #3 │ │ │ │ - subseq fp, ip, r2, lsr r1 │ │ │ │ - subseq r7, ip, r0, ror #30 │ │ │ │ - subseq ip, lr, lr, ror r1 │ │ │ │ - subseq fp, ip, r2, lsl #2 │ │ │ │ - subseq sp, sp, r4, asr #26 │ │ │ │ - subseq ip, lr, r2, asr r1 │ │ │ │ - ldrsbeq fp, [ip], #-6 │ │ │ │ - subseq ip, lr, sl, lsr #2 │ │ │ │ - subseq fp, ip, lr, lsr #1 │ │ │ │ - subseq ip, lr, r0, lsl #2 │ │ │ │ - subseq fp, ip, r4, lsl #1 │ │ │ │ - ldrsbeq ip, [lr], #-6 │ │ │ │ - subseq fp, ip, sl, asr r0 │ │ │ │ - subseq r3, ip, r2, lsr r1 │ │ │ │ - subseq fp, ip, sl, asr #3 │ │ │ │ - subseq ip, lr, r2, rrx │ │ │ │ - subseq sl, ip, r6, ror #31 │ │ │ │ - subseq ip, lr, sl │ │ │ │ - subseq sl, ip, lr, lsl #31 │ │ │ │ - subseq fp, lr, r2, ror #31 │ │ │ │ - @ instruction: 0x005ebf96 │ │ │ │ - subseq sl, ip, sl, lsl pc │ │ │ │ - subseq fp, lr, ip, ror pc │ │ │ │ - subseq sl, ip, r0, lsl #30 │ │ │ │ - ldrsheq fp, [lr], #-232 @ 0xffffff18 │ │ │ │ - subseq sl, ip, ip, ror lr │ │ │ │ + subseq ip, lr, r2, lsr #9 │ │ │ │ + subseq fp, ip, r4, lsr #8 │ │ │ │ + subseq ip, lr, r8, lsr r4 │ │ │ │ + ldrheq fp, [ip], #-58 @ 0xffffffc6 │ │ │ │ + subseq ip, lr, r4, lsl r4 │ │ │ │ + @ instruction: 0x005cb396 │ │ │ │ + ldrsbeq ip, [lr], #-58 @ 0xffffffc6 │ │ │ │ + subseq fp, ip, ip, asr r3 │ │ │ │ + ldrheq ip, [lr], #-54 @ 0xffffffca │ │ │ │ + subseq fp, ip, r8, lsr r3 │ │ │ │ + @ instruction: 0x005ec394 │ │ │ │ + subseq fp, ip, r6, lsl r3 │ │ │ │ + subseq ip, lr, r0, asr r4 │ │ │ │ + subseq ip, lr, lr, lsr r3 │ │ │ │ + ldrheq r6, [ip], #-220 @ 0xffffff24 │ │ │ │ + subseq ip, lr, ip, asr #5 │ │ │ │ + subseq fp, ip, lr, asr #4 │ │ │ │ + subseq ip, lr, lr, lsr #5 │ │ │ │ + subseq fp, ip, r0, lsr r2 │ │ │ │ + @ instruction: 0x005ec290 │ │ │ │ + subseq fp, ip, r2, lsl r2 │ │ │ │ + subseq ip, lr, r6, ror #4 │ │ │ │ + subseq fp, ip, r8, ror #3 │ │ │ │ + ldrsheq r6, [ip], #-206 @ 0xffffff32 │ │ │ │ + subseq ip, lr, r8, lsr r2 │ │ │ │ + ldrheq fp, [ip], #-28 @ 0xffffffe4 │ │ │ │ + subseq sp, sp, r6, ror #27 │ │ │ │ + subseq ip, lr, ip, lsl #4 │ │ │ │ + @ instruction: 0x005cb190 │ │ │ │ + subseq ip, lr, r4, ror #3 │ │ │ │ + subseq fp, ip, r8, ror #2 │ │ │ │ + subseq ip, sp, r4, lsl #1 │ │ │ │ + ldrheq ip, [lr], #-22 @ 0xffffffea │ │ │ │ + subseq fp, ip, sl, lsr r1 │ │ │ │ + subseq r7, ip, r8, ror #30 │ │ │ │ + subseq ip, lr, r6, lsl #3 │ │ │ │ + subseq fp, ip, sl, lsl #2 │ │ │ │ + subseq sp, sp, ip, asr #26 │ │ │ │ + subseq ip, lr, sl, asr r1 │ │ │ │ + ldrsbeq fp, [ip], #-14 │ │ │ │ + subseq ip, lr, r2, lsr r1 │ │ │ │ + ldrheq fp, [ip], #-6 │ │ │ │ + subseq ip, lr, r8, lsl #2 │ │ │ │ + subseq fp, ip, ip, lsl #1 │ │ │ │ + ldrsbeq ip, [lr], #-14 │ │ │ │ + subseq fp, ip, r2, rrx │ │ │ │ + subseq r3, ip, sl, lsr r1 │ │ │ │ + ldrsbeq fp, [ip], #-18 @ 0xffffffee │ │ │ │ + subseq ip, lr, sl, rrx │ │ │ │ + subseq sl, ip, lr, ror #31 │ │ │ │ + subseq ip, lr, r2, lsl r0 │ │ │ │ + @ instruction: 0x005caf96 │ │ │ │ + subseq fp, lr, sl, ror #31 │ │ │ │ + @ instruction: 0x005ebf9e │ │ │ │ + subseq sl, ip, r2, lsr #30 │ │ │ │ + subseq fp, lr, r4, lsl #31 │ │ │ │ + subseq sl, ip, r8, lsl #30 │ │ │ │ + subseq fp, lr, r0, lsl #30 │ │ │ │ + subseq sl, ip, r4, lsl #29 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ blhi 356564 >::_M_default_append(unsigned int)@@Base+0xd39a0> │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x0030f8cc │ │ │ │ bcs fe459438 │ │ │ │ @ instruction: 0xf8dfb0a7 │ │ │ │ @@ -532558,15 +532558,15 @@ │ │ │ │ @ instruction: 0xf8110102 │ │ │ │ ldmdblt ip, {r0, sl, fp, lr} │ │ │ │ bcc 2819a8 >::_M_realloc_append(int const&)@@Base+0x514> │ │ │ │ @ instruction: 0xd1734291 │ │ │ │ strcc r9, [r1, -pc, lsl #22] │ │ │ │ strhle r4, [r6, #43]! @ 0x2b │ │ │ │ smlsdx r8, r1, r6, r4 │ │ │ │ - bls 84fd78 │ │ │ │ + bls 84fd78 │ │ │ │ @ instruction: 0xf0402a00 │ │ │ │ bls 47b82c │ │ │ │ cdpls 2, 0, cr3, cr10, cr2, {0} │ │ │ │ eorcs pc, r4, r6, asr #16 │ │ │ │ stccs 8, cr6, [r0], {156} @ 0x9c │ │ │ │ ldmib r3, {r2, r3, r5, r6, r7, r8, sl, fp, ip, lr, pc}^ │ │ │ │ andcs r6, r0, #0, 24 │ │ │ │ @@ -532925,52 +532925,52 @@ │ │ │ │ @ instruction: 0xf5fc4478 │ │ │ │ str pc, [sl], #2413 @ 0x96d │ │ │ │ ldmibls r9, {r1, r3, r4, r7, r8, fp, ip, pc} │ │ │ │ svccc 0x00b99999 │ │ │ │ rsbeq r3, r8, ip, asr #18 │ │ │ │ @ instruction: 0x000011b8 │ │ │ │ rsbeq r3, r8, r8, lsr #18 │ │ │ │ - ldrsheq fp, [lr], #-192 @ 0xffffff40 │ │ │ │ - subseq sl, ip, r2, ror ip │ │ │ │ - subseq fp, lr, r2, lsl #25 │ │ │ │ - subseq fp, lr, sl, asr #20 │ │ │ │ - subseq sl, ip, sl, asr #19 │ │ │ │ - subseq fp, lr, ip, lsr #20 │ │ │ │ - subseq sl, ip, ip, lsr #19 │ │ │ │ - subseq fp, lr, sl, lsl #20 │ │ │ │ - subseq sl, ip, ip, lsl #19 │ │ │ │ - subseq fp, lr, sl, asr #14 │ │ │ │ - subseq sl, ip, ip, asr #13 │ │ │ │ - subseq fp, lr, r6, lsl #14 │ │ │ │ - subseq sl, ip, r8, lsl #13 │ │ │ │ - ldrheq fp, [lr], #-102 @ 0xffffff9a │ │ │ │ - subseq sl, ip, sl, lsr r6 │ │ │ │ - ldrheq fp, [lr], #-102 @ 0xffffff9a │ │ │ │ - subseq fp, lr, lr, lsl r6 │ │ │ │ - ldrsbeq fp, [lr], #-90 @ 0xffffffa6 │ │ │ │ - subseq sl, ip, lr, asr r5 │ │ │ │ - subseq fp, lr, r2, asr #10 │ │ │ │ - subseq sl, ip, r6, asr #9 │ │ │ │ - subseq fp, lr, r4, ror r4 │ │ │ │ - ldrsheq sl, [ip], #-54 @ 0xffffffca │ │ │ │ - subseq fp, lr, sl, asr r4 │ │ │ │ - ldrsbeq sl, [ip], #-60 @ 0xffffffc4 │ │ │ │ - subseq fp, lr, ip, lsr r4 │ │ │ │ - subseq sl, ip, r0, asr #7 │ │ │ │ - subseq fp, lr, r4, lsr #8 │ │ │ │ - subseq sl, ip, r6, lsr #7 │ │ │ │ - ldrsheq fp, [lr], #-52 @ 0xffffffcc │ │ │ │ - subseq sl, ip, r6, ror r3 │ │ │ │ - ldrsbeq fp, [lr], #-54 @ 0xffffffca │ │ │ │ - subseq sl, ip, r8, asr r3 │ │ │ │ - ldrsbeq fp, [lr], #-50 @ 0xffffffce │ │ │ │ - subseq fp, lr, ip, asr r3 │ │ │ │ - ldrsbeq sl, [ip], #-46 @ 0xffffffd2 │ │ │ │ - subseq fp, lr, r2, asr #6 │ │ │ │ - subseq sl, ip, r4, asr #5 │ │ │ │ + ldrsheq fp, [lr], #-200 @ 0xffffff38 │ │ │ │ + subseq sl, ip, sl, ror ip │ │ │ │ + subseq fp, lr, sl, lsl #25 │ │ │ │ + subseq fp, lr, r2, asr sl │ │ │ │ + ldrsbeq sl, [ip], #-146 @ 0xffffff6e │ │ │ │ + subseq fp, lr, r4, lsr sl │ │ │ │ + ldrheq sl, [ip], #-148 @ 0xffffff6c │ │ │ │ + subseq fp, lr, r2, lsl sl │ │ │ │ + @ instruction: 0x005ca994 │ │ │ │ + subseq fp, lr, r2, asr r7 │ │ │ │ + ldrsbeq sl, [ip], #-100 @ 0xffffff9c │ │ │ │ + subseq fp, lr, lr, lsl #14 │ │ │ │ + @ instruction: 0x005ca690 │ │ │ │ + ldrheq fp, [lr], #-110 @ 0xffffff92 │ │ │ │ + subseq sl, ip, r2, asr #12 │ │ │ │ + ldrheq fp, [lr], #-110 @ 0xffffff92 │ │ │ │ + subseq fp, lr, r6, lsr #12 │ │ │ │ + subseq fp, lr, r2, ror #11 │ │ │ │ + subseq sl, ip, r6, ror #10 │ │ │ │ + subseq fp, lr, sl, asr #10 │ │ │ │ + subseq sl, ip, lr, asr #9 │ │ │ │ + subseq fp, lr, ip, ror r4 │ │ │ │ + ldrsheq sl, [ip], #-62 @ 0xffffffc2 │ │ │ │ + subseq fp, lr, r2, ror #8 │ │ │ │ + subseq sl, ip, r4, ror #7 │ │ │ │ + subseq fp, lr, r4, asr #8 │ │ │ │ + subseq sl, ip, r8, asr #7 │ │ │ │ + subseq fp, lr, ip, lsr #8 │ │ │ │ + subseq sl, ip, lr, lsr #7 │ │ │ │ + ldrsheq fp, [lr], #-60 @ 0xffffffc4 │ │ │ │ + subseq sl, ip, lr, ror r3 │ │ │ │ + ldrsbeq fp, [lr], #-62 @ 0xffffffc2 │ │ │ │ + subseq sl, ip, r0, ror #6 │ │ │ │ + ldrsbeq fp, [lr], #-58 @ 0xffffffc6 │ │ │ │ + subseq fp, lr, r4, ror #6 │ │ │ │ + subseq sl, ip, r6, ror #5 │ │ │ │ + subseq fp, lr, sl, asr #6 │ │ │ │ + subseq sl, ip, ip, asr #5 │ │ │ │ blmi ffe560a0 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00b0f8cc │ │ │ │ strtcs pc, [r8], #2271 @ 0x8df │ │ │ │ @ instruction: 0xf8dfb08c │ │ │ │ strmi r3, [r7], -r8, lsr #9 │ │ │ │ @@ -533267,76 +533267,76 @@ │ │ │ │ andeq r0, r0, r0 │ │ │ │ ldmibls r9, {r1, r3, r4, r7, r8, fp, ip, pc} │ │ │ │ svccc 0x00b99999 │ │ │ │ @ instruction: 0x47ae147b │ │ │ │ svccc 0x00847ae1 │ │ │ │ rsbeq r2, r8, ip, lsl #28 │ │ │ │ @ instruction: 0x000011b8 │ │ │ │ - subseq fp, lr, r6, ror #4 │ │ │ │ + subseq fp, lr, lr, ror #4 │ │ │ │ @ instruction: 0xfffff46b │ │ │ │ - subseq fp, lr, sl, asr #6 │ │ │ │ - subseq fp, lr, r2, ror #5 │ │ │ │ + subseq fp, lr, r2, asr r3 │ │ │ │ + subseq fp, lr, sl, ror #5 │ │ │ │ @ instruction: 0x000005b9 │ │ │ │ - subseq fp, lr, r8, asr #3 │ │ │ │ - subseq sl, ip, sl, asr #2 │ │ │ │ + ldrsbeq fp, [lr], #-16 │ │ │ │ + subseq sl, ip, r2, asr r1 │ │ │ │ rsbeq r2, r8, r6, asr sp │ │ │ │ - subseq fp, lr, lr, lsl #3 │ │ │ │ - subseq sl, ip, r2, lsl r1 │ │ │ │ + @ instruction: 0x005eb196 │ │ │ │ + subseq sl, ip, sl, lsl r1 │ │ │ │ @ instruction: 0xffffdf69 │ │ │ │ @ instruction: 0xffffdea3 │ │ │ │ - subseq fp, lr, r0, asr r1 │ │ │ │ - ldrsbeq sl, [ip], #-4 │ │ │ │ - subseq fp, lr, r6, lsr r1 │ │ │ │ - ldrheq sl, [ip], #-10 │ │ │ │ - subseq sp, sp, r0, ror #30 │ │ │ │ - subseq fp, lr, lr, asr r2 │ │ │ │ - subseq fp, lr, lr, asr r2 │ │ │ │ - ldrheq fp, [lr], #-40 @ 0xffffffd8 │ │ │ │ - subseq fp, lr, r8, asr #1 │ │ │ │ - subseq sl, ip, ip, asr #32 │ │ │ │ - subseq fp, lr, lr, lsr #1 │ │ │ │ - subseq sl, ip, r2, lsr r0 │ │ │ │ - subseq ip, sp, r4, lsl #27 │ │ │ │ - subseq fp, lr, sl, ror r2 │ │ │ │ - subseq fp, lr, lr, asr r0 │ │ │ │ - subseq r9, ip, r2, ror #31 │ │ │ │ - subseq ip, sp, r4, lsl #27 │ │ │ │ - subseq fp, lr, r2, asr #4 │ │ │ │ - subseq fp, lr, sl │ │ │ │ - subseq r9, ip, lr, lsl #31 │ │ │ │ - subseq sl, lr, ip, ror #31 │ │ │ │ - subseq r9, ip, lr, ror #30 │ │ │ │ - ldrsheq fp, [lr], #-18 @ 0xffffffee │ │ │ │ - subseq ip, sp, r4, ror #26 │ │ │ │ - @ instruction: 0x005eaf9e │ │ │ │ - subseq r9, ip, r2, lsr #30 │ │ │ │ - subseq ip, sp, r0, lsl #27 │ │ │ │ - subseq fp, lr, r6, asr #3 │ │ │ │ - subseq sl, lr, r8, asr pc │ │ │ │ - ldrsbeq r9, [ip], #-236 @ 0xffffff14 │ │ │ │ - subseq fp, lr, r2, lsr #3 │ │ │ │ - subseq fp, lr, r4, ror #3 │ │ │ │ - subseq sl, lr, r4, lsl pc │ │ │ │ - @ instruction: 0x005c9e98 │ │ │ │ - subseq ip, sp, lr, asr #27 │ │ │ │ - subseq fp, lr, r0, asr #3 │ │ │ │ - subseq sl, lr, ip, asr #29 │ │ │ │ - subseq r9, ip, r0, asr lr │ │ │ │ - subseq ip, sp, ip, ror #27 │ │ │ │ - @ instruction: 0x005eb19e │ │ │ │ - subseq sl, lr, lr, lsl #29 │ │ │ │ - subseq r9, ip, r2, lsl lr │ │ │ │ - subseq ip, sp, ip, lsl lr │ │ │ │ - subseq fp, lr, r2, lsl #3 │ │ │ │ - subseq sl, lr, r4, asr lr │ │ │ │ - ldrsbeq r9, [ip], #-216 @ 0xffffff28 │ │ │ │ - subseq fp, lr, ip, ror #2 │ │ │ │ - subseq ip, sp, sl, asr lr │ │ │ │ - subseq sl, lr, lr, lsl #28 │ │ │ │ - @ instruction: 0x005c9d92 │ │ │ │ + subseq fp, lr, r8, asr r1 │ │ │ │ + ldrsbeq sl, [ip], #-12 │ │ │ │ + subseq fp, lr, lr, lsr r1 │ │ │ │ + subseq sl, ip, r2, asr #1 │ │ │ │ + subseq sp, sp, r8, ror #30 │ │ │ │ + subseq fp, lr, r6, ror #4 │ │ │ │ + subseq fp, lr, r6, ror #4 │ │ │ │ + subseq fp, lr, r0, asr #5 │ │ │ │ + ldrsbeq fp, [lr], #-0 │ │ │ │ + subseq sl, ip, r4, asr r0 │ │ │ │ + ldrheq fp, [lr], #-6 │ │ │ │ + subseq sl, ip, sl, lsr r0 │ │ │ │ + subseq ip, sp, ip, lsl #27 │ │ │ │ + subseq fp, lr, r2, lsl #5 │ │ │ │ + subseq fp, lr, r6, rrx │ │ │ │ + subseq r9, ip, sl, ror #31 │ │ │ │ + subseq ip, sp, ip, lsl #27 │ │ │ │ + subseq fp, lr, sl, asr #4 │ │ │ │ + subseq fp, lr, r2, lsl r0 │ │ │ │ + @ instruction: 0x005c9f96 │ │ │ │ + ldrsheq sl, [lr], #-244 @ 0xffffff0c │ │ │ │ + subseq r9, ip, r6, ror pc │ │ │ │ + ldrsheq fp, [lr], #-26 @ 0xffffffe6 │ │ │ │ + subseq ip, sp, ip, ror #26 │ │ │ │ + subseq sl, lr, r6, lsr #31 │ │ │ │ + subseq r9, ip, sl, lsr #30 │ │ │ │ + subseq ip, sp, r8, lsl #27 │ │ │ │ + subseq fp, lr, lr, asr #3 │ │ │ │ + subseq sl, lr, r0, ror #30 │ │ │ │ + subseq r9, ip, r4, ror #29 │ │ │ │ + subseq fp, lr, sl, lsr #3 │ │ │ │ + subseq fp, lr, ip, ror #3 │ │ │ │ + subseq sl, lr, ip, lsl pc │ │ │ │ + subseq r9, ip, r0, lsr #29 │ │ │ │ + ldrsbeq ip, [sp], #-214 @ 0xffffff2a │ │ │ │ + subseq fp, lr, r8, asr #3 │ │ │ │ + ldrsbeq sl, [lr], #-228 @ 0xffffff1c │ │ │ │ + subseq r9, ip, r8, asr lr │ │ │ │ + ldrsheq ip, [sp], #-212 @ 0xffffff2c │ │ │ │ + subseq fp, lr, r6, lsr #3 │ │ │ │ + @ instruction: 0x005eae96 │ │ │ │ + subseq r9, ip, sl, lsl lr │ │ │ │ + subseq ip, sp, r4, lsr #28 │ │ │ │ + subseq fp, lr, sl, lsl #3 │ │ │ │ + subseq sl, lr, ip, asr lr │ │ │ │ + subseq r9, ip, r0, ror #27 │ │ │ │ + subseq fp, lr, r4, ror r1 │ │ │ │ + subseq ip, sp, r2, ror #28 │ │ │ │ + subseq sl, lr, r6, lsl lr │ │ │ │ + @ instruction: 0x005c9d9a │ │ │ │ movwcs r4, #27168 @ 0x6a20 │ │ │ │ @ instruction: 0xf04f4920 │ │ │ │ andls r0, r0, r7, lsl #16 │ │ │ │ movwls r4, #5242 @ 0x147a │ │ │ │ @ instruction: 0xf1054479 │ │ │ │ ldrtmi r0, [r8], -r0, ror #6 │ │ │ │ strvs lr, [r4], -sp, asr #19 │ │ │ │ @@ -533362,22 +533362,22 @@ │ │ │ │ stmdami ip, {r0, r1, r4, r6, r8, sl, fp, sp, pc} │ │ │ │ orrspl pc, lr, r0, asr #4 │ │ │ │ andcc r4, ip, r8, ror r4 │ │ │ │ ldc2 5, cr15, [ip, #-1004]! @ 0xfffffc14 │ │ │ │ strtmi r4, [r1], -r9, lsl #16 │ │ │ │ @ instruction: 0xf5fb4478 │ │ │ │ strb pc, [r5, #-3575] @ 0xfffff209 @ │ │ │ │ - subseq fp, lr, r4, lsl r0 │ │ │ │ - ldrheq fp, [lr], #-12 │ │ │ │ - @ instruction: 0x005eac94 │ │ │ │ - subseq r9, ip, r8, lsl ip │ │ │ │ - @ instruction: 0x005eb09a │ │ │ │ - subseq fp, lr, r4, lsr r1 │ │ │ │ - subseq sl, lr, r4, asr ip │ │ │ │ - ldrsbeq r9, [ip], #-184 @ 0xffffff48 │ │ │ │ + subseq fp, lr, ip, lsl r0 │ │ │ │ + subseq fp, lr, r4, asr #1 │ │ │ │ + @ instruction: 0x005eac9c │ │ │ │ + subseq r9, ip, r0, lsr #24 │ │ │ │ + subseq fp, lr, r2, lsr #1 │ │ │ │ + subseq fp, lr, ip, lsr r1 │ │ │ │ + subseq sl, lr, ip, asr ip │ │ │ │ + subseq r9, ip, r0, ror #23 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ bl fed73450 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strdlt r0, [r3], r0 @ │ │ │ │ stc2l 7, cr15, [r6], {255} @ 0xff │ │ │ │ stmdacs r1, {r0, r1, r9, sl, lr} │ │ │ │ ldrmi sp, [r8], -r2, lsl #2 │ │ │ │ @@ -533387,16 +533387,16 @@ │ │ │ │ andcc r4, ip, r8, ror r4 │ │ │ │ stc2 5, cr15, [lr, #-1004] @ 0xfffffc14 │ │ │ │ stmdbls r1, {r0, r2, fp, lr} │ │ │ │ @ instruction: 0xf5fb4478 │ │ │ │ blls 29b9a8 >::_M_default_append(unsigned int)@@Base+0x18de4> │ │ │ │ andlt r4, r3, r8, lsl r6 │ │ │ │ svclt 0x0000bd00 │ │ │ │ - ldrsheq sl, [lr], #-184 @ 0xffffff48 │ │ │ │ - subseq r9, ip, ip, ror fp │ │ │ │ + subseq sl, lr, r0, lsl #24 │ │ │ │ + subseq r9, ip, r4, lsl #23 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ stc 12, cr5, [sp, #-512]! @ 0xfffffe00 │ │ │ │ bl fed7eeb0 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ vldr , [r3, #384] @ 0x180 │ │ │ │ addlt r8, r3, r0, lsl #22 │ │ │ │ blhi ff257d84 │ │ │ │ @@ -533450,16 +533450,16 @@ │ │ │ │ ldrbtmi r4, [r8], #-2054 @ 0xfffff7fa │ │ │ │ @ instruction: 0xf5fb300c │ │ │ │ stmdami r5, {r0, r1, r2, r3, r7, sl, fp, ip, sp, lr, pc} │ │ │ │ ldrbtmi r9, [r8], #-2305 @ 0xfffff6ff │ │ │ │ stc2l 5, cr15, [sl, #-1004] @ 0xfffffc14 │ │ │ │ ldrmi r9, [r8], -r1, lsl #22 │ │ │ │ ldclt 0, cr11, [r0, #-8] │ │ │ │ - subseq sl, lr, r2, ror #31 │ │ │ │ - subseq r9, ip, lr, ror sl │ │ │ │ + subseq sl, lr, sl, ror #31 │ │ │ │ + subseq r9, ip, r6, lsl #21 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ bl fed73598 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strdlt r0, [r2], r0 @ │ │ │ │ strmi r4, [r8], -r4, lsl #12 │ │ │ │ vrhadd.s8 d9, d6, d1 │ │ │ │ bls 29b028 >::_M_default_append(unsigned int)@@Base+0x18464> │ │ │ │ @@ -533472,16 +533472,16 @@ │ │ │ │ ldrbtmi r4, [r8], #-2054 @ 0xfffff7fa │ │ │ │ @ instruction: 0xf5fb300c │ │ │ │ stmdami r5, {r0, r1, r5, r6, sl, fp, ip, sp, lr, pc} │ │ │ │ ldrbtmi r9, [r8], #-2305 @ 0xfffff6ff │ │ │ │ ldc2 5, cr15, [lr, #-1004] @ 0xfffffc14 │ │ │ │ ldrmi r9, [r8], -r1, lsl #22 │ │ │ │ ldclt 0, cr11, [r0, #-8] │ │ │ │ - subseq sl, lr, sl, lsl #31 │ │ │ │ - subseq r9, ip, r6, lsr #20 │ │ │ │ + @ instruction: 0x005eaf92 │ │ │ │ + subseq r9, ip, lr, lsr #20 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl fed735f0 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ bmi 7a0378 │ │ │ │ blmi 7c8610 │ │ │ │ ldrbtmi r4, [sl], #-1541 @ 0xfffff9fb │ │ │ │ strmi r4, [ip], -r8, lsl #12 │ │ │ │ @@ -533502,15 +533502,15 @@ │ │ │ │ subsmi r9, sl, r3, lsl #22 │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ andcs sp, r1, r2, lsl #2 │ │ │ │ ldclt 0, cr11, [r0, #-20]! @ 0xffffffec │ │ │ │ ldmdb r0!, {r0, r2, r4, r5, r6, r7, r8, sl, ip, sp, lr, pc}^ │ │ │ │ rsbeq r2, r8, r2, lsl r6 │ │ │ │ @ instruction: 0x000011b8 │ │ │ │ - subseq sl, lr, r0, asr pc │ │ │ │ + subseq sl, lr, r8, asr pc │ │ │ │ ldrdeq r2, [r8], #-90 @ 0xffffffa6 @ │ │ │ │ mvnsmi lr, #737280 @ 0xb4000 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00c0f8cc │ │ │ │ strmi fp, [lr], -r9, lsl #1 │ │ │ │ strmi r4, [r8], -r5, lsl #12 │ │ │ │ @@ -533545,16 +533545,16 @@ │ │ │ │ ldrbtmi r2, [r8], #-445 @ 0xfffffe43 │ │ │ │ @ instruction: 0xf5fb300c │ │ │ │ stmdami r5, {r0, r4, r6, r7, r8, r9, fp, ip, sp, lr, pc} │ │ │ │ ldrbtmi r4, [r8], #-1569 @ 0xfffff9df │ │ │ │ stc2 5, cr15, [ip], {251} @ 0xfb │ │ │ │ andlt r4, r9, r0, lsr #12 │ │ │ │ mvnshi lr, #12386304 @ 0xbd0000 │ │ │ │ - subseq sl, lr, r6, ror #28 │ │ │ │ - subseq r9, ip, r2, lsl #18 │ │ │ │ + subseq sl, lr, lr, ror #28 │ │ │ │ + subseq r9, ip, sl, lsl #18 │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl fed73714 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ bmi fe2203fc │ │ │ │ blmi fe248754 │ │ │ │ ldrbtmi r4, [sl], #-1541 @ 0xfffff9fb │ │ │ │ ldmdavs fp, {r0, r1, r4, r6, r7, fp, ip, lr} │ │ │ │ @@ -533680,38 +533680,38 @@ │ │ │ │ svccc 0x00b99999 │ │ │ │ ldmibls r9, {r1, r3, r4, r7, r8, fp, ip, pc} │ │ │ │ svccc 0x00e99999 │ │ │ │ ldmibls r9, {r1, r3, r4, r7, r8, fp, ip, pc} │ │ │ │ svccc 0x00a99999 │ │ │ │ rsbeq r2, r8, lr, ror #9 │ │ │ │ @ instruction: 0x000011b8 │ │ │ │ - subseq sl, lr, r8, lsr lr │ │ │ │ + subseq sl, lr, r0, asr #28 │ │ │ │ @ instruction: 0xffffff11 │ │ │ │ - subseq sl, lr, lr, ror #28 │ │ │ │ - subseq sl, lr, r4, lsr #28 │ │ │ │ + subseq sl, lr, r6, ror lr │ │ │ │ + subseq sl, lr, ip, lsr #28 │ │ │ │ andeq r0, r0, fp, ror #3 │ │ │ │ - subseq sl, lr, sl, lsr #27 │ │ │ │ - subseq r9, ip, r6, asr #16 │ │ │ │ + ldrheq sl, [lr], #-210 @ 0xffffff2e │ │ │ │ + subseq r9, ip, lr, asr #16 │ │ │ │ rsbeq r2, r8, r4, asr r4 │ │ │ │ - subseq sl, lr, r8, ror sp │ │ │ │ - subseq r9, ip, r4, lsl r8 │ │ │ │ + subseq sl, lr, r0, lsl #27 │ │ │ │ + subseq r9, ip, ip, lsl r8 │ │ │ │ @ instruction: 0xfffffdf3 │ │ │ │ @ instruction: 0xfffffd89 │ │ │ │ - subseq sl, lr, ip, lsr sp │ │ │ │ - ldrsbeq r9, [ip], #-120 @ 0xffffff88 │ │ │ │ - subseq sl, lr, r4, lsr #26 │ │ │ │ - subseq r9, ip, r0, asr #15 │ │ │ │ + subseq sl, lr, r4, asr #26 │ │ │ │ + subseq r9, ip, r0, ror #15 │ │ │ │ + subseq sl, lr, ip, lsr #26 │ │ │ │ + subseq r9, ip, r8, asr #15 │ │ │ │ @ instruction: 0xfffffcf3 │ │ │ │ @ instruction: 0xfffffc2d │ │ │ │ - subseq sl, lr, ip, lsr #25 │ │ │ │ - subseq r9, ip, r8, asr #14 │ │ │ │ - @ instruction: 0x005eac94 │ │ │ │ - subseq r9, ip, r0, lsr r7 │ │ │ │ - subseq sl, lr, r8, ror ip │ │ │ │ - subseq r9, ip, r2, lsl r7 │ │ │ │ + ldrheq sl, [lr], #-196 @ 0xffffff3c │ │ │ │ + subseq r9, ip, r0, asr r7 │ │ │ │ + @ instruction: 0x005eac9c │ │ │ │ + subseq r9, ip, r8, lsr r7 │ │ │ │ + subseq sl, lr, r0, lsl #25 │ │ │ │ + subseq r9, ip, sl, lsl r7 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ bl fed7398c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strdlt r0, [r3], r0 @ │ │ │ │ mrc2 7, 5, pc, cr10, cr15, {7} │ │ │ │ stmdacs r1, {r0, r1, r9, sl, lr} │ │ │ │ ldrmi sp, [r8], -r2, lsl #2 │ │ │ │ @@ -533720,16 +533720,16 @@ │ │ │ │ ldrbtmi r4, [r8], #-2054 @ 0xfffff7fa │ │ │ │ @ instruction: 0xf5fb300c │ │ │ │ stmdami r5, {r0, r4, r5, r6, r9, fp, ip, sp, lr, pc} │ │ │ │ ldrbtmi r9, [r8], #-2305 @ 0xfffff6ff │ │ │ │ blx d59faa │ │ │ │ ldrmi r9, [r8], -r1, lsl #22 │ │ │ │ stclt 0, cr11, [r0, #-12] │ │ │ │ - subseq sl, lr, r6, lsr #23 │ │ │ │ - subseq r9, ip, r2, asr #12 │ │ │ │ + subseq sl, lr, lr, lsr #23 │ │ │ │ + subseq r9, ip, sl, asr #12 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r8 │ │ │ │ bl fed739d4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0x46080ff8 │ │ │ │ @ instruction: 0xf904f206 │ │ │ │ blvc 357e60 >::_M_default_append(unsigned int)@@Base+0xd529c> │ │ │ │ andcs r4, r1, r3, lsl #12 │ │ │ │ @@ -533755,16 +533755,16 @@ │ │ │ │ stmdami r6, {r0, r1, r2, r4, r5, r6, r7, ip, lr, pc} │ │ │ │ ldrbtmi r2, [r8], #-389 @ 0xfffffe7b │ │ │ │ @ instruction: 0xf5fb300c │ │ │ │ stmdami r4, {r0, r1, r2, r5, r9, fp, ip, sp, lr, pc} │ │ │ │ ldrbtmi r4, [r8], #-1569 @ 0xfffff9df │ │ │ │ blx ffada03c │ │ │ │ ldclt 6, cr4, [r8, #-128]! @ 0xffffff80 │ │ │ │ - subseq sl, lr, r6, lsr #23 │ │ │ │ - subseq r9, ip, lr, lsr #11 │ │ │ │ + subseq sl, lr, lr, lsr #23 │ │ │ │ + ldrheq r9, [ip], #-86 @ 0xffffffaa │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl fed73a64 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ bmi 7a07ec │ │ │ │ blmi 7c8a84 │ │ │ │ ldrbtmi r4, [sl], #-1541 @ 0xfffff9fb │ │ │ │ strmi r4, [ip], -r8, lsl #12 │ │ │ │ @@ -533785,15 +533785,15 @@ │ │ │ │ subsmi r9, sl, r3, lsl #22 │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ andcs sp, r1, r2, lsl #2 │ │ │ │ ldclt 0, cr11, [r0, #-20]! @ 0xffffffec │ │ │ │ svc 0x0036f5f4 │ │ │ │ mlseq r8, lr, r1, r2 │ │ │ │ @ instruction: 0x000011b8 │ │ │ │ - subseq sl, lr, ip, ror #22 │ │ │ │ + subseq sl, lr, r4, ror fp │ │ │ │ rsbeq r2, r8, r6, ror #2 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ blhi 3d7d94 │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x0038f8cc │ │ │ │ @ instruction: 0xf8df4616 │ │ │ │ @@ -533814,15 +533814,15 @@ │ │ │ │ stmdacs r1, {r0, r1, r3, r4, r6, r7, r8, fp, ip, sp, lr, pc} │ │ │ │ tstpeq r0, r1, ror r1 @ p-variant is OBSOLETE │ │ │ │ blvs ffb13538 │ │ │ │ cmple lr, r0, lsl #22 │ │ │ │ @ instruction: 0x4628a918 │ │ │ │ ldc2l 2, cr15, [r2], {250} @ 0xfa │ │ │ │ stmdacs r1, {r2, r9, sl, lr} │ │ │ │ - blls 850eb0 │ │ │ │ + blls 850eb0 │ │ │ │ suble r2, r4, r0, lsl #22 │ │ │ │ movwcs sl, #14359 @ 0x3817 │ │ │ │ @ instruction: 0x46836033 │ │ │ │ ldc2l 3, cr15, [ip, #-16] │ │ │ │ stmdacs r1, {r2, r9, sl, lr} │ │ │ │ @ instruction: 0x4640d15e │ │ │ │ vrecps.f32 d9, d6, d7 │ │ │ │ @@ -534144,65 +534144,65 @@ │ │ │ │ str pc, [r3, #4067]! @ 0xfe3 │ │ │ │ andhi pc, r0, pc, lsr #7 │ │ │ │ ldmibls r9, {r1, r3, r4, r7, r8, fp, ip, pc} │ │ │ │ svccc 0x00b99999 │ │ │ │ ... │ │ │ │ rsbeq r2, r8, ip, lsl r1 │ │ │ │ @ instruction: 0x000011b8 │ │ │ │ - subseq sl, lr, r0, ror #20 │ │ │ │ - subseq r9, ip, r6, ror #8 │ │ │ │ - subseq sl, lr, r6, lsr sl │ │ │ │ - subseq r9, ip, ip, lsr r4 │ │ │ │ + subseq sl, lr, r8, ror #20 │ │ │ │ + subseq r9, ip, lr, ror #8 │ │ │ │ + subseq sl, lr, lr, lsr sl │ │ │ │ + subseq r9, ip, r4, asr #8 │ │ │ │ rsbeq r2, r8, r4, lsr r0 │ │ │ │ - subseq sl, lr, r2, ror #19 │ │ │ │ - subseq r9, ip, r8, ror #7 │ │ │ │ - subseq sl, lr, r4, asr #19 │ │ │ │ - subseq r9, ip, sl, asr #7 │ │ │ │ - @ instruction: 0x005ea99c │ │ │ │ - @ instruction: 0x005ea998 │ │ │ │ - subseq sl, lr, r2, asr #18 │ │ │ │ - subseq r9, ip, sl, asr #6 │ │ │ │ - subseq sl, lr, r8, lsr #18 │ │ │ │ - subseq r9, ip, r0, lsr r3 │ │ │ │ + subseq sl, lr, sl, ror #19 │ │ │ │ + ldrsheq r9, [ip], #-48 @ 0xffffffd0 │ │ │ │ + subseq sl, lr, ip, asr #19 │ │ │ │ + ldrsbeq r9, [ip], #-50 @ 0xffffffce │ │ │ │ + subseq sl, lr, r4, lsr #19 │ │ │ │ + subseq sl, lr, r0, lsr #19 │ │ │ │ + subseq sl, lr, sl, asr #18 │ │ │ │ + subseq r9, ip, r2, asr r3 │ │ │ │ + subseq sl, lr, r0, lsr r9 │ │ │ │ + subseq r9, ip, r8, lsr r3 │ │ │ │ @ instruction: 0xfffffd1b │ │ │ │ - subseq sl, lr, r8, ror #18 │ │ │ │ - subseq sl, lr, lr, lsr r9 │ │ │ │ - @ instruction: 0x005ea79e │ │ │ │ - subseq r9, ip, r6, lsr #3 │ │ │ │ - subseq sl, lr, r4, lsl #15 │ │ │ │ - subseq r9, ip, ip, lsl #3 │ │ │ │ - subseq r4, ip, r0, asr #25 │ │ │ │ - subseq sl, lr, lr, asr #14 │ │ │ │ - subseq r9, ip, r6, asr r1 │ │ │ │ - subseq sl, lr, r2, lsr r7 │ │ │ │ - subseq r9, ip, sl, lsr r1 │ │ │ │ - subseq r4, ip, r0, asr ip │ │ │ │ - subseq sl, lr, r6, lsl #14 │ │ │ │ - subseq r9, ip, lr, lsl #2 │ │ │ │ - subseq fp, sp, r8, lsr sp │ │ │ │ - ldrsbeq sl, [lr], #-106 @ 0xffffff96 │ │ │ │ - subseq r9, ip, r2, ror #1 │ │ │ │ - ldrheq sl, [lr], #-110 @ 0xffffff92 │ │ │ │ - subseq r9, ip, r6, asr #1 │ │ │ │ - @ instruction: 0x005ea696 │ │ │ │ - @ instruction: 0x005c909e │ │ │ │ - subseq r5, ip, sl, asr #29 │ │ │ │ - subseq sl, lr, r4, ror #12 │ │ │ │ - subseq r9, ip, ip, rrx │ │ │ │ - subseq sl, lr, r6, asr #12 │ │ │ │ - subseq r9, ip, ip, asr #32 │ │ │ │ - @ instruction: 0x005c5e9e │ │ │ │ - subseq sl, lr, r8, lsl r6 │ │ │ │ - subseq r9, ip, r0, lsr #32 │ │ │ │ - ldrsheq sl, [lr], #-80 @ 0xffffffb0 │ │ │ │ - ldrsheq r8, [ip], #-248 @ 0xffffff08 │ │ │ │ - ldrsbeq sl, [lr], #-82 @ 0xffffffae │ │ │ │ - subseq sl, lr, r8, lsr r6 │ │ │ │ - subseq sl, lr, r8, lsr #11 │ │ │ │ - ldrheq r8, [ip], #-240 @ 0xffffff10 │ │ │ │ + subseq sl, lr, r0, ror r9 │ │ │ │ + subseq sl, lr, r6, asr #18 │ │ │ │ + subseq sl, lr, r6, lsr #15 │ │ │ │ + subseq r9, ip, lr, lsr #3 │ │ │ │ + subseq sl, lr, ip, lsl #15 │ │ │ │ + @ instruction: 0x005c9194 │ │ │ │ + subseq r4, ip, r8, asr #25 │ │ │ │ + subseq sl, lr, r6, asr r7 │ │ │ │ + subseq r9, ip, lr, asr r1 │ │ │ │ + subseq sl, lr, sl, lsr r7 │ │ │ │ + subseq r9, ip, r2, asr #2 │ │ │ │ + subseq r4, ip, r8, asr ip │ │ │ │ + subseq sl, lr, lr, lsl #14 │ │ │ │ + subseq r9, ip, r6, lsl r1 │ │ │ │ + subseq fp, sp, r0, asr #26 │ │ │ │ + subseq sl, lr, r2, ror #13 │ │ │ │ + subseq r9, ip, sl, ror #1 │ │ │ │ + subseq sl, lr, r6, asr #13 │ │ │ │ + subseq r9, ip, lr, asr #1 │ │ │ │ + @ instruction: 0x005ea69e │ │ │ │ + subseq r9, ip, r6, lsr #1 │ │ │ │ + ldrsbeq r5, [ip], #-226 @ 0xffffff1e │ │ │ │ + subseq sl, lr, ip, ror #12 │ │ │ │ + subseq r9, ip, r4, ror r0 │ │ │ │ + subseq sl, lr, lr, asr #12 │ │ │ │ + subseq r9, ip, r4, asr r0 │ │ │ │ + subseq r5, ip, r6, lsr #29 │ │ │ │ + subseq sl, lr, r0, lsr #12 │ │ │ │ + subseq r9, ip, r8, lsr #32 │ │ │ │ + ldrsheq sl, [lr], #-88 @ 0xffffffa8 │ │ │ │ + subseq r9, ip, r0 │ │ │ │ + ldrsbeq sl, [lr], #-90 @ 0xffffffa6 │ │ │ │ + subseq sl, lr, r0, asr #12 │ │ │ │ + ldrheq sl, [lr], #-80 @ 0xffffffb0 │ │ │ │ + ldrheq r8, [ip], #-248 @ 0xffffff08 │ │ │ │ tstcs r2, r2, lsl #12 │ │ │ │ vmin.u8 d4, d14, d24 │ │ │ │ @ instruction: 0x4604fb35 │ │ │ │ andle r2, lr, r1, lsl #16 │ │ │ │ @ instruction: 0x060cf8df │ │ │ │ cmnpne r3, r0, asr #4 @ p-variant is OBSOLETE │ │ │ │ andcc r4, ip, r8, ror r4 │ │ │ │ @@ -534587,69 +534587,69 @@ │ │ │ │ strtmi r7, [r8], -r0, lsl #22 │ │ │ │ blvc 418e28 │ │ │ │ blvc 558b7c │ │ │ │ blx 12da1d8 │ │ │ │ blvc 558bc4 │ │ │ │ blne 258df0 │ │ │ │ svclt 0x0000e67e │ │ │ │ - @ instruction: 0x005ea494 │ │ │ │ - @ instruction: 0x005c8e9a │ │ │ │ - @ instruction: 0x005de394 │ │ │ │ - subseq lr, sp, r4, lsl #7 │ │ │ │ - subseq r0, lr, ip, asr sp │ │ │ │ - subseq r0, lr, sl, asr sp │ │ │ │ - subseq r4, pc, r0, lsr #10 │ │ │ │ - subseq ip, sp, r6, lsl fp │ │ │ │ - subseq r1, ip, lr, asr #4 │ │ │ │ @ instruction: 0x005ea49c │ │ │ │ - subseq lr, sp, r8, lsr #26 │ │ │ │ - subseq r4, lr, r2, asr #27 │ │ │ │ - subseq fp, sp, r6, lsl #20 │ │ │ │ - subseq sl, lr, lr, lsl #7 │ │ │ │ - @ instruction: 0x005c8d94 │ │ │ │ - subseq sl, lr, r0, ror r3 │ │ │ │ - subseq r8, ip, r6, ror sp │ │ │ │ - subseq sl, lr, r2, asr r3 │ │ │ │ - subseq r8, ip, r8, asr sp │ │ │ │ - subseq ip, sp, r8, lsr r0 │ │ │ │ - subseq sl, lr, r0, lsl #6 │ │ │ │ - subseq r8, ip, r6, lsl #26 │ │ │ │ - subseq sl, lr, r2, ror #5 │ │ │ │ - subseq r8, ip, r8, ror #25 │ │ │ │ - ldrheq sl, [lr], #-32 @ 0xffffffe0 │ │ │ │ - ldrheq r8, [ip], #-198 @ 0xffffff3a │ │ │ │ - subseq sl, lr, lr, ror r2 │ │ │ │ - subseq r8, ip, r4, lsl #25 │ │ │ │ - subseq sl, lr, ip, asr #4 │ │ │ │ - subseq r8, ip, r2, asr ip │ │ │ │ - subseq fp, sp, r8, asr pc │ │ │ │ - subseq sl, lr, r4, lsl r2 │ │ │ │ - subseq r8, ip, ip, lsl ip │ │ │ │ - subseq r0, lr, r8, asr #20 │ │ │ │ - subseq sl, lr, r2, ror #1 │ │ │ │ - subseq r8, ip, sl, ror #21 │ │ │ │ - subseq sl, lr, r6, asr #1 │ │ │ │ - subseq r8, ip, lr, asr #21 │ │ │ │ - @ instruction: 0x005ea098 │ │ │ │ - subseq r8, ip, r0, lsr #21 │ │ │ │ - subseq sl, lr, lr, asr r0 │ │ │ │ - subseq r8, ip, r6, ror #20 │ │ │ │ - subseq sl, lr, r4, lsr r0 │ │ │ │ - subseq r8, ip, ip, lsr sl │ │ │ │ - subseq sl, lr, ip │ │ │ │ - subseq r8, ip, r4, lsl sl │ │ │ │ - ldrsbeq r9, [lr], #-244 @ 0xffffff0c │ │ │ │ - ldrsbeq r8, [ip], #-156 @ 0xffffff64 │ │ │ │ - subseq r9, lr, r8, lsl #31 │ │ │ │ - @ instruction: 0x005c8990 │ │ │ │ - subseq r9, lr, r4, lsl pc │ │ │ │ - subseq r9, lr, r6, ror #29 │ │ │ │ - subseq r8, ip, lr, ror #17 │ │ │ │ - subseq r9, lr, r4, asr #29 │ │ │ │ - subseq r8, ip, ip, asr #17 │ │ │ │ + subseq r8, ip, r2, lsr #29 │ │ │ │ + @ instruction: 0x005de39c │ │ │ │ + subseq lr, sp, ip, lsl #7 │ │ │ │ + subseq r0, lr, r4, ror #26 │ │ │ │ + subseq r0, lr, r2, ror #26 │ │ │ │ + subseq r4, pc, r8, lsr #10 │ │ │ │ + subseq ip, sp, lr, lsl fp │ │ │ │ + subseq r1, ip, r6, asr r2 │ │ │ │ + subseq sl, lr, r4, lsr #9 │ │ │ │ + subseq lr, sp, r0, lsr sp │ │ │ │ + subseq r4, lr, sl, asr #27 │ │ │ │ + subseq fp, sp, lr, lsl #20 │ │ │ │ + @ instruction: 0x005ea396 │ │ │ │ + @ instruction: 0x005c8d9c │ │ │ │ + subseq sl, lr, r8, ror r3 │ │ │ │ + subseq r8, ip, lr, ror sp │ │ │ │ + subseq sl, lr, sl, asr r3 │ │ │ │ + subseq r8, ip, r0, ror #26 │ │ │ │ + subseq ip, sp, r0, asr #32 │ │ │ │ + subseq sl, lr, r8, lsl #6 │ │ │ │ + subseq r8, ip, lr, lsl #26 │ │ │ │ + subseq sl, lr, sl, ror #5 │ │ │ │ + ldrsheq r8, [ip], #-192 @ 0xffffff40 │ │ │ │ + ldrheq sl, [lr], #-40 @ 0xffffffd8 │ │ │ │ + ldrheq r8, [ip], #-206 @ 0xffffff32 │ │ │ │ + subseq sl, lr, r6, lsl #5 │ │ │ │ + subseq r8, ip, ip, lsl #25 │ │ │ │ + subseq sl, lr, r4, asr r2 │ │ │ │ + subseq r8, ip, sl, asr ip │ │ │ │ + subseq fp, sp, r0, ror #30 │ │ │ │ + subseq sl, lr, ip, lsl r2 │ │ │ │ + subseq r8, ip, r4, lsr #24 │ │ │ │ + subseq r0, lr, r0, asr sl │ │ │ │ + subseq sl, lr, sl, ror #1 │ │ │ │ + ldrsheq r8, [ip], #-162 @ 0xffffff5e │ │ │ │ + subseq sl, lr, lr, asr #1 │ │ │ │ + ldrsbeq r8, [ip], #-166 @ 0xffffff5a │ │ │ │ + subseq sl, lr, r0, lsr #1 │ │ │ │ + subseq r8, ip, r8, lsr #21 │ │ │ │ + subseq sl, lr, r6, rrx │ │ │ │ + subseq r8, ip, lr, ror #20 │ │ │ │ + subseq sl, lr, ip, lsr r0 │ │ │ │ + subseq r8, ip, r4, asr #20 │ │ │ │ + subseq sl, lr, r4, lsl r0 │ │ │ │ + subseq r8, ip, ip, lsl sl │ │ │ │ + ldrsbeq r9, [lr], #-252 @ 0xffffff04 │ │ │ │ + subseq r8, ip, r4, ror #19 │ │ │ │ + @ instruction: 0x005e9f90 │ │ │ │ + @ instruction: 0x005c8998 │ │ │ │ + subseq r9, lr, ip, lsl pc │ │ │ │ + subseq r9, lr, lr, ror #29 │ │ │ │ + ldrsheq r8, [ip], #-134 @ 0xffffff7a │ │ │ │ + subseq r9, lr, ip, asr #29 │ │ │ │ + ldrsbeq r8, [ip], #-132 @ 0xffffff7c │ │ │ │ mvnsmi lr, #737280 @ 0xb4000 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ blhi 3d8af4 │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00c0f8cc │ │ │ │ strmi fp, [r7], -r3, lsl #1 │ │ │ │ strmi r4, [lr], -r8, lsl #12 │ │ │ │ @@ -534661,15 +534661,15 @@ │ │ │ │ b fefdae38 │ │ │ │ bleq 818770 │ │ │ │ blvc 458f0c │ │ │ │ bleq 8187b8 │ │ │ │ ldmda r8, {r2, r4, r5, r6, r7, r8, sl, ip, sp, lr, pc} │ │ │ │ b fed5ae4c │ │ │ │ blvc 459140 │ │ │ │ - bleq 898788 │ │ │ │ + bleq 898788 │ │ │ │ mcr 6, 1, r4, cr9, cr0, {1} │ │ │ │ vqdmulh.s d9, d5, d7 │ │ │ │ @ instruction: 0xf5f4f9e7 │ │ │ │ mcrr 10, 10, lr, r1, cr2 │ │ │ │ @ instruction: 0x46300b18 │ │ │ │ blhi 4d8f7c │ │ │ │ @ instruction: 0xf9d6f205 │ │ │ │ @@ -534724,16 +534724,16 @@ │ │ │ │ rscle r2, r1, r1, lsl #16 │ │ │ │ mvncs r4, r5, lsl #16 │ │ │ │ andcc r4, ip, r8, ror r4 │ │ │ │ blx fe6daf58 │ │ │ │ strtmi r4, [r1], -r3, lsl #16 │ │ │ │ @ instruction: 0xf5fa4478 │ │ │ │ ldrb pc, [r5, sp, asr #22] @ │ │ │ │ - subseq r9, lr, ip, ror ip │ │ │ │ - subseq r8, ip, r4, lsl #13 │ │ │ │ + subseq r9, lr, r4, lsl #25 │ │ │ │ + subseq r8, ip, ip, lsl #13 │ │ │ │ ldmmi r0!, {r0, r2, r3, r5, r8, fp, sp, lr, pc}^ │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00b8f8cc │ │ │ │ ldrcs pc, [ip], #-2271 @ 0xfffff721 │ │ │ │ @ instruction: 0xf8dfb08c │ │ │ │ @ instruction: 0x4607341c │ │ │ │ @@ -534994,68 +534994,68 @@ │ │ │ │ ... │ │ │ │ ldmibls r9, {r1, r3, r4, r7, r8, fp, ip, pc} │ │ │ │ svccc 0x00b99999 │ │ │ │ @ instruction: 0x47ae147b │ │ │ │ svccc 0x00847ae1 │ │ │ │ rsbeq r1, r8, r0, ror r2 │ │ │ │ @ instruction: 0x000011b8 │ │ │ │ - subseq r9, lr, r6, asr #24 │ │ │ │ + subseq r9, lr, lr, asr #24 │ │ │ │ @ instruction: 0xfffffe63 │ │ │ │ - subseq r9, lr, lr, lsr #25 │ │ │ │ - subseq r9, lr, r8, lsr #24 │ │ │ │ + ldrheq r9, [lr], #-198 @ 0xffffff3a │ │ │ │ + subseq r9, lr, r0, lsr ip │ │ │ │ andeq r0, r0, pc, ror r4 │ │ │ │ - subseq r9, lr, r0, asr #23 │ │ │ │ - subseq r8, ip, r8, asr #11 │ │ │ │ + subseq r9, lr, r8, asr #23 │ │ │ │ + ldrsbeq r8, [ip], #-80 @ 0xffffffb0 │ │ │ │ ldrdeq r1, [r8], #-22 @ 0xffffffea @ │ │ │ │ - subseq r9, lr, sl, lsl #23 │ │ │ │ - @ instruction: 0x005c8592 │ │ │ │ + @ instruction: 0x005e9b92 │ │ │ │ + @ instruction: 0x005c859a │ │ │ │ @ instruction: 0xffffefe5 │ │ │ │ @ instruction: 0xffffef43 │ │ │ │ - subseq r9, lr, ip, asr #22 │ │ │ │ - subseq r8, ip, r4, asr r5 │ │ │ │ - subseq r9, lr, r2, lsr fp │ │ │ │ - subseq r8, ip, sl, lsr r5 │ │ │ │ - subseq fp, sp, ip, lsl #5 │ │ │ │ - ldrsheq r9, [lr], #-180 @ 0xffffff4c │ │ │ │ - subseq fp, sp, r0, lsr #5 │ │ │ │ - ldrsbeq r9, [lr], #-178 @ 0xffffff4e │ │ │ │ - @ instruction: 0x005e9a9e │ │ │ │ - subseq r8, ip, r6, lsr #9 │ │ │ │ - subseq r9, lr, r4, lsl #21 │ │ │ │ - subseq r8, ip, ip, lsl #9 │ │ │ │ - subseq r9, lr, r8, lsl #23 │ │ │ │ - subseq fp, sp, ip, ror r2 │ │ │ │ - subseq r9, lr, r4, lsr sl │ │ │ │ - subseq r8, ip, ip, lsr r4 │ │ │ │ - subseq r9, lr, lr, asr #22 │ │ │ │ - subseq r4, lr, sl, asr r6 │ │ │ │ - subseq r9, lr, r0, ror #19 │ │ │ │ - subseq r8, ip, r8, ror #7 │ │ │ │ - subseq r9, lr, r2, asr #19 │ │ │ │ - subseq r8, ip, r8, asr #7 │ │ │ │ - subseq fp, sp, r6, lsr #4 │ │ │ │ - subseq r9, lr, r4, lsl #22 │ │ │ │ - subseq r9, lr, ip, ror r9 │ │ │ │ - subseq r8, ip, r4, lsl #7 │ │ │ │ - subseq r9, lr, r6, ror #21 │ │ │ │ - subseq r9, lr, r8, lsl fp │ │ │ │ - subseq r9, lr, r4, lsr r9 │ │ │ │ - subseq r8, ip, ip, lsr r3 │ │ │ │ - ldrheq fp, [sp], #-132 @ 0xffffff7c │ │ │ │ - ldrsheq r9, [lr], #-170 @ 0xffffff56 │ │ │ │ - ldrsheq r9, [lr], #-138 @ 0xffffff76 │ │ │ │ - subseq r8, ip, r2, lsl #6 │ │ │ │ - subseq r9, lr, r2, ror #21 │ │ │ │ - subseq r9, lr, r8, lsr #22 │ │ │ │ - subseq r9, lr, r0, asr #17 │ │ │ │ - subseq r8, ip, r8, asr #5 │ │ │ │ - subseq ip, sp, lr, lsr #9 │ │ │ │ + subseq r9, lr, r4, asr fp │ │ │ │ + subseq r8, ip, ip, asr r5 │ │ │ │ + subseq r9, lr, sl, lsr fp │ │ │ │ + subseq r8, ip, r2, asr #10 │ │ │ │ + @ instruction: 0x005db294 │ │ │ │ + ldrsheq r9, [lr], #-188 @ 0xffffff44 │ │ │ │ + subseq fp, sp, r8, lsr #5 │ │ │ │ + ldrsbeq r9, [lr], #-186 @ 0xffffff46 │ │ │ │ + subseq r9, lr, r6, lsr #21 │ │ │ │ + subseq r8, ip, lr, lsr #9 │ │ │ │ + subseq r9, lr, ip, lsl #21 │ │ │ │ + @ instruction: 0x005c8494 │ │ │ │ + @ instruction: 0x005e9b90 │ │ │ │ + subseq fp, sp, r4, lsl #5 │ │ │ │ + subseq r9, lr, ip, lsr sl │ │ │ │ + subseq r8, ip, r4, asr #8 │ │ │ │ + subseq r9, lr, r6, asr fp │ │ │ │ + subseq r4, lr, r2, ror #12 │ │ │ │ + subseq r9, lr, r8, ror #19 │ │ │ │ + ldrsheq r8, [ip], #-48 @ 0xffffffd0 │ │ │ │ + subseq r9, lr, sl, asr #19 │ │ │ │ + ldrsbeq r8, [ip], #-48 @ 0xffffffd0 │ │ │ │ + subseq fp, sp, lr, lsr #4 │ │ │ │ subseq r9, lr, ip, lsl #22 │ │ │ │ - subseq r9, lr, r0, lsl #17 │ │ │ │ - subseq r8, ip, r8, lsl #5 │ │ │ │ + subseq r9, lr, r4, lsl #19 │ │ │ │ + subseq r8, ip, ip, lsl #7 │ │ │ │ + subseq r9, lr, lr, ror #21 │ │ │ │ + subseq r9, lr, r0, lsr #22 │ │ │ │ + subseq r9, lr, ip, lsr r9 │ │ │ │ + subseq r8, ip, r4, asr #6 │ │ │ │ + ldrheq fp, [sp], #-140 @ 0xffffff74 │ │ │ │ + subseq r9, lr, r2, lsl #22 │ │ │ │ + subseq r9, lr, r2, lsl #18 │ │ │ │ + subseq r8, ip, sl, lsl #6 │ │ │ │ + subseq r9, lr, sl, ror #21 │ │ │ │ + subseq r9, lr, r0, lsr fp │ │ │ │ + subseq r9, lr, r8, asr #17 │ │ │ │ + ldrsbeq r8, [ip], #-32 @ 0xffffffe0 │ │ │ │ + ldrheq ip, [sp], #-70 @ 0xffffffba │ │ │ │ + subseq r9, lr, r4, lsl fp │ │ │ │ + subseq r9, lr, r8, lsl #17 │ │ │ │ + @ instruction: 0x005c8290 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ bl fed74e9c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strdlt r0, [r3], r0 @ │ │ │ │ stc2l 7, cr15, [lr, #-1020]! @ 0xfffffc04 │ │ │ │ stmdacs r1, {r0, r1, r9, sl, lr} │ │ │ │ ldrmi sp, [r8], -r2, lsl #2 │ │ │ │ @@ -535064,16 +535064,16 @@ │ │ │ │ ldrbtmi r4, [r8], #-2054 @ 0xfffff7fa │ │ │ │ @ instruction: 0xf5f9300c │ │ │ │ stmdami r5, {r0, r3, r5, r6, r7, r8, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ ldrbtmi r9, [r8], #-2305 @ 0xfffff6ff │ │ │ │ @ instruction: 0xf8a4f5fa │ │ │ │ ldrmi r9, [r8], -r1, lsl #22 │ │ │ │ stclt 0, cr11, [r0, #-12] │ │ │ │ - subseq r9, lr, sl, lsr #14 │ │ │ │ - subseq r8, ip, r2, lsr r1 │ │ │ │ + subseq r9, lr, r2, lsr r7 │ │ │ │ + subseq r8, ip, sl, lsr r1 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r8 │ │ │ │ bl fed74ee4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0x46080ff8 │ │ │ │ cdp2 2, 7, cr15, cr12, cr4, {0} │ │ │ │ blvc 359370 >::_M_default_append(unsigned int)@@Base+0xd67ac> │ │ │ │ andcs r4, r1, r3, lsl #12 │ │ │ │ @@ -535098,16 +535098,16 @@ │ │ │ │ andcc r4, ip, r8, ror r4 │ │ │ │ @ instruction: 0xffa6f5f9 │ │ │ │ stmdbls r1, {r0, r2, fp, lr} │ │ │ │ @ instruction: 0xf5fa4478 │ │ │ │ blls 29bed8 >::_M_default_append(unsigned int)@@Base+0x19314> │ │ │ │ andlt r4, r2, r8, lsl r6 │ │ │ │ svclt 0x0000bd10 │ │ │ │ - subseq r9, lr, r4, lsr r9 │ │ │ │ - subseq r8, ip, ip, lsr #1 │ │ │ │ + subseq r9, lr, ip, lsr r9 │ │ │ │ + ldrheq r8, [ip], #-4 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ bl fed74f6c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strdlt r0, [r2], r0 @ │ │ │ │ strmi r4, [r8], -r4, lsl #12 │ │ │ │ vrhadd.s8 d9, d4, d1 │ │ │ │ bls 29d654 >::_M_default_append(unsigned int)@@Base+0x1aa90> │ │ │ │ @@ -535121,16 +535121,16 @@ │ │ │ │ andcc r4, ip, r8, ror r4 │ │ │ │ @ instruction: 0xff78f5f9 │ │ │ │ stmdbls r1, {r0, r2, fp, lr} │ │ │ │ @ instruction: 0xf5fa4478 │ │ │ │ blls 29be7c >::_M_default_append(unsigned int)@@Base+0x192b8> │ │ │ │ andlt r4, r2, r8, lsl r6 │ │ │ │ svclt 0x0000bd10 │ │ │ │ - ldrsbeq r9, [lr], #-136 @ 0xffffff78 │ │ │ │ - subseq r8, ip, r0, asr r0 │ │ │ │ + subseq r9, lr, r0, ror #17 │ │ │ │ + subseq r8, ip, r8, asr r0 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl fed74fc8 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ bmi 7e1d50 │ │ │ │ blmi 809fe8 │ │ │ │ ldrbtmi r4, [sl], #-1541 @ 0xfffff9fb │ │ │ │ strmi r4, [ip], -r8, lsl #12 │ │ │ │ @@ -535152,15 +535152,15 @@ │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ mrsle r0, LR_svc │ │ │ │ andlt r2, r5, r1 │ │ │ │ @ instruction: 0xf5f3bd30 │ │ │ │ svclt 0x0000ec84 │ │ │ │ rsbeq r0, r8, sl, lsr ip │ │ │ │ @ instruction: 0x000011b8 │ │ │ │ - @ instruction: 0x005e989a │ │ │ │ + subseq r9, lr, r2, lsr #17 │ │ │ │ rsbeq r0, r8, r0, lsl #24 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ blhi 6592fc │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ cdpeq 8, 15, cr15, cr0, cr12, {6} │ │ │ │ @ instruction: 0xc700f8df │ │ │ │ @@ -535610,21 +535610,21 @@ │ │ │ │ svclt 0x00a8fa10 │ │ │ │ blvs 135a008 │ │ │ │ svclt 0x0000e72f │ │ │ │ ... │ │ │ │ strhteq r0, [r8], #-180 @ 0xffffff4c │ │ │ │ @ instruction: 0x000011b8 │ │ │ │ mlseq r8, r6, fp, r0 │ │ │ │ - ldrsbeq r9, [lr], #-108 @ 0xffffff94 │ │ │ │ - subseq r7, ip, r2, asr lr │ │ │ │ + subseq r9, lr, r4, ror #13 │ │ │ │ + subseq r7, ip, sl, asr lr │ │ │ │ + subseq r9, lr, r2, asr #13 │ │ │ │ + subseq r7, ip, r8, lsr lr │ │ │ │ ldrheq r9, [lr], #-106 @ 0xffffff96 │ │ │ │ - subseq r7, ip, r0, lsr lr │ │ │ │ - ldrheq r9, [lr], #-98 @ 0xffffff9e │ │ │ │ - ldrsheq r9, [lr], #-94 @ 0xffffffa2 │ │ │ │ - subseq r9, lr, r6, ror #3 │ │ │ │ + subseq r9, lr, r6, lsl #12 │ │ │ │ + subseq r9, lr, lr, ror #3 │ │ │ │ blcs ff3da050 │ │ │ │ blx 65a148 │ │ │ │ vldr s26, [lr, #12] │ │ │ │ vmla.f64 d6, d5, d0 │ │ │ │ vstr d6, [lr, #260] @ 0x104 │ │ │ │ vldr d6, [r1] │ │ │ │ stmdbls r0!, {r8, r9, fp, sp, lr} │ │ │ │ @@ -535803,15 +535803,15 @@ │ │ │ │ blx 65a410 │ │ │ │ andcs fp, r1, #76, 30 @ 0x130 │ │ │ │ bcs 227054 │ │ │ │ @ instruction: 0xf8dad06e │ │ │ │ bls 82a89c │ │ │ │ @ instruction: 0xf0404293 │ │ │ │ @ instruction: 0xf8dd8290 │ │ │ │ - blls 88e988 │ │ │ │ + blls 88e988 │ │ │ │ svclt 0x00d42b00 │ │ │ │ @ instruction: 0xf00c2300 │ │ │ │ blcs 21f478 │ │ │ │ mrcge 4, 5, APSR_nzcv, cr13, cr15, {3} │ │ │ │ @ instruction: 0x46449e1b │ │ │ │ bcs 2450e4 │ │ │ │ mrcge 4, 0, APSR_nzcv, cr0, cr15, {3} │ │ │ │ @@ -536110,15 +536110,15 @@ │ │ │ │ blpl 35a350 >::_M_default_append(unsigned int)@@Base+0xd778c> │ │ │ │ ldmdb lr, {r0, r1, r4, r5, r6, r7, r8, sl, ip, sp, lr, pc}^ │ │ │ │ blpl 35a398 >::_M_default_append(unsigned int)@@Base+0xd77d4> │ │ │ │ tstls r2, #67108864 @ 0x4000000 │ │ │ │ blpl 125a600 │ │ │ │ blgt ff39a800 │ │ │ │ blx 65a8f8 │ │ │ │ - bls 8959b8 │ │ │ │ + bls 8959b8 │ │ │ │ @ instruction: 0xf102980e │ │ │ │ cdpne 3, 5, cr4, cr4, cr0, {4} │ │ │ │ biceq lr, r2, fp, lsl #22 │ │ │ │ bls 96d94c │ │ │ │ @ instruction: 0xf8529419 │ │ │ │ andspl r3, r3, r3, lsr #32 │ │ │ │ ldmdb r1, {r0, r1, r2, r3, r8, r9, fp, ip, pc}^ │ │ │ │ @@ -536292,43 +536292,43 @@ │ │ │ │ ldmdami r9, {r0, r4, r6, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ mvnscc pc, pc, asr #32 │ │ │ │ @ instruction: 0xf5f84478 │ │ │ │ str pc, [r7, fp, lsl #30]! │ │ │ │ andhi pc, r0, pc, lsr #7 │ │ │ │ bl 92fcbc │ │ │ │ svccc 0x001a36e2 │ │ │ │ - ldrsheq r8, [lr], #-122 @ 0xffffff86 │ │ │ │ - subseq r6, ip, sl, ror pc │ │ │ │ - subseq r8, lr, r6, ror r7 │ │ │ │ - subseq r6, ip, lr, ror #29 │ │ │ │ - subseq r8, lr, r6, asr r7 │ │ │ │ - subseq r6, ip, lr, asr #29 │ │ │ │ - subseq r8, lr, r8, lsr r7 │ │ │ │ - subseq r6, ip, lr, lsr #29 │ │ │ │ - subseq r8, lr, r6, lsl r7 │ │ │ │ - subseq r6, ip, ip, lsl #29 │ │ │ │ - ldrsheq r8, [lr], #-106 @ 0xffffff96 │ │ │ │ - subseq r6, ip, r0, ror lr │ │ │ │ - ldrsbeq r8, [lr], #-110 @ 0xffffff92 │ │ │ │ - subseq r6, ip, r4, asr lr │ │ │ │ - subseq r8, lr, r2, asr #13 │ │ │ │ - subseq r6, ip, r8, lsr lr │ │ │ │ - subseq r8, lr, r6, lsr #13 │ │ │ │ - subseq r6, ip, ip, lsl lr │ │ │ │ - subseq r8, lr, sl, lsl #13 │ │ │ │ - subseq r6, ip, r0, lsl #28 │ │ │ │ + subseq r8, lr, r2, lsl #16 │ │ │ │ + subseq r6, ip, r2, lsl #31 │ │ │ │ + subseq r8, lr, lr, ror r7 │ │ │ │ + ldrsheq r6, [ip], #-230 @ 0xffffff1a │ │ │ │ + subseq r8, lr, lr, asr r7 │ │ │ │ + ldrsbeq r6, [ip], #-230 @ 0xffffff1a │ │ │ │ + subseq r8, lr, r0, asr #14 │ │ │ │ + ldrheq r6, [ip], #-230 @ 0xffffff1a │ │ │ │ + subseq r8, lr, lr, lsl r7 │ │ │ │ + @ instruction: 0x005c6e94 │ │ │ │ + subseq r8, lr, r2, lsl #14 │ │ │ │ + subseq r6, ip, r8, ror lr │ │ │ │ + subseq r8, lr, r6, ror #13 │ │ │ │ + subseq r6, ip, ip, asr lr │ │ │ │ + subseq r8, lr, sl, asr #13 │ │ │ │ + subseq r6, ip, r0, asr #28 │ │ │ │ + subseq r8, lr, lr, lsr #13 │ │ │ │ + subseq r6, ip, r4, lsr #28 │ │ │ │ + @ instruction: 0x005e8692 │ │ │ │ + subseq r6, ip, r8, lsl #28 │ │ │ │ vadd.i8 d20, d0, d6 │ │ │ │ ldrbtmi r2, [r8], #-322 @ 0xfffffebe │ │ │ │ @ instruction: 0xf5f8300c │ │ │ │ stmdami r4, {r0, r2, r4, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ mvnscc pc, pc, asr #32 │ │ │ │ @ instruction: 0xf5f84478 │ │ │ │ strb pc, [fp, -pc, asr #29]! @ │ │ │ │ - subseq r8, lr, r2, lsl r6 │ │ │ │ - subseq r6, ip, r8, lsl #27 │ │ │ │ + subseq r8, lr, sl, lsl r6 │ │ │ │ + @ instruction: 0x005c6d90 │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl fed76288 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ bmi feee2f70 │ │ │ │ blmi fef0b2c8 │ │ │ │ ldrbtmi r4, [sl], #-1543 @ 0xfffff9f9 │ │ │ │ ldmdavs fp, {r0, r1, r4, r6, r7, fp, ip, lr} │ │ │ │ @@ -536505,54 +536505,54 @@ │ │ │ │ ldmib r4!, {r1, r4, r5, r6, r7, r8, sl, ip, sp, lr, pc}^ │ │ │ │ andhi pc, r0, pc, lsr #7 │ │ │ │ ... │ │ │ │ @ instruction: 0x47ae147b │ │ │ │ svccc 0x00947ae1 │ │ │ │ rsbeq pc, r7, sl, ror r9 @ │ │ │ │ @ instruction: 0x000011b8 │ │ │ │ - subseq r8, lr, r6, ror #11 │ │ │ │ + subseq r8, lr, lr, ror #11 │ │ │ │ @ instruction: 0xffffed75 │ │ │ │ - subseq r8, lr, r8, lsr #12 │ │ │ │ - subseq r8, lr, r4, asr #11 │ │ │ │ + subseq r8, lr, r0, lsr r6 │ │ │ │ + subseq r8, lr, ip, asr #11 │ │ │ │ strdeq r0, [r0], -r9 │ │ │ │ - subseq r8, lr, sl, asr r5 │ │ │ │ - ldrsbeq r6, [ip], #-194 @ 0xffffff3e │ │ │ │ + subseq r8, lr, r2, ror #10 │ │ │ │ + ldrsbeq r6, [ip], #-202 @ 0xffffff36 │ │ │ │ rsbeq pc, r7, r0, ror #17 │ │ │ │ - subseq r8, lr, r6, lsr #10 │ │ │ │ - @ instruction: 0x005c6c9e │ │ │ │ + subseq r8, lr, lr, lsr #10 │ │ │ │ + subseq r6, ip, r6, lsr #25 │ │ │ │ @ instruction: 0xffffec55 │ │ │ │ @ instruction: 0xffffebe7 │ │ │ │ - subseq r8, lr, r8, ror #9 │ │ │ │ - subseq r6, ip, r0, ror #24 │ │ │ │ - subseq r8, lr, lr, asr #9 │ │ │ │ - subseq r6, ip, r6, asr #24 │ │ │ │ + ldrsheq r8, [lr], #-64 @ 0xffffffc0 │ │ │ │ + subseq r6, ip, r8, ror #24 │ │ │ │ + ldrsbeq r8, [lr], #-70 @ 0xffffffba │ │ │ │ + subseq r6, ip, lr, asr #24 │ │ │ │ @ instruction: 0xffffeb49 │ │ │ │ @ instruction: 0xffffeb07 │ │ │ │ - @ instruction: 0x005e8490 │ │ │ │ - subseq r6, ip, r8, lsl #24 │ │ │ │ - subseq r8, lr, r6, ror r4 │ │ │ │ - subseq r6, ip, lr, ror #23 │ │ │ │ - ldrsheq r8, [lr], #-76 @ 0xffffffb4 │ │ │ │ - subseq r8, lr, r0, lsr #10 │ │ │ │ - subseq r8, lr, lr, lsr #8 │ │ │ │ - subseq r6, ip, r6, lsr #23 │ │ │ │ - subseq r8, lr, sl, lsl #10 │ │ │ │ - subseq r8, lr, r8, ror #10 │ │ │ │ - ldrsheq r8, [lr], #-52 @ 0xffffffcc │ │ │ │ - subseq r6, ip, ip, ror #22 │ │ │ │ - ldrsbeq r8, [lr], #-54 @ 0xffffffca │ │ │ │ - subseq r6, ip, ip, asr #22 │ │ │ │ - subseq r8, lr, r2, lsr r5 │ │ │ │ - subseq r8, lr, r8, lsl #11 │ │ │ │ - @ instruction: 0x005e8390 │ │ │ │ - subseq r6, ip, r8, lsl #22 │ │ │ │ - subseq r8, lr, r8, asr #11 │ │ │ │ - subseq r8, lr, ip, asr r5 │ │ │ │ - subseq r8, lr, r4, asr #6 │ │ │ │ - ldrheq r6, [ip], #-172 @ 0xffffff54 │ │ │ │ + @ instruction: 0x005e8498 │ │ │ │ + subseq r6, ip, r0, lsl ip │ │ │ │ + subseq r8, lr, lr, ror r4 │ │ │ │ + ldrsheq r6, [ip], #-182 @ 0xffffff4a │ │ │ │ + subseq r8, lr, r4, lsl #10 │ │ │ │ + subseq r8, lr, r8, lsr #10 │ │ │ │ + subseq r8, lr, r6, lsr r4 │ │ │ │ + subseq r6, ip, lr, lsr #23 │ │ │ │ + subseq r8, lr, r2, lsl r5 │ │ │ │ + subseq r8, lr, r0, ror r5 │ │ │ │ + ldrsheq r8, [lr], #-60 @ 0xffffffc4 │ │ │ │ + subseq r6, ip, r4, ror fp │ │ │ │ + ldrsbeq r8, [lr], #-62 @ 0xffffffc2 │ │ │ │ + subseq r6, ip, r4, asr fp │ │ │ │ + subseq r8, lr, sl, lsr r5 │ │ │ │ + @ instruction: 0x005e8590 │ │ │ │ + @ instruction: 0x005e8398 │ │ │ │ + subseq r6, ip, r0, lsl fp │ │ │ │ + ldrsbeq r8, [lr], #-80 @ 0xffffffb0 │ │ │ │ + subseq r8, lr, r4, ror #10 │ │ │ │ + subseq r8, lr, ip, asr #6 │ │ │ │ + subseq r6, ip, r4, asr #21 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ bl fed7660c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strdlt r0, [r3], r0 @ │ │ │ │ mrc2 7, 1, pc, cr4, cr15, {7} │ │ │ │ stmdacs r1, {r0, r1, r9, sl, lr} │ │ │ │ ldrmi sp, [r8], -r2, lsl #2 │ │ │ │ @@ -536562,16 +536562,16 @@ │ │ │ │ andcc r4, ip, r8, ror r4 │ │ │ │ ldc2 5, cr15, [r0], #-992 @ 0xfffffc20 │ │ │ │ stmdbls r1, {r0, r2, fp, lr} │ │ │ │ @ instruction: 0xf5f84478 │ │ │ │ blls 29e7ec >::_M_default_append(unsigned int)@@Base+0x1bc28> │ │ │ │ andlt r4, r3, r8, lsl r6 │ │ │ │ svclt 0x0000bd00 │ │ │ │ - subseq r8, lr, r8, asr #4 │ │ │ │ - subseq r6, ip, r0, asr #19 │ │ │ │ + subseq r8, lr, r0, asr r2 │ │ │ │ + subseq r6, ip, r8, asr #19 │ │ │ │ ldrbmi r4, [r0, -r8, lsl #12]! │ │ │ │ ldrsbgt pc, [r8], #-128 @ 0xffffff80 @ │ │ │ │ ldrlt r1, [r0, #-3659] @ 0xfffff1b5 │ │ │ │ @ instruction: 0xf85c1e54 │ │ │ │ @ instruction: 0xf85ce021 │ │ │ │ @ instruction: 0xf85c3023 │ │ │ │ @ instruction: 0xf85c1022 │ │ │ │ @@ -536751,21 +536751,21 @@ │ │ │ │ @ instruction: 0xe7f1fb79 │ │ │ │ ldrtmi r4, [r1], -sl, lsl #16 │ │ │ │ andcc r4, ip, r8, ror r4 │ │ │ │ blx feedcf10 │ │ │ │ ldrbtmi r4, [r8], #-2056 @ 0xfffff7f8 │ │ │ │ blx 1ddcf1a │ │ │ │ svclt 0x0000e7e6 │ │ │ │ - subseq r8, lr, r6, ror #4 │ │ │ │ - subseq r8, lr, r4, lsr #4 │ │ │ │ - mlseq r2, r6, r1, r4 │ │ │ │ - subseq r8, lr, sl, lsl #4 │ │ │ │ - rsbeq r4, r2, ip, ror r1 │ │ │ │ - ldrsheq r8, [lr], #-20 @ 0xffffffec │ │ │ │ - rsbeq r4, r2, r6, ror #2 │ │ │ │ + subseq r8, lr, lr, ror #4 │ │ │ │ + subseq r8, lr, ip, lsr #4 │ │ │ │ + mlseq r2, lr, r1, r4 │ │ │ │ + subseq r8, lr, r2, lsl r2 │ │ │ │ + rsbeq r4, r2, r4, lsl #3 │ │ │ │ + ldrsheq r8, [lr], #-28 @ 0xffffffe4 │ │ │ │ + rsbeq r4, r2, lr, ror #2 │ │ │ │ addmi r6, sl, #4224 @ 0x1080 │ │ │ │ andcs sp, r1, r1, lsl #22 │ │ │ │ ldrblt r4, [r0, #-1904]! @ 0xfffff890 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e0f8cc │ │ │ │ svcvc 0x0080f5b2 │ │ │ │ @@ -536810,15 +536810,15 @@ │ │ │ │ andcc r4, ip, r8, ror r4 │ │ │ │ blx 125cff4 │ │ │ │ ldrbtmi r4, [r8], #-2077 @ 0xfffff7e3 │ │ │ │ blx 15cffc │ │ │ │ rscscc pc, pc, pc, asr #32 │ │ │ │ ldrmi lr, [r9], -r5, ror #15 │ │ │ │ movwls r2, #941 @ 0x3ad │ │ │ │ - blmi 86803c │ │ │ │ + blmi 86803c │ │ │ │ @ instruction: 0xf5f5447b │ │ │ │ @ instruction: 0x6668f831 │ │ │ │ bicsle r2, r8, r0, lsl #16 │ │ │ │ @ instruction: 0x21ad4816 │ │ │ │ andcc r4, ip, r8, ror r4 │ │ │ │ blx c5d024 │ │ │ │ ldrbtmi r4, [r8], #-2068 @ 0xfffff7ec │ │ │ │ @@ -536831,26 +536831,26 @@ │ │ │ │ @ instruction: 0xe7dbfad9 │ │ │ │ ldrtmi r4, [r1], -pc, lsl #16 │ │ │ │ andcc r4, ip, r8, ror r4 │ │ │ │ blx 6dd050 │ │ │ │ ldrbtmi r4, [r8], #-2061 @ 0xfffff7f3 │ │ │ │ blx ff5dd058 │ │ │ │ svclt 0x0000e7d0 │ │ │ │ - subseq r8, lr, r8, ror #2 │ │ │ │ - subseq r8, lr, ip, lsr r1 │ │ │ │ - subseq r8, lr, r8, lsl #2 │ │ │ │ + subseq r8, lr, r0, ror r1 │ │ │ │ + subseq r8, lr, r4, asr #2 │ │ │ │ subseq r8, lr, r0, lsl r1 │ │ │ │ - rsbeq r4, r2, r2, lsl #1 │ │ │ │ - ldrsbeq r8, [lr], #-8 │ │ │ │ + subseq r8, lr, r8, lsl r1 │ │ │ │ + rsbeq r4, r2, sl, lsl #1 │ │ │ │ subseq r8, lr, r0, ror #1 │ │ │ │ - rsbeq r4, r2, r2, asr r0 │ │ │ │ - subseq r8, lr, sl, asr #1 │ │ │ │ - rsbeq r4, r2, ip, lsr r0 │ │ │ │ - ldrheq r8, [lr], #-4 │ │ │ │ - rsbeq r4, r2, r6, lsr #32 │ │ │ │ + subseq r8, lr, r8, ror #1 │ │ │ │ + rsbeq r4, r2, sl, asr r0 │ │ │ │ + ldrsbeq r8, [lr], #-2 │ │ │ │ + rsbeq r4, r2, r4, asr #32 │ │ │ │ + ldrheq r8, [lr], #-12 │ │ │ │ + rsbeq r4, r2, lr, lsr #32 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00c0f8cc │ │ │ │ stmibvs r1, {r0, r1, r2, r3, r9, sl, lr} │ │ │ │ strmi fp, [r4], -r7, lsl #1 │ │ │ │ ldrmi r3, [r6], -r1, lsl #2 │ │ │ │ @@ -536920,15 +536920,15 @@ │ │ │ │ tstlt r0, r0, lsr #12 │ │ │ │ strbvs r6, [r3, #3488]! @ 0xda0 │ │ │ │ stcmi 7, cr14, [r7], #-636 @ 0xfffffd84 │ │ │ │ ldrbtmi r2, [ip], #-456 @ 0xfffffe38 │ │ │ │ andeq pc, ip, r4, lsl #2 │ │ │ │ @ instruction: 0xf95cf5f8 │ │ │ │ ldrbtmi r4, [r8], #-2084 @ 0xfffff7dc │ │ │ │ - blx 85d1c4 │ │ │ │ + blx 85d1c4 │ │ │ │ andeq pc, ip, r4, lsl #2 │ │ │ │ msrcs R10_fiq, r0 │ │ │ │ @ instruction: 0xf952f5f8 │ │ │ │ @ instruction: 0xf04f4820 │ │ │ │ ldrbtmi r3, [r8], #-511 @ 0xfffffe01 │ │ │ │ blx 55d1dc │ │ │ │ blls 6597d8 │ │ │ │ @@ -536952,22 +536952,22 @@ │ │ │ │ stmibvs r3!, {r0, r1, r2, r5, r6, r7, r8, fp, ip, sp, lr, pc} │ │ │ │ andcc pc, r0, r9, asr #17 │ │ │ │ @ instruction: 0x61a33301 │ │ │ │ blcs 246698 │ │ │ │ svcge 0x004cf43f │ │ │ │ movwcs r4, #5658 @ 0x161a │ │ │ │ smlald r6, r7, r3, r0 │ │ │ │ - subseq r8, lr, r4, asr #32 │ │ │ │ - subseq r6, ip, r2, lsl r5 │ │ │ │ - subseq r7, lr, r6, asr pc │ │ │ │ - subseq r7, lr, sl, asr #30 │ │ │ │ - strhteq r3, [r2], #-234 @ 0xffffff16 │ │ │ │ - subseq r6, ip, r2, lsl #8 │ │ │ │ - subseq r7, lr, r8, ror #29 │ │ │ │ - ldrheq r6, [ip], #-56 @ 0xffffffc8 │ │ │ │ + subseq r8, lr, ip, asr #32 │ │ │ │ + subseq r6, ip, sl, lsl r5 │ │ │ │ + subseq r7, lr, lr, asr pc │ │ │ │ + subseq r7, lr, r2, asr pc │ │ │ │ + rsbeq r3, r2, r2, asr #29 │ │ │ │ + subseq r6, ip, sl, lsl #8 │ │ │ │ + ldrsheq r7, [lr], #-224 @ 0xffffff20 │ │ │ │ + subseq r6, ip, r0, asr #7 │ │ │ │ mvnsmi lr, sp, lsr #18 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d8f8cc │ │ │ │ ldrmi r4, [r6], -r5, lsl #12 │ │ │ │ @ instruction: 0x460f4a76 │ │ │ │ ldrmi fp, [r8], r4, lsl #1 │ │ │ │ @@ -537084,29 +537084,29 @@ │ │ │ │ ldrbtmi r2, [r8], #-488 @ 0xfffffe18 │ │ │ │ @ instruction: 0xf5f8300c │ │ │ │ ldmdami r2, {r0, r1, r3, r4, fp, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf5f84478 │ │ │ │ @ instruction: 0xe74ef8d7 │ │ │ │ orrvc pc, r0, #1325400064 @ 0x4f000000 │ │ │ │ smmla sl, sp, r6, r4 │ │ │ │ - subseq r7, lr, r8, ror #28 │ │ │ │ - subseq r7, lr, sl, lsr #28 │ │ │ │ - ldrsheq r6, [ip], #-40 @ 0xffffffd8 │ │ │ │ - subseq r7, lr, ip, asr #27 │ │ │ │ - subseq r7, lr, sl, asr #27 │ │ │ │ - rsbeq r3, r2, sl, lsr sp │ │ │ │ - subseq r6, ip, r4, lsl #5 │ │ │ │ - subseq r7, lr, r2, asr #26 │ │ │ │ - subseq r7, lr, r0, lsl sp │ │ │ │ - ldrsbeq r6, [ip], #-30 @ 0xffffffe2 │ │ │ │ - ldrsheq r7, [lr], #-198 @ 0xffffff3a │ │ │ │ - rsbeq r3, r2, r6, ror #24 │ │ │ │ - subseq r6, ip, lr, lsr #3 │ │ │ │ - subseq r7, lr, r6, asr #25 │ │ │ │ - rsbeq r3, r2, r8, lsr ip │ │ │ │ + subseq r7, lr, r0, ror lr │ │ │ │ + subseq r7, lr, r2, lsr lr │ │ │ │ + subseq r6, ip, r0, lsl #6 │ │ │ │ + ldrsbeq r7, [lr], #-212 @ 0xffffff2c │ │ │ │ + ldrsbeq r7, [lr], #-210 @ 0xffffff2e │ │ │ │ + rsbeq r3, r2, r2, asr #26 │ │ │ │ + subseq r6, ip, ip, lsl #5 │ │ │ │ + subseq r7, lr, sl, asr #26 │ │ │ │ + subseq r7, lr, r8, lsl sp │ │ │ │ + subseq r6, ip, r6, ror #3 │ │ │ │ + ldrsheq r7, [lr], #-206 @ 0xffffff32 │ │ │ │ + rsbeq r3, r2, lr, ror #24 │ │ │ │ + ldrheq r6, [ip], #-22 @ 0xffffffea │ │ │ │ + subseq r7, lr, lr, asr #25 │ │ │ │ + rsbeq r3, r2, r0, asr #24 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl fed76eb4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ stmdavs r4, {r3, r5, r6, r7, r8, r9, sl, fp} │ │ │ │ stccs 0, cr11, [r0], {130} @ 0x82 │ │ │ │ sbcshi pc, pc, r0 │ │ │ │ strtmi r6, [r1], -r3, ror #16 │ │ │ │ @@ -537234,27 +537234,27 @@ │ │ │ │ @ instruction: 0x2090f8d4 │ │ │ │ strtmi r4, [fp], -r1, lsr #12 │ │ │ │ strvc pc, [pc, #1103]! @ 220307 │ │ │ │ @ instruction: 0xf8513201 │ │ │ │ umullseq r0, r2, r4, fp │ │ │ │ @ instruction: 0xf5f59500 │ │ │ │ ldrb pc, [r2, sp, lsl #17] @ │ │ │ │ - subseq r7, lr, r2, lsr ip │ │ │ │ - subseq r7, lr, ip, asr #23 │ │ │ │ - subseq r7, lr, ip, lsr #23 │ │ │ │ - subseq r7, lr, lr, lsl #23 │ │ │ │ - subseq r7, lr, sl, ror #22 │ │ │ │ - subseq r7, lr, ip, asr #22 │ │ │ │ - subseq r7, lr, ip, lsr #22 │ │ │ │ - subseq r7, lr, r2, lsl #22 │ │ │ │ - subseq r7, lr, r6, ror #21 │ │ │ │ - subseq r7, lr, r2, asr #21 │ │ │ │ - subseq r7, lr, r2, lsr #21 │ │ │ │ - subseq r7, lr, sl, lsl #21 │ │ │ │ - subseq r7, lr, r0, ror sl │ │ │ │ + subseq r7, lr, sl, lsr ip │ │ │ │ + ldrsbeq r7, [lr], #-180 @ 0xffffff4c │ │ │ │ + ldrheq r7, [lr], #-180 @ 0xffffff4c │ │ │ │ + @ instruction: 0x005e7b96 │ │ │ │ + subseq r7, lr, r2, ror fp │ │ │ │ + subseq r7, lr, r4, asr fp │ │ │ │ + subseq r7, lr, r4, lsr fp │ │ │ │ + subseq r7, lr, sl, lsl #22 │ │ │ │ + subseq r7, lr, lr, ror #21 │ │ │ │ + subseq r7, lr, sl, asr #21 │ │ │ │ + subseq r7, lr, sl, lsr #21 │ │ │ │ + @ instruction: 0x005e7a92 │ │ │ │ + subseq r7, lr, r8, ror sl │ │ │ │ andcs r6, r0, #790528 @ 0xc1000 │ │ │ │ stmib r0, {r0, r1, r9, sl, lr}^ │ │ │ │ orrvs r2, r2, r4, lsl #4 │ │ │ │ andvs fp, sl, r1, lsl #2 │ │ │ │ andcs r6, r0, #1600 @ 0x640 │ │ │ │ ldrbvs r6, [sl], #922 @ 0x39a │ │ │ │ strlt fp, [r0, #-417] @ 0xfffffe5f │ │ │ │ @@ -537314,18 +537314,18 @@ │ │ │ │ @ instruction: 0xf5f7118b │ │ │ │ stmdami r8, {r0, r4, r6, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ mvnscc pc, pc, asr #32 │ │ │ │ @ instruction: 0xf5f74478 │ │ │ │ @ instruction: 0xf04fff0b │ │ │ │ strdlt r3, [r5], -pc @ │ │ │ │ svclt 0x0000bdf0 │ │ │ │ - subseq r7, lr, lr, ror r9 │ │ │ │ - subseq r7, lr, r8, asr #18 │ │ │ │ - strhteq r3, [r2], #-136 @ 0xffffff78 │ │ │ │ - subseq r5, ip, r0, lsl #28 │ │ │ │ + subseq r7, lr, r6, lsl #19 │ │ │ │ + subseq r7, lr, r0, asr r9 │ │ │ │ + rsbeq r3, r2, r0, asr #17 │ │ │ │ + subseq r5, ip, r8, lsl #28 │ │ │ │ ldrbmi lr, [r0, sp, lsr #18]! │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00c8f8cc │ │ │ │ stmdbvs r1, {r0, r1, r2, r3, r9, sl, lr}^ │ │ │ │ strmi fp, [r4], -r6, lsl #1 │ │ │ │ ldrmi r3, [r6], -r1, lsl #2 │ │ │ │ @@ -537411,20 +537411,20 @@ │ │ │ │ movweq lr, #60160 @ 0xeb00 │ │ │ │ orreq lr, r7, r6, lsl #22 │ │ │ │ blcs 35e2d4 >::_M_default_append(unsigned int)@@Base+0xdb710> │ │ │ │ blcs 35e28c >::_M_default_append(unsigned int)@@Base+0xdb6c8> │ │ │ │ ldrhle r4, [r9, #33]! @ 0x21 │ │ │ │ b 161a018 │ │ │ │ str r0, [r1, sl, lsl #29]! │ │ │ │ - ldrsbeq r7, [lr], #-136 @ 0xffffff78 │ │ │ │ - subseq r5, ip, r6, lsr #27 │ │ │ │ - subseq r7, lr, r6, ror #15 │ │ │ │ - ldrsbeq r7, [lr], #-120 @ 0xffffff88 │ │ │ │ - rsbeq r3, r2, r8, asr #14 │ │ │ │ - @ instruction: 0x005c5c90 │ │ │ │ + subseq r7, lr, r0, ror #17 │ │ │ │ + subseq r5, ip, lr, lsr #27 │ │ │ │ + subseq r7, lr, lr, ror #15 │ │ │ │ + subseq r7, lr, r0, ror #15 │ │ │ │ + rsbeq r3, r2, r0, asr r7 │ │ │ │ + @ instruction: 0x005c5c98 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x0078f8cc │ │ │ │ movwcs fp, #153 @ 0x99 │ │ │ │ @ instruction: 0xf8df910a │ │ │ │ andls r1, sp, #192, 10 @ 0x30000000 │ │ │ │ @@ -537797,41 +537797,41 @@ │ │ │ │ strb pc, [ip, -sp, asr #22] @ │ │ │ │ rsbeq lr, r7, ip, asr #16 │ │ │ │ @ instruction: 0x000011b8 │ │ │ │ rsbeq lr, r7, r8, lsr #16 │ │ │ │ @ instruction: 0xfffff28d │ │ │ │ @ instruction: 0xfffff231 │ │ │ │ @ instruction: 0xfffff221 │ │ │ │ - subseq r7, lr, r0, asr #13 │ │ │ │ - subseq r7, lr, lr, ror #12 │ │ │ │ - subseq r7, lr, r6, asr #8 │ │ │ │ - ldrsheq r7, [lr], #-60 @ 0xffffffc4 │ │ │ │ - subseq r7, lr, ip, ror r3 │ │ │ │ - subseq r5, ip, ip, asr #16 │ │ │ │ - subseq r7, lr, r2, lsr r3 │ │ │ │ - rsbeq r3, r2, r4, lsr #5 │ │ │ │ - subseq r7, lr, sl, lsl r3 │ │ │ │ - subseq r5, ip, r8, ror #15 │ │ │ │ - ldrsheq r7, [lr], #-40 @ 0xffffffd8 │ │ │ │ - subseq r5, ip, r8, asr #15 │ │ │ │ + subseq r7, lr, r8, asr #13 │ │ │ │ + subseq r7, lr, r6, ror r6 │ │ │ │ + subseq r7, lr, lr, asr #8 │ │ │ │ + subseq r7, lr, r4, lsl #8 │ │ │ │ + subseq r7, lr, r4, lsl #7 │ │ │ │ + subseq r5, ip, r4, asr r8 │ │ │ │ + subseq r7, lr, sl, lsr r3 │ │ │ │ + rsbeq r3, r2, ip, lsr #5 │ │ │ │ + subseq r7, lr, r2, lsr #6 │ │ │ │ + ldrsheq r5, [ip], #-112 @ 0xffffff90 │ │ │ │ + subseq r7, lr, r0, lsl #6 │ │ │ │ + ldrsbeq r5, [ip], #-112 @ 0xffffff90 │ │ │ │ + subseq r7, lr, r0, asr #5 │ │ │ │ ldrheq r7, [lr], #-40 @ 0xffffffd8 │ │ │ │ - ldrheq r7, [lr], #-32 @ 0xffffffe0 │ │ │ │ - rsbeq r3, r2, r2, lsr #4 │ │ │ │ - subseq r7, lr, r0, asr r2 │ │ │ │ - subseq r7, lr, r2, asr #4 │ │ │ │ - strhteq r3, [r2], #-20 @ 0xffffffec │ │ │ │ - subseq r7, lr, r6, lsr #4 │ │ │ │ - mlseq r2, r8, r1, r3 │ │ │ │ - ldrsheq r7, [lr], #-26 @ 0xffffffe6 │ │ │ │ - rsbeq r3, r2, ip, ror #2 │ │ │ │ - subseq r7, lr, r4, ror #3 │ │ │ │ - rsbeq r3, r2, r6, asr r1 │ │ │ │ - ldrheq r7, [lr], #-16 │ │ │ │ - ldrheq r7, [lr], #-18 @ 0xffffffee │ │ │ │ - rsbeq r3, r2, r4, lsr #2 │ │ │ │ + rsbeq r3, r2, sl, lsr #4 │ │ │ │ + subseq r7, lr, r8, asr r2 │ │ │ │ + subseq r7, lr, sl, asr #4 │ │ │ │ + strhteq r3, [r2], #-28 @ 0xffffffe4 │ │ │ │ + subseq r7, lr, lr, lsr #4 │ │ │ │ + rsbeq r3, r2, r0, lsr #3 │ │ │ │ + subseq r7, lr, r2, lsl #4 │ │ │ │ + rsbeq r3, r2, r4, ror r1 │ │ │ │ + subseq r7, lr, ip, ror #3 │ │ │ │ + rsbeq r3, r2, lr, asr r1 │ │ │ │ + ldrheq r7, [lr], #-24 @ 0xffffffe8 │ │ │ │ + ldrheq r7, [lr], #-26 @ 0xffffffe6 │ │ │ │ + rsbeq r3, r2, ip, lsr #2 │ │ │ │ blcs 23b610 │ │ │ │ sbchi pc, ip, r0, asr #32 │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl fed77a10 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ blvs ff2a4758 │ │ │ │ stmdbvs r3, {r0, r1, r2, r7, ip, sp, pc} │ │ │ │ @@ -537943,23 +537943,23 @@ │ │ │ │ blx c5e1a0 │ │ │ │ stmdami ip, {r0, r3, r5, r6, r7, r8, r9, sl, sp, lr, pc} │ │ │ │ ldrbtmi r4, [r8], #-1593 @ 0xfffff9c7 │ │ │ │ @ instruction: 0xf5f7300c │ │ │ │ stmdami sl, {r0, r5, r6, r8, fp, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf5f74478 │ │ │ │ bfi pc, sp, #20, #11 @ │ │ │ │ - ldrheq r7, [lr], #-10 │ │ │ │ - subseq r7, lr, r2, ror r0 │ │ │ │ - subseq r6, lr, lr, lsl #31 │ │ │ │ - @ instruction: 0x005e6f92 │ │ │ │ - rsbeq r2, r2, r4, lsl #30 │ │ │ │ - subseq r6, lr, r8, ror #30 │ │ │ │ - ldrdeq r2, [r2], #-234 @ 0xffffff16 @ │ │ │ │ - subseq r6, lr, r2, asr pc │ │ │ │ - rsbeq r2, r2, r4, asr #29 │ │ │ │ + subseq r7, lr, r2, asr #1 │ │ │ │ + subseq r7, lr, sl, ror r0 │ │ │ │ + @ instruction: 0x005e6f96 │ │ │ │ + @ instruction: 0x005e6f9a │ │ │ │ + rsbeq r2, r2, ip, lsl #30 │ │ │ │ + subseq r6, lr, r0, ror pc │ │ │ │ + rsbeq r2, r2, r2, ror #29 │ │ │ │ + subseq r6, lr, sl, asr pc │ │ │ │ + rsbeq r2, r2, ip, asr #29 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00c0f8cc │ │ │ │ stmibvs r1, {r0, r1, r2, r3, r9, sl, lr} │ │ │ │ strmi fp, [r4], -r7, lsl #1 │ │ │ │ ldrmi r3, [r6], -r1, lsl #2 │ │ │ │ @@ -538046,22 +538046,22 @@ │ │ │ │ @ instruction: 0xf04fe770 │ │ │ │ @ instruction: 0xe7c130ff │ │ │ │ bl 3b1da0 │ │ │ │ @ instruction: 0xf8560787 │ │ │ │ @ instruction: 0xf84e3b04 │ │ │ │ adcsmi r3, r7, #4, 22 @ 0x1000 │ │ │ │ @ instruction: 0xe7abd1f9 │ │ │ │ - ldrsheq r6, [lr], #-224 @ 0xffffff20 │ │ │ │ - ldrheq r5, [ip], #-62 @ 0xffffffc2 │ │ │ │ - ldrsbeq r6, [lr], #-226 @ 0xffffff1e │ │ │ │ - subseq r5, ip, r0, lsr #7 │ │ │ │ - ldrsheq r6, [lr], #-214 @ 0xffffff2a │ │ │ │ - subseq r6, lr, sl, ror #27 │ │ │ │ - rsbeq r2, r2, sl, asr sp │ │ │ │ - subseq r5, ip, r2, lsr #5 │ │ │ │ + ldrsheq r6, [lr], #-232 @ 0xffffff18 │ │ │ │ + subseq r5, ip, r6, asr #7 │ │ │ │ + ldrsbeq r6, [lr], #-234 @ 0xffffff16 │ │ │ │ + subseq r5, ip, r8, lsr #7 │ │ │ │ + ldrsheq r6, [lr], #-222 @ 0xffffff22 │ │ │ │ + ldrsheq r6, [lr], #-210 @ 0xffffff2e │ │ │ │ + rsbeq r2, r2, r2, ror #26 │ │ │ │ + subseq r5, ip, sl, lsr #5 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00c8f8cc │ │ │ │ bmi 17325ec │ │ │ │ blmi 1732618 │ │ │ │ ldrbtmi r4, [sl], #-1550 @ 0xfffff9f2 │ │ │ │ @@ -538145,21 +538145,21 @@ │ │ │ │ @ instruction: 0xf5f6300c │ │ │ │ stmdami fp, {r0, r1, r4, r6, r7, r8, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf5f74478 │ │ │ │ strb pc, [r4, pc, lsl #17]! @ │ │ │ │ ldc 5, cr15, [sl, #-960] @ 0xfffffc40 │ │ │ │ rsbeq sp, r7, lr, asr lr │ │ │ │ @ instruction: 0x000011b8 │ │ │ │ - subseq r6, lr, r6, lsr #26 │ │ │ │ - subseq r6, lr, r0, lsl #25 │ │ │ │ + subseq r6, lr, lr, lsr #26 │ │ │ │ + subseq r6, lr, r8, lsl #25 │ │ │ │ rsbeq sp, r7, r0, lsl #27 │ │ │ │ - subseq r6, lr, lr, ror #24 │ │ │ │ - subseq r5, ip, ip, lsr r1 │ │ │ │ - subseq r6, lr, r6, lsr ip │ │ │ │ - rsbeq r2, r2, r8, lsr #23 │ │ │ │ + subseq r6, lr, r6, ror ip │ │ │ │ + subseq r5, ip, r4, asr #2 │ │ │ │ + subseq r6, lr, lr, lsr ip │ │ │ │ + strhteq r2, [r2], #-176 @ 0xffffff50 │ │ │ │ blcs 23cb30 │ │ │ │ adcshi pc, r4, r0, asr #32 │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl fed77f30 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ stmibvs r3, {r4, r6, r7, r8, r9, sl, fp} │ │ │ │ svcvs 0x00c2b087 │ │ │ │ @@ -538273,23 +538273,23 @@ │ │ │ │ @ instruction: 0xff94f5f6 │ │ │ │ stmdami ip, {r1, r3, r5, r6, r7, r8, r9, sl, sp, lr, pc} │ │ │ │ ldrbtmi r4, [r8], #-1585 @ 0xfffff9cf │ │ │ │ @ instruction: 0xf5f6300c │ │ │ │ stmdami sl, {r0, r2, r3, r6, r7, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf5f64478 │ │ │ │ ldrb pc, [pc, r9, lsl #31] @ │ │ │ │ - @ instruction: 0x005e6b9a │ │ │ │ - @ instruction: 0x005e6a94 │ │ │ │ - subseq r6, lr, r6, ror #20 │ │ │ │ - subseq r6, lr, r8, ror #20 │ │ │ │ - ldrdeq r2, [r2], #-154 @ 0xffffff66 @ │ │ │ │ - subseq r6, lr, r0, asr #20 │ │ │ │ - strhteq r2, [r2], #-146 @ 0xffffff6e │ │ │ │ - subseq r6, lr, sl, lsr #20 │ │ │ │ - mlseq r2, ip, r9, r2 │ │ │ │ + subseq r6, lr, r2, lsr #23 │ │ │ │ + @ instruction: 0x005e6a9c │ │ │ │ + subseq r6, lr, lr, ror #20 │ │ │ │ + subseq r6, lr, r0, ror sl │ │ │ │ + rsbeq r2, r2, r2, ror #19 │ │ │ │ + subseq r6, lr, r8, asr #20 │ │ │ │ + strhteq r2, [r2], #-154 @ 0xffffff66 │ │ │ │ + subseq r6, lr, r2, lsr sl │ │ │ │ + rsbeq r2, r2, r4, lsr #19 │ │ │ │ ldrdcc pc, [ip], r0 │ │ │ │ @ instruction: 0xf0402b00 │ │ │ │ ldrblt r8, [r0, #182]! @ 0xb6 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d0f8cc │ │ │ │ @ instruction: 0x2090f8d0 │ │ │ │ @@ -538405,23 +538405,23 @@ │ │ │ │ strb pc, [sl, sp, lsl #29]! @ │ │ │ │ ldrtmi r4, [r1], -ip, lsl #16 │ │ │ │ andcc r4, ip, r8, ror r4 │ │ │ │ stc2l 5, cr15, [r6, #984] @ 0x3d8 │ │ │ │ ldrbtmi r4, [r8], #-2058 @ 0xfffff7f6 │ │ │ │ mcr2 5, 4, pc, cr2, cr6, {7} @ │ │ │ │ svclt 0x0000e7df │ │ │ │ - subseq r6, lr, ip, lsl #19 │ │ │ │ - subseq r6, lr, r6, lsl #17 │ │ │ │ - subseq r6, lr, r8, asr r8 │ │ │ │ - subseq r6, lr, sl, asr r8 │ │ │ │ - rsbeq r2, r2, ip, asr #15 │ │ │ │ - subseq r6, lr, r2, lsr r8 │ │ │ │ - rsbeq r2, r2, r4, lsr #15 │ │ │ │ - subseq r6, lr, ip, lsl r8 │ │ │ │ - rsbeq r2, r2, lr, lsl #15 │ │ │ │ + @ instruction: 0x005e6994 │ │ │ │ + subseq r6, lr, lr, lsl #17 │ │ │ │ + subseq r6, lr, r0, ror #16 │ │ │ │ + subseq r6, lr, r2, ror #16 │ │ │ │ + ldrdeq r2, [r2], #-116 @ 0xffffff8c @ │ │ │ │ + subseq r6, lr, sl, lsr r8 │ │ │ │ + rsbeq r2, r2, ip, lsr #15 │ │ │ │ + subseq r6, lr, r4, lsr #16 │ │ │ │ + mlseq r2, r6, r7, r2 │ │ │ │ ldrblt r6, [r0, #-3459]! @ 0xfffff27d │ │ │ │ eorpl pc, r1, r3, asr r8 @ │ │ │ │ @ instruction: 0xf8533101 │ │ │ │ @ instruction: 0xf8536022 │ │ │ │ bl fea651d0 │ │ │ │ mrrcne 14, 0, r0, r1, cr5 │ │ │ │ eormi pc, r1, r3, asr r8 @ │ │ │ │ @@ -538441,15 +538441,15 @@ │ │ │ │ andcs sp, r1, lr, ror #23 │ │ │ │ andcs fp, r0, r0, ror sp │ │ │ │ svclt 0x0000bd70 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x0080f8cc │ │ │ │ - bcs 85f524 │ │ │ │ + bcs 85f524 │ │ │ │ @ instruction: 0xf8dfb097 │ │ │ │ pkhbtmi r3, r3, r8, lsl #20 │ │ │ │ sxtab16mi r4, sl, sl, ror #8 │ │ │ │ ldmdavs fp, {r0, r1, r4, r6, r7, fp, ip, lr} │ │ │ │ @ instruction: 0xf04f9315 │ │ │ │ blvs fe2e1dc0 │ │ │ │ movwcs fp, #6587 @ 0x19bb │ │ │ │ @@ -539091,55 +539091,55 @@ │ │ │ │ strcc lr, [r1], #-2030 @ 0xfffff812 │ │ │ │ @ instruction: 0xf73f45a0 │ │ │ │ ldrb sl, [r5, #-3354]! @ 0xfffff2e6 │ │ │ │ ldc 5, cr15, [r8, #956]! @ 0x3bc │ │ │ │ rsbeq sp, r7, r0, ror #16 │ │ │ │ @ instruction: 0x000011b8 │ │ │ │ rsbeq sp, r7, r8, lsr r8 │ │ │ │ - ldrsheq r6, [lr], #-100 @ 0xffffff9c │ │ │ │ - ldrsbeq r6, [lr], #-106 @ 0xffffff96 │ │ │ │ - subseq r6, lr, ip, ror r6 │ │ │ │ - subseq r6, lr, r8, asr r6 │ │ │ │ - subseq r6, lr, r8, lsl #11 │ │ │ │ - subseq r6, lr, sl, lsl r5 │ │ │ │ - ldrheq r6, [lr], #-74 @ 0xffffffb6 │ │ │ │ - @ instruction: 0x005e6498 │ │ │ │ - subseq r6, lr, r6, asr #7 │ │ │ │ - subseq r6, lr, r0, lsl #7 │ │ │ │ - subseq r6, lr, sl, ror #9 │ │ │ │ - subseq sp, sp, lr, lsr #7 │ │ │ │ - ldrsbeq sl, [lr], #-152 @ 0xffffff68 │ │ │ │ - @ instruction: 0x005dd39e │ │ │ │ - subseq r6, lr, r4, lsl r4 │ │ │ │ - subseq sp, sp, r8, asr r2 │ │ │ │ - subseq r6, lr, ip, lsl #7 │ │ │ │ - subseq sl, lr, r4, lsr #16 │ │ │ │ - @ instruction: 0x005e6396 │ │ │ │ - subseq r6, lr, r6, lsr #7 │ │ │ │ - subseq r6, lr, r8, lsr #2 │ │ │ │ - subseq r6, lr, lr, ror r2 │ │ │ │ - subseq r6, lr, r8, asr #5 │ │ │ │ - subseq sl, lr, r0, asr r7 │ │ │ │ - subseq sp, sp, r0, lsl r1 │ │ │ │ - subseq r6, lr, r8, asr #4 │ │ │ │ - subseq sl, lr, r0, ror #13 │ │ │ │ - subseq r6, lr, lr, asr #4 │ │ │ │ - subseq r6, lr, r8, lsl r2 │ │ │ │ - subseq r6, lr, r0, asr #1 │ │ │ │ - subseq r6, lr, lr, lsr r0 │ │ │ │ - subseq r5, lr, sl, asr #29 │ │ │ │ - rsbeq r1, r2, ip, lsr lr │ │ │ │ - ldrheq r5, [lr], #-228 @ 0xffffff1c │ │ │ │ - rsbeq r1, r2, r6, lsr #28 │ │ │ │ - @ instruction: 0x005e5e9e │ │ │ │ - rsbeq r1, r2, r0, lsl lr │ │ │ │ - subseq r5, lr, r8, lsl #29 │ │ │ │ - strdeq r1, [r2], #-218 @ 0xffffff26 @ │ │ │ │ - subseq r5, lr, r0, ror lr │ │ │ │ - rsbeq r1, r2, r2, ror #27 │ │ │ │ + ldrsheq r6, [lr], #-108 @ 0xffffff94 │ │ │ │ + subseq r6, lr, r2, ror #13 │ │ │ │ + subseq r6, lr, r4, lsl #13 │ │ │ │ + subseq r6, lr, r0, ror #12 │ │ │ │ + @ instruction: 0x005e6590 │ │ │ │ + subseq r6, lr, r2, lsr #10 │ │ │ │ + subseq r6, lr, r2, asr #9 │ │ │ │ + subseq r6, lr, r0, lsr #9 │ │ │ │ + subseq r6, lr, lr, asr #7 │ │ │ │ + subseq r6, lr, r8, lsl #7 │ │ │ │ + ldrsheq r6, [lr], #-66 @ 0xffffffbe │ │ │ │ + ldrheq sp, [sp], #-54 @ 0xffffffca │ │ │ │ + subseq sl, lr, r0, ror #19 │ │ │ │ + subseq sp, sp, r6, lsr #7 │ │ │ │ + subseq r6, lr, ip, lsl r4 │ │ │ │ + subseq sp, sp, r0, ror #4 │ │ │ │ + @ instruction: 0x005e6394 │ │ │ │ + subseq sl, lr, ip, lsr #16 │ │ │ │ + @ instruction: 0x005e639e │ │ │ │ + subseq r6, lr, lr, lsr #7 │ │ │ │ + subseq r6, lr, r0, lsr r1 │ │ │ │ + subseq r6, lr, r6, lsl #5 │ │ │ │ + ldrsbeq r6, [lr], #-32 @ 0xffffffe0 │ │ │ │ + subseq sl, lr, r8, asr r7 │ │ │ │ + subseq sp, sp, r8, lsl r1 │ │ │ │ + subseq r6, lr, r0, asr r2 │ │ │ │ + subseq sl, lr, r8, ror #13 │ │ │ │ + subseq r6, lr, r6, asr r2 │ │ │ │ + subseq r6, lr, r0, lsr #4 │ │ │ │ + subseq r6, lr, r8, asr #1 │ │ │ │ + subseq r6, lr, r6, asr #32 │ │ │ │ + ldrsbeq r5, [lr], #-226 @ 0xffffff1e │ │ │ │ + rsbeq r1, r2, r4, asr #28 │ │ │ │ + ldrheq r5, [lr], #-236 @ 0xffffff14 │ │ │ │ + rsbeq r1, r2, lr, lsr #28 │ │ │ │ + subseq r5, lr, r6, lsr #29 │ │ │ │ + rsbeq r1, r2, r8, lsl lr │ │ │ │ + @ instruction: 0x005e5e90 │ │ │ │ + rsbeq r1, r2, r2, lsl #28 │ │ │ │ + subseq r5, lr, r8, ror lr │ │ │ │ + rsbeq r1, r2, sl, ror #27 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl fed78e78 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strmi r0, [ip], -r8, ror #31 │ │ │ │ stmdavs r0, {r1, r7, ip, sp, pc} │ │ │ │ movwcs r2, #288 @ 0x120 │ │ │ │ ldrbcc pc, [pc, #79]! @ 221cdb @ │ │ │ │ @@ -539157,29 +539157,29 @@ │ │ │ │ stmdami r7, {r4, r5, r6, r8, sl, fp, ip, sp, pc} │ │ │ │ ldrbtmi r4, [r8], #-1585 @ 0xfffff9cf │ │ │ │ @ instruction: 0xf5f5300c │ │ │ │ stmdami r5, {r0, r1, r2, r5, r6, r7, r8, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf5f64478 │ │ │ │ strtmi pc, [r8], -r3, lsr #17 │ │ │ │ svclt 0x0000e7f1 │ │ │ │ - subseq r5, lr, lr, asr ip │ │ │ │ - subseq r5, lr, lr, asr ip │ │ │ │ - ldrdeq r1, [r2], #-176 @ 0xffffff50 @ │ │ │ │ + subseq r5, lr, r6, ror #24 │ │ │ │ + subseq r5, lr, r6, ror #24 │ │ │ │ + ldrdeq r1, [r2], #-184 @ 0xffffff48 @ │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ bl fed78ee8 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strdlt r0, [r3], r0 @ │ │ │ │ sbcspl pc, lr, #64, 4 │ │ │ │ tstcc ip, r5, lsl #22 │ │ │ │ ldrbtmi r9, [fp], #-512 @ 0xfffffe00 │ │ │ │ stccs 8, cr15, [r4], {81} @ 0x51 │ │ │ │ addseq r6, r2, r0, lsl #16 │ │ │ │ @ instruction: 0xf96cf5f3 │ │ │ │ stclt 0, cr11, [r0, #-12] │ │ │ │ - subseq r5, lr, sl, lsl #24 │ │ │ │ + subseq r5, lr, r2, lsl ip │ │ │ │ andcc r6, r2, r0, asr #16 │ │ │ │ andcs fp, r1, r8, lsl pc │ │ │ │ svclt 0x00004770 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00c8f8cc │ │ │ │ @@ -539299,19 +539299,19 @@ │ │ │ │ mrc2 5, 6, pc, cr0, cr5, {7} │ │ │ │ ldrbtmi r4, [r8], #-2057 @ 0xfffff7f7 │ │ │ │ @ instruction: 0xff8cf5f5 │ │ │ │ @ instruction: 0xe7cb69f1 │ │ │ │ mvnscc pc, #79 @ 0x4f │ │ │ │ cmnvs r3, r2, ror r8 │ │ │ │ svclt 0x0000e7e3 │ │ │ │ - ldrsheq r5, [lr], #-162 @ 0xffffff5e │ │ │ │ - subseq r3, ip, r0, asr #31 │ │ │ │ - subseq r5, lr, r6, lsl #21 │ │ │ │ - subseq r5, lr, r0, lsr sl │ │ │ │ - rsbeq r1, r2, r2, lsr #19 │ │ │ │ + ldrsheq r5, [lr], #-170 @ 0xffffff56 │ │ │ │ + subseq r3, ip, r8, asr #31 │ │ │ │ + subseq r5, lr, lr, lsl #21 │ │ │ │ + subseq r5, lr, r8, lsr sl │ │ │ │ + rsbeq r1, r2, sl, lsr #19 │ │ │ │ @ instruction: 0xf04f600a │ │ │ │ strdvs r3, [sl], #-47 @ 0xffffffd1 │ │ │ │ teqpeq pc, #3 @ p-variant is OBSOLETE │ │ │ │ andcs lr, r2, #3162112 @ 0x304000 │ │ │ │ andvs r6, sl, #-2147483646 @ 0x80000002 │ │ │ │ @ instruction: 0xf0029a00 │ │ │ │ b 12e2740 │ │ │ │ @@ -539350,15 +539350,15 @@ │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ mrsle r0, LR_svc │ │ │ │ andlt r2, r5, r1 │ │ │ │ @ instruction: 0xf5efbd30 │ │ │ │ svclt 0x0000ebb2 │ │ │ │ mlseq r7, r6, sl, ip │ │ │ │ @ instruction: 0x000011b8 │ │ │ │ - ldrsbeq r5, [lr], #-182 @ 0xffffff4a │ │ │ │ + ldrsbeq r5, [lr], #-190 @ 0xffffff42 │ │ │ │ rsbeq ip, r7, ip, asr sl │ │ │ │ ldrbmi lr, [r0, sp, lsr #18]! │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d8f8cc │ │ │ │ ldmdbmi r8!, {r3, r7, r9, sl, lr} │ │ │ │ blmi 1033a5c │ │ │ │ @@ -539415,21 +539415,21 @@ │ │ │ │ stc2l 5, cr15, [r8, #980]! @ 0x3d4 │ │ │ │ strtmi r4, [r1], -fp, lsl #16 │ │ │ │ @ instruction: 0xf5f54478 │ │ │ │ strb pc, [r5, r3, lsr #29]! @ │ │ │ │ bl ddf890 │ │ │ │ rsbeq ip, r7, r8, lsl sl │ │ │ │ @ instruction: 0x000011b8 │ │ │ │ - subseq r5, lr, r6, asr #22 │ │ │ │ - @ instruction: 0x005c3d9e │ │ │ │ - subseq r5, lr, lr, lsl #22 │ │ │ │ - subseq r3, ip, r6, ror #26 │ │ │ │ + subseq r5, lr, lr, asr #22 │ │ │ │ + subseq r3, ip, r6, lsr #27 │ │ │ │ + subseq r5, lr, r6, lsl fp │ │ │ │ + subseq r3, ip, lr, ror #26 │ │ │ │ rsbeq ip, r7, r0, ror r9 │ │ │ │ - ldrsbeq r5, [lr], #-168 @ 0xffffff58 │ │ │ │ - subseq r3, ip, r0, lsr sp │ │ │ │ + subseq r5, lr, r0, ror #21 │ │ │ │ + subseq r3, ip, r8, lsr sp │ │ │ │ mvnsmi lr, #737280 @ 0xb4000 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d8f8cc │ │ │ │ ldmib sp, {r0, r1, r7, ip, sp, pc}^ │ │ │ │ orrlt r5, r5, #167772160 @ 0xa000000 │ │ │ │ @ instruction: 0x460e4698 │ │ │ │ @@ -539480,18 +539480,18 @@ │ │ │ │ @ instruction: 0xf5f5300c │ │ │ │ stmdami r8, {r0, r2, r5, r6, r8, sl, fp, ip, sp, lr, pc} │ │ │ │ ldrbtmi r9, [r8], #-2305 @ 0xfffff6ff │ │ │ │ mcr2 5, 1, pc, cr0, cr5, {7} @ │ │ │ │ ldrmi r9, [r8], -r1, lsl #22 │ │ │ │ pop {r0, r1, ip, sp, pc} │ │ │ │ svclt 0x000083f0 │ │ │ │ - subseq r5, lr, lr, lsr sl │ │ │ │ - @ instruction: 0x005c3c96 │ │ │ │ - ldrsbeq r5, [lr], #-146 @ 0xffffff6e │ │ │ │ - subseq r3, ip, sl, lsr #24 │ │ │ │ + subseq r5, lr, r6, asr #20 │ │ │ │ + @ instruction: 0x005c3c9e │ │ │ │ + ldrsbeq r5, [lr], #-154 @ 0xffffff66 │ │ │ │ + subseq r3, ip, r2, lsr ip │ │ │ │ ldrbmi lr, [r0, sp, lsr #18]! │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ blhi 2dd6b0 >::_M_default_append(unsigned int)@@Base+0x5aaec> │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d0f8cc │ │ │ │ blhi 125dcc8 │ │ │ │ strmi fp, [r1], r2, lsl #1 │ │ │ │ @@ -539588,26 +539588,26 @@ │ │ │ │ @ instruction: 0xf5f5300c │ │ │ │ ldmdami r1, {r0, r2, r3, r7, sl, fp, ip, sp, lr, pc} │ │ │ │ ldrbtmi r4, [r8], #-1569 @ 0xfffff9df │ │ │ │ stc2l 5, cr15, [r8, #-980] @ 0xfffffc2c │ │ │ │ strmi lr, [r5], -r6, lsl #15 │ │ │ │ ldrb r4, [r3, -lr, lsl #12]! │ │ │ │ ... │ │ │ │ - ldrheq r0, [ip], #-150 @ 0xffffff6a │ │ │ │ - ldrheq r0, [ip], #-146 @ 0xffffff6e │ │ │ │ - subseq r0, ip, lr, lsr r9 │ │ │ │ - subseq r5, lr, sl, lsl #17 │ │ │ │ - subseq r3, ip, r2, ror #21 │ │ │ │ - subseq r5, lr, r0, ror r8 │ │ │ │ - subseq r3, ip, r8, asr #21 │ │ │ │ - subseq r5, lr, lr, asr #16 │ │ │ │ - subseq r3, ip, r6, lsr #21 │ │ │ │ - ldrsbeq r0, [ip], #-134 @ 0xffffff7a │ │ │ │ - subseq r5, lr, r2, lsr #16 │ │ │ │ - subseq r3, ip, sl, ror sl │ │ │ │ + ldrheq r0, [ip], #-158 @ 0xffffff62 │ │ │ │ + ldrheq r0, [ip], #-154 @ 0xffffff66 │ │ │ │ + subseq r0, ip, r6, asr #18 │ │ │ │ + @ instruction: 0x005e5892 │ │ │ │ + subseq r3, ip, sl, ror #21 │ │ │ │ + subseq r5, lr, r8, ror r8 │ │ │ │ + ldrsbeq r3, [ip], #-160 @ 0xffffff60 │ │ │ │ + subseq r5, lr, r6, asr r8 │ │ │ │ + subseq r3, ip, lr, lsr #21 │ │ │ │ + ldrsbeq r0, [ip], #-142 @ 0xffffff72 │ │ │ │ + subseq r5, lr, sl, lsr #16 │ │ │ │ + subseq r3, ip, r2, lsl #21 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ blhi 35d884 >::_M_default_append(unsigned int)@@Base+0xdacc0> │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00a0f8cc │ │ │ │ @ instruction: 0x5634f8df │ │ │ │ @ instruction: 0xf8dfb08b │ │ │ │ @@ -539978,15 +539978,15 @@ │ │ │ │ @ instruction: 0xf5f54478 │ │ │ │ ldrb pc, [r2, #-2623]! @ 0xfffff5c1 @ │ │ │ │ vst1.8 {d20-d22}, [pc :128], r0 │ │ │ │ vshl.u8 , q3, q9 │ │ │ │ blmi 1261dc0 │ │ │ │ stmdbge r8, {r1, r4, r5, r6, r7} │ │ │ │ strls r4, [r0], #-1147 @ 0xfffffb85 │ │ │ │ - blx 86017a │ │ │ │ + blx 86017a │ │ │ │ bls 3dc49c │ │ │ │ andsvs r2, r3, r1, lsl #6 │ │ │ │ @ instruction: 0xf5eee5cb │ │ │ │ ldmdami sl!, {r1, r3, r4, r5, r7, r9, sl, fp, sp, lr, pc} │ │ │ │ @ instruction: 0xf04f4649 │ │ │ │ ldrbtmi r3, [r8], #-2559 @ 0xfffff601 │ │ │ │ @ instruction: 0xf5f5300c │ │ │ │ @@ -540005,56 +540005,56 @@ │ │ │ │ andcc r4, ip, r8, ror r4 │ │ │ │ @ instruction: 0xf948f5f5 │ │ │ │ strbmi r4, [r9], -sp, lsr #16 │ │ │ │ @ instruction: 0xf5f54478 │ │ │ │ ldr pc, [r6, #-2563]! @ 0xfffff5fd │ │ │ │ rsbeq ip, r7, ip, lsr #12 │ │ │ │ @ instruction: 0x000011b8 │ │ │ │ - subseq r5, lr, sl, lsr #14 │ │ │ │ - subseq r3, ip, r0, lsl #19 │ │ │ │ + subseq r5, lr, r2, lsr r7 │ │ │ │ + subseq r3, ip, r8, lsl #19 │ │ │ │ rsbeq ip, r7, sl, lsl #11 │ │ │ │ - subseq r5, lr, r2, asr #13 │ │ │ │ - subseq r5, lr, sl, lsr #12 │ │ │ │ - subseq r5, lr, r6, asr #11 │ │ │ │ - subseq r3, ip, ip, lsl r8 │ │ │ │ - subseq r5, lr, r6, lsr #11 │ │ │ │ - ldrsheq r3, [ip], #-124 @ 0xffffff84 │ │ │ │ - subseq r5, lr, r2, lsr #10 │ │ │ │ - subseq r3, ip, sl, ror r7 │ │ │ │ - subseq r5, lr, r6, ror #9 │ │ │ │ - subseq r3, ip, lr, lsr r7 │ │ │ │ - subseq r5, lr, r8, lsl #9 │ │ │ │ - @ instruction: 0x005e549a │ │ │ │ - subseq r5, lr, lr, asr r4 │ │ │ │ - ldrheq r3, [ip], #-102 @ 0xffffff9a │ │ │ │ - subseq r5, lr, r2, asr #8 │ │ │ │ - @ instruction: 0x005c369a │ │ │ │ - subseq r5, lr, r8, lsr #8 │ │ │ │ - subseq r3, ip, r0, lsl #13 │ │ │ │ - subseq r5, lr, r4, ror #7 │ │ │ │ - subseq r5, lr, lr, ror #7 │ │ │ │ - subseq r3, ip, r6, asr #12 │ │ │ │ - subseq r5, lr, ip, lsl #7 │ │ │ │ - subseq r5, lr, lr, ror #6 │ │ │ │ - subseq r3, ip, r6, asr #11 │ │ │ │ - subseq r5, lr, ip, lsl #6 │ │ │ │ - subseq r3, ip, r4, ror #10 │ │ │ │ - subseq r5, lr, lr, lsr #5 │ │ │ │ - subseq r3, ip, r6, lsl #10 │ │ │ │ - subseq r5, lr, r4, ror r2 │ │ │ │ - ldrsbeq r3, [ip], #-66 @ 0xffffffbe │ │ │ │ - subseq r5, lr, r0, lsl r2 │ │ │ │ - subseq r3, ip, r8, ror #8 │ │ │ │ - subseq r5, lr, ip, asr #3 │ │ │ │ - subseq r5, lr, lr, asr #3 │ │ │ │ - subseq r3, ip, r4, lsr #8 │ │ │ │ - ldrheq r5, [lr], #-18 @ 0xffffffee │ │ │ │ - subseq r3, ip, sl, lsl #8 │ │ │ │ - @ instruction: 0x005e5198 │ │ │ │ - ldrsheq r3, [ip], #-48 @ 0xffffffd0 │ │ │ │ + subseq r5, lr, sl, asr #13 │ │ │ │ + subseq r5, lr, r2, lsr r6 │ │ │ │ + subseq r5, lr, lr, asr #11 │ │ │ │ + subseq r3, ip, r4, lsr #16 │ │ │ │ + subseq r5, lr, lr, lsr #11 │ │ │ │ + subseq r3, ip, r4, lsl #16 │ │ │ │ + subseq r5, lr, sl, lsr #10 │ │ │ │ + subseq r3, ip, r2, lsl #15 │ │ │ │ + subseq r5, lr, lr, ror #9 │ │ │ │ + subseq r3, ip, r6, asr #14 │ │ │ │ + @ instruction: 0x005e5490 │ │ │ │ + subseq r5, lr, r2, lsr #9 │ │ │ │ + subseq r5, lr, r6, ror #8 │ │ │ │ + ldrheq r3, [ip], #-110 @ 0xffffff92 │ │ │ │ + subseq r5, lr, sl, asr #8 │ │ │ │ + subseq r3, ip, r2, lsr #13 │ │ │ │ + subseq r5, lr, r0, lsr r4 │ │ │ │ + subseq r3, ip, r8, lsl #13 │ │ │ │ + subseq r5, lr, ip, ror #7 │ │ │ │ + ldrsheq r5, [lr], #-54 @ 0xffffffca │ │ │ │ + subseq r3, ip, lr, asr #12 │ │ │ │ + @ instruction: 0x005e5394 │ │ │ │ + subseq r5, lr, r6, ror r3 │ │ │ │ + subseq r3, ip, lr, asr #11 │ │ │ │ + subseq r5, lr, r4, lsl r3 │ │ │ │ + subseq r3, ip, ip, ror #10 │ │ │ │ + ldrheq r5, [lr], #-38 @ 0xffffffda │ │ │ │ + subseq r3, ip, lr, lsl #10 │ │ │ │ + subseq r5, lr, ip, ror r2 │ │ │ │ + ldrsbeq r3, [ip], #-74 @ 0xffffffb6 │ │ │ │ + subseq r5, lr, r8, lsl r2 │ │ │ │ + subseq r3, ip, r0, ror r4 │ │ │ │ + ldrsbeq r5, [lr], #-20 @ 0xffffffec │ │ │ │ + ldrsbeq r5, [lr], #-22 @ 0xffffffea │ │ │ │ + subseq r3, ip, ip, lsr #8 │ │ │ │ + ldrheq r5, [lr], #-26 @ 0xffffffe6 │ │ │ │ + subseq r3, ip, r2, lsl r4 │ │ │ │ + subseq r5, lr, r0, lsr #3 │ │ │ │ + ldrsheq r3, [ip], #-56 @ 0xffffffc8 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ blhi 45df80 │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x0020f8cc │ │ │ │ strmi fp, [r4], -r7, lsr #1 │ │ │ │ blhi 125e59c │ │ │ │ @@ -540487,30 +540487,30 @@ │ │ │ │ vsqrt.f64 d16, d0 │ │ │ │ @ instruction: 0xf67ffa10 │ │ │ │ stmdals sp, {r0, r8, sl, fp, sp, pc} │ │ │ │ cdp2 2, 3, cr15, cr0, cr4, {0} │ │ │ │ addsmi r9, r8, #15360 @ 0x3c00 │ │ │ │ orrsmi r9, r9, r0, lsl fp │ │ │ │ mcrge 6, 6, pc, cr5, cr15, {7} @ │ │ │ │ - blls 85c57c │ │ │ │ + blls 85c57c │ │ │ │ @ instruction: 0xe626601d │ │ │ │ ldmdals r9, {r0, r1, r3, r5, r9, sl, lr} │ │ │ │ vsubl.s32 q1, d12, d0 │ │ │ │ movwcs pc, #2317 @ 0x90d @ │ │ │ │ ldrbt r9, [sl], -r3, lsr #6 │ │ │ │ @ instruction: 0x46399b3c │ │ │ │ @ instruction: 0x46589a12 │ │ │ │ @ instruction: 0xf383fab3 │ │ │ │ movwls r0, #2395 @ 0x95b │ │ │ │ @ instruction: 0xf7fe4653 │ │ │ │ stmdacs r1, {r0, r3, r8, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ bicshi pc, r5, r0, asr #32 │ │ │ │ movwcs r9, #2584 @ 0xa18 │ │ │ │ andsvs r9, r3, r3, lsr #32 │ │ │ │ - bls 85ca0c │ │ │ │ + bls 85ca0c │ │ │ │ strcs r2, [r0, #-768] @ 0xfffffd00 │ │ │ │ blls 113b234 │ │ │ │ @ instruction: 0xf0002b00 │ │ │ │ blls 1143800 │ │ │ │ bls 6b4ad8 │ │ │ │ blx feef4b58 │ │ │ │ ldmdbeq fp, {r0, r1, r7, r8, r9, ip, sp, lr, pc}^ │ │ │ │ @@ -540574,15 +540574,15 @@ │ │ │ │ vadd.i8 d9, d4, d13 │ │ │ │ adcmi pc, r0, #8640 @ 0x21c0 │ │ │ │ tsteq fp, r1, ror fp │ │ │ │ blls b19cc8 │ │ │ │ cmnle r3, r0, lsl #22 │ │ │ │ ldmdblt r3, {r0, r3, r4, r5, r8, r9, fp, ip, pc} │ │ │ │ blcs 249f8c │ │ │ │ - blls 8578d0 │ │ │ │ + blls 8578d0 │ │ │ │ movwls r2, #45312 @ 0xb100 │ │ │ │ blne 149edc8 │ │ │ │ vmov.32 r9, d0[1] │ │ │ │ movwls r0, #43848 @ 0xab48 │ │ │ │ movwls r9, #39698 @ 0x9b12 │ │ │ │ movwls r9, #27452 @ 0x6b3c │ │ │ │ teqcs sl, #3620864 @ 0x374000 │ │ │ │ @@ -540773,62 +540773,62 @@ │ │ │ │ @ instruction: 0xf04f4835 │ │ │ │ ldrbtmi r3, [r8], #-511 @ 0xfffffe01 │ │ │ │ stc2 5, cr15, [r6], {244} @ 0xf4 │ │ │ │ @ instruction: 0xf5eee7a8 │ │ │ │ svclt 0x0000e892 │ │ │ │ rsbeq fp, r7, r8, lsl pc │ │ │ │ @ instruction: 0x000011b8 │ │ │ │ - subseq r5, lr, r6, asr r0 │ │ │ │ - subseq r5, lr, r8, lsl r0 │ │ │ │ - subseq r3, ip, lr, ror #4 │ │ │ │ + subseq r5, lr, lr, asr r0 │ │ │ │ + subseq r5, lr, r0, lsr #32 │ │ │ │ + subseq r3, ip, r6, ror r2 │ │ │ │ rsbeq fp, r7, r8, ror lr │ │ │ │ - subseq r4, lr, lr, asr #29 │ │ │ │ - subseq r3, ip, r4, lsr #2 │ │ │ │ - subseq r4, lr, lr, lsr #29 │ │ │ │ - subseq r3, ip, r4, lsl #2 │ │ │ │ - subseq r4, lr, ip, lsl #29 │ │ │ │ - subseq r3, ip, r2, ror #1 │ │ │ │ - subseq r4, lr, sl, asr #28 │ │ │ │ - subseq r3, ip, r0, lsr #1 │ │ │ │ - subseq r4, lr, r8, ror #27 │ │ │ │ - subseq r3, ip, lr, lsr r0 │ │ │ │ - subseq r4, lr, r6, asr #27 │ │ │ │ - subseq r3, ip, ip, lsl r0 │ │ │ │ - ldrheq r4, [lr], #-204 @ 0xffffff34 │ │ │ │ - subseq r4, lr, r4, lsr #24 │ │ │ │ - @ instruction: 0x005e4a90 │ │ │ │ - subseq r4, lr, r0, lsr #21 │ │ │ │ - subseq r4, lr, r2, asr #20 │ │ │ │ - subseq r4, lr, lr, lsr #18 │ │ │ │ - @ instruction: 0x005e479a │ │ │ │ - ldrsheq r2, [ip], #-146 @ 0xffffff6e │ │ │ │ - subseq r4, lr, ip, lsl #14 │ │ │ │ - subseq r2, ip, r4, ror #18 │ │ │ │ - ldrsheq r4, [lr], #-96 @ 0xffffffa0 │ │ │ │ - subseq r2, ip, r0, asr r9 │ │ │ │ - ldrheq r4, [lr], #-102 @ 0xffffff9a │ │ │ │ - subseq r2, ip, lr, lsl #18 │ │ │ │ - subseq r4, lr, r8, lsl #13 │ │ │ │ - subseq r2, ip, r0, ror #17 │ │ │ │ - subseq r4, lr, r8, ror #12 │ │ │ │ - subseq r2, ip, r0, asr #17 │ │ │ │ - subseq r4, lr, ip, asr #12 │ │ │ │ - subseq r2, ip, r2, lsr #17 │ │ │ │ - subseq r4, lr, ip, lsr #12 │ │ │ │ - subseq r2, ip, r2, lsl #17 │ │ │ │ - subseq r4, lr, lr, lsl #12 │ │ │ │ - subseq r2, ip, r6, ror #16 │ │ │ │ - ldrsheq r4, [lr], #-82 @ 0xffffffae │ │ │ │ - subseq r2, ip, r8, asr #16 │ │ │ │ - ldrsbeq r4, [lr], #-84 @ 0xffffffac │ │ │ │ - subseq r2, ip, sl, lsr #16 │ │ │ │ - ldrheq r4, [lr], #-90 @ 0xffffffa6 │ │ │ │ - subseq r2, ip, r0, lsl r8 │ │ │ │ - subseq r4, lr, r0, lsr #11 │ │ │ │ - ldrsheq r2, [ip], #-118 @ 0xffffff8a │ │ │ │ + ldrsbeq r4, [lr], #-230 @ 0xffffff1a │ │ │ │ + subseq r3, ip, ip, lsr #2 │ │ │ │ + ldrheq r4, [lr], #-230 @ 0xffffff1a │ │ │ │ + subseq r3, ip, ip, lsl #2 │ │ │ │ + @ instruction: 0x005e4e94 │ │ │ │ + subseq r3, ip, sl, ror #1 │ │ │ │ + subseq r4, lr, r2, asr lr │ │ │ │ + subseq r3, ip, r8, lsr #1 │ │ │ │ + ldrsheq r4, [lr], #-208 @ 0xffffff30 │ │ │ │ + subseq r3, ip, r6, asr #32 │ │ │ │ + subseq r4, lr, lr, asr #27 │ │ │ │ + subseq r3, ip, r4, lsr #32 │ │ │ │ + subseq r4, lr, r4, asr #25 │ │ │ │ + subseq r4, lr, ip, lsr #24 │ │ │ │ + @ instruction: 0x005e4a98 │ │ │ │ + subseq r4, lr, r8, lsr #21 │ │ │ │ + subseq r4, lr, sl, asr #20 │ │ │ │ + subseq r4, lr, r6, lsr r9 │ │ │ │ + subseq r4, lr, r2, lsr #15 │ │ │ │ + ldrsheq r2, [ip], #-154 @ 0xffffff66 │ │ │ │ + subseq r4, lr, r4, lsl r7 │ │ │ │ + subseq r2, ip, ip, ror #18 │ │ │ │ + ldrsheq r4, [lr], #-104 @ 0xffffff98 │ │ │ │ + subseq r2, ip, r8, asr r9 │ │ │ │ + ldrheq r4, [lr], #-110 @ 0xffffff92 │ │ │ │ + subseq r2, ip, r6, lsl r9 │ │ │ │ + @ instruction: 0x005e4690 │ │ │ │ + subseq r2, ip, r8, ror #17 │ │ │ │ + subseq r4, lr, r0, ror r6 │ │ │ │ + subseq r2, ip, r8, asr #17 │ │ │ │ + subseq r4, lr, r4, asr r6 │ │ │ │ + subseq r2, ip, sl, lsr #17 │ │ │ │ + subseq r4, lr, r4, lsr r6 │ │ │ │ + subseq r2, ip, sl, lsl #17 │ │ │ │ + subseq r4, lr, r6, lsl r6 │ │ │ │ + subseq r2, ip, lr, ror #16 │ │ │ │ + ldrsheq r4, [lr], #-90 @ 0xffffffa6 │ │ │ │ + subseq r2, ip, r0, asr r8 │ │ │ │ + ldrsbeq r4, [lr], #-92 @ 0xffffffa4 │ │ │ │ + subseq r2, ip, r2, lsr r8 │ │ │ │ + subseq r4, lr, r2, asr #11 │ │ │ │ + subseq r2, ip, r8, lsl r8 │ │ │ │ + subseq r4, lr, r8, lsr #11 │ │ │ │ + ldrsheq r2, [ip], #-126 @ 0xffffff82 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ blhi 4deb98 │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x0000f8cc │ │ │ │ strmi r4, [r0], r4, lsl #12 │ │ │ │ bleq 61a70 │ │ │ │ @@ -541050,15 +541050,15 @@ │ │ │ │ svcne 0x00024613 │ │ │ │ movwcs r4, #1691 @ 0x69b │ │ │ │ svccc 0x0004f842 │ │ │ │ addsmi r3, r9, #67108864 @ 0x4000000 │ │ │ │ blls 5d824c │ │ │ │ andcs r4, r0, #1048576 @ 0x100000 │ │ │ │ vmlal.s32 , d11, d10 │ │ │ │ - blls 862d2c │ │ │ │ + blls 862d2c │ │ │ │ blcc 248e9c │ │ │ │ svclt 0x0018941b │ │ │ │ tstls sl, #67108864 @ 0x4000000 │ │ │ │ tstls r9, #0, 6 │ │ │ │ blls 5b52f8 │ │ │ │ svclt 0x00d842ab │ │ │ │ ldcle 6, cr4, [r1, #-176]! @ 0xffffff50 │ │ │ │ @@ -541136,15 +541136,15 @@ │ │ │ │ @ instruction: 0xffc8f310 │ │ │ │ @ instruction: 0xf0402801 │ │ │ │ @ instruction: 0x46508334 │ │ │ │ stc2l 3, cr15, [r4, #108] @ 0x6c │ │ │ │ @ instruction: 0xf0402801 │ │ │ │ blls ac483c │ │ │ │ @ instruction: 0xf0402b00 │ │ │ │ - blls 883fb8 │ │ │ │ + blls 883fb8 │ │ │ │ movwcc r9, #6423 @ 0x1917 │ │ │ │ @ instruction: 0x46189319 │ │ │ │ stc 5, cr15, [r2], #948 @ 0x3b4 │ │ │ │ stmdbcs r0, {r1, r2, r3, r8, r9, fp, ip, pc} │ │ │ │ sbchi pc, r4, r0, asr #32 │ │ │ │ vhsub.u8 d20, d16, d19 │ │ │ │ cdp 3, 0, cr8, cr7, cr2, {0} │ │ │ │ @@ -541280,15 +541280,15 @@ │ │ │ │ @ instruction: 0xf8539b23 │ │ │ │ blcs 22fe78 │ │ │ │ stmdbls r1!, {r0, r2, r4, r5, r6, r7, r8, ip, lr, pc} │ │ │ │ @ instruction: 0xf8519318 │ │ │ │ ldmvs r0, {r1, r5, sp}^ │ │ │ │ blx 2160540 │ │ │ │ @ instruction: 0xf5ee4631 │ │ │ │ - blls 85e4a8 │ │ │ │ + blls 85e4a8 │ │ │ │ rscle r2, r8, r0, lsl #16 │ │ │ │ ldrbmi r9, [r0], -r4, lsr #20 │ │ │ │ bls a7a358 │ │ │ │ eorne pc, r1, r2, asr r8 @ │ │ │ │ stmib sp, {r1, r5, r9, fp, ip, pc}^ │ │ │ │ movwls r3, #1793 @ 0x701 │ │ │ │ stc2l 2, cr15, [r6, #-952] @ 0xfffffc48 │ │ │ │ @@ -541596,77 +541596,77 @@ │ │ │ │ ldc2l 5, cr15, [ip], {243} @ 0xf3 │ │ │ │ @ instruction: 0xf04f4843 │ │ │ │ ldrbtmi r3, [r8], #-511 @ 0xfffffe01 │ │ │ │ ldc2 5, cr15, [r6, #972] @ 0x3cc │ │ │ │ svclt 0x0000e7e0 │ │ │ │ rsbeq fp, r7, r4, lsl r3 │ │ │ │ @ instruction: 0x000011b8 │ │ │ │ - ldrsbeq r4, [lr], #-74 @ 0xffffffb6 │ │ │ │ - subseq r4, lr, sl, asr r4 │ │ │ │ - ldrheq r2, [ip], #-96 @ 0xffffffa0 │ │ │ │ - subseq r4, lr, lr, lsr r4 │ │ │ │ - @ instruction: 0x005c2694 │ │ │ │ + subseq r4, lr, r2, ror #9 │ │ │ │ + subseq r4, lr, r2, ror #8 │ │ │ │ + ldrheq r2, [ip], #-104 @ 0xffffff98 │ │ │ │ + subseq r4, lr, r6, asr #8 │ │ │ │ + @ instruction: 0x005c269c │ │ │ │ mlseq r7, lr, r2, fp │ │ │ │ - subseq r4, lr, r0, ror r4 │ │ │ │ - subseq r4, lr, r8, ror #7 │ │ │ │ - subseq r2, ip, lr, lsr r6 │ │ │ │ - subseq r4, lr, sl, asr #8 │ │ │ │ - subseq r4, lr, sl, asr #8 │ │ │ │ - subseq r4, lr, r2, lsr #7 │ │ │ │ - ldrsheq r2, [ip], #-88 @ 0xffffffa8 │ │ │ │ - subseq r4, lr, r4, lsl #7 │ │ │ │ - ldrsbeq r2, [ip], #-90 @ 0xffffffa6 │ │ │ │ - subseq r4, lr, r0, asr r2 │ │ │ │ - @ instruction: 0x005e4192 │ │ │ │ - subseq r2, ip, r8, ror #7 │ │ │ │ - subseq r4, lr, ip, lsr r1 │ │ │ │ - subseq r4, lr, lr, rrx │ │ │ │ - subseq r2, ip, r4, asr #5 │ │ │ │ - subseq r3, lr, r8, lsr #29 │ │ │ │ - ldrsheq r2, [ip], #-14 │ │ │ │ - subseq r3, lr, r4, ror #28 │ │ │ │ - ldrheq r2, [ip], #-10 │ │ │ │ - subseq r3, lr, r6, asr #28 │ │ │ │ - @ instruction: 0x005c209c │ │ │ │ - subseq r3, lr, r0, lsl lr │ │ │ │ - subseq r2, ip, r6, rrx │ │ │ │ - subseq r3, lr, lr, ror #27 │ │ │ │ - subseq r2, ip, r4, asr #32 │ │ │ │ - subseq r2, ip, ip, lsl #5 │ │ │ │ - subseq r3, lr, ip, lsl sp │ │ │ │ - subseq r1, ip, r2, ror pc │ │ │ │ - ldrsheq r3, [lr], #-202 @ 0xffffff36 │ │ │ │ - subseq r1, ip, r0, asr pc │ │ │ │ - subseq r3, lr, ip, lsr #25 │ │ │ │ - subseq r1, ip, r2, lsl #30 │ │ │ │ - subseq r3, lr, ip, asr #24 │ │ │ │ - ldrsbeq r3, [lr], #-206 @ 0xffffff32 │ │ │ │ - subseq r3, lr, r8, asr fp │ │ │ │ - ldrheq r1, [ip], #-208 @ 0xffffff30 │ │ │ │ - subseq r3, lr, ip, lsr sl │ │ │ │ - subseq r3, lr, r8, ror #19 │ │ │ │ - subseq r1, ip, r0, asr #24 │ │ │ │ - subseq r3, lr, r4, asr #19 │ │ │ │ - subseq r1, ip, ip, lsl ip │ │ │ │ - @ instruction: 0x005e3990 │ │ │ │ - subseq r1, ip, r8, ror #23 │ │ │ │ - subseq r3, lr, r2, ror r9 │ │ │ │ - subseq r1, ip, sl, asr #23 │ │ │ │ - subseq r3, lr, r4, asr r9 │ │ │ │ - subseq r1, ip, ip, lsr #23 │ │ │ │ - subseq r3, lr, r6, lsr r9 │ │ │ │ - subseq r1, ip, lr, lsl #23 │ │ │ │ - subseq r3, lr, r8, lsl r9 │ │ │ │ - subseq r1, ip, r0, ror fp │ │ │ │ - ldrsheq r3, [lr], #-140 @ 0xffffff74 │ │ │ │ - subseq r1, ip, r2, asr fp │ │ │ │ - ldrsbeq r3, [lr], #-140 @ 0xffffff74 │ │ │ │ - subseq r1, ip, r2, lsr fp │ │ │ │ - subseq r3, lr, r0, asr #17 │ │ │ │ - subseq r1, ip, r6, lsl fp │ │ │ │ + subseq r4, lr, r8, ror r4 │ │ │ │ + ldrsheq r4, [lr], #-48 @ 0xffffffd0 │ │ │ │ + subseq r2, ip, r6, asr #12 │ │ │ │ + subseq r4, lr, r2, asr r4 │ │ │ │ + subseq r4, lr, r2, asr r4 │ │ │ │ + subseq r4, lr, sl, lsr #7 │ │ │ │ + subseq r2, ip, r0, lsl #12 │ │ │ │ + subseq r4, lr, ip, lsl #7 │ │ │ │ + subseq r2, ip, r2, ror #11 │ │ │ │ + subseq r4, lr, r8, asr r2 │ │ │ │ + @ instruction: 0x005e419a │ │ │ │ + ldrsheq r2, [ip], #-48 @ 0xffffffd0 │ │ │ │ + subseq r4, lr, r4, asr #2 │ │ │ │ + subseq r4, lr, r6, ror r0 │ │ │ │ + subseq r2, ip, ip, asr #5 │ │ │ │ + ldrheq r3, [lr], #-224 @ 0xffffff20 │ │ │ │ + subseq r2, ip, r6, lsl #2 │ │ │ │ + subseq r3, lr, ip, ror #28 │ │ │ │ + subseq r2, ip, r2, asr #1 │ │ │ │ + subseq r3, lr, lr, asr #28 │ │ │ │ + subseq r2, ip, r4, lsr #1 │ │ │ │ + subseq r3, lr, r8, lsl lr │ │ │ │ + subseq r2, ip, lr, rrx │ │ │ │ + ldrsheq r3, [lr], #-214 @ 0xffffff2a │ │ │ │ + subseq r2, ip, ip, asr #32 │ │ │ │ + @ instruction: 0x005c2294 │ │ │ │ + subseq r3, lr, r4, lsr #26 │ │ │ │ + subseq r1, ip, sl, ror pc │ │ │ │ + subseq r3, lr, r2, lsl #26 │ │ │ │ + subseq r1, ip, r8, asr pc │ │ │ │ + ldrheq r3, [lr], #-196 @ 0xffffff3c │ │ │ │ + subseq r1, ip, sl, lsl #30 │ │ │ │ + subseq r3, lr, r4, asr ip │ │ │ │ + subseq r3, lr, r6, ror #25 │ │ │ │ + subseq r3, lr, r0, ror #22 │ │ │ │ + ldrheq r1, [ip], #-216 @ 0xffffff28 │ │ │ │ + subseq r3, lr, r4, asr #20 │ │ │ │ + ldrsheq r3, [lr], #-144 @ 0xffffff70 │ │ │ │ + subseq r1, ip, r8, asr #24 │ │ │ │ + subseq r3, lr, ip, asr #19 │ │ │ │ + subseq r1, ip, r4, lsr #24 │ │ │ │ + @ instruction: 0x005e3998 │ │ │ │ + ldrsheq r1, [ip], #-176 @ 0xffffff50 │ │ │ │ + subseq r3, lr, sl, ror r9 │ │ │ │ + ldrsbeq r1, [ip], #-178 @ 0xffffff4e │ │ │ │ + subseq r3, lr, ip, asr r9 │ │ │ │ + ldrheq r1, [ip], #-180 @ 0xffffff4c │ │ │ │ + subseq r3, lr, lr, lsr r9 │ │ │ │ + @ instruction: 0x005c1b96 │ │ │ │ + subseq r3, lr, r0, lsr #18 │ │ │ │ + subseq r1, ip, r8, ror fp │ │ │ │ + subseq r3, lr, r4, lsl #18 │ │ │ │ + subseq r1, ip, sl, asr fp │ │ │ │ + subseq r3, lr, r4, ror #17 │ │ │ │ + subseq r1, ip, sl, lsr fp │ │ │ │ + subseq r3, lr, r8, asr #17 │ │ │ │ + subseq r1, ip, lr, lsl fp │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl fed7b5f8 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fc0 │ │ │ │ addlt r2, ip, ip, lsr #8 │ │ │ │ strtcc pc, [r8], #-2271 @ 0xfffff721 │ │ │ │ ldrbtmi r4, [sl], #-1542 @ 0xfffff9fa │ │ │ │ @@ -541931,73 +541931,73 @@ │ │ │ │ svccc 0x00a00000 │ │ │ │ @ instruction: 0xffffffff │ │ │ │ svcvc 0x00efffff │ │ │ │ @ instruction: 0xffffffff │ │ │ │ @ instruction: 0xffefffff │ │ │ │ rsbeq sl, r7, r6, lsl #12 │ │ │ │ @ instruction: 0x000011b8 │ │ │ │ - subseq r3, lr, r0, asr r7 │ │ │ │ + subseq r3, lr, r8, asr r7 │ │ │ │ @ instruction: 0xfffff293 │ │ │ │ - subseq r3, lr, r6, lsl r8 │ │ │ │ - ldrheq r8, [fp], #-196 @ 0xffffff3c │ │ │ │ + subseq r3, lr, lr, lsl r8 │ │ │ │ + ldrheq r8, [fp], #-204 @ 0xffffff34 │ │ │ │ andeq r0, r0, sp, ror r5 │ │ │ │ - subseq r3, lr, lr, lsl r7 │ │ │ │ - subseq r1, ip, r6, ror r9 │ │ │ │ + subseq r3, lr, r6, lsr #14 │ │ │ │ + subseq r1, ip, lr, ror r9 │ │ │ │ rsbeq sl, r7, r4, lsl #11 │ │ │ │ - subseq r3, lr, sl, ror #13 │ │ │ │ - subseq r1, ip, r2, asr #18 │ │ │ │ + ldrsheq r3, [lr], #-98 @ 0xffffff9e │ │ │ │ + subseq r1, ip, sl, asr #18 │ │ │ │ @ instruction: 0xffffda9d │ │ │ │ - ldrheq r3, [lr], #-116 @ 0xffffff8c │ │ │ │ - ldrsheq r3, [lr], #-116 @ 0xffffff8c │ │ │ │ - @ instruction: 0x005e3694 │ │ │ │ - subseq r1, ip, ip, ror #17 │ │ │ │ - subseq r3, lr, sl, ror r6 │ │ │ │ - ldrsbeq r1, [ip], #-130 @ 0xffffff7e │ │ │ │ - @ instruction: 0x005e3794 │ │ │ │ - ldrsbeq r3, [lr], #-118 @ 0xffffff8a │ │ │ │ - ldrsbeq r3, [lr], #-118 @ 0xffffff8a │ │ │ │ - subseq r3, lr, r4, lsl r8 │ │ │ │ - subseq r3, lr, r2, lsl #12 │ │ │ │ - subseq r1, ip, sl, asr r8 │ │ │ │ - subseq r3, lr, r8, ror #11 │ │ │ │ - subseq r1, ip, r0, asr #16 │ │ │ │ - subseq r3, lr, sl, asr r8 │ │ │ │ - ldrsbeq r3, [lr], #-114 @ 0xffffff8e │ │ │ │ - subseq r3, lr, ip, lsr #11 │ │ │ │ - subseq r1, ip, r4, lsl #16 │ │ │ │ + ldrheq r3, [lr], #-124 @ 0xffffff84 │ │ │ │ + ldrsheq r3, [lr], #-124 @ 0xffffff84 │ │ │ │ + @ instruction: 0x005e369c │ │ │ │ + ldrsheq r1, [ip], #-132 @ 0xffffff7c │ │ │ │ + subseq r3, lr, r2, lsl #13 │ │ │ │ + ldrsbeq r1, [ip], #-138 @ 0xffffff76 │ │ │ │ + @ instruction: 0x005e379c │ │ │ │ + ldrsbeq r3, [lr], #-126 @ 0xffffff82 │ │ │ │ + ldrsbeq r3, [lr], #-126 @ 0xffffff82 │ │ │ │ + subseq r3, lr, ip, lsl r8 │ │ │ │ + subseq r3, lr, sl, lsl #12 │ │ │ │ + subseq r1, ip, r2, ror #16 │ │ │ │ + ldrsheq r3, [lr], #-80 @ 0xffffffb0 │ │ │ │ + subseq r1, ip, r8, asr #16 │ │ │ │ + subseq r3, lr, r2, ror #16 │ │ │ │ + ldrsbeq r3, [lr], #-122 @ 0xffffff86 │ │ │ │ + ldrheq r3, [lr], #-84 @ 0xffffffac │ │ │ │ + subseq r1, ip, ip, lsl #16 │ │ │ │ + @ instruction: 0x005e389e │ │ │ │ + subseq r3, lr, r6, lsr r8 │ │ │ │ + subseq r3, lr, r8, ror r5 │ │ │ │ + ldrsbeq r1, [ip], #-112 @ 0xffffff90 │ │ │ │ + subseq r3, lr, sl, asr r5 │ │ │ │ + ldrheq r1, [ip], #-112 @ 0xffffff90 │ │ │ │ + subseq r3, lr, r6, asr #17 │ │ │ │ + subseq r3, lr, r2, asr r8 │ │ │ │ + subseq r3, lr, ip, lsl r5 │ │ │ │ + subseq r1, ip, r4, ror r7 │ │ │ │ + ldrsheq r3, [lr], #-128 @ 0xffffff80 │ │ │ │ @ instruction: 0x005e3896 │ │ │ │ - subseq r3, lr, lr, lsr #16 │ │ │ │ - subseq r3, lr, r0, ror r5 │ │ │ │ - subseq r1, ip, r8, asr #15 │ │ │ │ - subseq r3, lr, r2, asr r5 │ │ │ │ - subseq r1, ip, r8, lsr #15 │ │ │ │ - ldrheq r3, [lr], #-142 @ 0xffffff72 │ │ │ │ - subseq r3, lr, sl, asr #16 │ │ │ │ - subseq r3, lr, r4, lsl r5 │ │ │ │ - subseq r1, ip, ip, ror #14 │ │ │ │ - subseq r3, lr, r8, ror #17 │ │ │ │ - subseq r3, lr, lr, lsl #17 │ │ │ │ - subseq r3, lr, ip, asr #9 │ │ │ │ - subseq r1, ip, r4, lsr #14 │ │ │ │ + ldrsbeq r3, [lr], #-68 @ 0xffffffbc │ │ │ │ + subseq r1, ip, ip, lsr #14 │ │ │ │ + subseq r3, lr, lr, lsr r9 │ │ │ │ + subseq r3, lr, r4, asr #17 │ │ │ │ + subseq r3, lr, lr, lsl #9 │ │ │ │ + subseq r1, ip, r6, ror #13 │ │ │ │ + subseq r3, lr, r8, lsl r9 │ │ │ │ subseq r3, lr, r6, lsr r9 │ │ │ │ - ldrheq r3, [lr], #-140 @ 0xffffff74 │ │ │ │ - subseq r3, lr, r6, lsl #9 │ │ │ │ - ldrsbeq r1, [ip], #-110 @ 0xffffff92 │ │ │ │ - subseq r3, lr, r0, lsl r9 │ │ │ │ - subseq r3, lr, lr, lsr #18 │ │ │ │ - subseq r3, lr, r2, asr #8 │ │ │ │ - @ instruction: 0x005c169a │ │ │ │ - subseq r3, lr, r0, lsl #18 │ │ │ │ - subseq r3, lr, ip, lsr r9 │ │ │ │ - ldrsheq r3, [lr], #-56 @ 0xffffffc8 │ │ │ │ - subseq r1, ip, r0, asr r6 │ │ │ │ - subseq r3, lr, lr, lsl r9 │ │ │ │ - subseq r3, lr, r6, asr r9 │ │ │ │ - ldrheq r3, [lr], #-48 @ 0xffffffd0 │ │ │ │ - subseq r1, ip, r8, lsl #12 │ │ │ │ + subseq r3, lr, sl, asr #8 │ │ │ │ + subseq r1, ip, r2, lsr #13 │ │ │ │ + subseq r3, lr, r8, lsl #18 │ │ │ │ + subseq r3, lr, r4, asr #18 │ │ │ │ + subseq r3, lr, r0, lsl #8 │ │ │ │ + subseq r1, ip, r8, asr r6 │ │ │ │ + subseq r3, lr, r6, lsr #18 │ │ │ │ + subseq r3, lr, lr, asr r9 │ │ │ │ + ldrheq r3, [lr], #-56 @ 0xffffffc8 │ │ │ │ + subseq r1, ip, r0, lsl r6 │ │ │ │ movwcs r4, #2600 @ 0xa28 │ │ │ │ stmib sp, {r3, r5, r8, fp, lr}^ │ │ │ │ ldrbtmi r3, [sl], #-769 @ 0xfffffcff │ │ │ │ @ instruction: 0xf1059000 │ │ │ │ ldc 3, cr0, [pc, #288] @ 224a54 │ │ │ │ ldrbtmi r2, [r9], #-2846 @ 0xfffff4e2 │ │ │ │ blne 9dffb8 │ │ │ │ @@ -542030,22 +542030,22 @@ │ │ │ │ @ instruction: 0xf5f34478 │ │ │ │ strb pc, [sp, #-2613]! @ 0xfffff5cb @ │ │ │ │ @ instruction: 0xffffffff │ │ │ │ svcvc 0x00efffff │ │ │ │ @ instruction: 0xffffffff │ │ │ │ @ instruction: 0xffefffff │ │ │ │ ... │ │ │ │ - subseq r3, lr, r2, lsl r8 │ │ │ │ - subseq r3, lr, lr, asr #16 │ │ │ │ - subseq r3, lr, r2, asr #4 │ │ │ │ - @ instruction: 0x005c149a │ │ │ │ - subseq r3, lr, lr, lsl r8 │ │ │ │ - subseq r3, lr, ip, ror r8 │ │ │ │ - ldrsheq r3, [lr], #-28 @ 0xffffffe4 │ │ │ │ - subseq r1, ip, r4, asr r4 │ │ │ │ + subseq r3, lr, sl, lsl r8 │ │ │ │ + subseq r3, lr, r6, asr r8 │ │ │ │ + subseq r3, lr, sl, asr #4 │ │ │ │ + subseq r1, ip, r2, lsr #9 │ │ │ │ + subseq r3, lr, r6, lsr #16 │ │ │ │ + subseq r3, lr, r4, lsl #17 │ │ │ │ + subseq r3, lr, r4, lsl #4 │ │ │ │ + subseq r1, ip, ip, asr r4 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ bl fed7bbec │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strdlt r0, [r3], r0 @ │ │ │ │ ldc2l 7, cr15, [ip], #1020 @ 0x3fc │ │ │ │ stmdacs r1, {r0, r1, r9, sl, lr} │ │ │ │ ldrmi sp, [r8], -r2, lsl #2 │ │ │ │ @@ -542055,16 +542055,16 @@ │ │ │ │ andcc r4, ip, r8, ror r4 │ │ │ │ @ instruction: 0xf940f5f3 │ │ │ │ stmdbls r1, {r0, r2, fp, lr} │ │ │ │ @ instruction: 0xf5f34478 │ │ │ │ blls 2a320c >::_M_default_append(unsigned int)@@Base+0x20648> │ │ │ │ andlt r4, r3, r8, lsl r6 │ │ │ │ svclt 0x0000bd00 │ │ │ │ - subseq r3, lr, r8, lsl #3 │ │ │ │ - subseq r1, ip, r0, ror #7 │ │ │ │ + @ instruction: 0x005e3190 │ │ │ │ + subseq r1, ip, r8, ror #7 │ │ │ │ mvnsmi lr, sp, lsr #18 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x0098f8cc │ │ │ │ addslt r4, r4, r8, ror sl │ │ │ │ @ instruction: 0x46044b78 │ │ │ │ @ instruction: 0x4606447a │ │ │ │ @@ -542183,31 +542183,31 @@ │ │ │ │ @ instruction: 0xffffffff │ │ │ │ @ instruction: 0xffffffff │ │ │ │ ... │ │ │ │ ldmvc r5!, {r6, sl, fp, pc} │ │ │ │ ldrmi sl, [r5], #-3869 @ 0xfffff0e3 │ │ │ │ rsbeq r9, r7, r8, asr #31 │ │ │ │ @ instruction: 0x000011b8 │ │ │ │ + subseq r3, lr, r4, lsl #3 │ │ │ │ subseq r3, lr, ip, ror r1 │ │ │ │ - subseq r3, lr, r4, ror r1 │ │ │ │ - subseq r3, lr, lr, ror #1 │ │ │ │ - subseq r1, ip, r6, asr #6 │ │ │ │ + ldrsheq r3, [lr], #-6 │ │ │ │ + subseq r1, ip, lr, asr #6 │ │ │ │ rsbeq r9, r7, r4, asr pc │ │ │ │ - ldrheq r3, [lr], #-8 │ │ │ │ - subseq r1, ip, r0, lsl r3 │ │ │ │ - subseq r3, lr, lr, lsl r1 │ │ │ │ - subseq r3, lr, r0, lsr #2 │ │ │ │ - subseq r3, lr, sl, ror r0 │ │ │ │ - ldrsbeq r1, [ip], #-34 @ 0xffffffde │ │ │ │ - subseq r3, lr, r0, rrx │ │ │ │ - ldrheq r1, [ip], #-40 @ 0xffffffd8 │ │ │ │ - ldrheq r2, [lr], #-252 @ 0xffffff04 │ │ │ │ - subseq r1, ip, r4, lsl r2 │ │ │ │ - @ instruction: 0x005e2f9e │ │ │ │ - subseq r3, lr, r0, lsr #12 │ │ │ │ + subseq r3, lr, r0, asr #1 │ │ │ │ + subseq r1, ip, r8, lsl r3 │ │ │ │ + subseq r3, lr, r6, lsr #2 │ │ │ │ + subseq r3, lr, r8, lsr #2 │ │ │ │ + subseq r3, lr, r2, lsl #1 │ │ │ │ + ldrsbeq r1, [ip], #-42 @ 0xffffffd6 │ │ │ │ + subseq r3, lr, r8, rrx │ │ │ │ + subseq r1, ip, r0, asr #5 │ │ │ │ + subseq r2, lr, r4, asr #31 │ │ │ │ + subseq r1, ip, ip, lsl r2 │ │ │ │ + subseq r2, lr, r6, lsr #31 │ │ │ │ + subseq r3, lr, r8, lsr #12 │ │ │ │ strlt fp, [r0, #-402] @ 0xfffffe6e │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00f0f8cc │ │ │ │ ldrmi fp, [r0], -r3, lsl #1 │ │ │ │ @ instruction: 0xf5ed9101 │ │ │ │ blls 2a015c >::_M_default_append(unsigned int)@@Base+0x1d598> │ │ │ │ @@ -542232,15 +542232,15 @@ │ │ │ │ stmiblt r6!, {r0, r2, r3, r5, r6, r7, r8, sl, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf5ed4608 │ │ │ │ stmdami r4, {r0, r1, r5, r7, r8, fp, ip, sp, pc} │ │ │ │ tstls r1, r9, lsl #4 │ │ │ │ ldrbtmi r2, [r8], #-257 @ 0xfffffeff │ │ │ │ bl 1d6249c │ │ │ │ strb r9, [r7, r1, lsl #22]! │ │ │ │ - subseq r3, lr, sl, asr r5 │ │ │ │ + subseq r3, lr, r2, ror #10 │ │ │ │ strlt fp, [r0, #-402] @ 0xfffffe6e │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00f0f8cc │ │ │ │ ldrmi fp, [r0], -r3, lsl #1 │ │ │ │ @ instruction: 0xf5ed9101 │ │ │ │ blls 2a00d8 >::_M_default_append(unsigned int)@@Base+0x1d514> │ │ │ │ @@ -542274,16 +542274,16 @@ │ │ │ │ @ instruction: 0xf5f34478 │ │ │ │ blls 422ea8 │ │ │ │ andlt r4, r9, r8, lsl r6 │ │ │ │ svclt 0x0000bd00 │ │ │ │ @ instruction: 0xffffffb1 │ │ │ │ @ instruction: 0xffffff23 │ │ │ │ @ instruction: 0xffffff49 │ │ │ │ - ldrsbeq r3, [lr], #-76 @ 0xffffffb4 │ │ │ │ - subseq r1, ip, ip, ror r0 │ │ │ │ + subseq r3, lr, r4, ror #9 │ │ │ │ + subseq r1, ip, r4, lsl #1 │ │ │ │ ldrbcs fp, [r0], #-1520 @ 0xfffffa10 │ │ │ │ ldrd pc, [r4], -r1 │ │ │ │ blx 3365c6 >::_M_default_append(unsigned int)@@Base+0xb3a02> │ │ │ │ ldmib r2, {r1, r9, sp, lr, pc}^ │ │ │ │ bl fea261cc │ │ │ │ ldmdbvs r0, {r0, r2, sl, fp} │ │ │ │ blle 3eedbc │ │ │ │ @@ -542412,17 +542412,17 @@ │ │ │ │ vst2.8 {d20-d21}, [pc], r7 │ │ │ │ ldrbtmi r6, [r8], #-459 @ 0xfffffe35 │ │ │ │ @ instruction: 0xf5f2300c │ │ │ │ stmdami r5, {r0, r4, r5, r6, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf5f24478 │ │ │ │ @ instruction: 0xf04fff2d │ │ │ │ @ instruction: 0xe7bb30ff │ │ │ │ - subseq r3, lr, r8, lsr #6 │ │ │ │ - ldrsbeq r3, [lr], #-42 @ 0xffffffd6 │ │ │ │ - rsbeq lr, r1, r4, ror #17 │ │ │ │ + subseq r3, lr, r0, lsr r3 │ │ │ │ + subseq r3, lr, r2, ror #5 │ │ │ │ + rsbeq lr, r1, ip, ror #17 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl fed7c1d4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8d00fe0 │ │ │ │ addlt ip, r5, r8 │ │ │ │ teqcs r4, #165675008 @ 0x9e00000 │ │ │ │ smlabtcs r2, sp, r9, lr │ │ │ │ @@ -542607,15 +542607,15 @@ │ │ │ │ blx 5b6b32 │ │ │ │ ldrmi r1, [r5], -r3, lsl #28 │ │ │ │ @ instruction: 0xf606fb02 │ │ │ │ bl 24bef0 │ │ │ │ @ instruction: 0xf8de0b06 │ │ │ │ @ instruction: 0xf10b9004 │ │ │ │ stmdblt fp, {r4, r9, fp} │ │ │ │ - beq 8616fc │ │ │ │ + beq 8616fc │ │ │ │ svceq 0x0000f1b9 │ │ │ │ stmib sl, {r3, r4, r5, r7, r8, r9, sl, fp, ip, sp, pc}^ │ │ │ │ blle 183a6dc │ │ │ │ ldmdaeq r4!, {r0, r1, r2, r3, r6, ip, sp, lr, pc} │ │ │ │ blx 42e316 │ │ │ │ bl 26330c │ │ │ │ movwls r0, #4872 @ 0x1308 │ │ │ │ @@ -542652,15 +542652,15 @@ │ │ │ │ @ instruction: 0xf04fdb08 │ │ │ │ blx 52839e │ │ │ │ eorvs pc, r2, r3, lsl #6 │ │ │ │ stmiapl fp, {r2, r3, r6, r7, fp, ip}^ │ │ │ │ ble 2ff78 │ │ │ │ @ instruction: 0xf8404297 │ │ │ │ svclt 0x00182009 │ │ │ │ - beq 8617ac │ │ │ │ + beq 8617ac │ │ │ │ @ instruction: 0xf8cad015 │ │ │ │ @ instruction: 0xf8c85004 │ │ │ │ @ instruction: 0xf8de5000 │ │ │ │ @ instruction: 0xf8ce3008 │ │ │ │ movwcc r5, #4100 @ 0x1004 │ │ │ │ andcc pc, r8, lr, asr #17 │ │ │ │ tstlt fp, ip, lsl #22 │ │ │ │ @@ -542889,15 +542889,15 @@ │ │ │ │ ldmne ip, {r5, sp, lr} │ │ │ │ bcs 23b988 │ │ │ │ bls 31c304 >::_M_default_append(unsigned int)@@Base+0x99740> │ │ │ │ @ instruction: 0xf04f4286 │ │ │ │ @ instruction: 0xf84e0c34 │ │ │ │ svclt 0x000c0008 │ │ │ │ beq 661b3c │ │ │ │ - beq 861b40 │ │ │ │ + beq 861b40 │ │ │ │ strcs r9, [ip], #-2561 @ 0xfffff5ff │ │ │ │ stc2 11, cr15, [r2], {12} @ │ │ │ │ stmdaeq ip, {r1, r2, r3, r8, r9, fp, sp, lr, pc} │ │ │ │ andvc pc, ip, lr, asr r8 @ │ │ │ │ @ instruction: 0x4610463a │ │ │ │ vqdmulh.s d15, d2, d4 │ │ │ │ bcs 23b9bc │ │ │ │ @@ -543177,18 +543177,18 @@ │ │ │ │ @ instruction: 0xf87cf5f2 │ │ │ │ @ instruction: 0xf04f4808 │ │ │ │ ldrbtmi r3, [r8], #-511 @ 0xfffffe01 │ │ │ │ @ instruction: 0xf936f5f2 │ │ │ │ rscscc pc, pc, pc, asr #32 │ │ │ │ pop {r1, r2, ip, sp, pc} │ │ │ │ svclt 0x000081f0 │ │ │ │ - subseq r2, lr, r4, asr r7 │ │ │ │ - subseq r2, lr, r6, lsl #14 │ │ │ │ - rsbeq sp, r1, lr, lsl #26 │ │ │ │ - subseq r0, ip, r6, asr r2 │ │ │ │ + subseq r2, lr, ip, asr r7 │ │ │ │ + subseq r2, lr, lr, lsl #14 │ │ │ │ + rsbeq sp, r1, r6, lsl sp │ │ │ │ + subseq r0, ip, lr, asr r2 │ │ │ │ mvnsmi lr, sp, lsr #18 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d0f8cc │ │ │ │ addlt r4, r6, pc, lsl #12 │ │ │ │ ldrdgt lr, [r2, -r0] │ │ │ │ ldrmi r4, [r6], -r4, lsl #12 │ │ │ │ @@ -543263,18 +543263,18 @@ │ │ │ │ @ instruction: 0xf5f161d0 │ │ │ │ stmdami r8, {r0, r1, r2, r3, r6, r7, r8, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ mvnscc pc, pc, asr #32 │ │ │ │ @ instruction: 0xf5f24478 │ │ │ │ @ instruction: 0xf04ff889 │ │ │ │ strdlt r3, [r6], -pc @ │ │ │ │ ldrhhi lr, [r0, #141]! @ 0x8d │ │ │ │ - ldrsheq r2, [lr], #-90 @ 0xffffffa6 │ │ │ │ - subseq r2, lr, ip, lsr #11 │ │ │ │ - strhteq sp, [r1], #-180 @ 0xffffff4c │ │ │ │ - ldrsheq r0, [ip], #-12 │ │ │ │ + subseq r2, lr, r2, lsl #12 │ │ │ │ + ldrheq r2, [lr], #-84 @ 0xffffffac │ │ │ │ + strhteq sp, [r1], #-188 @ 0xffffff44 │ │ │ │ + subseq r0, ip, r4, lsl #2 │ │ │ │ mvnsmi lr, #737280 @ 0xb4000 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00c8f8cc │ │ │ │ strmi fp, [lr], -r7, lsl #1 │ │ │ │ @ instruction: 0x1c02e9d0 │ │ │ │ stcls 6, cr4, [lr, #-16] │ │ │ │ @@ -543352,18 +543352,18 @@ │ │ │ │ @ instruction: 0xff1ef5f1 │ │ │ │ @ instruction: 0xf04f4808 │ │ │ │ ldrbtmi r3, [r8], #-511 @ 0xfffffe01 │ │ │ │ @ instruction: 0xffd8f5f1 │ │ │ │ rscscc pc, pc, pc, asr #32 │ │ │ │ pop {r0, r1, r2, ip, sp, pc} │ │ │ │ svclt 0x000083f0 │ │ │ │ - @ instruction: 0x005e249c │ │ │ │ - subseq r2, lr, sl, asr #8 │ │ │ │ - rsbeq sp, r1, r2, asr sl │ │ │ │ - @ instruction: 0x005bff9a │ │ │ │ + subseq r2, lr, r4, lsr #9 │ │ │ │ + subseq r2, lr, r2, asr r4 │ │ │ │ + rsbeq sp, r1, sl, asr sl │ │ │ │ + subseq pc, fp, r2, lsr #31 │ │ │ │ mvnsmi lr, #737280 @ 0xb4000 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00c8f8cc │ │ │ │ strmi fp, [lr], -r7, lsl #1 │ │ │ │ @ instruction: 0x46044617 │ │ │ │ andne lr, r2, #208, 18 @ 0x340000 │ │ │ │ @@ -543443,18 +543443,18 @@ │ │ │ │ @ instruction: 0xf5f12118 │ │ │ │ stmdami r8, {r0, r1, r2, r5, r6, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ mvnscc pc, pc, asr #32 │ │ │ │ @ instruction: 0xf5f14478 │ │ │ │ @ instruction: 0xf04fff21 │ │ │ │ strdlt r3, [r7], -pc @ │ │ │ │ mvnshi lr, #12386304 @ 0xbd0000 │ │ │ │ - subseq r2, lr, lr, lsr #6 │ │ │ │ - ldrsbeq r2, [lr], #-44 @ 0xffffffd4 │ │ │ │ - rsbeq sp, r1, r4, ror #17 │ │ │ │ - subseq pc, fp, ip, lsr #28 │ │ │ │ + subseq r2, lr, r6, lsr r3 │ │ │ │ + subseq r2, lr, r4, ror #5 │ │ │ │ + rsbeq sp, r1, ip, ror #17 │ │ │ │ + subseq pc, fp, r4, lsr lr @ │ │ │ │ mvnsmi lr, #737280 @ 0xb4000 │ │ │ │ ldmdbeq r4!, {r0, r1, r2, r3, r6, ip, sp, lr, pc} │ │ │ │ ldrd pc, [r8], -r0 │ │ │ │ blx 47781a │ │ │ │ bl 5e3404 │ │ │ │ ldmib r4, {r0, r2, sl}^ │ │ │ │ ldrtmi r3, [r0], -fp, lsl #12 │ │ │ │ @@ -544373,15 +544373,15 @@ │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00a8f8cc │ │ │ │ strmi fp, [r4], -sp, lsl #1 │ │ │ │ @ instruction: 0x461548b2 │ │ │ │ tstcs ip, #152, 12 @ 0x9800000 │ │ │ │ ldrbtmi r9, [r8], #-513 @ 0xfffffdff │ │ │ │ blx 2f9926 >::_M_default_append(unsigned int)@@Base+0x76d62> │ │ │ │ - blls 865a7c │ │ │ │ + blls 865a7c │ │ │ │ stmpl r2, {r1, r2, r4, r9, sl, fp, ip, pc} │ │ │ │ andls r6, fp, #1179648 @ 0x120000 │ │ │ │ andeq pc, r0, #79 @ 0x4f │ │ │ │ smlatbls r0, r2, r9, r6 │ │ │ │ andeq lr, fp, r2, lsl #22 │ │ │ │ stmiavs r3!, {r1, r8, r9, ip, pc} │ │ │ │ stmdbcs r1, {r0, r7, r8, fp, sp, lr} │ │ │ │ @@ -544588,15 +544588,15 @@ │ │ │ │ and pc, r0, r4, asr #17 │ │ │ │ @ instruction: 0xf04fbfa8 │ │ │ │ @ instruction: 0xf8cc0e34 │ │ │ │ svclt 0x00b40028 │ │ │ │ strpl lr, [r8, #-2508] @ 0xfffff634 │ │ │ │ movwne pc, #39694 @ 0x9b0e @ │ │ │ │ andhi pc, ip, ip, asr #17 │ │ │ │ - bvs 857054 │ │ │ │ + bvs 857054 │ │ │ │ stmdbeq r8, {r2, r3, r6, r7, r8, fp, sp, lr, pc} │ │ │ │ ldmibcc pc!, {r0, r1, r2, r3, r6, ip, sp, lr, pc}^ @ │ │ │ │ andsvs fp, sp, #168, 30 @ 0x2a0 │ │ │ │ svclt 0x00a86993 │ │ │ │ tstpne r0, lr, lsl #22 @ p-variant is OBSOLETE │ │ │ │ @ instruction: 0xf1034620 │ │ │ │ @ instruction: 0xf8cd0301 │ │ │ │ @@ -544691,20 +544691,20 @@ │ │ │ │ strtmi r4, [r8], -r9, asr #12 │ │ │ │ stc2l 5, cr15, [r6, #-960]! @ 0xfffffc40 │ │ │ │ @ instruction: 0xf5eae7e3 │ │ │ │ svclt 0x0000e9f2 │ │ │ │ rsbeq r7, r7, ip, asr #17 │ │ │ │ @ instruction: 0x000011b8 │ │ │ │ rsbeq r7, r7, r2, asr #15 │ │ │ │ - ldrsheq r0, [lr], #-254 @ 0xffffff02 │ │ │ │ - ldrheq r0, [lr], #-242 @ 0xffffff0e │ │ │ │ - subseq lr, fp, r0, lsr #22 │ │ │ │ - strhteq ip, [r1], #-88 @ 0xffffffa8 │ │ │ │ - subseq r0, lr, r4, ror #30 │ │ │ │ - ldrsbeq lr, [fp], #-162 @ 0xffffff5e │ │ │ │ + subseq r1, lr, r6 │ │ │ │ + ldrheq r0, [lr], #-250 @ 0xffffff06 │ │ │ │ + subseq lr, fp, r8, lsr #22 │ │ │ │ + rsbeq ip, r1, r0, asr #11 │ │ │ │ + subseq r0, lr, ip, ror #30 │ │ │ │ + ldrsbeq lr, [fp], #-170 @ 0xffffff56 │ │ │ │ ldrbmi lr, [r0, sp, lsr #18]! │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00c8f8cc │ │ │ │ strmi fp, [pc], -r6, lsl #1 │ │ │ │ @ instruction: 0x1c02e9d0 │ │ │ │ cdpls 6, 1, cr4, cr0, cr4, {0} │ │ │ │ @@ -544825,20 +544825,20 @@ │ │ │ │ @ instruction: 0xf104447c │ │ │ │ ldrbtmi r0, [sp], #-12 │ │ │ │ blx fe864d26 │ │ │ │ mvnscc pc, pc, asr #32 │ │ │ │ @ instruction: 0xf5f04628 │ │ │ │ @ instruction: 0xf640fc53 │ │ │ │ ldrb r2, [pc, r7, asr #2] │ │ │ │ - ldrsbeq r0, [lr], #-214 @ 0xffffff2a │ │ │ │ - subseq r0, lr, lr, ror sp │ │ │ │ - subseq lr, fp, ip, ror #17 │ │ │ │ - rsbeq ip, r1, r4, lsl #7 │ │ │ │ - subseq r0, lr, ip, lsr #26 │ │ │ │ - @ instruction: 0x005be89a │ │ │ │ + ldrsbeq r0, [lr], #-222 @ 0xffffff22 │ │ │ │ + subseq r0, lr, r6, lsl #27 │ │ │ │ + ldrsheq lr, [fp], #-132 @ 0xffffff7c │ │ │ │ + rsbeq ip, r1, ip, lsl #7 │ │ │ │ + subseq r0, lr, r4, lsr sp │ │ │ │ + subseq lr, fp, r2, lsr #17 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stmdavs sp, {r4, r6, r9, sl, sp}^ │ │ │ │ blx 3d37a6 │ │ │ │ stcls 2, cr5, [ip], {2} │ │ │ │ vstrcs d6, [r0, #-596] @ 0xfffffdac │ │ │ │ @ instruction: 0x81a6f2c0 │ │ │ │ svclt 0x001842a5 │ │ │ │ @@ -545483,25 +545483,25 @@ │ │ │ │ @ instruction: 0xf04f4810 │ │ │ │ ldrbtmi r3, [r8], #-511 @ 0xfffffe01 │ │ │ │ @ instruction: 0xff34f5ef │ │ │ │ @ instruction: 0xf5e9e76f │ │ │ │ svclt 0x0000ebc0 │ │ │ │ rsbeq r6, r7, r0, lsr sp │ │ │ │ @ instruction: 0x000011b8 │ │ │ │ - subseq r0, lr, r0, asr #9 │ │ │ │ - subseq r0, lr, r0, lsr #8 │ │ │ │ - subseq sp, fp, lr, lsl #31 │ │ │ │ + subseq r0, lr, r8, asr #9 │ │ │ │ + subseq r0, lr, r8, lsr #8 │ │ │ │ + @ instruction: 0x005bdf96 │ │ │ │ rsbeq r6, r7, sl, ror fp │ │ │ │ - subseq r0, lr, r2, ror #6 │ │ │ │ - ldrsbeq sp, [fp], #-224 @ 0xffffff20 │ │ │ │ - rsbeq fp, r1, r8, ror #18 │ │ │ │ - subseq r0, lr, lr, lsl #6 │ │ │ │ - subseq r0, lr, r2, lsl #6 │ │ │ │ - rsbeq fp, r1, sl, lsl #18 │ │ │ │ - subseq sp, fp, r2, asr lr │ │ │ │ + subseq r0, lr, sl, ror #6 │ │ │ │ + ldrsbeq sp, [fp], #-232 @ 0xffffff18 │ │ │ │ + rsbeq fp, r1, r0, ror r9 │ │ │ │ + subseq r0, lr, r6, lsl r3 │ │ │ │ + subseq r0, lr, sl, lsl #6 │ │ │ │ + rsbeq fp, r1, r2, lsl r9 │ │ │ │ + subseq sp, fp, sl, asr lr │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00a0f8cc │ │ │ │ @ instruction: 0x46044db7 │ │ │ │ @ instruction: 0xb08f48b7 │ │ │ │ sxtab16mi r4, r9, sp, ror #8 │ │ │ │ @@ -545684,25 +545684,25 @@ │ │ │ │ @ instruction: 0xf04f4810 │ │ │ │ ldrbtmi r3, [r8], #-511 @ 0xfffffe01 │ │ │ │ stc2 5, cr15, [r2, #956]! @ 0x3bc │ │ │ │ @ instruction: 0xf5e9e758 │ │ │ │ svclt 0x0000ea2e │ │ │ │ rsbeq r6, r7, r0, lsl sl │ │ │ │ @ instruction: 0x000011b8 │ │ │ │ - ldrheq r0, [lr], #-16 │ │ │ │ - subseq r0, lr, sl, lsr #2 │ │ │ │ - @ instruction: 0x005bdc98 │ │ │ │ + ldrheq r0, [lr], #-24 @ 0xffffffe8 │ │ │ │ + subseq r0, lr, r2, lsr r1 │ │ │ │ + subseq sp, fp, r0, lsr #25 │ │ │ │ rsbeq r6, r7, r4, lsl #17 │ │ │ │ - subseq r0, lr, lr, lsr r0 │ │ │ │ - subseq sp, fp, ip, lsr #23 │ │ │ │ - rsbeq fp, r1, r4, asr #12 │ │ │ │ - subseq pc, sp, sl, ror #31 │ │ │ │ - ldrsbeq pc, [sp], #-254 @ 0xffffff02 @ │ │ │ │ - rsbeq fp, r1, r6, ror #11 │ │ │ │ - subseq sp, fp, lr, lsr #22 │ │ │ │ + subseq r0, lr, r6, asr #32 │ │ │ │ + ldrheq sp, [fp], #-180 @ 0xffffff4c │ │ │ │ + rsbeq fp, r1, ip, asr #12 │ │ │ │ + ldrsheq pc, [sp], #-242 @ 0xffffff0e @ │ │ │ │ + subseq pc, sp, r6, ror #31 │ │ │ │ + rsbeq fp, r1, lr, ror #11 │ │ │ │ + subseq sp, fp, r6, lsr fp │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x0058f8cc │ │ │ │ bvs 3d45a4 │ │ │ │ mcrcs 6, 0, r4, cr0, cr4, {0} │ │ │ │ @ instruction: 0xf8d1931d │ │ │ │ @@ -547138,15 +547138,15 @@ │ │ │ │ ldrdge pc, [ip], -r3 @ │ │ │ │ svceq 0x0000f1ba │ │ │ │ strls sp, [r0], #-2837 @ 0xfffff4eb │ │ │ │ strmi r4, [r9], ip, asr #12 │ │ │ │ ldrmi r4, [r0], r1, asr #12 │ │ │ │ @ instruction: 0xf8dd4652 │ │ │ │ bne 451998 │ │ │ │ - blvs 88250c │ │ │ │ + blvs 88250c │ │ │ │ andcs fp, r1, r8, lsl pc │ │ │ │ teqcs r4, #24, 6 @ 0x60000000 │ │ │ │ movwhi pc, #11011 @ 0x2b03 @ │ │ │ │ bcs 244514 │ │ │ │ @ instruction: 0x4649daf3 │ │ │ │ @ instruction: 0x46d84654 │ │ │ │ svceq 0x0000f1b8 │ │ │ │ @@ -547299,15 +547299,15 @@ │ │ │ │ movwcc lr, #18892 @ 0x49cc │ │ │ │ stmibvs sp!, {r1, r8, r9, sp}^ │ │ │ │ andcc pc, r4, ip, asr #17 │ │ │ │ @ instruction: 0xf8cc1c53 │ │ │ │ adcsmi r7, sp, #24 │ │ │ │ blle 1e021a4 │ │ │ │ ldrsbtls pc, [r4], -r9 @ │ │ │ │ - beq 865d5c │ │ │ │ + beq 865d5c │ │ │ │ strhi lr, [r8], -sp, asr #19 │ │ │ │ strmi r4, [r8], #1558 @ 0x616 │ │ │ │ @ instruction: 0xf505fb0a │ │ │ │ movweq lr, #23305 @ 0x5b09 │ │ │ │ andne pc, r5, r9, asr r8 @ │ │ │ │ stmdblt pc!, {r0, r2, r3, r4, r6, r7, fp, sp, lr} @ │ │ │ │ ldrdvc pc, [ip], -r8 │ │ │ │ @@ -547438,30 +547438,30 @@ │ │ │ │ mvnscc pc, pc, asr #32 │ │ │ │ @ instruction: 0xf5ed4478 │ │ │ │ ldrb pc, [r0, pc, ror #31] @ │ │ │ │ ldcl 5, cr15, [sl], #-924 @ 0xfffffc64 │ │ │ │ rsbeq r4, r7, r0, ror pc │ │ │ │ @ instruction: 0x000011b8 │ │ │ │ ldrdeq r4, [r7], #-224 @ 0xffffff20 @ │ │ │ │ - subseq lr, sp, r2, lsl #12 │ │ │ │ - subseq ip, fp, r8, ror #2 │ │ │ │ - subseq lr, sp, r2, lsr #11 │ │ │ │ - subseq ip, fp, r8, lsl #2 │ │ │ │ - subseq lr, sp, sl, ror #10 │ │ │ │ - ldrsbeq ip, [fp], #-0 │ │ │ │ - subseq lr, sp, ip, lsl r5 │ │ │ │ - subseq ip, fp, r2, lsl #1 │ │ │ │ - ldrsbeq lr, [sp], #-74 @ 0xffffffb6 │ │ │ │ - ldrsbeq lr, [sp], #-68 @ 0xffffffbc │ │ │ │ - ldrdeq r9, [r1], #-172 @ 0xffffff54 @ │ │ │ │ - subseq ip, fp, r4, lsr #32 │ │ │ │ - subseq lr, sp, r2, lsl #9 │ │ │ │ - subseq lr, sp, r8, ror r4 │ │ │ │ - rsbeq r9, r1, r0, lsl #21 │ │ │ │ - subseq fp, fp, r8, asr #31 │ │ │ │ + subseq lr, sp, sl, lsl #12 │ │ │ │ + subseq ip, fp, r0, ror r1 │ │ │ │ + subseq lr, sp, sl, lsr #11 │ │ │ │ + subseq ip, fp, r0, lsl r1 │ │ │ │ + subseq lr, sp, r2, ror r5 │ │ │ │ + ldrsbeq ip, [fp], #-8 │ │ │ │ + subseq lr, sp, r4, lsr #10 │ │ │ │ + subseq ip, fp, sl, lsl #1 │ │ │ │ + subseq lr, sp, r2, ror #9 │ │ │ │ + ldrsbeq lr, [sp], #-76 @ 0xffffffb4 │ │ │ │ + rsbeq r9, r1, r4, ror #21 │ │ │ │ + subseq ip, fp, ip, lsr #32 │ │ │ │ + subseq lr, sp, sl, lsl #9 │ │ │ │ + subseq lr, sp, r0, lsl #9 │ │ │ │ + rsbeq r9, r1, r8, lsl #21 │ │ │ │ + ldrsbeq fp, [fp], #-240 @ 0xffffff10 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00c0f8cc │ │ │ │ addlt r2, r7, r0, asr r4 │ │ │ │ ldrcs r4, [ip, #-1683] @ 0xfffff96d │ │ │ │ @ instruction: 0xf402fb04 │ │ │ │ @@ -548186,46 +548186,46 @@ │ │ │ │ @ instruction: 0xf04fe68b │ │ │ │ movwls r3, #58367 @ 0xe3ff │ │ │ │ ldr r2, [r6, -r0, lsl #6]! │ │ │ │ cdp 5, 10, cr15, cr2, cr6, {7} │ │ │ │ rsbeq r4, r7, r0, ror #16 │ │ │ │ @ instruction: 0x000011b8 │ │ │ │ rsbeq r4, r7, r0, asr r4 │ │ │ │ - subseq sp, sp, r4, ror ip │ │ │ │ - ldrsbeq fp, [fp], #-122 @ 0xffffff86 │ │ │ │ - subseq sp, sp, r4, lsr ip │ │ │ │ - @ instruction: 0x005bb79a │ │ │ │ - subseq sp, sp, r8, ror #23 │ │ │ │ - subseq fp, fp, r0, asr r7 │ │ │ │ - subseq sp, sp, r8, asr #22 │ │ │ │ - ldrheq fp, [fp], #-96 @ 0xffffffa0 │ │ │ │ - subseq sp, sp, r4, lsl #22 │ │ │ │ - ldrsheq sp, [sp], #-166 @ 0xffffff5a │ │ │ │ - strdeq r9, [r1], #-14 @ │ │ │ │ - subseq fp, fp, r6, asr #12 │ │ │ │ - subseq sp, sp, r4, lsr #21 │ │ │ │ - @ instruction: 0x005dda96 │ │ │ │ - mlseq r1, lr, r0, r9 │ │ │ │ - subseq fp, fp, r6, ror #11 │ │ │ │ - subseq sp, sp, r6, asr #20 │ │ │ │ - subseq sp, sp, sl, lsl #20 │ │ │ │ - subseq fp, fp, r0, ror r5 │ │ │ │ - ldrsheq sp, [sp], #-144 @ 0xffffff70 │ │ │ │ - strdeq r8, [r1], #-248 @ 0xffffff08 @ │ │ │ │ - subseq fp, fp, r2, asr #10 │ │ │ │ - subseq sp, sp, r0, asr #19 │ │ │ │ - subseq fp, fp, r8, lsr #10 │ │ │ │ - subseq sp, sp, r6, lsr #19 │ │ │ │ - subseq fp, fp, lr, lsl #10 │ │ │ │ - subseq sp, sp, ip, lsl #19 │ │ │ │ - ldrsheq fp, [fp], #-68 @ 0xffffffbc │ │ │ │ - subseq sp, sp, r6, asr r9 │ │ │ │ - subseq sp, sp, sl, asr #18 │ │ │ │ - rsbeq r8, r1, r2, asr pc │ │ │ │ - @ instruction: 0x005bb49c │ │ │ │ + subseq sp, sp, ip, ror ip │ │ │ │ + subseq fp, fp, r2, ror #15 │ │ │ │ + subseq sp, sp, ip, lsr ip │ │ │ │ + subseq fp, fp, r2, lsr #15 │ │ │ │ + ldrsheq sp, [sp], #-176 @ 0xffffff50 │ │ │ │ + subseq fp, fp, r8, asr r7 │ │ │ │ + subseq sp, sp, r0, asr fp │ │ │ │ + ldrheq fp, [fp], #-104 @ 0xffffff98 │ │ │ │ + subseq sp, sp, ip, lsl #22 │ │ │ │ + ldrsheq sp, [sp], #-174 @ 0xffffff52 │ │ │ │ + rsbeq r9, r1, r6, lsl #2 │ │ │ │ + subseq fp, fp, lr, asr #12 │ │ │ │ + subseq sp, sp, ip, lsr #21 │ │ │ │ + @ instruction: 0x005dda9e │ │ │ │ + rsbeq r9, r1, r6, lsr #1 │ │ │ │ + subseq fp, fp, lr, ror #11 │ │ │ │ + subseq sp, sp, lr, asr #20 │ │ │ │ + subseq sp, sp, r2, lsl sl │ │ │ │ + subseq fp, fp, r8, ror r5 │ │ │ │ + ldrsheq sp, [sp], #-152 @ 0xffffff68 │ │ │ │ + rsbeq r9, r1, r0 │ │ │ │ + subseq fp, fp, sl, asr #10 │ │ │ │ + subseq sp, sp, r8, asr #19 │ │ │ │ + subseq fp, fp, r0, lsr r5 │ │ │ │ + subseq sp, sp, lr, lsr #19 │ │ │ │ + subseq fp, fp, r6, lsl r5 │ │ │ │ + @ instruction: 0x005dd994 │ │ │ │ + ldrsheq fp, [fp], #-76 @ 0xffffffb4 │ │ │ │ + subseq sp, sp, lr, asr r9 │ │ │ │ + subseq sp, sp, r2, asr r9 │ │ │ │ + rsbeq r8, r1, sl, asr pc │ │ │ │ + subseq fp, fp, r4, lsr #9 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x0078f8cc │ │ │ │ blpl fe368e08 │ │ │ │ @ instruction: 0xf8dfb099 │ │ │ │ strmi r4, [r3], r4, lsl #23 │ │ │ │ @@ -548963,27 +548963,27 @@ │ │ │ │ @ instruction: 0xf8dbb330 │ │ │ │ strtmi r7, [r2], -r0, lsr #32 │ │ │ │ andsmi pc, ip, fp, asr #17 │ │ │ │ svclt 0x0000e5b7 │ │ │ │ rsbeq r3, r7, ip, ror pc │ │ │ │ @ instruction: 0x000011b8 │ │ │ │ rsbeq r3, r7, r8, lsl sl │ │ │ │ - subseq sp, sp, r8, ror #4 │ │ │ │ - subseq sl, fp, lr, asr #27 │ │ │ │ - subseq sp, sp, ip, asr #4 │ │ │ │ - ldrheq sl, [fp], #-210 @ 0xffffff2e │ │ │ │ - subseq sp, sp, r4, lsl #4 │ │ │ │ - subseq sl, fp, r8, ror #26 │ │ │ │ - subseq sp, sp, r6, ror #3 │ │ │ │ - subseq sl, fp, sl, asr #26 │ │ │ │ - subseq ip, sp, r4, asr #30 │ │ │ │ - subseq sl, fp, ip, lsr #21 │ │ │ │ - subseq ip, sp, r8, lsr #30 │ │ │ │ - subseq sl, fp, lr, lsl #21 │ │ │ │ - subseq ip, sp, r6, lsl #25 │ │ │ │ + subseq sp, sp, r0, ror r2 │ │ │ │ + ldrsbeq sl, [fp], #-214 @ 0xffffff2a │ │ │ │ + subseq sp, sp, r4, asr r2 │ │ │ │ + ldrheq sl, [fp], #-218 @ 0xffffff26 │ │ │ │ + subseq sp, sp, ip, lsl #4 │ │ │ │ + subseq sl, fp, r0, ror sp │ │ │ │ + subseq sp, sp, lr, ror #3 │ │ │ │ + subseq sl, fp, r2, asr sp │ │ │ │ + subseq ip, sp, ip, asr #30 │ │ │ │ + ldrheq sl, [fp], #-164 @ 0xffffff5c │ │ │ │ + subseq ip, sp, r0, lsr pc │ │ │ │ + @ instruction: 0x005baa96 │ │ │ │ + subseq ip, sp, lr, lsl #25 │ │ │ │ ldclmi 8, cr15, [r4], #892 @ 0x37c │ │ │ │ ldrbtmi r4, [ip], #-1593 @ 0xfffff9c7 │ │ │ │ andeq pc, ip, r4, lsl #2 │ │ │ │ blx 8e8e12 │ │ │ │ stcleq 8, cr15, [r8], #892 @ 0x37c │ │ │ │ @ instruction: 0xf5ec4478 │ │ │ │ @ instruction: 0xf104fbd5 │ │ │ │ @@ -549806,91 +549806,91 @@ │ │ │ │ blx 2343a2 │ │ │ │ eorsvs pc, r1, r2, lsl #4 │ │ │ │ ldmpl sl!, {r1, r2, r3, r4, r5, r7, fp, ip} │ │ │ │ ble 36b3c │ │ │ │ ldmdbvs r0, {r0, r1, r2, r9, fp, ip, pc} │ │ │ │ @ instruction: 0xf7fe6091 │ │ │ │ svclt 0x0000bc2e │ │ │ │ - subseq ip, sp, lr, lsr #24 │ │ │ │ - rsbeq r8, r1, r4, lsr r2 │ │ │ │ - subseq sl, fp, sl, ror r7 │ │ │ │ - ldrsheq ip, [sp], #-184 @ 0xffffff48 │ │ │ │ - subseq sl, fp, ip, asr r7 │ │ │ │ - subseq ip, sp, sl, lsr #23 │ │ │ │ - subseq sl, fp, lr, lsl #14 │ │ │ │ - subseq ip, sp, r0, ror #22 │ │ │ │ - subseq ip, sp, ip, asr #22 │ │ │ │ - rsbeq r8, r1, r2, asr r1 │ │ │ │ - @ instruction: 0x005ba698 │ │ │ │ - subseq ip, sp, r6, lsl fp │ │ │ │ - subseq sl, fp, sl, ror r6 │ │ │ │ - ldrsbeq ip, [sp], #-168 @ 0xffffff58 │ │ │ │ - subseq ip, sp, r2, asr #21 │ │ │ │ - rsbeq r8, r1, r8, asr #1 │ │ │ │ - subseq sl, fp, lr, lsl #12 │ │ │ │ - subseq ip, sp, lr, ror #20 │ │ │ │ - subseq ip, sp, lr, asr sl │ │ │ │ - rsbeq r8, r1, r4, rrx │ │ │ │ - subseq sl, fp, sl, lsr #11 │ │ │ │ - ldrheq ip, [sp], #-128 @ 0xffffff80 │ │ │ │ - subseq sl, fp, r4, lsl r4 │ │ │ │ - @ instruction: 0x005dc892 │ │ │ │ - ldrsheq sl, [fp], #-54 @ 0xffffffca │ │ │ │ - subseq ip, sp, r0, lsl r7 │ │ │ │ - ldrsbeq ip, [sp], #-106 @ 0xffffff96 │ │ │ │ - subseq ip, sp, ip, lsl #13 │ │ │ │ - subseq ip, sp, r6, ror r6 │ │ │ │ - rsbeq r7, r1, ip, ror ip │ │ │ │ - subseq sl, fp, r4, asr #3 │ │ │ │ - subseq ip, sp, r4, lsl r6 │ │ │ │ - subseq sl, fp, r8, ror r1 │ │ │ │ - subseq ip, sp, r6, asr #11 │ │ │ │ - subseq sl, fp, ip, lsr #2 │ │ │ │ - subseq ip, sp, r6, lsr r5 │ │ │ │ - @ instruction: 0x005ba09c │ │ │ │ - subseq ip, sp, r6, lsl r5 │ │ │ │ - subseq sl, fp, r4, lsl #1 │ │ │ │ - subseq ip, sp, r2, asr #9 │ │ │ │ - subseq ip, sp, r8, lsr #9 │ │ │ │ - rsbeq r7, r1, lr, lsr #21 │ │ │ │ - ldrsheq r9, [fp], #-246 @ 0xffffff0a │ │ │ │ - subseq ip, sp, r2, ror r4 │ │ │ │ - rsbeq r7, r1, r8, ror sl │ │ │ │ - ldrheq r9, [fp], #-254 @ 0xffffff02 │ │ │ │ - subseq ip, sp, r6, ror #7 │ │ │ │ - subseq r9, fp, sl, asr #30 │ │ │ │ - subseq ip, sp, r8, lsr #7 │ │ │ │ - subseq ip, sp, sl, lsl #7 │ │ │ │ - mlseq r1, r0, r9, r7 │ │ │ │ - ldrsbeq r9, [fp], #-230 @ 0xffffff1a │ │ │ │ - subseq ip, sp, r4, asr r3 │ │ │ │ - rsbeq r7, r1, sl, asr r9 │ │ │ │ - subseq r9, fp, r2, lsr #29 │ │ │ │ - subseq ip, sp, sl, lsl #6 │ │ │ │ - subseq r9, fp, r0, ror lr │ │ │ │ - subseq ip, sp, lr, asr #5 │ │ │ │ - ldrheq ip, [sp], #-38 @ 0xffffffda │ │ │ │ - strhteq r7, [r1], #-140 @ 0xffffff74 │ │ │ │ - subseq r9, fp, r4, lsl #28 │ │ │ │ - ldrheq ip, [sp], #-24 @ 0xffffffe8 │ │ │ │ - subseq r9, fp, r0, lsr #26 │ │ │ │ - subseq ip, sp, lr, lsl r1 │ │ │ │ - subseq ip, sp, r6, lsl #2 │ │ │ │ - rsbeq r7, r1, lr, lsl #14 │ │ │ │ - subseq r9, fp, r6, asr ip │ │ │ │ - ldrheq ip, [sp], #-6 │ │ │ │ - subseq r9, fp, ip, lsl ip │ │ │ │ - subseq ip, sp, r6, lsl r0 │ │ │ │ - subseq r9, fp, lr, ror fp │ │ │ │ - ldrsbeq fp, [sp], #-252 @ 0xffffff04 │ │ │ │ - subseq fp, sp, sl, asr #31 │ │ │ │ - ldrdeq r7, [r1], #-82 @ 0xffffffae @ │ │ │ │ - subseq r9, fp, sl, lsl fp │ │ │ │ - @ instruction: 0x005dbf98 │ │ │ │ - subseq r9, fp, r0, lsl #22 │ │ │ │ + subseq ip, sp, r6, lsr ip │ │ │ │ + rsbeq r8, r1, ip, lsr r2 │ │ │ │ + subseq sl, fp, r2, lsl #15 │ │ │ │ + subseq ip, sp, r0, lsl #24 │ │ │ │ + subseq sl, fp, r4, ror #14 │ │ │ │ + ldrheq ip, [sp], #-178 @ 0xffffff4e │ │ │ │ + subseq sl, fp, r6, lsl r7 │ │ │ │ + subseq ip, sp, r8, ror #22 │ │ │ │ + subseq ip, sp, r4, asr fp │ │ │ │ + rsbeq r8, r1, sl, asr r1 │ │ │ │ + subseq sl, fp, r0, lsr #13 │ │ │ │ + subseq ip, sp, lr, lsl fp │ │ │ │ + subseq sl, fp, r2, lsl #13 │ │ │ │ + subseq ip, sp, r0, ror #21 │ │ │ │ + subseq ip, sp, sl, asr #21 │ │ │ │ + ldrdeq r8, [r1], #-0 @ │ │ │ │ + subseq sl, fp, r6, lsl r6 │ │ │ │ + subseq ip, sp, r6, ror sl │ │ │ │ + subseq ip, sp, r6, ror #20 │ │ │ │ + rsbeq r8, r1, ip, rrx │ │ │ │ + ldrheq sl, [fp], #-82 @ 0xffffffae │ │ │ │ + ldrheq ip, [sp], #-136 @ 0xffffff78 │ │ │ │ + subseq sl, fp, ip, lsl r4 │ │ │ │ + @ instruction: 0x005dc89a │ │ │ │ + ldrsheq sl, [fp], #-62 @ 0xffffffc2 │ │ │ │ + subseq ip, sp, r8, lsl r7 │ │ │ │ + subseq ip, sp, r2, ror #13 │ │ │ │ + @ instruction: 0x005dc694 │ │ │ │ + subseq ip, sp, lr, ror r6 │ │ │ │ + rsbeq r7, r1, r4, lsl #25 │ │ │ │ + subseq sl, fp, ip, asr #3 │ │ │ │ + subseq ip, sp, ip, lsl r6 │ │ │ │ + subseq sl, fp, r0, lsl #3 │ │ │ │ + subseq ip, sp, lr, asr #11 │ │ │ │ + subseq sl, fp, r4, lsr r1 │ │ │ │ + subseq ip, sp, lr, lsr r5 │ │ │ │ + subseq sl, fp, r4, lsr #1 │ │ │ │ + subseq ip, sp, lr, lsl r5 │ │ │ │ + subseq sl, fp, ip, lsl #1 │ │ │ │ + subseq ip, sp, sl, asr #9 │ │ │ │ + ldrheq ip, [sp], #-64 @ 0xffffffc0 │ │ │ │ + strhteq r7, [r1], #-166 @ 0xffffff5a │ │ │ │ + ldrsheq r9, [fp], #-254 @ 0xffffff02 │ │ │ │ + subseq ip, sp, sl, ror r4 │ │ │ │ + rsbeq r7, r1, r0, lsl #21 │ │ │ │ + subseq r9, fp, r6, asr #31 │ │ │ │ + subseq ip, sp, lr, ror #7 │ │ │ │ + subseq r9, fp, r2, asr pc │ │ │ │ + ldrheq ip, [sp], #-48 @ 0xffffffd0 │ │ │ │ + @ instruction: 0x005dc392 │ │ │ │ + mlseq r1, r8, r9, r7 │ │ │ │ + ldrsbeq r9, [fp], #-238 @ 0xffffff12 │ │ │ │ + subseq ip, sp, ip, asr r3 │ │ │ │ + rsbeq r7, r1, r2, ror #18 │ │ │ │ + subseq r9, fp, sl, lsr #29 │ │ │ │ + subseq ip, sp, r2, lsl r3 │ │ │ │ + subseq r9, fp, r8, ror lr │ │ │ │ + ldrsbeq ip, [sp], #-38 @ 0xffffffda │ │ │ │ + ldrheq ip, [sp], #-46 @ 0xffffffd2 │ │ │ │ + rsbeq r7, r1, r4, asr #17 │ │ │ │ + subseq r9, fp, ip, lsl #28 │ │ │ │ + subseq ip, sp, r0, asr #3 │ │ │ │ + subseq r9, fp, r8, lsr #26 │ │ │ │ + subseq ip, sp, r6, lsr #2 │ │ │ │ + subseq ip, sp, lr, lsl #2 │ │ │ │ + rsbeq r7, r1, r6, lsl r7 │ │ │ │ + subseq r9, fp, lr, asr ip │ │ │ │ + ldrheq ip, [sp], #-14 │ │ │ │ + subseq r9, fp, r4, lsr #24 │ │ │ │ + subseq ip, sp, lr, lsl r0 │ │ │ │ + subseq r9, fp, r6, lsl #23 │ │ │ │ + subseq fp, sp, r4, ror #31 │ │ │ │ + ldrsbeq fp, [sp], #-242 @ 0xffffff0e │ │ │ │ + ldrdeq r7, [r1], #-90 @ 0xffffffa6 @ │ │ │ │ + subseq r9, fp, r2, lsr #22 │ │ │ │ + subseq fp, sp, r0, lsr #31 │ │ │ │ + subseq r9, fp, r8, lsl #22 │ │ │ │ @ instruction: 0xf44f4b89 │ │ │ │ strls r6, [r2], #-1237 @ 0xfffffb2b │ │ │ │ strbeq lr, [sl], -pc, asr #20 │ │ │ │ movwls r4, #5243 @ 0x147b │ │ │ │ movwls r2, #796 @ 0x31c │ │ │ │ @ instruction: 0x46524639 │ │ │ │ ldrsbteq pc, [r8], -fp @ │ │ │ │ @@ -550021,34 +550021,34 @@ │ │ │ │ bllt 1d2a688 │ │ │ │ bls 58733c │ │ │ │ @ instruction: 0xf383fab3 │ │ │ │ andls pc, r0, r2, asr #17 │ │ │ │ tstvs r3, fp, asr r9 │ │ │ │ stclt 7, cr15, [r7], #1016 @ 0x3f8 │ │ │ │ stmda r6, {r0, r2, r5, r6, r7, r8, sl, ip, sp, lr, pc}^ │ │ │ │ - subseq fp, sp, r4, ror #27 │ │ │ │ - subseq fp, sp, lr, asr #27 │ │ │ │ - ldrdeq r7, [r1], #-54 @ 0xffffffca @ │ │ │ │ - subseq r9, fp, lr, lsl r9 │ │ │ │ - subseq fp, sp, r4, lsl #27 │ │ │ │ - subseq r9, fp, ip, ror #17 │ │ │ │ - subseq fp, sp, sl, ror #26 │ │ │ │ - ldrsbeq r9, [fp], #-128 @ 0xffffff80 │ │ │ │ - subseq fp, sp, r2, lsr sp │ │ │ │ - subseq fp, sp, sl, lsl sp │ │ │ │ - rsbeq r7, r1, r2, lsr #6 │ │ │ │ - subseq r9, fp, sl, ror #16 │ │ │ │ - @ instruction: 0x005dbc9a │ │ │ │ - subseq fp, sp, r4, lsl #25 │ │ │ │ - rsbeq r7, r1, ip, lsl #5 │ │ │ │ - ldrsbeq r9, [fp], #-116 @ 0xffffff8c │ │ │ │ - subseq fp, sp, ip, lsr ip │ │ │ │ - subseq r9, fp, r4, lsr #15 │ │ │ │ - subseq fp, sp, lr, lsl #24 │ │ │ │ - subseq r9, fp, r6, ror r7 │ │ │ │ + subseq fp, sp, ip, ror #27 │ │ │ │ + ldrsbeq fp, [sp], #-214 @ 0xffffff2a │ │ │ │ + ldrdeq r7, [r1], #-62 @ 0xffffffc2 @ │ │ │ │ + subseq r9, fp, r6, lsr #18 │ │ │ │ + subseq fp, sp, ip, lsl #27 │ │ │ │ + ldrsheq r9, [fp], #-132 @ 0xffffff7c │ │ │ │ + subseq fp, sp, r2, ror sp │ │ │ │ + ldrsbeq r9, [fp], #-136 @ 0xffffff78 │ │ │ │ + subseq fp, sp, sl, lsr sp │ │ │ │ + subseq fp, sp, r2, lsr #26 │ │ │ │ + rsbeq r7, r1, sl, lsr #6 │ │ │ │ + subseq r9, fp, r2, ror r8 │ │ │ │ + subseq fp, sp, r2, lsr #25 │ │ │ │ + subseq fp, sp, ip, lsl #25 │ │ │ │ + mlseq r1, r4, r2, r7 │ │ │ │ + ldrsbeq r9, [fp], #-124 @ 0xffffff84 │ │ │ │ + subseq fp, sp, r4, asr #24 │ │ │ │ + subseq r9, fp, ip, lsr #15 │ │ │ │ + subseq fp, sp, r6, lsl ip │ │ │ │ + subseq r9, fp, lr, ror r7 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x0058f8cc │ │ │ │ blpl 1d6aa84 │ │ │ │ @ instruction: 0xf8dfb0a1 │ │ │ │ @ instruction: 0xf04f4b6c │ │ │ │ @@ -550779,40 +550779,40 @@ │ │ │ │ rsbsvs r4, r8, #1048576 @ 0x100000 │ │ │ │ eorsle r2, sp, r0, lsl #16 │ │ │ │ ldrtmi r9, [r2], -r9, lsl #22 │ │ │ │ bicsvs r6, lr, sp, lsl sl │ │ │ │ bllt ffc2b270 │ │ │ │ strdeq r2, [r7], #-46 @ 0xffffffd2 @ │ │ │ │ @ instruction: 0x000011b8 │ │ │ │ - ldrheq fp, [sp], #-136 @ 0xffffff78 │ │ │ │ - subseq r9, fp, lr, lsl r4 │ │ │ │ - @ instruction: 0x005db89c │ │ │ │ - subseq r9, fp, r0, lsl #8 │ │ │ │ + subseq fp, sp, r0, asr #17 │ │ │ │ + subseq r9, fp, r6, lsr #8 │ │ │ │ + subseq fp, sp, r4, lsr #17 │ │ │ │ + subseq r9, fp, r8, lsl #8 │ │ │ │ rsbeq r2, r7, r0 │ │ │ │ - subseq fp, sp, ip, asr r4 │ │ │ │ - subseq fp, sp, r0, asr #8 │ │ │ │ - subseq r8, fp, lr, lsr #31 │ │ │ │ - rsbeq r6, r1, r4, asr #20 │ │ │ │ - ldrheq fp, [sp], #-18 @ 0xffffffee │ │ │ │ - subseq fp, sp, lr, ror r1 │ │ │ │ - subseq fp, sp, r6, lsr r1 │ │ │ │ - subseq fp, sp, r8, lsl r1 │ │ │ │ - rsbeq r6, r1, r0, lsr #14 │ │ │ │ - subseq r8, fp, sl, ror #24 │ │ │ │ - subseq fp, sp, sl, ror #1 │ │ │ │ - subseq r8, fp, r0, asr ip │ │ │ │ - ldrsbeq fp, [sp], #-0 │ │ │ │ - subseq r8, fp, r6, lsr ip │ │ │ │ - ldrheq fp, [sp], #-4 │ │ │ │ - subseq r8, fp, ip, lsl ip │ │ │ │ - subseq fp, sp, r0, lsl #1 │ │ │ │ - subseq fp, sp, lr, rrx │ │ │ │ - rsbeq r6, r1, r6, ror r6 │ │ │ │ - ldrheq r8, [fp], #-190 @ 0xffffff42 │ │ │ │ - subseq fp, sp, ip, lsl r0 │ │ │ │ + subseq fp, sp, r4, ror #8 │ │ │ │ + subseq fp, sp, r8, asr #8 │ │ │ │ + ldrheq r8, [fp], #-246 @ 0xffffff0a │ │ │ │ + rsbeq r6, r1, ip, asr #20 │ │ │ │ + ldrheq fp, [sp], #-26 @ 0xffffffe6 │ │ │ │ + subseq fp, sp, r6, lsl #3 │ │ │ │ + subseq fp, sp, lr, lsr r1 │ │ │ │ + subseq fp, sp, r0, lsr #2 │ │ │ │ + rsbeq r6, r1, r8, lsr #14 │ │ │ │ + subseq r8, fp, r2, ror ip │ │ │ │ + ldrsheq fp, [sp], #-2 │ │ │ │ + subseq r8, fp, r8, asr ip │ │ │ │ + ldrsbeq fp, [sp], #-8 │ │ │ │ + subseq r8, fp, lr, lsr ip │ │ │ │ + ldrheq fp, [sp], #-12 │ │ │ │ + subseq r8, fp, r4, lsr #24 │ │ │ │ + subseq fp, sp, r8, lsl #1 │ │ │ │ + subseq fp, sp, r6, ror r0 │ │ │ │ + rsbeq r6, r1, lr, ror r6 │ │ │ │ + subseq r8, fp, r6, asr #23 │ │ │ │ + subseq fp, sp, r4, lsr #32 │ │ │ │ @ instruction: 0xf8df4629 │ │ │ │ ldrbtmi r5, [sp], #-1448 @ 0xfffffa58 │ │ │ │ andeq pc, ip, r5, lsl #2 │ │ │ │ ldc2l 5, cr15, [r0], {234} @ 0xea │ │ │ │ ldreq pc, [ip, #2271] @ 0x8df │ │ │ │ @ instruction: 0xf5ea4478 │ │ │ │ @ instruction: 0xf105fd8b │ │ │ │ @@ -551168,37 +551168,37 @@ │ │ │ │ andsmi fp, sl, #798720 @ 0xc3000 │ │ │ │ bge ff26a978 │ │ │ │ ldmib sp, {r0, r1, r3, r8, fp, ip, pc}^ │ │ │ │ stmib r1, {r0, r2, r3, r4, r8, r9, sp}^ │ │ │ │ @ instruction: 0xf7ff2301 │ │ │ │ @ instruction: 0xf5e3bab9 │ │ │ │ svclt 0x0000ef52 │ │ │ │ - @ instruction: 0x005daf9a │ │ │ │ - rsbeq r6, r1, r0, lsr #11 │ │ │ │ - subseq r8, fp, r8, ror #21 │ │ │ │ - @ instruction: 0x005dae9c │ │ │ │ - rsbeq r6, r1, r2, lsr #9 │ │ │ │ - subseq r8, fp, sl, ror #19 │ │ │ │ - subseq sl, sp, r4, lsl lr │ │ │ │ - subseq r8, fp, sl, ror r9 │ │ │ │ - ldrsbeq sl, [sp], #-218 @ 0xffffff26 │ │ │ │ - subseq sl, sp, lr, asr #27 │ │ │ │ - ldrdeq r6, [r1], #-54 @ 0xffffffca @ │ │ │ │ - subseq r8, fp, r0, lsr #18 │ │ │ │ - subseq sl, sp, r2, lsl #27 │ │ │ │ - subseq sl, sp, r4, ror sp │ │ │ │ - rsbeq r6, r1, ip, ror r3 │ │ │ │ - subseq r8, fp, r6, asr #17 │ │ │ │ - subseq sl, sp, r0, lsr #26 │ │ │ │ - rsbeq r6, r1, r8, lsr #6 │ │ │ │ - subseq r8, fp, r2, ror r8 │ │ │ │ - subseq sl, sp, r6, lsr #21 │ │ │ │ - @ instruction: 0x005daa96 │ │ │ │ - mlseq r1, lr, r0, r6 │ │ │ │ - subseq r8, fp, r8, ror #11 │ │ │ │ + subseq sl, sp, r2, lsr #31 │ │ │ │ + rsbeq r6, r1, r8, lsr #11 │ │ │ │ + ldrsheq r8, [fp], #-160 @ 0xffffff60 │ │ │ │ + subseq sl, sp, r4, lsr #29 │ │ │ │ + rsbeq r6, r1, sl, lsr #9 │ │ │ │ + ldrsheq r8, [fp], #-146 @ 0xffffff6e │ │ │ │ + subseq sl, sp, ip, lsl lr │ │ │ │ + subseq r8, fp, r2, lsl #19 │ │ │ │ + subseq sl, sp, r2, ror #27 │ │ │ │ + ldrsbeq sl, [sp], #-214 @ 0xffffff2a │ │ │ │ + ldrdeq r6, [r1], #-62 @ 0xffffffc2 @ │ │ │ │ + subseq r8, fp, r8, lsr #18 │ │ │ │ + subseq sl, sp, sl, lsl #27 │ │ │ │ + subseq sl, sp, ip, ror sp │ │ │ │ + rsbeq r6, r1, r4, lsl #7 │ │ │ │ + subseq r8, fp, lr, asr #17 │ │ │ │ + subseq sl, sp, r8, lsr #26 │ │ │ │ + rsbeq r6, r1, r0, lsr r3 │ │ │ │ + subseq r8, fp, sl, ror r8 │ │ │ │ + subseq sl, sp, lr, lsr #21 │ │ │ │ + @ instruction: 0x005daa9e │ │ │ │ + rsbeq r6, r1, r6, lsr #1 │ │ │ │ + ldrsheq r8, [fp], #-80 @ 0xffffffb0 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x0088f8cc │ │ │ │ @ instruction: 0xf8df460e │ │ │ │ ldrmi r1, [r4], -ip, lsl #24 │ │ │ │ stccs 8, cr15, [r8], {223} @ 0xdf │ │ │ │ @@ -551803,15 +551803,15 @@ │ │ │ │ bvs 1278a80 │ │ │ │ @ instruction: 0xf0002b00 │ │ │ │ ldrmi r8, [r2, #398] @ 0x18e │ │ │ │ ldrhi pc, [sl], #0 │ │ │ │ stmdals r4, {r2, r3, sl, sp} │ │ │ │ ldrsbthi pc, [r4], -r6 @ │ │ │ │ rscscc pc, pc, #79 @ 0x4f │ │ │ │ - bleq 86a3bc │ │ │ │ + bleq 86a3bc │ │ │ │ vqrdmulh.s d15, d10, d4 │ │ │ │ ldrdls pc, [r8], -r0 │ │ │ │ strmi r5, [fp], #-202 @ 0xffffff36 │ │ │ │ andcs r6, r0, #90 @ 0x5a │ │ │ │ @ instruction: 0xf10a609a │ │ │ │ bvs daee9c │ │ │ │ strbmi r6, [r8], -r3, lsl #4 │ │ │ │ @@ -551970,34 +551970,34 @@ │ │ │ │ @ instruction: 0xf5e94628 │ │ │ │ @ instruction: 0xf04ffc89 │ │ │ │ @ instruction: 0xf7ff33ff │ │ │ │ svclt 0x0000bad2 │ │ │ │ rsbeq r1, r7, r8, lsl #2 │ │ │ │ @ instruction: 0x000011b8 │ │ │ │ rsbeq r0, r7, sl, asr pc │ │ │ │ - subseq sl, sp, r6, ror r4 │ │ │ │ - ldrsbeq r7, [fp], #-252 @ 0xffffff04 │ │ │ │ - subseq sl, sp, r6, asr r4 │ │ │ │ - ldrheq r7, [fp], #-252 @ 0xffffff04 │ │ │ │ - subseq sl, sp, ip, ror #4 │ │ │ │ - ldrsbeq r7, [fp], #-208 @ 0xffffff30 │ │ │ │ - subseq sl, sp, ip, lsr #4 │ │ │ │ - @ instruction: 0x005b7d92 │ │ │ │ - subseq sl, sp, r0, lsl r2 │ │ │ │ - subseq r7, fp, r4, ror sp │ │ │ │ - subseq sl, sp, r0, ror r0 │ │ │ │ - subseq sl, sp, r8, asr r0 │ │ │ │ - rsbeq r5, r1, r0, ror #12 │ │ │ │ - subseq r7, fp, r8, lsr #23 │ │ │ │ - ldrheq r9, [sp], #-232 @ 0xffffff18 │ │ │ │ - subseq r7, fp, r0, lsr #20 │ │ │ │ - subseq r9, sp, r8, asr #27 │ │ │ │ - subseq r7, fp, r0, lsr r9 │ │ │ │ - subseq r9, sp, lr, lsr #27 │ │ │ │ - subseq r7, fp, ip, lsl r9 │ │ │ │ + subseq sl, sp, lr, ror r4 │ │ │ │ + subseq r7, fp, r4, ror #31 │ │ │ │ + subseq sl, sp, lr, asr r4 │ │ │ │ + subseq r7, fp, r4, asr #31 │ │ │ │ + subseq sl, sp, r4, ror r2 │ │ │ │ + ldrsbeq r7, [fp], #-216 @ 0xffffff28 │ │ │ │ + subseq sl, sp, r4, lsr r2 │ │ │ │ + @ instruction: 0x005b7d9a │ │ │ │ + subseq sl, sp, r8, lsl r2 │ │ │ │ + subseq r7, fp, ip, ror sp │ │ │ │ + subseq sl, sp, r8, ror r0 │ │ │ │ + subseq sl, sp, r0, rrx │ │ │ │ + rsbeq r5, r1, r8, ror #12 │ │ │ │ + ldrheq r7, [fp], #-176 @ 0xffffff50 │ │ │ │ + subseq r9, sp, r0, asr #29 │ │ │ │ + subseq r7, fp, r8, lsr #20 │ │ │ │ + ldrsbeq r9, [sp], #-208 @ 0xffffff30 │ │ │ │ + subseq r7, fp, r8, lsr r9 │ │ │ │ + ldrheq r9, [sp], #-214 @ 0xffffff2a │ │ │ │ + subseq r7, fp, r4, lsr #18 │ │ │ │ stc2l 7, cr15, [r0, #-988] @ 0xfffffc24 │ │ │ │ blx feef547c │ │ │ │ blvs ceb380 │ │ │ │ bl feaf0ae4 │ │ │ │ blx ff0b0d84 │ │ │ │ b 162cfa8 │ │ │ │ @ instruction: 0xf7ff1a5a │ │ │ │ @@ -552771,82 +552771,82 @@ │ │ │ │ vadd.i8 q10, q1, q4 │ │ │ │ ldrbtmi r5, [r8], #-480 @ 0xfffffe20 │ │ │ │ @ instruction: 0xf5e8300c │ │ │ │ stmdami r6, {r0, r1, r7, r8, sl, fp, ip, sp, lr, pc}^ │ │ │ │ mvnscc pc, pc, asr #32 │ │ │ │ @ instruction: 0xf5e84478 │ │ │ │ ldrbt pc, [ip], #-3645 @ 0xfffff1c3 @ │ │ │ │ - subseq r9, sp, sl, lsr #22 │ │ │ │ - subseq r9, sp, r0, lsr #18 │ │ │ │ - subseq r9, sp, sl, lsl #18 │ │ │ │ - rsbeq r4, r1, r0, lsl pc │ │ │ │ - subseq r7, fp, r8, asr r4 │ │ │ │ - ldrheq r9, [sp], #-142 @ 0xffffff72 │ │ │ │ - subseq r7, fp, r2, lsr #8 │ │ │ │ - subseq r9, sp, r0, lsr r8 │ │ │ │ - subseq r9, sp, ip, lsl r8 │ │ │ │ - rsbeq r4, r1, r2, lsr #28 │ │ │ │ - subseq r7, fp, r8, ror #6 │ │ │ │ - subseq r9, sp, r6, ror #15 │ │ │ │ - subseq r7, fp, sl, asr #6 │ │ │ │ - subseq r9, sp, r8, asr #15 │ │ │ │ - subseq r7, fp, ip, lsr #6 │ │ │ │ - subseq r9, sp, sl, lsr #14 │ │ │ │ - subseq r7, fp, lr, lsl #5 │ │ │ │ - ldrsheq r9, [sp], #-102 @ 0xffffff9a │ │ │ │ - subseq r7, fp, ip, asr r2 │ │ │ │ - ldrheq r9, [sp], #-108 @ 0xffffff94 │ │ │ │ - subseq r9, sp, r0, lsr #13 │ │ │ │ - rsbeq r4, r1, r6, lsr #25 │ │ │ │ - subseq r7, fp, ip, ror #3 │ │ │ │ - subseq r9, sp, r2, lsl r6 │ │ │ │ - ldrsheq r9, [sp], #-84 @ 0xffffffac │ │ │ │ - strdeq r4, [r1], #-186 @ 0xffffff46 @ │ │ │ │ - subseq r7, fp, r0, asr #2 │ │ │ │ - subseq r9, sp, r6, lsl #11 │ │ │ │ - subseq r7, fp, ip, ror #1 │ │ │ │ - subseq r9, sp, r8, ror #9 │ │ │ │ - subseq r7, fp, lr, asr #32 │ │ │ │ - ldrheq r9, [sp], #-64 @ 0xffffffc0 │ │ │ │ - subseq r9, sp, r6, asr #8 │ │ │ │ - subseq r6, fp, ip, lsr #31 │ │ │ │ - subseq r9, sp, ip, lsl #8 │ │ │ │ - ldrsheq r9, [sp], #-52 @ 0xffffffcc │ │ │ │ - strdeq r4, [r1], #-156 @ 0xffffff64 @ │ │ │ │ - subseq r6, fp, r6, asr #30 │ │ │ │ - subseq r9, sp, r4, asr #7 │ │ │ │ - rsbeq r4, r1, ip, asr #19 │ │ │ │ - subseq r6, fp, r4, lsl pc │ │ │ │ - subseq r9, sp, r2, ror r3 │ │ │ │ - subseq r9, sp, lr, asr r3 │ │ │ │ - rsbeq r4, r1, r6, ror #18 │ │ │ │ - ldrheq r6, [fp], #-224 @ 0xffffff20 │ │ │ │ - subseq r9, sp, r4, lsl r3 │ │ │ │ - subseq r6, fp, ip, ror lr │ │ │ │ - ldrsbeq r9, [sp], #-34 @ 0xffffffde │ │ │ │ - ldrheq r9, [sp], #-36 @ 0xffffffdc │ │ │ │ - strhteq r4, [r1], #-140 @ 0xffffff74 │ │ │ │ - subseq r6, fp, r4, lsl #28 │ │ │ │ - subseq r9, sp, r4, asr #4 │ │ │ │ - subseq r6, fp, ip, lsr #27 │ │ │ │ - subseq r9, sp, sl, lsl #4 │ │ │ │ - ldrsbeq r9, [sp], #-28 @ 0xffffffe4 │ │ │ │ - subseq r6, fp, r4, asr #26 │ │ │ │ - subseq r9, sp, r2, asr #3 │ │ │ │ - rsbeq r4, r1, sl, asr #15 │ │ │ │ - subseq r6, fp, r2, lsl sp │ │ │ │ - @ instruction: 0x005d9190 │ │ │ │ - mlseq r1, r8, r7, r4 │ │ │ │ - subseq r6, fp, r0, ror #25 │ │ │ │ - subseq r9, sp, lr, asr r1 │ │ │ │ - subseq r6, fp, r6, asr #25 │ │ │ │ - subseq r9, sp, ip, lsl r1 │ │ │ │ - subseq r6, fp, r2, lsl #25 │ │ │ │ - ldrsheq r9, [sp], #-14 │ │ │ │ - subseq r6, fp, r4, ror #24 │ │ │ │ + subseq r9, sp, r2, lsr fp │ │ │ │ + subseq r9, sp, r8, lsr #18 │ │ │ │ + subseq r9, sp, r2, lsl r9 │ │ │ │ + rsbeq r4, r1, r8, lsl pc │ │ │ │ + subseq r7, fp, r0, ror #8 │ │ │ │ + subseq r9, sp, r6, asr #17 │ │ │ │ + subseq r7, fp, sl, lsr #8 │ │ │ │ + subseq r9, sp, r8, lsr r8 │ │ │ │ + subseq r9, sp, r4, lsr #16 │ │ │ │ + rsbeq r4, r1, sl, lsr #28 │ │ │ │ + subseq r7, fp, r0, ror r3 │ │ │ │ + subseq r9, sp, lr, ror #15 │ │ │ │ + subseq r7, fp, r2, asr r3 │ │ │ │ + ldrsbeq r9, [sp], #-112 @ 0xffffff90 │ │ │ │ + subseq r7, fp, r4, lsr r3 │ │ │ │ + subseq r9, sp, r2, lsr r7 │ │ │ │ + @ instruction: 0x005b7296 │ │ │ │ + ldrsheq r9, [sp], #-110 @ 0xffffff92 │ │ │ │ + subseq r7, fp, r4, ror #4 │ │ │ │ + subseq r9, sp, r4, asr #13 │ │ │ │ + subseq r9, sp, r8, lsr #13 │ │ │ │ + rsbeq r4, r1, lr, lsr #25 │ │ │ │ + ldrsheq r7, [fp], #-20 @ 0xffffffec │ │ │ │ + subseq r9, sp, sl, lsl r6 │ │ │ │ + ldrsheq r9, [sp], #-92 @ 0xffffffa4 │ │ │ │ + rsbeq r4, r1, r2, lsl #24 │ │ │ │ + subseq r7, fp, r8, asr #2 │ │ │ │ + subseq r9, sp, lr, lsl #11 │ │ │ │ + ldrsheq r7, [fp], #-4 │ │ │ │ + ldrsheq r9, [sp], #-64 @ 0xffffffc0 │ │ │ │ + subseq r7, fp, r6, asr r0 │ │ │ │ + ldrheq r9, [sp], #-72 @ 0xffffffb8 │ │ │ │ + subseq r9, sp, lr, asr #8 │ │ │ │ + ldrheq r6, [fp], #-244 @ 0xffffff0c │ │ │ │ + subseq r9, sp, r4, lsl r4 │ │ │ │ + ldrsheq r9, [sp], #-60 @ 0xffffffc4 │ │ │ │ + rsbeq r4, r1, r4, lsl #20 │ │ │ │ + subseq r6, fp, lr, asr #30 │ │ │ │ + subseq r9, sp, ip, asr #7 │ │ │ │ + ldrdeq r4, [r1], #-148 @ 0xffffff6c @ │ │ │ │ + subseq r6, fp, ip, lsl pc │ │ │ │ + subseq r9, sp, sl, ror r3 │ │ │ │ + subseq r9, sp, r6, ror #6 │ │ │ │ + rsbeq r4, r1, lr, ror #18 │ │ │ │ + ldrheq r6, [fp], #-232 @ 0xffffff18 │ │ │ │ + subseq r9, sp, ip, lsl r3 │ │ │ │ + subseq r6, fp, r4, lsl #29 │ │ │ │ + ldrsbeq r9, [sp], #-42 @ 0xffffffd6 │ │ │ │ + ldrheq r9, [sp], #-44 @ 0xffffffd4 │ │ │ │ + rsbeq r4, r1, r4, asr #17 │ │ │ │ + subseq r6, fp, ip, lsl #28 │ │ │ │ + subseq r9, sp, ip, asr #4 │ │ │ │ + ldrheq r6, [fp], #-212 @ 0xffffff2c │ │ │ │ + subseq r9, sp, r2, lsl r2 │ │ │ │ + subseq r9, sp, r4, ror #3 │ │ │ │ + subseq r6, fp, ip, asr #26 │ │ │ │ + subseq r9, sp, sl, asr #3 │ │ │ │ + ldrdeq r4, [r1], #-114 @ 0xffffff8e @ │ │ │ │ + subseq r6, fp, sl, lsl sp │ │ │ │ + @ instruction: 0x005d9198 │ │ │ │ + rsbeq r4, r1, r0, lsr #15 │ │ │ │ + subseq r6, fp, r8, ror #25 │ │ │ │ + subseq r9, sp, r6, ror #2 │ │ │ │ + subseq r6, fp, lr, asr #25 │ │ │ │ + subseq r9, sp, r4, lsr #2 │ │ │ │ + subseq r6, fp, sl, lsl #25 │ │ │ │ + subseq r9, sp, r6, lsl #2 │ │ │ │ + subseq r6, fp, ip, ror #24 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d0f8cc │ │ │ │ andshi pc, r0, #14614528 @ 0xdf0000 │ │ │ │ addlt r4, r3, ip, lsl #12 │ │ │ │ ldrbtmi r4, [r8], #1682 @ 0x692 │ │ │ │ @@ -552976,33 +552976,33 @@ │ │ │ │ stc2 5, cr15, [lr], #928 @ 0x3a0 │ │ │ │ ldmdami r6, {r1, r4, r5, r7, r8, r9, sl, sp, lr, pc} │ │ │ │ ldrbtmi r4, [r8], #-1577 @ 0xfffff9d7 │ │ │ │ @ instruction: 0xf5e8300c │ │ │ │ ldmdami r4, {r0, r1, r2, r5, r6, r7, r8, r9, fp, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf5e84478 │ │ │ │ str pc, [r7, r3, lsr #25]! │ │ │ │ - subseq r8, sp, r6, lsr #31 │ │ │ │ - subseq r8, sp, r8, lsl pc │ │ │ │ - subseq r8, sp, r2, lsr #29 │ │ │ │ - subseq r8, sp, r4, ror lr │ │ │ │ - rsbeq r4, r1, lr, ror r4 │ │ │ │ - subseq r8, sp, lr, asr lr │ │ │ │ - subseq r6, fp, r4, asr #19 │ │ │ │ - subseq r8, sp, sl, lsr lr │ │ │ │ - rsbeq r4, r1, r4, asr #8 │ │ │ │ - subseq r8, sp, r2, lsr #28 │ │ │ │ - rsbeq r4, r1, ip, lsr #8 │ │ │ │ - subseq r8, sp, sl, lsl #28 │ │ │ │ - rsbeq r4, r1, r4, lsl r4 │ │ │ │ - ldrsheq r8, [sp], #-212 @ 0xffffff2c │ │ │ │ - strdeq r4, [r1], #-62 @ 0xffffffc2 @ │ │ │ │ - ldrsbeq r8, [sp], #-220 @ 0xffffff24 │ │ │ │ - rsbeq r4, r1, r6, ror #7 │ │ │ │ - subseq r8, sp, r6, asr #27 │ │ │ │ - ldrdeq r4, [r1], #-48 @ 0xffffffd0 @ │ │ │ │ + subseq r8, sp, lr, lsr #31 │ │ │ │ + subseq r8, sp, r0, lsr #30 │ │ │ │ + subseq r8, sp, sl, lsr #29 │ │ │ │ + subseq r8, sp, ip, ror lr │ │ │ │ + rsbeq r4, r1, r6, lsl #9 │ │ │ │ + subseq r8, sp, r6, ror #28 │ │ │ │ + subseq r6, fp, ip, asr #19 │ │ │ │ + subseq r8, sp, r2, asr #28 │ │ │ │ + rsbeq r4, r1, ip, asr #8 │ │ │ │ + subseq r8, sp, sl, lsr #28 │ │ │ │ + rsbeq r4, r1, r4, lsr r4 │ │ │ │ + subseq r8, sp, r2, lsl lr │ │ │ │ + rsbeq r4, r1, ip, lsl r4 │ │ │ │ + ldrsheq r8, [sp], #-220 @ 0xffffff24 │ │ │ │ + rsbeq r4, r1, r6, lsl #8 │ │ │ │ + subseq r8, sp, r4, ror #27 │ │ │ │ + rsbeq r4, r1, lr, ror #7 │ │ │ │ + subseq r8, sp, lr, asr #27 │ │ │ │ + ldrdeq r4, [r1], #-56 @ 0xffffffc8 @ │ │ │ │ mvnsmi lr, sp, lsr #18 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e0f8cc │ │ │ │ addlt r6, r2, r7, lsl #16 │ │ │ │ ldmvs ip!, {r7, r9, sl, lr} │ │ │ │ blvs fe989624 │ │ │ │ @@ -553287,17 +553287,17 @@ │ │ │ │ @ instruction: 0xf5e55450 │ │ │ │ ldrtmi pc, [r3], -r5, lsr #22 @ │ │ │ │ strbmi r2, [r1], -ip, lsl #4 │ │ │ │ strls r4, [r0], #-1576 @ 0xfffff9d8 │ │ │ │ blx 9ed13a │ │ │ │ pop {r1, ip, sp, pc} │ │ │ │ svclt 0x000081f0 │ │ │ │ - subseq r8, sp, sl, lsl sp │ │ │ │ - subseq r8, sp, r0, lsr #23 │ │ │ │ - subseq r8, sp, r0, ror #18 │ │ │ │ + subseq r8, sp, r2, lsr #26 │ │ │ │ + subseq r8, sp, r8, lsr #23 │ │ │ │ + subseq r8, sp, r8, ror #18 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x0068f8cc │ │ │ │ @ instruction: 0x4693b09d │ │ │ │ blcs fe26dd4c │ │ │ │ @ instruction: 0xf8df461f │ │ │ │ @@ -554034,18 +554034,18 @@ │ │ │ │ bls 417164 │ │ │ │ movwls r3, #37633 @ 0x9301 │ │ │ │ addmi r3, r3, #20, 4 @ 0x40000001 │ │ │ │ @ instruction: 0xf6ff9207 │ │ │ │ sasx sl, r6, r1 │ │ │ │ rsbeq pc, r6, r8, lsr r0 @ │ │ │ │ @ instruction: 0x000011b8 │ │ │ │ - subseq r8, sp, ip, asr #15 │ │ │ │ + ldrsbeq r8, [sp], #-116 @ 0xffffff8c │ │ │ │ rsbeq lr, r6, r2, asr r8 │ │ │ │ - subseq r8, sp, r8, ror r0 │ │ │ │ - subseq r7, sp, r0, lsr #31 │ │ │ │ + subseq r8, sp, r0, lsl #1 │ │ │ │ + subseq r7, sp, r8, lsr #31 │ │ │ │ eorgt pc, r0, sp, asr #17 │ │ │ │ @ instruction: 0xf8dd465e │ │ │ │ pkhbtmi ip, fp, r4 │ │ │ │ ldmvs r2, {r0, r1, r2, r9, fp, ip, pc}^ │ │ │ │ @ instruction: 0xf000455a │ │ │ │ @ instruction: 0x9605847e │ │ │ │ subseq pc, r0, #-2147483607 @ 0x80000029 │ │ │ │ @@ -554182,15 +554182,15 @@ │ │ │ │ stmdacs r0, {r2, r6} │ │ │ │ strbthi pc, [sp], #-0 @ │ │ │ │ ldmib sl, {r1, r2, r8, r9, fp, ip, pc}^ │ │ │ │ blvs fe834fe4 │ │ │ │ stmib sp, {r0, r1, r6, r9, sl, lr}^ │ │ │ │ vmax.s8 d21, d1, d0 │ │ │ │ strls r0, [r2, #-1366] @ 0xfffffaaa │ │ │ │ - blx 86df3e │ │ │ │ + blx 86df3e │ │ │ │ subeq pc, r8, sl, asr #17 │ │ │ │ @ instruction: 0xf0002800 │ │ │ │ @ instruction: 0xf8da84e1 │ │ │ │ ldrmi r2, [r0, #76] @ 0x4c │ │ │ │ @ instruction: 0xf8dadd1b │ │ │ │ addseq r1, r3, r4, asr #32 │ │ │ │ stmiane r5, {r2, r5, r6, r7}^ │ │ │ │ @@ -554886,89 +554886,89 @@ │ │ │ │ tstpcs sl, r1, asr #12 @ p-variant is OBSOLETE │ │ │ │ andcc r4, ip, r8, ror r4 │ │ │ │ ldc2l 5, cr15, [lr], #920 @ 0x398 │ │ │ │ ldrtmi r4, [r1], -sp, asr #16 │ │ │ │ @ instruction: 0xf5e64478 │ │ │ │ @ instruction: 0xe763fdb9 │ │ │ │ b 136ea28 │ │ │ │ - ldrsbeq r7, [sp], #-182 @ 0xffffff4a │ │ │ │ - @ instruction: 0x005d7b98 │ │ │ │ - ldrsheq r7, [sp], #-164 @ 0xffffff5c │ │ │ │ - subseq r7, sp, r0, asr sl │ │ │ │ - subseq r7, sp, r0, lsr #20 │ │ │ │ - ldrheq r7, [sp], #-118 @ 0xffffff8a │ │ │ │ - subseq r7, sp, r4, asr r7 │ │ │ │ - subseq r7, sp, lr, lsl #14 │ │ │ │ - ldrsbeq r7, [sp], #-90 @ 0xffffffa6 │ │ │ │ - subseq r5, fp, lr, lsr r1 │ │ │ │ - subseq r7, sp, r8, ror r5 │ │ │ │ - subseq r7, sp, lr, lsr #9 │ │ │ │ - strhteq r2, [r1], #-166 @ 0xffffff5a │ │ │ │ - @ instruction: 0x005d7494 │ │ │ │ - ldrsheq r4, [fp], #-248 @ 0xffffff08 │ │ │ │ - subseq r7, sp, r2, ror r4 │ │ │ │ - ldrsbeq r4, [fp], #-248 @ 0xffffff08 │ │ │ │ - subseq r7, sp, r2, asr r4 │ │ │ │ - rsbeq r2, r1, sl, asr sl │ │ │ │ - subseq r7, sp, r8, lsr r4 │ │ │ │ - rsbeq r2, r1, r0, asr #20 │ │ │ │ - subseq r7, sp, lr, lsl r4 │ │ │ │ - rsbeq r2, r1, r6, lsr #20 │ │ │ │ - ldrsheq r7, [sp], #-60 @ 0xffffffc4 │ │ │ │ - rsbeq r2, r1, r4, lsl #20 │ │ │ │ - subseq r7, sp, r2, ror #7 │ │ │ │ - subseq r4, fp, r6, asr #30 │ │ │ │ - ldrheq r7, [sp], #-38 @ 0xffffffda │ │ │ │ - subseq r4, fp, lr, lsl lr │ │ │ │ - @ instruction: 0x005d729a │ │ │ │ - subseq r4, fp, r0, lsl #28 │ │ │ │ - subseq r7, sp, r0, lsl #5 │ │ │ │ - subseq r4, fp, r8, ror #27 │ │ │ │ - subseq r7, sp, r6, ror #4 │ │ │ │ - rsbeq r2, r1, r0, ror r8 │ │ │ │ - subseq r7, sp, r0, asr r2 │ │ │ │ - ldrheq r4, [fp], #-214 @ 0xffffff2a │ │ │ │ - subseq r7, sp, r4, lsr r2 │ │ │ │ - @ instruction: 0x005b4d9c │ │ │ │ - subseq r7, sp, r2, lsl r2 │ │ │ │ - rsbeq r2, r1, ip, lsl r8 │ │ │ │ - ldrsheq r7, [sp], #-28 @ 0xffffffe4 │ │ │ │ - rsbeq r2, r1, r4, lsl #16 │ │ │ │ - subseq r4, fp, ip, asr #26 │ │ │ │ - subseq r7, sp, sl, asr #3 │ │ │ │ - subseq r4, fp, r2, lsr sp │ │ │ │ - subseq r7, sp, sl, lsr #3 │ │ │ │ - strhteq r2, [r1], #-114 @ 0xffffff8e │ │ │ │ - ldrsheq r4, [fp], #-198 @ 0xffffff3a │ │ │ │ - subseq r7, sp, r4, ror r1 │ │ │ │ - rsbeq r2, r1, lr, ror r7 │ │ │ │ - subseq r7, sp, lr, asr r1 │ │ │ │ - rsbeq r2, r1, r8, ror #14 │ │ │ │ - subseq r7, sp, sl, lsr #2 │ │ │ │ - @ instruction: 0x005b4c92 │ │ │ │ - subseq r7, sp, r8, lsl #2 │ │ │ │ - rsbeq r2, r1, r2, lsl r7 │ │ │ │ - subseq r7, sp, sl, ror #1 │ │ │ │ - subseq r4, fp, r2, asr ip │ │ │ │ - ldrsbeq r7, [sp], #-2 │ │ │ │ - ldrdeq r2, [r1], #-108 @ 0xffffff94 @ │ │ │ │ - ldrheq r7, [sp], #-12 │ │ │ │ - rsbeq r2, r1, r6, asr #13 │ │ │ │ - subseq r7, sp, r6, lsr #1 │ │ │ │ - strhteq r2, [r1], #-96 @ 0xffffffa0 │ │ │ │ - subseq r7, sp, r2, ror r0 │ │ │ │ - subseq r7, sp, r2, rrx │ │ │ │ - rsbeq r2, r1, sl, ror #12 │ │ │ │ - ldrheq r4, [fp], #-178 @ 0xffffff4e │ │ │ │ - subseq r7, sp, r2, lsr r0 │ │ │ │ - rsbeq r2, r1, ip, lsr r6 │ │ │ │ - subseq r7, sp, sl, lsl r0 │ │ │ │ - subseq r4, fp, r2, lsl #23 │ │ │ │ - ldrsheq r6, [sp], #-244 @ 0xffffff0c │ │ │ │ - subseq r4, fp, ip, asr fp │ │ │ │ + ldrsbeq r7, [sp], #-190 @ 0xffffff42 │ │ │ │ + subseq r7, sp, r0, lsr #23 │ │ │ │ + ldrsheq r7, [sp], #-172 @ 0xffffff54 │ │ │ │ + subseq r7, sp, r8, asr sl │ │ │ │ + subseq r7, sp, r8, lsr #20 │ │ │ │ + ldrheq r7, [sp], #-126 @ 0xffffff82 │ │ │ │ + subseq r7, sp, ip, asr r7 │ │ │ │ + subseq r7, sp, r6, lsl r7 │ │ │ │ + subseq r7, sp, r2, ror #11 │ │ │ │ + subseq r5, fp, r6, asr #2 │ │ │ │ + subseq r7, sp, r0, lsl #11 │ │ │ │ + ldrheq r7, [sp], #-70 @ 0xffffffba │ │ │ │ + strhteq r2, [r1], #-174 @ 0xffffff52 │ │ │ │ + @ instruction: 0x005d749c │ │ │ │ + subseq r5, fp, r0 │ │ │ │ + subseq r7, sp, sl, ror r4 │ │ │ │ + subseq r4, fp, r0, ror #31 │ │ │ │ + subseq r7, sp, sl, asr r4 │ │ │ │ + rsbeq r2, r1, r2, ror #20 │ │ │ │ + subseq r7, sp, r0, asr #8 │ │ │ │ + rsbeq r2, r1, r8, asr #20 │ │ │ │ + subseq r7, sp, r6, lsr #8 │ │ │ │ + rsbeq r2, r1, lr, lsr #20 │ │ │ │ + subseq r7, sp, r4, lsl #8 │ │ │ │ + rsbeq r2, r1, ip, lsl #20 │ │ │ │ + subseq r7, sp, sl, ror #7 │ │ │ │ + subseq r4, fp, lr, asr #30 │ │ │ │ + ldrheq r7, [sp], #-46 @ 0xffffffd2 │ │ │ │ + subseq r4, fp, r6, lsr #28 │ │ │ │ + subseq r7, sp, r2, lsr #5 │ │ │ │ + subseq r4, fp, r8, lsl #28 │ │ │ │ + subseq r7, sp, r8, lsl #5 │ │ │ │ + ldrsheq r4, [fp], #-208 @ 0xffffff30 │ │ │ │ + subseq r7, sp, lr, ror #4 │ │ │ │ + rsbeq r2, r1, r8, ror r8 │ │ │ │ + subseq r7, sp, r8, asr r2 │ │ │ │ + ldrheq r4, [fp], #-222 @ 0xffffff22 │ │ │ │ + subseq r7, sp, ip, lsr r2 │ │ │ │ + subseq r4, fp, r4, lsr #27 │ │ │ │ + subseq r7, sp, sl, lsl r2 │ │ │ │ + rsbeq r2, r1, r4, lsr #16 │ │ │ │ + subseq r7, sp, r4, lsl #4 │ │ │ │ + rsbeq r2, r1, ip, lsl #16 │ │ │ │ + subseq r4, fp, r4, asr sp │ │ │ │ + ldrsbeq r7, [sp], #-18 @ 0xffffffee │ │ │ │ + subseq r4, fp, sl, lsr sp │ │ │ │ + ldrheq r7, [sp], #-18 @ 0xffffffee │ │ │ │ + strhteq r2, [r1], #-122 @ 0xffffff86 │ │ │ │ + ldrsheq r4, [fp], #-206 @ 0xffffff32 │ │ │ │ + subseq r7, sp, ip, ror r1 │ │ │ │ + rsbeq r2, r1, r6, lsl #15 │ │ │ │ + subseq r7, sp, r6, ror #2 │ │ │ │ + rsbeq r2, r1, r0, ror r7 │ │ │ │ + subseq r7, sp, r2, lsr r1 │ │ │ │ + @ instruction: 0x005b4c9a │ │ │ │ + subseq r7, sp, r0, lsl r1 │ │ │ │ + rsbeq r2, r1, sl, lsl r7 │ │ │ │ + ldrsheq r7, [sp], #-2 │ │ │ │ + subseq r4, fp, sl, asr ip │ │ │ │ + ldrsbeq r7, [sp], #-10 │ │ │ │ + rsbeq r2, r1, r4, ror #13 │ │ │ │ + subseq r7, sp, r4, asr #1 │ │ │ │ + rsbeq r2, r1, lr, asr #13 │ │ │ │ + subseq r7, sp, lr, lsr #1 │ │ │ │ + strhteq r2, [r1], #-104 @ 0xffffff98 │ │ │ │ + subseq r7, sp, sl, ror r0 │ │ │ │ + subseq r7, sp, sl, rrx │ │ │ │ + rsbeq r2, r1, r2, ror r6 │ │ │ │ + ldrheq r4, [fp], #-186 @ 0xffffff46 │ │ │ │ + subseq r7, sp, sl, lsr r0 │ │ │ │ + rsbeq r2, r1, r4, asr #12 │ │ │ │ + subseq r7, sp, r2, lsr #32 │ │ │ │ + subseq r4, fp, sl, lsl #23 │ │ │ │ + ldrsheq r6, [sp], #-252 @ 0xffffff04 │ │ │ │ + subseq r4, fp, r4, ror #22 │ │ │ │ andls sl, r1, r6, lsl sl │ │ │ │ ldrbmi r9, [r3], -r3, lsl #4 │ │ │ │ ldrbmi sl, [r9], -pc, lsl #20 │ │ │ │ strtmi r9, [r8], -r2, lsl #4 │ │ │ │ @ instruction: 0xf8cd9a0e │ │ │ │ strls r9, [pc], -r0 │ │ │ │ @ instruction: 0xf7f59616 │ │ │ │ @@ -555002,16 +555002,16 @@ │ │ │ │ @ instruction: 0xf6414806 │ │ │ │ ldrbtmi r2, [r8], #-299 @ 0xfffffed5 │ │ │ │ @ instruction: 0xf5e6300c │ │ │ │ stmdami r4, {r0, r2, r4, sl, fp, ip, sp, lr, pc} │ │ │ │ ldrbtmi r4, [r8], #-1585 @ 0xfffff9cf │ │ │ │ ldc2l 5, cr15, [r0], {230} @ 0xe6 │ │ │ │ svclt 0x0000e67a │ │ │ │ - subseq r6, sp, r2, lsr #28 │ │ │ │ - subseq r4, fp, sl, lsl #19 │ │ │ │ + subseq r6, sp, sl, lsr #28 │ │ │ │ + @ instruction: 0x005b4992 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x0068f8cc │ │ │ │ @ instruction: 0x4690b09d │ │ │ │ blcs ff96f814 │ │ │ │ @ instruction: 0xf8df461c │ │ │ │ @@ -555771,16 +555771,16 @@ │ │ │ │ stmdavc sl, {r0, r2, r3, r4, r6, r7, r8, fp, sp, lr, pc} │ │ │ │ @ instruction: 0xf8d89706 │ │ │ │ blcs 23e0ac │ │ │ │ strhi pc, [r4, #704]! @ 0x2c0 │ │ │ │ smmla r7, pc, r6, r4 @ │ │ │ │ rsbeq sp, r6, r0, ror r5 │ │ │ │ @ instruction: 0x000011b8 │ │ │ │ - subseq r6, sp, r2, lsl #26 │ │ │ │ - subseq r6, sp, lr, lsr #12 │ │ │ │ + subseq r6, sp, sl, lsl #26 │ │ │ │ + subseq r6, sp, r6, lsr r6 │ │ │ │ @ instruction: 0xb010f8dd │ │ │ │ @ instruction: 0xf8c82303 │ │ │ │ movwcs r3, #12 │ │ │ │ andcc pc, r0, fp, asr #17 │ │ │ │ ldrdne pc, [ip], -fp │ │ │ │ @ instruction: 0xdd102900 │ │ │ │ @ instruction: 0xf8db2314 │ │ │ │ @@ -556537,40 +556537,40 @@ │ │ │ │ stccs 3, cr2, [r0, #-4] │ │ │ │ strbmi sp, [r3, #-236]! @ 0xffffff14 │ │ │ │ movwcs sp, #12522 @ 0x30ea │ │ │ │ @ instruction: 0xf7ff60e3 │ │ │ │ svclt 0x0000ba12 │ │ │ │ rsbeq ip, r6, r4, lsr r9 │ │ │ │ @ instruction: 0x000011b8 │ │ │ │ - subseq r6, sp, ip, lsl #2 │ │ │ │ - ldrheq r6, [sp], #-4 │ │ │ │ - subseq r6, sp, r4, ror r0 │ │ │ │ - subseq r6, sp, r2, lsr #32 │ │ │ │ - subseq r5, sp, r6, ror #31 │ │ │ │ - subseq r5, sp, r8, lsr #31 │ │ │ │ - ldrsbeq r5, [sp], #-208 @ 0xffffff30 │ │ │ │ - subseq r5, sp, lr, lsl sp │ │ │ │ - subseq r5, sp, r8, ror #23 │ │ │ │ - subseq r5, sp, r4, lsr #23 │ │ │ │ - subseq r5, sp, r6, ror #22 │ │ │ │ - subseq r5, sp, r8, lsr #22 │ │ │ │ - ldrsheq r5, [sp], #-172 @ 0xffffff54 │ │ │ │ - subseq r5, sp, r6, asr #20 │ │ │ │ - subseq r5, sp, lr, lsl #20 │ │ │ │ - ldrheq r5, [sp], #-156 @ 0xffffff64 │ │ │ │ - subseq r5, sp, r6, ror #18 │ │ │ │ - subseq r5, sp, ip, lsl r9 │ │ │ │ - ldrheq r5, [sp], #-140 @ 0xffffff74 │ │ │ │ - subseq r5, sp, lr, asr #15 │ │ │ │ - subseq r3, fp, r4, lsr r3 │ │ │ │ - ldrheq r5, [sp], #-112 @ 0xffffff90 │ │ │ │ - subseq r3, fp, r6, lsl r3 │ │ │ │ - @ instruction: 0x005d5796 │ │ │ │ - ldrsheq r3, [fp], #-46 @ 0xffffffd2 │ │ │ │ - subseq r5, sp, r8, lsl #13 │ │ │ │ + subseq r6, sp, r4, lsl r1 │ │ │ │ + ldrheq r6, [sp], #-12 │ │ │ │ + subseq r6, sp, ip, ror r0 │ │ │ │ + subseq r6, sp, sl, lsr #32 │ │ │ │ + subseq r5, sp, lr, ror #31 │ │ │ │ + ldrheq r5, [sp], #-240 @ 0xffffff10 │ │ │ │ + ldrsbeq r5, [sp], #-216 @ 0xffffff28 │ │ │ │ + subseq r5, sp, r6, lsr #26 │ │ │ │ + ldrsheq r5, [sp], #-176 @ 0xffffff50 │ │ │ │ + subseq r5, sp, ip, lsr #23 │ │ │ │ + subseq r5, sp, lr, ror #22 │ │ │ │ + subseq r5, sp, r0, lsr fp │ │ │ │ + subseq r5, sp, r4, lsl #22 │ │ │ │ + subseq r5, sp, lr, asr #20 │ │ │ │ + subseq r5, sp, r6, lsl sl │ │ │ │ + subseq r5, sp, r4, asr #19 │ │ │ │ + subseq r5, sp, lr, ror #18 │ │ │ │ + subseq r5, sp, r4, lsr #18 │ │ │ │ + subseq r5, sp, r4, asr #17 │ │ │ │ + ldrsbeq r5, [sp], #-118 @ 0xffffff8a │ │ │ │ + subseq r3, fp, ip, lsr r3 │ │ │ │ + ldrheq r5, [sp], #-120 @ 0xffffff88 │ │ │ │ + subseq r3, fp, lr, lsl r3 │ │ │ │ + @ instruction: 0x005d579e │ │ │ │ + subseq r3, fp, r6, lsl #6 │ │ │ │ + @ instruction: 0x005d5690 │ │ │ │ @ instruction: 0x3010f8da │ │ │ │ @ instruction: 0x46204651 │ │ │ │ ldrbcc pc, [pc, #79]! @ 232d37 @ │ │ │ │ ldrpl lr, [r1, #-2509] @ 0xfffff633 │ │ │ │ movwcs r6, #2138 @ 0x85a │ │ │ │ blge 697948 │ │ │ │ ldrls r9, [r4, #-1299] @ 0xfffffaed │ │ │ │ @@ -556974,97 +556974,97 @@ │ │ │ │ andeq pc, ip, r4, lsl #2 │ │ │ │ mvnsvc pc, r0, asr #4 │ │ │ │ stc2 5, cr15, [lr], #912 @ 0x390 │ │ │ │ @ instruction: 0xf04f4855 │ │ │ │ ldrbtmi r3, [r8], #-511 @ 0xfffffe01 │ │ │ │ stc2l 5, cr15, [r8, #-912]! @ 0xfffffc70 │ │ │ │ bllt ff2b1344 │ │ │ │ - @ instruction: 0x005d5498 │ │ │ │ - rsbeq r0, r1, r0, lsr #21 │ │ │ │ - subseq r5, sp, lr, ror r4 │ │ │ │ - subseq r2, fp, r2, ror #31 │ │ │ │ - subseq r5, sp, ip, asr r4 │ │ │ │ - subseq r2, fp, r2, asr #31 │ │ │ │ - subseq r5, sp, lr, lsr r4 │ │ │ │ - rsbeq r0, r1, r6, asr #20 │ │ │ │ - subseq r5, sp, r4, lsr #8 │ │ │ │ - subseq r2, fp, r8, lsl #31 │ │ │ │ - subseq r5, sp, r6, lsl #8 │ │ │ │ - rsbeq r0, r1, lr, lsl #20 │ │ │ │ - subseq r5, sp, ip, ror #7 │ │ │ │ - strdeq r0, [r1], #-148 @ 0xffffff6c @ │ │ │ │ - ldrsbeq r5, [sp], #-50 @ 0xffffffce │ │ │ │ - ldrdeq r0, [r1], #-154 @ 0xffffff66 @ │ │ │ │ - subseq r5, sp, r8, ror r3 │ │ │ │ - ldrsbeq r2, [fp], #-238 @ 0xffffff12 │ │ │ │ - subseq r5, sp, lr, lsr r3 │ │ │ │ - subseq r5, sp, sl, lsr #6 │ │ │ │ - rsbeq r0, r1, r2, lsr r9 │ │ │ │ - subseq r5, sp, r0, lsl r3 │ │ │ │ - subseq r2, fp, r4, ror lr │ │ │ │ - subseq r5, sp, ip, ror #5 │ │ │ │ - strdeq r0, [r1], #-132 @ 0xffffff7c @ │ │ │ │ - ldrsbeq r5, [sp], #-34 @ 0xffffffde │ │ │ │ - subseq r2, fp, r8, lsr lr │ │ │ │ - ldrheq r5, [sp], #-40 @ 0xffffffd8 │ │ │ │ - rsbeq r0, r1, r2, asr #17 │ │ │ │ - subseq r5, sp, r2, lsr #5 │ │ │ │ - rsbeq r0, r1, ip, lsr #17 │ │ │ │ - subseq r5, sp, ip, lsl #5 │ │ │ │ - mlseq r1, r6, r8, r0 │ │ │ │ - subseq r5, sp, r6, ror r2 │ │ │ │ - rsbeq r0, r1, r0, lsl #17 │ │ │ │ - subseq r5, sp, r0, ror #4 │ │ │ │ - rsbeq r0, r1, sl, ror #16 │ │ │ │ - subseq r5, sp, sl, asr #4 │ │ │ │ - rsbeq r0, r1, r2, asr r8 │ │ │ │ - @ instruction: 0x005b2d9a │ │ │ │ - subseq r5, sp, sl, lsl r2 │ │ │ │ - rsbeq r0, r1, r4, lsr #16 │ │ │ │ - subseq r5, sp, r2, lsl #4 │ │ │ │ - subseq r2, fp, sl, ror #26 │ │ │ │ - subseq r5, sp, r8, ror #3 │ │ │ │ - subseq r2, fp, r0, asr sp │ │ │ │ - ldrheq r5, [sp], #-18 @ 0xffffffee │ │ │ │ - subseq r2, fp, sl, lsl sp │ │ │ │ - subseq r5, sp, r2, lsl r1 │ │ │ │ - subseq r2, fp, sl, ror ip │ │ │ │ - ldrsheq r5, [sp], #-10 │ │ │ │ - rsbeq r0, r1, r4, lsl #14 │ │ │ │ - subseq r5, sp, r4, ror #1 │ │ │ │ - rsbeq r0, r1, lr, ror #13 │ │ │ │ - subseq r5, sp, lr, asr #1 │ │ │ │ - ldrdeq r0, [r1], #-104 @ 0xffffff98 @ │ │ │ │ - ldrheq r5, [sp], #-8 │ │ │ │ - rsbeq r0, r1, r2, asr #13 │ │ │ │ - @ instruction: 0x005d509c │ │ │ │ - rsbeq r0, r1, r4, lsr #13 │ │ │ │ - subseq r2, fp, ip, ror #23 │ │ │ │ - subseq r5, sp, sl, rrx │ │ │ │ - rsbeq r0, r1, r4, ror r6 │ │ │ │ - subseq r5, sp, r4, asr r0 │ │ │ │ - rsbeq r0, r1, lr, asr r6 │ │ │ │ - subseq r5, sp, lr, lsr r0 │ │ │ │ - rsbeq r0, r1, r6, asr #12 │ │ │ │ - subseq r2, fp, lr, lsl #23 │ │ │ │ - subseq r5, sp, r8 │ │ │ │ - subseq r2, fp, r0, ror fp │ │ │ │ - subseq r4, sp, r0, ror #31 │ │ │ │ - subseq r2, fp, r8, asr #22 │ │ │ │ - subseq r4, sp, r8, asr #31 │ │ │ │ - ldrdeq r0, [r1], #-82 @ 0xffffffae @ │ │ │ │ - ldrheq r4, [sp], #-242 @ 0xffffff0e │ │ │ │ - strhteq r0, [r1], #-92 @ 0xffffffa4 │ │ │ │ - @ instruction: 0x005d4f9a │ │ │ │ - subseq r2, fp, r0, lsl #22 │ │ │ │ - subseq r4, sp, r0, lsl #31 │ │ │ │ - rsbeq r0, r1, sl, lsl #11 │ │ │ │ - subseq r4, sp, sl, ror #30 │ │ │ │ - rsbeq r0, r1, r2, ror r5 │ │ │ │ - ldrheq r2, [fp], #-170 @ 0xffffff56 │ │ │ │ + subseq r5, sp, r0, lsr #9 │ │ │ │ + rsbeq r0, r1, r8, lsr #21 │ │ │ │ + subseq r5, sp, r6, lsl #9 │ │ │ │ + subseq r2, fp, sl, ror #31 │ │ │ │ + subseq r5, sp, r4, ror #8 │ │ │ │ + subseq r2, fp, sl, asr #31 │ │ │ │ + subseq r5, sp, r6, asr #8 │ │ │ │ + rsbeq r0, r1, lr, asr #20 │ │ │ │ + subseq r5, sp, ip, lsr #8 │ │ │ │ + @ instruction: 0x005b2f90 │ │ │ │ + subseq r5, sp, lr, lsl #8 │ │ │ │ + rsbeq r0, r1, r6, lsl sl │ │ │ │ + ldrsheq r5, [sp], #-52 @ 0xffffffcc │ │ │ │ + strdeq r0, [r1], #-156 @ 0xffffff64 @ │ │ │ │ + ldrsbeq r5, [sp], #-58 @ 0xffffffc6 │ │ │ │ + rsbeq r0, r1, r2, ror #19 │ │ │ │ + subseq r5, sp, r0, lsl #7 │ │ │ │ + subseq r2, fp, r6, ror #29 │ │ │ │ + subseq r5, sp, r6, asr #6 │ │ │ │ + subseq r5, sp, r2, lsr r3 │ │ │ │ + rsbeq r0, r1, sl, lsr r9 │ │ │ │ + subseq r5, sp, r8, lsl r3 │ │ │ │ + subseq r2, fp, ip, ror lr │ │ │ │ + ldrsheq r5, [sp], #-36 @ 0xffffffdc │ │ │ │ + strdeq r0, [r1], #-140 @ 0xffffff74 @ │ │ │ │ + ldrsbeq r5, [sp], #-42 @ 0xffffffd6 │ │ │ │ + subseq r2, fp, r0, asr #28 │ │ │ │ + subseq r5, sp, r0, asr #5 │ │ │ │ + rsbeq r0, r1, sl, asr #17 │ │ │ │ + subseq r5, sp, sl, lsr #5 │ │ │ │ + strhteq r0, [r1], #-132 @ 0xffffff7c │ │ │ │ + @ instruction: 0x005d5294 │ │ │ │ + mlseq r1, lr, r8, r0 │ │ │ │ + subseq r5, sp, lr, ror r2 │ │ │ │ + rsbeq r0, r1, r8, lsl #17 │ │ │ │ + subseq r5, sp, r8, ror #4 │ │ │ │ + rsbeq r0, r1, r2, ror r8 │ │ │ │ + subseq r5, sp, r2, asr r2 │ │ │ │ + rsbeq r0, r1, sl, asr r8 │ │ │ │ + subseq r2, fp, r2, lsr #27 │ │ │ │ + subseq r5, sp, r2, lsr #4 │ │ │ │ + rsbeq r0, r1, ip, lsr #16 │ │ │ │ + subseq r5, sp, sl, lsl #4 │ │ │ │ + subseq r2, fp, r2, ror sp │ │ │ │ + ldrsheq r5, [sp], #-16 │ │ │ │ + subseq r2, fp, r8, asr sp │ │ │ │ + ldrheq r5, [sp], #-26 @ 0xffffffe6 │ │ │ │ + subseq r2, fp, r2, lsr #26 │ │ │ │ + subseq r5, sp, sl, lsl r1 │ │ │ │ + subseq r2, fp, r2, lsl #25 │ │ │ │ + subseq r5, sp, r2, lsl #2 │ │ │ │ + rsbeq r0, r1, ip, lsl #14 │ │ │ │ + subseq r5, sp, ip, ror #1 │ │ │ │ + strdeq r0, [r1], #-102 @ 0xffffff9a @ │ │ │ │ + ldrsbeq r5, [sp], #-6 │ │ │ │ + rsbeq r0, r1, r0, ror #13 │ │ │ │ + subseq r5, sp, r0, asr #1 │ │ │ │ + rsbeq r0, r1, sl, asr #13 │ │ │ │ + subseq r5, sp, r4, lsr #1 │ │ │ │ + rsbeq r0, r1, ip, lsr #13 │ │ │ │ + ldrsheq r2, [fp], #-180 @ 0xffffff4c │ │ │ │ + subseq r5, sp, r2, ror r0 │ │ │ │ + rsbeq r0, r1, ip, ror r6 │ │ │ │ + subseq r5, sp, ip, asr r0 │ │ │ │ + rsbeq r0, r1, r6, ror #12 │ │ │ │ + subseq r5, sp, r6, asr #32 │ │ │ │ + rsbeq r0, r1, lr, asr #12 │ │ │ │ + @ instruction: 0x005b2b96 │ │ │ │ + subseq r5, sp, r0, lsl r0 │ │ │ │ + subseq r2, fp, r8, ror fp │ │ │ │ + subseq r4, sp, r8, ror #31 │ │ │ │ + subseq r2, fp, r0, asr fp │ │ │ │ + ldrsbeq r4, [sp], #-240 @ 0xffffff10 │ │ │ │ + ldrdeq r0, [r1], #-90 @ 0xffffffa6 @ │ │ │ │ + ldrheq r4, [sp], #-250 @ 0xffffff06 │ │ │ │ + rsbeq r0, r1, r4, asr #11 │ │ │ │ + subseq r4, sp, r2, lsr #31 │ │ │ │ + subseq r2, fp, r8, lsl #22 │ │ │ │ + subseq r4, sp, r8, lsl #31 │ │ │ │ + mlseq r1, r2, r5, r0 │ │ │ │ + subseq r4, sp, r2, ror pc │ │ │ │ + rsbeq r0, r1, sl, ror r5 │ │ │ │ + subseq r2, fp, r2, asr #21 │ │ │ │ bvs ff90d4a4 │ │ │ │ eoreq pc, r1, r3, asr r8 @ │ │ │ │ svceq 0x00c043c0 │ │ │ │ svclt 0x00004770 │ │ │ │ blvs 190d4b4 │ │ │ │ eoreq pc, r1, r3, asr r8 @ │ │ │ │ svceq 0x00c043c0 │ │ │ │ @@ -557247,15 +557247,15 @@ │ │ │ │ @ instruction: 0xf901fb0a │ │ │ │ bl 3451b0 >::_M_default_append(unsigned int)@@Base+0xc25ec> │ │ │ │ @ instruction: 0xf8540809 │ │ │ │ stmdbcs r0, {r0, r3, ip} │ │ │ │ blcs 26a35c │ │ │ │ @ instruction: 0xf04fdb0a │ │ │ │ blx 475c5e │ │ │ │ - blvs 88839c │ │ │ │ + blvs 88839c │ │ │ │ blne fe5ce300 │ │ │ │ @ instruction: 0x2601bf18 │ │ │ │ ble fffbe39c │ │ │ │ @ instruction: 0xf0002e00 │ │ │ │ @ instruction: 0xf8dc8209 │ │ │ │ tstcs ip, r4 │ │ │ │ vqdmulh.s d15, d3, d1 │ │ │ │ @@ -557474,15 +557474,15 @@ │ │ │ │ ldrdgt pc, [r0], -r8 │ │ │ │ vseleq.f64 d15, d12, d9 │ │ │ │ andeq lr, lr, r5, lsl #22 │ │ │ │ blcs 24e518 │ │ │ │ ldmib r0, {r0, r1, r2, r3, r5, r6, r7, r9, fp, ip, lr, pc}^ │ │ │ │ blcs 240340 │ │ │ │ blx 4aa73a │ │ │ │ - blvs 888728 │ │ │ │ + blvs 888728 │ │ │ │ bne fe4ce68c │ │ │ │ andcs fp, r1, #24, 30 @ 0x60 │ │ │ │ ble fffbe728 │ │ │ │ stmdavs r3, {r1, r3, r4, r5, r6, r7, r8, ip, sp, pc}^ │ │ │ │ blx 23bb62 │ │ │ │ ldrmi pc, [sl], -r3, lsl #2 │ │ │ │ blcs 249cc4 │ │ │ │ @@ -557491,15 +557491,15 @@ │ │ │ │ bls 4ba5b0 │ │ │ │ @ instruction: 0xf383fab3 │ │ │ │ bls 418358 │ │ │ │ stmdals r9, {r0, r1, r3, r4, r6, r8, fp} │ │ │ │ @ instruction: 0xf8cd1a9b │ │ │ │ svclt 0x0018c000 │ │ │ │ bls 4fc760 │ │ │ │ - blge 858770 │ │ │ │ + blge 858770 │ │ │ │ strpl lr, [r1, -sp, asr #19] │ │ │ │ blx 15f1b2e │ │ │ │ @ instruction: 0xf855e7c1 │ │ │ │ andcs r3, ip, lr │ │ │ │ @ instruction: 0xf103fb00 │ │ │ │ stmdapl r3!, {r1, r3, r4, r9, sl, lr}^ │ │ │ │ ble 7e77c │ │ │ │ @@ -557579,21 +557579,21 @@ │ │ │ │ @ instruction: 0x4620a919 │ │ │ │ @ instruction: 0x13b8f640 │ │ │ │ @ instruction: 0xf8faf5e3 │ │ │ │ @ instruction: 0xf5dde519 │ │ │ │ svclt 0x0000ed40 │ │ │ │ rsbeq fp, r6, r4, lsl #9 │ │ │ │ @ instruction: 0x000011b8 │ │ │ │ - subseq r4, sp, r0, lsr #25 │ │ │ │ - subseq r4, sp, r2, lsr ip │ │ │ │ + subseq r4, sp, r8, lsr #25 │ │ │ │ + subseq r4, sp, sl, lsr ip │ │ │ │ rsbeq fp, r6, r4, lsr #6 │ │ │ │ - subseq r4, sp, r4, lsr #19 │ │ │ │ - subseq r4, sp, r6, lsr r9 │ │ │ │ - subseq r4, sp, r8, lsl #17 │ │ │ │ - subseq r4, sp, r2, lsl #13 │ │ │ │ + subseq r4, sp, ip, lsr #19 │ │ │ │ + subseq r4, sp, lr, lsr r9 │ │ │ │ + @ instruction: 0x005d4890 │ │ │ │ + subseq r4, sp, sl, lsl #13 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x0078f8cc │ │ │ │ ldmdbpl r8!, {r0, r1, r2, r3, r4, r6, r7, fp, ip, sp, lr, pc}^ │ │ │ │ @ instruction: 0xf8dfb099 │ │ │ │ @ instruction: 0x46894978 │ │ │ │ @@ -557940,15 +557940,15 @@ │ │ │ │ andcs fp, r1, #24, 30 @ 0x60 │ │ │ │ eorscs pc, r0, fp, asr #17 │ │ │ │ stmdbcs r0, {r0, r3, r4, r6, r7, r9, fp, sp, lr} │ │ │ │ strls sp, [r7, #-2834] @ 0xfffff4ee │ │ │ │ pkhtbmi r4, r2, r5, asr #12 │ │ │ │ @ instruction: 0xf8dd4670 │ │ │ │ bne fe2ec2d0 │ │ │ │ - blvs 84cdd8 │ │ │ │ + blvs 84cdd8 │ │ │ │ andcs fp, r1, #24, 30 @ 0x60 │ │ │ │ blx 3cced6 │ │ │ │ bvs ff8ace74 │ │ │ │ ble fff3e674 │ │ │ │ @ instruction: 0x46754650 │ │ │ │ svceq 0x0000f1bc │ │ │ │ msrhi CPSR_fsc, r0, asr #32 │ │ │ │ @@ -558199,38 +558199,38 @@ │ │ │ │ ldrbtmi r4, [r8], #-2077 @ 0xfffff7e3 │ │ │ │ blx ff9f1de6 │ │ │ │ @ instruction: 0xf5dde7e5 │ │ │ │ ldccc 8, cr14, [r0], {106} @ 0x6a │ │ │ │ svclt 0x0000e460 │ │ │ │ rsbeq sl, r6, ip, lsl sp │ │ │ │ @ instruction: 0x000011b8 │ │ │ │ - subseq r4, sp, r6, asr #10 │ │ │ │ - subseq r2, fp, ip, lsr #1 │ │ │ │ + subseq r4, sp, lr, asr #10 │ │ │ │ + ldrheq r2, [fp], #-4 │ │ │ │ strhteq sl, [r6], #-198 @ 0xffffff3a │ │ │ │ - subseq r4, sp, r4, ror #9 │ │ │ │ - ldrheq r4, [sp], #-68 @ 0xffffffbc │ │ │ │ - subseq r4, sp, r4, lsr r4 │ │ │ │ - subseq r4, sp, ip, lsl #4 │ │ │ │ - subseq r4, sp, r8, lsl r2 │ │ │ │ - subseq r3, sp, sl, ror #26 │ │ │ │ - ldrsbeq r1, [fp], #-130 @ 0xffffff7e │ │ │ │ - subseq r3, sp, r8, lsl sp │ │ │ │ - subseq r1, fp, r0, lsl #17 │ │ │ │ - ldrsbeq r3, [sp], #-202 @ 0xffffff36 │ │ │ │ - subseq r1, fp, r2, asr #16 │ │ │ │ - ldrheq r3, [sp], #-204 @ 0xffffff34 │ │ │ │ - subseq r1, fp, r4, lsr #16 │ │ │ │ - @ instruction: 0x005d3c9a │ │ │ │ - subseq r1, fp, r2, lsl #16 │ │ │ │ - subseq r3, sp, lr, ror #24 │ │ │ │ - rsbeq pc, r0, r8, ror r2 @ │ │ │ │ - subseq r3, sp, r2, asr ip │ │ │ │ - rsbeq pc, r0, ip, asr r2 @ │ │ │ │ - subseq r3, sp, ip, lsr ip │ │ │ │ - rsbeq pc, r0, r6, asr #4 │ │ │ │ + subseq r4, sp, ip, ror #9 │ │ │ │ + ldrheq r4, [sp], #-76 @ 0xffffffb4 │ │ │ │ + subseq r4, sp, ip, lsr r4 │ │ │ │ + subseq r4, sp, r4, lsl r2 │ │ │ │ + subseq r4, sp, r0, lsr #4 │ │ │ │ + subseq r3, sp, r2, ror sp │ │ │ │ + ldrsbeq r1, [fp], #-138 @ 0xffffff76 │ │ │ │ + subseq r3, sp, r0, lsr #26 │ │ │ │ + subseq r1, fp, r8, lsl #17 │ │ │ │ + subseq r3, sp, r2, ror #25 │ │ │ │ + subseq r1, fp, sl, asr #16 │ │ │ │ + subseq r3, sp, r4, asr #25 │ │ │ │ + subseq r1, fp, ip, lsr #16 │ │ │ │ + subseq r3, sp, r2, lsr #25 │ │ │ │ + subseq r1, fp, sl, lsl #16 │ │ │ │ + subseq r3, sp, r6, ror ip │ │ │ │ + rsbeq pc, r0, r0, lsl #5 │ │ │ │ + subseq r3, sp, sl, asr ip │ │ │ │ + rsbeq pc, r0, r4, ror #4 │ │ │ │ + subseq r3, sp, r4, asr #24 │ │ │ │ + rsbeq pc, r0, lr, asr #4 │ │ │ │ ldrbmi r2, [r0, -r1]! │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00c0f8cc │ │ │ │ bmi fe68612c │ │ │ │ umulllt r4, r7, r1, fp │ │ │ │ @@ -558376,33 +558376,33 @@ │ │ │ │ vadd.i16 d26, d5, d3 │ │ │ │ smuad lr, fp, pc @ │ │ │ │ stmdaeq r0, {r0, r1, r2, r3, r6, ip, sp, lr, pc} │ │ │ │ ldr r4, [r5, r1, asr #13]! │ │ │ │ svc 0x0004f5dc │ │ │ │ rsbeq sl, r6, r8, lsr #6 │ │ │ │ @ instruction: 0x000011b8 │ │ │ │ - subseq r3, fp, sl, lsl #26 │ │ │ │ - ldrsbeq r3, [sp], #-182 @ 0xffffff4a │ │ │ │ - ldrheq r3, [sp], #-188 @ 0xffffff44 │ │ │ │ - subseq r1, fp, r4, asr #13 │ │ │ │ + subseq r3, fp, r2, lsl sp │ │ │ │ + ldrsbeq r3, [sp], #-190 @ 0xffffff42 │ │ │ │ + subseq r3, sp, r4, asr #23 │ │ │ │ + subseq r1, fp, ip, asr #13 │ │ │ │ ldrdeq sl, [r6], #-34 @ 0xffffffde @ │ │ │ │ - subseq r3, sp, r4, asr #22 │ │ │ │ - subseq r1, fp, ip, asr #12 │ │ │ │ - subseq r3, sp, sl, lsr #22 │ │ │ │ - subseq r1, fp, r2, lsr r6 │ │ │ │ - subseq r3, sp, r2, lsr #21 │ │ │ │ - subseq r1, fp, sl, lsr #11 │ │ │ │ - subseq r3, sp, ip, ror #20 │ │ │ │ - subseq r3, sp, sl, lsr sl │ │ │ │ - subseq r1, fp, r2, asr #10 │ │ │ │ - subseq r3, sp, r8, lsl sl │ │ │ │ - subseq r1, fp, r0, lsr #10 │ │ │ │ - subseq r3, sp, r0, lsr sl │ │ │ │ - subseq r3, sp, sl, ror #19 │ │ │ │ - ldrsheq r1, [fp], #-66 @ 0xffffffbe │ │ │ │ + subseq r3, sp, ip, asr #22 │ │ │ │ + subseq r1, fp, r4, asr r6 │ │ │ │ + subseq r3, sp, r2, lsr fp │ │ │ │ + subseq r1, fp, sl, lsr r6 │ │ │ │ + subseq r3, sp, sl, lsr #21 │ │ │ │ + ldrheq r1, [fp], #-82 @ 0xffffffae │ │ │ │ + subseq r3, sp, r4, ror sl │ │ │ │ + subseq r3, sp, r2, asr #20 │ │ │ │ + subseq r1, fp, sl, asr #10 │ │ │ │ + subseq r3, sp, r0, lsr #20 │ │ │ │ + subseq r1, fp, r8, lsr #10 │ │ │ │ + subseq r3, sp, r8, lsr sl │ │ │ │ + ldrsheq r3, [sp], #-146 @ 0xffffff6e │ │ │ │ + ldrsheq r1, [fp], #-74 @ 0xffffffb6 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00b0f8cc │ │ │ │ bmi fe7863dc │ │ │ │ umulllt r4, fp, r5, fp │ │ │ │ ldmibmi r5, {r1, r3, r4, r5, r6, sl, lr} │ │ │ │ @@ -558551,34 +558551,34 @@ │ │ │ │ @ instruction: 0x46414819 │ │ │ │ @ instruction: 0xf5e34478 │ │ │ │ smuad r4, sp, r9 │ │ │ │ ldr r2, [ip, r0, lsl #12]! │ │ │ │ stc 5, cr15, [r6, #880]! @ 0x370 │ │ │ │ rsbeq sl, r6, ip, ror r0 │ │ │ │ @ instruction: 0x000011b8 │ │ │ │ - subseq r3, fp, lr, asr sl │ │ │ │ - subseq r3, sp, sl, lsr #18 │ │ │ │ - subseq r3, sp, r0, lsl r9 │ │ │ │ - subseq r1, fp, r8, lsl r4 │ │ │ │ + subseq r3, fp, r6, ror #20 │ │ │ │ + subseq r3, sp, r2, lsr r9 │ │ │ │ + subseq r3, sp, r8, lsl r9 │ │ │ │ + subseq r1, fp, r0, lsr #8 │ │ │ │ rsbeq sl, r6, r6, lsr #32 │ │ │ │ - @ instruction: 0x005d3898 │ │ │ │ - subseq r1, fp, r0, lsr #7 │ │ │ │ - subseq r3, sp, ip, ror r8 │ │ │ │ - subseq r1, fp, r4, lsl #7 │ │ │ │ - subseq r3, sp, sl, ror #15 │ │ │ │ - ldrsheq r1, [fp], #-34 @ 0xffffffde │ │ │ │ + subseq r3, sp, r0, lsr #17 │ │ │ │ + subseq r1, fp, r8, lsr #7 │ │ │ │ + subseq r3, sp, r4, lsl #17 │ │ │ │ + subseq r1, fp, ip, lsl #7 │ │ │ │ ldrsheq r3, [sp], #-114 @ 0xffffff8e │ │ │ │ - subseq r3, sp, ip, asr #15 │ │ │ │ - subseq r3, sp, r2, asr #15 │ │ │ │ - subseq r7, sp, r4, lsr #8 │ │ │ │ - subseq r9, ip, lr, ror fp │ │ │ │ - subseq r9, ip, ip, ror fp │ │ │ │ - subseq r7, lr, r2, ror #27 │ │ │ │ - subseq r3, sp, ip, lsl r7 │ │ │ │ - subseq r1, fp, r4, lsr #4 │ │ │ │ + ldrsheq r1, [fp], #-42 @ 0xffffffd6 │ │ │ │ + ldrsheq r3, [sp], #-122 @ 0xffffff86 │ │ │ │ + ldrsbeq r3, [sp], #-116 @ 0xffffff8c │ │ │ │ + subseq r3, sp, sl, asr #15 │ │ │ │ + subseq r7, sp, ip, lsr #8 │ │ │ │ + subseq r9, ip, r6, lsl #23 │ │ │ │ + subseq r9, ip, r4, lsl #23 │ │ │ │ + subseq r7, lr, sl, ror #27 │ │ │ │ + subseq r3, sp, r4, lsr #14 │ │ │ │ + subseq r1, fp, ip, lsr #4 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ stc 12, cr5, [sp, #-512]! @ 0xfffffe00 │ │ │ │ bl fed97850 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldmdbvs r3, {r5, r6, r7, r8, r9, sl, fp} │ │ │ │ addlt r4, r2, r4, lsl r6 │ │ │ │ ldmdavs r8, {r0, r2, r9, sl, lr} │ │ │ │ @@ -558657,21 +558657,21 @@ │ │ │ │ blx 8f193e │ │ │ │ ldrtmi r4, [r9], -fp, lsl #22 │ │ │ │ adcmi pc, r6, #64, 4 │ │ │ │ andls r4, r0, #2063597568 @ 0x7b000000 │ │ │ │ @ instruction: 0xf5e02280 │ │ │ │ @ instruction: 0x4620f9d3 │ │ │ │ ldcllt 0, cr11, [r0, #20]! │ │ │ │ - subseq r3, sp, ip, ror #11 │ │ │ │ - ldrsheq r1, [fp], #-4 │ │ │ │ - subseq r3, sp, lr, asr #11 │ │ │ │ - ldrsbeq r1, [fp], #-6 │ │ │ │ - subseq r3, sp, ip, lsl #11 │ │ │ │ - @ instruction: 0x005b1094 │ │ │ │ - ldrsbeq r3, [sp], #-88 @ 0xffffffa8 │ │ │ │ + ldrsheq r3, [sp], #-84 @ 0xffffffac │ │ │ │ + ldrsheq r1, [fp], #-12 │ │ │ │ + ldrsbeq r3, [sp], #-86 @ 0xffffffaa │ │ │ │ + ldrsbeq r1, [fp], #-14 │ │ │ │ + @ instruction: 0x005d3594 │ │ │ │ + @ instruction: 0x005b109c │ │ │ │ + subseq r3, sp, r0, ror #11 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl fed8bfb8 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strmi r0, [r5], -r0, ror #31 │ │ │ │ addlt r6, r5, r0, lsl r8 │ │ │ │ stmiavs r3, {r2, r4, r9, sl, lr}^ │ │ │ │ andcc fp, ip, r3, lsl r1 │ │ │ │ @@ -558687,15 +558687,15 @@ │ │ │ │ blx ff9f19b4 │ │ │ │ ldrbmi pc, [fp, #-576]! @ 0xfffffdc0 @ │ │ │ │ eorcs r9, r4, #3072 @ 0xc00 │ │ │ │ strls r4, [r0, #-1569] @ 0xfffff9df │ │ │ │ @ instruction: 0xf8eef5e0 │ │ │ │ andlt r2, r5, r1 │ │ │ │ svclt 0x0000bd30 │ │ │ │ - subseq r3, sp, ip, ror r5 │ │ │ │ + subseq r3, sp, r4, lsl #11 │ │ │ │ mvnsmi lr, #737280 @ 0xb4000 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00c8f8cc │ │ │ │ addlt r6, r7, r1, asr #16 │ │ │ │ stccs 8, cr6, [r7], {12} │ │ │ │ @ instruction: 0xf8d1d90f │ │ │ │ @@ -558845,27 +558845,27 @@ │ │ │ │ ldmdami r2, {r0, r2, r4, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ mvnscc pc, pc, asr #32 │ │ │ │ @ instruction: 0xf5e24478 │ │ │ │ strb pc, [lr, pc, asr #29]! @ │ │ │ │ andhi pc, r0, pc, lsr #7 │ │ │ │ @ instruction: 0xffffffff │ │ │ │ @ instruction: 0xffffffff │ │ │ │ - subseq r3, sp, r2, lsl #9 │ │ │ │ - subseq r3, sp, r6, ror r3 │ │ │ │ - subseq r0, fp, lr, ror lr │ │ │ │ - ldrsheq r3, [sp], #-42 @ 0xffffffd6 │ │ │ │ - subseq r0, fp, r2, lsl #28 │ │ │ │ - ldrsbeq r3, [sp], #-44 @ 0xffffffd4 │ │ │ │ - subseq r0, fp, r4, ror #27 │ │ │ │ - ldrheq r3, [sp], #-46 @ 0xffffffd2 │ │ │ │ - subseq r0, fp, r6, asr #27 │ │ │ │ - subseq r3, sp, r2, lsr #5 │ │ │ │ - subseq r0, fp, r8, lsr #27 │ │ │ │ - subseq r3, sp, r2, lsl #5 │ │ │ │ - subseq r0, fp, r8, lsl #27 │ │ │ │ + subseq r3, sp, sl, lsl #9 │ │ │ │ + subseq r3, sp, lr, ror r3 │ │ │ │ + subseq r0, fp, r6, lsl #29 │ │ │ │ + subseq r3, sp, r2, lsl #6 │ │ │ │ + subseq r0, fp, sl, lsl #28 │ │ │ │ + subseq r3, sp, r4, ror #5 │ │ │ │ + subseq r0, fp, ip, ror #27 │ │ │ │ + subseq r3, sp, r6, asr #5 │ │ │ │ + subseq r0, fp, lr, asr #27 │ │ │ │ + subseq r3, sp, sl, lsr #5 │ │ │ │ + ldrheq r0, [fp], #-208 @ 0xffffff30 │ │ │ │ + subseq r3, sp, sl, lsl #5 │ │ │ │ + @ instruction: 0x005b0d90 │ │ │ │ blcc 2b093c >::_M_default_append(unsigned int)@@Base+0x2dd78> │ │ │ │ blvs e3073c │ │ │ │ blpl 2b0948 >::_M_default_append(unsigned int)@@Base+0x2dd84> │ │ │ │ blvc c7070c │ │ │ │ blpl 2708cc │ │ │ │ blcc ff3f0ba0 │ │ │ │ blvc 430958 │ │ │ │ @@ -559565,16 +559565,16 @@ │ │ │ │ blvs 2f1498 >::_M_default_append(unsigned int)@@Base+0x6e8d4> │ │ │ │ blvc 13b1480 │ │ │ │ blcs 471238 │ │ │ │ blls 13f1688 │ │ │ │ blvs 5f1240 │ │ │ │ blcc 14314a8 │ │ │ │ blvc 1431494 │ │ │ │ - blvs 87124c │ │ │ │ - blls 871210 │ │ │ │ + blvs 87124c │ │ │ │ + blls 871210 │ │ │ │ blpl 14314b4 │ │ │ │ blvc 13f14dc │ │ │ │ blpl 3314bc >::_M_default_append(unsigned int)@@Base+0xae8f8> │ │ │ │ blcc 371260 >::_M_default_append(unsigned int)@@Base+0xee69c> │ │ │ │ blpl 3b14c0 │ │ │ │ blmi 13f16b8 │ │ │ │ blmi 14314c8 │ │ │ │ @@ -559711,15 +559711,15 @@ │ │ │ │ blne 1331638 │ │ │ │ blne 13b163c │ │ │ │ blle a71480 │ │ │ │ blne 1331644 │ │ │ │ blne 3b1688 │ │ │ │ blle 15318d8 │ │ │ │ blle 12f1640 │ │ │ │ - blpl 871494 │ │ │ │ + blpl 871494 │ │ │ │ blcc 12b18e4 │ │ │ │ blne 3f149c │ │ │ │ blcc 631664 │ │ │ │ blx 6f14a6 │ │ │ │ bl 7714a8 │ │ │ │ blcc 4f146c │ │ │ │ blcc 15b18fc │ │ │ │ @@ -560115,15 +560115,15 @@ │ │ │ │ blls 571a8c │ │ │ │ blls 12f1d28 │ │ │ │ blvs 14b1d38 │ │ │ │ blls 14b1d30 │ │ │ │ bleq 1371f28 │ │ │ │ blmi 471d38 │ │ │ │ blcs 14b1d38 │ │ │ │ - blls 871ae8 │ │ │ │ + blls 871ae8 │ │ │ │ blvc 1431d48 │ │ │ │ bleq 571ce8 │ │ │ │ blcs 3f1d48 │ │ │ │ blvs 571af8 │ │ │ │ blge 14f1d64 │ │ │ │ blcs 3f1d54 │ │ │ │ blvs 1331d60 │ │ │ │ @@ -561079,15 +561079,15 @@ │ │ │ │ stc 4, cr4, [r9, #460] @ 0x1cc │ │ │ │ vstr d2, [r3] │ │ │ │ eorvs r3, r8, r0, lsl #22 │ │ │ │ andscc r3, r8, #1073741824 @ 0x40000000 │ │ │ │ @ instruction: 0xf47f42a1 │ │ │ │ strbmi sl, [r6, #-3947] @ 0xfffff095 │ │ │ │ strcc sp, [r1], -r5, lsl #20 │ │ │ │ - bleq 8737b0 │ │ │ │ + bleq 8737b0 │ │ │ │ @ instruction: 0xf73f42b4 │ │ │ │ uhsaxmi sl, r3, fp │ │ │ │ bcs 25dd58 │ │ │ │ addhi pc, r9, #0 │ │ │ │ @ instruction: 0xf04fae32 │ │ │ │ strls r0, [r4], -r0, lsl #18 │ │ │ │ ldmeq r8, {r0, r2, r3, r8, ip, sp, lr, pc}^ │ │ │ │ @@ -561749,18 +561749,18 @@ │ │ │ │ stmdahi r0, {r2, r3, r4, r7, r8, sl, ip, sp, lr} │ │ │ │ mrc2 4, 1, lr, cr7, cr12, {1} │ │ │ │ stmdahi r0, {r2, r3, r4, r7, r8, sl, ip, sp, lr} │ │ │ │ mrcvc 4, 1, lr, cr7, cr12, {1} │ │ │ │ rsbeq r6, r6, ip, lsr #26 │ │ │ │ @ instruction: 0x000011b8 │ │ │ │ strdeq r6, [r6], #-198 @ 0xffffff3a @ │ │ │ │ - subseq r0, sp, r0, asr #10 │ │ │ │ - subseq lr, sl, r8, asr #32 │ │ │ │ - subseq r0, sp, r2, lsr #10 │ │ │ │ - subseq lr, sl, sl, lsr #32 │ │ │ │ + subseq r0, sp, r8, asr #10 │ │ │ │ + subseq lr, sl, r0, asr r0 │ │ │ │ + subseq r0, sp, sl, lsr #10 │ │ │ │ + subseq lr, sl, r2, lsr r0 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl fed8f010 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldclmi 14, cr0, [sp, #-160]! @ 0xffffff60 │ │ │ │ ldclmi 0, cr11, [sp], #-968 @ 0xfffffc38 │ │ │ │ ldc 4, cr4, [pc, #500] @ 238014 │ │ │ │ vmovls.s8 r7, d7[7] │ │ │ │ @@ -561807,15 +561807,15 @@ │ │ │ │ ldcge 5, cr9, [r8, #-16] │ │ │ │ strls r9, [r3, #-1541] @ 0xfffff9fb │ │ │ │ andgt pc, r8, sp, asr #17 │ │ │ │ @ instruction: 0xffeaf7fe │ │ │ │ stmdacs r0, {r0, r1, r2, r3, fp, ip, pc} │ │ │ │ ldc 0, cr13, [sp, #368] @ 0x170 │ │ │ │ stmdacs r1, {r2, r6, r8, r9, fp, ip, sp, lr} │ │ │ │ - blvs 873558 │ │ │ │ + blvs 873558 │ │ │ │ @ instruction: 0xee269906 │ │ │ │ fldmdbxle ip!, {d22-d24} @ Deprecated │ │ │ │ blpl 13f39b0 │ │ │ │ sbceq lr, r0, r5, lsl #22 │ │ │ │ bge 13e2b60 │ │ │ │ blvc 2f31c8 >::_M_default_append(unsigned int)@@Base+0x70604> │ │ │ │ blmi 2f31c8 >::_M_default_append(unsigned int)@@Base+0x70604> │ │ │ │ @@ -562091,57 +562091,57 @@ │ │ │ │ @ instruction: 0xf04f4830 │ │ │ │ ldrbtmi r3, [r8], #-511 @ 0xfffffe01 │ │ │ │ stc2l 5, cr15, [r8, #-892]! @ 0xfffffc84 │ │ │ │ @ instruction: 0xf5d9e728 │ │ │ │ svclt 0x0000e9f4 │ │ │ │ rsbeq r6, r6, lr, lsr r9 │ │ │ │ @ instruction: 0x000011b8 │ │ │ │ - subseq r0, sp, r2, ror r2 │ │ │ │ + subseq r0, sp, sl, ror r2 │ │ │ │ @ instruction: 0xffffcb33 │ │ │ │ @ instruction: 0xffffcd01 │ │ │ │ - subseq r0, sp, r2, asr #3 │ │ │ │ - subseq r0, sp, lr, asr r2 │ │ │ │ + subseq r0, sp, sl, asr #3 │ │ │ │ + subseq r0, sp, r6, ror #4 │ │ │ │ andeq r0, r0, fp, asr #5 │ │ │ │ - subseq r0, sp, r8, lsr #5 │ │ │ │ + ldrheq r0, [sp], #-32 @ 0xffffffe0 │ │ │ │ @ instruction: 0xffffcc71 │ │ │ │ @ instruction: 0xffffcb57 │ │ │ │ @ instruction: 0xffffc57b │ │ │ │ andeq r1, r0, r1, ror #31 │ │ │ │ @ instruction: 0xfffffebb │ │ │ │ @ instruction: 0xfffffb69 │ │ │ │ - subseq r0, sp, r0, lsr r2 │ │ │ │ - subseq r0, sp, lr, asr r1 │ │ │ │ - subseq sp, sl, r6, ror #24 │ │ │ │ + subseq r0, sp, r8, lsr r2 │ │ │ │ + subseq r0, sp, r6, ror #2 │ │ │ │ + subseq sp, sl, lr, ror #24 │ │ │ │ rsbeq r6, r6, r4, ror r8 │ │ │ │ - subseq r0, sp, sl, lsr #2 │ │ │ │ - subseq sp, sl, r2, lsr ip │ │ │ │ - subseq r0, sp, r2, lsr #4 │ │ │ │ - subseq r0, sp, r0, ror #4 │ │ │ │ - @ instruction: 0x005d0298 │ │ │ │ - subseq r0, sp, r6, asr r2 │ │ │ │ - subseq r0, sp, r6, asr #1 │ │ │ │ - subseq sp, sl, lr, asr #23 │ │ │ │ - subseq r0, sp, ip, lsr #1 │ │ │ │ - ldrheq sp, [sl], #-180 @ 0xffffff4c │ │ │ │ - subseq r0, sp, r0, ror #4 │ │ │ │ - subseq r0, sp, ip, lsl #5 │ │ │ │ - subseq r0, sp, r6, lsl #5 │ │ │ │ + subseq r0, sp, r2, lsr r1 │ │ │ │ + subseq sp, sl, sl, lsr ip │ │ │ │ + subseq r0, sp, sl, lsr #4 │ │ │ │ + subseq r0, sp, r8, ror #4 │ │ │ │ subseq r0, sp, r0, lsr #5 │ │ │ │ - subseq r0, sp, r2, asr #32 │ │ │ │ - subseq sp, sl, sl, asr #22 │ │ │ │ - subseq r0, sp, r8, lsr #32 │ │ │ │ - subseq sp, sl, r0, lsr fp │ │ │ │ + subseq r0, sp, lr, asr r2 │ │ │ │ + subseq r0, sp, lr, asr #1 │ │ │ │ + ldrsbeq sp, [sl], #-182 @ 0xffffff4a │ │ │ │ + ldrheq r0, [sp], #-4 │ │ │ │ + ldrheq sp, [sl], #-188 @ 0xffffff44 │ │ │ │ + subseq r0, sp, r8, ror #4 │ │ │ │ + @ instruction: 0x005d0294 │ │ │ │ + subseq r0, sp, lr, lsl #5 │ │ │ │ + subseq r0, sp, r8, lsr #5 │ │ │ │ + subseq r0, sp, sl, asr #32 │ │ │ │ + subseq sp, sl, r2, asr fp │ │ │ │ + subseq r0, sp, r0, lsr r0 │ │ │ │ + subseq sp, sl, r8, lsr fp │ │ │ │ @ instruction: 0xffffc3f5 │ │ │ │ @ instruction: 0xffffc69d │ │ │ │ - subseq r0, sp, ip, ror #4 │ │ │ │ - subseq r0, sp, r8, lsl #5 │ │ │ │ - ldrsbeq pc, [ip], #-242 @ 0xffffff0e @ │ │ │ │ - ldrsbeq sp, [sl], #-170 @ 0xffffff56 │ │ │ │ - ldrheq pc, [ip], #-244 @ 0xffffff0c @ │ │ │ │ - ldrheq sp, [sl], #-170 @ 0xffffff56 │ │ │ │ + subseq r0, sp, r4, ror r2 │ │ │ │ + @ instruction: 0x005d0290 │ │ │ │ + ldrsbeq pc, [ip], #-250 @ 0xffffff06 @ │ │ │ │ + subseq sp, sl, r2, ror #21 │ │ │ │ + ldrheq pc, [ip], #-252 @ 0xffffff04 @ │ │ │ │ + subseq sp, sl, r2, asr #21 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ bl fed8f608 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strdlt r0, [r3], r0 @ │ │ │ │ mrc2 7, 2, pc, cr4, cr15, {7} │ │ │ │ stmdacs r1, {r0, r1, r9, sl, lr} │ │ │ │ ldrmi sp, [r8], -r2, lsl #2 │ │ │ │ @@ -562151,16 +562151,16 @@ │ │ │ │ andcc r4, ip, r8, ror r4 │ │ │ │ ldc2 5, cr15, [r2], #-892 @ 0xfffffc84 │ │ │ │ stmdbls r1, {r0, r2, fp, lr} │ │ │ │ @ instruction: 0xf5df4478 │ │ │ │ blls 2b77f0 >::_M_default_append(unsigned int)@@Base+0x34c2c> │ │ │ │ andlt r4, r3, r8, lsl r6 │ │ │ │ svclt 0x0000bd00 │ │ │ │ - ldrheq pc, [ip], #-236 @ 0xffffff14 @ │ │ │ │ - subseq sp, sl, r4, asr #19 │ │ │ │ + subseq pc, ip, r4, asr #29 │ │ │ │ + subseq sp, sl, ip, asr #19 │ │ │ │ ldmdavs r8, {r0, r1, r7, fp, sp, lr} │ │ │ │ svclt 0x00004770 │ │ │ │ ldmdavs r8, {r0, r1, r7, fp, sp, lr}^ │ │ │ │ svclt 0x00004770 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ blhi 57391c │ │ │ │ @@ -562174,15 +562174,15 @@ │ │ │ │ blhi 1273f48 │ │ │ │ blls 12b3f4c │ │ │ │ strmi r5, [r8], -r2, lsl #17 │ │ │ │ mrc 6, 5, r4, cr0, cr1, {1} │ │ │ │ ldmdavs r2, {r1, r6, r8, r9, fp, sp, pc} │ │ │ │ @ instruction: 0xf04f920d │ │ │ │ eorsvs r0, fp, r0, lsl #4 │ │ │ │ - blx 875fbc │ │ │ │ + blx 875fbc │ │ │ │ @ instruction: 0xf0002800 │ │ │ │ @ instruction: 0xf8db819f │ │ │ │ cdp 0, 11, cr3, cr0, cr4, {0} │ │ │ │ @ instruction: 0xf503bbc8 │ │ │ │ ldc 3, cr6, [r3, #-712] @ 0xfffffd38 │ │ │ │ vmov.f64 d7, #66 @ 0x3e100000 0.1406250 │ │ │ │ vsqrt.f64 d27, d7 │ │ │ │ @@ -562457,17 +562457,17 @@ │ │ │ │ blvc 13f43b4 │ │ │ │ svclt 0x0000e7ac │ │ │ │ andhi pc, r0, pc, lsr #7 │ │ │ │ ... │ │ │ │ mlseq r6, r4, r5, r6 │ │ │ │ @ instruction: 0x000011b8 │ │ │ │ rsbeq r6, r6, r4, lsr r5 │ │ │ │ - @ instruction: 0x005cfd98 │ │ │ │ - subseq pc, ip, r6, asr #21 │ │ │ │ - subseq sp, sl, lr, asr #11 │ │ │ │ + subseq pc, ip, r0, lsr #27 │ │ │ │ + subseq pc, ip, lr, asr #21 │ │ │ │ + ldrsbeq sp, [sl], #-86 @ 0xffffffaa │ │ │ │ blvs ff3743f0 │ │ │ │ blx 6744e8 │ │ │ │ cdp 15, 11, cr11, cr0, cr8, {5} │ │ │ │ str r7, [ip, r6, asr #22]! │ │ │ │ blle ff274404 │ │ │ │ blx 301596 >::_M_default_append(unsigned int)@@Base+0x7e9d2> │ │ │ │ cdp 3, 15, cr12, cr1, cr10, {0} │ │ │ │ @@ -563028,15 +563028,15 @@ │ │ │ │ blvc 2f4aa0 >::_M_default_append(unsigned int)@@Base+0x71edc> │ │ │ │ blgt 1434cac │ │ │ │ blx 1374cb2 │ │ │ │ blgt 13749f8 │ │ │ │ blvs 434acc │ │ │ │ blx 2f4832 >::_M_default_append(unsigned int)@@Base+0x71c6e> │ │ │ │ blmi 1574cc0 │ │ │ │ - blgt 874878 │ │ │ │ + blgt 874878 │ │ │ │ blmi 1634a38 │ │ │ │ blx 1634ad6 │ │ │ │ blmi 1634a14 │ │ │ │ blne 3f4ae0 │ │ │ │ blx 3f484e │ │ │ │ blmi 634a8c │ │ │ │ blx 774896 │ │ │ │ @@ -563126,15 +563126,15 @@ │ │ │ │ blls 274bc4 │ │ │ │ blvs 5f4c14 │ │ │ │ blvc 2b4c40 >::_M_default_append(unsigned int)@@Base+0x3207c> │ │ │ │ blvs 4749b4 │ │ │ │ blvs 2b4c10 >::_M_default_append(unsigned int)@@Base+0x3204c> │ │ │ │ blvc a749bc │ │ │ │ blls 274bdc │ │ │ │ - blne 874a04 │ │ │ │ + blne 874a04 │ │ │ │ blvc 13f4e54 │ │ │ │ blvs af49cc │ │ │ │ blvc 12f4bbc │ │ │ │ blvs bf4a14 │ │ │ │ blvc 12f4bb8 │ │ │ │ blcs 12f4c74 │ │ │ │ blvc 12f4bcc │ │ │ │ @@ -563285,15 +563285,15 @@ │ │ │ │ blpl 16350b0 │ │ │ │ blx 8f4c6a │ │ │ │ blcs 334ec0 >::_M_default_append(unsigned int)@@Base+0xb22fc> │ │ │ │ blpl 12b4e38 │ │ │ │ blvs 374ed8 >::_M_default_append(unsigned int)@@Base+0xf2314> │ │ │ │ blmi 15b50c8 │ │ │ │ blls 434ee0 │ │ │ │ - blvs 874c80 │ │ │ │ + blvs 874c80 │ │ │ │ blle 13750d0 │ │ │ │ blmi 674c88 │ │ │ │ blvc 13b50d8 │ │ │ │ blpl 274c90 │ │ │ │ blvc 12b4e38 │ │ │ │ blle b74c58 │ │ │ │ blne 2f505c >::_M_default_append(unsigned int)@@Base+0x72498> │ │ │ │ @@ -563463,15 +563463,15 @@ │ │ │ │ blmi 1375194 │ │ │ │ blpl 1375190 │ │ │ │ blmi 435174 │ │ │ │ blpl 335198 >::_M_default_append(unsigned int)@@Base+0xb25d4> │ │ │ │ blls 3b51a0 │ │ │ │ blpl 43517c │ │ │ │ blne 4b5180 │ │ │ │ - blgt 874f48 │ │ │ │ + blgt 874f48 │ │ │ │ blvs 13b5398 │ │ │ │ blcc 4b5190 │ │ │ │ blle 14753a0 │ │ │ │ blne 474f18 │ │ │ │ blne 435188 │ │ │ │ blhi 5f4f60 │ │ │ │ blne 774f24 │ │ │ │ @@ -564188,16 +564188,16 @@ │ │ │ │ blvs a75a88 │ │ │ │ svclt 0x0000e76a │ │ │ │ andhi pc, r0, pc, lsr #7 │ │ │ │ ... │ │ │ │ strhteq r4, [r6], #-140 @ 0xffffff74 │ │ │ │ @ instruction: 0x000011b8 │ │ │ │ rsbeq r4, r6, lr, asr #14 │ │ │ │ - subseq sp, ip, ip, ror #30 │ │ │ │ - subseq fp, sl, r4, ror sl │ │ │ │ + subseq sp, ip, r4, ror pc │ │ │ │ + subseq fp, sl, ip, ror sl │ │ │ │ blvc bf5a9c │ │ │ │ ldc 6, cr4, [r8, #160] @ 0xa0 │ │ │ │ vldr d6, [r9, #160] @ 0xa0 │ │ │ │ @ instruction: 0xeeb05b26 │ │ │ │ vsub.f64 d14, d6, d7 │ │ │ │ vmov.f64 d7, d7 │ │ │ │ vmov.f64 d15, d6 │ │ │ │ @@ -564651,22 +564651,22 @@ │ │ │ │ vsqrt.f64 d22, d7 │ │ │ │ @ instruction: 0xddb2fa10 │ │ │ │ mrc 6, 5, lr, cr4, cr6, {2} │ │ │ │ vsqrt.f64 d22, d7 │ │ │ │ svclt 0x00a8fa10 │ │ │ │ blvc 13f662c │ │ │ │ svclt 0x0000e7eb │ │ │ │ - subseq sp, ip, lr, asr r9 │ │ │ │ - subseq fp, sl, r6, ror #8 │ │ │ │ - subseq sp, ip, r8, lsl r9 │ │ │ │ - subseq fp, sl, r0, lsr #8 │ │ │ │ - ldrsbeq sp, [ip], #-142 @ 0xffffff72 │ │ │ │ - subseq fp, sl, r6, ror #7 │ │ │ │ - subseq sp, ip, sl, ror r8 │ │ │ │ - subseq fp, sl, r2, lsl #7 │ │ │ │ + subseq sp, ip, r6, ror #18 │ │ │ │ + subseq fp, sl, lr, ror #8 │ │ │ │ + subseq sp, ip, r0, lsr #18 │ │ │ │ + subseq fp, sl, r8, lsr #8 │ │ │ │ + subseq sp, ip, r6, ror #17 │ │ │ │ + subseq fp, sl, lr, ror #7 │ │ │ │ + subseq sp, ip, r2, lsl #17 │ │ │ │ + subseq fp, sl, sl, lsl #7 │ │ │ │ andeq r0, r0, r0 │ │ │ │ stmdavs fp, {r0, r3, r7, fp, sp, lr}^ │ │ │ │ strlt fp, [r0, #-387] @ 0xfffffe7d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00f0f8cc │ │ │ │ smlabbcc r4, r3, r0, fp │ │ │ │ @@ -564680,16 +564680,16 @@ │ │ │ │ ldrbtmi r4, [r8], #-2054 @ 0xfffff7fa │ │ │ │ @ instruction: 0xf5dd300c │ │ │ │ stmdami r5, {r0, r5, r6, fp, ip, sp, lr, pc} │ │ │ │ ldrbtmi r9, [r8], #-2305 @ 0xfffff6ff │ │ │ │ @ instruction: 0xf91cf5dd │ │ │ │ ldrmi r9, [r8], -r1, lsl #22 │ │ │ │ stclt 0, cr11, [r0, #-12] │ │ │ │ - subseq sp, ip, sl, lsl sl │ │ │ │ - subseq fp, sl, r2, lsr #4 │ │ │ │ + subseq sp, ip, r2, lsr #20 │ │ │ │ + subseq fp, sl, sl, lsr #4 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ bl fed91df4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ stmvs fp, {r4, r5, r6, r7, r8, r9, sl, fp} │ │ │ │ strmi fp, [r4], -r2, lsl #1 │ │ │ │ teqlt r2, sl, asr r8 │ │ │ │ movwls r1, #7449 @ 0x1d19 │ │ │ │ @@ -564706,16 +564706,16 @@ │ │ │ │ andcc r4, ip, r8, ror r4 │ │ │ │ @ instruction: 0xf82ef5dd │ │ │ │ stmdbls r1, {r0, r2, fp, lr} │ │ │ │ @ instruction: 0xf5dd4478 │ │ │ │ bls 2b8fe8 >::_M_default_append(unsigned int)@@Base+0x36424> │ │ │ │ andlt r4, r2, r0, lsl r6 │ │ │ │ svclt 0x0000bd10 │ │ │ │ - ldrheq sp, [ip], #-148 @ 0xffffff6c │ │ │ │ - ldrheq fp, [sl], #-28 @ 0xffffffe4 │ │ │ │ + ldrheq sp, [ip], #-156 @ 0xffffff64 │ │ │ │ + subseq fp, sl, r4, asr #3 │ │ │ │ ldrbmi lr, [r0, sp, lsr #18]! │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d0f8cc │ │ │ │ ldrmi fp, [r5], -r4, lsl #1 │ │ │ │ stmdbeq r0, {r0, r4, r5, r7, r8, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf8dfdd22 │ │ │ │ @@ -564750,18 +564750,18 @@ │ │ │ │ @ instruction: 0xffd8f5dc │ │ │ │ strtmi r4, [r1], -r8, lsl #16 │ │ │ │ @ instruction: 0xf5dd4478 │ │ │ │ stmdavs fp!, {r0, r1, r4, r7, fp, ip, sp, lr, pc} │ │ │ │ ldc 8, cr6, [r3, #108] @ 0x6c │ │ │ │ andlt r0, r4, r8, lsr #22 │ │ │ │ @ instruction: 0x87f0e8bd │ │ │ │ - subseq sp, ip, sl, ror #18 │ │ │ │ - subseq fp, sl, ip, ror r1 │ │ │ │ - subseq sp, ip, r8, lsl #18 │ │ │ │ - subseq fp, sl, r0, lsl r1 │ │ │ │ + subseq sp, ip, r2, ror r9 │ │ │ │ + subseq fp, sl, r4, lsl #3 │ │ │ │ + subseq sp, ip, r0, lsl r9 │ │ │ │ + subseq fp, sl, r8, lsl r1 │ │ │ │ ldrbmi lr, [r0, sp, lsr #18]! │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ blhi 4f61cc │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00a8f8cc │ │ │ │ ldrmi fp, [sl], r4, lsl #1 │ │ │ │ ldrmi r6, [r0], r3, lsl #16 │ │ │ │ @@ -564842,18 +564842,18 @@ │ │ │ │ pop {r1, r3, r8, r9, fp, pc} │ │ │ │ svclt 0x000087f0 │ │ │ │ andhi pc, r0, pc, lsr #7 │ │ │ │ ... │ │ │ │ addge r9, r7, #46, 30 @ 0xb8 │ │ │ │ ldrbtpl r4, [sp], #-686 @ 0xfffffd52 │ │ │ │ ... │ │ │ │ - ldrsheq sp, [ip], #-126 @ 0xffffff82 │ │ │ │ - subseq fp, sl, r6 │ │ │ │ - subseq sp, ip, ip, lsr #15 │ │ │ │ - ldrheq sl, [sl], #-244 @ 0xffffff0c │ │ │ │ + subseq sp, ip, r6, lsl #16 │ │ │ │ + subseq fp, sl, lr │ │ │ │ + ldrheq sp, [ip], #-116 @ 0xffffff8c │ │ │ │ + ldrheq sl, [sl], #-252 @ 0xffffff04 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00b8f8cc │ │ │ │ pkhtbmi r4, r8, r1, asr #21 │ │ │ │ ldrdlt r4, [r9], r1 │ │ │ │ @ instruction: 0xf10d447a │ │ │ │ @@ -565012,15 +565012,15 @@ │ │ │ │ vmin.s16 d20, d0, d16 │ │ │ │ @ instruction: 0xf8d8f809 │ │ │ │ @ instruction: 0xf843300c │ │ │ │ strcc r7, [r1, #-32] @ 0xffffffe0 │ │ │ │ vadd.i8 d25, d15, d5 │ │ │ │ addmi pc, r5, #956 @ 0x3bc │ │ │ │ strbmi sp, [r8], -r9, ror #23 │ │ │ │ - blx 877a5e │ │ │ │ + blx 877a5e │ │ │ │ @ instruction: 0x4605e6dc │ │ │ │ vtst.8 d20, d0, d27 │ │ │ │ @ instruction: 0x462c41da │ │ │ │ andcc r4, ip, r8, ror r4 │ │ │ │ ldc2 5, cr15, [r0, #880]! @ 0x370 │ │ │ │ @ instruction: 0x46294838 │ │ │ │ @ instruction: 0xf5dc4478 │ │ │ │ @@ -565062,51 +565062,51 @@ │ │ │ │ stc2l 5, cr15, [r4, #-880]! @ 0xfffffc90 │ │ │ │ @ instruction: 0xf04f481c │ │ │ │ ldrbtmi r3, [r8], #-511 @ 0xfffffe01 │ │ │ │ mrc2 5, 0, pc, cr14, cr12, {6} │ │ │ │ svclt 0x0000e680 │ │ │ │ rsbeq r3, r6, r4, ror fp │ │ │ │ @ instruction: 0x000011b8 │ │ │ │ - subseq sp, ip, sl, lsl r7 │ │ │ │ - subseq sl, sl, r2, lsr #30 │ │ │ │ + subseq sp, ip, r2, lsr #14 │ │ │ │ + subseq sl, sl, sl, lsr #30 │ │ │ │ rsbeq r3, r6, r0, lsr fp │ │ │ │ - subseq sp, ip, sl, asr #13 │ │ │ │ - ldrsbeq sl, [sl], #-226 @ 0xffffff1e │ │ │ │ - subseq sp, ip, r4, lsr #12 │ │ │ │ - subseq sl, sl, ip, lsr #28 │ │ │ │ - subseq sp, ip, lr, ror r5 │ │ │ │ - subseq sl, sl, r6, lsl #27 │ │ │ │ - subseq sp, ip, lr, lsr r5 │ │ │ │ - subseq sl, sl, r6, asr #26 │ │ │ │ - subseq sp, ip, r4, lsr #10 │ │ │ │ - ldrheq sp, [ip], #-72 @ 0xffffffb8 │ │ │ │ - subseq sl, sl, r0, asr #25 │ │ │ │ - @ instruction: 0x005cd49a │ │ │ │ - subseq sl, sl, r2, lsr #25 │ │ │ │ - subseq sp, ip, lr, ror r4 │ │ │ │ - subseq sl, sl, r6, lsl #25 │ │ │ │ - subseq sp, ip, lr, asr r4 │ │ │ │ - subseq sl, sl, r6, ror #24 │ │ │ │ - subseq sp, ip, r0, asr #8 │ │ │ │ - subseq sl, sl, r8, asr #24 │ │ │ │ - subseq sp, ip, r0, lsr #8 │ │ │ │ - subseq sl, sl, r6, lsr #24 │ │ │ │ + ldrsbeq sp, [ip], #-98 @ 0xffffff9e │ │ │ │ + ldrsbeq sl, [sl], #-234 @ 0xffffff16 │ │ │ │ + subseq sp, ip, ip, lsr #12 │ │ │ │ + subseq sl, sl, r4, lsr lr │ │ │ │ + subseq sp, ip, r6, lsl #11 │ │ │ │ + subseq sl, sl, lr, lsl #27 │ │ │ │ + subseq sp, ip, r6, asr #10 │ │ │ │ + subseq sl, sl, lr, asr #26 │ │ │ │ + subseq sp, ip, ip, lsr #10 │ │ │ │ + subseq sp, ip, r0, asr #9 │ │ │ │ + subseq sl, sl, r8, asr #25 │ │ │ │ + subseq sp, ip, r2, lsr #9 │ │ │ │ + subseq sl, sl, sl, lsr #25 │ │ │ │ + subseq sp, ip, r6, lsl #9 │ │ │ │ + subseq sl, sl, lr, lsl #25 │ │ │ │ + subseq sp, ip, r6, ror #8 │ │ │ │ + subseq sl, sl, lr, ror #24 │ │ │ │ + subseq sp, ip, r8, asr #8 │ │ │ │ + subseq sl, sl, r0, asr ip │ │ │ │ + subseq sp, ip, r8, lsr #8 │ │ │ │ + subseq sl, sl, lr, lsr #24 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ bl fed9244c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r5, r8, ror #31 │ │ │ │ vsubl.s32 , d10, d3 │ │ │ │ blmi 3f9508 │ │ │ │ stcvc 2, cr15, [lr], {64} @ 0x40 │ │ │ │ eorscs r9, r0, #49152 @ 0xc000 │ │ │ │ @ instruction: 0xf8cd447b │ │ │ │ @ instruction: 0xf5d9c000 │ │ │ │ @ instruction: 0x2001feb9 │ │ │ │ stclt 0, cr11, [r0, #-20] @ 0xffffffec │ │ │ │ - @ instruction: 0x005cd39c │ │ │ │ + subseq sp, ip, r4, lsr #7 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl fed92480 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldrmi r0, [ip], -r0, ror #31 │ │ │ │ addlt r4, r5, r3, lsl r6 │ │ │ │ stmiavs r2!, {r0, r2, r3, r9, sl, lr} │ │ │ │ stmdbvs r2!, {r1, r4, r5, r6, r8, fp, ip, sp, pc}^ │ │ │ │ @@ -565153,20 +565153,20 @@ │ │ │ │ andcc r4, ip, r8, ror r4 │ │ │ │ stc2 5, cr15, [ip], #880 @ 0x370 │ │ │ │ stmdbls r3, {r0, r3, fp, lr} │ │ │ │ @ instruction: 0xf5dc4478 │ │ │ │ bls 33a8e4 >::_M_default_append(unsigned int)@@Base+0xb7d20> │ │ │ │ andlt r4, r5, r0, lsl r6 │ │ │ │ svclt 0x0000bd30 │ │ │ │ - subseq sp, ip, r4, lsl r3 │ │ │ │ - subseq sl, sl, ip, lsl fp │ │ │ │ - ldrsbeq sp, [ip], #-46 @ 0xffffffd2 │ │ │ │ - subseq sl, sl, r6, ror #21 │ │ │ │ - ldrheq sp, [ip], #-32 @ 0xffffffe0 │ │ │ │ - ldrheq sl, [sl], #-168 @ 0xffffff58 │ │ │ │ + subseq sp, ip, ip, lsl r3 │ │ │ │ + subseq sl, sl, r4, lsr #22 │ │ │ │ + subseq sp, ip, r6, ror #5 │ │ │ │ + subseq sl, sl, lr, ror #21 │ │ │ │ + ldrheq sp, [ip], #-40 @ 0xffffffd8 │ │ │ │ + subseq sl, sl, r0, asr #21 │ │ │ │ eorsle r2, r8, r0, lsl #20 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl fed92574 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strmi r0, [ip], -r0, ror #31 │ │ │ │ ldrmi r6, [r5], -r9, lsl #17 │ │ │ │ @ instruction: 0xf101b084 │ │ │ │ @@ -565198,17 +565198,17 @@ │ │ │ │ andcc r4, ip, r8, ror r4 │ │ │ │ mrrc2 5, 13, pc, r2, cr12 @ │ │ │ │ @ instruction: 0xf04f4806 │ │ │ │ ldrbtmi r3, [r8], #-511 @ 0xfffffe01 │ │ │ │ stc2 5, cr15, [ip, #-880] @ 0xfffffc90 │ │ │ │ rscscc pc, pc, pc, asr #32 │ │ │ │ svclt 0x0000e7d2 │ │ │ │ - subseq sp, ip, ip, lsr r2 │ │ │ │ - ldrsheq sp, [ip], #-28 @ 0xffffffe4 │ │ │ │ - subseq sl, sl, r2, lsl #20 │ │ │ │ + subseq sp, ip, r4, asr #4 │ │ │ │ + subseq sp, ip, r4, lsl #4 │ │ │ │ + subseq sl, sl, sl, lsl #20 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00b8f8cc │ │ │ │ ldrmi fp, [r4], -r9, lsl #1 │ │ │ │ strmi r4, [r9], sl, ror #20 │ │ │ │ movwls r4, #13829 @ 0x3605 │ │ │ │ @@ -565315,24 +565315,24 @@ │ │ │ │ stmdami pc, {r0, r1, r3, r5, r6, r8, r9, fp, ip, sp, lr, pc} @ │ │ │ │ mvnscc pc, pc, asr #32 │ │ │ │ @ instruction: 0xf5dc4478 │ │ │ │ strb pc, [r7, -r5, lsr #24]! @ │ │ │ │ ldm r0!, {r1, r2, r4, r6, r7, r8, sl, ip, sp, lr, pc} │ │ │ │ rsbeq r3, r6, r4, ror #11 │ │ │ │ @ instruction: 0x000011b8 │ │ │ │ - ldrheq sp, [ip], #-22 @ 0xffffffea │ │ │ │ - subseq sp, ip, sl, asr r1 │ │ │ │ - subseq sl, sl, r2, ror #18 │ │ │ │ + ldrheq sp, [ip], #-30 @ 0xffffffe2 │ │ │ │ + subseq sp, ip, r2, ror #2 │ │ │ │ + subseq sl, sl, sl, ror #18 │ │ │ │ rsbeq r3, r6, r0, ror r5 │ │ │ │ - subseq sp, ip, r4, lsr #2 │ │ │ │ - subseq sl, sl, ip, lsr #18 │ │ │ │ - subseq sp, ip, r8, asr r0 │ │ │ │ - subseq sl, sl, r0, ror #16 │ │ │ │ - subseq sp, ip, lr, lsr #32 │ │ │ │ - subseq sl, sl, r4, lsr r8 │ │ │ │ + subseq sp, ip, ip, lsr #2 │ │ │ │ + subseq sl, sl, r4, lsr r9 │ │ │ │ + subseq sp, ip, r0, rrx │ │ │ │ + subseq sl, sl, r8, ror #16 │ │ │ │ + subseq sp, ip, r6, lsr r0 │ │ │ │ + subseq sl, sl, ip, lsr r8 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ blhi 3f6ac0 │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00b8f8cc │ │ │ │ ldrmi fp, [r0], r3, lsl #1 │ │ │ │ @ instruction: 0x460e4699 │ │ │ │ @@ -565464,24 +565464,24 @@ │ │ │ │ stmdami lr, {r2, r3, r5, r8, r9, sl, fp, sp, pc} │ │ │ │ cmppvs fp, r0, asr #4 @ p-variant is OBSOLETE │ │ │ │ andcc r4, ip, r8, ror r4 │ │ │ │ blx 10f8f90 │ │ │ │ strtmi r4, [r1], -fp, lsl #16 │ │ │ │ @ instruction: 0xf5dc4478 │ │ │ │ @ instruction: 0xe79ffaf5 │ │ │ │ - subseq ip, ip, sl, lsl #29 │ │ │ │ - @ instruction: 0x005aa692 │ │ │ │ - subseq ip, ip, r6, ror #28 │ │ │ │ - subseq sl, sl, lr, ror #12 │ │ │ │ - subseq ip, ip, ip, lsr #28 │ │ │ │ - subseq sl, sl, r4, lsr r6 │ │ │ │ - subseq ip, ip, r2, lsl #28 │ │ │ │ - subseq sl, sl, sl, lsl #12 │ │ │ │ - subseq ip, ip, ip, asr #27 │ │ │ │ - ldrsbeq sl, [sl], #-84 @ 0xffffffac │ │ │ │ + @ instruction: 0x005cce92 │ │ │ │ + @ instruction: 0x005aa69a │ │ │ │ + subseq ip, ip, lr, ror #28 │ │ │ │ + subseq sl, sl, r6, ror r6 │ │ │ │ + subseq ip, ip, r4, lsr lr │ │ │ │ + subseq sl, sl, ip, lsr r6 │ │ │ │ + subseq ip, ip, sl, lsl #28 │ │ │ │ + subseq sl, sl, r2, lsl r6 │ │ │ │ + ldrsbeq ip, [ip], #-212 @ 0xffffff2c │ │ │ │ + ldrsbeq sl, [sl], #-92 @ 0xffffffa4 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ blhi 576d14 │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x0078f8cc │ │ │ │ ldrmi fp, [r3], sp, lsl #1 │ │ │ │ ldrmi r4, [sl], sp, ror #21 │ │ │ │ @@ -565721,35 +565721,35 @@ │ │ │ │ andeq r0, r0, r0 │ │ │ │ addgt r4, pc, r0 │ │ │ │ andeq r0, r0, r0 │ │ │ │ addmi r4, pc, r0 │ │ │ │ mlseq r6, ip, r1, r3 │ │ │ │ @ instruction: 0x000011b8 │ │ │ │ rsbeq r3, r6, r2, asr r1 │ │ │ │ - ldrsbeq ip, [ip], #-176 @ 0xffffff50 │ │ │ │ - ldrsbeq sl, [sl], #-56 @ 0xffffffc8 │ │ │ │ - ldrheq ip, [ip], #-182 @ 0xffffff4a │ │ │ │ - ldrheq sl, [sl], #-62 @ 0xffffffc2 │ │ │ │ - subseq ip, ip, r4, asr fp │ │ │ │ - subseq ip, ip, lr, asr #22 │ │ │ │ - ldrheq ip, [ip], #-162 @ 0xffffff5e │ │ │ │ - ldrheq sl, [sl], #-42 @ 0xffffffd6 │ │ │ │ - @ instruction: 0x005cca98 │ │ │ │ - subseq sl, sl, r0, lsr #5 │ │ │ │ - subseq ip, ip, ip, ror sl │ │ │ │ - subseq sl, sl, r4, lsl #5 │ │ │ │ - subseq fp, ip, r8, asr #5 │ │ │ │ - subseq ip, ip, r0, asr #20 │ │ │ │ - subseq sl, sl, r8, asr #4 │ │ │ │ - subseq ip, ip, r4, lsr #20 │ │ │ │ - subseq sl, sl, ip, lsr #4 │ │ │ │ - subseq ip, ip, r8, lsl #20 │ │ │ │ - subseq sl, sl, r0, lsl r2 │ │ │ │ - subseq ip, ip, ip, ror #19 │ │ │ │ - ldrsheq sl, [sl], #-20 @ 0xffffffec │ │ │ │ + ldrsbeq ip, [ip], #-184 @ 0xffffff48 │ │ │ │ + subseq sl, sl, r0, ror #7 │ │ │ │ + ldrheq ip, [ip], #-190 @ 0xffffff42 │ │ │ │ + subseq sl, sl, r6, asr #7 │ │ │ │ + subseq ip, ip, ip, asr fp │ │ │ │ + subseq ip, ip, r6, asr fp │ │ │ │ + ldrheq ip, [ip], #-170 @ 0xffffff56 │ │ │ │ + subseq sl, sl, r2, asr #5 │ │ │ │ + subseq ip, ip, r0, lsr #21 │ │ │ │ + subseq sl, sl, r8, lsr #5 │ │ │ │ + subseq ip, ip, r4, lsl #21 │ │ │ │ + subseq sl, sl, ip, lsl #5 │ │ │ │ + ldrsbeq fp, [ip], #-32 @ 0xffffffe0 │ │ │ │ + subseq ip, ip, r8, asr #20 │ │ │ │ + subseq sl, sl, r0, asr r2 │ │ │ │ + subseq ip, ip, ip, lsr #20 │ │ │ │ + subseq sl, sl, r4, lsr r2 │ │ │ │ + subseq ip, ip, r0, lsl sl │ │ │ │ + subseq sl, sl, r8, lsl r2 │ │ │ │ + ldrsheq ip, [ip], #-148 @ 0xffffff6c │ │ │ │ + ldrsheq sl, [sl], #-28 @ 0xffffffe4 │ │ │ │ ldmdami r5, {r0, r1, r2, r9, sl, lr} │ │ │ │ tstpeq r8, r0, asr #12 @ p-variant is OBSOLETE │ │ │ │ andcc r4, ip, r8, ror r4 │ │ │ │ @ instruction: 0xf800f5dc │ │ │ │ @ instruction: 0x46394812 │ │ │ │ @ instruction: 0xf5dc4478 │ │ │ │ @ instruction: 0xe60cf8bb │ │ │ │ @@ -565764,20 +565764,20 @@ │ │ │ │ tstpeq r9, r0, asr #12 @ p-variant is OBSOLETE │ │ │ │ andcc r4, ip, r8, ror r4 │ │ │ │ @ instruction: 0xffe4f5db │ │ │ │ ldrtmi r4, [r9], -r8, lsl #16 │ │ │ │ @ instruction: 0xf5dc4478 │ │ │ │ ldrb pc, [r0, #2207]! @ 0x89f @ │ │ │ │ stc 5, cr15, [sl, #-852]! @ 0xfffffcac │ │ │ │ - subseq ip, ip, r8, asr r9 │ │ │ │ - subseq sl, sl, r0, ror #2 │ │ │ │ - subseq ip, ip, ip, lsr r9 │ │ │ │ - subseq sl, sl, r4, asr #2 │ │ │ │ - subseq ip, ip, r0, lsr #18 │ │ │ │ - subseq sl, sl, r8, lsr #2 │ │ │ │ + subseq ip, ip, r0, ror #18 │ │ │ │ + subseq sl, sl, r8, ror #2 │ │ │ │ + subseq ip, ip, r4, asr #18 │ │ │ │ + subseq sl, sl, ip, asr #2 │ │ │ │ + subseq ip, ip, r8, lsr #18 │ │ │ │ + subseq sl, sl, r0, lsr r1 │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl fed92efc │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldrmi r0, [sp], -r0, ror #31 │ │ │ │ strmi fp, [r4], -r3, lsl #1 │ │ │ │ blx 16f88b2 │ │ │ │ vrecps.f32 d20, d0, d11 │ │ │ │ @@ -565804,17 +565804,17 @@ │ │ │ │ vsubhn.i64 d20, , q8 │ │ │ │ ldrtmi pc, [fp], -r5, lsr #22 @ │ │ │ │ vmax.s8 d20, d0, d25 │ │ │ │ andls r7, r0, #-268435455 @ 0xf0000001 │ │ │ │ @ instruction: 0xf5d92210 │ │ │ │ @ instruction: 0x4630f935 │ │ │ │ ldcllt 0, cr11, [r0, #12]! │ │ │ │ - subseq ip, ip, ip, ror #17 │ │ │ │ - subseq ip, ip, r4, lsr #17 │ │ │ │ - subseq sl, sl, ip, lsr #1 │ │ │ │ + ldrsheq ip, [ip], #-132 @ 0xffffff7c │ │ │ │ + subseq ip, ip, ip, lsr #17 │ │ │ │ + ldrheq sl, [sl], #-4 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ bl fed92f90 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r6, r0, ror #31 │ │ │ │ ldrmi r6, [ip], -r2, lsl #16 │ │ │ │ blvc 7b741c │ │ │ │ ldmdavs r2, {r0, r3, r8, r9, fp, ip, pc}^ │ │ │ │ @@ -565835,16 +565835,16 @@ │ │ │ │ stmdbls r5, {r3, fp, lr} │ │ │ │ @ instruction: 0xf5dc4478 │ │ │ │ blls 3b9e44 │ │ │ │ andlt r4, r6, r8, lsl r6 │ │ │ │ svclt 0x0000bd10 │ │ │ │ andhi pc, r0, pc, lsr #7 │ │ │ │ ... │ │ │ │ - subseq ip, ip, r0, lsl r8 │ │ │ │ - subseq sl, sl, r8, lsl r0 │ │ │ │ + subseq ip, ip, r8, lsl r8 │ │ │ │ + subseq sl, sl, r0, lsr #32 │ │ │ │ mvnsmi lr, sp, lsr #18 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ blhi 3f72c4 │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00b0f8cc │ │ │ │ ldmdavs fp, {r3, r7, ip, sp, pc} │ │ │ │ @ instruction: 0x46054690 │ │ │ │ @@ -566026,26 +566026,26 @@ │ │ │ │ andcc r4, ip, r8, ror r4 │ │ │ │ ldc2l 5, cr15, [r8, #876] @ 0x36c │ │ │ │ @ instruction: 0x46294810 │ │ │ │ @ instruction: 0xf5db4478 │ │ │ │ usat pc, #23, r3, lsl #29 @ │ │ │ │ andhi pc, r0, pc, lsr #7 │ │ │ │ ... │ │ │ │ - subseq ip, ip, r6, lsl r7 │ │ │ │ - subseq r9, sl, lr, lsl pc │ │ │ │ - @ instruction: 0x005cc692 │ │ │ │ - @ instruction: 0x005a9e9a │ │ │ │ - subseq ip, ip, r8, ror #12 │ │ │ │ - subseq r9, sl, r0, ror lr │ │ │ │ - subseq ip, ip, r4, asr #12 │ │ │ │ - subseq r9, sl, ip, asr #28 │ │ │ │ - subseq ip, ip, sl, asr r5 │ │ │ │ - subseq r9, sl, r2, ror #26 │ │ │ │ - subseq ip, ip, r8, lsl #10 │ │ │ │ - subseq r9, sl, r0, lsl sp │ │ │ │ + subseq ip, ip, lr, lsl r7 │ │ │ │ + subseq r9, sl, r6, lsr #30 │ │ │ │ + @ instruction: 0x005cc69a │ │ │ │ + subseq r9, sl, r2, lsr #29 │ │ │ │ + subseq ip, ip, r0, ror r6 │ │ │ │ + subseq r9, sl, r8, ror lr │ │ │ │ + subseq ip, ip, ip, asr #12 │ │ │ │ + subseq r9, sl, r4, asr lr │ │ │ │ + subseq ip, ip, r2, ror #10 │ │ │ │ + subseq r9, sl, sl, ror #26 │ │ │ │ + subseq ip, ip, r0, lsl r5 │ │ │ │ + subseq r9, sl, r8, lsl sp │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ blhi 2f75ec >::_M_default_append(unsigned int)@@Base+0x74a28> │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00a8f8cc │ │ │ │ ldrmi r4, [r3], r4, lsl #19 │ │ │ │ addlt r4, fp, r4, lsl #21 │ │ │ │ @@ -566101,15 +566101,15 @@ │ │ │ │ adcsle r2, ip, r0, lsl #20 │ │ │ │ strbmi r9, [r0], -r8, lsl #20 │ │ │ │ @ instruction: 0xf8cd9502 │ │ │ │ andls sl, r1, #0 │ │ │ │ @ instruction: 0xf8db683a │ │ │ │ @ instruction: 0xf7ff1008 │ │ │ │ stmdacs r1, {r0, r1, r2, r3, r5, r6, r7, r8, sl, fp, ip, sp, lr, pc} │ │ │ │ - blls 8707d0 │ │ │ │ + blls 8707d0 │ │ │ │ eorcc r9, r0, #8, 20 @ 0x8000 │ │ │ │ subsle r2, r3, r0, lsl #22 │ │ │ │ ldrbtmi r4, [fp], #-2892 @ 0xfffff4b4 │ │ │ │ svceq 0x0000f1ba │ │ │ │ @ instruction: 0xf8dad076 │ │ │ │ @ instruction: 0xf8df006c │ │ │ │ strbne ip, [r1, r8, lsr #2] │ │ │ │ @@ -566179,32 +566179,32 @@ │ │ │ │ svclt 0x0000e9f6 │ │ │ │ andhi pc, r0, pc, lsr #7 │ │ │ │ addge r9, r7, #46, 30 @ 0xb8 │ │ │ │ ldrbtpl r4, [sp], #-686 @ 0xfffffd52 │ │ │ │ rsbeq r2, r6, r8, asr #17 │ │ │ │ @ instruction: 0x000011b8 │ │ │ │ rsbeq r2, r6, r6, asr r8 │ │ │ │ - ldrsheq ip, [ip], #-52 @ 0xffffffcc │ │ │ │ - ldrsheq r9, [sl], #-188 @ 0xffffff44 │ │ │ │ - subseq sl, ip, sl, lsr #24 │ │ │ │ - subseq r3, ip, r4, asr r2 │ │ │ │ - subseq ip, ip, sl, ror #7 │ │ │ │ - subseq ip, ip, r8, ror r3 │ │ │ │ - subseq r9, sl, r0, lsl #23 │ │ │ │ - ldrheq sl, [ip], #-190 @ 0xffffff42 │ │ │ │ - subseq r3, ip, sl, ror #3 │ │ │ │ - subseq ip, ip, sl, lsr #7 │ │ │ │ - subseq ip, ip, r4, asr #6 │ │ │ │ - subseq ip, ip, lr, lsr r3 │ │ │ │ - ldrsheq ip, [ip], #-42 @ 0xffffffd6 │ │ │ │ - subseq r9, sl, r2, lsl #22 │ │ │ │ - ldrsbeq ip, [ip], #-46 @ 0xffffffd2 │ │ │ │ - subseq r9, sl, r6, ror #21 │ │ │ │ - ldrsbeq sl, [pc], #-48 @ │ │ │ │ - ldrheq sl, [pc], #-58 @ │ │ │ │ + ldrsheq ip, [ip], #-60 @ 0xffffffc4 │ │ │ │ + subseq r9, sl, r4, lsl #24 │ │ │ │ + subseq sl, ip, r2, lsr ip │ │ │ │ + subseq r3, ip, ip, asr r2 │ │ │ │ + ldrsheq ip, [ip], #-50 @ 0xffffffce │ │ │ │ + subseq ip, ip, r0, lsl #7 │ │ │ │ + subseq r9, sl, r8, lsl #23 │ │ │ │ + subseq sl, ip, r6, asr #23 │ │ │ │ + ldrsheq r3, [ip], #-18 @ 0xffffffee │ │ │ │ + ldrheq ip, [ip], #-50 @ 0xffffffce │ │ │ │ + subseq ip, ip, ip, asr #6 │ │ │ │ + subseq ip, ip, r6, asr #6 │ │ │ │ + subseq ip, ip, r2, lsl #6 │ │ │ │ + subseq r9, sl, sl, lsl #22 │ │ │ │ + subseq ip, ip, r6, ror #5 │ │ │ │ + subseq r9, sl, lr, ror #21 │ │ │ │ + ldrsbeq sl, [pc], #-56 @ │ │ │ │ + subseq sl, pc, r2, asr #7 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00b0f8cc │ │ │ │ bmi feccde04 │ │ │ │ blmi feccde24 │ │ │ │ addlt r4, fp, sl, ror r4 │ │ │ │ @@ -566373,39 +566373,39 @@ │ │ │ │ blx ffaf9dbe │ │ │ │ @ instruction: 0xf5d5e6df │ │ │ │ svclt 0x0000e86e │ │ │ │ andhi pc, r0, pc, lsr #7 │ │ │ │ ... │ │ │ │ rsbeq r2, r6, r0, asr r6 │ │ │ │ @ instruction: 0x000011b8 │ │ │ │ - subseq ip, ip, r4, ror #3 │ │ │ │ - subseq r9, sl, ip, ror #19 │ │ │ │ + subseq ip, ip, ip, ror #3 │ │ │ │ + ldrsheq r9, [sl], #-148 @ 0xffffff6c │ │ │ │ strdeq r2, [r6], #-90 @ 0xffffffa6 @ │ │ │ │ - subseq ip, ip, r8, lsr r1 │ │ │ │ - subseq r9, sl, r0, asr #18 │ │ │ │ - subseq sl, ip, sl, ror #18 │ │ │ │ - subseq ip, ip, sl, lsl #3 │ │ │ │ - subseq sl, ip, lr, lsr #18 │ │ │ │ - subseq ip, ip, r6, ror r1 │ │ │ │ - subseq ip, ip, ip, lsl #1 │ │ │ │ - @ instruction: 0x005a9894 │ │ │ │ - subseq ip, ip, lr, lsr #1 │ │ │ │ - subseq ip, ip, r8, asr r0 │ │ │ │ - subseq r9, sl, r0, ror #16 │ │ │ │ - subseq ip, ip, ip, lsr r0 │ │ │ │ - subseq r9, sl, r4, asr #16 │ │ │ │ - subseq ip, ip, r2, lsl r0 │ │ │ │ - subseq r9, sl, sl, lsl r8 │ │ │ │ - ldrsheq fp, [ip], #-246 @ 0xffffff0a │ │ │ │ - ldrsheq r9, [sl], #-126 @ 0xffffff82 │ │ │ │ - subseq ip, ip, r8, lsl r0 │ │ │ │ - ldrsbeq fp, [ip], #-244 @ 0xffffff0c │ │ │ │ - ldrsbeq r9, [sl], #-124 @ 0xffffff84 │ │ │ │ - subseq fp, ip, r6, lsr #31 │ │ │ │ - subseq r9, sl, lr, lsr #15 │ │ │ │ + subseq ip, ip, r0, asr #2 │ │ │ │ + subseq r9, sl, r8, asr #18 │ │ │ │ + subseq sl, ip, r2, ror r9 │ │ │ │ + @ instruction: 0x005cc192 │ │ │ │ + subseq sl, ip, r6, lsr r9 │ │ │ │ + subseq ip, ip, lr, ror r1 │ │ │ │ + @ instruction: 0x005cc094 │ │ │ │ + @ instruction: 0x005a989c │ │ │ │ + ldrheq ip, [ip], #-6 │ │ │ │ + subseq ip, ip, r0, rrx │ │ │ │ + subseq r9, sl, r8, ror #16 │ │ │ │ + subseq ip, ip, r4, asr #32 │ │ │ │ + subseq r9, sl, ip, asr #16 │ │ │ │ + subseq ip, ip, sl, lsl r0 │ │ │ │ + subseq r9, sl, r2, lsr #16 │ │ │ │ + ldrsheq fp, [ip], #-254 @ 0xffffff02 │ │ │ │ + subseq r9, sl, r6, lsl #16 │ │ │ │ + subseq ip, ip, r0, lsr #32 │ │ │ │ + ldrsbeq fp, [ip], #-252 @ 0xffffff04 │ │ │ │ + subseq r9, sl, r4, ror #15 │ │ │ │ + subseq fp, ip, lr, lsr #31 │ │ │ │ + ldrheq r9, [sl], #-118 @ 0xffffff8a │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ blhi 377b90 │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x0080f8cc │ │ │ │ @ instruction: 0x46914cf2 │ │ │ │ @ instruction: 0xb0934af2 │ │ │ │ @@ -566648,30 +566648,30 @@ │ │ │ │ ldmdami r5, {r0, r1, r3, r4, r5, r6, r7, fp, ip, sp, lr, pc} │ │ │ │ mvnscc pc, pc, asr #32 │ │ │ │ @ instruction: 0xf5db4478 │ │ │ │ @ instruction: 0xe7eff9b5 │ │ │ │ mcr 5, 2, pc, cr0, cr4, {6} @ │ │ │ │ rsbeq r2, r6, r4, lsr #6 │ │ │ │ @ instruction: 0x000011b8 │ │ │ │ - subseq fp, ip, ip, asr #29 │ │ │ │ - subseq fp, ip, r2, lsr #27 │ │ │ │ + ldrsbeq fp, [ip], #-228 @ 0xffffff1c │ │ │ │ + subseq fp, ip, sl, lsr #27 │ │ │ │ rsbeq r2, r6, lr, lsl #3 │ │ │ │ - subseq fp, ip, r4, asr ip │ │ │ │ - subseq r9, sl, ip, asr r4 │ │ │ │ - subseq fp, ip, sl, lsr ip │ │ │ │ - subseq r9, sl, r2, asr #8 │ │ │ │ + subseq fp, ip, ip, asr ip │ │ │ │ + subseq r9, sl, r4, ror #8 │ │ │ │ + subseq fp, ip, r2, asr #24 │ │ │ │ + subseq r9, sl, sl, asr #8 │ │ │ │ @ instruction: 0xffffe26b │ │ │ │ - @ instruction: 0x005cbb9e │ │ │ │ - subseq r9, sl, r6, lsr #7 │ │ │ │ - subseq fp, ip, r4, lsl #23 │ │ │ │ - subseq r9, sl, ip, lsl #7 │ │ │ │ - subseq fp, ip, ip, ror #22 │ │ │ │ - subseq r9, sl, r2, ror r3 │ │ │ │ - subseq fp, ip, lr, asr #22 │ │ │ │ - subseq r9, sl, r4, asr r3 │ │ │ │ + subseq fp, ip, r6, lsr #23 │ │ │ │ + subseq r9, sl, lr, lsr #7 │ │ │ │ + subseq fp, ip, ip, lsl #23 │ │ │ │ + @ instruction: 0x005a9394 │ │ │ │ + subseq fp, ip, r4, ror fp │ │ │ │ + subseq r9, sl, sl, ror r3 │ │ │ │ + subseq fp, ip, r6, asr fp │ │ │ │ + subseq r9, sl, ip, asr r3 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00a8f8cc │ │ │ │ ldrmi fp, [sl], sp, lsl #1 │ │ │ │ pkhbtmi r4, r9, r7, lsl #23 │ │ │ │ strcs r4, [r0], -r7, lsl #12 │ │ │ │ @@ -566697,15 +566697,15 @@ │ │ │ │ blmi fe2cf574 │ │ │ │ ldmpl r3, {r1, r3, r4, r5, r6, sl, lr}^ │ │ │ │ blls 516bd4 │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ @ instruction: 0xf0400300 │ │ │ │ @ instruction: 0x462080f8 │ │ │ │ pop {r0, r2, r3, ip, sp, pc} │ │ │ │ - blls 860b40 │ │ │ │ + blls 860b40 │ │ │ │ ldrtmi sl, [r8], -r9, lsl #18 │ │ │ │ blx fef0e5a8 │ │ │ │ movwcs pc, #4739 @ 0x1283 @ │ │ │ │ vqrshrn.s32 d0, q1, #12 │ │ │ │ @ instruction: 0x4606fd19 │ │ │ │ @ instruction: 0xf0402801 │ │ │ │ ldmdavs fp!, {r2, r7, pc}^ │ │ │ │ @@ -566824,33 +566824,33 @@ │ │ │ │ ldrbtmi r4, [r8], #-1577 @ 0xfffff9d7 │ │ │ │ @ instruction: 0xf858f5db │ │ │ │ @ instruction: 0xf5d4e6fc │ │ │ │ svclt 0x0000ece4 │ │ │ │ @ instruction: 0x000011b8 │ │ │ │ strdeq r1, [r6], #-230 @ 0xffffff1a @ │ │ │ │ rsbeq r1, r6, ip, lsr #29 │ │ │ │ - subseq sl, ip, sl, lsr r2 │ │ │ │ - subseq fp, ip, lr, lsr #21 │ │ │ │ - @ instruction: 0x005cb992 │ │ │ │ - @ instruction: 0x005a919a │ │ │ │ - subseq fp, ip, r8, ror r9 │ │ │ │ - subseq r9, sl, r0, lsl #3 │ │ │ │ - subseq fp, ip, r6, asr r9 │ │ │ │ - subseq r9, sl, lr, asr r1 │ │ │ │ - subseq fp, ip, sl, lsr r9 │ │ │ │ - subseq r9, sl, r2, asr #2 │ │ │ │ - subseq fp, ip, ip, lsl #18 │ │ │ │ - subseq r9, sl, r4, lsl r1 │ │ │ │ - ldrsheq fp, [ip], #-128 @ 0xffffff80 │ │ │ │ - ldrsheq r9, [sl], #-8 │ │ │ │ - subseq fp, ip, r2, lsl r9 │ │ │ │ - ldrheq fp, [ip], #-140 @ 0xffffff74 │ │ │ │ - subseq r9, sl, r4, asr #1 │ │ │ │ - @ instruction: 0x005cb892 │ │ │ │ - @ instruction: 0x005a909a │ │ │ │ + subseq sl, ip, r2, asr #4 │ │ │ │ + ldrheq fp, [ip], #-166 @ 0xffffff5a │ │ │ │ + @ instruction: 0x005cb99a │ │ │ │ + subseq r9, sl, r2, lsr #3 │ │ │ │ + subseq fp, ip, r0, lsl #19 │ │ │ │ + subseq r9, sl, r8, lsl #3 │ │ │ │ + subseq fp, ip, lr, asr r9 │ │ │ │ + subseq r9, sl, r6, ror #2 │ │ │ │ + subseq fp, ip, r2, asr #18 │ │ │ │ + subseq r9, sl, sl, asr #2 │ │ │ │ + subseq fp, ip, r4, lsl r9 │ │ │ │ + subseq r9, sl, ip, lsl r1 │ │ │ │ + ldrsheq fp, [ip], #-136 @ 0xffffff78 │ │ │ │ + subseq r9, sl, r0, lsl #2 │ │ │ │ + subseq fp, ip, sl, lsl r9 │ │ │ │ + subseq fp, ip, r4, asr #17 │ │ │ │ + subseq r9, sl, ip, asr #1 │ │ │ │ + @ instruction: 0x005cb89a │ │ │ │ + subseq r9, sl, r2, lsr #1 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ blhi 378284 │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x0090f8cc │ │ │ │ stcmi 0, cr11, [lr], #572 @ 0x23c │ │ │ │ cdp 6, 11, cr2, cr0, cr0, {0} │ │ │ │ @@ -567024,34 +567024,34 @@ │ │ │ │ @ instruction: 0xf5d4e6de │ │ │ │ svclt 0x0000eb58 │ │ │ │ addge r9, r7, #46, 30 @ 0xb8 │ │ │ │ ldrbtpl r4, [sp], #-686 @ 0xfffffd52 │ │ │ │ ... │ │ │ │ rsbeq r1, r6, lr, lsr #24 │ │ │ │ @ instruction: 0x000011b8 │ │ │ │ - ldrheq fp, [ip], #-122 @ 0xffffff86 │ │ │ │ - subseq r8, sl, r2, asr #31 │ │ │ │ + subseq fp, ip, r2, asr #15 │ │ │ │ + subseq r8, sl, sl, asr #31 │ │ │ │ ldrdeq r1, [r6], #-176 @ 0xffffff50 @ │ │ │ │ - subseq fp, ip, ip, lsr #14 │ │ │ │ - ldrheq fp, [ip], #-108 @ 0xffffff94 │ │ │ │ - subseq r8, sl, r4, asr #29 │ │ │ │ - subseq r9, ip, r8, lsl #30 │ │ │ │ - subseq r2, ip, r4, lsr r5 │ │ │ │ - subseq fp, ip, r8, lsl #15 │ │ │ │ - subseq fp, ip, sl, asr r6 │ │ │ │ - subseq r8, sl, r2, ror #28 │ │ │ │ - subseq fp, ip, ip, ror r6 │ │ │ │ - subseq fp, ip, r8, lsr r6 │ │ │ │ - subseq r8, sl, r0, asr #28 │ │ │ │ - subseq fp, ip, r2, lsr r6 │ │ │ │ - ldrsbeq fp, [ip], #-94 @ 0xffffffa2 │ │ │ │ - subseq r8, sl, r6, ror #27 │ │ │ │ - @ instruction: 0x005f969c │ │ │ │ - subseq fp, ip, ip, ror r5 │ │ │ │ - subseq r8, sl, r2, lsl #27 │ │ │ │ + subseq fp, ip, r4, lsr r7 │ │ │ │ + subseq fp, ip, r4, asr #13 │ │ │ │ + subseq r8, sl, ip, asr #29 │ │ │ │ + subseq r9, ip, r0, lsl pc │ │ │ │ + subseq r2, ip, ip, lsr r5 │ │ │ │ + @ instruction: 0x005cb790 │ │ │ │ + subseq fp, ip, r2, ror #12 │ │ │ │ + subseq r8, sl, sl, ror #28 │ │ │ │ + subseq fp, ip, r4, lsl #13 │ │ │ │ + subseq fp, ip, r0, asr #12 │ │ │ │ + subseq r8, sl, r8, asr #28 │ │ │ │ + subseq fp, ip, sl, lsr r6 │ │ │ │ + subseq fp, ip, r6, ror #11 │ │ │ │ + subseq r8, sl, lr, ror #27 │ │ │ │ + subseq r9, pc, r4, lsr #13 │ │ │ │ + subseq fp, ip, r4, lsl #11 │ │ │ │ + subseq r8, sl, sl, lsl #27 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00c0f8cc │ │ │ │ strmi fp, [r8], r7, lsl #1 │ │ │ │ blmi 18ce948 │ │ │ │ strbmi r4, [r0], -r4, lsl #12 │ │ │ │ @@ -567142,27 +567142,27 @@ │ │ │ │ ldmdami r2, {r0, r2, r3, r4, r8, sl, fp, ip, sp, lr, pc} │ │ │ │ ldrbtmi r4, [r8], #-1609 @ 0xfffff9b7 │ │ │ │ ldc2l 5, cr15, [r8, #872] @ 0x368 │ │ │ │ @ instruction: 0xf5d4e790 │ │ │ │ svclt 0x0000ea64 │ │ │ │ @ instruction: 0x000011b8 │ │ │ │ rsbeq r1, r6, r4, lsl #18 │ │ │ │ - subseq fp, ip, r4, lsl #9 │ │ │ │ - subseq r8, sl, ip, lsl #25 │ │ │ │ - subseq fp, ip, lr, ror #8 │ │ │ │ - subseq r8, sl, r6, ror ip │ │ │ │ + subseq fp, ip, ip, lsl #9 │ │ │ │ + @ instruction: 0x005a8c94 │ │ │ │ + subseq fp, ip, r6, ror r4 │ │ │ │ + subseq r8, sl, lr, ror ip │ │ │ │ rsbeq r1, r6, r4, lsl #17 │ │ │ │ - subseq fp, ip, r0, ror #7 │ │ │ │ - subseq r8, sl, r8, ror #23 │ │ │ │ - subseq fp, ip, r6, asr #7 │ │ │ │ - subseq r8, sl, lr, asr #23 │ │ │ │ - subseq fp, ip, ip, lsr #7 │ │ │ │ - ldrheq r8, [sl], #-180 @ 0xffffff4c │ │ │ │ - @ instruction: 0x005cb392 │ │ │ │ - @ instruction: 0x005a8b9a │ │ │ │ + subseq fp, ip, r8, ror #7 │ │ │ │ + ldrsheq r8, [sl], #-176 @ 0xffffff50 │ │ │ │ + subseq fp, ip, lr, asr #7 │ │ │ │ + ldrsbeq r8, [sl], #-182 @ 0xffffff4a │ │ │ │ + ldrheq fp, [ip], #-52 @ 0xffffffcc │ │ │ │ + ldrheq r8, [sl], #-188 @ 0xffffff44 │ │ │ │ + @ instruction: 0x005cb39a │ │ │ │ + subseq r8, sl, r2, lsr #23 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ blhi 578768 │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x0080f8cc │ │ │ │ addlt r4, fp, fp, ror #25 │ │ │ │ ldrmi r4, [sl], fp, ror #21 │ │ │ │ @@ -567398,22 +567398,22 @@ │ │ │ │ @ instruction: 0xf53ffa10 │ │ │ │ @ instruction: 0xf04faf3e │ │ │ │ ldr r0, [ip, -r1, lsl #22]! │ │ │ │ ... │ │ │ │ rsbeq r1, r6, ip, asr #14 │ │ │ │ @ instruction: 0x000011b8 │ │ │ │ rsbeq r1, r6, ip, lsl r7 │ │ │ │ - subseq fp, ip, r6, lsr r2 │ │ │ │ - subseq r8, sl, lr, lsr sl │ │ │ │ - subseq fp, ip, r4, ror #1 │ │ │ │ - subseq r8, sl, ip, ror #17 │ │ │ │ - subseq fp, ip, r8, lsr #32 │ │ │ │ - subseq r8, sl, r0, lsr r8 │ │ │ │ - subseq fp, ip, sl │ │ │ │ - subseq r8, sl, r2, lsl r8 │ │ │ │ + subseq fp, ip, lr, lsr r2 │ │ │ │ + subseq r8, sl, r6, asr #20 │ │ │ │ + subseq fp, ip, ip, ror #1 │ │ │ │ + ldrsheq r8, [sl], #-132 @ 0xffffff7c │ │ │ │ + subseq fp, ip, r0, lsr r0 │ │ │ │ + subseq r8, sl, r8, lsr r8 │ │ │ │ + subseq fp, ip, r2, lsl r0 │ │ │ │ + subseq r8, sl, sl, lsl r8 │ │ │ │ strls sl, [r0, #-2824] @ 0xfffff4f8 │ │ │ │ movwcs r9, #4865 @ 0x1301 │ │ │ │ stc2 1, cr15, [r6], {220} @ 0xdc │ │ │ │ cmple sl, r1, lsl #16 │ │ │ │ blle ff279180 │ │ │ │ blx 679274 │ │ │ │ svcge 0x0013f53f │ │ │ │ @@ -567520,36 +567520,36 @@ │ │ │ │ mvnscc pc, pc, asr #32 │ │ │ │ @ instruction: 0xf5da4478 │ │ │ │ @ instruction: 0xf04ffae3 │ │ │ │ strb r3, [sp, #-767] @ 0xfffffd01 │ │ │ │ vhadd.s8 d25, d0, d2 │ │ │ │ ldmdami r6, {r0, r5, r6, r7, r8, sp} │ │ │ │ andcc r4, ip, r8, ror r4 │ │ │ │ - blx 87afcc │ │ │ │ + blx 87afcc │ │ │ │ stmdbls r2, {r2, r4, fp, lr} │ │ │ │ @ instruction: 0xf5da4478 │ │ │ │ bls 2fc3bc >::_M_default_append(unsigned int)@@Base+0x797f8> │ │ │ │ svclt 0x0000e53e │ │ │ │ ... │ │ │ │ - ldrsheq sl, [ip], #-236 @ 0xffffff14 │ │ │ │ - subseq r8, sl, r4, lsl #14 │ │ │ │ - @ instruction: 0x005cae9c │ │ │ │ - subseq r8, sl, r4, lsr #13 │ │ │ │ - subseq sl, ip, lr, ror lr │ │ │ │ - subseq r8, sl, r6, lsl #13 │ │ │ │ - subseq sl, ip, r4, lsr lr │ │ │ │ - subseq r8, sl, ip, lsr r6 │ │ │ │ - subseq sl, ip, r4, lsl #28 │ │ │ │ - subseq r8, sl, ip, lsl #12 │ │ │ │ - subseq sl, ip, r6, asr #27 │ │ │ │ - subseq r8, sl, lr, asr #11 │ │ │ │ - subseq sl, ip, sl, lsr #27 │ │ │ │ - ldrheq r8, [sl], #-80 @ 0xffffffb0 │ │ │ │ - subseq sl, ip, r8, lsl #27 │ │ │ │ - @ instruction: 0x005a8590 │ │ │ │ + subseq sl, ip, r4, lsl #30 │ │ │ │ + subseq r8, sl, ip, lsl #14 │ │ │ │ + subseq sl, ip, r4, lsr #29 │ │ │ │ + subseq r8, sl, ip, lsr #13 │ │ │ │ + subseq sl, ip, r6, lsl #29 │ │ │ │ + subseq r8, sl, lr, lsl #13 │ │ │ │ + subseq sl, ip, ip, lsr lr │ │ │ │ + subseq r8, sl, r4, asr #12 │ │ │ │ + subseq sl, ip, ip, lsl #28 │ │ │ │ + subseq r8, sl, r4, lsl r6 │ │ │ │ + subseq sl, ip, lr, asr #27 │ │ │ │ + ldrsbeq r8, [sl], #-86 @ 0xffffffaa │ │ │ │ + ldrheq sl, [ip], #-210 @ 0xffffff2e │ │ │ │ + ldrheq r8, [sl], #-88 @ 0xffffffa8 │ │ │ │ + @ instruction: 0x005cad90 │ │ │ │ + @ instruction: 0x005a8598 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x0090f8cc │ │ │ │ bmi f120 │ │ │ │ blmi f338 │ │ │ │ addslt r4, r3, sl, ror r4 │ │ │ │ @@ -567796,36 +567796,36 @@ │ │ │ │ ldmdami fp, {r0, r2, r3, r4, r5, r6, r7, r8, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ ldrbtmi r9, [r8], #-2308 @ 0xfffff6fc │ │ │ │ @ instruction: 0xf8b8f5da │ │ │ │ ldrbt r9, [lr], r4, lsl #22 │ │ │ │ stcl 5, cr15, [r2, #-844] @ 0xfffffcb4 │ │ │ │ rsbeq r1, r6, ip, lsr r1 │ │ │ │ @ instruction: 0x000011b8 │ │ │ │ - ldrsheq sl, [ip], #-206 @ 0xffffff32 │ │ │ │ - subseq sl, ip, r2, lsl ip │ │ │ │ + subseq sl, ip, r6, lsl #26 │ │ │ │ + subseq sl, ip, sl, lsl ip │ │ │ │ rsbeq ip, r5, r0, lsr r7 │ │ │ │ - subseq sl, ip, r2, asr fp │ │ │ │ - subseq r8, sl, sl, asr r3 │ │ │ │ + subseq sl, ip, sl, asr fp │ │ │ │ + subseq r8, sl, r2, ror #6 │ │ │ │ rsbeq r0, r6, r6, ror #30 │ │ │ │ - subseq sl, ip, r8, lsl fp │ │ │ │ - subseq r8, sl, r0, lsr #6 │ │ │ │ - ldrsheq sl, [ip], #-172 @ 0xffffff54 │ │ │ │ - subseq r8, sl, r2, lsl #6 │ │ │ │ - ldrheq sl, [ip], #-162 @ 0xffffff5e │ │ │ │ - ldrheq r8, [sl], #-42 @ 0xffffffd6 │ │ │ │ - subseq sl, ip, r0, lsl #21 │ │ │ │ - subseq r8, sl, r8, lsl #5 │ │ │ │ - subseq sl, ip, r4, asr #20 │ │ │ │ - subseq r8, sl, r2, asr r2 │ │ │ │ - subseq sl, ip, lr, lsl #20 │ │ │ │ - subseq r8, sl, r6, lsl r2 │ │ │ │ - subseq sl, ip, lr, ror #18 │ │ │ │ - subseq r8, sl, r6, ror r1 │ │ │ │ - subseq sl, ip, r2, asr r9 │ │ │ │ - subseq r8, sl, sl, asr r1 │ │ │ │ + subseq sl, ip, r0, lsr #22 │ │ │ │ + subseq r8, sl, r8, lsr #6 │ │ │ │ + subseq sl, ip, r4, lsl #22 │ │ │ │ + subseq r8, sl, sl, lsl #6 │ │ │ │ + ldrheq sl, [ip], #-170 @ 0xffffff56 │ │ │ │ + subseq r8, sl, r2, asr #5 │ │ │ │ + subseq sl, ip, r8, lsl #21 │ │ │ │ + @ instruction: 0x005a8290 │ │ │ │ + subseq sl, ip, ip, asr #20 │ │ │ │ + subseq r8, sl, sl, asr r2 │ │ │ │ + subseq sl, ip, r6, lsl sl │ │ │ │ + subseq r8, sl, lr, lsl r2 │ │ │ │ + subseq sl, ip, r6, ror r9 │ │ │ │ + subseq r8, sl, lr, ror r1 │ │ │ │ + subseq sl, ip, sl, asr r9 │ │ │ │ + subseq r8, sl, r2, ror #2 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00c0f8cc │ │ │ │ strmi fp, [r8], r7, lsl #1 │ │ │ │ @ instruction: 0x461e4611 │ │ │ │ strmi r4, [r4], -r6, lsl #23 │ │ │ │ @@ -567961,27 +567961,27 @@ │ │ │ │ ldmdami r2, {r0, r1, r4, r5, r7, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ ldrbtmi r4, [r8], #-1625 @ 0xfffff9a7 │ │ │ │ @ instruction: 0xff6ef5d9 │ │ │ │ @ instruction: 0xf5d3e743 │ │ │ │ svclt 0x0000ebfa │ │ │ │ @ instruction: 0x000011b8 │ │ │ │ rsbeq r0, r6, r2, ror #25 │ │ │ │ - subseq sl, ip, sl, asr #16 │ │ │ │ - subseq r8, sl, r2, asr r0 │ │ │ │ - subseq sl, ip, r4, lsr r8 │ │ │ │ - subseq r8, sl, ip, lsr r0 │ │ │ │ + subseq sl, ip, r2, asr r8 │ │ │ │ + subseq r8, sl, sl, asr r0 │ │ │ │ + subseq sl, ip, ip, lsr r8 │ │ │ │ + subseq r8, sl, r4, asr #32 │ │ │ │ rsbeq r0, r6, sl, asr #24 │ │ │ │ - @ instruction: 0x005ca79c │ │ │ │ - subseq r7, sl, r4, lsr #31 │ │ │ │ - subseq sl, ip, r2, lsl #15 │ │ │ │ - subseq r7, sl, sl, lsl #31 │ │ │ │ - ldrsbeq sl, [ip], #-104 @ 0xffffff98 │ │ │ │ - subseq r7, sl, r0, ror #29 │ │ │ │ - ldrheq sl, [ip], #-110 @ 0xffffff92 │ │ │ │ - subseq r7, sl, r6, asr #29 │ │ │ │ + subseq sl, ip, r4, lsr #15 │ │ │ │ + subseq r7, sl, ip, lsr #31 │ │ │ │ + subseq sl, ip, sl, lsl #15 │ │ │ │ + @ instruction: 0x005a7f92 │ │ │ │ + subseq sl, ip, r0, ror #13 │ │ │ │ + subseq r7, sl, r8, ror #29 │ │ │ │ + subseq sl, ip, r6, asr #13 │ │ │ │ + subseq r7, sl, lr, asr #29 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00c0f8cc │ │ │ │ ldrmi fp, [r1], r7, lsl #1 │ │ │ │ strmi r4, [r5], -ip, ror #20 │ │ │ │ movwls r4, #13960 @ 0x3688 │ │ │ │ @@ -568090,27 +568090,27 @@ │ │ │ │ @ instruction: 0xf04f4812 │ │ │ │ ldrbtmi r3, [r8], #-511 @ 0xfffffe01 │ │ │ │ mcr2 5, 3, pc, cr12, cr9, {6} @ │ │ │ │ @ instruction: 0xf5d3e7ee │ │ │ │ svclt 0x0000eaf8 │ │ │ │ rsbeq r0, r6, r8, ror sl │ │ │ │ @ instruction: 0x000011b8 │ │ │ │ - subseq sl, ip, r4, lsl #12 │ │ │ │ - subseq sl, ip, r8, lsl #11 │ │ │ │ - subseq sl, ip, ip, asr r5 │ │ │ │ - subseq r7, sl, r4, ror #26 │ │ │ │ + subseq sl, ip, ip, lsl #12 │ │ │ │ + @ instruction: 0x005ca590 │ │ │ │ + subseq sl, ip, r4, ror #10 │ │ │ │ + subseq r7, sl, ip, ror #26 │ │ │ │ rsbeq r0, r6, r2, ror r9 │ │ │ │ - subseq sl, ip, r0, lsl r5 │ │ │ │ - subseq r7, sl, r8, lsl sp │ │ │ │ - ldrsheq sl, [ip], #-70 @ 0xffffffba │ │ │ │ - ldrsheq r7, [sl], #-206 @ 0xffffff32 │ │ │ │ - ldrsbeq sl, [ip], #-76 @ 0xffffffb4 │ │ │ │ - subseq r7, sl, r2, ror #25 │ │ │ │ - ldrheq sl, [ip], #-76 @ 0xffffffb4 │ │ │ │ - subseq r7, sl, r2, asr #25 │ │ │ │ + subseq sl, ip, r8, lsl r5 │ │ │ │ + subseq r7, sl, r0, lsr #26 │ │ │ │ + ldrsheq sl, [ip], #-78 @ 0xffffffb2 │ │ │ │ + subseq r7, sl, r6, lsl #26 │ │ │ │ + subseq sl, ip, r4, ror #9 │ │ │ │ + subseq r7, sl, sl, ror #25 │ │ │ │ + subseq sl, ip, r4, asr #9 │ │ │ │ + subseq r7, sl, sl, asr #25 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x0080f8cc │ │ │ │ ldrpl pc, [r8, #-2271] @ 0xfffff721 │ │ │ │ @ instruction: 0xf8dfb097 │ │ │ │ @ instruction: 0x46984518 │ │ │ │ @@ -568437,34 +568437,34 @@ │ │ │ │ ldmdami r9, {r0, r1, r3, r4, r5, r6, r7, r9, fp, ip, sp, lr, pc} │ │ │ │ ldrbtmi r9, [r8], #-2310 @ 0xfffff6fa │ │ │ │ blx feffbe0e │ │ │ │ ldr r9, [r1, #2566] @ 0xa06 │ │ │ │ rsbeq r0, r6, r4, ror r8 │ │ │ │ @ instruction: 0x000011b8 │ │ │ │ rsbeq r0, r6, r8, lsr r8 │ │ │ │ - ldrsheq sl, [ip], #-44 @ 0xffffffd4 │ │ │ │ - subseq r7, sl, r4, lsl #22 │ │ │ │ - ldrsbeq sl, [ip], #-46 @ 0xffffffd2 │ │ │ │ - subseq r7, sl, r6, ror #21 │ │ │ │ - subseq sl, ip, r0, asr #5 │ │ │ │ - subseq r7, sl, r8, asr #21 │ │ │ │ - ldrsbeq sl, [ip], #-16 │ │ │ │ - ldrsbeq r7, [sl], #-150 @ 0xffffff6a │ │ │ │ - subseq sl, ip, r6, lsr #2 │ │ │ │ - subseq r7, sl, ip, lsr #18 │ │ │ │ - subseq sl, ip, r8, lsl #2 │ │ │ │ - subseq r7, sl, r0, lsl r9 │ │ │ │ - ldrsbeq sl, [ip], #-4 │ │ │ │ - ldrsbeq r7, [sl], #-138 @ 0xffffff76 │ │ │ │ - subseq r9, ip, lr, lsl #31 │ │ │ │ - @ instruction: 0x005a7796 │ │ │ │ - subseq r9, ip, ip, ror #30 │ │ │ │ - subseq r7, sl, r4, ror r7 │ │ │ │ - subseq r9, ip, lr, asr #30 │ │ │ │ - subseq r7, sl, r6, asr r7 │ │ │ │ + subseq sl, ip, r4, lsl #6 │ │ │ │ + subseq r7, sl, ip, lsl #22 │ │ │ │ + subseq sl, ip, r6, ror #5 │ │ │ │ + subseq r7, sl, lr, ror #21 │ │ │ │ + subseq sl, ip, r8, asr #5 │ │ │ │ + ldrsbeq r7, [sl], #-160 @ 0xffffff60 │ │ │ │ + ldrsbeq sl, [ip], #-24 @ 0xffffffe8 │ │ │ │ + ldrsbeq r7, [sl], #-158 @ 0xffffff62 │ │ │ │ + subseq sl, ip, lr, lsr #2 │ │ │ │ + subseq r7, sl, r4, lsr r9 │ │ │ │ + subseq sl, ip, r0, lsl r1 │ │ │ │ + subseq r7, sl, r8, lsl r9 │ │ │ │ + ldrsbeq sl, [ip], #-12 │ │ │ │ + subseq r7, sl, r2, ror #17 │ │ │ │ + @ instruction: 0x005c9f96 │ │ │ │ + @ instruction: 0x005a779e │ │ │ │ + subseq r9, ip, r4, ror pc │ │ │ │ + subseq r7, sl, ip, ror r7 │ │ │ │ + subseq r9, ip, r6, asr pc │ │ │ │ + subseq r7, sl, lr, asr r7 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00b0f8cc │ │ │ │ addlt r4, fp, sl, asr #25 │ │ │ │ ldrbtmi r4, [ip], #-2762 @ 0xfffff536 │ │ │ │ @ instruction: 0xb714e9dd │ │ │ │ @@ -568667,32 +568667,32 @@ │ │ │ │ @ instruction: 0xf04f4817 │ │ │ │ ldrbtmi r3, [r8], #-511 @ 0xfffffe01 │ │ │ │ @ instruction: 0xf9eaf5d9 │ │ │ │ svclt 0x0000e7c1 │ │ │ │ strdeq r0, [r6], #-34 @ 0xffffffde @ │ │ │ │ @ instruction: 0x000011b8 │ │ │ │ strhteq r0, [r6], #-46 @ 0xffffffd2 │ │ │ │ - subseq r9, ip, r8, ror lr │ │ │ │ - subseq r9, ip, r2, ror sp │ │ │ │ - @ instruction: 0x005c9c90 │ │ │ │ - @ instruction: 0x005a7498 │ │ │ │ - subseq r9, ip, r2, ror ip │ │ │ │ - subseq r7, sl, sl, ror r4 │ │ │ │ - subseq r9, ip, r4, asr ip │ │ │ │ - subseq r7, sl, ip, asr r4 │ │ │ │ - subseq r9, ip, r2, lsr ip │ │ │ │ - subseq r7, sl, r8, lsr r4 │ │ │ │ - subseq r9, ip, r0, lsl ip │ │ │ │ - subseq r7, sl, r8, lsl r4 │ │ │ │ - ldrsheq r9, [ip], #-176 @ 0xffffff50 │ │ │ │ - ldrsheq r7, [sl], #-54 @ 0xffffffca │ │ │ │ - ldrsbeq r9, [ip], #-180 @ 0xffffff4c │ │ │ │ - ldrsbeq r7, [sl], #-58 @ 0xffffffc6 │ │ │ │ - ldrheq r9, [ip], #-184 @ 0xffffff48 │ │ │ │ - ldrheq r7, [sl], #-62 @ 0xffffffc2 │ │ │ │ + subseq r9, ip, r0, lsl #29 │ │ │ │ + subseq r9, ip, sl, ror sp │ │ │ │ + @ instruction: 0x005c9c98 │ │ │ │ + subseq r7, sl, r0, lsr #9 │ │ │ │ + subseq r9, ip, sl, ror ip │ │ │ │ + subseq r7, sl, r2, lsl #9 │ │ │ │ + subseq r9, ip, ip, asr ip │ │ │ │ + subseq r7, sl, r4, ror #8 │ │ │ │ + subseq r9, ip, sl, lsr ip │ │ │ │ + subseq r7, sl, r0, asr #8 │ │ │ │ + subseq r9, ip, r8, lsl ip │ │ │ │ + subseq r7, sl, r0, lsr #8 │ │ │ │ + ldrsheq r9, [ip], #-184 @ 0xffffff48 │ │ │ │ + ldrsheq r7, [sl], #-62 @ 0xffffffc2 │ │ │ │ + ldrsbeq r9, [ip], #-188 @ 0xffffff44 │ │ │ │ + subseq r7, sl, r2, ror #7 │ │ │ │ + subseq r9, ip, r0, asr #23 │ │ │ │ + subseq r7, sl, r6, asr #7 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00c0f8cc │ │ │ │ ldrmi fp, [r5], -r7, lsl #1 │ │ │ │ @ instruction: 0x46074698 │ │ │ │ tstcs r1, #3620864 @ 0x374000 │ │ │ │ @@ -568754,22 +568754,22 @@ │ │ │ │ adcle r2, r3, r1, lsl #16 │ │ │ │ @ instruction: 0x21a1480b │ │ │ │ andcc r4, ip, r8, ror r4 │ │ │ │ @ instruction: 0xf87af5d9 │ │ │ │ strtmi r4, [r1], -r9, lsl #16 │ │ │ │ @ instruction: 0xf5d94478 │ │ │ │ @ instruction: 0xe7c5f935 │ │ │ │ - ldrheq r9, [ip], #-174 @ 0xffffff52 │ │ │ │ - subseq r7, sl, r6, asr #5 │ │ │ │ - subseq r9, ip, r6, lsr #21 │ │ │ │ - subseq r7, sl, lr, lsr #5 │ │ │ │ - subseq r9, ip, r4, ror sl │ │ │ │ - subseq r7, sl, ip, ror r2 │ │ │ │ - subseq r9, ip, ip, asr #20 │ │ │ │ - subseq r7, sl, r4, asr r2 │ │ │ │ + subseq r9, ip, r6, asr #21 │ │ │ │ + subseq r7, sl, lr, asr #5 │ │ │ │ + subseq r9, ip, lr, lsr #21 │ │ │ │ + ldrheq r7, [sl], #-38 @ 0xffffffda │ │ │ │ + subseq r9, ip, ip, ror sl │ │ │ │ + subseq r7, sl, r4, lsl #5 │ │ │ │ + subseq r9, ip, r4, asr sl │ │ │ │ + subseq r7, sl, ip, asr r2 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00a0f8cc │ │ │ │ addlt r4, pc, r2, lsl #27 │ │ │ │ ldrbtmi r4, [sp], #-3202 @ 0xfffff37e │ │ │ │ @ instruction: 0xf8dd9f1a │ │ │ │ @@ -568900,26 +568900,26 @@ │ │ │ │ ldrbtmi r9, [r8], #-2310 @ 0xfffff6fa │ │ │ │ @ instruction: 0xf81af5d9 │ │ │ │ ldr r9, [r4, -r6, lsl #22] │ │ │ │ stc 5, cr15, [r4], #840 @ 0x348 │ │ │ │ rsbeq pc, r5, lr, lsr #28 │ │ │ │ @ instruction: 0x000011b8 │ │ │ │ strdeq pc, [r5], #-222 @ 0xffffff22 @ │ │ │ │ - subseq r9, ip, r0, asr r9 │ │ │ │ - subseq r7, sl, r8, asr r1 │ │ │ │ - subseq r9, ip, r0, ror #17 │ │ │ │ - subseq r7, sl, r8, ror #1 │ │ │ │ - subseq r9, ip, ip, lsr #17 │ │ │ │ - ldrheq r7, [sl], #-4 │ │ │ │ - @ instruction: 0x005c9890 │ │ │ │ - @ instruction: 0x005a7098 │ │ │ │ - subseq r9, ip, r4, lsr r8 │ │ │ │ - subseq r7, sl, ip, lsr r0 │ │ │ │ - subseq r9, ip, r6, lsl r8 │ │ │ │ - subseq r7, sl, lr, lsl r0 │ │ │ │ + subseq r9, ip, r8, asr r9 │ │ │ │ + subseq r7, sl, r0, ror #2 │ │ │ │ + subseq r9, ip, r8, ror #17 │ │ │ │ + ldrsheq r7, [sl], #-0 │ │ │ │ + ldrheq r9, [ip], #-132 @ 0xffffff7c │ │ │ │ + ldrheq r7, [sl], #-12 │ │ │ │ + @ instruction: 0x005c9898 │ │ │ │ + subseq r7, sl, r0, lsr #1 │ │ │ │ + subseq r9, ip, ip, lsr r8 │ │ │ │ + subseq r7, sl, r4, asr #32 │ │ │ │ + subseq r9, ip, lr, lsl r8 │ │ │ │ + subseq r7, sl, r6, lsr #32 │ │ │ │ ldrbmi lr, [r0, sp, lsr #18]! │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00b0f8cc │ │ │ │ stcmi 0, cr11, [lr, #560] @ 0x230 │ │ │ │ ldrbtmi r4, [sp], #-2446 @ 0xfffff672 │ │ │ │ mrcls 12, 0, r9, cr6, cr5, {0} │ │ │ │ @@ -569062,28 +569062,28 @@ │ │ │ │ ldrbtmi r9, [r8], #-2311 @ 0xfffff6f9 │ │ │ │ mrc2 5, 6, pc, cr6, cr8, {6} │ │ │ │ ldrbt r9, [ip], r7, lsl #22 │ │ │ │ bl 1a7c7b8 │ │ │ │ ldrdeq pc, [r5], #-182 @ 0xffffff4a @ │ │ │ │ @ instruction: 0x000011b8 │ │ │ │ rsbeq pc, r5, r6, lsr #23 │ │ │ │ - subseq r9, ip, r2, lsl #14 │ │ │ │ - subseq r6, sl, sl, lsl #30 │ │ │ │ - subseq r9, ip, ip, lsr #13 │ │ │ │ - ldrheq r6, [sl], #-228 @ 0xffffff1c │ │ │ │ - subseq r9, ip, r0, ror #12 │ │ │ │ - subseq r6, sl, r8, ror #28 │ │ │ │ - subseq r9, ip, sl, lsl #12 │ │ │ │ - subseq r6, sl, r2, lsl lr │ │ │ │ - subseq r9, ip, ip, ror #11 │ │ │ │ - ldrsheq r6, [sl], #-212 @ 0xffffff2c │ │ │ │ - subseq r9, ip, sl, asr #11 │ │ │ │ - ldrsbeq r6, [sl], #-210 @ 0xffffff2e │ │ │ │ - subseq r9, ip, lr, lsl #11 │ │ │ │ - @ instruction: 0x005a6d96 │ │ │ │ + subseq r9, ip, sl, lsl #14 │ │ │ │ + subseq r6, sl, r2, lsl pc │ │ │ │ + ldrheq r9, [ip], #-100 @ 0xffffff9c │ │ │ │ + ldrheq r6, [sl], #-236 @ 0xffffff14 │ │ │ │ + subseq r9, ip, r8, ror #12 │ │ │ │ + subseq r6, sl, r0, ror lr │ │ │ │ + subseq r9, ip, r2, lsl r6 │ │ │ │ + subseq r6, sl, sl, lsl lr │ │ │ │ + ldrsheq r9, [ip], #-84 @ 0xffffffac │ │ │ │ + ldrsheq r6, [sl], #-220 @ 0xffffff24 │ │ │ │ + ldrsbeq r9, [ip], #-82 @ 0xffffffae │ │ │ │ + ldrsbeq r6, [sl], #-218 @ 0xffffff26 │ │ │ │ + @ instruction: 0x005c9596 │ │ │ │ + @ instruction: 0x005a6d9e │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl fed962bc │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ bmi fec42fe4 │ │ │ │ blmi fec6b2ec │ │ │ │ ldrbtmi r4, [sl], #-1543 @ 0xfffff9f9 │ │ │ │ ldmdavs fp, {r0, r1, r4, r6, r7, fp, ip, lr} │ │ │ │ @@ -569249,59 +569249,59 @@ │ │ │ │ ldmib r0!, {r1, r4, r6, r7, r8, sl, ip, sp, lr, pc}^ │ │ │ │ andhi pc, r0, pc, lsr #7 │ │ │ │ ... │ │ │ │ @ instruction: 0x47ae147b │ │ │ │ svccc 0x00847ae1 │ │ │ │ rsbeq pc, r5, r6, asr #18 │ │ │ │ @ instruction: 0x000011b8 │ │ │ │ - subseq r9, ip, lr, lsl r5 │ │ │ │ + subseq r9, ip, r6, lsr #10 │ │ │ │ @ instruction: 0xffffcc8d │ │ │ │ @ instruction: 0xfffffacb │ │ │ │ - subseq r9, ip, r6, lsl #12 │ │ │ │ - ldrsbeq ip, [sl], #-72 @ 0xffffffb8 │ │ │ │ - subseq r9, ip, sl, lsr #12 │ │ │ │ - subseq r9, ip, r0, lsl #13 │ │ │ │ - @ instruction: 0x005c949a │ │ │ │ - subseq r6, sl, r2, lsr #25 │ │ │ │ - strhteq pc, [r5], #-128 @ 0xffffff80 @ │ │ │ │ - subseq r9, ip, r6, ror #8 │ │ │ │ - subseq r6, sl, lr, ror #24 │ │ │ │ - subseq r9, ip, lr, lsr #12 │ │ │ │ - subseq r9, ip, r8, lsl #13 │ │ │ │ - subseq r9, ip, r8, lsl #13 │ │ │ │ - subseq r9, ip, r6, asr #13 │ │ │ │ - subseq r9, ip, r2, lsl #8 │ │ │ │ - subseq r6, sl, sl, lsl #24 │ │ │ │ - subseq r9, ip, r8, ror #7 │ │ │ │ - ldrsheq r6, [sl], #-176 @ 0xffffff50 │ │ │ │ + subseq r9, ip, lr, lsl #12 │ │ │ │ + subseq ip, sl, r0, ror #9 │ │ │ │ + subseq r9, ip, r2, lsr r6 │ │ │ │ subseq r9, ip, r8, lsl #13 │ │ │ │ - ldrheq r9, [ip], #-102 @ 0xffffff9a │ │ │ │ - ldrheq r9, [ip], #-100 @ 0xffffff9c │ │ │ │ - subseq r9, ip, r2, ror #13 │ │ │ │ - subseq r9, ip, lr, lsl #7 │ │ │ │ - @ instruction: 0x005a6b96 │ │ │ │ - subseq r9, ip, r4, ror r3 │ │ │ │ - subseq r6, sl, ip, ror fp │ │ │ │ - subseq r9, ip, ip, lsr #13 │ │ │ │ + subseq r9, ip, r2, lsr #9 │ │ │ │ + subseq r6, sl, sl, lsr #25 │ │ │ │ + strhteq pc, [r5], #-128 @ 0xffffff80 @ │ │ │ │ + subseq r9, ip, lr, ror #8 │ │ │ │ + subseq r6, sl, r6, ror ip │ │ │ │ + subseq r9, ip, r6, lsr r6 │ │ │ │ + @ instruction: 0x005c9690 │ │ │ │ + @ instruction: 0x005c9690 │ │ │ │ + subseq r9, ip, lr, asr #13 │ │ │ │ + subseq r9, ip, sl, lsl #8 │ │ │ │ + subseq r6, sl, r2, lsl ip │ │ │ │ + ldrsheq r9, [ip], #-48 @ 0xffffffd0 │ │ │ │ + ldrsheq r6, [sl], #-184 @ 0xffffff48 │ │ │ │ + @ instruction: 0x005c9690 │ │ │ │ + ldrheq r9, [ip], #-110 @ 0xffffff92 │ │ │ │ + ldrheq r9, [ip], #-108 @ 0xffffff94 │ │ │ │ subseq r9, ip, sl, ror #13 │ │ │ │ - subseq r9, ip, sl, lsr r3 │ │ │ │ - subseq r6, sl, r2, asr #22 │ │ │ │ - subseq r9, ip, ip, asr #13 │ │ │ │ - ldrsheq r9, [ip], #-110 @ 0xffffff92 │ │ │ │ + @ instruction: 0x005c9396 │ │ │ │ + @ instruction: 0x005a6b9e │ │ │ │ + subseq r9, ip, ip, ror r3 │ │ │ │ + subseq r6, sl, r4, lsl #23 │ │ │ │ + ldrheq r9, [ip], #-100 @ 0xffffff9c │ │ │ │ + ldrsheq r9, [ip], #-98 @ 0xffffff9e │ │ │ │ + subseq r9, ip, r2, asr #6 │ │ │ │ + subseq r6, sl, sl, asr #22 │ │ │ │ + ldrsbeq r9, [ip], #-100 @ 0xffffff9c │ │ │ │ + subseq r9, ip, r6, lsl #14 │ │ │ │ andeq r0, r0, r9, lsr r1 │ │ │ │ @ instruction: 0xffffbf57 │ │ │ │ @ instruction: 0xffffc563 │ │ │ │ @ instruction: 0xffffc9fb │ │ │ │ @ instruction: 0xffffd0ab │ │ │ │ @ instruction: 0xffffce27 │ │ │ │ @ instruction: 0xffffb8e3 │ │ │ │ - subseq r9, ip, r8, asr #5 │ │ │ │ - subseq r6, sl, lr, asr #21 │ │ │ │ - subseq r9, ip, ip, lsr #5 │ │ │ │ - ldrheq r6, [sl], #-164 @ 0xffffff5c │ │ │ │ + ldrsbeq r9, [ip], #-32 @ 0xffffffe0 │ │ │ │ + ldrsbeq r6, [sl], #-166 @ 0xffffff5a │ │ │ │ + ldrheq r9, [ip], #-36 @ 0xffffffdc │ │ │ │ + ldrheq r6, [sl], #-172 @ 0xffffff54 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ bl fed96628 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strdlt r0, [r3], r0 @ │ │ │ │ mcr2 7, 2, pc, cr0, cr15, {7} @ │ │ │ │ stmdacs r1, {r0, r1, r9, sl, lr} │ │ │ │ ldrmi sp, [r8], -r2, lsl #2 │ │ │ │ @@ -569311,16 +569311,16 @@ │ │ │ │ andcc r4, ip, r8, ror r4 │ │ │ │ stc2 5, cr15, [r2], #-864 @ 0xfffffca0 │ │ │ │ stmdbls r1, {r0, r2, fp, lr} │ │ │ │ @ instruction: 0xf5d84478 │ │ │ │ blls 2be7d0 >::_M_default_append(unsigned int)@@Base+0x3bc0c> │ │ │ │ andlt r4, r3, r8, lsl r6 │ │ │ │ svclt 0x0000bd00 │ │ │ │ - @ instruction: 0x005c919c │ │ │ │ - subseq r6, sl, r4, lsr #19 │ │ │ │ + subseq r9, ip, r4, lsr #3 │ │ │ │ + subseq r6, sl, ip, lsr #19 │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl fed96674 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ bmi fe2c339c │ │ │ │ blmi fe2eb6a4 │ │ │ │ ldrbtmi r4, [sl], #-1543 @ 0xfffff9f9 │ │ │ │ ldmdavs fp, {r0, r1, r4, r6, r7, fp, ip, lr} │ │ │ │ @@ -569449,50 +569449,50 @@ │ │ │ │ stmdami r9!, {r0, r4, r8, r9, fp, ip, sp, lr, pc} │ │ │ │ mvnscc pc, pc, asr #32 │ │ │ │ @ instruction: 0xf5d84478 │ │ │ │ strb pc, [r8, -fp, asr #23] @ │ │ │ │ ldmda r6, {r1, r4, r6, r7, r8, sl, ip, sp, lr, pc}^ │ │ │ │ rsbeq pc, r5, lr, lsl #11 │ │ │ │ @ instruction: 0x000011b8 │ │ │ │ - subseq r9, ip, r6, ror #2 │ │ │ │ + subseq r9, ip, lr, ror #2 │ │ │ │ @ instruction: 0xffffc8d3 │ │ │ │ @ instruction: 0xfffff96b │ │ │ │ - subseq r9, ip, ip, lsl r5 │ │ │ │ - subseq r9, ip, r6, asr r5 │ │ │ │ - subseq r9, ip, r8, asr #10 │ │ │ │ - subseq r9, ip, lr, lsl #11 │ │ │ │ - subseq r9, ip, r4, ror #1 │ │ │ │ - subseq r6, sl, ip, ror #17 │ │ │ │ + subseq r9, ip, r4, lsr #10 │ │ │ │ + subseq r9, ip, lr, asr r5 │ │ │ │ + subseq r9, ip, r0, asr r5 │ │ │ │ + @ instruction: 0x005c9596 │ │ │ │ + subseq r9, ip, ip, ror #1 │ │ │ │ + ldrsheq r6, [sl], #-132 @ 0xffffff7c │ │ │ │ strdeq pc, [r5], #-74 @ 0xffffffb6 @ │ │ │ │ - ldrheq r9, [ip], #-0 │ │ │ │ - ldrheq r6, [sl], #-136 @ 0xffffff78 │ │ │ │ - subseq r9, ip, r2, asr r3 │ │ │ │ - subseq r9, ip, ip, lsr r5 │ │ │ │ + ldrheq r9, [ip], #-8 │ │ │ │ + subseq r6, sl, r0, asr #17 │ │ │ │ + subseq r9, ip, sl, asr r3 │ │ │ │ + subseq r9, ip, r4, asr #10 │ │ │ │ + subseq r9, ip, r2, lsl #7 │ │ │ │ + subseq r9, ip, r0, asr #10 │ │ │ │ + subseq r9, ip, ip, asr r0 │ │ │ │ + subseq r6, sl, r4, ror #16 │ │ │ │ + subseq r9, ip, r2, asr #32 │ │ │ │ + subseq r6, sl, sl, asr #16 │ │ │ │ subseq r9, ip, sl, ror r3 │ │ │ │ - subseq r9, ip, r8, lsr r5 │ │ │ │ - subseq r9, ip, r4, asr r0 │ │ │ │ - subseq r6, sl, ip, asr r8 │ │ │ │ - subseq r9, ip, sl, lsr r0 │ │ │ │ - subseq r6, sl, r2, asr #16 │ │ │ │ - subseq r9, ip, r2, ror r3 │ │ │ │ - subseq r9, ip, r0, lsl #10 │ │ │ │ - subseq r9, ip, ip, lsr #7 │ │ │ │ - ldrsheq r9, [ip], #-74 @ 0xffffffb6 │ │ │ │ + subseq r9, ip, r8, lsl #10 │ │ │ │ + ldrheq r9, [ip], #-52 @ 0xffffffcc │ │ │ │ + subseq r9, ip, r2, lsl #10 │ │ │ │ @ instruction: 0xffffbc3d │ │ │ │ andeq r0, r0, r1, lsl r1 │ │ │ │ @ instruction: 0xffffc6e1 │ │ │ │ @ instruction: 0xffffd4e1 │ │ │ │ @ instruction: 0xffffd7a5 │ │ │ │ @ instruction: 0xffffb571 │ │ │ │ - ldrheq r8, [ip], #-242 @ 0xffffff0e │ │ │ │ - ldrheq r6, [sl], #-122 @ 0xffffff86 │ │ │ │ - @ instruction: 0x005c8f98 │ │ │ │ - subseq r6, sl, r0, lsr #15 │ │ │ │ - subseq r8, ip, sl, ror pc │ │ │ │ - subseq r6, sl, r0, lsl #15 │ │ │ │ + ldrheq r8, [ip], #-250 @ 0xffffff06 │ │ │ │ + subseq r6, sl, r2, asr #15 │ │ │ │ + subseq r8, ip, r0, lsr #31 │ │ │ │ + subseq r6, sl, r8, lsr #15 │ │ │ │ + subseq r8, ip, r2, lsl #31 │ │ │ │ + subseq r6, sl, r8, lsl #15 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ bl fed96924 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strdlt r0, [r3], r0 @ │ │ │ │ mrc2 7, 4, pc, cr14, cr15, {7} │ │ │ │ stmdacs r1, {r0, r1, r9, sl, lr} │ │ │ │ ldrmi sp, [r8], -r2, lsl #2 │ │ │ │ @@ -569502,16 +569502,16 @@ │ │ │ │ andcc r4, ip, r8, ror r4 │ │ │ │ blx feb7ceac │ │ │ │ stmdbls r1, {r0, r2, fp, lr} │ │ │ │ @ instruction: 0xf5d84478 │ │ │ │ blls 2be4d4 >::_M_default_append(unsigned int)@@Base+0x3b910> │ │ │ │ andlt r4, r3, r8, lsl r6 │ │ │ │ svclt 0x0000bd00 │ │ │ │ - subseq r8, ip, r0, lsr #29 │ │ │ │ - subseq r6, sl, r8, lsr #13 │ │ │ │ + subseq r8, ip, r8, lsr #29 │ │ │ │ + ldrheq r6, [sl], #-96 @ 0xffffffa0 │ │ │ │ ldrbmi lr, [r0, sp, lsr #18]! │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x0080f8cc │ │ │ │ bmi 15111c0 │ │ │ │ blmi 1510ffc │ │ │ │ addslt r4, r8, sl, ror r4 │ │ │ │ @@ -569586,23 +569586,23 @@ │ │ │ │ stmdami lr, {r0, r1, r2, r3, r4, r5, r6, r7, r8, fp, ip, sp, lr, pc} │ │ │ │ ldrbtmi r4, [r8], #-1577 @ 0xfffff9d7 │ │ │ │ blx ff0fd000 │ │ │ │ @ instruction: 0xf5d1e78f │ │ │ │ svclt 0x0000ef46 │ │ │ │ mlseq r5, r0, r2, pc @ │ │ │ │ @ instruction: 0x000011b8 │ │ │ │ - subseq r8, ip, r4, lsr lr │ │ │ │ - subseq r6, sl, ip, lsr r6 │ │ │ │ + subseq r8, ip, ip, lsr lr │ │ │ │ + subseq r6, sl, r4, asr #12 │ │ │ │ rsbeq pc, r5, sl, asr #4 │ │ │ │ - subseq r8, ip, sl, lsl #27 │ │ │ │ - @ instruction: 0x005a6592 │ │ │ │ - subseq r8, ip, r2, ror sp │ │ │ │ - subseq r6, sl, sl, ror r5 │ │ │ │ - subseq r8, ip, r6, asr sp │ │ │ │ - subseq r6, sl, lr, asr r5 │ │ │ │ + @ instruction: 0x005c8d92 │ │ │ │ + @ instruction: 0x005a659a │ │ │ │ + subseq r8, ip, sl, ror sp │ │ │ │ + subseq r6, sl, r2, lsl #11 │ │ │ │ + subseq r8, ip, lr, asr sp │ │ │ │ + subseq r6, sl, r6, ror #10 │ │ │ │ andcs r2, r1, r0, lsl #4 │ │ │ │ @ instruction: 0x4770601a │ │ │ │ ldrbmi lr, [r0, sp, lsr #18]! │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00c0f8cc │ │ │ │ addlt r4, r8, ip, asr r9 │ │ │ │ @@ -569696,23 +569696,23 @@ │ │ │ │ stmdami lr, {r0, r1, r5, r8, fp, ip, sp, lr, pc} │ │ │ │ mvnscc pc, pc, asr #32 │ │ │ │ @ instruction: 0xf5d84478 │ │ │ │ @ instruction: 0xe7d5f9dd │ │ │ │ mcr 5, 3, pc, cr8, cr1, {6} @ │ │ │ │ rsbeq pc, r5, ip, lsl r1 @ │ │ │ │ @ instruction: 0x000011b8 │ │ │ │ - subseq r9, ip, r0, ror #3 │ │ │ │ - subseq r9, ip, r0, ror #2 │ │ │ │ - subseq r6, sl, r8, lsr #8 │ │ │ │ - subseq r9, ip, r6, lsl #2 │ │ │ │ + subseq r9, ip, r8, ror #3 │ │ │ │ + subseq r9, ip, r8, ror #2 │ │ │ │ + subseq r6, sl, r0, lsr r4 │ │ │ │ + subseq r9, ip, lr, lsl #2 │ │ │ │ rsbeq pc, r5, r4 │ │ │ │ - ldrsheq r9, [ip], #-10 │ │ │ │ - subseq r6, sl, r2, asr #7 │ │ │ │ - ldrsbeq r9, [ip], #-14 │ │ │ │ - subseq r6, sl, r4, lsr #7 │ │ │ │ + subseq r9, ip, r2, lsl #2 │ │ │ │ + subseq r6, sl, sl, asr #7 │ │ │ │ + subseq r9, ip, r6, ror #1 │ │ │ │ + subseq r6, sl, ip, lsr #7 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ bl fed96c94 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r4, r8, ror #31 │ │ │ │ movwls r9, #6920 @ 0x1b08 │ │ │ │ stmdavs r1, {r0, r1, r2, sl, fp, ip, pc}^ │ │ │ │ ldmdavs r0, {r1, r2, r8, r9, fp, ip, pc} │ │ │ │ @@ -569725,16 +569725,16 @@ │ │ │ │ ldrbtmi r4, [r8], #-2054 @ 0xfffff7fa │ │ │ │ @ instruction: 0xf5d8300c │ │ │ │ stmdami r5, {r0, r2, r5, r6, r7, fp, ip, sp, lr, pc} │ │ │ │ ldrbtmi r9, [r8], #-2307 @ 0xfffff6fd │ │ │ │ @ instruction: 0xf9a0f5d8 │ │ │ │ ldrmi r9, [r8], -r3, lsl #22 │ │ │ │ ldclt 0, cr11, [r0, #-16] │ │ │ │ - subseq r9, ip, r2, rrx │ │ │ │ - subseq r6, sl, sl, lsr #6 │ │ │ │ + subseq r9, ip, sl, rrx │ │ │ │ + subseq r6, sl, r2, lsr r3 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ blhi 37afa4 │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x0068f8cc │ │ │ │ addslt r4, r9, lr, ror #19 │ │ │ │ ldrbtmi r4, [r9], #-3054 @ 0xfffff412 │ │ │ │ @@ -569973,23 +569973,23 @@ │ │ │ │ svclt 0x0000e74f │ │ │ │ stmdahi r0, {r2, r3, r4, r7, r8, sl, ip, sp, lr} │ │ │ │ mrcvc 4, 1, lr, cr7, cr12, {1} │ │ │ │ stmdahi r0, {r2, r3, r4, r7, r8, sl, ip, sp, lr} │ │ │ │ mrc2 4, 1, lr, cr7, cr12, {1} │ │ │ │ rsbeq lr, r5, r2, lsl pc │ │ │ │ @ instruction: 0x000011b8 │ │ │ │ - ldrheq r8, [ip], #-244 @ 0xffffff0c │ │ │ │ - ldrsheq r8, [ip], #-216 @ 0xffffff28 │ │ │ │ + ldrheq r8, [ip], #-252 @ 0xffffff04 │ │ │ │ + subseq r8, ip, r0, lsl #28 │ │ │ │ rsbeq lr, r5, sl, asr #25 │ │ │ │ - subseq r8, ip, r4, ror #26 │ │ │ │ - subseq r6, sl, ip, lsr #32 │ │ │ │ - subseq r8, ip, sl, lsr #16 │ │ │ │ - subseq r8, ip, ip, lsr sp │ │ │ │ - @ instruction: 0x005c8c98 │ │ │ │ - subseq r5, sl, r0, ror #30 │ │ │ │ + subseq r8, ip, ip, ror #26 │ │ │ │ + subseq r6, sl, r4, lsr r0 │ │ │ │ + subseq r8, ip, r2, lsr r8 │ │ │ │ + subseq r8, ip, r4, asr #26 │ │ │ │ + subseq r8, ip, r0, lsr #25 │ │ │ │ + subseq r5, sl, r8, ror #30 │ │ │ │ ldrbtmi r4, [fp], #-2894 @ 0xfffff4b2 │ │ │ │ @ instruction: 0xf018e786 │ │ │ │ @ instruction: 0xf43f0f01 │ │ │ │ str sl, [r7, -sp, lsr #28]! │ │ │ │ strb r2, [sl], r0, lsl #6 │ │ │ │ vhadd.s8 d25, d0, d9 │ │ │ │ stmdami r9, {r0, r1, r2, r4, r6, r8, sp}^ │ │ │ │ @@ -570061,35 +570061,35 @@ │ │ │ │ ldrbtmi r4, [r8], #-1617 @ 0xfffff9af │ │ │ │ @ instruction: 0xf5d7300c │ │ │ │ ldmdami r8, {r0, r2, r6, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ mvnscc pc, pc, asr #32 │ │ │ │ @ instruction: 0xf5d74478 │ │ │ │ @ instruction: 0xe7e2feff │ │ │ │ bl fe4fd760 │ │ │ │ - subseq r6, ip, lr, ror pc │ │ │ │ - subseq r8, ip, r8, lsr #24 │ │ │ │ - ldrsheq r5, [sl], #-224 @ 0xffffff20 │ │ │ │ - subseq r8, ip, sl, lsl #24 │ │ │ │ - ldrsbeq r5, [sl], #-226 @ 0xffffff1e │ │ │ │ - subseq r8, ip, ip, ror #23 │ │ │ │ - ldrheq r5, [sl], #-228 @ 0xffffff1c │ │ │ │ - subseq r8, ip, lr, asr #23 │ │ │ │ - @ instruction: 0x005a5e96 │ │ │ │ - ldrheq r8, [ip], #-176 @ 0xffffff50 │ │ │ │ - subseq r5, sl, r8, ror lr │ │ │ │ - @ instruction: 0x005c8b92 │ │ │ │ - subseq r5, sl, sl, asr lr │ │ │ │ - subseq r8, ip, r4, ror fp │ │ │ │ - subseq r5, sl, ip, lsr lr │ │ │ │ - subseq r8, ip, sl, asr fp │ │ │ │ - subseq r5, sl, r0, lsr #28 │ │ │ │ - subseq r8, ip, ip, lsr fp │ │ │ │ - subseq r5, sl, r2, lsl #28 │ │ │ │ - subseq r8, ip, r2, lsr #22 │ │ │ │ - subseq r5, sl, r8, ror #27 │ │ │ │ + subseq r6, ip, r6, lsl #31 │ │ │ │ + subseq r8, ip, r0, lsr ip │ │ │ │ + ldrsheq r5, [sl], #-232 @ 0xffffff18 │ │ │ │ + subseq r8, ip, r2, lsl ip │ │ │ │ + ldrsbeq r5, [sl], #-234 @ 0xffffff16 │ │ │ │ + ldrsheq r8, [ip], #-180 @ 0xffffff4c │ │ │ │ + ldrheq r5, [sl], #-236 @ 0xffffff14 │ │ │ │ + ldrsbeq r8, [ip], #-182 @ 0xffffff4a │ │ │ │ + @ instruction: 0x005a5e9e │ │ │ │ + ldrheq r8, [ip], #-184 @ 0xffffff48 │ │ │ │ + subseq r5, sl, r0, lsl #29 │ │ │ │ + @ instruction: 0x005c8b9a │ │ │ │ + subseq r5, sl, r2, ror #28 │ │ │ │ + subseq r8, ip, ip, ror fp │ │ │ │ + subseq r5, sl, r4, asr #28 │ │ │ │ + subseq r8, ip, r2, ror #22 │ │ │ │ + subseq r5, sl, r8, lsr #28 │ │ │ │ + subseq r8, ip, r4, asr #22 │ │ │ │ + subseq r5, sl, sl, lsl #28 │ │ │ │ + subseq r8, ip, sl, lsr #22 │ │ │ │ + ldrsheq r5, [sl], #-208 @ 0xffffff30 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ blhi 47b530 │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x0048f8cc │ │ │ │ @ instruction: 0x461f4af7 │ │ │ │ @ instruction: 0xb09d4bf7 │ │ │ │ @@ -570337,22 +570337,22 @@ │ │ │ │ andhi pc, r0, pc, lsr #7 │ │ │ │ stmdahi r0, {r2, r3, r4, r7, r8, sl, ip, sp, lr} │ │ │ │ mrcvc 4, 1, lr, cr7, cr12, {1} │ │ │ │ stmdahi r0, {r2, r3, r4, r7, r8, sl, ip, sp, lr} │ │ │ │ mrc2 4, 1, lr, cr7, cr12, {1} │ │ │ │ rsbeq lr, r5, r4, lsl #19 │ │ │ │ @ instruction: 0x000011b8 │ │ │ │ - subseq r8, ip, r8, ror #20 │ │ │ │ - ldrsheq r8, [ip], #-142 @ 0xffffff72 │ │ │ │ - subseq r5, sl, r6, asr #23 │ │ │ │ + subseq r8, ip, r0, ror sl │ │ │ │ + subseq r8, ip, r6, lsl #18 │ │ │ │ + subseq r5, sl, lr, asr #23 │ │ │ │ ldrdeq lr, [r5], #-116 @ 0xffffff8c @ │ │ │ │ - subseq r8, ip, ip, lsr #16 │ │ │ │ - ldrsheq r5, [sl], #-164 @ 0xffffff5c │ │ │ │ - subseq r8, ip, r8, ror #13 │ │ │ │ - ldrheq r5, [sl], #-144 @ 0xffffff70 │ │ │ │ + subseq r8, ip, r4, lsr r8 │ │ │ │ + ldrsheq r5, [sl], #-172 @ 0xffffff54 │ │ │ │ + ldrsheq r8, [ip], #-96 @ 0xffffffa0 │ │ │ │ + ldrheq r5, [sl], #-152 @ 0xffffff68 │ │ │ │ vst2.32 {d20-d21}, [pc :256], sl │ │ │ │ ldrbtmi r7, [r8], #-479 @ 0xfffffe21 │ │ │ │ @ instruction: 0xf5d7300c │ │ │ │ ldmmi r8!, {r0, r2, r3, r4, r5, r6, r7, r8, r9, fp, ip, sp, lr, pc} │ │ │ │ ldrbtmi r4, [r8], #-1625 @ 0xfffff9a7 │ │ │ │ ldc2 5, cr15, [r8], #860 @ 0x35c │ │ │ │ ldmmi r6!, {r3, r6, r7, r9, sl, sp, lr, pc} │ │ │ │ @@ -570532,44 +570532,44 @@ │ │ │ │ andcc r4, ip, r8, ror r4 │ │ │ │ blx fe87dec0 │ │ │ │ @ instruction: 0xf04f4821 │ │ │ │ ldrbtmi r3, [r8], #-511 @ 0xfffffe01 │ │ │ │ blx 16fdece │ │ │ │ @ instruction: 0xf5d0e562 │ │ │ │ svclt 0x0000efde │ │ │ │ - @ instruction: 0x005c8692 │ │ │ │ - subseq r5, sl, sl, asr r9 │ │ │ │ - subseq r8, ip, r8, ror r6 │ │ │ │ - subseq r5, sl, r0, asr #18 │ │ │ │ - subseq r8, ip, r8, lsr r6 │ │ │ │ - subseq r6, ip, sl, lsl r9 │ │ │ │ - subseq lr, fp, r0, asr #30 │ │ │ │ - ldrsheq r8, [ip], #-82 @ 0xffffffae │ │ │ │ - subseq r8, ip, r6, asr #32 │ │ │ │ - subseq r8, ip, r4, asr #10 │ │ │ │ - subseq r5, sl, ip, lsl #16 │ │ │ │ - subseq r8, ip, r4, lsl #10 │ │ │ │ - subseq r8, ip, r6, asr #9 │ │ │ │ - subseq r5, sl, lr, lsl #15 │ │ │ │ - subseq r8, ip, ip, lsr #9 │ │ │ │ - subseq r5, sl, r4, ror r7 │ │ │ │ - @ instruction: 0x005c8494 │ │ │ │ - subseq r5, sl, sl, asr r7 │ │ │ │ - subseq r8, ip, r6, ror r4 │ │ │ │ - subseq r5, sl, ip, lsr r7 │ │ │ │ - subseq r8, ip, ip, asr r4 │ │ │ │ - subseq r5, sl, r2, lsr #14 │ │ │ │ - subseq r6, pc, lr │ │ │ │ - subseq r8, ip, ip, lsl #8 │ │ │ │ - subseq r8, ip, ip, lsl r4 │ │ │ │ - subseq r5, sl, r2, ror #13 │ │ │ │ - subseq r8, ip, r4, ror #7 │ │ │ │ - subseq r5, sl, ip, lsr #13 │ │ │ │ - subseq r8, ip, r8, asr #7 │ │ │ │ - subseq r5, sl, lr, lsl #13 │ │ │ │ + @ instruction: 0x005c869a │ │ │ │ + subseq r5, sl, r2, ror #18 │ │ │ │ + subseq r8, ip, r0, lsl #13 │ │ │ │ + subseq r5, sl, r8, asr #18 │ │ │ │ + subseq r8, ip, r0, asr #12 │ │ │ │ + subseq r6, ip, r2, lsr #18 │ │ │ │ + subseq lr, fp, r8, asr #30 │ │ │ │ + ldrsheq r8, [ip], #-90 @ 0xffffffa6 │ │ │ │ + subseq r8, ip, lr, asr #32 │ │ │ │ + subseq r8, ip, ip, asr #10 │ │ │ │ + subseq r5, sl, r4, lsl r8 │ │ │ │ + subseq r8, ip, ip, lsl #10 │ │ │ │ + subseq r8, ip, lr, asr #9 │ │ │ │ + @ instruction: 0x005a5796 │ │ │ │ + ldrheq r8, [ip], #-68 @ 0xffffffbc │ │ │ │ + subseq r5, sl, ip, ror r7 │ │ │ │ + @ instruction: 0x005c849c │ │ │ │ + subseq r5, sl, r2, ror #14 │ │ │ │ + subseq r8, ip, lr, ror r4 │ │ │ │ + subseq r5, sl, r4, asr #14 │ │ │ │ + subseq r8, ip, r4, ror #8 │ │ │ │ + subseq r5, sl, sl, lsr #14 │ │ │ │ + subseq r6, pc, r6, lsl r0 @ │ │ │ │ + subseq r8, ip, r4, lsl r4 │ │ │ │ + subseq r8, ip, r4, lsr #8 │ │ │ │ + subseq r5, sl, sl, ror #13 │ │ │ │ + subseq r8, ip, ip, ror #7 │ │ │ │ + ldrheq r5, [sl], #-100 @ 0xffffff9c │ │ │ │ + ldrsbeq r8, [ip], #-48 @ 0xffffffd0 │ │ │ │ + @ instruction: 0x005a5696 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ blhi 37bcb0 │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x0000f8cc │ │ │ │ adcslt r4, r3, fp, asr #19 │ │ │ │ strcs r4, [r0], #-3019 @ 0xfffff435 │ │ │ │ @@ -570773,17 +570773,17 @@ │ │ │ │ andhi pc, r0, pc, lsr #7 │ │ │ │ stmdahi r0, {r2, r3, r4, r7, r8, sl, ip, sp, lr} │ │ │ │ mrcvc 4, 1, lr, cr7, cr12, {1} │ │ │ │ stmdahi r0, {r2, r3, r4, r7, r8, sl, ip, sp, lr} │ │ │ │ mrc2 4, 1, lr, cr7, cr12, {1} │ │ │ │ rsbeq lr, r5, r4, lsl #4 │ │ │ │ @ instruction: 0x000011b8 │ │ │ │ - subseq r8, ip, r6, asr #5 │ │ │ │ - subseq r8, ip, lr, asr #1 │ │ │ │ - subseq r8, ip, r8, lsl r0 │ │ │ │ + subseq r8, ip, lr, asr #5 │ │ │ │ + ldrsbeq r8, [ip], #-6 │ │ │ │ + subseq r8, ip, r0, lsr #32 │ │ │ │ rsbeq sp, r5, r2, lsl pc │ │ │ │ ldc 6, cr4, [pc, #112] @ 240bc0 │ │ │ │ vldr d9, [pc, #740] @ 240e38 │ │ │ │ stmdbvs fp!, {r1, r3, r4, r5, r7, r8, r9, fp, pc} │ │ │ │ eoreq pc, r4, r3, asr r8 @ │ │ │ │ ldc2 6, cr15, [r6, #720] @ 0x2d0 │ │ │ │ ldc 8, cr6, [r0, #460] @ 0x1cc │ │ │ │ @@ -570967,28 +570967,28 @@ │ │ │ │ @ instruction: 0xe664f83b │ │ │ │ ldrbtmi r4, [fp], #-2834 @ 0xfffff4ee │ │ │ │ svclt 0x0000e794 │ │ │ │ stmdahi r0, {r2, r3, r4, r7, r8, sl, ip, sp, lr} │ │ │ │ mrcvc 4, 1, lr, cr7, cr12, {1} │ │ │ │ stmdahi r0, {r2, r3, r4, r7, r8, sl, ip, sp, lr} │ │ │ │ mrc2 4, 1, lr, cr7, cr12, {1} │ │ │ │ - subseq r7, ip, r2, asr #30 │ │ │ │ - subseq r5, sl, sl, lsl #4 │ │ │ │ - subseq r7, ip, r8, lsr #30 │ │ │ │ - subseq r5, sl, lr, ror #3 │ │ │ │ - subseq r7, ip, r8, lsl #30 │ │ │ │ - ldrsbeq r5, [sl], #-16 │ │ │ │ - subseq r7, ip, lr, ror #29 │ │ │ │ - ldrheq r5, [sl], #-22 @ 0xffffffea │ │ │ │ - subseq r7, ip, ip, asr #28 │ │ │ │ - subseq r5, sl, r4, lsl r1 │ │ │ │ - subseq r7, ip, r2, asr #17 │ │ │ │ - subseq r7, ip, r2, lsr #28 │ │ │ │ - subseq r7, ip, lr, lsl #26 │ │ │ │ - subseq r6, ip, r2, lsr r0 │ │ │ │ + subseq r7, ip, sl, asr #30 │ │ │ │ + subseq r5, sl, r2, lsl r2 │ │ │ │ + subseq r7, ip, r0, lsr pc │ │ │ │ + ldrsheq r5, [sl], #-22 @ 0xffffffea │ │ │ │ + subseq r7, ip, r0, lsl pc │ │ │ │ + ldrsbeq r5, [sl], #-24 @ 0xffffffe8 │ │ │ │ + ldrsheq r7, [ip], #-230 @ 0xffffff1a │ │ │ │ + ldrheq r5, [sl], #-30 @ 0xffffffe2 │ │ │ │ + subseq r7, ip, r4, asr lr │ │ │ │ + subseq r5, sl, ip, lsl r1 │ │ │ │ + subseq r7, ip, sl, asr #17 │ │ │ │ + subseq r7, ip, sl, lsr #28 │ │ │ │ + subseq r7, ip, r6, lsl sp │ │ │ │ + subseq r6, ip, sl, lsr r0 │ │ │ │ @ instruction: 0x4630ab10 │ │ │ │ mrc 6, 5, r4, cr7, cr10, {0} │ │ │ │ movwls r0, #35584 @ 0x8b00 │ │ │ │ @ instruction: 0xff2cf291 │ │ │ │ blls 4676d0 │ │ │ │ mrc 1, 5, fp, cr7, cr2, {4} │ │ │ │ bls 49fa98 │ │ │ │ @@ -571120,41 +571120,41 @@ │ │ │ │ ldmdami pc, {r0, r1, r7, r9, sl, lr} @ │ │ │ │ asrsvc pc, pc, #8 @ │ │ │ │ andcc r4, ip, r8, ror r4 │ │ │ │ ldc2l 5, cr15, [ip, #856]! @ 0x358 │ │ │ │ @ instruction: 0x4659481c │ │ │ │ @ instruction: 0xf5d64478 │ │ │ │ str pc, [r8, #-3767]! @ 0xfffff149 │ │ │ │ - subseq r7, ip, lr, asr ip │ │ │ │ - subseq r4, sl, r6, lsr #30 │ │ │ │ - subseq r7, ip, r6, asr #24 │ │ │ │ - subseq r4, sl, ip, lsl #30 │ │ │ │ - subseq r7, ip, r8, lsr #24 │ │ │ │ - ldrsheq r4, [sl], #-224 @ 0xffffff20 │ │ │ │ + subseq r7, ip, r6, ror #24 │ │ │ │ + subseq r4, sl, lr, lsr #30 │ │ │ │ + subseq r7, ip, lr, asr #24 │ │ │ │ + subseq r4, sl, r4, lsl pc │ │ │ │ + subseq r7, ip, r0, lsr ip │ │ │ │ + ldrsheq r4, [sl], #-232 @ 0xffffff18 │ │ │ │ + subseq r7, ip, r4, lsl ip │ │ │ │ + ldrsbeq r4, [sl], #-236 @ 0xffffff14 │ │ │ │ + ldrsheq r7, [ip], #-184 @ 0xffffff48 │ │ │ │ + subseq r4, sl, r0, asr #29 │ │ │ │ + ldrsbeq r7, [ip], #-188 @ 0xffffff44 │ │ │ │ + subseq r4, sl, r4, lsr #29 │ │ │ │ subseq r7, ip, ip, lsl #24 │ │ │ │ - ldrsbeq r4, [sl], #-228 @ 0xffffff1c │ │ │ │ - ldrsheq r7, [ip], #-176 @ 0xffffff50 │ │ │ │ - ldrheq r4, [sl], #-232 @ 0xffffff18 │ │ │ │ - ldrsbeq r7, [ip], #-180 @ 0xffffff4c │ │ │ │ - @ instruction: 0x005a4e9c │ │ │ │ - subseq r7, ip, r4, lsl #24 │ │ │ │ - subseq r7, ip, r0, asr #22 │ │ │ │ - subseq r4, sl, r8, lsl #28 │ │ │ │ - subseq r7, ip, r2, lsr #22 │ │ │ │ - subseq r4, sl, sl, ror #27 │ │ │ │ - subseq r7, ip, r8, lsl #22 │ │ │ │ - ldrsbeq r4, [sl], #-208 @ 0xffffff30 │ │ │ │ - subseq r7, ip, r2, ror #21 │ │ │ │ - subseq r4, sl, sl, lsr #27 │ │ │ │ - subseq r7, ip, r8, asr #21 │ │ │ │ - @ instruction: 0x005a4d90 │ │ │ │ - subseq r7, ip, ip, lsr #21 │ │ │ │ - subseq r4, sl, r4, ror sp │ │ │ │ - @ instruction: 0x005c7a90 │ │ │ │ - subseq r4, sl, r8, asr sp │ │ │ │ + subseq r7, ip, r8, asr #22 │ │ │ │ + subseq r4, sl, r0, lsl lr │ │ │ │ + subseq r7, ip, sl, lsr #22 │ │ │ │ + ldrsheq r4, [sl], #-210 @ 0xffffff2e │ │ │ │ + subseq r7, ip, r0, lsl fp │ │ │ │ + ldrsbeq r4, [sl], #-216 @ 0xffffff28 │ │ │ │ + subseq r7, ip, sl, ror #21 │ │ │ │ + ldrheq r4, [sl], #-210 @ 0xffffff2e │ │ │ │ + ldrsbeq r7, [ip], #-160 @ 0xffffff60 │ │ │ │ + @ instruction: 0x005a4d98 │ │ │ │ + ldrheq r7, [ip], #-164 @ 0xffffff5c │ │ │ │ + subseq r4, sl, ip, ror sp │ │ │ │ + @ instruction: 0x005c7a98 │ │ │ │ + subseq r4, sl, r0, ror #26 │ │ │ │ mvnsmi lr, #737280 @ 0xb4000 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00c8f8cc │ │ │ │ bmi 1252980 │ │ │ │ addlt r4, r7, r0, asr #22 │ │ │ │ @ instruction: 0x4607447a │ │ │ │ @@ -571218,23 +571218,23 @@ │ │ │ │ @ instruction: 0xf04f480e │ │ │ │ ldrbtmi r3, [r8], #-511 @ 0xfffffe01 │ │ │ │ ldc2l 5, cr15, [sl, #856]! @ 0x358 │ │ │ │ @ instruction: 0xf5d0e7e4 │ │ │ │ svclt 0x0000ea86 │ │ │ │ rsbeq sp, r5, r4, ror #17 │ │ │ │ @ instruction: 0x000011b8 │ │ │ │ - ldrheq r7, [ip], #-156 @ 0xffffff64 │ │ │ │ - subseq r7, ip, r4, asr r9 │ │ │ │ + subseq r7, ip, r4, asr #19 │ │ │ │ + subseq r7, ip, ip, asr r9 │ │ │ │ rsbeq sp, r5, r2, asr r8 │ │ │ │ - subseq r7, ip, sl, asr #18 │ │ │ │ - subseq r4, sl, r2, lsl ip │ │ │ │ - subseq r7, ip, r4, lsr r9 │ │ │ │ - ldrsheq r4, [sl], #-188 @ 0xffffff44 │ │ │ │ - subseq r7, ip, r8, lsl r9 │ │ │ │ - ldrsbeq r4, [sl], #-190 @ 0xffffff42 │ │ │ │ + subseq r7, ip, r2, asr r9 │ │ │ │ + subseq r4, sl, sl, lsl ip │ │ │ │ + subseq r7, ip, ip, lsr r9 │ │ │ │ + subseq r4, sl, r4, lsl #24 │ │ │ │ + subseq r7, ip, r0, lsr #18 │ │ │ │ + subseq r4, sl, r6, ror #23 │ │ │ │ ldrbmi lr, [r0, sp, lsr #18]! │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00c0f8cc │ │ │ │ bmi 1fad488 │ │ │ │ blmi 1f92ae0 │ │ │ │ sxtab16mi r4, r1, sl, ror #8 │ │ │ │ @@ -571351,25 +571351,25 @@ │ │ │ │ stmdbls r3, {r4, fp, lr} │ │ │ │ @ instruction: 0xf5d64478 │ │ │ │ blls 3407f8 >::_M_default_append(unsigned int)@@Base+0xbdc34> │ │ │ │ @ instruction: 0xf5d0e77e │ │ │ │ svclt 0x0000e97c │ │ │ │ rsbeq sp, r5, r4, lsr #15 │ │ │ │ @ instruction: 0x000011b8 │ │ │ │ - subseq r7, ip, ip, lsr #16 │ │ │ │ - ldrsheq r4, [sl], #-164 @ 0xffffff5c │ │ │ │ + subseq r7, ip, r4, lsr r8 │ │ │ │ + ldrsheq r4, [sl], #-172 @ 0xffffff54 │ │ │ │ ldrdeq sp, [r5], #-104 @ 0xffffff98 @ │ │ │ │ - @ instruction: 0x005c779e │ │ │ │ - subseq r7, ip, r4, asr r7 │ │ │ │ - subseq r7, ip, lr, lsr r7 │ │ │ │ - subseq r4, sl, r6, lsl #20 │ │ │ │ - subseq r7, ip, r4, lsr #14 │ │ │ │ - subseq r4, sl, sl, ror #19 │ │ │ │ - subseq r7, ip, r4, lsl #14 │ │ │ │ - subseq r4, sl, ip, asr #19 │ │ │ │ + subseq r7, ip, r6, lsr #15 │ │ │ │ + subseq r7, ip, ip, asr r7 │ │ │ │ + subseq r7, ip, r6, asr #14 │ │ │ │ + subseq r4, sl, lr, lsl #20 │ │ │ │ + subseq r7, ip, ip, lsr #14 │ │ │ │ + ldrsheq r4, [sl], #-146 @ 0xffffff6e │ │ │ │ + subseq r7, ip, ip, lsl #14 │ │ │ │ + ldrsbeq r4, [sl], #-148 @ 0xffffff6c │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl fed98678 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fc8 │ │ │ │ addlt ip, fp, r0, asr #1 │ │ │ │ strcs r4, [r0], #-2351 @ 0xfffff6d1 │ │ │ │ ldrbtmi r4, [ip], #2607 @ 0xa2f │ │ │ │ @@ -571418,26 +571418,26 @@ │ │ │ │ stc2l 5, cr15, [lr], #-856 @ 0xfffffca8 │ │ │ │ @ instruction: 0xf5d0e7d8 │ │ │ │ svclt 0x0000e8fa │ │ │ │ rsbeq sp, r5, r6, lsl #11 │ │ │ │ @ instruction: 0xfffffc83 │ │ │ │ @ instruction: 0xfffffdbd │ │ │ │ @ instruction: 0x000011b8 │ │ │ │ - ldrsheq r7, [ip], #-106 @ 0xffffff96 │ │ │ │ - subseq r3, fp, r8, ror r0 │ │ │ │ + subseq r7, ip, r2, lsl #14 │ │ │ │ + subseq r3, fp, r0, lsl #1 │ │ │ │ @ instruction: 0xffffffab │ │ │ │ @ instruction: 0xffffe40b │ │ │ │ @ instruction: 0xffffeb9d │ │ │ │ @ instruction: 0xfffff317 │ │ │ │ @ instruction: 0xffffe605 │ │ │ │ @ instruction: 0xffffe5a5 │ │ │ │ @ instruction: 0xffffe3f3 │ │ │ │ rsbeq sp, r5, r0, lsr #10 │ │ │ │ - subseq r7, ip, r8, lsl r6 │ │ │ │ - ldrsbeq r4, [sl], #-142 @ 0xffffff72 │ │ │ │ + subseq r7, ip, r0, lsr #12 │ │ │ │ + subseq r4, sl, r6, ror #17 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ bl fed98788 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fd0 │ │ │ │ strhlt lr, [sl], r0 │ │ │ │ strcs r4, [r0], #-2347 @ 0xfffff6d5 │ │ │ │ ldrbtmi r4, [lr], #2603 @ 0xa2b │ │ │ │ @@ -571482,40 +571482,40 @@ │ │ │ │ bls 4405f4 │ │ │ │ @ instruction: 0xf5d0e7e3 │ │ │ │ svclt 0x0000e87a │ │ │ │ rsbeq sp, r5, r6, ror r4 │ │ │ │ @ instruction: 0xfffffb71 │ │ │ │ @ instruction: 0xfffffcab │ │ │ │ @ instruction: 0x000011b8 │ │ │ │ - subseq r7, ip, r8, ror #11 │ │ │ │ - subseq r2, fp, r6, ror #30 │ │ │ │ + ldrsheq r7, [ip], #-80 @ 0xffffffb0 │ │ │ │ + subseq r2, fp, lr, ror #30 │ │ │ │ @ instruction: 0xfffffe95 │ │ │ │ @ instruction: 0xffffe2f5 │ │ │ │ @ instruction: 0xffffea87 │ │ │ │ @ instruction: 0xfffff201 │ │ │ │ @ instruction: 0xffffe4ef │ │ │ │ @ instruction: 0xffffe48f │ │ │ │ @ instruction: 0xffffe2dd │ │ │ │ rsbeq sp, r5, sl, lsl #8 │ │ │ │ - subseq r7, ip, r0, lsl #10 │ │ │ │ - subseq r4, sl, r8, asr #15 │ │ │ │ + subseq r7, ip, r8, lsl #10 │ │ │ │ + ldrsbeq r4, [sl], #-112 @ 0xffffff90 │ │ │ │ andeq r0, r0, r0 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ bl fed9888c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r5, r8, ror #31 │ │ │ │ vsubl.s32 , d3, d3 │ │ │ │ blmi 4010c8 │ │ │ │ stclmi 2, cr15, [ip], {64} @ 0x40 │ │ │ │ eorscs r9, r0, #49152 @ 0xc000 │ │ │ │ @ instruction: 0xf8cd447b │ │ │ │ @ instruction: 0xf5d3c000 │ │ │ │ mulcs r1, r9, ip │ │ │ │ stclt 0, cr11, [r0, #-20] @ 0xffffffec │ │ │ │ - subseq r7, ip, ip, lsl r5 │ │ │ │ + subseq r7, ip, r4, lsr #10 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ blhi 3fcb78 │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00a0f8cc │ │ │ │ @ instruction: 0x460c4d7c │ │ │ │ stmiavs r8, {r1, r2, r9, sl, lr}^ │ │ │ │ @@ -571643,23 +571643,23 @@ │ │ │ │ ldrb pc, [r5, sp, lsr #21] @ │ │ │ │ svc 0x0038f5cf │ │ │ │ rsbeq sp, r5, sl, lsr r3 │ │ │ │ @ instruction: 0x000011b8 │ │ │ │ rsbeq sp, r5, ip, lsr #6 │ │ │ │ andeq r1, r0, r4, asr #8 │ │ │ │ rsbeq sp, r5, r8, lsl #5 │ │ │ │ - ldrsheq r7, [ip], #-58 @ 0xffffffc6 │ │ │ │ - subseq r7, ip, ip, lsl #7 │ │ │ │ - @ instruction: 0x005a4596 │ │ │ │ - subseq r7, ip, lr, ror #6 │ │ │ │ - subseq r4, sl, r8, ror r5 │ │ │ │ - subseq r7, ip, r4, asr r3 │ │ │ │ - subseq r4, sl, lr, asr r5 │ │ │ │ - subseq r7, ip, sl, lsr r3 │ │ │ │ - subseq r4, sl, r4, asr #10 │ │ │ │ + subseq r7, ip, r2, lsl #8 │ │ │ │ + @ instruction: 0x005c7394 │ │ │ │ + @ instruction: 0x005a459e │ │ │ │ + subseq r7, ip, r6, ror r3 │ │ │ │ + subseq r4, sl, r0, lsl #11 │ │ │ │ + subseq r7, ip, ip, asr r3 │ │ │ │ + subseq r4, sl, r6, ror #10 │ │ │ │ + subseq r7, ip, r2, asr #6 │ │ │ │ + subseq r4, sl, ip, asr #10 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ blhi 4fcdb8 │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x0068f8cc │ │ │ │ @ instruction: 0x4606b093 │ │ │ │ andls r4, ip, #16, 12 @ 0x1000000 │ │ │ │ @@ -572040,29 +572040,29 @@ │ │ │ │ mrcge 7, 4, APSR_nzcv, cr3, cr15, {1} │ │ │ │ @ instruction: 0xf5cfe526 │ │ │ │ svclt 0x0000ec1e │ │ │ │ strdeq sp, [r5], #-0 @ │ │ │ │ @ instruction: 0x000011b8 │ │ │ │ rsbeq sp, r5, r0, ror #1 │ │ │ │ rsbeq sp, r5, r6, asr #1 │ │ │ │ - subseq r7, ip, ip, lsl #4 │ │ │ │ + subseq r7, ip, r4, lsl r2 │ │ │ │ andeq r1, r0, r4, asr #8 │ │ │ │ - subseq r7, ip, r6, ror #1 │ │ │ │ - subseq r4, sl, lr, ror #5 │ │ │ │ - subseq r7, ip, lr, ror r0 │ │ │ │ - subseq r6, ip, r4, lsr #29 │ │ │ │ - ldrheq r6, [ip], #-226 @ 0xffffff1e │ │ │ │ - ldrheq r4, [sl], #-12 │ │ │ │ - @ instruction: 0x005c6e96 │ │ │ │ - subseq r4, sl, r0, lsr #1 │ │ │ │ - subseq r6, ip, ip, asr lr │ │ │ │ - subseq r4, sl, r8, rrx │ │ │ │ - subseq r6, ip, sl, lsl #26 │ │ │ │ - subseq r6, ip, r6, lsl sp │ │ │ │ - subseq r3, sl, r0, lsr #30 │ │ │ │ + subseq r7, ip, lr, ror #1 │ │ │ │ + ldrsheq r4, [sl], #-38 @ 0xffffffda │ │ │ │ + subseq r7, ip, r6, lsl #1 │ │ │ │ + subseq r6, ip, ip, lsr #29 │ │ │ │ + ldrheq r6, [ip], #-234 @ 0xffffff16 │ │ │ │ + subseq r4, sl, r4, asr #1 │ │ │ │ + @ instruction: 0x005c6e9e │ │ │ │ + subseq r4, sl, r8, lsr #1 │ │ │ │ + subseq r6, ip, r4, ror #28 │ │ │ │ + subseq r4, sl, r0, ror r0 │ │ │ │ + subseq r6, ip, r2, lsl sp │ │ │ │ + subseq r6, ip, lr, lsl sp │ │ │ │ + subseq r3, sl, r8, lsr #30 │ │ │ │ mvnsmi lr, #737280 @ 0xb4000 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d0f8cc │ │ │ │ @ instruction: 0x46054a3b │ │ │ │ addlt r6, r5, pc, lsl #17 │ │ │ │ ldrbtmi r4, [sl], #-2874 @ 0xfffff4c6 │ │ │ │ @@ -572121,15 +572121,15 @@ │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ mrsle r0, SP_svc │ │ │ │ andlt r2, r5, r1 │ │ │ │ mvnshi lr, #12386304 @ 0xbd0000 │ │ │ │ bl 1fff780 │ │ │ │ strhteq ip, [r5], #-162 @ 0xffffff5e │ │ │ │ @ instruction: 0x000011b8 │ │ │ │ - subseq r6, ip, r4, asr #24 │ │ │ │ + subseq r6, ip, ip, asr #24 │ │ │ │ rsbeq ip, r5, r8, ror #19 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ blhi 3fd514 │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x0090f8cc │ │ │ │ ldrmi r4, [r6], -r1, lsl #13 │ │ │ │ @@ -572203,16 +572203,16 @@ │ │ │ │ andhi pc, r0, pc, lsr #7 │ │ │ │ ... │ │ │ │ addge r9, r7, #46, 30 @ 0xb8 │ │ │ │ ldrbtpl r4, [sp], #-686 @ 0xfffffd52 │ │ │ │ mlseq r5, ip, r9, ip │ │ │ │ @ instruction: 0x000011b8 │ │ │ │ ldrdeq ip, [r5], #-132 @ 0xffffff7c @ │ │ │ │ - subseq r6, ip, r2, lsl #21 │ │ │ │ - subseq r3, sl, lr, lsl #25 │ │ │ │ + subseq r6, ip, sl, lsl #21 │ │ │ │ + @ instruction: 0x005a3c96 │ │ │ │ mvnsmi lr, sp, lsr #18 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e0f8cc │ │ │ │ addlt r6, r2, lr, lsl r8 │ │ │ │ @ instruction: 0x46074698 │ │ │ │ bicslt r6, r5, r5, ror r9 │ │ │ │ @@ -572274,22 +572274,22 @@ │ │ │ │ ldrbmi pc, [r7, #576] @ 0x240 @ │ │ │ │ andscs r4, r8, #36700160 @ 0x2300000 │ │ │ │ strcs r4, [r1], #-1601 @ 0xfffff9bf │ │ │ │ @ instruction: 0xf5d29500 │ │ │ │ @ instruction: 0x4620fe9b │ │ │ │ pop {r1, ip, sp, pc} │ │ │ │ svclt 0x000081f0 │ │ │ │ - ldrsheq r6, [ip], #-150 @ 0xffffff6a │ │ │ │ - subseq r6, ip, sl, asr #19 │ │ │ │ - ldrsbeq r3, [sl], #-182 @ 0xffffff4a │ │ │ │ - ldrheq r6, [ip], #-146 @ 0xffffff6e │ │ │ │ - ldrheq r3, [sl], #-190 @ 0xffffff42 │ │ │ │ - subseq r6, ip, ip, ror r9 │ │ │ │ - subseq r3, sl, r8, lsl #23 │ │ │ │ - subseq r6, ip, lr, lsr r9 │ │ │ │ + ldrsheq r6, [ip], #-158 @ 0xffffff62 │ │ │ │ + ldrsbeq r6, [ip], #-146 @ 0xffffff6e │ │ │ │ + ldrsbeq r3, [sl], #-190 @ 0xffffff42 │ │ │ │ + ldrheq r6, [ip], #-154 @ 0xffffff66 │ │ │ │ + subseq r3, sl, r6, asr #23 │ │ │ │ + subseq r6, ip, r4, lsl #19 │ │ │ │ + @ instruction: 0x005a3b90 │ │ │ │ + subseq r6, ip, r6, asr #18 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x0088f8cc │ │ │ │ @ instruction: 0x4611b095 │ │ │ │ @ instruction: 0x4606461d │ │ │ │ andls r4, r9, #40, 12 @ 0x2800000 │ │ │ │ @@ -572733,15 +572733,15 @@ │ │ │ │ @ instruction: 0xf04ffa27 │ │ │ │ strt r3, [sl], #3071 @ 0xbff │ │ │ │ @ instruction: 0x46214850 │ │ │ │ andcc r4, ip, r8, ror r4 │ │ │ │ @ instruction: 0xf95ef5d5 │ │ │ │ @ instruction: 0xf04f484e │ │ │ │ ldrbtmi r3, [r8], #-511 @ 0xfffffe01 │ │ │ │ - blx 880138 │ │ │ │ + blx 880138 │ │ │ │ stmdami ip, {r0, r1, r2, r3, r5, r6, r7, r8, r9, sl, sp, lr, pc}^ │ │ │ │ cmpppl r7, r0, asr #4 @ p-variant is OBSOLETE │ │ │ │ andcc r4, ip, r8, ror r4 │ │ │ │ @ instruction: 0xf950f5d5 │ │ │ │ @ instruction: 0xf04f4849 │ │ │ │ ldrbtmi r3, [r8], #-511 @ 0xfffffe01 │ │ │ │ blx 500154 │ │ │ │ @@ -572771,62 +572771,62 @@ │ │ │ │ ldrbtmi r4, [r8], #-1625 @ 0xfffff9a7 │ │ │ │ @ instruction: 0xf9d8f5d5 │ │ │ │ svclt 0x0000e5e3 │ │ │ │ rsbeq ip, r5, r4, lsl r7 │ │ │ │ @ instruction: 0x000011b8 │ │ │ │ strdeq ip, [r5], #-108 @ 0xffffff94 @ │ │ │ │ rsbeq ip, r5, r6, ror #13 │ │ │ │ - subseq r2, fp, r6, asr #3 │ │ │ │ - subseq r6, ip, ip, lsr #15 │ │ │ │ - @ instruction: 0x005c6798 │ │ │ │ - subseq r3, sl, r2, lsr #19 │ │ │ │ - subseq r6, ip, lr, lsr r7 │ │ │ │ - subseq r6, ip, r6, lsr #13 │ │ │ │ - ldrheq r3, [sl], #-128 @ 0xffffff80 │ │ │ │ - subseq r6, ip, r8, lsl #13 │ │ │ │ - @ instruction: 0x005a3892 │ │ │ │ + subseq r2, fp, lr, asr #3 │ │ │ │ + ldrheq r6, [ip], #-116 @ 0xffffff8c │ │ │ │ + subseq r6, ip, r0, lsr #15 │ │ │ │ + subseq r3, sl, sl, lsr #19 │ │ │ │ + subseq r6, ip, r6, asr #14 │ │ │ │ + subseq r6, ip, lr, lsr #13 │ │ │ │ + ldrheq r3, [sl], #-136 @ 0xffffff78 │ │ │ │ + @ instruction: 0x005c6690 │ │ │ │ + @ instruction: 0x005a389a │ │ │ │ andeq r1, r0, r4, asr #8 │ │ │ │ - subseq r6, ip, r0, lsr #12 │ │ │ │ - subseq r6, ip, r6, asr #11 │ │ │ │ - ldrsbeq r3, [sl], #-112 @ 0xffffff90 │ │ │ │ - subseq r6, ip, sl, lsr #11 │ │ │ │ - ldrheq r3, [sl], #-116 @ 0xffffff8c │ │ │ │ - subseq r6, ip, ip, lsl #11 │ │ │ │ - @ instruction: 0x005a3796 │ │ │ │ - subseq r6, ip, ip, ror #10 │ │ │ │ - subseq r3, sl, r6, ror r7 │ │ │ │ - subseq r6, ip, r8, lsl r5 │ │ │ │ - subseq r6, ip, r2, lsl #10 │ │ │ │ - subseq r6, ip, r2, lsl #10 │ │ │ │ - subseq r3, sl, lr, lsl #14 │ │ │ │ - subseq r6, ip, r2, lsr #9 │ │ │ │ - subseq r6, ip, r0, lsr r4 │ │ │ │ - subseq r3, sl, ip, lsr r6 │ │ │ │ - ldrheq r6, [ip], #-62 @ 0xffffffc2 │ │ │ │ - subseq r6, ip, r4, asr #6 │ │ │ │ - subseq r3, sl, r0, asr r5 │ │ │ │ - subseq r6, ip, lr, lsr #5 │ │ │ │ - ldrheq r3, [sl], #-74 @ 0xffffffb6 │ │ │ │ - subseq r6, ip, sl, ror #4 │ │ │ │ - subseq r6, ip, sl, ror #4 │ │ │ │ - subseq r3, sl, r4, ror r4 │ │ │ │ - subseq r6, ip, r8, asr #4 │ │ │ │ - subseq r3, sl, r2, asr r4 │ │ │ │ - subseq r6, ip, lr, lsr #4 │ │ │ │ - subseq r3, sl, r8, lsr r4 │ │ │ │ - subseq r6, ip, r0, lsl r2 │ │ │ │ - subseq r3, sl, sl, lsl r4 │ │ │ │ - ldrsheq r6, [ip], #-20 @ 0xffffffec │ │ │ │ - ldrsheq r3, [sl], #-62 @ 0xffffffc2 │ │ │ │ - subseq r6, ip, sl, asr #3 │ │ │ │ - ldrsbeq r3, [sl], #-54 @ 0xffffffca │ │ │ │ - subseq r6, ip, ip, lsr #3 │ │ │ │ - ldrheq r3, [sl], #-54 @ 0xffffffca │ │ │ │ - subseq r6, ip, lr, lsl #3 │ │ │ │ - @ instruction: 0x005a339a │ │ │ │ + subseq r6, ip, r8, lsr #12 │ │ │ │ + subseq r6, ip, lr, asr #11 │ │ │ │ + ldrsbeq r3, [sl], #-120 @ 0xffffff88 │ │ │ │ + ldrheq r6, [ip], #-82 @ 0xffffffae │ │ │ │ + ldrheq r3, [sl], #-124 @ 0xffffff84 │ │ │ │ + @ instruction: 0x005c6594 │ │ │ │ + @ instruction: 0x005a379e │ │ │ │ + subseq r6, ip, r4, ror r5 │ │ │ │ + subseq r3, sl, lr, ror r7 │ │ │ │ + subseq r6, ip, r0, lsr #10 │ │ │ │ + subseq r6, ip, sl, lsl #10 │ │ │ │ + subseq r6, ip, sl, lsl #10 │ │ │ │ + subseq r3, sl, r6, lsl r7 │ │ │ │ + subseq r6, ip, sl, lsr #9 │ │ │ │ + subseq r6, ip, r8, lsr r4 │ │ │ │ + subseq r3, sl, r4, asr #12 │ │ │ │ + subseq r6, ip, r6, asr #7 │ │ │ │ + subseq r6, ip, ip, asr #6 │ │ │ │ + subseq r3, sl, r8, asr r5 │ │ │ │ + ldrheq r6, [ip], #-38 @ 0xffffffda │ │ │ │ + subseq r3, sl, r2, asr #9 │ │ │ │ + subseq r6, ip, r2, ror r2 │ │ │ │ + subseq r6, ip, r2, ror r2 │ │ │ │ + subseq r3, sl, ip, ror r4 │ │ │ │ + subseq r6, ip, r0, asr r2 │ │ │ │ + subseq r3, sl, sl, asr r4 │ │ │ │ + subseq r6, ip, r6, lsr r2 │ │ │ │ + subseq r3, sl, r0, asr #8 │ │ │ │ + subseq r6, ip, r8, lsl r2 │ │ │ │ + subseq r3, sl, r2, lsr #8 │ │ │ │ + ldrsheq r6, [ip], #-28 @ 0xffffffe4 │ │ │ │ + subseq r3, sl, r6, lsl #8 │ │ │ │ + ldrsbeq r6, [ip], #-18 @ 0xffffffee │ │ │ │ + ldrsbeq r3, [sl], #-62 @ 0xffffffc2 │ │ │ │ + ldrheq r6, [ip], #-20 @ 0xffffffec │ │ │ │ + ldrheq r3, [sl], #-62 @ 0xffffffc2 │ │ │ │ + @ instruction: 0x005c6196 │ │ │ │ + subseq r3, sl, r2, lsr #7 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ blhi 57dff8 │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ cdpeq 8, 11, cr15, cr8, cr12, {6} │ │ │ │ stmib sp, {r0, r2, r3, r4, r5, r7, ip, sp, pc}^ │ │ │ │ bmi fee07398 │ │ │ │ @@ -573005,17 +573005,17 @@ │ │ │ │ mcrr2 6, 11, pc, sl, cr2 @ │ │ │ │ stcle 2, cr4, [sl], #640 @ 0x280 │ │ │ │ svclt 0x0000e75a │ │ │ │ strhteq fp, [r5], #-232 @ 0xffffff18 │ │ │ │ @ instruction: 0x000011b8 │ │ │ │ rsbeq fp, r5, r4, lsr #29 │ │ │ │ rsbeq fp, r5, r4, lsl #29 │ │ │ │ - subseq r5, ip, sl, ror #31 │ │ │ │ - subseq r5, ip, sl, lsr #29 │ │ │ │ - ldrheq r3, [sl], #-6 │ │ │ │ + ldrsheq r5, [ip], #-242 @ 0xffffff0e │ │ │ │ + ldrheq r5, [ip], #-226 @ 0xffffff1e │ │ │ │ + ldrheq r3, [sl], #-14 │ │ │ │ stmiaeq r8!, {r0, r2, r3, r8, ip, sp, lr, pc} │ │ │ │ @ instruction: 0x46414658 │ │ │ │ blx fedff990 │ │ │ │ @ instruction: 0xf0402801 │ │ │ │ stcge 3, cr8, [ip], #-432 @ 0xfffffe50 │ │ │ │ @ instruction: 0x46214658 │ │ │ │ @ instruction: 0xf9c4f2d6 │ │ │ │ @@ -573328,15 +573328,15 @@ │ │ │ │ ldc 3, cr0, [r3, #776] @ 0x308 │ │ │ │ vmla.f64 d6, d6, d0 │ │ │ │ and r9, fp, r7, asr #22 │ │ │ │ addge r9, r7, #46, 30 @ 0xb8 │ │ │ │ ldrbtpl r4, [sp], #-686 @ 0xfffffd52 │ │ │ │ ... │ │ │ │ andeq r1, r0, r4, asr #8 │ │ │ │ - subseq r5, ip, lr, lsl #23 │ │ │ │ + @ instruction: 0x005c5b96 │ │ │ │ strcc r9, [r1, #-2344] @ 0xfffff6d8 │ │ │ │ adcmi r6, fp, #9109504 @ 0x8b0000 │ │ │ │ ldcls 12, cr13, [r5], {195} @ 0xc3 │ │ │ │ blls 127ee18 │ │ │ │ blx 67ef0c │ │ │ │ mrc 0, 5, sp, cr0, cr6, {0} │ │ │ │ strtmi r7, [r0], -r9, asr #23 │ │ │ │ @@ -573369,15 +573369,15 @@ │ │ │ │ ldrbhi pc, [r7, #-64]! @ 0xffffffc0 @ │ │ │ │ @ instruction: 0x46209b33 │ │ │ │ bls 729874 │ │ │ │ @ instruction: 0xffaef2d5 │ │ │ │ @ instruction: 0xf0402801 │ │ │ │ blls 7249f0 │ │ │ │ tstls r3, #67108864 @ 0x4000000 │ │ │ │ - bls 86a010 │ │ │ │ + bls 86a010 │ │ │ │ movwls r3, #58113 @ 0xe301 │ │ │ │ @ instruction: 0xf6bf429a │ │ │ │ stmdbls r9!, {r0, r1, r2, r4, r6, r8, r9, sl, fp, sp, pc} │ │ │ │ vsubhn.i32 d20, q3, q8 │ │ │ │ stmdacs r1, {r0, r2, r4, r6, fp, ip, sp, lr, pc} │ │ │ │ sbcshi pc, r7, r1, asr #32 │ │ │ │ bls 56a07c │ │ │ │ @@ -573649,15 +573649,15 @@ │ │ │ │ vstr d0, [sp, #564] @ 0x234 │ │ │ │ vstr d6, [sp, #128] @ 0x80 │ │ │ │ vstr d3, [sp, #120] @ 0x78 │ │ │ │ vstr d4, [sp, #96] @ 0x60 │ │ │ │ vqrdmulh.s16 d7, d12, d14 │ │ │ │ ldc 14, cr15, [sp, #308] @ 0x134 │ │ │ │ stmdacs r1, {r1, r2, r3, r8, r9, fp, ip, sp, lr} │ │ │ │ - blmi 87eeac │ │ │ │ + blmi 87eeac │ │ │ │ blcc 9feeb0 │ │ │ │ blvs a7eeb4 │ │ │ │ svcge 0x0045f47f │ │ │ │ stmiblt r3!, {r0, r2, r4, r5, r8, r9, fp, ip, pc}^ │ │ │ │ vldmdbls r8!, {d9-d12} │ │ │ │ blpl c7eeac │ │ │ │ @ instruction: 0xf502685a │ │ │ │ @@ -573701,15 +573701,15 @@ │ │ │ │ blx 67f4b0 │ │ │ │ cmpphi pc, r0, asr #2 @ p-variant is OBSOLETE │ │ │ │ blge 1069914 │ │ │ │ @ instruction: 0x4641aa35 │ │ │ │ bleq 177ef78 │ │ │ │ blvs a7ef34 │ │ │ │ blcc 9fef38 │ │ │ │ - blmi 87ef3c │ │ │ │ + blmi 87ef3c │ │ │ │ blvc 5fef40 │ │ │ │ ldc2l 3, cr15, [ip, #112] @ 0x70 │ │ │ │ blvc 5fef88 │ │ │ │ ldc 8, cr2, [sp, #4] │ │ │ │ vldr d4, [sp, #96] @ 0x60 │ │ │ │ vldr d3, [sp, #120] @ 0x78 │ │ │ │ @ instruction: 0xf47f6b20 │ │ │ │ @@ -573784,30 +573784,30 @@ │ │ │ │ vstr d9, [r0] │ │ │ │ @ instruction: 0xf7ffbb02 │ │ │ │ tstls sp, #162816 @ 0x27c00 │ │ │ │ blt 15c1a40 │ │ │ │ addge r9, r7, #46, 30 @ 0xb8 │ │ │ │ ldrbtpl r4, [sp], #-686 @ 0xfffffd52 │ │ │ │ ... │ │ │ │ - ldrsbeq r5, [ip], #-116 @ 0xffffff8c │ │ │ │ - subseq r5, ip, lr, lsl #14 │ │ │ │ - subseq r2, sl, r8, lsl r9 │ │ │ │ - subseq r5, ip, r0, asr #13 │ │ │ │ - subseq r2, sl, sl, asr #17 │ │ │ │ - @ instruction: 0x005c569e │ │ │ │ + ldrsbeq r5, [ip], #-124 @ 0xffffff84 │ │ │ │ + subseq r5, ip, r6, lsl r7 │ │ │ │ + subseq r2, sl, r0, lsr #18 │ │ │ │ subseq r5, ip, r8, asr #13 │ │ │ │ - subseq r5, ip, sl, lsl #10 │ │ │ │ - subseq r2, sl, r6, lsl r7 │ │ │ │ - subseq r5, ip, lr, ror #9 │ │ │ │ - ldrsheq r2, [sl], #-106 @ 0xffffff96 │ │ │ │ - ldrsbeq r5, [ip], #-66 @ 0xffffffbe │ │ │ │ - ldrsbeq r2, [sl], #-110 @ 0xffffff92 │ │ │ │ - subseq r5, ip, r0, ror r4 │ │ │ │ - subseq r2, sl, ip, ror r6 │ │ │ │ - subseq r5, ip, r6, lsr #8 │ │ │ │ + ldrsbeq r2, [sl], #-130 @ 0xffffff7e │ │ │ │ + subseq r5, ip, r6, lsr #13 │ │ │ │ + ldrsbeq r5, [ip], #-96 @ 0xffffffa0 │ │ │ │ + subseq r5, ip, r2, lsl r5 │ │ │ │ + subseq r2, sl, lr, lsl r7 │ │ │ │ + ldrsheq r5, [ip], #-70 @ 0xffffffba │ │ │ │ + subseq r2, sl, r2, lsl #14 │ │ │ │ + ldrsbeq r5, [ip], #-74 @ 0xffffffb6 │ │ │ │ + subseq r2, sl, r6, ror #13 │ │ │ │ + subseq r5, ip, r8, ror r4 │ │ │ │ + subseq r2, sl, r4, lsl #13 │ │ │ │ + subseq r5, ip, lr, lsr #8 │ │ │ │ ldrdpl pc, [r4], -fp @ │ │ │ │ @ instruction: 0xf0002d00 │ │ │ │ ldc 1, cr8, [r8, #252] @ 0xfc │ │ │ │ @ instruction: 0xeeb65b28 │ │ │ │ vmov.f64 d1, #64 @ 0x3e000000 0.125 │ │ │ │ vsqrt.f64 d21, d1 │ │ │ │ vpmin.s8 d15, d0, d0 │ │ │ │ @@ -573818,15 +573818,15 @@ │ │ │ │ vstr d10, [sp, #212] @ 0xd4 │ │ │ │ vstr d6, [sp, #128] @ 0x80 │ │ │ │ vstr d3, [sp, #120] @ 0x78 │ │ │ │ vstr d4, [sp, #96] @ 0x60 │ │ │ │ vqrdmulh.s16 d7, d8, d14 │ │ │ │ @ instruction: 0xed9df945 │ │ │ │ stmdacs r1, {r1, r2, r3, r8, r9, fp, ip, sp, lr} │ │ │ │ - blmi 87f154 │ │ │ │ + blmi 87f154 │ │ │ │ blcc 9ff158 │ │ │ │ blvs a7f15c │ │ │ │ mcrge 4, 5, pc, cr12, cr15, {1} @ │ │ │ │ vhadd.s8 d25, d0, d8 │ │ │ │ @ instruction: 0xf8df31ed │ │ │ │ ldrbtmi r0, [r8], #-1336 @ 0xfffffac8 │ │ │ │ @ instruction: 0xf5d4300c │ │ │ │ @@ -573884,15 +573884,15 @@ │ │ │ │ bichi pc, lr, r0, lsl #4 │ │ │ │ bleq 137f690 │ │ │ │ stmdals r8, {r3, r4, r5, r8, r9, fp, sp, pc} │ │ │ │ movwls r2, #512 @ 0x200 │ │ │ │ blge f954c0 │ │ │ │ blvs a7f214 │ │ │ │ blcc 9ff218 │ │ │ │ - blvc 87f21c │ │ │ │ + blvc 87f21c │ │ │ │ blmi 5ff220 │ │ │ │ stc2 3, cr15, [r0, #96]! @ 0x60 │ │ │ │ blmi 5ff268 │ │ │ │ ldc 8, cr2, [sp, #4] │ │ │ │ vldr d7, [sp, #96] @ 0x60 │ │ │ │ vldr d3, [sp, #120] @ 0x78 │ │ │ │ @ instruction: 0xf43f6b20 │ │ │ │ @@ -574158,51 +574158,51 @@ │ │ │ │ stmdbls r8, {r1, r3, r5, fp, lr} │ │ │ │ @ instruction: 0xf5d34478 │ │ │ │ blls 483c10 │ │ │ │ ldclt 7, cr15, [r4, #1016]! @ 0x3f8 │ │ │ │ andhi pc, r0, pc, lsr #7 │ │ │ │ ldmibls r9, {r1, r3, r4, r7, r8, fp, ip, pc} │ │ │ │ svccc 0x00b99999 │ │ │ │ - subseq r5, ip, sl, ror #1 │ │ │ │ - ldrsheq r2, [sl], #-36 @ 0xffffffdc │ │ │ │ - subseq r5, ip, r0, ror r0 │ │ │ │ - subseq r2, sl, sl, ror r2 │ │ │ │ - subseq r5, ip, ip, asr #32 │ │ │ │ - subseq r2, sl, r6, asr r2 │ │ │ │ - ldrsbeq r4, [ip], #-240 @ 0xffffff10 │ │ │ │ - ldrsbeq r2, [sl], #-26 @ 0xffffffe6 │ │ │ │ - subseq r4, ip, lr, ror #30 │ │ │ │ - subseq r2, sl, sl, ror r1 │ │ │ │ - ldrsheq r4, [ip], #-232 @ 0xffffff18 │ │ │ │ - subseq r2, sl, r4, lsl #2 │ │ │ │ - ldrsbeq r4, [ip], #-236 @ 0xffffff14 │ │ │ │ - subseq r2, sl, r8, ror #1 │ │ │ │ + ldrsheq r5, [ip], #-2 │ │ │ │ + ldrsheq r2, [sl], #-44 @ 0xffffffd4 │ │ │ │ + subseq r5, ip, r8, ror r0 │ │ │ │ + subseq r2, sl, r2, lsl #5 │ │ │ │ + subseq r5, ip, r4, asr r0 │ │ │ │ + subseq r2, sl, lr, asr r2 │ │ │ │ + ldrsbeq r4, [ip], #-248 @ 0xffffff08 │ │ │ │ + subseq r2, sl, r2, ror #3 │ │ │ │ + subseq r4, ip, r6, ror pc │ │ │ │ + subseq r2, sl, r2, lsl #3 │ │ │ │ + subseq r4, ip, r0, lsl #30 │ │ │ │ + subseq r2, sl, ip, lsl #2 │ │ │ │ + subseq r4, ip, r4, ror #29 │ │ │ │ + ldrsheq r2, [sl], #-0 │ │ │ │ andeq r1, r0, r4, asr #8 │ │ │ │ - @ instruction: 0x005c4d96 │ │ │ │ - subseq r1, sl, r2, lsr #31 │ │ │ │ - subseq r4, ip, lr, ror #26 │ │ │ │ - subseq r1, sl, sl, ror pc │ │ │ │ - subseq r4, ip, lr, asr #26 │ │ │ │ - subseq r1, sl, sl, asr pc │ │ │ │ - subseq r4, ip, lr, lsr #26 │ │ │ │ - subseq r1, sl, sl, lsr pc │ │ │ │ - ldrsheq r4, [ip], #-202 @ 0xffffff36 │ │ │ │ - subseq r1, sl, r6, lsl #30 │ │ │ │ - ldrsbeq r4, [ip], #-202 @ 0xffffff36 │ │ │ │ - subseq r1, sl, r6, ror #29 │ │ │ │ - subseq r4, ip, lr, lsr #25 │ │ │ │ - ldrheq r1, [sl], #-234 @ 0xffffff16 │ │ │ │ - @ instruction: 0x005c4c90 │ │ │ │ - @ instruction: 0x005a1e9c │ │ │ │ - subseq r4, ip, r6, lsl ip │ │ │ │ - subseq r1, sl, r2, lsr #28 │ │ │ │ - ldrsheq r4, [ip], #-184 @ 0xffffff48 │ │ │ │ - subseq r1, sl, r4, lsl #28 │ │ │ │ - ldrsbeq r4, [ip], #-184 @ 0xffffff48 │ │ │ │ - subseq r1, sl, r4, ror #27 │ │ │ │ + @ instruction: 0x005c4d9e │ │ │ │ + subseq r1, sl, sl, lsr #31 │ │ │ │ + subseq r4, ip, r6, ror sp │ │ │ │ + subseq r1, sl, r2, lsl #31 │ │ │ │ + subseq r4, ip, r6, asr sp │ │ │ │ + subseq r1, sl, r2, ror #30 │ │ │ │ + subseq r4, ip, r6, lsr sp │ │ │ │ + subseq r1, sl, r2, asr #30 │ │ │ │ + subseq r4, ip, r2, lsl #26 │ │ │ │ + subseq r1, sl, lr, lsl #30 │ │ │ │ + subseq r4, ip, r2, ror #25 │ │ │ │ + subseq r1, sl, lr, ror #29 │ │ │ │ + ldrheq r4, [ip], #-198 @ 0xffffff3a │ │ │ │ + subseq r1, sl, r2, asr #29 │ │ │ │ + @ instruction: 0x005c4c98 │ │ │ │ + subseq r1, sl, r4, lsr #29 │ │ │ │ + subseq r4, ip, lr, lsl ip │ │ │ │ + subseq r1, sl, sl, lsr #28 │ │ │ │ + subseq r4, ip, r0, lsl #24 │ │ │ │ + subseq r1, sl, ip, lsl #28 │ │ │ │ + subseq r4, ip, r0, ror #23 │ │ │ │ + subseq r1, sl, ip, ror #27 │ │ │ │ ldrbeq pc, [r0, #2271]! @ 0x8df @ │ │ │ │ orrmi pc, r1, r0, asr #4 │ │ │ │ andcc r4, ip, r8, ror r4 │ │ │ │ stc2l 5, cr15, [r2, #844]! @ 0x34c │ │ │ │ strbeq pc, [r4, #2271]! @ 0x8df @ │ │ │ │ mvnscc pc, pc, asr #32 │ │ │ │ @ instruction: 0xf5d34478 │ │ │ │ @@ -574575,62 +574575,62 @@ │ │ │ │ andcc r4, ip, r8, ror r4 │ │ │ │ blx 181de8 │ │ │ │ stmdbls r8, {r2, r4, r5, fp, lr} │ │ │ │ @ instruction: 0xf5d34478 │ │ │ │ blls 483584 │ │ │ │ blt 1e026a4 │ │ │ │ ... │ │ │ │ - subseq r4, ip, r8, lsl fp │ │ │ │ - subseq r1, sl, r0, lsr #26 │ │ │ │ - ldrsheq r4, [ip], #-162 @ 0xffffff5e │ │ │ │ - ldrsheq r1, [sl], #-202 @ 0xffffff36 │ │ │ │ - ldrheq r4, [ip], #-164 @ 0xffffff5c │ │ │ │ - ldrheq r1, [sl], #-206 @ 0xffffff32 │ │ │ │ - subseq r4, ip, sl, asr #19 │ │ │ │ - ldrsbeq r1, [sl], #-180 @ 0xffffff4c │ │ │ │ - subseq r4, ip, r8, lsr #19 │ │ │ │ - ldrheq r1, [sl], #-178 @ 0xffffff4e │ │ │ │ - subseq r4, ip, ip, asr #18 │ │ │ │ - subseq r1, sl, r6, asr fp │ │ │ │ - subseq r4, ip, lr, lsr #18 │ │ │ │ - subseq r1, sl, r6, lsr fp │ │ │ │ - subseq r4, ip, r4, lsr #17 │ │ │ │ - ldrheq r4, [ip], #-130 @ 0xffffff7e │ │ │ │ - ldrheq r1, [sl], #-174 @ 0xffffff52 │ │ │ │ - subseq r4, ip, r2, ror r8 │ │ │ │ - subseq r4, ip, sl, asr #16 │ │ │ │ - subseq r1, sl, r6, asr sl │ │ │ │ - subseq r4, ip, ip, lsr #16 │ │ │ │ - subseq r1, sl, r8, lsr sl │ │ │ │ - subseq r4, ip, ip, lsl #16 │ │ │ │ - subseq r1, sl, r8, lsl sl │ │ │ │ - subseq r4, ip, lr, ror #15 │ │ │ │ - ldrsheq r1, [sl], #-154 @ 0xffffff66 │ │ │ │ - @ instruction: 0x005c479c │ │ │ │ + subseq r4, ip, r0, lsr #22 │ │ │ │ + subseq r1, sl, r8, lsr #26 │ │ │ │ + ldrsheq r4, [ip], #-170 @ 0xffffff56 │ │ │ │ + subseq r1, sl, r2, lsl #26 │ │ │ │ + ldrheq r4, [ip], #-172 @ 0xffffff54 │ │ │ │ + subseq r1, sl, r6, asr #25 │ │ │ │ + ldrsbeq r4, [ip], #-146 @ 0xffffff6e │ │ │ │ + ldrsbeq r1, [sl], #-188 @ 0xffffff44 │ │ │ │ + ldrheq r4, [ip], #-144 @ 0xffffff70 │ │ │ │ + ldrheq r1, [sl], #-186 @ 0xffffff46 │ │ │ │ + subseq r4, ip, r4, asr r9 │ │ │ │ + subseq r1, sl, lr, asr fp │ │ │ │ + subseq r4, ip, r6, lsr r9 │ │ │ │ + subseq r1, sl, lr, lsr fp │ │ │ │ + subseq r4, ip, ip, lsr #17 │ │ │ │ + ldrheq r4, [ip], #-138 @ 0xffffff76 │ │ │ │ + subseq r1, sl, r6, asr #21 │ │ │ │ + subseq r4, ip, sl, ror r8 │ │ │ │ + subseq r4, ip, r2, asr r8 │ │ │ │ + subseq r1, sl, lr, asr sl │ │ │ │ + subseq r4, ip, r4, lsr r8 │ │ │ │ + subseq r1, sl, r0, asr #20 │ │ │ │ + subseq r4, ip, r4, lsl r8 │ │ │ │ + subseq r1, sl, r0, lsr #20 │ │ │ │ + ldrsheq r4, [ip], #-118 @ 0xffffff8a │ │ │ │ + subseq r1, sl, r2, lsl #20 │ │ │ │ + subseq r4, ip, r4, lsr #15 │ │ │ │ andeq r1, r0, r4, asr #8 │ │ │ │ - subseq r4, ip, lr, asr #13 │ │ │ │ - ldrsbeq r1, [sl], #-138 @ 0xffffff76 │ │ │ │ - subseq r4, ip, lr, lsr #13 │ │ │ │ - ldrheq r1, [sl], #-138 @ 0xffffff76 │ │ │ │ - subseq r4, ip, sl, ror r6 │ │ │ │ - subseq r1, sl, r6, lsl #17 │ │ │ │ - subseq r4, ip, sl, asr r6 │ │ │ │ - subseq r1, sl, r6, ror #16 │ │ │ │ - subseq r4, ip, sl, lsr r6 │ │ │ │ - subseq r1, sl, r6, asr #16 │ │ │ │ - subseq r4, ip, sl, lsl r6 │ │ │ │ - subseq r1, sl, r6, lsr #16 │ │ │ │ - ldrsheq r4, [ip], #-90 @ 0xffffffa6 │ │ │ │ - subseq r1, sl, r6, lsl #16 │ │ │ │ - ldrsbeq r4, [ip], #-90 @ 0xffffffa6 │ │ │ │ - subseq r1, sl, r6, ror #15 │ │ │ │ - subseq r4, ip, ip, ror #10 │ │ │ │ - subseq r1, sl, r8, ror r7 │ │ │ │ - subseq r4, ip, ip, asr #10 │ │ │ │ - subseq r1, sl, r8, asr r7 │ │ │ │ + ldrsbeq r4, [ip], #-102 @ 0xffffff9a │ │ │ │ + subseq r1, sl, r2, ror #17 │ │ │ │ + ldrheq r4, [ip], #-102 @ 0xffffff9a │ │ │ │ + subseq r1, sl, r2, asr #17 │ │ │ │ + subseq r4, ip, r2, lsl #13 │ │ │ │ + subseq r1, sl, lr, lsl #17 │ │ │ │ + subseq r4, ip, r2, ror #12 │ │ │ │ + subseq r1, sl, lr, ror #16 │ │ │ │ + subseq r4, ip, r2, asr #12 │ │ │ │ + subseq r1, sl, lr, asr #16 │ │ │ │ + subseq r4, ip, r2, lsr #12 │ │ │ │ + subseq r1, sl, lr, lsr #16 │ │ │ │ + subseq r4, ip, r2, lsl #12 │ │ │ │ + subseq r1, sl, lr, lsl #16 │ │ │ │ + subseq r4, ip, r2, ror #11 │ │ │ │ + subseq r1, sl, lr, ror #15 │ │ │ │ + subseq r4, ip, r4, ror r5 │ │ │ │ + subseq r1, sl, r0, lsl #15 │ │ │ │ + subseq r4, ip, r4, asr r5 │ │ │ │ + subseq r1, sl, r0, ror #14 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x0078f8cc │ │ │ │ @ instruction: 0xf8dfb099 │ │ │ │ @ instruction: 0xf8df24b4 │ │ │ │ @ instruction: 0x468174b4 │ │ │ │ @@ -574929,33 +574929,33 @@ │ │ │ │ b 1616008 │ │ │ │ movwls r0, #23176 @ 0x5a88 │ │ │ │ svclt 0x0000e084 │ │ │ │ ... │ │ │ │ addge r9, r7, #46, 30 @ 0xb8 │ │ │ │ ldrbtpl r4, [sp], #-686 @ 0xfffffd52 │ │ │ │ rsbeq sl, r5, r0, lsl #5 │ │ │ │ - subseq r4, ip, r2, lsr #8 │ │ │ │ + subseq r4, ip, sl, lsr #8 │ │ │ │ rsbeq sl, r5, r6, ror #4 │ │ │ │ @ instruction: 0x000011b8 │ │ │ │ - ldrheq r4, [ip], #-58 @ 0xffffffc6 │ │ │ │ - subseq r1, sl, r4, asr #11 │ │ │ │ - @ instruction: 0x005c439e │ │ │ │ - subseq r1, sl, r8, lsr #11 │ │ │ │ + subseq r4, ip, r2, asr #7 │ │ │ │ + subseq r1, sl, ip, asr #11 │ │ │ │ + subseq r4, ip, r6, lsr #7 │ │ │ │ + ldrheq r1, [sl], #-80 @ 0xffffffb0 │ │ │ │ strhteq sl, [r5], #-20 @ 0xffffffec │ │ │ │ - subseq r4, ip, r4, ror #6 │ │ │ │ - subseq r1, sl, r0, ror r5 │ │ │ │ + subseq r4, ip, ip, ror #6 │ │ │ │ + subseq r1, sl, r8, ror r5 │ │ │ │ andeq r1, r0, r4, asr #8 │ │ │ │ - ldrsbeq r4, [ip], #-20 @ 0xffffffec │ │ │ │ - subseq r1, sl, r0, ror #7 │ │ │ │ - subseq r4, ip, lr, ror #2 │ │ │ │ - subseq r4, ip, r8, ror #2 │ │ │ │ - subseq r3, ip, r0, ror #31 │ │ │ │ - subseq r1, sl, ip, ror #3 │ │ │ │ - subseq r3, ip, r6, lsr #31 │ │ │ │ - subseq r3, ip, r0, lsr #31 │ │ │ │ + ldrsbeq r4, [ip], #-28 @ 0xffffffe4 │ │ │ │ + subseq r1, sl, r8, ror #7 │ │ │ │ + subseq r4, ip, r6, ror r1 │ │ │ │ + subseq r4, ip, r0, ror r1 │ │ │ │ + subseq r3, ip, r8, ror #31 │ │ │ │ + ldrsheq r1, [sl], #-20 @ 0xffffffec │ │ │ │ + subseq r3, ip, lr, lsr #31 │ │ │ │ + subseq r3, ip, r8, lsr #31 │ │ │ │ strbmi r6, [r1], -fp, lsr #18 │ │ │ │ bleq c802e4 │ │ │ │ ldc 6, cr4, [r6, #224] @ 0xe0 │ │ │ │ @ instruction: 0xf8532b22 │ │ │ │ ldc 0, cr2, [r6, #40] @ 0x28 │ │ │ │ @ instruction: 0xf7fc1b20 │ │ │ │ stmdacs r1, {r0, r3, r8, sl, fp, ip, sp, lr, pc} │ │ │ │ @@ -575259,56 +575259,56 @@ │ │ │ │ strtmi r4, [r1], -lr, lsr #16 │ │ │ │ andcc r4, ip, r8, ror r4 │ │ │ │ ldc2 5, cr15, [lr, #840] @ 0x348 │ │ │ │ @ instruction: 0xf04f482c │ │ │ │ ldrbtmi r3, [r8], #-511 @ 0xfffffe01 │ │ │ │ mrc2 5, 2, pc, cr8, cr2, {6} │ │ │ │ svclt 0x0000e6b9 │ │ │ │ - ldrsbeq r3, [ip], #-214 @ 0xffffff2a │ │ │ │ - subseq r0, sl, r2, ror #31 │ │ │ │ - ldrheq r3, [ip], #-222 @ 0xffffff22 │ │ │ │ - subseq r0, sl, sl, asr #31 │ │ │ │ - subseq r3, ip, r2, lsr #27 │ │ │ │ - ldrheq r0, [sl], #-244 @ 0xffffff0c │ │ │ │ + ldrsbeq r3, [ip], #-222 @ 0xffffff22 │ │ │ │ + subseq r0, sl, sl, ror #31 │ │ │ │ + subseq r3, ip, r6, asr #27 │ │ │ │ + ldrsbeq r0, [sl], #-242 @ 0xffffff0e │ │ │ │ + subseq r3, ip, sl, lsr #27 │ │ │ │ + ldrheq r0, [sl], #-252 @ 0xffffff04 │ │ │ │ andeq r1, r0, r4, asr #8 │ │ │ │ - subseq r3, ip, r4, lsr sp │ │ │ │ - subseq r0, sl, r0, asr #30 │ │ │ │ - subseq r3, ip, sl, lsl sp │ │ │ │ - subseq r0, sl, r4, lsr #30 │ │ │ │ - ldrsheq r3, [ip], #-194 @ 0xffffff3e │ │ │ │ - ldrsheq r0, [sl], #-236 @ 0xffffff14 │ │ │ │ - subseq r3, ip, lr, asr #25 │ │ │ │ - ldrsbeq r0, [sl], #-234 @ 0xffffff16 │ │ │ │ - subseq r3, ip, r6, lsl #25 │ │ │ │ - subseq r3, ip, r6, lsl ip │ │ │ │ - subseq r0, sl, r0, lsr #28 │ │ │ │ - subseq r3, ip, r4, asr #23 │ │ │ │ - ldrsbeq r0, [sl], #-208 @ 0xffffff30 │ │ │ │ - subseq r3, ip, sl, lsr #23 │ │ │ │ - ldrheq r0, [sl], #-212 @ 0xffffff2c │ │ │ │ - subseq r3, ip, lr, lsl #23 │ │ │ │ - @ instruction: 0x005a0d98 │ │ │ │ - subseq r3, ip, r2, ror fp │ │ │ │ - subseq r0, sl, ip, ror sp │ │ │ │ - subseq r3, ip, r6, asr fp │ │ │ │ - subseq r0, sl, r0, ror #26 │ │ │ │ - subseq r3, ip, sl, lsr fp │ │ │ │ - subseq r0, sl, r4, asr #26 │ │ │ │ - subseq r3, ip, r0, lsr #22 │ │ │ │ - subseq r0, sl, sl, lsr #26 │ │ │ │ - subseq r3, ip, r4, lsl #22 │ │ │ │ - subseq r0, sl, r0, lsl sp │ │ │ │ - subseq r3, ip, r6, ror #21 │ │ │ │ - ldrsheq r0, [sl], #-194 @ 0xffffff3e │ │ │ │ - subseq r3, ip, ip, asr #21 │ │ │ │ - ldrsbeq r0, [sl], #-198 @ 0xffffff3a │ │ │ │ - subseq r3, ip, lr, lsr #21 │ │ │ │ - ldrheq r0, [sl], #-200 @ 0xffffff38 │ │ │ │ - @ instruction: 0x005c3a90 │ │ │ │ - @ instruction: 0x005a0c9a │ │ │ │ + subseq r3, ip, ip, lsr sp │ │ │ │ + subseq r0, sl, r8, asr #30 │ │ │ │ + subseq r3, ip, r2, lsr #26 │ │ │ │ + subseq r0, sl, ip, lsr #30 │ │ │ │ + ldrsheq r3, [ip], #-202 @ 0xffffff36 │ │ │ │ + subseq r0, sl, r4, lsl #30 │ │ │ │ + ldrsbeq r3, [ip], #-198 @ 0xffffff3a │ │ │ │ + subseq r0, sl, r2, ror #29 │ │ │ │ + subseq r3, ip, lr, lsl #25 │ │ │ │ + subseq r3, ip, lr, lsl ip │ │ │ │ + subseq r0, sl, r8, lsr #28 │ │ │ │ + subseq r3, ip, ip, asr #23 │ │ │ │ + ldrsbeq r0, [sl], #-216 @ 0xffffff28 │ │ │ │ + ldrheq r3, [ip], #-178 @ 0xffffff4e │ │ │ │ + ldrheq r0, [sl], #-220 @ 0xffffff24 │ │ │ │ + @ instruction: 0x005c3b96 │ │ │ │ + subseq r0, sl, r0, lsr #27 │ │ │ │ + subseq r3, ip, sl, ror fp │ │ │ │ + subseq r0, sl, r4, lsl #27 │ │ │ │ + subseq r3, ip, lr, asr fp │ │ │ │ + subseq r0, sl, r8, ror #26 │ │ │ │ + subseq r3, ip, r2, asr #22 │ │ │ │ + subseq r0, sl, ip, asr #26 │ │ │ │ + subseq r3, ip, r8, lsr #22 │ │ │ │ + subseq r0, sl, r2, lsr sp │ │ │ │ + subseq r3, ip, ip, lsl #22 │ │ │ │ + subseq r0, sl, r8, lsl sp │ │ │ │ + subseq r3, ip, lr, ror #21 │ │ │ │ + ldrsheq r0, [sl], #-202 @ 0xffffff36 │ │ │ │ + ldrsbeq r3, [ip], #-164 @ 0xffffff5c │ │ │ │ + ldrsbeq r0, [sl], #-206 @ 0xffffff32 │ │ │ │ + ldrheq r3, [ip], #-166 @ 0xffffff5a │ │ │ │ + subseq r0, sl, r0, asr #25 │ │ │ │ + @ instruction: 0x005c3a98 │ │ │ │ + subseq r0, sl, r2, lsr #25 │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl fed9c418 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ bmi ff289140 │ │ │ │ blmi ff2b1448 │ │ │ │ ldrbtmi r4, [sl], #-1543 @ 0xfffff9f9 │ │ │ │ ldmdavs fp, {r0, r1, r4, r6, r7, fp, ip, lr} │ │ │ │ @@ -575499,62 +575499,62 @@ │ │ │ │ svccc 0x00b99999 │ │ │ │ @ instruction: 0xffffffff │ │ │ │ svcvc 0x00efffff │ │ │ │ stmiahi r3!, {r0, r4, r5, r6, r7, fp, sp, lr}^ │ │ │ │ mcrcc 8, 7, pc, cr4, cr5, {5} @ │ │ │ │ rsbeq r9, r5, sl, ror #15 │ │ │ │ @ instruction: 0x000011b8 │ │ │ │ - subseq r3, ip, r2, lsl #19 │ │ │ │ + subseq r3, ip, sl, lsl #19 │ │ │ │ @ instruction: 0xffffcdf9 │ │ │ │ @ instruction: 0xffffd073 │ │ │ │ - ldrsheq r3, [ip], #-150 @ 0xffffff6a │ │ │ │ - subseq r3, ip, r8, lsl sl │ │ │ │ - subseq r3, ip, r4, lsr sl │ │ │ │ ldrsheq r3, [ip], #-158 @ 0xffffff62 │ │ │ │ - subseq r3, ip, lr, lsr #18 │ │ │ │ - subseq r0, sl, sl, lsr fp │ │ │ │ + subseq r3, ip, r0, lsr #20 │ │ │ │ + subseq r3, ip, ip, lsr sl │ │ │ │ + subseq r3, ip, r6, lsl #20 │ │ │ │ + subseq r3, ip, r6, lsr r9 │ │ │ │ + subseq r0, sl, r2, asr #22 │ │ │ │ rsbeq r9, r5, r8, asr #14 │ │ │ │ - ldrsheq r3, [ip], #-138 @ 0xffffff76 │ │ │ │ - subseq r0, sl, r6, lsl #22 │ │ │ │ - subseq r3, ip, r4, ror #19 │ │ │ │ - subseq r3, ip, r6, lsr #20 │ │ │ │ - subseq r3, ip, r6, lsr #20 │ │ │ │ - subseq r3, ip, r4, ror #20 │ │ │ │ - subseq r3, ip, ip, lsl #17 │ │ │ │ - @ instruction: 0x005a0a98 │ │ │ │ - subseq r3, ip, r2, ror r8 │ │ │ │ - subseq r0, sl, lr, ror sl │ │ │ │ - subseq r3, ip, r4, lsr sl │ │ │ │ - subseq r3, ip, lr, asr sl │ │ │ │ + subseq r3, ip, r2, lsl #18 │ │ │ │ + subseq r0, sl, lr, lsl #22 │ │ │ │ + subseq r3, ip, ip, ror #19 │ │ │ │ + subseq r3, ip, lr, lsr #20 │ │ │ │ + subseq r3, ip, lr, lsr #20 │ │ │ │ + subseq r3, ip, ip, ror #20 │ │ │ │ + @ instruction: 0x005c3894 │ │ │ │ + subseq r0, sl, r0, lsr #21 │ │ │ │ + subseq r3, ip, sl, ror r8 │ │ │ │ + subseq r0, sl, r6, lsl #21 │ │ │ │ + subseq r3, ip, ip, lsr sl │ │ │ │ + subseq r3, ip, r6, ror #20 │ │ │ │ + subseq r3, ip, r0, ror sl │ │ │ │ + @ instruction: 0x005c3a9c │ │ │ │ + subseq r3, ip, r4, lsl r8 │ │ │ │ + subseq r0, sl, r0, lsr #20 │ │ │ │ + ldrsheq r3, [ip], #-122 @ 0xffffff86 │ │ │ │ + subseq r0, sl, r6, lsl #20 │ │ │ │ subseq r3, ip, r8, ror #20 │ │ │ │ - @ instruction: 0x005c3a94 │ │ │ │ - subseq r3, ip, ip, lsl #16 │ │ │ │ - subseq r0, sl, r8, lsl sl │ │ │ │ - ldrsheq r3, [ip], #-114 @ 0xffffff8e │ │ │ │ - ldrsheq r0, [sl], #-158 @ 0xffffff62 │ │ │ │ - subseq r3, ip, r0, ror #20 │ │ │ │ - @ instruction: 0x005c3a9a │ │ │ │ - ldrheq r3, [ip], #-120 @ 0xffffff88 │ │ │ │ - subseq r0, sl, r4, asr #19 │ │ │ │ - subseq r3, ip, r4, lsl #21 │ │ │ │ - subseq r3, ip, r6, asr #21 │ │ │ │ - subseq r3, ip, lr, ror r7 │ │ │ │ - subseq r0, sl, sl, lsl #19 │ │ │ │ - subseq r3, ip, r0, ror #14 │ │ │ │ - subseq r0, sl, sl, ror #18 │ │ │ │ - @ instruction: 0x005c3a90 │ │ │ │ - ldrheq r3, [ip], #-166 @ 0xffffff5a │ │ │ │ + subseq r3, ip, r2, lsr #21 │ │ │ │ + subseq r3, ip, r0, asr #15 │ │ │ │ + subseq r0, sl, ip, asr #19 │ │ │ │ + subseq r3, ip, ip, lsl #21 │ │ │ │ + subseq r3, ip, lr, asr #21 │ │ │ │ + subseq r3, ip, r6, lsl #15 │ │ │ │ + @ instruction: 0x005a0992 │ │ │ │ + subseq r3, ip, r8, ror #14 │ │ │ │ + subseq r0, sl, r2, ror r9 │ │ │ │ + @ instruction: 0x005c3a98 │ │ │ │ + ldrheq r3, [ip], #-174 @ 0xffffff52 │ │ │ │ andeq r0, r0, sp, lsr #2 │ │ │ │ @ instruction: 0xffffc1bf │ │ │ │ @ instruction: 0xfffff2ab │ │ │ │ @ instruction: 0xffffccd1 │ │ │ │ @ instruction: 0xffffca71 │ │ │ │ @ instruction: 0xffffd65f │ │ │ │ - ldrsheq r3, [ip], #-100 @ 0xffffff9c │ │ │ │ - subseq r0, sl, r0, lsl #18 │ │ │ │ + ldrsheq r3, [ip], #-108 @ 0xffffff94 │ │ │ │ + subseq r0, sl, r8, lsl #18 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ bl fed9c7f4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strdlt r0, [r3], r0 @ │ │ │ │ mcr2 7, 0, pc, cr8, cr15, {7} @ │ │ │ │ stmdacs r1, {r0, r1, r9, sl, lr} │ │ │ │ ldrmi sp, [r8], -r2, lsl #2 │ │ │ │ @@ -575564,16 +575564,16 @@ │ │ │ │ andcc r4, ip, r8, ror r4 │ │ │ │ blx 1182d66 │ │ │ │ stmdbls r1, {r0, r2, fp, lr} │ │ │ │ @ instruction: 0xf5d24478 │ │ │ │ blls 2c4604 >::_M_default_append(unsigned int)@@Base+0x41a40> │ │ │ │ andlt r4, r3, r8, lsl r6 │ │ │ │ svclt 0x0000bd00 │ │ │ │ - subseq r3, ip, ip, asr #11 │ │ │ │ - ldrsbeq r0, [sl], #-120 @ 0xffffff88 │ │ │ │ + ldrsbeq r3, [ip], #-84 @ 0xffffffac │ │ │ │ + subseq r0, sl, r0, ror #15 │ │ │ │ andeq r0, r0, r0 │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r8 │ │ │ │ bl fed9c844 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ stmibmi r8, {r3, r5, r6, r7, r8, r9, sl, fp}^ │ │ │ │ @ instruction: 0x46064617 │ │ │ │ @ instruction: 0xf2cc4479 │ │ │ │ @@ -575770,58 +575770,58 @@ │ │ │ │ @ instruction: 0xf9a2f5d2 │ │ │ │ @ instruction: 0x46214831 │ │ │ │ @ instruction: 0xf5d24478 │ │ │ │ @ instruction: 0xe696fa5d │ │ │ │ bleq 2c0fdc >::_M_default_append(unsigned int)@@Base+0x3e418> │ │ │ │ svclt 0x0000e79d │ │ │ │ ... │ │ │ │ - subseq r2, sl, r8, lsr #27 │ │ │ │ - subseq r3, ip, r4, lsr #18 │ │ │ │ - subseq r3, ip, r0, lsr #18 │ │ │ │ - subseq r3, ip, r0, lsr #18 │ │ │ │ - subseq r0, sl, r4, ror r7 │ │ │ │ - subseq r3, ip, r2, lsr #18 │ │ │ │ - ldrsheq r3, [ip], #-130 @ 0xffffff7e │ │ │ │ - subseq r0, sl, r6, asr #14 │ │ │ │ - subseq r3, ip, r0, lsl #18 │ │ │ │ - subseq r3, ip, r0, lsl #18 │ │ │ │ - ldrheq r3, [ip], #-128 @ 0xffffff80 │ │ │ │ - subseq r0, sl, r4, lsl #14 │ │ │ │ - @ instruction: 0x005c3898 │ │ │ │ - subseq r0, sl, ip, ror #13 │ │ │ │ - subseq r3, ip, lr, asr #17 │ │ │ │ - subseq r3, ip, sl, asr #17 │ │ │ │ - subseq r3, ip, r6, asr r8 │ │ │ │ - subseq r0, sl, sl, lsr #13 │ │ │ │ - subseq r3, ip, lr, lsr r8 │ │ │ │ - @ instruction: 0x005a0692 │ │ │ │ - @ instruction: 0x005c3896 │ │ │ │ - subseq r3, ip, r2, lsl r8 │ │ │ │ - subseq r0, sl, r6, ror #12 │ │ │ │ - subseq r3, ip, sl, ror r8 │ │ │ │ - subseq r3, ip, r6, ror #15 │ │ │ │ - subseq r0, sl, sl, lsr r6 │ │ │ │ + ldrheq r2, [sl], #-208 @ 0xffffff30 │ │ │ │ + subseq r3, ip, ip, lsr #18 │ │ │ │ + subseq r3, ip, r8, lsr #18 │ │ │ │ + subseq r3, ip, r8, lsr #18 │ │ │ │ + subseq r0, sl, ip, ror r7 │ │ │ │ + subseq r3, ip, sl, lsr #18 │ │ │ │ + ldrsheq r3, [ip], #-138 @ 0xffffff76 │ │ │ │ + subseq r0, sl, lr, asr #14 │ │ │ │ + subseq r3, ip, r8, lsl #18 │ │ │ │ + subseq r3, ip, r8, lsl #18 │ │ │ │ + ldrheq r3, [ip], #-136 @ 0xffffff78 │ │ │ │ + subseq r0, sl, ip, lsl #14 │ │ │ │ + subseq r3, ip, r0, lsr #17 │ │ │ │ + ldrsheq r0, [sl], #-100 @ 0xffffff9c │ │ │ │ + ldrsbeq r3, [ip], #-134 @ 0xffffff7a │ │ │ │ + ldrsbeq r3, [ip], #-130 @ 0xffffff7e │ │ │ │ subseq r3, ip, lr, asr r8 │ │ │ │ - subseq r3, ip, lr, lsr r8 │ │ │ │ - subseq r3, ip, r8, lsr #16 │ │ │ │ - subseq r3, ip, ip, lsl r8 │ │ │ │ - subseq r3, ip, r4, lsl #16 │ │ │ │ - subseq r3, ip, r8, ror #15 │ │ │ │ - subseq r3, ip, r0, ror #13 │ │ │ │ - subseq r0, sl, r4, lsr r5 │ │ │ │ - subseq r3, ip, r8, asr #13 │ │ │ │ - subseq r0, sl, ip, lsl r5 │ │ │ │ - subseq r3, ip, sl, lsr #13 │ │ │ │ - ldrsheq r0, [sl], #-78 @ 0xffffffb2 │ │ │ │ - @ instruction: 0x005c3690 │ │ │ │ - subseq r0, sl, r4, ror #9 │ │ │ │ - subseq r3, ip, r0, ror r6 │ │ │ │ - subseq r0, sl, r4, asr #9 │ │ │ │ - subseq r3, ip, r0, asr r6 │ │ │ │ - subseq r0, sl, r4, lsr #9 │ │ │ │ + ldrheq r0, [sl], #-98 @ 0xffffff9e │ │ │ │ + subseq r3, ip, r6, asr #16 │ │ │ │ + @ instruction: 0x005a069a │ │ │ │ + @ instruction: 0x005c389e │ │ │ │ + subseq r3, ip, sl, lsl r8 │ │ │ │ + subseq r0, sl, lr, ror #12 │ │ │ │ + subseq r3, ip, r2, lsl #17 │ │ │ │ + subseq r3, ip, lr, ror #15 │ │ │ │ + subseq r0, sl, r2, asr #12 │ │ │ │ + subseq r3, ip, r6, ror #16 │ │ │ │ + subseq r3, ip, r6, asr #16 │ │ │ │ + subseq r3, ip, r0, lsr r8 │ │ │ │ + subseq r3, ip, r4, lsr #16 │ │ │ │ + subseq r3, ip, ip, lsl #16 │ │ │ │ + ldrsheq r3, [ip], #-112 @ 0xffffff90 │ │ │ │ + subseq r3, ip, r8, ror #13 │ │ │ │ + subseq r0, sl, ip, lsr r5 │ │ │ │ + ldrsbeq r3, [ip], #-96 @ 0xffffffa0 │ │ │ │ + subseq r0, sl, r4, lsr #10 │ │ │ │ + ldrheq r3, [ip], #-98 @ 0xffffff9e │ │ │ │ + subseq r0, sl, r6, lsl #10 │ │ │ │ + @ instruction: 0x005c3698 │ │ │ │ + subseq r0, sl, ip, ror #9 │ │ │ │ + subseq r3, ip, r8, ror r6 │ │ │ │ + subseq r0, sl, ip, asr #9 │ │ │ │ + subseq r3, ip, r8, asr r6 │ │ │ │ + subseq r0, sl, ip, lsr #9 │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl fed9cc24 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldmdbmi ip!, {r4, r5, r7, r8, r9, sl, fp}^ │ │ │ │ ldrmi fp, [r6], -pc, lsl #1 │ │ │ │ ldrbtmi r4, [r9], #-1541 @ 0xfffff9fb │ │ │ │ @ instruction: 0xf2cc4f7a │ │ │ │ @@ -575941,40 +575941,40 @@ │ │ │ │ vldr s6, [r4, #576] @ 0x240 │ │ │ │ @ instruction: 0xeeb85b26 │ │ │ │ @ instruction: 0xee857be7 │ │ │ │ str r6, [r6, r7, lsl #22]! │ │ │ │ blpl 2c128c >::_M_default_append(unsigned int)@@Base+0x3e6c8> │ │ │ │ svclt 0x0000e7e2 │ │ │ │ ... │ │ │ │ - subseq r2, sl, r6, asr #19 │ │ │ │ - subseq r8, fp, r8, asr #25 │ │ │ │ - subseq r3, ip, lr, lsr r5 │ │ │ │ - subseq r3, ip, r0, asr #13 │ │ │ │ - subseq r3, ip, lr, asr #13 │ │ │ │ - subseq r3, ip, lr, asr #13 │ │ │ │ - ldrsbeq r3, [ip], #-104 @ 0xffffff98 │ │ │ │ - subseq r3, ip, r2, ror #13 │ │ │ │ - subseq r3, ip, ip, ror #13 │ │ │ │ - subseq r3, ip, lr, ror #13 │ │ │ │ - ldrsheq r3, [ip], #-104 @ 0xffffff98 │ │ │ │ - ldrsheq r3, [ip], #-106 @ 0xffffff96 │ │ │ │ - subseq r3, ip, r4, lsl #14 │ │ │ │ - subseq r3, ip, r6, lsl #14 │ │ │ │ - subseq r3, ip, r0, lsl r7 │ │ │ │ - subseq r3, ip, r2, lsl r7 │ │ │ │ - subseq r3, ip, r8, lsl #12 │ │ │ │ - subseq r3, ip, lr, lsl #12 │ │ │ │ - subseq r3, ip, r6, lsl #14 │ │ │ │ - subseq r8, fp, sl, asr #24 │ │ │ │ - subseq r3, ip, r0, lsl #13 │ │ │ │ - subseq r3, ip, r8, ror #12 │ │ │ │ - subseq r3, ip, r6, lsr r6 │ │ │ │ - subseq r3, ip, ip, lsl #12 │ │ │ │ - subseq r3, ip, r2, ror #11 │ │ │ │ - @ instruction: 0x005d6d96 │ │ │ │ + subseq r2, sl, lr, asr #19 │ │ │ │ + ldrsbeq r8, [fp], #-192 @ 0xffffff40 │ │ │ │ + subseq r3, ip, r6, asr #10 │ │ │ │ + subseq r3, ip, r8, asr #13 │ │ │ │ + ldrsbeq r3, [ip], #-102 @ 0xffffff9a │ │ │ │ + ldrsbeq r3, [ip], #-102 @ 0xffffff9a │ │ │ │ + subseq r3, ip, r0, ror #13 │ │ │ │ + subseq r3, ip, sl, ror #13 │ │ │ │ + ldrsheq r3, [ip], #-100 @ 0xffffff9c │ │ │ │ + ldrsheq r3, [ip], #-102 @ 0xffffff9a │ │ │ │ + subseq r3, ip, r0, lsl #14 │ │ │ │ + subseq r3, ip, r2, lsl #14 │ │ │ │ + subseq r3, ip, ip, lsl #14 │ │ │ │ + subseq r3, ip, lr, lsl #14 │ │ │ │ + subseq r3, ip, r8, lsl r7 │ │ │ │ + subseq r3, ip, sl, lsl r7 │ │ │ │ + subseq r3, ip, r0, lsl r6 │ │ │ │ + subseq r3, ip, r6, lsl r6 │ │ │ │ + subseq r3, ip, lr, lsl #14 │ │ │ │ + subseq r8, fp, r2, asr ip │ │ │ │ + subseq r3, ip, r8, lsl #13 │ │ │ │ + subseq r3, ip, r0, ror r6 │ │ │ │ + subseq r3, ip, lr, lsr r6 │ │ │ │ + subseq r3, ip, r4, lsl r6 │ │ │ │ + subseq r3, ip, sl, ror #11 │ │ │ │ + @ instruction: 0x005d6d9e │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ blhi 301144 >::_M_default_append(unsigned int)@@Base+0x7e580> │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00a0f8cc │ │ │ │ bmi 1cd74ec │ │ │ │ blmi 1cd770c │ │ │ │ @@ -576082,22 +576082,22 @@ │ │ │ │ ldcl 5, cr15, [ip], #-812 @ 0xfffffcd4 │ │ │ │ andhi pc, r0, pc, lsr #7 │ │ │ │ stmdahi r0, {r2, r3, r4, r7, r8, sl, ip, sp, lr} │ │ │ │ mrcvc 4, 1, lr, cr7, cr12, {1} │ │ │ │ rsbeq r8, r5, r0, ror sp │ │ │ │ @ instruction: 0x000011b8 │ │ │ │ rsbeq r8, r5, lr, asr #26 │ │ │ │ - subseq r3, ip, r8, ror #9 │ │ │ │ - subseq r3, ip, r6, lsl r4 │ │ │ │ - ldrheq r3, [ip], #-18 @ 0xffffffee │ │ │ │ - subseq r0, sl, r6 │ │ │ │ - @ instruction: 0x005c3198 │ │ │ │ - subseq pc, r9, sl, ror #31 │ │ │ │ - subseq r3, ip, sl, ror r1 │ │ │ │ - subseq pc, r9, ip, asr #31 │ │ │ │ + ldrsheq r3, [ip], #-64 @ 0xffffffc0 │ │ │ │ + subseq r3, ip, lr, lsl r4 │ │ │ │ + ldrheq r3, [ip], #-26 @ 0xffffffe6 │ │ │ │ + subseq r0, sl, lr │ │ │ │ + subseq r3, ip, r0, lsr #3 │ │ │ │ + ldrsheq pc, [r9], #-242 @ 0xffffff0e @ │ │ │ │ + subseq r3, ip, r2, lsl #3 │ │ │ │ + ldrsbeq pc, [r9], #-244 @ 0xffffff0c @ │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00b8f8cc │ │ │ │ bmi fe5978c8 │ │ │ │ blmi fe597704 │ │ │ │ addlt r4, r9, sl, ror r4 │ │ │ │ @@ -576238,23 +576238,23 @@ │ │ │ │ svclt 0x00082b01 │ │ │ │ @ instruction: 0xf43f460b │ │ │ │ @ instruction: 0x460daf78 │ │ │ │ @ instruction: 0xf5cbe7bf │ │ │ │ svclt 0x0000eb3e │ │ │ │ rsbeq r8, r5, r8, lsl #23 │ │ │ │ @ instruction: 0x000011b8 │ │ │ │ - subseq r3, ip, r4, ror #1 │ │ │ │ - subseq pc, r9, r8, lsr pc @ │ │ │ │ + subseq r3, ip, ip, ror #1 │ │ │ │ + subseq pc, r9, r0, asr #30 │ │ │ │ rsbeq r8, r5, r6, asr #22 │ │ │ │ - @ instruction: 0x005c309e │ │ │ │ - ldrsheq pc, [r9], #-226 @ 0xffffff1e @ │ │ │ │ - ldrheq r2, [ip], #-246 @ 0xffffff0a │ │ │ │ - subseq pc, r9, sl, lsl #28 │ │ │ │ - subseq r2, ip, lr, lsl pc │ │ │ │ - subseq pc, r9, r2, ror sp @ │ │ │ │ + subseq r3, ip, r6, lsr #1 │ │ │ │ + ldrsheq pc, [r9], #-234 @ 0xffffff16 @ │ │ │ │ + ldrheq r2, [ip], #-254 @ 0xffffff02 │ │ │ │ + subseq pc, r9, r2, lsl lr @ │ │ │ │ + subseq r2, ip, r6, lsr #30 │ │ │ │ + subseq pc, r9, sl, ror sp @ │ │ │ │ mvnsmi lr, #737280 @ 0xb4000 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d0f8cc │ │ │ │ ldrmi r4, [sp], -ip, lsl #12 │ │ │ │ @ instruction: 0x46171c59 │ │ │ │ stmdbvs r3!, {r0, r2, r7, ip, sp, pc} │ │ │ │ @@ -576300,19 +576300,19 @@ │ │ │ │ vst2.8 {d20-d21}, [pc], r9 │ │ │ │ ldrbtmi r7, [r8], #-310 @ 0xfffffeca │ │ │ │ @ instruction: 0xf5d1300c │ │ │ │ stmdami r7, {r0, r2, r4, r5, r6, r8, sl, fp, ip, sp, lr, pc} │ │ │ │ mvnscc pc, pc, asr #32 │ │ │ │ @ instruction: 0xf5d14478 │ │ │ │ strb pc, [lr, pc, lsr #28]! @ │ │ │ │ - subseq r3, ip, r0, lsr #1 │ │ │ │ - subseq r2, ip, r6, lsl lr │ │ │ │ - subseq pc, r9, r8, ror #24 │ │ │ │ - ldrsheq r2, [ip], #-214 @ 0xffffff2a │ │ │ │ - subseq pc, r9, r8, asr #24 │ │ │ │ + subseq r3, ip, r8, lsr #1 │ │ │ │ + subseq r2, ip, lr, lsl lr │ │ │ │ + subseq pc, r9, r0, ror ip @ │ │ │ │ + ldrsheq r2, [ip], #-222 @ 0xffffff22 │ │ │ │ + subseq pc, r9, r0, asr ip @ │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ stc 12, cr5, [sp, #-512]! @ 0xfffffe00 │ │ │ │ bl feda8e08 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ vldr , [r1] │ │ │ │ addslt r9, r2, r0, lsl #22 │ │ │ │ @ instruction: 0x46044a93 │ │ │ │ @@ -576605,16 +576605,16 @@ │ │ │ │ blvc 282084 >::_M_realloc_append(int const&)@@Base+0xbf0> │ │ │ │ stc 7, cr14, [sp, #212] @ 0xd4 │ │ │ │ ldrtmi r7, [r1], -r0, lsl #22 │ │ │ │ @ instruction: 0xf2dd4638 │ │ │ │ vldr s30, [sp, #1012] @ 0x3f4 │ │ │ │ vdiv.f64 d7, d7, d0 │ │ │ │ str r7, [pc, r0, lsl #22]! │ │ │ │ - subseq r2, ip, sl, asr sl │ │ │ │ - subseq pc, r9, lr, lsr #17 │ │ │ │ + subseq r2, ip, r2, ror #20 │ │ │ │ + ldrheq pc, [r9], #-134 @ 0xffffff7a @ │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl fed9d890 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ bmi a8a5d8 │ │ │ │ blmi a97f0c │ │ │ │ ldrbtmi fp, [sl], #-137 @ 0xffffff77 │ │ │ │ ldmpl r3, {r0, r2, r9, sl, lr}^ │ │ │ │ @@ -576646,30 +576646,30 @@ │ │ │ │ subsmi r9, sl, r7, lsl #22 │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ andcs sp, r1, r2, lsl #2 │ │ │ │ ldclt 0, cr11, [r0, #-36]! @ 0xffffffdc │ │ │ │ stmda sl, {r0, r1, r3, r6, r7, r8, sl, ip, sp, lr, pc} │ │ │ │ rsbeq r8, r5, r2, ror r3 │ │ │ │ @ instruction: 0x000011b8 │ │ │ │ - ldrsheq r2, [ip], #-164 @ 0xffffff5c │ │ │ │ - ldrsbeq r2, [ip], #-174 @ 0xffffff52 │ │ │ │ + ldrsheq r2, [ip], #-172 @ 0xffffff54 │ │ │ │ + subseq r2, ip, r6, ror #21 │ │ │ │ rsbeq r8, r5, lr, lsl #6 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ bl fed9d938 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r5, r8, ror #31 │ │ │ │ vsubl.s16 , d14, d3 │ │ │ │ blmi 40601c │ │ │ │ ldclcc 2, cr15, [r9], {65} @ 0x41 │ │ │ │ adcscs r9, r8, #49152 @ 0xc000 │ │ │ │ @ instruction: 0xf8cd447b │ │ │ │ @ instruction: 0xf5cec000 │ │ │ │ andcs pc, r1, r3, asr #24 │ │ │ │ stclt 0, cr11, [r0, #-20] @ 0xffffffec │ │ │ │ - subseq r2, ip, r4, lsl #21 │ │ │ │ + subseq r2, ip, ip, lsl #21 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl fed9d96c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0x460d0ff0 │ │ │ │ @ instruction: 0x46064c19 │ │ │ │ mrc2 2, 0, pc, cr14, cr14, {6} │ │ │ │ vqshl.s8 q10, q14, q0 │ │ │ │ @@ -576692,15 +576692,15 @@ │ │ │ │ @ instruction: 0xf5d023c2 │ │ │ │ ldrtmi pc, [r0], -sp, ror #22 @ │ │ │ │ ldc2l 2, cr15, [r6, #888]! @ 0x378 │ │ │ │ strtmi r4, [r9], -r2, lsr #12 │ │ │ │ teqpvc r1, #1325400064 @ p-variant is OBSOLETE @ 0x4f000000 │ │ │ │ ldrhtmi lr, [r0], #-141 @ 0xffffff73 │ │ │ │ bllt 1b03f1c │ │ │ │ - subseq r2, ip, r8, asr sl │ │ │ │ + subseq r2, ip, r0, ror #20 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ blhi 301ca0 >::_M_default_append(unsigned int)@@Base+0x7f0dc> │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x0078f8cc │ │ │ │ @ instruction: 0x46904957 │ │ │ │ addslt r4, r7, r7, asr sl │ │ │ │ @@ -576918,16 +576918,16 @@ │ │ │ │ stmdbls r0, {r0, r1, r2, fp, lr} │ │ │ │ @ instruction: 0xf5d14478 │ │ │ │ blls 2850d8 >::_M_default_append(unsigned int)@@Base+0x2514> │ │ │ │ andlt r4, r3, r8, lsl r6 │ │ │ │ andcs fp, r0, #48, 26 @ 0xc00 │ │ │ │ andvs r4, sl, r8, lsl r6 │ │ │ │ ldclt 0, cr11, [r0, #-12]! │ │ │ │ - subseq r2, ip, r8, asr r4 │ │ │ │ - subseq pc, r9, ip, lsr #5 │ │ │ │ + subseq r2, ip, r0, ror #8 │ │ │ │ + ldrheq pc, [r9], #-36 @ 0xffffffdc @ │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00a8f8cc │ │ │ │ bmi 12983dc │ │ │ │ blmi 12983f8 │ │ │ │ addlt r4, sp, sl, ror r4 │ │ │ │ @@ -577212,15 +577212,15 @@ │ │ │ │ sbchi pc, r6, r0, lsl #2 │ │ │ │ blvc ff482ab0 │ │ │ │ blvc 14028cc │ │ │ │ blvc ff282ac8 │ │ │ │ blx 682bbc │ │ │ │ bls 6bdc04 │ │ │ │ andsvs r2, r3, r0, lsl #6 │ │ │ │ - blmi 89986c │ │ │ │ + blmi 89986c │ │ │ │ ldmpl r3, {r1, r3, r4, r5, r6, sl, lr}^ │ │ │ │ blls 8a1074 │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ @ instruction: 0xf0400300 │ │ │ │ andslt r8, fp, fp, asr #1 │ │ │ │ blhi 482310 │ │ │ │ svchi 0x00f0e8bd │ │ │ │ @@ -577542,17 +577542,17 @@ │ │ │ │ stmib r7, {r1, r2, r3, r8, r9, sp}^ │ │ │ │ vcge.u8 d18, d0, d0 │ │ │ │ blge 9e7c84 │ │ │ │ movwls r2, #49664 @ 0xc200 │ │ │ │ blge 7f25d0 │ │ │ │ blhi 1e82bb0 │ │ │ │ @ instruction: 0xf10d9309 │ │ │ │ - blge 889b5c │ │ │ │ + blge 889b5c │ │ │ │ blls 1d42bbc │ │ │ │ - blge 86c17c │ │ │ │ + blge 86c17c │ │ │ │ andcs lr, r6, #3358720 @ 0x334000 │ │ │ │ blge 82c178 │ │ │ │ bpl 681c84 │ │ │ │ blge a6c17c │ │ │ │ blge b6c18c │ │ │ │ rsb r9, r2, r8, lsl #6 │ │ │ │ blcc a82bd4 │ │ │ │ @@ -577731,15 +577731,15 @@ │ │ │ │ blx fe503fa4 │ │ │ │ @ instruction: 0xf1e44605 │ │ │ │ vldr s30, [r7, #684] @ 0x2ac │ │ │ │ strtmi r7, [r8], -r6, lsl #22 │ │ │ │ blvc 543100 │ │ │ │ blvc 402e44 │ │ │ │ blx 1d83fbc │ │ │ │ - blls 8813c8 │ │ │ │ + blls 8813c8 │ │ │ │ bls 459134 │ │ │ │ @ instruction: 0x462b6819 │ │ │ │ bge 92c03c │ │ │ │ stmdbpl r1, {r0, r2, r3, r6, r7, r8, fp, sp, lr, pc} │ │ │ │ @ instruction: 0xf90ef1d7 │ │ │ │ blls 7ee0b4 │ │ │ │ mulle r7, sl, r2 │ │ │ │ @@ -577764,15 +577764,15 @@ │ │ │ │ ldcls 6, cr14, [r0, #-540] @ 0xfffffde4 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ mvnsvc pc, r3, asr #13 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ mvnsvc pc, #212860928 @ 0xcb00000 │ │ │ │ smlabteq r0, r5, r9, lr │ │ │ │ movwcs lr, #10693 @ 0x29c5 │ │ │ │ - blmi 89a114 │ │ │ │ + blmi 89a114 │ │ │ │ ldmpl r3, {r1, r3, r4, r5, r6, sl, lr}^ │ │ │ │ blls da1924 │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ tstle lr, r0, lsl #6 │ │ │ │ eorlt r2, pc, r1 │ │ │ │ blhi 482bc0 │ │ │ │ svchi 0x00f0e8bd │ │ │ │ @@ -577791,15 +577791,15 @@ │ │ │ │ @ instruction: 0xf5c9e7d6 │ │ │ │ svclt 0x0000ef16 │ │ │ │ andhi pc, r0, pc, lsr #7 │ │ │ │ stmdahi r0, {r2, r3, r4, r7, r8, sl, ip, sp, lr} │ │ │ │ mrcvc 4, 1, lr, cr7, cr12, {1} │ │ │ │ rsbeq r7, r5, ip, asr r1 │ │ │ │ @ instruction: 0x000011b8 │ │ │ │ - subseq r0, sl, r6, lsl #22 │ │ │ │ + subseq r0, sl, lr, lsl #22 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ blhi 402de0 │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ cdpeq 8, 2, cr15, cr0, cr12, {6} │ │ │ │ blvc 14c2fb4 │ │ │ │ stclmi 0, cr11, [ip, #-932] @ 0xfffffc5c │ │ │ │ @@ -577837,15 +577837,15 @@ │ │ │ │ vldr s12, [pc, #1004] @ 247da8 │ │ │ │ blcs 266668 │ │ │ │ bvs ff13eecc │ │ │ │ blvs bc3044 │ │ │ │ vldmdble sl!, {d2-d1} │ │ │ │ blcc 1403490 │ │ │ │ blmi 1443494 │ │ │ │ - blne 88304c │ │ │ │ + blne 88304c │ │ │ │ ldc 8, cr10, [sp, #200] @ 0xc8 │ │ │ │ vldr d2, [pc, #104] @ 247a48 │ │ │ │ vstr d0, [sp, #132] @ 0x84 │ │ │ │ vstr d6, [sp, #216] @ 0xd8 │ │ │ │ @ instruction: 0xf1e57b38 │ │ │ │ ldmdals r5, {r0, r2, r3, r6, fp, ip, sp, lr, pc} │ │ │ │ ldrdcc pc, [r0], -r9 │ │ │ │ @@ -578072,18 +578072,18 @@ │ │ │ │ ands sl, sl, r0, lsr pc │ │ │ │ andhi pc, r0, pc, lsr #7 │ │ │ │ stmdahi r0, {r2, r3, r4, r7, r8, sl, ip, sp, lr} │ │ │ │ mrcvc 4, 1, lr, cr7, cr12, {1} │ │ │ │ stmdahi r0, {r2, r3, r4, r7, r8, sl, ip, sp, lr} │ │ │ │ mrc2 4, 1, lr, cr7, cr12, {1} │ │ │ │ ... │ │ │ │ - subseq r1, ip, r0, lsr r7 │ │ │ │ - subseq r1, ip, sl, ror r5 │ │ │ │ - subseq r1, ip, r6, lsl #5 │ │ │ │ - subseq lr, r9, r0, ror #1 │ │ │ │ + subseq r1, ip, r8, lsr r7 │ │ │ │ + subseq r1, ip, r2, lsl #11 │ │ │ │ + subseq r1, ip, lr, lsl #5 │ │ │ │ + subseq lr, r9, r8, ror #1 │ │ │ │ ldrdcc pc, [r0], -fp │ │ │ │ adcmi r3, r3, #16777216 @ 0x1000000 │ │ │ │ stmdavs fp!, {r0, r1, r2, r4, r6, r8, sl, fp, ip, lr, pc} │ │ │ │ stmdals r8, {r0, r1, r2, r5, r9, fp, sp, pc} │ │ │ │ eorne pc, r4, r3, asr r8 @ │ │ │ │ movwls r2, #8960 @ 0x2300 │ │ │ │ stmib sp, {r1, r2, r8, r9, fp, ip, pc}^ │ │ │ │ @@ -578358,26 +578358,26 @@ │ │ │ │ @ instruction: 0xe7effe19 │ │ │ │ b feb8590c │ │ │ │ andhi pc, r0, pc, lsr #7 │ │ │ │ stmdahi r0, {r2, r3, r4, r7, r8, sl, ip, sp, lr} │ │ │ │ mrcvc 4, 1, lr, cr7, cr12, {1} │ │ │ │ stmdahi r0, {r2, r3, r4, r7, r8, sl, ip, sp, lr} │ │ │ │ mrc2 4, 1, lr, cr7, cr12, {1} │ │ │ │ - subseq r0, ip, r2, lsr pc │ │ │ │ - subseq sp, r9, ip, lsl #27 │ │ │ │ - subseq r0, ip, sl, ror #29 │ │ │ │ - subseq sp, r9, lr, lsr sp │ │ │ │ - ldrheq r0, [ip], #-234 @ 0xffffff16 │ │ │ │ - subseq sp, r9, r4, lsl sp │ │ │ │ - subseq r0, ip, r0, lsl #28 │ │ │ │ - subseq sp, r9, r4, asr ip │ │ │ │ - subseq r0, ip, r8, ror #27 │ │ │ │ - subseq sp, r9, sl, lsr ip │ │ │ │ - subseq r0, ip, sl, asr #27 │ │ │ │ - subseq sp, r9, ip, lsl ip │ │ │ │ + subseq r0, ip, sl, lsr pc │ │ │ │ + @ instruction: 0x0059dd94 │ │ │ │ + ldrsheq r0, [ip], #-226 @ 0xffffff1e │ │ │ │ + subseq sp, r9, r6, asr #26 │ │ │ │ + subseq r0, ip, r2, asr #29 │ │ │ │ + subseq sp, r9, ip, lsl sp │ │ │ │ + subseq r0, ip, r8, lsl #28 │ │ │ │ + subseq sp, r9, ip, asr ip │ │ │ │ + ldrsheq r0, [ip], #-208 @ 0xffffff30 │ │ │ │ + subseq sp, r9, r2, asr #24 │ │ │ │ + ldrsbeq r0, [ip], #-210 @ 0xffffff2e │ │ │ │ + subseq sp, r9, r4, lsr #24 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ blhi 6836ec │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ cdpeq 8, 5, cr15, cr8, cr12, {6} │ │ │ │ @ instruction: 0x461eb0d1 │ │ │ │ strmi r4, [r3], r7, ror #23 │ │ │ │ @@ -578609,18 +578609,18 @@ │ │ │ │ ldrbmi r4, [r8], -r1, lsr #12 │ │ │ │ ldc2l 7, cr15, [ip, #1012]! @ 0x3f4 │ │ │ │ svclt 0x0000e781 │ │ │ │ andhi pc, r0, pc, lsr #7 │ │ │ │ ... │ │ │ │ @ instruction: 0x000011b8 │ │ │ │ strhteq r6, [r5], #-116 @ 0xffffff8c │ │ │ │ - subseq r0, ip, r8, lsl pc │ │ │ │ - subseq r0, ip, sl, lsl #30 │ │ │ │ - subseq r0, ip, r4, lsr #20 │ │ │ │ - subseq sp, r9, lr, ror r8 │ │ │ │ + subseq r0, ip, r0, lsr #30 │ │ │ │ + subseq r0, ip, r2, lsl pc │ │ │ │ + subseq r0, ip, ip, lsr #20 │ │ │ │ + subseq sp, r9, r6, lsl #17 │ │ │ │ rsbeq r6, r5, r0, ror r4 │ │ │ │ blhi fe883c80 │ │ │ │ blcs 26f268 │ │ │ │ @ instruction: 0xf8d8d08b │ │ │ │ blcs 254690 │ │ │ │ ldmvs r3!, {r0, r1, r2, r7, ip, lr, pc} │ │ │ │ bpl fe7c4f18 │ │ │ │ @@ -578768,16 +578768,16 @@ │ │ │ │ vabal.s16 q9, d12, d1 │ │ │ │ bmi 447f20 │ │ │ │ @ instruction: 0xf640a927 │ │ │ │ ldrbtmi r2, [sl], #-936 @ 0xfffffc58 │ │ │ │ blx 1905f9a │ │ │ │ svclt 0x0000e69c │ │ │ │ ... │ │ │ │ - subseq r0, ip, r6, lsr #23 │ │ │ │ - subseq r0, ip, sl, ror r9 │ │ │ │ + subseq r0, ip, lr, lsr #23 │ │ │ │ + subseq r0, ip, r2, lsl #19 │ │ │ │ andcc lr, r2, #3506176 @ 0x358000 │ │ │ │ @ instruction: 0xf8524658 │ │ │ │ ldmdavs r2!, {r0, r3, r5, sp, pc} │ │ │ │ bls 56d0ec │ │ │ │ eorpl pc, r9, r3, asr r8 @ │ │ │ │ ldmdavs r3!, {r0, r1, r2, r3, r4, r7, fp, ip, lr}^ │ │ │ │ blls c2d500 │ │ │ │ @@ -579045,17 +579045,17 @@ │ │ │ │ blx fe706c9c │ │ │ │ @ instruction: 0xf892e417 │ │ │ │ ldreq r3, [sl, r1, lsl #3] │ │ │ │ mcrge 4, 0, pc, cr4, cr15, {3} @ │ │ │ │ bllt a06cb4 │ │ │ │ andhi pc, r0, pc, lsr #7 │ │ │ │ ... │ │ │ │ - subseq r0, ip, r8, lsl #10 │ │ │ │ - subseq sp, r9, r2, ror #6 │ │ │ │ - subseq r0, ip, sl, asr r6 │ │ │ │ + subseq r0, ip, r0, lsl r5 │ │ │ │ + subseq sp, r9, sl, ror #6 │ │ │ │ + subseq r0, ip, r2, ror #12 │ │ │ │ ldrdcc pc, [r4], -fp │ │ │ │ blvs ff4c4798 │ │ │ │ blvc 15447a0 │ │ │ │ adcsvs pc, r0, #12582912 @ 0xc00000 │ │ │ │ blpl 30412c >::_M_default_append(unsigned int)@@Base+0x81568> │ │ │ │ blvs ff3c47b8 │ │ │ │ blx 6848b0 │ │ │ │ @@ -579282,15 +579282,15 @@ │ │ │ │ adcsge lr, r5, sp, lsl #27 │ │ │ │ mrccc 6, 5, ip, cr0, cr7, {7} │ │ │ │ ... │ │ │ │ stmdahi r0, {r2, r3, r4, r7, r8, sl, ip, sp, lr} │ │ │ │ mrcvc 4, 1, lr, cr7, cr12, {1} │ │ │ │ stmdahi r0, {r2, r3, r4, r7, r8, sl, ip, sp, lr} │ │ │ │ mrc2 4, 1, lr, cr7, cr12, {1} │ │ │ │ - subseq r0, ip, r8, ror #6 │ │ │ │ + subseq r0, ip, r0, ror r3 │ │ │ │ ldrbmi r4, [r1], -sl, asr #17 │ │ │ │ andcc r4, ip, r8, ror r4 │ │ │ │ cdp2 5, 0, cr15, cr4, cr14, {6} │ │ │ │ @ instruction: 0xf04f48c8 │ │ │ │ ldrbtmi r3, [r8], #-511 @ 0xfffffe01 │ │ │ │ cdp2 5, 11, cr15, cr14, cr14, {6} │ │ │ │ @ instruction: 0xf64048c6 │ │ │ │ @@ -579485,31 +579485,31 @@ │ │ │ │ @ instruction: 0xf5c8bbc3 │ │ │ │ @ instruction: 0xf7ffe96e │ │ │ │ vabs.f64 d11, d29 │ │ │ │ @ instruction: 0xf5c80b48 │ │ │ │ ldr lr, [r4], #-2408 @ 0xfffff698 │ │ │ │ andhi pc, r0, pc, lsr #7 │ │ │ │ ... │ │ │ │ - subseq pc, fp, r4, lsl pc @ │ │ │ │ - subseq ip, r9, r6, ror #26 │ │ │ │ - ldrsheq pc, [fp], #-234 @ 0xffffff16 @ │ │ │ │ - subseq ip, r9, ip, asr #26 │ │ │ │ - subseq pc, fp, sl, lsr #29 │ │ │ │ - ldrsheq ip, [r9], #-204 @ 0xffffff34 │ │ │ │ - @ instruction: 0x005c009a │ │ │ │ - subseq pc, fp, r6, lsr sp @ │ │ │ │ - subseq ip, r9, r8, lsl #23 │ │ │ │ - subseq pc, fp, ip, lsl sp @ │ │ │ │ - subseq ip, r9, lr, ror #22 │ │ │ │ - ldrheq pc, [fp], #-204 @ 0xffffff34 @ │ │ │ │ - subseq ip, r9, lr, lsl #22 │ │ │ │ - @ instruction: 0x005bfc9e │ │ │ │ - ldrsheq ip, [r9], #-162 @ 0xffffff5e │ │ │ │ - subseq pc, fp, sl, lsr ip @ │ │ │ │ - subseq ip, r9, ip, lsl #21 │ │ │ │ + subseq pc, fp, ip, lsl pc @ │ │ │ │ + subseq ip, r9, lr, ror #26 │ │ │ │ + subseq pc, fp, r2, lsl #30 │ │ │ │ + subseq ip, r9, r4, asr sp │ │ │ │ + ldrheq pc, [fp], #-226 @ 0xffffff1e @ │ │ │ │ + subseq ip, r9, r4, lsl #26 │ │ │ │ + subseq r0, ip, r2, lsr #1 │ │ │ │ + subseq pc, fp, lr, lsr sp @ │ │ │ │ + @ instruction: 0x0059cb90 │ │ │ │ + subseq pc, fp, r4, lsr #26 │ │ │ │ + subseq ip, r9, r6, ror fp │ │ │ │ + subseq pc, fp, r4, asr #25 │ │ │ │ + subseq ip, r9, r6, lsl fp │ │ │ │ + subseq pc, fp, r6, lsr #25 │ │ │ │ + ldrsheq ip, [r9], #-170 @ 0xffffff56 │ │ │ │ + subseq pc, fp, r2, asr #24 │ │ │ │ + @ instruction: 0x0059ca94 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ blhi 4048b0 │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00b0f8cc │ │ │ │ strmi fp, [lr], -r5, lsl #1 │ │ │ │ cdp 1, 11, cr2, cr0, cr1, {0} │ │ │ │ @@ -579708,26 +579708,26 @@ │ │ │ │ cmppcc sl, r0, asr #4 @ p-variant is OBSOLETE │ │ │ │ andcc r4, ip, r8, ror r4 │ │ │ │ blx ff206e50 │ │ │ │ @ instruction: 0xf04f480e │ │ │ │ ldrbtmi r3, [r8], #-511 @ 0xfffffe01 │ │ │ │ blx 2086e5e │ │ │ │ svclt 0x0000e7a3 │ │ │ │ - subseq pc, fp, ip, lsl #27 │ │ │ │ - subseq pc, fp, sl, lsr #25 │ │ │ │ - subseq pc, fp, r8, asr r9 @ │ │ │ │ - subseq ip, r9, sl, lsr #15 │ │ │ │ - subseq pc, fp, lr, lsr r9 @ │ │ │ │ - @ instruction: 0x0059c790 │ │ │ │ - subseq pc, fp, r6, lsl r9 @ │ │ │ │ - subseq ip, r9, r8, ror #14 │ │ │ │ - subseq pc, fp, r4, lsr #17 │ │ │ │ - ldrsheq ip, [r9], #-102 @ 0xffffff9a │ │ │ │ - subseq pc, fp, r8, lsl #17 │ │ │ │ - ldrsbeq ip, [r9], #-106 @ 0xffffff96 │ │ │ │ + @ instruction: 0x005bfd94 │ │ │ │ + ldrheq pc, [fp], #-194 @ 0xffffff3e @ │ │ │ │ + subseq pc, fp, r0, ror #18 │ │ │ │ + ldrheq ip, [r9], #-114 @ 0xffffff8e │ │ │ │ + subseq pc, fp, r6, asr #18 │ │ │ │ + @ instruction: 0x0059c798 │ │ │ │ + subseq pc, fp, lr, lsl r9 @ │ │ │ │ + subseq ip, r9, r0, ror r7 │ │ │ │ + subseq pc, fp, ip, lsr #17 │ │ │ │ + ldrsheq ip, [r9], #-110 @ 0xffffff92 │ │ │ │ + @ instruction: 0x005bf890 │ │ │ │ + subseq ip, r9, r2, ror #13 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ blhi 684c18 │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ stcleq 8, cr15, [r0, #816]! @ 0x330 │ │ │ │ bmi 187aec │ │ │ │ @ instruction: 0xf8dfb0ef │ │ │ │ @@ -579947,15 +579947,15 @@ │ │ │ │ stcle 1, cr9, [r9, #-64]! @ 0xffffffc0 │ │ │ │ movwls sl, #52048 @ 0xcb50 │ │ │ │ strmi r4, [ip], -fp, lsr #12 │ │ │ │ @ instruction: 0x461e4635 │ │ │ │ blcs 341af4 >::_M_default_append(unsigned int)@@Base+0xbef30> │ │ │ │ strbthi pc, [r2], #0 @ │ │ │ │ strcc r9, [r1], #-2892 @ 0xfffff4b4 │ │ │ │ - ble 85a558 │ │ │ │ + ble 85a558 │ │ │ │ bls 5526ec │ │ │ │ movwcc lr, #10701 @ 0x29cd │ │ │ │ stmib sp, {r0, r5, r9, sl, lr}^ │ │ │ │ ldrtmi r3, [r8], -r0, lsl #6 │ │ │ │ @ instruction: 0xff86f1d4 │ │ │ │ @ instruction: 0xf6ab9850 │ │ │ │ @ instruction: 0xf8d0fdc5 │ │ │ │ @@ -580305,15 +580305,15 @@ │ │ │ │ vmla.f64 d7, d0, d5 │ │ │ │ blls 13e8c80 │ │ │ │ blle ff8daadc │ │ │ │ strcs sl, [r0], #-2896 @ 0xfffff4b0 │ │ │ │ eor r9, r9, r2, lsl r3 │ │ │ │ stmib sp, {r8, r9, sp}^ │ │ │ │ blls 6d6c80 │ │ │ │ - bls 85b904 │ │ │ │ + bls 85b904 │ │ │ │ stmdals ip, {r0, sl, ip, sp} │ │ │ │ blls 96ec88 │ │ │ │ blvc b056c0 │ │ │ │ stc2l 1, cr15, [r8], #848 @ 0x350 │ │ │ │ @ instruction: 0xf6ab9849 │ │ │ │ @ instruction: 0x4641fafb │ │ │ │ strbmi r4, [r8], -r2, lsl #12 │ │ │ │ @@ -580431,33 +580431,33 @@ │ │ │ │ strcs sp, [r0], #-3048 @ 0xfffff418 │ │ │ │ svclt 0x0000e040 │ │ │ │ andhi pc, r0, pc, lsr #7 │ │ │ │ ... │ │ │ │ mlseq r5, sl, r2, r5 │ │ │ │ @ instruction: 0x000011b8 │ │ │ │ rsbeq r5, r5, r6, asr #4 │ │ │ │ - subseq pc, fp, r0, ror #12 │ │ │ │ - ldrheq ip, [r9], #-66 @ 0xffffffbe │ │ │ │ - subseq pc, fp, sl, lsr r6 @ │ │ │ │ - subseq pc, fp, r6, ror #10 │ │ │ │ - subseq pc, fp, lr, lsl r5 @ │ │ │ │ - subseq pc, fp, ip, lsr #4 │ │ │ │ - subseq ip, r9, lr, ror r0 │ │ │ │ - subseq pc, fp, r0, lsl r2 @ │ │ │ │ - subseq ip, r9, r2, rrx │ │ │ │ - ldrsheq pc, [fp], #-18 @ 0xffffffee @ │ │ │ │ - subseq ip, r9, r4, asr #32 │ │ │ │ - ldrsbeq pc, [fp], #-22 @ 0xffffffea @ │ │ │ │ - subseq ip, r9, r8, lsr #32 │ │ │ │ - ldrheq pc, [fp], #-26 @ 0xffffffe6 @ │ │ │ │ - subseq ip, r9, ip │ │ │ │ - @ instruction: 0x005bf19e │ │ │ │ - ldrsheq fp, [r9], #-240 @ 0xffffff10 │ │ │ │ - subseq pc, fp, r8, lsl #7 │ │ │ │ - subseq pc, fp, ip, lsr #32 │ │ │ │ + subseq pc, fp, r8, ror #12 │ │ │ │ + ldrheq ip, [r9], #-74 @ 0xffffffb6 │ │ │ │ + subseq pc, fp, r2, asr #12 │ │ │ │ + subseq pc, fp, lr, ror #10 │ │ │ │ + subseq pc, fp, r6, lsr #10 │ │ │ │ + subseq pc, fp, r4, lsr r2 @ │ │ │ │ + subseq ip, r9, r6, lsl #1 │ │ │ │ + subseq pc, fp, r8, lsl r2 @ │ │ │ │ + subseq ip, r9, sl, rrx │ │ │ │ + ldrsheq pc, [fp], #-26 @ 0xffffffe6 @ │ │ │ │ + subseq ip, r9, ip, asr #32 │ │ │ │ + ldrsbeq pc, [fp], #-30 @ 0xffffffe2 @ │ │ │ │ + subseq ip, r9, r0, lsr r0 │ │ │ │ + subseq pc, fp, r2, asr #3 │ │ │ │ + subseq ip, r9, r4, lsl r0 │ │ │ │ + subseq pc, fp, r6, lsr #3 │ │ │ │ + ldrsheq fp, [r9], #-248 @ 0xffffff08 │ │ │ │ + @ instruction: 0x005bf390 │ │ │ │ + subseq pc, fp, r4, lsr r0 @ │ │ │ │ @ instruction: 0xf8539b49 │ │ │ │ @ instruction: 0xf6ab0024 │ │ │ │ @ instruction: 0xf8d0f9df │ │ │ │ @ instruction: 0xf8d330b0 │ │ │ │ blls 1552658 │ │ │ │ strcc r4, [r1], #-1059 @ 0xfffffbdd │ │ │ │ eorcc pc, r2, r7, asr #16 │ │ │ │ @@ -580703,37 +580703,37 @@ │ │ │ │ orrshi pc, sp, r1, asr #32 │ │ │ │ blls 1570fdc │ │ │ │ bls 91b6f4 │ │ │ │ eorcc pc, r7, r2, asr #16 │ │ │ │ svclt 0x0000e575 │ │ │ │ andhi pc, r0, pc, lsr #7 │ │ │ │ ... │ │ │ │ - subseq lr, fp, ip, asr #29 │ │ │ │ - ldrsbeq lr, [fp], #-174 @ 0xffffff52 │ │ │ │ - subseq fp, r9, r2, lsr r9 │ │ │ │ - subseq lr, fp, ip, lsr sl │ │ │ │ - subseq fp, r9, lr, lsl #17 │ │ │ │ - subseq lr, fp, r8, lsl sl │ │ │ │ - subseq fp, r9, sl, ror #16 │ │ │ │ - ldrsheq lr, [fp], #-156 @ 0xffffff64 │ │ │ │ - subseq fp, r9, lr, asr #16 │ │ │ │ - subseq lr, fp, r2, ror #19 │ │ │ │ - subseq fp, r9, r4, lsr r8 │ │ │ │ - subseq lr, fp, r6, asr #19 │ │ │ │ - subseq fp, r9, r8, lsl r8 │ │ │ │ - subseq lr, fp, sl, lsr #19 │ │ │ │ - ldrsheq fp, [r9], #-124 @ 0xffffff84 │ │ │ │ - subseq lr, fp, lr, lsl #19 │ │ │ │ - subseq fp, r9, r0, ror #15 │ │ │ │ - subseq lr, fp, r2, ror r9 │ │ │ │ - subseq fp, r9, r4, asr #15 │ │ │ │ - subseq lr, fp, r0, asr r9 │ │ │ │ - subseq fp, r9, r2, lsr #15 │ │ │ │ - subseq lr, fp, r0, lsr r9 │ │ │ │ - subseq fp, r9, r4, lsl #15 │ │ │ │ + ldrsbeq lr, [fp], #-228 @ 0xffffff1c │ │ │ │ + subseq lr, fp, r6, ror #21 │ │ │ │ + subseq fp, r9, sl, lsr r9 │ │ │ │ + subseq lr, fp, r4, asr #20 │ │ │ │ + @ instruction: 0x0059b896 │ │ │ │ + subseq lr, fp, r0, lsr #20 │ │ │ │ + subseq fp, r9, r2, ror r8 │ │ │ │ + subseq lr, fp, r4, lsl #20 │ │ │ │ + subseq fp, r9, r6, asr r8 │ │ │ │ + subseq lr, fp, sl, ror #19 │ │ │ │ + subseq fp, r9, ip, lsr r8 │ │ │ │ + subseq lr, fp, lr, asr #19 │ │ │ │ + subseq fp, r9, r0, lsr #16 │ │ │ │ + ldrheq lr, [fp], #-146 @ 0xffffff6e │ │ │ │ + subseq fp, r9, r4, lsl #16 │ │ │ │ + @ instruction: 0x005be996 │ │ │ │ + subseq fp, r9, r8, ror #15 │ │ │ │ + subseq lr, fp, sl, ror r9 │ │ │ │ + subseq fp, r9, ip, asr #15 │ │ │ │ + subseq lr, fp, r8, asr r9 │ │ │ │ + subseq fp, r9, sl, lsr #15 │ │ │ │ + subseq lr, fp, r8, lsr r9 │ │ │ │ + subseq fp, r9, ip, lsl #15 │ │ │ │ vmlsl.s16 q10, d10, d0[1] │ │ │ │ bmi fe84a054 │ │ │ │ vmul.i8 d25, d0, d11 │ │ │ │ ldrbtmi r4, [sl], #-793 @ 0xfffffce7 │ │ │ │ @ instruction: 0xf5cc920c │ │ │ │ @ instruction: 0x4648fbb9 │ │ │ │ mcr2 2, 2, pc, cr2, cr10, {6} @ │ │ │ │ @@ -580878,16 +580878,16 @@ │ │ │ │ mvnsle r4, r0, lsr #5 │ │ │ │ blvc 1506424 │ │ │ │ blvc 406188 │ │ │ │ blge 144642c │ │ │ │ svclt 0x0000e7da │ │ │ │ andhi pc, r0, pc, lsr #7 │ │ │ │ ... │ │ │ │ - subseq lr, fp, lr, lsr #21 │ │ │ │ - subseq lr, fp, r0, asr sl │ │ │ │ + ldrheq lr, [fp], #-166 @ 0xffffff5a │ │ │ │ + subseq lr, fp, r8, asr sl │ │ │ │ pkhbtmi r9, lr, r9, lsl #28 │ │ │ │ mrc 13, 5, r9, cr13, cr11, {0} │ │ │ │ vldr d5, [sp] │ │ │ │ @ instruction: 0xf50e6b4e │ │ │ │ mcr 3, 0, r6, cr11, cr0, {5} │ │ │ │ vldr d6, [r3, #-20] @ 0xffffffec │ │ │ │ vmov.f64 d7, #2 @ 0x40100000 2.250 │ │ │ │ @@ -581015,17 +581015,17 @@ │ │ │ │ ldrtmi r4, [r8], -r6, lsl #22 │ │ │ │ streq lr, [r2], r5, lsl #22 │ │ │ │ streq lr, [r3, #2821] @ 0xb05 │ │ │ │ sbceq lr, r2, #1024 @ 0x400 │ │ │ │ biceq lr, r3, #1024 @ 0x400 │ │ │ │ svclt 0x0000e027 │ │ │ │ ... │ │ │ │ - subseq lr, fp, lr, ror r7 │ │ │ │ - subseq lr, fp, r4, lsl r7 │ │ │ │ - subseq lr, fp, r0, asr #13 │ │ │ │ + subseq lr, fp, r6, lsl #15 │ │ │ │ + subseq lr, fp, ip, lsl r7 │ │ │ │ + subseq lr, fp, r8, asr #13 │ │ │ │ blx 686778 │ │ │ │ mcr 8, 4, sp, cr5, cr2, {1} │ │ │ │ vmov.f64 d3, #86 @ 0x3eb00000 0.3437500 │ │ │ │ vneg.f64 d20, d0 │ │ │ │ @ instruction: 0xf000fa10 │ │ │ │ cdp 1, 3, cr8, cr4, cr11, {6} │ │ │ │ vmov.f64 d6, d3 │ │ │ │ @@ -581223,15 +581223,15 @@ │ │ │ │ movwcc r9, #6668 @ 0x1a0c │ │ │ │ addsmi r9, r3, #-1275068416 @ 0xb4000000 │ │ │ │ movthi pc, #49792 @ 0xc280 @ │ │ │ │ @ instruction: 0x63aef500 │ │ │ │ svclt 0x0000e623 │ │ │ │ ... │ │ │ │ ldrdgt r1, [r3, #-32]! @ 0xffffffe0 │ │ │ │ - @ instruction: 0x005be59c │ │ │ │ + subseq lr, fp, r4, lsr #11 │ │ │ │ addsmi r9, ip, #20, 18 @ 0x50000 │ │ │ │ ldrmi r9, [r1], #-3340 @ 0xfffff2f4 │ │ │ │ @ instruction: 0xf855921a │ │ │ │ stcle 0, cr5, [r4, #-132]! @ 0xffffff7c │ │ │ │ @ instruction: 0xf8519910 │ │ │ │ strmi r1, [pc], -r3, lsr #32 │ │ │ │ adcmi r4, pc, #26214400 @ 0x1900000 │ │ │ │ @@ -581515,32 +581515,32 @@ │ │ │ │ ldc2 5, cr15, [r8], {204} @ 0xcc │ │ │ │ @ instruction: 0x46414818 │ │ │ │ @ instruction: 0xf5cc4478 │ │ │ │ @ instruction: 0xf7fefd53 │ │ │ │ svclt 0x0000ba28 │ │ │ │ ... │ │ │ │ bicmi ip, sp, r5, ror #26 │ │ │ │ - subseq sp, fp, ip, lsl #31 │ │ │ │ - ldrsbeq sl, [r9], #-222 @ 0xffffff22 │ │ │ │ - subseq sp, fp, r0, ror pc │ │ │ │ - subseq sl, r9, sl, asr #27 │ │ │ │ - subseq sp, fp, sl, lsr pc │ │ │ │ - subseq sl, r9, lr, lsl #27 │ │ │ │ - ldrheq sp, [fp], #-236 @ 0xffffff14 │ │ │ │ - subseq sl, r9, r2, lsl sp │ │ │ │ - subseq sp, fp, r8, lsl #29 │ │ │ │ - ldrsbeq sl, [r9], #-202 @ 0xffffff36 │ │ │ │ - ldrsheq sp, [fp], #-242 @ 0xffffff0e │ │ │ │ - ldrsbeq fp, [fp], #-188 @ 0xffffff44 │ │ │ │ - subseq sp, fp, sl, asr pc │ │ │ │ - subseq sp, fp, r0, lsl #25 │ │ │ │ - ldrsbeq sl, [r9], #-164 @ 0xffffff5c │ │ │ │ - subseq sp, fp, ip, ror #5 │ │ │ │ - subseq sp, fp, ip, lsr ip │ │ │ │ - @ instruction: 0x0059aa90 │ │ │ │ + @ instruction: 0x005bdf94 │ │ │ │ + subseq sl, r9, r6, ror #27 │ │ │ │ + subseq sp, fp, r8, ror pc │ │ │ │ + ldrsbeq sl, [r9], #-210 @ 0xffffff2e │ │ │ │ + subseq sp, fp, r2, asr #30 │ │ │ │ + @ instruction: 0x0059ad96 │ │ │ │ + subseq sp, fp, r4, asr #29 │ │ │ │ + subseq sl, r9, sl, lsl sp │ │ │ │ + @ instruction: 0x005bde90 │ │ │ │ + subseq sl, r9, r2, ror #25 │ │ │ │ + ldrsheq sp, [fp], #-250 @ 0xffffff06 │ │ │ │ + subseq fp, fp, r4, ror #23 │ │ │ │ + subseq sp, fp, r2, ror #30 │ │ │ │ + subseq sp, fp, r8, lsl #25 │ │ │ │ + ldrsbeq sl, [r9], #-172 @ 0xffffff54 │ │ │ │ + ldrsheq sp, [fp], #-36 @ 0xffffffdc │ │ │ │ + subseq sp, fp, r4, asr #24 │ │ │ │ + @ instruction: 0x0059aa98 │ │ │ │ vtst.8 q10, , │ │ │ │ ldrbtmi r1, [r8], #-326 @ 0xfffffeba │ │ │ │ @ instruction: 0xf5cc300c │ │ │ │ ldmmi r3, {r0, r2, r3, r4, r6, sl, fp, ip, sp, lr, pc}^ │ │ │ │ ldrbtmi r4, [r8], #-1601 @ 0xfffff9bf │ │ │ │ ldc2 5, cr15, [r8, #-816] @ 0xfffffcd0 │ │ │ │ stmiblt sp!, {r1, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc}^ │ │ │ │ @@ -581746,24 +581746,24 @@ │ │ │ │ blx ff408e38 │ │ │ │ @ instruction: 0xf04f480f │ │ │ │ ldrbtmi r3, [r8], #-511 @ 0xfffffe01 │ │ │ │ blx fe288e46 │ │ │ │ ldmcc pc!, {r0, r1, r2, r3, r6, ip, sp, lr, pc}^ @ │ │ │ │ bllt f09714 │ │ │ │ ... │ │ │ │ - subseq sp, fp, r6, asr #23 │ │ │ │ - subseq sl, r9, sl, lsl sl │ │ │ │ - subseq sp, fp, sl, asr #21 │ │ │ │ - subseq sl, r9, lr, lsl r9 │ │ │ │ - subseq sp, fp, r8, lsl ip │ │ │ │ - subseq sp, fp, r4, lsl #18 │ │ │ │ - subseq sl, r9, r8, asr r7 │ │ │ │ - ldrsheq sp, [fp], #-168 @ 0xffffff58 │ │ │ │ - @ instruction: 0x005bd898 │ │ │ │ - subseq sl, r9, sl, ror #13 │ │ │ │ + subseq sp, fp, lr, asr #23 │ │ │ │ + subseq sl, r9, r2, lsr #20 │ │ │ │ + ldrsbeq sp, [fp], #-162 @ 0xffffff5e │ │ │ │ + subseq sl, r9, r6, lsr #18 │ │ │ │ + subseq sp, fp, r0, lsr #24 │ │ │ │ + subseq sp, fp, ip, lsl #18 │ │ │ │ + subseq sl, r9, r0, ror #14 │ │ │ │ + subseq sp, fp, r0, lsl #22 │ │ │ │ + subseq sp, fp, r0, lsr #17 │ │ │ │ + ldrsheq sl, [r9], #-98 @ 0xffffff9e │ │ │ │ @ instruction: 0xf64048ca │ │ │ │ ldrbtmi r5, [r8], #-391 @ 0xfffffe79 │ │ │ │ @ instruction: 0xf5cc300c │ │ │ │ stmiami r8, {r0, r2, r3, r4, r7, r9, fp, ip, sp, lr, pc}^ │ │ │ │ mvnscc pc, pc, asr #32 │ │ │ │ @ instruction: 0xf5cc4478 │ │ │ │ @ instruction: 0xe7d5fb57 │ │ │ │ @@ -581959,62 +581959,62 @@ │ │ │ │ cmnppl pc, r0, asr #12 @ p-variant is OBSOLETE │ │ │ │ andcc r4, ip, r8, ror r4 │ │ │ │ @ instruction: 0xf916f5cc │ │ │ │ @ instruction: 0x46214832 │ │ │ │ @ instruction: 0xf5cc4478 │ │ │ │ @ instruction: 0xf7fef9d1 │ │ │ │ svclt 0x0000b985 │ │ │ │ - subseq sp, fp, r6, asr #16 │ │ │ │ - @ instruction: 0x0059a698 │ │ │ │ - subseq sp, fp, sl, lsr #16 │ │ │ │ - subseq sl, r9, ip, ror r6 │ │ │ │ - subseq sp, fp, lr, lsl #16 │ │ │ │ - subseq sl, r9, r2, ror #12 │ │ │ │ - ldrsheq sp, [fp], #-114 @ 0xffffff8e │ │ │ │ - subseq sl, r9, r4, asr #12 │ │ │ │ - subseq sp, fp, r2, asr #15 │ │ │ │ - subseq sl, r9, r6, lsl r6 │ │ │ │ - subseq sp, fp, sl, lsl #15 │ │ │ │ - ldrsbeq sl, [r9], #-94 @ 0xffffffa2 │ │ │ │ - subseq sp, fp, ip, asr #14 │ │ │ │ - subseq sl, r9, r0, lsr #11 │ │ │ │ - subseq sp, fp, ip, lsr #14 │ │ │ │ - subseq sl, r9, r0, lsl #11 │ │ │ │ - subseq sp, fp, r4, lsl r7 │ │ │ │ - subseq sl, r9, r8, ror #10 │ │ │ │ - ldrsheq sp, [fp], #-104 @ 0xffffff98 │ │ │ │ - subseq sl, r9, sl, asr #10 │ │ │ │ - ldrsbeq sp, [fp], #-106 @ 0xffffff96 │ │ │ │ - subseq sl, r9, ip, lsr #10 │ │ │ │ - ldrheq sp, [fp], #-106 @ 0xffffff96 │ │ │ │ - subseq sl, r9, lr, lsl #10 │ │ │ │ - subseq sp, fp, r0, lsr #13 │ │ │ │ - ldrsheq sl, [r9], #-66 @ 0xffffffbe │ │ │ │ - subseq sp, fp, r4, lsl #13 │ │ │ │ - ldrsbeq sl, [r9], #-70 @ 0xffffffba │ │ │ │ - subseq sp, fp, r8, ror #12 │ │ │ │ - ldrheq sl, [r9], #-74 @ 0xffffffb6 │ │ │ │ - subseq sp, fp, ip, asr #12 │ │ │ │ - @ instruction: 0x0059a49e │ │ │ │ - subseq sp, fp, r0, lsr r6 │ │ │ │ - subseq sl, r9, r2, lsl #9 │ │ │ │ - subseq sp, fp, r2, lsl r6 │ │ │ │ - subseq sl, r9, r4, ror #8 │ │ │ │ - ldrsheq sp, [fp], #-84 @ 0xffffffac │ │ │ │ - subseq sl, r9, r6, asr #8 │ │ │ │ - ldrsbeq sp, [fp], #-86 @ 0xffffffaa │ │ │ │ - subseq sl, r9, r8, lsr #8 │ │ │ │ - ldrheq sp, [fp], #-88 @ 0xffffffa8 │ │ │ │ - subseq sl, r9, ip, lsl #8 │ │ │ │ - @ instruction: 0x005bd59c │ │ │ │ - subseq sl, r9, lr, ror #7 │ │ │ │ - subseq sp, fp, r4, ror r5 │ │ │ │ - subseq sl, r9, r6, asr #7 │ │ │ │ - subseq sp, fp, r8, lsr r5 │ │ │ │ - subseq sl, r9, ip, lsl #7 │ │ │ │ + subseq sp, fp, lr, asr #16 │ │ │ │ + subseq sl, r9, r0, lsr #13 │ │ │ │ + subseq sp, fp, r2, lsr r8 │ │ │ │ + subseq sl, r9, r4, lsl #13 │ │ │ │ + subseq sp, fp, r6, lsl r8 │ │ │ │ + subseq sl, r9, sl, ror #12 │ │ │ │ + ldrsheq sp, [fp], #-122 @ 0xffffff86 │ │ │ │ + subseq sl, r9, ip, asr #12 │ │ │ │ + subseq sp, fp, sl, asr #15 │ │ │ │ + subseq sl, r9, lr, lsl r6 │ │ │ │ + @ instruction: 0x005bd792 │ │ │ │ + subseq sl, r9, r6, ror #11 │ │ │ │ + subseq sp, fp, r4, asr r7 │ │ │ │ + subseq sl, r9, r8, lsr #11 │ │ │ │ + subseq sp, fp, r4, lsr r7 │ │ │ │ + subseq sl, r9, r8, lsl #11 │ │ │ │ + subseq sp, fp, ip, lsl r7 │ │ │ │ + subseq sl, r9, r0, ror r5 │ │ │ │ + subseq sp, fp, r0, lsl #14 │ │ │ │ + subseq sl, r9, r2, asr r5 │ │ │ │ + subseq sp, fp, r2, ror #13 │ │ │ │ + subseq sl, r9, r4, lsr r5 │ │ │ │ + subseq sp, fp, r2, asr #13 │ │ │ │ + subseq sl, r9, r6, lsl r5 │ │ │ │ + subseq sp, fp, r8, lsr #13 │ │ │ │ + ldrsheq sl, [r9], #-74 @ 0xffffffb6 │ │ │ │ + subseq sp, fp, ip, lsl #13 │ │ │ │ + ldrsbeq sl, [r9], #-78 @ 0xffffffb2 │ │ │ │ + subseq sp, fp, r0, ror r6 │ │ │ │ + subseq sl, r9, r2, asr #9 │ │ │ │ + subseq sp, fp, r4, asr r6 │ │ │ │ + subseq sl, r9, r6, lsr #9 │ │ │ │ + subseq sp, fp, r8, lsr r6 │ │ │ │ + subseq sl, r9, sl, lsl #9 │ │ │ │ + subseq sp, fp, sl, lsl r6 │ │ │ │ + subseq sl, r9, ip, ror #8 │ │ │ │ + ldrsheq sp, [fp], #-92 @ 0xffffffa4 │ │ │ │ + subseq sl, r9, lr, asr #8 │ │ │ │ + ldrsbeq sp, [fp], #-94 @ 0xffffffa2 │ │ │ │ + subseq sl, r9, r0, lsr r4 │ │ │ │ + subseq sp, fp, r0, asr #11 │ │ │ │ + subseq sl, r9, r4, lsl r4 │ │ │ │ + subseq sp, fp, r4, lsr #11 │ │ │ │ + ldrsheq sl, [r9], #-54 @ 0xffffffca │ │ │ │ + subseq sp, fp, ip, ror r5 │ │ │ │ + subseq sl, r9, lr, asr #7 │ │ │ │ + subseq sp, fp, r0, asr #10 │ │ │ │ + @ instruction: 0x0059a394 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x0048f8cc │ │ │ │ @ instruction: 0xf8dfb0a5 │ │ │ │ @ instruction: 0xf8df4674 │ │ │ │ ldrbtmi r1, [ip], #-1652 @ 0xfffff98c │ │ │ │ @@ -582428,38 +582428,38 @@ │ │ │ │ @ instruction: 0xe69d6553 │ │ │ │ @ instruction: 0xf57f0792 │ │ │ │ @ instruction: 0xe695ae5c │ │ │ │ b ff0898d4 │ │ │ │ strhteq r2, [r5], #-238 @ 0xffffff12 │ │ │ │ @ instruction: 0x000011b8 │ │ │ │ rsbeq r2, r5, r4, lsl #29 │ │ │ │ - subseq sp, fp, r8, ror #10 │ │ │ │ - subseq sp, fp, r2, lsl r3 │ │ │ │ - subseq sl, r9, r2, ror #2 │ │ │ │ - subseq sp, fp, ip, ror #5 │ │ │ │ - subseq sl, r9, lr, lsr r1 │ │ │ │ - subseq sp, fp, r8, ror #9 │ │ │ │ - subseq sp, fp, r4, asr r2 │ │ │ │ - subseq sl, r9, r6, lsr #1 │ │ │ │ - subseq sp, fp, sl, lsr #3 │ │ │ │ - ldrsheq r9, [r9], #-254 @ 0xffffff02 │ │ │ │ - ldrsbeq sp, [fp], #-2 │ │ │ │ - subseq r9, r9, r6, lsr #30 │ │ │ │ - ldrheq ip, [fp], #-252 @ 0xffffff04 │ │ │ │ - subseq r9, r9, r0, lsl lr │ │ │ │ - subseq ip, fp, r4, ror #29 │ │ │ │ - subseq r9, r9, r8, lsr sp │ │ │ │ - ldrheq ip, [fp], #-224 @ 0xffffff20 │ │ │ │ - subseq r9, r9, r4, lsl #26 │ │ │ │ - subseq ip, fp, r4, lsl #29 │ │ │ │ - ldrsbeq r9, [r9], #-200 @ 0xffffff38 │ │ │ │ - subseq ip, fp, r8, ror #28 │ │ │ │ - ldrheq r9, [r9], #-202 @ 0xffffff36 │ │ │ │ - subseq ip, fp, r4, lsl #28 │ │ │ │ - subseq r9, r9, r8, asr ip │ │ │ │ + subseq sp, fp, r0, ror r5 │ │ │ │ + subseq sp, fp, sl, lsl r3 │ │ │ │ + subseq sl, r9, sl, ror #2 │ │ │ │ + ldrsheq sp, [fp], #-36 @ 0xffffffdc │ │ │ │ + subseq sl, r9, r6, asr #2 │ │ │ │ + ldrsheq sp, [fp], #-64 @ 0xffffffc0 │ │ │ │ + subseq sp, fp, ip, asr r2 │ │ │ │ + subseq sl, r9, lr, lsr #1 │ │ │ │ + ldrheq sp, [fp], #-18 @ 0xffffffee │ │ │ │ + subseq sl, r9, r6 │ │ │ │ + ldrsbeq sp, [fp], #-10 │ │ │ │ + subseq r9, r9, lr, lsr #30 │ │ │ │ + subseq ip, fp, r4, asr #31 │ │ │ │ + subseq r9, r9, r8, lsl lr │ │ │ │ + subseq ip, fp, ip, ror #29 │ │ │ │ + subseq r9, r9, r0, asr #26 │ │ │ │ + ldrheq ip, [fp], #-232 @ 0xffffff18 │ │ │ │ + subseq r9, r9, ip, lsl #26 │ │ │ │ + subseq ip, fp, ip, lsl #29 │ │ │ │ + subseq r9, r9, r0, ror #25 │ │ │ │ + subseq ip, fp, r0, ror lr │ │ │ │ + subseq r9, r9, r2, asr #25 │ │ │ │ + subseq ip, fp, ip, lsl #28 │ │ │ │ + subseq r9, r9, r0, ror #24 │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl feda3434 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fb0 │ │ │ │ addlt r2, pc, r8, lsl #11 │ │ │ │ strcc pc, [r4, #2271] @ 0x8df │ │ │ │ ldrbtmi r4, [sl], #-1542 @ 0xfffff9fa │ │ │ │ @@ -582811,100 +582811,100 @@ │ │ │ │ ldr pc, [r8, #2867]! @ 0xb33 │ │ │ │ andhi pc, r0, pc, lsr #7 │ │ │ │ ... │ │ │ │ bl 95d474 │ │ │ │ svccc 0x001a36e2 │ │ │ │ rsbeq r2, r5, sl, asr #15 │ │ │ │ @ instruction: 0x000011b8 │ │ │ │ - subseq ip, fp, r4, ror pc │ │ │ │ + subseq ip, fp, ip, ror pc │ │ │ │ @ instruction: 0xffffa55f │ │ │ │ @ instruction: 0xfffff8b1 │ │ │ │ - subseq ip, fp, lr, ror pc │ │ │ │ - subseq ip, fp, r0, ror #25 │ │ │ │ + subseq ip, fp, r6, lsl #31 │ │ │ │ + subseq ip, fp, r8, ror #25 │ │ │ │ @ instruction: 0xffffa477 │ │ │ │ andeq r0, r0, r3, ror #12 │ │ │ │ @ instruction: 0xffffa3c3 │ │ │ │ @ instruction: 0xffffb14f │ │ │ │ @ instruction: 0xffffd47f │ │ │ │ @ instruction: 0xffffb643 │ │ │ │ - @ instruction: 0x005bcf9e │ │ │ │ - subseq ip, fp, lr, asr #30 │ │ │ │ - subseq ip, fp, sl, lsl #25 │ │ │ │ - ldrsbeq r9, [r9], #-172 @ 0xffffff54 │ │ │ │ + subseq ip, fp, r6, lsr #31 │ │ │ │ + subseq ip, fp, r6, asr pc │ │ │ │ + @ instruction: 0x005bcc92 │ │ │ │ + subseq r9, r9, r4, ror #21 │ │ │ │ rsbeq r2, r5, r6, ror #13 │ │ │ │ - subseq ip, fp, lr, asr #24 │ │ │ │ - subseq r9, r9, r0, lsr #21 │ │ │ │ - subseq ip, fp, lr, lsr pc │ │ │ │ - subseq ip, fp, r4, ror #30 │ │ │ │ - subseq ip, fp, r8, ror #30 │ │ │ │ - @ instruction: 0x005bcf96 │ │ │ │ - subseq ip, fp, r8, ror #23 │ │ │ │ - subseq r9, r9, sl, lsr sl │ │ │ │ - subseq ip, fp, sl, asr #23 │ │ │ │ - subseq r9, r9, ip, lsl sl │ │ │ │ - subseq ip, fp, r8, asr pc │ │ │ │ - ldrheq ip, [fp], #-242 @ 0xffffff0e │ │ │ │ - subseq ip, fp, lr, lsr #31 │ │ │ │ - subseq ip, fp, ip, ror #31 │ │ │ │ - subseq ip, fp, r4, ror #22 │ │ │ │ - ldrheq r9, [r9], #-150 @ 0xffffff6a │ │ │ │ - subseq ip, fp, r6, asr #22 │ │ │ │ - @ instruction: 0x0059999a │ │ │ │ - subseq ip, fp, ip, ror #31 │ │ │ │ - subseq ip, fp, lr, lsr #31 │ │ │ │ - subseq ip, fp, r2, lsl #22 │ │ │ │ - subseq r9, r9, r6, asr r9 │ │ │ │ - ldrsheq ip, [fp], #-244 @ 0xffffff0c │ │ │ │ + subseq ip, fp, r6, asr ip │ │ │ │ + subseq r9, r9, r8, lsr #21 │ │ │ │ + subseq ip, fp, r6, asr #30 │ │ │ │ + subseq ip, fp, ip, ror #30 │ │ │ │ + subseq ip, fp, r0, ror pc │ │ │ │ + @ instruction: 0x005bcf9e │ │ │ │ + ldrsheq ip, [fp], #-176 @ 0xffffff50 │ │ │ │ + subseq r9, r9, r2, asr #20 │ │ │ │ + ldrsbeq ip, [fp], #-178 @ 0xffffff4e │ │ │ │ + subseq r9, r9, r4, lsr #20 │ │ │ │ + subseq ip, fp, r0, ror #30 │ │ │ │ ldrheq ip, [fp], #-250 @ 0xffffff06 │ │ │ │ - ldrheq ip, [fp], #-174 @ 0xffffff52 │ │ │ │ - subseq r9, r9, r2, lsl r9 │ │ │ │ - subseq ip, fp, r0, lsr #21 │ │ │ │ - ldrsheq r9, [r9], #-130 @ 0xffffff7e │ │ │ │ - ldrsbeq ip, [fp], #-240 @ 0xffffff10 │ │ │ │ - subseq ip, fp, r2, lsr #31 │ │ │ │ - subseq ip, fp, ip, asr sl │ │ │ │ - ldrheq r9, [r9], #-128 @ 0xffffff80 │ │ │ │ + ldrheq ip, [fp], #-246 @ 0xffffff0a │ │ │ │ + ldrsheq ip, [fp], #-244 @ 0xffffff0c │ │ │ │ + subseq ip, fp, ip, ror #22 │ │ │ │ + ldrheq r9, [r9], #-158 @ 0xffffff62 │ │ │ │ + subseq ip, fp, lr, asr #22 │ │ │ │ + subseq r9, r9, r2, lsr #19 │ │ │ │ + ldrsheq ip, [fp], #-244 @ 0xffffff0c │ │ │ │ + ldrheq ip, [fp], #-246 @ 0xffffff0a │ │ │ │ + subseq ip, fp, sl, lsl #22 │ │ │ │ + subseq r9, r9, lr, asr r9 │ │ │ │ + ldrsheq ip, [fp], #-252 @ 0xffffff04 │ │ │ │ + subseq ip, fp, r2, asr #31 │ │ │ │ + subseq ip, fp, r6, asr #21 │ │ │ │ + subseq r9, r9, sl, lsl r9 │ │ │ │ + subseq ip, fp, r8, lsr #21 │ │ │ │ + ldrsheq r9, [r9], #-138 @ 0xffffff76 │ │ │ │ + ldrsbeq ip, [fp], #-248 @ 0xffffff08 │ │ │ │ + subseq ip, fp, sl, lsr #31 │ │ │ │ + subseq ip, fp, r4, ror #20 │ │ │ │ + ldrheq r9, [r9], #-136 @ 0xffffff78 │ │ │ │ + ldrsheq ip, [fp], #-248 @ 0xffffff08 │ │ │ │ + subseq ip, fp, r0, lsr #31 │ │ │ │ + subseq ip, fp, r8, lsl sl │ │ │ │ + subseq r9, r9, ip, ror #16 │ │ │ │ + ldrsbeq ip, [fp], #-242 @ 0xffffff0e │ │ │ │ + subseq sp, fp, r0, lsl r0 │ │ │ │ + subseq ip, fp, lr, asr #19 │ │ │ │ + subseq r9, r9, r2, lsr #16 │ │ │ │ + subseq sp, fp, lr, ror r0 │ │ │ │ ldrsheq ip, [fp], #-240 @ 0xffffff10 │ │ │ │ - @ instruction: 0x005bcf98 │ │ │ │ - subseq ip, fp, r0, lsl sl │ │ │ │ - subseq r9, r9, r4, ror #16 │ │ │ │ - subseq ip, fp, sl, asr #31 │ │ │ │ - subseq sp, fp, r8 │ │ │ │ - subseq ip, fp, r6, asr #19 │ │ │ │ - subseq r9, r9, sl, lsl r8 │ │ │ │ - subseq sp, fp, r6, ror r0 │ │ │ │ - subseq ip, fp, r8, ror #31 │ │ │ │ - subseq ip, fp, r0, lsl #19 │ │ │ │ - ldrsbeq r9, [r9], #-116 @ 0xffffff8c │ │ │ │ - subseq sp, fp, r6, lsl #1 │ │ │ │ - subseq sp, fp, r4, asr #32 │ │ │ │ - subseq ip, fp, sl, lsr r9 │ │ │ │ - subseq r9, r9, lr, lsl #15 │ │ │ │ - subseq sp, fp, ip, rrx │ │ │ │ - @ instruction: 0x005bd096 │ │ │ │ - subseq ip, fp, r0, lsl #18 │ │ │ │ - subseq r9, r9, r4, asr r7 │ │ │ │ - subseq sp, fp, r0, lsl #1 │ │ │ │ - subseq sp, fp, r6, asr #1 │ │ │ │ - subseq ip, fp, r6, asr #17 │ │ │ │ - subseq r9, r9, sl, lsl r7 │ │ │ │ - ldrheq sp, [fp], #-10 │ │ │ │ - ldrsheq sp, [fp], #-4 │ │ │ │ - subseq ip, fp, ip, lsl #17 │ │ │ │ - subseq r9, r9, r0, ror #13 │ │ │ │ - ldrsbeq sp, [fp], #-14 │ │ │ │ - subseq sp, fp, r8, lsr #2 │ │ │ │ - subseq ip, fp, r2, asr r8 │ │ │ │ - subseq r9, r9, r6, lsr #13 │ │ │ │ + subseq ip, fp, r8, lsl #19 │ │ │ │ + ldrsbeq r9, [r9], #-124 @ 0xffffff84 │ │ │ │ + subseq sp, fp, lr, lsl #1 │ │ │ │ + subseq sp, fp, ip, asr #32 │ │ │ │ + subseq ip, fp, r2, asr #18 │ │ │ │ + @ instruction: 0x00599796 │ │ │ │ + subseq sp, fp, r4, ror r0 │ │ │ │ + @ instruction: 0x005bd09e │ │ │ │ + subseq ip, fp, r8, lsl #18 │ │ │ │ + subseq r9, r9, ip, asr r7 │ │ │ │ + subseq sp, fp, r8, lsl #1 │ │ │ │ + subseq sp, fp, lr, asr #1 │ │ │ │ + subseq ip, fp, lr, asr #17 │ │ │ │ + subseq r9, r9, r2, lsr #14 │ │ │ │ + subseq sp, fp, r2, asr #1 │ │ │ │ + ldrsheq sp, [fp], #-12 │ │ │ │ + @ instruction: 0x005bc894 │ │ │ │ + subseq r9, r9, r8, ror #13 │ │ │ │ + subseq sp, fp, r6, ror #1 │ │ │ │ + subseq sp, fp, r0, lsr r1 │ │ │ │ + subseq ip, fp, sl, asr r8 │ │ │ │ + subseq r9, r9, lr, lsr #13 │ │ │ │ @ instruction: 0xffff8ed7 │ │ │ │ @ instruction: 0xffff92b3 │ │ │ │ - subseq sp, fp, r6, lsl #2 │ │ │ │ - subseq sp, fp, r2, lsr #2 │ │ │ │ - ldrsheq ip, [fp], #-124 @ 0xffffff84 │ │ │ │ - subseq r9, r9, r0, asr r6 │ │ │ │ + subseq sp, fp, lr, lsl #2 │ │ │ │ + subseq sp, fp, sl, lsr #2 │ │ │ │ + subseq ip, fp, r4, lsl #16 │ │ │ │ + subseq r9, r9, r8, asr r6 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ bl feda3b2c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strdlt r0, [r3], r0 @ │ │ │ │ ldc2l 7, cr15, [sl], #-1020 @ 0xfffffc04 │ │ │ │ stmdacs r1, {r0, r1, r9, sl, lr} │ │ │ │ ldrmi sp, [r8], -r2, lsl #2 │ │ │ │ @@ -582914,16 +582914,16 @@ │ │ │ │ andcc r4, ip, r8, ror r4 │ │ │ │ @ instruction: 0xf9a0f5cb │ │ │ │ stmdbls r1, {r0, r2, fp, lr} │ │ │ │ @ instruction: 0xf5cb4478 │ │ │ │ blls 2cb2cc >::_M_default_append(unsigned int)@@Base+0x48708> │ │ │ │ andlt r4, r3, r8, lsl r6 │ │ │ │ svclt 0x0000bd00 │ │ │ │ - subseq ip, fp, ip, asr #12 │ │ │ │ - subseq r9, r9, r0, lsr #9 │ │ │ │ + subseq ip, fp, r4, asr r6 │ │ │ │ + subseq r9, r9, r8, lsr #9 │ │ │ │ andeq r0, r0, r0 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ blhi 587e34 │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x0038f8cc │ │ │ │ addslt r4, sp, r8, lsl #21 │ │ │ │ @@ -583062,16 +583062,16 @@ │ │ │ │ stmdahi r0, {r2, r3, r4, r7, r8, sl, ip, sp, lr} │ │ │ │ mrc2 4, 1, lr, cr7, cr12, {1} │ │ │ │ stmdahi r0, {r2, r3, r4, r7, r8, sl, ip, sp, lr} │ │ │ │ mrcvc 4, 1, lr, cr7, cr12, {1} │ │ │ │ rsbeq r2, r5, r0, lsl #1 │ │ │ │ @ instruction: 0x000011b8 │ │ │ │ ldrdeq r1, [r5], #-228 @ 0xffffff1c @ │ │ │ │ - subseq ip, fp, r8, lsr #26 │ │ │ │ - subseq r9, r9, r8, ror #4 │ │ │ │ + subseq ip, fp, r0, lsr sp │ │ │ │ + subseq r9, r9, r0, ror r2 │ │ │ │ mvnsmi lr, #737280 @ 0xb4000 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ blhi 688080 │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x0038f8cc │ │ │ │ @ instruction: 0x461d4ad9 │ │ │ │ @ instruction: 0xb09b4bd9 │ │ │ │ @@ -583367,21 +583367,21 @@ │ │ │ │ @ instruction: 0xf9a6f2d8 │ │ │ │ addcs r4, r5, #11264 @ 0x2c00 │ │ │ │ andls r4, r0, #51380224 @ 0x3100000 │ │ │ │ eorscs r4, r8, #2063597568 @ 0x7b000000 │ │ │ │ @ instruction: 0xffb6f5c7 │ │ │ │ andlt r4, r2, r0, lsr #12 │ │ │ │ svclt 0x0000bd70 │ │ │ │ - subseq ip, fp, sl, lsr #17 │ │ │ │ - subseq r8, r9, sl, ror #27 │ │ │ │ - @ instruction: 0x005bc892 │ │ │ │ - ldrsbeq r8, [r9], #-210 @ 0xffffff2e │ │ │ │ - subseq ip, fp, r2, ror #16 │ │ │ │ - subseq r8, r9, r2, lsr #27 │ │ │ │ - subseq ip, fp, r0, ror #16 │ │ │ │ + ldrheq ip, [fp], #-130 @ 0xffffff7e │ │ │ │ + ldrsheq r8, [r9], #-210 @ 0xffffff2e │ │ │ │ + @ instruction: 0x005bc89a │ │ │ │ + ldrsbeq r8, [r9], #-218 @ 0xffffff26 │ │ │ │ + subseq ip, fp, sl, ror #16 │ │ │ │ + subseq r8, r9, sl, lsr #27 │ │ │ │ + subseq ip, fp, r8, ror #16 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ blhi 508558 │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x0088f8cc │ │ │ │ @ instruction: 0xf8dfb08b │ │ │ │ @ instruction: 0xf8df15c0 │ │ │ │ @@ -583751,30 +583751,30 @@ │ │ │ │ ldrbtmi r9, [r8], #-2306 @ 0xfffff6fe │ │ │ │ blx ff80ad92 │ │ │ │ ldr r9, [r9, #-2818]! @ 0xfffff4fe │ │ │ │ stmda r0!, {r2, r6, r7, r8, sl, ip, sp, lr, pc}^ │ │ │ │ rsbeq r1, r5, r8, asr r9 │ │ │ │ @ instruction: 0x000011b8 │ │ │ │ rsbeq r1, r5, r8, lsr #18 │ │ │ │ - @ instruction: 0x005bc798 │ │ │ │ - subseq ip, fp, r8, asr r4 │ │ │ │ - subseq ip, fp, r4, asr #6 │ │ │ │ - subseq r8, r9, r4, lsl #17 │ │ │ │ - ldrsheq ip, [fp], #-38 @ 0xffffffda │ │ │ │ - subseq r8, r9, r6, lsr r8 │ │ │ │ - ldrsbeq ip, [fp], #-38 @ 0xffffffda │ │ │ │ - subseq r8, r9, r6, lsl r8 │ │ │ │ - ldrheq ip, [fp], #-38 @ 0xffffffda │ │ │ │ - ldrsheq r8, [r9], #-118 @ 0xffffff8a │ │ │ │ - @ instruction: 0x005bc296 │ │ │ │ - ldrsbeq r8, [r9], #-118 @ 0xffffff8a │ │ │ │ - subseq ip, fp, r6, ror r2 │ │ │ │ - ldrheq r8, [r9], #-118 @ 0xffffff8a │ │ │ │ - subseq ip, fp, r6, asr r2 │ │ │ │ - @ instruction: 0x00598796 │ │ │ │ + subseq ip, fp, r0, lsr #15 │ │ │ │ + subseq ip, fp, r0, ror #8 │ │ │ │ + subseq ip, fp, ip, asr #6 │ │ │ │ + subseq r8, r9, ip, lsl #17 │ │ │ │ + ldrsheq ip, [fp], #-46 @ 0xffffffd2 │ │ │ │ + subseq r8, r9, lr, lsr r8 │ │ │ │ + ldrsbeq ip, [fp], #-46 @ 0xffffffd2 │ │ │ │ + subseq r8, r9, lr, lsl r8 │ │ │ │ + ldrheq ip, [fp], #-46 @ 0xffffffd2 │ │ │ │ + ldrsheq r8, [r9], #-126 @ 0xffffff82 │ │ │ │ + @ instruction: 0x005bc29e │ │ │ │ + ldrsbeq r8, [r9], #-126 @ 0xffffff82 │ │ │ │ + subseq ip, fp, lr, ror r2 │ │ │ │ + ldrheq r8, [r9], #-126 @ 0xffffff82 │ │ │ │ + subseq ip, fp, lr, asr r2 │ │ │ │ + @ instruction: 0x0059879e │ │ │ │ bcs 2e7928 >::_M_default_append(unsigned int)@@Base+0x64d64> │ │ │ │ andcs sp, r1, #2 │ │ │ │ @ instruction: 0x47704610 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ blhi 588b88 │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ @@ -584032,23 +584032,23 @@ │ │ │ │ @ instruction: 0xf5ca000c │ │ │ │ stmdals r3, {r0, r2, r5, r6, r7, fp, ip, sp, lr, pc} │ │ │ │ mvnscc pc, pc, asr #32 │ │ │ │ @ instruction: 0xf9a0f5ca │ │ │ │ rscscc pc, pc, #79 @ 0x4f │ │ │ │ svclt 0x0000e74e │ │ │ │ ... │ │ │ │ - subseq ip, fp, ip, lsr #32 │ │ │ │ - subseq fp, fp, r8, asr #30 │ │ │ │ - subseq r8, r9, r8, lsl #9 │ │ │ │ - subseq fp, fp, ip, lsr #30 │ │ │ │ - subseq r8, r9, ip, ror #8 │ │ │ │ - subseq fp, fp, r0, lsr lr │ │ │ │ - subseq r8, r9, r0, ror r3 │ │ │ │ - subseq fp, fp, r8, lsl #28 │ │ │ │ - subseq r8, r9, r4, asr #6 │ │ │ │ + subseq ip, fp, r4, lsr r0 │ │ │ │ + subseq fp, fp, r0, asr pc │ │ │ │ + @ instruction: 0x00598490 │ │ │ │ + subseq fp, fp, r4, lsr pc │ │ │ │ + subseq r8, r9, r4, ror r4 │ │ │ │ + subseq fp, fp, r8, lsr lr │ │ │ │ + subseq r8, r9, r8, ror r3 │ │ │ │ + subseq fp, fp, r0, lsl lr │ │ │ │ + subseq r8, r9, ip, asr #6 │ │ │ │ stccs 8, cr6, [r2, #-532] @ 0xfffffdec │ │ │ │ mrcge 4, 1, APSR_nzcv, cr3, cr15, {3} │ │ │ │ @ instruction: 0xf7469203 │ │ │ │ bls 34ca4c >::_M_default_append(unsigned int)@@Base+0xc9e88> │ │ │ │ andcc lr, r0, #3440640 @ 0x348000 │ │ │ │ ldmib r1, {r0, r4, r8, fp, sp, lr}^ │ │ │ │ strmi r2, [r9], r0, lsl #2 │ │ │ │ @@ -584214,25 +584214,25 @@ │ │ │ │ andhi pc, r0, pc, lsr #7 │ │ │ │ stmdahi r0, {r2, r3, r4, r7, r8, sl, ip, sp, lr} │ │ │ │ mrcvc 4, 1, lr, cr7, cr12, {1} │ │ │ │ stmdahi r0, {r2, r3, r4, r7, r8, sl, ip, sp, lr} │ │ │ │ mrc2 4, 1, lr, cr7, cr12, {1} │ │ │ │ rsbeq r0, r5, lr, lsl #29 │ │ │ │ @ instruction: 0x000011b8 │ │ │ │ - subseq fp, fp, lr, lsr #24 │ │ │ │ - subseq r8, r9, lr, ror #2 │ │ │ │ - subseq fp, fp, r4, lsl ip │ │ │ │ - subseq r8, r9, r4, asr r1 │ │ │ │ + subseq fp, fp, r6, lsr ip │ │ │ │ + subseq r8, r9, r6, ror r1 │ │ │ │ + subseq fp, fp, ip, lsl ip │ │ │ │ + subseq r8, r9, ip, asr r1 │ │ │ │ rsbeq r0, r5, r2, ror #26 │ │ │ │ - subseq fp, fp, r4, asr fp │ │ │ │ - @ instruction: 0x00598094 │ │ │ │ - subseq fp, fp, sl, lsr fp │ │ │ │ - subseq r8, r9, sl, ror r0 │ │ │ │ - subseq fp, fp, r0, lsr #22 │ │ │ │ - subseq r8, r9, r0, rrx │ │ │ │ + subseq fp, fp, ip, asr fp │ │ │ │ + @ instruction: 0x0059809c │ │ │ │ + subseq fp, fp, r2, asr #22 │ │ │ │ + subseq r8, r9, r2, lsl #1 │ │ │ │ + subseq fp, fp, r8, lsr #22 │ │ │ │ + subseq r8, r9, r8, rrx │ │ │ │ @ instruction: 0xf2db4630 │ │ │ │ blge b0cf8c │ │ │ │ ldc 6, cr4, [r9, #96] @ 0x60 │ │ │ │ vldr d3, [r9, #208] @ 0xd0 │ │ │ │ vldr d4, [sp, #216] @ 0xd8 │ │ │ │ vldr d1, [sp, #136] @ 0x88 │ │ │ │ movwls r2, #39716 @ 0x9b24 │ │ │ │ @@ -584471,21 +584471,21 @@ │ │ │ │ @ instruction: 0xf5c94478 │ │ │ │ ldrb pc, [r1, #-3637]! @ 0xfffff1cb @ │ │ │ │ stmdahi r0, {r2, r3, r4, r7, r8, sl, ip, sp, lr} │ │ │ │ mrcvc 4, 1, lr, cr7, cr12, {1} │ │ │ │ stmdahi r0, {r2, r3, r4, r7, r8, sl, ip, sp, lr} │ │ │ │ mrc2 4, 1, lr, cr7, cr12, {1} │ │ │ │ ... │ │ │ │ - ldrsbeq fp, [fp], #-124 @ 0xffffff84 │ │ │ │ - subseq fp, fp, r6, asr #14 │ │ │ │ - subseq r7, r9, r6, lsl #25 │ │ │ │ - subseq fp, fp, lr, lsr #14 │ │ │ │ - subseq r7, r9, lr, ror #24 │ │ │ │ - subseq fp, fp, r4, lsl r7 │ │ │ │ - subseq r7, r9, r4, asr ip │ │ │ │ + subseq fp, fp, r4, ror #15 │ │ │ │ + subseq fp, fp, lr, asr #14 │ │ │ │ + subseq r7, r9, lr, lsl #25 │ │ │ │ + subseq fp, fp, r6, lsr r7 │ │ │ │ + subseq r7, r9, r6, ror ip │ │ │ │ + subseq fp, fp, ip, lsl r7 │ │ │ │ + subseq r7, r9, ip, asr ip │ │ │ │ @ instruction: 0xf2db4630 │ │ │ │ blge b0cb94 │ │ │ │ blmi 1009850 │ │ │ │ ldc 6, cr4, [r9, #96] @ 0x60 │ │ │ │ vldr d3, [sp, #208] @ 0xd0 │ │ │ │ vldr d1, [sp, #136] @ 0x88 │ │ │ │ movwls r2, #39716 @ 0x9b24 │ │ │ │ @@ -584818,15 +584818,15 @@ │ │ │ │ @ instruction: 0xf183fab3 │ │ │ │ @ instruction: 0xeef1ab20 │ │ │ │ movwls pc, #2576 @ 0xa10 @ │ │ │ │ cmpne r1, pc, asr #20 │ │ │ │ svclt 0x00b4ab1c │ │ │ │ blcc 144a1ec │ │ │ │ blcc 130a1f0 │ │ │ │ - blcs 889da8 │ │ │ │ + blcs 889da8 │ │ │ │ blcs ff34a208 │ │ │ │ blx 68a300 │ │ │ │ mrc 15, 5, fp, cr0, cr8, {5} │ │ │ │ @ instruction: 0xf7ea3b42 │ │ │ │ @ instruction: 0xf8daf95d │ │ │ │ blcs 25a74c │ │ │ │ ldc 0, cr13, [sp, #500] @ 0x1f4 │ │ │ │ @@ -584999,29 +584999,29 @@ │ │ │ │ blvc 60a060 │ │ │ │ blvs 68a064 │ │ │ │ blcc 70a068 │ │ │ │ blmi 78a06c │ │ │ │ strbt r9, [r5], sl, asr #6 │ │ │ │ andeq r0, r0, r0 │ │ │ │ andhi r0, r0, r0 │ │ │ │ - subseq fp, fp, lr, lsr r6 │ │ │ │ - subseq r7, r9, ip, ror fp │ │ │ │ - subseq fp, fp, r2, lsl #12 │ │ │ │ - subseq r7, r9, r0, asr #22 │ │ │ │ - subseq fp, fp, sl, ror #9 │ │ │ │ - subseq fp, fp, r2, ror #8 │ │ │ │ - subseq r7, r9, r0, lsr #19 │ │ │ │ - subseq fp, fp, r6, asr #8 │ │ │ │ - subseq r7, r9, r4, lsl #19 │ │ │ │ - subseq fp, fp, lr, ror r2 │ │ │ │ - ldrheq r7, [r9], #-126 @ 0xffffff82 │ │ │ │ - ldrsheq fp, [fp], #-24 @ 0xffffffe8 │ │ │ │ - subseq r7, r9, r8, lsr r7 │ │ │ │ - subseq fp, fp, r4, lsr #2 │ │ │ │ - subseq r7, r9, r4, ror #12 │ │ │ │ + subseq fp, fp, r6, asr #12 │ │ │ │ + subseq r7, r9, r4, lsl #23 │ │ │ │ + subseq fp, fp, sl, lsl #12 │ │ │ │ + subseq r7, r9, r8, asr #22 │ │ │ │ + ldrsheq fp, [fp], #-66 @ 0xffffffbe │ │ │ │ + subseq fp, fp, sl, ror #8 │ │ │ │ + subseq r7, r9, r8, lsr #19 │ │ │ │ + subseq fp, fp, lr, asr #8 │ │ │ │ + subseq r7, r9, ip, lsl #19 │ │ │ │ + subseq fp, fp, r6, lsl #5 │ │ │ │ + subseq r7, r9, r6, asr #15 │ │ │ │ + subseq fp, fp, r0, lsl #4 │ │ │ │ + subseq r7, r9, r0, asr #14 │ │ │ │ + subseq fp, fp, ip, lsr #2 │ │ │ │ + subseq r7, r9, ip, ror #12 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl feda5c48 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fc8 │ │ │ │ strhlt ip, [fp], ip @ │ │ │ │ tstcs r4, lr, lsr #22 │ │ │ │ ldrbtmi r4, [ip], #2606 @ 0xa2e │ │ │ │ @@ -585069,25 +585069,25 @@ │ │ │ │ @ instruction: 0xf5c94629 │ │ │ │ ldrb pc, [r8, r7, lsl #19] @ │ │ │ │ cdp 5, 1, cr15, cr2, cr2, {6} │ │ │ │ strhteq pc, [r4], #-246 @ 0xffffff0a @ │ │ │ │ @ instruction: 0xffffe4e7 │ │ │ │ @ instruction: 0xffffec57 │ │ │ │ @ instruction: 0x000011b8 │ │ │ │ - subseq sl, fp, r4, lsr #29 │ │ │ │ - subseq sl, fp, lr, asr #29 │ │ │ │ + subseq sl, fp, ip, lsr #29 │ │ │ │ + ldrsbeq sl, [fp], #-230 @ 0xffffff1a │ │ │ │ @ instruction: 0xffffffa9 │ │ │ │ @ instruction: 0xffffe539 │ │ │ │ @ instruction: 0xffffe5f5 │ │ │ │ @ instruction: 0xfffff0bd │ │ │ │ @ instruction: 0xffffe111 │ │ │ │ @ instruction: 0xffffdebf │ │ │ │ rsbeq pc, r4, r2, asr pc @ │ │ │ │ - ldrsbeq sl, [fp], #-210 @ 0xffffff2e │ │ │ │ - subseq r7, r9, r0, lsl r3 │ │ │ │ + ldrsbeq sl, [fp], #-218 @ 0xffffff26 │ │ │ │ + subseq r7, r9, r8, lsl r3 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ bl feda5d50 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fd0 │ │ │ │ addlt lr, sl, ip, lsr #1 │ │ │ │ tstcs r4, sl, lsr #22 │ │ │ │ ldrbtmi r4, [lr], #2602 @ 0xa2a │ │ │ │ @@ -585131,25 +585131,25 @@ │ │ │ │ @ instruction: 0xf90cf5c9 │ │ │ │ strb r9, [r3, r7, lsl #20]! │ │ │ │ ldc 5, cr15, [r6, #776] @ 0x308 │ │ │ │ rsbeq pc, r4, lr, lsr #29 │ │ │ │ @ instruction: 0xffffe3dd │ │ │ │ @ instruction: 0xffffeb4d │ │ │ │ @ instruction: 0x000011b8 │ │ │ │ - @ instruction: 0x005bad9a │ │ │ │ - subseq sl, fp, r4, asr #27 │ │ │ │ + subseq sl, fp, r2, lsr #27 │ │ │ │ + subseq sl, fp, ip, asr #27 │ │ │ │ @ instruction: 0xfffffe9b │ │ │ │ @ instruction: 0xffffe429 │ │ │ │ @ instruction: 0xffffefaf │ │ │ │ @ instruction: 0xffffe003 │ │ │ │ @ instruction: 0xffffddb3 │ │ │ │ @ instruction: 0xffffe4d1 │ │ │ │ rsbeq pc, r4, r4, asr #28 │ │ │ │ - subseq sl, fp, r2, asr #25 │ │ │ │ - subseq r7, r9, r2, lsl #4 │ │ │ │ + subseq sl, fp, sl, asr #25 │ │ │ │ + subseq r7, r9, sl, lsl #4 │ │ │ │ andeq r0, r0, r0 │ │ │ │ ldrbmi lr, [r0, sp, lsr #18]! │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ blhi 30a104 >::_M_default_append(unsigned int)@@Base+0x87540> │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d8f8cc │ │ │ │ ldrdge pc, [r0], -r2 │ │ │ │ @@ -585321,32 +585321,32 @@ │ │ │ │ ldrbtmi r6, [r8], #-392 @ 0xfffffe78 │ │ │ │ @ instruction: 0xf5c8300c │ │ │ │ stmdami r8, {r0, r2, r3, r6, r7, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ ldrbtmi r4, [r8], #-1569 @ 0xfffff9df │ │ │ │ @ instruction: 0xff88f5c8 │ │ │ │ andlt r4, r3, r0, lsr #12 │ │ │ │ mvnshi lr, #12386304 @ 0xbd0000 │ │ │ │ - subseq sl, fp, lr, lsr #23 │ │ │ │ - subseq r7, r9, r6, asr #32 │ │ │ │ - subseq sl, fp, sl, ror fp │ │ │ │ - subseq sl, fp, r2, ror #20 │ │ │ │ - ldrsheq r6, [r9], #-234 @ 0xffffff16 │ │ │ │ + ldrheq sl, [fp], #-182 @ 0xffffff4a │ │ │ │ + subseq r7, r9, lr, asr #32 │ │ │ │ + subseq sl, fp, r2, lsl #23 │ │ │ │ + subseq sl, fp, sl, ror #20 │ │ │ │ + subseq r6, r9, r2, lsl #30 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ bl feda6128 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r5, r8, ror #31 │ │ │ │ vsubl.s16 , d6, d3 │ │ │ │ blmi 40d82c │ │ │ │ stcvs 4, cr15, [r5], {79} @ 0x4f │ │ │ │ andscs r9, r0, #49152 @ 0xc000 │ │ │ │ @ instruction: 0xf8cd447b │ │ │ │ @ instruction: 0xf5c6c000 │ │ │ │ andcs pc, r1, fp, asr #16 │ │ │ │ stclt 0, cr11, [r0, #-20] @ 0xffffffec │ │ │ │ - subseq sl, fp, r4, lsr sl │ │ │ │ + subseq sl, fp, ip, lsr sl │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ blhi 68a414 │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ cdpeq 8, 15, cr15, cr0, cr12, {6} │ │ │ │ ldrtpl pc, [r0], #-2271 @ 0xfffff721 @ │ │ │ │ strmi fp, [ip], -fp, lsr #1 │ │ │ │ @@ -585406,15 +585406,15 @@ │ │ │ │ blls ff6ca6c4 │ │ │ │ ldc 3, cr2, [pc, #4] @ 24f050 │ │ │ │ eorcs r7, r0, #215040 @ 0x34800 │ │ │ │ andcc pc, r0, r9, asr #17 │ │ │ │ stmdage r0!, {r8, sp} │ │ │ │ blls 78a690 │ │ │ │ blls 80a694 │ │ │ │ - blls 88a698 │ │ │ │ + blls 88a698 │ │ │ │ blls 90a69c │ │ │ │ blls 98a6a0 │ │ │ │ blls a0a6a4 │ │ │ │ blvc 70a6a8 │ │ │ │ stmia r6, {r0, r1, r6, r7, r8, sl, ip, sp, lr, pc}^ │ │ │ │ bcs 269504 │ │ │ │ strls fp, [r2, -r1, asr #31] │ │ │ │ @@ -585612,19 +585612,19 @@ │ │ │ │ @ instruction: 0x465b8018 │ │ │ │ stmdbeq r0, {r0, r1, r2, r3, r6, ip, sp, lr, pc} │ │ │ │ @ instruction: 0x468b46b0 │ │ │ │ svclt 0x0000e01b │ │ │ │ ... │ │ │ │ mlseq r4, ip, sl, pc @ │ │ │ │ @ instruction: 0x000011b8 │ │ │ │ - subseq sl, fp, lr, lsl #14 │ │ │ │ - subseq r6, r9, r6, lsr #23 │ │ │ │ + subseq sl, fp, r6, lsl r7 │ │ │ │ + subseq r6, r9, lr, lsr #23 │ │ │ │ rsbeq pc, r4, lr, lsr r7 @ │ │ │ │ - subseq sl, fp, r6, asr #12 │ │ │ │ - ldrsbeq r6, [r9], #-174 @ 0xffffff52 │ │ │ │ + subseq sl, fp, lr, asr #12 │ │ │ │ + subseq r6, r9, r6, ror #21 │ │ │ │ stmdbeq r1, {r0, r3, r8, ip, sp, lr, pc} │ │ │ │ ble 1c20a04 │ │ │ │ @ instruction: 0xf8536a23 │ │ │ │ b 161b46c │ │ │ │ addsmi r0, sp, #1073741858 @ 0x40000022 │ │ │ │ bcc 2c3ba0 >::_M_default_append(unsigned int)@@Base+0x40fdc> │ │ │ │ blge 28aeb0 >::_M_default_append(unsigned int)@@Base+0x82ec> │ │ │ │ @@ -585681,18 +585681,18 @@ │ │ │ │ mvnne pc, r0, asr #4 │ │ │ │ andcc r4, ip, r8, ror r4 │ │ │ │ blx cbca │ │ │ │ ldrbmi r4, [r9], -r6, lsl #16 │ │ │ │ @ instruction: 0xf5c84478 │ │ │ │ @ instruction: 0xe70cfcb1 │ │ │ │ ldmdb ip!, {r1, r6, r7, r8, sl, ip, sp, lr, pc} │ │ │ │ - ldrsbeq sl, [fp], #-72 @ 0xffffffb8 │ │ │ │ - subseq r6, r9, r0, ror r9 │ │ │ │ - ldrheq sl, [fp], #-68 @ 0xffffffbc │ │ │ │ - subseq r6, r9, ip, asr #18 │ │ │ │ + subseq sl, fp, r0, ror #9 │ │ │ │ + subseq r6, r9, r8, ror r9 │ │ │ │ + ldrheq sl, [fp], #-76 @ 0xffffffb4 │ │ │ │ + subseq r6, r9, r4, asr r9 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ blhi 60a988 │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x0030f8cc │ │ │ │ addslt r4, sp, pc, ror #29 │ │ │ │ ldrmi r4, [pc], -pc, ror #27 │ │ │ │ @@ -585932,25 +585932,25 @@ │ │ │ │ @ instruction: 0xf1ac4021 │ │ │ │ andcs r0, r0, #4 │ │ │ │ svclt 0x0000e021 │ │ │ │ ldmibls r9, {r1, r3, r4, r7, r8, fp, ip, pc} │ │ │ │ svccc 0x00b99999 │ │ │ │ rsbeq pc, r4, ip, lsr #10 │ │ │ │ @ instruction: 0x000011b8 │ │ │ │ - subseq sl, fp, r0, lsl #8 │ │ │ │ - @ instruction: 0x00596898 │ │ │ │ - subseq sl, fp, r8, ror #7 │ │ │ │ - subseq r6, r9, r0, lsl #17 │ │ │ │ + subseq sl, fp, r8, lsl #8 │ │ │ │ + subseq r6, r9, r0, lsr #17 │ │ │ │ + ldrsheq sl, [fp], #-48 @ 0xffffffd0 │ │ │ │ + subseq r6, r9, r8, lsl #17 │ │ │ │ rsbeq pc, r4, ip, ror r3 @ │ │ │ │ - @ instruction: 0x005ba29c │ │ │ │ - subseq r6, r9, r4, lsr r7 │ │ │ │ - ldrheq sl, [fp], #-18 @ 0xffffffee │ │ │ │ - subseq r6, r9, sl, asr #12 │ │ │ │ - subseq sl, fp, lr, ror #2 │ │ │ │ - subseq r6, r9, r6, lsl #12 │ │ │ │ + subseq sl, fp, r4, lsr #5 │ │ │ │ + subseq r6, r9, ip, lsr r7 │ │ │ │ + ldrheq sl, [fp], #-26 @ 0xffffffe6 │ │ │ │ + subseq r6, r9, r2, asr r6 │ │ │ │ + subseq sl, fp, r6, ror r1 │ │ │ │ + subseq r6, r9, lr, lsl #12 │ │ │ │ addsmi r3, r5, #268435456 @ 0x10000000 │ │ │ │ @ instruction: 0xf850d078 │ │ │ │ addmi r1, ip, #4, 30 │ │ │ │ ldmdavs r8, {r3, r4, r5, r6, r7, r8, ip, lr, pc}^ │ │ │ │ beq 28ba20 >::_M_default_append(unsigned int)@@Base+0x8e5c> │ │ │ │ @ instruction: 0xf04f9909 │ │ │ │ bl 2524ec │ │ │ │ @@ -586219,29 +586219,29 @@ │ │ │ │ @ instruction: 0xf5c84478 │ │ │ │ ldr pc, [r6, r5, lsl #17]! │ │ │ │ ldc 5, cr15, [r0, #-772] @ 0xfffffcfc │ │ │ │ andhi pc, r0, pc, lsr #7 │ │ │ │ ... │ │ │ │ ldmibls r9, {r1, r3, r4, r7, r8, fp, ip, pc} │ │ │ │ svccc 0x00b99999 │ │ │ │ - ldrheq r9, [fp], #-250 @ 0xffffff06 │ │ │ │ - subseq r6, r9, r2, asr r4 │ │ │ │ - subseq r9, fp, r0, lsr #31 │ │ │ │ - subseq r6, r9, r8, lsr r4 │ │ │ │ + subseq r9, fp, r2, asr #31 │ │ │ │ + subseq r6, r9, sl, asr r4 │ │ │ │ + subseq r9, fp, r8, lsr #31 │ │ │ │ + subseq r6, r9, r0, asr #8 │ │ │ │ @ instruction: 0xfffff199 │ │ │ │ - subseq r9, fp, ip, ror #25 │ │ │ │ - subseq r6, r9, r4, lsl #3 │ │ │ │ - ldrsbeq r9, [fp], #-196 @ 0xffffff3c │ │ │ │ - subseq r6, r9, ip, ror #2 │ │ │ │ - ldrheq r9, [fp], #-202 @ 0xffffff36 │ │ │ │ - subseq r6, r9, r2, asr r1 │ │ │ │ - @ instruction: 0x005b9c9c │ │ │ │ - subseq r6, r9, sl, lsr r1 │ │ │ │ - subseq r9, fp, ip, asr ip │ │ │ │ - ldrsheq r6, [r9], #-4 │ │ │ │ + ldrsheq r9, [fp], #-196 @ 0xffffff3c │ │ │ │ + subseq r6, r9, ip, lsl #3 │ │ │ │ + ldrsbeq r9, [fp], #-204 @ 0xffffff34 │ │ │ │ + subseq r6, r9, r4, ror r1 │ │ │ │ + subseq r9, fp, r2, asr #25 │ │ │ │ + subseq r6, r9, sl, asr r1 │ │ │ │ + subseq r9, fp, r4, lsr #25 │ │ │ │ + subseq r6, r9, r2, asr #2 │ │ │ │ + subseq r9, fp, r4, ror #24 │ │ │ │ + ldrsheq r6, [r9], #-12 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00c8f8cc │ │ │ │ bls 63bf88 │ │ │ │ @ instruction: 0xf0016811 │ │ │ │ stmdbcs r3, {r0, r1, r8} │ │ │ │ @@ -586544,41 +586544,41 @@ │ │ │ │ ldc2 5, cr15, [sl, #-796]! @ 0xfffffce4 │ │ │ │ @ instruction: 0xf04f4820 │ │ │ │ ldrbtmi r3, [r8], #-511 @ 0xfffffe01 │ │ │ │ ldc2l 5, cr15, [r4, #796]! @ 0x31c │ │ │ │ svclt 0x0000e77e │ │ │ │ andhi pc, r0, pc, lsr #7 │ │ │ │ ... │ │ │ │ - ldrheq r9, [fp], #-188 @ 0xffffff44 │ │ │ │ - subseq r9, fp, r0, lsl #22 │ │ │ │ - @ instruction: 0x005b9a94 │ │ │ │ - subseq r9, fp, r8, lsl #17 │ │ │ │ - subseq r5, r9, r0, lsr #26 │ │ │ │ - subseq r9, fp, r8, asr r8 │ │ │ │ - ldrsheq r5, [r9], #-192 @ 0xffffff40 │ │ │ │ - subseq r9, fp, ip, lsr r8 │ │ │ │ - ldrsbeq r5, [r9], #-194 @ 0xffffff3e │ │ │ │ - subseq r9, fp, ip, lsl r8 │ │ │ │ - ldrheq r5, [r9], #-194 @ 0xffffff3e │ │ │ │ - subseq r9, fp, r0, lsl #16 │ │ │ │ - @ instruction: 0x00595c96 │ │ │ │ - subseq r9, fp, r4, ror #15 │ │ │ │ - subseq r5, r9, sl, ror ip │ │ │ │ - subseq r9, fp, r8, asr #15 │ │ │ │ - subseq r5, r9, lr, asr ip │ │ │ │ - subseq r9, fp, ip, lsr #15 │ │ │ │ - subseq r5, r9, r2, asr #24 │ │ │ │ - @ instruction: 0x005b9790 │ │ │ │ - subseq r5, r9, r6, lsr #24 │ │ │ │ - subseq r9, fp, r4, ror r7 │ │ │ │ - subseq r5, r9, sl, lsl #24 │ │ │ │ - subseq r9, fp, r8, asr r7 │ │ │ │ - subseq r5, r9, lr, ror #23 │ │ │ │ - subseq r9, fp, ip, lsr r7 │ │ │ │ - ldrsbeq r5, [r9], #-178 @ 0xffffff4e │ │ │ │ + subseq r9, fp, r4, asr #23 │ │ │ │ + subseq r9, fp, r8, lsl #22 │ │ │ │ + @ instruction: 0x005b9a9c │ │ │ │ + @ instruction: 0x005b9890 │ │ │ │ + subseq r5, r9, r8, lsr #26 │ │ │ │ + subseq r9, fp, r0, ror #16 │ │ │ │ + ldrsheq r5, [r9], #-200 @ 0xffffff38 │ │ │ │ + subseq r9, fp, r4, asr #16 │ │ │ │ + ldrsbeq r5, [r9], #-202 @ 0xffffff36 │ │ │ │ + subseq r9, fp, r4, lsr #16 │ │ │ │ + ldrheq r5, [r9], #-202 @ 0xffffff36 │ │ │ │ + subseq r9, fp, r8, lsl #16 │ │ │ │ + @ instruction: 0x00595c9e │ │ │ │ + subseq r9, fp, ip, ror #15 │ │ │ │ + subseq r5, r9, r2, lsl #25 │ │ │ │ + ldrsbeq r9, [fp], #-112 @ 0xffffff90 │ │ │ │ + subseq r5, r9, r6, ror #24 │ │ │ │ + ldrheq r9, [fp], #-116 @ 0xffffff8c │ │ │ │ + subseq r5, r9, sl, asr #24 │ │ │ │ + @ instruction: 0x005b9798 │ │ │ │ + subseq r5, r9, lr, lsr #24 │ │ │ │ + subseq r9, fp, ip, ror r7 │ │ │ │ + subseq r5, r9, r2, lsl ip │ │ │ │ + subseq r9, fp, r0, ror #14 │ │ │ │ + ldrsheq r5, [r9], #-182 @ 0xffffff4a │ │ │ │ + subseq r9, fp, r4, asr #14 │ │ │ │ + ldrsbeq r5, [r9], #-186 @ 0xffffff46 │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl feda74b0 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ bmi 19941d8 │ │ │ │ blmi 19bc4e0 │ │ │ │ ldrbtmi r4, [sl], #-1542 @ 0xfffff9fa │ │ │ │ ldmdavs fp, {r0, r1, r4, r6, r7, fp, ip, lr} │ │ │ │ @@ -586641,15 +586641,15 @@ │ │ │ │ @ instruction: 0xe7e5fd37 │ │ │ │ @ instruction: 0xf1054a32 │ │ │ │ ldmdbmi r2!, {r3, r8, r9} │ │ │ │ strls r4, [r0], #-1584 @ 0xfffff9d0 │ │ │ │ ldc 4, cr4, [pc, #488] @ 2505a0 │ │ │ │ ldrbtmi r2, [r9], #-2839 @ 0xfffff4e9 │ │ │ │ blne 84ba3c │ │ │ │ - bleq 88ba40 │ │ │ │ + bleq 88ba40 │ │ │ │ strvc lr, [r1, -sp, asr #19] │ │ │ │ blx 220cf36 │ │ │ │ stmdacs r1, {r2, r9, sl, lr} │ │ │ │ stmdami sl!, {r4, r6, r7, ip, lr, pc} │ │ │ │ msrmi (UNDEF: 108), r0 │ │ │ │ andcc r4, ip, r8, ror r4 │ │ │ │ mrrc2 5, 12, pc, sl, cr7 @ │ │ │ │ @@ -586670,36 +586670,36 @@ │ │ │ │ smlawbmi lr, r0, r4, r8 │ │ │ │ adcsge lr, r5, sp, lsl #27 │ │ │ │ mrccc 6, 5, ip, cr0, cr7, {7} │ │ │ │ stmiahi r3!, {r0, r4, r5, r6, r7, fp, sp, lr}^ │ │ │ │ mcrcc 8, 7, pc, cr4, cr5, {5} @ │ │ │ │ rsbeq lr, r4, r2, asr r7 │ │ │ │ @ instruction: 0x000011b8 │ │ │ │ - @ instruction: 0x005b969e │ │ │ │ + subseq r9, fp, r6, lsr #13 │ │ │ │ @ instruction: 0xffffe9d1 │ │ │ │ @ instruction: 0xfffffa67 │ │ │ │ - ldrheq r9, [fp], #-104 @ 0xffffff98 │ │ │ │ - subseq r9, fp, ip, lsl #13 │ │ │ │ + subseq r9, fp, r0, asr #13 │ │ │ │ + @ instruction: 0x005b9694 │ │ │ │ andeq r0, r0, sp, ror #2 │ │ │ │ @ instruction: 0xffffebf7 │ │ │ │ @ instruction: 0xffffea2b │ │ │ │ @ instruction: 0xfffff191 │ │ │ │ - subseq r9, fp, ip, ror r6 │ │ │ │ - subseq r9, fp, r6, asr #13 │ │ │ │ - ldrsheq r9, [fp], #-82 @ 0xffffffae │ │ │ │ - subseq r5, r9, sl, lsl #21 │ │ │ │ + subseq r9, fp, r4, lsl #13 │ │ │ │ + subseq r9, fp, lr, asr #13 │ │ │ │ + ldrsheq r9, [fp], #-90 @ 0xffffffa6 │ │ │ │ + @ instruction: 0x00595a92 │ │ │ │ mlseq r4, r8, r6, lr │ │ │ │ - subseq r9, fp, r0, asr #11 │ │ │ │ - subseq r5, r9, r8, asr sl │ │ │ │ - subseq r9, fp, ip, ror r6 │ │ │ │ - @ instruction: 0x005b969e │ │ │ │ - subseq r9, fp, ip, ror r5 │ │ │ │ - subseq r5, r9, r4, lsl sl │ │ │ │ - subseq r9, fp, lr, asr r5 │ │ │ │ - ldrsheq r5, [r9], #-148 @ 0xffffff6c │ │ │ │ + subseq r9, fp, r8, asr #11 │ │ │ │ + subseq r5, r9, r0, ror #20 │ │ │ │ + subseq r9, fp, r4, lsl #13 │ │ │ │ + subseq r9, fp, r6, lsr #13 │ │ │ │ + subseq r9, fp, r4, lsl #11 │ │ │ │ + subseq r5, r9, ip, lsl sl │ │ │ │ + subseq r9, fp, r6, ror #10 │ │ │ │ + ldrsheq r5, [r9], #-156 @ 0xffffff64 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ bl feda7694 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strdlt r0, [r3], r0 @ │ │ │ │ @ instruction: 0xff04f7ff │ │ │ │ stmdacs r1, {r0, r1, r9, sl, lr} │ │ │ │ ldrmi sp, [r8], -r2, lsl #2 │ │ │ │ @@ -586709,16 +586709,16 @@ │ │ │ │ andcc r4, ip, r8, ror r4 │ │ │ │ blx ffd8dbda │ │ │ │ stmdbls r1, {r0, r2, fp, lr} │ │ │ │ @ instruction: 0xf5c74478 │ │ │ │ blls 2cf764 >::_M_default_append(unsigned int)@@Base+0x4cba0> │ │ │ │ andlt r4, r3, r8, lsl r6 │ │ │ │ svclt 0x0000bd00 │ │ │ │ - subseq r9, fp, r0, lsr #9 │ │ │ │ - subseq r5, r9, r8, lsr r9 │ │ │ │ + subseq r9, fp, r8, lsr #9 │ │ │ │ + subseq r5, r9, r0, asr #18 │ │ │ │ andeq r0, r0, r0 │ │ │ │ ldrbmi lr, [r0, sp, lsr #18]! │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ blhi 40b99c │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00c8f8cc │ │ │ │ stmdbvs sl, {r0, r1, r2, r4, r9, sl, lr}^ │ │ │ │ @@ -586844,30 +586844,30 @@ │ │ │ │ ldrbtmi r4, [r8], #-2055 @ 0xfffff7f9 │ │ │ │ @ instruction: 0xf5c7300c │ │ │ │ stmdami r6, {r0, r2, r3, r4, r6, r7, r9, fp, ip, sp, lr, pc} │ │ │ │ ldrbtmi r9, [r8], #-2307 @ 0xfffff6fd │ │ │ │ blx fe88de02 │ │ │ │ ldrmi r9, [r8], -r3, lsl #22 │ │ │ │ ldclt 0, cr11, [r0, #-16] │ │ │ │ - ldrsbeq r9, [fp], #-58 @ 0xffffffc6 │ │ │ │ - subseq r9, fp, r6, lsr #7 │ │ │ │ - subseq r5, r9, sl, lsl r7 │ │ │ │ + subseq r9, fp, r2, ror #7 │ │ │ │ + subseq r9, fp, lr, lsr #7 │ │ │ │ + subseq r5, r9, r2, lsr #14 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ bl feda7900 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r5, r8, ror #31 │ │ │ │ vsubl.s16 , d4, d3 │ │ │ │ blmi 410054 │ │ │ │ ldclne 6, cr15, [r2], #-256 @ 0xffffff00 │ │ │ │ andscs r9, r0, #49152 @ 0xc000 │ │ │ │ @ instruction: 0xf8cd447b │ │ │ │ @ instruction: 0xf5c4c000 │ │ │ │ andcs pc, r1, pc, asr ip @ │ │ │ │ stclt 0, cr11, [r0, #-20] @ 0xffffffec │ │ │ │ - subseq r9, fp, ip, ror r3 │ │ │ │ + subseq r9, fp, r4, lsl #7 │ │ │ │ ldrbmi lr, [r0, sp, lsr #18]! │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ blhi 30bbec >::_M_default_append(unsigned int)@@Base+0x89028> │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00c8f8cc │ │ │ │ bmi 17a1f9c │ │ │ │ blmi 17a1fc4 │ │ │ │ @@ -586954,22 +586954,22 @@ │ │ │ │ ldrbtmi r4, [r8], #-1569 @ 0xfffff9df │ │ │ │ blx ff30dfac │ │ │ │ @ instruction: 0xf5c0e776 │ │ │ │ svclt 0x0000ef4e │ │ │ │ rsbeq lr, r4, r8, asr #5 │ │ │ │ @ instruction: 0x000011b8 │ │ │ │ rsbeq lr, r4, ip, lsl #5 │ │ │ │ - subseq r9, fp, r0, lsr #5 │ │ │ │ - subseq r5, r9, r4, lsl r6 │ │ │ │ - subseq r9, fp, r6, lsl #5 │ │ │ │ - ldrsheq r5, [r9], #-90 @ 0xffffffa6 │ │ │ │ - subseq r9, fp, r4, lsl r2 │ │ │ │ - subseq r5, r9, r8, lsl #11 │ │ │ │ - ldrsheq r9, [fp], #-26 @ 0xffffffe6 │ │ │ │ - subseq r5, r9, lr, ror #10 │ │ │ │ + subseq r9, fp, r8, lsr #5 │ │ │ │ + subseq r5, r9, ip, lsl r6 │ │ │ │ + subseq r9, fp, lr, lsl #5 │ │ │ │ + subseq r5, r9, r2, lsl #12 │ │ │ │ + subseq r9, fp, ip, lsl r2 │ │ │ │ + @ instruction: 0x00595590 │ │ │ │ + subseq r9, fp, r2, lsl #4 │ │ │ │ + subseq r5, r9, r6, ror r5 │ │ │ │ ldrbmi lr, [r0, sp, lsr #18]! │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ blhi 30bd84 >::_M_default_append(unsigned int)@@Base+0x891c0> │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ bleq ff28ec08 │ │ │ │ bmi 1c62134 │ │ │ │ @ instruction: 0xf5ad4b68 │ │ │ │ @@ -587073,27 +587073,27 @@ │ │ │ │ ldrbtmi r3, [r8], #-511 @ 0xfffffe01 │ │ │ │ @ instruction: 0xf9d4f5c7 │ │ │ │ @ instruction: 0xf5c0e7ef │ │ │ │ svclt 0x0000ee60 │ │ │ │ ... │ │ │ │ rsbeq lr, r4, lr, lsr #2 │ │ │ │ @ instruction: 0x000011b8 │ │ │ │ - subseq r9, fp, sl, lsr #3 │ │ │ │ - subseq r9, fp, r6, ror #2 │ │ │ │ - ldrheq r9, [fp], #-6 │ │ │ │ - subseq r5, r9, sl, lsr #8 │ │ │ │ + ldrheq r9, [fp], #-18 @ 0xffffffee │ │ │ │ + subseq r9, fp, lr, ror #2 │ │ │ │ + ldrheq r9, [fp], #-14 │ │ │ │ + subseq r5, r9, r2, lsr r4 │ │ │ │ rsbeq lr, r4, r6, lsr r0 │ │ │ │ - subseq r9, fp, r4, ror r0 │ │ │ │ - subseq r5, r9, r8, ror #7 │ │ │ │ - subseq r9, fp, r8, asr r0 │ │ │ │ - subseq r5, r9, ip, asr #7 │ │ │ │ - subseq r9, fp, lr, lsr r0 │ │ │ │ - ldrheq r5, [r9], #-48 @ 0xffffffd0 │ │ │ │ - subseq r9, fp, r0, lsr #32 │ │ │ │ - @ instruction: 0x00595392 │ │ │ │ + subseq r9, fp, ip, ror r0 │ │ │ │ + ldrsheq r5, [r9], #-48 @ 0xffffffd0 │ │ │ │ + subseq r9, fp, r0, rrx │ │ │ │ + ldrsbeq r5, [r9], #-52 @ 0xffffffcc │ │ │ │ + subseq r9, fp, r6, asr #32 │ │ │ │ + ldrheq r5, [r9], #-56 @ 0xffffffc8 │ │ │ │ + subseq r9, fp, r8, lsr #32 │ │ │ │ + @ instruction: 0x0059539a │ │ │ │ mvnsmi lr, #737280 @ 0xb4000 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ bleq ff28edf8 │ │ │ │ ldmdbmi r8, {r0, r1, r2, r3, r9, sl, lr}^ │ │ │ │ @ instruction: 0x4613461c │ │ │ │ ldrbtmi r4, [r9], #-2647 @ 0xfffff5a9 │ │ │ │ @@ -587181,22 +587181,22 @@ │ │ │ │ stmdami sp, {r0, r2, r3, r4, r5, fp, ip, sp, lr, pc} │ │ │ │ ldrbtmi r4, [r8], #-1593 @ 0xfffff9c7 │ │ │ │ @ instruction: 0xf8f8f5c7 │ │ │ │ @ instruction: 0xf5c0e7a8 │ │ │ │ svclt 0x0000ed84 │ │ │ │ rsbeq sp, r4, lr, lsr pc │ │ │ │ @ instruction: 0x000011b8 │ │ │ │ - ldrheq r8, [fp], #-254 @ 0xffffff02 │ │ │ │ - subseq r8, fp, r4, lsl pc │ │ │ │ - subseq r5, r9, r8, lsl #5 │ │ │ │ + subseq r8, fp, r6, asr #31 │ │ │ │ + subseq r8, fp, ip, lsl pc │ │ │ │ + @ instruction: 0x00595290 │ │ │ │ mlseq r4, r4, lr, sp │ │ │ │ - subseq r8, fp, r0, lsl #29 │ │ │ │ - ldrsheq r5, [r9], #-20 @ 0xffffffec │ │ │ │ - subseq r8, fp, r6, ror #28 │ │ │ │ - ldrsbeq r5, [r9], #-26 @ 0xffffffe6 │ │ │ │ + subseq r8, fp, r8, lsl #29 │ │ │ │ + ldrsheq r5, [r9], #-28 @ 0xffffffe4 │ │ │ │ + subseq r8, fp, lr, ror #28 │ │ │ │ + subseq r5, r9, r2, ror #3 │ │ │ │ ldrbmi lr, [r0, sp, lsr #18]! │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d8f8cc │ │ │ │ ldrmi fp, [r1], r2, lsl #1 │ │ │ │ stclmi 6, cr4, [r5, #-616]! @ 0xfffffd98 │ │ │ │ strmi r4, [r6], -pc, lsl #12 │ │ │ │ @@ -587296,27 +587296,27 @@ │ │ │ │ ldmdami r1, {r1, r6, r7, r8, r9, sl, sp, lr, pc} │ │ │ │ ldrbtmi r4, [r8], #-1577 @ 0xfffff9d7 │ │ │ │ @ instruction: 0xf5c6300c │ │ │ │ stmdami pc, {r0, r4, r6, r8, r9, sl, fp, ip, sp, lr, pc} @ │ │ │ │ mvnscc pc, pc, asr #32 │ │ │ │ @ instruction: 0xf5c74478 │ │ │ │ ldr pc, [r5, fp, lsl #16]! │ │ │ │ - subseq r8, fp, r2, lsr #28 │ │ │ │ - subseq r8, fp, r0, lsr #26 │ │ │ │ - @ instruction: 0x00595092 │ │ │ │ - ldrsheq r8, [fp], #-204 @ 0xffffff34 │ │ │ │ - subseq r5, r9, lr, rrx │ │ │ │ - subseq r8, fp, r0, ror #25 │ │ │ │ - subseq r5, r9, r2, asr r0 │ │ │ │ - subseq r8, fp, r4, asr #25 │ │ │ │ - subseq r5, r9, r6, lsr r0 │ │ │ │ - subseq r8, fp, r8, lsr #25 │ │ │ │ - subseq r5, r9, sl, lsl r0 │ │ │ │ - subseq r8, fp, lr, lsl #25 │ │ │ │ - subseq r5, r9, r0 │ │ │ │ + subseq r8, fp, sl, lsr #28 │ │ │ │ + subseq r8, fp, r8, lsr #26 │ │ │ │ + @ instruction: 0x0059509a │ │ │ │ + subseq r8, fp, r4, lsl #26 │ │ │ │ + subseq r5, r9, r6, ror r0 │ │ │ │ + subseq r8, fp, r8, ror #25 │ │ │ │ + subseq r5, r9, sl, asr r0 │ │ │ │ + subseq r8, fp, ip, asr #25 │ │ │ │ + subseq r5, r9, lr, lsr r0 │ │ │ │ + ldrheq r8, [fp], #-192 @ 0xffffff40 │ │ │ │ + subseq r5, r9, r2, lsr #32 │ │ │ │ + @ instruction: 0x005b8c96 │ │ │ │ + subseq r5, r9, r8 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ blhi 40c2f4 │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x0050f8cc │ │ │ │ @ instruction: 0xb09d4eb4 │ │ │ │ @ instruction: 0x460f4cb4 │ │ │ │ @@ -587475,15 +587475,15 @@ │ │ │ │ @ instruction: 0x8010f8d7 │ │ │ │ bleq 40c6ec │ │ │ │ @ instruction: 0xf81af746 │ │ │ │ cdp 6, 11, cr4, cr0, cr8, {1} │ │ │ │ vqdmull.s16 q13, d4, d0[0] │ │ │ │ @ instruction: 0x4606f979 │ │ │ │ @ instruction: 0xf7464638 │ │ │ │ - blmi 88f104 │ │ │ │ + blmi 88f104 │ │ │ │ bls 6e28d8 │ │ │ │ ldrbtmi r4, [fp], #-1584 @ 0xfffff9d0 │ │ │ │ strbtvs pc, [sl], -r0, asr #4 @ │ │ │ │ strls r9, [r1], -r0, lsl #6 │ │ │ │ @ instruction: 0xf5c52308 │ │ │ │ ldc 13, cr15, [sp, #412] @ 0x19c │ │ │ │ andsls r6, r6, r6, lsl #22 │ │ │ │ @@ -587497,17 +587497,17 @@ │ │ │ │ strb sl, [r3, -r5, asr #30]! │ │ │ │ addge r9, r7, #46, 30 @ 0xb8 │ │ │ │ ldrbtpl r4, [sp], #-686 @ 0xfffffd52 │ │ │ │ ... │ │ │ │ rsbeq sp, r4, r0, asr #23 │ │ │ │ @ instruction: 0x000011b8 │ │ │ │ rsbeq sp, r4, sl, ror fp │ │ │ │ - subseq r8, fp, ip, lsr #23 │ │ │ │ - subseq r8, fp, sl, asr sl │ │ │ │ - ldrheq r8, [fp], #-158 @ 0xffffff62 │ │ │ │ + ldrheq r8, [fp], #-180 @ 0xffffff4c │ │ │ │ + subseq r8, fp, r2, ror #20 │ │ │ │ + subseq r8, fp, r6, asr #19 │ │ │ │ blvs 14ccbf8 │ │ │ │ ldrmi r9, [fp], lr, lsl #30 │ │ │ │ blls 6e2950 │ │ │ │ svclt 0x001842b3 │ │ │ │ @ instruction: 0xf43f454b │ │ │ │ ldc 15, cr10, [pc, #460] @ 251318 │ │ │ │ vmov.u16 r7, d20[2] │ │ │ │ @@ -587631,17 +587631,17 @@ │ │ │ │ blls 7d93b8 │ │ │ │ bls 8116b0 │ │ │ │ blvc 134c9ac │ │ │ │ bl 338f9c >::_M_default_append(unsigned int)@@Base+0xb63d8> │ │ │ │ strmi r0, [sl], #-966 @ 0xfffffc3a │ │ │ │ stc 0, cr5, [r2, #240] @ 0xf0 │ │ │ │ vldr d7, [r3] │ │ │ │ - blls 893f44 │ │ │ │ + blls 893f44 │ │ │ │ bleq 144ce18 │ │ │ │ - blls 8653bc │ │ │ │ + blls 8653bc │ │ │ │ blx 68cf14 │ │ │ │ svclt 0x0058440b │ │ │ │ blvc ff28ce1c │ │ │ │ orrhi pc, sl, #0, 2 │ │ │ │ stc 4, cr3, [r3, #4] │ │ │ │ strcc r7, [r1], -r0, lsl #22 │ │ │ │ stmdaeq r4, {r3, r8, ip, sp, lr, pc} │ │ │ │ @@ -587695,17 +587695,17 @@ │ │ │ │ vmov.f64 d7, d5 │ │ │ │ vmov.f64 d7, d8 │ │ │ │ ldr r8, [pc], r7, asr #22 │ │ │ │ andhi pc, r0, pc, lsr #7 │ │ │ │ addge r9, r7, #46, 30 @ 0xb8 │ │ │ │ ldrbtpl r4, [sp], #-686 @ 0xfffffd52 │ │ │ │ ... │ │ │ │ - subseq r8, fp, ip, asr #16 │ │ │ │ - subseq r8, fp, ip, lsr #13 │ │ │ │ - subseq r4, r9, r0, lsr #20 │ │ │ │ + subseq r8, fp, r4, asr r8 │ │ │ │ + ldrheq r8, [fp], #-100 @ 0xffffff9c │ │ │ │ + subseq r4, r9, r8, lsr #20 │ │ │ │ blpl 140cf18 │ │ │ │ blpl ff44cf28 │ │ │ │ blx 68d020 │ │ │ │ stclge 6, cr15, [r8, #764]! @ 0x2fc │ │ │ │ blvc 150cd3c │ │ │ │ blcs 2780b0 │ │ │ │ blhi 144cf2c │ │ │ │ @@ -587877,15 +587877,15 @@ │ │ │ │ stmib r2, {r1, r2, r6, r7, r9}^ │ │ │ │ ldc 1, cr0, [r3] │ │ │ │ vmov.f64 d7, #64 @ 0x3e000000 0.125 │ │ │ │ vneg.f64 d7, d6 │ │ │ │ vneg.f64 d16, d7 │ │ │ │ vpmin.u8 d15, d0, d0 │ │ │ │ mrc 1, 5, r8, cr1, cr3, {6} │ │ │ │ - blls 870620 │ │ │ │ + blls 870620 │ │ │ │ blvc 4ccfc0 │ │ │ │ @ instruction: 0xf1069819 │ │ │ │ bls 494330 │ │ │ │ beq 2cdb40 >::_M_default_append(unsigned int)@@Base+0x4af7c> │ │ │ │ biceq lr, r4, r3, lsl #22 │ │ │ │ bcc 2b6350 >::_M_default_append(unsigned int)@@Base+0x3378c> │ │ │ │ blvc 28cd40 >::_M_default_append(unsigned int)@@Base+0xa17c> │ │ │ │ @@ -587969,24 +587969,24 @@ │ │ │ │ blvc 28d370 >::_M_default_append(unsigned int)@@Base+0xa7ac> │ │ │ │ cdp 3, 11, cr9, cr0, cr9, {0} │ │ │ │ ldrmi r9, [pc], -r7, asr #22 │ │ │ │ svclt 0x0000e630 │ │ │ │ andhi pc, r0, pc, lsr #7 │ │ │ │ ... │ │ │ │ andhi r0, r0, r0 │ │ │ │ - subseq r8, fp, r6, asr #9 │ │ │ │ - subseq r4, r9, sl, lsr r8 │ │ │ │ - subseq r8, fp, ip, lsl #6 │ │ │ │ - subseq r4, r9, lr, ror r6 │ │ │ │ - ldrheq r8, [fp], #-40 @ 0xffffffd8 │ │ │ │ - subseq r4, r9, ip, lsr #12 │ │ │ │ - @ instruction: 0x005b829c │ │ │ │ - subseq r4, r9, r0, lsl r6 │ │ │ │ - subseq r8, fp, lr, ror r2 │ │ │ │ - ldrsheq r4, [r9], #-82 @ 0xffffffae │ │ │ │ + subseq r8, fp, lr, asr #9 │ │ │ │ + subseq r4, r9, r2, asr #16 │ │ │ │ + subseq r8, fp, r4, lsl r3 │ │ │ │ + subseq r4, r9, r6, lsl #13 │ │ │ │ + subseq r8, fp, r0, asr #5 │ │ │ │ + subseq r4, r9, r4, lsr r6 │ │ │ │ + subseq r8, fp, r4, lsr #5 │ │ │ │ + subseq r4, r9, r8, lsl r6 │ │ │ │ + subseq r8, fp, r6, lsl #5 │ │ │ │ + ldrsheq r4, [r9], #-90 @ 0xffffffa6 │ │ │ │ andls r9, r6, #18432 @ 0x4800 │ │ │ │ movwcc r1, #7391 @ 0x1cdf │ │ │ │ str r9, [fp], -r9, lsl #6 │ │ │ │ andcs r2, r1, #0, 6 │ │ │ │ stmib sp, {r3, r5, r9, sl, lr}^ │ │ │ │ @ instruction: 0xf6a33300 │ │ │ │ strmi pc, [r1], r1, lsr #30 │ │ │ │ @@ -588132,36 +588132,36 @@ │ │ │ │ @ instruction: 0xf5c6300c │ │ │ │ ldmdami fp, {r0, r2, r6, r7, fp, ip, sp, lr, pc} │ │ │ │ mvnscc pc, pc, asr #32 │ │ │ │ @ instruction: 0xf5c64478 │ │ │ │ @ instruction: 0xe633f97f │ │ │ │ andhi pc, r0, pc, lsr #7 │ │ │ │ ... │ │ │ │ - ldrsbeq r8, [fp], #-2 │ │ │ │ - subseq r4, r9, r6, asr #8 │ │ │ │ - ldrheq r8, [fp], #-6 │ │ │ │ - subseq r4, r9, sl, lsr #8 │ │ │ │ - subseq r8, fp, r6, lsl #1 │ │ │ │ - ldrsheq r4, [r9], #-56 @ 0xffffffc8 │ │ │ │ - subseq r8, fp, ip, rrx │ │ │ │ - ldrsbeq r4, [r9], #-62 @ 0xffffffc2 │ │ │ │ - subseq r8, fp, r0, asr r0 │ │ │ │ - subseq r4, r9, r4, asr #7 │ │ │ │ - subseq r8, fp, r4, lsr r0 │ │ │ │ - subseq r4, r9, r8, lsr #7 │ │ │ │ - subseq r7, fp, r8, ror #31 │ │ │ │ - subseq r4, r9, sl, asr r3 │ │ │ │ - subseq r7, fp, lr, asr #31 │ │ │ │ - subseq r4, r9, r0, asr #6 │ │ │ │ - subseq r7, fp, sl, lsr #31 │ │ │ │ - subseq r4, r9, ip, lsl r3 │ │ │ │ - @ instruction: 0x005b7f90 │ │ │ │ - subseq r4, r9, r2, lsl #6 │ │ │ │ - subseq r7, fp, r6, ror pc │ │ │ │ - subseq r4, r9, r8, ror #5 │ │ │ │ + ldrsbeq r8, [fp], #-10 │ │ │ │ + subseq r4, r9, lr, asr #8 │ │ │ │ + ldrheq r8, [fp], #-14 │ │ │ │ + subseq r4, r9, r2, lsr r4 │ │ │ │ + subseq r8, fp, lr, lsl #1 │ │ │ │ + subseq r4, r9, r0, lsl #8 │ │ │ │ + subseq r8, fp, r4, ror r0 │ │ │ │ + subseq r4, r9, r6, ror #7 │ │ │ │ + subseq r8, fp, r8, asr r0 │ │ │ │ + subseq r4, r9, ip, asr #7 │ │ │ │ + subseq r8, fp, ip, lsr r0 │ │ │ │ + ldrheq r4, [r9], #-48 @ 0xffffffd0 │ │ │ │ + ldrsheq r7, [fp], #-240 @ 0xffffff10 │ │ │ │ + subseq r4, r9, r2, ror #6 │ │ │ │ + ldrsbeq r7, [fp], #-246 @ 0xffffff0a │ │ │ │ + subseq r4, r9, r8, asr #6 │ │ │ │ + ldrheq r7, [fp], #-242 @ 0xffffff0e │ │ │ │ + subseq r4, r9, r4, lsr #6 │ │ │ │ + @ instruction: 0x005b7f98 │ │ │ │ + subseq r4, r9, sl, lsl #6 │ │ │ │ + subseq r7, fp, lr, ror pc │ │ │ │ + ldrsheq r4, [r9], #-32 @ 0xffffffe0 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ blhi 40d03c │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x0020f8cc │ │ │ │ @ instruction: 0xf8df4604 │ │ │ │ strmi r0, [lr], -r8, ror #16 │ │ │ │ @@ -588610,15 +588610,15 @@ │ │ │ │ andcs r4, r4, #53477376 @ 0x3300000 │ │ │ │ @ instruction: 0xf6403102 │ │ │ │ strls r0, [r0, #-1507] @ 0xfffffa1d │ │ │ │ stc2 5, cr15, [r4], {195} @ 0xc3 │ │ │ │ bleq 48d908 │ │ │ │ eorls r9, r1, sl │ │ │ │ @ instruction: 0xf0002800 │ │ │ │ - blls 873074 │ │ │ │ + blls 873074 │ │ │ │ tstls r2, #0, 10 │ │ │ │ blls 963d50 │ │ │ │ blmi 28dd70 >::_M_default_append(unsigned int)@@Base+0xb1ac> │ │ │ │ stmdavs r2!, {r0, r2, r3, r4, r9, sl, fp, ip, pc}^ │ │ │ │ ldrtmi r9, [r4], r0, lsr #18 │ │ │ │ @ instruction: 0xf502930e │ │ │ │ blls 92c57c │ │ │ │ @@ -588700,32 +588700,32 @@ │ │ │ │ andhi pc, r0, pc, lsr #7 │ │ │ │ ... │ │ │ │ addge r9, r7, #46, 30 @ 0xb8 │ │ │ │ ldrbtpl r4, [sp], #-686 @ 0xfffffd52 │ │ │ │ rsbeq ip, r4, r4, ror lr │ │ │ │ @ instruction: 0x000011b8 │ │ │ │ rsbeq ip, r4, r8, asr #28 │ │ │ │ - subseq r7, fp, r0, asr #28 │ │ │ │ - ldrheq r4, [r9], #-18 @ 0xffffffee │ │ │ │ - subseq r7, fp, r6, lsr lr │ │ │ │ - subseq r7, fp, r8, asr #25 │ │ │ │ - subseq r4, r9, sl, lsr r0 │ │ │ │ - subseq r7, fp, r8, lsr #25 │ │ │ │ - subseq r4, r9, sl, lsl r0 │ │ │ │ - subseq r7, fp, r8, ror ip │ │ │ │ - subseq r7, fp, r8, lsr #22 │ │ │ │ - subseq r7, fp, sl, ror #21 │ │ │ │ - subseq r7, fp, r6, ror sl │ │ │ │ - subseq r7, fp, r8, lsr #20 │ │ │ │ - subseq r7, fp, r0, lsl #20 │ │ │ │ - subseq r7, fp, r8, lsl #17 │ │ │ │ - subseq r7, fp, r6, asr #13 │ │ │ │ - subseq r3, r9, sl, lsr sl │ │ │ │ - subseq r7, fp, r8, lsr #13 │ │ │ │ - subseq r3, r9, ip, lsl sl │ │ │ │ + subseq r7, fp, r8, asr #28 │ │ │ │ + ldrheq r4, [r9], #-26 @ 0xffffffe6 │ │ │ │ + subseq r7, fp, lr, lsr lr │ │ │ │ + ldrsbeq r7, [fp], #-192 @ 0xffffff40 │ │ │ │ + subseq r4, r9, r2, asr #32 │ │ │ │ + ldrheq r7, [fp], #-192 @ 0xffffff40 │ │ │ │ + subseq r4, r9, r2, lsr #32 │ │ │ │ + subseq r7, fp, r0, lsl #25 │ │ │ │ + subseq r7, fp, r0, lsr fp │ │ │ │ + ldrsheq r7, [fp], #-162 @ 0xffffff5e │ │ │ │ + subseq r7, fp, lr, ror sl │ │ │ │ + subseq r7, fp, r0, lsr sl │ │ │ │ + subseq r7, fp, r8, lsl #20 │ │ │ │ + @ instruction: 0x005b7890 │ │ │ │ + subseq r7, fp, lr, asr #13 │ │ │ │ + subseq r3, r9, r2, asr #20 │ │ │ │ + ldrheq r7, [fp], #-96 @ 0xffffffa0 │ │ │ │ + subseq r3, r9, r4, lsr #20 │ │ │ │ blvc 30d8b4 >::_M_default_append(unsigned int)@@Base+0x8acf0> │ │ │ │ @ instruction: 0x96114631 │ │ │ │ mrc 12, 5, r9, cr1, cr7, {0} │ │ │ │ ldmib sp, {r0, r1, r2, r6, r8, r9, fp, ip, sp, lr}^ │ │ │ │ mrc 2, 5, r6, cr4, cr5, {0} │ │ │ │ vsqrt.f64 d23, d0 │ │ │ │ vpmin.u8 d15, d0, d0 │ │ │ │ @@ -588929,20 +588929,20 @@ │ │ │ │ blpl f8ddd0 │ │ │ │ svclt 0x0000e7c1 │ │ │ │ andhi pc, r0, pc, lsr #7 │ │ │ │ andeq r0, r0, r0 │ │ │ │ andhi r0, r0, r0 │ │ │ │ addge r9, r7, #46, 30 @ 0xb8 │ │ │ │ ldrbtpl r4, [sp], #-686 @ 0xfffffd52 │ │ │ │ - ldrsbeq r7, [fp], #-74 @ 0xffffffb6 │ │ │ │ - subseq r3, r9, lr, asr #16 │ │ │ │ - subseq r7, fp, ip, lsl #9 │ │ │ │ - subseq r3, r9, r0, lsl #16 │ │ │ │ - ldrheq r7, [fp], #-48 @ 0xffffffd0 │ │ │ │ - subseq r3, r9, r2, lsr #14 │ │ │ │ + subseq r7, fp, r2, ror #9 │ │ │ │ + subseq r3, r9, r6, asr r8 │ │ │ │ + @ instruction: 0x005b7494 │ │ │ │ + subseq r3, r9, r8, lsl #16 │ │ │ │ + ldrheq r7, [fp], #-56 @ 0xffffffc8 │ │ │ │ + subseq r3, r9, sl, lsr #14 │ │ │ │ blvs b8ddec │ │ │ │ blvc b8de30 │ │ │ │ blpl b0de34 │ │ │ │ blvc ff3ce294 │ │ │ │ blx 68e38c │ │ │ │ stmdavs r2!, {r0, r1, r3, r4, r5, r6, sl, ip, lr, pc}^ │ │ │ │ adcsvs pc, r0, #8388608 @ 0x800000 │ │ │ │ @@ -589078,40 +589078,40 @@ │ │ │ │ ldmdami lr, {r1, r7, r9, sl, sp, lr, pc} │ │ │ │ ldrbtmi r4, [r8], #-1601 @ 0xfffff9bf │ │ │ │ @ instruction: 0xf5c5300c │ │ │ │ ldmdami ip, {r0, r3, r4, r6, r8, fp, ip, sp, lr, pc} │ │ │ │ mvnscc pc, pc, asr #32 │ │ │ │ @ instruction: 0xf5c54478 │ │ │ │ @ instruction: 0xe675fa13 │ │ │ │ - subseq r7, fp, r8, lsl #4 │ │ │ │ - subseq r3, r9, sl, ror r5 │ │ │ │ - subseq r7, fp, sl, ror #3 │ │ │ │ - subseq r3, r9, lr, asr r5 │ │ │ │ - subseq r7, fp, lr, asr #3 │ │ │ │ - subseq r3, r9, r2, asr #10 │ │ │ │ - @ instruction: 0x005b719c │ │ │ │ - subseq r3, r9, r0, lsl r5 │ │ │ │ - subseq r7, fp, lr, ror r1 │ │ │ │ - ldrsheq r3, [r9], #-66 @ 0xffffffbe │ │ │ │ - subseq r7, fp, r2, ror #2 │ │ │ │ - ldrsbeq r3, [r9], #-68 @ 0xffffffbc │ │ │ │ - subseq r7, fp, r8, asr #2 │ │ │ │ - ldrheq r3, [r9], #-74 @ 0xffffffb6 │ │ │ │ - subseq r7, fp, lr, lsr #2 │ │ │ │ - subseq r3, r9, r0, lsr #9 │ │ │ │ - subseq r7, fp, r6, lsl #2 │ │ │ │ - subseq r3, r9, r8, ror r4 │ │ │ │ - subseq r7, fp, ip, ror #1 │ │ │ │ - subseq r3, r9, lr, asr r4 │ │ │ │ - ldrsbeq r7, [fp], #-2 │ │ │ │ - subseq r3, r9, r4, asr #8 │ │ │ │ - ldrheq r7, [fp], #-8 │ │ │ │ - subseq r3, r9, sl, lsr #8 │ │ │ │ - @ instruction: 0x005b709e │ │ │ │ - subseq r3, r9, r0, lsl r4 │ │ │ │ + subseq r7, fp, r0, lsl r2 │ │ │ │ + subseq r3, r9, r2, lsl #11 │ │ │ │ + ldrsheq r7, [fp], #-18 @ 0xffffffee │ │ │ │ + subseq r3, r9, r6, ror #10 │ │ │ │ + ldrsbeq r7, [fp], #-22 @ 0xffffffea │ │ │ │ + subseq r3, r9, sl, asr #10 │ │ │ │ + subseq r7, fp, r4, lsr #3 │ │ │ │ + subseq r3, r9, r8, lsl r5 │ │ │ │ + subseq r7, fp, r6, lsl #3 │ │ │ │ + ldrsheq r3, [r9], #-74 @ 0xffffffb6 │ │ │ │ + subseq r7, fp, sl, ror #2 │ │ │ │ + ldrsbeq r3, [r9], #-76 @ 0xffffffb4 │ │ │ │ + subseq r7, fp, r0, asr r1 │ │ │ │ + subseq r3, r9, r2, asr #9 │ │ │ │ + subseq r7, fp, r6, lsr r1 │ │ │ │ + subseq r3, r9, r8, lsr #9 │ │ │ │ + subseq r7, fp, lr, lsl #2 │ │ │ │ + subseq r3, r9, r0, lsl #9 │ │ │ │ + ldrsheq r7, [fp], #-4 │ │ │ │ + subseq r3, r9, r6, ror #8 │ │ │ │ + ldrsbeq r7, [fp], #-10 │ │ │ │ + subseq r3, r9, ip, asr #8 │ │ │ │ + subseq r7, fp, r0, asr #1 │ │ │ │ + subseq r3, r9, r2, lsr r4 │ │ │ │ + subseq r7, fp, r6, lsr #1 │ │ │ │ + subseq r3, r9, r8, lsl r4 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d0f8cc │ │ │ │ addlt r6, r3, pc, lsl #16 │ │ │ │ strmi r4, [r6], -sl, lsl #13 │ │ │ │ blcs 26d260 │ │ │ │ @@ -589219,22 +589219,22 @@ │ │ │ │ vadd.i8 d20, d0, d12 │ │ │ │ ldrbtmi r1, [r8], #-271 @ 0xfffffef1 │ │ │ │ @ instruction: 0xf5c5300c │ │ │ │ stmdami sl, {r0, r1, r2, r3, r4, r5, fp, ip, sp, lr, pc} │ │ │ │ ldrbtmi r4, [r8], #-1569 @ 0xfffff9df │ │ │ │ @ instruction: 0xf8faf5c5 │ │ │ │ svclt 0x0000e75a │ │ │ │ - ldrheq r6, [fp], #-242 @ 0xffffff0e │ │ │ │ - subseq r3, r9, r6, lsr #6 │ │ │ │ - @ instruction: 0x005b6f9a │ │ │ │ - subseq r3, r9, lr, lsl #6 │ │ │ │ - @ instruction: 0x005b6f90 │ │ │ │ - subseq r6, fp, r8, asr #30 │ │ │ │ - subseq r6, fp, sl, ror #28 │ │ │ │ - ldrsbeq r3, [r9], #-30 @ 0xffffffe2 │ │ │ │ + ldrheq r6, [fp], #-250 @ 0xffffff06 │ │ │ │ + subseq r3, r9, lr, lsr #6 │ │ │ │ + subseq r6, fp, r2, lsr #31 │ │ │ │ + subseq r3, r9, r6, lsl r3 │ │ │ │ + @ instruction: 0x005b6f98 │ │ │ │ + subseq r6, fp, r0, asr pc │ │ │ │ + subseq r6, fp, r2, ror lr │ │ │ │ + subseq r3, r9, r6, ror #3 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ bl feda9e4c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ssub8mi r0, r9, r0 │ │ │ │ @ instruction: 0xf7ffb083 │ │ │ │ @ instruction: 0x4603feff │ │ │ │ tstle r2, r1, lsl #16 │ │ │ │ @@ -589244,16 +589244,16 @@ │ │ │ │ ldrbtmi r4, [r8], #-2054 @ 0xfffff7fa │ │ │ │ @ instruction: 0xf5c5300c │ │ │ │ stmdami r5, {r0, r1, r2, r3, fp, ip, sp, lr, pc} │ │ │ │ ldrbtmi r9, [r8], #-2305 @ 0xfffff6ff │ │ │ │ @ instruction: 0xf8caf5c5 │ │ │ │ ldrmi r9, [r8], -r1, lsl #22 │ │ │ │ stclt 0, cr11, [r0, #-12] │ │ │ │ - subseq r6, fp, sl, lsl #28 │ │ │ │ - subseq r3, r9, lr, ror r1 │ │ │ │ + subseq r6, fp, r2, lsl lr │ │ │ │ + subseq r3, r9, r6, lsl #3 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ blhi 30e150 >::_M_default_append(unsigned int)@@Base+0x8b58c> │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x0058f8cc │ │ │ │ @ instruction: 0xf8df4605 │ │ │ │ strmi r0, [ip], -ip, ror #14 │ │ │ │ @@ -589295,30 +589295,30 @@ │ │ │ │ bleq ff28e810 │ │ │ │ blx 68e904 │ │ │ │ ldmdbvs r3!, {r1, r2, r3, r6, r7, sl, ip, lr, pc} │ │ │ │ movwls r4, #42544 @ 0xa630 │ │ │ │ @ instruction: 0xf74468b6 │ │ │ │ andls pc, fp, sp, asr #19 │ │ │ │ vsubhn.i32 d20, q1, q12 │ │ │ │ - blge 851a0c │ │ │ │ + blge 851a0c │ │ │ │ ldrtmi r4, [r2], -r1, lsl #12 │ │ │ │ movwls r4, #50712 @ 0xc618 │ │ │ │ vmin.s d4, d23, d19 │ │ │ │ stmdacs r1, {r0, r1, r5, r6, sl, fp, ip, sp, lr, pc} │ │ │ │ andls sp, r7, r0, lsl r0 │ │ │ │ cmpppl r1, r0, asr #4 @ p-variant is OBSOLETE │ │ │ │ ssateq pc, #13, pc, asr #17 @ │ │ │ │ andcc r4, ip, r8, ror r4 │ │ │ │ @ instruction: 0xff8cf5c4 │ │ │ │ ssateq pc, #5, pc, asr #17 @ │ │ │ │ ldrbtmi r9, [r8], #-2311 @ 0xfffff6f9 │ │ │ │ @ instruction: 0xf846f5c5 │ │ │ │ str r9, [sl, r7, lsl #20]! │ │ │ │ vsubhn.i32 d20, q1, q12 │ │ │ │ - blge 8919d0 │ │ │ │ + blge 8919d0 │ │ │ │ ldrtmi r4, [r2], -r1, lsl #12 │ │ │ │ movwls r4, #58904 @ 0xe618 │ │ │ │ @ instruction: 0xf9dcf238 │ │ │ │ andsle r2, r0, r1, lsl #16 │ │ │ │ vhadd.s8 d25, d0, d7 │ │ │ │ @ instruction: 0xf8df5152 │ │ │ │ ldrbtmi r0, [r8], #-1660 @ 0xfffff984 │ │ │ │ @@ -589729,35 +589729,35 @@ │ │ │ │ stc2 5, cr15, [r8, #-784] @ 0xfffffcf0 │ │ │ │ strbt r9, [ip], #-2567 @ 0xfffff5f9 │ │ │ │ andhi pc, r0, pc, lsr #7 │ │ │ │ ... │ │ │ │ rsbeq fp, r4, r0, ror #26 │ │ │ │ @ instruction: 0x000011b8 │ │ │ │ rsbeq fp, r4, r6, lsr #26 │ │ │ │ - subseq r6, fp, r4, lsl #26 │ │ │ │ - subseq r3, r9, r6, ror r0 │ │ │ │ - subseq r6, fp, sl, asr #25 │ │ │ │ - subseq r3, r9, ip, lsr r0 │ │ │ │ - ldrheq r6, [fp], #-202 @ 0xffffff36 │ │ │ │ - ldrheq r6, [fp], #-188 @ 0xffffff44 │ │ │ │ - subseq r2, r9, lr, lsr #30 │ │ │ │ - @ instruction: 0x005b6a96 │ │ │ │ - subseq r2, r9, r8, lsl #28 │ │ │ │ - subseq r6, fp, sl, lsl #21 │ │ │ │ - subseq r6, fp, r8, lsl sl │ │ │ │ - subseq r6, fp, lr, ror #15 │ │ │ │ - subseq r2, r9, r2, ror #22 │ │ │ │ - subseq r6, fp, r4, asr #15 │ │ │ │ - subseq r6, fp, r8, lsr r7 │ │ │ │ - subseq r2, r9, ip, lsr #21 │ │ │ │ - subseq r6, fp, r8, lsl #14 │ │ │ │ - subseq r2, r9, ip, ror sl │ │ │ │ - subseq r6, fp, lr, lsr #13 │ │ │ │ - subseq r6, fp, r6, lsl #13 │ │ │ │ - ldrsheq r2, [r9], #-154 @ 0xffffff66 │ │ │ │ + subseq r6, fp, ip, lsl #26 │ │ │ │ + subseq r3, r9, lr, ror r0 │ │ │ │ + ldrsbeq r6, [fp], #-194 @ 0xffffff3e │ │ │ │ + subseq r3, r9, r4, asr #32 │ │ │ │ + subseq r6, fp, r2, asr #25 │ │ │ │ + subseq r6, fp, r4, asr #23 │ │ │ │ + subseq r2, r9, r6, lsr pc │ │ │ │ + @ instruction: 0x005b6a9e │ │ │ │ + subseq r2, r9, r0, lsl lr │ │ │ │ + @ instruction: 0x005b6a92 │ │ │ │ + subseq r6, fp, r0, lsr #20 │ │ │ │ + ldrsheq r6, [fp], #-118 @ 0xffffff8a │ │ │ │ + subseq r2, r9, sl, ror #22 │ │ │ │ + subseq r6, fp, ip, asr #15 │ │ │ │ + subseq r6, fp, r0, asr #14 │ │ │ │ + ldrheq r2, [r9], #-164 @ 0xffffff5c │ │ │ │ + subseq r6, fp, r0, lsl r7 │ │ │ │ + subseq r2, r9, r4, lsl #21 │ │ │ │ + ldrheq r6, [fp], #-102 @ 0xffffff9a │ │ │ │ + subseq r6, fp, lr, lsl #13 │ │ │ │ + subseq r2, r9, r2, lsl #20 │ │ │ │ ldmvs fp, {r3, r4, r8, r9, fp, ip, pc} │ │ │ │ @ instruction: 0xf47f2b00 │ │ │ │ @ instruction: 0x4650adbf │ │ │ │ @ instruction: 0xf7439307 │ │ │ │ blls 452d5c │ │ │ │ cdp 3, 11, cr9, cr0, cr8, {0} │ │ │ │ movwcs r8, #6976 @ 0x1b40 │ │ │ │ @@ -589803,26 +589803,26 @@ │ │ │ │ bicpl pc, r5, r0, asr #4 │ │ │ │ andcc r4, ip, r8, ror r4 │ │ │ │ blx fee10c4a │ │ │ │ @ instruction: 0xf04f480e │ │ │ │ ldrbtmi r3, [r8], #-511 @ 0xfffffe01 │ │ │ │ stc2l 5, cr15, [r8], #-784 @ 0xfffffcf0 │ │ │ │ svclt 0x0000e7b6 │ │ │ │ - ldrsbeq r6, [fp], #-88 @ 0xffffffa8 │ │ │ │ - subseq r2, r9, sl, asr #18 │ │ │ │ - ldrheq r6, [fp], #-88 @ 0xffffffa8 │ │ │ │ - subseq r2, r9, sl, lsr #18 │ │ │ │ - @ instruction: 0x005b659c │ │ │ │ - subseq r2, r9, lr, lsl #18 │ │ │ │ - subseq r6, fp, r0, lsl #11 │ │ │ │ - ldrsheq r2, [r9], #-130 @ 0xffffff7e │ │ │ │ - subseq r6, fp, r4, ror #10 │ │ │ │ - ldrsbeq r2, [r9], #-134 @ 0xffffff7a │ │ │ │ - subseq r6, fp, r8, asr #10 │ │ │ │ - ldrheq r2, [r9], #-138 @ 0xffffff76 │ │ │ │ + subseq r6, fp, r0, ror #11 │ │ │ │ + subseq r2, r9, r2, asr r9 │ │ │ │ + subseq r6, fp, r0, asr #11 │ │ │ │ + subseq r2, r9, r2, lsr r9 │ │ │ │ + subseq r6, fp, r4, lsr #11 │ │ │ │ + subseq r2, r9, r6, lsl r9 │ │ │ │ + subseq r6, fp, r8, lsl #11 │ │ │ │ + ldrsheq r2, [r9], #-138 @ 0xffffff76 │ │ │ │ + subseq r6, fp, ip, ror #10 │ │ │ │ + ldrsbeq r2, [r9], #-142 @ 0xffffff72 │ │ │ │ + subseq r6, fp, r0, asr r5 │ │ │ │ + subseq r2, r9, r2, asr #17 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl fedaa780 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fd8 │ │ │ │ ldrmi ip, [lr], -r0, lsl #2 │ │ │ │ addlt r4, r6, pc, lsr fp │ │ │ │ stmdavs r5, {r2, r3, r4, r5, r6, r7, sl, lr}^ │ │ │ │ @@ -589885,23 +589885,23 @@ │ │ │ │ stmdbls r1, {r1, r2, r3, fp, lr} │ │ │ │ @ instruction: 0xf5c44478 │ │ │ │ blls 2d25ac >::_M_default_append(unsigned int)@@Base+0x4f9e8> │ │ │ │ @ instruction: 0xf5bee7b8 │ │ │ │ svclt 0x0000e856 │ │ │ │ rsbeq fp, r4, r0, lsl #9 │ │ │ │ @ instruction: 0x000011b8 │ │ │ │ - @ instruction: 0x005b6498 │ │ │ │ - subseq r2, r9, ip, lsl #16 │ │ │ │ + subseq r6, fp, r0, lsr #9 │ │ │ │ + subseq r2, r9, r4, lsl r8 │ │ │ │ rsbeq fp, r4, r8, lsl r4 │ │ │ │ - subseq r6, fp, r2, ror #8 │ │ │ │ - ldrsbeq r2, [r9], #-118 @ 0xffffff8a │ │ │ │ - subseq r6, fp, sl, lsr #8 │ │ │ │ - @ instruction: 0x0059279e │ │ │ │ - subseq r6, fp, ip, lsl #8 │ │ │ │ - subseq r2, r9, r0, lsl #15 │ │ │ │ + subseq r6, fp, sl, ror #8 │ │ │ │ + ldrsbeq r2, [r9], #-126 @ 0xffffff82 │ │ │ │ + subseq r6, fp, r2, lsr r4 │ │ │ │ + subseq r2, r9, r6, lsr #15 │ │ │ │ + subseq r6, fp, r4, lsl r4 │ │ │ │ + subseq r2, r9, r8, lsl #15 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ blhi 30eb74 >::_M_default_append(unsigned int)@@Base+0x8bfb0> │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00a8f8cc │ │ │ │ stcmi 0, cr11, [r8], {139} @ 0x8b │ │ │ │ ldrmi r4, [pc], -r8, lsl #19 │ │ │ │ @@ -590039,22 +590039,22 @@ │ │ │ │ str r8, [r9, -r7, asr #22]! │ │ │ │ andhi pc, r0, pc, lsr #7 │ │ │ │ addge r9, r7, #46, 30 @ 0xb8 │ │ │ │ ldrbtpl r4, [sp], #-686 @ 0xfffffd52 │ │ │ │ rsbeq fp, r4, r0, asr #6 │ │ │ │ @ instruction: 0x000011b8 │ │ │ │ rsbeq fp, r4, r0, lsr #5 │ │ │ │ - subseq r6, fp, ip, asr r2 │ │ │ │ - ldrsbeq r2, [r9], #-80 @ 0xffffffb0 │ │ │ │ - subseq r6, fp, r0, asr #4 │ │ │ │ - ldrheq r2, [r9], #-84 @ 0xffffffac │ │ │ │ - subseq r6, fp, r8, lsl #4 │ │ │ │ - subseq r2, r9, ip, ror r5 │ │ │ │ - ldrheq r6, [fp], #-28 @ 0xffffffe4 │ │ │ │ - subseq r2, r9, r0, lsr r5 │ │ │ │ + subseq r6, fp, r4, ror #4 │ │ │ │ + ldrsbeq r2, [r9], #-88 @ 0xffffffa8 │ │ │ │ + subseq r6, fp, r8, asr #4 │ │ │ │ + ldrheq r2, [r9], #-92 @ 0xffffffa4 │ │ │ │ + subseq r6, fp, r0, lsl r2 │ │ │ │ + subseq r2, r9, r4, lsl #11 │ │ │ │ + subseq r6, fp, r4, asr #3 │ │ │ │ + subseq r2, r9, r8, lsr r5 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ blhi 38edd8 │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x0070f8cc │ │ │ │ stmibmi r3, {r0, r1, r2, r3, r9, sl, lr}^ │ │ │ │ blmi ff3251a4 │ │ │ │ @@ -590250,20 +590250,20 @@ │ │ │ │ @ instruction: 0x4676903c │ │ │ │ ldrsbthi pc, [r0], -sp @ │ │ │ │ svclt 0x0000e024 │ │ │ │ ... │ │ │ │ ldrdeq fp, [r4], #-12 @ │ │ │ │ @ instruction: 0x000011b8 │ │ │ │ rsbeq sl, r4, ip, ror #31 │ │ │ │ - subseq r5, fp, sl, lsr pc │ │ │ │ - subseq r2, r9, lr, lsr #5 │ │ │ │ - subseq r5, fp, ip, lsl #30 │ │ │ │ - subseq r2, r9, r0, lsl #5 │ │ │ │ - subseq r5, fp, sl, ror lr │ │ │ │ - subseq r2, r9, lr, ror #3 │ │ │ │ + subseq r5, fp, r2, asr #30 │ │ │ │ + ldrheq r2, [r9], #-38 @ 0xffffffda │ │ │ │ + subseq r5, fp, r4, lsl pc │ │ │ │ + subseq r2, r9, r8, lsl #5 │ │ │ │ + subseq r5, fp, r2, lsl #29 │ │ │ │ + ldrsheq r2, [r9], #-22 @ 0xffffffea │ │ │ │ @ instruction: 0xf8dd9b04 │ │ │ │ bls 4c3d28 │ │ │ │ stceq 1, cr15, [r1], {12} │ │ │ │ bleq 49009c │ │ │ │ ldcle 5, cr4, [r4], {98} @ 0x62 │ │ │ │ @ instruction: 0xf8dd464f │ │ │ │ @ instruction: 0x461e9034 │ │ │ │ @@ -590304,17 +590304,17 @@ │ │ │ │ strmi r9, [pc], -fp, lsl #24 │ │ │ │ ldrbtmi r9, [sl], #-2823 @ 0xfffff4f9 │ │ │ │ orrvs pc, r0, pc, asr #8 │ │ │ │ strvs lr, [r2, -sp, asr #19] │ │ │ │ vshl.s64 d25, d0, d11 │ │ │ │ str pc, [r0], r9, ror #30 │ │ │ │ stc 5, cr15, [r8, #-756] @ 0xfffffd0c │ │ │ │ - subseq r5, fp, r6, lsr #27 │ │ │ │ - subseq r2, r9, sl, lsl r1 │ │ │ │ - subseq r5, fp, sl, lsl lr │ │ │ │ + subseq r5, fp, lr, lsr #27 │ │ │ │ + subseq r2, r9, r2, lsr #2 │ │ │ │ + subseq r5, fp, r2, lsr #28 │ │ │ │ ldrbmi lr, [r0, sp, lsr #18]! │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ blhi 30f1ec >::_M_default_append(unsigned int)@@Base+0x8c628> │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d0f8cc │ │ │ │ addlt r6, r2, r6, asr #16 │ │ │ │ @ instruction: 0x46994690 │ │ │ │ @@ -590721,25 +590721,25 @@ │ │ │ │ vmov.f64 d7, #6 @ 0x40300000 2.750 │ │ │ │ svclt 0x000cdb47 │ │ │ │ stmdbeq r1, {r0, r1, r2, r3, r6, ip, sp, lr, pc} │ │ │ │ stmdbeq r0, {r0, r1, r2, r3, r6, ip, sp, lr, pc} │ │ │ │ svclt 0x0000e716 │ │ │ │ andhi pc, r0, pc, lsr #7 │ │ │ │ ... │ │ │ │ - subseq r5, fp, r4, lsl #19 │ │ │ │ - ldrsheq r1, [r9], #-200 @ 0xffffff38 │ │ │ │ - subseq r5, fp, sl, ror #18 │ │ │ │ - ldrsbeq r1, [r9], #-206 @ 0xffffff32 │ │ │ │ - subseq r5, fp, r8, asr #17 │ │ │ │ - subseq r1, r9, ip, lsr ip │ │ │ │ - subseq r5, fp, lr, lsr r8 │ │ │ │ - ldrheq r1, [r9], #-178 @ 0xffffff4e │ │ │ │ - subseq r5, fp, r4, ror r8 │ │ │ │ - subseq r5, fp, r6, lsl #14 │ │ │ │ - subseq r1, r9, sl, ror sl │ │ │ │ + subseq r5, fp, ip, lsl #19 │ │ │ │ + subseq r1, r9, r0, lsl #26 │ │ │ │ + subseq r5, fp, r2, ror r9 │ │ │ │ + subseq r1, r9, r6, ror #25 │ │ │ │ + ldrsbeq r5, [fp], #-128 @ 0xffffff80 │ │ │ │ + subseq r1, r9, r4, asr #24 │ │ │ │ + subseq r5, fp, r6, asr #16 │ │ │ │ + ldrheq r1, [r9], #-186 @ 0xffffff46 │ │ │ │ + subseq r5, fp, ip, ror r8 │ │ │ │ + subseq r5, fp, lr, lsl #14 │ │ │ │ + subseq r1, r9, r2, lsl #21 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ blhi 30f898 >::_M_default_append(unsigned int)@@Base+0x8ccd4> │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00b8f8cc │ │ │ │ addlt r4, r7, r8, ror #18 │ │ │ │ bmi 1c65e38 │ │ │ │ @@ -590844,23 +590844,23 @@ │ │ │ │ str pc, [r8, fp, asr #24]! │ │ │ │ strtmi sl, [r8], -r4, lsl #18 │ │ │ │ @ instruction: 0xf854f27d │ │ │ │ @ instruction: 0xf5bde7a3 │ │ │ │ svclt 0x0000e8d2 │ │ │ │ rsbeq sl, r4, ip, lsl r6 │ │ │ │ @ instruction: 0x000011b8 │ │ │ │ - ldrheq r5, [fp], #-88 @ 0xffffffa8 │ │ │ │ - subseq r1, r9, ip, lsr #18 │ │ │ │ + subseq r5, fp, r0, asr #11 │ │ │ │ + subseq r1, r9, r4, lsr r9 │ │ │ │ rsbeq sl, r4, sl, lsr r5 │ │ │ │ - subseq r5, fp, r4, asr #10 │ │ │ │ - ldrheq r1, [r9], #-136 @ 0xffffff78 │ │ │ │ - subseq r5, fp, r8, lsr #10 │ │ │ │ - @ instruction: 0x0059189c │ │ │ │ - subseq r5, fp, ip, lsl #10 │ │ │ │ - subseq r1, r9, r0, lsl #17 │ │ │ │ + subseq r5, fp, ip, asr #10 │ │ │ │ + subseq r1, r9, r0, asr #17 │ │ │ │ + subseq r5, fp, r0, lsr r5 │ │ │ │ + subseq r1, r9, r4, lsr #17 │ │ │ │ + subseq r5, fp, r4, lsl r5 │ │ │ │ + subseq r1, r9, r8, lsl #17 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ blhi 38fa7c │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x0098f8cc │ │ │ │ addlt r4, sp, sl, lsl #25 │ │ │ │ ldrbtmi r4, [ip], #-2442 @ 0xfffff676 │ │ │ │ @@ -591000,24 +591000,24 @@ │ │ │ │ movwcs lr, #30469 @ 0x7705 │ │ │ │ andcc pc, r0, r8, asr #17 │ │ │ │ @ instruction: 0xf5bce700 │ │ │ │ svclt 0x0000ef9c │ │ │ │ rsbeq sl, r4, sl, lsr r4 │ │ │ │ @ instruction: 0x000011b8 │ │ │ │ rsbeq sl, r4, r2, lsl r4 │ │ │ │ - @ instruction: 0x005b5392 │ │ │ │ - subseq r1, r9, r6, lsl #14 │ │ │ │ - subseq r5, fp, r6, lsr r3 │ │ │ │ - subseq r1, r9, sl, lsr #13 │ │ │ │ - ldrsbeq r5, [fp], #-46 @ 0xffffffd2 │ │ │ │ - subseq r1, r9, r2, asr r6 │ │ │ │ - ldrheq r5, [fp], #-40 @ 0xffffffd8 │ │ │ │ - subseq r1, r9, ip, lsr #12 │ │ │ │ - @ instruction: 0x005b529e │ │ │ │ - subseq r1, r9, r2, lsl r6 │ │ │ │ + @ instruction: 0x005b539a │ │ │ │ + subseq r1, r9, lr, lsl #14 │ │ │ │ + subseq r5, fp, lr, lsr r3 │ │ │ │ + ldrheq r1, [r9], #-98 @ 0xffffff9e │ │ │ │ + subseq r5, fp, r6, ror #5 │ │ │ │ + subseq r1, r9, sl, asr r6 │ │ │ │ + subseq r5, fp, r0, asr #5 │ │ │ │ + subseq r1, r9, r4, lsr r6 │ │ │ │ + subseq r5, fp, r6, lsr #5 │ │ │ │ + subseq r1, r9, sl, lsl r6 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ blhi 48fcf0 │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x0070f8cc │ │ │ │ @ instruction: 0x460cb093 │ │ │ │ @ instruction: 0xf6404682 │ │ │ │ @@ -591172,16 +591172,16 @@ │ │ │ │ andls r3, r6, #1024 @ 0x400 │ │ │ │ @ instruction: 0xf73f4293 │ │ │ │ adcs sl, fp, r9, lsl pc │ │ │ │ andhi pc, r0, pc, lsr #7 │ │ │ │ ... │ │ │ │ strhteq sl, [r4], #-24 @ 0xffffffe8 │ │ │ │ @ instruction: 0x000011b8 │ │ │ │ - subseq r5, fp, sl, lsl r2 │ │ │ │ - subseq r7, pc, r2, lsl r7 @ │ │ │ │ + subseq r5, fp, r2, lsr #4 │ │ │ │ + subseq r7, pc, sl, lsl r7 @ │ │ │ │ strbmi r9, [sl], -r3, lsl #18 │ │ │ │ @ instruction: 0xf7fb4650 │ │ │ │ @ instruction: 0x4680fefb │ │ │ │ @ instruction: 0xf0402801 │ │ │ │ bls 335288 >::_M_default_append(unsigned int)@@Base+0xb26c4> │ │ │ │ strbmi r4, [fp], -r1, lsr #12 │ │ │ │ @ instruction: 0xf7fb4650 │ │ │ │ @@ -591452,19 +591452,19 @@ │ │ │ │ @ instruction: 0xf5c2300c │ │ │ │ stmdami sl, {r0, r2, r6, r7, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ ldrbtmi r4, [r8], #-1601 @ 0xfffff9bf │ │ │ │ @ instruction: 0xff80f5c2 │ │ │ │ svclt 0x0000e686 │ │ │ │ andhi pc, r0, pc, lsr #7 │ │ │ │ ... │ │ │ │ - @ instruction: 0x005f7296 │ │ │ │ - subseq r4, fp, r4, asr #23 │ │ │ │ - subseq r0, r9, r8, lsr pc │ │ │ │ - subseq r4, fp, r6, ror fp │ │ │ │ - subseq r0, r9, sl, ror #29 │ │ │ │ + @ instruction: 0x005f729e │ │ │ │ + subseq r4, fp, ip, asr #23 │ │ │ │ + subseq r0, r9, r0, asr #30 │ │ │ │ + subseq r4, fp, lr, ror fp │ │ │ │ + ldrsheq r0, [r9], #-226 @ 0xffffff1e │ │ │ │ blls ff4905b8 │ │ │ │ ble 525a2c │ │ │ │ ldrdcs pc, [r8], -r9 │ │ │ │ biceq lr, r3, #2048 @ 0x800 │ │ │ │ sbceq lr, r7, #2048 @ 0x800 │ │ │ │ blvc 31021c >::_M_default_append(unsigned int)@@Base+0x8d658> │ │ │ │ blls 450770 │ │ │ │ @@ -591659,42 +591659,42 @@ │ │ │ │ stmdami r2!, {r0, r1, r2, r5, r8, sl, fp, ip, sp, lr, pc} │ │ │ │ ldrbtmi r9, [r8], #-2307 @ 0xfffff6fd │ │ │ │ stc2l 5, cr15, [r2, #776]! @ 0x308 │ │ │ │ ldrdhi pc, [ip], -sp │ │ │ │ svclt 0x0000e4e6 │ │ │ │ andhi pc, r0, pc, lsr #7 │ │ │ │ ... │ │ │ │ - subseq r4, fp, lr, asr #19 │ │ │ │ - subseq r0, r9, r2, asr #26 │ │ │ │ - subseq r4, fp, r2, lsr #19 │ │ │ │ - subseq r0, r9, r6, lsl sp │ │ │ │ - subseq r4, fp, r4, ror r9 │ │ │ │ - subseq r0, r9, r8, ror #25 │ │ │ │ - subseq r4, fp, sl, asr r9 │ │ │ │ - subseq r0, r9, lr, asr #25 │ │ │ │ - subseq r4, fp, lr, lsr r9 │ │ │ │ - ldrheq r0, [r9], #-194 @ 0xffffff3e │ │ │ │ - subseq r4, fp, r0, lsr #18 │ │ │ │ - @ instruction: 0x00590c94 │ │ │ │ - subseq r4, fp, r4, lsl #18 │ │ │ │ - subseq r0, r9, r8, ror ip │ │ │ │ - subseq r4, fp, r8, ror #17 │ │ │ │ - subseq r0, r9, ip, asr ip │ │ │ │ - subseq r4, fp, ip, asr #17 │ │ │ │ - subseq r0, r9, r0, asr #24 │ │ │ │ - ldrheq r4, [fp], #-128 @ 0xffffff80 │ │ │ │ - subseq r0, r9, r4, lsr #24 │ │ │ │ - @ instruction: 0x005b4894 │ │ │ │ - subseq r0, r9, r8, lsl #24 │ │ │ │ - subseq r4, fp, r8, ror r8 │ │ │ │ - subseq r0, r9, ip, ror #23 │ │ │ │ - subseq r4, fp, r6, asr r8 │ │ │ │ - subseq r0, r9, sl, asr #23 │ │ │ │ - subseq r4, fp, sl, lsr r8 │ │ │ │ - subseq r0, r9, lr, lsr #23 │ │ │ │ + ldrsbeq r4, [fp], #-150 @ 0xffffff6a │ │ │ │ + subseq r0, r9, sl, asr #26 │ │ │ │ + subseq r4, fp, sl, lsr #19 │ │ │ │ + subseq r0, r9, lr, lsl sp │ │ │ │ + subseq r4, fp, ip, ror r9 │ │ │ │ + ldrsheq r0, [r9], #-192 @ 0xffffff40 │ │ │ │ + subseq r4, fp, r2, ror #18 │ │ │ │ + ldrsbeq r0, [r9], #-198 @ 0xffffff3a │ │ │ │ + subseq r4, fp, r6, asr #18 │ │ │ │ + ldrheq r0, [r9], #-202 @ 0xffffff36 │ │ │ │ + subseq r4, fp, r8, lsr #18 │ │ │ │ + @ instruction: 0x00590c9c │ │ │ │ + subseq r4, fp, ip, lsl #18 │ │ │ │ + subseq r0, r9, r0, lsl #25 │ │ │ │ + ldrsheq r4, [fp], #-128 @ 0xffffff80 │ │ │ │ + subseq r0, r9, r4, ror #24 │ │ │ │ + ldrsbeq r4, [fp], #-132 @ 0xffffff7c │ │ │ │ + subseq r0, r9, r8, asr #24 │ │ │ │ + ldrheq r4, [fp], #-136 @ 0xffffff78 │ │ │ │ + subseq r0, r9, ip, lsr #24 │ │ │ │ + @ instruction: 0x005b489c │ │ │ │ + subseq r0, r9, r0, lsl ip │ │ │ │ + subseq r4, fp, r0, lsl #17 │ │ │ │ + ldrsheq r0, [r9], #-180 @ 0xffffff4c │ │ │ │ + subseq r4, fp, lr, asr r8 │ │ │ │ + ldrsbeq r0, [r9], #-178 @ 0xffffff4e │ │ │ │ + subseq r4, fp, r2, asr #16 │ │ │ │ + ldrheq r0, [r9], #-182 @ 0xffffff4a │ │ │ │ ldmdami r9!, {r7, r9, sl, lr} │ │ │ │ orrscs pc, sp, r0, asr #12 │ │ │ │ andcc r4, ip, r8, ror r4 │ │ │ │ ldc2l 5, cr15, [r8], {194} @ 0xc2 │ │ │ │ @ instruction: 0x46414836 │ │ │ │ @ instruction: 0xf5c24478 │ │ │ │ ldr pc, [r9], #3475 @ 0xd93 │ │ │ │ @@ -591745,30 +591745,30 @@ │ │ │ │ ldrbtmi r2, [r8], #-417 @ 0xfffffe5f │ │ │ │ @ instruction: 0xf5c2300c │ │ │ │ ldmdami r3, {r0, r2, r4, r5, r6, sl, fp, ip, sp, lr, pc} │ │ │ │ ldrbtmi r4, [r8], #-1601 @ 0xfffff9bf │ │ │ │ ldc2 5, cr15, [r0, #-776]! @ 0xfffffcf8 │ │ │ │ @ instruction: 0xf5bce436 │ │ │ │ svclt 0x0000e9bc │ │ │ │ - @ instruction: 0x005b479c │ │ │ │ - subseq r0, r9, r0, lsl fp │ │ │ │ - subseq r4, fp, r0, lsl #15 │ │ │ │ - ldrsheq r0, [r9], #-164 @ 0xffffff5c │ │ │ │ - subseq r4, fp, r4, ror #14 │ │ │ │ - ldrsbeq r0, [r9], #-168 @ 0xffffff58 │ │ │ │ - subseq r4, fp, r8, asr #14 │ │ │ │ - ldrheq r0, [r9], #-172 @ 0xffffff54 │ │ │ │ - subseq r4, fp, ip, lsr #14 │ │ │ │ - subseq r0, r9, r0, lsr #21 │ │ │ │ - subseq r4, fp, r0, lsl r7 │ │ │ │ - subseq r0, r9, r2, lsl #21 │ │ │ │ - ldrsheq r4, [fp], #-98 @ 0xffffff9e │ │ │ │ - subseq r0, r9, r6, ror #20 │ │ │ │ - ldrsbeq r4, [fp], #-102 @ 0xffffff9a │ │ │ │ - subseq r0, r9, sl, asr #20 │ │ │ │ + subseq r4, fp, r4, lsr #15 │ │ │ │ + subseq r0, r9, r8, lsl fp │ │ │ │ + subseq r4, fp, r8, lsl #15 │ │ │ │ + ldrsheq r0, [r9], #-172 @ 0xffffff54 │ │ │ │ + subseq r4, fp, ip, ror #14 │ │ │ │ + subseq r0, r9, r0, ror #21 │ │ │ │ + subseq r4, fp, r0, asr r7 │ │ │ │ + subseq r0, r9, r4, asr #21 │ │ │ │ + subseq r4, fp, r4, lsr r7 │ │ │ │ + subseq r0, r9, r8, lsr #21 │ │ │ │ + subseq r4, fp, r8, lsl r7 │ │ │ │ + subseq r0, r9, sl, lsl #21 │ │ │ │ + ldrsheq r4, [fp], #-106 @ 0xffffff96 │ │ │ │ + subseq r0, r9, lr, ror #20 │ │ │ │ + ldrsbeq r4, [fp], #-110 @ 0xffffff92 │ │ │ │ + subseq r0, r9, r2, asr sl │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl fedac604 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ bmi 195932c │ │ │ │ blmi 1981634 │ │ │ │ ldrbtmi r4, [sl], #-1542 @ 0xfffff9fa │ │ │ │ ldmdavs fp, {r0, r1, r4, r6, r7, fp, ip, lr} │ │ │ │ @@ -591858,39 +591858,39 @@ │ │ │ │ @ instruction: 0xf5bce7b8 │ │ │ │ svclt 0x0000e8e4 │ │ │ │ ... │ │ │ │ stmiahi r3!, {r0, r4, r5, r6, r7, fp, sp, lr}^ │ │ │ │ mcrcc 8, 7, pc, cr4, cr5, {5} @ │ │ │ │ strdeq r9, [r4], #-94 @ 0xffffffa2 @ │ │ │ │ @ instruction: 0x000011b8 │ │ │ │ - subseq r4, fp, sl, ror #12 │ │ │ │ + subseq r4, fp, r2, ror r6 │ │ │ │ @ instruction: 0xffffe8eb │ │ │ │ @ instruction: 0xffffe26d │ │ │ │ - subseq r4, fp, sl, lsr #14 │ │ │ │ - subseq r4, fp, lr, ror #13 │ │ │ │ + subseq r4, fp, r2, lsr r7 │ │ │ │ + ldrsheq r4, [fp], #-102 @ 0xffffff9a │ │ │ │ andeq r0, r0, fp, ror r1 │ │ │ │ @ instruction: 0xffffb285 │ │ │ │ @ instruction: 0xffffd7cd │ │ │ │ @ instruction: 0xffffef59 │ │ │ │ @ instruction: 0xfffff3ad │ │ │ │ @ instruction: 0xfffff133 │ │ │ │ @ instruction: 0xffffb1e3 │ │ │ │ - subseq r4, fp, r0, lsl r7 │ │ │ │ - subseq r4, fp, lr, asr #13 │ │ │ │ - ldrheq r4, [fp], #-82 @ 0xffffffae │ │ │ │ - subseq r0, r9, r6, lsr #18 │ │ │ │ + subseq r4, fp, r8, lsl r7 │ │ │ │ + ldrsbeq r4, [fp], #-102 @ 0xffffff9a │ │ │ │ + ldrheq r4, [fp], #-90 @ 0xffffffa6 │ │ │ │ + subseq r0, r9, lr, lsr #18 │ │ │ │ rsbeq r9, r4, r4, lsr r5 │ │ │ │ - subseq r4, fp, r0, lsl #11 │ │ │ │ - ldrsheq r0, [r9], #-132 @ 0xffffff7c │ │ │ │ - ldrheq r4, [fp], #-106 @ 0xffffff96 │ │ │ │ - subseq r4, fp, r4, lsl r7 │ │ │ │ - subseq r4, fp, r6, asr #10 │ │ │ │ - ldrheq r0, [r9], #-138 @ 0xffffff76 │ │ │ │ - subseq r4, fp, r8, lsr #10 │ │ │ │ - @ instruction: 0x0059089a │ │ │ │ + subseq r4, fp, r8, lsl #11 │ │ │ │ + ldrsheq r0, [r9], #-140 @ 0xffffff74 │ │ │ │ + subseq r4, fp, r2, asr #13 │ │ │ │ + subseq r4, fp, ip, lsl r7 │ │ │ │ + subseq r4, fp, lr, asr #10 │ │ │ │ + subseq r0, r9, r2, asr #17 │ │ │ │ + subseq r4, fp, r0, lsr r5 │ │ │ │ + subseq r0, r9, r2, lsr #17 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ bl fedac7f0 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strdlt r0, [r3], r0 @ │ │ │ │ @ instruction: 0xff00f7ff │ │ │ │ stmdacs r1, {r0, r1, r9, sl, lr} │ │ │ │ ldrmi sp, [r8], -r2, lsl #2 │ │ │ │ @@ -591900,16 +591900,16 @@ │ │ │ │ andcc r4, ip, r8, ror r4 │ │ │ │ blx 1212d22 │ │ │ │ stmdbls r1, {r0, r2, fp, lr} │ │ │ │ @ instruction: 0xf5c24478 │ │ │ │ blls 2d4608 >::_M_default_append(unsigned int)@@Base+0x51a44> │ │ │ │ andlt r4, r3, r8, lsl r6 │ │ │ │ svclt 0x0000bd00 │ │ │ │ - subseq r4, fp, r8, ror #8 │ │ │ │ - ldrsbeq r0, [r9], #-124 @ 0xffffff84 │ │ │ │ + subseq r4, fp, r0, ror r4 │ │ │ │ + subseq r0, r9, r4, ror #15 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ blhi 390af4 │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x0090f8cc │ │ │ │ strmi fp, [sp], -pc, lsl #1 │ │ │ │ blmi feea6ec0 │ │ │ │ @@ -592088,29 +592088,29 @@ │ │ │ │ str pc, [r0, r9, lsl #21]! │ │ │ │ svc 0x0014f5bb │ │ │ │ andhi pc, r0, pc, lsr #7 │ │ │ │ addge r9, r7, #46, 30 @ 0xb8 │ │ │ │ ldrbtpl r4, [sp], #-686 @ 0xfffffd52 │ │ │ │ @ instruction: 0x000011b8 │ │ │ │ strhteq r9, [r4], #-48 @ 0xffffffd0 │ │ │ │ - ldrsbeq r4, [fp], #-38 @ 0xffffffda │ │ │ │ - @ instruction: 0x005b429e │ │ │ │ + ldrsbeq r4, [fp], #-46 @ 0xffffffd2 │ │ │ │ + subseq r4, fp, r6, lsr #5 │ │ │ │ rsbeq r9, r4, r6, asr #3 │ │ │ │ - subseq r4, fp, ip, lsl #4 │ │ │ │ - subseq r0, r9, r0, lsl #11 │ │ │ │ - ldrsheq r4, [fp], #-20 @ 0xffffffec │ │ │ │ - subseq r0, r9, r8, ror #10 │ │ │ │ - ldrsbeq r4, [fp], #-26 @ 0xffffffe6 │ │ │ │ - subseq r0, r9, lr, asr #10 │ │ │ │ - subseq r4, fp, r0, asr #3 │ │ │ │ - subseq r0, r9, r4, lsr r5 │ │ │ │ - subseq r4, fp, r6, lsr #3 │ │ │ │ - subseq r0, r9, sl, lsl r5 │ │ │ │ - subseq r4, fp, sl, lsl #3 │ │ │ │ - ldrsheq r0, [r9], #-76 @ 0xffffffb4 │ │ │ │ + subseq r4, fp, r4, lsl r2 │ │ │ │ + subseq r0, r9, r8, lsl #11 │ │ │ │ + ldrsheq r4, [fp], #-28 @ 0xffffffe4 │ │ │ │ + subseq r0, r9, r0, ror r5 │ │ │ │ + subseq r4, fp, r2, ror #3 │ │ │ │ + subseq r0, r9, r6, asr r5 │ │ │ │ + subseq r4, fp, r8, asr #3 │ │ │ │ + subseq r0, r9, ip, lsr r5 │ │ │ │ + subseq r4, fp, lr, lsr #3 │ │ │ │ + subseq r0, r9, r2, lsr #10 │ │ │ │ + @ instruction: 0x005b4192 │ │ │ │ + subseq r0, r9, r4, lsl #10 │ │ │ │ ldrbmi lr, [r0, sp, lsr #18]! │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00c8f8cc │ │ │ │ cdpls 0, 1, cr11, cr0, cr6, {4} │ │ │ │ strls r9, [r3, #-3342] @ 0xfffff2f2 │ │ │ │ stcls 15, cr9, [pc, #-68] @ 255930 │ │ │ │ @@ -592148,15 +592148,15 @@ │ │ │ │ vsubhn.i16 d20, , q8 │ │ │ │ @ instruction: 0xf640fcdd │ │ │ │ @ instruction: 0x462b5414 │ │ │ │ @ instruction: 0x464100b2 │ │ │ │ andlt r9, r6, lr, lsl #8 │ │ │ │ @ instruction: 0x47f0e8bd │ │ │ │ blt ffd13108 │ │ │ │ - ldrsheq r4, [fp], #-6 │ │ │ │ + ldrsheq r4, [fp], #-14 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ bl fedacc18 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8d10ff0 │ │ │ │ addlt ip, r3, r4, rrx │ │ │ │ ldmdavs r2, {r0, r4, r7, fp, sp, lr} │ │ │ │ ldrdgt pc, [r0], -ip │ │ │ │ @@ -592171,16 +592171,16 @@ │ │ │ │ andcc r4, ip, r8, ror r4 │ │ │ │ @ instruction: 0xf920f5c2 │ │ │ │ stmdbls r1, {r0, r2, fp, lr} │ │ │ │ @ instruction: 0xf5c24478 │ │ │ │ blls 2d41cc >::_M_default_append(unsigned int)@@Base+0x51608> │ │ │ │ andlt r4, r3, r8, lsl r6 │ │ │ │ svclt 0x0000bd00 │ │ │ │ - subseq r4, fp, r0, lsl #4 │ │ │ │ - subseq r0, r9, r0, lsr #7 │ │ │ │ + subseq r4, fp, r8, lsl #4 │ │ │ │ + subseq r0, r9, r8, lsr #7 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ bl fedacc78 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ cdpvs 15, 4, cr0, cr9, cr0, {7} │ │ │ │ @ instruction: 0xf8d2b086 │ │ │ │ ldmdavs r2, {r3, lr, pc} │ │ │ │ stcls 8, cr6, [r8], {9} │ │ │ │ @@ -592198,16 +592198,16 @@ │ │ │ │ ldrbtmi r4, [r8], #-2054 @ 0xfffff7fa │ │ │ │ @ instruction: 0xf5c2300c │ │ │ │ stmdami r5, {r0, r3, r5, r6, r7, fp, ip, sp, lr, pc} │ │ │ │ ldrbtmi r9, [r8], #-2309 @ 0xfffff6fb │ │ │ │ @ instruction: 0xf9a4f5c2 │ │ │ │ ldrmi r9, [r8], -r5, lsl #22 │ │ │ │ ldclt 0, cr11, [r0, #-24] @ 0xffffffe8 │ │ │ │ - @ instruction: 0x005b4192 │ │ │ │ - subseq r0, r9, r2, lsr r3 │ │ │ │ + @ instruction: 0x005b419a │ │ │ │ + subseq r0, r9, sl, lsr r3 │ │ │ │ ldmvs r3, {r0, r3, r6, r9, sl, fp, sp, lr} │ │ │ │ stmdavs r9, {r1, r4, fp, sp, lr} │ │ │ │ eorcs pc, r3, r2, asr r8 @ │ │ │ │ eorne pc, r3, r1, asr r8 @ │ │ │ │ svclt 0x009cf2d1 │ │ │ │ ldmvs r3, {r0, r3, r6, r9, sl, fp, sp, lr} │ │ │ │ stmdavs r9, {r1, r4, fp, sp, lr} │ │ │ │ @@ -592314,18 +592314,18 @@ │ │ │ │ @ instruction: 0xf5c24478 │ │ │ │ blls 6d3f9c │ │ │ │ @ instruction: 0xf5bbe7d1 │ │ │ │ svclt 0x0000ed4e │ │ │ │ strdeq r8, [r4], #-224 @ 0xffffff20 @ │ │ │ │ @ instruction: 0x000011b8 │ │ │ │ ldrdeq r8, [r4], #-214 @ 0xffffff2a @ │ │ │ │ - subseq r3, fp, lr, ror #31 │ │ │ │ - subseq r0, r9, lr, lsl #3 │ │ │ │ - ldrsbeq r3, [fp], #-240 @ 0xffffff10 │ │ │ │ - subseq r0, r9, r0, ror r1 │ │ │ │ + ldrsheq r3, [fp], #-246 @ 0xffffff0a │ │ │ │ + @ instruction: 0x00590196 │ │ │ │ + ldrsbeq r3, [fp], #-248 @ 0xffffff08 │ │ │ │ + subseq r0, r9, r8, ror r1 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00c0f8cc │ │ │ │ addlt r6, r7, sp, asr #28 │ │ │ │ @ instruction: 0xf8dd6869 │ │ │ │ ldmib sp, {r6, ip, pc}^ │ │ │ │ @@ -592351,16 +592351,16 @@ │ │ │ │ @ instruction: 0xf5c24478 │ │ │ │ blls 3d3f08 │ │ │ │ andlt r4, r7, r8, lsl r6 │ │ │ │ svchi 0x00f0e8bd │ │ │ │ ldrmi r2, [r8], -r1, lsl #6 │ │ │ │ pop {r0, r1, r2, ip, sp, pc} │ │ │ │ svclt 0x00008ff0 │ │ │ │ - subseq r3, fp, ip, lsr pc │ │ │ │ - ldrsbeq r0, [r9], #-12 │ │ │ │ + subseq r3, fp, r4, asr #30 │ │ │ │ + subseq r0, r9, r4, ror #1 │ │ │ │ mvnsmi lr, sp, lsr #18 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ blhi 311200 >::_M_default_append(unsigned int)@@Base+0x8e63c> │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e0f8cc │ │ │ │ ldmdavs r3!, {r1, r2, r3, r6, r9, sl, fp, sp, lr}^ │ │ │ │ vstmdble r9!, {d2-d1} │ │ │ │ @@ -592384,16 +592384,16 @@ │ │ │ │ @ instruction: 0xf5c24478 │ │ │ │ @ instruction: 0x4628f837 │ │ │ │ blhi 3110a0 >::_M_default_append(unsigned int)@@Base+0x8e4dc> │ │ │ │ ldrhhi lr, [r0, #141]! @ 0x8d │ │ │ │ blhi 3110a8 >::_M_default_append(unsigned int)@@Base+0x8e4e4> │ │ │ │ strtmi r2, [r8], -r1, lsl #10 │ │ │ │ ldrhhi lr, [r0, #141]! @ 0x8d │ │ │ │ - ldrheq r3, [fp], #-232 @ 0xffffff18 │ │ │ │ - subseq r0, r9, r8, asr r0 │ │ │ │ + subseq r3, fp, r0, asr #29 │ │ │ │ + subseq r0, r9, r0, rrx │ │ │ │ ldrbmi lr, [r0, sp, lsr #18]! │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d8f8cc │ │ │ │ addlt r6, r2, lr, asr #28 │ │ │ │ @ instruction: 0xf8dd6871 │ │ │ │ stmdbcs r0, {r3, r5, sp, pc} │ │ │ │ @@ -592417,16 +592417,16 @@ │ │ │ │ ldrbtmi r4, [r8], #-1577 @ 0xfffff9d7 │ │ │ │ @ instruction: 0xfff4f5c1 │ │ │ │ andlt r4, r2, r8, lsr #12 │ │ │ │ @ instruction: 0x87f0e8bd │ │ │ │ strtmi r2, [r8], -r1, lsl #10 │ │ │ │ pop {r1, ip, sp, pc} │ │ │ │ svclt 0x000087f0 │ │ │ │ - subseq r3, fp, r2, lsr lr │ │ │ │ - ldrsbeq pc, [r8], #-242 @ 0xffffff0e @ │ │ │ │ + subseq r3, fp, sl, lsr lr │ │ │ │ + ldrsbeq pc, [r8], #-250 @ 0xffffff06 @ │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00c0f8cc │ │ │ │ addlt r6, r7, sp, asr #28 │ │ │ │ @ instruction: 0xf8dd6869 │ │ │ │ ldmib sp, {r6, ip, pc}^ │ │ │ │ @@ -592452,16 +592452,16 @@ │ │ │ │ @ instruction: 0xf5c14478 │ │ │ │ blls 3d5d74 │ │ │ │ andlt r4, r7, r8, lsl r6 │ │ │ │ svchi 0x00f0e8bd │ │ │ │ ldrmi r2, [r8], -r1, lsl #6 │ │ │ │ pop {r0, r1, r2, ip, sp, pc} │ │ │ │ svclt 0x00008ff0 │ │ │ │ - subseq r3, fp, r8, lsr #27 │ │ │ │ - subseq pc, r8, r8, asr #30 │ │ │ │ + ldrheq r3, [fp], #-208 @ 0xffffff30 │ │ │ │ + subseq pc, r8, r0, asr pc @ │ │ │ │ ldrbmi lr, [r0, sp, lsr #18]! │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00c8f8cc │ │ │ │ bmi 14a7928 │ │ │ │ blmi 14a7950 │ │ │ │ addlt r4, r6, sl, ror r4 │ │ │ │ @@ -592534,23 +592534,23 @@ │ │ │ │ mvnscc pc, pc, asr #32 │ │ │ │ @ instruction: 0xf5c14478 │ │ │ │ @ instruction: 0xf04fff09 │ │ │ │ @ instruction: 0xe7d333ff │ │ │ │ bl fe7136f8 │ │ │ │ rsbeq r8, r4, r4, lsr #22 │ │ │ │ @ instruction: 0x000011b8 │ │ │ │ - subseq r3, fp, r4, asr sp │ │ │ │ - subseq r3, fp, ip, asr #25 │ │ │ │ - subseq pc, r8, ip, ror #28 │ │ │ │ - ldrheq r3, [fp], #-206 @ 0xffffff32 │ │ │ │ + subseq r3, fp, ip, asr sp │ │ │ │ + ldrsbeq r3, [fp], #-196 @ 0xffffff3c │ │ │ │ + subseq pc, r8, r4, ror lr @ │ │ │ │ + subseq r3, fp, r6, asr #25 │ │ │ │ rsbeq r8, r4, ip, asr sl │ │ │ │ - subseq r3, fp, r8, ror ip │ │ │ │ - subseq pc, r8, r8, lsl lr @ │ │ │ │ - subseq r3, fp, lr, asr ip │ │ │ │ - ldrsheq pc, [r8], #-220 @ 0xffffff24 @ │ │ │ │ + subseq r3, fp, r0, lsl #25 │ │ │ │ + subseq pc, r8, r0, lsr #28 │ │ │ │ + subseq r3, fp, r6, ror #24 │ │ │ │ + subseq pc, r8, r4, lsl #28 │ │ │ │ ldrbmi lr, [r0, sp, lsr #18]! │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00c8f8cc │ │ │ │ bmi 14a7a8c │ │ │ │ blmi 14a7ab4 │ │ │ │ addlt r4, r6, sl, ror r4 │ │ │ │ @@ -592623,23 +592623,23 @@ │ │ │ │ mvnscc pc, pc, asr #32 │ │ │ │ @ instruction: 0xf5c14478 │ │ │ │ @ instruction: 0xf04ffe57 │ │ │ │ @ instruction: 0xe7d333ff │ │ │ │ b ffa9385c │ │ │ │ rsbeq r8, r4, r0, asr #19 │ │ │ │ @ instruction: 0x000011b8 │ │ │ │ - ldrsheq r3, [fp], #-176 @ 0xffffff50 │ │ │ │ - subseq r3, fp, r8, ror #22 │ │ │ │ - subseq pc, r8, r8, lsl #26 │ │ │ │ - subseq r3, fp, sl, asr fp │ │ │ │ + ldrsheq r3, [fp], #-184 @ 0xffffff48 │ │ │ │ + subseq r3, fp, r0, ror fp │ │ │ │ + subseq pc, r8, r0, lsl sp @ │ │ │ │ + subseq r3, fp, r2, ror #22 │ │ │ │ strdeq r8, [r4], #-136 @ 0xffffff78 @ │ │ │ │ - subseq r3, fp, r4, lsl fp │ │ │ │ - ldrheq pc, [r8], #-196 @ 0xffffff3c @ │ │ │ │ - ldrsheq r3, [fp], #-170 @ 0xffffff56 │ │ │ │ - @ instruction: 0x0058fc98 │ │ │ │ + subseq r3, fp, ip, lsl fp │ │ │ │ + ldrheq pc, [r8], #-204 @ 0xffffff34 @ │ │ │ │ + subseq r3, fp, r2, lsl #22 │ │ │ │ + subseq pc, r8, r0, lsr #25 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00c0f8cc │ │ │ │ addlt r6, r7, sp, asr #28 │ │ │ │ @ instruction: 0xf8dd6869 │ │ │ │ ldmib sp, {r6, ip, pc}^ │ │ │ │ @@ -592664,16 +592664,16 @@ │ │ │ │ ldrbtmi r9, [r8], #-2309 @ 0xfffff6fb │ │ │ │ cdp2 5, 0, cr15, cr6, cr1, {6} │ │ │ │ ldrmi r9, [r8], -r5, lsl #22 │ │ │ │ pop {r0, r1, r2, ip, sp, pc} │ │ │ │ movwcs r8, #8176 @ 0x1ff0 │ │ │ │ andlt r4, r7, r8, lsl r6 │ │ │ │ svchi 0x00f0e8bd │ │ │ │ - subseq r3, fp, r6, asr sl │ │ │ │ - ldrsheq pc, [r8], #-182 @ 0xffffff4a @ │ │ │ │ + subseq r3, fp, lr, asr sl │ │ │ │ + ldrsheq pc, [r8], #-190 @ 0xffffff42 @ │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00c0f8cc │ │ │ │ addlt r6, r7, sp, asr #28 │ │ │ │ @ instruction: 0xf8dd6869 │ │ │ │ ldmib sp, {r6, ip, pc}^ │ │ │ │ @@ -592698,16 +592698,16 @@ │ │ │ │ ldrbtmi r9, [r8], #-2309 @ 0xfffff6fb │ │ │ │ stc2l 5, cr15, [r2, #772] @ 0x304 │ │ │ │ ldrmi r9, [r8], -r5, lsl #22 │ │ │ │ pop {r0, r1, r2, ip, sp, pc} │ │ │ │ movwcs r8, #8176 @ 0x1ff0 │ │ │ │ andlt r4, r7, r8, lsl r6 │ │ │ │ svchi 0x00f0e8bd │ │ │ │ - subseq r3, fp, lr, asr #19 │ │ │ │ - subseq pc, r8, lr, ror #22 │ │ │ │ + ldrsbeq r3, [fp], #-150 @ 0xffffff6a │ │ │ │ + subseq pc, r8, r6, ror fp @ │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ blhi 31176c >::_M_default_append(unsigned int)@@Base+0x8eba8> │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00b8f8cc │ │ │ │ addlt r6, r7, sp, asr #28 │ │ │ │ @ instruction: 0xf8dd6869 │ │ │ │ @@ -592737,16 +592737,16 @@ │ │ │ │ ldrmi r9, [r8], -r5, lsl #22 │ │ │ │ ldc 0, cr11, [sp], #28 │ │ │ │ pop {r1, r8, r9, fp, pc} │ │ │ │ movwcs r8, #8176 @ 0x1ff0 │ │ │ │ andlt r4, r7, r8, lsl r6 │ │ │ │ blhi 311630 >::_M_default_append(unsigned int)@@Base+0x8ea6c> │ │ │ │ svchi 0x00f0e8bd │ │ │ │ - subseq r3, fp, sl, lsr r9 │ │ │ │ - ldrsbeq pc, [r8], #-170 @ 0xffffff56 @ │ │ │ │ + subseq r3, fp, r2, asr #18 │ │ │ │ + subseq pc, r8, r2, ror #21 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00b0f8cc │ │ │ │ addlt r6, fp, sp, asr #28 │ │ │ │ @ instruction: 0xf8dd6869 │ │ │ │ stmdbcs r0, {r3, r5, r6, ip, sp, pc} │ │ │ │ @@ -592775,16 +592775,16 @@ │ │ │ │ ldrbtmi r9, [r8], #-2313 @ 0xfffff6f7 │ │ │ │ stc2 5, cr15, [r8, #-772]! @ 0xfffffcfc │ │ │ │ ldrmi r9, [r8], -r9, lsl #22 │ │ │ │ pop {r0, r1, r3, ip, sp, pc} │ │ │ │ movwcs r8, #8176 @ 0x1ff0 │ │ │ │ andlt r4, fp, r8, lsl r6 │ │ │ │ svchi 0x00f0e8bd │ │ │ │ - @ instruction: 0x005b389a │ │ │ │ - subseq pc, r8, sl, lsr sl @ │ │ │ │ + subseq r3, fp, r2, lsr #17 │ │ │ │ + subseq pc, r8, r2, asr #20 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00c0f8cc │ │ │ │ addlt r6, r7, sp, asr #28 │ │ │ │ @ instruction: 0xf8dd6869 │ │ │ │ ldmib sp, {r6, ip, pc}^ │ │ │ │ @@ -592809,16 +592809,16 @@ │ │ │ │ ldrbtmi r9, [r8], #-2309 @ 0xfffff6fb │ │ │ │ stc2l 5, cr15, [r4], #772 @ 0x304 │ │ │ │ ldrmi r9, [r8], -r5, lsl #22 │ │ │ │ pop {r0, r1, r2, ip, sp, pc} │ │ │ │ movwcs r8, #8176 @ 0x1ff0 │ │ │ │ andlt r4, r7, r8, lsl r6 │ │ │ │ svchi 0x00f0e8bd │ │ │ │ - subseq r3, fp, r2, lsl r8 │ │ │ │ - ldrheq pc, [r8], #-146 @ 0xffffff6e @ │ │ │ │ + subseq r3, fp, sl, lsl r8 │ │ │ │ + ldrheq pc, [r8], #-154 @ 0xffffff66 @ │ │ │ │ mvnsmi lr, sp, lsr #18 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e0f8cc │ │ │ │ addlt r6, r2, lr, asr #28 │ │ │ │ ldrmi r4, [r7], -r0, lsl #13 │ │ │ │ blcs 270650 │ │ │ │ @@ -592850,17 +592850,17 @@ │ │ │ │ ldrcs pc, [r4, #3939] @ 0xf63 │ │ │ │ strls r4, [r0, #-1571] @ 0xfffff9dd │ │ │ │ ldrtmi r2, [r9], -ip, lsl #4 │ │ │ │ @ instruction: 0xf5be2501 │ │ │ │ @ instruction: 0x4628fd73 │ │ │ │ pop {r1, ip, sp, pc} │ │ │ │ svclt 0x000081f0 │ │ │ │ - @ instruction: 0x005b379c │ │ │ │ - subseq pc, r8, ip, lsr r9 @ │ │ │ │ - @ instruction: 0x005b3790 │ │ │ │ + subseq r3, fp, r4, lsr #15 │ │ │ │ + subseq pc, r8, r4, asr #18 │ │ │ │ + @ instruction: 0x005b3798 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl fedad718 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldrmi r0, [r4], -r0, ror #31 │ │ │ │ strmi fp, [r5], -r5, lsl #1 │ │ │ │ @ instruction: 0xff44f2ce │ │ │ │ @ instruction: 0xf04f4b0d │ │ │ │ @@ -592873,15 +592873,15 @@ │ │ │ │ @ instruction: 0xf04fff35 │ │ │ │ blls 3196c0 >::_M_default_append(unsigned int)@@Base+0x96afc> │ │ │ │ strtmi r2, [r1], -r8, lsl #4 │ │ │ │ andgt pc, r0, sp, asr #17 │ │ │ │ stc2l 5, cr15, [r4, #-760] @ 0xfffffd08 │ │ │ │ andlt r2, r5, r1 │ │ │ │ svclt 0x0000bd30 │ │ │ │ - subseq r3, fp, r4, lsr r7 │ │ │ │ + subseq r3, fp, ip, lsr r7 │ │ │ │ mvnsmi lr, #737280 @ 0xb4000 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d8f8cc │ │ │ │ @ instruction: 0x46174c34 │ │ │ │ cdpvs 0, 4, cr11, cr14, cr3, {4} │ │ │ │ @ instruction: 0x4699447c │ │ │ │ @@ -592931,21 +592931,21 @@ │ │ │ │ strtmi r4, [r1], -fp, lsl #16 │ │ │ │ andcc r4, ip, r8, ror r4 │ │ │ │ blx e13d3e │ │ │ │ @ instruction: 0xf04f4809 │ │ │ │ ldrbtmi r3, [r8], #-511 @ 0xfffffe01 │ │ │ │ blx ffc93d4a │ │ │ │ svclt 0x0000e7ef │ │ │ │ - subseq r3, fp, r8, ror #13 │ │ │ │ - subseq r3, fp, r2, ror #12 │ │ │ │ - subseq pc, r8, r2, lsl #16 │ │ │ │ - subseq r3, fp, sl, lsr r6 │ │ │ │ - ldrsbeq pc, [r8], #-120 @ 0xffffff88 @ │ │ │ │ - subseq r3, fp, ip, lsl r6 │ │ │ │ - ldrheq pc, [r8], #-122 @ 0xffffff86 @ │ │ │ │ + ldrsheq r3, [fp], #-96 @ 0xffffffa0 │ │ │ │ + subseq r3, fp, sl, ror #12 │ │ │ │ + subseq pc, r8, sl, lsl #16 │ │ │ │ + subseq r3, fp, r2, asr #12 │ │ │ │ + subseq pc, r8, r0, ror #15 │ │ │ │ + subseq r3, fp, r4, lsr #12 │ │ │ │ + subseq pc, r8, r2, asr #15 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl fedad86c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ umullslt r0, r8, r0, pc @ │ │ │ │ vsubhn.i32 d20, q0, q3 │ │ │ │ stmdacs r1, {r0, r3, r5, r6, r8, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ strcs fp, [r1], #-4056 @ 0xfffff028 │ │ │ │ @@ -593033,17 +593033,17 @@ │ │ │ │ @ instruction: 0xf04ffb27 │ │ │ │ @ instruction: 0xe7dd34ff │ │ │ │ strtmi r4, [r1], -r1, lsr #16 │ │ │ │ andcc r4, ip, r8, ror r4 │ │ │ │ blx 1a13edc │ │ │ │ @ instruction: 0xf04f481f │ │ │ │ ldrbtmi r3, [r8], #-511 @ 0xfffffe01 │ │ │ │ - blx 893eea │ │ │ │ + blx 893eea │ │ │ │ svclt 0x0000e7ef │ │ │ │ - ldrsbeq r3, [fp], #-86 @ 0xffffffaa │ │ │ │ + ldrsbeq r3, [fp], #-94 @ 0xffffffa2 │ │ │ │ @ instruction: 0xfffff37d │ │ │ │ @ instruction: 0xfffffc4f │ │ │ │ @ instruction: 0xfffff3df │ │ │ │ @ instruction: 0xfffffcdd │ │ │ │ @ instruction: 0xfffff3e9 │ │ │ │ @ instruction: 0xfffff3f5 │ │ │ │ @ instruction: 0xfffff2fb │ │ │ │ @@ -593055,23 +593055,23 @@ │ │ │ │ @ instruction: 0xfffff795 │ │ │ │ @ instruction: 0xfffffdcb │ │ │ │ @ instruction: 0xfffff8ef │ │ │ │ andeq r0, r0, sp, lsl #2 │ │ │ │ @ instruction: 0xfffffa49 │ │ │ │ @ instruction: 0xfffffabf │ │ │ │ @ instruction: 0xfffffb3f │ │ │ │ - subseq r3, fp, ip, lsl #10 │ │ │ │ - subseq r7, sp, r4, lsl r4 │ │ │ │ + subseq r3, fp, r4, lsl r5 │ │ │ │ + subseq r7, sp, ip, lsl r4 │ │ │ │ @ instruction: 0xfffffdeb │ │ │ │ - ldrheq r3, [fp], #-72 @ 0xffffffb8 │ │ │ │ - subseq pc, r8, r8, asr r6 @ │ │ │ │ - @ instruction: 0x005b349a │ │ │ │ - subseq pc, r8, r8, lsr r6 @ │ │ │ │ - subseq r3, fp, ip, ror r4 │ │ │ │ - subseq pc, r8, sl, lsl r6 @ │ │ │ │ + subseq r3, fp, r0, asr #9 │ │ │ │ + subseq pc, r8, r0, ror #12 │ │ │ │ + subseq r3, fp, r2, lsr #9 │ │ │ │ + subseq pc, r8, r0, asr #12 │ │ │ │ + subseq r3, fp, r4, lsl #9 │ │ │ │ + subseq pc, r8, r2, lsr #12 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ bl fedada64 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strdlt r0, [r3], r0 @ │ │ │ │ mrc2 7, 7, pc, cr10, cr15, {7} │ │ │ │ stmdacs r1, {r0, r1, r9, sl, lr} │ │ │ │ ldrmi sp, [r8], -r2, lsl #2 │ │ │ │ @@ -593080,16 +593080,16 @@ │ │ │ │ ldrbtmi r4, [r8], #-2054 @ 0xfffff7fa │ │ │ │ @ instruction: 0xf5c1300c │ │ │ │ stmdami r5, {r0, r2, r9, fp, ip, sp, lr, pc} │ │ │ │ ldrbtmi r9, [r8], #-2305 @ 0xfffff6ff │ │ │ │ blx ff293f98 │ │ │ │ ldrmi r9, [r8], -r1, lsl #22 │ │ │ │ stclt 0, cr11, [r0, #-12] │ │ │ │ - subseq r3, fp, sl, asr #7 │ │ │ │ - subseq pc, r8, sl, ror #10 │ │ │ │ + ldrsbeq r3, [fp], #-50 @ 0xffffffce │ │ │ │ + subseq pc, r8, r2, ror r5 @ │ │ │ │ ldmvs r0, {r1, r3, r8, ip, sp, pc} │ │ │ │ @ instruction: 0x46104770 │ │ │ │ svclt 0x00004770 │ │ │ │ @ instruction: 0x477068d0 │ │ │ │ @ instruction: 0x47706950 │ │ │ │ @ instruction: 0x47706990 │ │ │ │ ldmib sp, {r4, r8, sl, ip, sp, pc}^ │ │ │ │ @@ -593225,25 +593225,25 @@ │ │ │ │ strtmi r4, [r9], -pc, lsl #16 │ │ │ │ andcc r4, ip, r8, ror r4 │ │ │ │ @ instruction: 0xf8e2f5c1 │ │ │ │ @ instruction: 0xf04f480d │ │ │ │ ldrbtmi r3, [r8], #-511 @ 0xfffffe01 │ │ │ │ @ instruction: 0xf99cf5c1 │ │ │ │ svclt 0x0000e78e │ │ │ │ - ldrsheq r3, [fp], #-42 @ 0xffffffd6 │ │ │ │ - subseq r3, fp, ip, asr #5 │ │ │ │ - subseq pc, r8, r2, lsl #8 │ │ │ │ - subseq r3, fp, ip, lsl #5 │ │ │ │ - subseq r3, fp, lr, asr r2 │ │ │ │ - @ instruction: 0x0058f394 │ │ │ │ - subseq r3, fp, r8, asr r2 │ │ │ │ - subseq r3, fp, r6, lsl #4 │ │ │ │ - subseq pc, r8, ip, lsr r3 @ │ │ │ │ - subseq r3, fp, ip, ror #3 │ │ │ │ - subseq pc, r8, r2, lsr #6 │ │ │ │ + subseq r3, fp, r2, lsl #6 │ │ │ │ + ldrsbeq r3, [fp], #-36 @ 0xffffffdc │ │ │ │ + subseq pc, r8, sl, lsl #8 │ │ │ │ + @ instruction: 0x005b3294 │ │ │ │ + subseq r3, fp, r6, ror #4 │ │ │ │ + @ instruction: 0x0058f39c │ │ │ │ + subseq r3, fp, r0, ror #4 │ │ │ │ + subseq r3, fp, lr, lsl #4 │ │ │ │ + subseq pc, r8, r4, asr #6 │ │ │ │ + ldrsheq r3, [fp], #-20 @ 0xffffffec │ │ │ │ + subseq pc, r8, sl, lsr #6 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ stc 12, cr5, [sp, #-512]! @ 0xfffffe00 │ │ │ │ bl fedb9728 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ mrc 15, 5, r0, cr0, cr8, {6} │ │ │ │ ldrmi r8, [r4], -r0, asr #22 │ │ │ │ strmi fp, [r5], -r3, lsl #1 │ │ │ │ @@ -593272,16 +593272,16 @@ │ │ │ │ @ instruction: 0xf5c14478 │ │ │ │ blls 2d50a4 >::_M_default_append(unsigned int)@@Base+0x524e0> │ │ │ │ andlt r4, r3, r8, lsl r6 │ │ │ │ blhi 391e84 │ │ │ │ svclt 0x0000bd30 │ │ │ │ addge r9, r7, #46, 30 @ 0xb8 │ │ │ │ ldrbtpl r4, [sp], #-686 @ 0xfffffd52 │ │ │ │ - subseq r3, fp, r0, asr #2 │ │ │ │ - subseq pc, r8, r8, ror r2 @ │ │ │ │ + subseq r3, fp, r8, asr #2 │ │ │ │ + subseq pc, r8, r0, lsl #5 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ blhi 312064 >::_M_default_append(unsigned int)@@Base+0x8f4a0> │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00c8f8cc │ │ │ │ strmi fp, [r3], r3, lsl #1 │ │ │ │ @ instruction: 0xf1b34614 │ │ │ │ @@ -593360,16 +593360,16 @@ │ │ │ │ @ instruction: 0xf898f5c1 │ │ │ │ andlt r4, r3, r8, lsr #12 │ │ │ │ blhi 311fe0 >::_M_default_append(unsigned int)@@Base+0x8f41c> │ │ │ │ svchi 0x00f0e8bd │ │ │ │ andhi pc, r0, pc, lsr #7 │ │ │ │ addge r9, r7, #46, 30 @ 0xb8 │ │ │ │ ldrbtpl r4, [sp], #-686 @ 0xfffffd52 │ │ │ │ - subseq r2, fp, r2, ror #31 │ │ │ │ - subseq pc, r8, sl, lsl r1 @ │ │ │ │ + subseq r2, fp, sl, ror #31 │ │ │ │ + subseq pc, r8, r2, lsr #2 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ blhi 3121c4 >::_M_default_append(unsigned int)@@Base+0x8f600> │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00c8f8cc │ │ │ │ mrrcvc 6, 1, r4, r3, cr14 │ │ │ │ ldrmi fp, [r4], -r3, lsl #1 │ │ │ │ @@ -593462,29 +593462,29 @@ │ │ │ │ ldrbtmi r4, [r8], #-1577 @ 0xfffff9d7 │ │ │ │ @ instruction: 0xffcaf5c0 │ │ │ │ andlt r4, r3, r8, lsr #12 │ │ │ │ blhi 31217c >::_M_default_append(unsigned int)@@Base+0x8f5b8> │ │ │ │ svchi 0x00f0e8bd │ │ │ │ addge r9, r7, #46, 30 @ 0xb8 │ │ │ │ ldrbtpl r4, [sp], #-686 @ 0xfffffd52 │ │ │ │ - subseq r2, fp, r6, asr #28 │ │ │ │ - subseq lr, r8, lr, ror pc │ │ │ │ + subseq r2, fp, lr, asr #28 │ │ │ │ + subseq lr, r8, r6, lsl #31 │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl fedae0a4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldrmi r0, [r1], -r8, asr #31 │ │ │ │ strmi fp, [r5], -r9, lsl #1 │ │ │ │ @ instruction: 0x461f4614 │ │ │ │ bleq b94ffc │ │ │ │ vaddw.s8 , , d7 │ │ │ │ strmi pc, [r6], -r5, lsr #26 │ │ │ │ vsubhn.i16 d20, q7, q12 │ │ │ │ vpmin.s8 , q0, │ │ │ │ movwls r4, #870 @ 0x366 │ │ │ │ - blmi 857298 │ │ │ │ + blmi 857298 │ │ │ │ stmdbls r7, {r9, sl, sp} │ │ │ │ @ instruction: 0xf5be447b │ │ │ │ ldmdbls r4, {r0, r2, r3, r5, r8, fp, ip, sp, lr, pc} │ │ │ │ strtmi r9, [r8], -r5, lsl #2 │ │ │ │ @ instruction: 0x463a9913 │ │ │ │ ldmdbls r2, {r2, r8, ip, pc} │ │ │ │ blls 67b2f8 │ │ │ │ @@ -593501,17 +593501,17 @@ │ │ │ │ ldrbtmi r4, [r8], #-362 @ 0xfffffe96 │ │ │ │ @ instruction: 0xf5c0300c │ │ │ │ stmdami r6, {r0, r1, r3, r4, r5, r7, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ ldrbtmi r4, [r8], #-1577 @ 0xfffff9d7 │ │ │ │ @ instruction: 0xff76f5c0 │ │ │ │ andlt r4, r9, r8, lsr #12 │ │ │ │ svclt 0x0000bdf0 │ │ │ │ - ldrsheq r2, [fp], #-220 @ 0xffffff24 │ │ │ │ - @ instruction: 0x005b2d9e │ │ │ │ - ldrsbeq lr, [r8], #-230 @ 0xffffff1a │ │ │ │ + subseq r2, fp, r4, lsl #28 │ │ │ │ + subseq r2, fp, r6, lsr #27 │ │ │ │ + ldrsbeq lr, [r8], #-238 @ 0xffffff12 │ │ │ │ mvnsmi lr, sp, lsr #18 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e0f8cc │ │ │ │ addlt r4, r2, r6, lsl r6 │ │ │ │ ldrmi r4, [r4], -r7, lsl #12 │ │ │ │ @ instruction: 0xf8564698 │ │ │ │ @@ -593520,15 +593520,15 @@ │ │ │ │ @ instruction: 0xf2ce4638 │ │ │ │ ldrtmi pc, [r1], -r5, lsr #20 @ │ │ │ │ @ instruction: 0x462a4e32 │ │ │ │ movtmi pc, #57920 @ 0xe240 @ │ │ │ │ ldrbtmi r9, [lr], #-768 @ 0xfffffd00 │ │ │ │ @ instruction: 0xf5be4633 │ │ │ │ @ instruction: 0x4638f8dd │ │ │ │ - blx 893ab8 │ │ │ │ + blx 893ab8 │ │ │ │ @ instruction: 0xf104462a │ │ │ │ vrhadd.s8 d16, d0, d24 │ │ │ │ movwls r4, #847 @ 0x34f │ │ │ │ @ instruction: 0xf5be4633 │ │ │ │ @ instruction: 0x4638f8d1 │ │ │ │ blx 593ad0 │ │ │ │ @ instruction: 0x462a4633 │ │ │ │ @@ -593566,17 +593566,17 @@ │ │ │ │ @ instruction: 0xf5c04478 │ │ │ │ @ instruction: 0x4628fefb │ │ │ │ pop {r1, ip, sp, pc} │ │ │ │ svclt 0x000081f0 │ │ │ │ andhi pc, r0, pc, lsr #7 │ │ │ │ addge r9, r7, #46, 30 @ 0xb8 │ │ │ │ ldrbtpl r4, [sp], #-686 @ 0xfffffd52 │ │ │ │ - subseq r2, fp, lr, asr sp │ │ │ │ - subseq r2, fp, r8, lsr #25 │ │ │ │ - subseq lr, r8, r0, ror #27 │ │ │ │ + subseq r2, fp, r6, ror #26 │ │ │ │ + ldrheq r2, [fp], #-192 @ 0xffffff40 │ │ │ │ + subseq lr, r8, r8, ror #27 │ │ │ │ mvnsmi lr, #737280 @ 0xb4000 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00c0f8cc │ │ │ │ bmi d288a8 │ │ │ │ blmi d288d4 │ │ │ │ addlt r4, r9, sl, ror r4 │ │ │ │ @@ -593978,15 +593978,15 @@ │ │ │ │ andeq pc, sl, r3, lsl #2 │ │ │ │ stcle 2, cr4, [r9, #-520] @ 0xfffffdf8 │ │ │ │ blvc 992ce8 │ │ │ │ blls ff45316c │ │ │ │ blx 693264 │ │ │ │ tstcc pc, r6, ror #16 │ │ │ │ ble 1b280d0 │ │ │ │ - blvc 892cfc │ │ │ │ + blvc 892cfc │ │ │ │ blvc ff2d3180 │ │ │ │ blx 693278 │ │ │ │ adchi pc, r1, r0, asr #5 │ │ │ │ blvc 1a92d38 │ │ │ │ @ instruction: 0xf8c4321e │ │ │ │ cdp 0, 2, cr2, cr1, cr8, {4} │ │ │ │ vmul.f64 d1, d9, d7 │ │ │ │ @@ -594117,16 +594117,16 @@ │ │ │ │ ldrbtmi r9, [r8], #-2307 @ 0xfffff6fd │ │ │ │ blx fed14fc0 │ │ │ │ ldrmi r9, [r8], -r3, lsl #22 │ │ │ │ ldclt 0, cr11, [r0, #-16] │ │ │ │ andhi pc, r0, pc, lsr #7 │ │ │ │ addge r9, r7, #46, 30 @ 0xb8 │ │ │ │ ldrbtpl r4, [sp], #-686 @ 0xfffffd52 │ │ │ │ - subseq r2, fp, r6, lsl #8 │ │ │ │ - subseq lr, r8, lr, lsr r5 │ │ │ │ + subseq r2, fp, lr, lsl #8 │ │ │ │ + subseq lr, r8, r6, asr #10 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl fedaeae4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldrdlt r0, [r7], r8 │ │ │ │ @ instruction: 0x46054614 │ │ │ │ bcs 27e124 , std::allocator >::_M_construct(char const*, unsigned int)@@Base+0x51c> │ │ │ │ andcs sp, r0, #56 @ 0x38 │ │ │ │ @@ -594163,16 +594163,16 @@ │ │ │ │ bleq 392fa8 │ │ │ │ @ instruction: 0xf800f289 │ │ │ │ vldr d9, [sp, #12] │ │ │ │ stmdacs r0, {r2, r8, r9, fp} │ │ │ │ @ instruction: 0xe7bad1b9 │ │ │ │ addge r9, r7, #46, 30 @ 0xb8 │ │ │ │ ldrbtpl r4, [sp], #-686 @ 0xfffffd52 │ │ │ │ - subseq r2, fp, r6, ror #6 │ │ │ │ - @ instruction: 0x0058e49e │ │ │ │ + subseq r2, fp, lr, ror #6 │ │ │ │ + subseq lr, r8, r6, lsr #9 │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl fedaeb9c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0x46140fd0 │ │ │ │ ldrmi fp, [sl], -r7, lsl #1 │ │ │ │ @ instruction: 0x4607461e │ │ │ │ vmlal.s8 q3, d8, d17 │ │ │ │ @@ -594233,19 +594233,19 @@ │ │ │ │ @ instruction: 0xf904f5c0 │ │ │ │ @ instruction: 0xf04f4809 │ │ │ │ ldrbtmi r3, [r8], #-511 @ 0xfffffe01 │ │ │ │ @ instruction: 0xf9bef5c0 │ │ │ │ svclt 0x0000e79a │ │ │ │ addge r9, r7, #46, 30 @ 0xb8 │ │ │ │ ldrbtpl r4, [sp], #-686 @ 0xfffffd52 │ │ │ │ - ldrsheq r2, [fp], #-38 @ 0xffffffda │ │ │ │ - subseq lr, r8, lr, lsr #8 │ │ │ │ - subseq r2, fp, r4, lsr #5 │ │ │ │ - subseq r2, fp, r0, lsr r2 │ │ │ │ - subseq lr, r8, r6, ror #6 │ │ │ │ + ldrsheq r2, [fp], #-46 @ 0xffffffd2 │ │ │ │ + subseq lr, r8, r6, lsr r4 │ │ │ │ + subseq r2, fp, ip, lsr #5 │ │ │ │ + subseq r2, fp, r8, lsr r2 │ │ │ │ + subseq lr, r8, lr, ror #6 │ │ │ │ mvnsmi lr, #737280 @ 0xb4000 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d0f8cc │ │ │ │ addlt r4, r5, r4, lsl r6 │ │ │ │ @ instruction: 0x461e461a │ │ │ │ stmdavs r1!, {r7, r9, sl, lr} │ │ │ │ @@ -594353,25 +594353,25 @@ │ │ │ │ @ instruction: 0xf814f5c0 │ │ │ │ @ instruction: 0xf04f480f │ │ │ │ ldrbtmi r3, [r8], #-511 @ 0xfffffe01 │ │ │ │ @ instruction: 0xf8cef5c0 │ │ │ │ svclt 0x0000e7e2 │ │ │ │ addge r9, r7, #46, 30 @ 0xb8 │ │ │ │ ldrbtpl r4, [sp], #-686 @ 0xfffffd52 │ │ │ │ - ldrsbeq r2, [fp], #-16 │ │ │ │ - subseq lr, r8, r8, lsl #6 │ │ │ │ - subseq r2, fp, lr, asr #2 │ │ │ │ - subseq r2, fp, r4, lsr #2 │ │ │ │ - ldrsheq r2, [fp], #-8 │ │ │ │ - subseq r2, fp, r8, lsl #1 │ │ │ │ - ldrheq lr, [r8], #-30 @ 0xffffffe2 │ │ │ │ - subseq r2, fp, sl, rrx │ │ │ │ - subseq lr, r8, r0, lsr #3 │ │ │ │ - subseq r2, fp, r0, asr r0 │ │ │ │ - subseq lr, r8, r6, lsl #3 │ │ │ │ + ldrsbeq r2, [fp], #-24 @ 0xffffffe8 │ │ │ │ + subseq lr, r8, r0, lsl r3 │ │ │ │ + subseq r2, fp, r6, asr r1 │ │ │ │ + subseq r2, fp, ip, lsr #2 │ │ │ │ + subseq r2, fp, r0, lsl #2 │ │ │ │ + @ instruction: 0x005b2090 │ │ │ │ + subseq lr, r8, r6, asr #3 │ │ │ │ + subseq r2, fp, r2, ror r0 │ │ │ │ + subseq lr, r8, r8, lsr #3 │ │ │ │ + subseq r2, fp, r8, asr r0 │ │ │ │ + subseq lr, r8, lr, lsl #3 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl fedaeeb8 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r2, r8, ror #31 │ │ │ │ strmi r4, [lr], -r4, lsl #12 │ │ │ │ @ instruction: 0xf89d4618 │ │ │ │ @ instruction: 0xf89d5018 │ │ │ │ @@ -594427,16 +594427,16 @@ │ │ │ │ ldrbtmi r9, [r8], #-2305 @ 0xfffff6ff │ │ │ │ @ instruction: 0xf83ef5c0 │ │ │ │ ldrmi r9, [r8], -r1, lsl #22 │ │ │ │ ldclt 0, cr11, [r0, #-8] │ │ │ │ andhi pc, r0, pc, lsr #7 │ │ │ │ addge r9, r7, #46, 30 @ 0xb8 │ │ │ │ ldrbtpl r4, [sp], #-686 @ 0xfffffd52 │ │ │ │ - subseq r1, fp, lr, lsr #30 │ │ │ │ - subseq lr, r8, r6, rrx │ │ │ │ + subseq r1, fp, r6, lsr pc │ │ │ │ + subseq lr, r8, lr, rrx │ │ │ │ mvnsmi lr, #737280 @ 0xb4000 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d8f8cc │ │ │ │ ldrmi r4, [r4], -r4, asr #22 │ │ │ │ strmi fp, [r6], -r3, lsl #1 │ │ │ │ stclmi 4, cr4, [r3, #-492] @ 0xfffffe14 │ │ │ │ @@ -594503,18 +594503,18 @@ │ │ │ │ stmdami r9, {r0, r3, r5, r6, r7, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ ldrbtmi r4, [r8], #-1593 @ 0xfffff9c7 │ │ │ │ @ instruction: 0xffa4f5bf │ │ │ │ andlt r4, r3, r8, lsr r6 │ │ │ │ mvnshi lr, #12386304 @ 0xbd0000 │ │ │ │ bfi r4, r8, #15, #17 │ │ │ │ rsbeq r6, r4, r4, asr #24 │ │ │ │ - ldrsheq r1, [fp], #-236 @ 0xffffff14 │ │ │ │ + subseq r1, fp, r4, lsl #30 │ │ │ │ andeq r0, r0, r8, lsr #21 │ │ │ │ - ldrsheq r1, [fp], #-218 @ 0xffffff26 │ │ │ │ - subseq sp, r8, r2, lsr pc │ │ │ │ + subseq r1, fp, r2, lsl #28 │ │ │ │ + subseq sp, r8, sl, lsr pc │ │ │ │ @ instruction: 0xf0002800 │ │ │ │ push {r0, r1, r3, r4, r5, r8, pc} │ │ │ │ @ instruction: 0xf44f4ff0 │ │ │ │ bl fedaf0fc │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldrdlt r0, [r3], r0 @ │ │ │ │ @ instruction: 0xf8d84680 │ │ │ │ @@ -595032,22 +595032,22 @@ │ │ │ │ ... │ │ │ │ addge r9, r7, #46, 30 @ 0xb8 │ │ │ │ ldrbtpl r4, [sp], #-686 @ 0xfffffd52 │ │ │ │ rsbeq r6, r4, ip, asr #14 │ │ │ │ @ instruction: 0x000011b8 │ │ │ │ rsbeq r6, r4, r0, lsr r7 │ │ │ │ rsbeq r6, r4, r4, lsr #12 │ │ │ │ - ldrheq r1, [fp], #-134 @ 0xffffff7a │ │ │ │ + ldrheq r1, [fp], #-142 @ 0xffffff72 │ │ │ │ andeq r0, r0, r8, asr #15 │ │ │ │ - subseq r1, fp, r8, lsr fp │ │ │ │ - subseq r1, fp, r0, lsl r7 │ │ │ │ - subseq r1, fp, ip, ror #13 │ │ │ │ + subseq r1, fp, r0, asr #22 │ │ │ │ + subseq r1, fp, r8, lsl r7 │ │ │ │ + ldrsheq r1, [fp], #-100 @ 0xffffff9c │ │ │ │ rsbeq r6, r4, r4, ror #6 │ │ │ │ - subseq r1, fp, lr, ror #11 │ │ │ │ - subseq r1, fp, sl, lsl r6 │ │ │ │ + ldrsheq r1, [fp], #-86 @ 0xffffffaa │ │ │ │ + subseq r1, fp, r2, lsr #12 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ bleq 1896a84 │ │ │ │ stcmi 2, cr15, [r4, #692] @ 0x2b4 │ │ │ │ bmi f6a1a8 │ │ │ │ ldcmi 6, cr4, [r4, #-112]! @ 0xffffff90 │ │ │ │ @@ -595101,16 +595101,16 @@ │ │ │ │ svchi 0x00f0e8bd │ │ │ │ andhi pc, r0, pc, lsr #7 │ │ │ │ addge r9, r7, #46, 30 @ 0xb8 │ │ │ │ ldrbtpl r4, [sp], #-686 @ 0xfffffd52 │ │ │ │ rsbeq r6, r4, ip, lsr #5 │ │ │ │ rsbeq r6, r4, r8, lsr #5 │ │ │ │ @ instruction: 0x000011b8 │ │ │ │ - subseq r1, fp, r8, asr #9 │ │ │ │ - subseq sp, r8, r0, lsl #12 │ │ │ │ + ldrsbeq r1, [fp], #-64 @ 0xffffffc0 │ │ │ │ + subseq sp, r8, r8, lsl #12 │ │ │ │ rsbeq r6, r4, lr, lsl #4 │ │ │ │ ldrdcc pc, [r0], -fp │ │ │ │ stmdals r3, {r1, r5, r9, sl, lr} │ │ │ │ vmov.i16 d6, #105 @ 0x0069 │ │ │ │ @ instruction: 0x4604fcdf │ │ │ │ andls r2, r5, r1, lsl #16 │ │ │ │ ldrbhi pc, [r9, #64]! @ 0x40 @ │ │ │ │ @@ -595823,39 +595823,39 @@ │ │ │ │ addsmi r6, r6, #1540096 @ 0x178000 │ │ │ │ tstphi r1, r0, asr #32 @ p-variant is OBSOLETE │ │ │ │ @ instruction: 0x8010f8d3 │ │ │ │ andls pc, r0, r4, asr #17 │ │ │ │ svceq 0x0000f1ba │ │ │ │ subshi pc, r9, #0 │ │ │ │ svclt 0x0000e034 │ │ │ │ - subseq r1, fp, r0, lsl #9 │ │ │ │ + subseq r1, fp, r8, lsl #9 │ │ │ │ @ instruction: 0x000012b0 │ │ │ │ andeq r1, r0, r8, lsl #2 │ │ │ │ - subseq r1, fp, r2, asr r3 │ │ │ │ - ldrheq r1, [fp], #-54 @ 0xffffffca │ │ │ │ + subseq r1, fp, sl, asr r3 │ │ │ │ + ldrheq r1, [fp], #-62 @ 0xffffffc2 │ │ │ │ ldrdeq r1, [r4], #-122 @ 0xffffff86 @ │ │ │ │ andeq r0, r0, r8, lsr #21 │ │ │ │ andeq r0, r0, r8, asr #15 │ │ │ │ rsbeq r1, r4, ip, ror #14 │ │ │ │ - subseq r1, fp, r0, asr r3 │ │ │ │ - subseq r1, fp, ip, lsr #4 │ │ │ │ - subseq r1, fp, r2, lsr r2 │ │ │ │ - ldrheq r1, [fp], #-30 @ 0xffffffe2 │ │ │ │ - subseq r1, r9, r6, asr #2 │ │ │ │ - ldrheq r1, [fp], #-12 │ │ │ │ - subseq r1, fp, r0, asr #1 │ │ │ │ - subseq r1, fp, sl, lsr r0 │ │ │ │ - subseq r0, fp, lr, lsr #31 │ │ │ │ - subseq r0, fp, r4, lsl #30 │ │ │ │ - subseq r0, fp, lr, asr lr │ │ │ │ - subseq r0, fp, r0, asr #27 │ │ │ │ - subseq r0, fp, r8, lsr #26 │ │ │ │ - @ instruction: 0x005b0c90 │ │ │ │ - ldrsheq r0, [fp], #-176 @ 0xffffff50 │ │ │ │ - subseq r0, fp, r0, asr fp │ │ │ │ + subseq r1, fp, r8, asr r3 │ │ │ │ + subseq r1, fp, r4, lsr r2 │ │ │ │ + subseq r1, fp, sl, lsr r2 │ │ │ │ + subseq r1, fp, r6, asr #3 │ │ │ │ + subseq r1, r9, lr, asr #2 │ │ │ │ + subseq r1, fp, r4, asr #1 │ │ │ │ + subseq r1, fp, r8, asr #1 │ │ │ │ + subseq r1, fp, r2, asr #32 │ │ │ │ + ldrheq r0, [fp], #-246 @ 0xffffff0a │ │ │ │ + subseq r0, fp, ip, lsl #30 │ │ │ │ + subseq r0, fp, r6, ror #28 │ │ │ │ + subseq r0, fp, r8, asr #27 │ │ │ │ + subseq r0, fp, r0, lsr sp │ │ │ │ + @ instruction: 0x005b0c98 │ │ │ │ + ldrsheq r0, [fp], #-184 @ 0xffffff48 │ │ │ │ + subseq r0, fp, r8, asr fp │ │ │ │ @ instruction: 0x000009b8 │ │ │ │ @ instruction: 0xf5b84650 │ │ │ │ @ instruction: 0x4606ed52 │ │ │ │ eorvs r2, r8, pc, lsl #16 │ │ │ │ addhi pc, sl, r0, lsl #4 │ │ │ │ @ instruction: 0xf0002801 │ │ │ │ stmdacs r0, {r0, r1, r5, r7, pc} │ │ │ │ @@ -596212,15 +596212,15 @@ │ │ │ │ strtmi lr, [r0], -pc, lsr #15 │ │ │ │ b ffe97060 │ │ │ │ ldmdavs r8, {r1, r8, r9, fp, ip, pc} │ │ │ │ stmdavs r3, {r4, r5, r8, ip, sp, pc}^ │ │ │ │ subvs r3, r3, r1, lsl #22 │ │ │ │ stmdavs r3, {r0, r1, r4, r8, fp, ip, sp, pc} │ │ │ │ @ instruction: 0x4798685b │ │ │ │ - blmi 86c240 │ │ │ │ + blmi 86c240 │ │ │ │ ldmpl r3, {r1, r3, r4, r5, r6, sl, lr}^ │ │ │ │ @ instruction: 0xf8dd681a │ │ │ │ subsmi r3, sl, ip, ror r4 │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ mrcge 4, 3, APSR_nzcv, cr7, cr15, {1} │ │ │ │ @ instruction: 0x4620e63d │ │ │ │ b ff817094 │ │ │ │ @@ -596232,32 +596232,32 @@ │ │ │ │ ldrbtmi r4, [sl], #-2827 @ 0xfffff4f5 │ │ │ │ ldmdavs sl, {r0, r1, r4, r6, r7, fp, ip, lr} │ │ │ │ ldrbtcc pc, [ip], #-2269 @ 0xfffff723 @ │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ @ instruction: 0xf43f0300 │ │ │ │ @ instruction: 0xe624ae5e │ │ │ │ @ instruction: 0xe6a0e7b1 │ │ │ │ - subseq r0, fp, r4, lsl #17 │ │ │ │ - subseq r0, fp, r8, lsl sl │ │ │ │ - subseq r0, fp, lr, asr r8 │ │ │ │ - @ instruction: 0x0058c994 │ │ │ │ + subseq r0, fp, ip, lsl #17 │ │ │ │ + subseq r0, fp, r0, lsr #20 │ │ │ │ + subseq r0, fp, r6, ror #16 │ │ │ │ + @ instruction: 0x0058c99c │ │ │ │ strdeq r5, [r4], #-56 @ 0xffffffc8 @ │ │ │ │ @ instruction: 0x000011b8 │ │ │ │ - subseq r0, fp, r0, ror #12 │ │ │ │ - subseq r0, fp, r6, lsr r8 │ │ │ │ + subseq r0, fp, r8, ror #12 │ │ │ │ + subseq r0, fp, lr, lsr r8 │ │ │ │ rsbeq r5, r4, r8, lsl #7 │ │ │ │ rsbeq r5, r4, sl, ror #6 │ │ │ │ rsbeq r5, r4, r4, lsl #6 │ │ │ │ ldrdeq r5, [r4], #-34 @ 0xffffffde @ │ │ │ │ rsbeq r5, r4, r0, lsr #5 │ │ │ │ rsbeq r5, r4, sl, ror #4 │ │ │ │ rsbeq r5, r4, r0, lsr r2 │ │ │ │ strdeq r5, [r4], #-24 @ 0xffffffe8 @ │ │ │ │ ldrdeq r5, [r4], #-30 @ 0xffffffe2 @ │ │ │ │ - subseq r0, fp, r4, lsr #23 │ │ │ │ + subseq r0, fp, ip, lsr #23 │ │ │ │ rsbeq r5, r4, r4, lsl #3 │ │ │ │ rsbeq r5, r4, r2, asr r1 │ │ │ │ rsbeq r5, r4, lr, lsl r1 │ │ │ │ rsbeq r5, r4, r8, ror #1 │ │ │ │ strhteq r5, [r4], #-2 │ │ │ │ rsbeq r5, r4, r8, ror r0 │ │ │ │ rsbeq r5, r4, r6, asr #32 │ │ │ │ @@ -596418,19 +596418,19 @@ │ │ │ │ svccc 0x00847ae1 │ │ │ │ addge r9, r7, #46, 30 @ 0xb8 │ │ │ │ ldrbtpl r4, [sp], #-686 @ 0xfffffd52 │ │ │ │ rsbeq r4, r4, sl, lsr #31 │ │ │ │ rsbeq r4, r4, r8, lsr #31 │ │ │ │ @ instruction: 0x000011b8 │ │ │ │ rsbeq r4, r4, r4, lsr pc │ │ │ │ - subseq r0, fp, ip, lsr #7 │ │ │ │ - ldrheq r0, [fp], #-56 @ 0xffffffc8 │ │ │ │ - subseq r0, fp, sl, asr #2 │ │ │ │ - subseq ip, r8, r2, lsl #5 │ │ │ │ - ldrsheq sp, [r9], #-172 @ 0xffffff54 │ │ │ │ + ldrheq r0, [fp], #-52 @ 0xffffffcc │ │ │ │ + subseq r0, fp, r0, asr #7 │ │ │ │ + subseq r0, fp, r2, asr r1 │ │ │ │ + subseq ip, r8, sl, lsl #5 │ │ │ │ + subseq sp, r9, r4, lsl #22 │ │ │ │ strvc r2, [r3, -r1, lsl #6]! │ │ │ │ beq 295e24 >::_M_default_append(unsigned int)@@Base+0x13260> │ │ │ │ cdpeq 1, 14, cr15, cr8, cr13, {0} │ │ │ │ smlawtge r0, sp, r8, pc @ │ │ │ │ ldrdls pc, [ip], -r4 │ │ │ │ blvc fedd5374 │ │ │ │ @ instruction: 0x000fe8be │ │ │ │ @@ -596607,19 +596607,19 @@ │ │ │ │ svclt 0x0000e016 │ │ │ │ andhi pc, r0, pc, lsr #7 │ │ │ │ andeq r0, r0, r1 │ │ │ │ andeq r0, r0, r0 │ │ │ │ stclgt 12, cr12, [ip], {205} @ 0xcd │ │ │ │ svccc 0x00eccccc │ │ │ │ andeq r0, r0, r8, asr #15 │ │ │ │ - subseq r0, fp, r6, lsr #32 │ │ │ │ - subseq r0, fp, ip, asr #3 │ │ │ │ - subseq r0, fp, r8, lsr r1 │ │ │ │ - ldrheq r0, [fp], #-14 │ │ │ │ - subseq r0, fp, ip, asr r0 │ │ │ │ + subseq r0, fp, lr, lsr #32 │ │ │ │ + ldrsbeq r0, [fp], #-20 @ 0xffffffec │ │ │ │ + subseq r0, fp, r0, asr #2 │ │ │ │ + subseq r0, fp, r6, asr #1 │ │ │ │ + subseq r0, fp, r4, rrx │ │ │ │ andcs r7, r1, #59 @ 0x3b │ │ │ │ @ instruction: 0xf8cd4673 │ │ │ │ @ instruction: 0xf88d9088 │ │ │ │ @ instruction: 0x47a8e099 │ │ │ │ strbmi r9, [r0, #-2081] @ 0xfffff7df │ │ │ │ stmdbls r3!, {r0, r1, ip, lr, pc} │ │ │ │ @ instruction: 0xf5b73101 │ │ │ │ @@ -596830,21 +596830,21 @@ │ │ │ │ addsmi r9, r8, #20, 22 @ 0x5000 │ │ │ │ ldmdbls sp, {r3, r4, ip, lr, pc} │ │ │ │ @ instruction: 0xf5b73101 │ │ │ │ ands lr, r3, lr, lsl #23 │ │ │ │ andhi pc, r0, pc, lsr #7 │ │ │ │ andeq r0, r0, r0 │ │ │ │ andseq r0, r0, r0 │ │ │ │ - subseq pc, sl, r6, lsl #31 │ │ │ │ - subseq pc, sl, r4, asr #30 │ │ │ │ - subseq pc, sl, lr, asr #29 │ │ │ │ - subseq pc, sl, r0, asr #28 │ │ │ │ - subseq pc, r8, r6, asr #22 │ │ │ │ - subseq pc, sl, r2, lsl #27 │ │ │ │ - subseq pc, r8, ip, ror #20 │ │ │ │ + subseq pc, sl, lr, lsl #31 │ │ │ │ + subseq pc, sl, ip, asr #30 │ │ │ │ + ldrsbeq pc, [sl], #-230 @ 0xffffff1a @ │ │ │ │ + subseq pc, sl, r8, asr #28 │ │ │ │ + subseq pc, r8, lr, asr #22 │ │ │ │ + subseq pc, sl, sl, lsl #27 │ │ │ │ + subseq pc, r8, r4, ror sl @ │ │ │ │ @ instruction: 0xf0879819 │ │ │ │ @ instruction: 0xf1ba0701 │ │ │ │ svclt 0x00140f00 │ │ │ │ @ instruction: 0xf0072700 │ │ │ │ teqlt r0, r1, lsl #14 │ │ │ │ blcc 2b447c >::_M_default_append(unsigned int)@@Base+0x318b8> │ │ │ │ ldmdblt r3, {r0, r1, r6, sp, lr} │ │ │ │ @@ -597134,40 +597134,40 @@ │ │ │ │ @ instruction: 0xf8cd9d17 │ │ │ │ @ instruction: 0xf88d9088 │ │ │ │ @ instruction: 0x47a8e097 │ │ │ │ svclt 0x0000e744 │ │ │ │ andhi pc, r0, pc, lsr #7 │ │ │ │ @ instruction: 0x47ae147b │ │ │ │ svccc 0x00847ae1 │ │ │ │ - subseq pc, sl, sl, asr sp @ │ │ │ │ - subseq pc, r8, lr, asr r9 @ │ │ │ │ + subseq pc, sl, r2, ror #26 │ │ │ │ + subseq pc, r8, r6, ror #18 │ │ │ │ andeq r0, r0, r8, lsr #21 │ │ │ │ - subseq pc, r8, r2, asr #16 │ │ │ │ - subseq pc, r8, r6, lsr r8 @ │ │ │ │ - ldrheq pc, [sl], #-162 @ 0xffffff5e @ │ │ │ │ - subseq pc, sl, r4, lsr #20 │ │ │ │ - ldrsbeq pc, [sl], #-110 @ 0xffffff92 @ │ │ │ │ - subseq pc, sl, sl, ror #20 │ │ │ │ - subseq fp, r8, r0, lsl #16 │ │ │ │ - subseq pc, r8, r4, asr r7 @ │ │ │ │ + subseq pc, r8, sl, asr #16 │ │ │ │ + subseq pc, r8, lr, lsr r8 @ │ │ │ │ + ldrheq pc, [sl], #-170 @ 0xffffff56 @ │ │ │ │ + subseq pc, sl, ip, lsr #20 │ │ │ │ + subseq pc, sl, r6, ror #13 │ │ │ │ + subseq pc, sl, r2, ror sl @ │ │ │ │ + subseq fp, r8, r8, lsl #16 │ │ │ │ + subseq pc, r8, ip, asr r7 @ │ │ │ │ andeq r0, r0, r8, asr #15 │ │ │ │ - subseq pc, sl, r6, lsr #14 │ │ │ │ - subseq pc, sl, lr, lsl #13 │ │ │ │ - subseq pc, sl, r0, lsr #12 │ │ │ │ - ldrheq pc, [sl], #-82 @ 0xffffffae @ │ │ │ │ + subseq pc, sl, lr, lsr #14 │ │ │ │ + @ instruction: 0x005af696 │ │ │ │ + subseq pc, sl, r8, lsr #12 │ │ │ │ + ldrheq pc, [sl], #-90 @ 0xffffffa6 @ │ │ │ │ svceq 0x0066f116 │ │ │ │ mrshi pc, (UNDEF: 76) @ │ │ │ │ svceq 0x0065f116 │ │ │ │ teqphi r9, r0 @ p-variant is OBSOLETE │ │ │ │ svceq 0x00c7f116 │ │ │ │ mrcge 4, 1, APSR_nzcv, cr8, cr15, {3} │ │ │ │ sbfxeq pc, pc, #17, #9 │ │ │ │ cmppvs pc, r0, asr #4 @ p-variant is OBSOLETE │ │ │ │ andcc r4, ip, r8, ror r4 │ │ │ │ - blx 897f58 │ │ │ │ + blx 897f58 │ │ │ │ @ instruction: 0x079cf8df │ │ │ │ ldrbtmi r4, [r8], #-1585 @ 0xfffff9cf │ │ │ │ blx ff717f64 │ │ │ │ @ instruction: 0xf740e628 │ │ │ │ strmi pc, [r7], -pc, lsr #20 │ │ │ │ ldrtmi r6, [r0], -r1, lsr #16 │ │ │ │ @ instruction: 0xf888f286 │ │ │ │ @@ -597647,37 +597647,37 @@ │ │ │ │ ldclge 4, cr15, [sl, #252]! @ 0xfc │ │ │ │ usat lr, #17, lr, asr #11 │ │ │ │ blcc 2b50fc >::_M_default_append(unsigned int)@@Base+0x32538> │ │ │ │ blcs 273100 │ │ │ │ stclge 4, cr15, [ip, #508] @ 0x1fc │ │ │ │ ldmdavs fp, {r0, r1, fp, sp, lr}^ │ │ │ │ strb r4, [r7, #1944] @ 0x798 │ │ │ │ - subseq pc, sl, r8, asr r4 @ │ │ │ │ - subseq pc, sl, r6, lsl #18 │ │ │ │ - subseq pc, sl, r2, lsl r8 @ │ │ │ │ - ldrsheq pc, [sl], #-114 @ 0xffffff8e @ │ │ │ │ - subseq pc, sl, r6, lsl #5 │ │ │ │ - ldrheq fp, [r8], #-60 @ 0xffffffc4 │ │ │ │ - subseq pc, sl, sl, ror #4 │ │ │ │ - subseq fp, r8, r0, lsr #7 │ │ │ │ - subseq pc, sl, ip, asr r2 @ │ │ │ │ - subseq pc, sl, r4, lsr #4 │ │ │ │ - subseq fp, r8, r8, asr r3 │ │ │ │ - subseq pc, sl, lr, ror #3 │ │ │ │ - @ instruction: 0x005af69c │ │ │ │ - ldrsbeq pc, [sl], #-16 @ │ │ │ │ - subseq pc, sl, ip, asr #12 │ │ │ │ - subseq pc, sl, r6, lsr #3 │ │ │ │ - subseq pc, sl, sl, ror #10 │ │ │ │ + subseq pc, sl, r0, ror #8 │ │ │ │ + subseq pc, sl, lr, lsl #18 │ │ │ │ + subseq pc, sl, sl, lsl r8 @ │ │ │ │ + ldrsheq pc, [sl], #-122 @ 0xffffff86 @ │ │ │ │ + subseq pc, sl, lr, lsl #5 │ │ │ │ + subseq fp, r8, r4, asr #7 │ │ │ │ + subseq pc, sl, r2, ror r2 @ │ │ │ │ + subseq fp, r8, r8, lsr #7 │ │ │ │ + subseq pc, sl, r4, ror #4 │ │ │ │ + subseq pc, sl, ip, lsr #4 │ │ │ │ + subseq fp, r8, r0, ror #6 │ │ │ │ + ldrsheq pc, [sl], #-22 @ 0xffffffea @ │ │ │ │ + subseq pc, sl, r4, lsr #13 │ │ │ │ + ldrsbeq pc, [sl], #-24 @ 0xffffffe8 @ │ │ │ │ + subseq pc, sl, r4, asr r6 @ │ │ │ │ + subseq pc, sl, lr, lsr #3 │ │ │ │ + subseq pc, sl, r2, ror r5 @ │ │ │ │ rsbeq r3, r4, r8, ror lr │ │ │ │ @ instruction: 0x000011b8 │ │ │ │ rsbeq r3, r4, r4, asr #28 │ │ │ │ rsbeq r3, r4, lr, lsl #28 │ │ │ │ - subseq pc, sl, r8, lsl #1 │ │ │ │ - subseq pc, sl, sl, ror #10 │ │ │ │ + @ instruction: 0x005af090 │ │ │ │ + subseq pc, sl, r2, ror r5 @ │ │ │ │ rsbeq r3, r4, r4, asr #27 │ │ │ │ mlseq r4, r6, sp, r3 │ │ │ │ rsbeq r3, r4, r8, ror #26 │ │ │ │ rsbeq r3, r4, sl, lsr sp │ │ │ │ rsbeq r3, r4, r4, lsl #26 │ │ │ │ ldrdeq r3, [r4], #-194 @ 0xffffff3e @ │ │ │ │ strhteq r3, [r4], #-198 @ 0xffffff3a │ │ │ │ @@ -597685,23 +597685,23 @@ │ │ │ │ rsbeq r3, r4, r4, asr ip │ │ │ │ strdeq r3, [r4], #-190 @ 0xffffff42 @ │ │ │ │ rsbeq r3, r4, lr, lsr #23 │ │ │ │ rsbeq r3, r4, r0, ror fp │ │ │ │ rsbeq r3, r4, r0, asr #22 │ │ │ │ rsbeq r3, r4, r0, lsl fp │ │ │ │ andeq r0, r0, r8, asr #15 │ │ │ │ - subseq lr, sl, r6, lsr #28 │ │ │ │ + subseq lr, sl, lr, lsr #28 │ │ │ │ rsbeq r3, r4, ip, ror #20 │ │ │ │ rsbeq r3, r4, sl, lsr sl │ │ │ │ ldrbtmi r4, [r8], #-2049 @ 0xfffff7ff │ │ │ │ svclt 0x00004770 │ │ │ │ - subseq pc, sl, r2, lsr #2 │ │ │ │ + subseq pc, sl, sl, lsr #2 │ │ │ │ ldrbtmi r4, [r8], #-2049 @ 0xfffff7ff │ │ │ │ svclt 0x00004770 │ │ │ │ - subseq pc, sl, r6, lsr #2 │ │ │ │ + subseq pc, sl, lr, lsr #2 │ │ │ │ ldrbmi r2, [r0, -r1]! │ │ │ │ ldrbmi r6, [r0, -r0, lsl #16]! │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ bl fedb22cc │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ addlt lr, r5, r0, ror r0 │ │ │ │ @@ -597731,16 +597731,16 @@ │ │ │ │ @ instruction: 0xf5bc4478 │ │ │ │ andcs pc, r0, sp, ror #28 │ │ │ │ @ instruction: 0xf5b6e7e5 │ │ │ │ svclt 0x0000eaf8 │ │ │ │ rsbeq r3, r4, r2, lsr r9 │ │ │ │ @ instruction: 0x000011b8 │ │ │ │ rsbeq r3, r4, r2, lsl #18 │ │ │ │ - subseq lr, sl, ip, lsl #23 │ │ │ │ - ldrsheq pc, [sl], #-8 @ │ │ │ │ + @ instruction: 0x005aeb94 │ │ │ │ + subseq pc, sl, r0, lsl #2 │ │ │ │ mvnsmi lr, #737280 @ 0xb4000 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x0040f8cc │ │ │ │ strmi r4, [r4], -r7, ror #26 │ │ │ │ adclt r4, r9, r7, ror #16 │ │ │ │ @ instruction: 0x4617447d │ │ │ │ @@ -597843,23 +597843,23 @@ │ │ │ │ @ instruction: 0xf5bc300c │ │ │ │ stmdami sp, {r0, r2, r3, r6, r7, sl, fp, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf5bc4478 │ │ │ │ strb pc, [r0, r9, lsl #27] @ │ │ │ │ b 7989e0 │ │ │ │ rsbeq r3, r4, r0, lsr #17 │ │ │ │ @ instruction: 0x000011b8 │ │ │ │ - subseq lr, sl, ip, lsr fp │ │ │ │ - ldrsbeq lr, [sl], #-160 @ 0xffffff60 │ │ │ │ + subseq lr, sl, r4, asr #22 │ │ │ │ + ldrsbeq lr, [sl], #-168 @ 0xffffff58 │ │ │ │ rsbeq r3, r4, sl, ror #15 │ │ │ │ - subseq lr, sl, lr, lsr sl │ │ │ │ - subseq r8, lr, r8, lsl r6 │ │ │ │ - ldrsbeq lr, [sl], #-154 @ 0xffffff66 │ │ │ │ - ldrheq r8, [lr], #-84 @ 0xffffffac │ │ │ │ - subseq lr, sl, r2, asr #19 │ │ │ │ - @ instruction: 0x005e859c │ │ │ │ + subseq lr, sl, r6, asr #20 │ │ │ │ + subseq r8, lr, r0, lsr #12 │ │ │ │ + subseq lr, sl, r2, ror #19 │ │ │ │ + ldrheq r8, [lr], #-92 @ 0xffffffa4 │ │ │ │ + subseq lr, sl, sl, asr #19 │ │ │ │ + subseq r8, lr, r4, lsr #11 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x0088f8cc │ │ │ │ @ instruction: 0x4690b095 │ │ │ │ strtcs pc, [r4], #2271 @ 0x8df │ │ │ │ strmi r4, [sl], r1, lsl #13 │ │ │ │ @@ -598157,26 +598157,26 @@ │ │ │ │ ldmpl r3, {r1, r3, r4, r5, r6, sl, lr}^ │ │ │ │ blls 73584c │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ adcsle r0, r8, r0, lsl #6 │ │ │ │ svclt 0x0000e7a8 │ │ │ │ strhteq r3, [r4], #-110 @ 0xffffff92 │ │ │ │ @ instruction: 0x000011b8 │ │ │ │ - subseq lr, sl, r2, ror #29 │ │ │ │ - ldrheq r0, [pc], #-192 @ │ │ │ │ - subseq lr, sl, r6, lsr #28 │ │ │ │ - ldrheq lr, [sl], #-222 @ 0xffffff22 │ │ │ │ - @ instruction: 0x005f0b9c │ │ │ │ - subseq lr, sl, r2, lsr #26 │ │ │ │ + subseq lr, sl, sl, ror #29 │ │ │ │ + ldrheq r0, [pc], #-200 @ │ │ │ │ + subseq lr, sl, lr, lsr #28 │ │ │ │ + subseq lr, sl, r6, asr #27 │ │ │ │ + subseq r0, pc, r4, lsr #23 │ │ │ │ + subseq lr, sl, sl, lsr #26 │ │ │ │ rsbeq r3, r4, sl, asr #8 │ │ │ │ rsbeq r3, r4, r0, ror #5 │ │ │ │ rsbeq r3, r4, r2, asr #5 │ │ │ │ rsbeq r3, r4, r4, lsr #5 │ │ │ │ rsbeq r3, r4, lr, lsl #5 │ │ │ │ - subseq lr, sl, r8, asr ip │ │ │ │ + subseq lr, sl, r0, ror #24 │ │ │ │ rsbeq r3, r4, ip, ror #4 │ │ │ │ rsbeq r3, r4, r0, asr r2 │ │ │ │ rsbeq r3, r4, r4, lsr r2 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ blhi 316cf4 >::_M_default_append(unsigned int)@@Base+0x94130> │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ @@ -598312,42 +598312,42 @@ │ │ │ │ @ instruction: 0xffffb01b │ │ │ │ @ instruction: 0xffffb00f │ │ │ │ @ instruction: 0xffffb003 │ │ │ │ @ instruction: 0xffffe18f │ │ │ │ @ instruction: 0xffffb0ab │ │ │ │ @ instruction: 0xffffb43d │ │ │ │ @ instruction: 0xffffb241 │ │ │ │ - ldrheq lr, [sl], #-150 @ 0xffffff6a │ │ │ │ + ldrheq lr, [sl], #-158 @ 0xffffff62 │ │ │ │ @ instruction: 0xffffc44f │ │ │ │ - ldrheq lr, [sl], #-156 @ 0xffffff64 │ │ │ │ + subseq lr, sl, r4, asr #19 │ │ │ │ @ instruction: 0xffffbf65 │ │ │ │ @ instruction: 0xffffc0ad │ │ │ │ @ instruction: 0xffffc1c7 │ │ │ │ rsbeq r3, r4, ip, lsl r1 │ │ │ │ @ instruction: 0xffffb2a3 │ │ │ │ @ instruction: 0xffffafa9 │ │ │ │ @ instruction: 0xffffc4a9 │ │ │ │ @ instruction: 0xffffce33 │ │ │ │ @ instruction: 0xffffaf89 │ │ │ │ - subseq lr, sl, r2, lsl #7 │ │ │ │ - ldrheq sl, [r8], #-74 @ 0xffffffb6 │ │ │ │ + subseq lr, sl, sl, lsl #7 │ │ │ │ + subseq sl, r8, r2, asr #9 │ │ │ │ rsbeq r3, r4, r8, asr #1 │ │ │ │ - subseq lr, sl, sl, ror #16 │ │ │ │ - subseq lr, sl, r8, asr r8 │ │ │ │ - subseq lr, sl, r2, lsr r3 │ │ │ │ - subseq sl, r8, sl, ror #8 │ │ │ │ - subseq r0, fp, r0, lsl #12 │ │ │ │ - ldrsheq lr, [sl], #-140 @ 0xffffff74 │ │ │ │ - subseq lr, sl, r4, lsl r9 │ │ │ │ - subseq lr, sl, r2, lsl #18 │ │ │ │ - subseq lr, sl, ip, asr r9 │ │ │ │ - subseq lr, sl, ip, asr #5 │ │ │ │ - subseq sl, r8, r4, lsl #8 │ │ │ │ - ldrheq lr, [sl], #-34 @ 0xffffffde │ │ │ │ - subseq sl, r8, sl, ror #7 │ │ │ │ + subseq lr, sl, r2, ror r8 │ │ │ │ + subseq lr, sl, r0, ror #16 │ │ │ │ + subseq lr, sl, sl, lsr r3 │ │ │ │ + subseq sl, r8, r2, ror r4 │ │ │ │ + subseq r0, fp, r8, lsl #12 │ │ │ │ + subseq lr, sl, r4, lsl #18 │ │ │ │ + subseq lr, sl, ip, lsl r9 │ │ │ │ + subseq lr, sl, sl, lsl #18 │ │ │ │ + subseq lr, sl, r4, ror #18 │ │ │ │ + ldrsbeq lr, [sl], #-36 @ 0xffffffdc │ │ │ │ + subseq sl, r8, ip, lsl #8 │ │ │ │ + ldrheq lr, [sl], #-42 @ 0xffffffd6 │ │ │ │ + ldrsheq sl, [r8], #-50 @ 0xffffffce │ │ │ │ @ instruction: 0xf5b62040 │ │ │ │ blmi ff3d5ce8 │ │ │ │ @ instruction: 0xf85baa35 │ │ │ │ @ instruction: 0xf1001003 │ │ │ │ stmib r0, {r2, r3, r8, r9}^ │ │ │ │ stmib r0, {r0, r1, r8, sl, ip, lr}^ │ │ │ │ @ instruction: 0xf1003305 │ │ │ │ @@ -598539,17 +598539,17 @@ │ │ │ │ andvc r3, r3, r0 │ │ │ │ @ instruction: 0xe7d6683b │ │ │ │ mulcc r0, sl, r8 │ │ │ │ @ instruction: 0xf8d87003 │ │ │ │ strb r3, [r1, r0] │ │ │ │ ... │ │ │ │ andeq r0, r0, ip, lsr #29 │ │ │ │ - subseq lr, sl, sl, lsr r2 │ │ │ │ + subseq lr, sl, r2, asr #4 │ │ │ │ rsbeq lr, r3, r8, asr #12 │ │ │ │ - subseq r0, fp, r2, ror r4 │ │ │ │ + subseq r0, fp, sl, ror r4 │ │ │ │ andeq r0, r0, r4, lsl #16 │ │ │ │ andeq r0, r0, r4, asr #27 │ │ │ │ andeq r1, r0, r8, lsr r1 │ │ │ │ andeq r1, r0, r8, lsl #5 │ │ │ │ ldrdeq r1, [r0], -r0 │ │ │ │ @ instruction: 0x000008b4 │ │ │ │ strdeq r1, [r0], -r0 │ │ │ │ @@ -598946,26 +598946,26 @@ │ │ │ │ adcmi r3, r7, #48, 8 @ 0x30000000 │ │ │ │ eor sp, r3, sl, ror #3 │ │ │ │ andhi pc, r0, pc, lsr #7 │ │ │ │ ... │ │ │ │ andeq r0, r0, r0, asr #23 │ │ │ │ andeq r1, r0, r0, lsr r1 │ │ │ │ @ instruction: 0x000007b0 │ │ │ │ - subseq sp, sl, r2, asr #25 │ │ │ │ - subseq sp, sl, lr, ror #24 │ │ │ │ + subseq sp, sl, sl, asr #25 │ │ │ │ + subseq sp, sl, r6, ror ip │ │ │ │ andeq r0, r0, r4, lsl #16 │ │ │ │ ldrdeq r0, [r0], -r4 │ │ │ │ andeq r0, r0, r4, lsl #13 │ │ │ │ andeq r0, r0, r4, asr #27 │ │ │ │ andeq r1, r0, r8, lsr r1 │ │ │ │ andeq r1, r0, r8, lsl #5 │ │ │ │ ldrdeq r1, [r0], -r0 │ │ │ │ @ instruction: 0x000008b4 │ │ │ │ strdeq r1, [r0], -r0 │ │ │ │ - subseq lr, sl, lr, asr #1 │ │ │ │ + ldrsbeq lr, [sl], #-6 │ │ │ │ ldrdeq pc, [r0], r5 │ │ │ │ @ instruction: 0xf8d5b120 │ │ │ │ bne 4a06b4 │ │ │ │ b ff899b6c │ │ │ │ teqlt r0, r8, lsr #26 │ │ │ │ blcc 2b65ac >::_M_default_append(unsigned int)@@Base+0x339e8> │ │ │ │ ldmdblt r3, {r0, r1, r6, sp, lr} │ │ │ │ @@ -599480,27 +599480,27 @@ │ │ │ │ @ instruction: 0xe731e896 │ │ │ │ ldrb lr, [r6, fp, ror #15]! │ │ │ │ str lr, [r6, -lr, lsr #14] │ │ │ │ svclt 0x0000e702 │ │ │ │ andeq r1, r0, ip, lsl #1 │ │ │ │ andeq r1, r0, r0, lsr r1 │ │ │ │ @ instruction: 0x000007b0 │ │ │ │ - subseq sp, sl, r0, lsr #24 │ │ │ │ - subseq sp, sl, ip, ror #9 │ │ │ │ - subseq r9, r8, r2, lsr #12 │ │ │ │ - ldrsbeq sp, [sl], #-46 @ 0xffffffd2 │ │ │ │ - subseq r9, r8, r6, lsl r4 │ │ │ │ + subseq sp, sl, r8, lsr #24 │ │ │ │ + ldrsheq sp, [sl], #-68 @ 0xffffffbc │ │ │ │ + subseq r9, r8, sl, lsr #12 │ │ │ │ + subseq sp, sl, r6, ror #5 │ │ │ │ + subseq r9, r8, lr, lsl r4 │ │ │ │ rsbeq r1, r4, lr, ror pc │ │ │ │ @ instruction: 0x000011b8 │ │ │ │ rsbeq r1, r4, r2, ror #29 │ │ │ │ rsbeq r1, r4, lr, lsl lr │ │ │ │ - subseq sp, sl, r2, asr #14 │ │ │ │ + subseq sp, sl, sl, asr #14 │ │ │ │ strdeq r1, [r4], #-220 @ 0xffffff24 @ │ │ │ │ - subseq sp, sl, r4, asr #15 │ │ │ │ - subseq sp, sl, r8, lsl r7 │ │ │ │ + subseq sp, sl, ip, asr #15 │ │ │ │ + subseq sp, sl, r0, lsr #14 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ bl fedb3eec │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strdlt r0, [r3], r0 @ │ │ │ │ ldc2 7, cr15, [lr, #1016] @ 0x3f8 │ │ │ │ stmdacs r1, {r0, r1, r9, sl, lr} │ │ │ │ ldrmi sp, [r8], -r2, lsl #2 │ │ │ │ @@ -599510,16 +599510,16 @@ │ │ │ │ andcc r4, ip, r8, ror r4 │ │ │ │ @ instruction: 0xffc0f5ba │ │ │ │ stmdbls r1, {r0, r2, fp, lr} │ │ │ │ @ instruction: 0xf5bb4478 │ │ │ │ blls 2daf0c >::_M_default_append(unsigned int)@@Base+0x58348> │ │ │ │ andlt r4, r3, r8, lsl r6 │ │ │ │ svclt 0x0000bd00 │ │ │ │ - subseq ip, sl, r8, lsr #31 │ │ │ │ - subseq r9, r8, r0, ror #1 │ │ │ │ + ldrheq ip, [sl], #-240 @ 0xffffff10 │ │ │ │ + subseq r9, r8, r8, ror #1 │ │ │ │ │ │ │ │ 0025cd2c : │ │ │ │ ldr.w ip, [r0] │ │ │ │ push {lr} │ │ │ │ ldr.w lr, [ip, #36] @ 0x24 │ │ │ │ mov ip, lr │ │ │ │ ldr.w lr, [sp], #4 │ │ │ │ @@ -599622,19 +599622,19 @@ │ │ │ │ bl 17c90 │ │ │ │ ldr r0, [pc, #20] @ (25ce10 ) │ │ │ │ mov r1, r4 │ │ │ │ add r0, pc │ │ │ │ ldmia.w sp!, {r4, lr} │ │ │ │ b.w 17e10 │ │ │ │ nop │ │ │ │ - str r4, [r2, r1] │ │ │ │ + str r4, [r3, r1] │ │ │ │ lsls r5, r3, #1 │ │ │ │ - ldmia r6, {r6, r7} │ │ │ │ + ldmia r6, {r3, r6, r7} │ │ │ │ lsls r2, r3, #1 │ │ │ │ - str r4, [r5, r0] │ │ │ │ + str r4, [r6, r0] │ │ │ │ lsls r5, r3, #1 │ │ │ │ push {r4, lr} │ │ │ │ mov.w ip, #4096 @ 0x1000 │ │ │ │ sub.w ip, sp, ip │ │ │ │ str.w r0, [ip, #4080] @ 0xff0 │ │ │ │ sub sp, #8 │ │ │ │ cmp r2, #1 │ │ │ │ @@ -599653,15 +599653,15 @@ │ │ │ │ add r0, pc │ │ │ │ bl 17c90 │ │ │ │ ldr r0, [sp, #4] │ │ │ │ mov r1, r4 │ │ │ │ add sp, #8 │ │ │ │ ldmia.w sp!, {r4, lr} │ │ │ │ b.w 17d1c │ │ │ │ - ldmia r6!, {r2, r7} │ │ │ │ + ldmia r6!, {r2, r3, r7} │ │ │ │ lsls r2, r3, #1 │ │ │ │ push {r4, lr} │ │ │ │ mov.w ip, #4096 @ 0x1000 │ │ │ │ sub.w ip, sp, ip │ │ │ │ str.w r0, [ip, #4088] @ 0xff8 │ │ │ │ ldr r3, [pc, #20] @ (25ce84 ) │ │ │ │ mov r4, r0 │ │ │ │ @@ -599982,15 +599982,15 @@ │ │ │ │ movs r0, r0 │ │ │ │ adds r0, r7, r4 │ │ │ │ lsls r4, r4, #1 │ │ │ │ adds r6, r5, r3 │ │ │ │ lsls r4, r4, #1 │ │ │ │ adds r2, r2, r3 │ │ │ │ lsls r4, r4, #1 │ │ │ │ - bcs.n 25d0a8 │ │ │ │ + bcs.n 25d0b8 │ │ │ │ lsls r2, r3, #1 │ │ │ │ │ │ │ │ 0025d170 : │ │ │ │ stmdb sp!, {r4, r5, r6, r7, r8, r9, sl, fp, lr} │ │ │ │ mov.w ip, #4096 @ 0x1000 │ │ │ │ sub.w ip, sp, ip │ │ │ │ str.w r0, [ip, #4040] @ 0xfc8 │ │ │ │ @@ -600510,15 +600510,15 @@ │ │ │ │ blx 11b9c │ │ │ │ ldr r1, [sp, #4] │ │ │ │ mov r3, r0 │ │ │ │ b.n 25d67c , std::allocator >, std::allocator, std::allocator > > >::reserve(unsigned int)@@Base+0x84> │ │ │ │ ldr r0, [pc, #4] @ (25d6b0 , std::allocator >, std::allocator, std::allocator > > >::reserve(unsigned int)@@Base+0xb8>) │ │ │ │ add r0, pc │ │ │ │ blx 11c0c │ │ │ │ - ldmia r5, {r1, r4, r5, r6} │ │ │ │ + ldmia r5, {r1, r3, r4, r5, r6} │ │ │ │ lsls r2, r3, #1 │ │ │ │ stmdb sp!, {r4, r5, r6, r7, r8, r9, sl, fp, lr} │ │ │ │ mov.w ip, #4096 @ 0x1000 │ │ │ │ sub.w ip, sp, ip │ │ │ │ str.w r0, [ip, #4016] @ 0xfb0 │ │ │ │ ldr r2, [pc, #584] @ (25d910 , std::allocator >, std::allocator, std::allocator > > >::reserve(unsigned int)@@Base+0x318>) │ │ │ │ mov r6, r3 │ │ │ │ @@ -600894,15 +600894,15 @@ │ │ │ │ str r1, [sp, #0] │ │ │ │ blx 11b9c │ │ │ │ ldrd r1, r3, [sp] │ │ │ │ b.n 25d9ca , std::allocator >, std::allocator, std::allocator > > >::reserve(unsigned int)@@Base+0x3d2> │ │ │ │ ldr r0, [pc, #4] @ (25da6c , std::allocator >, std::allocator, std::allocator > > >::reserve(unsigned int)@@Base+0x474>) │ │ │ │ add r0, pc │ │ │ │ blx 11c0c │ │ │ │ - ldmia r1, {r1, r2, r6, r7} │ │ │ │ + ldmia r1, {r1, r2, r3, r6, r7} │ │ │ │ lsls r2, r3, #1 │ │ │ │ push {r4, r5, r6, lr} │ │ │ │ mov.w ip, #4096 @ 0x1000 │ │ │ │ sub.w ip, sp, ip │ │ │ │ str.w r0, [ip, #4080] @ 0xff0 │ │ │ │ ldr r3, [r0, #4] │ │ │ │ mov r5, r0 │ │ │ │ @@ -601079,55 +601079,55 @@ │ │ │ │ lsls r4, r4, #1 │ │ │ │ movs r0, #1 │ │ │ │ bx lr │ │ │ │ ldr r0, [pc, #4] @ (25dc28 ) │ │ │ │ add r0, pc │ │ │ │ bx lr │ │ │ │ nop │ │ │ │ - ldmia r0!, {r1, r2, r3, r5} │ │ │ │ + ldmia r0!, {r1, r2, r4, r5} │ │ │ │ lsls r2, r3, #1 │ │ │ │ ldr r0, [pc, #4] @ (25dc34 ) │ │ │ │ add r0, pc │ │ │ │ bx lr │ │ │ │ nop │ │ │ │ - ldmia r0!, {r1, r3, r4} │ │ │ │ + ldmia r0!, {r1, r5} │ │ │ │ lsls r2, r3, #1 │ │ │ │ movs r0, #0 │ │ │ │ bx lr │ │ │ │ movs r0, #1 │ │ │ │ bx lr │ │ │ │ ldr r0, [pc, #4] @ (25dc48 ) │ │ │ │ add r0, pc │ │ │ │ bx lr │ │ │ │ nop │ │ │ │ - ldmia r0!, {r1, r2, r4} │ │ │ │ + ldmia r0!, {r1, r2, r3, r4} │ │ │ │ lsls r2, r3, #1 │ │ │ │ ldr r0, [pc, #4] @ (25dc54 ) │ │ │ │ add r0, pc │ │ │ │ bx lr │ │ │ │ nop │ │ │ │ - ldmia r0!, {r1, r4} │ │ │ │ + ldmia r0!, {r1, r3, r4} │ │ │ │ lsls r2, r3, #1 │ │ │ │ movs r0, #0 │ │ │ │ bx lr │ │ │ │ bx lr │ │ │ │ nop │ │ │ │ movs r0, #1 │ │ │ │ bx lr │ │ │ │ ldr r0, [pc, #4] @ (25dc6c ) │ │ │ │ add r0, pc │ │ │ │ bx lr │ │ │ │ nop │ │ │ │ - b.n 25e2d4 │ │ │ │ + b.n 25e2e4 │ │ │ │ lsls r2, r3, #1 │ │ │ │ ldr r0, [pc, #4] @ (25dc78 ) │ │ │ │ add r0, pc │ │ │ │ bx lr │ │ │ │ nop │ │ │ │ - b.n 25e2c8 │ │ │ │ + b.n 25e2d8 │ │ │ │ lsls r2, r3, #1 │ │ │ │ movs r0, #0 │ │ │ │ bx lr │ │ │ │ ldr r1, [r0, #4] │ │ │ │ vldr d6, [r3, #8] │ │ │ │ vldr d7, [r2, #8] │ │ │ │ add.w r0, r1, #1408 @ 0x580 │ │ │ │ @@ -601261,15 +601261,15 @@ │ │ │ │ add sp, #20 │ │ │ │ pop {r4, r5, pc} │ │ │ │ blx 1172c <__stack_chk_fail@plt> │ │ │ │ lsrs r2, r3, #17 │ │ │ │ lsls r4, r4, #1 │ │ │ │ asrs r0, r7, #6 │ │ │ │ movs r0, r0 │ │ │ │ - stmia r6!, {r2, r5, r7} │ │ │ │ + stmia r6!, {r2, r3, r5, r7} │ │ │ │ lsls r2, r3, #1 │ │ │ │ lsrs r2, r4, #16 │ │ │ │ lsls r4, r4, #1 │ │ │ │ stmdb sp!, {r4, r5, r6, r7, r8, r9, lr} │ │ │ │ mov.w ip, #4096 @ 0x1000 │ │ │ │ vpush {d8} │ │ │ │ sub.w ip, sp, ip │ │ │ │ @@ -601585,66 +601585,66 @@ │ │ │ │ @ instruction: 0xffffffff │ │ │ │ vqrdmlsh.s , , d31[0] │ │ │ │ ... │ │ │ │ lsrs r6, r6, #9 │ │ │ │ lsls r4, r4, #1 │ │ │ │ asrs r0, r7, #6 │ │ │ │ movs r0, r0 │ │ │ │ - stmia r4!, {r1, r3, r6, r7} │ │ │ │ + stmia r4!, {r1, r4, r6, r7} │ │ │ │ lsls r2, r3, #1 │ │ │ │ ldc2 15, cr15, [fp], #1020 @ 0x3fc │ │ │ │ mcr2 15, 2, pc, cr9, cr15, {7} @ │ │ │ │ - stmia r4!, {r1, r4, r5, r6, r7} │ │ │ │ + stmia r4!, {r1, r3, r4, r5, r6, r7} │ │ │ │ lsls r2, r3, #1 │ │ │ │ - stmia r4!, {r1, r4, r6, r7} │ │ │ │ + stmia r4!, {r1, r3, r4, r6, r7} │ │ │ │ lsls r2, r3, #1 │ │ │ │ lsls r1, r0, #8 │ │ │ │ movs r0, r0 │ │ │ │ - stmia r4!, {r1, r2, r3, r7} │ │ │ │ + stmia r4!, {r1, r2, r4, r7} │ │ │ │ lsls r2, r3, #1 │ │ │ │ - ldrb r2, [r4, #23] │ │ │ │ + ldrb r2, [r5, #23] │ │ │ │ lsls r0, r3, #1 │ │ │ │ lsrs r0, r6, #7 │ │ │ │ lsls r4, r4, #1 │ │ │ │ - stmia r4!, {r1, r3, r4, r6} │ │ │ │ + stmia r4!, {r1, r5, r6} │ │ │ │ lsls r2, r3, #1 │ │ │ │ - ldrb r6, [r5, #22] │ │ │ │ + ldrb r6, [r6, #22] │ │ │ │ lsls r0, r3, #1 │ │ │ │ stc2l 15, cr15, [r5, #-1020] @ 0xfffffc04 │ │ │ │ - stmia r4!, {r4, r5, r7} │ │ │ │ + stmia r4!, {r3, r4, r5, r7} │ │ │ │ lsls r2, r3, #1 │ │ │ │ - stmia r4!, {r4, r6} │ │ │ │ + stmia r4!, {r3, r4, r6} │ │ │ │ lsls r2, r3, #1 │ │ │ │ - stmia r4!, {r1} │ │ │ │ + stmia r4!, {r1, r3} │ │ │ │ lsls r2, r3, #1 │ │ │ │ - ldrb r6, [r2, #21] │ │ │ │ + ldrb r6, [r3, #21] │ │ │ │ lsls r0, r3, #1 │ │ │ │ - stmia r3!, {r3, r5, r6, r7} │ │ │ │ + stmia r3!, {r4, r5, r6, r7} │ │ │ │ lsls r2, r3, #1 │ │ │ │ - ldrb r4, [r7, #20] │ │ │ │ + ldrb r4, [r0, #21] │ │ │ │ lsls r0, r3, #1 │ │ │ │ - stmia r4!, {r1, r3, r4, r5, r6} │ │ │ │ + stmia r4!, {r1, r7} │ │ │ │ lsls r2, r3, #1 │ │ │ │ - stmia r4!, {r1, r2, r3, r6, r7} │ │ │ │ + stmia r4!, {r1, r2, r4, r6, r7} │ │ │ │ lsls r2, r3, #1 │ │ │ │ - stmia r4!, {r1, r4, r6, r7} │ │ │ │ + stmia r4!, {r1, r3, r4, r6, r7} │ │ │ │ lsls r2, r3, #1 │ │ │ │ - stmia r5!, {r2, r4, r5} │ │ │ │ + stmia r5!, {r2, r3, r4, r5} │ │ │ │ lsls r2, r3, #1 │ │ │ │ - stmia r3!, {r1, r3, r4, r5, r6} │ │ │ │ + stmia r3!, {r1, r7} │ │ │ │ lsls r2, r3, #1 │ │ │ │ - ldrb r6, [r1, #19] │ │ │ │ + ldrb r6, [r2, #19] │ │ │ │ lsls r0, r3, #1 │ │ │ │ - stmia r3!, {r5, r6} │ │ │ │ + stmia r3!, {r3, r5, r6} │ │ │ │ lsls r2, r3, #1 │ │ │ │ - ldrb r4, [r6, #18] │ │ │ │ + ldrb r4, [r7, #18] │ │ │ │ lsls r0, r3, #1 │ │ │ │ - stmia r3!, {r1, r6} │ │ │ │ + stmia r3!, {r1, r3, r6} │ │ │ │ lsls r2, r3, #1 │ │ │ │ - ldrb r4, [r2, #18] │ │ │ │ + ldrb r4, [r3, #18] │ │ │ │ lsls r0, r3, #1 │ │ │ │ push {lr} │ │ │ │ mov.w ip, #4096 @ 0x1000 │ │ │ │ sub.w ip, sp, ip │ │ │ │ str.w r0, [ip, #4080] @ 0xff0 │ │ │ │ sub sp, #12 │ │ │ │ bl 25df80 │ │ │ │ @@ -601664,17 +601664,17 @@ │ │ │ │ ldr r1, [sp, #4] │ │ │ │ add r0, pc │ │ │ │ bl 17e10 │ │ │ │ ldr r3, [sp, #4] │ │ │ │ mov r0, r3 │ │ │ │ add sp, #12 │ │ │ │ pop {pc} │ │ │ │ - stmia r2!, {r1, r2, r4, r5, r6} │ │ │ │ + stmia r2!, {r1, r2, r3, r4, r5, r6} │ │ │ │ lsls r2, r3, #1 │ │ │ │ - ldrb r2, [r1, #15] │ │ │ │ + ldrb r2, [r2, #15] │ │ │ │ lsls r0, r3, #1 │ │ │ │ push {r3, r4, r5, lr} │ │ │ │ mov.w ip, #4096 @ 0x1000 │ │ │ │ sub.w ip, sp, ip │ │ │ │ str.w r0, [ip, #4080] @ 0xff0 │ │ │ │ mov r4, r2 │ │ │ │ mov r5, r0 │ │ │ │ @@ -601798,32 +601798,32 @@ │ │ │ │ nop │ │ │ │ @ instruction: 0xff85ffff │ │ │ │ lsls r2, r7, #28 │ │ │ │ lsls r4, r4, #1 │ │ │ │ @ instruction: 0xff9bffff │ │ │ │ asrs r0, r7, #6 │ │ │ │ movs r0, r0 │ │ │ │ - stmia r3!, {r3, r5, r6} │ │ │ │ + stmia r3!, {r4, r5, r6} │ │ │ │ lsls r2, r3, #1 │ │ │ │ - stmia r3!, {r1, r2, r3, r4, r5, r6} │ │ │ │ + stmia r3!, {r1, r2, r7} │ │ │ │ lsls r2, r3, #1 │ │ │ │ - stmia r3!, {r1, r2, r4, r5, r6} │ │ │ │ + stmia r3!, {r1, r2, r3, r4, r5, r6} │ │ │ │ lsls r2, r3, #1 │ │ │ │ - ldrb r6, [r4, #11] │ │ │ │ + ldrb r6, [r5, #11] │ │ │ │ lsls r0, r3, #1 │ │ │ │ - stmia r3!, {r5, r6} │ │ │ │ + stmia r3!, {r3, r5, r6} │ │ │ │ lsls r2, r3, #1 │ │ │ │ - ldrb r0, [r2, #11] │ │ │ │ + ldrb r0, [r3, #11] │ │ │ │ lsls r0, r3, #1 │ │ │ │ lsls r6, r3, #27 │ │ │ │ lsls r4, r4, #1 │ │ │ │ vmaxnm.f16 , , │ │ │ │ - stmia r3!, {r1, r2, r3, r4} │ │ │ │ + stmia r3!, {r1, r2, r5} │ │ │ │ lsls r2, r3, #1 │ │ │ │ - ldrb r6, [r1, #10] │ │ │ │ + ldrb r6, [r2, #10] │ │ │ │ lsls r0, r3, #1 │ │ │ │ push {r4, r5, lr} │ │ │ │ mov.w ip, #4096 @ 0x1000 │ │ │ │ sub.w ip, sp, ip │ │ │ │ str.w r0, [ip, #4048] @ 0xfd0 │ │ │ │ sub sp, #36 @ 0x24 │ │ │ │ ldr r4, [pc, #168] @ (25e468 ) │ │ │ │ @@ -601898,28 +601898,28 @@ │ │ │ │ blx 1172c <__stack_chk_fail@plt> │ │ │ │ mrc2 15, 3, pc, cr9, cr15, {7} │ │ │ │ lsls r6, r5, #24 │ │ │ │ lsls r4, r4, #1 │ │ │ │ mcr2 15, 4, pc, cr15, cr15, {7} @ │ │ │ │ asrs r0, r7, #6 │ │ │ │ movs r0, r0 │ │ │ │ - stmia r2!, {r2, r3, r4, r6} │ │ │ │ + stmia r2!, {r2, r5, r6} │ │ │ │ lsls r2, r3, #1 │ │ │ │ - stmia r2!, {r1, r4, r5, r6} │ │ │ │ + stmia r2!, {r1, r3, r4, r5, r6} │ │ │ │ lsls r2, r3, #1 │ │ │ │ - stmia r2!, {r1, r3, r5, r6} │ │ │ │ + stmia r2!, {r1, r4, r5, r6} │ │ │ │ lsls r2, r3, #1 │ │ │ │ - ldrb r2, [r3, #7] │ │ │ │ + ldrb r2, [r4, #7] │ │ │ │ lsls r0, r3, #1 │ │ │ │ lsls r0, r5, #23 │ │ │ │ lsls r4, r4, #1 │ │ │ │ mrc2 15, 2, pc, cr13, cr15, {7} │ │ │ │ - stmia r2!, {r3, r5} │ │ │ │ + stmia r2!, {r4, r5} │ │ │ │ lsls r2, r3, #1 │ │ │ │ - ldrb r0, [r3, #6] │ │ │ │ + ldrb r0, [r4, #6] │ │ │ │ lsls r0, r3, #1 │ │ │ │ push {r3, r4, r5, lr} │ │ │ │ mov.w ip, #4096 @ 0x1000 │ │ │ │ sub.w ip, sp, ip │ │ │ │ str.w r0, [ip, #4080] @ 0xff0 │ │ │ │ mov r4, r2 │ │ │ │ mov r5, r0 │ │ │ │ @@ -602043,32 +602043,32 @@ │ │ │ │ nop │ │ │ │ @ instruction: 0xffadffff │ │ │ │ vminnm.f32 , , │ │ │ │ lsls r0, r2, #19 │ │ │ │ lsls r4, r4, #1 │ │ │ │ asrs r0, r7, #6 │ │ │ │ movs r0, r0 │ │ │ │ - stmia r1!, {r2, r4, r6} │ │ │ │ + stmia r1!, {r2, r3, r4, r6} │ │ │ │ lsls r2, r3, #1 │ │ │ │ - stmia r1!, {r1, r2, r5, r6} │ │ │ │ + stmia r1!, {r1, r2, r3, r5, r6} │ │ │ │ lsls r2, r3, #1 │ │ │ │ - stmia r1!, {r1, r4, r6} │ │ │ │ + stmia r1!, {r1, r3, r4, r6} │ │ │ │ lsls r2, r3, #1 │ │ │ │ - ldrb r6, [r0, #2] │ │ │ │ + ldrb r6, [r1, #2] │ │ │ │ lsls r0, r3, #1 │ │ │ │ - stmia r1!, {r2, r3, r4, r5} │ │ │ │ + stmia r1!, {r2, r6} │ │ │ │ lsls r2, r3, #1 │ │ │ │ - ldrb r0, [r6, #1] │ │ │ │ + ldrb r0, [r7, #1] │ │ │ │ lsls r0, r3, #1 │ │ │ │ lsls r6, r7, #17 │ │ │ │ lsls r4, r4, #1 │ │ │ │ vmaxnm.f16 , , │ │ │ │ - stmia r0!, {r1, r3, r4, r5, r6, r7} │ │ │ │ + stmia r1!, {r1} │ │ │ │ lsls r2, r3, #1 │ │ │ │ - ldrb r6, [r5, #0] │ │ │ │ + ldrb r6, [r6, #0] │ │ │ │ lsls r0, r3, #1 │ │ │ │ push {r4, r5, lr} │ │ │ │ mov.w ip, #4096 @ 0x1000 │ │ │ │ sub.w ip, sp, ip │ │ │ │ str.w r0, [ip, #4048] @ 0xfd0 │ │ │ │ sub sp, #36 @ 0x24 │ │ │ │ ldr r1, [pc, #164] @ (25e6c4 ) │ │ │ │ @@ -602141,28 +602141,28 @@ │ │ │ │ blx 1172c <__stack_chk_fail@plt> │ │ │ │ mcr2 15, 5, pc, cr5, cr15, {7} @ │ │ │ │ mrc2 15, 2, pc, cr15, cr15, {7} │ │ │ │ lsls r0, r1, #15 │ │ │ │ lsls r4, r4, #1 │ │ │ │ asrs r0, r7, #6 │ │ │ │ movs r0, r0 │ │ │ │ - stmia r0!, {r2, r3, r6} │ │ │ │ + stmia r0!, {r2, r4, r6} │ │ │ │ lsls r2, r3, #1 │ │ │ │ - stmia r0!, {r1, r2, r3, r4, r6} │ │ │ │ + stmia r0!, {r1, r2, r5, r6} │ │ │ │ lsls r2, r3, #1 │ │ │ │ - stmia r0!, {r1, r3, r6} │ │ │ │ + stmia r0!, {r1, r4, r6} │ │ │ │ lsls r2, r3, #1 │ │ │ │ - strb r6, [r7, #29] │ │ │ │ + strb r6, [r0, #30] │ │ │ │ lsls r0, r3, #1 │ │ │ │ lsls r4, r1, #14 │ │ │ │ lsls r4, r4, #1 │ │ │ │ mcr2 15, 3, pc, cr5, cr15, {7} @ │ │ │ │ - stmia r0!, {r3} │ │ │ │ + stmia r0!, {r4} │ │ │ │ lsls r2, r3, #1 │ │ │ │ - strb r4, [r7, #28] │ │ │ │ + strb r4, [r0, #29] │ │ │ │ lsls r0, r3, #1 │ │ │ │ movs r0, r0 │ │ │ │ movs r0, r0 │ │ │ │ ldr r1, [r0, #4] │ │ │ │ vldr d7, [r2, #24] │ │ │ │ add.w r0, r1, #1392 @ 0x570 │ │ │ │ add.w r1, r1, #1408 @ 0x580 │ │ │ │ @@ -602297,15 +602297,15 @@ │ │ │ │ add sp, #20 │ │ │ │ pop {r4, r5, pc} │ │ │ │ blx 1172c <__stack_chk_fail@plt> │ │ │ │ lsls r6, r3, #7 │ │ │ │ lsls r4, r4, #1 │ │ │ │ asrs r0, r7, #6 │ │ │ │ movs r0, r0 │ │ │ │ - bkpt 0x0080 │ │ │ │ + bkpt 0x0088 │ │ │ │ lsls r2, r3, #1 │ │ │ │ lsls r6, r4, #6 │ │ │ │ lsls r4, r4, #1 │ │ │ │ stmdb sp!, {r4, r5, r6, r7, r8, r9, sl, lr} │ │ │ │ mov.w ip, #4096 @ 0x1000 │ │ │ │ vpush {d8} │ │ │ │ sub.w ip, sp, ip │ │ │ │ @@ -602739,89 +602739,89 @@ │ │ │ │ nop │ │ │ │ @ instruction: 0xffffffff │ │ │ │ vqrdmlsh.s , , d31[0] │ │ │ │ ... │ │ │ │ vmla.i16 q0, q3, d3[2] │ │ │ │ asrs r0, r7, #6 │ │ │ │ movs r0, r0 │ │ │ │ - pop {r1, r6} │ │ │ │ + pop {r1, r3, r6} │ │ │ │ lsls r2, r3, #1 │ │ │ │ mrrc2 15, 15, pc, r3, cr15 @ │ │ │ │ stc2l 15, cr15, [r5, #1020]! @ 0x3fc │ │ │ │ - ldrh r0, [r6, #26] │ │ │ │ + ldrh r0, [r7, #26] │ │ │ │ lsls r5, r3, #1 │ │ │ │ - pop {r1, r4, r6} │ │ │ │ + pop {r1, r3, r4, r6} │ │ │ │ lsls r2, r3, #1 │ │ │ │ lsls r1, r1, #12 │ │ │ │ movs r0, r0 │ │ │ │ - pop {r1, r3} │ │ │ │ + pop {r1, r4} │ │ │ │ lsls r2, r3, #1 │ │ │ │ - strb r2, [r0, #12] │ │ │ │ + strb r2, [r1, #12] │ │ │ │ lsls r0, r3, #1 │ │ │ │ vhadd.u16 q0, q0, │ │ │ │ - cbnz r6, 25eddc │ │ │ │ + cbnz r6, 25edde │ │ │ │ lsls r2, r3, #1 │ │ │ │ - strb r6, [r1, #11] │ │ │ │ + strb r6, [r2, #11] │ │ │ │ lsls r0, r3, #1 │ │ │ │ stc2l 15, cr15, [r1], #1020 @ 0x3fc │ │ │ │ - cbnz r4, 25ed92 │ │ │ │ + cbnz r4, 25ed94 │ │ │ │ lsls r2, r3, #1 │ │ │ │ - cbnz r6, 25edec │ │ │ │ + cbnz r6, 25edee │ │ │ │ lsls r2, r3, #1 │ │ │ │ - cbnz r4, 25edda │ │ │ │ + cbnz r4, 25eddc │ │ │ │ lsls r2, r3, #1 │ │ │ │ - strb r4, [r6, #9] │ │ │ │ + strb r4, [r7, #9] │ │ │ │ lsls r0, r3, #1 │ │ │ │ - cbnz r2, 25eddc │ │ │ │ + cbnz r2, 25edde │ │ │ │ lsls r2, r3, #1 │ │ │ │ - strb r2, [r3, #9] │ │ │ │ + strb r2, [r4, #9] │ │ │ │ lsls r0, r3, #1 │ │ │ │ - cbnz r2, 25edb2 │ │ │ │ + cbnz r2, 25edb4 │ │ │ │ lsls r2, r3, #1 │ │ │ │ - cbnz r4, 25edf6 │ │ │ │ + cbnz r4, 25edf8 │ │ │ │ lsls r2, r3, #1 │ │ │ │ - cbnz r4, 25edfa │ │ │ │ + cbnz r4, 25edfc │ │ │ │ lsls r2, r3, #1 │ │ │ │ - cbnz r6, 25ee14 │ │ │ │ + cbnz r6, 25ee16 │ │ │ │ lsls r2, r3, #1 │ │ │ │ - revsh r0, r6 │ │ │ │ + revsh r0, r7 │ │ │ │ lsls r2, r3, #1 │ │ │ │ - strb r0, [r5, #7] │ │ │ │ + strb r0, [r6, #7] │ │ │ │ lsls r0, r3, #1 │ │ │ │ - revsh r6, r2 │ │ │ │ + revsh r6, r3 │ │ │ │ lsls r2, r3, #1 │ │ │ │ - strb r6, [r1, #7] │ │ │ │ + strb r6, [r2, #7] │ │ │ │ lsls r0, r3, #1 │ │ │ │ - pop {r1, r3, r4} │ │ │ │ + pop {r1, r5} │ │ │ │ lsls r2, r3, #1 │ │ │ │ - cbnz r2, 25ee1e │ │ │ │ + cbnz r2, 25ee20 │ │ │ │ lsls r2, r3, #1 │ │ │ │ - hlt 0x0010 │ │ │ │ + hlt 0x0018 │ │ │ │ lsls r2, r3, #1 │ │ │ │ - strb r0, [r1, #6] │ │ │ │ + strb r0, [r2, #6] │ │ │ │ lsls r0, r3, #1 │ │ │ │ - pop {r3, r4} │ │ │ │ + pop {r5} │ │ │ │ lsls r2, r3, #1 │ │ │ │ - cbnz r6, 25ee38 │ │ │ │ + cbnz r6, 25ee3a │ │ │ │ lsls r2, r3, #1 │ │ │ │ - rev16 r0, r1 │ │ │ │ + rev16 r0, r2 │ │ │ │ lsls r2, r3, #1 │ │ │ │ - strb r0, [r0, #5] │ │ │ │ + strb r0, [r1, #5] │ │ │ │ lsls r0, r3, #1 │ │ │ │ - rev r2, r5 │ │ │ │ + rev r2, r6 │ │ │ │ lsls r2, r3, #1 │ │ │ │ - strb r0, [r4, #4] │ │ │ │ + strb r0, [r5, #4] │ │ │ │ lsls r0, r3, #1 │ │ │ │ - cbnz r4, 25ee4a │ │ │ │ + cbnz r4, 25ee4c │ │ │ │ lsls r2, r3, #1 │ │ │ │ - pop {r1, r4} │ │ │ │ + pop {r1, r3, r4} │ │ │ │ lsls r2, r3, #1 │ │ │ │ - cbnz r2, 25ee14 │ │ │ │ + cbnz r2, 25ee16 │ │ │ │ lsls r2, r3, #1 │ │ │ │ - strb r2, [r3, #3] │ │ │ │ + strb r2, [r4, #3] │ │ │ │ lsls r0, r3, #1 │ │ │ │ push {lr} │ │ │ │ mov.w ip, #4096 @ 0x1000 │ │ │ │ sub.w ip, sp, ip │ │ │ │ str.w r0, [ip, #4080] @ 0xff0 │ │ │ │ sub sp, #12 │ │ │ │ bl 25ea60 │ │ │ │ @@ -602841,17 +602841,17 @@ │ │ │ │ ldr r1, [sp, #4] │ │ │ │ add r0, pc │ │ │ │ bl 17e10 │ │ │ │ ldr r3, [sp, #4] │ │ │ │ mov r0, r3 │ │ │ │ add sp, #12 │ │ │ │ pop {pc} │ │ │ │ - @ instruction: 0xb8ea │ │ │ │ + @ instruction: 0xb8f2 │ │ │ │ lsls r2, r3, #1 │ │ │ │ - ldr r2, [r4, #124] @ 0x7c │ │ │ │ + ldr r2, [r5, #124] @ 0x7c │ │ │ │ lsls r0, r3, #1 │ │ │ │ push {r4, lr} │ │ │ │ mov.w ip, #4096 @ 0x1000 │ │ │ │ sub.w ip, sp, ip │ │ │ │ str.w r0, [ip, #4080] @ 0xff0 │ │ │ │ sub sp, #8 │ │ │ │ mov r4, r0 │ │ │ │ @@ -602995,15 +602995,15 @@ │ │ │ │ movs r0, #1 │ │ │ │ add sp, #20 │ │ │ │ pop {r4, r5, pc} │ │ │ │ blx 1172c <__stack_chk_fail@plt> │ │ │ │ @ instruction: 0xfa8a0063 │ │ │ │ asrs r0, r7, #6 │ │ │ │ movs r0, r0 │ │ │ │ - cbnz r4, 25f002 │ │ │ │ + cbnz r4, 25f004 │ │ │ │ lsls r2, r3, #1 │ │ │ │ @ instruction: 0xfa520063 │ │ │ │ stmdb sp!, {r4, r5, r6, r7, r8, r9, sl, lr} │ │ │ │ mov.w ip, #4096 @ 0x1000 │ │ │ │ vpush {d8} │ │ │ │ sub.w ip, sp, ip │ │ │ │ str.w r0, [ip, #4032] @ 0xfc0 │ │ │ │ @@ -603389,81 +603389,81 @@ │ │ │ │ ldr r1, [sp, #616] @ 0x268 │ │ │ │ ldr r1, [sp, #612] @ 0x264 │ │ │ │ ldr r1, [sp, #612] @ 0x264 │ │ │ │ subs r7, #185 @ 0xb9 │ │ │ │ ldr??.w r0, [lr, r3, lsl #2] │ │ │ │ asrs r0, r7, #6 │ │ │ │ movs r0, r0 │ │ │ │ - @ instruction: 0xb78a │ │ │ │ + @ instruction: 0xb792 │ │ │ │ lsls r2, r3, #1 │ │ │ │ stc2l 15, cr15, [fp], #-1020 @ 0xfffffc04 │ │ │ │ mcr2 15, 1, pc, cr1, cr15, {7} @ │ │ │ │ - @ instruction: 0xb7a4 │ │ │ │ + @ instruction: 0xb7ac │ │ │ │ lsls r2, r3, #1 │ │ │ │ - @ instruction: 0xb7ce │ │ │ │ + @ instruction: 0xb7d6 │ │ │ │ lsls r2, r3, #1 │ │ │ │ lsls r5, r7, #10 │ │ │ │ movs r0, r0 │ │ │ │ - @ instruction: 0xb75a │ │ │ │ + @ instruction: 0xb762 │ │ │ │ lsls r2, r3, #1 │ │ │ │ - ldr r6, [r5, #60] @ 0x3c │ │ │ │ + ldr r6, [r6, #60] @ 0x3c │ │ │ │ lsls r0, r3, #1 │ │ │ │ @ instruction: 0xf7fc0063 │ │ │ │ - @ instruction: 0xb726 │ │ │ │ + @ instruction: 0xb72e │ │ │ │ lsls r2, r3, #1 │ │ │ │ - ldr r2, [r7, #56] @ 0x38 │ │ │ │ + ldr r2, [r0, #60] @ 0x3c │ │ │ │ lsls r0, r3, #1 │ │ │ │ stc2 15, cr15, [r1, #-1020]! @ 0xfffffc04 │ │ │ │ - sxtb r6, r3 │ │ │ │ + sxtb r6, r4 │ │ │ │ lsls r2, r3, #1 │ │ │ │ - @ instruction: 0xb73e │ │ │ │ + @ instruction: 0xb746 │ │ │ │ lsls r2, r3, #1 │ │ │ │ - @ instruction: 0xb6cc │ │ │ │ + @ instruction: 0xb6d4 │ │ │ │ lsls r2, r3, #1 │ │ │ │ - ldr r0, [r4, #52] @ 0x34 │ │ │ │ + ldr r0, [r5, #52] @ 0x34 │ │ │ │ lsls r0, r3, #1 │ │ │ │ - @ instruction: 0xb6b2 │ │ │ │ + @ instruction: 0xb6ba │ │ │ │ lsls r2, r3, #1 │ │ │ │ - ldr r6, [r0, #52] @ 0x34 │ │ │ │ + ldr r6, [r1, #52] @ 0x34 │ │ │ │ lsls r0, r3, #1 │ │ │ │ - @ instruction: 0xb710 │ │ │ │ + @ instruction: 0xb718 │ │ │ │ lsls r2, r3, #1 │ │ │ │ - sxtb r0, r6 │ │ │ │ + sxtb r0, r7 │ │ │ │ lsls r2, r3, #1 │ │ │ │ - push {r1, r2, r7} │ │ │ │ + push {r1, r2, r3, r7} │ │ │ │ lsls r2, r3, #1 │ │ │ │ - @ instruction: 0xb70c │ │ │ │ + @ instruction: 0xb714 │ │ │ │ lsls r2, r3, #1 │ │ │ │ - @ instruction: 0xb640 │ │ │ │ + @ instruction: 0xb648 │ │ │ │ lsls r2, r3, #1 │ │ │ │ - ldr r4, [r2, #44] @ 0x2c │ │ │ │ + ldr r4, [r3, #44] @ 0x2c │ │ │ │ lsls r0, r3, #1 │ │ │ │ - @ instruction: 0xb626 │ │ │ │ + @ instruction: 0xb62e │ │ │ │ lsls r2, r3, #1 │ │ │ │ - ldr r2, [r7, #40] @ 0x28 │ │ │ │ + ldr r2, [r0, #44] @ 0x2c │ │ │ │ lsls r0, r3, #1 │ │ │ │ - @ instruction: 0xb6ce │ │ │ │ + @ instruction: 0xb6d6 │ │ │ │ lsls r2, r3, #1 │ │ │ │ - @ instruction: 0xb738 │ │ │ │ + @ instruction: 0xb740 │ │ │ │ lsls r2, r3, #1 │ │ │ │ - push {r1, r2, r3, r4, r6, r7, lr} │ │ │ │ + push {r1, r2, r5, r6, r7, lr} │ │ │ │ lsls r2, r3, #1 │ │ │ │ - ldr r2, [r6, #36] @ 0x24 │ │ │ │ + ldr r2, [r7, #36] @ 0x24 │ │ │ │ lsls r0, r3, #1 │ │ │ │ - @ instruction: 0xb72c │ │ │ │ + @ instruction: 0xb734 │ │ │ │ lsls r2, r3, #1 │ │ │ │ - @ instruction: 0xb78e │ │ │ │ + @ instruction: 0xb796 │ │ │ │ lsls r2, r3, #1 │ │ │ │ - push {r1, r2, r4, r7, lr} │ │ │ │ + push {r1, r2, r3, r4, r7, lr} │ │ │ │ lsls r2, r3, #1 │ │ │ │ - ldr r2, [r5, #32] │ │ │ │ + ldr r2, [r6, #32] │ │ │ │ lsls r0, r3, #1 │ │ │ │ - push {r3, r4, r5, r6, lr} │ │ │ │ + push {r7, lr} │ │ │ │ lsls r2, r3, #1 │ │ │ │ - ldr r2, [r1, #32] │ │ │ │ + ldr r2, [r2, #32] │ │ │ │ lsls r0, r3, #1 │ │ │ │ push {lr} │ │ │ │ mov.w ip, #4096 @ 0x1000 │ │ │ │ sub.w ip, sp, ip │ │ │ │ str.w r0, [ip, #4080] @ 0xff0 │ │ │ │ sub sp, #12 │ │ │ │ bl 25f178 │ │ │ │ @@ -603483,17 +603483,17 @@ │ │ │ │ ldr r1, [sp, #4] │ │ │ │ add r0, pc │ │ │ │ bl 17e10 │ │ │ │ ldr r3, [sp, #4] │ │ │ │ mov r0, r3 │ │ │ │ add sp, #12 │ │ │ │ pop {pc} │ │ │ │ - push {r1, r2, r7} │ │ │ │ + push {r1, r2, r3, r7} │ │ │ │ lsls r2, r3, #1 │ │ │ │ - ldr r2, [r3, #16] │ │ │ │ + ldr r2, [r4, #16] │ │ │ │ lsls r0, r3, #1 │ │ │ │ ldr r2, [r2, #0] │ │ │ │ ldr r0, [r3, #0] │ │ │ │ subs r0, r0, r2 │ │ │ │ bx lr │ │ │ │ push {r3, lr} │ │ │ │ mov.w ip, #4096 @ 0x1000 │ │ │ │ @@ -603550,15 +603550,15 @@ │ │ │ │ movs r0, #1 │ │ │ │ add sp, #20 │ │ │ │ pop {r4, r5, pc} │ │ │ │ blx 1172c <__stack_chk_fail@plt> │ │ │ │ @ instruction: 0xf4ce0063 │ │ │ │ asrs r0, r7, #6 │ │ │ │ movs r0, r0 │ │ │ │ - push {r3, r4, r5, r6, r7, lr} │ │ │ │ + @ instruction: 0xb600 │ │ │ │ lsls r2, r3, #1 │ │ │ │ eors.w r0, r6, #14876672 @ 0xe30000 │ │ │ │ push {r4, r5, r6, r7, lr} │ │ │ │ mov.w ip, #4096 @ 0x1000 │ │ │ │ sub.w ip, sp, ip │ │ │ │ str.w r0, [ip, #4064] @ 0xfe0 │ │ │ │ mov r4, r2 │ │ │ │ @@ -603805,62 +603805,62 @@ │ │ │ │ bl 17e10 │ │ │ │ b.n 25f6ee │ │ │ │ blx 1172c <__stack_chk_fail@plt> │ │ │ │ nop │ │ │ │ @ instruction: 0xf3ae0063 │ │ │ │ asrs r0, r7, #6 │ │ │ │ movs r0, r0 │ │ │ │ - push {r2, r5, r6, r7} │ │ │ │ + push {r2, r3, r5, r6, r7} │ │ │ │ lsls r2, r3, #1 │ │ │ │ mrc2 15, 2, pc, cr5, cr15, {7} │ │ │ │ vmaxnm.f32 , , │ │ │ │ - push {r2, r5, r6, r7} │ │ │ │ + push {r2, r3, r5, r6, r7} │ │ │ │ lsls r2, r3, #1 │ │ │ │ - b.n 25f490 │ │ │ │ + b.n 25f4a0 │ │ │ │ lsls r1, r3, #1 │ │ │ │ lsls r5, r7, #6 │ │ │ │ movs r0, r0 │ │ │ │ - push {r2, r3, r4, r7} │ │ │ │ + push {r2, r5, r7} │ │ │ │ lsls r2, r3, #1 │ │ │ │ - str r4, [r1, #112] @ 0x70 │ │ │ │ + str r4, [r2, #112] @ 0x70 │ │ │ │ lsls r0, r3, #1 │ │ │ │ @ instruction: 0xf31a0063 │ │ │ │ - push {r1, r3, r5, r6} │ │ │ │ + push {r1, r4, r5, r6} │ │ │ │ lsls r2, r3, #1 │ │ │ │ - str r2, [r3, #108] @ 0x6c │ │ │ │ + str r2, [r4, #108] @ 0x6c │ │ │ │ lsls r0, r3, #1 │ │ │ │ ldc2l 15, cr15, [sp, #1020]! @ 0x3fc │ │ │ │ ldc2 15, cr15, [fp, #1020]! @ 0x3fc │ │ │ │ - push {r1, r2, r3, r5} │ │ │ │ + push {r1, r2, r4, r5} │ │ │ │ lsls r2, r3, #1 │ │ │ │ - str r6, [r3, #104] @ 0x68 │ │ │ │ + str r6, [r4, #104] @ 0x68 │ │ │ │ lsls r0, r3, #1 │ │ │ │ - push {r1, r2, r4} │ │ │ │ + push {r1, r2, r3, r4} │ │ │ │ lsls r2, r3, #1 │ │ │ │ - str r6, [r0, #104] @ 0x68 │ │ │ │ + str r6, [r1, #104] @ 0x68 │ │ │ │ lsls r0, r3, #1 │ │ │ │ - push {r3, r6} │ │ │ │ + push {r4, r6} │ │ │ │ lsls r2, r3, #1 │ │ │ │ - push {r1, r3, r7} │ │ │ │ + push {r1, r4, r7} │ │ │ │ lsls r2, r3, #1 │ │ │ │ - push {r1, r2, r4, r7} │ │ │ │ + push {r1, r2, r3, r4, r7} │ │ │ │ lsls r2, r3, #1 │ │ │ │ - push {r6, r7} │ │ │ │ + push {r3, r6, r7} │ │ │ │ lsls r2, r3, #1 │ │ │ │ - cbz r0, 25f8e4 │ │ │ │ + cbz r0, 25f8e6 │ │ │ │ lsls r2, r3, #1 │ │ │ │ - str r0, [r4, #96] @ 0x60 │ │ │ │ + str r0, [r5, #96] @ 0x60 │ │ │ │ lsls r0, r3, #1 │ │ │ │ - cbz r0, 25f8e6 │ │ │ │ + cbz r0, 25f8e8 │ │ │ │ lsls r2, r3, #1 │ │ │ │ - str r0, [r1, #96] @ 0x60 │ │ │ │ + str r0, [r2, #96] @ 0x60 │ │ │ │ lsls r0, r3, #1 │ │ │ │ - cbz r4, 25f8e6 │ │ │ │ + cbz r4, 25f8e8 │ │ │ │ lsls r2, r3, #1 │ │ │ │ - str r2, [r5, #92] @ 0x5c │ │ │ │ + str r2, [r6, #92] @ 0x5c │ │ │ │ lsls r0, r3, #1 │ │ │ │ push {lr} │ │ │ │ mov.w ip, #4096 @ 0x1000 │ │ │ │ sub.w ip, sp, ip │ │ │ │ str.w r0, [ip, #4080] @ 0xff0 │ │ │ │ sub sp, #12 │ │ │ │ bl 25f648 │ │ │ │ @@ -603880,17 +603880,17 @@ │ │ │ │ ldr r1, [sp, #4] │ │ │ │ add r0, pc │ │ │ │ bl 17e10 │ │ │ │ ldr r3, [sp, #4] │ │ │ │ mov r0, r3 │ │ │ │ add sp, #12 │ │ │ │ pop {pc} │ │ │ │ - uxtb r6, r0 │ │ │ │ + uxtb r6, r1 │ │ │ │ lsls r2, r3, #1 │ │ │ │ - str r6, [r6, #80] @ 0x50 │ │ │ │ + str r6, [r7, #80] @ 0x50 │ │ │ │ lsls r0, r3, #1 │ │ │ │ movs r0, r0 │ │ │ │ movs r0, r0 │ │ │ │ ldr r1, [r0, #4] │ │ │ │ vldr d6, [r3, #8] │ │ │ │ vldr d7, [r2, #8] │ │ │ │ add.w r1, r1, #1408 @ 0x580 │ │ │ │ @@ -603949,19 +603949,19 @@ │ │ │ │ mov r1, r4 │ │ │ │ add r0, pc │ │ │ │ bl 17e10 │ │ │ │ mov r0, r4 │ │ │ │ add sp, #12 │ │ │ │ pop {r4, r5, pc} │ │ │ │ nop │ │ │ │ - cbz r6, 25f9e0 │ │ │ │ + cbz r6, 25f9e2 │ │ │ │ lsls r2, r3, #1 │ │ │ │ - cbz r6, 25f9e0 │ │ │ │ + cbz r6, 25f9e2 │ │ │ │ lsls r2, r3, #1 │ │ │ │ - str r6, [r7, #68] @ 0x44 │ │ │ │ + str r6, [r0, #72] @ 0x48 │ │ │ │ lsls r0, r3, #1 │ │ │ │ push {r4, r5, lr} │ │ │ │ mov.w ip, #4096 @ 0x1000 │ │ │ │ sub.w ip, sp, ip │ │ │ │ str.w r0, [ip, #4064] @ 0xfe0 │ │ │ │ ldr r2, [pc, #108] @ (25fa0c ) │ │ │ │ sub sp, #20 │ │ │ │ @@ -604007,17 +604007,17 @@ │ │ │ │ movs r0, #1 │ │ │ │ add sp, #20 │ │ │ │ pop {r4, r5, pc} │ │ │ │ blx 1172c <__stack_chk_fail@plt> │ │ │ │ orn r0, r6, #99 @ 0x63 │ │ │ │ asrs r0, r7, #6 │ │ │ │ movs r0, r0 │ │ │ │ - uxtb r4, r3 │ │ │ │ + uxtb r4, r4 │ │ │ │ lsls r2, r3, #1 │ │ │ │ - uxtb r0, r1 │ │ │ │ + uxtb r0, r2 │ │ │ │ lsls r2, r3, #1 │ │ │ │ ands.w r0, sl, #99 @ 0x63 │ │ │ │ push {r4, lr} │ │ │ │ mov.w ip, #4096 @ 0x1000 │ │ │ │ sub.w ip, sp, ip │ │ │ │ str.w r0, [ip, #4080] @ 0xff0 │ │ │ │ sub sp, #8 │ │ │ │ @@ -604466,48 +604466,48 @@ │ │ │ │ add r0, pc │ │ │ │ bl 17e10 │ │ │ │ b.n 25fe80 │ │ │ │ blx 1172c <__stack_chk_fail@plt> │ │ │ │ stc 0, cr0, [r8, #396]! @ 0x18c │ │ │ │ asrs r0, r7, #6 │ │ │ │ movs r0, r0 │ │ │ │ - add sp, #40 @ 0x28 │ │ │ │ + add sp, #72 @ 0x48 │ │ │ │ lsls r2, r3, #1 │ │ │ │ - str r2, [r6, #16] │ │ │ │ + str r2, [r7, #16] │ │ │ │ lsls r0, r3, #1 │ │ │ │ stcl 0, cr0, [r0, #-396] @ 0xfffffe74 │ │ │ │ - add r7, sp, #40 @ 0x28 │ │ │ │ + add r7, sp, #72 @ 0x48 │ │ │ │ lsls r2, r3, #1 │ │ │ │ - add r6, sp, #896 @ 0x380 │ │ │ │ + add r6, sp, #928 @ 0x3a0 │ │ │ │ lsls r2, r3, #1 │ │ │ │ - add r7, sp, #88 @ 0x58 │ │ │ │ + add r7, sp, #120 @ 0x78 │ │ │ │ lsls r2, r3, #1 │ │ │ │ - add r6, sp, #512 @ 0x200 │ │ │ │ + add r6, sp, #544 @ 0x220 │ │ │ │ lsls r2, r3, #1 │ │ │ │ - ldrsh r6, [r5, r6] │ │ │ │ + ldrsh r6, [r6, r6] │ │ │ │ lsls r0, r3, #1 │ │ │ │ - add r6, sp, #320 @ 0x140 │ │ │ │ + add r6, sp, #352 @ 0x160 │ │ │ │ lsls r2, r3, #1 │ │ │ │ - add r6, sp, #392 @ 0x188 │ │ │ │ + add r6, sp, #424 @ 0x1a8 │ │ │ │ lsls r2, r3, #1 │ │ │ │ - add r6, sp, #208 @ 0xd0 │ │ │ │ + add r6, sp, #240 @ 0xf0 │ │ │ │ lsls r2, r3, #1 │ │ │ │ - ldrsh r2, [r3, r5] │ │ │ │ + ldrsh r2, [r4, r5] │ │ │ │ lsls r0, r3, #1 │ │ │ │ - add r6, sp, #88 @ 0x58 │ │ │ │ + add r6, sp, #120 @ 0x78 │ │ │ │ lsls r2, r3, #1 │ │ │ │ - ldrsh r4, [r7, r4] │ │ │ │ + ldrsh r4, [r0, r5] │ │ │ │ lsls r0, r3, #1 │ │ │ │ - add r5, sp, #1000 @ 0x3e8 │ │ │ │ + add r6, sp, #8 │ │ │ │ lsls r2, r3, #1 │ │ │ │ - ldrsh r0, [r4, r4] │ │ │ │ + ldrsh r0, [r5, r4] │ │ │ │ lsls r0, r3, #1 │ │ │ │ - add r5, sp, #888 @ 0x378 │ │ │ │ + add r5, sp, #920 @ 0x398 │ │ │ │ lsls r2, r3, #1 │ │ │ │ - add r6, sp, #48 @ 0x30 │ │ │ │ + add r6, sp, #80 @ 0x50 │ │ │ │ lsls r2, r3, #1 │ │ │ │ push {r4, r5, r6, r7, lr} │ │ │ │ mov.w ip, #4096 @ 0x1000 │ │ │ │ sub.w ip, sp, ip │ │ │ │ str.w r0, [ip, #4040] @ 0xfc8 │ │ │ │ ldr r2, [pc, #584] @ (2601a0 ) │ │ │ │ sub sp, #36 @ 0x24 │ │ │ │ @@ -604735,75 +604735,75 @@ │ │ │ │ ldr r1, [sp, #616] @ 0x268 │ │ │ │ ldr r1, [sp, #612] @ 0x264 │ │ │ │ ldr r1, [sp, #612] @ 0x264 │ │ │ │ subs r7, #185 @ 0xb9 │ │ │ │ @ instruction: 0xeaae0063 │ │ │ │ asrs r0, r7, #6 │ │ │ │ movs r0, r0 │ │ │ │ - add r5, sp, #184 @ 0xb8 │ │ │ │ + add r5, sp, #216 @ 0xd8 │ │ │ │ lsls r2, r3, #1 │ │ │ │ @ instruction: 0xf947ffff │ │ │ │ ldc2 15, cr15, [r3], #1020 @ 0x3fc │ │ │ │ - asrs r2, r5, #20 │ │ │ │ + asrs r2, r6, #20 │ │ │ │ lsls r3, r3, #1 │ │ │ │ - add r5, sp, #800 @ 0x320 │ │ │ │ + add r5, sp, #832 @ 0x340 │ │ │ │ lsls r2, r3, #1 │ │ │ │ lsls r5, r5, #9 │ │ │ │ movs r0, r0 │ │ │ │ - add r4, sp, #952 @ 0x3b8 │ │ │ │ + add r4, sp, #984 @ 0x3d8 │ │ │ │ lsls r2, r3, #1 │ │ │ │ - ldrsh r6, [r2, r0] │ │ │ │ + ldrsh r6, [r3, r0] │ │ │ │ lsls r0, r3, #1 │ │ │ │ bic.w r0, r4, r3, asr #1 │ │ │ │ - add r4, sp, #744 @ 0x2e8 │ │ │ │ + add r4, sp, #776 @ 0x308 │ │ │ │ lsls r2, r3, #1 │ │ │ │ - ldrb r2, [r4, r7] │ │ │ │ + ldrb r2, [r5, r7] │ │ │ │ lsls r0, r3, #1 │ │ │ │ ldr??.w pc, [sp, #4095] @ 0xfff │ │ │ │ ldr??.w pc, [fp, #255]! │ │ │ │ - add r4, sp, #496 @ 0x1f0 │ │ │ │ + add r4, sp, #528 @ 0x210 │ │ │ │ lsls r2, r3, #1 │ │ │ │ - ldrb r4, [r4, r6] │ │ │ │ + ldrb r4, [r5, r6] │ │ │ │ lsls r0, r3, #1 │ │ │ │ - add r4, sp, #392 @ 0x188 │ │ │ │ + add r4, sp, #424 @ 0x1a8 │ │ │ │ lsls r2, r3, #1 │ │ │ │ - ldrb r2, [r1, r6] │ │ │ │ + ldrb r2, [r2, r6] │ │ │ │ lsls r0, r3, #1 │ │ │ │ pld [r9, #4095] @ 0xfff │ │ │ │ - add r5, sp, #336 @ 0x150 │ │ │ │ + add r5, sp, #368 @ 0x170 │ │ │ │ lsls r2, r3, #1 │ │ │ │ - add r5, sp, #64 @ 0x40 │ │ │ │ + add r5, sp, #96 @ 0x60 │ │ │ │ lsls r2, r3, #1 │ │ │ │ - add r4, sp, #32 │ │ │ │ + add r4, sp, #64 @ 0x40 │ │ │ │ lsls r2, r3, #1 │ │ │ │ - ldrb r0, [r6, r4] │ │ │ │ + ldrb r0, [r7, r4] │ │ │ │ lsls r0, r3, #1 │ │ │ │ - add r3, sp, #952 @ 0x3b8 │ │ │ │ + add r3, sp, #984 @ 0x3d8 │ │ │ │ lsls r2, r3, #1 │ │ │ │ - ldrb r6, [r2, r4] │ │ │ │ + ldrb r6, [r3, r4] │ │ │ │ lsls r0, r3, #1 │ │ │ │ - add r5, sp, #80 @ 0x50 │ │ │ │ + add r5, sp, #112 @ 0x70 │ │ │ │ lsls r2, r3, #1 │ │ │ │ - add r5, sp, #264 @ 0x108 │ │ │ │ + add r5, sp, #296 @ 0x128 │ │ │ │ lsls r2, r3, #1 │ │ │ │ - add r3, sp, #680 @ 0x2a8 │ │ │ │ + add r3, sp, #712 @ 0x2c8 │ │ │ │ lsls r2, r3, #1 │ │ │ │ - ldrb r2, [r2, r3] │ │ │ │ + ldrb r2, [r3, r3] │ │ │ │ lsls r0, r3, #1 │ │ │ │ - add r5, sp, #128 @ 0x80 │ │ │ │ + add r5, sp, #160 @ 0xa0 │ │ │ │ lsls r2, r3, #1 │ │ │ │ - add r5, sp, #424 @ 0x1a8 │ │ │ │ + add r5, sp, #456 @ 0x1c8 │ │ │ │ lsls r2, r3, #1 │ │ │ │ - add r3, sp, #440 @ 0x1b8 │ │ │ │ + add r3, sp, #472 @ 0x1d8 │ │ │ │ lsls r2, r3, #1 │ │ │ │ - ldrb r6, [r2, r2] │ │ │ │ + ldrb r6, [r3, r2] │ │ │ │ lsls r0, r3, #1 │ │ │ │ - add r3, sp, #320 @ 0x140 │ │ │ │ + add r3, sp, #352 @ 0x160 │ │ │ │ lsls r2, r3, #1 │ │ │ │ - ldrb r6, [r6, r1] │ │ │ │ + ldrb r6, [r7, r1] │ │ │ │ lsls r0, r3, #1 │ │ │ │ push {lr} │ │ │ │ mov.w ip, #4096 @ 0x1000 │ │ │ │ sub.w ip, sp, ip │ │ │ │ str.w r0, [ip, #4080] @ 0xff0 │ │ │ │ sub sp, #12 │ │ │ │ bl 25ff48 │ │ │ │ @@ -604824,17 +604824,17 @@ │ │ │ │ add r0, pc │ │ │ │ bl 17e10 │ │ │ │ ldr r3, [sp, #4] │ │ │ │ mov r0, r3 │ │ │ │ add sp, #12 │ │ │ │ pop {pc} │ │ │ │ nop │ │ │ │ - add r2, sp, #416 @ 0x1a0 │ │ │ │ + add r2, sp, #448 @ 0x1c0 │ │ │ │ lsls r2, r3, #1 │ │ │ │ - ldrh r0, [r2, r6] │ │ │ │ + ldrh r0, [r3, r6] │ │ │ │ lsls r0, r3, #1 │ │ │ │ movs r0, r0 │ │ │ │ movs r0, r0 │ │ │ │ push {r3, lr} │ │ │ │ mov.w ip, #4096 @ 0x1000 │ │ │ │ sub.w ip, sp, ip │ │ │ │ str.w r0, [ip, #4088] @ 0xff8 │ │ │ │ @@ -604892,15 +604892,15 @@ │ │ │ │ pop {r4, r5, pc} │ │ │ │ blx 1172c <__stack_chk_fail@plt> │ │ │ │ nop │ │ │ │ b.n 2601ac │ │ │ │ lsls r3, r4, #1 │ │ │ │ asrs r0, r7, #6 │ │ │ │ movs r0, r0 │ │ │ │ - add r3, sp, #976 @ 0x3d0 │ │ │ │ + add r3, sp, #1008 @ 0x3f0 │ │ │ │ lsls r2, r3, #1 │ │ │ │ b.n 260144 │ │ │ │ lsls r3, r4, #1 │ │ │ │ cbz r1, 260358 │ │ │ │ push {r4, lr} │ │ │ │ mov.w ip, #4096 @ 0x1000 │ │ │ │ sub.w ip, sp, ip │ │ │ │ @@ -605526,15 +605526,15 @@ │ │ │ │ ldmia.w sp!, {r4, r5, r6, r7, r8, r9, sl, pc} │ │ │ │ mov r4, r0 │ │ │ │ b.n 2609c0 │ │ │ │ ldr r0, [pc, #8] @ (2609ec ) │ │ │ │ add r0, pc │ │ │ │ blx 11c0c │ │ │ │ nop │ │ │ │ - ldr r2, [sp, #288] @ 0x120 │ │ │ │ + ldr r2, [sp, #320] @ 0x140 │ │ │ │ lsls r2, r3, #1 │ │ │ │ stmdb sp!, {r3, r4, r5, r6, r7, r8, r9, lr} │ │ │ │ mov.w ip, #4096 @ 0x1000 │ │ │ │ sub.w ip, sp, ip │ │ │ │ str.w r0, [ip, #4064] @ 0xfe0 │ │ │ │ ldrd r5, r8, [r0] │ │ │ │ movw r3, #65532 @ 0xfffc │ │ │ │ @@ -605602,15 +605602,15 @@ │ │ │ │ cmp r4, r3 │ │ │ │ bne.n 260ab0 │ │ │ │ b.n 260a78 │ │ │ │ ldr r0, [pc, #8] @ (260ac8 ) │ │ │ │ add r0, pc │ │ │ │ blx 11c0c │ │ │ │ nop │ │ │ │ - add r4, pc, #272 @ (adr r4, 260bdc ) │ │ │ │ + add r4, pc, #304 @ (adr r4, 260bfc ) │ │ │ │ lsls r2, r3, #1 │ │ │ │ cmp r2, r3 │ │ │ │ beq.n 260bc6 │ │ │ │ stmdb sp!, {r4, r5, r6, r7, r8, r9, sl, fp, lr} │ │ │ │ mov.w ip, #4096 @ 0x1000 │ │ │ │ sub.w ip, sp, ip │ │ │ │ str.w r0, [ip, #4048] @ 0xfd0 │ │ │ │ @@ -605826,15 +605826,15 @@ │ │ │ │ ldreq r2, [r7, #0] │ │ │ │ streq.w r2, [r8, r3] │ │ │ │ b.n 260cc8 │ │ │ │ ldr r0, [pc, #8] @ (260d20 ) │ │ │ │ add r0, pc │ │ │ │ blx 11c0c │ │ │ │ nop │ │ │ │ - add r2, pc, #128 @ (adr r2, 260da4 ) │ │ │ │ + add r2, pc, #160 @ (adr r2, 260dc4 ) │ │ │ │ lsls r2, r3, #1 │ │ │ │ stmdb sp!, {r4, r5, r6, r7, r8, r9, sl, fp, lr} │ │ │ │ mov.w ip, #4096 @ 0x1000 │ │ │ │ sub.w ip, sp, ip │ │ │ │ str.w r0, [ip, #4048] @ 0xfd0 │ │ │ │ ldr r3, [r0, #12] │ │ │ │ sub sp, #12 │ │ │ │ @@ -606080,15 +606080,15 @@ │ │ │ │ b.n 260f7c │ │ │ │ mov r2, r7 │ │ │ │ b.n 260f0e │ │ │ │ ldr r0, [pc, #8] @ (260fac ) │ │ │ │ add r0, pc │ │ │ │ blx 11c0c │ │ │ │ nop │ │ │ │ - ldr r7, [sp, #592] @ 0x250 │ │ │ │ + ldr r7, [sp, #624] @ 0x270 │ │ │ │ lsls r2, r3, #1 │ │ │ │ push {r4, r5, r6, lr} │ │ │ │ mov.w ip, #4096 @ 0x1000 │ │ │ │ sub.w ip, sp, ip │ │ │ │ str.w r0, [ip, #4064] @ 0xfe0 │ │ │ │ ldr r2, [pc, #160] @ (261060 ) │ │ │ │ sub sp, #16 │ │ │ │ @@ -606166,15 +606166,15 @@ │ │ │ │ lsls r3, r4, #1 │ │ │ │ asrs r0, r7, #6 │ │ │ │ movs r0, r0 │ │ │ │ bge.n 261088 │ │ │ │ lsls r3, r4, #1 │ │ │ │ bls.n 261004 │ │ │ │ lsls r3, r4, #1 │ │ │ │ - str r3, [sp, #576] @ 0x240 │ │ │ │ + str r3, [sp, #608] @ 0x260 │ │ │ │ lsls r2, r3, #1 │ │ │ │ stmdb sp!, {r4, r5, r6, r7, r8, r9, sl, fp, lr} │ │ │ │ mov.w ip, #4096 @ 0x1000 │ │ │ │ vpush {d8} │ │ │ │ sub.w ip, sp, ip │ │ │ │ str.w r0, [ip, #4032] @ 0xfc0 │ │ │ │ sub sp, #20 │ │ │ │ @@ -606428,35 +606428,35 @@ │ │ │ │ mov r0, r9 │ │ │ │ blx 11f38 >& std::__ostream_insert >(std::basic_ostream >&, char const*, int)@plt+0x4> │ │ │ │ movs r1, #0 │ │ │ │ b.n 261228 │ │ │ │ nop │ │ │ │ nop.w │ │ │ │ ... │ │ │ │ - movs r6, #0 │ │ │ │ + movs r6, #8 │ │ │ │ lsls r5, r3, #1 │ │ │ │ - ldr r6, [sp, #728] @ 0x2d8 │ │ │ │ + ldr r6, [sp, #760] @ 0x2f8 │ │ │ │ lsls r2, r3, #1 │ │ │ │ - movs r5, #108 @ 0x6c │ │ │ │ + movs r5, #116 @ 0x74 │ │ │ │ lsls r5, r3, #1 │ │ │ │ - movs r5, #60 @ 0x3c │ │ │ │ + movs r5, #68 @ 0x44 │ │ │ │ lsls r5, r3, #1 │ │ │ │ - ldr r5, [sp, #928] @ 0x3a0 │ │ │ │ + ldr r5, [sp, #960] @ 0x3c0 │ │ │ │ lsls r2, r3, #1 │ │ │ │ - add r3, sp, #504 @ 0x1f8 │ │ │ │ + add r3, sp, #536 @ 0x218 │ │ │ │ lsls r2, r3, #1 │ │ │ │ - ldr r5, [sp, #184] @ 0xb8 │ │ │ │ + ldr r5, [sp, #216] @ 0xd8 │ │ │ │ lsls r2, r3, #1 │ │ │ │ - movs r4, #72 @ 0x48 │ │ │ │ + movs r4, #80 @ 0x50 │ │ │ │ lsls r5, r3, #1 │ │ │ │ - movs r4, #54 @ 0x36 │ │ │ │ + movs r4, #62 @ 0x3e │ │ │ │ lsls r5, r3, #1 │ │ │ │ - ldr r4, [sp, #904] @ 0x388 │ │ │ │ + ldr r4, [sp, #936] @ 0x3a8 │ │ │ │ lsls r2, r3, #1 │ │ │ │ - add r2, sp, #480 @ 0x1e0 │ │ │ │ + add r2, sp, #512 @ 0x200 │ │ │ │ lsls r2, r3, #1 │ │ │ │ stmdb sp!, {r4, r5, r6, r7, r8, r9, sl, fp, lr} │ │ │ │ mov.w ip, #4096 @ 0x1000 │ │ │ │ sub.w ip, sp, ip │ │ │ │ str.w r0, [ip, #4040] @ 0xfc8 │ │ │ │ mov r4, r2 │ │ │ │ ldr r2, [pc, #684] @ (261644 ) │ │ │ │ @@ -606742,15 +606742,15 @@ │ │ │ │ lsls r3, r4, #1 │ │ │ │ bmi.n 2615f4 │ │ │ │ lsls r3, r4, #1 │ │ │ │ bmi.n 26168c │ │ │ │ lsls r3, r4, #1 │ │ │ │ bmi.n 261660 │ │ │ │ lsls r3, r4, #1 │ │ │ │ - ldrh r4, [r1, #46] @ 0x2e │ │ │ │ + ldrh r4, [r2, #46] @ 0x2e │ │ │ │ lsls r2, r3, #1 │ │ │ │ bcc.n 261620 │ │ │ │ lsls r3, r4, #1 │ │ │ │ stmdb sp!, {r4, r5, r6, r7, r8, r9, sl, fp, lr} │ │ │ │ mov.w ip, #4096 @ 0x1000 │ │ │ │ sub.w ip, sp, ip │ │ │ │ str.w r0, [ip, #4032] @ 0xfc0 │ │ │ │ @@ -606860,15 +606860,15 @@ │ │ │ │ blx 11b9c │ │ │ │ cmp r6, #0 │ │ │ │ beq.n 261746 │ │ │ │ b.n 26172c │ │ │ │ ldr r0, [pc, #4] @ (261794 ) │ │ │ │ add r0, pc │ │ │ │ bl 12854 │ │ │ │ - add r6, pc, #760 @ (adr r6, 261a90 ) │ │ │ │ + add r6, pc, #792 @ (adr r6, 261ab0 ) │ │ │ │ lsls r2, r3, #1 │ │ │ │ push {r4, r5, lr} │ │ │ │ ldrd lr, ip, [r1] │ │ │ │ subs.w r5, ip, lr │ │ │ │ beq.n 2617dc │ │ │ │ mov r4, r1 │ │ │ │ subs r0, #4 │ │ │ │ @@ -607542,43 +607542,43 @@ │ │ │ │ lsls r3, r4, #1 │ │ │ │ asrs r0, r7, #6 │ │ │ │ movs r0, r0 │ │ │ │ ldmia r7!, {r1} │ │ │ │ lsls r3, r4, #1 │ │ │ │ lsrs r4, r7, #32 │ │ │ │ movs r0, r0 │ │ │ │ - str r3, [sp, #792] @ 0x318 │ │ │ │ + str r3, [sp, #824] @ 0x338 │ │ │ │ lsls r2, r3, #1 │ │ │ │ asrs r4, r4, #13 │ │ │ │ movs r0, r0 │ │ │ │ - str r3, [sp, #736] @ 0x2e0 │ │ │ │ + str r3, [sp, #768] @ 0x300 │ │ │ │ lsls r2, r3, #1 │ │ │ │ - str r3, [sp, #96] @ 0x60 │ │ │ │ + str r3, [sp, #128] @ 0x80 │ │ │ │ lsls r2, r3, #1 │ │ │ │ lsrs r0, r0, #7 │ │ │ │ movs r0, r0 │ │ │ │ - str r3, [sp, #72] @ 0x48 │ │ │ │ + str r3, [sp, #104] @ 0x68 │ │ │ │ lsls r2, r3, #1 │ │ │ │ - str r2, [sp, #384] @ 0x180 │ │ │ │ + str r2, [sp, #416] @ 0x1a0 │ │ │ │ lsls r2, r3, #1 │ │ │ │ lsrs r4, r0, #5 │ │ │ │ movs r0, r0 │ │ │ │ - strh r0, [r0, #20] │ │ │ │ + strh r0, [r1, #20] │ │ │ │ lsls r0, r3, #1 │ │ │ │ - str r1, [sp, #704] @ 0x2c0 │ │ │ │ + str r1, [sp, #736] @ 0x2e0 │ │ │ │ lsls r2, r3, #1 │ │ │ │ asrs r0, r1, #6 │ │ │ │ movs r0, r0 │ │ │ │ - str r1, [sp, #744] @ 0x2e8 │ │ │ │ + str r1, [sp, #776] @ 0x308 │ │ │ │ lsls r2, r3, #1 │ │ │ │ - str r1, [sp, #8] │ │ │ │ + str r1, [sp, #40] @ 0x28 │ │ │ │ lsls r2, r3, #1 │ │ │ │ lsls r4, r2, #25 │ │ │ │ movs r0, r0 │ │ │ │ - str r1, [sp, #152] @ 0x98 │ │ │ │ + str r1, [sp, #184] @ 0xb8 │ │ │ │ lsls r2, r3, #1 │ │ │ │ ldrd r3, r2, [r4, #16] │ │ │ │ movs r1, #1 │ │ │ │ str r1, [r6, #44] @ 0x2c │ │ │ │ movs r1, #7 │ │ │ │ cmp r3, r2 │ │ │ │ str r1, [r6, #28] │ │ │ │ @@ -607900,43 +607900,43 @@ │ │ │ │ strne.w r6, [r3], #4 │ │ │ │ strne r3, [r4, #16] │ │ │ │ beq.w 2629d0 │ │ │ │ b.n 2622d4 │ │ │ │ nop │ │ │ │ nop.w │ │ │ │ ... │ │ │ │ - str r0, [sp, #40] @ 0x28 │ │ │ │ + str r0, [sp, #72] @ 0x48 │ │ │ │ lsls r2, r3, #1 │ │ │ │ - ldr r2, [r4, #32] │ │ │ │ + ldr r2, [r5, #32] │ │ │ │ lsls r0, r3, #1 │ │ │ │ lsrs r0, r5, #16 │ │ │ │ movs r0, r0 │ │ │ │ - ldrh r4, [r4, #58] @ 0x3a │ │ │ │ + ldrh r4, [r5, #58] @ 0x3a │ │ │ │ lsls r2, r3, #1 │ │ │ │ - ldrh r4, [r3, #60] @ 0x3c │ │ │ │ + ldrh r4, [r4, #60] @ 0x3c │ │ │ │ lsls r2, r3, #1 │ │ │ │ lsrs r4, r2, #16 │ │ │ │ movs r0, r0 │ │ │ │ - ldrh r2, [r5, #52] @ 0x34 │ │ │ │ + ldrh r2, [r6, #52] @ 0x34 │ │ │ │ lsls r2, r3, #1 │ │ │ │ lsrs r4, r7, #4 │ │ │ │ movs r0, r0 │ │ │ │ - ldrh r4, [r3, #54] @ 0x36 │ │ │ │ + ldrh r4, [r4, #54] @ 0x36 │ │ │ │ lsls r2, r3, #1 │ │ │ │ - ldrh r6, [r7, #46] @ 0x2e │ │ │ │ + ldrh r6, [r0, #48] @ 0x30 │ │ │ │ lsls r2, r3, #1 │ │ │ │ lsrs r0, r6, #23 │ │ │ │ movs r0, r0 │ │ │ │ - ldrh r2, [r1, #50] @ 0x32 │ │ │ │ + ldrh r2, [r2, #50] @ 0x32 │ │ │ │ lsls r2, r3, #1 │ │ │ │ - ldrh r4, [r3, #42] @ 0x2a │ │ │ │ + ldrh r4, [r4, #42] @ 0x2a │ │ │ │ lsls r2, r3, #1 │ │ │ │ asrs r0, r3, #19 │ │ │ │ movs r0, r0 │ │ │ │ - add r0, pc, #976 @ (adr r0, 2626a4 ) │ │ │ │ + add r0, pc, #1008 @ (adr r0, 2626c4 ) │ │ │ │ lsls r2, r3, #1 │ │ │ │ movs r0, #72 @ 0x48 │ │ │ │ blx 11bdc │ │ │ │ mov sl, r0 │ │ │ │ movs r2, #0 │ │ │ │ add.w r3, r9, #8 │ │ │ │ mov r6, r0 │ │ │ │ @@ -608117,27 +608117,27 @@ │ │ │ │ eors r2, r3 │ │ │ │ mov.w r3, #0 │ │ │ │ bne.w 262a6c │ │ │ │ add sp, #132 @ 0x84 │ │ │ │ ldmia.w sp!, {r4, r5, r6, r7, r8, r9, sl, fp, pc} │ │ │ │ nop.w │ │ │ │ ... │ │ │ │ - ldrh r4, [r4, #34] @ 0x22 │ │ │ │ + ldrh r4, [r5, #34] @ 0x22 │ │ │ │ lsls r2, r3, #1 │ │ │ │ - ldrh r6, [r0, #38] @ 0x26 │ │ │ │ + ldrh r6, [r1, #38] @ 0x26 │ │ │ │ lsls r2, r3, #1 │ │ │ │ asrs r4, r1, #6 │ │ │ │ movs r0, r0 │ │ │ │ - ldrh r4, [r1, #28] │ │ │ │ + ldrh r4, [r2, #28] │ │ │ │ lsls r2, r3, #1 │ │ │ │ - ldmia r0!, {r6} │ │ │ │ + ldmia r0!, {r3, r6} │ │ │ │ lsls r2, r3, #1 │ │ │ │ lsrs r4, r3, #2 │ │ │ │ movs r0, r0 │ │ │ │ - lsls r2, r1, #29 │ │ │ │ + lsls r2, r2, #29 │ │ │ │ lsls r0, r3, #1 │ │ │ │ stmia r5!, {r6} │ │ │ │ lsls r3, r4, #1 │ │ │ │ asrs r0, r7, #6 │ │ │ │ movs r0, r0 │ │ │ │ movs r0, #72 @ 0x48 │ │ │ │ blx 11bdc │ │ │ │ @@ -608435,37 +608435,37 @@ │ │ │ │ blx 11a44 │ │ │ │ b.n 262878 │ │ │ │ ... │ │ │ │ adds r3, #51 @ 0x33 │ │ │ │ adds r3, #51 @ 0x33 │ │ │ │ adds r3, #51 @ 0x33 │ │ │ │ subs r7, #211 @ 0xd3 │ │ │ │ - ldrh r4, [r4, #16] │ │ │ │ + ldrh r4, [r5, #16] │ │ │ │ lsls r2, r3, #1 │ │ │ │ lsrs r0, r7, #11 │ │ │ │ movs r0, r0 │ │ │ │ - ldr r5, [sp, #712] @ 0x2c8 │ │ │ │ + ldr r5, [sp, #744] @ 0x2e8 │ │ │ │ lsls r2, r3, #1 │ │ │ │ - ldrh r4, [r3, #10] │ │ │ │ + ldrh r4, [r4, #10] │ │ │ │ lsls r2, r3, #1 │ │ │ │ - str r6, [r4, #104] @ 0x68 │ │ │ │ + str r6, [r5, #104] @ 0x68 │ │ │ │ lsls r2, r3, #1 │ │ │ │ lsrs r4, r6, #19 │ │ │ │ movs r0, r0 │ │ │ │ - ldrh r0, [r3, #2] │ │ │ │ + ldrh r0, [r4, #2] │ │ │ │ lsls r2, r3, #1 │ │ │ │ - ldrh r0, [r0, #6] │ │ │ │ + ldrh r0, [r1, #6] │ │ │ │ lsls r2, r3, #1 │ │ │ │ lsls r0, r2, #29 │ │ │ │ movs r0, r0 │ │ │ │ - strh r6, [r1, #60] @ 0x3c │ │ │ │ + strh r6, [r2, #60] @ 0x3c │ │ │ │ lsls r2, r3, #1 │ │ │ │ lsrs r4, r7, #15 │ │ │ │ movs r0, r0 │ │ │ │ - ldrh r6, [r5, #24] │ │ │ │ + ldrh r6, [r6, #24] │ │ │ │ lsls r2, r3, #1 │ │ │ │ ldrd r3, r2, [r4, #16] │ │ │ │ movs r1, #2 │ │ │ │ str r1, [r6, #44] @ 0x2c │ │ │ │ cmp r3, r2 │ │ │ │ itt ne │ │ │ │ strne.w r6, [r3], #4 │ │ │ │ @@ -610568,55 +610568,55 @@ │ │ │ │ nop │ │ │ │ cpsie │ │ │ │ lsls r3, r4, #1 │ │ │ │ asrs r0, r7, #6 │ │ │ │ movs r0, r0 │ │ │ │ @ instruction: 0xb644 │ │ │ │ lsls r3, r4, #1 │ │ │ │ - ldrh r6, [r0, #52] @ 0x34 │ │ │ │ + ldrh r6, [r1, #52] @ 0x34 │ │ │ │ lsls r2, r3, #1 │ │ │ │ - ldrh r0, [r3, #52] @ 0x34 │ │ │ │ + ldrh r0, [r4, #52] @ 0x34 │ │ │ │ lsls r2, r3, #1 │ │ │ │ lsrs r4, r3, #26 │ │ │ │ movs r0, r0 │ │ │ │ - ldrh r6, [r4, #6] │ │ │ │ + ldrh r6, [r5, #6] │ │ │ │ lsls r2, r3, #1 │ │ │ │ cbz r4, 263f08 │ │ │ │ lsls r3, r4, #1 │ │ │ │ - stmia r6!, {r6} │ │ │ │ + stmia r6!, {r3, r6} │ │ │ │ lsls r6, r3, #1 │ │ │ │ - stmia r5!, {r1, r2, r3, r6} │ │ │ │ + stmia r5!, {r1, r2, r4, r6} │ │ │ │ lsls r6, r3, #1 │ │ │ │ - strh r6, [r2, #46] @ 0x2e │ │ │ │ + strh r6, [r3, #46] @ 0x2e │ │ │ │ lsls r2, r3, #1 │ │ │ │ - stmia r3!, {r3, r5, r6, r7} │ │ │ │ + stmia r3!, {r4, r5, r6, r7} │ │ │ │ lsls r6, r3, #1 │ │ │ │ - stmia r3!, {r1, r2, r4, r6} │ │ │ │ + stmia r3!, {r1, r2, r3, r4, r6} │ │ │ │ lsls r6, r3, #1 │ │ │ │ - ldrh r2, [r3, #6] │ │ │ │ + ldrh r2, [r4, #6] │ │ │ │ lsls r2, r3, #1 │ │ │ │ - ldrh r4, [r5, #6] │ │ │ │ + ldrh r4, [r6, #6] │ │ │ │ lsls r2, r3, #1 │ │ │ │ - stmia r1!, {r2, r4, r6} │ │ │ │ + stmia r1!, {r2, r3, r4, r6} │ │ │ │ lsls r6, r3, #1 │ │ │ │ - strh r2, [r0, #54] @ 0x36 │ │ │ │ + strh r2, [r1, #54] @ 0x36 │ │ │ │ lsls r2, r3, #1 │ │ │ │ - strh r4, [r2, #54] @ 0x36 │ │ │ │ + strh r4, [r3, #54] @ 0x36 │ │ │ │ lsls r2, r3, #1 │ │ │ │ - strh r0, [r6, #48] @ 0x30 │ │ │ │ + strh r0, [r7, #48] @ 0x30 │ │ │ │ lsls r2, r3, #1 │ │ │ │ - strh r2, [r0, #50] @ 0x32 │ │ │ │ + strh r2, [r1, #50] @ 0x32 │ │ │ │ lsls r2, r3, #1 │ │ │ │ - strh r6, [r2, #2] │ │ │ │ + strh r6, [r3, #2] │ │ │ │ lsls r2, r3, #1 │ │ │ │ - strh r0, [r1, #2] │ │ │ │ + strh r0, [r2, #2] │ │ │ │ lsls r2, r3, #1 │ │ │ │ add r3, sp, #712 @ 0x2c8 │ │ │ │ lsls r3, r4, #1 │ │ │ │ - strb r0, [r5, #5] │ │ │ │ + strb r0, [r6, #5] │ │ │ │ lsls r2, r3, #1 │ │ │ │ stmdb sp!, {r4, r5, r6, r7, r8, r9, sl, fp, lr} │ │ │ │ mov.w ip, #4096 @ 0x1000 │ │ │ │ vpush {d8-d11} │ │ │ │ sub.w ip, sp, ip │ │ │ │ str.w r0, [ip, #1568] @ 0x620 │ │ │ │ subw sp, sp, #2460 @ 0x99c │ │ │ │ @@ -611206,15 +611206,15 @@ │ │ │ │ ... │ │ │ │ add r2, sp, #1016 @ 0x3f8 │ │ │ │ lsls r3, r4, #1 │ │ │ │ asrs r0, r7, #6 │ │ │ │ movs r0, r0 │ │ │ │ add r2, sp, #896 @ 0x380 │ │ │ │ lsls r3, r4, #1 │ │ │ │ - cmp r2, #194 @ 0xc2 │ │ │ │ + cmp r2, #202 @ 0xca │ │ │ │ lsls r0, r3, #1 │ │ │ │ beq.w 264eee │ │ │ │ ldr r7, [r3, #28] │ │ │ │ cmp r7, #0 │ │ │ │ beq.w 264fe0 │ │ │ │ add.w r8, r4, r7, lsl #5 │ │ │ │ ldr.w r0, [r8, #12] │ │ │ │ @@ -611704,17 +611704,17 @@ │ │ │ │ subs r7, #235 @ 0xeb │ │ │ │ pop {r0, r1, r3, r4, r5, r7, pc} │ │ │ │ bls.n 264a5c │ │ │ │ ldrb r7, [r3, #19] │ │ │ │ subs r5, #219 @ 0xdb │ │ │ │ lsrs r0, r5, #6 │ │ │ │ movs r0, r0 │ │ │ │ - str r6, [r0, #108] @ 0x6c │ │ │ │ + str r6, [r1, #108] @ 0x6c │ │ │ │ lsls r2, r3, #1 │ │ │ │ - str r2, [r2, #108] @ 0x6c │ │ │ │ + str r2, [r3, #108] @ 0x6c │ │ │ │ lsls r2, r3, #1 │ │ │ │ asrs r0, r3, #32 │ │ │ │ movs r0, r0 │ │ │ │ ldr r2, [sp, #32] │ │ │ │ movs r1, #0 │ │ │ │ str r6, [r4, #92] @ 0x5c │ │ │ │ ldr.w r3, [r2, #132] @ 0x84 │ │ │ │ @@ -613229,51 +613229,51 @@ │ │ │ │ add r3, sp, #248 @ 0xf8 │ │ │ │ mov r6, r8 │ │ │ │ str r3, [sp, #124] @ 0x7c │ │ │ │ add r3, sp, #180 @ 0xb4 │ │ │ │ str r3, [sp, #120] @ 0x78 │ │ │ │ b.n 265c46 │ │ │ │ nop │ │ │ │ - ldrsh r2, [r6, r5] │ │ │ │ + ldrsh r2, [r7, r5] │ │ │ │ lsls r2, r3, #1 │ │ │ │ str r7, [sp, #968] @ 0x3c8 │ │ │ │ lsls r3, r4, #1 │ │ │ │ asrs r0, r7, #6 │ │ │ │ movs r0, r0 │ │ │ │ - ldrb r4, [r5, r7] │ │ │ │ + ldrb r4, [r6, r7] │ │ │ │ lsls r2, r3, #1 │ │ │ │ - ldrb r2, [r2, r4] │ │ │ │ + ldrb r2, [r3, r4] │ │ │ │ lsls r2, r3, #1 │ │ │ │ - ldrb r4, [r0, r5] │ │ │ │ + ldrb r4, [r1, r5] │ │ │ │ lsls r2, r3, #1 │ │ │ │ - ldr r2, [r1, #64] @ 0x40 │ │ │ │ + ldr r2, [r2, #64] @ 0x40 │ │ │ │ lsls r2, r3, #1 │ │ │ │ - ldrb r2, [r7, r1] │ │ │ │ + ldrb r2, [r0, r2] │ │ │ │ lsls r2, r3, #1 │ │ │ │ - lsrs r4, r1, #6 │ │ │ │ + lsrs r4, r2, #6 │ │ │ │ lsls r0, r3, #1 │ │ │ │ - ldrh r4, [r3, r7] │ │ │ │ + ldrh r4, [r4, r7] │ │ │ │ lsls r2, r3, #1 │ │ │ │ - ldrb r4, [r1, r0] │ │ │ │ + ldrb r4, [r2, r0] │ │ │ │ lsls r2, r3, #1 │ │ │ │ - ldrh r0, [r1, r0] │ │ │ │ + ldrh r0, [r2, r0] │ │ │ │ lsls r2, r3, #1 │ │ │ │ - lsls r2, r3, #28 │ │ │ │ + lsls r2, r4, #28 │ │ │ │ lsls r0, r3, #1 │ │ │ │ - ldr r2, [r5, r7] │ │ │ │ + ldr r2, [r6, r7] │ │ │ │ lsls r2, r3, #1 │ │ │ │ - lsls r4, r7, #27 │ │ │ │ + lsls r4, r0, #28 │ │ │ │ lsls r0, r3, #1 │ │ │ │ - ldr r2, [r3, r5] │ │ │ │ + ldr r2, [r4, r5] │ │ │ │ lsls r2, r3, #1 │ │ │ │ - lsls r4, r5, #25 │ │ │ │ + lsls r4, r6, #25 │ │ │ │ lsls r0, r3, #1 │ │ │ │ - ldr r4, [r7, r4] │ │ │ │ + ldr r4, [r0, r5] │ │ │ │ lsls r2, r3, #1 │ │ │ │ - lsls r6, r1, #25 │ │ │ │ + lsls r6, r2, #25 │ │ │ │ lsls r0, r3, #1 │ │ │ │ vldr d7, [r3, #152] @ 0x98 │ │ │ │ vneg.f64 d4, d7 │ │ │ │ vcmpe.f64 d4, d6 │ │ │ │ vmrs APSR_nzcv, fpscr │ │ │ │ bge.n 265cc0 │ │ │ │ ldr r1, [sp, #60] @ 0x3c │ │ │ │ @@ -614182,83 +614182,83 @@ │ │ │ │ subs r1, r1, r0 │ │ │ │ blx 11a44 │ │ │ │ b.n 266450 │ │ │ │ ldr r1, [r3, #20] │ │ │ │ subs r1, r1, r0 │ │ │ │ blx 11a44 │ │ │ │ b.n 26645a │ │ │ │ - strh r0, [r3, r6] │ │ │ │ + strh r0, [r4, r6] │ │ │ │ lsls r2, r3, #1 │ │ │ │ - lsls r2, r5, #2 │ │ │ │ + lsls r2, r6, #2 │ │ │ │ lsls r0, r3, #1 │ │ │ │ - str r6, [r4, r7] │ │ │ │ + str r6, [r5, r7] │ │ │ │ lsls r2, r3, #1 │ │ │ │ - mrc2 0, 7, r0, cr8, cr7, {2} │ │ │ │ - str r4, [r5, r7] │ │ │ │ + vqadd.u8 q0, q0, │ │ │ │ + str r4, [r6, r7] │ │ │ │ lsls r2, r3, #1 │ │ │ │ - str r2, [r0, r5] │ │ │ │ + str r2, [r1, r5] │ │ │ │ lsls r2, r3, #1 │ │ │ │ - mrc2 0, 2, r0, cr4, cr7, {2} │ │ │ │ - str r4, [r4, r4] │ │ │ │ + mrc2 0, 2, r0, cr12, cr7, {2} │ │ │ │ + str r4, [r5, r4] │ │ │ │ lsls r2, r3, #1 │ │ │ │ - mrc2 0, 1, r0, cr6, cr7, {2} │ │ │ │ - str r4, [r0, r2] │ │ │ │ + mrc2 0, 1, r0, cr14, cr7, {2} │ │ │ │ + str r4, [r1, r2] │ │ │ │ lsls r2, r3, #1 │ │ │ │ - ldc2 0, cr0, [r6, #348] @ 0x15c │ │ │ │ - str r2, [r5, r1] │ │ │ │ + ldc2 0, cr0, [lr, #348] @ 0x15c │ │ │ │ + str r2, [r6, r1] │ │ │ │ lsls r2, r3, #1 │ │ │ │ - ldr r7, [pc, #832] @ (266918 ) │ │ │ │ + ldr r7, [pc, #864] @ (266938 ) │ │ │ │ lsls r2, r3, #1 │ │ │ │ - stc2l 0, cr0, [r2], #348 @ 0x15c │ │ │ │ - ldr r7, [pc, #672] @ (266880 ) │ │ │ │ + stc2l 0, cr0, [sl], #348 @ 0x15c │ │ │ │ + ldr r7, [pc, #704] @ (2668a0 ) │ │ │ │ lsls r2, r3, #1 │ │ │ │ - ldc2 0, cr0, [sl], #348 @ 0x15c │ │ │ │ - ldr r7, [pc, #552] @ (266810 ) │ │ │ │ + stc2l 0, cr0, [r2], {87} @ 0x57 │ │ │ │ + ldr r7, [pc, #584] @ (266830 ) │ │ │ │ lsls r2, r3, #1 │ │ │ │ - ldc2 0, cr0, [ip], {87} @ 0x57 │ │ │ │ - ldr r7, [pc, #408] @ (266788 ) │ │ │ │ + stc2 0, cr0, [r4], #348 @ 0x15c │ │ │ │ + ldr r7, [pc, #440] @ (2667a8 ) │ │ │ │ lsls r2, r3, #1 │ │ │ │ - ldc2l 0, cr0, [r8], #-348 @ 0xfffffea4 │ │ │ │ - ldr r7, [pc, #288] @ (266718 ) │ │ │ │ + stc2 0, cr0, [r0], {87} @ 0x57 │ │ │ │ + ldr r7, [pc, #320] @ (266738 ) │ │ │ │ lsls r2, r3, #1 │ │ │ │ - mrrc2 0, 5, r0, sl, cr7 │ │ │ │ + stc2l 0, cr0, [r2], #-348 @ 0xfffffea4 │ │ │ │ ldrh r6, [r6, #0] │ │ │ │ lsls r3, r4, #1 │ │ │ │ asrs r0, r7, #6 │ │ │ │ movs r0, r0 │ │ │ │ - ldr r6, [pc, #688] @ (2668b8 ) │ │ │ │ + ldr r6, [pc, #720] @ (2668d8 ) │ │ │ │ lsls r2, r3, #1 │ │ │ │ - @ instruction: 0xfbc00057 │ │ │ │ - ldr r6, [pc, #576] @ (266850 ) │ │ │ │ + @ instruction: 0xfbc80057 │ │ │ │ + ldr r6, [pc, #608] @ (266870 ) │ │ │ │ lsls r2, r3, #1 │ │ │ │ - @ instruction: 0xfba40057 │ │ │ │ - ldr r6, [pc, #464] @ (2667e8 ) │ │ │ │ + @ instruction: 0xfbac0057 │ │ │ │ + ldr r6, [pc, #496] @ (266808 ) │ │ │ │ lsls r2, r3, #1 │ │ │ │ - @ instruction: 0xfb880057 │ │ │ │ + @ instruction: 0xfb900057 │ │ │ │ strh r6, [r5, #54] @ 0x36 │ │ │ │ lsls r3, r4, #1 │ │ │ │ - lsrs r0, r5 │ │ │ │ + lsrs r0, r6 │ │ │ │ lsls r2, r3, #1 │ │ │ │ strh r6, [r1, #54] @ 0x36 │ │ │ │ lsls r3, r4, #1 │ │ │ │ - lsrs r0, r1 │ │ │ │ + lsrs r0, r2 │ │ │ │ lsls r2, r3, #1 │ │ │ │ strh r6, [r6, #50] @ 0x32 │ │ │ │ lsls r3, r4, #1 │ │ │ │ - eors r0, r6 │ │ │ │ + eors r0, r7 │ │ │ │ lsls r2, r3, #1 │ │ │ │ strh r6, [r2, #50] @ 0x32 │ │ │ │ lsls r3, r4, #1 │ │ │ │ - eors r0, r4 │ │ │ │ + eors r0, r5 │ │ │ │ lsls r2, r3, #1 │ │ │ │ strh r6, [r5, #44] @ 0x2c │ │ │ │ lsls r3, r4, #1 │ │ │ │ strh r4, [r2, #42] @ 0x2a │ │ │ │ lsls r3, r4, #1 │ │ │ │ - subs r7, #78 @ 0x4e │ │ │ │ + subs r7, #86 @ 0x56 │ │ │ │ lsls r2, r3, #1 │ │ │ │ stmdb sp!, {r4, r5, r6, r7, r8, r9, sl, fp, lr} │ │ │ │ mov.w ip, #4096 @ 0x1000 │ │ │ │ sub.w ip, sp, ip │ │ │ │ str.w r0, [ip, #3992] @ 0xf98 │ │ │ │ ldr r2, [pc, #420] @ (266800 ) │ │ │ │ sub sp, #68 @ 0x44 │ │ │ │ @@ -614428,24 +614428,24 @@ │ │ │ │ adds r3, #51 @ 0x33 │ │ │ │ adds r3, #51 @ 0x33 │ │ │ │ subs r7, #235 @ 0xeb │ │ │ │ strh r4, [r5, #28] │ │ │ │ lsls r3, r4, #1 │ │ │ │ asrs r0, r7, #6 │ │ │ │ movs r0, r0 │ │ │ │ - ldr r2, [pc, #632] @ (266a84 ) │ │ │ │ + ldr r2, [pc, #664] @ (266aa4 ) │ │ │ │ lsls r2, r3, #1 │ │ │ │ strh r2, [r2, #20] │ │ │ │ lsls r3, r4, #1 │ │ │ │ - ldr r1, [pc, #232] @ (2668fc ) │ │ │ │ + ldr r1, [pc, #264] @ (26691c ) │ │ │ │ lsls r2, r3, #1 │ │ │ │ - movw r0, #59479 @ 0xe857 │ │ │ │ - ldr r0, [pc, #1000] @ (266c04 ) │ │ │ │ + @ instruction: 0xf6560057 │ │ │ │ + ldr r1, [pc, #8] @ (266824 ) │ │ │ │ lsls r2, r3, #1 │ │ │ │ - addw r0, lr, #2135 @ 0x857 │ │ │ │ + @ instruction: 0xf6160057 │ │ │ │ stmdb sp!, {r4, r5, r6, r7, r8, r9, sl, fp, lr} │ │ │ │ mov.w ip, #4096 @ 0x1000 │ │ │ │ sub.w ip, sp, ip │ │ │ │ str.w r0, [ip, #3456] @ 0xd80 │ │ │ │ ldr r5, [pc, #360] @ (26699c ) │ │ │ │ sub.w sp, sp, #604 @ 0x25c │ │ │ │ ldr r4, [pc, #360] @ (2669a0 ) │ │ │ │ @@ -615373,165 +615373,165 @@ │ │ │ │ subs r7, #74 @ 0x4a │ │ │ │ strh r2, [r6, #0] │ │ │ │ lsls r3, r4, #1 │ │ │ │ asrs r0, r7, #6 │ │ │ │ movs r0, r0 │ │ │ │ strh r0, [r3, #0] │ │ │ │ lsls r3, r4, #1 │ │ │ │ - blx lr │ │ │ │ + blx pc │ │ │ │ lsls r2, r3, #1 │ │ │ │ lsrs r0, r5, #24 │ │ │ │ movs r0, r0 │ │ │ │ - bxns sl │ │ │ │ + bxns fp │ │ │ │ lsls r2, r3, #1 │ │ │ │ - cmp lr, r1 │ │ │ │ + cmp lr, r2 │ │ │ │ lsls r2, r3, #1 │ │ │ │ - subw r0, r0, #87 @ 0x57 │ │ │ │ + subw r0, r8, #87 @ 0x57 │ │ │ │ ldrb r0, [r1, #26] │ │ │ │ lsls r3, r4, #1 │ │ │ │ - orrs r4, r5 │ │ │ │ + orrs r4, r6 │ │ │ │ lsls r2, r3, #1 │ │ │ │ @ instruction: 0xfa67ffff │ │ │ │ - mov r8, r3 │ │ │ │ + mov r8, r4 │ │ │ │ lsls r2, r3, #1 │ │ │ │ - mov r0, sp │ │ │ │ + mov r0, lr │ │ │ │ lsls r2, r3, #1 │ │ │ │ - add ip, r7 │ │ │ │ + add ip, r8 │ │ │ │ lsls r2, r3, #1 │ │ │ │ - rsb r0, lr, #87 @ 0x57 │ │ │ │ + rsbs r0, r6, #87 @ 0x57 │ │ │ │ lsrs r7, r5, #5 │ │ │ │ movs r0, r0 │ │ │ │ str r6, [sp, #36] @ 0x24 │ │ │ │ - vsri.32 d20, d12, #1 │ │ │ │ + vraddhn.i d20, , q10 │ │ │ │ lsls r2, r3, #1 │ │ │ │ - @ instruction: 0xf12e0057 │ │ │ │ - mvns r6, r7 │ │ │ │ + @ instruction: 0xf1360057 │ │ │ │ + add r6, r0 │ │ │ │ lsls r2, r3, #1 │ │ │ │ - adds.w r0, r0, #87 @ 0x57 │ │ │ │ + adds.w r0, r8, #87 @ 0x57 │ │ │ │ str r5, [sp, #540] @ 0x21c │ │ │ │ - vabal.u q10, d31, d6 │ │ │ │ + vabal.u q10, d31, d14 │ │ │ │ lsls r2, r3, #1 │ │ │ │ - cmp ip, r7 │ │ │ │ + cmp ip, r8 │ │ │ │ lsls r2, r3, #1 │ │ │ │ - bics r4, r3 │ │ │ │ + bics r4, r4 │ │ │ │ lsls r2, r3, #1 │ │ │ │ - @ instruction: 0xf0ae0057 │ │ │ │ - muls r6, r7 │ │ │ │ + @ instruction: 0xf0b60057 │ │ │ │ + bics r6, r0 │ │ │ │ lsls r2, r3, #1 │ │ │ │ - eors.w r0, r0, #87 @ 0x57 │ │ │ │ - cmp r2, sp │ │ │ │ + eors.w r0, r8, #87 @ 0x57 │ │ │ │ + cmp r2, lr │ │ │ │ lsls r2, r3, #1 │ │ │ │ - cmp sl, r4 │ │ │ │ + cmp sl, r5 │ │ │ │ lsls r2, r3, #1 │ │ │ │ - orrs r4, r5 │ │ │ │ + orrs r4, r6 │ │ │ │ lsls r2, r3, #1 │ │ │ │ - bics.w r0, lr, #87 @ 0x57 │ │ │ │ - cmp lr, r0 │ │ │ │ + orr.w r0, r6, #87 @ 0x57 │ │ │ │ + cmp lr, r1 │ │ │ │ lsls r2, r3, #1 │ │ │ │ - cmp ip, sl │ │ │ │ + cmp ip, fp │ │ │ │ lsls r2, r3, #1 │ │ │ │ - cmn r6, r3 │ │ │ │ + cmn r6, r4 │ │ │ │ lsls r2, r3, #1 │ │ │ │ - vshr.s32 q8, , #16 │ │ │ │ - cmp lr, r3 │ │ │ │ + vshr.s32 q8, , #8 │ │ │ │ + cmp lr, r4 │ │ │ │ lsls r2, r3, #1 │ │ │ │ - cmp sl, r9 │ │ │ │ + cmp sl, sl │ │ │ │ lsls r2, r3, #1 │ │ │ │ - cmp r6, r1 │ │ │ │ + cmp r6, r2 │ │ │ │ lsls r2, r3, #1 │ │ │ │ - vshr.s32 q0, , #32 │ │ │ │ - negs r0, r6 │ │ │ │ + vshr.s32 q0, , #24 │ │ │ │ + negs r0, r7 │ │ │ │ lsls r2, r3, #1 │ │ │ │ - vmov.i32 q0, #7 @ 0x00000007 │ │ │ │ - cmp ip, r1 │ │ │ │ + vshr.s8 q0, , #8 │ │ │ │ + cmp ip, r2 │ │ │ │ lsls r2, r3, #1 │ │ │ │ - cmp sl, sp │ │ │ │ + cmp sl, lr │ │ │ │ lsls r2, r3, #1 │ │ │ │ - tst r0, r4 │ │ │ │ + tst r0, r5 │ │ │ │ lsls r2, r3, #1 │ │ │ │ - vqadd.s64 q0, q1, │ │ │ │ - cmp r8, r9 │ │ │ │ + vqadd.s64 q0, q5, │ │ │ │ + cmp r8, sl │ │ │ │ lsls r2, r3, #1 │ │ │ │ - mov r0, sl │ │ │ │ + mov r0, fp │ │ │ │ lsls r2, r3, #1 │ │ │ │ - rors r4, r2 │ │ │ │ + rors r4, r3 │ │ │ │ lsls r2, r3, #1 │ │ │ │ - mcr 0, 7, r0, cr8, cr7, {2} │ │ │ │ - mov r6, r5 │ │ │ │ + mrc 0, 7, r0, cr0, cr7, {2} │ │ │ │ + mov r6, r6 │ │ │ │ lsls r2, r3, #1 │ │ │ │ - mov r2, fp │ │ │ │ + mov r2, ip │ │ │ │ lsls r2, r3, #1 │ │ │ │ - sbcs r6, r1 │ │ │ │ + sbcs r6, r2 │ │ │ │ lsls r2, r3, #1 │ │ │ │ - mcr 0, 5, r0, cr2, cr7, {2} │ │ │ │ + mcr 0, 5, r0, cr10, cr7, {2} │ │ │ │ ldrb r6, [r4, #10] │ │ │ │ lsls r3, r4, #1 │ │ │ │ - mov r6, r3 │ │ │ │ + mov r6, r4 │ │ │ │ lsls r2, r3, #1 │ │ │ │ - mov r6, sp │ │ │ │ + mov r6, lr │ │ │ │ lsls r2, r3, #1 │ │ │ │ - asrs r6, r4 │ │ │ │ + asrs r6, r5 │ │ │ │ lsls r2, r3, #1 │ │ │ │ - mrc 0, 1, r0, cr10, cr7, {2} │ │ │ │ - mov r6, r8 │ │ │ │ + mcr 0, 2, r0, cr2, cr7, {2} │ │ │ │ + mov r6, r9 │ │ │ │ lsls r2, r3, #1 │ │ │ │ - mov r4, lr │ │ │ │ + mov r4, pc │ │ │ │ lsls r2, r3, #1 │ │ │ │ - lsrs r0, r4 │ │ │ │ + lsrs r0, r5 │ │ │ │ lsls r2, r3, #1 │ │ │ │ - ldcl 0, cr0, [r4, #348]! @ 0x15c │ │ │ │ - mov r0, fp │ │ │ │ + ldcl 0, cr0, [ip, #348]! @ 0x15c │ │ │ │ + mov r0, ip │ │ │ │ lsls r2, r3, #1 │ │ │ │ - mov sl, r0 │ │ │ │ + mov sl, r1 │ │ │ │ lsls r2, r3, #1 │ │ │ │ - lsls r2, r3 │ │ │ │ + lsls r2, r4 │ │ │ │ lsls r2, r3, #1 │ │ │ │ - stc 0, cr0, [lr, #348]! @ 0x15c │ │ │ │ - mov r2, ip │ │ │ │ + ldc 0, cr0, [r6, #348]! @ 0x15c │ │ │ │ + mov r2, sp │ │ │ │ lsls r2, r3, #1 │ │ │ │ - mov ip, r1 │ │ │ │ + mov ip, r2 │ │ │ │ lsls r2, r3, #1 │ │ │ │ - eors r4, r2 │ │ │ │ + eors r4, r3 │ │ │ │ lsls r2, r3, #1 │ │ │ │ - stcl 0, cr0, [r8, #-348]! @ 0xfffffea4 │ │ │ │ - mov lr, r6 │ │ │ │ + ldcl 0, cr0, [r0, #-348]! @ 0xfffffea4 │ │ │ │ + mov lr, r7 │ │ │ │ lsls r2, r3, #1 │ │ │ │ - mov r6, sl │ │ │ │ + mov r6, fp │ │ │ │ lsls r2, r3, #1 │ │ │ │ - ands r0, r1 │ │ │ │ + ands r0, r2 │ │ │ │ lsls r2, r3, #1 │ │ │ │ - ldc 0, cr0, [ip, #-348] @ 0xfffffea4 │ │ │ │ - mov lr, r2 │ │ │ │ + stc 0, cr0, [r4, #-348]! @ 0xfffffea4 │ │ │ │ + mov lr, r3 │ │ │ │ lsls r2, r3, #1 │ │ │ │ - mov sl, ip │ │ │ │ + mov sl, sp │ │ │ │ lsls r2, r3, #1 │ │ │ │ - subs r7, #192 @ 0xc0 │ │ │ │ + subs r7, #200 @ 0xc8 │ │ │ │ lsls r2, r3, #1 │ │ │ │ - ldcl 0, cr0, [r4], {87} @ 0x57 │ │ │ │ - nop @ (mov r8, r8) │ │ │ │ + ldcl 0, cr0, [ip], {87} @ 0x57 │ │ │ │ + mov r8, r9 │ │ │ │ lsls r2, r3, #1 │ │ │ │ - bx r1 │ │ │ │ + bx r2 │ │ │ │ lsls r2, r3, #1 │ │ │ │ - subs r7, #120 @ 0x78 │ │ │ │ + subs r7, #128 @ 0x80 │ │ │ │ lsls r2, r3, #1 │ │ │ │ - stc 0, cr0, [ip], {87} @ 0x57 │ │ │ │ - mov sl, sp │ │ │ │ + ldc 0, cr0, [r4], {87} @ 0x57 │ │ │ │ + mov sl, lr │ │ │ │ lsls r2, r3, #1 │ │ │ │ - bx r6 │ │ │ │ + bx r7 │ │ │ │ lsls r2, r3, #1 │ │ │ │ - subs r7, #60 @ 0x3c │ │ │ │ + subs r7, #68 @ 0x44 │ │ │ │ lsls r2, r3, #1 │ │ │ │ - mrrc 0, 5, r0, r0, cr7 @ │ │ │ │ - bx r3 │ │ │ │ + mrrc 0, 5, r0, r8, cr7 │ │ │ │ + bx r4 │ │ │ │ lsls r2, r3, #1 │ │ │ │ - bx sp │ │ │ │ + bx lr │ │ │ │ lsls r2, r3, #1 │ │ │ │ - subs r6, #254 @ 0xfe │ │ │ │ + subs r7, #6 │ │ │ │ lsls r2, r3, #1 │ │ │ │ - ldc 0, cr0, [r2], {87} @ 0x57 │ │ │ │ + ldc 0, cr0, [sl], {87} @ 0x57 │ │ │ │ ldr r2, [pc, #500] @ (267584 ) │ │ │ │ movs r3, #0 │ │ │ │ ldr r1, [pc, #500] @ (267588 ) │ │ │ │ strd r0, r0, [sp] │ │ │ │ add r2, pc │ │ │ │ strd r3, r3, [sp, #8] │ │ │ │ add r1, pc │ │ │ │ @@ -615716,69 +615716,69 @@ │ │ │ │ blx 113d8 │ │ │ │ mov r0, r5 │ │ │ │ blx 11f5c , std::allocator >::_M_dispose()@plt> │ │ │ │ b.n 267536 │ │ │ │ ldr r1, [r4, #12] │ │ │ │ blx 11a44 │ │ │ │ b.n 266f62 │ │ │ │ - cmp lr, r5 │ │ │ │ + cmp lr, r6 │ │ │ │ lsls r2, r3, #1 │ │ │ │ - cmp r8, lr │ │ │ │ + cmp r8, pc │ │ │ │ lsls r2, r3, #1 │ │ │ │ - subs r5, #32 │ │ │ │ + subs r5, #40 @ 0x28 │ │ │ │ lsls r2, r3, #1 │ │ │ │ - bics.w r0, r4, r7, lsr #1 │ │ │ │ - cmp r8, fp │ │ │ │ + bics.w r0, ip, r7, lsr #1 │ │ │ │ + cmp r8, ip │ │ │ │ lsls r2, r3, #1 │ │ │ │ - mov r2, r4 │ │ │ │ + mov r2, r5 │ │ │ │ lsls r2, r3, #1 │ │ │ │ - subs r4, #226 @ 0xe2 │ │ │ │ + subs r4, #234 @ 0xea │ │ │ │ lsls r2, r3, #1 │ │ │ │ - ldrd r0, r0, [r6, #348]! @ 0x15c │ │ │ │ - mov r2, r1 │ │ │ │ + ldrd r0, r0, [lr, #348]! @ 0x15c │ │ │ │ + mov r2, r2 │ │ │ │ lsls r2, r3, #1 │ │ │ │ - mov r4, r9 │ │ │ │ + mov r4, sl │ │ │ │ lsls r2, r3, #1 │ │ │ │ - subs r4, #164 @ 0xa4 │ │ │ │ + subs r4, #172 @ 0xac │ │ │ │ lsls r2, r3, #1 │ │ │ │ - @ instruction: 0xe9b80057 │ │ │ │ - mov r6, r6 │ │ │ │ + strd r0, r0, [r0, #348] @ 0x15c │ │ │ │ + mov r6, r7 │ │ │ │ lsls r2, r3, #1 │ │ │ │ - mov r0, pc │ │ │ │ + mov r8, r0 │ │ │ │ lsls r2, r3, #1 │ │ │ │ - subs r4, #102 @ 0x66 │ │ │ │ + subs r4, #110 @ 0x6e │ │ │ │ lsls r2, r3, #1 │ │ │ │ - ldrd r0, r0, [sl, #-348]! @ 0x15c │ │ │ │ - add r5, sp, #856 @ 0x358 │ │ │ │ + @ instruction: 0xe9820057 │ │ │ │ + add r5, sp, #888 @ 0x378 │ │ │ │ lsls r0, r3, #1 │ │ │ │ - mov r6, fp │ │ │ │ + mov r6, ip │ │ │ │ lsls r2, r3, #1 │ │ │ │ - mov sl, r6 │ │ │ │ + mov sl, r7 │ │ │ │ lsls r2, r3, #1 │ │ │ │ - subs r4, #36 @ 0x24 │ │ │ │ + subs r4, #44 @ 0x2c │ │ │ │ lsls r2, r3, #1 │ │ │ │ - ldmdb r8!, {r0, r1, r2, r4, r6} │ │ │ │ - mov lr, ip │ │ │ │ + strd r0, r0, [r0, #-348] @ 0x15c │ │ │ │ + mov lr, sp │ │ │ │ lsls r2, r3, #1 │ │ │ │ - mov sl, r0 │ │ │ │ + mov sl, r1 │ │ │ │ lsls r2, r3, #1 │ │ │ │ - subs r3, #222 @ 0xde │ │ │ │ + subs r3, #230 @ 0xe6 │ │ │ │ lsls r2, r3, #1 │ │ │ │ - ldrd r0, r0, [r2], #348 @ 0x15c │ │ │ │ + ldrd r0, r0, [sl], #348 @ 0x15c │ │ │ │ strb r4, [r7, #19] │ │ │ │ lsls r3, r4, #1 │ │ │ │ asrs r0, r7, #6 │ │ │ │ movs r0, r0 │ │ │ │ - cmp r6, #196 @ 0xc4 │ │ │ │ + cmp r6, #204 @ 0xcc │ │ │ │ lsls r2, r3, #1 │ │ │ │ strb r4, [r1, #19] │ │ │ │ lsls r3, r4, #1 │ │ │ │ strb r2, [r6, #18] │ │ │ │ lsls r3, r4, #1 │ │ │ │ - cmp r6, #122 @ 0x7a │ │ │ │ + cmp r6, #130 @ 0x82 │ │ │ │ lsls r2, r3, #1 │ │ │ │ push {lr} │ │ │ │ mov.w ip, #4096 @ 0x1000 │ │ │ │ sub.w ip, sp, ip │ │ │ │ str.w r0, [ip, #4080] @ 0xff0 │ │ │ │ sub sp, #12 │ │ │ │ bl 2669bc │ │ │ │ @@ -615799,17 +615799,17 @@ │ │ │ │ add r0, pc │ │ │ │ bl 17e10 │ │ │ │ ldr r3, [sp, #4] │ │ │ │ mov r0, r3 │ │ │ │ add sp, #12 │ │ │ │ pop {pc} │ │ │ │ nop │ │ │ │ - subs r2, #172 @ 0xac │ │ │ │ + subs r2, #180 @ 0xb4 │ │ │ │ lsls r2, r3, #1 │ │ │ │ - b.n 2675cc │ │ │ │ + b.n 2675dc │ │ │ │ lsls r7, r2, #1 │ │ │ │ stmdb sp!, {r4, r5, r6, r7, r8, r9, sl, fp, lr} │ │ │ │ mov.w ip, #4096 @ 0x1000 │ │ │ │ vpush {d8-d9} │ │ │ │ sub.w ip, sp, ip │ │ │ │ str.w r0, [ip, #3968] @ 0xf80 │ │ │ │ ldr r5, [pc, #924] @ (267a00 ) │ │ │ │ @@ -616596,15 +616596,15 @@ │ │ │ │ add r0, pc │ │ │ │ blx 11c0c │ │ │ │ blx 122c4 <__cxa_end_cleanup@plt> │ │ │ │ ldr r0, [r2, #40] @ 0x28 │ │ │ │ lsls r3, r4, #1 │ │ │ │ asrs r0, r7, #6 │ │ │ │ movs r0, r0 │ │ │ │ - movs r4, #158 @ 0x9e │ │ │ │ + movs r4, #166 @ 0xa6 │ │ │ │ lsls r2, r3, #1 │ │ │ │ stmdb sp!, {r4, r5, r6, r7, r8, r9, sl, fp, lr} │ │ │ │ mov.w ip, #4096 @ 0x1000 │ │ │ │ vpush {d8-d12} │ │ │ │ sub.w ip, sp, ip │ │ │ │ str.w r0, [ip, #3800] @ 0xed8 │ │ │ │ ldr r5, [pc, #988] @ (268398 ) │ │ │ │ @@ -617638,23 +617638,23 @@ │ │ │ │ blx 11c60 <__cxa_throw@plt> │ │ │ │ ldrsh r6, [r5, r1] │ │ │ │ lsls r3, r4, #1 │ │ │ │ asrs r0, r7, #6 │ │ │ │ movs r0, r0 │ │ │ │ ldrsh r0, [r1, r1] │ │ │ │ lsls r3, r4, #1 │ │ │ │ - cmp r7, #252 @ 0xfc │ │ │ │ + adds r0, #4 │ │ │ │ lsls r2, r3, #1 │ │ │ │ asrs r4, r3, #18 │ │ │ │ movs r0, r0 │ │ │ │ lsrs r4, r2, #15 │ │ │ │ movs r0, r0 │ │ │ │ - adds r0, #8 │ │ │ │ + adds r0, #16 │ │ │ │ lsls r2, r3, #1 │ │ │ │ - adds r0, #54 @ 0x36 │ │ │ │ + adds r0, #62 @ 0x3e │ │ │ │ lsls r2, r3, #1 │ │ │ │ ldrb r2, [r4, r7] │ │ │ │ lsls r3, r4, #1 │ │ │ │ lsls r4, r7, #27 │ │ │ │ movs r0, r0 │ │ │ │ asrs r0, r1, #15 │ │ │ │ movs r0, r0 │ │ │ │ @@ -620374,15 +620374,15 @@ │ │ │ │ lsls r3, r4, #1 │ │ │ │ ldr r0, [r0, #4] │ │ │ │ cbz r0, 26abce │ │ │ │ bx lr │ │ │ │ ldr r0, [pc, #4] @ (26abd4 ) │ │ │ │ add r0, pc │ │ │ │ bx lr │ │ │ │ - lsls r4, r6, #11 │ │ │ │ + lsls r4, r7, #11 │ │ │ │ lsls r2, r3, #1 │ │ │ │ movs r0, #0 │ │ │ │ bx lr │ │ │ │ bx lr │ │ │ │ nop │ │ │ │ bx lr │ │ │ │ nop │ │ │ │ @@ -623335,15 +623335,15 @@ │ │ │ │ cmp r3, r5 │ │ │ │ bne.n 26ca24 │ │ │ │ b.n 26c9d6 │ │ │ │ ldr r0, [pc, #8] @ (26ca3c ) │ │ │ │ add r0, pc │ │ │ │ blx 11c0c │ │ │ │ nop │ │ │ │ - @ instruction: 0xf2340059 │ │ │ │ + @ instruction: 0xf23c0059 │ │ │ │ stmdb sp!, {r4, r5, r6, r7, r8, r9, lr} │ │ │ │ mov.w ip, #4096 @ 0x1000 │ │ │ │ sub.w ip, sp, ip │ │ │ │ str.w r0, [ip, #4056] @ 0xfd8 │ │ │ │ ldrd r4, r5, [r0, #68] @ 0x44 │ │ │ │ sub sp, #12 │ │ │ │ ldr r3, [r1, #104] @ 0x68 │ │ │ │ @@ -623433,15 +623433,15 @@ │ │ │ │ cmp r3, r5 │ │ │ │ bne.n 26cb30 │ │ │ │ b.n 26cae2 │ │ │ │ ldr r0, [pc, #8] @ (26cb48 ) │ │ │ │ add r0, pc │ │ │ │ blx 11c0c │ │ │ │ nop │ │ │ │ - @ instruction: 0xf1280059 │ │ │ │ + @ instruction: 0xf1300059 │ │ │ │ push {r4, lr} │ │ │ │ mov.w ip, #4096 @ 0x1000 │ │ │ │ sub.w ip, sp, ip │ │ │ │ str.w r0, [ip, #4088] @ 0xff8 │ │ │ │ ldr r3, [pc, #56] @ (26cb94 ) │ │ │ │ mov r4, r0 │ │ │ │ ldr r2, [pc, #56] @ (26cb98 ) │ │ │ │ @@ -624989,17 +624989,17 @@ │ │ │ │ add r1, pc │ │ │ │ blx 11f38 >& std::__ostream_insert >(std::basic_ostream >&, char const*, int)@plt+0x4> │ │ │ │ ldr.w r3, [r4, #352] @ 0x160 │ │ │ │ mov.w r2, #4294967295 @ 0xffffffff │ │ │ │ str.w r2, [r3, r5, lsl #2] │ │ │ │ pop {r4, r5, r6, pc} │ │ │ │ nop │ │ │ │ - b.n 26ddd0 │ │ │ │ + b.n 26dde0 │ │ │ │ lsls r1, r3, #1 │ │ │ │ - mcr 0, 0, r0, cr2, cr10, {2} │ │ │ │ + mcr 0, 0, r0, cr10, cr10, {2} │ │ │ │ push {r4, r5, r6, lr} │ │ │ │ mov.w ip, #4096 @ 0x1000 │ │ │ │ sub.w ip, sp, ip │ │ │ │ str.w r0, [ip, #4080] @ 0xff0 │ │ │ │ mov r4, r0 │ │ │ │ mov r5, r1 │ │ │ │ ldr r1, [pc, #52] @ (26dbe4 ) │ │ │ │ @@ -625016,17 +625016,17 @@ │ │ │ │ add r1, pc │ │ │ │ blx 11f38 >& std::__ostream_insert >(std::basic_ostream >&, char const*, int)@plt+0x4> │ │ │ │ ldr.w r3, [r4, #364] @ 0x16c │ │ │ │ mov.w r2, #4294967295 @ 0xffffffff │ │ │ │ str.w r2, [r3, r5, lsl #2] │ │ │ │ pop {r4, r5, r6, pc} │ │ │ │ nop │ │ │ │ - b.n 26dd80 │ │ │ │ + b.n 26dd90 │ │ │ │ lsls r1, r3, #1 │ │ │ │ - ldc 0, cr0, [r2, #360]! @ 0x168 │ │ │ │ + ldc 0, cr0, [sl, #360]! @ 0x168 │ │ │ │ push {r4, lr} │ │ │ │ mov.w ip, #4096 @ 0x1000 │ │ │ │ sub.w ip, sp, ip │ │ │ │ str.w r0, [ip, #4088] @ 0xff8 │ │ │ │ mov r4, r0 │ │ │ │ ldr r0, [r0, #68] @ 0x44 │ │ │ │ cbz r0, 26dc08 │ │ │ │ @@ -626376,25 +626376,25 @@ │ │ │ │ add r4, r3 │ │ │ │ ldr r3, [r4, #12] │ │ │ │ bic.w r3, r3, #260 @ 0x104 │ │ │ │ orr.w r3, r3, #4 │ │ │ │ str r3, [r4, #12] │ │ │ │ pop {r3, r4, r5, r6, r7, pc} │ │ │ │ nop │ │ │ │ - bne.n 26eaa4 │ │ │ │ + bne.n 26eab4 │ │ │ │ lsls r1, r3, #1 │ │ │ │ - adds r1, #234 @ 0xea │ │ │ │ + adds r1, #242 @ 0xf2 │ │ │ │ lsls r4, r3, #1 │ │ │ │ - strh r2, [r2, #50] @ 0x32 │ │ │ │ + strh r2, [r3, #50] @ 0x32 │ │ │ │ lsls r2, r3, #1 │ │ │ │ - bne.n 26eac0 │ │ │ │ + bne.n 26ead0 │ │ │ │ lsls r1, r3, #1 │ │ │ │ - udf #50 @ 0x32 │ │ │ │ + udf #58 @ 0x3a │ │ │ │ lsls r2, r3, #1 │ │ │ │ - ldrh r0, [r4, #36] @ 0x24 │ │ │ │ + ldrh r0, [r5, #36] @ 0x24 │ │ │ │ lsls r0, r3, #1 │ │ │ │ push {r3, r4, r5, r6, r7, lr} │ │ │ │ mov.w ip, #4096 @ 0x1000 │ │ │ │ sub.w ip, sp, ip │ │ │ │ str.w r0, [ip, #4072] @ 0xfe8 │ │ │ │ ldr r7, [pc, #340] @ (26ed14 ) │ │ │ │ mov r5, r0 │ │ │ │ @@ -626852,43 +626852,43 @@ │ │ │ │ ldr r2, [sp, #4] │ │ │ │ ldr r3, [sp, #12] │ │ │ │ cmp r2, r5 │ │ │ │ bne.n 26efa2 │ │ │ │ add sp, #36 @ 0x24 │ │ │ │ ldmia.w sp!, {r4, r5, r6, r7, r8, r9, sl, fp, pc} │ │ │ │ nop │ │ │ │ - ldmia r6!, {} │ │ │ │ + ldmia r6!, {r3} │ │ │ │ lsls r1, r3, #1 │ │ │ │ - ldmia r6, {r1, r2, r3, r6, r7} │ │ │ │ + ldmia r6, {r1, r2, r4, r6, r7} │ │ │ │ lsls r1, r3, #1 │ │ │ │ - ldmia r5, {r3, r4, r5, r6, r7} │ │ │ │ + ldmia r6!, {} │ │ │ │ lsls r1, r3, #1 │ │ │ │ - ldmia r5!, {r3, r4, r6, r7} │ │ │ │ + ldmia r5, {r5, r6, r7} │ │ │ │ lsls r1, r3, #1 │ │ │ │ - ldmia r6!, {r1, r5, r7} │ │ │ │ + ldmia r6!, {r1, r3, r5, r7} │ │ │ │ lsls r1, r3, #1 │ │ │ │ - ldmia r5, {r1, r3, r4, r5, r7} │ │ │ │ + ldmia r5!, {r1, r6, r7} │ │ │ │ lsls r1, r3, #1 │ │ │ │ - ldmia r5, {r1, r3, r5, r7} │ │ │ │ + ldmia r5, {r1, r4, r5, r7} │ │ │ │ lsls r1, r3, #1 │ │ │ │ - ldmia r5, {r2, r3, r5, r7} │ │ │ │ + ldmia r5, {r2, r4, r5, r7} │ │ │ │ lsls r1, r3, #1 │ │ │ │ - bx r7 │ │ │ │ + bx r8 │ │ │ │ lsls r4, r3, #1 │ │ │ │ - bls.n 26f09c │ │ │ │ + bls.n 26f0ac │ │ │ │ lsls r2, r3, #1 │ │ │ │ - ldmia r4!, {r1, r3, r5, r6, r7} │ │ │ │ + ldmia r4, {r1, r4, r5, r6, r7} │ │ │ │ lsls r1, r3, #1 │ │ │ │ - ldmia r4, {r1, r3, r4, r5, r7} │ │ │ │ + ldmia r4!, {r1, r6, r7} │ │ │ │ lsls r1, r3, #1 │ │ │ │ - ldmia r4, {r2, r4, r5, r7} │ │ │ │ + ldmia r4, {r2, r3, r4, r5, r7} │ │ │ │ lsls r1, r3, #1 │ │ │ │ - mov r2, r9 │ │ │ │ + mov r2, sl │ │ │ │ lsls r4, r3, #1 │ │ │ │ - bhi.n 26f0d0 │ │ │ │ + bls.n 26f0e0 │ │ │ │ lsls r2, r3, #1 │ │ │ │ stmdb sp!, {r3, r4, r5, r6, r7, r8, r9, sl, fp, lr} │ │ │ │ mov.w ip, #4096 @ 0x1000 │ │ │ │ sub.w ip, sp, ip │ │ │ │ str.w r0, [ip, #4056] @ 0xfd8 │ │ │ │ ldr r7, [r0, #64] @ 0x40 │ │ │ │ mov r9, r0 │ │ │ │ @@ -628347,33 +628347,33 @@ │ │ │ │ blx 11f38 >& std::__ostream_insert >(std::basic_ostream >&, char const*, int)@plt+0x4> │ │ │ │ b.n 270168 │ │ │ │ mov r1, r8 │ │ │ │ movs r2, #1 │ │ │ │ mov r0, r4 │ │ │ │ blx 11f38 >& std::__ostream_insert >(std::basic_ostream >&, char const*, int)@plt+0x4> │ │ │ │ b.n 2701cc │ │ │ │ - cbnz r4, 270278 │ │ │ │ + cbnz r4, 27027a │ │ │ │ lsls r1, r3, #1 │ │ │ │ - pop {r1, r5, r6} │ │ │ │ + pop {r1, r3, r5, r6} │ │ │ │ lsls r1, r3, #1 │ │ │ │ - cbnz r0, 27026a │ │ │ │ + cbnz r0, 27026c │ │ │ │ lsls r1, r3, #1 │ │ │ │ - cbnz r0, 270272 │ │ │ │ + cbnz r0, 270274 │ │ │ │ lsls r1, r3, #1 │ │ │ │ - cbnz r2, 27026e │ │ │ │ + cbnz r2, 270270 │ │ │ │ lsls r1, r3, #1 │ │ │ │ - cbnz r6, 27026c │ │ │ │ + cbnz r6, 27026e │ │ │ │ lsls r1, r3, #1 │ │ │ │ - pop {r2} │ │ │ │ + pop {r2, r3} │ │ │ │ lsls r1, r3, #1 │ │ │ │ - cbnz r4, 270264 │ │ │ │ + cbnz r4, 270266 │ │ │ │ lsls r1, r3, #1 │ │ │ │ - cbnz r2, 27026c │ │ │ │ + cbnz r2, 27026e │ │ │ │ lsls r1, r3, #1 │ │ │ │ - cbnz r0, 27026a │ │ │ │ + cbnz r0, 27026c │ │ │ │ lsls r1, r3, #1 │ │ │ │ stmdb sp!, {r4, r5, r6, r7, r8, r9, sl, fp, lr} │ │ │ │ mov.w ip, #4096 @ 0x1000 │ │ │ │ sub.w ip, sp, ip │ │ │ │ str.w r0, [ip, #4040] @ 0xfc8 │ │ │ │ ldrd fp, r3, [r0, #8] │ │ │ │ sub sp, #20 │ │ │ │ @@ -629977,39 +629977,39 @@ │ │ │ │ add r1, pc │ │ │ │ blx 11f38 >& std::__ostream_insert >(std::basic_ostream >&, char const*, int)@plt+0x4> │ │ │ │ mov.w r3, #4294967295 @ 0xffffffff │ │ │ │ strd r3, r3, [r4, #436] @ 0x1b4 │ │ │ │ b.n 271422 │ │ │ │ movs r5, #0 │ │ │ │ b.n 2713da │ │ │ │ - add r2, sp, #288 @ 0x120 │ │ │ │ + add r2, sp, #320 @ 0x140 │ │ │ │ lsls r1, r3, #1 │ │ │ │ - movs r3, #216 @ 0xd8 │ │ │ │ + movs r3, #224 @ 0xe0 │ │ │ │ lsls r4, r3, #1 │ │ │ │ - add r2, sp, #144 @ 0x90 │ │ │ │ + add r2, sp, #176 @ 0xb0 │ │ │ │ lsls r1, r3, #1 │ │ │ │ - subs r2, #90 @ 0x5a │ │ │ │ + subs r2, #98 @ 0x62 │ │ │ │ lsls r7, r2, #1 │ │ │ │ - add r1, sp, #160 @ 0xa0 │ │ │ │ + add r1, sp, #192 @ 0xc0 │ │ │ │ lsls r1, r3, #1 │ │ │ │ - adcs r0, r6 │ │ │ │ + adcs r0, r7 │ │ │ │ lsls r2, r3, #1 │ │ │ │ - add r0, sp, #960 @ 0x3c0 │ │ │ │ + add r0, sp, #992 @ 0x3e0 │ │ │ │ lsls r1, r3, #1 │ │ │ │ - add r0, sp, #304 @ 0x130 │ │ │ │ + add r0, sp, #336 @ 0x150 │ │ │ │ lsls r1, r3, #1 │ │ │ │ - push {r2, r4, r5, lr} │ │ │ │ + push {r2, r3, r4, r5, lr} │ │ │ │ lsls r2, r3, #1 │ │ │ │ - ldr r2, [sp, #520] @ 0x208 │ │ │ │ + ldr r2, [sp, #552] @ 0x228 │ │ │ │ lsls r1, r3, #1 │ │ │ │ - movs r1, #182 @ 0xb6 │ │ │ │ + movs r1, #190 @ 0xbe │ │ │ │ lsls r4, r3, #1 │ │ │ │ - add r0, sp, #72 @ 0x48 │ │ │ │ + add r0, sp, #104 @ 0x68 │ │ │ │ lsls r1, r3, #1 │ │ │ │ - add r0, sp, #16 │ │ │ │ + add r0, sp, #48 @ 0x30 │ │ │ │ lsls r1, r3, #1 │ │ │ │ stmdb sp!, {r4, r5, r6, r7, r8, r9, sl, fp, lr} │ │ │ │ mov.w ip, #4096 @ 0x1000 │ │ │ │ vpush {d8-d9} │ │ │ │ sub.w ip, sp, ip │ │ │ │ str.w r0, [ip, #4000] @ 0xfa0 │ │ │ │ ldr.w r4, [r0, #492] @ 0x1ec │ │ │ │ @@ -630260,39 +630260,39 @@ │ │ │ │ add r1, pc │ │ │ │ blx 11f38 >& std::__ostream_insert >(std::basic_ostream >&, char const*, int)@plt+0x4> │ │ │ │ mov.w r3, #4294967295 @ 0xffffffff │ │ │ │ strd r3, r3, [r4, #436] @ 0x1b4 │ │ │ │ b.n 271736 │ │ │ │ movs r5, #0 │ │ │ │ b.n 2716ee │ │ │ │ - add r7, pc, #256 @ (adr r7, 271928 ) │ │ │ │ + add r7, pc, #288 @ (adr r7, 271948 ) │ │ │ │ lsls r1, r3, #1 │ │ │ │ - movs r0, #210 @ 0xd2 │ │ │ │ + movs r0, #218 @ 0xda │ │ │ │ lsls r4, r3, #1 │ │ │ │ - add r7, pc, #120 @ (adr r7, 2718a8 ) │ │ │ │ + add r7, pc, #152 @ (adr r7, 2718c8 ) │ │ │ │ lsls r1, r3, #1 │ │ │ │ - adds r7, #80 @ 0x50 │ │ │ │ + adds r7, #88 @ 0x58 │ │ │ │ lsls r7, r2, #1 │ │ │ │ - add r6, pc, #80 @ (adr r6, 271888 ) │ │ │ │ + add r6, pc, #112 @ (adr r6, 2718a8 ) │ │ │ │ lsls r1, r3, #1 │ │ │ │ - subs r6, #92 @ 0x5c │ │ │ │ + subs r6, #100 @ 0x64 │ │ │ │ lsls r2, r3, #1 │ │ │ │ - add r5, pc, #880 @ (adr r5, 271bb0 ) │ │ │ │ + add r5, pc, #912 @ (adr r5, 271bd0 ) │ │ │ │ lsls r1, r3, #1 │ │ │ │ - add r5, pc, #224 @ (adr r5, 271924 ) │ │ │ │ + add r5, pc, #256 @ (adr r5, 271944 ) │ │ │ │ lsls r1, r3, #1 │ │ │ │ - sxth r0, r4 │ │ │ │ + sxth r0, r5 │ │ │ │ lsls r2, r3, #1 │ │ │ │ - str r7, [sp, #520] @ 0x208 │ │ │ │ + str r7, [sp, #552] @ 0x228 │ │ │ │ lsls r1, r3, #1 │ │ │ │ - subs r6, r6, #2 │ │ │ │ + subs r6, r7, #2 │ │ │ │ lsls r4, r3, #1 │ │ │ │ - add r5, pc, #72 @ (adr r5, 27189c ) │ │ │ │ + add r5, pc, #104 @ (adr r5, 2718bc ) │ │ │ │ lsls r1, r3, #1 │ │ │ │ - add r5, pc, #16 @ (adr r5, 271868 ) │ │ │ │ + add r5, pc, #48 @ (adr r5, 271888 ) │ │ │ │ lsls r1, r3, #1 │ │ │ │ ldr.w r3, [r0, #320] @ 0x140 │ │ │ │ adds r3, #2 │ │ │ │ beq.n 27190a │ │ │ │ push {r4, r5, r6, lr} │ │ │ │ mov.w ip, #4096 @ 0x1000 │ │ │ │ sub.w ip, sp, ip │ │ │ │ @@ -630381,35 +630381,35 @@ │ │ │ │ blx 11f38 >& std::__ostream_insert >(std::basic_ostream >&, char const*, int)@plt+0x4> │ │ │ │ b.n 2718cc │ │ │ │ movs r2, #4 │ │ │ │ mov r1, r3 │ │ │ │ add.w r0, r4, #40 @ 0x28 │ │ │ │ blx 11f38 >& std::__ostream_insert >(std::basic_ostream >&, char const*, int)@plt+0x4> │ │ │ │ b.n 2718cc │ │ │ │ - add r4, pc, #696 @ (adr r4, 271c14 ) │ │ │ │ + add r4, pc, #728 @ (adr r4, 271c34 ) │ │ │ │ lsls r1, r3, #1 │ │ │ │ - ldrb r2, [r1, r7] │ │ │ │ + ldrb r2, [r2, r7] │ │ │ │ lsls r0, r3, #1 │ │ │ │ - cpsid a │ │ │ │ + @ instruction: 0xb67c │ │ │ │ lsls r1, r3, #1 │ │ │ │ - add r4, pc, #536 @ (adr r4, 271b80 ) │ │ │ │ + add r4, pc, #568 @ (adr r4, 271ba0 ) │ │ │ │ lsls r1, r3, #1 │ │ │ │ - add r4, pc, #488 @ (adr r4, 271b54 ) │ │ │ │ + add r4, pc, #520 @ (adr r4, 271b74 ) │ │ │ │ lsls r1, r3, #1 │ │ │ │ - sub sp, #176 @ 0xb0 │ │ │ │ + sub sp, #208 @ 0xd0 │ │ │ │ lsls r2, r3, #1 │ │ │ │ - add r4, pc, #488 @ (adr r4, 271b5c ) │ │ │ │ + add r4, pc, #520 @ (adr r4, 271b7c ) │ │ │ │ lsls r1, r3, #1 │ │ │ │ - add r4, pc, #328 @ (adr r4, 271ac0 ) │ │ │ │ + add r4, pc, #360 @ (adr r4, 271ae0 ) │ │ │ │ lsls r1, r3, #1 │ │ │ │ - add r4, pc, #144 @ (adr r4, 271a0c ) │ │ │ │ + add r4, pc, #176 @ (adr r4, 271a2c ) │ │ │ │ lsls r1, r3, #1 │ │ │ │ - adds r6, r6, #5 │ │ │ │ + adds r6, r7, #5 │ │ │ │ lsls r4, r3, #1 │ │ │ │ - add r4, pc, #56 @ (adr r4, 2719bc ) │ │ │ │ + add r4, pc, #88 @ (adr r4, 2719dc ) │ │ │ │ lsls r1, r3, #1 │ │ │ │ movs r0, r0 │ │ │ │ movs r0, r0 │ │ │ │ stmdb sp!, {r4, r5, r6, r7, r8, r9, sl, fp, lr} │ │ │ │ mov r5, r0 │ │ │ │ ldr.w lr, [r3] │ │ │ │ vpush {d8} │ │ │ │ @@ -634143,44 +634143,44 @@ │ │ │ │ blx 1178c │ │ │ │ b.n 274530 │ │ │ │ movs r2, #4 │ │ │ │ mov r1, r4 │ │ │ │ mov r0, r5 │ │ │ │ blx 11f38 >& std::__ostream_insert >(std::basic_ostream >&, char const*, int)@plt+0x4> │ │ │ │ b.n 274530 │ │ │ │ - strb r4, [r2, #22] │ │ │ │ + strb r4, [r3, #22] │ │ │ │ lsls r5, r3, #1 │ │ │ │ - @ instruction: 0xf25c005b │ │ │ │ - ldrb r0, [r5, #2] │ │ │ │ + @ instruction: 0xf264005b │ │ │ │ + ldrb r0, [r6, #2] │ │ │ │ lsls r1, r3, #1 │ │ │ │ - strh r2, [r1, #38] @ 0x26 │ │ │ │ + strh r2, [r2, #38] @ 0x26 │ │ │ │ lsls r2, r3, #1 │ │ │ │ - adds r1, #138 @ 0x8a │ │ │ │ + adds r1, #146 @ 0x92 │ │ │ │ lsls r0, r3, #1 │ │ │ │ - ldrb r0, [r4, #1] │ │ │ │ + ldrb r0, [r5, #1] │ │ │ │ lsls r1, r3, #1 │ │ │ │ - ldrh r4, [r5, #16] │ │ │ │ + ldrh r4, [r6, #16] │ │ │ │ lsls r1, r3, #1 │ │ │ │ - ldrb r0, [r0, #1] │ │ │ │ + ldrb r0, [r1, #1] │ │ │ │ lsls r1, r3, #1 │ │ │ │ - ldrb r0, [r7, #0] │ │ │ │ + ldrb r0, [r0, #1] │ │ │ │ lsls r1, r3, #1 │ │ │ │ - add r7, sp, #520 @ 0x208 │ │ │ │ + add r7, sp, #552 @ 0x228 │ │ │ │ lsls r0, r3, #1 │ │ │ │ - ldrb r2, [r5, #0] │ │ │ │ + ldrb r2, [r6, #0] │ │ │ │ lsls r1, r3, #1 │ │ │ │ - strh r2, [r1, #34] @ 0x22 │ │ │ │ + strh r2, [r2, #34] @ 0x22 │ │ │ │ lsls r2, r3, #1 │ │ │ │ - ldrb r2, [r3, #0] │ │ │ │ + ldrb r2, [r4, #0] │ │ │ │ lsls r1, r3, #1 │ │ │ │ - strb r2, [r6, #31] │ │ │ │ + strb r2, [r7, #31] │ │ │ │ lsls r1, r3, #1 │ │ │ │ - strb r0, [r1, #31] │ │ │ │ + strb r0, [r2, #31] │ │ │ │ lsls r1, r3, #1 │ │ │ │ - adds.w r0, r8, #91 @ 0x5b │ │ │ │ + @ instruction: 0xf120005b │ │ │ │ stmdb sp!, {r4, r5, r6, r7, r8, lr} │ │ │ │ mov.w ip, #4096 @ 0x1000 │ │ │ │ sub.w ip, sp, ip │ │ │ │ str.w r0, [ip, #4072] @ 0xfe8 │ │ │ │ ldr r3, [r0, #96] @ 0x60 │ │ │ │ mov r7, r0 │ │ │ │ ldr r4, [r0, #80] @ 0x50 │ │ │ │ @@ -635223,39 +635223,39 @@ │ │ │ │ add.w r0, r4, #40 @ 0x28 │ │ │ │ add r1, pc │ │ │ │ blx 11f38 >& std::__ostream_insert >(std::basic_ostream >&, char const*, int)@plt+0x4> │ │ │ │ b.n 2750ae │ │ │ │ nop │ │ │ │ ldr r1, [sp, #1016] @ 0x3f8 │ │ │ │ lsls r2, r4, #1 │ │ │ │ - ldr r0, [r0, #84] @ 0x54 │ │ │ │ + ldr r0, [r1, #84] @ 0x54 │ │ │ │ lsls r1, r3, #1 │ │ │ │ lsrs r0, r3, #6 │ │ │ │ movs r0, r0 │ │ │ │ - ldr r0, [r1, #76] @ 0x4c │ │ │ │ + ldr r0, [r2, #76] @ 0x4c │ │ │ │ lsls r1, r3, #1 │ │ │ │ - movs r5, #230 @ 0xe6 │ │ │ │ + movs r5, #238 @ 0xee │ │ │ │ lsls r0, r3, #1 │ │ │ │ - ldrb r0, [r2, #26] │ │ │ │ + ldrb r0, [r3, #26] │ │ │ │ lsls r1, r3, #1 │ │ │ │ - ldr r2, [r4, #72] @ 0x48 │ │ │ │ + ldr r2, [r5, #72] @ 0x48 │ │ │ │ lsls r1, r3, #1 │ │ │ │ - ldrb r2, [r1, #3] │ │ │ │ + ldrb r2, [r2, #3] │ │ │ │ lsls r2, r3, #1 │ │ │ │ - ldr r0, [r3, #72] @ 0x48 │ │ │ │ + ldr r0, [r4, #72] @ 0x48 │ │ │ │ lsls r1, r3, #1 │ │ │ │ - ldr r6, [r5, #68] @ 0x44 │ │ │ │ + ldr r6, [r6, #68] @ 0x44 │ │ │ │ lsls r1, r3, #1 │ │ │ │ - ldr r0, [r2, #68] @ 0x44 │ │ │ │ + ldr r0, [r3, #68] @ 0x44 │ │ │ │ lsls r1, r3, #1 │ │ │ │ - ldr r0, [r5, #64] @ 0x40 │ │ │ │ + ldr r0, [r6, #64] @ 0x40 │ │ │ │ lsls r1, r3, #1 │ │ │ │ - b.n 274c70 │ │ │ │ + b.n 274c80 │ │ │ │ lsls r3, r3, #1 │ │ │ │ - ldr r2, [r0, #64] @ 0x40 │ │ │ │ + ldr r2, [r1, #64] @ 0x40 │ │ │ │ lsls r1, r3, #1 │ │ │ │ push {r4, r5, r6, r7, lr} │ │ │ │ mov.w ip, #4096 @ 0x1000 │ │ │ │ sub.w ip, sp, ip │ │ │ │ str.w r0, [ip, #4064] @ 0xfe0 │ │ │ │ ldr r5, [pc, #372] @ (275304 ) │ │ │ │ sub sp, #12 │ │ │ │ @@ -635403,45 +635403,45 @@ │ │ │ │ mov r1, r5 │ │ │ │ mov r0, r6 │ │ │ │ blx 11f38 >& std::__ostream_insert >(std::basic_ostream >&, char const*, int)@plt+0x4> │ │ │ │ b.n 27527c │ │ │ │ nop │ │ │ │ ldr r0, [sp, #472] @ 0x1d8 │ │ │ │ lsls r2, r4, #1 │ │ │ │ - ldr r4, [r6, #48] @ 0x30 │ │ │ │ + ldr r4, [r7, #48] @ 0x30 │ │ │ │ lsls r1, r3, #1 │ │ │ │ - ldr r4, [r2, #60] @ 0x3c │ │ │ │ + ldr r4, [r3, #60] @ 0x3c │ │ │ │ lsls r1, r3, #1 │ │ │ │ - ldr r6, [r0, #56] @ 0x38 │ │ │ │ + ldr r6, [r1, #56] @ 0x38 │ │ │ │ lsls r1, r3, #1 │ │ │ │ - ldr r4, [r4, #52] @ 0x34 │ │ │ │ + ldr r4, [r5, #52] @ 0x34 │ │ │ │ lsls r1, r3, #1 │ │ │ │ lsrs r0, r3, #6 │ │ │ │ movs r0, r0 │ │ │ │ - ldr r6, [r5, #44] @ 0x2c │ │ │ │ + ldr r6, [r6, #44] @ 0x2c │ │ │ │ lsls r1, r3, #1 │ │ │ │ - movs r4, #24 │ │ │ │ + movs r4, #32 │ │ │ │ lsls r0, r3, #1 │ │ │ │ - ldrb r6, [r7, #18] │ │ │ │ + ldrb r6, [r0, #19] │ │ │ │ lsls r1, r3, #1 │ │ │ │ - ldr r2, [r2, #44] @ 0x2c │ │ │ │ + ldr r2, [r3, #44] @ 0x2c │ │ │ │ lsls r1, r3, #1 │ │ │ │ - ldr r2, [r1, #44] @ 0x2c │ │ │ │ + ldr r2, [r2, #44] @ 0x2c │ │ │ │ lsls r1, r3, #1 │ │ │ │ - strb r6, [r7, #27] │ │ │ │ + strb r6, [r0, #28] │ │ │ │ lsls r2, r3, #1 │ │ │ │ - ldr r6, [r1, #44] @ 0x2c │ │ │ │ + ldr r6, [r2, #44] @ 0x2c │ │ │ │ lsls r1, r3, #1 │ │ │ │ - ldr r0, [r5, #40] @ 0x28 │ │ │ │ + ldr r0, [r6, #40] @ 0x28 │ │ │ │ lsls r1, r3, #1 │ │ │ │ - ldr r6, [r2, #40] @ 0x28 │ │ │ │ + ldr r6, [r3, #40] @ 0x28 │ │ │ │ lsls r1, r3, #1 │ │ │ │ - ldr r0, [r6, #36] @ 0x24 │ │ │ │ + ldr r0, [r7, #36] @ 0x24 │ │ │ │ lsls r1, r3, #1 │ │ │ │ - b.n 275ad0 │ │ │ │ + b.n 275ae0 │ │ │ │ lsls r3, r3, #1 │ │ │ │ stmdb sp!, {r4, r5, r6, r7, r8, r9, sl, lr} │ │ │ │ mov.w ip, #4096 @ 0x1000 │ │ │ │ sub.w ip, sp, ip │ │ │ │ str.w r0, [ip, #4056] @ 0xfd8 │ │ │ │ ldr.w r3, [r0, #148] @ 0x94 │ │ │ │ add.w r2, r1, #31 │ │ │ │ @@ -636383,45 +636383,45 @@ │ │ │ │ lsls r2, r4, #1 │ │ │ │ asrs r0, r7, #6 │ │ │ │ movs r0, r0 │ │ │ │ ldrh r0, [r3, #44] @ 0x2c │ │ │ │ lsls r2, r4, #1 │ │ │ │ asrs r4, r4, #10 │ │ │ │ movs r0, r0 │ │ │ │ - strh r4, [r0, r1] │ │ │ │ + strh r4, [r1, r1] │ │ │ │ lsls r1, r3, #1 │ │ │ │ - bls.n 275fac │ │ │ │ + bls.n 275dbc │ │ │ │ lsls r3, r3, #1 │ │ │ │ - ldrsh r4, [r2, r7] │ │ │ │ + ldrsh r4, [r3, r7] │ │ │ │ lsls r1, r3, #1 │ │ │ │ - ldrsh r6, [r0, r7] │ │ │ │ + ldrsh r6, [r1, r7] │ │ │ │ lsls r1, r3, #1 │ │ │ │ - ldrsh r0, [r7, r6] │ │ │ │ + ldrsh r0, [r0, r7] │ │ │ │ lsls r1, r3, #1 │ │ │ │ - ldrsh r2, [r2, r4] │ │ │ │ + ldrsh r2, [r3, r4] │ │ │ │ lsls r1, r3, #1 │ │ │ │ - ldr r2, [r7, #60] @ 0x3c │ │ │ │ + ldr r2, [r0, #64] @ 0x40 │ │ │ │ lsls r2, r3, #1 │ │ │ │ ldrh r0, [r6, #34] @ 0x22 │ │ │ │ lsls r2, r4, #1 │ │ │ │ lsrs r0, r3, #25 │ │ │ │ movs r0, r0 │ │ │ │ - str r0, [r5, r5] │ │ │ │ + str r0, [r6, r5] │ │ │ │ lsls r1, r3, #1 │ │ │ │ - bhi.n 275e18 │ │ │ │ + bhi.n 275e28 │ │ │ │ lsls r3, r3, #1 │ │ │ │ - ldrsh r0, [r7, r3] │ │ │ │ + ldrsh r0, [r0, r4] │ │ │ │ lsls r1, r3, #1 │ │ │ │ - ldrsh r2, [r5, r3] │ │ │ │ + ldrsh r2, [r6, r3] │ │ │ │ lsls r1, r3, #1 │ │ │ │ - ldrsh r0, [r4, r3] │ │ │ │ + ldrsh r0, [r5, r3] │ │ │ │ lsls r1, r3, #1 │ │ │ │ - ldrsh r6, [r6, r0] │ │ │ │ + ldrsh r6, [r7, r0] │ │ │ │ lsls r1, r3, #1 │ │ │ │ - ldr r4, [r3, #48] @ 0x30 │ │ │ │ + ldr r4, [r4, #48] @ 0x30 │ │ │ │ lsls r2, r3, #1 │ │ │ │ stmdb sp!, {r4, r5, r6, r7, r8, r9, lr} │ │ │ │ mov.w ip, #4096 @ 0x1000 │ │ │ │ sub.w ip, sp, ip │ │ │ │ str.w r0, [ip, #4008] @ 0xfa8 │ │ │ │ ldr r5, [pc, #500] @ (2760fc ) │ │ │ │ sub sp, #60 @ 0x3c │ │ │ │ @@ -636620,31 +636620,31 @@ │ │ │ │ blx 1172c <__stack_chk_fail@plt> │ │ │ │ b.n 2760d8 │ │ │ │ blx 122c4 <__cxa_end_cleanup@plt> │ │ │ │ ldrh r0, [r0, #24] │ │ │ │ lsls r2, r4, #1 │ │ │ │ asrs r0, r7, #6 │ │ │ │ movs r0, r0 │ │ │ │ - ldrb r6, [r5, r4] │ │ │ │ + ldrb r6, [r6, r4] │ │ │ │ lsls r1, r3, #1 │ │ │ │ - ldrb r0, [r7, r7] │ │ │ │ + ldrsh r0, [r0, r0] │ │ │ │ lsls r1, r3, #1 │ │ │ │ - ldrb r0, [r2, r4] │ │ │ │ + ldrb r0, [r3, r4] │ │ │ │ lsls r1, r3, #1 │ │ │ │ - ldrb r4, [r4, r4] │ │ │ │ + ldrb r4, [r5, r4] │ │ │ │ lsls r1, r3, #1 │ │ │ │ - ldrb r6, [r6, r3] │ │ │ │ + ldrb r6, [r7, r3] │ │ │ │ lsls r1, r3, #1 │ │ │ │ - ldrb r4, [r5, r3] │ │ │ │ + ldrb r4, [r6, r3] │ │ │ │ lsls r1, r3, #1 │ │ │ │ - bvs.n 27603c │ │ │ │ + bvs.n 27604c │ │ │ │ lsls r3, r3, #1 │ │ │ │ - ldrb r0, [r0, r3] │ │ │ │ + ldrb r0, [r1, r3] │ │ │ │ lsls r1, r3, #1 │ │ │ │ - ldr r0, [r0, #20] │ │ │ │ + ldr r0, [r1, #20] │ │ │ │ lsls r2, r3, #1 │ │ │ │ ldrh r6, [r4, #12] │ │ │ │ lsls r2, r4, #1 │ │ │ │ ldrh r2, [r5, #8] │ │ │ │ lsls r2, r4, #1 │ │ │ │ stmdb sp!, {r4, r5, r6, r7, r8, r9, sl, fp, lr} │ │ │ │ mov.w ip, #4096 @ 0x1000 │ │ │ │ @@ -636941,41 +636941,41 @@ │ │ │ │ mov r9, r2 │ │ │ │ b.n 27642c │ │ │ │ ldr.w r2, [r4, #352] @ 0x160 │ │ │ │ ldr.w r2, [r2, r6, lsl #2] │ │ │ │ str r2, [sp, #0] │ │ │ │ b.n 27630a │ │ │ │ nop │ │ │ │ - ldrh r4, [r5, r2] │ │ │ │ + ldrh r4, [r6, r2] │ │ │ │ lsls r1, r3, #1 │ │ │ │ - str r2, [r0, #120] @ 0x78 │ │ │ │ + str r2, [r1, #120] @ 0x78 │ │ │ │ lsls r2, r3, #1 │ │ │ │ - ldrh r0, [r5, r1] │ │ │ │ + ldrh r0, [r6, r1] │ │ │ │ lsls r1, r3, #1 │ │ │ │ - str r4, [r7, #112] @ 0x70 │ │ │ │ + str r4, [r0, #116] @ 0x74 │ │ │ │ lsls r2, r3, #1 │ │ │ │ - ldrh r6, [r7, r1] │ │ │ │ + ldrh r6, [r0, r2] │ │ │ │ lsls r1, r3, #1 │ │ │ │ - ldr r4, [pc, #200] @ (276594 ) │ │ │ │ + ldr r4, [pc, #232] @ (2765b4 ) │ │ │ │ lsls r1, r3, #1 │ │ │ │ - bcc.n 2765ac │ │ │ │ + bcc.n 2765bc │ │ │ │ lsls r3, r3, #1 │ │ │ │ - ldrh r4, [r2, r1] │ │ │ │ + ldrh r4, [r3, r1] │ │ │ │ lsls r1, r3, #1 │ │ │ │ - ldrh r4, [r0, r1] │ │ │ │ + ldrh r4, [r1, r1] │ │ │ │ lsls r1, r3, #1 │ │ │ │ - ldr r4, [r3, r5] │ │ │ │ + ldr r4, [r4, r5] │ │ │ │ lsls r1, r3, #1 │ │ │ │ - ldr r3, [pc, #64] @ (276520 ) │ │ │ │ + ldr r3, [pc, #96] @ (276540 ) │ │ │ │ lsls r1, r3, #1 │ │ │ │ - bcs.n 27657c │ │ │ │ + bcs.n 27658c │ │ │ │ lsls r3, r3, #1 │ │ │ │ - ldr r2, [r6, r4] │ │ │ │ + ldr r2, [r7, r4] │ │ │ │ lsls r1, r3, #1 │ │ │ │ - ldr r2, [r4, r4] │ │ │ │ + ldr r2, [r5, r4] │ │ │ │ lsls r1, r3, #1 │ │ │ │ push {r4, r5, r6, r7, lr} │ │ │ │ mov.w ip, #4096 @ 0x1000 │ │ │ │ sub.w ip, sp, ip │ │ │ │ str.w r0, [ip, #4064] @ 0xfe0 │ │ │ │ ldr r3, [r0, #4] │ │ │ │ sub sp, #12 │ │ │ │ @@ -637065,17 +637065,17 @@ │ │ │ │ blx 122c4 <__cxa_end_cleanup@plt> │ │ │ │ ldr r0, [pc, #12] @ (2765e4 ) │ │ │ │ add r0, pc │ │ │ │ blx 11c0c │ │ │ │ ldr r0, [pc, #8] @ (2765e8 ) │ │ │ │ add r0, pc │ │ │ │ blx 11c0c │ │ │ │ - ldr r1, [pc, #184] @ (2766a0 ) │ │ │ │ + ldr r1, [pc, #216] @ (2766c0 ) │ │ │ │ lsls r1, r3, #1 │ │ │ │ - subs r6, #62 @ 0x3e │ │ │ │ + subs r6, #70 @ 0x46 │ │ │ │ lsls r1, r3, #1 │ │ │ │ stmdb sp!, {r4, r5, r6, r7, r8, r9, sl, fp, lr} │ │ │ │ mov.w ip, #4096 @ 0x1000 │ │ │ │ vpush {d8-d10} │ │ │ │ sub.w ip, sp, ip │ │ │ │ str.w r0, [ip, #4016] @ 0xfb0 │ │ │ │ mov r5, r1 │ │ │ │ @@ -637586,91 +637586,91 @@ │ │ │ │ ldr.w r3, [r2, r5, lsl #2] │ │ │ │ vmov r1, s18 │ │ │ │ mul.w r3, r1, r3 │ │ │ │ str.w r3, [r2, r5, lsl #2] │ │ │ │ b.n 276778 │ │ │ │ ldr.w r3, [r2, r6, lsl #2] │ │ │ │ b.n 2767d2 │ │ │ │ - ldr r0, [pc, #456] @ (276df8 ) │ │ │ │ + ldr r0, [pc, #488] @ (276e18 ) │ │ │ │ lsls r1, r3, #1 │ │ │ │ - ldmia r7, {r1, r4, r5, r7} │ │ │ │ + ldmia r7, {r1, r3, r4, r5, r7} │ │ │ │ lsls r3, r3, #1 │ │ │ │ - strb r0, [r4, r7] │ │ │ │ + strb r0, [r5, r7] │ │ │ │ lsls r1, r3, #1 │ │ │ │ - strb r6, [r2, r7] │ │ │ │ + strb r6, [r3, r7] │ │ │ │ lsls r1, r3, #1 │ │ │ │ - strb r2, [r6, r3] │ │ │ │ + strb r2, [r7, r3] │ │ │ │ lsls r1, r3, #1 │ │ │ │ - strb r4, [r6, r6] │ │ │ │ + strb r4, [r7, r6] │ │ │ │ lsls r1, r3, #1 │ │ │ │ - bx ip │ │ │ │ + bx sp │ │ │ │ lsls r1, r3, #1 │ │ │ │ - strb r6, [r6, r6] │ │ │ │ + strb r6, [r7, r6] │ │ │ │ lsls r1, r3, #1 │ │ │ │ - str r2, [r5, #20] │ │ │ │ + str r2, [r6, #20] │ │ │ │ lsls r2, r3, #1 │ │ │ │ - mov ip, ip │ │ │ │ + mov ip, sp │ │ │ │ lsls r1, r3, #1 │ │ │ │ - ldmia r6!, {r2, r3} │ │ │ │ + ldmia r6!, {r2, r4} │ │ │ │ lsls r3, r3, #1 │ │ │ │ - strb r2, [r4, r1] │ │ │ │ + strb r2, [r5, r1] │ │ │ │ lsls r1, r3, #1 │ │ │ │ - strb r2, [r3, r1] │ │ │ │ + strb r2, [r4, r1] │ │ │ │ lsls r1, r3, #1 │ │ │ │ - mov r4, r9 │ │ │ │ + mov r4, sl │ │ │ │ lsls r1, r3, #1 │ │ │ │ - ldmia r5, {r1, r2, r3, r4, r5, r6} │ │ │ │ + ldmia r5!, {r1, r2, r7} │ │ │ │ lsls r3, r3, #1 │ │ │ │ - strh r2, [r2, r7] │ │ │ │ + strh r2, [r3, r7] │ │ │ │ lsls r1, r3, #1 │ │ │ │ - strh r4, [r1, r7] │ │ │ │ + strh r4, [r2, r7] │ │ │ │ lsls r1, r3, #1 │ │ │ │ - strh r0, [r5, r4] │ │ │ │ + strh r0, [r6, r4] │ │ │ │ lsls r1, r3, #1 │ │ │ │ - strh r6, [r7, r7] │ │ │ │ + strb r6, [r0, r0] │ │ │ │ lsls r1, r3, #1 │ │ │ │ - cmp sl, r6 │ │ │ │ + cmp sl, r7 │ │ │ │ lsls r1, r3, #1 │ │ │ │ - strb r2, [r4, r0] │ │ │ │ + strb r2, [r5, r0] │ │ │ │ lsls r1, r3, #1 │ │ │ │ - strb r2, [r3, r0] │ │ │ │ + strb r2, [r4, r0] │ │ │ │ lsls r1, r3, #1 │ │ │ │ - ldrsh r2, [r5, r6] │ │ │ │ + ldrsh r2, [r6, r6] │ │ │ │ lsls r2, r3, #1 │ │ │ │ - strh r4, [r1, r2] │ │ │ │ + strh r4, [r2, r2] │ │ │ │ lsls r1, r3, #1 │ │ │ │ - ldrsh r4, [r6, r5] │ │ │ │ + ldrsh r4, [r7, r5] │ │ │ │ lsls r2, r3, #1 │ │ │ │ - strh r4, [r4, r5] │ │ │ │ + strh r4, [r5, r5] │ │ │ │ lsls r1, r3, #1 │ │ │ │ - strh r6, [r4, r5] │ │ │ │ + strh r6, [r5, r5] │ │ │ │ lsls r1, r3, #1 │ │ │ │ - str r0, [r4, r7] │ │ │ │ + str r0, [r5, r7] │ │ │ │ lsls r1, r3, #1 │ │ │ │ - strh r6, [r0, r3] │ │ │ │ + strh r6, [r1, r3] │ │ │ │ lsls r1, r3, #1 │ │ │ │ - strh r6, [r0, r3] │ │ │ │ + strh r6, [r1, r3] │ │ │ │ lsls r1, r3, #1 │ │ │ │ - ldrsh r0, [r6, r1] │ │ │ │ + ldrsh r0, [r7, r1] │ │ │ │ lsls r2, r3, #1 │ │ │ │ - add r0, r5 │ │ │ │ + add r0, r6 │ │ │ │ lsls r1, r3, #1 │ │ │ │ - ldmia r3!, {r1, r4, r6} │ │ │ │ + ldmia r3, {r1, r3, r4, r6} │ │ │ │ lsls r3, r3, #1 │ │ │ │ + str r6, [r5, r6] │ │ │ │ + lsls r1, r3, #1 │ │ │ │ str r6, [r4, r6] │ │ │ │ lsls r1, r3, #1 │ │ │ │ - str r6, [r3, r6] │ │ │ │ + str r2, [r0, r4] │ │ │ │ lsls r1, r3, #1 │ │ │ │ - str r2, [r7, r3] │ │ │ │ + str r0, [r5, r7] │ │ │ │ lsls r1, r3, #1 │ │ │ │ str r0, [r4, r7] │ │ │ │ lsls r1, r3, #1 │ │ │ │ - str r0, [r3, r7] │ │ │ │ - lsls r1, r3, #1 │ │ │ │ - ldrb r2, [r0, r6] │ │ │ │ + ldrb r2, [r1, r6] │ │ │ │ lsls r2, r3, #1 │ │ │ │ stmdb sp!, {r4, r5, r6, r7, r8, r9, sl, fp, lr} │ │ │ │ mov.w ip, #4096 @ 0x1000 │ │ │ │ vpush {d8-d10} │ │ │ │ sub.w ip, sp, ip │ │ │ │ str.w r0, [ip, #4016] @ 0xfb0 │ │ │ │ mov r5, r1 │ │ │ │ @@ -638186,95 +638186,95 @@ │ │ │ │ mul.w r3, r1, r3 │ │ │ │ str.w r3, [r2, r5, lsl #2] │ │ │ │ add sp, #20 │ │ │ │ vpop {d8-d10} │ │ │ │ ldmia.w sp!, {r4, r5, r6, r7, r8, r9, sl, fp, pc} │ │ │ │ ldr.w r3, [r2, r6, lsl #2] │ │ │ │ b.n 276eb2 │ │ │ │ - sbcs r6, r1 │ │ │ │ + sbcs r6, r2 │ │ │ │ lsls r1, r3, #1 │ │ │ │ - ldmia r0!, {r1, r2, r5, r7} │ │ │ │ + ldmia r0!, {r1, r2, r3, r5, r7} │ │ │ │ lsls r3, r3, #1 │ │ │ │ - ldr r7, [pc, #0] @ (277334 ) │ │ │ │ + ldr r7, [pc, #32] @ (277354 ) │ │ │ │ lsls r1, r3, #1 │ │ │ │ - ldr r6, [pc, #984] @ (277710 ) │ │ │ │ + ldr r6, [pc, #1016] @ (277730 ) │ │ │ │ lsls r1, r3, #1 │ │ │ │ - ldr r6, [pc, #72] @ (277384 ) │ │ │ │ + ldr r6, [pc, #104] @ (2773a4 ) │ │ │ │ lsls r1, r3, #1 │ │ │ │ - ldr r7, [pc, #192] @ (277400 ) │ │ │ │ + ldr r7, [pc, #224] @ (277420 ) │ │ │ │ lsls r1, r3, #1 │ │ │ │ - lsls r6, r0 │ │ │ │ + lsls r6, r1 │ │ │ │ lsls r1, r3, #1 │ │ │ │ - ldr r6, [pc, #856] @ (2776a0 ) │ │ │ │ + ldr r6, [pc, #888] @ (2776c0 ) │ │ │ │ lsls r1, r3, #1 │ │ │ │ - ldrh r6, [r1, r2] │ │ │ │ + ldrh r6, [r2, r2] │ │ │ │ lsls r2, r3, #1 │ │ │ │ - subs r7, #252 @ 0xfc │ │ │ │ + ands r4, r0 │ │ │ │ lsls r1, r3, #1 │ │ │ │ - stmia r7!, {r2, r5} │ │ │ │ + stmia r7!, {r2, r3, r5} │ │ │ │ lsls r3, r3, #1 │ │ │ │ - ldr r5, [pc, #488] @ (277540 ) │ │ │ │ + ldr r5, [pc, #520] @ (277560 ) │ │ │ │ lsls r1, r3, #1 │ │ │ │ - ldr r5, [pc, #456] @ (277524 ) │ │ │ │ + ldr r5, [pc, #488] @ (277544 ) │ │ │ │ lsls r1, r3, #1 │ │ │ │ - subs r7, #96 @ 0x60 │ │ │ │ + subs r7, #104 @ 0x68 │ │ │ │ lsls r1, r3, #1 │ │ │ │ - stmia r6!, {r1, r4, r7} │ │ │ │ + stmia r6!, {r1, r3, r4, r7} │ │ │ │ lsls r3, r3, #1 │ │ │ │ - ldr r4, [pc, #952] @ (277720 ) │ │ │ │ + ldr r4, [pc, #984] @ (277740 ) │ │ │ │ lsls r1, r3, #1 │ │ │ │ - ldr r4, [pc, #928] @ (27770c ) │ │ │ │ + ldr r4, [pc, #960] @ (27772c ) │ │ │ │ lsls r1, r3, #1 │ │ │ │ - ldr r4, [pc, #272] @ (277480 ) │ │ │ │ + ldr r4, [pc, #304] @ (2774a0 ) │ │ │ │ lsls r1, r3, #1 │ │ │ │ - ldr r5, [pc, #160] @ (277414 ) │ │ │ │ + ldr r5, [pc, #192] @ (277434 ) │ │ │ │ lsls r1, r3, #1 │ │ │ │ - ldr r5, [pc, #176] @ (277428 ) │ │ │ │ + ldr r5, [pc, #208] @ (277448 ) │ │ │ │ lsls r1, r3, #1 │ │ │ │ - ldr r4, [r2, r3] │ │ │ │ + ldr r4, [r3, r3] │ │ │ │ lsls r2, r3, #1 │ │ │ │ - ldr r3, [pc, #744] @ (277668 ) │ │ │ │ + ldr r3, [pc, #776] @ (277688 ) │ │ │ │ lsls r1, r3, #1 │ │ │ │ - ldr r4, [pc, #1000] @ (27776c ) │ │ │ │ + ldr r5, [pc, #8] @ (27738c ) │ │ │ │ lsls r1, r3, #1 │ │ │ │ - subs r6, #66 @ 0x42 │ │ │ │ + subs r6, #74 @ 0x4a │ │ │ │ lsls r1, r3, #1 │ │ │ │ - stmia r5!, {r1, r2, r3, r4, r5, r6} │ │ │ │ + stmia r5!, {r1, r2, r7} │ │ │ │ lsls r3, r3, #1 │ │ │ │ - ldr r4, [pc, #504] @ (277588 ) │ │ │ │ + ldr r4, [pc, #536] @ (2775a8 ) │ │ │ │ lsls r1, r3, #1 │ │ │ │ - ldr r0, [r5, r0] │ │ │ │ + ldr r0, [r6, r0] │ │ │ │ lsls r2, r3, #1 │ │ │ │ - ldr r2, [pc, #984] @ (277770 ) │ │ │ │ + ldr r2, [pc, #1016] @ (277790 ) │ │ │ │ lsls r1, r3, #1 │ │ │ │ - ldr r3, [pc, #904] @ (277724 ) │ │ │ │ + ldr r3, [pc, #936] @ (277744 ) │ │ │ │ lsls r1, r3, #1 │ │ │ │ - ldr r3, [pc, #888] @ (277718 ) │ │ │ │ + ldr r3, [pc, #920] @ (277738 ) │ │ │ │ lsls r1, r3, #1 │ │ │ │ - ldrsb r0, [r1, r6] │ │ │ │ + ldrsb r0, [r2, r6] │ │ │ │ lsls r2, r3, #1 │ │ │ │ - subs r5, #60 @ 0x3c │ │ │ │ + subs r5, #68 @ 0x44 │ │ │ │ lsls r1, r3, #1 │ │ │ │ - stmia r4!, {r1, r2, r3, r5, r6} │ │ │ │ + stmia r4!, {r1, r2, r4, r5, r6} │ │ │ │ lsls r3, r3, #1 │ │ │ │ - ldr r2, [pc, #792] @ (2776c8 ) │ │ │ │ + ldr r2, [pc, #824] @ (2776e8 ) │ │ │ │ lsls r1, r3, #1 │ │ │ │ - ldr r2, [pc, #760] @ (2776ac ) │ │ │ │ + ldr r2, [pc, #792] @ (2776cc ) │ │ │ │ lsls r1, r3, #1 │ │ │ │ - ldr r2, [pc, #104] @ (277420 ) │ │ │ │ + ldr r2, [pc, #136] @ (277440 ) │ │ │ │ lsls r1, r3, #1 │ │ │ │ - ldr r3, [pc, #360] @ (277524 ) │ │ │ │ + ldr r3, [pc, #392] @ (277544 ) │ │ │ │ lsls r1, r3, #1 │ │ │ │ - subs r4, #164 @ 0xa4 │ │ │ │ + subs r4, #172 @ 0xac │ │ │ │ lsls r1, r3, #1 │ │ │ │ - stmia r3!, {r5, r6, r7} │ │ │ │ + stmia r3!, {r3, r5, r6, r7} │ │ │ │ lsls r3, r3, #1 │ │ │ │ - ldr r2, [pc, #912] @ (277758 ) │ │ │ │ + ldr r2, [pc, #944] @ (277778 ) │ │ │ │ lsls r1, r3, #1 │ │ │ │ - ldrsb r6, [r1, r2] │ │ │ │ + ldrsb r6, [r2, r2] │ │ │ │ lsls r2, r3, #1 │ │ │ │ stmdb sp!, {r4, r5, r6, r7, r8, r9, sl, fp, lr} │ │ │ │ mov.w ip, #4096 @ 0x1000 │ │ │ │ sub.w ip, sp, ip │ │ │ │ str.w r0, [ip, #4000] @ 0xfa0 │ │ │ │ mov r4, r3 │ │ │ │ ldr.w r3, [r0, #480] @ 0x1e0 │ │ │ │ @@ -638965,131 +638965,131 @@ │ │ │ │ ldr r1, [pc, #244] @ (277c80 ) │ │ │ │ movs r2, #1 │ │ │ │ mov r0, r6 │ │ │ │ add r1, pc │ │ │ │ blx 11f38 >& std::__ostream_insert >(std::basic_ostream >&, char const*, int)@plt+0x4> │ │ │ │ b.n 2774f4 │ │ │ │ nop │ │ │ │ - ldr r0, [pc, #832] @ (277edc ) │ │ │ │ + ldr r0, [pc, #864] @ (277efc ) │ │ │ │ lsls r1, r3, #1 │ │ │ │ - ldr r1, [pc, #440] @ (277d58 ) │ │ │ │ + ldr r1, [pc, #472] @ (277d78 ) │ │ │ │ lsls r1, r3, #1 │ │ │ │ - ldr r0, [pc, #704] @ (277e64 ) │ │ │ │ + ldr r0, [pc, #736] @ (277e84 ) │ │ │ │ lsls r1, r3, #1 │ │ │ │ - ldr r1, [pc, #128] @ (277c28 ) │ │ │ │ + ldr r1, [pc, #160] @ (277c48 ) │ │ │ │ lsls r1, r3, #1 │ │ │ │ - ldr r0, [pc, #336] @ (277cfc ) │ │ │ │ + ldr r0, [pc, #368] @ (277d1c ) │ │ │ │ lsls r1, r3, #1 │ │ │ │ - ldr r1, [pc, #104] @ (277c18 ) │ │ │ │ + ldr r1, [pc, #136] @ (277c38 ) │ │ │ │ lsls r1, r3, #1 │ │ │ │ - ldr r0, [pc, #368] @ (277d24 ) │ │ │ │ + ldr r0, [pc, #400] @ (277d44 ) │ │ │ │ lsls r1, r3, #1 │ │ │ │ - ldr r0, [pc, #112] @ (277c28 ) │ │ │ │ + ldr r0, [pc, #144] @ (277c48 ) │ │ │ │ lsls r1, r3, #1 │ │ │ │ - ldr r1, [pc, #128] @ (277c3c ) │ │ │ │ + ldr r1, [pc, #160] @ (277c5c ) │ │ │ │ lsls r1, r3, #1 │ │ │ │ - strb r2, [r2, r2] │ │ │ │ + strb r2, [r3, r2] │ │ │ │ lsls r2, r3, #1 │ │ │ │ - ldr r0, [pc, #112] @ (277c34 ) │ │ │ │ + ldr r0, [pc, #144] @ (277c54 ) │ │ │ │ lsls r1, r3, #1 │ │ │ │ - blx r8 │ │ │ │ + blx r9 │ │ │ │ lsls r1, r3, #1 │ │ │ │ - bx r4 │ │ │ │ + bx r5 │ │ │ │ lsls r1, r3, #1 │ │ │ │ - strb r0, [r3, r0] │ │ │ │ + strb r0, [r4, r0] │ │ │ │ lsls r2, r3, #1 │ │ │ │ - subs r1, #96 @ 0x60 │ │ │ │ + subs r1, #104 @ 0x68 │ │ │ │ lsls r1, r3, #1 │ │ │ │ - stmia r0!, {r2, r4, r7} │ │ │ │ + stmia r0!, {r2, r3, r4, r7} │ │ │ │ lsls r3, r3, #1 │ │ │ │ - @ instruction: 0x47d2 │ │ │ │ + @ instruction: 0x47da │ │ │ │ lsls r1, r3, #1 │ │ │ │ - mov ip, sl │ │ │ │ + mov ip, fp │ │ │ │ lsls r1, r3, #1 │ │ │ │ - mov r6, r5 │ │ │ │ + mov r6, r6 │ │ │ │ lsls r1, r3, #1 │ │ │ │ - @ instruction: 0x4782 │ │ │ │ + @ instruction: 0x478a │ │ │ │ lsls r1, r3, #1 │ │ │ │ - subs r0, #172 @ 0xac │ │ │ │ + subs r0, #180 @ 0xb4 │ │ │ │ lsls r1, r3, #1 │ │ │ │ - nop {14} │ │ │ │ - lsls r3, r3, #1 │ │ │ │ - bx r2 │ │ │ │ + it al │ │ │ │ + lslal r3, r3, #1 │ │ │ │ + bx r3 │ │ │ │ lsls r1, r3, #1 │ │ │ │ - ldr r0, [pc, #632] @ (277e70 ) │ │ │ │ + ldr r0, [pc, #664] @ (277e90 ) │ │ │ │ lsls r1, r3, #1 │ │ │ │ - strh r2, [r4, r1] │ │ │ │ + strh r2, [r5, r1] │ │ │ │ lsls r2, r3, #1 │ │ │ │ - subs r0, #2 │ │ │ │ + subs r0, #10 │ │ │ │ lsls r1, r3, #1 │ │ │ │ - itet cc │ │ │ │ + ittt cc │ │ │ │ lslcc r3, r3, #1 │ │ │ │ - movcs r6, ip │ │ │ │ + movcc r6, sp │ │ │ │ lslcc r1, r3, #1 │ │ │ │ - mov r6, r3 │ │ │ │ + mov r6, r4 │ │ │ │ lsls r1, r3, #1 │ │ │ │ - adds r7, #68 @ 0x44 │ │ │ │ + adds r7, #76 @ 0x4c │ │ │ │ lsls r1, r3, #1 │ │ │ │ - bkpt 0x008a │ │ │ │ + bkpt 0x0092 │ │ │ │ lsls r3, r3, #1 │ │ │ │ - cmp lr, r7 │ │ │ │ + cmp lr, r8 │ │ │ │ lsls r1, r3, #1 │ │ │ │ - bx r9 │ │ │ │ + bx sl │ │ │ │ lsls r1, r3, #1 │ │ │ │ - adds r6, #110 @ 0x6e │ │ │ │ + adds r6, #118 @ 0x76 │ │ │ │ lsls r1, r3, #1 │ │ │ │ - pop {r2, r5, r7, pc} │ │ │ │ + pop {r2, r3, r5, r7, pc} │ │ │ │ lsls r3, r3, #1 │ │ │ │ - add sl, ip │ │ │ │ + add sl, sp │ │ │ │ lsls r1, r3, #1 │ │ │ │ - adds r6, #28 │ │ │ │ + adds r6, #36 @ 0x24 │ │ │ │ lsls r1, r3, #1 │ │ │ │ - pop {r1, r4, r6, pc} │ │ │ │ + pop {r1, r3, r4, r6, pc} │ │ │ │ lsls r3, r3, #1 │ │ │ │ - add sl, r0 │ │ │ │ + add sl, r1 │ │ │ │ lsls r1, r3, #1 │ │ │ │ - adds r5, #184 @ 0xb8 │ │ │ │ + adds r5, #192 @ 0xc0 │ │ │ │ lsls r1, r3, #1 │ │ │ │ - pop {r1, r2, r3, r4, r5, r6, r7} │ │ │ │ + pop {r1, r2, pc} │ │ │ │ lsls r3, r3, #1 │ │ │ │ - add r6, r4 │ │ │ │ + add r6, r5 │ │ │ │ lsls r1, r3, #1 │ │ │ │ - adds r5, #96 @ 0x60 │ │ │ │ + adds r5, #104 @ 0x68 │ │ │ │ lsls r1, r3, #1 │ │ │ │ - pop {r1, r2, r4, r7} │ │ │ │ + pop {r1, r2, r3, r4, r7} │ │ │ │ lsls r3, r3, #1 │ │ │ │ - mvns r4, r2 │ │ │ │ + mvns r4, r3 │ │ │ │ lsls r1, r3, #1 │ │ │ │ - cmp r4, r4 │ │ │ │ + cmp r4, r5 │ │ │ │ lsls r1, r3, #1 │ │ │ │ - muls r4, r0 │ │ │ │ + muls r4, r1 │ │ │ │ lsls r1, r3, #1 │ │ │ │ - cmp r0, r1 │ │ │ │ + cmp r0, r2 │ │ │ │ lsls r1, r3, #1 │ │ │ │ - cmn r2, r6 │ │ │ │ + cmn r2, r7 │ │ │ │ lsls r1, r3, #1 │ │ │ │ - bics r0, r0 │ │ │ │ + bics r0, r1 │ │ │ │ lsls r1, r3, #1 │ │ │ │ - cbnz r2, 277cde │ │ │ │ + cbnz r2, 277ce0 │ │ │ │ lsls r3, r3, #1 │ │ │ │ - bge.n 277bb8 │ │ │ │ + bge.n 277bc8 │ │ │ │ lsls r1, r3, #1 │ │ │ │ - rors r0, r1 │ │ │ │ + rors r0, r2 │ │ │ │ lsls r1, r3, #1 │ │ │ │ - cmp r4, r2 │ │ │ │ + cmp r4, r3 │ │ │ │ lsls r1, r3, #1 │ │ │ │ - rors r0, r3 │ │ │ │ + rors r0, r4 │ │ │ │ lsls r1, r3, #1 │ │ │ │ - sbcs r0, r4 │ │ │ │ + sbcs r0, r5 │ │ │ │ lsls r1, r3, #1 │ │ │ │ - cmp r4, r3 │ │ │ │ + cmp r4, r4 │ │ │ │ lsls r1, r3, #1 │ │ │ │ - negs r6, r7 │ │ │ │ + cmp r6, r0 │ │ │ │ lsls r1, r3, #1 │ │ │ │ - ldr r5, [pc, #968] @ (27804c ) │ │ │ │ + ldr r5, [pc, #1000] @ (27806c ) │ │ │ │ lsls r2, r3, #1 │ │ │ │ stmdb sp!, {r4, r5, r6, r7, r8, r9, sl, fp, lr} │ │ │ │ mov.w ip, #4096 @ 0x1000 │ │ │ │ vpush {d8-d9} │ │ │ │ sub.w ip, sp, ip │ │ │ │ str.w r0, [ip, #3984] @ 0xf90 │ │ │ │ mov r5, r3 │ │ │ │ @@ -639841,141 +639841,141 @@ │ │ │ │ ldr r1, [pc, #264] @ (27862c ) │ │ │ │ movs r2, #1 │ │ │ │ mov r0, r6 │ │ │ │ add r1, pc │ │ │ │ blx 11f38 >& std::__ostream_insert >(std::basic_ostream >&, char const*, int)@plt+0x4> │ │ │ │ b.n 277df4 │ │ │ │ nop │ │ │ │ - ands r0, r2 │ │ │ │ + ands r0, r3 │ │ │ │ lsls r1, r3, #1 │ │ │ │ - lsls r6, r5 │ │ │ │ + lsls r6, r6 │ │ │ │ lsls r1, r3, #1 │ │ │ │ - ldmia r7, {r3, r4, r5, r6, r7} │ │ │ │ + beq.n 27853c │ │ │ │ lsls r6, r2, #1 │ │ │ │ - asrs r6, r6, #22 │ │ │ │ + asrs r6, r7, #22 │ │ │ │ lsls r2, r3, #1 │ │ │ │ - subs r7, #122 @ 0x7a │ │ │ │ + subs r7, #130 @ 0x82 │ │ │ │ lsls r1, r3, #1 │ │ │ │ - eors r0, r0 │ │ │ │ + eors r0, r1 │ │ │ │ lsls r1, r3, #1 │ │ │ │ - ldmia r7, {r2, r7} │ │ │ │ + ldmia r7, {r2, r3, r7} │ │ │ │ lsls r6, r2, #1 │ │ │ │ - eors r6, r6 │ │ │ │ + eors r6, r7 │ │ │ │ lsls r1, r3, #1 │ │ │ │ - subs r7, #16 │ │ │ │ + subs r7, #24 │ │ │ │ lsls r1, r3, #1 │ │ │ │ - ldr r3, [pc, #584] @ (2787a0 ) │ │ │ │ + ldr r3, [pc, #616] @ (2787c0 ) │ │ │ │ lsls r2, r3, #1 │ │ │ │ - subs r7, #24 │ │ │ │ + subs r7, #32 │ │ │ │ lsls r1, r3, #1 │ │ │ │ - subs r6, #188 @ 0xbc │ │ │ │ + subs r6, #196 @ 0xc4 │ │ │ │ lsls r1, r3, #1 │ │ │ │ - subs r6, #28 │ │ │ │ + subs r6, #36 @ 0x24 │ │ │ │ lsls r1, r3, #1 │ │ │ │ - ldr r3, [pc, #80] @ (2785b8 ) │ │ │ │ + ldr r3, [pc, #112] @ (2785d8 ) │ │ │ │ lsls r2, r3, #1 │ │ │ │ - adds r0, #214 @ 0xd6 │ │ │ │ + adds r0, #222 @ 0xde │ │ │ │ lsls r1, r3, #1 │ │ │ │ - @ instruction: 0xb80a │ │ │ │ + @ instruction: 0xb812 │ │ │ │ lsls r3, r3, #1 │ │ │ │ - subs r6, #76 @ 0x4c │ │ │ │ + subs r6, #84 @ 0x54 │ │ │ │ lsls r1, r3, #1 │ │ │ │ - subs r7, #44 @ 0x2c │ │ │ │ + subs r7, #52 @ 0x34 │ │ │ │ lsls r1, r3, #1 │ │ │ │ - subs r6, #46 @ 0x2e │ │ │ │ + subs r6, #54 @ 0x36 │ │ │ │ lsls r1, r3, #1 │ │ │ │ - subs r5, #136 @ 0x88 │ │ │ │ + subs r5, #144 @ 0x90 │ │ │ │ lsls r1, r3, #1 │ │ │ │ - subs r6, #220 @ 0xdc │ │ │ │ + subs r6, #228 @ 0xe4 │ │ │ │ lsls r1, r3, #1 │ │ │ │ - adds r0, #6 │ │ │ │ + adds r0, #14 │ │ │ │ lsls r1, r3, #1 │ │ │ │ - @ instruction: 0xb73a │ │ │ │ + @ instruction: 0xb742 │ │ │ │ lsls r3, r3, #1 │ │ │ │ - subs r6, #120 @ 0x78 │ │ │ │ + subs r6, #128 @ 0x80 │ │ │ │ lsls r1, r3, #1 │ │ │ │ - ands r6, r0 │ │ │ │ + ands r6, r1 │ │ │ │ lsls r1, r3, #1 │ │ │ │ - ldr r1, [pc, #808] @ (2788c0 ) │ │ │ │ + ldr r1, [pc, #840] @ (2788e0 ) │ │ │ │ lsls r2, r3, #1 │ │ │ │ - cmp r7, #106 @ 0x6a │ │ │ │ + cmp r7, #114 @ 0x72 │ │ │ │ lsls r1, r3, #1 │ │ │ │ - @ instruction: 0xb69e │ │ │ │ + @ instruction: 0xb6a6 │ │ │ │ lsls r3, r3, #1 │ │ │ │ - subs r5, #220 @ 0xdc │ │ │ │ + subs r5, #228 @ 0xe4 │ │ │ │ lsls r1, r3, #1 │ │ │ │ - subs r5, #148 @ 0x94 │ │ │ │ + subs r5, #156 @ 0x9c │ │ │ │ lsls r1, r3, #1 │ │ │ │ - cmp r6, #186 @ 0xba │ │ │ │ + cmp r6, #194 @ 0xc2 │ │ │ │ lsls r1, r3, #1 │ │ │ │ - @ instruction: 0xb600 │ │ │ │ + @ instruction: 0xb608 │ │ │ │ lsls r3, r3, #1 │ │ │ │ - subs r4, #54 @ 0x36 │ │ │ │ + subs r4, #62 @ 0x3e │ │ │ │ lsls r1, r3, #1 │ │ │ │ - subs r5, #26 │ │ │ │ + subs r5, #34 @ 0x22 │ │ │ │ lsls r1, r3, #1 │ │ │ │ - subs r6, #168 @ 0xa8 │ │ │ │ + subs r6, #176 @ 0xb0 │ │ │ │ lsls r1, r3, #1 │ │ │ │ - cmp r5, #206 @ 0xce │ │ │ │ + cmp r5, #214 @ 0xd6 │ │ │ │ lsls r1, r3, #1 │ │ │ │ - push {r1, lr} │ │ │ │ + push {r1, r3, lr} │ │ │ │ lsls r3, r3, #1 │ │ │ │ - subs r4, #64 @ 0x40 │ │ │ │ + subs r4, #72 @ 0x48 │ │ │ │ lsls r1, r3, #1 │ │ │ │ - cmp r5, #52 @ 0x34 │ │ │ │ + cmp r5, #60 @ 0x3c │ │ │ │ lsls r1, r3, #1 │ │ │ │ - push {r1, r3, r5, r6} │ │ │ │ + push {r1, r4, r5, r6} │ │ │ │ lsls r3, r3, #1 │ │ │ │ - subs r2, #174 @ 0xae │ │ │ │ + subs r2, #182 @ 0xb6 │ │ │ │ lsls r1, r3, #1 │ │ │ │ - subs r3, #142 @ 0x8e │ │ │ │ + subs r3, #150 @ 0x96 │ │ │ │ lsls r1, r3, #1 │ │ │ │ - cmp r4, #196 @ 0xc4 │ │ │ │ + cmp r4, #204 @ 0xcc │ │ │ │ lsls r1, r3, #1 │ │ │ │ - push {r1, r3} │ │ │ │ + push {r1, r4} │ │ │ │ lsls r3, r3, #1 │ │ │ │ - subs r3, #60 @ 0x3c │ │ │ │ + subs r3, #68 @ 0x44 │ │ │ │ lsls r1, r3, #1 │ │ │ │ - cmp r4, #118 @ 0x76 │ │ │ │ + cmp r4, #126 @ 0x7e │ │ │ │ lsls r1, r3, #1 │ │ │ │ - cbz r4, 278656 │ │ │ │ + cbz r4, 278658 │ │ │ │ lsls r3, r3, #1 │ │ │ │ - subs r1, #240 @ 0xf0 │ │ │ │ + subs r1, #248 @ 0xf8 │ │ │ │ lsls r1, r3, #1 │ │ │ │ - subs r2, #208 @ 0xd0 │ │ │ │ + subs r2, #216 @ 0xd8 │ │ │ │ lsls r1, r3, #1 │ │ │ │ - subs r1, #160 @ 0xa0 │ │ │ │ + subs r1, #168 @ 0xa8 │ │ │ │ lsls r1, r3, #1 │ │ │ │ - subs r2, #64 @ 0x40 │ │ │ │ + subs r2, #72 @ 0x48 │ │ │ │ lsls r1, r3, #1 │ │ │ │ - ldmia r1!, {r2, r7} │ │ │ │ + ldmia r1!, {r2, r3, r7} │ │ │ │ lsls r6, r2, #1 │ │ │ │ - lsrs r4, r0, #29 │ │ │ │ + lsrs r4, r1, #29 │ │ │ │ lsls r2, r3, #1 │ │ │ │ - subs r2, #98 @ 0x62 │ │ │ │ + subs r2, #106 @ 0x6a │ │ │ │ lsls r1, r3, #1 │ │ │ │ - uxtb r0, r2 │ │ │ │ + uxtb r0, r3 │ │ │ │ lsls r3, r3, #1 │ │ │ │ - lsrs r6, r0, #27 │ │ │ │ + lsrs r6, r1, #27 │ │ │ │ lsls r2, r3, #1 │ │ │ │ - subs r0, #100 @ 0x64 │ │ │ │ + subs r0, #108 @ 0x6c │ │ │ │ lsls r1, r3, #1 │ │ │ │ - subs r1, #48 @ 0x30 │ │ │ │ + subs r1, #56 @ 0x38 │ │ │ │ lsls r1, r3, #1 │ │ │ │ - ldmia r0!, {r2, r3, r4, r5, r6} │ │ │ │ + ldmia r0!, {r2, r7} │ │ │ │ lsls r6, r2, #1 │ │ │ │ - subs r1, #110 @ 0x6e │ │ │ │ + subs r1, #118 @ 0x76 │ │ │ │ lsls r1, r3, #1 │ │ │ │ - subs r0, #10 │ │ │ │ + subs r0, #18 │ │ │ │ lsls r1, r3, #1 │ │ │ │ - cbz r4, 278652 │ │ │ │ + cbz r4, 278654 │ │ │ │ lsls r3, r3, #1 │ │ │ │ - subs r1, #22 │ │ │ │ + subs r1, #30 │ │ │ │ lsls r1, r3, #1 │ │ │ │ - add r2, fp │ │ │ │ + add r2, ip │ │ │ │ lsls r2, r3, #1 │ │ │ │ stmdb sp!, {r4, r5, r6, r7, r8, r9, sl, fp, lr} │ │ │ │ mov.w ip, #4096 @ 0x1000 │ │ │ │ vpush {d8-d13} │ │ │ │ sub.w ip, sp, ip │ │ │ │ str.w r0, [ip, #3992] @ 0xf98 │ │ │ │ mov r6, r3 │ │ │ │ @@ -641310,253 +641310,253 @@ │ │ │ │ mov r1, r7 │ │ │ │ mov r0, r8 │ │ │ │ blx 1178c │ │ │ │ ldr r1, [pc, #484] @ (279784 ) │ │ │ │ add r1, pc │ │ │ │ bl 26032c │ │ │ │ b.n 278fba │ │ │ │ - cmp r0, #118 @ 0x76 │ │ │ │ + cmp r0, #126 @ 0x7e │ │ │ │ lsls r1, r3, #1 │ │ │ │ - add r7, sp, #704 @ 0x2c0 │ │ │ │ + add r7, sp, #736 @ 0x2e0 │ │ │ │ lsls r3, r3, #1 │ │ │ │ - adds r7, #44 @ 0x2c │ │ │ │ + adds r7, #52 @ 0x34 │ │ │ │ lsls r1, r3, #1 │ │ │ │ - adds r7, #12 │ │ │ │ + adds r7, #20 │ │ │ │ lsls r1, r3, #1 │ │ │ │ - adds r5, #214 @ 0xd6 │ │ │ │ + adds r5, #222 @ 0xde │ │ │ │ lsls r1, r3, #1 │ │ │ │ - adds r5, #48 @ 0x30 │ │ │ │ + adds r5, #56 @ 0x38 │ │ │ │ lsls r1, r3, #1 │ │ │ │ - adds r6, #152 @ 0x98 │ │ │ │ + adds r6, #160 @ 0xa0 │ │ │ │ lsls r1, r3, #1 │ │ │ │ - adds r7, #212 @ 0xd4 │ │ │ │ + adds r7, #220 @ 0xdc │ │ │ │ lsls r1, r3, #1 │ │ │ │ - sbcs r0, r3 │ │ │ │ + sbcs r0, r4 │ │ │ │ lsls r2, r3, #1 │ │ │ │ - movs r7, #56 @ 0x38 │ │ │ │ + movs r7, #64 @ 0x40 │ │ │ │ lsls r1, r3, #1 │ │ │ │ - add r6, sp, #424 @ 0x1a8 │ │ │ │ + add r6, sp, #456 @ 0x1c8 │ │ │ │ lsls r3, r3, #1 │ │ │ │ - adds r5, #236 @ 0xec │ │ │ │ + adds r5, #244 @ 0xf4 │ │ │ │ lsls r1, r3, #1 │ │ │ │ - adds r5, #204 @ 0xcc │ │ │ │ + adds r5, #212 @ 0xd4 │ │ │ │ lsls r1, r3, #1 │ │ │ │ - adds r4, #152 @ 0x98 │ │ │ │ + adds r4, #160 @ 0xa0 │ │ │ │ lsls r1, r3, #1 │ │ │ │ - adds r3, #242 @ 0xf2 │ │ │ │ + adds r3, #250 @ 0xfa │ │ │ │ lsls r1, r3, #1 │ │ │ │ - adds r5, #90 @ 0x5a │ │ │ │ + adds r5, #98 @ 0x62 │ │ │ │ lsls r1, r3, #1 │ │ │ │ - adds r6, #150 @ 0x96 │ │ │ │ + adds r6, #158 @ 0x9e │ │ │ │ lsls r1, r3, #1 │ │ │ │ - eors r6, r3 │ │ │ │ + eors r6, r4 │ │ │ │ lsls r2, r3, #1 │ │ │ │ - movs r5, #154 @ 0x9a │ │ │ │ + movs r5, #162 @ 0xa2 │ │ │ │ lsls r1, r3, #1 │ │ │ │ - add r4, sp, #824 @ 0x338 │ │ │ │ + add r4, sp, #856 @ 0x358 │ │ │ │ lsls r3, r3, #1 │ │ │ │ - adds r4, #76 @ 0x4c │ │ │ │ + adds r4, #84 @ 0x54 │ │ │ │ lsls r1, r3, #1 │ │ │ │ - adds r3, #242 @ 0xf2 │ │ │ │ + adds r3, #250 @ 0xfa │ │ │ │ lsls r1, r3, #1 │ │ │ │ - adds r2, #244 @ 0xf4 │ │ │ │ + adds r2, #252 @ 0xfc │ │ │ │ lsls r1, r3, #1 │ │ │ │ - adds r2, #78 @ 0x4e │ │ │ │ + adds r2, #86 @ 0x56 │ │ │ │ lsls r1, r3, #1 │ │ │ │ - adds r3, #184 @ 0xb8 │ │ │ │ + adds r3, #192 @ 0xc0 │ │ │ │ lsls r1, r3, #1 │ │ │ │ - movs r4, #220 @ 0xdc │ │ │ │ + movs r4, #228 @ 0xe4 │ │ │ │ lsls r1, r3, #1 │ │ │ │ - add r4, sp, #64 @ 0x40 │ │ │ │ + add r4, sp, #96 @ 0x60 │ │ │ │ lsls r3, r3, #1 │ │ │ │ - movs r4, #150 @ 0x96 │ │ │ │ + movs r4, #158 @ 0x9e │ │ │ │ lsls r1, r3, #1 │ │ │ │ - adds r2, #56 @ 0x38 │ │ │ │ + adds r2, #64 @ 0x40 │ │ │ │ lsls r1, r3, #1 │ │ │ │ - subs r6, #156 @ 0x9c │ │ │ │ + subs r6, #164 @ 0xa4 │ │ │ │ lsls r2, r3, #1 │ │ │ │ - adds r4, #178 @ 0xb2 │ │ │ │ + adds r4, #186 @ 0xba │ │ │ │ lsls r1, r3, #1 │ │ │ │ - subs r6, #118 @ 0x76 │ │ │ │ + subs r6, #126 @ 0x7e │ │ │ │ lsls r2, r3, #1 │ │ │ │ - movs r4, #14 │ │ │ │ + movs r4, #22 │ │ │ │ lsls r1, r3, #1 │ │ │ │ - add r3, sp, #336 @ 0x150 │ │ │ │ + add r3, sp, #368 @ 0x170 │ │ │ │ lsls r3, r3, #1 │ │ │ │ - adds r2, #198 @ 0xc6 │ │ │ │ + adds r2, #206 @ 0xce │ │ │ │ lsls r1, r3, #1 │ │ │ │ - adds r2, #108 @ 0x6c │ │ │ │ + adds r2, #116 @ 0x74 │ │ │ │ lsls r1, r3, #1 │ │ │ │ - adds r1, #110 @ 0x6e │ │ │ │ + adds r1, #118 @ 0x76 │ │ │ │ lsls r1, r3, #1 │ │ │ │ - adds r0, #200 @ 0xc8 │ │ │ │ + adds r0, #208 @ 0xd0 │ │ │ │ lsls r1, r3, #1 │ │ │ │ - adds r2, #50 @ 0x32 │ │ │ │ + adds r2, #58 @ 0x3a │ │ │ │ lsls r1, r3, #1 │ │ │ │ - movs r3, #82 @ 0x52 │ │ │ │ + movs r3, #90 @ 0x5a │ │ │ │ lsls r1, r3, #1 │ │ │ │ - add r2, sp, #608 @ 0x260 │ │ │ │ + add r2, sp, #640 @ 0x280 │ │ │ │ lsls r3, r3, #1 │ │ │ │ - movs r3, #18 │ │ │ │ + movs r3, #26 │ │ │ │ lsls r1, r3, #1 │ │ │ │ - adds r0, #180 @ 0xb4 │ │ │ │ + adds r0, #188 @ 0xbc │ │ │ │ lsls r1, r3, #1 │ │ │ │ - subs r5, #24 │ │ │ │ + subs r5, #32 │ │ │ │ lsls r2, r3, #1 │ │ │ │ - adds r3, #46 @ 0x2e │ │ │ │ + adds r3, #54 @ 0x36 │ │ │ │ lsls r1, r3, #1 │ │ │ │ - subs r4, #246 @ 0xf6 │ │ │ │ + subs r4, #254 @ 0xfe │ │ │ │ lsls r2, r3, #1 │ │ │ │ - movs r1, #194 @ 0xc2 │ │ │ │ + movs r1, #202 @ 0xca │ │ │ │ lsls r1, r3, #1 │ │ │ │ - add r0, sp, #968 @ 0x3c8 │ │ │ │ + add r0, sp, #1000 @ 0x3e8 │ │ │ │ lsls r3, r3, #1 │ │ │ │ - adds r0, #110 @ 0x6e │ │ │ │ + adds r0, #118 @ 0x76 │ │ │ │ lsls r1, r3, #1 │ │ │ │ - adds r0, #90 @ 0x5a │ │ │ │ + adds r0, #98 @ 0x62 │ │ │ │ lsls r1, r3, #1 │ │ │ │ - cmp r7, #40 @ 0x28 │ │ │ │ + cmp r7, #48 @ 0x30 │ │ │ │ lsls r1, r3, #1 │ │ │ │ - cmp r6, #130 @ 0x82 │ │ │ │ + cmp r6, #138 @ 0x8a │ │ │ │ lsls r1, r3, #1 │ │ │ │ - adds r1, #128 @ 0x80 │ │ │ │ + adds r1, #136 @ 0x88 │ │ │ │ lsls r1, r3, #1 │ │ │ │ - cmp r7, #222 @ 0xde │ │ │ │ + cmp r7, #230 @ 0xe6 │ │ │ │ lsls r1, r3, #1 │ │ │ │ - cmp r7, #212 @ 0xd4 │ │ │ │ + cmp r7, #220 @ 0xdc │ │ │ │ lsls r1, r3, #1 │ │ │ │ - cmp r7, #198 @ 0xc6 │ │ │ │ + cmp r7, #206 @ 0xce │ │ │ │ lsls r1, r3, #1 │ │ │ │ - adds r1, #24 │ │ │ │ + adds r1, #32 │ │ │ │ lsls r1, r3, #1 │ │ │ │ - subs r2, #220 @ 0xdc │ │ │ │ + subs r2, #228 @ 0xe4 │ │ │ │ lsls r2, r3, #1 │ │ │ │ - movs r0, #124 @ 0x7c │ │ │ │ + movs r0, #132 @ 0x84 │ │ │ │ lsls r1, r3, #1 │ │ │ │ - add r7, pc, #696 @ (adr r7, 279950 ) │ │ │ │ + add r7, pc, #728 @ (adr r7, 279970 ) │ │ │ │ lsls r3, r3, #1 │ │ │ │ - cmp r7, #44 @ 0x2c │ │ │ │ + cmp r7, #52 @ 0x34 │ │ │ │ lsls r1, r3, #1 │ │ │ │ - cmp r7, #24 │ │ │ │ + cmp r7, #32 │ │ │ │ lsls r1, r3, #1 │ │ │ │ - cmp r5, #230 @ 0xe6 │ │ │ │ + cmp r5, #238 @ 0xee │ │ │ │ lsls r1, r3, #1 │ │ │ │ - cmp r5, #64 @ 0x40 │ │ │ │ + cmp r5, #72 @ 0x48 │ │ │ │ lsls r1, r3, #1 │ │ │ │ - cmp r6, #168 @ 0xa8 │ │ │ │ + cmp r6, #176 @ 0xb0 │ │ │ │ lsls r1, r3, #1 │ │ │ │ - cmp r6, #158 @ 0x9e │ │ │ │ + cmp r6, #166 @ 0xa6 │ │ │ │ lsls r1, r3, #1 │ │ │ │ - cmp r6, #144 @ 0x90 │ │ │ │ + cmp r6, #152 @ 0x98 │ │ │ │ lsls r1, r3, #1 │ │ │ │ - cmp r7, #226 @ 0xe2 │ │ │ │ + cmp r7, #234 @ 0xea │ │ │ │ lsls r1, r3, #1 │ │ │ │ - subs r1, #170 @ 0xaa │ │ │ │ + subs r1, #178 @ 0xb2 │ │ │ │ lsls r2, r3, #1 │ │ │ │ - subs r2, r0, #5 │ │ │ │ + subs r2, r1, #5 │ │ │ │ lsls r1, r3, #1 │ │ │ │ - add r6, pc, #560 @ (adr r6, 2798f4 ) │ │ │ │ + add r6, pc, #592 @ (adr r6, 279914 ) │ │ │ │ lsls r3, r3, #1 │ │ │ │ - cmp r5, #240 @ 0xf0 │ │ │ │ + cmp r5, #248 @ 0xf8 │ │ │ │ lsls r1, r3, #1 │ │ │ │ - cmp r5, #222 @ 0xde │ │ │ │ + cmp r5, #230 @ 0xe6 │ │ │ │ lsls r1, r3, #1 │ │ │ │ - cmp r4, #166 @ 0xa6 │ │ │ │ + cmp r4, #174 @ 0xae │ │ │ │ lsls r1, r3, #1 │ │ │ │ - cmp r4, #0 │ │ │ │ + cmp r4, #8 │ │ │ │ lsls r1, r3, #1 │ │ │ │ - cmp r5, #104 @ 0x68 │ │ │ │ + cmp r5, #112 @ 0x70 │ │ │ │ lsls r1, r3, #1 │ │ │ │ - subs r4, r1, #1 │ │ │ │ + subs r4, r2, #1 │ │ │ │ lsls r1, r3, #1 │ │ │ │ - add r5, pc, #496 @ (adr r5, 2798d0 ) │ │ │ │ + add r5, pc, #528 @ (adr r5, 2798f0 ) │ │ │ │ lsls r3, r3, #1 │ │ │ │ - cmp r4, #246 @ 0xf6 │ │ │ │ + cmp r4, #254 @ 0xfe │ │ │ │ lsls r1, r3, #1 │ │ │ │ - cmp r4, #228 @ 0xe4 │ │ │ │ + cmp r4, #236 @ 0xec │ │ │ │ lsls r1, r3, #1 │ │ │ │ - cmp r3, #172 @ 0xac │ │ │ │ + cmp r3, #180 @ 0xb4 │ │ │ │ lsls r1, r3, #1 │ │ │ │ - cmp r3, #6 │ │ │ │ + cmp r3, #14 │ │ │ │ lsls r1, r3, #1 │ │ │ │ - cmp r4, #110 @ 0x6e │ │ │ │ + cmp r4, #118 @ 0x76 │ │ │ │ lsls r1, r3, #1 │ │ │ │ - adds r6, r0, #5 │ │ │ │ + adds r6, r1, #5 │ │ │ │ lsls r1, r3, #1 │ │ │ │ - add r4, pc, #488 @ (adr r4, 2798e4 ) │ │ │ │ + add r4, pc, #520 @ (adr r4, 279904 ) │ │ │ │ lsls r3, r3, #1 │ │ │ │ - adds r0, r0, #4 │ │ │ │ + adds r0, r1, #4 │ │ │ │ lsls r1, r3, #1 │ │ │ │ - cmp r2, #162 @ 0xa2 │ │ │ │ + cmp r2, #170 @ 0xaa │ │ │ │ lsls r1, r3, #1 │ │ │ │ - adds r7, #6 │ │ │ │ + adds r7, #14 │ │ │ │ lsls r2, r3, #1 │ │ │ │ - adds r6, r0, #3 │ │ │ │ + adds r6, r1, #3 │ │ │ │ lsls r1, r3, #1 │ │ │ │ - add r3, pc, #1000 @ (adr r3, 279af8 ) │ │ │ │ + add r4, pc, #8 @ (adr r4, 279718 ) │ │ │ │ lsls r3, r3, #1 │ │ │ │ - cmp r3, #120 @ 0x78 │ │ │ │ + cmp r3, #128 @ 0x80 │ │ │ │ lsls r1, r3, #1 │ │ │ │ - cmp r3, #30 │ │ │ │ + cmp r3, #38 @ 0x26 │ │ │ │ lsls r1, r3, #1 │ │ │ │ - adds r0, r2, #1 │ │ │ │ + adds r0, r3, #1 │ │ │ │ lsls r1, r3, #1 │ │ │ │ - add r3, pc, #600 @ (adr r3, 279978 ) │ │ │ │ + add r3, pc, #632 @ (adr r3, 279998 ) │ │ │ │ lsls r3, r3, #1 │ │ │ │ - adds r2, r2, #0 │ │ │ │ + adds r2, r3, #0 │ │ │ │ lsls r1, r3, #1 │ │ │ │ - cmp r1, #182 @ 0xb6 │ │ │ │ + cmp r1, #190 @ 0xbe │ │ │ │ lsls r1, r3, #1 │ │ │ │ - adds r6, #28 │ │ │ │ + adds r6, #36 @ 0x24 │ │ │ │ lsls r2, r3, #1 │ │ │ │ - subs r4, r3, r7 │ │ │ │ + subs r4, r4, r7 │ │ │ │ lsls r1, r3, #1 │ │ │ │ - add r3, pc, #136 @ (adr r3, 2797bc ) │ │ │ │ + add r3, pc, #168 @ (adr r3, 2797dc ) │ │ │ │ lsls r3, r3, #1 │ │ │ │ - cmp r2, #150 @ 0x96 │ │ │ │ + cmp r2, #158 @ 0x9e │ │ │ │ lsls r1, r3, #1 │ │ │ │ - cmp r2, #62 @ 0x3e │ │ │ │ + cmp r2, #70 @ 0x46 │ │ │ │ lsls r1, r3, #1 │ │ │ │ - subs r0, r6, r5 │ │ │ │ + subs r0, r7, r5 │ │ │ │ lsls r1, r3, #1 │ │ │ │ - add r2, pc, #656 @ (adr r2, 2799d4 ) │ │ │ │ + add r2, pc, #688 @ (adr r2, 2799f4 ) │ │ │ │ lsls r3, r3, #1 │ │ │ │ - cmp r2, #30 │ │ │ │ + cmp r2, #38 @ 0x26 │ │ │ │ lsls r1, r3, #1 │ │ │ │ - cmp r2, #12 │ │ │ │ + cmp r2, #20 │ │ │ │ lsls r1, r3, #1 │ │ │ │ - cmp r0, #220 @ 0xdc │ │ │ │ + cmp r0, #228 @ 0xe4 │ │ │ │ lsls r1, r3, #1 │ │ │ │ - cmp r0, #56 @ 0x38 │ │ │ │ + cmp r0, #64 @ 0x40 │ │ │ │ lsls r1, r3, #1 │ │ │ │ - cmp r3, #56 @ 0x38 │ │ │ │ + cmp r3, #64 @ 0x40 │ │ │ │ lsls r1, r3, #1 │ │ │ │ - cmp r1, #152 @ 0x98 │ │ │ │ + cmp r1, #160 @ 0xa0 │ │ │ │ lsls r1, r3, #1 │ │ │ │ - cmp r1, #144 @ 0x90 │ │ │ │ + cmp r1, #152 @ 0x98 │ │ │ │ lsls r1, r3, #1 │ │ │ │ - cmp r1, #132 @ 0x84 │ │ │ │ + cmp r1, #140 @ 0x8c │ │ │ │ lsls r1, r3, #1 │ │ │ │ - subs r4, r0, r2 │ │ │ │ + subs r4, r1, r2 │ │ │ │ lsls r1, r3, #1 │ │ │ │ - add r1, pc, #736 @ (adr r1, 279a4c ) │ │ │ │ + add r1, pc, #768 @ (adr r1, 279a6c ) │ │ │ │ lsls r3, r3, #1 │ │ │ │ - cmp r1, #52 @ 0x34 │ │ │ │ + cmp r1, #60 @ 0x3c │ │ │ │ lsls r1, r3, #1 │ │ │ │ - cmp r1, #34 @ 0x22 │ │ │ │ + cmp r1, #42 @ 0x2a │ │ │ │ lsls r1, r3, #1 │ │ │ │ - movs r7, #242 @ 0xf2 │ │ │ │ + movs r7, #250 @ 0xfa │ │ │ │ lsls r1, r3, #1 │ │ │ │ - movs r7, #78 @ 0x4e │ │ │ │ + movs r7, #86 @ 0x56 │ │ │ │ lsls r1, r3, #1 │ │ │ │ - cmp r0, #184 @ 0xb8 │ │ │ │ + cmp r0, #192 @ 0xc0 │ │ │ │ lsls r1, r3, #1 │ │ │ │ - cmp r0, #176 @ 0xb0 │ │ │ │ + cmp r0, #184 @ 0xb8 │ │ │ │ lsls r1, r3, #1 │ │ │ │ - cmp r0, #164 @ 0xa4 │ │ │ │ + cmp r0, #172 @ 0xac │ │ │ │ lsls r1, r3, #1 │ │ │ │ stmdb sp!, {r4, r5, r6, r7, r8, r9, sl, fp, lr} │ │ │ │ mov.w ip, #4096 @ 0x1000 │ │ │ │ vpush {d8} │ │ │ │ sub.w ip, sp, ip │ │ │ │ str.w r0, [ip, #3992] @ 0xf98 │ │ │ │ ldr r2, [pc, #760] @ (279a98 ) │ │ │ │ @@ -641850,15 +641850,15 @@ │ │ │ │ lsls r2, r4, #1 │ │ │ │ asrs r0, r7, #6 │ │ │ │ movs r0, r0 │ │ │ │ strh r0, [r4, r1] │ │ │ │ lsls r2, r4, #1 │ │ │ │ lsrs r0, r6, #29 │ │ │ │ movs r0, r0 │ │ │ │ - orr.w r0, r6, #14155776 @ 0xd80000 │ │ │ │ + orr.w r0, lr, #14155776 @ 0xd80000 │ │ │ │ str r6, [r1, r1] │ │ │ │ lsls r2, r4, #1 │ │ │ │ stmdb sp!, {r4, r5, r6, r7, r8, r9, sl, fp, lr} │ │ │ │ mov.w ip, #4096 @ 0x1000 │ │ │ │ sub.w ip, sp, ip │ │ │ │ str.w r0, [ip, #4032] @ 0xfc0 │ │ │ │ mov r5, r1 │ │ │ │ @@ -641967,15 +641967,15 @@ │ │ │ │ blx 11b9c │ │ │ │ cmp r6, #0 │ │ │ │ beq.n 279b92 │ │ │ │ b.n 279b78 │ │ │ │ ldr r0, [pc, #4] @ (279be0 ) │ │ │ │ add r0, pc │ │ │ │ bl 12854 │ │ │ │ - movs r2, #114 @ 0x72 │ │ │ │ + movs r2, #122 @ 0x7a │ │ │ │ lsls r1, r3, #1 │ │ │ │ ldrb r2, [r0, #15] │ │ │ │ uxtb r2, r2 │ │ │ │ cmp r2, #255 @ 0xff │ │ │ │ bne.n 279bee │ │ │ │ bx lr │ │ │ │ push {lr} │ │ │ │ @@ -646281,15 +646281,15 @@ │ │ │ │ lsls r2, r4, #1 │ │ │ │ movs r4, #110 @ 0x6e │ │ │ │ lsls r2, r4, #1 │ │ │ │ movs r4, #80 @ 0x50 │ │ │ │ lsls r2, r4, #1 │ │ │ │ movs r4, #46 @ 0x2e │ │ │ │ lsls r2, r4, #1 │ │ │ │ - ldr??.w r0, [sl, r8, lsl #1] │ │ │ │ + strb.w r0, [r2, #88] @ 0x58 │ │ │ │ asrs r4, r3, #22 │ │ │ │ movs r0, r0 │ │ │ │ movs r3, #246 @ 0xf6 │ │ │ │ lsls r2, r4, #1 │ │ │ │ movs r3, #216 @ 0xd8 │ │ │ │ lsls r2, r4, #1 │ │ │ │ movs r3, #192 @ 0xc0 │ │ │ │ @@ -648122,15 +648122,15 @@ │ │ │ │ cmp r5, #0 │ │ │ │ bne.n 27da7a , std::allocator >, std::allocator, std::allocator > > >::~vector()@@Base+0x876> │ │ │ │ b.n 27da82 , std::allocator >, std::allocator, std::allocator > > >::~vector()@@Base+0x87e> │ │ │ │ ldr r0, [pc, #8] @ (27daac , std::allocator >, std::allocator, std::allocator > > >::~vector()@@Base+0x8a8>) │ │ │ │ add r0, pc │ │ │ │ blx 11c0c │ │ │ │ nop │ │ │ │ - ldmia r1!, {r3, r4, r5, r6} │ │ │ │ + ldmia r1!, {r7} │ │ │ │ lsls r0, r3, #1 │ │ │ │ stmdb sp!, {r4, r5, r6, r7, r8, lr} │ │ │ │ cmp r2, #99 @ 0x63 │ │ │ │ mov r8, r0 │ │ │ │ add.w r7, r1, r3 │ │ │ │ bls.n 27db1e , std::allocator >, std::allocator, std::allocator > > >::~vector()@@Base+0x91a> │ │ │ │ ldr r6, [pc, #100] @ (27db24 , std::allocator >, std::allocator, std::allocator > > >::~vector()@@Base+0x920>) │ │ │ │ @@ -648163,17 +648163,17 @@ │ │ │ │ add r1, pc │ │ │ │ ldrh.w r2, [r1, r2, lsl #1] │ │ │ │ strh.w r2, [lr, #-2] │ │ │ │ ldmia.w sp!, {r4, r5, r6, r7, r8, pc} │ │ │ │ mov lr, r7 │ │ │ │ b.n 27daec , std::allocator >, std::allocator, std::allocator > > >::~vector()@@Base+0x8e8> │ │ │ │ nop │ │ │ │ - b.n 27e2b4 , std::allocator >::_M_construct(char const*, unsigned int)@@Base+0x6ac> │ │ │ │ + b.n 27e2c4 , std::allocator >::_M_construct(char const*, unsigned int)@@Base+0x6bc> │ │ │ │ lsls r0, r3, #1 │ │ │ │ - b.n 27e22c , std::allocator >::_M_construct(char const*, unsigned int)@@Base+0x624> │ │ │ │ + b.n 27e23c , std::allocator >::_M_construct(char const*, unsigned int)@@Base+0x634> │ │ │ │ lsls r0, r3, #1 │ │ │ │ stmdb sp!, {r4, r5, r6, r7, r8, r9, sl, fp, lr} │ │ │ │ cmp r2, #100 @ 0x64 │ │ │ │ sub sp, #12 │ │ │ │ ldr r4, [sp, #48] @ 0x30 │ │ │ │ add.w r6, r1, r4 │ │ │ │ sbcs.w r1, r3, #0 │ │ │ │ @@ -648234,17 +648234,17 @@ │ │ │ │ subs r3, r5, #2 │ │ │ │ strd r3, r6, [r0] │ │ │ │ add r1, pc │ │ │ │ ldrh.w r2, [r1, r2, lsl #1] │ │ │ │ strh.w r2, [r5, #-2] │ │ │ │ add sp, #12 │ │ │ │ ldmia.w sp!, {r4, r5, r6, r7, r8, r9, sl, fp, pc} │ │ │ │ - b.n 27e268 , std::allocator >::_M_construct(char const*, unsigned int)@@Base+0x660> │ │ │ │ + b.n 27e278 , std::allocator >::_M_construct(char const*, unsigned int)@@Base+0x670> │ │ │ │ lsls r0, r3, #1 │ │ │ │ - b.n 27e148 , std::allocator >::_M_construct(char const*, unsigned int)@@Base+0x540> │ │ │ │ + b.n 27e158 , std::allocator >::_M_construct(char const*, unsigned int)@@Base+0x550> │ │ │ │ lsls r0, r3, #1 │ │ │ │ │ │ │ │ 0027dc08 , std::allocator >::_M_construct(char const*, unsigned int)@@Base>: │ │ │ │ push {r4, lr} │ │ │ │ mov.w ip, #4096 @ 0x1000 │ │ │ │ sub.w ip, sp, ip │ │ │ │ str.w r0, [ip, #4080] @ 0xff0 │ │ │ │ @@ -648846,92 +648846,92 @@ │ │ │ │ nop │ │ │ │ nop.w │ │ │ │ ... │ │ │ │ lsrs r4, r7, #21 │ │ │ │ lsls r2, r4, #1 │ │ │ │ asrs r0, r7, #6 │ │ │ │ movs r0, r0 │ │ │ │ - b.n 27e2dc , std::allocator >::_M_construct(char const*, unsigned int)@@Base+0x6d4> │ │ │ │ + b.n 27e2ec , std::allocator >::_M_construct(char const*, unsigned int)@@Base+0x6e4> │ │ │ │ lsls r0, r3, #1 │ │ │ │ - ldr r4, [r3, r1] │ │ │ │ + ldr r4, [r4, r1] │ │ │ │ lsls r3, r3, #1 │ │ │ │ - ldr r6, [r0, r1] │ │ │ │ + ldr r6, [r1, r1] │ │ │ │ lsls r3, r3, #1 │ │ │ │ - ldr r6, [r2, r0] │ │ │ │ + ldr r6, [r3, r0] │ │ │ │ lsls r3, r3, #1 │ │ │ │ - ldr r6, [r1, r0] │ │ │ │ + ldr r6, [r2, r0] │ │ │ │ lsls r3, r3, #1 │ │ │ │ - ldrh r2, [r3, #32] │ │ │ │ + ldrh r2, [r4, #32] │ │ │ │ lsls r1, r3, #1 │ │ │ │ - b.n 27e2f8 , std::allocator >::_M_construct(char const*, unsigned int)@@Base+0x6f0> │ │ │ │ + b.n 27e308 , std::allocator >::_M_construct(char const*, unsigned int)@@Base+0x700> │ │ │ │ lsls r0, r3, #1 │ │ │ │ - ldmia r7, {r1, r2, r3, r5, r6, r7} │ │ │ │ + ldmia r7, {r1, r2, r4, r5, r6, r7} │ │ │ │ lsls r0, r3, #1 │ │ │ │ - ldrsb r0, [r3, r4] │ │ │ │ + ldrsb r0, [r4, r4] │ │ │ │ lsls r3, r3, #1 │ │ │ │ - udf #140 @ 0x8c │ │ │ │ + udf #148 @ 0x94 │ │ │ │ lsls r0, r3, #1 │ │ │ │ - udf #28 │ │ │ │ + udf #36 @ 0x24 │ │ │ │ lsls r0, r3, #1 │ │ │ │ - svc 154 @ 0x9a │ │ │ │ + svc 162 @ 0xa2 │ │ │ │ lsls r0, r3, #1 │ │ │ │ - svc 150 @ 0x96 │ │ │ │ + svc 158 @ 0x9e │ │ │ │ lsls r0, r3, #1 │ │ │ │ - ldmia r7!, {r1, r3, r4, r6} │ │ │ │ + ldmia r7!, {r1, r5, r6} │ │ │ │ lsls r0, r3, #1 │ │ │ │ - ldrsb r4, [r0, r2] │ │ │ │ + ldrsb r4, [r1, r2] │ │ │ │ lsls r3, r3, #1 │ │ │ │ - udf #8 │ │ │ │ + udf #16 │ │ │ │ lsls r0, r3, #1 │ │ │ │ - ble.n 27e244 , std::allocator >::_M_construct(char const*, unsigned int)@@Base+0x63c> │ │ │ │ + ble.n 27e254 , std::allocator >::_M_construct(char const*, unsigned int)@@Base+0x64c> │ │ │ │ lsls r0, r3, #1 │ │ │ │ - svc 42 @ 0x2a │ │ │ │ + svc 50 @ 0x32 │ │ │ │ lsls r0, r3, #1 │ │ │ │ - svc 66 @ 0x42 │ │ │ │ + svc 74 @ 0x4a │ │ │ │ lsls r0, r3, #1 │ │ │ │ - ldmdb r0, {r0, r3, r4, r6} │ │ │ │ - bgt.n 27e32c , std::allocator >::_M_construct(char const*, unsigned int)@@Base+0x724> │ │ │ │ + ldmdb r8, {r0, r3, r4, r6} │ │ │ │ + bgt.n 27e33c , std::allocator >::_M_construct(char const*, unsigned int)@@Base+0x734> │ │ │ │ lsls r0, r3, #1 │ │ │ │ - ble.n 27e240 , std::allocator >::_M_construct(char const*, unsigned int)@@Base+0x638> │ │ │ │ + ble.n 27e250 , std::allocator >::_M_construct(char const*, unsigned int)@@Base+0x648> │ │ │ │ lsls r0, r3, #1 │ │ │ │ - ble.n 27e424 , std::allocator >::_M_construct(char const*, unsigned int)@@Base+0x81c> │ │ │ │ + ble.n 27e234 , std::allocator >::_M_construct(char const*, unsigned int)@@Base+0x62c> │ │ │ │ lsls r0, r3, #1 │ │ │ │ - @ instruction: 0xe8c00059 │ │ │ │ - blt.n 27e29c , std::allocator >::_M_construct(char const*, unsigned int)@@Base+0x694> │ │ │ │ + @ instruction: 0xe8c80059 │ │ │ │ + blt.n 27e2ac , std::allocator >::_M_construct(char const*, unsigned int)@@Base+0x6a4> │ │ │ │ lsls r0, r3, #1 │ │ │ │ - ble.n 27e3b0 , std::allocator >::_M_construct(char const*, unsigned int)@@Base+0x7a8> │ │ │ │ + ble.n 27e3c0 , std::allocator >::_M_construct(char const*, unsigned int)@@Base+0x7b8> │ │ │ │ lsls r0, r3, #1 │ │ │ │ - bgt.n 27e334 , std::allocator >::_M_construct(char const*, unsigned int)@@Base+0x72c> │ │ │ │ + ble.n 27e344 , std::allocator >::_M_construct(char const*, unsigned int)@@Base+0x73c> │ │ │ │ lsls r0, r3, #1 │ │ │ │ - ldrd r0, r0, [r0], #-356 @ 0x164 │ │ │ │ + ldrd r0, r0, [r8], #-356 @ 0x164 │ │ │ │ lsrs r2, r1, #3 │ │ │ │ lsls r2, r4, #1 │ │ │ │ - bgt.n 27e2cc , std::allocator >::_M_construct(char const*, unsigned int)@@Base+0x6c4> │ │ │ │ + bgt.n 27e2dc , std::allocator >::_M_construct(char const*, unsigned int)@@Base+0x6d4> │ │ │ │ lsls r0, r3, #1 │ │ │ │ - bgt.n 27e250 , std::allocator >::_M_construct(char const*, unsigned int)@@Base+0x648> │ │ │ │ + bgt.n 27e260 , std::allocator >::_M_construct(char const*, unsigned int)@@Base+0x658> │ │ │ │ lsls r0, r3, #1 │ │ │ │ - bgt.n 27e290 , std::allocator >::_M_construct(char const*, unsigned int)@@Base+0x688> │ │ │ │ + bgt.n 27e2a0 , std::allocator >::_M_construct(char const*, unsigned int)@@Base+0x698> │ │ │ │ lsls r0, r3, #1 │ │ │ │ - bgt.n 27e274 , std::allocator >::_M_construct(char const*, unsigned int)@@Base+0x66c> │ │ │ │ + bgt.n 27e284 , std::allocator >::_M_construct(char const*, unsigned int)@@Base+0x67c> │ │ │ │ lsls r0, r3, #1 │ │ │ │ - strb r6, [r3, r3] │ │ │ │ + strb r6, [r4, r3] │ │ │ │ lsls r3, r3, #1 │ │ │ │ - bgt.n 27e400 , std::allocator >::_M_construct(char const*, unsigned int)@@Base+0x7f8> │ │ │ │ + bgt.n 27e410 , std::allocator >::_M_construct(char const*, unsigned int)@@Base+0x808> │ │ │ │ lsls r0, r3, #1 │ │ │ │ - blt.n 27e324 , std::allocator >::_M_construct(char const*, unsigned int)@@Base+0x71c> │ │ │ │ + blt.n 27e334 , std::allocator >::_M_construct(char const*, unsigned int)@@Base+0x72c> │ │ │ │ lsls r0, r3, #1 │ │ │ │ - ble.n 27e424 , std::allocator >::_M_construct(char const*, unsigned int)@@Base+0x81c> │ │ │ │ + ble.n 27e434 , std::allocator >::_M_construct(char const*, unsigned int)@@Base+0x82c> │ │ │ │ lsls r0, r3, #1 │ │ │ │ - strb r4, [r5, r1] │ │ │ │ + strb r4, [r6, r1] │ │ │ │ lsls r3, r3, #1 │ │ │ │ - blt.n 27e34c , std::allocator >::_M_construct(char const*, unsigned int)@@Base+0x744> │ │ │ │ + blt.n 27e35c , std::allocator >::_M_construct(char const*, unsigned int)@@Base+0x754> │ │ │ │ lsls r0, r3, #1 │ │ │ │ - blt.n 27e270 , std::allocator >::_M_construct(char const*, unsigned int)@@Base+0x668> │ │ │ │ + blt.n 27e280 , std::allocator >::_M_construct(char const*, unsigned int)@@Base+0x678> │ │ │ │ lsls r0, r3, #1 │ │ │ │ - ble.n 27e398 , std::allocator >::_M_construct(char const*, unsigned int)@@Base+0x790> │ │ │ │ + ble.n 27e3a8 , std::allocator >::_M_construct(char const*, unsigned int)@@Base+0x7a0> │ │ │ │ lsls r0, r3, #1 │ │ │ │ lsls r2, r5, #29 │ │ │ │ lsls r2, r4, #1 │ │ │ │ push {r4, r5, r6, lr} │ │ │ │ mov.w ip, #4096 @ 0x1000 │ │ │ │ sub.w ip, sp, ip │ │ │ │ str.w r0, [ip, #4080] @ 0xff0 │ │ │ │ @@ -649100,21 +649100,21 @@ │ │ │ │ mov.w r2, #2 │ │ │ │ str r2, [r3, #0] │ │ │ │ bne.n 27e4b4 , std::allocator >::_M_construct(char const*, unsigned int)@@Base+0x8ac> │ │ │ │ b.n 27e500 , std::allocator >::_M_construct(char const*, unsigned int)@@Base+0x8f8> │ │ │ │ ldr r0, [pc, #16] @ (27e53c , std::allocator >::_M_construct(char const*, unsigned int)@@Base+0x934>) │ │ │ │ add r0, pc │ │ │ │ bl 1289c │ │ │ │ - blt.n 27e62c , std::allocator >::_M_construct(char const*, unsigned int)@@Base+0xa24> │ │ │ │ + blt.n 27e43c , std::allocator >::_M_construct(char const*, unsigned int)@@Base+0x834> │ │ │ │ lsls r0, r3, #1 │ │ │ │ - bge.n 27e538 , std::allocator >::_M_construct(char const*, unsigned int)@@Base+0x930> │ │ │ │ + bge.n 27e548 , std::allocator >::_M_construct(char const*, unsigned int)@@Base+0x940> │ │ │ │ lsls r0, r3, #1 │ │ │ │ - bge.n 27e488 , std::allocator >::_M_construct(char const*, unsigned int)@@Base+0x880> │ │ │ │ + bge.n 27e498 , std::allocator >::_M_construct(char const*, unsigned int)@@Base+0x890> │ │ │ │ lsls r0, r3, #1 │ │ │ │ - bge.n 27e4e4 , std::allocator >::_M_construct(char const*, unsigned int)@@Base+0x8dc> │ │ │ │ + bge.n 27e4f4 , std::allocator >::_M_construct(char const*, unsigned int)@@Base+0x8ec> │ │ │ │ lsls r0, r3, #1 │ │ │ │ ldr r3, [r0, #0] │ │ │ │ eor.w r3, r3, r3, asr #31 │ │ │ │ cmp r3, #6 │ │ │ │ bhi.n 27e558 , std::allocator >::_M_construct(char const*, unsigned int)@@Base+0x950> │ │ │ │ tbb [pc, r3] │ │ │ │ lsls r4, r0, #16 │ │ │ │ @@ -649308,33 +649308,33 @@ │ │ │ │ ldr r3, [sp, #76] @ 0x4c │ │ │ │ eors r2, r3 │ │ │ │ mov.w r3, #0 │ │ │ │ bne.n 27e6f0 , std::allocator >::_M_construct(char const*, unsigned int)@@Base+0xae8> │ │ │ │ blx 122c4 <__cxa_end_cleanup@plt> │ │ │ │ lsls r4, r1, #18 │ │ │ │ lsls r2, r4, #1 │ │ │ │ - bge.n 27e680 , std::allocator >::_M_construct(char const*, unsigned int)@@Base+0xa78> │ │ │ │ + bge.n 27e690 , std::allocator >::_M_construct(char const*, unsigned int)@@Base+0xa88> │ │ │ │ lsls r0, r3, #1 │ │ │ │ lsls r6, r7, #17 │ │ │ │ lsls r2, r4, #1 │ │ │ │ asrs r0, r7, #6 │ │ │ │ movs r0, r0 │ │ │ │ - bge.n 27e64c , std::allocator >::_M_construct(char const*, unsigned int)@@Base+0xa44> │ │ │ │ + bge.n 27e65c , std::allocator >::_M_construct(char const*, unsigned int)@@Base+0xa54> │ │ │ │ lsls r0, r3, #1 │ │ │ │ - bge.n 27e7e8 , std::allocator >::_M_construct(char const*, unsigned int)@@Base+0xbe0> │ │ │ │ + bge.n 27e7f8 , std::allocator >::_M_construct(char const*, unsigned int)@@Base+0xbf0> │ │ │ │ lsls r0, r3, #1 │ │ │ │ - bge.n 27e640 , std::allocator >::_M_construct(char const*, unsigned int)@@Base+0xa38> │ │ │ │ + bge.n 27e650 , std::allocator >::_M_construct(char const*, unsigned int)@@Base+0xa48> │ │ │ │ lsls r0, r3, #1 │ │ │ │ lsls r0, r5, #15 │ │ │ │ lsls r2, r4, #1 │ │ │ │ lsrs r4, r6, #6 │ │ │ │ movs r0, r0 │ │ │ │ lsrs r4, r7, #8 │ │ │ │ movs r0, r0 │ │ │ │ - bls.n 27e724 , std::allocator >::_M_construct(char const*, unsigned int)@@Base+0xb1c> │ │ │ │ + bls.n 27e734 , std::allocator >::_M_construct(char const*, unsigned int)@@Base+0xb2c> │ │ │ │ lsls r0, r3, #1 │ │ │ │ lsls r4, r3, #13 │ │ │ │ lsls r2, r4, #1 │ │ │ │ lsls r4, r5, #12 │ │ │ │ lsls r2, r4, #1 │ │ │ │ lsls r0, r1, #12 │ │ │ │ lsls r2, r4, #1 │ │ │ │ @@ -649540,33 +649540,33 @@ │ │ │ │ ldr r3, [sp, #76] @ 0x4c │ │ │ │ eors r2, r3 │ │ │ │ mov.w r3, #0 │ │ │ │ bne.n 27e920 , std::allocator >::_M_construct(char const*, unsigned int)@@Base+0xd18> │ │ │ │ blx 122c4 <__cxa_end_cleanup@plt> │ │ │ │ lsls r4, r4, #10 │ │ │ │ lsls r2, r4, #1 │ │ │ │ - bls.n 27ea08 , std::allocator >::_M_construct(char const*, unsigned int)@@Base+0xe00> │ │ │ │ + bls.n 27ea18 , std::allocator >::_M_construct(char const*, unsigned int)@@Base+0xe10> │ │ │ │ lsls r0, r3, #1 │ │ │ │ lsls r6, r2, #10 │ │ │ │ lsls r2, r4, #1 │ │ │ │ asrs r0, r7, #6 │ │ │ │ movs r0, r0 │ │ │ │ - bls.n 27e9d4 , std::allocator >::_M_construct(char const*, unsigned int)@@Base+0xdcc> │ │ │ │ + bls.n 27e9e4 , std::allocator >::_M_construct(char const*, unsigned int)@@Base+0xddc> │ │ │ │ lsls r0, r3, #1 │ │ │ │ - bls.n 27e970 , std::allocator >::_M_construct(char const*, unsigned int)@@Base+0xd68> │ │ │ │ + bls.n 27e980 , std::allocator >::_M_construct(char const*, unsigned int)@@Base+0xd78> │ │ │ │ lsls r0, r3, #1 │ │ │ │ - bhi.n 27e8a0 , std::allocator >::_M_construct(char const*, unsigned int)@@Base+0xc98> │ │ │ │ + bhi.n 27e8b0 , std::allocator >::_M_construct(char const*, unsigned int)@@Base+0xca8> │ │ │ │ lsls r0, r3, #1 │ │ │ │ lsls r0, r0, #8 │ │ │ │ lsls r2, r4, #1 │ │ │ │ lsrs r4, r6, #6 │ │ │ │ movs r0, r0 │ │ │ │ lsrs r4, r7, #8 │ │ │ │ movs r0, r0 │ │ │ │ - bhi.n 27e8a0 , std::allocator >::_M_construct(char const*, unsigned int)@@Base+0xc98> │ │ │ │ + bhi.n 27e8b0 , std::allocator >::_M_construct(char const*, unsigned int)@@Base+0xca8> │ │ │ │ lsls r0, r3, #1 │ │ │ │ lsls r4, r5, #4 │ │ │ │ lsls r2, r4, #1 │ │ │ │ lsls r4, r7, #3 │ │ │ │ lsls r2, r4, #1 │ │ │ │ lsls r0, r3, #3 │ │ │ │ lsls r2, r4, #1 │ │ │ │ @@ -650220,65 +650220,65 @@ │ │ │ │ ldr r3, [sp, #84] @ 0x54 │ │ │ │ eors r2, r3 │ │ │ │ mov.w r3, #0 │ │ │ │ beq.n 27eeda , std::allocator >::_M_construct(char const*, unsigned int)@@Base+0x12d2> │ │ │ │ b.n 27ebac , std::allocator >::_M_construct(char const*, unsigned int)@@Base+0xfa4> │ │ │ │ lsls r0, r6, #1 │ │ │ │ lsls r2, r4, #1 │ │ │ │ - bvc.n 27f0a8 , std::allocator >::_M_construct(char const*, unsigned int)@@Base+0x14a0> │ │ │ │ + bvc.n 27f0b8 , std::allocator >::_M_construct(char const*, unsigned int)@@Base+0x14b0> │ │ │ │ lsls r0, r3, #1 │ │ │ │ lsls r2, r3, #1 │ │ │ │ lsls r2, r4, #1 │ │ │ │ asrs r0, r7, #6 │ │ │ │ movs r0, r0 │ │ │ │ - bvc.n 27f064 , std::allocator >::_M_construct(char const*, unsigned int)@@Base+0x145c> │ │ │ │ + bvc.n 27f074 , std::allocator >::_M_construct(char const*, unsigned int)@@Base+0x146c> │ │ │ │ lsls r0, r3, #1 │ │ │ │ - bvc.n 27eff8 , std::allocator >::_M_construct(char const*, unsigned int)@@Base+0x13f0> │ │ │ │ + bvc.n 27f008 , std::allocator >::_M_construct(char const*, unsigned int)@@Base+0x1400> │ │ │ │ lsls r0, r3, #1 │ │ │ │ - bvs.n 27f088 , std::allocator >::_M_construct(char const*, unsigned int)@@Base+0x1480> │ │ │ │ + bvs.n 27f098 , std::allocator >::_M_construct(char const*, unsigned int)@@Base+0x1490> │ │ │ │ lsls r0, r3, #1 │ │ │ │ vmla.i q0, q5, d17[0] │ │ │ │ lsrs r4, r6, #6 │ │ │ │ movs r0, r0 │ │ │ │ lsrs r4, r7, #8 │ │ │ │ movs r0, r0 │ │ │ │ - bvs.n 27eef4 , std::allocator >::_M_construct(char const*, unsigned int)@@Base+0x12ec> │ │ │ │ + bvs.n 27ef04 , std::allocator >::_M_construct(char const*, unsigned int)@@Base+0x12fc> │ │ │ │ lsls r0, r3, #1 │ │ │ │ - bvs.n 27eee8 , std::allocator >::_M_construct(char const*, unsigned int)@@Base+0x12e0> │ │ │ │ + bvs.n 27eef8 , std::allocator >::_M_construct(char const*, unsigned int)@@Base+0x12f0> │ │ │ │ lsls r0, r3, #1 │ │ │ │ - bvs.n 27f0cc , std::allocator >::_M_construct(char const*, unsigned int)@@Base+0x14c4> │ │ │ │ + bvs.n 27f0dc , std::allocator >::_M_construct(char const*, unsigned int)@@Base+0x14d4> │ │ │ │ lsls r0, r3, #1 │ │ │ │ - bvs.n 27f060 , std::allocator >::_M_construct(char const*, unsigned int)@@Base+0x1458> │ │ │ │ + bvs.n 27f070 , std::allocator >::_M_construct(char const*, unsigned int)@@Base+0x1468> │ │ │ │ lsls r0, r3, #1 │ │ │ │ - bpl.n 27f018 , std::allocator >::_M_construct(char const*, unsigned int)@@Base+0x1410> │ │ │ │ + bpl.n 27f028 , std::allocator >::_M_construct(char const*, unsigned int)@@Base+0x1420> │ │ │ │ lsls r0, r3, #1 │ │ │ │ cdp2 0, 7, cr0, cr2, cr1, {3} │ │ │ │ - bpl.n 27ef8c , std::allocator >::_M_construct(char const*, unsigned int)@@Base+0x1384> │ │ │ │ + bpl.n 27ef9c , std::allocator >::_M_construct(char const*, unsigned int)@@Base+0x1394> │ │ │ │ lsls r0, r3, #1 │ │ │ │ - bpl.n 27ef84 , std::allocator >::_M_construct(char const*, unsigned int)@@Base+0x137c> │ │ │ │ + bpl.n 27ef94 , std::allocator >::_M_construct(char const*, unsigned int)@@Base+0x138c> │ │ │ │ lsls r0, r3, #1 │ │ │ │ - bpl.n 27ef68 , std::allocator >::_M_construct(char const*, unsigned int)@@Base+0x1360> │ │ │ │ + bpl.n 27ef78 , std::allocator >::_M_construct(char const*, unsigned int)@@Base+0x1370> │ │ │ │ lsls r0, r3, #1 │ │ │ │ - bpl.n 27f0fc , std::allocator >::_M_construct(char const*, unsigned int)@@Base+0x14f4> │ │ │ │ + bpl.n 27ef0c , std::allocator >::_M_construct(char const*, unsigned int)@@Base+0x1304> │ │ │ │ lsls r0, r3, #1 │ │ │ │ - bcc.n 27eff0 , std::allocator >::_M_construct(char const*, unsigned int)@@Base+0x13e8> │ │ │ │ + bcc.n 27f000 , std::allocator >::_M_construct(char const*, unsigned int)@@Base+0x13f8> │ │ │ │ lsls r0, r3, #1 │ │ │ │ ldc2l 0, cr0, [r6, #-388] @ 0xfffffe7c │ │ │ │ - bpl.n 27f034 , std::allocator >::_M_construct(char const*, unsigned int)@@Base+0x142c> │ │ │ │ + bpl.n 27f044 , std::allocator >::_M_construct(char const*, unsigned int)@@Base+0x143c> │ │ │ │ lsls r0, r3, #1 │ │ │ │ - bpl.n 27f05c , std::allocator >::_M_construct(char const*, unsigned int)@@Base+0x1454> │ │ │ │ + bpl.n 27f06c , std::allocator >::_M_construct(char const*, unsigned int)@@Base+0x1464> │ │ │ │ lsls r0, r3, #1 │ │ │ │ - bpl.n 27f040 , std::allocator >::_M_construct(char const*, unsigned int)@@Base+0x1438> │ │ │ │ + bpl.n 27f050 , std::allocator >::_M_construct(char const*, unsigned int)@@Base+0x1448> │ │ │ │ lsls r0, r3, #1 │ │ │ │ - bmi.n 27efd4 , std::allocator >::_M_construct(char const*, unsigned int)@@Base+0x13cc> │ │ │ │ + bmi.n 27efe4 , std::allocator >::_M_construct(char const*, unsigned int)@@Base+0x13dc> │ │ │ │ lsls r0, r3, #1 │ │ │ │ - bcs.n 27efd8 , std::allocator >::_M_construct(char const*, unsigned int)@@Base+0x13d0> │ │ │ │ + bcs.n 27efe8 , std::allocator >::_M_construct(char const*, unsigned int)@@Base+0x13e0> │ │ │ │ lsls r0, r3, #1 │ │ │ │ ldc2 0, cr0, [lr], #-388 @ 0xfffffe7c │ │ │ │ - bmi.n 27f110 , std::allocator >::_M_construct(char const*, unsigned int)@@Base+0x1508> │ │ │ │ + bmi.n 27f120 , std::allocator >::_M_construct(char const*, unsigned int)@@Base+0x1518> │ │ │ │ lsls r0, r3, #1 │ │ │ │ @ instruction: 0xfbb20061 │ │ │ │ @ instruction: 0xfb440061 │ │ │ │ @ instruction: 0xfb240061 │ │ │ │ @ instruction: 0xfb020061 │ │ │ │ @ instruction: 0xfae60061 │ │ │ │ @ instruction: 0xfac40061 │ │ │ │ @@ -650391,15 +650391,15 @@ │ │ │ │ cmp.w r9, #0 │ │ │ │ bne.n 27f0f4 , std::allocator >::_M_construct(char const*, unsigned int)@@Base+0x14ec> │ │ │ │ b.n 27f0fe , std::allocator >::_M_construct(char const*, unsigned int)@@Base+0x14f6> │ │ │ │ ldr r0, [pc, #8] @ (27f188 , std::allocator >::_M_construct(char const*, unsigned int)@@Base+0x1580>) │ │ │ │ add r0, pc │ │ │ │ blx 11c0c │ │ │ │ nop │ │ │ │ - bne.n 27f264 , std::allocator >::_M_construct(char const*, unsigned int)@@Base+0x165c> │ │ │ │ + bne.n 27f274 , std::allocator >::_M_construct(char const*, unsigned int)@@Base+0x166c> │ │ │ │ lsls r0, r3, #1 │ │ │ │ stmdb sp!, {r4, r5, r6, r7, r8, r9, sl, fp, lr} │ │ │ │ mov.w ip, #4096 @ 0x1000 │ │ │ │ sub.w ip, sp, ip │ │ │ │ str.w r0, [ip, #4048] @ 0xfd0 │ │ │ │ ldr r3, [r0, #64] @ 0x40 │ │ │ │ sub sp, #12 │ │ │ │ @@ -650550,15 +650550,15 @@ │ │ │ │ blx 113f0 <__cxa_begin_catch@plt> │ │ │ │ blx 11eec <__cxa_end_catch@plt+0x4> │ │ │ │ b.n 27f2a2 , std::allocator >::_M_construct(char const*, unsigned int)@@Base+0x169a> │ │ │ │ ldr r0, [pc, #8] @ (27f34c , std::allocator >::_M_construct(char const*, unsigned int)@@Base+0x1744>) │ │ │ │ add r0, pc │ │ │ │ blx 11c0c │ │ │ │ nop │ │ │ │ - cbnz r0, 27f3c0 , std::allocator >::_M_construct(char const*, unsigned int)@@Base+0x17b8> │ │ │ │ + cbnz r0, 27f3c2 , std::allocator >::_M_construct(char const*, unsigned int)@@Base+0x17ba> │ │ │ │ lsls r0, r3, #1 │ │ │ │ cmp r1, #0 │ │ │ │ beq.n 27f3f0 , std::allocator >::_M_construct(char const*, unsigned int)@@Base+0x17e8> │ │ │ │ stmdb sp!, {r4, r5, r6, r7, r8, r9, sl, lr} │ │ │ │ mov.w ip, #4096 @ 0x1000 │ │ │ │ sub.w ip, sp, ip │ │ │ │ str.w r0, [ip, #4056] @ 0xfd8 │ │ │ │ @@ -650641,15 +650641,15 @@ │ │ │ │ cmp.w r8, #0 │ │ │ │ bne.n 27f3ca , std::allocator >::_M_construct(char const*, unsigned int)@@Base+0x17c2> │ │ │ │ b.n 27f3d8 , std::allocator >::_M_construct(char const*, unsigned int)@@Base+0x17d0> │ │ │ │ ldr r0, [pc, #8] @ (27f434 , std::allocator >::_M_construct(char const*, unsigned int)@@Base+0x182c>) │ │ │ │ add r0, pc │ │ │ │ blx 11c0c │ │ │ │ nop │ │ │ │ - ldmia r6, {r6, r7} │ │ │ │ + ldmia r6, {r3, r6, r7} │ │ │ │ lsls r0, r3, #1 │ │ │ │ stmdb sp!, {r4, r5, r6, r7, r8, r9, sl, fp, lr} │ │ │ │ mov.w ip, #4096 @ 0x1000 │ │ │ │ sub.w ip, sp, ip │ │ │ │ str.w r0, [ip, #4024] @ 0xfb8 │ │ │ │ ldr.w r5, [pc, #2336] @ 27fd6c , std::allocator >::_M_construct(char const*, unsigned int)@@Base+0x2164> │ │ │ │ sub sp, #36 @ 0x24 │ │ │ │ @@ -651578,21 +651578,21 @@ │ │ │ │ beq.n 27fe5e , std::allocator >::_M_construct(char const*, unsigned int)@@Base+0x2256> │ │ │ │ adds r4, #1 │ │ │ │ cmp r4, r7 │ │ │ │ blt.n 27fde0 , std::allocator >::_M_construct(char const*, unsigned int)@@Base+0x21d8> │ │ │ │ movs r0, #1 │ │ │ │ add sp, #12 │ │ │ │ ldmia.w sp!, {r4, r5, r6, r7, r8, r9, sl, fp, pc} │ │ │ │ - push {r1, r4, r5, r6, lr} │ │ │ │ - lsls r0, r3, #1 │ │ │ │ - mrc 0, 2, r0, cr6, cr8, {2} │ │ │ │ - stmia r5!, {r2, r4, r5} │ │ │ │ + push {r1, r3, r4, r5, r6, lr} │ │ │ │ lsls r0, r3, #1 │ │ │ │ + mrc 0, 2, r0, cr14, cr8, {2} │ │ │ │ stmia r5!, {r2, r3, r4, r5} │ │ │ │ lsls r0, r3, #1 │ │ │ │ + stmia r5!, {r2, r6} │ │ │ │ + lsls r0, r3, #1 │ │ │ │ push {r4, lr} │ │ │ │ ldrd r4, r1, [r0, #28] │ │ │ │ cmp r1, r4 │ │ │ │ beq.n 27fe96 , std::allocator >::_M_construct(char const*, unsigned int)@@Base+0x228e> │ │ │ │ ldr.w lr, [r0, #244] @ 0xf4 │ │ │ │ mov r3, r4 │ │ │ │ mov.w ip, #0 │ │ │ │ @@ -651652,15 +651652,15 @@ │ │ │ │ cmp r5, #0 │ │ │ │ bne.n 27fef6 , std::allocator >::_M_construct(char const*, unsigned int)@@Base+0x22ee> │ │ │ │ b.n 27fefe , std::allocator >::_M_construct(char const*, unsigned int)@@Base+0x22f6> │ │ │ │ ldr r0, [pc, #8] @ (27ff28 , std::allocator >::_M_construct(char const*, unsigned int)@@Base+0x2320>) │ │ │ │ add r0, pc │ │ │ │ blx 11c0c │ │ │ │ nop │ │ │ │ - add r4, pc, #1008 @ (adr r4, 28031c >::resize(unsigned int)@@Base+0xd0>) │ │ │ │ + add r5, pc, #16 @ (adr r5, 27ff3c , std::allocator >::_M_construct(char const*, unsigned int)@@Base+0x2334>) │ │ │ │ lsls r0, r3, #1 │ │ │ │ push {r4, r5, r6, r7, lr} │ │ │ │ mov.w ip, #4096 @ 0x1000 │ │ │ │ sub.w ip, sp, ip │ │ │ │ str.w r0, [ip, #4064] @ 0xfe0 │ │ │ │ ldrd r7, r4, [r0] │ │ │ │ mov r6, r0 │ │ │ │ @@ -651704,15 +651704,15 @@ │ │ │ │ strd r3, r4, [r6] │ │ │ │ str r5, [r6, #8] │ │ │ │ add sp, #12 │ │ │ │ pop {r4, r5, r6, r7, pc} │ │ │ │ ldr r0, [pc, #4] @ (27ffa4 , std::allocator >::_M_construct(char const*, unsigned int)@@Base+0x239c>) │ │ │ │ add r0, pc │ │ │ │ blx 11c0c │ │ │ │ - add r4, pc, #568 @ (adr r4, 2801e0 >::_M_default_append(unsigned int)@@Base+0x90>) │ │ │ │ + add r4, pc, #600 @ (adr r4, 280200 >::_M_default_append(unsigned int)@@Base+0xb0>) │ │ │ │ lsls r0, r3, #1 │ │ │ │ push {r4, r5, r6, r7, lr} │ │ │ │ mov.w ip, #4096 @ 0x1000 │ │ │ │ sub.w ip, sp, ip │ │ │ │ str.w r0, [ip, #4064] @ 0xfe0 │ │ │ │ ldrd r7, r4, [r0] │ │ │ │ mov r6, r0 │ │ │ │ @@ -651758,15 +651758,15 @@ │ │ │ │ str r5, [r6, #8] │ │ │ │ add sp, #12 │ │ │ │ pop {r4, r5, r6, r7, pc} │ │ │ │ ldr r0, [pc, #8] @ (280028 , std::allocator >::_M_construct(char const*, unsigned int)@@Base+0x2420>) │ │ │ │ add r0, pc │ │ │ │ blx 11c0c │ │ │ │ nop │ │ │ │ - add r4, pc, #48 @ (adr r4, 28005c , std::allocator >::_M_construct(char const*, unsigned int)@@Base+0x2454>) │ │ │ │ + add r4, pc, #80 @ (adr r4, 28007c , std::allocator >::_M_construct(char const*, unsigned int)@@Base+0x2474>) │ │ │ │ lsls r0, r3, #1 │ │ │ │ ldrd r3, r2, [r0, #4] │ │ │ │ cmp r3, r2 │ │ │ │ beq.n 280040 , std::allocator >::_M_construct(char const*, unsigned int)@@Base+0x2438> │ │ │ │ vldr d7, [r1] │ │ │ │ vstmia r3!, {d7} │ │ │ │ str r3, [r0, #4] │ │ │ │ @@ -651869,15 +651869,15 @@ │ │ │ │ strd r2, r1, [r7] │ │ │ │ str r3, [r7, #8] │ │ │ │ add sp, #12 │ │ │ │ ldmia.w sp!, {r4, r5, r6, r7, r8, r9, sl, fp, pc} │ │ │ │ ldr r0, [pc, #4] @ (28014c , std::allocator >::_M_construct(char const*, unsigned int)@@Base+0x2544>) │ │ │ │ add r0, pc │ │ │ │ blx 11c0c │ │ │ │ - add r2, pc, #856 @ (adr r2, 2804a8 >::resize(unsigned int)@@Base+0x25c>) │ │ │ │ + add r2, pc, #888 @ (adr r2, 2804c8 >::resize(unsigned int)@@Base+0x27c>) │ │ │ │ lsls r0, r3, #1 │ │ │ │ │ │ │ │ 00280150 >::_M_default_append(unsigned int)@@Base>: │ │ │ │ cmp r1, #0 │ │ │ │ beq.n 2801f6 >::_M_default_append(unsigned int)@@Base+0xa6> │ │ │ │ stmdb sp!, {r4, r5, r6, r7, r8, r9, sl, lr} │ │ │ │ mov.w ip, #4096 @ 0x1000 │ │ │ │ @@ -651965,15 +651965,15 @@ │ │ │ │ bne.n 2801d0 >::_M_default_append(unsigned int)@@Base+0x80> │ │ │ │ b.n 2801de >::_M_default_append(unsigned int)@@Base+0x8e> │ │ │ │ ldr r0, [pc, #16] @ (280248 >::_M_default_append(unsigned int)@@Base+0xf8>) │ │ │ │ add r0, pc │ │ │ │ blx 11c0c │ │ │ │ nop.w │ │ │ │ ... │ │ │ │ - stmia r0!, {r1, r2, r4, r5, r7} │ │ │ │ + stmia r0!, {r1, r2, r3, r4, r5, r7} │ │ │ │ lsls r0, r3, #1 │ │ │ │ │ │ │ │ 0028024c >::resize(unsigned int)@@Base>: │ │ │ │ ldrd r2, ip, [r0] │ │ │ │ sub.w r3, ip, r2 │ │ │ │ asrs r3, r3, #3 │ │ │ │ cmp r1, r3 │ │ │ │ @@ -652054,15 +652054,15 @@ │ │ │ │ ldmia.w sp!, {r3, r4, r5, r6, r7, r8, r9, pc} │ │ │ │ blx 113f0 <__cxa_begin_catch@plt> │ │ │ │ blx 11eec <__cxa_end_catch@plt+0x4> │ │ │ │ b.n 2802f0 >::resize(unsigned int)@@Base+0xa4> │ │ │ │ ldr r0, [pc, #4] @ (280340 >::resize(unsigned int)@@Base+0xf4>) │ │ │ │ add r0, pc │ │ │ │ blx 11c0c │ │ │ │ - add r3, sp, #808 @ 0x328 │ │ │ │ + add r3, sp, #840 @ 0x348 │ │ │ │ lsls r0, r3, #1 │ │ │ │ stmdb sp!, {r3, r4, r5, r6, r7, r8, r9, lr} │ │ │ │ mov.w ip, #4096 @ 0x1000 │ │ │ │ sub.w ip, sp, ip │ │ │ │ str.w r0, [ip, #4064] @ 0xfe0 │ │ │ │ ldr r5, [r0, #64] @ 0x40 │ │ │ │ mov r4, r0 │ │ │ │ @@ -652128,15 +652128,15 @@ │ │ │ │ blx 113f0 <__cxa_begin_catch@plt> │ │ │ │ blx 11eec <__cxa_end_catch@plt+0x4> │ │ │ │ b.n 2803ba >::resize(unsigned int)@@Base+0x16e> │ │ │ │ ldr r0, [pc, #8] @ (28040c >::resize(unsigned int)@@Base+0x1c0>) │ │ │ │ add r0, pc │ │ │ │ blx 11c0c │ │ │ │ nop │ │ │ │ - add r3, sp, #0 │ │ │ │ + add r3, sp, #32 │ │ │ │ lsls r0, r3, #1 │ │ │ │ stmdb sp!, {r3, r4, r5, r6, r7, r8, r9, lr} │ │ │ │ mov.w ip, #4096 @ 0x1000 │ │ │ │ sub.w ip, sp, ip │ │ │ │ str.w r0, [ip, #4064] @ 0xfe0 │ │ │ │ ldr r5, [r0, #64] @ 0x40 │ │ │ │ mov r4, r0 │ │ │ │ @@ -652200,15 +652200,15 @@ │ │ │ │ ldmia.w sp!, {r3, r4, r5, r6, r7, r8, r9, pc} │ │ │ │ blx 113f0 <__cxa_begin_catch@plt> │ │ │ │ blx 11eec <__cxa_end_catch@plt+0x4> │ │ │ │ b.n 280484 >::resize(unsigned int)@@Base+0x238> │ │ │ │ ldr r0, [pc, #4] @ (2804d4 >::resize(unsigned int)@@Base+0x288>) │ │ │ │ add r0, pc │ │ │ │ blx 11c0c │ │ │ │ - add r2, sp, #216 @ 0xd8 │ │ │ │ + add r2, sp, #248 @ 0xf8 │ │ │ │ lsls r0, r3, #1 │ │ │ │ stmdb sp!, {r3, r4, r5, r6, r7, r8, r9, sl, fp, lr} │ │ │ │ mov.w ip, #4096 @ 0x1000 │ │ │ │ sub.w ip, sp, ip │ │ │ │ str.w r0, [ip, #4056] @ 0xfd8 │ │ │ │ mov r4, r0 │ │ │ │ mov r7, r1 │ │ │ │ @@ -652307,15 +652307,15 @@ │ │ │ │ b.n 2805cc >::resize(unsigned int)@@Base+0x380> │ │ │ │ blx 113f0 <__cxa_begin_catch@plt> │ │ │ │ blx 11eec <__cxa_end_catch@plt+0x4> │ │ │ │ b.n 280528 >::resize(unsigned int)@@Base+0x2dc> │ │ │ │ ldr r0, [pc, #4] @ (280604 >::resize(unsigned int)@@Base+0x3b8>) │ │ │ │ add r0, pc │ │ │ │ blx 11c0c │ │ │ │ - add r1, sp, #24 │ │ │ │ + add r1, sp, #56 @ 0x38 │ │ │ │ lsls r0, r3, #1 │ │ │ │ stmdb sp!, {r3, r4, r5, r6, r7, r8, r9, lr} │ │ │ │ mov.w ip, #4096 @ 0x1000 │ │ │ │ sub.w ip, sp, ip │ │ │ │ str.w r0, [ip, #4064] @ 0xfe0 │ │ │ │ ldr r5, [r0, #64] @ 0x40 │ │ │ │ mov r4, r0 │ │ │ │ @@ -652381,15 +652381,15 @@ │ │ │ │ blx 113f0 <__cxa_begin_catch@plt> │ │ │ │ blx 11eec <__cxa_end_catch@plt+0x4> │ │ │ │ b.n 280686 >::resize(unsigned int)@@Base+0x43a> │ │ │ │ ldr r0, [pc, #8] @ (2806d8 >::resize(unsigned int)@@Base+0x48c>) │ │ │ │ add r0, pc │ │ │ │ blx 11c0c │ │ │ │ nop │ │ │ │ - add r0, sp, #208 @ 0xd0 │ │ │ │ + add r0, sp, #240 @ 0xf0 │ │ │ │ lsls r0, r3, #1 │ │ │ │ stmdb sp!, {r4, r5, r6, r7, r8, r9, fp, lr} │ │ │ │ mov.w ip, #4096 @ 0x1000 │ │ │ │ sub.w ip, sp, ip │ │ │ │ str.w r0, [ip, #4064] @ 0xfe0 │ │ │ │ ldr r5, [r0, #64] @ 0x40 │ │ │ │ mov r6, r1 │ │ │ │ @@ -652475,15 +652475,15 @@ │ │ │ │ b.n 2807b0 >::resize(unsigned int)@@Base+0x564> │ │ │ │ blx 113f0 <__cxa_begin_catch@plt> │ │ │ │ blx 11eec <__cxa_end_catch@plt+0x4> │ │ │ │ b.n 28075e >::resize(unsigned int)@@Base+0x512> │ │ │ │ ldr r0, [pc, #4] @ (2807e8 >::resize(unsigned int)@@Base+0x59c>) │ │ │ │ add r0, pc │ │ │ │ blx 11c0c │ │ │ │ - add r7, pc, #136 @ (adr r7, 280874 >::resize(unsigned int)@@Base+0x628>) │ │ │ │ + add r7, pc, #168 @ (adr r7, 280894 >::resize(unsigned int)@@Base+0x648>) │ │ │ │ lsls r0, r3, #1 │ │ │ │ cmp r1, #0 │ │ │ │ beq.n 280886 >::resize(unsigned int)@@Base+0x63a> │ │ │ │ stmdb sp!, {r4, r5, r6, r7, r8, r9, sl, lr} │ │ │ │ mov.w ip, #4096 @ 0x1000 │ │ │ │ sub.w ip, sp, ip │ │ │ │ str.w r0, [ip, #4056] @ 0xfd8 │ │ │ │ @@ -652552,15 +652552,15 @@ │ │ │ │ str r2, [r4, #4] │ │ │ │ add sp, #8 │ │ │ │ ldmia.w sp!, {r4, r5, r6, r7, r8, r9, sl, pc} │ │ │ │ ldr r0, [pc, #8] @ (2808a8 >::resize(unsigned int)@@Base+0x65c>) │ │ │ │ add r0, pc │ │ │ │ blx 11c0c │ │ │ │ nop │ │ │ │ - rev16 r4, r1 │ │ │ │ + rev16 r4, r2 │ │ │ │ lsls r0, r3, #1 │ │ │ │ stmdb sp!, {r3, r4, r5, r6, r7, r8, r9, lr} │ │ │ │ mov.w ip, #4096 @ 0x1000 │ │ │ │ sub.w ip, sp, ip │ │ │ │ str.w r0, [ip, #4064] @ 0xfe0 │ │ │ │ ldr r6, [r0, #64] @ 0x40 │ │ │ │ mov r4, r0 │ │ │ │ @@ -652764,15 +652764,15 @@ │ │ │ │ str r3, [r4, #8] │ │ │ │ str r2, [r4, #4] │ │ │ │ add sp, #12 │ │ │ │ ldmia.w sp!, {r4, r5, r6, r7, r8, r9, sl, fp, pc} │ │ │ │ ldr r0, [pc, #4] @ (280ae4 , std::allocator >, std::allocator, std::allocator > > >::_M_default_append(unsigned int)@@Base+0x138>) │ │ │ │ add r0, pc │ │ │ │ blx 11c0c │ │ │ │ - @ instruction: 0xb80e │ │ │ │ + @ instruction: 0xb816 │ │ │ │ lsls r0, r3, #1 │ │ │ │ cmp r1, #0 │ │ │ │ beq.n 280b82 , std::allocator >, std::allocator, std::allocator > > >::_M_default_append(unsigned int)@@Base+0x1d6> │ │ │ │ stmdb sp!, {r4, r5, r6, r7, r8, r9, sl, lr} │ │ │ │ mov.w ip, #4096 @ 0x1000 │ │ │ │ sub.w ip, sp, ip │ │ │ │ str.w r0, [ip, #4056] @ 0xfd8 │ │ │ │ @@ -652841,15 +652841,15 @@ │ │ │ │ str r2, [r4, #4] │ │ │ │ add sp, #8 │ │ │ │ ldmia.w sp!, {r4, r5, r6, r7, r8, r9, sl, pc} │ │ │ │ ldr r0, [pc, #8] @ (280ba4 , std::allocator >, std::allocator, std::allocator > > >::_M_default_append(unsigned int)@@Base+0x1f8>) │ │ │ │ add r0, pc │ │ │ │ blx 11c0c │ │ │ │ nop │ │ │ │ - @ instruction: 0xb750 │ │ │ │ + @ instruction: 0xb758 │ │ │ │ lsls r0, r3, #1 │ │ │ │ stmdb sp!, {r3, r4, r5, r6, r7, r8, r9, lr} │ │ │ │ mov.w ip, #4096 @ 0x1000 │ │ │ │ sub.w ip, sp, ip │ │ │ │ str.w r0, [ip, #4064] @ 0xfe0 │ │ │ │ ldr r6, [r0, #64] @ 0x40 │ │ │ │ mov r4, r0 │ │ │ │ @@ -653031,15 +653031,15 @@ │ │ │ │ mov r4, r3 │ │ │ │ b.n 280d86 , std::allocator >, std::allocator, std::allocator > > >::_M_default_append(unsigned int)@@Base+0x3da> │ │ │ │ ldr r0, [pc, #16] @ (280dc0 , std::allocator >, std::allocator, std::allocator > > >::_M_default_append(unsigned int)@@Base+0x414>) │ │ │ │ add r0, pc │ │ │ │ blx 11c0c │ │ │ │ nop.w │ │ │ │ ... │ │ │ │ - str r6, [sp, #504] @ 0x1f8 │ │ │ │ + str r6, [sp, #536] @ 0x218 │ │ │ │ lsls r0, r3, #1 │ │ │ │ ldr r2, [r0, #4] │ │ │ │ add.w ip, r0, #4 │ │ │ │ stmdb sp!, {r4, r5, r6, r7, r8, r9, sl, fp, lr} │ │ │ │ mov sl, r1 │ │ │ │ sub sp, #20 │ │ │ │ cmp r2, #0 │ │ │ │ @@ -653583,15 +653583,15 @@ │ │ │ │ str r4, [r0, #4] │ │ │ │ add sp, #16 │ │ │ │ ldmia.w sp!, {r4, r5, r6, r7, r8, r9, sl, pc} │ │ │ │ ldr r0, [pc, #8] @ (2813a8 , std::allocator >, std::allocator, std::allocator > > >::_M_default_append(unsigned int)@@Base+0x9fc>) │ │ │ │ add r0, pc │ │ │ │ blx 11c0c │ │ │ │ nop │ │ │ │ - add r7, sp, #304 @ 0x130 │ │ │ │ + add r7, sp, #336 @ 0x150 │ │ │ │ lsls r0, r3, #1 │ │ │ │ cmp r1, #0 │ │ │ │ beq.n 28144c , std::allocator >, std::allocator, std::allocator > > >::_M_default_append(unsigned int)@@Base+0xaa0> │ │ │ │ stmdb sp!, {r4, r5, r6, r7, r8, r9, sl, lr} │ │ │ │ mov.w ip, #4096 @ 0x1000 │ │ │ │ sub.w ip, sp, ip │ │ │ │ str.w r0, [ip, #4056] @ 0xfd8 │ │ │ │ @@ -653674,15 +653674,15 @@ │ │ │ │ cmp.w r8, #0 │ │ │ │ bne.n 281426 , std::allocator >, std::allocator, std::allocator > > >::_M_default_append(unsigned int)@@Base+0xa7a> │ │ │ │ b.n 281434 , std::allocator >, std::allocator, std::allocator > > >::_M_default_append(unsigned int)@@Base+0xa88> │ │ │ │ ldr r0, [pc, #8] @ (281490 , std::allocator >, std::allocator, std::allocator > > >::_M_default_append(unsigned int)@@Base+0xae4>) │ │ │ │ add r0, pc │ │ │ │ blx 11c0c │ │ │ │ nop │ │ │ │ - add r6, sp, #400 @ 0x190 │ │ │ │ + add r6, sp, #432 @ 0x1b0 │ │ │ │ lsls r0, r3, #1 │ │ │ │ │ │ │ │ 00281494 >::_M_realloc_append(int const&)@@Base>: │ │ │ │ push {r4, r5, r6, r7, lr} │ │ │ │ mov.w ip, #4096 @ 0x1000 │ │ │ │ sub.w ip, sp, ip │ │ │ │ str.w r0, [ip, #4064] @ 0xfe0 │ │ │ │ @@ -653728,15 +653728,15 @@ │ │ │ │ strd r3, r4, [r6] │ │ │ │ str r5, [r6, #8] │ │ │ │ add sp, #12 │ │ │ │ pop {r4, r5, r6, r7, pc} │ │ │ │ ldr r0, [pc, #4] @ (28150c >::_M_realloc_append(int const&)@@Base+0x78>) │ │ │ │ add r0, pc │ │ │ │ blx 11c0c │ │ │ │ - ldrh r6, [r4, #56] @ 0x38 │ │ │ │ + ldrh r6, [r5, #56] @ 0x38 │ │ │ │ lsls r0, r3, #1 │ │ │ │ stmdb sp!, {r4, r5, r6, r7, r8, r9, sl, fp, lr} │ │ │ │ mov.w ip, #4096 @ 0x1000 │ │ │ │ sub.w ip, sp, ip │ │ │ │ str.w r0, [ip, #4032] @ 0xfc0 │ │ │ │ ldr.w r8, [r0, #64] @ 0x40 │ │ │ │ mov r4, r0 │ │ │ │ @@ -654812,17 +654812,17 @@ │ │ │ │ blx 11c0c │ │ │ │ b.n 282136 >::_M_realloc_append(int const&)@@Base+0xca2> │ │ │ │ ldr r0, [pc, #20] @ (282164 >::_M_realloc_append(int const&)@@Base+0xcd0>) │ │ │ │ add r0, pc │ │ │ │ blx 11c0c │ │ │ │ nop.w │ │ │ │ ... │ │ │ │ - ldrh r0, [r0, #46] @ 0x2e │ │ │ │ + ldrh r0, [r1, #46] @ 0x2e │ │ │ │ lsls r0, r3, #1 │ │ │ │ - ldrh r6, [r6, #44] @ 0x2c │ │ │ │ + ldrh r6, [r7, #44] @ 0x2c │ │ │ │ lsls r0, r3, #1 │ │ │ │ cbz r7, 282172 >::_M_realloc_append(int const&)@@Base+0xcde> │ │ │ │ mov r1, r9 │ │ │ │ mov r0, r7 │ │ │ │ blx 11a44 │ │ │ │ mov r4, r9 │ │ │ │ cmp r5, #0 │ │ │ │ @@ -655516,19 +655516,19 @@ │ │ │ │ lsls r1, r4, #1 │ │ │ │ asrs r0, r7, #6 │ │ │ │ movs r0, r0 │ │ │ │ stmia r2!, {r4, r5, r6} │ │ │ │ lsls r1, r4, #1 │ │ │ │ stmia r2!, {r4, r5} │ │ │ │ lsls r1, r4, #1 │ │ │ │ - strh r4, [r2, #56] @ 0x38 │ │ │ │ + strh r4, [r3, #56] @ 0x38 │ │ │ │ lsls r0, r3, #1 │ │ │ │ stmia r1!, {r1, r2, r7} │ │ │ │ lsls r1, r4, #1 │ │ │ │ - strh r2, [r5, #50] @ 0x32 │ │ │ │ + strh r2, [r6, #50] @ 0x32 │ │ │ │ lsls r0, r3, #1 │ │ │ │ cmp r1, #0 │ │ │ │ beq.n 28297c >::_M_realloc_append(int const&)@@Base+0x14e8> │ │ │ │ stmdb sp!, {r4, r5, r6, r7, r8, r9, sl, fp, lr} │ │ │ │ mov.w ip, #4096 @ 0x1000 │ │ │ │ sub.w ip, sp, ip │ │ │ │ str.w r0, [ip, #4048] @ 0xfd0 │ │ │ │ @@ -655597,15 +655597,15 @@ │ │ │ │ add sp, #12 │ │ │ │ ldmia.w sp!, {r4, r5, r6, r7, r8, r9, sl, fp, pc} │ │ │ │ bx lr │ │ │ │ ldr r0, [pc, #8] @ (282988 >::_M_realloc_append(int const&)@@Base+0x14f4>) │ │ │ │ add r0, pc │ │ │ │ blx 11c0c │ │ │ │ nop │ │ │ │ - ldr r1, [sp, #432] @ 0x1b0 │ │ │ │ + ldr r1, [sp, #464] @ 0x1d0 │ │ │ │ lsls r0, r3, #1 │ │ │ │ push {r4, lr} │ │ │ │ mov.w ip, #4096 @ 0x1000 │ │ │ │ sub.w ip, sp, ip │ │ │ │ str.w r0, [ip, #4088] @ 0xff8 │ │ │ │ mov r4, r0 │ │ │ │ ldr r0, [r0, #12] │ │ │ │ @@ -655671,15 +655671,15 @@ │ │ │ │ add sp, #8 │ │ │ │ ldmia.w sp!, {r4, r5, r6, r7, r8, pc} │ │ │ │ mov r2, r0 │ │ │ │ b.n 282a1c >::_M_realloc_append(int const&)@@Base+0x1588> │ │ │ │ ldr r0, [pc, #4] @ (282a44 >::_M_realloc_append(int const&)@@Base+0x15b0>) │ │ │ │ add r0, pc │ │ │ │ blx 11c0c │ │ │ │ - ldrb r6, [r5, #7] │ │ │ │ + ldrb r6, [r6, #7] │ │ │ │ lsls r0, r3, #1 │ │ │ │ push {r4, r5, r6, r7, lr} │ │ │ │ mov.w ip, #4096 @ 0x1000 │ │ │ │ sub.w ip, sp, ip │ │ │ │ str.w r0, [ip, #4056] @ 0xfd8 │ │ │ │ mov r5, r0 │ │ │ │ ldr r0, [pc, #156] @ (282af8 >::_M_realloc_append(int const&)@@Base+0x1664>) │ │ │ │ @@ -655832,15 +655832,15 @@ │ │ │ │ str r2, [r4, #4] │ │ │ │ add sp, #8 │ │ │ │ ldmia.w sp!, {r4, r5, r6, r7, r8, r9, sl, pc} │ │ │ │ ldr r0, [pc, #8] @ (282bc0 >::_M_realloc_append(int const&)@@Base+0x172c>) │ │ │ │ add r0, pc │ │ │ │ blx 11c0c │ │ │ │ nop │ │ │ │ - str r7, [sp, #208] @ 0xd0 │ │ │ │ + str r7, [sp, #240] @ 0xf0 │ │ │ │ lsls r0, r3, #1 │ │ │ │ │ │ │ │ 00282bc4 >::_M_default_append(unsigned int)@@Base>: │ │ │ │ cmp r1, #0 │ │ │ │ beq.n 282c64 >::_M_default_append(unsigned int)@@Base+0xa0> │ │ │ │ stmdb sp!, {r4, r5, r6, r7, r8, r9, sl, lr} │ │ │ │ mov.w ip, #4096 @ 0x1000 │ │ │ │ @@ -655925,15 +655925,15 @@ │ │ │ │ cmp.w r8, #0 │ │ │ │ bne.n 282c3e >::_M_default_append(unsigned int)@@Base+0x7a> │ │ │ │ b.n 282c4c >::_M_default_append(unsigned int)@@Base+0x88> │ │ │ │ ldr r0, [pc, #8] @ (282ca8 >::_M_default_append(unsigned int)@@Base+0xe4>) │ │ │ │ add r0, pc │ │ │ │ blx 11c0c │ │ │ │ nop │ │ │ │ - str r6, [sp, #304] @ 0x130 │ │ │ │ + str r6, [sp, #336] @ 0x150 │ │ │ │ lsls r0, r3, #1 │ │ │ │ stmdb sp!, {r4, r5, r6, r7, r8, r9, sl, lr} │ │ │ │ mov.w ip, #4096 @ 0x1000 │ │ │ │ sub.w ip, sp, ip │ │ │ │ str.w r0, [ip, #4064] @ 0xfe0 │ │ │ │ ldr r4, [r0, #64] @ 0x40 │ │ │ │ mov r5, r0 │ │ │ │ @@ -656029,15 +656029,15 @@ │ │ │ │ blx 113f0 <__cxa_begin_catch@plt> │ │ │ │ blx 11eec <__cxa_end_catch@plt+0x4> │ │ │ │ b.n 282d72 >::_M_default_append(unsigned int)@@Base+0x1ae> │ │ │ │ ldr r0, [pc, #8] @ (282ddc >::_M_default_append(unsigned int)@@Base+0x218>) │ │ │ │ add r0, pc │ │ │ │ blx 11c0c │ │ │ │ nop │ │ │ │ - strh r0, [r6, #8] │ │ │ │ + strh r0, [r7, #8] │ │ │ │ lsls r0, r3, #1 │ │ │ │ stmdb sp!, {r3, r4, r5, r6, r7, r8, r9, sl, fp, lr} │ │ │ │ mov.w ip, #4096 @ 0x1000 │ │ │ │ sub.w ip, sp, ip │ │ │ │ str.w r0, [ip, #4056] @ 0xfd8 │ │ │ │ ldr r4, [r0, #64] @ 0x40 │ │ │ │ mov r9, r1 │ │ │ │ @@ -656151,15 +656151,15 @@ │ │ │ │ b.n 282e8a >::_M_default_append(unsigned int)@@Base+0x2c6> │ │ │ │ blx 113f0 <__cxa_begin_catch@plt> │ │ │ │ blx 11eec <__cxa_end_catch@plt+0x4> │ │ │ │ b.n 282e9e >::_M_default_append(unsigned int)@@Base+0x2da> │ │ │ │ ldr r0, [pc, #4] @ (282f3c >::_M_default_append(unsigned int)@@Base+0x378>) │ │ │ │ add r0, pc │ │ │ │ blx 11c0c │ │ │ │ - ldrb r6, [r1, #31] │ │ │ │ + ldrb r6, [r2, #31] │ │ │ │ lsls r0, r3, #1 │ │ │ │ stmdb sp!, {r3, r4, r5, r6, r7, r8, r9, sl, fp, lr} │ │ │ │ mov.w ip, #4096 @ 0x1000 │ │ │ │ sub.w ip, sp, ip │ │ │ │ str.w r0, [ip, #4056] @ 0xfd8 │ │ │ │ ldr r4, [r0, #64] @ 0x40 │ │ │ │ mov r9, r1 │ │ │ │ @@ -656273,15 +656273,15 @@ │ │ │ │ b.n 282fea >::_M_default_append(unsigned int)@@Base+0x426> │ │ │ │ blx 113f0 <__cxa_begin_catch@plt> │ │ │ │ blx 11eec <__cxa_end_catch@plt+0x4> │ │ │ │ b.n 282ffe >::_M_default_append(unsigned int)@@Base+0x43a> │ │ │ │ ldr r0, [pc, #4] @ (28309c >::_M_default_append(unsigned int)@@Base+0x4d8>) │ │ │ │ add r0, pc │ │ │ │ blx 11c0c │ │ │ │ - ldrb r6, [r5, #25] │ │ │ │ + ldrb r6, [r6, #25] │ │ │ │ lsls r0, r3, #1 │ │ │ │ stmdb sp!, {r4, r5, r6, r7, r8, r9, sl, fp, lr} │ │ │ │ mov.w ip, #4096 @ 0x1000 │ │ │ │ sub.w ip, sp, ip │ │ │ │ str.w r0, [ip, #4048] @ 0xfd0 │ │ │ │ sub sp, #12 │ │ │ │ mov r4, r0 │ │ │ │ @@ -656419,15 +656419,15 @@ │ │ │ │ blx 113f0 <__cxa_begin_catch@plt> │ │ │ │ blx 11eec <__cxa_end_catch@plt+0x4> │ │ │ │ b.n 2830f4 >::_M_default_append(unsigned int)@@Base+0x530> │ │ │ │ ldr r0, [pc, #8] @ (283238 >::_M_default_append(unsigned int)@@Base+0x674>) │ │ │ │ add r0, pc │ │ │ │ blx 11c0c │ │ │ │ nop │ │ │ │ - ldrb r4, [r2, #19] │ │ │ │ + ldrb r4, [r3, #19] │ │ │ │ lsls r0, r3, #1 │ │ │ │ stmdb sp!, {r4, r5, r6, r7, r8, r9, sl, lr} │ │ │ │ mov.w ip, #4096 @ 0x1000 │ │ │ │ sub.w ip, sp, ip │ │ │ │ str.w r0, [ip, #4064] @ 0xfe0 │ │ │ │ ldr r4, [r0, #64] @ 0x40 │ │ │ │ mov r5, r0 │ │ │ │ @@ -656523,15 +656523,15 @@ │ │ │ │ blx 113f0 <__cxa_begin_catch@plt> │ │ │ │ blx 11eec <__cxa_end_catch@plt+0x4> │ │ │ │ b.n 2832fa >::_M_default_append(unsigned int)@@Base+0x736> │ │ │ │ ldr r0, [pc, #8] @ (283364 >::_M_default_append(unsigned int)@@Base+0x7a0>) │ │ │ │ add r0, pc │ │ │ │ blx 11c0c │ │ │ │ nop │ │ │ │ - ldrb r0, [r5, #14] │ │ │ │ + ldrb r0, [r6, #14] │ │ │ │ lsls r0, r3, #1 │ │ │ │ stmdb sp!, {r4, r5, r6, r7, r8, r9, sl, lr} │ │ │ │ mov.w ip, #4096 @ 0x1000 │ │ │ │ sub.w ip, sp, ip │ │ │ │ str.w r0, [ip, #4064] @ 0xfe0 │ │ │ │ ldr r4, [r0, #64] @ 0x40 │ │ │ │ mov r5, r0 │ │ │ │ @@ -656627,15 +656627,15 @@ │ │ │ │ blx 113f0 <__cxa_begin_catch@plt> │ │ │ │ blx 11eec <__cxa_end_catch@plt+0x4> │ │ │ │ b.n 283426 >::_M_default_append(unsigned int)@@Base+0x862> │ │ │ │ ldr r0, [pc, #8] @ (283490 >::_M_default_append(unsigned int)@@Base+0x8cc>) │ │ │ │ add r0, pc │ │ │ │ blx 11c0c │ │ │ │ nop │ │ │ │ - ldrb r4, [r7, #9] │ │ │ │ + ldrb r4, [r0, #10] │ │ │ │ lsls r0, r3, #1 │ │ │ │ stmdb sp!, {r3, r4, r5, r6, r7, r8, r9, sl, fp, lr} │ │ │ │ mov.w ip, #4096 @ 0x1000 │ │ │ │ sub.w ip, sp, ip │ │ │ │ str.w r0, [ip, #4056] @ 0xfd8 │ │ │ │ ldr r4, [r0, #64] @ 0x40 │ │ │ │ mov r9, r1 │ │ │ │ @@ -656750,15 +656750,15 @@ │ │ │ │ blx 113f0 <__cxa_begin_catch@plt> │ │ │ │ blx 11eec <__cxa_end_catch@plt+0x4> │ │ │ │ b.n 283550 >::_M_default_append(unsigned int)@@Base+0x98c> │ │ │ │ ldr r0, [pc, #8] @ (2835f0 >::_M_default_append(unsigned int)@@Base+0xa2c>) │ │ │ │ add r0, pc │ │ │ │ blx 11c0c │ │ │ │ nop │ │ │ │ - ldrb r4, [r3, #4] │ │ │ │ + ldrb r4, [r4, #4] │ │ │ │ lsls r0, r3, #1 │ │ │ │ stmdb sp!, {r4, r5, r6, r7, r8, r9, sl, fp, lr} │ │ │ │ mov.w ip, #4096 @ 0x1000 │ │ │ │ sub.w ip, sp, ip │ │ │ │ str.w r0, [ip, #4048] @ 0xfd0 │ │ │ │ sub sp, #12 │ │ │ │ mov r4, r0 │ │ │ │ @@ -656895,15 +656895,15 @@ │ │ │ │ b.n 2836f0 >::_M_default_append(unsigned int)@@Base+0xb2c> │ │ │ │ blx 113f0 <__cxa_begin_catch@plt> │ │ │ │ blx 11eec <__cxa_end_catch@plt+0x4> │ │ │ │ b.n 283646 >::_M_default_append(unsigned int)@@Base+0xa82> │ │ │ │ ldr r0, [pc, #4] @ (283788 >::_M_default_append(unsigned int)@@Base+0xbc4>) │ │ │ │ add r0, pc │ │ │ │ blx 11c0c │ │ │ │ - strb r2, [r0, #30] │ │ │ │ + strb r2, [r1, #30] │ │ │ │ lsls r0, r3, #1 │ │ │ │ stmdb sp!, {r3, r4, r5, r6, r7, r8, r9, sl, fp, lr} │ │ │ │ mov.w ip, #4096 @ 0x1000 │ │ │ │ sub.w ip, sp, ip │ │ │ │ str.w r0, [ip, #4056] @ 0xfd8 │ │ │ │ ldr r4, [r0, #64] @ 0x40 │ │ │ │ mov r9, r1 │ │ │ │ @@ -657017,15 +657017,15 @@ │ │ │ │ b.n 283832 >::_M_default_append(unsigned int)@@Base+0xc6e> │ │ │ │ blx 113f0 <__cxa_begin_catch@plt> │ │ │ │ blx 11eec <__cxa_end_catch@plt+0x4> │ │ │ │ b.n 283846 >::_M_default_append(unsigned int)@@Base+0xc82> │ │ │ │ ldr r0, [pc, #4] @ (2838e4 >::_M_default_append(unsigned int)@@Base+0xd20>) │ │ │ │ add r0, pc │ │ │ │ blx 11c0c │ │ │ │ - strb r6, [r4, #24] │ │ │ │ + strb r6, [r5, #24] │ │ │ │ lsls r0, r3, #1 │ │ │ │ stmdb sp!, {r3, r4, r5, r6, r7, r8, r9, sl, fp, lr} │ │ │ │ mov.w ip, #4096 @ 0x1000 │ │ │ │ sub.w ip, sp, ip │ │ │ │ str.w r0, [ip, #4056] @ 0xfd8 │ │ │ │ ldr r5, [r0, #64] @ 0x40 │ │ │ │ mov sl, r1 │ │ │ │ @@ -657147,15 +657147,15 @@ │ │ │ │ blx 113f0 <__cxa_begin_catch@plt> │ │ │ │ blx 11eec <__cxa_end_catch@plt+0x4> │ │ │ │ b.n 2839ba >::_M_default_append(unsigned int)@@Base+0xdf6> │ │ │ │ ldr r0, [pc, #8] @ (283a5c >::_M_default_append(unsigned int)@@Base+0xe98>) │ │ │ │ add r0, pc │ │ │ │ blx 11c0c │ │ │ │ nop │ │ │ │ - strb r0, [r6, #18] │ │ │ │ + strb r0, [r7, #18] │ │ │ │ lsls r0, r3, #1 │ │ │ │ stmdb sp!, {r3, r4, r5, r6, r7, r8, r9, sl, fp, lr} │ │ │ │ mov.w ip, #4096 @ 0x1000 │ │ │ │ sub.w ip, sp, ip │ │ │ │ str.w r0, [ip, #4056] @ 0xfd8 │ │ │ │ ldr r4, [r0, #64] @ 0x40 │ │ │ │ mov r9, r1 │ │ │ │ @@ -657270,15 +657270,15 @@ │ │ │ │ blx 113f0 <__cxa_begin_catch@plt> │ │ │ │ blx 11eec <__cxa_end_catch@plt+0x4> │ │ │ │ b.n 283b18 >::_M_default_append(unsigned int)@@Base+0xf54> │ │ │ │ ldr r0, [pc, #8] @ (283bb8 >::_M_default_append(unsigned int)@@Base+0xff4>) │ │ │ │ add r0, pc │ │ │ │ blx 11c0c │ │ │ │ nop │ │ │ │ - strb r4, [r2, #13] │ │ │ │ + strb r4, [r3, #13] │ │ │ │ lsls r0, r3, #1 │ │ │ │ stmdb sp!, {r3, r4, r5, r6, r7, r8, r9, sl, fp, lr} │ │ │ │ mov.w ip, #4096 @ 0x1000 │ │ │ │ sub.w ip, sp, ip │ │ │ │ str.w r0, [ip, #4056] @ 0xfd8 │ │ │ │ ldr r4, [r0, #64] @ 0x40 │ │ │ │ mov r9, r1 │ │ │ │ @@ -657393,15 +657393,15 @@ │ │ │ │ blx 113f0 <__cxa_begin_catch@plt> │ │ │ │ blx 11eec <__cxa_end_catch@plt+0x4> │ │ │ │ b.n 283c74 >::_M_default_append(unsigned int)@@Base+0x10b0> │ │ │ │ ldr r0, [pc, #8] @ (283d14 >::_M_default_append(unsigned int)@@Base+0x1150>) │ │ │ │ add r0, pc │ │ │ │ blx 11c0c │ │ │ │ nop │ │ │ │ - strb r0, [r7, #7] │ │ │ │ + strb r0, [r0, #8] │ │ │ │ lsls r0, r3, #1 │ │ │ │ stmdb sp!, {r4, r5, r6, r7, r8, r9, sl, fp, lr} │ │ │ │ mov.w ip, #4096 @ 0x1000 │ │ │ │ sub.w ip, sp, ip │ │ │ │ str.w r0, [ip, #4048] @ 0xfd0 │ │ │ │ sub sp, #12 │ │ │ │ mov r4, r0 │ │ │ │ @@ -657538,15 +657538,15 @@ │ │ │ │ b.n 283e10 >::_M_default_append(unsigned int)@@Base+0x124c> │ │ │ │ blx 113f0 <__cxa_begin_catch@plt> │ │ │ │ blx 11eec <__cxa_end_catch@plt+0x4> │ │ │ │ b.n 283d6a >::_M_default_append(unsigned int)@@Base+0x11a6> │ │ │ │ ldr r0, [pc, #4] @ (283ea8 >::_M_default_append(unsigned int)@@Base+0x12e4>) │ │ │ │ add r0, pc │ │ │ │ blx 11c0c │ │ │ │ - strb r2, [r4, #1] │ │ │ │ + strb r2, [r5, #1] │ │ │ │ lsls r0, r3, #1 │ │ │ │ stmdb sp!, {r3, r4, r5, r6, r7, r8, r9, sl, fp, lr} │ │ │ │ mov.w ip, #4096 @ 0x1000 │ │ │ │ sub.w ip, sp, ip │ │ │ │ str.w r0, [ip, #4056] @ 0xfd8 │ │ │ │ ldr r4, [r0, #64] @ 0x40 │ │ │ │ mov r9, r1 │ │ │ │ @@ -657661,15 +657661,15 @@ │ │ │ │ blx 113f0 <__cxa_begin_catch@plt> │ │ │ │ blx 11eec <__cxa_end_catch@plt+0x4> │ │ │ │ b.n 283f68 >::_M_default_append(unsigned int)@@Base+0x13a4> │ │ │ │ ldr r0, [pc, #8] @ (284008 >::_M_default_append(unsigned int)@@Base+0x1444>) │ │ │ │ add r0, pc │ │ │ │ blx 11c0c │ │ │ │ nop │ │ │ │ - ldr r4, [r0, #112] @ 0x70 │ │ │ │ + ldr r4, [r1, #112] @ 0x70 │ │ │ │ lsls r0, r3, #1 │ │ │ │ stmdb sp!, {r4, r5, r6, r7, r8, r9, sl, fp, lr} │ │ │ │ mov.w ip, #4096 @ 0x1000 │ │ │ │ sub.w ip, sp, ip │ │ │ │ str.w r0, [ip, #4048] @ 0xfd0 │ │ │ │ sub sp, #12 │ │ │ │ mov r4, r0 │ │ │ │ @@ -657806,15 +657806,15 @@ │ │ │ │ b.n 284108 >::_M_default_append(unsigned int)@@Base+0x1544> │ │ │ │ blx 113f0 <__cxa_begin_catch@plt> │ │ │ │ blx 11eec <__cxa_end_catch@plt+0x4> │ │ │ │ b.n 28405e >::_M_default_append(unsigned int)@@Base+0x149a> │ │ │ │ ldr r0, [pc, #4] @ (2841a0 >::_M_default_append(unsigned int)@@Base+0x15dc>) │ │ │ │ add r0, pc │ │ │ │ blx 11c0c │ │ │ │ - ldr r2, [r5, #84] @ 0x54 │ │ │ │ + ldr r2, [r6, #84] @ 0x54 │ │ │ │ lsls r0, r3, #1 │ │ │ │ push {r4, r5, r6, lr} │ │ │ │ mov r5, r0 │ │ │ │ ldrd r0, lr, [r0, #68] @ 0x44 │ │ │ │ subs.w r4, lr, r0 │ │ │ │ beq.n 2841e6 >::_M_default_append(unsigned int)@@Base+0x1622> │ │ │ │ ldr r3, [r1, #0] │ │ │ │ @@ -661760,15 +661760,15 @@ │ │ │ │ movs r3, #0 │ │ │ │ strd r3, r3, [sl] │ │ │ │ b.n 286d84 >::_M_default_append(unsigned int)@@Base+0x41c0> │ │ │ │ ldr r0, [pc, #8] @ (286f28 >::_M_default_append(unsigned int)@@Base+0x4364>) │ │ │ │ add r0, pc │ │ │ │ blx 11c0c │ │ │ │ nop │ │ │ │ - subs r7, #228 @ 0xe4 │ │ │ │ + subs r7, #236 @ 0xec │ │ │ │ lsls r0, r3, #1 │ │ │ │ cmp r1, #0 │ │ │ │ beq.n 286ff8 >::_M_default_append(unsigned int)@@Base+0x4434> │ │ │ │ stmdb sp!, {r4, r5, r6, r7, r8, r9, sl, fp, lr} │ │ │ │ mov.w ip, #4096 @ 0x1000 │ │ │ │ sub.w ip, sp, ip │ │ │ │ str.w r0, [ip, #4048] @ 0xfd0 │ │ │ │ @@ -661867,15 +661867,15 @@ │ │ │ │ cmp.w r8, #0 │ │ │ │ bne.n 286fce >::_M_default_append(unsigned int)@@Base+0x440a> │ │ │ │ b.n 286fdc >::_M_default_append(unsigned int)@@Base+0x4418> │ │ │ │ ldr r0, [pc, #8] @ (287054 >::_M_default_append(unsigned int)@@Base+0x4490>) │ │ │ │ add r0, pc │ │ │ │ blx 11c0c │ │ │ │ nop │ │ │ │ - strh r0, [r4, r2] │ │ │ │ + strh r0, [r5, r2] │ │ │ │ lsls r0, r3, #1 │ │ │ │ stmdb sp!, {r4, r5, r6, r7, r8, r9, sl, fp, lr} │ │ │ │ mov.w ip, #4096 @ 0x1000 │ │ │ │ sub.w ip, sp, ip │ │ │ │ str.w r0, [ip, #2000] @ 0x7d0 │ │ │ │ ldr r4, [pc, #640] @ (2872ec >::_M_default_append(unsigned int)@@Base+0x4728>) │ │ │ │ subw sp, sp, #2060 @ 0x80c │ │ │ │ @@ -664236,23 +664236,23 @@ │ │ │ │ ldr r7, [sp, #20] │ │ │ │ mov r6, r5 │ │ │ │ ldr.w r9, [sp, #32] │ │ │ │ cmp r7, r4 │ │ │ │ bne.w 288818 >::_M_default_append(unsigned int)@@Base+0x5c54> │ │ │ │ b.n 28863c >::_M_default_append(unsigned int)@@Base+0x5a78> │ │ │ │ nop │ │ │ │ - ldrb r6, [r4, #9] │ │ │ │ + ldrb r6, [r5, #9] │ │ │ │ lsls r4, r3, #1 │ │ │ │ str r6, [r7, #108] @ 0x6c │ │ │ │ lsls r1, r4, #1 │ │ │ │ str r0, [r7, #108] @ 0x6c │ │ │ │ lsls r1, r4, #1 │ │ │ │ asrs r0, r7, #6 │ │ │ │ movs r0, r0 │ │ │ │ - ldrb r2, [r3, #8] │ │ │ │ + ldrb r2, [r4, #8] │ │ │ │ lsls r4, r3, #1 │ │ │ │ lsrs r0, r3, #3 │ │ │ │ movs r0, r0 │ │ │ │ lsrs r4, r6, #29 │ │ │ │ movs r0, r0 │ │ │ │ str r6, [r3, #64] @ 0x40 │ │ │ │ lsls r1, r4, #1 │ │ │ │ @@ -664341,15 +664341,15 @@ │ │ │ │ add.w r1, r4, r1, lsl #3 │ │ │ │ str r1, [r0, #4] │ │ │ │ add sp, #8 │ │ │ │ ldmia.w sp!, {r4, r5, r6, r7, r8, r9, sl, pc} │ │ │ │ ldr r0, [pc, #4] @ (288c44 >::_M_default_append(unsigned int)@@Base+0x6080>) │ │ │ │ add r0, pc │ │ │ │ blx 11c0c │ │ │ │ - adds r6, #174 @ 0xae │ │ │ │ + adds r6, #182 @ 0xb6 │ │ │ │ lsls r0, r3, #1 │ │ │ │ push {r4, lr} │ │ │ │ mov.w ip, #4096 @ 0x1000 │ │ │ │ sub.w ip, sp, ip │ │ │ │ str.w r0, [ip, #4088] @ 0xff8 │ │ │ │ vmov s15, r3 │ │ │ │ ldr.w ip, [sp, #8] │ │ │ │ @@ -664480,15 +664480,15 @@ │ │ │ │ strd r3, r4, [r6] │ │ │ │ str r5, [r6, #8] │ │ │ │ add sp, #12 │ │ │ │ pop {r4, r5, r6, r7, pc} │ │ │ │ ldr r0, [pc, #4] @ (288db0 >::_M_default_append(unsigned int)@@Base+0x61ec>) │ │ │ │ add r0, pc │ │ │ │ blx 11c0c │ │ │ │ - asrs r2, r0, #26 │ │ │ │ + asrs r2, r1, #26 │ │ │ │ lsls r0, r3, #1 │ │ │ │ stmdb sp!, {r4, r5, r6, r7, r8, r9, sl, fp, lr} │ │ │ │ mov.w ip, #4096 @ 0x1000 │ │ │ │ vpush {d8-d9} │ │ │ │ sub.w ip, sp, ip │ │ │ │ str.w r0, [ip, #3384] @ 0xd38 │ │ │ │ ldr.w r2, [pc, #2344] @ 2896f4 >::_M_default_append(unsigned int)@@Base+0x6b30> │ │ │ │ @@ -667083,49 +667083,49 @@ │ │ │ │ movs r0, r0 │ │ │ │ asrs r0, r1, #10 │ │ │ │ movs r0, r0 │ │ │ │ lsrs r0, r3, #7 │ │ │ │ movs r0, r0 │ │ │ │ asrs r4, r2, #7 │ │ │ │ movs r0, r0 │ │ │ │ - adds r4, r7, #4 │ │ │ │ + adds r4, r0, #5 │ │ │ │ lsls r0, r3, #1 │ │ │ │ asrs r0, r7, #13 │ │ │ │ movs r0, r0 │ │ │ │ asrs r0, r7, #4 │ │ │ │ movs r0, r0 │ │ │ │ tst r2, r3 │ │ │ │ lsls r1, r4, #1 │ │ │ │ - strb r0, [r2, r5] │ │ │ │ + strb r0, [r3, r5] │ │ │ │ lsls r4, r3, #1 │ │ │ │ - strb r2, [r4, r4] │ │ │ │ + strb r2, [r5, r4] │ │ │ │ lsls r4, r3, #1 │ │ │ │ asrs r6, r7 │ │ │ │ lsls r1, r4, #1 │ │ │ │ asrs r6, r4 │ │ │ │ lsls r1, r4, #1 │ │ │ │ lsrs r2, r4 │ │ │ │ lsls r1, r4, #1 │ │ │ │ eors r4, r6 │ │ │ │ lsls r1, r4, #1 │ │ │ │ - adds r4, r6, r5 │ │ │ │ + adds r4, r7, r5 │ │ │ │ lsls r0, r3, #1 │ │ │ │ - adds r2, r1, r6 │ │ │ │ + adds r2, r2, r6 │ │ │ │ lsls r0, r3, #1 │ │ │ │ ands r2, r2 │ │ │ │ lsls r1, r4, #1 │ │ │ │ subs r7, #248 @ 0xf8 │ │ │ │ lsls r1, r4, #1 │ │ │ │ - adds r0, r7, r3 │ │ │ │ + adds r0, r0, r4 │ │ │ │ lsls r0, r3, #1 │ │ │ │ - adds r6, r1, r4 │ │ │ │ + adds r6, r2, r4 │ │ │ │ lsls r0, r3, #1 │ │ │ │ subs r7, #136 @ 0x88 │ │ │ │ lsls r1, r4, #1 │ │ │ │ - strh.w r0, [ip, #87] @ 0x57 │ │ │ │ + ldrh.w r0, [r4, #87] @ 0x57 │ │ │ │ stmdb sp!, {r4, r5, r6, r7, r8, r9, sl, fp, lr} │ │ │ │ mov.w ip, #4096 @ 0x1000 │ │ │ │ vpush {d8} │ │ │ │ sub.w ip, sp, ip │ │ │ │ str.w r0, [ip, #4032] @ 0xfc0 │ │ │ │ sub sp, #20 │ │ │ │ mov r9, r0 │ │ │ │ @@ -667466,19 +667466,19 @@ │ │ │ │ subs r1, r1, r0 │ │ │ │ blx 11a44 │ │ │ │ blx 122c4 <__cxa_end_cleanup@plt> │ │ │ │ ldr r0, [pc, #16] @ (28aeec >::_M_default_append(unsigned int)@@Base+0x8328>) │ │ │ │ add r0, pc │ │ │ │ blx 11c0c │ │ │ │ nop │ │ │ │ - lsls r6, r2, #1 │ │ │ │ + lsls r6, r3, #1 │ │ │ │ lsls r0, r3, #1 │ │ │ │ - lsls r4, r0, #1 │ │ │ │ + lsls r4, r1, #1 │ │ │ │ lsls r0, r3, #1 │ │ │ │ - movs r0, r5 │ │ │ │ + movs r0, r6 │ │ │ │ lsls r0, r3, #1 │ │ │ │ push {r4, r5, lr} │ │ │ │ mov.w ip, #4096 @ 0x1000 │ │ │ │ sub.w ip, sp, ip │ │ │ │ str.w r0, [ip, #4056] @ 0xfd8 │ │ │ │ ldr r2, [pc, #152] @ (28af98 >::_M_default_append(unsigned int)@@Base+0x83d4>) │ │ │ │ sub sp, #28 │ │ │ │ @@ -667710,15 +667710,15 @@ │ │ │ │ cmp r7, #0 │ │ │ │ bne.n 28b0e8 >::_M_default_append(unsigned int)@@Base+0x8524> │ │ │ │ b.n 28b0f0 >::_M_default_append(unsigned int)@@Base+0x852c> │ │ │ │ ldr r0, [pc, #8] @ (28b160 >::_M_default_append(unsigned int)@@Base+0x859c>) │ │ │ │ add r0, pc │ │ │ │ blx 11c0c │ │ │ │ nop │ │ │ │ - asrs r4, r2, #6 │ │ │ │ + asrs r4, r3, #6 │ │ │ │ lsls r0, r3, #1 │ │ │ │ cmp r1, #0 │ │ │ │ beq.n 28b234 >::_M_default_append(unsigned int)@@Base+0x8670> │ │ │ │ stmdb sp!, {r4, r5, r6, r7, r8, r9, sl, fp, lr} │ │ │ │ mov.w ip, #4096 @ 0x1000 │ │ │ │ sub.w ip, sp, ip │ │ │ │ str.w r0, [ip, #4040] @ 0xfc8 │ │ │ │ @@ -667827,15 +667827,15 @@ │ │ │ │ ldr r3, [sp, #12] │ │ │ │ cmp.w fp, #0 │ │ │ │ bne.n 28b20e >::_M_default_append(unsigned int)@@Base+0x864a> │ │ │ │ b.n 28b21c >::_M_default_append(unsigned int)@@Base+0x8658> │ │ │ │ ldr r0, [pc, #4] @ (28b29c >::_M_default_append(unsigned int)@@Base+0x86d8>) │ │ │ │ add r0, pc │ │ │ │ blx 11c0c │ │ │ │ - asrs r6, r2, #1 │ │ │ │ + asrs r6, r3, #1 │ │ │ │ lsls r0, r3, #1 │ │ │ │ stmdb sp!, {r4, r5, r6, r7, r8, r9, sl, fp, lr} │ │ │ │ mov.w ip, #4096 @ 0x1000 │ │ │ │ sub.w ip, sp, ip │ │ │ │ str.w r0, [ip, #4048] @ 0xfd0 │ │ │ │ ldr r4, [r0, #64] @ 0x40 │ │ │ │ sub sp, #12 │ │ │ │ @@ -667951,15 +667951,15 @@ │ │ │ │ blx 113f0 <__cxa_begin_catch@plt> │ │ │ │ blx 11eec <__cxa_end_catch@plt+0x4> │ │ │ │ b.n 28b336 >::_M_default_append(unsigned int)@@Base+0x8772> │ │ │ │ ldr r0, [pc, #8] @ (28b3fc >::_M_default_append(unsigned int)@@Base+0x8838>) │ │ │ │ add r0, pc │ │ │ │ blx 11c0c │ │ │ │ nop │ │ │ │ - @ instruction: 0xfb100057 │ │ │ │ + @ instruction: 0xfb180057 │ │ │ │ stmdb sp!, {r4, r5, r6, r7, r8, lr} │ │ │ │ mov.w ip, #4096 @ 0x1000 │ │ │ │ sub.w ip, sp, ip │ │ │ │ str.w r0, [ip, #4064] @ 0xfe0 │ │ │ │ sub sp, #8 │ │ │ │ cmp.w r1, #268435456 @ 0x10000000 │ │ │ │ bcs.n 28b466 >::_M_default_append(unsigned int)@@Base+0x88a2> │ │ │ │ @@ -667995,15 +667995,15 @@ │ │ │ │ cmp r5, #0 │ │ │ │ bne.n 28b43e >::_M_default_append(unsigned int)@@Base+0x887a> │ │ │ │ b.n 28b446 >::_M_default_append(unsigned int)@@Base+0x8882> │ │ │ │ ldr r0, [pc, #8] @ (28b470 >::_M_default_append(unsigned int)@@Base+0x88ac>) │ │ │ │ add r0, pc │ │ │ │ blx 11c0c │ │ │ │ nop │ │ │ │ - vshr.s32 q0, , #12 │ │ │ │ + vshr.s32 q0, , #4 │ │ │ │ stmdb sp!, {r4, r5, r6, r7, r8, lr} │ │ │ │ mov.w ip, #4096 @ 0x1000 │ │ │ │ sub.w ip, sp, ip │ │ │ │ str.w r0, [ip, #4064] @ 0xfe0 │ │ │ │ ldrd r3, r4, [r0, #4] │ │ │ │ sub sp, #8 │ │ │ │ cmp r3, r4 │ │ │ │ @@ -668054,15 +668054,15 @@ │ │ │ │ strd r5, r3, [r8] │ │ │ │ str.w r0, [r8, #8] │ │ │ │ add sp, #8 │ │ │ │ ldmia.w sp!, {r4, r5, r6, r7, r8, pc} │ │ │ │ ldr r0, [pc, #4] @ (28b510 >::_M_default_append(unsigned int)@@Base+0x894c>) │ │ │ │ add r0, pc │ │ │ │ blx 11c0c │ │ │ │ - vqadd.s32 q0, q1, │ │ │ │ + vqadd.s32 q0, q5, │ │ │ │ stmdb sp!, {r4, r5, r6, r7, r8, r9, sl, fp, lr} │ │ │ │ mov.w ip, #4096 @ 0x1000 │ │ │ │ sub.w ip, sp, ip │ │ │ │ str.w r0, [ip, #4024] @ 0xfb8 │ │ │ │ sub sp, #36 @ 0x24 │ │ │ │ mov r5, r0 │ │ │ │ mov r4, r1 │ │ │ │ @@ -668992,126 +668992,126 @@ │ │ │ │ b.n 28b7a2 >::_M_default_append(unsigned int)@@Base+0x8bde> │ │ │ │ movs r1, #12 │ │ │ │ mov r0, r8 │ │ │ │ blx 11a44 │ │ │ │ blx 122c4 <__cxa_end_cleanup@plt> │ │ │ │ movs r0, r0 │ │ │ │ movs r0, r0 │ │ │ │ - @ instruction: 0xf6da0057 │ │ │ │ - ldrb r6, [r1, #24] │ │ │ │ + @ instruction: 0xf6e20057 │ │ │ │ + ldrb r6, [r2, #24] │ │ │ │ lsls r2, r3, #1 │ │ │ │ - lsls r0, r2, #17 │ │ │ │ + lsls r0, r3, #17 │ │ │ │ lsls r0, r3, #1 │ │ │ │ - lsls r2, r6, #20 │ │ │ │ + lsls r2, r7, #20 │ │ │ │ lsls r0, r3, #1 │ │ │ │ - lsls r4, r6, #16 │ │ │ │ + lsls r4, r7, #16 │ │ │ │ lsls r0, r3, #1 │ │ │ │ - lsls r2, r1, #14 │ │ │ │ + lsls r2, r2, #14 │ │ │ │ lsls r0, r3, #1 │ │ │ │ - lsls r0, r2, #20 │ │ │ │ + lsls r0, r3, #20 │ │ │ │ lsls r0, r3, #1 │ │ │ │ - lsls r0, r7, #19 │ │ │ │ + lsls r0, r0, #20 │ │ │ │ lsls r0, r3, #1 │ │ │ │ - asrs r2, r7, #32 │ │ │ │ + asrs r2, r0, #1 │ │ │ │ lsls r1, r3, #1 │ │ │ │ - rsbs r0, r6, #14090240 @ 0xd70000 │ │ │ │ - ldrb r2, [r1, #20] │ │ │ │ + rsbs r0, lr, #14090240 @ 0xd70000 │ │ │ │ + ldrb r2, [r2, #20] │ │ │ │ lsls r2, r3, #1 │ │ │ │ - lsls r4, r7, #16 │ │ │ │ + lsls r4, r0, #17 │ │ │ │ lsls r0, r3, #1 │ │ │ │ - lsls r6, r7, #12 │ │ │ │ + lsls r6, r0, #13 │ │ │ │ lsls r0, r3, #1 │ │ │ │ - lsls r0, r3, #10 │ │ │ │ + lsls r0, r4, #10 │ │ │ │ lsls r0, r3, #1 │ │ │ │ - lsls r6, r3, #16 │ │ │ │ + lsls r6, r4, #16 │ │ │ │ lsls r0, r3, #1 │ │ │ │ - lsls r6, r2, #15 │ │ │ │ + lsls r6, r3, #15 │ │ │ │ lsls r0, r3, #1 │ │ │ │ - lsrs r0, r1, #29 │ │ │ │ + lsrs r0, r2, #29 │ │ │ │ lsls r1, r3, #1 │ │ │ │ - @ instruction: 0xf4e80057 │ │ │ │ - ldrb r6, [r2, #16] │ │ │ │ + @ instruction: 0xf4f00057 │ │ │ │ + ldrb r6, [r3, #16] │ │ │ │ lsls r2, r3, #1 │ │ │ │ - asrs r4, r1, #17 │ │ │ │ + asrs r4, r2, #17 │ │ │ │ lsls r6, r2, #1 │ │ │ │ - lsrs r2, r3, #27 │ │ │ │ + lsrs r2, r4, #27 │ │ │ │ lsls r1, r3, #1 │ │ │ │ - lsls r2, r3, #9 │ │ │ │ + lsls r2, r4, #9 │ │ │ │ lsls r0, r3, #1 │ │ │ │ - lsls r2, r5, #6 │ │ │ │ + lsls r2, r6, #6 │ │ │ │ lsls r0, r3, #1 │ │ │ │ - lsls r4, r2, #12 │ │ │ │ + lsls r4, r3, #12 │ │ │ │ lsls r0, r3, #1 │ │ │ │ - orr.w r0, r4, #14090240 @ 0xd70000 │ │ │ │ - lsrs r0, r3, #1 │ │ │ │ + orr.w r0, ip, #14090240 @ 0xd70000 │ │ │ │ + lsrs r0, r4, #1 │ │ │ │ lsls r0, r3, #1 │ │ │ │ - @ instruction: 0xf3f80057 │ │ │ │ - ldrb r4, [r5, #12] │ │ │ │ + and.w r0, r0, #14090240 @ 0xd70000 │ │ │ │ + ldrb r4, [r6, #12] │ │ │ │ lsls r2, r3, #1 │ │ │ │ - lsls r6, r5, #5 │ │ │ │ + lsls r6, r6, #5 │ │ │ │ lsls r0, r3, #1 │ │ │ │ - lsls r0, r2, #9 │ │ │ │ + lsls r0, r3, #9 │ │ │ │ lsls r0, r3, #1 │ │ │ │ - lsls r2, r2, #5 │ │ │ │ + lsls r2, r3, #5 │ │ │ │ lsls r0, r3, #1 │ │ │ │ - lsls r4, r5, #2 │ │ │ │ + lsls r4, r6, #2 │ │ │ │ lsls r0, r3, #1 │ │ │ │ - lsls r2, r6, #8 │ │ │ │ + lsls r2, r7, #8 │ │ │ │ lsls r0, r3, #1 │ │ │ │ - lsls r2, r3, #8 │ │ │ │ + lsls r2, r4, #8 │ │ │ │ lsls r0, r3, #1 │ │ │ │ - ssat r0, #24, r8, lsl #1 │ │ │ │ - ldrb r0, [r7, #8] │ │ │ │ + @ instruction: 0xf3100057 │ │ │ │ + ldrb r0, [r0, #9] │ │ │ │ lsls r2, r3, #1 │ │ │ │ - ldrb r0, [r4, #8] │ │ │ │ + ldrb r0, [r5, #8] │ │ │ │ lsls r2, r3, #1 │ │ │ │ - lsrs r6, r7, #11 │ │ │ │ + lsrs r6, r0, #12 │ │ │ │ lsls r3, r3, #1 │ │ │ │ - lsrs r4, r5, #18 │ │ │ │ + lsrs r4, r6, #18 │ │ │ │ lsls r1, r3, #1 │ │ │ │ - movs r0, r7 │ │ │ │ + lsls r0, r0, #1 │ │ │ │ lsls r0, r3, #1 │ │ │ │ - vqadd.u64 q8, q4, │ │ │ │ - lsls r4, r4, #1 │ │ │ │ + vmov.i32 q0, #135 @ 0x00000087 │ │ │ │ + lsls r4, r5, #1 │ │ │ │ lsls r0, r3, #1 │ │ │ │ - @ instruction: 0xf2160057 │ │ │ │ - ldrb r0, [r2, #5] │ │ │ │ + @ instruction: 0xf21e0057 │ │ │ │ + ldrb r0, [r3, #5] │ │ │ │ lsls r2, r3, #1 │ │ │ │ - vshr.u32 q0, , #22 │ │ │ │ - lsls r4, r1, #1 │ │ │ │ + vshr.u32 q0, , #14 │ │ │ │ + lsls r4, r2, #1 │ │ │ │ lsls r0, r3, #1 │ │ │ │ - lsrs r4, r6, #15 │ │ │ │ + lsrs r4, r7, #15 │ │ │ │ lsls r1, r3, #1 │ │ │ │ - subs.w r0, r6, #87 @ 0x57 │ │ │ │ - ldrb r4, [r5, #3] │ │ │ │ + subs.w r0, lr, #87 @ 0x57 │ │ │ │ + ldrb r4, [r6, #3] │ │ │ │ lsls r2, r3, #1 │ │ │ │ - movs r0, r4 │ │ │ │ + movs r0, r5 │ │ │ │ lsls r0, r3, #1 │ │ │ │ - vqadd.u32 q0, q2, │ │ │ │ - mrc2 0, 3, r0, cr12, cr7, {2} │ │ │ │ - movs r4, r0 │ │ │ │ + vqadd.u32 q0, q6, │ │ │ │ + mcr2 0, 4, r0, cr4, cr7, {2} │ │ │ │ + movs r4, r1 │ │ │ │ lsls r0, r3, #1 │ │ │ │ - vshr.u32 q0, , #2 │ │ │ │ - mcr2 0, 1, r0, cr8, cr7, {2} │ │ │ │ - vshr.u16 q0, , #12 │ │ │ │ - @ instruction: 0xf0c60057 │ │ │ │ - lsls r4, r3, #19 │ │ │ │ + vmov.i32 q8, #231 @ 0x000000e7 │ │ │ │ + mrc2 0, 1, r0, cr0, cr7, {2} │ │ │ │ + vshr.u16 q0, , #4 │ │ │ │ + @ instruction: 0xf0ce0057 │ │ │ │ + lsls r4, r4, #19 │ │ │ │ lsls r0, r3, #1 │ │ │ │ - strb r4, [r5, #31] │ │ │ │ + strb r4, [r6, #31] │ │ │ │ lsls r2, r3, #1 │ │ │ │ - strb r4, [r1, #31] │ │ │ │ + strb r4, [r2, #31] │ │ │ │ lsls r2, r3, #1 │ │ │ │ - stc2 0, cr0, [ip, #348] @ 0x15c │ │ │ │ - mrc2 0, 3, r0, cr8, cr7, {2} │ │ │ │ - bic.w r0, sl, #87 @ 0x57 │ │ │ │ - strb r4, [r4, #29] │ │ │ │ + ldc2 0, cr0, [r4, #348] @ 0x15c │ │ │ │ + mcr2 0, 4, r0, cr0, cr7, {2} │ │ │ │ + bics.w r0, r2, #87 @ 0x57 │ │ │ │ + strb r4, [r5, #29] │ │ │ │ lsls r2, r3, #1 │ │ │ │ - ldc2 0, cr0, [lr, #348]! @ 0x15c │ │ │ │ - mcr2 0, 3, r0, cr0, cr7, {2} │ │ │ │ - lsrs r0, r1, #8 │ │ │ │ + stc2l 0, cr0, [r6, #348] @ 0x15c │ │ │ │ + mcr2 0, 3, r0, cr8, cr7, {2} │ │ │ │ + lsrs r0, r2, #8 │ │ │ │ lsls r1, r3, #1 │ │ │ │ push {r4, r5, r6, r7, lr} │ │ │ │ mov.w ip, #4096 @ 0x1000 │ │ │ │ sub.w ip, sp, ip │ │ │ │ str.w r0, [ip, #4064] @ 0xfe0 │ │ │ │ ldrd r7, r4, [r0] │ │ │ │ mov r6, r0 │ │ │ │ @@ -669155,15 +669155,15 @@ │ │ │ │ strd r3, r4, [r6] │ │ │ │ str r5, [r6, #8] │ │ │ │ add sp, #12 │ │ │ │ pop {r4, r5, r6, r7, pc} │ │ │ │ ldr r0, [pc, #4] @ (28c114 >::_M_default_append(unsigned int)@@Base+0x9550>) │ │ │ │ add r0, pc │ │ │ │ blx 11c0c │ │ │ │ - b.n 28c754 >::_M_default_append(unsigned int)@@Base+0x9b90> │ │ │ │ + b.n 28c764 >::_M_default_append(unsigned int)@@Base+0x9ba0> │ │ │ │ lsls r7, r2, #1 │ │ │ │ push {r4, r5, r6, r7, lr} │ │ │ │ mov.w ip, #4096 @ 0x1000 │ │ │ │ sub.w ip, sp, ip │ │ │ │ str.w r0, [ip, #4024] @ 0xfb8 │ │ │ │ ldr.w ip, [pc, #392] @ 28c2b0 >::_M_default_append(unsigned int)@@Base+0x96ec> │ │ │ │ mov r4, r0 │ │ │ │ @@ -674515,26 +674515,26 @@ │ │ │ │ add.w r2, sp, #43 @ 0x2b │ │ │ │ bl 28fcb0 >::_M_default_append(unsigned int)@@Base+0xd0ec> │ │ │ │ mov r4, r0 │ │ │ │ cmp r5, #0 │ │ │ │ beq.n 28fe5a >::_M_default_append(unsigned int)@@Base+0xd296> │ │ │ │ b.n 28fe40 >::_M_default_append(unsigned int)@@Base+0xd27c> │ │ │ │ nop │ │ │ │ - stmia r5!, {r1, r4, r6, r7} │ │ │ │ + stmia r5!, {r1, r3, r4, r6, r7} │ │ │ │ lsls r7, r2, #1 │ │ │ │ - vshr.u16 q0, , #12 │ │ │ │ - ldr r7, [sp, #728] @ 0x2d8 │ │ │ │ + vshr.u16 q0, , #4 │ │ │ │ + ldr r7, [sp, #760] @ 0x2f8 │ │ │ │ lsls r7, r2, #1 │ │ │ │ - vqadd.u8 q8, q4, │ │ │ │ - vqadd.u32 q0, q4, │ │ │ │ - bkpt 0x008c │ │ │ │ + vqadd.u16 q8, q0, │ │ │ │ + vqadd.u64 q0, q0, │ │ │ │ + bkpt 0x0094 │ │ │ │ lsls r7, r2, #1 │ │ │ │ - str r5, [sp, #312] @ 0x138 │ │ │ │ + str r5, [sp, #344] @ 0x158 │ │ │ │ lsls r5, r2, #1 │ │ │ │ - mrc2 0, 1, r0, cr8, cr11, {2} │ │ │ │ + mcr2 0, 2, r0, cr0, cr11, {2} │ │ │ │ stmdb sp!, {r4, r5, r6, r7, r8, r9, sl, fp, lr} │ │ │ │ mov.w ip, #4096 @ 0x1000 │ │ │ │ sub.w ip, sp, ip │ │ │ │ str.w r0, [ip, #3976] @ 0xf88 │ │ │ │ ldr r5, [pc, #524] @ (290198 >::_M_default_append(unsigned int)@@Base+0xd5d4>) │ │ │ │ sub sp, #84 @ 0x54 │ │ │ │ ldr r1, [pc, #524] @ (29019c >::_M_default_append(unsigned int)@@Base+0xd5d8>) │ │ │ │ @@ -674734,19 +674734,19 @@ │ │ │ │ asrs r0, r7, #6 │ │ │ │ movs r0, r0 │ │ │ │ orns r0, r8, r0, asr #1 │ │ │ │ lsrs r0, r5, #27 │ │ │ │ movs r0, r0 │ │ │ │ lsls r0, r0, #30 │ │ │ │ movs r0, r0 │ │ │ │ - bkpt 0x0088 │ │ │ │ + bkpt 0x0090 │ │ │ │ lsls r7, r2, #1 │ │ │ │ - ldc2l 0, cr0, [sl], #-364 @ 0xfffffe94 │ │ │ │ + stc2 0, cr0, [r2], {91} @ 0x5b │ │ │ │ strd r0, r0, [r4], #384 @ 0x180 │ │ │ │ - pop {r1, r3, pc} │ │ │ │ + pop {r1, r4, pc} │ │ │ │ lsls r7, r2, #1 │ │ │ │ sub sp, #8 │ │ │ │ mov.w ip, #4096 @ 0x1000 │ │ │ │ stmdb sp!, {r4, r5, r6, r7, r8, r9, sl, fp, lr} │ │ │ │ sub.w ip, sp, ip │ │ │ │ str.w r0, [ip, #3824] @ 0xef0 │ │ │ │ sub sp, #236 @ 0xec │ │ │ │ @@ -675236,20 +675236,20 @@ │ │ │ │ b.n 290626 >::_M_default_append(unsigned int)@@Base+0xda62> │ │ │ │ blx 122c4 <__cxa_end_cleanup@plt> │ │ │ │ movs r4, #0 │ │ │ │ b.n 290470 >::_M_default_append(unsigned int)@@Base+0xd8ac> │ │ │ │ @ instruction: 0xe8220060 │ │ │ │ asrs r0, r7, #6 │ │ │ │ movs r0, r0 │ │ │ │ - @ instruction: 0xfb20005b │ │ │ │ - @ instruction: 0xfa72005b │ │ │ │ - vst1.8 @ instruction: 0xf9c6005b │ │ │ │ + @ instruction: 0xfb28005b │ │ │ │ + @ instruction: 0xfa7a005b │ │ │ │ + vst1.8 @ instruction: 0xf9ce005b │ │ │ │ b.n 290178 >::_M_default_append(unsigned int)@@Base+0xd5b4> │ │ │ │ lsls r0, r4, #1 │ │ │ │ - ldrb.w r0, [lr, #91] @ 0x5b │ │ │ │ + strh.w r0, [r6, #91] @ 0x5b │ │ │ │ b.n 290e98 >::_M_default_append(unsigned int)@@Base+0xe2d4> │ │ │ │ lsls r0, r4, #1 │ │ │ │ sub sp, #8 │ │ │ │ mov.w ip, #4096 @ 0x1000 │ │ │ │ stmdb sp!, {r4, r5, r6, r7, r8, r9, sl, fp, lr} │ │ │ │ sub.w ip, sp, ip │ │ │ │ str.w r0, [ip, #3880] @ 0xf28 │ │ │ │ @@ -675852,23 +675852,23 @@ │ │ │ │ movs r0, r0 │ │ │ │ svc 110 @ 0x6e │ │ │ │ lsls r0, r4, #1 │ │ │ │ lsrs r0, r5, #27 │ │ │ │ movs r0, r0 │ │ │ │ lsls r0, r0, #30 │ │ │ │ movs r0, r0 │ │ │ │ - cbz r6, 290d0c >::_M_default_append(unsigned int)@@Base+0xe148> │ │ │ │ + cbz r6, 290d0e >::_M_default_append(unsigned int)@@Base+0xe14a> │ │ │ │ lsls r7, r2, #1 │ │ │ │ - uxtb r2, r0 │ │ │ │ + uxtb r2, r1 │ │ │ │ lsls r7, r2, #1 │ │ │ │ ble.n 290c18 >::_M_default_append(unsigned int)@@Base+0xe054> │ │ │ │ lsls r0, r4, #1 │ │ │ │ - sxth r0, r3 │ │ │ │ + sxth r0, r4 │ │ │ │ lsls r7, r2, #1 │ │ │ │ - sxth r2, r1 │ │ │ │ + sxth r2, r2 │ │ │ │ lsls r7, r2, #1 │ │ │ │ stmdb sp!, {r4, r5, r6, r7, r8, r9, lr} │ │ │ │ mov.w ip, #4096 @ 0x1000 │ │ │ │ sub.w ip, sp, ip │ │ │ │ str.w r0, [ip, #4040] @ 0xfc8 │ │ │ │ ldr r2, [pc, #284] @ (290df0 >::_M_default_append(unsigned int)@@Base+0xe22c>) │ │ │ │ sub sp, #28 │ │ │ │ @@ -675980,23 +675980,23 @@ │ │ │ │ lsls r0, r4, #1 │ │ │ │ asrs r0, r7, #6 │ │ │ │ movs r0, r0 │ │ │ │ lsrs r4, r3, #26 │ │ │ │ movs r0, r0 │ │ │ │ ble.n 290e24 >::_M_default_append(unsigned int)@@Base+0xe260> │ │ │ │ lsls r0, r4, #1 │ │ │ │ - cbz r6, 290e1a >::_M_default_append(unsigned int)@@Base+0xe256> │ │ │ │ + cbz r6, 290e1c >::_M_default_append(unsigned int)@@Base+0xe258> │ │ │ │ lsls r7, r2, #1 │ │ │ │ - cbz r6, 290e0a >::_M_default_append(unsigned int)@@Base+0xe246> │ │ │ │ + cbz r6, 290e0c >::_M_default_append(unsigned int)@@Base+0xe248> │ │ │ │ lsls r7, r2, #1 │ │ │ │ bgt.n 290eb4 >::_M_default_append(unsigned int)@@Base+0xe2f0> │ │ │ │ lsls r0, r4, #1 │ │ │ │ - sub sp, #256 @ 0x100 │ │ │ │ + sub sp, #288 @ 0x120 │ │ │ │ lsls r7, r2, #1 │ │ │ │ - sub sp, #192 @ 0xc0 │ │ │ │ + sub sp, #224 @ 0xe0 │ │ │ │ lsls r7, r2, #1 │ │ │ │ stmdb sp!, {r4, r5, r6, r7, r8, r9, sl, fp, lr} │ │ │ │ mov.w ip, #4096 @ 0x1000 │ │ │ │ sub.w ip, sp, ip │ │ │ │ str.w r0, [ip, #3928] @ 0xf58 │ │ │ │ ldr.w r5, [pc, #2444] @ 2917b4 >::_M_default_append(unsigned int)@@Base+0xebf0> │ │ │ │ vcmpe.f64 d0, #0.0 │ │ │ │ @@ -676884,25 +676884,25 @@ │ │ │ │ lsls r0, r4, #1 │ │ │ │ asrs r4, r7, #15 │ │ │ │ movs r0, r0 │ │ │ │ asrs r4, r1, #4 │ │ │ │ movs r0, r0 │ │ │ │ bvc.n 2918c8 >::_M_default_append(unsigned int)@@Base+0xed04> │ │ │ │ lsls r0, r4, #1 │ │ │ │ - add r2, sp, #136 @ 0x88 │ │ │ │ + add r2, sp, #168 @ 0xa8 │ │ │ │ lsls r7, r2, #1 │ │ │ │ lsls r0, r3, #27 │ │ │ │ movs r0, r0 │ │ │ │ - add r1, sp, #32 │ │ │ │ + add r1, sp, #64 @ 0x40 │ │ │ │ lsls r7, r2, #1 │ │ │ │ - add r7, pc, #920 @ (adr r7, 291b74 >::_M_default_append(unsigned int)@@Base+0xefb0>) │ │ │ │ + add r7, pc, #952 @ (adr r7, 291b94 >::_M_default_append(unsigned int)@@Base+0xefd0>) │ │ │ │ lsls r7, r2, #1 │ │ │ │ - add r7, pc, #400 @ (adr r7, 291970 >::_M_default_append(unsigned int)@@Base+0xedac>) │ │ │ │ + add r7, pc, #432 @ (adr r7, 291990 >::_M_default_append(unsigned int)@@Base+0xedcc>) │ │ │ │ lsls r7, r2, #1 │ │ │ │ - add r7, pc, #152 @ (adr r7, 29187c >::_M_default_append(unsigned int)@@Base+0xecb8>) │ │ │ │ + add r7, pc, #184 @ (adr r7, 29189c >::_M_default_append(unsigned int)@@Base+0xecd8>) │ │ │ │ lsls r7, r2, #1 │ │ │ │ asrs r4, r3, #22 │ │ │ │ movs r0, r0 │ │ │ │ bcs.n 291744 >::_M_default_append(unsigned int)@@Base+0xeb80> │ │ │ │ lsls r0, r4, #1 │ │ │ │ bcs.n 2916f8 >::_M_default_append(unsigned int)@@Base+0xeb34> │ │ │ │ lsls r0, r4, #1 │ │ │ │ @@ -677130,23 +677130,23 @@ │ │ │ │ movs r0, r0 │ │ │ │ bne.n 291a58 >::_M_default_append(unsigned int)@@Base+0xee94> │ │ │ │ lsls r0, r4, #1 │ │ │ │ lsrs r0, r5, #27 │ │ │ │ movs r0, r0 │ │ │ │ lsls r0, r0, #30 │ │ │ │ movs r0, r0 │ │ │ │ - add r5, pc, #792 @ (adr r5, 291da8 >::_M_default_append(unsigned int)@@Base+0xf1e4>) │ │ │ │ + add r5, pc, #824 @ (adr r5, 291dc8 >::_M_default_append(unsigned int)@@Base+0xf204>) │ │ │ │ lsls r7, r2, #1 │ │ │ │ beq.n 291a1c >::_M_default_append(unsigned int)@@Base+0xee58> │ │ │ │ lsls r0, r4, #1 │ │ │ │ - add r4, pc, #960 @ (adr r4, 291e58 >::_M_default_append(unsigned int)@@Base+0xf294>) │ │ │ │ + add r4, pc, #992 @ (adr r4, 291e78 >::_M_default_append(unsigned int)@@Base+0xf2b4>) │ │ │ │ lsls r7, r2, #1 │ │ │ │ - add r4, pc, #392 @ (adr r4, 291c24 >::_M_default_append(unsigned int)@@Base+0xf060>) │ │ │ │ + add r4, pc, #424 @ (adr r4, 291c44 >::_M_default_append(unsigned int)@@Base+0xf080>) │ │ │ │ lsls r7, r2, #1 │ │ │ │ - add r4, pc, #336 @ (adr r4, 291bf0 >::_M_default_append(unsigned int)@@Base+0xf02c>) │ │ │ │ + add r4, pc, #368 @ (adr r4, 291c10 >::_M_default_append(unsigned int)@@Base+0xf04c>) │ │ │ │ lsls r7, r2, #1 │ │ │ │ stmdb sp!, {r4, r5, r6, r7, r8, r9, lr} │ │ │ │ mov.w ip, #4096 @ 0x1000 │ │ │ │ sub.w ip, sp, ip │ │ │ │ str.w r0, [ip, #4032] @ 0xfc0 │ │ │ │ ldr r5, [pc, #348] @ (291c10 >::_M_default_append(unsigned int)@@Base+0xf04c>) │ │ │ │ sub sp, #36 @ 0x24 │ │ │ │ @@ -677286,23 +677286,23 @@ │ │ │ │ lsls r0, r4, #1 │ │ │ │ asrs r0, r7, #6 │ │ │ │ movs r0, r0 │ │ │ │ ldmia r7!, {r1, r3, r6} │ │ │ │ lsls r0, r4, #1 │ │ │ │ lsrs r4, r3, #26 │ │ │ │ movs r0, r0 │ │ │ │ - add r3, pc, #416 @ (adr r3, 291dc4 >::_M_default_append(unsigned int)@@Base+0xf200>) │ │ │ │ + add r3, pc, #448 @ (adr r3, 291de4 >::_M_default_append(unsigned int)@@Base+0xf220>) │ │ │ │ lsls r7, r2, #1 │ │ │ │ ldmia r6!, {r1, r2, r4, r5, r7} │ │ │ │ lsls r0, r4, #1 │ │ │ │ - add r2, pc, #1008 @ (adr r2, 29201c >::_M_default_append(unsigned int)@@Base+0xf458>) │ │ │ │ + add r3, pc, #16 @ (adr r3, 291c3c >::_M_default_append(unsigned int)@@Base+0xf078>) │ │ │ │ lsls r7, r2, #1 │ │ │ │ - add r2, pc, #784 @ (adr r2, 291f40 >::_M_default_append(unsigned int)@@Base+0xf37c>) │ │ │ │ + add r2, pc, #816 @ (adr r2, 291f60 >::_M_default_append(unsigned int)@@Base+0xf39c>) │ │ │ │ lsls r7, r2, #1 │ │ │ │ - add r2, pc, #728 @ (adr r2, 291f0c >::_M_default_append(unsigned int)@@Base+0xf348>) │ │ │ │ + add r2, pc, #760 @ (adr r2, 291f2c >::_M_default_append(unsigned int)@@Base+0xf368>) │ │ │ │ lsls r7, r2, #1 │ │ │ │ stmdb sp!, {r4, r5, r6, r7, r8, r9, sl, fp, lr} │ │ │ │ mov.w ip, #4096 @ 0x1000 │ │ │ │ sub.w ip, sp, ip │ │ │ │ str.w r0, [ip, #4000] @ 0xfa0 │ │ │ │ mov r8, r0 │ │ │ │ ldr.w r0, [pc, #1140] @ 2920bc >::_M_default_append(unsigned int)@@Base+0xf4f8> │ │ │ │ @@ -677726,25 +677726,25 @@ │ │ │ │ blx 1172c <__stack_chk_fail@plt> │ │ │ │ ldmia r5, {r1, r3, r4, r5, r7} │ │ │ │ lsls r0, r4, #1 │ │ │ │ asrs r0, r7, #6 │ │ │ │ movs r0, r0 │ │ │ │ ldmia r5!, {r1, r3, r4, r7} │ │ │ │ lsls r0, r4, #1 │ │ │ │ - add r6, pc, #632 @ (adr r6, 292344 >::_M_default_append(unsigned int)@@Base+0xf780>) │ │ │ │ + add r6, pc, #664 @ (adr r6, 292364 >::_M_default_append(unsigned int)@@Base+0xf7a0>) │ │ │ │ lsls r7, r2, #1 │ │ │ │ - add r6, pc, #696 @ (adr r6, 292388 >::_M_default_append(unsigned int)@@Base+0xf7c4>) │ │ │ │ + add r6, pc, #728 @ (adr r6, 2923a8 >::_M_default_append(unsigned int)@@Base+0xf7e4>) │ │ │ │ lsls r7, r2, #1 │ │ │ │ lsrs r4, r3, #26 │ │ │ │ movs r0, r0 │ │ │ │ - ldr r7, [sp, #352] @ 0x160 │ │ │ │ + ldr r7, [sp, #384] @ 0x180 │ │ │ │ lsls r7, r2, #1 │ │ │ │ ldmia r2, {r2, r4, r5, r7} │ │ │ │ lsls r0, r4, #1 │ │ │ │ - ldr r5, [sp, #960] @ 0x3c0 │ │ │ │ + ldr r5, [sp, #992] @ 0x3e0 │ │ │ │ lsls r7, r2, #1 │ │ │ │ stmdb sp!, {r4, r5, r6, r7, r8, lr} │ │ │ │ mov.w ip, #4096 @ 0x1000 │ │ │ │ sub.w ip, sp, ip │ │ │ │ str.w r0, [ip, #4056] @ 0xfd8 │ │ │ │ orr.w r3, r1, #1 │ │ │ │ mov r4, r1 │ │ │ │ @@ -677924,25 +677924,25 @@ │ │ │ │ mov r5, r0 │ │ │ │ b.n 2921ac >::_M_default_append(unsigned int)@@Base+0xf5e8> │ │ │ │ blx 1172c <__stack_chk_fail@plt> │ │ │ │ ldmia r1!, {r2, r3} │ │ │ │ lsls r0, r4, #1 │ │ │ │ asrs r0, r7, #6 │ │ │ │ movs r0, r0 │ │ │ │ - bgt.n 292328 >::_M_default_append(unsigned int)@@Base+0xf764> │ │ │ │ + bgt.n 292338 >::_M_default_append(unsigned int)@@Base+0xf774> │ │ │ │ lsls r3, r3, #1 │ │ │ │ - add r2, pc, #56 @ (adr r2, 2922f4 >::_M_default_append(unsigned int)@@Base+0xf730>) │ │ │ │ + add r2, pc, #88 @ (adr r2, 292314 >::_M_default_append(unsigned int)@@Base+0xf750>) │ │ │ │ lsls r7, r2, #1 │ │ │ │ ldmia r0!, {r2, r3, r4, r6} │ │ │ │ lsls r0, r4, #1 │ │ │ │ - add r1, pc, #792 @ (adr r1, 2925dc >::_M_default_append(unsigned int)@@Base+0xfa18>) │ │ │ │ + add r1, pc, #824 @ (adr r1, 2925fc >::_M_default_append(unsigned int)@@Base+0xfa38>) │ │ │ │ lsls r7, r2, #1 │ │ │ │ - add r1, pc, #264 @ (adr r1, 2923d0 >::_M_default_append(unsigned int)@@Base+0xf80c>) │ │ │ │ + add r1, pc, #296 @ (adr r1, 2923f0 >::_M_default_append(unsigned int)@@Base+0xf82c>) │ │ │ │ lsls r7, r2, #1 │ │ │ │ - add r1, pc, #88 @ (adr r1, 292324 >::_M_default_append(unsigned int)@@Base+0xf760>) │ │ │ │ + add r1, pc, #120 @ (adr r1, 292344 >::_M_default_append(unsigned int)@@Base+0xf780>) │ │ │ │ lsls r7, r2, #1 │ │ │ │ stmdb sp!, {r4, r5, r6, r7, r8, r9, sl, fp, lr} │ │ │ │ mov.w ip, #4096 @ 0x1000 │ │ │ │ sub.w ip, sp, ip │ │ │ │ str.w r0, [ip, #4048] @ 0xfd0 │ │ │ │ sub sp, #12 │ │ │ │ mov r6, r0 │ │ │ │ @@ -679086,15 +679086,15 @@ │ │ │ │ ldmia.w sp!, {r4, r5, r6, r7, r8, r9, pc} │ │ │ │ mov r3, r0 │ │ │ │ b.n 292e58 >::_M_default_append(unsigned int)@@Base+0x10294> │ │ │ │ ldr r0, [pc, #8] @ (292e88 >::_M_default_append(unsigned int)@@Base+0x102c4>) │ │ │ │ add r0, pc │ │ │ │ blx 11c0c │ │ │ │ nop │ │ │ │ - strb r4, [r5, #22] │ │ │ │ + strb r4, [r6, #22] │ │ │ │ lsls r7, r2, #1 │ │ │ │ movs r0, r0 │ │ │ │ movs r0, r0 │ │ │ │ stmdb sp!, {r4, r5, r6, r7, r8, r9, sl, fp, lr} │ │ │ │ mov r5, r1 │ │ │ │ ldr r1, [r0, #32] │ │ │ │ sub sp, #12 │ │ │ │ @@ -680510,15 +680510,15 @@ │ │ │ │ lsls r0, r4, #1 │ │ │ │ asrs r0, r7, #6 │ │ │ │ movs r0, r0 │ │ │ │ add r4, sp, #896 @ 0x380 │ │ │ │ lsls r0, r4, #1 │ │ │ │ add r4, sp, #16 │ │ │ │ lsls r0, r4, #1 │ │ │ │ - str r6, [r1, #96] @ 0x60 │ │ │ │ + str r6, [r2, #96] @ 0x60 │ │ │ │ lsls r7, r2, #1 │ │ │ │ push {r4, r5, r6, r7, lr} │ │ │ │ mov.w ip, #4096 @ 0x1000 │ │ │ │ sub.w ip, sp, ip │ │ │ │ str.w r0, [ip, #4064] @ 0xfe0 │ │ │ │ ldrd r7, r4, [r0] │ │ │ │ mov r6, r0 │ │ │ │ @@ -680564,15 +680564,15 @@ │ │ │ │ str r5, [r6, #8] │ │ │ │ add sp, #12 │ │ │ │ pop {r4, r5, r6, r7, pc} │ │ │ │ ldr r0, [pc, #8] @ (293eb8 >::_M_default_append(unsigned int)@@Base+0x112f4>) │ │ │ │ add r0, pc │ │ │ │ blx 11c0c │ │ │ │ nop │ │ │ │ - str r4, [r7, #84] @ 0x54 │ │ │ │ + str r4, [r0, #88] @ 0x58 │ │ │ │ lsls r7, r2, #1 │ │ │ │ push {r4, r5, r6, lr} │ │ │ │ mov.w ip, #4096 @ 0x1000 │ │ │ │ sub.w ip, sp, ip │ │ │ │ str.w r0, [ip, #4072] @ 0xfe8 │ │ │ │ ldr r4, [r0, #8] │ │ │ │ mov lr, r2 │ │ │ │ @@ -680647,15 +680647,15 @@ │ │ │ │ pop {r4, r5, r6, pc} │ │ │ │ mov r1, r2 │ │ │ │ b.n 293f36 >::_M_default_append(unsigned int)@@Base+0x11372> │ │ │ │ ldr r0, [pc, #8] @ (293f8c >::_M_default_append(unsigned int)@@Base+0x113c8>) │ │ │ │ add r0, pc │ │ │ │ blx 11c0c │ │ │ │ nop │ │ │ │ - ldr r0, [r0, #120] @ 0x78 │ │ │ │ + ldr r0, [r1, #120] @ 0x78 │ │ │ │ lsls r7, r2, #1 │ │ │ │ stmdb sp!, {r4, r5, r6, r7, r8, lr} │ │ │ │ mov.w ip, #4096 @ 0x1000 │ │ │ │ sub.w ip, sp, ip │ │ │ │ str.w r0, [ip, #4056] @ 0xfd8 │ │ │ │ ldr r4, [r0, #0] │ │ │ │ sub sp, #16 │ │ │ │ @@ -680798,15 +680798,15 @@ │ │ │ │ subs r3, #1 │ │ │ │ str.w r4, [r0], #4 │ │ │ │ bne.n 2940fc >::_M_default_append(unsigned int)@@Base+0x11538> │ │ │ │ b.n 2940aa >::_M_default_append(unsigned int)@@Base+0x114e6> │ │ │ │ ldr r0, [pc, #4] @ (294110 >::_M_default_append(unsigned int)@@Base+0x1154c>) │ │ │ │ add r0, pc │ │ │ │ blx 11c0c │ │ │ │ - ldr r2, [r7, #92] @ 0x5c │ │ │ │ + ldr r2, [r0, #96] @ 0x60 │ │ │ │ lsls r7, r2, #1 │ │ │ │ stmdb sp!, {r4, r5, r6, r7, r8, r9, sl, lr} │ │ │ │ mov.w ip, #4096 @ 0x1000 │ │ │ │ sub.w ip, sp, ip │ │ │ │ str.w r0, [ip, #3984] @ 0xf90 │ │ │ │ ldr.w ip, [pc, #512] @ 294328 >::_M_default_append(unsigned int)@@Base+0x11764> │ │ │ │ sub sp, #80 @ 0x50 │ │ │ │ @@ -681447,29 +681447,29 @@ │ │ │ │ nop │ │ │ │ add r6, pc, #672 @ (adr r6, 294a64 >::_M_default_append(unsigned int)@@Base+0x11ea0>) │ │ │ │ lsls r0, r4, #1 │ │ │ │ asrs r0, r7, #6 │ │ │ │ movs r0, r0 │ │ │ │ add r6, pc, #624 @ (adr r6, 294a3c >::_M_default_append(unsigned int)@@Base+0x11e78>) │ │ │ │ lsls r0, r4, #1 │ │ │ │ - ldrb r0, [r4, #11] │ │ │ │ + ldrb r0, [r5, #11] │ │ │ │ lsls r7, r2, #1 │ │ │ │ add r5, pc, #936 @ (adr r5, 294b7c >::_M_default_append(unsigned int)@@Base+0x11fb8>) │ │ │ │ lsls r0, r4, #1 │ │ │ │ lsrs r0, r5, #24 │ │ │ │ movs r0, r0 │ │ │ │ - ldrb r4, [r0, #8] │ │ │ │ + ldrb r4, [r1, #8] │ │ │ │ lsls r7, r2, #1 │ │ │ │ lsrs r0, r2, #13 │ │ │ │ movs r0, r0 │ │ │ │ add r3, pc, #928 @ (adr r3, 294b84 >::_M_default_append(unsigned int)@@Base+0x11fc0>) │ │ │ │ lsls r0, r4, #1 │ │ │ │ - strb r0, [r4, #29] │ │ │ │ + strb r0, [r5, #29] │ │ │ │ lsls r7, r2, #1 │ │ │ │ - strb r2, [r2, #29] │ │ │ │ + strb r2, [r3, #29] │ │ │ │ lsls r7, r2, #1 │ │ │ │ add r2, pc, #672 @ (adr r2, 294a90 >::_M_default_append(unsigned int)@@Base+0x11ecc>) │ │ │ │ lsls r0, r4, #1 │ │ │ │ add r2, pc, #536 @ (adr r2, 294a0c >::_M_default_append(unsigned int)@@Base+0x11e48>) │ │ │ │ lsls r0, r4, #1 │ │ │ │ stmdb sp!, {r4, r5, r6, r7, r8, r9, sl, fp, lr} │ │ │ │ mov.w ip, #4096 @ 0x1000 │ │ │ │ @@ -681756,37 +681756,37 @@ │ │ │ │ nop │ │ │ │ add r1, pc, #1000 @ (adr r1, 294f18 >::_M_default_append(unsigned int)@@Base+0x12354>) │ │ │ │ lsls r0, r4, #1 │ │ │ │ asrs r0, r7, #6 │ │ │ │ movs r0, r0 │ │ │ │ add r1, pc, #912 @ (adr r1, 294ec8 >::_M_default_append(unsigned int)@@Base+0x12304>) │ │ │ │ lsls r0, r4, #1 │ │ │ │ - strb r4, [r7, #24] │ │ │ │ + strb r4, [r0, #25] │ │ │ │ lsls r7, r2, #1 │ │ │ │ - strb r6, [r6, #23] │ │ │ │ + strb r6, [r7, #23] │ │ │ │ lsls r7, r2, #1 │ │ │ │ lsrs r0, r5, #24 │ │ │ │ movs r0, r0 │ │ │ │ - strb r2, [r6, #21] │ │ │ │ + strb r2, [r7, #21] │ │ │ │ lsls r7, r2, #1 │ │ │ │ - strb r0, [r5, #20] │ │ │ │ + strb r0, [r6, #20] │ │ │ │ lsls r7, r2, #1 │ │ │ │ add r0, pc, #208 @ (adr r0, 294c20 >::_M_default_append(unsigned int)@@Base+0x1205c>) │ │ │ │ lsls r0, r4, #1 │ │ │ │ - strb r6, [r7, #16] │ │ │ │ + strb r6, [r0, #17] │ │ │ │ lsls r7, r2, #1 │ │ │ │ - strb r4, [r6, #15] │ │ │ │ + strb r4, [r7, #15] │ │ │ │ lsls r7, r2, #1 │ │ │ │ - strb r2, [r1, #15] │ │ │ │ + strb r2, [r2, #15] │ │ │ │ lsls r7, r2, #1 │ │ │ │ - strb r4, [r7, #14] │ │ │ │ + strb r4, [r0, #15] │ │ │ │ lsls r7, r2, #1 │ │ │ │ - strb r6, [r5, #14] │ │ │ │ + strb r6, [r6, #14] │ │ │ │ lsls r7, r2, #1 │ │ │ │ - strb r0, [r4, #14] │ │ │ │ + strb r0, [r5, #14] │ │ │ │ lsls r7, r2, #1 │ │ │ │ ldr r6, [sp, #1000] @ 0x3e8 │ │ │ │ lsls r0, r4, #1 │ │ │ │ sub sp, #8 │ │ │ │ mov.w ip, #4096 @ 0x1000 │ │ │ │ stmdb sp!, {r4, r5, r6, r7, r8, r9, sl, fp, lr} │ │ │ │ sub.w ip, sp, ip │ │ │ │ @@ -682829,51 +682829,51 @@ │ │ │ │ lsls r0, r4, #1 │ │ │ │ ldr r6, [sp, #488] @ 0x1e8 │ │ │ │ lsls r0, r4, #1 │ │ │ │ asrs r0, r7, #6 │ │ │ │ movs r0, r0 │ │ │ │ lsrs r4, r3, #26 │ │ │ │ movs r0, r0 │ │ │ │ - sub sp, #368 @ 0x170 │ │ │ │ + sub sp, #400 @ 0x190 │ │ │ │ lsls r3, r3, #1 │ │ │ │ - strb r0, [r4, #6] │ │ │ │ + strb r0, [r5, #6] │ │ │ │ lsls r7, r2, #1 │ │ │ │ - strb r4, [r4, #3] │ │ │ │ + strb r4, [r5, #3] │ │ │ │ lsls r7, r2, #1 │ │ │ │ - strb r4, [r5, #2] │ │ │ │ + strb r4, [r6, #2] │ │ │ │ lsls r7, r2, #1 │ │ │ │ ldr r3, [sp, #904] @ 0x388 │ │ │ │ lsls r0, r4, #1 │ │ │ │ - add r6, sp, #264 @ 0x108 │ │ │ │ + add r6, sp, #296 @ 0x128 │ │ │ │ lsls r3, r3, #1 │ │ │ │ asrs r0, r0, #23 │ │ │ │ movs r0, r0 │ │ │ │ - ldr r2, [r5, #100] @ 0x64 │ │ │ │ + ldr r2, [r6, #100] @ 0x64 │ │ │ │ lsls r7, r2, #1 │ │ │ │ - ldr r0, [r0, #88] @ 0x58 │ │ │ │ + ldr r0, [r1, #88] @ 0x58 │ │ │ │ lsls r7, r2, #1 │ │ │ │ - ldr r2, [r1, #84] @ 0x54 │ │ │ │ + ldr r2, [r2, #84] @ 0x54 │ │ │ │ lsls r7, r2, #1 │ │ │ │ - add r3, sp, #488 @ 0x1e8 │ │ │ │ + add r3, sp, #520 @ 0x208 │ │ │ │ lsls r3, r3, #1 │ │ │ │ - add r3, sp, #184 @ 0xb8 │ │ │ │ + add r3, sp, #216 @ 0xd8 │ │ │ │ lsls r3, r3, #1 │ │ │ │ - add r2, sp, #120 @ 0x78 │ │ │ │ + add r2, sp, #152 @ 0x98 │ │ │ │ lsls r3, r3, #1 │ │ │ │ - add r1, sp, #560 @ 0x230 │ │ │ │ + add r1, sp, #592 @ 0x250 │ │ │ │ lsls r3, r3, #1 │ │ │ │ - ldr r6, [r2, #28] │ │ │ │ + ldr r6, [r3, #28] │ │ │ │ lsls r7, r2, #1 │ │ │ │ - add r0, sp, #288 @ 0x120 │ │ │ │ + add r0, sp, #320 @ 0x140 │ │ │ │ lsls r3, r3, #1 │ │ │ │ - add r0, sp, #16 │ │ │ │ + add r0, sp, #48 @ 0x30 │ │ │ │ lsls r3, r3, #1 │ │ │ │ - add r7, pc, #832 @ (adr r7, 2959e0 >::_M_default_append(unsigned int)@@Base+0x12e1c>) │ │ │ │ + add r7, pc, #864 @ (adr r7, 295a00 >::_M_default_append(unsigned int)@@Base+0x12e3c>) │ │ │ │ lsls r3, r3, #1 │ │ │ │ - ldr r4, [r3, #12] │ │ │ │ + ldr r4, [r4, #12] │ │ │ │ lsls r7, r2, #1 │ │ │ │ str r4, [sp, #224] @ 0xe0 │ │ │ │ lsls r0, r4, #1 │ │ │ │ str r4, [sp, #80] @ 0x50 │ │ │ │ lsls r0, r4, #1 │ │ │ │ str r3, [sp, #960] @ 0x3c0 │ │ │ │ lsls r0, r4, #1 │ │ │ │ @@ -682955,15 +682955,15 @@ │ │ │ │ bl 28fd88 >::_M_default_append(unsigned int)@@Base+0xd1c4> │ │ │ │ b.n 29573e >::_M_default_append(unsigned int)@@Base+0x12b7a> │ │ │ │ blx 1172c <__stack_chk_fail@plt> │ │ │ │ str r3, [sp, #256] @ 0x100 │ │ │ │ lsls r0, r4, #1 │ │ │ │ asrs r0, r7, #6 │ │ │ │ movs r0, r0 │ │ │ │ - add r6, pc, #576 @ (adr r6, 2959d8 >::_M_default_append(unsigned int)@@Base+0x12e14>) │ │ │ │ + add r6, pc, #608 @ (adr r6, 2959f8 >::_M_default_append(unsigned int)@@Base+0x12e34>) │ │ │ │ lsls r3, r3, #1 │ │ │ │ str r2, [sp, #808] @ 0x328 │ │ │ │ lsls r0, r4, #1 │ │ │ │ movs r0, r0 │ │ │ │ movs r0, r0 │ │ │ │ stmdb sp!, {r4, r5, r6, r7, r8, r9, sl, fp, lr} │ │ │ │ mov.w ip, #4096 @ 0x1000 │ │ │ │ @@ -683353,21 +683353,21 @@ │ │ │ │ movs r0, r0 │ │ │ │ str r2, [sp, #320] @ 0x140 │ │ │ │ lsls r0, r4, #1 │ │ │ │ str r2, [sp, #304] @ 0x130 │ │ │ │ lsls r0, r4, #1 │ │ │ │ asrs r0, r7, #6 │ │ │ │ movs r0, r0 │ │ │ │ - str r2, [r5, #100] @ 0x64 │ │ │ │ + str r2, [r6, #100] @ 0x64 │ │ │ │ lsls r7, r2, #1 │ │ │ │ str r1, [sp, #120] @ 0x78 │ │ │ │ lsls r0, r4, #1 │ │ │ │ lsrs r0, r5, #24 │ │ │ │ movs r0, r0 │ │ │ │ - str r4, [r4, #80] @ 0x50 │ │ │ │ + str r4, [r5, #80] @ 0x50 │ │ │ │ lsls r7, r2, #1 │ │ │ │ lsrs r0, r2, #13 │ │ │ │ movs r0, r0 │ │ │ │ ldrh r0, [r1, #54] @ 0x36 │ │ │ │ lsls r0, r4, #1 │ │ │ │ ldr r2, [sp, #0] │ │ │ │ mov r1, r7 │ │ │ │ @@ -683477,17 +683477,17 @@ │ │ │ │ lsls r1, r1, #2 │ │ │ │ blx 11a44 │ │ │ │ b.n 295cde >::_M_default_append(unsigned int)@@Base+0x1311a> │ │ │ │ ldr r1, [r5, #12] │ │ │ │ blx 11a44 │ │ │ │ b.n 295ce6 >::_M_default_append(unsigned int)@@Base+0x13122> │ │ │ │ blx 122c4 <__cxa_end_cleanup@plt> │ │ │ │ - str r0, [r7, #28] │ │ │ │ + str r0, [r0, #32] │ │ │ │ lsls r7, r2, #1 │ │ │ │ - str r2, [r5, #28] │ │ │ │ + str r2, [r6, #28] │ │ │ │ lsls r7, r2, #1 │ │ │ │ ldrh r4, [r0, #42] @ 0x2a │ │ │ │ lsls r0, r4, #1 │ │ │ │ asrs r0, r7, #6 │ │ │ │ movs r0, r0 │ │ │ │ ldrh r2, [r4, #40] @ 0x28 │ │ │ │ lsls r0, r4, #1 │ │ │ │ @@ -683986,37 +683986,37 @@ │ │ │ │ blx 122c4 <__cxa_end_cleanup@plt> │ │ │ │ ldrh r4, [r7, #36] @ 0x24 │ │ │ │ lsls r0, r4, #1 │ │ │ │ ldrh r0, [r7, #36] @ 0x24 │ │ │ │ lsls r0, r4, #1 │ │ │ │ asrs r0, r7, #6 │ │ │ │ movs r0, r0 │ │ │ │ - str r6, [r3, #12] │ │ │ │ + str r6, [r4, #12] │ │ │ │ lsls r7, r2, #1 │ │ │ │ - str r2, [r0, #4] │ │ │ │ + str r2, [r1, #4] │ │ │ │ lsls r7, r2, #1 │ │ │ │ lsrs r0, r5, #24 │ │ │ │ movs r0, r0 │ │ │ │ - ldrsh r2, [r3, r5] │ │ │ │ + ldrsh r2, [r4, r5] │ │ │ │ lsls r7, r2, #1 │ │ │ │ - ldrsh r0, [r6, r2] │ │ │ │ + ldrsh r0, [r7, r2] │ │ │ │ lsls r7, r2, #1 │ │ │ │ ldrh r6, [r4, #10] │ │ │ │ lsls r0, r4, #1 │ │ │ │ - ldrb r6, [r6, r3] │ │ │ │ + ldrb r6, [r7, r3] │ │ │ │ lsls r7, r2, #1 │ │ │ │ - ldrb r0, [r7, r1] │ │ │ │ + ldrb r0, [r0, r2] │ │ │ │ lsls r7, r2, #1 │ │ │ │ - ldrb r2, [r0, r1] │ │ │ │ + ldrb r2, [r1, r1] │ │ │ │ lsls r7, r2, #1 │ │ │ │ - ldrh r2, [r0, r7] │ │ │ │ + ldrh r2, [r1, r7] │ │ │ │ lsls r7, r2, #1 │ │ │ │ - ldrh r4, [r6, r6] │ │ │ │ + ldrh r4, [r7, r6] │ │ │ │ lsls r7, r2, #1 │ │ │ │ - ldrh r6, [r4, r6] │ │ │ │ + ldrh r6, [r5, r6] │ │ │ │ lsls r7, r2, #1 │ │ │ │ strh r4, [r6, #54] @ 0x36 │ │ │ │ lsls r0, r4, #1 │ │ │ │ sub sp, #8 │ │ │ │ mov.w ip, #4096 @ 0x1000 │ │ │ │ stmdb sp!, {r4, r5, r6, r7, r8, r9, sl, fp, lr} │ │ │ │ sub.w ip, sp, ip │ │ │ │ @@ -685143,45 +685143,45 @@ │ │ │ │ lsls r0, r4, #1 │ │ │ │ asrs r0, r7, #6 │ │ │ │ movs r0, r0 │ │ │ │ lsrs r0, r5, #27 │ │ │ │ movs r0, r0 │ │ │ │ lsls r0, r0, #30 │ │ │ │ movs r0, r0 │ │ │ │ - ldr r4, [r1, r6] │ │ │ │ + ldr r4, [r2, r6] │ │ │ │ lsls r7, r2, #1 │ │ │ │ - ldr r0, [r0, r2] │ │ │ │ + ldr r0, [r1, r2] │ │ │ │ lsls r7, r2, #1 │ │ │ │ - ldr r0, [r1, r1] │ │ │ │ + ldr r0, [r2, r1] │ │ │ │ lsls r7, r2, #1 │ │ │ │ strh r6, [r7, #26] │ │ │ │ lsls r0, r4, #1 │ │ │ │ - str r5, [sp, #832] @ 0x340 │ │ │ │ + str r5, [sp, #864] @ 0x360 │ │ │ │ lsls r3, r3, #1 │ │ │ │ asrs r0, r0, #23 │ │ │ │ movs r0, r0 │ │ │ │ - strb r4, [r4, r7] │ │ │ │ + strb r4, [r5, r7] │ │ │ │ lsls r7, r2, #1 │ │ │ │ - strb r0, [r7, r1] │ │ │ │ + strb r0, [r0, r2] │ │ │ │ lsls r7, r2, #1 │ │ │ │ - strb r2, [r0, r1] │ │ │ │ + strb r2, [r1, r1] │ │ │ │ lsls r7, r2, #1 │ │ │ │ - str r2, [sp, #600] @ 0x258 │ │ │ │ + str r2, [sp, #632] @ 0x278 │ │ │ │ lsls r3, r3, #1 │ │ │ │ - str r2, [sp, #384] @ 0x180 │ │ │ │ + str r2, [sp, #416] @ 0x1a0 │ │ │ │ lsls r3, r3, #1 │ │ │ │ - str r1, [sp, #792] @ 0x318 │ │ │ │ + str r1, [sp, #824] @ 0x338 │ │ │ │ lsls r3, r3, #1 │ │ │ │ - str r0, [sp, #696] @ 0x2b8 │ │ │ │ + str r0, [sp, #728] @ 0x2d8 │ │ │ │ lsls r3, r3, #1 │ │ │ │ - ldrh r4, [r7, #62] @ 0x3e │ │ │ │ + str r0, [sp, #16] │ │ │ │ lsls r3, r3, #1 │ │ │ │ - str r2, [r4, r0] │ │ │ │ + str r2, [r5, r0] │ │ │ │ lsls r7, r2, #1 │ │ │ │ - ldrh r4, [r7, #48] @ 0x30 │ │ │ │ + ldrh r4, [r0, #50] @ 0x32 │ │ │ │ lsls r3, r3, #1 │ │ │ │ ldr r2, [pc, #240] @ (2970bc >::_M_default_append(unsigned int)@@Base+0x144f8>) │ │ │ │ add r1, sp, #76 @ 0x4c │ │ │ │ mov r0, r7 │ │ │ │ str r3, [sp, #32] │ │ │ │ add r2, pc │ │ │ │ add r2, fp │ │ │ │ @@ -685272,19 +685272,19 @@ │ │ │ │ ldr r2, [r3, #0] │ │ │ │ ldr r3, [sp, #156] @ 0x9c │ │ │ │ eors r2, r3 │ │ │ │ mov.w r3, #0 │ │ │ │ bne.n 297058 >::_M_default_append(unsigned int)@@Base+0x14494> │ │ │ │ blx 11798 │ │ │ │ nop │ │ │ │ - ldrh r4, [r3, #44] @ 0x2c │ │ │ │ + ldrh r4, [r4, #44] @ 0x2c │ │ │ │ lsls r3, r3, #1 │ │ │ │ - ldrh r4, [r2, #42] @ 0x2a │ │ │ │ + ldrh r4, [r3, #42] @ 0x2a │ │ │ │ lsls r3, r3, #1 │ │ │ │ - ldr r6, [pc, #376] @ (297240 >::_M_default_append(unsigned int)@@Base+0x1467c>) │ │ │ │ + ldr r6, [pc, #408] @ (297260 >::_M_default_append(unsigned int)@@Base+0x1469c>) │ │ │ │ lsls r7, r2, #1 │ │ │ │ ldrb r4, [r0, #7] │ │ │ │ lsls r0, r4, #1 │ │ │ │ asrs r0, r7, #6 │ │ │ │ movs r0, r0 │ │ │ │ ldrb r0, [r4, #6] │ │ │ │ lsls r0, r4, #1 │ │ │ │ @@ -685368,15 +685368,15 @@ │ │ │ │ b.n 29716a >::_M_default_append(unsigned int)@@Base+0x145a6> │ │ │ │ blx 1172c <__stack_chk_fail@plt> │ │ │ │ nop │ │ │ │ ldrb r2, [r2, #4] │ │ │ │ lsls r0, r4, #1 │ │ │ │ asrs r0, r7, #6 │ │ │ │ movs r0, r0 │ │ │ │ - ldrh r2, [r5, #34] @ 0x22 │ │ │ │ + ldrh r2, [r6, #34] @ 0x22 │ │ │ │ lsls r3, r3, #1 │ │ │ │ ldrb r6, [r3, #2] │ │ │ │ lsls r0, r4, #1 │ │ │ │ stmdb sp!, {r4, r5, r6, r7, r8, r9, lr} │ │ │ │ mov.w ip, #4096 @ 0x1000 │ │ │ │ sub.w ip, sp, ip │ │ │ │ str.w r0, [ip, #3976] @ 0xf88 │ │ │ │ @@ -685452,15 +685452,15 @@ │ │ │ │ b.n 29725a >::_M_default_append(unsigned int)@@Base+0x14696> │ │ │ │ blx 1172c <__stack_chk_fail@plt> │ │ │ │ nop │ │ │ │ ldrb r2, [r4, #0] │ │ │ │ lsls r0, r4, #1 │ │ │ │ asrs r0, r7, #6 │ │ │ │ movs r0, r0 │ │ │ │ - ldrh r2, [r7, #26] │ │ │ │ + ldrh r2, [r0, #28] │ │ │ │ lsls r3, r3, #1 │ │ │ │ strb r6, [r5, #30] │ │ │ │ lsls r0, r4, #1 │ │ │ │ stmdb sp!, {r4, r5, r6, r7, r8, lr} │ │ │ │ mov.w ip, #4096 @ 0x1000 │ │ │ │ sub.w ip, sp, ip │ │ │ │ str.w r0, [ip, #4064] @ 0xfe0 │ │ │ │ @@ -685561,15 +685561,15 @@ │ │ │ │ add sp, #8 │ │ │ │ ldmia.w sp!, {r4, r5, r6, r7, r8, pc} │ │ │ │ blx 1172c <__stack_chk_fail@plt> │ │ │ │ strb r0, [r7, #28] │ │ │ │ lsls r0, r4, #1 │ │ │ │ asrs r0, r7, #6 │ │ │ │ movs r0, r0 │ │ │ │ - str r0, [r7, r1] │ │ │ │ + str r0, [r0, r2] │ │ │ │ lsls r7, r2, #1 │ │ │ │ strb r4, [r7, #25] │ │ │ │ lsls r0, r4, #1 │ │ │ │ stmdb sp!, {r4, r5, r6, r7, r8, r9, sl, fp, lr} │ │ │ │ mov.w ip, #4096 @ 0x1000 │ │ │ │ sub.w ip, sp, ip │ │ │ │ str.w r0, [ip, #4040] @ 0xfc8 │ │ │ │ @@ -685851,21 +685851,21 @@ │ │ │ │ nop │ │ │ │ strb r0, [r7, #24] │ │ │ │ lsls r0, r4, #1 │ │ │ │ asrs r0, r7, #6 │ │ │ │ movs r0, r0 │ │ │ │ strb r4, [r7, #22] │ │ │ │ lsls r0, r4, #1 │ │ │ │ - ldr r6, [pc, #712] @ (297940 >::_M_default_append(unsigned int)@@Base+0x14d7c>) │ │ │ │ + ldr r6, [pc, #744] @ (297960 >::_M_default_append(unsigned int)@@Base+0x14d9c>) │ │ │ │ lsls r7, r2, #1 │ │ │ │ strb r0, [r2, #17] │ │ │ │ lsls r0, r4, #1 │ │ │ │ - ldr r5, [pc, #632] @ (2978f8 >::_M_default_append(unsigned int)@@Base+0x14d34>) │ │ │ │ + ldr r5, [pc, #664] @ (297918 >::_M_default_append(unsigned int)@@Base+0x14d54>) │ │ │ │ lsls r7, r2, #1 │ │ │ │ - ldr r5, [pc, #344] @ (2977dc >::_M_default_append(unsigned int)@@Base+0x14c18>) │ │ │ │ + ldr r5, [pc, #376] @ (2977fc >::_M_default_append(unsigned int)@@Base+0x14c38>) │ │ │ │ lsls r7, r2, #1 │ │ │ │ stmdb sp!, {r4, r5, r6, r7, r8, lr} │ │ │ │ mov.w ip, #4096 @ 0x1000 │ │ │ │ sub.w ip, sp, ip │ │ │ │ str.w r0, [ip, #4040] @ 0xfc8 │ │ │ │ ldr r4, [pc, #496] @ (297888 >::_M_default_append(unsigned int)@@Base+0x14cc4>) │ │ │ │ mov r5, r2 │ │ │ │ @@ -686075,15 +686075,15 @@ │ │ │ │ blx 1172c <__stack_chk_fail@plt> │ │ │ │ strb r0, [r6, #13] │ │ │ │ lsls r0, r4, #1 │ │ │ │ asrs r0, r7, #6 │ │ │ │ movs r0, r0 │ │ │ │ strb r0, [r5, #13] │ │ │ │ lsls r0, r4, #1 │ │ │ │ - strh r6, [r4, #52] @ 0x34 │ │ │ │ + strh r6, [r5, #52] @ 0x34 │ │ │ │ lsls r3, r3, #1 │ │ │ │ strb r2, [r6, #10] │ │ │ │ lsls r0, r4, #1 │ │ │ │ lsrs r0, r3, #3 │ │ │ │ movs r0, r0 │ │ │ │ lsrs r4, r6, #29 │ │ │ │ movs r0, r0 │ │ │ │ @@ -687192,29 +687192,29 @@ │ │ │ │ lsls r0, r4, #1 │ │ │ │ asrs r0, r7, #6 │ │ │ │ movs r0, r0 │ │ │ │ strb r2, [r5, #4] │ │ │ │ lsls r0, r4, #1 │ │ │ │ strb r4, [r5, #3] │ │ │ │ lsls r0, r4, #1 │ │ │ │ - strh r0, [r1, #32] │ │ │ │ + strh r0, [r2, #32] │ │ │ │ lsls r3, r3, #1 │ │ │ │ - strh r6, [r7, #18] │ │ │ │ + strh r6, [r0, #20] │ │ │ │ lsls r3, r3, #1 │ │ │ │ - strh r2, [r6, #14] │ │ │ │ + strh r2, [r7, #14] │ │ │ │ lsls r3, r3, #1 │ │ │ │ - strh r4, [r7, #12] │ │ │ │ + strh r4, [r0, #14] │ │ │ │ lsls r3, r3, #1 │ │ │ │ lsrs r0, r3, #3 │ │ │ │ movs r0, r0 │ │ │ │ lsrs r4, r6, #29 │ │ │ │ movs r0, r0 │ │ │ │ lsls r4, r0, #28 │ │ │ │ movs r0, r0 │ │ │ │ - ldrb r0, [r7, #13] │ │ │ │ + ldrb r0, [r0, #14] │ │ │ │ lsls r3, r3, #1 │ │ │ │ asrs r0, r3, #8 │ │ │ │ movs r0, r0 │ │ │ │ adds r1, #2 │ │ │ │ cmp r1, ip │ │ │ │ beq.n 29855c >::_M_default_append(unsigned int)@@Base+0x15998> │ │ │ │ mov r3, r0 │ │ │ │ @@ -687418,17 +687418,17 @@ │ │ │ │ bne.n 2986e6 >::_M_default_append(unsigned int)@@Base+0x15b22> │ │ │ │ mov r0, r5 │ │ │ │ ldmia.w sp!, {r4, r5, r6, r7, r8, pc} │ │ │ │ ldr r6, [pc, #8] @ (29872c >::_M_default_append(unsigned int)@@Base+0x15b68>) │ │ │ │ movs r7, #5 │ │ │ │ add r6, pc │ │ │ │ b.n 2986c6 >::_M_default_append(unsigned int)@@Base+0x15b02> │ │ │ │ - bvs.n 29867c >::_M_default_append(unsigned int)@@Base+0x15ab8> │ │ │ │ + bvs.n 29868c >::_M_default_append(unsigned int)@@Base+0x15ac8> │ │ │ │ lsls r4, r2, #1 │ │ │ │ - bvs.n 2987d0 >::_M_default_append(unsigned int)@@Base+0x15c0c> │ │ │ │ + bvs.n 2987e0 >::_M_default_append(unsigned int)@@Base+0x15c1c> │ │ │ │ lsls r4, r2, #1 │ │ │ │ stmdb sp!, {r4, r5, r6, r7, r8, r9, sl, fp, lr} │ │ │ │ mov.w ip, #4096 @ 0x1000 │ │ │ │ sub.w ip, sp, ip │ │ │ │ str.w r0, [ip, #3960] @ 0xf78 │ │ │ │ sub sp, #100 @ 0x64 │ │ │ │ mov r4, r2 │ │ │ │ @@ -688557,49 +688557,49 @@ │ │ │ │ nop │ │ │ │ str r4, [r7, #40] @ 0x28 │ │ │ │ lsls r0, r4, #1 │ │ │ │ asrs r0, r7, #6 │ │ │ │ movs r0, r0 │ │ │ │ str r6, [r5, #40] @ 0x28 │ │ │ │ lsls r0, r4, #1 │ │ │ │ - subs r2, #164 @ 0xa4 │ │ │ │ + subs r2, #172 @ 0xac │ │ │ │ lsls r7, r2, #1 │ │ │ │ - subs r2, #182 @ 0xb6 │ │ │ │ + subs r2, #190 @ 0xbe │ │ │ │ lsls r7, r2, #1 │ │ │ │ lsrs r0, r5, #27 │ │ │ │ movs r0, r0 │ │ │ │ lsls r0, r0, #30 │ │ │ │ movs r0, r0 │ │ │ │ - adds r4, #192 @ 0xc0 │ │ │ │ + adds r4, #200 @ 0xc8 │ │ │ │ lsls r7, r2, #1 │ │ │ │ ldrsh r6, [r0, r6] │ │ │ │ lsls r0, r4, #1 │ │ │ │ - strb r2, [r0, #11] │ │ │ │ + strb r2, [r1, #11] │ │ │ │ lsls r3, r3, #1 │ │ │ │ - strb r4, [r1, #9] │ │ │ │ + strb r4, [r2, #9] │ │ │ │ lsls r3, r3, #1 │ │ │ │ - adds r7, #190 @ 0xbe │ │ │ │ + adds r7, #198 @ 0xc6 │ │ │ │ lsls r7, r2, #1 │ │ │ │ - adds r7, #208 @ 0xd0 │ │ │ │ + adds r7, #216 @ 0xd8 │ │ │ │ lsls r7, r2, #1 │ │ │ │ - strb r0, [r5, #4] │ │ │ │ + strb r0, [r6, #4] │ │ │ │ lsls r3, r3, #1 │ │ │ │ - ldr r0, [r2, #124] @ 0x7c │ │ │ │ + ldr r0, [r3, #124] @ 0x7c │ │ │ │ lsls r3, r3, #1 │ │ │ │ - adds r0, #52 @ 0x34 │ │ │ │ + adds r0, #60 @ 0x3c │ │ │ │ lsls r7, r2, #1 │ │ │ │ - ldr r0, [r4, #68] @ 0x44 │ │ │ │ + ldr r0, [r5, #68] @ 0x44 │ │ │ │ lsls r3, r3, #1 │ │ │ │ - adds r1, #122 @ 0x7a │ │ │ │ + adds r1, #130 @ 0x82 │ │ │ │ lsls r7, r2, #1 │ │ │ │ - adds r1, #140 @ 0x8c │ │ │ │ + adds r1, #148 @ 0x94 │ │ │ │ lsls r7, r2, #1 │ │ │ │ - adds r1, #14 │ │ │ │ + adds r1, #22 │ │ │ │ lsls r7, r2, #1 │ │ │ │ - adds r1, #32 │ │ │ │ + adds r1, #40 @ 0x28 │ │ │ │ lsls r7, r2, #1 │ │ │ │ mov fp, sl │ │ │ │ cmp.w sl, #0 │ │ │ │ beq.w 298cda >::_M_default_append(unsigned int)@@Base+0x16116> │ │ │ │ str r6, [sp, #0] │ │ │ │ mov.w fp, #0 │ │ │ │ mov r6, r4 │ │ │ │ @@ -688655,23 +688655,23 @@ │ │ │ │ mov.w r3, #0 │ │ │ │ beq.n 2994e6 >::_M_default_append(unsigned int)@@Base+0x16922> │ │ │ │ blx 1172c <__stack_chk_fail@plt> │ │ │ │ ldr r0, [pc, #24] @ (299500 >::_M_default_append(unsigned int)@@Base+0x1693c>) │ │ │ │ add r0, pc │ │ │ │ bl 1289c │ │ │ │ nop │ │ │ │ - cmp r2, #14 │ │ │ │ + cmp r2, #22 │ │ │ │ lsls r7, r2, #1 │ │ │ │ - cmp r1, #254 @ 0xfe │ │ │ │ + cmp r2, #6 │ │ │ │ lsls r7, r2, #1 │ │ │ │ strb r2, [r7, r4] │ │ │ │ lsls r0, r4, #1 │ │ │ │ asrs r0, r7, #6 │ │ │ │ movs r0, r0 │ │ │ │ - subs r4, r7, r3 │ │ │ │ + subs r4, r0, r4 │ │ │ │ lsls r7, r2, #1 │ │ │ │ stmdb sp!, {r4, r5, r6, r7, r8, r9, sl, fp, lr} │ │ │ │ mov.w ip, #4096 @ 0x1000 │ │ │ │ sub.w ip, sp, ip │ │ │ │ str.w r0, [ip, #1480] @ 0x5c8 │ │ │ │ subw sp, sp, #2580 @ 0xa14 │ │ │ │ mov r5, r1 │ │ │ │ @@ -690186,45 +690186,45 @@ │ │ │ │ movs r0, r0 │ │ │ │ str r2, [r1, r0] │ │ │ │ lsls r0, r4, #1 │ │ │ │ ldr r7, [pc, #1016] @ (29a878 >::_M_default_append(unsigned int)@@Base+0x17cb4>) │ │ │ │ lsls r0, r4, #1 │ │ │ │ asrs r0, r7, #6 │ │ │ │ movs r0, r0 │ │ │ │ - movs r3, #10 │ │ │ │ + movs r3, #18 │ │ │ │ lsls r7, r2, #1 │ │ │ │ - movs r2, #212 @ 0xd4 │ │ │ │ + movs r2, #220 @ 0xdc │ │ │ │ lsls r7, r2, #1 │ │ │ │ ldr r6, [pc, #0] @ (29a490 >::_M_default_append(unsigned int)@@Base+0x178cc>) │ │ │ │ lsls r0, r4, #1 │ │ │ │ asrs r0, r0, #23 │ │ │ │ movs r0, r0 │ │ │ │ - movs r0, #56 @ 0x38 │ │ │ │ + movs r0, #64 @ 0x40 │ │ │ │ lsls r7, r2, #1 │ │ │ │ - movs r0, #2 │ │ │ │ + movs r0, #10 │ │ │ │ lsls r7, r2, #1 │ │ │ │ - ldrsh r0, [r5, r0] │ │ │ │ + ldrsh r0, [r6, r0] │ │ │ │ lsls r3, r3, #1 │ │ │ │ - ldrb r2, [r5, r7] │ │ │ │ + ldrb r2, [r6, r7] │ │ │ │ lsls r3, r3, #1 │ │ │ │ - ldrb r0, [r1, r7] │ │ │ │ + ldrb r0, [r2, r7] │ │ │ │ lsls r3, r3, #1 │ │ │ │ - ldrb r6, [r6, r5] │ │ │ │ + ldrb r6, [r7, r5] │ │ │ │ lsls r3, r3, #1 │ │ │ │ - ldrh r4, [r2, r7] │ │ │ │ + ldrh r4, [r3, r7] │ │ │ │ lsls r3, r3, #1 │ │ │ │ - ldrh r2, [r5, r4] │ │ │ │ + ldrh r2, [r6, r4] │ │ │ │ lsls r3, r3, #1 │ │ │ │ lsrs r0, r5, #24 │ │ │ │ movs r0, r0 │ │ │ │ - ldrh r2, [r3, r1] │ │ │ │ + ldrh r2, [r4, r1] │ │ │ │ lsls r3, r3, #1 │ │ │ │ - ldrh r0, [r1, r0] │ │ │ │ + ldrh r0, [r2, r0] │ │ │ │ lsls r3, r3, #1 │ │ │ │ - ldr r2, [r1, r7] │ │ │ │ + ldr r2, [r2, r7] │ │ │ │ lsls r3, r3, #1 │ │ │ │ mov r4, r4 │ │ │ │ lsls r0, r4, #1 │ │ │ │ mov r4, r1 │ │ │ │ lsls r0, r4, #1 │ │ │ │ cmp sl, fp │ │ │ │ lsls r0, r4, #1 │ │ │ │ @@ -690566,17 +690566,17 @@ │ │ │ │ movs r0, r0 │ │ │ │ cmp r6, r1 │ │ │ │ lsls r0, r4, #1 │ │ │ │ lsrs r0, r5, #24 │ │ │ │ movs r0, r0 │ │ │ │ mvns r6, r1 │ │ │ │ lsls r0, r4, #1 │ │ │ │ - ldrsb r6, [r7, r1] │ │ │ │ + ldrsb r6, [r0, r2] │ │ │ │ lsls r3, r3, #1 │ │ │ │ - strb r2, [r6, r4] │ │ │ │ + strb r2, [r7, r4] │ │ │ │ lsls r3, r3, #1 │ │ │ │ cmp.w ip, #0 │ │ │ │ bne.n 29a924 >::_M_default_append(unsigned int)@@Base+0x17d60> │ │ │ │ ldr r1, [pc, #220] @ (29a980 >::_M_default_append(unsigned int)@@Base+0x17dbc>) │ │ │ │ add r7, sp, #80 @ 0x50 │ │ │ │ movs r0, #0 │ │ │ │ mov.w ip, #0 │ │ │ │ @@ -690666,23 +690666,23 @@ │ │ │ │ movs r0, r0 │ │ │ │ lsrs r0, r5, #24 │ │ │ │ movs r0, r0 │ │ │ │ asrs r4, r5 │ │ │ │ lsls r0, r4, #1 │ │ │ │ asrs r0, r7, #6 │ │ │ │ movs r0, r0 │ │ │ │ - asrs r2, r1, #22 │ │ │ │ + asrs r2, r2, #22 │ │ │ │ lsls r7, r2, #1 │ │ │ │ - strb r6, [r0, r1] │ │ │ │ + strb r6, [r1, r1] │ │ │ │ lsls r3, r3, #1 │ │ │ │ lsrs r0, r2 │ │ │ │ lsls r0, r4, #1 │ │ │ │ lsls r0, r7 │ │ │ │ lsls r0, r4, #1 │ │ │ │ - lsls r6, r7, #25 │ │ │ │ + lsls r6, r0, #26 │ │ │ │ lsls r7, r2, #1 │ │ │ │ sub sp, #16 │ │ │ │ mov.w ip, #4096 @ 0x1000 │ │ │ │ stmdb sp!, {r4, r5, r6, r7, r8, r9, sl, fp, lr} │ │ │ │ sub.w ip, sp, ip │ │ │ │ str.w r0, [ip, #3456] @ 0xd80 │ │ │ │ ldr r4, [pc, #924] @ (29ad50 >::_M_default_append(unsigned int)@@Base+0x1818c>) │ │ │ │ @@ -691015,17 +691015,17 @@ │ │ │ │ movs r0, r0 │ │ │ │ eors r6, r0 │ │ │ │ lsls r0, r4, #1 │ │ │ │ lsrs r0, r5, #24 │ │ │ │ movs r0, r0 │ │ │ │ subs r7, #20 │ │ │ │ lsls r0, r4, #1 │ │ │ │ - str r0, [r0, r7] │ │ │ │ + str r0, [r1, r7] │ │ │ │ lsls r3, r3, #1 │ │ │ │ - str r4, [r1, r3] │ │ │ │ + str r4, [r2, r3] │ │ │ │ lsls r3, r3, #1 │ │ │ │ mvn.w r1, #2147483648 @ 0x80000000 │ │ │ │ cmp r9, r1 │ │ │ │ bne.n 29ad38 >::_M_default_append(unsigned int)@@Base+0x18174> │ │ │ │ ldr r2, [pc, #184] @ (29ae30 >::_M_default_append(unsigned int)@@Base+0x1826c>) │ │ │ │ ldr r3, [pc, #188] @ (29ae34 >::_M_default_append(unsigned int)@@Base+0x18270>) │ │ │ │ add r2, pc │ │ │ │ @@ -691102,25 +691102,25 @@ │ │ │ │ movs r0, r0 │ │ │ │ lsls r4, r6, #7 │ │ │ │ movs r0, r0 │ │ │ │ subs r4, #148 @ 0x94 │ │ │ │ lsls r0, r4, #1 │ │ │ │ asrs r0, r7, #6 │ │ │ │ movs r0, r0 │ │ │ │ - asrs r2, r6, #3 │ │ │ │ + asrs r2, r7, #3 │ │ │ │ lsls r7, r2, #1 │ │ │ │ - ldr r7, [pc, #768] @ (29b140 >::_M_default_append(unsigned int)@@Base+0x1857c>) │ │ │ │ + ldr r7, [pc, #800] @ (29b160 >::_M_default_append(unsigned int)@@Base+0x1859c>) │ │ │ │ lsls r3, r3, #1 │ │ │ │ lsrs r0, r5, #24 │ │ │ │ movs r0, r0 │ │ │ │ subs r4, #32 │ │ │ │ lsls r0, r4, #1 │ │ │ │ subs r4, #8 │ │ │ │ lsls r0, r4, #1 │ │ │ │ - lsls r6, r1, #7 │ │ │ │ + lsls r6, r2, #7 │ │ │ │ lsls r7, r2, #1 │ │ │ │ sub sp, #16 │ │ │ │ mov.w ip, #4096 @ 0x1000 │ │ │ │ stmdb sp!, {r4, r5, r6, r7, r8, r9, sl, fp, lr} │ │ │ │ sub.w ip, sp, ip │ │ │ │ str.w r0, [ip, #3456] @ 0xd80 │ │ │ │ ldr r4, [pc, #924] @ (29b200 >::_M_default_append(unsigned int)@@Base+0x1863c>) │ │ │ │ @@ -691453,17 +691453,17 @@ │ │ │ │ movs r0, r0 │ │ │ │ subs r3, #150 @ 0x96 │ │ │ │ lsls r0, r4, #1 │ │ │ │ lsrs r0, r5, #24 │ │ │ │ movs r0, r0 │ │ │ │ subs r2, #100 @ 0x64 │ │ │ │ lsls r0, r4, #1 │ │ │ │ - ldr r5, [pc, #64] @ (29b258 >::_M_default_append(unsigned int)@@Base+0x18694>) │ │ │ │ + ldr r5, [pc, #96] @ (29b278 >::_M_default_append(unsigned int)@@Base+0x186b4>) │ │ │ │ lsls r3, r3, #1 │ │ │ │ - ldr r4, [pc, #112] @ (29b28c >::_M_default_append(unsigned int)@@Base+0x186c8>) │ │ │ │ + ldr r4, [pc, #144] @ (29b2ac >::_M_default_append(unsigned int)@@Base+0x186e8>) │ │ │ │ lsls r3, r3, #1 │ │ │ │ mvn.w r1, #2147483648 @ 0x80000000 │ │ │ │ cmp r9, r1 │ │ │ │ bne.n 29b1e8 >::_M_default_append(unsigned int)@@Base+0x18624> │ │ │ │ ldr r2, [pc, #184] @ (29b2e0 >::_M_default_append(unsigned int)@@Base+0x1871c>) │ │ │ │ ldr r3, [pc, #188] @ (29b2e4 >::_M_default_append(unsigned int)@@Base+0x18720>) │ │ │ │ add r2, pc │ │ │ │ @@ -691540,25 +691540,25 @@ │ │ │ │ movs r0, r0 │ │ │ │ lsls r4, r6, #7 │ │ │ │ movs r0, r0 │ │ │ │ adds r7, #228 @ 0xe4 │ │ │ │ lsls r0, r4, #1 │ │ │ │ asrs r0, r7, #6 │ │ │ │ movs r0, r0 │ │ │ │ - lsrs r2, r0, #17 │ │ │ │ + lsrs r2, r1, #17 │ │ │ │ lsls r7, r2, #1 │ │ │ │ - ldr r3, [pc, #64] @ (29b330 >::_M_default_append(unsigned int)@@Base+0x1876c>) │ │ │ │ + ldr r3, [pc, #96] @ (29b350 >::_M_default_append(unsigned int)@@Base+0x1878c>) │ │ │ │ lsls r3, r3, #1 │ │ │ │ lsrs r0, r5, #24 │ │ │ │ movs r0, r0 │ │ │ │ adds r7, #112 @ 0x70 │ │ │ │ lsls r0, r4, #1 │ │ │ │ adds r7, #88 @ 0x58 │ │ │ │ lsls r0, r4, #1 │ │ │ │ - ldc2 0, cr0, [lr, #-344] @ 0xfffffea8 │ │ │ │ + stc2 0, cr0, [r6, #-344]! @ 0xfffffea8 │ │ │ │ stmdb sp!, {r4, r5, r6, r7, r8, r9, sl, fp, lr} │ │ │ │ mov.w ip, #4096 @ 0x1000 │ │ │ │ sub.w ip, sp, ip │ │ │ │ str.w r0, [ip, #3776] @ 0xec0 │ │ │ │ mov r5, r0 │ │ │ │ ldr.w r0, [pc, #2992] @ 29bec4 >::_M_default_append(unsigned int)@@Base+0x19300> │ │ │ │ mov r6, r2 │ │ │ │ @@ -692658,38 +692658,38 @@ │ │ │ │ lsls r0, r4, #1 │ │ │ │ asrs r0, r7, #6 │ │ │ │ movs r0, r0 │ │ │ │ adds r6, #132 @ 0x84 │ │ │ │ lsls r0, r4, #1 │ │ │ │ adds r6, #94 @ 0x5e │ │ │ │ lsls r0, r4, #1 │ │ │ │ - asrs r4, r5, #3 │ │ │ │ + asrs r4, r6, #3 │ │ │ │ lsls r7, r2, #1 │ │ │ │ adds r3, #196 @ 0xc4 │ │ │ │ lsls r0, r4, #1 │ │ │ │ - vst1.8 @ instruction: 0xf9860056 │ │ │ │ + vst1.8 @ instruction: 0xf98e0056 │ │ │ │ adds r3, #18 │ │ │ │ lsls r0, r4, #1 │ │ │ │ - lsrs r4, r5, #20 │ │ │ │ + lsrs r4, r6, #20 │ │ │ │ lsls r7, r2, #1 │ │ │ │ - add r4, pc, #672 @ (adr r4, 29c18c >::_M_default_append(unsigned int)@@Base+0x195c8>) │ │ │ │ + add r4, pc, #704 @ (adr r4, 29c1ac >::_M_default_append(unsigned int)@@Base+0x195e8>) │ │ │ │ lsls r4, r2, #1 │ │ │ │ - add sl, r1 │ │ │ │ + add sl, r2 │ │ │ │ lsls r3, r3, #1 │ │ │ │ - mvns r2, r1 │ │ │ │ + mvns r2, r2 │ │ │ │ lsls r3, r3, #1 │ │ │ │ - muls r6, r7 │ │ │ │ + bics r6, r0 │ │ │ │ lsls r3, r3, #1 │ │ │ │ - orrs r4, r3 │ │ │ │ + orrs r4, r4 │ │ │ │ lsls r3, r3, #1 │ │ │ │ - cmn r2, r2 │ │ │ │ + cmn r2, r3 │ │ │ │ lsls r3, r3, #1 │ │ │ │ cmp r5, #184 @ 0xb8 │ │ │ │ lsls r0, r4, #1 │ │ │ │ - lsls r4, r5, #30 │ │ │ │ + lsls r4, r6, #30 │ │ │ │ lsls r7, r2, #1 │ │ │ │ mov.w r3, #510 @ 0x1fe │ │ │ │ asrs r3, r4 │ │ │ │ lsls r1, r3, #31 │ │ │ │ bpl.w 29c388 >::_M_default_append(unsigned int)@@Base+0x197c4> │ │ │ │ movs r3, #15 │ │ │ │ adds r6, #1 │ │ │ │ @@ -693113,56 +693113,56 @@ │ │ │ │ ldr r3, [sp, #276] @ 0x114 │ │ │ │ eors r2, r3 │ │ │ │ mov.w r3, #0 │ │ │ │ bne.n 29c2b8 >::_M_default_append(unsigned int)@@Base+0x196f4> │ │ │ │ ldr r0, [pc, #88] @ (29c3f8 >::_M_default_append(unsigned int)@@Base+0x19834>) │ │ │ │ add r0, pc │ │ │ │ bl 1289c │ │ │ │ - subs r4, #68 @ 0x44 │ │ │ │ + subs r4, #76 @ 0x4c │ │ │ │ lsls r3, r3, #1 │ │ │ │ - ldr r3, [sp, #944] @ 0x3b0 │ │ │ │ + ldr r3, [sp, #976] @ 0x3d0 │ │ │ │ lsls r4, r2, #1 │ │ │ │ - subs r3, #206 @ 0xce │ │ │ │ + subs r3, #214 @ 0xd6 │ │ │ │ lsls r3, r3, #1 │ │ │ │ movs r7, #100 @ 0x64 │ │ │ │ lsls r0, r4, #1 │ │ │ │ asrs r0, r7, #6 │ │ │ │ movs r0, r0 │ │ │ │ movs r7, #76 @ 0x4c │ │ │ │ lsls r0, r4, #1 │ │ │ │ - @ instruction: 0xfbaa0056 │ │ │ │ + @ instruction: 0xfbb20056 │ │ │ │ movs r7, #48 @ 0x30 │ │ │ │ lsls r0, r4, #1 │ │ │ │ - lsls r6, r7, #5 │ │ │ │ + lsls r6, r0, #6 │ │ │ │ lsls r7, r2, #1 │ │ │ │ movs r7, #20 │ │ │ │ lsls r0, r4, #1 │ │ │ │ - lsls r2, r3, #3 │ │ │ │ + lsls r2, r4, #3 │ │ │ │ lsls r7, r2, #1 │ │ │ │ movs r6, #248 @ 0xf8 │ │ │ │ lsls r0, r4, #1 │ │ │ │ - lsls r2, r5, #4 │ │ │ │ + lsls r2, r6, #4 │ │ │ │ lsls r7, r2, #1 │ │ │ │ - lsls r2, r1, #2 │ │ │ │ + lsls r2, r2, #2 │ │ │ │ lsls r7, r2, #1 │ │ │ │ movs r6, #212 @ 0xd4 │ │ │ │ lsls r0, r4, #1 │ │ │ │ - lsls r2, r3, #3 │ │ │ │ + lsls r2, r4, #3 │ │ │ │ lsls r7, r2, #1 │ │ │ │ movs r6, #184 @ 0xb8 │ │ │ │ lsls r0, r4, #1 │ │ │ │ - lsls r6, r4, #4 │ │ │ │ + lsls r6, r5, #4 │ │ │ │ lsls r7, r2, #1 │ │ │ │ movs r6, #156 @ 0x9c │ │ │ │ lsls r0, r4, #1 │ │ │ │ - lsls r6, r6, #1 │ │ │ │ + lsls r6, r7, #1 │ │ │ │ lsls r7, r2, #1 │ │ │ │ movs r6, #128 @ 0x80 │ │ │ │ lsls r0, r4, #1 │ │ │ │ - mcrr 0, 5, r0, r6, cr6 │ │ │ │ + mcrr 0, 5, r0, lr, cr6 │ │ │ │ stmdb sp!, {r4, r5, r6, r7, r8, r9, sl, fp, lr} │ │ │ │ mov.w ip, #4096 @ 0x1000 │ │ │ │ sub.w ip, sp, ip │ │ │ │ str.w r0, [ip, #3896] @ 0xf38 │ │ │ │ mov r7, r1 │ │ │ │ ldr.w r1, [pc, #1632] @ 29ca70 >::_M_default_append(unsigned int)@@Base+0x19eac> │ │ │ │ ldr.w r3, [pc, #1632] @ 29ca74 >::_M_default_append(unsigned int)@@Base+0x19eb0> │ │ │ │ @@ -693802,41 +693802,41 @@ │ │ │ │ lsls r0, r4, #1 │ │ │ │ asrs r0, r7, #6 │ │ │ │ movs r0, r0 │ │ │ │ movs r5, #142 @ 0x8e │ │ │ │ lsls r0, r4, #1 │ │ │ │ movs r5, #54 @ 0x36 │ │ │ │ lsls r0, r4, #1 │ │ │ │ - vmov.i32 q8, #198 @ 0x000000c6 │ │ │ │ + vshr.u8 q8, q3, #4 │ │ │ │ movs r4, #224 @ 0xe0 │ │ │ │ lsls r0, r4, #1 │ │ │ │ - @ instruction: 0xfa7e0056 │ │ │ │ + @ instruction: 0xfa860056 │ │ │ │ movs r3, #148 @ 0x94 │ │ │ │ lsls r0, r4, #1 │ │ │ │ - ldc2l 0, cr0, [lr, #344] @ 0x158 │ │ │ │ - str r5, [sp, #368] @ 0x170 │ │ │ │ + stc2l 0, cr0, [r6, #344]! @ 0x158 │ │ │ │ + str r5, [sp, #400] @ 0x190 │ │ │ │ lsls r4, r2, #1 │ │ │ │ - adds r4, #198 @ 0xc6 │ │ │ │ + adds r4, #206 @ 0xce │ │ │ │ lsls r3, r3, #1 │ │ │ │ - adds r3, #224 @ 0xe0 │ │ │ │ + adds r3, #232 @ 0xe8 │ │ │ │ lsls r3, r3, #1 │ │ │ │ - str r3, [sp, #600] @ 0x258 │ │ │ │ + str r3, [sp, #632] @ 0x278 │ │ │ │ lsls r4, r2, #1 │ │ │ │ movs r0, #16 │ │ │ │ lsls r0, r4, #1 │ │ │ │ subs r4, r6, #7 │ │ │ │ lsls r0, r4, #1 │ │ │ │ - @ instruction: 0xfa9a0056 │ │ │ │ + @ instruction: 0xfaa20056 │ │ │ │ subs r0, r3, #7 │ │ │ │ lsls r0, r4, #1 │ │ │ │ - sbc.w r0, r2, #14024704 @ 0xd60000 │ │ │ │ + sbc.w r0, sl, #14024704 @ 0xd60000 │ │ │ │ subs r4, r7, #6 │ │ │ │ lsls r0, r4, #1 │ │ │ │ - @ instruction: 0xfa7a0056 │ │ │ │ - @ instruction: 0xf5920056 │ │ │ │ + @ instruction: 0xfa820056 │ │ │ │ + @ instruction: 0xf59a0056 │ │ │ │ stmdb sp!, {r4, r5, r6, r7, r8, lr} │ │ │ │ mov.w ip, #4096 @ 0x1000 │ │ │ │ sub.w ip, sp, ip │ │ │ │ str.w r0, [ip, #3912] @ 0xf48 │ │ │ │ ldr.w r4, [pc, #1064] @ 29cf00 >::_M_default_append(unsigned int)@@Base+0x1a33c> │ │ │ │ sub sp, #160 @ 0xa0 │ │ │ │ ldr.w r3, [pc, #1064] @ 29cf04 >::_M_default_append(unsigned int)@@Base+0x1a340> │ │ │ │ @@ -694280,35 +694280,35 @@ │ │ │ │ lsls r0, r4, #1 │ │ │ │ asrs r0, r7, #6 │ │ │ │ movs r0, r0 │ │ │ │ subs r0, r0, #2 │ │ │ │ lsls r0, r4, #1 │ │ │ │ adds r4, r7, #5 │ │ │ │ lsls r0, r4, #1 │ │ │ │ - strb.w r0, [ip, r6, lsl #1] │ │ │ │ - adds r0, #28 │ │ │ │ + ldrb.w r0, [r4, r6, lsl #1] │ │ │ │ + adds r0, #36 @ 0x24 │ │ │ │ lsls r3, r3, #1 │ │ │ │ - ldrh r2, [r7, #60] @ 0x3c │ │ │ │ + ldrh r2, [r0, #62] @ 0x3e │ │ │ │ lsls r4, r2, #1 │ │ │ │ - ldrh r0, [r1, #56] @ 0x38 │ │ │ │ + ldrh r0, [r2, #56] @ 0x38 │ │ │ │ lsls r4, r2, #1 │ │ │ │ subs r0, r3, r6 │ │ │ │ lsls r0, r4, #1 │ │ │ │ subs r0, r0, r6 │ │ │ │ lsls r0, r4, #1 │ │ │ │ - @ instruction: 0xf65e0056 │ │ │ │ + @ instruction: 0xf6660056 │ │ │ │ subs r4, r4, r5 │ │ │ │ lsls r0, r4, #1 │ │ │ │ subs r4, r1, r5 │ │ │ │ lsls r0, r4, #1 │ │ │ │ - @ instruction: 0xf62a0056 │ │ │ │ + @ instruction: 0xf6320056 │ │ │ │ subs r6, r5, r4 │ │ │ │ lsls r0, r4, #1 │ │ │ │ - addw r0, ip, #2134 @ 0x856 │ │ │ │ - rsb r0, ip, #14024704 @ 0xd60000 │ │ │ │ + @ instruction: 0xf6140056 │ │ │ │ + rsbs r0, r4, #14024704 @ 0xd60000 │ │ │ │ stmdb sp!, {r4, r5, r6, r7, r8, r9, sl, fp, lr} │ │ │ │ mov.w ip, #4096 @ 0x1000 │ │ │ │ sub.w ip, sp, ip │ │ │ │ str.w r0, [ip, #3456] @ 0xd80 │ │ │ │ ldr r5, [pc, #356] @ (29d0bc >::_M_default_append(unsigned int)@@Base+0x1a4f8>) │ │ │ │ sub.w sp, sp, #604 @ 0x25c │ │ │ │ ldr r4, [pc, #356] @ (29d0c0 >::_M_default_append(unsigned int)@@Base+0x1a4fc>) │ │ │ │ @@ -694749,17 +694749,17 @@ │ │ │ │ pop {r4, pc} │ │ │ │ movs r0, #0 │ │ │ │ bx lr │ │ │ │ ldr r3, [pc, #12] @ (29d3b4 >::_M_default_append(unsigned int)@@Base+0x1a7f0>) │ │ │ │ movs r2, #21 │ │ │ │ add r3, pc │ │ │ │ b.n 29d364 >::_M_default_append(unsigned int)@@Base+0x1a7a0> │ │ │ │ - rsbs r0, r2, #86 @ 0x56 │ │ │ │ - subs.w r0, lr, #86 @ 0x56 │ │ │ │ - sbcs.w r0, r4, #86 @ 0x56 │ │ │ │ + rsbs r0, sl, #86 @ 0x56 │ │ │ │ + rsb r0, r6, #86 @ 0x56 │ │ │ │ + sbcs.w r0, ip, #86 @ 0x56 │ │ │ │ stmdb sp!, {r4, r5, r6, r7, r8, r9, sl, fp, lr} │ │ │ │ mov.w ip, #4096 @ 0x1000 │ │ │ │ sub.w ip, sp, ip │ │ │ │ str.w r0, [ip, #3440] @ 0xd70 │ │ │ │ ldr r5, [pc, #360] @ (29d534 >::_M_default_append(unsigned int)@@Base+0x1a970>) │ │ │ │ sub.w sp, sp, #620 @ 0x26c │ │ │ │ ldr r4, [pc, #360] @ (29d538 >::_M_default_append(unsigned int)@@Base+0x1a974>) │ │ │ │ @@ -697885,36 +697885,36 @@ │ │ │ │ add r0, pc │ │ │ │ blx 11c0c │ │ │ │ @ instruction: 0xfa50005f │ │ │ │ asrs r0, r7, #6 │ │ │ │ movs r0, r0 │ │ │ │ lsrs r0, r5, #24 │ │ │ │ movs r0, r0 │ │ │ │ - bmi.n 29f2d4 >::_M_default_append(unsigned int)@@Base+0x1c710> │ │ │ │ + bmi.n 29f2e4 >::_M_default_append(unsigned int)@@Base+0x1c720> │ │ │ │ lsls r6, r2, #1 │ │ │ │ lsrs r4, r7, #28 │ │ │ │ movs r0, r0 │ │ │ │ @ instruction: 0xf7fc005f │ │ │ │ @ instruction: 0xf7e0005f │ │ │ │ - cbz r4, 29f3aa >::_M_default_append(unsigned int)@@Base+0x1c7e6> │ │ │ │ + cbz r4, 29f3ac >::_M_default_append(unsigned int)@@Base+0x1c7e8> │ │ │ │ lsls r6, r2, #1 │ │ │ │ @ instruction: 0xf7c2005f │ │ │ │ - cbz r6, 29f3aa >::_M_default_append(unsigned int)@@Base+0x1c7e6> │ │ │ │ + cbz r6, 29f3ac >::_M_default_append(unsigned int)@@Base+0x1c7e8> │ │ │ │ lsls r6, r2, #1 │ │ │ │ @ instruction: 0xf7a4005f │ │ │ │ - cbz r0, 29f3ac >::_M_default_append(unsigned int)@@Base+0x1c7e8> │ │ │ │ + cbz r0, 29f3ae >::_M_default_append(unsigned int)@@Base+0x1c7ea> │ │ │ │ lsls r6, r2, #1 │ │ │ │ @ instruction: 0xf734005f │ │ │ │ @ instruction: 0xf702005f │ │ │ │ - cbnz r6, 29f404 >::_M_default_append(unsigned int)@@Base+0x1c840> │ │ │ │ + cbnz r6, 29f406 >::_M_default_append(unsigned int)@@Base+0x1c842> │ │ │ │ lsls r6, r2, #1 │ │ │ │ @ instruction: 0xf6e0005f │ │ │ │ - sub sp, #424 @ 0x1a8 │ │ │ │ + sub sp, #456 @ 0x1c8 │ │ │ │ lsls r6, r2, #1 │ │ │ │ - cbnz r2, 29f406 >::_M_default_append(unsigned int)@@Base+0x1c842> │ │ │ │ + cbnz r2, 29f408 >::_M_default_append(unsigned int)@@Base+0x1c844> │ │ │ │ lsls r6, r2, #1 │ │ │ │ stmdb sp!, {r4, r5, r6, r7, r8, r9, sl, fp, lr} │ │ │ │ mov.w ip, #4096 @ 0x1000 │ │ │ │ sub.w ip, sp, ip │ │ │ │ str.w r0, [ip, #3448] @ 0xd78 │ │ │ │ ldr r5, [pc, #360] @ (29f514 >::_M_default_append(unsigned int)@@Base+0x1c950>) │ │ │ │ sub.w sp, sp, #612 @ 0x264 │ │ │ │ @@ -698354,15 +698354,15 @@ │ │ │ │ movs r0, r0 │ │ │ │ @ instruction: 0xf318005f │ │ │ │ lsrs r0, r5, #24 │ │ │ │ movs r0, r0 │ │ │ │ @ instruction: 0xf298005f │ │ │ │ movw r0, #57439 @ 0xe05f │ │ │ │ @ instruction: 0xf236005f │ │ │ │ - add r4, sp, #0 │ │ │ │ + add r4, sp, #32 │ │ │ │ lsls r6, r2, #1 │ │ │ │ stmdb sp!, {r4, r5, r6, r7, r8, r9, sl, fp, lr} │ │ │ │ mov.w ip, #4096 @ 0x1000 │ │ │ │ sub.w ip, sp, ip │ │ │ │ str.w r0, [ip, #3880] @ 0xf28 │ │ │ │ mov r4, r0 │ │ │ │ ldr r0, [pc, #412] @ (29f9cc >::_M_default_append(unsigned int)@@Base+0x1ce08>) │ │ │ │ @@ -698534,15 +698534,15 @@ │ │ │ │ b.n 29f99e >::_M_default_append(unsigned int)@@Base+0x1cdda> │ │ │ │ b.n 29f9a4 >::_M_default_append(unsigned int)@@Base+0x1cde0> │ │ │ │ blx 122c4 <__cxa_end_cleanup@plt> │ │ │ │ rsbs r0, r8, #95 @ 0x5f │ │ │ │ asrs r0, r7, #6 │ │ │ │ movs r0, r0 │ │ │ │ rsb r0, sl, #95 @ 0x5f │ │ │ │ - ldrh r4, [r1, r2] │ │ │ │ + ldrh r4, [r2, r2] │ │ │ │ lsls r2, r3, #1 │ │ │ │ lsrs r0, r5, #19 │ │ │ │ movs r0, r0 │ │ │ │ @ instruction: 0xf0b6005f │ │ │ │ orrs.w r0, lr, #95 @ 0x5f │ │ │ │ stmdb sp!, {r4, r5, r6, r7, r8, r9, sl, fp, lr} │ │ │ │ mov.w ip, #4096 @ 0x1000 │ │ │ │ @@ -699002,15 +699002,15 @@ │ │ │ │ blx 1172c <__stack_chk_fail@plt> │ │ │ │ blx 122c4 <__cxa_end_cleanup@plt> │ │ │ │ nop │ │ │ │ stc 0, cr0, [ip], {95} @ 0x5f │ │ │ │ asrs r0, r7, #6 │ │ │ │ movs r0, r0 │ │ │ │ ldcl 0, cr0, [r4], #-380 @ 0xfffffe84 │ │ │ │ - ldmia r0!, {r2} │ │ │ │ + ldmia r0!, {r2, r3} │ │ │ │ lsls r6, r2, #1 │ │ │ │ sub.w r0, r2, pc, lsr #1 │ │ │ │ stmdb sp!, {r4, r5, r6, r7, r8, r9, sl, fp, lr} │ │ │ │ mov.w ip, #4096 @ 0x1000 │ │ │ │ vpush {d8-d11} │ │ │ │ sub.w ip, sp, ip │ │ │ │ str.w r0, [ip, #3952] @ 0xf70 │ │ │ │ @@ -699232,36 +699232,36 @@ │ │ │ │ mov.w r3, #0 │ │ │ │ bne.n 2a00c6 >::_M_default_append(unsigned int)@@Base+0x1d502> │ │ │ │ blx 122c4 <__cxa_end_cleanup@plt> │ │ │ │ ... │ │ │ │ movs r0, r0 │ │ │ │ eors r1, r3 │ │ │ │ adcs.w r0, r6, pc, lsr #1 │ │ │ │ - stmia r7!, {r3, r4, r7} │ │ │ │ + stmia r7!, {r5, r7} │ │ │ │ lsls r6, r2, #1 │ │ │ │ asrs r0, r7, #6 │ │ │ │ movs r0, r0 │ │ │ │ - stmia r7!, {r3, r4, r6, r7} │ │ │ │ + stmia r7!, {r5, r6, r7} │ │ │ │ lsls r6, r2, #1 │ │ │ │ ldrd r0, r0, [r0, #380]! @ 0x17c │ │ │ │ - stmia r6!, {r1, r3, r4} │ │ │ │ + stmia r6!, {r1, r5} │ │ │ │ lsls r6, r2, #1 │ │ │ │ - stmia r6!, {r6} │ │ │ │ + stmia r6!, {r3, r6} │ │ │ │ lsls r6, r2, #1 │ │ │ │ - stmia r6!, {r1, r2, r3, r6} │ │ │ │ + stmia r6!, {r1, r2, r4, r6} │ │ │ │ lsls r6, r2, #1 │ │ │ │ - stmia r6!, {r3, r4, r6} │ │ │ │ + stmia r6!, {r5, r6} │ │ │ │ lsls r6, r2, #1 │ │ │ │ - stmia r6!, {r1, r5, r6} │ │ │ │ + stmia r6!, {r1, r3, r5, r6} │ │ │ │ lsls r6, r2, #1 │ │ │ │ - stmia r6!, {r4, r5, r6} │ │ │ │ + stmia r6!, {r3, r4, r5, r6} │ │ │ │ lsls r6, r2, #1 │ │ │ │ - stmia r6!, {r1, r2, r4, r5, r6} │ │ │ │ + stmia r6!, {r1, r2, r3, r4, r5, r6} │ │ │ │ lsls r6, r2, #1 │ │ │ │ - ldmia r1, {r1, r2} │ │ │ │ + ldmia r1, {r1, r2, r3} │ │ │ │ lsls r7, r2, #1 │ │ │ │ @ instruction: 0xe988005f │ │ │ │ ldrd r0, r0, [r6, #-380] @ 0x17c │ │ │ │ ldmdb r8!, {r0, r1, r2, r3, r4, r6} │ │ │ │ stmdb sp!, {r4, r5, r6, r7, r8, lr} │ │ │ │ mov.w ip, #4096 @ 0x1000 │ │ │ │ sub.w ip, sp, ip │ │ │ │ @@ -699534,23 +699534,23 @@ │ │ │ │ ldr r1, [sp, #612] @ 0x264 │ │ │ │ ldr r1, [sp, #612] @ 0x264 │ │ │ │ subs r7, #185 @ 0xb9 │ │ │ │ ldmia.w r2!, {r0, r1, r2, r3, r4, r6} │ │ │ │ asrs r0, r7, #6 │ │ │ │ movs r0, r0 │ │ │ │ ldrd r0, r0, [ip], #-380 @ 0x17c │ │ │ │ - stmia r4!, {r1, r2, r3, r7} │ │ │ │ + stmia r4!, {r1, r2, r4, r7} │ │ │ │ lsls r6, r2, #1 │ │ │ │ - stmia r2!, {r1, r2, r3, r7} │ │ │ │ + stmia r2!, {r1, r2, r4, r7} │ │ │ │ lsls r6, r2, #1 │ │ │ │ - stmia r3!, {r2, r3, r4, r5} │ │ │ │ + stmia r3!, {r2, r6} │ │ │ │ lsls r6, r2, #1 │ │ │ │ - stmia r3!, {r3, r5} │ │ │ │ + stmia r3!, {r4, r5} │ │ │ │ lsls r6, r2, #1 │ │ │ │ - stmia r3!, {r2, r4} │ │ │ │ + stmia r3!, {r2, r3, r4} │ │ │ │ lsls r6, r2, #1 │ │ │ │ ldr.w r0, [r8, #312] @ 0x138 │ │ │ │ cbnz r0, 2a0478 >::_M_default_append(unsigned int)@@Base+0x1d8b4> │ │ │ │ vldr d5, [r4, #264] @ 0x108 │ │ │ │ b.n 2a0242 >::_M_default_append(unsigned int)@@Base+0x1d67e> │ │ │ │ vldr d5, [r4, #192] @ 0xc0 │ │ │ │ b.n 2a0242 >::_M_default_append(unsigned int)@@Base+0x1d67e> │ │ │ │ @@ -699597,21 +699597,21 @@ │ │ │ │ ldr r2, [r3, #0] │ │ │ │ ldr r3, [sp, #52] @ 0x34 │ │ │ │ eors r2, r3 │ │ │ │ mov.w r3, #0 │ │ │ │ bne.n 2a04bc >::_M_default_append(unsigned int)@@Base+0x1d8f8> │ │ │ │ blx 122c4 <__cxa_end_cleanup@plt> │ │ │ │ nop │ │ │ │ - stmia r2!, {r6, r7} │ │ │ │ + stmia r2!, {r3, r6, r7} │ │ │ │ lsls r6, r2, #1 │ │ │ │ b.n 29ffb4 >::_M_default_append(unsigned int)@@Base+0x1d3f0> │ │ │ │ lsls r7, r3, #1 │ │ │ │ asrs r0, r7, #6 │ │ │ │ movs r0, r0 │ │ │ │ - stmia r2!, {r3, r4, r5, r6} │ │ │ │ + stmia r2!, {r7} │ │ │ │ lsls r6, r2, #1 │ │ │ │ b.n 29ff6c >::_M_default_append(unsigned int)@@Base+0x1d3a8> │ │ │ │ lsls r7, r3, #1 │ │ │ │ stmdb sp!, {r4, r5, r6, r7, r8, r9, sl, fp, lr} │ │ │ │ mov.w ip, #4096 @ 0x1000 │ │ │ │ sub.w ip, sp, ip │ │ │ │ str.w r0, [ip, #3400] @ 0xd48 │ │ │ │ @@ -699840,15 +699840,15 @@ │ │ │ │ movs r0, r0 │ │ │ │ b.n 2a00f0 >::_M_default_append(unsigned int)@@Base+0x1d52c> │ │ │ │ lsls r7, r3, #1 │ │ │ │ b.n 2a0020 >::_M_default_append(unsigned int)@@Base+0x1d45c> │ │ │ │ lsls r7, r3, #1 │ │ │ │ lsrs r0, r5, #24 │ │ │ │ movs r0, r0 │ │ │ │ - stmia r1!, {r2, r4, r7} │ │ │ │ + stmia r1!, {r2, r3, r4, r7} │ │ │ │ lsls r6, r2, #1 │ │ │ │ b.n 2a0e34 >::_M_default_append(unsigned int)@@Base+0x1e270> │ │ │ │ lsls r7, r3, #1 │ │ │ │ lsrs r4, r7, #28 │ │ │ │ movs r0, r0 │ │ │ │ b.n 2a0dac >::_M_default_append(unsigned int)@@Base+0x1e1e8> │ │ │ │ lsls r7, r3, #1 │ │ │ │ @@ -702292,15 +702292,15 @@ │ │ │ │ lsls r7, r3, #1 │ │ │ │ asrs r0, r7, #6 │ │ │ │ movs r0, r0 │ │ │ │ ldmia r1!, {r2, r3} │ │ │ │ lsls r7, r3, #1 │ │ │ │ ldmia r0!, {r5, r6} │ │ │ │ lsls r7, r3, #1 │ │ │ │ - strh r2, [r5, #18] │ │ │ │ + strh r2, [r6, #18] │ │ │ │ lsls r6, r2, #1 │ │ │ │ stmdb sp!, {r4, r5, r6, r7, r8, r9, lr} │ │ │ │ mov.w ip, #4096 @ 0x1000 │ │ │ │ sub.w ip, sp, ip │ │ │ │ str.w r0, [ip, #4048] @ 0xfd0 │ │ │ │ mov lr, r1 │ │ │ │ sub sp, #20 │ │ │ │ @@ -702375,15 +702375,15 @@ │ │ │ │ add sp, #20 │ │ │ │ ldmia.w sp!, {r4, r5, r6, r7, r8, r9, pc} │ │ │ │ mov r3, r0 │ │ │ │ b.n 2a2298 >::_M_default_append(unsigned int)@@Base+0x1f6d4> │ │ │ │ ldr r0, [pc, #4] @ (2a22c4 >::_M_default_append(unsigned int)@@Base+0x1f700>) │ │ │ │ add r0, pc │ │ │ │ blx 11c0c │ │ │ │ - strh r6, [r5, #10] │ │ │ │ + strh r6, [r6, #10] │ │ │ │ lsls r6, r2, #1 │ │ │ │ stmdb sp!, {r4, r5, r6, r7, r8, r9, sl, fp, lr} │ │ │ │ mov.w ip, #4096 @ 0x1000 │ │ │ │ vpush {d8-d10} │ │ │ │ sub.w ip, sp, ip │ │ │ │ str.w r0, [ip, #3928] @ 0xf58 │ │ │ │ sub sp, #108 @ 0x6c │ │ │ │ @@ -703390,18 +703390,18 @@ │ │ │ │ lsls r7, r3, #1 │ │ │ │ asrs r0, r7, #6 │ │ │ │ movs r0, r0 │ │ │ │ pop {r2, r4, r5, r6} │ │ │ │ lsls r7, r3, #1 │ │ │ │ pop {r2, r3, r4, r6} │ │ │ │ lsls r7, r3, #1 │ │ │ │ - strb r2, [r3, #25] │ │ │ │ - lsls r6, r2, #1 │ │ │ │ strb r2, [r4, #25] │ │ │ │ lsls r6, r2, #1 │ │ │ │ + strb r2, [r5, #25] │ │ │ │ + lsls r6, r2, #1 │ │ │ │ stmdb sp!, {r4, r5, r6, r7, r8, r9, sl, lr} │ │ │ │ mov.w ip, #4096 @ 0x1000 │ │ │ │ sub.w ip, sp, ip │ │ │ │ str.w r0, [ip, #4024] @ 0xfb8 │ │ │ │ vmul.f64 d7, d2, d3 │ │ │ │ sub sp, #40 @ 0x28 │ │ │ │ mov r4, r1 │ │ │ │ @@ -706899,19 +706899,19 @@ │ │ │ │ ... │ │ │ │ ldr r1, [sp, #352] @ 0x160 │ │ │ │ lsls r7, r3, #1 │ │ │ │ asrs r0, r7, #6 │ │ │ │ movs r0, r0 │ │ │ │ str r7, [sp, #64] @ 0x40 │ │ │ │ lsls r7, r3, #1 │ │ │ │ - strb r2, [r1, #18] │ │ │ │ + strb r2, [r2, #18] │ │ │ │ lsls r6, r2, #1 │ │ │ │ - strb r0, [r3, #18] │ │ │ │ + strb r0, [r4, #18] │ │ │ │ lsls r6, r2, #1 │ │ │ │ - strb r4, [r0, #13] │ │ │ │ + strb r4, [r1, #13] │ │ │ │ lsls r6, r2, #1 │ │ │ │ adds r1, #1 │ │ │ │ cmp lr, r1 │ │ │ │ beq.w 2a58fe >::_M_default_append(unsigned int)@@Base+0x22d3a> │ │ │ │ ldrb.w r3, [r0, #1]! │ │ │ │ tst.w r3, #96 @ 0x60 │ │ │ │ bne.n 2a54f0 >::_M_default_append(unsigned int)@@Base+0x2292c> │ │ │ │ @@ -707173,21 +707173,21 @@ │ │ │ │ add.w r0, r6, #32 │ │ │ │ str.w ip, [sp] │ │ │ │ ldrd r2, r3, [sp, #40] @ 0x28 │ │ │ │ bl 2a4ef4 >::_M_default_append(unsigned int)@@Base+0x22330> │ │ │ │ b.n 2a53b4 >::_M_default_append(unsigned int)@@Base+0x227f0> │ │ │ │ nop.w │ │ │ │ ... │ │ │ │ - strb r4, [r7, #1] │ │ │ │ + strb r4, [r0, #2] │ │ │ │ lsls r6, r2, #1 │ │ │ │ - strb r6, [r2, #0] │ │ │ │ + strb r6, [r3, #0] │ │ │ │ lsls r6, r2, #1 │ │ │ │ - strb r0, [r0, #5] │ │ │ │ + strb r0, [r1, #5] │ │ │ │ lsls r6, r2, #1 │ │ │ │ - strb r4, [r2, #0] │ │ │ │ + strb r4, [r3, #0] │ │ │ │ lsls r6, r2, #1 │ │ │ │ vabs.f64 d6, d1 │ │ │ │ vabs.f64 d7, d0 │ │ │ │ vcmpe.f64 d7, d6 │ │ │ │ vmrs APSR_nzcv, fpscr │ │ │ │ it le │ │ │ │ vmovle.f64 d7, d6 │ │ │ │ @@ -707351,23 +707351,23 @@ │ │ │ │ subs r1, r1, r0 │ │ │ │ blx 11a44 │ │ │ │ b.n 2a59f4 >::_M_default_append(unsigned int)@@Base+0x22e30> │ │ │ │ blx 122c4 <__cxa_end_cleanup@plt> │ │ │ │ nop │ │ │ │ nop.w │ │ │ │ ... │ │ │ │ - strb r4, [r0, #1] │ │ │ │ + strb r4, [r1, #1] │ │ │ │ lsls r6, r2, #1 │ │ │ │ - strb r6, [r1, #1] │ │ │ │ + strb r6, [r2, #1] │ │ │ │ lsls r6, r2, #1 │ │ │ │ - ldr r6, [r6, #124] @ 0x7c │ │ │ │ + ldr r6, [r7, #124] @ 0x7c │ │ │ │ lsls r6, r2, #1 │ │ │ │ - ldr r0, [r0, #116] @ 0x74 │ │ │ │ + ldr r0, [r1, #116] @ 0x74 │ │ │ │ lsls r6, r2, #1 │ │ │ │ - ldr r0, [r0, #108] @ 0x6c │ │ │ │ + ldr r0, [r1, #108] @ 0x6c │ │ │ │ lsls r6, r2, #1 │ │ │ │ str r0, [sp, #80] @ 0x50 │ │ │ │ lsls r7, r3, #1 │ │ │ │ asrs r0, r7, #6 │ │ │ │ movs r0, r0 │ │ │ │ stmdb sp!, {r4, r5, r6, r7, r8, r9, sl, fp, lr} │ │ │ │ mov.w ip, #4096 @ 0x1000 │ │ │ │ @@ -707808,17 +707808,17 @@ │ │ │ │ ldr r3, [pc, #24] @ (2a5ef8 >::_M_default_append(unsigned int)@@Base+0x23334>) │ │ │ │ add r3, pc │ │ │ │ strd r3, r1, [sp, #8] │ │ │ │ ldrd r2, r3, [sp, #8] │ │ │ │ add sp, #16 │ │ │ │ ldmia.w sp!, {r4, r5, r6, r7, r8, lr} │ │ │ │ b.w 29cf44 >::_M_default_append(unsigned int)@@Base+0x1a380> │ │ │ │ - ldr r2, [r5, #40] @ 0x28 │ │ │ │ + ldr r2, [r6, #40] @ 0x28 │ │ │ │ lsls r6, r2, #1 │ │ │ │ - ldr r4, [r0, #40] @ 0x28 │ │ │ │ + ldr r4, [r1, #40] @ 0x28 │ │ │ │ lsls r6, r2, #1 │ │ │ │ movs r0, r0 │ │ │ │ movs r0, r0 │ │ │ │ stmdb sp!, {r4, r5, r6, r7, r8, r9, sl, fp, lr} │ │ │ │ mov.w ip, #4096 @ 0x1000 │ │ │ │ vpush {d8-d10} │ │ │ │ sub.w ip, sp, ip │ │ │ │ @@ -709054,15 +709054,15 @@ │ │ │ │ movs r0, r0 │ │ │ │ movs r0, r0 │ │ │ │ lsls r4, r6, #7 │ │ │ │ movs r0, r0 │ │ │ │ movs r1, r0 │ │ │ │ ... │ │ │ │ movs r0, r0 │ │ │ │ - ldrsh r6, [r0, r5] │ │ │ │ + ldrsh r6, [r1, r5] │ │ │ │ lsls r6, r2, #1 │ │ │ │ lsrs r0, r5, #24 │ │ │ │ movs r0, r0 │ │ │ │ ldr r1, [r5, #20] │ │ │ │ cmp r1, #0 │ │ │ │ beq.w 2a78b4 >::_M_default_append(unsigned int)@@Base+0x24cf0> │ │ │ │ adds r4, #1 │ │ │ │ @@ -709383,15 +709383,15 @@ │ │ │ │ ... │ │ │ │ lsls r4, r6, #7 │ │ │ │ movs r0, r0 │ │ │ │ movs r1, r0 │ │ │ │ movs r0, r0 │ │ │ │ movs r0, r0 │ │ │ │ movs r0, r0 │ │ │ │ - ldrh r4, [r6, r4] │ │ │ │ + ldrh r4, [r7, r4] │ │ │ │ lsls r6, r2, #1 │ │ │ │ lsrs r0, r5, #24 │ │ │ │ movs r0, r0 │ │ │ │ mov r3, fp │ │ │ │ ldr.w r0, [sl, #268] @ 0x10c │ │ │ │ ldr.w r2, [fp, #12] │ │ │ │ add.w fp, fp, #16 │ │ │ │ @@ -710326,17 +710326,17 @@ │ │ │ │ mov.w r8, #3 │ │ │ │ str r7, [sp, #60] @ 0x3c │ │ │ │ b.n 2a7bde >::_M_default_append(unsigned int)@@Base+0x2501a> │ │ │ │ nop │ │ │ │ ... │ │ │ │ lsrs r0, r5, #24 │ │ │ │ movs r0, r0 │ │ │ │ - str r6, [r6, r2] │ │ │ │ + str r6, [r7, r2] │ │ │ │ lsls r6, r2, #1 │ │ │ │ - ldr r6, [pc, #144] @ (2a7c34 >::_M_default_append(unsigned int)@@Base+0x25070>) │ │ │ │ + ldr r6, [pc, #176] @ (2a7c54 >::_M_default_append(unsigned int)@@Base+0x25090>) │ │ │ │ lsls r6, r2, #1 │ │ │ │ ldr.w r2, [r4, #-4] │ │ │ │ ldr.w r3, [sl, #256] @ 0x100 │ │ │ │ str.w r2, [r9] │ │ │ │ adds r0, r3, r2 │ │ │ │ ldrb r3, [r3, r2] │ │ │ │ cbnz r3, 2a7bc8 >::_M_default_append(unsigned int)@@Base+0x25004> │ │ │ │ @@ -710989,35 +710989,35 @@ │ │ │ │ movs r0, r0 │ │ │ │ lsls r4, r6, #7 │ │ │ │ movs r0, r0 │ │ │ │ movs r1, r0 │ │ │ │ movs r0, r0 │ │ │ │ movs r0, r0 │ │ │ │ movs r0, r0 │ │ │ │ - ldr r5, [pc, #480] @ (2a84f4 >::_M_default_append(unsigned int)@@Base+0x25930>) │ │ │ │ + ldr r5, [pc, #512] @ (2a8514 >::_M_default_append(unsigned int)@@Base+0x25950>) │ │ │ │ lsls r6, r2, #1 │ │ │ │ - ldr r4, [pc, #872] @ (2a8680 >::_M_default_append(unsigned int)@@Base+0x25abc>) │ │ │ │ + ldr r4, [pc, #904] @ (2a86a0 >::_M_default_append(unsigned int)@@Base+0x25adc>) │ │ │ │ lsls r6, r2, #1 │ │ │ │ - ldr r2, [pc, #472] @ (2a84f4 >::_M_default_append(unsigned int)@@Base+0x25930>) │ │ │ │ + ldr r2, [pc, #504] @ (2a8514 >::_M_default_append(unsigned int)@@Base+0x25950>) │ │ │ │ lsls r6, r2, #1 │ │ │ │ - ldr r1, [pc, #880] @ (2a8690 >::_M_default_append(unsigned int)@@Base+0x25acc>) │ │ │ │ + ldr r1, [pc, #912] @ (2a86b0 >::_M_default_append(unsigned int)@@Base+0x25aec>) │ │ │ │ lsls r7, r2, #1 │ │ │ │ - ldr r1, [pc, #640] @ (2a85a4 >::_M_default_append(unsigned int)@@Base+0x259e0>) │ │ │ │ + ldr r1, [pc, #672] @ (2a85c4 >::_M_default_append(unsigned int)@@Base+0x25a00>) │ │ │ │ lsls r6, r2, #1 │ │ │ │ - ldr r1, [pc, #456] @ (2a84f0 >::_M_default_append(unsigned int)@@Base+0x2592c>) │ │ │ │ + ldr r1, [pc, #488] @ (2a8510 >::_M_default_append(unsigned int)@@Base+0x2594c>) │ │ │ │ lsls r6, r2, #1 │ │ │ │ lsrs r0, r5, #24 │ │ │ │ movs r0, r0 │ │ │ │ - ldr r0, [pc, #112] @ (2a83a0 >::_M_default_append(unsigned int)@@Base+0x257dc>) │ │ │ │ + ldr r0, [pc, #144] @ (2a83c0 >::_M_default_append(unsigned int)@@Base+0x257fc>) │ │ │ │ lsls r7, r2, #1 │ │ │ │ - ldr r0, [pc, #160] @ (2a83d4 >::_M_default_append(unsigned int)@@Base+0x25810>) │ │ │ │ + ldr r0, [pc, #192] @ (2a83f4 >::_M_default_append(unsigned int)@@Base+0x25830>) │ │ │ │ lsls r6, r2, #1 │ │ │ │ - blxns r9 │ │ │ │ + blxns sl │ │ │ │ lsls r7, r2, #1 │ │ │ │ - mov lr, ip │ │ │ │ + mov lr, sp │ │ │ │ lsls r6, r2, #1 │ │ │ │ ldr.w r3, [sl, #20] │ │ │ │ ldr r2, [r3, #0] │ │ │ │ cmp r2, #4 │ │ │ │ bne.w 2a653e >::_M_default_append(unsigned int)@@Base+0x2397a> │ │ │ │ ldr r1, [pc, #1020] @ (2a8748 >::_M_default_append(unsigned int)@@Base+0x25b84>) │ │ │ │ mov r0, r3 │ │ │ │ @@ -711368,35 +711368,35 @@ │ │ │ │ mov.w r3, #0 │ │ │ │ bne.w 2a8a8a >::_M_default_append(unsigned int)@@Base+0x25ec6> │ │ │ │ blx 11430 │ │ │ │ nop │ │ │ │ ... │ │ │ │ movs r0, r0 │ │ │ │ mvns r0, r4 │ │ │ │ - mov r4, r6 │ │ │ │ + mov r4, r7 │ │ │ │ lsls r7, r2, #1 │ │ │ │ - mov r6, r9 │ │ │ │ + mov r6, sl │ │ │ │ lsls r6, r2, #1 │ │ │ │ lsrs r4, r7, #28 │ │ │ │ movs r0, r0 │ │ │ │ - cmp r4, fp │ │ │ │ + cmp r4, ip │ │ │ │ lsls r6, r2, #1 │ │ │ │ str r0, [r1, #88] @ 0x58 │ │ │ │ lsls r7, r3, #1 │ │ │ │ asrs r0, r7, #6 │ │ │ │ movs r0, r0 │ │ │ │ str r4, [r4, #84] @ 0x54 │ │ │ │ lsls r7, r3, #1 │ │ │ │ str r2, [r1, #80] @ 0x50 │ │ │ │ lsls r7, r3, #1 │ │ │ │ - cmn r0, r0 │ │ │ │ + cmn r0, r1 │ │ │ │ lsls r7, r2, #1 │ │ │ │ - cmp r4, r6 │ │ │ │ + cmp r4, r7 │ │ │ │ lsls r7, r2, #1 │ │ │ │ - cmp r6, r4 │ │ │ │ + cmp r6, r5 │ │ │ │ lsls r6, r2, #1 │ │ │ │ str r4, [r5, #44] @ 0x2c │ │ │ │ lsls r7, r3, #1 │ │ │ │ ldr r1, [sp, #52] @ 0x34 │ │ │ │ add.w r0, sl, #28 │ │ │ │ bl 281494 >::_M_realloc_append(int const&)@@Base> │ │ │ │ ldr r3, [sp, #48] @ 0x30 │ │ │ │ @@ -711686,21 +711686,21 @@ │ │ │ │ ldr r3, [sp, #748] @ 0x2ec │ │ │ │ eors r2, r3 │ │ │ │ mov.w r3, #0 │ │ │ │ bne.n 2a8a8a >::_M_default_append(unsigned int)@@Base+0x25ec6> │ │ │ │ blx 122c4 <__cxa_end_cleanup@plt> │ │ │ │ nop.w │ │ │ │ ... │ │ │ │ - adcs r0, r5 │ │ │ │ + adcs r0, r6 │ │ │ │ lsls r6, r2, #1 │ │ │ │ - sbcs r0, r1 │ │ │ │ + sbcs r0, r2 │ │ │ │ lsls r6, r2, #1 │ │ │ │ - adcs r0, r1 │ │ │ │ + adcs r0, r2 │ │ │ │ lsls r7, r2, #1 │ │ │ │ - subs r7, #70 @ 0x46 │ │ │ │ + subs r7, #78 @ 0x4e │ │ │ │ lsls r6, r2, #1 │ │ │ │ ldrsh r2, [r2, r6] │ │ │ │ lsls r7, r3, #1 │ │ │ │ asrs r0, r7, #6 │ │ │ │ movs r0, r0 │ │ │ │ ldrsh r4, [r2, r5] │ │ │ │ lsls r7, r3, #1 │ │ │ │ @@ -711992,15 +711992,15 @@ │ │ │ │ nop │ │ │ │ ldrsh r0, [r3, r2] │ │ │ │ lsls r7, r3, #1 │ │ │ │ asrs r0, r7, #6 │ │ │ │ movs r0, r0 │ │ │ │ ldrb r0, [r6, r3] │ │ │ │ lsls r7, r3, #1 │ │ │ │ - subs r4, #144 @ 0x90 │ │ │ │ + subs r4, #152 @ 0x98 │ │ │ │ lsls r6, r2, #1 │ │ │ │ ldrb r6, [r1, r1] │ │ │ │ lsls r7, r3, #1 │ │ │ │ movs r0, r0 │ │ │ │ movs r0, r0 │ │ │ │ stmdb sp!, {r4, r5, r6, r7, r8, r9, sl, fp, lr} │ │ │ │ mov.w ip, #4096 @ 0x1000 │ │ │ │ @@ -712606,15 +712606,15 @@ │ │ │ │ blx 122c4 <__cxa_end_cleanup@plt> │ │ │ │ ldr r4, [r3, r2] │ │ │ │ lsls r7, r3, #1 │ │ │ │ asrs r0, r7, #6 │ │ │ │ movs r0, r0 │ │ │ │ ldrsb r2, [r2, r5] │ │ │ │ lsls r7, r3, #1 │ │ │ │ - adds r6, #162 @ 0xa2 │ │ │ │ + adds r6, #170 @ 0xaa │ │ │ │ lsls r6, r2, #1 │ │ │ │ ldrsb r6, [r3, r1] │ │ │ │ lsls r7, r3, #1 │ │ │ │ ldrsb r4, [r0, r0] │ │ │ │ lsls r7, r3, #1 │ │ │ │ stmdb sp!, {r4, r5, r6, r7, r8, r9, sl, fp, lr} │ │ │ │ mov.w ip, #4096 @ 0x1000 │ │ │ │ @@ -716596,15 +716596,15 @@ │ │ │ │ movw r2, #65532 @ 0xfffc │ │ │ │ movt r2, #4095 @ 0xfff │ │ │ │ mov fp, r2 │ │ │ │ b.n 2abc06 >::_M_default_append(unsigned int)@@Base+0x29042> │ │ │ │ ldr r0, [pc, #4] @ (2abeec >::_M_default_append(unsigned int)@@Base+0x29328>) │ │ │ │ add r0, pc │ │ │ │ blx 11c0c │ │ │ │ - lsrs r2, r1, #12 │ │ │ │ + lsrs r2, r2, #12 │ │ │ │ lsls r6, r2, #1 │ │ │ │ stmdb sp!, {r4, r5, r6, r7, r8, r9, sl, fp, lr} │ │ │ │ mov.w ip, #4096 @ 0x1000 │ │ │ │ vpush {d8-d10} │ │ │ │ sub.w ip, sp, ip │ │ │ │ str.w r0, [ip, #2832] @ 0xb10 │ │ │ │ subw sp, sp, #1204 @ 0x4b4 │ │ │ │ @@ -717103,15 +717103,15 @@ │ │ │ │ lsls r7, r3, #1 │ │ │ │ asrs r0, r7, #6 │ │ │ │ movs r0, r0 │ │ │ │ movs r6, #140 @ 0x8c │ │ │ │ lsls r7, r3, #1 │ │ │ │ lsrs r0, r5, #24 │ │ │ │ movs r0, r0 │ │ │ │ - lsls r2, r6, #29 │ │ │ │ + lsls r2, r7, #29 │ │ │ │ lsls r6, r2, #1 │ │ │ │ add.w r5, fp, #4294967295 @ 0xffffffff │ │ │ │ mov fp, r5 │ │ │ │ cmp.w fp, #0 │ │ │ │ bge.w 2ac31a >::_M_default_append(unsigned int)@@Base+0x29756> │ │ │ │ ldr r2, [sp, #40] @ 0x28 │ │ │ │ mov r1, sl │ │ │ │ @@ -719033,24 +719033,24 @@ │ │ │ │ add.w r3, r7, r3, lsl #2 │ │ │ │ movs r2, #5 │ │ │ │ str r2, [r3, #0] │ │ │ │ adds r3, r7, #4 │ │ │ │ add.w r3, r3, ip, lsl #2 │ │ │ │ str.w r3, [sl, #72] @ 0x48 │ │ │ │ b.w 2ad094 >::_M_default_append(unsigned int)@@Base+0x2a4d0> │ │ │ │ - stc2l 0, cr0, [r4], #-340 @ 0xfffffeac │ │ │ │ + stc2l 0, cr0, [ip], #-340 @ 0xfffffeac │ │ │ │ lsrs r0, r5, #24 │ │ │ │ movs r0, r0 │ │ │ │ - ldc2 0, cr0, [r8], #-340 @ 0xfffffeac │ │ │ │ - @ instruction: 0xf7fe0055 │ │ │ │ - ldrb.w r0, [r0, r5, lsl #1] │ │ │ │ - @ instruction: 0xf7020055 │ │ │ │ - @ instruction: 0xf6360055 │ │ │ │ - sbcs.w r0, r2, #13959168 @ 0xd50000 │ │ │ │ - @ instruction: 0xf4ae0055 │ │ │ │ + mcrr2 0, 5, r0, r0, cr5 │ │ │ │ + strb.w r0, [r6, r5, lsl #1] │ │ │ │ + ldrb.w r0, [r8, r5, lsl #1] │ │ │ │ + @ instruction: 0xf70a0055 │ │ │ │ + @ instruction: 0xf63e0055 │ │ │ │ + sbcs.w r0, sl, #13959168 @ 0xd50000 │ │ │ │ + @ instruction: 0xf4b60055 │ │ │ │ mov r2, r5 │ │ │ │ str r5, [sp, #36] @ 0x24 │ │ │ │ ldr.w r8, [sl, #64] @ 0x40 │ │ │ │ sub.w r3, r8, r2 │ │ │ │ cmp.w r6, r3, asr #2 │ │ │ │ bhi.w 2add8e >::_M_default_append(unsigned int)@@Base+0x2b1ca> │ │ │ │ add.w ip, r6, #4294967295 @ 0xffffffff │ │ │ │ @@ -719678,15 +719678,15 @@ │ │ │ │ lsls r7, r3, #1 │ │ │ │ lsrs r4, r3, #11 │ │ │ │ lsls r7, r3, #1 │ │ │ │ lsrs r2, r1, #10 │ │ │ │ lsls r7, r3, #1 │ │ │ │ lsrs r6, r5, #9 │ │ │ │ lsls r7, r3, #1 │ │ │ │ - bgt.n 2ae0cc >::_M_default_append(unsigned int)@@Base+0x2b508> │ │ │ │ + bgt.n 2ae0dc >::_M_default_append(unsigned int)@@Base+0x2b518> │ │ │ │ lsls r5, r2, #1 │ │ │ │ lsrs r2, r0, #9 │ │ │ │ lsls r7, r3, #1 │ │ │ │ lsrs r2, r3, #8 │ │ │ │ lsls r7, r3, #1 │ │ │ │ lsrs r4, r6, #7 │ │ │ │ lsls r7, r3, #1 │ │ │ │ @@ -719779,15 +719779,15 @@ │ │ │ │ b.n 2ae0ee >::_M_default_append(unsigned int)@@Base+0x2b52a> │ │ │ │ b.n 2ae0e0 >::_M_default_append(unsigned int)@@Base+0x2b51c> │ │ │ │ b.n 2ae0d2 >::_M_default_append(unsigned int)@@Base+0x2b50e> │ │ │ │ b.n 2ae0c6 >::_M_default_append(unsigned int)@@Base+0x2b502> │ │ │ │ b.n 2ae0ba >::_M_default_append(unsigned int)@@Base+0x2b4f6> │ │ │ │ b.n 2ae02c >::_M_default_append(unsigned int)@@Base+0x2b468> │ │ │ │ nop │ │ │ │ - bge.n 2ae248 >::_M_default_append(unsigned int)@@Base+0x2b684> │ │ │ │ + bge.n 2ae258 >::_M_default_append(unsigned int)@@Base+0x2b694> │ │ │ │ lsls r5, r2, #1 │ │ │ │ lsrs r0, r2, #2 │ │ │ │ lsls r7, r3, #1 │ │ │ │ asrs r0, r7, #6 │ │ │ │ movs r0, r0 │ │ │ │ lsrs r4, r6, #1 │ │ │ │ lsls r7, r3, #1 │ │ │ │ @@ -720820,15 +720820,15 @@ │ │ │ │ subs r5, #219 @ 0xdb │ │ │ │ lsls r6, r5, #29 │ │ │ │ lsls r7, r3, #1 │ │ │ │ lsls r2, r5, #29 │ │ │ │ lsls r7, r3, #1 │ │ │ │ asrs r0, r7, #6 │ │ │ │ movs r0, r0 │ │ │ │ - svc 34 @ 0x22 │ │ │ │ + svc 42 @ 0x2a │ │ │ │ lsls r5, r2, #1 │ │ │ │ ldr r5, [r5, #0] │ │ │ │ adds r7, #1 │ │ │ │ cmp r7, r6 │ │ │ │ beq.n 2aeeac >::_M_default_append(unsigned int)@@Base+0x2c2e8> │ │ │ │ ldr r3, [r5, #12] │ │ │ │ ldr.w r0, [r3, r7, lsl #2] │ │ │ │ @@ -721143,31 +721143,31 @@ │ │ │ │ add r1, pc │ │ │ │ bl 29d2a4 >::_M_default_append(unsigned int)@@Base+0x1a6e0> │ │ │ │ ldr r5, [r6, #0] │ │ │ │ b.n 2aec56 >::_M_default_append(unsigned int)@@Base+0x2c092> │ │ │ │ nop │ │ │ │ nop.w │ │ │ │ ... │ │ │ │ - ble.n 2af150 >::_M_default_append(unsigned int)@@Base+0x2c58c> │ │ │ │ + ble.n 2af160 >::_M_default_append(unsigned int)@@Base+0x2c59c> │ │ │ │ lsls r5, r2, #1 │ │ │ │ - ldmia r7!, {r1, r6} │ │ │ │ + ldmia r7!, {r1, r3, r6} │ │ │ │ lsls r5, r2, #1 │ │ │ │ lsrs r0, r5, #24 │ │ │ │ movs r0, r0 │ │ │ │ - blt.n 2af0d8 >::_M_default_append(unsigned int)@@Base+0x2c514> │ │ │ │ + blt.n 2af0e8 >::_M_default_append(unsigned int)@@Base+0x2c524> │ │ │ │ lsls r5, r2, #1 │ │ │ │ - blt.n 2af210 >::_M_default_append(unsigned int)@@Base+0x2c64c> │ │ │ │ + blt.n 2af220 >::_M_default_append(unsigned int)@@Base+0x2c65c> │ │ │ │ lsls r5, r2, #1 │ │ │ │ - blt.n 2af1e0 >::_M_default_append(unsigned int)@@Base+0x2c61c> │ │ │ │ + blt.n 2af1f0 >::_M_default_append(unsigned int)@@Base+0x2c62c> │ │ │ │ lsls r5, r2, #1 │ │ │ │ - bge.n 2af1c8 >::_M_default_append(unsigned int)@@Base+0x2c604> │ │ │ │ + bge.n 2af1d8 >::_M_default_append(unsigned int)@@Base+0x2c614> │ │ │ │ lsls r5, r2, #1 │ │ │ │ - bge.n 2af1c0 >::_M_default_append(unsigned int)@@Base+0x2c5fc> │ │ │ │ + bge.n 2af1d0 >::_M_default_append(unsigned int)@@Base+0x2c60c> │ │ │ │ lsls r5, r2, #1 │ │ │ │ - bge.n 2af1bc >::_M_default_append(unsigned int)@@Base+0x2c5f8> │ │ │ │ + bge.n 2af1cc >::_M_default_append(unsigned int)@@Base+0x2c608> │ │ │ │ lsls r5, r2, #1 │ │ │ │ ldr r1, [sp, #200] @ 0xc8 │ │ │ │ movs r3, #6 │ │ │ │ mla r8, r3, r1, r2 │ │ │ │ cmp r9, r8 │ │ │ │ beq.w 2aed9e >::_M_default_append(unsigned int)@@Base+0x2c1da> │ │ │ │ mov r7, r8 │ │ │ │ @@ -722297,27 +722297,27 @@ │ │ │ │ mov ip, r3 │ │ │ │ b.n 2afe4a >::_M_default_append(unsigned int)@@Base+0x2d286> │ │ │ │ nop │ │ │ │ movs r0, r0 │ │ │ │ movs r0, r0 │ │ │ │ ldmia r5, {r0, r2, r5, r6} │ │ │ │ rors r5, r1 │ │ │ │ - bcc.n 2afdb0 >::_M_default_append(unsigned int)@@Base+0x2d1ec> │ │ │ │ + bcc.n 2afdc0 >::_M_default_append(unsigned int)@@Base+0x2d1fc> │ │ │ │ lsls r5, r2, #1 │ │ │ │ - stmia r5!, {r4, r6} │ │ │ │ + stmia r5!, {r3, r4, r6} │ │ │ │ lsls r5, r2, #1 │ │ │ │ - bne.n 2afe60 >::_M_default_append(unsigned int)@@Base+0x2d29c> │ │ │ │ + bne.n 2afe70 >::_M_default_append(unsigned int)@@Base+0x2d2ac> │ │ │ │ lsls r5, r2, #1 │ │ │ │ - bne.n 2afee4 >::_M_default_append(unsigned int)@@Base+0x2d320> │ │ │ │ + bne.n 2afef4 >::_M_default_append(unsigned int)@@Base+0x2d330> │ │ │ │ lsls r5, r2, #1 │ │ │ │ - bcc.n 2afedc >::_M_default_append(unsigned int)@@Base+0x2d318> │ │ │ │ + bcc.n 2afeec >::_M_default_append(unsigned int)@@Base+0x2d328> │ │ │ │ lsls r5, r2, #1 │ │ │ │ lsrs r4, r7, #28 │ │ │ │ movs r0, r0 │ │ │ │ - ldmia r7!, {r1, r2, r3, r5, r6} │ │ │ │ + ldmia r7!, {r1, r2, r4, r5, r6} │ │ │ │ lsls r5, r2, #1 │ │ │ │ lsrs r0, r5, #24 │ │ │ │ movs r0, r0 │ │ │ │ adds r7, #1 │ │ │ │ str.w r7, [fp] │ │ │ │ cmp r7, r0 │ │ │ │ beq.n 2afe7e >::_M_default_append(unsigned int)@@Base+0x2d2ba> │ │ │ │ @@ -723882,59 +723882,59 @@ │ │ │ │ b.n 2b0ca0 >::_M_default_append(unsigned int)@@Base+0x2e0dc> │ │ │ │ b.n 2b0d6e >::_M_default_append(unsigned int)@@Base+0x2e1aa> │ │ │ │ b.n 2b0b62 >::_M_default_append(unsigned int)@@Base+0x2df9e> │ │ │ │ b.n 2b0ede >::_M_default_append(unsigned int)@@Base+0x2e31a> │ │ │ │ nop │ │ │ │ lsrs r0, r5, #24 │ │ │ │ movs r0, r0 │ │ │ │ - stmia r4!, {r4, r7} │ │ │ │ + stmia r4!, {r3, r4, r7} │ │ │ │ lsls r5, r2, #1 │ │ │ │ - stmia r3!, {r2, r6, r7} │ │ │ │ + stmia r3!, {r2, r3, r6, r7} │ │ │ │ lsls r5, r2, #1 │ │ │ │ - stmia r4!, {r1, r2, r3, r7} │ │ │ │ + stmia r4!, {r1, r2, r4, r7} │ │ │ │ lsls r5, r2, #1 │ │ │ │ - stmia r4!, {r1, r2, r4, r5, r6} │ │ │ │ + stmia r4!, {r1, r2, r3, r4, r5, r6} │ │ │ │ lsls r5, r2, #1 │ │ │ │ - push {r5, r6, lr} │ │ │ │ + push {r3, r5, r6, lr} │ │ │ │ lsls r5, r2, #1 │ │ │ │ - stmia r3!, {r5, r7} │ │ │ │ + stmia r3!, {r3, r5, r7} │ │ │ │ lsls r5, r2, #1 │ │ │ │ - stmia r3!, {r3, r4, r5} │ │ │ │ + stmia r3!, {r6} │ │ │ │ lsls r5, r2, #1 │ │ │ │ - stmia r4!, {r3, r4} │ │ │ │ + stmia r4!, {r5} │ │ │ │ lsls r5, r2, #1 │ │ │ │ lsrs r4, r7, #28 │ │ │ │ movs r0, r0 │ │ │ │ udf #142 @ 0x8e │ │ │ │ lsls r6, r3, #1 │ │ │ │ asrs r0, r7, #6 │ │ │ │ movs r0, r0 │ │ │ │ ble.n 2b0ee0 >::_M_default_append(unsigned int)@@Base+0x2e31c> │ │ │ │ lsls r6, r3, #1 │ │ │ │ - @ instruction: 0xb69a │ │ │ │ + @ instruction: 0xb6a2 │ │ │ │ lsls r5, r2, #1 │ │ │ │ ble.n 2b0f84 >::_M_default_append(unsigned int)@@Base+0x2e3c0> │ │ │ │ lsls r6, r3, #1 │ │ │ │ - str r7, [sp, #152] @ 0x98 │ │ │ │ + str r7, [sp, #184] @ 0xb8 │ │ │ │ lsls r5, r2, #1 │ │ │ │ - ittt ls │ │ │ │ - lslls r5, r2, #1 │ │ │ │ - bgt.n 2b102c >::_M_default_append(unsigned int)@@Base+0x2e468> @ unpredictable │ │ │ │ - lslls r6, r3, #1 │ │ │ │ + itte ge │ │ │ │ + lslge r5, r2, #1 │ │ │ │ + bgt.n 2b102c >::_M_default_append(unsigned int)@@Base+0x2e468> @ unpredictable │ │ │ │ + lsllt r6, r3, #1 │ │ │ │ lsrs r4, r2, #5 │ │ │ │ movs r0, r0 │ │ │ │ asrs r4, r2, #21 │ │ │ │ movs r0, r0 │ │ │ │ bgt.n 2b0fc8 >::_M_default_append(unsigned int)@@Base+0x2e404> │ │ │ │ lsls r6, r3, #1 │ │ │ │ - add r6, sp, #480 @ 0x1e0 │ │ │ │ + add r6, sp, #512 @ 0x200 │ │ │ │ lsls r5, r2, #1 │ │ │ │ blt.n 2b0ec8 >::_M_default_append(unsigned int)@@Base+0x2e304> │ │ │ │ lsls r6, r3, #1 │ │ │ │ - str r5, [sp, #736] @ 0x2e0 │ │ │ │ + str r5, [sp, #768] @ 0x300 │ │ │ │ lsls r5, r2, #1 │ │ │ │ push {lr} │ │ │ │ mov.w ip, #4096 @ 0x1000 │ │ │ │ sub.w ip, sp, ip │ │ │ │ str.w r0, [ip, #4080] @ 0xff0 │ │ │ │ ldr r1, [pc, #56] @ (2b0fb8 >::_M_default_append(unsigned int)@@Base+0x2e3f4>) │ │ │ │ mov r3, r0 │ │ │ │ @@ -725138,25 +725138,25 @@ │ │ │ │ lsls r6, r3, #1 │ │ │ │ asrs r0, r7, #6 │ │ │ │ movs r0, r0 │ │ │ │ ldmia r6!, {r1, r2, r3, r4, r5} │ │ │ │ lsls r6, r3, #1 │ │ │ │ ldmia r6!, {r1, r2, r5} │ │ │ │ lsls r6, r3, #1 │ │ │ │ - ldrh r4, [r6, #0] │ │ │ │ + ldrh r4, [r7, #0] │ │ │ │ lsls r5, r2, #1 │ │ │ │ ldmia r6!, {r1, r3} │ │ │ │ lsls r6, r3, #1 │ │ │ │ - str r2, [sp, #960] @ 0x3c0 │ │ │ │ + str r2, [sp, #992] @ 0x3e0 │ │ │ │ lsls r5, r2, #1 │ │ │ │ ldmia r5, {r1, r2, r3, r5, r6, r7} │ │ │ │ lsls r6, r3, #1 │ │ │ │ - strh r4, [r7, #62] @ 0x3e │ │ │ │ + ldrh r4, [r0, #0] │ │ │ │ lsls r5, r2, #1 │ │ │ │ - strh r4, [r4, #62] @ 0x3e │ │ │ │ + strh r4, [r5, #62] @ 0x3e │ │ │ │ lsls r5, r2, #1 │ │ │ │ stmdb sp!, {r4, r5, r6, r7, r8, r9, sl, fp, lr} │ │ │ │ ldrd r3, r2, [r1] │ │ │ │ sub sp, #28 │ │ │ │ cmp r2, r3 │ │ │ │ str r1, [sp, #20] │ │ │ │ bcs.w 2b1ee2 >::_M_default_append(unsigned int)@@Base+0x2f31e> │ │ │ │ @@ -726480,17 +726480,17 @@ │ │ │ │ blx 11c0c │ │ │ │ cmp.w r9, #0 │ │ │ │ beq.n 2b2b74 >::_M_default_append(unsigned int)@@Base+0x2ffb0> │ │ │ │ ldr r1, [sp, #24] │ │ │ │ mov r0, r9 │ │ │ │ blx 11a44 │ │ │ │ blx 122c4 <__cxa_end_cleanup@plt> │ │ │ │ - ldrb r4, [r2, #3] │ │ │ │ + ldrb r4, [r3, #3] │ │ │ │ lsls r5, r2, #1 │ │ │ │ - ldrb r4, [r7, #2] │ │ │ │ + ldrb r4, [r0, #3] │ │ │ │ lsls r5, r2, #1 │ │ │ │ mov r3, r0 │ │ │ │ ldr r0, [r0, #0] │ │ │ │ push {r4, r5, r6, lr} │ │ │ │ vldr d6, [pc, #368] @ 2b2cf8 >::_M_default_append(unsigned int)@@Base+0x30134> │ │ │ │ ldr r4, [r0, #68] @ 0x44 │ │ │ │ ldr.w r5, [r4, r2, lsl #2] │ │ │ │ @@ -728492,234 +728492,234 @@ │ │ │ │ vmov r1, s15 │ │ │ │ blx 1189c (long)@plt> │ │ │ │ ldr r1, [pc, #492] @ (2b45ac >::_M_default_append(unsigned int)@@Base+0x319e8>) │ │ │ │ movs r2, #3 │ │ │ │ add r1, pc │ │ │ │ blx 11f38 >& std::__ostream_insert >(std::basic_ostream >&, char const*, int)@plt+0x4> │ │ │ │ b.w 2b3a36 >::_M_default_append(unsigned int)@@Base+0x30e72> │ │ │ │ - strh r2, [r3, #62] @ 0x3e │ │ │ │ + strh r2, [r4, #62] @ 0x3e │ │ │ │ lsls r5, r2, #1 │ │ │ │ - strh r2, [r7, #56] @ 0x38 │ │ │ │ + strh r2, [r0, #58] @ 0x3a │ │ │ │ lsls r5, r2, #1 │ │ │ │ - ldrb r0, [r1, #7] │ │ │ │ + ldrb r0, [r2, #7] │ │ │ │ lsls r5, r2, #1 │ │ │ │ - lsls r2, r0, #4 │ │ │ │ + lsls r2, r1, #4 │ │ │ │ lsls r0, r3, #1 │ │ │ │ - ldrh r2, [r0, #4] │ │ │ │ + ldrh r2, [r1, #4] │ │ │ │ lsls r5, r2, #1 │ │ │ │ - ldrh r4, [r5, #2] │ │ │ │ + ldrh r4, [r6, #2] │ │ │ │ lsls r5, r2, #1 │ │ │ │ - strh r2, [r7, #56] @ 0x38 │ │ │ │ + strh r2, [r0, #58] @ 0x3a │ │ │ │ lsls r5, r2, #1 │ │ │ │ - strh r4, [r2, #52] @ 0x34 │ │ │ │ + strh r4, [r3, #52] @ 0x34 │ │ │ │ lsls r5, r2, #1 │ │ │ │ - strh r6, [r7, #62] @ 0x3e │ │ │ │ + ldrh r6, [r0, #0] │ │ │ │ lsls r5, r2, #1 │ │ │ │ - ldrb r6, [r3, #4] │ │ │ │ + ldrb r6, [r4, #4] │ │ │ │ lsls r5, r2, #1 │ │ │ │ - lsls r4, r5, #1 │ │ │ │ + lsls r4, r6, #1 │ │ │ │ lsls r0, r3, #1 │ │ │ │ - ldr r0, [sp, #424] @ 0x1a8 │ │ │ │ + ldr r0, [sp, #456] @ 0x1c8 │ │ │ │ lsls r5, r2, #1 │ │ │ │ - ldrh r0, [r7, #6] │ │ │ │ + ldrh r0, [r0, #8] │ │ │ │ lsls r5, r2, #1 │ │ │ │ - str r2, [sp, #752] @ 0x2f0 │ │ │ │ + str r2, [sp, #784] @ 0x310 │ │ │ │ lsls r6, r2, #1 │ │ │ │ - ldrb r0, [r2, #1] │ │ │ │ + ldrb r0, [r3, #1] │ │ │ │ lsls r5, r2, #1 │ │ │ │ - vshr.u8 q0, , #6 │ │ │ │ - strh r2, [r1, #56] @ 0x38 │ │ │ │ + vshr.u16 q0, , #14 │ │ │ │ + strh r2, [r2, #56] @ 0x38 │ │ │ │ lsls r5, r2, #1 │ │ │ │ - strh r4, [r6, #54] @ 0x36 │ │ │ │ + strh r4, [r7, #54] @ 0x36 │ │ │ │ lsls r5, r2, #1 │ │ │ │ - strh r6, [r1, #52] @ 0x34 │ │ │ │ + strh r6, [r2, #52] @ 0x34 │ │ │ │ lsls r5, r2, #1 │ │ │ │ - strb r6, [r5, #30] │ │ │ │ + strb r6, [r6, #30] │ │ │ │ lsls r5, r2, #1 │ │ │ │ - mrc2 0, 7, r0, cr4, cr7, {2} │ │ │ │ - str r7, [sp, #24] │ │ │ │ + mrc2 0, 7, r0, cr12, cr7, {2} │ │ │ │ + str r7, [sp, #56] @ 0x38 │ │ │ │ lsls r5, r2, #1 │ │ │ │ - strh r4, [r2, #60] @ 0x3c │ │ │ │ + strh r4, [r3, #60] @ 0x3c │ │ │ │ lsls r5, r2, #1 │ │ │ │ - str r1, [sp, #368] @ 0x170 │ │ │ │ + str r1, [sp, #400] @ 0x190 │ │ │ │ lsls r6, r2, #1 │ │ │ │ - strb r6, [r3, #24] │ │ │ │ + strb r6, [r4, #24] │ │ │ │ lsls r5, r2, #1 │ │ │ │ - ldc2l 0, cr0, [r2, #-348] @ 0xfffffea4 │ │ │ │ - strh r2, [r2, #38] @ 0x26 │ │ │ │ + ldc2l 0, cr0, [sl, #-348] @ 0xfffffea4 │ │ │ │ + strh r2, [r3, #38] @ 0x26 │ │ │ │ lsls r5, r2, #1 │ │ │ │ - strh r2, [r0, #38] @ 0x26 │ │ │ │ + strh r2, [r1, #38] @ 0x26 │ │ │ │ lsls r5, r2, #1 │ │ │ │ - strh r0, [r2, #28] │ │ │ │ + strh r0, [r3, #28] │ │ │ │ lsls r5, r2, #1 │ │ │ │ - strh r2, [r5, #22] │ │ │ │ + strh r2, [r6, #22] │ │ │ │ lsls r5, r2, #1 │ │ │ │ - strh r4, [r2, #34] @ 0x22 │ │ │ │ + strh r4, [r3, #34] @ 0x22 │ │ │ │ lsls r5, r2, #1 │ │ │ │ - strb r0, [r7, #21] │ │ │ │ + strb r0, [r0, #22] │ │ │ │ lsls r5, r2, #1 │ │ │ │ - stc2 0, cr0, [ip], #348 @ 0x15c │ │ │ │ - strh r6, [r6, #32] │ │ │ │ + ldc2 0, cr0, [r4], #348 @ 0x15c │ │ │ │ + strh r6, [r7, #32] │ │ │ │ lsls r5, r2, #1 │ │ │ │ - strb r0, [r6, #20] │ │ │ │ + strb r0, [r7, #20] │ │ │ │ lsls r5, r2, #1 │ │ │ │ - strh r6, [r4, #42] @ 0x2a │ │ │ │ + strh r6, [r5, #42] @ 0x2a │ │ │ │ lsls r5, r2, #1 │ │ │ │ - ldrh r2, [r5, #56] @ 0x38 │ │ │ │ + ldrh r2, [r6, #56] @ 0x38 │ │ │ │ lsls r6, r2, #1 │ │ │ │ - strb r6, [r7, #18] │ │ │ │ + strb r6, [r0, #19] │ │ │ │ lsls r5, r2, #1 │ │ │ │ - @ instruction: 0xfbf20057 │ │ │ │ - strh r2, [r6, #26] │ │ │ │ + @ instruction: 0xfbfa0057 │ │ │ │ + strh r2, [r7, #26] │ │ │ │ lsls r5, r2, #1 │ │ │ │ - strh r2, [r4, #26] │ │ │ │ + strh r2, [r5, #26] │ │ │ │ lsls r5, r2, #1 │ │ │ │ - strh r0, [r6, #16] │ │ │ │ + strh r0, [r7, #16] │ │ │ │ lsls r5, r2, #1 │ │ │ │ - strh r2, [r1, #12] │ │ │ │ + strh r2, [r2, #12] │ │ │ │ lsls r5, r2, #1 │ │ │ │ - strh r4, [r6, #22] │ │ │ │ + strh r4, [r7, #22] │ │ │ │ lsls r5, r2, #1 │ │ │ │ - strb r0, [r3, #16] │ │ │ │ + strb r0, [r4, #16] │ │ │ │ lsls r5, r2, #1 │ │ │ │ - @ instruction: 0xfb4c0057 │ │ │ │ - strh r6, [r2, #22] │ │ │ │ + @ instruction: 0xfb540057 │ │ │ │ + strh r6, [r3, #22] │ │ │ │ lsls r5, r2, #1 │ │ │ │ - strb r0, [r2, #15] │ │ │ │ + strb r0, [r3, #15] │ │ │ │ lsls r5, r2, #1 │ │ │ │ - strh r6, [r0, #32] │ │ │ │ + strh r6, [r1, #32] │ │ │ │ lsls r5, r2, #1 │ │ │ │ - ldrh r6, [r1, #46] @ 0x2e │ │ │ │ + ldrh r6, [r2, #46] @ 0x2e │ │ │ │ lsls r6, r2, #1 │ │ │ │ - strb r4, [r2, #12] │ │ │ │ + strb r4, [r3, #12] │ │ │ │ lsls r5, r2, #1 │ │ │ │ - @ instruction: 0xfa4e0057 │ │ │ │ - strh r2, [r1, #14] │ │ │ │ + @ instruction: 0xfa560057 │ │ │ │ + strh r2, [r2, #14] │ │ │ │ lsls r5, r2, #1 │ │ │ │ - strh r4, [r5, #10] │ │ │ │ + strh r4, [r6, #10] │ │ │ │ lsls r5, r2, #1 │ │ │ │ - strh r6, [r5, #2] │ │ │ │ + strh r6, [r6, #2] │ │ │ │ lsls r5, r2, #1 │ │ │ │ - ldrb r0, [r1, #31] │ │ │ │ + ldrb r0, [r2, #31] │ │ │ │ lsls r5, r2, #1 │ │ │ │ - strh r2, [r6, #8] │ │ │ │ + strh r2, [r7, #8] │ │ │ │ lsls r5, r2, #1 │ │ │ │ - strb r2, [r2, #9] │ │ │ │ + strb r2, [r3, #9] │ │ │ │ lsls r5, r2, #1 │ │ │ │ - vst1.8 @ instruction: 0xf98c0057 │ │ │ │ - strh r0, [r0, #8] │ │ │ │ + ldrsb.w r0, [r4, #87] @ 0x57 │ │ │ │ + strh r0, [r1, #8] │ │ │ │ lsls r5, r2, #1 │ │ │ │ - strh r4, [r5, #6] │ │ │ │ + strh r4, [r6, #6] │ │ │ │ lsls r5, r2, #1 │ │ │ │ - strb r2, [r5, #7] │ │ │ │ + strb r2, [r6, #7] │ │ │ │ lsls r5, r2, #1 │ │ │ │ - strh r0, [r4, #16] │ │ │ │ + strh r0, [r5, #16] │ │ │ │ lsls r5, r2, #1 │ │ │ │ - ldrh r4, [r4, #30] │ │ │ │ + ldrh r4, [r5, #30] │ │ │ │ lsls r6, r2, #1 │ │ │ │ - strb r0, [r7, #5] │ │ │ │ + strb r0, [r0, #6] │ │ │ │ lsls r5, r2, #1 │ │ │ │ - ldrh.w r0, [r2, #87] @ 0x57 │ │ │ │ - strh r6, [r5, #0] │ │ │ │ + ldrh.w r0, [sl, #87] @ 0x57 │ │ │ │ + strh r6, [r6, #0] │ │ │ │ lsls r5, r2, #1 │ │ │ │ - ldrb r0, [r2, #31] │ │ │ │ + ldrb r0, [r3, #31] │ │ │ │ lsls r5, r2, #1 │ │ │ │ - ldrb r2, [r2, #27] │ │ │ │ + ldrb r2, [r3, #27] │ │ │ │ lsls r5, r2, #1 │ │ │ │ - ldrb r4, [r5, #24] │ │ │ │ + ldrb r4, [r6, #24] │ │ │ │ lsls r5, r2, #1 │ │ │ │ - ldrb r6, [r2, #30] │ │ │ │ + ldrb r6, [r3, #30] │ │ │ │ lsls r5, r2, #1 │ │ │ │ - strb r6, [r6, #2] │ │ │ │ + strb r6, [r7, #2] │ │ │ │ lsls r5, r2, #1 │ │ │ │ - @ instruction: 0xf7f00057 │ │ │ │ - ldrb r4, [r4, #29] │ │ │ │ + @ instruction: 0xf7f80057 │ │ │ │ + ldrb r4, [r5, #29] │ │ │ │ lsls r5, r2, #1 │ │ │ │ - ldrb r0, [r2, #29] │ │ │ │ + ldrb r0, [r3, #29] │ │ │ │ lsls r5, r2, #1 │ │ │ │ - strb r6, [r1, #1] │ │ │ │ + strb r6, [r2, #1] │ │ │ │ lsls r5, r2, #1 │ │ │ │ - strh r4, [r0, #4] │ │ │ │ + strh r4, [r1, #4] │ │ │ │ lsls r5, r2, #1 │ │ │ │ - ldrh r4, [r1, #18] │ │ │ │ + ldrh r4, [r2, #18] │ │ │ │ lsls r6, r2, #1 │ │ │ │ - ldr r6, [r7, #124] @ 0x7c │ │ │ │ + strb r6, [r0, #0] │ │ │ │ lsls r5, r2, #1 │ │ │ │ - @ instruction: 0xf7320057 │ │ │ │ - ldrb r2, [r6, #26] │ │ │ │ + @ instruction: 0xf73a0057 │ │ │ │ + ldrb r2, [r7, #26] │ │ │ │ lsls r5, r2, #1 │ │ │ │ - ldrb r2, [r4, #26] │ │ │ │ + ldrb r2, [r5, #26] │ │ │ │ lsls r5, r2, #1 │ │ │ │ - ldr r6, [r4, #120] @ 0x78 │ │ │ │ + ldr r6, [r5, #120] @ 0x78 │ │ │ │ lsls r5, r2, #1 │ │ │ │ - @ instruction: 0xf6e00057 │ │ │ │ - ldrb r4, [r3, #25] │ │ │ │ + @ instruction: 0xf6e80057 │ │ │ │ + ldrb r4, [r4, #25] │ │ │ │ lsls r5, r2, #1 │ │ │ │ - ldrb r6, [r7, #23] │ │ │ │ + ldrb r6, [r0, #24] │ │ │ │ lsls r5, r2, #1 │ │ │ │ - ldr r6, [r6, #112] @ 0x70 │ │ │ │ + ldr r6, [r7, #112] @ 0x70 │ │ │ │ lsls r5, r2, #1 │ │ │ │ - @ instruction: 0xf6700057 │ │ │ │ - ldrb r4, [r5, #23] │ │ │ │ + @ instruction: 0xf6780057 │ │ │ │ + ldrb r4, [r6, #23] │ │ │ │ lsls r5, r2, #1 │ │ │ │ - ldrb r6, [r1, #22] │ │ │ │ + ldrb r6, [r2, #22] │ │ │ │ lsls r5, r2, #1 │ │ │ │ - ldr r6, [r0, #108] @ 0x6c │ │ │ │ + ldr r6, [r1, #108] @ 0x6c │ │ │ │ lsls r5, r2, #1 │ │ │ │ - @ instruction: 0xf5fa0057 │ │ │ │ - ldrb r2, [r7, #21] │ │ │ │ + addw r0, r2, #2135 @ 0x857 │ │ │ │ + ldrb r2, [r0, #22] │ │ │ │ lsls r5, r2, #1 │ │ │ │ - ldrb r2, [r5, #21] │ │ │ │ + ldrb r2, [r6, #21] │ │ │ │ lsls r5, r2, #1 │ │ │ │ - ldr r6, [r5, #100] @ 0x64 │ │ │ │ + ldr r6, [r6, #100] @ 0x64 │ │ │ │ lsls r5, r2, #1 │ │ │ │ - sub.w r0, r8, #14090240 @ 0xd70000 │ │ │ │ - ldrb r0, [r4, #20] │ │ │ │ + subs.w r0, r0, #14090240 @ 0xd70000 │ │ │ │ + ldrb r0, [r5, #20] │ │ │ │ lsls r5, r2, #1 │ │ │ │ - ldrb r2, [r1, #20] │ │ │ │ + ldrb r2, [r2, #20] │ │ │ │ lsls r5, r2, #1 │ │ │ │ - ldr r0, [r1, #96] @ 0x60 │ │ │ │ + ldr r0, [r2, #96] @ 0x60 │ │ │ │ lsls r5, r2, #1 │ │ │ │ - adc.w r0, lr, #14090240 @ 0xd70000 │ │ │ │ - ldrh r2, [r4, #42] @ 0x2a │ │ │ │ + adcs.w r0, r6, #14090240 @ 0xd70000 │ │ │ │ + ldrh r2, [r5, #42] @ 0x2a │ │ │ │ lsls r5, r2, #1 │ │ │ │ - ldr r2, [r3, #88] @ 0x58 │ │ │ │ + ldr r2, [r4, #88] @ 0x58 │ │ │ │ lsls r5, r2, #1 │ │ │ │ - @ instruction: 0xf4d60057 │ │ │ │ - ldrb r0, [r2, #17] │ │ │ │ + @ instruction: 0xf4de0057 │ │ │ │ + ldrb r0, [r3, #17] │ │ │ │ lsls r5, r2, #1 │ │ │ │ - ldrb r4, [r7, #16] │ │ │ │ + ldrb r4, [r0, #17] │ │ │ │ lsls r5, r2, #1 │ │ │ │ - ldr r4, [r7, #80] @ 0x50 │ │ │ │ + ldr r4, [r0, #84] @ 0x54 │ │ │ │ lsls r5, r2, #1 │ │ │ │ - eor.w r0, sl, #14090240 @ 0xd70000 │ │ │ │ - ldrh r2, [r1, #36] @ 0x24 │ │ │ │ + eors.w r0, r2, #14090240 @ 0xd70000 │ │ │ │ + ldrh r2, [r2, #36] @ 0x24 │ │ │ │ lsls r5, r2, #1 │ │ │ │ - ldr r2, [r0, #76] @ 0x4c │ │ │ │ + ldr r2, [r1, #76] @ 0x4c │ │ │ │ lsls r5, r2, #1 │ │ │ │ - @ instruction: 0xf3f80057 │ │ │ │ - ldrb r4, [r0, #14] │ │ │ │ + and.w r0, r0, #14090240 @ 0xd70000 │ │ │ │ + ldrb r4, [r1, #14] │ │ │ │ lsls r5, r2, #1 │ │ │ │ - ldr r0, [r0, #72] @ 0x48 │ │ │ │ + ldr r0, [r1, #72] @ 0x48 │ │ │ │ lsls r5, r2, #1 │ │ │ │ - ldr r6, [r3, #68] @ 0x44 │ │ │ │ + ldr r6, [r4, #68] @ 0x44 │ │ │ │ lsls r5, r2, #1 │ │ │ │ - @ instruction: 0xf39a0057 │ │ │ │ - ldrb r0, [r2, #12] │ │ │ │ + usat r0, #23, r2, asr #1 │ │ │ │ + ldrb r0, [r3, #12] │ │ │ │ lsls r5, r2, #1 │ │ │ │ - ldrb r6, [r7, #11] │ │ │ │ + ldrb r6, [r0, #12] │ │ │ │ lsls r5, r2, #1 │ │ │ │ - ldr r6, [r7, #60] @ 0x3c │ │ │ │ + ldr r6, [r0, #64] @ 0x40 │ │ │ │ lsls r5, r2, #1 │ │ │ │ - ldr r0, [r4, #60] @ 0x3c │ │ │ │ + ldr r0, [r5, #60] @ 0x3c │ │ │ │ lsls r5, r2, #1 │ │ │ │ - @ instruction: 0xf3160057 │ │ │ │ - ldrb r2, [r4, #10] │ │ │ │ + @ instruction: 0xf31e0057 │ │ │ │ + ldrb r2, [r5, #10] │ │ │ │ lsls r5, r2, #1 │ │ │ │ - ldr r6, [r3, #56] @ 0x38 │ │ │ │ + ldr r6, [r4, #56] @ 0x38 │ │ │ │ lsls r5, r2, #1 │ │ │ │ ldr r1, [pc, #128] @ (2b4634 >::_M_default_append(unsigned int)@@Base+0x31a70>) │ │ │ │ movs r2, #4 │ │ │ │ mov r0, r6 │ │ │ │ vmov.f64 d8, #96 @ 0x3f000000 0.5 │ │ │ │ add r1, pc │ │ │ │ blx 11f38 >& std::__ostream_insert >(std::basic_ostream >&, char const*, int)@plt+0x4> │ │ │ │ @@ -728759,22 +728759,22 @@ │ │ │ │ blx 1189c (long)@plt> │ │ │ │ ldr r1, [pc, #28] @ (2b4644 >::_M_default_append(unsigned int)@@Base+0x31a80>) │ │ │ │ movs r2, #3 │ │ │ │ add r1, pc │ │ │ │ blx 11f38 >& std::__ostream_insert >(std::basic_ostream >&, char const*, int)@plt+0x4> │ │ │ │ b.n 2b3f18 >::_M_default_append(unsigned int)@@Base+0x31354> │ │ │ │ nop │ │ │ │ - ldr r6, [r2, #24] │ │ │ │ + ldr r6, [r3, #24] │ │ │ │ lsls r5, r2, #1 │ │ │ │ - @ instruction: 0xf0d20057 │ │ │ │ - ldrb r0, [r1, #1] │ │ │ │ + @ instruction: 0xf0da0057 │ │ │ │ + ldrb r0, [r2, #1] │ │ │ │ lsls r5, r2, #1 │ │ │ │ - ldrb r6, [r6, #0] │ │ │ │ + ldrb r6, [r7, #0] │ │ │ │ lsls r5, r2, #1 │ │ │ │ - ldr r6, [r6, #16] │ │ │ │ + ldr r6, [r7, #16] │ │ │ │ lsls r5, r2, #1 │ │ │ │ stmdb sp!, {r4, r5, r6, r7, r8, r9, sl, fp, lr} │ │ │ │ mov.w ip, #4096 @ 0x1000 │ │ │ │ vpush {d8-d12} │ │ │ │ sub.w ip, sp, ip │ │ │ │ str.w r0, [ip, #3968] @ 0xf80 │ │ │ │ sub sp, #52 @ 0x34 │ │ │ │ @@ -729506,92 +729506,92 @@ │ │ │ │ add r1, pc │ │ │ │ blx 11f38 >& std::__ostream_insert >(std::basic_ostream >&, char const*, int)@plt+0x4> │ │ │ │ b.n 2b4de0 >::_M_default_append(unsigned int)@@Base+0x3221c> │ │ │ │ vldr d5, [pc, #4] @ 2b4ed0 >::_M_default_append(unsigned int)@@Base+0x3230c> │ │ │ │ b.n 2b498a >::_M_default_append(unsigned int)@@Base+0x31dc6> │ │ │ │ nop │ │ │ │ ... │ │ │ │ - strb r4, [r2, #25] │ │ │ │ + strb r4, [r3, #25] │ │ │ │ lsls r5, r2, #1 │ │ │ │ - vshr.s32 q0, , #28 │ │ │ │ - lsls r0, r7, #23 │ │ │ │ + vshr.s32 q0, , #20 │ │ │ │ + lsls r0, r0, #24 │ │ │ │ lsls r3, r2, #1 │ │ │ │ - vqadd.s64 q0, q6, │ │ │ │ - lsls r0, r6, #21 │ │ │ │ + vqadd.s8 q8, q2, │ │ │ │ + lsls r0, r7, #21 │ │ │ │ lsls r3, r2, #1 │ │ │ │ - lsrs r4, r1, #23 │ │ │ │ + lsrs r4, r2, #23 │ │ │ │ lsls r6, r2, #1 │ │ │ │ - strb r4, [r2, #21] │ │ │ │ + strb r4, [r3, #21] │ │ │ │ lsls r5, r2, #1 │ │ │ │ - strb r0, [r3, #20] │ │ │ │ + strb r0, [r4, #20] │ │ │ │ lsls r5, r2, #1 │ │ │ │ - mrc 0, 4, r0, cr2, cr7, {2} │ │ │ │ - lsls r0, r5, #19 │ │ │ │ + mrc 0, 4, r0, cr10, cr7, {2} │ │ │ │ + lsls r0, r6, #19 │ │ │ │ lsls r3, r2, #1 │ │ │ │ - mcr 0, 1, r0, cr12, cr7, {2} │ │ │ │ - lsls r2, r5, #17 │ │ │ │ + mrc 0, 1, r0, cr4, cr7, {2} │ │ │ │ + lsls r2, r6, #17 │ │ │ │ lsls r3, r2, #1 │ │ │ │ - lsrs r6, r0, #19 │ │ │ │ + lsrs r6, r1, #19 │ │ │ │ lsls r6, r2, #1 │ │ │ │ - strb r0, [r2, #17] │ │ │ │ + strb r0, [r3, #17] │ │ │ │ lsls r5, r2, #1 │ │ │ │ - strb r4, [r5, #17] │ │ │ │ + strb r4, [r6, #17] │ │ │ │ lsls r5, r2, #1 │ │ │ │ - stcl 0, cr0, [r6], #348 @ 0x15c │ │ │ │ - movs r0, #222 @ 0xde │ │ │ │ + stcl 0, cr0, [lr], #348 @ 0x15c │ │ │ │ + movs r0, #230 @ 0xe6 │ │ │ │ lsls r6, r2, #1 │ │ │ │ - ldrb r0, [r6, #27] │ │ │ │ + ldrb r0, [r7, #27] │ │ │ │ lsls r6, r2, #1 │ │ │ │ - strb r6, [r3, #7] │ │ │ │ + strb r6, [r4, #7] │ │ │ │ lsls r5, r2, #1 │ │ │ │ - strb r6, [r0, #14] │ │ │ │ + strb r6, [r1, #14] │ │ │ │ lsls r5, r2, #1 │ │ │ │ - strb r0, [r3, #8] │ │ │ │ + strb r0, [r4, #8] │ │ │ │ lsls r5, r2, #1 │ │ │ │ - ldrb r0, [r4, #25] │ │ │ │ + ldrb r0, [r5, #25] │ │ │ │ lsls r6, r2, #1 │ │ │ │ - strb r4, [r3, #5] │ │ │ │ + strb r4, [r4, #5] │ │ │ │ lsls r5, r2, #1 │ │ │ │ - strb r0, [r4, #4] │ │ │ │ + strb r0, [r5, #4] │ │ │ │ lsls r5, r2, #1 │ │ │ │ - eor.w r0, r6, r7, lsr #1 │ │ │ │ - strb r6, [r0, #2] │ │ │ │ + eor.w r0, lr, r7, lsr #1 │ │ │ │ + strb r6, [r1, #2] │ │ │ │ lsls r5, r2, #1 │ │ │ │ - strb r2, [r1, #1] │ │ │ │ + strb r2, [r2, #1] │ │ │ │ lsls r5, r2, #1 │ │ │ │ - strb r4, [r6, #9] │ │ │ │ + strb r4, [r7, #9] │ │ │ │ lsls r5, r2, #1 │ │ │ │ - str r6, [r4, #36] @ 0x24 │ │ │ │ + str r6, [r5, #36] @ 0x24 │ │ │ │ lsls r5, r2, #1 │ │ │ │ - @ instruction: 0xe9820057 │ │ │ │ - strb r0, [r7, #3] │ │ │ │ + @ instruction: 0xe98a0057 │ │ │ │ + strb r0, [r0, #4] │ │ │ │ lsls r5, r2, #1 │ │ │ │ - strb r4, [r0, #2] │ │ │ │ + strb r4, [r1, #2] │ │ │ │ lsls r5, r2, #1 │ │ │ │ - strb r6, [r2, #8] │ │ │ │ + strb r6, [r3, #8] │ │ │ │ lsls r5, r2, #1 │ │ │ │ - strh r0, [r2, #12] │ │ │ │ + strh r0, [r3, #12] │ │ │ │ lsls r5, r2, #1 │ │ │ │ - strh r6, [r0, #10] │ │ │ │ + strh r6, [r1, #10] │ │ │ │ lsls r5, r2, #1 │ │ │ │ - ldmia.w sl, {r0, r1, r2, r4, r6} │ │ │ │ - strb r4, [r2, #0] │ │ │ │ + stmia.w r2!, {r0, r1, r2, r4, r6} │ │ │ │ + strb r4, [r3, #0] │ │ │ │ lsls r5, r2, #1 │ │ │ │ - ldr r4, [r4, #120] @ 0x78 │ │ │ │ + ldr r4, [r5, #120] @ 0x78 │ │ │ │ lsls r5, r2, #1 │ │ │ │ - strb r4, [r5, #4] │ │ │ │ + strb r4, [r6, #4] │ │ │ │ lsls r5, r2, #1 │ │ │ │ - strh r0, [r7, #4] │ │ │ │ + strh r0, [r0, #6] │ │ │ │ lsls r5, r2, #1 │ │ │ │ - @ instruction: 0xe8280057 │ │ │ │ - ldr r0, [r4, #120] @ 0x78 │ │ │ │ + @ instruction: 0xe8300057 │ │ │ │ + ldr r0, [r5, #120] @ 0x78 │ │ │ │ lsls r5, r2, #1 │ │ │ │ - ldr r0, [r6, #112] @ 0x70 │ │ │ │ + ldr r0, [r7, #112] @ 0x70 │ │ │ │ lsls r5, r2, #1 │ │ │ │ - strb r0, [r7, #2] │ │ │ │ + strb r0, [r0, #3] │ │ │ │ lsls r5, r2, #1 │ │ │ │ stmdb sp!, {r4, r5, r6, r7, r8, r9, sl, fp, lr} │ │ │ │ mov.w ip, #4096 @ 0x1000 │ │ │ │ vpush {d8-d12} │ │ │ │ sub.w ip, sp, ip │ │ │ │ str.w r0, [ip, #3920] @ 0xf50 │ │ │ │ mov fp, r2 │ │ │ │ @@ -730286,121 +730286,121 @@ │ │ │ │ b.n 2b58e6 >::_M_default_append(unsigned int)@@Base+0x32d22> │ │ │ │ nop │ │ │ │ ... │ │ │ │ ldr r2, [sp, #400] @ 0x190 │ │ │ │ lsls r6, r3, #1 │ │ │ │ asrs r0, r7, #6 │ │ │ │ movs r0, r0 │ │ │ │ - ldrsh r4, [r0, r3] │ │ │ │ + ldrsh r4, [r1, r3] │ │ │ │ lsls r5, r2, #1 │ │ │ │ - b.n 2b53a4 >::_M_default_append(unsigned int)@@Base+0x327e0> │ │ │ │ + b.n 2b53b4 >::_M_default_append(unsigned int)@@Base+0x327f0> │ │ │ │ lsls r7, r2, #1 │ │ │ │ - ldr r4, [r7, #64] @ 0x40 │ │ │ │ + ldr r4, [r0, #68] @ 0x44 │ │ │ │ lsls r5, r2, #1 │ │ │ │ - b.n 2b5360 >::_M_default_append(unsigned int)@@Base+0x3279c> │ │ │ │ + b.n 2b5370 >::_M_default_append(unsigned int)@@Base+0x327ac> │ │ │ │ lsls r7, r2, #1 │ │ │ │ - ldr r2, [r2, #80] @ 0x50 │ │ │ │ + ldr r2, [r3, #80] @ 0x50 │ │ │ │ lsls r5, r2, #1 │ │ │ │ - ldr r2, [r2, #64] @ 0x40 │ │ │ │ + ldr r2, [r3, #64] @ 0x40 │ │ │ │ lsls r5, r2, #1 │ │ │ │ - ldrsh r2, [r7, r0] │ │ │ │ + ldrsh r2, [r0, r1] │ │ │ │ lsls r5, r2, #1 │ │ │ │ - b.n 2b52a8 >::_M_default_append(unsigned int)@@Base+0x326e4> │ │ │ │ + b.n 2b52b8 >::_M_default_append(unsigned int)@@Base+0x326f4> │ │ │ │ lsls r7, r2, #1 │ │ │ │ - b.n 2b527c >::_M_default_append(unsigned int)@@Base+0x326b8> │ │ │ │ + b.n 2b528c >::_M_default_append(unsigned int)@@Base+0x326c8> │ │ │ │ lsls r7, r2, #1 │ │ │ │ - ldr r6, [r4, #72] @ 0x48 │ │ │ │ + ldr r6, [r5, #72] @ 0x48 │ │ │ │ lsls r5, r2, #1 │ │ │ │ - ldr r6, [r4, #56] @ 0x38 │ │ │ │ + ldr r6, [r5, #56] @ 0x38 │ │ │ │ lsls r5, r2, #1 │ │ │ │ - ldr r6, [r3, #28] │ │ │ │ + ldr r6, [r4, #28] │ │ │ │ lsls r5, r2, #1 │ │ │ │ - ldr r2, [r4, #52] @ 0x34 │ │ │ │ + ldr r2, [r5, #52] @ 0x34 │ │ │ │ lsls r5, r2, #1 │ │ │ │ - ldr r0, [r4, #48] @ 0x30 │ │ │ │ + ldr r0, [r5, #48] @ 0x30 │ │ │ │ lsls r5, r2, #1 │ │ │ │ - ldrb r6, [r7, #16] │ │ │ │ + ldrb r6, [r0, #17] │ │ │ │ lsls r5, r2, #1 │ │ │ │ - ldrb r4, [r0, r1] │ │ │ │ + ldrb r4, [r1, r1] │ │ │ │ lsls r5, r2, #1 │ │ │ │ - b.n 2b5ef4 >::_M_default_append(unsigned int)@@Base+0x33330> │ │ │ │ + b.n 2b5f04 >::_M_default_append(unsigned int)@@Base+0x33340> │ │ │ │ lsls r7, r2, #1 │ │ │ │ - b.n 2b5eb0 >::_M_default_append(unsigned int)@@Base+0x332ec> │ │ │ │ + b.n 2b5ec0 >::_M_default_append(unsigned int)@@Base+0x332fc> │ │ │ │ lsls r7, r2, #1 │ │ │ │ - ldrb r0, [r3, #15] │ │ │ │ + ldrb r0, [r4, #15] │ │ │ │ lsls r5, r2, #1 │ │ │ │ - strb r0, [r7, #23] │ │ │ │ + strb r0, [r0, #24] │ │ │ │ lsls r6, r2, #1 │ │ │ │ - ldr r2, [r5, #12] │ │ │ │ + ldr r2, [r6, #12] │ │ │ │ lsls r5, r2, #1 │ │ │ │ - ldr r6, [r5, #36] @ 0x24 │ │ │ │ + ldr r6, [r6, #36] @ 0x24 │ │ │ │ lsls r5, r2, #1 │ │ │ │ - ldr r4, [r3, #36] @ 0x24 │ │ │ │ + ldr r4, [r4, #36] @ 0x24 │ │ │ │ lsls r5, r2, #1 │ │ │ │ - ldrb r2, [r1, #13] │ │ │ │ + ldrb r2, [r2, #13] │ │ │ │ lsls r5, r2, #1 │ │ │ │ - ldrh r0, [r2, r5] │ │ │ │ + ldrh r0, [r3, r5] │ │ │ │ lsls r5, r2, #1 │ │ │ │ - b.n 2b5d30 >::_M_default_append(unsigned int)@@Base+0x3316c> │ │ │ │ + b.n 2b5d40 >::_M_default_append(unsigned int)@@Base+0x3317c> │ │ │ │ lsls r7, r2, #1 │ │ │ │ - b.n 2b5cf0 >::_M_default_append(unsigned int)@@Base+0x3312c> │ │ │ │ + b.n 2b5d00 >::_M_default_append(unsigned int)@@Base+0x3313c> │ │ │ │ lsls r7, r2, #1 │ │ │ │ - ldrb r0, [r5, #11] │ │ │ │ + ldrb r0, [r6, #11] │ │ │ │ lsls r5, r2, #1 │ │ │ │ - strb r2, [r1, #20] │ │ │ │ + strb r2, [r2, #20] │ │ │ │ lsls r6, r2, #1 │ │ │ │ - str r4, [r2, #120] @ 0x78 │ │ │ │ + str r4, [r3, #120] @ 0x78 │ │ │ │ lsls r5, r2, #1 │ │ │ │ - ldr r0, [r2, #8] │ │ │ │ + ldr r0, [r3, #8] │ │ │ │ lsls r5, r2, #1 │ │ │ │ - ldrh r4, [r0, r1] │ │ │ │ + ldrh r4, [r1, r1] │ │ │ │ lsls r5, r2, #1 │ │ │ │ - ldrb r6, [r6, #8] │ │ │ │ + ldrb r6, [r7, #8] │ │ │ │ lsls r5, r2, #1 │ │ │ │ - str r2, [r0, #116] @ 0x74 │ │ │ │ + str r2, [r1, #116] @ 0x74 │ │ │ │ lsls r5, r2, #1 │ │ │ │ - ldr r6, [r7, #0] │ │ │ │ + ldr r6, [r0, #4] │ │ │ │ lsls r5, r2, #1 │ │ │ │ - ldr r2, [r6, r7] │ │ │ │ + ldr r2, [r7, r7] │ │ │ │ lsls r5, r2, #1 │ │ │ │ - ldrb r2, [r3, #7] │ │ │ │ + ldrb r2, [r4, #7] │ │ │ │ lsls r5, r2, #1 │ │ │ │ str r4, [sp, #440] @ 0x1b8 │ │ │ │ lsls r6, r3, #1 │ │ │ │ - ldr r0, [r6, r4] │ │ │ │ + ldr r0, [r7, r4] │ │ │ │ lsls r5, r2, #1 │ │ │ │ - b.n 2b5918 >::_M_default_append(unsigned int)@@Base+0x32d54> │ │ │ │ + b.n 2b5928 >::_M_default_append(unsigned int)@@Base+0x32d64> │ │ │ │ lsls r7, r2, #1 │ │ │ │ - str r4, [r5, #104] @ 0x68 │ │ │ │ + str r4, [r6, #104] @ 0x68 │ │ │ │ lsls r5, r2, #1 │ │ │ │ - b.n 2b58dc >::_M_default_append(unsigned int)@@Base+0x32d18> │ │ │ │ + b.n 2b58ec >::_M_default_append(unsigned int)@@Base+0x32d28> │ │ │ │ lsls r7, r2, #1 │ │ │ │ - str r2, [r7, #116] @ 0x74 │ │ │ │ + str r2, [r0, #120] @ 0x78 │ │ │ │ lsls r5, r2, #1 │ │ │ │ - str r4, [r7, #100] @ 0x64 │ │ │ │ + str r4, [r0, #104] @ 0x68 │ │ │ │ lsls r5, r2, #1 │ │ │ │ - ldr r6, [r4, r2] │ │ │ │ + ldr r6, [r5, r2] │ │ │ │ lsls r5, r2, #1 │ │ │ │ - svc 218 @ 0xda │ │ │ │ + svc 226 @ 0xe2 │ │ │ │ lsls r7, r2, #1 │ │ │ │ - svc 196 @ 0xc4 │ │ │ │ + svc 204 @ 0xcc │ │ │ │ lsls r7, r2, #1 │ │ │ │ - str r2, [r3, #112] @ 0x70 │ │ │ │ + str r2, [r4, #112] @ 0x70 │ │ │ │ lsls r5, r2, #1 │ │ │ │ - str r4, [r3, #96] @ 0x60 │ │ │ │ + str r4, [r4, #96] @ 0x60 │ │ │ │ lsls r5, r2, #1 │ │ │ │ - str r4, [r0, #112] @ 0x70 │ │ │ │ + str r4, [r1, #112] @ 0x70 │ │ │ │ lsls r5, r2, #1 │ │ │ │ - svc 92 @ 0x5c │ │ │ │ + svc 100 @ 0x64 │ │ │ │ lsls r7, r2, #1 │ │ │ │ - svc 72 @ 0x48 │ │ │ │ + svc 80 @ 0x50 │ │ │ │ lsls r7, r2, #1 │ │ │ │ - svc 18 │ │ │ │ + svc 26 │ │ │ │ lsls r7, r2, #1 │ │ │ │ - svc 8 │ │ │ │ + svc 16 │ │ │ │ lsls r7, r2, #1 │ │ │ │ vmov.f64 d0, #96 @ 0x3f000000 0.5 │ │ │ │ str r3, [sp, #36] @ 0x24 │ │ │ │ vmla.f64 d0, d10, d7 │ │ │ │ blx 11fd8 │ │ │ │ vcvt.s32.f64 s15, d0 │ │ │ │ ldr r0, [sp, #16] │ │ │ │ @@ -730847,95 +730847,95 @@ │ │ │ │ eors r2, r3 │ │ │ │ mov.w r3, #0 │ │ │ │ beq.n 2b5d82 >::_M_default_append(unsigned int)@@Base+0x331be> │ │ │ │ blx 1172c <__stack_chk_fail@plt> │ │ │ │ blx 122c4 <__cxa_end_cleanup@plt> │ │ │ │ nop │ │ │ │ ... │ │ │ │ - asrs r4, r2, #8 │ │ │ │ + asrs r4, r3, #8 │ │ │ │ lsls r6, r2, #1 │ │ │ │ - str r6, [r7, #92] @ 0x5c │ │ │ │ + str r6, [r0, #96] @ 0x60 │ │ │ │ lsls r5, r2, #1 │ │ │ │ - strb r4, [r4, r7] │ │ │ │ + strb r4, [r5, r7] │ │ │ │ lsls r5, r2, #1 │ │ │ │ - ble.n 2b5db8 >::_M_default_append(unsigned int)@@Base+0x331f4> │ │ │ │ + ble.n 2b5dc8 >::_M_default_append(unsigned int)@@Base+0x33204> │ │ │ │ lsls r7, r2, #1 │ │ │ │ - str r0, [r0, #72] @ 0x48 │ │ │ │ + str r0, [r1, #72] @ 0x48 │ │ │ │ lsls r5, r2, #1 │ │ │ │ - str r0, [r2, #64] @ 0x40 │ │ │ │ + str r0, [r3, #64] @ 0x40 │ │ │ │ lsls r5, r2, #1 │ │ │ │ - str r6, [r1, #88] @ 0x58 │ │ │ │ + str r6, [r2, #88] @ 0x58 │ │ │ │ lsls r5, r2, #1 │ │ │ │ - str r2, [r1, #88] @ 0x58 │ │ │ │ + str r2, [r2, #88] @ 0x58 │ │ │ │ lsls r5, r2, #1 │ │ │ │ - strb r4, [r1, r5] │ │ │ │ + strb r4, [r2, r5] │ │ │ │ lsls r5, r2, #1 │ │ │ │ - bgt.n 2b5ea4 >::_M_default_append(unsigned int)@@Base+0x332e0> │ │ │ │ + bgt.n 2b5eb4 >::_M_default_append(unsigned int)@@Base+0x332f0> │ │ │ │ lsls r7, r2, #1 │ │ │ │ - str r2, [r7, #60] @ 0x3c │ │ │ │ + str r2, [r0, #64] @ 0x40 │ │ │ │ lsls r5, r2, #1 │ │ │ │ - str r2, [r1, #56] @ 0x38 │ │ │ │ + str r2, [r2, #56] @ 0x38 │ │ │ │ lsls r5, r2, #1 │ │ │ │ - str r4, [r3, #80] @ 0x50 │ │ │ │ + str r4, [r4, #80] @ 0x50 │ │ │ │ lsls r5, r2, #1 │ │ │ │ - str r4, [r6, #80] @ 0x50 │ │ │ │ + str r4, [r7, #80] @ 0x50 │ │ │ │ lsls r5, r2, #1 │ │ │ │ - ldr r2, [r0, #112] @ 0x70 │ │ │ │ + ldr r2, [r1, #112] @ 0x70 │ │ │ │ lsls r6, r2, #1 │ │ │ │ - str r0, [r4, #56] @ 0x38 │ │ │ │ + str r0, [r5, #56] @ 0x38 │ │ │ │ lsls r5, r2, #1 │ │ │ │ - str r0, [r2, #56] @ 0x38 │ │ │ │ + str r0, [r3, #56] @ 0x38 │ │ │ │ lsls r5, r2, #1 │ │ │ │ - str r6, [r7, #52] @ 0x34 │ │ │ │ + str r6, [r0, #56] @ 0x38 │ │ │ │ lsls r5, r2, #1 │ │ │ │ - str r6, [r7, #48] @ 0x30 │ │ │ │ + str r6, [r0, #52] @ 0x34 │ │ │ │ lsls r5, r2, #1 │ │ │ │ - str r0, [r1, #32] │ │ │ │ + str r0, [r2, #32] │ │ │ │ lsls r5, r2, #1 │ │ │ │ - str r2, [r6, #20] │ │ │ │ + str r2, [r7, #20] │ │ │ │ lsls r5, r2, #1 │ │ │ │ - ldr r0, [r4, #100] @ 0x64 │ │ │ │ + ldr r0, [r5, #100] @ 0x64 │ │ │ │ lsls r6, r2, #1 │ │ │ │ - str r6, [r5, #16] │ │ │ │ + str r6, [r6, #16] │ │ │ │ lsls r5, r2, #1 │ │ │ │ - ldr r4, [r3, #96] @ 0x60 │ │ │ │ + ldr r4, [r4, #96] @ 0x60 │ │ │ │ lsls r6, r2, #1 │ │ │ │ - str r2, [r5, #8] │ │ │ │ + str r2, [r6, #8] │ │ │ │ lsls r5, r2, #1 │ │ │ │ - str r6, [r4, #24] │ │ │ │ + str r6, [r5, #24] │ │ │ │ lsls r5, r2, #1 │ │ │ │ - strh r2, [r3, r5] │ │ │ │ + strh r2, [r4, r5] │ │ │ │ lsls r5, r2, #1 │ │ │ │ - strb r4, [r1, #13] │ │ │ │ + strb r4, [r2, #13] │ │ │ │ lsls r5, r2, #1 │ │ │ │ - str r2, [r3, #4] │ │ │ │ + str r2, [r4, #4] │ │ │ │ lsls r5, r2, #1 │ │ │ │ - str r6, [r2, #20] │ │ │ │ + str r6, [r3, #20] │ │ │ │ lsls r5, r2, #1 │ │ │ │ - strh r2, [r1, r4] │ │ │ │ + strh r2, [r2, r4] │ │ │ │ lsls r5, r2, #1 │ │ │ │ - strb r2, [r6, #11] │ │ │ │ + strb r2, [r7, #11] │ │ │ │ lsls r5, r2, #1 │ │ │ │ - str r4, [r0, #8] │ │ │ │ + str r4, [r1, #8] │ │ │ │ lsls r5, r2, #1 │ │ │ │ - bge.n 2b5e28 >::_M_default_append(unsigned int)@@Base+0x33264> │ │ │ │ + bge.n 2b5e38 >::_M_default_append(unsigned int)@@Base+0x33274> │ │ │ │ lsls r7, r2, #1 │ │ │ │ - str r4, [r1, #24] │ │ │ │ + str r4, [r2, #24] │ │ │ │ lsls r5, r2, #1 │ │ │ │ - str r4, [r3, #16] │ │ │ │ + str r4, [r4, #16] │ │ │ │ lsls r5, r2, #1 │ │ │ │ - str r0, [r6, #40] @ 0x28 │ │ │ │ + str r0, [r7, #40] @ 0x28 │ │ │ │ lsls r5, r2, #1 │ │ │ │ - bls.n 2b5da0 >::_M_default_append(unsigned int)@@Base+0x331dc> │ │ │ │ + bls.n 2b5db0 >::_M_default_append(unsigned int)@@Base+0x331ec> │ │ │ │ lsls r7, r2, #1 │ │ │ │ - str r0, [r6, #16] │ │ │ │ + str r0, [r7, #16] │ │ │ │ lsls r5, r2, #1 │ │ │ │ - str r0, [r0, #12] │ │ │ │ + str r0, [r1, #12] │ │ │ │ lsls r5, r2, #1 │ │ │ │ - str r0, [r0, #36] @ 0x24 │ │ │ │ + str r0, [r1, #36] @ 0x24 │ │ │ │ lsls r5, r2, #1 │ │ │ │ ldrh r6, [r3, #36] @ 0x24 │ │ │ │ lsls r6, r3, #1 │ │ │ │ asrs r0, r7, #6 │ │ │ │ movs r0, r0 │ │ │ │ ldr.w ip, [r0] │ │ │ │ push {lr} │ │ │ │ @@ -731059,15 +731059,15 @@ │ │ │ │ mov r4, r7 │ │ │ │ b.n 2b5f74 >::_M_default_append(unsigned int)@@Base+0x333b0> │ │ │ │ ldr r0, [pc, #16] @ (2b5fa8 >::_M_default_append(unsigned int)@@Base+0x333e4>) │ │ │ │ add r0, pc │ │ │ │ blx 11c0c │ │ │ │ nop │ │ │ │ ... │ │ │ │ - add ip, r2 │ │ │ │ + add ip, r3 │ │ │ │ lsls r5, r2, #1 │ │ │ │ movs r0, r0 │ │ │ │ movs r0, r0 │ │ │ │ stmdb sp!, {r4, r5, r6, r7, r8, r9, sl, lr} │ │ │ │ mov.w ip, #4096 @ 0x1000 │ │ │ │ sub.w ip, sp, ip │ │ │ │ str.w r0, [ip, #4056] @ 0xfd8 │ │ │ │ @@ -731141,15 +731141,15 @@ │ │ │ │ mov r4, r7 │ │ │ │ b.n 2b605c >::_M_default_append(unsigned int)@@Base+0x33498> │ │ │ │ ldr r0, [pc, #16] @ (2b6090 >::_M_default_append(unsigned int)@@Base+0x334cc>) │ │ │ │ add r0, pc │ │ │ │ blx 11c0c │ │ │ │ nop │ │ │ │ ... │ │ │ │ - bics r4, r5 │ │ │ │ + bics r4, r6 │ │ │ │ lsls r5, r2, #1 │ │ │ │ stmdb sp!, {r4, r5, r6, r7, r8, r9, sl, lr} │ │ │ │ mov.w ip, #4096 @ 0x1000 │ │ │ │ sub.w ip, sp, ip │ │ │ │ str.w r0, [ip, #4048] @ 0xfd0 │ │ │ │ ldrd r4, r6, [r0, #4] │ │ │ │ sub sp, #16 │ │ │ │ @@ -731283,15 +731283,15 @@ │ │ │ │ b.n 2b6154 >::_M_default_append(unsigned int)@@Base+0x33590> │ │ │ │ mov ip, r7 │ │ │ │ b.n 2b61de >::_M_default_append(unsigned int)@@Base+0x3361a> │ │ │ │ ldr r0, [pc, #8] @ (2b6210 >::_M_default_append(unsigned int)@@Base+0x3364c>) │ │ │ │ add r0, pc │ │ │ │ blx 11c0c │ │ │ │ nop │ │ │ │ - tst r4, r4 │ │ │ │ + tst r4, r5 │ │ │ │ lsls r5, r2, #1 │ │ │ │ stmdb sp!, {r4, r5, r6, r7, r8, r9, sl, lr} │ │ │ │ mov.w ip, #4096 @ 0x1000 │ │ │ │ sub.w ip, sp, ip │ │ │ │ str.w r0, [ip, #4064] @ 0xfe0 │ │ │ │ cmp.w r1, #134217728 @ 0x8000000 │ │ │ │ bcs.n 2b6280 >::_M_default_append(unsigned int)@@Base+0x336bc> │ │ │ │ @@ -731325,15 +731325,15 @@ │ │ │ │ add r2, r8 │ │ │ │ str r3, [r5, #8] │ │ │ │ strd r8, r2, [r5] │ │ │ │ ldmia.w sp!, {r4, r5, r6, r7, r8, r9, sl, pc} │ │ │ │ ldr r0, [pc, #4] @ (2b6288 >::_M_default_append(unsigned int)@@Base+0x336c4>) │ │ │ │ add r0, pc │ │ │ │ blx 11c0c │ │ │ │ - sbcs r2, r3 │ │ │ │ + sbcs r2, r4 │ │ │ │ lsls r5, r2, #1 │ │ │ │ stmdb sp!, {r4, r5, r6, r7, r8, r9, sl, fp, lr} │ │ │ │ mov r4, r0 │ │ │ │ ldr r5, [r0, #0] │ │ │ │ ldrd r1, r6, [r0, #24] │ │ │ │ sub sp, #12 │ │ │ │ cmp r1, r6 │ │ │ │ @@ -731563,15 +731563,15 @@ │ │ │ │ b.n 2b6460 >::_M_default_append(unsigned int)@@Base+0x3389c> │ │ │ │ mov ip, r7 │ │ │ │ b.n 2b64ea >::_M_default_append(unsigned int)@@Base+0x33926> │ │ │ │ ldr r0, [pc, #8] @ (2b651c >::_M_default_append(unsigned int)@@Base+0x33958>) │ │ │ │ add r0, pc │ │ │ │ blx 11c0c │ │ │ │ nop │ │ │ │ - subs r7, #24 │ │ │ │ + subs r7, #32 │ │ │ │ lsls r5, r2, #1 │ │ │ │ stmdb sp!, {r4, r5, r6, r7, r8, r9, sl, lr} │ │ │ │ mov.w ip, #4096 @ 0x1000 │ │ │ │ sub.w ip, sp, ip │ │ │ │ str.w r0, [ip, #4048] @ 0xfd0 │ │ │ │ ldrd r4, r6, [r0, #4] │ │ │ │ sub sp, #16 │ │ │ │ @@ -731705,15 +731705,15 @@ │ │ │ │ b.n 2b65e0 >::_M_default_append(unsigned int)@@Base+0x33a1c> │ │ │ │ mov ip, r7 │ │ │ │ b.n 2b666a >::_M_default_append(unsigned int)@@Base+0x33aa6> │ │ │ │ ldr r0, [pc, #8] @ (2b669c >::_M_default_append(unsigned int)@@Base+0x33ad8>) │ │ │ │ add r0, pc │ │ │ │ blx 11c0c │ │ │ │ nop │ │ │ │ - subs r5, #152 @ 0x98 │ │ │ │ + subs r5, #160 @ 0xa0 │ │ │ │ lsls r5, r2, #1 │ │ │ │ stmdb sp!, {r4, r5, r6, r7, r8, r9, sl, fp, lr} │ │ │ │ mov.w ip, #4096 @ 0x1000 │ │ │ │ vpush {d8-d10} │ │ │ │ sub.w ip, sp, ip │ │ │ │ str.w r0, [ip, #3984] @ 0xf90 │ │ │ │ sub sp, #52 @ 0x34 │ │ │ │ @@ -732159,15 +732159,15 @@ │ │ │ │ ldmia.w sp!, {r4, r5, r6, r7, r8, r9, sl, pc} │ │ │ │ mov r4, r6 │ │ │ │ b.n 2b6be4 >::_M_default_append(unsigned int)@@Base+0x34020> │ │ │ │ ldr r0, [pc, #8] @ (2b6c10 >::_M_default_append(unsigned int)@@Base+0x3404c>) │ │ │ │ add r0, pc │ │ │ │ blx 11c0c │ │ │ │ nop │ │ │ │ - subs r0, #36 @ 0x24 │ │ │ │ + subs r0, #44 @ 0x2c │ │ │ │ lsls r5, r2, #1 │ │ │ │ push {r3, r4, r5, lr} │ │ │ │ mov.w ip, #4096 @ 0x1000 │ │ │ │ sub.w ip, sp, ip │ │ │ │ str.w r0, [ip, #4080] @ 0xff0 │ │ │ │ mov r5, r1 │ │ │ │ b.n 2b6c32 >::_M_default_append(unsigned int)@@Base+0x3406e> │ │ │ │ @@ -734870,15 +734870,15 @@ │ │ │ │ add sp, #16 │ │ │ │ ldmia.w sp!, {r4, r5, r6, r7, r8, r9, sl, pc} │ │ │ │ mov r4, r6 │ │ │ │ b.n 2b89a6 >::_M_default_append(unsigned int)@@Base+0x35de2> │ │ │ │ ldr r0, [pc, #4] @ (2b89d0 >::_M_default_append(unsigned int)@@Base+0x35e0c>) │ │ │ │ add r0, pc │ │ │ │ blx 11c0c │ │ │ │ - subs r2, r4, r1 │ │ │ │ + subs r2, r5, r1 │ │ │ │ lsls r5, r2, #1 │ │ │ │ stmdb sp!, {r4, r5, r6, r7, r8, r9, sl, lr} │ │ │ │ mov.w ip, #4096 @ 0x1000 │ │ │ │ sub.w ip, sp, ip │ │ │ │ str.w r0, [ip, #4048] @ 0xfd0 │ │ │ │ ldrd r4, r5, [r0, #4] │ │ │ │ sub sp, #16 │ │ │ │ @@ -734949,15 +734949,15 @@ │ │ │ │ add sp, #16 │ │ │ │ ldmia.w sp!, {r4, r5, r6, r7, r8, r9, sl, pc} │ │ │ │ mov r4, r0 │ │ │ │ b.n 2b8a82 >::_M_default_append(unsigned int)@@Base+0x35ebe> │ │ │ │ ldr r0, [pc, #4] @ (2b8aac >::_M_default_append(unsigned int)@@Base+0x35ee8>) │ │ │ │ add r0, pc │ │ │ │ blx 11c0c │ │ │ │ - adds r6, r0, r6 │ │ │ │ + adds r6, r1, r6 │ │ │ │ lsls r5, r2, #1 │ │ │ │ stmdb sp!, {r4, r5, r6, r7, r8, lr} │ │ │ │ mov.w ip, #4096 @ 0x1000 │ │ │ │ sub.w ip, sp, ip │ │ │ │ str.w r0, [ip, #4064] @ 0xfe0 │ │ │ │ ldrd r7, r2, [r0] │ │ │ │ mov r6, r0 │ │ │ │ @@ -734999,15 +734999,15 @@ │ │ │ │ strd r8, r5, [r6] │ │ │ │ str r4, [r6, #8] │ │ │ │ add sp, #8 │ │ │ │ ldmia.w sp!, {r4, r5, r6, r7, r8, pc} │ │ │ │ ldr r0, [pc, #4] @ (2b8b30 >::_M_default_append(unsigned int)@@Base+0x35f6c>) │ │ │ │ add r0, pc │ │ │ │ blx 11c0c │ │ │ │ - adds r2, r0, r4 │ │ │ │ + adds r2, r1, r4 │ │ │ │ lsls r5, r2, #1 │ │ │ │ movs r0, r0 │ │ │ │ movs r0, r0 │ │ │ │ stmdb sp!, {r4, r5, r6, r7, r8, r9, sl, fp, lr} │ │ │ │ mov.w ip, #4096 @ 0x1000 │ │ │ │ vpush {d8-d10} │ │ │ │ sub.w ip, sp, ip │ │ │ │ @@ -735926,15 +735926,15 @@ │ │ │ │ add sp, #16 │ │ │ │ ldmia.w sp!, {r4, r5, r6, r7, r8, r9, sl, pc} │ │ │ │ mov r4, r6 │ │ │ │ b.n 2b9576 >::_M_default_append(unsigned int)@@Base+0x369b2> │ │ │ │ ldr r0, [pc, #4] @ (2b95a0 >::_M_default_append(unsigned int)@@Base+0x369dc>) │ │ │ │ add r0, pc │ │ │ │ blx 11c0c │ │ │ │ - lsrs r2, r2, #26 │ │ │ │ + lsrs r2, r3, #26 │ │ │ │ lsls r5, r2, #1 │ │ │ │ movs r0, r0 │ │ │ │ movs r0, r0 │ │ │ │ stmdb sp!, {r4, r5, r6, r7, r8, r9, sl, fp, lr} │ │ │ │ mov.w ip, #4096 @ 0x1000 │ │ │ │ vpush {d8-d9} │ │ │ │ sub.w ip, sp, ip │ │ │ │ @@ -736215,15 +736215,15 @@ │ │ │ │ movs r0, r0 │ │ │ │ strh r2, [r6, r2] │ │ │ │ lsls r6, r3, #1 │ │ │ │ str r6, [r7, r5] │ │ │ │ lsls r6, r3, #1 │ │ │ │ str r4, [r4, r5] │ │ │ │ lsls r6, r3, #1 │ │ │ │ - lsrs r2, r6, #13 │ │ │ │ + lsrs r2, r7, #13 │ │ │ │ lsls r5, r2, #1 │ │ │ │ stmdb sp!, {r4, r5, r6, r7, r8, r9, sl, fp, lr} │ │ │ │ mov.w ip, #4096 @ 0x1000 │ │ │ │ vpush {d8} │ │ │ │ sub.w ip, sp, ip │ │ │ │ str.w r0, [ip, #3776] @ 0xec0 │ │ │ │ ldr r4, [pc, #896] @ (2b9c80 >::_M_default_append(unsigned int)@@Base+0x370bc>) │ │ │ │ @@ -736722,19 +736722,19 @@ │ │ │ │ movs r0, r0 │ │ │ │ ldr r4, [pc, #712] @ (2ba0b8 >::_M_default_append(unsigned int)@@Base+0x374f4>) │ │ │ │ lsls r6, r3, #1 │ │ │ │ asrs r0, r7, #6 │ │ │ │ movs r0, r0 │ │ │ │ ldr r4, [pc, #592] @ (2ba048 >::_M_default_append(unsigned int)@@Base+0x37484>) │ │ │ │ lsls r6, r3, #1 │ │ │ │ - asrs r2, r7, #5 │ │ │ │ + asrs r2, r0, #6 │ │ │ │ lsls r5, r2, #1 │ │ │ │ ldr r4, [pc, #360] @ (2b9f68 >::_M_default_append(unsigned int)@@Base+0x373a4>) │ │ │ │ lsls r6, r3, #1 │ │ │ │ - lsls r0, r5, #25 │ │ │ │ + lsls r0, r6, #25 │ │ │ │ lsls r5, r2, #1 │ │ │ │ movs r0, r0 │ │ │ │ movs r0, r0 │ │ │ │ stmdb sp!, {r4, r5, r6, r7, r8, r9, sl, fp, lr} │ │ │ │ mov.w ip, #4096 @ 0x1000 │ │ │ │ vpush {d8} │ │ │ │ sub.w ip, sp, ip │ │ │ │ @@ -737862,15 +737862,15 @@ │ │ │ │ add r0, pc │ │ │ │ blx 11c0c │ │ │ │ nop │ │ │ │ subs r7, #102 @ 0x66 │ │ │ │ lsls r6, r3, #1 │ │ │ │ asrs r0, r7, #6 │ │ │ │ movs r0, r0 │ │ │ │ - vld4.16 {d16-d19}, [ip :64], r4 │ │ │ │ + ldr??.w r0, [r4, r4, lsl #1] │ │ │ │ stmdb sp!, {r4, r5, r6, r7, r8, r9, sl, fp, lr} │ │ │ │ mov.w ip, #4096 @ 0x1000 │ │ │ │ vpush {d8-d10} │ │ │ │ sub.w ip, sp, ip │ │ │ │ str.w r0, [ip, #3984] @ 0xf90 │ │ │ │ sub sp, #52 @ 0x34 │ │ │ │ mov r9, r2 │ │ │ │ @@ -739025,15 +739025,15 @@ │ │ │ │ ldr r0, [pc, #12] @ (2bb8d4 >::_M_default_append(unsigned int)@@Base+0x38d10>) │ │ │ │ add r0, pc │ │ │ │ blx 11c0c │ │ │ │ adds r1, #100 @ 0x64 │ │ │ │ lsls r6, r3, #1 │ │ │ │ asrs r0, r7, #6 │ │ │ │ movs r0, r0 │ │ │ │ - sbc.w r0, r6, r4, lsr #1 │ │ │ │ + sbc.w r0, lr, r4, lsr #1 │ │ │ │ stmdb sp!, {r4, r5, r6, r7, r8, r9, sl, fp, lr} │ │ │ │ mov.w ip, #4096 @ 0x1000 │ │ │ │ vpush {d8-d10} │ │ │ │ sub.w ip, sp, ip │ │ │ │ str.w r0, [ip, #3984] @ 0xf90 │ │ │ │ sub sp, #52 @ 0x34 │ │ │ │ mov r9, r2 │ │ │ │ @@ -739480,15 +739480,15 @@ │ │ │ │ str.w r6, [r8, #8] │ │ │ │ ldmia.w sp!, {r4, r5, r6, r7, r8, r9, sl, pc} │ │ │ │ mov r4, r9 │ │ │ │ b.n 2bbe2e >::_M_default_append(unsigned int)@@Base+0x3926a> │ │ │ │ ldr r0, [pc, #4] @ (2bbe58 >::_M_default_append(unsigned int)@@Base+0x39294>) │ │ │ │ add r0, pc │ │ │ │ blx 11c0c │ │ │ │ - b.n 2bba10 >::_M_default_append(unsigned int)@@Base+0x38e4c> │ │ │ │ + b.n 2bba20 >::_M_default_append(unsigned int)@@Base+0x38e5c> │ │ │ │ lsls r4, r2, #1 │ │ │ │ stmdb sp!, {r4, r5, r6, r7, r8, r9, lr} │ │ │ │ mov.w ip, #4096 @ 0x1000 │ │ │ │ sub.w ip, sp, ip │ │ │ │ str.w r0, [ip, #4056] @ 0xfd8 │ │ │ │ ldrd r7, r4, [r0] │ │ │ │ mov r6, r0 │ │ │ │ @@ -739538,15 +739538,15 @@ │ │ │ │ ldmia.w sp!, {r4, r5, r6, r7, r8, r9, pc} │ │ │ │ mov r5, r9 │ │ │ │ b.n 2bbec8 >::_M_default_append(unsigned int)@@Base+0x39304> │ │ │ │ ldr r0, [pc, #8] @ (2bbef4 >::_M_default_append(unsigned int)@@Base+0x39330>) │ │ │ │ add r0, pc │ │ │ │ blx 11c0c │ │ │ │ nop │ │ │ │ - b.n 2bb978 >::_M_default_append(unsigned int)@@Base+0x38db4> │ │ │ │ + b.n 2bb988 >::_M_default_append(unsigned int)@@Base+0x38dc4> │ │ │ │ lsls r4, r2, #1 │ │ │ │ stmdb sp!, {r4, r5, r6, r7, r8, r9, sl, lr} │ │ │ │ mov.w ip, #4096 @ 0x1000 │ │ │ │ sub.w ip, sp, ip │ │ │ │ str.w r0, [ip, #4056] @ 0xfd8 │ │ │ │ mov r4, r1 │ │ │ │ sub sp, #8 │ │ │ │ @@ -739617,15 +739617,15 @@ │ │ │ │ str r3, [r4, #8] │ │ │ │ add sp, #8 │ │ │ │ ldmia.w sp!, {r4, r5, r6, r7, r8, r9, sl, pc} │ │ │ │ ldr r0, [pc, #8] @ (2bbfc8 >::_M_default_append(unsigned int)@@Base+0x39404>) │ │ │ │ add r0, pc │ │ │ │ blx 11c0c │ │ │ │ nop │ │ │ │ - stc2 0, cr0, [r8], #336 @ 0x150 │ │ │ │ + ldc2 0, cr0, [r0], #336 @ 0x150 │ │ │ │ stmdb sp!, {r4, r5, r6, r7, r8, r9, sl, lr} │ │ │ │ mov.w ip, #4096 @ 0x1000 │ │ │ │ sub.w ip, sp, ip │ │ │ │ str.w r0, [ip, #4048] @ 0xfd0 │ │ │ │ ldrd r4, r5, [r0, #4] │ │ │ │ sub sp, #16 │ │ │ │ cmp r4, r5 │ │ │ │ @@ -739693,15 +739693,15 @@ │ │ │ │ add sp, #16 │ │ │ │ ldmia.w sp!, {r4, r5, r6, r7, r8, r9, sl, pc} │ │ │ │ mov r4, r6 │ │ │ │ b.n 2bc072 >::_M_default_append(unsigned int)@@Base+0x394ae> │ │ │ │ ldr r0, [pc, #4] @ (2bc09c >::_M_default_append(unsigned int)@@Base+0x394d8>) │ │ │ │ add r0, pc │ │ │ │ blx 11c0c │ │ │ │ - b.n 2bc7cc >::_M_default_append(unsigned int)@@Base+0x39c08> │ │ │ │ + b.n 2bc7dc >::_M_default_append(unsigned int)@@Base+0x39c18> │ │ │ │ lsls r4, r2, #1 │ │ │ │ stmdb sp!, {r4, r5, r6, r7, r8, r9, sl, lr} │ │ │ │ mov.w ip, #4096 @ 0x1000 │ │ │ │ sub.w ip, sp, ip │ │ │ │ str.w r0, [ip, #4048] @ 0xfd0 │ │ │ │ ldrd r4, r5, [r0, #4] │ │ │ │ sub sp, #16 │ │ │ │ @@ -739770,15 +739770,15 @@ │ │ │ │ add sp, #16 │ │ │ │ ldmia.w sp!, {r4, r5, r6, r7, r8, r9, sl, pc} │ │ │ │ mov r4, r6 │ │ │ │ b.n 2bc146 >::_M_default_append(unsigned int)@@Base+0x39582> │ │ │ │ ldr r0, [pc, #4] @ (2bc170 >::_M_default_append(unsigned int)@@Base+0x395ac>) │ │ │ │ add r0, pc │ │ │ │ blx 11c0c │ │ │ │ - b.n 2bc6f8 >::_M_default_append(unsigned int)@@Base+0x39b34> │ │ │ │ + b.n 2bc708 >::_M_default_append(unsigned int)@@Base+0x39b44> │ │ │ │ lsls r4, r2, #1 │ │ │ │ stmdb sp!, {r4, r5, r6, r7, r8, r9, sl, lr} │ │ │ │ mov.w ip, #4096 @ 0x1000 │ │ │ │ sub.w ip, sp, ip │ │ │ │ str.w r0, [ip, #4048] @ 0xfd0 │ │ │ │ ldrd r4, r5, [r0, #4] │ │ │ │ sub sp, #16 │ │ │ │ @@ -739849,15 +739849,15 @@ │ │ │ │ add sp, #16 │ │ │ │ ldmia.w sp!, {r4, r5, r6, r7, r8, r9, sl, pc} │ │ │ │ mov r4, r0 │ │ │ │ b.n 2bc222 >::_M_default_append(unsigned int)@@Base+0x3965e> │ │ │ │ ldr r0, [pc, #4] @ (2bc24c >::_M_default_append(unsigned int)@@Base+0x39688>) │ │ │ │ add r0, pc │ │ │ │ blx 11c0c │ │ │ │ - b.n 2bc61c >::_M_default_append(unsigned int)@@Base+0x39a58> │ │ │ │ + b.n 2bc62c >::_M_default_append(unsigned int)@@Base+0x39a68> │ │ │ │ lsls r4, r2, #1 │ │ │ │ push {r3, r4, r5, lr} │ │ │ │ mov.w ip, #4096 @ 0x1000 │ │ │ │ sub.w ip, sp, ip │ │ │ │ str.w r0, [ip, #4080] @ 0xff0 │ │ │ │ ldr r4, [r0, #8] │ │ │ │ mov r5, r0 │ │ │ │ @@ -740380,15 +740380,15 @@ │ │ │ │ add sp, #20 │ │ │ │ ldmia.w sp!, {r4, r5, r6, r7, r8, r9, pc} │ │ │ │ mov r6, r9 │ │ │ │ b.n 2bc772 >::_M_default_append(unsigned int)@@Base+0x39bae> │ │ │ │ ldr r0, [pc, #4] @ (2bc7a0 >::_M_default_append(unsigned int)@@Base+0x39bdc>) │ │ │ │ add r0, pc │ │ │ │ blx 11c0c │ │ │ │ - bgt.n 2bc6c8 >::_M_default_append(unsigned int)@@Base+0x39b04> │ │ │ │ + bgt.n 2bc6d8 >::_M_default_append(unsigned int)@@Base+0x39b14> │ │ │ │ lsls r4, r2, #1 │ │ │ │ movs r0, r0 │ │ │ │ movs r0, r0 │ │ │ │ push {r4, r5, lr} │ │ │ │ mov.w ip, #4096 @ 0x1000 │ │ │ │ sub.w ip, sp, ip │ │ │ │ str.w r0, [ip, #4048] @ 0xfd0 │ │ │ │ @@ -742408,15 +742408,15 @@ │ │ │ │ movs r0, r0 │ │ │ │ lsrs r2, r5, #15 │ │ │ │ lsls r6, r3, #1 │ │ │ │ asrs r0, r7, #6 │ │ │ │ movs r0, r0 │ │ │ │ lsrs r2, r5, #14 │ │ │ │ lsls r6, r3, #1 │ │ │ │ - beq.n 2bddbc >::_M_default_append(unsigned int)@@Base+0x3b1f8> │ │ │ │ + beq.n 2bddcc >::_M_default_append(unsigned int)@@Base+0x3b208> │ │ │ │ lsls r4, r2, #1 │ │ │ │ movs r0, r0 │ │ │ │ movs r0, r0 │ │ │ │ stmdb sp!, {r4, r5, r6, r7, r8, r9, sl, fp, lr} │ │ │ │ mov.w ip, #4096 @ 0x1000 │ │ │ │ vpush {d8} │ │ │ │ sub.w ip, sp, ip │ │ │ │ @@ -742953,19 +742953,19 @@ │ │ │ │ lsls r6, r3, #1 │ │ │ │ asrs r0, r7, #6 │ │ │ │ movs r0, r0 │ │ │ │ lsls r2, r1, #26 │ │ │ │ lsls r6, r3, #1 │ │ │ │ lsls r2, r6, #25 │ │ │ │ lsls r6, r3, #1 │ │ │ │ - stmia r0!, {r7} │ │ │ │ + stmia r0!, {r3, r7} │ │ │ │ lsls r4, r2, #1 │ │ │ │ lsls r0, r0, #25 │ │ │ │ lsls r6, r3, #1 │ │ │ │ - ldmia r3!, {r1, r2, r5} │ │ │ │ + ldmia r3, {r1, r2, r3, r5} │ │ │ │ lsls r4, r2, #1 │ │ │ │ stmdb sp!, {r4, r5, r6, r7, r8, r9, sl, fp, lr} │ │ │ │ mov.w ip, #4096 @ 0x1000 │ │ │ │ vpush {d8} │ │ │ │ sub.w ip, sp, ip │ │ │ │ str.w r0, [ip, #3872] @ 0xf20 │ │ │ │ ldr r2, [pc, #528] @ (2be640 >::_M_default_append(unsigned int)@@Base+0x3ba7c>) │ │ │ │ @@ -744056,15 +744056,15 @@ │ │ │ │ blx 11c0c │ │ │ │ blx 122c4 <__cxa_end_cleanup@plt> │ │ │ │ nop │ │ │ │ @ instruction: 0xfa3a005d │ │ │ │ asrs r0, r7, #6 │ │ │ │ movs r0, r0 │ │ │ │ @ instruction: 0xfa22005d │ │ │ │ - push {r4, r5} │ │ │ │ + push {r3, r4, r5} │ │ │ │ lsls r4, r2, #1 │ │ │ │ stmdb sp!, {r4, r5, r6, r7, r8, r9, sl, fp, lr} │ │ │ │ mov.w ip, #4096 @ 0x1000 │ │ │ │ vpush {d8} │ │ │ │ sub.w ip, sp, ip │ │ │ │ str.w r0, [ip, #3744] @ 0xea0 │ │ │ │ sub sp, #308 @ 0x134 │ │ │ │ @@ -744628,15 +744628,15 @@ │ │ │ │ blx 11c0c │ │ │ │ blx 122c4 <__cxa_end_cleanup@plt> │ │ │ │ nop │ │ │ │ @ instruction: 0xf3e2005d │ │ │ │ asrs r0, r7, #6 │ │ │ │ movs r0, r0 │ │ │ │ ubfx r0, sl, #1, #30 │ │ │ │ - add r5, sp, #864 @ 0x360 │ │ │ │ + add r5, sp, #896 @ 0x380 │ │ │ │ lsls r4, r2, #1 │ │ │ │ stmdb sp!, {r4, r5, r6, r7, r8, r9, sl, fp, lr} │ │ │ │ mov.w ip, #4096 @ 0x1000 │ │ │ │ vpush {d8-d15} │ │ │ │ sub.w ip, sp, ip │ │ │ │ str.w r0, [ip, #3848] @ 0xf08 │ │ │ │ sub sp, #148 @ 0x94 │ │ │ │ @@ -745542,18 +745542,18 @@ │ │ │ │ bfi r0, sl, #1, #29 │ │ │ │ sbc.w r0, r8, #93 @ 0x5d │ │ │ │ eor.w r0, r6, sp, lsr #1 │ │ │ │ orrs.w r0, ip, sp, lsr #1 │ │ │ │ bics.w r0, r4, sp, lsr #1 │ │ │ │ and.w r0, ip, sp, lsr #1 │ │ │ │ ldrd r0, r0, [r6, #372]! @ 0x174 │ │ │ │ - add r4, pc, #16 @ (adr r4, 2c009c >::_M_default_append(unsigned int)@@Base+0x3d4d8>) │ │ │ │ + add r4, pc, #48 @ (adr r4, 2c00bc >::_M_default_append(unsigned int)@@Base+0x3d4f8>) │ │ │ │ lsls r4, r2, #1 │ │ │ │ strd r0, r0, [r6, #372] @ 0x174 │ │ │ │ - add r3, pc, #840 @ (adr r3, 2c03dc >::_M_default_append(unsigned int)@@Base+0x3d818>) │ │ │ │ + add r3, pc, #872 @ (adr r3, 2c03fc >::_M_default_append(unsigned int)@@Base+0x3d838>) │ │ │ │ lsls r4, r2, #1 │ │ │ │ movs r0, r0 │ │ │ │ movs r0, r0 │ │ │ │ stmdb sp!, {r4, r5, r6, r7, r8, r9, sl, fp, lr} │ │ │ │ mov.w ip, #4096 @ 0x1000 │ │ │ │ vpush {d8} │ │ │ │ sub.w ip, sp, ip │ │ │ │ @@ -746099,19 +746099,19 @@ │ │ │ │ movs r0, r0 │ │ │ │ b.n 2bff1c >::_M_default_append(unsigned int)@@Base+0x3d358> │ │ │ │ lsls r5, r3, #1 │ │ │ │ asrs r0, r7, #6 │ │ │ │ movs r0, r0 │ │ │ │ b.n 2bfec0 >::_M_default_append(unsigned int)@@Base+0x3d2fc> │ │ │ │ lsls r5, r3, #1 │ │ │ │ - ldr r6, [sp, #344] @ 0x158 │ │ │ │ + ldr r6, [sp, #376] @ 0x178 │ │ │ │ lsls r4, r2, #1 │ │ │ │ b.n 2bfe54 >::_M_default_append(unsigned int)@@Base+0x3d290> │ │ │ │ lsls r5, r3, #1 │ │ │ │ - add r0, sp, #976 @ 0x3d0 │ │ │ │ + add r0, sp, #1008 @ 0x3f0 │ │ │ │ lsls r4, r2, #1 │ │ │ │ movs r0, r0 │ │ │ │ movs r0, r0 │ │ │ │ stmdb sp!, {r4, r5, r6, r7, r8, r9, sl, fp, lr} │ │ │ │ mov.w ip, #4096 @ 0x1000 │ │ │ │ vpush {d8} │ │ │ │ sub.w ip, sp, ip │ │ │ │ @@ -746633,15 +746633,15 @@ │ │ │ │ add sp, #20 │ │ │ │ ldmia.w sp!, {r4, r5, r6, r7, r8, r9, pc} │ │ │ │ mov r6, r0 │ │ │ │ b.n 2c0bee >::_M_default_append(unsigned int)@@Base+0x3e02a> │ │ │ │ ldr r0, [pc, #4] @ (2c0c1c >::_M_default_append(unsigned int)@@Base+0x3e058>) │ │ │ │ add r0, pc │ │ │ │ blx 11c0c │ │ │ │ - ldr r0, [sp, #88] @ 0x58 │ │ │ │ + ldr r0, [sp, #120] @ 0x78 │ │ │ │ lsls r4, r2, #1 │ │ │ │ stmdb sp!, {r4, r5, r6, r7, r8, r9, sl, fp, lr} │ │ │ │ mov.w ip, #4096 @ 0x1000 │ │ │ │ vpush {d8-d9} │ │ │ │ sub.w ip, sp, ip │ │ │ │ str.w r0, [ip, #3464] @ 0xd88 │ │ │ │ sub.w sp, sp, #580 @ 0x244 │ │ │ │ @@ -748179,29 +748179,29 @@ │ │ │ │ movs r0, r0 │ │ │ │ ldmia r7!, {r3, r5, r6} │ │ │ │ lsls r5, r3, #1 │ │ │ │ ldmia r6, {r2, r5, r6, r7} │ │ │ │ lsls r5, r3, #1 │ │ │ │ ldmia r6, {r1, r6, r7} │ │ │ │ lsls r5, r3, #1 │ │ │ │ - str r3, [sp, #672] @ 0x2a0 │ │ │ │ + str r3, [sp, #704] @ 0x2c0 │ │ │ │ lsls r4, r2, #1 │ │ │ │ - str r3, [sp, #608] @ 0x260 │ │ │ │ + str r3, [sp, #640] @ 0x280 │ │ │ │ lsls r4, r2, #1 │ │ │ │ ldmia r6!, {r2, r4, r7} │ │ │ │ lsls r5, r3, #1 │ │ │ │ - str r3, [sp, #488] @ 0x1e8 │ │ │ │ + str r3, [sp, #520] @ 0x208 │ │ │ │ lsls r4, r2, #1 │ │ │ │ ldmia r6, {r1, r3, r5, r6} │ │ │ │ lsls r5, r3, #1 │ │ │ │ - str r3, [sp, #320] @ 0x140 │ │ │ │ + str r3, [sp, #352] @ 0x160 │ │ │ │ lsls r4, r2, #1 │ │ │ │ ldmia r6, {r1, r2, r3, r6} │ │ │ │ lsls r5, r3, #1 │ │ │ │ - add r7, pc, #104 @ (adr r7, 2c1cc8 >::_M_default_append(unsigned int)@@Base+0x3f104>) │ │ │ │ + add r7, pc, #136 @ (adr r7, 2c1ce8 >::_M_default_append(unsigned int)@@Base+0x3f124>) │ │ │ │ lsls r4, r2, #1 │ │ │ │ sub sp, #8 │ │ │ │ ldr.w ip, [r1] │ │ │ │ vldr d7, [pc, #824] @ 2c1fa0 >::_M_default_append(unsigned int)@@Base+0x3f3dc> │ │ │ │ stmdb sp!, {r4, r5, r6, r7, r8, r9, sl, fp, lr} │ │ │ │ mov r5, r3 │ │ │ │ ldr.w r8, [r0] │ │ │ │ @@ -750883,15 +750883,15 @@ │ │ │ │ ldmia.w sp!, {r4, r5, r6, r7, r8, r9, pc} │ │ │ │ mov r5, r9 │ │ │ │ b.n 2c3d48 >::_M_default_append(unsigned int)@@Base+0x41184> │ │ │ │ ldr r0, [pc, #8] @ (2c3d74 >::_M_default_append(unsigned int)@@Base+0x411b0>) │ │ │ │ add r0, pc │ │ │ │ blx 11c0c │ │ │ │ nop │ │ │ │ - str r0, [r0, #108] @ 0x6c │ │ │ │ + str r0, [r1, #108] @ 0x6c │ │ │ │ lsls r4, r2, #1 │ │ │ │ stmdb sp!, {r4, r5, r6, r7, r8, lr} │ │ │ │ mov.w ip, #4096 @ 0x1000 │ │ │ │ sub.w ip, sp, ip │ │ │ │ str.w r0, [ip, #4024] @ 0xfb8 │ │ │ │ ldr r2, [pc, #372] @ (2c3f00 >::_M_default_append(unsigned int)@@Base+0x4133c>) │ │ │ │ sub sp, #48 @ 0x30 │ │ │ │ @@ -751583,15 +751583,15 @@ │ │ │ │ lsls r5, r3, #1 │ │ │ │ asrs r0, r7, #6 │ │ │ │ movs r0, r0 │ │ │ │ add r1, sp, #552 @ 0x228 │ │ │ │ lsls r5, r3, #1 │ │ │ │ add r4, pc, #504 @ (adr r4, 2c47b4 >::_M_default_append(unsigned int)@@Base+0x41bf0>) │ │ │ │ lsls r5, r3, #1 │ │ │ │ - ldrsh r0, [r1, r2] │ │ │ │ + ldrsh r0, [r2, r2] │ │ │ │ lsls r4, r2, #1 │ │ │ │ stmdb sp!, {r4, r5, r6, r7, r8, r9, sl, fp, lr} │ │ │ │ mov.w ip, #4096 @ 0x1000 │ │ │ │ vpush {d8-d11} │ │ │ │ sub.w ip, sp, ip │ │ │ │ str.w r0, [ip, #3872] @ 0xf20 │ │ │ │ ldr r2, [pc, #632] @ (2c4850 >::_M_default_append(unsigned int)@@Base+0x41c8c>) │ │ │ │ @@ -752234,15 +752234,15 @@ │ │ │ │ add sp, #16 │ │ │ │ ldmia.w sp!, {r4, r5, r6, r7, r8, r9, sl, pc} │ │ │ │ mov r4, r0 │ │ │ │ b.n 2c4cce >::_M_default_append(unsigned int)@@Base+0x4210a> │ │ │ │ ldr r0, [pc, #4] @ (2c4cf8 >::_M_default_append(unsigned int)@@Base+0x42134>) │ │ │ │ add r0, pc │ │ │ │ blx 11c0c │ │ │ │ - ldrsb r2, [r7, r4] │ │ │ │ + ldrsb r2, [r0, r5] │ │ │ │ lsls r4, r2, #1 │ │ │ │ movs r0, r0 │ │ │ │ movs r0, r0 │ │ │ │ stmdb sp!, {r4, r5, r6, r7, r8, r9, sl, fp, lr} │ │ │ │ mov.w ip, #4096 @ 0x1000 │ │ │ │ vpush {d8} │ │ │ │ sub.w ip, sp, ip │ │ │ │ @@ -752793,19 +752793,19 @@ │ │ │ │ movs r0, r0 │ │ │ │ str r7, [sp, #960] @ 0x3c0 │ │ │ │ lsls r5, r3, #1 │ │ │ │ asrs r0, r7, #6 │ │ │ │ movs r0, r0 │ │ │ │ str r7, [sp, #864] @ 0x360 │ │ │ │ lsls r5, r3, #1 │ │ │ │ - ldrb r6, [r7, r2] │ │ │ │ + ldrb r6, [r0, r3] │ │ │ │ lsls r4, r2, #1 │ │ │ │ str r7, [sp, #672] @ 0x2a0 │ │ │ │ lsls r5, r3, #1 │ │ │ │ - str r4, [r3, r6] │ │ │ │ + str r4, [r4, r6] │ │ │ │ lsls r4, r2, #1 │ │ │ │ movs r0, r0 │ │ │ │ movs r0, r0 │ │ │ │ stmdb sp!, {r4, r5, r6, r7, r8, r9, sl, fp, lr} │ │ │ │ mov.w ip, #4096 @ 0x1000 │ │ │ │ vpush {d8} │ │ │ │ sub.w ip, sp, ip │ │ │ │ @@ -753748,17 +753748,17 @@ │ │ │ │ lsls r5, r3, #1 │ │ │ │ asrs r0, r7, #6 │ │ │ │ movs r0, r0 │ │ │ │ ldrh r6, [r6, #42] @ 0x2a │ │ │ │ lsls r5, r3, #1 │ │ │ │ ldrh r6, [r3, #42] @ 0x2a │ │ │ │ lsls r5, r3, #1 │ │ │ │ - strh r4, [r0, r1] │ │ │ │ + strh r4, [r1, r1] │ │ │ │ lsls r4, r2, #1 │ │ │ │ - bxns r7 │ │ │ │ + bxns r8 │ │ │ │ lsls r4, r2, #1 │ │ │ │ movs r0, r0 │ │ │ │ movs r0, r0 │ │ │ │ stmdb sp!, {r4, r5, r6, r7, r8, r9, sl, fp, lr} │ │ │ │ mov.w ip, #4096 @ 0x1000 │ │ │ │ vpush {d8} │ │ │ │ sub.w ip, sp, ip │ │ │ │ @@ -758569,27 +758569,27 @@ │ │ │ │ ldr r3, [sp, #228] @ 0xe4 │ │ │ │ b.n 2c8fa8 >::_M_default_append(unsigned int)@@Base+0x463e4> │ │ │ │ nop │ │ │ │ ldrh r0, [r3, r7] │ │ │ │ lsls r5, r3, #1 │ │ │ │ asrs r0, r7, #6 │ │ │ │ movs r0, r0 │ │ │ │ - asrs r6, r4, #23 │ │ │ │ + asrs r6, r5, #23 │ │ │ │ lsls r4, r2, #1 │ │ │ │ ldrh r4, [r1, r6] │ │ │ │ lsls r5, r3, #1 │ │ │ │ - asrs r2, r3, #22 │ │ │ │ + asrs r2, r4, #22 │ │ │ │ lsls r4, r2, #1 │ │ │ │ ldrh r6, [r3, r5] │ │ │ │ lsls r5, r3, #1 │ │ │ │ - asrs r4, r5, #21 │ │ │ │ + asrs r4, r6, #21 │ │ │ │ lsls r4, r2, #1 │ │ │ │ ldrh r6, [r6, r4] │ │ │ │ lsls r5, r3, #1 │ │ │ │ - asrs r0, r6, #20 │ │ │ │ + asrs r0, r7, #20 │ │ │ │ lsls r4, r2, #1 │ │ │ │ stmdb sp!, {r4, r5, r6, r7, r8, r9, sl, fp, lr} │ │ │ │ mov r5, r2 │ │ │ │ add.w r8, r5, #4294967295 @ 0xffffffff │ │ │ │ sub sp, #52 @ 0x34 │ │ │ │ mov fp, r1 │ │ │ │ add.w r8, r8, r8, lsr #31 │ │ │ │ @@ -766898,15 +766898,15 @@ │ │ │ │ blx 11a44 │ │ │ │ b.n 2cf186 >::_M_default_append(unsigned int)@@Base+0x4c5c2> │ │ │ │ str??.w r0, [r0, #92] @ 0x5c │ │ │ │ asrs r0, r7, #6 │ │ │ │ movs r0, r0 │ │ │ │ strh.w r0, [r0, #92] @ 0x5c │ │ │ │ str??.w r0, [r6, ip, lsl #1] │ │ │ │ - pop {r4, r5, r6, r7} │ │ │ │ + pop {r3, r4, r5, r6, r7} │ │ │ │ lsls r3, r2, #1 │ │ │ │ sub sp, #8 │ │ │ │ stmdb sp!, {r4, r5, r6, r7, r8, r9, sl, fp, lr} │ │ │ │ subs r7, r2, #1 │ │ │ │ mov r4, r2 │ │ │ │ sub sp, #12 │ │ │ │ add.w r7, r7, r7, lsr #31 │ │ │ │ @@ -769376,29 +769376,29 @@ │ │ │ │ lsls r4, r3, #1 │ │ │ │ asrs r0, r7, #6 │ │ │ │ movs r0, r0 │ │ │ │ ble.n 2d0e48 >::_M_default_append(unsigned int)@@Base+0x4e284> │ │ │ │ lsls r4, r3, #1 │ │ │ │ ble.n 2d0df4 >::_M_default_append(unsigned int)@@Base+0x4e230> │ │ │ │ lsls r4, r3, #1 │ │ │ │ - add r2, pc, #216 @ (adr r2, 2d0e30 >::_M_default_append(unsigned int)@@Base+0x4e26c>) │ │ │ │ + add r2, pc, #248 @ (adr r2, 2d0e50 >::_M_default_append(unsigned int)@@Base+0x4e28c>) │ │ │ │ lsls r3, r2, #1 │ │ │ │ ble.n 2d0dbc >::_M_default_append(unsigned int)@@Base+0x4e1f8> │ │ │ │ lsls r4, r3, #1 │ │ │ │ - str r7, [sp, #176] @ 0xb0 │ │ │ │ + str r7, [sp, #208] @ 0xd0 │ │ │ │ lsls r3, r2, #1 │ │ │ │ - add r2, pc, #48 @ (adr r2, 2d0d94 >::_M_default_append(unsigned int)@@Base+0x4e1d0>) │ │ │ │ + add r2, pc, #80 @ (adr r2, 2d0db4 >::_M_default_append(unsigned int)@@Base+0x4e1f0>) │ │ │ │ lsls r3, r2, #1 │ │ │ │ ble.n 2d0d78 >::_M_default_append(unsigned int)@@Base+0x4e1b4> │ │ │ │ lsls r4, r3, #1 │ │ │ │ - str r7, [sp, #80] @ 0x50 │ │ │ │ + str r7, [sp, #112] @ 0x70 │ │ │ │ lsls r3, r2, #1 │ │ │ │ bgt.n 2d0d44 >::_M_default_append(unsigned int)@@Base+0x4e180> │ │ │ │ lsls r4, r3, #1 │ │ │ │ - add r1, pc, #824 @ (adr r1, 2d10ac >::_M_default_append(unsigned int)@@Base+0x4e4e8>) │ │ │ │ + add r1, pc, #856 @ (adr r1, 2d10cc >::_M_default_append(unsigned int)@@Base+0x4e508>) │ │ │ │ lsls r3, r2, #1 │ │ │ │ stmdb sp!, {r4, r5, r6, r7, r8, r9, sl, fp, lr} │ │ │ │ subs r3, r2, #1 │ │ │ │ sub sp, #12 │ │ │ │ add.w r3, r3, r3, lsr #31 │ │ │ │ mov.w fp, r3, asr #1 │ │ │ │ ldr r4, [sp, #64] @ 0x40 │ │ │ │ @@ -771889,25 +771889,25 @@ │ │ │ │ lsls r4, r3, #1 │ │ │ │ asrs r0, r7, #6 │ │ │ │ movs r0, r0 │ │ │ │ itet al │ │ │ │ lslal r4, r3, #1 │ │ │ │ itte lt @ unpredictable > │ │ │ │ lsllt r4, r3, #1 │ │ │ │ - strhlt r0, [r4, #36] @ 0x24 │ │ │ │ + strhlt r0, [r5, #36] @ 0x24 │ │ │ │ lslge r3, r2, #1 │ │ │ │ itt ls │ │ │ │ lslls r4, r3, #1 │ │ │ │ - ldrbls r2, [r5, #6] │ │ │ │ + ldrbls r2, [r6, #6] │ │ │ │ lsls r3, r2, #1 │ │ │ │ nop {8} │ │ │ │ lsls r4, r3, #1 │ │ │ │ - ldrb r6, [r1, #6] │ │ │ │ + ldrb r6, [r2, #6] │ │ │ │ lsls r3, r2, #1 │ │ │ │ - ldrb r4, [r5, #5] │ │ │ │ + ldrb r4, [r6, #5] │ │ │ │ lsls r3, r2, #1 │ │ │ │ stmdb sp!, {r4, r5, r6, r7, r8, r9, sl, fp, lr} │ │ │ │ subs r5, r2, #1 │ │ │ │ and.w fp, r2, #1 │ │ │ │ sub sp, #28 │ │ │ │ add.w r5, r5, r5, lsr #31 │ │ │ │ asrs r5, r5, #1 │ │ │ │ @@ -773900,21 +773900,21 @@ │ │ │ │ nop │ │ │ │ add r1, sp, #856 @ 0x358 │ │ │ │ lsls r4, r3, #1 │ │ │ │ asrs r0, r7, #6 │ │ │ │ movs r0, r0 │ │ │ │ add r1, sp, #504 @ 0x1f8 │ │ │ │ lsls r4, r3, #1 │ │ │ │ - str r4, [r1, #56] @ 0x38 │ │ │ │ + str r4, [r2, #56] @ 0x38 │ │ │ │ lsls r3, r2, #1 │ │ │ │ add r1, sp, #200 @ 0xc8 │ │ │ │ lsls r4, r3, #1 │ │ │ │ add r1, sp, #16 │ │ │ │ lsls r4, r3, #1 │ │ │ │ - str r4, [r7, #44] @ 0x2c │ │ │ │ + str r4, [r0, #48] @ 0x30 │ │ │ │ lsls r3, r2, #1 │ │ │ │ push {lr} │ │ │ │ mov ip, r1 │ │ │ │ mov lr, r0 │ │ │ │ sub sp, #20 │ │ │ │ add r3, sp, #4 │ │ │ │ ldmia r0, {r0, r1, r2} │ │ │ │ @@ -777006,21 +777006,21 @@ │ │ │ │ lsls r4, r3, #1 │ │ │ │ asrs r0, r7, #6 │ │ │ │ movs r0, r0 │ │ │ │ strh r2, [r3, #62] @ 0x3e │ │ │ │ lsls r4, r3, #1 │ │ │ │ strh r2, [r4, #58] @ 0x3a │ │ │ │ lsls r4, r3, #1 │ │ │ │ - adcs r0, r6 │ │ │ │ + adcs r0, r7 │ │ │ │ lsls r3, r2, #1 │ │ │ │ strh r4, [r7, #56] @ 0x38 │ │ │ │ lsls r4, r3, #1 │ │ │ │ - asrs r2, r7 │ │ │ │ + adcs r2, r0 │ │ │ │ lsls r3, r2, #1 │ │ │ │ - adcs r0, r0 │ │ │ │ + adcs r0, r1 │ │ │ │ lsls r3, r2, #1 │ │ │ │ stmdb sp!, {r4, r5, r6, r7, r8, r9, sl, fp, lr} │ │ │ │ add.w r9, r2, #4294967295 @ 0xffffffff │ │ │ │ mov r6, r1 │ │ │ │ sub sp, #20 │ │ │ │ add.w r9, r9, r9, lsr #31 │ │ │ │ mov r7, r3 │ │ │ │ @@ -778325,19 +778325,19 @@ │ │ │ │ lsls r4, r3, #1 │ │ │ │ asrs r0, r7, #6 │ │ │ │ movs r0, r0 │ │ │ │ ldrb r2, [r4, #2] │ │ │ │ lsls r4, r3, #1 │ │ │ │ ldrb r2, [r1, #2] │ │ │ │ lsls r4, r3, #1 │ │ │ │ - subs r5, #112 @ 0x70 │ │ │ │ + subs r5, #120 @ 0x78 │ │ │ │ lsls r3, r2, #1 │ │ │ │ ldrb r6, [r7, #0] │ │ │ │ lsls r4, r3, #1 │ │ │ │ - adds r2, #76 @ 0x4c │ │ │ │ + adds r2, #84 @ 0x54 │ │ │ │ lsls r3, r2, #1 │ │ │ │ stmdb sp!, {r4, r5, r6, r7, r8, r9, sl, fp, lr} │ │ │ │ mov.w ip, #4096 @ 0x1000 │ │ │ │ vpush {d8-d10} │ │ │ │ sub.w ip, sp, ip │ │ │ │ str.w r0, [ip, #3688] @ 0xe68 │ │ │ │ ldr r2, [pc, #552] @ (2d7468 >::_M_default_append(unsigned int)@@Base+0x548a4>) │ │ │ │ @@ -781750,15 +781750,15 @@ │ │ │ │ add sp, #20 │ │ │ │ pop {r4, r5, pc} │ │ │ │ blx 1172c <__stack_chk_fail@plt> │ │ │ │ strh r6, [r4, r2] │ │ │ │ lsls r4, r3, #1 │ │ │ │ asrs r0, r7, #6 │ │ │ │ movs r0, r0 │ │ │ │ - adds r7, #216 @ 0xd8 │ │ │ │ + adds r7, #224 @ 0xe0 │ │ │ │ lsls r3, r2, #1 │ │ │ │ strh r6, [r5, r1] │ │ │ │ lsls r4, r3, #1 │ │ │ │ stmdb sp!, {r4, r5, r6, r7, r8, r9, sl, fp, lr} │ │ │ │ mov.w ip, #4096 @ 0x1000 │ │ │ │ vpush {d8-d12} │ │ │ │ sub.w ip, sp, ip │ │ │ │ @@ -782106,47 +782106,47 @@ │ │ │ │ ... │ │ │ │ strh r6, [r4, r0] │ │ │ │ lsls r4, r3, #1 │ │ │ │ asrs r0, r7, #6 │ │ │ │ movs r0, r0 │ │ │ │ str r2, [r7, r7] │ │ │ │ lsls r4, r3, #1 │ │ │ │ - adds r6, #242 @ 0xf2 │ │ │ │ + adds r6, #250 @ 0xfa │ │ │ │ lsls r3, r2, #1 │ │ │ │ - adds r5, #208 @ 0xd0 │ │ │ │ + adds r5, #216 @ 0xd8 │ │ │ │ lsls r3, r2, #1 │ │ │ │ - adds r5, #234 @ 0xea │ │ │ │ + adds r5, #242 @ 0xf2 │ │ │ │ lsls r3, r2, #1 │ │ │ │ - adds r4, #228 @ 0xe4 │ │ │ │ + adds r4, #236 @ 0xec │ │ │ │ lsls r3, r2, #1 │ │ │ │ - stmia r3!, {r2, r3, r6} │ │ │ │ + stmia r3!, {r2, r4, r6} │ │ │ │ lsls r0, r2, #1 │ │ │ │ - adds r4, #160 @ 0xa0 │ │ │ │ + adds r4, #168 @ 0xa8 │ │ │ │ lsls r3, r2, #1 │ │ │ │ - stmia r3!, {r3} │ │ │ │ + stmia r3!, {r4} │ │ │ │ lsls r0, r2, #1 │ │ │ │ - adds r4, #96 @ 0x60 │ │ │ │ + adds r4, #104 @ 0x68 │ │ │ │ lsls r3, r2, #1 │ │ │ │ - stmia r2!, {r3, r6, r7} │ │ │ │ + stmia r2!, {r4, r6, r7} │ │ │ │ lsls r0, r2, #1 │ │ │ │ - adds r4, #72 @ 0x48 │ │ │ │ + adds r4, #80 @ 0x50 │ │ │ │ lsls r3, r2, #1 │ │ │ │ - stmia r2!, {r4, r5, r7} │ │ │ │ + stmia r2!, {r3, r4, r5, r7} │ │ │ │ lsls r0, r2, #1 │ │ │ │ - adds r4, #48 @ 0x30 │ │ │ │ + adds r4, #56 @ 0x38 │ │ │ │ lsls r3, r2, #1 │ │ │ │ - stmia r2!, {r3, r4, r7} │ │ │ │ + stmia r2!, {r5, r7} │ │ │ │ lsls r0, r2, #1 │ │ │ │ - adds r4, #24 │ │ │ │ + adds r4, #32 │ │ │ │ lsls r3, r2, #1 │ │ │ │ - stmia r2!, {r7} │ │ │ │ + stmia r2!, {r3, r7} │ │ │ │ lsls r0, r2, #1 │ │ │ │ - adds r3, #248 @ 0xf8 │ │ │ │ + adds r4, #0 │ │ │ │ lsls r3, r2, #1 │ │ │ │ - stmia r2!, {r1, r2, r3, r4, r6} │ │ │ │ + stmia r2!, {r1, r2, r5, r6} │ │ │ │ lsls r0, r2, #1 │ │ │ │ push {r4, r5, r6, r7, lr} │ │ │ │ mov.w ip, #4096 @ 0x1000 │ │ │ │ sub.w ip, sp, ip │ │ │ │ str.w r0, [ip, #4024] @ 0xfb8 │ │ │ │ ldr r2, [pc, #480] @ (2d9df0 >::_M_default_append(unsigned int)@@Base+0x5722c>) │ │ │ │ sub sp, #52 @ 0x34 │ │ │ │ @@ -782331,65 +782331,65 @@ │ │ │ │ @ instruction: 0xffffffff │ │ │ │ @ instruction: 0xffff7fff │ │ │ │ ... │ │ │ │ ldr r5, [pc, #984] @ (2da1cc >::_M_default_append(unsigned int)@@Base+0x57608>) │ │ │ │ lsls r4, r3, #1 │ │ │ │ asrs r0, r7, #6 │ │ │ │ movs r0, r0 │ │ │ │ - adds r3, #50 @ 0x32 │ │ │ │ + adds r3, #58 @ 0x3a │ │ │ │ lsls r3, r2, #1 │ │ │ │ @ instruction: 0xfb83ffff │ │ │ │ - adds r3, #166 @ 0xa6 │ │ │ │ + adds r3, #174 @ 0xae │ │ │ │ lsls r3, r2, #1 │ │ │ │ - adds r3, #88 @ 0x58 │ │ │ │ + adds r3, #96 @ 0x60 │ │ │ │ lsls r3, r2, #1 │ │ │ │ lsls r7, r5, #7 │ │ │ │ movs r0, r0 │ │ │ │ - adds r2, #252 @ 0xfc │ │ │ │ + adds r3, #4 │ │ │ │ lsls r3, r2, #1 │ │ │ │ - stmia r1!, {r2, r5, r6} │ │ │ │ + stmia r1!, {r2, r3, r5, r6} │ │ │ │ lsls r0, r2, #1 │ │ │ │ ldr r5, [pc, #456] @ (2d9fe0 >::_M_default_append(unsigned int)@@Base+0x5741c>) │ │ │ │ lsls r4, r3, #1 │ │ │ │ - adds r2, #200 @ 0xc8 │ │ │ │ + adds r2, #208 @ 0xd0 │ │ │ │ lsls r3, r2, #1 │ │ │ │ - stmia r1!, {r4, r5} │ │ │ │ + stmia r1!, {r3, r4, r5} │ │ │ │ lsls r0, r2, #1 │ │ │ │ @ instruction: 0xfa7bffff │ │ │ │ - adds r3, #20 │ │ │ │ + adds r3, #28 │ │ │ │ lsls r3, r2, #1 │ │ │ │ - adds r3, #46 @ 0x2e │ │ │ │ + adds r3, #54 @ 0x36 │ │ │ │ lsls r3, r2, #1 │ │ │ │ - adds r2, #108 @ 0x6c │ │ │ │ + adds r2, #116 @ 0x74 │ │ │ │ lsls r3, r2, #1 │ │ │ │ - stmia r0!, {r2, r4, r6, r7} │ │ │ │ + stmia r0!, {r2, r3, r4, r6, r7} │ │ │ │ lsls r0, r2, #1 │ │ │ │ - adds r2, #82 @ 0x52 │ │ │ │ + adds r2, #90 @ 0x5a │ │ │ │ lsls r3, r2, #1 │ │ │ │ - stmia r0!, {r1, r3, r4, r5, r7} │ │ │ │ + stmia r0!, {r1, r6, r7} │ │ │ │ lsls r0, r2, #1 │ │ │ │ - adds r2, #242 @ 0xf2 │ │ │ │ + adds r2, #250 @ 0xfa │ │ │ │ lsls r3, r2, #1 │ │ │ │ - adds r3, #28 │ │ │ │ + adds r3, #36 @ 0x24 │ │ │ │ lsls r3, r2, #1 │ │ │ │ - adds r3, #28 │ │ │ │ + adds r3, #36 @ 0x24 │ │ │ │ lsls r3, r2, #1 │ │ │ │ - adds r3, #54 @ 0x36 │ │ │ │ + adds r3, #62 @ 0x3e │ │ │ │ lsls r3, r2, #1 │ │ │ │ - adds r1, #248 @ 0xf8 │ │ │ │ + adds r2, #0 │ │ │ │ lsls r3, r2, #1 │ │ │ │ - stmia r0!, {r5, r6} │ │ │ │ + stmia r0!, {r3, r5, r6} │ │ │ │ lsls r0, r2, #1 │ │ │ │ - adds r1, #222 @ 0xde │ │ │ │ + adds r1, #230 @ 0xe6 │ │ │ │ lsls r3, r2, #1 │ │ │ │ - stmia r0!, {r1, r2, r6} │ │ │ │ + stmia r0!, {r1, r2, r3, r6} │ │ │ │ lsls r0, r2, #1 │ │ │ │ - adds r1, #192 @ 0xc0 │ │ │ │ + adds r1, #200 @ 0xc8 │ │ │ │ lsls r3, r2, #1 │ │ │ │ - stmia r0!, {r1, r2, r5} │ │ │ │ + stmia r0!, {r1, r2, r3, r5} │ │ │ │ lsls r0, r2, #1 │ │ │ │ push {lr} │ │ │ │ mov.w ip, #4096 @ 0x1000 │ │ │ │ sub.w ip, sp, ip │ │ │ │ str.w r0, [ip, #4080] @ 0xff0 │ │ │ │ sub sp, #12 │ │ │ │ bl 2d9c00 >::_M_default_append(unsigned int)@@Base+0x5703c> │ │ │ │ @@ -782409,20 +782409,20 @@ │ │ │ │ ldr r1, [sp, #4] │ │ │ │ add r0, pc │ │ │ │ bl 17e10 │ │ │ │ ldr r3, [sp, #4] │ │ │ │ mov r0, r3 │ │ │ │ add sp, #12 │ │ │ │ pop {pc} │ │ │ │ - adds r0, #246 @ 0xf6 │ │ │ │ + adds r0, #254 @ 0xfe │ │ │ │ lsls r3, r2, #1 │ │ │ │ - ittt pl │ │ │ │ - lslpl r0, r2, #1 │ │ │ │ - movpl r0, r0 │ │ │ │ - movpl r0, r0 │ │ │ │ + itte vs │ │ │ │ + lslvs r0, r2, #1 │ │ │ │ + movvs r0, r0 │ │ │ │ + movvc r0, r0 │ │ │ │ push {r4, r5, lr} │ │ │ │ mov.w ip, #4096 @ 0x1000 │ │ │ │ sub.w ip, sp, ip │ │ │ │ str.w r0, [ip, #4064] @ 0xfe0 │ │ │ │ ldr r2, [pc, #88] @ (2d9f18 >::_M_default_append(unsigned int)@@Base+0x57354>) │ │ │ │ sub sp, #20 │ │ │ │ ldr r3, [pc, #88] @ (2d9f1c >::_M_default_append(unsigned int)@@Base+0x57358>) │ │ │ │ @@ -782461,15 +782461,15 @@ │ │ │ │ add sp, #20 │ │ │ │ pop {r4, r5, pc} │ │ │ │ blx 1172c <__stack_chk_fail@plt> │ │ │ │ ldr r3, [pc, #280] @ (2da034 >::_M_default_append(unsigned int)@@Base+0x57470>) │ │ │ │ lsls r4, r3, #1 │ │ │ │ asrs r0, r7, #6 │ │ │ │ movs r0, r0 │ │ │ │ - adds r1, #224 @ 0xe0 │ │ │ │ + adds r1, #232 @ 0xe8 │ │ │ │ lsls r3, r2, #1 │ │ │ │ ldr r3, [pc, #56] @ (2d9f60 >::_M_default_append(unsigned int)@@Base+0x5739c>) │ │ │ │ lsls r4, r3, #1 │ │ │ │ stmdb sp!, {r4, r5, r6, r7, r8, r9, sl, fp, lr} │ │ │ │ mov.w ip, #4096 @ 0x1000 │ │ │ │ vpush {d8-d10} │ │ │ │ sub.w ip, sp, ip │ │ │ │ @@ -782813,27 +782813,27 @@ │ │ │ │ ... │ │ │ │ ldr r2, [pc, #792] @ (2da5f4 >::_M_default_append(unsigned int)@@Base+0x57a30>) │ │ │ │ lsls r4, r3, #1 │ │ │ │ asrs r0, r7, #6 │ │ │ │ movs r0, r0 │ │ │ │ ldr r2, [pc, #552] @ (2da50c >::_M_default_append(unsigned int)@@Base+0x57948>) │ │ │ │ lsls r4, r3, #1 │ │ │ │ - adds r1, #8 │ │ │ │ + adds r1, #16 │ │ │ │ lsls r3, r2, #1 │ │ │ │ - cmp r7, #114 @ 0x72 │ │ │ │ + cmp r7, #122 @ 0x7a │ │ │ │ lsls r3, r2, #1 │ │ │ │ - cmp r7, #84 @ 0x54 │ │ │ │ + cmp r7, #92 @ 0x5c │ │ │ │ lsls r3, r2, #1 │ │ │ │ - cmp r6, #108 @ 0x6c │ │ │ │ + cmp r6, #116 @ 0x74 │ │ │ │ lsls r3, r2, #1 │ │ │ │ - cbnz r0, 2da352 >::_M_default_append(unsigned int)@@Base+0x5778e> │ │ │ │ + cbnz r0, 2da354 >::_M_default_append(unsigned int)@@Base+0x57790> │ │ │ │ lsls r0, r2, #1 │ │ │ │ - cmp r6, #62 @ 0x3e │ │ │ │ + cmp r6, #70 @ 0x46 │ │ │ │ lsls r3, r2, #1 │ │ │ │ - cbnz r2, 2da34e >::_M_default_append(unsigned int)@@Base+0x5778a> │ │ │ │ + cbnz r2, 2da350 >::_M_default_append(unsigned int)@@Base+0x5778c> │ │ │ │ lsls r0, r2, #1 │ │ │ │ ldr.w r8, [sp, #124] @ 0x7c │ │ │ │ ldr r2, [sp, #128] @ 0x80 │ │ │ │ vmov.f64 d0, d10 │ │ │ │ ldr r0, [sp, #60] @ 0x3c │ │ │ │ add r7, sp, #152 @ 0x98 │ │ │ │ ldr.w r1, [r2, r9] │ │ │ │ @@ -783107,55 +783107,55 @@ │ │ │ │ mov.w r1, #4294967295 @ 0xffffffff │ │ │ │ add r0, pc │ │ │ │ bl 17e10 │ │ │ │ mov.w r3, #4294967295 @ 0xffffffff │ │ │ │ b.n 2d9f7e >::_M_default_append(unsigned int)@@Base+0x573ba> │ │ │ │ blx 1172c <__stack_chk_fail@plt> │ │ │ │ nop │ │ │ │ - cmp r5, #232 @ 0xe8 │ │ │ │ + cmp r5, #240 @ 0xf0 │ │ │ │ lsls r3, r2, #1 │ │ │ │ - cmp r4, #168 @ 0xa8 │ │ │ │ + cmp r4, #176 @ 0xb0 │ │ │ │ lsls r3, r2, #1 │ │ │ │ - cbnz r4, 2da61c >::_M_default_append(unsigned int)@@Base+0x57a58> │ │ │ │ + cbnz r4, 2da61e >::_M_default_append(unsigned int)@@Base+0x57a5a> │ │ │ │ lsls r0, r2, #1 │ │ │ │ - cmp r4, #96 @ 0x60 │ │ │ │ + cmp r4, #104 @ 0x68 │ │ │ │ lsls r3, r2, #1 │ │ │ │ - cbnz r4, 2da612 >::_M_default_append(unsigned int)@@Base+0x57a4e> │ │ │ │ + cbnz r4, 2da614 >::_M_default_append(unsigned int)@@Base+0x57a50> │ │ │ │ lsls r0, r2, #1 │ │ │ │ - cmp r4, #20 │ │ │ │ + cmp r4, #28 │ │ │ │ lsls r3, r2, #1 │ │ │ │ - cmp r4, #6 │ │ │ │ + cmp r4, #14 │ │ │ │ lsls r3, r2, #1 │ │ │ │ - cmp r3, #218 @ 0xda │ │ │ │ + cmp r3, #226 @ 0xe2 │ │ │ │ lsls r3, r2, #1 │ │ │ │ - @ instruction: 0xb8d4 │ │ │ │ + @ instruction: 0xb8dc │ │ │ │ lsls r0, r2, #1 │ │ │ │ - cmp r3, #188 @ 0xbc │ │ │ │ + cmp r3, #196 @ 0xc4 │ │ │ │ lsls r3, r2, #1 │ │ │ │ - @ instruction: 0xb8b6 │ │ │ │ + @ instruction: 0xb8be │ │ │ │ lsls r0, r2, #1 │ │ │ │ - cmp r3, #162 @ 0xa2 │ │ │ │ + cmp r3, #170 @ 0xaa │ │ │ │ lsls r3, r2, #1 │ │ │ │ - @ instruction: 0xb89c │ │ │ │ + @ instruction: 0xb8a4 │ │ │ │ lsls r0, r2, #1 │ │ │ │ - cmp r3, #122 @ 0x7a │ │ │ │ + cmp r3, #130 @ 0x82 │ │ │ │ lsls r3, r2, #1 │ │ │ │ - @ instruction: 0xb876 │ │ │ │ + @ instruction: 0xb87e │ │ │ │ lsls r0, r2, #1 │ │ │ │ - cmp r3, #92 @ 0x5c │ │ │ │ + cmp r3, #100 @ 0x64 │ │ │ │ lsls r3, r2, #1 │ │ │ │ - @ instruction: 0xb858 │ │ │ │ + @ instruction: 0xb860 │ │ │ │ lsls r0, r2, #1 │ │ │ │ - cmp r3, #62 @ 0x3e │ │ │ │ + cmp r3, #70 @ 0x46 │ │ │ │ lsls r3, r2, #1 │ │ │ │ - @ instruction: 0xb83a │ │ │ │ + @ instruction: 0xb842 │ │ │ │ lsls r0, r2, #1 │ │ │ │ - cmp r3, #36 @ 0x24 │ │ │ │ + cmp r3, #44 @ 0x2c │ │ │ │ lsls r3, r2, #1 │ │ │ │ - @ instruction: 0xb81e │ │ │ │ + @ instruction: 0xb826 │ │ │ │ lsls r0, r2, #1 │ │ │ │ stmdb sp!, {r4, r5, r6, r7, r8, r9, lr} │ │ │ │ mov.w ip, #4096 @ 0x1000 │ │ │ │ sub.w ip, sp, ip │ │ │ │ str.w r0, [ip, #4016] @ 0xfb0 │ │ │ │ ldr r2, [pc, #472] @ (2da828 >::_M_default_append(unsigned int)@@Base+0x57c64>) │ │ │ │ sub sp, #52 @ 0x34 │ │ │ │ @@ -783339,65 +783339,65 @@ │ │ │ │ bl 17e10 │ │ │ │ b.n 2da6e2 >::_M_default_append(unsigned int)@@Base+0x57b1e> │ │ │ │ blx 1172c <__stack_chk_fail@plt> │ │ │ │ bics r0, r7 │ │ │ │ lsls r4, r3, #1 │ │ │ │ asrs r0, r7, #6 │ │ │ │ movs r0, r0 │ │ │ │ - cmp r2, #92 @ 0x5c │ │ │ │ + cmp r2, #100 @ 0x64 │ │ │ │ lsls r3, r2, #1 │ │ │ │ strh.w pc, [r1, #4095] @ 0xfff │ │ │ │ - cmp r2, #190 @ 0xbe │ │ │ │ + cmp r2, #198 @ 0xc6 │ │ │ │ lsls r3, r2, #1 │ │ │ │ - cmp r2, #144 @ 0x90 │ │ │ │ + cmp r2, #152 @ 0x98 │ │ │ │ lsls r3, r2, #1 │ │ │ │ lsls r3, r3, #7 │ │ │ │ movs r0, r0 │ │ │ │ - cmp r2, #28 │ │ │ │ + cmp r2, #36 @ 0x24 │ │ │ │ lsls r3, r2, #1 │ │ │ │ - @ instruction: 0xb718 │ │ │ │ + @ instruction: 0xb720 │ │ │ │ lsls r0, r2, #1 │ │ │ │ orrs r6, r4 │ │ │ │ lsls r4, r3, #1 │ │ │ │ - cmp r1, #230 @ 0xe6 │ │ │ │ + cmp r1, #238 @ 0xee │ │ │ │ lsls r3, r2, #1 │ │ │ │ - @ instruction: 0xb6e2 │ │ │ │ + @ instruction: 0xb6ea │ │ │ │ lsls r0, r2, #1 │ │ │ │ bl 26885a │ │ │ │ - cmp r2, #50 @ 0x32 │ │ │ │ + cmp r2, #58 @ 0x3a │ │ │ │ lsls r3, r2, #1 │ │ │ │ - cmp r2, #140 @ 0x8c │ │ │ │ + cmp r2, #148 @ 0x94 │ │ │ │ lsls r3, r2, #1 │ │ │ │ - cmp r1, #138 @ 0x8a │ │ │ │ + cmp r1, #146 @ 0x92 │ │ │ │ lsls r3, r2, #1 │ │ │ │ - @ instruction: 0xb686 │ │ │ │ + @ instruction: 0xb68e │ │ │ │ lsls r0, r2, #1 │ │ │ │ - cmp r1, #112 @ 0x70 │ │ │ │ + cmp r1, #120 @ 0x78 │ │ │ │ lsls r3, r2, #1 │ │ │ │ - @ instruction: 0xb66c │ │ │ │ + cpsid a │ │ │ │ lsls r0, r2, #1 │ │ │ │ - cmp r2, #88 @ 0x58 │ │ │ │ + cmp r2, #96 @ 0x60 │ │ │ │ lsls r3, r2, #1 │ │ │ │ - cmp r2, #246 @ 0xf6 │ │ │ │ + cmp r2, #254 @ 0xfe │ │ │ │ lsls r3, r2, #1 │ │ │ │ - cmp r3, #2 │ │ │ │ + cmp r3, #10 │ │ │ │ lsls r3, r2, #1 │ │ │ │ - cmp r3, #76 @ 0x4c │ │ │ │ + cmp r3, #84 @ 0x54 │ │ │ │ lsls r3, r2, #1 │ │ │ │ - cmp r1, #22 │ │ │ │ + cmp r1, #30 │ │ │ │ lsls r3, r2, #1 │ │ │ │ - @ instruction: 0xb612 │ │ │ │ + @ instruction: 0xb61a │ │ │ │ lsls r0, r2, #1 │ │ │ │ - cmp r0, #252 @ 0xfc │ │ │ │ + cmp r1, #4 │ │ │ │ lsls r3, r2, #1 │ │ │ │ - push {r3, r4, r5, r6, r7, lr} │ │ │ │ + @ instruction: 0xb600 │ │ │ │ lsls r0, r2, #1 │ │ │ │ - cmp r0, #222 @ 0xde │ │ │ │ + cmp r0, #230 @ 0xe6 │ │ │ │ lsls r3, r2, #1 │ │ │ │ - push {r3, r4, r6, r7, lr} │ │ │ │ + push {r5, r6, r7, lr} │ │ │ │ lsls r0, r2, #1 │ │ │ │ push {lr} │ │ │ │ mov.w ip, #4096 @ 0x1000 │ │ │ │ sub.w ip, sp, ip │ │ │ │ str.w r0, [ip, #4080] @ 0xff0 │ │ │ │ sub sp, #12 │ │ │ │ bl 2da63c >::_M_default_append(unsigned int)@@Base+0x57a78> │ │ │ │ @@ -783417,17 +783417,17 @@ │ │ │ │ ldr r1, [sp, #4] │ │ │ │ add r0, pc │ │ │ │ bl 17e10 │ │ │ │ ldr r3, [sp, #4] │ │ │ │ mov r0, r3 │ │ │ │ add sp, #12 │ │ │ │ pop {pc} │ │ │ │ - cmp r0, #42 @ 0x2a │ │ │ │ + cmp r0, #50 @ 0x32 │ │ │ │ lsls r3, r2, #1 │ │ │ │ - push {r1, r2, r5, lr} │ │ │ │ + push {r1, r2, r3, r5, lr} │ │ │ │ lsls r0, r2, #1 │ │ │ │ push {r4, r5, lr} │ │ │ │ mov.w ip, #4096 @ 0x1000 │ │ │ │ sub.w ip, sp, ip │ │ │ │ str.w r0, [ip, #4064] @ 0xfe0 │ │ │ │ ldr r2, [pc, #92] @ (2da950 >::_M_default_append(unsigned int)@@Base+0x57d8c>) │ │ │ │ sub sp, #20 │ │ │ │ @@ -783468,15 +783468,15 @@ │ │ │ │ pop {r4, r5, pc} │ │ │ │ blx 1172c <__stack_chk_fail@plt> │ │ │ │ nop │ │ │ │ asrs r2, r2 │ │ │ │ lsls r4, r3, #1 │ │ │ │ asrs r0, r7, #6 │ │ │ │ movs r0, r0 │ │ │ │ - cmp r2, #38 @ 0x26 │ │ │ │ + cmp r2, #46 @ 0x2e │ │ │ │ lsls r3, r2, #1 │ │ │ │ lsrs r0, r3 │ │ │ │ lsls r4, r3, #1 │ │ │ │ push {r4, r5, r6, r7, lr} │ │ │ │ mov.w ip, #4096 @ 0x1000 │ │ │ │ vpush {d8} │ │ │ │ sub.w ip, sp, ip │ │ │ │ @@ -783951,37 +783951,37 @@ │ │ │ │ adds r0, #12 │ │ │ │ bl 17c90 │ │ │ │ ldr r0, [pc, #52] @ (2daf7c >::_M_default_append(unsigned int)@@Base+0x583b8>) │ │ │ │ mov r1, r5 │ │ │ │ add r0, pc │ │ │ │ bl 17e10 │ │ │ │ b.n 2dabce >::_M_default_append(unsigned int)@@Base+0x5800a> │ │ │ │ - movs r4, #166 @ 0xa6 │ │ │ │ + movs r4, #174 @ 0xae │ │ │ │ lsls r3, r2, #1 │ │ │ │ - add r7, sp, #184 @ 0xb8 │ │ │ │ + add r7, sp, #216 @ 0xd8 │ │ │ │ lsls r0, r2, #1 │ │ │ │ - movs r4, #140 @ 0x8c │ │ │ │ + movs r4, #148 @ 0x94 │ │ │ │ lsls r3, r2, #1 │ │ │ │ - add r7, sp, #80 @ 0x50 │ │ │ │ + add r7, sp, #112 @ 0x70 │ │ │ │ lsls r0, r2, #1 │ │ │ │ - movs r4, #114 @ 0x72 │ │ │ │ + movs r4, #122 @ 0x7a │ │ │ │ lsls r3, r2, #1 │ │ │ │ - add r6, sp, #1000 @ 0x3e8 │ │ │ │ + add r7, sp, #8 │ │ │ │ lsls r0, r2, #1 │ │ │ │ - movs r4, #88 @ 0x58 │ │ │ │ + movs r4, #96 @ 0x60 │ │ │ │ lsls r3, r2, #1 │ │ │ │ - add r6, sp, #896 @ 0x380 │ │ │ │ + add r6, sp, #928 @ 0x3a0 │ │ │ │ lsls r0, r2, #1 │ │ │ │ - movs r4, #62 @ 0x3e │ │ │ │ + movs r4, #70 @ 0x46 │ │ │ │ lsls r3, r2, #1 │ │ │ │ - add r6, sp, #792 @ 0x318 │ │ │ │ + add r6, sp, #824 @ 0x338 │ │ │ │ lsls r0, r2, #1 │ │ │ │ - movs r4, #36 @ 0x24 │ │ │ │ + movs r4, #44 @ 0x2c │ │ │ │ lsls r3, r2, #1 │ │ │ │ - add r6, sp, #688 @ 0x2b0 │ │ │ │ + add r6, sp, #720 @ 0x2d0 │ │ │ │ lsls r0, r2, #1 │ │ │ │ stmdb sp!, {r4, r5, r6, r7, r8, r9, lr} │ │ │ │ mov.w ip, #4096 @ 0x1000 │ │ │ │ sub.w ip, sp, ip │ │ │ │ str.w r0, [ip, #4056] @ 0xfd8 │ │ │ │ sub sp, #12 │ │ │ │ ldrb.w lr, [r2, #384] @ 0x180 │ │ │ │ @@ -785877,21 +785877,21 @@ │ │ │ │ nop │ │ │ │ asrs r0, r7, #6 │ │ │ │ movs r0, r0 │ │ │ │ cmp r4, #252 @ 0xfc │ │ │ │ lsls r4, r3, #1 │ │ │ │ movs r4, #218 @ 0xda │ │ │ │ lsls r4, r3, #1 │ │ │ │ - lsrs r0, r2, #21 │ │ │ │ + lsrs r0, r3, #21 │ │ │ │ lsls r3, r2, #1 │ │ │ │ - str r7, [sp, #864] @ 0x360 │ │ │ │ + str r7, [sp, #896] @ 0x380 │ │ │ │ lsls r0, r2, #1 │ │ │ │ - lsrs r2, r3, #19 │ │ │ │ + lsrs r2, r4, #19 │ │ │ │ lsls r3, r2, #1 │ │ │ │ - str r7, [sp, #392] @ 0x188 │ │ │ │ + str r7, [sp, #424] @ 0x1a8 │ │ │ │ lsls r0, r2, #1 │ │ │ │ stmdb sp!, {r4, r5, r6, r7, r8, r9, sl, fp, lr} │ │ │ │ mov.w ip, #4096 @ 0x1000 │ │ │ │ sub.w ip, sp, ip │ │ │ │ str.w r0, [ip, #3848] @ 0xf08 │ │ │ │ ldr.w r4, [pc, #3024] @ 2dd2a0 >::_M_default_append(unsigned int)@@Base+0x5a6dc> │ │ │ │ sub sp, #212 @ 0xd4 │ │ │ │ @@ -787000,33 +787000,33 @@ │ │ │ │ b.n 2dcfea >::_M_default_append(unsigned int)@@Base+0x5a426> │ │ │ │ movs r3, #52 @ 0x34 │ │ │ │ lsls r4, r3, #1 │ │ │ │ asrs r0, r7, #6 │ │ │ │ movs r0, r0 │ │ │ │ movs r2, #252 @ 0xfc │ │ │ │ lsls r4, r3, #1 │ │ │ │ - lsrs r2, r4, #14 │ │ │ │ + lsrs r2, r5, #14 │ │ │ │ lsls r3, r2, #1 │ │ │ │ - lsrs r2, r3, #12 │ │ │ │ + lsrs r2, r4, #12 │ │ │ │ lsls r3, r2, #1 │ │ │ │ - lsrs r0, r6, #7 │ │ │ │ + lsrs r0, r7, #7 │ │ │ │ lsls r3, r2, #1 │ │ │ │ - lsrs r6, r5, #4 │ │ │ │ + lsrs r6, r6, #4 │ │ │ │ lsls r3, r2, #1 │ │ │ │ - lsrs r2, r6, #1 │ │ │ │ + lsrs r2, r7, #1 │ │ │ │ lsls r3, r2, #1 │ │ │ │ - str r2, [sp, #992] @ 0x3e0 │ │ │ │ + str r3, [sp, #0] │ │ │ │ lsls r0, r2, #1 │ │ │ │ - lsls r4, r7, #31 │ │ │ │ + lsrs r4, r0, #32 │ │ │ │ lsls r3, r2, #1 │ │ │ │ - lsls r0, r1, #19 │ │ │ │ + lsls r0, r2, #19 │ │ │ │ lsls r3, r2, #1 │ │ │ │ - lsls r6, r6, #5 │ │ │ │ + lsls r6, r7, #5 │ │ │ │ lsls r3, r2, #1 │ │ │ │ - ldrh r6, [r7, #30] │ │ │ │ + ldrh r6, [r0, #32] │ │ │ │ lsls r0, r2, #1 │ │ │ │ ldr r3, [sp, #36] @ 0x24 │ │ │ │ mov r2, fp │ │ │ │ str r3, [sp, #20] │ │ │ │ ldr r3, [sp, #128] @ 0x80 │ │ │ │ str r3, [sp, #8] │ │ │ │ add r3, sp, #192 @ 0xc0 │ │ │ │ @@ -787423,85 +787423,85 @@ │ │ │ │ adds r0, #12 │ │ │ │ bl 17c90 │ │ │ │ ldr r0, [pc, #200] @ (2dd7b4 >::_M_default_append(unsigned int)@@Base+0x5abf0>) │ │ │ │ mov.w r1, #4294967295 @ 0xffffffff │ │ │ │ add r0, pc │ │ │ │ bl 17e10 │ │ │ │ b.n 2dd4ac >::_M_default_append(unsigned int)@@Base+0x5a8e8> │ │ │ │ - vqadd.u16 q0, q2, q1 │ │ │ │ - ldrh r4, [r3, #12] │ │ │ │ + vqadd.u16 q0, q6, q1 │ │ │ │ + ldrh r4, [r4, #12] │ │ │ │ lsls r0, r2, #1 │ │ │ │ - mcr2 0, 7, r0, cr2, cr2, {2} │ │ │ │ - ldrh r0, [r5, #10] │ │ │ │ + mcr2 0, 7, r0, cr10, cr2, {2} │ │ │ │ + ldrh r0, [r6, #10] │ │ │ │ lsls r0, r2, #1 │ │ │ │ - mcr2 0, 6, r0, cr8, cr2, {2} │ │ │ │ - ldrh r6, [r1, #10] │ │ │ │ + mrc2 0, 6, r0, cr0, cr2, {2} │ │ │ │ + ldrh r6, [r2, #10] │ │ │ │ lsls r0, r2, #1 │ │ │ │ - mcr2 0, 5, r0, cr8, cr2, {2} │ │ │ │ - ldrh r6, [r5, #8] │ │ │ │ + mrc2 0, 5, r0, cr0, cr2, {2} │ │ │ │ + ldrh r6, [r6, #8] │ │ │ │ lsls r0, r2, #1 │ │ │ │ - mcr2 0, 4, r0, cr14, cr2, {2} │ │ │ │ - ldrh r4, [r2, #8] │ │ │ │ + mrc2 0, 4, r0, cr6, cr2, {2} │ │ │ │ + ldrh r4, [r3, #8] │ │ │ │ lsls r0, r2, #1 │ │ │ │ - mrc2 0, 3, r0, cr4, cr2, {2} │ │ │ │ - ldrh r2, [r7, #6] │ │ │ │ + mrc2 0, 3, r0, cr12, cr2, {2} │ │ │ │ + ldrh r2, [r0, #8] │ │ │ │ lsls r0, r2, #1 │ │ │ │ - mrc2 0, 2, r0, cr10, cr2, {2} │ │ │ │ - ldrh r0, [r4, #6] │ │ │ │ + mcr2 0, 3, r0, cr2, cr2, {2} │ │ │ │ + ldrh r0, [r5, #6] │ │ │ │ lsls r0, r2, #1 │ │ │ │ - mrc2 0, 1, r0, cr12, cr2, {2} │ │ │ │ - ldrh r4, [r0, #6] │ │ │ │ + mcr2 0, 2, r0, cr4, cr2, {2} │ │ │ │ + ldrh r4, [r1, #6] │ │ │ │ lsls r0, r2, #1 │ │ │ │ - mrc2 0, 0, r0, cr14, cr2, {2} │ │ │ │ - ldrh r6, [r4, #4] │ │ │ │ + mcr2 0, 1, r0, cr6, cr2, {2} │ │ │ │ + ldrh r6, [r5, #4] │ │ │ │ lsls r0, r2, #1 │ │ │ │ - mcr2 0, 0, r0, cr4, cr2, {2} │ │ │ │ - ldrh r2, [r1, #4] │ │ │ │ + mcr2 0, 0, r0, cr12, cr2, {2} │ │ │ │ + ldrh r2, [r2, #4] │ │ │ │ lsls r0, r2, #1 │ │ │ │ - stc2l 0, cr0, [r2, #328]! @ 0x148 │ │ │ │ - ldrh r2, [r5, #2] │ │ │ │ + stc2l 0, cr0, [sl, #328]! @ 0x148 │ │ │ │ + ldrh r2, [r6, #2] │ │ │ │ lsls r0, r2, #1 │ │ │ │ - stc2l 0, cr0, [r4, #328] @ 0x148 │ │ │ │ - ldrh r4, [r1, #2] │ │ │ │ + stc2l 0, cr0, [ip, #328] @ 0x148 │ │ │ │ + ldrh r4, [r2, #2] │ │ │ │ lsls r0, r2, #1 │ │ │ │ - stc2 0, cr0, [r6, #328]! @ 0x148 │ │ │ │ - ldrh r6, [r5, #0] │ │ │ │ + stc2 0, cr0, [lr, #328]! @ 0x148 │ │ │ │ + ldrh r6, [r6, #0] │ │ │ │ lsls r0, r2, #1 │ │ │ │ - stc2 0, cr0, [r8, #328] @ 0x148 │ │ │ │ - ldrh r0, [r2, #0] │ │ │ │ + ldc2 0, cr0, [r0, #328] @ 0x148 │ │ │ │ + ldrh r0, [r3, #0] │ │ │ │ lsls r0, r2, #1 │ │ │ │ - stc2l 0, cr0, [r8, #-328]! @ 0xfffffeb8 │ │ │ │ - strh r6, [r5, #62] @ 0x3e │ │ │ │ + ldc2l 0, cr0, [r0, #-328]! @ 0xfffffeb8 │ │ │ │ + strh r6, [r6, #62] @ 0x3e │ │ │ │ lsls r0, r2, #1 │ │ │ │ - stc2l 0, cr0, [lr, #-328] @ 0xfffffeb8 │ │ │ │ - strh r4, [r2, #62] @ 0x3e │ │ │ │ + ldc2l 0, cr0, [r6, #-328] @ 0xfffffeb8 │ │ │ │ + strh r4, [r3, #62] @ 0x3e │ │ │ │ lsls r0, r2, #1 │ │ │ │ - ldc2 0, cr0, [r4, #-328]! @ 0xfffffeb8 │ │ │ │ - strh r2, [r7, #60] @ 0x3c │ │ │ │ + ldc2 0, cr0, [ip, #-328]! @ 0xfffffeb8 │ │ │ │ + strh r2, [r0, #62] @ 0x3e │ │ │ │ lsls r0, r2, #1 │ │ │ │ - ldc2 0, cr0, [sl, #-328] @ 0xfffffeb8 │ │ │ │ - strh r0, [r4, #60] @ 0x3c │ │ │ │ + stc2 0, cr0, [r2, #-328]! @ 0xfffffeb8 │ │ │ │ + strh r0, [r5, #60] @ 0x3c │ │ │ │ lsls r0, r2, #1 │ │ │ │ - stc2 0, cr0, [r0, #-328] @ 0xfffffeb8 │ │ │ │ - strh r6, [r0, #60] @ 0x3c │ │ │ │ + stc2 0, cr0, [r8, #-328] @ 0xfffffeb8 │ │ │ │ + strh r6, [r1, #60] @ 0x3c │ │ │ │ lsls r0, r2, #1 │ │ │ │ - stc2l 0, cr0, [r6], #328 @ 0x148 │ │ │ │ - strh r4, [r5, #58] @ 0x3a │ │ │ │ + stc2l 0, cr0, [lr], #328 @ 0x148 │ │ │ │ + strh r4, [r6, #58] @ 0x3a │ │ │ │ lsls r0, r2, #1 │ │ │ │ - stc2l 0, cr0, [ip], {82} @ 0x52 │ │ │ │ - strh r2, [r2, #58] @ 0x3a │ │ │ │ + ldc2l 0, cr0, [r4], {82} @ 0x52 │ │ │ │ + strh r2, [r3, #58] @ 0x3a │ │ │ │ lsls r0, r2, #1 │ │ │ │ - ldc2 0, cr0, [r2], #328 @ 0x148 │ │ │ │ - strh r0, [r7, #56] @ 0x38 │ │ │ │ + ldc2 0, cr0, [sl], #328 @ 0x148 │ │ │ │ + strh r0, [r0, #58] @ 0x3a │ │ │ │ lsls r0, r2, #1 │ │ │ │ - ldc2 0, cr0, [r8], {82} @ 0x52 │ │ │ │ - strh r6, [r3, #56] @ 0x38 │ │ │ │ + stc2 0, cr0, [r0], #328 @ 0x148 │ │ │ │ + strh r6, [r4, #56] @ 0x38 │ │ │ │ lsls r0, r2, #1 │ │ │ │ - ldc2l 0, cr0, [lr], #-328 @ 0xfffffeb8 │ │ │ │ - strh r4, [r0, #56] @ 0x38 │ │ │ │ + stc2 0, cr0, [r6], {82} @ 0x52 │ │ │ │ + strh r4, [r1, #56] @ 0x38 │ │ │ │ lsls r0, r2, #1 │ │ │ │ push {r4, r5, r6, lr} │ │ │ │ mov.w ip, #4096 @ 0x1000 │ │ │ │ sub.w ip, sp, ip │ │ │ │ str.w r0, [ip, #4048] @ 0xfd0 │ │ │ │ ldr r2, [pc, #544] @ (2dd9e8 >::_M_default_append(unsigned int)@@Base+0x5ae24>) │ │ │ │ sub sp, #32 │ │ │ │ @@ -787714,56 +787714,56 @@ │ │ │ │ b.n 2dd850 >::_M_default_append(unsigned int)@@Base+0x5ac8c> │ │ │ │ blx 1172c <__stack_chk_fail@plt> │ │ │ │ nop │ │ │ │ asrs r6, r7, #8 │ │ │ │ lsls r4, r3, #1 │ │ │ │ asrs r0, r7, #6 │ │ │ │ movs r0, r0 │ │ │ │ - @ instruction: 0xfb5e0052 │ │ │ │ + @ instruction: 0xfb660052 │ │ │ │ mrc 15, 5, APSR_nzcv, cr13, cr15, {7} │ │ │ │ - bvc.n 2dd9a4 >::_M_default_append(unsigned int)@@Base+0x5ade0> │ │ │ │ + bvc.n 2dd9b4 >::_M_default_append(unsigned int)@@Base+0x5adf0> │ │ │ │ lsls r2, r2, #1 │ │ │ │ - @ instruction: 0xfb6e0052 │ │ │ │ + @ instruction: 0xfb760052 │ │ │ │ lsls r5, r7, #8 │ │ │ │ movs r0, r0 │ │ │ │ - @ instruction: 0xfb220052 │ │ │ │ - strh r2, [r5, #44] @ 0x2c │ │ │ │ + @ instruction: 0xfb2a0052 │ │ │ │ + strh r2, [r6, #44] @ 0x2c │ │ │ │ lsls r0, r2, #1 │ │ │ │ asrs r0, r7, #6 │ │ │ │ lsls r4, r3, #1 │ │ │ │ - @ instruction: 0xfaee0052 │ │ │ │ - strh r6, [r6, #42] @ 0x2a │ │ │ │ + @ instruction: 0xfaf60052 │ │ │ │ + strh r6, [r7, #42] @ 0x2a │ │ │ │ lsls r0, r2, #1 │ │ │ │ beq.n 2ddac6 >::_M_default_append(unsigned int)@@Base+0x5af02> │ │ │ │ - vtbx.8 d31, {d31- instruction: 0xfb040052 │ │ │ │ - @ instruction: 0xfa940052 │ │ │ │ - strh r4, [r3, #40] @ 0x28 │ │ │ │ + @ instruction: 0xfb0c0052 │ │ │ │ + @ instruction: 0xfa9c0052 │ │ │ │ + strh r4, [r4, #40] @ 0x28 │ │ │ │ lsls r0, r2, #1 │ │ │ │ - @ instruction: 0xfa7a0052 │ │ │ │ - strh r2, [r0, #40] @ 0x28 │ │ │ │ + @ instruction: 0xfa820052 │ │ │ │ + strh r2, [r1, #40] @ 0x28 │ │ │ │ lsls r0, r2, #1 │ │ │ │ - @ instruction: 0xfac20052 │ │ │ │ - @ instruction: 0xfae00052 │ │ │ │ - @ instruction: 0xfae40052 │ │ │ │ - @ instruction: 0xfb120052 │ │ │ │ - @ instruction: 0xfa0a0052 │ │ │ │ - strh r2, [r2, #36] @ 0x24 │ │ │ │ + @ instruction: 0xfaca0052 │ │ │ │ + @ instruction: 0xfae80052 │ │ │ │ + @ instruction: 0xfaec0052 │ │ │ │ + @ instruction: 0xfb1a0052 │ │ │ │ + @ instruction: 0xfa120052 │ │ │ │ + strh r2, [r3, #36] @ 0x24 │ │ │ │ lsls r0, r2, #1 │ │ │ │ - ldr??.w r0, [r0, #82] @ 0x52 │ │ │ │ - strh r0, [r7, #34] @ 0x22 │ │ │ │ + ldr??.w r0, [r8, #82] @ 0x52 │ │ │ │ + strh r0, [r0, #36] @ 0x24 │ │ │ │ lsls r0, r2, #1 │ │ │ │ - @ instruction: 0xfae00052 │ │ │ │ - @ instruction: 0xfb160052 │ │ │ │ - ldrsh.w r0, [r2, #82] @ 0x52 │ │ │ │ - strh r2, [r7, #32] │ │ │ │ + @ instruction: 0xfae80052 │ │ │ │ + @ instruction: 0xfb1e0052 │ │ │ │ + ldrsh.w r0, [sl, #82] @ 0x52 │ │ │ │ + strh r2, [r0, #34] @ 0x22 │ │ │ │ lsls r0, r2, #1 │ │ │ │ - ldrsb.w r0, [r4, #82] @ 0x52 │ │ │ │ - strh r2, [r3, #32] │ │ │ │ + ldrsb.w r0, [ip, #82] @ 0x52 │ │ │ │ + strh r2, [r4, #32] │ │ │ │ lsls r0, r2, #1 │ │ │ │ push {lr} │ │ │ │ mov.w ip, #4096 @ 0x1000 │ │ │ │ sub.w ip, sp, ip │ │ │ │ str.w r0, [ip, #4080] @ 0xff0 │ │ │ │ sub sp, #12 │ │ │ │ bl 2dd7b8 >::_M_default_append(unsigned int)@@Base+0x5abf4> │ │ │ │ @@ -787784,16 +787784,16 @@ │ │ │ │ add r0, pc │ │ │ │ bl 17e10 │ │ │ │ ldr r3, [sp, #4] │ │ │ │ mov r0, r3 │ │ │ │ add sp, #12 │ │ │ │ pop {pc} │ │ │ │ nop │ │ │ │ - str.w r0, [ip, #82] @ 0x52 │ │ │ │ - strh r4, [r2, #26] │ │ │ │ + ldr.w r0, [r4, #82] @ 0x52 │ │ │ │ + strh r4, [r3, #26] │ │ │ │ lsls r0, r2, #1 │ │ │ │ stmdb sp!, {r4, r5, r6, r7, r8, r9, sl, fp, lr} │ │ │ │ mov.w ip, #4096 @ 0x1000 │ │ │ │ vpush {d8} │ │ │ │ sub.w ip, sp, ip │ │ │ │ str.w r0, [ip, #3936] @ 0xf60 │ │ │ │ ldr.w r2, [pc, #1952] @ 2de270 >::_M_default_append(unsigned int)@@Base+0x5b6ac> │ │ │ │ @@ -788457,30 +788457,30 @@ │ │ │ │ nop │ │ │ │ lsrs r6, r6, #28 │ │ │ │ lsls r4, r3, #1 │ │ │ │ asrs r0, r7, #6 │ │ │ │ movs r0, r0 │ │ │ │ lsrs r4, r0, #28 │ │ │ │ lsls r4, r3, #1 │ │ │ │ - ldrsb.w r0, [sl, r2, lsl #1] │ │ │ │ - strh r0, [r6, #16] │ │ │ │ + vld4.16 {d0-d3}, [r2 :64], r2 │ │ │ │ + strh r0, [r7, #16] │ │ │ │ lsls r0, r2, #1 │ │ │ │ - ldr??.w r0, [ip, #82] @ 0x52 │ │ │ │ - @ instruction: 0xf7b20052 │ │ │ │ - @ instruction: 0xf4c60052 │ │ │ │ - ldrb r6, [r3, #23] │ │ │ │ + vst4.16 {d0-d3}, [r4 :64], r2 │ │ │ │ + @ instruction: 0xf7ba0052 │ │ │ │ + @ instruction: 0xf4ce0052 │ │ │ │ + ldrb r6, [r4, #23] │ │ │ │ lsls r0, r2, #1 │ │ │ │ - @ instruction: 0xf4aa0052 │ │ │ │ - ldrb r0, [r0, #23] │ │ │ │ + @ instruction: 0xf4b20052 │ │ │ │ + ldrb r0, [r1, #23] │ │ │ │ lsls r0, r2, #1 │ │ │ │ - eor.w r0, sl, #13762560 @ 0xd20000 │ │ │ │ - ldrb r0, [r4, #22] │ │ │ │ + eors.w r0, r2, #13762560 @ 0xd20000 │ │ │ │ + ldrb r0, [r5, #22] │ │ │ │ lsls r0, r2, #1 │ │ │ │ - @ instruction: 0xf2bc0052 │ │ │ │ - ldrb r4, [r2, #15] │ │ │ │ + movt r0, #16466 @ 0x4052 │ │ │ │ + ldrb r4, [r3, #15] │ │ │ │ lsls r0, r2, #1 │ │ │ │ push {r4, r5, lr} │ │ │ │ mov.w ip, #4096 @ 0x1000 │ │ │ │ sub.w ip, sp, ip │ │ │ │ str.w r0, [ip, #4048] @ 0xfd0 │ │ │ │ sub sp, #36 @ 0x24 │ │ │ │ ldr r2, [pc, #188] @ (2de37c >::_M_default_append(unsigned int)@@Base+0x5b7b8>) │ │ │ │ @@ -788561,27 +788561,27 @@ │ │ │ │ blx 1172c <__stack_chk_fail@plt> │ │ │ │ nop │ │ │ │ bl 2d037e >::_M_default_append(unsigned int)@@Base+0x4d7ba> │ │ │ │ lsls r0, r0, #29 │ │ │ │ lsls r4, r3, #1 │ │ │ │ asrs r0, r7, #6 │ │ │ │ movs r0, r0 │ │ │ │ - @ instruction: 0xf2220052 │ │ │ │ - movw r0, #32850 @ 0x8052 │ │ │ │ - rsb r0, sl, #82 @ 0x52 │ │ │ │ - ldrb r2, [r4, #11] │ │ │ │ + @ instruction: 0xf22a0052 │ │ │ │ + @ instruction: 0xf2500052 │ │ │ │ + rsbs r0, r2, #82 @ 0x52 │ │ │ │ + ldrb r2, [r5, #11] │ │ │ │ lsls r0, r2, #1 │ │ │ │ - subs.w r0, r2, #82 @ 0x52 │ │ │ │ - ldrb r2, [r1, #11] │ │ │ │ + subs.w r0, sl, #82 @ 0x52 │ │ │ │ + ldrb r2, [r2, #11] │ │ │ │ lsls r0, r2, #1 │ │ │ │ lsls r0, r3, #27 │ │ │ │ lsls r4, r3, #1 │ │ │ │ vmaxnm.f16 , , │ │ │ │ - sbc.w r0, lr, #82 @ 0x52 │ │ │ │ - ldrb r6, [r0, #10] │ │ │ │ + sbcs.w r0, r6, #82 @ 0x52 │ │ │ │ + ldrb r6, [r1, #10] │ │ │ │ lsls r0, r2, #1 │ │ │ │ push {r4, r5, lr} │ │ │ │ mov.w ip, #4096 @ 0x1000 │ │ │ │ sub.w ip, sp, ip │ │ │ │ str.w r0, [ip, #4048] @ 0xfd0 │ │ │ │ sub sp, #36 @ 0x24 │ │ │ │ ldr r2, [pc, #164] @ (2de468 >::_M_default_append(unsigned int)@@Base+0x5b8a4>) │ │ │ │ @@ -788653,24 +788653,24 @@ │ │ │ │ blx 1172c <__stack_chk_fail@plt> │ │ │ │ nop │ │ │ │ bl 1cc46a │ │ │ │ lsls r4, r7, #24 │ │ │ │ lsls r4, r3, #1 │ │ │ │ asrs r0, r7, #6 │ │ │ │ movs r0, r0 │ │ │ │ - adds.w r0, lr, #82 @ 0x52 │ │ │ │ - adc.w r0, r4, #82 @ 0x52 │ │ │ │ - @ instruction: 0xf0c60052 │ │ │ │ - ldrb r6, [r3, #7] │ │ │ │ + @ instruction: 0xf1260052 │ │ │ │ + adc.w r0, ip, #82 @ 0x52 │ │ │ │ + @ instruction: 0xf0ce0052 │ │ │ │ + ldrb r6, [r4, #7] │ │ │ │ lsls r0, r2, #1 │ │ │ │ lsls r4, r5, #23 │ │ │ │ lsls r4, r3, #1 │ │ │ │ mcr2 15, 3, pc, cr13, cr15, {7} @ │ │ │ │ - eor.w r0, r2, #82 @ 0x52 │ │ │ │ - ldrb r2, [r3, #6] │ │ │ │ + eor.w r0, sl, #82 @ 0x52 │ │ │ │ + ldrb r2, [r4, #6] │ │ │ │ lsls r0, r2, #1 │ │ │ │ movs r0, r0 │ │ │ │ movs r0, r0 │ │ │ │ push {r4, r5, lr} │ │ │ │ mov.w ip, #4096 @ 0x1000 │ │ │ │ sub.w ip, sp, ip │ │ │ │ str.w r0, [ip, #4064] @ 0xfe0 │ │ │ │ @@ -788713,15 +788713,15 @@ │ │ │ │ pop {r4, r5, pc} │ │ │ │ blx 1172c <__stack_chk_fail@plt> │ │ │ │ nop │ │ │ │ lsls r6, r3, #21 │ │ │ │ lsls r4, r3, #1 │ │ │ │ asrs r0, r7, #6 │ │ │ │ movs r0, r0 │ │ │ │ - orn r0, sl, #82 @ 0x52 │ │ │ │ + orns r0, r2, #82 @ 0x52 │ │ │ │ lsls r4, r4, #20 │ │ │ │ lsls r4, r3, #1 │ │ │ │ stmdb sp!, {r4, r5, r6, r7, r8, r9, sl, fp, lr} │ │ │ │ mov.w ip, #4096 @ 0x1000 │ │ │ │ vpush {d8-d10} │ │ │ │ sub.w ip, sp, ip │ │ │ │ str.w r0, [ip, #3976] @ 0xf88 │ │ │ │ @@ -789726,33 +789726,33 @@ │ │ │ │ bl 17e10 │ │ │ │ ldr r3, [sp, #32] │ │ │ │ b.n 2decd2 >::_M_default_append(unsigned int)@@Base+0x5c10e> │ │ │ │ stc2l 0, cr0, [r2, #-364]! @ 0xfffffe94 │ │ │ │ asrs r0, r7, #6 │ │ │ │ movs r0, r0 │ │ │ │ ldc2 0, cr0, [r2, #-364]! @ 0xfffffe94 │ │ │ │ - b.n 2df0bc >::_M_default_append(unsigned int)@@Base+0x5c4f8> │ │ │ │ + b.n 2df0cc >::_M_default_append(unsigned int)@@Base+0x5c508> │ │ │ │ lsls r2, r2, #1 │ │ │ │ - strb r6, [r3, #1] │ │ │ │ + strb r6, [r4, #1] │ │ │ │ lsls r0, r2, #1 │ │ │ │ - b.n 2df004 >::_M_default_append(unsigned int)@@Base+0x5c440> │ │ │ │ + b.n 2df014 >::_M_default_append(unsigned int)@@Base+0x5c450> │ │ │ │ lsls r2, r2, #1 │ │ │ │ - b.n 2deb0c >::_M_default_append(unsigned int)@@Base+0x5bf48> │ │ │ │ + b.n 2deb1c >::_M_default_append(unsigned int)@@Base+0x5bf58> │ │ │ │ lsls r2, r2, #1 │ │ │ │ - ldr r0, [r0, #88] @ 0x58 │ │ │ │ + ldr r0, [r1, #88] @ 0x58 │ │ │ │ lsls r0, r2, #1 │ │ │ │ - b.n 2dea50 >::_M_default_append(unsigned int)@@Base+0x5be8c> │ │ │ │ + b.n 2dea60 >::_M_default_append(unsigned int)@@Base+0x5be9c> │ │ │ │ lsls r2, r2, #1 │ │ │ │ - b.n 2dea78 >::_M_default_append(unsigned int)@@Base+0x5beb4> │ │ │ │ + b.n 2dea88 >::_M_default_append(unsigned int)@@Base+0x5bec4> │ │ │ │ lsls r2, r2, #1 │ │ │ │ - ldr r6, [r5, #80] @ 0x50 │ │ │ │ + ldr r6, [r6, #80] @ 0x50 │ │ │ │ lsls r0, r2, #1 │ │ │ │ - b.n 2dea0c >::_M_default_append(unsigned int)@@Base+0x5be48> │ │ │ │ + b.n 2dea1c >::_M_default_append(unsigned int)@@Base+0x5be58> │ │ │ │ lsls r2, r2, #1 │ │ │ │ - ldr r6, [r6, #76] @ 0x4c │ │ │ │ + ldr r6, [r7, #76] @ 0x4c │ │ │ │ lsls r0, r2, #1 │ │ │ │ push {r4, r5, r6, lr} │ │ │ │ mov.w ip, #4096 @ 0x1000 │ │ │ │ sub.w ip, sp, ip │ │ │ │ str.w r0, [ip, #4048] @ 0xfd0 │ │ │ │ ldr r2, [pc, #320] @ (2df28c >::_M_default_append(unsigned int)@@Base+0x5c6c8>) │ │ │ │ sub sp, #32 │ │ │ │ @@ -789881,48 +789881,48 @@ │ │ │ │ add r0, pc │ │ │ │ bl 17e10 │ │ │ │ b.n 2df1ce >::_M_default_append(unsigned int)@@Base+0x5c60a> │ │ │ │ blx 1172c <__stack_chk_fail@plt> │ │ │ │ ldrh.w r0, [sl, #91] @ 0x5b │ │ │ │ asrs r0, r7, #6 │ │ │ │ movs r0, r0 │ │ │ │ - b.n 2dfa3c >::_M_default_append(unsigned int)@@Base+0x5ce78> │ │ │ │ + b.n 2dfa4c >::_M_default_append(unsigned int)@@Base+0x5ce88> │ │ │ │ lsls r2, r2, #1 │ │ │ │ @ instruction: 0xfb0fffff │ │ │ │ - b.n 2dfa6c >::_M_default_append(unsigned int)@@Base+0x5cea8> │ │ │ │ + b.n 2dfa7c >::_M_default_append(unsigned int)@@Base+0x5ceb8> │ │ │ │ lsls r2, r2, #1 │ │ │ │ - b.n 2deaf4 >::_M_default_append(unsigned int)@@Base+0x5bf30> │ │ │ │ + b.n 2deb04 >::_M_default_append(unsigned int)@@Base+0x5bf40> │ │ │ │ lsls r2, r2, #1 │ │ │ │ lsls r3, r6, #4 │ │ │ │ movs r0, r0 │ │ │ │ - b.n 2df9ec >::_M_default_append(unsigned int)@@Base+0x5ce28> │ │ │ │ + b.n 2df9fc >::_M_default_append(unsigned int)@@Base+0x5ce38> │ │ │ │ lsls r2, r2, #1 │ │ │ │ - ldr r4, [r5, #64] @ 0x40 │ │ │ │ + ldr r4, [r6, #64] @ 0x40 │ │ │ │ lsls r0, r2, #1 │ │ │ │ ldrh.w r0, [sl, fp, lsl #1] │ │ │ │ - b.n 2df994 >::_M_default_append(unsigned int)@@Base+0x5cdd0> │ │ │ │ + b.n 2df9a4 >::_M_default_append(unsigned int)@@Base+0x5cde0> │ │ │ │ lsls r2, r2, #1 │ │ │ │ - ldr r2, [r7, #60] @ 0x3c │ │ │ │ + ldr r2, [r0, #64] @ 0x40 │ │ │ │ lsls r0, r2, #1 │ │ │ │ bl 56d2be │ │ │ │ - b.n 2df948 >::_M_default_append(unsigned int)@@Base+0x5cd84> │ │ │ │ + b.n 2df958 >::_M_default_append(unsigned int)@@Base+0x5cd94> │ │ │ │ lsls r2, r2, #1 │ │ │ │ - ldr r6, [r1, #60] @ 0x3c │ │ │ │ + ldr r6, [r2, #60] @ 0x3c │ │ │ │ lsls r0, r2, #1 │ │ │ │ - b.n 2df9f0 >::_M_default_append(unsigned int)@@Base+0x5ce2c> │ │ │ │ + b.n 2dfa00 >::_M_default_append(unsigned int)@@Base+0x5ce3c> │ │ │ │ lsls r2, r2, #1 │ │ │ │ - b.n 2dfa48 >::_M_default_append(unsigned int)@@Base+0x5ce84> │ │ │ │ + b.n 2dfa58 >::_M_default_append(unsigned int)@@Base+0x5ce94> │ │ │ │ lsls r2, r2, #1 │ │ │ │ - b.n 2df8e4 >::_M_default_append(unsigned int)@@Base+0x5cd20> │ │ │ │ + b.n 2df8f4 >::_M_default_append(unsigned int)@@Base+0x5cd30> │ │ │ │ lsls r2, r2, #1 │ │ │ │ - ldr r4, [r2, #56] @ 0x38 │ │ │ │ + ldr r4, [r3, #56] @ 0x38 │ │ │ │ lsls r0, r2, #1 │ │ │ │ - b.n 2df8b0 >::_M_default_append(unsigned int)@@Base+0x5ccec> │ │ │ │ + b.n 2df8c0 >::_M_default_append(unsigned int)@@Base+0x5ccfc> │ │ │ │ lsls r2, r2, #1 │ │ │ │ - ldr r4, [r6, #52] @ 0x34 │ │ │ │ + ldr r4, [r7, #52] @ 0x34 │ │ │ │ lsls r0, r2, #1 │ │ │ │ push {lr} │ │ │ │ mov.w ip, #4096 @ 0x1000 │ │ │ │ sub.w ip, sp, ip │ │ │ │ str.w r0, [ip, #4080] @ 0xff0 │ │ │ │ sub sp, #12 │ │ │ │ bl 2df13c >::_M_default_append(unsigned int)@@Base+0x5c578> │ │ │ │ @@ -789943,17 +789943,17 @@ │ │ │ │ add r0, pc │ │ │ │ bl 17e10 │ │ │ │ ldr r3, [sp, #4] │ │ │ │ mov r0, r3 │ │ │ │ add sp, #12 │ │ │ │ pop {pc} │ │ │ │ nop │ │ │ │ - b.n 2df7d0 >::_M_default_append(unsigned int)@@Base+0x5cc0c> │ │ │ │ + b.n 2df7e0 >::_M_default_append(unsigned int)@@Base+0x5cc1c> │ │ │ │ lsls r2, r2, #1 │ │ │ │ - ldr r0, [r4, #44] @ 0x2c │ │ │ │ + ldr r0, [r5, #44] @ 0x2c │ │ │ │ lsls r0, r2, #1 │ │ │ │ movs r0, r0 │ │ │ │ movs r0, r0 │ │ │ │ stmdb sp!, {r4, r5, r6, r7, r8, r9, lr} │ │ │ │ mov r4, r2 │ │ │ │ mov r2, r3 │ │ │ │ ldr r3, [sp, #32] │ │ │ │ @@ -790064,15 +790064,15 @@ │ │ │ │ add sp, #20 │ │ │ │ pop {r4, r5, pc} │ │ │ │ blx 1172c <__stack_chk_fail@plt> │ │ │ │ nop │ │ │ │ @ instruction: 0xf5e6005b │ │ │ │ asrs r0, r7, #6 │ │ │ │ movs r0, r0 │ │ │ │ - b.n 2df834 >::_M_default_append(unsigned int)@@Base+0x5cc70> │ │ │ │ + b.n 2df844 >::_M_default_append(unsigned int)@@Base+0x5cc80> │ │ │ │ lsls r2, r2, #1 │ │ │ │ sub.w r0, ip, #14352384 @ 0xdb0000 │ │ │ │ stmdb sp!, {r4, r5, r6, r7, r8, r9, lr} │ │ │ │ mov.w ip, #4096 @ 0x1000 │ │ │ │ sub.w ip, sp, ip │ │ │ │ str.w r0, [ip, #4048] @ 0xfd0 │ │ │ │ mov r4, r1 │ │ │ │ @@ -790153,23 +790153,23 @@ │ │ │ │ adds r0, #12 │ │ │ │ bl 17c90 │ │ │ │ ldr r0, [pc, #28] @ (2df570 >::_M_default_append(unsigned int)@@Base+0x5c9ac>) │ │ │ │ mov.w r1, #4294967295 @ 0xffffffff │ │ │ │ add r0, pc │ │ │ │ bl 17e10 │ │ │ │ b.n 2df540 >::_M_default_append(unsigned int)@@Base+0x5c97c> │ │ │ │ - b.n 2df7e0 >::_M_default_append(unsigned int)@@Base+0x5cc1c> │ │ │ │ + b.n 2df7f0 >::_M_default_append(unsigned int)@@Base+0x5cc2c> │ │ │ │ lsls r2, r2, #1 │ │ │ │ - b.n 2df790 >::_M_default_append(unsigned int)@@Base+0x5cbcc> │ │ │ │ + b.n 2df7a0 >::_M_default_append(unsigned int)@@Base+0x5cbdc> │ │ │ │ lsls r2, r2, #1 │ │ │ │ - ldr r2, [r7, #8] │ │ │ │ + ldr r2, [r0, #12] │ │ │ │ lsls r0, r2, #1 │ │ │ │ - b.n 2df75c >::_M_default_append(unsigned int)@@Base+0x5cb98> │ │ │ │ + b.n 2df76c >::_M_default_append(unsigned int)@@Base+0x5cba8> │ │ │ │ lsls r2, r2, #1 │ │ │ │ - ldr r4, [r3, #8] │ │ │ │ + ldr r4, [r4, #8] │ │ │ │ lsls r0, r2, #1 │ │ │ │ stmdb sp!, {r4, r5, r6, r7, r8, r9, sl, fp, lr} │ │ │ │ mov.w ip, #4096 @ 0x1000 │ │ │ │ vpush {d8-d9} │ │ │ │ sub.w ip, sp, ip │ │ │ │ str.w r0, [ip, #3912] @ 0xf48 │ │ │ │ sub sp, #132 @ 0x84 │ │ │ │ @@ -790572,19 +790572,19 @@ │ │ │ │ vldr d4, [r3] │ │ │ │ str r3, [sp, #48] @ 0x30 │ │ │ │ b.n 2dfa62 >::_M_default_append(unsigned int)@@Base+0x5ce9e> │ │ │ │ ... │ │ │ │ orns r0, r2, #14352384 @ 0xdb0000 │ │ │ │ asrs r0, r7, #6 │ │ │ │ movs r0, r0 │ │ │ │ - b.n 2dfb0c >::_M_default_append(unsigned int)@@Base+0x5cf48> │ │ │ │ + b.n 2dfb1c >::_M_default_append(unsigned int)@@Base+0x5cf58> │ │ │ │ lsls r2, r2, #1 │ │ │ │ - svc 182 @ 0xb6 │ │ │ │ + svc 190 @ 0xbe │ │ │ │ lsls r2, r2, #1 │ │ │ │ - bgt.n 2df9e8 >::_M_default_append(unsigned int)@@Base+0x5ce24> │ │ │ │ + bgt.n 2df9f8 >::_M_default_append(unsigned int)@@Base+0x5ce34> │ │ │ │ lsls r2, r2, #1 │ │ │ │ vcmpe.f64 d7, d3 │ │ │ │ vmrs APSR_nzcv, fpscr │ │ │ │ bpl.w 2dfeee >::_M_default_append(unsigned int)@@Base+0x5d32a> │ │ │ │ add.w sl, r0, r3 │ │ │ │ vldr d6, [sl] │ │ │ │ vneg.f64 d0, d6 │ │ │ │ @@ -791368,48 +791368,48 @@ │ │ │ │ ldr r0, [pc, #84] @ (2e0444 >::_M_default_append(unsigned int)@@Base+0x5d880>) │ │ │ │ mov.w r1, #4294967295 @ 0xffffffff │ │ │ │ add r0, pc │ │ │ │ bl 17e10 │ │ │ │ b.n 2dfed2 >::_M_default_append(unsigned int)@@Base+0x5d30e> │ │ │ │ blx 1172c <__stack_chk_fail@plt> │ │ │ │ nop │ │ │ │ - bhi.n 2e0438 >::_M_default_append(unsigned int)@@Base+0x5d874> │ │ │ │ + bhi.n 2e0448 >::_M_default_append(unsigned int)@@Base+0x5d884> │ │ │ │ lsls r2, r2, #1 │ │ │ │ - bvc.n 2e03e4 >::_M_default_append(unsigned int)@@Base+0x5d820> │ │ │ │ + bvc.n 2e03f4 >::_M_default_append(unsigned int)@@Base+0x5d830> │ │ │ │ lsls r2, r2, #1 │ │ │ │ sbcs.w r0, r6, fp, lsr #1 │ │ │ │ asrs r0, r7, #6 │ │ │ │ movs r0, r0 │ │ │ │ - bvc.n 2e031c >::_M_default_append(unsigned int)@@Base+0x5d758> │ │ │ │ + bvc.n 2e032c >::_M_default_append(unsigned int)@@Base+0x5d768> │ │ │ │ lsls r2, r2, #1 │ │ │ │ - ldrsh r0, [r5, r4] │ │ │ │ + ldrsh r0, [r6, r4] │ │ │ │ lsls r0, r2, #1 │ │ │ │ - bvc.n 2e0480 >::_M_default_append(unsigned int)@@Base+0x5d8bc> │ │ │ │ + bvc.n 2e0490 >::_M_default_append(unsigned int)@@Base+0x5d8cc> │ │ │ │ lsls r2, r2, #1 │ │ │ │ - ldrsh r6, [r2, r3] │ │ │ │ + ldrsh r6, [r3, r3] │ │ │ │ lsls r0, r2, #1 │ │ │ │ - bvc.n 2e044c >::_M_default_append(unsigned int)@@Base+0x5d888> │ │ │ │ + bvc.n 2e045c >::_M_default_append(unsigned int)@@Base+0x5d898> │ │ │ │ lsls r2, r2, #1 │ │ │ │ - ldrsh r0, [r7, r2] │ │ │ │ + ldrsh r0, [r0, r3] │ │ │ │ lsls r0, r2, #1 │ │ │ │ - bvs.n 2e04cc >::_M_default_append(unsigned int)@@Base+0x5d908> │ │ │ │ + bvs.n 2e04dc >::_M_default_append(unsigned int)@@Base+0x5d918> │ │ │ │ lsls r2, r2, #1 │ │ │ │ - ldrb r4, [r6, r7] │ │ │ │ + ldrb r4, [r7, r7] │ │ │ │ lsls r0, r2, #1 │ │ │ │ - bcc.n 2e03dc >::_M_default_append(unsigned int)@@Base+0x5d818> │ │ │ │ + bcc.n 2e03ec >::_M_default_append(unsigned int)@@Base+0x5d828> │ │ │ │ lsls r2, r2, #1 │ │ │ │ - ldrh r2, [r7, r5] │ │ │ │ + ldrh r2, [r0, r6] │ │ │ │ lsls r0, r2, #1 │ │ │ │ - bcs.n 2e0354 >::_M_default_append(unsigned int)@@Base+0x5d790> │ │ │ │ + bcs.n 2e0364 >::_M_default_append(unsigned int)@@Base+0x5d7a0> │ │ │ │ lsls r2, r2, #1 │ │ │ │ - ldrh r2, [r6, r0] │ │ │ │ + ldrh r2, [r7, r0] │ │ │ │ lsls r0, r2, #1 │ │ │ │ - bcs.n 2e04fc >::_M_default_append(unsigned int)@@Base+0x5d938> │ │ │ │ + bcs.n 2e050c >::_M_default_append(unsigned int)@@Base+0x5d948> │ │ │ │ lsls r2, r2, #1 │ │ │ │ - ldrh r2, [r0, r0] │ │ │ │ + ldrh r2, [r1, r0] │ │ │ │ lsls r0, r2, #1 │ │ │ │ stmdb sp!, {r4, r5, r6, r7, r8, r9, sl, fp, lr} │ │ │ │ mov.w ip, #4096 @ 0x1000 │ │ │ │ vpush {d8-d10} │ │ │ │ sub.w ip, sp, ip │ │ │ │ str.w r0, [ip, #3712] @ 0xe80 │ │ │ │ ldr.w r2, [pc, #1512] @ 2e0a48 >::_M_default_append(unsigned int)@@Base+0x5de84> │ │ │ │ @@ -791930,23 +791930,23 @@ │ │ │ │ ... │ │ │ │ b.n 2e0594 >::_M_default_append(unsigned int)@@Base+0x5d9d0> │ │ │ │ lsls r3, r3, #1 │ │ │ │ asrs r0, r7, #6 │ │ │ │ movs r0, r0 │ │ │ │ b.n 2e0514 >::_M_default_append(unsigned int)@@Base+0x5d950> │ │ │ │ lsls r3, r3, #1 │ │ │ │ - beq.n 2e09f8 >::_M_default_append(unsigned int)@@Base+0x5de34> │ │ │ │ + beq.n 2e0a08 >::_M_default_append(unsigned int)@@Base+0x5de44> │ │ │ │ lsls r2, r2, #1 │ │ │ │ - ldmia r7, {r2, r3, r5, r6, r7} │ │ │ │ + ldmia r7, {r2, r4, r5, r6, r7} │ │ │ │ lsls r2, r2, #1 │ │ │ │ - ldmia r4, {r1, r4, r5, r7} │ │ │ │ + ldmia r4, {r1, r3, r4, r5, r7} │ │ │ │ lsls r2, r2, #1 │ │ │ │ - strb r2, [r3, r1] │ │ │ │ + strb r2, [r4, r1] │ │ │ │ lsls r0, r2, #1 │ │ │ │ - ldmia r4, {r3, r4, r5} │ │ │ │ + ldmia r4!, {r6} │ │ │ │ lsls r2, r2, #1 │ │ │ │ vldr d7, [r0] │ │ │ │ vneg.f64 d7, d7 │ │ │ │ vstr d7, [r1] │ │ │ │ ldrd r8, r9, [r0] │ │ │ │ strd r8, r9, [r3], #8 │ │ │ │ cmp r3, r5 │ │ │ │ @@ -792276,17 +792276,17 @@ │ │ │ │ bne.n 2e0de6 >::_M_default_append(unsigned int)@@Base+0x5e222> │ │ │ │ mov.w r0, #4294967295 @ 0xffffffff │ │ │ │ add.w r8, r8, #1 │ │ │ │ str r0, [r3, #0] │ │ │ │ b.n 2e0de6 >::_M_default_append(unsigned int)@@Base+0x5e222> │ │ │ │ nop.w │ │ │ │ ... │ │ │ │ - ldmia r3!, {r2, r5, r6} │ │ │ │ + ldmia r3, {r2, r3, r5, r6} │ │ │ │ lsls r2, r2, #1 │ │ │ │ - ldmia r3!, {r1, r2, r4} │ │ │ │ + ldmia r3, {r1, r2, r3, r4} │ │ │ │ lsls r2, r2, #1 │ │ │ │ mov.w r8, #0 │ │ │ │ ldr r5, [sp, #36] @ 0x24 │ │ │ │ add.w r9, sp, #312 @ 0x138 │ │ │ │ ldr r4, [pc, #964] @ (2e1228 >::_M_default_append(unsigned int)@@Base+0x5e664>) │ │ │ │ mov r0, r5 │ │ │ │ add r4, pc │ │ │ │ @@ -792616,35 +792616,35 @@ │ │ │ │ bl 17e10 │ │ │ │ b.w 2e04a4 >::_M_default_append(unsigned int)@@Base+0x5d8e0> │ │ │ │ vcmpe.f64 d7, d6 │ │ │ │ vmrs APSR_nzcv, fpscr │ │ │ │ bmi.w 2e0ce8 >::_M_default_append(unsigned int)@@Base+0x5e124> │ │ │ │ b.n 2e0c6e >::_M_default_append(unsigned int)@@Base+0x5e0aa> │ │ │ │ ... │ │ │ │ - stmia r7!, {r1, r3, r4, r5, r7} │ │ │ │ + stmia r7!, {r1, r6, r7} │ │ │ │ lsls r2, r2, #1 │ │ │ │ - stmia r6!, {r1, r3, r4, r7} │ │ │ │ + stmia r6!, {r1, r5, r7} │ │ │ │ lsls r2, r2, #1 │ │ │ │ - ldr r6, [pc, #264] @ (2e133c >::_M_default_append(unsigned int)@@Base+0x5e778>) │ │ │ │ + ldr r6, [pc, #296] @ (2e135c >::_M_default_append(unsigned int)@@Base+0x5e798>) │ │ │ │ lsls r0, r2, #1 │ │ │ │ - ldr r6, [r7, r6] │ │ │ │ + ldr r6, [r0, r7] │ │ │ │ lsls r0, r2, #1 │ │ │ │ - stmia r4!, {r2, r3, r4, r5, r6, r7} │ │ │ │ + stmia r5!, {r2} │ │ │ │ lsls r2, r2, #1 │ │ │ │ - ldr r4, [pc, #656] @ (2e14d0 >::_M_default_append(unsigned int)@@Base+0x5e90c>) │ │ │ │ + ldr r4, [pc, #688] @ (2e14f0 >::_M_default_append(unsigned int)@@Base+0x5e92c>) │ │ │ │ lsls r0, r2, #1 │ │ │ │ - stmia r4!, {r6, r7} │ │ │ │ + stmia r4!, {r3, r6, r7} │ │ │ │ lsls r2, r2, #1 │ │ │ │ - stmia r4!, {r1, r4, r5, r6} │ │ │ │ + stmia r4!, {r1, r3, r4, r5, r6} │ │ │ │ lsls r2, r2, #1 │ │ │ │ - ldr r4, [pc, #104] @ (2e12b4 >::_M_default_append(unsigned int)@@Base+0x5e6f0>) │ │ │ │ + ldr r4, [pc, #136] @ (2e12d4 >::_M_default_append(unsigned int)@@Base+0x5e710>) │ │ │ │ lsls r0, r2, #1 │ │ │ │ - stmia r4!, {r2, r6} │ │ │ │ + stmia r4!, {r2, r3, r6} │ │ │ │ lsls r2, r2, #1 │ │ │ │ - ldr r3, [pc, #944] @ (2e1604 >::_M_default_append(unsigned int)@@Base+0x5ea40>) │ │ │ │ + ldr r3, [pc, #976] @ (2e1624 >::_M_default_append(unsigned int)@@Base+0x5ea60>) │ │ │ │ lsls r0, r2, #1 │ │ │ │ ldr r7, [sp, #36] @ 0x24 │ │ │ │ mov.w r4, #1688 @ 0x698 │ │ │ │ ldr.w r5, [pc, #1908] @ 2e19d0 >::_M_default_append(unsigned int)@@Base+0x5ee0c> │ │ │ │ mov r0, r7 │ │ │ │ bl 5253ac │ │ │ │ ldr r6, [sp, #116] @ 0x74 │ │ │ │ @@ -793304,31 +793304,31 @@ │ │ │ │ vmrs APSR_nzcv, fpscr │ │ │ │ blt.w 2e1692 >::_M_default_append(unsigned int)@@Base+0x5eace> │ │ │ │ movs r2, #0 │ │ │ │ mov.w r8, #1 │ │ │ │ b.n 2e17aa >::_M_default_append(unsigned int)@@Base+0x5ebe6> │ │ │ │ nop │ │ │ │ ... │ │ │ │ - stmia r3!, {r1, r3, r4, r5, r7} │ │ │ │ + stmia r3!, {r1, r6, r7} │ │ │ │ lsls r2, r2, #1 │ │ │ │ - stmia r1!, {r2, r3, r4, r6} │ │ │ │ + stmia r1!, {r2, r5, r6} │ │ │ │ lsls r2, r2, #1 │ │ │ │ - ldr r1, [pc, #0] @ (2e19dc >::_M_default_append(unsigned int)@@Base+0x5ee18>) │ │ │ │ + ldr r1, [pc, #32] @ (2e19fc >::_M_default_append(unsigned int)@@Base+0x5ee38>) │ │ │ │ lsls r0, r2, #1 │ │ │ │ - stmia r1!, {r1, r3, r4, r5} │ │ │ │ + stmia r1!, {r1, r6} │ │ │ │ lsls r2, r2, #1 │ │ │ │ - ldr r0, [pc, #896] @ (2e1d64 >::_M_default_append(unsigned int)@@Base+0x5f1a0>) │ │ │ │ + ldr r0, [pc, #928] @ (2e1d84 >::_M_default_append(unsigned int)@@Base+0x5f1c0>) │ │ │ │ lsls r0, r2, #1 │ │ │ │ - stmia r1!, {r1, r2} │ │ │ │ + stmia r1!, {r1, r2, r3} │ │ │ │ lsls r2, r2, #1 │ │ │ │ - ldr r0, [pc, #680] @ (2e1c94 >::_M_default_append(unsigned int)@@Base+0x5f0d0>) │ │ │ │ + ldr r0, [pc, #712] @ (2e1cb4 >::_M_default_append(unsigned int)@@Base+0x5f0f0>) │ │ │ │ lsls r0, r2, #1 │ │ │ │ - stmia r0!, {r4, r6, r7} │ │ │ │ + stmia r0!, {r3, r4, r6, r7} │ │ │ │ lsls r2, r2, #1 │ │ │ │ - ldr r0, [pc, #464] @ (2e1bc4 >::_M_default_append(unsigned int)@@Base+0x5f000>) │ │ │ │ + ldr r0, [pc, #496] @ (2e1be4 >::_M_default_append(unsigned int)@@Base+0x5f020>) │ │ │ │ lsls r0, r2, #1 │ │ │ │ ldr r3, [sp, #64] @ 0x40 │ │ │ │ vldr d5, [r3] │ │ │ │ vmls.f64 d5, d6, d4 │ │ │ │ vneg.f64 d4, d5 │ │ │ │ vcmpe.f64 d7, d4 │ │ │ │ vmrs APSR_nzcv, fpscr │ │ │ │ @@ -794314,131 +794314,131 @@ │ │ │ │ adds r0, #12 │ │ │ │ bl 17c90 │ │ │ │ ldr r0, [pc, #244] @ (2e2584 >::_M_default_append(unsigned int)@@Base+0x5f9c0>) │ │ │ │ mov.w r1, #4294967295 @ 0xffffffff │ │ │ │ add r0, pc │ │ │ │ bl 17e10 │ │ │ │ b.w 2e14fe >::_M_default_append(unsigned int)@@Base+0x5e93a> │ │ │ │ - pop {r1} │ │ │ │ + pop {r1, r3} │ │ │ │ lsls r2, r2, #1 │ │ │ │ - bics r6, r4 │ │ │ │ + bics r6, r5 │ │ │ │ lsls r0, r2, #1 │ │ │ │ - cbnz r6, 2e251e >::_M_default_append(unsigned int)@@Base+0x5f95a> │ │ │ │ + cbnz r6, 2e2520 >::_M_default_append(unsigned int)@@Base+0x5f95c> │ │ │ │ lsls r2, r2, #1 │ │ │ │ - bics r2, r0 │ │ │ │ + bics r2, r1 │ │ │ │ lsls r0, r2, #1 │ │ │ │ - cbnz r0, 2e2520 >::_M_default_append(unsigned int)@@Base+0x5f95c> │ │ │ │ + cbnz r0, 2e2522 >::_M_default_append(unsigned int)@@Base+0x5f95e> │ │ │ │ lsls r2, r2, #1 │ │ │ │ - muls r4, r4 │ │ │ │ + muls r4, r5 │ │ │ │ lsls r0, r2, #1 │ │ │ │ - cbnz r0, 2e2520 >::_M_default_append(unsigned int)@@Base+0x5f95c> │ │ │ │ + cbnz r0, 2e2522 >::_M_default_append(unsigned int)@@Base+0x5f95e> │ │ │ │ lsls r2, r2, #1 │ │ │ │ - muls r6, r0 │ │ │ │ + muls r6, r1 │ │ │ │ lsls r0, r2, #1 │ │ │ │ - cbnz r2, 2e2520 >::_M_default_append(unsigned int)@@Base+0x5f95c> │ │ │ │ + cbnz r2, 2e2522 >::_M_default_append(unsigned int)@@Base+0x5f95e> │ │ │ │ lsls r2, r2, #1 │ │ │ │ - orrs r6, r4 │ │ │ │ + orrs r6, r5 │ │ │ │ lsls r0, r2, #1 │ │ │ │ - cbnz r4, 2e2520 >::_M_default_append(unsigned int)@@Base+0x5f95c> │ │ │ │ + cbnz r4, 2e2522 >::_M_default_append(unsigned int)@@Base+0x5f95e> │ │ │ │ lsls r2, r2, #1 │ │ │ │ - orrs r0, r1 │ │ │ │ + orrs r0, r2 │ │ │ │ lsls r0, r2, #1 │ │ │ │ - cbnz r6, 2e251c >::_M_default_append(unsigned int)@@Base+0x5f958> │ │ │ │ + cbnz r6, 2e251e >::_M_default_append(unsigned int)@@Base+0x5f95a> │ │ │ │ lsls r2, r2, #1 │ │ │ │ - cmn r2, r3 │ │ │ │ + cmn r2, r4 │ │ │ │ lsls r0, r2, #1 │ │ │ │ - cbnz r0, 2e251e >::_M_default_append(unsigned int)@@Base+0x5f95a> │ │ │ │ + cbnz r0, 2e2520 >::_M_default_append(unsigned int)@@Base+0x5f95c> │ │ │ │ lsls r2, r2, #1 │ │ │ │ - cmp r4, r7 │ │ │ │ + cmn r4, r0 │ │ │ │ lsls r0, r2, #1 │ │ │ │ - revsh r2, r7 │ │ │ │ + cbnz r2, 2e2520 >::_M_default_append(unsigned int)@@Base+0x5f95c> │ │ │ │ lsls r2, r2, #1 │ │ │ │ - cmp r6, r3 │ │ │ │ + cmp r6, r4 │ │ │ │ lsls r0, r2, #1 │ │ │ │ - revsh r2, r3 │ │ │ │ + revsh r2, r4 │ │ │ │ lsls r2, r2, #1 │ │ │ │ - negs r6, r7 │ │ │ │ + cmp r6, r0 │ │ │ │ lsls r0, r2, #1 │ │ │ │ - hlt 0x003c │ │ │ │ + revsh r4, r0 │ │ │ │ lsls r2, r2, #1 │ │ │ │ - negs r0, r4 │ │ │ │ + negs r0, r5 │ │ │ │ lsls r0, r2, #1 │ │ │ │ - hlt 0x001e │ │ │ │ + hlt 0x0026 │ │ │ │ lsls r2, r2, #1 │ │ │ │ - negs r2, r0 │ │ │ │ + negs r2, r1 │ │ │ │ lsls r0, r2, #1 │ │ │ │ - rev16 r6, r7 │ │ │ │ + hlt 0x0006 │ │ │ │ lsls r2, r2, #1 │ │ │ │ - tst r2, r4 │ │ │ │ + tst r2, r5 │ │ │ │ lsls r0, r2, #1 │ │ │ │ - @ instruction: 0xb864 │ │ │ │ + @ instruction: 0xb86c │ │ │ │ lsls r2, r2, #1 │ │ │ │ - ands r2, r1 │ │ │ │ + ands r2, r2 │ │ │ │ lsls r0, r2, #1 │ │ │ │ - @ instruction: 0xb7ac │ │ │ │ + @ instruction: 0xb7b4 │ │ │ │ lsls r2, r2, #1 │ │ │ │ - @ instruction: 0xb712 │ │ │ │ + @ instruction: 0xb71a │ │ │ │ lsls r2, r2, #1 │ │ │ │ - subs r6, #182 @ 0xb6 │ │ │ │ + subs r6, #190 @ 0xbe │ │ │ │ lsls r0, r2, #1 │ │ │ │ - @ instruction: 0xb6f2 │ │ │ │ + @ instruction: 0xb6fa │ │ │ │ lsls r2, r2, #1 │ │ │ │ - subs r6, #150 @ 0x96 │ │ │ │ + subs r6, #158 @ 0x9e │ │ │ │ lsls r0, r2, #1 │ │ │ │ - @ instruction: 0xb6d2 │ │ │ │ + @ instruction: 0xb6da │ │ │ │ lsls r2, r2, #1 │ │ │ │ - subs r6, #118 @ 0x76 │ │ │ │ + subs r6, #126 @ 0x7e │ │ │ │ lsls r0, r2, #1 │ │ │ │ - @ instruction: 0xb6b2 │ │ │ │ + @ instruction: 0xb6ba │ │ │ │ lsls r2, r2, #1 │ │ │ │ - subs r6, #86 @ 0x56 │ │ │ │ + subs r6, #94 @ 0x5e │ │ │ │ lsls r0, r2, #1 │ │ │ │ - @ instruction: 0xb690 │ │ │ │ + @ instruction: 0xb698 │ │ │ │ lsls r2, r2, #1 │ │ │ │ - subs r6, #54 @ 0x36 │ │ │ │ + subs r6, #62 @ 0x3e │ │ │ │ lsls r0, r2, #1 │ │ │ │ - cpsid i │ │ │ │ + @ instruction: 0xb67a │ │ │ │ lsls r2, r2, #1 │ │ │ │ - subs r6, #22 │ │ │ │ + subs r6, #30 │ │ │ │ lsls r0, r2, #1 │ │ │ │ - @ instruction: 0xb652 │ │ │ │ + @ instruction: 0xb65a │ │ │ │ lsls r2, r2, #1 │ │ │ │ - subs r5, #246 @ 0xf6 │ │ │ │ + subs r5, #254 @ 0xfe │ │ │ │ lsls r0, r2, #1 │ │ │ │ - @ instruction: 0xb630 │ │ │ │ + @ instruction: 0xb638 │ │ │ │ lsls r2, r2, #1 │ │ │ │ - subs r5, #212 @ 0xd4 │ │ │ │ + subs r5, #220 @ 0xdc │ │ │ │ lsls r0, r2, #1 │ │ │ │ - setpan #0 │ │ │ │ + setpan #1 │ │ │ │ lsls r2, r2, #1 │ │ │ │ - subs r5, #180 @ 0xb4 │ │ │ │ + subs r5, #188 @ 0xbc │ │ │ │ lsls r0, r2, #1 │ │ │ │ - push {r4, r5, r6, r7, lr} │ │ │ │ + push {r3, r4, r5, r6, r7, lr} │ │ │ │ lsls r2, r2, #1 │ │ │ │ - subs r5, #148 @ 0x94 │ │ │ │ + subs r5, #156 @ 0x9c │ │ │ │ lsls r0, r2, #1 │ │ │ │ - push {r4, r6, r7, lr} │ │ │ │ + push {r3, r4, r6, r7, lr} │ │ │ │ lsls r2, r2, #1 │ │ │ │ - subs r5, #116 @ 0x74 │ │ │ │ + subs r5, #124 @ 0x7c │ │ │ │ lsls r0, r2, #1 │ │ │ │ - sxtb r4, r2 │ │ │ │ + sxtb r4, r3 │ │ │ │ lsls r2, r2, #1 │ │ │ │ - subs r1, #252 @ 0xfc │ │ │ │ + subs r2, #4 │ │ │ │ lsls r0, r2, #1 │ │ │ │ - sxth r2, r4 │ │ │ │ + sxth r2, r5 │ │ │ │ lsls r2, r2, #1 │ │ │ │ - subs r1, #200 @ 0xc8 │ │ │ │ + subs r1, #208 @ 0xd0 │ │ │ │ lsls r0, r2, #1 │ │ │ │ - cbz r2, 2e25b4 >::_M_default_append(unsigned int)@@Base+0x5f9f0> │ │ │ │ + cbz r2, 2e25b6 >::_M_default_append(unsigned int)@@Base+0x5f9f2> │ │ │ │ lsls r2, r2, #1 │ │ │ │ - subs r1, #138 @ 0x8a │ │ │ │ + subs r1, #146 @ 0x92 │ │ │ │ lsls r0, r2, #1 │ │ │ │ - cbz r6, 2e25b2 >::_M_default_append(unsigned int)@@Base+0x5f9ee> │ │ │ │ + cbz r6, 2e25b4 >::_M_default_append(unsigned int)@@Base+0x5f9f0> │ │ │ │ lsls r2, r2, #1 │ │ │ │ - subs r1, #98 @ 0x62 │ │ │ │ + subs r1, #106 @ 0x6a │ │ │ │ lsls r0, r2, #1 │ │ │ │ push {r4, r5, r6, r7, lr} │ │ │ │ mov.w ip, #4096 @ 0x1000 │ │ │ │ sub.w ip, sp, ip │ │ │ │ str.w r0, [ip, #4040] @ 0xfc8 │ │ │ │ ldr r2, [pc, #832] @ (2e28d8 >::_M_default_append(unsigned int)@@Base+0x5fd14>) │ │ │ │ sub sp, #36 @ 0x24 │ │ │ │ @@ -794756,105 +794756,105 @@ │ │ │ │ bl 17e10 │ │ │ │ b.n 2e261e >::_M_default_append(unsigned int)@@Base+0x5fa5a> │ │ │ │ blx 1172c <__stack_chk_fail@plt> │ │ │ │ stmia r4!, {r1, r2, r3, r5, r6} │ │ │ │ lsls r3, r3, #1 │ │ │ │ asrs r0, r7, #6 │ │ │ │ movs r0, r0 │ │ │ │ - add sp, #424 @ 0x1a8 │ │ │ │ + add sp, #456 @ 0x1c8 │ │ │ │ lsls r2, r2, #1 │ │ │ │ udf #123 @ 0x7b │ │ │ │ - vcvt.u16.f16 d25, d18, #1 │ │ │ │ + vcvt.u16.f16 d25, d26, #1 │ │ │ │ lsls r2, r2, #1 │ │ │ │ - sub sp, #16 │ │ │ │ + sub sp, #48 @ 0x30 │ │ │ │ lsls r2, r2, #1 │ │ │ │ lsls r7, r3, #14 │ │ │ │ movs r0, r0 │ │ │ │ - add sp, #208 @ 0xd0 │ │ │ │ + add sp, #240 @ 0xf0 │ │ │ │ lsls r2, r2, #1 │ │ │ │ - adds r7, #220 @ 0xdc │ │ │ │ + adds r7, #228 @ 0xe4 │ │ │ │ lsls r0, r2, #1 │ │ │ │ stmia r3!, {r1, r3, r5, r6, r7} │ │ │ │ lsls r3, r3, #1 │ │ │ │ - add sp, #0 │ │ │ │ + add sp, #32 │ │ │ │ lsls r2, r2, #1 │ │ │ │ - adds r7, #168 @ 0xa8 │ │ │ │ + adds r7, #176 @ 0xb0 │ │ │ │ lsls r0, r2, #1 │ │ │ │ ldmia r5, {r0, r1, r4, r5, r7} │ │ │ │ - vaddl.u , d15, d24 │ │ │ │ + vshr.u32 d27, d16, #1 │ │ │ │ lsls r2, r2, #1 │ │ │ │ - add sp, #408 @ 0x198 │ │ │ │ + add sp, #440 @ 0x1b8 │ │ │ │ lsls r2, r2, #1 │ │ │ │ - add r7, sp, #728 @ 0x2d8 │ │ │ │ + add r7, sp, #760 @ 0x2f8 │ │ │ │ lsls r2, r2, #1 │ │ │ │ - adds r7, #94 @ 0x5e │ │ │ │ + adds r7, #102 @ 0x66 │ │ │ │ lsls r0, r2, #1 │ │ │ │ - add r7, sp, #624 @ 0x270 │ │ │ │ + add r7, sp, #656 @ 0x290 │ │ │ │ lsls r2, r2, #1 │ │ │ │ - adds r7, #68 @ 0x44 │ │ │ │ + adds r7, #76 @ 0x4c │ │ │ │ lsls r0, r2, #1 │ │ │ │ - add sp, #224 @ 0xe0 │ │ │ │ + add sp, #256 @ 0x100 │ │ │ │ lsls r2, r2, #1 │ │ │ │ - add sp, #408 @ 0x198 │ │ │ │ + add sp, #440 @ 0x1b8 │ │ │ │ lsls r2, r2, #1 │ │ │ │ - add sp, #424 @ 0x1a8 │ │ │ │ + add sp, #456 @ 0x1c8 │ │ │ │ lsls r2, r2, #1 │ │ │ │ - sub sp, #176 @ 0xb0 │ │ │ │ + sub sp, #208 @ 0xd0 │ │ │ │ lsls r2, r2, #1 │ │ │ │ - add r7, sp, #160 @ 0xa0 │ │ │ │ + add r7, sp, #192 @ 0xc0 │ │ │ │ lsls r2, r2, #1 │ │ │ │ - adds r6, #208 @ 0xd0 │ │ │ │ + adds r6, #216 @ 0xd8 │ │ │ │ lsls r0, r2, #1 │ │ │ │ - add r7, sp, #56 @ 0x38 │ │ │ │ + add r7, sp, #88 @ 0x58 │ │ │ │ lsls r2, r2, #1 │ │ │ │ - adds r6, #182 @ 0xb6 │ │ │ │ + adds r6, #190 @ 0xbe │ │ │ │ lsls r0, r2, #1 │ │ │ │ - add sp, #456 @ 0x1c8 │ │ │ │ + add sp, #488 @ 0x1e8 │ │ │ │ lsls r2, r2, #1 │ │ │ │ - sub sp, #152 @ 0x98 │ │ │ │ + sub sp, #184 @ 0xb8 │ │ │ │ lsls r2, r2, #1 │ │ │ │ - add r6, sp, #784 @ 0x310 │ │ │ │ + add r6, sp, #816 @ 0x330 │ │ │ │ lsls r2, r2, #1 │ │ │ │ - adds r6, #108 @ 0x6c │ │ │ │ + adds r6, #116 @ 0x74 │ │ │ │ lsls r0, r2, #1 │ │ │ │ - sub sp, #232 @ 0xe8 │ │ │ │ + sub sp, #264 @ 0x108 │ │ │ │ lsls r2, r2, #1 │ │ │ │ - add sp, #496 @ 0x1f0 │ │ │ │ + sub sp, #16 │ │ │ │ lsls r2, r2, #1 │ │ │ │ - add r6, sp, #488 @ 0x1e8 │ │ │ │ + add r6, sp, #520 @ 0x208 │ │ │ │ lsls r2, r2, #1 │ │ │ │ - adds r6, #34 @ 0x22 │ │ │ │ + adds r6, #42 @ 0x2a │ │ │ │ lsls r0, r2, #1 │ │ │ │ - add r6, sp, #368 @ 0x170 │ │ │ │ + add r6, sp, #400 @ 0x190 │ │ │ │ lsls r2, r2, #1 │ │ │ │ - adds r6, #2 │ │ │ │ + adds r6, #10 │ │ │ │ lsls r0, r2, #1 │ │ │ │ - sub sp, #392 @ 0x188 │ │ │ │ + sub sp, #424 @ 0x1a8 │ │ │ │ lsls r2, r2, #1 │ │ │ │ - add sp, #480 @ 0x1e0 │ │ │ │ + sub sp, #0 │ │ │ │ lsls r2, r2, #1 │ │ │ │ - add r6, sp, #72 @ 0x48 │ │ │ │ + add r6, sp, #104 @ 0x68 │ │ │ │ lsls r2, r2, #1 │ │ │ │ - adds r5, #186 @ 0xba │ │ │ │ + adds r5, #194 @ 0xc2 │ │ │ │ lsls r0, r2, #1 │ │ │ │ - cbz r0, 2e298a >::_M_default_append(unsigned int)@@Base+0x5fdc6> │ │ │ │ + cbz r0, 2e298c >::_M_default_append(unsigned int)@@Base+0x5fdc8> │ │ │ │ lsls r2, r2, #1 │ │ │ │ - sub sp, #216 @ 0xd8 │ │ │ │ + sub sp, #248 @ 0xf8 │ │ │ │ lsls r2, r2, #1 │ │ │ │ - add r5, sp, #800 @ 0x320 │ │ │ │ + add r5, sp, #832 @ 0x340 │ │ │ │ lsls r2, r2, #1 │ │ │ │ - adds r5, #112 @ 0x70 │ │ │ │ + adds r5, #120 @ 0x78 │ │ │ │ lsls r0, r2, #1 │ │ │ │ - sub sp, #488 @ 0x1e8 │ │ │ │ + cbz r2, 2e2990 >::_M_default_append(unsigned int)@@Base+0x5fdcc> │ │ │ │ lsls r2, r2, #1 │ │ │ │ - cbz r4, 2e29a2 >::_M_default_append(unsigned int)@@Base+0x5fdde> │ │ │ │ + cbz r4, 2e29a4 >::_M_default_append(unsigned int)@@Base+0x5fde0> │ │ │ │ lsls r2, r2, #1 │ │ │ │ - add r5, sp, #512 @ 0x200 │ │ │ │ + add r5, sp, #544 @ 0x220 │ │ │ │ lsls r2, r2, #1 │ │ │ │ - adds r5, #40 @ 0x28 │ │ │ │ + adds r5, #48 @ 0x30 │ │ │ │ lsls r0, r2, #1 │ │ │ │ push {lr} │ │ │ │ mov.w ip, #4096 @ 0x1000 │ │ │ │ sub.w ip, sp, ip │ │ │ │ str.w r0, [ip, #4080] @ 0xff0 │ │ │ │ sub sp, #12 │ │ │ │ bl 2e2588 >::_M_default_append(unsigned int)@@Base+0x5f9c4> │ │ │ │ @@ -794875,17 +794875,17 @@ │ │ │ │ add r0, pc │ │ │ │ bl 17e10 │ │ │ │ ldr r3, [sp, #4] │ │ │ │ mov r0, r3 │ │ │ │ add sp, #12 │ │ │ │ pop {pc} │ │ │ │ nop │ │ │ │ - add r4, sp, #496 @ 0x1f0 │ │ │ │ + add r4, sp, #528 @ 0x210 │ │ │ │ lsls r2, r2, #1 │ │ │ │ - adds r4, #36 @ 0x24 │ │ │ │ + adds r4, #44 @ 0x2c │ │ │ │ lsls r0, r2, #1 │ │ │ │ ldr r0, [r1, #4] │ │ │ │ ldr r3, [r2, #4] │ │ │ │ push {r4, r5} │ │ │ │ ldr r4, [r0, #4] │ │ │ │ ldr r5, [r3, #4] │ │ │ │ cmp r4, r5 │ │ │ │ @@ -795154,43 +795154,43 @@ │ │ │ │ adds r0, #12 │ │ │ │ bl 17c90 │ │ │ │ ldr r0, [pc, #64] @ (2e2d18 >::_M_default_append(unsigned int)@@Base+0x60154>) │ │ │ │ mov r1, r4 │ │ │ │ add r0, pc │ │ │ │ bl 17e10 │ │ │ │ b.n 2e2b38 >::_M_default_append(unsigned int)@@Base+0x5ff74> │ │ │ │ - add r6, sp, #920 @ 0x398 │ │ │ │ + add r6, sp, #952 @ 0x3b8 │ │ │ │ lsls r2, r2, #1 │ │ │ │ - adds r2, #194 @ 0xc2 │ │ │ │ + adds r2, #202 @ 0xca │ │ │ │ lsls r0, r2, #1 │ │ │ │ - add r6, sp, #840 @ 0x348 │ │ │ │ + add r6, sp, #872 @ 0x368 │ │ │ │ lsls r2, r2, #1 │ │ │ │ - add r6, sp, #136 @ 0x88 │ │ │ │ + add r6, sp, #168 @ 0xa8 │ │ │ │ lsls r2, r2, #1 │ │ │ │ - adds r1, #254 @ 0xfe │ │ │ │ + adds r2, #6 │ │ │ │ lsls r0, r2, #1 │ │ │ │ - add r6, sp, #104 @ 0x68 │ │ │ │ + add r6, sp, #136 @ 0x88 │ │ │ │ lsls r2, r2, #1 │ │ │ │ - add r5, sp, #792 @ 0x318 │ │ │ │ + add r5, sp, #824 @ 0x338 │ │ │ │ lsls r2, r2, #1 │ │ │ │ - add r5, sp, #568 @ 0x238 │ │ │ │ + add r5, sp, #600 @ 0x258 │ │ │ │ lsls r2, r2, #1 │ │ │ │ - adds r1, #106 @ 0x6a │ │ │ │ + adds r1, #114 @ 0x72 │ │ │ │ lsls r0, r2, #1 │ │ │ │ - add r5, sp, #464 @ 0x1d0 │ │ │ │ + add r5, sp, #496 @ 0x1f0 │ │ │ │ lsls r2, r2, #1 │ │ │ │ - adds r1, #80 @ 0x50 │ │ │ │ + adds r1, #88 @ 0x58 │ │ │ │ lsls r0, r2, #1 │ │ │ │ - add r5, sp, #360 @ 0x168 │ │ │ │ + add r5, sp, #392 @ 0x188 │ │ │ │ lsls r2, r2, #1 │ │ │ │ - adds r1, #54 @ 0x36 │ │ │ │ + adds r1, #62 @ 0x3e │ │ │ │ lsls r0, r2, #1 │ │ │ │ - add r5, sp, #256 @ 0x100 │ │ │ │ + add r5, sp, #288 @ 0x120 │ │ │ │ lsls r2, r2, #1 │ │ │ │ - adds r1, #28 │ │ │ │ + adds r1, #36 @ 0x24 │ │ │ │ lsls r0, r2, #1 │ │ │ │ push {r4, r5, lr} │ │ │ │ mov.w ip, #4096 @ 0x1000 │ │ │ │ sub.w ip, sp, ip │ │ │ │ str.w r0, [ip, #4064] @ 0xfe0 │ │ │ │ ldr r2, [pc, #116] @ (2e2da0 >::_M_default_append(unsigned int)@@Base+0x601dc>) │ │ │ │ sub sp, #20 │ │ │ │ @@ -795240,15 +795240,15 @@ │ │ │ │ add sp, #20 │ │ │ │ pop {r4, r5, pc} │ │ │ │ blx 1172c <__stack_chk_fail@plt> │ │ │ │ pop {r1, r3, r4, r6, r7} │ │ │ │ lsls r3, r3, #1 │ │ │ │ asrs r0, r7, #6 │ │ │ │ movs r0, r0 │ │ │ │ - add r4, sp, #768 @ 0x300 │ │ │ │ + add r4, sp, #800 @ 0x320 │ │ │ │ lsls r2, r2, #1 │ │ │ │ pop {r1, r2, r7} │ │ │ │ lsls r3, r3, #1 │ │ │ │ stmdb sp!, {r4, r5, r6, r7, r8, r9, sl, lr} │ │ │ │ mov.w ip, #4096 @ 0x1000 │ │ │ │ sub.w ip, sp, ip │ │ │ │ str.w r0, [ip, #4024] @ 0xfb8 │ │ │ │ @@ -795546,53 +795546,53 @@ │ │ │ │ ldr r3, [sp, #12] │ │ │ │ b.n 2e2ef2 >::_M_default_append(unsigned int)@@Base+0x6032e> │ │ │ │ nop │ │ │ │ pop {r1, r2, r6} │ │ │ │ lsls r3, r3, #1 │ │ │ │ asrs r0, r7, #6 │ │ │ │ movs r0, r0 │ │ │ │ - add r4, sp, #248 @ 0xf8 │ │ │ │ + add r4, sp, #280 @ 0x118 │ │ │ │ lsls r2, r2, #1 │ │ │ │ cbnz r6, 2e3100 >::_M_default_append(unsigned int)@@Base+0x6053c> │ │ │ │ lsls r3, r3, #1 │ │ │ │ - add r2, sp, #840 @ 0x348 │ │ │ │ + add r2, sp, #872 @ 0x368 │ │ │ │ lsls r2, r2, #1 │ │ │ │ - cmp r6, #174 @ 0xae │ │ │ │ + cmp r6, #182 @ 0xb6 │ │ │ │ lsls r0, r2, #1 │ │ │ │ - add r2, sp, #720 @ 0x2d0 │ │ │ │ + add r2, sp, #752 @ 0x2f0 │ │ │ │ lsls r2, r2, #1 │ │ │ │ - cmp r6, #144 @ 0x90 │ │ │ │ + cmp r6, #152 @ 0x98 │ │ │ │ lsls r0, r2, #1 │ │ │ │ - add r2, sp, #600 @ 0x258 │ │ │ │ + add r2, sp, #632 @ 0x278 │ │ │ │ lsls r2, r2, #1 │ │ │ │ - cmp r6, #114 @ 0x72 │ │ │ │ + cmp r6, #122 @ 0x7a │ │ │ │ lsls r0, r2, #1 │ │ │ │ - add r2, sp, #480 @ 0x1e0 │ │ │ │ + add r2, sp, #512 @ 0x200 │ │ │ │ lsls r2, r2, #1 │ │ │ │ - cmp r6, #84 @ 0x54 │ │ │ │ + cmp r6, #92 @ 0x5c │ │ │ │ lsls r0, r2, #1 │ │ │ │ - add r2, sp, #360 @ 0x168 │ │ │ │ + add r2, sp, #392 @ 0x188 │ │ │ │ lsls r2, r2, #1 │ │ │ │ - cmp r6, #54 @ 0x36 │ │ │ │ + cmp r6, #62 @ 0x3e │ │ │ │ lsls r0, r2, #1 │ │ │ │ - add r2, sp, #240 @ 0xf0 │ │ │ │ + add r2, sp, #272 @ 0x110 │ │ │ │ lsls r2, r2, #1 │ │ │ │ - cmp r6, #24 │ │ │ │ + cmp r6, #32 │ │ │ │ lsls r0, r2, #1 │ │ │ │ - add r2, sp, #120 @ 0x78 │ │ │ │ + add r2, sp, #152 @ 0x98 │ │ │ │ lsls r2, r2, #1 │ │ │ │ - cmp r5, #250 @ 0xfa │ │ │ │ + cmp r6, #2 │ │ │ │ lsls r0, r2, #1 │ │ │ │ - add r1, sp, #600 @ 0x258 │ │ │ │ + add r1, sp, #632 @ 0x278 │ │ │ │ lsls r2, r2, #1 │ │ │ │ - cmp r5, #114 @ 0x72 │ │ │ │ + cmp r5, #122 @ 0x7a │ │ │ │ lsls r0, r2, #1 │ │ │ │ - add r1, sp, #480 @ 0x1e0 │ │ │ │ + add r1, sp, #512 @ 0x200 │ │ │ │ lsls r2, r2, #1 │ │ │ │ - cmp r5, #84 @ 0x54 │ │ │ │ + cmp r5, #92 @ 0x5c │ │ │ │ lsls r0, r2, #1 │ │ │ │ push {r4, r5, lr} │ │ │ │ mov r5, r2 │ │ │ │ ldr r2, [r1, #8] │ │ │ │ ldr r3, [r5, #8] │ │ │ │ cmp r2, r3 │ │ │ │ bne.n 2e3138 >::_M_default_append(unsigned int)@@Base+0x60574> │ │ │ │ @@ -796074,77 +796074,77 @@ │ │ │ │ b.n 2e34a8 >::_M_default_append(unsigned int)@@Base+0x608e4> │ │ │ │ blx 1172c <__stack_chk_fail@plt> │ │ │ │ nop │ │ │ │ @ instruction: 0xb896 │ │ │ │ lsls r3, r3, #1 │ │ │ │ asrs r0, r7, #6 │ │ │ │ movs r0, r0 │ │ │ │ - add r0, sp, #536 @ 0x218 │ │ │ │ + add r0, sp, #568 @ 0x238 │ │ │ │ lsls r2, r2, #1 │ │ │ │ - add r7, pc, #848 @ (adr r7, 2e3958 >::_M_default_append(unsigned int)@@Base+0x60d94>) │ │ │ │ + add r7, pc, #880 @ (adr r7, 2e3978 >::_M_default_append(unsigned int)@@Base+0x60db4>) │ │ │ │ lsls r2, r2, #1 │ │ │ │ @ instruction: 0xb7a6 │ │ │ │ lsls r3, r3, #1 │ │ │ │ - add r7, pc, #224 @ (adr r7, 2e36f0 >::_M_default_append(unsigned int)@@Base+0x60b2c>) │ │ │ │ + add r7, pc, #256 @ (adr r7, 2e3710 >::_M_default_append(unsigned int)@@Base+0x60b4c>) │ │ │ │ lsls r2, r2, #1 │ │ │ │ - add r6, pc, #1008 @ (adr r6, 2e3a04 >::_M_default_append(unsigned int)@@Base+0x60e40>) │ │ │ │ + add r7, pc, #16 @ (adr r7, 2e3624 >::_M_default_append(unsigned int)@@Base+0x60a60>) │ │ │ │ lsls r2, r2, #1 │ │ │ │ - cmp r2, #214 @ 0xd6 │ │ │ │ + cmp r2, #222 @ 0xde │ │ │ │ lsls r0, r2, #1 │ │ │ │ - add r6, pc, #936 @ (adr r6, 2e39c4 >::_M_default_append(unsigned int)@@Base+0x60e00>) │ │ │ │ + add r6, pc, #968 @ (adr r6, 2e39e4 >::_M_default_append(unsigned int)@@Base+0x60e20>) │ │ │ │ lsls r2, r2, #1 │ │ │ │ - add r6, pc, #824 @ (adr r6, 2e3958 >::_M_default_append(unsigned int)@@Base+0x60d94>) │ │ │ │ + add r6, pc, #856 @ (adr r6, 2e3978 >::_M_default_append(unsigned int)@@Base+0x60db4>) │ │ │ │ lsls r2, r2, #1 │ │ │ │ - add r5, pc, #480 @ (adr r5, 2e3804 >::_M_default_append(unsigned int)@@Base+0x60c40>) │ │ │ │ + add r5, pc, #512 @ (adr r5, 2e3824 >::_M_default_append(unsigned int)@@Base+0x60c60>) │ │ │ │ lsls r2, r2, #1 │ │ │ │ - cmp r1, #82 @ 0x52 │ │ │ │ + cmp r1, #90 @ 0x5a │ │ │ │ lsls r0, r2, #1 │ │ │ │ - add r5, pc, #344 @ (adr r5, 2e3784 >::_M_default_append(unsigned int)@@Base+0x60bc0>) │ │ │ │ + add r5, pc, #376 @ (adr r5, 2e37a4 >::_M_default_append(unsigned int)@@Base+0x60be0>) │ │ │ │ lsls r2, r2, #1 │ │ │ │ - cmp r1, #50 @ 0x32 │ │ │ │ + cmp r1, #58 @ 0x3a │ │ │ │ lsls r0, r2, #1 │ │ │ │ - add r5, pc, #152 @ (adr r5, 2e36cc >::_M_default_append(unsigned int)@@Base+0x60b08>) │ │ │ │ + add r5, pc, #184 @ (adr r5, 2e36ec >::_M_default_append(unsigned int)@@Base+0x60b28>) │ │ │ │ lsls r2, r2, #1 │ │ │ │ - cmp r1, #2 │ │ │ │ + cmp r1, #10 │ │ │ │ lsls r0, r2, #1 │ │ │ │ - add r5, pc, #40 @ (adr r5, 2e3664 >::_M_default_append(unsigned int)@@Base+0x60aa0>) │ │ │ │ + add r5, pc, #72 @ (adr r5, 2e3684 >::_M_default_append(unsigned int)@@Base+0x60ac0>) │ │ │ │ lsls r2, r2, #1 │ │ │ │ - cmp r0, #230 @ 0xe6 │ │ │ │ + cmp r0, #238 @ 0xee │ │ │ │ lsls r0, r2, #1 │ │ │ │ - add r4, pc, #952 @ (adr r4, 2e39fc >::_M_default_append(unsigned int)@@Base+0x60e38>) │ │ │ │ + add r4, pc, #984 @ (adr r4, 2e3a1c >::_M_default_append(unsigned int)@@Base+0x60e58>) │ │ │ │ lsls r2, r2, #1 │ │ │ │ - cmp r0, #202 @ 0xca │ │ │ │ + cmp r0, #210 @ 0xd2 │ │ │ │ lsls r0, r2, #1 │ │ │ │ - add r4, pc, #856 @ (adr r4, 2e39a4 >::_M_default_append(unsigned int)@@Base+0x60de0>) │ │ │ │ + add r4, pc, #888 @ (adr r4, 2e39c4 >::_M_default_append(unsigned int)@@Base+0x60e00>) │ │ │ │ lsls r2, r2, #1 │ │ │ │ - cmp r0, #176 @ 0xb0 │ │ │ │ + cmp r0, #184 @ 0xb8 │ │ │ │ lsls r0, r2, #1 │ │ │ │ - add r4, pc, #736 @ (adr r4, 2e3934 >::_M_default_append(unsigned int)@@Base+0x60d70>) │ │ │ │ + add r4, pc, #768 @ (adr r4, 2e3954 >::_M_default_append(unsigned int)@@Base+0x60d90>) │ │ │ │ lsls r2, r2, #1 │ │ │ │ - cmp r0, #148 @ 0x94 │ │ │ │ + cmp r0, #156 @ 0x9c │ │ │ │ lsls r0, r2, #1 │ │ │ │ - add r4, pc, #624 @ (adr r4, 2e38cc >::_M_default_append(unsigned int)@@Base+0x60d08>) │ │ │ │ + add r4, pc, #656 @ (adr r4, 2e38ec >::_M_default_append(unsigned int)@@Base+0x60d28>) │ │ │ │ lsls r2, r2, #1 │ │ │ │ - cmp r0, #120 @ 0x78 │ │ │ │ + cmp r0, #128 @ 0x80 │ │ │ │ lsls r0, r2, #1 │ │ │ │ - add r4, pc, #512 @ (adr r4, 2e3864 >::_M_default_append(unsigned int)@@Base+0x60ca0>) │ │ │ │ + add r4, pc, #544 @ (adr r4, 2e3884 >::_M_default_append(unsigned int)@@Base+0x60cc0>) │ │ │ │ lsls r2, r2, #1 │ │ │ │ - cmp r0, #92 @ 0x5c │ │ │ │ + cmp r0, #100 @ 0x64 │ │ │ │ lsls r0, r2, #1 │ │ │ │ - add r4, pc, #400 @ (adr r4, 2e37fc >::_M_default_append(unsigned int)@@Base+0x60c38>) │ │ │ │ + add r4, pc, #432 @ (adr r4, 2e381c >::_M_default_append(unsigned int)@@Base+0x60c58>) │ │ │ │ lsls r2, r2, #1 │ │ │ │ - cmp r0, #64 @ 0x40 │ │ │ │ + cmp r0, #72 @ 0x48 │ │ │ │ lsls r0, r2, #1 │ │ │ │ - add r4, pc, #288 @ (adr r4, 2e3794 >::_M_default_append(unsigned int)@@Base+0x60bd0>) │ │ │ │ + add r4, pc, #320 @ (adr r4, 2e37b4 >::_M_default_append(unsigned int)@@Base+0x60bf0>) │ │ │ │ lsls r2, r2, #1 │ │ │ │ - cmp r0, #36 @ 0x24 │ │ │ │ + cmp r0, #44 @ 0x2c │ │ │ │ lsls r0, r2, #1 │ │ │ │ - add r4, pc, #192 @ (adr r4, 2e373c >::_M_default_append(unsigned int)@@Base+0x60b78>) │ │ │ │ + add r4, pc, #224 @ (adr r4, 2e375c >::_M_default_append(unsigned int)@@Base+0x60b98>) │ │ │ │ lsls r2, r2, #1 │ │ │ │ - cmp r0, #10 │ │ │ │ + cmp r0, #18 │ │ │ │ lsls r0, r2, #1 │ │ │ │ stmdb sp!, {r4, r5, r6, r7, r8, r9, sl, fp, lr} │ │ │ │ mov.w ip, #4096 @ 0x1000 │ │ │ │ sub.w ip, sp, ip │ │ │ │ str.w r0, [ip, #2784] @ 0xae0 │ │ │ │ ldr.w r2, [pc, #3008] @ 2e4254 >::_M_default_append(unsigned int)@@Base+0x61690> │ │ │ │ subw sp, sp, #1276 @ 0x4fc │ │ │ │ @@ -797219,119 +797219,119 @@ │ │ │ │ bpl.n 2e433e >::_M_default_append(unsigned int)@@Base+0x6177a> │ │ │ │ b.w 2e37ee >::_M_default_append(unsigned int)@@Base+0x60c2a> │ │ │ │ nop │ │ │ │ cbz r6, 2e42b2 >::_M_default_append(unsigned int)@@Base+0x616ee> │ │ │ │ lsls r3, r3, #1 │ │ │ │ asrs r0, r7, #6 │ │ │ │ movs r0, r0 │ │ │ │ - ldrsh r6, [r5, r7] │ │ │ │ + ldrsh r6, [r6, r7] │ │ │ │ lsls r0, r2, #1 │ │ │ │ cbz r4, 2e42b4 >::_M_default_append(unsigned int)@@Base+0x616f0> │ │ │ │ lsls r3, r3, #1 │ │ │ │ - lsls r6, r7, #10 │ │ │ │ + lsls r6, r0, #11 │ │ │ │ lsls r0, r2, #1 │ │ │ │ cbz r6, 2e42b0 >::_M_default_append(unsigned int)@@Base+0x616ec> │ │ │ │ lsls r3, r3, #1 │ │ │ │ - ldr r4, [r3, #92] @ 0x5c │ │ │ │ + ldr r4, [r4, #92] @ 0x5c │ │ │ │ lsls r0, r2, #1 │ │ │ │ - b.n 2e3e0c >::_M_default_append(unsigned int)@@Base+0x61248> │ │ │ │ + b.n 2e3e1c >::_M_default_append(unsigned int)@@Base+0x61258> │ │ │ │ lsls r7, r1, #1 │ │ │ │ - add r2, pc, #640 @ (adr r2, 2e44f8 >::_M_default_append(unsigned int)@@Base+0x61934>) │ │ │ │ + add r2, pc, #672 @ (adr r2, 2e4518 >::_M_default_append(unsigned int)@@Base+0x61954>) │ │ │ │ lsls r2, r2, #1 │ │ │ │ - add r2, pc, #128 @ (adr r2, 2e42fc >::_M_default_append(unsigned int)@@Base+0x61738>) │ │ │ │ + add r2, pc, #160 @ (adr r2, 2e431c >::_M_default_append(unsigned int)@@Base+0x61758>) │ │ │ │ lsls r2, r2, #1 │ │ │ │ - add r1, pc, #752 @ (adr r1, 2e4570 >::_M_default_append(unsigned int)@@Base+0x619ac>) │ │ │ │ + add r1, pc, #784 @ (adr r1, 2e4590 >::_M_default_append(unsigned int)@@Base+0x619cc>) │ │ │ │ lsls r2, r2, #1 │ │ │ │ - add r1, pc, #216 @ (adr r1, 2e435c >::_M_default_append(unsigned int)@@Base+0x61798>) │ │ │ │ + add r1, pc, #248 @ (adr r1, 2e437c >::_M_default_append(unsigned int)@@Base+0x617b8>) │ │ │ │ lsls r2, r2, #1 │ │ │ │ - ldr r7, [sp, #504] @ 0x1f8 │ │ │ │ + ldr r7, [sp, #536] @ 0x218 │ │ │ │ lsls r2, r2, #1 │ │ │ │ - ldr r7, [sp, #224] @ 0xe0 │ │ │ │ + ldr r7, [sp, #256] @ 0x100 │ │ │ │ lsls r2, r2, #1 │ │ │ │ - ldr r6, [sp, #976] @ 0x3d0 │ │ │ │ + ldr r6, [sp, #1008] @ 0x3f0 │ │ │ │ lsls r2, r2, #1 │ │ │ │ - movs r2, #206 @ 0xce │ │ │ │ + movs r2, #214 @ 0xd6 │ │ │ │ lsls r0, r2, #1 │ │ │ │ - ldr r7, [sp, #80] @ 0x50 │ │ │ │ + ldr r7, [sp, #112] @ 0x70 │ │ │ │ lsls r2, r2, #1 │ │ │ │ - ldr r7, [sp, #160] @ 0xa0 │ │ │ │ + ldr r7, [sp, #192] @ 0xc0 │ │ │ │ lsls r2, r2, #1 │ │ │ │ - ldr r6, [sp, #616] @ 0x268 │ │ │ │ + ldr r6, [sp, #648] @ 0x288 │ │ │ │ lsls r2, r2, #1 │ │ │ │ - movs r2, #116 @ 0x74 │ │ │ │ + movs r2, #124 @ 0x7c │ │ │ │ lsls r0, r2, #1 │ │ │ │ - ldr r5, [sp, #792] @ 0x318 │ │ │ │ + ldr r5, [sp, #824] @ 0x338 │ │ │ │ lsls r2, r2, #1 │ │ │ │ - ldr r4, [sp, #848] @ 0x350 │ │ │ │ + ldr r4, [sp, #880] @ 0x370 │ │ │ │ lsls r2, r2, #1 │ │ │ │ - ldr r4, [sp, #448] @ 0x1c0 │ │ │ │ + ldr r4, [sp, #480] @ 0x1e0 │ │ │ │ lsls r2, r2, #1 │ │ │ │ - movs r0, #74 @ 0x4a │ │ │ │ + movs r0, #82 @ 0x52 │ │ │ │ lsls r0, r2, #1 │ │ │ │ - ldr r4, [sp, #312] @ 0x138 │ │ │ │ + ldr r4, [sp, #344] @ 0x158 │ │ │ │ lsls r2, r2, #1 │ │ │ │ - movs r0, #40 @ 0x28 │ │ │ │ + movs r0, #48 @ 0x30 │ │ │ │ lsls r0, r2, #1 │ │ │ │ - ldr r3, [sp, #800] @ 0x320 │ │ │ │ + ldr r3, [sp, #832] @ 0x340 │ │ │ │ lsls r2, r2, #1 │ │ │ │ - subs r2, r4, #6 │ │ │ │ + subs r2, r5, #6 │ │ │ │ lsls r0, r2, #1 │ │ │ │ - ldr r4, [sp, #208] @ 0xd0 │ │ │ │ + ldr r4, [sp, #240] @ 0xf0 │ │ │ │ lsls r2, r2, #1 │ │ │ │ lsrs r4, r4, #25 │ │ │ │ movs r0, r0 │ │ │ │ @ instruction: 0xeb53ffff │ │ │ │ @ instruction: 0xeb17ffff │ │ │ │ - ldr r3, [sp, #152] @ 0x98 │ │ │ │ + ldr r3, [sp, #184] @ 0xb8 │ │ │ │ lsls r2, r2, #1 │ │ │ │ - subs r2, r0, #4 │ │ │ │ + subs r2, r1, #4 │ │ │ │ lsls r0, r2, #1 │ │ │ │ - ldr r3, [sp, #40] @ 0x28 │ │ │ │ + ldr r3, [sp, #72] @ 0x48 │ │ │ │ lsls r2, r2, #1 │ │ │ │ - subs r6, r4, #3 │ │ │ │ + subs r6, r5, #3 │ │ │ │ lsls r0, r2, #1 │ │ │ │ - ldr r1, [sp, #736] @ 0x2e0 │ │ │ │ + ldr r1, [sp, #768] @ 0x300 │ │ │ │ lsls r2, r2, #1 │ │ │ │ - adds r4, r2, #6 │ │ │ │ + adds r4, r3, #6 │ │ │ │ lsls r0, r2, #1 │ │ │ │ - ldr r1, [sp, #624] @ 0x270 │ │ │ │ + ldr r1, [sp, #656] @ 0x290 │ │ │ │ lsls r2, r2, #1 │ │ │ │ - adds r0, r7, #5 │ │ │ │ + adds r0, r0, #6 │ │ │ │ lsls r0, r2, #1 │ │ │ │ @ instruction: 0xe989ffff │ │ │ │ bl 3322fa >::_M_default_append(unsigned int)@@Base+0xaf736> │ │ │ │ - ldr r1, [sp, #240] @ 0xf0 │ │ │ │ + ldr r1, [sp, #272] @ 0x110 │ │ │ │ lsls r2, r2, #1 │ │ │ │ - adds r0, r3, #4 │ │ │ │ + adds r0, r4, #4 │ │ │ │ lsls r0, r2, #1 │ │ │ │ asrs r0, r3, #22 │ │ │ │ movs r0, r0 │ │ │ │ asrs r0, r3, #6 │ │ │ │ movs r0, r0 │ │ │ │ - ldr r0, [sp, #952] @ 0x3b8 │ │ │ │ + ldr r0, [sp, #984] @ 0x3d8 │ │ │ │ lsls r2, r2, #1 │ │ │ │ - adds r2, r1, #3 │ │ │ │ + adds r2, r2, #3 │ │ │ │ lsls r0, r2, #1 │ │ │ │ - ldr r0, [sp, #832] @ 0x340 │ │ │ │ + ldr r0, [sp, #864] @ 0x360 │ │ │ │ lsls r2, r2, #1 │ │ │ │ - adds r4, r5, #2 │ │ │ │ + adds r4, r6, #2 │ │ │ │ lsls r0, r2, #1 │ │ │ │ asrs r4, r0, #17 │ │ │ │ movs r0, r0 │ │ │ │ - ldr r0, [sp, #288] @ 0x120 │ │ │ │ + ldr r0, [sp, #320] @ 0x140 │ │ │ │ lsls r2, r2, #1 │ │ │ │ - adds r4, r4, #0 │ │ │ │ + adds r4, r5, #0 │ │ │ │ lsls r0, r2, #1 │ │ │ │ - ldr r0, [sp, #176] @ 0xb0 │ │ │ │ + ldr r0, [sp, #208] @ 0xd0 │ │ │ │ lsls r2, r2, #1 │ │ │ │ - adds r0, r1, #0 │ │ │ │ + adds r0, r2, #0 │ │ │ │ lsls r0, r2, #1 │ │ │ │ - str r7, [sp, #936] @ 0x3a8 │ │ │ │ + str r7, [sp, #968] @ 0x3c8 │ │ │ │ lsls r2, r2, #1 │ │ │ │ - subs r6, r0, r7 │ │ │ │ + subs r6, r1, r7 │ │ │ │ lsls r0, r2, #1 │ │ │ │ subs r6, #1 │ │ │ │ bcc.w 2e37ea >::_M_default_append(unsigned int)@@Base+0x60c26> │ │ │ │ ldr.w r1, [r7, #-4]! │ │ │ │ ldrb.w r3, [r1, #93] @ 0x5d │ │ │ │ lsls r3, r3, #31 │ │ │ │ bmi.n 2e4338 >::_M_default_append(unsigned int)@@Base+0x61774> │ │ │ │ @@ -798472,123 +798472,123 @@ │ │ │ │ bl 17c90 │ │ │ │ ldr r0, [pc, #228] @ (2e5060 >::_M_default_append(unsigned int)@@Base+0x6249c>) │ │ │ │ ldr r1, [sp, #52] @ 0x34 │ │ │ │ add r0, pc │ │ │ │ bl 17e10 │ │ │ │ ldr r2, [sp, #52] @ 0x34 │ │ │ │ b.w 2e4068 >::_M_default_append(unsigned int)@@Base+0x614a4> │ │ │ │ - str r6, [sp, #280] @ 0x118 │ │ │ │ + str r6, [sp, #312] @ 0x138 │ │ │ │ lsls r2, r2, #1 │ │ │ │ - subs r0, r4, r0 │ │ │ │ + subs r0, r5, r0 │ │ │ │ lsls r0, r2, #1 │ │ │ │ - str r6, [sp, #144] @ 0x90 │ │ │ │ + str r6, [sp, #176] @ 0xb0 │ │ │ │ lsls r2, r2, #1 │ │ │ │ - adds r6, r7, r7 │ │ │ │ + subs r6, r0, r0 │ │ │ │ lsls r0, r2, #1 │ │ │ │ - str r6, [sp, #8] │ │ │ │ + str r6, [sp, #40] @ 0x28 │ │ │ │ lsls r2, r2, #1 │ │ │ │ - adds r4, r3, r7 │ │ │ │ + adds r4, r4, r7 │ │ │ │ lsls r0, r2, #1 │ │ │ │ - str r5, [sp, #896] @ 0x380 │ │ │ │ + str r5, [sp, #928] @ 0x3a0 │ │ │ │ lsls r2, r2, #1 │ │ │ │ - adds r2, r7, r6 │ │ │ │ + adds r2, r0, r7 │ │ │ │ lsls r0, r2, #1 │ │ │ │ - str r5, [sp, #856] @ 0x358 │ │ │ │ + str r5, [sp, #888] @ 0x378 │ │ │ │ lsls r2, r2, #1 │ │ │ │ - str r4, [sp, #208] @ 0xd0 │ │ │ │ + str r4, [sp, #240] @ 0xf0 │ │ │ │ lsls r2, r2, #1 │ │ │ │ - adds r6, r1, r0 │ │ │ │ + adds r6, r2, r0 │ │ │ │ lsls r0, r2, #1 │ │ │ │ - str r4, [sp, #96] @ 0x60 │ │ │ │ + str r4, [sp, #128] @ 0x80 │ │ │ │ lsls r2, r2, #1 │ │ │ │ - str r3, [sp, #840] @ 0x348 │ │ │ │ + str r3, [sp, #872] @ 0x368 │ │ │ │ lsls r2, r2, #1 │ │ │ │ - str r1, [sp, #928] @ 0x3a0 │ │ │ │ + str r1, [sp, #960] @ 0x3c0 │ │ │ │ lsls r2, r2, #1 │ │ │ │ - asrs r2, r0, #23 │ │ │ │ + asrs r2, r1, #23 │ │ │ │ lsls r0, r2, #1 │ │ │ │ - str r1, [sp, #808] @ 0x328 │ │ │ │ + str r1, [sp, #840] @ 0x348 │ │ │ │ lsls r2, r2, #1 │ │ │ │ - asrs r2, r4, #22 │ │ │ │ + asrs r2, r5, #22 │ │ │ │ lsls r0, r2, #1 │ │ │ │ - str r1, [sp, #664] @ 0x298 │ │ │ │ + str r1, [sp, #696] @ 0x2b8 │ │ │ │ lsls r2, r2, #1 │ │ │ │ - asrs r6, r7, #21 │ │ │ │ + asrs r6, r0, #22 │ │ │ │ lsls r0, r2, #1 │ │ │ │ - str r1, [sp, #528] @ 0x210 │ │ │ │ + str r1, [sp, #560] @ 0x230 │ │ │ │ lsls r2, r2, #1 │ │ │ │ - asrs r6, r3, #21 │ │ │ │ + asrs r6, r4, #21 │ │ │ │ lsls r0, r2, #1 │ │ │ │ - str r1, [sp, #392] @ 0x188 │ │ │ │ + str r1, [sp, #424] @ 0x1a8 │ │ │ │ lsls r2, r2, #1 │ │ │ │ - asrs r4, r7, #20 │ │ │ │ + asrs r4, r0, #21 │ │ │ │ lsls r0, r2, #1 │ │ │ │ asrs r4, r0, #17 │ │ │ │ movs r0, r0 │ │ │ │ - ldrh r2, [r4, #54] @ 0x36 │ │ │ │ + ldrh r2, [r5, #54] @ 0x36 │ │ │ │ lsls r2, r2, #1 │ │ │ │ - ldrh r6, [r7, #50] @ 0x32 │ │ │ │ + ldrh r6, [r0, #52] @ 0x34 │ │ │ │ lsls r2, r2, #1 │ │ │ │ - asrs r0, r3, #9 │ │ │ │ + asrs r0, r4, #9 │ │ │ │ lsls r0, r2, #1 │ │ │ │ - ldrh r4, [r0, #50] @ 0x32 │ │ │ │ + ldrh r4, [r1, #50] @ 0x32 │ │ │ │ lsls r2, r2, #1 │ │ │ │ - asrs r6, r3, #8 │ │ │ │ + asrs r6, r4, #8 │ │ │ │ lsls r0, r2, #1 │ │ │ │ - ldrh r4, [r4, #48] @ 0x30 │ │ │ │ + ldrh r4, [r5, #48] @ 0x30 │ │ │ │ lsls r2, r2, #1 │ │ │ │ - asrs r4, r7, #7 │ │ │ │ + asrs r4, r0, #8 │ │ │ │ lsls r0, r2, #1 │ │ │ │ - ldrh r4, [r1, #48] @ 0x30 │ │ │ │ + ldrh r4, [r2, #48] @ 0x30 │ │ │ │ lsls r2, r2, #1 │ │ │ │ - ldrh r6, [r1, #44] @ 0x2c │ │ │ │ + ldrh r6, [r2, #44] @ 0x2c │ │ │ │ lsls r2, r2, #1 │ │ │ │ - asrs r2, r5, #5 │ │ │ │ + asrs r2, r6, #5 │ │ │ │ lsls r0, r2, #1 │ │ │ │ - ldrh r2, [r2, #50] @ 0x32 │ │ │ │ + ldrh r2, [r3, #50] @ 0x32 │ │ │ │ lsls r2, r2, #1 │ │ │ │ - ldrh r6, [r5, #36] @ 0x24 │ │ │ │ + ldrh r6, [r6, #36] @ 0x24 │ │ │ │ lsls r2, r2, #1 │ │ │ │ - asrs r2, r1, #2 │ │ │ │ + asrs r2, r2, #2 │ │ │ │ lsls r0, r2, #1 │ │ │ │ - ldrh r6, [r6, #34] @ 0x22 │ │ │ │ + ldrh r6, [r7, #34] @ 0x22 │ │ │ │ lsls r2, r2, #1 │ │ │ │ - asrs r0, r2, #1 │ │ │ │ + asrs r0, r3, #1 │ │ │ │ lsls r0, r2, #1 │ │ │ │ - ldrh r4, [r7, #34] @ 0x22 │ │ │ │ + ldrh r4, [r0, #36] @ 0x24 │ │ │ │ lsls r2, r2, #1 │ │ │ │ - ldrh r6, [r3, #30] │ │ │ │ + ldrh r6, [r4, #30] │ │ │ │ lsls r2, r2, #1 │ │ │ │ - ldrh r2, [r3, #26] │ │ │ │ + ldrh r2, [r4, #26] │ │ │ │ lsls r2, r2, #1 │ │ │ │ - lsrs r4, r6, #28 │ │ │ │ + lsrs r4, r7, #28 │ │ │ │ lsls r0, r2, #1 │ │ │ │ - ldrh r0, [r0, #26] │ │ │ │ + ldrh r0, [r1, #26] │ │ │ │ lsls r2, r2, #1 │ │ │ │ - lsrs r2, r3, #28 │ │ │ │ + lsrs r2, r4, #28 │ │ │ │ lsls r0, r2, #1 │ │ │ │ - ldrh r4, [r2, #24] │ │ │ │ + ldrh r4, [r3, #24] │ │ │ │ lsls r2, r2, #1 │ │ │ │ - lsrs r6, r5, #27 │ │ │ │ + lsrs r6, r6, #27 │ │ │ │ lsls r0, r2, #1 │ │ │ │ - ldrh r2, [r7, #22] │ │ │ │ + ldrh r2, [r0, #24] │ │ │ │ lsls r2, r2, #1 │ │ │ │ - lsrs r4, r2, #27 │ │ │ │ + lsrs r4, r3, #27 │ │ │ │ lsls r0, r2, #1 │ │ │ │ - ldrh r4, [r3, #22] │ │ │ │ + ldrh r4, [r4, #22] │ │ │ │ lsls r2, r2, #1 │ │ │ │ - lsrs r0, r7, #26 │ │ │ │ + lsrs r0, r0, #27 │ │ │ │ lsls r0, r2, #1 │ │ │ │ - ldrh r4, [r7, #20] │ │ │ │ + ldrh r4, [r0, #22] │ │ │ │ lsls r2, r2, #1 │ │ │ │ - lsrs r0, r3, #26 │ │ │ │ + lsrs r0, r4, #26 │ │ │ │ lsls r0, r2, #1 │ │ │ │ - ldrh r4, [r3, #20] │ │ │ │ + ldrh r4, [r4, #20] │ │ │ │ lsls r2, r2, #1 │ │ │ │ - lsrs r0, r7, #25 │ │ │ │ + lsrs r0, r0, #26 │ │ │ │ lsls r0, r2, #1 │ │ │ │ ldr.w r0, [pc, #1784] @ 2e5760 >::_M_default_append(unsigned int)@@Base+0x62b9c> │ │ │ │ mov r1, r6 │ │ │ │ add r0, pc │ │ │ │ adds r0, #12 │ │ │ │ bl 17c90 │ │ │ │ ldr.w r0, [pc, #1776] @ 2e5764 >::_M_default_append(unsigned int)@@Base+0x62ba0> │ │ │ │ @@ -799248,173 +799248,173 @@ │ │ │ │ bl 5253b4 │ │ │ │ ldr r2, [pc, #332] @ (2e589c >::_M_default_append(unsigned int)@@Base+0x62cd8>) │ │ │ │ mov r1, r8 │ │ │ │ movw r3, #1108 @ 0x454 │ │ │ │ add r2, pc │ │ │ │ bl 16e9c │ │ │ │ b.w 2e3a92 >::_M_default_append(unsigned int)@@Base+0x60ece> │ │ │ │ - ldrh r2, [r4, #12] │ │ │ │ + ldrh r2, [r5, #12] │ │ │ │ lsls r2, r2, #1 │ │ │ │ - lsrs r2, r7, #21 │ │ │ │ + lsrs r2, r0, #22 │ │ │ │ lsls r0, r2, #1 │ │ │ │ - ldrh r6, [r7, #10] │ │ │ │ + ldrh r6, [r0, #12] │ │ │ │ lsls r2, r2, #1 │ │ │ │ - lsrs r0, r3, #21 │ │ │ │ + lsrs r0, r4, #21 │ │ │ │ lsls r0, r2, #1 │ │ │ │ - ldrh r2, [r3, #10] │ │ │ │ + ldrh r2, [r4, #10] │ │ │ │ lsls r2, r2, #1 │ │ │ │ - lsrs r4, r6, #20 │ │ │ │ + lsrs r4, r7, #20 │ │ │ │ lsls r0, r2, #1 │ │ │ │ - ldrh r6, [r6, #8] │ │ │ │ + ldrh r6, [r7, #8] │ │ │ │ lsls r2, r2, #1 │ │ │ │ - lsrs r0, r2, #20 │ │ │ │ + lsrs r0, r3, #20 │ │ │ │ lsls r0, r2, #1 │ │ │ │ - ldrh r4, [r2, #8] │ │ │ │ + ldrh r4, [r3, #8] │ │ │ │ lsls r2, r2, #1 │ │ │ │ - lsrs r4, r5, #19 │ │ │ │ + lsrs r4, r6, #19 │ │ │ │ lsls r0, r2, #1 │ │ │ │ - ldrh r4, [r1, #6] │ │ │ │ + ldrh r4, [r2, #6] │ │ │ │ lsls r2, r2, #1 │ │ │ │ - lsrs r6, r4, #18 │ │ │ │ + lsrs r6, r5, #18 │ │ │ │ lsls r0, r2, #1 │ │ │ │ - ldrh r4, [r0, #6] │ │ │ │ + ldrh r4, [r1, #6] │ │ │ │ lsls r2, r2, #1 │ │ │ │ - ldrh r6, [r3, #12] │ │ │ │ + ldrh r6, [r4, #12] │ │ │ │ lsls r2, r2, #1 │ │ │ │ - strh r4, [r4, #62] @ 0x3e │ │ │ │ + strh r4, [r5, #62] @ 0x3e │ │ │ │ lsls r2, r2, #1 │ │ │ │ - lsrs r6, r7, #14 │ │ │ │ + lsrs r6, r0, #15 │ │ │ │ lsls r0, r2, #1 │ │ │ │ - strh r2, [r0, #62] @ 0x3e │ │ │ │ + strh r2, [r1, #62] @ 0x3e │ │ │ │ lsls r2, r2, #1 │ │ │ │ - lsrs r4, r3, #14 │ │ │ │ + lsrs r4, r4, #14 │ │ │ │ lsls r0, r2, #1 │ │ │ │ - strh r2, [r2, #60] @ 0x3c │ │ │ │ + strh r2, [r3, #60] @ 0x3c │ │ │ │ lsls r2, r2, #1 │ │ │ │ - lsrs r4, r5, #13 │ │ │ │ + lsrs r4, r6, #13 │ │ │ │ lsls r0, r2, #1 │ │ │ │ - strh r2, [r6, #56] @ 0x38 │ │ │ │ + strh r2, [r7, #56] @ 0x38 │ │ │ │ lsls r2, r2, #1 │ │ │ │ - lsrs r4, r1, #12 │ │ │ │ + lsrs r4, r2, #12 │ │ │ │ lsls r0, r2, #1 │ │ │ │ - strh r6, [r1, #56] @ 0x38 │ │ │ │ + strh r6, [r2, #56] @ 0x38 │ │ │ │ lsls r2, r2, #1 │ │ │ │ - lsrs r0, r5, #11 │ │ │ │ + lsrs r0, r6, #11 │ │ │ │ lsls r0, r2, #1 │ │ │ │ - strh r2, [r5, #54] @ 0x36 │ │ │ │ + strh r2, [r6, #54] @ 0x36 │ │ │ │ lsls r2, r2, #1 │ │ │ │ - lsrs r4, r0, #11 │ │ │ │ + lsrs r4, r1, #11 │ │ │ │ lsls r0, r2, #1 │ │ │ │ - strh r6, [r0, #54] @ 0x36 │ │ │ │ + strh r6, [r1, #54] @ 0x36 │ │ │ │ lsls r2, r2, #1 │ │ │ │ - lsrs r0, r4, #10 │ │ │ │ + lsrs r0, r5, #10 │ │ │ │ lsls r0, r2, #1 │ │ │ │ - strh r4, [r6, #62] @ 0x3e │ │ │ │ + strh r4, [r7, #62] @ 0x3e │ │ │ │ lsls r2, r2, #1 │ │ │ │ - strh r4, [r1, #48] @ 0x30 │ │ │ │ + strh r4, [r2, #48] @ 0x30 │ │ │ │ lsls r2, r2, #1 │ │ │ │ - lsrs r0, r5, #7 │ │ │ │ + lsrs r0, r6, #7 │ │ │ │ lsls r0, r2, #1 │ │ │ │ - strh r4, [r5, #46] @ 0x2e │ │ │ │ + strh r4, [r6, #46] @ 0x2e │ │ │ │ lsls r2, r2, #1 │ │ │ │ - lsrs r0, r1, #7 │ │ │ │ + lsrs r0, r2, #7 │ │ │ │ lsls r0, r2, #1 │ │ │ │ - strh r4, [r1, #46] @ 0x2e │ │ │ │ + strh r4, [r2, #46] @ 0x2e │ │ │ │ lsls r2, r2, #1 │ │ │ │ - lsrs r0, r5, #6 │ │ │ │ + lsrs r0, r6, #6 │ │ │ │ lsls r0, r2, #1 │ │ │ │ - strh r4, [r5, #44] @ 0x2c │ │ │ │ + strh r4, [r6, #44] @ 0x2c │ │ │ │ lsls r2, r2, #1 │ │ │ │ - lsrs r0, r1, #6 │ │ │ │ + lsrs r0, r2, #6 │ │ │ │ lsls r0, r2, #1 │ │ │ │ - strh r4, [r1, #44] @ 0x2c │ │ │ │ + strh r4, [r2, #44] @ 0x2c │ │ │ │ lsls r2, r2, #1 │ │ │ │ - lsrs r0, r5, #5 │ │ │ │ + lsrs r0, r6, #5 │ │ │ │ lsls r0, r2, #1 │ │ │ │ - strh r4, [r5, #42] @ 0x2a │ │ │ │ + strh r4, [r6, #42] @ 0x2a │ │ │ │ lsls r2, r2, #1 │ │ │ │ - lsrs r0, r1, #5 │ │ │ │ + lsrs r0, r2, #5 │ │ │ │ lsls r0, r2, #1 │ │ │ │ - strh r4, [r1, #42] @ 0x2a │ │ │ │ + strh r4, [r2, #42] @ 0x2a │ │ │ │ lsls r2, r2, #1 │ │ │ │ - lsrs r0, r5, #4 │ │ │ │ + lsrs r0, r6, #4 │ │ │ │ lsls r0, r2, #1 │ │ │ │ - strh r4, [r5, #40] @ 0x28 │ │ │ │ + strh r4, [r6, #40] @ 0x28 │ │ │ │ lsls r2, r2, #1 │ │ │ │ - lsrs r0, r1, #4 │ │ │ │ + lsrs r0, r2, #4 │ │ │ │ lsls r0, r2, #1 │ │ │ │ - strh r0, [r2, #40] @ 0x28 │ │ │ │ + strh r0, [r3, #40] @ 0x28 │ │ │ │ lsls r2, r2, #1 │ │ │ │ - lsrs r2, r5, #3 │ │ │ │ + lsrs r2, r6, #3 │ │ │ │ lsls r0, r2, #1 │ │ │ │ - strh r2, [r4, #38] @ 0x26 │ │ │ │ + strh r2, [r5, #38] @ 0x26 │ │ │ │ lsls r2, r2, #1 │ │ │ │ - lsrs r6, r7, #2 │ │ │ │ + lsrs r6, r0, #3 │ │ │ │ lsls r0, r2, #1 │ │ │ │ - strh r2, [r0, #38] @ 0x26 │ │ │ │ + strh r2, [r1, #38] @ 0x26 │ │ │ │ lsls r2, r2, #1 │ │ │ │ - lsrs r6, r3, #2 │ │ │ │ + lsrs r6, r4, #2 │ │ │ │ lsls r0, r2, #1 │ │ │ │ - strh r2, [r4, #36] @ 0x24 │ │ │ │ + strh r2, [r5, #36] @ 0x24 │ │ │ │ lsls r2, r2, #1 │ │ │ │ - lsrs r6, r7, #1 │ │ │ │ + lsrs r6, r0, #2 │ │ │ │ lsls r0, r2, #1 │ │ │ │ - strh r6, [r6, #34] @ 0x22 │ │ │ │ + strh r6, [r7, #34] @ 0x22 │ │ │ │ lsls r2, r2, #1 │ │ │ │ - lsrs r2, r2, #1 │ │ │ │ + lsrs r2, r3, #1 │ │ │ │ lsls r0, r2, #1 │ │ │ │ - strh r6, [r2, #34] @ 0x22 │ │ │ │ + strh r6, [r3, #34] @ 0x22 │ │ │ │ lsls r2, r2, #1 │ │ │ │ - lsrs r2, r6, #32 │ │ │ │ + lsrs r2, r7, #32 │ │ │ │ lsls r0, r2, #1 │ │ │ │ - strh r6, [r6, #32] │ │ │ │ + strh r6, [r7, #32] │ │ │ │ lsls r2, r2, #1 │ │ │ │ - lsrs r2, r2, #32 │ │ │ │ + lsrs r2, r3, #32 │ │ │ │ lsls r0, r2, #1 │ │ │ │ - strh r6, [r2, #32] │ │ │ │ + strh r6, [r3, #32] │ │ │ │ lsls r2, r2, #1 │ │ │ │ - lsls r2, r6, #31 │ │ │ │ + lsls r2, r7, #31 │ │ │ │ lsls r0, r2, #1 │ │ │ │ - strh r6, [r6, #30] │ │ │ │ + strh r6, [r7, #30] │ │ │ │ lsls r2, r2, #1 │ │ │ │ - lsls r2, r2, #31 │ │ │ │ + lsls r2, r3, #31 │ │ │ │ lsls r0, r2, #1 │ │ │ │ - strh r0, [r7, #28] │ │ │ │ + strh r0, [r0, #30] │ │ │ │ lsls r2, r2, #1 │ │ │ │ - lsls r4, r2, #30 │ │ │ │ + lsls r4, r3, #30 │ │ │ │ lsls r0, r2, #1 │ │ │ │ - strh r2, [r3, #28] │ │ │ │ + strh r2, [r4, #28] │ │ │ │ lsls r2, r2, #1 │ │ │ │ - lsls r4, r6, #29 │ │ │ │ + lsls r4, r7, #29 │ │ │ │ lsls r0, r2, #1 │ │ │ │ - strh r4, [r7, #26] │ │ │ │ + strh r4, [r0, #28] │ │ │ │ lsls r2, r2, #1 │ │ │ │ - lsls r0, r3, #29 │ │ │ │ + lsls r0, r4, #29 │ │ │ │ lsls r0, r2, #1 │ │ │ │ - strh r6, [r3, #26] │ │ │ │ + strh r6, [r4, #26] │ │ │ │ lsls r2, r2, #1 │ │ │ │ - lsls r0, r7, #28 │ │ │ │ + lsls r0, r0, #29 │ │ │ │ lsls r0, r2, #1 │ │ │ │ - strh r0, [r0, #26] │ │ │ │ + strh r0, [r1, #26] │ │ │ │ lsls r2, r2, #1 │ │ │ │ - lsls r4, r3, #28 │ │ │ │ + lsls r4, r4, #28 │ │ │ │ lsls r0, r2, #1 │ │ │ │ - strh r0, [r4, #24] │ │ │ │ + strh r0, [r5, #24] │ │ │ │ lsls r2, r2, #1 │ │ │ │ - lsls r4, r7, #27 │ │ │ │ + lsls r4, r0, #28 │ │ │ │ lsls r0, r2, #1 │ │ │ │ - strh r2, [r0, #24] │ │ │ │ + strh r2, [r1, #24] │ │ │ │ lsls r2, r2, #1 │ │ │ │ - lsls r6, r3, #27 │ │ │ │ + lsls r6, r4, #27 │ │ │ │ lsls r0, r2, #1 │ │ │ │ - strh r4, [r4, #22] │ │ │ │ + strh r4, [r5, #22] │ │ │ │ lsls r2, r2, #1 │ │ │ │ - lsls r0, r0, #27 │ │ │ │ + lsls r0, r1, #27 │ │ │ │ lsls r0, r2, #1 │ │ │ │ - strh r2, [r3, #22] │ │ │ │ + strh r2, [r4, #22] │ │ │ │ lsls r2, r2, #1 │ │ │ │ stmdb sp!, {r4, r5, r6, r7, r8, lr} │ │ │ │ mov.w ip, #4096 @ 0x1000 │ │ │ │ sub.w ip, sp, ip │ │ │ │ str.w r0, [ip, #4040] @ 0xfc8 │ │ │ │ ldr r2, [pc, #616] @ (2e5b1c >::_M_default_append(unsigned int)@@Base+0x62f58>) │ │ │ │ sub sp, #32 │ │ │ │ @@ -799654,80 +799654,80 @@ │ │ │ │ b.n 2e595a >::_M_default_append(unsigned int)@@Base+0x62d96> │ │ │ │ blx 1172c <__stack_chk_fail@plt> │ │ │ │ nop │ │ │ │ str r1, [sp, #336] @ 0x150 │ │ │ │ lsls r3, r3, #1 │ │ │ │ asrs r0, r7, #6 │ │ │ │ movs r0, r0 │ │ │ │ - strh r0, [r4, #10] │ │ │ │ + strh r0, [r5, #10] │ │ │ │ lsls r2, r2, #1 │ │ │ │ ble.n 2e5a52 >::_M_default_append(unsigned int)@@Base+0x62e8e> │ │ │ │ - vsubl.u q12, d31, d8 │ │ │ │ + vrshr.u64 d24, d0, #1 │ │ │ │ lsls r2, r2, #1 │ │ │ │ - strh r0, [r3, #18] │ │ │ │ + strh r0, [r4, #18] │ │ │ │ lsls r2, r2, #1 │ │ │ │ lsls r3, r7, #9 │ │ │ │ movs r0, r0 │ │ │ │ - strh r4, [r0, #6] │ │ │ │ + strh r4, [r1, #6] │ │ │ │ lsls r2, r2, #1 │ │ │ │ - lsls r0, r4, #18 │ │ │ │ + lsls r0, r5, #18 │ │ │ │ lsls r0, r2, #1 │ │ │ │ str r0, [sp, #696] @ 0x2b8 │ │ │ │ lsls r3, r3, #1 │ │ │ │ - strh r6, [r1, #4] │ │ │ │ + strh r6, [r2, #4] │ │ │ │ lsls r2, r2, #1 │ │ │ │ - lsls r2, r5, #17 │ │ │ │ + lsls r2, r6, #17 │ │ │ │ lsls r0, r2, #1 │ │ │ │ bcc.n 2e5a52 >::_M_default_append(unsigned int)@@Base+0x62e8e> │ │ │ │ vsra.u32 d29, d23, #1 │ │ │ │ - vshr.u32 q12, q0, #1 │ │ │ │ + vshr.u32 q12, q4, #1 │ │ │ │ lsls r2, r2, #1 │ │ │ │ - lsls r4, r5, #16 │ │ │ │ + lsls r4, r6, #16 │ │ │ │ lsls r0, r2, #1 │ │ │ │ - strh r6, [r6, #0] │ │ │ │ + strh r6, [r7, #0] │ │ │ │ lsls r2, r2, #1 │ │ │ │ - lsls r2, r2, #16 │ │ │ │ + lsls r2, r3, #16 │ │ │ │ lsls r0, r2, #1 │ │ │ │ beq.n 2e5b42 >::_M_default_append(unsigned int)@@Base+0x62f7e> │ │ │ │ @ instruction: 0xffffd74f │ │ │ │ - @ instruction: 0xffff7ff8 │ │ │ │ + vaddl.u q12, d15, d0 │ │ │ │ lsls r2, r2, #1 │ │ │ │ - lsls r4, r2, #15 │ │ │ │ + lsls r4, r3, #15 │ │ │ │ lsls r0, r2, #1 │ │ │ │ - ldrb r6, [r3, #31] │ │ │ │ + ldrb r6, [r4, #31] │ │ │ │ lsls r2, r2, #1 │ │ │ │ - lsls r2, r7, #14 │ │ │ │ + lsls r2, r0, #15 │ │ │ │ lsls r0, r2, #1 │ │ │ │ - strh r2, [r5, #10] │ │ │ │ + strh r2, [r6, #10] │ │ │ │ lsls r2, r2, #1 │ │ │ │ - strh r4, [r0, #0] │ │ │ │ + strh r4, [r1, #0] │ │ │ │ lsls r2, r2, #1 │ │ │ │ - ldrb r4, [r4, #30] │ │ │ │ + ldrb r4, [r5, #30] │ │ │ │ lsls r2, r2, #1 │ │ │ │ - lsls r0, r0, #14 │ │ │ │ + lsls r0, r1, #14 │ │ │ │ lsls r0, r2, #1 │ │ │ │ - strh r4, [r0, #12] │ │ │ │ + strh r4, [r1, #12] │ │ │ │ lsls r2, r2, #1 │ │ │ │ - strh r2, [r7, #14] │ │ │ │ + strh r2, [r0, #16] │ │ │ │ lsls r2, r2, #1 │ │ │ │ - ldrb r2, [r5, #29] │ │ │ │ + ldrb r2, [r6, #29] │ │ │ │ lsls r2, r2, #1 │ │ │ │ - lsls r6, r0, #13 │ │ │ │ + lsls r6, r1, #13 │ │ │ │ lsls r0, r2, #1 │ │ │ │ - ldrb r4, [r1, #29] │ │ │ │ + ldrb r4, [r2, #29] │ │ │ │ lsls r2, r2, #1 │ │ │ │ - lsls r6, r4, #12 │ │ │ │ + lsls r6, r5, #12 │ │ │ │ lsls r0, r2, #1 │ │ │ │ - strh r4, [r1, #14] │ │ │ │ + strh r4, [r2, #14] │ │ │ │ lsls r2, r2, #1 │ │ │ │ - strh r2, [r3, #18] │ │ │ │ + strh r2, [r4, #18] │ │ │ │ lsls r2, r2, #1 │ │ │ │ - ldrb r2, [r1, #28] │ │ │ │ + ldrb r2, [r2, #28] │ │ │ │ lsls r2, r2, #1 │ │ │ │ - lsls r6, r4, #11 │ │ │ │ + lsls r6, r5, #11 │ │ │ │ lsls r0, r2, #1 │ │ │ │ push {lr} │ │ │ │ mov.w ip, #4096 @ 0x1000 │ │ │ │ sub.w ip, sp, ip │ │ │ │ str.w r0, [ip, #4080] @ 0xff0 │ │ │ │ sub sp, #12 │ │ │ │ bl 2e58a0 >::_M_default_append(unsigned int)@@Base+0x62cdc> │ │ │ │ @@ -799748,17 +799748,17 @@ │ │ │ │ add r0, pc │ │ │ │ bl 17e10 │ │ │ │ ldr r3, [sp, #4] │ │ │ │ mov r0, r3 │ │ │ │ add sp, #12 │ │ │ │ pop {pc} │ │ │ │ nop │ │ │ │ - ldrb r0, [r6, #24] │ │ │ │ + ldrb r0, [r7, #24] │ │ │ │ lsls r2, r2, #1 │ │ │ │ - lsls r4, r1, #8 │ │ │ │ + lsls r4, r2, #8 │ │ │ │ lsls r0, r2, #1 │ │ │ │ stmdb sp!, {r4, r5, r6, r7, r8, r9, sl, fp, lr} │ │ │ │ mov.w ip, #4096 @ 0x1000 │ │ │ │ vpush {d8-d9} │ │ │ │ sub.w ip, sp, ip │ │ │ │ str.w r0, [ip, #3920] @ 0xf50 │ │ │ │ ldr.w r1, [pc, #1892] @ 2e637c >::_M_default_append(unsigned int)@@Base+0x637b8> │ │ │ │ @@ -800480,66 +800480,66 @@ │ │ │ │ bl 17e10 │ │ │ │ b.n 2e626e >::_M_default_append(unsigned int)@@Base+0x636aa> │ │ │ │ blx 1172c <__stack_chk_fail@plt> │ │ │ │ ldrh r4, [r5, #46] @ 0x2e │ │ │ │ lsls r3, r3, #1 │ │ │ │ asrs r0, r7, #6 │ │ │ │ movs r0, r0 │ │ │ │ - ldrb r4, [r0, #29] │ │ │ │ + ldrb r4, [r1, #29] │ │ │ │ lsls r2, r2, #1 │ │ │ │ - ldrb r2, [r1, #26] │ │ │ │ + ldrb r2, [r2, #26] │ │ │ │ lsls r2, r2, #1 │ │ │ │ - ldrb r6, [r1, #22] │ │ │ │ + ldrb r6, [r2, #22] │ │ │ │ lsls r2, r2, #1 │ │ │ │ - ldc2l 0, cr0, [r2, #316]! @ 0x13c │ │ │ │ - ldrb r6, [r6, #18] │ │ │ │ + ldc2l 0, cr0, [sl, #316]! @ 0x13c │ │ │ │ + ldrb r6, [r7, #18] │ │ │ │ lsls r2, r2, #1 │ │ │ │ ldrh r0, [r3, #6] │ │ │ │ lsls r3, r3, #1 │ │ │ │ - ldrb r6, [r6, #15] │ │ │ │ + ldrb r6, [r7, #15] │ │ │ │ lsls r2, r2, #1 │ │ │ │ - ldrb r4, [r3, #13] │ │ │ │ + ldrb r4, [r4, #13] │ │ │ │ lsls r2, r2, #1 │ │ │ │ - @ instruction: 0xfbc0004f │ │ │ │ - ldrb r2, [r0, #13] │ │ │ │ + @ instruction: 0xfbc8004f │ │ │ │ + ldrb r2, [r1, #13] │ │ │ │ lsls r2, r2, #1 │ │ │ │ - @ instruction: 0xfba6004f │ │ │ │ - ldrb r2, [r5, #12] │ │ │ │ + @ instruction: 0xfbae004f │ │ │ │ + ldrb r2, [r6, #12] │ │ │ │ lsls r2, r2, #1 │ │ │ │ - @ instruction: 0xfb8c004f │ │ │ │ - ldrb r4, [r1, #12] │ │ │ │ + @ instruction: 0xfb94004f │ │ │ │ + ldrb r4, [r2, #12] │ │ │ │ lsls r2, r2, #1 │ │ │ │ - @ instruction: 0xfb6e004f │ │ │ │ - ldrb r2, [r6, #11] │ │ │ │ + @ instruction: 0xfb76004f │ │ │ │ + ldrb r2, [r7, #11] │ │ │ │ lsls r2, r2, #1 │ │ │ │ - @ instruction: 0xfb54004f │ │ │ │ - ldrb r0, [r3, #11] │ │ │ │ + @ instruction: 0xfb5c004f │ │ │ │ + ldrb r0, [r4, #11] │ │ │ │ lsls r2, r2, #1 │ │ │ │ - @ instruction: 0xfb3a004f │ │ │ │ - ldrb r6, [r7, #10] │ │ │ │ + @ instruction: 0xfb42004f │ │ │ │ + ldrb r6, [r0, #11] │ │ │ │ lsls r2, r2, #1 │ │ │ │ - @ instruction: 0xfb20004f │ │ │ │ - ldrb r4, [r4, #10] │ │ │ │ + @ instruction: 0xfb28004f │ │ │ │ + ldrb r4, [r5, #10] │ │ │ │ lsls r2, r2, #1 │ │ │ │ - @ instruction: 0xfb06004f │ │ │ │ - ldrb r2, [r1, #10] │ │ │ │ + @ instruction: 0xfb0e004f │ │ │ │ + ldrb r2, [r2, #10] │ │ │ │ lsls r2, r2, #1 │ │ │ │ - @ instruction: 0xfaec004f │ │ │ │ - ldrb r0, [r6, #9] │ │ │ │ + @ instruction: 0xfaf4004f │ │ │ │ + ldrb r0, [r7, #9] │ │ │ │ lsls r2, r2, #1 │ │ │ │ - @ instruction: 0xfad2004f │ │ │ │ - ldrb r6, [r2, #9] │ │ │ │ + @ instruction: 0xfada004f │ │ │ │ + ldrb r6, [r3, #9] │ │ │ │ lsls r2, r2, #1 │ │ │ │ - @ instruction: 0xfab8004f │ │ │ │ - ldrb r4, [r7, #8] │ │ │ │ + @ instruction: 0xfac0004f │ │ │ │ + ldrb r4, [r0, #9] │ │ │ │ lsls r2, r2, #1 │ │ │ │ - @ instruction: 0xfa9e004f │ │ │ │ - ldrb r2, [r4, #8] │ │ │ │ + @ instruction: 0xfaa6004f │ │ │ │ + ldrb r2, [r5, #8] │ │ │ │ lsls r2, r2, #1 │ │ │ │ - @ instruction: 0xfa84004f │ │ │ │ + @ instruction: 0xfa8c004f │ │ │ │ push {r4, r5, lr} │ │ │ │ mov.w ip, #4096 @ 0x1000 │ │ │ │ sub.w ip, sp, ip │ │ │ │ str.w r0, [ip, #4048] @ 0xfd0 │ │ │ │ sub sp, #36 @ 0x24 │ │ │ │ ldr.w ip, [pc, #188] @ 2e64d8 >::_M_default_append(unsigned int)@@Base+0x63914> │ │ │ │ movs r4, #8 │ │ │ │ @@ -800618,30 +800618,30 @@ │ │ │ │ b.n 2e6478 >::_M_default_append(unsigned int)@@Base+0x638b4> │ │ │ │ blx 1172c <__stack_chk_fail@plt> │ │ │ │ strh r0, [r5, #46] @ 0x2e │ │ │ │ lsls r3, r3, #1 │ │ │ │ bl 2b64de >::_M_default_append(unsigned int)@@Base+0x3391a> │ │ │ │ asrs r0, r7, #6 │ │ │ │ movs r0, r0 │ │ │ │ - ldrb r2, [r3, #5] │ │ │ │ + ldrb r2, [r4, #5] │ │ │ │ lsls r2, r2, #1 │ │ │ │ - add r4, sp, #320 @ 0x140 │ │ │ │ + add r4, sp, #352 @ 0x160 │ │ │ │ lsls r2, r2, #1 │ │ │ │ - ldrb r6, [r3, #4] │ │ │ │ + ldrb r6, [r4, #4] │ │ │ │ lsls r2, r2, #1 │ │ │ │ - vst1.8 {d0[2]}, [r2] │ │ │ │ - ldrb r0, [r1, #4] │ │ │ │ + vst1.8 {d0[2]}, [sl] │ │ │ │ + ldrb r0, [r2, #4] │ │ │ │ lsls r2, r2, #1 │ │ │ │ - vld4.16 {d16-d19}, [ip] │ │ │ │ + ldr??.w r0, [r4, pc] │ │ │ │ strh r2, [r7, #42] @ 0x2a │ │ │ │ lsls r3, r3, #1 │ │ │ │ vmaxnm.f16 , , │ │ │ │ - ldrb r4, [r0, #3] │ │ │ │ + ldrb r4, [r1, #3] │ │ │ │ lsls r2, r2, #1 │ │ │ │ - vld4.16 {d0-d3}, [r8] │ │ │ │ + ldrsh.w r0, [r0, pc] │ │ │ │ push {r4, r5, lr} │ │ │ │ mov.w ip, #4096 @ 0x1000 │ │ │ │ sub.w ip, sp, ip │ │ │ │ str.w r0, [ip, #4048] @ 0xfd0 │ │ │ │ sub sp, #36 @ 0x24 │ │ │ │ ldr.w ip, [pc, #168] @ 2e65c8 >::_M_default_append(unsigned int)@@Base+0x63a04> │ │ │ │ movs r4, #8 │ │ │ │ @@ -800712,27 +800712,27 @@ │ │ │ │ blx 1172c <__stack_chk_fail@plt> │ │ │ │ nop │ │ │ │ strh r4, [r4, #38] @ 0x26 │ │ │ │ lsls r3, r3, #1 │ │ │ │ bl 1b25ce │ │ │ │ asrs r0, r7, #6 │ │ │ │ movs r0, r0 │ │ │ │ - ldrb r6, [r2, #1] │ │ │ │ + ldrb r6, [r3, #1] │ │ │ │ lsls r2, r2, #1 │ │ │ │ - add r3, sp, #304 @ 0x130 │ │ │ │ + add r3, sp, #336 @ 0x150 │ │ │ │ lsls r2, r2, #1 │ │ │ │ - ldrb r2, [r3, #0] │ │ │ │ + ldrb r2, [r4, #0] │ │ │ │ lsls r2, r2, #1 │ │ │ │ - ldr??.w r0, [lr, pc] │ │ │ │ + strb.w r0, [r6, #79] @ 0x4f │ │ │ │ strh r4, [r1, #36] @ 0x24 │ │ │ │ lsls r3, r3, #1 │ │ │ │ mcr2 15, 3, pc, cr9, cr15, {7} @ │ │ │ │ - strb r6, [r2, #31] │ │ │ │ + strb r6, [r3, #31] │ │ │ │ lsls r2, r2, #1 │ │ │ │ - ldrh.w r0, [sl, pc] │ │ │ │ + str.w r0, [r2, pc] │ │ │ │ movs r0, r0 │ │ │ │ movs r0, r0 │ │ │ │ push {r4, r5, lr} │ │ │ │ mov.w ip, #4096 @ 0x1000 │ │ │ │ sub.w ip, sp, ip │ │ │ │ str.w r0, [ip, #4064] @ 0xfe0 │ │ │ │ ldr r2, [pc, #92] @ (2e6664 >::_M_default_append(unsigned int)@@Base+0x63aa0>) │ │ │ │ @@ -800774,15 +800774,15 @@ │ │ │ │ pop {r4, r5, pc} │ │ │ │ blx 1172c <__stack_chk_fail@plt> │ │ │ │ nop │ │ │ │ strh r6, [r7, #30] │ │ │ │ lsls r3, r3, #1 │ │ │ │ asrs r0, r7, #6 │ │ │ │ movs r0, r0 │ │ │ │ - strb r2, [r2, #30] │ │ │ │ + strb r2, [r3, #30] │ │ │ │ lsls r2, r2, #1 │ │ │ │ strh r4, [r0, #30] │ │ │ │ lsls r3, r3, #1 │ │ │ │ stmdb sp!, {r4, r5, r6, r7, r8, lr} │ │ │ │ mov.w ip, #4096 @ 0x1000 │ │ │ │ sub.w ip, sp, ip │ │ │ │ str.w r0, [ip, #4064] @ 0xfe0 │ │ │ │ @@ -800956,41 +800956,41 @@ │ │ │ │ bl 17c90 │ │ │ │ ldr r0, [pc, #76] @ (2e6894 >::_M_default_append(unsigned int)@@Base+0x63cd0>) │ │ │ │ mov.w r1, #4294967295 @ 0xffffffff │ │ │ │ add r0, pc │ │ │ │ bl 17e10 │ │ │ │ b.n 2e67aa >::_M_default_append(unsigned int)@@Base+0x63be6> │ │ │ │ nop │ │ │ │ - strb r6, [r6, #28] │ │ │ │ + strb r6, [r7, #28] │ │ │ │ lsls r2, r2, #1 │ │ │ │ - strb r4, [r2, #27] │ │ │ │ + strb r4, [r3, #27] │ │ │ │ lsls r2, r2, #1 │ │ │ │ - strb r2, [r4, #26] │ │ │ │ + strb r2, [r5, #26] │ │ │ │ lsls r2, r2, #1 │ │ │ │ - strb r2, [r1, #25] │ │ │ │ + strb r2, [r2, #25] │ │ │ │ lsls r2, r2, #1 │ │ │ │ - @ instruction: 0xf650004f │ │ │ │ - strb r6, [r4, #24] │ │ │ │ + @ instruction: 0xf658004f │ │ │ │ + strb r6, [r5, #24] │ │ │ │ lsls r2, r2, #1 │ │ │ │ - @ instruction: 0xf62c004f │ │ │ │ - strb r4, [r1, #24] │ │ │ │ + @ instruction: 0xf634004f │ │ │ │ + strb r4, [r2, #24] │ │ │ │ lsls r2, r2, #1 │ │ │ │ - @ instruction: 0xf612004f │ │ │ │ - strb r2, [r6, #23] │ │ │ │ + @ instruction: 0xf61a004f │ │ │ │ + strb r2, [r7, #23] │ │ │ │ lsls r2, r2, #1 │ │ │ │ - @ instruction: 0xf5f8004f │ │ │ │ - strb r0, [r3, #23] │ │ │ │ + addw r0, r0, #2127 @ 0x84f │ │ │ │ + strb r0, [r4, #23] │ │ │ │ lsls r2, r2, #1 │ │ │ │ - rsbs r0, lr, #13565952 @ 0xcf0000 │ │ │ │ - strb r6, [r7, #22] │ │ │ │ + @ instruction: 0xf5e6004f │ │ │ │ + strb r6, [r0, #23] │ │ │ │ lsls r2, r2, #1 │ │ │ │ - rsb r0, r4, #13565952 @ 0xcf0000 │ │ │ │ - strb r4, [r4, #22] │ │ │ │ + rsb r0, ip, #13565952 @ 0xcf0000 │ │ │ │ + strb r4, [r5, #22] │ │ │ │ lsls r2, r2, #1 │ │ │ │ - sub.w r0, sl, #13565952 @ 0xcf0000 │ │ │ │ + subs.w r0, r2, #13565952 @ 0xcf0000 │ │ │ │ stmdb sp!, {r4, r5, r6, r7, r8, lr} │ │ │ │ mov.w ip, #4096 @ 0x1000 │ │ │ │ sub.w ip, sp, ip │ │ │ │ str.w r0, [ip, #4072] @ 0xfe8 │ │ │ │ ldr r4, [pc, #148] @ (2e6940 >::_M_default_append(unsigned int)@@Base+0x63d7c>) │ │ │ │ mov r5, r0 │ │ │ │ ldr r6, [r1, #0] │ │ │ │ @@ -801035,15 +801035,15 @@ │ │ │ │ bl 5253b4 │ │ │ │ mov r2, r4 │ │ │ │ mov r1, r7 │ │ │ │ movw r3, #1310 @ 0x51e │ │ │ │ ldmia.w sp!, {r4, r5, r6, r7, r8, lr} │ │ │ │ b.w 16e9c │ │ │ │ nop │ │ │ │ - strb r4, [r2, #20] │ │ │ │ + strb r4, [r3, #20] │ │ │ │ lsls r2, r2, #1 │ │ │ │ stmdb sp!, {r4, r5, r6, r7, r8, r9, sl, lr} │ │ │ │ mov.w ip, #4096 @ 0x1000 │ │ │ │ sub.w ip, sp, ip │ │ │ │ str.w r0, [ip, #4032] @ 0xfc0 │ │ │ │ mov r5, r1 │ │ │ │ ldr r1, [pc, #308] @ (2e6a8c >::_M_default_append(unsigned int)@@Base+0x63ec8>) │ │ │ │ @@ -801172,28 +801172,28 @@ │ │ │ │ nop │ │ │ │ strh r0, [r6, #4] │ │ │ │ lsls r3, r3, #1 │ │ │ │ asrs r0, r7, #6 │ │ │ │ movs r0, r0 │ │ │ │ strh r4, [r6, #2] │ │ │ │ lsls r3, r3, #1 │ │ │ │ - strb r2, [r1, #16] │ │ │ │ + strb r2, [r2, #16] │ │ │ │ lsls r2, r2, #1 │ │ │ │ - strb r2, [r1, #15] │ │ │ │ + strb r2, [r2, #15] │ │ │ │ lsls r2, r2, #1 │ │ │ │ - @ instruction: 0xf3d2004f │ │ │ │ - strb r4, [r5, #14] │ │ │ │ + @ instruction: 0xf3da004f │ │ │ │ + strb r4, [r6, #14] │ │ │ │ lsls r2, r2, #1 │ │ │ │ - @ instruction: 0xf3b4004f │ │ │ │ - strb r0, [r2, #14] │ │ │ │ + @ instruction: 0xf3bc004f │ │ │ │ + strb r0, [r3, #14] │ │ │ │ lsls r2, r2, #1 │ │ │ │ - @ instruction: 0xf396004f │ │ │ │ - strb r0, [r6, #13] │ │ │ │ + @ instruction: 0xf39e004f │ │ │ │ + strb r0, [r7, #13] │ │ │ │ lsls r2, r2, #1 │ │ │ │ - @ instruction: 0xf376004f │ │ │ │ + @ instruction: 0xf37e004f │ │ │ │ stmdb sp!, {r4, r5, r6, r7, r8, r9, sl, fp, lr} │ │ │ │ mov.w ip, #4096 @ 0x1000 │ │ │ │ sub.w ip, sp, ip │ │ │ │ str.w r0, [ip, #4008] @ 0xfa8 │ │ │ │ mov r4, r2 │ │ │ │ ldr.w r2, [pc, #1252] @ 2e6fb4 >::_M_default_append(unsigned int)@@Base+0x643f0> │ │ │ │ mov r9, r3 │ │ │ │ @@ -801674,38 +801674,38 @@ │ │ │ │ bl 17e10 │ │ │ │ b.n 2e6f54 >::_M_default_append(unsigned int)@@Base+0x64390> │ │ │ │ blx 1172c <__stack_chk_fail@plt> │ │ │ │ ldrb r4, [r6, #28] │ │ │ │ lsls r3, r3, #1 │ │ │ │ asrs r0, r7, #6 │ │ │ │ movs r0, r0 │ │ │ │ - strb r4, [r0, #11] │ │ │ │ + strb r4, [r1, #11] │ │ │ │ lsls r2, r2, #1 │ │ │ │ - strb r4, [r4, #5] │ │ │ │ + strb r4, [r5, #5] │ │ │ │ lsls r2, r2, #1 │ │ │ │ - ldr r6, [r1, #124] @ 0x7c │ │ │ │ + ldr r6, [r2, #124] @ 0x7c │ │ │ │ lsls r2, r2, #1 │ │ │ │ - ldr r2, [r7, #108] @ 0x6c │ │ │ │ + ldr r2, [r0, #112] @ 0x70 │ │ │ │ lsls r2, r2, #1 │ │ │ │ - ldr r2, [r2, #108] @ 0x6c │ │ │ │ + ldr r2, [r3, #108] @ 0x6c │ │ │ │ lsls r2, r2, #1 │ │ │ │ ldrb r6, [r6, #11] │ │ │ │ lsls r3, r3, #1 │ │ │ │ - ldr r0, [r4, #104] @ 0x68 │ │ │ │ + ldr r0, [r5, #104] @ 0x68 │ │ │ │ lsls r2, r2, #1 │ │ │ │ - cdp 0, 10, cr0, cr6, cr15, {2} │ │ │ │ - ldr r2, [r0, #104] @ 0x68 │ │ │ │ + cdp 0, 10, cr0, cr14, cr15, {2} │ │ │ │ + ldr r2, [r1, #104] @ 0x68 │ │ │ │ lsls r2, r2, #1 │ │ │ │ - cdp 0, 8, cr0, cr8, cr15, {2} │ │ │ │ - ldr r0, [r4, #100] @ 0x64 │ │ │ │ + cdp 0, 9, cr0, cr0, cr15, {2} │ │ │ │ + ldr r0, [r5, #100] @ 0x64 │ │ │ │ lsls r2, r2, #1 │ │ │ │ - cdp 0, 6, cr0, cr6, cr15, {2} │ │ │ │ - ldr r6, [r0, #100] @ 0x64 │ │ │ │ + cdp 0, 6, cr0, cr14, cr15, {2} │ │ │ │ + ldr r6, [r1, #100] @ 0x64 │ │ │ │ lsls r2, r2, #1 │ │ │ │ - cdp 0, 4, cr0, cr12, cr15, {2} │ │ │ │ + cdp 0, 5, cr0, cr4, cr15, {2} │ │ │ │ stmdb sp!, {r4, r5, r6, r7, r8, r9, sl, fp, lr} │ │ │ │ mov.w ip, #4096 @ 0x1000 │ │ │ │ vpush {d8-d10} │ │ │ │ sub.w ip, sp, ip │ │ │ │ str.w r0, [ip, #3984] @ 0xf90 │ │ │ │ mov r4, r1 │ │ │ │ ldr r1, [pc, #644] @ (2e7290 >::_M_default_append(unsigned int)@@Base+0x646cc>) │ │ │ │ @@ -801935,32 +801935,32 @@ │ │ │ │ nop │ │ │ │ nop.w │ │ │ │ ... │ │ │ │ ldrb r2, [r7, #7] │ │ │ │ lsls r3, r3, #1 │ │ │ │ asrs r0, r7, #6 │ │ │ │ movs r0, r0 │ │ │ │ - ldr r0, [r1, #84] @ 0x54 │ │ │ │ + ldr r0, [r2, #84] @ 0x54 │ │ │ │ lsls r2, r2, #1 │ │ │ │ - ldr r0, [r6, #72] @ 0x48 │ │ │ │ + ldr r0, [r7, #72] @ 0x48 │ │ │ │ lsls r2, r2, #1 │ │ │ │ ldrb r4, [r2, #3] │ │ │ │ lsls r3, r3, #1 │ │ │ │ - ldr r0, [r2, #60] @ 0x3c │ │ │ │ + ldr r0, [r3, #60] @ 0x3c │ │ │ │ lsls r2, r2, #1 │ │ │ │ - rsbs r0, r8, pc, lsl #1 │ │ │ │ - ldr r4, [r6, #56] @ 0x38 │ │ │ │ + @ instruction: 0xebe0004f │ │ │ │ + ldr r4, [r7, #56] @ 0x38 │ │ │ │ lsls r2, r2, #1 │ │ │ │ - subs.w r0, sl, pc, lsl #1 │ │ │ │ - ldr r4, [r2, #56] @ 0x38 │ │ │ │ + rsb r0, r2, pc, lsl #1 │ │ │ │ + ldr r4, [r3, #56] @ 0x38 │ │ │ │ lsls r2, r2, #1 │ │ │ │ - @ instruction: 0xeb9a004f │ │ │ │ - ldr r4, [r6, #52] @ 0x34 │ │ │ │ + sub.w r0, r2, pc, lsl #1 │ │ │ │ + ldr r4, [r7, #52] @ 0x34 │ │ │ │ lsls r2, r2, #1 │ │ │ │ - sbcs.w r0, sl, pc, lsl #1 │ │ │ │ + @ instruction: 0xeb82004f │ │ │ │ stmdb sp!, {r4, r5, r6, r7, r8, r9, sl, fp, lr} │ │ │ │ mov.w ip, #4096 @ 0x1000 │ │ │ │ vpush {d8-d11} │ │ │ │ sub.w ip, sp, ip │ │ │ │ str.w r0, [ip, #3952] @ 0xf70 │ │ │ │ sub sp, #76 @ 0x4c │ │ │ │ mov r7, r3 │ │ │ │ @@ -802249,28 +802249,28 @@ │ │ │ │ movs r0, r0 │ │ │ │ movs r0, r0 │ │ │ │ movs r0, r0 │ │ │ │ strh r0, [r0, #0] │ │ │ │ ... │ │ │ │ asrs r0, r7, #6 │ │ │ │ movs r0, r0 │ │ │ │ - ldr r0, [r3, #44] @ 0x2c │ │ │ │ + ldr r0, [r4, #44] @ 0x2c │ │ │ │ lsls r2, r2, #1 │ │ │ │ strb r2, [r3, #28] │ │ │ │ lsls r3, r3, #1 │ │ │ │ - ldr r4, [r7, #32] │ │ │ │ + ldr r4, [r0, #36] @ 0x24 │ │ │ │ lsls r2, r2, #1 │ │ │ │ - ldr r2, [r7, #32] │ │ │ │ + ldr r2, [r0, #36] @ 0x24 │ │ │ │ lsls r2, r2, #1 │ │ │ │ - ldr r0, [r5, #4] │ │ │ │ + ldr r0, [r6, #4] │ │ │ │ lsls r2, r2, #1 │ │ │ │ - ldrd r0, r0, [r0], #-316 @ 0x13c │ │ │ │ - ldr r0, [r2, #4] │ │ │ │ + ldrd r0, r0, [r8], #-316 @ 0x13c │ │ │ │ + ldr r0, [r3, #4] │ │ │ │ lsls r2, r2, #1 │ │ │ │ - @ instruction: 0xe858004f │ │ │ │ + strd r0, r0, [r0], #-316 @ 0x13c │ │ │ │ strb r6, [r4, #17] │ │ │ │ lsls r3, r3, #1 │ │ │ │ ldr r3, [sp, #152] @ 0x98 │ │ │ │ add.w r2, r2, #1392 @ 0x570 │ │ │ │ mov r8, r7 │ │ │ │ ldr r7, [sp, #28] │ │ │ │ vldr d1, [r2] │ │ │ │ @@ -802389,39 +802389,39 @@ │ │ │ │ mov.w r1, #4294967295 @ 0xffffffff │ │ │ │ add r0, pc │ │ │ │ bl 17e10 │ │ │ │ b.n 2e7750 >::_M_default_append(unsigned int)@@Base+0x64b8c> │ │ │ │ blx 1172c <__stack_chk_fail@plt> │ │ │ │ nop │ │ │ │ ... │ │ │ │ - str r0, [r1, #116] @ 0x74 │ │ │ │ + str r0, [r2, #116] @ 0x74 │ │ │ │ lsls r2, r2, #1 │ │ │ │ - b.n 2e7640 >::_M_default_append(unsigned int)@@Base+0x64a7c> │ │ │ │ + b.n 2e7650 >::_M_default_append(unsigned int)@@Base+0x64a8c> │ │ │ │ lsls r7, r1, #1 │ │ │ │ - str r6, [r1, #112] @ 0x70 │ │ │ │ + str r6, [r2, #112] @ 0x70 │ │ │ │ lsls r2, r2, #1 │ │ │ │ - str r4, [r3, #108] @ 0x6c │ │ │ │ + str r4, [r4, #108] @ 0x6c │ │ │ │ lsls r2, r2, #1 │ │ │ │ - b.n 2e7570 >::_M_default_append(unsigned int)@@Base+0x649ac> │ │ │ │ + b.n 2e7580 >::_M_default_append(unsigned int)@@Base+0x649bc> │ │ │ │ lsls r7, r1, #1 │ │ │ │ - str r6, [r7, #104] @ 0x68 │ │ │ │ + str r6, [r0, #108] @ 0x6c │ │ │ │ lsls r2, r2, #1 │ │ │ │ - b.n 2e753c >::_M_default_append(unsigned int)@@Base+0x64978> │ │ │ │ + b.n 2e754c >::_M_default_append(unsigned int)@@Base+0x64988> │ │ │ │ lsls r7, r1, #1 │ │ │ │ - str r4, [r4, #104] @ 0x68 │ │ │ │ + str r4, [r5, #104] @ 0x68 │ │ │ │ lsls r2, r2, #1 │ │ │ │ - b.n 2e7510 >::_M_default_append(unsigned int)@@Base+0x6494c> │ │ │ │ + b.n 2e7520 >::_M_default_append(unsigned int)@@Base+0x6495c> │ │ │ │ lsls r7, r1, #1 │ │ │ │ - str r6, [r0, #104] @ 0x68 │ │ │ │ + str r6, [r1, #104] @ 0x68 │ │ │ │ lsls r2, r2, #1 │ │ │ │ - b.n 2e74dc >::_M_default_append(unsigned int)@@Base+0x64918> │ │ │ │ + b.n 2e74ec >::_M_default_append(unsigned int)@@Base+0x64928> │ │ │ │ lsls r7, r1, #1 │ │ │ │ - str r4, [r5, #100] @ 0x64 │ │ │ │ + str r4, [r6, #100] @ 0x64 │ │ │ │ lsls r2, r2, #1 │ │ │ │ - b.n 2e74b0 >::_M_default_append(unsigned int)@@Base+0x648ec> │ │ │ │ + b.n 2e74c0 >::_M_default_append(unsigned int)@@Base+0x648fc> │ │ │ │ lsls r7, r1, #1 │ │ │ │ stmdb sp!, {r4, r5, r6, r7, r8, r9, sl, fp, lr} │ │ │ │ mov.w ip, #4096 @ 0x1000 │ │ │ │ vpush {d8-d9} │ │ │ │ sub.w ip, sp, ip │ │ │ │ str.w r0, [ip, #3904] @ 0xf40 │ │ │ │ ldr.w r2, [pc, #3224] @ 2e847c >::_M_default_append(unsigned int)@@Base+0x658b8> │ │ │ │ @@ -803587,73 +803587,73 @@ │ │ │ │ nop │ │ │ │ strb r0, [r4, #8] │ │ │ │ lsls r3, r3, #1 │ │ │ │ asrs r0, r7, #6 │ │ │ │ movs r0, r0 │ │ │ │ strb r6, [r7, #7] │ │ │ │ lsls r3, r3, #1 │ │ │ │ - stmia r1!, {r4, r6} │ │ │ │ + stmia r1!, {r3, r4, r6} │ │ │ │ lsls r7, r1, #1 │ │ │ │ - rsb r0, r0, #79 @ 0x4f │ │ │ │ - subs r6, r6, #0 │ │ │ │ + rsb r0, r8, #79 @ 0x4f │ │ │ │ + subs r6, r7, #0 │ │ │ │ lsls r0, r2, #1 │ │ │ │ - stmia r0!, {r3, r5, r6, r7} │ │ │ │ + stmia r0!, {r4, r5, r6, r7} │ │ │ │ lsls r7, r1, #1 │ │ │ │ - @ instruction: 0xf7100053 │ │ │ │ - cmp r4, #82 @ 0x52 │ │ │ │ + @ instruction: 0xf7180053 │ │ │ │ + cmp r4, #90 @ 0x5a │ │ │ │ lsls r0, r2, #1 │ │ │ │ - str r0, [r5, #64] @ 0x40 │ │ │ │ + str r0, [r6, #64] @ 0x40 │ │ │ │ lsls r2, r2, #1 │ │ │ │ - str r0, [r4, #44] @ 0x2c │ │ │ │ + str r0, [r5, #44] @ 0x2c │ │ │ │ lsls r2, r2, #1 │ │ │ │ - str r0, [r3, #32] │ │ │ │ + str r0, [r4, #32] │ │ │ │ lsls r2, r2, #1 │ │ │ │ - ldc 0, cr0, [r2, #316] @ 0x13c │ │ │ │ - pop {r1, r2, pc} │ │ │ │ + ldc 0, cr0, [sl, #316] @ 0x13c │ │ │ │ + pop {r1, r2, r3, pc} │ │ │ │ lsls r7, r1, #1 │ │ │ │ - adds r2, r6, r7 │ │ │ │ + adds r2, r7, r7 │ │ │ │ lsls r0, r2, #1 │ │ │ │ - pop {r1, r4, r7} │ │ │ │ + pop {r1, r3, r4, r7} │ │ │ │ lsls r7, r1, #1 │ │ │ │ - @ instruction: 0xf2b60053 │ │ │ │ - str r6, [r0, #8] │ │ │ │ + @ instruction: 0xf2be0053 │ │ │ │ + str r6, [r1, #8] │ │ │ │ lsls r2, r2, #1 │ │ │ │ - ldrsh r6, [r6, r6] │ │ │ │ + ldrsh r6, [r7, r6] │ │ │ │ lsls r2, r2, #1 │ │ │ │ - ldrb r2, [r7, #15] │ │ │ │ + ldrb r2, [r0, #16] │ │ │ │ lsls r0, r2, #1 │ │ │ │ - movs r4, #176 @ 0xb0 │ │ │ │ + movs r4, #184 @ 0xb8 │ │ │ │ lsls r0, r2, #1 │ │ │ │ - ldrb r2, [r3, r3] │ │ │ │ + ldrb r2, [r4, r3] │ │ │ │ lsls r2, r2, #1 │ │ │ │ - bgt.n 2e849c >::_M_default_append(unsigned int)@@Base+0x658d8> │ │ │ │ + bgt.n 2e84ac >::_M_default_append(unsigned int)@@Base+0x658e8> │ │ │ │ lsls r7, r1, #1 │ │ │ │ - ldrb r0, [r3, r2] │ │ │ │ + ldrb r0, [r4, r2] │ │ │ │ lsls r2, r2, #1 │ │ │ │ - ldrh r2, [r4, r7] │ │ │ │ + ldrh r2, [r5, r7] │ │ │ │ lsls r2, r2, #1 │ │ │ │ - ldrb r2, [r1, #5] │ │ │ │ + ldrb r2, [r2, #5] │ │ │ │ lsls r0, r2, #1 │ │ │ │ - ldrh r6, [r1, r6] │ │ │ │ + ldrh r6, [r2, r6] │ │ │ │ lsls r2, r2, #1 │ │ │ │ - ldrh r6, [r0, r6] │ │ │ │ + ldrh r6, [r1, r6] │ │ │ │ lsls r2, r2, #1 │ │ │ │ - ldrh r0, [r0, r6] │ │ │ │ + ldrh r0, [r1, r6] │ │ │ │ lsls r2, r2, #1 │ │ │ │ - ldrh r0, [r5, r2] │ │ │ │ + ldrh r0, [r6, r2] │ │ │ │ lsls r2, r2, #1 │ │ │ │ - bge.n 2e8458 >::_M_default_append(unsigned int)@@Base+0x65894> │ │ │ │ + bge.n 2e8468 >::_M_default_append(unsigned int)@@Base+0x658a4> │ │ │ │ lsls r7, r1, #1 │ │ │ │ - ldrh r0, [r2, r2] │ │ │ │ + ldrh r0, [r3, r2] │ │ │ │ lsls r2, r2, #1 │ │ │ │ - bge.n 2e8430 >::_M_default_append(unsigned int)@@Base+0x6586c> │ │ │ │ + bge.n 2e8440 >::_M_default_append(unsigned int)@@Base+0x6587c> │ │ │ │ lsls r7, r1, #1 │ │ │ │ - ldr r6, [r0, r6] │ │ │ │ + ldr r6, [r1, r6] │ │ │ │ lsls r2, r2, #1 │ │ │ │ - bls.n 2e8424 >::_M_default_append(unsigned int)@@Base+0x65860> │ │ │ │ + bls.n 2e8434 >::_M_default_append(unsigned int)@@Base+0x65870> │ │ │ │ lsls r7, r1, #1 │ │ │ │ mov r4, r0 │ │ │ │ ldr.w r0, [pc, #2284] @ 2e8df8 >::_M_default_append(unsigned int)@@Base+0x66234> │ │ │ │ movw r1, #1017 @ 0x3f9 │ │ │ │ add r0, pc │ │ │ │ adds r0, #12 │ │ │ │ bl 17c90 │ │ │ │ @@ -804438,161 +804438,161 @@ │ │ │ │ bl 17c90 │ │ │ │ ldr r0, [pc, #304] @ (2e8f1c >::_M_default_append(unsigned int)@@Base+0x66358>) │ │ │ │ mov.w r1, #4294967295 @ 0xffffffff │ │ │ │ add r0, pc │ │ │ │ bl 17e10 │ │ │ │ b.n 2e8afe >::_M_default_append(unsigned int)@@Base+0x65f3a> │ │ │ │ nop │ │ │ │ - ldr r6, [r1, r3] │ │ │ │ + ldr r6, [r2, r3] │ │ │ │ lsls r2, r2, #1 │ │ │ │ - bhi.n 2e8da8 >::_M_default_append(unsigned int)@@Base+0x661e4> │ │ │ │ + bhi.n 2e8db8 >::_M_default_append(unsigned int)@@Base+0x661f4> │ │ │ │ lsls r7, r1, #1 │ │ │ │ - ldrsb r6, [r4, r7] │ │ │ │ + ldrsb r6, [r5, r7] │ │ │ │ lsls r2, r2, #1 │ │ │ │ - bvc.n 2e8de0 >::_M_default_append(unsigned int)@@Base+0x6621c> │ │ │ │ + bvc.n 2e8df0 >::_M_default_append(unsigned int)@@Base+0x6622c> │ │ │ │ lsls r7, r1, #1 │ │ │ │ - ldrsb r0, [r3, r6] │ │ │ │ + ldrsb r0, [r4, r6] │ │ │ │ lsls r2, r2, #1 │ │ │ │ - strb r0, [r6, r4] │ │ │ │ + strb r0, [r7, r4] │ │ │ │ lsls r2, r2, #1 │ │ │ │ - strb r6, [r5, r3] │ │ │ │ + strb r6, [r6, r3] │ │ │ │ lsls r2, r2, #1 │ │ │ │ - strh r6, [r3, r6] │ │ │ │ + strh r6, [r4, r6] │ │ │ │ lsls r2, r2, #1 │ │ │ │ - strh r2, [r4, r6] │ │ │ │ + strh r2, [r5, r6] │ │ │ │ lsls r2, r2, #1 │ │ │ │ - bcc.n 2e8d74 >::_M_default_append(unsigned int)@@Base+0x661b0> │ │ │ │ + bcc.n 2e8d84 >::_M_default_append(unsigned int)@@Base+0x661c0> │ │ │ │ lsls r7, r1, #1 │ │ │ │ - strh r6, [r0, r6] │ │ │ │ + strh r6, [r1, r6] │ │ │ │ lsls r2, r2, #1 │ │ │ │ - bcc.n 2e8d44 >::_M_default_append(unsigned int)@@Base+0x66180> │ │ │ │ + bcc.n 2e8d54 >::_M_default_append(unsigned int)@@Base+0x66190> │ │ │ │ lsls r7, r1, #1 │ │ │ │ - strh r2, [r4, r5] │ │ │ │ + strh r2, [r5, r5] │ │ │ │ lsls r2, r2, #1 │ │ │ │ - bcc.n 2e8f04 >::_M_default_append(unsigned int)@@Base+0x66340> │ │ │ │ + bcc.n 2e8f14 >::_M_default_append(unsigned int)@@Base+0x66350> │ │ │ │ lsls r7, r1, #1 │ │ │ │ - strh r6, [r6, r4] │ │ │ │ + strh r6, [r7, r4] │ │ │ │ lsls r2, r2, #1 │ │ │ │ - bcc.n 2e8eb4 >::_M_default_append(unsigned int)@@Base+0x662f0> │ │ │ │ + bcc.n 2e8ec4 >::_M_default_append(unsigned int)@@Base+0x66300> │ │ │ │ lsls r7, r1, #1 │ │ │ │ - strh r0, [r3, r4] │ │ │ │ + strh r0, [r4, r4] │ │ │ │ lsls r2, r2, #1 │ │ │ │ - bcc.n 2e8e80 >::_M_default_append(unsigned int)@@Base+0x662bc> │ │ │ │ + bcc.n 2e8e90 >::_M_default_append(unsigned int)@@Base+0x662cc> │ │ │ │ lsls r7, r1, #1 │ │ │ │ - strh r6, [r6, r3] │ │ │ │ + strh r6, [r7, r3] │ │ │ │ lsls r2, r2, #1 │ │ │ │ - bcs.n 2e8e40 >::_M_default_append(unsigned int)@@Base+0x6627c> │ │ │ │ + bcc.n 2e8e50 >::_M_default_append(unsigned int)@@Base+0x6628c> │ │ │ │ lsls r7, r1, #1 │ │ │ │ - strh r4, [r2, r3] │ │ │ │ + strh r4, [r3, r3] │ │ │ │ lsls r2, r2, #1 │ │ │ │ - bcs.n 2e8e04 >::_M_default_append(unsigned int)@@Base+0x66240> │ │ │ │ + bcs.n 2e8e14 >::_M_default_append(unsigned int)@@Base+0x66250> │ │ │ │ lsls r7, r1, #1 │ │ │ │ - strh r2, [r7, r2] │ │ │ │ + strh r2, [r0, r3] │ │ │ │ lsls r2, r2, #1 │ │ │ │ - bcs.n 2e8dd8 >::_M_default_append(unsigned int)@@Base+0x66214> │ │ │ │ + bcs.n 2e8de8 >::_M_default_append(unsigned int)@@Base+0x66224> │ │ │ │ lsls r7, r1, #1 │ │ │ │ - strh r0, [r4, r2] │ │ │ │ + strh r0, [r5, r2] │ │ │ │ lsls r2, r2, #1 │ │ │ │ - bcs.n 2e8dac >::_M_default_append(unsigned int)@@Base+0x661e8> │ │ │ │ + bcs.n 2e8dbc >::_M_default_append(unsigned int)@@Base+0x661f8> │ │ │ │ lsls r7, r1, #1 │ │ │ │ - strh r4, [r0, r2] │ │ │ │ + strh r4, [r1, r2] │ │ │ │ lsls r2, r2, #1 │ │ │ │ - bcs.n 2e8d8c >::_M_default_append(unsigned int)@@Base+0x661c8> │ │ │ │ + bcs.n 2e8d9c >::_M_default_append(unsigned int)@@Base+0x661d8> │ │ │ │ lsls r7, r1, #1 │ │ │ │ - strh r2, [r2, r1] │ │ │ │ + strh r2, [r3, r1] │ │ │ │ lsls r2, r2, #1 │ │ │ │ - bcs.n 2e8f20 >::_M_default_append(unsigned int)@@Base+0x6635c> │ │ │ │ + bcs.n 2e8f30 >::_M_default_append(unsigned int)@@Base+0x6636c> │ │ │ │ lsls r7, r1, #1 │ │ │ │ - strh r6, [r6, r0] │ │ │ │ + strh r6, [r7, r0] │ │ │ │ lsls r2, r2, #1 │ │ │ │ - bcs.n 2e8ef0 >::_M_default_append(unsigned int)@@Base+0x6632c> │ │ │ │ + bcs.n 2e8f00 >::_M_default_append(unsigned int)@@Base+0x6633c> │ │ │ │ lsls r7, r1, #1 │ │ │ │ - strh r4, [r3, r0] │ │ │ │ + strh r4, [r4, r0] │ │ │ │ lsls r2, r2, #1 │ │ │ │ - bcs.n 2e8ec4 >::_M_default_append(unsigned int)@@Base+0x66300> │ │ │ │ + bcs.n 2e8ed4 >::_M_default_append(unsigned int)@@Base+0x66310> │ │ │ │ lsls r7, r1, #1 │ │ │ │ - strh r2, [r0, r0] │ │ │ │ + strh r2, [r1, r0] │ │ │ │ lsls r2, r2, #1 │ │ │ │ - bcs.n 2e8e98 >::_M_default_append(unsigned int)@@Base+0x662d4> │ │ │ │ + bcs.n 2e8ea8 >::_M_default_append(unsigned int)@@Base+0x662e4> │ │ │ │ lsls r7, r1, #1 │ │ │ │ - str r0, [r5, r7] │ │ │ │ + str r0, [r6, r7] │ │ │ │ lsls r2, r2, #1 │ │ │ │ - bne.n 2e8e6c >::_M_default_append(unsigned int)@@Base+0x662a8> │ │ │ │ + bne.n 2e8e7c >::_M_default_append(unsigned int)@@Base+0x662b8> │ │ │ │ lsls r7, r1, #1 │ │ │ │ - str r6, [r1, r7] │ │ │ │ + str r6, [r2, r7] │ │ │ │ lsls r2, r2, #1 │ │ │ │ - bne.n 2e8e40 >::_M_default_append(unsigned int)@@Base+0x6627c> │ │ │ │ + bne.n 2e8e50 >::_M_default_append(unsigned int)@@Base+0x6628c> │ │ │ │ lsls r7, r1, #1 │ │ │ │ - str r4, [r6, r6] │ │ │ │ + str r4, [r7, r6] │ │ │ │ lsls r2, r2, #1 │ │ │ │ - bne.n 2e8e14 >::_M_default_append(unsigned int)@@Base+0x66250> │ │ │ │ + bne.n 2e8e24 >::_M_default_append(unsigned int)@@Base+0x66260> │ │ │ │ lsls r7, r1, #1 │ │ │ │ - str r2, [r2, r6] │ │ │ │ + str r2, [r3, r6] │ │ │ │ lsls r2, r2, #1 │ │ │ │ - bne.n 2e8ddc >::_M_default_append(unsigned int)@@Base+0x66218> │ │ │ │ + bne.n 2e8dec >::_M_default_append(unsigned int)@@Base+0x66228> │ │ │ │ lsls r7, r1, #1 │ │ │ │ - str r4, [r6, r5] │ │ │ │ + str r4, [r7, r5] │ │ │ │ lsls r2, r2, #1 │ │ │ │ - bne.n 2e8fa4 >::_M_default_append(unsigned int)@@Base+0x663e0> │ │ │ │ + bne.n 2e8db4 >::_M_default_append(unsigned int)@@Base+0x661f0> │ │ │ │ lsls r7, r1, #1 │ │ │ │ - str r6, [r2, r5] │ │ │ │ + str r6, [r3, r5] │ │ │ │ lsls r2, r2, #1 │ │ │ │ - bne.n 2e8f74 >::_M_default_append(unsigned int)@@Base+0x663b0> │ │ │ │ + bne.n 2e8f84 >::_M_default_append(unsigned int)@@Base+0x663c0> │ │ │ │ lsls r7, r1, #1 │ │ │ │ - str r0, [r7, r4] │ │ │ │ + str r0, [r0, r5] │ │ │ │ lsls r2, r2, #1 │ │ │ │ - bne.n 2e8f3c >::_M_default_append(unsigned int)@@Base+0x66378> │ │ │ │ + bne.n 2e8f4c >::_M_default_append(unsigned int)@@Base+0x66388> │ │ │ │ lsls r7, r1, #1 │ │ │ │ - str r6, [r3, r4] │ │ │ │ + str r6, [r4, r4] │ │ │ │ lsls r2, r2, #1 │ │ │ │ - bne.n 2e8f10 >::_M_default_append(unsigned int)@@Base+0x6634c> │ │ │ │ + bne.n 2e8f20 >::_M_default_append(unsigned int)@@Base+0x6635c> │ │ │ │ lsls r7, r1, #1 │ │ │ │ - str r4, [r0, r4] │ │ │ │ + str r4, [r1, r4] │ │ │ │ lsls r2, r2, #1 │ │ │ │ - bne.n 2e8ee4 >::_M_default_append(unsigned int)@@Base+0x66320> │ │ │ │ + bne.n 2e8ef4 >::_M_default_append(unsigned int)@@Base+0x66330> │ │ │ │ lsls r7, r1, #1 │ │ │ │ - str r2, [r5, r3] │ │ │ │ + str r2, [r6, r3] │ │ │ │ lsls r2, r2, #1 │ │ │ │ - beq.n 2e8eb8 >::_M_default_append(unsigned int)@@Base+0x662f4> │ │ │ │ + beq.n 2e8ec8 >::_M_default_append(unsigned int)@@Base+0x66304> │ │ │ │ lsls r7, r1, #1 │ │ │ │ - str r0, [r2, r3] │ │ │ │ + str r0, [r3, r3] │ │ │ │ lsls r2, r2, #1 │ │ │ │ - beq.n 2e8e8c >::_M_default_append(unsigned int)@@Base+0x662c8> │ │ │ │ + beq.n 2e8e9c >::_M_default_append(unsigned int)@@Base+0x662d8> │ │ │ │ lsls r7, r1, #1 │ │ │ │ - str r6, [r6, r2] │ │ │ │ + str r6, [r7, r2] │ │ │ │ lsls r2, r2, #1 │ │ │ │ - beq.n 2e8e60 >::_M_default_append(unsigned int)@@Base+0x6629c> │ │ │ │ + beq.n 2e8e70 >::_M_default_append(unsigned int)@@Base+0x662ac> │ │ │ │ lsls r7, r1, #1 │ │ │ │ - str r4, [r3, r2] │ │ │ │ + str r4, [r4, r2] │ │ │ │ lsls r2, r2, #1 │ │ │ │ - beq.n 2e8e34 >::_M_default_append(unsigned int)@@Base+0x66270> │ │ │ │ + beq.n 2e8e44 >::_M_default_append(unsigned int)@@Base+0x66280> │ │ │ │ lsls r7, r1, #1 │ │ │ │ - str r2, [r0, r2] │ │ │ │ + str r2, [r1, r2] │ │ │ │ lsls r2, r2, #1 │ │ │ │ - beq.n 2e8e08 >::_M_default_append(unsigned int)@@Base+0x66244> │ │ │ │ + beq.n 2e8e18 >::_M_default_append(unsigned int)@@Base+0x66254> │ │ │ │ lsls r7, r1, #1 │ │ │ │ - str r0, [r5, r1] │ │ │ │ + str r0, [r6, r1] │ │ │ │ lsls r2, r2, #1 │ │ │ │ - beq.n 2e8fdc >::_M_default_append(unsigned int)@@Base+0x66418> │ │ │ │ + beq.n 2e8fec >::_M_default_append(unsigned int)@@Base+0x66428> │ │ │ │ lsls r7, r1, #1 │ │ │ │ - str r6, [r1, r1] │ │ │ │ + str r6, [r2, r1] │ │ │ │ lsls r2, r2, #1 │ │ │ │ - beq.n 2e8fb0 >::_M_default_append(unsigned int)@@Base+0x663ec> │ │ │ │ + beq.n 2e8fc0 >::_M_default_append(unsigned int)@@Base+0x663fc> │ │ │ │ lsls r7, r1, #1 │ │ │ │ - str r4, [r6, r0] │ │ │ │ + str r4, [r7, r0] │ │ │ │ lsls r2, r2, #1 │ │ │ │ - beq.n 2e8f84 >::_M_default_append(unsigned int)@@Base+0x663c0> │ │ │ │ + beq.n 2e8f94 >::_M_default_append(unsigned int)@@Base+0x663d0> │ │ │ │ lsls r7, r1, #1 │ │ │ │ - str r2, [r3, r0] │ │ │ │ + str r2, [r4, r0] │ │ │ │ lsls r2, r2, #1 │ │ │ │ - beq.n 2e8f58 >::_M_default_append(unsigned int)@@Base+0x66394> │ │ │ │ + beq.n 2e8f68 >::_M_default_append(unsigned int)@@Base+0x663a4> │ │ │ │ lsls r7, r1, #1 │ │ │ │ - str r0, [r0, r0] │ │ │ │ + str r0, [r1, r0] │ │ │ │ lsls r2, r2, #1 │ │ │ │ - beq.n 2e8f2c >::_M_default_append(unsigned int)@@Base+0x66368> │ │ │ │ + beq.n 2e8f3c >::_M_default_append(unsigned int)@@Base+0x66378> │ │ │ │ lsls r7, r1, #1 │ │ │ │ stmdb sp!, {r4, r5, r6, r7, r8, r9, sl, fp, lr} │ │ │ │ mov.w ip, #4096 @ 0x1000 │ │ │ │ vpush {d8-d10} │ │ │ │ sub.w ip, sp, ip │ │ │ │ str.w r0, [ip, #3808] @ 0xee0 │ │ │ │ ldr.w r2, [pc, #2572] @ 2e9944 >::_M_default_append(unsigned int)@@Base+0x66d80> │ │ │ │ @@ -805515,67 +805515,67 @@ │ │ │ │ nop │ │ │ │ ldrh r6, [r1, r3] │ │ │ │ lsls r3, r3, #1 │ │ │ │ asrs r0, r7, #6 │ │ │ │ movs r0, r0 │ │ │ │ ldrh r6, [r4, r2] │ │ │ │ lsls r3, r3, #1 │ │ │ │ - ldr r5, [pc, #968] @ (2e9d1c >::_M_default_append(unsigned int)@@Base+0x67158>) │ │ │ │ + ldr r5, [pc, #1000] @ (2e9d3c >::_M_default_append(unsigned int)@@Base+0x67178>) │ │ │ │ lsls r2, r2, #1 │ │ │ │ - ldr r5, [pc, #328] @ (2e9aa0 >::_M_default_append(unsigned int)@@Base+0x66edc>) │ │ │ │ + ldr r5, [pc, #360] @ (2e9ac0 >::_M_default_append(unsigned int)@@Base+0x66efc>) │ │ │ │ lsls r2, r2, #1 │ │ │ │ - ldr r4, [pc, #440] @ (2e9b14 >::_M_default_append(unsigned int)@@Base+0x66f50>) │ │ │ │ + ldr r4, [pc, #472] @ (2e9b34 >::_M_default_append(unsigned int)@@Base+0x66f70>) │ │ │ │ lsls r2, r2, #1 │ │ │ │ - ldr r1, [pc, #608] @ (2e9bc0 >::_M_default_append(unsigned int)@@Base+0x66ffc>) │ │ │ │ + ldr r1, [pc, #640] @ (2e9be0 >::_M_default_append(unsigned int)@@Base+0x6701c>) │ │ │ │ lsls r2, r2, #1 │ │ │ │ - ldmia r1, {r1, r2, r3, r4, r7} │ │ │ │ + ldmia r1, {r1, r2, r5, r7} │ │ │ │ lsls r7, r1, #1 │ │ │ │ - ldr r1, [pc, #480] @ (2e9b48 >::_M_default_append(unsigned int)@@Base+0x66f84>) │ │ │ │ + ldr r1, [pc, #512] @ (2e9b68 >::_M_default_append(unsigned int)@@Base+0x66fa4>) │ │ │ │ lsls r2, r2, #1 │ │ │ │ - ldmia r1, {r1, r2, r3, r4, r5, r6} │ │ │ │ + ldmia r1, {r1, r2, r7} │ │ │ │ lsls r7, r1, #1 │ │ │ │ - ldr r1, [pc, #8] @ (2e9978 >::_M_default_append(unsigned int)@@Base+0x66db4>) │ │ │ │ + ldr r1, [pc, #40] @ (2e9998 >::_M_default_append(unsigned int)@@Base+0x66dd4>) │ │ │ │ lsls r2, r2, #1 │ │ │ │ - ldmia r1!, {r3} │ │ │ │ + ldmia r1!, {r4} │ │ │ │ lsls r7, r1, #1 │ │ │ │ - ldr r0, [pc, #808] @ (2e9ca0 >::_M_default_append(unsigned int)@@Base+0x670dc>) │ │ │ │ + ldr r0, [pc, #840] @ (2e9cc0 >::_M_default_append(unsigned int)@@Base+0x670fc>) │ │ │ │ lsls r2, r2, #1 │ │ │ │ - ldmia r0!, {r4, r6, r7} │ │ │ │ + ldmia r0!, {r3, r4, r6, r7} │ │ │ │ lsls r7, r1, #1 │ │ │ │ - ldr r0, [pc, #200] @ (2e9a48 >::_M_default_append(unsigned int)@@Base+0x66e84>) │ │ │ │ + ldr r0, [pc, #232] @ (2e9a68 >::_M_default_append(unsigned int)@@Base+0x66ea4>) │ │ │ │ lsls r2, r2, #1 │ │ │ │ - cmp lr, sp │ │ │ │ + cmp lr, lr │ │ │ │ lsls r2, r2, #1 │ │ │ │ - stmia r5!, {r2, r4, r5, r6, r7} │ │ │ │ + stmia r5!, {r2, r3, r4, r5, r6, r7} │ │ │ │ lsls r7, r1, #1 │ │ │ │ - cmp ip, sl │ │ │ │ + cmp ip, fp │ │ │ │ lsls r2, r2, #1 │ │ │ │ - stmia r5!, {r1, r3, r4, r6, r7} │ │ │ │ + stmia r5!, {r1, r5, r6, r7} │ │ │ │ lsls r7, r1, #1 │ │ │ │ - cmp sl, r6 │ │ │ │ + cmp sl, r7 │ │ │ │ lsls r2, r2, #1 │ │ │ │ - stmia r5!, {r3, r4, r5, r7} │ │ │ │ + stmia r5!, {r6, r7} │ │ │ │ lsls r7, r1, #1 │ │ │ │ - cmp lr, r2 │ │ │ │ + cmp lr, r3 │ │ │ │ lsls r2, r2, #1 │ │ │ │ - stmia r5!, {r2, r3, r4, r7} │ │ │ │ + stmia r5!, {r2, r5, r7} │ │ │ │ lsls r7, r1, #1 │ │ │ │ - cmp r2, pc │ │ │ │ + cmp sl, r0 │ │ │ │ lsls r2, r2, #1 │ │ │ │ - stmia r5!, {r7} │ │ │ │ + stmia r5!, {r3, r7} │ │ │ │ lsls r7, r1, #1 │ │ │ │ - cmp sl, r5 │ │ │ │ + cmp sl, r6 │ │ │ │ lsls r2, r2, #1 │ │ │ │ - add lr, pc │ │ │ │ + cmp r6, r0 │ │ │ │ lsls r2, r2, #1 │ │ │ │ - stmia r5!, {r1, r2} │ │ │ │ + stmia r5!, {r1, r2, r3} │ │ │ │ lsls r7, r1, #1 │ │ │ │ - add r8, r7 │ │ │ │ + add r8, r8 │ │ │ │ lsls r2, r2, #1 │ │ │ │ - stmia r4!, {r1, r2, r3, r4, r5, r7} │ │ │ │ + stmia r4!, {r1, r2, r6, r7} │ │ │ │ lsls r7, r1, #1 │ │ │ │ mov r0, r7 │ │ │ │ bl 5253b4 │ │ │ │ ldr.w r2, [pc, #3044] @ 2ea5a8 >::_M_default_append(unsigned int)@@Base+0x679e4> │ │ │ │ add r1, sp, #212 @ 0xd4 │ │ │ │ movw r3, #2172 @ 0x87c │ │ │ │ add r2, pc │ │ │ │ @@ -806679,91 +806679,91 @@ │ │ │ │ movs r0, r0 │ │ │ │ movs r0, r0 │ │ │ │ eors r1, r3 │ │ │ │ add r1, sp, #1008 @ 0x3f0 │ │ │ │ bcs.n 2ea588 >::_M_default_append(unsigned int)@@Base+0x679c4> │ │ │ │ str r5, [r1, #36] @ 0x24 │ │ │ │ subs r7, #80 @ 0x50 │ │ │ │ - mvns r0, r7 │ │ │ │ + add r0, r0 │ │ │ │ lsls r2, r2, #1 │ │ │ │ - bics r0, r2 │ │ │ │ + bics r0, r3 │ │ │ │ lsls r2, r2, #1 │ │ │ │ - add r0, r6 │ │ │ │ + add r0, r7 │ │ │ │ lsls r2, r2, #1 │ │ │ │ - cmn r6, r7 │ │ │ │ + orrs r6, r0 │ │ │ │ lsls r2, r2, #1 │ │ │ │ - sbcs r6, r5 │ │ │ │ + sbcs r6, r6 │ │ │ │ lsls r2, r2, #1 │ │ │ │ - lsrs r0, r2 │ │ │ │ + lsrs r0, r3 │ │ │ │ lsls r2, r2, #1 │ │ │ │ - stmia r0!, {r2, r4, r6, r7} │ │ │ │ + stmia r0!, {r2, r3, r4, r6, r7} │ │ │ │ lsls r7, r1, #1 │ │ │ │ - lsls r0, r6 │ │ │ │ + lsls r0, r7 │ │ │ │ lsls r2, r2, #1 │ │ │ │ - stmia r0!, {r2, r4, r5, r7} │ │ │ │ + stmia r0!, {r2, r3, r4, r5, r7} │ │ │ │ lsls r7, r1, #1 │ │ │ │ - eors r4, r7 │ │ │ │ + lsls r4, r0 │ │ │ │ lsls r2, r2, #1 │ │ │ │ - stmia r0!, {r7} │ │ │ │ + stmia r0!, {r3, r7} │ │ │ │ lsls r7, r1, #1 │ │ │ │ - eors r4, r3 │ │ │ │ + eors r4, r4 │ │ │ │ lsls r2, r2, #1 │ │ │ │ - stmia r0!, {r5, r6} │ │ │ │ + stmia r0!, {r3, r5, r6} │ │ │ │ lsls r7, r1, #1 │ │ │ │ - ands r4, r7 │ │ │ │ + eors r4, r0 │ │ │ │ lsls r2, r2, #1 │ │ │ │ - stmia r0!, {r6} │ │ │ │ + stmia r0!, {r3, r6} │ │ │ │ lsls r7, r1, #1 │ │ │ │ - ands r4, r3 │ │ │ │ + ands r4, r4 │ │ │ │ lsls r2, r2, #1 │ │ │ │ - stmia r0!, {r5} │ │ │ │ + stmia r0!, {r3, r5} │ │ │ │ lsls r7, r1, #1 │ │ │ │ - subs r7, #252 @ 0xfc │ │ │ │ + ands r4, r0 │ │ │ │ lsls r2, r2, #1 │ │ │ │ - stmia r0!, {} │ │ │ │ + stmia r0!, {r3} │ │ │ │ lsls r7, r1, #1 │ │ │ │ - subs r7, #182 @ 0xb6 │ │ │ │ + subs r7, #190 @ 0xbe │ │ │ │ lsls r2, r2, #1 │ │ │ │ - subs r5, #78 @ 0x4e │ │ │ │ + subs r5, #86 @ 0x56 │ │ │ │ lsls r2, r2, #1 │ │ │ │ - pop {r1, r4, r6, pc} │ │ │ │ + pop {r1, r3, r4, r6, pc} │ │ │ │ lsls r7, r1, #1 │ │ │ │ - subs r5, #44 @ 0x2c │ │ │ │ + subs r5, #52 @ 0x34 │ │ │ │ lsls r2, r2, #1 │ │ │ │ - pop {r4, r5, pc} │ │ │ │ + pop {r3, r4, r5, pc} │ │ │ │ lsls r7, r1, #1 │ │ │ │ - subs r5, #10 │ │ │ │ + subs r5, #18 │ │ │ │ lsls r2, r2, #1 │ │ │ │ - pop {r1, r2, r3, pc} │ │ │ │ + pop {r1, r2, r4, pc} │ │ │ │ lsls r7, r1, #1 │ │ │ │ - subs r4, #232 @ 0xe8 │ │ │ │ + subs r4, #240 @ 0xf0 │ │ │ │ lsls r2, r2, #1 │ │ │ │ - pop {r2, r3, r5, r6, r7} │ │ │ │ + pop {r2, r4, r5, r6, r7} │ │ │ │ lsls r7, r1, #1 │ │ │ │ - subs r4, #196 @ 0xc4 │ │ │ │ + subs r4, #204 @ 0xcc │ │ │ │ lsls r2, r2, #1 │ │ │ │ - pop {r1, r3, r6, r7} │ │ │ │ + pop {r1, r4, r6, r7} │ │ │ │ lsls r7, r1, #1 │ │ │ │ - subs r3, #250 @ 0xfa │ │ │ │ + subs r4, #2 │ │ │ │ lsls r2, r2, #1 │ │ │ │ - pop {} │ │ │ │ + pop {r3} │ │ │ │ lsls r7, r1, #1 │ │ │ │ - subs r3, #14 │ │ │ │ + subs r3, #22 │ │ │ │ lsls r2, r2, #1 │ │ │ │ - cbnz r6, 2ea674 >::_M_default_append(unsigned int)@@Base+0x67ab0> │ │ │ │ + cbnz r6, 2ea676 >::_M_default_append(unsigned int)@@Base+0x67ab2> │ │ │ │ lsls r7, r1, #1 │ │ │ │ - subs r2, #68 @ 0x44 │ │ │ │ + subs r2, #76 @ 0x4c │ │ │ │ lsls r2, r2, #1 │ │ │ │ - rev16 r4, r1 │ │ │ │ + rev16 r4, r2 │ │ │ │ lsls r7, r1, #1 │ │ │ │ - subs r1, #232 @ 0xe8 │ │ │ │ + subs r1, #240 @ 0xf0 │ │ │ │ lsls r2, r2, #1 │ │ │ │ - subs r0, #174 @ 0xae │ │ │ │ + subs r0, #182 @ 0xb6 │ │ │ │ lsls r2, r2, #1 │ │ │ │ - subs r0, #68 @ 0x44 │ │ │ │ + subs r0, #76 @ 0x4c │ │ │ │ lsls r2, r2, #1 │ │ │ │ str.w r3, [r1, r3, lsl #2] │ │ │ │ adds r3, #1 │ │ │ │ mov r2, r8 │ │ │ │ cmp r8, r3 │ │ │ │ bne.n 2ea644 >::_M_default_append(unsigned int)@@Base+0x67a80> │ │ │ │ ldr r0, [sp, #208] @ 0xd0 │ │ │ │ @@ -807031,57 +807031,57 @@ │ │ │ │ ldr r0, [pc, #100] @ (2ea974 >::_M_default_append(unsigned int)@@Base+0x67db0>) │ │ │ │ ldr r1, [sp, #28] │ │ │ │ add r0, pc │ │ │ │ bl 17e10 │ │ │ │ ldr r3, [sp, #28] │ │ │ │ b.w 2e945e >::_M_default_append(unsigned int)@@Base+0x6689a> │ │ │ │ nop │ │ │ │ - adds r7, #4 │ │ │ │ + adds r7, #12 │ │ │ │ lsls r2, r2, #1 │ │ │ │ - @ instruction: 0xb70a │ │ │ │ + @ instruction: 0xb712 │ │ │ │ lsls r7, r1, #1 │ │ │ │ - adds r6, #194 @ 0xc2 │ │ │ │ + adds r6, #202 @ 0xca │ │ │ │ lsls r2, r2, #1 │ │ │ │ - @ instruction: 0xb6ca │ │ │ │ + @ instruction: 0xb6d2 │ │ │ │ lsls r7, r1, #1 │ │ │ │ - adds r6, #164 @ 0xa4 │ │ │ │ + adds r6, #172 @ 0xac │ │ │ │ lsls r2, r2, #1 │ │ │ │ - @ instruction: 0xb6aa │ │ │ │ + @ instruction: 0xb6b2 │ │ │ │ lsls r7, r1, #1 │ │ │ │ - adds r6, #134 @ 0x86 │ │ │ │ + adds r6, #142 @ 0x8e │ │ │ │ lsls r2, r2, #1 │ │ │ │ - @ instruction: 0xb68c │ │ │ │ + @ instruction: 0xb694 │ │ │ │ lsls r7, r1, #1 │ │ │ │ - adds r6, #104 @ 0x68 │ │ │ │ + adds r6, #112 @ 0x70 │ │ │ │ lsls r2, r2, #1 │ │ │ │ - @ instruction: 0xb66e │ │ │ │ + cpsid ai │ │ │ │ lsls r7, r1, #1 │ │ │ │ - adds r6, #18 │ │ │ │ + adds r6, #26 │ │ │ │ lsls r2, r2, #1 │ │ │ │ - setpan #1 │ │ │ │ + @ instruction: 0xb620 │ │ │ │ lsls r7, r1, #1 │ │ │ │ - adds r5, #160 @ 0xa0 │ │ │ │ + adds r5, #168 @ 0xa8 │ │ │ │ lsls r2, r2, #1 │ │ │ │ - push {r3, r5, r7, lr} │ │ │ │ + push {r4, r5, r7, lr} │ │ │ │ lsls r7, r1, #1 │ │ │ │ - adds r5, #128 @ 0x80 │ │ │ │ + adds r5, #136 @ 0x88 │ │ │ │ lsls r2, r2, #1 │ │ │ │ - push {r3, r7, lr} │ │ │ │ + push {r4, r7, lr} │ │ │ │ lsls r7, r1, #1 │ │ │ │ - adds r5, #96 @ 0x60 │ │ │ │ + adds r5, #104 @ 0x68 │ │ │ │ lsls r2, r2, #1 │ │ │ │ - push {r3, r5, r6, lr} │ │ │ │ + push {r4, r5, r6, lr} │ │ │ │ lsls r7, r1, #1 │ │ │ │ - adds r4, #250 @ 0xfa │ │ │ │ + adds r5, #2 │ │ │ │ lsls r2, r2, #1 │ │ │ │ - push {r1, lr} │ │ │ │ + push {r1, r3, lr} │ │ │ │ lsls r7, r1, #1 │ │ │ │ - adds r4, #218 @ 0xda │ │ │ │ + adds r4, #226 @ 0xe2 │ │ │ │ lsls r2, r2, #1 │ │ │ │ - push {r1, r5, r6, r7} │ │ │ │ + push {r1, r3, r5, r6, r7} │ │ │ │ lsls r7, r1, #1 │ │ │ │ push {r4, r5, r6, r7, lr} │ │ │ │ mov.w ip, #4096 @ 0x1000 │ │ │ │ sub.w ip, sp, ip │ │ │ │ str.w r0, [ip, #4040] @ 0xfc8 │ │ │ │ ldr r2, [pc, #496] @ (2eab78 >::_M_default_append(unsigned int)@@Base+0x67fb4>) │ │ │ │ sub sp, #36 @ 0x24 │ │ │ │ @@ -807274,65 +807274,65 @@ │ │ │ │ movs r0, r0 │ │ │ │ bvc.n 2eaa80 >::_M_default_append(unsigned int)@@Base+0x67ebc> │ │ │ │ sbcs r7, r2 │ │ │ │ eors r6, r7 │ │ │ │ lsls r3, r3, #1 │ │ │ │ asrs r0, r7, #6 │ │ │ │ movs r0, r0 │ │ │ │ - adds r4, #30 │ │ │ │ + adds r4, #38 @ 0x26 │ │ │ │ lsls r2, r2, #1 │ │ │ │ b.n 2ea64e >::_M_default_append(unsigned int)@@Base+0x67a8a> │ │ │ │ - vrsubhn.i d16, , q7 │ │ │ │ + vqshlu.s32 d16, d6, #31 │ │ │ │ lsls r2, r2, #1 │ │ │ │ - adds r5, #84 @ 0x54 │ │ │ │ + adds r5, #92 @ 0x5c │ │ │ │ lsls r2, r2, #1 │ │ │ │ lsls r7, r7, #7 │ │ │ │ movs r0, r0 │ │ │ │ - adds r3, #228 @ 0xe4 │ │ │ │ + adds r3, #236 @ 0xec │ │ │ │ lsls r2, r2, #1 │ │ │ │ - cbz r4, 2eac16 >::_M_default_append(unsigned int)@@Base+0x68052> │ │ │ │ + cbz r4, 2eac18 >::_M_default_append(unsigned int)@@Base+0x68054> │ │ │ │ lsls r7, r1, #1 │ │ │ │ subs r7, #250 @ 0xfa │ │ │ │ lsls r3, r3, #1 │ │ │ │ - adds r3, #176 @ 0xb0 │ │ │ │ + adds r3, #184 @ 0xb8 │ │ │ │ lsls r2, r2, #1 │ │ │ │ - cbz r0, 2eac16 >::_M_default_append(unsigned int)@@Base+0x68052> │ │ │ │ + cbz r0, 2eac18 >::_M_default_append(unsigned int)@@Base+0x68054> │ │ │ │ lsls r7, r1, #1 │ │ │ │ cbnz r3, 2eac16 >::_M_default_append(unsigned int)@@Base+0x68052> │ │ │ │ - vmls.i , , d22[0] │ │ │ │ + vmls.i , , d30[0] │ │ │ │ lsls r2, r2, #1 │ │ │ │ - adds r5, #48 @ 0x30 │ │ │ │ + adds r5, #56 @ 0x38 │ │ │ │ lsls r2, r2, #1 │ │ │ │ - adds r3, #98 @ 0x62 │ │ │ │ + adds r3, #106 @ 0x6a │ │ │ │ lsls r2, r2, #1 │ │ │ │ - cbz r2, 2eac16 >::_M_default_append(unsigned int)@@Base+0x68052> │ │ │ │ + cbz r2, 2eac18 >::_M_default_append(unsigned int)@@Base+0x68054> │ │ │ │ lsls r7, r1, #1 │ │ │ │ - adds r3, #72 @ 0x48 │ │ │ │ + adds r3, #80 @ 0x50 │ │ │ │ lsls r2, r2, #1 │ │ │ │ - cbz r0, 2eac18 >::_M_default_append(unsigned int)@@Base+0x68054> │ │ │ │ + cbz r0, 2eac1a >::_M_default_append(unsigned int)@@Base+0x68056> │ │ │ │ lsls r7, r1, #1 │ │ │ │ - adds r5, #2 │ │ │ │ + adds r5, #10 │ │ │ │ lsls r2, r2, #1 │ │ │ │ - adds r5, #100 @ 0x64 │ │ │ │ + adds r5, #108 @ 0x6c │ │ │ │ lsls r2, r2, #1 │ │ │ │ - adds r5, #98 @ 0x62 │ │ │ │ + adds r5, #106 @ 0x6a │ │ │ │ lsls r2, r2, #1 │ │ │ │ - adds r5, #244 @ 0xf4 │ │ │ │ + adds r5, #252 @ 0xfc │ │ │ │ lsls r2, r2, #1 │ │ │ │ - adds r2, #218 @ 0xda │ │ │ │ + adds r2, #226 @ 0xe2 │ │ │ │ lsls r2, r2, #1 │ │ │ │ - uxtb r2, r4 │ │ │ │ + uxtb r2, r5 │ │ │ │ lsls r7, r1, #1 │ │ │ │ - adds r2, #192 @ 0xc0 │ │ │ │ + adds r2, #200 @ 0xc8 │ │ │ │ lsls r2, r2, #1 │ │ │ │ - uxtb r0, r1 │ │ │ │ + uxtb r0, r2 │ │ │ │ lsls r7, r1, #1 │ │ │ │ - adds r2, #162 @ 0xa2 │ │ │ │ + adds r2, #170 @ 0xaa │ │ │ │ lsls r2, r2, #1 │ │ │ │ - uxth r0, r5 │ │ │ │ + uxth r0, r6 │ │ │ │ lsls r7, r1, #1 │ │ │ │ push {r4, r5, r6, lr} │ │ │ │ mov.w ip, #4096 @ 0x1000 │ │ │ │ sub.w ip, sp, ip │ │ │ │ str.w r0, [ip, #4072] @ 0xfe8 │ │ │ │ sub sp, #8 │ │ │ │ mov r5, r0 │ │ │ │ @@ -807364,19 +807364,19 @@ │ │ │ │ ldr r3, [sp, #4] │ │ │ │ ldr r3, [r3, #0] │ │ │ │ str r3, [r0, #0] │ │ │ │ mov r0, r4 │ │ │ │ add sp, #8 │ │ │ │ pop {r4, r5, r6, pc} │ │ │ │ nop │ │ │ │ - adds r1, #208 @ 0xd0 │ │ │ │ + adds r1, #216 @ 0xd8 │ │ │ │ lsls r2, r2, #1 │ │ │ │ - cbz r0, 2eac8a >::_M_default_append(unsigned int)@@Base+0x680c6> │ │ │ │ + cbz r0, 2eac8c >::_M_default_append(unsigned int)@@Base+0x680c8> │ │ │ │ lsls r7, r1, #1 │ │ │ │ - lsls r0, r4, #14 │ │ │ │ + lsls r0, r5, #14 │ │ │ │ lsls r2, r2, #1 │ │ │ │ stmdb sp!, {r4, r5, r6, r7, r8, r9, sl, fp, lr} │ │ │ │ mov.w ip, #4096 @ 0x1000 │ │ │ │ vpush {d8-d9} │ │ │ │ sub.w ip, sp, ip │ │ │ │ str.w r0, [ip, #2944] @ 0xb80 │ │ │ │ ldr r1, [pc, #656] @ (2eaf00 >::_M_default_append(unsigned int)@@Base+0x6833c>) │ │ │ │ @@ -807620,39 +807620,39 @@ │ │ │ │ ... │ │ │ │ subs r5, #150 @ 0x96 │ │ │ │ lsls r3, r3, #1 │ │ │ │ asrs r0, r7, #6 │ │ │ │ movs r0, r0 │ │ │ │ subs r5, #104 @ 0x68 │ │ │ │ lsls r3, r3, #1 │ │ │ │ - adds r4, #4 │ │ │ │ + adds r4, #12 │ │ │ │ lsls r2, r2, #1 │ │ │ │ - adds r4, #40 @ 0x28 │ │ │ │ + adds r4, #48 @ 0x30 │ │ │ │ lsls r2, r2, #1 │ │ │ │ - adds r2, #176 @ 0xb0 │ │ │ │ + adds r2, #184 @ 0xb8 │ │ │ │ lsls r2, r2, #1 │ │ │ │ - adds r2, #194 @ 0xc2 │ │ │ │ + adds r2, #202 @ 0xca │ │ │ │ lsls r2, r2, #1 │ │ │ │ - add r7, sp, #552 @ 0x228 │ │ │ │ + add r7, sp, #584 @ 0x248 │ │ │ │ lsls r7, r1, #1 │ │ │ │ - adds r2, #166 @ 0xa6 │ │ │ │ + adds r2, #174 @ 0xae │ │ │ │ lsls r2, r2, #1 │ │ │ │ - add r7, sp, #440 @ 0x1b8 │ │ │ │ + add r7, sp, #472 @ 0x1d8 │ │ │ │ lsls r7, r1, #1 │ │ │ │ - adds r2, #138 @ 0x8a │ │ │ │ + adds r2, #146 @ 0x92 │ │ │ │ lsls r2, r2, #1 │ │ │ │ - add r7, sp, #328 @ 0x148 │ │ │ │ + add r7, sp, #360 @ 0x168 │ │ │ │ lsls r7, r1, #1 │ │ │ │ - adds r2, #98 @ 0x62 │ │ │ │ + adds r2, #106 @ 0x6a │ │ │ │ lsls r2, r2, #1 │ │ │ │ - add r7, sp, #168 @ 0xa8 │ │ │ │ + add r7, sp, #200 @ 0xc8 │ │ │ │ lsls r7, r1, #1 │ │ │ │ - adds r2, #68 @ 0x44 │ │ │ │ + adds r2, #76 @ 0x4c │ │ │ │ lsls r2, r2, #1 │ │ │ │ - add r7, sp, #40 @ 0x28 │ │ │ │ + add r7, sp, #72 @ 0x48 │ │ │ │ lsls r7, r1, #1 │ │ │ │ push {r4, r5, lr} │ │ │ │ mov.w ip, #4096 @ 0x1000 │ │ │ │ sub.w ip, sp, ip │ │ │ │ str.w r0, [ip, #4048] @ 0xfd0 │ │ │ │ sub sp, #36 @ 0x24 │ │ │ │ ldr.w ip, [pc, #184] @ 2eb00c >::_M_default_append(unsigned int)@@Base+0x68448> │ │ │ │ @@ -807732,32 +807732,32 @@ │ │ │ │ b.n 2eafae >::_M_default_append(unsigned int)@@Base+0x683ea> │ │ │ │ blx 1172c <__stack_chk_fail@plt> │ │ │ │ subs r2, #176 @ 0xb0 │ │ │ │ lsls r3, r3, #1 │ │ │ │ stc2l 15, cr15, [pc], #1020 @ 2eb410 >::_M_default_append(unsigned int)@@Base+0x6884c> │ │ │ │ asrs r0, r7, #6 │ │ │ │ movs r0, r0 │ │ │ │ - adds r1, #202 @ 0xca │ │ │ │ + adds r1, #210 @ 0xd2 │ │ │ │ lsls r2, r2, #1 │ │ │ │ - adds r2, #4 │ │ │ │ + adds r2, #12 │ │ │ │ lsls r2, r2, #1 │ │ │ │ - adds r1, #132 @ 0x84 │ │ │ │ + adds r1, #140 @ 0x8c │ │ │ │ lsls r2, r2, #1 │ │ │ │ - add r6, sp, #304 @ 0x130 │ │ │ │ + add r6, sp, #336 @ 0x150 │ │ │ │ lsls r7, r1, #1 │ │ │ │ - adds r1, #110 @ 0x6e │ │ │ │ + adds r1, #118 @ 0x76 │ │ │ │ lsls r2, r2, #1 │ │ │ │ - add r6, sp, #216 @ 0xd8 │ │ │ │ + add r6, sp, #248 @ 0xf8 │ │ │ │ lsls r7, r1, #1 │ │ │ │ subs r2, #68 @ 0x44 │ │ │ │ lsls r3, r3, #1 │ │ │ │ vmaxnm.f16 , , │ │ │ │ - adds r1, #44 @ 0x2c │ │ │ │ + adds r1, #52 @ 0x34 │ │ │ │ lsls r2, r2, #1 │ │ │ │ - add r5, sp, #976 @ 0x3d0 │ │ │ │ + add r5, sp, #1008 @ 0x3f0 │ │ │ │ lsls r7, r1, #1 │ │ │ │ push {r4, r5, lr} │ │ │ │ mov.w ip, #4096 @ 0x1000 │ │ │ │ sub.w ip, sp, ip │ │ │ │ str.w r0, [ip, #4048] @ 0xfd0 │ │ │ │ sub sp, #36 @ 0x24 │ │ │ │ ldr.w ip, [pc, #164] @ 2eb0f8 >::_M_default_append(unsigned int)@@Base+0x68534> │ │ │ │ @@ -807829,28 +807829,28 @@ │ │ │ │ blx 1172c <__stack_chk_fail@plt> │ │ │ │ nop │ │ │ │ subs r1, #176 @ 0xb0 │ │ │ │ lsls r3, r3, #1 │ │ │ │ @ instruction: 0xfbefffff │ │ │ │ asrs r0, r7, #6 │ │ │ │ movs r0, r0 │ │ │ │ - adds r0, #202 @ 0xca │ │ │ │ + adds r0, #210 @ 0xd2 │ │ │ │ lsls r2, r2, #1 │ │ │ │ - adds r1, #4 │ │ │ │ + adds r1, #12 │ │ │ │ lsls r2, r2, #1 │ │ │ │ - adds r0, #132 @ 0x84 │ │ │ │ + adds r0, #140 @ 0x8c │ │ │ │ lsls r2, r2, #1 │ │ │ │ - add r5, sp, #304 @ 0x130 │ │ │ │ + add r5, sp, #336 @ 0x150 │ │ │ │ lsls r7, r1, #1 │ │ │ │ subs r1, #90 @ 0x5a │ │ │ │ lsls r3, r3, #1 │ │ │ │ mcr2 15, 3, pc, cr15, cr15, {7} @ │ │ │ │ - adds r0, #66 @ 0x42 │ │ │ │ + adds r0, #74 @ 0x4a │ │ │ │ lsls r2, r2, #1 │ │ │ │ - add r5, sp, #40 @ 0x28 │ │ │ │ + add r5, sp, #72 @ 0x48 │ │ │ │ lsls r7, r1, #1 │ │ │ │ movs r0, r0 │ │ │ │ movs r0, r0 │ │ │ │ push {r4, r5, lr} │ │ │ │ mov.w ip, #4096 @ 0x1000 │ │ │ │ sub.w ip, sp, ip │ │ │ │ str.w r0, [ip, #4064] @ 0xfe0 │ │ │ │ @@ -807893,15 +807893,15 @@ │ │ │ │ pop {r4, r5, pc} │ │ │ │ blx 1172c <__stack_chk_fail@plt> │ │ │ │ nop │ │ │ │ subs r0, #206 @ 0xce │ │ │ │ lsls r3, r3, #1 │ │ │ │ asrs r0, r7, #6 │ │ │ │ movs r0, r0 │ │ │ │ - adds r0, #50 @ 0x32 │ │ │ │ + adds r0, #58 @ 0x3a │ │ │ │ lsls r2, r2, #1 │ │ │ │ subs r0, #148 @ 0x94 │ │ │ │ lsls r3, r3, #1 │ │ │ │ stmdb sp!, {r4, r5, r6, r7, r8, r9, sl, fp, lr} │ │ │ │ mov.w ip, #4096 @ 0x1000 │ │ │ │ vpush {d8-d9} │ │ │ │ sub.w ip, sp, ip │ │ │ │ @@ -808197,71 +808197,71 @@ │ │ │ │ blx 1172c <__stack_chk_fail@plt> │ │ │ │ nop │ │ │ │ ... │ │ │ │ subs r0, #76 @ 0x4c │ │ │ │ lsls r3, r3, #1 │ │ │ │ asrs r0, r7, #6 │ │ │ │ movs r0, r0 │ │ │ │ - cmp r7, #196 @ 0xc4 │ │ │ │ + cmp r7, #204 @ 0xcc │ │ │ │ lsls r2, r2, #1 │ │ │ │ - cmp r7, #166 @ 0xa6 │ │ │ │ + cmp r7, #174 @ 0xae │ │ │ │ lsls r2, r2, #1 │ │ │ │ - add r3, sp, #744 @ 0x2e8 │ │ │ │ + add r3, sp, #776 @ 0x308 │ │ │ │ lsls r7, r1, #1 │ │ │ │ adds r7, #200 @ 0xc8 │ │ │ │ lsls r3, r3, #1 │ │ │ │ - cmp r7, #86 @ 0x56 │ │ │ │ + cmp r7, #94 @ 0x5e │ │ │ │ lsls r2, r2, #1 │ │ │ │ - cmp r7, #52 @ 0x34 │ │ │ │ + cmp r7, #60 @ 0x3c │ │ │ │ lsls r2, r2, #1 │ │ │ │ - add r3, sp, #288 @ 0x120 │ │ │ │ + add r3, sp, #320 @ 0x140 │ │ │ │ lsls r7, r1, #1 │ │ │ │ - cmp r7, #52 @ 0x34 │ │ │ │ + cmp r7, #60 @ 0x3c │ │ │ │ lsls r2, r2, #1 │ │ │ │ - cmp r6, #206 @ 0xce │ │ │ │ + cmp r6, #214 @ 0xd6 │ │ │ │ lsls r2, r2, #1 │ │ │ │ - add r2, sp, #904 @ 0x388 │ │ │ │ + add r2, sp, #936 @ 0x3a8 │ │ │ │ lsls r7, r1, #1 │ │ │ │ - cmp r6, #182 @ 0xb6 │ │ │ │ + cmp r6, #190 @ 0xbe │ │ │ │ lsls r2, r2, #1 │ │ │ │ - add r2, sp, #808 @ 0x328 │ │ │ │ + add r2, sp, #840 @ 0x348 │ │ │ │ lsls r7, r1, #1 │ │ │ │ - cmp r6, #198 @ 0xc6 │ │ │ │ + cmp r6, #206 @ 0xce │ │ │ │ lsls r2, r2, #1 │ │ │ │ - cmp r6, #92 @ 0x5c │ │ │ │ + cmp r6, #100 @ 0x64 │ │ │ │ lsls r2, r2, #1 │ │ │ │ - add r2, sp, #448 @ 0x1c0 │ │ │ │ + add r2, sp, #480 @ 0x1e0 │ │ │ │ lsls r7, r1, #1 │ │ │ │ - cmp r6, #68 @ 0x44 │ │ │ │ + cmp r6, #76 @ 0x4c │ │ │ │ lsls r2, r2, #1 │ │ │ │ - add r2, sp, #352 @ 0x160 │ │ │ │ + add r2, sp, #384 @ 0x180 │ │ │ │ lsls r7, r1, #1 │ │ │ │ - cmp r6, #24 │ │ │ │ + cmp r6, #32 │ │ │ │ lsls r2, r2, #1 │ │ │ │ - add r2, sp, #176 @ 0xb0 │ │ │ │ + add r2, sp, #208 @ 0xd0 │ │ │ │ lsls r7, r1, #1 │ │ │ │ - cmp r5, #242 @ 0xf2 │ │ │ │ + cmp r5, #250 @ 0xfa │ │ │ │ lsls r2, r2, #1 │ │ │ │ - add r2, sp, #24 │ │ │ │ + add r2, sp, #56 @ 0x38 │ │ │ │ lsls r7, r1, #1 │ │ │ │ - cmp r5, #202 @ 0xca │ │ │ │ + cmp r5, #210 @ 0xd2 │ │ │ │ lsls r2, r2, #1 │ │ │ │ - add r1, sp, #888 @ 0x378 │ │ │ │ + add r1, sp, #920 @ 0x398 │ │ │ │ lsls r7, r1, #1 │ │ │ │ - cmp r5, #164 @ 0xa4 │ │ │ │ + cmp r5, #172 @ 0xac │ │ │ │ lsls r2, r2, #1 │ │ │ │ - add r1, sp, #736 @ 0x2e0 │ │ │ │ + add r1, sp, #768 @ 0x300 │ │ │ │ lsls r7, r1, #1 │ │ │ │ - cmp r5, #126 @ 0x7e │ │ │ │ + cmp r5, #134 @ 0x86 │ │ │ │ lsls r2, r2, #1 │ │ │ │ - add r1, sp, #584 @ 0x248 │ │ │ │ + add r1, sp, #616 @ 0x268 │ │ │ │ lsls r7, r1, #1 │ │ │ │ - cmp r5, #78 @ 0x4e │ │ │ │ + cmp r5, #86 @ 0x56 │ │ │ │ lsls r2, r2, #1 │ │ │ │ - add r1, sp, #392 @ 0x188 │ │ │ │ + add r1, sp, #424 @ 0x1a8 │ │ │ │ lsls r7, r1, #1 │ │ │ │ stmdb sp!, {r4, r5, r6, r7, r8, r9, sl, fp, lr} │ │ │ │ mov.w ip, #4096 @ 0x1000 │ │ │ │ vpush {d8-d9} │ │ │ │ sub.w ip, sp, ip │ │ │ │ str.w r0, [ip, #2984] @ 0xba8 │ │ │ │ mov r9, r2 │ │ │ │ @@ -808612,81 +808612,81 @@ │ │ │ │ b.n 2eb5e2 >::_M_default_append(unsigned int)@@Base+0x68a1e> │ │ │ │ nop.w │ │ │ │ ... │ │ │ │ adds r4, #204 @ 0xcc │ │ │ │ lsls r3, r3, #1 │ │ │ │ asrs r0, r7, #6 │ │ │ │ movs r0, r0 │ │ │ │ - cmp r4, #164 @ 0xa4 │ │ │ │ + cmp r4, #172 @ 0xac │ │ │ │ lsls r2, r2, #1 │ │ │ │ - cmp r4, #4 │ │ │ │ + cmp r4, #12 │ │ │ │ lsls r2, r2, #1 │ │ │ │ - add r0, sp, #96 @ 0x60 │ │ │ │ + add r0, sp, #128 @ 0x80 │ │ │ │ lsls r7, r1, #1 │ │ │ │ adds r4, #38 @ 0x26 │ │ │ │ lsls r3, r3, #1 │ │ │ │ - cmp r4, #18 │ │ │ │ + cmp r4, #26 │ │ │ │ lsls r2, r2, #1 │ │ │ │ - cmp r3, #248 @ 0xf8 │ │ │ │ + cmp r4, #0 │ │ │ │ lsls r2, r2, #1 │ │ │ │ - cmp r3, #90 @ 0x5a │ │ │ │ + cmp r3, #98 @ 0x62 │ │ │ │ lsls r2, r2, #1 │ │ │ │ - add r7, pc, #440 @ (adr r7, 2ebac0 >::_M_default_append(unsigned int)@@Base+0x68efc>) │ │ │ │ + add r7, pc, #472 @ (adr r7, 2ebae0 >::_M_default_append(unsigned int)@@Base+0x68f1c>) │ │ │ │ lsls r7, r1, #1 │ │ │ │ - cmp r3, #148 @ 0x94 │ │ │ │ + cmp r3, #156 @ 0x9c │ │ │ │ lsls r2, r2, #1 │ │ │ │ - cmp r3, #0 │ │ │ │ + cmp r3, #8 │ │ │ │ lsls r2, r2, #1 │ │ │ │ - add r7, pc, #80 @ (adr r7, 2eb964 >::_M_default_append(unsigned int)@@Base+0x68da0>) │ │ │ │ + add r7, pc, #112 @ (adr r7, 2eb984 >::_M_default_append(unsigned int)@@Base+0x68dc0>) │ │ │ │ lsls r7, r1, #1 │ │ │ │ - cmp r2, #230 @ 0xe6 │ │ │ │ + cmp r2, #238 @ 0xee │ │ │ │ lsls r2, r2, #1 │ │ │ │ - add r6, pc, #1000 @ (adr r6, 2ebd04 >::_M_default_append(unsigned int)@@Base+0x69140>) │ │ │ │ + add r7, pc, #8 @ (adr r7, 2eb924 >::_M_default_append(unsigned int)@@Base+0x68d60>) │ │ │ │ lsls r7, r1, #1 │ │ │ │ - cmp r2, #204 @ 0xcc │ │ │ │ + cmp r2, #212 @ 0xd4 │ │ │ │ lsls r2, r2, #1 │ │ │ │ - add r6, pc, #896 @ (adr r6, 2ebca4 >::_M_default_append(unsigned int)@@Base+0x690e0>) │ │ │ │ + add r6, pc, #928 @ (adr r6, 2ebcc4 >::_M_default_append(unsigned int)@@Base+0x69100>) │ │ │ │ lsls r7, r1, #1 │ │ │ │ - cmp r2, #132 @ 0x84 │ │ │ │ + cmp r2, #140 @ 0x8c │ │ │ │ lsls r2, r2, #1 │ │ │ │ - add r6, pc, #608 @ (adr r6, 2ebb8c >::_M_default_append(unsigned int)@@Base+0x68fc8>) │ │ │ │ + add r6, pc, #640 @ (adr r6, 2ebbac >::_M_default_append(unsigned int)@@Base+0x68fe8>) │ │ │ │ lsls r7, r1, #1 │ │ │ │ - cmp r2, #72 @ 0x48 │ │ │ │ + cmp r2, #80 @ 0x50 │ │ │ │ lsls r2, r2, #1 │ │ │ │ - add r6, pc, #368 @ (adr r6, 2ebaa4 >::_M_default_append(unsigned int)@@Base+0x68ee0>) │ │ │ │ + add r6, pc, #400 @ (adr r6, 2ebac4 >::_M_default_append(unsigned int)@@Base+0x68f00>) │ │ │ │ lsls r7, r1, #1 │ │ │ │ - cmp r2, #46 @ 0x2e │ │ │ │ + cmp r2, #54 @ 0x36 │ │ │ │ lsls r2, r2, #1 │ │ │ │ - add r6, pc, #264 @ (adr r6, 2eba44 >::_M_default_append(unsigned int)@@Base+0x68e80>) │ │ │ │ + add r6, pc, #296 @ (adr r6, 2eba64 >::_M_default_append(unsigned int)@@Base+0x68ea0>) │ │ │ │ lsls r7, r1, #1 │ │ │ │ - cmp r2, #20 │ │ │ │ + cmp r2, #28 │ │ │ │ lsls r2, r2, #1 │ │ │ │ - add r6, pc, #160 @ (adr r6, 2eb9e4 >::_M_default_append(unsigned int)@@Base+0x68e20>) │ │ │ │ + add r6, pc, #192 @ (adr r6, 2eba04 >::_M_default_append(unsigned int)@@Base+0x68e40>) │ │ │ │ lsls r7, r1, #1 │ │ │ │ - cmp r2, #76 @ 0x4c │ │ │ │ + cmp r2, #84 @ 0x54 │ │ │ │ lsls r2, r2, #1 │ │ │ │ - cmp r1, #206 @ 0xce │ │ │ │ + cmp r1, #214 @ 0xd6 │ │ │ │ lsls r2, r2, #1 │ │ │ │ - add r5, pc, #904 @ (adr r5, 2ebcd8 >::_M_default_append(unsigned int)@@Base+0x69114>) │ │ │ │ + add r5, pc, #936 @ (adr r5, 2ebcf8 >::_M_default_append(unsigned int)@@Base+0x69134>) │ │ │ │ lsls r7, r1, #1 │ │ │ │ - cmp r1, #132 @ 0x84 │ │ │ │ + cmp r1, #140 @ 0x8c │ │ │ │ lsls r2, r2, #1 │ │ │ │ - add r5, pc, #608 @ (adr r5, 2ebbb8 >::_M_default_append(unsigned int)@@Base+0x68ff4>) │ │ │ │ + add r5, pc, #640 @ (adr r5, 2ebbd8 >::_M_default_append(unsigned int)@@Base+0x69014>) │ │ │ │ lsls r7, r1, #1 │ │ │ │ - cmp r1, #106 @ 0x6a │ │ │ │ + cmp r1, #114 @ 0x72 │ │ │ │ lsls r2, r2, #1 │ │ │ │ - add r5, pc, #504 @ (adr r5, 2ebb58 >::_M_default_append(unsigned int)@@Base+0x68f94>) │ │ │ │ + add r5, pc, #536 @ (adr r5, 2ebb78 >::_M_default_append(unsigned int)@@Base+0x68fb4>) │ │ │ │ lsls r7, r1, #1 │ │ │ │ - cmp r1, #60 @ 0x3c │ │ │ │ + cmp r1, #68 @ 0x44 │ │ │ │ lsls r2, r2, #1 │ │ │ │ - add r5, pc, #320 @ (adr r5, 2ebaa8 >::_M_default_append(unsigned int)@@Base+0x68ee4>) │ │ │ │ + add r5, pc, #352 @ (adr r5, 2ebac8 >::_M_default_append(unsigned int)@@Base+0x68f04>) │ │ │ │ lsls r7, r1, #1 │ │ │ │ - cmp r1, #20 │ │ │ │ + cmp r1, #28 │ │ │ │ lsls r2, r2, #1 │ │ │ │ - add r5, pc, #160 @ (adr r5, 2eba10 >::_M_default_append(unsigned int)@@Base+0x68e4c>) │ │ │ │ + add r5, pc, #192 @ (adr r5, 2eba30 >::_M_default_append(unsigned int)@@Base+0x68e6c>) │ │ │ │ lsls r7, r1, #1 │ │ │ │ ldr r3, [sp, #8] │ │ │ │ mov r0, r5 │ │ │ │ ldr r1, [r3, #0] │ │ │ │ bl 52eb60 │ │ │ │ mov r8, r0 │ │ │ │ cmp r0, #1 │ │ │ │ @@ -808750,29 +808750,29 @@ │ │ │ │ bl 17c90 │ │ │ │ ldr r0, [pc, #40] @ (2eba40 >::_M_default_append(unsigned int)@@Base+0x68e7c>) │ │ │ │ mov r1, r8 │ │ │ │ add r0, pc │ │ │ │ bl 17e10 │ │ │ │ b.n 2eb5e2 >::_M_default_append(unsigned int)@@Base+0x68a1e> │ │ │ │ nop │ │ │ │ - cmp r0, #78 @ 0x4e │ │ │ │ + cmp r0, #86 @ 0x56 │ │ │ │ lsls r2, r2, #1 │ │ │ │ - add r4, pc, #392 @ (adr r4, 2ebbb4 >::_M_default_append(unsigned int)@@Base+0x68ff0>) │ │ │ │ + add r4, pc, #424 @ (adr r4, 2ebbd4 >::_M_default_append(unsigned int)@@Base+0x69010>) │ │ │ │ lsls r7, r1, #1 │ │ │ │ - cmp r0, #38 @ 0x26 │ │ │ │ + cmp r0, #46 @ 0x2e │ │ │ │ lsls r2, r2, #1 │ │ │ │ - add r4, pc, #232 @ (adr r4, 2ebb1c >::_M_default_append(unsigned int)@@Base+0x68f58>) │ │ │ │ + add r4, pc, #264 @ (adr r4, 2ebb3c >::_M_default_append(unsigned int)@@Base+0x68f78>) │ │ │ │ lsls r7, r1, #1 │ │ │ │ - movs r7, #250 @ 0xfa │ │ │ │ + cmp r0, #2 │ │ │ │ lsls r2, r2, #1 │ │ │ │ - add r4, pc, #56 @ (adr r4, 2eba74 >::_M_default_append(unsigned int)@@Base+0x68eb0>) │ │ │ │ + add r4, pc, #88 @ (adr r4, 2eba94 >::_M_default_append(unsigned int)@@Base+0x68ed0>) │ │ │ │ lsls r7, r1, #1 │ │ │ │ - movs r7, #198 @ 0xc6 │ │ │ │ + movs r7, #206 @ 0xce │ │ │ │ lsls r2, r2, #1 │ │ │ │ - add r3, pc, #872 @ (adr r3, 2ebdac >::_M_default_append(unsigned int)@@Base+0x691e8>) │ │ │ │ + add r3, pc, #904 @ (adr r3, 2ebdcc >::_M_default_append(unsigned int)@@Base+0x69208>) │ │ │ │ lsls r7, r1, #1 │ │ │ │ stmdb sp!, {r4, r5, r6, r7, r8, r9, sl, fp, lr} │ │ │ │ mov.w ip, #4096 @ 0x1000 │ │ │ │ sub.w ip, sp, ip │ │ │ │ str.w r0, [ip, #1912] @ 0x778 │ │ │ │ subw sp, sp, #2148 @ 0x864 │ │ │ │ mov r4, r2 │ │ │ │ @@ -809137,61 +809137,61 @@ │ │ │ │ nop │ │ │ │ nop.w │ │ │ │ ... │ │ │ │ cmp r7, #160 @ 0xa0 │ │ │ │ lsls r3, r3, #1 │ │ │ │ asrs r0, r7, #6 │ │ │ │ movs r0, r0 │ │ │ │ - movs r7, #94 @ 0x5e │ │ │ │ + movs r7, #102 @ 0x66 │ │ │ │ lsls r2, r2, #1 │ │ │ │ - movs r6, #20 │ │ │ │ + movs r6, #28 │ │ │ │ lsls r2, r2, #1 │ │ │ │ - add r2, pc, #160 @ (adr r2, 2ebf34 >::_M_default_append(unsigned int)@@Base+0x69370>) │ │ │ │ + add r2, pc, #192 @ (adr r2, 2ebf54 >::_M_default_append(unsigned int)@@Base+0x69390>) │ │ │ │ lsls r7, r1, #1 │ │ │ │ cmp r6, #54 @ 0x36 │ │ │ │ lsls r3, r3, #1 │ │ │ │ - movs r6, #84 @ 0x54 │ │ │ │ + movs r6, #92 @ 0x5c │ │ │ │ lsls r2, r2, #1 │ │ │ │ - movs r5, #144 @ 0x90 │ │ │ │ + movs r5, #152 @ 0x98 │ │ │ │ lsls r2, r2, #1 │ │ │ │ - add r1, pc, #656 @ (adr r1, 2ec134 >::_M_default_append(unsigned int)@@Base+0x69570>) │ │ │ │ + add r1, pc, #688 @ (adr r1, 2ec154 >::_M_default_append(unsigned int)@@Base+0x69590>) │ │ │ │ lsls r7, r1, #1 │ │ │ │ - movs r5, #94 @ 0x5e │ │ │ │ + movs r5, #102 @ 0x66 │ │ │ │ lsls r2, r2, #1 │ │ │ │ - add r1, pc, #456 @ (adr r1, 2ec074 >::_M_default_append(unsigned int)@@Base+0x694b0>) │ │ │ │ + add r1, pc, #488 @ (adr r1, 2ec094 >::_M_default_append(unsigned int)@@Base+0x694d0>) │ │ │ │ lsls r7, r1, #1 │ │ │ │ - movs r5, #68 @ 0x44 │ │ │ │ + movs r5, #76 @ 0x4c │ │ │ │ lsls r2, r2, #1 │ │ │ │ - add r1, pc, #352 @ (adr r1, 2ec014 >::_M_default_append(unsigned int)@@Base+0x69450>) │ │ │ │ + add r1, pc, #384 @ (adr r1, 2ec034 >::_M_default_append(unsigned int)@@Base+0x69470>) │ │ │ │ lsls r7, r1, #1 │ │ │ │ - movs r5, #208 @ 0xd0 │ │ │ │ + movs r5, #216 @ 0xd8 │ │ │ │ lsls r2, r2, #1 │ │ │ │ - movs r4, #208 @ 0xd0 │ │ │ │ + movs r4, #216 @ 0xd8 │ │ │ │ lsls r2, r2, #1 │ │ │ │ - add r0, pc, #912 @ (adr r0, 2ec250 >::_M_default_append(unsigned int)@@Base+0x6968c>) │ │ │ │ + add r0, pc, #944 @ (adr r0, 2ec270 >::_M_default_append(unsigned int)@@Base+0x696ac>) │ │ │ │ lsls r7, r1, #1 │ │ │ │ - movs r5, #68 @ 0x44 │ │ │ │ + movs r5, #76 @ 0x4c │ │ │ │ lsls r2, r2, #1 │ │ │ │ - movs r4, #100 @ 0x64 │ │ │ │ + movs r4, #108 @ 0x6c │ │ │ │ lsls r2, r2, #1 │ │ │ │ - add r0, pc, #480 @ (adr r0, 2ec0ac >::_M_default_append(unsigned int)@@Base+0x694e8>) │ │ │ │ + add r0, pc, #512 @ (adr r0, 2ec0cc >::_M_default_append(unsigned int)@@Base+0x69508>) │ │ │ │ lsls r7, r1, #1 │ │ │ │ - movs r4, #188 @ 0xbc │ │ │ │ + movs r4, #196 @ 0xc4 │ │ │ │ lsls r2, r2, #1 │ │ │ │ - movs r3, #250 @ 0xfa │ │ │ │ + movs r4, #2 │ │ │ │ lsls r2, r2, #1 │ │ │ │ - add r0, pc, #56 @ (adr r0, 2ebf10 >::_M_default_append(unsigned int)@@Base+0x6934c>) │ │ │ │ + add r0, pc, #88 @ (adr r0, 2ebf30 >::_M_default_append(unsigned int)@@Base+0x6936c>) │ │ │ │ lsls r7, r1, #1 │ │ │ │ - movs r3, #144 @ 0x90 │ │ │ │ + movs r3, #152 @ 0x98 │ │ │ │ lsls r2, r2, #1 │ │ │ │ - ldr r7, [sp, #656] @ 0x290 │ │ │ │ + ldr r7, [sp, #688] @ 0x2b0 │ │ │ │ lsls r7, r1, #1 │ │ │ │ - movs r3, #118 @ 0x76 │ │ │ │ + movs r3, #126 @ 0x7e │ │ │ │ lsls r2, r2, #1 │ │ │ │ - ldr r7, [sp, #552] @ 0x228 │ │ │ │ + ldr r7, [sp, #584] @ 0x248 │ │ │ │ lsls r7, r1, #1 │ │ │ │ ldr.w r0, [pc, #1092] @ 2ec330 >::_M_default_append(unsigned int)@@Base+0x6976c> │ │ │ │ mov.w r1, #494 @ 0x1ee │ │ │ │ add r0, pc │ │ │ │ adds r0, #12 │ │ │ │ bl 17c90 │ │ │ │ ldr.w r0, [pc, #1080] @ 2ec334 >::_M_default_append(unsigned int)@@Base+0x69770> │ │ │ │ @@ -809594,107 +809594,107 @@ │ │ │ │ ldr r0, [pc, #204] @ (2ec3e8 >::_M_default_append(unsigned int)@@Base+0x69824>) │ │ │ │ mov r1, fp │ │ │ │ add r0, pc │ │ │ │ bl 17e10 │ │ │ │ b.n 2ec048 >::_M_default_append(unsigned int)@@Base+0x69484> │ │ │ │ nop │ │ │ │ ... │ │ │ │ - movs r2, #228 @ 0xe4 │ │ │ │ + movs r2, #236 @ 0xec │ │ │ │ lsls r2, r2, #1 │ │ │ │ - ldr r6, [sp, #984] @ 0x3d8 │ │ │ │ + ldr r6, [sp, #1016] @ 0x3f8 │ │ │ │ lsls r7, r1, #1 │ │ │ │ - movs r2, #180 @ 0xb4 │ │ │ │ + movs r2, #188 @ 0xbc │ │ │ │ lsls r2, r2, #1 │ │ │ │ - ldr r6, [sp, #792] @ 0x318 │ │ │ │ + ldr r6, [sp, #824] @ 0x338 │ │ │ │ lsls r7, r1, #1 │ │ │ │ - movs r2, #150 @ 0x96 │ │ │ │ + movs r2, #158 @ 0x9e │ │ │ │ lsls r2, r2, #1 │ │ │ │ - ldr r6, [sp, #680] @ 0x2a8 │ │ │ │ + ldr r6, [sp, #712] @ 0x2c8 │ │ │ │ lsls r7, r1, #1 │ │ │ │ - movs r2, #96 @ 0x60 │ │ │ │ + movs r2, #104 @ 0x68 │ │ │ │ lsls r2, r2, #1 │ │ │ │ - ldr r6, [sp, #464] @ 0x1d0 │ │ │ │ + ldr r6, [sp, #496] @ 0x1f0 │ │ │ │ lsls r7, r1, #1 │ │ │ │ - movs r2, #38 @ 0x26 │ │ │ │ + movs r2, #46 @ 0x2e │ │ │ │ lsls r2, r2, #1 │ │ │ │ - ldr r6, [sp, #232] @ 0xe8 │ │ │ │ + ldr r6, [sp, #264] @ 0x108 │ │ │ │ lsls r7, r1, #1 │ │ │ │ - movs r1, #252 @ 0xfc │ │ │ │ + movs r2, #4 │ │ │ │ lsls r2, r2, #1 │ │ │ │ - ldr r6, [sp, #64] @ 0x40 │ │ │ │ + ldr r6, [sp, #96] @ 0x60 │ │ │ │ lsls r7, r1, #1 │ │ │ │ - movs r2, #158 @ 0x9e │ │ │ │ + movs r2, #166 @ 0xa6 │ │ │ │ lsls r2, r2, #1 │ │ │ │ - movs r1, #158 @ 0x9e │ │ │ │ + movs r1, #166 @ 0xa6 │ │ │ │ lsls r2, r2, #1 │ │ │ │ - ldr r5, [sp, #712] @ 0x2c8 │ │ │ │ + ldr r5, [sp, #744] @ 0x2e8 │ │ │ │ lsls r7, r1, #1 │ │ │ │ - movs r1, #134 @ 0x86 │ │ │ │ + movs r1, #142 @ 0x8e │ │ │ │ lsls r2, r2, #1 │ │ │ │ - ldr r5, [sp, #616] @ 0x268 │ │ │ │ + ldr r5, [sp, #648] @ 0x288 │ │ │ │ lsls r7, r1, #1 │ │ │ │ - movs r1, #96 @ 0x60 │ │ │ │ + movs r1, #104 @ 0x68 │ │ │ │ lsls r2, r2, #1 │ │ │ │ - ldr r5, [sp, #464] @ 0x1d0 │ │ │ │ + ldr r5, [sp, #496] @ 0x1f0 │ │ │ │ lsls r7, r1, #1 │ │ │ │ - movs r1, #46 @ 0x2e │ │ │ │ + movs r1, #54 @ 0x36 │ │ │ │ lsls r2, r2, #1 │ │ │ │ - ldr r5, [sp, #264] @ 0x108 │ │ │ │ + ldr r5, [sp, #296] @ 0x128 │ │ │ │ lsls r7, r1, #1 │ │ │ │ - movs r1, #4 │ │ │ │ + movs r1, #12 │ │ │ │ lsls r2, r2, #1 │ │ │ │ - ldr r5, [sp, #96] @ 0x60 │ │ │ │ + ldr r5, [sp, #128] @ 0x80 │ │ │ │ lsls r7, r1, #1 │ │ │ │ - movs r0, #210 @ 0xd2 │ │ │ │ + movs r0, #218 @ 0xda │ │ │ │ lsls r2, r2, #1 │ │ │ │ - ldr r4, [sp, #920] @ 0x398 │ │ │ │ + ldr r4, [sp, #952] @ 0x3b8 │ │ │ │ lsls r7, r1, #1 │ │ │ │ - movs r0, #168 @ 0xa8 │ │ │ │ + movs r0, #176 @ 0xb0 │ │ │ │ lsls r2, r2, #1 │ │ │ │ - ldr r4, [sp, #752] @ 0x2f0 │ │ │ │ + ldr r4, [sp, #784] @ 0x310 │ │ │ │ lsls r7, r1, #1 │ │ │ │ - movs r1, #92 @ 0x5c │ │ │ │ + movs r1, #100 @ 0x64 │ │ │ │ lsls r2, r2, #1 │ │ │ │ - movs r0, #86 @ 0x56 │ │ │ │ + movs r0, #94 @ 0x5e │ │ │ │ lsls r2, r2, #1 │ │ │ │ - ldr r4, [sp, #424] @ 0x1a8 │ │ │ │ + ldr r4, [sp, #456] @ 0x1c8 │ │ │ │ lsls r7, r1, #1 │ │ │ │ - movs r0, #44 @ 0x2c │ │ │ │ + movs r0, #52 @ 0x34 │ │ │ │ lsls r2, r2, #1 │ │ │ │ - ldr r4, [sp, #256] @ 0x100 │ │ │ │ + ldr r4, [sp, #288] @ 0x120 │ │ │ │ lsls r7, r1, #1 │ │ │ │ - subs r4, r7, #7 │ │ │ │ + movs r0, #4 │ │ │ │ lsls r2, r2, #1 │ │ │ │ - ldr r4, [sp, #64] @ 0x40 │ │ │ │ + ldr r4, [sp, #96] @ 0x60 │ │ │ │ lsls r7, r1, #1 │ │ │ │ - subs r4, r1, #7 │ │ │ │ + subs r4, r2, #7 │ │ │ │ lsls r2, r2, #1 │ │ │ │ - ldr r3, [sp, #896] @ 0x380 │ │ │ │ + ldr r3, [sp, #928] @ 0x3a0 │ │ │ │ lsls r7, r1, #1 │ │ │ │ - subs r2, r3, #6 │ │ │ │ + subs r2, r4, #6 │ │ │ │ lsls r2, r2, #1 │ │ │ │ - ldr r3, [sp, #696] @ 0x2b8 │ │ │ │ + ldr r3, [sp, #728] @ 0x2d8 │ │ │ │ lsls r7, r1, #1 │ │ │ │ - subs r4, r5, #5 │ │ │ │ + subs r4, r6, #5 │ │ │ │ lsls r2, r2, #1 │ │ │ │ - ldr r3, [sp, #512] @ 0x200 │ │ │ │ + ldr r3, [sp, #544] @ 0x220 │ │ │ │ lsls r7, r1, #1 │ │ │ │ - subs r4, r0, #5 │ │ │ │ + subs r4, r1, #5 │ │ │ │ lsls r2, r2, #1 │ │ │ │ - ldr r3, [sp, #352] @ 0x160 │ │ │ │ + ldr r3, [sp, #384] @ 0x180 │ │ │ │ lsls r7, r1, #1 │ │ │ │ - subs r4, r7, #7 │ │ │ │ + movs r0, #4 │ │ │ │ lsls r2, r2, #1 │ │ │ │ - subs r2, r6, #3 │ │ │ │ + subs r2, r7, #3 │ │ │ │ lsls r2, r2, #1 │ │ │ │ - ldr r3, [sp, #24] │ │ │ │ + ldr r3, [sp, #56] @ 0x38 │ │ │ │ lsls r7, r1, #1 │ │ │ │ - subs r2, r0, #3 │ │ │ │ + subs r2, r1, #3 │ │ │ │ lsls r2, r2, #1 │ │ │ │ - ldr r2, [sp, #856] @ 0x358 │ │ │ │ + ldr r2, [sp, #888] @ 0x378 │ │ │ │ lsls r7, r1, #1 │ │ │ │ ldr.w r2, [r8] │ │ │ │ mov r0, r5 │ │ │ │ ldr.w r1, [r9] │ │ │ │ vmov.f64 d0, #0 @ 0x40000000 2.0 │ │ │ │ bl 13ca88 │ │ │ │ mov fp, r0 │ │ │ │ @@ -810056,95 +810056,95 @@ │ │ │ │ mov r1, fp │ │ │ │ add r0, pc │ │ │ │ bl 17e10 │ │ │ │ b.n 2ec048 >::_M_default_append(unsigned int)@@Base+0x69484> │ │ │ │ nop │ │ │ │ nop.w │ │ │ │ ... │ │ │ │ - adds r2, r1, #7 │ │ │ │ + adds r2, r2, #7 │ │ │ │ lsls r2, r2, #1 │ │ │ │ - ldr r1, [sp, #888] @ 0x378 │ │ │ │ + ldr r1, [sp, #920] @ 0x398 │ │ │ │ lsls r7, r1, #1 │ │ │ │ - adds r0, r4, #6 │ │ │ │ + adds r0, r5, #6 │ │ │ │ lsls r2, r2, #1 │ │ │ │ - ldr r1, [sp, #720] @ 0x2d0 │ │ │ │ + ldr r1, [sp, #752] @ 0x2f0 │ │ │ │ lsls r7, r1, #1 │ │ │ │ - adds r0, r7, #5 │ │ │ │ + adds r0, r0, #6 │ │ │ │ lsls r2, r2, #1 │ │ │ │ - ldr r1, [sp, #560] @ 0x230 │ │ │ │ + ldr r1, [sp, #592] @ 0x250 │ │ │ │ lsls r7, r1, #1 │ │ │ │ - adds r0, r1, #5 │ │ │ │ + adds r0, r2, #5 │ │ │ │ lsls r2, r2, #1 │ │ │ │ - ldr r1, [sp, #368] @ 0x170 │ │ │ │ + ldr r1, [sp, #400] @ 0x190 │ │ │ │ lsls r7, r1, #1 │ │ │ │ - subs r0, r3, #0 │ │ │ │ + subs r0, r4, #0 │ │ │ │ lsls r2, r2, #1 │ │ │ │ - adds r0, r6, #3 │ │ │ │ + adds r0, r7, #3 │ │ │ │ lsls r2, r2, #1 │ │ │ │ - ldr r1, [sp, #16] │ │ │ │ + ldr r1, [sp, #48] @ 0x30 │ │ │ │ lsls r7, r1, #1 │ │ │ │ - adds r6, r0, #3 │ │ │ │ + adds r6, r1, #3 │ │ │ │ lsls r2, r2, #1 │ │ │ │ - ldr r0, [sp, #872] @ 0x368 │ │ │ │ + ldr r0, [sp, #904] @ 0x388 │ │ │ │ lsls r7, r1, #1 │ │ │ │ - adds r2, r5, #6 │ │ │ │ + adds r2, r6, #6 │ │ │ │ lsls r2, r2, #1 │ │ │ │ - adds r4, r6, #1 │ │ │ │ + adds r4, r7, #1 │ │ │ │ lsls r2, r2, #1 │ │ │ │ - ldr r0, [sp, #544] @ 0x220 │ │ │ │ + ldr r0, [sp, #576] @ 0x240 │ │ │ │ lsls r7, r1, #1 │ │ │ │ - adds r4, r0, #1 │ │ │ │ + adds r4, r1, #1 │ │ │ │ lsls r2, r2, #1 │ │ │ │ - ldr r0, [sp, #352] @ 0x160 │ │ │ │ + ldr r0, [sp, #384] @ 0x180 │ │ │ │ lsls r7, r1, #1 │ │ │ │ - adds r2, r2, #0 │ │ │ │ + adds r2, r3, #0 │ │ │ │ lsls r2, r2, #1 │ │ │ │ - ldr r0, [sp, #152] @ 0x98 │ │ │ │ + ldr r0, [sp, #184] @ 0xb8 │ │ │ │ lsls r7, r1, #1 │ │ │ │ - subs r0, r5, r7 │ │ │ │ + subs r0, r6, r7 │ │ │ │ lsls r2, r2, #1 │ │ │ │ - str r7, [sp, #1008] @ 0x3f0 │ │ │ │ + ldr r0, [sp, #16] │ │ │ │ lsls r7, r1, #1 │ │ │ │ - subs r0, r0, r7 │ │ │ │ + subs r0, r1, r7 │ │ │ │ lsls r2, r2, #1 │ │ │ │ - str r7, [sp, #848] @ 0x350 │ │ │ │ + str r7, [sp, #880] @ 0x370 │ │ │ │ lsls r7, r1, #1 │ │ │ │ - adds r2, r6, #2 │ │ │ │ + adds r2, r7, #2 │ │ │ │ lsls r2, r2, #1 │ │ │ │ - subs r2, r6, r5 │ │ │ │ + subs r2, r7, r5 │ │ │ │ lsls r2, r2, #1 │ │ │ │ - str r7, [sp, #536] @ 0x218 │ │ │ │ + str r7, [sp, #568] @ 0x238 │ │ │ │ lsls r7, r1, #1 │ │ │ │ - subs r4, r0, r5 │ │ │ │ + subs r4, r1, r5 │ │ │ │ lsls r2, r2, #1 │ │ │ │ - str r7, [sp, #352] @ 0x160 │ │ │ │ + str r7, [sp, #384] @ 0x180 │ │ │ │ lsls r7, r1, #1 │ │ │ │ - subs r4, r2, r4 │ │ │ │ + subs r4, r3, r4 │ │ │ │ lsls r2, r2, #1 │ │ │ │ - str r7, [sp, #160] @ 0xa0 │ │ │ │ + str r7, [sp, #192] @ 0xc0 │ │ │ │ lsls r7, r1, #1 │ │ │ │ - subs r4, r5, r3 │ │ │ │ + subs r4, r6, r3 │ │ │ │ lsls r2, r2, #1 │ │ │ │ - str r7, [sp, #0] │ │ │ │ + str r7, [sp, #32] │ │ │ │ lsls r7, r1, #1 │ │ │ │ - subs r4, r0, r3 │ │ │ │ + subs r4, r1, r3 │ │ │ │ lsls r2, r2, #1 │ │ │ │ - str r6, [sp, #864] @ 0x360 │ │ │ │ + str r6, [sp, #896] @ 0x380 │ │ │ │ lsls r7, r1, #1 │ │ │ │ - subs r6, r0, r2 │ │ │ │ + subs r6, r1, r2 │ │ │ │ lsls r2, r2, #1 │ │ │ │ - str r6, [sp, #616] @ 0x268 │ │ │ │ + str r6, [sp, #648] @ 0x288 │ │ │ │ lsls r7, r1, #1 │ │ │ │ - subs r2, r3, r1 │ │ │ │ + subs r2, r4, r1 │ │ │ │ lsls r2, r2, #1 │ │ │ │ - str r6, [sp, #440] @ 0x1b8 │ │ │ │ + str r6, [sp, #472] @ 0x1d8 │ │ │ │ lsls r7, r1, #1 │ │ │ │ - subs r6, r7, r0 │ │ │ │ + subs r6, r0, r1 │ │ │ │ lsls r2, r2, #1 │ │ │ │ - str r6, [sp, #328] @ 0x148 │ │ │ │ + str r6, [sp, #360] @ 0x168 │ │ │ │ lsls r7, r1, #1 │ │ │ │ stmdb sp!, {r4, r5, r6, r7, r8, r9, sl, fp, lr} │ │ │ │ mov.w ip, #4096 @ 0x1000 │ │ │ │ vpush {d8-d12} │ │ │ │ sub.w ip, sp, ip │ │ │ │ str.w r0, [ip, #2928] @ 0xb70 │ │ │ │ vabs.f64 d10, d0 │ │ │ │ @@ -810522,37 +810522,37 @@ │ │ │ │ ... │ │ │ │ movs r1, #140 @ 0x8c │ │ │ │ lsls r3, r3, #1 │ │ │ │ asrs r0, r7, #6 │ │ │ │ movs r0, r0 │ │ │ │ movs r0, #198 @ 0xc6 │ │ │ │ lsls r3, r3, #1 │ │ │ │ - adds r2, r3, r6 │ │ │ │ + adds r2, r4, r6 │ │ │ │ lsls r2, r2, #1 │ │ │ │ - asrs r2, r5, #29 │ │ │ │ + asrs r2, r6, #29 │ │ │ │ lsls r2, r2, #1 │ │ │ │ - str r3, [sp, #504] @ 0x1f8 │ │ │ │ + str r3, [sp, #536] @ 0x218 │ │ │ │ lsls r7, r1, #1 │ │ │ │ - asrs r0, r5, #27 │ │ │ │ + asrs r0, r6, #27 │ │ │ │ lsls r2, r2, #1 │ │ │ │ - str r2, [sp, #1008] @ 0x3f0 │ │ │ │ + str r3, [sp, #16] │ │ │ │ lsls r7, r1, #1 │ │ │ │ - asrs r4, r0, #26 │ │ │ │ + asrs r4, r1, #26 │ │ │ │ lsls r2, r2, #1 │ │ │ │ - str r2, [sp, #608] @ 0x260 │ │ │ │ + str r2, [sp, #640] @ 0x280 │ │ │ │ lsls r7, r1, #1 │ │ │ │ - asrs r0, r2, #30 │ │ │ │ + asrs r0, r3, #30 │ │ │ │ lsls r2, r2, #1 │ │ │ │ - asrs r4, r7, #21 │ │ │ │ + asrs r4, r0, #22 │ │ │ │ lsls r2, r2, #1 │ │ │ │ - str r1, [sp, #576] @ 0x240 │ │ │ │ + str r1, [sp, #608] @ 0x260 │ │ │ │ lsls r7, r1, #1 │ │ │ │ - asrs r0, r3, #21 │ │ │ │ + asrs r0, r4, #21 │ │ │ │ lsls r2, r2, #1 │ │ │ │ - str r1, [sp, #432] @ 0x1b0 │ │ │ │ + str r1, [sp, #464] @ 0x1d0 │ │ │ │ lsls r7, r1, #1 │ │ │ │ str r0, [sp, #20] │ │ │ │ mov.w r1, #652 @ 0x28c │ │ │ │ ldr r0, [pc, #296] @ (2ece0c >::_M_default_append(unsigned int)@@Base+0x6a248>) │ │ │ │ add r0, pc │ │ │ │ adds r0, #12 │ │ │ │ bl 17c90 │ │ │ │ @@ -810667,53 +810667,53 @@ │ │ │ │ ldr r0, [pc, #92] @ (2ece58 >::_M_default_append(unsigned int)@@Base+0x6a294>) │ │ │ │ ldr r1, [sp, #20] │ │ │ │ add r0, pc │ │ │ │ bl 17e10 │ │ │ │ ldr r3, [sp, #20] │ │ │ │ b.n 2ec942 >::_M_default_append(unsigned int)@@Base+0x69d7e> │ │ │ │ blx 1172c <__stack_chk_fail@plt> │ │ │ │ - asrs r0, r6, #19 │ │ │ │ + asrs r0, r7, #19 │ │ │ │ lsls r2, r2, #1 │ │ │ │ - str r1, [sp, #16] │ │ │ │ + str r1, [sp, #48] @ 0x30 │ │ │ │ lsls r7, r1, #1 │ │ │ │ - asrs r2, r2, #19 │ │ │ │ + asrs r2, r3, #19 │ │ │ │ lsls r2, r2, #1 │ │ │ │ - str r0, [sp, #920] @ 0x398 │ │ │ │ + str r0, [sp, #952] @ 0x3b8 │ │ │ │ lsls r7, r1, #1 │ │ │ │ - asrs r4, r6, #18 │ │ │ │ + asrs r4, r7, #18 │ │ │ │ lsls r2, r2, #1 │ │ │ │ - str r0, [sp, #800] @ 0x320 │ │ │ │ + str r0, [sp, #832] @ 0x340 │ │ │ │ lsls r7, r1, #1 │ │ │ │ - asrs r6, r2, #18 │ │ │ │ + asrs r6, r3, #18 │ │ │ │ lsls r2, r2, #1 │ │ │ │ - str r0, [sp, #680] @ 0x2a8 │ │ │ │ + str r0, [sp, #712] @ 0x2c8 │ │ │ │ lsls r7, r1, #1 │ │ │ │ - asrs r0, r7, #17 │ │ │ │ + asrs r0, r0, #18 │ │ │ │ lsls r2, r2, #1 │ │ │ │ - str r0, [sp, #560] @ 0x230 │ │ │ │ + str r0, [sp, #592] @ 0x250 │ │ │ │ lsls r7, r1, #1 │ │ │ │ - asrs r2, r3, #17 │ │ │ │ + asrs r2, r4, #17 │ │ │ │ lsls r2, r2, #1 │ │ │ │ - str r0, [sp, #440] @ 0x1b8 │ │ │ │ + str r0, [sp, #472] @ 0x1d8 │ │ │ │ lsls r7, r1, #1 │ │ │ │ - asrs r4, r7, #16 │ │ │ │ + asrs r4, r0, #17 │ │ │ │ lsls r2, r2, #1 │ │ │ │ - str r0, [sp, #320] @ 0x140 │ │ │ │ + str r0, [sp, #352] @ 0x160 │ │ │ │ lsls r7, r1, #1 │ │ │ │ - asrs r6, r3, #16 │ │ │ │ + asrs r6, r4, #16 │ │ │ │ lsls r2, r2, #1 │ │ │ │ - str r0, [sp, #200] @ 0xc8 │ │ │ │ + str r0, [sp, #232] @ 0xe8 │ │ │ │ lsls r7, r1, #1 │ │ │ │ - asrs r0, r0, #16 │ │ │ │ + asrs r0, r1, #16 │ │ │ │ lsls r2, r2, #1 │ │ │ │ - str r0, [sp, #80] @ 0x50 │ │ │ │ + str r0, [sp, #112] @ 0x70 │ │ │ │ lsls r7, r1, #1 │ │ │ │ - asrs r2, r4, #15 │ │ │ │ + asrs r2, r5, #15 │ │ │ │ lsls r2, r2, #1 │ │ │ │ - ldrh r6, [r6, #62] @ 0x3e │ │ │ │ + ldrh r6, [r7, #62] @ 0x3e │ │ │ │ lsls r7, r1, #1 │ │ │ │ stmdb sp!, {r4, r5, r6, r7, r8, r9, sl, fp, lr} │ │ │ │ mov.w ip, #4096 @ 0x1000 │ │ │ │ vpush {d8-d12} │ │ │ │ sub.w ip, sp, ip │ │ │ │ str.w r0, [ip, #2928] @ 0xb70 │ │ │ │ vabs.f64 d10, d0 │ │ │ │ @@ -811082,49 +811082,49 @@ │ │ │ │ ... │ │ │ │ subs r4, r0, r6 │ │ │ │ lsls r3, r3, #1 │ │ │ │ asrs r0, r7, #6 │ │ │ │ movs r0, r0 │ │ │ │ subs r2, r1, r3 │ │ │ │ lsls r3, r3, #1 │ │ │ │ - asrs r6, r3, #14 │ │ │ │ + asrs r6, r4, #14 │ │ │ │ lsls r2, r2, #1 │ │ │ │ - asrs r2, r2, #7 │ │ │ │ + asrs r2, r3, #7 │ │ │ │ lsls r2, r2, #1 │ │ │ │ - ldrh r6, [r4, #46] @ 0x2e │ │ │ │ + ldrh r6, [r5, #46] @ 0x2e │ │ │ │ lsls r7, r1, #1 │ │ │ │ - asrs r6, r5, #3 │ │ │ │ + asrs r6, r6, #3 │ │ │ │ lsls r2, r2, #1 │ │ │ │ - ldrh r2, [r0, #40] @ 0x28 │ │ │ │ + ldrh r2, [r1, #40] @ 0x28 │ │ │ │ lsls r7, r1, #1 │ │ │ │ - asrs r6, r1, #2 │ │ │ │ + asrs r6, r2, #2 │ │ │ │ lsls r2, r2, #1 │ │ │ │ - ldrh r2, [r4, #36] @ 0x24 │ │ │ │ + ldrh r2, [r5, #36] @ 0x24 │ │ │ │ lsls r7, r1, #1 │ │ │ │ - asrs r0, r6, #1 │ │ │ │ + asrs r0, r7, #1 │ │ │ │ lsls r2, r2, #1 │ │ │ │ - ldrh r4, [r0, #36] @ 0x24 │ │ │ │ + ldrh r4, [r1, #36] @ 0x24 │ │ │ │ lsls r7, r1, #1 │ │ │ │ - asrs r4, r7, #5 │ │ │ │ + asrs r4, r0, #6 │ │ │ │ lsls r2, r2, #1 │ │ │ │ - lsrs r4, r1, #31 │ │ │ │ + lsrs r4, r2, #31 │ │ │ │ lsls r2, r2, #1 │ │ │ │ - ldrh r0, [r4, #30] │ │ │ │ + ldrh r0, [r5, #30] │ │ │ │ lsls r7, r1, #1 │ │ │ │ - lsrs r6, r5, #30 │ │ │ │ + lsrs r6, r6, #30 │ │ │ │ lsls r2, r2, #1 │ │ │ │ - ldrh r2, [r0, #30] │ │ │ │ + ldrh r2, [r1, #30] │ │ │ │ lsls r7, r1, #1 │ │ │ │ - lsrs r0, r2, #30 │ │ │ │ + lsrs r0, r3, #30 │ │ │ │ lsls r2, r2, #1 │ │ │ │ - ldrh r4, [r4, #28] │ │ │ │ + ldrh r4, [r5, #28] │ │ │ │ lsls r7, r1, #1 │ │ │ │ - lsrs r2, r6, #29 │ │ │ │ + lsrs r2, r7, #29 │ │ │ │ lsls r2, r2, #1 │ │ │ │ - ldrh r6, [r0, #28] │ │ │ │ + ldrh r6, [r1, #28] │ │ │ │ lsls r7, r1, #1 │ │ │ │ str r0, [sp, #20] │ │ │ │ movw r1, #643 @ 0x283 │ │ │ │ ldr r0, [pc, #208] @ (2ed3ac >::_M_default_append(unsigned int)@@Base+0x6a7e8>) │ │ │ │ add r0, pc │ │ │ │ adds r0, #12 │ │ │ │ bl 17c90 │ │ │ │ @@ -811204,41 +811204,41 @@ │ │ │ │ ldr r1, [sp, #20] │ │ │ │ add r0, pc │ │ │ │ bl 17e10 │ │ │ │ ldr r3, [sp, #20] │ │ │ │ b.n 2ecf3e >::_M_default_append(unsigned int)@@Base+0x6a37a> │ │ │ │ blx 1172c <__stack_chk_fail@plt> │ │ │ │ nop │ │ │ │ - lsrs r0, r7, #27 │ │ │ │ + lsrs r0, r0, #28 │ │ │ │ lsls r2, r2, #1 │ │ │ │ - ldrh r4, [r1, #24] │ │ │ │ + ldrh r4, [r2, #24] │ │ │ │ lsls r7, r1, #1 │ │ │ │ - lsrs r2, r3, #27 │ │ │ │ + lsrs r2, r4, #27 │ │ │ │ lsls r2, r2, #1 │ │ │ │ - ldrh r6, [r5, #22] │ │ │ │ + ldrh r6, [r6, #22] │ │ │ │ lsls r7, r1, #1 │ │ │ │ - lsrs r4, r7, #26 │ │ │ │ + lsrs r4, r0, #27 │ │ │ │ lsls r2, r2, #1 │ │ │ │ - ldrh r0, [r2, #22] │ │ │ │ + ldrh r0, [r3, #22] │ │ │ │ lsls r7, r1, #1 │ │ │ │ - lsrs r6, r3, #26 │ │ │ │ + lsrs r6, r4, #26 │ │ │ │ lsls r2, r2, #1 │ │ │ │ - ldrh r2, [r6, #20] │ │ │ │ + ldrh r2, [r7, #20] │ │ │ │ lsls r7, r1, #1 │ │ │ │ - lsrs r0, r0, #26 │ │ │ │ + lsrs r0, r1, #26 │ │ │ │ lsls r2, r2, #1 │ │ │ │ - ldrh r4, [r2, #20] │ │ │ │ + ldrh r4, [r3, #20] │ │ │ │ lsls r7, r1, #1 │ │ │ │ - lsrs r2, r4, #25 │ │ │ │ + lsrs r2, r5, #25 │ │ │ │ lsls r2, r2, #1 │ │ │ │ - ldrh r6, [r6, #18] │ │ │ │ + ldrh r6, [r7, #18] │ │ │ │ lsls r7, r1, #1 │ │ │ │ - lsrs r4, r0, #25 │ │ │ │ + lsrs r4, r1, #25 │ │ │ │ lsls r2, r2, #1 │ │ │ │ - ldrh r0, [r3, #18] │ │ │ │ + ldrh r0, [r4, #18] │ │ │ │ lsls r7, r1, #1 │ │ │ │ stmdb sp!, {r4, r5, r6, r7, r8, r9, sl, fp, lr} │ │ │ │ mov.w ip, #4096 @ 0x1000 │ │ │ │ vpush {d8-d12} │ │ │ │ sub.w ip, sp, ip │ │ │ │ str.w r0, [ip, #3776] @ 0xec0 │ │ │ │ ldr.w r2, [pc, #3308] @ 2ee0e8 >::_M_default_append(unsigned int)@@Base+0x6b524> │ │ │ │ @@ -812347,96 +812347,96 @@ │ │ │ │ vdiv.f64 d7, d9, d0 │ │ │ │ vmov.f64 d9, d7 │ │ │ │ b.n 2ee03c >::_M_default_append(unsigned int)@@Base+0x6b478> │ │ │ │ asrs r0, r1, #24 │ │ │ │ lsls r3, r3, #1 │ │ │ │ asrs r0, r7, #6 │ │ │ │ movs r0, r0 │ │ │ │ - add r7, sp, #896 @ 0x380 │ │ │ │ + add r7, sp, #928 @ 0x3a0 │ │ │ │ lsls r7, r1, #1 │ │ │ │ asrs r4, r1, #23 │ │ │ │ lsls r3, r3, #1 │ │ │ │ - str r4, [sp, #640] @ 0x280 │ │ │ │ + str r4, [sp, #672] @ 0x2a0 │ │ │ │ lsls r7, r1, #1 │ │ │ │ - stmia r1!, {r1} │ │ │ │ + stmia r1!, {r1, r3} │ │ │ │ lsls r7, r1, #1 │ │ │ │ - str r2, [r7, #60] @ 0x3c │ │ │ │ + str r2, [r0, #64] @ 0x40 │ │ │ │ lsls r7, r1, #1 │ │ │ │ - ldr r2, [sp, #88] @ 0x58 │ │ │ │ + ldr r2, [sp, #120] @ 0x78 │ │ │ │ lsls r3, r2, #1 │ │ │ │ - str r2, [r1, #60] @ 0x3c │ │ │ │ + str r2, [r2, #60] @ 0x3c │ │ │ │ lsls r7, r1, #1 │ │ │ │ - str r1, [sp, #712] @ 0x2c8 │ │ │ │ + str r1, [sp, #744] @ 0x2e8 │ │ │ │ lsls r7, r1, #1 │ │ │ │ - lsrs r6, r4, #4 │ │ │ │ + lsrs r6, r5, #4 │ │ │ │ lsls r2, r2, #1 │ │ │ │ - strh r0, [r7, #40] @ 0x28 │ │ │ │ + strh r0, [r0, #42] @ 0x2a │ │ │ │ lsls r7, r1, #1 │ │ │ │ - lsrs r0, r1, #4 │ │ │ │ + lsrs r0, r2, #4 │ │ │ │ lsls r2, r2, #1 │ │ │ │ - strh r2, [r3, #40] @ 0x28 │ │ │ │ + strh r2, [r4, #40] @ 0x28 │ │ │ │ lsls r7, r1, #1 │ │ │ │ - lsrs r2, r5, #3 │ │ │ │ + lsrs r2, r6, #3 │ │ │ │ lsls r2, r2, #1 │ │ │ │ - strh r4, [r7, #38] @ 0x26 │ │ │ │ + strh r4, [r0, #40] @ 0x28 │ │ │ │ lsls r7, r1, #1 │ │ │ │ - lsrs r4, r1, #3 │ │ │ │ + lsrs r4, r2, #3 │ │ │ │ lsls r2, r2, #1 │ │ │ │ - strh r4, [r3, #38] @ 0x26 │ │ │ │ + strh r4, [r4, #38] @ 0x26 │ │ │ │ lsls r7, r1, #1 │ │ │ │ - lsrs r2, r1, #1 │ │ │ │ + lsrs r2, r2, #1 │ │ │ │ lsls r2, r2, #1 │ │ │ │ - lsls r6, r7, #30 │ │ │ │ + lsls r6, r0, #31 │ │ │ │ lsls r2, r2, #1 │ │ │ │ - lsls r2, r0, #31 │ │ │ │ + lsls r2, r1, #31 │ │ │ │ lsls r2, r2, #1 │ │ │ │ - strh r4, [r2, #30] │ │ │ │ + strh r4, [r3, #30] │ │ │ │ lsls r7, r1, #1 │ │ │ │ - lsls r4, r0, #29 │ │ │ │ + lsls r4, r1, #29 │ │ │ │ lsls r2, r2, #1 │ │ │ │ - lsrs r2, r0, #2 │ │ │ │ + lsrs r2, r1, #2 │ │ │ │ lsls r2, r2, #1 │ │ │ │ - lsls r6, r1, #25 │ │ │ │ + lsls r6, r2, #25 │ │ │ │ lsls r2, r2, #1 │ │ │ │ - strh r0, [r4, #18] │ │ │ │ + strh r0, [r5, #18] │ │ │ │ lsls r7, r1, #1 │ │ │ │ - lsls r2, r6, #24 │ │ │ │ + lsls r2, r7, #24 │ │ │ │ lsls r2, r2, #1 │ │ │ │ - strh r4, [r0, #18] │ │ │ │ + strh r4, [r1, #18] │ │ │ │ lsls r7, r1, #1 │ │ │ │ - hlt 0x002a │ │ │ │ + hlt 0x0032 │ │ │ │ lsls r7, r1, #1 │ │ │ │ - lsls r2, r6, #21 │ │ │ │ + lsls r2, r7, #21 │ │ │ │ lsls r2, r2, #1 │ │ │ │ - lsls r2, r5, #21 │ │ │ │ + lsls r2, r6, #21 │ │ │ │ lsls r2, r2, #1 │ │ │ │ - lsls r2, r5, #21 │ │ │ │ + lsls r2, r6, #21 │ │ │ │ lsls r2, r2, #1 │ │ │ │ - orns r0, lr, pc, lsl #1 │ │ │ │ - lsls r0, r2, #21 │ │ │ │ + eor.w r0, r6, pc, lsl #1 │ │ │ │ + lsls r0, r3, #21 │ │ │ │ lsls r2, r2, #1 │ │ │ │ - strh r2, [r4, #10] │ │ │ │ + strh r2, [r5, #10] │ │ │ │ lsls r7, r1, #1 │ │ │ │ - lsls r0, r4, #20 │ │ │ │ + lsls r0, r5, #20 │ │ │ │ lsls r2, r2, #1 │ │ │ │ - strh r2, [r6, #8] │ │ │ │ + strh r2, [r7, #8] │ │ │ │ lsls r7, r1, #1 │ │ │ │ - lsls r0, r0, #20 │ │ │ │ + lsls r0, r1, #20 │ │ │ │ lsls r2, r2, #1 │ │ │ │ - strh r2, [r2, #8] │ │ │ │ + strh r2, [r3, #8] │ │ │ │ lsls r7, r1, #1 │ │ │ │ - lsls r0, r1, #17 │ │ │ │ + lsls r0, r2, #17 │ │ │ │ lsls r2, r2, #1 │ │ │ │ - strh r4, [r3, #2] │ │ │ │ + strh r4, [r4, #2] │ │ │ │ lsls r7, r1, #1 │ │ │ │ - ldrh r2, [r3, r3] │ │ │ │ + ldrh r2, [r4, r3] │ │ │ │ lsls r7, r1, #1 │ │ │ │ - lsls r6, r3, #10 │ │ │ │ + lsls r6, r4, #10 │ │ │ │ lsls r2, r2, #1 │ │ │ │ - lsls r0, r3, #10 │ │ │ │ + lsls r0, r4, #10 │ │ │ │ lsls r2, r2, #1 │ │ │ │ vcmpe.f64 d3, d7 │ │ │ │ vmrs APSR_nzcv, fpscr │ │ │ │ bpl.w 2ed436 >::_M_default_append(unsigned int)@@Base+0x6a872> │ │ │ │ vabs.f64 d5, d9 │ │ │ │ vmov.f64 d6, #112 @ 0x3f800000 1.0 │ │ │ │ vsub.f64 d1, d9, d4 │ │ │ │ @@ -813594,125 +813594,125 @@ │ │ │ │ adds r0, #12 │ │ │ │ bl 17c90 │ │ │ │ ldr r0, [pc, #308] @ (2eefe8 >::_M_default_append(unsigned int)@@Base+0x6c424>) │ │ │ │ mov r1, r4 │ │ │ │ add r0, pc │ │ │ │ bl 17e10 │ │ │ │ b.n 2eee52 >::_M_default_append(unsigned int)@@Base+0x6c28e> │ │ │ │ - vshr.u16 q8, , #8 │ │ │ │ - ldrb r0, [r5, #15] │ │ │ │ + vshr.u32 q8, , #32 │ │ │ │ + ldrb r0, [r6, #15] │ │ │ │ lsls r7, r1, #1 │ │ │ │ - vqadd.u16 q0, q0, │ │ │ │ - ldrb r2, [r4, #12] │ │ │ │ + vqadd.u16 q0, q4, │ │ │ │ + ldrb r2, [r5, #12] │ │ │ │ lsls r7, r1, #1 │ │ │ │ - ldrh r4, [r5, #38] @ 0x26 │ │ │ │ + ldrh r4, [r6, #38] @ 0x26 │ │ │ │ lsls r3, r2, #1 │ │ │ │ - mrc2 0, 3, r0, cr8, cr1, {2} │ │ │ │ - ldc2 0, cr0, [r8, #324]! @ 0x144 │ │ │ │ - ldrb r0, [r1, #7] │ │ │ │ + mcr2 0, 4, r0, cr0, cr1, {2} │ │ │ │ + stc2l 0, cr0, [r0, #324] @ 0x144 │ │ │ │ + ldrb r0, [r2, #7] │ │ │ │ lsls r7, r1, #1 │ │ │ │ - ldc2 0, cr0, [r6, #324] @ 0x144 │ │ │ │ - ldrb r0, [r5, #6] │ │ │ │ + ldc2 0, cr0, [lr, #324] @ 0x144 │ │ │ │ + ldrb r0, [r6, #6] │ │ │ │ lsls r7, r1, #1 │ │ │ │ - stc2l 0, cr0, [r4, #-324] @ 0xfffffebc │ │ │ │ - ldrb r4, [r2, #5] │ │ │ │ + stc2l 0, cr0, [ip, #-324] @ 0xfffffebc │ │ │ │ + ldrb r4, [r3, #5] │ │ │ │ lsls r7, r1, #1 │ │ │ │ - stc2 0, cr0, [r4, #-324]! @ 0xfffffebc │ │ │ │ - ldrb r6, [r6, #4] │ │ │ │ + stc2 0, cr0, [ip, #-324]! @ 0xfffffebc │ │ │ │ + ldrb r6, [r7, #4] │ │ │ │ lsls r7, r1, #1 │ │ │ │ - strb r0, [r1, r3] │ │ │ │ + strb r0, [r2, r3] │ │ │ │ lsls r7, r1, #1 │ │ │ │ - ldc2 0, cr0, [r0], {81} @ 0x51 │ │ │ │ - stc2 0, cr0, [r6], {81} @ 0x51 │ │ │ │ - @ instruction: 0xfb820051 │ │ │ │ - @ instruction: 0xfb620051 │ │ │ │ - strb r4, [r6, #29] │ │ │ │ + ldc2 0, cr0, [r8], {81} @ 0x51 │ │ │ │ + stc2 0, cr0, [lr], {81} @ 0x51 │ │ │ │ + @ instruction: 0xfb8a0051 │ │ │ │ + @ instruction: 0xfb6a0051 │ │ │ │ + strb r4, [r7, #29] │ │ │ │ lsls r7, r1, #1 │ │ │ │ - @ instruction: 0xfb280051 │ │ │ │ - strb r2, [r7, #28] │ │ │ │ + @ instruction: 0xfb300051 │ │ │ │ + strb r2, [r0, #29] │ │ │ │ lsls r7, r1, #1 │ │ │ │ - @ instruction: 0xfb040051 │ │ │ │ - strb r4, [r2, #28] │ │ │ │ + @ instruction: 0xfb0c0051 │ │ │ │ + strb r4, [r3, #28] │ │ │ │ lsls r7, r1, #1 │ │ │ │ - @ instruction: 0xfaa80051 │ │ │ │ - strb r2, [r7, #26] │ │ │ │ + @ instruction: 0xfab00051 │ │ │ │ + strb r2, [r0, #27] │ │ │ │ lsls r7, r1, #1 │ │ │ │ - vld1.8 @ instruction: 0xf9a40051 │ │ │ │ - @ instruction: 0xfae40051 │ │ │ │ - vst1.8 @ instruction: 0xf98a0051 │ │ │ │ - strb r4, [r3, #22] │ │ │ │ + vld1.8 @ instruction: 0xf9ac0051 │ │ │ │ + @ instruction: 0xfaec0051 │ │ │ │ + ldrsb.w r0, [r2, #81] @ 0x51 │ │ │ │ + strb r4, [r4, #22] │ │ │ │ lsls r7, r1, #1 │ │ │ │ - ldrb.w r0, [r8, #81] @ 0x51 │ │ │ │ - strb r2, [r5, #18] │ │ │ │ + strh.w r0, [r0, #81] @ 0x51 │ │ │ │ + strb r2, [r6, #18] │ │ │ │ lsls r7, r1, #1 │ │ │ │ - @ instruction: 0xf7e00051 │ │ │ │ - strb r2, [r6, #15] │ │ │ │ + @ instruction: 0xf7e80051 │ │ │ │ + strb r2, [r7, #15] │ │ │ │ lsls r7, r1, #1 │ │ │ │ - @ instruction: 0xf7ba0051 │ │ │ │ - strb r2, [r1, #15] │ │ │ │ + @ instruction: 0xf7c20051 │ │ │ │ + strb r2, [r2, #15] │ │ │ │ lsls r7, r1, #1 │ │ │ │ - @ instruction: 0xf7980051 │ │ │ │ - strb r2, [r5, #14] │ │ │ │ + @ instruction: 0xf7a00051 │ │ │ │ + strb r2, [r6, #14] │ │ │ │ lsls r7, r1, #1 │ │ │ │ - @ instruction: 0xf76a0051 │ │ │ │ - strb r4, [r7, #13] │ │ │ │ + @ instruction: 0xf7720051 │ │ │ │ + strb r4, [r0, #14] │ │ │ │ lsls r7, r1, #1 │ │ │ │ - @ instruction: 0xf74e0051 │ │ │ │ - strb r0, [r4, #13] │ │ │ │ + @ instruction: 0xf7560051 │ │ │ │ + strb r0, [r5, #13] │ │ │ │ lsls r7, r1, #1 │ │ │ │ - @ instruction: 0xf72e0051 │ │ │ │ - strb r0, [r0, #13] │ │ │ │ + @ instruction: 0xf7360051 │ │ │ │ + strb r0, [r1, #13] │ │ │ │ lsls r7, r1, #1 │ │ │ │ - add.w r0, sl, #13697024 @ 0xd10000 │ │ │ │ - strb r6, [r3, #4] │ │ │ │ + adds.w r0, r2, #13697024 @ 0xd10000 │ │ │ │ + strb r6, [r4, #4] │ │ │ │ lsls r7, r1, #1 │ │ │ │ - @ instruction: 0xf4ea0051 │ │ │ │ - strb r4, [r7, #3] │ │ │ │ + @ instruction: 0xf4f20051 │ │ │ │ + strb r4, [r0, #4] │ │ │ │ lsls r7, r1, #1 │ │ │ │ - @ instruction: 0xf4d00051 │ │ │ │ - strb r4, [r4, #3] │ │ │ │ + @ instruction: 0xf4d80051 │ │ │ │ + strb r4, [r5, #3] │ │ │ │ lsls r7, r1, #1 │ │ │ │ - @ instruction: 0xf4b40051 │ │ │ │ - strb r0, [r1, #3] │ │ │ │ + @ instruction: 0xf4bc0051 │ │ │ │ + strb r0, [r2, #3] │ │ │ │ lsls r7, r1, #1 │ │ │ │ - eors.w r0, ip, #13697024 @ 0xd10000 │ │ │ │ - strb r0, [r6, #2] │ │ │ │ + @ instruction: 0xf4a40051 │ │ │ │ + strb r0, [r7, #2] │ │ │ │ lsls r7, r1, #1 │ │ │ │ - eor.w r0, r0, #13697024 @ 0xd10000 │ │ │ │ - strb r4, [r2, #2] │ │ │ │ + eor.w r0, r8, #13697024 @ 0xd10000 │ │ │ │ + strb r4, [r3, #2] │ │ │ │ lsls r7, r1, #1 │ │ │ │ - orn r0, r6, #13697024 @ 0xd10000 │ │ │ │ - strb r0, [r7, #1] │ │ │ │ + orn r0, lr, #13697024 @ 0xd10000 │ │ │ │ + strb r0, [r0, #2] │ │ │ │ lsls r7, r1, #1 │ │ │ │ - orr.w r0, r6, #13697024 @ 0xd10000 │ │ │ │ - strb r0, [r3, #1] │ │ │ │ + orr.w r0, lr, #13697024 @ 0xd10000 │ │ │ │ + strb r0, [r4, #1] │ │ │ │ lsls r7, r1, #1 │ │ │ │ - ands.w r0, r6, #13697024 @ 0xd10000 │ │ │ │ - strb r2, [r5, #0] │ │ │ │ + ands.w r0, lr, #13697024 @ 0xd10000 │ │ │ │ + strb r2, [r6, #0] │ │ │ │ lsls r7, r1, #1 │ │ │ │ - @ instruction: 0xf3f80051 │ │ │ │ - strb r4, [r1, #0] │ │ │ │ + and.w r0, r0, #13697024 @ 0xd10000 │ │ │ │ + strb r4, [r2, #0] │ │ │ │ lsls r7, r1, #1 │ │ │ │ - ubfx r0, r4, #1, #18 │ │ │ │ - ldr r0, [r3, #124] @ 0x7c │ │ │ │ + ubfx r0, ip, #1, #18 │ │ │ │ + ldr r0, [r4, #124] @ 0x7c │ │ │ │ lsls r7, r1, #1 │ │ │ │ - @ instruction: 0xf3940051 │ │ │ │ - ldr r0, [r5, #120] @ 0x78 │ │ │ │ + @ instruction: 0xf39c0051 │ │ │ │ + ldr r0, [r6, #120] @ 0x78 │ │ │ │ lsls r7, r1, #1 │ │ │ │ - @ instruction: 0xf37c0051 │ │ │ │ - ldr r0, [r2, #120] @ 0x78 │ │ │ │ + usat r0, #17, r4, lsl #1 │ │ │ │ + ldr r0, [r3, #120] @ 0x78 │ │ │ │ lsls r7, r1, #1 │ │ │ │ - bfi r0, r0, #1, #17 │ │ │ │ - ldr r4, [r6, #116] @ 0x74 │ │ │ │ + bfi r0, r8, #1, #17 │ │ │ │ + ldr r4, [r7, #116] @ 0x74 │ │ │ │ lsls r7, r1, #1 │ │ │ │ - sbfx r0, r6, #1, #18 │ │ │ │ - ldr r2, [r3, #116] @ 0x74 │ │ │ │ + sbfx r0, lr, #1, #18 │ │ │ │ + ldr r2, [r4, #116] @ 0x74 │ │ │ │ lsls r7, r1, #1 │ │ │ │ - ssat r0, #18, ip, asr #1 │ │ │ │ - ldr r0, [r0, #116] @ 0x74 │ │ │ │ + @ instruction: 0xf3340051 │ │ │ │ + ldr r0, [r1, #116] @ 0x74 │ │ │ │ lsls r7, r1, #1 │ │ │ │ vldr d7, [r4, #176] @ 0xb0 │ │ │ │ mov r0, r9 │ │ │ │ ldr.w r3, [r4, #240] @ 0xf0 │ │ │ │ movw r5, #1215 @ 0x4bf │ │ │ │ vmov.f64 d8, d7 │ │ │ │ mov fp, r3 │ │ │ │ @@ -814117,63 +814117,63 @@ │ │ │ │ bl 17c90 │ │ │ │ ldr r0, [pc, #148] @ (2ef4e0 >::_M_default_append(unsigned int)@@Base+0x6c91c>) │ │ │ │ mov r1, r4 │ │ │ │ add r0, pc │ │ │ │ bl 17e10 │ │ │ │ b.w 2ed438 >::_M_default_append(unsigned int)@@Base+0x6a874> │ │ │ │ nop │ │ │ │ - @ instruction: 0xf1880051 │ │ │ │ - @ instruction: 0xf0ce0051 │ │ │ │ - eors.w r0, r0, #81 @ 0x51 │ │ │ │ - ldr r4, [r4, #72] @ 0x48 │ │ │ │ + @ instruction: 0xf1900051 │ │ │ │ + @ instruction: 0xf0d60051 │ │ │ │ + eors.w r0, r8, #81 @ 0x51 │ │ │ │ + ldr r4, [r5, #72] @ 0x48 │ │ │ │ lsls r7, r1, #1 │ │ │ │ - orns r0, r4, #81 @ 0x51 │ │ │ │ - ldr r6, [r0, #72] @ 0x48 │ │ │ │ + orns r0, ip, #81 @ 0x51 │ │ │ │ + ldr r6, [r1, #72] @ 0x48 │ │ │ │ lsls r7, r1, #1 │ │ │ │ - orrs.w r0, r2, #81 @ 0x51 │ │ │ │ - ldr r4, [r4, #68] @ 0x44 │ │ │ │ + orrs.w r0, sl, #81 @ 0x51 │ │ │ │ + ldr r4, [r5, #68] @ 0x44 │ │ │ │ lsls r7, r1, #1 │ │ │ │ - bics.w r0, r8, #81 @ 0x51 │ │ │ │ - ldr r2, [r1, #68] @ 0x44 │ │ │ │ + orr.w r0, r0, #81 @ 0x51 │ │ │ │ + ldr r2, [r2, #68] @ 0x44 │ │ │ │ lsls r7, r1, #1 │ │ │ │ - ands.w r0, lr, #81 @ 0x51 │ │ │ │ - ldr r0, [r6, #64] @ 0x40 │ │ │ │ + bic.w r0, r6, #81 @ 0x51 │ │ │ │ + ldr r0, [r7, #64] @ 0x40 │ │ │ │ lsls r7, r1, #1 │ │ │ │ - vshr.s32 q0, , #8 │ │ │ │ - vqadd.s16 q0, q3, │ │ │ │ - vqadd.s16 q0, q1, │ │ │ │ - ldr r4, [r4, #48] @ 0x30 │ │ │ │ + vmov.i32 q8, #1 @ 0x00000001 │ │ │ │ + vqadd.s16 q0, q7, │ │ │ │ + vqadd.s16 q0, q5, │ │ │ │ + ldr r4, [r5, #48] @ 0x30 │ │ │ │ lsls r7, r1, #1 │ │ │ │ - mrc 0, 7, r0, cr8, cr1, {2} │ │ │ │ - ldr r2, [r1, #48] @ 0x30 │ │ │ │ + vqadd.s8 q0, q0, │ │ │ │ + ldr r2, [r2, #48] @ 0x30 │ │ │ │ lsls r7, r1, #1 │ │ │ │ - mrc 0, 6, r0, cr14, cr1, {2} │ │ │ │ - ldr r0, [r6, #44] @ 0x2c │ │ │ │ + mcr 0, 7, r0, cr6, cr1, {2} │ │ │ │ + ldr r0, [r7, #44] @ 0x2c │ │ │ │ lsls r7, r1, #1 │ │ │ │ - mcr 0, 6, r0, cr4, cr1, {2} │ │ │ │ - ldr r6, [r2, #44] @ 0x2c │ │ │ │ + mcr 0, 6, r0, cr12, cr1, {2} │ │ │ │ + ldr r6, [r3, #44] @ 0x2c │ │ │ │ lsls r7, r1, #1 │ │ │ │ - mcr 0, 5, r0, cr8, cr1, {2} │ │ │ │ - ldr r4, [r7, #40] @ 0x28 │ │ │ │ + mrc 0, 5, r0, cr0, cr1, {2} │ │ │ │ + ldr r4, [r0, #44] @ 0x2c │ │ │ │ lsls r7, r1, #1 │ │ │ │ - mcr 0, 4, r0, cr14, cr1, {2} │ │ │ │ - ldr r2, [r4, #40] @ 0x28 │ │ │ │ + mrc 0, 4, r0, cr6, cr1, {2} │ │ │ │ + ldr r2, [r5, #40] @ 0x28 │ │ │ │ lsls r7, r1, #1 │ │ │ │ - mrc 0, 3, r0, cr4, cr1, {2} │ │ │ │ - ldr r0, [r1, #40] @ 0x28 │ │ │ │ + mrc 0, 3, r0, cr12, cr1, {2} │ │ │ │ + ldr r0, [r2, #40] @ 0x28 │ │ │ │ lsls r7, r1, #1 │ │ │ │ - stcl 0, cr0, [r6, #324] @ 0x144 │ │ │ │ - stcl 0, cr0, [ip, #324] @ 0x144 │ │ │ │ - ldr r0, [r4, #28] │ │ │ │ + stcl 0, cr0, [lr, #324] @ 0x144 │ │ │ │ + ldcl 0, cr0, [r4, #324] @ 0x144 │ │ │ │ + ldr r0, [r5, #28] │ │ │ │ lsls r7, r1, #1 │ │ │ │ - ldc 0, cr0, [r0, #324]! @ 0x144 │ │ │ │ - ldr r4, [r0, #28] │ │ │ │ + ldc 0, cr0, [r8, #324]! @ 0x144 │ │ │ │ + ldr r4, [r1, #28] │ │ │ │ lsls r7, r1, #1 │ │ │ │ - ldc 0, cr0, [r4, #324] @ 0x144 │ │ │ │ - ldr r0, [r5, #24] │ │ │ │ + ldc 0, cr0, [ip, #324] @ 0x144 │ │ │ │ + ldr r0, [r6, #24] │ │ │ │ lsls r7, r1, #1 │ │ │ │ push {r4, r5, r6, r7, lr} │ │ │ │ mov.w ip, #4096 @ 0x1000 │ │ │ │ sub.w ip, sp, ip │ │ │ │ str.w r0, [ip, #4040] @ 0xfc8 │ │ │ │ ldr r2, [pc, #436] @ (2ef6a8 >::_M_default_append(unsigned int)@@Base+0x6cae4>) │ │ │ │ sub sp, #36 @ 0x24 │ │ │ │ @@ -814346,50 +814346,50 @@ │ │ │ │ add r0, pc │ │ │ │ bl 17e10 │ │ │ │ b.n 2ef578 >::_M_default_append(unsigned int)@@Base+0x6c9b4> │ │ │ │ blx 1172c <__stack_chk_fail@plt> │ │ │ │ adds.w r0, r2, #14286848 @ 0xda0000 │ │ │ │ asrs r0, r7, #6 │ │ │ │ movs r0, r0 │ │ │ │ - ldcl 0, cr0, [lr], #-324 @ 0xfffffebc │ │ │ │ + stc 0, cr0, [r6], {81} @ 0x51 │ │ │ │ udf #181 @ 0xb5 │ │ │ │ - @ instruction: 0xffffedfc │ │ │ │ + @ instruction: 0xffffee04 │ │ │ │ lsls r1, r2, #1 │ │ │ │ - mrc 0, 1, r0, cr6, cr1, {2} │ │ │ │ + mrc 0, 1, r0, cr14, cr1, {2} │ │ │ │ lsls r5, r0, #7 │ │ │ │ movs r0, r0 │ │ │ │ - stcl 0, cr0, [lr], #-324 @ 0xfffffebc │ │ │ │ - ldr r2, [r0, #8] │ │ │ │ + ldcl 0, cr0, [r6], #-324 @ 0xfffffebc │ │ │ │ + ldr r2, [r1, #8] │ │ │ │ lsls r7, r1, #1 │ │ │ │ eors.w r0, r0, #14286848 @ 0xda0000 │ │ │ │ - ldc 0, cr0, [sl], #-324 @ 0xfffffebc │ │ │ │ - ldr r6, [r1, #4] │ │ │ │ + mcrr 0, 5, r0, r2, cr1 │ │ │ │ + ldr r6, [r2, #4] │ │ │ │ lsls r7, r1, #1 │ │ │ │ cbnz r1, 2ef738 >::_M_default_append(unsigned int)@@Base+0x6cb74> │ │ │ │ - @ instruction: 0xffffedba │ │ │ │ + vqrdmulh.s q15, , d2[0] │ │ │ │ lsls r1, r2, #1 │ │ │ │ - stcl 0, cr0, [ip, #324]! @ 0x144 │ │ │ │ - @ instruction: 0xebf00051 │ │ │ │ - ldr r4, [r0, #0] │ │ │ │ + ldcl 0, cr0, [r4, #324]! @ 0x144 │ │ │ │ + @ instruction: 0xebf80051 │ │ │ │ + ldr r4, [r1, #0] │ │ │ │ lsls r7, r1, #1 │ │ │ │ - rsbs r0, r6, r1, lsr #1 │ │ │ │ - str r2, [r5, #124] @ 0x7c │ │ │ │ + rsbs r0, lr, r1, lsr #1 │ │ │ │ + str r2, [r6, #124] @ 0x7c │ │ │ │ lsls r7, r1, #1 │ │ │ │ - stcl 0, cr0, [r0, #324] @ 0x144 │ │ │ │ - mrc 0, 3, r0, cr14, cr1, {2} │ │ │ │ + stcl 0, cr0, [r8, #324] @ 0x144 │ │ │ │ mcr 0, 4, r0, cr6, cr1, {2} │ │ │ │ - mrc 0, 7, r0, cr8, cr1, {2} │ │ │ │ - sbcs.w r0, lr, r1, lsr #1 │ │ │ │ - str r2, [r2, #120] @ 0x78 │ │ │ │ + mcr 0, 4, r0, cr14, cr1, {2} │ │ │ │ + vqadd.s8 q0, q0, │ │ │ │ + @ instruction: 0xeb860051 │ │ │ │ + str r2, [r3, #120] @ 0x78 │ │ │ │ lsls r7, r1, #1 │ │ │ │ - sbc.w r0, r4, r1, lsr #1 │ │ │ │ - str r0, [r7, #116] @ 0x74 │ │ │ │ + sbc.w r0, ip, r1, lsr #1 │ │ │ │ + str r0, [r0, #120] @ 0x78 │ │ │ │ lsls r7, r1, #1 │ │ │ │ - adc.w r0, r6, r1, lsr #1 │ │ │ │ - str r0, [r3, #116] @ 0x74 │ │ │ │ + adc.w r0, lr, r1, lsr #1 │ │ │ │ + str r0, [r4, #116] @ 0x74 │ │ │ │ lsls r7, r1, #1 │ │ │ │ push {lr} │ │ │ │ mov.w ip, #4096 @ 0x1000 │ │ │ │ sub.w ip, sp, ip │ │ │ │ str.w r0, [ip, #4080] @ 0xff0 │ │ │ │ sub sp, #12 │ │ │ │ bl 2ef4e4 >::_M_default_append(unsigned int)@@Base+0x6c920> │ │ │ │ @@ -814410,16 +814410,16 @@ │ │ │ │ add r0, pc │ │ │ │ bl 17e10 │ │ │ │ ldr r3, [sp, #4] │ │ │ │ mov r0, r3 │ │ │ │ add sp, #12 │ │ │ │ pop {pc} │ │ │ │ nop │ │ │ │ - eors.w r0, r0, r1, lsr #1 │ │ │ │ - str r4, [r4, #104] @ 0x68 │ │ │ │ + eors.w r0, r8, r1, lsr #1 │ │ │ │ + str r4, [r5, #104] @ 0x68 │ │ │ │ lsls r7, r1, #1 │ │ │ │ stmdb sp!, {r4, r5, r6, r7, r8, r9, sl, fp, lr} │ │ │ │ mov.w ip, #4096 @ 0x1000 │ │ │ │ sub.w ip, sp, ip │ │ │ │ str.w r0, [ip, #3872] @ 0xf20 │ │ │ │ ldr.w r2, [pc, #2172] @ 2efff8 >::_M_default_append(unsigned int)@@Base+0x6d434> │ │ │ │ sub sp, #188 @ 0xbc │ │ │ │ @@ -815203,20 +815203,20 @@ │ │ │ │ vdiv.f64 d5, d6, d7 │ │ │ │ b.n 2efb12 >::_M_default_append(unsigned int)@@Base+0x6cf4e> │ │ │ │ ... │ │ │ │ @ instruction: 0xf28a005a │ │ │ │ asrs r0, r7, #6 │ │ │ │ movs r0, r0 │ │ │ │ @ instruction: 0xf258005a │ │ │ │ - stc 0, cr0, [r0, #-324] @ 0xfffffebc │ │ │ │ - str r2, [r1, #88] @ 0x58 │ │ │ │ + stc 0, cr0, [r8, #-324] @ 0xfffffebc │ │ │ │ + str r2, [r2, #88] @ 0x58 │ │ │ │ lsls r7, r1, #1 │ │ │ │ - ldcl 0, cr0, [ip], {81} @ 0x51 │ │ │ │ - @ instruction: 0xe8d80051 │ │ │ │ - b.n 2efd00 >::_M_default_append(unsigned int)@@Base+0x6d13c> │ │ │ │ + stcl 0, cr0, [r4], #324 @ 0x144 │ │ │ │ + strd r0, r0, [r0], #324 @ 0x144 │ │ │ │ + b.n 2efd10 >::_M_default_append(unsigned int)@@Base+0x6d14c> │ │ │ │ lsls r1, r2, #1 │ │ │ │ ldr r2, [sp, #36] @ 0x24 │ │ │ │ cmp.w r3, #1000 @ 0x3e8 │ │ │ │ add.w r2, r2, #8 │ │ │ │ str r2, [sp, #40] @ 0x28 │ │ │ │ bge.w 2f02c6 >::_M_default_append(unsigned int)@@Base+0x6d702> │ │ │ │ ldr r2, [sp, #44] @ 0x2c │ │ │ │ @@ -815776,57 +815776,57 @@ │ │ │ │ bl 17c90 │ │ │ │ ldr r0, [pc, #96] @ (2f06c0 >::_M_default_append(unsigned int)@@Base+0x6dafc>) │ │ │ │ mov.w r1, #4294967295 @ 0xffffffff │ │ │ │ add r0, pc │ │ │ │ bl 17e10 │ │ │ │ b.n 2f024e >::_M_default_append(unsigned int)@@Base+0x6d68a> │ │ │ │ nop │ │ │ │ - b.n 2f0de0 >::_M_default_append(unsigned int)@@Base+0x6e21c> │ │ │ │ + b.n 2f0df0 >::_M_default_append(unsigned int)@@Base+0x6e22c> │ │ │ │ lsls r1, r2, #1 │ │ │ │ - ldrb r0, [r0, r1] │ │ │ │ + ldrb r0, [r1, r1] │ │ │ │ lsls r7, r1, #1 │ │ │ │ - b.n 2f0cc0 >::_M_default_append(unsigned int)@@Base+0x6e0fc> │ │ │ │ + b.n 2f0cd0 >::_M_default_append(unsigned int)@@Base+0x6e10c> │ │ │ │ lsls r1, r2, #1 │ │ │ │ - ldrh r4, [r5, r6] │ │ │ │ + ldrh r4, [r6, r6] │ │ │ │ lsls r7, r1, #1 │ │ │ │ - b.n 2f0c8c >::_M_default_append(unsigned int)@@Base+0x6e0c8> │ │ │ │ + b.n 2f0c9c >::_M_default_append(unsigned int)@@Base+0x6e0d8> │ │ │ │ lsls r1, r2, #1 │ │ │ │ - ldrh r6, [r1, r6] │ │ │ │ + ldrh r6, [r2, r6] │ │ │ │ lsls r7, r1, #1 │ │ │ │ - b.n 2f0c54 >::_M_default_append(unsigned int)@@Base+0x6e090> │ │ │ │ + b.n 2f0c64 >::_M_default_append(unsigned int)@@Base+0x6e0a0> │ │ │ │ lsls r1, r2, #1 │ │ │ │ - ldrh r6, [r5, r5] │ │ │ │ + ldrh r6, [r6, r5] │ │ │ │ lsls r7, r1, #1 │ │ │ │ - b.n 2f0c20 >::_M_default_append(unsigned int)@@Base+0x6e05c> │ │ │ │ + b.n 2f0c30 >::_M_default_append(unsigned int)@@Base+0x6e06c> │ │ │ │ lsls r1, r2, #1 │ │ │ │ - ldrh r2, [r2, r5] │ │ │ │ + ldrh r2, [r3, r5] │ │ │ │ lsls r7, r1, #1 │ │ │ │ - b.n 2f0bf0 >::_M_default_append(unsigned int)@@Base+0x6e02c> │ │ │ │ + b.n 2f0c00 >::_M_default_append(unsigned int)@@Base+0x6e03c> │ │ │ │ lsls r1, r2, #1 │ │ │ │ - ldrh r6, [r6, r4] │ │ │ │ + ldrh r6, [r7, r4] │ │ │ │ lsls r7, r1, #1 │ │ │ │ - b.n 2f0904 >::_M_default_append(unsigned int)@@Base+0x6dd40> │ │ │ │ + b.n 2f0914 >::_M_default_append(unsigned int)@@Base+0x6dd50> │ │ │ │ lsls r1, r2, #1 │ │ │ │ - ldr r6, [r7, r6] │ │ │ │ + ldr r6, [r0, r7] │ │ │ │ lsls r7, r1, #1 │ │ │ │ - svc 186 @ 0xba │ │ │ │ + svc 194 @ 0xc2 │ │ │ │ lsls r1, r2, #1 │ │ │ │ - ldr r6, [r0, r1] │ │ │ │ + ldr r6, [r1, r1] │ │ │ │ lsls r7, r1, #1 │ │ │ │ - svc 64 @ 0x40 │ │ │ │ + svc 72 @ 0x48 │ │ │ │ lsls r1, r2, #1 │ │ │ │ - ldrsb r2, [r1, r7] │ │ │ │ + ldrsb r2, [r2, r7] │ │ │ │ lsls r7, r1, #1 │ │ │ │ - svc 36 @ 0x24 │ │ │ │ + svc 44 @ 0x2c │ │ │ │ lsls r1, r2, #1 │ │ │ │ - ldrsb r6, [r5, r6] │ │ │ │ + ldrsb r6, [r6, r6] │ │ │ │ lsls r7, r1, #1 │ │ │ │ - svc 8 │ │ │ │ + svc 16 │ │ │ │ lsls r1, r2, #1 │ │ │ │ - ldrsb r2, [r2, r6] │ │ │ │ + ldrsb r2, [r3, r6] │ │ │ │ lsls r7, r1, #1 │ │ │ │ push {r4, r5, lr} │ │ │ │ mov.w ip, #4096 @ 0x1000 │ │ │ │ sub.w ip, sp, ip │ │ │ │ str.w r0, [ip, #4048] @ 0xfd0 │ │ │ │ sub sp, #36 @ 0x24 │ │ │ │ ldr r2, [pc, #188] @ (2f0794 >::_M_default_append(unsigned int)@@Base+0x6dbd0>) │ │ │ │ @@ -815907,32 +815907,32 @@ │ │ │ │ blx 1172c <__stack_chk_fail@plt> │ │ │ │ nop │ │ │ │ bl 37a796 │ │ │ │ b.n 2f0dec >::_M_default_append(unsigned int)@@Base+0x6e228> │ │ │ │ lsls r2, r3, #1 │ │ │ │ asrs r0, r7, #6 │ │ │ │ movs r0, r0 │ │ │ │ - udf #146 @ 0x92 │ │ │ │ + udf #154 @ 0x9a │ │ │ │ lsls r1, r2, #1 │ │ │ │ - udf #188 @ 0xbc │ │ │ │ + udf #196 @ 0xc4 │ │ │ │ lsls r1, r2, #1 │ │ │ │ - udf #62 @ 0x3e │ │ │ │ + udf #70 @ 0x46 │ │ │ │ lsls r1, r2, #1 │ │ │ │ - ldrsb r2, [r1, r3] │ │ │ │ + ldrsb r2, [r2, r3] │ │ │ │ lsls r7, r1, #1 │ │ │ │ - udf #38 @ 0x26 │ │ │ │ + udf #46 @ 0x2e │ │ │ │ lsls r1, r2, #1 │ │ │ │ - ldrsb r2, [r6, r2] │ │ │ │ + ldrsb r2, [r7, r2] │ │ │ │ lsls r7, r1, #1 │ │ │ │ b.n 2f0d3c >::_M_default_append(unsigned int)@@Base+0x6e178> │ │ │ │ lsls r2, r3, #1 │ │ │ │ vmaxnm.f16 , , │ │ │ │ - ble.n 2f0788 >::_M_default_append(unsigned int)@@Base+0x6dbc4> │ │ │ │ + ble.n 2f0798 >::_M_default_append(unsigned int)@@Base+0x6dbd4> │ │ │ │ lsls r1, r2, #1 │ │ │ │ - ldrsb r6, [r5, r1] │ │ │ │ + ldrsb r6, [r6, r1] │ │ │ │ lsls r7, r1, #1 │ │ │ │ push {r4, r5, lr} │ │ │ │ mov.w ip, #4096 @ 0x1000 │ │ │ │ sub.w ip, sp, ip │ │ │ │ str.w r0, [ip, #4048] @ 0xfd0 │ │ │ │ sub sp, #36 @ 0x24 │ │ │ │ ldr r2, [pc, #164] @ (2f0880 >::_M_default_append(unsigned int)@@Base+0x6dcbc>) │ │ │ │ @@ -816004,28 +816004,28 @@ │ │ │ │ blx 1172c <__stack_chk_fail@plt> │ │ │ │ nop │ │ │ │ @ instruction: 0xef85ffff │ │ │ │ b.n 2f0cd0 >::_M_default_append(unsigned int)@@Base+0x6e10c> │ │ │ │ lsls r2, r3, #1 │ │ │ │ asrs r0, r7, #6 │ │ │ │ movs r0, r0 │ │ │ │ - ble.n 2f07ac >::_M_default_append(unsigned int)@@Base+0x6dbe8> │ │ │ │ + ble.n 2f07bc >::_M_default_append(unsigned int)@@Base+0x6dbf8> │ │ │ │ lsls r1, r2, #1 │ │ │ │ - ble.n 2f0804 >::_M_default_append(unsigned int)@@Base+0x6dc40> │ │ │ │ + ble.n 2f0814 >::_M_default_append(unsigned int)@@Base+0x6dc50> │ │ │ │ lsls r1, r2, #1 │ │ │ │ - ble.n 2f090c >::_M_default_append(unsigned int)@@Base+0x6dd48> │ │ │ │ + ble.n 2f091c >::_M_default_append(unsigned int)@@Base+0x6dd58> │ │ │ │ lsls r1, r2, #1 │ │ │ │ - strb r6, [r0, r7] │ │ │ │ + strb r6, [r1, r7] │ │ │ │ lsls r7, r1, #1 │ │ │ │ b.n 2f0c48 >::_M_default_append(unsigned int)@@Base+0x6e084> │ │ │ │ lsls r2, r3, #1 │ │ │ │ mcr2 15, 3, pc, cr13, cr15, {7} @ │ │ │ │ - bgt.n 2f0894 >::_M_default_append(unsigned int)@@Base+0x6dcd0> │ │ │ │ + bgt.n 2f08a4 >::_M_default_append(unsigned int)@@Base+0x6dce0> │ │ │ │ lsls r1, r2, #1 │ │ │ │ - strb r2, [r0, r6] │ │ │ │ + strb r2, [r1, r6] │ │ │ │ lsls r7, r1, #1 │ │ │ │ movs r0, r0 │ │ │ │ movs r0, r0 │ │ │ │ push {r3, lr} │ │ │ │ mov.w ip, #4096 @ 0x1000 │ │ │ │ sub.w ip, sp, ip │ │ │ │ str.w r0, [ip, #4088] @ 0xff8 │ │ │ │ @@ -816082,15 +816082,15 @@ │ │ │ │ pop {r4, r5, pc} │ │ │ │ blx 1172c <__stack_chk_fail@plt> │ │ │ │ nop │ │ │ │ b.n 2f0b7c >::_M_default_append(unsigned int)@@Base+0x6dfb8> │ │ │ │ lsls r2, r3, #1 │ │ │ │ asrs r0, r7, #6 │ │ │ │ movs r0, r0 │ │ │ │ - bgt.n 2f08b4 >::_M_default_append(unsigned int)@@Base+0x6dcf0> │ │ │ │ + bgt.n 2f08c4 >::_M_default_append(unsigned int)@@Base+0x6dd00> │ │ │ │ lsls r1, r2, #1 │ │ │ │ b.n 2f0b14 >::_M_default_append(unsigned int)@@Base+0x6df50> │ │ │ │ lsls r2, r3, #1 │ │ │ │ push {r4, r5, lr} │ │ │ │ mov.w ip, #4096 @ 0x1000 │ │ │ │ vpush {d8} │ │ │ │ sub.w ip, sp, ip │ │ │ │ @@ -817034,37 +817034,37 @@ │ │ │ │ lsls r2, r3, #1 │ │ │ │ asrs r0, r7, #6 │ │ │ │ movs r0, r0 │ │ │ │ svc 42 @ 0x2a │ │ │ │ lsls r2, r3, #1 │ │ │ │ udf #250 @ 0xfa │ │ │ │ lsls r2, r3, #1 │ │ │ │ - ldrsh r4, [r4, r2] │ │ │ │ + ldrsh r4, [r5, r2] │ │ │ │ lsls r7, r1, #1 │ │ │ │ - bls.n 2f12e0 >::_M_default_append(unsigned int)@@Base+0x6e71c> │ │ │ │ + bls.n 2f12f0 >::_M_default_append(unsigned int)@@Base+0x6e72c> │ │ │ │ lsls r1, r2, #1 │ │ │ │ lsrs r4, r4, #25 │ │ │ │ movs r0, r0 │ │ │ │ stc2l 15, cr15, [r3], #1020 @ 0x3fc │ │ │ │ stc2l 15, cr15, [r1, #1020]! @ 0x3fc │ │ │ │ - bvc.n 2f1418 >::_M_default_append(unsigned int)@@Base+0x6e854> │ │ │ │ + bvc.n 2f1428 >::_M_default_append(unsigned int)@@Base+0x6e864> │ │ │ │ lsls r1, r2, #1 │ │ │ │ - bvc.n 2f144c >::_M_default_append(unsigned int)@@Base+0x6e888> │ │ │ │ + bvc.n 2f145c >::_M_default_append(unsigned int)@@Base+0x6e898> │ │ │ │ lsls r1, r2, #1 │ │ │ │ - ldr r7, [pc, #192] @ (2f1480 >::_M_default_append(unsigned int)@@Base+0x6e8bc>) │ │ │ │ + ldr r7, [pc, #224] @ (2f14a0 >::_M_default_append(unsigned int)@@Base+0x6e8dc>) │ │ │ │ lsls r7, r1, #1 │ │ │ │ - bvc.n 2f13e4 >::_M_default_append(unsigned int)@@Base+0x6e820> │ │ │ │ + bvc.n 2f13f4 >::_M_default_append(unsigned int)@@Base+0x6e830> │ │ │ │ lsls r1, r2, #1 │ │ │ │ - ldr r6, [pc, #1000] @ (2f17b0 >::_M_default_append(unsigned int)@@Base+0x6ebec>) │ │ │ │ + ldr r7, [pc, #8] @ (2f13d0 >::_M_default_append(unsigned int)@@Base+0x6e80c>) │ │ │ │ lsls r7, r1, #1 │ │ │ │ - strh r0, [r1, #46] @ 0x2e │ │ │ │ + strh r0, [r2, #46] @ 0x2e │ │ │ │ lsls r7, r1, #1 │ │ │ │ - cmp r0, #180 @ 0xb4 │ │ │ │ + cmp r0, #188 @ 0xbc │ │ │ │ lsls r7, r1, #1 │ │ │ │ - bmi.n 2f135c >::_M_default_append(unsigned int)@@Base+0x6e798> │ │ │ │ + bmi.n 2f136c >::_M_default_append(unsigned int)@@Base+0x6e7a8> │ │ │ │ lsls r1, r2, #1 │ │ │ │ bgt.n 2f14ca >::_M_default_append(unsigned int)@@Base+0x6e906> │ │ │ │ add.w r1, r8, r4, lsl #3 │ │ │ │ vldr d6, [r1] │ │ │ │ vmul.f64 d6, d7, d6 │ │ │ │ vcmpe.f64 d6, #0.0 │ │ │ │ vmrs APSR_nzcv, fpscr │ │ │ │ @@ -818366,101 +818366,101 @@ │ │ │ │ bl 16e9c │ │ │ │ b.n 2f1d12 >::_M_default_append(unsigned int)@@Base+0x6f14e> │ │ │ │ nop │ │ │ │ movs r0, r0 │ │ │ │ movs r0, r0 │ │ │ │ movs r0, r0 │ │ │ │ eors r1, r3 │ │ │ │ - ldmia r0!, {r1, r2, r3, r5, r7} │ │ │ │ + ldmia r0!, {r1, r2, r4, r5, r7} │ │ │ │ lsls r1, r2, #1 │ │ │ │ - ldmia r0!, {r1, r2, r3, r4, r6} │ │ │ │ + ldmia r0!, {r1, r2, r5, r6} │ │ │ │ lsls r1, r2, #1 │ │ │ │ - eors r0, r1 │ │ │ │ + eors r0, r2 │ │ │ │ lsls r7, r1, #1 │ │ │ │ - stmia r7!, {r1, r4, r5, r6, r7} │ │ │ │ + stmia r7!, {r1, r3, r4, r5, r6, r7} │ │ │ │ lsls r1, r2, #1 │ │ │ │ - subs r7, #220 @ 0xdc │ │ │ │ + subs r7, #228 @ 0xe4 │ │ │ │ lsls r7, r1, #1 │ │ │ │ - stmia r7!, {r1, r3, r7} │ │ │ │ + stmia r7!, {r1, r4, r7} │ │ │ │ lsls r1, r2, #1 │ │ │ │ - stmia r7!, {r3, r6} │ │ │ │ + stmia r7!, {r4, r6} │ │ │ │ lsls r1, r2, #1 │ │ │ │ - subs r7, #50 @ 0x32 │ │ │ │ + subs r7, #58 @ 0x3a │ │ │ │ lsls r7, r1, #1 │ │ │ │ - stmia r7!, {r2, r3, r5} │ │ │ │ + stmia r7!, {r2, r4, r5} │ │ │ │ lsls r1, r2, #1 │ │ │ │ - subs r7, #22 │ │ │ │ + subs r7, #30 │ │ │ │ lsls r7, r1, #1 │ │ │ │ - stmia r6!, {r1, r2, r5, r6, r7} │ │ │ │ + stmia r6!, {r1, r2, r3, r5, r6, r7} │ │ │ │ lsls r1, r2, #1 │ │ │ │ - subs r6, #208 @ 0xd0 │ │ │ │ + subs r6, #216 @ 0xd8 │ │ │ │ lsls r7, r1, #1 │ │ │ │ - stmia r6!, {r3, r6, r7} │ │ │ │ + stmia r6!, {r4, r6, r7} │ │ │ │ lsls r1, r2, #1 │ │ │ │ - subs r6, #180 @ 0xb4 │ │ │ │ + subs r6, #188 @ 0xbc │ │ │ │ lsls r7, r1, #1 │ │ │ │ - stmia r6!, {r1, r2, r3, r5, r7} │ │ │ │ + stmia r6!, {r1, r2, r4, r5, r7} │ │ │ │ lsls r1, r2, #1 │ │ │ │ - subs r6, #152 @ 0x98 │ │ │ │ + subs r6, #160 @ 0xa0 │ │ │ │ lsls r7, r1, #1 │ │ │ │ - stmia r6!, {r4, r7} │ │ │ │ + stmia r6!, {r3, r4, r7} │ │ │ │ lsls r1, r2, #1 │ │ │ │ - subs r6, #122 @ 0x7a │ │ │ │ + subs r6, #130 @ 0x82 │ │ │ │ lsls r7, r1, #1 │ │ │ │ - stmia r6!, {r1, r2, r3, r6} │ │ │ │ + stmia r6!, {r1, r2, r4, r6} │ │ │ │ lsls r1, r2, #1 │ │ │ │ - subs r6, #58 @ 0x3a │ │ │ │ + subs r6, #66 @ 0x42 │ │ │ │ lsls r7, r1, #1 │ │ │ │ - stmia r6!, {r1, r4, r5} │ │ │ │ + stmia r6!, {r1, r3, r4, r5} │ │ │ │ lsls r1, r2, #1 │ │ │ │ - subs r6, #28 │ │ │ │ + subs r6, #36 @ 0x24 │ │ │ │ lsls r7, r1, #1 │ │ │ │ - stmia r6!, {r3, r4} │ │ │ │ + stmia r6!, {r5} │ │ │ │ lsls r1, r2, #1 │ │ │ │ - subs r6, #2 │ │ │ │ + subs r6, #10 │ │ │ │ lsls r7, r1, #1 │ │ │ │ - stmia r5!, {r2, r3, r4, r5, r6, r7} │ │ │ │ + stmia r6!, {r2} │ │ │ │ lsls r1, r2, #1 │ │ │ │ - subs r5, #230 @ 0xe6 │ │ │ │ + subs r5, #238 @ 0xee │ │ │ │ lsls r7, r1, #1 │ │ │ │ - stmia r5!, {r2, r5, r7} │ │ │ │ + stmia r5!, {r2, r3, r5, r7} │ │ │ │ lsls r1, r2, #1 │ │ │ │ - stmia r4!, {r2, r3, r4, r5, r6, r7} │ │ │ │ + stmia r5!, {r2} │ │ │ │ lsls r1, r2, #1 │ │ │ │ - stmia r4!, {r1, r3, r5, r7} │ │ │ │ + stmia r4!, {r1, r4, r5, r7} │ │ │ │ lsls r1, r2, #1 │ │ │ │ - stmia r4!, {r1, r7} │ │ │ │ + stmia r4!, {r1, r3, r7} │ │ │ │ lsls r1, r2, #1 │ │ │ │ - stmia r4!, {r4, r5} │ │ │ │ + stmia r4!, {r3, r4, r5} │ │ │ │ lsls r1, r2, #1 │ │ │ │ - stmia r3!, {r1, r2, r3, r4, r5, r6, r7} │ │ │ │ + stmia r4!, {r1, r2} │ │ │ │ lsls r1, r2, #1 │ │ │ │ - subs r3, #232 @ 0xe8 │ │ │ │ + subs r3, #240 @ 0xf0 │ │ │ │ lsls r7, r1, #1 │ │ │ │ - stmia r3!, {r1, r5, r6, r7} │ │ │ │ + stmia r3!, {r1, r3, r5, r6, r7} │ │ │ │ lsls r1, r2, #1 │ │ │ │ - subs r3, #204 @ 0xcc │ │ │ │ + subs r3, #212 @ 0xd4 │ │ │ │ lsls r7, r1, #1 │ │ │ │ - stmia r3!, {r1, r2, r6, r7} │ │ │ │ + stmia r3!, {r1, r2, r3, r6, r7} │ │ │ │ lsls r1, r2, #1 │ │ │ │ - subs r3, #176 @ 0xb0 │ │ │ │ + subs r3, #184 @ 0xb8 │ │ │ │ lsls r7, r1, #1 │ │ │ │ - stmia r3!, {r2, r3, r5, r7} │ │ │ │ + stmia r3!, {r2, r4, r5, r7} │ │ │ │ lsls r1, r2, #1 │ │ │ │ - subs r3, #150 @ 0x96 │ │ │ │ + subs r3, #158 @ 0x9e │ │ │ │ lsls r7, r1, #1 │ │ │ │ - stmia r3!, {r1, r4, r7} │ │ │ │ + stmia r3!, {r1, r3, r4, r7} │ │ │ │ lsls r1, r2, #1 │ │ │ │ - subs r3, #124 @ 0x7c │ │ │ │ + subs r3, #132 @ 0x84 │ │ │ │ lsls r7, r1, #1 │ │ │ │ - stmia r3!, {r3, r5, r6} │ │ │ │ + stmia r3!, {r4, r5, r6} │ │ │ │ lsls r1, r2, #1 │ │ │ │ - subs r3, #84 @ 0x54 │ │ │ │ + subs r3, #92 @ 0x5c │ │ │ │ lsls r7, r1, #1 │ │ │ │ - stmia r2!, {r1, r5, r6, r7} │ │ │ │ + stmia r2!, {r1, r3, r5, r6, r7} │ │ │ │ lsls r1, r2, #1 │ │ │ │ push {r4, r5, r6, r7, lr} │ │ │ │ mov.w ip, #4096 @ 0x1000 │ │ │ │ sub.w ip, sp, ip │ │ │ │ str.w r0, [ip, #4040] @ 0xfc8 │ │ │ │ ldr.w r2, [pc, #1088] @ 2f27f8 >::_M_default_append(unsigned int)@@Base+0x6fc34> │ │ │ │ sub sp, #36 @ 0x24 │ │ │ │ @@ -818871,136 +818871,136 @@ │ │ │ │ ... │ │ │ │ movs r0, r0 │ │ │ │ eors r1, r3 │ │ │ │ stmia r6!, {r1, r3, r6} │ │ │ │ lsls r2, r3, #1 │ │ │ │ asrs r0, r7, #6 │ │ │ │ movs r0, r0 │ │ │ │ - stmia r1!, {r2, r3, r5, r6, r7} │ │ │ │ + stmia r1!, {r2, r4, r5, r6, r7} │ │ │ │ lsls r1, r2, #1 │ │ │ │ b.n 2f2596 >::_M_default_append(unsigned int)@@Base+0x6f9d2> │ │ │ │ - vtbl.8 d28, {d15}, d20 │ │ │ │ + vtbl.8 d28, {d15}, d28 │ │ │ │ lsls r1, r2, #1 │ │ │ │ - stmia r2!, {r1, r3, r4, r7} │ │ │ │ + stmia r2!, {r1, r5, r7} │ │ │ │ lsls r1, r2, #1 │ │ │ │ lsls r1, r2, #19 │ │ │ │ movs r0, r0 │ │ │ │ - stmia r1!, {r1, r6, r7} │ │ │ │ + stmia r1!, {r1, r3, r6, r7} │ │ │ │ lsls r1, r2, #1 │ │ │ │ - subs r1, #174 @ 0xae │ │ │ │ + subs r1, #182 @ 0xb6 │ │ │ │ lsls r7, r1, #1 │ │ │ │ stmia r5!, {r2, r3, r4, r5, r7} │ │ │ │ lsls r2, r3, #1 │ │ │ │ - stmia r1!, {r1, r2, r3, r7} │ │ │ │ + stmia r1!, {r1, r2, r4, r7} │ │ │ │ lsls r1, r2, #1 │ │ │ │ - subs r1, #122 @ 0x7a │ │ │ │ + subs r1, #130 @ 0x82 │ │ │ │ lsls r7, r1, #1 │ │ │ │ b.n 2f20d6 >::_M_default_append(unsigned int)@@Base+0x6f512> │ │ │ │ vsri.32 d30, d3, #1 │ │ │ │ - vsra.u32 q14, q0, #1 │ │ │ │ + vsra.u32 q14, q4, #1 │ │ │ │ lsls r1, r2, #1 │ │ │ │ - subs r1, #60 @ 0x3c │ │ │ │ + subs r1, #68 @ 0x44 │ │ │ │ lsls r7, r1, #1 │ │ │ │ - stmia r1!, {r1, r2, r4, r5} │ │ │ │ + stmia r1!, {r1, r2, r3, r4, r5} │ │ │ │ lsls r1, r2, #1 │ │ │ │ - subs r1, #34 @ 0x22 │ │ │ │ + subs r1, #42 @ 0x2a │ │ │ │ lsls r7, r1, #1 │ │ │ │ - stmia r1!, {r1, r5, r6, r7} │ │ │ │ + stmia r1!, {r1, r3, r5, r6, r7} │ │ │ │ lsls r1, r2, #1 │ │ │ │ - stmia r2!, {r4} │ │ │ │ + stmia r2!, {r3, r4} │ │ │ │ lsls r1, r2, #1 │ │ │ │ - stmia r2!, {r1, r4} │ │ │ │ + stmia r2!, {r1, r3, r4} │ │ │ │ lsls r1, r2, #1 │ │ │ │ - stmia r2!, {r2, r4, r6} │ │ │ │ + stmia r2!, {r2, r3, r4, r6} │ │ │ │ lsls r1, r2, #1 │ │ │ │ - stmia r0!, {r3, r4, r6, r7} │ │ │ │ + stmia r0!, {r5, r6, r7} │ │ │ │ lsls r1, r2, #1 │ │ │ │ - subs r0, #196 @ 0xc4 │ │ │ │ + subs r0, #204 @ 0xcc │ │ │ │ lsls r7, r1, #1 │ │ │ │ - stmia r0!, {r1, r2, r3, r4, r5, r7} │ │ │ │ + stmia r0!, {r1, r2, r6, r7} │ │ │ │ lsls r1, r2, #1 │ │ │ │ - subs r0, #170 @ 0xaa │ │ │ │ + subs r0, #178 @ 0xb2 │ │ │ │ lsls r7, r1, #1 │ │ │ │ - stmia r2!, {r2, r3, r5} │ │ │ │ + stmia r2!, {r2, r4, r5} │ │ │ │ lsls r1, r2, #1 │ │ │ │ - stmia r2!, {r1, r2, r5, r6} │ │ │ │ + stmia r2!, {r1, r2, r3, r5, r6} │ │ │ │ lsls r1, r2, #1 │ │ │ │ - stmia r0!, {r1, r7} │ │ │ │ + stmia r0!, {r1, r3, r7} │ │ │ │ lsls r1, r2, #1 │ │ │ │ - subs r0, #110 @ 0x6e │ │ │ │ + subs r0, #118 @ 0x76 │ │ │ │ lsls r7, r1, #1 │ │ │ │ - stmia r2!, {r4, r7} │ │ │ │ + stmia r2!, {r3, r4, r7} │ │ │ │ lsls r1, r2, #1 │ │ │ │ - stmia r2!, {r2, r3, r6} │ │ │ │ + stmia r2!, {r2, r4, r6} │ │ │ │ lsls r1, r2, #1 │ │ │ │ - stmia r0!, {r1, r2, r3, r4, r5} │ │ │ │ + stmia r0!, {r1, r2, r6} │ │ │ │ lsls r1, r2, #1 │ │ │ │ - subs r0, #42 @ 0x2a │ │ │ │ + subs r0, #50 @ 0x32 │ │ │ │ lsls r7, r1, #1 │ │ │ │ - stmia r0!, {r5} │ │ │ │ + stmia r0!, {r3, r5} │ │ │ │ lsls r1, r2, #1 │ │ │ │ - subs r0, #10 │ │ │ │ + subs r0, #18 │ │ │ │ lsls r7, r1, #1 │ │ │ │ - stmia r2!, {r1, r2, r3, r6} │ │ │ │ + stmia r2!, {r1, r2, r4, r6} │ │ │ │ lsls r1, r2, #1 │ │ │ │ - stmia r2!, {r2, r4, r5, r6} │ │ │ │ + stmia r2!, {r2, r3, r4, r5, r6} │ │ │ │ lsls r1, r2, #1 │ │ │ │ - itte le │ │ │ │ - lslle r1, r2, #1 │ │ │ │ - addle r7, #198 @ 0xc6 │ │ │ │ - lslgt r7, r1, #1 │ │ │ │ - stmia r2!, {r1, r2, r3, r4, r6} │ │ │ │ + ittt al │ │ │ │ + lslal r1, r2, #1 │ │ │ │ + addal r7, #206 @ 0xce │ │ │ │ + lslal r7, r1, #1 │ │ │ │ + stmia r2!, {r1, r2, r5, r6} │ │ │ │ lsls r1, r2, #1 │ │ │ │ - stmia r2!, {r2, r3, r4, r7} │ │ │ │ + stmia r2!, {r2, r5, r7} │ │ │ │ lsls r1, r2, #1 │ │ │ │ - itee ls │ │ │ │ + itte ls │ │ │ │ lslls r1, r2, #1 │ │ │ │ - addhi r7, #126 @ 0x7e │ │ │ │ + addls r7, #134 @ 0x86 │ │ │ │ lslhi r7, r1, #1 │ │ │ │ - stmia r2!, {r1, r4, r6, r7} │ │ │ │ + stmia r2!, {r1, r3, r4, r6, r7} │ │ │ │ lsls r1, r2, #1 │ │ │ │ - stmia r2!, {r1, r2, r3, r4, r5, r6} │ │ │ │ + stmia r2!, {r1, r2, r7} │ │ │ │ lsls r1, r2, #1 │ │ │ │ - ite mi │ │ │ │ - lslmi r1, r2, #1 │ │ │ │ - addpl r7, #56 @ 0x38 │ │ │ │ + ite pl │ │ │ │ + lslpl r1, r2, #1 │ │ │ │ + addmi r7, #64 @ 0x40 │ │ │ │ lsls r7, r1, #1 │ │ │ │ - stmia r2!, {r3, r4, r5, r6, r7} │ │ │ │ + stmia r3!, {} │ │ │ │ lsls r1, r2, #1 │ │ │ │ - stmia r2!, {r1, r2, r5, r7} │ │ │ │ + stmia r2!, {r1, r2, r3, r5, r7} │ │ │ │ lsls r1, r2, #1 │ │ │ │ - itt eq │ │ │ │ + ite eq │ │ │ │ lsleq r1, r2, #1 │ │ │ │ - addeq r6, #240 @ 0xf0 │ │ │ │ + addne r6, #248 @ 0xf8 │ │ │ │ lsls r7, r1, #1 │ │ │ │ - stmia r3!, {r2, r3, r4, r6} │ │ │ │ + stmia r3!, {r2, r5, r6} │ │ │ │ lsls r1, r2, #1 │ │ │ │ - stmia r3!, {r1, r3, r4, r5} │ │ │ │ + stmia r3!, {r1, r6} │ │ │ │ lsls r1, r2, #1 │ │ │ │ - stmia r2!, {r1, r2, r3, r6, r7} │ │ │ │ + stmia r2!, {r1, r2, r4, r6, r7} │ │ │ │ lsls r1, r2, #1 │ │ │ │ - bkpt 0x00be │ │ │ │ + bkpt 0x00c6 │ │ │ │ lsls r1, r2, #1 │ │ │ │ - adds r6, #170 @ 0xaa │ │ │ │ + adds r6, #178 @ 0xb2 │ │ │ │ lsls r7, r1, #1 │ │ │ │ - stmia r3!, {r2, r3, r4} │ │ │ │ + stmia r3!, {r2, r5} │ │ │ │ lsls r1, r2, #1 │ │ │ │ - stmia r3!, {r1, r7} │ │ │ │ + stmia r3!, {r1, r3, r7} │ │ │ │ lsls r1, r2, #1 │ │ │ │ - bkpt 0x007a │ │ │ │ + bkpt 0x0082 │ │ │ │ lsls r1, r2, #1 │ │ │ │ - adds r6, #102 @ 0x66 │ │ │ │ + adds r6, #110 @ 0x6e │ │ │ │ lsls r7, r1, #1 │ │ │ │ - stmia r3!, {r1, r2, r5, r6} │ │ │ │ + stmia r3!, {r1, r2, r3, r5, r6} │ │ │ │ lsls r1, r2, #1 │ │ │ │ - stmia r3!, {r2, r3, r4, r5, r7} │ │ │ │ + stmia r3!, {r2, r6, r7} │ │ │ │ lsls r1, r2, #1 │ │ │ │ - bkpt 0x0034 │ │ │ │ + bkpt 0x003c │ │ │ │ lsls r1, r2, #1 │ │ │ │ - adds r6, #32 │ │ │ │ + adds r6, #40 @ 0x28 │ │ │ │ lsls r7, r1, #1 │ │ │ │ push {r4, lr} │ │ │ │ mov.w ip, #4096 @ 0x1000 │ │ │ │ sub.w ip, sp, ip │ │ │ │ str.w r0, [ip, #4080] @ 0xff0 │ │ │ │ sub sp, #8 │ │ │ │ mov r4, r0 │ │ │ │ @@ -819028,17 +819028,17 @@ │ │ │ │ add r0, pc │ │ │ │ bl 17e10 │ │ │ │ ldr r3, [sp, #4] │ │ │ │ mov r0, r3 │ │ │ │ add sp, #8 │ │ │ │ pop {r4, pc} │ │ │ │ nop │ │ │ │ - pop {r3, r6, r7} │ │ │ │ + pop {r4, r6, r7} │ │ │ │ lsls r1, r2, #1 │ │ │ │ - adds r4, #180 @ 0xb4 │ │ │ │ + adds r4, #188 @ 0xbc │ │ │ │ lsls r7, r1, #1 │ │ │ │ push {r3, lr} │ │ │ │ mov.w ip, #4096 @ 0x1000 │ │ │ │ sub.w ip, sp, ip │ │ │ │ str.w r0, [ip, #4088] @ 0xff8 │ │ │ │ mov r0, r1 │ │ │ │ bl 4ef814 │ │ │ │ @@ -819094,15 +819094,15 @@ │ │ │ │ pop {r4, r5, pc} │ │ │ │ blx 1172c <__stack_chk_fail@plt> │ │ │ │ nop │ │ │ │ stmia r0!, {r1, r2, r3, r5, r6} │ │ │ │ lsls r2, r3, #1 │ │ │ │ asrs r0, r7, #6 │ │ │ │ movs r0, r0 │ │ │ │ - stmia r1!, {r1, r6, r7} │ │ │ │ + stmia r1!, {r1, r3, r6, r7} │ │ │ │ lsls r1, r2, #1 │ │ │ │ stmia r0!, {r2, r4, r5} │ │ │ │ lsls r2, r3, #1 │ │ │ │ push {r4, r5, lr} │ │ │ │ mov.w ip, #4096 @ 0x1000 │ │ │ │ vpush {d8} │ │ │ │ sub.w ip, sp, ip │ │ │ │ @@ -819494,47 +819494,47 @@ │ │ │ │ blx 1172c <__stack_chk_fail@plt> │ │ │ │ nop.w │ │ │ │ ... │ │ │ │ bkpt 0x00dc │ │ │ │ lsls r2, r3, #1 │ │ │ │ asrs r0, r7, #6 │ │ │ │ movs r0, r0 │ │ │ │ - stmia r0!, {r2, r6} │ │ │ │ + stmia r0!, {r2, r3, r6} │ │ │ │ lsls r1, r2, #1 │ │ │ │ - ittt vc │ │ │ │ - lslvc r1, r2, #1 │ │ │ │ - addvc r1, #170 @ 0xaa │ │ │ │ - lslvc r7, r1, #1 │ │ │ │ + itte hi │ │ │ │ + lslhi r1, r2, #1 │ │ │ │ + addhi r1, #178 @ 0xb2 │ │ │ │ + lslls r7, r1, #1 │ │ │ │ pop {r3, r4, r5, r7, pc} │ │ │ │ lsls r2, r3, #1 │ │ │ │ - it ne │ │ │ │ - lslne r1, r2, #1 │ │ │ │ - adds r1, #68 @ 0x44 │ │ │ │ + wfe │ │ │ │ + lsls r1, r2, #1 │ │ │ │ + adds r1, #76 @ 0x4c │ │ │ │ lsls r7, r1, #1 │ │ │ │ - bkpt 0x0054 │ │ │ │ + bkpt 0x005c │ │ │ │ lsls r1, r2, #1 │ │ │ │ - pop {r1, r3, r4, r6, r7, pc} │ │ │ │ + pop {r1, r5, r6, r7, pc} │ │ │ │ lsls r1, r2, #1 │ │ │ │ - adds r0, #6 │ │ │ │ + adds r0, #14 │ │ │ │ lsls r7, r1, #1 │ │ │ │ - pop {r2, r3, r5, r7, pc} │ │ │ │ + pop {r2, r4, r5, r7, pc} │ │ │ │ lsls r1, r2, #1 │ │ │ │ - cmp r7, #216 @ 0xd8 │ │ │ │ + cmp r7, #224 @ 0xe0 │ │ │ │ lsls r7, r1, #1 │ │ │ │ - pop {r1, r7, pc} │ │ │ │ + pop {r1, r3, r7, pc} │ │ │ │ lsls r1, r2, #1 │ │ │ │ - cmp r7, #174 @ 0xae │ │ │ │ + cmp r7, #182 @ 0xb6 │ │ │ │ lsls r7, r1, #1 │ │ │ │ - pop {r3, r5, r6, pc} │ │ │ │ + pop {r4, r5, r6, pc} │ │ │ │ lsls r1, r2, #1 │ │ │ │ - cmp r7, #148 @ 0x94 │ │ │ │ + cmp r7, #156 @ 0x9c │ │ │ │ lsls r7, r1, #1 │ │ │ │ - pop {r6, pc} │ │ │ │ + pop {r3, r6, pc} │ │ │ │ lsls r1, r2, #1 │ │ │ │ - cmp r7, #108 @ 0x6c │ │ │ │ + cmp r7, #116 @ 0x74 │ │ │ │ lsls r7, r1, #1 │ │ │ │ ldr r3, [r2, #4] │ │ │ │ push {r4} │ │ │ │ ldr r4, [r1, #4] │ │ │ │ cmp r4, r3 │ │ │ │ bne.n 2f2efe >::_M_default_append(unsigned int)@@Base+0x7033a> │ │ │ │ ldr r3, [r2, #8] │ │ │ │ @@ -820540,15 +820540,15 @@ │ │ │ │ ands r0, r0 │ │ │ │ lsls r7, r1 │ │ │ │ ... │ │ │ │ cbz r4, 2f3b18 >::_M_default_append(unsigned int)@@Base+0x70f54> │ │ │ │ lsls r2, r3, #1 │ │ │ │ asrs r0, r7, #6 │ │ │ │ movs r0, r0 │ │ │ │ - push {r1, r4, r5} │ │ │ │ + push {r1, r3, r4, r5} │ │ │ │ lsls r1, r2, #1 │ │ │ │ mov.w fp, r1, lsl #2 │ │ │ │ add.w r7, r9, r1, lsl #3 │ │ │ │ add.w r1, r1, #1 │ │ │ │ bge.w 2f4156 >::_M_default_append(unsigned int)@@Base+0x71592> │ │ │ │ str.w r0, [sl, fp] │ │ │ │ ldr r0, [sp, #24] │ │ │ │ @@ -821623,43 +821623,43 @@ │ │ │ │ bl 17e10 │ │ │ │ b.n 2f4702 >::_M_default_append(unsigned int)@@Base+0x71b3e> │ │ │ │ ldr r4, [sp, #96] @ 0x60 │ │ │ │ vmov.f64 d10, d13 │ │ │ │ b.w 2f3a3e >::_M_default_append(unsigned int)@@Base+0x70e7a> │ │ │ │ blx 1172c <__stack_chk_fail@plt> │ │ │ │ nop │ │ │ │ - add r7, pc, #712 @ (adr r7, 2f4a4c >::_M_default_append(unsigned int)@@Base+0x71e88>) │ │ │ │ + add r7, pc, #744 @ (adr r7, 2f4a6c >::_M_default_append(unsigned int)@@Base+0x71ea8>) │ │ │ │ lsls r1, r2, #1 │ │ │ │ add r5, pc, #840 @ (adr r5, 2f4ad0 >::_M_default_append(unsigned int)@@Base+0x71f0c>) │ │ │ │ lsls r2, r3, #1 │ │ │ │ asrs r0, r7, #6 │ │ │ │ movs r0, r0 │ │ │ │ - add r5, pc, #960 @ (adr r5, 2f4b50 >::_M_default_append(unsigned int)@@Base+0x71f8c>) │ │ │ │ + add r5, pc, #992 @ (adr r5, 2f4b70 >::_M_default_append(unsigned int)@@Base+0x71fac>) │ │ │ │ lsls r1, r2, #1 │ │ │ │ - adds r4, r3, r0 │ │ │ │ + adds r4, r4, r0 │ │ │ │ lsls r7, r1, #1 │ │ │ │ - add r4, pc, #824 @ (adr r4, 2f4ad0 >::_M_default_append(unsigned int)@@Base+0x71f0c>) │ │ │ │ + add r4, pc, #856 @ (adr r4, 2f4af0 >::_M_default_append(unsigned int)@@Base+0x71f2c>) │ │ │ │ lsls r1, r2, #1 │ │ │ │ - asrs r0, r7, #27 │ │ │ │ + asrs r0, r0, #28 │ │ │ │ lsls r7, r1, #1 │ │ │ │ - add r4, pc, #704 @ (adr r4, 2f4a60 >::_M_default_append(unsigned int)@@Base+0x71e9c>) │ │ │ │ + add r4, pc, #736 @ (adr r4, 2f4a80 >::_M_default_append(unsigned int)@@Base+0x71ebc>) │ │ │ │ lsls r1, r2, #1 │ │ │ │ - asrs r2, r3, #27 │ │ │ │ + asrs r2, r4, #27 │ │ │ │ lsls r7, r1, #1 │ │ │ │ - add r4, pc, #600 @ (adr r4, 2f4a00 >::_M_default_append(unsigned int)@@Base+0x71e3c>) │ │ │ │ + add r4, pc, #632 @ (adr r4, 2f4a20 >::_M_default_append(unsigned int)@@Base+0x71e5c>) │ │ │ │ lsls r1, r2, #1 │ │ │ │ - asrs r0, r0, #27 │ │ │ │ + asrs r0, r1, #27 │ │ │ │ lsls r7, r1, #1 │ │ │ │ - add r4, pc, #496 @ (adr r4, 2f49a0 >::_M_default_append(unsigned int)@@Base+0x71ddc>) │ │ │ │ + add r4, pc, #528 @ (adr r4, 2f49c0 >::_M_default_append(unsigned int)@@Base+0x71dfc>) │ │ │ │ lsls r1, r2, #1 │ │ │ │ - asrs r6, r4, #26 │ │ │ │ + asrs r6, r5, #26 │ │ │ │ lsls r7, r1, #1 │ │ │ │ - add r4, pc, #392 @ (adr r4, 2f4940 >::_M_default_append(unsigned int)@@Base+0x71d7c>) │ │ │ │ + add r4, pc, #424 @ (adr r4, 2f4960 >::_M_default_append(unsigned int)@@Base+0x71d9c>) │ │ │ │ lsls r1, r2, #1 │ │ │ │ - asrs r4, r1, #26 │ │ │ │ + asrs r4, r2, #26 │ │ │ │ lsls r7, r1, #1 │ │ │ │ stmdb sp!, {r4, r5, r6, r7, r8, r9, sl, fp, lr} │ │ │ │ mov.w ip, #4096 @ 0x1000 │ │ │ │ vpush {d8} │ │ │ │ sub.w ip, sp, ip │ │ │ │ str.w r0, [ip, #3832] @ 0xef8 │ │ │ │ ldr.w r2, [pc, #2888] @ 2f531c >::_M_default_append(unsigned int)@@Base+0x72758> │ │ │ │ @@ -822776,81 +822776,81 @@ │ │ │ │ lsls r2, r3, #1 │ │ │ │ asrs r0, r7, #6 │ │ │ │ movs r0, r0 │ │ │ │ add r2, pc, #40 @ (adr r2, 2f5350 >::_M_default_append(unsigned int)@@Base+0x7278c>) │ │ │ │ lsls r2, r3, #1 │ │ │ │ add r1, pc, #952 @ (adr r1, 2f56e4 >::_M_default_append(unsigned int)@@Base+0x72b20>) │ │ │ │ lsls r2, r3, #1 │ │ │ │ - add r2, pc, #616 @ (adr r2, 2f5598 >::_M_default_append(unsigned int)@@Base+0x729d4>) │ │ │ │ + add r2, pc, #648 @ (adr r2, 2f55b8 >::_M_default_append(unsigned int)@@Base+0x729f4>) │ │ │ │ lsls r1, r2, #1 │ │ │ │ lsrs r4, r4, #25 │ │ │ │ movs r0, r0 │ │ │ │ b.n 2f53fa >::_M_default_append(unsigned int)@@Base+0x72836> │ │ │ │ vsli.32 d30, d31, #31 │ │ │ │ - @ instruction: 0xffffa168 │ │ │ │ + vsra.u32 q13, q8, #1 │ │ │ │ lsls r1, r2, #1 │ │ │ │ - asrs r2, r2, #14 │ │ │ │ + asrs r2, r3, #14 │ │ │ │ lsls r7, r1, #1 │ │ │ │ - ldr r7, [sp, #232] @ 0xe8 │ │ │ │ + ldr r7, [sp, #264] @ 0x108 │ │ │ │ lsls r1, r2, #1 │ │ │ │ - ldr r6, [sp, #584] @ 0x248 │ │ │ │ + ldr r6, [sp, #616] @ 0x268 │ │ │ │ lsls r1, r2, #1 │ │ │ │ - ldr r5, [sp, #480] @ 0x1e0 │ │ │ │ + ldr r5, [sp, #512] @ 0x200 │ │ │ │ lsls r1, r2, #1 │ │ │ │ - ldr r4, [sp, #920] @ 0x398 │ │ │ │ + ldr r4, [sp, #952] @ 0x3b8 │ │ │ │ lsls r1, r2, #1 │ │ │ │ - ldr r4, [sp, #464] @ 0x1d0 │ │ │ │ + ldr r4, [sp, #496] @ 0x1f0 │ │ │ │ lsls r1, r2, #1 │ │ │ │ - lsrs r6, r3, #26 │ │ │ │ + lsrs r6, r4, #26 │ │ │ │ lsls r7, r1, #1 │ │ │ │ - ldr r4, [sp, #336] @ 0x150 │ │ │ │ + ldr r4, [sp, #368] @ 0x170 │ │ │ │ lsls r1, r2, #1 │ │ │ │ - lsrs r0, r0, #26 │ │ │ │ + lsrs r0, r1, #26 │ │ │ │ lsls r7, r1, #1 │ │ │ │ - ldr r3, [sp, #408] @ 0x198 │ │ │ │ + ldr r3, [sp, #440] @ 0x1b8 │ │ │ │ lsls r1, r2, #1 │ │ │ │ - lsrs r2, r2, #22 │ │ │ │ + lsrs r2, r3, #22 │ │ │ │ lsls r7, r1, #1 │ │ │ │ - ldr r3, [sp, #280] @ 0x118 │ │ │ │ + ldr r3, [sp, #312] @ 0x138 │ │ │ │ lsls r1, r2, #1 │ │ │ │ - lsrs r2, r6, #21 │ │ │ │ + lsrs r2, r7, #21 │ │ │ │ lsls r7, r1, #1 │ │ │ │ - ldr r3, [sp, #152] @ 0x98 │ │ │ │ + ldr r3, [sp, #184] @ 0xb8 │ │ │ │ lsls r1, r2, #1 │ │ │ │ - lsrs r2, r2, #21 │ │ │ │ + lsrs r2, r3, #21 │ │ │ │ lsls r7, r1, #1 │ │ │ │ - ldr r1, [sp, #600] @ 0x258 │ │ │ │ + ldr r1, [sp, #632] @ 0x278 │ │ │ │ lsls r1, r2, #1 │ │ │ │ - lsrs r0, r0, #15 │ │ │ │ + lsrs r0, r1, #15 │ │ │ │ lsls r7, r1, #1 │ │ │ │ - ldr r1, [sp, #448] @ 0x1c0 │ │ │ │ + ldr r1, [sp, #480] @ 0x1e0 │ │ │ │ lsls r1, r2, #1 │ │ │ │ - lsrs r2, r3, #14 │ │ │ │ + lsrs r2, r4, #14 │ │ │ │ lsls r7, r1, #1 │ │ │ │ - ldr r1, [sp, #336] @ 0x150 │ │ │ │ + ldr r1, [sp, #368] @ 0x170 │ │ │ │ lsls r1, r2, #1 │ │ │ │ - lsrs r6, r7, #13 │ │ │ │ + lsrs r6, r0, #14 │ │ │ │ lsls r7, r1, #1 │ │ │ │ - ldr r1, [sp, #224] @ 0xe0 │ │ │ │ + ldr r1, [sp, #256] @ 0x100 │ │ │ │ lsls r1, r2, #1 │ │ │ │ - lsrs r2, r4, #13 │ │ │ │ + lsrs r2, r5, #13 │ │ │ │ lsls r7, r1, #1 │ │ │ │ - ldr r1, [sp, #112] @ 0x70 │ │ │ │ + ldr r1, [sp, #144] @ 0x90 │ │ │ │ lsls r1, r2, #1 │ │ │ │ - lsrs r6, r0, #13 │ │ │ │ + lsrs r6, r1, #13 │ │ │ │ lsls r7, r1, #1 │ │ │ │ - ldr r0, [sp, #736] @ 0x2e0 │ │ │ │ + ldr r0, [sp, #768] @ 0x300 │ │ │ │ lsls r1, r2, #1 │ │ │ │ - ldr r0, [sp, #840] @ 0x348 │ │ │ │ + ldr r0, [sp, #872] @ 0x368 │ │ │ │ lsls r1, r2, #1 │ │ │ │ - lsrs r4, r7, #11 │ │ │ │ + lsrs r4, r0, #12 │ │ │ │ lsls r7, r1, #1 │ │ │ │ - ldr r0, [sp, #728] @ 0x2d8 │ │ │ │ + ldr r0, [sp, #760] @ 0x2f8 │ │ │ │ lsls r1, r2, #1 │ │ │ │ - lsrs r0, r4, #11 │ │ │ │ + lsrs r0, r5, #11 │ │ │ │ lsls r7, r1, #1 │ │ │ │ ldr r0, [pc, #452] @ (2f5580 >::_M_default_append(unsigned int)@@Base+0x729bc>) │ │ │ │ mov r1, r5 │ │ │ │ add r0, pc │ │ │ │ adds r0, #12 │ │ │ │ bl 17c90 │ │ │ │ ldr r0, [pc, #444] @ (2f5584 >::_M_default_append(unsigned int)@@Base+0x729c0>) │ │ │ │ @@ -823015,31 +823015,31 @@ │ │ │ │ bl 17c90 │ │ │ │ ldr r0, [pc, #44] @ (2f55a0 >::_M_default_append(unsigned int)@@Base+0x729dc>) │ │ │ │ mov.w r1, #4294967295 @ 0xffffffff │ │ │ │ add r0, pc │ │ │ │ bl 17e10 │ │ │ │ b.n 2f523a >::_M_default_append(unsigned int)@@Base+0x72676> │ │ │ │ nop │ │ │ │ - ldr r0, [sp, #0] │ │ │ │ + ldr r0, [sp, #32] │ │ │ │ lsls r1, r2, #1 │ │ │ │ - lsrs r2, r5, #8 │ │ │ │ + lsrs r2, r6, #8 │ │ │ │ lsls r7, r1, #1 │ │ │ │ - str r6, [sp, #816] @ 0x330 │ │ │ │ + str r6, [sp, #848] @ 0x350 │ │ │ │ lsls r1, r2, #1 │ │ │ │ - lsrs r0, r7, #3 │ │ │ │ + lsrs r0, r0, #4 │ │ │ │ lsls r7, r1, #1 │ │ │ │ - str r6, [sp, #688] @ 0x2b0 │ │ │ │ + str r6, [sp, #720] @ 0x2d0 │ │ │ │ lsls r1, r2, #1 │ │ │ │ - lsrs r0, r3, #3 │ │ │ │ + lsrs r0, r4, #3 │ │ │ │ lsls r7, r1, #1 │ │ │ │ - str r6, [sp, #768] @ 0x300 │ │ │ │ + str r6, [sp, #800] @ 0x320 │ │ │ │ lsls r1, r2, #1 │ │ │ │ - str r6, [sp, #336] @ 0x150 │ │ │ │ + str r6, [sp, #368] @ 0x170 │ │ │ │ lsls r1, r2, #1 │ │ │ │ - lsrs r6, r7, #1 │ │ │ │ + lsrs r6, r0, #2 │ │ │ │ lsls r7, r1, #1 │ │ │ │ push {r4, r5, r6, r7, lr} │ │ │ │ mov.w ip, #4096 @ 0x1000 │ │ │ │ sub.w ip, sp, ip │ │ │ │ str.w r0, [ip, #4040] @ 0xfc8 │ │ │ │ ldr r2, [pc, #1012] @ (2f59a8 >::_M_default_append(unsigned int)@@Base+0x72de4>) │ │ │ │ sub sp, #36 @ 0x24 │ │ │ │ @@ -823428,126 +823428,126 @@ │ │ │ │ ... │ │ │ │ movs r0, r0 │ │ │ │ eors r1, r3 │ │ │ │ str r4, [sp, #328] @ 0x148 │ │ │ │ lsls r2, r3, #1 │ │ │ │ asrs r0, r7, #6 │ │ │ │ movs r0, r0 │ │ │ │ - str r5, [sp, #712] @ 0x2c8 │ │ │ │ + str r5, [sp, #744] @ 0x2e8 │ │ │ │ lsls r1, r2, #1 │ │ │ │ bl 4c99b6 │ │ │ │ - str r6, [sp, #192] @ 0xc0 │ │ │ │ + str r6, [sp, #224] @ 0xe0 │ │ │ │ lsls r1, r2, #1 │ │ │ │ - str r0, [sp, #664] @ 0x298 │ │ │ │ + str r0, [sp, #696] @ 0x2b8 │ │ │ │ lsls r1, r2, #1 │ │ │ │ lsls r5, r7, #17 │ │ │ │ movs r0, r0 │ │ │ │ - str r5, [sp, #584] @ 0x248 │ │ │ │ + str r5, [sp, #616] @ 0x268 │ │ │ │ lsls r1, r2, #1 │ │ │ │ - lsls r6, r7, #30 │ │ │ │ + lsls r6, r0, #31 │ │ │ │ lsls r7, r1, #1 │ │ │ │ str r3, [sp, #816] @ 0x330 │ │ │ │ lsls r2, r3, #1 │ │ │ │ - str r5, [sp, #376] @ 0x178 │ │ │ │ + str r5, [sp, #408] @ 0x198 │ │ │ │ lsls r1, r2, #1 │ │ │ │ - lsls r2, r1, #30 │ │ │ │ + lsls r2, r2, #30 │ │ │ │ lsls r7, r1, #1 │ │ │ │ bcc.n 2f59f6 >::_M_default_append(unsigned int)@@Base+0x72e32> │ │ │ │ vmlal.u , d31, d11[0] │ │ │ │ - vabal.u , d15, d16 │ │ │ │ + vabal.u , d15, d24 │ │ │ │ lsls r1, r2, #1 │ │ │ │ - lsls r4, r1, #29 │ │ │ │ + lsls r4, r2, #29 │ │ │ │ lsls r7, r1, #1 │ │ │ │ - str r5, [sp, #24] │ │ │ │ + str r5, [sp, #56] @ 0x38 │ │ │ │ lsls r1, r2, #1 │ │ │ │ - lsls r2, r6, #28 │ │ │ │ + lsls r2, r7, #28 │ │ │ │ lsls r7, r1, #1 │ │ │ │ - str r5, [sp, #392] @ 0x188 │ │ │ │ + str r5, [sp, #424] @ 0x1a8 │ │ │ │ lsls r1, r2, #1 │ │ │ │ - str r5, [sp, #592] @ 0x250 │ │ │ │ + str r5, [sp, #624] @ 0x270 │ │ │ │ lsls r1, r2, #1 │ │ │ │ - str r0, [sp, #584] @ 0x248 │ │ │ │ + str r0, [sp, #616] @ 0x268 │ │ │ │ lsls r1, r2, #1 │ │ │ │ - str r5, [sp, #592] @ 0x250 │ │ │ │ + str r5, [sp, #624] @ 0x270 │ │ │ │ lsls r1, r2, #1 │ │ │ │ - str r4, [sp, #672] @ 0x2a0 │ │ │ │ + str r4, [sp, #704] @ 0x2c0 │ │ │ │ lsls r1, r2, #1 │ │ │ │ - lsls r4, r2, #27 │ │ │ │ + lsls r4, r3, #27 │ │ │ │ lsls r7, r1, #1 │ │ │ │ - str r4, [sp, #568] @ 0x238 │ │ │ │ + str r4, [sp, #600] @ 0x258 │ │ │ │ lsls r1, r2, #1 │ │ │ │ - lsls r2, r7, #26 │ │ │ │ + lsls r2, r0, #27 │ │ │ │ lsls r7, r1, #1 │ │ │ │ - str r5, [sp, #448] @ 0x1c0 │ │ │ │ + str r5, [sp, #480] @ 0x1e0 │ │ │ │ lsls r1, r2, #1 │ │ │ │ - str r5, [sp, #792] @ 0x318 │ │ │ │ + str r5, [sp, #824] @ 0x338 │ │ │ │ lsls r1, r2, #1 │ │ │ │ - str r4, [sp, #328] @ 0x148 │ │ │ │ + str r4, [sp, #360] @ 0x168 │ │ │ │ lsls r1, r2, #1 │ │ │ │ - lsls r6, r7, #25 │ │ │ │ + lsls r6, r0, #26 │ │ │ │ lsls r7, r1, #1 │ │ │ │ - str r5, [sp, #712] @ 0x2c8 │ │ │ │ + str r5, [sp, #744] @ 0x2e8 │ │ │ │ lsls r1, r2, #1 │ │ │ │ - str r0, [sp, #360] @ 0x168 │ │ │ │ + str r0, [sp, #392] @ 0x188 │ │ │ │ lsls r1, r2, #1 │ │ │ │ - str r4, [sp, #56] @ 0x38 │ │ │ │ + str r4, [sp, #88] @ 0x58 │ │ │ │ lsls r1, r2, #1 │ │ │ │ - lsls r2, r7, #24 │ │ │ │ + lsls r2, r0, #25 │ │ │ │ lsls r7, r1, #1 │ │ │ │ - str r3, [sp, #960] @ 0x3c0 │ │ │ │ + str r3, [sp, #992] @ 0x3e0 │ │ │ │ lsls r1, r2, #1 │ │ │ │ - lsls r2, r3, #24 │ │ │ │ + lsls r2, r4, #24 │ │ │ │ lsls r7, r1, #1 │ │ │ │ - str r0, [sp, #368] @ 0x170 │ │ │ │ + str r0, [sp, #400] @ 0x190 │ │ │ │ lsls r1, r2, #1 │ │ │ │ - str r5, [sp, #448] @ 0x1c0 │ │ │ │ + str r5, [sp, #480] @ 0x1e0 │ │ │ │ lsls r1, r2, #1 │ │ │ │ - str r3, [sp, #672] @ 0x2a0 │ │ │ │ + str r3, [sp, #704] @ 0x2c0 │ │ │ │ lsls r1, r2, #1 │ │ │ │ - lsls r4, r2, #23 │ │ │ │ + lsls r4, r3, #23 │ │ │ │ lsls r7, r1, #1 │ │ │ │ - str r0, [sp, #456] @ 0x1c8 │ │ │ │ + str r0, [sp, #488] @ 0x1e8 │ │ │ │ lsls r1, r2, #1 │ │ │ │ - str r5, [sp, #352] @ 0x160 │ │ │ │ + str r5, [sp, #384] @ 0x180 │ │ │ │ lsls r1, r2, #1 │ │ │ │ - str r3, [sp, #376] @ 0x178 │ │ │ │ + str r3, [sp, #408] @ 0x198 │ │ │ │ lsls r1, r2, #1 │ │ │ │ - lsls r2, r1, #22 │ │ │ │ + lsls r2, r2, #22 │ │ │ │ lsls r7, r1, #1 │ │ │ │ - str r5, [sp, #512] @ 0x200 │ │ │ │ + str r5, [sp, #544] @ 0x220 │ │ │ │ lsls r1, r2, #1 │ │ │ │ - str r5, [sp, #184] @ 0xb8 │ │ │ │ + str r5, [sp, #216] @ 0xd8 │ │ │ │ lsls r1, r2, #1 │ │ │ │ - str r3, [sp, #88] @ 0x58 │ │ │ │ + str r3, [sp, #120] @ 0x78 │ │ │ │ lsls r1, r2, #1 │ │ │ │ - lsls r2, r0, #21 │ │ │ │ + lsls r2, r1, #21 │ │ │ │ lsls r7, r1, #1 │ │ │ │ - str r5, [sp, #800] @ 0x320 │ │ │ │ + str r5, [sp, #832] @ 0x340 │ │ │ │ lsls r1, r2, #1 │ │ │ │ - str r5, [sp, #408] @ 0x198 │ │ │ │ + str r5, [sp, #440] @ 0x1b8 │ │ │ │ lsls r1, r2, #1 │ │ │ │ - str r2, [sp, #840] @ 0x348 │ │ │ │ + str r2, [sp, #872] @ 0x368 │ │ │ │ lsls r1, r2, #1 │ │ │ │ - lsls r6, r7, #19 │ │ │ │ + lsls r6, r0, #20 │ │ │ │ lsls r7, r1, #1 │ │ │ │ - str r1, [sp, #432] @ 0x1b0 │ │ │ │ + str r1, [sp, #464] @ 0x1d0 │ │ │ │ lsls r1, r2, #1 │ │ │ │ - str r5, [sp, #696] @ 0x2b8 │ │ │ │ + str r5, [sp, #728] @ 0x2d8 │ │ │ │ lsls r1, r2, #1 │ │ │ │ - str r2, [sp, #552] @ 0x228 │ │ │ │ + str r2, [sp, #584] @ 0x248 │ │ │ │ lsls r1, r2, #1 │ │ │ │ - lsls r6, r6, #18 │ │ │ │ + lsls r6, r7, #18 │ │ │ │ lsls r7, r1, #1 │ │ │ │ - str r1, [sp, #728] @ 0x2d8 │ │ │ │ + str r1, [sp, #760] @ 0x2f8 │ │ │ │ lsls r1, r2, #1 │ │ │ │ - str r5, [sp, #576] @ 0x240 │ │ │ │ + str r5, [sp, #608] @ 0x260 │ │ │ │ lsls r1, r2, #1 │ │ │ │ - str r2, [sp, #272] @ 0x110 │ │ │ │ + str r2, [sp, #304] @ 0x130 │ │ │ │ lsls r1, r2, #1 │ │ │ │ - lsls r0, r6, #17 │ │ │ │ + lsls r0, r7, #17 │ │ │ │ lsls r7, r1, #1 │ │ │ │ push {r4, lr} │ │ │ │ mov.w ip, #4096 @ 0x1000 │ │ │ │ sub.w ip, sp, ip │ │ │ │ str.w r0, [ip, #4080] @ 0xff0 │ │ │ │ sub sp, #8 │ │ │ │ mov r4, r0 │ │ │ │ @@ -823575,17 +823575,17 @@ │ │ │ │ add r0, pc │ │ │ │ bl 17e10 │ │ │ │ ldr r3, [sp, #4] │ │ │ │ mov r0, r3 │ │ │ │ add sp, #8 │ │ │ │ pop {r4, pc} │ │ │ │ nop │ │ │ │ - str r0, [sp, #944] @ 0x3b0 │ │ │ │ + str r0, [sp, #976] @ 0x3d0 │ │ │ │ lsls r1, r2, #1 │ │ │ │ - lsls r0, r3, #12 │ │ │ │ + lsls r0, r4, #12 │ │ │ │ lsls r7, r1, #1 │ │ │ │ movs r0, r0 │ │ │ │ movs r0, r0 │ │ │ │ stmdb sp!, {r4, r5, r6, r7, r8, r9, sl, fp, lr} │ │ │ │ mov.w ip, #4096 @ 0x1000 │ │ │ │ vpush {d8-d9} │ │ │ │ sub.w ip, sp, ip │ │ │ │ @@ -824117,50 +824117,50 @@ │ │ │ │ ... │ │ │ │ ldrh r6, [r6, #54] @ 0x36 │ │ │ │ lsls r2, r3, #1 │ │ │ │ asrs r0, r7, #6 │ │ │ │ movs r0, r0 │ │ │ │ ldrh r2, [r0, #54] @ 0x36 │ │ │ │ lsls r2, r3, #1 │ │ │ │ - str r3, [sp, #152] @ 0x98 │ │ │ │ + str r3, [sp, #184] @ 0xb8 │ │ │ │ lsls r1, r2, #1 │ │ │ │ - str r0, [sp, #832] @ 0x340 │ │ │ │ + str r0, [sp, #864] @ 0x360 │ │ │ │ lsls r1, r2, #1 │ │ │ │ - str r0, [sp, #608] @ 0x260 │ │ │ │ + str r0, [sp, #640] @ 0x280 │ │ │ │ lsls r1, r2, #1 │ │ │ │ - vhadd.u q8, q2, q7 │ │ │ │ - str r0, [sp, #528] @ 0x210 │ │ │ │ + vhadd.u q8, q6, q7 │ │ │ │ + str r0, [sp, #560] @ 0x230 │ │ │ │ lsls r1, r2, #1 │ │ │ │ - ldrh r6, [r1, #60] @ 0x3c │ │ │ │ + ldrh r6, [r2, #60] @ 0x3c │ │ │ │ lsls r1, r2, #1 │ │ │ │ - cdp2 0, 6, cr0, cr10, cr14, {2} │ │ │ │ - ldrh r6, [r4, #58] @ 0x3a │ │ │ │ + cdp2 0, 7, cr0, cr2, cr14, {2} │ │ │ │ + ldrh r6, [r5, #58] @ 0x3a │ │ │ │ lsls r1, r2, #1 │ │ │ │ - cdp2 0, 4, cr0, cr0, cr14, {2} │ │ │ │ - ldrh r4, [r1, #58] @ 0x3a │ │ │ │ + cdp2 0, 4, cr0, cr8, cr14, {2} │ │ │ │ + ldrh r4, [r2, #58] @ 0x3a │ │ │ │ lsls r1, r2, #1 │ │ │ │ - cdp2 0, 2, cr0, cr6, cr14, {2} │ │ │ │ - ldrh r6, [r5, #56] @ 0x38 │ │ │ │ + cdp2 0, 2, cr0, cr14, cr14, {2} │ │ │ │ + ldrh r6, [r6, #56] @ 0x38 │ │ │ │ lsls r1, r2, #1 │ │ │ │ - cdp2 0, 0, cr0, cr8, cr14, {2} │ │ │ │ - ldrh r4, [r2, #56] @ 0x38 │ │ │ │ + cdp2 0, 1, cr0, cr0, cr14, {2} │ │ │ │ + ldrh r4, [r3, #56] @ 0x38 │ │ │ │ lsls r1, r2, #1 │ │ │ │ - stc2l 0, cr0, [lr, #312]! @ 0x138 │ │ │ │ - ldrh r2, [r6, #54] @ 0x36 │ │ │ │ + ldc2l 0, cr0, [r6, #312]! @ 0x138 │ │ │ │ + ldrh r2, [r7, #54] @ 0x36 │ │ │ │ lsls r1, r2, #1 │ │ │ │ - stc2l 0, cr0, [ip, #312] @ 0x138 │ │ │ │ - ldrh r0, [r3, #54] @ 0x36 │ │ │ │ + ldc2l 0, cr0, [r4, #312] @ 0x138 │ │ │ │ + ldrh r0, [r4, #54] @ 0x36 │ │ │ │ lsls r1, r2, #1 │ │ │ │ - ldc2 0, cr0, [r2, #312]! @ 0x138 │ │ │ │ - ldrh r4, [r7, #52] @ 0x34 │ │ │ │ + ldc2 0, cr0, [sl, #312]! @ 0x138 │ │ │ │ + ldrh r4, [r0, #54] @ 0x36 │ │ │ │ lsls r1, r2, #1 │ │ │ │ - ldc2 0, cr0, [r6, #312] @ 0x138 │ │ │ │ - ldrh r2, [r4, #52] @ 0x34 │ │ │ │ + ldc2 0, cr0, [lr, #312] @ 0x138 │ │ │ │ + ldrh r2, [r5, #52] @ 0x34 │ │ │ │ lsls r1, r2, #1 │ │ │ │ - ldc2l 0, cr0, [ip, #-312]! @ 0xfffffec8 │ │ │ │ + stc2 0, cr0, [r4, #312] @ 0x138 │ │ │ │ str r0, [sp, #32] │ │ │ │ mov.w r1, #440 @ 0x1b8 │ │ │ │ ldr r0, [pc, #732] @ (2f63d4 >::_M_default_append(unsigned int)@@Base+0x73810>) │ │ │ │ add r0, pc │ │ │ │ adds r0, #12 │ │ │ │ bl 17c90 │ │ │ │ ldr r0, [pc, #724] @ (2f63d8 >::_M_default_append(unsigned int)@@Base+0x73814>) │ │ │ │ @@ -824374,17 +824374,17 @@ │ │ │ │ vcmpe.f64 d5, d4 │ │ │ │ vmrs APSR_nzcv, fpscr │ │ │ │ bge.w 2f5cfc >::_M_default_append(unsigned int)@@Base+0x73138> │ │ │ │ vmul.f64 d5, d0, d5 │ │ │ │ vadd.f64 d6, d6, d5 │ │ │ │ vadd.f64 d7, d7, d5 │ │ │ │ b.n 2f5dba >::_M_default_append(unsigned int)@@Base+0x731f6> │ │ │ │ - ldrh r4, [r2, #48] @ 0x30 │ │ │ │ + ldrh r4, [r3, #48] @ 0x30 │ │ │ │ lsls r1, r2, #1 │ │ │ │ - ldc2l 0, cr0, [r0], #312 @ 0x138 │ │ │ │ + ldc2l 0, cr0, [r8], #312 @ 0x138 │ │ │ │ push {r4, r5, lr} │ │ │ │ mov.w ip, #4096 @ 0x1000 │ │ │ │ sub.w ip, sp, ip │ │ │ │ str.w r0, [ip, #4048] @ 0xfd0 │ │ │ │ sub sp, #36 @ 0x24 │ │ │ │ ldr.w ip, [pc, #184] @ 2f64a8 >::_M_default_append(unsigned int)@@Base+0x738e4> │ │ │ │ movs r1, #0 │ │ │ │ @@ -824462,30 +824462,30 @@ │ │ │ │ blx 1172c <__stack_chk_fail@plt> │ │ │ │ nop │ │ │ │ strh r4, [r2, #48] @ 0x30 │ │ │ │ lsls r2, r3, #1 │ │ │ │ bl 1ea4ae │ │ │ │ asrs r0, r7, #6 │ │ │ │ movs r0, r0 │ │ │ │ - ldrh r6, [r6, #24] │ │ │ │ + ldrh r6, [r7, #24] │ │ │ │ lsls r1, r2, #1 │ │ │ │ - movs r5, #116 @ 0x74 │ │ │ │ + movs r5, #124 @ 0x7c │ │ │ │ lsls r7, r1, #1 │ │ │ │ - ldrh r2, [r3, #22] │ │ │ │ + ldrh r2, [r4, #22] │ │ │ │ lsls r1, r2, #1 │ │ │ │ - ldrsh.w r0, [r6, #78] @ 0x4e │ │ │ │ - ldrh r2, [r0, #22] │ │ │ │ + ldrsh.w r0, [lr, #78] @ 0x4e │ │ │ │ + ldrh r2, [r1, #22] │ │ │ │ lsls r1, r2, #1 │ │ │ │ - ldrsb.w r0, [lr, #78] @ 0x4e │ │ │ │ + vld1.8 {d0[2]}, [r6], lr │ │ │ │ strh r4, [r5, #44] @ 0x2c │ │ │ │ lsls r2, r3, #1 │ │ │ │ vmaxnm.f16 , , │ │ │ │ - ldrh r6, [r7, #18] │ │ │ │ + ldrh r6, [r0, #20] │ │ │ │ lsls r1, r2, #1 │ │ │ │ - ldr??.w r0, [sl, lr] │ │ │ │ + vld4.16 {d16-d19}, [r2], lr │ │ │ │ push {r4, r5, lr} │ │ │ │ mov.w ip, #4096 @ 0x1000 │ │ │ │ sub.w ip, sp, ip │ │ │ │ str.w r0, [ip, #4048] @ 0xfd0 │ │ │ │ sub sp, #36 @ 0x24 │ │ │ │ ldr.w ip, [pc, #160] @ 2f6590 >::_M_default_append(unsigned int)@@Base+0x739cc> │ │ │ │ movs r1, #0 │ │ │ │ @@ -824554,27 +824554,27 @@ │ │ │ │ blx 1172c <__stack_chk_fail@plt> │ │ │ │ nop │ │ │ │ strh r4, [r2, #40] @ 0x28 │ │ │ │ lsls r2, r3, #1 │ │ │ │ bl ea596 │ │ │ │ asrs r0, r7, #6 │ │ │ │ movs r0, r0 │ │ │ │ - ldrh r6, [r6, #16] │ │ │ │ + ldrh r6, [r7, #16] │ │ │ │ lsls r1, r2, #1 │ │ │ │ - movs r4, #116 @ 0x74 │ │ │ │ + movs r4, #124 @ 0x7c │ │ │ │ lsls r7, r1, #1 │ │ │ │ - ldrh r2, [r3, #14] │ │ │ │ + ldrh r2, [r4, #14] │ │ │ │ lsls r1, r2, #1 │ │ │ │ - ldrh.w r0, [r6, #78] @ 0x4e │ │ │ │ + ldrh.w r0, [lr, #78] @ 0x4e │ │ │ │ strh r4, [r0, #38] @ 0x26 │ │ │ │ lsls r2, r3, #1 │ │ │ │ mrc2 15, 3, pc, cr5, cr15, {7} │ │ │ │ - ldrh r6, [r2, #12] │ │ │ │ + ldrh r6, [r3, #12] │ │ │ │ lsls r1, r2, #1 │ │ │ │ - ldr??.w r0, [r2, lr] │ │ │ │ + ldr??.w r0, [sl, lr] │ │ │ │ stmdb sp!, {r4, r5, r6, r7, r8, r9, sl, fp, lr} │ │ │ │ mov.w ip, #4096 @ 0x1000 │ │ │ │ vpush {d8-d14} │ │ │ │ sub.w ip, sp, ip │ │ │ │ str.w r0, [ip, #3944] @ 0xf68 │ │ │ │ ldr r1, [pc, #816] @ (2f6904 >::_M_default_append(unsigned int)@@Base+0x73d40>) │ │ │ │ sub sp, #60 @ 0x3c │ │ │ │ @@ -824846,30 +824846,30 @@ │ │ │ │ nop │ │ │ │ strh r4, [r6, #32] │ │ │ │ lsls r2, r3, #1 │ │ │ │ asrs r0, r7, #6 │ │ │ │ movs r0, r0 │ │ │ │ strh r6, [r6, #18] │ │ │ │ lsls r2, r3, #1 │ │ │ │ - ldrh r4, [r0, #0] │ │ │ │ + ldrh r4, [r1, #0] │ │ │ │ lsls r1, r2, #1 │ │ │ │ - @ instruction: 0xf610004e │ │ │ │ - strh r4, [r0, #56] @ 0x38 │ │ │ │ + @ instruction: 0xf618004e │ │ │ │ + strh r4, [r1, #56] @ 0x38 │ │ │ │ lsls r1, r2, #1 │ │ │ │ - strh r0, [r0, #58] @ 0x3a │ │ │ │ + strh r0, [r1, #58] @ 0x3a │ │ │ │ lsls r1, r2, #1 │ │ │ │ - adc.w r0, ip, #13500416 @ 0xce0000 │ │ │ │ - strh r0, [r5, #56] @ 0x38 │ │ │ │ + adcs.w r0, r4, #13500416 @ 0xce0000 │ │ │ │ + strh r0, [r6, #56] @ 0x38 │ │ │ │ lsls r1, r2, #1 │ │ │ │ - @ instruction: 0xf534004e │ │ │ │ - strh r6, [r4, #56] @ 0x38 │ │ │ │ + @ instruction: 0xf53c004e │ │ │ │ + strh r6, [r5, #56] @ 0x38 │ │ │ │ lsls r1, r2, #1 │ │ │ │ - strh r2, [r6, #54] @ 0x36 │ │ │ │ + strh r2, [r7, #54] @ 0x36 │ │ │ │ lsls r1, r2, #1 │ │ │ │ - @ instruction: 0xf4fe004e │ │ │ │ + add.w r0, r6, #13500416 @ 0xce0000 │ │ │ │ push {r4, r5, lr} │ │ │ │ mov.w ip, #4096 @ 0x1000 │ │ │ │ sub.w ip, sp, ip │ │ │ │ str.w r0, [ip, #4048] @ 0xfd0 │ │ │ │ sub sp, #36 @ 0x24 │ │ │ │ ldr.w ip, [pc, #184] @ 2f6a04 >::_M_default_append(unsigned int)@@Base+0x73e40> │ │ │ │ movs r4, #4 │ │ │ │ @@ -824948,30 +824948,30 @@ │ │ │ │ b.n 2f69a6 >::_M_default_append(unsigned int)@@Base+0x73de2> │ │ │ │ blx 1172c <__stack_chk_fail@plt> │ │ │ │ strh r0, [r7, #4] │ │ │ │ lsls r2, r3, #1 │ │ │ │ mrrc2 15, 15, pc, fp, cr15 @ │ │ │ │ asrs r0, r7, #6 │ │ │ │ movs r0, r0 │ │ │ │ - strh r2, [r1, #54] @ 0x36 │ │ │ │ + strh r2, [r2, #54] @ 0x36 │ │ │ │ lsls r1, r2, #1 │ │ │ │ - movs r0, #96 @ 0x60 │ │ │ │ + movs r0, #104 @ 0x68 │ │ │ │ lsls r1, r2, #1 │ │ │ │ - strh r0, [r1, #50] @ 0x32 │ │ │ │ + strh r0, [r2, #50] @ 0x32 │ │ │ │ lsls r1, r2, #1 │ │ │ │ - orrs.w r0, r4, #13500416 @ 0xce0000 │ │ │ │ - strh r2, [r6, #48] @ 0x30 │ │ │ │ + orrs.w r0, ip, #13500416 @ 0xce0000 │ │ │ │ + strh r2, [r7, #48] @ 0x30 │ │ │ │ lsls r1, r2, #1 │ │ │ │ - bics.w r0, lr, #13500416 @ 0xce0000 │ │ │ │ + orr.w r0, r6, #13500416 @ 0xce0000 │ │ │ │ strh r4, [r1, #2] │ │ │ │ lsls r2, r3, #1 │ │ │ │ vmaxnm.f16 , , │ │ │ │ - strh r0, [r6, #46] @ 0x2e │ │ │ │ + strh r0, [r7, #46] @ 0x2e │ │ │ │ lsls r1, r2, #1 │ │ │ │ - @ instruction: 0xf3fc004e │ │ │ │ + and.w r0, r4, #13500416 @ 0xce0000 │ │ │ │ push {r4, r5, lr} │ │ │ │ mov.w ip, #4096 @ 0x1000 │ │ │ │ sub.w ip, sp, ip │ │ │ │ str.w r0, [ip, #4048] @ 0xfd0 │ │ │ │ sub sp, #36 @ 0x24 │ │ │ │ ldr.w ip, [pc, #164] @ 2f6af0 >::_M_default_append(unsigned int)@@Base+0x73f2c> │ │ │ │ movs r4, #4 │ │ │ │ @@ -825042,27 +825042,27 @@ │ │ │ │ blx 1172c <__stack_chk_fail@plt> │ │ │ │ nop │ │ │ │ ldrb r0, [r7, #30] │ │ │ │ lsls r2, r3, #1 │ │ │ │ @ instruction: 0xfb5bffff │ │ │ │ asrs r0, r7, #6 │ │ │ │ movs r0, r0 │ │ │ │ - strh r2, [r1, #46] @ 0x2e │ │ │ │ + strh r2, [r2, #46] @ 0x2e │ │ │ │ lsls r1, r2, #1 │ │ │ │ - subs r0, r4, #5 │ │ │ │ + subs r0, r5, #5 │ │ │ │ lsls r1, r2, #1 │ │ │ │ - strh r0, [r1, #42] @ 0x2a │ │ │ │ + strh r0, [r2, #42] @ 0x2a │ │ │ │ lsls r1, r2, #1 │ │ │ │ - @ instruction: 0xf354004e │ │ │ │ + @ instruction: 0xf35c004e │ │ │ │ ldrb r2, [r4, #29] │ │ │ │ lsls r2, r3, #1 │ │ │ │ mcr2 15, 3, pc, cr15, cr15, {7} @ │ │ │ │ - strh r6, [r0, #40] @ 0x28 │ │ │ │ + strh r6, [r1, #40] @ 0x28 │ │ │ │ lsls r1, r2, #1 │ │ │ │ - @ instruction: 0xf312004e │ │ │ │ + @ instruction: 0xf31a004e │ │ │ │ movs r0, r0 │ │ │ │ movs r0, r0 │ │ │ │ push {r3, lr} │ │ │ │ mov.w ip, #4096 @ 0x1000 │ │ │ │ sub.w ip, sp, ip │ │ │ │ str.w r0, [ip, #4088] @ 0xff8 │ │ │ │ mov r0, r1 │ │ │ │ @@ -825115,15 +825115,15 @@ │ │ │ │ pop {r4, r5, pc} │ │ │ │ blx 1172c <__stack_chk_fail@plt> │ │ │ │ nop │ │ │ │ ldrb r6, [r6, #26] │ │ │ │ lsls r2, r3, #1 │ │ │ │ asrs r0, r7, #6 │ │ │ │ movs r0, r0 │ │ │ │ - strh r2, [r2, #40] @ 0x28 │ │ │ │ + strh r2, [r3, #40] @ 0x28 │ │ │ │ lsls r1, r2, #1 │ │ │ │ ldrb r4, [r7, #25] │ │ │ │ lsls r2, r3, #1 │ │ │ │ stmdb sp!, {r4, r5, r6, r7, r8, r9, lr} │ │ │ │ mov.w ip, #4096 @ 0x1000 │ │ │ │ sub.w ip, sp, ip │ │ │ │ str.w r0, [ip, #4048] @ 0xfd0 │ │ │ │ @@ -825205,22 +825205,22 @@ │ │ │ │ adds r0, #12 │ │ │ │ bl 17c90 │ │ │ │ ldr r0, [pc, #28] @ (2f6ca0 >::_M_default_append(unsigned int)@@Base+0x740dc>) │ │ │ │ mov.w r1, #4294967295 @ 0xffffffff │ │ │ │ add r0, pc │ │ │ │ bl 17e10 │ │ │ │ b.n 2f6c70 >::_M_default_append(unsigned int)@@Base+0x740ac> │ │ │ │ - strh r2, [r7, #34] @ 0x22 │ │ │ │ + strh r2, [r0, #36] @ 0x24 │ │ │ │ lsls r1, r2, #1 │ │ │ │ - strh r0, [r2, #34] @ 0x22 │ │ │ │ + strh r0, [r3, #34] @ 0x22 │ │ │ │ lsls r1, r2, #1 │ │ │ │ - @ instruction: 0xf18a004e │ │ │ │ - strh r2, [r6, #32] │ │ │ │ + @ instruction: 0xf192004e │ │ │ │ + strh r2, [r7, #32] │ │ │ │ lsls r1, r2, #1 │ │ │ │ - sbc.w r0, ip, #78 @ 0x4e │ │ │ │ + sbcs.w r0, r4, #78 @ 0x4e │ │ │ │ stmdb sp!, {r4, r5, r6, r7, r8, r9, sl, fp, lr} │ │ │ │ mov.w ip, #4096 @ 0x1000 │ │ │ │ vpush {d8-d9} │ │ │ │ sub.w ip, sp, ip │ │ │ │ str.w r0, [ip, #4000] @ 0xfa0 │ │ │ │ sub sp, #44 @ 0x2c │ │ │ │ ldr r4, [pc, #844] @ (2f7008 >::_M_default_append(unsigned int)@@Base+0x74444>) │ │ │ │ @@ -827554,65 +827554,65 @@ │ │ │ │ b.n 2f818e >::_M_default_append(unsigned int)@@Base+0x755ca> │ │ │ │ ldr r4, [r3, #44] @ 0x2c │ │ │ │ lsls r2, r3, #1 │ │ │ │ asrs r0, r7, #6 │ │ │ │ movs r0, r0 │ │ │ │ ldr r2, [r1, #0] │ │ │ │ lsls r2, r3, #1 │ │ │ │ - ldr r2, [r1, #100] @ 0x64 │ │ │ │ + ldr r2, [r2, #100] @ 0x64 │ │ │ │ lsls r1, r2, #1 │ │ │ │ - ldr r0, [r5, #80] @ 0x50 │ │ │ │ + ldr r0, [r6, #80] @ 0x50 │ │ │ │ lsls r1, r2, #1 │ │ │ │ - ldr r2, [r7, #40] @ 0x28 │ │ │ │ + ldr r2, [r0, #44] @ 0x2c │ │ │ │ lsls r1, r2, #1 │ │ │ │ - bvc.n 2f878c >::_M_default_append(unsigned int)@@Base+0x75bc8> │ │ │ │ + bvc.n 2f879c >::_M_default_append(unsigned int)@@Base+0x75bd8> │ │ │ │ lsls r6, r1, #1 │ │ │ │ - ldr r4, [r3, #40] @ 0x28 │ │ │ │ + ldr r4, [r4, #40] @ 0x28 │ │ │ │ lsls r1, r2, #1 │ │ │ │ - bvc.n 2f8758 >::_M_default_append(unsigned int)@@Base+0x75b94> │ │ │ │ + bvc.n 2f8768 >::_M_default_append(unsigned int)@@Base+0x75ba4> │ │ │ │ lsls r6, r1, #1 │ │ │ │ - ldr r2, [r0, #40] @ 0x28 │ │ │ │ + ldr r2, [r1, #40] @ 0x28 │ │ │ │ lsls r1, r2, #1 │ │ │ │ - bvc.n 2f872c >::_M_default_append(unsigned int)@@Base+0x75b68> │ │ │ │ + bvc.n 2f873c >::_M_default_append(unsigned int)@@Base+0x75b78> │ │ │ │ lsls r6, r1, #1 │ │ │ │ - ldr r0, [r5, #36] @ 0x24 │ │ │ │ + ldr r0, [r6, #36] @ 0x24 │ │ │ │ lsls r1, r2, #1 │ │ │ │ - bvc.n 2f8700 >::_M_default_append(unsigned int)@@Base+0x75b3c> │ │ │ │ + bvc.n 2f8710 >::_M_default_append(unsigned int)@@Base+0x75b4c> │ │ │ │ lsls r6, r1, #1 │ │ │ │ - ldr r6, [r1, #36] @ 0x24 │ │ │ │ + ldr r6, [r2, #36] @ 0x24 │ │ │ │ lsls r1, r2, #1 │ │ │ │ - bvc.n 2f86d4 >::_M_default_append(unsigned int)@@Base+0x75b10> │ │ │ │ + bvc.n 2f86e4 >::_M_default_append(unsigned int)@@Base+0x75b20> │ │ │ │ lsls r6, r1, #1 │ │ │ │ - ldr r4, [r6, #32] │ │ │ │ + ldr r4, [r7, #32] │ │ │ │ lsls r1, r2, #1 │ │ │ │ - bvc.n 2f88a8 >::_M_default_append(unsigned int)@@Base+0x75ce4> │ │ │ │ + bvc.n 2f88b8 >::_M_default_append(unsigned int)@@Base+0x75cf4> │ │ │ │ lsls r6, r1, #1 │ │ │ │ - ldr r2, [r3, #32] │ │ │ │ + ldr r2, [r4, #32] │ │ │ │ lsls r1, r2, #1 │ │ │ │ - bvc.n 2f887c >::_M_default_append(unsigned int)@@Base+0x75cb8> │ │ │ │ + bvc.n 2f888c >::_M_default_append(unsigned int)@@Base+0x75cc8> │ │ │ │ lsls r6, r1, #1 │ │ │ │ - ldr r0, [r6, #28] │ │ │ │ + ldr r0, [r7, #28] │ │ │ │ lsls r1, r2, #1 │ │ │ │ - bvc.n 2f8830 >::_M_default_append(unsigned int)@@Base+0x75c6c> │ │ │ │ + bvc.n 2f8840 >::_M_default_append(unsigned int)@@Base+0x75c7c> │ │ │ │ lsls r6, r1, #1 │ │ │ │ - ldr r4, [r2, #28] │ │ │ │ + ldr r4, [r3, #28] │ │ │ │ lsls r1, r2, #1 │ │ │ │ - bvc.n 2f8800 >::_M_default_append(unsigned int)@@Base+0x75c3c> │ │ │ │ + bvc.n 2f8810 >::_M_default_append(unsigned int)@@Base+0x75c4c> │ │ │ │ lsls r6, r1, #1 │ │ │ │ - ldr r0, [r7, #24] │ │ │ │ + ldr r0, [r0, #28] │ │ │ │ lsls r1, r2, #1 │ │ │ │ - bvs.n 2f87d0 >::_M_default_append(unsigned int)@@Base+0x75c0c> │ │ │ │ + bvs.n 2f87e0 >::_M_default_append(unsigned int)@@Base+0x75c1c> │ │ │ │ lsls r6, r1, #1 │ │ │ │ - ldr r4, [r3, #24] │ │ │ │ + ldr r4, [r4, #24] │ │ │ │ lsls r1, r2, #1 │ │ │ │ - bvs.n 2f87a4 >::_M_default_append(unsigned int)@@Base+0x75be0> │ │ │ │ + bvs.n 2f87b4 >::_M_default_append(unsigned int)@@Base+0x75bf0> │ │ │ │ lsls r6, r1, #1 │ │ │ │ - ldr r6, [r7, #20] │ │ │ │ + ldr r6, [r0, #24] │ │ │ │ lsls r1, r2, #1 │ │ │ │ - bvs.n 2f8770 >::_M_default_append(unsigned int)@@Base+0x75bac> │ │ │ │ + bvs.n 2f8780 >::_M_default_append(unsigned int)@@Base+0x75bbc> │ │ │ │ lsls r6, r1, #1 │ │ │ │ stmdb sp!, {r4, r5, r6, r7, r8, r9, sl, fp, lr} │ │ │ │ mov.w ip, #4096 @ 0x1000 │ │ │ │ sub.w ip, sp, ip │ │ │ │ str.w r0, [ip, #3824] @ 0xef0 │ │ │ │ ldr.w r2, [pc, #3052] @ 2f93fc >::_M_default_append(unsigned int)@@Base+0x76838> │ │ │ │ sub sp, #236 @ 0xec │ │ │ │ @@ -828740,73 +828740,73 @@ │ │ │ │ b.w 2f8852 >::_M_default_append(unsigned int)@@Base+0x75c8e> │ │ │ │ str r4, [r6, #28] │ │ │ │ lsls r2, r3, #1 │ │ │ │ asrs r0, r7, #6 │ │ │ │ movs r0, r0 │ │ │ │ str r2, [r6, #24] │ │ │ │ lsls r2, r3, #1 │ │ │ │ - str r4, [r5, #120] @ 0x78 │ │ │ │ + str r4, [r6, #120] @ 0x78 │ │ │ │ lsls r1, r2, #1 │ │ │ │ - str r0, [r4, #112] @ 0x70 │ │ │ │ + str r0, [r5, #112] @ 0x70 │ │ │ │ lsls r1, r2, #1 │ │ │ │ - str r4, [r2, #80] @ 0x50 │ │ │ │ + str r4, [r3, #80] @ 0x50 │ │ │ │ lsls r1, r2, #1 │ │ │ │ - bcs.n 2f94b0 >::_M_default_append(unsigned int)@@Base+0x768ec> │ │ │ │ + bcs.n 2f94c0 >::_M_default_append(unsigned int)@@Base+0x768fc> │ │ │ │ lsls r6, r1, #1 │ │ │ │ - str r0, [r6, #76] @ 0x4c │ │ │ │ + str r0, [r7, #76] @ 0x4c │ │ │ │ lsls r1, r2, #1 │ │ │ │ - bcs.n 2f9474 >::_M_default_append(unsigned int)@@Base+0x768b0> │ │ │ │ + bcs.n 2f9484 >::_M_default_append(unsigned int)@@Base+0x768c0> │ │ │ │ lsls r6, r1, #1 │ │ │ │ - str r2, [r0, #76] @ 0x4c │ │ │ │ + str r2, [r1, #76] @ 0x4c │ │ │ │ lsls r1, r2, #1 │ │ │ │ - bne.n 2f941c >::_M_default_append(unsigned int)@@Base+0x76858> │ │ │ │ + bcs.n 2f942c >::_M_default_append(unsigned int)@@Base+0x76868> │ │ │ │ lsls r6, r1, #1 │ │ │ │ - str r6, [r1, #72] @ 0x48 │ │ │ │ + str r6, [r2, #72] @ 0x48 │ │ │ │ lsls r1, r2, #1 │ │ │ │ - bne.n 2f93bc >::_M_default_append(unsigned int)@@Base+0x767f8> │ │ │ │ + bne.n 2f93cc >::_M_default_append(unsigned int)@@Base+0x76808> │ │ │ │ lsls r6, r1, #1 │ │ │ │ - str r0, [r3, #68] @ 0x44 │ │ │ │ + str r0, [r4, #68] @ 0x44 │ │ │ │ lsls r1, r2, #1 │ │ │ │ - bne.n 2f9358 >::_M_default_append(unsigned int)@@Base+0x76794> │ │ │ │ + bne.n 2f9368 >::_M_default_append(unsigned int)@@Base+0x767a4> │ │ │ │ lsls r6, r1, #1 │ │ │ │ - str r2, [r5, #60] @ 0x3c │ │ │ │ + str r2, [r6, #60] @ 0x3c │ │ │ │ lsls r1, r2, #1 │ │ │ │ - str r4, [r6, #20] │ │ │ │ + str r4, [r7, #20] │ │ │ │ lsls r1, r2, #1 │ │ │ │ - ldmia r6!, {r2, r3, r5, r7} │ │ │ │ + ldmia r6!, {r2, r4, r5, r7} │ │ │ │ lsls r6, r1, #1 │ │ │ │ - str r0, [r7, #12] │ │ │ │ + str r0, [r0, #16] │ │ │ │ lsls r1, r2, #1 │ │ │ │ - ldmia r6!, {r4, r5} │ │ │ │ + ldmia r6!, {r3, r4, r5} │ │ │ │ lsls r6, r1, #1 │ │ │ │ - str r6, [r7, #4] │ │ │ │ + str r6, [r0, #8] │ │ │ │ lsls r1, r2, #1 │ │ │ │ - ldmia r5, {r1, r2, r4, r5, r7} │ │ │ │ + ldmia r5, {r1, r2, r3, r4, r5, r7} │ │ │ │ lsls r6, r1, #1 │ │ │ │ - str r2, [r2, #4] │ │ │ │ + str r2, [r3, #4] │ │ │ │ lsls r1, r2, #1 │ │ │ │ - ldmia r5!, {r2, r3, r7} │ │ │ │ + ldmia r5!, {r2, r4, r7} │ │ │ │ lsls r6, r1, #1 │ │ │ │ - str r6, [r6, #0] │ │ │ │ + str r6, [r7, #0] │ │ │ │ lsls r1, r2, #1 │ │ │ │ - ldmia r5, {r4, r5, r6} │ │ │ │ + ldmia r5, {r3, r4, r5, r6} │ │ │ │ lsls r6, r1, #1 │ │ │ │ - ldrsh r6, [r3, r6] │ │ │ │ + ldrsh r6, [r4, r6] │ │ │ │ lsls r1, r2, #1 │ │ │ │ - ldrb r4, [r0, r4] │ │ │ │ + ldrb r4, [r1, r4] │ │ │ │ lsls r1, r2, #1 │ │ │ │ - ldmia r2, {r1, r2, r3, r4, r5} │ │ │ │ + ldmia r2, {r1, r2, r6} │ │ │ │ lsls r6, r1, #1 │ │ │ │ - ldrb r4, [r4, r3] │ │ │ │ + ldrb r4, [r5, r3] │ │ │ │ lsls r1, r2, #1 │ │ │ │ - ldmia r2!, {r5} │ │ │ │ + ldmia r2!, {r3, r5} │ │ │ │ lsls r6, r1, #1 │ │ │ │ - ldrb r6, [r0, r3] │ │ │ │ + ldrb r6, [r1, r3] │ │ │ │ lsls r1, r2, #1 │ │ │ │ - ldmia r2!, {r1} │ │ │ │ + ldmia r2!, {r1, r3} │ │ │ │ lsls r6, r1, #1 │ │ │ │ mov r8, r0 │ │ │ │ ldr r0, [pc, #372] @ (2f95f8 >::_M_default_append(unsigned int)@@Base+0x76a34>) │ │ │ │ movw r1, #1602 @ 0x642 │ │ │ │ add r0, pc │ │ │ │ adds r0, #12 │ │ │ │ bl 17c90 │ │ │ │ @@ -828931,65 +828931,65 @@ │ │ │ │ adds r0, #12 │ │ │ │ bl 17c90 │ │ │ │ ldr r0, [pc, #112] @ (2f965c >::_M_default_append(unsigned int)@@Base+0x76a98>) │ │ │ │ mov.w r1, #4294967295 @ 0xffffffff │ │ │ │ add r0, pc │ │ │ │ bl 17e10 │ │ │ │ b.w 2f8bae >::_M_default_append(unsigned int)@@Base+0x75fea> │ │ │ │ - ldrb r4, [r4, r0] │ │ │ │ + ldrb r4, [r5, r0] │ │ │ │ lsls r1, r2, #1 │ │ │ │ - ldmia r1!, {r5, r6} │ │ │ │ + ldmia r1!, {r3, r5, r6} │ │ │ │ lsls r6, r1, #1 │ │ │ │ - ldrb r2, [r1, r0] │ │ │ │ + ldrb r2, [r2, r0] │ │ │ │ lsls r1, r2, #1 │ │ │ │ - ldmia r1!, {r2, r6} │ │ │ │ + ldmia r1!, {r2, r3, r6} │ │ │ │ lsls r6, r1, #1 │ │ │ │ - ldrh r4, [r5, r7] │ │ │ │ + ldrh r4, [r6, r7] │ │ │ │ lsls r1, r2, #1 │ │ │ │ - ldmia r1, {r1, r2, r5} │ │ │ │ + ldmia r1, {r1, r2, r3, r5} │ │ │ │ lsls r6, r1, #1 │ │ │ │ - ldrh r0, [r2, r7] │ │ │ │ + ldrh r0, [r3, r7] │ │ │ │ lsls r1, r2, #1 │ │ │ │ - ldmia r1, {r1, r3} │ │ │ │ + ldmia r1, {r1, r4} │ │ │ │ lsls r6, r1, #1 │ │ │ │ - ldrh r4, [r6, r6] │ │ │ │ + ldrh r4, [r7, r6] │ │ │ │ lsls r1, r2, #1 │ │ │ │ - ldmia r0!, {r1, r2, r3, r5, r6, r7} │ │ │ │ + ldmia r0!, {r1, r2, r4, r5, r6, r7} │ │ │ │ lsls r6, r1, #1 │ │ │ │ - ldrh r0, [r3, r6] │ │ │ │ + ldrh r0, [r4, r6] │ │ │ │ lsls r1, r2, #1 │ │ │ │ - ldmia r0!, {r1, r4, r6, r7} │ │ │ │ + ldmia r0!, {r1, r3, r4, r6, r7} │ │ │ │ lsls r6, r1, #1 │ │ │ │ - ldrh r2, [r7, r5] │ │ │ │ + ldrh r2, [r0, r6] │ │ │ │ lsls r1, r2, #1 │ │ │ │ - ldmia r0!, {r1, r2, r4, r5, r7} │ │ │ │ + ldmia r0!, {r1, r2, r3, r4, r5, r7} │ │ │ │ lsls r6, r1, #1 │ │ │ │ - ldrh r0, [r4, r5] │ │ │ │ + ldrh r0, [r5, r5] │ │ │ │ lsls r1, r2, #1 │ │ │ │ - ldmia r0!, {r1, r3, r4, r7} │ │ │ │ + ldmia r0!, {r1, r5, r7} │ │ │ │ lsls r6, r1, #1 │ │ │ │ - ldrh r2, [r0, r5] │ │ │ │ + ldrh r2, [r1, r5] │ │ │ │ lsls r1, r2, #1 │ │ │ │ - ldmia r0!, {r1, r2, r3, r4, r5, r6} │ │ │ │ + ldmia r0!, {r1, r2, r7} │ │ │ │ lsls r6, r1, #1 │ │ │ │ - ldrh r6, [r4, r4] │ │ │ │ + ldrh r6, [r5, r4] │ │ │ │ lsls r1, r2, #1 │ │ │ │ - ldmia r0!, {r5, r6} │ │ │ │ + ldmia r0!, {r3, r5, r6} │ │ │ │ lsls r6, r1, #1 │ │ │ │ - ldrh r0, [r1, r4] │ │ │ │ + ldrh r0, [r2, r4] │ │ │ │ lsls r1, r2, #1 │ │ │ │ - ldmia r0!, {r1, r6} │ │ │ │ + ldmia r0!, {r1, r3, r6} │ │ │ │ lsls r6, r1, #1 │ │ │ │ - ldrh r2, [r5, r3] │ │ │ │ + ldrh r2, [r6, r3] │ │ │ │ lsls r1, r2, #1 │ │ │ │ - ldmia r0!, {r2, r5} │ │ │ │ + ldmia r0!, {r2, r3, r5} │ │ │ │ lsls r6, r1, #1 │ │ │ │ - ldrh r4, [r1, r3] │ │ │ │ + ldrh r4, [r2, r3] │ │ │ │ lsls r1, r2, #1 │ │ │ │ - ldmia r0!, {r1, r2} │ │ │ │ + ldmia r0!, {r1, r2, r3} │ │ │ │ lsls r6, r1, #1 │ │ │ │ push {r4, r5, r6, r7, lr} │ │ │ │ mov.w ip, #4096 @ 0x1000 │ │ │ │ sub.w ip, sp, ip │ │ │ │ str.w r0, [ip, #4040] @ 0xfc8 │ │ │ │ ldr r2, [pc, #736] @ (2f9950 >::_M_default_append(unsigned int)@@Base+0x76d8c>) │ │ │ │ sub sp, #36 @ 0x24 │ │ │ │ @@ -829274,94 +829274,94 @@ │ │ │ │ bl 17e10 │ │ │ │ b.n 2f96f8 >::_M_default_append(unsigned int)@@Base+0x76b34> │ │ │ │ blx 1172c <__stack_chk_fail@plt> │ │ │ │ strh r6, [r2, r6] │ │ │ │ lsls r2, r3, #1 │ │ │ │ asrs r0, r7, #6 │ │ │ │ movs r0, r0 │ │ │ │ - ldr r6, [r7, r7] │ │ │ │ + ldrh r6, [r0, r0] │ │ │ │ lsls r1, r2, #1 │ │ │ │ bl 45195e │ │ │ │ - ldrh r6, [r0, r1] │ │ │ │ + ldrh r6, [r1, r1] │ │ │ │ lsls r1, r2, #1 │ │ │ │ - ldrh r0, [r3, r0] │ │ │ │ + ldrh r0, [r4, r0] │ │ │ │ lsls r1, r2, #1 │ │ │ │ lsls r1, r5, #12 │ │ │ │ movs r0, r0 │ │ │ │ - ldr r6, [r0, r7] │ │ │ │ + ldr r6, [r1, r7] │ │ │ │ lsls r1, r2, #1 │ │ │ │ - stmia r7!, {r1} │ │ │ │ + stmia r7!, {r1, r3} │ │ │ │ lsls r6, r1, #1 │ │ │ │ strh r0, [r2, r4] │ │ │ │ lsls r2, r3, #1 │ │ │ │ - ldr r2, [r2, r6] │ │ │ │ + ldr r2, [r3, r6] │ │ │ │ lsls r1, r2, #1 │ │ │ │ - stmia r6!, {r1, r2, r3, r6, r7} │ │ │ │ + stmia r6!, {r1, r2, r4, r6, r7} │ │ │ │ lsls r6, r1, #1 │ │ │ │ bmi.n 2f9996 >::_M_default_append(unsigned int)@@Base+0x76dd2> │ │ │ │ vrsra.u64 , , #1 │ │ │ │ - vqrshrn.u64 d21, q2, #1 │ │ │ │ + vqrshrn.u64 d21, q6, #1 │ │ │ │ lsls r1, r2, #1 │ │ │ │ - stmia r6!, {r4, r7} │ │ │ │ + stmia r6!, {r3, r4, r7} │ │ │ │ lsls r6, r1, #1 │ │ │ │ - ldr r2, [r7, r4] │ │ │ │ + ldr r2, [r0, r5] │ │ │ │ lsls r1, r2, #1 │ │ │ │ - stmia r6!, {r1, r2, r4, r5, r6} │ │ │ │ + stmia r6!, {r1, r2, r3, r4, r5, r6} │ │ │ │ lsls r6, r1, #1 │ │ │ │ - ldr r6, [r5, r5] │ │ │ │ + ldr r6, [r6, r5] │ │ │ │ lsls r1, r2, #1 │ │ │ │ - ldr r0, [r4, r6] │ │ │ │ + ldr r0, [r5, r6] │ │ │ │ lsls r1, r2, #1 │ │ │ │ - str r6, [r1, r7] │ │ │ │ + str r6, [r2, r7] │ │ │ │ lsls r1, r2, #1 │ │ │ │ - ldr r4, [r3, r6] │ │ │ │ + ldr r4, [r4, r6] │ │ │ │ lsls r1, r2, #1 │ │ │ │ - ldr r2, [r2, r3] │ │ │ │ + ldr r2, [r3, r3] │ │ │ │ lsls r1, r2, #1 │ │ │ │ - stmia r6!, {r1, r2, r3} │ │ │ │ + stmia r6!, {r1, r2, r4} │ │ │ │ lsls r6, r1, #1 │ │ │ │ - ldr r0, [r7, r2] │ │ │ │ + ldr r0, [r0, r3] │ │ │ │ lsls r1, r2, #1 │ │ │ │ - stmia r5!, {r2, r4, r5, r6, r7} │ │ │ │ + stmia r5!, {r2, r3, r4, r5, r6, r7} │ │ │ │ lsls r6, r1, #1 │ │ │ │ - subs r7, #174 @ 0xae │ │ │ │ + subs r7, #182 @ 0xb6 │ │ │ │ lsls r1, r2, #1 │ │ │ │ - ldr r2, [r3, r5] │ │ │ │ + ldr r2, [r4, r5] │ │ │ │ lsls r1, r2, #1 │ │ │ │ - ldr r6, [r5, r1] │ │ │ │ + ldr r6, [r6, r1] │ │ │ │ lsls r1, r2, #1 │ │ │ │ - stmia r5!, {r1, r3, r5, r7} │ │ │ │ + stmia r5!, {r1, r4, r5, r7} │ │ │ │ lsls r6, r1, #1 │ │ │ │ - ldr r6, [r5, r5] │ │ │ │ + ldr r6, [r6, r5] │ │ │ │ lsls r1, r2, #1 │ │ │ │ - ldr r4, [r6, r4] │ │ │ │ + ldr r4, [r7, r4] │ │ │ │ lsls r1, r2, #1 │ │ │ │ - ldr r4, [r4, r0] │ │ │ │ + ldr r4, [r5, r0] │ │ │ │ lsls r1, r2, #1 │ │ │ │ - stmia r5!, {r5, r6} │ │ │ │ + stmia r5!, {r3, r5, r6} │ │ │ │ lsls r6, r1, #1 │ │ │ │ - ldr r6, [r0, r0] │ │ │ │ + ldr r6, [r1, r0] │ │ │ │ lsls r1, r2, #1 │ │ │ │ - stmia r5!, {r6} │ │ │ │ + stmia r5!, {r3, r6} │ │ │ │ lsls r6, r1, #1 │ │ │ │ - ldr r0, [r2, r6] │ │ │ │ + ldr r0, [r3, r6] │ │ │ │ lsls r1, r2, #1 │ │ │ │ - ldr r2, [r5, r4] │ │ │ │ + ldr r2, [r6, r4] │ │ │ │ lsls r1, r2, #1 │ │ │ │ - ldrsb r6, [r7, r6] │ │ │ │ + ldrsb r6, [r0, r7] │ │ │ │ lsls r1, r2, #1 │ │ │ │ - stmia r4!, {r1, r3, r4, r5, r6, r7} │ │ │ │ + stmia r5!, {r1} │ │ │ │ lsls r6, r1, #1 │ │ │ │ - ldr r2, [r4, r5] │ │ │ │ + ldr r2, [r5, r5] │ │ │ │ lsls r1, r2, #1 │ │ │ │ - ldr r0, [r1, r7] │ │ │ │ + ldr r0, [r2, r7] │ │ │ │ lsls r1, r2, #1 │ │ │ │ - ldrsb r4, [r6, r5] │ │ │ │ + ldrsb r4, [r7, r5] │ │ │ │ lsls r1, r2, #1 │ │ │ │ - stmia r4!, {r4, r5, r7} │ │ │ │ + stmia r4!, {r3, r4, r5, r7} │ │ │ │ lsls r6, r1, #1 │ │ │ │ push {r4, lr} │ │ │ │ mov.w ip, #4096 @ 0x1000 │ │ │ │ sub.w ip, sp, ip │ │ │ │ str.w r0, [ip, #4080] @ 0xff0 │ │ │ │ sub sp, #8 │ │ │ │ mov r4, r0 │ │ │ │ @@ -829389,17 +829389,17 @@ │ │ │ │ add r0, pc │ │ │ │ bl 17e10 │ │ │ │ ldr r3, [sp, #4] │ │ │ │ mov r0, r3 │ │ │ │ add sp, #8 │ │ │ │ pop {r4, pc} │ │ │ │ nop │ │ │ │ - ldrsb r4, [r6, r1] │ │ │ │ + ldrsb r4, [r7, r1] │ │ │ │ lsls r1, r2, #1 │ │ │ │ - stmia r3!, {r4, r5, r7} │ │ │ │ + stmia r3!, {r3, r4, r5, r7} │ │ │ │ lsls r6, r1, #1 │ │ │ │ movs r0, r0 │ │ │ │ movs r0, r0 │ │ │ │ stmdb sp!, {r4, r5, r6, r7, r8, r9, sl, fp, lr} │ │ │ │ mov.w ip, #4096 @ 0x1000 │ │ │ │ vpush {d8-d9} │ │ │ │ sub.w ip, sp, ip │ │ │ │ @@ -829639,25 +829639,25 @@ │ │ │ │ b.n 2f9c16 >::_M_default_append(unsigned int)@@Base+0x77052> │ │ │ │ blx 1172c <__stack_chk_fail@plt> │ │ │ │ ... │ │ │ │ asrs r0, r7, #6 │ │ │ │ movs r0, r0 │ │ │ │ ldr r7, [pc, #552] @ (2f9f78 >::_M_default_append(unsigned int)@@Base+0x773b4>) │ │ │ │ lsls r2, r3, #1 │ │ │ │ - str r4, [r0, r4] │ │ │ │ + str r4, [r1, r4] │ │ │ │ lsls r4, r2, #1 │ │ │ │ - ldrsb r2, [r6, r3] │ │ │ │ + ldrsb r2, [r7, r3] │ │ │ │ lsls r1, r2, #1 │ │ │ │ ldr r5, [pc, #848] @ (2fa0ac >::_M_default_append(unsigned int)@@Base+0x774e8>) │ │ │ │ lsls r2, r3, #1 │ │ │ │ - ldrsb r0, [r3, r1] │ │ │ │ + ldrsb r0, [r4, r1] │ │ │ │ lsls r1, r2, #1 │ │ │ │ - stmia r0!, {r2, r3, r6, r7} │ │ │ │ + stmia r0!, {r2, r4, r6, r7} │ │ │ │ lsls r6, r1, #1 │ │ │ │ - strb r4, [r2, r7] │ │ │ │ + strb r4, [r3, r7] │ │ │ │ lsls r1, r2, #1 │ │ │ │ push {r4, r5, lr} │ │ │ │ mov.w ip, #4096 @ 0x1000 │ │ │ │ sub.w ip, sp, ip │ │ │ │ str.w r0, [ip, #4056] @ 0xfd8 │ │ │ │ ldr r1, [pc, #176] @ (2f9e28 >::_M_default_append(unsigned int)@@Base+0x77264>) │ │ │ │ mov ip, r3 │ │ │ │ @@ -829738,18 +829738,18 @@ │ │ │ │ blx 1172c <__stack_chk_fail@plt> │ │ │ │ ldr r4, [pc, #568] @ (2fa064 >::_M_default_append(unsigned int)@@Base+0x774a0>) │ │ │ │ lsls r2, r3, #1 │ │ │ │ asrs r0, r7, #6 │ │ │ │ movs r0, r0 │ │ │ │ ldr r4, [pc, #432] @ (2f9fe4 >::_M_default_append(unsigned int)@@Base+0x77420>) │ │ │ │ lsls r2, r3, #1 │ │ │ │ - strb r4, [r6, r5] │ │ │ │ + strb r4, [r7, r5] │ │ │ │ lsls r1, r2, #1 │ │ │ │ - it al │ │ │ │ - lslal r6, r1, #1 │ │ │ │ + nop {15} │ │ │ │ + lsls r6, r1, #1 │ │ │ │ push {r4, r5, r6, lr} │ │ │ │ mov.w ip, #4096 @ 0x1000 │ │ │ │ sub.w ip, sp, ip │ │ │ │ str.w r0, [ip, #4056] @ 0xfd8 │ │ │ │ ldr r1, [pc, #156] @ (2f9ee8 >::_M_default_append(unsigned int)@@Base+0x77324>) │ │ │ │ sub sp, #24 │ │ │ │ ldr r2, [pc, #156] @ (2f9eec >::_M_default_append(unsigned int)@@Base+0x77328>) │ │ │ │ @@ -829822,19 +829822,19 @@ │ │ │ │ nop │ │ │ │ ldr r3, [pc, #744] @ (2fa1d4 >::_M_default_append(unsigned int)@@Base+0x77610>) │ │ │ │ lsls r2, r3, #1 │ │ │ │ asrs r0, r7, #6 │ │ │ │ movs r0, r0 │ │ │ │ ldr r3, [pc, #616] @ (2fa15c >::_M_default_append(unsigned int)@@Base+0x77598>) │ │ │ │ lsls r2, r3, #1 │ │ │ │ - strb r6, [r6, r2] │ │ │ │ + strb r6, [r7, r2] │ │ │ │ lsls r1, r2, #1 │ │ │ │ - itet cs │ │ │ │ - lslcs r6, r1, #1 │ │ │ │ - pushcc {r4, r5, r6, lr} │ │ │ │ + itee cc │ │ │ │ + lslcc r6, r1, #1 │ │ │ │ + pushcs {r4, r5, r6, lr} │ │ │ │ movcs.w ip, #4096 @ 0x1000 │ │ │ │ sub.w ip, sp, ip │ │ │ │ str.w r0, [ip, #4048] @ 0xfd0 │ │ │ │ sub sp, #32 │ │ │ │ ldr r2, [pc, #240] @ (2fa000 >::_M_default_append(unsigned int)@@Base+0x7743c>) │ │ │ │ movs r4, #1 │ │ │ │ movs r1, #0 │ │ │ │ @@ -829935,37 +829935,37 @@ │ │ │ │ blx 1172c <__stack_chk_fail@plt> │ │ │ │ nop │ │ │ │ mrc2 15, 2, pc, cr3, cr15, {7} │ │ │ │ ldr r2, [pc, #904] @ (2fa390 >::_M_default_append(unsigned int)@@Base+0x777cc>) │ │ │ │ lsls r2, r3, #1 │ │ │ │ asrs r0, r7, #6 │ │ │ │ movs r0, r0 │ │ │ │ - strb r2, [r3, r1] │ │ │ │ + strb r2, [r4, r1] │ │ │ │ lsls r1, r2, #1 │ │ │ │ - asrs r4, r6, #1 │ │ │ │ + asrs r4, r7, #1 │ │ │ │ lsls r1, r2, #1 │ │ │ │ - strb r0, [r4, r0] │ │ │ │ + strb r0, [r5, r0] │ │ │ │ lsls r1, r2, #1 │ │ │ │ - bkpt 0x0094 │ │ │ │ + bkpt 0x009c │ │ │ │ lsls r6, r1, #1 │ │ │ │ - strb r2, [r1, r0] │ │ │ │ + strb r2, [r2, r0] │ │ │ │ lsls r1, r2, #1 │ │ │ │ - bkpt 0x007e │ │ │ │ + bkpt 0x0086 │ │ │ │ lsls r6, r1, #1 │ │ │ │ ldr r2, [pc, #560] @ (2fa258 >::_M_default_append(unsigned int)@@Base+0x77694>) │ │ │ │ lsls r2, r3, #1 │ │ │ │ vmaxnm.f16 , , │ │ │ │ - strh r6, [r0, r7] │ │ │ │ + strh r6, [r1, r7] │ │ │ │ lsls r1, r2, #1 │ │ │ │ - bkpt 0x003a │ │ │ │ + bkpt 0x0042 │ │ │ │ lsls r6, r1, #1 │ │ │ │ mcr2 15, 3, pc, cr9, cr15, {7} @ │ │ │ │ - strh r6, [r1, r6] │ │ │ │ + strh r6, [r2, r6] │ │ │ │ lsls r1, r2, #1 │ │ │ │ - bkpt 0x0002 │ │ │ │ + bkpt 0x000a │ │ │ │ lsls r6, r1, #1 │ │ │ │ push {r4, r5, r6, lr} │ │ │ │ mov.w ip, #4096 @ 0x1000 │ │ │ │ sub.w ip, sp, ip │ │ │ │ str.w r0, [ip, #4048] @ 0xfd0 │ │ │ │ sub sp, #32 │ │ │ │ ldr r2, [pc, #216] @ (2fa12c >::_M_default_append(unsigned int)@@Base+0x77568>) │ │ │ │ @@ -830058,33 +830058,33 @@ │ │ │ │ b.n 2fa0aa >::_M_default_append(unsigned int)@@Base+0x774e6> │ │ │ │ blx 1172c <__stack_chk_fail@plt> │ │ │ │ stc2 15, cr15, [pc, #-1020] @ 2f9d34 >::_M_default_append(unsigned int)@@Base+0x77170> │ │ │ │ ldr r1, [pc, #632] @ (2fa3ac >::_M_default_append(unsigned int)@@Base+0x777e8>) │ │ │ │ lsls r2, r3, #1 │ │ │ │ asrs r0, r7, #6 │ │ │ │ movs r0, r0 │ │ │ │ - strh r6, [r2, r4] │ │ │ │ + strh r6, [r3, r4] │ │ │ │ lsls r1, r2, #1 │ │ │ │ - lsrs r0, r6, #28 │ │ │ │ + lsrs r0, r7, #28 │ │ │ │ lsls r1, r2, #1 │ │ │ │ - strh r4, [r3, r3] │ │ │ │ + strh r4, [r4, r3] │ │ │ │ lsls r1, r2, #1 │ │ │ │ - pop {r4, r6, pc} │ │ │ │ + pop {r3, r4, r6, pc} │ │ │ │ lsls r6, r1, #1 │ │ │ │ ldr r1, [pc, #376] @ (2fa2c4 >::_M_default_append(unsigned int)@@Base+0x77700>) │ │ │ │ lsls r2, r3, #1 │ │ │ │ mcr2 15, 1, pc, cr15, cr15, {7} @ │ │ │ │ - strh r0, [r3, r2] │ │ │ │ + strh r0, [r4, r2] │ │ │ │ lsls r1, r2, #1 │ │ │ │ - pop {r2, r3, pc} │ │ │ │ + pop {r2, r4, pc} │ │ │ │ lsls r6, r1, #1 │ │ │ │ ldc2 15, cr15, [fp, #-1020]! @ 0xfffffc04 │ │ │ │ - strh r0, [r4, r1] │ │ │ │ + strh r0, [r5, r1] │ │ │ │ lsls r1, r2, #1 │ │ │ │ - pop {r2, r4, r6, r7} │ │ │ │ + pop {r2, r3, r4, r6, r7} │ │ │ │ lsls r6, r1, #1 │ │ │ │ movs r0, r0 │ │ │ │ movs r0, r0 │ │ │ │ push {r4, r5, r6, lr} │ │ │ │ mov.w ip, #4096 @ 0x1000 │ │ │ │ sub.w ip, sp, ip │ │ │ │ str.w r0, [ip, #4064] @ 0xfe0 │ │ │ │ @@ -830166,23 +830166,23 @@ │ │ │ │ str r1, [sp, #0] │ │ │ │ movs r2, #56 @ 0x38 │ │ │ │ add r1, sp, #12 │ │ │ │ bl 14fdc │ │ │ │ mov r0, r4 │ │ │ │ add sp, #16 │ │ │ │ pop {r4, r5, r6, pc} │ │ │ │ - strh r0, [r1, r0] │ │ │ │ + strh r0, [r2, r0] │ │ │ │ lsls r1, r2, #1 │ │ │ │ - pop {r6} │ │ │ │ + pop {r3, r6} │ │ │ │ lsls r6, r1, #1 │ │ │ │ - str r4, [r3, r7] │ │ │ │ + str r4, [r4, r7] │ │ │ │ lsls r1, r2, #1 │ │ │ │ - pop {r2, r4} │ │ │ │ + pop {r2, r3, r4} │ │ │ │ lsls r6, r1, #1 │ │ │ │ - str r2, [r3, r7] │ │ │ │ + str r2, [r4, r7] │ │ │ │ lsls r1, r2, #1 │ │ │ │ stmdb sp!, {r4, r5, r6, r7, r8, r9, sl, fp, lr} │ │ │ │ mov.w ip, #4096 @ 0x1000 │ │ │ │ sub.w ip, sp, ip │ │ │ │ str.w r0, [ip, #4048] @ 0xfd0 │ │ │ │ sub sp, #12 │ │ │ │ mov fp, r3 │ │ │ │ @@ -830330,35 +830330,35 @@ │ │ │ │ adds r0, #12 │ │ │ │ bl 17c90 │ │ │ │ ldr r0, [pc, #52] @ (2fa410 >::_M_default_append(unsigned int)@@Base+0x7784c>) │ │ │ │ mov.w r1, #4294967295 @ 0xffffffff │ │ │ │ add r0, pc │ │ │ │ bl 17e10 │ │ │ │ b.n 2fa3ac >::_M_default_append(unsigned int)@@Base+0x777e8> │ │ │ │ - str r0, [r7, r3] │ │ │ │ + str r0, [r0, r4] │ │ │ │ lsls r1, r2, #1 │ │ │ │ - str r6, [r3, r1] │ │ │ │ + str r6, [r4, r1] │ │ │ │ lsls r1, r2, #1 │ │ │ │ - hlt 0x0016 │ │ │ │ + hlt 0x001e │ │ │ │ lsls r6, r1, #1 │ │ │ │ - str r6, [r0, r1] │ │ │ │ + str r6, [r1, r1] │ │ │ │ lsls r1, r2, #1 │ │ │ │ - rev16 r6, r7 │ │ │ │ + hlt 0x0006 │ │ │ │ lsls r6, r1, #1 │ │ │ │ - str r0, [r3, r0] │ │ │ │ + str r0, [r4, r0] │ │ │ │ lsls r1, r2, #1 │ │ │ │ - rev16 r6, r1 │ │ │ │ + rev16 r6, r2 │ │ │ │ lsls r6, r1, #1 │ │ │ │ - ldr r7, [pc, #992] @ (2fa7e8 >::_M_default_append(unsigned int)@@Base+0x77c24>) │ │ │ │ + str r0, [r0, r0] │ │ │ │ lsls r1, r2, #1 │ │ │ │ - rev r6, r5 │ │ │ │ + rev r6, r6 │ │ │ │ lsls r6, r1, #1 │ │ │ │ - ldr r7, [pc, #888] @ (2fa788 >::_M_default_append(unsigned int)@@Base+0x77bc4>) │ │ │ │ + ldr r7, [pc, #920] @ (2fa7a8 >::_M_default_append(unsigned int)@@Base+0x77be4>) │ │ │ │ lsls r1, r2, #1 │ │ │ │ - rev r4, r2 │ │ │ │ + rev r4, r3 │ │ │ │ lsls r6, r1, #1 │ │ │ │ push {r4, lr} │ │ │ │ mov.w ip, #4096 @ 0x1000 │ │ │ │ sub.w ip, sp, ip │ │ │ │ str.w r0, [ip, #4072] @ 0xfe8 │ │ │ │ sub sp, #16 │ │ │ │ mov r4, r0 │ │ │ │ @@ -830388,17 +830388,17 @@ │ │ │ │ add r0, pc │ │ │ │ bl 17e10 │ │ │ │ ldr r3, [sp, #12] │ │ │ │ mov r0, r3 │ │ │ │ add sp, #16 │ │ │ │ pop {r4, pc} │ │ │ │ nop │ │ │ │ - ldr r7, [pc, #384] @ (2fa5f0 >::_M_default_append(unsigned int)@@Base+0x77a2c>) │ │ │ │ + ldr r7, [pc, #416] @ (2fa610 >::_M_default_append(unsigned int)@@Base+0x77a4c>) │ │ │ │ lsls r1, r2, #1 │ │ │ │ - cbnz r0, 2fa49a >::_M_default_append(unsigned int)@@Base+0x778d6> │ │ │ │ + cbnz r0, 2fa49c >::_M_default_append(unsigned int)@@Base+0x778d8> │ │ │ │ lsls r6, r1, #1 │ │ │ │ stmdb sp!, {r4, r5, r6, r7, r8, r9, sl, fp, lr} │ │ │ │ mov.w ip, #4096 @ 0x1000 │ │ │ │ sub.w ip, sp, ip │ │ │ │ str.w r0, [ip, #4008] @ 0xfa8 │ │ │ │ ldr r2, [pc, #832] @ (2fa7c8 >::_M_default_append(unsigned int)@@Base+0x77c04>) │ │ │ │ sub sp, #52 @ 0x34 │ │ │ │ @@ -830717,57 +830717,57 @@ │ │ │ │ b.n 2fa5de >::_M_default_append(unsigned int)@@Base+0x77a1a> │ │ │ │ blx 1172c <__stack_chk_fail@plt> │ │ │ │ nop │ │ │ │ cmp r8, r0 │ │ │ │ lsls r2, r3, #1 │ │ │ │ asrs r0, r7, #6 │ │ │ │ movs r0, r0 │ │ │ │ - ldr r7, [pc, #96] @ (2fa834 >::_M_default_append(unsigned int)@@Base+0x77c70>) │ │ │ │ + ldr r7, [pc, #128] @ (2fa854 >::_M_default_append(unsigned int)@@Base+0x77c90>) │ │ │ │ lsls r1, r2, #1 │ │ │ │ - ldr r6, [pc, #600] @ (2faa30 >::_M_default_append(unsigned int)@@Base+0x77e6c>) │ │ │ │ + ldr r6, [pc, #632] @ (2faa50 >::_M_default_append(unsigned int)@@Base+0x77e8c>) │ │ │ │ lsls r1, r2, #1 │ │ │ │ - ldr r5, [pc, #912] @ (2fab6c >::_M_default_append(unsigned int)@@Base+0x77fa8>) │ │ │ │ + ldr r5, [pc, #944] @ (2fab8c >::_M_default_append(unsigned int)@@Base+0x77fc8>) │ │ │ │ lsls r1, r2, #1 │ │ │ │ - @ instruction: 0xb81c │ │ │ │ + @ instruction: 0xb824 │ │ │ │ lsls r6, r1, #1 │ │ │ │ add r2, r5 │ │ │ │ lsls r2, r3, #1 │ │ │ │ - ldr r5, [pc, #568] @ (2faa20 >::_M_default_append(unsigned int)@@Base+0x77e5c>) │ │ │ │ + ldr r5, [pc, #600] @ (2faa40 >::_M_default_append(unsigned int)@@Base+0x77e7c>) │ │ │ │ lsls r1, r2, #1 │ │ │ │ - @ instruction: 0xb7c6 │ │ │ │ + @ instruction: 0xb7ce │ │ │ │ lsls r6, r1, #1 │ │ │ │ - ldr r5, [pc, #176] @ (2fa8a0 >::_M_default_append(unsigned int)@@Base+0x77cdc>) │ │ │ │ + ldr r5, [pc, #208] @ (2fa8c0 >::_M_default_append(unsigned int)@@Base+0x77cfc>) │ │ │ │ lsls r1, r2, #1 │ │ │ │ - ldr r4, [pc, #696] @ (2faaac >::_M_default_append(unsigned int)@@Base+0x77ee8>) │ │ │ │ + ldr r4, [pc, #728] @ (2faacc >::_M_default_append(unsigned int)@@Base+0x77f08>) │ │ │ │ lsls r1, r2, #1 │ │ │ │ - @ instruction: 0xb6e6 │ │ │ │ + @ instruction: 0xb6ee │ │ │ │ lsls r6, r1, #1 │ │ │ │ - ldr r4, [pc, #584] @ (2faa44 >::_M_default_append(unsigned int)@@Base+0x77e80>) │ │ │ │ + ldr r4, [pc, #616] @ (2faa64 >::_M_default_append(unsigned int)@@Base+0x77ea0>) │ │ │ │ lsls r1, r2, #1 │ │ │ │ - @ instruction: 0xb6ca │ │ │ │ + @ instruction: 0xb6d2 │ │ │ │ lsls r6, r1, #1 │ │ │ │ - ldr r4, [pc, #480] @ (2fa9e4 >::_M_default_append(unsigned int)@@Base+0x77e20>) │ │ │ │ + ldr r4, [pc, #512] @ (2faa04 >::_M_default_append(unsigned int)@@Base+0x77e40>) │ │ │ │ lsls r1, r2, #1 │ │ │ │ - @ instruction: 0xb6ae │ │ │ │ + @ instruction: 0xb6b6 │ │ │ │ lsls r6, r1, #1 │ │ │ │ - ldr r4, [pc, #360] @ (2fa974 >::_M_default_append(unsigned int)@@Base+0x77db0>) │ │ │ │ + ldr r4, [pc, #392] @ (2fa994 >::_M_default_append(unsigned int)@@Base+0x77dd0>) │ │ │ │ lsls r1, r2, #1 │ │ │ │ - @ instruction: 0xb690 │ │ │ │ + @ instruction: 0xb698 │ │ │ │ lsls r6, r1, #1 │ │ │ │ - ldr r4, [pc, #240] @ (2fa904 >::_M_default_append(unsigned int)@@Base+0x77d40>) │ │ │ │ + ldr r4, [pc, #272] @ (2fa924 >::_M_default_append(unsigned int)@@Base+0x77d60>) │ │ │ │ lsls r1, r2, #1 │ │ │ │ - cpsid a │ │ │ │ + @ instruction: 0xb67c │ │ │ │ lsls r6, r1, #1 │ │ │ │ - ldr r4, [pc, #128] @ (2fa89c >::_M_default_append(unsigned int)@@Base+0x77cd8>) │ │ │ │ + ldr r4, [pc, #160] @ (2fa8bc >::_M_default_append(unsigned int)@@Base+0x77cf8>) │ │ │ │ lsls r1, r2, #1 │ │ │ │ - setend be │ │ │ │ + cpsie │ │ │ │ lsls r6, r1, #1 │ │ │ │ - ldr r4, [pc, #16] @ (2fa834 >::_M_default_append(unsigned int)@@Base+0x77c70>) │ │ │ │ + ldr r4, [pc, #48] @ (2fa854 >::_M_default_append(unsigned int)@@Base+0x77c90>) │ │ │ │ lsls r1, r2, #1 │ │ │ │ - @ instruction: 0xb63a │ │ │ │ + @ instruction: 0xb642 │ │ │ │ lsls r6, r1, #1 │ │ │ │ push {r4, r5, r6, lr} │ │ │ │ mov.w ip, #4096 @ 0x1000 │ │ │ │ sub.w ip, sp, ip │ │ │ │ str.w r0, [ip, #4080] @ 0xff0 │ │ │ │ mov r6, r0 │ │ │ │ mov r0, r1 │ │ │ │ @@ -830852,15 +830852,15 @@ │ │ │ │ pop {r4, r5, pc} │ │ │ │ blx 1172c <__stack_chk_fail@plt> │ │ │ │ nop │ │ │ │ asrs r6, r7 │ │ │ │ lsls r2, r3, #1 │ │ │ │ asrs r0, r7, #6 │ │ │ │ movs r0, r0 │ │ │ │ - ldr r2, [pc, #888] @ (2faca8 >::_M_default_append(unsigned int)@@Base+0x780e4>) │ │ │ │ + ldr r2, [pc, #920] @ (2facc8 >::_M_default_append(unsigned int)@@Base+0x78104>) │ │ │ │ lsls r1, r2, #1 │ │ │ │ asrs r4, r0 │ │ │ │ lsls r2, r3, #1 │ │ │ │ stmdb sp!, {r4, r5, r6, r7, r8, lr} │ │ │ │ mov.w ip, #4096 @ 0x1000 │ │ │ │ sub.w ip, sp, ip │ │ │ │ str.w r0, [ip, #4064] @ 0xfe0 │ │ │ │ @@ -830911,15 +830911,15 @@ │ │ │ │ lsls r2, r2, #2 │ │ │ │ bl 14fdc │ │ │ │ str.w r8, [r4, #80] @ 0x50 │ │ │ │ str r7, [r4, #112] @ 0x70 │ │ │ │ add sp, #8 │ │ │ │ ldmia.w sp!, {r4, r5, r6, r7, r8, pc} │ │ │ │ nop │ │ │ │ - ldr r2, [pc, #488] @ (2fabc4 >::_M_default_append(unsigned int)@@Base+0x78000>) │ │ │ │ + ldr r2, [pc, #520] @ (2fabe4 >::_M_default_append(unsigned int)@@Base+0x78020>) │ │ │ │ lsls r1, r2, #1 │ │ │ │ push {r4, r5, r6, lr} │ │ │ │ mov.w ip, #4096 @ 0x1000 │ │ │ │ sub.w ip, sp, ip │ │ │ │ str.w r0, [ip, #4072] @ 0xfe8 │ │ │ │ mov r5, r1 │ │ │ │ sub sp, #8 │ │ │ │ @@ -830957,15 +830957,15 @@ │ │ │ │ mov r3, r4 │ │ │ │ movs r2, #24 │ │ │ │ mov r1, r5 │ │ │ │ str r6, [sp, #0] │ │ │ │ bl 14fdc │ │ │ │ add sp, #8 │ │ │ │ pop {r4, r5, r6, pc} │ │ │ │ - ldr r1, [pc, #848] @ (2fadac >::_M_default_append(unsigned int)@@Base+0x781e8>) │ │ │ │ + ldr r1, [pc, #880] @ (2fadcc >::_M_default_append(unsigned int)@@Base+0x78208>) │ │ │ │ lsls r1, r2, #1 │ │ │ │ stmdb sp!, {r4, r5, r6, r7, r8, lr} │ │ │ │ mov.w ip, #4096 @ 0x1000 │ │ │ │ sub.w ip, sp, ip │ │ │ │ str.w r0, [ip, #4056] @ 0xfd8 │ │ │ │ ldr r3, [r1, #4] │ │ │ │ sub sp, #16 │ │ │ │ @@ -831087,23 +831087,23 @@ │ │ │ │ strd r3, r3, [r6, #116] @ 0x74 │ │ │ │ movs r4, #1 │ │ │ │ b.n 2faaca >::_M_default_append(unsigned int)@@Base+0x77f06> │ │ │ │ ldr r3, [r1, #120] @ 0x78 │ │ │ │ subs r5, r3, #1 │ │ │ │ bpl.n 2faad8 >::_M_default_append(unsigned int)@@Base+0x77f14> │ │ │ │ b.n 2fab2e >::_M_default_append(unsigned int)@@Base+0x77f6a> │ │ │ │ - ldr r0, [pc, #992] @ (2faf98 >::_M_default_append(unsigned int)@@Base+0x783d4>) │ │ │ │ + ldr r1, [pc, #0] @ (2fabb8 >::_M_default_append(unsigned int)@@Base+0x77ff4>) │ │ │ │ lsls r1, r2, #1 │ │ │ │ - cbz r0, 2fac08 >::_M_default_append(unsigned int)@@Base+0x78044> │ │ │ │ + cbz r0, 2fac0a >::_M_default_append(unsigned int)@@Base+0x78046> │ │ │ │ lsls r6, r1, #1 │ │ │ │ - ldr r0, [pc, #648] @ (2fae48 >::_M_default_append(unsigned int)@@Base+0x78284>) │ │ │ │ + ldr r0, [pc, #680] @ (2fae68 >::_M_default_append(unsigned int)@@Base+0x782a4>) │ │ │ │ lsls r1, r2, #1 │ │ │ │ - uxtb r2, r3 │ │ │ │ + uxtb r2, r4 │ │ │ │ lsls r6, r1, #1 │ │ │ │ - ldr r0, [pc, #368] @ (2fad38 >::_M_default_append(unsigned int)@@Base+0x78174>) │ │ │ │ + ldr r0, [pc, #400] @ (2fad58 >::_M_default_append(unsigned int)@@Base+0x78194>) │ │ │ │ lsls r1, r2, #1 │ │ │ │ stmdb sp!, {r3, r4, r5, r6, r7, r8, r9, lr} │ │ │ │ mov.w ip, #4096 @ 0x1000 │ │ │ │ sub.w ip, sp, ip │ │ │ │ str.w r0, [ip, #4064] @ 0xfe0 │ │ │ │ mov r7, r3 │ │ │ │ bl 54f174 │ │ │ │ @@ -831204,21 +831204,21 @@ │ │ │ │ bl 17c90 │ │ │ │ mov r0, r5 │ │ │ │ mov r1, r6 │ │ │ │ bl 17e10 │ │ │ │ mov r0, r6 │ │ │ │ ldmia.w sp!, {r3, r4, r5, r6, r7, r8, r9, pc} │ │ │ │ nop │ │ │ │ - bx r2 │ │ │ │ + bx r3 │ │ │ │ lsls r1, r2, #1 │ │ │ │ - cbz r0, 2fad0a >::_M_default_append(unsigned int)@@Base+0x78146> │ │ │ │ + cbz r0, 2fad0c >::_M_default_append(unsigned int)@@Base+0x78148> │ │ │ │ lsls r6, r1, #1 │ │ │ │ - mov r8, lr │ │ │ │ + mov r8, pc │ │ │ │ lsls r1, r2, #1 │ │ │ │ - cbz r6, 2fad0a >::_M_default_append(unsigned int)@@Base+0x78146> │ │ │ │ + cbz r6, 2fad0c >::_M_default_append(unsigned int)@@Base+0x78148> │ │ │ │ lsls r6, r1, #1 │ │ │ │ ldr r3, [r2, #0] │ │ │ │ cmp r3, #0 │ │ │ │ beq.w 2fae3a >::_M_default_append(unsigned int)@@Base+0x78276> │ │ │ │ push {r4, r5, r6, r7, lr} │ │ │ │ mov.w ip, #4096 @ 0x1000 │ │ │ │ sub.w ip, sp, ip │ │ │ │ @@ -831339,27 +831339,27 @@ │ │ │ │ add r0, pc │ │ │ │ bl 17e10 │ │ │ │ ldr r3, [sp, #12] │ │ │ │ b.n 2fadfe >::_M_default_append(unsigned int)@@Base+0x7823a> │ │ │ │ movs r3, #1 │ │ │ │ mov r0, r3 │ │ │ │ bx lr │ │ │ │ - mov ip, r1 │ │ │ │ + mov ip, r2 │ │ │ │ lsls r1, r2, #1 │ │ │ │ - mov r2, r1 │ │ │ │ + mov r2, r2 │ │ │ │ lsls r1, r2, #1 │ │ │ │ - add sp, #264 @ 0x108 │ │ │ │ + add sp, #296 @ 0x128 │ │ │ │ lsls r6, r1, #1 │ │ │ │ - cmp lr, r8 │ │ │ │ + cmp lr, r9 │ │ │ │ lsls r1, r2, #1 │ │ │ │ - add r7, sp, #1016 @ 0x3f8 │ │ │ │ + add sp, #24 │ │ │ │ lsls r6, r1, #1 │ │ │ │ - cmp ip, r1 │ │ │ │ + cmp ip, r2 │ │ │ │ lsls r1, r2, #1 │ │ │ │ - add r7, sp, #784 @ 0x310 │ │ │ │ + add r7, sp, #816 @ 0x330 │ │ │ │ lsls r6, r1, #1 │ │ │ │ push {r4, r5, lr} │ │ │ │ mov.w ip, #4096 @ 0x1000 │ │ │ │ sub.w ip, sp, ip │ │ │ │ str.w r0, [ip, #4072] @ 0xfe8 │ │ │ │ sub sp, #12 │ │ │ │ mov r4, r0 │ │ │ │ @@ -831389,17 +831389,17 @@ │ │ │ │ pop {r4, r5, pc} │ │ │ │ mov r0, r5 │ │ │ │ ldr.w r1, [r2, #144] @ 0x90 │ │ │ │ bl 4fb8e4 │ │ │ │ mov r0, r4 │ │ │ │ add sp, #12 │ │ │ │ pop {r4, r5, pc} │ │ │ │ - cmp r0, r4 │ │ │ │ + cmp r0, r5 │ │ │ │ lsls r1, r2, #1 │ │ │ │ - add r7, sp, #352 @ 0x160 │ │ │ │ + add r7, sp, #384 @ 0x180 │ │ │ │ lsls r6, r1, #1 │ │ │ │ stmdb sp!, {r4, r5, r6, r7, r8, r9, sl, fp, lr} │ │ │ │ mov.w ip, #4096 @ 0x1000 │ │ │ │ vpush {d8-d11} │ │ │ │ sub.w ip, sp, ip │ │ │ │ str.w r0, [ip, #4016] @ 0xfb0 │ │ │ │ sub sp, #12 │ │ │ │ @@ -831683,21 +831683,21 @@ │ │ │ │ bl 17e10 │ │ │ │ ldr r3, [sp, #0] │ │ │ │ b.n 2fb1b6 >::_M_default_append(unsigned int)@@Base+0x785f2> │ │ │ │ ldr r3, [r4, #4] │ │ │ │ vldr d8, [pc, #4] @ 2fb248 >::_M_default_append(unsigned int)@@Base+0x78684> │ │ │ │ b.n 2fb02a >::_M_default_append(unsigned int)@@Base+0x78466> │ │ │ │ ... │ │ │ │ - sbcs r4, r4 │ │ │ │ + sbcs r4, r5 │ │ │ │ lsls r1, r2, #1 │ │ │ │ - add r3, sp, #880 @ 0x370 │ │ │ │ + add r3, sp, #912 @ 0x390 │ │ │ │ lsls r6, r1, #1 │ │ │ │ - sbcs r6, r0 │ │ │ │ + sbcs r6, r1 │ │ │ │ lsls r1, r2, #1 │ │ │ │ - add r3, sp, #760 @ 0x2f8 │ │ │ │ + add r3, sp, #792 @ 0x318 │ │ │ │ lsls r6, r1, #1 │ │ │ │ stmdb sp!, {r4, r5, r6, r7, r8, lr} │ │ │ │ mov.w ip, #4096 @ 0x1000 │ │ │ │ vpush {d8} │ │ │ │ sub.w ip, sp, ip │ │ │ │ str.w r0, [ip, #4024] @ 0xfb8 │ │ │ │ mov r8, r2 │ │ │ │ @@ -831829,25 +831829,25 @@ │ │ │ │ nop │ │ │ │ adds r7, #142 @ 0x8e │ │ │ │ lsls r2, r3, #1 │ │ │ │ asrs r0, r7, #6 │ │ │ │ movs r0, r0 │ │ │ │ adds r6, #212 @ 0xd4 │ │ │ │ lsls r2, r3, #1 │ │ │ │ - eors r6, r0 │ │ │ │ + eors r6, r1 │ │ │ │ lsls r1, r2, #1 │ │ │ │ - lsrs r0, r6 │ │ │ │ + lsrs r0, r7 │ │ │ │ lsls r1, r2, #1 │ │ │ │ - ands r6, r5 │ │ │ │ + ands r6, r6 │ │ │ │ lsls r1, r2, #1 │ │ │ │ - eors r4, r4 │ │ │ │ + eors r4, r5 │ │ │ │ lsls r1, r2, #1 │ │ │ │ - ands r6, r0 │ │ │ │ + ands r6, r1 │ │ │ │ lsls r1, r2, #1 │ │ │ │ - add r2, sp, #248 @ 0xf8 │ │ │ │ + add r2, sp, #280 @ 0x118 │ │ │ │ lsls r6, r1, #1 │ │ │ │ stmdb sp!, {r4, r5, r6, r7, r8, lr} │ │ │ │ mov.w ip, #4096 @ 0x1000 │ │ │ │ sub.w ip, sp, ip │ │ │ │ str.w r0, [ip, #4008] @ 0xfa8 │ │ │ │ ldr.w r2, [pc, #1168] @ 2fb88c >::_M_default_append(unsigned int)@@Base+0x78cc8> │ │ │ │ sub sp, #64 @ 0x40 │ │ │ │ @@ -832235,45 +832235,45 @@ │ │ │ │ nop │ │ │ │ adds r6, #8 │ │ │ │ lsls r2, r3, #1 │ │ │ │ asrs r0, r7, #6 │ │ │ │ movs r0, r0 │ │ │ │ adds r5, #234 @ 0xea │ │ │ │ lsls r2, r3, #1 │ │ │ │ - subs r6, #102 @ 0x66 │ │ │ │ + subs r6, #110 @ 0x6e │ │ │ │ lsls r1, r2, #1 │ │ │ │ - add r0, sp, #632 @ 0x278 │ │ │ │ + add r0, sp, #664 @ 0x298 │ │ │ │ lsls r6, r1, #1 │ │ │ │ - subs r5, #144 @ 0x90 │ │ │ │ + subs r5, #152 @ 0x98 │ │ │ │ lsls r1, r2, #1 │ │ │ │ - add r7, pc, #800 @ (adr r7, 2fbbc8 >::_M_default_append(unsigned int)@@Base+0x79004>) │ │ │ │ + add r7, pc, #832 @ (adr r7, 2fbbe8 >::_M_default_append(unsigned int)@@Base+0x79024>) │ │ │ │ lsls r6, r1, #1 │ │ │ │ - subs r5, #118 @ 0x76 │ │ │ │ + subs r5, #126 @ 0x7e │ │ │ │ lsls r1, r2, #1 │ │ │ │ - add r7, pc, #696 @ (adr r7, 2fbb68 >::_M_default_append(unsigned int)@@Base+0x78fa4>) │ │ │ │ + add r7, pc, #728 @ (adr r7, 2fbb88 >::_M_default_append(unsigned int)@@Base+0x78fc4>) │ │ │ │ lsls r6, r1, #1 │ │ │ │ - subs r5, #92 @ 0x5c │ │ │ │ + subs r5, #100 @ 0x64 │ │ │ │ lsls r1, r2, #1 │ │ │ │ - add r7, pc, #592 @ (adr r7, 2fbb08 >::_M_default_append(unsigned int)@@Base+0x78f44>) │ │ │ │ + add r7, pc, #624 @ (adr r7, 2fbb28 >::_M_default_append(unsigned int)@@Base+0x78f64>) │ │ │ │ lsls r6, r1, #1 │ │ │ │ - subs r5, #66 @ 0x42 │ │ │ │ + subs r5, #74 @ 0x4a │ │ │ │ lsls r1, r2, #1 │ │ │ │ - add r7, pc, #488 @ (adr r7, 2fbaa8 >::_M_default_append(unsigned int)@@Base+0x78ee4>) │ │ │ │ + add r7, pc, #520 @ (adr r7, 2fbac8 >::_M_default_append(unsigned int)@@Base+0x78f04>) │ │ │ │ lsls r6, r1, #1 │ │ │ │ - subs r3, #154 @ 0x9a │ │ │ │ + subs r3, #162 @ 0xa2 │ │ │ │ lsls r1, r2, #1 │ │ │ │ - add r5, pc, #840 @ (adr r5, 2fbc10 >::_M_default_append(unsigned int)@@Base+0x7904c>) │ │ │ │ + add r5, pc, #872 @ (adr r5, 2fbc30 >::_M_default_append(unsigned int)@@Base+0x7906c>) │ │ │ │ lsls r6, r1, #1 │ │ │ │ - subs r3, #126 @ 0x7e │ │ │ │ + subs r3, #134 @ 0x86 │ │ │ │ lsls r1, r2, #1 │ │ │ │ - add r5, pc, #728 @ (adr r5, 2fbba8 >::_M_default_append(unsigned int)@@Base+0x78fe4>) │ │ │ │ + add r5, pc, #760 @ (adr r5, 2fbbc8 >::_M_default_append(unsigned int)@@Base+0x79004>) │ │ │ │ lsls r6, r1, #1 │ │ │ │ - subs r3, #96 @ 0x60 │ │ │ │ + subs r3, #104 @ 0x68 │ │ │ │ lsls r1, r2, #1 │ │ │ │ - add r5, pc, #608 @ (adr r5, 2fbb38 >::_M_default_append(unsigned int)@@Base+0x78f74>) │ │ │ │ + add r5, pc, #640 @ (adr r5, 2fbb58 >::_M_default_append(unsigned int)@@Base+0x78f94>) │ │ │ │ lsls r6, r1, #1 │ │ │ │ stmdb sp!, {r4, r5, r6, r7, r8, r9, lr} │ │ │ │ mov.w ip, #4096 @ 0x1000 │ │ │ │ sub.w ip, sp, ip │ │ │ │ str.w r0, [ip, #4056] @ 0xfd8 │ │ │ │ sub sp, #12 │ │ │ │ mov r7, r0 │ │ │ │ @@ -832432,35 +832432,35 @@ │ │ │ │ adds r0, #12 │ │ │ │ bl 17c90 │ │ │ │ ldr r0, [pc, #48] @ (2fbaa0 >::_M_default_append(unsigned int)@@Base+0x78edc>) │ │ │ │ mov r1, r4 │ │ │ │ add r0, pc │ │ │ │ bl 17e10 │ │ │ │ b.n 2fba3e >::_M_default_append(unsigned int)@@Base+0x78e7a> │ │ │ │ - subs r2, #12 │ │ │ │ + subs r2, #20 │ │ │ │ lsls r1, r2, #1 │ │ │ │ - add r4, pc, #272 @ (adr r4, 2fbb90 >::_M_default_append(unsigned int)@@Base+0x78fcc>) │ │ │ │ + add r4, pc, #304 @ (adr r4, 2fbbb0 >::_M_default_append(unsigned int)@@Base+0x78fec>) │ │ │ │ lsls r6, r1, #1 │ │ │ │ - subs r1, #238 @ 0xee │ │ │ │ + subs r1, #246 @ 0xf6 │ │ │ │ lsls r1, r2, #1 │ │ │ │ - subs r1, #164 @ 0xa4 │ │ │ │ + subs r1, #172 @ 0xac │ │ │ │ lsls r1, r2, #1 │ │ │ │ - add r3, pc, #880 @ (adr r3, 2fbdfc >::_M_default_append(unsigned int)@@Base+0x79238>) │ │ │ │ + add r3, pc, #912 @ (adr r3, 2fbe1c >::_M_default_append(unsigned int)@@Base+0x79258>) │ │ │ │ lsls r6, r1, #1 │ │ │ │ - subs r1, #132 @ 0x84 │ │ │ │ + subs r1, #140 @ 0x8c │ │ │ │ lsls r1, r2, #1 │ │ │ │ - add r3, pc, #752 @ (adr r3, 2fbd84 >::_M_default_append(unsigned int)@@Base+0x791c0>) │ │ │ │ + add r3, pc, #784 @ (adr r3, 2fbda4 >::_M_default_append(unsigned int)@@Base+0x791e0>) │ │ │ │ lsls r6, r1, #1 │ │ │ │ - subs r1, #108 @ 0x6c │ │ │ │ + subs r1, #116 @ 0x74 │ │ │ │ lsls r1, r2, #1 │ │ │ │ - add r3, pc, #656 @ (adr r3, 2fbd2c >::_M_default_append(unsigned int)@@Base+0x79168>) │ │ │ │ + add r3, pc, #688 @ (adr r3, 2fbd4c >::_M_default_append(unsigned int)@@Base+0x79188>) │ │ │ │ lsls r6, r1, #1 │ │ │ │ - subs r1, #76 @ 0x4c │ │ │ │ + subs r1, #84 @ 0x54 │ │ │ │ lsls r1, r2, #1 │ │ │ │ - add r3, pc, #528 @ (adr r3, 2fbcb4 >::_M_default_append(unsigned int)@@Base+0x790f0>) │ │ │ │ + add r3, pc, #560 @ (adr r3, 2fbcd4 >::_M_default_append(unsigned int)@@Base+0x79110>) │ │ │ │ lsls r6, r1, #1 │ │ │ │ stmdb sp!, {r4, r5, r6, r7, r8, lr} │ │ │ │ mov.w ip, #4096 @ 0x1000 │ │ │ │ vpush {d8} │ │ │ │ sub.w ip, sp, ip │ │ │ │ str.w r0, [ip, #4000] @ 0xfa0 │ │ │ │ mov r5, r0 │ │ │ │ @@ -832741,25 +832741,25 @@ │ │ │ │ ... │ │ │ │ cmp r7, #76 @ 0x4c │ │ │ │ lsls r2, r3, #1 │ │ │ │ asrs r0, r7, #6 │ │ │ │ movs r0, r0 │ │ │ │ cmp r5, #156 @ 0x9c │ │ │ │ lsls r2, r3, #1 │ │ │ │ - adds r6, #246 @ 0xf6 │ │ │ │ + adds r6, #254 @ 0xfe │ │ │ │ lsls r1, r2, #1 │ │ │ │ - add r1, pc, #184 @ (adr r1, 2fbe7c >::_M_default_append(unsigned int)@@Base+0x792b8>) │ │ │ │ + add r1, pc, #216 @ (adr r1, 2fbe9c >::_M_default_append(unsigned int)@@Base+0x792d8>) │ │ │ │ lsls r6, r1, #1 │ │ │ │ - adds r6, #112 @ 0x70 │ │ │ │ + adds r6, #120 @ 0x78 │ │ │ │ lsls r1, r2, #1 │ │ │ │ - add r0, pc, #672 @ (adr r0, 2fc06c >::_M_default_append(unsigned int)@@Base+0x794a8>) │ │ │ │ + add r0, pc, #704 @ (adr r0, 2fc08c >::_M_default_append(unsigned int)@@Base+0x794c8>) │ │ │ │ lsls r6, r1, #1 │ │ │ │ - adds r6, #28 │ │ │ │ + adds r6, #36 @ 0x24 │ │ │ │ lsls r1, r2, #1 │ │ │ │ - add r0, pc, #336 @ (adr r0, 2fbf24 >::_M_default_append(unsigned int)@@Base+0x79360>) │ │ │ │ + add r0, pc, #368 @ (adr r0, 2fbf44 >::_M_default_append(unsigned int)@@Base+0x79380>) │ │ │ │ lsls r6, r1, #1 │ │ │ │ mov r1, r4 │ │ │ │ mov r0, r5 │ │ │ │ bl 2fb3e8 >::_M_default_append(unsigned int)@@Base+0x78824> │ │ │ │ mov r6, r0 │ │ │ │ cmp r0, #1 │ │ │ │ beq.w 2fbc60 >::_M_default_append(unsigned int)@@Base+0x7909c> │ │ │ │ @@ -832796,25 +832796,25 @@ │ │ │ │ ldr r0, [pc, #40] @ (2fbe64 >::_M_default_append(unsigned int)@@Base+0x792a0>) │ │ │ │ mov r1, r6 │ │ │ │ add r0, pc │ │ │ │ bl 17e10 │ │ │ │ b.n 2fbc6c >::_M_default_append(unsigned int)@@Base+0x790a8> │ │ │ │ blx 1172c <__stack_chk_fail@plt> │ │ │ │ ... │ │ │ │ - adds r5, #198 @ 0xc6 │ │ │ │ + adds r5, #206 @ 0xce │ │ │ │ lsls r1, r2, #1 │ │ │ │ - ldr r7, [sp, #1016] @ 0x3f8 │ │ │ │ + add r0, pc, #24 @ (adr r0, 2fbe70 >::_M_default_append(unsigned int)@@Base+0x792ac>) │ │ │ │ lsls r6, r1, #1 │ │ │ │ - adds r5, #154 @ 0x9a │ │ │ │ + adds r5, #162 @ 0xa2 │ │ │ │ lsls r1, r2, #1 │ │ │ │ - ldr r7, [sp, #840] @ 0x348 │ │ │ │ + ldr r7, [sp, #872] @ 0x368 │ │ │ │ lsls r6, r1, #1 │ │ │ │ - adds r5, #128 @ 0x80 │ │ │ │ + adds r5, #136 @ 0x88 │ │ │ │ lsls r1, r2, #1 │ │ │ │ - ldr r7, [sp, #736] @ 0x2e0 │ │ │ │ + ldr r7, [sp, #768] @ 0x300 │ │ │ │ lsls r6, r1, #1 │ │ │ │ stmdb sp!, {r4, r5, r6, r7, r8, r9, sl, fp, lr} │ │ │ │ mov.w ip, #4096 @ 0x1000 │ │ │ │ sub.w ip, sp, ip │ │ │ │ str.w r0, [ip, #4032] @ 0xfc0 │ │ │ │ mov r6, r3 │ │ │ │ sub sp, #28 │ │ │ │ @@ -832974,25 +832974,25 @@ │ │ │ │ ldr r0, [pc, #32] @ (2fc030 >::_M_default_append(unsigned int)@@Base+0x7946c>) │ │ │ │ ldr r1, [sp, #12] │ │ │ │ add r0, pc │ │ │ │ bl 17e10 │ │ │ │ ldr r3, [sp, #12] │ │ │ │ b.n 2fbea6 >::_M_default_append(unsigned int)@@Base+0x792e2> │ │ │ │ nop │ │ │ │ - adds r4, #34 @ 0x22 │ │ │ │ + adds r4, #42 @ 0x2a │ │ │ │ lsls r1, r2, #1 │ │ │ │ - ldr r6, [sp, #360] @ 0x168 │ │ │ │ + ldr r6, [sp, #392] @ 0x188 │ │ │ │ lsls r6, r1, #1 │ │ │ │ - adds r3, #226 @ 0xe2 │ │ │ │ + adds r3, #234 @ 0xea │ │ │ │ lsls r1, r2, #1 │ │ │ │ - ldr r6, [sp, #120] @ 0x78 │ │ │ │ + ldr r6, [sp, #152] @ 0x98 │ │ │ │ lsls r6, r1, #1 │ │ │ │ - adds r3, #172 @ 0xac │ │ │ │ + adds r3, #180 @ 0xb4 │ │ │ │ lsls r1, r2, #1 │ │ │ │ - ldr r5, [sp, #912] @ 0x390 │ │ │ │ + ldr r5, [sp, #944] @ 0x3b0 │ │ │ │ lsls r6, r1, #1 │ │ │ │ stmdb sp!, {r4, r5, r6, r7, r8, r9, sl, fp, lr} │ │ │ │ mov.w ip, #4096 @ 0x1000 │ │ │ │ vpush {d8} │ │ │ │ sub.w ip, sp, ip │ │ │ │ str.w r0, [ip, #3984] @ 0xf90 │ │ │ │ mov r6, r2 │ │ │ │ @@ -834106,143 +834106,143 @@ │ │ │ │ nop │ │ │ │ cmp r1, #184 @ 0xb8 │ │ │ │ lsls r2, r3, #1 │ │ │ │ asrs r0, r7, #6 │ │ │ │ movs r0, r0 │ │ │ │ cmp r1, #128 @ 0x80 │ │ │ │ lsls r2, r3, #1 │ │ │ │ - adds r2, #180 @ 0xb4 │ │ │ │ + adds r2, #188 @ 0xbc │ │ │ │ lsls r1, r2, #1 │ │ │ │ - ldr r4, [sp, #936] @ 0x3a8 │ │ │ │ + ldr r4, [sp, #968] @ 0x3c8 │ │ │ │ lsls r6, r1, #1 │ │ │ │ - adds r2, #10 │ │ │ │ + adds r2, #18 │ │ │ │ lsls r1, r2, #1 │ │ │ │ - ldr r4, [sp, #256] @ 0x100 │ │ │ │ + ldr r4, [sp, #288] @ 0x120 │ │ │ │ lsls r6, r1, #1 │ │ │ │ - adds r1, #198 @ 0xc6 │ │ │ │ + adds r1, #206 @ 0xce │ │ │ │ lsls r1, r2, #1 │ │ │ │ - adds r1, #80 @ 0x50 │ │ │ │ + adds r1, #88 @ 0x58 │ │ │ │ lsls r1, r2, #1 │ │ │ │ - ldr r3, [sp, #536] @ 0x218 │ │ │ │ + ldr r3, [sp, #568] @ 0x238 │ │ │ │ lsls r6, r1, #1 │ │ │ │ - adds r1, #48 @ 0x30 │ │ │ │ + adds r1, #56 @ 0x38 │ │ │ │ lsls r1, r2, #1 │ │ │ │ - ldr r3, [sp, #408] @ 0x198 │ │ │ │ + ldr r3, [sp, #440] @ 0x1b8 │ │ │ │ lsls r6, r1, #1 │ │ │ │ - adds r0, #180 @ 0xb4 │ │ │ │ + adds r0, #188 @ 0xbc │ │ │ │ lsls r1, r2, #1 │ │ │ │ - cmp r7, #168 @ 0xa8 │ │ │ │ + cmp r7, #176 @ 0xb0 │ │ │ │ lsls r1, r2, #1 │ │ │ │ - ldr r1, [sp, #888] @ 0x378 │ │ │ │ + ldr r1, [sp, #920] @ 0x398 │ │ │ │ lsls r6, r1, #1 │ │ │ │ - cmp r7, #136 @ 0x88 │ │ │ │ + cmp r7, #144 @ 0x90 │ │ │ │ lsls r1, r2, #1 │ │ │ │ - ldr r1, [sp, #760] @ 0x2f8 │ │ │ │ + ldr r1, [sp, #792] @ 0x318 │ │ │ │ lsls r6, r1, #1 │ │ │ │ - cmp r7, #74 @ 0x4a │ │ │ │ + cmp r7, #82 @ 0x52 │ │ │ │ lsls r1, r2, #1 │ │ │ │ - ldr r1, [sp, #512] @ 0x200 │ │ │ │ + ldr r1, [sp, #544] @ 0x220 │ │ │ │ lsls r6, r1, #1 │ │ │ │ - cmp r7, #0 │ │ │ │ + cmp r7, #8 │ │ │ │ lsls r1, r2, #1 │ │ │ │ - ldr r1, [sp, #216] @ 0xd8 │ │ │ │ + ldr r1, [sp, #248] @ 0xf8 │ │ │ │ lsls r6, r1, #1 │ │ │ │ - cmp r6, #222 @ 0xde │ │ │ │ + cmp r6, #230 @ 0xe6 │ │ │ │ lsls r1, r2, #1 │ │ │ │ - ldr r1, [sp, #80] @ 0x50 │ │ │ │ + ldr r1, [sp, #112] @ 0x70 │ │ │ │ lsls r6, r1, #1 │ │ │ │ - cmp r6, #188 @ 0xbc │ │ │ │ + cmp r6, #196 @ 0xc4 │ │ │ │ lsls r1, r2, #1 │ │ │ │ - ldr r0, [sp, #968] @ 0x3c8 │ │ │ │ + ldr r0, [sp, #1000] @ 0x3e8 │ │ │ │ lsls r6, r1, #1 │ │ │ │ - cmp r5, #236 @ 0xec │ │ │ │ + cmp r5, #244 @ 0xf4 │ │ │ │ lsls r1, r2, #1 │ │ │ │ - ldr r0, [sp, #136] @ 0x88 │ │ │ │ + ldr r0, [sp, #168] @ 0xa8 │ │ │ │ lsls r6, r1, #1 │ │ │ │ - cmp r5, #170 @ 0xaa │ │ │ │ + cmp r5, #178 @ 0xb2 │ │ │ │ lsls r1, r2, #1 │ │ │ │ - cmp r4, #242 @ 0xf2 │ │ │ │ + cmp r4, #250 @ 0xfa │ │ │ │ lsls r1, r2, #1 │ │ │ │ - str r7, [sp, #160] @ 0xa0 │ │ │ │ + str r7, [sp, #192] @ 0xc0 │ │ │ │ lsls r6, r1, #1 │ │ │ │ - cmp r4, #208 @ 0xd0 │ │ │ │ + cmp r4, #216 @ 0xd8 │ │ │ │ lsls r1, r2, #1 │ │ │ │ - str r7, [sp, #24] │ │ │ │ + str r7, [sp, #56] @ 0x38 │ │ │ │ lsls r6, r1, #1 │ │ │ │ - cmp r4, #174 @ 0xae │ │ │ │ + cmp r4, #182 @ 0xb6 │ │ │ │ lsls r1, r2, #1 │ │ │ │ - str r6, [sp, #912] @ 0x390 │ │ │ │ + str r6, [sp, #944] @ 0x3b0 │ │ │ │ lsls r6, r1, #1 │ │ │ │ - cmp r4, #130 @ 0x82 │ │ │ │ + cmp r4, #138 @ 0x8a │ │ │ │ lsls r1, r2, #1 │ │ │ │ - str r6, [sp, #736] @ 0x2e0 │ │ │ │ + str r6, [sp, #768] @ 0x300 │ │ │ │ lsls r6, r1, #1 │ │ │ │ - cmp r4, #118 @ 0x76 │ │ │ │ + cmp r4, #126 @ 0x7e │ │ │ │ lsls r1, r2, #1 │ │ │ │ - cmp r3, #16 │ │ │ │ + cmp r3, #24 │ │ │ │ lsls r1, r2, #1 │ │ │ │ - cmp r1, #188 @ 0xbc │ │ │ │ + cmp r1, #196 @ 0xc4 │ │ │ │ lsls r1, r2, #1 │ │ │ │ - cmp r1, #74 @ 0x4a │ │ │ │ + cmp r1, #82 @ 0x52 │ │ │ │ lsls r1, r2, #1 │ │ │ │ - str r3, [sp, #520] @ 0x208 │ │ │ │ + str r3, [sp, #552] @ 0x228 │ │ │ │ lsls r6, r1, #1 │ │ │ │ - cmp r1, #46 @ 0x2e │ │ │ │ + cmp r1, #54 @ 0x36 │ │ │ │ lsls r1, r2, #1 │ │ │ │ - str r3, [sp, #408] @ 0x198 │ │ │ │ + str r3, [sp, #440] @ 0x1b8 │ │ │ │ lsls r6, r1, #1 │ │ │ │ - cmp r1, #16 │ │ │ │ + cmp r1, #24 │ │ │ │ lsls r1, r2, #1 │ │ │ │ - str r3, [sp, #280] @ 0x118 │ │ │ │ + str r3, [sp, #312] @ 0x138 │ │ │ │ lsls r6, r1, #1 │ │ │ │ - cmp r0, #246 @ 0xf6 │ │ │ │ + cmp r0, #254 @ 0xfe │ │ │ │ lsls r1, r2, #1 │ │ │ │ - str r3, [sp, #176] @ 0xb0 │ │ │ │ + str r3, [sp, #208] @ 0xd0 │ │ │ │ lsls r6, r1, #1 │ │ │ │ - cmp r0, #214 @ 0xd6 │ │ │ │ + cmp r0, #222 @ 0xde │ │ │ │ lsls r1, r2, #1 │ │ │ │ - str r3, [sp, #48] @ 0x30 │ │ │ │ + str r3, [sp, #80] @ 0x50 │ │ │ │ lsls r6, r1, #1 │ │ │ │ - cmp r0, #184 @ 0xb8 │ │ │ │ + cmp r0, #192 @ 0xc0 │ │ │ │ lsls r1, r2, #1 │ │ │ │ - str r2, [sp, #960] @ 0x3c0 │ │ │ │ + str r2, [sp, #992] @ 0x3e0 │ │ │ │ lsls r6, r1, #1 │ │ │ │ - cmp r0, #158 @ 0x9e │ │ │ │ + cmp r0, #166 @ 0xa6 │ │ │ │ lsls r1, r2, #1 │ │ │ │ - str r2, [sp, #848] @ 0x350 │ │ │ │ + str r2, [sp, #880] @ 0x370 │ │ │ │ lsls r6, r1, #1 │ │ │ │ - cmp r0, #128 @ 0x80 │ │ │ │ + cmp r0, #136 @ 0x88 │ │ │ │ lsls r1, r2, #1 │ │ │ │ - str r2, [sp, #728] @ 0x2d8 │ │ │ │ + str r2, [sp, #760] @ 0x2f8 │ │ │ │ lsls r6, r1, #1 │ │ │ │ - cmp r0, #96 @ 0x60 │ │ │ │ + cmp r0, #104 @ 0x68 │ │ │ │ lsls r1, r2, #1 │ │ │ │ - str r2, [sp, #600] @ 0x258 │ │ │ │ + str r2, [sp, #632] @ 0x278 │ │ │ │ lsls r6, r1, #1 │ │ │ │ - cmp r0, #68 @ 0x44 │ │ │ │ + cmp r0, #76 @ 0x4c │ │ │ │ lsls r1, r2, #1 │ │ │ │ - str r2, [sp, #488] @ 0x1e8 │ │ │ │ + str r2, [sp, #520] @ 0x208 │ │ │ │ lsls r6, r1, #1 │ │ │ │ - cmp r0, #40 @ 0x28 │ │ │ │ + cmp r0, #48 @ 0x30 │ │ │ │ lsls r1, r2, #1 │ │ │ │ - str r2, [sp, #376] @ 0x178 │ │ │ │ + str r2, [sp, #408] @ 0x198 │ │ │ │ lsls r6, r1, #1 │ │ │ │ - cmp r0, #12 │ │ │ │ + cmp r0, #20 │ │ │ │ lsls r1, r2, #1 │ │ │ │ - str r2, [sp, #264] @ 0x108 │ │ │ │ + str r2, [sp, #296] @ 0x128 │ │ │ │ lsls r6, r1, #1 │ │ │ │ - movs r7, #240 @ 0xf0 │ │ │ │ + movs r7, #248 @ 0xf8 │ │ │ │ lsls r1, r2, #1 │ │ │ │ - str r2, [sp, #152] @ 0x98 │ │ │ │ + str r2, [sp, #184] @ 0xb8 │ │ │ │ lsls r6, r1, #1 │ │ │ │ - movs r7, #212 @ 0xd4 │ │ │ │ + movs r7, #220 @ 0xdc │ │ │ │ lsls r1, r2, #1 │ │ │ │ - str r2, [sp, #40] @ 0x28 │ │ │ │ + str r2, [sp, #72] @ 0x48 │ │ │ │ lsls r6, r1, #1 │ │ │ │ - movs r7, #206 @ 0xce │ │ │ │ + movs r7, #214 @ 0xd6 │ │ │ │ lsls r1, r2, #1 │ │ │ │ ldr r3, [r5, #8] │ │ │ │ ldr.w r4, [r3, r8, lsl #2] │ │ │ │ ldrd r3, r2, [r4, #16] │ │ │ │ cmp r2, r3 │ │ │ │ beq.n 2fcd74 >::_M_default_append(unsigned int)@@Base+0x7a1b0> │ │ │ │ mov r0, r6 │ │ │ │ @@ -834415,53 +834415,53 @@ │ │ │ │ bl 17c90 │ │ │ │ ldr r0, [pc, #88] @ (2fcf44 >::_M_default_append(unsigned int)@@Base+0x7a380>) │ │ │ │ mov.w r1, #4294967295 @ 0xffffffff │ │ │ │ add r0, pc │ │ │ │ bl 17e10 │ │ │ │ b.n 2fcdde >::_M_default_append(unsigned int)@@Base+0x7a21a> │ │ │ │ nop │ │ │ │ - movs r6, #4 │ │ │ │ + movs r6, #12 │ │ │ │ lsls r1, r2, #1 │ │ │ │ - str r0, [sp, #240] @ 0xf0 │ │ │ │ + str r0, [sp, #272] @ 0x110 │ │ │ │ lsls r6, r1, #1 │ │ │ │ - movs r5, #230 @ 0xe6 │ │ │ │ + movs r5, #238 @ 0xee │ │ │ │ lsls r1, r2, #1 │ │ │ │ - str r0, [sp, #112] @ 0x70 │ │ │ │ + str r0, [sp, #144] @ 0x90 │ │ │ │ lsls r6, r1, #1 │ │ │ │ - movs r5, #196 @ 0xc4 │ │ │ │ + movs r5, #204 @ 0xcc │ │ │ │ lsls r1, r2, #1 │ │ │ │ - ldrh r2, [r7, #62] @ 0x3e │ │ │ │ + str r0, [sp, #8] │ │ │ │ lsls r6, r1, #1 │ │ │ │ - movs r5, #168 @ 0xa8 │ │ │ │ + movs r5, #176 @ 0xb0 │ │ │ │ lsls r1, r2, #1 │ │ │ │ - ldrh r6, [r3, #62] @ 0x3e │ │ │ │ + ldrh r6, [r4, #62] @ 0x3e │ │ │ │ lsls r6, r1, #1 │ │ │ │ - movs r5, #140 @ 0x8c │ │ │ │ + movs r5, #148 @ 0x94 │ │ │ │ lsls r1, r2, #1 │ │ │ │ - ldrh r2, [r0, #62] @ 0x3e │ │ │ │ + ldrh r2, [r1, #62] @ 0x3e │ │ │ │ lsls r6, r1, #1 │ │ │ │ - movs r5, #136 @ 0x88 │ │ │ │ + movs r5, #144 @ 0x90 │ │ │ │ lsls r1, r2, #1 │ │ │ │ - movs r5, #74 @ 0x4a │ │ │ │ + movs r5, #82 @ 0x52 │ │ │ │ lsls r1, r2, #1 │ │ │ │ - ldrh r0, [r0, #60] @ 0x3c │ │ │ │ + ldrh r0, [r1, #60] @ 0x3c │ │ │ │ lsls r6, r1, #1 │ │ │ │ - movs r5, #70 @ 0x46 │ │ │ │ + movs r5, #78 @ 0x4e │ │ │ │ lsls r1, r2, #1 │ │ │ │ - movs r5, #8 │ │ │ │ + movs r5, #16 │ │ │ │ lsls r1, r2, #1 │ │ │ │ - ldrh r6, [r7, #56] @ 0x38 │ │ │ │ + ldrh r6, [r0, #58] @ 0x3a │ │ │ │ lsls r6, r1, #1 │ │ │ │ - movs r4, #236 @ 0xec │ │ │ │ + movs r4, #244 @ 0xf4 │ │ │ │ lsls r1, r2, #1 │ │ │ │ - ldrh r2, [r4, #56] @ 0x38 │ │ │ │ + ldrh r2, [r5, #56] @ 0x38 │ │ │ │ lsls r6, r1, #1 │ │ │ │ - movs r4, #208 @ 0xd0 │ │ │ │ + movs r4, #216 @ 0xd8 │ │ │ │ lsls r1, r2, #1 │ │ │ │ - ldrh r6, [r0, #56] @ 0x38 │ │ │ │ + ldrh r6, [r1, #56] @ 0x38 │ │ │ │ lsls r6, r1, #1 │ │ │ │ push {r4, r5, lr} │ │ │ │ mov.w ip, #4096 @ 0x1000 │ │ │ │ sub.w ip, sp, ip │ │ │ │ str.w r0, [ip, #4064] @ 0xfe0 │ │ │ │ sub sp, #20 │ │ │ │ mov r5, r0 │ │ │ │ @@ -834498,17 +834498,17 @@ │ │ │ │ bl 17c90 │ │ │ │ ldr r0, [pc, #16] @ (2fcfb4 >::_M_default_append(unsigned int)@@Base+0x7a3f0>) │ │ │ │ mov r1, r4 │ │ │ │ add r0, pc │ │ │ │ bl 17e10 │ │ │ │ b.n 2fcf78 >::_M_default_append(unsigned int)@@Base+0x7a3b4> │ │ │ │ nop │ │ │ │ - movs r4, #22 │ │ │ │ + movs r4, #30 │ │ │ │ lsls r1, r2, #1 │ │ │ │ - ldrh r6, [r1, #50] @ 0x32 │ │ │ │ + ldrh r6, [r2, #50] @ 0x32 │ │ │ │ lsls r6, r1, #1 │ │ │ │ stmdb sp!, {r4, r5, r6, r7, r8, r9, sl, fp, lr} │ │ │ │ mov.w ip, #4096 @ 0x1000 │ │ │ │ vpush {d8} │ │ │ │ sub.w ip, sp, ip │ │ │ │ str.w r0, [ip, #2928] @ 0xb70 │ │ │ │ mov fp, r2 │ │ │ │ @@ -834918,71 +834918,71 @@ │ │ │ │ blx 1172c <__stack_chk_fail@plt> │ │ │ │ nop │ │ │ │ ... │ │ │ │ subs r2, r6, r0 │ │ │ │ lsls r2, r3, #1 │ │ │ │ asrs r0, r7, #6 │ │ │ │ movs r0, r0 │ │ │ │ - movs r3, #200 @ 0xc8 │ │ │ │ + movs r3, #208 @ 0xd0 │ │ │ │ lsls r1, r2, #1 │ │ │ │ - movs r4, #224 @ 0xe0 │ │ │ │ + movs r4, #232 @ 0xe8 │ │ │ │ lsls r1, r2, #1 │ │ │ │ - movs r3, #184 @ 0xb8 │ │ │ │ + movs r3, #192 @ 0xc0 │ │ │ │ lsls r1, r2, #1 │ │ │ │ - movs r2, #0 │ │ │ │ + movs r2, #8 │ │ │ │ lsls r1, r2, #1 │ │ │ │ - movs r1, #202 @ 0xca │ │ │ │ + movs r1, #210 @ 0xd2 │ │ │ │ lsls r1, r2, #1 │ │ │ │ - movs r2, #142 @ 0x8e │ │ │ │ + movs r2, #150 @ 0x96 │ │ │ │ lsls r1, r2, #1 │ │ │ │ - movs r1, #36 @ 0x24 │ │ │ │ + movs r1, #44 @ 0x2c │ │ │ │ lsls r1, r2, #1 │ │ │ │ - ldrh r4, [r3, #26] │ │ │ │ + ldrh r4, [r4, #26] │ │ │ │ lsls r6, r1, #1 │ │ │ │ asrs r2, r5, #29 │ │ │ │ lsls r2, r3, #1 │ │ │ │ - movs r0, #232 @ 0xe8 │ │ │ │ + movs r0, #240 @ 0xf0 │ │ │ │ lsls r1, r2, #1 │ │ │ │ - ldrh r6, [r3, #24] │ │ │ │ + ldrh r6, [r4, #24] │ │ │ │ lsls r6, r1, #1 │ │ │ │ - movs r0, #198 @ 0xc6 │ │ │ │ + movs r0, #206 @ 0xce │ │ │ │ lsls r1, r2, #1 │ │ │ │ - ldrh r6, [r7, #22] │ │ │ │ + ldrh r6, [r0, #24] │ │ │ │ lsls r6, r1, #1 │ │ │ │ - movs r0, #170 @ 0xaa │ │ │ │ + movs r0, #178 @ 0xb2 │ │ │ │ lsls r1, r2, #1 │ │ │ │ - ldrh r2, [r4, #22] │ │ │ │ + ldrh r2, [r5, #22] │ │ │ │ lsls r6, r1, #1 │ │ │ │ - movs r0, #146 @ 0x92 │ │ │ │ + movs r0, #154 @ 0x9a │ │ │ │ lsls r1, r2, #1 │ │ │ │ - ldrh r0, [r1, #22] │ │ │ │ + ldrh r0, [r2, #22] │ │ │ │ lsls r6, r1, #1 │ │ │ │ - movs r0, #116 @ 0x74 │ │ │ │ + movs r0, #124 @ 0x7c │ │ │ │ lsls r1, r2, #1 │ │ │ │ - ldrh r4, [r5, #20] │ │ │ │ + ldrh r4, [r6, #20] │ │ │ │ lsls r6, r1, #1 │ │ │ │ - movs r0, #58 @ 0x3a │ │ │ │ + movs r0, #66 @ 0x42 │ │ │ │ lsls r1, r2, #1 │ │ │ │ - ldrh r2, [r6, #18] │ │ │ │ + ldrh r2, [r7, #18] │ │ │ │ lsls r6, r1, #1 │ │ │ │ - movs r0, #32 │ │ │ │ + movs r0, #40 @ 0x28 │ │ │ │ lsls r1, r2, #1 │ │ │ │ - ldrh r0, [r3, #18] │ │ │ │ + ldrh r0, [r4, #18] │ │ │ │ lsls r6, r1, #1 │ │ │ │ - subs r2, r3, #7 │ │ │ │ + subs r2, r4, #7 │ │ │ │ lsls r1, r2, #1 │ │ │ │ - ldrh r2, [r2, #16] │ │ │ │ + ldrh r2, [r3, #16] │ │ │ │ lsls r6, r1, #1 │ │ │ │ - subs r0, r0, #7 │ │ │ │ + subs r0, r1, #7 │ │ │ │ lsls r1, r2, #1 │ │ │ │ - ldrh r0, [r7, #14] │ │ │ │ + ldrh r0, [r0, #16] │ │ │ │ lsls r6, r1, #1 │ │ │ │ - subs r6, r1, #6 │ │ │ │ + subs r6, r2, #6 │ │ │ │ lsls r1, r2, #1 │ │ │ │ - ldrh r6, [r0, #14] │ │ │ │ + ldrh r6, [r1, #14] │ │ │ │ lsls r6, r1, #1 │ │ │ │ push {r4, r5, r6, r7, lr} │ │ │ │ mov.w ip, #4096 @ 0x1000 │ │ │ │ vpush {d8} │ │ │ │ sub.w ip, sp, ip │ │ │ │ str.w r0, [ip, #4032] @ 0xfc0 │ │ │ │ mov r4, r0 │ │ │ │ @@ -835138,25 +835138,25 @@ │ │ │ │ blx 1172c <__stack_chk_fail@plt> │ │ │ │ asrs r2, r4, #20 │ │ │ │ lsls r2, r3, #1 │ │ │ │ asrs r0, r7, #6 │ │ │ │ movs r0, r0 │ │ │ │ asrs r0, r6, #16 │ │ │ │ lsls r2, r3, #1 │ │ │ │ - adds r2, r4, #6 │ │ │ │ + adds r2, r5, #6 │ │ │ │ lsls r1, r2, #1 │ │ │ │ - strh r2, [r3, #62] @ 0x3e │ │ │ │ + strh r2, [r4, #62] @ 0x3e │ │ │ │ lsls r6, r1, #1 │ │ │ │ - adds r4, r0, #6 │ │ │ │ + adds r4, r1, #6 │ │ │ │ lsls r1, r2, #1 │ │ │ │ - strh r4, [r7, #60] @ 0x3c │ │ │ │ + strh r4, [r0, #62] @ 0x3e │ │ │ │ lsls r6, r1, #1 │ │ │ │ - adds r6, r2, #5 │ │ │ │ + adds r6, r3, #5 │ │ │ │ lsls r1, r2, #1 │ │ │ │ - strh r6, [r1, #60] @ 0x3c │ │ │ │ + strh r6, [r2, #60] @ 0x3c │ │ │ │ lsls r6, r1, #1 │ │ │ │ stmdb sp!, {r4, r5, r6, r7, r8, r9, sl, fp, lr} │ │ │ │ mov.w ip, #4096 @ 0x1000 │ │ │ │ vpush {d8-d9} │ │ │ │ sub.w ip, sp, ip │ │ │ │ str.w r0, [ip, #4016] @ 0xfb0 │ │ │ │ sub sp, #28 │ │ │ │ @@ -835748,95 +835748,95 @@ │ │ │ │ adds r0, #12 │ │ │ │ bl 17c90 │ │ │ │ ldr r0, [pc, #172] @ (2fddb0 >::_M_default_append(unsigned int)@@Base+0x7b1ec>) │ │ │ │ mov.w r1, #4294967295 @ 0xffffffff │ │ │ │ add r0, pc │ │ │ │ bl 17e10 │ │ │ │ b.n 2fdc30 >::_M_default_append(unsigned int)@@Base+0x7b06c> │ │ │ │ - adds r4, r5, #1 │ │ │ │ + adds r4, r6, #1 │ │ │ │ lsls r1, r2, #1 │ │ │ │ - strh r2, [r4, #52] @ 0x34 │ │ │ │ + strh r2, [r5, #52] @ 0x34 │ │ │ │ lsls r6, r1, #1 │ │ │ │ - subs r2, r5, r4 │ │ │ │ + subs r2, r6, r4 │ │ │ │ lsls r1, r2, #1 │ │ │ │ - strh r0, [r4, #42] @ 0x2a │ │ │ │ + strh r0, [r5, #42] @ 0x2a │ │ │ │ lsls r6, r1, #1 │ │ │ │ - subs r4, r1, r4 │ │ │ │ + subs r4, r2, r4 │ │ │ │ lsls r1, r2, #1 │ │ │ │ - subs r6, r5, r2 │ │ │ │ + subs r6, r6, r2 │ │ │ │ lsls r1, r2, #1 │ │ │ │ - strh r4, [r4, #38] @ 0x26 │ │ │ │ + strh r4, [r5, #38] @ 0x26 │ │ │ │ lsls r6, r1, #1 │ │ │ │ - subs r2, r2, r2 │ │ │ │ + subs r2, r3, r2 │ │ │ │ lsls r1, r2, #1 │ │ │ │ - strh r0, [r1, #38] @ 0x26 │ │ │ │ + strh r0, [r2, #38] @ 0x26 │ │ │ │ lsls r6, r1, #1 │ │ │ │ - subs r0, r2, r2 │ │ │ │ + subs r0, r3, r2 │ │ │ │ lsls r1, r2, #1 │ │ │ │ - adds r4, r3, r7 │ │ │ │ + adds r4, r4, r7 │ │ │ │ lsls r1, r2, #1 │ │ │ │ - strh r4, [r2, #32] │ │ │ │ + strh r4, [r3, #32] │ │ │ │ lsls r6, r1, #1 │ │ │ │ - adds r6, r3, r7 │ │ │ │ + adds r6, r4, r7 │ │ │ │ lsls r1, r2, #1 │ │ │ │ - adds r6, r4, r3 │ │ │ │ + adds r6, r5, r3 │ │ │ │ lsls r1, r2, #1 │ │ │ │ - strh r6, [r3, #24] │ │ │ │ + strh r6, [r4, #24] │ │ │ │ lsls r6, r1, #1 │ │ │ │ - adds r6, r5, r2 │ │ │ │ + adds r6, r6, r2 │ │ │ │ lsls r1, r2, #1 │ │ │ │ - adds r2, r3, r1 │ │ │ │ + adds r2, r4, r1 │ │ │ │ lsls r1, r2, #1 │ │ │ │ - adds r4, r4, r6 │ │ │ │ + adds r4, r5, r6 │ │ │ │ lsls r1, r2, #1 │ │ │ │ - adds r6, r2, r1 │ │ │ │ + adds r6, r3, r1 │ │ │ │ lsls r1, r2, #1 │ │ │ │ - asrs r2, r2, #31 │ │ │ │ + asrs r2, r3, #31 │ │ │ │ lsls r1, r2, #1 │ │ │ │ - strh r2, [r1, #16] │ │ │ │ + strh r2, [r2, #16] │ │ │ │ lsls r6, r1, #1 │ │ │ │ - asrs r2, r7, #30 │ │ │ │ + asrs r2, r0, #31 │ │ │ │ lsls r1, r2, #1 │ │ │ │ - strh r2, [r6, #14] │ │ │ │ + strh r2, [r7, #14] │ │ │ │ lsls r6, r1, #1 │ │ │ │ - asrs r4, r2, #30 │ │ │ │ + asrs r4, r3, #30 │ │ │ │ lsls r1, r2, #1 │ │ │ │ - strh r2, [r1, #14] │ │ │ │ + strh r2, [r2, #14] │ │ │ │ lsls r6, r1, #1 │ │ │ │ - asrs r2, r6, #29 │ │ │ │ + asrs r2, r7, #29 │ │ │ │ lsls r1, r2, #1 │ │ │ │ - strh r0, [r5, #12] │ │ │ │ + strh r0, [r6, #12] │ │ │ │ lsls r6, r1, #1 │ │ │ │ - asrs r0, r3, #29 │ │ │ │ + asrs r0, r4, #29 │ │ │ │ lsls r1, r2, #1 │ │ │ │ - strh r6, [r1, #12] │ │ │ │ + strh r6, [r2, #12] │ │ │ │ lsls r6, r1, #1 │ │ │ │ - asrs r4, r7, #28 │ │ │ │ + asrs r4, r0, #29 │ │ │ │ lsls r1, r2, #1 │ │ │ │ - strh r2, [r6, #10] │ │ │ │ + strh r2, [r7, #10] │ │ │ │ lsls r6, r1, #1 │ │ │ │ - asrs r2, r4, #28 │ │ │ │ + asrs r2, r5, #28 │ │ │ │ lsls r1, r2, #1 │ │ │ │ - strh r0, [r3, #10] │ │ │ │ + strh r0, [r4, #10] │ │ │ │ lsls r6, r1, #1 │ │ │ │ - asrs r0, r1, #28 │ │ │ │ + asrs r0, r2, #28 │ │ │ │ lsls r1, r2, #1 │ │ │ │ - strh r6, [r7, #8] │ │ │ │ + strh r6, [r0, #10] │ │ │ │ lsls r6, r1, #1 │ │ │ │ - asrs r6, r5, #27 │ │ │ │ + asrs r6, r6, #27 │ │ │ │ lsls r1, r2, #1 │ │ │ │ - strh r4, [r4, #8] │ │ │ │ + strh r4, [r5, #8] │ │ │ │ lsls r6, r1, #1 │ │ │ │ - asrs r0, r2, #27 │ │ │ │ + asrs r0, r3, #27 │ │ │ │ lsls r1, r2, #1 │ │ │ │ - strh r6, [r0, #8] │ │ │ │ + strh r6, [r1, #8] │ │ │ │ lsls r6, r1, #1 │ │ │ │ - asrs r6, r6, #26 │ │ │ │ + asrs r6, r7, #26 │ │ │ │ lsls r1, r2, #1 │ │ │ │ - strh r4, [r5, #6] │ │ │ │ + strh r4, [r6, #6] │ │ │ │ lsls r6, r1, #1 │ │ │ │ push {r4, r5, r6, lr} │ │ │ │ mov.w ip, #4096 @ 0x1000 │ │ │ │ sub.w ip, sp, ip │ │ │ │ str.w r0, [ip, #4048] @ 0xfd0 │ │ │ │ ldr r2, [pc, #904] @ (2fe14c >::_M_default_append(unsigned int)@@Base+0x7b588>) │ │ │ │ sub sp, #32 │ │ │ │ @@ -836194,117 +836194,117 @@ │ │ │ │ add r0, pc │ │ │ │ bl 17e10 │ │ │ │ b.n 2fde52 >::_M_default_append(unsigned int)@@Base+0x7b28e> │ │ │ │ lsrs r2, r0, #17 │ │ │ │ lsls r2, r3, #1 │ │ │ │ asrs r0, r7, #6 │ │ │ │ movs r0, r0 │ │ │ │ - asrs r6, r5, #23 │ │ │ │ + asrs r6, r6, #23 │ │ │ │ lsls r1, r2, #1 │ │ │ │ bl 1d015a │ │ │ │ - asrs r2, r5, #28 │ │ │ │ + asrs r2, r6, #28 │ │ │ │ lsls r1, r2, #1 │ │ │ │ - asrs r4, r1, #29 │ │ │ │ + asrs r4, r2, #29 │ │ │ │ lsls r1, r2, #1 │ │ │ │ lsls r7, r0, #16 │ │ │ │ movs r0, r0 │ │ │ │ - asrs r0, r6, #21 │ │ │ │ + asrs r0, r7, #21 │ │ │ │ lsls r1, r2, #1 │ │ │ │ - ldrb r0, [r5, #30] │ │ │ │ + ldrb r0, [r6, #30] │ │ │ │ lsls r6, r1, #1 │ │ │ │ lsrs r6, r6, #14 │ │ │ │ lsls r2, r3, #1 │ │ │ │ - asrs r4, r7, #20 │ │ │ │ + asrs r4, r0, #21 │ │ │ │ lsls r1, r2, #1 │ │ │ │ - ldrb r4, [r6, #29] │ │ │ │ + ldrb r4, [r7, #29] │ │ │ │ lsls r6, r1, #1 │ │ │ │ ldmia r2, {r0, r1, r2, r5} │ │ │ │ vtbl.8 d28, {d31-, q15, #1 │ │ │ │ + vabal.u , d15, d6 │ │ │ │ lsls r1, r2, #1 │ │ │ │ - ldrb r6, [r6, #28] │ │ │ │ + ldrb r6, [r7, #28] │ │ │ │ lsls r6, r1, #1 │ │ │ │ - asrs r4, r4, #19 │ │ │ │ + asrs r4, r5, #19 │ │ │ │ lsls r1, r2, #1 │ │ │ │ - ldrb r4, [r3, #28] │ │ │ │ + ldrb r4, [r4, #28] │ │ │ │ lsls r6, r1, #1 │ │ │ │ stmia r5!, {r0, r1, r3, r5} │ │ │ │ vsli.32 q14, , #31 │ │ │ │ - vraddhn.i d17, , q11 │ │ │ │ + vraddhn.i d17, , q15 │ │ │ │ lsls r1, r2, #1 │ │ │ │ - ldrb r6, [r3, #27] │ │ │ │ + ldrb r6, [r4, #27] │ │ │ │ lsls r6, r1, #1 │ │ │ │ - asrs r4, r1, #18 │ │ │ │ + asrs r4, r2, #18 │ │ │ │ lsls r1, r2, #1 │ │ │ │ - ldrb r4, [r0, #27] │ │ │ │ + ldrb r4, [r1, #27] │ │ │ │ lsls r6, r1, #1 │ │ │ │ ldmia r7!, {r0, r1, r3, r4} │ │ │ │ - vmls.i , , d16[0] │ │ │ │ + vmls.i , , d24[0] │ │ │ │ lsls r1, r2, #1 │ │ │ │ - ldrb r0, [r3, #26] │ │ │ │ + ldrb r0, [r4, #26] │ │ │ │ lsls r6, r1, #1 │ │ │ │ bls.n 2fe292 >::_M_default_append(unsigned int)@@Base+0x7b6ce> │ │ │ │ - vsri.32 d17, d20, #1 │ │ │ │ + vsri.32 d17, d28, #1 │ │ │ │ lsls r1, r2, #1 │ │ │ │ - ldrb r4, [r5, #25] │ │ │ │ + ldrb r4, [r6, #25] │ │ │ │ lsls r6, r1, #1 │ │ │ │ - asrs r6, r2, #16 │ │ │ │ + asrs r6, r3, #16 │ │ │ │ lsls r1, r2, #1 │ │ │ │ - ldrb r4, [r1, #25] │ │ │ │ + ldrb r4, [r2, #25] │ │ │ │ lsls r6, r1, #1 │ │ │ │ @ instruction: 0xef81ffff │ │ │ │ - asrs r6, r2, #15 │ │ │ │ + asrs r6, r3, #15 │ │ │ │ lsls r1, r2, #1 │ │ │ │ - ldrb r6, [r1, #24] │ │ │ │ + ldrb r6, [r2, #24] │ │ │ │ lsls r6, r1, #1 │ │ │ │ bcs.n 2fe2ae >::_M_default_append(unsigned int)@@Base+0x7b6ea> │ │ │ │ - vsubw.u , , d26 │ │ │ │ + vrsra.u64 d17, d18, #1 │ │ │ │ lsls r1, r2, #1 │ │ │ │ - ldrb r2, [r4, #23] │ │ │ │ + ldrb r2, [r5, #23] │ │ │ │ lsls r6, r1, #1 │ │ │ │ - asrs r0, r5, #21 │ │ │ │ + asrs r0, r6, #21 │ │ │ │ lsls r1, r2, #1 │ │ │ │ - asrs r4, r0, #21 │ │ │ │ + asrs r4, r1, #21 │ │ │ │ lsls r1, r2, #1 │ │ │ │ - asrs r6, r5, #13 │ │ │ │ + asrs r6, r6, #13 │ │ │ │ lsls r1, r2, #1 │ │ │ │ - ldrb r6, [r4, #22] │ │ │ │ + ldrb r6, [r5, #22] │ │ │ │ lsls r6, r1, #1 │ │ │ │ - asrs r4, r1, #22 │ │ │ │ + asrs r4, r2, #22 │ │ │ │ lsls r1, r2, #1 │ │ │ │ - asrs r4, r0, #21 │ │ │ │ + asrs r4, r1, #21 │ │ │ │ lsls r1, r2, #1 │ │ │ │ - asrs r2, r6, #12 │ │ │ │ + asrs r2, r7, #12 │ │ │ │ lsls r1, r2, #1 │ │ │ │ - ldrb r2, [r5, #21] │ │ │ │ + ldrb r2, [r6, #21] │ │ │ │ lsls r6, r1, #1 │ │ │ │ - asrs r0, r5, #22 │ │ │ │ + asrs r0, r6, #22 │ │ │ │ lsls r1, r2, #1 │ │ │ │ - asrs r4, r5, #21 │ │ │ │ + asrs r4, r6, #21 │ │ │ │ lsls r1, r2, #1 │ │ │ │ - asrs r2, r6, #11 │ │ │ │ + asrs r2, r7, #11 │ │ │ │ lsls r1, r2, #1 │ │ │ │ - ldrb r2, [r5, #20] │ │ │ │ + ldrb r2, [r6, #20] │ │ │ │ lsls r6, r1, #1 │ │ │ │ - asrs r6, r0, #22 │ │ │ │ + asrs r6, r1, #22 │ │ │ │ lsls r1, r2, #1 │ │ │ │ - asrs r4, r7, #22 │ │ │ │ + asrs r4, r0, #23 │ │ │ │ lsls r1, r2, #1 │ │ │ │ - asrs r6, r6, #10 │ │ │ │ + asrs r6, r7, #10 │ │ │ │ lsls r1, r2, #1 │ │ │ │ - ldrb r6, [r5, #19] │ │ │ │ + ldrb r6, [r6, #19] │ │ │ │ lsls r6, r1, #1 │ │ │ │ ldmia r2, {r0, r2, r3, r5, r7} │ │ │ │ - vabal.u , d31, d24 │ │ │ │ + vsli.64 d17, d16, #63 @ 0x3f │ │ │ │ lsls r1, r2, #1 │ │ │ │ - asrs r4, r0, #17 │ │ │ │ + asrs r4, r1, #17 │ │ │ │ lsls r1, r2, #1 │ │ │ │ - asrs r0, r7, #9 │ │ │ │ + asrs r0, r0, #10 │ │ │ │ lsls r1, r2, #1 │ │ │ │ - ldrb r0, [r6, #18] │ │ │ │ + ldrb r0, [r7, #18] │ │ │ │ lsls r6, r1, #1 │ │ │ │ push {lr} │ │ │ │ mov.w ip, #4096 @ 0x1000 │ │ │ │ sub.w ip, sp, ip │ │ │ │ str.w r0, [ip, #4080] @ 0xff0 │ │ │ │ sub sp, #12 │ │ │ │ bl 2fddb4 >::_M_default_append(unsigned int)@@Base+0x7b1f0> │ │ │ │ @@ -836325,17 +836325,17 @@ │ │ │ │ add r0, pc │ │ │ │ bl 17e10 │ │ │ │ ldr r3, [sp, #4] │ │ │ │ mov r0, r3 │ │ │ │ add sp, #12 │ │ │ │ pop {pc} │ │ │ │ nop │ │ │ │ - asrs r0, r2, #5 │ │ │ │ + asrs r0, r3, #5 │ │ │ │ lsls r1, r2, #1 │ │ │ │ - ldrb r0, [r1, #14] │ │ │ │ + ldrb r0, [r2, #14] │ │ │ │ lsls r6, r1, #1 │ │ │ │ movs r0, r0 │ │ │ │ movs r0, r0 │ │ │ │ push {r4, r5, lr} │ │ │ │ mov.w ip, #4096 @ 0x1000 │ │ │ │ sub.w ip, sp, ip │ │ │ │ str.w r0, [ip, #4064] @ 0xfe0 │ │ │ │ @@ -836404,19 +836404,19 @@ │ │ │ │ ldr r0, [pc, #20] @ (2fe34c >::_M_default_append(unsigned int)@@Base+0x7b788>) │ │ │ │ mov r1, r5 │ │ │ │ add r0, pc │ │ │ │ bl 17e10 │ │ │ │ mov r0, r5 │ │ │ │ add sp, #20 │ │ │ │ pop {r4, r5, pc} │ │ │ │ - asrs r2, r2, #17 │ │ │ │ + asrs r2, r3, #17 │ │ │ │ lsls r1, r2, #1 │ │ │ │ - asrs r4, r6, #15 │ │ │ │ + asrs r4, r7, #15 │ │ │ │ lsls r1, r2, #1 │ │ │ │ - ldrb r4, [r7, #10] │ │ │ │ + ldrb r4, [r0, #11] │ │ │ │ lsls r6, r1, #1 │ │ │ │ push {r3, r4, r5, lr} │ │ │ │ mov.w ip, #4096 @ 0x1000 │ │ │ │ sub.w ip, sp, ip │ │ │ │ str.w r0, [ip, #4080] @ 0xff0 │ │ │ │ mov r4, r0 │ │ │ │ mov r0, r1 │ │ │ │ @@ -836440,17 +836440,17 @@ │ │ │ │ bl 17c90 │ │ │ │ ldr r0, [pc, #16] @ (2fe3a4 >::_M_default_append(unsigned int)@@Base+0x7b7e0>) │ │ │ │ mov r1, r4 │ │ │ │ add r0, pc │ │ │ │ bl 17e10 │ │ │ │ mov r0, r4 │ │ │ │ pop {r3, r4, r5, pc} │ │ │ │ - asrs r6, r2, #14 │ │ │ │ + asrs r6, r3, #14 │ │ │ │ lsls r1, r2, #1 │ │ │ │ - ldrb r6, [r3, #9] │ │ │ │ + ldrb r6, [r4, #9] │ │ │ │ lsls r6, r1, #1 │ │ │ │ push {r3, r4, r5, lr} │ │ │ │ mov.w ip, #4096 @ 0x1000 │ │ │ │ sub.w ip, sp, ip │ │ │ │ str.w r0, [ip, #4080] @ 0xff0 │ │ │ │ mov r5, r0 │ │ │ │ mov r0, r1 │ │ │ │ @@ -836483,19 +836483,19 @@ │ │ │ │ bl 17c90 │ │ │ │ ldr r0, [pc, #20] @ (2fe418 >::_M_default_append(unsigned int)@@Base+0x7b854>) │ │ │ │ mov r1, r5 │ │ │ │ add r0, pc │ │ │ │ bl 17e10 │ │ │ │ mov r0, r5 │ │ │ │ pop {r3, r4, r5, pc} │ │ │ │ - asrs r4, r4, #6 │ │ │ │ + asrs r4, r5, #6 │ │ │ │ lsls r1, r2, #1 │ │ │ │ - asrs r6, r4, #12 │ │ │ │ + asrs r6, r5, #12 │ │ │ │ lsls r1, r2, #1 │ │ │ │ - ldrb r6, [r5, #7] │ │ │ │ + ldrb r6, [r6, #7] │ │ │ │ lsls r6, r1, #1 │ │ │ │ push {r4, r5, r6, lr} │ │ │ │ mov.w ip, #4096 @ 0x1000 │ │ │ │ sub.w ip, sp, ip │ │ │ │ str.w r0, [ip, #4064] @ 0xfe0 │ │ │ │ ldr r2, [pc, #132] @ (2fe4b0 >::_M_default_append(unsigned int)@@Base+0x7b8ec>) │ │ │ │ sub sp, #16 │ │ │ │ @@ -836552,21 +836552,21 @@ │ │ │ │ b.n 2fe46e >::_M_default_append(unsigned int)@@Base+0x7b8aa> │ │ │ │ blx 1172c <__stack_chk_fail@plt> │ │ │ │ nop │ │ │ │ lsls r2, r3, #23 │ │ │ │ lsls r2, r3, #1 │ │ │ │ asrs r0, r7, #6 │ │ │ │ movs r0, r0 │ │ │ │ - asrs r4, r0, #11 │ │ │ │ + asrs r4, r1, #11 │ │ │ │ lsls r1, r2, #1 │ │ │ │ - ldrb r4, [r1, #6] │ │ │ │ + ldrb r4, [r2, #6] │ │ │ │ lsls r6, r1, #1 │ │ │ │ lsls r2, r3, #22 │ │ │ │ lsls r2, r3, #1 │ │ │ │ - asrs r6, r5, #9 │ │ │ │ + asrs r6, r6, #9 │ │ │ │ lsls r1, r2, #1 │ │ │ │ stmdb sp!, {r4, r5, r6, r7, r8, r9, sl, fp, lr} │ │ │ │ mov.w ip, #4096 @ 0x1000 │ │ │ │ vpush {d8} │ │ │ │ sub.w ip, sp, ip │ │ │ │ str.w r0, [ip, #3904] @ 0xf40 │ │ │ │ sub sp, #148 @ 0x94 │ │ │ │ @@ -836728,33 +836728,33 @@ │ │ │ │ nop │ │ │ │ nop.w │ │ │ │ ... │ │ │ │ lsls r4, r4, #20 │ │ │ │ lsls r2, r3, #1 │ │ │ │ asrs r0, r7, #6 │ │ │ │ movs r0, r0 │ │ │ │ - mov r8, sp │ │ │ │ + mov r8, lr │ │ │ │ lsls r6, r1, #1 │ │ │ │ - asrs r6, r7, #5 │ │ │ │ + asrs r6, r0, #6 │ │ │ │ lsls r1, r2, #1 │ │ │ │ - ldrb r6, [r0, #1] │ │ │ │ + ldrb r6, [r1, #1] │ │ │ │ lsls r6, r1, #1 │ │ │ │ lsls r4, r2, #17 │ │ │ │ lsls r2, r3, #1 │ │ │ │ - asrs r4, r0, #4 │ │ │ │ + asrs r4, r1, #4 │ │ │ │ lsls r1, r2, #1 │ │ │ │ - strb r4, [r1, #31] │ │ │ │ + strb r4, [r2, #31] │ │ │ │ lsls r6, r1, #1 │ │ │ │ - asrs r4, r7, #2 │ │ │ │ + asrs r4, r0, #3 │ │ │ │ lsls r1, r2, #1 │ │ │ │ - strb r4, [r0, #30] │ │ │ │ + strb r4, [r1, #30] │ │ │ │ lsls r6, r1, #1 │ │ │ │ - asrs r2, r4, #2 │ │ │ │ + asrs r2, r5, #2 │ │ │ │ lsls r1, r2, #1 │ │ │ │ - strb r2, [r5, #29] │ │ │ │ + strb r2, [r6, #29] │ │ │ │ lsls r6, r1, #1 │ │ │ │ ldr r3, [r5, #72] @ 0x48 │ │ │ │ mov r0, r6 │ │ │ │ ldrd r1, r2, [r5] │ │ │ │ str r3, [r7, #0] │ │ │ │ bl 527a1c │ │ │ │ cmp r0, #2 │ │ │ │ @@ -837178,37 +837178,37 @@ │ │ │ │ mov r1, r8 │ │ │ │ add r0, pc │ │ │ │ bl 17e10 │ │ │ │ b.n 2fe5b4 >::_M_default_append(unsigned int)@@Base+0x7b9f0> │ │ │ │ nop │ │ │ │ nop.w │ │ │ │ ... │ │ │ │ - lsrs r6, r2, #25 │ │ │ │ + lsrs r6, r3, #25 │ │ │ │ lsls r1, r2, #1 │ │ │ │ - strb r6, [r3, #20] │ │ │ │ + strb r6, [r4, #20] │ │ │ │ lsls r6, r1, #1 │ │ │ │ - lsrs r4, r3, #24 │ │ │ │ + lsrs r4, r4, #24 │ │ │ │ lsls r1, r2, #1 │ │ │ │ - strb r2, [r5, #19] │ │ │ │ + strb r2, [r6, #19] │ │ │ │ lsls r6, r1, #1 │ │ │ │ - lsrs r6, r2, #23 │ │ │ │ + lsrs r6, r3, #23 │ │ │ │ lsls r1, r2, #1 │ │ │ │ - strb r6, [r3, #18] │ │ │ │ + strb r6, [r4, #18] │ │ │ │ lsls r6, r1, #1 │ │ │ │ - lsrs r4, r7, #22 │ │ │ │ + lsrs r4, r0, #23 │ │ │ │ lsls r1, r2, #1 │ │ │ │ - strb r4, [r0, #18] │ │ │ │ + strb r4, [r1, #18] │ │ │ │ lsls r6, r1, #1 │ │ │ │ - lsrs r6, r3, #20 │ │ │ │ + lsrs r6, r4, #20 │ │ │ │ lsls r1, r2, #1 │ │ │ │ - lsrs r4, r0, #15 │ │ │ │ + lsrs r4, r1, #15 │ │ │ │ lsls r1, r2, #1 │ │ │ │ - lsrs r2, r7, #13 │ │ │ │ + lsrs r2, r0, #14 │ │ │ │ lsls r1, r2, #1 │ │ │ │ - strb r2, [r0, #9] │ │ │ │ + strb r2, [r1, #9] │ │ │ │ lsls r6, r1, #1 │ │ │ │ ldr r0, [pc, #220] @ (2fecd8 >::_M_default_append(unsigned int)@@Base+0x7c114>) │ │ │ │ mov.w r1, #428 @ 0x1ac │ │ │ │ add r0, pc │ │ │ │ adds r0, #12 │ │ │ │ bl 17c90 │ │ │ │ ldr r0, [pc, #212] @ (2fecdc >::_M_default_append(unsigned int)@@Base+0x7c118>) │ │ │ │ @@ -837280,37 +837280,37 @@ │ │ │ │ bl 17c90 │ │ │ │ ldr r0, [pc, #64] @ (2fed04 >::_M_default_append(unsigned int)@@Base+0x7c140>) │ │ │ │ mov.w r1, #4294967295 @ 0xffffffff │ │ │ │ add r0, pc │ │ │ │ bl 17e10 │ │ │ │ b.n 2fecb0 >::_M_default_append(unsigned int)@@Base+0x7c0ec> │ │ │ │ ... │ │ │ │ - lsrs r2, r4, #12 │ │ │ │ + lsrs r2, r5, #12 │ │ │ │ lsls r1, r2, #1 │ │ │ │ - strb r2, [r5, #7] │ │ │ │ + strb r2, [r6, #7] │ │ │ │ lsls r6, r1, #1 │ │ │ │ - lsrs r0, r1, #12 │ │ │ │ + lsrs r0, r2, #12 │ │ │ │ lsls r1, r2, #1 │ │ │ │ - strb r0, [r2, #7] │ │ │ │ + strb r0, [r3, #7] │ │ │ │ lsls r6, r1, #1 │ │ │ │ - lsrs r0, r6, #11 │ │ │ │ + lsrs r0, r7, #11 │ │ │ │ lsls r1, r2, #1 │ │ │ │ - strb r0, [r7, #6] │ │ │ │ + strb r0, [r0, #7] │ │ │ │ lsls r6, r1, #1 │ │ │ │ - lsrs r0, r2, #11 │ │ │ │ + lsrs r0, r3, #11 │ │ │ │ lsls r1, r2, #1 │ │ │ │ - strb r0, [r3, #6] │ │ │ │ + strb r0, [r4, #6] │ │ │ │ lsls r6, r1, #1 │ │ │ │ - lsrs r4, r0, #10 │ │ │ │ + lsrs r4, r1, #10 │ │ │ │ lsls r1, r2, #1 │ │ │ │ - strb r2, [r1, #5] │ │ │ │ + strb r2, [r2, #5] │ │ │ │ lsls r6, r1, #1 │ │ │ │ - lsrs r6, r4, #9 │ │ │ │ + lsrs r6, r5, #9 │ │ │ │ lsls r1, r2, #1 │ │ │ │ - strb r4, [r5, #4] │ │ │ │ + strb r4, [r6, #4] │ │ │ │ lsls r6, r1, #1 │ │ │ │ stmdb sp!, {r4, r5, r6, r7, r8, r9, sl, lr} │ │ │ │ mov.w ip, #4096 @ 0x1000 │ │ │ │ vpush {d8} │ │ │ │ sub.w ip, sp, ip │ │ │ │ str.w r0, [ip, #3920] @ 0xf50 │ │ │ │ mov r4, r0 │ │ │ │ @@ -837951,63 +837951,63 @@ │ │ │ │ bl 17e10 │ │ │ │ b.n 2ff0a6 >::_M_default_append(unsigned int)@@Base+0x7c4e2> │ │ │ │ nop │ │ │ │ stc2l 0, cr0, [r4], #356 @ 0x164 │ │ │ │ asrs r0, r7, #6 │ │ │ │ movs r0, r0 │ │ │ │ ldc2 0, cr0, [r2], #356 @ 0x164 │ │ │ │ - lsrs r0, r3, #3 │ │ │ │ + lsrs r0, r4, #3 │ │ │ │ lsls r1, r2, #1 │ │ │ │ - lsls r4, r1, #26 │ │ │ │ + lsls r4, r2, #26 │ │ │ │ lsls r1, r2, #1 │ │ │ │ - ldr r4, [r2, #84] @ 0x54 │ │ │ │ + ldr r4, [r3, #84] @ 0x54 │ │ │ │ lsls r6, r1, #1 │ │ │ │ - lsls r4, r6, #25 │ │ │ │ + lsls r4, r7, #25 │ │ │ │ lsls r1, r2, #1 │ │ │ │ - ldr r4, [r7, #80] @ 0x50 │ │ │ │ + ldr r4, [r0, #84] @ 0x54 │ │ │ │ lsls r6, r1, #1 │ │ │ │ - lsls r6, r2, #25 │ │ │ │ + lsls r6, r3, #25 │ │ │ │ lsls r1, r2, #1 │ │ │ │ - ldr r6, [r3, #80] @ 0x50 │ │ │ │ + ldr r6, [r4, #80] @ 0x50 │ │ │ │ lsls r6, r1, #1 │ │ │ │ - lsls r2, r1, #20 │ │ │ │ + lsls r2, r2, #20 │ │ │ │ lsls r1, r2, #1 │ │ │ │ - lsls r2, r6, #18 │ │ │ │ + lsls r2, r7, #18 │ │ │ │ lsls r1, r2, #1 │ │ │ │ - lsls r2, r5, #15 │ │ │ │ + lsls r2, r6, #15 │ │ │ │ lsls r1, r2, #1 │ │ │ │ - ldr r2, [r6, #40] @ 0x28 │ │ │ │ + ldr r2, [r7, #40] @ 0x28 │ │ │ │ lsls r6, r1, #1 │ │ │ │ - lsls r0, r2, #15 │ │ │ │ + lsls r0, r3, #15 │ │ │ │ lsls r1, r2, #1 │ │ │ │ - ldr r0, [r3, #40] @ 0x28 │ │ │ │ + ldr r0, [r4, #40] @ 0x28 │ │ │ │ lsls r6, r1, #1 │ │ │ │ - lsls r6, r6, #14 │ │ │ │ + lsls r6, r7, #14 │ │ │ │ lsls r1, r2, #1 │ │ │ │ - ldr r6, [r7, #36] @ 0x24 │ │ │ │ + ldr r6, [r0, #40] @ 0x28 │ │ │ │ lsls r6, r1, #1 │ │ │ │ - lsls r4, r3, #14 │ │ │ │ + lsls r4, r4, #14 │ │ │ │ lsls r1, r2, #1 │ │ │ │ - ldr r2, [r4, #36] @ 0x24 │ │ │ │ + ldr r2, [r5, #36] @ 0x24 │ │ │ │ lsls r6, r1, #1 │ │ │ │ - lsls r4, r7, #13 │ │ │ │ + lsls r4, r0, #14 │ │ │ │ lsls r1, r2, #1 │ │ │ │ - ldr r2, [r0, #36] @ 0x24 │ │ │ │ + ldr r2, [r1, #36] @ 0x24 │ │ │ │ lsls r6, r1, #1 │ │ │ │ - lsls r0, r4, #13 │ │ │ │ + lsls r0, r5, #13 │ │ │ │ lsls r1, r2, #1 │ │ │ │ - ldr r6, [r4, #32] │ │ │ │ + ldr r6, [r5, #32] │ │ │ │ lsls r6, r1, #1 │ │ │ │ - lsls r4, r0, #13 │ │ │ │ + lsls r4, r1, #13 │ │ │ │ lsls r1, r2, #1 │ │ │ │ - ldr r4, [r1, #32] │ │ │ │ + ldr r4, [r2, #32] │ │ │ │ lsls r6, r1, #1 │ │ │ │ - lsls r2, r5, #12 │ │ │ │ + lsls r2, r6, #12 │ │ │ │ lsls r1, r2, #1 │ │ │ │ - ldr r2, [r6, #28] │ │ │ │ + ldr r2, [r7, #28] │ │ │ │ lsls r6, r1, #1 │ │ │ │ push {r4, r5, r6, r7, lr} │ │ │ │ mov.w ip, #4096 @ 0x1000 │ │ │ │ sub.w ip, sp, ip │ │ │ │ str.w r0, [ip, #4040] @ 0xfc8 │ │ │ │ ldr.w r2, [pc, #1036] @ 2ff898 >::_M_default_append(unsigned int)@@Base+0x7ccd4> │ │ │ │ sub sp, #36 @ 0x24 │ │ │ │ @@ -838401,117 +838401,117 @@ │ │ │ │ ldrb r1, [r4, #11] │ │ │ │ subs r7, #148 @ 0x94 │ │ │ │ @ instruction: 0xffffffff │ │ │ │ vqrdmlsh.s , , d31[0] │ │ │ │ sbcs.w r0, r6, #14221312 @ 0xd90000 │ │ │ │ asrs r0, r7, #6 │ │ │ │ movs r0, r0 │ │ │ │ - lsls r2, r2, #9 │ │ │ │ + lsls r2, r3, #9 │ │ │ │ lsls r1, r2, #1 │ │ │ │ pldw [r9, #255]! │ │ │ │ - lsls r4, r3, #9 │ │ │ │ + lsls r4, r4, #9 │ │ │ │ lsls r1, r2, #1 │ │ │ │ - lsls r6, r5, #9 │ │ │ │ + lsls r6, r6, #9 │ │ │ │ lsls r1, r2, #1 │ │ │ │ lsls r7, r7, #17 │ │ │ │ movs r0, r0 │ │ │ │ - lsls r4, r1, #8 │ │ │ │ + lsls r4, r2, #8 │ │ │ │ lsls r1, r2, #1 │ │ │ │ - ldr r4, [r2, #12] │ │ │ │ + ldr r4, [r3, #12] │ │ │ │ lsls r6, r1, #1 │ │ │ │ @ instruction: 0xf4e20059 │ │ │ │ - lsls r0, r3, #7 │ │ │ │ + lsls r0, r4, #7 │ │ │ │ lsls r1, r2, #1 │ │ │ │ - ldr r0, [r4, #8] │ │ │ │ + ldr r0, [r5, #8] │ │ │ │ lsls r6, r1, #1 │ │ │ │ mrc 15, 5, APSR_nzcv, cr7, cr15, {7} │ │ │ │ mrc 15, 1, APSR_nzcv, cr1, cr15, {7} │ │ │ │ - lsls r2, r3, #6 │ │ │ │ + lsls r2, r4, #6 │ │ │ │ lsls r1, r2, #1 │ │ │ │ - ldr r2, [r4, #4] │ │ │ │ + ldr r2, [r5, #4] │ │ │ │ lsls r6, r1, #1 │ │ │ │ - lsls r0, r0, #6 │ │ │ │ + lsls r0, r1, #6 │ │ │ │ lsls r1, r2, #1 │ │ │ │ - ldr r0, [r1, #4] │ │ │ │ + ldr r0, [r2, #4] │ │ │ │ lsls r6, r1, #1 │ │ │ │ ldc 15, cr15, [r3, #1020] @ 0x3fc │ │ │ │ - lsls r0, r2, #6 │ │ │ │ + lsls r0, r3, #6 │ │ │ │ lsls r1, r2, #1 │ │ │ │ - lsls r2, r6, #6 │ │ │ │ + lsls r2, r7, #6 │ │ │ │ lsls r1, r2, #1 │ │ │ │ - lsls r2, r5, #4 │ │ │ │ + lsls r2, r6, #4 │ │ │ │ lsls r1, r2, #1 │ │ │ │ - str r2, [r6, #124] @ 0x7c │ │ │ │ + str r2, [r7, #124] @ 0x7c │ │ │ │ lsls r6, r1, #1 │ │ │ │ - lsls r0, r2, #4 │ │ │ │ + lsls r0, r3, #4 │ │ │ │ lsls r1, r2, #1 │ │ │ │ - str r0, [r3, #124] @ 0x7c │ │ │ │ + str r0, [r4, #124] @ 0x7c │ │ │ │ lsls r6, r1, #1 │ │ │ │ - lsls r2, r7, #5 │ │ │ │ + lsls r2, r0, #6 │ │ │ │ lsls r1, r2, #1 │ │ │ │ - lsls r0, r4, #6 │ │ │ │ + lsls r0, r5, #6 │ │ │ │ lsls r1, r2, #1 │ │ │ │ - lsls r4, r1, #3 │ │ │ │ + lsls r4, r2, #3 │ │ │ │ lsls r1, r2, #1 │ │ │ │ - str r4, [r2, #120] @ 0x78 │ │ │ │ + str r4, [r3, #120] @ 0x78 │ │ │ │ lsls r6, r1, #1 │ │ │ │ - lsls r2, r0, #6 │ │ │ │ + lsls r2, r1, #6 │ │ │ │ lsls r1, r2, #1 │ │ │ │ - lsls r0, r0, #7 │ │ │ │ + lsls r0, r1, #7 │ │ │ │ lsls r1, r2, #1 │ │ │ │ - lsls r2, r0, #2 │ │ │ │ + lsls r2, r1, #2 │ │ │ │ lsls r1, r2, #1 │ │ │ │ - str r2, [r1, #116] @ 0x74 │ │ │ │ + str r2, [r2, #116] @ 0x74 │ │ │ │ lsls r6, r1, #1 │ │ │ │ - lsls r4, r4, #1 │ │ │ │ + lsls r4, r5, #1 │ │ │ │ lsls r1, r2, #1 │ │ │ │ - str r2, [r5, #112] @ 0x70 │ │ │ │ + str r2, [r6, #112] @ 0x70 │ │ │ │ lsls r6, r1, #1 │ │ │ │ - lsls r0, r0, #6 │ │ │ │ + lsls r0, r1, #6 │ │ │ │ lsls r1, r2, #1 │ │ │ │ - lsls r2, r0, #7 │ │ │ │ + lsls r2, r1, #7 │ │ │ │ lsls r1, r2, #1 │ │ │ │ - movs r0, r3 │ │ │ │ + movs r0, r4 │ │ │ │ lsls r1, r2, #1 │ │ │ │ - str r0, [r4, #108] @ 0x6c │ │ │ │ + str r0, [r5, #108] @ 0x6c │ │ │ │ lsls r6, r1, #1 │ │ │ │ - lsls r6, r3, #6 │ │ │ │ + lsls r6, r4, #6 │ │ │ │ lsls r1, r2, #1 │ │ │ │ - lsls r4, r7, #6 │ │ │ │ + lsls r4, r0, #7 │ │ │ │ lsls r1, r2, #1 │ │ │ │ - vshr.u16 q8, q0, #6 │ │ │ │ - str r2, [r4, #104] @ 0x68 │ │ │ │ + vshr.u32 q8, q0, #30 │ │ │ │ + str r2, [r5, #104] @ 0x68 │ │ │ │ lsls r6, r1, #1 │ │ │ │ - lsls r4, r5, #6 │ │ │ │ + lsls r4, r6, #6 │ │ │ │ lsls r1, r2, #1 │ │ │ │ - lsls r0, r2, #7 │ │ │ │ + lsls r0, r3, #7 │ │ │ │ lsls r1, r2, #1 │ │ │ │ - vshr.u16 q0, q0, #12 │ │ │ │ - str r4, [r3, #100] @ 0x64 │ │ │ │ + vshr.u16 q0, q0, #4 │ │ │ │ + str r4, [r4, #100] @ 0x64 │ │ │ │ lsls r6, r1, #1 │ │ │ │ - lsls r2, r5, #6 │ │ │ │ + lsls r2, r6, #6 │ │ │ │ lsls r1, r2, #1 │ │ │ │ - lsls r4, r2, #7 │ │ │ │ + lsls r4, r3, #7 │ │ │ │ lsls r1, r2, #1 │ │ │ │ - vqadd.u16 q8, q0, q0 │ │ │ │ - str r0, [r3, #96] @ 0x60 │ │ │ │ + vqadd.u16 q8, q4, q0 │ │ │ │ + str r0, [r4, #96] @ 0x60 │ │ │ │ lsls r6, r1, #1 │ │ │ │ - ldrsb r4, [r4, r6] │ │ │ │ + ldrsb r4, [r5, r6] │ │ │ │ lsls r0, r2, #1 │ │ │ │ - lsls r4, r6, #6 │ │ │ │ + lsls r4, r7, #6 │ │ │ │ lsls r1, r2, #1 │ │ │ │ - vqadd.u8 q0, q6, q0 │ │ │ │ - str r4, [r2, #92] @ 0x5c │ │ │ │ + vqadd.u16 q0, q2, q0 │ │ │ │ + str r4, [r3, #92] @ 0x5c │ │ │ │ lsls r6, r1, #1 │ │ │ │ - lsls r0, r3, #6 │ │ │ │ + lsls r0, r4, #6 │ │ │ │ lsls r1, r2, #1 │ │ │ │ - lsls r6, r5, #7 │ │ │ │ + lsls r6, r6, #7 │ │ │ │ lsls r1, r2, #1 │ │ │ │ - mcr2 0, 6, r0, cr6, cr0, {2} │ │ │ │ - str r6, [r1, #88] @ 0x58 │ │ │ │ + mcr2 0, 6, r0, cr14, cr0, {2} │ │ │ │ + str r6, [r2, #88] @ 0x58 │ │ │ │ lsls r6, r1, #1 │ │ │ │ push {lr} │ │ │ │ mov.w ip, #4096 @ 0x1000 │ │ │ │ sub.w ip, sp, ip │ │ │ │ str.w r0, [ip, #4080] @ 0xff0 │ │ │ │ sub sp, #12 │ │ │ │ bl 2ff47c >::_M_default_append(unsigned int)@@Base+0x7c8b8> │ │ │ │ @@ -838532,16 +838532,16 @@ │ │ │ │ add r0, pc │ │ │ │ bl 17e10 │ │ │ │ ldr r3, [sp, #4] │ │ │ │ mov r0, r3 │ │ │ │ add sp, #12 │ │ │ │ pop {pc} │ │ │ │ nop │ │ │ │ - ldc2l 0, cr0, [r4, #-320]! @ 0xfffffec0 │ │ │ │ - str r4, [r7, #64] @ 0x40 │ │ │ │ + ldc2l 0, cr0, [ip, #-320]! @ 0xfffffec0 │ │ │ │ + str r4, [r0, #68] @ 0x44 │ │ │ │ lsls r6, r1, #1 │ │ │ │ ldr r2, [r0, #20] │ │ │ │ ldr r3, [r1, #20] │ │ │ │ cmp r2, r3 │ │ │ │ beq.n 2ff9e4 >::_M_default_append(unsigned int)@@Base+0x7ce20> │ │ │ │ bls.n 2ff9de >::_M_default_append(unsigned int)@@Base+0x7ce1a> │ │ │ │ movs r0, #1 │ │ │ │ @@ -838672,17 +838672,17 @@ │ │ │ │ mov r1, r4 │ │ │ │ add r0, pc │ │ │ │ bl 17e10 │ │ │ │ mov r0, r4 │ │ │ │ pop {r3, r4, r5, pc} │ │ │ │ @ instruction: 0xffffffff │ │ │ │ @ instruction: 0xffffffff │ │ │ │ - @ instruction: 0xfa360050 │ │ │ │ - vqadd.u8 q0, q5, q0 │ │ │ │ - str r6, [r4, #40] @ 0x28 │ │ │ │ + @ instruction: 0xfa3e0050 │ │ │ │ + vqadd.u16 q0, q1, q0 │ │ │ │ + str r6, [r5, #40] @ 0x28 │ │ │ │ lsls r6, r1, #1 │ │ │ │ stmdb sp!, {r4, r5, r6, r7, r8, r9, lr} │ │ │ │ mov.w ip, #4096 @ 0x1000 │ │ │ │ sub.w ip, sp, ip │ │ │ │ str.w r0, [ip, #4048] @ 0xfd0 │ │ │ │ sub sp, #20 │ │ │ │ mov r5, r0 │ │ │ │ @@ -838784,20 +838784,20 @@ │ │ │ │ strd r0, r1, [r6, #64] @ 0x40 │ │ │ │ strd r0, r1, [r6, #72] @ 0x48 │ │ │ │ mov r0, r3 │ │ │ │ str.w r2, [r6, #192] @ 0xc0 │ │ │ │ add sp, #20 │ │ │ │ ldmia.w sp!, {r4, r5, r6, r7, r8, r9, pc} │ │ │ │ nop │ │ │ │ - mrc2 0, 5, r0, cr6, cr0, {2} │ │ │ │ - mrc2 0, 2, r0, cr14, cr0, {2} │ │ │ │ - str r2, [r7, #28] │ │ │ │ + mrc2 0, 5, r0, cr14, cr0, {2} │ │ │ │ + mcr2 0, 3, r0, cr6, cr0, {2} │ │ │ │ + str r2, [r0, #32] │ │ │ │ lsls r6, r1, #1 │ │ │ │ - mcr2 0, 2, r0, cr4, cr0, {2} │ │ │ │ - mcr2 0, 1, r0, cr8, cr0, {2} │ │ │ │ + mcr2 0, 2, r0, cr12, cr0, {2} │ │ │ │ + mrc2 0, 1, r0, cr0, cr0, {2} │ │ │ │ push {r4, r5, lr} │ │ │ │ mov.w ip, #4096 @ 0x1000 │ │ │ │ sub.w ip, sp, ip │ │ │ │ str.w r0, [ip, #4064] @ 0xfe0 │ │ │ │ ldr r2, [pc, #92] @ (2ffd14 >::_M_default_append(unsigned int)@@Base+0x7d150>) │ │ │ │ sub sp, #20 │ │ │ │ ldr r3, [pc, #92] @ (2ffd18 >::_M_default_append(unsigned int)@@Base+0x7d154>) │ │ │ │ @@ -838835,15 +838835,15 @@ │ │ │ │ movs r0, #1 │ │ │ │ add sp, #20 │ │ │ │ pop {r4, r5, pc} │ │ │ │ blx 1172c <__stack_chk_fail@plt> │ │ │ │ stcl 0, cr0, [lr, #-356] @ 0xfffffe9c │ │ │ │ asrs r0, r7, #6 │ │ │ │ movs r0, r0 │ │ │ │ - stc2 0, cr0, [r0, #320] @ 0x140 │ │ │ │ + stc2 0, cr0, [r8, #320] @ 0x140 │ │ │ │ ldc 0, cr0, [r2, #-356] @ 0xfffffe9c │ │ │ │ stmdb sp!, {r4, r5, r6, r7, r8, r9, lr} │ │ │ │ mov.w ip, #4096 @ 0x1000 │ │ │ │ vpush {d8} │ │ │ │ sub.w ip, sp, ip │ │ │ │ str.w r0, [ip, #2992] @ 0xbb0 │ │ │ │ ldr r2, [pc, #456] @ (2fff04 >::_M_default_append(unsigned int)@@Base+0x7d340>) │ │ │ │ @@ -839018,32 +839018,32 @@ │ │ │ │ ldr r2, [sp, #20] │ │ │ │ b.n 2ffd6c >::_M_default_append(unsigned int)@@Base+0x7d1a8> │ │ │ │ blx 1172c <__stack_chk_fail@plt> │ │ │ │ stcl 0, cr0, [sl], {89} @ 0x59 │ │ │ │ asrs r0, r7, #6 │ │ │ │ movs r0, r0 │ │ │ │ ldc 0, cr0, [ip], {89} @ 0x59 │ │ │ │ - ldc2 0, cr0, [sl], {80} @ 0x50 │ │ │ │ - str r6, [r6, #0] │ │ │ │ + stc2 0, cr0, [r2], #320 @ 0x140 │ │ │ │ + str r6, [r7, #0] │ │ │ │ lsls r6, r1, #1 │ │ │ │ - stc2 0, cr0, [sl], #320 @ 0x140 │ │ │ │ - stc2 0, cr0, [r2], {80} @ 0x50 │ │ │ │ - ldrsh r6, [r3, r6] │ │ │ │ + ldc2 0, cr0, [r2], #320 @ 0x140 │ │ │ │ + stc2 0, cr0, [sl], {80} @ 0x50 │ │ │ │ + ldrsh r6, [r4, r6] │ │ │ │ lsls r6, r1, #1 │ │ │ │ - @ instruction: 0xfbe40050 │ │ │ │ - ldrsh r0, [r0, r6] │ │ │ │ + @ instruction: 0xfbec0050 │ │ │ │ + ldrsh r0, [r1, r6] │ │ │ │ lsls r6, r1, #1 │ │ │ │ - @ instruction: 0xfbb80050 │ │ │ │ - ldrsh r4, [r2, r5] │ │ │ │ + @ instruction: 0xfbc00050 │ │ │ │ + ldrsh r4, [r3, r5] │ │ │ │ lsls r6, r1, #1 │ │ │ │ - @ instruction: 0xfb9a0050 │ │ │ │ - ldrsh r6, [r6, r4] │ │ │ │ + @ instruction: 0xfba20050 │ │ │ │ + ldrsh r6, [r7, r4] │ │ │ │ lsls r6, r1, #1 │ │ │ │ - @ instruction: 0xfb620050 │ │ │ │ - ldrsh r6, [r7, r3] │ │ │ │ + @ instruction: 0xfb6a0050 │ │ │ │ + ldrsh r6, [r0, r4] │ │ │ │ lsls r6, r1, #1 │ │ │ │ ldrb.w ip, [r0, #24] │ │ │ │ ldrb r2, [r1, #24] │ │ │ │ push {r4, lr} │ │ │ │ mov r4, r0 │ │ │ │ ubfx r3, ip, #2, #1 │ │ │ │ ubfx lr, r2, #2, #1 │ │ │ │ @@ -839141,16 +839141,16 @@ │ │ │ │ bgt.n 2fffd6 >::_M_default_append(unsigned int)@@Base+0x7d412> │ │ │ │ movs r2, #0 │ │ │ │ b.n 2ffffa >::_M_default_append(unsigned int)@@Base+0x7d436> │ │ │ │ adds r3, r2, #4 │ │ │ │ b.n 300048 >::_M_default_append(unsigned int)@@Base+0x7d484> │ │ │ │ adds r3, r2, #3 │ │ │ │ b.n 300048 >::_M_default_append(unsigned int)@@Base+0x7d484> │ │ │ │ - @ instruction: 0xfa1e0050 │ │ │ │ - ldr r6, [sp, #8] │ │ │ │ + @ instruction: 0xfa260050 │ │ │ │ + ldr r6, [sp, #40] @ 0x28 │ │ │ │ lsls r6, r1, #1 │ │ │ │ push {r4, lr} │ │ │ │ mov.w ip, #4096 @ 0x1000 │ │ │ │ sub.w ip, sp, ip │ │ │ │ str.w r0, [ip, #4064] @ 0xfe0 │ │ │ │ movs r3, #0 │ │ │ │ sub sp, #24 │ │ │ │ @@ -839335,19 +839335,19 @@ │ │ │ │ add sp, #24 │ │ │ │ pop {r4, pc} │ │ │ │ nop.w │ │ │ │ add r1, sp, #1008 @ 0x3f0 │ │ │ │ bcs.n 300298 >::_M_default_append(unsigned int)@@Base+0x7d6d4> │ │ │ │ str r5, [r1, #36] @ 0x24 │ │ │ │ subs r7, #80 @ 0x50 │ │ │ │ - ldr??.w r0, [lr, #80] @ 0x50 │ │ │ │ - ldrb r2, [r3, r2] │ │ │ │ + vst4.16 {d0-d3}, [r6 :64], r0 │ │ │ │ + ldrb r2, [r4, r2] │ │ │ │ lsls r6, r1, #1 │ │ │ │ - @ instruction: 0xf7ba0050 │ │ │ │ - ldrh r6, [r2, r5] │ │ │ │ + @ instruction: 0xf7c20050 │ │ │ │ + ldrh r6, [r3, r5] │ │ │ │ lsls r6, r1, #1 │ │ │ │ stmdb sp!, {r4, r5, r6, r7, r8, r9, sl, fp, lr} │ │ │ │ mov.w ip, #4096 @ 0x1000 │ │ │ │ vpush {d8-d15} │ │ │ │ sub.w ip, sp, ip │ │ │ │ str.w r0, [ip, #2768] @ 0xad0 │ │ │ │ ldr r5, [pc, #688] @ (300590 >::_M_default_append(unsigned int)@@Base+0x7d9cc>) │ │ │ │ @@ -839616,25 +839616,25 @@ │ │ │ │ ... │ │ │ │ b.n 3003e0 >::_M_default_append(unsigned int)@@Base+0x7d81c> │ │ │ │ lsls r1, r3, #1 │ │ │ │ asrs r0, r7, #6 │ │ │ │ movs r0, r0 │ │ │ │ b.n 30036c >::_M_default_append(unsigned int)@@Base+0x7d7a8> │ │ │ │ lsls r1, r3, #1 │ │ │ │ - strh r0, [r5, #4] │ │ │ │ + strh r0, [r6, #4] │ │ │ │ lsls r6, r1, #1 │ │ │ │ - ldrb r4, [r7, #29] │ │ │ │ + ldrb r4, [r0, #30] │ │ │ │ lsls r0, r2, #1 │ │ │ │ - @ instruction: 0xf6320050 │ │ │ │ - ldr r6, [r1, r7] │ │ │ │ + @ instruction: 0xf63a0050 │ │ │ │ + ldr r6, [r2, r7] │ │ │ │ lsls r6, r1, #1 │ │ │ │ - @ instruction: 0xf6140050 │ │ │ │ - ldr r0, [r6, r6] │ │ │ │ + @ instruction: 0xf61c0050 │ │ │ │ + ldr r0, [r7, r6] │ │ │ │ lsls r6, r1, #1 │ │ │ │ - ldr??.w r0, [sl, r4, lsl #1] │ │ │ │ + vst1.8 @ instruction: 0xf9820054 │ │ │ │ vldr d7, [pc, #716] @ 300888 >::_M_default_append(unsigned int)@@Base+0x7dcc4> │ │ │ │ vcmpe.f64 d2, d7 │ │ │ │ vmrs APSR_nzcv, fpscr │ │ │ │ bls.w 3007b0 >::_M_default_append(unsigned int)@@Base+0x7dbec> │ │ │ │ ldr r0, [sp, #64] @ 0x40 │ │ │ │ bl 540350 │ │ │ │ ldr r6, [sp, #100] @ 0x64 │ │ │ │ @@ -839852,19 +839852,19 @@ │ │ │ │ ldr r7, [sp, #184] @ 0xb8 │ │ │ │ add r2, pc, #540 @ (adr r2, 300aa8 >::_M_default_append(unsigned int)@@Base+0x7dee4>) │ │ │ │ cmp r6, r5 │ │ │ │ strb r5, [r7, r1] │ │ │ │ ... │ │ │ │ movs r0, r0 │ │ │ │ eors r1, r3 │ │ │ │ - ssat r0, #17, r8, lsl #1 │ │ │ │ - ldrsb r4, [r4, r2] │ │ │ │ + @ instruction: 0xf3100050 │ │ │ │ + ldrsb r4, [r5, r2] │ │ │ │ lsls r6, r1, #1 │ │ │ │ - @ instruction: 0xf2ec0050 │ │ │ │ - ldrsb r0, [r1, r2] │ │ │ │ + @ instruction: 0xf2f40050 │ │ │ │ + ldrsb r0, [r2, r2] │ │ │ │ lsls r6, r1, #1 │ │ │ │ vldr d7, [pc, #556] @ 300ae0 >::_M_default_append(unsigned int)@@Base+0x7df1c> │ │ │ │ vmov.f64 d15, d7 │ │ │ │ vmov.f64 d13, d7 │ │ │ │ vmov.f64 d12, d7 │ │ │ │ ldr.w r8, [sp, #64] @ 0x40 │ │ │ │ mov r7, fp │ │ │ │ @@ -840061,28 +840061,28 @@ │ │ │ │ ands r0, r0 │ │ │ │ lsls r7, r1 │ │ │ │ add r1, sp, #1008 @ 0x3f0 │ │ │ │ bcs.n 300ad8 >::_M_default_append(unsigned int)@@Base+0x7df14> │ │ │ │ str r5, [r1, #36] @ 0x24 │ │ │ │ subs r7, #80 @ 0x50 │ │ │ │ ... │ │ │ │ - @ instruction: 0xf0d00050 │ │ │ │ - strb r4, [r5, r1] │ │ │ │ + @ instruction: 0xf0d80050 │ │ │ │ + strb r4, [r6, r1] │ │ │ │ lsls r6, r1, #1 │ │ │ │ - ands.w r0, r6, #80 @ 0x50 │ │ │ │ - strh r2, [r6, r6] │ │ │ │ + ands.w r0, lr, #80 @ 0x50 │ │ │ │ + strh r2, [r7, r6] │ │ │ │ lsls r6, r1, #1 │ │ │ │ - vshr.s32 q8, q0, #28 │ │ │ │ - strh r0, [r0, r6] │ │ │ │ + vshr.s32 q8, q0, #20 │ │ │ │ + strh r0, [r1, r6] │ │ │ │ lsls r6, r1, #1 │ │ │ │ - vshr.s32 q0, q0, #2 │ │ │ │ - strh r2, [r3, r5] │ │ │ │ + vmov.i32 q8, #96 @ 0x00000060 │ │ │ │ + strh r2, [r4, r5] │ │ │ │ lsls r6, r1, #1 │ │ │ │ - vmov.i32 q0, #32 @ 0x00000020 │ │ │ │ - strh r6, [r3, r4] │ │ │ │ + vshr.s8 q0, q0, #6 │ │ │ │ + strh r6, [r4, r4] │ │ │ │ lsls r6, r1, #1 │ │ │ │ vmul.f64 d7, d13, d13 │ │ │ │ vmul.f64 d6, d11, d13 │ │ │ │ vmla.f64 d7, d12, d12 │ │ │ │ vstr d5, [sp, #112] @ 0x70 │ │ │ │ vnmls.f64 d6, d10, d12 │ │ │ │ vmov.f64 d8, d7 │ │ │ │ @@ -840350,33 +840350,33 @@ │ │ │ │ @ instruction: 0x47ae │ │ │ │ ldrb r1, [r4, #11] │ │ │ │ subs r7, #132 @ 0x84 │ │ │ │ movs r0, r0 │ │ │ │ movs r0, r0 │ │ │ │ movs r0, r0 │ │ │ │ eors r1, r3 │ │ │ │ - mcr 0, 7, r0, cr14, cr0, {2} │ │ │ │ - stcl 0, cr0, [r8, #320] @ 0x140 │ │ │ │ - str r4, [r4, r5] │ │ │ │ + mrc 0, 7, r0, cr6, cr0, {2} │ │ │ │ + ldcl 0, cr0, [r0, #320] @ 0x140 │ │ │ │ + str r4, [r5, r5] │ │ │ │ lsls r6, r1, #1 │ │ │ │ - ldc 0, cr0, [r0, #320] @ 0x140 │ │ │ │ - stc 0, cr0, [ip, #-320]! @ 0xfffffec0 │ │ │ │ - str r0, [r1, r3] │ │ │ │ + ldc 0, cr0, [r8, #320] @ 0x140 │ │ │ │ + ldc 0, cr0, [r4, #-320]! @ 0xfffffec0 │ │ │ │ + str r0, [r2, r3] │ │ │ │ lsls r6, r1, #1 │ │ │ │ - stc 0, cr0, [r4], #320 @ 0x140 │ │ │ │ - str r0, [r0, r1] │ │ │ │ + stc 0, cr0, [ip], #320 @ 0x140 │ │ │ │ + str r0, [r1, r1] │ │ │ │ lsls r6, r1, #1 │ │ │ │ - stcl 0, cr0, [lr], #-320 @ 0xfffffec0 │ │ │ │ - str r2, [r1, r0] │ │ │ │ + ldcl 0, cr0, [r6], #-320 @ 0xfffffec0 │ │ │ │ + str r2, [r2, r0] │ │ │ │ lsls r6, r1, #1 │ │ │ │ - mrrc 0, 5, r0, r0, cr0 @ │ │ │ │ - ldr r7, [pc, #944] @ (301230 >::_M_default_append(unsigned int)@@Base+0x7e66c>) │ │ │ │ + mrrc 0, 5, r0, r8, cr0 │ │ │ │ + ldr r7, [pc, #976] @ (301250 >::_M_default_append(unsigned int)@@Base+0x7e68c>) │ │ │ │ lsls r6, r1, #1 │ │ │ │ - stc 0, cr0, [r2], #-320 @ 0xfffffec0 │ │ │ │ - ldr r7, [pc, #760] @ (301180 >::_M_default_append(unsigned int)@@Base+0x7e5bc>) │ │ │ │ + stc 0, cr0, [sl], #-320 @ 0xfffffec0 │ │ │ │ + ldr r7, [pc, #792] @ (3011a0 >::_M_default_append(unsigned int)@@Base+0x7e5dc>) │ │ │ │ lsls r6, r1, #1 │ │ │ │ str r0, [sp, #52] @ 0x34 │ │ │ │ movw r1, #2610 @ 0xa32 │ │ │ │ ldr r0, [pc, #672] @ (301130 >::_M_default_append(unsigned int)@@Base+0x7e56c>) │ │ │ │ add r0, pc │ │ │ │ adds r0, #12 │ │ │ │ bl 17c90 │ │ │ │ @@ -840599,29 +840599,29 @@ │ │ │ │ ldr r7, [sp, #184] @ 0xb8 │ │ │ │ add r2, pc, #540 @ (adr r2, 301338 >::_M_default_append(unsigned int)@@Base+0x7e774>) │ │ │ │ cmp r6, r5 │ │ │ │ strb r5, [r7, r1] │ │ │ │ ... │ │ │ │ movs r0, r0 │ │ │ │ strh r0, [r0, #0] │ │ │ │ - subs.w r0, ip, r0, lsr #1 │ │ │ │ - ldr r7, [pc, #352] @ (301298 >::_M_default_append(unsigned int)@@Base+0x7e6d4>) │ │ │ │ + rsb r0, r4, r0, lsr #1 │ │ │ │ + ldr r7, [pc, #384] @ (3012b8 >::_M_default_append(unsigned int)@@Base+0x7e6f4>) │ │ │ │ lsls r6, r1, #1 │ │ │ │ - @ instruction: 0xeb9c0050 │ │ │ │ - ldr r7, [pc, #224] @ (301220 >::_M_default_append(unsigned int)@@Base+0x7e65c>) │ │ │ │ + sub.w r0, r4, r0, lsr #1 │ │ │ │ + ldr r7, [pc, #256] @ (301240 >::_M_default_append(unsigned int)@@Base+0x7e67c>) │ │ │ │ lsls r6, r1, #1 │ │ │ │ - subs.w r0, r4, r0, lsr #1 │ │ │ │ - @ instruction: 0xeb360050 │ │ │ │ - ldr r6, [pc, #840] @ (301494 >::_M_default_append(unsigned int)@@Base+0x7e8d0>) │ │ │ │ + subs.w r0, ip, r0, lsr #1 │ │ │ │ + @ instruction: 0xeb3e0050 │ │ │ │ + ldr r6, [pc, #872] @ (3014b4 >::_M_default_append(unsigned int)@@Base+0x7e8f0>) │ │ │ │ lsls r6, r1, #1 │ │ │ │ - @ instruction: 0xe9b80050 │ │ │ │ - ldr r5, [pc, #336] @ (3012a4 >::_M_default_append(unsigned int)@@Base+0x7e6e0>) │ │ │ │ + strd r0, r0, [r0, #320] @ 0x140 │ │ │ │ + ldr r5, [pc, #368] @ (3012c4 >::_M_default_append(unsigned int)@@Base+0x7e700>) │ │ │ │ lsls r6, r1, #1 │ │ │ │ - ldrd r0, r0, [r8, #-320]! @ 0x140 │ │ │ │ - ldr r5, [pc, #80] @ (3011ac >::_M_default_append(unsigned int)@@Base+0x7e5e8>) │ │ │ │ + @ instruction: 0xe9800050 │ │ │ │ + ldr r5, [pc, #112] @ (3011cc >::_M_default_append(unsigned int)@@Base+0x7e608>) │ │ │ │ lsls r6, r1, #1 │ │ │ │ push {r4, r5, r6, r7, lr} │ │ │ │ mov.w ip, #4096 @ 0x1000 │ │ │ │ vpush {d8} │ │ │ │ sub.w ip, sp, ip │ │ │ │ str.w r0, [ip, #4056] @ 0xfd8 │ │ │ │ ldr.w ip, [r1, #236] @ 0xec │ │ │ │ @@ -841059,29 +841059,29 @@ │ │ │ │ strh r0, [r0, #0] │ │ │ │ bvc.n 301720 >::_M_default_append(unsigned int)@@Base+0x7eb5c> │ │ │ │ lsls r1, r3, #1 │ │ │ │ asrs r0, r7, #6 │ │ │ │ movs r0, r0 │ │ │ │ bvc.n 3016b4 >::_M_default_append(unsigned int)@@Base+0x7eaf0> │ │ │ │ lsls r1, r3, #1 │ │ │ │ - b.n 301364 >::_M_default_append(unsigned int)@@Base+0x7e7a0> │ │ │ │ + b.n 301374 >::_M_default_append(unsigned int)@@Base+0x7e7b0> │ │ │ │ lsls r0, r2, #1 │ │ │ │ - b.n 30104c >::_M_default_append(unsigned int)@@Base+0x7e488> │ │ │ │ + b.n 30105c >::_M_default_append(unsigned int)@@Base+0x7e498> │ │ │ │ lsls r0, r2, #1 │ │ │ │ - ldr r0, [pc, #512] @ (301888 >::_M_default_append(unsigned int)@@Base+0x7ecc4>) │ │ │ │ + ldr r0, [pc, #544] @ (3018a8 >::_M_default_append(unsigned int)@@Base+0x7ece4>) │ │ │ │ lsls r6, r1, #1 │ │ │ │ - b.n 301000 >::_M_default_append(unsigned int)@@Base+0x7e43c> │ │ │ │ + b.n 301010 >::_M_default_append(unsigned int)@@Base+0x7e44c> │ │ │ │ lsls r0, r2, #1 │ │ │ │ - ldr r0, [pc, #336] @ (3017e0 >::_M_default_append(unsigned int)@@Base+0x7ec1c>) │ │ │ │ + ldr r0, [pc, #368] @ (301800 >::_M_default_append(unsigned int)@@Base+0x7ec3c>) │ │ │ │ lsls r6, r1, #1 │ │ │ │ - b.n 300fdc >::_M_default_append(unsigned int)@@Base+0x7e418> │ │ │ │ + b.n 300fec >::_M_default_append(unsigned int)@@Base+0x7e428> │ │ │ │ lsls r0, r2, #1 │ │ │ │ - b.n 300eac >::_M_default_append(unsigned int)@@Base+0x7e2e8> │ │ │ │ + b.n 300ebc >::_M_default_append(unsigned int)@@Base+0x7e2f8> │ │ │ │ lsls r0, r2, #1 │ │ │ │ - @ instruction: 0x47a6 │ │ │ │ + @ instruction: 0x47ae │ │ │ │ lsls r6, r1, #1 │ │ │ │ ldr r0, [pc, #48] @ (3016d0 >::_M_default_append(unsigned int)@@Base+0x7eb0c>) │ │ │ │ mov.w r1, #652 @ 0x28c │ │ │ │ add r0, pc │ │ │ │ adds r0, #12 │ │ │ │ bl 17c90 │ │ │ │ ldr r0, [pc, #40] @ (3016d4 >::_M_default_append(unsigned int)@@Base+0x7eb10>) │ │ │ │ @@ -841091,17 +841091,17 @@ │ │ │ │ b.n 3015a6 >::_M_default_append(unsigned int)@@Base+0x7e9e2> │ │ │ │ vldr d0, [pc, #12] @ 3016c8 >::_M_default_append(unsigned int)@@Base+0x7eb04> │ │ │ │ b.n 30161c >::_M_default_append(unsigned int)@@Base+0x7ea58> │ │ │ │ blx 1172c <__stack_chk_fail@plt> │ │ │ │ nop │ │ │ │ nop.w │ │ │ │ ... │ │ │ │ - b.n 301e28 >::_M_default_append(unsigned int)@@Base+0x7f264> │ │ │ │ + b.n 301e38 >::_M_default_append(unsigned int)@@Base+0x7f274> │ │ │ │ lsls r0, r2, #1 │ │ │ │ - bxns r8 │ │ │ │ + bxns r9 │ │ │ │ lsls r6, r1, #1 │ │ │ │ stmdb sp!, {r4, r5, r6, r7, r8, r9, sl, fp, lr} │ │ │ │ mov.w ip, #4096 @ 0x1000 │ │ │ │ vpush {d8-d10} │ │ │ │ sub.w ip, sp, ip │ │ │ │ str.w r0, [ip, #4000] @ 0xfa0 │ │ │ │ mov r4, r2 │ │ │ │ @@ -841418,23 +841418,23 @@ │ │ │ │ mov sl, r3 │ │ │ │ b.n 301a90 >::_M_default_append(unsigned int)@@Base+0x7eecc> │ │ │ │ ... │ │ │ │ bcc.n 301a9c >::_M_default_append(unsigned int)@@Base+0x7eed8> │ │ │ │ lsls r1, r3, #1 │ │ │ │ asrs r0, r7, #6 │ │ │ │ movs r0, r0 │ │ │ │ - b.n 301c70 >::_M_default_append(unsigned int)@@Base+0x7f0ac> │ │ │ │ + b.n 301c80 >::_M_default_append(unsigned int)@@Base+0x7f0bc> │ │ │ │ lsls r0, r2, #1 │ │ │ │ - add sl, r3 │ │ │ │ + add sl, r4 │ │ │ │ lsls r6, r1, #1 │ │ │ │ beq.n 3019c8 >::_M_default_append(unsigned int)@@Base+0x7ee04> │ │ │ │ lsls r1, r3, #1 │ │ │ │ - b.n 301d74 >::_M_default_append(unsigned int)@@Base+0x7f1b0> │ │ │ │ + b.n 301d84 >::_M_default_append(unsigned int)@@Base+0x7f1c0> │ │ │ │ lsls r0, r2, #1 │ │ │ │ - b.n 301e0c >::_M_default_append(unsigned int)@@Base+0x7f248> │ │ │ │ + b.n 301e1c >::_M_default_append(unsigned int)@@Base+0x7f258> │ │ │ │ lsls r0, r2, #1 │ │ │ │ add.w r9, r9, #1 │ │ │ │ add.w fp, fp, #8 │ │ │ │ cmp r5, r9 │ │ │ │ beq.n 301b3c >::_M_default_append(unsigned int)@@Base+0x7ef78> │ │ │ │ ldr.w r1, [r4, #4]! │ │ │ │ ldr.w r2, [sl] │ │ │ │ @@ -841564,41 +841564,41 @@ │ │ │ │ ldr r0, [pc, #68] @ (301c10 >::_M_default_append(unsigned int)@@Base+0x7f04c>) │ │ │ │ ldr r1, [sp, #0] │ │ │ │ add r0, pc │ │ │ │ bl 17e10 │ │ │ │ ldr r3, [sp, #0] │ │ │ │ b.n 301962 >::_M_default_append(unsigned int)@@Base+0x7ed9e> │ │ │ │ blx 1172c <__stack_chk_fail@plt> │ │ │ │ - svc 146 @ 0x92 │ │ │ │ + svc 154 @ 0x9a │ │ │ │ lsls r0, r2, #1 │ │ │ │ - orrs r6, r5 │ │ │ │ + orrs r6, r6 │ │ │ │ lsls r6, r1, #1 │ │ │ │ - svc 100 @ 0x64 │ │ │ │ + svc 108 @ 0x6c │ │ │ │ lsls r0, r2, #1 │ │ │ │ - orrs r0, r0 │ │ │ │ + orrs r0, r1 │ │ │ │ lsls r6, r1, #1 │ │ │ │ - svc 72 @ 0x48 │ │ │ │ + svc 80 @ 0x50 │ │ │ │ lsls r0, r2, #1 │ │ │ │ - cmn r4, r4 │ │ │ │ + cmn r4, r5 │ │ │ │ lsls r6, r1, #1 │ │ │ │ - svc 180 @ 0xb4 │ │ │ │ + svc 188 @ 0xbc │ │ │ │ lsls r0, r2, #1 │ │ │ │ - svc 254 @ 0xfe │ │ │ │ + b.n 301c08 >::_M_default_append(unsigned int)@@Base+0x7f044> │ │ │ │ lsls r0, r2, #1 │ │ │ │ - udf #202 @ 0xca │ │ │ │ + udf #210 @ 0xd2 │ │ │ │ lsls r0, r2, #1 │ │ │ │ - negs r6, r4 │ │ │ │ + negs r6, r5 │ │ │ │ lsls r6, r1, #1 │ │ │ │ - udf #172 @ 0xac │ │ │ │ + udf #180 @ 0xb4 │ │ │ │ lsls r0, r2, #1 │ │ │ │ - negs r0, r1 │ │ │ │ + negs r0, r2 │ │ │ │ lsls r6, r1, #1 │ │ │ │ - udf #138 @ 0x8a │ │ │ │ + udf #146 @ 0x92 │ │ │ │ lsls r0, r2, #1 │ │ │ │ - tst r6, r4 │ │ │ │ + tst r6, r5 │ │ │ │ lsls r6, r1, #1 │ │ │ │ stmdb sp!, {r4, r5, r6, r7, r8, r9, sl, fp, lr} │ │ │ │ mov.w ip, #4096 @ 0x1000 │ │ │ │ vpush {d8-d13} │ │ │ │ sub.w ip, sp, ip │ │ │ │ str.w r0, [ip, #3960] @ 0xf78 │ │ │ │ ldr r4, [pc, #836] @ (301f70 >::_M_default_append(unsigned int)@@Base+0x7f3ac>) │ │ │ │ @@ -841875,15 +841875,15 @@ │ │ │ │ add r2, pc, #540 @ (adr r2, 302188 >::_M_default_append(unsigned int)@@Base+0x7f5c4>) │ │ │ │ cmp r6, r5 │ │ │ │ strb r5, [r7, r1] │ │ │ │ ldmia r5!, {r2, r3, r4, r6, r7} │ │ │ │ lsls r1, r3, #1 │ │ │ │ asrs r0, r7, #6 │ │ │ │ movs r0, r0 │ │ │ │ - b.n 30207c >::_M_default_append(unsigned int)@@Base+0x7f4b8> │ │ │ │ + b.n 30208c >::_M_default_append(unsigned int)@@Base+0x7f4c8> │ │ │ │ lsls r4, r2, #1 │ │ │ │ ldmia r3, {r1, r2, r3, r4, r5, r6} │ │ │ │ lsls r1, r3, #1 │ │ │ │ vldr d7, [r9, #128] @ 0x80 │ │ │ │ vldr d5, [r0, #136] @ 0x88 │ │ │ │ ldr.w r3, [r8, #4] │ │ │ │ add.w r0, r3, #1392 @ 0x570 │ │ │ │ @@ -842251,61 +842251,61 @@ │ │ │ │ add r0, pc │ │ │ │ bl 17e10 │ │ │ │ b.n 301e8a >::_M_default_append(unsigned int)@@Base+0x7f2c6> │ │ │ │ blx 1172c <__stack_chk_fail@plt> │ │ │ │ ... │ │ │ │ movs r0, r0 │ │ │ │ strh r0, [r0, #0] │ │ │ │ - bhi.n 302398 >::_M_default_append(unsigned int)@@Base+0x7f7d4> │ │ │ │ + bhi.n 3023a8 >::_M_default_append(unsigned int)@@Base+0x7f7e4> │ │ │ │ lsls r0, r2, #1 │ │ │ │ - subs r4, #126 @ 0x7e │ │ │ │ + subs r4, #134 @ 0x86 │ │ │ │ lsls r6, r1, #1 │ │ │ │ - bhi.n 302370 >::_M_default_append(unsigned int)@@Base+0x7f7ac> │ │ │ │ + bhi.n 302380 >::_M_default_append(unsigned int)@@Base+0x7f7bc> │ │ │ │ lsls r0, r2, #1 │ │ │ │ - subs r4, #102 @ 0x66 │ │ │ │ + subs r4, #110 @ 0x6e │ │ │ │ lsls r6, r1, #1 │ │ │ │ - bhi.n 302464 >::_M_default_append(unsigned int)@@Base+0x7f8a0> │ │ │ │ + bhi.n 302474 >::_M_default_append(unsigned int)@@Base+0x7f8b0> │ │ │ │ lsls r0, r2, #1 │ │ │ │ - subs r3, #220 @ 0xdc │ │ │ │ + subs r3, #228 @ 0xe4 │ │ │ │ lsls r6, r1, #1 │ │ │ │ - bhi.n 30243c >::_M_default_append(unsigned int)@@Base+0x7f878> │ │ │ │ + bhi.n 30244c >::_M_default_append(unsigned int)@@Base+0x7f888> │ │ │ │ lsls r0, r2, #1 │ │ │ │ - subs r3, #196 @ 0xc4 │ │ │ │ + subs r3, #204 @ 0xcc │ │ │ │ lsls r6, r1, #1 │ │ │ │ - bvc.n 3023ec >::_M_default_append(unsigned int)@@Base+0x7f828> │ │ │ │ + bhi.n 3023fc >::_M_default_append(unsigned int)@@Base+0x7f838> │ │ │ │ lsls r0, r2, #1 │ │ │ │ - subs r3, #152 @ 0x98 │ │ │ │ + subs r3, #160 @ 0xa0 │ │ │ │ lsls r6, r1, #1 │ │ │ │ - bvc.n 3023c4 >::_M_default_append(unsigned int)@@Base+0x7f800> │ │ │ │ + bvc.n 3023d4 >::_M_default_append(unsigned int)@@Base+0x7f810> │ │ │ │ lsls r0, r2, #1 │ │ │ │ - subs r3, #128 @ 0x80 │ │ │ │ + subs r3, #136 @ 0x88 │ │ │ │ lsls r6, r1, #1 │ │ │ │ - bvc.n 302374 >::_M_default_append(unsigned int)@@Base+0x7f7b0> │ │ │ │ + bvc.n 302384 >::_M_default_append(unsigned int)@@Base+0x7f7c0> │ │ │ │ lsls r0, r2, #1 │ │ │ │ - subs r3, #84 @ 0x54 │ │ │ │ + subs r3, #92 @ 0x5c │ │ │ │ lsls r6, r1, #1 │ │ │ │ - bhi.n 302434 >::_M_default_append(unsigned int)@@Base+0x7f870> │ │ │ │ + bhi.n 302444 >::_M_default_append(unsigned int)@@Base+0x7f880> │ │ │ │ lsls r0, r2, #1 │ │ │ │ - bhi.n 3024cc >::_M_default_append(unsigned int)@@Base+0x7f908> │ │ │ │ + bhi.n 3024dc >::_M_default_append(unsigned int)@@Base+0x7f918> │ │ │ │ lsls r0, r2, #1 │ │ │ │ - bvs.n 302404 >::_M_default_append(unsigned int)@@Base+0x7f840> │ │ │ │ + bvc.n 302414 >::_M_default_append(unsigned int)@@Base+0x7f850> │ │ │ │ lsls r0, r2, #1 │ │ │ │ - subs r2, #148 @ 0x94 │ │ │ │ + subs r2, #156 @ 0x9c │ │ │ │ lsls r6, r1, #1 │ │ │ │ - bvs.n 3023d4 >::_M_default_append(unsigned int)@@Base+0x7f810> │ │ │ │ + bvs.n 3023e4 >::_M_default_append(unsigned int)@@Base+0x7f820> │ │ │ │ lsls r0, r2, #1 │ │ │ │ - subs r2, #120 @ 0x78 │ │ │ │ + subs r2, #128 @ 0x80 │ │ │ │ lsls r6, r1, #1 │ │ │ │ - bvs.n 3023a4 >::_M_default_append(unsigned int)@@Base+0x7f7e0> │ │ │ │ + bvs.n 3023b4 >::_M_default_append(unsigned int)@@Base+0x7f7f0> │ │ │ │ lsls r0, r2, #1 │ │ │ │ - subs r2, #92 @ 0x5c │ │ │ │ + subs r2, #100 @ 0x64 │ │ │ │ lsls r6, r1, #1 │ │ │ │ - bvs.n 302374 >::_M_default_append(unsigned int)@@Base+0x7f7b0> │ │ │ │ + bvs.n 302384 >::_M_default_append(unsigned int)@@Base+0x7f7c0> │ │ │ │ lsls r0, r2, #1 │ │ │ │ - subs r2, #64 @ 0x40 │ │ │ │ + subs r2, #72 @ 0x48 │ │ │ │ lsls r6, r1, #1 │ │ │ │ stmdb sp!, {r4, r5, r6, r7, r8, r9, sl, fp, lr} │ │ │ │ mov.w ip, #4096 @ 0x1000 │ │ │ │ vpush {d8} │ │ │ │ sub.w ip, sp, ip │ │ │ │ str.w r0, [ip, #3944] @ 0xf68 │ │ │ │ sub sp, #108 @ 0x6c │ │ │ │ @@ -842738,49 +842738,49 @@ │ │ │ │ movs r0, r0 │ │ │ │ strh r0, [r0, #0] │ │ │ │ stmia r5!, {r3, r4, r5, r7} │ │ │ │ lsls r1, r3, #1 │ │ │ │ asrs r0, r7, #6 │ │ │ │ movs r0, r0 │ │ │ │ bge.n 30288a >::_M_default_append(unsigned int)@@Base+0x7fcc6> │ │ │ │ - vqshlu.s32 d29, d14, #31 │ │ │ │ + vrsubhn.i d29, , q11 │ │ │ │ lsls r0, r2, #1 │ │ │ │ - bvs.n 3029e0 >::_M_default_append(unsigned int)@@Base+0x7fe1c> │ │ │ │ + bvs.n 3029f0 >::_M_default_append(unsigned int)@@Base+0x7fe2c> │ │ │ │ lsls r0, r2, #1 │ │ │ │ - bvs.n 30292c >::_M_default_append(unsigned int)@@Base+0x7fd68> │ │ │ │ + bvs.n 30293c >::_M_default_append(unsigned int)@@Base+0x7fd78> │ │ │ │ lsls r0, r2, #1 │ │ │ │ - bcc.n 302954 >::_M_default_append(unsigned int)@@Base+0x7fd90> │ │ │ │ + bcc.n 302964 >::_M_default_append(unsigned int)@@Base+0x7fda0> │ │ │ │ lsls r0, r2, #1 │ │ │ │ - adds r6, #188 @ 0xbc │ │ │ │ + adds r6, #196 @ 0xc4 │ │ │ │ lsls r6, r1, #1 │ │ │ │ - bcc.n 30292c >::_M_default_append(unsigned int)@@Base+0x7fd68> │ │ │ │ + bcc.n 30293c >::_M_default_append(unsigned int)@@Base+0x7fd78> │ │ │ │ lsls r0, r2, #1 │ │ │ │ - adds r6, #164 @ 0xa4 │ │ │ │ + adds r6, #172 @ 0xac │ │ │ │ lsls r6, r1, #1 │ │ │ │ stmia r2!, {r1, r4, r5, r7} │ │ │ │ lsls r1, r3, #1 │ │ │ │ - bcs.n 3028a4 >::_M_default_append(unsigned int)@@Base+0x7fce0> │ │ │ │ + bcs.n 3028b4 >::_M_default_append(unsigned int)@@Base+0x7fcf0> │ │ │ │ lsls r0, r2, #1 │ │ │ │ - adds r6, #90 @ 0x5a │ │ │ │ + adds r6, #98 @ 0x62 │ │ │ │ lsls r6, r1, #1 │ │ │ │ - bcs.n 30287c >::_M_default_append(unsigned int)@@Base+0x7fcb8> │ │ │ │ + bcs.n 30288c >::_M_default_append(unsigned int)@@Base+0x7fcc8> │ │ │ │ lsls r0, r2, #1 │ │ │ │ - adds r6, #66 @ 0x42 │ │ │ │ + adds r6, #74 @ 0x4a │ │ │ │ lsls r6, r1, #1 │ │ │ │ - bcs.n 3029ac >::_M_default_append(unsigned int)@@Base+0x7fde8> │ │ │ │ + bcs.n 3029bc >::_M_default_append(unsigned int)@@Base+0x7fdf8> │ │ │ │ lsls r0, r2, #1 │ │ │ │ - adds r5, #214 @ 0xd6 │ │ │ │ + adds r5, #222 @ 0xde │ │ │ │ lsls r6, r1, #1 │ │ │ │ - bne.n 3028fc >::_M_default_append(unsigned int)@@Base+0x7fd38> │ │ │ │ + bne.n 30290c >::_M_default_append(unsigned int)@@Base+0x7fd48> │ │ │ │ lsls r0, r2, #1 │ │ │ │ - adds r5, #122 @ 0x7a │ │ │ │ + adds r5, #130 @ 0x82 │ │ │ │ lsls r6, r1, #1 │ │ │ │ - bne.n 3028cc >::_M_default_append(unsigned int)@@Base+0x7fd08> │ │ │ │ + bne.n 3028dc >::_M_default_append(unsigned int)@@Base+0x7fd18> │ │ │ │ lsls r0, r2, #1 │ │ │ │ - adds r5, #94 @ 0x5e │ │ │ │ + adds r5, #102 @ 0x66 │ │ │ │ lsls r6, r1, #1 │ │ │ │ mov r0, r5 │ │ │ │ mov.w sl, #0 │ │ │ │ bl 540350 │ │ │ │ ldr r3, [r4, #40] @ 0x28 │ │ │ │ str.w sl, [sp, #72] @ 0x48 │ │ │ │ subs r3, r3, r0 │ │ │ │ @@ -843106,15 +843106,15 @@ │ │ │ │ vldr d0, [pc, #12] @ 302d08 >::_M_default_append(unsigned int)@@Base+0x80144> │ │ │ │ b.n 302c76 >::_M_default_append(unsigned int)@@Base+0x800b2> │ │ │ │ ldr.w r8, [sp, #60] @ 0x3c │ │ │ │ mov r0, r3 │ │ │ │ mov r1, r9 │ │ │ │ b.n 3025f2 >::_M_default_append(unsigned int)@@Base+0x7fa2e> │ │ │ │ ... │ │ │ │ - beq.n 302cec >::_M_default_append(unsigned int)@@Base+0x80128> │ │ │ │ + beq.n 302cfc >::_M_default_append(unsigned int)@@Base+0x80138> │ │ │ │ lsls r0, r2, #1 │ │ │ │ mov r1, r0 │ │ │ │ vldr d0, [pc, #368] @ 302e88 >::_M_default_append(unsigned int)@@Base+0x802c4> │ │ │ │ mov r0, r5 │ │ │ │ bl 5309b0 │ │ │ │ mov fp, r0 │ │ │ │ cmp r0, #1 │ │ │ │ @@ -843252,53 +843252,53 @@ │ │ │ │ blx 1172c <__stack_chk_fail@plt> │ │ │ │ ldr.w r3, [r0, #176] @ 0xb0 │ │ │ │ ldr.w r2, [r3, #224] @ 0xe0 │ │ │ │ cmp r2, #0 │ │ │ │ blt.w 302cf8 >::_M_default_append(unsigned int)@@Base+0x80134> │ │ │ │ b.n 302c72 >::_M_default_append(unsigned int)@@Base+0x800ae> │ │ │ │ ... │ │ │ │ - ldmia r5!, {r1, r2, r3, r4} │ │ │ │ + ldmia r5, {r1, r2, r5} │ │ │ │ lsls r0, r2, #1 │ │ │ │ - adds r0, #186 @ 0xba │ │ │ │ + adds r0, #194 @ 0xc2 │ │ │ │ lsls r6, r1, #1 │ │ │ │ - ldmia r4, {r1, r2, r3, r4, r6, r7} │ │ │ │ + ldmia r4!, {r1, r2, r5, r6, r7} │ │ │ │ lsls r0, r2, #1 │ │ │ │ - adds r0, #122 @ 0x7a │ │ │ │ + adds r0, #130 @ 0x82 │ │ │ │ lsls r6, r1, #1 │ │ │ │ - ldmia r4!, {r1, r2, r6, r7} │ │ │ │ + ldmia r4!, {r1, r2, r3, r6, r7} │ │ │ │ lsls r0, r2, #1 │ │ │ │ - adds r0, #98 @ 0x62 │ │ │ │ + adds r0, #106 @ 0x6a │ │ │ │ lsls r6, r1, #1 │ │ │ │ - ldmia r4!, {r1, r3, r5, r7} │ │ │ │ + ldmia r4, {r1, r4, r5, r7} │ │ │ │ lsls r0, r2, #1 │ │ │ │ - adds r0, #70 @ 0x46 │ │ │ │ + adds r0, #78 @ 0x4e │ │ │ │ lsls r6, r1, #1 │ │ │ │ - ldmia r4!, {r1, r2, r3, r7} │ │ │ │ + ldmia r4, {r1, r2, r4, r7} │ │ │ │ lsls r0, r2, #1 │ │ │ │ - adds r0, #42 @ 0x2a │ │ │ │ + adds r0, #50 @ 0x32 │ │ │ │ lsls r6, r1, #1 │ │ │ │ - ldmia r4, {r1, r4, r5, r6} │ │ │ │ + ldmia r4, {r1, r3, r4, r5, r6} │ │ │ │ lsls r0, r2, #1 │ │ │ │ - adds r0, #14 │ │ │ │ + adds r0, #22 │ │ │ │ lsls r6, r1, #1 │ │ │ │ - ldmia r4, {r1, r2, r4, r6} │ │ │ │ + ldmia r4, {r1, r2, r3, r4, r6} │ │ │ │ lsls r0, r2, #1 │ │ │ │ - cmp r7, #242 @ 0xf2 │ │ │ │ + cmp r7, #250 @ 0xfa │ │ │ │ lsls r6, r1, #1 │ │ │ │ - ldmia r4, {r1, r3, r4, r5} │ │ │ │ + ldmia r4!, {r1, r6} │ │ │ │ lsls r0, r2, #1 │ │ │ │ - cmp r7, #214 @ 0xd6 │ │ │ │ + cmp r7, #222 @ 0xde │ │ │ │ lsls r6, r1, #1 │ │ │ │ - ldmia r4, {r1, r2, r3, r4} │ │ │ │ + ldmia r4!, {r1, r2, r5} │ │ │ │ lsls r0, r2, #1 │ │ │ │ - cmp r7, #186 @ 0xba │ │ │ │ + cmp r7, #194 @ 0xc2 │ │ │ │ lsls r6, r1, #1 │ │ │ │ - ldmia r3, {r2, r3, r5, r6, r7} │ │ │ │ + ldmia r3!, {r2, r4, r5, r6, r7} │ │ │ │ lsls r0, r2, #1 │ │ │ │ - cmp r7, #136 @ 0x88 │ │ │ │ + cmp r7, #144 @ 0x90 │ │ │ │ lsls r6, r1, #1 │ │ │ │ stmdb sp!, {r4, r5, r6, r7, r8, r9, sl, fp, lr} │ │ │ │ mov.w ip, #4096 @ 0x1000 │ │ │ │ vpush {d8-d14} │ │ │ │ sub.w ip, sp, ip │ │ │ │ str.w r0, [ip, #3840] @ 0xf00 │ │ │ │ ldr.w r2, [pc, #2688] @ 303978 >::_M_default_append(unsigned int)@@Base+0x80db4> │ │ │ │ @@ -844259,99 +844259,99 @@ │ │ │ │ b.n 303bb0 >::_M_default_append(unsigned int)@@Base+0x80fec> │ │ │ │ cbnz r4, 3039be >::_M_default_append(unsigned int)@@Base+0x80dfa> │ │ │ │ lsls r1, r3, #1 │ │ │ │ asrs r0, r7, #6 │ │ │ │ movs r0, r0 │ │ │ │ revsh r0, r5 │ │ │ │ lsls r1, r3, #1 │ │ │ │ - adds r0, #210 @ 0xd2 │ │ │ │ + adds r0, #218 @ 0xda │ │ │ │ lsls r6, r1, #1 │ │ │ │ - ldmia r1, {r1, r2, r3, r4, r6, r7} │ │ │ │ + ldmia r1, {r1, r2, r5, r6, r7} │ │ │ │ lsls r0, r2, #1 │ │ │ │ - ldmia r1, {r1, r2, r3, r4, r6, r7} │ │ │ │ + ldmia r1, {r1, r2, r5, r6, r7} │ │ │ │ lsls r0, r2, #1 │ │ │ │ - adds r4, r3, r1 │ │ │ │ + adds r4, r4, r1 │ │ │ │ lsls r6, r1, #1 │ │ │ │ - ldmia r0!, {r1, r2, r3} │ │ │ │ + ldmia r0!, {r1, r2, r4} │ │ │ │ lsls r0, r2, #1 │ │ │ │ - cmp r3, #168 @ 0xa8 │ │ │ │ + cmp r3, #176 @ 0xb0 │ │ │ │ lsls r6, r1, #1 │ │ │ │ - stmia r7!, {r1, r2, r3, r5, r6, r7} │ │ │ │ + stmia r7!, {r1, r2, r4, r5, r6, r7} │ │ │ │ lsls r0, r2, #1 │ │ │ │ - cmp r3, #136 @ 0x88 │ │ │ │ + cmp r3, #144 @ 0x90 │ │ │ │ lsls r6, r1, #1 │ │ │ │ - stmia r7!, {r3, r4, r6, r7} │ │ │ │ + stmia r7!, {r5, r6, r7} │ │ │ │ lsls r0, r2, #1 │ │ │ │ - stmia r7!, {} │ │ │ │ + stmia r7!, {r3} │ │ │ │ lsls r0, r2, #1 │ │ │ │ - cmp r2, #154 @ 0x9a │ │ │ │ + cmp r2, #162 @ 0xa2 │ │ │ │ lsls r6, r1, #1 │ │ │ │ - stmia r6!, {r5, r6, r7} │ │ │ │ + stmia r6!, {r3, r5, r6, r7} │ │ │ │ lsls r0, r2, #1 │ │ │ │ - cmp r2, #122 @ 0x7a │ │ │ │ + cmp r2, #130 @ 0x82 │ │ │ │ lsls r6, r1, #1 │ │ │ │ - stmia r6!, {r1, r2, r3, r6, r7} │ │ │ │ + stmia r6!, {r1, r2, r4, r6, r7} │ │ │ │ lsls r0, r2, #1 │ │ │ │ - stmia r6!, {r3, r4, r5, r6} │ │ │ │ + stmia r6!, {r7} │ │ │ │ lsls r0, r2, #1 │ │ │ │ - cmp r2, #16 │ │ │ │ + cmp r2, #24 │ │ │ │ lsls r6, r1, #1 │ │ │ │ - stmia r6!, {r7} │ │ │ │ + stmia r6!, {r3, r7} │ │ │ │ lsls r0, r2, #1 │ │ │ │ - stmia r5!, {r1, r2, r4} │ │ │ │ + stmia r5!, {r1, r2, r3, r4} │ │ │ │ lsls r0, r2, #1 │ │ │ │ - cmp r0, #176 @ 0xb0 │ │ │ │ + cmp r0, #184 @ 0xb8 │ │ │ │ lsls r6, r1, #1 │ │ │ │ - stmia r4!, {r2, r4, r5, r6, r7} │ │ │ │ + stmia r4!, {r2, r3, r4, r5, r6, r7} │ │ │ │ lsls r0, r2, #1 │ │ │ │ - cmp r0, #142 @ 0x8e │ │ │ │ + cmp r0, #150 @ 0x96 │ │ │ │ lsls r6, r1, #1 │ │ │ │ - stmia r4!, {r1, r4, r6, r7} │ │ │ │ + stmia r4!, {r1, r3, r4, r6, r7} │ │ │ │ lsls r0, r2, #1 │ │ │ │ - cmp r0, #108 @ 0x6c │ │ │ │ + cmp r0, #116 @ 0x74 │ │ │ │ lsls r6, r1, #1 │ │ │ │ - stmia r4!, {r1, r3, r4, r5, r6} │ │ │ │ + stmia r4!, {r1, r7} │ │ │ │ lsls r0, r2, #1 │ │ │ │ - cmp r0, #20 │ │ │ │ + cmp r0, #28 │ │ │ │ lsls r6, r1, #1 │ │ │ │ - stmia r4!, {r2, r3, r5, r6} │ │ │ │ + stmia r4!, {r2, r4, r5, r6} │ │ │ │ lsls r0, r2, #1 │ │ │ │ - stmia r3!, {r1, r2, r5, r6, r7} │ │ │ │ + stmia r3!, {r1, r2, r3, r5, r6, r7} │ │ │ │ lsls r0, r2, #1 │ │ │ │ - movs r7, #130 @ 0x82 │ │ │ │ + movs r7, #138 @ 0x8a │ │ │ │ lsls r6, r1, #1 │ │ │ │ - stmia r5!, {r1, r7} │ │ │ │ + stmia r5!, {r1, r3, r7} │ │ │ │ lsls r0, r2, #1 │ │ │ │ - stmia r3!, {r1, r4, r5, r7} │ │ │ │ + stmia r3!, {r1, r3, r4, r5, r7} │ │ │ │ lsls r0, r2, #1 │ │ │ │ - movs r7, #78 @ 0x4e │ │ │ │ + movs r7, #86 @ 0x56 │ │ │ │ lsls r6, r1, #1 │ │ │ │ - ldr r5, [pc, #184] @ (303abc >::_M_default_append(unsigned int)@@Base+0x80ef8>) │ │ │ │ + ldr r5, [pc, #216] @ (303adc >::_M_default_append(unsigned int)@@Base+0x80f18>) │ │ │ │ lsls r6, r1, #1 │ │ │ │ - cmp r1, #12 │ │ │ │ + cmp r1, #20 │ │ │ │ lsls r6, r1, #1 │ │ │ │ - stmia r2!, {r2, r5} │ │ │ │ + stmia r2!, {r2, r3, r5} │ │ │ │ lsls r0, r2, #1 │ │ │ │ - cmp r4, #128 @ 0x80 │ │ │ │ + cmp r4, #136 @ 0x88 │ │ │ │ lsls r6, r1, #1 │ │ │ │ - stmia r1!, {r1, r2, r5, r6, r7} │ │ │ │ + stmia r1!, {r1, r2, r3, r5, r6, r7} │ │ │ │ lsls r0, r2, #1 │ │ │ │ - movs r5, #130 @ 0x82 │ │ │ │ + movs r5, #138 @ 0x8a │ │ │ │ lsls r6, r1, #1 │ │ │ │ - stmia r1!, {r1, r3, r6} │ │ │ │ + stmia r1!, {r1, r4, r6} │ │ │ │ lsls r0, r2, #1 │ │ │ │ - movs r4, #230 @ 0xe6 │ │ │ │ + movs r4, #238 @ 0xee │ │ │ │ lsls r6, r1, #1 │ │ │ │ - stmia r1!, {r1, r2, r3, r5} │ │ │ │ + stmia r1!, {r1, r2, r4, r5} │ │ │ │ lsls r0, r2, #1 │ │ │ │ - movs r4, #202 @ 0xca │ │ │ │ + movs r4, #210 @ 0xd2 │ │ │ │ lsls r6, r1, #1 │ │ │ │ - cmp r5, #82 @ 0x52 │ │ │ │ + cmp r5, #90 @ 0x5a │ │ │ │ lsls r6, r1, #1 │ │ │ │ - stmia r1!, {r1, r2} │ │ │ │ + stmia r1!, {r1, r2, r3} │ │ │ │ lsls r0, r2, #1 │ │ │ │ ldr r3, [sp, #124] @ 0x7c │ │ │ │ ldr.w r2, [r3, r0, lsl #2] │ │ │ │ ldr r5, [sp, #20] │ │ │ │ ldr.w r3, [r5, #164] @ 0xa4 │ │ │ │ cmp r3, #0 │ │ │ │ beq.w 303bd8 >::_M_default_append(unsigned int)@@Base+0x81014> │ │ │ │ @@ -844646,45 +844646,45 @@ │ │ │ │ mov.w r1, #4294967295 @ 0xffffffff │ │ │ │ add r0, pc │ │ │ │ bl 17e10 │ │ │ │ b.n 303cfe >::_M_default_append(unsigned int)@@Base+0x8113a> │ │ │ │ nop │ │ │ │ nop.w │ │ │ │ ... │ │ │ │ - bkpt 0x005e │ │ │ │ + bkpt 0x0066 │ │ │ │ lsls r0, r2, #1 │ │ │ │ - movs r1, #250 @ 0xfa │ │ │ │ + movs r2, #2 │ │ │ │ lsls r6, r1, #1 │ │ │ │ - pop {r1, r2, r3, r4, r7, pc} │ │ │ │ + pop {r1, r2, r5, r7, pc} │ │ │ │ lsls r0, r2, #1 │ │ │ │ - movs r1, #58 @ 0x3a │ │ │ │ + movs r1, #66 @ 0x42 │ │ │ │ lsls r6, r1, #1 │ │ │ │ - pop {r1, r2, r3, r4, r5, r6, pc} │ │ │ │ + pop {r1, r2, r7, pc} │ │ │ │ lsls r0, r2, #1 │ │ │ │ - movs r1, #26 │ │ │ │ + movs r1, #34 @ 0x22 │ │ │ │ lsls r6, r1, #1 │ │ │ │ - pop {r5, r6, pc} │ │ │ │ + pop {r3, r5, r6, pc} │ │ │ │ lsls r0, r2, #1 │ │ │ │ - movs r0, #252 @ 0xfc │ │ │ │ + movs r1, #4 │ │ │ │ lsls r6, r1, #1 │ │ │ │ - pop {r6, pc} │ │ │ │ + pop {r3, r6, pc} │ │ │ │ lsls r0, r2, #1 │ │ │ │ - movs r0, #220 @ 0xdc │ │ │ │ + movs r0, #228 @ 0xe4 │ │ │ │ lsls r6, r1, #1 │ │ │ │ - pop {r1, r2, r5, pc} │ │ │ │ + pop {r1, r2, r3, r5, pc} │ │ │ │ lsls r0, r2, #1 │ │ │ │ - movs r0, #194 @ 0xc2 │ │ │ │ + movs r0, #202 @ 0xca │ │ │ │ lsls r6, r1, #1 │ │ │ │ - pop {r2, r3, pc} │ │ │ │ + pop {r2, r4, pc} │ │ │ │ lsls r0, r2, #1 │ │ │ │ - movs r0, #166 @ 0xa6 │ │ │ │ + movs r0, #174 @ 0xae │ │ │ │ lsls r6, r1, #1 │ │ │ │ - pop {r4, r5, r6, r7} │ │ │ │ + pop {r3, r4, r5, r6, r7} │ │ │ │ lsls r0, r2, #1 │ │ │ │ - movs r0, #138 @ 0x8a │ │ │ │ + movs r0, #146 @ 0x92 │ │ │ │ lsls r6, r1, #1 │ │ │ │ ldr r5, [sp, #20] │ │ │ │ mov r0, r9 │ │ │ │ ldr.w r1, [pc, #1632] @ 304428 >::_M_default_append(unsigned int)@@Base+0x81864> │ │ │ │ mov r4, r9 │ │ │ │ ldr r3, [sp, #40] @ 0x28 │ │ │ │ add r1, pc │ │ │ │ @@ -845222,55 +845222,55 @@ │ │ │ │ bl 17c90 │ │ │ │ ldr r0, [pc, #104] @ (30447c >::_M_default_append(unsigned int)@@Base+0x818b8>) │ │ │ │ mov.w r1, #4294967295 @ 0xffffffff │ │ │ │ add r0, pc │ │ │ │ bl 17e10 │ │ │ │ b.n 3043fc >::_M_default_append(unsigned int)@@Base+0x81838> │ │ │ │ ... │ │ │ │ - mov r0, r5 │ │ │ │ + mov r0, r6 │ │ │ │ lsls r6, r1, #1 │ │ │ │ - pop {r4, r5, r6} │ │ │ │ + pop {r3, r4, r5, r6} │ │ │ │ lsls r0, r2, #1 │ │ │ │ cbnz r7, 304498 >::_M_default_append(unsigned int)@@Base+0x818d4> │ │ │ │ - @ instruction: 0xffffbbfc │ │ │ │ + vdup.8 d27, d4[7] │ │ │ │ lsls r0, r2, #1 │ │ │ │ - subs r6, r2, #6 │ │ │ │ + subs r6, r3, #6 │ │ │ │ lsls r6, r1, #1 │ │ │ │ - add r6, ip │ │ │ │ + add r6, sp │ │ │ │ lsls r0, r2, #1 │ │ │ │ cbnz r3, 304496 >::_M_default_append(unsigned int)@@Base+0x818d2> │ │ │ │ - vtbl.8 d27, {d31- >::_M_default_append(unsigned int)@@Base+0x818e0> │ │ │ │ + cbnz r2, 3044a6 >::_M_default_append(unsigned int)@@Base+0x818e2> │ │ │ │ lsls r0, r2, #1 │ │ │ │ - cbnz r0, 304458 >::_M_default_append(unsigned int)@@Base+0x81894> │ │ │ │ + cbnz r0, 30445a >::_M_default_append(unsigned int)@@Base+0x81896> │ │ │ │ lsls r0, r2, #1 │ │ │ │ - adds r2, r7, #2 │ │ │ │ + adds r2, r0, #3 │ │ │ │ lsls r6, r1, #1 │ │ │ │ - @ instruction: 0xb874 │ │ │ │ + @ instruction: 0xb87c │ │ │ │ lsls r0, r2, #1 │ │ │ │ - adds r6, r1, #0 │ │ │ │ + adds r6, r2, #0 │ │ │ │ lsls r6, r1, #1 │ │ │ │ - @ instruction: 0xb858 │ │ │ │ + @ instruction: 0xb860 │ │ │ │ lsls r0, r2, #1 │ │ │ │ - subs r2, r6, r7 │ │ │ │ + subs r2, r7, r7 │ │ │ │ lsls r6, r1, #1 │ │ │ │ - @ instruction: 0xb83a │ │ │ │ + @ instruction: 0xb842 │ │ │ │ lsls r0, r2, #1 │ │ │ │ - subs r4, r2, r7 │ │ │ │ + subs r4, r3, r7 │ │ │ │ lsls r6, r1, #1 │ │ │ │ - @ instruction: 0xb81c │ │ │ │ + @ instruction: 0xb824 │ │ │ │ lsls r0, r2, #1 │ │ │ │ - cpsie a │ │ │ │ + @ instruction: 0xb66c │ │ │ │ lsls r0, r2, #1 │ │ │ │ - adds r6, r7, r7 │ │ │ │ + subs r6, r0, r0 │ │ │ │ lsls r6, r1, #1 │ │ │ │ - @ instruction: 0xb642 │ │ │ │ + @ instruction: 0xb64a │ │ │ │ lsls r0, r2, #1 │ │ │ │ - adds r4, r3, r7 │ │ │ │ + adds r4, r4, r7 │ │ │ │ lsls r6, r1, #1 │ │ │ │ ldr r3, [sp, #56] @ 0x38 │ │ │ │ mov r2, r6 │ │ │ │ ldr r1, [sp, #20] │ │ │ │ mov r0, r8 │ │ │ │ strd r4, r5, [sp] │ │ │ │ str.w r9, [sp, #8] │ │ │ │ @@ -845619,55 +845619,55 @@ │ │ │ │ b.w 303916 >::_M_default_append(unsigned int)@@Base+0x80d52> │ │ │ │ nop │ │ │ │ ... │ │ │ │ add r1, sp, #1008 @ 0x3f0 │ │ │ │ bcs.n 304840 >::_M_default_append(unsigned int)@@Base+0x81c7c> │ │ │ │ str r5, [r1, #36] @ 0x24 │ │ │ │ subs r7, #80 @ 0x50 │ │ │ │ - push {r1, r3, r4, r6, lr} │ │ │ │ + push {r1, r5, r6, lr} │ │ │ │ lsls r0, r2, #1 │ │ │ │ - push {r2, r4, r6, r7} │ │ │ │ + push {r2, r3, r4, r6, r7} │ │ │ │ lsls r0, r2, #1 │ │ │ │ - adds r0, r6, r1 │ │ │ │ + adds r0, r7, r1 │ │ │ │ lsls r6, r1, #1 │ │ │ │ - cbz r6, 3048ce >::_M_default_append(unsigned int)@@Base+0x81d0a> │ │ │ │ + cbz r6, 3048d0 >::_M_default_append(unsigned int)@@Base+0x81d0c> │ │ │ │ lsls r0, r2, #1 │ │ │ │ - asrs r2, r3, #28 │ │ │ │ + asrs r2, r4, #28 │ │ │ │ lsls r6, r1, #1 │ │ │ │ - cbz r6, 3048ce >::_M_default_append(unsigned int)@@Base+0x81d0a> │ │ │ │ + cbz r6, 3048d0 >::_M_default_append(unsigned int)@@Base+0x81d0c> │ │ │ │ lsls r0, r2, #1 │ │ │ │ - asrs r2, r7, #27 │ │ │ │ + asrs r2, r0, #28 │ │ │ │ lsls r6, r1, #1 │ │ │ │ - lsls r2, r3, #12 │ │ │ │ + lsls r2, r4, #12 │ │ │ │ lsls r6, r1, #1 │ │ │ │ - cbz r4, 3048c8 >::_M_default_append(unsigned int)@@Base+0x81d04> │ │ │ │ + cbz r4, 3048ca >::_M_default_append(unsigned int)@@Base+0x81d06> │ │ │ │ lsls r0, r2, #1 │ │ │ │ - asrs r0, r6, #26 │ │ │ │ + asrs r0, r7, #26 │ │ │ │ lsls r6, r1, #1 │ │ │ │ - push {r2, r4, r7} │ │ │ │ + push {r2, r3, r4, r7} │ │ │ │ lsls r0, r2, #1 │ │ │ │ - uxtb r0, r1 │ │ │ │ + uxtb r0, r2 │ │ │ │ lsls r0, r2, #1 │ │ │ │ - asrs r4, r4, #25 │ │ │ │ + asrs r4, r5, #25 │ │ │ │ lsls r6, r1, #1 │ │ │ │ - uxth r4, r3 │ │ │ │ + uxth r4, r4 │ │ │ │ lsls r0, r2, #1 │ │ │ │ - asrs r0, r7, #24 │ │ │ │ + asrs r0, r0, #25 │ │ │ │ lsls r6, r1, #1 │ │ │ │ - sxtb r4, r7 │ │ │ │ + uxth r4, r0 │ │ │ │ lsls r0, r2, #1 │ │ │ │ - asrs r0, r3, #24 │ │ │ │ + asrs r0, r4, #24 │ │ │ │ lsls r6, r1, #1 │ │ │ │ - sxth r2, r6 │ │ │ │ + sxth r2, r7 │ │ │ │ lsls r0, r2, #1 │ │ │ │ - asrs r6, r1, #23 │ │ │ │ + asrs r6, r2, #23 │ │ │ │ lsls r6, r1, #1 │ │ │ │ - sxth r6, r2 │ │ │ │ + sxth r6, r3 │ │ │ │ lsls r0, r2, #1 │ │ │ │ - asrs r2, r6, #22 │ │ │ │ + asrs r2, r7, #22 │ │ │ │ lsls r6, r1, #1 │ │ │ │ ldr r3, [sp, #56] @ 0x38 │ │ │ │ mov r2, r6 │ │ │ │ ldr r1, [sp, #20] │ │ │ │ mov r0, r4 │ │ │ │ strd r9, r5, [sp] │ │ │ │ str.w r8, [sp, #8] │ │ │ │ @@ -845975,39 +845975,39 @@ │ │ │ │ str.w r3, [sl] │ │ │ │ b.w 30327c >::_M_default_append(unsigned int)@@Base+0x806b8> │ │ │ │ ... │ │ │ │ add r1, sp, #1008 @ 0x3f0 │ │ │ │ bcs.n 304c10 >::_M_default_append(unsigned int)@@Base+0x8204c> │ │ │ │ str r5, [r1, #36] @ 0x24 │ │ │ │ subs r7, #80 @ 0x50 │ │ │ │ - add sp, #144 @ 0x90 │ │ │ │ + add sp, #176 @ 0xb0 │ │ │ │ lsls r0, r2, #1 │ │ │ │ - asrs r0, r0, #15 │ │ │ │ + asrs r0, r1, #15 │ │ │ │ lsls r6, r1, #1 │ │ │ │ - cbz r0, 304c52 >::_M_default_append(unsigned int)@@Base+0x8208e> │ │ │ │ + cbz r0, 304c54 >::_M_default_append(unsigned int)@@Base+0x82090> │ │ │ │ lsls r0, r2, #1 │ │ │ │ - add r7, sp, #960 @ 0x3c0 │ │ │ │ + add r7, sp, #992 @ 0x3e0 │ │ │ │ lsls r0, r2, #1 │ │ │ │ - asrs r4, r1, #14 │ │ │ │ + asrs r4, r2, #14 │ │ │ │ lsls r6, r1, #1 │ │ │ │ - add r7, sp, #832 @ 0x340 │ │ │ │ + add r7, sp, #864 @ 0x360 │ │ │ │ lsls r0, r2, #1 │ │ │ │ - asrs r4, r5, #13 │ │ │ │ + asrs r4, r6, #13 │ │ │ │ lsls r6, r1, #1 │ │ │ │ - add r6, sp, #704 @ 0x2c0 │ │ │ │ + add r6, sp, #736 @ 0x2e0 │ │ │ │ lsls r0, r2, #1 │ │ │ │ - asrs r4, r1, #9 │ │ │ │ + asrs r4, r2, #9 │ │ │ │ lsls r6, r1, #1 │ │ │ │ - add r6, sp, #592 @ 0x250 │ │ │ │ + add r6, sp, #624 @ 0x270 │ │ │ │ lsls r0, r2, #1 │ │ │ │ - asrs r0, r6, #8 │ │ │ │ + asrs r0, r7, #8 │ │ │ │ lsls r6, r1, #1 │ │ │ │ - add r6, sp, #464 @ 0x1d0 │ │ │ │ + add r6, sp, #496 @ 0x1f0 │ │ │ │ lsls r0, r2, #1 │ │ │ │ - asrs r0, r2, #8 │ │ │ │ + asrs r0, r3, #8 │ │ │ │ lsls r6, r1, #1 │ │ │ │ str r0, [sp, #20] │ │ │ │ movw r1, #1502 @ 0x5de │ │ │ │ ldr r0, [pc, #300] @ (304d98 >::_M_default_append(unsigned int)@@Base+0x821d4>) │ │ │ │ add r0, pc │ │ │ │ adds r0, #12 │ │ │ │ bl 17c90 │ │ │ │ @@ -846111,37 +846111,37 @@ │ │ │ │ vcmpe.f64 d5, d7 │ │ │ │ vmrs APSR_nzcv, fpscr │ │ │ │ it lt │ │ │ │ vmovlt.f64 d7, d5 │ │ │ │ b.n 304af2 >::_M_default_append(unsigned int)@@Base+0x81f2e> │ │ │ │ nop.w │ │ │ │ ... │ │ │ │ - add r5, sp, #896 @ 0x380 │ │ │ │ + add r5, sp, #928 @ 0x3a0 │ │ │ │ lsls r0, r2, #1 │ │ │ │ - asrs r4, r7, #5 │ │ │ │ + asrs r4, r0, #6 │ │ │ │ lsls r6, r1, #1 │ │ │ │ - add r5, sp, #712 @ 0x2c8 │ │ │ │ + add r5, sp, #744 @ 0x2e8 │ │ │ │ lsls r0, r2, #1 │ │ │ │ - asrs r6, r1, #5 │ │ │ │ + asrs r6, r2, #5 │ │ │ │ lsls r6, r1, #1 │ │ │ │ - add r5, sp, #392 @ 0x188 │ │ │ │ + add r5, sp, #424 @ 0x1a8 │ │ │ │ lsls r0, r2, #1 │ │ │ │ - asrs r6, r7, #3 │ │ │ │ + asrs r6, r0, #4 │ │ │ │ lsls r6, r1, #1 │ │ │ │ - add r5, sp, #280 @ 0x118 │ │ │ │ + add r5, sp, #312 @ 0x138 │ │ │ │ lsls r0, r2, #1 │ │ │ │ - asrs r2, r4, #3 │ │ │ │ + asrs r2, r5, #3 │ │ │ │ lsls r6, r1, #1 │ │ │ │ - add r5, sp, #152 @ 0x98 │ │ │ │ + add r5, sp, #184 @ 0xb8 │ │ │ │ lsls r0, r2, #1 │ │ │ │ - asrs r2, r0, #3 │ │ │ │ + asrs r2, r1, #3 │ │ │ │ lsls r6, r1, #1 │ │ │ │ - add r4, sp, #928 @ 0x3a0 │ │ │ │ + add r4, sp, #960 @ 0x3c0 │ │ │ │ lsls r0, r2, #1 │ │ │ │ - asrs r4, r0, #2 │ │ │ │ + asrs r4, r1, #2 │ │ │ │ lsls r6, r1, #1 │ │ │ │ push {r4, r5, r6, r7, lr} │ │ │ │ mov.w ip, #4096 @ 0x1000 │ │ │ │ sub.w ip, sp, ip │ │ │ │ str.w r0, [ip, #4024] @ 0xfb8 │ │ │ │ ldr.w r2, [pc, #1848] @ 305510 >::_M_default_append(unsigned int)@@Base+0x8294c> │ │ │ │ sub sp, #52 @ 0x34 │ │ │ │ @@ -846794,208 +846794,208 @@ │ │ │ │ movs r0, r0 │ │ │ │ strh r0, [r0, #36] @ 0x24 │ │ │ │ asrs r6, r5 │ │ │ │ ldr r4, [sp, #168] @ 0xa8 │ │ │ │ lsls r1, r3, #1 │ │ │ │ asrs r0, r7, #6 │ │ │ │ movs r0, r0 │ │ │ │ - add r4, sp, #408 @ 0x198 │ │ │ │ + add r4, sp, #440 @ 0x1b8 │ │ │ │ lsls r0, r2, #1 │ │ │ │ b.n 30568e >::_M_default_append(unsigned int)@@Base+0x82aca> │ │ │ │ - @ instruction: 0xffffadb8 │ │ │ │ + vqrdmulh.s q13, , d0[0] │ │ │ │ lsls r0, r2, #1 │ │ │ │ - add r5, sp, #920 @ 0x398 │ │ │ │ + add r5, sp, #952 @ 0x3b8 │ │ │ │ lsls r0, r2, #1 │ │ │ │ lsrs r3, r4, #9 │ │ │ │ movs r0, r0 │ │ │ │ - add r3, sp, #744 @ 0x2e8 │ │ │ │ + add r3, sp, #776 @ 0x308 │ │ │ │ lsls r0, r2, #1 │ │ │ │ - lsrs r4, r2, #29 │ │ │ │ + lsrs r4, r3, #29 │ │ │ │ lsls r6, r1, #1 │ │ │ │ ldr r3, [sp, #376] @ 0x178 │ │ │ │ lsls r1, r3, #1 │ │ │ │ - add r3, sp, #504 @ 0x1f8 │ │ │ │ + add r3, sp, #536 @ 0x218 │ │ │ │ lsls r0, r2, #1 │ │ │ │ - lsrs r0, r3, #28 │ │ │ │ + lsrs r0, r4, #28 │ │ │ │ lsls r6, r1, #1 │ │ │ │ add r5, sp, #740 @ 0x2e4 │ │ │ │ vdup.8 q13, d25[7] │ │ │ │ - @ instruction: 0xffffab38 │ │ │ │ + vtbx.8 d26, {d15-d18}, d0 │ │ │ │ lsls r0, r2, #1 │ │ │ │ - lsrs r2, r2, #27 │ │ │ │ + lsrs r2, r3, #27 │ │ │ │ lsls r6, r1, #1 │ │ │ │ - add r3, sp, #104 @ 0x68 │ │ │ │ + add r3, sp, #136 @ 0x88 │ │ │ │ lsls r0, r2, #1 │ │ │ │ - lsrs r4, r6, #26 │ │ │ │ + lsrs r4, r7, #26 │ │ │ │ lsls r6, r1, #1 │ │ │ │ add r3, sp, #548 @ 0x224 │ │ │ │ vtbx.8 d26, {d15-d18}, d25 │ │ │ │ - @ instruction: 0xffffaad4 │ │ │ │ + @ instruction: 0xffffaadc │ │ │ │ lsls r0, r2, #1 │ │ │ │ - lsrs r6, r5, #25 │ │ │ │ + lsrs r6, r6, #25 │ │ │ │ lsls r6, r1, #1 │ │ │ │ - add r2, sp, #728 @ 0x2d8 │ │ │ │ + add r2, sp, #760 @ 0x2f8 │ │ │ │ lsls r0, r2, #1 │ │ │ │ - lsrs r0, r2, #25 │ │ │ │ + lsrs r0, r3, #25 │ │ │ │ lsls r6, r1, #1 │ │ │ │ - add r4, sp, #608 @ 0x260 │ │ │ │ + add r4, sp, #640 @ 0x280 │ │ │ │ lsls r0, r2, #1 │ │ │ │ - add r4, sp, #808 @ 0x328 │ │ │ │ + add r4, sp, #840 @ 0x348 │ │ │ │ lsls r0, r2, #1 │ │ │ │ - add r2, sp, #464 @ 0x1d0 │ │ │ │ + add r2, sp, #496 @ 0x1f0 │ │ │ │ lsls r0, r2, #1 │ │ │ │ - lsrs r6, r1, #24 │ │ │ │ + lsrs r6, r2, #24 │ │ │ │ lsls r6, r1, #1 │ │ │ │ - add r4, sp, #696 @ 0x2b8 │ │ │ │ + add r4, sp, #728 @ 0x2d8 │ │ │ │ lsls r0, r2, #1 │ │ │ │ - add r4, sp, #992 @ 0x3e0 │ │ │ │ + add r5, sp, #0 │ │ │ │ lsls r0, r2, #1 │ │ │ │ - add r2, sp, #200 @ 0xc8 │ │ │ │ + add r2, sp, #232 @ 0xe8 │ │ │ │ lsls r0, r2, #1 │ │ │ │ - lsrs r4, r1, #23 │ │ │ │ + lsrs r4, r2, #23 │ │ │ │ lsls r6, r1, #1 │ │ │ │ - add r2, sp, #64 @ 0x40 │ │ │ │ + add r2, sp, #96 @ 0x60 │ │ │ │ lsls r0, r2, #1 │ │ │ │ - lsrs r0, r5, #22 │ │ │ │ + lsrs r0, r6, #22 │ │ │ │ lsls r6, r1, #1 │ │ │ │ - add r4, sp, #704 @ 0x2c0 │ │ │ │ + add r4, sp, #736 @ 0x2e0 │ │ │ │ lsls r0, r2, #1 │ │ │ │ - add r4, sp, #1000 @ 0x3e8 │ │ │ │ + add r5, sp, #8 │ │ │ │ lsls r0, r2, #1 │ │ │ │ - add r1, sp, #816 @ 0x330 │ │ │ │ + add r1, sp, #848 @ 0x350 │ │ │ │ lsls r0, r2, #1 │ │ │ │ - lsrs r6, r4, #21 │ │ │ │ + lsrs r6, r5, #21 │ │ │ │ lsls r6, r1, #1 │ │ │ │ - add r5, sp, #88 @ 0x58 │ │ │ │ + add r5, sp, #120 @ 0x78 │ │ │ │ lsls r0, r2, #1 │ │ │ │ - add r4, sp, #856 @ 0x358 │ │ │ │ + add r4, sp, #888 @ 0x378 │ │ │ │ lsls r0, r2, #1 │ │ │ │ - add r1, sp, #536 @ 0x218 │ │ │ │ + add r1, sp, #568 @ 0x238 │ │ │ │ lsls r0, r2, #1 │ │ │ │ - lsrs r0, r4, #20 │ │ │ │ + lsrs r0, r5, #20 │ │ │ │ lsls r6, r1, #1 │ │ │ │ - add r4, sp, #992 @ 0x3e0 │ │ │ │ + add r5, sp, #0 │ │ │ │ lsls r0, r2, #1 │ │ │ │ - add r5, sp, #280 @ 0x118 │ │ │ │ + add r5, sp, #312 @ 0x138 │ │ │ │ lsls r0, r2, #1 │ │ │ │ - add r1, sp, #272 @ 0x110 │ │ │ │ + add r1, sp, #304 @ 0x130 │ │ │ │ lsls r0, r2, #1 │ │ │ │ - lsrs r6, r3, #19 │ │ │ │ + lsrs r6, r4, #19 │ │ │ │ lsls r6, r1, #1 │ │ │ │ - add r5, sp, #184 @ 0xb8 │ │ │ │ + add r5, sp, #216 @ 0xd8 │ │ │ │ lsls r0, r2, #1 │ │ │ │ - add r5, sp, #384 @ 0x180 │ │ │ │ + add r5, sp, #416 @ 0x1a0 │ │ │ │ lsls r0, r2, #1 │ │ │ │ - add r1, sp, #8 │ │ │ │ + add r1, sp, #40 @ 0x28 │ │ │ │ lsls r0, r2, #1 │ │ │ │ - lsrs r4, r3, #18 │ │ │ │ + lsrs r4, r4, #18 │ │ │ │ lsls r6, r1, #1 │ │ │ │ - add r5, sp, #264 @ 0x108 │ │ │ │ + add r5, sp, #296 @ 0x128 │ │ │ │ lsls r0, r2, #1 │ │ │ │ - add r5, sp, #480 @ 0x1e0 │ │ │ │ + add r5, sp, #512 @ 0x200 │ │ │ │ lsls r0, r2, #1 │ │ │ │ - add r0, sp, #712 @ 0x2c8 │ │ │ │ + add r0, sp, #744 @ 0x2e8 │ │ │ │ lsls r0, r2, #1 │ │ │ │ - lsrs r4, r1, #17 │ │ │ │ + lsrs r4, r2, #17 │ │ │ │ lsls r6, r1, #1 │ │ │ │ - add r5, sp, #328 @ 0x148 │ │ │ │ + add r5, sp, #360 @ 0x168 │ │ │ │ lsls r0, r2, #1 │ │ │ │ - add r5, sp, #688 @ 0x2b0 │ │ │ │ + add r5, sp, #720 @ 0x2d0 │ │ │ │ lsls r0, r2, #1 │ │ │ │ - add r0, sp, #408 @ 0x198 │ │ │ │ + add r0, sp, #440 @ 0x1b8 │ │ │ │ lsls r0, r2, #1 │ │ │ │ - lsrs r0, r0, #16 │ │ │ │ + lsrs r0, r1, #16 │ │ │ │ lsls r6, r1, #1 │ │ │ │ - add r5, sp, #552 @ 0x228 │ │ │ │ + add r5, sp, #584 @ 0x248 │ │ │ │ lsls r0, r2, #1 │ │ │ │ - add r5, sp, #992 @ 0x3e0 │ │ │ │ + add r6, sp, #0 │ │ │ │ lsls r0, r2, #1 │ │ │ │ - add r0, sp, #128 @ 0x80 │ │ │ │ + add r0, sp, #160 @ 0xa0 │ │ │ │ lsls r0, r2, #1 │ │ │ │ - lsrs r4, r7, #14 │ │ │ │ + lsrs r4, r0, #15 │ │ │ │ lsls r6, r1, #1 │ │ │ │ - add r5, sp, #888 @ 0x378 │ │ │ │ + add r5, sp, #920 @ 0x398 │ │ │ │ lsls r0, r2, #1 │ │ │ │ - add r6, sp, #112 @ 0x70 │ │ │ │ + add r6, sp, #144 @ 0x90 │ │ │ │ lsls r0, r2, #1 │ │ │ │ - add r7, pc, #880 @ (adr r7, 305984 >::_M_default_append(unsigned int)@@Base+0x82dc0>) │ │ │ │ + add r7, pc, #912 @ (adr r7, 3059a4 >::_M_default_append(unsigned int)@@Base+0x82de0>) │ │ │ │ lsls r0, r2, #1 │ │ │ │ - lsrs r0, r7, #13 │ │ │ │ + lsrs r0, r0, #14 │ │ │ │ lsls r6, r1, #1 │ │ │ │ - add r6, sp, #24 │ │ │ │ + add r6, sp, #56 @ 0x38 │ │ │ │ lsls r0, r2, #1 │ │ │ │ - add r5, sp, #888 @ 0x378 │ │ │ │ + add r5, sp, #920 @ 0x398 │ │ │ │ lsls r0, r2, #1 │ │ │ │ - add r7, pc, #536 @ (adr r7, 30583c >::_M_default_append(unsigned int)@@Base+0x82c78>) │ │ │ │ + add r7, pc, #568 @ (adr r7, 30585c >::_M_default_append(unsigned int)@@Base+0x82c98>) │ │ │ │ lsls r0, r2, #1 │ │ │ │ - lsrs r2, r4, #12 │ │ │ │ + lsrs r2, r5, #12 │ │ │ │ lsls r6, r1, #1 │ │ │ │ - add r5, sp, #912 @ 0x390 │ │ │ │ + add r5, sp, #944 @ 0x3b0 │ │ │ │ lsls r0, r2, #1 │ │ │ │ - add r6, sp, #296 @ 0x128 │ │ │ │ + add r6, sp, #328 @ 0x148 │ │ │ │ lsls r0, r2, #1 │ │ │ │ - add r7, pc, #264 @ (adr r7, 30573c >::_M_default_append(unsigned int)@@Base+0x82b78>) │ │ │ │ + add r7, pc, #296 @ (adr r7, 30575c >::_M_default_append(unsigned int)@@Base+0x82b98>) │ │ │ │ lsls r0, r2, #1 │ │ │ │ - lsrs r6, r3, #11 │ │ │ │ + lsrs r6, r4, #11 │ │ │ │ lsls r6, r1, #1 │ │ │ │ - add r6, sp, #152 @ 0x98 │ │ │ │ + add r6, sp, #184 @ 0xb8 │ │ │ │ lsls r0, r2, #1 │ │ │ │ - add r6, sp, #384 @ 0x180 │ │ │ │ + add r6, sp, #416 @ 0x1a0 │ │ │ │ lsls r0, r2, #1 │ │ │ │ - add r6, pc, #1016 @ (adr r6, 305a3c >::_M_default_append(unsigned int)@@Base+0x82e78>) │ │ │ │ + add r7, pc, #24 @ (adr r7, 30565c >::_M_default_append(unsigned int)@@Base+0x82a98>) │ │ │ │ lsls r0, r2, #1 │ │ │ │ - lsrs r2, r3, #10 │ │ │ │ + lsrs r2, r4, #10 │ │ │ │ lsls r6, r1, #1 │ │ │ │ - add r6, sp, #272 @ 0x110 │ │ │ │ + add r6, sp, #304 @ 0x130 │ │ │ │ lsls r0, r2, #1 │ │ │ │ - add r6, sp, #456 @ 0x1c8 │ │ │ │ + add r6, sp, #488 @ 0x1e8 │ │ │ │ lsls r0, r2, #1 │ │ │ │ - add r6, pc, #736 @ (adr r6, 305934 >::_M_default_append(unsigned int)@@Base+0x82d70>) │ │ │ │ + add r6, pc, #768 @ (adr r6, 305954 >::_M_default_append(unsigned int)@@Base+0x82d90>) │ │ │ │ lsls r0, r2, #1 │ │ │ │ - lsrs r4, r2, #9 │ │ │ │ + lsrs r4, r3, #9 │ │ │ │ lsls r6, r1, #1 │ │ │ │ - add r6, sp, #328 @ 0x148 │ │ │ │ + add r6, sp, #360 @ 0x168 │ │ │ │ lsls r0, r2, #1 │ │ │ │ - add r6, sp, #656 @ 0x290 │ │ │ │ + add r6, sp, #688 @ 0x2b0 │ │ │ │ lsls r0, r2, #1 │ │ │ │ - add r6, pc, #464 @ (adr r6, 305834 >::_M_default_append(unsigned int)@@Base+0x82c70>) │ │ │ │ + add r6, pc, #496 @ (adr r6, 305854 >::_M_default_append(unsigned int)@@Base+0x82c90>) │ │ │ │ lsls r0, r2, #1 │ │ │ │ - lsrs r0, r2, #8 │ │ │ │ + lsrs r0, r3, #8 │ │ │ │ lsls r6, r1, #1 │ │ │ │ - add r6, sp, #544 @ 0x220 │ │ │ │ + add r6, sp, #576 @ 0x240 │ │ │ │ lsls r0, r2, #1 │ │ │ │ - add r6, sp, #696 @ 0x2b8 │ │ │ │ + add r6, sp, #728 @ 0x2d8 │ │ │ │ lsls r0, r2, #1 │ │ │ │ - add r6, pc, #232 @ (adr r6, 30575c >::_M_default_append(unsigned int)@@Base+0x82b98>) │ │ │ │ + add r6, pc, #264 @ (adr r6, 30577c >::_M_default_append(unsigned int)@@Base+0x82bb8>) │ │ │ │ lsls r0, r2, #1 │ │ │ │ - lsrs r6, r2, #7 │ │ │ │ + lsrs r6, r3, #7 │ │ │ │ lsls r6, r1, #1 │ │ │ │ - add r6, sp, #616 @ 0x268 │ │ │ │ + add r6, sp, #648 @ 0x288 │ │ │ │ lsls r0, r2, #1 │ │ │ │ - add r6, sp, #928 @ 0x3a0 │ │ │ │ + add r6, sp, #960 @ 0x3c0 │ │ │ │ lsls r0, r2, #1 │ │ │ │ - add r6, pc, #0 @ (adr r6, 305684 >::_M_default_append(unsigned int)@@Base+0x82ac0>) │ │ │ │ + add r6, pc, #32 @ (adr r6, 3056a4 >::_M_default_append(unsigned int)@@Base+0x82ae0>) │ │ │ │ lsls r0, r2, #1 │ │ │ │ - lsrs r4, r3, #6 │ │ │ │ + lsrs r4, r4, #6 │ │ │ │ lsls r6, r1, #1 │ │ │ │ - add r6, sp, #816 @ 0x330 │ │ │ │ + add r6, sp, #848 @ 0x350 │ │ │ │ lsls r0, r2, #1 │ │ │ │ - add r7, sp, #40 @ 0x28 │ │ │ │ + add r7, sp, #72 @ 0x48 │ │ │ │ lsls r0, r2, #1 │ │ │ │ - add r5, pc, #792 @ (adr r5, 3059ac >::_M_default_append(unsigned int)@@Base+0x82de8>) │ │ │ │ + add r5, pc, #824 @ (adr r5, 3059cc >::_M_default_append(unsigned int)@@Base+0x82e08>) │ │ │ │ lsls r0, r2, #1 │ │ │ │ - lsrs r2, r4, #5 │ │ │ │ + lsrs r2, r5, #5 │ │ │ │ lsls r6, r1, #1 │ │ │ │ - add r6, sp, #1000 @ 0x3e8 │ │ │ │ + add r7, sp, #8 │ │ │ │ lsls r0, r2, #1 │ │ │ │ - add r7, sp, #224 @ 0xe0 │ │ │ │ + add r7, sp, #256 @ 0x100 │ │ │ │ lsls r0, r2, #1 │ │ │ │ - add r5, pc, #552 @ (adr r5, 3058cc >::_M_default_append(unsigned int)@@Base+0x82d08>) │ │ │ │ + add r5, pc, #584 @ (adr r5, 3058ec >::_M_default_append(unsigned int)@@Base+0x82d28>) │ │ │ │ lsls r0, r2, #1 │ │ │ │ - lsrs r6, r4, #4 │ │ │ │ + lsrs r6, r5, #4 │ │ │ │ lsls r6, r1, #1 │ │ │ │ ldr r2, [pc, #456] @ (305874 >::_M_default_append(unsigned int)@@Base+0x82cb0>) │ │ │ │ add.w r3, r4, #180 @ 0xb4 │ │ │ │ ldr r1, [pc, #456] @ (305878 >::_M_default_append(unsigned int)@@Base+0x82cb4>) │ │ │ │ strd r0, r0, [sp] │ │ │ │ add r2, pc │ │ │ │ add r1, pc │ │ │ │ @@ -847158,69 +847158,69 @@ │ │ │ │ bl 17c90 │ │ │ │ ldr r0, [pc, #120] @ (3058e0 >::_M_default_append(unsigned int)@@Base+0x82d1c>) │ │ │ │ mov r1, r5 │ │ │ │ add r0, pc │ │ │ │ bl 17e10 │ │ │ │ b.w 304ea6 >::_M_default_append(unsigned int)@@Base+0x822e2> │ │ │ │ nop │ │ │ │ - add r5, sp, #336 @ 0x150 │ │ │ │ + add r5, sp, #368 @ 0x170 │ │ │ │ lsls r0, r2, #1 │ │ │ │ - add r5, sp, #632 @ 0x278 │ │ │ │ + add r5, sp, #664 @ 0x298 │ │ │ │ lsls r0, r2, #1 │ │ │ │ - add r3, pc, #504 @ (adr r3, 305a78 >::_M_default_append(unsigned int)@@Base+0x82eb4>) │ │ │ │ + add r3, pc, #536 @ (adr r3, 305a98 >::_M_default_append(unsigned int)@@Base+0x82ed4>) │ │ │ │ lsls r0, r2, #1 │ │ │ │ - lsls r2, r3, #28 │ │ │ │ + lsls r2, r4, #28 │ │ │ │ lsls r6, r1, #1 │ │ │ │ - add r5, sp, #544 @ 0x220 │ │ │ │ + add r5, sp, #576 @ 0x240 │ │ │ │ lsls r0, r2, #1 │ │ │ │ - add r5, sp, #792 @ 0x318 │ │ │ │ + add r5, sp, #824 @ 0x338 │ │ │ │ lsls r0, r2, #1 │ │ │ │ - add r3, pc, #264 @ (adr r3, 305998 >::_M_default_append(unsigned int)@@Base+0x82dd4>) │ │ │ │ + add r3, pc, #296 @ (adr r3, 3059b8 >::_M_default_append(unsigned int)@@Base+0x82df4>) │ │ │ │ lsls r0, r2, #1 │ │ │ │ - lsls r6, r3, #27 │ │ │ │ + lsls r6, r4, #27 │ │ │ │ lsls r6, r1, #1 │ │ │ │ - add r5, sp, #704 @ 0x2c0 │ │ │ │ + add r5, sp, #736 @ 0x2e0 │ │ │ │ lsls r0, r2, #1 │ │ │ │ - add r6, sp, #96 @ 0x60 │ │ │ │ + add r6, sp, #128 @ 0x80 │ │ │ │ lsls r0, r2, #1 │ │ │ │ - add r3, pc, #0 @ (adr r3, 3058a0 >::_M_default_append(unsigned int)@@Base+0x82cdc>) │ │ │ │ + add r3, pc, #32 @ (adr r3, 3058c0 >::_M_default_append(unsigned int)@@Base+0x82cfc>) │ │ │ │ lsls r0, r2, #1 │ │ │ │ - lsls r4, r3, #26 │ │ │ │ + lsls r4, r4, #26 │ │ │ │ lsls r6, r1, #1 │ │ │ │ - add r5, sp, #1016 @ 0x3f8 │ │ │ │ + add r6, sp, #24 │ │ │ │ lsls r0, r2, #1 │ │ │ │ - add r6, sp, #160 @ 0xa0 │ │ │ │ + add r6, sp, #192 @ 0xc0 │ │ │ │ lsls r0, r2, #1 │ │ │ │ - add r2, pc, #784 @ (adr r2, 305bc0 >::_M_default_append(unsigned int)@@Base+0x82ffc>) │ │ │ │ + add r2, pc, #816 @ (adr r2, 305be0 >::_M_default_append(unsigned int)@@Base+0x8301c>) │ │ │ │ lsls r0, r2, #1 │ │ │ │ - lsls r0, r4, #25 │ │ │ │ + lsls r0, r5, #25 │ │ │ │ lsls r6, r1, #1 │ │ │ │ - add r6, sp, #304 @ 0x130 │ │ │ │ + add r6, sp, #336 @ 0x150 │ │ │ │ lsls r0, r2, #1 │ │ │ │ - add r5, sp, #1016 @ 0x3f8 │ │ │ │ + add r6, sp, #24 │ │ │ │ lsls r0, r2, #1 │ │ │ │ - add r2, pc, #496 @ (adr r2, 305ab0 >::_M_default_append(unsigned int)@@Base+0x82eec>) │ │ │ │ + add r2, pc, #528 @ (adr r2, 305ad0 >::_M_default_append(unsigned int)@@Base+0x82f0c>) │ │ │ │ lsls r0, r2, #1 │ │ │ │ - lsls r0, r3, #24 │ │ │ │ + lsls r0, r4, #24 │ │ │ │ lsls r6, r1, #1 │ │ │ │ - add r6, sp, #408 @ 0x198 │ │ │ │ + add r6, sp, #440 @ 0x1b8 │ │ │ │ lsls r0, r2, #1 │ │ │ │ - add r6, sp, #112 @ 0x70 │ │ │ │ + add r6, sp, #144 @ 0x90 │ │ │ │ lsls r0, r2, #1 │ │ │ │ - add r2, pc, #216 @ (adr r2, 3059a8 >::_M_default_append(unsigned int)@@Base+0x82de4>) │ │ │ │ + add r2, pc, #248 @ (adr r2, 3059c8 >::_M_default_append(unsigned int)@@Base+0x82e04>) │ │ │ │ lsls r0, r2, #1 │ │ │ │ - lsls r2, r2, #23 │ │ │ │ + lsls r2, r3, #23 │ │ │ │ lsls r6, r1, #1 │ │ │ │ - add r6, sp, #600 @ 0x258 │ │ │ │ + add r6, sp, #632 @ 0x278 │ │ │ │ lsls r0, r2, #1 │ │ │ │ - add r6, sp, #256 @ 0x100 │ │ │ │ + add r6, sp, #288 @ 0x120 │ │ │ │ lsls r0, r2, #1 │ │ │ │ - add r1, pc, #960 @ (adr r1, 305ca0 >::_M_default_append(unsigned int)@@Base+0x830dc>) │ │ │ │ + add r1, pc, #992 @ (adr r1, 305cc0 >::_M_default_append(unsigned int)@@Base+0x830fc>) │ │ │ │ lsls r0, r2, #1 │ │ │ │ - lsls r4, r1, #22 │ │ │ │ + lsls r4, r2, #22 │ │ │ │ lsls r6, r1, #1 │ │ │ │ push {lr} │ │ │ │ mov.w ip, #4096 @ 0x1000 │ │ │ │ sub.w ip, sp, ip │ │ │ │ str.w r0, [ip, #4080] @ 0xff0 │ │ │ │ sub sp, #12 │ │ │ │ bl 304dc8 >::_M_default_append(unsigned int)@@Base+0x82204> │ │ │ │ @@ -847241,17 +847241,17 @@ │ │ │ │ add r0, pc │ │ │ │ bl 17e10 │ │ │ │ ldr r3, [sp, #4] │ │ │ │ mov r0, r3 │ │ │ │ add sp, #12 │ │ │ │ pop {pc} │ │ │ │ nop │ │ │ │ - add r1, pc, #256 @ (adr r1, 305a2c >::_M_default_append(unsigned int)@@Base+0x82e68>) │ │ │ │ + add r1, pc, #288 @ (adr r1, 305a4c >::_M_default_append(unsigned int)@@Base+0x82e88>) │ │ │ │ lsls r0, r2, #1 │ │ │ │ - lsls r4, r3, #19 │ │ │ │ + lsls r4, r4, #19 │ │ │ │ lsls r6, r1, #1 │ │ │ │ ldr r3, [sp, #8] │ │ │ │ movs r0, #1 │ │ │ │ str r0, [r3, #0] │ │ │ │ bx lr │ │ │ │ push {r3, lr} │ │ │ │ mov.w ip, #4096 @ 0x1000 │ │ │ │ @@ -847518,23 +847518,23 @@ │ │ │ │ ... │ │ │ │ movs r0, r0 │ │ │ │ eors r1, r3 │ │ │ │ str r0, [sp, #400] @ 0x190 │ │ │ │ lsls r1, r3, #1 │ │ │ │ asrs r0, r7, #6 │ │ │ │ movs r0, r0 │ │ │ │ - add r5, sp, #128 @ 0x80 │ │ │ │ + add r5, sp, #160 @ 0xa0 │ │ │ │ lsls r0, r2, #1 │ │ │ │ - add r2, sp, #1016 @ 0x3f8 │ │ │ │ + add r3, sp, #24 │ │ │ │ lsls r0, r2, #1 │ │ │ │ ldrh r2, [r1, #48] @ 0x30 │ │ │ │ lsls r1, r3, #1 │ │ │ │ - add r2, sp, #960 @ 0x3c0 │ │ │ │ + add r2, sp, #992 @ 0x3e0 │ │ │ │ lsls r0, r2, #1 │ │ │ │ - lsls r6, r0, #7 │ │ │ │ + lsls r6, r1, #7 │ │ │ │ lsls r6, r1, #1 │ │ │ │ push {r3, r4, r5, lr} │ │ │ │ mov.w ip, #4096 @ 0x1000 │ │ │ │ sub.w ip, sp, ip │ │ │ │ str.w r0, [ip, #4080] @ 0xff0 │ │ │ │ mov r5, r0 │ │ │ │ mov r0, r1 │ │ │ │ @@ -847573,17 +847573,17 @@ │ │ │ │ ldr r0, [pc, #16] @ (305cf0 >::_M_default_append(unsigned int)@@Base+0x8312c>) │ │ │ │ mov r1, r4 │ │ │ │ add r0, pc │ │ │ │ bl 17e10 │ │ │ │ mov r0, r4 │ │ │ │ pop {r3, r4, r5, pc} │ │ │ │ nop │ │ │ │ - add r2, sp, #240 @ 0xf0 │ │ │ │ + add r2, sp, #272 @ 0x110 │ │ │ │ lsls r0, r2, #1 │ │ │ │ - lsls r4, r2, #4 │ │ │ │ + lsls r4, r3, #4 │ │ │ │ lsls r6, r1, #1 │ │ │ │ push {r4, r5, lr} │ │ │ │ mov.w ip, #4096 @ 0x1000 │ │ │ │ sub.w ip, sp, ip │ │ │ │ str.w r0, [ip, #4064] @ 0xfe0 │ │ │ │ ldr r2, [pc, #92] @ (305d60 >::_M_default_append(unsigned int)@@Base+0x8319c>) │ │ │ │ sub sp, #20 │ │ │ │ @@ -847624,15 +847624,15 @@ │ │ │ │ pop {r4, r5, pc} │ │ │ │ blx 1172c <__stack_chk_fail@plt> │ │ │ │ nop │ │ │ │ ldrh r2, [r0, #40] @ 0x28 │ │ │ │ lsls r1, r3, #1 │ │ │ │ asrs r0, r7, #6 │ │ │ │ movs r0, r0 │ │ │ │ - add r1, sp, #792 @ 0x318 │ │ │ │ + add r1, sp, #824 @ 0x338 │ │ │ │ lsls r0, r2, #1 │ │ │ │ ldrh r0, [r1, #38] @ 0x26 │ │ │ │ lsls r1, r3, #1 │ │ │ │ push {r4, r5, r6, lr} │ │ │ │ mov.w ip, #4096 @ 0x1000 │ │ │ │ sub.w ip, sp, ip │ │ │ │ str.w r0, [ip, #4072] @ 0xfe8 │ │ │ │ @@ -847701,21 +847701,21 @@ │ │ │ │ adds r0, r4, #4 │ │ │ │ add r1, pc │ │ │ │ bl 13b34 │ │ │ │ movs r3, #0 │ │ │ │ str r3, [r4, #8] │ │ │ │ b.n 305d8e >::_M_default_append(unsigned int)@@Base+0x831ca> │ │ │ │ nop │ │ │ │ - add r1, sp, #256 @ 0x100 │ │ │ │ + add r1, sp, #288 @ 0x120 │ │ │ │ lsls r0, r2, #1 │ │ │ │ - movs r0, r4 │ │ │ │ + movs r0, r5 │ │ │ │ lsls r6, r1, #1 │ │ │ │ - add r0, sp, #960 @ 0x3c0 │ │ │ │ + add r0, sp, #992 @ 0x3e0 │ │ │ │ lsls r0, r2, #1 │ │ │ │ - add r0, sp, #888 @ 0x378 │ │ │ │ + add r0, sp, #920 @ 0x398 │ │ │ │ lsls r0, r2, #1 │ │ │ │ push {r3, r4, r5, r6, r7, lr} │ │ │ │ mov.w ip, #4096 @ 0x1000 │ │ │ │ sub.w ip, sp, ip │ │ │ │ str.w r0, [ip, #4072] @ 0xfe8 │ │ │ │ mov r7, r0 │ │ │ │ mov r0, r1 │ │ │ │ @@ -847773,20 +847773,20 @@ │ │ │ │ movs r3, #0 │ │ │ │ mov r0, r7 │ │ │ │ add.w r1, r6, #96 @ 0x60 │ │ │ │ str r3, [r6, #8] │ │ │ │ bl 531f5c │ │ │ │ mov r0, r4 │ │ │ │ pop {r3, r4, r5, r6, r7, pc} │ │ │ │ - add r0, sp, #600 @ 0x258 │ │ │ │ + add r0, sp, #632 @ 0x278 │ │ │ │ lsls r0, r2, #1 │ │ │ │ - vhadd.u q8, q2, │ │ │ │ - add r0, sp, #288 @ 0x120 │ │ │ │ + vhadd.u q8, q6, │ │ │ │ + add r0, sp, #320 @ 0x140 │ │ │ │ lsls r0, r2, #1 │ │ │ │ - add r0, sp, #208 @ 0xd0 │ │ │ │ + add r0, sp, #240 @ 0xf0 │ │ │ │ lsls r0, r2, #1 │ │ │ │ stmdb sp!, {r4, r5, r6, r7, r8, lr} │ │ │ │ mov.w ip, #4096 @ 0x1000 │ │ │ │ sub.w ip, sp, ip │ │ │ │ str.w r0, [ip, #4040] @ 0xfc8 │ │ │ │ ldr.w r2, [pc, #1120] @ 30635c >::_M_default_append(unsigned int)@@Base+0x83798> │ │ │ │ sub sp, #32 │ │ │ │ @@ -848219,117 +848219,117 @@ │ │ │ │ add r0, pc │ │ │ │ bl 17e10 │ │ │ │ b.n 305fc2 >::_M_default_append(unsigned int)@@Base+0x833fe> │ │ │ │ ldrh r0, [r1, #24] │ │ │ │ lsls r1, r3, #1 │ │ │ │ asrs r0, r7, #6 │ │ │ │ movs r0, r0 │ │ │ │ - add r7, pc, #856 @ (adr r7, 3066c0 >::_M_default_append(unsigned int)@@Base+0x83afc>) │ │ │ │ + add r7, pc, #888 @ (adr r7, 3066e0 >::_M_default_append(unsigned int)@@Base+0x83b1c>) │ │ │ │ lsls r0, r2, #1 │ │ │ │ cmp r6, #25 │ │ │ │ movs r0, r0 │ │ │ │ - add r7, pc, #672 @ (adr r7, 306610 >::_M_default_append(unsigned int)@@Base+0x83a4c>) │ │ │ │ + add r7, pc, #704 @ (adr r7, 306630 >::_M_default_append(unsigned int)@@Base+0x83a6c>) │ │ │ │ lsls r0, r2, #1 │ │ │ │ - cmp r5, #50 @ 0x32 │ │ │ │ + cmp r5, #58 @ 0x3a │ │ │ │ lsls r0, r2, #1 │ │ │ │ lsls r3, r0, #19 │ │ │ │ movs r0, r0 │ │ │ │ - add r7, pc, #384 @ (adr r7, 3064fc >::_M_default_append(unsigned int)@@Base+0x83938>) │ │ │ │ + add r7, pc, #416 @ (adr r7, 30651c >::_M_default_append(unsigned int)@@Base+0x83958>) │ │ │ │ lsls r0, r2, #1 │ │ │ │ - cdp2 0, 3, cr0, cr8, cr13, {2} │ │ │ │ + cdp2 0, 4, cr0, cr0, cr13, {2} │ │ │ │ ldrh r6, [r0, #18] │ │ │ │ lsls r1, r3, #1 │ │ │ │ - add r7, pc, #168 @ (adr r7, 306430 >::_M_default_append(unsigned int)@@Base+0x8386c>) │ │ │ │ + add r7, pc, #200 @ (adr r7, 306450 >::_M_default_append(unsigned int)@@Base+0x8388c>) │ │ │ │ lsls r0, r2, #1 │ │ │ │ - cdp2 0, 0, cr0, cr2, cr13, {2} │ │ │ │ + cdp2 0, 0, cr0, cr10, cr13, {2} │ │ │ │ ldc2l 15, cr15, [r1], #1020 @ 0x3fc │ │ │ │ mrrc2 15, 15, pc, r7, cr15 @ │ │ │ │ - add r6, pc, #944 @ (adr r6, 306748 >::_M_default_append(unsigned int)@@Base+0x83b84>) │ │ │ │ + add r6, pc, #976 @ (adr r6, 306768 >::_M_default_append(unsigned int)@@Base+0x83ba4>) │ │ │ │ lsls r0, r2, #1 │ │ │ │ - stc2l 0, cr0, [r4, #308] @ 0x134 │ │ │ │ - add r6, pc, #840 @ (adr r6, 3066e8 >::_M_default_append(unsigned int)@@Base+0x83b24>) │ │ │ │ + stc2l 0, cr0, [ip, #308] @ 0x134 │ │ │ │ + add r6, pc, #872 @ (adr r6, 306708 >::_M_default_append(unsigned int)@@Base+0x83b44>) │ │ │ │ lsls r0, r2, #1 │ │ │ │ - stc2 0, cr0, [sl, #308]! @ 0x134 │ │ │ │ + ldc2 0, cr0, [r2, #308]! @ 0x134 │ │ │ │ ldc2l 15, cr15, [r9, #1020] @ 0x3fc │ │ │ │ ldr??.w pc, [fp, #4095] @ 0xfff │ │ │ │ - add r6, pc, #592 @ (adr r6, 306600 >::_M_default_append(unsigned int)@@Base+0x83a3c>) │ │ │ │ + add r6, pc, #624 @ (adr r6, 306620 >::_M_default_append(unsigned int)@@Base+0x83a5c>) │ │ │ │ lsls r0, r2, #1 │ │ │ │ - stc2l 0, cr0, [ip, #-308]! @ 0xfffffecc │ │ │ │ - add r6, pc, #488 @ (adr r6, 3065a0 >::_M_default_append(unsigned int)@@Base+0x839dc>) │ │ │ │ + ldc2l 0, cr0, [r4, #-308]! @ 0xfffffecc │ │ │ │ + add r6, pc, #520 @ (adr r6, 3065c0 >::_M_default_append(unsigned int)@@Base+0x839fc>) │ │ │ │ lsls r0, r2, #1 │ │ │ │ - ldc2l 0, cr0, [r2, #-308] @ 0xfffffecc │ │ │ │ + ldc2l 0, cr0, [sl, #-308] @ 0xfffffecc │ │ │ │ strb.w pc, [r5, #4095] @ 0xfff │ │ │ │ - add r6, pc, #312 @ (adr r6, 3064fc >::_M_default_append(unsigned int)@@Base+0x83938>) │ │ │ │ + add r6, pc, #344 @ (adr r6, 30651c >::_M_default_append(unsigned int)@@Base+0x83958>) │ │ │ │ lsls r0, r2, #1 │ │ │ │ - stc2 0, cr0, [r6, #-308]! @ 0xfffffecc │ │ │ │ + stc2 0, cr0, [lr, #-308]! @ 0xfffffecc │ │ │ │ ldc2 15, cr15, [r1], {255} @ 0xff │ │ │ │ - add r6, pc, #136 @ (adr r6, 306458 >::_M_default_append(unsigned int)@@Base+0x83894>) │ │ │ │ + add r6, pc, #168 @ (adr r6, 306478 >::_M_default_append(unsigned int)@@Base+0x838b4>) │ │ │ │ lsls r0, r2, #1 │ │ │ │ - ldc2l 0, cr0, [sl], #308 @ 0x134 │ │ │ │ - add r6, pc, #16 @ (adr r6, 3063e8 >::_M_default_append(unsigned int)@@Base+0x83824>) │ │ │ │ + stc2 0, cr0, [r2, #-308] @ 0xfffffecc │ │ │ │ + add r6, pc, #48 @ (adr r6, 306408 >::_M_default_append(unsigned int)@@Base+0x83844>) │ │ │ │ lsls r0, r2, #1 │ │ │ │ - ldc2l 0, cr0, [sl], {77} @ 0x4d │ │ │ │ + stc2l 0, cr0, [r2], #308 @ 0x134 │ │ │ │ cmp r0, #183 @ 0xb7 │ │ │ │ movs r0, r0 │ │ │ │ - add r5, pc, #816 @ (adr r5, 306714 >::_M_default_append(unsigned int)@@Base+0x83b50>) │ │ │ │ + add r5, pc, #848 @ (adr r5, 306734 >::_M_default_append(unsigned int)@@Base+0x83b70>) │ │ │ │ lsls r0, r2, #1 │ │ │ │ - stc2 0, cr0, [r4], #308 @ 0x134 │ │ │ │ + stc2 0, cr0, [ip], #308 @ 0x134 │ │ │ │ bl 2d63ea >::_M_default_append(unsigned int)@@Base+0x53826> │ │ │ │ - add r5, pc, #640 @ (adr r5, 306670 >::_M_default_append(unsigned int)@@Base+0x83aac>) │ │ │ │ + add r5, pc, #672 @ (adr r5, 306690 >::_M_default_append(unsigned int)@@Base+0x83acc>) │ │ │ │ lsls r0, r2, #1 │ │ │ │ - ldc2l 0, cr0, [r8], #-308 @ 0xfffffecc │ │ │ │ - add r5, pc, #760 @ (adr r5, 3066f0 >::_M_default_append(unsigned int)@@Base+0x83b2c>) │ │ │ │ + stc2 0, cr0, [r0], {77} @ 0x4d │ │ │ │ + add r5, pc, #792 @ (adr r5, 306710 >::_M_default_append(unsigned int)@@Base+0x83b4c>) │ │ │ │ lsls r0, r2, #1 │ │ │ │ - add r5, pc, #1008 @ (adr r5, 3067ec >::_M_default_append(unsigned int)@@Base+0x83c28>) │ │ │ │ + add r6, pc, #16 @ (adr r6, 30640c >::_M_default_append(unsigned int)@@Base+0x83848>) │ │ │ │ lsls r0, r2, #1 │ │ │ │ - add r5, pc, #344 @ (adr r5, 306558 >::_M_default_append(unsigned int)@@Base+0x83994>) │ │ │ │ + add r5, pc, #376 @ (adr r5, 306578 >::_M_default_append(unsigned int)@@Base+0x839b4>) │ │ │ │ lsls r0, r2, #1 │ │ │ │ - stc2 0, cr0, [lr], #-308 @ 0xfffffecc │ │ │ │ - str r0, [r6, #68] @ 0x44 │ │ │ │ + ldc2 0, cr0, [r6], #-308 @ 0xfffffecc │ │ │ │ + str r0, [r7, #68] @ 0x44 │ │ │ │ lsls r7, r1, #1 │ │ │ │ - add r5, pc, #840 @ (adr r5, 306754 >::_M_default_append(unsigned int)@@Base+0x83b90>) │ │ │ │ + add r5, pc, #872 @ (adr r5, 306774 >::_M_default_append(unsigned int)@@Base+0x83bb0>) │ │ │ │ lsls r0, r2, #1 │ │ │ │ - add r5, pc, #72 @ (adr r5, 306458 >::_M_default_append(unsigned int)@@Base+0x83894>) │ │ │ │ + add r5, pc, #104 @ (adr r5, 306478 >::_M_default_append(unsigned int)@@Base+0x838b4>) │ │ │ │ lsls r0, r2, #1 │ │ │ │ - @ instruction: 0xfbea004d │ │ │ │ - add r5, pc, #712 @ (adr r5, 3066e0 >::_M_default_append(unsigned int)@@Base+0x83b1c>) │ │ │ │ + @ instruction: 0xfbf2004d │ │ │ │ + add r5, pc, #744 @ (adr r5, 306700 >::_M_default_append(unsigned int)@@Base+0x83b3c>) │ │ │ │ lsls r0, r2, #1 │ │ │ │ - add r6, pc, #8 @ (adr r6, 306424 >::_M_default_append(unsigned int)@@Base+0x83860>) │ │ │ │ + add r6, pc, #40 @ (adr r6, 306444 >::_M_default_append(unsigned int)@@Base+0x83880>) │ │ │ │ lsls r0, r2, #1 │ │ │ │ - add r4, pc, #824 @ (adr r4, 306758 >::_M_default_append(unsigned int)@@Base+0x83b94>) │ │ │ │ + add r4, pc, #856 @ (adr r4, 306778 >::_M_default_append(unsigned int)@@Base+0x83bb4>) │ │ │ │ lsls r0, r2, #1 │ │ │ │ - @ instruction: 0xfba6004d │ │ │ │ - add r5, pc, #912 @ (adr r5, 3067b8 >::_M_default_append(unsigned int)@@Base+0x83bf4>) │ │ │ │ + @ instruction: 0xfbae004d │ │ │ │ + add r5, pc, #944 @ (adr r5, 3067d8 >::_M_default_append(unsigned int)@@Base+0x83c14>) │ │ │ │ lsls r0, r2, #1 │ │ │ │ - add r6, pc, #272 @ (adr r6, 30653c >::_M_default_append(unsigned int)@@Base+0x83978>) │ │ │ │ + add r6, pc, #304 @ (adr r6, 30655c >::_M_default_append(unsigned int)@@Base+0x83998>) │ │ │ │ lsls r0, r2, #1 │ │ │ │ - add r4, pc, #560 @ (adr r4, 306660 >::_M_default_append(unsigned int)@@Base+0x83a9c>) │ │ │ │ + add r4, pc, #592 @ (adr r4, 306680 >::_M_default_append(unsigned int)@@Base+0x83abc>) │ │ │ │ lsls r0, r2, #1 │ │ │ │ - @ instruction: 0xfb64004d │ │ │ │ - add r6, pc, #160 @ (adr r6, 3064d8 >::_M_default_append(unsigned int)@@Base+0x83914>) │ │ │ │ + @ instruction: 0xfb6c004d │ │ │ │ + add r6, pc, #192 @ (adr r6, 3064f8 >::_M_default_append(unsigned int)@@Base+0x83934>) │ │ │ │ lsls r0, r2, #1 │ │ │ │ - add r6, pc, #672 @ (adr r6, 3066dc >::_M_default_append(unsigned int)@@Base+0x83b18>) │ │ │ │ + add r6, pc, #704 @ (adr r6, 3066fc >::_M_default_append(unsigned int)@@Base+0x83b38>) │ │ │ │ lsls r0, r2, #1 │ │ │ │ - add r4, pc, #304 @ (adr r4, 306570 >::_M_default_append(unsigned int)@@Base+0x839ac>) │ │ │ │ + add r4, pc, #336 @ (adr r4, 306590 >::_M_default_append(unsigned int)@@Base+0x839cc>) │ │ │ │ lsls r0, r2, #1 │ │ │ │ - @ instruction: 0xfb24004d │ │ │ │ - add r6, pc, #568 @ (adr r6, 306680 >::_M_default_append(unsigned int)@@Base+0x83abc>) │ │ │ │ + @ instruction: 0xfb2c004d │ │ │ │ + add r6, pc, #600 @ (adr r6, 3066a0 >::_M_default_append(unsigned int)@@Base+0x83adc>) │ │ │ │ lsls r0, r2, #1 │ │ │ │ - add r6, pc, #912 @ (adr r6, 3067dc >::_M_default_append(unsigned int)@@Base+0x83c18>) │ │ │ │ + add r6, pc, #944 @ (adr r6, 3067fc >::_M_default_append(unsigned int)@@Base+0x83c38>) │ │ │ │ lsls r0, r2, #1 │ │ │ │ - add r4, pc, #56 @ (adr r4, 306488 >::_M_default_append(unsigned int)@@Base+0x838c4>) │ │ │ │ + add r4, pc, #88 @ (adr r4, 3064a8 >::_M_default_append(unsigned int)@@Base+0x838e4>) │ │ │ │ lsls r0, r2, #1 │ │ │ │ - @ instruction: 0xfae6004d │ │ │ │ - add r6, pc, #776 @ (adr r6, 306760 >::_M_default_append(unsigned int)@@Base+0x83b9c>) │ │ │ │ + @ instruction: 0xfaee004d │ │ │ │ + add r6, pc, #808 @ (adr r6, 306780 >::_M_default_append(unsigned int)@@Base+0x83bbc>) │ │ │ │ lsls r0, r2, #1 │ │ │ │ - add r6, pc, #1008 @ (adr r6, 30684c >::_M_default_append(unsigned int)@@Base+0x83c88>) │ │ │ │ + add r7, pc, #16 @ (adr r7, 30646c >::_M_default_append(unsigned int)@@Base+0x838a8>) │ │ │ │ lsls r0, r2, #1 │ │ │ │ - add r3, pc, #800 @ (adr r3, 306780 >::_M_default_append(unsigned int)@@Base+0x83bbc>) │ │ │ │ + add r3, pc, #832 @ (adr r3, 3067a0 >::_M_default_append(unsigned int)@@Base+0x83bdc>) │ │ │ │ lsls r0, r2, #1 │ │ │ │ - @ instruction: 0xfaa0004d │ │ │ │ + @ instruction: 0xfaa8004d │ │ │ │ push {lr} │ │ │ │ mov.w ip, #4096 @ 0x1000 │ │ │ │ sub.w ip, sp, ip │ │ │ │ str.w r0, [ip, #4080] @ 0xff0 │ │ │ │ sub sp, #12 │ │ │ │ bl 305ee8 >::_M_default_append(unsigned int)@@Base+0x83324> │ │ │ │ mov r3, r0 │ │ │ │ @@ -848349,17 +848349,17 @@ │ │ │ │ add r0, pc │ │ │ │ bl 17e10 │ │ │ │ ldr r3, [sp, #4] │ │ │ │ mov r0, r3 │ │ │ │ add sp, #12 │ │ │ │ pop {pc} │ │ │ │ nop │ │ │ │ - add r2, pc, #528 @ (adr r2, 3066bc >::_M_default_append(unsigned int)@@Base+0x83af8>) │ │ │ │ + add r2, pc, #560 @ (adr r2, 3066dc >::_M_default_append(unsigned int)@@Base+0x83b18>) │ │ │ │ lsls r0, r2, #1 │ │ │ │ - ldr??.w r0, [ip, sp] │ │ │ │ + vld4.16 {d16-d19}, [r4]! │ │ │ │ push {r4, r5, r6, r7, lr} │ │ │ │ mov.w ip, #4096 @ 0x1000 │ │ │ │ vpush {d8} │ │ │ │ sub.w ip, sp, ip │ │ │ │ str.w r0, [ip, #4056] @ 0xfd8 │ │ │ │ ldr r4, [r0, #4] │ │ │ │ sub sp, #12 │ │ │ │ @@ -848527,32 +848527,32 @@ │ │ │ │ ldr r0, [pc, #56] @ (3066b0 >::_M_default_append(unsigned int)@@Base+0x83aec>) │ │ │ │ ldr r1, [sp, #4] │ │ │ │ add r0, pc │ │ │ │ bl 17e10 │ │ │ │ ldr r3, [sp, #4] │ │ │ │ b.n 306500 >::_M_default_append(unsigned int)@@Base+0x8393c> │ │ │ │ nop │ │ │ │ - add r1, pc, #296 @ (adr r1, 3067b0 >::_M_default_append(unsigned int)@@Base+0x83bec>) │ │ │ │ + add r1, pc, #328 @ (adr r1, 3067d0 >::_M_default_append(unsigned int)@@Base+0x83c0c>) │ │ │ │ lsls r0, r2, #1 │ │ │ │ - strh.w r0, [r2, sp] │ │ │ │ - add r1, pc, #176 @ (adr r1, 306740 >::_M_default_append(unsigned int)@@Base+0x83b7c>) │ │ │ │ + strh.w r0, [sl, sp] │ │ │ │ + add r1, pc, #208 @ (adr r1, 306760 >::_M_default_append(unsigned int)@@Base+0x83b9c>) │ │ │ │ lsls r0, r2, #1 │ │ │ │ - strb.w r0, [r4, sp] │ │ │ │ - add r0, pc, #1016 @ (adr r0, 306a90 >::_M_default_append(unsigned int)@@Base+0x83ecc>) │ │ │ │ + strb.w r0, [ip, sp] │ │ │ │ + add r1, pc, #24 @ (adr r1, 3066b0 >::_M_default_append(unsigned int)@@Base+0x83aec>) │ │ │ │ lsls r0, r2, #1 │ │ │ │ - @ instruction: 0xf7d6004d │ │ │ │ - add r0, pc, #896 @ (adr r0, 306a20 >::_M_default_append(unsigned int)@@Base+0x83e5c>) │ │ │ │ + @ instruction: 0xf7de004d │ │ │ │ + add r0, pc, #928 @ (adr r0, 306a40 >::_M_default_append(unsigned int)@@Base+0x83e7c>) │ │ │ │ lsls r0, r2, #1 │ │ │ │ - @ instruction: 0xf7b8004d │ │ │ │ - add r0, pc, #776 @ (adr r0, 3069b0 >::_M_default_append(unsigned int)@@Base+0x83dec>) │ │ │ │ + @ instruction: 0xf7c0004d │ │ │ │ + add r0, pc, #808 @ (adr r0, 3069d0 >::_M_default_append(unsigned int)@@Base+0x83e0c>) │ │ │ │ lsls r0, r2, #1 │ │ │ │ - @ instruction: 0xf79a004d │ │ │ │ - add r0, pc, #656 @ (adr r0, 306940 >::_M_default_append(unsigned int)@@Base+0x83d7c>) │ │ │ │ + @ instruction: 0xf7a2004d │ │ │ │ + add r0, pc, #688 @ (adr r0, 306960 >::_M_default_append(unsigned int)@@Base+0x83d9c>) │ │ │ │ lsls r0, r2, #1 │ │ │ │ - @ instruction: 0xf77c004d │ │ │ │ + @ instruction: 0xf784004d │ │ │ │ stmdb sp!, {r4, r5, r6, r7, r8, r9, sl, fp, lr} │ │ │ │ mov.w ip, #4096 @ 0x1000 │ │ │ │ vpush {d8-d14} │ │ │ │ sub.w ip, sp, ip │ │ │ │ str.w r0, [ip, #3872] @ 0xf20 │ │ │ │ ldr.w r4, [pc, #1516] @ 306cb8 >::_M_default_append(unsigned int)@@Base+0x840f4> │ │ │ │ mov sl, r0 │ │ │ │ @@ -849055,17 +849055,17 @@ │ │ │ │ bcs.n 306c98 >::_M_default_append(unsigned int)@@Base+0x840d4> │ │ │ │ str r5, [r1, #36] @ 0x24 │ │ │ │ subs r7, #80 @ 0x50 │ │ │ │ strh r0, [r7, #24] │ │ │ │ lsls r1, r3, #1 │ │ │ │ asrs r0, r7, #6 │ │ │ │ movs r0, r0 │ │ │ │ - ldr r5, [sp, #8] │ │ │ │ + ldr r5, [sp, #40] @ 0x28 │ │ │ │ lsls r0, r2, #1 │ │ │ │ - @ instruction: 0xf3da004d │ │ │ │ + @ instruction: 0xf3e2004d │ │ │ │ ldrb r6, [r4, #31] │ │ │ │ lsls r1, r3, #1 │ │ │ │ ldr r2, [sp, #32] │ │ │ │ mov r9, ip │ │ │ │ mov r8, r4 │ │ │ │ vmov.f64 d9, #96 @ 0x3f000000 0.5 │ │ │ │ subs r2, #4 │ │ │ │ @@ -849795,26 +849795,26 @@ │ │ │ │ ldmia r4!, {r2, r3, r6, r7} │ │ │ │ ldmia r4!, {r2, r3, r6, r7} │ │ │ │ subs r7, #236 @ 0xec │ │ │ │ add r1, sp, #1008 @ 0x3f0 │ │ │ │ bcs.n 3075a0 >::_M_default_append(unsigned int)@@Base+0x849dc> │ │ │ │ str r5, [r1, #36] @ 0x24 │ │ │ │ subs r7, #80 @ 0x50 │ │ │ │ - str r6, [sp, #728] @ 0x2d8 │ │ │ │ + str r6, [sp, #760] @ 0x2f8 │ │ │ │ lsls r0, r2, #1 │ │ │ │ - stc 0, cr0, [ip, #308] @ 0x134 │ │ │ │ - str r6, [sp, #464] @ 0x1d0 │ │ │ │ + ldc 0, cr0, [r4, #308] @ 0x134 │ │ │ │ + str r6, [sp, #496] @ 0x1f0 │ │ │ │ lsls r0, r2, #1 │ │ │ │ - stcl 0, cr0, [sl, #-308] @ 0xfffffecc │ │ │ │ - str r6, [sp, #16] │ │ │ │ + ldcl 0, cr0, [r2, #-308] @ 0xfffffecc │ │ │ │ + str r6, [sp, #48] @ 0x30 │ │ │ │ lsls r0, r2, #1 │ │ │ │ - ldcl 0, cr0, [sl], {77} @ 0x4d │ │ │ │ - str r4, [sp, #824] @ 0x338 │ │ │ │ + stcl 0, cr0, [r2], #308 @ 0x134 │ │ │ │ + str r4, [sp, #856] @ 0x358 │ │ │ │ lsls r0, r2, #1 │ │ │ │ - sub.w r0, r6, sp, lsl #1 │ │ │ │ + sub.w r0, lr, sp, lsl #1 │ │ │ │ vcmpe.f64 d9, #0.0 │ │ │ │ vmrs APSR_nzcv, fpscr │ │ │ │ blt.w 306a58 >::_M_default_append(unsigned int)@@Base+0x83e94> │ │ │ │ vcmpe.f64 d6, #0.0 │ │ │ │ vmrs APSR_nzcv, fpscr │ │ │ │ ble.n 307602 >::_M_default_append(unsigned int)@@Base+0x84a3e> │ │ │ │ vcmpe.f64 d1, #0.0 │ │ │ │ @@ -850293,41 +850293,41 @@ │ │ │ │ ldr r2, [sp, #20] │ │ │ │ b.w 306a22 >::_M_default_append(unsigned int)@@Base+0x83e5e> │ │ │ │ nop │ │ │ │ add r1, sp, #1008 @ 0x3f0 │ │ │ │ bcs.n 307b18 >::_M_default_append(unsigned int)@@Base+0x84f54> │ │ │ │ str r5, [r1, #36] @ 0x24 │ │ │ │ subs r7, #80 @ 0x50 │ │ │ │ - ldrh r4, [r5, #50] @ 0x32 │ │ │ │ + ldrh r4, [r6, #50] @ 0x32 │ │ │ │ lsls r0, r2, #1 │ │ │ │ - b.n 3075c8 >::_M_default_append(unsigned int)@@Base+0x84a04> │ │ │ │ + b.n 3075d8 >::_M_default_append(unsigned int)@@Base+0x84a14> │ │ │ │ lsls r5, r1, #1 │ │ │ │ - ldrh r4, [r1, #48] @ 0x30 │ │ │ │ + ldrh r4, [r2, #48] @ 0x30 │ │ │ │ lsls r0, r2, #1 │ │ │ │ - b.n 307510 >::_M_default_append(unsigned int)@@Base+0x8494c> │ │ │ │ + b.n 307520 >::_M_default_append(unsigned int)@@Base+0x8495c> │ │ │ │ lsls r5, r1, #1 │ │ │ │ - ldrh r2, [r5, #44] @ 0x2c │ │ │ │ + ldrh r2, [r6, #44] @ 0x2c │ │ │ │ lsls r0, r2, #1 │ │ │ │ - b.n 307454 >::_M_default_append(unsigned int)@@Base+0x84890> │ │ │ │ + b.n 307464 >::_M_default_append(unsigned int)@@Base+0x848a0> │ │ │ │ lsls r5, r1, #1 │ │ │ │ - ldrh r4, [r3, #38] @ 0x26 │ │ │ │ + ldrh r4, [r4, #38] @ 0x26 │ │ │ │ lsls r0, r2, #1 │ │ │ │ - b.n 3082c0 >::_M_default_append(unsigned int)@@Base+0x856fc> │ │ │ │ + b.n 3082d0 >::_M_default_append(unsigned int)@@Base+0x8570c> │ │ │ │ lsls r5, r1, #1 │ │ │ │ - ldrh r4, [r7, #36] @ 0x24 │ │ │ │ + ldrh r4, [r0, #38] @ 0x26 │ │ │ │ lsls r0, r2, #1 │ │ │ │ - b.n 308288 >::_M_default_append(unsigned int)@@Base+0x856c4> │ │ │ │ + b.n 308298 >::_M_default_append(unsigned int)@@Base+0x856d4> │ │ │ │ lsls r5, r1, #1 │ │ │ │ - ldrh r0, [r3, #34] @ 0x22 │ │ │ │ + ldrh r0, [r4, #34] @ 0x22 │ │ │ │ lsls r0, r2, #1 │ │ │ │ - b.n 3081c8 >::_M_default_append(unsigned int)@@Base+0x85604> │ │ │ │ + b.n 3081d8 >::_M_default_append(unsigned int)@@Base+0x85614> │ │ │ │ lsls r5, r1, #1 │ │ │ │ - ldrh r2, [r7, #30] │ │ │ │ + ldrh r2, [r0, #32] │ │ │ │ lsls r0, r2, #1 │ │ │ │ - b.n 308114 >::_M_default_append(unsigned int)@@Base+0x85550> │ │ │ │ + b.n 308124 >::_M_default_append(unsigned int)@@Base+0x85560> │ │ │ │ lsls r5, r1, #1 │ │ │ │ str r0, [sp, #20] │ │ │ │ movw r1, #1727 @ 0x6bf │ │ │ │ ldr r0, [pc, #120] @ (307bf0 >::_M_default_append(unsigned int)@@Base+0x8502c>) │ │ │ │ add r0, pc │ │ │ │ adds r0, #12 │ │ │ │ bl 17c90 │ │ │ │ @@ -850369,29 +850369,29 @@ │ │ │ │ bl 17c90 │ │ │ │ ldr r0, [pc, #40] @ (307c0c >::_M_default_append(unsigned int)@@Base+0x85048>) │ │ │ │ ldr r1, [sp, #20] │ │ │ │ add r0, pc │ │ │ │ bl 17e10 │ │ │ │ ldr r2, [sp, #20] │ │ │ │ b.w 306a22 >::_M_default_append(unsigned int)@@Base+0x83e5e> │ │ │ │ - ldrh r0, [r3, #28] │ │ │ │ + ldrh r0, [r4, #28] │ │ │ │ lsls r0, r2, #1 │ │ │ │ - b.n 3080d8 >::_M_default_append(unsigned int)@@Base+0x85514> │ │ │ │ + b.n 3080e8 >::_M_default_append(unsigned int)@@Base+0x85524> │ │ │ │ lsls r5, r1, #1 │ │ │ │ - ldrh r0, [r7, #26] │ │ │ │ + ldrh r0, [r0, #28] │ │ │ │ lsls r0, r2, #1 │ │ │ │ - b.n 3080a0 >::_M_default_append(unsigned int)@@Base+0x854dc> │ │ │ │ + b.n 3080b0 >::_M_default_append(unsigned int)@@Base+0x854ec> │ │ │ │ lsls r5, r1, #1 │ │ │ │ - ldrh r0, [r3, #26] │ │ │ │ + ldrh r0, [r4, #26] │ │ │ │ lsls r0, r2, #1 │ │ │ │ - b.n 308068 >::_M_default_append(unsigned int)@@Base+0x854a4> │ │ │ │ + b.n 308078 >::_M_default_append(unsigned int)@@Base+0x854b4> │ │ │ │ lsls r5, r1, #1 │ │ │ │ - ldrh r0, [r7, #24] │ │ │ │ + ldrh r0, [r0, #26] │ │ │ │ lsls r0, r2, #1 │ │ │ │ - b.n 308030 >::_M_default_append(unsigned int)@@Base+0x8546c> │ │ │ │ + b.n 308040 >::_M_default_append(unsigned int)@@Base+0x8547c> │ │ │ │ lsls r5, r1, #1 │ │ │ │ stmdb sp!, {r4, r5, r6, r7, r8, r9, sl, fp, lr} │ │ │ │ mov.w ip, #4096 @ 0x1000 │ │ │ │ sub.w ip, sp, ip │ │ │ │ str.w r0, [ip, #3880] @ 0xf28 │ │ │ │ sub sp, #180 @ 0xb4 │ │ │ │ ldr.w r9, [r1, #32] │ │ │ │ @@ -850818,41 +850818,41 @@ │ │ │ │ movlt r4, r8 │ │ │ │ blt.n 3080ee >::_M_default_append(unsigned int)@@Base+0x8552a> │ │ │ │ b.n 308118 >::_M_default_append(unsigned int)@@Base+0x85554> │ │ │ │ movs r0, r0 │ │ │ │ movs r0, r0 │ │ │ │ movs r0, r0 │ │ │ │ eors r1, r3 │ │ │ │ - ldrh r4, [r7, #20] │ │ │ │ + ldrh r4, [r0, #22] │ │ │ │ lsls r0, r2, #1 │ │ │ │ ldr r4, [r1, #92] @ 0x5c │ │ │ │ lsls r1, r3, #1 │ │ │ │ asrs r0, r7, #6 │ │ │ │ movs r0, r0 │ │ │ │ - ldrh r2, [r4, #34] @ 0x22 │ │ │ │ + ldrh r2, [r5, #34] @ 0x22 │ │ │ │ lsls r0, r2, #1 │ │ │ │ - ldrh r0, [r2, #40] @ 0x28 │ │ │ │ + ldrh r0, [r3, #40] @ 0x28 │ │ │ │ lsls r0, r2, #1 │ │ │ │ - ldrh r2, [r5, #4] │ │ │ │ + ldrh r2, [r6, #4] │ │ │ │ lsls r0, r2, #1 │ │ │ │ ldr r2, [r6, #48] @ 0x30 │ │ │ │ lsls r1, r3, #1 │ │ │ │ - ldrh r2, [r3, #34] @ 0x22 │ │ │ │ + ldrh r2, [r4, #34] @ 0x22 │ │ │ │ lsls r0, r2, #1 │ │ │ │ - strh r2, [r1, #60] @ 0x3c │ │ │ │ + strh r2, [r2, #60] @ 0x3c │ │ │ │ lsls r0, r2, #1 │ │ │ │ - udf #98 @ 0x62 │ │ │ │ + udf #106 @ 0x6a │ │ │ │ lsls r5, r1, #1 │ │ │ │ - ldrh r0, [r5, #22] │ │ │ │ + ldrh r0, [r6, #22] │ │ │ │ lsls r0, r2, #1 │ │ │ │ - ldrh r6, [r2, #28] │ │ │ │ + ldrh r6, [r3, #28] │ │ │ │ lsls r0, r2, #1 │ │ │ │ - ldrh r6, [r6, #22] │ │ │ │ + ldrh r6, [r7, #22] │ │ │ │ lsls r0, r2, #1 │ │ │ │ - strh r0, [r2, #54] @ 0x36 │ │ │ │ + strh r0, [r3, #54] @ 0x36 │ │ │ │ lsls r0, r2, #1 │ │ │ │ and.w r3, r3, #192 @ 0xc0 │ │ │ │ cmp r3, #192 @ 0xc0 │ │ │ │ beq.n 30810e >::_M_default_append(unsigned int)@@Base+0x8554a> │ │ │ │ vldr d7, [r2, #128] @ 0x80 │ │ │ │ vcmpe.f64 d7, #0.0 │ │ │ │ vmrs APSR_nzcv, fpscr │ │ │ │ @@ -851338,37 +851338,37 @@ │ │ │ │ mov.w r1, #4294967295 @ 0xffffffff │ │ │ │ add r0, pc │ │ │ │ bl 17e10 │ │ │ │ b.n 3085b6 >::_M_default_append(unsigned int)@@Base+0x859f2> │ │ │ │ ... │ │ │ │ movs r0, r0 │ │ │ │ eors r1, r3 │ │ │ │ - strh r2, [r1, #46] @ 0x2e │ │ │ │ + strh r2, [r2, #46] @ 0x2e │ │ │ │ lsls r0, r2, #1 │ │ │ │ - strh r6, [r6, #36] @ 0x24 │ │ │ │ + strh r6, [r7, #36] @ 0x24 │ │ │ │ lsls r0, r2, #1 │ │ │ │ - blt.n 308510 >::_M_default_append(unsigned int)@@Base+0x8594c> │ │ │ │ + blt.n 308520 >::_M_default_append(unsigned int)@@Base+0x8595c> │ │ │ │ lsls r5, r1, #1 │ │ │ │ - strh r4, [r6, #28] │ │ │ │ + strh r4, [r7, #28] │ │ │ │ lsls r0, r2, #1 │ │ │ │ - bge.n 308514 >::_M_default_append(unsigned int)@@Base+0x85950> │ │ │ │ + bge.n 308524 >::_M_default_append(unsigned int)@@Base+0x85960> │ │ │ │ lsls r5, r1, #1 │ │ │ │ - strh r2, [r3, #42] @ 0x2a │ │ │ │ + strh r2, [r4, #42] @ 0x2a │ │ │ │ lsls r0, r2, #1 │ │ │ │ - strh r2, [r1, #12] │ │ │ │ + strh r2, [r2, #12] │ │ │ │ lsls r0, r2, #1 │ │ │ │ - bhi.n 3086cc >::_M_default_append(unsigned int)@@Base+0x85b08> │ │ │ │ + bhi.n 3086dc >::_M_default_append(unsigned int)@@Base+0x85b18> │ │ │ │ lsls r5, r1, #1 │ │ │ │ - strh r6, [r5, #10] │ │ │ │ + strh r6, [r6, #10] │ │ │ │ lsls r0, r2, #1 │ │ │ │ - bhi.n 308698 >::_M_default_append(unsigned int)@@Base+0x85ad4> │ │ │ │ + bhi.n 3086a8 >::_M_default_append(unsigned int)@@Base+0x85ae4> │ │ │ │ lsls r5, r1, #1 │ │ │ │ - strh r6, [r1, #10] │ │ │ │ + strh r6, [r2, #10] │ │ │ │ lsls r0, r2, #1 │ │ │ │ - bhi.n 308660 >::_M_default_append(unsigned int)@@Base+0x85a9c> │ │ │ │ + bhi.n 308670 >::_M_default_append(unsigned int)@@Base+0x85aac> │ │ │ │ lsls r5, r1, #1 │ │ │ │ ldr r0, [pc, #804] @ (308940 >::_M_default_append(unsigned int)@@Base+0x85d7c>) │ │ │ │ mov.w r1, #398 @ 0x18e │ │ │ │ add r0, pc │ │ │ │ adds r0, #12 │ │ │ │ bl 17c90 │ │ │ │ ldr r0, [pc, #796] @ (308944 >::_M_default_append(unsigned int)@@Base+0x85d80>) │ │ │ │ @@ -851657,97 +851657,97 @@ │ │ │ │ str.w r8, [r3] │ │ │ │ mov.w r3, #4294967295 @ 0xffffffff │ │ │ │ str.w r8, [r5, #68] @ 0x44 │ │ │ │ str r3, [r5, #48] @ 0x30 │ │ │ │ str.w r8, [r5, #72] @ 0x48 │ │ │ │ b.w 307e40 >::_M_default_append(unsigned int)@@Base+0x8527c> │ │ │ │ ... │ │ │ │ - strh r2, [r6, #6] │ │ │ │ + strh r2, [r7, #6] │ │ │ │ lsls r0, r2, #1 │ │ │ │ - bvc.n 3088d8 >::_M_default_append(unsigned int)@@Base+0x85d14> │ │ │ │ + bvc.n 3088e8 >::_M_default_append(unsigned int)@@Base+0x85d24> │ │ │ │ lsls r5, r1, #1 │ │ │ │ - strh r6, [r2, #6] │ │ │ │ + strh r6, [r3, #6] │ │ │ │ lsls r0, r2, #1 │ │ │ │ - bvc.n 3088a8 >::_M_default_append(unsigned int)@@Base+0x85ce4> │ │ │ │ + bvc.n 3088b8 >::_M_default_append(unsigned int)@@Base+0x85cf4> │ │ │ │ lsls r5, r1, #1 │ │ │ │ - strh r2, [r7, #4] │ │ │ │ + strh r2, [r0, #6] │ │ │ │ lsls r0, r2, #1 │ │ │ │ - bvc.n 308878 >::_M_default_append(unsigned int)@@Base+0x85cb4> │ │ │ │ + bvc.n 308888 >::_M_default_append(unsigned int)@@Base+0x85cc4> │ │ │ │ lsls r5, r1, #1 │ │ │ │ - strh r6, [r3, #4] │ │ │ │ + strh r6, [r4, #4] │ │ │ │ lsls r0, r2, #1 │ │ │ │ - bvc.n 308a48 >::_M_default_append(unsigned int)@@Base+0x85e84> │ │ │ │ + bvc.n 308a58 >::_M_default_append(unsigned int)@@Base+0x85e94> │ │ │ │ lsls r5, r1, #1 │ │ │ │ - strh r2, [r0, #4] │ │ │ │ + strh r2, [r1, #4] │ │ │ │ lsls r0, r2, #1 │ │ │ │ - bvc.n 308a18 >::_M_default_append(unsigned int)@@Base+0x85e54> │ │ │ │ + bvc.n 308a28 >::_M_default_append(unsigned int)@@Base+0x85e64> │ │ │ │ lsls r5, r1, #1 │ │ │ │ - strh r0, [r5, #0] │ │ │ │ + strh r0, [r6, #0] │ │ │ │ lsls r0, r2, #1 │ │ │ │ - bvs.n 30896c >::_M_default_append(unsigned int)@@Base+0x85da8> │ │ │ │ + bvc.n 30897c >::_M_default_append(unsigned int)@@Base+0x85db8> │ │ │ │ lsls r5, r1, #1 │ │ │ │ - ldrb r6, [r3, #31] │ │ │ │ + ldrb r6, [r4, #31] │ │ │ │ lsls r0, r2, #1 │ │ │ │ - bvs.n 3088e4 >::_M_default_append(unsigned int)@@Base+0x85d20> │ │ │ │ + bvs.n 3088f4 >::_M_default_append(unsigned int)@@Base+0x85d30> │ │ │ │ lsls r5, r1, #1 │ │ │ │ - ldrb r2, [r0, #31] │ │ │ │ + ldrb r2, [r1, #31] │ │ │ │ lsls r0, r2, #1 │ │ │ │ - bvs.n 3088b0 >::_M_default_append(unsigned int)@@Base+0x85cec> │ │ │ │ + bvs.n 3088c0 >::_M_default_append(unsigned int)@@Base+0x85cfc> │ │ │ │ lsls r5, r1, #1 │ │ │ │ - ldrb r0, [r5, #30] │ │ │ │ + ldrb r0, [r6, #30] │ │ │ │ lsls r0, r2, #1 │ │ │ │ - bvs.n 308a84 >::_M_default_append(unsigned int)@@Base+0x85ec0> │ │ │ │ + bvs.n 308894 >::_M_default_append(unsigned int)@@Base+0x85cd0> │ │ │ │ lsls r5, r1, #1 │ │ │ │ - ldrb r0, [r6, #29] │ │ │ │ + ldrb r0, [r7, #29] │ │ │ │ lsls r0, r2, #1 │ │ │ │ - bvs.n 308a1c >::_M_default_append(unsigned int)@@Base+0x85e58> │ │ │ │ + bvs.n 308a2c >::_M_default_append(unsigned int)@@Base+0x85e68> │ │ │ │ lsls r5, r1, #1 │ │ │ │ - ldrb r6, [r2, #29] │ │ │ │ + ldrb r6, [r3, #29] │ │ │ │ lsls r0, r2, #1 │ │ │ │ - bvs.n 3089f0 >::_M_default_append(unsigned int)@@Base+0x85e2c> │ │ │ │ + bvs.n 308a00 >::_M_default_append(unsigned int)@@Base+0x85e3c> │ │ │ │ lsls r5, r1, #1 │ │ │ │ - ldrb r4, [r7, #28] │ │ │ │ + ldrb r4, [r0, #29] │ │ │ │ lsls r0, r2, #1 │ │ │ │ - bvs.n 3089c4 >::_M_default_append(unsigned int)@@Base+0x85e00> │ │ │ │ + bvs.n 3089d4 >::_M_default_append(unsigned int)@@Base+0x85e10> │ │ │ │ lsls r5, r1, #1 │ │ │ │ - ldrb r2, [r4, #28] │ │ │ │ + ldrb r2, [r5, #28] │ │ │ │ lsls r0, r2, #1 │ │ │ │ - bpl.n 308998 >::_M_default_append(unsigned int)@@Base+0x85dd4> │ │ │ │ + bvs.n 3089a8 >::_M_default_append(unsigned int)@@Base+0x85de4> │ │ │ │ lsls r5, r1, #1 │ │ │ │ - ldrb r0, [r1, #28] │ │ │ │ + ldrb r0, [r2, #28] │ │ │ │ lsls r0, r2, #1 │ │ │ │ - bpl.n 30896c >::_M_default_append(unsigned int)@@Base+0x85da8> │ │ │ │ + bpl.n 30897c >::_M_default_append(unsigned int)@@Base+0x85db8> │ │ │ │ lsls r5, r1, #1 │ │ │ │ - ldrb r6, [r5, #27] │ │ │ │ + ldrb r6, [r6, #27] │ │ │ │ lsls r0, r2, #1 │ │ │ │ - bpl.n 308940 >::_M_default_append(unsigned int)@@Base+0x85d7c> │ │ │ │ + bpl.n 308950 >::_M_default_append(unsigned int)@@Base+0x85d8c> │ │ │ │ lsls r5, r1, #1 │ │ │ │ - ldrb r4, [r2, #27] │ │ │ │ + ldrb r4, [r3, #27] │ │ │ │ lsls r0, r2, #1 │ │ │ │ - bpl.n 308914 >::_M_default_append(unsigned int)@@Base+0x85d50> │ │ │ │ + bpl.n 308924 >::_M_default_append(unsigned int)@@Base+0x85d60> │ │ │ │ lsls r5, r1, #1 │ │ │ │ - ldrb r6, [r6, #26] │ │ │ │ + ldrb r6, [r7, #26] │ │ │ │ lsls r0, r2, #1 │ │ │ │ - bpl.n 3088e4 >::_M_default_append(unsigned int)@@Base+0x85d20> │ │ │ │ + bpl.n 3088f4 >::_M_default_append(unsigned int)@@Base+0x85d30> │ │ │ │ lsls r5, r1, #1 │ │ │ │ - ldrb r0, [r5, #25] │ │ │ │ + ldrb r0, [r6, #25] │ │ │ │ lsls r0, r2, #1 │ │ │ │ - bpl.n 308a50 >::_M_default_append(unsigned int)@@Base+0x85e8c> │ │ │ │ + bpl.n 308a60 >::_M_default_append(unsigned int)@@Base+0x85e9c> │ │ │ │ lsls r5, r1, #1 │ │ │ │ - ldrb r4, [r0, #25] │ │ │ │ + ldrb r4, [r1, #25] │ │ │ │ lsls r0, r2, #1 │ │ │ │ - bpl.n 308a10 >::_M_default_append(unsigned int)@@Base+0x85e4c> │ │ │ │ + bpl.n 308a20 >::_M_default_append(unsigned int)@@Base+0x85e5c> │ │ │ │ lsls r5, r1, #1 │ │ │ │ - ldrb r4, [r4, #24] │ │ │ │ + ldrb r4, [r5, #24] │ │ │ │ lsls r0, r2, #1 │ │ │ │ - bmi.n 3089d8 >::_M_default_append(unsigned int)@@Base+0x85e14> │ │ │ │ + bpl.n 3089e8 >::_M_default_append(unsigned int)@@Base+0x85e24> │ │ │ │ lsls r5, r1, #1 │ │ │ │ - ldrb r6, [r0, #24] │ │ │ │ + ldrb r6, [r1, #24] │ │ │ │ lsls r0, r2, #1 │ │ │ │ - bmi.n 3089a0 >::_M_default_append(unsigned int)@@Base+0x85ddc> │ │ │ │ + bmi.n 3089b0 >::_M_default_append(unsigned int)@@Base+0x85dec> │ │ │ │ lsls r5, r1, #1 │ │ │ │ stmdb sp!, {r4, r5, r6, r7, r8, r9, sl, lr} │ │ │ │ mov.w ip, #4096 @ 0x1000 │ │ │ │ sub.w ip, sp, ip │ │ │ │ str.w r0, [ip, #3992] @ 0xf98 │ │ │ │ ldr r2, [pc, #836] @ (308d40 >::_M_default_append(unsigned int)@@Base+0x8617c>) │ │ │ │ sub sp, #72 @ 0x48 │ │ │ │ @@ -852080,37 +852080,37 @@ │ │ │ │ @ instruction: 0xffffffff │ │ │ │ str r4, [r1, #0] │ │ │ │ lsls r1, r3, #1 │ │ │ │ asrs r0, r7, #6 │ │ │ │ movs r0, r0 │ │ │ │ ldrsh r4, [r1, r7] │ │ │ │ lsls r1, r3, #1 │ │ │ │ - ldrb r6, [r3, #13] │ │ │ │ + ldrb r6, [r4, #13] │ │ │ │ lsls r0, r2, #1 │ │ │ │ - ldrb r0, [r1, #11] │ │ │ │ + ldrb r0, [r2, #11] │ │ │ │ lsls r0, r2, #1 │ │ │ │ - bne.n 308c98 >::_M_default_append(unsigned int)@@Base+0x860d4> │ │ │ │ + bne.n 308ca8 >::_M_default_append(unsigned int)@@Base+0x860e4> │ │ │ │ lsls r5, r1, #1 │ │ │ │ - ldrb r2, [r2, #9] │ │ │ │ + ldrb r2, [r3, #9] │ │ │ │ lsls r0, r2, #1 │ │ │ │ - ldrb r2, [r1, #9] │ │ │ │ + ldrb r2, [r2, #9] │ │ │ │ lsls r0, r2, #1 │ │ │ │ - bne.n 308da8 >::_M_default_append(unsigned int)@@Base+0x861e4> │ │ │ │ + bne.n 308db8 >::_M_default_append(unsigned int)@@Base+0x861f4> │ │ │ │ lsls r5, r1, #1 │ │ │ │ - ldrb r6, [r5, #8] │ │ │ │ + ldrb r6, [r6, #8] │ │ │ │ lsls r0, r2, #1 │ │ │ │ - bne.n 308d74 >::_M_default_append(unsigned int)@@Base+0x861b0> │ │ │ │ + bne.n 308d84 >::_M_default_append(unsigned int)@@Base+0x861c0> │ │ │ │ lsls r5, r1, #1 │ │ │ │ - ldrb r2, [r1, #8] │ │ │ │ + ldrb r2, [r2, #8] │ │ │ │ lsls r0, r2, #1 │ │ │ │ - beq.n 308d34 >::_M_default_append(unsigned int)@@Base+0x86170> │ │ │ │ + beq.n 308d44 >::_M_default_append(unsigned int)@@Base+0x86180> │ │ │ │ lsls r5, r1, #1 │ │ │ │ - ldrb r6, [r5, #7] │ │ │ │ + ldrb r6, [r6, #7] │ │ │ │ lsls r0, r2, #1 │ │ │ │ - beq.n 308d04 >::_M_default_append(unsigned int)@@Base+0x86140> │ │ │ │ + beq.n 308d14 >::_M_default_append(unsigned int)@@Base+0x86150> │ │ │ │ lsls r5, r1, #1 │ │ │ │ stmdb sp!, {r4, r5, r6, r7, r8, r9, lr} │ │ │ │ mov.w ip, #4096 @ 0x1000 │ │ │ │ sub.w ip, sp, ip │ │ │ │ str.w r0, [ip, #3976] @ 0xf88 │ │ │ │ ldr.w ip, [pc, #684] @ 30903c >::_M_default_append(unsigned int)@@Base+0x86478> │ │ │ │ mov r4, r3 │ │ │ │ @@ -852379,39 +852379,39 @@ │ │ │ │ b.n 308ffa >::_M_default_append(unsigned int)@@Base+0x86436> │ │ │ │ ldrb r6, [r6, r1] │ │ │ │ lsls r1, r3, #1 │ │ │ │ asrs r0, r7, #6 │ │ │ │ movs r0, r0 │ │ │ │ ldrb r0, [r2, r1] │ │ │ │ lsls r1, r3, #1 │ │ │ │ - ldrb r0, [r1, #3] │ │ │ │ + ldrb r0, [r2, #3] │ │ │ │ lsls r0, r2, #1 │ │ │ │ - ldmia r7, {r5, r7} │ │ │ │ + ldmia r7, {r3, r5, r7} │ │ │ │ lsls r5, r1, #1 │ │ │ │ - ldrb r4, [r0, #2] │ │ │ │ + ldrb r4, [r1, #2] │ │ │ │ lsls r0, r2, #1 │ │ │ │ - ldrb r2, [r2, #0] │ │ │ │ + ldrb r2, [r3, #0] │ │ │ │ lsls r0, r2, #1 │ │ │ │ - strb r0, [r3, #31] │ │ │ │ + strb r0, [r4, #31] │ │ │ │ lsls r0, r2, #1 │ │ │ │ - strb r4, [r2, #29] │ │ │ │ + strb r4, [r3, #29] │ │ │ │ lsls r0, r2, #1 │ │ │ │ - ldmia r6!, {r2, r3, r5} │ │ │ │ + ldmia r6!, {r2, r4, r5} │ │ │ │ lsls r5, r1, #1 │ │ │ │ - strb r2, [r5, #28] │ │ │ │ + strb r2, [r6, #28] │ │ │ │ lsls r0, r2, #1 │ │ │ │ - ldmia r6!, {} │ │ │ │ + ldmia r6!, {r3} │ │ │ │ lsls r5, r1, #1 │ │ │ │ - strb r6, [r0, #28] │ │ │ │ + strb r6, [r1, #28] │ │ │ │ lsls r0, r2, #1 │ │ │ │ - ldmia r5!, {r2, r3, r4, r6, r7} │ │ │ │ + ldmia r5, {r2, r5, r6, r7} │ │ │ │ lsls r5, r1, #1 │ │ │ │ - strb r2, [r5, #27] │ │ │ │ + strb r2, [r6, #27] │ │ │ │ lsls r0, r2, #1 │ │ │ │ - ldmia r5!, {r6, r7} │ │ │ │ + ldmia r5!, {r3, r6, r7} │ │ │ │ lsls r5, r1, #1 │ │ │ │ movs r0, r0 │ │ │ │ movs r0, r0 │ │ │ │ vldr d6, [r0, #8] │ │ │ │ vldr d7, [r1, #8] │ │ │ │ vcmpe.f64 d6, d7 │ │ │ │ vmrs APSR_nzcv, fpscr │ │ │ │ @@ -852535,17 +852535,17 @@ │ │ │ │ adds r0, #12 │ │ │ │ bl 17c90 │ │ │ │ ldr r0, [pc, #12] @ (3091d4 >::_M_default_append(unsigned int)@@Base+0x86610>) │ │ │ │ mov r1, r6 │ │ │ │ add r0, pc │ │ │ │ bl 17e10 │ │ │ │ b.n 3091ac >::_M_default_append(unsigned int)@@Base+0x865e8> │ │ │ │ - ldrb r4, [r4, #8] │ │ │ │ + ldrb r4, [r5, #8] │ │ │ │ lsls r0, r2, #1 │ │ │ │ - ldmia r4!, {r2, r3, r5} │ │ │ │ + ldmia r4, {r2, r4, r5} │ │ │ │ lsls r5, r1, #1 │ │ │ │ stmdb sp!, {r4, r5, r6, r7, r8, r9, lr} │ │ │ │ mov.w ip, #4096 @ 0x1000 │ │ │ │ vpush {d8} │ │ │ │ sub.w ip, sp, ip │ │ │ │ str.w r0, [ip, #4024] @ 0xfb8 │ │ │ │ vldr d6, [r1, #128] @ 0x80 │ │ │ │ @@ -852779,37 +852779,37 @@ │ │ │ │ ... │ │ │ │ ldr r4, [r1, r0] │ │ │ │ lsls r1, r3, #1 │ │ │ │ asrs r0, r7, #6 │ │ │ │ movs r0, r0 │ │ │ │ ldrsb r4, [r3, r7] │ │ │ │ lsls r1, r3, #1 │ │ │ │ - ldrb r0, [r6, #3] │ │ │ │ + ldrb r0, [r7, #3] │ │ │ │ lsls r0, r2, #1 │ │ │ │ - ldmia r2!, {r3, r4, r5, r6, r7} │ │ │ │ + ldmia r3!, {} │ │ │ │ lsls r5, r1, #1 │ │ │ │ - ldrb r6, [r3, #1] │ │ │ │ + ldrb r6, [r4, #1] │ │ │ │ lsls r0, r2, #1 │ │ │ │ - ldmia r2, {r1, r2, r5, r6} │ │ │ │ + ldmia r2, {r1, r2, r3, r5, r6} │ │ │ │ lsls r5, r1, #1 │ │ │ │ - ldrb r2, [r2, #0] │ │ │ │ + ldrb r2, [r3, #0] │ │ │ │ lsls r0, r2, #1 │ │ │ │ - ldmia r2!, {r1, r3, r4} │ │ │ │ + ldmia r2!, {r1, r5} │ │ │ │ lsls r5, r1, #1 │ │ │ │ - strb r4, [r6, #31] │ │ │ │ + strb r4, [r7, #31] │ │ │ │ lsls r0, r2, #1 │ │ │ │ - ldmia r1!, {r2, r3, r4, r5, r6, r7} │ │ │ │ + ldmia r2, {r2} │ │ │ │ lsls r5, r1, #1 │ │ │ │ - strb r4, [r5, #30] │ │ │ │ + strb r4, [r6, #30] │ │ │ │ lsls r0, r2, #1 │ │ │ │ - ldmia r1!, {r2, r4, r5, r7} │ │ │ │ + ldmia r1!, {r2, r3, r4, r5, r7} │ │ │ │ lsls r5, r1, #1 │ │ │ │ - strb r6, [r1, #30] │ │ │ │ + strb r6, [r2, #30] │ │ │ │ lsls r0, r2, #1 │ │ │ │ - ldmia r1, {r1, r2, r4, r7} │ │ │ │ + ldmia r1, {r1, r2, r3, r4, r7} │ │ │ │ lsls r5, r1, #1 │ │ │ │ stmdb sp!, {r4, r5, r6, r7, r8, r9, sl, fp, lr} │ │ │ │ mov.w ip, #4096 @ 0x1000 │ │ │ │ vpush {d8-d10} │ │ │ │ sub.w ip, sp, ip │ │ │ │ str.w r0, [ip, #3968] @ 0xf80 │ │ │ │ mov r5, r2 │ │ │ │ @@ -853243,39 +853243,39 @@ │ │ │ │ bne.n 30998a >::_M_default_append(unsigned int)@@Base+0x86dc6> │ │ │ │ b.n 3098dc >::_M_default_append(unsigned int)@@Base+0x86d18> │ │ │ │ blx 1172c <__stack_chk_fail@plt> │ │ │ │ strb r6, [r6, r4] │ │ │ │ lsls r1, r3, #1 │ │ │ │ asrs r0, r7, #6 │ │ │ │ movs r0, r0 │ │ │ │ - strb r2, [r1, #18] │ │ │ │ + strb r2, [r2, #18] │ │ │ │ lsls r0, r2, #1 │ │ │ │ - stmia r6!, {r1, r4, r7} │ │ │ │ + stmia r6!, {r1, r3, r4, r7} │ │ │ │ lsls r5, r1, #1 │ │ │ │ - strb r6, [r5, #17] │ │ │ │ + strb r6, [r6, #17] │ │ │ │ lsls r0, r2, #1 │ │ │ │ - stmia r6!, {r1, r2, r4, r5, r6} │ │ │ │ + stmia r6!, {r1, r2, r3, r4, r5, r6} │ │ │ │ lsls r5, r1, #1 │ │ │ │ strh r2, [r0, r2] │ │ │ │ lsls r1, r3, #1 │ │ │ │ - strb r0, [r6, #16] │ │ │ │ + strb r0, [r7, #16] │ │ │ │ lsls r0, r2, #1 │ │ │ │ - stmia r6!, {r3, r4, r5} │ │ │ │ + stmia r6!, {r6} │ │ │ │ lsls r5, r1, #1 │ │ │ │ - strb r2, [r4, #11] │ │ │ │ + strb r2, [r5, #11] │ │ │ │ lsls r0, r2, #1 │ │ │ │ - stmia r4!, {r1, r3, r5, r6, r7} │ │ │ │ + stmia r4!, {r1, r4, r5, r6, r7} │ │ │ │ lsls r5, r1, #1 │ │ │ │ - strb r4, [r0, #11] │ │ │ │ + strb r4, [r1, #11] │ │ │ │ lsls r0, r2, #1 │ │ │ │ - stmia r4!, {r2, r4, r6, r7} │ │ │ │ + stmia r4!, {r2, r3, r4, r6, r7} │ │ │ │ lsls r5, r1, #1 │ │ │ │ - strb r4, [r0, #10] │ │ │ │ + strb r4, [r1, #10] │ │ │ │ lsls r0, r2, #1 │ │ │ │ - stmia r4!, {r2, r3, r7} │ │ │ │ + stmia r4!, {r2, r4, r7} │ │ │ │ lsls r5, r1, #1 │ │ │ │ push {r4, lr} │ │ │ │ mov.w ip, #4096 @ 0x1000 │ │ │ │ sub.w ip, sp, ip │ │ │ │ str.w r0, [ip, #4064] @ 0xfe0 │ │ │ │ sub sp, #24 │ │ │ │ mov r4, r0 │ │ │ │ @@ -853310,17 +853310,17 @@ │ │ │ │ ldr r0, [pc, #16] @ (309a68 >::_M_default_append(unsigned int)@@Base+0x86ea4>) │ │ │ │ mov r1, r4 │ │ │ │ add r0, pc │ │ │ │ bl 17e10 │ │ │ │ mov r0, r4 │ │ │ │ add sp, #24 │ │ │ │ pop {r4, pc} │ │ │ │ - strb r4, [r2, #6] │ │ │ │ + strb r4, [r3, #6] │ │ │ │ lsls r0, r2, #1 │ │ │ │ - stmia r3!, {r2, r3, r4, r7} │ │ │ │ + stmia r3!, {r2, r5, r7} │ │ │ │ lsls r5, r1, #1 │ │ │ │ push {r4, r5, lr} │ │ │ │ mov.w ip, #4096 @ 0x1000 │ │ │ │ sub.w ip, sp, ip │ │ │ │ str.w r0, [ip, #4072] @ 0xfe8 │ │ │ │ sub sp, #12 │ │ │ │ mov r4, r0 │ │ │ │ @@ -853612,31 +853612,31 @@ │ │ │ │ lsls r0, r0, #8 │ │ │ │ movs r0, r0 │ │ │ │ sbcs r0, r4 │ │ │ │ ldr r6, [pc, #776] @ (30a114 >::_M_default_append(unsigned int)@@Base+0x87550>) │ │ │ │ lsls r1, r3, #1 │ │ │ │ asrs r0, r7, #6 │ │ │ │ movs r0, r0 │ │ │ │ - ldr r6, [r3, #108] @ 0x6c │ │ │ │ + ldr r6, [r4, #108] @ 0x6c │ │ │ │ lsls r0, r2, #1 │ │ │ │ - stmia r0!, {r1, r2, r5, r6, r7} │ │ │ │ + stmia r0!, {r1, r2, r3, r5, r6, r7} │ │ │ │ lsls r5, r1, #1 │ │ │ │ ldr r4, [pc, #976] @ (30a1ec >::_M_default_append(unsigned int)@@Base+0x87628>) │ │ │ │ lsls r1, r3, #1 │ │ │ │ - ldr r0, [r4, #100] @ 0x64 │ │ │ │ + ldr r0, [r5, #100] @ 0x64 │ │ │ │ lsls r0, r2, #1 │ │ │ │ - stmia r0!, {r3, r5, r6} │ │ │ │ + stmia r0!, {r4, r5, r6} │ │ │ │ lsls r5, r1, #1 │ │ │ │ - ldr r4, [r4, #96] @ 0x60 │ │ │ │ + ldr r4, [r5, #96] @ 0x60 │ │ │ │ lsls r0, r2, #1 │ │ │ │ - stmia r0!, {r2, r3, r5} │ │ │ │ + stmia r0!, {r2, r4, r5} │ │ │ │ lsls r5, r1, #1 │ │ │ │ - ldr r0, [r7, #92] @ 0x5c │ │ │ │ + ldr r0, [r0, #96] @ 0x60 │ │ │ │ lsls r0, r2, #1 │ │ │ │ - stmia r0!, {} │ │ │ │ + stmia r0!, {r3} │ │ │ │ lsls r5, r1, #1 │ │ │ │ stmdb sp!, {r4, r5, r6, r7, r8, r9, sl, fp, lr} │ │ │ │ mov.w ip, #4096 @ 0x1000 │ │ │ │ vpush {d8-d9} │ │ │ │ sub.w ip, sp, ip │ │ │ │ str.w r0, [ip, #4000] @ 0xfa0 │ │ │ │ sub sp, #44 @ 0x2c │ │ │ │ @@ -853799,17 +853799,17 @@ │ │ │ │ blx 1172c <__stack_chk_fail@plt> │ │ │ │ ldr r3, [pc, #752] @ (30a2f8 >::_M_default_append(unsigned int)@@Base+0x87734>) │ │ │ │ lsls r1, r3, #1 │ │ │ │ asrs r0, r7, #6 │ │ │ │ movs r0, r0 │ │ │ │ ldr r3, [pc, #512] @ (30a210 >::_M_default_append(unsigned int)@@Base+0x8764c>) │ │ │ │ lsls r1, r3, #1 │ │ │ │ - ldr r6, [r6, #60] @ 0x3c │ │ │ │ + ldr r6, [r7, #60] @ 0x3c │ │ │ │ lsls r0, r2, #1 │ │ │ │ - pop {r1, r2, r3, r4, r5, r6, r7, pc} │ │ │ │ + bkpt 0x0006 │ │ │ │ lsls r5, r1, #1 │ │ │ │ ldr.w ip, [r0, #4] │ │ │ │ vldr d7, [r3] │ │ │ │ add.w ip, ip, #1408 @ 0x580 │ │ │ │ vabs.f64 d5, d7 │ │ │ │ vldr d6, [ip, #-8] │ │ │ │ vcmpe.f64 d5, d6 │ │ │ │ @@ -853869,21 +853869,21 @@ │ │ │ │ ldr r0, [pc, #24] @ (30a0d8 >::_M_default_append(unsigned int)@@Base+0x87514>) │ │ │ │ ldr r1, [sp, #20] │ │ │ │ add r0, pc │ │ │ │ bl 17e10 │ │ │ │ ldr r3, [sp, #20] │ │ │ │ b.n 30a070 >::_M_default_append(unsigned int)@@Base+0x874ac> │ │ │ │ nop │ │ │ │ - ldr r2, [r1, #52] @ 0x34 │ │ │ │ + ldr r2, [r2, #52] @ 0x34 │ │ │ │ lsls r0, r2, #1 │ │ │ │ - pop {r1, r4, r6, pc} │ │ │ │ + pop {r1, r3, r4, r6, pc} │ │ │ │ lsls r5, r1, #1 │ │ │ │ - ldr r4, [r5, #48] @ 0x30 │ │ │ │ + ldr r4, [r6, #48] @ 0x30 │ │ │ │ lsls r0, r2, #1 │ │ │ │ - pop {r2, r4, r5, pc} │ │ │ │ + pop {r2, r3, r4, r5, pc} │ │ │ │ lsls r5, r1, #1 │ │ │ │ stmdb sp!, {r4, r5, r6, r7, r8, r9, sl, fp, lr} │ │ │ │ mov.w ip, #4096 @ 0x1000 │ │ │ │ sub.w ip, sp, ip │ │ │ │ str.w r0, [ip, #4024] @ 0xfb8 │ │ │ │ ldr r2, [pc, #888] @ (30a468 >::_M_default_append(unsigned int)@@Base+0x878a4>) │ │ │ │ sub sp, #36 @ 0x24 │ │ │ │ @@ -854215,51 +854215,51 @@ │ │ │ │ add r2, pc, #540 @ (adr r2, 30a680 >::_M_default_append(unsigned int)@@Base+0x87abc>) │ │ │ │ cmp r6, r5 │ │ │ │ bmi.n 30a564 >::_M_default_append(unsigned int)@@Base+0x879a0> │ │ │ │ ldr r1, [pc, #104] @ (30a4d4 >::_M_default_append(unsigned int)@@Base+0x87910>) │ │ │ │ lsls r1, r3, #1 │ │ │ │ asrs r0, r7, #6 │ │ │ │ movs r0, r0 │ │ │ │ - ldr r6, [r6, #36] @ 0x24 │ │ │ │ + ldr r6, [r7, #36] @ 0x24 │ │ │ │ lsls r0, r2, #1 │ │ │ │ - pop {r1, r2, r3, r4, r5, r6} │ │ │ │ + pop {r1, r2, r7} │ │ │ │ lsls r5, r1, #1 │ │ │ │ - ldr r6, [r3, #36] @ 0x24 │ │ │ │ + ldr r6, [r4, #36] @ 0x24 │ │ │ │ lsls r0, r2, #1 │ │ │ │ - pop {r1, r2, r5, r6} │ │ │ │ + pop {r1, r2, r3, r5, r6} │ │ │ │ lsls r5, r1, #1 │ │ │ │ ldr r0, [pc, #464] @ (30a654 >::_M_default_append(unsigned int)@@Base+0x87a90>) │ │ │ │ lsls r1, r3, #1 │ │ │ │ - ldr r2, [r0, #32] │ │ │ │ + ldr r2, [r1, #32] │ │ │ │ lsls r0, r2, #1 │ │ │ │ - ldr r4, [r1, #12] │ │ │ │ + ldr r4, [r2, #12] │ │ │ │ lsls r0, r2, #1 │ │ │ │ - revsh r4, r2 │ │ │ │ + revsh r4, r3 │ │ │ │ lsls r5, r1, #1 │ │ │ │ - ldr r2, [r6, #8] │ │ │ │ + ldr r2, [r7, #8] │ │ │ │ lsls r0, r2, #1 │ │ │ │ - hlt 0x003a │ │ │ │ + revsh r2, r0 │ │ │ │ lsls r5, r1, #1 │ │ │ │ - ldr r0, [r4, #4] │ │ │ │ + ldr r0, [r5, #4] │ │ │ │ lsls r0, r2, #1 │ │ │ │ - rev16 r0, r5 │ │ │ │ + rev16 r0, r6 │ │ │ │ lsls r5, r1, #1 │ │ │ │ - ldr r6, [r0, #4] │ │ │ │ + ldr r6, [r1, #4] │ │ │ │ lsls r0, r2, #1 │ │ │ │ - rev16 r6, r1 │ │ │ │ + rev16 r6, r2 │ │ │ │ lsls r5, r1, #1 │ │ │ │ - ldr r6, [r0, #4] │ │ │ │ + ldr r6, [r1, #4] │ │ │ │ lsls r0, r2, #1 │ │ │ │ - str r4, [r2, #124] @ 0x7c │ │ │ │ + str r4, [r3, #124] @ 0x7c │ │ │ │ lsls r0, r2, #1 │ │ │ │ - cbnz r2, 30a4ec >::_M_default_append(unsigned int)@@Base+0x87928> │ │ │ │ + cbnz r2, 30a4ee >::_M_default_append(unsigned int)@@Base+0x8792a> │ │ │ │ lsls r5, r1, #1 │ │ │ │ - str r4, [r4, #120] @ 0x78 │ │ │ │ + str r4, [r5, #120] @ 0x78 │ │ │ │ lsls r0, r2, #1 │ │ │ │ - cbnz r4, 30a4e6 >::_M_default_append(unsigned int)@@Base+0x87922> │ │ │ │ + cbnz r4, 30a4e8 >::_M_default_append(unsigned int)@@Base+0x87924> │ │ │ │ lsls r5, r1, #1 │ │ │ │ push {r4, r5, lr} │ │ │ │ mov.w ip, #4096 @ 0x1000 │ │ │ │ sub.w ip, sp, ip │ │ │ │ str.w r0, [ip, #4056] @ 0xfd8 │ │ │ │ sub sp, #28 │ │ │ │ mov r4, r0 │ │ │ │ @@ -854317,21 +854317,21 @@ │ │ │ │ add r0, pc │ │ │ │ bl 17e10 │ │ │ │ ldr r3, [sp, #20] │ │ │ │ mov r0, r3 │ │ │ │ add sp, #28 │ │ │ │ pop {r4, r5, pc} │ │ │ │ nop │ │ │ │ - str r2, [r0, #108] @ 0x6c │ │ │ │ + str r2, [r1, #108] @ 0x6c │ │ │ │ lsls r0, r2, #1 │ │ │ │ - @ instruction: 0xb8ca │ │ │ │ + @ instruction: 0xb8d2 │ │ │ │ lsls r5, r1, #1 │ │ │ │ - str r0, [r4, #104] @ 0x68 │ │ │ │ + str r0, [r5, #104] @ 0x68 │ │ │ │ lsls r0, r2, #1 │ │ │ │ - @ instruction: 0xb8a8 │ │ │ │ + @ instruction: 0xb8b0 │ │ │ │ lsls r5, r1, #1 │ │ │ │ push {r4, r5, lr} │ │ │ │ mov.w ip, #4096 @ 0x1000 │ │ │ │ sub.w ip, sp, ip │ │ │ │ str.w r0, [ip, #4064] @ 0xfe0 │ │ │ │ sub sp, #20 │ │ │ │ mov r5, r0 │ │ │ │ @@ -854374,17 +854374,17 @@ │ │ │ │ mov r1, r5 │ │ │ │ add r0, pc │ │ │ │ bl 17e10 │ │ │ │ mov r0, r5 │ │ │ │ add sp, #20 │ │ │ │ pop {r4, r5, pc} │ │ │ │ nop │ │ │ │ - str r2, [r2, #96] @ 0x60 │ │ │ │ + str r2, [r3, #96] @ 0x60 │ │ │ │ lsls r0, r2, #1 │ │ │ │ - @ instruction: 0xb81a │ │ │ │ + @ instruction: 0xb822 │ │ │ │ lsls r5, r1, #1 │ │ │ │ push {r4, r5, lr} │ │ │ │ mov.w ip, #4096 @ 0x1000 │ │ │ │ sub.w ip, sp, ip │ │ │ │ str.w r0, [ip, #4064] @ 0xfe0 │ │ │ │ ldr r2, [pc, #92] @ (30a65c >::_M_default_append(unsigned int)@@Base+0x87a98>) │ │ │ │ sub sp, #20 │ │ │ │ @@ -854425,15 +854425,15 @@ │ │ │ │ pop {r4, r5, pc} │ │ │ │ blx 1172c <__stack_chk_fail@plt> │ │ │ │ nop │ │ │ │ add r6, r0 │ │ │ │ lsls r1, r3, #1 │ │ │ │ asrs r0, r7, #6 │ │ │ │ movs r0, r0 │ │ │ │ - str r6, [r2, #92] @ 0x5c │ │ │ │ + str r6, [r3, #92] @ 0x5c │ │ │ │ lsls r0, r2, #1 │ │ │ │ mvns r4, r1 │ │ │ │ lsls r1, r3, #1 │ │ │ │ ldr.w ip, [r0, #4] │ │ │ │ vldr d7, [r3] │ │ │ │ add.w ip, ip, #1408 @ 0x580 │ │ │ │ vabs.f64 d5, d7 │ │ │ │ @@ -854494,21 +854494,21 @@ │ │ │ │ bl 17c90 │ │ │ │ ldr r0, [pc, #24] @ (30a728 >::_M_default_append(unsigned int)@@Base+0x87b64>) │ │ │ │ ldr r1, [sp, #20] │ │ │ │ add r0, pc │ │ │ │ bl 17e10 │ │ │ │ ldr r3, [sp, #20] │ │ │ │ b.n 30a6c2 >::_M_default_append(unsigned int)@@Base+0x87afe> │ │ │ │ - str r0, [r7, #76] @ 0x4c │ │ │ │ + str r0, [r0, #80] @ 0x50 │ │ │ │ lsls r0, r2, #1 │ │ │ │ - @ instruction: 0xb700 │ │ │ │ + @ instruction: 0xb708 │ │ │ │ lsls r5, r1, #1 │ │ │ │ - str r2, [r3, #76] @ 0x4c │ │ │ │ + str r2, [r4, #76] @ 0x4c │ │ │ │ lsls r0, r2, #1 │ │ │ │ - @ instruction: 0xb6e2 │ │ │ │ + @ instruction: 0xb6ea │ │ │ │ lsls r5, r1, #1 │ │ │ │ vldr d6, [r0] │ │ │ │ vldr d7, [r1] │ │ │ │ vabs.f64 d5, d6 │ │ │ │ vabs.f64 d7, d7 │ │ │ │ vcmpe.f64 d5, d7 │ │ │ │ vmrs APSR_nzcv, fpscr │ │ │ │ @@ -854880,25 +854880,25 @@ │ │ │ │ blx 1172c <__stack_chk_fail@plt> │ │ │ │ rors r0, r5 │ │ │ │ lsls r1, r3, #1 │ │ │ │ asrs r0, r7, #6 │ │ │ │ movs r0, r0 │ │ │ │ lsrs r6, r2 │ │ │ │ lsls r1, r3, #1 │ │ │ │ - str r6, [r1, #40] @ 0x28 │ │ │ │ + str r6, [r2, #40] @ 0x28 │ │ │ │ lsls r0, r2, #1 │ │ │ │ - str r2, [r7, #16] │ │ │ │ + str r2, [r0, #20] │ │ │ │ lsls r0, r2, #1 │ │ │ │ - str r6, [r0, #8] │ │ │ │ + str r6, [r1, #8] │ │ │ │ lsls r0, r2, #1 │ │ │ │ - uxth r4, r1 │ │ │ │ + uxth r4, r2 │ │ │ │ lsls r5, r1, #1 │ │ │ │ - str r6, [r4, #4] │ │ │ │ + str r6, [r5, #4] │ │ │ │ lsls r0, r2, #1 │ │ │ │ - sxtb r4, r5 │ │ │ │ + sxtb r4, r6 │ │ │ │ lsls r5, r1, #1 │ │ │ │ stmdb sp!, {r4, r5, r6, r7, r8, r9, lr} │ │ │ │ mov.w ip, #4096 @ 0x1000 │ │ │ │ vpush {d8-d9} │ │ │ │ sub.w ip, sp, ip │ │ │ │ str.w r0, [ip, #4040] @ 0xfc8 │ │ │ │ vcmpe.f64 d0, #0.0 │ │ │ │ @@ -855049,17 +855049,17 @@ │ │ │ │ orrgt.w r3, r3, #1 │ │ │ │ cmp r3, #0 │ │ │ │ beq.n 30ad22 >::_M_default_append(unsigned int)@@Base+0x8815e> │ │ │ │ cmp r5, r8 │ │ │ │ bgt.n 30ad3a >::_M_default_append(unsigned int)@@Base+0x88176> │ │ │ │ b.n 30aca4 >::_M_default_append(unsigned int)@@Base+0x880e0> │ │ │ │ nop │ │ │ │ - ldrsh r0, [r2, r4] │ │ │ │ + ldrsh r0, [r3, r4] │ │ │ │ lsls r0, r2, #1 │ │ │ │ - cbz r2, 30ada0 >::_M_default_append(unsigned int)@@Base+0x881dc> │ │ │ │ + cbz r2, 30ada2 >::_M_default_append(unsigned int)@@Base+0x881de> │ │ │ │ lsls r5, r1, #1 │ │ │ │ stmdb sp!, {r4, r5, r6, r7, r8, r9, sl, fp, lr} │ │ │ │ mov.w ip, #4096 @ 0x1000 │ │ │ │ vpush {d8-d9} │ │ │ │ sub.w ip, sp, ip │ │ │ │ str.w r0, [ip, #4000] @ 0xfa0 │ │ │ │ mov r6, r2 │ │ │ │ @@ -855259,39 +855259,39 @@ │ │ │ │ bl 17e10 │ │ │ │ b.n 30ae1a >::_M_default_append(unsigned int)@@Base+0x88256> │ │ │ │ blx 1172c <__stack_chk_fail@plt> │ │ │ │ subs r4, #88 @ 0x58 │ │ │ │ lsls r1, r3, #1 │ │ │ │ asrs r0, r7, #6 │ │ │ │ movs r0, r0 │ │ │ │ - ldrb r0, [r3, r7] │ │ │ │ + ldrb r0, [r4, r7] │ │ │ │ lsls r0, r2, #1 │ │ │ │ - add r7, sp, #896 @ 0x380 │ │ │ │ + add r7, sp, #928 @ 0x3a0 │ │ │ │ lsls r5, r1, #1 │ │ │ │ subs r3, #238 @ 0xee │ │ │ │ lsls r1, r3, #1 │ │ │ │ - ldrb r6, [r5, r3] │ │ │ │ + ldrb r6, [r6, r3] │ │ │ │ lsls r0, r2, #1 │ │ │ │ - add r6, sp, #984 @ 0x3d8 │ │ │ │ + add r6, sp, #1016 @ 0x3f8 │ │ │ │ lsls r5, r1, #1 │ │ │ │ - ldrb r4, [r2, r3] │ │ │ │ + ldrb r4, [r3, r3] │ │ │ │ lsls r0, r2, #1 │ │ │ │ - add r6, sp, #880 @ 0x370 │ │ │ │ + add r6, sp, #912 @ 0x390 │ │ │ │ lsls r5, r1, #1 │ │ │ │ - ldrb r6, [r3, r2] │ │ │ │ + ldrb r6, [r4, r2] │ │ │ │ lsls r0, r2, #1 │ │ │ │ - add r6, sp, #664 @ 0x298 │ │ │ │ + add r6, sp, #696 @ 0x2b8 │ │ │ │ lsls r5, r1, #1 │ │ │ │ - ldrb r4, [r4, r1] │ │ │ │ + ldrb r4, [r5, r1] │ │ │ │ lsls r0, r2, #1 │ │ │ │ - add r6, sp, #432 @ 0x1b0 │ │ │ │ + add r6, sp, #464 @ 0x1d0 │ │ │ │ lsls r5, r1, #1 │ │ │ │ - ldrb r0, [r7, r0] │ │ │ │ + ldrb r0, [r0, r1] │ │ │ │ lsls r0, r2, #1 │ │ │ │ - add r6, sp, #256 @ 0x100 │ │ │ │ + add r6, sp, #288 @ 0x120 │ │ │ │ lsls r5, r1, #1 │ │ │ │ stmdb sp!, {r4, r5, r6, r7, r8, r9, sl, fp, lr} │ │ │ │ mov.w ip, #4096 @ 0x1000 │ │ │ │ sub.w ip, sp, ip │ │ │ │ str.w r0, [ip, #4016] @ 0xfb0 │ │ │ │ ldr.w r4, [r1, #256] @ 0x100 │ │ │ │ sub sp, #44 @ 0x2c │ │ │ │ @@ -855506,21 +855506,21 @@ │ │ │ │ b.n 30b07e >::_M_default_append(unsigned int)@@Base+0x884ba> │ │ │ │ cmp.w r9, #0 │ │ │ │ bne.w 30b09a >::_M_default_append(unsigned int)@@Base+0x884d6> │ │ │ │ mvn.w r4, #8 │ │ │ │ b.n 30b07e >::_M_default_append(unsigned int)@@Base+0x884ba> │ │ │ │ nop.w │ │ │ │ ... │ │ │ │ - ldrh r4, [r6, r5] │ │ │ │ + ldrh r4, [r7, r5] │ │ │ │ lsls r0, r2, #1 │ │ │ │ - add r5, sp, #496 @ 0x1f0 │ │ │ │ + add r5, sp, #528 @ 0x210 │ │ │ │ lsls r5, r1, #1 │ │ │ │ - ldr r6, [r4, r6] │ │ │ │ + ldr r6, [r5, r6] │ │ │ │ lsls r0, r2, #1 │ │ │ │ - add r3, sp, #696 @ 0x2b8 │ │ │ │ + add r3, sp, #728 @ 0x2d8 │ │ │ │ lsls r5, r1, #1 │ │ │ │ push {r4, r5, r6, r7, lr} │ │ │ │ mov.w ip, #4096 @ 0x1000 │ │ │ │ vpush {d8} │ │ │ │ sub.w ip, sp, ip │ │ │ │ str.w r0, [ip, #4008] @ 0xfa8 │ │ │ │ ldr r4, [pc, #764] @ (30b588 >::_M_default_append(unsigned int)@@Base+0x889c4>) │ │ │ │ @@ -855766,29 +855766,29 @@ │ │ │ │ ... │ │ │ │ adds r7, #122 @ 0x7a │ │ │ │ lsls r1, r3, #1 │ │ │ │ asrs r0, r7, #6 │ │ │ │ movs r0, r0 │ │ │ │ adds r6, #152 @ 0x98 │ │ │ │ lsls r1, r3, #1 │ │ │ │ - ldrsb r6, [r7, r4] │ │ │ │ + ldrsb r6, [r0, r5] │ │ │ │ lsls r0, r2, #1 │ │ │ │ - add r1, sp, #280 @ 0x118 │ │ │ │ + add r1, sp, #312 @ 0x138 │ │ │ │ lsls r5, r1, #1 │ │ │ │ - ldrsb r4, [r5, r3] │ │ │ │ + ldrsb r4, [r6, r3] │ │ │ │ lsls r0, r2, #1 │ │ │ │ - add r0, sp, #976 @ 0x3d0 │ │ │ │ + add r0, sp, #1008 @ 0x3f0 │ │ │ │ lsls r5, r1, #1 │ │ │ │ - ldrsb r0, [r0, r3] │ │ │ │ + ldrsb r0, [r1, r3] │ │ │ │ lsls r0, r2, #1 │ │ │ │ - add r0, sp, #824 @ 0x338 │ │ │ │ + add r0, sp, #856 @ 0x358 │ │ │ │ lsls r5, r1, #1 │ │ │ │ - ldrsb r6, [r0, r2] │ │ │ │ + ldrsb r6, [r1, r2] │ │ │ │ lsls r0, r2, #1 │ │ │ │ - add r0, sp, #592 @ 0x250 │ │ │ │ + add r0, sp, #624 @ 0x270 │ │ │ │ lsls r5, r1, #1 │ │ │ │ stmdb sp!, {r4, r5, r6, r7, r8, r9, sl, fp, lr} │ │ │ │ mov.w ip, #4096 @ 0x1000 │ │ │ │ vpush {d8-d12} │ │ │ │ sub.w ip, sp, ip │ │ │ │ str.w r0, [ip, #3976] @ 0xf88 │ │ │ │ sub sp, #44 @ 0x2c │ │ │ │ @@ -856021,33 +856021,33 @@ │ │ │ │ nop │ │ │ │ adds r4, #56 @ 0x38 │ │ │ │ lsls r1, r3, #1 │ │ │ │ asrs r0, r7, #6 │ │ │ │ movs r0, r0 │ │ │ │ adds r2, #230 @ 0xe6 │ │ │ │ lsls r1, r3, #1 │ │ │ │ - strb r6, [r6, r1] │ │ │ │ + strb r6, [r7, r1] │ │ │ │ lsls r0, r2, #1 │ │ │ │ - add r6, pc, #504 @ (adr r6, 30ba3c >::_M_default_append(unsigned int)@@Base+0x88e78>) │ │ │ │ + add r6, pc, #536 @ (adr r6, 30ba5c >::_M_default_append(unsigned int)@@Base+0x88e98>) │ │ │ │ lsls r5, r1, #1 │ │ │ │ - strb r4, [r3, r1] │ │ │ │ + strb r4, [r4, r1] │ │ │ │ lsls r0, r2, #1 │ │ │ │ - add r6, pc, #400 @ (adr r6, 30b9dc >::_M_default_append(unsigned int)@@Base+0x88e18>) │ │ │ │ + add r6, pc, #432 @ (adr r6, 30b9fc >::_M_default_append(unsigned int)@@Base+0x88e38>) │ │ │ │ lsls r5, r1, #1 │ │ │ │ - strb r0, [r6, r0] │ │ │ │ + strb r0, [r7, r0] │ │ │ │ lsls r0, r2, #1 │ │ │ │ - add r6, pc, #224 @ (adr r6, 30b934 >::_M_default_append(unsigned int)@@Base+0x88d70>) │ │ │ │ + add r6, pc, #256 @ (adr r6, 30b954 >::_M_default_append(unsigned int)@@Base+0x88d90>) │ │ │ │ lsls r5, r1, #1 │ │ │ │ - strh r6, [r6, r7] │ │ │ │ + strh r6, [r7, r7] │ │ │ │ lsls r0, r2, #1 │ │ │ │ - add r5, pc, #1016 @ (adr r5, 30bc54 >::_M_default_append(unsigned int)@@Base+0x89090>) │ │ │ │ + add r6, pc, #24 @ (adr r6, 30b874 >::_M_default_append(unsigned int)@@Base+0x88cb0>) │ │ │ │ lsls r5, r1, #1 │ │ │ │ - strh r2, [r1, r7] │ │ │ │ + strh r2, [r2, r7] │ │ │ │ lsls r0, r2, #1 │ │ │ │ - add r5, pc, #840 @ (adr r5, 30bbac >::_M_default_append(unsigned int)@@Base+0x88fe8>) │ │ │ │ + add r5, pc, #872 @ (adr r5, 30bbcc >::_M_default_append(unsigned int)@@Base+0x89008>) │ │ │ │ lsls r5, r1, #1 │ │ │ │ stmdb sp!, {r4, r5, r6, r7, r8, r9, sl, fp, lr} │ │ │ │ mov.w ip, #4096 @ 0x1000 │ │ │ │ vpush {d8-d11} │ │ │ │ sub.w ip, sp, ip │ │ │ │ str.w r0, [ip, #3792] @ 0xed0 │ │ │ │ sub sp, #236 @ 0xec │ │ │ │ @@ -856454,35 +856454,35 @@ │ │ │ │ strb r5, [r7, r1] │ │ │ │ adds r1, #128 @ 0x80 │ │ │ │ lsls r1, r3, #1 │ │ │ │ adds r1, #124 @ 0x7c │ │ │ │ lsls r1, r3, #1 │ │ │ │ asrs r0, r7, #6 │ │ │ │ movs r0, r0 │ │ │ │ - strh r0, [r3, r0] │ │ │ │ + strh r0, [r4, r0] │ │ │ │ lsls r0, r2, #1 │ │ │ │ - add r4, pc, #128 @ (adr r4, 30bdb4 >::_M_default_append(unsigned int)@@Base+0x891f0>) │ │ │ │ + add r4, pc, #160 @ (adr r4, 30bdd4 >::_M_default_append(unsigned int)@@Base+0x89210>) │ │ │ │ lsls r5, r1, #1 │ │ │ │ - str r4, [r7, r7] │ │ │ │ + strh r4, [r0, r0] │ │ │ │ lsls r0, r2, #1 │ │ │ │ - add r4, pc, #16 @ (adr r4, 30bd4c >::_M_default_append(unsigned int)@@Base+0x89188>) │ │ │ │ + add r4, pc, #48 @ (adr r4, 30bd6c >::_M_default_append(unsigned int)@@Base+0x891a8>) │ │ │ │ lsls r5, r1, #1 │ │ │ │ adds r0, #0 │ │ │ │ lsls r1, r3, #1 │ │ │ │ - str r0, [r7, r2] │ │ │ │ + str r0, [r0, r3] │ │ │ │ lsls r0, r2, #1 │ │ │ │ - add r2, pc, #768 @ (adr r2, 30c048 >::_M_default_append(unsigned int)@@Base+0x89484>) │ │ │ │ + add r2, pc, #800 @ (adr r2, 30c068 >::_M_default_append(unsigned int)@@Base+0x894a4>) │ │ │ │ lsls r5, r1, #1 │ │ │ │ - str r2, [r2, r1] │ │ │ │ + str r2, [r3, r1] │ │ │ │ lsls r0, r2, #1 │ │ │ │ - add r2, pc, #360 @ (adr r2, 30beb8 >::_M_default_append(unsigned int)@@Base+0x892f4>) │ │ │ │ + add r2, pc, #392 @ (adr r2, 30bed8 >::_M_default_append(unsigned int)@@Base+0x89314>) │ │ │ │ lsls r5, r1, #1 │ │ │ │ - str r6, [r6, r0] │ │ │ │ + str r6, [r7, r0] │ │ │ │ lsls r0, r2, #1 │ │ │ │ - add r2, pc, #248 @ (adr r2, 30be50 >::_M_default_append(unsigned int)@@Base+0x8928c>) │ │ │ │ + add r2, pc, #280 @ (adr r2, 30be70 >::_M_default_append(unsigned int)@@Base+0x892ac>) │ │ │ │ lsls r5, r1, #1 │ │ │ │ mov r7, r1 │ │ │ │ str.w r9, [sp, #76] @ 0x4c │ │ │ │ mov r1, r9 │ │ │ │ mov r0, r5 │ │ │ │ ldr.w r9, [sp, #48] @ 0x30 │ │ │ │ mov r4, r6 │ │ │ │ @@ -857016,25 +857016,25 @@ │ │ │ │ b.n 30c306 >::_M_default_append(unsigned int)@@Base+0x89742> │ │ │ │ nop │ │ │ │ ... │ │ │ │ ldr r7, [sp, #184] @ 0xb8 │ │ │ │ add r2, pc, #540 @ (adr r2, 30c5b8 >::_M_default_append(unsigned int)@@Base+0x899f4>) │ │ │ │ cmp r6, r5 │ │ │ │ strb r5, [r7, r1] │ │ │ │ - ldr r6, [pc, #328] @ (30c4ec >::_M_default_append(unsigned int)@@Base+0x89928>) │ │ │ │ + ldr r6, [pc, #360] @ (30c50c >::_M_default_append(unsigned int)@@Base+0x89948>) │ │ │ │ lsls r0, r2, #1 │ │ │ │ - ldr r4, [pc, #16] @ (30c3b8 >::_M_default_append(unsigned int)@@Base+0x897f4>) │ │ │ │ + ldr r4, [pc, #48] @ (30c3d8 >::_M_default_append(unsigned int)@@Base+0x89814>) │ │ │ │ lsls r0, r2, #1 │ │ │ │ - ldr r2, [pc, #608] @ (30c60c >::_M_default_append(unsigned int)@@Base+0x89a48>) │ │ │ │ + ldr r2, [pc, #640] @ (30c62c >::_M_default_append(unsigned int)@@Base+0x89a68>) │ │ │ │ lsls r0, r2, #1 │ │ │ │ - ldr r2, [pc, #344] @ (30c508 >::_M_default_append(unsigned int)@@Base+0x89944>) │ │ │ │ + ldr r2, [pc, #376] @ (30c528 >::_M_default_append(unsigned int)@@Base+0x89964>) │ │ │ │ lsls r0, r2, #1 │ │ │ │ - ldr r2, [pc, #32] @ (30c3d4 >::_M_default_append(unsigned int)@@Base+0x89810>) │ │ │ │ + ldr r2, [pc, #64] @ (30c3f4 >::_M_default_append(unsigned int)@@Base+0x89830>) │ │ │ │ lsls r0, r2, #1 │ │ │ │ - ldr r1, [pc, #712] @ (30c680 >::_M_default_append(unsigned int)@@Base+0x89abc>) │ │ │ │ + ldr r1, [pc, #744] @ (30c6a0 >::_M_default_append(unsigned int)@@Base+0x89adc>) │ │ │ │ lsls r0, r2, #1 │ │ │ │ str r0, [sp, #56] @ 0x38 │ │ │ │ movw r1, #1559 @ 0x617 │ │ │ │ ldr.w r0, [pc, #1200] @ 30c870 >::_M_default_append(unsigned int)@@Base+0x89cac> │ │ │ │ add r0, pc │ │ │ │ adds r0, #12 │ │ │ │ bl 17c90 │ │ │ │ @@ -857439,53 +857439,53 @@ │ │ │ │ ldr r1, [sp, #56] @ 0x38 │ │ │ │ add r0, pc │ │ │ │ bl 17e10 │ │ │ │ ldr r2, [sp, #56] @ 0x38 │ │ │ │ b.w 30b9dc >::_M_default_append(unsigned int)@@Base+0x88e18> │ │ │ │ nop.w │ │ │ │ ... │ │ │ │ - ldr r0, [pc, #120] @ (30c8ec >::_M_default_append(unsigned int)@@Base+0x89d28>) │ │ │ │ + ldr r0, [pc, #152] @ (30c90c >::_M_default_append(unsigned int)@@Base+0x89d48>) │ │ │ │ lsls r0, r2, #1 │ │ │ │ - ldr r2, [sp, #144] @ 0x90 │ │ │ │ + ldr r2, [sp, #176] @ 0xb0 │ │ │ │ lsls r5, r1, #1 │ │ │ │ - ldr r0, [pc, #8] @ (30c884 >::_M_default_append(unsigned int)@@Base+0x89cc0>) │ │ │ │ + ldr r0, [pc, #40] @ (30c8a4 >::_M_default_append(unsigned int)@@Base+0x89ce0>) │ │ │ │ lsls r0, r2, #1 │ │ │ │ - cmp lr, r0 │ │ │ │ + cmp lr, r1 │ │ │ │ lsls r0, r2, #1 │ │ │ │ - str r7, [sp, #592] @ 0x250 │ │ │ │ + str r7, [sp, #624] @ 0x270 │ │ │ │ lsls r5, r1, #1 │ │ │ │ - cmp r4, sl │ │ │ │ + cmp r4, fp │ │ │ │ lsls r0, r2, #1 │ │ │ │ - str r7, [sp, #360] @ 0x168 │ │ │ │ + str r7, [sp, #392] @ 0x188 │ │ │ │ lsls r5, r1, #1 │ │ │ │ - add r4, fp │ │ │ │ + add r4, ip │ │ │ │ lsls r0, r2, #1 │ │ │ │ - str r6, [sp, #424] @ 0x1a8 │ │ │ │ + str r6, [sp, #456] @ 0x1c8 │ │ │ │ lsls r5, r1, #1 │ │ │ │ - add r2, r7 │ │ │ │ + add r2, r8 │ │ │ │ lsls r0, r2, #1 │ │ │ │ - str r6, [sp, #256] @ 0x100 │ │ │ │ + str r6, [sp, #288] @ 0x120 │ │ │ │ lsls r5, r1, #1 │ │ │ │ lsrs r0, r5, #20 │ │ │ │ movs r0, r0 │ │ │ │ lsrs r4, r7, #11 │ │ │ │ movs r0, r0 │ │ │ │ lsrs r4, r2, #30 │ │ │ │ movs r0, r0 │ │ │ │ - mvns r6, r5 │ │ │ │ + mvns r6, r6 │ │ │ │ lsls r0, r2, #1 │ │ │ │ - str r5, [sp, #984] @ 0x3d8 │ │ │ │ + str r5, [sp, #1016] @ 0x3f8 │ │ │ │ lsls r5, r1, #1 │ │ │ │ - mvns r0, r2 │ │ │ │ + mvns r0, r3 │ │ │ │ lsls r0, r2, #1 │ │ │ │ - str r5, [sp, #856] @ 0x358 │ │ │ │ + str r5, [sp, #888] @ 0x378 │ │ │ │ lsls r5, r1, #1 │ │ │ │ - bics r4, r2 │ │ │ │ + bics r4, r3 │ │ │ │ lsls r0, r2, #1 │ │ │ │ - str r5, [sp, #624] @ 0x270 │ │ │ │ + str r5, [sp, #656] @ 0x290 │ │ │ │ lsls r5, r1, #1 │ │ │ │ ldr r6, [sp, #56] @ 0x38 │ │ │ │ mov r0, r6 │ │ │ │ bl 5253b4 │ │ │ │ ldr r4, [sp, #76] @ 0x4c │ │ │ │ ldr r5, [sp, #64] @ 0x40 │ │ │ │ movw r3, #1621 @ 0x655 │ │ │ │ @@ -858357,107 +858357,107 @@ │ │ │ │ ldr r7, [sp, #184] @ 0xb8 │ │ │ │ add r2, pc, #540 @ (adr r2, 30d508 >::_M_default_append(unsigned int)@@Base+0x8a944>) │ │ │ │ cmp r6, r5 │ │ │ │ strb r5, [r7, r1] │ │ │ │ stmia r7!, {r0, r3, r5, r6} │ │ │ │ vqshl.u32 q14, , #31 │ │ │ │ @ instruction: 0xffffc745 │ │ │ │ - vrshr.u32 q10, q9, #1 │ │ │ │ + vrshr.u32 q10, q13, #1 │ │ │ │ lsls r0, r2, #1 │ │ │ │ - str r4, [sp, #480] @ 0x1e0 │ │ │ │ + str r4, [sp, #512] @ 0x200 │ │ │ │ lsls r5, r1, #1 │ │ │ │ - negs r0, r2 │ │ │ │ + negs r0, r3 │ │ │ │ lsls r0, r2, #1 │ │ │ │ - str r4, [sp, #336] @ 0x150 │ │ │ │ + str r4, [sp, #368] @ 0x170 │ │ │ │ lsls r5, r1, #1 │ │ │ │ - tst r4, r5 │ │ │ │ + tst r4, r6 │ │ │ │ lsls r0, r2, #1 │ │ │ │ - str r4, [sp, #232] @ 0xe8 │ │ │ │ + str r4, [sp, #264] @ 0x108 │ │ │ │ lsls r5, r1, #1 │ │ │ │ - rors r2, r6 │ │ │ │ + rors r2, r7 │ │ │ │ lsls r0, r2, #1 │ │ │ │ - str r3, [sp, #992] @ 0x3e0 │ │ │ │ + str r4, [sp, #0] │ │ │ │ lsls r5, r1, #1 │ │ │ │ - rors r0, r2 │ │ │ │ + rors r0, r3 │ │ │ │ lsls r0, r2, #1 │ │ │ │ - str r3, [sp, #848] @ 0x350 │ │ │ │ + str r3, [sp, #880] @ 0x370 │ │ │ │ lsls r5, r1, #1 │ │ │ │ - sbcs r6, r5 │ │ │ │ + sbcs r6, r6 │ │ │ │ lsls r0, r2, #1 │ │ │ │ - str r3, [sp, #720] @ 0x2d0 │ │ │ │ + str r3, [sp, #752] @ 0x2f0 │ │ │ │ lsls r5, r1, #1 │ │ │ │ - sbcs r2, r1 │ │ │ │ + sbcs r2, r2 │ │ │ │ lsls r0, r2, #1 │ │ │ │ - str r3, [sp, #576] @ 0x240 │ │ │ │ + str r3, [sp, #608] @ 0x260 │ │ │ │ lsls r5, r1, #1 │ │ │ │ - adcs r2, r5 │ │ │ │ + adcs r2, r6 │ │ │ │ lsls r0, r2, #1 │ │ │ │ - str r3, [sp, #448] @ 0x1c0 │ │ │ │ + str r3, [sp, #480] @ 0x1e0 │ │ │ │ lsls r5, r1, #1 │ │ │ │ bgt.n 30d25a >::_M_default_append(unsigned int)@@Base+0x8a696> │ │ │ │ vabal.u q14, d31, d27 │ │ │ │ - vshr.u64 d20, d12, #1 │ │ │ │ + vaddl.u q10, d31, d20 │ │ │ │ lsls r0, r2, #1 │ │ │ │ - str r2, [sp, #688] @ 0x2b0 │ │ │ │ + str r2, [sp, #720] @ 0x2d0 │ │ │ │ lsls r5, r1, #1 │ │ │ │ - subs r7, #252 @ 0xfc │ │ │ │ + ands r4, r0 │ │ │ │ lsls r0, r2, #1 │ │ │ │ - str r2, [sp, #8] │ │ │ │ + str r2, [sp, #40] @ 0x28 │ │ │ │ lsls r5, r1, #1 │ │ │ │ - subs r6, #108 @ 0x6c │ │ │ │ + subs r6, #116 @ 0x74 │ │ │ │ lsls r0, r2, #1 │ │ │ │ - str r0, [sp, #456] @ 0x1c8 │ │ │ │ + str r0, [sp, #488] @ 0x1e8 │ │ │ │ lsls r5, r1, #1 │ │ │ │ - subs r6, #76 @ 0x4c │ │ │ │ + subs r6, #84 @ 0x54 │ │ │ │ lsls r0, r2, #1 │ │ │ │ - str r0, [sp, #328] @ 0x148 │ │ │ │ + str r0, [sp, #360] @ 0x168 │ │ │ │ lsls r5, r1, #1 │ │ │ │ - subs r6, #24 │ │ │ │ + subs r6, #32 │ │ │ │ lsls r0, r2, #1 │ │ │ │ - str r0, [sp, #120] @ 0x78 │ │ │ │ + str r0, [sp, #152] @ 0x98 │ │ │ │ lsls r5, r1, #1 │ │ │ │ - subs r5, #242 @ 0xf2 │ │ │ │ + subs r5, #250 @ 0xfa │ │ │ │ lsls r0, r2, #1 │ │ │ │ - str r0, [sp, #8] │ │ │ │ + str r0, [sp, #40] @ 0x28 │ │ │ │ lsls r5, r1, #1 │ │ │ │ - subs r5, #118 @ 0x76 │ │ │ │ + subs r5, #126 @ 0x7e │ │ │ │ lsls r0, r2, #1 │ │ │ │ - ldrh r4, [r7, #58] @ 0x3a │ │ │ │ + ldrh r4, [r0, #60] @ 0x3c │ │ │ │ lsls r5, r1, #1 │ │ │ │ - subs r5, #70 @ 0x46 │ │ │ │ + subs r5, #78 @ 0x4e │ │ │ │ lsls r0, r2, #1 │ │ │ │ - ldrh r2, [r1, #58] @ 0x3a │ │ │ │ + ldrh r2, [r2, #58] @ 0x3a │ │ │ │ lsls r5, r1, #1 │ │ │ │ - subs r5, #18 │ │ │ │ + subs r5, #26 │ │ │ │ lsls r0, r2, #1 │ │ │ │ - subs r4, #236 @ 0xec │ │ │ │ + subs r4, #244 @ 0xf4 │ │ │ │ lsls r0, r2, #1 │ │ │ │ - subs r3, #230 @ 0xe6 │ │ │ │ + subs r3, #238 @ 0xee │ │ │ │ lsls r0, r2, #1 │ │ │ │ - ldrh r6, [r5, #46] @ 0x2e │ │ │ │ + ldrh r6, [r6, #46] @ 0x2e │ │ │ │ lsls r5, r1, #1 │ │ │ │ - subs r3, #198 @ 0xc6 │ │ │ │ + subs r3, #206 @ 0xce │ │ │ │ lsls r0, r2, #1 │ │ │ │ - ldrh r6, [r1, #46] @ 0x2e │ │ │ │ + ldrh r6, [r2, #46] @ 0x2e │ │ │ │ lsls r5, r1, #1 │ │ │ │ - subs r1, #172 @ 0xac │ │ │ │ + subs r1, #180 @ 0xb4 │ │ │ │ lsls r0, r2, #1 │ │ │ │ - ldrh r4, [r6, #28] │ │ │ │ + ldrh r4, [r7, #28] │ │ │ │ lsls r5, r1, #1 │ │ │ │ - subs r1, #144 @ 0x90 │ │ │ │ + subs r1, #152 @ 0x98 │ │ │ │ lsls r0, r2, #1 │ │ │ │ - ldrh r0, [r3, #28] │ │ │ │ + ldrh r0, [r4, #28] │ │ │ │ lsls r5, r1, #1 │ │ │ │ - subs r1, #116 @ 0x74 │ │ │ │ + subs r1, #124 @ 0x7c │ │ │ │ lsls r0, r2, #1 │ │ │ │ - ldrh r4, [r7, #26] │ │ │ │ + ldrh r4, [r0, #28] │ │ │ │ lsls r5, r1, #1 │ │ │ │ - subs r1, #24 │ │ │ │ + subs r1, #32 │ │ │ │ lsls r0, r2, #1 │ │ │ │ - ldrh r0, [r4, #24] │ │ │ │ + ldrh r0, [r5, #24] │ │ │ │ lsls r5, r1, #1 │ │ │ │ add r3, sp, #216 @ 0xd8 │ │ │ │ mov r1, r4 │ │ │ │ str r3, [sp, #0] │ │ │ │ movs r2, #1 │ │ │ │ ldr r3, [sp, #40] @ 0x28 │ │ │ │ mov r0, r5 │ │ │ │ @@ -859130,97 +859130,97 @@ │ │ │ │ ldr r2, [sp, #56] @ 0x38 │ │ │ │ b.w 30d264 >::_M_default_append(unsigned int)@@Base+0x8a6a0> │ │ │ │ nop │ │ │ │ ldr r7, [sp, #184] @ 0xb8 │ │ │ │ add r2, pc, #540 @ (adr r2, 30dd90 >::_M_default_append(unsigned int)@@Base+0x8b1cc>) │ │ │ │ cmp r6, r5 │ │ │ │ strb r5, [r7, r1] │ │ │ │ - subs r0, #4 │ │ │ │ + subs r0, #12 │ │ │ │ lsls r0, r2, #1 │ │ │ │ - ldrh r2, [r1, #16] │ │ │ │ + ldrh r2, [r2, #16] │ │ │ │ lsls r5, r1, #1 │ │ │ │ - adds r7, #180 @ 0xb4 │ │ │ │ + adds r7, #188 @ 0xbc │ │ │ │ lsls r0, r2, #1 │ │ │ │ - ldrh r2, [r7, #12] │ │ │ │ + ldrh r2, [r0, #14] │ │ │ │ lsls r5, r1, #1 │ │ │ │ - adds r7, #96 @ 0x60 │ │ │ │ + adds r7, #104 @ 0x68 │ │ │ │ lsls r0, r2, #1 │ │ │ │ - ldrh r4, [r4, #10] │ │ │ │ + ldrh r4, [r5, #10] │ │ │ │ lsls r5, r1, #1 │ │ │ │ - adds r6, #76 @ 0x4c │ │ │ │ + adds r6, #84 @ 0x54 │ │ │ │ lsls r0, r2, #1 │ │ │ │ - ldrh r2, [r2, #2] │ │ │ │ + ldrh r2, [r3, #2] │ │ │ │ lsls r5, r1, #1 │ │ │ │ - adds r5, #58 @ 0x3a │ │ │ │ + adds r5, #66 @ 0x42 │ │ │ │ lsls r0, r2, #1 │ │ │ │ - strh r0, [r0, #58] @ 0x3a │ │ │ │ + strh r0, [r1, #58] @ 0x3a │ │ │ │ lsls r5, r1, #1 │ │ │ │ - adds r5, #26 │ │ │ │ + adds r5, #34 @ 0x22 │ │ │ │ lsls r0, r2, #1 │ │ │ │ - strh r0, [r4, #56] @ 0x38 │ │ │ │ + strh r0, [r5, #56] @ 0x38 │ │ │ │ lsls r5, r1, #1 │ │ │ │ - adds r4, #248 @ 0xf8 │ │ │ │ + adds r5, #0 │ │ │ │ lsls r0, r2, #1 │ │ │ │ - strh r4, [r7, #54] @ 0x36 │ │ │ │ + strh r4, [r0, #56] @ 0x38 │ │ │ │ lsls r5, r1, #1 │ │ │ │ - adds r4, #162 @ 0xa2 │ │ │ │ + adds r4, #170 @ 0xaa │ │ │ │ lsls r0, r2, #1 │ │ │ │ - strh r6, [r4, #52] @ 0x34 │ │ │ │ + strh r6, [r5, #52] @ 0x34 │ │ │ │ lsls r5, r1, #1 │ │ │ │ - adds r4, #98 @ 0x62 │ │ │ │ + adds r4, #106 @ 0x6a │ │ │ │ lsls r0, r2, #1 │ │ │ │ - strh r0, [r5, #50] @ 0x32 │ │ │ │ + strh r0, [r6, #50] @ 0x32 │ │ │ │ lsls r5, r1, #1 │ │ │ │ - adds r4, #54 @ 0x36 │ │ │ │ + adds r4, #62 @ 0x3e │ │ │ │ lsls r0, r2, #1 │ │ │ │ - strh r4, [r7, #48] @ 0x30 │ │ │ │ + strh r4, [r0, #50] @ 0x32 │ │ │ │ lsls r5, r1, #1 │ │ │ │ - adds r4, #8 │ │ │ │ + adds r4, #16 │ │ │ │ lsls r0, r2, #1 │ │ │ │ - strh r0, [r2, #48] @ 0x30 │ │ │ │ + strh r0, [r3, #48] @ 0x30 │ │ │ │ lsls r5, r1, #1 │ │ │ │ - adds r2, #50 @ 0x32 │ │ │ │ + adds r2, #58 @ 0x3a │ │ │ │ lsls r0, r2, #1 │ │ │ │ - strh r2, [r7, #32] │ │ │ │ + strh r2, [r0, #34] @ 0x22 │ │ │ │ lsls r5, r1, #1 │ │ │ │ - adds r2, #18 │ │ │ │ + adds r2, #26 │ │ │ │ lsls r0, r2, #1 │ │ │ │ - strh r2, [r3, #32] │ │ │ │ + strh r2, [r4, #32] │ │ │ │ lsls r5, r1, #1 │ │ │ │ - adds r1, #242 @ 0xf2 │ │ │ │ + adds r1, #250 @ 0xfa │ │ │ │ lsls r0, r2, #1 │ │ │ │ - strh r2, [r7, #30] │ │ │ │ + strh r2, [r0, #32] │ │ │ │ lsls r5, r1, #1 │ │ │ │ - adds r1, #168 @ 0xa8 │ │ │ │ + adds r1, #176 @ 0xb0 │ │ │ │ lsls r0, r2, #1 │ │ │ │ - strh r0, [r6, #28] │ │ │ │ + strh r0, [r7, #28] │ │ │ │ lsls r5, r1, #1 │ │ │ │ - adds r1, #138 @ 0x8a │ │ │ │ + adds r1, #146 @ 0x92 │ │ │ │ lsls r0, r2, #1 │ │ │ │ - strh r2, [r2, #28] │ │ │ │ + strh r2, [r3, #28] │ │ │ │ lsls r5, r1, #1 │ │ │ │ - adds r1, #108 @ 0x6c │ │ │ │ + adds r1, #116 @ 0x74 │ │ │ │ lsls r0, r2, #1 │ │ │ │ - strh r4, [r6, #26] │ │ │ │ + strh r4, [r7, #26] │ │ │ │ lsls r5, r1, #1 │ │ │ │ - adds r1, #54 @ 0x36 │ │ │ │ + adds r1, #62 @ 0x3e │ │ │ │ lsls r0, r2, #1 │ │ │ │ - strh r6, [r7, #24] │ │ │ │ + strh r6, [r0, #26] │ │ │ │ lsls r5, r1, #1 │ │ │ │ - adds r0, #242 @ 0xf2 │ │ │ │ + adds r0, #250 @ 0xfa │ │ │ │ lsls r0, r2, #1 │ │ │ │ - strh r0, [r7, #22] │ │ │ │ + strh r0, [r0, #24] │ │ │ │ lsls r5, r1, #1 │ │ │ │ - adds r0, #184 @ 0xb8 │ │ │ │ + adds r0, #192 @ 0xc0 │ │ │ │ lsls r0, r2, #1 │ │ │ │ - strh r6, [r7, #20] │ │ │ │ + strh r6, [r0, #22] │ │ │ │ lsls r5, r1, #1 │ │ │ │ - adds r0, #138 @ 0x8a │ │ │ │ + adds r0, #146 @ 0x92 │ │ │ │ lsls r0, r2, #1 │ │ │ │ - strh r2, [r2, #20] │ │ │ │ + strh r2, [r3, #20] │ │ │ │ lsls r5, r1, #1 │ │ │ │ push {r4, r5, r6, r7, lr} │ │ │ │ mov.w ip, #4096 @ 0x1000 │ │ │ │ sub.w ip, sp, ip │ │ │ │ str.w r0, [ip, #4032] @ 0xfc0 │ │ │ │ ldr r2, [pc, #864] @ (30df90 >::_M_default_append(unsigned int)@@Base+0x8b3cc>) │ │ │ │ sub sp, #44 @ 0x2c │ │ │ │ @@ -859556,96 +859556,96 @@ │ │ │ │ ldr r1, [sp, #612] @ 0x264 │ │ │ │ ldr r1, [sp, #612] @ 0x264 │ │ │ │ subs r7, #185 @ 0xb9 │ │ │ │ lsrs r6, r2, #23 │ │ │ │ lsls r1, r3, #1 │ │ │ │ asrs r0, r7, #6 │ │ │ │ movs r0, r0 │ │ │ │ - cmp r7, #178 @ 0xb2 │ │ │ │ + cmp r7, #186 @ 0xba │ │ │ │ lsls r0, r2, #1 │ │ │ │ - add r1, pc, #536 @ (adr r1, 30e1b8 >::_M_default_append(unsigned int)@@Base+0x8b5f4>) │ │ │ │ + add r1, pc, #568 @ (adr r1, 30e1d8 >::_M_default_append(unsigned int)@@Base+0x8b614>) │ │ │ │ lsls r6, r1, #1 │ │ │ │ push {r0, r2} │ │ │ │ - vcvt.u32.f32 q9, q7, #1 │ │ │ │ + vqrdmlsh.s q9, , d22[0] │ │ │ │ lsls r0, r2, #1 │ │ │ │ blt.n 30e09e >::_M_default_append(unsigned int)@@Base+0x8b4da> │ │ │ │ - @ instruction: 0xffff2fac │ │ │ │ + @ instruction: 0xffff2fb4 │ │ │ │ lsls r0, r2, #1 │ │ │ │ - cmp r6, #212 @ 0xd4 │ │ │ │ + cmp r6, #220 @ 0xdc │ │ │ │ lsls r0, r2, #1 │ │ │ │ - strh r4, [r3, #6] │ │ │ │ + strh r4, [r4, #6] │ │ │ │ lsls r5, r1, #1 │ │ │ │ lsrs r2, r5, #19 │ │ │ │ lsls r1, r3, #1 │ │ │ │ lsls r1, r5, #19 │ │ │ │ movs r0, r0 │ │ │ │ ldmia r0, {r0, r1, r3, r4, r7} │ │ │ │ - vcvt.f32.u32 q9, q14, #1 │ │ │ │ + @ instruction: 0xffff2e84 │ │ │ │ lsls r0, r2, #1 │ │ │ │ - strh r4, [r0, #4] │ │ │ │ + strh r4, [r1, #4] │ │ │ │ lsls r5, r1, #1 │ │ │ │ - cmp r6, #98 @ 0x62 │ │ │ │ + cmp r6, #106 @ 0x6a │ │ │ │ lsls r0, r2, #1 │ │ │ │ - strh r2, [r5, #2] │ │ │ │ + strh r2, [r6, #2] │ │ │ │ lsls r5, r1, #1 │ │ │ │ - cmp r6, #72 @ 0x48 │ │ │ │ + cmp r6, #80 @ 0x50 │ │ │ │ lsls r0, r2, #1 │ │ │ │ - strh r0, [r2, #2] │ │ │ │ + strh r0, [r3, #2] │ │ │ │ lsls r5, r1, #1 │ │ │ │ stmia r7!, {r0, r1, r2, r4, r5, r7} │ │ │ │ vqshlu.s64 q14, , #63 @ 0x3f │ │ │ │ - @ instruction: 0xffff2e0a │ │ │ │ + vcvt.f32.u32 d18, d2, #1 │ │ │ │ lsls r0, r2, #1 │ │ │ │ - strh r2, [r2, #0] │ │ │ │ + strh r2, [r3, #0] │ │ │ │ lsls r5, r1, #1 │ │ │ │ - cmp r5, #240 @ 0xf0 │ │ │ │ + cmp r5, #248 @ 0xf8 │ │ │ │ lsls r0, r2, #1 │ │ │ │ - ldrb r0, [r7, #31] │ │ │ │ + strh r0, [r0, #0] │ │ │ │ lsls r5, r1, #1 │ │ │ │ stmia r0!, {r0, r1, r5} │ │ │ │ - @ instruction: 0xffff2db2 │ │ │ │ + @ instruction: 0xffff2dba │ │ │ │ lsls r0, r2, #1 │ │ │ │ - ldrb r2, [r7, #30] │ │ │ │ + ldrb r2, [r0, #31] │ │ │ │ lsls r5, r1, #1 │ │ │ │ cbnz r1, 30e070 >::_M_default_append(unsigned int)@@Base+0x8b4ac> │ │ │ │ - @ instruction: 0xffff2d86 │ │ │ │ + @ instruction: 0xffff2d8e │ │ │ │ lsls r0, r2, #1 │ │ │ │ - ldrb r6, [r1, #30] │ │ │ │ + ldrb r6, [r2, #30] │ │ │ │ lsls r5, r1, #1 │ │ │ │ - cmp r6, #172 @ 0xac │ │ │ │ + cmp r6, #180 @ 0xb4 │ │ │ │ lsls r0, r2, #1 │ │ │ │ - cmp r6, #62 @ 0x3e │ │ │ │ + cmp r6, #70 @ 0x46 │ │ │ │ lsls r0, r2, #1 │ │ │ │ - cmp r5, #62 @ 0x3e │ │ │ │ + cmp r5, #70 @ 0x46 │ │ │ │ lsls r0, r2, #1 │ │ │ │ - ldrb r6, [r0, #29] │ │ │ │ + ldrb r6, [r1, #29] │ │ │ │ lsls r5, r1, #1 │ │ │ │ - cmp r5, #32 │ │ │ │ + cmp r5, #40 @ 0x28 │ │ │ │ lsls r0, r2, #1 │ │ │ │ - ldrb r6, [r4, #28] │ │ │ │ + ldrb r6, [r5, #28] │ │ │ │ lsls r5, r1, #1 │ │ │ │ - cmp r5, #0 │ │ │ │ + cmp r5, #8 │ │ │ │ lsls r0, r2, #1 │ │ │ │ - cmp r5, #118 @ 0x76 │ │ │ │ + cmp r5, #126 @ 0x7e │ │ │ │ lsls r0, r2, #1 │ │ │ │ - cmp r6, #80 @ 0x50 │ │ │ │ + cmp r6, #88 @ 0x58 │ │ │ │ lsls r0, r2, #1 │ │ │ │ - cmp r6, #182 @ 0xb6 │ │ │ │ + cmp r6, #190 @ 0xbe │ │ │ │ lsls r0, r2, #1 │ │ │ │ - cmp r4, #190 @ 0xbe │ │ │ │ + cmp r4, #198 @ 0xc6 │ │ │ │ lsls r0, r2, #1 │ │ │ │ - ldrb r6, [r0, #27] │ │ │ │ + ldrb r6, [r1, #27] │ │ │ │ lsls r5, r1, #1 │ │ │ │ - cmp r6, #158 @ 0x9e │ │ │ │ + cmp r6, #166 @ 0xa6 │ │ │ │ lsls r0, r2, #1 │ │ │ │ - cmp r6, #240 @ 0xf0 │ │ │ │ + cmp r6, #248 @ 0xf8 │ │ │ │ lsls r0, r2, #1 │ │ │ │ - cmp r4, #132 @ 0x84 │ │ │ │ + cmp r4, #140 @ 0x8c │ │ │ │ lsls r0, r2, #1 │ │ │ │ - ldrb r4, [r1, #26] │ │ │ │ + ldrb r4, [r2, #26] │ │ │ │ lsls r5, r1, #1 │ │ │ │ ldr r2, [pc, #380] @ (30e1cc >::_M_default_append(unsigned int)@@Base+0x8b608>) │ │ │ │ add.w r3, r4, #140 @ 0x8c │ │ │ │ ldr r1, [pc, #380] @ (30e1d0 >::_M_default_append(unsigned int)@@Base+0x8b60c>) │ │ │ │ strd r0, r0, [sp] │ │ │ │ add r2, pc │ │ │ │ add r1, pc │ │ │ │ @@ -859781,61 +859781,61 @@ │ │ │ │ bl 17c90 │ │ │ │ ldr r0, [pc, #104] @ (30e228 >::_M_default_append(unsigned int)@@Base+0x8b664>) │ │ │ │ mov r1, r6 │ │ │ │ add r0, pc │ │ │ │ bl 17e10 │ │ │ │ b.n 30dd1e >::_M_default_append(unsigned int)@@Base+0x8b15a> │ │ │ │ nop │ │ │ │ - cmp r6, #4 │ │ │ │ + cmp r6, #12 │ │ │ │ lsls r0, r2, #1 │ │ │ │ - cmp r6, #50 @ 0x32 │ │ │ │ + cmp r6, #58 @ 0x3a │ │ │ │ lsls r0, r2, #1 │ │ │ │ - cmp r3, #110 @ 0x6e │ │ │ │ + cmp r3, #118 @ 0x76 │ │ │ │ lsls r0, r2, #1 │ │ │ │ - ldrb r6, [r6, #21] │ │ │ │ + ldrb r6, [r7, #21] │ │ │ │ lsls r5, r1, #1 │ │ │ │ - cmp r6, #30 │ │ │ │ + cmp r6, #38 @ 0x26 │ │ │ │ lsls r0, r2, #1 │ │ │ │ - cmp r6, #96 @ 0x60 │ │ │ │ + cmp r6, #104 @ 0x68 │ │ │ │ lsls r0, r2, #1 │ │ │ │ - cmp r3, #48 @ 0x30 │ │ │ │ + cmp r3, #56 @ 0x38 │ │ │ │ lsls r0, r2, #1 │ │ │ │ - ldrb r0, [r7, #20] │ │ │ │ + ldrb r0, [r0, #21] │ │ │ │ lsls r5, r1, #1 │ │ │ │ - cmp r6, #126 @ 0x7e │ │ │ │ + cmp r6, #134 @ 0x86 │ │ │ │ lsls r0, r2, #1 │ │ │ │ - cmp r6, #52 @ 0x34 │ │ │ │ + cmp r6, #60 @ 0x3c │ │ │ │ lsls r0, r2, #1 │ │ │ │ - cmp r2, #234 @ 0xea │ │ │ │ + cmp r2, #242 @ 0xf2 │ │ │ │ lsls r0, r2, #1 │ │ │ │ - ldrb r2, [r6, #19] │ │ │ │ + ldrb r2, [r7, #19] │ │ │ │ lsls r5, r1, #1 │ │ │ │ - cmp r6, #102 @ 0x66 │ │ │ │ + cmp r6, #110 @ 0x6e │ │ │ │ lsls r0, r2, #1 │ │ │ │ - cmp r6, #204 @ 0xcc │ │ │ │ + cmp r6, #212 @ 0xd4 │ │ │ │ lsls r0, r2, #1 │ │ │ │ - cmp r2, #176 @ 0xb0 │ │ │ │ + cmp r2, #184 @ 0xb8 │ │ │ │ lsls r0, r2, #1 │ │ │ │ - ldrb r0, [r7, #18] │ │ │ │ + ldrb r0, [r0, #19] │ │ │ │ lsls r5, r1, #1 │ │ │ │ - cmp r6, #188 @ 0xbc │ │ │ │ + cmp r6, #196 @ 0xc4 │ │ │ │ lsls r0, r2, #1 │ │ │ │ - cmp r7, #42 @ 0x2a │ │ │ │ + cmp r7, #50 @ 0x32 │ │ │ │ lsls r0, r2, #1 │ │ │ │ - cmp r2, #118 @ 0x76 │ │ │ │ + cmp r2, #126 @ 0x7e │ │ │ │ lsls r0, r2, #1 │ │ │ │ - ldrb r6, [r7, #17] │ │ │ │ + ldrb r6, [r0, #18] │ │ │ │ lsls r5, r1, #1 │ │ │ │ - cmp r7, #8 │ │ │ │ + cmp r7, #16 │ │ │ │ lsls r0, r2, #1 │ │ │ │ - cmp r7, #94 @ 0x5e │ │ │ │ + cmp r7, #102 @ 0x66 │ │ │ │ lsls r0, r2, #1 │ │ │ │ - cmp r2, #42 @ 0x2a │ │ │ │ + cmp r2, #50 @ 0x32 │ │ │ │ lsls r0, r2, #1 │ │ │ │ - ldrb r2, [r6, #16] │ │ │ │ + ldrb r2, [r7, #16] │ │ │ │ lsls r5, r1, #1 │ │ │ │ push {lr} │ │ │ │ mov.w ip, #4096 @ 0x1000 │ │ │ │ sub.w ip, sp, ip │ │ │ │ str.w r0, [ip, #4080] @ 0xff0 │ │ │ │ sub sp, #12 │ │ │ │ bl 30dc20 >::_M_default_append(unsigned int)@@Base+0x8b05c> │ │ │ │ @@ -859856,17 +859856,17 @@ │ │ │ │ add r0, pc │ │ │ │ bl 17e10 │ │ │ │ ldr r3, [sp, #4] │ │ │ │ mov r0, r3 │ │ │ │ add sp, #12 │ │ │ │ pop {pc} │ │ │ │ nop │ │ │ │ - cmp r1, #140 @ 0x8c │ │ │ │ + cmp r1, #148 @ 0x94 │ │ │ │ lsls r0, r2, #1 │ │ │ │ - ldrb r4, [r2, #14] │ │ │ │ + ldrb r4, [r3, #14] │ │ │ │ lsls r5, r1, #1 │ │ │ │ push {lr} │ │ │ │ mov.w ip, #4096 @ 0x1000 │ │ │ │ sub.w ip, sp, ip │ │ │ │ str.w r0, [ip, #4072] @ 0xfe8 │ │ │ │ sub sp, #20 │ │ │ │ vldr d7, [r2] │ │ │ │ @@ -859894,17 +859894,17 @@ │ │ │ │ ldr r1, [sp, #12] │ │ │ │ add r0, pc │ │ │ │ bl 17e10 │ │ │ │ ldr r3, [sp, #12] │ │ │ │ mov r0, r3 │ │ │ │ add sp, #20 │ │ │ │ pop {pc} │ │ │ │ - cmp r1, #34 @ 0x22 │ │ │ │ + cmp r1, #42 @ 0x2a │ │ │ │ lsls r0, r2, #1 │ │ │ │ - ldrb r2, [r5, #12] │ │ │ │ + ldrb r2, [r6, #12] │ │ │ │ lsls r5, r1, #1 │ │ │ │ push {r3, lr} │ │ │ │ mov.w ip, #4096 @ 0x1000 │ │ │ │ sub.w ip, sp, ip │ │ │ │ str.w r0, [ip, #4088] @ 0xff8 │ │ │ │ mov r0, r1 │ │ │ │ bl 4fb744 │ │ │ │ @@ -859960,15 +859960,15 @@ │ │ │ │ pop {r4, r5, pc} │ │ │ │ blx 1172c <__stack_chk_fail@plt> │ │ │ │ nop │ │ │ │ lsls r6, r4, #27 │ │ │ │ lsls r1, r3, #1 │ │ │ │ asrs r0, r7, #6 │ │ │ │ movs r0, r0 │ │ │ │ - cmp r5, #218 @ 0xda │ │ │ │ + cmp r5, #226 @ 0xe2 │ │ │ │ lsls r0, r2, #1 │ │ │ │ lsls r4, r5, #26 │ │ │ │ lsls r1, r3, #1 │ │ │ │ stmdb sp!, {r4, r5, r6, r7, r8, r9, sl, fp, lr} │ │ │ │ mov.w ip, #4096 @ 0x1000 │ │ │ │ vpush {d8-d10} │ │ │ │ sub.w ip, sp, ip │ │ │ │ @@ -860442,21 +860442,21 @@ │ │ │ │ ldr r1, [sp, #612] @ 0x264 │ │ │ │ ldr r1, [sp, #612] @ 0x264 │ │ │ │ subs r7, #201 @ 0xc9 │ │ │ │ ldr r1, [sp, #616] @ 0x268 │ │ │ │ ldr r1, [sp, #612] @ 0x264 │ │ │ │ ldr r1, [sp, #612] @ 0x264 │ │ │ │ subs r7, #233 @ 0xe9 │ │ │ │ - cmp r1, #192 @ 0xc0 │ │ │ │ + cmp r1, #200 @ 0xc8 │ │ │ │ lsls r0, r2, #1 │ │ │ │ - strb r0, [r5, #25] │ │ │ │ + strb r0, [r6, #25] │ │ │ │ lsls r5, r1, #1 │ │ │ │ - cmp r1, #164 @ 0xa4 │ │ │ │ + cmp r1, #172 @ 0xac │ │ │ │ lsls r0, r2, #1 │ │ │ │ - strb r4, [r1, #25] │ │ │ │ + strb r4, [r2, #25] │ │ │ │ lsls r5, r1, #1 │ │ │ │ mov r0, r4 │ │ │ │ str r3, [sp, #8] │ │ │ │ str r1, [sp, #0] │ │ │ │ bl 5231d4 │ │ │ │ ldr r2, [r4, #4] │ │ │ │ add.w r0, r2, #1440 @ 0x5a0 │ │ │ │ @@ -860769,45 +860769,45 @@ │ │ │ │ ldr r1, [sp, #612] @ 0x264 │ │ │ │ subs r7, #201 @ 0xc9 │ │ │ │ ldr r1, [sp, #616] @ 0x268 │ │ │ │ ldr r1, [sp, #612] @ 0x264 │ │ │ │ ldr r1, [sp, #612] @ 0x264 │ │ │ │ subs r7, #233 @ 0xe9 │ │ │ │ ... │ │ │ │ - movs r6, #248 @ 0xf8 │ │ │ │ + movs r7, #0 │ │ │ │ lsls r0, r2, #1 │ │ │ │ - strb r0, [r4, #14] │ │ │ │ + strb r0, [r5, #14] │ │ │ │ lsls r5, r1, #1 │ │ │ │ - movs r6, #66 @ 0x42 │ │ │ │ + movs r6, #74 @ 0x4a │ │ │ │ lsls r0, r2, #1 │ │ │ │ - strb r2, [r5, #11] │ │ │ │ + strb r2, [r6, #11] │ │ │ │ lsls r5, r1, #1 │ │ │ │ - movs r6, #38 @ 0x26 │ │ │ │ + movs r6, #46 @ 0x2e │ │ │ │ lsls r0, r2, #1 │ │ │ │ - strb r6, [r1, #11] │ │ │ │ + strb r6, [r2, #11] │ │ │ │ lsls r5, r1, #1 │ │ │ │ - movs r5, #212 @ 0xd4 │ │ │ │ + movs r5, #220 @ 0xdc │ │ │ │ lsls r0, r2, #1 │ │ │ │ - strb r4, [r7, #9] │ │ │ │ + strb r4, [r0, #10] │ │ │ │ lsls r5, r1, #1 │ │ │ │ - movs r4, #222 @ 0xde │ │ │ │ + movs r4, #230 @ 0xe6 │ │ │ │ lsls r0, r2, #1 │ │ │ │ - strb r6, [r0, #6] │ │ │ │ + strb r6, [r1, #6] │ │ │ │ lsls r5, r1, #1 │ │ │ │ - movs r4, #194 @ 0xc2 │ │ │ │ + movs r4, #202 @ 0xca │ │ │ │ lsls r0, r2, #1 │ │ │ │ - strb r2, [r5, #5] │ │ │ │ + strb r2, [r6, #5] │ │ │ │ lsls r5, r1, #1 │ │ │ │ - movs r4, #146 @ 0x92 │ │ │ │ + movs r4, #154 @ 0x9a │ │ │ │ lsls r0, r2, #1 │ │ │ │ - strb r2, [r7, #4] │ │ │ │ + strb r2, [r0, #5] │ │ │ │ lsls r5, r1, #1 │ │ │ │ - movs r4, #78 @ 0x4e │ │ │ │ + movs r4, #86 @ 0x56 │ │ │ │ lsls r0, r2, #1 │ │ │ │ - strb r6, [r6, #3] │ │ │ │ + strb r6, [r7, #3] │ │ │ │ lsls r5, r1, #1 │ │ │ │ vstr d0, [sp, #8] │ │ │ │ mov r1, r3 │ │ │ │ vldr d0, [pc, #448] @ 30ef28 >::_M_default_append(unsigned int)@@Base+0x8c364> │ │ │ │ mov r0, r4 │ │ │ │ vstr d6, [sp] │ │ │ │ bl 55a5a8 │ │ │ │ @@ -860949,17 +860949,17 @@ │ │ │ │ it ge │ │ │ │ vmovge.f64 d6, d3 │ │ │ │ b.w 30e630 >::_M_default_append(unsigned int)@@Base+0x8ba6c> │ │ │ │ movs r3, #1 │ │ │ │ b.n 30ee72 >::_M_default_append(unsigned int)@@Base+0x8c2ae> │ │ │ │ nop.w │ │ │ │ ... │ │ │ │ - movs r3, #182 @ 0xb6 │ │ │ │ + movs r3, #190 @ 0xbe │ │ │ │ lsls r0, r2, #1 │ │ │ │ - strb r6, [r3, #1] │ │ │ │ + strb r6, [r4, #1] │ │ │ │ lsls r5, r1, #1 │ │ │ │ push {r4, r5, r6, r7, lr} │ │ │ │ mov.w ip, #4096 @ 0x1000 │ │ │ │ sub.w ip, sp, ip │ │ │ │ str.w r0, [ip, #4040] @ 0xfc8 │ │ │ │ ldr r2, [pc, #492] @ (30f134 >::_M_default_append(unsigned int)@@Base+0x8c570>) │ │ │ │ sub sp, #36 @ 0x24 │ │ │ │ @@ -861153,69 +861153,69 @@ │ │ │ │ bl 17e10 │ │ │ │ b.n 30efd2 >::_M_default_append(unsigned int)@@Base+0x8c40e> │ │ │ │ blx 1172c <__stack_chk_fail@plt> │ │ │ │ nop │ │ │ │ @ instruction: 0xfabe0058 │ │ │ │ asrs r0, r7, #6 │ │ │ │ movs r0, r0 │ │ │ │ - movs r1, #190 @ 0xbe │ │ │ │ + movs r1, #198 @ 0xc6 │ │ │ │ lsls r0, r2, #1 │ │ │ │ bl fff1f142 │ │ │ │ - movs r1, #196 @ 0xc4 │ │ │ │ + movs r1, #204 @ 0xcc │ │ │ │ lsls r0, r2, #1 │ │ │ │ - ldr r5, [pc, #272] @ (30f25c >::_M_default_append(unsigned int)@@Base+0x8c698>) │ │ │ │ + ldr r5, [pc, #304] @ (30f27c >::_M_default_append(unsigned int)@@Base+0x8c6b8>) │ │ │ │ lsls r7, r1, #1 │ │ │ │ lsls r3, r0, #8 │ │ │ │ movs r0, r0 │ │ │ │ - movs r1, #128 @ 0x80 │ │ │ │ + movs r1, #136 @ 0x88 │ │ │ │ lsls r0, r2, #1 │ │ │ │ - ldr r0, [r5, #96] @ 0x60 │ │ │ │ + ldr r0, [r6, #96] @ 0x60 │ │ │ │ lsls r5, r1, #1 │ │ │ │ @ instruction: 0xfa360058 │ │ │ │ - movs r1, #76 @ 0x4c │ │ │ │ + movs r1, #84 @ 0x54 │ │ │ │ lsls r0, r2, #1 │ │ │ │ - ldr r4, [r6, #92] @ 0x5c │ │ │ │ + ldr r4, [r7, #92] @ 0x5c │ │ │ │ lsls r5, r1, #1 │ │ │ │ bl 5df166 │ │ │ │ bl 5fd16a │ │ │ │ - movs r1, #14 │ │ │ │ + movs r1, #22 │ │ │ │ lsls r0, r2, #1 │ │ │ │ - ldr r6, [r6, #88] @ 0x58 │ │ │ │ + ldr r6, [r7, #88] @ 0x58 │ │ │ │ lsls r5, r1, #1 │ │ │ │ - movs r0, #244 @ 0xf4 │ │ │ │ + movs r0, #252 @ 0xfc │ │ │ │ lsls r0, r2, #1 │ │ │ │ - ldr r4, [r3, #88] @ 0x58 │ │ │ │ + ldr r4, [r4, #88] @ 0x58 │ │ │ │ lsls r5, r1, #1 │ │ │ │ - movs r1, #28 │ │ │ │ + movs r1, #36 @ 0x24 │ │ │ │ lsls r0, r2, #1 │ │ │ │ - movs r1, #90 @ 0x5a │ │ │ │ + movs r1, #98 @ 0x62 │ │ │ │ lsls r0, r2, #1 │ │ │ │ - movs r1, #96 @ 0x60 │ │ │ │ + movs r1, #104 @ 0x68 │ │ │ │ lsls r0, r2, #1 │ │ │ │ - movs r1, #170 @ 0xaa │ │ │ │ + movs r1, #178 @ 0xb2 │ │ │ │ lsls r0, r2, #1 │ │ │ │ - movs r0, #156 @ 0x9c │ │ │ │ + movs r0, #164 @ 0xa4 │ │ │ │ lsls r0, r2, #1 │ │ │ │ - ldr r4, [r0, #84] @ 0x54 │ │ │ │ + ldr r4, [r1, #84] @ 0x54 │ │ │ │ lsls r5, r1, #1 │ │ │ │ - movs r0, #130 @ 0x82 │ │ │ │ + movs r0, #138 @ 0x8a │ │ │ │ lsls r0, r2, #1 │ │ │ │ - ldr r2, [r5, #80] @ 0x50 │ │ │ │ + ldr r2, [r6, #80] @ 0x50 │ │ │ │ lsls r5, r1, #1 │ │ │ │ - adds r4, r2, #7 │ │ │ │ + adds r4, r3, #7 │ │ │ │ lsls r0, r2, #1 │ │ │ │ - movs r1, #118 @ 0x76 │ │ │ │ + movs r1, #126 @ 0x7e │ │ │ │ lsls r0, r2, #1 │ │ │ │ - movs r0, #70 @ 0x46 │ │ │ │ + movs r0, #78 @ 0x4e │ │ │ │ lsls r0, r2, #1 │ │ │ │ - ldr r6, [r5, #76] @ 0x4c │ │ │ │ + ldr r6, [r6, #76] @ 0x4c │ │ │ │ lsls r5, r1, #1 │ │ │ │ - movs r0, #40 @ 0x28 │ │ │ │ + movs r0, #48 @ 0x30 │ │ │ │ lsls r0, r2, #1 │ │ │ │ - ldr r6, [r1, #76] @ 0x4c │ │ │ │ + ldr r6, [r2, #76] @ 0x4c │ │ │ │ lsls r5, r1, #1 │ │ │ │ push {lr} │ │ │ │ mov.w ip, #4096 @ 0x1000 │ │ │ │ sub.w ip, sp, ip │ │ │ │ str.w r0, [ip, #4080] @ 0xff0 │ │ │ │ sub sp, #12 │ │ │ │ bl 30ef38 >::_M_default_append(unsigned int)@@Base+0x8c374> │ │ │ │ @@ -861236,17 +861236,17 @@ │ │ │ │ add r0, pc │ │ │ │ bl 17e10 │ │ │ │ ldr r3, [sp, #4] │ │ │ │ mov r0, r3 │ │ │ │ add sp, #12 │ │ │ │ pop {pc} │ │ │ │ nop │ │ │ │ - subs r4, r4, #5 │ │ │ │ + subs r4, r5, #5 │ │ │ │ lsls r0, r2, #1 │ │ │ │ - ldr r4, [r1, #64] @ 0x40 │ │ │ │ + ldr r4, [r2, #64] @ 0x40 │ │ │ │ lsls r5, r1, #1 │ │ │ │ push {r4, r5, r6, r7, lr} │ │ │ │ mov.w ip, #4096 @ 0x1000 │ │ │ │ sub.w ip, sp, ip │ │ │ │ str.w r0, [ip, #4064] @ 0xfe0 │ │ │ │ sub sp, #12 │ │ │ │ mov r7, r0 │ │ │ │ @@ -861312,19 +861312,19 @@ │ │ │ │ add sp, #12 │ │ │ │ pop {r4, r5, r6, r7, pc} │ │ │ │ nop.w │ │ │ │ ldr r7, [sp, #184] @ 0xb8 │ │ │ │ add r2, pc, #540 @ (adr r2, 30f4d0 >::_M_default_append(unsigned int)@@Base+0x8c90c>) │ │ │ │ cmp r6, r5 │ │ │ │ strb r5, [r7, r1] │ │ │ │ - movs r0, #48 @ 0x30 │ │ │ │ + movs r0, #56 @ 0x38 │ │ │ │ lsls r0, r2, #1 │ │ │ │ - ldr r2, [r5, #56] @ 0x38 │ │ │ │ + ldr r2, [r6, #56] @ 0x38 │ │ │ │ lsls r5, r1, #1 │ │ │ │ - movs r0, #16 │ │ │ │ + movs r0, #24 │ │ │ │ lsls r0, r2, #1 │ │ │ │ push {r4, r5, lr} │ │ │ │ mov.w ip, #4096 @ 0x1000 │ │ │ │ sub.w ip, sp, ip │ │ │ │ str.w r0, [ip, #4064] @ 0xfe0 │ │ │ │ ldr r2, [pc, #92] @ (30f330 >::_M_default_append(unsigned int)@@Base+0x8c76c>) │ │ │ │ sub sp, #20 │ │ │ │ @@ -861364,15 +861364,15 @@ │ │ │ │ add sp, #20 │ │ │ │ pop {r4, r5, pc} │ │ │ │ blx 1172c <__stack_chk_fail@plt> │ │ │ │ nop │ │ │ │ @ instruction: 0xf7320058 │ │ │ │ asrs r0, r7, #6 │ │ │ │ movs r0, r0 │ │ │ │ - subs r6, r2, #6 │ │ │ │ + subs r6, r3, #6 │ │ │ │ lsls r0, r2, #1 │ │ │ │ @ instruction: 0xf6f80058 │ │ │ │ push {r3, r4, r5, lr} │ │ │ │ mov.w ip, #4096 @ 0x1000 │ │ │ │ vpush {d8-d9} │ │ │ │ sub.w ip, sp, ip │ │ │ │ str.w r0, [ip, #4064] @ 0xfe0 │ │ │ │ @@ -861474,21 +861474,21 @@ │ │ │ │ add r0, pc │ │ │ │ bl 17e10 │ │ │ │ mov r0, r4 │ │ │ │ add sp, #16 │ │ │ │ vpop {d8-d10} │ │ │ │ pop {r4, r5, r6, pc} │ │ │ │ nop │ │ │ │ - subs r4, r7, #0 │ │ │ │ + subs r4, r0, #1 │ │ │ │ lsls r0, r2, #1 │ │ │ │ - ldr r0, [r6, #24] │ │ │ │ + ldr r0, [r7, #24] │ │ │ │ lsls r5, r1, #1 │ │ │ │ - subs r2, r3, #0 │ │ │ │ + subs r2, r4, #0 │ │ │ │ lsls r0, r2, #1 │ │ │ │ - ldr r6, [r1, #24] │ │ │ │ + ldr r6, [r2, #24] │ │ │ │ lsls r5, r1, #1 │ │ │ │ stmdb sp!, {r4, r5, r6, r7, r8, r9, sl, fp, lr} │ │ │ │ mov.w ip, #4096 @ 0x1000 │ │ │ │ vpush {d8} │ │ │ │ sub.w ip, sp, ip │ │ │ │ str.w r0, [ip, #4000] @ 0xfa0 │ │ │ │ ldr r4, [pc, #744] @ (30f788 >::_M_default_append(unsigned int)@@Base+0x8cbc4>) │ │ │ │ @@ -861761,15 +861761,15 @@ │ │ │ │ add r2, pc, #540 @ (adr r2, 30f9a0 >::_M_default_append(unsigned int)@@Base+0x8cddc>) │ │ │ │ cmp r6, r5 │ │ │ │ strb r5, [r7, r1] │ │ │ │ sbc.w r0, r8, #14155776 @ 0xd80000 │ │ │ │ asrs r0, r7, #6 │ │ │ │ movs r0, r0 │ │ │ │ @ instruction: 0xf53e0058 │ │ │ │ - subs r6, r7, r4 │ │ │ │ + subs r6, r0, r5 │ │ │ │ lsls r0, r2, #1 │ │ │ │ and.w r3, r3, #192 @ 0xc0 │ │ │ │ cmp r3, #192 @ 0xc0 │ │ │ │ beq.n 30f848 >::_M_default_append(unsigned int)@@Base+0x8cc84> │ │ │ │ vldr d7, [r4, #128] @ 0x80 │ │ │ │ vcmpe.f64 d7, #0.0 │ │ │ │ vmrs APSR_nzcv, fpscr │ │ │ │ @@ -861929,37 +861929,37 @@ │ │ │ │ mov.w r1, #4294967295 @ 0xffffffff │ │ │ │ add r0, pc │ │ │ │ bl 17e10 │ │ │ │ mov.w r3, #4294967295 @ 0xffffffff │ │ │ │ b.n 30f8dc >::_M_default_append(unsigned int)@@Base+0x8cd18> │ │ │ │ nop │ │ │ │ @ instruction: 0xfaffffff │ │ │ │ - subs r2, r0, r0 │ │ │ │ + subs r2, r1, r0 │ │ │ │ lsls r0, r2, #1 │ │ │ │ - str r4, [r6, #84] @ 0x54 │ │ │ │ + str r4, [r7, #84] @ 0x54 │ │ │ │ lsls r5, r1, #1 │ │ │ │ - adds r4, r5, r6 │ │ │ │ + adds r4, r6, r6 │ │ │ │ lsls r0, r2, #1 │ │ │ │ - str r0, [r4, #80] @ 0x50 │ │ │ │ + str r0, [r5, #80] @ 0x50 │ │ │ │ lsls r5, r1, #1 │ │ │ │ - adds r0, r2, r6 │ │ │ │ + adds r0, r3, r6 │ │ │ │ lsls r0, r2, #1 │ │ │ │ - str r4, [r0, #80] @ 0x50 │ │ │ │ + str r4, [r1, #80] @ 0x50 │ │ │ │ lsls r5, r1, #1 │ │ │ │ - adds r2, r6, r5 │ │ │ │ + adds r2, r7, r5 │ │ │ │ lsls r0, r2, #1 │ │ │ │ - str r6, [r4, #76] @ 0x4c │ │ │ │ + str r6, [r5, #76] @ 0x4c │ │ │ │ lsls r5, r1, #1 │ │ │ │ - adds r4, r2, r5 │ │ │ │ + adds r4, r3, r5 │ │ │ │ lsls r0, r2, #1 │ │ │ │ - str r0, [r1, #76] @ 0x4c │ │ │ │ + str r0, [r2, #76] @ 0x4c │ │ │ │ lsls r5, r1, #1 │ │ │ │ - adds r0, r7, r4 │ │ │ │ + adds r0, r0, r5 │ │ │ │ lsls r0, r2, #1 │ │ │ │ - str r2, [r5, #72] @ 0x48 │ │ │ │ + str r2, [r6, #72] @ 0x48 │ │ │ │ lsls r5, r1, #1 │ │ │ │ push {r4, r5, r6, r7, lr} │ │ │ │ mov.w ip, #4096 @ 0x1000 │ │ │ │ sub.w ip, sp, ip │ │ │ │ str.w r0, [ip, #4040] @ 0xfc8 │ │ │ │ ldr r2, [pc, #492] @ (30fb88 >::_M_default_append(unsigned int)@@Base+0x8cfc4>) │ │ │ │ sub sp, #36 @ 0x24 │ │ │ │ @@ -862150,61 +862150,61 @@ │ │ │ │ ldr r7, [sp, #184] @ 0xb8 │ │ │ │ add r2, pc, #540 @ (adr r2, 30fda0 >::_M_default_append(unsigned int)@@Base+0x8d1dc>) │ │ │ │ cmp r6, r5 │ │ │ │ strb r5, [r7, r1] │ │ │ │ orn r0, sl, #88 @ 0x58 │ │ │ │ asrs r0, r7, #6 │ │ │ │ movs r0, r0 │ │ │ │ - adds r4, r3, r3 │ │ │ │ + adds r4, r4, r3 │ │ │ │ lsls r0, r2, #1 │ │ │ │ @ instruction: 0xfab1ffff │ │ │ │ - adds r0, r6, r2 │ │ │ │ + adds r0, r7, r2 │ │ │ │ lsls r0, r2, #1 │ │ │ │ - adds r6, r7, r3 │ │ │ │ + adds r6, r0, r4 │ │ │ │ lsls r0, r2, #1 │ │ │ │ lsls r5, r3, #7 │ │ │ │ movs r0, r0 │ │ │ │ - adds r2, r1, r1 │ │ │ │ + adds r2, r2, r1 │ │ │ │ lsls r0, r2, #1 │ │ │ │ - str r6, [r7, #56] @ 0x38 │ │ │ │ + str r6, [r0, #60] @ 0x3c │ │ │ │ lsls r5, r1, #1 │ │ │ │ vshr.s8 q8, q4, #4 │ │ │ │ - adds r6, r2, r0 │ │ │ │ + adds r6, r3, r0 │ │ │ │ lsls r0, r2, #1 │ │ │ │ - str r2, [r1, #56] @ 0x38 │ │ │ │ + str r2, [r2, #56] @ 0x38 │ │ │ │ lsls r5, r1, #1 │ │ │ │ str.w pc, [r9, #255]! │ │ │ │ bl 283bbe >::_M_default_append(unsigned int)@@Base+0xffa> │ │ │ │ - asrs r0, r3, #31 │ │ │ │ + asrs r0, r4, #31 │ │ │ │ lsls r0, r2, #1 │ │ │ │ - str r4, [r1, #52] @ 0x34 │ │ │ │ + str r4, [r2, #52] @ 0x34 │ │ │ │ lsls r5, r1, #1 │ │ │ │ - asrs r6, r7, #30 │ │ │ │ + asrs r6, r0, #31 │ │ │ │ lsls r0, r2, #1 │ │ │ │ - str r2, [r6, #48] @ 0x30 │ │ │ │ + str r2, [r7, #48] @ 0x30 │ │ │ │ lsls r5, r1, #1 │ │ │ │ - asrs r4, r4, #30 │ │ │ │ + asrs r4, r5, #30 │ │ │ │ lsls r0, r2, #1 │ │ │ │ - str r6, [r3, #48] @ 0x30 │ │ │ │ + str r6, [r4, #48] @ 0x30 │ │ │ │ lsls r5, r1, #1 │ │ │ │ - adds r2, r0, r0 │ │ │ │ + adds r2, r1, r0 │ │ │ │ lsls r0, r2, #1 │ │ │ │ - adds r4, r5, r0 │ │ │ │ + adds r4, r6, r0 │ │ │ │ lsls r0, r2, #1 │ │ │ │ - asrs r4, r0, #14 │ │ │ │ + asrs r4, r1, #14 │ │ │ │ lsls r0, r2, #1 │ │ │ │ - adds r6, r5, r0 │ │ │ │ + adds r6, r6, r0 │ │ │ │ lsls r0, r2, #1 │ │ │ │ - asrs r2, r5, #28 │ │ │ │ + asrs r2, r6, #28 │ │ │ │ lsls r0, r2, #1 │ │ │ │ - str r6, [r3, #40] @ 0x28 │ │ │ │ + str r6, [r4, #40] @ 0x28 │ │ │ │ lsls r5, r1, #1 │ │ │ │ - asrs r0, r2, #28 │ │ │ │ + asrs r0, r3, #28 │ │ │ │ lsls r0, r2, #1 │ │ │ │ - str r4, [r0, #40] @ 0x28 │ │ │ │ + str r4, [r1, #40] @ 0x28 │ │ │ │ lsls r5, r1, #1 │ │ │ │ push {lr} │ │ │ │ mov.w ip, #4096 @ 0x1000 │ │ │ │ sub.w ip, sp, ip │ │ │ │ str.w r0, [ip, #4080] @ 0xff0 │ │ │ │ sub sp, #12 │ │ │ │ bl 30f98c >::_M_default_append(unsigned int)@@Base+0x8cdc8> │ │ │ │ @@ -862225,17 +862225,17 @@ │ │ │ │ add r0, pc │ │ │ │ bl 17e10 │ │ │ │ ldr r3, [sp, #4] │ │ │ │ mov r0, r3 │ │ │ │ add sp, #12 │ │ │ │ pop {pc} │ │ │ │ nop │ │ │ │ - asrs r4, r2, #25 │ │ │ │ + asrs r4, r3, #25 │ │ │ │ lsls r0, r2, #1 │ │ │ │ - str r0, [r1, #28] │ │ │ │ + str r0, [r2, #28] │ │ │ │ lsls r5, r1, #1 │ │ │ │ movs r0, r0 │ │ │ │ movs r0, r0 │ │ │ │ cmp r0, r1 │ │ │ │ bcc.n 30fc54 >::_M_default_append(unsigned int)@@Base+0x8d090> │ │ │ │ ite hi │ │ │ │ movhi r0, #1 │ │ │ │ @@ -862728,92 +862728,92 @@ │ │ │ │ bl 17e10 │ │ │ │ ldr r4, [sp, #12] │ │ │ │ b.n 30feda >::_M_default_append(unsigned int)@@Base+0x8d316> │ │ │ │ blx 1172c <__stack_chk_fail@plt> │ │ │ │ stc 0, cr0, [r6], {88} @ 0x58 │ │ │ │ asrs r0, r7, #6 │ │ │ │ movs r0, r0 │ │ │ │ - subs r0, #120 @ 0x78 │ │ │ │ + subs r0, #128 @ 0x80 │ │ │ │ lsls r7, r1, #1 │ │ │ │ - asrs r4, r2, #21 │ │ │ │ + asrs r4, r3, #21 │ │ │ │ lsls r0, r2, #1 │ │ │ │ - asrs r0, r2, #20 │ │ │ │ + asrs r0, r3, #20 │ │ │ │ lsls r0, r2, #1 │ │ │ │ - ldrsh r0, [r7, r5] │ │ │ │ + ldrsh r0, [r0, r6] │ │ │ │ lsls r5, r1, #1 │ │ │ │ - asrs r6, r6, #20 │ │ │ │ + asrs r6, r7, #20 │ │ │ │ lsls r0, r2, #1 │ │ │ │ - asrs r4, r2, #19 │ │ │ │ + asrs r4, r3, #19 │ │ │ │ lsls r0, r2, #1 │ │ │ │ - ldrsh r4, [r7, r4] │ │ │ │ + ldrsh r4, [r0, r5] │ │ │ │ lsls r5, r1, #1 │ │ │ │ - asrs r0, r7, #18 │ │ │ │ + asrs r0, r0, #19 │ │ │ │ lsls r0, r2, #1 │ │ │ │ - ldrsh r0, [r4, r4] │ │ │ │ + ldrsh r0, [r5, r4] │ │ │ │ lsls r5, r1, #1 │ │ │ │ @ instruction: 0xeb2e0058 │ │ │ │ - asrs r2, r0, #18 │ │ │ │ + asrs r2, r1, #18 │ │ │ │ lsls r0, r2, #1 │ │ │ │ - ldrsh r2, [r5, r3] │ │ │ │ + ldrsh r2, [r6, r3] │ │ │ │ lsls r5, r1, #1 │ │ │ │ - asrs r4, r7, #18 │ │ │ │ + asrs r4, r0, #19 │ │ │ │ lsls r0, r2, #1 │ │ │ │ - asrs r0, r6, #16 │ │ │ │ + asrs r0, r7, #16 │ │ │ │ lsls r0, r2, #1 │ │ │ │ - ldrsh r0, [r3, r2] │ │ │ │ + ldrsh r0, [r4, r2] │ │ │ │ lsls r5, r1, #1 │ │ │ │ - asrs r6, r5, #16 │ │ │ │ + asrs r6, r6, #16 │ │ │ │ lsls r0, r2, #1 │ │ │ │ - asrs r2, r5, #15 │ │ │ │ + asrs r2, r6, #15 │ │ │ │ lsls r0, r2, #1 │ │ │ │ - ldrsh r2, [r2, r1] │ │ │ │ + ldrsh r2, [r3, r1] │ │ │ │ lsls r5, r1, #1 │ │ │ │ - asrs r4, r7, #15 │ │ │ │ + asrs r4, r0, #16 │ │ │ │ lsls r0, r2, #1 │ │ │ │ - asrs r6, r7, #15 │ │ │ │ + asrs r6, r0, #16 │ │ │ │ lsls r0, r2, #1 │ │ │ │ - asrs r2, r4, #14 │ │ │ │ + asrs r2, r5, #14 │ │ │ │ lsls r0, r2, #1 │ │ │ │ - ldrsh r2, [r1, r0] │ │ │ │ + ldrsh r2, [r2, r0] │ │ │ │ lsls r5, r1, #1 │ │ │ │ - asrs r2, r6, #15 │ │ │ │ + asrs r2, r7, #15 │ │ │ │ lsls r0, r2, #1 │ │ │ │ - asrs r2, r4, #13 │ │ │ │ + asrs r2, r5, #13 │ │ │ │ lsls r0, r2, #1 │ │ │ │ - ldrb r2, [r1, r7] │ │ │ │ + ldrb r2, [r2, r7] │ │ │ │ lsls r5, r1, #1 │ │ │ │ - asrs r6, r0, #13 │ │ │ │ + asrs r6, r1, #13 │ │ │ │ lsls r0, r2, #1 │ │ │ │ - ldrb r6, [r5, r6] │ │ │ │ + ldrb r6, [r6, r6] │ │ │ │ lsls r5, r1, #1 │ │ │ │ - asrs r0, r5, #12 │ │ │ │ + asrs r0, r6, #12 │ │ │ │ lsls r0, r2, #1 │ │ │ │ - ldrb r0, [r2, r6] │ │ │ │ + ldrb r0, [r3, r6] │ │ │ │ lsls r5, r1, #1 │ │ │ │ - asrs r2, r1, #12 │ │ │ │ + asrs r2, r2, #12 │ │ │ │ lsls r0, r2, #1 │ │ │ │ - ldrb r2, [r6, r5] │ │ │ │ + ldrb r2, [r7, r5] │ │ │ │ lsls r5, r1, #1 │ │ │ │ - asrs r4, r3, #12 │ │ │ │ + asrs r4, r4, #12 │ │ │ │ lsls r0, r2, #1 │ │ │ │ - asrs r2, r3, #11 │ │ │ │ + asrs r2, r4, #11 │ │ │ │ lsls r0, r2, #1 │ │ │ │ - ldrb r2, [r0, r5] │ │ │ │ + ldrb r2, [r1, r5] │ │ │ │ lsls r5, r1, #1 │ │ │ │ - asrs r0, r0, #12 │ │ │ │ + asrs r0, r1, #12 │ │ │ │ lsls r0, r2, #1 │ │ │ │ - asrs r4, r4, #10 │ │ │ │ + asrs r4, r5, #10 │ │ │ │ lsls r0, r2, #1 │ │ │ │ - ldrb r4, [r1, r4] │ │ │ │ + ldrb r4, [r2, r4] │ │ │ │ lsls r5, r1, #1 │ │ │ │ - asrs r2, r1, #11 │ │ │ │ + asrs r2, r2, #11 │ │ │ │ lsls r0, r2, #1 │ │ │ │ - asrs r6, r5, #9 │ │ │ │ + asrs r6, r6, #9 │ │ │ │ lsls r0, r2, #1 │ │ │ │ - ldrb r6, [r2, r3] │ │ │ │ + ldrb r6, [r3, r3] │ │ │ │ lsls r5, r1, #1 │ │ │ │ push {r4, lr} │ │ │ │ mov.w ip, #4096 @ 0x1000 │ │ │ │ sub.w ip, sp, ip │ │ │ │ str.w r0, [ip, #4072] @ 0xfe8 │ │ │ │ ldr r2, [pc, #84] @ (310238 >::_M_default_append(unsigned int)@@Base+0x8d674>) │ │ │ │ sub sp, #16 │ │ │ │ @@ -862849,15 +862849,15 @@ │ │ │ │ add sp, #16 │ │ │ │ pop {r4, pc} │ │ │ │ blx 1172c <__stack_chk_fail@plt> │ │ │ │ nop │ │ │ │ @ instruction: 0xe8220058 │ │ │ │ asrs r0, r7, #6 │ │ │ │ movs r0, r0 │ │ │ │ - asrs r0, r1, #8 │ │ │ │ + asrs r0, r2, #8 │ │ │ │ lsls r0, r2, #1 │ │ │ │ b.n 310228 >::_M_default_append(unsigned int)@@Base+0x8d664> │ │ │ │ lsls r0, r3, #1 │ │ │ │ stmdb sp!, {r4, r5, r6, r7, r8, r9, sl, lr} │ │ │ │ mov.w ip, #4096 @ 0x1000 │ │ │ │ sub.w ip, sp, ip │ │ │ │ str.w r0, [ip, #3024] @ 0xbd0 │ │ │ │ @@ -863060,53 +863060,53 @@ │ │ │ │ b.n 3102b8 >::_M_default_append(unsigned int)@@Base+0x8d6f4> │ │ │ │ blx 1172c <__stack_chk_fail@plt> │ │ │ │ nop │ │ │ │ b.n 3103a4 >::_M_default_append(unsigned int)@@Base+0x8d7e0> │ │ │ │ lsls r0, r3, #1 │ │ │ │ asrs r0, r7, #6 │ │ │ │ movs r0, r0 │ │ │ │ - asrs r2, r7, #11 │ │ │ │ + asrs r2, r0, #12 │ │ │ │ lsls r0, r2, #1 │ │ │ │ - asrs r6, r4, #5 │ │ │ │ + asrs r6, r5, #5 │ │ │ │ lsls r0, r2, #1 │ │ │ │ - strh r4, [r6, #6] │ │ │ │ + strh r4, [r7, #6] │ │ │ │ lsls r5, r1, #1 │ │ │ │ - str r2, [r3, #116] @ 0x74 │ │ │ │ + str r2, [r4, #116] @ 0x74 │ │ │ │ lsls r5, r1, #1 │ │ │ │ - strh r4, [r3, #36] @ 0x24 │ │ │ │ + strh r4, [r4, #36] @ 0x24 │ │ │ │ lsls r7, r1, #1 │ │ │ │ - asrs r4, r6, #5 │ │ │ │ + asrs r4, r7, #5 │ │ │ │ lsls r0, r2, #1 │ │ │ │ - udf #178 @ 0xb2 │ │ │ │ + udf #186 @ 0xba │ │ │ │ lsls r1, r2, #1 │ │ │ │ - asrs r4, r4, #5 │ │ │ │ + asrs r4, r5, #5 │ │ │ │ lsls r0, r2, #1 │ │ │ │ - asrs r2, r2, #5 │ │ │ │ + asrs r2, r3, #5 │ │ │ │ lsls r0, r2, #1 │ │ │ │ - ldr r0, [r5, #48] @ 0x30 │ │ │ │ + ldr r0, [r6, #48] @ 0x30 │ │ │ │ lsls r6, r1, #1 │ │ │ │ - ldr r4, [r1, #64] @ 0x40 │ │ │ │ + ldr r4, [r2, #64] @ 0x40 │ │ │ │ lsls r6, r1, #1 │ │ │ │ - str r0, [r6, #64] @ 0x40 │ │ │ │ + str r0, [r7, #64] @ 0x40 │ │ │ │ lsls r7, r1, #1 │ │ │ │ - strb r0, [r7, #4] │ │ │ │ + strb r0, [r0, #5] │ │ │ │ lsls r6, r1, #1 │ │ │ │ - strb r0, [r5, #4] │ │ │ │ + strb r0, [r6, #4] │ │ │ │ lsls r6, r1, #1 │ │ │ │ - ldr r0, [r2, #32] │ │ │ │ + ldr r0, [r3, #32] │ │ │ │ lsls r6, r1, #1 │ │ │ │ - ldr r4, [r2, #40] @ 0x28 │ │ │ │ + ldr r4, [r3, #40] @ 0x28 │ │ │ │ lsls r6, r1, #1 │ │ │ │ - strb r0, [r4, #9] │ │ │ │ + strb r0, [r5, #9] │ │ │ │ lsls r6, r1, #1 │ │ │ │ - asrs r6, r4, #3 │ │ │ │ + asrs r6, r5, #3 │ │ │ │ lsls r0, r2, #1 │ │ │ │ b.n 310084 >::_M_default_append(unsigned int)@@Base+0x8d4c0> │ │ │ │ lsls r0, r3, #1 │ │ │ │ - asrs r2, r1, #6 │ │ │ │ + asrs r2, r2, #6 │ │ │ │ lsls r0, r2, #1 │ │ │ │ stmdb sp!, {r4, r5, r6, r7, r8, r9, sl, fp, lr} │ │ │ │ mov.w ip, #4096 @ 0x1000 │ │ │ │ sub.w ip, sp, ip │ │ │ │ str.w r0, [ip, #4016] @ 0xfb0 │ │ │ │ sub sp, #44 @ 0x2c │ │ │ │ mov r6, r3 │ │ │ │ @@ -863280,29 +863280,29 @@ │ │ │ │ b.n 310654 >::_M_default_append(unsigned int)@@Base+0x8da90> │ │ │ │ blx 1172c <__stack_chk_fail@plt> │ │ │ │ nop │ │ │ │ asrs r0, r7, #6 │ │ │ │ movs r0, r0 │ │ │ │ b.n 310108 >::_M_default_append(unsigned int)@@Base+0x8d544> │ │ │ │ lsls r0, r3, #1 │ │ │ │ - lsrs r4, r5, #28 │ │ │ │ + lsrs r4, r6, #28 │ │ │ │ lsls r0, r2, #1 │ │ │ │ - lsrs r4, r6, #27 │ │ │ │ + lsrs r4, r7, #27 │ │ │ │ lsls r0, r2, #1 │ │ │ │ - lsrs r2, r6, #24 │ │ │ │ + lsrs r2, r7, #24 │ │ │ │ lsls r0, r2, #1 │ │ │ │ b.n 30fea0 >::_M_default_append(unsigned int)@@Base+0x8d2dc> │ │ │ │ lsls r0, r3, #1 │ │ │ │ - lsrs r0, r0, #21 │ │ │ │ + lsrs r0, r1, #21 │ │ │ │ lsls r0, r2, #1 │ │ │ │ - ldrsb r6, [r4, r6] │ │ │ │ + ldrsb r6, [r5, r6] │ │ │ │ lsls r5, r1, #1 │ │ │ │ - lsrs r0, r4, #20 │ │ │ │ + lsrs r0, r5, #20 │ │ │ │ lsls r0, r2, #1 │ │ │ │ - ldrsb r6, [r0, r6] │ │ │ │ + ldrsb r6, [r1, r6] │ │ │ │ lsls r5, r1, #1 │ │ │ │ stmdb sp!, {r4, r5, r6, r7, r8, r9, sl, fp, lr} │ │ │ │ mov.w ip, #4096 @ 0x1000 │ │ │ │ sub.w ip, sp, ip │ │ │ │ str.w r0, [ip, #3960] @ 0xf78 │ │ │ │ ldr.w r5, [pc, #1532] @ 310cb4 >::_M_default_append(unsigned int)@@Base+0x8e0f0> │ │ │ │ sub sp, #100 @ 0x64 │ │ │ │ @@ -863867,59 +863867,59 @@ │ │ │ │ b.n 310b70 >::_M_default_append(unsigned int)@@Base+0x8dfac> │ │ │ │ blx 1172c <__stack_chk_fail@plt> │ │ │ │ nop │ │ │ │ b.n 311350 >::_M_default_append(unsigned int)@@Base+0x8e78c> │ │ │ │ lsls r0, r3, #1 │ │ │ │ asrs r0, r7, #6 │ │ │ │ movs r0, r0 │ │ │ │ - lsrs r4, r7, #17 │ │ │ │ + lsrs r4, r0, #18 │ │ │ │ lsls r0, r2, #1 │ │ │ │ - lsrs r0, r5, #16 │ │ │ │ + lsrs r0, r6, #16 │ │ │ │ lsls r0, r2, #1 │ │ │ │ b.n 311010 >::_M_default_append(unsigned int)@@Base+0x8e44c> │ │ │ │ lsls r0, r3, #1 │ │ │ │ - lsrs r0, r7, #12 │ │ │ │ + lsrs r0, r0, #13 │ │ │ │ lsls r0, r2, #1 │ │ │ │ - lsrs r6, r5, #7 │ │ │ │ + lsrs r6, r6, #7 │ │ │ │ lsls r0, r2, #1 │ │ │ │ - lsrs r6, r4, #7 │ │ │ │ + lsrs r6, r5, #7 │ │ │ │ lsls r0, r2, #1 │ │ │ │ - lsrs r4, r0, #5 │ │ │ │ + lsrs r4, r1, #5 │ │ │ │ lsls r0, r2, #1 │ │ │ │ - lsrs r4, r5, #3 │ │ │ │ + lsrs r4, r6, #3 │ │ │ │ lsls r0, r2, #1 │ │ │ │ - lsrs r4, r3, #3 │ │ │ │ + lsrs r4, r4, #3 │ │ │ │ lsls r0, r2, #1 │ │ │ │ - lsrs r4, r4, #32 │ │ │ │ + lsrs r4, r5, #32 │ │ │ │ lsls r0, r2, #1 │ │ │ │ - strh r2, [r1, r2] │ │ │ │ + strh r2, [r2, r2] │ │ │ │ lsls r5, r1, #1 │ │ │ │ - lsrs r6, r0, #32 │ │ │ │ + lsrs r6, r1, #32 │ │ │ │ lsls r0, r2, #1 │ │ │ │ - strh r4, [r5, r1] │ │ │ │ + strh r4, [r6, r1] │ │ │ │ lsls r5, r1, #1 │ │ │ │ - lsls r6, r0, #30 │ │ │ │ + lsls r6, r1, #30 │ │ │ │ lsls r0, r2, #1 │ │ │ │ - str r4, [r5, r7] │ │ │ │ + str r4, [r6, r7] │ │ │ │ lsls r5, r1, #1 │ │ │ │ - lsls r2, r5, #29 │ │ │ │ + lsls r2, r6, #29 │ │ │ │ lsls r0, r2, #1 │ │ │ │ - str r0, [r2, r7] │ │ │ │ + str r0, [r3, r7] │ │ │ │ lsls r5, r1, #1 │ │ │ │ - lsls r6, r1, #29 │ │ │ │ + lsls r6, r2, #29 │ │ │ │ lsls r0, r2, #1 │ │ │ │ - str r4, [r6, r6] │ │ │ │ + str r4, [r7, r6] │ │ │ │ lsls r5, r1, #1 │ │ │ │ - lsls r2, r6, #28 │ │ │ │ + lsls r2, r7, #28 │ │ │ │ lsls r0, r2, #1 │ │ │ │ - str r0, [r3, r6] │ │ │ │ + str r0, [r4, r6] │ │ │ │ lsls r5, r1, #1 │ │ │ │ - lsls r0, r5, #27 │ │ │ │ + lsls r0, r6, #27 │ │ │ │ lsls r0, r2, #1 │ │ │ │ - str r6, [r1, r5] │ │ │ │ + str r6, [r2, r5] │ │ │ │ lsls r5, r1, #1 │ │ │ │ stmdb sp!, {r4, r5, r6, r7, r8, r9, sl, lr} │ │ │ │ mov.w ip, #4096 @ 0x1000 │ │ │ │ sub.w ip, sp, ip │ │ │ │ str.w r0, [ip, #4056] @ 0xfd8 │ │ │ │ ldr r6, [r1, #24] │ │ │ │ sub sp, #8 │ │ │ │ @@ -863994,23 +863994,23 @@ │ │ │ │ adds r0, #12 │ │ │ │ bl 17c90 │ │ │ │ ldr r0, [pc, #28] @ (310e00 >::_M_default_append(unsigned int)@@Base+0x8e23c>) │ │ │ │ mov.w r1, #4294967295 @ 0xffffffff │ │ │ │ add r0, pc │ │ │ │ bl 17e10 │ │ │ │ b.n 310dd0 >::_M_default_append(unsigned int)@@Base+0x8e20c> │ │ │ │ - lsls r4, r1, #27 │ │ │ │ + lsls r4, r2, #27 │ │ │ │ lsls r0, r2, #1 │ │ │ │ - lsls r4, r0, #23 │ │ │ │ + lsls r4, r1, #23 │ │ │ │ lsls r0, r2, #1 │ │ │ │ - str r2, [r5, r0] │ │ │ │ + str r2, [r6, r0] │ │ │ │ lsls r5, r1, #1 │ │ │ │ - lsls r6, r4, #22 │ │ │ │ + lsls r6, r5, #22 │ │ │ │ lsls r0, r2, #1 │ │ │ │ - str r4, [r1, r0] │ │ │ │ + str r4, [r2, r0] │ │ │ │ lsls r5, r1, #1 │ │ │ │ push {r4, r5, r6, r7, lr} │ │ │ │ mov.w ip, #4096 @ 0x1000 │ │ │ │ sub.w ip, sp, ip │ │ │ │ str.w r0, [ip, #4056] @ 0xfd8 │ │ │ │ ldr r4, [r2, #0] │ │ │ │ sub sp, #20 │ │ │ │ @@ -864073,25 +864073,25 @@ │ │ │ │ bl 17c90 │ │ │ │ ldr r0, [pc, #32] @ (310ec8 >::_M_default_append(unsigned int)@@Base+0x8e304>) │ │ │ │ mov.w r1, #4294967295 @ 0xffffffff │ │ │ │ add r0, pc │ │ │ │ bl 17e10 │ │ │ │ b.n 310e90 >::_M_default_append(unsigned int)@@Base+0x8e2cc> │ │ │ │ nop │ │ │ │ - lsls r4, r2, #23 │ │ │ │ + lsls r4, r3, #23 │ │ │ │ lsls r0, r2, #1 │ │ │ │ - lsls r2, r5, #22 │ │ │ │ + lsls r2, r6, #22 │ │ │ │ lsls r0, r2, #1 │ │ │ │ - lsls r4, r0, #20 │ │ │ │ + lsls r4, r1, #20 │ │ │ │ lsls r0, r2, #1 │ │ │ │ - ldr r7, [pc, #424] @ (31106c >::_M_default_append(unsigned int)@@Base+0x8e4a8>) │ │ │ │ + ldr r7, [pc, #456] @ (31108c >::_M_default_append(unsigned int)@@Base+0x8e4c8>) │ │ │ │ lsls r5, r1, #1 │ │ │ │ - lsls r4, r4, #19 │ │ │ │ + lsls r4, r5, #19 │ │ │ │ lsls r0, r2, #1 │ │ │ │ - ldr r7, [pc, #296] @ (310ff4 >::_M_default_append(unsigned int)@@Base+0x8e430>) │ │ │ │ + ldr r7, [pc, #328] @ (311014 >::_M_default_append(unsigned int)@@Base+0x8e450>) │ │ │ │ lsls r5, r1, #1 │ │ │ │ stmdb sp!, {r4, r5, r6, r7, r8, r9, sl, fp, lr} │ │ │ │ mov.w ip, #4096 @ 0x1000 │ │ │ │ sub.w ip, sp, ip │ │ │ │ str.w r0, [ip, #2864] @ 0xb30 │ │ │ │ ldr.w r5, [pc, #1216] @ 3113a0 >::_M_default_append(unsigned int)@@Base+0x8e7dc> │ │ │ │ subw sp, sp, #1196 @ 0x4ac │ │ │ │ @@ -864515,34 +864515,34 @@ │ │ │ │ ... │ │ │ │ blt.n 3113e4 >::_M_default_append(unsigned int)@@Base+0x8e820> │ │ │ │ lsls r0, r3, #1 │ │ │ │ asrs r0, r7, #6 │ │ │ │ movs r0, r0 │ │ │ │ bge.n 311350 >::_M_default_append(unsigned int)@@Base+0x8e78c> │ │ │ │ lsls r0, r3, #1 │ │ │ │ - mrc 0, 6, r0, cr2, cr3, {2} │ │ │ │ - lsls r0, r1, #18 │ │ │ │ + mrc 0, 6, r0, cr10, cr3, {2} │ │ │ │ + lsls r0, r2, #18 │ │ │ │ lsls r0, r2, #1 │ │ │ │ - lsls r2, r3, #24 │ │ │ │ + lsls r2, r4, #24 │ │ │ │ lsls r0, r2, #1 │ │ │ │ - lsls r4, r7, #9 │ │ │ │ + lsls r4, r0, #10 │ │ │ │ lsls r0, r2, #1 │ │ │ │ - ldr r4, [pc, #912] @ (311750 >::_M_default_append(unsigned int)@@Base+0x8eb8c>) │ │ │ │ + ldr r4, [pc, #944] @ (311770 >::_M_default_append(unsigned int)@@Base+0x8ebac>) │ │ │ │ lsls r5, r1, #1 │ │ │ │ - lsls r2, r1, #10 │ │ │ │ + lsls r2, r2, #10 │ │ │ │ + lsls r0, r2, #1 │ │ │ │ + lsls r2, r3, #6 │ │ │ │ lsls r0, r2, #1 │ │ │ │ - lsls r2, r2, #6 │ │ │ │ lsls r0, r2, #1 │ │ │ │ - lsls r0, r1, #1 │ │ │ │ lsls r0, r2, #1 │ │ │ │ - ldr r2, [pc, #704] @ (311690 >::_M_default_append(unsigned int)@@Base+0x8eacc>) │ │ │ │ + ldr r2, [pc, #736] @ (3116b0 >::_M_default_append(unsigned int)@@Base+0x8eaec>) │ │ │ │ lsls r5, r1, #1 │ │ │ │ - lsls r4, r0, #10 │ │ │ │ + lsls r4, r1, #10 │ │ │ │ lsls r0, r2, #1 │ │ │ │ - lsls r6, r2, #10 │ │ │ │ + lsls r6, r3, #10 │ │ │ │ lsls r0, r2, #1 │ │ │ │ bl 5253b4 │ │ │ │ ldr.w r3, [pc, #1672] @ 311a68 >::_M_default_append(unsigned int)@@Base+0x8eea4> │ │ │ │ ldr.w r1, [sp, #1232] @ 0x4d0 │ │ │ │ movs r2, #4 │ │ │ │ add r3, pc │ │ │ │ movw r8, #6454 @ 0x1936 │ │ │ │ @@ -865114,67 +865114,68 @@ │ │ │ │ ldr r1, [sp, #64] @ 0x40 │ │ │ │ add r0, pc │ │ │ │ bl 17e10 │ │ │ │ ldr r3, [sp, #64] @ 0x40 │ │ │ │ b.n 3117bc >::_M_default_append(unsigned int)@@Base+0x8ebf8> │ │ │ │ nop.w │ │ │ │ ... │ │ │ │ - movs r6, r5 │ │ │ │ + movs r6, r6 │ │ │ │ + lsls r0, r2, #1 │ │ │ │ + movs r0, r0 │ │ │ │ lsls r0, r2, #1 │ │ │ │ - vrev64.32 q8, │ │ │ │ - cdp2 0, 10, cr0, cr10, cr15, {2} │ │ │ │ - ldr r1, [pc, #56] @ (311ab0 >::_M_default_append(unsigned int)@@Base+0x8eeec>) │ │ │ │ + cdp2 0, 11, cr0, cr2, cr15, {2} │ │ │ │ + ldr r1, [pc, #88] @ (311ad0 >::_M_default_append(unsigned int)@@Base+0x8ef0c>) │ │ │ │ lsls r5, r1, #1 │ │ │ │ - cdp2 0, 2, cr0, cr6, cr15, {2} │ │ │ │ - ldr r0, [pc, #560] @ (311cb0 >::_M_default_append(unsigned int)@@Base+0x8f0ec>) │ │ │ │ + cdp2 0, 2, cr0, cr14, cr15, {2} │ │ │ │ + ldr r0, [pc, #592] @ (311cd0 >::_M_default_append(unsigned int)@@Base+0x8f10c>) │ │ │ │ lsls r5, r1, #1 │ │ │ │ - cdp2 0, 0, cr0, cr4, cr15, {2} │ │ │ │ - ldr r0, [pc, #424] @ (311c30 >::_M_default_append(unsigned int)@@Base+0x8f06c>) │ │ │ │ + cdp2 0, 0, cr0, cr12, cr15, {2} │ │ │ │ + ldr r0, [pc, #456] @ (311c50 >::_M_default_append(unsigned int)@@Base+0x8f08c>) │ │ │ │ lsls r5, r1, #1 │ │ │ │ - lsls r6, r1, #3 │ │ │ │ + lsls r6, r2, #3 │ │ │ │ lsls r0, r2, #1 │ │ │ │ - ldc2l 0, cr0, [sl, #-316]! @ 0xfffffec4 │ │ │ │ - b.n 3119b0 >::_M_default_append(unsigned int)@@Base+0x8edec> │ │ │ │ + stc2 0, cr0, [r2, #316] @ 0x13c │ │ │ │ + b.n 3119c0 >::_M_default_append(unsigned int)@@Base+0x8edfc> │ │ │ │ lsls r3, r2, #1 │ │ │ │ - vmla.i q8, q6, d3[3] │ │ │ │ - @ instruction: 0xfbd8004f │ │ │ │ - mov r0, r8 │ │ │ │ + vmla.i16 q8, q2, d7[1] │ │ │ │ + @ instruction: 0xfbe0004f │ │ │ │ + mov r0, r9 │ │ │ │ lsls r5, r1, #1 │ │ │ │ - @ instruction: 0xfbbc004f │ │ │ │ - mov r4, r4 │ │ │ │ + @ instruction: 0xfbc4004f │ │ │ │ + mov r4, r5 │ │ │ │ lsls r5, r1, #1 │ │ │ │ - @ instruction: 0xfba0004f │ │ │ │ - mov r6, r0 │ │ │ │ + @ instruction: 0xfba8004f │ │ │ │ + mov r6, r1 │ │ │ │ lsls r5, r1, #1 │ │ │ │ - cdp2 0, 4, cr0, cr12, cr15, {2} │ │ │ │ - @ instruction: 0xfb76004f │ │ │ │ - cmp ip, fp │ │ │ │ + cdp2 0, 5, cr0, cr4, cr15, {2} │ │ │ │ + @ instruction: 0xfb7e004f │ │ │ │ + cmp ip, ip │ │ │ │ lsls r5, r1, #1 │ │ │ │ - @ instruction: 0xfbb0004f │ │ │ │ - @ instruction: 0xfb7c004f │ │ │ │ - @ instruction: 0xfaca004f │ │ │ │ - cmp r2, r6 │ │ │ │ + @ instruction: 0xfbb8004f │ │ │ │ + @ instruction: 0xfb84004f │ │ │ │ + @ instruction: 0xfad2004f │ │ │ │ + cmp r2, r7 │ │ │ │ lsls r5, r1, #1 │ │ │ │ - @ instruction: 0xfaac004f │ │ │ │ - cmp r2, r2 │ │ │ │ + @ instruction: 0xfab4004f │ │ │ │ + cmp r2, r3 │ │ │ │ lsls r5, r1, #1 │ │ │ │ - cdp2 0, 4, cr0, cr8, cr15, {2} │ │ │ │ - @ instruction: 0xfa26004f │ │ │ │ - add lr, r1 │ │ │ │ + cdp2 0, 5, cr0, cr0, cr15, {2} │ │ │ │ + @ instruction: 0xfa2e004f │ │ │ │ + add lr, r2 │ │ │ │ lsls r5, r1, #1 │ │ │ │ - ldc2 0, cr0, [r0], #316 @ 0x13c │ │ │ │ - vst1.8 {d0[2]}, [sl] │ │ │ │ - mvns r0, r6 │ │ │ │ + ldc2 0, cr0, [r8], #316 @ 0x13c │ │ │ │ + ldrsb.w r0, [r2, #79] @ 0x4f │ │ │ │ + mvns r0, r7 │ │ │ │ lsls r5, r1, #1 │ │ │ │ - vld4.16 {d16-d19}, [ip] │ │ │ │ - mvns r4, r2 │ │ │ │ + ldr??.w r0, [r4, pc] │ │ │ │ + mvns r4, r3 │ │ │ │ lsls r5, r1, #1 │ │ │ │ - ldc2 0, cr0, [sl, #-316]! @ 0xfffffec4 │ │ │ │ - ldrsh.w r0, [sl, pc] │ │ │ │ - bics r2, r4 │ │ │ │ + stc2l 0, cr0, [r2, #-316] @ 0xfffffec4 │ │ │ │ + vst4.16 {d16-d19}, [r2] │ │ │ │ + bics r2, r5 │ │ │ │ lsls r5, r1, #1 │ │ │ │ ldr r2, [pc, #824] @ (311e3c >::_M_default_append(unsigned int)@@Base+0x8f278>) │ │ │ │ ldr.w r1, [sp, #1248] @ 0x4e0 │ │ │ │ add r2, pc │ │ │ │ bl 525750 │ │ │ │ ldr.w r1, [r4, #344] @ 0x158 │ │ │ │ b.w 31113e >::_M_default_append(unsigned int)@@Base+0x8e57a> │ │ │ │ @@ -865468,58 +865469,58 @@ │ │ │ │ adds r0, #12 │ │ │ │ bl 17c90 │ │ │ │ ldr r0, [pc, #140] @ (311ebc >::_M_default_append(unsigned int)@@Base+0x8f2f8>) │ │ │ │ mov.w r1, #4294967295 @ 0xffffffff │ │ │ │ add r0, pc │ │ │ │ bl 17e10 │ │ │ │ b.n 31181e >::_M_default_append(unsigned int)@@Base+0x8ec5a> │ │ │ │ - @ instruction: 0xfbd2004f │ │ │ │ - str??.w r0, [r4, pc] │ │ │ │ - cmn r4, r1 │ │ │ │ + @ instruction: 0xfbda004f │ │ │ │ + str??.w r0, [ip, pc] │ │ │ │ + cmn r4, r2 │ │ │ │ lsls r5, r1, #1 │ │ │ │ - str.w r0, [sl, pc] │ │ │ │ - cmp r0, r6 │ │ │ │ + ldr.w r0, [r2, pc] │ │ │ │ + cmp r0, r7 │ │ │ │ lsls r5, r1, #1 │ │ │ │ - ldrh.w r0, [r6, #79] @ 0x4f │ │ │ │ - strh.w r0, [r2, #79] @ 0x4f │ │ │ │ - str??.w r0, [r0, pc] │ │ │ │ - str.w r0, [r0, pc] │ │ │ │ - @ instruction: 0xfb08004f │ │ │ │ - @ instruction: 0xf6fa004f │ │ │ │ - adcs r2, r4 │ │ │ │ + ldrh.w r0, [lr, #79] @ 0x4f │ │ │ │ + strh.w r0, [sl, #79] @ 0x4f │ │ │ │ + str??.w r0, [r8, pc] │ │ │ │ + str.w r0, [r8, pc] │ │ │ │ + @ instruction: 0xfb10004f │ │ │ │ + @ instruction: 0xf702004f │ │ │ │ + adcs r2, r5 │ │ │ │ lsls r5, r1, #1 │ │ │ │ - @ instruction: 0xfa9e004f │ │ │ │ - movt r0, #51279 @ 0xc84f │ │ │ │ - asrs r4, r6 │ │ │ │ + @ instruction: 0xfaa6004f │ │ │ │ + @ instruction: 0xf6d4004f │ │ │ │ + asrs r4, r7 │ │ │ │ lsls r5, r1, #1 │ │ │ │ - subw r0, ip, #2127 @ 0x84f │ │ │ │ - asrs r4, r2 │ │ │ │ + @ instruction: 0xf6b4004f │ │ │ │ + asrs r4, r3 │ │ │ │ lsls r5, r1, #1 │ │ │ │ - @ instruction: 0xf68c004f │ │ │ │ - lsrs r4, r6 │ │ │ │ + @ instruction: 0xf694004f │ │ │ │ + lsrs r4, r7 │ │ │ │ lsls r5, r1, #1 │ │ │ │ - @ instruction: 0xf658004f │ │ │ │ - lsls r6, r7 │ │ │ │ + @ instruction: 0xf660004f │ │ │ │ + lsrs r6, r0 │ │ │ │ lsls r5, r1, #1 │ │ │ │ - @ instruction: 0xf63c004f │ │ │ │ - lsls r2, r4 │ │ │ │ + movw r0, #18511 @ 0x484f │ │ │ │ + lsls r2, r5 │ │ │ │ lsls r5, r1, #1 │ │ │ │ - addw r0, lr, #2127 @ 0x84f │ │ │ │ - eors r6, r6 │ │ │ │ + @ instruction: 0xf616004f │ │ │ │ + eors r6, r7 │ │ │ │ lsls r5, r1, #1 │ │ │ │ - ldr??.w r0, [r4, pc] │ │ │ │ - rsb r0, r0, #13565952 @ 0xcf0000 │ │ │ │ - ands r6, r4 │ │ │ │ + ldr??.w r0, [ip, pc] │ │ │ │ + rsb r0, r8, #13565952 @ 0xcf0000 │ │ │ │ + ands r6, r5 │ │ │ │ lsls r5, r1, #1 │ │ │ │ - sub.w r0, r6, #13565952 @ 0xcf0000 │ │ │ │ - ands r4, r1 │ │ │ │ + sub.w r0, lr, #13565952 @ 0xcf0000 │ │ │ │ + ands r4, r2 │ │ │ │ lsls r5, r1, #1 │ │ │ │ - @ instruction: 0xf5fe004f │ │ │ │ - adcs.w r0, sl, #13565952 @ 0xcf0000 │ │ │ │ - subs r7, #192 @ 0xc0 │ │ │ │ + addw r0, r6, #2127 @ 0x84f │ │ │ │ + sbc.w r0, r2, #13565952 @ 0xcf0000 │ │ │ │ + subs r7, #200 @ 0xc8 │ │ │ │ lsls r5, r1, #1 │ │ │ │ stmdb sp!, {r4, r5, r6, r7, r8, r9, sl, fp, lr} │ │ │ │ mov.w ip, #4096 @ 0x1000 │ │ │ │ vpush {d8} │ │ │ │ sub.w ip, sp, ip │ │ │ │ str.w r0, [ip, #2872] @ 0xb38 │ │ │ │ subw sp, sp, #1180 @ 0x49c │ │ │ │ @@ -865886,34 +865887,34 @@ │ │ │ │ b.n 31233e >::_M_default_append(unsigned int)@@Base+0x8f77a> │ │ │ │ nop │ │ │ │ ... │ │ │ │ ldmia r3!, {r2, r5} │ │ │ │ lsls r0, r3, #1 │ │ │ │ asrs r0, r7, #6 │ │ │ │ movs r0, r0 │ │ │ │ - svc 54 @ 0x36 │ │ │ │ + svc 62 @ 0x3e │ │ │ │ lsls r3, r2, #1 │ │ │ │ - @ instruction: 0xf4e8004f │ │ │ │ - @ instruction: 0xf6b0004f │ │ │ │ - ssat r0, #16, r8, lsl #1 │ │ │ │ - subs r5, #112 @ 0x70 │ │ │ │ + @ instruction: 0xf4f0004f │ │ │ │ + @ instruction: 0xf6b8004f │ │ │ │ + @ instruction: 0xf310004f │ │ │ │ + subs r5, #120 @ 0x78 │ │ │ │ lsls r5, r1, #1 │ │ │ │ ldmia r1, {r1, r2, r3, r4, r5, r6} │ │ │ │ lsls r0, r3, #1 │ │ │ │ - add.w r0, sl, #13565952 @ 0xcf0000 │ │ │ │ - @ instruction: 0xf524004f │ │ │ │ - @ instruction: 0xf694004f │ │ │ │ - @ instruction: 0xf26e004f │ │ │ │ - subs r4, #214 @ 0xd6 │ │ │ │ + adds.w r0, r2, #13565952 @ 0xcf0000 │ │ │ │ + @ instruction: 0xf52c004f │ │ │ │ + @ instruction: 0xf69c004f │ │ │ │ + @ instruction: 0xf276004f │ │ │ │ + subs r4, #222 @ 0xde │ │ │ │ lsls r5, r1, #1 │ │ │ │ - @ instruction: 0xf650004f │ │ │ │ - @ instruction: 0xf0f2004f │ │ │ │ - subs r3, #90 @ 0x5a │ │ │ │ + @ instruction: 0xf658004f │ │ │ │ + @ instruction: 0xf0fa004f │ │ │ │ + subs r3, #98 @ 0x62 │ │ │ │ lsls r5, r1, #1 │ │ │ │ - @ instruction: 0xf58a004f │ │ │ │ + @ instruction: 0xf592004f │ │ │ │ ldr.w r3, [r5, #208] @ 0xd0 │ │ │ │ mov r0, r6 │ │ │ │ ldr r1, [sp, #108] @ 0x6c │ │ │ │ adds r2, r3, #1 │ │ │ │ str.w r2, [r5, #208] @ 0xd0 │ │ │ │ ldr.w r2, [r5, #196] @ 0xc4 │ │ │ │ str.w r1, [r2, r3, lsl #2] │ │ │ │ @@ -866489,58 +866490,58 @@ │ │ │ │ mov r1, r4 │ │ │ │ add r0, pc │ │ │ │ bl 17e10 │ │ │ │ str r4, [sp, #56] @ 0x38 │ │ │ │ b.w 31208a >::_M_default_append(unsigned int)@@Base+0x8f4c6> │ │ │ │ nop │ │ │ │ ... │ │ │ │ - vmla.i d16, d14, d3[3] │ │ │ │ - subs r2, #52 @ 0x34 │ │ │ │ + vmla.i16 d16, d6, d7[1] │ │ │ │ + subs r2, #60 @ 0x3c │ │ │ │ lsls r5, r1, #1 │ │ │ │ - vmla.i32 d0, d12, d15[0] │ │ │ │ - subs r2, #18 │ │ │ │ + vext.8 q0, q2, , #0 │ │ │ │ + subs r2, #26 │ │ │ │ lsls r5, r1, #1 │ │ │ │ - vmla.i d0, d2, d3[3] │ │ │ │ - subs r1, #232 @ 0xe8 │ │ │ │ + vmla.i d0, d10, d3[3] │ │ │ │ + subs r1, #240 @ 0xf0 │ │ │ │ lsls r5, r1, #1 │ │ │ │ - ubfx r0, ip, #1, #16 │ │ │ │ - stcl 0, cr0, [r0, #-316]! @ 0xfffffec4 │ │ │ │ - adds r7, #200 @ 0xc8 │ │ │ │ + @ instruction: 0xf3d4004f │ │ │ │ + stcl 0, cr0, [r8, #-316]! @ 0xfffffec4 │ │ │ │ + adds r7, #208 @ 0xd0 │ │ │ │ lsls r5, r1, #1 │ │ │ │ - stcl 0, cr0, [r6, #-316] @ 0xfffffec4 │ │ │ │ - ldc 0, cr0, [ip], {79} @ 0x4f │ │ │ │ - adds r7, #4 │ │ │ │ + stcl 0, cr0, [lr, #-316] @ 0xfffffec4 │ │ │ │ + stc 0, cr0, [r4], #316 @ 0x13c │ │ │ │ + adds r7, #12 │ │ │ │ lsls r5, r1, #1 │ │ │ │ - ldcl 0, cr0, [lr], #-316 @ 0xfffffec4 │ │ │ │ - adds r6, #230 @ 0xe6 │ │ │ │ + stc 0, cr0, [r6], {79} @ 0x4f │ │ │ │ + adds r6, #238 @ 0xee │ │ │ │ lsls r5, r1, #1 │ │ │ │ - stcl 0, cr0, [r2], #-316 @ 0xfffffec4 │ │ │ │ - adds r6, #200 @ 0xc8 │ │ │ │ + stcl 0, cr0, [sl], #-316 @ 0xfffffec4 │ │ │ │ + adds r6, #208 @ 0xd0 │ │ │ │ lsls r5, r1, #1 │ │ │ │ - ldc 0, cr0, [lr], #-316 @ 0xfffffec4 │ │ │ │ - adds r6, #166 @ 0xa6 │ │ │ │ + mcrr 0, 4, r0, r6, cr15 │ │ │ │ + adds r6, #174 @ 0xae │ │ │ │ lsls r5, r1, #1 │ │ │ │ - ldc 0, cr0, [lr], {79} @ 0x4f │ │ │ │ - adds r6, #134 @ 0x86 │ │ │ │ + stc 0, cr0, [r6], #-316 @ 0xfffffec4 │ │ │ │ + adds r6, #142 @ 0x8e │ │ │ │ lsls r5, r1, #1 │ │ │ │ - @ instruction: 0xebfe004f │ │ │ │ - adds r6, #102 @ 0x66 │ │ │ │ + stc 0, cr0, [r6], {79} @ 0x4f │ │ │ │ + adds r6, #110 @ 0x6e │ │ │ │ lsls r5, r1, #1 │ │ │ │ - orrs.w r0, r8, #79 @ 0x4f │ │ │ │ - eor.w r0, lr, pc, lsl #1 │ │ │ │ - adds r4, #246 @ 0xf6 │ │ │ │ + orn r0, r0, #79 @ 0x4f │ │ │ │ + eors.w r0, r6, pc, lsl #1 │ │ │ │ + adds r4, #254 @ 0xfe │ │ │ │ lsls r5, r1, #1 │ │ │ │ - orrs.w r0, r8, pc, lsl #1 │ │ │ │ - adds r4, #190 @ 0xbe │ │ │ │ + orn r0, r0, pc, lsl #1 │ │ │ │ + adds r4, #198 @ 0xc6 │ │ │ │ lsls r5, r1, #1 │ │ │ │ - bics.w r0, r2, pc, lsl #1 │ │ │ │ - adds r4, #154 @ 0x9a │ │ │ │ + bics.w r0, sl, pc, lsl #1 │ │ │ │ + adds r4, #162 @ 0xa2 │ │ │ │ lsls r5, r1, #1 │ │ │ │ - ands.w r0, r2, pc, lsl #1 │ │ │ │ - adds r4, #122 @ 0x7a │ │ │ │ + ands.w r0, sl, pc, lsl #1 │ │ │ │ + adds r4, #130 @ 0x82 │ │ │ │ lsls r5, r1, #1 │ │ │ │ stmdb sp!, {r4, r5, r6, r7, r8, r9, sl, fp, lr} │ │ │ │ mov.w ip, #4096 @ 0x1000 │ │ │ │ sub.w ip, sp, ip │ │ │ │ str.w r0, [ip, #2904] @ 0xb58 │ │ │ │ subw sp, sp, #1156 @ 0x484 │ │ │ │ mov r5, r1 │ │ │ │ @@ -866966,55 +866967,55 @@ │ │ │ │ nop │ │ │ │ it le │ │ │ │ lslle r0, r3, #1 │ │ │ │ asrs r0, r7, #6 │ │ │ │ movs r0, r0 │ │ │ │ itee ls │ │ │ │ lslls r0, r3, #1 │ │ │ │ - stclhi 0, cr0, [sl, #-316]! @ 0xfffffec4 │ │ │ │ - bhi.n 312d78 >::_M_default_append(unsigned int)@@Base+0x901b4> │ │ │ │ + ldclhi 0, cr0, [r2, #-316]! @ 0xfffffec4 │ │ │ │ + bhi.n 312d88 >::_M_default_append(unsigned int)@@Base+0x901c4> │ │ │ │ lsls r7, r1, #1 │ │ │ │ - adds r1, #206 @ 0xce │ │ │ │ + adds r1, #214 @ 0xd6 │ │ │ │ lsls r5, r1, #1 │ │ │ │ - mcrr 0, 4, r0, r2, cr15 │ │ │ │ - b.n 312e14 >::_M_default_append(unsigned int)@@Base+0x90250> │ │ │ │ + mcrr 0, 4, r0, sl, cr15 │ │ │ │ + b.n 312e24 >::_M_default_append(unsigned int)@@Base+0x90260> │ │ │ │ lsls r7, r1, #1 │ │ │ │ - b.n 312da0 >::_M_default_append(unsigned int)@@Base+0x901dc> │ │ │ │ + b.n 312db0 >::_M_default_append(unsigned int)@@Base+0x901ec> │ │ │ │ lsls r7, r1, #1 │ │ │ │ - b.n 312c5c >::_M_default_append(unsigned int)@@Base+0x90098> │ │ │ │ + b.n 312c6c >::_M_default_append(unsigned int)@@Base+0x900a8> │ │ │ │ lsls r7, r1, #1 │ │ │ │ - adds r1, #54 @ 0x36 │ │ │ │ + adds r1, #62 @ 0x3e │ │ │ │ lsls r5, r1, #1 │ │ │ │ - b.n 312c28 >::_M_default_append(unsigned int)@@Base+0x90064> │ │ │ │ + b.n 312c38 >::_M_default_append(unsigned int)@@Base+0x90074> │ │ │ │ lsls r7, r1, #1 │ │ │ │ - adds r1, #22 │ │ │ │ + adds r1, #30 │ │ │ │ lsls r5, r1, #1 │ │ │ │ - b.n 312d10 >::_M_default_append(unsigned int)@@Base+0x9014c> │ │ │ │ + b.n 312d20 >::_M_default_append(unsigned int)@@Base+0x9015c> │ │ │ │ lsls r7, r1, #1 │ │ │ │ - b.n 312b24 >::_M_default_append(unsigned int)@@Base+0x8ff60> │ │ │ │ + b.n 312b34 >::_M_default_append(unsigned int)@@Base+0x8ff70> │ │ │ │ lsls r7, r1, #1 │ │ │ │ - adds r0, #142 @ 0x8e │ │ │ │ + adds r0, #150 @ 0x96 │ │ │ │ lsls r5, r1, #1 │ │ │ │ - b.n 312ae8 >::_M_default_append(unsigned int)@@Base+0x8ff24> │ │ │ │ + b.n 312af8 >::_M_default_append(unsigned int)@@Base+0x8ff34> │ │ │ │ lsls r7, r1, #1 │ │ │ │ - adds r0, #110 @ 0x6e │ │ │ │ + adds r0, #118 @ 0x76 │ │ │ │ lsls r5, r1, #1 │ │ │ │ - b.n 312bc8 >::_M_default_append(unsigned int)@@Base+0x90004> │ │ │ │ + b.n 312bd8 >::_M_default_append(unsigned int)@@Base+0x90014> │ │ │ │ lsls r7, r1, #1 │ │ │ │ - b.n 31298c >::_M_default_append(unsigned int)@@Base+0x8fdc8> │ │ │ │ + b.n 31299c >::_M_default_append(unsigned int)@@Base+0x8fdd8> │ │ │ │ lsls r7, r1, #1 │ │ │ │ - cmp r7, #184 @ 0xb8 │ │ │ │ + cmp r7, #192 @ 0xc0 │ │ │ │ lsls r5, r1, #1 │ │ │ │ - b.n 312924 >::_M_default_append(unsigned int)@@Base+0x8fd60> │ │ │ │ + b.n 312934 >::_M_default_append(unsigned int)@@Base+0x8fd70> │ │ │ │ lsls r7, r1, #1 │ │ │ │ - cmp r7, #128 @ 0x80 │ │ │ │ + cmp r7, #136 @ 0x88 │ │ │ │ lsls r5, r1, #1 │ │ │ │ - b.n 3128f8 >::_M_default_append(unsigned int)@@Base+0x8fd34> │ │ │ │ + b.n 312908 >::_M_default_append(unsigned int)@@Base+0x8fd44> │ │ │ │ lsls r7, r1, #1 │ │ │ │ - cmp r7, #102 @ 0x66 │ │ │ │ + cmp r7, #110 @ 0x6e │ │ │ │ lsls r5, r1, #1 │ │ │ │ push {r4, r5, lr} │ │ │ │ mov.w ip, #4096 @ 0x1000 │ │ │ │ sub.w ip, sp, ip │ │ │ │ str.w r0, [ip, #4072] @ 0xfe8 │ │ │ │ ldr r4, [r1, #28] │ │ │ │ sub sp, #12 │ │ │ │ @@ -867062,21 +867063,21 @@ │ │ │ │ bl 17c90 │ │ │ │ ldr r0, [pc, #24] @ (312f90 >::_M_default_append(unsigned int)@@Base+0x903cc>) │ │ │ │ ldr r1, [sp, #4] │ │ │ │ add r0, pc │ │ │ │ bl 17e10 │ │ │ │ ldr r3, [sp, #4] │ │ │ │ b.n 312f12 >::_M_default_append(unsigned int)@@Base+0x9034e> │ │ │ │ - b.n 3127e8 >::_M_default_append(unsigned int)@@Base+0x8fc24> │ │ │ │ + b.n 3127f8 >::_M_default_append(unsigned int)@@Base+0x8fc34> │ │ │ │ lsls r7, r1, #1 │ │ │ │ - cmp r6, #152 @ 0x98 │ │ │ │ + cmp r6, #160 @ 0xa0 │ │ │ │ lsls r5, r1, #1 │ │ │ │ - b.n 3127b4 >::_M_default_append(unsigned int)@@Base+0x8fbf0> │ │ │ │ + b.n 3127c4 >::_M_default_append(unsigned int)@@Base+0x8fc00> │ │ │ │ lsls r7, r1, #1 │ │ │ │ - cmp r6, #122 @ 0x7a │ │ │ │ + cmp r6, #130 @ 0x82 │ │ │ │ lsls r5, r1, #1 │ │ │ │ push {r4, r5, lr} │ │ │ │ mov.w ip, #4096 @ 0x1000 │ │ │ │ sub.w ip, sp, ip │ │ │ │ str.w r0, [ip, #4064] @ 0xfe0 │ │ │ │ ldr r2, [pc, #224] @ (313084 >::_M_default_append(unsigned int)@@Base+0x904c0>) │ │ │ │ sub sp, #20 │ │ │ │ @@ -867167,29 +867168,29 @@ │ │ │ │ b.n 312ff0 >::_M_default_append(unsigned int)@@Base+0x9042c> │ │ │ │ blx 1172c <__stack_chk_fail@plt> │ │ │ │ nop │ │ │ │ rev16 r2, r4 │ │ │ │ lsls r0, r3, #1 │ │ │ │ asrs r0, r7, #6 │ │ │ │ movs r0, r0 │ │ │ │ - b.n 3137d4 >::_M_default_append(unsigned int)@@Base+0x90c10> │ │ │ │ + b.n 3137e4 >::_M_default_append(unsigned int)@@Base+0x90c20> │ │ │ │ lsls r7, r1, #1 │ │ │ │ - cmp r6, #10 │ │ │ │ + cmp r6, #18 │ │ │ │ lsls r5, r1, #1 │ │ │ │ rev r0, r3 │ │ │ │ lsls r0, r3, #1 │ │ │ │ - b.n 313758 >::_M_default_append(unsigned int)@@Base+0x90b94> │ │ │ │ + b.n 313768 >::_M_default_append(unsigned int)@@Base+0x90ba4> │ │ │ │ lsls r7, r1, #1 │ │ │ │ - cmp r5, #198 @ 0xc6 │ │ │ │ + cmp r5, #206 @ 0xce │ │ │ │ lsls r5, r1, #1 │ │ │ │ - b.n 313708 >::_M_default_append(unsigned int)@@Base+0x90b44> │ │ │ │ + b.n 313718 >::_M_default_append(unsigned int)@@Base+0x90b54> │ │ │ │ lsls r7, r1, #1 │ │ │ │ - cmp r5, #154 @ 0x9a │ │ │ │ + cmp r5, #162 @ 0xa2 │ │ │ │ lsls r5, r1, #1 │ │ │ │ - b.n 3137ec >::_M_default_append(unsigned int)@@Base+0x90c28> │ │ │ │ + b.n 3137fc >::_M_default_append(unsigned int)@@Base+0x90c38> │ │ │ │ lsls r7, r1, #1 │ │ │ │ stmdb sp!, {r4, r5, r6, r7, r8, r9, sl, fp, lr} │ │ │ │ mov.w ip, #4096 @ 0x1000 │ │ │ │ sub.w ip, sp, ip │ │ │ │ str.w r0, [ip, #4024] @ 0xfb8 │ │ │ │ ldr r5, [pc, #364] @ (31322c >::_M_default_append(unsigned int)@@Base+0x90668>) │ │ │ │ mov r4, r3 │ │ │ │ @@ -867344,29 +867345,29 @@ │ │ │ │ nop │ │ │ │ cbnz r0, 313242 >::_M_default_append(unsigned int)@@Base+0x9067e> │ │ │ │ lsls r0, r3, #1 │ │ │ │ asrs r0, r7, #6 │ │ │ │ movs r0, r0 │ │ │ │ cbnz r6, 31323e >::_M_default_append(unsigned int)@@Base+0x9067a> │ │ │ │ lsls r0, r3, #1 │ │ │ │ - b.n 3136a0 >::_M_default_append(unsigned int)@@Base+0x90adc> │ │ │ │ + b.n 3136b0 >::_M_default_append(unsigned int)@@Base+0x90aec> │ │ │ │ lsls r7, r1, #1 │ │ │ │ - cmp r4, #154 @ 0x9a │ │ │ │ + cmp r4, #162 @ 0xa2 │ │ │ │ lsls r5, r1, #1 │ │ │ │ - b.n 313670 >::_M_default_append(unsigned int)@@Base+0x90aac> │ │ │ │ + b.n 313680 >::_M_default_append(unsigned int)@@Base+0x90abc> │ │ │ │ lsls r7, r1, #1 │ │ │ │ - cmp r4, #126 @ 0x7e │ │ │ │ + cmp r4, #134 @ 0x86 │ │ │ │ lsls r5, r1, #1 │ │ │ │ - b.n 313584 >::_M_default_append(unsigned int)@@Base+0x909c0> │ │ │ │ + b.n 313594 >::_M_default_append(unsigned int)@@Base+0x909d0> │ │ │ │ lsls r7, r1, #1 │ │ │ │ - cmp r4, #4 │ │ │ │ + cmp r4, #12 │ │ │ │ lsls r5, r1, #1 │ │ │ │ - b.n 313534 >::_M_default_append(unsigned int)@@Base+0x90970> │ │ │ │ + b.n 313544 >::_M_default_append(unsigned int)@@Base+0x90980> │ │ │ │ lsls r7, r1, #1 │ │ │ │ - cmp r3, #216 @ 0xd8 │ │ │ │ + cmp r3, #224 @ 0xe0 │ │ │ │ lsls r5, r1, #1 │ │ │ │ stmdb sp!, {r4, r5, r6, r7, r8, r9, sl, fp, lr} │ │ │ │ mov.w ip, #4096 @ 0x1000 │ │ │ │ sub.w ip, sp, ip │ │ │ │ str.w r0, [ip, #4000] @ 0xfa0 │ │ │ │ ldr r3, [r1, #68] @ 0x44 │ │ │ │ sub sp, #60 @ 0x3c │ │ │ │ @@ -867513,23 +867514,23 @@ │ │ │ │ add.w r0, r4, #12 │ │ │ │ movw r1, #2159 @ 0x86f │ │ │ │ bl 17c90 │ │ │ │ mov.w r1, #4294967295 @ 0xffffffff │ │ │ │ mov r0, r5 │ │ │ │ bl 17e10 │ │ │ │ b.n 313272 >::_M_default_append(unsigned int)@@Base+0x906ae> │ │ │ │ - b.n 313688 >::_M_default_append(unsigned int)@@Base+0x90ac4> │ │ │ │ + b.n 313698 >::_M_default_append(unsigned int)@@Base+0x90ad4> │ │ │ │ lsls r7, r1, #1 │ │ │ │ - svc 212 @ 0xd4 │ │ │ │ + svc 220 @ 0xdc │ │ │ │ lsls r7, r1, #1 │ │ │ │ - cmp r2, #60 @ 0x3c │ │ │ │ + cmp r2, #68 @ 0x44 │ │ │ │ lsls r5, r1, #1 │ │ │ │ - svc 162 @ 0xa2 │ │ │ │ + svc 170 @ 0xaa │ │ │ │ lsls r7, r1, #1 │ │ │ │ - cmp r2, #16 │ │ │ │ + cmp r2, #24 │ │ │ │ lsls r5, r1, #1 │ │ │ │ stmdb sp!, {r4, r5, r6, r7, r8, r9, sl, fp, lr} │ │ │ │ mov.w ip, #4096 @ 0x1000 │ │ │ │ vpush {d8-d9} │ │ │ │ sub.w ip, sp, ip │ │ │ │ str.w r0, [ip, #2888] @ 0xb48 │ │ │ │ subw sp, sp, #1156 @ 0x484 │ │ │ │ @@ -867904,33 +867905,33 @@ │ │ │ │ nop │ │ │ │ nop.w │ │ │ │ ... │ │ │ │ push {r3, r6, r7, lr} │ │ │ │ lsls r0, r3, #1 │ │ │ │ asrs r0, r7, #6 │ │ │ │ movs r0, r0 │ │ │ │ - b.n 31405c >::_M_default_append(unsigned int)@@Base+0x91498> │ │ │ │ + b.n 31406c >::_M_default_append(unsigned int)@@Base+0x914a8> │ │ │ │ lsls r7, r1, #1 │ │ │ │ - b.n 31407c >::_M_default_append(unsigned int)@@Base+0x914b8> │ │ │ │ + b.n 31308c >::_M_default_append(unsigned int)@@Base+0x904c8> │ │ │ │ lsls r7, r1, #1 │ │ │ │ - b.n 313f5c >::_M_default_append(unsigned int)@@Base+0x91398> │ │ │ │ + b.n 313f6c >::_M_default_append(unsigned int)@@Base+0x913a8> │ │ │ │ lsls r7, r1, #1 │ │ │ │ cbz r6, 3138ee >::_M_default_append(unsigned int)@@Base+0x90d2a> │ │ │ │ lsls r0, r3, #1 │ │ │ │ - bgt.n 313870 >::_M_default_append(unsigned int)@@Base+0x90cac> │ │ │ │ + bgt.n 313880 >::_M_default_append(unsigned int)@@Base+0x90cbc> │ │ │ │ lsls r7, r1, #1 │ │ │ │ - b.n 313bdc >::_M_default_append(unsigned int)@@Base+0x91018> │ │ │ │ + b.n 313bec >::_M_default_append(unsigned int)@@Base+0x91028> │ │ │ │ lsls r7, r1, #1 │ │ │ │ - blt.n 313868 >::_M_default_append(unsigned int)@@Base+0x90ca4> │ │ │ │ + blt.n 313878 >::_M_default_append(unsigned int)@@Base+0x90cb4> │ │ │ │ lsls r7, r1, #1 │ │ │ │ - blt.n 31391c >::_M_default_append(unsigned int)@@Base+0x90d58> │ │ │ │ + blt.n 31392c >::_M_default_append(unsigned int)@@Base+0x90d68> │ │ │ │ lsls r7, r1, #1 │ │ │ │ - movs r5, #164 @ 0xa4 │ │ │ │ + movs r5, #172 @ 0xac │ │ │ │ lsls r5, r1, #1 │ │ │ │ - b.n 31398c >::_M_default_append(unsigned int)@@Base+0x90dc8> │ │ │ │ + b.n 31399c >::_M_default_append(unsigned int)@@Base+0x90dd8> │ │ │ │ lsls r7, r1, #1 │ │ │ │ ldr r5, [sp, #64] @ 0x40 │ │ │ │ add.w r1, r1, r6, lsl #1 │ │ │ │ mov r0, r5 │ │ │ │ bl 5253dc │ │ │ │ mov r6, r0 │ │ │ │ mov r0, r5 │ │ │ │ @@ -868035,45 +868036,45 @@ │ │ │ │ bl 17c90 │ │ │ │ ldr r0, [pc, #72] @ (313a04 >::_M_default_append(unsigned int)@@Base+0x90e40>) │ │ │ │ mov.w r1, #4294967295 @ 0xffffffff │ │ │ │ add r0, pc │ │ │ │ bl 17e10 │ │ │ │ b.n 313856 >::_M_default_append(unsigned int)@@Base+0x90c92> │ │ │ │ nop │ │ │ │ - blt.n 313a78 >::_M_default_append(unsigned int)@@Base+0x90eb4> │ │ │ │ + blt.n 313a88 >::_M_default_append(unsigned int)@@Base+0x90ec4> │ │ │ │ lsls r7, r1, #1 │ │ │ │ - svc 222 @ 0xde │ │ │ │ + svc 230 @ 0xe6 │ │ │ │ lsls r7, r1, #1 │ │ │ │ - bge.n 3138d8 >::_M_default_append(unsigned int)@@Base+0x90d14> │ │ │ │ + bge.n 3138e8 >::_M_default_append(unsigned int)@@Base+0x90d24> │ │ │ │ lsls r7, r1, #1 │ │ │ │ - movs r4, #234 @ 0xea │ │ │ │ + movs r4, #242 @ 0xf2 │ │ │ │ lsls r5, r1, #1 │ │ │ │ - bge.n 313aa4 >::_M_default_append(unsigned int)@@Base+0x90ee0> │ │ │ │ + bge.n 313ab4 >::_M_default_append(unsigned int)@@Base+0x90ef0> │ │ │ │ lsls r7, r1, #1 │ │ │ │ - movs r4, #204 @ 0xcc │ │ │ │ + movs r4, #212 @ 0xd4 │ │ │ │ lsls r5, r1, #1 │ │ │ │ - bge.n 313a70 >::_M_default_append(unsigned int)@@Base+0x90eac> │ │ │ │ + bge.n 313a80 >::_M_default_append(unsigned int)@@Base+0x90ebc> │ │ │ │ lsls r7, r1, #1 │ │ │ │ - movs r4, #174 @ 0xae │ │ │ │ + movs r4, #182 @ 0xb6 │ │ │ │ lsls r5, r1, #1 │ │ │ │ - bge.n 313a3c >::_M_default_append(unsigned int)@@Base+0x90e78> │ │ │ │ + bge.n 313a4c >::_M_default_append(unsigned int)@@Base+0x90e88> │ │ │ │ lsls r7, r1, #1 │ │ │ │ - movs r4, #144 @ 0x90 │ │ │ │ + movs r4, #152 @ 0x98 │ │ │ │ lsls r5, r1, #1 │ │ │ │ - bge.n 313a08 >::_M_default_append(unsigned int)@@Base+0x90e44> │ │ │ │ + bge.n 313a18 >::_M_default_append(unsigned int)@@Base+0x90e54> │ │ │ │ lsls r7, r1, #1 │ │ │ │ - movs r4, #114 @ 0x72 │ │ │ │ + movs r4, #122 @ 0x7a │ │ │ │ lsls r5, r1, #1 │ │ │ │ - bls.n 3139d4 >::_M_default_append(unsigned int)@@Base+0x90e10> │ │ │ │ + bls.n 3139e4 >::_M_default_append(unsigned int)@@Base+0x90e20> │ │ │ │ lsls r7, r1, #1 │ │ │ │ - movs r4, #82 @ 0x52 │ │ │ │ + movs r4, #90 @ 0x5a │ │ │ │ lsls r5, r1, #1 │ │ │ │ - bls.n 3139a4 >::_M_default_append(unsigned int)@@Base+0x90de0> │ │ │ │ + bls.n 3139b4 >::_M_default_append(unsigned int)@@Base+0x90df0> │ │ │ │ lsls r7, r1, #1 │ │ │ │ - movs r4, #54 @ 0x36 │ │ │ │ + movs r4, #62 @ 0x3e │ │ │ │ lsls r5, r1, #1 │ │ │ │ stmdb sp!, {r4, r5, r6, r7, r8, lr} │ │ │ │ mov.w ip, #4096 @ 0x1000 │ │ │ │ sub.w ip, sp, ip │ │ │ │ str.w r0, [ip, #4064] @ 0xfe0 │ │ │ │ sub sp, #8 │ │ │ │ mov r7, r0 │ │ │ │ @@ -868514,69 +868515,69 @@ │ │ │ │ strd r3, r3, [r6, #276] @ 0x114 │ │ │ │ add sp, #8 │ │ │ │ ldmia.w sp!, {r4, r5, r6, r7, r8, pc} │ │ │ │ ldr r3, [r6, #24] │ │ │ │ cmp r3, #0 │ │ │ │ bne.w 313b06 >::_M_default_append(unsigned int)@@Base+0x90f42> │ │ │ │ b.n 313b22 >::_M_default_append(unsigned int)@@Base+0x90f5e> │ │ │ │ - bhi.n 313eac >::_M_default_append(unsigned int)@@Base+0x912e8> │ │ │ │ + bhi.n 313ebc >::_M_default_append(unsigned int)@@Base+0x912f8> │ │ │ │ lsls r7, r1, #1 │ │ │ │ - movs r3, #76 @ 0x4c │ │ │ │ + movs r3, #84 @ 0x54 │ │ │ │ lsls r5, r1, #1 │ │ │ │ - bhi.n 313e7c >::_M_default_append(unsigned int)@@Base+0x912b8> │ │ │ │ + bhi.n 313e8c >::_M_default_append(unsigned int)@@Base+0x912c8> │ │ │ │ lsls r7, r1, #1 │ │ │ │ - movs r3, #48 @ 0x30 │ │ │ │ + movs r3, #56 @ 0x38 │ │ │ │ lsls r5, r1, #1 │ │ │ │ - bls.n 313f50 >::_M_default_append(unsigned int)@@Base+0x9138c> │ │ │ │ + bls.n 313f60 >::_M_default_append(unsigned int)@@Base+0x9139c> │ │ │ │ lsls r7, r1, #1 │ │ │ │ - bhi.n 313ee4 >::_M_default_append(unsigned int)@@Base+0x91320> │ │ │ │ + bls.n 313ef4 >::_M_default_append(unsigned int)@@Base+0x91330> │ │ │ │ lsls r7, r1, #1 │ │ │ │ - bhi.n 313e58 >::_M_default_append(unsigned int)@@Base+0x91294> │ │ │ │ + bhi.n 313e68 >::_M_default_append(unsigned int)@@Base+0x912a4> │ │ │ │ lsls r7, r1, #1 │ │ │ │ - bvc.n 313eac >::_M_default_append(unsigned int)@@Base+0x912e8> │ │ │ │ + bvc.n 313ebc >::_M_default_append(unsigned int)@@Base+0x912f8> │ │ │ │ lsls r7, r1, #1 │ │ │ │ - movs r2, #64 @ 0x40 │ │ │ │ + movs r2, #72 @ 0x48 │ │ │ │ lsls r5, r1, #1 │ │ │ │ - bvc.n 313e80 >::_M_default_append(unsigned int)@@Base+0x912bc> │ │ │ │ + bvc.n 313e90 >::_M_default_append(unsigned int)@@Base+0x912cc> │ │ │ │ lsls r7, r1, #1 │ │ │ │ - movs r2, #38 @ 0x26 │ │ │ │ + movs r2, #46 @ 0x2e │ │ │ │ lsls r5, r1, #1 │ │ │ │ - bvc.n 313e58 >::_M_default_append(unsigned int)@@Base+0x91294> │ │ │ │ + bvc.n 313e68 >::_M_default_append(unsigned int)@@Base+0x912a4> │ │ │ │ lsls r7, r1, #1 │ │ │ │ - movs r2, #14 │ │ │ │ + movs r2, #22 │ │ │ │ lsls r5, r1, #1 │ │ │ │ - bvc.n 313e2c >::_M_default_append(unsigned int)@@Base+0x91268> │ │ │ │ + bvc.n 313e3c >::_M_default_append(unsigned int)@@Base+0x91278> │ │ │ │ lsls r7, r1, #1 │ │ │ │ - movs r1, #244 @ 0xf4 │ │ │ │ + movs r1, #252 @ 0xfc │ │ │ │ lsls r5, r1, #1 │ │ │ │ - bvc.n 314000 >::_M_default_append(unsigned int)@@Base+0x9143c> │ │ │ │ + bvc.n 314010 >::_M_default_append(unsigned int)@@Base+0x9144c> │ │ │ │ lsls r7, r1, #1 │ │ │ │ - movs r1, #218 @ 0xda │ │ │ │ + movs r1, #226 @ 0xe2 │ │ │ │ lsls r5, r1, #1 │ │ │ │ - bvc.n 313ed8 >::_M_default_append(unsigned int)@@Base+0x91314> │ │ │ │ + bvc.n 313ee8 >::_M_default_append(unsigned int)@@Base+0x91324> │ │ │ │ lsls r7, r1, #1 │ │ │ │ - bvc.n 313f28 >::_M_default_append(unsigned int)@@Base+0x91364> │ │ │ │ + bvc.n 313f38 >::_M_default_append(unsigned int)@@Base+0x91374> │ │ │ │ lsls r7, r1, #1 │ │ │ │ - movs r1, #104 @ 0x68 │ │ │ │ + movs r1, #112 @ 0x70 │ │ │ │ lsls r5, r1, #1 │ │ │ │ - bvs.n 313efc >::_M_default_append(unsigned int)@@Base+0x91338> │ │ │ │ + bvs.n 313f0c >::_M_default_append(unsigned int)@@Base+0x91348> │ │ │ │ lsls r7, r1, #1 │ │ │ │ - movs r1, #78 @ 0x4e │ │ │ │ + movs r1, #86 @ 0x56 │ │ │ │ lsls r5, r1, #1 │ │ │ │ - bvc.n 313fd4 >::_M_default_append(unsigned int)@@Base+0x91410> │ │ │ │ + bvc.n 313fe4 >::_M_default_append(unsigned int)@@Base+0x91420> │ │ │ │ lsls r7, r1, #1 │ │ │ │ - bvc.n 313f74 >::_M_default_append(unsigned int)@@Base+0x913b0> │ │ │ │ + bvc.n 313f84 >::_M_default_append(unsigned int)@@Base+0x913c0> │ │ │ │ lsls r7, r1, #1 │ │ │ │ - bvs.n 313f30 >::_M_default_append(unsigned int)@@Base+0x9136c> │ │ │ │ + bvc.n 313f40 >::_M_default_append(unsigned int)@@Base+0x9137c> │ │ │ │ lsls r7, r1, #1 │ │ │ │ - bvs.n 313ff0 >::_M_default_append(unsigned int)@@Base+0x9142c> │ │ │ │ + bvs.n 314000 >::_M_default_append(unsigned int)@@Base+0x9143c> │ │ │ │ lsls r7, r1, #1 │ │ │ │ - bpl.n 313efc >::_M_default_append(unsigned int)@@Base+0x91338> │ │ │ │ + bpl.n 313f0c >::_M_default_append(unsigned int)@@Base+0x91348> │ │ │ │ lsls r7, r1, #1 │ │ │ │ - bpl.n 313ee0 >::_M_default_append(unsigned int)@@Base+0x9131c> │ │ │ │ + bpl.n 313ef0 >::_M_default_append(unsigned int)@@Base+0x9132c> │ │ │ │ lsls r7, r1, #1 │ │ │ │ stmdb sp!, {r4, r5, r6, r7, r8, r9, sl, fp, lr} │ │ │ │ mov.w ip, #4096 @ 0x1000 │ │ │ │ vpush {d8} │ │ │ │ sub.w ip, sp, ip │ │ │ │ str.w r0, [ip, #2840] @ 0xb18 │ │ │ │ subw sp, sp, #1212 @ 0x4bc │ │ │ │ @@ -869210,97 +869211,97 @@ │ │ │ │ mov.w r1, #4294967295 @ 0xffffffff │ │ │ │ add r0, pc │ │ │ │ bl 17e10 │ │ │ │ b.n 314576 >::_M_default_append(unsigned int)@@Base+0x919b2> │ │ │ │ ... │ │ │ │ add r2, sp, #600 @ 0x258 │ │ │ │ lsls r0, r3, #1 │ │ │ │ - bkpt 0x00c0 │ │ │ │ + bkpt 0x00c8 │ │ │ │ lsls r3, r2, #1 │ │ │ │ asrs r0, r7, #6 │ │ │ │ movs r0, r0 │ │ │ │ - bmi.n 314684 >::_M_default_append(unsigned int)@@Base+0x91ac0> │ │ │ │ + bmi.n 314694 >::_M_default_append(unsigned int)@@Base+0x91ad0> │ │ │ │ lsls r7, r1, #1 │ │ │ │ - bcs.n 3145ac >::_M_default_append(unsigned int)@@Base+0x919e8> │ │ │ │ + bcs.n 3145bc >::_M_default_append(unsigned int)@@Base+0x919f8> │ │ │ │ lsls r7, r1, #1 │ │ │ │ - adds r6, r5, #4 │ │ │ │ + adds r6, r6, #4 │ │ │ │ lsls r5, r1, #1 │ │ │ │ - bcc.n 314678 >::_M_default_append(unsigned int)@@Base+0x91ab4> │ │ │ │ + bcc.n 314688 >::_M_default_append(unsigned int)@@Base+0x91ac4> │ │ │ │ lsls r7, r1, #1 │ │ │ │ - bcs.n 314614 >::_M_default_append(unsigned int)@@Base+0x91a50> │ │ │ │ + bcs.n 314624 >::_M_default_append(unsigned int)@@Base+0x91a60> │ │ │ │ lsls r7, r1, #1 │ │ │ │ add r0, sp, #792 @ 0x318 │ │ │ │ lsls r0, r3, #1 │ │ │ │ - bpl.n 31460c >::_M_default_append(unsigned int)@@Base+0x91a48> │ │ │ │ + bpl.n 31461c >::_M_default_append(unsigned int)@@Base+0x91a58> │ │ │ │ lsls r7, r1, #1 │ │ │ │ - ldmia r7, {r1, r2, r3, r4, r7} │ │ │ │ + ldmia r7, {r1, r2, r5, r7} │ │ │ │ lsls r7, r1, #1 │ │ │ │ - subs r6, r0, r0 │ │ │ │ + subs r6, r1, r0 │ │ │ │ lsls r5, r1, #1 │ │ │ │ - ldmia r7!, {r2, r4, r5, r6} │ │ │ │ + ldmia r7!, {r2, r3, r4, r5, r6} │ │ │ │ lsls r7, r1, #1 │ │ │ │ - adds r4, r3, r7 │ │ │ │ + adds r4, r4, r7 │ │ │ │ lsls r5, r1, #1 │ │ │ │ - ldmia r7!, {r1, r4, r6} │ │ │ │ + ldmia r7!, {r1, r3, r4, r6} │ │ │ │ lsls r7, r1, #1 │ │ │ │ - adds r2, r7, r6 │ │ │ │ + adds r2, r0, r7 │ │ │ │ lsls r5, r1, #1 │ │ │ │ - ldmia r7!, {r1, r2, r3, r4, r5, r6} │ │ │ │ + ldmia r7, {r1, r2, r7} │ │ │ │ lsls r7, r1, #1 │ │ │ │ - ldmia r6!, {r3, r5, r7} │ │ │ │ + ldmia r6!, {r4, r5, r7} │ │ │ │ lsls r7, r1, #1 │ │ │ │ - adds r0, r2, r4 │ │ │ │ + adds r0, r3, r4 │ │ │ │ lsls r5, r1, #1 │ │ │ │ - ldmia r6!, {r2, r3, r7} │ │ │ │ + ldmia r6!, {r2, r4, r7} │ │ │ │ lsls r7, r1, #1 │ │ │ │ - adds r2, r6, r3 │ │ │ │ + adds r2, r7, r3 │ │ │ │ lsls r5, r1, #1 │ │ │ │ - bcc.n 314640 >::_M_default_append(unsigned int)@@Base+0x91a7c> │ │ │ │ + bcc.n 314650 >::_M_default_append(unsigned int)@@Base+0x91a8c> │ │ │ │ lsls r7, r1, #1 │ │ │ │ - ldmia r6, {r1, r2, r4, r6, r7} │ │ │ │ + ldmia r6, {r1, r2, r3, r4, r6, r7} │ │ │ │ lsls r7, r1, #1 │ │ │ │ - ldmia r6!, {r1, r2, r3, r4} │ │ │ │ + ldmia r6!, {r1, r2, r5} │ │ │ │ lsls r7, r1, #1 │ │ │ │ - adds r4, r0, r2 │ │ │ │ + adds r4, r1, r2 │ │ │ │ lsls r5, r1, #1 │ │ │ │ - ldmia r6!, {} │ │ │ │ + ldmia r6!, {r3} │ │ │ │ lsls r7, r1, #1 │ │ │ │ - adds r6, r4, r1 │ │ │ │ + adds r6, r5, r1 │ │ │ │ lsls r5, r1, #1 │ │ │ │ - ldmia r5, {r1, r2, r5, r6, r7} │ │ │ │ + ldmia r5, {r1, r2, r3, r5, r6, r7} │ │ │ │ lsls r7, r1, #1 │ │ │ │ - adds r4, r1, r1 │ │ │ │ + adds r4, r2, r1 │ │ │ │ lsls r5, r1, #1 │ │ │ │ - ldmia r5!, {r1, r3, r6, r7} │ │ │ │ + ldmia r5!, {r1, r4, r6, r7} │ │ │ │ lsls r7, r1, #1 │ │ │ │ - adds r0, r6, r0 │ │ │ │ + adds r0, r7, r0 │ │ │ │ lsls r5, r1, #1 │ │ │ │ - ldmia r5, {r4, r5, r7} │ │ │ │ + ldmia r5, {r3, r4, r5, r7} │ │ │ │ lsls r7, r1, #1 │ │ │ │ - adds r6, r2, r0 │ │ │ │ + adds r6, r3, r0 │ │ │ │ lsls r5, r1, #1 │ │ │ │ - ldmia r5!, {r1, r2, r4, r7} │ │ │ │ + ldmia r5!, {r1, r2, r3, r4, r7} │ │ │ │ lsls r7, r1, #1 │ │ │ │ - asrs r4, r7, #31 │ │ │ │ + adds r4, r0, r0 │ │ │ │ lsls r5, r1, #1 │ │ │ │ ldr r0, [pc, #28] @ (3146b4 >::_M_default_append(unsigned int)@@Base+0x91af0>) │ │ │ │ mov r1, r6 │ │ │ │ add r0, pc │ │ │ │ adds r0, #12 │ │ │ │ bl 17c90 │ │ │ │ ldr r0, [pc, #20] @ (3146b8 >::_M_default_append(unsigned int)@@Base+0x91af4>) │ │ │ │ mov.w r1, #4294967295 @ 0xffffffff │ │ │ │ add r0, pc │ │ │ │ bl 17e10 │ │ │ │ b.n 314576 >::_M_default_append(unsigned int)@@Base+0x919b2> │ │ │ │ blx 1172c <__stack_chk_fail@plt> │ │ │ │ nop │ │ │ │ - ldmia r4!, {r3, r5, r6, r7} │ │ │ │ + ldmia r4, {r4, r5, r6, r7} │ │ │ │ lsls r7, r1, #1 │ │ │ │ - asrs r6, r1, #29 │ │ │ │ + asrs r6, r2, #29 │ │ │ │ lsls r5, r1, #1 │ │ │ │ stmdb sp!, {r4, r5, r6, r7, r8, r9, sl, fp, lr} │ │ │ │ mov.w ip, #4096 @ 0x1000 │ │ │ │ sub.w ip, sp, ip │ │ │ │ str.w r0, [ip, #2608] @ 0xa30 │ │ │ │ subw sp, sp, #1452 @ 0x5ac │ │ │ │ mov r5, r1 │ │ │ │ @@ -870375,74 +870376,74 @@ │ │ │ │ add.w r0, r0, r2, lsl #2 │ │ │ │ b.n 3152be >::_M_default_append(unsigned int)@@Base+0x926fa> │ │ │ │ nop │ │ │ │ add r3, pc, #160 @ (adr r3, 315294 >::_M_default_append(unsigned int)@@Base+0x926d0>) │ │ │ │ lsls r0, r3, #1 │ │ │ │ asrs r0, r7, #6 │ │ │ │ movs r0, r0 │ │ │ │ - ldmia r4, {r2, r4, r6, r7} │ │ │ │ + ldmia r4, {r2, r3, r4, r6, r7} │ │ │ │ lsls r7, r1, #1 │ │ │ │ - ldmia r3, {r1, r3, r4, r5, r7} │ │ │ │ + ldmia r3!, {r1, r6, r7} │ │ │ │ lsls r7, r1, #1 │ │ │ │ - asrs r6, r3, #24 │ │ │ │ + asrs r6, r4, #24 │ │ │ │ lsls r5, r1, #1 │ │ │ │ add r2, pc, #144 @ (adr r2, 315298 >::_M_default_append(unsigned int)@@Base+0x926d4>) │ │ │ │ lsls r0, r3, #1 │ │ │ │ - ldmia r3, {r1, r3, r4, r5, r6, r7} │ │ │ │ + ldmia r4!, {r1} │ │ │ │ lsls r7, r1, #1 │ │ │ │ - ldmia r3, {r1, r3, r4, r5} │ │ │ │ + ldmia r3!, {r1, r6} │ │ │ │ lsls r7, r1, #1 │ │ │ │ - ldmia r2!, {r1, r3, r4, r7} │ │ │ │ + ldmia r2!, {r1, r5, r7} │ │ │ │ lsls r7, r1, #1 │ │ │ │ - ldmia r1!, {r2, r3, r5, r6} │ │ │ │ + ldmia r1!, {r2, r4, r5, r6} │ │ │ │ lsls r7, r1, #1 │ │ │ │ - asrs r2, r2, #15 │ │ │ │ + asrs r2, r3, #15 │ │ │ │ lsls r5, r1, #1 │ │ │ │ - ldmia r1!, {r4, r6} │ │ │ │ + ldmia r1!, {r3, r4, r6} │ │ │ │ lsls r7, r1, #1 │ │ │ │ - asrs r6, r6, #14 │ │ │ │ + asrs r6, r7, #14 │ │ │ │ lsls r5, r1, #1 │ │ │ │ - ldmia r1!, {r4, r5} │ │ │ │ + ldmia r1!, {r3, r4, r5} │ │ │ │ lsls r7, r1, #1 │ │ │ │ - asrs r6, r2, #14 │ │ │ │ + asrs r6, r3, #14 │ │ │ │ lsls r5, r1, #1 │ │ │ │ - ldmia r1!, {r2, r4} │ │ │ │ + ldmia r1!, {r2, r3, r4} │ │ │ │ lsls r7, r1, #1 │ │ │ │ - asrs r2, r7, #13 │ │ │ │ + asrs r2, r0, #14 │ │ │ │ lsls r5, r1, #1 │ │ │ │ - ldmia r1!, {r6} │ │ │ │ + ldmia r1!, {r3, r6} │ │ │ │ lsls r7, r1, #1 │ │ │ │ - ldmia r0!, {r1, r4, r7} │ │ │ │ + ldmia r0!, {r1, r3, r4, r7} │ │ │ │ lsls r7, r1, #1 │ │ │ │ - ldmia r0!, {r1, r2, r3, r4, r5} │ │ │ │ + ldmia r0!, {r1, r2, r6} │ │ │ │ lsls r7, r1, #1 │ │ │ │ - stmia r7!, {r3, r5, r6} │ │ │ │ + stmia r7!, {r4, r5, r6} │ │ │ │ lsls r7, r1, #1 │ │ │ │ - asrs r6, r1, #7 │ │ │ │ + asrs r6, r2, #7 │ │ │ │ lsls r5, r1, #1 │ │ │ │ - stmia r7!, {r1, r4, r6, r7} │ │ │ │ + stmia r7!, {r1, r3, r4, r6, r7} │ │ │ │ lsls r7, r1, #1 │ │ │ │ - stmia r7!, {r1, r2, r3, r4} │ │ │ │ + stmia r7!, {r1, r2, r5} │ │ │ │ lsls r7, r1, #1 │ │ │ │ - asrs r2, r0, #6 │ │ │ │ + asrs r2, r1, #6 │ │ │ │ lsls r5, r1, #1 │ │ │ │ - stmia r7!, {r1, r2, r3, r6} │ │ │ │ + stmia r7!, {r1, r2, r4, r6} │ │ │ │ lsls r7, r1, #1 │ │ │ │ - stmia r5!, {r1, r2, r3, r4, r7} │ │ │ │ + stmia r5!, {r1, r2, r5, r7} │ │ │ │ lsls r7, r1, #1 │ │ │ │ add r5, sp, #252 @ 0xfc │ │ │ │ - vmls.i q14, , d28[0] │ │ │ │ + vsri.64 q14, q10, #1 │ │ │ │ lsls r7, r1, #1 │ │ │ │ - stmia r4!, {r2, r4} │ │ │ │ + stmia r4!, {r2, r3, r4} │ │ │ │ lsls r7, r1, #1 │ │ │ │ - add r4, sp, #720 @ 0x2d0 │ │ │ │ + add r4, sp, #752 @ 0x2f0 │ │ │ │ lsls r3, r2, #1 │ │ │ │ - add r4, sp, #688 @ 0x2b0 │ │ │ │ + add r4, sp, #720 @ 0x2d0 │ │ │ │ lsls r3, r2, #1 │ │ │ │ - ldmia r0!, {r6, r7} │ │ │ │ + ldmia r0!, {r3, r6, r7} │ │ │ │ lsls r7, r1, #1 │ │ │ │ cmp r4, #2 │ │ │ │ ble.n 3152d2 >::_M_default_append(unsigned int)@@Base+0x9270e> │ │ │ │ mov ip, r2 │ │ │ │ ldr.w r3, [fp, r3, lsl #2] │ │ │ │ ldr r7, [r5, #8] │ │ │ │ ldr.w lr, [r7, r3, lsl #2] │ │ │ │ @@ -870806,27 +870807,27 @@ │ │ │ │ b.n 315468 >::_M_default_append(unsigned int)@@Base+0x928a4> │ │ │ │ ldrb.w r2, [r9, #385] @ 0x181 │ │ │ │ lsls r2, r2, #30 │ │ │ │ beq.n 315606 >::_M_default_append(unsigned int)@@Base+0x92a42> │ │ │ │ b.n 3155ea >::_M_default_append(unsigned int)@@Base+0x92a26> │ │ │ │ nop │ │ │ │ ... │ │ │ │ - stmia r7!, {r2, r3, r4} │ │ │ │ + stmia r7!, {r2, r5} │ │ │ │ lsls r7, r1, #1 │ │ │ │ - itee vc │ │ │ │ + itte vc │ │ │ │ lslvc r7, r1, #1 │ │ │ │ - lsrvs r2, r3, #7 │ │ │ │ + lsrvc r2, r4, #7 │ │ │ │ lslvs r5, r1, #1 │ │ │ │ - it pl │ │ │ │ - lslpl r7, r1, #1 │ │ │ │ - lsrs r0, r0, #7 │ │ │ │ + nop {6} │ │ │ │ + lsls r7, r1, #1 │ │ │ │ + lsrs r0, r1, #7 │ │ │ │ lsls r5, r1, #1 │ │ │ │ - ite pl │ │ │ │ + itt pl │ │ │ │ lslpl r7, r1, #1 │ │ │ │ - bkpt 0x0072 │ │ │ │ + bkpt 0x007a │ │ │ │ lsls r7, r1, #1 │ │ │ │ ldr.w sl, [sp, #88] @ 0x58 │ │ │ │ ldr.w r3, [sl, #4] │ │ │ │ subs r3, r3, r2 │ │ │ │ ldr r2, [sp, #124] @ 0x7c │ │ │ │ adds r2, #1 │ │ │ │ str r2, [sp, #124] @ 0x7c │ │ │ │ @@ -871061,19 +871062,19 @@ │ │ │ │ b.n 31587a >::_M_default_append(unsigned int)@@Base+0x92cb6> │ │ │ │ b.n 3158fa >::_M_default_append(unsigned int)@@Base+0x92d36> │ │ │ │ nop.w │ │ │ │ str r6, [r4, #100] @ 0x64 │ │ │ │ str r6, [r4, #100] @ 0x64 │ │ │ │ str r6, [r4, #100] @ 0x64 │ │ │ │ subs r7, #230 @ 0xe6 │ │ │ │ - pop {r3, r6} │ │ │ │ + pop {r4, r6} │ │ │ │ lsls r7, r1, #1 │ │ │ │ - lsls r6, r5, #26 │ │ │ │ + lsls r6, r6, #26 │ │ │ │ lsls r5, r1, #1 │ │ │ │ - pop {r1, r3, r7} │ │ │ │ + pop {r1, r4, r7} │ │ │ │ lsls r7, r1, #1 │ │ │ │ ldr r3, [sp, #112] @ 0x70 │ │ │ │ add.w r8, r8, #1 │ │ │ │ cmp r3, r8 │ │ │ │ bgt.n 31587a >::_M_default_append(unsigned int)@@Base+0x92cb6> │ │ │ │ mov r5, fp │ │ │ │ ldr r7, [sp, #252] @ 0xfc │ │ │ │ @@ -871610,45 +871611,45 @@ │ │ │ │ bl 17c90 │ │ │ │ ldr r0, [pc, #84] @ (315f18 >::_M_default_append(unsigned int)@@Base+0x93354>) │ │ │ │ mov.w r1, #4294967295 @ 0xffffffff │ │ │ │ add r0, pc │ │ │ │ bl 17e10 │ │ │ │ b.w 315420 >::_M_default_append(unsigned int)@@Base+0x9285c> │ │ │ │ ... │ │ │ │ - rev r6, r4 │ │ │ │ + rev r6, r5 │ │ │ │ lsls r7, r1, #1 │ │ │ │ - @ instruction: 0xb8a6 │ │ │ │ + @ instruction: 0xb8ae │ │ │ │ lsls r7, r1, #1 │ │ │ │ - lsls r4, r1, #12 │ │ │ │ + lsls r4, r2, #12 │ │ │ │ lsls r5, r1, #1 │ │ │ │ - @ instruction: 0xb886 │ │ │ │ + @ instruction: 0xb88e │ │ │ │ lsls r7, r1, #1 │ │ │ │ - lsls r6, r5, #11 │ │ │ │ + lsls r6, r6, #11 │ │ │ │ lsls r5, r1, #1 │ │ │ │ - @ instruction: 0xb8d4 │ │ │ │ + @ instruction: 0xb8dc │ │ │ │ lsls r7, r1, #1 │ │ │ │ - @ instruction: 0xb798 │ │ │ │ + @ instruction: 0xb7a0 │ │ │ │ lsls r7, r1, #1 │ │ │ │ - @ instruction: 0xb712 │ │ │ │ + @ instruction: 0xb71a │ │ │ │ lsls r7, r1, #1 │ │ │ │ - push {r1, r3, r4, r6, r7, lr} │ │ │ │ + push {r1, r5, r6, r7, lr} │ │ │ │ lsls r7, r1, #1 │ │ │ │ - lsls r2, r0, #1 │ │ │ │ + lsls r2, r1, #1 │ │ │ │ lsls r5, r1, #1 │ │ │ │ - push {r4, r6, r7, lr} │ │ │ │ + push {r3, r4, r6, r7, lr} │ │ │ │ lsls r7, r1, #1 │ │ │ │ - push {r1, r3, r4, lr} │ │ │ │ + push {r1, r5, lr} │ │ │ │ lsls r7, r1, #1 │ │ │ │ - vmla.i q0, q0, d0[3] │ │ │ │ - push {r3, r5, r6, r7} │ │ │ │ + vmla.i q0, q4, d0[3] │ │ │ │ + push {r4, r5, r6, r7} │ │ │ │ lsls r7, r1, #1 │ │ │ │ - vhadd.u16 q8, q0, q6 │ │ │ │ - push {r3, r6, r7} │ │ │ │ + vhadd.u16 q8, q4, q6 │ │ │ │ + push {r4, r6, r7} │ │ │ │ lsls r7, r1, #1 │ │ │ │ - vhadd.u32 q0, q7, q6 │ │ │ │ + vhadd.u q0, q3, q6 │ │ │ │ mov r0, sl │ │ │ │ bl 5253b4 │ │ │ │ ldr.w r2, [pc, #2800] @ 316a14 >::_M_default_append(unsigned int)@@Base+0x93e50> │ │ │ │ ldr r1, [sp, #252] @ 0xfc │ │ │ │ movw r3, #2638 @ 0xa4e │ │ │ │ add r2, pc │ │ │ │ bl 16e9c │ │ │ │ @@ -872634,150 +872635,150 @@ │ │ │ │ adds r0, #12 │ │ │ │ bl 17c90 │ │ │ │ ldr r0, [pc, #352] @ (316b68 >::_M_default_append(unsigned int)@@Base+0x93fa4>) │ │ │ │ mov.w r1, #4294967295 @ 0xffffffff │ │ │ │ add r0, pc │ │ │ │ bl 17e10 │ │ │ │ b.w 315aee >::_M_default_append(unsigned int)@@Base+0x92f2a> │ │ │ │ - push {r3, r5, r6, r7} │ │ │ │ + push {r4, r5, r6, r7} │ │ │ │ lsls r7, r1, #1 │ │ │ │ - push {r1, r2, r4, r6, r7} │ │ │ │ + push {r1, r2, r3, r4, r6, r7} │ │ │ │ lsls r7, r1, #1 │ │ │ │ - cbnz r0, 316a3c >::_M_default_append(unsigned int)@@Base+0x93e78> │ │ │ │ + cbnz r0, 316a3e >::_M_default_append(unsigned int)@@Base+0x93e7a> │ │ │ │ lsls r7, r1, #1 │ │ │ │ - sxtb r4, r1 │ │ │ │ + sxtb r4, r2 │ │ │ │ lsls r7, r1, #1 │ │ │ │ - ldc2 0, cr0, [r0], #304 @ 0x130 │ │ │ │ - uxth r4, r5 │ │ │ │ + ldc2 0, cr0, [r8], #304 @ 0x130 │ │ │ │ + uxth r4, r6 │ │ │ │ lsls r7, r1, #1 │ │ │ │ - @ instruction: 0xb818 │ │ │ │ + @ instruction: 0xb820 │ │ │ │ lsls r7, r1, #1 │ │ │ │ - cbz r2, 316a50 >::_M_default_append(unsigned int)@@Base+0x93e8c> │ │ │ │ + cbz r2, 316a52 >::_M_default_append(unsigned int)@@Base+0x93e8e> │ │ │ │ lsls r7, r1, #1 │ │ │ │ - @ instruction: 0xfbd8004c │ │ │ │ - push {r2, r3, r4, r6} │ │ │ │ + @ instruction: 0xfbe0004c │ │ │ │ + push {r2, r5, r6} │ │ │ │ lsls r7, r1, #1 │ │ │ │ - cbz r6, 316a6c >::_M_default_append(unsigned int)@@Base+0x93ea8> │ │ │ │ + cbz r6, 316a6e >::_M_default_append(unsigned int)@@Base+0x93eaa> │ │ │ │ lsls r7, r1, #1 │ │ │ │ - cbz r6, 316a46 >::_M_default_append(unsigned int)@@Base+0x93e82> │ │ │ │ + cbz r6, 316a48 >::_M_default_append(unsigned int)@@Base+0x93e84> │ │ │ │ lsls r7, r1, #1 │ │ │ │ - @ instruction: 0xfb74004c │ │ │ │ - sub sp, #456 @ 0x1c8 │ │ │ │ + @ instruction: 0xfb7c004c │ │ │ │ + sub sp, #488 @ 0x1e8 │ │ │ │ lsls r7, r1, #1 │ │ │ │ - @ instruction: 0xfb58004c │ │ │ │ - @ instruction: 0xb682 │ │ │ │ + @ instruction: 0xfb60004c │ │ │ │ + @ instruction: 0xb68a │ │ │ │ lsls r7, r1, #1 │ │ │ │ - @ instruction: 0xb6c0 │ │ │ │ + @ instruction: 0xb6c8 │ │ │ │ lsls r7, r1, #1 │ │ │ │ - sub sp, #120 @ 0x78 │ │ │ │ + sub sp, #152 @ 0x98 │ │ │ │ lsls r7, r1, #1 │ │ │ │ - @ instruction: 0xfb04004c │ │ │ │ - add sp, #496 @ 0x1f0 │ │ │ │ + @ instruction: 0xfb0c004c │ │ │ │ + sub sp, #16 │ │ │ │ lsls r7, r1, #1 │ │ │ │ - @ instruction: 0xfae2004c │ │ │ │ - add sp, #352 @ 0x160 │ │ │ │ + @ instruction: 0xfaea004c │ │ │ │ + add sp, #384 @ 0x180 │ │ │ │ lsls r7, r1, #1 │ │ │ │ - @ instruction: 0xfabc004c │ │ │ │ - sub sp, #24 │ │ │ │ + @ instruction: 0xfac4004c │ │ │ │ + sub sp, #56 @ 0x38 │ │ │ │ lsls r7, r1, #1 │ │ │ │ - add r7, sp, #64 @ 0x40 │ │ │ │ + add r7, sp, #96 @ 0x60 │ │ │ │ lsls r7, r1, #1 │ │ │ │ - ldr??.w r0, [r6, ip] │ │ │ │ - add r6, sp, #552 @ 0x228 │ │ │ │ + ldr??.w r0, [lr, ip] │ │ │ │ + add r6, sp, #584 @ 0x248 │ │ │ │ lsls r7, r1, #1 │ │ │ │ - ldr??.w r0, [r0, #76] @ 0x4c │ │ │ │ - push {r2, r3, r4, r5, r6} │ │ │ │ + ldr??.w r0, [r8, #76] @ 0x4c │ │ │ │ + push {r2, r7} │ │ │ │ lsls r7, r1, #1 │ │ │ │ - add r4, sp, #872 @ 0x368 │ │ │ │ + add r4, sp, #904 @ 0x388 │ │ │ │ lsls r7, r1, #1 │ │ │ │ - @ instruction: 0xf740004c │ │ │ │ - cbz r6, 316abe >::_M_default_append(unsigned int)@@Base+0x93efa> │ │ │ │ + @ instruction: 0xf748004c │ │ │ │ + cbz r6, 316ac0 >::_M_default_append(unsigned int)@@Base+0x93efc> │ │ │ │ lsls r7, r1, #1 │ │ │ │ - cbz r6, 316ad8 >::_M_default_append(unsigned int)@@Base+0x93f14> │ │ │ │ + cbz r6, 316ada >::_M_default_append(unsigned int)@@Base+0x93f16> │ │ │ │ lsls r7, r1, #1 │ │ │ │ - cbz r4, 316aec >::_M_default_append(unsigned int)@@Base+0x93f28> │ │ │ │ + cbz r4, 316aee >::_M_default_append(unsigned int)@@Base+0x93f2a> │ │ │ │ lsls r7, r1, #1 │ │ │ │ - add r4, sp, #504 @ 0x1f8 │ │ │ │ + add r4, sp, #536 @ 0x218 │ │ │ │ lsls r7, r1, #1 │ │ │ │ - @ instruction: 0xf6e6004c │ │ │ │ - add r4, sp, #400 @ 0x190 │ │ │ │ + @ instruction: 0xf6ee004c │ │ │ │ + add r4, sp, #432 @ 0x1b0 │ │ │ │ lsls r7, r1, #1 │ │ │ │ - movt r0, #43084 @ 0xa84c │ │ │ │ - add r4, sp, #288 @ 0x120 │ │ │ │ + @ instruction: 0xf6d2004c │ │ │ │ + add r4, sp, #320 @ 0x140 │ │ │ │ lsls r7, r1, #1 │ │ │ │ - subw r0, lr, #2124 @ 0x84c │ │ │ │ - add r4, sp, #32 │ │ │ │ + @ instruction: 0xf6b6004c │ │ │ │ + add r4, sp, #64 @ 0x40 │ │ │ │ lsls r7, r1, #1 │ │ │ │ - @ instruction: 0xf66e004c │ │ │ │ - add r3, sp, #936 @ 0x3a8 │ │ │ │ + @ instruction: 0xf676004c │ │ │ │ + add r3, sp, #968 @ 0x3c8 │ │ │ │ lsls r7, r1, #1 │ │ │ │ - @ instruction: 0xf652004c │ │ │ │ - add r3, sp, #832 @ 0x340 │ │ │ │ + @ instruction: 0xf65a004c │ │ │ │ + add r3, sp, #864 @ 0x360 │ │ │ │ lsls r7, r1, #1 │ │ │ │ - @ instruction: 0xf636004c │ │ │ │ - add r3, sp, #720 @ 0x2d0 │ │ │ │ + @ instruction: 0xf63e004c │ │ │ │ + add r3, sp, #752 @ 0x2f0 │ │ │ │ lsls r7, r1, #1 │ │ │ │ - @ instruction: 0xf61a004c │ │ │ │ - add r3, sp, #584 @ 0x248 │ │ │ │ + @ instruction: 0xf622004c │ │ │ │ + add r3, sp, #616 @ 0x268 │ │ │ │ lsls r7, r1, #1 │ │ │ │ - @ instruction: 0xf5f8004c │ │ │ │ - add r3, sp, #464 @ 0x1d0 │ │ │ │ + addw r0, r0, #2124 @ 0x84c │ │ │ │ + add r3, sp, #496 @ 0x1f0 │ │ │ │ lsls r7, r1, #1 │ │ │ │ - rsbs r0, ip, #13369344 @ 0xcc0000 │ │ │ │ - add r3, sp, #360 @ 0x168 │ │ │ │ + @ instruction: 0xf5e4004c │ │ │ │ + add r3, sp, #392 @ 0x188 │ │ │ │ lsls r7, r1, #1 │ │ │ │ - rsb r0, r0, #13369344 @ 0xcc0000 │ │ │ │ - add r3, sp, #240 @ 0xf0 │ │ │ │ + rsb r0, r8, #13369344 @ 0xcc0000 │ │ │ │ + add r3, sp, #272 @ 0x110 │ │ │ │ lsls r7, r1, #1 │ │ │ │ - sub.w r0, r2, #13369344 @ 0xcc0000 │ │ │ │ - add r3, sp, #128 @ 0x80 │ │ │ │ + sub.w r0, sl, #13369344 @ 0xcc0000 │ │ │ │ + add r3, sp, #160 @ 0xa0 │ │ │ │ lsls r7, r1, #1 │ │ │ │ - @ instruction: 0xf586004c │ │ │ │ - add r3, sp, #8 │ │ │ │ + @ instruction: 0xf58e004c │ │ │ │ + add r3, sp, #40 @ 0x28 │ │ │ │ lsls r7, r1, #1 │ │ │ │ - sbc.w r0, r8, #13369344 @ 0xcc0000 │ │ │ │ - add r2, sp, #920 @ 0x398 │ │ │ │ + sbcs.w r0, r0, #13369344 @ 0xcc0000 │ │ │ │ + add r2, sp, #952 @ 0x3b8 │ │ │ │ lsls r7, r1, #1 │ │ │ │ - adc.w r0, ip, #13369344 @ 0xcc0000 │ │ │ │ - add r2, sp, #808 @ 0x328 │ │ │ │ + adcs.w r0, r4, #13369344 @ 0xcc0000 │ │ │ │ + add r2, sp, #840 @ 0x348 │ │ │ │ lsls r7, r1, #1 │ │ │ │ - @ instruction: 0xf530004c │ │ │ │ - add r2, sp, #696 @ 0x2b8 │ │ │ │ + @ instruction: 0xf538004c │ │ │ │ + add r2, sp, #728 @ 0x2d8 │ │ │ │ lsls r7, r1, #1 │ │ │ │ - adds.w r0, r4, #13369344 @ 0xcc0000 │ │ │ │ - add r2, sp, #584 @ 0x248 │ │ │ │ + adds.w r0, ip, #13369344 @ 0xcc0000 │ │ │ │ + add r2, sp, #616 @ 0x268 │ │ │ │ lsls r7, r1, #1 │ │ │ │ - @ instruction: 0xf4f8004c │ │ │ │ - add r2, sp, #472 @ 0x1d8 │ │ │ │ + add.w r0, r0, #13369344 @ 0xcc0000 │ │ │ │ + add r2, sp, #504 @ 0x1f8 │ │ │ │ lsls r7, r1, #1 │ │ │ │ - @ instruction: 0xf4dc004c │ │ │ │ - add r2, sp, #328 @ 0x148 │ │ │ │ + @ instruction: 0xf4e4004c │ │ │ │ + add r2, sp, #360 @ 0x168 │ │ │ │ lsls r7, r1, #1 │ │ │ │ - @ instruction: 0xf4b8004c │ │ │ │ - add r2, sp, #216 @ 0xd8 │ │ │ │ + @ instruction: 0xf4c0004c │ │ │ │ + add r2, sp, #248 @ 0xf8 │ │ │ │ lsls r7, r1, #1 │ │ │ │ - eors.w r0, ip, #13369344 @ 0xcc0000 │ │ │ │ - add r2, sp, #104 @ 0x68 │ │ │ │ + @ instruction: 0xf4a4004c │ │ │ │ + add r2, sp, #136 @ 0x88 │ │ │ │ lsls r7, r1, #1 │ │ │ │ - eor.w r0, r0, #13369344 @ 0xcc0000 │ │ │ │ - add r1, sp, #968 @ 0x3c8 │ │ │ │ + eor.w r0, r8, #13369344 @ 0xcc0000 │ │ │ │ + add r1, sp, #1000 @ 0x3e8 │ │ │ │ lsls r7, r1, #1 │ │ │ │ - orrs.w r0, r8, #13369344 @ 0xcc0000 │ │ │ │ - add r1, sp, #864 @ 0x360 │ │ │ │ + orn r0, r0, #13369344 @ 0xcc0000 │ │ │ │ + add r1, sp, #896 @ 0x380 │ │ │ │ lsls r7, r1, #1 │ │ │ │ - bics.w r0, lr, #13369344 @ 0xcc0000 │ │ │ │ - add r1, sp, #752 @ 0x2f0 │ │ │ │ + orr.w r0, r6, #13369344 @ 0xcc0000 │ │ │ │ + add r1, sp, #784 @ 0x310 │ │ │ │ lsls r7, r1, #1 │ │ │ │ - bic.w r0, r2, #13369344 @ 0xcc0000 │ │ │ │ - add r1, sp, #640 @ 0x280 │ │ │ │ + bic.w r0, sl, #13369344 @ 0xcc0000 │ │ │ │ + add r1, sp, #672 @ 0x2a0 │ │ │ │ lsls r7, r1, #1 │ │ │ │ - and.w r0, r6, #13369344 @ 0xcc0000 │ │ │ │ - add r1, sp, #528 @ 0x210 │ │ │ │ + and.w r0, lr, #13369344 @ 0xcc0000 │ │ │ │ + add r1, sp, #560 @ 0x230 │ │ │ │ lsls r7, r1, #1 │ │ │ │ - @ instruction: 0xf3ea004c │ │ │ │ + @ instruction: 0xf3f2004c │ │ │ │ push {r3, r4, r5, lr} │ │ │ │ mov.w ip, #4096 @ 0x1000 │ │ │ │ sub.w ip, sp, ip │ │ │ │ str.w r0, [ip, #4080] @ 0xff0 │ │ │ │ ldr r3, [r0, #32] │ │ │ │ cmp r3, #0 │ │ │ │ bge.n 316bf0 >::_M_default_append(unsigned int)@@Base+0x9402c> │ │ │ │ @@ -872849,17 +872850,17 @@ │ │ │ │ str r3, [r5, #44] @ 0x2c │ │ │ │ b.n 316be4 >::_M_default_append(unsigned int)@@Base+0x94020> │ │ │ │ ldr r3, [r5, #40] @ 0x28 │ │ │ │ ldr.w lr, [r5] │ │ │ │ adds r3, #1 │ │ │ │ str r3, [r5, #40] @ 0x28 │ │ │ │ b.n 316be4 >::_M_default_append(unsigned int)@@Base+0x94020> │ │ │ │ - add r7, pc, #504 @ (adr r7, 316e2c >::_M_default_append(unsigned int)@@Base+0x94268>) │ │ │ │ + add r7, pc, #536 @ (adr r7, 316e4c >::_M_default_append(unsigned int)@@Base+0x94288>) │ │ │ │ lsls r7, r1, #1 │ │ │ │ - movs r4, #12 │ │ │ │ + movs r4, #20 │ │ │ │ lsls r5, r1, #1 │ │ │ │ push {r4, r5, r6, lr} │ │ │ │ mov.w ip, #4096 @ 0x1000 │ │ │ │ sub.w ip, sp, ip │ │ │ │ str.w r0, [ip, #4040] @ 0xfc8 │ │ │ │ mov r6, r2 │ │ │ │ ldr r2, [pc, #416] @ (316dec >::_M_default_append(unsigned int)@@Base+0x94228>) │ │ │ │ @@ -873031,38 +873032,38 @@ │ │ │ │ blx 1172c <__stack_chk_fail@plt> │ │ │ │ ldrb r6, [r7, #22] │ │ │ │ lsls r0, r3, #1 │ │ │ │ asrs r0, r7, #6 │ │ │ │ movs r0, r0 │ │ │ │ ldrb r4, [r3, #22] │ │ │ │ lsls r0, r3, #1 │ │ │ │ - add r5, sp, #880 @ 0x370 │ │ │ │ + add r5, sp, #912 @ 0x390 │ │ │ │ lsls r7, r1, #1 │ │ │ │ - add r5, sp, #808 @ 0x328 │ │ │ │ + add r5, sp, #840 @ 0x348 │ │ │ │ lsls r7, r1, #1 │ │ │ │ - add r6, pc, #632 @ (adr r6, 31707c >::_M_default_append(unsigned int)@@Base+0x944b8>) │ │ │ │ + add r6, pc, #664 @ (adr r6, 31709c >::_M_default_append(unsigned int)@@Base+0x944d8>) │ │ │ │ lsls r7, r1, #1 │ │ │ │ - add.w r0, r6, #76 @ 0x4c │ │ │ │ - add r5, sp, #720 @ 0x2d0 │ │ │ │ + add.w r0, lr, #76 @ 0x4c │ │ │ │ + add r5, sp, #752 @ 0x2f0 │ │ │ │ lsls r7, r1, #1 │ │ │ │ - add r6, pc, #336 @ (adr r6, 316f60 >::_M_default_append(unsigned int)@@Base+0x9439c>) │ │ │ │ + add r6, pc, #368 @ (adr r6, 316f80 >::_M_default_append(unsigned int)@@Base+0x943bc>) │ │ │ │ lsls r7, r1, #1 │ │ │ │ - @ instruction: 0xf0bc004c │ │ │ │ - add r5, sp, #664 @ 0x298 │ │ │ │ + @ instruction: 0xf0c4004c │ │ │ │ + add r5, sp, #696 @ 0x2b8 │ │ │ │ lsls r7, r1, #1 │ │ │ │ - add r6, pc, #40 @ (adr r6, 316e44 >::_M_default_append(unsigned int)@@Base+0x94280>) │ │ │ │ + add r6, pc, #72 @ (adr r6, 316e64 >::_M_default_append(unsigned int)@@Base+0x942a0>) │ │ │ │ lsls r7, r1, #1 │ │ │ │ - orns r0, r2, #76 @ 0x4c │ │ │ │ - add r5, sp, #608 @ 0x260 │ │ │ │ + orns r0, sl, #76 @ 0x4c │ │ │ │ + add r5, sp, #640 @ 0x280 │ │ │ │ lsls r7, r1, #1 │ │ │ │ - add r5, sp, #728 @ 0x2d8 │ │ │ │ + add r5, sp, #760 @ 0x2f8 │ │ │ │ lsls r7, r1, #1 │ │ │ │ - add r5, pc, #712 @ (adr r5, 3170f4 >::_M_default_append(unsigned int)@@Base+0x94530>) │ │ │ │ + add r5, pc, #744 @ (adr r5, 317114 >::_M_default_append(unsigned int)@@Base+0x94550>) │ │ │ │ lsls r7, r1, #1 │ │ │ │ - ands.w r0, r8, #76 @ 0x4c │ │ │ │ + bic.w r0, r0, #76 @ 0x4c │ │ │ │ stmdb sp!, {r4, r5, r6, r7, r8, r9, sl, fp, lr} │ │ │ │ mov.w ip, #4096 @ 0x1000 │ │ │ │ sub.w ip, sp, ip │ │ │ │ str.w r0, [ip, #4040] @ 0xfc8 │ │ │ │ sub sp, #20 │ │ │ │ ldr.w r4, [r1, r2, lsl #2] │ │ │ │ cmp r2, r4 │ │ │ │ @@ -873135,29 +873136,29 @@ │ │ │ │ ldr.w r4, [sl, r4, lsl #2] │ │ │ │ ldr.w ip, [r4, #212] @ 0xd4 │ │ │ │ ldr r4, [pc, #36] @ (316f28 >::_M_default_append(unsigned int)@@Base+0x94364>) │ │ │ │ add r4, pc │ │ │ │ b.n 316e66 >::_M_default_append(unsigned int)@@Base+0x942a2> │ │ │ │ add sp, #20 │ │ │ │ ldmia.w sp!, {r4, r5, r6, r7, r8, r9, sl, fp, pc} │ │ │ │ - str r4, [r6, r4] │ │ │ │ + str r4, [r7, r4] │ │ │ │ lsls r7, r1, #1 │ │ │ │ - add r5, sp, #168 @ 0xa8 │ │ │ │ + add r5, sp, #200 @ 0xc8 │ │ │ │ lsls r7, r1, #1 │ │ │ │ - add r4, sp, #1016 @ 0x3f8 │ │ │ │ + add r5, sp, #24 │ │ │ │ lsls r7, r1, #1 │ │ │ │ - str r0, [r0, r4] │ │ │ │ + str r0, [r1, r4] │ │ │ │ lsls r7, r1, #1 │ │ │ │ - add r5, sp, #56 @ 0x38 │ │ │ │ + add r5, sp, #88 @ 0x58 │ │ │ │ lsls r7, r1, #1 │ │ │ │ - add r4, sp, #952 @ 0x3b8 │ │ │ │ + add r4, sp, #984 @ 0x3d8 │ │ │ │ lsls r7, r1, #1 │ │ │ │ - str r6, [r1, #84] @ 0x54 │ │ │ │ + str r6, [r2, #84] @ 0x54 │ │ │ │ lsls r0, r2, #1 │ │ │ │ - add r4, sp, #568 @ 0x238 │ │ │ │ + add r4, sp, #600 @ 0x258 │ │ │ │ lsls r7, r1, #1 │ │ │ │ stmdb sp!, {r4, r5, r6, r7, r8, r9, sl, fp, lr} │ │ │ │ mov.w ip, #4096 @ 0x1000 │ │ │ │ sub.w ip, sp, ip │ │ │ │ str.w r0, [ip, #3960] @ 0xf78 │ │ │ │ sub sp, #100 @ 0x64 │ │ │ │ ldr.w r3, [pc, #2680] @ 3179b8 >::_M_default_append(unsigned int)@@Base+0x94df4> │ │ │ │ @@ -874150,75 +874151,75 @@ │ │ │ │ nop │ │ │ │ asrs r0, r7, #6 │ │ │ │ movs r0, r0 │ │ │ │ ldrb r6, [r7, #10] │ │ │ │ lsls r0, r3, #1 │ │ │ │ ldrb r4, [r4, #10] │ │ │ │ lsls r0, r3, #1 │ │ │ │ - add r4, pc, #536 @ (adr r4, 317be0 >::_M_default_append(unsigned int)@@Base+0x9501c>) │ │ │ │ + add r4, pc, #568 @ (adr r4, 317c00 >::_M_default_append(unsigned int)@@Base+0x9503c>) │ │ │ │ lsls r7, r1, #1 │ │ │ │ - add r4, pc, #120 @ (adr r4, 317a44 >::_M_default_append(unsigned int)@@Base+0x94e80>) │ │ │ │ + add r4, pc, #152 @ (adr r4, 317a64 >::_M_default_append(unsigned int)@@Base+0x94ea0>) │ │ │ │ lsls r7, r1, #1 │ │ │ │ - add r4, pc, #88 @ (adr r4, 317a28 >::_M_default_append(unsigned int)@@Base+0x94e64>) │ │ │ │ + add r4, pc, #120 @ (adr r4, 317a48 >::_M_default_append(unsigned int)@@Base+0x94e84>) │ │ │ │ lsls r7, r1, #1 │ │ │ │ - add r0, pc, #704 @ (adr r0, 317c94 >::_M_default_append(unsigned int)@@Base+0x950d0>) │ │ │ │ + add r0, pc, #736 @ (adr r0, 317cb4 >::_M_default_append(unsigned int)@@Base+0x950f0>) │ │ │ │ lsls r7, r1, #1 │ │ │ │ - add r0, pc, #16 @ (adr r0, 3179e8 >::_M_default_append(unsigned int)@@Base+0x94e24>) │ │ │ │ + add r0, pc, #48 @ (adr r0, 317a08 >::_M_default_append(unsigned int)@@Base+0x94e44>) │ │ │ │ lsls r7, r1, #1 │ │ │ │ - ldr r7, [sp, #704] @ 0x2c0 │ │ │ │ + ldr r7, [sp, #736] @ 0x2e0 │ │ │ │ lsls r7, r1, #1 │ │ │ │ - ldr r7, [sp, #56] @ 0x38 │ │ │ │ + ldr r7, [sp, #88] @ 0x58 │ │ │ │ lsls r7, r1, #1 │ │ │ │ - ldr r4, [sp, #16] │ │ │ │ + ldr r4, [sp, #48] @ 0x30 │ │ │ │ lsls r7, r1, #1 │ │ │ │ - b.n 3176bc >::_M_default_append(unsigned int)@@Base+0x94af8> │ │ │ │ + b.n 3176cc >::_M_default_append(unsigned int)@@Base+0x94b08> │ │ │ │ lsls r4, r1, #1 │ │ │ │ - ldr r4, [sp, #472] @ 0x1d8 │ │ │ │ + ldr r4, [sp, #504] @ 0x1f8 │ │ │ │ lsls r7, r1, #1 │ │ │ │ - ldr r4, [sp, #336] @ 0x150 │ │ │ │ + ldr r4, [sp, #368] @ 0x170 │ │ │ │ lsls r7, r1, #1 │ │ │ │ - ldr r4, [sp, #48] @ 0x30 │ │ │ │ + ldr r4, [sp, #80] @ 0x50 │ │ │ │ lsls r7, r1, #1 │ │ │ │ - ldr r3, [sp, #80] @ 0x50 │ │ │ │ + ldr r3, [sp, #112] @ 0x70 │ │ │ │ lsls r7, r1, #1 │ │ │ │ - b.n 3174f0 >::_M_default_append(unsigned int)@@Base+0x9492c> │ │ │ │ + b.n 317500 >::_M_default_append(unsigned int)@@Base+0x9493c> │ │ │ │ lsls r4, r1, #1 │ │ │ │ - ldr r3, [sp, #360] @ 0x168 │ │ │ │ + ldr r3, [sp, #392] @ 0x188 │ │ │ │ lsls r7, r1, #1 │ │ │ │ - ldr r2, [sp, #648] @ 0x288 │ │ │ │ + ldr r2, [sp, #680] @ 0x2a8 │ │ │ │ lsls r7, r1, #1 │ │ │ │ - b.n 317418 >::_M_default_append(unsigned int)@@Base+0x94854> │ │ │ │ + b.n 317428 >::_M_default_append(unsigned int)@@Base+0x94864> │ │ │ │ lsls r4, r1, #1 │ │ │ │ - ldr r2, [sp, #544] @ 0x220 │ │ │ │ + ldr r2, [sp, #576] @ 0x240 │ │ │ │ lsls r7, r1, #1 │ │ │ │ - b.n 3173ec >::_M_default_append(unsigned int)@@Base+0x94828> │ │ │ │ + b.n 3173fc >::_M_default_append(unsigned int)@@Base+0x94838> │ │ │ │ lsls r4, r1, #1 │ │ │ │ - ldr r2, [sp, #424] @ 0x1a8 │ │ │ │ + ldr r2, [sp, #456] @ 0x1c8 │ │ │ │ lsls r7, r1, #1 │ │ │ │ - b.n 3173b8 >::_M_default_append(unsigned int)@@Base+0x947f4> │ │ │ │ + b.n 3173c8 >::_M_default_append(unsigned int)@@Base+0x94804> │ │ │ │ lsls r4, r1, #1 │ │ │ │ - ldr r2, [sp, #320] @ 0x140 │ │ │ │ + ldr r2, [sp, #352] @ 0x160 │ │ │ │ lsls r7, r1, #1 │ │ │ │ - b.n 31738c >::_M_default_append(unsigned int)@@Base+0x947c8> │ │ │ │ + b.n 31739c >::_M_default_append(unsigned int)@@Base+0x947d8> │ │ │ │ lsls r4, r1, #1 │ │ │ │ - ldr r2, [sp, #216] @ 0xd8 │ │ │ │ + ldr r2, [sp, #248] @ 0xf8 │ │ │ │ lsls r7, r1, #1 │ │ │ │ - b.n 317360 >::_M_default_append(unsigned int)@@Base+0x9479c> │ │ │ │ + b.n 317370 >::_M_default_append(unsigned int)@@Base+0x947ac> │ │ │ │ lsls r4, r1, #1 │ │ │ │ - ldr r2, [sp, #112] @ 0x70 │ │ │ │ + ldr r2, [sp, #144] @ 0x90 │ │ │ │ lsls r7, r1, #1 │ │ │ │ - b.n 317334 >::_M_default_append(unsigned int)@@Base+0x94770> │ │ │ │ + b.n 317344 >::_M_default_append(unsigned int)@@Base+0x94780> │ │ │ │ lsls r4, r1, #1 │ │ │ │ - ldr r2, [sp, #8] │ │ │ │ + ldr r2, [sp, #40] @ 0x28 │ │ │ │ lsls r7, r1, #1 │ │ │ │ - b.n 317308 >::_M_default_append(unsigned int)@@Base+0x94744> │ │ │ │ + b.n 317318 >::_M_default_append(unsigned int)@@Base+0x94754> │ │ │ │ lsls r4, r1, #1 │ │ │ │ - ldr r1, [sp, #920] @ 0x398 │ │ │ │ + ldr r1, [sp, #952] @ 0x3b8 │ │ │ │ lsls r7, r1, #1 │ │ │ │ - b.n 3172d8 >::_M_default_append(unsigned int)@@Base+0x94714> │ │ │ │ + b.n 3172e8 >::_M_default_append(unsigned int)@@Base+0x94724> │ │ │ │ lsls r4, r1, #1 │ │ │ │ push {r4, r5, r6, lr} │ │ │ │ mov.w ip, #4096 @ 0x1000 │ │ │ │ sub.w ip, sp, ip │ │ │ │ str.w r0, [ip, #4080] @ 0xff0 │ │ │ │ mov r4, r0 │ │ │ │ mov r6, r0 │ │ │ │ @@ -874286,29 +874287,29 @@ │ │ │ │ bl 17c90 │ │ │ │ ldr r0, [pc, #40] @ (317b1c >::_M_default_append(unsigned int)@@Base+0x94f58>) │ │ │ │ mov r1, r4 │ │ │ │ add r0, pc │ │ │ │ bl 17e10 │ │ │ │ b.n 317aae >::_M_default_append(unsigned int)@@Base+0x94eea> │ │ │ │ nop │ │ │ │ - ldr r0, [sp, #912] @ 0x390 │ │ │ │ + ldr r0, [sp, #944] @ 0x3b0 │ │ │ │ lsls r7, r1, #1 │ │ │ │ - b.n 3181a0 >::_M_default_append(unsigned int)@@Base+0x955dc> │ │ │ │ + b.n 3181b0 >::_M_default_append(unsigned int)@@Base+0x955ec> │ │ │ │ lsls r4, r1, #1 │ │ │ │ - ldr r0, [sp, #816] @ 0x330 │ │ │ │ + ldr r0, [sp, #848] @ 0x350 │ │ │ │ lsls r7, r1, #1 │ │ │ │ - b.n 318178 >::_M_default_append(unsigned int)@@Base+0x955b4> │ │ │ │ + b.n 318188 >::_M_default_append(unsigned int)@@Base+0x955c4> │ │ │ │ lsls r4, r1, #1 │ │ │ │ - ldr r0, [sp, #704] @ 0x2c0 │ │ │ │ + ldr r0, [sp, #736] @ 0x2e0 │ │ │ │ lsls r7, r1, #1 │ │ │ │ - b.n 318148 >::_M_default_append(unsigned int)@@Base+0x95584> │ │ │ │ + b.n 318158 >::_M_default_append(unsigned int)@@Base+0x95594> │ │ │ │ lsls r4, r1, #1 │ │ │ │ - ldr r0, [sp, #600] @ 0x258 │ │ │ │ + ldr r0, [sp, #632] @ 0x278 │ │ │ │ lsls r7, r1, #1 │ │ │ │ - b.n 31811c >::_M_default_append(unsigned int)@@Base+0x95558> │ │ │ │ + b.n 31812c >::_M_default_append(unsigned int)@@Base+0x95568> │ │ │ │ lsls r4, r1, #1 │ │ │ │ stmdb sp!, {r4, r5, r6, r7, r8, r9, lr} │ │ │ │ ldr.w r4, [r0, r1, lsl #2] │ │ │ │ ldr.w lr, [r0, r2, lsl #2] │ │ │ │ ldr r7, [r4, #40] @ 0x28 │ │ │ │ ldr.w r3, [lr, #40] @ 0x28 │ │ │ │ cmp r7, r3 │ │ │ │ @@ -874904,55 +874905,55 @@ │ │ │ │ movs r3, #0 │ │ │ │ b.n 317e3a >::_M_default_append(unsigned int)@@Base+0x95276> │ │ │ │ ... │ │ │ │ ldr r0, [r6, #92] @ 0x5c │ │ │ │ lsls r0, r3, #1 │ │ │ │ asrs r0, r7, #6 │ │ │ │ movs r0, r0 │ │ │ │ - str r7, [sp, #440] @ 0x1b8 │ │ │ │ + str r7, [sp, #472] @ 0x1d8 │ │ │ │ lsls r7, r1, #1 │ │ │ │ - add lr, sl │ │ │ │ + add lr, fp │ │ │ │ lsls r5, r1, #1 │ │ │ │ - add r2, r7 │ │ │ │ + add r2, r8 │ │ │ │ lsls r5, r1, #1 │ │ │ │ - ldr r5, [sp, #1000] @ 0x3e8 │ │ │ │ + ldr r6, [sp, #8] │ │ │ │ lsls r7, r1, #1 │ │ │ │ - str r5, [sp, #672] @ 0x2a0 │ │ │ │ + str r5, [sp, #704] @ 0x2c0 │ │ │ │ lsls r7, r1, #1 │ │ │ │ - str r4, [sp, #352] @ 0x160 │ │ │ │ + str r4, [sp, #384] @ 0x180 │ │ │ │ lsls r7, r1, #1 │ │ │ │ - udf #190 @ 0xbe │ │ │ │ + udf #198 @ 0xc6 │ │ │ │ lsls r4, r1, #1 │ │ │ │ - str r4, [sp, #440] @ 0x1b8 │ │ │ │ + str r4, [sp, #472] @ 0x1d8 │ │ │ │ lsls r7, r1, #1 │ │ │ │ ldr r2, [r7, #32] │ │ │ │ lsls r0, r3, #1 │ │ │ │ - str r3, [sp, #408] @ 0x198 │ │ │ │ + str r3, [sp, #440] @ 0x1b8 │ │ │ │ lsls r7, r1, #1 │ │ │ │ - ble.n 318148 >::_M_default_append(unsigned int)@@Base+0x95584> │ │ │ │ + ble.n 318158 >::_M_default_append(unsigned int)@@Base+0x95594> │ │ │ │ lsls r4, r1, #1 │ │ │ │ - str r3, [sp, #840] @ 0x348 │ │ │ │ + str r3, [sp, #872] @ 0x368 │ │ │ │ lsls r7, r1, #1 │ │ │ │ - ldr r3, [sp, #384] @ 0x180 │ │ │ │ + ldr r3, [sp, #416] @ 0x1a0 │ │ │ │ lsls r7, r1, #1 │ │ │ │ - str r2, [sp, #856] @ 0x358 │ │ │ │ + str r2, [sp, #888] @ 0x378 │ │ │ │ lsls r7, r1, #1 │ │ │ │ - ble.n 318238 >::_M_default_append(unsigned int)@@Base+0x95674> │ │ │ │ + ble.n 318248 >::_M_default_append(unsigned int)@@Base+0x95684> │ │ │ │ lsls r4, r1, #1 │ │ │ │ - ldr r3, [sp, #248] @ 0xf8 │ │ │ │ + ldr r3, [sp, #280] @ 0x118 │ │ │ │ lsls r7, r1, #1 │ │ │ │ - asrs r2, r5, #22 │ │ │ │ + asrs r2, r6, #22 │ │ │ │ lsls r5, r1, #1 │ │ │ │ - str r2, [sp, #376] @ 0x178 │ │ │ │ + str r2, [sp, #408] @ 0x198 │ │ │ │ lsls r7, r1, #1 │ │ │ │ - bgt.n 318158 >::_M_default_append(unsigned int)@@Base+0x95594> │ │ │ │ + bgt.n 318168 >::_M_default_append(unsigned int)@@Base+0x955a4> │ │ │ │ lsls r4, r1, #1 │ │ │ │ - str r2, [sp, #280] @ 0x118 │ │ │ │ + str r2, [sp, #312] @ 0x138 │ │ │ │ lsls r7, r1, #1 │ │ │ │ - bgt.n 318130 >::_M_default_append(unsigned int)@@Base+0x9556c> │ │ │ │ + bgt.n 318140 >::_M_default_append(unsigned int)@@Base+0x9557c> │ │ │ │ lsls r4, r1, #1 │ │ │ │ ldr r0, [sp, #76] @ 0x4c │ │ │ │ mov.w sl, #5760 @ 0x1680 │ │ │ │ bl 5253b4 │ │ │ │ ldr.w r3, [pc, #2112] @ 318a20 >::_M_default_append(unsigned int)@@Base+0x95e5c> │ │ │ │ movs r2, #4 │ │ │ │ mov r1, r7 │ │ │ │ @@ -875718,110 +875719,110 @@ │ │ │ │ bl 17c90 │ │ │ │ ldr r0, [pc, #204] @ (318ae0 >::_M_default_append(unsigned int)@@Base+0x95f1c>) │ │ │ │ mov.w r1, #4294967295 @ 0xffffffff │ │ │ │ add r0, pc │ │ │ │ bl 17e10 │ │ │ │ b.n 3185c2 >::_M_default_append(unsigned int)@@Base+0x959fe> │ │ │ │ nop │ │ │ │ - str r2, [sp, #184] @ 0xb8 │ │ │ │ + str r2, [sp, #216] @ 0xd8 │ │ │ │ lsls r7, r1, #1 │ │ │ │ ldrb r5, [r4, #7] │ │ │ │ - vsra.u64 d25, d12, #1 │ │ │ │ + vaddw.u , , d20 │ │ │ │ lsls r7, r1, #1 │ │ │ │ - str r0, [sp, #424] @ 0x1a8 │ │ │ │ + str r0, [sp, #456] @ 0x1c8 │ │ │ │ lsls r7, r1, #1 │ │ │ │ - ldrh r6, [r0, #60] @ 0x3c │ │ │ │ + ldrh r6, [r1, #60] @ 0x3c │ │ │ │ lsls r7, r1, #1 │ │ │ │ - str r6, [sp, #728] @ 0x2d8 │ │ │ │ + str r6, [sp, #760] @ 0x2f8 │ │ │ │ lsls r7, r1, #1 │ │ │ │ - ldrh r4, [r2, #46] @ 0x2e │ │ │ │ + ldrh r4, [r3, #46] @ 0x2e │ │ │ │ lsls r7, r1, #1 │ │ │ │ - bhi.n 318ab0 >::_M_default_append(unsigned int)@@Base+0x95eec> │ │ │ │ + bhi.n 318ac0 >::_M_default_append(unsigned int)@@Base+0x95efc> │ │ │ │ lsls r4, r1, #1 │ │ │ │ - ldrh r4, [r2, #44] @ 0x2c │ │ │ │ + ldrh r4, [r3, #44] @ 0x2c │ │ │ │ lsls r7, r1, #1 │ │ │ │ - ldrh r0, [r5, #42] @ 0x2a │ │ │ │ + ldrh r0, [r6, #42] @ 0x2a │ │ │ │ lsls r7, r1, #1 │ │ │ │ - ldrh r0, [r2, #42] @ 0x2a │ │ │ │ + ldrh r0, [r3, #42] @ 0x2a │ │ │ │ lsls r7, r1, #1 │ │ │ │ - ldrh r6, [r5, #38] @ 0x26 │ │ │ │ + ldrh r6, [r6, #38] @ 0x26 │ │ │ │ lsls r7, r1, #1 │ │ │ │ - ldrh r4, [r2, #30] │ │ │ │ + ldrh r4, [r3, #30] │ │ │ │ lsls r7, r1, #1 │ │ │ │ - bvs.n 318ad0 >::_M_default_append(unsigned int)@@Base+0x95f0c> │ │ │ │ + bvs.n 318ae0 >::_M_default_append(unsigned int)@@Base+0x95f1c> │ │ │ │ lsls r4, r1, #1 │ │ │ │ - ldrh r2, [r5, #28] │ │ │ │ + ldrh r2, [r6, #28] │ │ │ │ lsls r7, r1, #1 │ │ │ │ - bvs.n 318a80 >::_M_default_append(unsigned int)@@Base+0x95ebc> │ │ │ │ + bvs.n 318a90 >::_M_default_append(unsigned int)@@Base+0x95ecc> │ │ │ │ lsls r4, r1, #1 │ │ │ │ - str r3, [sp, #872] @ 0x368 │ │ │ │ + str r3, [sp, #904] @ 0x388 │ │ │ │ lsls r7, r1, #1 │ │ │ │ - ldrh r2, [r3, #26] │ │ │ │ + ldrh r2, [r4, #26] │ │ │ │ lsls r7, r1, #1 │ │ │ │ - bpl.n 3189f0 >::_M_default_append(unsigned int)@@Base+0x95e2c> │ │ │ │ + bpl.n 318a00 >::_M_default_append(unsigned int)@@Base+0x95e3c> │ │ │ │ lsls r4, r1, #1 │ │ │ │ - ldrh r0, [r0, #26] │ │ │ │ + ldrh r0, [r1, #26] │ │ │ │ lsls r7, r1, #1 │ │ │ │ - bpl.n 3189c0 >::_M_default_append(unsigned int)@@Base+0x95dfc> │ │ │ │ + bpl.n 3189d0 >::_M_default_append(unsigned int)@@Base+0x95e0c> │ │ │ │ lsls r4, r1, #1 │ │ │ │ - ldrh r4, [r4, #24] │ │ │ │ + ldrh r4, [r5, #24] │ │ │ │ lsls r7, r1, #1 │ │ │ │ - bpl.n 318990 >::_M_default_append(unsigned int)@@Base+0x95dcc> │ │ │ │ + bpl.n 3189a0 >::_M_default_append(unsigned int)@@Base+0x95ddc> │ │ │ │ lsls r4, r1, #1 │ │ │ │ - ldrh r2, [r3, #28] │ │ │ │ + ldrh r2, [r4, #28] │ │ │ │ lsls r7, r1, #1 │ │ │ │ - str r3, [sp, #680] @ 0x2a8 │ │ │ │ + str r3, [sp, #712] @ 0x2c8 │ │ │ │ lsls r7, r1, #1 │ │ │ │ - ldrh r4, [r6, #20] │ │ │ │ + ldrh r4, [r7, #20] │ │ │ │ lsls r7, r1, #1 │ │ │ │ - bpl.n 318ac0 >::_M_default_append(unsigned int)@@Base+0x95efc> │ │ │ │ + bpl.n 318ad0 >::_M_default_append(unsigned int)@@Base+0x95f0c> │ │ │ │ lsls r4, r1, #1 │ │ │ │ - ldrh r6, [r1, #20] │ │ │ │ + ldrh r6, [r2, #20] │ │ │ │ lsls r7, r1, #1 │ │ │ │ - bmi.n 318a7c >::_M_default_append(unsigned int)@@Base+0x95eb8> │ │ │ │ + bmi.n 318a8c >::_M_default_append(unsigned int)@@Base+0x95ec8> │ │ │ │ lsls r4, r1, #1 │ │ │ │ - ldrh r6, [r5, #18] │ │ │ │ + ldrh r6, [r6, #18] │ │ │ │ lsls r7, r1, #1 │ │ │ │ - bmi.n 318a44 >::_M_default_append(unsigned int)@@Base+0x95e80> │ │ │ │ + bmi.n 318a54 >::_M_default_append(unsigned int)@@Base+0x95e90> │ │ │ │ lsls r4, r1, #1 │ │ │ │ - ldrh r0, [r2, #18] │ │ │ │ + ldrh r0, [r3, #18] │ │ │ │ lsls r7, r1, #1 │ │ │ │ - bmi.n 318a14 >::_M_default_append(unsigned int)@@Base+0x95e50> │ │ │ │ + bmi.n 318a24 >::_M_default_append(unsigned int)@@Base+0x95e60> │ │ │ │ lsls r4, r1, #1 │ │ │ │ - ldrh r6, [r6, #16] │ │ │ │ + ldrh r6, [r7, #16] │ │ │ │ lsls r7, r1, #1 │ │ │ │ - bmi.n 3189e4 >::_M_default_append(unsigned int)@@Base+0x95e20> │ │ │ │ + bmi.n 3189f4 >::_M_default_append(unsigned int)@@Base+0x95e30> │ │ │ │ lsls r4, r1, #1 │ │ │ │ - ldrh r2, [r3, #16] │ │ │ │ + ldrh r2, [r4, #16] │ │ │ │ lsls r7, r1, #1 │ │ │ │ - bmi.n 3189b4 >::_M_default_append(unsigned int)@@Base+0x95df0> │ │ │ │ + bmi.n 3189c4 >::_M_default_append(unsigned int)@@Base+0x95e00> │ │ │ │ lsls r4, r1, #1 │ │ │ │ - ldrh r6, [r7, #14] │ │ │ │ + ldrh r6, [r0, #16] │ │ │ │ lsls r7, r1, #1 │ │ │ │ - bmi.n 318b84 >::_M_default_append(unsigned int)@@Base+0x95fc0> │ │ │ │ + bmi.n 318b94 >::_M_default_append(unsigned int)@@Base+0x95fd0> │ │ │ │ lsls r4, r1, #1 │ │ │ │ - ldrh r0, [r4, #14] │ │ │ │ + ldrh r0, [r5, #14] │ │ │ │ lsls r7, r1, #1 │ │ │ │ - bmi.n 318b54 >::_M_default_append(unsigned int)@@Base+0x95f90> │ │ │ │ + bmi.n 318b64 >::_M_default_append(unsigned int)@@Base+0x95fa0> │ │ │ │ lsls r4, r1, #1 │ │ │ │ - ldrh r6, [r0, #14] │ │ │ │ + ldrh r6, [r1, #14] │ │ │ │ lsls r7, r1, #1 │ │ │ │ - bmi.n 318b24 >::_M_default_append(unsigned int)@@Base+0x95f60> │ │ │ │ + bmi.n 318b34 >::_M_default_append(unsigned int)@@Base+0x95f70> │ │ │ │ lsls r4, r1, #1 │ │ │ │ - ldrh r4, [r5, #12] │ │ │ │ + ldrh r4, [r6, #12] │ │ │ │ lsls r7, r1, #1 │ │ │ │ - bmi.n 318af8 >::_M_default_append(unsigned int)@@Base+0x95f34> │ │ │ │ + bmi.n 318b08 >::_M_default_append(unsigned int)@@Base+0x95f44> │ │ │ │ lsls r4, r1, #1 │ │ │ │ - ldrh r2, [r2, #12] │ │ │ │ + ldrh r2, [r3, #12] │ │ │ │ lsls r7, r1, #1 │ │ │ │ - bcc.n 318acc >::_M_default_append(unsigned int)@@Base+0x95f08> │ │ │ │ + bmi.n 318adc >::_M_default_append(unsigned int)@@Base+0x95f18> │ │ │ │ lsls r4, r1, #1 │ │ │ │ - ldrh r0, [r7, #10] │ │ │ │ + ldrh r0, [r0, #12] │ │ │ │ lsls r7, r1, #1 │ │ │ │ - bcc.n 318aa0 >::_M_default_append(unsigned int)@@Base+0x95edc> │ │ │ │ + bcc.n 318ab0 >::_M_default_append(unsigned int)@@Base+0x95eec> │ │ │ │ lsls r4, r1, #1 │ │ │ │ stmdb sp!, {r4, r5, r6, r7, r8, r9, sl, fp, lr} │ │ │ │ mov.w ip, #4096 @ 0x1000 │ │ │ │ sub.w ip, sp, ip │ │ │ │ str.w r0, [ip, #2808] @ 0xaf8 │ │ │ │ mov r8, r2 │ │ │ │ ldr.w r2, [pc, #1648] @ 319168 >::_M_default_append(unsigned int)@@Base+0x965a4> │ │ │ │ @@ -876461,63 +876462,63 @@ │ │ │ │ subs r7, #233 @ 0xe9 │ │ │ │ ldrsh r4, [r1, r4] │ │ │ │ lsls r0, r3, #1 │ │ │ │ asrs r0, r7, #6 │ │ │ │ movs r0, r0 │ │ │ │ ldrsh r4, [r0, r3] │ │ │ │ lsls r0, r3, #1 │ │ │ │ - ldrh r2, [r1, #4] │ │ │ │ + ldrh r2, [r2, #4] │ │ │ │ lsls r7, r1, #1 │ │ │ │ - strh r4, [r0, #58] @ 0x3a │ │ │ │ + strh r4, [r1, #58] @ 0x3a │ │ │ │ lsls r7, r1, #1 │ │ │ │ - ldrh r2, [r5, #60] @ 0x3c │ │ │ │ + ldrh r2, [r6, #60] @ 0x3c │ │ │ │ lsls r7, r1, #1 │ │ │ │ - strh r6, [r1, #54] @ 0x36 │ │ │ │ + strh r6, [r2, #54] @ 0x36 │ │ │ │ lsls r7, r1, #1 │ │ │ │ - strh r0, [r4, #52] @ 0x34 │ │ │ │ + strh r0, [r5, #52] @ 0x34 │ │ │ │ lsls r7, r1, #1 │ │ │ │ - strh r0, [r2, #50] @ 0x32 │ │ │ │ + strh r0, [r3, #50] @ 0x32 │ │ │ │ lsls r7, r1, #1 │ │ │ │ - strh r0, [r2, #44] @ 0x2c │ │ │ │ + strh r0, [r3, #44] @ 0x2c │ │ │ │ lsls r7, r1, #1 │ │ │ │ - ldmia r7, {r3, r4, r5, r6, r7} │ │ │ │ + beq.n 319194 >::_M_default_append(unsigned int)@@Base+0x965d0> │ │ │ │ lsls r4, r1, #1 │ │ │ │ - strh r0, [r6, #46] @ 0x2e │ │ │ │ + strh r0, [r7, #46] @ 0x2e │ │ │ │ lsls r7, r1, #1 │ │ │ │ - strh r4, [r0, #38] @ 0x26 │ │ │ │ + strh r4, [r1, #38] @ 0x26 │ │ │ │ lsls r7, r1, #1 │ │ │ │ - ldmia r7!, {r1, r3, r5} │ │ │ │ + ldmia r7!, {r1, r4, r5} │ │ │ │ lsls r4, r1, #1 │ │ │ │ - strh r6, [r4, #36] @ 0x24 │ │ │ │ + strh r6, [r5, #36] @ 0x24 │ │ │ │ lsls r7, r1, #1 │ │ │ │ - ldmia r7!, {r1, r2, r3} │ │ │ │ + ldmia r7!, {r1, r2, r4} │ │ │ │ lsls r4, r1, #1 │ │ │ │ - strh r0, [r2, #40] @ 0x28 │ │ │ │ + strh r0, [r3, #40] @ 0x28 │ │ │ │ lsls r7, r1, #1 │ │ │ │ - strh r0, [r5, #28] │ │ │ │ + strh r0, [r6, #28] │ │ │ │ lsls r7, r1, #1 │ │ │ │ - ldmia r6!, {r4} │ │ │ │ + ldmia r6!, {r3, r4} │ │ │ │ lsls r4, r1, #1 │ │ │ │ - ldrh r2, [r6, #36] @ 0x24 │ │ │ │ + ldrh r2, [r7, #36] @ 0x24 │ │ │ │ lsls r7, r1, #1 │ │ │ │ - ldrh r0, [r6, #36] @ 0x24 │ │ │ │ + ldrh r0, [r7, #36] @ 0x24 │ │ │ │ lsls r7, r1, #1 │ │ │ │ - ldrh r6, [r0, #38] @ 0x26 │ │ │ │ + ldrh r6, [r1, #38] @ 0x26 │ │ │ │ lsls r7, r1, #1 │ │ │ │ - ldrh r4, [r2, #40] @ 0x28 │ │ │ │ + ldrh r4, [r3, #40] @ 0x28 │ │ │ │ lsls r7, r1, #1 │ │ │ │ - bics r2, r7 │ │ │ │ + mvns r2, r0 │ │ │ │ lsls r0, r2, #1 │ │ │ │ - ldrh r6, [r3, #36] @ 0x24 │ │ │ │ + ldrh r6, [r4, #36] @ 0x24 │ │ │ │ lsls r7, r1, #1 │ │ │ │ - ldrh r6, [r7, #36] @ 0x24 │ │ │ │ + ldrh r6, [r0, #38] @ 0x26 │ │ │ │ lsls r7, r1, #1 │ │ │ │ - muls r6, r4 │ │ │ │ + muls r6, r5 │ │ │ │ lsls r0, r2, #1 │ │ │ │ - strh r6, [r4, #24] │ │ │ │ + strh r6, [r5, #24] │ │ │ │ lsls r7, r1, #1 │ │ │ │ cmp r2, r3 │ │ │ │ bne.w 3193d4 >::_M_default_append(unsigned int)@@Base+0x96810> │ │ │ │ adds r0, #1 │ │ │ │ cmp r7, r0 │ │ │ │ beq.n 319218 >::_M_default_append(unsigned int)@@Base+0x96654> │ │ │ │ ldr.w r2, [sl, #4]! │ │ │ │ @@ -877629,37 +877630,37 @@ │ │ │ │ str.w r3, [r6, r2, lsl #2] │ │ │ │ ldr r3, [sp, #100] @ 0x64 │ │ │ │ add.w r8, r8, #1 │ │ │ │ cmp r3, r8 │ │ │ │ beq.n 319e24 >::_M_default_append(unsigned int)@@Base+0x97260> │ │ │ │ add.w lr, lr, #1 │ │ │ │ b.n 319d0a >::_M_default_append(unsigned int)@@Base+0x97146> │ │ │ │ - strh r2, [r5, #12] │ │ │ │ + strh r2, [r6, #12] │ │ │ │ lsls r7, r1, #1 │ │ │ │ - strh r0, [r7, #4] │ │ │ │ + strh r0, [r0, #6] │ │ │ │ lsls r7, r1, #1 │ │ │ │ - strh r4, [r1, #4] │ │ │ │ + strh r4, [r2, #4] │ │ │ │ lsls r7, r1, #1 │ │ │ │ - strh r6, [r6, #2] │ │ │ │ + strh r6, [r7, #2] │ │ │ │ lsls r7, r1, #1 │ │ │ │ - ldrh r6, [r6, #6] │ │ │ │ + ldrh r6, [r7, #6] │ │ │ │ lsls r7, r1, #1 │ │ │ │ - ldrh r4, [r2, #8] │ │ │ │ + ldrh r4, [r3, #8] │ │ │ │ lsls r7, r1, #1 │ │ │ │ - strh r0, [r2, #0] │ │ │ │ + strh r0, [r3, #0] │ │ │ │ lsls r7, r1, #1 │ │ │ │ - ldrh r6, [r5, #0] │ │ │ │ + ldrh r6, [r6, #0] │ │ │ │ lsls r7, r1, #1 │ │ │ │ - strh r0, [r5, #60] @ 0x3c │ │ │ │ + strh r0, [r6, #60] @ 0x3c │ │ │ │ lsls r7, r1, #1 │ │ │ │ - ldrb r2, [r7, #15] │ │ │ │ + ldrb r2, [r0, #16] │ │ │ │ lsls r7, r1, #1 │ │ │ │ - ldrb r2, [r2, #14] │ │ │ │ + ldrb r2, [r3, #14] │ │ │ │ lsls r7, r1, #1 │ │ │ │ - strh r6, [r2, #18] │ │ │ │ + strh r6, [r3, #18] │ │ │ │ lsls r7, r1, #1 │ │ │ │ cmp.w sl, #0 │ │ │ │ bgt.w 319caa >::_M_default_append(unsigned int)@@Base+0x970e6> │ │ │ │ ldr r3, [sp, #100] @ 0x64 │ │ │ │ add.w r8, r8, #1 │ │ │ │ cmp r3, r8 │ │ │ │ ittt ne │ │ │ │ @@ -877967,71 +877968,71 @@ │ │ │ │ adds r0, #12 │ │ │ │ bl 17c90 │ │ │ │ ldr r0, [pc, #124] @ (31a17c >::_M_default_append(unsigned int)@@Base+0x975b8>) │ │ │ │ mov.w r1, #4294967295 @ 0xffffffff │ │ │ │ add r0, pc │ │ │ │ bl 17e10 │ │ │ │ b.w 318ed0 >::_M_default_append(unsigned int)@@Base+0x9630c> │ │ │ │ - ldrb r2, [r0, #29] │ │ │ │ + ldrb r2, [r1, #29] │ │ │ │ lsls r7, r1, #1 │ │ │ │ - strb r0, [r3, #20] │ │ │ │ + strb r0, [r4, #20] │ │ │ │ lsls r7, r1, #1 │ │ │ │ - nop {8} │ │ │ │ - lsls r4, r1, #1 │ │ │ │ - strb r2, [r3, #18] │ │ │ │ + it hi │ │ │ │ + lslhi r4, r1, #1 │ │ │ │ + strb r2, [r4, #18] │ │ │ │ lsls r7, r1, #1 │ │ │ │ - ittt eq │ │ │ │ + itet eq │ │ │ │ lsleq r4, r1, #1 │ │ │ │ - strbeq r6, [r7, #17] │ │ │ │ + strbne r6, [r0, #18] │ │ │ │ lsleq r7, r1, #1 │ │ │ │ - bkpt 0x00e4 │ │ │ │ + bkpt 0x00ec │ │ │ │ lsls r4, r1, #1 │ │ │ │ - strb r2, [r0, #17] │ │ │ │ + strb r2, [r1, #17] │ │ │ │ lsls r7, r1, #1 │ │ │ │ - bkpt 0x00aa │ │ │ │ + bkpt 0x00b2 │ │ │ │ lsls r4, r1, #1 │ │ │ │ - strb r6, [r4, #16] │ │ │ │ + strb r6, [r5, #16] │ │ │ │ lsls r7, r1, #1 │ │ │ │ - bkpt 0x008e │ │ │ │ + bkpt 0x0096 │ │ │ │ lsls r4, r1, #1 │ │ │ │ - strb r4, [r1, #16] │ │ │ │ + strb r4, [r2, #16] │ │ │ │ lsls r7, r1, #1 │ │ │ │ - bkpt 0x0072 │ │ │ │ + bkpt 0x007a │ │ │ │ lsls r4, r1, #1 │ │ │ │ - strb r0, [r6, #15] │ │ │ │ + strb r0, [r7, #15] │ │ │ │ lsls r7, r1, #1 │ │ │ │ - bkpt 0x0058 │ │ │ │ + bkpt 0x0060 │ │ │ │ lsls r4, r1, #1 │ │ │ │ - strb r6, [r2, #15] │ │ │ │ + strb r6, [r3, #15] │ │ │ │ lsls r7, r1, #1 │ │ │ │ - bkpt 0x003c │ │ │ │ + bkpt 0x0044 │ │ │ │ lsls r4, r1, #1 │ │ │ │ - strb r4, [r1, #14] │ │ │ │ + strb r4, [r2, #14] │ │ │ │ lsls r7, r1, #1 │ │ │ │ - pop {r1, r4, r5, r6, r7, pc} │ │ │ │ + pop {r1, r3, r4, r5, r6, r7, pc} │ │ │ │ lsls r4, r1, #1 │ │ │ │ - strb r4, [r5, #13] │ │ │ │ + strb r4, [r6, #13] │ │ │ │ lsls r7, r1, #1 │ │ │ │ - pop {r1, r4, r6, r7, pc} │ │ │ │ + pop {r1, r3, r4, r6, r7, pc} │ │ │ │ lsls r4, r1, #1 │ │ │ │ - strb r0, [r2, #13] │ │ │ │ + strb r0, [r3, #13] │ │ │ │ lsls r7, r1, #1 │ │ │ │ - pop {r1, r2, r4, r5, r7, pc} │ │ │ │ + pop {r1, r2, r3, r4, r5, r7, pc} │ │ │ │ lsls r4, r1, #1 │ │ │ │ - strb r2, [r6, #12] │ │ │ │ + strb r2, [r7, #12] │ │ │ │ lsls r7, r1, #1 │ │ │ │ - pop {r3, r4, r7, pc} │ │ │ │ + pop {r5, r7, pc} │ │ │ │ lsls r4, r1, #1 │ │ │ │ - strb r4, [r5, #11] │ │ │ │ + strb r4, [r6, #11] │ │ │ │ lsls r7, r1, #1 │ │ │ │ - pop {r1, r4, r6, pc} │ │ │ │ + pop {r1, r3, r4, r6, pc} │ │ │ │ lsls r4, r1, #1 │ │ │ │ - strb r4, [r1, #10] │ │ │ │ + strb r4, [r2, #10] │ │ │ │ lsls r7, r1, #1 │ │ │ │ - pop {r1, r4, r5, r6, r7} │ │ │ │ + pop {r1, r3, r4, r5, r6, r7} │ │ │ │ lsls r4, r1, #1 │ │ │ │ stmdb sp!, {r4, r5, r6, r7, r8, r9, sl, fp, lr} │ │ │ │ mov.w ip, #4096 @ 0x1000 │ │ │ │ vpush {d8} │ │ │ │ sub.w ip, sp, ip │ │ │ │ str.w r0, [ip, #3800] @ 0xed8 │ │ │ │ sub sp, #252 @ 0xfc │ │ │ │ @@ -879082,59 +879083,59 @@ │ │ │ │ b.n 31acea >::_M_default_append(unsigned int)@@Base+0x98126> │ │ │ │ ldr r0, [pc, #408] @ (31adfc >::_M_default_append(unsigned int)@@Base+0x98238>) │ │ │ │ lsls r0, r3, #1 │ │ │ │ asrs r0, r7, #6 │ │ │ │ movs r0, r0 │ │ │ │ ldr r0, [pc, #176] @ (31ad1c >::_M_default_append(unsigned int)@@Base+0x98158>) │ │ │ │ lsls r0, r3, #1 │ │ │ │ - ldrb r0, [r2, #25] │ │ │ │ + ldrb r0, [r3, #25] │ │ │ │ lsls r7, r1, #1 │ │ │ │ - ldrb r0, [r6, #25] │ │ │ │ + ldrb r0, [r7, #25] │ │ │ │ lsls r7, r1, #1 │ │ │ │ - strb r0, [r1, #0] │ │ │ │ + strb r0, [r2, #0] │ │ │ │ lsls r7, r1, #1 │ │ │ │ - rev16 r6, r5 │ │ │ │ + rev16 r6, r6 │ │ │ │ lsls r4, r1, #1 │ │ │ │ - ldr r4, [r5, #124] @ 0x7c │ │ │ │ + ldr r4, [r6, #124] @ 0x7c │ │ │ │ lsls r7, r1, #1 │ │ │ │ - rev16 r2, r2 │ │ │ │ + rev16 r2, r3 │ │ │ │ lsls r4, r1, #1 │ │ │ │ - ldr r6, [r1, #124] @ 0x7c │ │ │ │ + ldr r6, [r2, #124] @ 0x7c │ │ │ │ lsls r7, r1, #1 │ │ │ │ - rev r4, r6 │ │ │ │ + rev r4, r7 │ │ │ │ lsls r4, r1, #1 │ │ │ │ - ldrb r6, [r1, #19] │ │ │ │ + ldrb r6, [r2, #19] │ │ │ │ lsls r7, r1, #1 │ │ │ │ - ldrb r0, [r4, #19] │ │ │ │ + ldrb r0, [r5, #19] │ │ │ │ lsls r7, r1, #1 │ │ │ │ - ldrb r0, [r2, #18] │ │ │ │ + ldrb r0, [r3, #18] │ │ │ │ lsls r7, r1, #1 │ │ │ │ - ldr r2, [r0, #96] @ 0x60 │ │ │ │ + ldr r2, [r1, #96] @ 0x60 │ │ │ │ lsls r7, r1, #1 │ │ │ │ - @ instruction: 0xb868 │ │ │ │ + @ instruction: 0xb870 │ │ │ │ lsls r4, r1, #1 │ │ │ │ - adds r0, r7, r7 │ │ │ │ + subs r0, r0, r0 │ │ │ │ lsls r7, r1, #1 │ │ │ │ - ldr r6, [r7, #84] @ 0x54 │ │ │ │ + ldr r6, [r0, #88] @ 0x58 │ │ │ │ lsls r7, r1, #1 │ │ │ │ - @ instruction: 0xb7e4 │ │ │ │ + @ instruction: 0xb7ec │ │ │ │ lsls r4, r1, #1 │ │ │ │ - ldr r6, [r1, #84] @ 0x54 │ │ │ │ + ldr r6, [r2, #84] @ 0x54 │ │ │ │ lsls r7, r1, #1 │ │ │ │ - @ instruction: 0xb7b4 │ │ │ │ + @ instruction: 0xb7bc │ │ │ │ lsls r4, r1, #1 │ │ │ │ - ldr r2, [r5, #88] @ 0x58 │ │ │ │ + ldr r2, [r6, #88] @ 0x58 │ │ │ │ lsls r7, r1, #1 │ │ │ │ - ldr r6, [r4, #40] @ 0x28 │ │ │ │ + ldr r6, [r5, #40] @ 0x28 │ │ │ │ lsls r7, r1, #1 │ │ │ │ - ldr r0, [r7, #32] │ │ │ │ + ldr r0, [r0, #36] @ 0x24 │ │ │ │ lsls r7, r1, #1 │ │ │ │ - ldr r4, [r4, #32] │ │ │ │ + ldr r4, [r5, #32] │ │ │ │ lsls r7, r1, #1 │ │ │ │ - subs r4, r0, #3 │ │ │ │ + subs r4, r1, #3 │ │ │ │ lsls r0, r2, #1 │ │ │ │ ldrd r3, r2, [r4, #-4] │ │ │ │ subs r3, r3, r2 │ │ │ │ cmp r3, fp │ │ │ │ ble.n 31ace4 >::_M_default_append(unsigned int)@@Base+0x98120> │ │ │ │ ldr r2, [sp, #64] @ 0x40 │ │ │ │ cmp r2, #0 │ │ │ │ @@ -880385,122 +880386,122 @@ │ │ │ │ ldr r3, [sp, #224] @ 0xe0 │ │ │ │ cmp r3, #0 │ │ │ │ beq.w 31b046 >::_M_default_append(unsigned int)@@Base+0x98482> │ │ │ │ ldr r3, [sp, #228] @ 0xe4 │ │ │ │ add r5, r3 │ │ │ │ b.w 31b046 >::_M_default_append(unsigned int)@@Base+0x98482> │ │ │ │ nop │ │ │ │ - str r2, [r1, #84] @ 0x54 │ │ │ │ + str r2, [r2, #84] @ 0x54 │ │ │ │ lsls r7, r1, #1 │ │ │ │ - add r7, sp, #704 @ 0x2c0 │ │ │ │ + add r7, sp, #736 @ 0x2e0 │ │ │ │ lsls r4, r1, #1 │ │ │ │ - strb r6, [r6, #8] │ │ │ │ + strb r6, [r7, #8] │ │ │ │ lsls r7, r1, #1 │ │ │ │ - ldr r2, [r3, #120] @ 0x78 │ │ │ │ + ldr r2, [r4, #120] @ 0x78 │ │ │ │ lsls r7, r1, #1 │ │ │ │ - strb r2, [r4, #20] │ │ │ │ + strb r2, [r5, #20] │ │ │ │ lsls r4, r1, #1 │ │ │ │ - add sp, #264 @ 0x108 │ │ │ │ + add sp, #296 @ 0x128 │ │ │ │ lsls r4, r1, #1 │ │ │ │ - bcc.n 31ba24 >::_M_default_append(unsigned int)@@Base+0x98e60> │ │ │ │ + bcc.n 31ba34 >::_M_default_append(unsigned int)@@Base+0x98e70> │ │ │ │ lsls r4, r1, #1 │ │ │ │ - str r4, [r0, #44] @ 0x2c │ │ │ │ + str r4, [r1, #44] @ 0x2c │ │ │ │ lsls r7, r1, #1 │ │ │ │ - add r5, sp, #168 @ 0xa8 │ │ │ │ + add r5, sp, #200 @ 0xc8 │ │ │ │ lsls r4, r1, #1 │ │ │ │ - str r0, [r5, #40] @ 0x28 │ │ │ │ + str r0, [r6, #40] @ 0x28 │ │ │ │ lsls r7, r1, #1 │ │ │ │ - add r5, sp, #56 @ 0x38 │ │ │ │ + add r5, sp, #88 @ 0x58 │ │ │ │ lsls r4, r1, #1 │ │ │ │ - str r2, [r5, #36] @ 0x24 │ │ │ │ + str r2, [r6, #36] @ 0x24 │ │ │ │ lsls r7, r1, #1 │ │ │ │ - add r4, sp, #832 @ 0x340 │ │ │ │ + add r4, sp, #864 @ 0x360 │ │ │ │ lsls r4, r1, #1 │ │ │ │ - ldr r4, [r3, #76] @ 0x4c │ │ │ │ + ldr r4, [r4, #76] @ 0x4c │ │ │ │ lsls r7, r1, #1 │ │ │ │ - str r2, [r4, #20] │ │ │ │ + str r2, [r5, #20] │ │ │ │ lsls r7, r1, #1 │ │ │ │ - add r3, sp, #800 @ 0x320 │ │ │ │ + add r3, sp, #832 @ 0x340 │ │ │ │ lsls r4, r1, #1 │ │ │ │ - str r0, [r5, #16] │ │ │ │ + str r0, [r6, #16] │ │ │ │ lsls r7, r1, #1 │ │ │ │ - add r3, sp, #568 @ 0x238 │ │ │ │ + add r3, sp, #600 @ 0x258 │ │ │ │ lsls r4, r1, #1 │ │ │ │ - str r0, [r1, #24] │ │ │ │ + str r0, [r2, #24] │ │ │ │ lsls r7, r1, #1 │ │ │ │ - str r0, [r4, #12] │ │ │ │ + str r0, [r5, #12] │ │ │ │ lsls r7, r1, #1 │ │ │ │ - add r3, sp, #280 @ 0x118 │ │ │ │ + add r3, sp, #312 @ 0x138 │ │ │ │ lsls r4, r1, #1 │ │ │ │ - str r2, [r1, #16] │ │ │ │ + str r2, [r2, #16] │ │ │ │ lsls r7, r1, #1 │ │ │ │ - ldrsh r2, [r0, r7] │ │ │ │ + ldrsh r2, [r1, r7] │ │ │ │ lsls r7, r1, #1 │ │ │ │ - ldrsh r0, [r6, r3] │ │ │ │ + ldrsh r0, [r7, r3] │ │ │ │ lsls r7, r1, #1 │ │ │ │ - add r1, sp, #336 @ 0x150 │ │ │ │ + add r1, sp, #368 @ 0x170 │ │ │ │ lsls r4, r1, #1 │ │ │ │ - ldrsh r2, [r2, r3] │ │ │ │ + ldrsh r2, [r3, r3] │ │ │ │ lsls r7, r1, #1 │ │ │ │ - add r1, sp, #216 @ 0xd8 │ │ │ │ + add r1, sp, #248 @ 0xf8 │ │ │ │ lsls r4, r1, #1 │ │ │ │ - ldrsh r4, [r6, r4] │ │ │ │ + ldrsh r4, [r7, r4] │ │ │ │ lsls r7, r1, #1 │ │ │ │ mov sp, sl │ │ │ │ - vcvt.f32.u32 , q13, #1 │ │ │ │ + @ instruction: 0xffff5e82 │ │ │ │ lsls r7, r1, #1 │ │ │ │ - ldrb r0, [r4, r6] │ │ │ │ + ldrb r0, [r5, r6] │ │ │ │ lsls r7, r1, #1 │ │ │ │ - add r0, sp, #56 @ 0x38 │ │ │ │ + add r0, sp, #88 @ 0x58 │ │ │ │ lsls r4, r1, #1 │ │ │ │ - ldrb r6, [r3, r2] │ │ │ │ + ldrb r6, [r4, r2] │ │ │ │ lsls r7, r1, #1 │ │ │ │ - add r7, pc, #8 @ (adr r7, 31bafc >::_M_default_append(unsigned int)@@Base+0x98f38>) │ │ │ │ + add r7, pc, #40 @ (adr r7, 31bb1c >::_M_default_append(unsigned int)@@Base+0x98f58>) │ │ │ │ lsls r4, r1, #1 │ │ │ │ - ldrb r2, [r0, r2] │ │ │ │ + ldrb r2, [r1, r2] │ │ │ │ lsls r7, r1, #1 │ │ │ │ - add r6, pc, #928 @ (adr r6, 31be9c >::_M_default_append(unsigned int)@@Base+0x992d8>) │ │ │ │ + add r6, pc, #960 @ (adr r6, 31bebc >::_M_default_append(unsigned int)@@Base+0x992f8>) │ │ │ │ lsls r4, r1, #1 │ │ │ │ - ldrb r0, [r0, r1] │ │ │ │ + ldrb r0, [r1, r1] │ │ │ │ lsls r7, r1, #1 │ │ │ │ - add r6, pc, #664 @ (adr r6, 31bd9c >::_M_default_append(unsigned int)@@Base+0x991d8>) │ │ │ │ + add r6, pc, #696 @ (adr r6, 31bdbc >::_M_default_append(unsigned int)@@Base+0x991f8>) │ │ │ │ lsls r4, r1, #1 │ │ │ │ - ldrb r4, [r4, r0] │ │ │ │ + ldrb r4, [r5, r0] │ │ │ │ lsls r7, r1, #1 │ │ │ │ - add r6, pc, #552 @ (adr r6, 31bd34 >::_M_default_append(unsigned int)@@Base+0x99170>) │ │ │ │ + add r6, pc, #584 @ (adr r6, 31bd54 >::_M_default_append(unsigned int)@@Base+0x99190>) │ │ │ │ lsls r4, r1, #1 │ │ │ │ - ldrb r4, [r0, r0] │ │ │ │ + ldrb r4, [r1, r0] │ │ │ │ lsls r7, r1, #1 │ │ │ │ - add r6, pc, #424 @ (adr r6, 31bcbc >::_M_default_append(unsigned int)@@Base+0x990f8>) │ │ │ │ + add r6, pc, #456 @ (adr r6, 31bcdc >::_M_default_append(unsigned int)@@Base+0x99118>) │ │ │ │ lsls r4, r1, #1 │ │ │ │ - ldrh r0, [r5, r7] │ │ │ │ + ldrh r0, [r6, r7] │ │ │ │ lsls r7, r1, #1 │ │ │ │ - add r6, pc, #312 @ (adr r6, 31bc54 >::_M_default_append(unsigned int)@@Base+0x99090>) │ │ │ │ + add r6, pc, #344 @ (adr r6, 31bc74 >::_M_default_append(unsigned int)@@Base+0x990b0>) │ │ │ │ lsls r4, r1, #1 │ │ │ │ - ldrh r0, [r1, r7] │ │ │ │ + ldrh r0, [r2, r7] │ │ │ │ lsls r7, r1, #1 │ │ │ │ - add r6, pc, #184 @ (adr r6, 31bbdc >::_M_default_append(unsigned int)@@Base+0x99018>) │ │ │ │ + add r6, pc, #216 @ (adr r6, 31bbfc >::_M_default_append(unsigned int)@@Base+0x99038>) │ │ │ │ lsls r4, r1, #1 │ │ │ │ - ldr r2, [r5, r6] │ │ │ │ + ldr r2, [r6, r6] │ │ │ │ lsls r7, r1, #1 │ │ │ │ - add r4, pc, #72 @ (adr r4, 31bb74 >::_M_default_append(unsigned int)@@Base+0x98fb0>) │ │ │ │ + add r4, pc, #104 @ (adr r4, 31bb94 >::_M_default_append(unsigned int)@@Base+0x98fd0>) │ │ │ │ lsls r4, r1, #1 │ │ │ │ - ldr r2, [r2, r6] │ │ │ │ + ldr r2, [r3, r6] │ │ │ │ lsls r7, r1, #1 │ │ │ │ - add r3, pc, #1000 @ (adr r3, 31bf1c >::_M_default_append(unsigned int)@@Base+0x99358>) │ │ │ │ + add r4, pc, #8 @ (adr r4, 31bb3c >::_M_default_append(unsigned int)@@Base+0x98f78>) │ │ │ │ lsls r4, r1, #1 │ │ │ │ - ldr r2, [r7, r5] │ │ │ │ + ldr r2, [r0, r6] │ │ │ │ lsls r7, r1, #1 │ │ │ │ - add r3, pc, #904 @ (adr r3, 31bec4 >::_M_default_append(unsigned int)@@Base+0x99300>) │ │ │ │ + add r3, pc, #936 @ (adr r3, 31bee4 >::_M_default_append(unsigned int)@@Base+0x99320>) │ │ │ │ lsls r4, r1, #1 │ │ │ │ - ldr r2, [r4, r5] │ │ │ │ + ldr r2, [r5, r5] │ │ │ │ lsls r7, r1, #1 │ │ │ │ - add r3, pc, #808 @ (adr r3, 31be6c >::_M_default_append(unsigned int)@@Base+0x992a8>) │ │ │ │ + add r3, pc, #840 @ (adr r3, 31be8c >::_M_default_append(unsigned int)@@Base+0x992c8>) │ │ │ │ lsls r4, r1, #1 │ │ │ │ - adds r0, r5, #5 │ │ │ │ + adds r0, r6, #5 │ │ │ │ lsls r5, r1, #1 │ │ │ │ mov r9, r0 │ │ │ │ ldr.w r0, [pc, #2744] @ 31c604 >::_M_default_append(unsigned int)@@Base+0x99a40> │ │ │ │ movw r1, #1641 @ 0x669 │ │ │ │ add r0, pc │ │ │ │ adds r0, #12 │ │ │ │ bl 17c90 │ │ │ │ @@ -881498,172 +881499,172 @@ │ │ │ │ adds r0, #12 │ │ │ │ bl 17c90 │ │ │ │ ldr r0, [pc, #324] @ (31c740 >::_M_default_append(unsigned int)@@Base+0x99b7c>) │ │ │ │ mov r1, r9 │ │ │ │ add r0, pc │ │ │ │ bl 17e10 │ │ │ │ b.n 31bfbc >::_M_default_append(unsigned int)@@Base+0x993f8> │ │ │ │ - ldr r6, [r5, r0] │ │ │ │ + ldr r6, [r6, r0] │ │ │ │ lsls r7, r1, #1 │ │ │ │ - add r2, pc, #592 @ (adr r2, 31c85c >::_M_default_append(unsigned int)@@Base+0x99c98>) │ │ │ │ + add r2, pc, #624 @ (adr r2, 31c87c >::_M_default_append(unsigned int)@@Base+0x99cb8>) │ │ │ │ lsls r4, r1, #1 │ │ │ │ - ldrsb r6, [r0, r6] │ │ │ │ + ldrsb r6, [r1, r6] │ │ │ │ lsls r7, r1, #1 │ │ │ │ - add r1, pc, #944 @ (adr r1, 31c9c4 >::_M_default_append(unsigned int)@@Base+0x99e00>) │ │ │ │ + add r1, pc, #976 @ (adr r1, 31c9e4 >::_M_default_append(unsigned int)@@Base+0x99e20>) │ │ │ │ lsls r4, r1, #1 │ │ │ │ - ldrsb r6, [r4, r5] │ │ │ │ + ldrsb r6, [r5, r5] │ │ │ │ lsls r7, r1, #1 │ │ │ │ - add r1, pc, #816 @ (adr r1, 31c94c >::_M_default_append(unsigned int)@@Base+0x99d88>) │ │ │ │ + add r1, pc, #848 @ (adr r1, 31c96c >::_M_default_append(unsigned int)@@Base+0x99da8>) │ │ │ │ lsls r4, r1, #1 │ │ │ │ - cmp r7, #146 @ 0x92 │ │ │ │ + cmp r7, #154 @ 0x9a │ │ │ │ lsls r5, r1, #1 │ │ │ │ - ldrsb r2, [r0, r4] │ │ │ │ + ldrsb r2, [r1, r4] │ │ │ │ lsls r7, r1, #1 │ │ │ │ - add r1, pc, #416 @ (adr r1, 31c7c8 >::_M_default_append(unsigned int)@@Base+0x99c04>) │ │ │ │ + add r1, pc, #448 @ (adr r1, 31c7e8 >::_M_default_append(unsigned int)@@Base+0x99c24>) │ │ │ │ lsls r4, r1, #1 │ │ │ │ - ldrsb r4, [r4, r3] │ │ │ │ + ldrsb r4, [r5, r3] │ │ │ │ lsls r7, r1, #1 │ │ │ │ - add r1, pc, #296 @ (adr r1, 31c758 >::_M_default_append(unsigned int)@@Base+0x99b94>) │ │ │ │ + add r1, pc, #328 @ (adr r1, 31c778 >::_M_default_append(unsigned int)@@Base+0x99bb4>) │ │ │ │ lsls r4, r1, #1 │ │ │ │ - ldrsb r4, [r0, r3] │ │ │ │ + ldrsb r4, [r1, r3] │ │ │ │ lsls r7, r1, #1 │ │ │ │ - add r1, pc, #168 @ (adr r1, 31c6e0 >::_M_default_append(unsigned int)@@Base+0x99b1c>) │ │ │ │ + add r1, pc, #200 @ (adr r1, 31c700 >::_M_default_append(unsigned int)@@Base+0x99b3c>) │ │ │ │ lsls r4, r1, #1 │ │ │ │ - str r6, [r4, #36] @ 0x24 │ │ │ │ + str r6, [r5, #36] @ 0x24 │ │ │ │ lsls r7, r1, #1 │ │ │ │ - str r6, [r0, #76] @ 0x4c │ │ │ │ + str r6, [r1, #76] @ 0x4c │ │ │ │ lsls r5, r1, #1 │ │ │ │ - str r4, [r0, #40] @ 0x28 │ │ │ │ - lsls r7, r1, #1 │ │ │ │ str r4, [r1, #40] @ 0x28 │ │ │ │ lsls r7, r1, #1 │ │ │ │ - str r4, [r3, #40] @ 0x28 │ │ │ │ + str r4, [r2, #40] @ 0x28 │ │ │ │ lsls r7, r1, #1 │ │ │ │ - strb r0, [r5, r5] │ │ │ │ + str r4, [r4, #40] @ 0x28 │ │ │ │ + lsls r7, r1, #1 │ │ │ │ + strb r0, [r6, r5] │ │ │ │ lsls r7, r1, #1 │ │ │ │ - ldr r7, [sp, #824] @ 0x338 │ │ │ │ + ldr r7, [sp, #856] @ 0x358 │ │ │ │ lsls r4, r1, #1 │ │ │ │ - ldrb r4, [r7, #31] │ │ │ │ + strh r4, [r0, #0] │ │ │ │ lsls r4, r1, #1 │ │ │ │ - str r4, [r3, #20] │ │ │ │ + str r4, [r4, #20] │ │ │ │ lsls r7, r1, #1 │ │ │ │ - str r0, [r2, #16] │ │ │ │ + str r0, [r3, #16] │ │ │ │ lsls r7, r1, #1 │ │ │ │ - strb r4, [r5, r3] │ │ │ │ + strb r4, [r6, r3] │ │ │ │ lsls r7, r1, #1 │ │ │ │ - ldr r7, [sp, #328] @ 0x148 │ │ │ │ + ldr r7, [sp, #360] @ 0x168 │ │ │ │ lsls r4, r1, #1 │ │ │ │ - strb r2, [r1, r4] │ │ │ │ + strb r2, [r2, r4] │ │ │ │ lsls r7, r1, #1 │ │ │ │ - strh r0, [r3, r7] │ │ │ │ + strh r0, [r4, r7] │ │ │ │ lsls r7, r1, #1 │ │ │ │ - ldr r6, [sp, #248] @ 0xf8 │ │ │ │ + ldr r6, [sp, #280] @ 0x118 │ │ │ │ lsls r4, r1, #1 │ │ │ │ - strh r4, [r7, r6] │ │ │ │ + strh r4, [r0, r7] │ │ │ │ lsls r7, r1, #1 │ │ │ │ - ldr r6, [sp, #136] @ 0x88 │ │ │ │ + ldr r6, [sp, #168] @ 0xa8 │ │ │ │ lsls r4, r1, #1 │ │ │ │ - strh r0, [r2, r6] │ │ │ │ + strh r0, [r3, r6] │ │ │ │ lsls r7, r1, #1 │ │ │ │ - ldr r5, [sp, #976] @ 0x3d0 │ │ │ │ + ldr r5, [sp, #1008] @ 0x3f0 │ │ │ │ lsls r4, r1, #1 │ │ │ │ - strh r0, [r5, r5] │ │ │ │ + strh r0, [r6, r5] │ │ │ │ lsls r7, r1, #1 │ │ │ │ - ldr r5, [sp, #816] @ 0x330 │ │ │ │ + ldr r5, [sp, #848] @ 0x350 │ │ │ │ lsls r4, r1, #1 │ │ │ │ - strh r4, [r4, r4] │ │ │ │ + strh r4, [r5, r4] │ │ │ │ lsls r7, r1, #1 │ │ │ │ - ldr r5, [sp, #552] @ 0x228 │ │ │ │ + ldr r5, [sp, #584] @ 0x248 │ │ │ │ lsls r4, r1, #1 │ │ │ │ - strh r6, [r0, r4] │ │ │ │ + strh r6, [r1, r4] │ │ │ │ lsls r7, r1, #1 │ │ │ │ - ldr r5, [sp, #432] @ 0x1b0 │ │ │ │ + ldr r5, [sp, #464] @ 0x1d0 │ │ │ │ lsls r4, r1, #1 │ │ │ │ - strh r0, [r5, r3] │ │ │ │ + strh r0, [r6, r3] │ │ │ │ lsls r7, r1, #1 │ │ │ │ - ldr r5, [sp, #312] @ 0x138 │ │ │ │ + ldr r5, [sp, #344] @ 0x158 │ │ │ │ lsls r4, r1, #1 │ │ │ │ - strh r6, [r6, r2] │ │ │ │ + strh r6, [r7, r2] │ │ │ │ lsls r7, r1, #1 │ │ │ │ - ldr r5, [sp, #112] @ 0x70 │ │ │ │ + ldr r5, [sp, #144] @ 0x90 │ │ │ │ lsls r4, r1, #1 │ │ │ │ - strh r6, [r1, r4] │ │ │ │ + strh r6, [r2, r4] │ │ │ │ lsls r7, r1, #1 │ │ │ │ - strh r6, [r7, r2] │ │ │ │ + strh r6, [r0, r3] │ │ │ │ lsls r7, r1, #1 │ │ │ │ - strh r4, [r1, r2] │ │ │ │ + strh r4, [r2, r2] │ │ │ │ lsls r7, r1, #1 │ │ │ │ - str r6, [r7, r5] │ │ │ │ + str r6, [r0, r6] │ │ │ │ lsls r7, r1, #1 │ │ │ │ - ldr r3, [sp, #904] @ 0x388 │ │ │ │ + ldr r3, [sp, #936] @ 0x3a8 │ │ │ │ lsls r4, r1, #1 │ │ │ │ - str r0, [r3, r5] │ │ │ │ + str r0, [r4, r5] │ │ │ │ lsls r7, r1, #1 │ │ │ │ - ldr r3, [sp, #760] @ 0x2f8 │ │ │ │ + ldr r3, [sp, #792] @ 0x318 │ │ │ │ lsls r4, r1, #1 │ │ │ │ - str r2, [r7, r4] │ │ │ │ + str r2, [r0, r5] │ │ │ │ lsls r7, r1, #1 │ │ │ │ - ldr r3, [sp, #632] @ 0x278 │ │ │ │ + ldr r3, [sp, #664] @ 0x298 │ │ │ │ lsls r4, r1, #1 │ │ │ │ - str r4, [r5, r3] │ │ │ │ + str r4, [r6, r3] │ │ │ │ lsls r7, r1, #1 │ │ │ │ - ldr r3, [sp, #328] @ 0x148 │ │ │ │ + ldr r3, [sp, #360] @ 0x168 │ │ │ │ lsls r4, r1, #1 │ │ │ │ - str r6, [r3, r5] │ │ │ │ + str r6, [r4, r5] │ │ │ │ lsls r7, r1, #1 │ │ │ │ @ instruction: 0xb809 │ │ │ │ - @ instruction: 0xffff4f82 │ │ │ │ + @ instruction: 0xffff4f8a │ │ │ │ lsls r7, r1, #1 │ │ │ │ - ldr r1, [sp, #936] @ 0x3a8 │ │ │ │ + ldr r1, [sp, #968] @ 0x3c8 │ │ │ │ lsls r4, r1, #1 │ │ │ │ - ldr r7, [pc, #424] @ (31c894 >::_M_default_append(unsigned int)@@Base+0x99cd0>) │ │ │ │ + ldr r7, [pc, #456] @ (31c8b4 >::_M_default_append(unsigned int)@@Base+0x99cf0>) │ │ │ │ lsls r7, r1, #1 │ │ │ │ - ldr r1, [sp, #832] @ 0x340 │ │ │ │ + ldr r1, [sp, #864] @ 0x360 │ │ │ │ lsls r4, r1, #1 │ │ │ │ - ldr r7, [pc, #296] @ (31c81c >::_M_default_append(unsigned int)@@Base+0x99c58>) │ │ │ │ + ldr r7, [pc, #328] @ (31c83c >::_M_default_append(unsigned int)@@Base+0x99c78>) │ │ │ │ lsls r7, r1, #1 │ │ │ │ - ldr r1, [sp, #712] @ 0x2c8 │ │ │ │ + ldr r1, [sp, #744] @ 0x2e8 │ │ │ │ lsls r4, r1, #1 │ │ │ │ - ldr r7, [pc, #200] @ (31c7c4 >::_M_default_append(unsigned int)@@Base+0x99c00>) │ │ │ │ + ldr r7, [pc, #232] @ (31c7e4 >::_M_default_append(unsigned int)@@Base+0x99c20>) │ │ │ │ lsls r7, r1, #1 │ │ │ │ - ldr r1, [sp, #608] @ 0x260 │ │ │ │ + ldr r1, [sp, #640] @ 0x280 │ │ │ │ lsls r4, r1, #1 │ │ │ │ - ldr r7, [pc, #96] @ (31c764 >::_M_default_append(unsigned int)@@Base+0x99ba0>) │ │ │ │ + ldr r7, [pc, #128] @ (31c784 >::_M_default_append(unsigned int)@@Base+0x99bc0>) │ │ │ │ lsls r7, r1, #1 │ │ │ │ - ldr r1, [sp, #504] @ 0x1f8 │ │ │ │ + ldr r1, [sp, #536] @ 0x218 │ │ │ │ lsls r4, r1, #1 │ │ │ │ - ldr r6, [pc, #1008] @ (31cafc >::_M_default_append(unsigned int)@@Base+0x99f38>) │ │ │ │ + ldr r7, [pc, #16] @ (31c71c >::_M_default_append(unsigned int)@@Base+0x99b58>) │ │ │ │ lsls r7, r1, #1 │ │ │ │ - ldr r1, [sp, #400] @ 0x190 │ │ │ │ + ldr r1, [sp, #432] @ 0x1b0 │ │ │ │ lsls r4, r1, #1 │ │ │ │ - ldr r6, [pc, #904] @ (31ca9c >::_M_default_append(unsigned int)@@Base+0x99ed8>) │ │ │ │ + ldr r6, [pc, #936] @ (31cabc >::_M_default_append(unsigned int)@@Base+0x99ef8>) │ │ │ │ lsls r7, r1, #1 │ │ │ │ - ldr r1, [sp, #296] @ 0x128 │ │ │ │ + ldr r1, [sp, #328] @ 0x148 │ │ │ │ lsls r4, r1, #1 │ │ │ │ - ldr r6, [pc, #800] @ (31ca3c >::_M_default_append(unsigned int)@@Base+0x99e78>) │ │ │ │ + ldr r6, [pc, #832] @ (31ca5c >::_M_default_append(unsigned int)@@Base+0x99e98>) │ │ │ │ lsls r7, r1, #1 │ │ │ │ - ldr r1, [sp, #192] @ 0xc0 │ │ │ │ + ldr r1, [sp, #224] @ 0xe0 │ │ │ │ lsls r4, r1, #1 │ │ │ │ - ldr r0, [r0, r5] │ │ │ │ + ldr r0, [r1, r5] │ │ │ │ lsls r7, r1, #1 │ │ │ │ - ldr r5, [pc, #904] @ (31cab0 >::_M_default_append(unsigned int)@@Base+0x99eec>) │ │ │ │ + ldr r5, [pc, #936] @ (31cad0 >::_M_default_append(unsigned int)@@Base+0x99f0c>) │ │ │ │ lsls r7, r1, #1 │ │ │ │ - ldr r6, [r7, r6] │ │ │ │ + ldr r6, [r0, r7] │ │ │ │ lsls r7, r1, #1 │ │ │ │ - ldr r5, [pc, #792] @ (31ca48 >::_M_default_append(unsigned int)@@Base+0x99e84>) │ │ │ │ + ldr r5, [pc, #824] @ (31ca68 >::_M_default_append(unsigned int)@@Base+0x99ea4>) │ │ │ │ lsls r7, r1, #1 │ │ │ │ - ldr r0, [sp, #184] @ 0xb8 │ │ │ │ + ldr r0, [sp, #216] @ 0xd8 │ │ │ │ lsls r4, r1, #1 │ │ │ │ - ldr r5, [pc, #688] @ (31c9e8 >::_M_default_append(unsigned int)@@Base+0x99e24>) │ │ │ │ + ldr r5, [pc, #720] @ (31ca08 >::_M_default_append(unsigned int)@@Base+0x99e44>) │ │ │ │ lsls r7, r1, #1 │ │ │ │ - ldr r0, [sp, #80] @ 0x50 │ │ │ │ + ldr r0, [sp, #112] @ 0x70 │ │ │ │ lsls r4, r1, #1 │ │ │ │ - ldr r5, [pc, #576] @ (31c980 >::_M_default_append(unsigned int)@@Base+0x99dbc>) │ │ │ │ + ldr r5, [pc, #608] @ (31c9a0 >::_M_default_append(unsigned int)@@Base+0x99ddc>) │ │ │ │ lsls r7, r1, #1 │ │ │ │ - str r7, [sp, #992] @ 0x3e0 │ │ │ │ + ldr r0, [sp, #0] │ │ │ │ lsls r4, r1, #1 │ │ │ │ stmdb sp!, {r4, r5, r6, r7, r8, r9, sl, fp, lr} │ │ │ │ mov.w ip, #4096 @ 0x1000 │ │ │ │ sub.w ip, sp, ip │ │ │ │ str.w r0, [ip, #3912] @ 0xf48 │ │ │ │ mov r7, r1 │ │ │ │ ldr r1, [pc, #784] @ (31ca68 >::_M_default_append(unsigned int)@@Base+0x99ea4>) │ │ │ │ @@ -881990,29 +881991,29 @@ │ │ │ │ nop │ │ │ │ movs r2, #176 @ 0xb0 │ │ │ │ lsls r0, r3, #1 │ │ │ │ asrs r0, r7, #6 │ │ │ │ movs r0, r0 │ │ │ │ movs r2, #74 @ 0x4a │ │ │ │ lsls r0, r3, #1 │ │ │ │ - ldr r2, [pc, #672] @ (31cd18 >::_M_default_append(unsigned int)@@Base+0x9a154>) │ │ │ │ + ldr r2, [pc, #704] @ (31cd38 >::_M_default_append(unsigned int)@@Base+0x9a174>) │ │ │ │ lsls r7, r1, #1 │ │ │ │ - str r5, [sp, #64] @ 0x40 │ │ │ │ + str r5, [sp, #96] @ 0x60 │ │ │ │ lsls r4, r1, #1 │ │ │ │ - ldr r2, [pc, #552] @ (31cca8 >::_M_default_append(unsigned int)@@Base+0x9a0e4>) │ │ │ │ + ldr r2, [pc, #584] @ (31ccc8 >::_M_default_append(unsigned int)@@Base+0x9a104>) │ │ │ │ lsls r7, r1, #1 │ │ │ │ - str r4, [sp, #968] @ 0x3c8 │ │ │ │ + str r4, [sp, #1000] @ 0x3e8 │ │ │ │ lsls r4, r1, #1 │ │ │ │ - ldr r1, [pc, #864] @ (31cde8 >::_M_default_append(unsigned int)@@Base+0x9a224>) │ │ │ │ + ldr r1, [pc, #896] @ (31ce08 >::_M_default_append(unsigned int)@@Base+0x9a244>) │ │ │ │ lsls r7, r1, #1 │ │ │ │ - str r4, [sp, #256] @ 0x100 │ │ │ │ + str r4, [sp, #288] @ 0x120 │ │ │ │ lsls r4, r1, #1 │ │ │ │ - ldr r1, [pc, #208] @ (31cb60 >::_M_default_append(unsigned int)@@Base+0x99f9c>) │ │ │ │ + ldr r1, [pc, #240] @ (31cb80 >::_M_default_append(unsigned int)@@Base+0x99fbc>) │ │ │ │ lsls r7, r1, #1 │ │ │ │ - str r3, [sp, #624] @ 0x270 │ │ │ │ + str r3, [sp, #656] @ 0x290 │ │ │ │ lsls r4, r1, #1 │ │ │ │ push {r4, lr} │ │ │ │ mov.w ip, #4096 @ 0x1000 │ │ │ │ sub.w ip, sp, ip │ │ │ │ str.w r0, [ip, #4072] @ 0xfe8 │ │ │ │ sub sp, #16 │ │ │ │ mov r4, r0 │ │ │ │ @@ -882042,17 +882043,17 @@ │ │ │ │ adds r0, #12 │ │ │ │ bl 17c90 │ │ │ │ ldr r0, [pc, #12] @ (31caf4 >::_M_default_append(unsigned int)@@Base+0x99f30>) │ │ │ │ mov r1, r4 │ │ │ │ add r0, pc │ │ │ │ bl 17e10 │ │ │ │ b.n 31cac0 >::_M_default_append(unsigned int)@@Base+0x99efc> │ │ │ │ - ldr r0, [pc, #656] @ (31cd84 >::_M_default_append(unsigned int)@@Base+0x9a1c0>) │ │ │ │ + ldr r0, [pc, #688] @ (31cda4 >::_M_default_append(unsigned int)@@Base+0x9a1e0>) │ │ │ │ lsls r7, r1, #1 │ │ │ │ - str r3, [sp, #48] @ 0x30 │ │ │ │ + str r3, [sp, #80] @ 0x50 │ │ │ │ lsls r4, r1, #1 │ │ │ │ push {r4, r5, r6, lr} │ │ │ │ mov.w ip, #4096 @ 0x1000 │ │ │ │ sub.w ip, sp, ip │ │ │ │ str.w r0, [ip, #4064] @ 0xfe0 │ │ │ │ sub sp, #16 │ │ │ │ mov r5, r0 │ │ │ │ @@ -882119,27 +882120,27 @@ │ │ │ │ bl 17c90 │ │ │ │ ldr r0, [pc, #36] @ (31cbc8 >::_M_default_append(unsigned int)@@Base+0x9a004>) │ │ │ │ ldr r1, [sp, #12] │ │ │ │ add r0, pc │ │ │ │ bl 17e10 │ │ │ │ ldr r3, [sp, #12] │ │ │ │ b.n 31cb34 >::_M_default_append(unsigned int)@@Base+0x99f70> │ │ │ │ - @ instruction: 0xb8dc │ │ │ │ + @ instruction: 0xb8e4 │ │ │ │ lsls r4, r1, #1 │ │ │ │ - ldr r2, [r4, #0] │ │ │ │ + ldr r2, [r5, #0] │ │ │ │ lsls r4, r1, #1 │ │ │ │ - ldrsb r2, [r4, r0] │ │ │ │ + ldrsb r2, [r5, r0] │ │ │ │ lsls r7, r1, #1 │ │ │ │ - ldr r0, [pc, #16] @ (31cbd0 >::_M_default_append(unsigned int)@@Base+0x9a00c>) │ │ │ │ + ldr r0, [pc, #48] @ (31cbf0 >::_M_default_append(unsigned int)@@Base+0x9a02c>) │ │ │ │ lsls r7, r1, #1 │ │ │ │ - str r2, [sp, #432] @ 0x1b0 │ │ │ │ + str r2, [sp, #464] @ 0x1d0 │ │ │ │ lsls r4, r1, #1 │ │ │ │ - @ instruction: 0x47e6 │ │ │ │ + @ instruction: 0x47ee │ │ │ │ lsls r7, r1, #1 │ │ │ │ - str r2, [sp, #312] @ 0x138 │ │ │ │ + str r2, [sp, #344] @ 0x158 │ │ │ │ lsls r4, r1, #1 │ │ │ │ stmdb sp!, {r4, r5, r6, r7, r8, lr} │ │ │ │ mov.w ip, #4096 @ 0x1000 │ │ │ │ sub.w ip, sp, ip │ │ │ │ str.w r0, [ip, #4016] @ 0xfb0 │ │ │ │ ldr.w r2, [pc, #2872] @ 31d718 >::_M_default_append(unsigned int)@@Base+0x9ab54> │ │ │ │ sub sp, #56 @ 0x38 │ │ │ │ @@ -883129,318 +883130,318 @@ │ │ │ │ b.w 31ccf8 >::_M_default_append(unsigned int)@@Base+0x9a134> │ │ │ │ nop │ │ │ │ ... │ │ │ │ subs r4, r4, #0 │ │ │ │ lsls r0, r3, #1 │ │ │ │ asrs r0, r7, #6 │ │ │ │ movs r0, r0 │ │ │ │ - ldr r0, [pc, #48] @ (31d754 >::_M_default_append(unsigned int)@@Base+0x9ab90>) │ │ │ │ + ldr r0, [pc, #80] @ (31d774 >::_M_default_append(unsigned int)@@Base+0x9abb0>) │ │ │ │ lsls r7, r1, #1 │ │ │ │ str r3, [r7, #60] @ 0x3c │ │ │ │ - vsri.64 , q14, #1 │ │ │ │ + vabal.u , d15, d4 │ │ │ │ lsls r7, r1, #1 │ │ │ │ - strb r6, [r3, r3] │ │ │ │ + strb r6, [r4, r3] │ │ │ │ lsls r7, r1, #1 │ │ │ │ - mov ip, r3 │ │ │ │ + mov ip, r4 │ │ │ │ lsls r7, r1, #1 │ │ │ │ - str r1, [sp, #8] │ │ │ │ + str r1, [sp, #40] @ 0x28 │ │ │ │ lsls r4, r1, #1 │ │ │ │ adds r4, r1, #4 │ │ │ │ lsls r0, r3, #1 │ │ │ │ - mov r6, fp │ │ │ │ + mov r6, ip │ │ │ │ lsls r7, r1, #1 │ │ │ │ - str r0, [sp, #784] @ 0x310 │ │ │ │ + str r0, [sp, #816] @ 0x330 │ │ │ │ lsls r4, r1, #1 │ │ │ │ str r1, [r2, #36] @ 0x24 │ │ │ │ @ instruction: 0xffff6cb1 │ │ │ │ - vqshlu.s32 d20, d8, #31 │ │ │ │ + vrsubhn.i d20, , q8 │ │ │ │ lsls r7, r1, #1 │ │ │ │ - str r0, [sp, #504] @ 0x1f8 │ │ │ │ + str r0, [sp, #536] @ 0x218 │ │ │ │ lsls r4, r1, #1 │ │ │ │ - cmp sl, pc │ │ │ │ + mov r2, r0 │ │ │ │ lsls r7, r1, #1 │ │ │ │ - str r0, [sp, #384] @ 0x180 │ │ │ │ + str r0, [sp, #416] @ 0x1a0 │ │ │ │ lsls r4, r1, #1 │ │ │ │ ldc2l 15, cr15, [r1, #-1020] @ 0xfffffc04 │ │ │ │ ldc2l 15, cr15, [r9], {255} @ 0xff │ │ │ │ - cmp ip, r6 │ │ │ │ + cmp ip, r7 │ │ │ │ lsls r7, r1, #1 │ │ │ │ - str r0, [sp, #104] @ 0x68 │ │ │ │ + str r0, [sp, #136] @ 0x88 │ │ │ │ lsls r4, r1, #1 │ │ │ │ - cmp lr, r2 │ │ │ │ + cmp lr, r3 │ │ │ │ lsls r7, r1, #1 │ │ │ │ - ldrh r4, [r7, #62] @ 0x3e │ │ │ │ + str r0, [sp, #16] │ │ │ │ lsls r4, r1, #1 │ │ │ │ add r4, sp, #212 @ 0xd4 │ │ │ │ - @ instruction: 0xffff4564 │ │ │ │ + @ instruction: 0xffff456c │ │ │ │ lsls r7, r1, #1 │ │ │ │ - ldrh r2, [r1, #62] @ 0x3e │ │ │ │ + ldrh r2, [r2, #62] @ 0x3e │ │ │ │ lsls r4, r1, #1 │ │ │ │ cmp r7, #163 @ 0xa3 │ │ │ │ - vsli.32 d20, d18, #31 │ │ │ │ + vsli.32 d20, d26, #31 │ │ │ │ lsls r7, r1, #1 │ │ │ │ - ldrh r0, [r3, #60] @ 0x3c │ │ │ │ + ldrh r0, [r4, #60] @ 0x3c │ │ │ │ lsls r4, r1, #1 │ │ │ │ - cmp r4, r2 │ │ │ │ + cmp r4, r3 │ │ │ │ lsls r7, r1, #1 │ │ │ │ - ldrh r0, [r7, #58] @ 0x3a │ │ │ │ + ldrh r0, [r0, #60] @ 0x3c │ │ │ │ lsls r4, r1, #1 │ │ │ │ strh.w pc, [r7, #4095] @ 0xfff │ │ │ │ - add lr, r9 │ │ │ │ + add lr, sl │ │ │ │ lsls r7, r1, #1 │ │ │ │ - ldrh r4, [r6, #56] @ 0x38 │ │ │ │ + ldrh r4, [r7, #56] @ 0x38 │ │ │ │ lsls r4, r1, #1 │ │ │ │ - cmp r4, r7 │ │ │ │ + cmp r4, r8 │ │ │ │ lsls r7, r1, #1 │ │ │ │ cmp r6, #251 @ 0xfb │ │ │ │ vrshr.u64 , , #1 │ │ │ │ @ instruction: 0xffff9d27 │ │ │ │ - vrshr.u64 d21, d26, #1 │ │ │ │ + vmlal.u , d31, d2[0] │ │ │ │ lsls r7, r1, #1 │ │ │ │ - strh r2, [r5, r2] │ │ │ │ + strh r2, [r6, r2] │ │ │ │ lsls r7, r1, #1 │ │ │ │ - add r0, r9 │ │ │ │ + add r0, sl │ │ │ │ lsls r7, r1, #1 │ │ │ │ - ldrh r6, [r5, #52] @ 0x34 │ │ │ │ + ldrh r6, [r6, #52] @ 0x34 │ │ │ │ lsls r4, r1, #1 │ │ │ │ - strh r0, [r2, r2] │ │ │ │ + strh r0, [r3, r2] │ │ │ │ lsls r7, r1, #1 │ │ │ │ - strh r0, [r5, r3] │ │ │ │ + strh r0, [r6, r3] │ │ │ │ lsls r7, r1, #1 │ │ │ │ - mvns r2, r7 │ │ │ │ + add r2, r0 │ │ │ │ lsls r7, r1, #1 │ │ │ │ - ldrh r0, [r4, #50] @ 0x32 │ │ │ │ + ldrh r0, [r5, #50] @ 0x32 │ │ │ │ lsls r4, r1, #1 │ │ │ │ - strh r0, [r1, r3] │ │ │ │ + strh r0, [r2, r3] │ │ │ │ lsls r7, r1, #1 │ │ │ │ - strh r2, [r7, r3] │ │ │ │ + strh r2, [r0, r4] │ │ │ │ lsls r7, r1, #1 │ │ │ │ - bics r0, r7 │ │ │ │ + mvns r0, r0 │ │ │ │ lsls r7, r1, #1 │ │ │ │ - ldrh r6, [r3, #48] @ 0x30 │ │ │ │ + ldrh r6, [r4, #48] @ 0x30 │ │ │ │ lsls r4, r1, #1 │ │ │ │ - strh r6, [r3, r3] │ │ │ │ + strh r6, [r4, r3] │ │ │ │ lsls r7, r1, #1 │ │ │ │ - strh r4, [r4, r4] │ │ │ │ + strh r4, [r5, r4] │ │ │ │ lsls r7, r1, #1 │ │ │ │ - muls r2, r6 │ │ │ │ + muls r2, r7 │ │ │ │ lsls r7, r1, #1 │ │ │ │ - ldrh r0, [r3, #46] @ 0x2e │ │ │ │ + ldrh r0, [r4, #46] @ 0x2e │ │ │ │ lsls r4, r1, #1 │ │ │ │ - strh r4, [r1, r4] │ │ │ │ + strh r4, [r2, r4] │ │ │ │ lsls r7, r1, #1 │ │ │ │ - strh r2, [r7, r4] │ │ │ │ + strh r2, [r0, r5] │ │ │ │ lsls r7, r1, #1 │ │ │ │ - orrs r0, r6 │ │ │ │ + orrs r0, r7 │ │ │ │ lsls r7, r1, #1 │ │ │ │ - ldrh r6, [r2, #44] @ 0x2c │ │ │ │ + ldrh r6, [r3, #44] @ 0x2c │ │ │ │ lsls r4, r1, #1 │ │ │ │ - strh r2, [r4, r4] │ │ │ │ + strh r2, [r5, r4] │ │ │ │ lsls r7, r1, #1 │ │ │ │ - strh r0, [r3, r5] │ │ │ │ + strh r0, [r4, r5] │ │ │ │ lsls r7, r1, #1 │ │ │ │ - cmn r6, r5 │ │ │ │ + cmn r6, r6 │ │ │ │ lsls r7, r1, #1 │ │ │ │ - ldrh r4, [r2, #42] @ 0x2a │ │ │ │ + ldrh r4, [r3, #42] @ 0x2a │ │ │ │ lsls r4, r1, #1 │ │ │ │ - cmn r0, r2 │ │ │ │ + cmn r0, r3 │ │ │ │ lsls r7, r1, #1 │ │ │ │ - ldrh r4, [r6, #40] @ 0x28 │ │ │ │ + ldrh r4, [r7, #40] @ 0x28 │ │ │ │ lsls r4, r1, #1 │ │ │ │ - strh r4, [r3, r4] │ │ │ │ + strh r4, [r4, r4] │ │ │ │ lsls r7, r1, #1 │ │ │ │ - strh r2, [r3, r5] │ │ │ │ + strh r2, [r4, r5] │ │ │ │ lsls r7, r1, #1 │ │ │ │ - cmp r4, r1 │ │ │ │ + cmp r4, r2 │ │ │ │ lsls r7, r1, #1 │ │ │ │ - ldrh r2, [r6, #38] @ 0x26 │ │ │ │ + ldrh r2, [r7, #38] @ 0x26 │ │ │ │ lsls r4, r1, #1 │ │ │ │ - strh r2, [r7, r4] │ │ │ │ + strh r2, [r0, r5] │ │ │ │ lsls r7, r1, #1 │ │ │ │ - strh r4, [r5, r5] │ │ │ │ + strh r4, [r6, r5] │ │ │ │ lsls r7, r1, #1 │ │ │ │ - negs r2, r1 │ │ │ │ + negs r2, r2 │ │ │ │ lsls r7, r1, #1 │ │ │ │ - ldrh r0, [r6, #36] @ 0x24 │ │ │ │ + ldrh r0, [r7, #36] @ 0x24 │ │ │ │ lsls r4, r1, #1 │ │ │ │ - strh r0, [r2, r5] │ │ │ │ + strh r0, [r3, r5] │ │ │ │ lsls r7, r1, #1 │ │ │ │ - strh r2, [r6, r6] │ │ │ │ + strh r2, [r7, r6] │ │ │ │ lsls r7, r1, #1 │ │ │ │ - tst r0, r1 │ │ │ │ + tst r0, r2 │ │ │ │ lsls r7, r1, #1 │ │ │ │ - ldrh r6, [r5, #34] @ 0x22 │ │ │ │ + ldrh r6, [r6, #34] @ 0x22 │ │ │ │ lsls r4, r1, #1 │ │ │ │ - strh r2, [r6, r7] │ │ │ │ + strh r2, [r7, r7] │ │ │ │ lsls r7, r1, #1 │ │ │ │ - strh r2, [r2, r6] │ │ │ │ + strh r2, [r3, r6] │ │ │ │ lsls r7, r1, #1 │ │ │ │ - rors r2, r0 │ │ │ │ + rors r2, r1 │ │ │ │ lsls r7, r1, #1 │ │ │ │ - ldrh r0, [r5, #32] │ │ │ │ + ldrh r0, [r6, #32] │ │ │ │ lsls r4, r1, #1 │ │ │ │ - strh r0, [r3, r7] │ │ │ │ + strh r0, [r4, r7] │ │ │ │ lsls r7, r1, #1 │ │ │ │ - strb r6, [r5, r0] │ │ │ │ + strb r6, [r6, r0] │ │ │ │ lsls r7, r1, #1 │ │ │ │ - sbcs r0, r0 │ │ │ │ + sbcs r0, r1 │ │ │ │ lsls r7, r1, #1 │ │ │ │ - ldrh r6, [r4, #30] │ │ │ │ + ldrh r6, [r5, #30] │ │ │ │ lsls r4, r1, #1 │ │ │ │ - strb r6, [r2, r0] │ │ │ │ + strb r6, [r3, r0] │ │ │ │ lsls r7, r1, #1 │ │ │ │ - strb r0, [r3, r1] │ │ │ │ + strb r0, [r4, r1] │ │ │ │ lsls r7, r1, #1 │ │ │ │ - asrs r6, r7 │ │ │ │ + adcs r6, r0 │ │ │ │ lsls r7, r1, #1 │ │ │ │ - ldrh r4, [r4, #28] │ │ │ │ + ldrh r4, [r5, #28] │ │ │ │ lsls r4, r1, #1 │ │ │ │ - strb r4, [r7, r0] │ │ │ │ + strb r4, [r0, r1] │ │ │ │ lsls r7, r1, #1 │ │ │ │ - str r6, [r5, #16] │ │ │ │ + str r6, [r6, #16] │ │ │ │ lsls r4, r1, #1 │ │ │ │ - lsrs r0, r7 │ │ │ │ + asrs r0, r0 │ │ │ │ lsls r7, r1, #1 │ │ │ │ - ldrh r6, [r3, #26] │ │ │ │ + ldrh r6, [r4, #26] │ │ │ │ lsls r4, r1, #1 │ │ │ │ - strb r2, [r6, r1] │ │ │ │ + strb r2, [r7, r1] │ │ │ │ lsls r7, r1, #1 │ │ │ │ - str r0, [r2, #16] │ │ │ │ + str r0, [r3, #16] │ │ │ │ lsls r4, r1, #1 │ │ │ │ - lsls r4, r6 │ │ │ │ + lsls r4, r7 │ │ │ │ lsls r7, r1, #1 │ │ │ │ - ldrh r2, [r3, #24] │ │ │ │ + ldrh r2, [r4, #24] │ │ │ │ lsls r4, r1, #1 │ │ │ │ - strb r4, [r4, r2] │ │ │ │ + strb r4, [r5, r2] │ │ │ │ lsls r7, r1, #1 │ │ │ │ - strb r6, [r2, r3] │ │ │ │ + strb r6, [r3, r3] │ │ │ │ lsls r7, r1, #1 │ │ │ │ - eors r4, r6 │ │ │ │ + eors r4, r7 │ │ │ │ lsls r7, r1, #1 │ │ │ │ - ldrh r2, [r3, #22] │ │ │ │ + ldrh r2, [r4, #22] │ │ │ │ lsls r4, r1, #1 │ │ │ │ - strb r6, [r7, r2] │ │ │ │ + strb r6, [r0, r3] │ │ │ │ lsls r7, r1, #1 │ │ │ │ - strb r4, [r7, r3] │ │ │ │ + strb r4, [r0, r4] │ │ │ │ lsls r7, r1, #1 │ │ │ │ - ands r6, r5 │ │ │ │ + ands r6, r6 │ │ │ │ lsls r7, r1, #1 │ │ │ │ - ldrh r4, [r2, #20] │ │ │ │ + ldrh r4, [r3, #20] │ │ │ │ lsls r4, r1, #1 │ │ │ │ - strb r0, [r4, r3] │ │ │ │ + strb r0, [r5, r3] │ │ │ │ lsls r7, r1, #1 │ │ │ │ - strb r2, [r5, r4] │ │ │ │ + strb r2, [r6, r4] │ │ │ │ lsls r7, r1, #1 │ │ │ │ - subs r7, #236 @ 0xec │ │ │ │ + subs r7, #244 @ 0xf4 │ │ │ │ lsls r7, r1, #1 │ │ │ │ - ldrh r2, [r2, #18] │ │ │ │ + ldrh r2, [r3, #18] │ │ │ │ lsls r4, r1, #1 │ │ │ │ - strb r0, [r2, r4] │ │ │ │ + strb r0, [r3, r4] │ │ │ │ lsls r7, r1, #1 │ │ │ │ - strb r6, [r2, r5] │ │ │ │ + strb r6, [r3, r5] │ │ │ │ lsls r7, r1, #1 │ │ │ │ - subs r7, #160 @ 0xa0 │ │ │ │ + subs r7, #168 @ 0xa8 │ │ │ │ lsls r7, r1, #1 │ │ │ │ - ldrh r6, [r0, #16] │ │ │ │ + ldrh r6, [r1, #16] │ │ │ │ lsls r4, r1, #1 │ │ │ │ - strb r2, [r7, r4] │ │ │ │ + strb r2, [r0, r5] │ │ │ │ lsls r7, r1, #1 │ │ │ │ - strb r4, [r2, r6] │ │ │ │ + strb r4, [r3, r6] │ │ │ │ lsls r7, r1, #1 │ │ │ │ - subs r7, #94 @ 0x5e │ │ │ │ + subs r7, #102 @ 0x66 │ │ │ │ lsls r7, r1, #1 │ │ │ │ - ldrh r4, [r0, #14] │ │ │ │ + ldrh r4, [r1, #14] │ │ │ │ lsls r4, r1, #1 │ │ │ │ - strb r2, [r7, r6] │ │ │ │ + strb r2, [r0, r7] │ │ │ │ lsls r7, r1, #1 │ │ │ │ - strb r4, [r4, r5] │ │ │ │ + strb r4, [r5, r5] │ │ │ │ lsls r7, r1, #1 │ │ │ │ - subs r7, #8 │ │ │ │ + subs r7, #16 │ │ │ │ lsls r7, r1, #1 │ │ │ │ - ldrh r6, [r5, #10] │ │ │ │ + ldrh r6, [r6, #10] │ │ │ │ lsls r4, r1, #1 │ │ │ │ - strb r2, [r3, r6] │ │ │ │ + strb r2, [r4, r6] │ │ │ │ lsls r7, r1, #1 │ │ │ │ - strb r0, [r4, r7] │ │ │ │ + strb r0, [r5, r7] │ │ │ │ lsls r7, r1, #1 │ │ │ │ - subs r6, #198 @ 0xc6 │ │ │ │ + subs r6, #206 @ 0xce │ │ │ │ lsls r7, r1, #1 │ │ │ │ - ldrh r4, [r5, #8] │ │ │ │ + ldrh r4, [r6, #8] │ │ │ │ lsls r4, r1, #1 │ │ │ │ - strb r4, [r0, r7] │ │ │ │ + strb r4, [r1, r7] │ │ │ │ lsls r7, r1, #1 │ │ │ │ - ldrsb r6, [r4, r0] │ │ │ │ + ldrsb r6, [r5, r0] │ │ │ │ lsls r7, r1, #1 │ │ │ │ - subs r6, #132 @ 0x84 │ │ │ │ + subs r6, #140 @ 0x8c │ │ │ │ lsls r7, r1, #1 │ │ │ │ - ldrh r2, [r5, #6] │ │ │ │ + ldrh r2, [r6, #6] │ │ │ │ lsls r4, r1, #1 │ │ │ │ - ldrsb r6, [r0, r0] │ │ │ │ + ldrsb r6, [r1, r0] │ │ │ │ lsls r7, r1, #1 │ │ │ │ - ldrsb r4, [r5, r2] │ │ │ │ + ldrsb r4, [r6, r2] │ │ │ │ lsls r7, r1, #1 │ │ │ │ - subs r6, #60 @ 0x3c │ │ │ │ + subs r6, #68 @ 0x44 │ │ │ │ lsls r7, r1, #1 │ │ │ │ - ldrh r4, [r4, #4] │ │ │ │ + ldrh r4, [r5, #4] │ │ │ │ lsls r4, r1, #1 │ │ │ │ - ldrsb r0, [r3, r2] │ │ │ │ + ldrsb r0, [r4, r2] │ │ │ │ lsls r7, r1, #1 │ │ │ │ - ldrsb r6, [r0, r4] │ │ │ │ + ldrsb r6, [r1, r4] │ │ │ │ lsls r7, r1, #1 │ │ │ │ - subs r5, #252 @ 0xfc │ │ │ │ + subs r6, #4 │ │ │ │ lsls r7, r1, #1 │ │ │ │ - ldrh r4, [r4, #2] │ │ │ │ + ldrh r4, [r5, #2] │ │ │ │ lsls r4, r1, #1 │ │ │ │ - ldrsb r6, [r5, r3] │ │ │ │ + ldrsb r6, [r6, r3] │ │ │ │ lsls r7, r1, #1 │ │ │ │ - ldrsb r4, [r0, r6] │ │ │ │ + ldrsb r4, [r1, r6] │ │ │ │ lsls r7, r1, #1 │ │ │ │ - subs r5, #184 @ 0xb8 │ │ │ │ + subs r5, #192 @ 0xc0 │ │ │ │ lsls r7, r1, #1 │ │ │ │ - ldrh r0, [r4, #0] │ │ │ │ + ldrh r0, [r5, #0] │ │ │ │ lsls r4, r1, #1 │ │ │ │ - ldrsb r6, [r5, r5] │ │ │ │ + ldrsb r6, [r6, r5] │ │ │ │ lsls r7, r1, #1 │ │ │ │ - ldrsb r0, [r7, r6] │ │ │ │ + ldrsb r0, [r0, r7] │ │ │ │ lsls r7, r1, #1 │ │ │ │ - subs r5, #124 @ 0x7c │ │ │ │ + subs r5, #132 @ 0x84 │ │ │ │ lsls r7, r1, #1 │ │ │ │ - strh r4, [r4, #62] @ 0x3e │ │ │ │ + strh r4, [r5, #62] @ 0x3e │ │ │ │ lsls r4, r1, #1 │ │ │ │ - ldrsb r6, [r4, r6] │ │ │ │ + ldrsb r6, [r5, r6] │ │ │ │ lsls r7, r1, #1 │ │ │ │ - ldrsb r0, [r2, r7] │ │ │ │ + ldrsb r0, [r3, r7] │ │ │ │ lsls r7, r1, #1 │ │ │ │ - subs r5, #64 @ 0x40 │ │ │ │ + subs r5, #72 @ 0x48 │ │ │ │ lsls r7, r1, #1 │ │ │ │ - strh r0, [r5, #60] @ 0x3c │ │ │ │ + strh r0, [r6, #60] @ 0x3c │ │ │ │ lsls r4, r1, #1 │ │ │ │ - ldrsb r6, [r6, r6] │ │ │ │ + ldrsb r6, [r7, r6] │ │ │ │ lsls r7, r1, #1 │ │ │ │ - ldr r0, [r4, r0] │ │ │ │ + ldr r0, [r5, r0] │ │ │ │ lsls r7, r1, #1 │ │ │ │ - subs r5, #4 │ │ │ │ + subs r5, #12 │ │ │ │ lsls r7, r1, #1 │ │ │ │ - strh r4, [r5, #58] @ 0x3a │ │ │ │ + strh r4, [r6, #58] @ 0x3a │ │ │ │ lsls r4, r1, #1 │ │ │ │ - ldr r0, [r2, r0] │ │ │ │ + ldr r0, [r3, r0] │ │ │ │ lsls r7, r1, #1 │ │ │ │ - ldr r2, [r6, r1] │ │ │ │ + ldr r2, [r7, r1] │ │ │ │ lsls r7, r1, #1 │ │ │ │ - subs r4, #202 @ 0xca │ │ │ │ + subs r4, #210 @ 0xd2 │ │ │ │ lsls r7, r1, #1 │ │ │ │ - strh r2, [r6, #56] @ 0x38 │ │ │ │ + strh r2, [r7, #56] @ 0x38 │ │ │ │ lsls r4, r1, #1 │ │ │ │ - ldr r6, [r3, r1] │ │ │ │ + ldr r6, [r4, r1] │ │ │ │ lsls r7, r1, #1 │ │ │ │ - ldr r4, [r0, r2] │ │ │ │ + ldr r4, [r1, r2] │ │ │ │ lsls r7, r1, #1 │ │ │ │ - subs r4, #136 @ 0x88 │ │ │ │ + subs r4, #144 @ 0x90 │ │ │ │ lsls r7, r1, #1 │ │ │ │ - strh r0, [r6, #54] @ 0x36 │ │ │ │ + strh r0, [r7, #54] @ 0x36 │ │ │ │ lsls r4, r1, #1 │ │ │ │ ldr r2, [pc, #772] @ (31dca0 >::_M_default_append(unsigned int)@@Base+0x9b0dc>) │ │ │ │ add.w r3, r4, #260 @ 0x104 │ │ │ │ ldr r1, [pc, #772] @ (31dca4 >::_M_default_append(unsigned int)@@Base+0x9b0e0>) │ │ │ │ strd r0, r0, [sp] │ │ │ │ add r2, pc │ │ │ │ add r1, pc │ │ │ │ @@ -883718,95 +883719,95 @@ │ │ │ │ adds r0, #12 │ │ │ │ bl 17c90 │ │ │ │ ldr r0, [pc, #172] @ (31dd40 >::_M_default_append(unsigned int)@@Base+0x9b17c>) │ │ │ │ mov r1, r6 │ │ │ │ add r0, pc │ │ │ │ bl 17e10 │ │ │ │ b.w 31ccf8 >::_M_default_append(unsigned int)@@Base+0x9a134> │ │ │ │ - strb r0, [r6, r7] │ │ │ │ + strb r0, [r7, r7] │ │ │ │ lsls r7, r1, #1 │ │ │ │ - ldrsb r2, [r5, r0] │ │ │ │ + ldrsb r2, [r6, r0] │ │ │ │ lsls r7, r1, #1 │ │ │ │ - subs r1, #194 @ 0xc2 │ │ │ │ + subs r1, #202 @ 0xca │ │ │ │ lsls r7, r1, #1 │ │ │ │ - strh r2, [r5, #32] │ │ │ │ + strh r2, [r6, #32] │ │ │ │ lsls r4, r1, #1 │ │ │ │ - ldrsb r4, [r2, r0] │ │ │ │ + ldrsb r4, [r3, r0] │ │ │ │ lsls r7, r1, #1 │ │ │ │ - ldrsb r2, [r7, r0] │ │ │ │ + ldrsb r2, [r0, r1] │ │ │ │ lsls r7, r1, #1 │ │ │ │ - subs r1, #130 @ 0x82 │ │ │ │ + subs r1, #138 @ 0x8a │ │ │ │ lsls r7, r1, #1 │ │ │ │ - strh r2, [r5, #30] │ │ │ │ + strh r2, [r6, #30] │ │ │ │ lsls r4, r1, #1 │ │ │ │ - ldrsb r0, [r4, r0] │ │ │ │ + ldrsb r0, [r5, r0] │ │ │ │ lsls r7, r1, #1 │ │ │ │ - ldrsb r6, [r4, r1] │ │ │ │ + ldrsb r6, [r5, r1] │ │ │ │ lsls r7, r1, #1 │ │ │ │ - subs r1, #70 @ 0x46 │ │ │ │ + subs r1, #78 @ 0x4e │ │ │ │ lsls r7, r1, #1 │ │ │ │ - strh r6, [r5, #28] │ │ │ │ + strh r6, [r6, #28] │ │ │ │ lsls r4, r1, #1 │ │ │ │ - ldrsb r0, [r3, r1] │ │ │ │ + ldrsb r0, [r4, r1] │ │ │ │ lsls r7, r1, #1 │ │ │ │ - ldrsb r6, [r3, r2] │ │ │ │ + ldrsb r6, [r4, r2] │ │ │ │ lsls r7, r1, #1 │ │ │ │ - subs r1, #10 │ │ │ │ + subs r1, #18 │ │ │ │ lsls r7, r1, #1 │ │ │ │ - strh r2, [r6, #26] │ │ │ │ + strh r2, [r7, #26] │ │ │ │ lsls r4, r1, #1 │ │ │ │ - ldrsb r6, [r1, r2] │ │ │ │ + ldrsb r6, [r2, r2] │ │ │ │ lsls r7, r1, #1 │ │ │ │ - ldrsb r6, [r7, r3] │ │ │ │ + ldrsb r6, [r0, r4] │ │ │ │ lsls r7, r1, #1 │ │ │ │ - subs r0, #200 @ 0xc8 │ │ │ │ + subs r0, #208 @ 0xd0 │ │ │ │ lsls r7, r1, #1 │ │ │ │ - strh r0, [r6, #24] │ │ │ │ + strh r0, [r7, #24] │ │ │ │ lsls r4, r1, #1 │ │ │ │ - ldrsb r0, [r4, r3] │ │ │ │ + ldrsb r0, [r5, r3] │ │ │ │ lsls r7, r1, #1 │ │ │ │ - ldrsb r6, [r3, r4] │ │ │ │ + ldrsb r6, [r4, r4] │ │ │ │ lsls r7, r1, #1 │ │ │ │ - subs r0, #130 @ 0x82 │ │ │ │ + subs r0, #138 @ 0x8a │ │ │ │ lsls r7, r1, #1 │ │ │ │ - strh r2, [r5, #22] │ │ │ │ + strh r2, [r6, #22] │ │ │ │ lsls r4, r1, #1 │ │ │ │ - ldrsb r0, [r1, r4] │ │ │ │ + ldrsb r0, [r2, r4] │ │ │ │ lsls r7, r1, #1 │ │ │ │ - ldrsb r0, [r6, r3] │ │ │ │ + ldrsb r0, [r7, r3] │ │ │ │ lsls r7, r1, #1 │ │ │ │ - ldrsb r6, [r3, r5] │ │ │ │ + ldrsb r6, [r4, r5] │ │ │ │ lsls r7, r1, #1 │ │ │ │ - subs r0, #8 │ │ │ │ + subs r0, #16 │ │ │ │ lsls r7, r1, #1 │ │ │ │ - strh r0, [r6, #18] │ │ │ │ + strh r0, [r7, #18] │ │ │ │ lsls r4, r1, #1 │ │ │ │ - adds r7, #236 @ 0xec │ │ │ │ + adds r7, #244 @ 0xf4 │ │ │ │ lsls r7, r1, #1 │ │ │ │ - strh r4, [r2, #18] │ │ │ │ + strh r4, [r3, #18] │ │ │ │ lsls r4, r1, #1 │ │ │ │ - adds r7, #160 @ 0xa0 │ │ │ │ + adds r7, #168 @ 0xa8 │ │ │ │ lsls r7, r1, #1 │ │ │ │ - strh r0, [r1, #16] │ │ │ │ + strh r0, [r2, #16] │ │ │ │ lsls r4, r1, #1 │ │ │ │ - adds r7, #132 @ 0x84 │ │ │ │ + adds r7, #140 @ 0x8c │ │ │ │ lsls r7, r1, #1 │ │ │ │ - strh r4, [r5, #14] │ │ │ │ + strh r4, [r6, #14] │ │ │ │ lsls r4, r1, #1 │ │ │ │ - adds r7, #88 @ 0x58 │ │ │ │ + adds r7, #96 @ 0x60 │ │ │ │ lsls r7, r1, #1 │ │ │ │ - strh r0, [r0, #14] │ │ │ │ + strh r0, [r1, #14] │ │ │ │ lsls r4, r1, #1 │ │ │ │ - adds r7, #40 @ 0x28 │ │ │ │ + adds r7, #48 @ 0x30 │ │ │ │ lsls r7, r1, #1 │ │ │ │ - strh r0, [r2, #12] │ │ │ │ + strh r0, [r3, #12] │ │ │ │ lsls r4, r1, #1 │ │ │ │ - adds r6, #246 @ 0xf6 │ │ │ │ + adds r6, #254 @ 0xfe │ │ │ │ lsls r7, r1, #1 │ │ │ │ - strh r6, [r3, #10] │ │ │ │ + strh r6, [r4, #10] │ │ │ │ lsls r4, r1, #1 │ │ │ │ push {r4, r5, r6, r7, lr} │ │ │ │ mov.w ip, #4096 @ 0x1000 │ │ │ │ sub.w ip, sp, ip │ │ │ │ str.w r0, [ip, #4064] @ 0xfe0 │ │ │ │ mov r5, r1 │ │ │ │ ldr r1, [pc, #400] @ (31dee8 >::_M_default_append(unsigned int)@@Base+0x9b324>) │ │ │ │ @@ -883979,45 +883980,45 @@ │ │ │ │ adds r0, #12 │ │ │ │ bl 17c90 │ │ │ │ ldr r0, [pc, #44] @ (31df08 >::_M_default_append(unsigned int)@@Base+0x9b344>) │ │ │ │ add r0, pc │ │ │ │ bl 17e10 │ │ │ │ mvn.w r3, #10 │ │ │ │ b.n 31dde6 >::_M_default_append(unsigned int)@@Base+0x9b222> │ │ │ │ - add r6, ip │ │ │ │ + add r6, sp │ │ │ │ lsls r7, r1, #1 │ │ │ │ - adds r5, #84 @ 0x54 │ │ │ │ + adds r5, #92 @ 0x5c │ │ │ │ lsls r7, r1, #1 │ │ │ │ - ldrb r2, [r7, #30] │ │ │ │ + ldrb r2, [r0, #31] │ │ │ │ lsls r4, r1, #1 │ │ │ │ - adds r5, #20 │ │ │ │ + adds r5, #28 │ │ │ │ lsls r7, r1, #1 │ │ │ │ - ldrb r4, [r7, #29] │ │ │ │ + ldrb r4, [r0, #30] │ │ │ │ lsls r4, r1, #1 │ │ │ │ - adds r4, #230 @ 0xe6 │ │ │ │ + adds r4, #238 @ 0xee │ │ │ │ lsls r7, r1, #1 │ │ │ │ - ldrb r6, [r1, #29] │ │ │ │ + ldrb r6, [r2, #29] │ │ │ │ lsls r4, r1, #1 │ │ │ │ - adds r4, #174 @ 0xae │ │ │ │ + adds r4, #182 @ 0xb6 │ │ │ │ lsls r7, r1, #1 │ │ │ │ - strh r4, [r5, r7] │ │ │ │ + strh r4, [r6, r7] │ │ │ │ lsls r7, r1, #1 │ │ │ │ push {r3, lr} │ │ │ │ mov.w ip, #4096 @ 0x1000 │ │ │ │ sub.w ip, sp, ip │ │ │ │ str.w r0, [ip, #4088] @ 0xff8 │ │ │ │ ldr r1, [pc, #20] @ (31df30 >::_M_default_append(unsigned int)@@Base+0x9b36c>) │ │ │ │ add r1, pc │ │ │ │ bl 531e90 │ │ │ │ cbz r0, 31df2e >::_M_default_append(unsigned int)@@Base+0x9b36a> │ │ │ │ bl 4fb744 │ │ │ │ ldr r0, [r0, #12] │ │ │ │ bic.w r0, r0, r0, asr #31 │ │ │ │ pop {r3, pc} │ │ │ │ - cmp r4, r4 │ │ │ │ + cmp r4, r5 │ │ │ │ lsls r7, r1, #1 │ │ │ │ stmdb sp!, {r4, r5, r6, r7, r8, r9, sl, fp, lr} │ │ │ │ mov.w ip, #4096 @ 0x1000 │ │ │ │ sub.w ip, sp, ip │ │ │ │ str.w r0, [ip, #4008] @ 0xfa8 │ │ │ │ ldr r2, [pc, #740] @ (31e22c >::_M_default_append(unsigned int)@@Base+0x9b668>) │ │ │ │ sub sp, #52 @ 0x34 │ │ │ │ @@ -884306,55 +884307,55 @@ │ │ │ │ bl 525750 │ │ │ │ b.n 31e0b6 >::_M_default_append(unsigned int)@@Base+0x9b4f2> │ │ │ │ blx 1172c <__stack_chk_fail@plt> │ │ │ │ lsrs r0, r0, #11 │ │ │ │ lsls r0, r3, #1 │ │ │ │ asrs r0, r7, #6 │ │ │ │ movs r0, r0 │ │ │ │ - adds r4, #122 @ 0x7a │ │ │ │ + adds r4, #130 @ 0x82 │ │ │ │ lsls r7, r1, #1 │ │ │ │ - strb r6, [r5, r0] │ │ │ │ + strb r6, [r6, r0] │ │ │ │ lsls r7, r1, #1 │ │ │ │ - svc 206 @ 0xce │ │ │ │ + svc 214 @ 0xd6 │ │ │ │ lsls r6, r1, #1 │ │ │ │ - strh r0, [r4, r4] │ │ │ │ + strh r0, [r5, r4] │ │ │ │ lsls r7, r1, #1 │ │ │ │ - strb r2, [r6, r3] │ │ │ │ + strb r2, [r7, r3] │ │ │ │ lsls r7, r1, #1 │ │ │ │ - strh r4, [r4, r6] │ │ │ │ + strh r4, [r5, r6] │ │ │ │ lsls r7, r1, #1 │ │ │ │ - adds r3, #116 @ 0x74 │ │ │ │ + adds r3, #124 @ 0x7c │ │ │ │ lsls r7, r1, #1 │ │ │ │ - adds r3, #78 @ 0x4e │ │ │ │ + adds r3, #86 @ 0x56 │ │ │ │ lsls r7, r1, #1 │ │ │ │ - strh r2, [r4, r3] │ │ │ │ + strh r2, [r5, r3] │ │ │ │ lsls r7, r1, #1 │ │ │ │ - adds r2, #200 @ 0xc8 │ │ │ │ + adds r2, #208 @ 0xd0 │ │ │ │ lsls r7, r1, #1 │ │ │ │ - str r4, [r6, r7] │ │ │ │ + str r4, [r7, r7] │ │ │ │ lsls r7, r1, #1 │ │ │ │ lsrs r0, r5, #2 │ │ │ │ lsls r0, r3, #1 │ │ │ │ - str r0, [r1, r6] │ │ │ │ + str r0, [r2, r6] │ │ │ │ lsls r7, r1, #1 │ │ │ │ - adds r2, #122 @ 0x7a │ │ │ │ + adds r2, #130 @ 0x82 │ │ │ │ lsls r7, r1, #1 │ │ │ │ - strh r2, [r7, r1] │ │ │ │ + strh r2, [r0, r2] │ │ │ │ lsls r7, r1, #1 │ │ │ │ - adds r1, #200 @ 0xc8 │ │ │ │ + adds r1, #208 @ 0xd0 │ │ │ │ lsls r7, r1, #1 │ │ │ │ - ldrb r6, [r6, #16] │ │ │ │ + ldrb r6, [r7, #16] │ │ │ │ lsls r4, r1, #1 │ │ │ │ - subs r7, #212 @ 0xd4 │ │ │ │ + subs r7, #220 @ 0xdc │ │ │ │ lsls r7, r1, #1 │ │ │ │ - adds r1, #130 @ 0x82 │ │ │ │ + adds r1, #138 @ 0x8a │ │ │ │ lsls r7, r1, #1 │ │ │ │ - ldrb r0, [r6, #15] │ │ │ │ + ldrb r0, [r7, #15] │ │ │ │ lsls r4, r1, #1 │ │ │ │ - str r0, [r4, r5] │ │ │ │ + str r0, [r5, r5] │ │ │ │ lsls r7, r1, #1 │ │ │ │ push {r4, r5, r6, lr} │ │ │ │ mov.w ip, #4096 @ 0x1000 │ │ │ │ sub.w ip, sp, ip │ │ │ │ str.w r0, [ip, #4080] @ 0xff0 │ │ │ │ mov r5, r1 │ │ │ │ ldr r1, [pc, #140] @ (31e328 >::_M_default_append(unsigned int)@@Base+0x9b764>) │ │ │ │ @@ -884409,27 +884410,27 @@ │ │ │ │ adds r0, #12 │ │ │ │ bl 17c90 │ │ │ │ ldr r0, [pc, #32] @ (31e340 >::_M_default_append(unsigned int)@@Base+0x9b77c>) │ │ │ │ add r0, pc │ │ │ │ bl 17e10 │ │ │ │ b.n 31e2cc >::_M_default_append(unsigned int)@@Base+0x9b708> │ │ │ │ nop │ │ │ │ - subs r7, #36 @ 0x24 │ │ │ │ + subs r7, #44 @ 0x2c │ │ │ │ lsls r7, r1, #1 │ │ │ │ - adds r0, #170 @ 0xaa │ │ │ │ + adds r0, #178 @ 0xb2 │ │ │ │ lsls r7, r1, #1 │ │ │ │ - ldrb r2, [r2, #12] │ │ │ │ + ldrb r2, [r3, #12] │ │ │ │ lsls r4, r1, #1 │ │ │ │ - adds r0, #142 @ 0x8e │ │ │ │ + adds r0, #150 @ 0x96 │ │ │ │ lsls r7, r1, #1 │ │ │ │ - strh r6, [r7, r0] │ │ │ │ + strh r6, [r0, r1] │ │ │ │ lsls r7, r1, #1 │ │ │ │ - adds r0, #108 @ 0x6c │ │ │ │ + adds r0, #116 @ 0x74 │ │ │ │ lsls r7, r1, #1 │ │ │ │ - str r2, [r2, r7] │ │ │ │ + str r2, [r3, r7] │ │ │ │ lsls r7, r1, #1 │ │ │ │ push {r3, r4, r5, r6, r7, lr} │ │ │ │ mov.w ip, #4096 @ 0x1000 │ │ │ │ sub.w ip, sp, ip │ │ │ │ str.w r0, [ip, #4072] @ 0xfe8 │ │ │ │ mov r4, r1 │ │ │ │ ldr r1, [pc, #116] @ (31e3cc >::_M_default_append(unsigned int)@@Base+0x9b808>) │ │ │ │ @@ -884476,23 +884477,23 @@ │ │ │ │ adds r0, #12 │ │ │ │ bl 17c90 │ │ │ │ ldr r0, [pc, #24] @ (31e3dc >::_M_default_append(unsigned int)@@Base+0x9b818>) │ │ │ │ add r0, pc │ │ │ │ bl 17e10 │ │ │ │ b.n 31e37e >::_M_default_append(unsigned int)@@Base+0x9b7ba> │ │ │ │ nop │ │ │ │ - subs r6, #102 @ 0x66 │ │ │ │ + subs r6, #110 @ 0x6e │ │ │ │ lsls r7, r1, #1 │ │ │ │ - cmp r7, #232 @ 0xe8 │ │ │ │ + cmp r7, #240 @ 0xf0 │ │ │ │ lsls r7, r1, #1 │ │ │ │ - ldrb r0, [r2, #9] │ │ │ │ + ldrb r0, [r3, #9] │ │ │ │ lsls r4, r1, #1 │ │ │ │ - cmp r7, #200 @ 0xc8 │ │ │ │ + cmp r7, #208 @ 0xd0 │ │ │ │ lsls r7, r1, #1 │ │ │ │ - str r2, [r7, r6] │ │ │ │ + str r2, [r0, r7] │ │ │ │ lsls r7, r1, #1 │ │ │ │ subs r0, r1, r0 │ │ │ │ bx lr │ │ │ │ push {r4, r5, r6, lr} │ │ │ │ mov.w ip, #4096 @ 0x1000 │ │ │ │ sub.w ip, sp, ip │ │ │ │ str.w r0, [ip, #4080] @ 0xff0 │ │ │ │ @@ -884606,17 +884607,17 @@ │ │ │ │ b.n 31e46e >::_M_default_append(unsigned int)@@Base+0x9b8aa> │ │ │ │ mov r0, r4 │ │ │ │ bl 4171b8 │ │ │ │ ldrb.w r3, [r0, #385] @ 0x181 │ │ │ │ lsls r3, r3, #30 │ │ │ │ bne.n 31e4ec >::_M_default_append(unsigned int)@@Base+0x9b928> │ │ │ │ b.n 31e410 >::_M_default_append(unsigned int)@@Base+0x9b84c> │ │ │ │ - str r2, [r2, r6] │ │ │ │ + str r2, [r3, r6] │ │ │ │ lsls r7, r1, #1 │ │ │ │ - ldrb r6, [r5, #6] │ │ │ │ + ldrb r6, [r6, #6] │ │ │ │ lsls r4, r1, #1 │ │ │ │ push {r3, lr} │ │ │ │ mov.w ip, #4096 @ 0x1000 │ │ │ │ sub.w ip, sp, ip │ │ │ │ str.w r0, [ip, #4088] @ 0xff8 │ │ │ │ mov r0, r1 │ │ │ │ bl 4fb744 │ │ │ │ @@ -884839,21 +884840,21 @@ │ │ │ │ ... │ │ │ │ asrs r0, r7, #6 │ │ │ │ movs r0, r0 │ │ │ │ lsls r4, r7, #17 │ │ │ │ lsls r0, r3, #1 │ │ │ │ lsls r2, r1, #16 │ │ │ │ lsls r0, r3, #1 │ │ │ │ - ldr r6, [pc, #456] @ (31e980 >::_M_default_append(unsigned int)@@Base+0x9bdbc>) │ │ │ │ + ldr r6, [pc, #488] @ (31e9a0 >::_M_default_append(unsigned int)@@Base+0x9bddc>) │ │ │ │ lsls r7, r1, #1 │ │ │ │ - strb r6, [r1, #26] │ │ │ │ + strb r6, [r2, #26] │ │ │ │ lsls r4, r1, #1 │ │ │ │ - ldr r6, [pc, #336] @ (31e910 >::_M_default_append(unsigned int)@@Base+0x9bd4c>) │ │ │ │ + ldr r6, [pc, #368] @ (31e930 >::_M_default_append(unsigned int)@@Base+0x9bd6c>) │ │ │ │ lsls r7, r1, #1 │ │ │ │ - strb r0, [r6, #25] │ │ │ │ + strb r0, [r7, #25] │ │ │ │ lsls r4, r1, #1 │ │ │ │ stmdb sp!, {r4, r5, r6, r7, r8, r9, sl, lr} │ │ │ │ mov.w ip, #4096 @ 0x1000 │ │ │ │ sub.w ip, sp, ip │ │ │ │ str.w r0, [ip, #4040] @ 0xfc8 │ │ │ │ sub sp, #24 │ │ │ │ mov r6, r0 │ │ │ │ @@ -885038,21 +885039,21 @@ │ │ │ │ mov r0, r5 │ │ │ │ ldr r1, [sp, #20] │ │ │ │ bl 17e10 │ │ │ │ ldr r3, [sp, #20] │ │ │ │ mov r0, r3 │ │ │ │ add sp, #24 │ │ │ │ ldmia.w sp!, {r4, r5, r6, r7, r8, r9, sl, pc} │ │ │ │ - ldr r5, [pc, #488] @ (31ebcc >::_M_default_append(unsigned int)@@Base+0x9c008>) │ │ │ │ + ldr r5, [pc, #520] @ (31ebec >::_M_default_append(unsigned int)@@Base+0x9c028>) │ │ │ │ lsls r7, r1, #1 │ │ │ │ - ldr r5, [pc, #320] @ (31eb28 >::_M_default_append(unsigned int)@@Base+0x9bf64>) │ │ │ │ + ldr r5, [pc, #352] @ (31eb48 >::_M_default_append(unsigned int)@@Base+0x9bf84>) │ │ │ │ lsls r7, r1, #1 │ │ │ │ - ldr r4, [pc, #128] @ (31ea6c >::_M_default_append(unsigned int)@@Base+0x9bea8>) │ │ │ │ + ldr r4, [pc, #160] @ (31ea8c >::_M_default_append(unsigned int)@@Base+0x9bec8>) │ │ │ │ lsls r7, r1, #1 │ │ │ │ - strb r4, [r0, #17] │ │ │ │ + strb r4, [r1, #17] │ │ │ │ lsls r4, r1, #1 │ │ │ │ push {r4, r5, lr} │ │ │ │ mov.w ip, #4096 @ 0x1000 │ │ │ │ sub.w ip, sp, ip │ │ │ │ str.w r0, [ip, #4064] @ 0xfe0 │ │ │ │ ldr r2, [pc, #92] @ (31ea5c >::_M_default_append(unsigned int)@@Base+0x9be98>) │ │ │ │ sub sp, #20 │ │ │ │ @@ -885093,15 +885094,15 @@ │ │ │ │ pop {r4, r5, pc} │ │ │ │ blx 1172c <__stack_chk_fail@plt> │ │ │ │ nop │ │ │ │ movs r6, r0 │ │ │ │ lsls r0, r3, #1 │ │ │ │ asrs r0, r7, #6 │ │ │ │ movs r0, r0 │ │ │ │ - ldr r3, [pc, #760] @ (31ed60 >::_M_default_append(unsigned int)@@Base+0x9c19c>) │ │ │ │ + ldr r3, [pc, #792] @ (31ed80 >::_M_default_append(unsigned int)@@Base+0x9c1bc>) │ │ │ │ lsls r7, r1, #1 │ │ │ │ vshr.u8 q8, , #4 │ │ │ │ stmdb sp!, {r4, r5, r6, r7, r8, r9, sl, fp, lr} │ │ │ │ mov.w ip, #4096 @ 0x1000 │ │ │ │ sub.w ip, sp, ip │ │ │ │ str.w r0, [ip, #4032] @ 0xfc0 │ │ │ │ mov r6, r0 │ │ │ │ @@ -885367,21 +885368,21 @@ │ │ │ │ b.n 31ec8e >::_M_default_append(unsigned int)@@Base+0x9c0ca> │ │ │ │ blx 1172c <__stack_chk_fail@plt> │ │ │ │ ... │ │ │ │ vshr.u8 q0, , #8 │ │ │ │ asrs r0, r7, #6 │ │ │ │ movs r0, r0 │ │ │ │ ldc2l 0, cr0, [sl, #-348]! @ 0xfffffea4 │ │ │ │ - ldr r0, [pc, #592] @ (31efe8 >::_M_default_append(unsigned int)@@Base+0x9c424>) │ │ │ │ + ldr r0, [pc, #624] @ (31f008 >::_M_default_append(unsigned int)@@Base+0x9c444>) │ │ │ │ lsls r7, r1, #1 │ │ │ │ - strb r0, [r6, #2] │ │ │ │ + strb r0, [r7, #2] │ │ │ │ lsls r4, r1, #1 │ │ │ │ - ldr r0, [pc, #400] @ (31ef30 >::_M_default_append(unsigned int)@@Base+0x9c36c>) │ │ │ │ + ldr r0, [pc, #432] @ (31ef50 >::_M_default_append(unsigned int)@@Base+0x9c38c>) │ │ │ │ lsls r7, r1, #1 │ │ │ │ - strb r0, [r0, #2] │ │ │ │ + strb r0, [r1, #2] │ │ │ │ lsls r4, r1, #1 │ │ │ │ stmdb sp!, {r4, r5, r6, r7, r8, r9, sl, fp, lr} │ │ │ │ mov.w ip, #4096 @ 0x1000 │ │ │ │ sub.w ip, sp, ip │ │ │ │ str.w r0, [ip, #4008] @ 0xfa8 │ │ │ │ sub sp, #52 @ 0x34 │ │ │ │ movs r4, #0 │ │ │ │ @@ -886645,103 +886646,103 @@ │ │ │ │ add r0, pc │ │ │ │ bl 17e10 │ │ │ │ b.n 31f5e0 >::_M_default_append(unsigned int)@@Base+0x9ca1c> │ │ │ │ strb.w r0, [r4, r7, lsl #1] │ │ │ │ asrs r0, r7, #6 │ │ │ │ movs r0, r0 │ │ │ │ @ instruction: 0xf78c0057 │ │ │ │ - cmp r4, r3 │ │ │ │ + cmp r4, r4 │ │ │ │ lsls r7, r1, #1 │ │ │ │ - ldr r6, [r6, #40] @ 0x28 │ │ │ │ + ldr r6, [r7, #40] @ 0x28 │ │ │ │ lsls r4, r1, #1 │ │ │ │ - cmp r6, r0 │ │ │ │ + cmp r6, r1 │ │ │ │ lsls r7, r1, #1 │ │ │ │ - sbcs r4, r7 │ │ │ │ + rors r4, r0 │ │ │ │ lsls r7, r1, #1 │ │ │ │ - ands r2, r0 │ │ │ │ + ands r2, r1 │ │ │ │ lsls r7, r1, #1 │ │ │ │ - ldr r2, [r3, #0] │ │ │ │ + ldr r2, [r4, #0] │ │ │ │ lsls r4, r1, #1 │ │ │ │ - subs r7, #132 @ 0x84 │ │ │ │ + subs r7, #140 @ 0x8c │ │ │ │ lsls r7, r1, #1 │ │ │ │ - subs r6, #144 @ 0x90 │ │ │ │ + subs r6, #152 @ 0x98 │ │ │ │ lsls r7, r1, #1 │ │ │ │ - subs r5, #92 @ 0x5c │ │ │ │ + subs r5, #100 @ 0x64 │ │ │ │ lsls r7, r1, #1 │ │ │ │ - str r0, [r7, #84] @ 0x54 │ │ │ │ + str r0, [r0, #88] @ 0x58 │ │ │ │ lsls r4, r1, #1 │ │ │ │ - subs r5, #34 @ 0x22 │ │ │ │ + subs r5, #42 @ 0x2a │ │ │ │ lsls r7, r1, #1 │ │ │ │ - subs r4, #216 @ 0xd8 │ │ │ │ + subs r4, #224 @ 0xe0 │ │ │ │ lsls r7, r1, #1 │ │ │ │ - str r4, [r6, #76] @ 0x4c │ │ │ │ + str r4, [r7, #76] @ 0x4c │ │ │ │ lsls r4, r1, #1 │ │ │ │ - subs r4, #186 @ 0xba │ │ │ │ + subs r4, #194 @ 0xc2 │ │ │ │ lsls r7, r1, #1 │ │ │ │ - str r4, [r2, #76] @ 0x4c │ │ │ │ + str r4, [r3, #76] @ 0x4c │ │ │ │ lsls r4, r1, #1 │ │ │ │ - subs r4, #158 @ 0x9e │ │ │ │ + subs r4, #166 @ 0xa6 │ │ │ │ lsls r7, r1, #1 │ │ │ │ - str r2, [r7, #72] @ 0x48 │ │ │ │ + str r2, [r0, #76] @ 0x4c │ │ │ │ lsls r4, r1, #1 │ │ │ │ - subs r4, #128 @ 0x80 │ │ │ │ + subs r4, #136 @ 0x88 │ │ │ │ lsls r7, r1, #1 │ │ │ │ - str r2, [r3, #72] @ 0x48 │ │ │ │ + str r2, [r4, #72] @ 0x48 │ │ │ │ lsls r4, r1, #1 │ │ │ │ - subs r4, #100 @ 0x64 │ │ │ │ + subs r4, #108 @ 0x6c │ │ │ │ lsls r7, r1, #1 │ │ │ │ - str r6, [r7, #68] @ 0x44 │ │ │ │ + str r6, [r0, #72] @ 0x48 │ │ │ │ lsls r4, r1, #1 │ │ │ │ - subs r4, #72 @ 0x48 │ │ │ │ + subs r4, #80 @ 0x50 │ │ │ │ lsls r7, r1, #1 │ │ │ │ - str r2, [r4, #68] @ 0x44 │ │ │ │ + str r2, [r5, #68] @ 0x44 │ │ │ │ lsls r4, r1, #1 │ │ │ │ - subs r4, #44 @ 0x2c │ │ │ │ + subs r4, #52 @ 0x34 │ │ │ │ lsls r7, r1, #1 │ │ │ │ - str r6, [r0, #68] @ 0x44 │ │ │ │ + str r6, [r1, #68] @ 0x44 │ │ │ │ lsls r4, r1, #1 │ │ │ │ - subs r4, #16 │ │ │ │ + subs r4, #24 │ │ │ │ lsls r7, r1, #1 │ │ │ │ - str r2, [r5, #64] @ 0x40 │ │ │ │ + str r2, [r6, #64] @ 0x40 │ │ │ │ lsls r4, r1, #1 │ │ │ │ - subs r3, #244 @ 0xf4 │ │ │ │ + subs r3, #252 @ 0xfc │ │ │ │ lsls r7, r1, #1 │ │ │ │ - str r6, [r1, #64] @ 0x40 │ │ │ │ + str r6, [r2, #64] @ 0x40 │ │ │ │ lsls r4, r1, #1 │ │ │ │ - subs r3, #216 @ 0xd8 │ │ │ │ + subs r3, #224 @ 0xe0 │ │ │ │ lsls r7, r1, #1 │ │ │ │ - str r2, [r6, #60] @ 0x3c │ │ │ │ + str r2, [r7, #60] @ 0x3c │ │ │ │ lsls r4, r1, #1 │ │ │ │ - subs r3, #188 @ 0xbc │ │ │ │ + subs r3, #196 @ 0xc4 │ │ │ │ lsls r7, r1, #1 │ │ │ │ - str r6, [r2, #60] @ 0x3c │ │ │ │ + str r6, [r3, #60] @ 0x3c │ │ │ │ lsls r4, r1, #1 │ │ │ │ - subs r3, #160 @ 0xa0 │ │ │ │ + subs r3, #168 @ 0xa8 │ │ │ │ lsls r7, r1, #1 │ │ │ │ - str r2, [r7, #56] @ 0x38 │ │ │ │ + str r2, [r0, #60] @ 0x3c │ │ │ │ lsls r4, r1, #1 │ │ │ │ - subs r3, #132 @ 0x84 │ │ │ │ + subs r3, #140 @ 0x8c │ │ │ │ lsls r7, r1, #1 │ │ │ │ - str r6, [r3, #56] @ 0x38 │ │ │ │ + str r6, [r4, #56] @ 0x38 │ │ │ │ lsls r4, r1, #1 │ │ │ │ - subs r3, #104 @ 0x68 │ │ │ │ + subs r3, #112 @ 0x70 │ │ │ │ lsls r7, r1, #1 │ │ │ │ - str r2, [r0, #56] @ 0x38 │ │ │ │ + str r2, [r1, #56] @ 0x38 │ │ │ │ lsls r4, r1, #1 │ │ │ │ - subs r3, #76 @ 0x4c │ │ │ │ + subs r3, #84 @ 0x54 │ │ │ │ lsls r7, r1, #1 │ │ │ │ - str r6, [r4, #52] @ 0x34 │ │ │ │ + str r6, [r5, #52] @ 0x34 │ │ │ │ lsls r4, r1, #1 │ │ │ │ - subs r3, #48 @ 0x30 │ │ │ │ + subs r3, #56 @ 0x38 │ │ │ │ lsls r7, r1, #1 │ │ │ │ - str r2, [r1, #52] @ 0x34 │ │ │ │ + str r2, [r2, #52] @ 0x34 │ │ │ │ lsls r4, r1, #1 │ │ │ │ - subs r3, #22 │ │ │ │ + subs r3, #30 │ │ │ │ lsls r7, r1, #1 │ │ │ │ - str r0, [r6, #48] @ 0x30 │ │ │ │ + str r0, [r7, #48] @ 0x30 │ │ │ │ lsls r4, r1, #1 │ │ │ │ stmdb sp!, {r4, r5, r6, r7, r8, r9, sl, lr} │ │ │ │ mov.w ip, #4096 @ 0x1000 │ │ │ │ vpush {d8-d10} │ │ │ │ sub.w ip, sp, ip │ │ │ │ str.w r0, [ip, #4008] @ 0xfa8 │ │ │ │ ldr.w r4, [pc, #1172] @ 320038 >::_M_default_append(unsigned int)@@Base+0x9d474> │ │ │ │ @@ -887178,78 +887179,78 @@ │ │ │ │ add r0, pc │ │ │ │ bl 17e10 │ │ │ │ b.n 31ffe0 >::_M_default_append(unsigned int)@@Base+0x9d41c> │ │ │ │ blx 1172c <__stack_chk_fail@plt> │ │ │ │ mcr 0, 3, r0, cr0, cr7, {2} │ │ │ │ asrs r0, r7, #6 │ │ │ │ movs r0, r0 │ │ │ │ - subs r1, #56 @ 0x38 │ │ │ │ + subs r1, #64 @ 0x40 │ │ │ │ lsls r7, r1, #1 │ │ │ │ - str r4, [r2, #20] │ │ │ │ + str r4, [r3, #20] │ │ │ │ lsls r4, r1, #1 │ │ │ │ - subs r1, #32 │ │ │ │ + subs r1, #40 @ 0x28 │ │ │ │ lsls r7, r1, #1 │ │ │ │ - str r4, [r7, #16] │ │ │ │ + str r4, [r0, #20] │ │ │ │ lsls r4, r1, #1 │ │ │ │ - subs r0, #166 @ 0xa6 │ │ │ │ + subs r0, #174 @ 0xae │ │ │ │ lsls r7, r1, #1 │ │ │ │ - str r2, [r0, #12] │ │ │ │ + str r2, [r1, #12] │ │ │ │ lsls r4, r1, #1 │ │ │ │ stc 0, cr0, [lr], #348 @ 0x15c │ │ │ │ - subs r0, #56 @ 0x38 │ │ │ │ + subs r0, #64 @ 0x40 │ │ │ │ lsls r7, r1, #1 │ │ │ │ - str r4, [r2, #4] │ │ │ │ + str r4, [r3, #4] │ │ │ │ lsls r4, r1, #1 │ │ │ │ - subs r0, #30 │ │ │ │ + subs r0, #38 @ 0x26 │ │ │ │ lsls r7, r1, #1 │ │ │ │ - str r2, [r7, #0] │ │ │ │ + str r2, [r0, #4] │ │ │ │ lsls r4, r1, #1 │ │ │ │ - subs r0, #4 │ │ │ │ + subs r0, #12 │ │ │ │ lsls r7, r1, #1 │ │ │ │ - str r0, [r4, #0] │ │ │ │ + str r0, [r5, #0] │ │ │ │ lsls r4, r1, #1 │ │ │ │ - adds r7, #218 @ 0xda │ │ │ │ + adds r7, #226 @ 0xe2 │ │ │ │ lsls r7, r1, #1 │ │ │ │ - ldrsh r6, [r6, r7] │ │ │ │ + ldrsh r6, [r7, r7] │ │ │ │ lsls r4, r1, #1 │ │ │ │ - adds r7, #152 @ 0x98 │ │ │ │ + adds r7, #160 @ 0xa0 │ │ │ │ lsls r7, r1, #1 │ │ │ │ - ldrsh r4, [r6, r6] │ │ │ │ + ldrsh r4, [r7, r6] │ │ │ │ lsls r4, r1, #1 │ │ │ │ - adds r7, #72 @ 0x48 │ │ │ │ + adds r7, #80 @ 0x50 │ │ │ │ lsls r7, r1, #1 │ │ │ │ - ldrsh r4, [r4, r5] │ │ │ │ + ldrsh r4, [r5, r5] │ │ │ │ lsls r4, r1, #1 │ │ │ │ - adds r7, #36 @ 0x24 │ │ │ │ + adds r7, #44 @ 0x2c │ │ │ │ lsls r7, r1, #1 │ │ │ │ - ldrsh r0, [r0, r5] │ │ │ │ + ldrsh r0, [r1, r5] │ │ │ │ lsls r4, r1, #1 │ │ │ │ - adds r7, #12 │ │ │ │ + adds r7, #20 │ │ │ │ lsls r7, r1, #1 │ │ │ │ - ldrsh r0, [r5, r4] │ │ │ │ + ldrsh r0, [r6, r4] │ │ │ │ lsls r4, r1, #1 │ │ │ │ - adds r6, #106 @ 0x6a │ │ │ │ + adds r6, #114 @ 0x72 │ │ │ │ lsls r7, r1, #1 │ │ │ │ - ldrsh r6, [r0, r2] │ │ │ │ + ldrsh r6, [r1, r2] │ │ │ │ lsls r4, r1, #1 │ │ │ │ - adds r5, #254 @ 0xfe │ │ │ │ + adds r6, #6 │ │ │ │ lsls r7, r1, #1 │ │ │ │ - ldrsh r2, [r3, r0] │ │ │ │ + ldrsh r2, [r4, r0] │ │ │ │ lsls r4, r1, #1 │ │ │ │ - adds r5, #230 @ 0xe6 │ │ │ │ + adds r5, #238 @ 0xee │ │ │ │ lsls r7, r1, #1 │ │ │ │ - ldrsh r2, [r0, r0] │ │ │ │ + ldrsh r2, [r1, r0] │ │ │ │ lsls r4, r1, #1 │ │ │ │ - adds r5, #198 @ 0xc6 │ │ │ │ + adds r5, #206 @ 0xce │ │ │ │ lsls r7, r1, #1 │ │ │ │ - ldrb r2, [r4, r7] │ │ │ │ + ldrb r2, [r5, r7] │ │ │ │ lsls r4, r1, #1 │ │ │ │ - adds r5, #172 @ 0xac │ │ │ │ + adds r5, #180 @ 0xb4 │ │ │ │ lsls r7, r1, #1 │ │ │ │ - ldrb r0, [r1, r7] │ │ │ │ + ldrb r0, [r2, r7] │ │ │ │ lsls r4, r1, #1 │ │ │ │ stmdb sp!, {r4, r5, r6, r7, r8, r9, sl, lr} │ │ │ │ mov.w ip, #4096 @ 0x1000 │ │ │ │ vpush {d8-d9} │ │ │ │ sub.w ip, sp, ip │ │ │ │ str.w r0, [ip, #4040] @ 0xfc8 │ │ │ │ mov r5, r3 │ │ │ │ @@ -887495,37 +887496,37 @@ │ │ │ │ movs r7, #0 │ │ │ │ b.n 32018a >::_M_default_append(unsigned int)@@Base+0x9d5c6> │ │ │ │ mov.w ip, #4294967295 @ 0xffffffff │ │ │ │ b.n 32016a >::_M_default_append(unsigned int)@@Base+0x9d5a6> │ │ │ │ mvn.w ip, #1 │ │ │ │ b.n 32016a >::_M_default_append(unsigned int)@@Base+0x9d5a6> │ │ │ │ nop │ │ │ │ - adds r3, #120 @ 0x78 │ │ │ │ + adds r3, #128 @ 0x80 │ │ │ │ lsls r7, r1, #1 │ │ │ │ - ldrh r4, [r2, r6] │ │ │ │ + ldrh r4, [r3, r6] │ │ │ │ lsls r4, r1, #1 │ │ │ │ - adds r3, #96 @ 0x60 │ │ │ │ + adds r3, #104 @ 0x68 │ │ │ │ lsls r7, r1, #1 │ │ │ │ - ldrh r4, [r7, r5] │ │ │ │ + ldrh r4, [r0, r6] │ │ │ │ lsls r4, r1, #1 │ │ │ │ - adds r3, #50 @ 0x32 │ │ │ │ + adds r3, #58 @ 0x3a │ │ │ │ lsls r7, r1, #1 │ │ │ │ - ldrh r6, [r1, r5] │ │ │ │ + ldrh r6, [r2, r5] │ │ │ │ lsls r4, r1, #1 │ │ │ │ - adds r2, #232 @ 0xe8 │ │ │ │ + adds r2, #240 @ 0xf0 │ │ │ │ lsls r7, r1, #1 │ │ │ │ - ldrh r4, [r0, r4] │ │ │ │ + ldrh r4, [r1, r4] │ │ │ │ lsls r4, r1, #1 │ │ │ │ - adds r2, #208 @ 0xd0 │ │ │ │ + adds r2, #216 @ 0xd8 │ │ │ │ lsls r7, r1, #1 │ │ │ │ - ldrh r4, [r5, r3] │ │ │ │ + ldrh r4, [r6, r3] │ │ │ │ lsls r4, r1, #1 │ │ │ │ - adds r2, #70 @ 0x46 │ │ │ │ + adds r2, #78 @ 0x4e │ │ │ │ lsls r7, r1, #1 │ │ │ │ - ldrh r2, [r4, r1] │ │ │ │ + ldrh r2, [r5, r1] │ │ │ │ lsls r4, r1, #1 │ │ │ │ stmdb sp!, {r4, r5, r6, r7, r8, r9, sl, lr} │ │ │ │ mov.w ip, #4096 @ 0x1000 │ │ │ │ vpush {d8-d10} │ │ │ │ sub.w ip, sp, ip │ │ │ │ str.w r0, [ip, #4008] @ 0xfa8 │ │ │ │ ldr.w r4, [pc, #1168] @ 320884 >::_M_default_append(unsigned int)@@Base+0x9dcc0> │ │ │ │ @@ -887962,79 +887963,79 @@ │ │ │ │ bl 17e10 │ │ │ │ b.n 32082c >::_M_default_append(unsigned int)@@Base+0x9dc68> │ │ │ │ blx 1172c <__stack_chk_fail@plt> │ │ │ │ b.n 3204a8 >::_M_default_append(unsigned int)@@Base+0x9d8e4> │ │ │ │ lsls r7, r2, #1 │ │ │ │ asrs r0, r7, #6 │ │ │ │ movs r0, r0 │ │ │ │ - adds r0, #232 @ 0xe8 │ │ │ │ + adds r0, #240 @ 0xf0 │ │ │ │ lsls r7, r1, #1 │ │ │ │ - ldr r4, [r0, r4] │ │ │ │ + ldr r4, [r1, r4] │ │ │ │ lsls r4, r1, #1 │ │ │ │ - adds r0, #208 @ 0xd0 │ │ │ │ + adds r0, #216 @ 0xd8 │ │ │ │ lsls r7, r1, #1 │ │ │ │ - ldr r4, [r5, r3] │ │ │ │ + ldr r4, [r6, r3] │ │ │ │ lsls r4, r1, #1 │ │ │ │ - adds r0, #90 @ 0x5a │ │ │ │ + adds r0, #98 @ 0x62 │ │ │ │ lsls r7, r1, #1 │ │ │ │ - ldr r6, [r6, r1] │ │ │ │ + ldr r6, [r7, r1] │ │ │ │ lsls r4, r1, #1 │ │ │ │ b.n 32016c >::_M_default_append(unsigned int)@@Base+0x9d5a8> │ │ │ │ lsls r7, r2, #1 │ │ │ │ - cmp r7, #236 @ 0xec │ │ │ │ + cmp r7, #244 @ 0xf4 │ │ │ │ lsls r7, r1, #1 │ │ │ │ - ldr r0, [r1, r0] │ │ │ │ + ldr r0, [r2, r0] │ │ │ │ lsls r4, r1, #1 │ │ │ │ - cmp r7, #210 @ 0xd2 │ │ │ │ + cmp r7, #218 @ 0xda │ │ │ │ lsls r7, r1, #1 │ │ │ │ - ldrsb r6, [r5, r7] │ │ │ │ + ldrsb r6, [r6, r7] │ │ │ │ lsls r4, r1, #1 │ │ │ │ - cmp r7, #184 @ 0xb8 │ │ │ │ + cmp r7, #192 @ 0xc0 │ │ │ │ lsls r7, r1, #1 │ │ │ │ - ldrsb r4, [r2, r7] │ │ │ │ + ldrsb r4, [r3, r7] │ │ │ │ lsls r4, r1, #1 │ │ │ │ - cmp r7, #142 @ 0x8e │ │ │ │ + cmp r7, #150 @ 0x96 │ │ │ │ lsls r7, r1, #1 │ │ │ │ - ldrsb r2, [r5, r6] │ │ │ │ + ldrsb r2, [r6, r6] │ │ │ │ lsls r4, r1, #1 │ │ │ │ - cmp r7, #76 @ 0x4c │ │ │ │ + cmp r7, #84 @ 0x54 │ │ │ │ lsls r7, r1, #1 │ │ │ │ - ldrsb r0, [r5, r5] │ │ │ │ + ldrsb r0, [r6, r5] │ │ │ │ lsls r4, r1, #1 │ │ │ │ - cmp r6, #252 @ 0xfc │ │ │ │ + cmp r7, #4 │ │ │ │ lsls r7, r1, #1 │ │ │ │ - ldrsb r0, [r3, r4] │ │ │ │ + ldrsb r0, [r4, r4] │ │ │ │ lsls r4, r1, #1 │ │ │ │ - cmp r6, #216 @ 0xd8 │ │ │ │ + cmp r6, #224 @ 0xe0 │ │ │ │ lsls r7, r1, #1 │ │ │ │ - ldrsb r4, [r6, r3] │ │ │ │ + ldrsb r4, [r7, r3] │ │ │ │ lsls r4, r1, #1 │ │ │ │ - cmp r6, #192 @ 0xc0 │ │ │ │ + cmp r6, #200 @ 0xc8 │ │ │ │ lsls r7, r1, #1 │ │ │ │ - ldrsb r4, [r3, r3] │ │ │ │ + ldrsb r4, [r4, r3] │ │ │ │ lsls r4, r1, #1 │ │ │ │ - cmp r6, #30 │ │ │ │ + cmp r6, #38 @ 0x26 │ │ │ │ lsls r7, r1, #1 │ │ │ │ - ldrsb r2, [r7, r0] │ │ │ │ + ldrsb r2, [r0, r1] │ │ │ │ lsls r4, r1, #1 │ │ │ │ - cmp r5, #178 @ 0xb2 │ │ │ │ + cmp r5, #186 @ 0xba │ │ │ │ lsls r7, r1, #1 │ │ │ │ - strb r6, [r1, r7] │ │ │ │ + strb r6, [r2, r7] │ │ │ │ lsls r4, r1, #1 │ │ │ │ - cmp r5, #154 @ 0x9a │ │ │ │ + cmp r5, #162 @ 0xa2 │ │ │ │ lsls r7, r1, #1 │ │ │ │ - strb r6, [r6, r6] │ │ │ │ + strb r6, [r7, r6] │ │ │ │ lsls r4, r1, #1 │ │ │ │ - cmp r5, #122 @ 0x7a │ │ │ │ + cmp r5, #130 @ 0x82 │ │ │ │ lsls r7, r1, #1 │ │ │ │ - strb r6, [r2, r6] │ │ │ │ + strb r6, [r3, r6] │ │ │ │ lsls r4, r1, #1 │ │ │ │ - cmp r5, #96 @ 0x60 │ │ │ │ + cmp r5, #104 @ 0x68 │ │ │ │ lsls r7, r1, #1 │ │ │ │ - strb r4, [r7, r5] │ │ │ │ + strb r4, [r0, r6] │ │ │ │ lsls r4, r1, #1 │ │ │ │ stmdb sp!, {r4, r5, r6, r7, r8, r9, sl, fp, lr} │ │ │ │ mov.w ip, #4096 @ 0x1000 │ │ │ │ vpush {d8-d9} │ │ │ │ sub.w ip, sp, ip │ │ │ │ str.w r0, [ip, #3856] @ 0xf10 │ │ │ │ sub sp, #188 @ 0xbc │ │ │ │ @@ -888597,44 +888598,44 @@ │ │ │ │ ... │ │ │ │ b.n 321108 >::_M_default_append(unsigned int)@@Base+0x9e544> │ │ │ │ lsls r7, r2, #1 │ │ │ │ asrs r0, r7, #6 │ │ │ │ movs r0, r0 │ │ │ │ b.n 321084 >::_M_default_append(unsigned int)@@Base+0x9e4c0> │ │ │ │ lsls r7, r2, #1 │ │ │ │ - cmp r3, #142 @ 0x8e │ │ │ │ + cmp r3, #150 @ 0x96 │ │ │ │ lsls r7, r1, #1 │ │ │ │ bhi.n 321032 >::_M_default_append(unsigned int)@@Base+0x9e46e> │ │ │ │ - vshll.u32 q9, d24, #31 │ │ │ │ + vtbx.8 d18, {d15-d17}, d0 │ │ │ │ lsls r7, r1, #1 │ │ │ │ - strh r4, [r2, r1] │ │ │ │ + strh r4, [r3, r1] │ │ │ │ lsls r4, r1, #1 │ │ │ │ - cmp r2, #32 │ │ │ │ + cmp r2, #40 @ 0x28 │ │ │ │ lsls r7, r1, #1 │ │ │ │ - strh r4, [r7, r0] │ │ │ │ + strh r4, [r0, r1] │ │ │ │ lsls r4, r1, #1 │ │ │ │ - cmp r0, #244 @ 0xf4 │ │ │ │ + cmp r0, #252 @ 0xfc │ │ │ │ lsls r7, r1, #1 │ │ │ │ - str r0, [r2, r4] │ │ │ │ + str r0, [r3, r4] │ │ │ │ lsls r4, r1, #1 │ │ │ │ - movs r7, #250 @ 0xfa │ │ │ │ + cmp r0, #2 │ │ │ │ lsls r7, r1, #1 │ │ │ │ - str r6, [r2, r0] │ │ │ │ + str r6, [r3, r0] │ │ │ │ lsls r4, r1, #1 │ │ │ │ - movs r7, #244 @ 0xf4 │ │ │ │ + movs r7, #252 @ 0xfc │ │ │ │ lsls r7, r1, #1 │ │ │ │ - movs r7, #86 @ 0x56 │ │ │ │ + movs r7, #94 @ 0x5e │ │ │ │ lsls r7, r1, #1 │ │ │ │ - ldr r7, [pc, #456] @ (321158 >::_M_default_append(unsigned int)@@Base+0x9e594>) │ │ │ │ + ldr r7, [pc, #488] @ (321178 >::_M_default_append(unsigned int)@@Base+0x9e5b4>) │ │ │ │ lsls r4, r1, #1 │ │ │ │ - movs r7, #56 @ 0x38 │ │ │ │ + movs r7, #64 @ 0x40 │ │ │ │ lsls r7, r1, #1 │ │ │ │ - ldr r7, [pc, #336] @ (3210e8 >::_M_default_append(unsigned int)@@Base+0x9e524>) │ │ │ │ + ldr r7, [pc, #368] @ (321108 >::_M_default_append(unsigned int)@@Base+0x9e544>) │ │ │ │ lsls r4, r1, #1 │ │ │ │ - movs r6, #240 @ 0xf0 │ │ │ │ + movs r6, #248 @ 0xf8 │ │ │ │ lsls r7, r1, #1 │ │ │ │ vldr d1, [pc, #648] @ 321228 >::_M_default_append(unsigned int)@@Base+0x9e664> │ │ │ │ str r2, [sp, #16] │ │ │ │ ldr r2, [sp, #76] @ 0x4c │ │ │ │ str r2, [sp, #20] │ │ │ │ vmov.f64 d2, d1 │ │ │ │ ldr r2, [sp, #40] @ 0x28 │ │ │ │ @@ -888877,31 +888878,31 @@ │ │ │ │ add r3, sp, #160 @ 0xa0 │ │ │ │ str r3, [sp, #64] @ 0x40 │ │ │ │ add r3, sp, #156 @ 0x9c │ │ │ │ str r3, [sp, #60] @ 0x3c │ │ │ │ b.n 3212d8 >::_M_default_append(unsigned int)@@Base+0x9e714> │ │ │ │ nop │ │ │ │ ... │ │ │ │ - movs r5, #152 @ 0x98 │ │ │ │ + movs r5, #160 @ 0xa0 │ │ │ │ lsls r7, r1, #1 │ │ │ │ - ldr r5, [pc, #720] @ (321508 >::_M_default_append(unsigned int)@@Base+0x9e944>) │ │ │ │ + ldr r5, [pc, #752] @ (321528 >::_M_default_append(unsigned int)@@Base+0x9e964>) │ │ │ │ lsls r4, r1, #1 │ │ │ │ - movs r5, #98 @ 0x62 │ │ │ │ + movs r5, #106 @ 0x6a │ │ │ │ lsls r7, r1, #1 │ │ │ │ - ldr r5, [pc, #504] @ (321438 >::_M_default_append(unsigned int)@@Base+0x9e874>) │ │ │ │ + ldr r5, [pc, #536] @ (321458 >::_M_default_append(unsigned int)@@Base+0x9e894>) │ │ │ │ lsls r4, r1, #1 │ │ │ │ - movs r5, #44 @ 0x2c │ │ │ │ + movs r5, #52 @ 0x34 │ │ │ │ lsls r7, r1, #1 │ │ │ │ - ldr r5, [pc, #288] @ (321368 >::_M_default_append(unsigned int)@@Base+0x9e7a4>) │ │ │ │ + ldr r5, [pc, #320] @ (321388 >::_M_default_append(unsigned int)@@Base+0x9e7c4>) │ │ │ │ lsls r4, r1, #1 │ │ │ │ - movs r5, #40 @ 0x28 │ │ │ │ + movs r5, #48 @ 0x30 │ │ │ │ lsls r7, r1, #1 │ │ │ │ - movs r3, #218 @ 0xda │ │ │ │ + movs r3, #226 @ 0xe2 │ │ │ │ lsls r7, r1, #1 │ │ │ │ - movs r3, #212 @ 0xd4 │ │ │ │ + movs r3, #220 @ 0xdc │ │ │ │ lsls r7, r1, #1 │ │ │ │ bl 48aad4 │ │ │ │ mvn.w r3, #2147483648 @ 0x80000000 │ │ │ │ cmp r0, r3 │ │ │ │ beq.w 322042 >::_M_default_append(unsigned int)@@Base+0x9f47e> │ │ │ │ lsls r4, r0, #1 │ │ │ │ ldr r0, [sp, #156] @ 0x9c │ │ │ │ @@ -890153,85 +890154,85 @@ │ │ │ │ ldr r0, [pc, #160] @ (3220f8 >::_M_default_append(unsigned int)@@Base+0x9f534>) │ │ │ │ mov.w r1, #4294967295 @ 0xffffffff │ │ │ │ add r0, pc │ │ │ │ bl 17e10 │ │ │ │ mov.w r3, #4294967295 @ 0xffffffff │ │ │ │ str r3, [sp, #44] @ 0x2c │ │ │ │ b.w 320970 >::_M_default_append(unsigned int)@@Base+0x9ddac> │ │ │ │ - movs r1, #114 @ 0x72 │ │ │ │ + movs r1, #122 @ 0x7a │ │ │ │ lsls r7, r1, #1 │ │ │ │ - ldr r1, [pc, #560] @ (3222a4 >::_M_default_append(unsigned int)@@Base+0x9f6e0>) │ │ │ │ + ldr r1, [pc, #592] @ (3222c4 >::_M_default_append(unsigned int)@@Base+0x9f700>) │ │ │ │ lsls r4, r1, #1 │ │ │ │ - movs r1, #80 @ 0x50 │ │ │ │ + movs r1, #88 @ 0x58 │ │ │ │ lsls r7, r1, #1 │ │ │ │ - adds r0, r0, #7 │ │ │ │ + adds r0, r1, #7 │ │ │ │ lsls r7, r1, #1 │ │ │ │ - adds r4, r6, #6 │ │ │ │ + adds r4, r7, #6 │ │ │ │ lsls r7, r1, #1 │ │ │ │ - subs r6, r4, r5 │ │ │ │ + subs r6, r5, r5 │ │ │ │ lsls r7, r1, #1 │ │ │ │ - muls r6, r7 │ │ │ │ + bics r6, r0 │ │ │ │ lsls r4, r1, #1 │ │ │ │ - subs r0, r1, r5 │ │ │ │ + subs r0, r2, r5 │ │ │ │ lsls r7, r1, #1 │ │ │ │ - muls r0, r4 │ │ │ │ + muls r0, r5 │ │ │ │ lsls r4, r1, #1 │ │ │ │ - subs r6, r3, r4 │ │ │ │ + subs r6, r4, r4 │ │ │ │ lsls r7, r1, #1 │ │ │ │ - orrs r0, r7 │ │ │ │ + muls r0, r0 │ │ │ │ lsls r4, r1, #1 │ │ │ │ - subs r6, r7, r3 │ │ │ │ + subs r6, r0, r4 │ │ │ │ lsls r7, r1, #1 │ │ │ │ - orrs r6, r2 │ │ │ │ + orrs r6, r3 │ │ │ │ lsls r4, r1, #1 │ │ │ │ - subs r6, r3, r3 │ │ │ │ + subs r6, r4, r3 │ │ │ │ lsls r7, r1, #1 │ │ │ │ - cmn r6, r6 │ │ │ │ + cmn r6, r7 │ │ │ │ lsls r4, r1, #1 │ │ │ │ - subs r6, r7, r2 │ │ │ │ + subs r6, r0, r3 │ │ │ │ lsls r7, r1, #1 │ │ │ │ - cmn r6, r2 │ │ │ │ + cmn r6, r3 │ │ │ │ lsls r4, r1, #1 │ │ │ │ - subs r2, r3, r2 │ │ │ │ + subs r2, r4, r2 │ │ │ │ lsls r7, r1, #1 │ │ │ │ - cmp r4, r6 │ │ │ │ + cmp r4, r7 │ │ │ │ lsls r4, r1, #1 │ │ │ │ - adds r4, r6, r4 │ │ │ │ + adds r4, r7, r4 │ │ │ │ lsls r7, r1, #1 │ │ │ │ - adcs r4, r1 │ │ │ │ + adcs r4, r2 │ │ │ │ lsls r4, r1, #1 │ │ │ │ - asrs r6, r5, #29 │ │ │ │ + asrs r6, r6, #29 │ │ │ │ lsls r7, r1, #1 │ │ │ │ - subs r7, #136 @ 0x88 │ │ │ │ + subs r7, #144 @ 0x90 │ │ │ │ lsls r4, r1, #1 │ │ │ │ - asrs r0, r5, #28 │ │ │ │ + asrs r0, r6, #28 │ │ │ │ lsls r7, r1, #1 │ │ │ │ - asrs r4, r0, #25 │ │ │ │ + asrs r4, r1, #25 │ │ │ │ lsls r7, r1, #1 │ │ │ │ - subs r6, #96 @ 0x60 │ │ │ │ + subs r6, #104 @ 0x68 │ │ │ │ lsls r4, r1, #1 │ │ │ │ - asrs r2, r5, #24 │ │ │ │ + asrs r2, r6, #24 │ │ │ │ lsls r7, r1, #1 │ │ │ │ - subs r6, #70 @ 0x46 │ │ │ │ + subs r6, #78 @ 0x4e │ │ │ │ lsls r4, r1, #1 │ │ │ │ - asrs r2, r2, #24 │ │ │ │ + asrs r2, r3, #24 │ │ │ │ lsls r7, r1, #1 │ │ │ │ - subs r6, #46 @ 0x2e │ │ │ │ + subs r6, #54 @ 0x36 │ │ │ │ lsls r4, r1, #1 │ │ │ │ - asrs r2, r4, #23 │ │ │ │ + asrs r2, r5, #23 │ │ │ │ lsls r7, r1, #1 │ │ │ │ - subs r5, #254 @ 0xfe │ │ │ │ + subs r6, #6 │ │ │ │ lsls r4, r1, #1 │ │ │ │ - asrs r0, r7, #22 │ │ │ │ + asrs r0, r0, #23 │ │ │ │ lsls r7, r1, #1 │ │ │ │ - subs r5, #218 @ 0xda │ │ │ │ + subs r5, #226 @ 0xe2 │ │ │ │ lsls r4, r1, #1 │ │ │ │ - asrs r6, r7, #21 │ │ │ │ + asrs r6, r0, #22 │ │ │ │ lsls r7, r1, #1 │ │ │ │ - subs r5, #152 @ 0x98 │ │ │ │ + subs r5, #160 @ 0xa0 │ │ │ │ lsls r4, r1, #1 │ │ │ │ mov r4, r0 │ │ │ │ ldr r0, [pc, #384] @ (322280 >::_M_default_append(unsigned int)@@Base+0x9f6bc>) │ │ │ │ movw r1, #1013 @ 0x3f5 │ │ │ │ add r0, pc │ │ │ │ adds r0, #12 │ │ │ │ bl 17c90 │ │ │ │ @@ -890369,61 +890370,61 @@ │ │ │ │ adds r0, #12 │ │ │ │ bl 17c90 │ │ │ │ ldr r0, [pc, #104] @ (3222dc >::_M_default_append(unsigned int)@@Base+0x9f718>) │ │ │ │ mov.w r1, #4294967295 @ 0xffffffff │ │ │ │ add r0, pc │ │ │ │ bl 17e10 │ │ │ │ b.n 322132 >::_M_default_append(unsigned int)@@Base+0x9f56e> │ │ │ │ - asrs r0, r1, #19 │ │ │ │ + asrs r0, r2, #19 │ │ │ │ lsls r7, r1, #1 │ │ │ │ - subs r4, #228 @ 0xe4 │ │ │ │ + subs r4, #236 @ 0xec │ │ │ │ lsls r4, r1, #1 │ │ │ │ - asrs r6, r5, #18 │ │ │ │ + asrs r6, r6, #18 │ │ │ │ lsls r7, r1, #1 │ │ │ │ - subs r4, #200 @ 0xc8 │ │ │ │ + subs r4, #208 @ 0xd0 │ │ │ │ lsls r4, r1, #1 │ │ │ │ - asrs r4, r1, #18 │ │ │ │ + asrs r4, r2, #18 │ │ │ │ lsls r7, r1, #1 │ │ │ │ - subs r4, #166 @ 0xa6 │ │ │ │ + subs r4, #174 @ 0xae │ │ │ │ lsls r4, r1, #1 │ │ │ │ - asrs r0, r7, #16 │ │ │ │ + asrs r0, r0, #17 │ │ │ │ lsls r7, r1, #1 │ │ │ │ - subs r4, #82 @ 0x52 │ │ │ │ + subs r4, #90 @ 0x5a │ │ │ │ lsls r4, r1, #1 │ │ │ │ - asrs r0, r3, #16 │ │ │ │ + asrs r0, r4, #16 │ │ │ │ lsls r7, r1, #1 │ │ │ │ - subs r4, #50 @ 0x32 │ │ │ │ + subs r4, #58 @ 0x3a │ │ │ │ lsls r4, r1, #1 │ │ │ │ - asrs r6, r7, #15 │ │ │ │ + asrs r6, r0, #16 │ │ │ │ lsls r7, r1, #1 │ │ │ │ - subs r4, #24 │ │ │ │ + subs r4, #32 │ │ │ │ lsls r4, r1, #1 │ │ │ │ - asrs r4, r4, #15 │ │ │ │ + asrs r4, r5, #15 │ │ │ │ lsls r7, r1, #1 │ │ │ │ - subs r3, #254 @ 0xfe │ │ │ │ + subs r4, #6 │ │ │ │ lsls r4, r1, #1 │ │ │ │ - asrs r2, r1, #15 │ │ │ │ + asrs r2, r2, #15 │ │ │ │ lsls r7, r1, #1 │ │ │ │ - subs r3, #228 @ 0xe4 │ │ │ │ + subs r3, #236 @ 0xec │ │ │ │ lsls r4, r1, #1 │ │ │ │ - asrs r0, r6, #14 │ │ │ │ + asrs r0, r7, #14 │ │ │ │ lsls r7, r1, #1 │ │ │ │ - subs r3, #202 @ 0xca │ │ │ │ + subs r3, #210 @ 0xd2 │ │ │ │ lsls r4, r1, #1 │ │ │ │ - asrs r6, r2, #14 │ │ │ │ + asrs r6, r3, #14 │ │ │ │ lsls r7, r1, #1 │ │ │ │ - subs r3, #176 @ 0xb0 │ │ │ │ + subs r3, #184 @ 0xb8 │ │ │ │ lsls r4, r1, #1 │ │ │ │ - asrs r4, r7, #13 │ │ │ │ + asrs r4, r0, #14 │ │ │ │ lsls r7, r1, #1 │ │ │ │ - subs r3, #150 @ 0x96 │ │ │ │ + subs r3, #158 @ 0x9e │ │ │ │ lsls r4, r1, #1 │ │ │ │ - asrs r2, r4, #13 │ │ │ │ + asrs r2, r5, #13 │ │ │ │ lsls r7, r1, #1 │ │ │ │ - subs r3, #124 @ 0x7c │ │ │ │ + subs r3, #132 @ 0x84 │ │ │ │ lsls r4, r1, #1 │ │ │ │ push {lr} │ │ │ │ mov.w ip, #4096 @ 0x1000 │ │ │ │ sub.w ip, sp, ip │ │ │ │ str.w r0, [ip, #4080] @ 0xff0 │ │ │ │ movs r2, #1 │ │ │ │ sub sp, #12 │ │ │ │ @@ -890446,17 +890447,17 @@ │ │ │ │ ldr r1, [sp, #4] │ │ │ │ add r0, pc │ │ │ │ bl 17e10 │ │ │ │ ldr r3, [sp, #4] │ │ │ │ mov r0, r3 │ │ │ │ add sp, #12 │ │ │ │ pop {pc} │ │ │ │ - asrs r6, r7, #10 │ │ │ │ + asrs r6, r0, #11 │ │ │ │ lsls r7, r1, #1 │ │ │ │ - subs r2, #218 @ 0xda │ │ │ │ + subs r2, #226 @ 0xe2 │ │ │ │ lsls r4, r1, #1 │ │ │ │ stmdb sp!, {r4, r5, r6, r7, r8, lr} │ │ │ │ mov.w ip, #4096 @ 0x1000 │ │ │ │ sub.w ip, sp, ip │ │ │ │ str.w r0, [ip, #4040] @ 0xfc8 │ │ │ │ ldr.w r2, [pc, #1228] @ 322810 >::_M_default_append(unsigned int)@@Base+0x9fc4c> │ │ │ │ sub sp, #32 │ │ │ │ @@ -890919,148 +890920,148 @@ │ │ │ │ movs r0, r0 │ │ │ │ movs r0, r0 │ │ │ │ eors r1, r3 │ │ │ │ stmia r6!, {r6, r7} │ │ │ │ lsls r7, r2, #1 │ │ │ │ asrs r0, r7, #6 │ │ │ │ movs r0, r0 │ │ │ │ - asrs r2, r0, #10 │ │ │ │ + asrs r2, r1, #10 │ │ │ │ lsls r7, r1, #1 │ │ │ │ vmaxnm.f16 , , │ │ │ │ - ldr r4, [pc, #144] @ (3228b4 >::_M_default_append(unsigned int)@@Base+0x9fcf0>) │ │ │ │ + ldr r4, [pc, #176] @ (3228d4 >::_M_default_append(unsigned int)@@Base+0x9fd10>) │ │ │ │ lsls r6, r1, #1 │ │ │ │ - asrs r4, r1, #9 │ │ │ │ + asrs r4, r2, #9 │ │ │ │ lsls r7, r1, #1 │ │ │ │ lsls r5, r4, #21 │ │ │ │ movs r0, r0 │ │ │ │ - asrs r4, r5, #7 │ │ │ │ + asrs r4, r6, #7 │ │ │ │ lsls r7, r1, #1 │ │ │ │ - subs r2, #6 │ │ │ │ + subs r2, #14 │ │ │ │ lsls r4, r1, #1 │ │ │ │ stmia r6!, {r4} │ │ │ │ lsls r7, r2, #1 │ │ │ │ - asrs r6, r5, #6 │ │ │ │ + asrs r6, r6, #6 │ │ │ │ lsls r7, r1, #1 │ │ │ │ - subs r1, #200 @ 0xc8 │ │ │ │ + subs r1, #208 @ 0xd0 │ │ │ │ lsls r4, r1, #1 │ │ │ │ stmia r5!, {r0, r4, r5, r7} │ │ │ │ vshr.u64 q14, , #1 │ │ │ │ - @ instruction: 0xffff116c │ │ │ │ + vsra.u32 , q10, #1 │ │ │ │ lsls r7, r1, #1 │ │ │ │ - subs r1, #136 @ 0x88 │ │ │ │ + subs r1, #144 @ 0x90 │ │ │ │ lsls r4, r1, #1 │ │ │ │ - asrs r2, r2, #5 │ │ │ │ + asrs r2, r3, #5 │ │ │ │ lsls r7, r1, #1 │ │ │ │ - subs r1, #110 @ 0x6e │ │ │ │ + subs r1, #118 @ 0x76 │ │ │ │ lsls r4, r1, #1 │ │ │ │ stmia r3!, {r0, r2, r3, r5} │ │ │ │ vcvt.f16.u16 d29, d11, #1 │ │ │ │ - vsra.u32 d17, d4, #1 │ │ │ │ + vsra.u32 d17, d12, #1 │ │ │ │ lsls r7, r1, #1 │ │ │ │ - subs r1, #48 @ 0x30 │ │ │ │ + subs r1, #56 @ 0x38 │ │ │ │ lsls r4, r1, #1 │ │ │ │ - asrs r2, r7, #3 │ │ │ │ + asrs r2, r0, #4 │ │ │ │ lsls r7, r1, #1 │ │ │ │ - subs r1, #22 │ │ │ │ + subs r1, #30 │ │ │ │ lsls r4, r1, #1 │ │ │ │ ldmia r4!, {r0, r1, r2, r5, r6, r7} │ │ │ │ - vshr.u64 d17, d28, #1 │ │ │ │ + vmla.i , , d4[0] │ │ │ │ lsls r7, r1, #1 │ │ │ │ - subs r0, #216 @ 0xd8 │ │ │ │ + subs r0, #224 @ 0xe0 │ │ │ │ lsls r4, r1, #1 │ │ │ │ bkpt 0x00b5 │ │ │ │ - vshr.u64 , q14, #1 │ │ │ │ + vaddw.u , , d4 │ │ │ │ lsls r7, r1, #1 │ │ │ │ - asrs r6, r0, #2 │ │ │ │ + asrs r6, r1, #2 │ │ │ │ lsls r7, r1, #1 │ │ │ │ - subs r0, #162 @ 0xa2 │ │ │ │ + subs r0, #170 @ 0xaa │ │ │ │ lsls r4, r1, #1 │ │ │ │ - asrs r0, r5, #1 │ │ │ │ + asrs r0, r6, #1 │ │ │ │ lsls r7, r1, #1 │ │ │ │ - subs r0, #130 @ 0x82 │ │ │ │ + subs r0, #138 @ 0x8a │ │ │ │ lsls r4, r1, #1 │ │ │ │ - asrs r2, r4, #3 │ │ │ │ + asrs r2, r5, #3 │ │ │ │ lsls r7, r1, #1 │ │ │ │ - asrs r0, r4, #4 │ │ │ │ + asrs r0, r5, #4 │ │ │ │ lsls r7, r1, #1 │ │ │ │ - asrs r4, r5, #32 │ │ │ │ + asrs r4, r6, #32 │ │ │ │ lsls r7, r1, #1 │ │ │ │ - subs r0, #72 @ 0x48 │ │ │ │ + subs r0, #80 @ 0x50 │ │ │ │ lsls r4, r1, #1 │ │ │ │ - asrs r6, r0, #4 │ │ │ │ + asrs r6, r1, #4 │ │ │ │ lsls r7, r1, #1 │ │ │ │ - asrs r4, r4, #4 │ │ │ │ + asrs r4, r5, #4 │ │ │ │ lsls r7, r1, #1 │ │ │ │ - lsrs r6, r5, #31 │ │ │ │ + lsrs r6, r6, #31 │ │ │ │ lsls r7, r1, #1 │ │ │ │ - subs r0, #10 │ │ │ │ + subs r0, #18 │ │ │ │ lsls r4, r1, #1 │ │ │ │ - asrs r2, r2, #4 │ │ │ │ + asrs r2, r3, #4 │ │ │ │ lsls r7, r1, #1 │ │ │ │ - asrs r0, r6, #4 │ │ │ │ + asrs r0, r7, #4 │ │ │ │ lsls r7, r1, #1 │ │ │ │ - lsrs r4, r6, #30 │ │ │ │ + lsrs r4, r7, #30 │ │ │ │ lsls r7, r1, #1 │ │ │ │ - adds r7, #208 @ 0xd0 │ │ │ │ + adds r7, #216 @ 0xd8 │ │ │ │ lsls r4, r1, #1 │ │ │ │ - asrs r0, r3, #4 │ │ │ │ + asrs r0, r4, #4 │ │ │ │ lsls r7, r1, #1 │ │ │ │ - asrs r6, r6, #4 │ │ │ │ + asrs r6, r7, #4 │ │ │ │ lsls r7, r1, #1 │ │ │ │ - lsrs r2, r7, #29 │ │ │ │ + lsrs r2, r0, #30 │ │ │ │ lsls r7, r1, #1 │ │ │ │ - adds r7, #150 @ 0x96 │ │ │ │ + adds r7, #158 @ 0x9e │ │ │ │ lsls r4, r1, #1 │ │ │ │ - asrs r2, r3, #4 │ │ │ │ + asrs r2, r4, #4 │ │ │ │ lsls r7, r1, #1 │ │ │ │ - asrs r0, r2, #5 │ │ │ │ + asrs r0, r3, #5 │ │ │ │ lsls r7, r1, #1 │ │ │ │ - lsrs r4, r7, #28 │ │ │ │ + lsrs r4, r0, #29 │ │ │ │ lsls r7, r1, #1 │ │ │ │ - adds r7, #88 @ 0x58 │ │ │ │ + adds r7, #96 @ 0x60 │ │ │ │ lsls r4, r1, #1 │ │ │ │ - asrs r0, r7, #4 │ │ │ │ + asrs r0, r0, #5 │ │ │ │ lsls r7, r1, #1 │ │ │ │ - asrs r6, r5, #5 │ │ │ │ + asrs r6, r6, #5 │ │ │ │ lsls r7, r1, #1 │ │ │ │ - lsrs r2, r0, #28 │ │ │ │ + lsrs r2, r1, #28 │ │ │ │ lsls r7, r1, #1 │ │ │ │ - adds r7, #30 │ │ │ │ + adds r7, #38 @ 0x26 │ │ │ │ lsls r4, r1, #1 │ │ │ │ - asrs r0, r3, #5 │ │ │ │ + asrs r0, r4, #5 │ │ │ │ lsls r7, r1, #1 │ │ │ │ - asrs r6, r1, #6 │ │ │ │ + asrs r6, r2, #6 │ │ │ │ lsls r7, r1, #1 │ │ │ │ - lsrs r0, r1, #27 │ │ │ │ + lsrs r0, r2, #27 │ │ │ │ lsls r7, r1, #1 │ │ │ │ - adds r6, #228 @ 0xe4 │ │ │ │ + adds r6, #236 @ 0xec │ │ │ │ lsls r4, r1, #1 │ │ │ │ - asrs r6, r7, #5 │ │ │ │ + asrs r6, r0, #6 │ │ │ │ lsls r7, r1, #1 │ │ │ │ - asrs r4, r0, #7 │ │ │ │ + asrs r4, r1, #7 │ │ │ │ lsls r7, r1, #1 │ │ │ │ - lsrs r4, r0, #26 │ │ │ │ + lsrs r4, r1, #26 │ │ │ │ lsls r7, r1, #1 │ │ │ │ - adds r6, #160 @ 0xa0 │ │ │ │ + adds r6, #168 @ 0xa8 │ │ │ │ lsls r4, r1, #1 │ │ │ │ - asrs r2, r5, #6 │ │ │ │ + asrs r2, r6, #6 │ │ │ │ lsls r7, r1, #1 │ │ │ │ - asrs r0, r0, #8 │ │ │ │ + asrs r0, r1, #8 │ │ │ │ lsls r7, r1, #1 │ │ │ │ - lsrs r0, r0, #25 │ │ │ │ + lsrs r0, r1, #25 │ │ │ │ lsls r7, r1, #1 │ │ │ │ - adds r6, #92 @ 0x5c │ │ │ │ + adds r6, #100 @ 0x64 │ │ │ │ lsls r4, r1, #1 │ │ │ │ - asrs r2, r5, #7 │ │ │ │ + asrs r2, r6, #7 │ │ │ │ lsls r7, r1, #1 │ │ │ │ - asrs r4, r0, #9 │ │ │ │ + asrs r4, r1, #9 │ │ │ │ lsls r7, r1, #1 │ │ │ │ - lsrs r2, r7, #23 │ │ │ │ + lsrs r2, r0, #24 │ │ │ │ lsls r7, r1, #1 │ │ │ │ - adds r6, #22 │ │ │ │ + adds r6, #30 │ │ │ │ lsls r4, r1, #1 │ │ │ │ push {lr} │ │ │ │ mov.w ip, #4096 @ 0x1000 │ │ │ │ sub.w ip, sp, ip │ │ │ │ str.w r0, [ip, #4080] @ 0xff0 │ │ │ │ sub sp, #12 │ │ │ │ bl 322330 >::_M_default_append(unsigned int)@@Base+0x9f76c> │ │ │ │ @@ -891081,32 +891082,32 @@ │ │ │ │ add r0, pc │ │ │ │ bl 17e10 │ │ │ │ ldr r3, [sp, #4] │ │ │ │ mov r0, r3 │ │ │ │ add sp, #12 │ │ │ │ pop {pc} │ │ │ │ nop │ │ │ │ - lsrs r0, r6, #17 │ │ │ │ + lsrs r0, r7, #17 │ │ │ │ lsls r7, r1, #1 │ │ │ │ - adds r4, #140 @ 0x8c │ │ │ │ + adds r4, #148 @ 0x94 │ │ │ │ lsls r4, r1, #1 │ │ │ │ push {r3, lr} │ │ │ │ mov.w ip, #4096 @ 0x1000 │ │ │ │ sub.w ip, sp, ip │ │ │ │ str.w r0, [ip, #4088] @ 0xff8 │ │ │ │ ldr r1, [pc, #24] @ (3229a8 >::_M_default_append(unsigned int)@@Base+0x9fde4>) │ │ │ │ add r1, pc │ │ │ │ bl 531e90 │ │ │ │ bl 4fb744 │ │ │ │ ldr r0, [r0, #44] @ 0x2c │ │ │ │ bl 4895ec │ │ │ │ clz r0, r0 │ │ │ │ lsrs r0, r0, #5 │ │ │ │ pop {r3, pc} │ │ │ │ - mov r4, r3 │ │ │ │ + mov r4, r4 │ │ │ │ lsls r6, r1, #1 │ │ │ │ push {r4, r5, lr} │ │ │ │ mov.w ip, #4096 @ 0x1000 │ │ │ │ sub.w ip, sp, ip │ │ │ │ str.w r0, [ip, #4072] @ 0xfe8 │ │ │ │ sub sp, #12 │ │ │ │ mov r5, r1 │ │ │ │ @@ -891136,19 +891137,19 @@ │ │ │ │ ldr r1, [sp, #4] │ │ │ │ add r0, pc │ │ │ │ bl 17e10 │ │ │ │ ldr r3, [sp, #4] │ │ │ │ mov r0, r3 │ │ │ │ add sp, #12 │ │ │ │ pop {r4, r5, pc} │ │ │ │ - cmp sl, sp │ │ │ │ + cmp sl, lr │ │ │ │ lsls r6, r1, #1 │ │ │ │ - lsrs r2, r4, #15 │ │ │ │ + lsrs r2, r5, #15 │ │ │ │ lsls r7, r1, #1 │ │ │ │ - adds r3, #254 @ 0xfe │ │ │ │ + adds r4, #6 │ │ │ │ lsls r4, r1, #1 │ │ │ │ push {r3, lr} │ │ │ │ mov.w ip, #4096 @ 0x1000 │ │ │ │ sub.w ip, sp, ip │ │ │ │ str.w r0, [ip, #4088] @ 0xff8 │ │ │ │ mov r0, r1 │ │ │ │ bl 4fb744 │ │ │ │ @@ -891312,27 +891313,27 @@ │ │ │ │ ldr r2, [sp, #8] │ │ │ │ b.n 322b60 >::_M_default_append(unsigned int)@@Base+0x9ff9c> │ │ │ │ blx 1172c <__stack_chk_fail@plt> │ │ │ │ itt ge │ │ │ │ lslge r7, r2, #1 │ │ │ │ asrge r0, r7, #6 │ │ │ │ movs r0, r0 │ │ │ │ - lsrs r0, r5, #27 │ │ │ │ + lsrs r0, r6, #27 │ │ │ │ lsls r7, r1, #1 │ │ │ │ - adds r2, #176 @ 0xb0 │ │ │ │ + adds r2, #184 @ 0xb8 │ │ │ │ lsls r4, r1, #1 │ │ │ │ bkpt 0x00a8 │ │ │ │ lsls r7, r2, #1 │ │ │ │ - lsrs r6, r3, #26 │ │ │ │ + lsrs r6, r4, #26 │ │ │ │ lsls r7, r1, #1 │ │ │ │ - adds r2, #102 @ 0x66 │ │ │ │ + adds r2, #110 @ 0x6e │ │ │ │ lsls r4, r1, #1 │ │ │ │ - lsrs r2, r0, #26 │ │ │ │ + lsrs r2, r1, #26 │ │ │ │ lsls r7, r1, #1 │ │ │ │ - adds r2, #74 @ 0x4a │ │ │ │ + adds r2, #82 @ 0x52 │ │ │ │ lsls r4, r1, #1 │ │ │ │ push {r4, r5, r6, r7, lr} │ │ │ │ mov.w ip, #4096 @ 0x1000 │ │ │ │ sub.w ip, sp, ip │ │ │ │ str.w r0, [ip, #4040] @ 0xfc8 │ │ │ │ ldr r2, [pc, #200] @ (322cb4 >::_M_default_append(unsigned int)@@Base+0xa00f0>) │ │ │ │ sub sp, #36 @ 0x24 │ │ │ │ @@ -891425,17 +891426,17 @@ │ │ │ │ nop │ │ │ │ bkpt 0x001a │ │ │ │ lsls r7, r2, #1 │ │ │ │ asrs r0, r7, #6 │ │ │ │ movs r0, r0 │ │ │ │ pop {r2, r4, r5, r6, r7, pc} │ │ │ │ lsls r7, r2, #1 │ │ │ │ - lsrs r0, r1, #22 │ │ │ │ + lsrs r0, r2, #22 │ │ │ │ lsls r7, r1, #1 │ │ │ │ - adds r1, #80 @ 0x50 │ │ │ │ + adds r1, #88 @ 0x58 │ │ │ │ lsls r4, r1, #1 │ │ │ │ push {r4, r5, r6, lr} │ │ │ │ mov.w ip, #4096 @ 0x1000 │ │ │ │ sub.w ip, sp, ip │ │ │ │ str.w r0, [ip, #4048] @ 0xfd0 │ │ │ │ ldr.w ip, [pc, #188] @ 322d94 >::_M_default_append(unsigned int)@@Base+0xa01d0> │ │ │ │ mov r4, r3 │ │ │ │ @@ -891519,17 +891520,17 @@ │ │ │ │ nop │ │ │ │ pop {r2, r3, r5, pc} │ │ │ │ lsls r7, r2, #1 │ │ │ │ asrs r0, r7, #6 │ │ │ │ movs r0, r0 │ │ │ │ pop {r1, r3, pc} │ │ │ │ lsls r7, r2, #1 │ │ │ │ - lsrs r0, r5, #18 │ │ │ │ + lsrs r0, r6, #18 │ │ │ │ lsls r7, r1, #1 │ │ │ │ - adds r0, #112 @ 0x70 │ │ │ │ + adds r0, #120 @ 0x78 │ │ │ │ lsls r4, r1, #1 │ │ │ │ push {r4, r5, r6, lr} │ │ │ │ mov.w ip, #4096 @ 0x1000 │ │ │ │ sub.w ip, sp, ip │ │ │ │ str.w r0, [ip, #4072] @ 0xfe8 │ │ │ │ sub sp, #8 │ │ │ │ mov r6, r0 │ │ │ │ @@ -891564,15 +891565,15 @@ │ │ │ │ add.w r1, r4, #8 │ │ │ │ str r6, [sp, #0] │ │ │ │ lsls r2, r2, #2 │ │ │ │ bl 15130 │ │ │ │ movs r0, #1 │ │ │ │ add sp, #8 │ │ │ │ pop {r4, r5, r6, pc} │ │ │ │ - lsrs r2, r6, #17 │ │ │ │ + lsrs r2, r7, #17 │ │ │ │ lsls r7, r1, #1 │ │ │ │ push {r4, r5, lr} │ │ │ │ mov.w ip, #4096 @ 0x1000 │ │ │ │ sub.w ip, sp, ip │ │ │ │ str.w r0, [ip, #4064] @ 0xfe0 │ │ │ │ ldr r2, [pc, #88] @ (322e7c >::_M_default_append(unsigned int)@@Base+0xa02b8>) │ │ │ │ sub sp, #20 │ │ │ │ @@ -891612,15 +891613,15 @@ │ │ │ │ add sp, #20 │ │ │ │ pop {r4, r5, pc} │ │ │ │ blx 1172c <__stack_chk_fail@plt> │ │ │ │ cbnz r2, 322ef8 >::_M_default_append(unsigned int)@@Base+0xa0334> │ │ │ │ lsls r7, r2, #1 │ │ │ │ asrs r0, r7, #6 │ │ │ │ movs r0, r0 │ │ │ │ - lsrs r4, r5, #15 │ │ │ │ + lsrs r4, r6, #15 │ │ │ │ lsls r7, r1, #1 │ │ │ │ cbnz r2, 322ef6 >::_M_default_append(unsigned int)@@Base+0xa0332> │ │ │ │ lsls r7, r2, #1 │ │ │ │ push {r4, r5, r6, r7, lr} │ │ │ │ mov.w ip, #4096 @ 0x1000 │ │ │ │ sub.w ip, sp, ip │ │ │ │ str.w r0, [ip, #4040] @ 0xfc8 │ │ │ │ @@ -891769,49 +891770,49 @@ │ │ │ │ bl 17e10 │ │ │ │ b.n 322f24 >::_M_default_append(unsigned int)@@Base+0xa0360> │ │ │ │ blx 1172c <__stack_chk_fail@plt> │ │ │ │ cbnz r2, 323066 >::_M_default_append(unsigned int)@@Base+0xa04a2> │ │ │ │ lsls r7, r2, #1 │ │ │ │ asrs r0, r7, #6 │ │ │ │ movs r0, r0 │ │ │ │ - lsrs r2, r7, #13 │ │ │ │ + lsrs r2, r0, #14 │ │ │ │ lsls r7, r1, #1 │ │ │ │ stc2l 15, cr15, [pc, #1020]! @ 323414 >::_M_default_append(unsigned int)@@Base+0xa0850> │ │ │ │ - bic.w r0, ip, fp, lsl #1 │ │ │ │ - lsrs r6, r4, #13 │ │ │ │ + bics.w r0, r4, fp, lsl #1 │ │ │ │ + lsrs r6, r5, #13 │ │ │ │ lsls r7, r1, #1 │ │ │ │ vmaxnm.f16 , , │ │ │ │ - lsrs r6, r1, #12 │ │ │ │ + lsrs r6, r2, #12 │ │ │ │ lsls r7, r1, #1 │ │ │ │ - cmp r6, #214 @ 0xd6 │ │ │ │ + cmp r6, #222 @ 0xde │ │ │ │ lsls r4, r1, #1 │ │ │ │ revsh r4, r4 │ │ │ │ lsls r7, r2, #1 │ │ │ │ - lsrs r4, r3, #11 │ │ │ │ + lsrs r4, r4, #11 │ │ │ │ lsls r7, r1, #1 │ │ │ │ - cmp r6, #164 @ 0xa4 │ │ │ │ + cmp r6, #172 @ 0xac │ │ │ │ lsls r4, r1, #1 │ │ │ │ @ instruction: 0xfaafffff │ │ │ │ mrc2 15, 1, pc, cr5, cr15, {7} │ │ │ │ - lsrs r6, r3, #10 │ │ │ │ + lsrs r6, r4, #10 │ │ │ │ lsls r7, r1, #1 │ │ │ │ - cmp r6, #102 @ 0x66 │ │ │ │ + cmp r6, #110 @ 0x6e │ │ │ │ lsls r4, r1, #1 │ │ │ │ - lsrs r4, r0, #10 │ │ │ │ + lsrs r4, r1, #10 │ │ │ │ lsls r7, r1, #1 │ │ │ │ - cmp r6, #76 @ 0x4c │ │ │ │ + cmp r6, #84 @ 0x54 │ │ │ │ lsls r4, r1, #1 │ │ │ │ ldc2 15, cr15, [pc], {255} @ 0xff │ │ │ │ - lsrs r0, r2, #9 │ │ │ │ + lsrs r0, r3, #9 │ │ │ │ lsls r7, r1, #1 │ │ │ │ - cmp r6, #24 │ │ │ │ + cmp r6, #32 │ │ │ │ lsls r4, r1, #1 │ │ │ │ - lsrs r2, r6, #8 │ │ │ │ + lsrs r2, r7, #8 │ │ │ │ lsls r7, r1, #1 │ │ │ │ - cmp r5, #248 @ 0xf8 │ │ │ │ + cmp r6, #0 │ │ │ │ lsls r4, r1, #1 │ │ │ │ stmdb sp!, {r4, r5, r6, r7, r8, r9, sl, fp, lr} │ │ │ │ mov.w ip, #4096 @ 0x1000 │ │ │ │ vpush {d8} │ │ │ │ sub.w ip, sp, ip │ │ │ │ str.w r0, [ip, #4032] @ 0xfc0 │ │ │ │ sub sp, #20 │ │ │ │ @@ -891925,27 +891926,27 @@ │ │ │ │ adds r0, #12 │ │ │ │ bl 17c90 │ │ │ │ ldr r0, [pc, #36] @ (3231bc >::_M_default_append(unsigned int)@@Base+0xa05f8>) │ │ │ │ mov.w r1, #4294967295 @ 0xffffffff │ │ │ │ add r0, pc │ │ │ │ bl 17e10 │ │ │ │ b.n 323166 >::_M_default_append(unsigned int)@@Base+0xa05a2> │ │ │ │ - lsrs r2, r5, #5 │ │ │ │ + lsrs r2, r6, #5 │ │ │ │ lsls r7, r1, #1 │ │ │ │ - lsrs r6, r1, #3 │ │ │ │ + lsrs r6, r2, #3 │ │ │ │ lsls r7, r1, #1 │ │ │ │ - cmp r4, #148 @ 0x94 │ │ │ │ + cmp r4, #156 @ 0x9c │ │ │ │ lsls r4, r1, #1 │ │ │ │ - lsrs r6, r5, #2 │ │ │ │ + lsrs r6, r6, #2 │ │ │ │ lsls r7, r1, #1 │ │ │ │ - cmp r4, #116 @ 0x74 │ │ │ │ + cmp r4, #124 @ 0x7c │ │ │ │ lsls r4, r1, #1 │ │ │ │ - lsrs r2, r2, #2 │ │ │ │ + lsrs r2, r3, #2 │ │ │ │ lsls r7, r1, #1 │ │ │ │ - cmp r4, #88 @ 0x58 │ │ │ │ + cmp r4, #96 @ 0x60 │ │ │ │ lsls r4, r1, #1 │ │ │ │ push {r3, lr} │ │ │ │ mov.w ip, #4096 @ 0x1000 │ │ │ │ sub.w ip, sp, ip │ │ │ │ str.w r0, [ip, #4088] @ 0xff8 │ │ │ │ bl 4fb744 │ │ │ │ ldrd r0, r1, [r0, #24] │ │ │ │ @@ -891996,15 +891997,15 @@ │ │ │ │ pop {r4, pc} │ │ │ │ blx 1172c <__stack_chk_fail@plt> │ │ │ │ nop │ │ │ │ @ instruction: 0xb806 │ │ │ │ lsls r7, r2, #1 │ │ │ │ asrs r0, r7, #6 │ │ │ │ movs r0, r0 │ │ │ │ - lsrs r0, r3, #1 │ │ │ │ + lsrs r0, r4, #1 │ │ │ │ lsls r7, r1, #1 │ │ │ │ @ instruction: 0xb7d4 │ │ │ │ lsls r7, r2, #1 │ │ │ │ stmdb sp!, {r4, r5, r6, r7, r8, r9, sl, fp, lr} │ │ │ │ mov.w ip, #4096 @ 0x1000 │ │ │ │ sub.w ip, sp, ip │ │ │ │ str.w r0, [ip] │ │ │ │ @@ -892438,88 +892439,88 @@ │ │ │ │ bl 4cfa58 │ │ │ │ b.n 3235d4 >::_M_default_append(unsigned int)@@Base+0xa0a10> │ │ │ │ blx 1172c <__stack_chk_fail@plt> │ │ │ │ @ instruction: 0xb782 │ │ │ │ lsls r7, r2, #1 │ │ │ │ asrs r0, r7, #6 │ │ │ │ movs r0, r0 │ │ │ │ - ldr??.w r0, [r4, #75] @ 0x4b │ │ │ │ - str r2, [r6, r4] │ │ │ │ + ldr??.w r0, [ip, #75] @ 0x4b │ │ │ │ + str r2, [r7, r4] │ │ │ │ lsls r4, r1, #1 │ │ │ │ - lsrs r2, r7, #32 │ │ │ │ + lsrs r2, r0, #1 │ │ │ │ lsls r7, r1, #1 │ │ │ │ - lsrs r2, r2, #32 │ │ │ │ + lsrs r2, r3, #32 │ │ │ │ lsls r7, r1, #1 │ │ │ │ - lsrs r4, r3, #2 │ │ │ │ + lsrs r4, r4, #2 │ │ │ │ lsls r7, r1, #1 │ │ │ │ - lsrs r6, r1, #2 │ │ │ │ + lsrs r6, r2, #2 │ │ │ │ lsls r7, r1, #1 │ │ │ │ - lsrs r6, r4, #1 │ │ │ │ + lsrs r6, r5, #1 │ │ │ │ lsls r7, r1, #1 │ │ │ │ - lsrs r2, r3, #1 │ │ │ │ + lsrs r2, r4, #1 │ │ │ │ lsls r7, r1, #1 │ │ │ │ - lsls r4, r1, #24 │ │ │ │ + lsls r4, r2, #24 │ │ │ │ lsls r7, r1, #1 │ │ │ │ - lsrs r0, r1, #5 │ │ │ │ + lsrs r0, r2, #5 │ │ │ │ lsls r7, r1, #1 │ │ │ │ - ldr r4, [r4, #12] │ │ │ │ + ldr r4, [r5, #12] │ │ │ │ lsls r6, r1, #1 │ │ │ │ - ble.n 3237e0 >::_M_default_append(unsigned int)@@Base+0xa0c1c> │ │ │ │ + ble.n 3237f0 >::_M_default_append(unsigned int)@@Base+0xa0c2c> │ │ │ │ lsls r3, r1, #1 │ │ │ │ - lsls r4, r4, #26 │ │ │ │ + lsls r4, r5, #26 │ │ │ │ lsls r7, r1, #1 │ │ │ │ - lsls r0, r3, #27 │ │ │ │ + lsls r0, r4, #27 │ │ │ │ lsls r7, r1, #1 │ │ │ │ - lsls r2, r3, #27 │ │ │ │ + lsls r2, r4, #27 │ │ │ │ lsls r7, r1, #1 │ │ │ │ - lsls r6, r1, #31 │ │ │ │ + lsls r6, r2, #31 │ │ │ │ lsls r7, r1, #1 │ │ │ │ - lsls r2, r4, #28 │ │ │ │ + lsls r2, r5, #28 │ │ │ │ lsls r7, r1, #1 │ │ │ │ - ldr r6, [r5, #0] │ │ │ │ + ldr r6, [r6, #0] │ │ │ │ lsls r6, r1, #1 │ │ │ │ - bgt.n 323694 >::_M_default_append(unsigned int)@@Base+0xa0ad0> │ │ │ │ + bgt.n 3236a4 >::_M_default_append(unsigned int)@@Base+0xa0ae0> │ │ │ │ lsls r3, r1, #1 │ │ │ │ - lsls r6, r2, #19 │ │ │ │ + lsls r6, r3, #19 │ │ │ │ lsls r7, r1, #1 │ │ │ │ - cmp r0, #38 @ 0x26 │ │ │ │ + cmp r0, #46 @ 0x2e │ │ │ │ lsls r4, r1, #1 │ │ │ │ push {r1, r2, r3, r5} │ │ │ │ lsls r7, r2, #1 │ │ │ │ - b.n 323214 >::_M_default_append(unsigned int)@@Base+0xa0650> │ │ │ │ + b.n 323224 >::_M_default_append(unsigned int)@@Base+0xa0660> │ │ │ │ lsls r4, r1, #1 │ │ │ │ - lsls r0, r0, #18 │ │ │ │ + lsls r0, r1, #18 │ │ │ │ lsls r7, r1, #1 │ │ │ │ - lsls r2, r1, #24 │ │ │ │ + lsls r2, r2, #24 │ │ │ │ lsls r7, r1, #1 │ │ │ │ - lsls r0, r3, #17 │ │ │ │ + lsls r0, r4, #17 │ │ │ │ lsls r7, r1, #1 │ │ │ │ - lsls r6, r4, #19 │ │ │ │ + lsls r6, r5, #19 │ │ │ │ lsls r7, r1, #1 │ │ │ │ - lsls r4, r6, #16 │ │ │ │ + lsls r4, r7, #16 │ │ │ │ lsls r7, r1, #1 │ │ │ │ - lsls r4, r1, #20 │ │ │ │ + lsls r4, r2, #20 │ │ │ │ lsls r7, r1, #1 │ │ │ │ - b.n 323128 >::_M_default_append(unsigned int)@@Base+0xa0564> │ │ │ │ + b.n 323138 >::_M_default_append(unsigned int)@@Base+0xa0574> │ │ │ │ lsls r4, r1, #1 │ │ │ │ - lsls r2, r7, #15 │ │ │ │ + lsls r2, r0, #16 │ │ │ │ lsls r7, r1, #1 │ │ │ │ - lsls r6, r0, #22 │ │ │ │ + lsls r6, r1, #22 │ │ │ │ lsls r7, r1, #1 │ │ │ │ - lsls r4, r2, #15 │ │ │ │ + lsls r4, r3, #15 │ │ │ │ lsls r7, r1, #1 │ │ │ │ - lsls r0, r0, #27 │ │ │ │ + lsls r0, r1, #27 │ │ │ │ lsls r7, r1, #1 │ │ │ │ - lsls r2, r6, #14 │ │ │ │ + lsls r2, r7, #14 │ │ │ │ lsls r7, r1, #1 │ │ │ │ - lsls r4, r0, #15 │ │ │ │ + lsls r4, r1, #15 │ │ │ │ lsls r7, r1, #1 │ │ │ │ - lsls r0, r3, #14 │ │ │ │ + lsls r0, r4, #14 │ │ │ │ lsls r7, r1, #1 │ │ │ │ - vhadd.s16 q0, q3, │ │ │ │ + vhadd.s16 q0, q7, │ │ │ │ push {r4, r5, lr} │ │ │ │ mov.w ip, #4096 @ 0x1000 │ │ │ │ sub.w ip, sp, ip │ │ │ │ str.w r0, [ip, #4072] @ 0xfe8 │ │ │ │ mov r4, r0 │ │ │ │ mov r5, r2 │ │ │ │ sub sp, #12 │ │ │ │ @@ -892575,25 +892576,25 @@ │ │ │ │ adds r0, #12 │ │ │ │ bl 17c90 │ │ │ │ ldr r0, [pc, #28] @ (323870 >::_M_default_append(unsigned int)@@Base+0xa0cac>) │ │ │ │ add r0, pc │ │ │ │ bl 17e10 │ │ │ │ b.n 32383c >::_M_default_append(unsigned int)@@Base+0xa0c78> │ │ │ │ nop │ │ │ │ - lsls r2, r1, #10 │ │ │ │ + lsls r2, r2, #10 │ │ │ │ lsls r7, r1, #1 │ │ │ │ - movs r5, #218 @ 0xda │ │ │ │ + movs r5, #226 @ 0xe2 │ │ │ │ lsls r4, r1, #1 │ │ │ │ - lsls r4, r5, #9 │ │ │ │ + lsls r4, r6, #9 │ │ │ │ lsls r7, r1, #1 │ │ │ │ - lsls r6, r0, #25 │ │ │ │ + lsls r6, r1, #25 │ │ │ │ lsls r7, r1, #1 │ │ │ │ - lsls r0, r2, #9 │ │ │ │ + lsls r0, r3, #9 │ │ │ │ lsls r7, r1, #1 │ │ │ │ - lsls r2, r4, #23 │ │ │ │ + lsls r2, r5, #23 │ │ │ │ lsls r7, r1, #1 │ │ │ │ stmdb sp!, {r4, r5, r6, r7, r8, r9, sl, fp, lr} │ │ │ │ mov.w ip, #4096 @ 0x1000 │ │ │ │ vpush {d8} │ │ │ │ sub.w ip, sp, ip │ │ │ │ str.w r0, [ip, #4024] @ 0xfb8 │ │ │ │ sub sp, #28 │ │ │ │ @@ -892726,31 +892727,31 @@ │ │ │ │ add r1, pc │ │ │ │ bl 52557c │ │ │ │ movs r0, #1 │ │ │ │ add sp, #28 │ │ │ │ vpop {d8} │ │ │ │ ldmia.w sp!, {r4, r5, r6, r7, r8, r9, sl, fp, pc} │ │ │ │ nop │ │ │ │ - ldr r3, [sp, #224] @ 0xe0 │ │ │ │ + ldr r3, [sp, #256] @ 0x100 │ │ │ │ lsls r0, r2, #1 │ │ │ │ - lsls r2, r1, #25 │ │ │ │ + lsls r2, r2, #25 │ │ │ │ lsls r7, r1, #1 │ │ │ │ - lsls r4, r7, #24 │ │ │ │ + lsls r4, r0, #25 │ │ │ │ lsls r7, r1, #1 │ │ │ │ - bls.n 323a18 >::_M_default_append(unsigned int)@@Base+0xa0e54> │ │ │ │ + bls.n 323a28 >::_M_default_append(unsigned int)@@Base+0xa0e64> │ │ │ │ lsls r3, r1, #1 │ │ │ │ - str r0, [sp, #320] @ 0x140 │ │ │ │ + str r0, [sp, #352] @ 0x160 │ │ │ │ lsls r7, r1, #1 │ │ │ │ - lsrs r4, r3, #23 │ │ │ │ + lsrs r4, r4, #23 │ │ │ │ lsls r2, r2, #1 │ │ │ │ - lsls r2, r1, #21 │ │ │ │ + lsls r2, r2, #21 │ │ │ │ lsls r7, r1, #1 │ │ │ │ - lsls r0, r7, #9 │ │ │ │ + lsls r0, r0, #10 │ │ │ │ lsls r7, r1, #1 │ │ │ │ - lsls r4, r3, #19 │ │ │ │ + lsls r4, r4, #19 │ │ │ │ lsls r7, r1, #1 │ │ │ │ push {r4, r5, r6, lr} │ │ │ │ mov.w ip, #4096 @ 0x1000 │ │ │ │ sub.w ip, sp, ip │ │ │ │ str.w r0, [ip, #4056] @ 0xfd8 │ │ │ │ ldr r2, [pc, #396] @ (323bbc >::_M_default_append(unsigned int)@@Base+0xa0ff8>) │ │ │ │ sub sp, #24 │ │ │ │ @@ -892912,54 +892913,54 @@ │ │ │ │ b.n 323aa4 >::_M_default_append(unsigned int)@@Base+0xa0ee0> │ │ │ │ blx 1172c <__stack_chk_fail@plt> │ │ │ │ nop │ │ │ │ add r7, sp, #856 @ 0x358 │ │ │ │ lsls r7, r2, #1 │ │ │ │ asrs r0, r7, #6 │ │ │ │ movs r0, r0 │ │ │ │ - movs r2, r6 │ │ │ │ + movs r2, r7 │ │ │ │ lsls r7, r1, #1 │ │ │ │ - add r3, pc, #152 @ (adr r3, 323c64 >::_M_default_append(unsigned int)@@Base+0xa10a0>) │ │ │ │ + add r3, pc, #184 @ (adr r3, 323c84 >::_M_default_append(unsigned int)@@Base+0xa10c0>) │ │ │ │ lsls r7, r1, #1 │ │ │ │ - lsls r0, r5, #18 │ │ │ │ + lsls r0, r6, #18 │ │ │ │ lsls r7, r1, #1 │ │ │ │ - lsls r2, r0, #19 │ │ │ │ + lsls r2, r1, #19 │ │ │ │ lsls r7, r1, #1 │ │ │ │ lsls r5, r4, #6 │ │ │ │ movs r0, r0 │ │ │ │ - movs r6, r0 │ │ │ │ + movs r6, r1 │ │ │ │ lsls r7, r1, #1 │ │ │ │ - movs r3, #86 @ 0x56 │ │ │ │ + movs r3, #94 @ 0x5e │ │ │ │ lsls r4, r1, #1 │ │ │ │ add r7, sp, #400 @ 0x190 │ │ │ │ lsls r7, r2, #1 │ │ │ │ - vmla.i16 q8, q2, d6[1] │ │ │ │ - movs r3, #36 @ 0x24 │ │ │ │ + vmla.i16 q8, q6, d6[1] │ │ │ │ + movs r3, #44 @ 0x2c │ │ │ │ lsls r4, r1, #1 │ │ │ │ ldc2l 15, cr15, [pc], {255} @ 0xff │ │ │ │ stc2 15, cr15, [r1, #1020] @ 0x3fc │ │ │ │ - vmla.i16 q0, q3, d6[1] │ │ │ │ - movs r2, #230 @ 0xe6 │ │ │ │ + vmla.i16 q0, q7, d6[1] │ │ │ │ + movs r2, #238 @ 0xee │ │ │ │ lsls r4, r1, #1 │ │ │ │ - vhadd.u q8, q6, q7 │ │ │ │ - movs r2, #204 @ 0xcc │ │ │ │ + vmla.i q0, q2, d2[3] │ │ │ │ + movs r2, #212 @ 0xd4 │ │ │ │ lsls r4, r1, #1 │ │ │ │ bl 1dbc06 │ │ │ │ - lsls r2, r5, #15 │ │ │ │ + lsls r2, r6, #15 │ │ │ │ lsls r7, r1, #1 │ │ │ │ - lsls r0, r0, #16 │ │ │ │ + lsls r0, r1, #16 │ │ │ │ lsls r7, r1, #1 │ │ │ │ - vhadd.u q0, q0, q7 │ │ │ │ - movs r2, #128 @ 0x80 │ │ │ │ + vhadd.u q0, q4, q7 │ │ │ │ + movs r2, #136 @ 0x88 │ │ │ │ lsls r4, r1, #1 │ │ │ │ - vhadd.u16 q0, q3, q7 │ │ │ │ - movs r2, #102 @ 0x66 │ │ │ │ + vhadd.u16 q0, q7, q7 │ │ │ │ + movs r2, #110 @ 0x6e │ │ │ │ lsls r4, r1, #1 │ │ │ │ - cdp2 0, 15, cr0, cr8, cr14, {2} │ │ │ │ - movs r2, #70 @ 0x46 │ │ │ │ + vhadd.u8 q0, q0, q7 │ │ │ │ + movs r2, #78 @ 0x4e │ │ │ │ lsls r4, r1, #1 │ │ │ │ push {lr} │ │ │ │ mov.w ip, #4096 @ 0x1000 │ │ │ │ sub.w ip, sp, ip │ │ │ │ str.w r0, [ip, #4080] @ 0xff0 │ │ │ │ sub sp, #12 │ │ │ │ bl 323a20 >::_M_default_append(unsigned int)@@Base+0xa0e5c> │ │ │ │ @@ -892980,16 +892981,16 @@ │ │ │ │ add r0, pc │ │ │ │ bl 17e10 │ │ │ │ ldr r3, [sp, #4] │ │ │ │ mov r0, r3 │ │ │ │ add sp, #12 │ │ │ │ pop {pc} │ │ │ │ nop │ │ │ │ - cdp2 0, 4, cr0, cr8, cr14, {2} │ │ │ │ - movs r1, #152 @ 0x98 │ │ │ │ + cdp2 0, 5, cr0, cr0, cr14, {2} │ │ │ │ + movs r1, #160 @ 0xa0 │ │ │ │ lsls r4, r1, #1 │ │ │ │ movs r0, r0 │ │ │ │ movs r0, r0 │ │ │ │ stmdb sp!, {r4, r5, r6, r7, r8, r9, sl, fp, lr} │ │ │ │ mov.w ip, #4096 @ 0x1000 │ │ │ │ sub.w ip, sp, ip │ │ │ │ str.w r0, [ip, #4040] @ 0xfc8 │ │ │ │ @@ -893056,23 +893057,23 @@ │ │ │ │ adds r0, #12 │ │ │ │ bl 17c90 │ │ │ │ ldr r0, [pc, #28] @ (323d4c >::_M_default_append(unsigned int)@@Base+0xa1188>) │ │ │ │ mov.w r1, #4294967295 @ 0xffffffff │ │ │ │ add r0, pc │ │ │ │ bl 17e10 │ │ │ │ b.n 323d1c >::_M_default_append(unsigned int)@@Base+0xa1158> │ │ │ │ - lsls r0, r6, #10 │ │ │ │ + lsls r0, r7, #10 │ │ │ │ lsls r7, r1, #1 │ │ │ │ - lsls r4, r0, #10 │ │ │ │ + lsls r4, r1, #10 │ │ │ │ lsls r7, r1, #1 │ │ │ │ - movs r0, #222 @ 0xde │ │ │ │ + movs r0, #230 @ 0xe6 │ │ │ │ lsls r4, r1, #1 │ │ │ │ - lsls r6, r4, #9 │ │ │ │ + lsls r6, r5, #9 │ │ │ │ lsls r7, r1, #1 │ │ │ │ - movs r0, #192 @ 0xc0 │ │ │ │ + movs r0, #200 @ 0xc8 │ │ │ │ lsls r4, r1, #1 │ │ │ │ stmdb sp!, {r4, r5, r6, r7, r8, r9, sl, fp, lr} │ │ │ │ mov.w ip, #4096 @ 0x1000 │ │ │ │ vpush {d8} │ │ │ │ sub.w ip, sp, ip │ │ │ │ str.w r0, [ip, #3992] @ 0xf98 │ │ │ │ sub sp, #60 @ 0x3c │ │ │ │ @@ -893474,57 +893475,57 @@ │ │ │ │ b.n 324086 >::_M_default_append(unsigned int)@@Base+0xa14c2> │ │ │ │ nop.w │ │ │ │ ... │ │ │ │ add r4, sp, #600 @ 0x258 │ │ │ │ lsls r7, r2, #1 │ │ │ │ asrs r0, r7, #6 │ │ │ │ movs r0, r0 │ │ │ │ - lsls r4, r2, #7 │ │ │ │ + lsls r4, r3, #7 │ │ │ │ lsls r7, r1, #1 │ │ │ │ - lsls r2, r6, #5 │ │ │ │ + lsls r2, r7, #5 │ │ │ │ lsls r7, r1, #1 │ │ │ │ - subs r6, r1, #7 │ │ │ │ + subs r6, r2, #7 │ │ │ │ lsls r4, r1, #1 │ │ │ │ - lsls r2, r3, #5 │ │ │ │ + lsls r2, r4, #5 │ │ │ │ lsls r7, r1, #1 │ │ │ │ - subs r6, r6, #6 │ │ │ │ + subs r6, r7, #6 │ │ │ │ lsls r4, r1, #1 │ │ │ │ add r3, sp, #784 @ 0x310 │ │ │ │ lsls r7, r2, #1 │ │ │ │ - vhadd.u8 q8, q1, q7 │ │ │ │ - vhadd.u q0, q2, q7 │ │ │ │ - adds r6, r1, #6 │ │ │ │ + vhadd.u8 q8, q5, q7 │ │ │ │ + vhadd.u q0, q6, q7 │ │ │ │ + adds r6, r2, #6 │ │ │ │ lsls r4, r1, #1 │ │ │ │ - vhadd.u16 q0, q5, q7 │ │ │ │ - adds r4, r6, #5 │ │ │ │ + vhadd.u32 q0, q1, q7 │ │ │ │ + adds r4, r7, #5 │ │ │ │ lsls r4, r1, #1 │ │ │ │ - cdp2 0, 15, cr0, cr10, cr14, {2} │ │ │ │ - adds r4, r2, #5 │ │ │ │ + vhadd.u8 q0, q1, q7 │ │ │ │ + adds r4, r3, #5 │ │ │ │ lsls r4, r1, #1 │ │ │ │ - cdp2 0, 11, cr0, cr10, cr14, {2} │ │ │ │ - cdp2 0, 7, cr0, cr14, cr14, {2} │ │ │ │ - adds r2, r3, #3 │ │ │ │ + cdp2 0, 12, cr0, cr2, cr14, {2} │ │ │ │ + cdp2 0, 8, cr0, cr6, cr14, {2} │ │ │ │ + adds r2, r4, #3 │ │ │ │ lsls r4, r1, #1 │ │ │ │ - cdp2 0, 6, cr0, cr6, cr14, {2} │ │ │ │ - adds r2, r0, #3 │ │ │ │ + cdp2 0, 6, cr0, cr14, cr14, {2} │ │ │ │ + adds r2, r1, #3 │ │ │ │ lsls r4, r1, #1 │ │ │ │ - cdp2 0, 4, cr0, cr14, cr14, {2} │ │ │ │ - adds r0, r5, #2 │ │ │ │ + cdp2 0, 5, cr0, cr6, cr14, {2} │ │ │ │ + adds r0, r6, #2 │ │ │ │ lsls r4, r1, #1 │ │ │ │ - cdp2 0, 3, cr0, cr0, cr14, {2} │ │ │ │ - adds r2, r1, #2 │ │ │ │ + cdp2 0, 3, cr0, cr8, cr14, {2} │ │ │ │ + adds r2, r2, #2 │ │ │ │ lsls r4, r1, #1 │ │ │ │ - cdp2 0, 1, cr0, cr6, cr14, {2} │ │ │ │ - adds r0, r6, #1 │ │ │ │ + cdp2 0, 1, cr0, cr14, cr14, {2} │ │ │ │ + adds r0, r7, #1 │ │ │ │ lsls r4, r1, #1 │ │ │ │ - ldc2l 0, cr0, [r8, #312]! @ 0x138 │ │ │ │ - adds r2, r2, #1 │ │ │ │ + cdp2 0, 0, cr0, cr0, cr14, {2} │ │ │ │ + adds r2, r3, #1 │ │ │ │ lsls r4, r1, #1 │ │ │ │ - ldc2l 0, cr0, [lr, #312] @ 0x138 │ │ │ │ - adds r0, r7, #0 │ │ │ │ + stc2l 0, cr0, [r6, #312]! @ 0x138 │ │ │ │ + adds r0, r0, #1 │ │ │ │ lsls r4, r1, #1 │ │ │ │ push {r4, r5, lr} │ │ │ │ mov.w ip, #4096 @ 0x1000 │ │ │ │ sub.w ip, sp, ip │ │ │ │ str.w r0, [ip, #4064] @ 0xfe0 │ │ │ │ sub sp, #20 │ │ │ │ ldr r1, [pc, #216] @ (324334 >::_M_default_append(unsigned int)@@Base+0xa1770>) │ │ │ │ @@ -893612,37 +893613,37 @@ │ │ │ │ ldr r0, [pc, #76] @ (324370 >::_M_default_append(unsigned int)@@Base+0xa17ac>) │ │ │ │ mov r1, r4 │ │ │ │ add r0, pc │ │ │ │ bl 17e10 │ │ │ │ b.n 3242a4 >::_M_default_append(unsigned int)@@Base+0xa16e0> │ │ │ │ blx 1172c <__stack_chk_fail@plt> │ │ │ │ nop │ │ │ │ - stc2 0, cr0, [ip, #312] @ 0x138 │ │ │ │ + ldc2 0, cr0, [r4, #312] @ 0x138 │ │ │ │ add r7, pc, #656 @ (adr r7, 3245cc >::_M_default_append(unsigned int)@@Base+0xa1a08>) │ │ │ │ lsls r7, r2, #1 │ │ │ │ - ldc2 0, cr0, [ip, #-312]! @ 0xfffffec8 │ │ │ │ + stc2l 0, cr0, [r4, #-312] @ 0xfffffec8 │ │ │ │ asrs r0, r7, #6 │ │ │ │ movs r0, r0 │ │ │ │ - stc2l 0, cr0, [ip, #-312]! @ 0xfffffec8 │ │ │ │ - ldc2l 0, cr0, [sl], #312 @ 0x138 │ │ │ │ - subs r6, r2, r5 │ │ │ │ + ldc2l 0, cr0, [r4, #-312]! @ 0xfffffec8 │ │ │ │ + stc2 0, cr0, [r2, #-312] @ 0xfffffec8 │ │ │ │ + subs r6, r3, r5 │ │ │ │ lsls r4, r1, #1 │ │ │ │ - stc2l 0, cr0, [r2], #312 @ 0x138 │ │ │ │ - subs r6, r7, r4 │ │ │ │ + stc2l 0, cr0, [sl], #312 @ 0x138 │ │ │ │ + subs r6, r0, r5 │ │ │ │ lsls r4, r1, #1 │ │ │ │ add r7, pc, #304 @ (adr r7, 32448c >::_M_default_append(unsigned int)@@Base+0xa18c8>) │ │ │ │ lsls r7, r2, #1 │ │ │ │ vminnm.f32 , , │ │ │ │ - ldc2 0, cr0, [lr], {78} @ 0x4e │ │ │ │ - subs r2, r7, r3 │ │ │ │ + stc2 0, cr0, [r6], #312 @ 0x138 │ │ │ │ + subs r2, r0, r4 │ │ │ │ lsls r4, r1, #1 │ │ │ │ lsrs r1, r1, #6 │ │ │ │ movs r0, r0 │ │ │ │ - ldc2l 0, cr0, [r2], #-312 @ 0xfffffec8 │ │ │ │ - subs r6, r1, r3 │ │ │ │ + ldc2l 0, cr0, [sl], #-312 @ 0xfffffec8 │ │ │ │ + subs r6, r2, r3 │ │ │ │ lsls r4, r1, #1 │ │ │ │ push {r4, r5, lr} │ │ │ │ mov.w ip, #4096 @ 0x1000 │ │ │ │ sub.w ip, sp, ip │ │ │ │ str.w r0, [ip, #4064] @ 0xfe0 │ │ │ │ sub sp, #20 │ │ │ │ ldr r1, [pc, #192] @ (324448 >::_M_default_append(unsigned int)@@Base+0xa1884>) │ │ │ │ @@ -893721,34 +893722,34 @@ │ │ │ │ ldr r0, [pc, #68] @ (32447c >::_M_default_append(unsigned int)@@Base+0xa18b8>) │ │ │ │ mov r1, r4 │ │ │ │ add r0, pc │ │ │ │ bl 17e10 │ │ │ │ b.n 3243d0 >::_M_default_append(unsigned int)@@Base+0xa180c> │ │ │ │ blx 1172c <__stack_chk_fail@plt> │ │ │ │ nop │ │ │ │ - stc2l 0, cr0, [r0], #-312 @ 0xfffffec8 │ │ │ │ + stc2l 0, cr0, [r8], #-312 @ 0xfffffec8 │ │ │ │ add r6, pc, #480 @ (adr r6, 324630 >::_M_default_append(unsigned int)@@Base+0xa1a6c>) │ │ │ │ lsls r7, r2, #1 │ │ │ │ - ldc2 0, cr0, [r0], {78} @ 0x4e │ │ │ │ + ldc2 0, cr0, [r8], {78} @ 0x4e │ │ │ │ asrs r0, r7, #6 │ │ │ │ movs r0, r0 │ │ │ │ - mcrr2 0, 4, r0, r0, cr14 │ │ │ │ - @ instruction: 0xfbce004e │ │ │ │ - subs r2, r5, r0 │ │ │ │ + mcrr2 0, 4, r0, r8, cr14 │ │ │ │ + @ instruction: 0xfbd6004e │ │ │ │ + subs r2, r6, r0 │ │ │ │ lsls r4, r1, #1 │ │ │ │ add r6, pc, #224 @ (adr r6, 324548 >::_M_default_append(unsigned int)@@Base+0xa1984>) │ │ │ │ lsls r7, r2, #1 │ │ │ │ mrc2 15, 2, pc, cr5, cr15, {7} │ │ │ │ - @ instruction: 0xfb8a004e │ │ │ │ - adds r6, r4, r7 │ │ │ │ + @ instruction: 0xfb92004e │ │ │ │ + adds r6, r5, r7 │ │ │ │ lsls r4, r1, #1 │ │ │ │ lsrs r5, r6, #1 │ │ │ │ movs r0, r0 │ │ │ │ - @ instruction: 0xfb5e004e │ │ │ │ - adds r2, r7, r6 │ │ │ │ + @ instruction: 0xfb66004e │ │ │ │ + adds r2, r0, r7 │ │ │ │ lsls r4, r1, #1 │ │ │ │ stmdb sp!, {r4, r5, r6, r7, r8, r9, sl, fp, lr} │ │ │ │ mov.w ip, #4096 @ 0x1000 │ │ │ │ sub.w ip, sp, ip │ │ │ │ str.w r0, [ip, #3968] @ 0xf80 │ │ │ │ sub sp, #92 @ 0x5c │ │ │ │ ldr.w r6, [pc, #1832] @ 324bbc >::_M_default_append(unsigned int)@@Base+0xa1ff8> │ │ │ │ @@ -894440,90 +894441,90 @@ │ │ │ │ bl 17c90 │ │ │ │ ldr r0, [pc, #224] @ (324c90 >::_M_default_append(unsigned int)@@Base+0xa20cc>) │ │ │ │ mov r1, r5 │ │ │ │ add r0, pc │ │ │ │ bl 17e10 │ │ │ │ b.n 3245e6 >::_M_default_append(unsigned int)@@Base+0xa1a22> │ │ │ │ blx 1172c <__stack_chk_fail@plt> │ │ │ │ - @ instruction: 0xfada004e │ │ │ │ + @ instruction: 0xfae2004e │ │ │ │ add r5, pc, #392 @ (adr r5, 324d4c >::_M_default_append(unsigned int)@@Base+0xa2188>) │ │ │ │ lsls r7, r2, #1 │ │ │ │ asrs r0, r7, #6 │ │ │ │ movs r0, r0 │ │ │ │ - ldr??.w r0, [lr, #78] @ 0x4e │ │ │ │ - adds r6, r6, r0 │ │ │ │ + vld1.8 {d16[2]}, [r6], lr │ │ │ │ + adds r6, r7, r0 │ │ │ │ lsls r4, r1, #1 │ │ │ │ - vst1.8 {d16[2]}, [r0], lr │ │ │ │ - adds r0, r3, r0 │ │ │ │ + vst1.8 {d16[2]}, [r8], lr │ │ │ │ + adds r0, r4, r0 │ │ │ │ lsls r4, r1, #1 │ │ │ │ add r4, pc, #120 @ (adr r4, 324c54 >::_M_default_append(unsigned int)@@Base+0xa2090>) │ │ │ │ lsls r7, r2, #1 │ │ │ │ - ldr??.w r0, [lr, lr] │ │ │ │ - asrs r6, r2, #31 │ │ │ │ + vst1.8 {d0[2]}, [r6], lr │ │ │ │ + asrs r6, r3, #31 │ │ │ │ lsls r4, r1, #1 │ │ │ │ - vld4.16 {d16-d19}, [r0], lr │ │ │ │ - asrs r0, r7, #30 │ │ │ │ + vld4.16 {d16-d19}, [r8], lr │ │ │ │ + asrs r0, r0, #31 │ │ │ │ lsls r4, r1, #1 │ │ │ │ - vst4.16 {d16-d19}, [r2], lr │ │ │ │ - asrs r2, r3, #30 │ │ │ │ + vst4.16 {d16-d19}, [sl], lr │ │ │ │ + asrs r2, r4, #30 │ │ │ │ lsls r4, r1, #1 │ │ │ │ - str r0, [r3, r0] │ │ │ │ + str r0, [r4, r0] │ │ │ │ lsls r4, r1, #1 │ │ │ │ - movs r3, #152 @ 0x98 │ │ │ │ + movs r3, #160 @ 0xa0 │ │ │ │ lsls r4, r1, #1 │ │ │ │ - @ instruction: 0xf312004b │ │ │ │ - @ instruction: 0xf2ee004b │ │ │ │ - cmp r1, #12 │ │ │ │ + @ instruction: 0xf31a004b │ │ │ │ + @ instruction: 0xf2f6004b │ │ │ │ + cmp r1, #20 │ │ │ │ lsls r0, r2, #1 │ │ │ │ - ldrb.w r0, [r2, #78] @ 0x4e │ │ │ │ - @ instruction: 0xf786004e │ │ │ │ - asrs r0, r4, #23 │ │ │ │ + ldrb.w r0, [sl, #78] @ 0x4e │ │ │ │ + @ instruction: 0xf78e004e │ │ │ │ + asrs r0, r5, #23 │ │ │ │ lsls r4, r1, #1 │ │ │ │ - @ instruction: 0xf73c004e │ │ │ │ - asrs r0, r3, #22 │ │ │ │ + @ instruction: 0xf744004e │ │ │ │ + asrs r0, r4, #22 │ │ │ │ lsls r4, r1, #1 │ │ │ │ - @ instruction: 0xf6de004e │ │ │ │ - asrs r2, r7, #20 │ │ │ │ + @ instruction: 0xf6e6004e │ │ │ │ + asrs r2, r0, #21 │ │ │ │ lsls r4, r1, #1 │ │ │ │ - @ instruction: 0xf754004e │ │ │ │ - @ instruction: 0xf77c004e │ │ │ │ - lsrs r2, r1, #18 │ │ │ │ + @ instruction: 0xf75c004e │ │ │ │ + @ instruction: 0xf784004e │ │ │ │ + lsrs r2, r2, #18 │ │ │ │ lsls r7, r1, #1 │ │ │ │ - @ instruction: 0xf6e4004e │ │ │ │ - @ instruction: 0xf6f2004e │ │ │ │ - @ instruction: 0xf71e004e │ │ │ │ - addw r0, r6, #2126 @ 0x84e │ │ │ │ - rsb r0, ip, #13500416 @ 0xce0000 │ │ │ │ - adcs.w r0, r4, #13500416 @ 0xce0000 │ │ │ │ - @ instruction: 0xf4f8004e │ │ │ │ - @ instruction: 0xf4d2004e │ │ │ │ - asrs r4, r5, #12 │ │ │ │ + @ instruction: 0xf6ec004e │ │ │ │ + @ instruction: 0xf6fa004e │ │ │ │ + @ instruction: 0xf726004e │ │ │ │ + addw r0, lr, #2126 @ 0x84e │ │ │ │ + rsbs r0, r4, #13500416 @ 0xce0000 │ │ │ │ + adcs.w r0, ip, #13500416 @ 0xce0000 │ │ │ │ + add.w r0, r0, #13500416 @ 0xce0000 │ │ │ │ + @ instruction: 0xf4da004e │ │ │ │ + asrs r4, r6, #12 │ │ │ │ lsls r4, r1, #1 │ │ │ │ - @ instruction: 0xf4b8004e │ │ │ │ - asrs r2, r2, #12 │ │ │ │ + @ instruction: 0xf4c0004e │ │ │ │ + asrs r2, r3, #12 │ │ │ │ lsls r4, r1, #1 │ │ │ │ - eors.w r0, sl, #13500416 @ 0xce0000 │ │ │ │ - asrs r6, r6, #11 │ │ │ │ + @ instruction: 0xf4a2004e │ │ │ │ + asrs r6, r7, #11 │ │ │ │ lsls r4, r1, #1 │ │ │ │ - eor.w r0, r2, #13500416 @ 0xce0000 │ │ │ │ - asrs r4, r3, #11 │ │ │ │ + eor.w r0, sl, #13500416 @ 0xce0000 │ │ │ │ + asrs r4, r4, #11 │ │ │ │ lsls r4, r1, #1 │ │ │ │ - orn r0, r8, #13500416 @ 0xce0000 │ │ │ │ - asrs r2, r0, #11 │ │ │ │ + orns r0, r0, #13500416 @ 0xce0000 │ │ │ │ + asrs r2, r1, #11 │ │ │ │ lsls r4, r1, #1 │ │ │ │ - orr.w r0, sl, #13500416 @ 0xce0000 │ │ │ │ - asrs r6, r4, #10 │ │ │ │ + orrs.w r0, r2, #13500416 @ 0xce0000 │ │ │ │ + asrs r6, r5, #10 │ │ │ │ lsls r4, r1, #1 │ │ │ │ - bics.w r0, r2, #13500416 @ 0xce0000 │ │ │ │ - asrs r4, r1, #10 │ │ │ │ + bics.w r0, sl, #13500416 @ 0xce0000 │ │ │ │ + asrs r4, r2, #10 │ │ │ │ lsls r4, r1, #1 │ │ │ │ - orn r0, lr, #13500416 @ 0xce0000 │ │ │ │ - orns r0, r8, #13500416 @ 0xce0000 │ │ │ │ - @ instruction: 0xf3e8004e │ │ │ │ - asrs r4, r0, #9 │ │ │ │ + orns r0, r6, #13500416 @ 0xce0000 │ │ │ │ + eor.w r0, r0, #13500416 @ 0xce0000 │ │ │ │ + @ instruction: 0xf3f0004e │ │ │ │ + asrs r4, r1, #9 │ │ │ │ lsls r4, r1, #1 │ │ │ │ push {lr} │ │ │ │ mov.w ip, #4096 @ 0x1000 │ │ │ │ sub.w ip, sp, ip │ │ │ │ str.w r0, [ip, #4056] @ 0xfd8 │ │ │ │ sub sp, #36 @ 0x24 │ │ │ │ mov r1, r2 │ │ │ │ @@ -894556,16 +894557,16 @@ │ │ │ │ ldr r1, [sp, #28] │ │ │ │ add r0, pc │ │ │ │ bl 17e10 │ │ │ │ ldr r3, [sp, #28] │ │ │ │ mov r0, r3 │ │ │ │ add sp, #36 @ 0x24 │ │ │ │ pop {pc} │ │ │ │ - @ instruction: 0xf2b6004e │ │ │ │ - asrs r2, r2, #4 │ │ │ │ + @ instruction: 0xf2be004e │ │ │ │ + asrs r2, r3, #4 │ │ │ │ lsls r4, r1, #1 │ │ │ │ mov r0, r1 │ │ │ │ bx lr │ │ │ │ subs r0, r1, r2 │ │ │ │ clz r0, r0 │ │ │ │ lsrs r0, r0, #5 │ │ │ │ bx lr │ │ │ │ @@ -895149,85 +895150,85 @@ │ │ │ │ b.n 324fd2 >::_M_default_append(unsigned int)@@Base+0xa240e> │ │ │ │ blx 1172c <__stack_chk_fail@plt> │ │ │ │ nop │ │ │ │ asrs r0, r7, #6 │ │ │ │ movs r0, r0 │ │ │ │ ldr r4, [sp, #800] @ 0x320 │ │ │ │ lsls r7, r2, #1 │ │ │ │ - lsrs r0, r3, #2 │ │ │ │ + lsrs r0, r4, #2 │ │ │ │ lsls r7, r1, #1 │ │ │ │ - @ instruction: 0xf2fc004e │ │ │ │ - @ instruction: 0xf2fe004e │ │ │ │ - sbfx r0, r2, #1, #15 │ │ │ │ - @ instruction: 0xf35e004e │ │ │ │ - @ instruction: 0xf29c004e │ │ │ │ - sbfx r0, lr, #1, #15 │ │ │ │ - sbfx r0, r4, #1, #15 │ │ │ │ - lsrs r6, r6, #29 │ │ │ │ + ssat r0, #15, r4, lsl #1 │ │ │ │ + ssat r0, #15, r6, lsl #1 │ │ │ │ + sbfx r0, sl, #1, #15 │ │ │ │ + bfi r0, r6, #1, #14 │ │ │ │ + subw r0, r4, #78 @ 0x4e │ │ │ │ + @ instruction: 0xf356004e │ │ │ │ + sbfx r0, ip, #1, #15 │ │ │ │ + lsrs r6, r7, #29 │ │ │ │ lsls r4, r1, #1 │ │ │ │ - sbfx r0, r2, #1, #15 │ │ │ │ - @ instruction: 0xf2e8004e │ │ │ │ + sbfx r0, sl, #1, #15 │ │ │ │ + @ instruction: 0xf2f0004e │ │ │ │ mrc2 15, 1, pc, cr9, cr15, {7} │ │ │ │ mcr2 15, 1, pc, cr3, cr15, {7} @ │ │ │ │ mrc2 15, 0, pc, cr3, cr15, {7} │ │ │ │ - ssat r0, #15, r4, asr #1 │ │ │ │ - @ instruction: 0xf228004e │ │ │ │ - movt r0, #41038 @ 0xa04e │ │ │ │ - lsls r4, r2, #24 │ │ │ │ + ssat r0, #15, ip, asr #1 │ │ │ │ + @ instruction: 0xf230004e │ │ │ │ + @ instruction: 0xf2d2004e │ │ │ │ + lsls r4, r3, #24 │ │ │ │ lsls r7, r1, #1 │ │ │ │ - @ instruction: 0xf29e004e │ │ │ │ - @ instruction: 0xf0b0004e │ │ │ │ - @ instruction: 0xf1f4004e │ │ │ │ - lsrs r0, r5, #24 │ │ │ │ + subw r0, r6, #78 @ 0x4e │ │ │ │ + @ instruction: 0xf0b8004e │ │ │ │ + @ instruction: 0xf1fc004e │ │ │ │ + lsrs r0, r6, #24 │ │ │ │ lsls r4, r1, #1 │ │ │ │ ldr r2, [sp, #216] @ 0xd8 │ │ │ │ lsls r7, r2, #1 │ │ │ │ - @ instruction: 0xf234004e │ │ │ │ - @ instruction: 0xf12c004e │ │ │ │ - ldrb r2, [r1, #5] │ │ │ │ + @ instruction: 0xf23c004e │ │ │ │ + @ instruction: 0xf134004e │ │ │ │ + ldrb r2, [r2, #5] │ │ │ │ lsls r7, r1, #1 │ │ │ │ - @ instruction: 0xf13c004e │ │ │ │ - ldrb r2, [r4, #4] │ │ │ │ + adc.w r0, r4, #78 @ 0x4e │ │ │ │ + ldrb r2, [r5, #4] │ │ │ │ lsls r7, r1, #1 │ │ │ │ - sbc.w r0, r4, #78 @ 0x4e │ │ │ │ - @ instruction: 0xf13a004e │ │ │ │ - lsrs r6, r5, #21 │ │ │ │ + sbc.w r0, ip, #78 @ 0x4e │ │ │ │ + adc.w r0, r2, #78 @ 0x4e │ │ │ │ + lsrs r6, r6, #21 │ │ │ │ lsls r4, r1, #1 │ │ │ │ - adds.w r0, lr, #78 @ 0x4e │ │ │ │ - lsrs r2, r2, #21 │ │ │ │ + @ instruction: 0xf126004e │ │ │ │ + lsrs r2, r3, #21 │ │ │ │ lsls r4, r1, #1 │ │ │ │ - @ instruction: 0xf12a004e │ │ │ │ - @ instruction: 0xf0be004e │ │ │ │ - @ instruction: 0xf0e4004e │ │ │ │ - orrs.w r0, sl, #78 @ 0x4e │ │ │ │ - lsrs r6, r1, #18 │ │ │ │ + @ instruction: 0xf132004e │ │ │ │ + @ instruction: 0xf0c6004e │ │ │ │ + @ instruction: 0xf0ec004e │ │ │ │ + orn r0, r2, #78 @ 0x4e │ │ │ │ + lsrs r6, r2, #18 │ │ │ │ lsls r4, r1, #1 │ │ │ │ - vmla.i d16, d4, d2[3] │ │ │ │ - lsrs r0, r7, #15 │ │ │ │ + vmla.i d16, d12, d2[3] │ │ │ │ + lsrs r0, r0, #16 │ │ │ │ lsls r4, r1, #1 │ │ │ │ - vmla.i d0, d14, d2[3] │ │ │ │ - lsrs r2, r0, #15 │ │ │ │ + vmla.i16 d0, d6, d6[1] │ │ │ │ + lsrs r2, r1, #15 │ │ │ │ lsls r4, r1, #1 │ │ │ │ - vhadd.s q8, q1, q7 │ │ │ │ - lsrs r6, r4, #14 │ │ │ │ + vhadd.s q8, q5, q7 │ │ │ │ + lsrs r6, r5, #14 │ │ │ │ lsls r4, r1, #1 │ │ │ │ - vhadd.s16 q8, q3, q7 │ │ │ │ - lsrs r2, r1, #14 │ │ │ │ + vhadd.s16 q8, q7, q7 │ │ │ │ + lsrs r2, r2, #14 │ │ │ │ lsls r4, r1, #1 │ │ │ │ - vhadd.s q0, q5, q7 │ │ │ │ - lsrs r6, r5, #13 │ │ │ │ + vhadd.s8 q8, q1, q7 │ │ │ │ + lsrs r6, r6, #13 │ │ │ │ lsls r4, r1, #1 │ │ │ │ - vhadd.s16 q0, q7, q7 │ │ │ │ - lsrs r2, r2, #13 │ │ │ │ + vhadd.s32 q0, q3, q7 │ │ │ │ + lsrs r2, r3, #13 │ │ │ │ lsls r4, r1, #1 │ │ │ │ - vhadd.s8 q0, q1, q7 │ │ │ │ - lsrs r6, r6, #12 │ │ │ │ + vhadd.s8 q0, q5, q7 │ │ │ │ + lsrs r6, r7, #12 │ │ │ │ lsls r4, r1, #1 │ │ │ │ - cdp 0, 14, cr0, cr6, cr14, {2} │ │ │ │ - lsrs r2, r3, #12 │ │ │ │ + cdp 0, 14, cr0, cr14, cr14, {2} │ │ │ │ + lsrs r2, r4, #12 │ │ │ │ lsls r4, r1, #1 │ │ │ │ stmdb sp!, {r4, r5, r6, r7, r8, r9, sl, fp, lr} │ │ │ │ mov.w ip, #4096 @ 0x1000 │ │ │ │ sub.w ip, sp, ip │ │ │ │ str.w r0, [ip, #2864] @ 0xb30 │ │ │ │ mov r8, r0 │ │ │ │ ldr.w r0, [pc, #2860] @ 325f08 >::_M_default_append(unsigned int)@@Base+0xa3344> │ │ │ │ @@ -896263,149 +896264,150 @@ │ │ │ │ nop │ │ │ │ nop.w │ │ │ │ ... │ │ │ │ str r6, [sp, #160] @ 0xa0 │ │ │ │ lsls r7, r2, #1 │ │ │ │ asrs r0, r7, #6 │ │ │ │ movs r0, r0 │ │ │ │ - cdp 0, 4, cr0, cr14, cr14, {2} │ │ │ │ + cdp 0, 5, cr0, cr6, cr14, {2} │ │ │ │ str r5, [sp, #984] @ 0x3d8 │ │ │ │ lsls r7, r2, #1 │ │ │ │ - stcl 0, cr0, [r8, #312]! @ 0x138 │ │ │ │ - ldcl 0, cr0, [ip, #312] @ 0x138 │ │ │ │ - cdp 0, 0, cr0, cr14, cr14, {2} │ │ │ │ - lsrs r0, r6, #3 │ │ │ │ + ldcl 0, cr0, [r0, #312]! @ 0x138 │ │ │ │ + stcl 0, cr0, [r4, #312]! @ 0x138 │ │ │ │ + cdp 0, 1, cr0, cr6, cr14, {2} │ │ │ │ + lsrs r0, r7, #3 │ │ │ │ lsls r4, r1, #1 │ │ │ │ - ldcl 0, cr0, [r8, #312] @ 0x138 │ │ │ │ - lsrs r4, r2, #18 │ │ │ │ + stcl 0, cr0, [r0, #312]! @ 0x138 │ │ │ │ + lsrs r4, r3, #18 │ │ │ │ lsls r4, r1, #1 │ │ │ │ - mcrr 0, 4, r0, lr, cr14 │ │ │ │ - lsrs r0, r0, #2 │ │ │ │ + mrrc 0, 4, r0, r6, cr14 │ │ │ │ + lsrs r0, r1, #2 │ │ │ │ lsls r4, r1, #1 │ │ │ │ - ldc 0, cr0, [sl], {78} @ 0x4e │ │ │ │ - lsrs r4, r1, #1 │ │ │ │ + stc 0, cr0, [r2], #-312 @ 0xfffffec8 │ │ │ │ + lsrs r4, r2, #1 │ │ │ │ lsls r4, r1, #1 │ │ │ │ - rsbs r0, ip, lr, lsl #1 │ │ │ │ - lsrs r6, r1, #32 │ │ │ │ + @ instruction: 0xebe4004e │ │ │ │ + lsrs r6, r2, #32 │ │ │ │ lsls r4, r1, #1 │ │ │ │ - subs.w r0, lr, lr, lsl #1 │ │ │ │ - mcrr 0, 4, r0, r6, cr14 │ │ │ │ - lsrs r0, r3, #14 │ │ │ │ + rsb r0, r6, lr, lsl #1 │ │ │ │ + mcrr 0, 4, r0, lr, cr14 │ │ │ │ + lsrs r0, r4, #14 │ │ │ │ lsls r4, r1, #1 │ │ │ │ - sbcs.w r0, r4, lr, lsl #1 │ │ │ │ - lsls r6, r4, #30 │ │ │ │ + sbcs.w r0, ip, lr, lsl #1 │ │ │ │ + lsls r6, r5, #30 │ │ │ │ lsls r4, r1, #1 │ │ │ │ - @ instruction: 0xeb20004e │ │ │ │ - lsls r2, r2, #29 │ │ │ │ + @ instruction: 0xeb28004e │ │ │ │ + lsls r2, r3, #29 │ │ │ │ lsls r4, r1, #1 │ │ │ │ - stcl 0, cr0, [sl], #-312 @ 0xfffffec8 │ │ │ │ - and.w r0, r8, lr, lsl #1 │ │ │ │ - lsls r2, r7, #24 │ │ │ │ + ldcl 0, cr0, [r2], #-312 @ 0xfffffec8 │ │ │ │ + ands.w r0, r0, lr, lsl #1 │ │ │ │ + lsls r2, r0, #25 │ │ │ │ lsls r4, r1, #1 │ │ │ │ - stmia r6!, {r1, r3, r4, r6} │ │ │ │ + stmia r6!, {r1, r5, r6} │ │ │ │ lsls r0, r2, #1 │ │ │ │ - ldrd r0, r0, [r4, #312] @ 0x138 │ │ │ │ - rsbs r0, r8, lr, lsl #1 │ │ │ │ - adds.w r0, r2, lr, lsl #1 │ │ │ │ - ldrd r0, r0, [ip, #-312] @ 0x138 │ │ │ │ - lsls r6, r1, #22 │ │ │ │ + ldrd r0, r0, [ip, #312] @ 0x138 │ │ │ │ + @ instruction: 0xebe0004e │ │ │ │ + adds.w r0, sl, lr, lsl #1 │ │ │ │ + strd r0, r0, [r4, #-312]! @ 0x138 │ │ │ │ + lsls r6, r2, #22 │ │ │ │ lsls r4, r1, #1 │ │ │ │ - ldmdb lr!, {r1, r2, r3, r6} │ │ │ │ - lsls r0, r6, #21 │ │ │ │ + strd r0, r0, [r6, #-312] @ 0x138 │ │ │ │ + lsls r0, r7, #21 │ │ │ │ lsls r4, r1, #1 │ │ │ │ - bic.w r0, sl, lr, lsl #1 │ │ │ │ - @ instruction: 0xe8d8004e │ │ │ │ - lsls r2, r1, #20 │ │ │ │ + bics.w r0, r2, lr, lsl #1 │ │ │ │ + strd r0, r0, [r0], #312 @ 0x138 │ │ │ │ + lsls r2, r2, #20 │ │ │ │ lsls r4, r1, #1 │ │ │ │ - ldmia.w sl!, {r1, r2, r3, r6} │ │ │ │ - strd r0, r0, [r2, #312]! @ 0x138 │ │ │ │ - ldmia.w r6, {r1, r2, r3, r6} │ │ │ │ - @ instruction: 0xe9be004e │ │ │ │ - @ instruction: 0xe814004e │ │ │ │ - lsls r6, r0, #17 │ │ │ │ + @ instruction: 0xe8c2004e │ │ │ │ + strd r0, r0, [sl, #312]! @ 0x138 │ │ │ │ + ldmia.w lr, {r1, r2, r3, r6} │ │ │ │ + strd r0, r0, [r6, #312] @ 0x138 │ │ │ │ + @ instruction: 0xe81c004e │ │ │ │ + lsls r6, r1, #17 │ │ │ │ lsls r4, r1, #1 │ │ │ │ - b.n 325fa4 >::_M_default_append(unsigned int)@@Base+0xa33e0> │ │ │ │ + b.n 325fb4 >::_M_default_append(unsigned int)@@Base+0xa33f0> │ │ │ │ lsls r6, r1, #1 │ │ │ │ - @ instruction: 0xe8ca004e │ │ │ │ - b.n 325f68 >::_M_default_append(unsigned int)@@Base+0xa33a4> │ │ │ │ + @ instruction: 0xe8d2004e │ │ │ │ + b.n 325f78 >::_M_default_append(unsigned int)@@Base+0xa33b4> │ │ │ │ lsls r6, r1, #1 │ │ │ │ - lsls r6, r0, #16 │ │ │ │ + lsls r6, r1, #16 │ │ │ │ lsls r4, r1, #1 │ │ │ │ - b.n 325df4 >::_M_default_append(unsigned int)@@Base+0xa3230> │ │ │ │ + b.n 325e04 >::_M_default_append(unsigned int)@@Base+0xa3240> │ │ │ │ lsls r6, r1, #1 │ │ │ │ - lsls r0, r1, #13 │ │ │ │ + lsls r0, r2, #13 │ │ │ │ lsls r4, r1, #1 │ │ │ │ - ldrd r0, r0, [r0], #-312 @ 0x138 │ │ │ │ - b.n 325fa8 >::_M_default_append(unsigned int)@@Base+0xa33e4> │ │ │ │ + ldrd r0, r0, [r8], #-312 @ 0x138 │ │ │ │ + b.n 325fb8 >::_M_default_append(unsigned int)@@Base+0xa33f4> │ │ │ │ lsls r6, r1, #1 │ │ │ │ - b.n 325c28 >::_M_default_append(unsigned int)@@Base+0xa3064> │ │ │ │ + b.n 325c38 >::_M_default_append(unsigned int)@@Base+0xa3074> │ │ │ │ lsls r6, r1, #1 │ │ │ │ - lsls r2, r3, #9 │ │ │ │ + lsls r2, r4, #9 │ │ │ │ lsls r4, r1, #1 │ │ │ │ - b.n 325bf4 >::_M_default_append(unsigned int)@@Base+0xa3030> │ │ │ │ + b.n 325c04 >::_M_default_append(unsigned int)@@Base+0xa3040> │ │ │ │ lsls r6, r1, #1 │ │ │ │ - lsls r2, r7, #8 │ │ │ │ + lsls r2, r0, #9 │ │ │ │ lsls r4, r1, #1 │ │ │ │ - b.n 325bb4 >::_M_default_append(unsigned int)@@Base+0xa2ff0> │ │ │ │ + b.n 325bc4 >::_M_default_append(unsigned int)@@Base+0xa3000> │ │ │ │ lsls r6, r1, #1 │ │ │ │ - lsls r0, r3, #8 │ │ │ │ + lsls r0, r4, #8 │ │ │ │ lsls r4, r1, #1 │ │ │ │ - b.n 325b74 >::_M_default_append(unsigned int)@@Base+0xa2fb0> │ │ │ │ + b.n 325b84 >::_M_default_append(unsigned int)@@Base+0xa2fc0> │ │ │ │ lsls r6, r1, #1 │ │ │ │ - lsls r4, r6, #7 │ │ │ │ + lsls r4, r7, #7 │ │ │ │ lsls r4, r1, #1 │ │ │ │ - b.n 325aa0 >::_M_default_append(unsigned int)@@Base+0xa2edc> │ │ │ │ + b.n 325ab0 >::_M_default_append(unsigned int)@@Base+0xa2eec> │ │ │ │ lsls r6, r1, #1 │ │ │ │ - lsls r0, r1, #6 │ │ │ │ + lsls r0, r2, #6 │ │ │ │ lsls r4, r1, #1 │ │ │ │ - b.n 325a50 >::_M_default_append(unsigned int)@@Base+0xa2e8c> │ │ │ │ + b.n 325a60 >::_M_default_append(unsigned int)@@Base+0xa2e9c> │ │ │ │ lsls r6, r1, #1 │ │ │ │ - lsls r4, r3, #5 │ │ │ │ + lsls r4, r4, #5 │ │ │ │ lsls r4, r1, #1 │ │ │ │ - b.n 325d38 >::_M_default_append(unsigned int)@@Base+0xa3174> │ │ │ │ + b.n 325d48 >::_M_default_append(unsigned int)@@Base+0xa3184> │ │ │ │ lsls r6, r1, #1 │ │ │ │ - b.n 3259f0 >::_M_default_append(unsigned int)@@Base+0xa2e2c> │ │ │ │ + b.n 325a00 >::_M_default_append(unsigned int)@@Base+0xa2e3c> │ │ │ │ lsls r6, r1, #1 │ │ │ │ - lsls r6, r4, #4 │ │ │ │ + lsls r6, r5, #4 │ │ │ │ lsls r4, r1, #1 │ │ │ │ - b.n 3259c4 >::_M_default_append(unsigned int)@@Base+0xa2e00> │ │ │ │ + b.n 3259d4 >::_M_default_append(unsigned int)@@Base+0xa2e10> │ │ │ │ lsls r6, r1, #1 │ │ │ │ - lsls r2, r1, #4 │ │ │ │ + lsls r2, r2, #4 │ │ │ │ lsls r4, r1, #1 │ │ │ │ - b.n 32590c >::_M_default_append(unsigned int)@@Base+0xa2d48> │ │ │ │ + b.n 32591c >::_M_default_append(unsigned int)@@Base+0xa2d58> │ │ │ │ lsls r6, r1, #1 │ │ │ │ - lsls r4, r5, #2 │ │ │ │ + lsls r4, r6, #2 │ │ │ │ lsls r4, r1, #1 │ │ │ │ - b.n 3258dc >::_M_default_append(unsigned int)@@Base+0xa2d18> │ │ │ │ + b.n 3258ec >::_M_default_append(unsigned int)@@Base+0xa2d28> │ │ │ │ lsls r6, r1, #1 │ │ │ │ - lsls r0, r2, #2 │ │ │ │ + lsls r0, r3, #2 │ │ │ │ lsls r4, r1, #1 │ │ │ │ - b.n 32586c >::_M_default_append(unsigned int)@@Base+0xa2ca8> │ │ │ │ + b.n 32587c >::_M_default_append(unsigned int)@@Base+0xa2cb8> │ │ │ │ lsls r6, r1, #1 │ │ │ │ - lsls r4, r2, #1 │ │ │ │ + lsls r4, r3, #1 │ │ │ │ lsls r4, r1, #1 │ │ │ │ - b.n 325af4 >::_M_default_append(unsigned int)@@Base+0xa2f30> │ │ │ │ + b.n 325b04 >::_M_default_append(unsigned int)@@Base+0xa2f40> │ │ │ │ lsls r6, r1, #1 │ │ │ │ - b.n 3267c4 >::_M_default_append(unsigned int)@@Base+0xa3c00> │ │ │ │ + b.n 3267d4 >::_M_default_append(unsigned int)@@Base+0xa3c10> │ │ │ │ lsls r6, r1, #1 │ │ │ │ - vmla.i q8, q5, d11[0] │ │ │ │ - b.n 326714 >::_M_default_append(unsigned int)@@Base+0xa3b50> │ │ │ │ + movs r2, r0 │ │ │ │ + lsls r4, r1, #1 │ │ │ │ + b.n 326724 >::_M_default_append(unsigned int)@@Base+0xa3b60> │ │ │ │ lsls r6, r1, #1 │ │ │ │ - vmla.i16 q0, q7, d3[1] │ │ │ │ - b.n 3259d4 >::_M_default_append(unsigned int)@@Base+0xa2e10> │ │ │ │ + vmla.i32 q0, q3, d11[0] │ │ │ │ + b.n 3259e4 >::_M_default_append(unsigned int)@@Base+0xa2e20> │ │ │ │ lsls r6, r1, #1 │ │ │ │ - b.n 326660 >::_M_default_append(unsigned int)@@Base+0xa3a9c> │ │ │ │ + b.n 326670 >::_M_default_append(unsigned int)@@Base+0xa3aac> │ │ │ │ lsls r6, r1, #1 │ │ │ │ - vhadd.u q0, q7, │ │ │ │ - b.n 326628 >::_M_default_append(unsigned int)@@Base+0xa3a64> │ │ │ │ + vhadd.u8 q8, q3, │ │ │ │ + b.n 326638 >::_M_default_append(unsigned int)@@Base+0xa3a74> │ │ │ │ lsls r6, r1, #1 │ │ │ │ - vhadd.u16 q0, q7, │ │ │ │ - b.n 3265fc >::_M_default_append(unsigned int)@@Base+0xa3a38> │ │ │ │ + vhadd.u32 q0, q3, │ │ │ │ + b.n 32660c >::_M_default_append(unsigned int)@@Base+0xa3a48> │ │ │ │ lsls r6, r1, #1 │ │ │ │ - vhadd.u8 q0, q1, │ │ │ │ + vhadd.u8 q0, q5, │ │ │ │ ldr r0, [pc, #132] @ (3260e8 >::_M_default_append(unsigned int)@@Base+0xa3524>) │ │ │ │ mov.w r1, #736 @ 0x2e0 │ │ │ │ add r0, pc │ │ │ │ adds r0, #12 │ │ │ │ bl 17c90 │ │ │ │ ldr r0, [pc, #124] @ (3260ec >::_M_default_append(unsigned int)@@Base+0xa3528>) │ │ │ │ mov.w r1, #4294967295 @ 0xffffffff │ │ │ │ @@ -896451,23 +896453,23 @@ │ │ │ │ adds r0, #12 │ │ │ │ bl 17c90 │ │ │ │ ldr r0, [pc, #32] @ (3260fc >::_M_default_append(unsigned int)@@Base+0xa3538>) │ │ │ │ mov r1, r4 │ │ │ │ add r0, pc │ │ │ │ bl 17e10 │ │ │ │ b.w 32540e >::_M_default_append(unsigned int)@@Base+0xa284a> │ │ │ │ - b.n 326388 >::_M_default_append(unsigned int)@@Base+0xa37c4> │ │ │ │ + b.n 326398 >::_M_default_append(unsigned int)@@Base+0xa37d4> │ │ │ │ lsls r6, r1, #1 │ │ │ │ - stc2 0, cr0, [r0, #300] @ 0x12c │ │ │ │ - b.n 3262f0 >::_M_default_append(unsigned int)@@Base+0xa372c> │ │ │ │ + stc2 0, cr0, [r8, #300] @ 0x12c │ │ │ │ + b.n 326300 >::_M_default_append(unsigned int)@@Base+0xa373c> │ │ │ │ lsls r6, r1, #1 │ │ │ │ - ldc2 0, cr0, [r0, #-300]! @ 0xfffffed4 │ │ │ │ - b.n 3262c0 >::_M_default_append(unsigned int)@@Base+0xa36fc> │ │ │ │ + ldc2 0, cr0, [r8, #-300]! @ 0xfffffed4 │ │ │ │ + b.n 3262d0 >::_M_default_append(unsigned int)@@Base+0xa370c> │ │ │ │ lsls r6, r1, #1 │ │ │ │ - ldc2 0, cr0, [r6, #-300] @ 0xfffffed4 │ │ │ │ + ldc2 0, cr0, [lr, #-300] @ 0xfffffed4 │ │ │ │ push {r4, lr} │ │ │ │ mov.w ip, #4096 @ 0x1000 │ │ │ │ sub.w ip, sp, ip │ │ │ │ str.w r0, [ip, #4072] @ 0xfe8 │ │ │ │ ldr r2, [pc, #84] @ (326164 >::_M_default_append(unsigned int)@@Base+0xa35a0>) │ │ │ │ sub sp, #16 │ │ │ │ ldr r3, [pc, #84] @ (326168 >::_M_default_append(unsigned int)@@Base+0xa35a4>) │ │ │ │ @@ -896503,15 +896505,15 @@ │ │ │ │ pop {r4, pc} │ │ │ │ blx 1172c <__stack_chk_fail@plt> │ │ │ │ nop │ │ │ │ ldrh r6, [r6, #6] │ │ │ │ lsls r7, r2, #1 │ │ │ │ asrs r0, r7, #6 │ │ │ │ movs r0, r0 │ │ │ │ - b.n 326568 >::_M_default_append(unsigned int)@@Base+0xa39a4> │ │ │ │ + b.n 326578 >::_M_default_append(unsigned int)@@Base+0xa39b4> │ │ │ │ lsls r6, r1, #1 │ │ │ │ ldrh r4, [r0, #6] │ │ │ │ lsls r7, r2, #1 │ │ │ │ stmdb sp!, {r4, r5, r6, r7, r8, r9, sl, fp, lr} │ │ │ │ mov.w ip, #4096 @ 0x1000 │ │ │ │ vpush {d8-d9} │ │ │ │ sub.w ip, sp, ip │ │ │ │ @@ -896832,46 +896834,46 @@ │ │ │ │ bl 4fc7e0 │ │ │ │ b.n 326210 >::_M_default_append(unsigned int)@@Base+0xa364c> │ │ │ │ ... │ │ │ │ ldrh r0, [r7, #2] │ │ │ │ lsls r7, r2, #1 │ │ │ │ asrs r0, r7, #6 │ │ │ │ movs r0, r0 │ │ │ │ - movs r2, #96 @ 0x60 │ │ │ │ + movs r2, #104 @ 0x68 │ │ │ │ lsls r4, r1, #1 │ │ │ │ - b.n 3267a8 >::_M_default_append(unsigned int)@@Base+0xa3be4> │ │ │ │ + b.n 3267b8 >::_M_default_append(unsigned int)@@Base+0xa3bf4> │ │ │ │ lsls r6, r1, #1 │ │ │ │ - svc 130 @ 0x82 │ │ │ │ + svc 138 @ 0x8a │ │ │ │ lsls r6, r1, #1 │ │ │ │ - @ instruction: 0xfbb6004b │ │ │ │ - b.n 326640 >::_M_default_append(unsigned int)@@Base+0xa3a7c> │ │ │ │ + @ instruction: 0xfbbe004b │ │ │ │ + b.n 326650 >::_M_default_append(unsigned int)@@Base+0xa3a8c> │ │ │ │ lsls r6, r1, #1 │ │ │ │ strh r6, [r4, #58] @ 0x3a │ │ │ │ lsls r7, r2, #1 │ │ │ │ - b.n 326750 >::_M_default_append(unsigned int)@@Base+0xa3b8c> │ │ │ │ - lsls r6, r1, #1 │ │ │ │ b.n 326760 >::_M_default_append(unsigned int)@@Base+0xa3b9c> │ │ │ │ lsls r6, r1, #1 │ │ │ │ - udf #198 @ 0xc6 │ │ │ │ + b.n 326770 >::_M_default_append(unsigned int)@@Base+0xa3bac> │ │ │ │ lsls r6, r1, #1 │ │ │ │ - @ instruction: 0xfafa004b │ │ │ │ - udf #124 @ 0x7c │ │ │ │ + udf #206 @ 0xce │ │ │ │ lsls r6, r1, #1 │ │ │ │ - @ instruction: 0xfab0004b │ │ │ │ - udf #98 @ 0x62 │ │ │ │ + @ instruction: 0xfb02004b │ │ │ │ + udf #132 @ 0x84 │ │ │ │ lsls r6, r1, #1 │ │ │ │ - @ instruction: 0xfa96004b │ │ │ │ - udf #62 @ 0x3e │ │ │ │ + @ instruction: 0xfab8004b │ │ │ │ + udf #106 @ 0x6a │ │ │ │ lsls r6, r1, #1 │ │ │ │ - @ instruction: 0xfa72004b │ │ │ │ - b.n 326644 >::_M_default_append(unsigned int)@@Base+0xa3a80> │ │ │ │ + @ instruction: 0xfa9e004b │ │ │ │ + udf #70 @ 0x46 │ │ │ │ lsls r6, r1, #1 │ │ │ │ - b.n 326650 >::_M_default_append(unsigned int)@@Base+0xa3a8c> │ │ │ │ + @ instruction: 0xfa7a004b │ │ │ │ + b.n 326654 >::_M_default_append(unsigned int)@@Base+0xa3a90> │ │ │ │ lsls r6, r1, #1 │ │ │ │ - svc 106 @ 0x6a │ │ │ │ + b.n 326660 >::_M_default_append(unsigned int)@@Base+0xa3a9c> │ │ │ │ + lsls r6, r1, #1 │ │ │ │ + svc 114 @ 0x72 │ │ │ │ lsls r6, r1, #1 │ │ │ │ ldr.w r0, [pc, #2704] @ 326fa8 >::_M_default_append(unsigned int)@@Base+0xa43e4> │ │ │ │ movw r1, #945 @ 0x3b1 │ │ │ │ add r0, pc │ │ │ │ adds r0, #12 │ │ │ │ bl 17c90 │ │ │ │ ldr.w r0, [pc, #2692] @ 326fac >::_M_default_append(unsigned int)@@Base+0xa43e8> │ │ │ │ @@ -897859,179 +897861,179 @@ │ │ │ │ ldr r0, [pc, #404] @ (327124 >::_M_default_append(unsigned int)@@Base+0xa4560>) │ │ │ │ add r0, pc │ │ │ │ bl 17e10 │ │ │ │ b.w 32624e >::_M_default_append(unsigned int)@@Base+0xa368a> │ │ │ │ nop │ │ │ │ nop.w │ │ │ │ ... │ │ │ │ - bgt.n 326edc >::_M_default_append(unsigned int)@@Base+0xa4318> │ │ │ │ + bgt.n 326eec >::_M_default_append(unsigned int)@@Base+0xa4328> │ │ │ │ lsls r6, r1, #1 │ │ │ │ - str.w r0, [sl, #75] @ 0x4b │ │ │ │ - bgt.n 326fc0 >::_M_default_append(unsigned int)@@Base+0xa43fc> │ │ │ │ + ldr.w r0, [r2, #75] @ 0x4b │ │ │ │ + bgt.n 326fd0 >::_M_default_append(unsigned int)@@Base+0xa440c> │ │ │ │ lsls r6, r1, #1 │ │ │ │ - b.n 32722c >::_M_default_append(unsigned int)@@Base+0xa4668> │ │ │ │ + b.n 32723c >::_M_default_append(unsigned int)@@Base+0xa4678> │ │ │ │ lsls r6, r1, #1 │ │ │ │ - udf #184 @ 0xb8 │ │ │ │ + udf #192 @ 0xc0 │ │ │ │ lsls r6, r1, #1 │ │ │ │ - bgt.n 327040 >::_M_default_append(unsigned int)@@Base+0xa447c> │ │ │ │ + bgt.n 327050 >::_M_default_append(unsigned int)@@Base+0xa448c> │ │ │ │ lsls r6, r1, #1 │ │ │ │ - udf #120 @ 0x78 │ │ │ │ + udf #128 @ 0x80 │ │ │ │ lsls r6, r1, #1 │ │ │ │ - udf #112 @ 0x70 │ │ │ │ + udf #120 @ 0x78 │ │ │ │ lsls r6, r1, #1 │ │ │ │ - blt.n 326fbc >::_M_default_append(unsigned int)@@Base+0xa43f8> │ │ │ │ + bgt.n 326fcc >::_M_default_append(unsigned int)@@Base+0xa4408> │ │ │ │ lsls r6, r1, #1 │ │ │ │ - blt.n 327040 >::_M_default_append(unsigned int)@@Base+0xa447c> │ │ │ │ + blt.n 327050 >::_M_default_append(unsigned int)@@Base+0xa448c> │ │ │ │ lsls r6, r1, #1 │ │ │ │ - @ instruction: 0xf76a004b │ │ │ │ - blt.n 327010 >::_M_default_append(unsigned int)@@Base+0xa444c> │ │ │ │ + @ instruction: 0xf772004b │ │ │ │ + blt.n 327020 >::_M_default_append(unsigned int)@@Base+0xa445c> │ │ │ │ lsls r6, r1, #1 │ │ │ │ - @ instruction: 0xf74e004b │ │ │ │ - ble.n 326fb4 >::_M_default_append(unsigned int)@@Base+0xa43f0> │ │ │ │ + @ instruction: 0xf756004b │ │ │ │ + ble.n 326fc4 >::_M_default_append(unsigned int)@@Base+0xa4400> │ │ │ │ lsls r6, r1, #1 │ │ │ │ - udf #30 │ │ │ │ + udf #38 @ 0x26 │ │ │ │ lsls r6, r1, #1 │ │ │ │ - udf #52 @ 0x34 │ │ │ │ + udf #60 @ 0x3c │ │ │ │ lsls r6, r1, #1 │ │ │ │ - bge.n 326f1c >::_M_default_append(unsigned int)@@Base+0xa4358> │ │ │ │ + bge.n 326f2c >::_M_default_append(unsigned int)@@Base+0xa4368> │ │ │ │ lsls r6, r1, #1 │ │ │ │ - movt r0, #43083 @ 0xa84b │ │ │ │ - bge.n 3270ec >::_M_default_append(unsigned int)@@Base+0xa4528> │ │ │ │ + @ instruction: 0xf6d2004b │ │ │ │ + bge.n 326efc >::_M_default_append(unsigned int)@@Base+0xa4338> │ │ │ │ lsls r6, r1, #1 │ │ │ │ - subw r0, lr, #2123 @ 0x84b │ │ │ │ - ble.n 327050 >::_M_default_append(unsigned int)@@Base+0xa448c> │ │ │ │ + @ instruction: 0xf6b6004b │ │ │ │ + ble.n 327060 >::_M_default_append(unsigned int)@@Base+0xa449c> │ │ │ │ lsls r6, r1, #1 │ │ │ │ - ble.n 327044 >::_M_default_append(unsigned int)@@Base+0xa4480> │ │ │ │ + ble.n 327054 >::_M_default_append(unsigned int)@@Base+0xa4490> │ │ │ │ lsls r6, r1, #1 │ │ │ │ - ble.n 327040 >::_M_default_append(unsigned int)@@Base+0xa447c> │ │ │ │ + ble.n 327050 >::_M_default_append(unsigned int)@@Base+0xa448c> │ │ │ │ lsls r6, r1, #1 │ │ │ │ - bge.n 326f5c >::_M_default_append(unsigned int)@@Base+0xa4398> │ │ │ │ + bge.n 326f6c >::_M_default_append(unsigned int)@@Base+0xa43a8> │ │ │ │ lsls r6, r1, #1 │ │ │ │ - ble.n 327018 >::_M_default_append(unsigned int)@@Base+0xa4454> │ │ │ │ + ble.n 327028 >::_M_default_append(unsigned int)@@Base+0xa4464> │ │ │ │ lsls r6, r1, #1 │ │ │ │ - bls.n 327008 >::_M_default_append(unsigned int)@@Base+0xa4444> │ │ │ │ + bge.n 327018 >::_M_default_append(unsigned int)@@Base+0xa4454> │ │ │ │ lsls r6, r1, #1 │ │ │ │ - bgt.n 326ffc >::_M_default_append(unsigned int)@@Base+0xa4438> │ │ │ │ + bgt.n 32700c >::_M_default_append(unsigned int)@@Base+0xa4448> │ │ │ │ lsls r6, r1, #1 │ │ │ │ - bls.n 326f58 >::_M_default_append(unsigned int)@@Base+0xa4394> │ │ │ │ + bls.n 326f68 >::_M_default_append(unsigned int)@@Base+0xa43a4> │ │ │ │ lsls r6, r1, #1 │ │ │ │ - bgt.n 327088 >::_M_default_append(unsigned int)@@Base+0xa44c4> │ │ │ │ + bgt.n 327098 >::_M_default_append(unsigned int)@@Base+0xa44d4> │ │ │ │ lsls r6, r1, #1 │ │ │ │ - bls.n 32710c >::_M_default_append(unsigned int)@@Base+0xa4548> │ │ │ │ + bls.n 32711c >::_M_default_append(unsigned int)@@Base+0xa4558> │ │ │ │ lsls r6, r1, #1 │ │ │ │ - sub.w r0, r8, #13303808 @ 0xcb0000 │ │ │ │ - bls.n 3270c4 >::_M_default_append(unsigned int)@@Base+0xa4500> │ │ │ │ + subs.w r0, r0, #13303808 @ 0xcb0000 │ │ │ │ + bls.n 3270d4 >::_M_default_append(unsigned int)@@Base+0xa4510> │ │ │ │ lsls r6, r1, #1 │ │ │ │ - sbcs.w r0, ip, #13303808 @ 0xcb0000 │ │ │ │ - bhi.n 327018 >::_M_default_append(unsigned int)@@Base+0xa4454> │ │ │ │ + @ instruction: 0xf584004b │ │ │ │ + bhi.n 327028 >::_M_default_append(unsigned int)@@Base+0xa4464> │ │ │ │ lsls r6, r1, #1 │ │ │ │ - ble.n 326f80 >::_M_default_append(unsigned int)@@Base+0xa43bc> │ │ │ │ + ble.n 326f90 >::_M_default_append(unsigned int)@@Base+0xa43cc> │ │ │ │ lsls r6, r1, #1 │ │ │ │ - bge.n 327078 >::_M_default_append(unsigned int)@@Base+0xa44b4> │ │ │ │ + bge.n 327088 >::_M_default_append(unsigned int)@@Base+0xa44c4> │ │ │ │ lsls r6, r1, #1 │ │ │ │ - bhi.n 327080 >::_M_default_append(unsigned int)@@Base+0xa44bc> │ │ │ │ + bhi.n 327090 >::_M_default_append(unsigned int)@@Base+0xa44cc> │ │ │ │ lsls r6, r1, #1 │ │ │ │ - orrs.w r0, r4, #13303808 @ 0xcb0000 │ │ │ │ - bhi.n 327050 >::_M_default_append(unsigned int)@@Base+0xa448c> │ │ │ │ + orrs.w r0, ip, #13303808 @ 0xcb0000 │ │ │ │ + bhi.n 327060 >::_M_default_append(unsigned int)@@Base+0xa449c> │ │ │ │ lsls r6, r1, #1 │ │ │ │ - bics.w r0, r8, #13303808 @ 0xcb0000 │ │ │ │ - bvc.n 327130 >::_M_default_append(unsigned int)@@Base+0xa456c> │ │ │ │ + orr.w r0, r0, #13303808 @ 0xcb0000 │ │ │ │ + bvc.n 327140 >::_M_default_append(unsigned int)@@Base+0xa457c> │ │ │ │ lsls r6, r1, #1 │ │ │ │ - usat r0, #11, r4, asr #1 │ │ │ │ - bvc.n 327100 >::_M_default_append(unsigned int)@@Base+0xa453c> │ │ │ │ + usat r0, #11, ip, asr #1 │ │ │ │ + bvc.n 327110 >::_M_default_append(unsigned int)@@Base+0xa454c> │ │ │ │ lsls r6, r1, #1 │ │ │ │ - usat r0, #11, r8, lsl #1 │ │ │ │ - bvc.n 3270b0 >::_M_default_append(unsigned int)@@Base+0xa44ec> │ │ │ │ + @ instruction: 0xf390004b │ │ │ │ + bvc.n 3270c0 >::_M_default_append(unsigned int)@@Base+0xa44fc> │ │ │ │ lsls r6, r1, #1 │ │ │ │ - @ instruction: 0xf35a004b │ │ │ │ - bvc.n 32706c >::_M_default_append(unsigned int)@@Base+0xa44a8> │ │ │ │ + bfi r0, r2, #1, #11 │ │ │ │ + bvc.n 32707c >::_M_default_append(unsigned int)@@Base+0xa44b8> │ │ │ │ lsls r6, r1, #1 │ │ │ │ - cbnz r6, 3270c0 >::_M_default_append(unsigned int)@@Base+0xa44fc> │ │ │ │ + cbnz r6, 3270c2 >::_M_default_append(unsigned int)@@Base+0xa44fe> │ │ │ │ lsls r5, r1, #1 │ │ │ │ - bge.n 327128 >::_M_default_append(unsigned int)@@Base+0xa4564> │ │ │ │ + bge.n 327138 >::_M_default_append(unsigned int)@@Base+0xa4574> │ │ │ │ lsls r6, r1, #1 │ │ │ │ - bvs.n 326fbc >::_M_default_append(unsigned int)@@Base+0xa43f8> │ │ │ │ + bvs.n 326fcc >::_M_default_append(unsigned int)@@Base+0xa4408> │ │ │ │ lsls r6, r1, #1 │ │ │ │ - @ instruction: 0xf2d8004b │ │ │ │ - bvs.n 327168 >::_M_default_append(unsigned int)@@Base+0xa45a4> │ │ │ │ + @ instruction: 0xf2e0004b │ │ │ │ + bvs.n 326f78 >::_M_default_append(unsigned int)@@Base+0xa43b4> │ │ │ │ lsls r6, r1, #1 │ │ │ │ - subw r0, sl, #75 @ 0x4b │ │ │ │ - bvs.n 3270cc >::_M_default_append(unsigned int)@@Base+0xa4508> │ │ │ │ + @ instruction: 0xf2b2004b │ │ │ │ + bvs.n 3270dc >::_M_default_append(unsigned int)@@Base+0xa4518> │ │ │ │ lsls r6, r1, #1 │ │ │ │ - @ instruction: 0xf258004b │ │ │ │ - bpl.n 327074 >::_M_default_append(unsigned int)@@Base+0xa44b0> │ │ │ │ + @ instruction: 0xf260004b │ │ │ │ + bpl.n 327084 >::_M_default_append(unsigned int)@@Base+0xa44c0> │ │ │ │ lsls r6, r1, #1 │ │ │ │ - bge.n 32717c >::_M_default_append(unsigned int)@@Base+0xa45b8> │ │ │ │ + bge.n 326f8c >::_M_default_append(unsigned int)@@Base+0xa43c8> │ │ │ │ lsls r6, r1, #1 │ │ │ │ - bpl.n 327034 >::_M_default_append(unsigned int)@@Base+0xa4470> │ │ │ │ + bpl.n 327044 >::_M_default_append(unsigned int)@@Base+0xa4480> │ │ │ │ lsls r6, r1, #1 │ │ │ │ - addw r0, r4, #75 @ 0x4b │ │ │ │ - bpl.n 326fa8 >::_M_default_append(unsigned int)@@Base+0xa43e4> │ │ │ │ + addw r0, ip, #75 @ 0x4b │ │ │ │ + bpl.n 326fb8 >::_M_default_append(unsigned int)@@Base+0xa43f4> │ │ │ │ lsls r6, r1, #1 │ │ │ │ - subs.w r0, sl, #75 @ 0x4b │ │ │ │ - bpl.n 327170 >::_M_default_append(unsigned int)@@Base+0xa45ac> │ │ │ │ + rsb r0, r2, #75 @ 0x4b │ │ │ │ + bpl.n 327180 >::_M_default_append(unsigned int)@@Base+0xa45bc> │ │ │ │ lsls r6, r1, #1 │ │ │ │ - @ instruction: 0xf19a004b │ │ │ │ - bpl.n 32711c >::_M_default_append(unsigned int)@@Base+0xa4558> │ │ │ │ + sub.w r0, r2, #75 @ 0x4b │ │ │ │ + bpl.n 32712c >::_M_default_append(unsigned int)@@Base+0xa4568> │ │ │ │ lsls r6, r1, #1 │ │ │ │ - sbc.w r0, ip, #75 @ 0x4b │ │ │ │ - bpl.n 3270c4 >::_M_default_append(unsigned int)@@Base+0xa4500> │ │ │ │ + sbcs.w r0, r4, #75 @ 0x4b │ │ │ │ + bpl.n 3270d4 >::_M_default_append(unsigned int)@@Base+0xa4510> │ │ │ │ lsls r6, r1, #1 │ │ │ │ - @ instruction: 0xf13e004b │ │ │ │ - bmi.n 327094 >::_M_default_append(unsigned int)@@Base+0xa44d0> │ │ │ │ + adc.w r0, r6, #75 @ 0x4b │ │ │ │ + bmi.n 3270a4 >::_M_default_append(unsigned int)@@Base+0xa44e0> │ │ │ │ lsls r6, r1, #1 │ │ │ │ - bls.n 327064 >::_M_default_append(unsigned int)@@Base+0xa44a0> │ │ │ │ + bls.n 327074 >::_M_default_append(unsigned int)@@Base+0xa44b0> │ │ │ │ lsls r6, r1, #1 │ │ │ │ - bhi.n 327030 >::_M_default_append(unsigned int)@@Base+0xa446c> │ │ │ │ + bhi.n 327040 >::_M_default_append(unsigned int)@@Base+0xa447c> │ │ │ │ lsls r6, r1, #1 │ │ │ │ - bhi.n 326ff0 >::_M_default_append(unsigned int)@@Base+0xa442c> │ │ │ │ + bhi.n 327000 >::_M_default_append(unsigned int)@@Base+0xa443c> │ │ │ │ lsls r6, r1, #1 │ │ │ │ - bmi.n 327184 >::_M_default_append(unsigned int)@@Base+0xa45c0> │ │ │ │ + bmi.n 327194 >::_M_default_append(unsigned int)@@Base+0xa45d0> │ │ │ │ lsls r6, r1, #1 │ │ │ │ - eors.w r0, r2, #75 @ 0x4b │ │ │ │ - strb r4, [r3, #16] │ │ │ │ + eors.w r0, sl, #75 @ 0x4b │ │ │ │ + strb r4, [r4, #16] │ │ │ │ lsls r7, r1, #1 │ │ │ │ - str r0, [sp, #664] @ 0x298 │ │ │ │ + str r0, [sp, #696] @ 0x2b8 │ │ │ │ lsls r1, r2, #1 │ │ │ │ - bmi.n 3270fc >::_M_default_append(unsigned int)@@Base+0xa4538> │ │ │ │ + bmi.n 32710c >::_M_default_append(unsigned int)@@Base+0xa4548> │ │ │ │ lsls r6, r1, #1 │ │ │ │ - orr.w r0, r6, #75 @ 0x4b │ │ │ │ - bcc.n 3270c8 >::_M_default_append(unsigned int)@@Base+0xa4504> │ │ │ │ + orr.w r0, lr, #75 @ 0x4b │ │ │ │ + bcc.n 3270d8 >::_M_default_append(unsigned int)@@Base+0xa4514> │ │ │ │ lsls r6, r1, #1 │ │ │ │ - bmi.n 3271e0 >::_M_default_append(unsigned int)@@Base+0xa461c> │ │ │ │ + bmi.n 326ff0 >::_M_default_append(unsigned int)@@Base+0xa442c> │ │ │ │ lsls r6, r1, #1 │ │ │ │ - bvc.n 327130 >::_M_default_append(unsigned int)@@Base+0xa456c> │ │ │ │ + bvc.n 327140 >::_M_default_append(unsigned int)@@Base+0xa457c> │ │ │ │ lsls r6, r1, #1 │ │ │ │ - bcc.n 327044 >::_M_default_append(unsigned int)@@Base+0xa4480> │ │ │ │ + bcc.n 327054 >::_M_default_append(unsigned int)@@Base+0xa4490> │ │ │ │ lsls r6, r1, #1 │ │ │ │ - vmla.i32 d16, d0, d11[0] │ │ │ │ - bcc.n 327014 >::_M_default_append(unsigned int)@@Base+0xa4450> │ │ │ │ + vmla.i32 d16, d8, d11[0] │ │ │ │ + bcc.n 327024 >::_M_default_append(unsigned int)@@Base+0xa4460> │ │ │ │ lsls r6, r1, #1 │ │ │ │ - vmla.i d16, d4, d3[2] │ │ │ │ - bvs.n 3270f4 >::_M_default_append(unsigned int)@@Base+0xa4530> │ │ │ │ + vmla.i d16, d12, d3[2] │ │ │ │ + bvc.n 327104 >::_M_default_append(unsigned int)@@Base+0xa4540> │ │ │ │ lsls r6, r1, #1 │ │ │ │ - bcc.n 32717c >::_M_default_append(unsigned int)@@Base+0xa45b8> │ │ │ │ + bcc.n 32718c >::_M_default_append(unsigned int)@@Base+0xa45c8> │ │ │ │ lsls r6, r1, #1 │ │ │ │ - vhadd.s q8, q1, │ │ │ │ - bvc.n 3271c4 >::_M_default_append(unsigned int)@@Base+0xa4600> │ │ │ │ + vhadd.s q8, q5, │ │ │ │ + bvc.n 3271d4 >::_M_default_append(unsigned int)@@Base+0xa4610> │ │ │ │ lsls r6, r1, #1 │ │ │ │ - bvc.n 327190 >::_M_default_append(unsigned int)@@Base+0xa45cc> │ │ │ │ + bvc.n 3271a0 >::_M_default_append(unsigned int)@@Base+0xa45dc> │ │ │ │ lsls r6, r1, #1 │ │ │ │ - bvs.n 327020 >::_M_default_append(unsigned int)@@Base+0xa445c> │ │ │ │ + bvs.n 327030 >::_M_default_append(unsigned int)@@Base+0xa446c> │ │ │ │ lsls r6, r1, #1 │ │ │ │ - bvs.n 327018 >::_M_default_append(unsigned int)@@Base+0xa4454> │ │ │ │ + bvs.n 327028 >::_M_default_append(unsigned int)@@Base+0xa4464> │ │ │ │ lsls r6, r1, #1 │ │ │ │ - bcs.n 327210 >::_M_default_append(unsigned int)@@Base+0xa464c> │ │ │ │ + bcs.n 327020 >::_M_default_append(unsigned int)@@Base+0xa445c> │ │ │ │ lsls r6, r1, #1 │ │ │ │ - cdp 0, 10, cr0, cr14, cr11, {2} │ │ │ │ - bvs.n 327028 >::_M_default_append(unsigned int)@@Base+0xa4464> │ │ │ │ + cdp 0, 11, cr0, cr6, cr11, {2} │ │ │ │ + bvs.n 327038 >::_M_default_append(unsigned int)@@Base+0xa4474> │ │ │ │ lsls r6, r1, #1 │ │ │ │ - bcs.n 327180 >::_M_default_append(unsigned int)@@Base+0xa45bc> │ │ │ │ + bcs.n 327190 >::_M_default_append(unsigned int)@@Base+0xa45cc> │ │ │ │ lsls r6, r1, #1 │ │ │ │ - bvc.n 3271c8 >::_M_default_append(unsigned int)@@Base+0xa4604> │ │ │ │ + bvc.n 3271d8 >::_M_default_append(unsigned int)@@Base+0xa4614> │ │ │ │ lsls r6, r1, #1 │ │ │ │ push {r4, r5, r6, lr} │ │ │ │ mov.w ip, #4096 @ 0x1000 │ │ │ │ sub.w ip, sp, ip │ │ │ │ str.w r0, [ip, #4056] @ 0xfd8 │ │ │ │ ldr r2, [pc, #400] @ (3272c8 >::_M_default_append(unsigned int)@@Base+0xa4704>) │ │ │ │ sub sp, #24 │ │ │ │ @@ -898194,54 +898196,54 @@ │ │ │ │ bl 17e10 │ │ │ │ b.n 3271b2 >::_M_default_append(unsigned int)@@Base+0xa45ee> │ │ │ │ blx 1172c <__stack_chk_fail@plt> │ │ │ │ ldrb r6, [r1, #3] │ │ │ │ lsls r7, r2, #1 │ │ │ │ asrs r0, r7, #6 │ │ │ │ movs r0, r0 │ │ │ │ - bne.n 327290 >::_M_default_append(unsigned int)@@Base+0xa46cc> │ │ │ │ + bne.n 3272a0 >::_M_default_append(unsigned int)@@Base+0xa46dc> │ │ │ │ lsls r6, r1, #1 │ │ │ │ - b.n 327304 >::_M_default_append(unsigned int)@@Base+0xa4740> │ │ │ │ + b.n 327314 >::_M_default_append(unsigned int)@@Base+0xa4750> │ │ │ │ lsls r7, r1, #1 │ │ │ │ - bpl.n 32720c >::_M_default_append(unsigned int)@@Base+0xa4648> │ │ │ │ + bpl.n 32721c >::_M_default_append(unsigned int)@@Base+0xa4658> │ │ │ │ lsls r6, r1, #1 │ │ │ │ - bpl.n 327274 >::_M_default_append(unsigned int)@@Base+0xa46b0> │ │ │ │ + bpl.n 327284 >::_M_default_append(unsigned int)@@Base+0xa46c0> │ │ │ │ lsls r6, r1, #1 │ │ │ │ lsls r3, r4, #6 │ │ │ │ movs r0, r0 │ │ │ │ - beq.n 327310 >::_M_default_append(unsigned int)@@Base+0xa474c> │ │ │ │ + beq.n 327320 >::_M_default_append(unsigned int)@@Base+0xa475c> │ │ │ │ lsls r6, r1, #1 │ │ │ │ - mcrr 0, 4, r0, r8, cr11 │ │ │ │ + mrrc 0, 4, r0, r0, cr11 @ │ │ │ │ ldrb r6, [r2, #1] │ │ │ │ lsls r7, r2, #1 │ │ │ │ - ldmia r7, {r1, r5, r6, r7} │ │ │ │ + ldmia r7, {r1, r3, r5, r6, r7} │ │ │ │ lsls r6, r1, #1 │ │ │ │ - ldc 0, cr0, [r6], {75} @ 0x4b │ │ │ │ + ldc 0, cr0, [lr], {75} @ 0x4b │ │ │ │ vrecps.f16 , , │ │ │ │ vrsqrts.f16 , , │ │ │ │ - ldmia r7, {r2, r5, r7} │ │ │ │ + ldmia r7, {r2, r3, r5, r7} │ │ │ │ lsls r6, r1, #1 │ │ │ │ - rsbs r0, r8, fp, lsl #1 │ │ │ │ - ldmia r7, {r1, r3, r7} │ │ │ │ + @ instruction: 0xebe0004b │ │ │ │ + ldmia r7, {r1, r4, r7} │ │ │ │ lsls r6, r1, #1 │ │ │ │ - subs.w r0, lr, fp, lsl #1 │ │ │ │ + rsb r0, r6, fp, lsl #1 │ │ │ │ bge.n 3272ae >::_M_default_append(unsigned int)@@Base+0xa46ea> │ │ │ │ - vmls.i , , d26[0] │ │ │ │ + vsri.64 , q9, #1 │ │ │ │ lsls r6, r1, #1 │ │ │ │ - bpl.n 32738c >::_M_default_append(unsigned int)@@Base+0xa47c8> │ │ │ │ + bpl.n 32739c >::_M_default_append(unsigned int)@@Base+0xa47d8> │ │ │ │ lsls r6, r1, #1 │ │ │ │ - ldmia r7!, {r1, r2, r3, r4, r5} │ │ │ │ + ldmia r7!, {r1, r2, r6} │ │ │ │ lsls r6, r1, #1 │ │ │ │ - sbcs.w r0, r2, fp, lsl #1 │ │ │ │ - ldmia r7!, {r2, r5} │ │ │ │ + sbcs.w r0, sl, fp, lsl #1 │ │ │ │ + ldmia r7!, {r2, r3, r5} │ │ │ │ lsls r6, r1, #1 │ │ │ │ - adcs.w r0, r8, fp, lsl #1 │ │ │ │ - ldmia r7!, {r1, r2} │ │ │ │ + sbc.w r0, r0, fp, lsl #1 │ │ │ │ + ldmia r7!, {r1, r2, r3} │ │ │ │ lsls r6, r1, #1 │ │ │ │ - @ instruction: 0xeb38004b │ │ │ │ + adc.w r0, r0, fp, lsl #1 │ │ │ │ push {lr} │ │ │ │ mov.w ip, #4096 @ 0x1000 │ │ │ │ sub.w ip, sp, ip │ │ │ │ str.w r0, [ip, #4080] @ 0xff0 │ │ │ │ sub sp, #12 │ │ │ │ bl 327128 >::_M_default_append(unsigned int)@@Base+0xa4564> │ │ │ │ mov r3, r0 │ │ │ │ @@ -898261,17 +898263,17 @@ │ │ │ │ add r0, pc │ │ │ │ bl 17e10 │ │ │ │ ldr r3, [sp, #4] │ │ │ │ mov r0, r3 │ │ │ │ add sp, #12 │ │ │ │ pop {pc} │ │ │ │ nop │ │ │ │ - ldmia r6, {r3, r4, r6} │ │ │ │ + ldmia r6, {r5, r6} │ │ │ │ lsls r6, r1, #1 │ │ │ │ - eor.w r0, ip, fp, lsl #1 │ │ │ │ + eors.w r0, r4, fp, lsl #1 │ │ │ │ stmdb sp!, {r4, r5, r6, r7, r8, lr} │ │ │ │ mov.w ip, #4096 @ 0x1000 │ │ │ │ sub.w ip, sp, ip │ │ │ │ str.w r0, [ip, #3040] @ 0xbe0 │ │ │ │ mov r4, r2 │ │ │ │ ldr r2, [pc, #196] @ (327458 >::_M_default_append(unsigned int)@@Base+0xa4894>) │ │ │ │ ldr r3, [pc, #196] @ (32745c >::_M_default_append(unsigned int)@@Base+0xa4898>) │ │ │ │ @@ -898353,19 +898355,19 @@ │ │ │ │ blx 1172c <__stack_chk_fail@plt> │ │ │ │ strb r2, [r6, #25] │ │ │ │ lsls r7, r2, #1 │ │ │ │ asrs r0, r7, #6 │ │ │ │ movs r0, r0 │ │ │ │ strb r6, [r3, #24] │ │ │ │ lsls r7, r2, #1 │ │ │ │ - bcc.n 3273c0 >::_M_default_append(unsigned int)@@Base+0xa47fc> │ │ │ │ + bcc.n 3273d0 >::_M_default_append(unsigned int)@@Base+0xa480c> │ │ │ │ lsls r6, r1, #1 │ │ │ │ - bcc.n 3273fc >::_M_default_append(unsigned int)@@Base+0xa4838> │ │ │ │ + bcc.n 32740c >::_M_default_append(unsigned int)@@Base+0xa4848> │ │ │ │ lsls r6, r1, #1 │ │ │ │ - bcc.n 32741c >::_M_default_append(unsigned int)@@Base+0xa4858> │ │ │ │ + bcc.n 32742c >::_M_default_append(unsigned int)@@Base+0xa4868> │ │ │ │ lsls r6, r1, #1 │ │ │ │ stmdb sp!, {r4, r5, r6, r7, r8, r9, sl, fp, lr} │ │ │ │ mov.w ip, #0 │ │ │ │ mov.w lr, #65536 @ 0x10000 │ │ │ │ sub.w ip, sp, ip │ │ │ │ sub.w lr, ip, lr │ │ │ │ sub.w ip, ip, #4096 @ 0x1000 │ │ │ │ @@ -898904,86 +898906,85 @@ │ │ │ │ adds r7, #1 │ │ │ │ b.n 3279ec >::_M_default_append(unsigned int)@@Base+0xa4e28> │ │ │ │ ... │ │ │ │ strb r6, [r4, #21] │ │ │ │ lsls r7, r2, #1 │ │ │ │ asrs r0, r7, #6 │ │ │ │ movs r0, r0 │ │ │ │ - bcc.n 327b28 >::_M_default_append(unsigned int)@@Base+0xa4f64> │ │ │ │ + bcc.n 327b38 >::_M_default_append(unsigned int)@@Base+0xa4f74> │ │ │ │ lsls r6, r1, #1 │ │ │ │ - bcc.n 327b74 >::_M_default_append(unsigned int)@@Base+0xa4fb0> │ │ │ │ + bcc.n 327b84 >::_M_default_append(unsigned int)@@Base+0xa4fc0> │ │ │ │ lsls r6, r1, #1 │ │ │ │ - bcs.n 3279f0 >::_M_default_append(unsigned int)@@Base+0xa4e2c> │ │ │ │ + bcs.n 327a00 >::_M_default_append(unsigned int)@@Base+0xa4e3c> │ │ │ │ lsls r6, r1, #1 │ │ │ │ - bcs.n 327a08 >::_M_default_append(unsigned int)@@Base+0xa4e44> │ │ │ │ + bcs.n 327a18 >::_M_default_append(unsigned int)@@Base+0xa4e54> │ │ │ │ lsls r6, r1, #1 │ │ │ │ strb r0, [r5, #18] │ │ │ │ lsls r7, r2, #1 │ │ │ │ - ldmia r6, {r1, r2, r4, r6} │ │ │ │ + ldmia r6, {r1, r2, r3, r4, r6} │ │ │ │ lsls r6, r1, #1 │ │ │ │ - bcs.n 327afc >::_M_default_append(unsigned int)@@Base+0xa4f38> │ │ │ │ + bcs.n 327b0c >::_M_default_append(unsigned int)@@Base+0xa4f48> │ │ │ │ lsls r6, r1, #1 │ │ │ │ - @ instruction: 0xe82a004b │ │ │ │ - ldmia r6, {r4, r6} │ │ │ │ + @ instruction: 0xe832004b │ │ │ │ + ldmia r6, {r3, r4, r6} │ │ │ │ lsls r6, r1, #1 │ │ │ │ - bne.n 327aa4 >::_M_default_append(unsigned int)@@Base+0xa4ee0> │ │ │ │ + bcs.n 327ab4 >::_M_default_append(unsigned int)@@Base+0xa4ef0> │ │ │ │ lsls r6, r1, #1 │ │ │ │ - b.n 327aa4 >::_M_default_append(unsigned int)@@Base+0xa4ee0> │ │ │ │ - lsls r3, r1, #1 │ │ │ │ - ldmia r6!, {r1, r3} │ │ │ │ + @ instruction: 0xe800004b │ │ │ │ + ldmia r6!, {r1, r4} │ │ │ │ lsls r6, r1, #1 │ │ │ │ - ldmia r6!, {r5} │ │ │ │ + ldmia r6!, {r3, r5} │ │ │ │ lsls r6, r1, #1 │ │ │ │ - bne.n 327a24 >::_M_default_append(unsigned int)@@Base+0xa4e60> │ │ │ │ + bne.n 327a34 >::_M_default_append(unsigned int)@@Base+0xa4e70> │ │ │ │ lsls r6, r1, #1 │ │ │ │ - b.n 327a24 >::_M_default_append(unsigned int)@@Base+0xa4e60> │ │ │ │ + b.n 327a34 >::_M_default_append(unsigned int)@@Base+0xa4e70> │ │ │ │ lsls r3, r1, #1 │ │ │ │ - bne.n 3279f4 >::_M_default_append(unsigned int)@@Base+0xa4e30> │ │ │ │ + bne.n 327a04 >::_M_default_append(unsigned int)@@Base+0xa4e40> │ │ │ │ lsls r6, r1, #1 │ │ │ │ - b.n 3279f4 >::_M_default_append(unsigned int)@@Base+0xa4e30> │ │ │ │ + b.n 327a04 >::_M_default_append(unsigned int)@@Base+0xa4e40> │ │ │ │ lsls r3, r1, #1 │ │ │ │ - bcs.n 327a44 >::_M_default_append(unsigned int)@@Base+0xa4e80> │ │ │ │ + bcs.n 327a54 >::_M_default_append(unsigned int)@@Base+0xa4e90> │ │ │ │ lsls r6, r1, #1 │ │ │ │ - bcs.n 327a40 >::_M_default_append(unsigned int)@@Base+0xa4e7c> │ │ │ │ + bcs.n 327a50 >::_M_default_append(unsigned int)@@Base+0xa4e8c> │ │ │ │ lsls r6, r1, #1 │ │ │ │ - str r3, [sp, #488] @ 0x1e8 │ │ │ │ + str r3, [sp, #520] @ 0x208 │ │ │ │ lsls r7, r1, #1 │ │ │ │ - beq.n 327b48 >::_M_default_append(unsigned int)@@Base+0xa4f84> │ │ │ │ + beq.n 327b58 >::_M_default_append(unsigned int)@@Base+0xa4f94> │ │ │ │ lsls r6, r1, #1 │ │ │ │ - b.n 32774c >::_M_default_append(unsigned int)@@Base+0xa4b88> │ │ │ │ + b.n 32775c >::_M_default_append(unsigned int)@@Base+0xa4b98> │ │ │ │ lsls r3, r1, #1 │ │ │ │ - beq.n 327b20 >::_M_default_append(unsigned int)@@Base+0xa4f5c> │ │ │ │ + beq.n 327b30 >::_M_default_append(unsigned int)@@Base+0xa4f6c> │ │ │ │ lsls r6, r1, #1 │ │ │ │ - b.n 327724 >::_M_default_append(unsigned int)@@Base+0xa4b60> │ │ │ │ + b.n 327734 >::_M_default_append(unsigned int)@@Base+0xa4b70> │ │ │ │ lsls r3, r1, #1 │ │ │ │ - beq.n 327af0 >::_M_default_append(unsigned int)@@Base+0xa4f2c> │ │ │ │ + beq.n 327b00 >::_M_default_append(unsigned int)@@Base+0xa4f3c> │ │ │ │ lsls r6, r1, #1 │ │ │ │ - beq.n 327b50 >::_M_default_append(unsigned int)@@Base+0xa4f8c> │ │ │ │ + beq.n 327b60 >::_M_default_append(unsigned int)@@Base+0xa4f9c> │ │ │ │ lsls r6, r1, #1 │ │ │ │ - beq.n 327b10 >::_M_default_append(unsigned int)@@Base+0xa4f4c> │ │ │ │ + beq.n 327b20 >::_M_default_append(unsigned int)@@Base+0xa4f5c> │ │ │ │ lsls r6, r1, #1 │ │ │ │ - bne.n 327ba4 >::_M_default_append(unsigned int)@@Base+0xa4fe0> │ │ │ │ + bne.n 327bb4 >::_M_default_append(unsigned int)@@Base+0xa4ff0> │ │ │ │ lsls r6, r1, #1 │ │ │ │ - bne.n 327ab4 >::_M_default_append(unsigned int)@@Base+0xa4ef0> │ │ │ │ + bne.n 327ac4 >::_M_default_append(unsigned int)@@Base+0xa4f00> │ │ │ │ lsls r6, r1, #1 │ │ │ │ - ldmia r6, {r1, r2, r4, r5, r6, r7} │ │ │ │ + ldmia r6, {r1, r2, r3, r4, r5, r6, r7} │ │ │ │ lsls r6, r1, #1 │ │ │ │ - b.n 3274f0 >::_M_default_append(unsigned int)@@Base+0xa492c> │ │ │ │ + b.n 327500 >::_M_default_append(unsigned int)@@Base+0xa493c> │ │ │ │ lsls r3, r1, #1 │ │ │ │ - ldmia r6, {r1, r2, r3, r4, r6, r7} │ │ │ │ + ldmia r6, {r1, r2, r5, r6, r7} │ │ │ │ lsls r6, r1, #1 │ │ │ │ - b.n 3274c4 >::_M_default_append(unsigned int)@@Base+0xa4900> │ │ │ │ + b.n 3274d4 >::_M_default_append(unsigned int)@@Base+0xa4910> │ │ │ │ lsls r3, r1, #1 │ │ │ │ - beq.n 327b78 >::_M_default_append(unsigned int)@@Base+0xa4fb4> │ │ │ │ + beq.n 327b88 >::_M_default_append(unsigned int)@@Base+0xa4fc4> │ │ │ │ lsls r6, r1, #1 │ │ │ │ - beq.n 327a1c >::_M_default_append(unsigned int)@@Base+0xa4e58> │ │ │ │ + beq.n 327a2c >::_M_default_append(unsigned int)@@Base+0xa4e68> │ │ │ │ lsls r6, r1, #1 │ │ │ │ - stmia r0!, {r2, r4, r6} │ │ │ │ + stmia r0!, {r2, r3, r4, r6} │ │ │ │ lsls r3, r1, #1 │ │ │ │ - stmia r4!, {r3, r5, r6, r7} │ │ │ │ + stmia r4!, {r4, r5, r6, r7} │ │ │ │ lsls r3, r1, #1 │ │ │ │ ldr r3, [sp, #84] @ 0x54 │ │ │ │ mov r8, r7 │ │ │ │ ldr r5, [sp, #72] @ 0x48 │ │ │ │ ldrb.w r2, [r4, #-4] │ │ │ │ cmp r2, #0 │ │ │ │ it ne │ │ │ │ @@ -899381,115 +899382,115 @@ │ │ │ │ bl 17c90 │ │ │ │ ldr r0, [pc, #216] @ (328038 >::_M_default_append(unsigned int)@@Base+0xa5474>) │ │ │ │ mov.w r1, #4294967295 @ 0xffffffff │ │ │ │ add r0, pc │ │ │ │ bl 17e10 │ │ │ │ b.w 327556 >::_M_default_append(unsigned int)@@Base+0xa4992> │ │ │ │ nop │ │ │ │ - ldmia r6, {r3, r4, r5, r6} │ │ │ │ + ldmia r6!, {r7} │ │ │ │ lsls r6, r1, #1 │ │ │ │ - ldmia r6!, {r2, r3, r4, r5} │ │ │ │ + ldmia r6, {r2, r6} │ │ │ │ lsls r6, r1, #1 │ │ │ │ - subs r6, r0, r5 │ │ │ │ + subs r6, r1, r5 │ │ │ │ lsls r4, r1, #1 │ │ │ │ - ldmia r4, {r3, r4, r5} │ │ │ │ + ldmia r4!, {r6} │ │ │ │ lsls r6, r1, #1 │ │ │ │ - b.n 3283f4 >::_M_default_append(unsigned int)@@Base+0xa5830> │ │ │ │ + b.n 328404 >::_M_default_append(unsigned int)@@Base+0xa5840> │ │ │ │ lsls r3, r1, #1 │ │ │ │ - ldmia r3, {r1, r2, r3, r4, r5, r6, r7} │ │ │ │ + ldmia r4!, {r1, r2} │ │ │ │ lsls r6, r1, #1 │ │ │ │ - ldmia r4, {r2, r3, r4, r6} │ │ │ │ + ldmia r4!, {r2, r5, r6} │ │ │ │ lsls r6, r1, #1 │ │ │ │ - ldmia r4!, {r1, r3} │ │ │ │ + ldmia r4, {r1, r4} │ │ │ │ lsls r6, r1, #1 │ │ │ │ - ldmia r3!, {r5, r6, r7} │ │ │ │ + ldmia r3, {r3, r5, r6, r7} │ │ │ │ lsls r6, r1, #1 │ │ │ │ - b.n 328358 >::_M_default_append(unsigned int)@@Base+0xa5794> │ │ │ │ + b.n 328368 >::_M_default_append(unsigned int)@@Base+0xa57a4> │ │ │ │ lsls r3, r1, #1 │ │ │ │ - ldmia r4, {r1, r4, r6, r7} │ │ │ │ + ldmia r4, {r1, r3, r4, r6, r7} │ │ │ │ lsls r6, r1, #1 │ │ │ │ - ldmia r3!, {r2, r4, r5, r7} │ │ │ │ + ldmia r3, {r2, r3, r4, r5, r7} │ │ │ │ lsls r6, r1, #1 │ │ │ │ - ldmia r3!, {r6, r7} │ │ │ │ + ldmia r3, {r3, r6, r7} │ │ │ │ lsls r6, r1, #1 │ │ │ │ - ldmia r4!, {r1, r2, r3, r5, r6} │ │ │ │ + ldmia r4, {r1, r2, r4, r5, r6} │ │ │ │ lsls r6, r1, #1 │ │ │ │ - ldmia r3!, {r2, r7} │ │ │ │ + ldmia r3, {r2, r3, r7} │ │ │ │ lsls r6, r1, #1 │ │ │ │ - ldmia r3!, {r4, r7} │ │ │ │ + ldmia r3, {r3, r4, r7} │ │ │ │ lsls r6, r1, #1 │ │ │ │ - ldmia r3!, {r1, r2, r5, r6} │ │ │ │ + ldmia r3, {r1, r2, r3, r5, r6} │ │ │ │ lsls r6, r1, #1 │ │ │ │ - b.n 328284 >::_M_default_append(unsigned int)@@Base+0xa56c0> │ │ │ │ + b.n 328294 >::_M_default_append(unsigned int)@@Base+0xa56d0> │ │ │ │ lsls r3, r1, #1 │ │ │ │ - ldmia r4!, {r1, r2, r5, r7} │ │ │ │ + ldmia r4!, {r1, r2, r3, r5, r7} │ │ │ │ lsls r6, r1, #1 │ │ │ │ - ldmia r4, {r2, r3, r4, r5, r6, r7} │ │ │ │ + ldmia r5!, {r2} │ │ │ │ lsls r6, r1, #1 │ │ │ │ - ldmia r2!, {r3, r5, r6, r7} │ │ │ │ + ldmia r2!, {r4, r5, r6, r7} │ │ │ │ lsls r6, r1, #1 │ │ │ │ - ldmia r2!, {r1, r4, r5, r6, r7} │ │ │ │ + ldmia r2!, {r1, r3, r4, r5, r6, r7} │ │ │ │ lsls r6, r1, #1 │ │ │ │ - ldmia r4, {r1, r2, r3, r4, r5} │ │ │ │ + ldmia r4!, {r1, r2, r6} │ │ │ │ lsls r6, r1, #1 │ │ │ │ - ldmia r2!, {r1, r3, r5, r7} │ │ │ │ + ldmia r2!, {r1, r4, r5, r7} │ │ │ │ lsls r6, r1, #1 │ │ │ │ - ldmia r2, {r2, r4, r5, r7} │ │ │ │ + ldmia r2, {r2, r3, r4, r5, r7} │ │ │ │ lsls r6, r1, #1 │ │ │ │ - ldmia r3!, {r5, r6, r7} │ │ │ │ + ldmia r3, {r3, r5, r6, r7} │ │ │ │ lsls r6, r1, #1 │ │ │ │ - ldmia r3, {r1, r3, r6} │ │ │ │ + ldmia r3!, {r1, r4, r6} │ │ │ │ lsls r6, r1, #1 │ │ │ │ - ldmia r1!, {r4, r6, r7} │ │ │ │ + ldmia r1!, {r3, r4, r6, r7} │ │ │ │ lsls r6, r1, #1 │ │ │ │ - ldmia r3, {r1, r2, r3, r4, r7} │ │ │ │ + ldmia r3!, {r1, r2, r5, r7} │ │ │ │ lsls r6, r1, #1 │ │ │ │ - ldmia r1!, {r3, r4, r6, r7} │ │ │ │ + ldmia r1!, {r5, r6, r7} │ │ │ │ lsls r6, r1, #1 │ │ │ │ - ldmia r1!, {r2, r3, r5, r7} │ │ │ │ + ldmia r1!, {r2, r4, r5, r7} │ │ │ │ lsls r6, r1, #1 │ │ │ │ - svc 172 @ 0xac │ │ │ │ + svc 180 @ 0xb4 │ │ │ │ lsls r3, r1, #1 │ │ │ │ - ldmia r1, {r1, r2, r3, r7} │ │ │ │ + ldmia r1, {r1, r2, r4, r7} │ │ │ │ lsls r6, r1, #1 │ │ │ │ - svc 142 @ 0x8e │ │ │ │ + svc 150 @ 0x96 │ │ │ │ lsls r3, r1, #1 │ │ │ │ - ldmia r1!, {r4, r5, r6} │ │ │ │ + ldmia r1!, {r3, r4, r5, r6} │ │ │ │ lsls r6, r1, #1 │ │ │ │ - svc 112 @ 0x70 │ │ │ │ + svc 120 @ 0x78 │ │ │ │ lsls r3, r1, #1 │ │ │ │ - ldmia r1, {r1, r4, r6} │ │ │ │ + ldmia r1, {r1, r3, r4, r6} │ │ │ │ lsls r6, r1, #1 │ │ │ │ - svc 82 @ 0x52 │ │ │ │ + svc 90 @ 0x5a │ │ │ │ lsls r3, r1, #1 │ │ │ │ - ldmia r3!, {r1, r4, r6} │ │ │ │ + ldmia r3, {r1, r3, r4, r6} │ │ │ │ lsls r6, r1, #1 │ │ │ │ - ldmia r1, {r1, r5} │ │ │ │ + ldmia r1, {r1, r3, r5} │ │ │ │ lsls r6, r1, #1 │ │ │ │ - svc 34 @ 0x22 │ │ │ │ + svc 42 @ 0x2a │ │ │ │ lsls r3, r1, #1 │ │ │ │ - ldmia r1!, {r3} │ │ │ │ + ldmia r1!, {r4} │ │ │ │ lsls r6, r1, #1 │ │ │ │ - svc 6 │ │ │ │ + svc 14 │ │ │ │ lsls r3, r1, #1 │ │ │ │ - ldmia r0!, {r3, r5, r6, r7} │ │ │ │ + ldmia r0!, {r4, r5, r6, r7} │ │ │ │ lsls r6, r1, #1 │ │ │ │ - udf #230 @ 0xe6 │ │ │ │ + udf #238 @ 0xee │ │ │ │ lsls r3, r1, #1 │ │ │ │ - ldmia r0!, {r1, r2, r3, r6, r7} │ │ │ │ + ldmia r0!, {r1, r2, r4, r6, r7} │ │ │ │ lsls r6, r1, #1 │ │ │ │ - udf #204 @ 0xcc │ │ │ │ + udf #212 @ 0xd4 │ │ │ │ lsls r3, r1, #1 │ │ │ │ - ldmia r0!, {r4, r5, r7} │ │ │ │ + ldmia r0!, {r3, r4, r5, r7} │ │ │ │ lsls r6, r1, #1 │ │ │ │ - udf #176 @ 0xb0 │ │ │ │ + udf #184 @ 0xb8 │ │ │ │ lsls r3, r1, #1 │ │ │ │ - ldmia r0!, {r1, r4, r7} │ │ │ │ + ldmia r0!, {r1, r3, r4, r7} │ │ │ │ lsls r6, r1, #1 │ │ │ │ - udf #144 @ 0x90 │ │ │ │ + udf #152 @ 0x98 │ │ │ │ lsls r3, r1, #1 │ │ │ │ stmdb sp!, {r4, r5, r6, r7, r8, lr} │ │ │ │ mov.w ip, #4096 @ 0x1000 │ │ │ │ sub.w ip, sp, ip │ │ │ │ str.w r0, [ip, #4048] @ 0xfd0 │ │ │ │ mov r7, r3 │ │ │ │ ldr r1, [pc, #152] @ (3280e8 >::_M_default_append(unsigned int)@@Base+0xa5524>) │ │ │ │ @@ -899548,23 +899549,23 @@ │ │ │ │ ldr r0, [pc, #32] @ (3280f8 >::_M_default_append(unsigned int)@@Base+0xa5534>) │ │ │ │ mov r1, r5 │ │ │ │ add r0, pc │ │ │ │ bl 17e10 │ │ │ │ mov r0, r5 │ │ │ │ bl 4cfa58 │ │ │ │ b.n 328096 >::_M_default_append(unsigned int)@@Base+0xa54d2> │ │ │ │ - lsls r6, r4, #14 │ │ │ │ + lsls r6, r5, #14 │ │ │ │ lsls r4, r1, #1 │ │ │ │ - stmia r7!, {r2, r6} │ │ │ │ + stmia r7!, {r2, r3, r6} │ │ │ │ lsls r6, r1, #1 │ │ │ │ - ldmia r1!, {r3, r5, r7} │ │ │ │ + ldmia r1!, {r4, r5, r7} │ │ │ │ lsls r6, r1, #1 │ │ │ │ - stmia r7!, {r1, r3, r4} │ │ │ │ + stmia r7!, {r1, r5} │ │ │ │ lsls r6, r1, #1 │ │ │ │ - add r5, pc, #296 @ (adr r5, 328224 >::_M_default_append(unsigned int)@@Base+0xa5660>) │ │ │ │ + add r5, pc, #328 @ (adr r5, 328244 >::_M_default_append(unsigned int)@@Base+0xa5680>) │ │ │ │ lsls r5, r1, #1 │ │ │ │ push {r4, r5, r6, lr} │ │ │ │ mov.w ip, #4096 @ 0x1000 │ │ │ │ sub.w ip, sp, ip │ │ │ │ str.w r0, [ip, #4056] @ 0xfd8 │ │ │ │ sub sp, #24 │ │ │ │ ldr r1, [pc, #268] @ (32821c >::_M_default_append(unsigned int)@@Base+0xa5658>) │ │ │ │ @@ -899674,51 +899675,51 @@ │ │ │ │ ldr r0, [pc, #92] @ (328268 >::_M_default_append(unsigned int)@@Base+0xa56a4>) │ │ │ │ mov r1, r4 │ │ │ │ add r0, pc │ │ │ │ bl 17e10 │ │ │ │ b.n 328154 >::_M_default_append(unsigned int)@@Base+0xa5590> │ │ │ │ blx 1172c <__stack_chk_fail@plt> │ │ │ │ nop │ │ │ │ - stmia r7!, {r1, r2, r7} │ │ │ │ + stmia r7!, {r1, r2, r3, r7} │ │ │ │ lsls r6, r1, #1 │ │ │ │ ldr r2, [r6, #12] │ │ │ │ lsls r7, r2, #1 │ │ │ │ - ldmia r1, {r1, r2, r5, r6} │ │ │ │ + ldmia r1, {r1, r2, r3, r5, r6} │ │ │ │ lsls r6, r1, #1 │ │ │ │ asrs r0, r7, #6 │ │ │ │ movs r0, r0 │ │ │ │ - ldmia r1!, {r3, r4, r7} │ │ │ │ + ldmia r1!, {r5, r7} │ │ │ │ lsls r6, r1, #1 │ │ │ │ - stmia r6!, {r1, r2, r5, r7} │ │ │ │ + stmia r6!, {r1, r2, r3, r5, r7} │ │ │ │ lsls r6, r1, #1 │ │ │ │ - bgt.n 328184 >::_M_default_append(unsigned int)@@Base+0xa55c0> │ │ │ │ + bgt.n 328194 >::_M_default_append(unsigned int)@@Base+0xa55d0> │ │ │ │ lsls r3, r1, #1 │ │ │ │ - stmia r6!, {r1, r2, r3, r7} │ │ │ │ + stmia r6!, {r1, r2, r4, r7} │ │ │ │ lsls r6, r1, #1 │ │ │ │ - bgt.n 32815c >::_M_default_append(unsigned int)@@Base+0xa5598> │ │ │ │ + bgt.n 32816c >::_M_default_append(unsigned int)@@Base+0xa55a8> │ │ │ │ lsls r3, r1, #1 │ │ │ │ ldr r4, [r3, #8] │ │ │ │ lsls r7, r2, #1 │ │ │ │ vminnm.f32 , , │ │ │ │ - stmia r6!, {r1, r3, r6} │ │ │ │ + stmia r6!, {r1, r4, r6} │ │ │ │ lsls r6, r1, #1 │ │ │ │ - bgt.n 3282e4 >::_M_default_append(unsigned int)@@Base+0xa5720> │ │ │ │ + bgt.n 3282f4 >::_M_default_append(unsigned int)@@Base+0xa5730> │ │ │ │ lsls r3, r1, #1 │ │ │ │ mcr2 15, 4, pc, cr1, cr15, {7} @ │ │ │ │ - stmia r6!, {r1, r2, r3, r4} │ │ │ │ + stmia r6!, {r1, r2, r5} │ │ │ │ lsls r6, r1, #1 │ │ │ │ - bgt.n 328298 >::_M_default_append(unsigned int)@@Base+0xa56d4> │ │ │ │ + bgt.n 3282a8 >::_M_default_append(unsigned int)@@Base+0xa56e4> │ │ │ │ lsls r3, r1, #1 │ │ │ │ - ldmia r0!, {r1, r5, r6, r7} │ │ │ │ + ldmia r0!, {r1, r3, r5, r6, r7} │ │ │ │ lsls r6, r1, #1 │ │ │ │ - stmia r7!, {r6} │ │ │ │ + stmia r7!, {r3, r6} │ │ │ │ lsls r6, r1, #1 │ │ │ │ - stmia r5!, {r1, r2, r5, r6, r7} │ │ │ │ + stmia r5!, {r1, r2, r3, r5, r6, r7} │ │ │ │ lsls r6, r1, #1 │ │ │ │ - blt.n 328238 >::_M_default_append(unsigned int)@@Base+0xa5674> │ │ │ │ + blt.n 328248 >::_M_default_append(unsigned int)@@Base+0xa5684> │ │ │ │ lsls r3, r1, #1 │ │ │ │ push {r4, r5, r6, lr} │ │ │ │ mov.w ip, #4096 @ 0x1000 │ │ │ │ sub.w ip, sp, ip │ │ │ │ str.w r0, [ip, #4056] @ 0xfd8 │ │ │ │ sub sp, #24 │ │ │ │ ldr r1, [pc, #244] @ (328374 >::_M_default_append(unsigned int)@@Base+0xa57b0>) │ │ │ │ @@ -899819,47 +899820,47 @@ │ │ │ │ ldr r0, [pc, #84] @ (3283b8 >::_M_default_append(unsigned int)@@Base+0xa57f4>) │ │ │ │ mov r1, r4 │ │ │ │ add r0, pc │ │ │ │ bl 17e10 │ │ │ │ b.n 3282c4 >::_M_default_append(unsigned int)@@Base+0xa5700> │ │ │ │ blx 1172c <__stack_chk_fail@plt> │ │ │ │ nop │ │ │ │ - stmia r6!, {r1, r2, r4} │ │ │ │ + stmia r6!, {r1, r2, r3, r4} │ │ │ │ lsls r6, r1, #1 │ │ │ │ str r2, [r0, #120] @ 0x78 │ │ │ │ lsls r7, r2, #1 │ │ │ │ - stmia r7!, {r1, r2, r4, r5, r6, r7} │ │ │ │ + stmia r7!, {r1, r2, r3, r4, r5, r6, r7} │ │ │ │ lsls r6, r1, #1 │ │ │ │ asrs r0, r7, #6 │ │ │ │ movs r0, r0 │ │ │ │ - ldmia r0!, {r3, r5} │ │ │ │ + ldmia r0!, {r4, r5} │ │ │ │ lsls r6, r1, #1 │ │ │ │ - stmia r5!, {r1, r2, r4, r5} │ │ │ │ + stmia r5!, {r1, r2, r3, r4, r5} │ │ │ │ lsls r6, r1, #1 │ │ │ │ - blt.n 3283fc >::_M_default_append(unsigned int)@@Base+0xa5838> │ │ │ │ + blt.n 32840c >::_M_default_append(unsigned int)@@Base+0xa5848> │ │ │ │ lsls r3, r1, #1 │ │ │ │ str r4, [r0, #116] @ 0x74 │ │ │ │ lsls r7, r2, #1 │ │ │ │ mrc2 15, 0, pc, cr5, cr15, {7} │ │ │ │ - stmia r4!, {r1, r4, r5, r6, r7} │ │ │ │ + stmia r4!, {r1, r3, r4, r5, r6, r7} │ │ │ │ lsls r6, r1, #1 │ │ │ │ - bge.n 328384 >::_M_default_append(unsigned int)@@Base+0xa57c0> │ │ │ │ + bge.n 328394 >::_M_default_append(unsigned int)@@Base+0xa57d0> │ │ │ │ lsls r3, r1, #1 │ │ │ │ stc2 15, cr15, [r9, #-1020]! @ 0xfffffc04 │ │ │ │ - stmia r4!, {r1, r2, r6, r7} │ │ │ │ + stmia r4!, {r1, r2, r3, r6, r7} │ │ │ │ lsls r6, r1, #1 │ │ │ │ - bge.n 328338 >::_M_default_append(unsigned int)@@Base+0xa5774> │ │ │ │ + bge.n 328348 >::_M_default_append(unsigned int)@@Base+0xa5784> │ │ │ │ lsls r3, r1, #1 │ │ │ │ - stmia r7!, {r1, r3, r7} │ │ │ │ + stmia r7!, {r1, r4, r7} │ │ │ │ lsls r6, r1, #1 │ │ │ │ - stmia r5!, {r3, r5, r6, r7} │ │ │ │ + stmia r5!, {r4, r5, r6, r7} │ │ │ │ lsls r6, r1, #1 │ │ │ │ - stmia r4!, {r1, r2, r3, r7} │ │ │ │ + stmia r4!, {r1, r2, r4, r7} │ │ │ │ lsls r6, r1, #1 │ │ │ │ - bge.n 3282d8 >::_M_default_append(unsigned int)@@Base+0xa5714> │ │ │ │ + bge.n 3282e8 >::_M_default_append(unsigned int)@@Base+0xa5724> │ │ │ │ lsls r3, r1, #1 │ │ │ │ stmdb sp!, {r4, r5, r6, r7, r8, r9, sl, lr} │ │ │ │ mov.w ip, #4096 @ 0x1000 │ │ │ │ sub.w ip, sp, ip │ │ │ │ str.w r0, [ip, #4056] @ 0xfd8 │ │ │ │ ldr r3, [r1, #24] │ │ │ │ sub sp, #8 │ │ │ │ @@ -899928,19 +899929,19 @@ │ │ │ │ lsls r2, r2, #2 │ │ │ │ bl 14fdc │ │ │ │ movs r3, #0 │ │ │ │ str r3, [r6, #24] │ │ │ │ add sp, #8 │ │ │ │ ldmia.w sp!, {r4, r5, r6, r7, r8, r9, sl, pc} │ │ │ │ nop │ │ │ │ - stmia r7!, {r1, r2, r6} │ │ │ │ + stmia r7!, {r1, r2, r3, r6} │ │ │ │ lsls r6, r1, #1 │ │ │ │ - stmia r7!, {r1, r2, r3} │ │ │ │ + stmia r7!, {r1, r2, r4} │ │ │ │ lsls r6, r1, #1 │ │ │ │ - stmia r6!, {r1, r3, r4, r6, r7} │ │ │ │ + stmia r6!, {r1, r5, r6, r7} │ │ │ │ lsls r6, r1, #1 │ │ │ │ push {r4, lr} │ │ │ │ mov.w ip, #4096 @ 0x1000 │ │ │ │ sub.w ip, sp, ip │ │ │ │ str.w r0, [ip, #4072] @ 0xfe8 │ │ │ │ ldr r2, [pc, #88] @ (3284f8 >::_M_default_append(unsigned int)@@Base+0xa5934>) │ │ │ │ sub sp, #16 │ │ │ │ @@ -899980,15 +899981,15 @@ │ │ │ │ pop {r4, pc} │ │ │ │ blx 1172c <__stack_chk_fail@plt> │ │ │ │ nop │ │ │ │ str r6, [r4, #84] @ 0x54 │ │ │ │ lsls r7, r2, #1 │ │ │ │ asrs r0, r7, #6 │ │ │ │ movs r0, r0 │ │ │ │ - stmia r6!, {r2, r3, r4, r6} │ │ │ │ + stmia r6!, {r2, r5, r6} │ │ │ │ lsls r6, r1, #1 │ │ │ │ str r0, [r6, #80] @ 0x50 │ │ │ │ lsls r7, r2, #1 │ │ │ │ push {r4, r5, lr} │ │ │ │ mov.w ip, #4096 @ 0x1000 │ │ │ │ sub.w ip, sp, ip │ │ │ │ str.w r0, [ip, #4064] @ 0xfe0 │ │ │ │ @@ -900112,48 +900113,48 @@ │ │ │ │ bl 17e10 │ │ │ │ b.n 328588 >::_M_default_append(unsigned int)@@Base+0xa59c4> │ │ │ │ blx 1172c <__stack_chk_fail@plt> │ │ │ │ str r6, [r5, #76] @ 0x4c │ │ │ │ lsls r7, r2, #1 │ │ │ │ asrs r0, r7, #6 │ │ │ │ movs r0, r0 │ │ │ │ - stmia r5!, {r3, r4, r5, r6, r7} │ │ │ │ + stmia r6!, {} │ │ │ │ lsls r6, r1, #1 │ │ │ │ - push {r3, r4, r6} │ │ │ │ + push {r5, r6} │ │ │ │ lsls r3, r1, #1 │ │ │ │ - stmia r6!, {r1, r4} │ │ │ │ + stmia r6!, {r1, r3, r4} │ │ │ │ lsls r6, r1, #1 │ │ │ │ - stmia r6!, {r1, r3, r4, r6} │ │ │ │ + stmia r6!, {r1, r5, r6} │ │ │ │ lsls r6, r1, #1 │ │ │ │ lsls r7, r2, #4 │ │ │ │ movs r0, r0 │ │ │ │ - stmia r5!, {r1, r2, r3, r6, r7} │ │ │ │ + stmia r5!, {r1, r2, r4, r6, r7} │ │ │ │ lsls r6, r1, #1 │ │ │ │ - bhi.n 328738 >::_M_default_append(unsigned int)@@Base+0xa5b74> │ │ │ │ + bhi.n 328748 >::_M_default_append(unsigned int)@@Base+0xa5b84> │ │ │ │ lsls r3, r1, #1 │ │ │ │ str r0, [r0, #72] @ 0x48 │ │ │ │ lsls r7, r2, #1 │ │ │ │ - stmia r5!, {r1, r2, r3, r4, r7} │ │ │ │ + stmia r5!, {r1, r2, r5, r7} │ │ │ │ lsls r6, r1, #1 │ │ │ │ - bhi.n 3286e4 >::_M_default_append(unsigned int)@@Base+0xa5b20> │ │ │ │ + bhi.n 3286f4 >::_M_default_append(unsigned int)@@Base+0xa5b30> │ │ │ │ lsls r3, r1, #1 │ │ │ │ mcr2 15, 6, pc, cr13, cr15, {7} @ │ │ │ │ - stmia r5!, {r2, r4, r5, r6} │ │ │ │ + stmia r5!, {r2, r3, r4, r5, r6} │ │ │ │ lsls r6, r1, #1 │ │ │ │ - bhi.n 32869c >::_M_default_append(unsigned int)@@Base+0xa5ad8> │ │ │ │ + bhi.n 3286ac >::_M_default_append(unsigned int)@@Base+0xa5ae8> │ │ │ │ lsls r3, r1, #1 │ │ │ │ lsls r7, r0, #11 │ │ │ │ movs r0, r0 │ │ │ │ - stmia r5!, {r1, r3, r6} │ │ │ │ + stmia r5!, {r1, r4, r6} │ │ │ │ lsls r6, r1, #1 │ │ │ │ - bvc.n 328654 >::_M_default_append(unsigned int)@@Base+0xa5a90> │ │ │ │ + bvc.n 328664 >::_M_default_append(unsigned int)@@Base+0xa5aa0> │ │ │ │ lsls r3, r1, #1 │ │ │ │ - stmia r5!, {r1, r2, r3, r5} │ │ │ │ + stmia r5!, {r1, r2, r4, r5} │ │ │ │ lsls r6, r1, #1 │ │ │ │ - bvc.n 328620 >::_M_default_append(unsigned int)@@Base+0xa5a5c> │ │ │ │ + bvc.n 328630 >::_M_default_append(unsigned int)@@Base+0xa5a6c> │ │ │ │ lsls r3, r1, #1 │ │ │ │ push {lr} │ │ │ │ mov.w ip, #4096 @ 0x1000 │ │ │ │ sub.w ip, sp, ip │ │ │ │ str.w r0, [ip, #4080] @ 0xff0 │ │ │ │ sub sp, #12 │ │ │ │ bl 328508 >::_M_default_append(unsigned int)@@Base+0xa5944> │ │ │ │ @@ -900173,17 +900174,17 @@ │ │ │ │ ldr r1, [sp, #4] │ │ │ │ add r0, pc │ │ │ │ bl 17e10 │ │ │ │ ldr r3, [sp, #4] │ │ │ │ mov r0, r3 │ │ │ │ add sp, #12 │ │ │ │ pop {pc} │ │ │ │ - stmia r4!, {r1, r2, r3, r4, r7} │ │ │ │ + stmia r4!, {r1, r2, r5, r7} │ │ │ │ lsls r6, r1, #1 │ │ │ │ - bvc.n 32874c >::_M_default_append(unsigned int)@@Base+0xa5b88> │ │ │ │ + bvc.n 32875c >::_M_default_append(unsigned int)@@Base+0xa5b98> │ │ │ │ lsls r3, r1, #1 │ │ │ │ stmdb sp!, {r4, r5, r6, r7, r8, r9, lr} │ │ │ │ mov.w ip, #4096 @ 0x1000 │ │ │ │ sub.w ip, sp, ip │ │ │ │ str.w r0, [ip, #4032] @ 0xfc0 │ │ │ │ sub sp, #36 @ 0x24 │ │ │ │ mov r8, r1 │ │ │ │ @@ -900346,45 +900347,45 @@ │ │ │ │ bl 17c90 │ │ │ │ ldr r0, [pc, #72] @ (3288b0 >::_M_default_append(unsigned int)@@Base+0xa5cec>) │ │ │ │ mov.w r1, #4294967295 @ 0xffffffff │ │ │ │ add r0, pc │ │ │ │ bl 17e10 │ │ │ │ b.n 328822 >::_M_default_append(unsigned int)@@Base+0xa5c5e> │ │ │ │ nop │ │ │ │ - stmia r4!, {r3, r6, r7} │ │ │ │ + stmia r4!, {r4, r6, r7} │ │ │ │ lsls r6, r1, #1 │ │ │ │ - stmia r4!, {r2, r3, r4, r5} │ │ │ │ + stmia r4!, {r2, r6} │ │ │ │ lsls r6, r1, #1 │ │ │ │ - bvs.n 328840 >::_M_default_append(unsigned int)@@Base+0xa5c7c> │ │ │ │ + bvs.n 328850 >::_M_default_append(unsigned int)@@Base+0xa5c8c> │ │ │ │ lsls r3, r1, #1 │ │ │ │ - stmia r4!, {} │ │ │ │ + stmia r4!, {r3} │ │ │ │ lsls r6, r1, #1 │ │ │ │ - bvs.n 3287d0 >::_M_default_append(unsigned int)@@Base+0xa5c0c> │ │ │ │ + bvs.n 3287e0 >::_M_default_append(unsigned int)@@Base+0xa5c1c> │ │ │ │ lsls r3, r1, #1 │ │ │ │ - stmia r3!, {r3, r4, r7} │ │ │ │ + stmia r3!, {r5, r7} │ │ │ │ lsls r6, r1, #1 │ │ │ │ - bvs.n 328908 >::_M_default_append(unsigned int)@@Base+0xa5d44> │ │ │ │ + bvs.n 328918 >::_M_default_append(unsigned int)@@Base+0xa5d54> │ │ │ │ lsls r3, r1, #1 │ │ │ │ - stmia r3!, {r1, r3, r4, r6} │ │ │ │ + stmia r3!, {r1, r5, r6} │ │ │ │ lsls r6, r1, #1 │ │ │ │ - stmia r3!, {r1, r2, r4, r5} │ │ │ │ + stmia r3!, {r1, r2, r3, r4, r5} │ │ │ │ lsls r6, r1, #1 │ │ │ │ - bpl.n 32884c >::_M_default_append(unsigned int)@@Base+0xa5c88> │ │ │ │ + bpl.n 32885c >::_M_default_append(unsigned int)@@Base+0xa5c98> │ │ │ │ lsls r3, r1, #1 │ │ │ │ - stmia r3!, {r1, r3, r4} │ │ │ │ + stmia r3!, {r1, r5} │ │ │ │ lsls r6, r1, #1 │ │ │ │ - bpl.n 32881c >::_M_default_append(unsigned int)@@Base+0xa5c58> │ │ │ │ + bpl.n 32882c >::_M_default_append(unsigned int)@@Base+0xa5c68> │ │ │ │ lsls r3, r1, #1 │ │ │ │ - stmia r3!, {} │ │ │ │ + stmia r3!, {r3} │ │ │ │ lsls r6, r1, #1 │ │ │ │ - bpl.n 3287f4 >::_M_default_append(unsigned int)@@Base+0xa5c30> │ │ │ │ + bpl.n 328804 >::_M_default_append(unsigned int)@@Base+0xa5c40> │ │ │ │ lsls r3, r1, #1 │ │ │ │ - stmia r2!, {r3, r5, r6, r7} │ │ │ │ + stmia r2!, {r4, r5, r6, r7} │ │ │ │ lsls r6, r1, #1 │ │ │ │ - bpl.n 3287c8 >::_M_default_append(unsigned int)@@Base+0xa5c04> │ │ │ │ + bpl.n 3287d8 >::_M_default_append(unsigned int)@@Base+0xa5c14> │ │ │ │ lsls r3, r1, #1 │ │ │ │ push {lr} │ │ │ │ mov.w ip, #4096 @ 0x1000 │ │ │ │ sub.w ip, sp, ip │ │ │ │ str.w r0, [ip, #4080] @ 0xff0 │ │ │ │ mov r1, r2 │ │ │ │ sub sp, #12 │ │ │ │ @@ -900406,17 +900407,17 @@ │ │ │ │ ldr r1, [sp, #4] │ │ │ │ add r0, pc │ │ │ │ bl 17e10 │ │ │ │ ldr r3, [sp, #4] │ │ │ │ mov r0, r3 │ │ │ │ add sp, #12 │ │ │ │ pop {pc} │ │ │ │ - stmia r2!, {r1, r2, r5, r6} │ │ │ │ + stmia r2!, {r1, r2, r3, r5, r6} │ │ │ │ lsls r6, r1, #1 │ │ │ │ - bpl.n 328914 >::_M_default_append(unsigned int)@@Base+0xa5d50> │ │ │ │ + bpl.n 328924 >::_M_default_append(unsigned int)@@Base+0xa5d60> │ │ │ │ lsls r3, r1, #1 │ │ │ │ push {r4, lr} │ │ │ │ mov.w ip, #4096 @ 0x1000 │ │ │ │ sub.w ip, sp, ip │ │ │ │ str.w r0, [ip, #4088] @ 0xff8 │ │ │ │ ldr r1, [pc, #24] @ (328928 >::_M_default_append(unsigned int)@@Base+0xa5d64>) │ │ │ │ mov r4, r0 │ │ │ │ @@ -900424,15 +900425,15 @@ │ │ │ │ bl 532214 │ │ │ │ bl 4ff95c │ │ │ │ mov r1, r0 │ │ │ │ mov r0, r4 │ │ │ │ bl 3283bc >::_M_default_append(unsigned int)@@Base+0xa57f8> │ │ │ │ movs r0, #1 │ │ │ │ pop {r4, pc} │ │ │ │ - stmia r2!, {r1, r3, r4, r7} │ │ │ │ + stmia r2!, {r1, r5, r7} │ │ │ │ lsls r6, r1, #1 │ │ │ │ push {r3, lr} │ │ │ │ mov.w ip, #4096 @ 0x1000 │ │ │ │ sub.w ip, sp, ip │ │ │ │ str.w r0, [ip, #4088] @ 0xff8 │ │ │ │ bl 4ff95c │ │ │ │ ldr r0, [r0, #28] │ │ │ │ @@ -900973,84 +900974,84 @@ │ │ │ │ bl 5257b4 │ │ │ │ b.n 328bf8 >::_M_default_append(unsigned int)@@Base+0xa6034> │ │ │ │ blx 1172c <__stack_chk_fail@plt> │ │ │ │ str r0, [r6, #0] │ │ │ │ lsls r7, r2, #1 │ │ │ │ asrs r0, r7, #6 │ │ │ │ movs r0, r0 │ │ │ │ - stmia r1!, {r1, r3, r4, r5, r7} │ │ │ │ + stmia r1!, {r1, r6, r7} │ │ │ │ lsls r6, r1, #1 │ │ │ │ str r0, [r0, #0] │ │ │ │ lsls r7, r2, #1 │ │ │ │ - vst1.8 {d16[2]}, [sl], fp │ │ │ │ - stmia r1!, {r1, r2, r6, r7} │ │ │ │ - lsls r6, r1, #1 │ │ │ │ - stmia r1!, {r2, r4, r5} │ │ │ │ + ldr??.w r0, [r2, #75] @ 0x4b │ │ │ │ + stmia r1!, {r1, r2, r3, r6, r7} │ │ │ │ lsls r6, r1, #1 │ │ │ │ - stmia r0!, {r1, r4, r7} │ │ │ │ + stmia r1!, {r2, r3, r4, r5} │ │ │ │ lsls r6, r1, #1 │ │ │ │ - stmia r0!, {r1, r4} │ │ │ │ + stmia r0!, {r1, r3, r4, r7} │ │ │ │ lsls r6, r1, #1 │ │ │ │ - stmia r1!, {r1, r4, r5, r7} │ │ │ │ + stmia r0!, {r1, r3, r4} │ │ │ │ lsls r6, r1, #1 │ │ │ │ - stmia r0!, {r1, r4} │ │ │ │ + stmia r1!, {r1, r3, r4, r5, r7} │ │ │ │ lsls r6, r1, #1 │ │ │ │ - nop {8} │ │ │ │ + stmia r0!, {r1, r3, r4} │ │ │ │ lsls r6, r1, #1 │ │ │ │ - stmia r0!, {r1, r2, r3, r4, r6} │ │ │ │ + it hi │ │ │ │ + lslhi r6, r1, #1 │ │ │ │ + stmia r0!, {r1, r2, r5, r6} │ │ │ │ lsls r6, r1, #1 │ │ │ │ - itet gt │ │ │ │ - lslgt r6, r1, #1 │ │ │ │ - ittt cc @ unpredictable │ │ │ │ - lslcc r6, r1, #1 │ │ │ │ - bne.n 328f5c >::_M_default_append(unsigned int)@@Base+0xa6398> @ unpredictable │ │ │ │ - lslcc r3, r1, #1 │ │ │ │ - stmia r0!, {r3, r4, r5} │ │ │ │ + itee le │ │ │ │ + lslle r6, r1, #1 │ │ │ │ + itte mi @ unpredictable │ │ │ │ + lslmi r6, r1, #1 │ │ │ │ + bne.n 328f6c >::_M_default_append(unsigned int)@@Base+0xa63a8> @ unpredictable │ │ │ │ + lslpl r3, r1, #1 │ │ │ │ + stmia r0!, {r6} │ │ │ │ lsls r6, r1, #1 │ │ │ │ - bkpt 0x00d0 │ │ │ │ + bkpt 0x00d8 │ │ │ │ lsls r6, r1, #1 │ │ │ │ - beq.n 328e8c >::_M_default_append(unsigned int)@@Base+0xa62c8> │ │ │ │ + beq.n 328e9c >::_M_default_append(unsigned int)@@Base+0xa62d8> │ │ │ │ lsls r3, r1, #1 │ │ │ │ - bkpt 0x00b6 │ │ │ │ + bkpt 0x00be │ │ │ │ lsls r6, r1, #1 │ │ │ │ - beq.n 328e60 >::_M_default_append(unsigned int)@@Base+0xa629c> │ │ │ │ + beq.n 328e70 >::_M_default_append(unsigned int)@@Base+0xa62ac> │ │ │ │ lsls r3, r1, #1 │ │ │ │ - bkpt 0x009e │ │ │ │ + bkpt 0x00a6 │ │ │ │ lsls r6, r1, #1 │ │ │ │ - ldr r0, [sp, #752] @ 0x2f0 │ │ │ │ + ldr r0, [sp, #784] @ 0x310 │ │ │ │ lsls r5, r1, #1 │ │ │ │ - bkpt 0x007a │ │ │ │ + bkpt 0x0082 │ │ │ │ lsls r6, r1, #1 │ │ │ │ - beq.n 328ff8 >::_M_default_append(unsigned int)@@Base+0xa6434> │ │ │ │ + beq.n 329008 >::_M_default_append(unsigned int)@@Base+0xa6444> │ │ │ │ lsls r3, r1, #1 │ │ │ │ - bkpt 0x00c8 │ │ │ │ + bkpt 0x00d0 │ │ │ │ lsls r6, r1, #1 │ │ │ │ - bkpt 0x0034 │ │ │ │ + bkpt 0x003c │ │ │ │ lsls r6, r1, #1 │ │ │ │ - beq.n 328f78 >::_M_default_append(unsigned int)@@Base+0xa63b4> │ │ │ │ + beq.n 328f88 >::_M_default_append(unsigned int)@@Base+0xa63c4> │ │ │ │ lsls r3, r1, #1 │ │ │ │ - bkpt 0x0002 │ │ │ │ + bkpt 0x000a │ │ │ │ lsls r6, r1, #1 │ │ │ │ - ldmia r7, {r1, r4, r5, r6, r7} │ │ │ │ + ldmia r7, {r1, r3, r4, r5, r6, r7} │ │ │ │ lsls r3, r1, #1 │ │ │ │ - pop {r1, r2, r5, r6, r7, pc} │ │ │ │ + pop {r1, r2, r3, r5, r6, r7, pc} │ │ │ │ lsls r6, r1, #1 │ │ │ │ - bkpt 0x0078 │ │ │ │ + bkpt 0x0080 │ │ │ │ lsls r6, r1, #1 │ │ │ │ - pop {r2, r3, r5, r7, pc} │ │ │ │ + pop {r2, r4, r5, r7, pc} │ │ │ │ lsls r6, r1, #1 │ │ │ │ - ldmia r7, {r2, r3, r4, r7} │ │ │ │ + ldmia r7, {r2, r5, r7} │ │ │ │ lsls r3, r1, #1 │ │ │ │ - pop {r2, r7, pc} │ │ │ │ + pop {r2, r3, r7, pc} │ │ │ │ lsls r6, r1, #1 │ │ │ │ - ldmia r7!, {r2, r4, r5, r6} │ │ │ │ + ldmia r7!, {r2, r3, r4, r5, r6} │ │ │ │ lsls r3, r1, #1 │ │ │ │ - bkpt 0x00b6 │ │ │ │ + bkpt 0x00be │ │ │ │ lsls r6, r1, #1 │ │ │ │ - bkpt 0x00d4 │ │ │ │ + bkpt 0x00dc │ │ │ │ lsls r6, r1, #1 │ │ │ │ push {lr} │ │ │ │ mov.w ip, #4096 @ 0x1000 │ │ │ │ sub.w ip, sp, ip │ │ │ │ str.w r0, [ip, #4080] @ 0xff0 │ │ │ │ ldr r1, [r0, #4] │ │ │ │ sub sp, #12 │ │ │ │ @@ -901091,21 +901092,21 @@ │ │ │ │ adds r0, #12 │ │ │ │ bl 17c90 │ │ │ │ ldr r0, [pc, #24] @ (328fdc >::_M_default_append(unsigned int)@@Base+0xa6418>) │ │ │ │ add r0, pc │ │ │ │ bl 17e10 │ │ │ │ mvn.w r2, #1 │ │ │ │ b.n 328f8c >::_M_default_append(unsigned int)@@Base+0xa63c8> │ │ │ │ - pop {r1, r2, r3, r4, r6} │ │ │ │ + pop {r1, r2, r5, r6} │ │ │ │ lsls r6, r1, #1 │ │ │ │ - ldmia r6, {r1, r2, r3, r6} │ │ │ │ + ldmia r6, {r1, r2, r4, r6} │ │ │ │ lsls r3, r1, #1 │ │ │ │ - pop {r1, r2, r3, r4, r5} │ │ │ │ + pop {r1, r2, r6} │ │ │ │ lsls r6, r1, #1 │ │ │ │ - bkpt 0x001c │ │ │ │ + bkpt 0x0024 │ │ │ │ lsls r6, r1, #1 │ │ │ │ push {r4, r5, lr} │ │ │ │ mov.w ip, #4096 @ 0x1000 │ │ │ │ sub.w ip, sp, ip │ │ │ │ str.w r0, [ip, #4064] @ 0xfe0 │ │ │ │ sub sp, #20 │ │ │ │ ldr r1, [pc, #216] @ (3290cc >::_M_default_append(unsigned int)@@Base+0xa6508>) │ │ │ │ @@ -901193,43 +901194,43 @@ │ │ │ │ ldr r0, [pc, #76] @ (329108 >::_M_default_append(unsigned int)@@Base+0xa6544>) │ │ │ │ mov r1, r4 │ │ │ │ add r0, pc │ │ │ │ bl 17e10 │ │ │ │ b.n 32903c >::_M_default_append(unsigned int)@@Base+0xa6478> │ │ │ │ blx 1172c <__stack_chk_fail@plt> │ │ │ │ nop │ │ │ │ - bkpt 0x006c │ │ │ │ + bkpt 0x0074 │ │ │ │ lsls r6, r1, #1 │ │ │ │ ldrh r4, [r1, r0] │ │ │ │ lsls r7, r2, #1 │ │ │ │ - bkpt 0x0028 │ │ │ │ + bkpt 0x0030 │ │ │ │ lsls r6, r1, #1 │ │ │ │ asrs r0, r7, #6 │ │ │ │ movs r0, r0 │ │ │ │ - bkpt 0x004c │ │ │ │ + bkpt 0x0054 │ │ │ │ lsls r6, r1, #1 │ │ │ │ - cbnz r6, 329156 >::_M_default_append(unsigned int)@@Base+0xa6592> │ │ │ │ + cbnz r6, 329158 >::_M_default_append(unsigned int)@@Base+0xa6594> │ │ │ │ lsls r6, r1, #1 │ │ │ │ - ldmia r5, {r1, r2, r3, r4, r5, r7} │ │ │ │ + ldmia r5!, {r1, r2, r6, r7} │ │ │ │ lsls r3, r1, #1 │ │ │ │ - cbnz r6, 329158 >::_M_default_append(unsigned int)@@Base+0xa6594> │ │ │ │ + cbnz r6, 32915a >::_M_default_append(unsigned int)@@Base+0xa6596> │ │ │ │ lsls r6, r1, #1 │ │ │ │ - ldmia r5, {r1, r2, r5, r7} │ │ │ │ + ldmia r5, {r1, r2, r3, r5, r7} │ │ │ │ lsls r3, r1, #1 │ │ │ │ ldr r4, [r6, r6] │ │ │ │ lsls r7, r2, #1 │ │ │ │ vminnm.f32 , , │ │ │ │ - cbnz r2, 329158 >::_M_default_append(unsigned int)@@Base+0xa6594> │ │ │ │ + cbnz r2, 32915a >::_M_default_append(unsigned int)@@Base+0xa6596> │ │ │ │ lsls r6, r1, #1 │ │ │ │ - ldmia r5, {r1, r5, r6} │ │ │ │ + ldmia r5, {r1, r3, r5, r6} │ │ │ │ lsls r3, r1, #1 │ │ │ │ mrc2 15, 5, pc, cr5, cr15, {7} │ │ │ │ - cbnz r6, 329158 >::_M_default_append(unsigned int)@@Base+0xa6594> │ │ │ │ + cbnz r6, 32915a >::_M_default_append(unsigned int)@@Base+0xa6596> │ │ │ │ lsls r6, r1, #1 │ │ │ │ - ldmia r5, {r1, r2, r4, r5} │ │ │ │ + ldmia r5, {r1, r2, r3, r4, r5} │ │ │ │ lsls r3, r1, #1 │ │ │ │ push {r4, r5, lr} │ │ │ │ mov.w ip, #4096 @ 0x1000 │ │ │ │ sub.w ip, sp, ip │ │ │ │ str.w r0, [ip, #4064] @ 0xfe0 │ │ │ │ sub sp, #20 │ │ │ │ ldr r1, [pc, #192] @ (3291e0 >::_M_default_append(unsigned int)@@Base+0xa661c>) │ │ │ │ @@ -901308,39 +901309,39 @@ │ │ │ │ ldr r0, [pc, #68] @ (329214 >::_M_default_append(unsigned int)@@Base+0xa6650>) │ │ │ │ mov r1, r4 │ │ │ │ add r0, pc │ │ │ │ bl 17e10 │ │ │ │ b.n 329168 >::_M_default_append(unsigned int)@@Base+0xa65a4> │ │ │ │ blx 1172c <__stack_chk_fail@plt> │ │ │ │ nop │ │ │ │ - pop {r6, pc} │ │ │ │ + pop {r3, r6, pc} │ │ │ │ lsls r6, r1, #1 │ │ │ │ ldr r0, [r4, r3] │ │ │ │ lsls r7, r2, #1 │ │ │ │ - pop {r2, r3, r4, r5, r6, r7} │ │ │ │ + pop {r2, pc} │ │ │ │ lsls r6, r1, #1 │ │ │ │ asrs r0, r7, #6 │ │ │ │ movs r0, r0 │ │ │ │ - pop {r5, pc} │ │ │ │ + pop {r3, r5, pc} │ │ │ │ lsls r6, r1, #1 │ │ │ │ - hlt 0x0022 │ │ │ │ + hlt 0x002a │ │ │ │ lsls r6, r1, #1 │ │ │ │ - ldmia r4, {r1, r4, r7} │ │ │ │ + ldmia r4, {r1, r3, r4, r7} │ │ │ │ lsls r3, r1, #1 │ │ │ │ ldr r0, [r4, r2] │ │ │ │ lsls r7, r2, #1 │ │ │ │ mrc2 15, 2, pc, cr5, cr15, {7} │ │ │ │ - rev16 r6, r3 │ │ │ │ + rev16 r6, r4 │ │ │ │ lsls r6, r1, #1 │ │ │ │ - ldmia r4!, {r1, r2, r3, r6} │ │ │ │ + ldmia r4, {r1, r2, r4, r6} │ │ │ │ lsls r3, r1, #1 │ │ │ │ stc2 15, cr15, [r1, #1020]! @ 0x3fc │ │ │ │ - rev r2, r6 │ │ │ │ + rev r2, r7 │ │ │ │ lsls r6, r1, #1 │ │ │ │ - ldmia r4!, {r1, r5} │ │ │ │ + ldmia r4!, {r1, r3, r5} │ │ │ │ lsls r3, r1, #1 │ │ │ │ movs r0, #1 │ │ │ │ bx lr │ │ │ │ push {r4, r5, r6, lr} │ │ │ │ mov.w ip, #4096 @ 0x1000 │ │ │ │ sub.w ip, sp, ip │ │ │ │ str.w r0, [ip, #3800] @ 0xed8 │ │ │ │ @@ -901411,29 +901412,29 @@ │ │ │ │ pop {r4, r5, r6, pc} │ │ │ │ ldr r3, [pc, #40] @ (3292ec >::_M_default_append(unsigned int)@@Base+0xa6728>) │ │ │ │ add r3, pc │ │ │ │ b.n 329274 >::_M_default_append(unsigned int)@@Base+0xa66b0> │ │ │ │ blx 1172c <__stack_chk_fail@plt> │ │ │ │ ldrsb r2, [r3, r7] │ │ │ │ lsls r7, r2, #1 │ │ │ │ - pop {r4, r5} │ │ │ │ + pop {r3, r4, r5} │ │ │ │ lsls r6, r1, #1 │ │ │ │ asrs r0, r7, #6 │ │ │ │ movs r0, r0 │ │ │ │ - pop {r1, r3, r5} │ │ │ │ + pop {r1, r4, r5} │ │ │ │ lsls r6, r1, #1 │ │ │ │ - pop {r1, r2, r6} │ │ │ │ + pop {r1, r2, r3, r6} │ │ │ │ lsls r6, r1, #1 │ │ │ │ - pop {r6} │ │ │ │ + pop {r3, r6} │ │ │ │ lsls r6, r1, #1 │ │ │ │ - pop {r1, r6} │ │ │ │ + pop {r1, r3, r6} │ │ │ │ lsls r6, r1, #1 │ │ │ │ ldrsb r6, [r3, r5] │ │ │ │ lsls r7, r2, #1 │ │ │ │ - cbnz r0, 32936a >::_M_default_append(unsigned int)@@Base+0xa67a6> │ │ │ │ + cbnz r0, 32936c >::_M_default_append(unsigned int)@@Base+0xa67a8> │ │ │ │ lsls r6, r1, #1 │ │ │ │ stmdb sp!, {r4, r5, r6, r7, r8, r9, sl, fp, lr} │ │ │ │ mov.w ip, #4096 @ 0x1000 │ │ │ │ sub.w ip, sp, ip │ │ │ │ str.w r0, [ip, #4032] @ 0xfc0 │ │ │ │ add.w r4, r1, #131072 @ 0x20000 │ │ │ │ sub sp, #28 │ │ │ │ @@ -901737,19 +901738,19 @@ │ │ │ │ mov r1, r5 │ │ │ │ mov r0, r3 │ │ │ │ bl 13a0c │ │ │ │ movs r3, #2 │ │ │ │ movs r0, #0 │ │ │ │ str r3, [r4, #40] @ 0x28 │ │ │ │ b.n 3293a0 >::_M_default_append(unsigned int)@@Base+0xa67dc> │ │ │ │ - cbnz r6, 329658 >::_M_default_append(unsigned int)@@Base+0xa6a94> │ │ │ │ + cbnz r6, 32965a >::_M_default_append(unsigned int)@@Base+0xa6a96> │ │ │ │ lsls r6, r1, #1 │ │ │ │ - rev16 r4, r2 │ │ │ │ + rev16 r4, r3 │ │ │ │ lsls r6, r1, #1 │ │ │ │ - ldmia r0!, {r2, r4, r5, r6, r7} │ │ │ │ + ldmia r0!, {r2, r3, r4, r5, r6, r7} │ │ │ │ lsls r3, r1, #1 │ │ │ │ push {r4, r5, lr} │ │ │ │ mov.w ip, #4096 @ 0x1000 │ │ │ │ sub.w ip, sp, ip │ │ │ │ str.w r0, [ip, #4048] @ 0xfd0 │ │ │ │ ldr r2, [pc, #692] @ (3298ec >::_M_default_append(unsigned int)@@Base+0xa6d28>) │ │ │ │ add.w r4, r1, #131072 @ 0x20000 │ │ │ │ @@ -902117,49 +902118,49 @@ │ │ │ │ ldr r0, [pc, #88] @ (329a58 >::_M_default_append(unsigned int)@@Base+0xa6e94>) │ │ │ │ mov r1, r4 │ │ │ │ add r0, pc │ │ │ │ bl 17e10 │ │ │ │ b.n 329954 >::_M_default_append(unsigned int)@@Base+0xa6d90> │ │ │ │ blx 1172c <__stack_chk_fail@plt> │ │ │ │ nop │ │ │ │ - setend le │ │ │ │ + setend be │ │ │ │ lsls r6, r1, #1 │ │ │ │ str r4, [r6, r3] │ │ │ │ lsls r7, r2, #1 │ │ │ │ - setpan #0 │ │ │ │ + setpan #1 │ │ │ │ lsls r6, r1, #1 │ │ │ │ asrs r0, r7, #6 │ │ │ │ movs r0, r0 │ │ │ │ - @ instruction: 0xb630 │ │ │ │ + @ instruction: 0xb638 │ │ │ │ lsls r6, r1, #1 │ │ │ │ - push {r1, r2, r5, lr} │ │ │ │ + push {r1, r2, r3, r5, lr} │ │ │ │ lsls r6, r1, #1 │ │ │ │ - stmia r4!, {r1, r2, r5, r7} │ │ │ │ + stmia r4!, {r1, r2, r3, r5, r7} │ │ │ │ lsls r3, r1, #1 │ │ │ │ - push {r1, r2, r3, lr} │ │ │ │ + push {r1, r2, r4, lr} │ │ │ │ lsls r6, r1, #1 │ │ │ │ - stmia r4!, {r1, r2, r3, r7} │ │ │ │ + stmia r4!, {r1, r2, r4, r7} │ │ │ │ lsls r3, r1, #1 │ │ │ │ str r4, [r3, r2] │ │ │ │ lsls r7, r2, #1 │ │ │ │ vminnm.f32 , , │ │ │ │ - push {r1, r3, r6, r7} │ │ │ │ + push {r1, r4, r6, r7} │ │ │ │ lsls r6, r1, #1 │ │ │ │ - stmia r4!, {r1, r3, r6} │ │ │ │ + stmia r4!, {r1, r4, r6} │ │ │ │ lsls r3, r1, #1 │ │ │ │ ldr.w pc, [sp, #255]! │ │ │ │ - push {r1, r2, r3, r4, r7} │ │ │ │ + push {r1, r2, r5, r7} │ │ │ │ lsls r6, r1, #1 │ │ │ │ - stmia r4!, {r1, r2, r3, r4} │ │ │ │ + stmia r4!, {r1, r2, r5} │ │ │ │ lsls r3, r1, #1 │ │ │ │ lsrs r5, r4, #12 │ │ │ │ movs r0, r0 │ │ │ │ - push {r1, r4, r5, r6} │ │ │ │ + push {r1, r3, r4, r5, r6} │ │ │ │ lsls r6, r1, #1 │ │ │ │ - stmia r3!, {r1, r4, r5, r6, r7} │ │ │ │ + stmia r3!, {r1, r3, r4, r5, r6, r7} │ │ │ │ lsls r3, r1, #1 │ │ │ │ push {r4, r5, lr} │ │ │ │ mov.w ip, #4096 @ 0x1000 │ │ │ │ sub.w ip, sp, ip │ │ │ │ str.w r0, [ip, #4064] @ 0xfe0 │ │ │ │ sub sp, #20 │ │ │ │ ldr r1, [pc, #236] @ (329b5c >::_M_default_append(unsigned int)@@Base+0xa6f98>) │ │ │ │ @@ -902256,45 +902257,45 @@ │ │ │ │ ldr r0, [pc, #80] @ (329b9c >::_M_default_append(unsigned int)@@Base+0xa6fd8>) │ │ │ │ mov r1, r4 │ │ │ │ add r0, pc │ │ │ │ bl 17e10 │ │ │ │ b.n 329ab8 >::_M_default_append(unsigned int)@@Base+0xa6ef4> │ │ │ │ blx 1172c <__stack_chk_fail@plt> │ │ │ │ nop │ │ │ │ - push {r2, r3, r5, r6, r7} │ │ │ │ + push {r2, r4, r5, r6, r7} │ │ │ │ lsls r6, r1, #1 │ │ │ │ ldr r7, [pc, #576] @ (329da4 >::_M_default_append(unsigned int)@@Base+0xa71e0>) │ │ │ │ lsls r7, r2, #1 │ │ │ │ - push {r2, r3, r5, r7} │ │ │ │ + push {r2, r4, r5, r7} │ │ │ │ lsls r6, r1, #1 │ │ │ │ asrs r0, r7, #6 │ │ │ │ movs r0, r0 │ │ │ │ - push {r2, r3, r6, r7} │ │ │ │ + push {r2, r4, r6, r7} │ │ │ │ lsls r6, r1, #1 │ │ │ │ - cbz r2, 329be4 >::_M_default_append(unsigned int)@@Base+0xa7020> │ │ │ │ + cbz r2, 329be6 >::_M_default_append(unsigned int)@@Base+0xa7022> │ │ │ │ lsls r6, r1, #1 │ │ │ │ - stmia r3!, {r1, r6} │ │ │ │ + stmia r3!, {r1, r3, r6} │ │ │ │ lsls r3, r1, #1 │ │ │ │ ldr r7, [pc, #320] @ (329cbc >::_M_default_append(unsigned int)@@Base+0xa70f8>) │ │ │ │ lsls r7, r2, #1 │ │ │ │ mrc2 15, 0, pc, cr13, cr15, {7} │ │ │ │ - cbz r6, 329be2 >::_M_default_append(unsigned int)@@Base+0xa701e> │ │ │ │ + cbz r6, 329be4 >::_M_default_append(unsigned int)@@Base+0xa7020> │ │ │ │ lsls r6, r1, #1 │ │ │ │ - stmia r2!, {r1, r2, r3, r4, r5, r6, r7} │ │ │ │ + stmia r3!, {r1, r2} │ │ │ │ lsls r3, r1, #1 │ │ │ │ bl 23bb8a │ │ │ │ - cbz r2, 329be4 >::_M_default_append(unsigned int)@@Base+0xa7020> │ │ │ │ + cbz r2, 329be6 >::_M_default_append(unsigned int)@@Base+0xa7022> │ │ │ │ lsls r6, r1, #1 │ │ │ │ - stmia r2!, {r1, r4, r6, r7} │ │ │ │ + stmia r2!, {r1, r3, r4, r6, r7} │ │ │ │ lsls r3, r1, #1 │ │ │ │ lsrs r1, r3, #7 │ │ │ │ movs r0, r0 │ │ │ │ - cbz r6, 329be4 >::_M_default_append(unsigned int)@@Base+0xa7020> │ │ │ │ + cbz r6, 329be6 >::_M_default_append(unsigned int)@@Base+0xa7022> │ │ │ │ lsls r6, r1, #1 │ │ │ │ - stmia r2!, {r1, r2, r5, r7} │ │ │ │ + stmia r2!, {r1, r2, r3, r5, r7} │ │ │ │ lsls r3, r1, #1 │ │ │ │ stmdb sp!, {r4, r5, r6, r7, r8, r9, sl, fp, lr} │ │ │ │ mov.w ip, #0 │ │ │ │ mov.w lr, #196608 @ 0x30000 │ │ │ │ vpush {d8} │ │ │ │ sub.w ip, sp, ip │ │ │ │ sub.w lr, ip, lr │ │ │ │ @@ -903037,111 +903038,111 @@ │ │ │ │ add r0, pc │ │ │ │ bl 17e10 │ │ │ │ b.n 329f96 >::_M_default_append(unsigned int)@@Base+0xa73d2> │ │ │ │ ldr r6, [pc, #208] @ (32a514 >::_M_default_append(unsigned int)@@Base+0xa7950>) │ │ │ │ lsls r7, r2, #1 │ │ │ │ asrs r0, r7, #6 │ │ │ │ movs r0, r0 │ │ │ │ - uxtb r4, r5 │ │ │ │ + uxtb r4, r6 │ │ │ │ lsls r6, r1, #1 │ │ │ │ - b.n 32a2b4 >::_M_default_append(unsigned int)@@Base+0xa76f0> │ │ │ │ + b.n 32a2c4 >::_M_default_append(unsigned int)@@Base+0xa7700> │ │ │ │ lsls r3, r1, #1 │ │ │ │ - cbz r0, 32a460 >::_M_default_append(unsigned int)@@Base+0xa789c> │ │ │ │ + cbz r0, 32a462 >::_M_default_append(unsigned int)@@Base+0xa789e> │ │ │ │ lsls r6, r1, #1 │ │ │ │ - cbz r0, 32a4a8 >::_M_default_append(unsigned int)@@Base+0xa78e4> │ │ │ │ + cbz r0, 32a4aa >::_M_default_append(unsigned int)@@Base+0xa78e6> │ │ │ │ lsls r6, r1, #1 │ │ │ │ - cbz r2, 32a460 >::_M_default_append(unsigned int)@@Base+0xa789c> │ │ │ │ + cbz r2, 32a462 >::_M_default_append(unsigned int)@@Base+0xa789e> │ │ │ │ lsls r6, r1, #1 │ │ │ │ - stmia r0!, {r4, r7} │ │ │ │ + stmia r0!, {r3, r4, r7} │ │ │ │ lsls r3, r1, #1 │ │ │ │ ldr r4, [pc, #592] @ (32a6b4 >::_M_default_append(unsigned int)@@Base+0xa7af0>) │ │ │ │ lsls r7, r2, #1 │ │ │ │ - cbz r0, 32a46c >::_M_default_append(unsigned int)@@Base+0xa78a8> │ │ │ │ + cbz r0, 32a46e >::_M_default_append(unsigned int)@@Base+0xa78aa> │ │ │ │ lsls r6, r1, #1 │ │ │ │ - add r7, sp, #760 @ 0x2f8 │ │ │ │ + add r7, sp, #792 @ 0x318 │ │ │ │ lsls r6, r1, #1 │ │ │ │ - itt cc │ │ │ │ - lslcc r3, r1, #1 │ │ │ │ - addcc r7, sp, #584 @ 0x248 │ │ │ │ + itt mi │ │ │ │ + lslmi r3, r1, #1 │ │ │ │ + addmi r7, sp, #616 @ 0x268 │ │ │ │ lsls r6, r1, #1 │ │ │ │ - yield │ │ │ │ - lsls r3, r1, #1 │ │ │ │ - add r7, sp, #464 @ 0x1d0 │ │ │ │ + it ne │ │ │ │ + lslne r3, r1, #1 │ │ │ │ + add r7, sp, #496 @ 0x1f0 │ │ │ │ lsls r6, r1, #1 │ │ │ │ - bkpt 0x00f2 │ │ │ │ + bkpt 0x00fa │ │ │ │ lsls r3, r1, #1 │ │ │ │ - add r7, sp, #640 @ 0x280 │ │ │ │ + add r7, sp, #672 @ 0x2a0 │ │ │ │ lsls r6, r1, #1 │ │ │ │ - add r6, sp, #928 @ 0x3a0 │ │ │ │ + add r6, sp, #960 @ 0x3c0 │ │ │ │ lsls r6, r1, #1 │ │ │ │ - bkpt 0x0064 │ │ │ │ + bkpt 0x006c │ │ │ │ lsls r3, r1, #1 │ │ │ │ - add r6, sp, #792 @ 0x318 │ │ │ │ + add r6, sp, #824 @ 0x338 │ │ │ │ lsls r6, r1, #1 │ │ │ │ - bkpt 0x0044 │ │ │ │ + bkpt 0x004c │ │ │ │ lsls r3, r1, #1 │ │ │ │ - add r6, sp, #680 @ 0x2a8 │ │ │ │ + add r6, sp, #712 @ 0x2c8 │ │ │ │ lsls r6, r1, #1 │ │ │ │ - bkpt 0x0028 │ │ │ │ + bkpt 0x0030 │ │ │ │ lsls r3, r1, #1 │ │ │ │ - add r6, sp, #688 @ 0x2b0 │ │ │ │ + add r6, sp, #720 @ 0x2d0 │ │ │ │ lsls r6, r1, #1 │ │ │ │ - add r6, sp, #968 @ 0x3c8 │ │ │ │ + add r6, sp, #1000 @ 0x3e8 │ │ │ │ lsls r6, r1, #1 │ │ │ │ - adds r0, r1, #3 │ │ │ │ + adds r0, r2, #3 │ │ │ │ lsls r6, r1, #1 │ │ │ │ - add r6, sp, #544 @ 0x220 │ │ │ │ + add r6, sp, #576 @ 0x240 │ │ │ │ lsls r6, r1, #1 │ │ │ │ - add r5, sp, #312 @ 0x138 │ │ │ │ + add r5, sp, #344 @ 0x158 │ │ │ │ lsls r6, r1, #1 │ │ │ │ - add r4, sp, #392 @ 0x188 │ │ │ │ + add r4, sp, #424 @ 0x1a8 │ │ │ │ lsls r6, r1, #1 │ │ │ │ - cbnz r0, 32a530 >::_M_default_append(unsigned int)@@Base+0xa796c> │ │ │ │ + cbnz r0, 32a532 >::_M_default_append(unsigned int)@@Base+0xa796e> │ │ │ │ lsls r3, r1, #1 │ │ │ │ - add r5, sp, #312 @ 0x138 │ │ │ │ + add r5, sp, #344 @ 0x158 │ │ │ │ lsls r6, r1, #1 │ │ │ │ - add r5, sp, #200 @ 0xc8 │ │ │ │ + add r5, sp, #232 @ 0xe8 │ │ │ │ lsls r6, r1, #1 │ │ │ │ - add r3, sp, #456 @ 0x1c8 │ │ │ │ + add r3, sp, #488 @ 0x1e8 │ │ │ │ lsls r6, r1, #1 │ │ │ │ - revsh r0, r6 │ │ │ │ + revsh r0, r7 │ │ │ │ lsls r3, r1, #1 │ │ │ │ - add r3, sp, #352 @ 0x160 │ │ │ │ + add r3, sp, #384 @ 0x180 │ │ │ │ lsls r6, r1, #1 │ │ │ │ - revsh r6, r2 │ │ │ │ + revsh r6, r3 │ │ │ │ lsls r3, r1, #1 │ │ │ │ - add r3, sp, #240 @ 0xf0 │ │ │ │ + add r3, sp, #272 @ 0x110 │ │ │ │ lsls r6, r1, #1 │ │ │ │ - strh r2, [r5, #22] │ │ │ │ + strh r2, [r6, #22] │ │ │ │ lsls r5, r1, #1 │ │ │ │ - add r4, sp, #320 @ 0x140 │ │ │ │ + add r4, sp, #352 @ 0x160 │ │ │ │ lsls r6, r1, #1 │ │ │ │ - add r2, sp, #1000 @ 0x3e8 │ │ │ │ + add r3, sp, #8 │ │ │ │ lsls r6, r1, #1 │ │ │ │ - rev16 r0, r7 │ │ │ │ + hlt 0x0000 │ │ │ │ lsls r3, r1, #1 │ │ │ │ - add r2, sp, #896 @ 0x380 │ │ │ │ + add r2, sp, #928 @ 0x3a0 │ │ │ │ lsls r6, r1, #1 │ │ │ │ - rev16 r6, r3 │ │ │ │ + rev16 r6, r4 │ │ │ │ lsls r3, r1, #1 │ │ │ │ - add r4, sp, #128 @ 0x80 │ │ │ │ + add r4, sp, #160 @ 0xa0 │ │ │ │ lsls r6, r1, #1 │ │ │ │ - add r4, sp, #456 @ 0x1c8 │ │ │ │ + add r4, sp, #488 @ 0x1e8 │ │ │ │ lsls r6, r1, #1 │ │ │ │ - add r2, sp, #464 @ 0x1d0 │ │ │ │ + add r2, sp, #496 @ 0x1f0 │ │ │ │ lsls r6, r1, #1 │ │ │ │ - cbnz r2, 32a538 >::_M_default_append(unsigned int)@@Base+0xa7974> │ │ │ │ + cbnz r2, 32a53a >::_M_default_append(unsigned int)@@Base+0xa7976> │ │ │ │ lsls r3, r1, #1 │ │ │ │ - add r2, sp, #360 @ 0x168 │ │ │ │ + add r2, sp, #392 @ 0x188 │ │ │ │ lsls r6, r1, #1 │ │ │ │ - cbnz r0, 32a53a >::_M_default_append(unsigned int)@@Base+0xa7976> │ │ │ │ + cbnz r0, 32a53c >::_M_default_append(unsigned int)@@Base+0xa7978> │ │ │ │ lsls r3, r1, #1 │ │ │ │ - add r2, sp, #248 @ 0xf8 │ │ │ │ + add r2, sp, #280 @ 0x118 │ │ │ │ lsls r6, r1, #1 │ │ │ │ - cbnz r4, 32a53a >::_M_default_append(unsigned int)@@Base+0xa7976> │ │ │ │ + cbnz r4, 32a53c >::_M_default_append(unsigned int)@@Base+0xa7978> │ │ │ │ lsls r3, r1, #1 │ │ │ │ push {lr} │ │ │ │ mov.w ip, #4096 @ 0x1000 │ │ │ │ sub.w ip, sp, ip │ │ │ │ str.w r0, [ip, #4080] @ 0xff0 │ │ │ │ sub sp, #12 │ │ │ │ bl 329ba0 >::_M_default_append(unsigned int)@@Base+0xa6fdc> │ │ │ │ @@ -903162,17 +903163,17 @@ │ │ │ │ add r0, pc │ │ │ │ bl 17e10 │ │ │ │ ldr r3, [sp, #4] │ │ │ │ mov r0, r3 │ │ │ │ add sp, #12 │ │ │ │ pop {pc} │ │ │ │ nop │ │ │ │ - add r1, sp, #208 @ 0xd0 │ │ │ │ + add r1, sp, #240 @ 0xf0 │ │ │ │ lsls r6, r1, #1 │ │ │ │ - @ instruction: 0xb8b4 │ │ │ │ + @ instruction: 0xb8bc │ │ │ │ lsls r3, r1, #1 │ │ │ │ stmdb sp!, {r4, r5, r6, r7, r8, r9, sl, fp, lr} │ │ │ │ mov.w ip, #4096 @ 0x1000 │ │ │ │ sub.w ip, sp, ip │ │ │ │ str.w r0, [ip] │ │ │ │ sub.w ip, ip, #4096 @ 0x1000 │ │ │ │ str.w r0, [ip, #2960] @ 0xb90 │ │ │ │ @@ -903457,58 +903458,58 @@ │ │ │ │ b.n 32a772 >::_M_default_append(unsigned int)@@Base+0xa7bae> │ │ │ │ blx 1172c <__stack_chk_fail@plt> │ │ │ │ nop │ │ │ │ add sl, r2 │ │ │ │ lsls r7, r2, #1 │ │ │ │ asrs r0, r7, #6 │ │ │ │ movs r0, r0 │ │ │ │ - udf #112 @ 0x70 │ │ │ │ + udf #120 @ 0x78 │ │ │ │ lsls r3, r1, #1 │ │ │ │ - add r3, sp, #112 @ 0x70 │ │ │ │ + add r3, sp, #144 @ 0x90 │ │ │ │ lsls r6, r1, #1 │ │ │ │ - add r2, sp, #976 @ 0x3d0 │ │ │ │ + add r2, sp, #1008 @ 0x3f0 │ │ │ │ lsls r6, r1, #1 │ │ │ │ - str r5, [sp, #152] @ 0x98 │ │ │ │ + str r5, [sp, #184] @ 0xb8 │ │ │ │ lsls r6, r1, #1 │ │ │ │ - str r5, [sp, #928] @ 0x3a0 │ │ │ │ + str r5, [sp, #960] @ 0x3c0 │ │ │ │ lsls r6, r1, #1 │ │ │ │ - str r5, [sp, #880] @ 0x370 │ │ │ │ + str r5, [sp, #912] @ 0x390 │ │ │ │ lsls r6, r1, #1 │ │ │ │ - add r3, sp, #560 @ 0x230 │ │ │ │ + add r3, sp, #592 @ 0x250 │ │ │ │ lsls r6, r1, #1 │ │ │ │ orrs r4, r6 │ │ │ │ lsls r7, r2, #1 │ │ │ │ - subw r0, lr, #2125 @ 0x84d │ │ │ │ - ldr r2, [r2, #48] @ 0x30 │ │ │ │ + @ instruction: 0xf6b6004d │ │ │ │ + ldr r2, [r3, #48] @ 0x30 │ │ │ │ lsls r3, r1, #1 │ │ │ │ - add r1, sp, #880 @ 0x370 │ │ │ │ + add r1, sp, #912 @ 0x390 │ │ │ │ lsls r6, r1, #1 │ │ │ │ - str r4, [sp, #704] @ 0x2c0 │ │ │ │ + str r4, [sp, #736] @ 0x2e0 │ │ │ │ lsls r6, r1, #1 │ │ │ │ - add r1, sp, #304 @ 0x130 │ │ │ │ + add r1, sp, #336 @ 0x150 │ │ │ │ lsls r6, r1, #1 │ │ │ │ - add r1, sp, #512 @ 0x200 │ │ │ │ + add r1, sp, #544 @ 0x220 │ │ │ │ lsls r6, r1, #1 │ │ │ │ - strb r6, [r1, #15] │ │ │ │ + strb r6, [r2, #15] │ │ │ │ lsls r4, r1, #1 │ │ │ │ - add r1, sp, #48 @ 0x30 │ │ │ │ + add r1, sp, #80 @ 0x50 │ │ │ │ lsls r6, r1, #1 │ │ │ │ - add r2, sp, #272 @ 0x110 │ │ │ │ + add r2, sp, #304 @ 0x130 │ │ │ │ lsls r6, r1, #1 │ │ │ │ - add r0, sp, #856 @ 0x358 │ │ │ │ + add r0, sp, #888 @ 0x378 │ │ │ │ lsls r6, r1, #1 │ │ │ │ - add r1, sp, #752 @ 0x2f0 │ │ │ │ + add r1, sp, #784 @ 0x310 │ │ │ │ lsls r6, r1, #1 │ │ │ │ - add r0, sp, #704 @ 0x2c0 │ │ │ │ + add r0, sp, #736 @ 0x2e0 │ │ │ │ lsls r6, r1, #1 │ │ │ │ - ldrb r6, [r3, #24] │ │ │ │ + ldrb r6, [r4, #24] │ │ │ │ lsls r5, r1, #1 │ │ │ │ - add r0, sp, #560 @ 0x230 │ │ │ │ + add r0, sp, #592 @ 0x250 │ │ │ │ lsls r6, r1, #1 │ │ │ │ - add r1, sp, #152 @ 0x98 │ │ │ │ + add r1, sp, #184 @ 0xb8 │ │ │ │ lsls r6, r1, #1 │ │ │ │ push {r3, r4, r5, r6, r7, lr} │ │ │ │ mov.w ip, #4096 @ 0x1000 │ │ │ │ sub.w ip, sp, ip │ │ │ │ str.w r0, [ip, #4072] @ 0xfe8 │ │ │ │ mov r6, r3 │ │ │ │ movs r3, #1 │ │ │ │ @@ -903562,25 +903563,25 @@ │ │ │ │ add r0, pc │ │ │ │ adds r0, #12 │ │ │ │ bl 17c90 │ │ │ │ ldr r0, [pc, #28] @ (32a948 >::_M_default_append(unsigned int)@@Base+0xa7d84>) │ │ │ │ add r0, pc │ │ │ │ bl 17e10 │ │ │ │ b.n 32a8e2 >::_M_default_append(unsigned int)@@Base+0xa7d1e> │ │ │ │ - add r7, pc, #760 @ (adr r7, 32ac30 >::_M_default_append(unsigned int)@@Base+0xa806c>) │ │ │ │ + add r7, pc, #792 @ (adr r7, 32ac50 >::_M_default_append(unsigned int)@@Base+0xa808c>) │ │ │ │ lsls r6, r1, #1 │ │ │ │ - push {r1, r2, r3, r4, r5, r6, r7} │ │ │ │ + push {r1, r2, lr} │ │ │ │ lsls r3, r1, #1 │ │ │ │ - add r7, pc, #656 @ (adr r7, 32abd0 >::_M_default_append(unsigned int)@@Base+0xa800c>) │ │ │ │ + add r7, pc, #688 @ (adr r7, 32abf0 >::_M_default_append(unsigned int)@@Base+0xa802c>) │ │ │ │ lsls r6, r1, #1 │ │ │ │ - push {r2, r5, r6, r7} │ │ │ │ + push {r2, r3, r5, r6, r7} │ │ │ │ lsls r3, r1, #1 │ │ │ │ - add r7, pc, #536 @ (adr r7, 32ab60 >::_M_default_append(unsigned int)@@Base+0xa7f9c>) │ │ │ │ + add r7, pc, #568 @ (adr r7, 32ab80 >::_M_default_append(unsigned int)@@Base+0xa7fbc>) │ │ │ │ lsls r6, r1, #1 │ │ │ │ - add r1, sp, #320 @ 0x140 │ │ │ │ + add r1, sp, #352 @ 0x160 │ │ │ │ lsls r6, r1, #1 │ │ │ │ push {r4, r5, lr} │ │ │ │ mov.w ip, #4096 @ 0x1000 │ │ │ │ sub.w ip, sp, ip │ │ │ │ str.w r0, [ip, #4064] @ 0xfe0 │ │ │ │ sub sp, #20 │ │ │ │ ldr r1, [pc, #212] @ (32aa34 >::_M_default_append(unsigned int)@@Base+0xa7e70>) │ │ │ │ @@ -903668,43 +903669,43 @@ │ │ │ │ ldr r0, [pc, #76] @ (32aa70 >::_M_default_append(unsigned int)@@Base+0xa7eac>) │ │ │ │ mov r1, r4 │ │ │ │ add r0, pc │ │ │ │ bl 17e10 │ │ │ │ b.n 32a9a6 >::_M_default_append(unsigned int)@@Base+0xa7de2> │ │ │ │ blx 1172c <__stack_chk_fail@plt> │ │ │ │ nop │ │ │ │ - lsls r4, r1, #25 │ │ │ │ + lsls r4, r2, #25 │ │ │ │ lsls r6, r1, #1 │ │ │ │ lsls r0, r4 │ │ │ │ lsls r7, r2, #1 │ │ │ │ - add r1, sp, #336 @ 0x150 │ │ │ │ + add r1, sp, #368 @ 0x170 │ │ │ │ lsls r6, r1, #1 │ │ │ │ asrs r0, r7, #6 │ │ │ │ movs r0, r0 │ │ │ │ - add r1, sp, #448 @ 0x1c0 │ │ │ │ + add r1, sp, #480 @ 0x1e0 │ │ │ │ lsls r6, r1, #1 │ │ │ │ - add r7, pc, #80 @ (adr r7, 32aa9c >::_M_default_append(unsigned int)@@Base+0xa7ed8>) │ │ │ │ + add r7, pc, #112 @ (adr r7, 32aabc >::_M_default_append(unsigned int)@@Base+0xa7ef8>) │ │ │ │ lsls r6, r1, #1 │ │ │ │ - push {r2, r4, r6} │ │ │ │ + push {r2, r3, r4, r6} │ │ │ │ lsls r3, r1, #1 │ │ │ │ - add r6, pc, #1016 @ (adr r6, 32ae4c >::_M_default_append(unsigned int)@@Base+0xa8288>) │ │ │ │ + add r7, pc, #24 @ (adr r7, 32aa6c >::_M_default_append(unsigned int)@@Base+0xa7ea8>) │ │ │ │ lsls r6, r1, #1 │ │ │ │ - push {r1, r2, r3, r4, r5} │ │ │ │ + push {r1, r2, r6} │ │ │ │ lsls r3, r1, #1 │ │ │ │ eors r4, r1 │ │ │ │ lsls r7, r2, #1 │ │ │ │ vminnm.f32 , , │ │ │ │ - add r6, pc, #744 @ (adr r6, 32ad4c >::_M_default_append(unsigned int)@@Base+0xa8188>) │ │ │ │ + add r6, pc, #776 @ (adr r6, 32ad6c >::_M_default_append(unsigned int)@@Base+0xa81a8>) │ │ │ │ lsls r6, r1, #1 │ │ │ │ - cbz r2, 32aae6 >::_M_default_append(unsigned int)@@Base+0xa7f22> │ │ │ │ + push {r1} │ │ │ │ lsls r3, r1, #1 │ │ │ │ mrc2 15, 4, pc, cr9, cr15, {7} │ │ │ │ - add r6, pc, #568 @ (adr r6, 32aca8 >::_M_default_append(unsigned int)@@Base+0xa80e4>) │ │ │ │ + add r6, pc, #600 @ (adr r6, 32acc8 >::_M_default_append(unsigned int)@@Base+0xa8104>) │ │ │ │ lsls r6, r1, #1 │ │ │ │ - cbz r6, 32aae6 >::_M_default_append(unsigned int)@@Base+0xa7f22> │ │ │ │ + cbz r6, 32aae8 >::_M_default_append(unsigned int)@@Base+0xa7f24> │ │ │ │ lsls r3, r1, #1 │ │ │ │ push {r4, r5, lr} │ │ │ │ mov.w ip, #4096 @ 0x1000 │ │ │ │ sub.w ip, sp, ip │ │ │ │ str.w r0, [ip, #4064] @ 0xfe0 │ │ │ │ sub sp, #20 │ │ │ │ ldr r1, [pc, #188] @ (32ab44 >::_M_default_append(unsigned int)@@Base+0xa7f80>) │ │ │ │ @@ -903782,39 +903783,39 @@ │ │ │ │ bl 17c90 │ │ │ │ ldr r0, [pc, #64] @ (32ab78 >::_M_default_append(unsigned int)@@Base+0xa7fb4>) │ │ │ │ mov r1, r4 │ │ │ │ add r0, pc │ │ │ │ bl 17e10 │ │ │ │ b.n 32aace >::_M_default_append(unsigned int)@@Base+0xa7f0a> │ │ │ │ blx 1172c <__stack_chk_fail@plt> │ │ │ │ - lsls r4, r4, #20 │ │ │ │ + lsls r4, r5, #20 │ │ │ │ lsls r6, r1, #1 │ │ │ │ subs r7, #120 @ 0x78 │ │ │ │ lsls r7, r2, #1 │ │ │ │ - add r0, sp, #176 @ 0xb0 │ │ │ │ + add r0, sp, #208 @ 0xd0 │ │ │ │ lsls r6, r1, #1 │ │ │ │ asrs r0, r7, #6 │ │ │ │ movs r0, r0 │ │ │ │ - add r0, sp, #288 @ 0x120 │ │ │ │ + add r0, sp, #320 @ 0x140 │ │ │ │ lsls r6, r1, #1 │ │ │ │ - add r5, pc, #944 @ (adr r5, 32af0c >::_M_default_append(unsigned int)@@Base+0xa8348>) │ │ │ │ + add r5, pc, #976 @ (adr r5, 32af2c >::_M_default_append(unsigned int)@@Base+0xa8368>) │ │ │ │ lsls r6, r1, #1 │ │ │ │ - cbz r4, 32abaa >::_M_default_append(unsigned int)@@Base+0xa7fe6> │ │ │ │ + cbz r4, 32abac >::_M_default_append(unsigned int)@@Base+0xa7fe8> │ │ │ │ lsls r3, r1, #1 │ │ │ │ subs r7, #58 @ 0x3a │ │ │ │ lsls r7, r2, #1 │ │ │ │ mrc2 15, 2, pc, cr11, cr15, {7} │ │ │ │ - add r5, pc, #672 @ (adr r5, 32ae0c >::_M_default_append(unsigned int)@@Base+0xa8248>) │ │ │ │ + add r5, pc, #704 @ (adr r5, 32ae2c >::_M_default_append(unsigned int)@@Base+0xa8268>) │ │ │ │ lsls r6, r1, #1 │ │ │ │ - uxtb r0, r5 │ │ │ │ + uxtb r0, r6 │ │ │ │ lsls r3, r1, #1 │ │ │ │ stc2 15, cr15, [r7, #1020] @ 0x3fc │ │ │ │ - add r5, pc, #496 @ (adr r5, 32ad68 >::_M_default_append(unsigned int)@@Base+0xa81a4>) │ │ │ │ + add r5, pc, #528 @ (adr r5, 32ad88 >::_M_default_append(unsigned int)@@Base+0xa81c4>) │ │ │ │ lsls r6, r1, #1 │ │ │ │ - uxth r4, r7 │ │ │ │ + uxtb r4, r0 │ │ │ │ lsls r3, r1, #1 │ │ │ │ movs r0, r0 │ │ │ │ movs r0, r0 │ │ │ │ ldr.w r0, [r1, #212] @ 0xd4 │ │ │ │ bx lr │ │ │ │ nop │ │ │ │ ldr r0, [r1, #0] │ │ │ │ @@ -903906,25 +903907,25 @@ │ │ │ │ adds r0, #12 │ │ │ │ bl 17c90 │ │ │ │ ldr r0, [pc, #32] @ (32ac8c >::_M_default_append(unsigned int)@@Base+0xa80c8>) │ │ │ │ mov.w r1, #4294967295 @ 0xffffffff │ │ │ │ add r0, pc │ │ │ │ bl 17e10 │ │ │ │ b.n 32ac2c >::_M_default_append(unsigned int)@@Base+0xa8068> │ │ │ │ - add r6, pc, #976 @ (adr r6, 32b04c >::_M_default_append(unsigned int)@@Base+0xa8488>) │ │ │ │ + add r6, pc, #1008 @ (adr r6, 32b06c >::_M_default_append(unsigned int)@@Base+0xa84a8>) │ │ │ │ lsls r6, r1, #1 │ │ │ │ - add r6, pc, #976 @ (adr r6, 32b050 >::_M_default_append(unsigned int)@@Base+0xa848c>) │ │ │ │ + add r6, pc, #1008 @ (adr r6, 32b070 >::_M_default_append(unsigned int)@@Base+0xa84ac>) │ │ │ │ lsls r6, r1, #1 │ │ │ │ - cbz r6, 32acb6 >::_M_default_append(unsigned int)@@Base+0xa80f2> │ │ │ │ + cbz r6, 32acb8 >::_M_default_append(unsigned int)@@Base+0xa80f4> │ │ │ │ lsls r3, r1, #1 │ │ │ │ - add r6, pc, #712 @ (adr r6, 32af50 >::_M_default_append(unsigned int)@@Base+0xa838c>) │ │ │ │ + add r6, pc, #744 @ (adr r6, 32af70 >::_M_default_append(unsigned int)@@Base+0xa83ac>) │ │ │ │ lsls r6, r1, #1 │ │ │ │ - add r6, pc, #680 @ (adr r6, 32af34 >::_M_default_append(unsigned int)@@Base+0xa8370>) │ │ │ │ + add r6, pc, #712 @ (adr r6, 32af54 >::_M_default_append(unsigned int)@@Base+0xa8390>) │ │ │ │ lsls r6, r1, #1 │ │ │ │ - cbz r4, 32acb0 >::_M_default_append(unsigned int)@@Base+0xa80ec> │ │ │ │ + cbz r4, 32acb2 >::_M_default_append(unsigned int)@@Base+0xa80ee> │ │ │ │ lsls r3, r1, #1 │ │ │ │ push {r4, r5, r6, lr} │ │ │ │ mov.w ip, #4096 @ 0x1000 │ │ │ │ sub.w ip, sp, ip │ │ │ │ str.w r0, [ip, #4024] @ 0xfb8 │ │ │ │ sub sp, #56 @ 0x38 │ │ │ │ ldr r4, [pc, #200] @ (32ad6c >::_M_default_append(unsigned int)@@Base+0xa81a8>) │ │ │ │ @@ -904011,27 +904012,27 @@ │ │ │ │ bl 17e10 │ │ │ │ b.n 32acfe >::_M_default_append(unsigned int)@@Base+0xa813a> │ │ │ │ blx 1172c <__stack_chk_fail@plt> │ │ │ │ subs r5, #104 @ 0x68 │ │ │ │ lsls r7, r2, #1 │ │ │ │ asrs r0, r7, #6 │ │ │ │ movs r0, r0 │ │ │ │ - add r6, pc, #128 @ (adr r6, 32adf8 >::_M_default_append(unsigned int)@@Base+0xa8234>) │ │ │ │ + add r6, pc, #160 @ (adr r6, 32ae18 >::_M_default_append(unsigned int)@@Base+0xa8254>) │ │ │ │ lsls r6, r1, #1 │ │ │ │ - sub sp, #496 @ 0x1f0 │ │ │ │ + cbz r4, 32ad7c >::_M_default_append(unsigned int)@@Base+0xa81b8> │ │ │ │ lsls r3, r1, #1 │ │ │ │ subs r5, #10 │ │ │ │ lsls r7, r2, #1 │ │ │ │ - add r5, pc, #896 @ (adr r5, 32b104 >::_M_default_append(unsigned int)@@Base+0xa8540>) │ │ │ │ + add r5, pc, #928 @ (adr r5, 32b124 >::_M_default_append(unsigned int)@@Base+0xa8560>) │ │ │ │ lsls r6, r1, #1 │ │ │ │ - sub sp, #240 @ 0xf0 │ │ │ │ + sub sp, #272 @ 0x110 │ │ │ │ lsls r3, r1, #1 │ │ │ │ - add r5, pc, #736 @ (adr r5, 32b06c >::_M_default_append(unsigned int)@@Base+0xa84a8>) │ │ │ │ + add r5, pc, #768 @ (adr r5, 32b08c >::_M_default_append(unsigned int)@@Base+0xa84c8>) │ │ │ │ lsls r6, r1, #1 │ │ │ │ - sub sp, #80 @ 0x50 │ │ │ │ + sub sp, #112 @ 0x70 │ │ │ │ lsls r3, r1, #1 │ │ │ │ stmdb sp!, {r4, r5, r6, r7, r8, lr} │ │ │ │ mov.w ip, #4096 @ 0x1000 │ │ │ │ sub.w ip, sp, ip │ │ │ │ str.w r0, [ip, #4056] @ 0xfd8 │ │ │ │ ldr r4, [pc, #444] @ (32af60 >::_M_default_append(unsigned int)@@Base+0xa839c>) │ │ │ │ mov r5, r1 │ │ │ │ @@ -904202,43 +904203,43 @@ │ │ │ │ bl 17c90 │ │ │ │ ldr r0, [pc, #68] @ (32af98 >::_M_default_append(unsigned int)@@Base+0xa83d4>) │ │ │ │ mov.w r1, #4294967295 @ 0xffffffff │ │ │ │ add r0, pc │ │ │ │ bl 17e10 │ │ │ │ b.n 32af0c >::_M_default_append(unsigned int)@@Base+0xa8348> │ │ │ │ nop │ │ │ │ - add r5, pc, #304 @ (adr r5, 32b094 >::_M_default_append(unsigned int)@@Base+0xa84d0>) │ │ │ │ + add r5, pc, #336 @ (adr r5, 32b0b4 >::_M_default_append(unsigned int)@@Base+0xa84f0>) │ │ │ │ lsls r6, r1, #1 │ │ │ │ - add r4, pc, #440 @ (adr r4, 32b120 >::_M_default_append(unsigned int)@@Base+0xa855c>) │ │ │ │ + add r4, pc, #472 @ (adr r4, 32b140 >::_M_default_append(unsigned int)@@Base+0xa857c>) │ │ │ │ lsls r6, r1, #1 │ │ │ │ - add r7, sp, #288 @ 0x120 │ │ │ │ + add r7, sp, #320 @ 0x140 │ │ │ │ lsls r3, r1, #1 │ │ │ │ - add r4, pc, #296 @ (adr r4, 32b098 >::_M_default_append(unsigned int)@@Base+0xa84d4>) │ │ │ │ + add r4, pc, #328 @ (adr r4, 32b0b8 >::_M_default_append(unsigned int)@@Base+0xa84f4>) │ │ │ │ lsls r6, r1, #1 │ │ │ │ - add r7, sp, #144 @ 0x90 │ │ │ │ + add r7, sp, #176 @ 0xb0 │ │ │ │ lsls r3, r1, #1 │ │ │ │ - add r4, pc, #192 @ (adr r4, 32b038 >::_M_default_append(unsigned int)@@Base+0xa8474>) │ │ │ │ + add r4, pc, #224 @ (adr r4, 32b058 >::_M_default_append(unsigned int)@@Base+0xa8494>) │ │ │ │ lsls r6, r1, #1 │ │ │ │ - add r7, sp, #40 @ 0x28 │ │ │ │ + add r7, sp, #72 @ 0x48 │ │ │ │ lsls r3, r1, #1 │ │ │ │ - add r4, pc, #80 @ (adr r4, 32afd0 >::_M_default_append(unsigned int)@@Base+0xa840c>) │ │ │ │ + add r4, pc, #112 @ (adr r4, 32aff0 >::_M_default_append(unsigned int)@@Base+0xa842c>) │ │ │ │ lsls r6, r1, #1 │ │ │ │ - add r6, sp, #952 @ 0x3b8 │ │ │ │ + add r6, sp, #984 @ 0x3d8 │ │ │ │ lsls r3, r1, #1 │ │ │ │ - add r3, pc, #1000 @ (adr r3, 32b370 >::_M_default_append(unsigned int)@@Base+0xa87ac>) │ │ │ │ + add r4, pc, #8 @ (adr r4, 32af90 >::_M_default_append(unsigned int)@@Base+0xa83cc>) │ │ │ │ lsls r6, r1, #1 │ │ │ │ - add r6, sp, #848 @ 0x350 │ │ │ │ + add r6, sp, #880 @ 0x370 │ │ │ │ lsls r3, r1, #1 │ │ │ │ - add r3, pc, #888 @ (adr r3, 32b308 >::_M_default_append(unsigned int)@@Base+0xa8744>) │ │ │ │ + add r3, pc, #920 @ (adr r3, 32b328 >::_M_default_append(unsigned int)@@Base+0xa8764>) │ │ │ │ lsls r6, r1, #1 │ │ │ │ - add r6, sp, #736 @ 0x2e0 │ │ │ │ + add r6, sp, #768 @ 0x300 │ │ │ │ lsls r3, r1, #1 │ │ │ │ - add r3, pc, #784 @ (adr r3, 32b2a8 >::_M_default_append(unsigned int)@@Base+0xa86e4>) │ │ │ │ + add r3, pc, #816 @ (adr r3, 32b2c8 >::_M_default_append(unsigned int)@@Base+0xa8704>) │ │ │ │ lsls r6, r1, #1 │ │ │ │ - add r6, sp, #632 @ 0x278 │ │ │ │ + add r6, sp, #664 @ 0x298 │ │ │ │ lsls r3, r1, #1 │ │ │ │ stmdb sp!, {r4, r5, r6, r7, r8, r9, lr} │ │ │ │ mov.w ip, #4096 @ 0x1000 │ │ │ │ sub.w ip, sp, ip │ │ │ │ str.w r0, [ip, #4048] @ 0xfd0 │ │ │ │ mov r4, r1 │ │ │ │ sub sp, #20 │ │ │ │ @@ -904328,19 +904329,19 @@ │ │ │ │ movs r3, #1 │ │ │ │ strh r5, [r0, #0] │ │ │ │ str r3, [r4, #64] @ 0x40 │ │ │ │ movs r0, #1 │ │ │ │ add sp, #20 │ │ │ │ ldmia.w sp!, {r4, r5, r6, r7, r8, r9, pc} │ │ │ │ nop │ │ │ │ - add r3, pc, #112 @ (adr r3, 32b104 >::_M_default_append(unsigned int)@@Base+0xa8540>) │ │ │ │ + add r3, pc, #144 @ (adr r3, 32b124 >::_M_default_append(unsigned int)@@Base+0xa8560>) │ │ │ │ lsls r6, r1, #1 │ │ │ │ - add r3, pc, #8 @ (adr r3, 32b0a0 >::_M_default_append(unsigned int)@@Base+0xa84dc>) │ │ │ │ + add r3, pc, #40 @ (adr r3, 32b0c0 >::_M_default_append(unsigned int)@@Base+0xa84fc>) │ │ │ │ lsls r6, r1, #1 │ │ │ │ - add r5, sp, #584 @ 0x248 │ │ │ │ + add r5, sp, #616 @ 0x268 │ │ │ │ lsls r3, r1, #1 │ │ │ │ stmdb sp!, {r4, r5, r6, r7, r8, r9, lr} │ │ │ │ mov.w ip, #4096 @ 0x1000 │ │ │ │ sub.w ip, sp, ip │ │ │ │ str.w r0, [ip, #4056] @ 0xfd8 │ │ │ │ sub sp, #12 │ │ │ │ mov r5, r3 │ │ │ │ @@ -904391,19 +904392,19 @@ │ │ │ │ bl 17c90 │ │ │ │ ldr r0, [pc, #24] @ (32b138 >::_M_default_append(unsigned int)@@Base+0xa8574>) │ │ │ │ mov.w r1, #4294967295 @ 0xffffffff │ │ │ │ add r0, pc │ │ │ │ bl 17e10 │ │ │ │ mov.w r0, #4294967295 @ 0xffffffff │ │ │ │ b.n 32b10c >::_M_default_append(unsigned int)@@Base+0xa8548> │ │ │ │ - add r2, pc, #80 @ (adr r2, 32b184 >::_M_default_append(unsigned int)@@Base+0xa85c0>) │ │ │ │ + add r2, pc, #112 @ (adr r2, 32b1a4 >::_M_default_append(unsigned int)@@Base+0xa85e0>) │ │ │ │ lsls r6, r1, #1 │ │ │ │ - add r1, pc, #984 @ (adr r1, 32b510 >::_M_default_append(unsigned int)@@Base+0xa894c>) │ │ │ │ + add r1, pc, #1016 @ (adr r1, 32b530 >::_M_default_append(unsigned int)@@Base+0xa896c>) │ │ │ │ lsls r6, r1, #1 │ │ │ │ - add r4, sp, #832 @ 0x340 │ │ │ │ + add r4, sp, #864 @ 0x360 │ │ │ │ lsls r3, r1, #1 │ │ │ │ push {r4, r5, r6, lr} │ │ │ │ mov.w ip, #4096 @ 0x1000 │ │ │ │ sub.w ip, sp, ip │ │ │ │ str.w r0, [ip, #4008] @ 0xfa8 │ │ │ │ sub sp, #72 @ 0x48 │ │ │ │ ldr r4, [pc, #212] @ (32b224 >::_M_default_append(unsigned int)@@Base+0xa8660>) │ │ │ │ @@ -904497,27 +904498,27 @@ │ │ │ │ bl 17e10 │ │ │ │ b.n 32b1b6 >::_M_default_append(unsigned int)@@Base+0xa85f2> │ │ │ │ blx 1172c <__stack_chk_fail@plt> │ │ │ │ subs r0, #188 @ 0xbc │ │ │ │ lsls r7, r2, #1 │ │ │ │ asrs r0, r7, #6 │ │ │ │ movs r0, r0 │ │ │ │ - add r1, pc, #416 @ (adr r1, 32b3d0 >::_M_default_append(unsigned int)@@Base+0xa880c>) │ │ │ │ + add r1, pc, #448 @ (adr r1, 32b3f0 >::_M_default_append(unsigned int)@@Base+0xa882c>) │ │ │ │ lsls r6, r1, #1 │ │ │ │ - add r4, sp, #272 @ 0x110 │ │ │ │ + add r4, sp, #304 @ 0x130 │ │ │ │ lsls r3, r1, #1 │ │ │ │ subs r0, #82 @ 0x52 │ │ │ │ lsls r7, r2, #1 │ │ │ │ - add r1, pc, #160 @ (adr r1, 32b2dc >::_M_default_append(unsigned int)@@Base+0xa8718>) │ │ │ │ + add r1, pc, #192 @ (adr r1, 32b2fc >::_M_default_append(unsigned int)@@Base+0xa8738>) │ │ │ │ lsls r6, r1, #1 │ │ │ │ - add r4, sp, #16 │ │ │ │ + add r4, sp, #48 @ 0x30 │ │ │ │ lsls r3, r1, #1 │ │ │ │ - add r1, pc, #0 @ (adr r1, 32b244 >::_M_default_append(unsigned int)@@Base+0xa8680>) │ │ │ │ + add r1, pc, #32 @ (adr r1, 32b264 >::_M_default_append(unsigned int)@@Base+0xa86a0>) │ │ │ │ lsls r6, r1, #1 │ │ │ │ - add r3, sp, #880 @ 0x370 │ │ │ │ + add r3, sp, #912 @ 0x390 │ │ │ │ lsls r3, r1, #1 │ │ │ │ push {r4, r5, lr} │ │ │ │ mov.w ip, #4096 @ 0x1000 │ │ │ │ sub.w ip, sp, ip │ │ │ │ str.w r0, [ip, #4072] @ 0xfe8 │ │ │ │ ldr r4, [pc, #64] @ (32b298 >::_M_default_append(unsigned int)@@Base+0xa86d4>) │ │ │ │ sub sp, #12 │ │ │ │ @@ -904540,19 +904541,19 @@ │ │ │ │ ldr r1, [r5, #16] │ │ │ │ add r0, pc │ │ │ │ bl 17e10 │ │ │ │ movs r3, #1 │ │ │ │ str r3, [r5, #68] @ 0x44 │ │ │ │ add sp, #12 │ │ │ │ pop {r4, r5, pc} │ │ │ │ - add r0, pc, #704 @ (adr r0, 32b55c >::_M_default_append(unsigned int)@@Base+0xa8998>) │ │ │ │ + add r0, pc, #736 @ (adr r0, 32b57c >::_M_default_append(unsigned int)@@Base+0xa89b8>) │ │ │ │ lsls r6, r1, #1 │ │ │ │ - add r0, pc, #728 @ (adr r0, 32b578 >::_M_default_append(unsigned int)@@Base+0xa89b4>) │ │ │ │ + add r0, pc, #760 @ (adr r0, 32b598 >::_M_default_append(unsigned int)@@Base+0xa89d4>) │ │ │ │ lsls r6, r1, #1 │ │ │ │ - ldr r4, [sp, #184] @ 0xb8 │ │ │ │ + ldr r4, [sp, #216] @ 0xd8 │ │ │ │ lsls r6, r1, #1 │ │ │ │ stmdb sp!, {r4, r5, r6, r7, r8, r9, lr} │ │ │ │ mov.w ip, #4096 @ 0x1000 │ │ │ │ sub.w ip, sp, ip │ │ │ │ str.w r0, [ip, #4056] @ 0xfd8 │ │ │ │ ldr r3, [r1, #64] @ 0x40 │ │ │ │ sub sp, #12 │ │ │ │ @@ -904759,19 +904760,19 @@ │ │ │ │ str r2, [r4, #36] @ 0x24 │ │ │ │ b.n 32b31e >::_M_default_append(unsigned int)@@Base+0xa875a> │ │ │ │ movs r0, #1 │ │ │ │ b.n 32b41e >::_M_default_append(unsigned int)@@Base+0xa885a> │ │ │ │ ldr r0, [sp, #0] │ │ │ │ b.n 32b3be >::_M_default_append(unsigned int)@@Base+0xa87fa> │ │ │ │ nop │ │ │ │ - ldr r3, [pc, #584] @ (32b720 >::_M_default_append(unsigned int)@@Base+0xa8b5c>) │ │ │ │ + ldr r3, [pc, #616] @ (32b740 >::_M_default_append(unsigned int)@@Base+0xa8b7c>) │ │ │ │ lsls r2, r2, #1 │ │ │ │ - ldr r2, [pc, #864] @ (32b83c >::_M_default_append(unsigned int)@@Base+0xa8c78>) │ │ │ │ + ldr r2, [pc, #896] @ (32b85c >::_M_default_append(unsigned int)@@Base+0xa8c98>) │ │ │ │ lsls r2, r2, #1 │ │ │ │ - ldr r1, [pc, #904] @ (32b868 >::_M_default_append(unsigned int)@@Base+0xa8ca4>) │ │ │ │ + ldr r1, [pc, #936] @ (32b888 >::_M_default_append(unsigned int)@@Base+0xa8cc4>) │ │ │ │ lsls r2, r2, #1 │ │ │ │ push {r4, r5, r6, r7, lr} │ │ │ │ mov.w ip, #4096 @ 0x1000 │ │ │ │ sub.w ip, sp, ip │ │ │ │ str.w r0, [ip, #4056] @ 0xfd8 │ │ │ │ ldr r4, [r1, #0] │ │ │ │ sub sp, #20 │ │ │ │ @@ -904838,17 +904839,17 @@ │ │ │ │ movs r2, #20 │ │ │ │ mov r1, r6 │ │ │ │ str r5, [sp, #0] │ │ │ │ bl 14fdc │ │ │ │ add sp, #20 │ │ │ │ pop {r4, r5, r6, r7, pc} │ │ │ │ nop │ │ │ │ - ldr r5, [sp, #944] @ 0x3b0 │ │ │ │ + ldr r5, [sp, #976] @ 0x3d0 │ │ │ │ lsls r6, r1, #1 │ │ │ │ - ldr r5, [sp, #560] @ 0x230 │ │ │ │ + ldr r5, [sp, #592] @ 0x250 │ │ │ │ lsls r6, r1, #1 │ │ │ │ push {r4, r5, lr} │ │ │ │ mov.w ip, #4096 @ 0x1000 │ │ │ │ sub.w ip, sp, ip │ │ │ │ str.w r0, [ip, #4064] @ 0xfe0 │ │ │ │ ldr r2, [pc, #136] @ (32b648 >::_M_default_append(unsigned int)@@Base+0xa8a84>) │ │ │ │ sub sp, #20 │ │ │ │ @@ -904907,15 +904908,15 @@ │ │ │ │ add sp, #20 │ │ │ │ pop {r4, r5, pc} │ │ │ │ blx 1172c <__stack_chk_fail@plt> │ │ │ │ adds r4, #70 @ 0x46 │ │ │ │ lsls r7, r2, #1 │ │ │ │ asrs r0, r7, #6 │ │ │ │ movs r0, r0 │ │ │ │ - ldr r4, [sp, #968] @ 0x3c8 │ │ │ │ + ldr r4, [sp, #1000] @ 0x3e8 │ │ │ │ lsls r6, r1, #1 │ │ │ │ adds r3, #222 @ 0xde │ │ │ │ lsls r7, r2, #1 │ │ │ │ push {r4, r5, r6, lr} │ │ │ │ mov.w ip, #4096 @ 0x1000 │ │ │ │ sub.w ip, sp, ip │ │ │ │ str.w r0, [ip, #4080] @ 0xff0 │ │ │ │ @@ -904942,15 +904943,15 @@ │ │ │ │ ldr r2, [r5, #32] │ │ │ │ add r1, pc │ │ │ │ str r3, [r5, #72] @ 0x48 │ │ │ │ bl 52557c │ │ │ │ movs r0, #1 │ │ │ │ pop {r4, r5, r6, pc} │ │ │ │ nop │ │ │ │ - ldr r4, [sp, #760] @ 0x2f8 │ │ │ │ + ldr r4, [sp, #792] @ 0x318 │ │ │ │ lsls r6, r1, #1 │ │ │ │ push {r4, r5, r6, lr} │ │ │ │ mov.w ip, #4096 @ 0x1000 │ │ │ │ sub.w ip, sp, ip │ │ │ │ str.w r0, [ip, #4080] @ 0xff0 │ │ │ │ ldr r4, [r3, #0] │ │ │ │ mov r6, r0 │ │ │ │ @@ -904970,17 +904971,17 @@ │ │ │ │ mov r0, r6 │ │ │ │ ldr r2, [r5, #32] │ │ │ │ add r1, pc │ │ │ │ str r3, [r5, #72] @ 0x48 │ │ │ │ bl 52557c │ │ │ │ movs r0, #1 │ │ │ │ pop {r4, r5, r6, pc} │ │ │ │ - bmi.n 32b608 >::_M_default_append(unsigned int)@@Base+0xa8a44> │ │ │ │ + bmi.n 32b618 >::_M_default_append(unsigned int)@@Base+0xa8a54> │ │ │ │ lsls r0, r2, #1 │ │ │ │ - ldr r4, [sp, #672] @ 0x2a0 │ │ │ │ + ldr r4, [sp, #704] @ 0x2c0 │ │ │ │ lsls r6, r1, #1 │ │ │ │ push {r4, r5, r6, r7, lr} │ │ │ │ mov.w ip, #4096 @ 0x1000 │ │ │ │ sub.w ip, sp, ip │ │ │ │ str.w r0, [ip, #4024] @ 0xfb8 │ │ │ │ ldr.w ip, [pc, #348] @ 32b858 >::_M_default_append(unsigned int)@@Base+0xa8c94> │ │ │ │ sub sp, #52 @ 0x34 │ │ │ │ @@ -905120,41 +905121,41 @@ │ │ │ │ blx 1172c <__stack_chk_fail@plt> │ │ │ │ nop.w │ │ │ │ ... │ │ │ │ adds r3, #10 │ │ │ │ lsls r7, r2, #1 │ │ │ │ asrs r0, r7, #6 │ │ │ │ movs r0, r0 │ │ │ │ - bx r8 │ │ │ │ + bx r9 │ │ │ │ lsls r2, r2, #1 │ │ │ │ - ldr r3, [sp, #728] @ 0x2d8 │ │ │ │ + ldr r3, [sp, #760] @ 0x2f8 │ │ │ │ lsls r6, r1, #1 │ │ │ │ - add r6, pc, #584 @ (adr r6, 32bab4 >::_M_default_append(unsigned int)@@Base+0xa8ef0>) │ │ │ │ + add r6, pc, #616 @ (adr r6, 32bad4 >::_M_default_append(unsigned int)@@Base+0xa8f10>) │ │ │ │ lsls r3, r1, #1 │ │ │ │ - ldr r3, [sp, #616] @ 0x268 │ │ │ │ + ldr r3, [sp, #648] @ 0x288 │ │ │ │ lsls r6, r1, #1 │ │ │ │ - ldr r4, [sp, #192] @ 0xc0 │ │ │ │ + ldr r4, [sp, #224] @ 0xe0 │ │ │ │ lsls r6, r1, #1 │ │ │ │ - ldr r3, [sp, #640] @ 0x280 │ │ │ │ + ldr r3, [sp, #672] @ 0x2a0 │ │ │ │ lsls r6, r1, #1 │ │ │ │ - str r7, [sp, #112] @ 0x70 │ │ │ │ + str r7, [sp, #144] @ 0x90 │ │ │ │ lsls r6, r1, #1 │ │ │ │ adds r2, #96 @ 0x60 │ │ │ │ lsls r7, r2, #1 │ │ │ │ - ldr r3, [sp, #88] @ 0x58 │ │ │ │ + ldr r3, [sp, #120] @ 0x78 │ │ │ │ lsls r6, r1, #1 │ │ │ │ - add r5, pc, #968 @ (adr r5, 32bc50 >::_M_default_append(unsigned int)@@Base+0xa908c>) │ │ │ │ + add r5, pc, #1000 @ (adr r5, 32bc70 >::_M_default_append(unsigned int)@@Base+0xa90ac>) │ │ │ │ lsls r3, r1, #1 │ │ │ │ - ldr r2, [sp, #992] @ 0x3e0 │ │ │ │ + ldr r3, [sp, #0] │ │ │ │ lsls r6, r1, #1 │ │ │ │ - add r5, pc, #848 @ (adr r5, 32bbe0 >::_M_default_append(unsigned int)@@Base+0xa901c>) │ │ │ │ + add r5, pc, #880 @ (adr r5, 32bc00 >::_M_default_append(unsigned int)@@Base+0xa903c>) │ │ │ │ lsls r3, r1, #1 │ │ │ │ - ldr r2, [sp, #872] @ 0x368 │ │ │ │ + ldr r2, [sp, #904] @ 0x388 │ │ │ │ lsls r6, r1, #1 │ │ │ │ - add r5, pc, #728 @ (adr r5, 32bb70 >::_M_default_append(unsigned int)@@Base+0xa8fac>) │ │ │ │ + add r5, pc, #760 @ (adr r5, 32bb90 >::_M_default_append(unsigned int)@@Base+0xa8fcc>) │ │ │ │ lsls r3, r1, #1 │ │ │ │ stmdb sp!, {r4, r5, r6, r7, r8, r9, lr} │ │ │ │ mov.w ip, #4096 @ 0x1000 │ │ │ │ sub.w ip, sp, ip │ │ │ │ str.w r0, [ip, #4032] @ 0xfc0 │ │ │ │ mov r6, r2 │ │ │ │ ldr r2, [pc, #556] @ (32bad8 >::_M_default_append(unsigned int)@@Base+0xa8f14>) │ │ │ │ @@ -905373,55 +905374,55 @@ │ │ │ │ add r2, pc │ │ │ │ b.n 32baaa >::_M_default_append(unsigned int)@@Base+0xa8ee6> │ │ │ │ blx 1172c <__stack_chk_fail@plt> │ │ │ │ adds r1, #92 @ 0x5c │ │ │ │ lsls r7, r2, #1 │ │ │ │ asrs r0, r7, #6 │ │ │ │ movs r0, r0 │ │ │ │ - ldr r2, [sp, #88] @ 0x58 │ │ │ │ + ldr r2, [sp, #120] @ 0x78 │ │ │ │ lsls r6, r1, #1 │ │ │ │ - ldr r2, [sp, #1008] @ 0x3f0 │ │ │ │ + ldr r3, [sp, #16] │ │ │ │ lsls r6, r1, #1 │ │ │ │ - ldr r2, [sp, #112] @ 0x70 │ │ │ │ + ldr r2, [sp, #144] @ 0x90 │ │ │ │ lsls r6, r1, #1 │ │ │ │ - str r5, [sp, #608] @ 0x260 │ │ │ │ + str r5, [sp, #640] @ 0x280 │ │ │ │ lsls r6, r1, #1 │ │ │ │ adds r0, #222 @ 0xde │ │ │ │ lsls r7, r2, #1 │ │ │ │ - ldr r1, [sp, #200] @ 0xc8 │ │ │ │ + ldr r1, [sp, #232] @ 0xe8 │ │ │ │ lsls r6, r1, #1 │ │ │ │ - ldr r2, [sp, #280] @ 0x118 │ │ │ │ + ldr r2, [sp, #312] @ 0x138 │ │ │ │ lsls r6, r1, #1 │ │ │ │ - ldr r1, [sp, #232] @ 0xe8 │ │ │ │ + ldr r1, [sp, #264] @ 0x108 │ │ │ │ lsls r6, r1, #1 │ │ │ │ - str r4, [sp, #720] @ 0x2d0 │ │ │ │ + str r4, [sp, #752] @ 0x2f0 │ │ │ │ lsls r6, r1, #1 │ │ │ │ - ldr r0, [sp, #984] @ 0x3d8 │ │ │ │ + ldr r0, [sp, #1016] @ 0x3f8 │ │ │ │ lsls r6, r1, #1 │ │ │ │ - ldr r1, [sp, #992] @ 0x3e0 │ │ │ │ + ldr r2, [sp, #0] │ │ │ │ lsls r6, r1, #1 │ │ │ │ - ldr r0, [sp, #1008] @ 0x3f0 │ │ │ │ + ldr r1, [sp, #16] │ │ │ │ lsls r6, r1, #1 │ │ │ │ - str r4, [sp, #480] @ 0x1e0 │ │ │ │ + str r4, [sp, #512] @ 0x200 │ │ │ │ lsls r6, r1, #1 │ │ │ │ - ldr r0, [sp, #744] @ 0x2e8 │ │ │ │ + ldr r0, [sp, #776] @ 0x308 │ │ │ │ lsls r6, r1, #1 │ │ │ │ - ldr r1, [sp, #528] @ 0x210 │ │ │ │ + ldr r1, [sp, #560] @ 0x230 │ │ │ │ lsls r6, r1, #1 │ │ │ │ - ldr r0, [sp, #768] @ 0x300 │ │ │ │ + ldr r0, [sp, #800] @ 0x320 │ │ │ │ lsls r6, r1, #1 │ │ │ │ - str r4, [sp, #240] @ 0xf0 │ │ │ │ + str r4, [sp, #272] @ 0x110 │ │ │ │ lsls r6, r1, #1 │ │ │ │ - ldr r1, [sp, #192] @ 0xc0 │ │ │ │ + ldr r1, [sp, #224] @ 0xe0 │ │ │ │ lsls r6, r1, #1 │ │ │ │ cmp r7, #94 @ 0x5e │ │ │ │ lsls r7, r2, #1 │ │ │ │ - ldr r1, [sp, #552] @ 0x228 │ │ │ │ + ldr r1, [sp, #584] @ 0x248 │ │ │ │ lsls r6, r1, #1 │ │ │ │ - ldr r0, [sp, #1008] @ 0x3f0 │ │ │ │ + ldr r1, [sp, #16] │ │ │ │ lsls r6, r1, #1 │ │ │ │ stmdb sp!, {r4, r5, r6, r7, r8, r9, sl, lr} │ │ │ │ mov.w ip, #4096 @ 0x1000 │ │ │ │ vpush {d8} │ │ │ │ sub.w ip, sp, ip │ │ │ │ str.w r0, [ip, #4040] @ 0xfc8 │ │ │ │ mov r4, r2 │ │ │ │ @@ -905664,53 +905665,53 @@ │ │ │ │ nop │ │ │ │ nop.w │ │ │ │ ... │ │ │ │ cmp r6, #186 @ 0xba │ │ │ │ lsls r7, r2, #1 │ │ │ │ asrs r0, r7, #6 │ │ │ │ movs r0, r0 │ │ │ │ - str r7, [sp, #400] @ 0x190 │ │ │ │ + str r7, [sp, #432] @ 0x1b0 │ │ │ │ lsls r6, r1, #1 │ │ │ │ cmp r6, #12 │ │ │ │ lsls r7, r2, #1 │ │ │ │ - str r6, [sp, #752] @ 0x2f0 │ │ │ │ + str r6, [sp, #784] @ 0x310 │ │ │ │ lsls r6, r1, #1 │ │ │ │ - add r1, pc, #608 @ (adr r1, 32c038 >::_M_default_append(unsigned int)@@Base+0xa9474>) │ │ │ │ + add r1, pc, #640 @ (adr r1, 32c058 >::_M_default_append(unsigned int)@@Base+0xa9494>) │ │ │ │ lsls r3, r1, #1 │ │ │ │ - str r6, [sp, #648] @ 0x288 │ │ │ │ - lsls r6, r1, #1 │ │ │ │ - ldr r0, [sp, #136] @ 0x88 │ │ │ │ - lsls r6, r1, #1 │ │ │ │ str r6, [sp, #680] @ 0x2a8 │ │ │ │ lsls r6, r1, #1 │ │ │ │ - str r2, [sp, #144] @ 0x90 │ │ │ │ + ldr r0, [sp, #168] @ 0xa8 │ │ │ │ lsls r6, r1, #1 │ │ │ │ - str r6, [sp, #240] @ 0xf0 │ │ │ │ + str r6, [sp, #712] @ 0x2c8 │ │ │ │ lsls r6, r1, #1 │ │ │ │ - str r7, [sp, #800] @ 0x320 │ │ │ │ + str r2, [sp, #176] @ 0xb0 │ │ │ │ lsls r6, r1, #1 │ │ │ │ str r6, [sp, #272] @ 0x110 │ │ │ │ lsls r6, r1, #1 │ │ │ │ - str r1, [sp, #760] @ 0x2f8 │ │ │ │ + str r7, [sp, #832] @ 0x340 │ │ │ │ + lsls r6, r1, #1 │ │ │ │ + str r6, [sp, #304] @ 0x130 │ │ │ │ lsls r6, r1, #1 │ │ │ │ - add r0, pc, #344 @ (adr r0, 32bf54 >::_M_default_append(unsigned int)@@Base+0xa9390>) │ │ │ │ + str r1, [sp, #792] @ 0x318 │ │ │ │ + lsls r6, r1, #1 │ │ │ │ + add r0, pc, #376 @ (adr r0, 32bf74 >::_M_default_append(unsigned int)@@Base+0xa93b0>) │ │ │ │ lsls r3, r1, #1 │ │ │ │ - add r0, pc, #160 @ (adr r0, 32bea0 >::_M_default_append(unsigned int)@@Base+0xa92dc>) │ │ │ │ + add r0, pc, #192 @ (adr r0, 32bec0 >::_M_default_append(unsigned int)@@Base+0xa92fc>) │ │ │ │ lsls r3, r1, #1 │ │ │ │ - str r5, [sp, #696] @ 0x2b8 │ │ │ │ + str r5, [sp, #728] @ 0x2d8 │ │ │ │ lsls r6, r1, #1 │ │ │ │ - add r0, pc, #544 @ (adr r0, 32c028 >::_M_default_append(unsigned int)@@Base+0xa9464>) │ │ │ │ + add r0, pc, #576 @ (adr r0, 32c048 >::_M_default_append(unsigned int)@@Base+0xa9484>) │ │ │ │ lsls r3, r1, #1 │ │ │ │ - str r5, [sp, #568] @ 0x238 │ │ │ │ + str r5, [sp, #600] @ 0x258 │ │ │ │ lsls r6, r1, #1 │ │ │ │ - add r0, pc, #416 @ (adr r0, 32bfb0 >::_M_default_append(unsigned int)@@Base+0xa93ec>) │ │ │ │ + add r0, pc, #448 @ (adr r0, 32bfd0 >::_M_default_append(unsigned int)@@Base+0xa940c>) │ │ │ │ lsls r3, r1, #1 │ │ │ │ - str r5, [sp, #464] @ 0x1d0 │ │ │ │ + str r5, [sp, #496] @ 0x1f0 │ │ │ │ lsls r6, r1, #1 │ │ │ │ - add r0, pc, #312 @ (adr r0, 32bf50 >::_M_default_append(unsigned int)@@Base+0xa938c>) │ │ │ │ + add r0, pc, #344 @ (adr r0, 32bf70 >::_M_default_append(unsigned int)@@Base+0xa93ac>) │ │ │ │ lsls r3, r1, #1 │ │ │ │ stmdb sp!, {r4, r5, r6, r7, r8, r9, sl, lr} │ │ │ │ mov.w ip, #4096 @ 0x1000 │ │ │ │ sub.w ip, sp, ip │ │ │ │ str.w r0, [ip, #4008] @ 0xfa8 │ │ │ │ sub sp, #56 @ 0x38 │ │ │ │ ldr.w ip, [pc, #524] @ 32c038 >::_M_default_append(unsigned int)@@Base+0xa9474> │ │ │ │ @@ -905913,51 +905914,51 @@ │ │ │ │ bl 17e10 │ │ │ │ movs r3, #1 │ │ │ │ str r3, [r5, #68] @ 0x44 │ │ │ │ b.n 32bf0a >::_M_default_append(unsigned int)@@Base+0xa9346> │ │ │ │ blx 1172c <__stack_chk_fail@plt> │ │ │ │ nop │ │ │ │ ... │ │ │ │ - ands r2, r6 │ │ │ │ + ands r2, r7 │ │ │ │ lsls r2, r2, #1 │ │ │ │ asrs r0, r7, #6 │ │ │ │ movs r0, r0 │ │ │ │ cmp r3, #200 @ 0xc8 │ │ │ │ lsls r7, r2, #1 │ │ │ │ - str r4, [sp, #472] @ 0x1d8 │ │ │ │ + str r4, [sp, #504] @ 0x1f8 │ │ │ │ lsls r6, r1, #1 │ │ │ │ - str r6, [sp, #104] @ 0x68 │ │ │ │ + str r6, [sp, #136] @ 0x88 │ │ │ │ lsls r6, r1, #1 │ │ │ │ - str r4, [sp, #272] @ 0x110 │ │ │ │ + str r4, [sp, #304] @ 0x130 │ │ │ │ lsls r6, r1, #1 │ │ │ │ - ldr r7, [sp, #128] @ 0x80 │ │ │ │ + ldr r7, [sp, #160] @ 0xa0 │ │ │ │ lsls r3, r1, #1 │ │ │ │ cmp r3, #46 @ 0x2e │ │ │ │ lsls r7, r2, #1 │ │ │ │ - str r5, [sp, #424] @ 0x1a8 │ │ │ │ + str r5, [sp, #456] @ 0x1c8 │ │ │ │ lsls r6, r1, #1 │ │ │ │ - str r3, [sp, #624] @ 0x270 │ │ │ │ + str r3, [sp, #656] @ 0x290 │ │ │ │ lsls r6, r1, #1 │ │ │ │ - ldr r6, [sp, #480] @ 0x1e0 │ │ │ │ + ldr r6, [sp, #512] @ 0x200 │ │ │ │ lsls r3, r1, #1 │ │ │ │ - ldr r5, [sp, #904] @ 0x388 │ │ │ │ + ldr r5, [sp, #936] @ 0x3a8 │ │ │ │ lsls r3, r1, #1 │ │ │ │ - str r3, [sp, #368] @ 0x170 │ │ │ │ + str r3, [sp, #400] @ 0x190 │ │ │ │ lsls r6, r1, #1 │ │ │ │ - ldr r6, [sp, #216] @ 0xd8 │ │ │ │ + ldr r6, [sp, #248] @ 0xf8 │ │ │ │ lsls r3, r1, #1 │ │ │ │ - ldr r5, [sp, #584] @ 0x248 │ │ │ │ + ldr r5, [sp, #616] @ 0x268 │ │ │ │ lsls r3, r1, #1 │ │ │ │ - str r3, [sp, #96] @ 0x60 │ │ │ │ + str r3, [sp, #128] @ 0x80 │ │ │ │ lsls r6, r1, #1 │ │ │ │ - str r4, [sp, #656] @ 0x290 │ │ │ │ + str r4, [sp, #688] @ 0x2b0 │ │ │ │ lsls r6, r1, #1 │ │ │ │ - str r3, [sp, #128] @ 0x80 │ │ │ │ + str r3, [sp, #160] @ 0xa0 │ │ │ │ lsls r6, r1, #1 │ │ │ │ - ldrh r2, [r3, #52] @ 0x34 │ │ │ │ + ldrh r2, [r4, #52] @ 0x34 │ │ │ │ lsls r6, r1, #1 │ │ │ │ push {r4, r5, r6, r7, lr} │ │ │ │ mov.w ip, #4096 @ 0x1000 │ │ │ │ sub.w ip, sp, ip │ │ │ │ str.w r0, [ip, #4056] @ 0xfd8 │ │ │ │ mov r6, r2 │ │ │ │ ldr r2, [pc, #420] @ (32c23c >::_M_default_append(unsigned int)@@Base+0xa9678>) │ │ │ │ @@ -906117,37 +906118,37 @@ │ │ │ │ blx 1172c <__stack_chk_fail@plt> │ │ │ │ cmp r1, #114 @ 0x72 │ │ │ │ lsls r7, r2, #1 │ │ │ │ asrs r0, r7, #6 │ │ │ │ movs r0, r0 │ │ │ │ cmp r0, #242 @ 0xf2 │ │ │ │ lsls r7, r2, #1 │ │ │ │ - str r1, [sp, #856] @ 0x358 │ │ │ │ - lsls r6, r1, #1 │ │ │ │ - str r3, [sp, #776] @ 0x308 │ │ │ │ - lsls r6, r1, #1 │ │ │ │ str r1, [sp, #888] @ 0x378 │ │ │ │ lsls r6, r1, #1 │ │ │ │ - ldrh r0, [r3, #42] @ 0x2a │ │ │ │ + str r3, [sp, #808] @ 0x328 │ │ │ │ lsls r6, r1, #1 │ │ │ │ - str r1, [sp, #368] @ 0x170 │ │ │ │ + str r1, [sp, #920] @ 0x398 │ │ │ │ lsls r6, r1, #1 │ │ │ │ - str r3, [sp, #96] @ 0x60 │ │ │ │ + ldrh r0, [r4, #42] @ 0x2a │ │ │ │ lsls r6, r1, #1 │ │ │ │ str r1, [sp, #400] @ 0x190 │ │ │ │ lsls r6, r1, #1 │ │ │ │ - ldrh r6, [r3, #38] @ 0x26 │ │ │ │ + str r3, [sp, #128] @ 0x80 │ │ │ │ lsls r6, r1, #1 │ │ │ │ - str r1, [sp, #40] @ 0x28 │ │ │ │ + str r1, [sp, #432] @ 0x1b0 │ │ │ │ lsls r6, r1, #1 │ │ │ │ - str r2, [sp, #888] @ 0x378 │ │ │ │ + ldrh r6, [r4, #38] @ 0x26 │ │ │ │ lsls r6, r1, #1 │ │ │ │ str r1, [sp, #72] @ 0x48 │ │ │ │ lsls r6, r1, #1 │ │ │ │ - ldrh r4, [r1, #36] @ 0x24 │ │ │ │ + str r2, [sp, #920] @ 0x398 │ │ │ │ + lsls r6, r1, #1 │ │ │ │ + str r1, [sp, #104] @ 0x68 │ │ │ │ + lsls r6, r1, #1 │ │ │ │ + ldrh r4, [r2, #36] @ 0x24 │ │ │ │ lsls r6, r1, #1 │ │ │ │ stmdb sp!, {r4, r5, r6, r7, r8, r9, sl, fp, lr} │ │ │ │ mov.w ip, #0 │ │ │ │ mov.w lr, #131072 @ 0x20000 │ │ │ │ vpush {d8-d10} │ │ │ │ sub.w ip, sp, ip │ │ │ │ sub.w lr, ip, lr │ │ │ │ @@ -906767,105 +906768,105 @@ │ │ │ │ b.n 32c90e >::_M_default_append(unsigned int)@@Base+0xa9d4a> │ │ │ │ nop.w │ │ │ │ ... │ │ │ │ movs r7, #84 @ 0x54 │ │ │ │ lsls r7, r2, #1 │ │ │ │ asrs r0, r7, #6 │ │ │ │ movs r0, r0 │ │ │ │ - str r2, [sp, #320] @ 0x140 │ │ │ │ + str r2, [sp, #352] @ 0x160 │ │ │ │ lsls r6, r1, #1 │ │ │ │ - str r2, [sp, #232] @ 0xe8 │ │ │ │ + str r2, [sp, #264] @ 0x108 │ │ │ │ lsls r6, r1, #1 │ │ │ │ - ldrh r6, [r3, #60] @ 0x3c │ │ │ │ + ldrh r6, [r4, #60] @ 0x3c │ │ │ │ lsls r6, r1, #1 │ │ │ │ - str r1, [sp, #984] @ 0x3d8 │ │ │ │ + str r1, [sp, #1016] @ 0x3f8 │ │ │ │ lsls r6, r1, #1 │ │ │ │ - str r1, [sp, #400] @ 0x190 │ │ │ │ + str r1, [sp, #432] @ 0x1b0 │ │ │ │ lsls r6, r1, #1 │ │ │ │ - str r1, [sp, #280] @ 0x118 │ │ │ │ + str r1, [sp, #312] @ 0x138 │ │ │ │ lsls r6, r1, #1 │ │ │ │ - str r0, [sp, #840] @ 0x348 │ │ │ │ + str r0, [sp, #872] @ 0x368 │ │ │ │ lsls r6, r1, #1 │ │ │ │ - @ instruction: 0xfb3a004d │ │ │ │ - str r1, [sp, #56] @ 0x38 │ │ │ │ + @ instruction: 0xfb42004d │ │ │ │ + str r1, [sp, #88] @ 0x58 │ │ │ │ lsls r6, r1, #1 │ │ │ │ - ldrh r6, [r1, #50] @ 0x32 │ │ │ │ + ldrh r6, [r2, #50] @ 0x32 │ │ │ │ lsls r6, r1, #1 │ │ │ │ - ldr r1, [sp, #152] @ 0x98 │ │ │ │ + ldr r1, [sp, #184] @ 0xb8 │ │ │ │ lsls r3, r1, #1 │ │ │ │ - str r0, [sp, #360] @ 0x168 │ │ │ │ + str r0, [sp, #392] @ 0x188 │ │ │ │ lsls r6, r1, #1 │ │ │ │ - ldrh r0, [r3, #48] @ 0x30 │ │ │ │ + ldrh r0, [r4, #48] @ 0x30 │ │ │ │ lsls r6, r1, #1 │ │ │ │ - ldr r0, [sp, #960] @ 0x3c0 │ │ │ │ + ldr r0, [sp, #992] @ 0x3e0 │ │ │ │ lsls r3, r1, #1 │ │ │ │ movs r4, #240 @ 0xf0 │ │ │ │ lsls r7, r2, #1 │ │ │ │ - ldrh r0, [r1, #46] @ 0x2e │ │ │ │ + ldrh r0, [r2, #46] @ 0x2e │ │ │ │ lsls r6, r1, #1 │ │ │ │ - ldr r0, [sp, #640] @ 0x280 │ │ │ │ + ldr r0, [sp, #672] @ 0x2a0 │ │ │ │ lsls r3, r1, #1 │ │ │ │ - add r6, sp, #896 @ 0x380 │ │ │ │ + add r6, sp, #928 @ 0x3a0 │ │ │ │ lsls r6, r1, #1 │ │ │ │ - pop {r2, r6, r7, pc} │ │ │ │ + pop {r2, r3, r6, r7, pc} │ │ │ │ lsls r0, r2, #1 │ │ │ │ - strb r6, [r3, #23] │ │ │ │ + strb r6, [r4, #23] │ │ │ │ lsls r3, r1, #1 │ │ │ │ - ldrh r6, [r3, #40] @ 0x28 │ │ │ │ + ldrh r6, [r4, #40] @ 0x28 │ │ │ │ lsls r6, r1, #1 │ │ │ │ - ldrh r0, [r0, #38] @ 0x26 │ │ │ │ + ldrh r0, [r1, #38] @ 0x26 │ │ │ │ lsls r6, r1, #1 │ │ │ │ - str r7, [sp, #648] @ 0x288 │ │ │ │ + str r7, [sp, #680] @ 0x2a8 │ │ │ │ lsls r3, r1, #1 │ │ │ │ - add r5, sp, #592 @ 0x250 │ │ │ │ + add r5, sp, #624 @ 0x270 │ │ │ │ lsls r6, r1, #1 │ │ │ │ - ldrsb r0, [r4, r5] │ │ │ │ + ldrsb r0, [r5, r5] │ │ │ │ lsls r0, r2, #1 │ │ │ │ - ldrh r2, [r1, #52] @ 0x34 │ │ │ │ + ldrh r2, [r2, #52] @ 0x34 │ │ │ │ lsls r6, r1, #1 │ │ │ │ - ldrh r0, [r3, #32] │ │ │ │ + ldrh r0, [r4, #32] │ │ │ │ lsls r6, r1, #1 │ │ │ │ - str r6, [sp, #968] @ 0x3c8 │ │ │ │ + str r6, [sp, #1000] @ 0x3e8 │ │ │ │ lsls r3, r1, #1 │ │ │ │ - ldrh r4, [r7, #30] │ │ │ │ + ldrh r4, [r0, #32] │ │ │ │ lsls r6, r1, #1 │ │ │ │ - str r6, [sp, #856] @ 0x358 │ │ │ │ + str r6, [sp, #888] @ 0x378 │ │ │ │ lsls r3, r1, #1 │ │ │ │ - cbnz r6, 32ca88 >::_M_default_append(unsigned int)@@Base+0xa9ec4> │ │ │ │ + cbnz r6, 32ca8a >::_M_default_append(unsigned int)@@Base+0xa9ec6> │ │ │ │ lsls r0, r2, #1 │ │ │ │ - strb r0, [r6, #16] │ │ │ │ + strb r0, [r7, #16] │ │ │ │ lsls r3, r1, #1 │ │ │ │ - ldrh r2, [r5, #42] @ 0x2a │ │ │ │ + ldrh r2, [r6, #42] @ 0x2a │ │ │ │ lsls r6, r1, #1 │ │ │ │ - ldr r6, [r3, #32] │ │ │ │ + ldr r6, [r4, #32] │ │ │ │ lsls r0, r2, #1 │ │ │ │ - ldrh r0, [r2, #44] @ 0x2c │ │ │ │ + ldrh r0, [r3, #44] @ 0x2c │ │ │ │ lsls r6, r1, #1 │ │ │ │ - revsh r6, r3 │ │ │ │ + revsh r6, r4 │ │ │ │ lsls r0, r2, #1 │ │ │ │ - ldrh r2, [r5, #62] @ 0x3e │ │ │ │ + ldrh r2, [r6, #62] @ 0x3e │ │ │ │ lsls r6, r1, #1 │ │ │ │ - ldrh r6, [r7, #18] │ │ │ │ + ldrh r6, [r0, #20] │ │ │ │ lsls r6, r1, #1 │ │ │ │ - str r5, [sp, #352] @ 0x160 │ │ │ │ + str r5, [sp, #384] @ 0x180 │ │ │ │ lsls r3, r1, #1 │ │ │ │ - ldrh r4, [r1, #38] @ 0x26 │ │ │ │ + ldrh r4, [r2, #38] @ 0x26 │ │ │ │ lsls r6, r1, #1 │ │ │ │ - @ instruction: 0xf6de004d │ │ │ │ - ldrh r0, [r1, #18] │ │ │ │ + @ instruction: 0xf6e6004d │ │ │ │ + ldrh r0, [r2, #18] │ │ │ │ lsls r6, r1, #1 │ │ │ │ - str r5, [sp, #136] @ 0x88 │ │ │ │ + str r5, [sp, #168] @ 0xa8 │ │ │ │ lsls r3, r1, #1 │ │ │ │ - ldrh r4, [r5, #16] │ │ │ │ + ldrh r4, [r6, #16] │ │ │ │ lsls r6, r1, #1 │ │ │ │ - str r5, [sp, #24] │ │ │ │ + str r5, [sp, #56] @ 0x38 │ │ │ │ lsls r3, r1, #1 │ │ │ │ - strb r2, [r2, r4] │ │ │ │ + strb r2, [r3, r4] │ │ │ │ lsls r0, r2, #1 │ │ │ │ - add r3, sp, #120 @ 0x78 │ │ │ │ + add r3, sp, #152 @ 0x98 │ │ │ │ lsls r6, r1, #1 │ │ │ │ stmdb sp!, {r4, r5, r6, r7, r8, r9, sl, fp, lr} │ │ │ │ mov.w ip, #0 │ │ │ │ mov.w lr, #65536 @ 0x10000 │ │ │ │ vpush {d8-d12} │ │ │ │ sub.w ip, sp, ip │ │ │ │ sub.w lr, ip, lr │ │ │ │ @@ -907106,19 +907107,19 @@ │ │ │ │ nop │ │ │ │ nop.w │ │ │ │ ... │ │ │ │ subs r2, r2, #6 │ │ │ │ lsls r7, r2, #1 │ │ │ │ asrs r0, r7, #6 │ │ │ │ movs r0, r0 │ │ │ │ - strh r2, [r3, #60] @ 0x3c │ │ │ │ + strh r2, [r4, #60] @ 0x3c │ │ │ │ lsls r6, r1, #1 │ │ │ │ subs r6, r0, #2 │ │ │ │ lsls r7, r2, #1 │ │ │ │ - strh r6, [r1, #54] @ 0x36 │ │ │ │ + strh r6, [r2, #54] @ 0x36 │ │ │ │ lsls r6, r1, #1 │ │ │ │ ldr.w r2, [pc, #1216] @ 32d230 >::_M_default_append(unsigned int)@@Base+0xaa66c> │ │ │ │ subs r5, r7, #4 │ │ │ │ ldr.w r3, [fp, #212] @ 0xd4 │ │ │ │ mov.w r1, #65536 @ 0x10000 │ │ │ │ add r2, pc │ │ │ │ mov r0, r5 │ │ │ │ @@ -907526,85 +907527,85 @@ │ │ │ │ vldr d12, [r7, #-16] │ │ │ │ add.w r3, r3, #1408 @ 0x580 │ │ │ │ str r3, [sp, #32] │ │ │ │ vsub.f64 d12, d9, d12 │ │ │ │ vldr d7, [r3, #-8] │ │ │ │ b.n 32cbf2 >::_M_default_append(unsigned int)@@Base+0xaa02e> │ │ │ │ nop │ │ │ │ - ldrh r6, [r4, #0] │ │ │ │ + ldrh r6, [r5, #0] │ │ │ │ lsls r6, r1, #1 │ │ │ │ - ldrh r0, [r2, #0] │ │ │ │ + ldrh r0, [r3, #0] │ │ │ │ lsls r6, r1, #1 │ │ │ │ - ldr r1, [sp, #224] @ 0xe0 │ │ │ │ + ldr r1, [sp, #256] @ 0x100 │ │ │ │ lsls r0, r2, #1 │ │ │ │ - strh r2, [r3, #32] │ │ │ │ + strh r2, [r4, #32] │ │ │ │ lsls r6, r1, #1 │ │ │ │ - ldrh r4, [r6, #54] @ 0x36 │ │ │ │ + ldrh r4, [r7, #54] @ 0x36 │ │ │ │ lsls r3, r1, #1 │ │ │ │ - adds r0, #180 @ 0xb4 │ │ │ │ + adds r0, #188 @ 0xbc │ │ │ │ lsls r3, r1, #1 │ │ │ │ - strh r6, [r1, #30] │ │ │ │ + strh r6, [r2, #30] │ │ │ │ lsls r6, r1, #1 │ │ │ │ - ldrh r0, [r5, #52] @ 0x34 │ │ │ │ + ldrh r0, [r6, #52] @ 0x34 │ │ │ │ lsls r3, r1, #1 │ │ │ │ - lsrs r4, r2, #9 │ │ │ │ + lsrs r4, r3, #9 │ │ │ │ lsls r3, r1, #1 │ │ │ │ - strh r2, [r7, #22] │ │ │ │ + strh r2, [r0, #24] │ │ │ │ lsls r6, r1, #1 │ │ │ │ - ldrh r6, [r2, #46] @ 0x2e │ │ │ │ + ldrh r6, [r3, #46] @ 0x2e │ │ │ │ lsls r3, r1, #1 │ │ │ │ - strh r2, [r4, #22] │ │ │ │ + strh r2, [r5, #22] │ │ │ │ lsls r6, r1, #1 │ │ │ │ - ldrh r6, [r7, #44] @ 0x2c │ │ │ │ + ldrh r6, [r0, #46] @ 0x2e │ │ │ │ lsls r3, r1, #1 │ │ │ │ - strh r2, [r4, #20] │ │ │ │ + strh r2, [r5, #20] │ │ │ │ lsls r6, r1, #1 │ │ │ │ - ldrh r4, [r7, #42] @ 0x2a │ │ │ │ + ldrh r4, [r0, #44] @ 0x2c │ │ │ │ lsls r3, r1, #1 │ │ │ │ - strh r6, [r0, #20] │ │ │ │ + strh r6, [r1, #20] │ │ │ │ lsls r6, r1, #1 │ │ │ │ - ldrh r0, [r4, #42] @ 0x2a │ │ │ │ + ldrh r0, [r5, #42] @ 0x2a │ │ │ │ lsls r3, r1, #1 │ │ │ │ - strh r2, [r5, #18] │ │ │ │ + strh r2, [r6, #18] │ │ │ │ lsls r6, r1, #1 │ │ │ │ - ldrh r6, [r0, #42] @ 0x2a │ │ │ │ + ldrh r6, [r1, #42] @ 0x2a │ │ │ │ lsls r3, r1, #1 │ │ │ │ - strh r2, [r6, #16] │ │ │ │ + strh r2, [r7, #16] │ │ │ │ lsls r6, r1, #1 │ │ │ │ - strh r2, [r1, #14] │ │ │ │ + strh r2, [r2, #14] │ │ │ │ lsls r6, r1, #1 │ │ │ │ - ldrh r6, [r4, #36] @ 0x24 │ │ │ │ + ldrh r6, [r5, #36] @ 0x24 │ │ │ │ lsls r3, r1, #1 │ │ │ │ - strh r0, [r6, #12] │ │ │ │ + strh r0, [r7, #12] │ │ │ │ lsls r6, r1, #1 │ │ │ │ - ldrh r2, [r1, #36] @ 0x24 │ │ │ │ + ldrh r2, [r2, #36] @ 0x24 │ │ │ │ lsls r3, r1, #1 │ │ │ │ - strh r0, [r2, #12] │ │ │ │ + strh r0, [r3, #12] │ │ │ │ lsls r6, r1, #1 │ │ │ │ - strh r6, [r7, #30] │ │ │ │ + strh r6, [r0, #32] │ │ │ │ lsls r6, r1, #1 │ │ │ │ - strh r6, [r6, #10] │ │ │ │ + strh r6, [r7, #10] │ │ │ │ lsls r6, r1, #1 │ │ │ │ - ldrh r0, [r2, #34] @ 0x22 │ │ │ │ + ldrh r0, [r3, #34] @ 0x22 │ │ │ │ lsls r3, r1, #1 │ │ │ │ - strh r4, [r3, #10] │ │ │ │ + strh r4, [r4, #10] │ │ │ │ lsls r6, r1, #1 │ │ │ │ - ldrh r6, [r6, #32] │ │ │ │ + ldrh r6, [r7, #32] │ │ │ │ lsls r3, r1, #1 │ │ │ │ - strh r2, [r0, #10] │ │ │ │ + strh r2, [r1, #10] │ │ │ │ lsls r6, r1, #1 │ │ │ │ - ldrh r4, [r3, #32] │ │ │ │ + ldrh r4, [r4, #32] │ │ │ │ lsls r3, r1, #1 │ │ │ │ - strh r4, [r4, #8] │ │ │ │ + strh r4, [r5, #8] │ │ │ │ lsls r6, r1, #1 │ │ │ │ - ldrh r6, [r7, #30] │ │ │ │ + ldrh r6, [r0, #32] │ │ │ │ lsls r3, r1, #1 │ │ │ │ - strh r2, [r1, #8] │ │ │ │ + strh r2, [r2, #8] │ │ │ │ lsls r6, r1, #1 │ │ │ │ - ldrh r4, [r4, #30] │ │ │ │ + ldrh r4, [r5, #30] │ │ │ │ lsls r3, r1, #1 │ │ │ │ stmdb sp!, {r4, r5, r6, r7, r8, r9, sl, fp, lr} │ │ │ │ mov.w ip, #0 │ │ │ │ mov.w lr, #131072 @ 0x20000 │ │ │ │ vpush {d8-d12} │ │ │ │ sub.w ip, sp, ip │ │ │ │ sub.w lr, ip, lr │ │ │ │ @@ -908720,113 +908721,113 @@ │ │ │ │ str.w r9, [sp, #92] @ 0x5c │ │ │ │ ldr.w r9, [sp, #24] │ │ │ │ b.w 32d4c2 >::_M_default_append(unsigned int)@@Base+0xaa8fe> │ │ │ │ asrs r4, r1, #28 │ │ │ │ lsls r7, r2, #1 │ │ │ │ asrs r0, r7, #6 │ │ │ │ movs r0, r0 │ │ │ │ - strh r2, [r6, #20] │ │ │ │ + strh r2, [r7, #20] │ │ │ │ lsls r6, r1, #1 │ │ │ │ - ldrb r4, [r5, #30] │ │ │ │ + ldrb r4, [r6, #30] │ │ │ │ lsls r6, r1, #1 │ │ │ │ - ldrh r6, [r0, #20] │ │ │ │ + ldrh r6, [r1, #20] │ │ │ │ lsls r3, r1, #1 │ │ │ │ asrs r2, r1, #26 │ │ │ │ lsls r7, r2, #1 │ │ │ │ - strh r2, [r0, #18] │ │ │ │ + strh r2, [r1, #18] │ │ │ │ lsls r6, r1, #1 │ │ │ │ - strh r0, [r1, #18] │ │ │ │ + strh r0, [r2, #18] │ │ │ │ lsls r6, r1, #1 │ │ │ │ - strh r4, [r1, #18] │ │ │ │ + strh r4, [r2, #18] │ │ │ │ lsls r6, r1, #1 │ │ │ │ - ldrb r2, [r1, #28] │ │ │ │ + ldrb r2, [r2, #28] │ │ │ │ lsls r6, r1, #1 │ │ │ │ - strh r6, [r2, #18] │ │ │ │ + strh r6, [r3, #18] │ │ │ │ lsls r6, r1, #1 │ │ │ │ - ldrb r0, [r4, #24] │ │ │ │ + ldrb r0, [r5, #24] │ │ │ │ lsls r6, r1, #1 │ │ │ │ - str r4, [sp, #424] @ 0x1a8 │ │ │ │ + str r4, [sp, #456] @ 0x1c8 │ │ │ │ lsls r3, r1, #1 │ │ │ │ - stmia r0!, {r1, r3, r4, r6, r7} │ │ │ │ + stmia r0!, {r1, r5, r6, r7} │ │ │ │ lsls r3, r1, #1 │ │ │ │ - str r6, [r2, #60] @ 0x3c │ │ │ │ + str r6, [r3, #60] @ 0x3c │ │ │ │ lsls r3, r1, #1 │ │ │ │ - str r4, [r6, #56] @ 0x38 │ │ │ │ + str r4, [r7, #56] @ 0x38 │ │ │ │ lsls r3, r1, #1 │ │ │ │ - ldr r1, [sp, #840] @ 0x348 │ │ │ │ + ldr r1, [sp, #872] @ 0x368 │ │ │ │ lsls r7, r1, #1 │ │ │ │ - ldr r4, [r6, #4] │ │ │ │ + ldr r4, [r7, #4] │ │ │ │ lsls r3, r1, #1 │ │ │ │ - strh r6, [r5, #8] │ │ │ │ + strh r6, [r6, #8] │ │ │ │ lsls r6, r1, #1 │ │ │ │ - ldrb r0, [r2, #17] │ │ │ │ + ldrb r0, [r3, #17] │ │ │ │ lsls r6, r1, #1 │ │ │ │ - strh r2, [r5, #56] @ 0x38 │ │ │ │ + strh r2, [r6, #56] @ 0x38 │ │ │ │ lsls r3, r1, #1 │ │ │ │ - ldrb r0, [r3, #15] │ │ │ │ + ldrb r0, [r4, #15] │ │ │ │ lsls r6, r1, #1 │ │ │ │ - strh r2, [r6, #52] @ 0x34 │ │ │ │ + strh r2, [r7, #52] @ 0x34 │ │ │ │ lsls r3, r1, #1 │ │ │ │ - ldrb r0, [r7, #13] │ │ │ │ + ldrb r0, [r0, #14] │ │ │ │ lsls r6, r1, #1 │ │ │ │ - strh r2, [r2, #50] @ 0x32 │ │ │ │ + strh r2, [r3, #50] @ 0x32 │ │ │ │ lsls r3, r1, #1 │ │ │ │ - ldrb r2, [r7, #12] │ │ │ │ + ldrb r2, [r0, #13] │ │ │ │ lsls r6, r1, #1 │ │ │ │ - ldrb r6, [r7, #8] │ │ │ │ + ldrb r6, [r0, #9] │ │ │ │ lsls r6, r1, #1 │ │ │ │ - strh r0, [r3, #40] @ 0x28 │ │ │ │ + strh r0, [r4, #40] @ 0x28 │ │ │ │ lsls r3, r1, #1 │ │ │ │ - ldrb r4, [r5, #7] │ │ │ │ + ldrb r4, [r6, #7] │ │ │ │ lsls r6, r1, #1 │ │ │ │ - strh r6, [r0, #38] @ 0x26 │ │ │ │ + strh r6, [r1, #38] @ 0x26 │ │ │ │ lsls r3, r1, #1 │ │ │ │ - ldrb r4, [r0, #6] │ │ │ │ + ldrb r4, [r1, #6] │ │ │ │ lsls r6, r1, #1 │ │ │ │ - ldrb r4, [r6, #3] │ │ │ │ + ldrb r4, [r7, #3] │ │ │ │ lsls r6, r1, #1 │ │ │ │ - ldrb r6, [r7, #19] │ │ │ │ + ldrb r6, [r0, #20] │ │ │ │ lsls r6, r1, #1 │ │ │ │ - mvns r0, r1 │ │ │ │ + mvns r0, r2 │ │ │ │ lsls r0, r2, #1 │ │ │ │ - str r6, [r2, #16] │ │ │ │ + str r6, [r3, #16] │ │ │ │ lsls r3, r1, #1 │ │ │ │ - ldrb r2, [r7, #1] │ │ │ │ + ldrb r2, [r0, #2] │ │ │ │ lsls r6, r1, #1 │ │ │ │ - ldrb r6, [r1, #14] │ │ │ │ + ldrb r6, [r2, #14] │ │ │ │ lsls r6, r1, #1 │ │ │ │ - ldrb r4, [r4, #15] │ │ │ │ + ldrb r4, [r5, #15] │ │ │ │ lsls r6, r1, #1 │ │ │ │ - cmn r4, r7 │ │ │ │ + orrs r4, r0 │ │ │ │ lsls r0, r2, #1 │ │ │ │ - ldrb r0, [r5, #14] │ │ │ │ + ldrb r0, [r6, #14] │ │ │ │ lsls r6, r1, #1 │ │ │ │ - add r6, pc, #696 @ (adr r6, 32e2e4 >::_M_default_append(unsigned int)@@Base+0xab720>) │ │ │ │ + add r6, pc, #728 @ (adr r6, 32e304 >::_M_default_append(unsigned int)@@Base+0xab740>) │ │ │ │ lsls r0, r2, #1 │ │ │ │ - ldrb r0, [r3, #9] │ │ │ │ + ldrb r0, [r4, #9] │ │ │ │ lsls r6, r1, #1 │ │ │ │ - strb r2, [r7, #24] │ │ │ │ + strb r2, [r0, #25] │ │ │ │ lsls r6, r1, #1 │ │ │ │ - ldrb r2, [r2, #8] │ │ │ │ + ldrb r2, [r3, #8] │ │ │ │ lsls r6, r1, #1 │ │ │ │ - adcs r4, r0 │ │ │ │ + adcs r4, r1 │ │ │ │ lsls r0, r2, #1 │ │ │ │ - ldrb r4, [r3, #7] │ │ │ │ + ldrb r4, [r4, #7] │ │ │ │ lsls r6, r1, #1 │ │ │ │ - ldrb r6, [r0, #7] │ │ │ │ + ldrb r6, [r1, #7] │ │ │ │ lsls r6, r1, #1 │ │ │ │ - add r5, pc, #80 @ (adr r5, 32e098 >::_M_default_append(unsigned int)@@Base+0xab4d4>) │ │ │ │ + add r5, pc, #112 @ (adr r5, 32e0b8 >::_M_default_append(unsigned int)@@Base+0xab4f4>) │ │ │ │ lsls r0, r2, #1 │ │ │ │ - ldrb r2, [r3, #3] │ │ │ │ + ldrb r2, [r4, #3] │ │ │ │ lsls r6, r1, #1 │ │ │ │ - ldrb r6, [r6, #1] │ │ │ │ + ldrb r6, [r7, #1] │ │ │ │ lsls r6, r1, #1 │ │ │ │ - ldrb r2, [r4, #0] │ │ │ │ + ldrb r2, [r5, #0] │ │ │ │ lsls r6, r1, #1 │ │ │ │ - ldrb r2, [r2, #0] │ │ │ │ + ldrb r2, [r3, #0] │ │ │ │ lsls r6, r1, #1 │ │ │ │ mov r8, r5 │ │ │ │ ldr.w r9, [sp, #96] @ 0x60 │ │ │ │ ldr r5, [sp, #100] @ 0x64 │ │ │ │ ldr.w sl, [sp, #76] @ 0x4c │ │ │ │ sub.w r7, fp, #1072 @ 0x430 │ │ │ │ add.w r4, r8, #4 │ │ │ │ @@ -909939,179 +909940,179 @@ │ │ │ │ str r7, [sp, #36] @ 0x24 │ │ │ │ strd fp, r9, [sp, #44] @ 0x2c │ │ │ │ mov r6, r5 │ │ │ │ ldr r7, [sp, #92] @ 0x5c │ │ │ │ ldr.w r9, [sp, #60] @ 0x3c │ │ │ │ b.n 32ef1e >::_M_default_append(unsigned int)@@Base+0xac35a> │ │ │ │ nop │ │ │ │ - strb r6, [r4, #9] │ │ │ │ + strb r6, [r5, #9] │ │ │ │ lsls r6, r1, #1 │ │ │ │ - strb r4, [r6, #18] │ │ │ │ + strb r4, [r7, #18] │ │ │ │ lsls r6, r1, #1 │ │ │ │ - ldrb r6, [r3, r5] │ │ │ │ + ldrb r6, [r4, r5] │ │ │ │ lsls r3, r1, #1 │ │ │ │ - ldrb r6, [r5, #31] │ │ │ │ + ldrb r6, [r6, #31] │ │ │ │ lsls r6, r1, #1 │ │ │ │ - strb r6, [r7, #7] │ │ │ │ + strb r6, [r0, #8] │ │ │ │ lsls r6, r1, #1 │ │ │ │ - add r1, pc, #456 @ (adr r1, 32ef30 >::_M_default_append(unsigned int)@@Base+0xac36c>) │ │ │ │ + add r1, pc, #488 @ (adr r1, 32ef50 >::_M_default_append(unsigned int)@@Base+0xac38c>) │ │ │ │ lsls r0, r2, #1 │ │ │ │ - add r1, pc, #152 @ (adr r1, 32ee04 >::_M_default_append(unsigned int)@@Base+0xac240>) │ │ │ │ + add r1, pc, #184 @ (adr r1, 32ee24 >::_M_default_append(unsigned int)@@Base+0xac260>) │ │ │ │ lsls r0, r2, #1 │ │ │ │ - strb r4, [r4, #18] │ │ │ │ + strb r4, [r5, #18] │ │ │ │ lsls r6, r1, #1 │ │ │ │ - add r0, pc, #720 @ (adr r0, 32f044 >::_M_default_append(unsigned int)@@Base+0xac480>) │ │ │ │ + add r0, pc, #752 @ (adr r0, 32f064 >::_M_default_append(unsigned int)@@Base+0xac4a0>) │ │ │ │ lsls r0, r2, #1 │ │ │ │ - add r0, pc, #400 @ (adr r0, 32ef08 >::_M_default_append(unsigned int)@@Base+0xac344>) │ │ │ │ + add r0, pc, #432 @ (adr r0, 32ef28 >::_M_default_append(unsigned int)@@Base+0xac364>) │ │ │ │ lsls r0, r2, #1 │ │ │ │ - strb r4, [r4, #15] │ │ │ │ + strb r4, [r5, #15] │ │ │ │ lsls r6, r1, #1 │ │ │ │ - ldr r2, [r6, #124] @ 0x7c │ │ │ │ + ldr r2, [r7, #124] @ 0x7c │ │ │ │ lsls r6, r1, #1 │ │ │ │ - strb r2, [r7, #8] │ │ │ │ + strb r2, [r0, #9] │ │ │ │ lsls r6, r1, #1 │ │ │ │ - strb r0, [r2, #18] │ │ │ │ + strb r0, [r3, #18] │ │ │ │ lsls r6, r1, #1 │ │ │ │ - ldrh r0, [r7, r7] │ │ │ │ + ldrb r0, [r0, r0] │ │ │ │ lsls r6, r1, #1 │ │ │ │ - strb r6, [r7, #17] │ │ │ │ + strb r6, [r0, #18] │ │ │ │ lsls r6, r1, #1 │ │ │ │ - ldrh r2, [r3, #60] @ 0x3c │ │ │ │ + ldrh r2, [r4, #60] @ 0x3c │ │ │ │ lsls r6, r1, #1 │ │ │ │ - ldr r5, [pc, #224] @ (32ee78 >::_M_default_append(unsigned int)@@Base+0xac2b4>) │ │ │ │ + ldr r5, [pc, #256] @ (32ee98 >::_M_default_append(unsigned int)@@Base+0xac2d4>) │ │ │ │ lsls r0, r2, #1 │ │ │ │ - ldrsb r2, [r2, r4] │ │ │ │ + ldrsb r2, [r3, r4] │ │ │ │ lsls r3, r1, #1 │ │ │ │ - ldr r6, [sp, #400] @ 0x190 │ │ │ │ + ldr r6, [sp, #432] @ 0x1b0 │ │ │ │ lsls r0, r2, #1 │ │ │ │ - ldrsb r2, [r4, r3] │ │ │ │ + ldrsb r2, [r5, r3] │ │ │ │ lsls r3, r1, #1 │ │ │ │ - ldr r5, [pc, #8] @ (32edb0 >::_M_default_append(unsigned int)@@Base+0xac1ec>) │ │ │ │ + ldr r5, [pc, #40] @ (32edd0 >::_M_default_append(unsigned int)@@Base+0xac20c>) │ │ │ │ lsls r0, r2, #1 │ │ │ │ - ldr r0, [r4, #84] @ 0x54 │ │ │ │ + ldr r0, [r5, #84] @ 0x54 │ │ │ │ lsls r6, r1, #1 │ │ │ │ - ldr r0, [r4, #124] @ 0x7c │ │ │ │ + ldr r0, [r5, #124] @ 0x7c │ │ │ │ lsls r6, r1, #1 │ │ │ │ - ldr r0, [r6, #76] @ 0x4c │ │ │ │ + ldr r0, [r7, #76] @ 0x4c │ │ │ │ lsls r6, r1, #1 │ │ │ │ - ldr r4, [r6, #72] @ 0x48 │ │ │ │ + ldr r4, [r7, #72] @ 0x48 │ │ │ │ lsls r6, r1, #1 │ │ │ │ - strb r6, [r2, #30] │ │ │ │ + strb r6, [r3, #30] │ │ │ │ lsls r3, r1, #1 │ │ │ │ - ldr r4, [r4, #64] @ 0x40 │ │ │ │ + ldr r4, [r5, #64] @ 0x40 │ │ │ │ lsls r6, r1, #1 │ │ │ │ - ldr r6, [r6, #100] @ 0x64 │ │ │ │ + ldr r6, [r7, #100] @ 0x64 │ │ │ │ lsls r6, r1, #1 │ │ │ │ - ldrsb r2, [r3, r4] │ │ │ │ + ldrsb r2, [r4, r4] │ │ │ │ lsls r3, r1, #1 │ │ │ │ - ldrb r4, [r6, #6] │ │ │ │ + ldrb r4, [r7, #6] │ │ │ │ lsls r6, r1, #1 │ │ │ │ - ldr r4, [r0, #60] @ 0x3c │ │ │ │ + ldr r4, [r1, #60] @ 0x3c │ │ │ │ lsls r6, r1, #1 │ │ │ │ - ldrh r4, [r0, #36] @ 0x24 │ │ │ │ + ldrh r4, [r1, #36] @ 0x24 │ │ │ │ lsls r6, r1, #1 │ │ │ │ - ldrh r0, [r5, #34] @ 0x22 │ │ │ │ + ldrh r0, [r6, #34] @ 0x22 │ │ │ │ lsls r6, r1, #1 │ │ │ │ - ldrh r6, [r2, #34] @ 0x22 │ │ │ │ + ldrh r6, [r3, #34] @ 0x22 │ │ │ │ lsls r6, r1, #1 │ │ │ │ - ldrh r4, [r7, #32] │ │ │ │ + ldrh r4, [r0, #34] @ 0x22 │ │ │ │ lsls r6, r1, #1 │ │ │ │ - ldrh r6, [r3, #32] │ │ │ │ + ldrh r6, [r4, #32] │ │ │ │ lsls r6, r1, #1 │ │ │ │ - ldrh r2, [r0, #32] │ │ │ │ + ldrh r2, [r1, #32] │ │ │ │ lsls r6, r1, #1 │ │ │ │ - ldr r6, [r5, #40] @ 0x28 │ │ │ │ + ldr r6, [r6, #40] @ 0x28 │ │ │ │ lsls r6, r1, #1 │ │ │ │ - strb r0, [r2, #22] │ │ │ │ + strb r0, [r3, #22] │ │ │ │ lsls r3, r1, #1 │ │ │ │ - ldrsb r4, [r4, r7] │ │ │ │ + ldrsb r4, [r5, r7] │ │ │ │ lsls r6, r1, #1 │ │ │ │ - ldrsb r4, [r1, r7] │ │ │ │ + ldrsb r4, [r2, r7] │ │ │ │ lsls r6, r1, #1 │ │ │ │ - strb r0, [r1, #2] │ │ │ │ + strb r0, [r2, #2] │ │ │ │ lsls r6, r1, #1 │ │ │ │ - ldr r6, [r7, #32] │ │ │ │ + ldr r6, [r0, #36] @ 0x24 │ │ │ │ lsls r6, r1, #1 │ │ │ │ - ldr r0, [pc, #448] @ (32efc4 >::_M_default_append(unsigned int)@@Base+0xac400>) │ │ │ │ + ldr r0, [pc, #480] @ (32efe4 >::_M_default_append(unsigned int)@@Base+0xac420>) │ │ │ │ lsls r0, r2, #1 │ │ │ │ - bvs.n 32ee44 >::_M_default_append(unsigned int)@@Base+0xac280> │ │ │ │ + bvs.n 32ee54 >::_M_default_append(unsigned int)@@Base+0xac290> │ │ │ │ lsls r5, r1, #1 │ │ │ │ - ldr r1, [sp, #392] @ 0x188 │ │ │ │ + ldr r1, [sp, #424] @ 0x1a8 │ │ │ │ lsls r0, r2, #1 │ │ │ │ - bpl.n 32ed78 >::_M_default_append(unsigned int)@@Base+0xac1b4> │ │ │ │ + bpl.n 32ed88 >::_M_default_append(unsigned int)@@Base+0xac1c4> │ │ │ │ lsls r5, r1, #1 │ │ │ │ - ldr r0, [pc, #0] @ (32ee14 >::_M_default_append(unsigned int)@@Base+0xac250>) │ │ │ │ + ldr r0, [pc, #32] @ (32ee34 >::_M_default_append(unsigned int)@@Base+0xac270>) │ │ │ │ lsls r0, r2, #1 │ │ │ │ - ldr r4, [r4, #52] @ 0x34 │ │ │ │ + ldr r4, [r5, #52] @ 0x34 │ │ │ │ lsls r6, r1, #1 │ │ │ │ - ldrh r4, [r3, #16] │ │ │ │ + ldrh r4, [r4, #16] │ │ │ │ lsls r6, r1, #1 │ │ │ │ - @ instruction: 0x47ba │ │ │ │ + @ instruction: 0x47c2 │ │ │ │ lsls r0, r2, #1 │ │ │ │ - str r4, [r2, r6] │ │ │ │ + str r4, [r3, r6] │ │ │ │ lsls r3, r1, #1 │ │ │ │ - ldr r0, [sp, #928] @ 0x3a0 │ │ │ │ + ldr r0, [sp, #960] @ 0x3c0 │ │ │ │ lsls r0, r2, #1 │ │ │ │ - str r2, [r5, r5] │ │ │ │ + str r2, [r6, r5] │ │ │ │ lsls r3, r1, #1 │ │ │ │ - @ instruction: 0x478a │ │ │ │ + @ instruction: 0x4792 │ │ │ │ lsls r0, r2, #1 │ │ │ │ - bx r4 │ │ │ │ + bx r5 │ │ │ │ lsls r0, r2, #1 │ │ │ │ - bmi.n 32edd4 >::_M_default_append(unsigned int)@@Base+0xac210> │ │ │ │ + bmi.n 32ede4 >::_M_default_append(unsigned int)@@Base+0xac220> │ │ │ │ lsls r5, r1, #1 │ │ │ │ - ldr r0, [sp, #80] @ 0x50 │ │ │ │ + ldr r0, [sp, #112] @ 0x70 │ │ │ │ lsls r0, r2, #1 │ │ │ │ - bmi.n 32ef14 >::_M_default_append(unsigned int)@@Base+0xac350> │ │ │ │ + bmi.n 32ef24 >::_M_default_append(unsigned int)@@Base+0xac360> │ │ │ │ lsls r5, r1, #1 │ │ │ │ - mov lr, r6 │ │ │ │ + mov lr, r7 │ │ │ │ lsls r0, r2, #1 │ │ │ │ - ldr r4, [r0, #32] │ │ │ │ + ldr r4, [r1, #32] │ │ │ │ lsls r6, r1, #1 │ │ │ │ - mov r2, ip │ │ │ │ + mov r2, sp │ │ │ │ lsls r0, r2, #1 │ │ │ │ - str r0, [r7, r0] │ │ │ │ + str r0, [r0, r1] │ │ │ │ lsls r3, r1, #1 │ │ │ │ - bcc.n 32edf8 >::_M_default_append(unsigned int)@@Base+0xac234> │ │ │ │ + bcc.n 32ee08 >::_M_default_append(unsigned int)@@Base+0xac244> │ │ │ │ lsls r5, r1, #1 │ │ │ │ - ldr r2, [r7, #20] │ │ │ │ + ldr r2, [r0, #24] │ │ │ │ lsls r6, r1, #1 │ │ │ │ - bcc.n 32ed78 >::_M_default_append(unsigned int)@@Base+0xac1b4> │ │ │ │ + bcc.n 32ed88 >::_M_default_append(unsigned int)@@Base+0xac1c4> │ │ │ │ lsls r5, r1, #1 │ │ │ │ - ldr r0, [r3, #16] │ │ │ │ + ldr r0, [r4, #16] │ │ │ │ lsls r6, r1, #1 │ │ │ │ - strb r6, [r4, #29] │ │ │ │ + strb r6, [r5, #29] │ │ │ │ lsls r6, r1, #1 │ │ │ │ - ldr r7, [pc, #552] @ (32f090 >::_M_default_append(unsigned int)@@Base+0xac4cc>) │ │ │ │ + ldr r7, [pc, #584] @ (32f0b0 >::_M_default_append(unsigned int)@@Base+0xac4ec>) │ │ │ │ lsls r3, r1, #1 │ │ │ │ - bcc.n 32eef0 >::_M_default_append(unsigned int)@@Base+0xac32c> │ │ │ │ + bcc.n 32ef00 >::_M_default_append(unsigned int)@@Base+0xac33c> │ │ │ │ lsls r5, r1, #1 │ │ │ │ - ldr r4, [r1, #12] │ │ │ │ + ldr r4, [r2, #12] │ │ │ │ lsls r6, r1, #1 │ │ │ │ - strb r6, [r2, #28] │ │ │ │ + strb r6, [r3, #28] │ │ │ │ lsls r6, r1, #1 │ │ │ │ - bcc.n 32ee94 >::_M_default_append(unsigned int)@@Base+0xac2d0> │ │ │ │ + bcc.n 32eea4 >::_M_default_append(unsigned int)@@Base+0xac2e0> │ │ │ │ lsls r5, r1, #1 │ │ │ │ - ldr r7, [pc, #48] @ (32eeac >::_M_default_append(unsigned int)@@Base+0xac2e8>) │ │ │ │ + ldr r7, [pc, #80] @ (32eecc >::_M_default_append(unsigned int)@@Base+0xac308>) │ │ │ │ lsls r3, r1, #1 │ │ │ │ - ldr r6, [r2, #68] @ 0x44 │ │ │ │ + ldr r6, [r3, #68] @ 0x44 │ │ │ │ lsls r6, r1, #1 │ │ │ │ - ldr r4, [r1, #68] @ 0x44 │ │ │ │ + ldr r4, [r2, #68] @ 0x44 │ │ │ │ lsls r6, r1, #1 │ │ │ │ - strh r4, [r3, #58] @ 0x3a │ │ │ │ + strh r4, [r4, #58] @ 0x3a │ │ │ │ lsls r6, r1, #1 │ │ │ │ - strh r2, [r0, #58] @ 0x3a │ │ │ │ + strh r2, [r1, #58] @ 0x3a │ │ │ │ lsls r6, r1, #1 │ │ │ │ - ldr r0, [r3, #44] @ 0x2c │ │ │ │ + ldr r0, [r4, #44] @ 0x2c │ │ │ │ lsls r6, r1, #1 │ │ │ │ - ldr r2, [r1, #52] @ 0x34 │ │ │ │ + ldr r2, [r2, #52] @ 0x34 │ │ │ │ lsls r6, r1, #1 │ │ │ │ - ldr r0, [r5, #48] @ 0x30 │ │ │ │ + ldr r0, [r6, #48] @ 0x30 │ │ │ │ lsls r6, r1, #1 │ │ │ │ - str r5, [sp, #992] @ 0x3e0 │ │ │ │ + str r6, [sp, #0] │ │ │ │ lsls r0, r2, #1 │ │ │ │ cmp r2, #0 │ │ │ │ bne.w 32efc0 >::_M_default_append(unsigned int)@@Base+0xac3fc> │ │ │ │ ldrb.w r3, [r5, #385] @ 0x181 │ │ │ │ vldr d9, [r5, #176] @ 0xb0 │ │ │ │ tst.w r3, #28 │ │ │ │ beq.n 32eebc >::_M_default_append(unsigned int)@@Base+0xac2f8> │ │ │ │ @@ -910769,159 +910770,159 @@ │ │ │ │ adds r0, #12 │ │ │ │ bl 17c90 │ │ │ │ ldr r0, [pc, #300] @ (32f79c >::_M_default_append(unsigned int)@@Base+0xacbd8>) │ │ │ │ mov.w r1, #4294967295 @ 0xffffffff │ │ │ │ add r0, pc │ │ │ │ bl 17e10 │ │ │ │ b.w 32e684 >::_M_default_append(unsigned int)@@Base+0xabac0> │ │ │ │ - ldr r2, [r6, #16] │ │ │ │ + ldr r2, [r7, #16] │ │ │ │ lsls r6, r1, #1 │ │ │ │ - strh r0, [r0, #38] @ 0x26 │ │ │ │ + strh r0, [r1, #38] @ 0x26 │ │ │ │ lsls r6, r1, #1 │ │ │ │ - str r3, [sp, #96] @ 0x60 │ │ │ │ + str r3, [sp, #128] @ 0x80 │ │ │ │ lsls r0, r2, #1 │ │ │ │ - str r6, [r5, #124] @ 0x7c │ │ │ │ + str r6, [r6, #124] @ 0x7c │ │ │ │ lsls r6, r1, #1 │ │ │ │ - strh r4, [r7, #30] │ │ │ │ + strh r4, [r0, #32] │ │ │ │ lsls r6, r1, #1 │ │ │ │ - str r6, [r3, #116] @ 0x74 │ │ │ │ + str r6, [r4, #116] @ 0x74 │ │ │ │ lsls r6, r1, #1 │ │ │ │ - cmp r5, #170 @ 0xaa │ │ │ │ + cmp r5, #178 @ 0xb2 │ │ │ │ lsls r0, r2, #1 │ │ │ │ - str r6, [r7, #108] @ 0x6c │ │ │ │ + str r6, [r0, #112] @ 0x70 │ │ │ │ lsls r6, r1, #1 │ │ │ │ - cmp r5, #122 @ 0x7a │ │ │ │ + cmp r5, #130 @ 0x82 │ │ │ │ lsls r0, r2, #1 │ │ │ │ - str r6, [r3, #124] @ 0x7c │ │ │ │ + str r6, [r4, #124] @ 0x7c │ │ │ │ lsls r6, r1, #1 │ │ │ │ - cmp r5, #74 @ 0x4a │ │ │ │ + cmp r5, #82 @ 0x52 │ │ │ │ lsls r0, r2, #1 │ │ │ │ - str r4, [r1, #100] @ 0x64 │ │ │ │ + str r4, [r2, #100] @ 0x64 │ │ │ │ lsls r6, r1, #1 │ │ │ │ - str r0, [r7, #24] │ │ │ │ + str r0, [r0, #28] │ │ │ │ lsls r6, r1, #1 │ │ │ │ - str r1, [sp, #576] @ 0x240 │ │ │ │ + str r1, [sp, #608] @ 0x260 │ │ │ │ lsls r0, r2, #1 │ │ │ │ - ldmia r5!, {r1, r2, r3, r4, r6, r7} │ │ │ │ + ldmia r5, {r1, r2, r5, r6, r7} │ │ │ │ lsls r5, r1, #1 │ │ │ │ - ands r4, r4 │ │ │ │ + ands r4, r5 │ │ │ │ lsls r0, r2, #1 │ │ │ │ - str r2, [r6, #16] │ │ │ │ + str r2, [r7, #16] │ │ │ │ lsls r6, r1, #1 │ │ │ │ - ldr r4, [r2, #64] @ 0x40 │ │ │ │ + ldr r4, [r3, #64] @ 0x40 │ │ │ │ lsls r3, r1, #1 │ │ │ │ - ldmia r5!, {r1, r2, r7} │ │ │ │ + ldmia r5!, {r1, r2, r3, r7} │ │ │ │ lsls r5, r1, #1 │ │ │ │ - subs r7, #206 @ 0xce │ │ │ │ + subs r7, #214 @ 0xd6 │ │ │ │ lsls r0, r2, #1 │ │ │ │ - str r4, [r4, #92] @ 0x5c │ │ │ │ + str r4, [r5, #92] @ 0x5c │ │ │ │ lsls r6, r1, #1 │ │ │ │ - strh r2, [r1, #16] │ │ │ │ + strh r2, [r2, #16] │ │ │ │ lsls r6, r1, #1 │ │ │ │ - str r0, [sp, #968] @ 0x3c8 │ │ │ │ + str r0, [sp, #1000] @ 0x3e8 │ │ │ │ lsls r0, r2, #1 │ │ │ │ - str r4, [r2, #96] @ 0x60 │ │ │ │ + str r4, [r3, #96] @ 0x60 │ │ │ │ lsls r6, r1, #1 │ │ │ │ - str r0, [sp, #296] @ 0x128 │ │ │ │ + str r0, [sp, #328] @ 0x148 │ │ │ │ lsls r0, r2, #1 │ │ │ │ - str r2, [r0, #84] @ 0x54 │ │ │ │ + str r2, [r1, #84] @ 0x54 │ │ │ │ lsls r6, r1, #1 │ │ │ │ - str r6, [r1, #84] @ 0x54 │ │ │ │ + str r6, [r2, #84] @ 0x54 │ │ │ │ lsls r6, r1, #1 │ │ │ │ - strh r0, [r0, #6] │ │ │ │ + strh r0, [r1, #6] │ │ │ │ lsls r6, r1, #1 │ │ │ │ - ldr r0, [pc, #80] @ (32f740 >::_M_default_append(unsigned int)@@Base+0xacb7c>) │ │ │ │ + ldr r0, [pc, #112] @ (32f760 >::_M_default_append(unsigned int)@@Base+0xacb9c>) │ │ │ │ lsls r3, r1, #1 │ │ │ │ - strh r0, [r1, #4] │ │ │ │ + strh r0, [r2, #4] │ │ │ │ lsls r6, r1, #1 │ │ │ │ - ldrsh r2, [r7, r4] │ │ │ │ + ldrsh r2, [r0, r5] │ │ │ │ lsls r6, r1, #1 │ │ │ │ - ldr r4, [r3, #32] │ │ │ │ + ldr r4, [r4, #32] │ │ │ │ lsls r3, r1, #1 │ │ │ │ - ldmia r3, {r1, r2, r3, r7} │ │ │ │ + ldmia r3!, {r1, r2, r4, r7} │ │ │ │ lsls r5, r1, #1 │ │ │ │ - ldr r4, [pc, #312] @ (32f83c >::_M_default_append(unsigned int)@@Base+0xacc78>) │ │ │ │ + ldr r4, [pc, #344] @ (32f85c >::_M_default_append(unsigned int)@@Base+0xacc98>) │ │ │ │ lsls r6, r1, #1 │ │ │ │ - str r0, [r5, #76] @ 0x4c │ │ │ │ + str r0, [r6, #76] @ 0x4c │ │ │ │ lsls r6, r1, #1 │ │ │ │ - ldrsh r6, [r4, r3] │ │ │ │ + ldrsh r6, [r5, r3] │ │ │ │ lsls r6, r1, #1 │ │ │ │ - ldr r0, [r0, #28] │ │ │ │ + ldr r0, [r1, #28] │ │ │ │ lsls r3, r1, #1 │ │ │ │ - ldrsh r6, [r0, r3] │ │ │ │ + ldrsh r6, [r1, r3] │ │ │ │ lsls r6, r1, #1 │ │ │ │ - ldr r2, [r4, #24] │ │ │ │ + ldr r2, [r5, #24] │ │ │ │ lsls r3, r1, #1 │ │ │ │ - ldrsh r2, [r5, r2] │ │ │ │ + ldrsh r2, [r6, r2] │ │ │ │ lsls r6, r1, #1 │ │ │ │ - ldr r4, [r0, #24] │ │ │ │ + ldr r4, [r1, #24] │ │ │ │ lsls r3, r1, #1 │ │ │ │ - ldrsh r2, [r1, r2] │ │ │ │ + ldrsh r2, [r2, r2] │ │ │ │ lsls r6, r1, #1 │ │ │ │ - ldr r4, [r5, #20] │ │ │ │ + ldr r4, [r6, #20] │ │ │ │ lsls r3, r1, #1 │ │ │ │ - ldrsh r4, [r4, r1] │ │ │ │ + ldrsh r4, [r5, r1] │ │ │ │ lsls r6, r1, #1 │ │ │ │ - ldr r6, [r0, #20] │ │ │ │ + ldr r6, [r1, #20] │ │ │ │ lsls r3, r1, #1 │ │ │ │ - ldrsh r0, [r7, r0] │ │ │ │ + ldrsh r0, [r0, r1] │ │ │ │ lsls r6, r1, #1 │ │ │ │ - ldr r2, [r3, #16] │ │ │ │ + ldr r2, [r4, #16] │ │ │ │ lsls r3, r1, #1 │ │ │ │ - ldrsh r2, [r2, r0] │ │ │ │ + ldrsh r2, [r3, r0] │ │ │ │ lsls r6, r1, #1 │ │ │ │ - ldr r6, [r5, #12] │ │ │ │ + ldr r6, [r6, #12] │ │ │ │ lsls r3, r1, #1 │ │ │ │ - ldrb r6, [r6, r7] │ │ │ │ + ldrb r6, [r7, r7] │ │ │ │ lsls r6, r1, #1 │ │ │ │ - ldr r0, [r2, #12] │ │ │ │ + ldr r0, [r3, #12] │ │ │ │ lsls r3, r1, #1 │ │ │ │ - ldrb r0, [r3, r7] │ │ │ │ + ldrb r0, [r4, r7] │ │ │ │ lsls r6, r1, #1 │ │ │ │ - ldr r2, [r7, #8] │ │ │ │ + ldr r2, [r0, #12] │ │ │ │ lsls r3, r1, #1 │ │ │ │ - ldrb r0, [r6, r6] │ │ │ │ + ldrb r0, [r7, r6] │ │ │ │ lsls r6, r1, #1 │ │ │ │ - ldr r2, [r1, #8] │ │ │ │ + ldr r2, [r2, #8] │ │ │ │ lsls r3, r1, #1 │ │ │ │ - ldrb r4, [r2, r6] │ │ │ │ + ldrb r4, [r3, r6] │ │ │ │ lsls r6, r1, #1 │ │ │ │ - ldr r6, [r5, #4] │ │ │ │ + ldr r6, [r6, #4] │ │ │ │ lsls r3, r1, #1 │ │ │ │ - ldrb r0, [r7, r5] │ │ │ │ + ldrb r0, [r0, r6] │ │ │ │ lsls r6, r1, #1 │ │ │ │ - ldr r2, [r2, #4] │ │ │ │ + ldr r2, [r3, #4] │ │ │ │ lsls r3, r1, #1 │ │ │ │ - ldrb r4, [r3, r5] │ │ │ │ + ldrb r4, [r4, r5] │ │ │ │ lsls r6, r1, #1 │ │ │ │ - ldr r6, [r6, #0] │ │ │ │ + ldr r6, [r7, #0] │ │ │ │ lsls r3, r1, #1 │ │ │ │ - ldrb r0, [r0, r5] │ │ │ │ + ldrb r0, [r1, r5] │ │ │ │ lsls r6, r1, #1 │ │ │ │ - ldr r2, [r3, #0] │ │ │ │ + ldr r2, [r4, #0] │ │ │ │ lsls r3, r1, #1 │ │ │ │ - ldrb r2, [r4, r4] │ │ │ │ + ldrb r2, [r5, r4] │ │ │ │ lsls r6, r1, #1 │ │ │ │ - ldr r4, [r0, #0] │ │ │ │ + ldr r4, [r1, #0] │ │ │ │ lsls r3, r1, #1 │ │ │ │ - ldrb r0, [r0, r4] │ │ │ │ + ldrb r0, [r1, r4] │ │ │ │ lsls r6, r1, #1 │ │ │ │ - str r2, [r3, #124] @ 0x7c │ │ │ │ + str r2, [r4, #124] @ 0x7c │ │ │ │ lsls r3, r1, #1 │ │ │ │ - ldrb r4, [r4, r3] │ │ │ │ + ldrb r4, [r5, r3] │ │ │ │ lsls r6, r1, #1 │ │ │ │ - str r6, [r7, #120] @ 0x78 │ │ │ │ + str r6, [r0, #124] @ 0x7c │ │ │ │ lsls r3, r1, #1 │ │ │ │ - ldrb r4, [r0, r3] │ │ │ │ + ldrb r4, [r1, r3] │ │ │ │ lsls r6, r1, #1 │ │ │ │ - str r6, [r3, #120] @ 0x78 │ │ │ │ + str r6, [r4, #120] @ 0x78 │ │ │ │ lsls r3, r1, #1 │ │ │ │ - ldrb r0, [r5, r2] │ │ │ │ + ldrb r0, [r6, r2] │ │ │ │ lsls r6, r1, #1 │ │ │ │ - str r2, [r0, #120] @ 0x78 │ │ │ │ + str r2, [r1, #120] @ 0x78 │ │ │ │ lsls r3, r1, #1 │ │ │ │ stmdb sp!, {r4, r5, r6, r7, r8, r9, sl, fp, lr} │ │ │ │ mov.w ip, #4096 @ 0x1000 │ │ │ │ vpush {d8-d9} │ │ │ │ sub.w ip, sp, ip │ │ │ │ str.w r0, [ip, #4000] @ 0xfa0 │ │ │ │ sub sp, #44 @ 0x2c │ │ │ │ @@ -911122,43 +911123,43 @@ │ │ │ │ bl 17c90 │ │ │ │ ldr r0, [pc, #68] @ (32f9e4 >::_M_default_append(unsigned int)@@Base+0xace20>) │ │ │ │ mov r1, r4 │ │ │ │ add r0, pc │ │ │ │ bl 17e10 │ │ │ │ b.n 32f890 >::_M_default_append(unsigned int)@@Base+0xacccc> │ │ │ │ nop │ │ │ │ - ldrb r4, [r2, r5] │ │ │ │ + ldrb r4, [r3, r5] │ │ │ │ lsls r6, r1, #1 │ │ │ │ - ldrh r4, [r5, r0] │ │ │ │ + ldrh r4, [r6, r0] │ │ │ │ lsls r6, r1, #1 │ │ │ │ - str r0, [r1, #80] @ 0x50 │ │ │ │ + str r0, [r2, #80] @ 0x50 │ │ │ │ lsls r3, r1, #1 │ │ │ │ - str r6, [r6, #0] │ │ │ │ + str r6, [r7, #0] │ │ │ │ lsls r6, r1, #1 │ │ │ │ - str r4, [r7, #8] │ │ │ │ + str r4, [r0, #12] │ │ │ │ lsls r6, r1, #1 │ │ │ │ - str r0, [r5, #12] │ │ │ │ + str r0, [r6, #12] │ │ │ │ lsls r6, r1, #1 │ │ │ │ - ldr r0, [r3, r7] │ │ │ │ + ldr r0, [r4, r7] │ │ │ │ lsls r6, r1, #1 │ │ │ │ - str r4, [r6, #72] @ 0x48 │ │ │ │ + str r4, [r7, #72] @ 0x48 │ │ │ │ lsls r3, r1, #1 │ │ │ │ - str r0, [r0, #12] │ │ │ │ + str r0, [r1, #12] │ │ │ │ lsls r6, r1, #1 │ │ │ │ - str r0, [r6, #8] │ │ │ │ + str r0, [r7, #8] │ │ │ │ lsls r6, r1, #1 │ │ │ │ - ldr r0, [r4, r6] │ │ │ │ + ldr r0, [r5, r6] │ │ │ │ lsls r6, r1, #1 │ │ │ │ - str r4, [r7, #68] @ 0x44 │ │ │ │ + str r4, [r0, #72] @ 0x48 │ │ │ │ lsls r3, r1, #1 │ │ │ │ - ldrsh r4, [r7, r7] │ │ │ │ + str r4, [r0, #0] │ │ │ │ lsls r6, r1, #1 │ │ │ │ - ldr r6, [r6, r5] │ │ │ │ + ldr r6, [r7, r5] │ │ │ │ lsls r6, r1, #1 │ │ │ │ - str r2, [r2, #68] @ 0x44 │ │ │ │ + str r2, [r3, #68] @ 0x44 │ │ │ │ lsls r3, r1, #1 │ │ │ │ stmdb sp!, {r4, r5, r6, r7, r8, r9, sl, fp, lr} │ │ │ │ mov.w ip, #4096 @ 0x1000 │ │ │ │ sub.w ip, sp, ip │ │ │ │ str.w r0, [ip, #3976] @ 0xf88 │ │ │ │ sub sp, #84 @ 0x54 │ │ │ │ mov r6, r2 │ │ │ │ @@ -911626,92 +911627,92 @@ │ │ │ │ ldr r7, [sp, #184] @ 0xb8 │ │ │ │ add r2, pc, #540 @ (adr r2, 3300c8 >::_M_default_append(unsigned int)@@Base+0xad504>) │ │ │ │ cmp r6, r5 │ │ │ │ strb r5, [r7, r1] │ │ │ │ and.w r0, r2, #86 @ 0x56 │ │ │ │ asrs r0, r7, #6 │ │ │ │ movs r0, r0 │ │ │ │ - ldr r2, [r1, r3] │ │ │ │ + ldr r2, [r2, r3] │ │ │ │ lsls r6, r1, #1 │ │ │ │ - ldrsh r6, [r5, r7] │ │ │ │ + ldrsh r6, [r6, r7] │ │ │ │ lsls r6, r1, #1 │ │ │ │ - ldr r6, [r1, r3] │ │ │ │ + ldr r6, [r2, r3] │ │ │ │ lsls r6, r1, #1 │ │ │ │ - strb r6, [r0, r1] │ │ │ │ + strb r6, [r1, r1] │ │ │ │ lsls r6, r1, #1 │ │ │ │ vmov.i32 q0, #102 @ 0x00000066 │ │ │ │ - movs r3, #38 @ 0x26 │ │ │ │ + movs r3, #46 @ 0x2e │ │ │ │ lsls r0, r2, #1 │ │ │ │ - ldrsh r6, [r4, r6] │ │ │ │ + ldrsh r6, [r5, r6] │ │ │ │ lsls r6, r1, #1 │ │ │ │ - ldrsb r2, [r3, r7] │ │ │ │ + ldrsb r2, [r4, r7] │ │ │ │ lsls r6, r1, #1 │ │ │ │ - ldrsh r2, [r5, r5] │ │ │ │ + ldrsh r2, [r6, r5] │ │ │ │ lsls r6, r1, #1 │ │ │ │ - ldrsb r0, [r0, r6] │ │ │ │ + ldrsb r0, [r1, r6] │ │ │ │ lsls r6, r1, #1 │ │ │ │ - ldrsh r4, [r7, r2] │ │ │ │ + ldrsh r4, [r0, r3] │ │ │ │ lsls r6, r1, #1 │ │ │ │ - ldrsb r0, [r1, r6] │ │ │ │ + ldrsb r0, [r2, r6] │ │ │ │ lsls r6, r1, #1 │ │ │ │ - strh r2, [r0, r4] │ │ │ │ + strh r2, [r1, r4] │ │ │ │ lsls r6, r1, #1 │ │ │ │ - ldrsb r2, [r3, r2] │ │ │ │ + ldrsb r2, [r4, r2] │ │ │ │ lsls r6, r1, #1 │ │ │ │ - ldrsh r2, [r0, r1] │ │ │ │ + ldrsh r2, [r1, r1] │ │ │ │ lsls r6, r1, #1 │ │ │ │ - ldrsb r0, [r4, r2] │ │ │ │ + ldrsb r0, [r5, r2] │ │ │ │ lsls r6, r1, #1 │ │ │ │ - strh r4, [r3, r0] │ │ │ │ + strh r4, [r4, r0] │ │ │ │ lsls r6, r1, #1 │ │ │ │ - ldrsb r4, [r2, r1] │ │ │ │ + ldrsb r4, [r3, r1] │ │ │ │ lsls r6, r1, #1 │ │ │ │ - str r6, [r5, #16] │ │ │ │ + str r6, [r6, #16] │ │ │ │ lsls r3, r1, #1 │ │ │ │ - ldrsb r2, [r7, r0] │ │ │ │ + ldrsb r2, [r0, r1] │ │ │ │ lsls r6, r1, #1 │ │ │ │ - str r4, [r2, #16] │ │ │ │ + str r4, [r3, #16] │ │ │ │ lsls r3, r1, #1 │ │ │ │ - ldrsb r2, [r3, r0] │ │ │ │ + ldrsb r2, [r4, r0] │ │ │ │ lsls r6, r1, #1 │ │ │ │ - ldrb r2, [r6, r5] │ │ │ │ + ldrb r2, [r7, r5] │ │ │ │ lsls r6, r1, #1 │ │ │ │ - ldrsb r2, [r4, r0] │ │ │ │ + ldrsb r2, [r5, r0] │ │ │ │ lsls r6, r1, #1 │ │ │ │ - str r4, [r3, r6] │ │ │ │ + str r4, [r4, r6] │ │ │ │ lsls r6, r1, #1 │ │ │ │ - strb r6, [r7, r6] │ │ │ │ + strb r6, [r0, r7] │ │ │ │ lsls r6, r1, #1 │ │ │ │ - ldrb r6, [r3, r4] │ │ │ │ + ldrb r6, [r4, r4] │ │ │ │ lsls r6, r1, #1 │ │ │ │ - strb r2, [r5, r4] │ │ │ │ + strb r2, [r6, r4] │ │ │ │ lsls r6, r1, #1 │ │ │ │ - str r4, [r0, #0] │ │ │ │ + str r4, [r1, #0] │ │ │ │ lsls r3, r1, #1 │ │ │ │ - strb r6, [r1, r4] │ │ │ │ + strb r6, [r2, r4] │ │ │ │ lsls r6, r1, #1 │ │ │ │ - ldrsh r0, [r5, r7] │ │ │ │ + ldrsh r0, [r6, r7] │ │ │ │ lsls r3, r1, #1 │ │ │ │ - strb r2, [r7, r1] │ │ │ │ + strb r2, [r0, r2] │ │ │ │ lsls r6, r1, #1 │ │ │ │ - ldrsh r4, [r2, r5] │ │ │ │ + ldrsh r4, [r3, r5] │ │ │ │ lsls r3, r1, #1 │ │ │ │ ldr r0, [pc, #24] @ (32ff58 >::_M_default_append(unsigned int)@@Base+0xad394>) │ │ │ │ movw r1, #1572 @ 0x624 │ │ │ │ add r0, pc │ │ │ │ adds r0, #12 │ │ │ │ bl 17c90 │ │ │ │ ldr r0, [pc, #16] @ (32ff5c >::_M_default_append(unsigned int)@@Base+0xad398>) │ │ │ │ mov.w r1, #4294967295 @ 0xffffffff │ │ │ │ add r0, pc │ │ │ │ bl 17e10 │ │ │ │ b.n 32fccc >::_M_default_append(unsigned int)@@Base+0xad108> │ │ │ │ - strh r2, [r1, r7] │ │ │ │ + strh r2, [r2, r7] │ │ │ │ lsls r6, r1, #1 │ │ │ │ - ldrsh r4, [r4, r2] │ │ │ │ + ldrsh r4, [r5, r2] │ │ │ │ lsls r3, r1, #1 │ │ │ │ stmdb sp!, {r4, r5, r6, r7, r8, r9, lr} │ │ │ │ mov.w ip, #0 │ │ │ │ mov.w lr, #65536 @ 0x10000 │ │ │ │ vpush {d8} │ │ │ │ sub.w ip, sp, ip │ │ │ │ sub.w lr, ip, lr │ │ │ │ @@ -912054,71 +912055,71 @@ │ │ │ │ b.n 3301ec >::_M_default_append(unsigned int)@@Base+0xad628> │ │ │ │ blx 1172c <__stack_chk_fail@plt> │ │ │ │ nop │ │ │ │ @ instruction: 0xffffffff │ │ │ │ orns r0, r8, r6, lsr #1 │ │ │ │ asrs r0, r7, #6 │ │ │ │ movs r0, r0 │ │ │ │ - subs r6, r3, #0 │ │ │ │ + subs r6, r4, #0 │ │ │ │ lsls r0, r2, #1 │ │ │ │ - adds r6, r5, #7 │ │ │ │ + adds r6, r6, #7 │ │ │ │ lsls r0, r2, #1 │ │ │ │ @ instruction: 0xe9ac0056 │ │ │ │ - strh r2, [r0, r2] │ │ │ │ + strh r2, [r1, r2] │ │ │ │ lsls r6, r1, #1 │ │ │ │ - ldrh r6, [r3, r1] │ │ │ │ + ldrh r6, [r4, r1] │ │ │ │ lsls r6, r1, #1 │ │ │ │ - strh r2, [r1, r2] │ │ │ │ + strh r2, [r2, r2] │ │ │ │ lsls r6, r1, #1 │ │ │ │ - ldr r6, [pc, #16] @ (330334 >::_M_default_append(unsigned int)@@Base+0xad770>) │ │ │ │ + ldr r6, [pc, #48] @ (330354 >::_M_default_append(unsigned int)@@Base+0xad790>) │ │ │ │ lsls r6, r1, #1 │ │ │ │ strd r0, r0, [r2, #-344] @ 0x158 │ │ │ │ - adds r2, r0, #5 │ │ │ │ + adds r2, r1, #5 │ │ │ │ lsls r0, r2, #1 │ │ │ │ - str r0, [r2, r6] │ │ │ │ - lsls r6, r1, #1 │ │ │ │ - ldr r4, [r0, r6] │ │ │ │ - lsls r6, r1, #1 │ │ │ │ str r0, [r3, r6] │ │ │ │ lsls r6, r1, #1 │ │ │ │ - ldr r5, [pc, #72] @ (330384 >::_M_default_append(unsigned int)@@Base+0xad7c0>) │ │ │ │ + ldr r4, [r1, r6] │ │ │ │ lsls r6, r1, #1 │ │ │ │ - str r0, [r2, r5] │ │ │ │ + str r0, [r4, r6] │ │ │ │ lsls r6, r1, #1 │ │ │ │ - ldr r2, [r7, r5] │ │ │ │ + ldr r5, [pc, #104] @ (3303a4 >::_M_default_append(unsigned int)@@Base+0xad7e0>) │ │ │ │ lsls r6, r1, #1 │ │ │ │ - str r6, [r2, r5] │ │ │ │ + str r0, [r3, r5] │ │ │ │ lsls r6, r1, #1 │ │ │ │ - ldr r4, [pc, #840] @ (330694 >::_M_default_append(unsigned int)@@Base+0xadad0>) │ │ │ │ + ldr r2, [r0, r6] │ │ │ │ lsls r6, r1, #1 │ │ │ │ - str r0, [r7, r3] │ │ │ │ + str r6, [r3, r5] │ │ │ │ lsls r6, r1, #1 │ │ │ │ - ldr r4, [r3, r5] │ │ │ │ + ldr r4, [pc, #872] @ (3306b4 >::_M_default_append(unsigned int)@@Base+0xadaf0>) │ │ │ │ lsls r6, r1, #1 │ │ │ │ str r0, [r0, r4] │ │ │ │ lsls r6, r1, #1 │ │ │ │ - ldr r4, [pc, #488] @ (330544 >::_M_default_append(unsigned int)@@Base+0xad980>) │ │ │ │ + ldr r4, [r4, r5] │ │ │ │ lsls r6, r1, #1 │ │ │ │ - str r6, [r4, r2] │ │ │ │ + str r0, [r1, r4] │ │ │ │ lsls r6, r1, #1 │ │ │ │ - ldr r0, [r2, r3] │ │ │ │ + ldr r4, [pc, #520] @ (330564 >::_M_default_append(unsigned int)@@Base+0xad9a0>) │ │ │ │ lsls r6, r1, #1 │ │ │ │ - str r4, [r5, r2] │ │ │ │ + str r6, [r5, r2] │ │ │ │ lsls r6, r1, #1 │ │ │ │ - ldr r4, [pc, #160] @ (33040c >::_M_default_append(unsigned int)@@Base+0xad848>) │ │ │ │ + ldr r0, [r3, r3] │ │ │ │ lsls r6, r1, #1 │ │ │ │ - ldrh r4, [r6, #60] @ 0x3c │ │ │ │ + str r4, [r6, r2] │ │ │ │ + lsls r6, r1, #1 │ │ │ │ + ldr r4, [pc, #192] @ (33042c >::_M_default_append(unsigned int)@@Base+0xad868>) │ │ │ │ + lsls r6, r1, #1 │ │ │ │ + ldrh r4, [r7, #60] @ 0x3c │ │ │ │ lsls r3, r1, #1 │ │ │ │ - str r0, [r1, r1] │ │ │ │ + str r0, [r2, r1] │ │ │ │ lsls r6, r1, #1 │ │ │ │ - ldr r6, [r2, r2] │ │ │ │ + ldr r6, [r3, r2] │ │ │ │ lsls r6, r1, #1 │ │ │ │ - str r6, [r1, r1] │ │ │ │ + str r6, [r2, r1] │ │ │ │ lsls r6, r1, #1 │ │ │ │ - ldr r3, [pc, #808] @ (3306a8 >::_M_default_append(unsigned int)@@Base+0xadae4>) │ │ │ │ + ldr r3, [pc, #840] @ (3306c8 >::_M_default_append(unsigned int)@@Base+0xadb04>) │ │ │ │ lsls r6, r1, #1 │ │ │ │ stmdb sp!, {r4, r5, r6, r7, r8, r9, sl, lr} │ │ │ │ mov.w ip, #0 │ │ │ │ mov.w lr, #65536 @ 0x10000 │ │ │ │ sub.w ip, sp, ip │ │ │ │ sub.w lr, ip, lr │ │ │ │ sub.w ip, ip, #4096 @ 0x1000 │ │ │ │ @@ -912295,25 +912296,25 @@ │ │ │ │ blx 1172c <__stack_chk_fail@plt> │ │ │ │ asrs r0, r7, #6 │ │ │ │ movs r0, r0 │ │ │ │ b.n 3301ec >::_M_default_append(unsigned int)@@Base+0xad628> │ │ │ │ lsls r6, r2, #1 │ │ │ │ b.n 3300f0 >::_M_default_append(unsigned int)@@Base+0xad52c> │ │ │ │ lsls r6, r2, #1 │ │ │ │ - ldr r6, [pc, #536] @ (330768 >::_M_default_append(unsigned int)@@Base+0xadba4>) │ │ │ │ + ldr r6, [pc, #568] @ (330788 >::_M_default_append(unsigned int)@@Base+0xadbc4>) │ │ │ │ lsls r6, r1, #1 │ │ │ │ - ldr r6, [pc, #56] @ (33058c >::_M_default_append(unsigned int)@@Base+0xad9c8>) │ │ │ │ + ldr r6, [pc, #88] @ (3305ac >::_M_default_append(unsigned int)@@Base+0xad9e8>) │ │ │ │ lsls r6, r1, #1 │ │ │ │ - ldr r6, [pc, #24] @ (330570 >::_M_default_append(unsigned int)@@Base+0xad9ac>) │ │ │ │ + ldr r6, [pc, #56] @ (330590 >::_M_default_append(unsigned int)@@Base+0xad9cc>) │ │ │ │ lsls r6, r1, #1 │ │ │ │ - ldr r0, [r4, r3] │ │ │ │ + ldr r0, [r5, r3] │ │ │ │ lsls r3, r1, #1 │ │ │ │ - ldr r5, [pc, #920] @ (3308f8 >::_M_default_append(unsigned int)@@Base+0xadd34>) │ │ │ │ + ldr r5, [pc, #952] @ (330918 >::_M_default_append(unsigned int)@@Base+0xadd54>) │ │ │ │ lsls r6, r1, #1 │ │ │ │ - ldr r0, [r0, r3] │ │ │ │ + ldr r0, [r1, r3] │ │ │ │ lsls r3, r1, #1 │ │ │ │ stmdb sp!, {r4, r5, r6, r7, r8, r9, sl, fp, lr} │ │ │ │ mov.w ip, #4096 @ 0x1000 │ │ │ │ vpush {d8-d11} │ │ │ │ sub.w ip, sp, ip │ │ │ │ str.w r0, [ip, #3944] @ 0xf68 │ │ │ │ mov sl, r2 │ │ │ │ @@ -912682,53 +912683,53 @@ │ │ │ │ add r2, pc, #540 @ (adr r2, 330b88 >::_M_default_append(unsigned int)@@Base+0xadfc4>) │ │ │ │ cmp r6, r5 │ │ │ │ strb r5, [r7, r1] │ │ │ │ b.n 33028c >::_M_default_append(unsigned int)@@Base+0xad6c8> │ │ │ │ lsls r6, r2, #1 │ │ │ │ asrs r0, r7, #6 │ │ │ │ movs r0, r0 │ │ │ │ - ldr r5, [pc, #312] @ (330ab4 >::_M_default_append(unsigned int)@@Base+0xadef0>) │ │ │ │ + ldr r5, [pc, #344] @ (330ad4 >::_M_default_append(unsigned int)@@Base+0xadf10>) │ │ │ │ lsls r6, r1, #1 │ │ │ │ - ldr r5, [pc, #88] @ (3309d8 >::_M_default_append(unsigned int)@@Base+0xade14>) │ │ │ │ + ldr r5, [pc, #120] @ (3309f8 >::_M_default_append(unsigned int)@@Base+0xade34>) │ │ │ │ lsls r6, r1, #1 │ │ │ │ - ldr r4, [pc, #944] @ (330d34 >::_M_default_append(unsigned int)@@Base+0xae170>) │ │ │ │ + ldr r4, [pc, #976] @ (330d54 >::_M_default_append(unsigned int)@@Base+0xae190>) │ │ │ │ lsls r6, r1, #1 │ │ │ │ b.n 33117c >::_M_default_append(unsigned int)@@Base+0xae5b8> │ │ │ │ lsls r6, r2, #1 │ │ │ │ - ldr r4, [pc, #384] @ (330b0c >::_M_default_append(unsigned int)@@Base+0xadf48>) │ │ │ │ + ldr r4, [pc, #416] @ (330b2c >::_M_default_append(unsigned int)@@Base+0xadf68>) │ │ │ │ lsls r6, r1, #1 │ │ │ │ - ldr r3, [pc, #608] @ (330bf0 >::_M_default_append(unsigned int)@@Base+0xae02c>) │ │ │ │ + ldr r3, [pc, #640] @ (330c10 >::_M_default_append(unsigned int)@@Base+0xae04c>) │ │ │ │ lsls r6, r1, #1 │ │ │ │ - ldrsb r4, [r6, r1] │ │ │ │ + ldrsb r4, [r7, r1] │ │ │ │ lsls r3, r1, #1 │ │ │ │ - ldr r3, [pc, #504] @ (330b90 >::_M_default_append(unsigned int)@@Base+0xadfcc>) │ │ │ │ + ldr r3, [pc, #536] @ (330bb0 >::_M_default_append(unsigned int)@@Base+0xadfec>) │ │ │ │ lsls r6, r1, #1 │ │ │ │ - ldrsb r2, [r3, r1] │ │ │ │ + ldrsb r2, [r4, r1] │ │ │ │ lsls r3, r1, #1 │ │ │ │ - ldr r3, [pc, #232] @ (330a88 >::_M_default_append(unsigned int)@@Base+0xadec4>) │ │ │ │ + ldr r3, [pc, #264] @ (330aa8 >::_M_default_append(unsigned int)@@Base+0xadee4>) │ │ │ │ lsls r6, r1, #1 │ │ │ │ - strh r0, [r6, r6] │ │ │ │ + strh r0, [r7, r6] │ │ │ │ lsls r6, r1, #1 │ │ │ │ - ldr r3, [pc, #256] @ (330aa8 >::_M_default_append(unsigned int)@@Base+0xadee4>) │ │ │ │ + ldr r3, [pc, #288] @ (330ac8 >::_M_default_append(unsigned int)@@Base+0xadf04>) │ │ │ │ lsls r6, r1, #1 │ │ │ │ - mov ip, r7 │ │ │ │ + mov ip, r8 │ │ │ │ lsls r6, r1, #1 │ │ │ │ - ldr r2, [pc, #752] @ (330ca0 >::_M_default_append(unsigned int)@@Base+0xae0dc>) │ │ │ │ + ldr r2, [pc, #784] @ (330cc0 >::_M_default_append(unsigned int)@@Base+0xae0fc>) │ │ │ │ lsls r6, r1, #1 │ │ │ │ - ldr r2, [pc, #280] @ (330acc >::_M_default_append(unsigned int)@@Base+0xadf08>) │ │ │ │ + ldr r2, [pc, #312] @ (330aec >::_M_default_append(unsigned int)@@Base+0xadf28>) │ │ │ │ lsls r6, r1, #1 │ │ │ │ - strb r0, [r4, r4] │ │ │ │ + strb r0, [r5, r4] │ │ │ │ lsls r3, r1, #1 │ │ │ │ - ldr r1, [pc, #1016] @ (330db4 >::_M_default_append(unsigned int)@@Base+0xae1f0>) │ │ │ │ + ldr r2, [pc, #24] @ (3309d4 >::_M_default_append(unsigned int)@@Base+0xade10>) │ │ │ │ lsls r6, r1, #1 │ │ │ │ - strb r0, [r3, r3] │ │ │ │ + strb r0, [r4, r3] │ │ │ │ lsls r3, r1, #1 │ │ │ │ - ldr r1, [pc, #840] @ (330d0c >::_M_default_append(unsigned int)@@Base+0xae148>) │ │ │ │ + ldr r1, [pc, #872] @ (330d2c >::_M_default_append(unsigned int)@@Base+0xae168>) │ │ │ │ lsls r6, r1, #1 │ │ │ │ - strb r4, [r5, r2] │ │ │ │ + strb r4, [r6, r2] │ │ │ │ lsls r3, r1, #1 │ │ │ │ push {r4, r5, r6, lr} │ │ │ │ mov.w ip, #4096 @ 0x1000 │ │ │ │ sub.w ip, sp, ip │ │ │ │ str.w r0, [ip, #4080] @ 0xff0 │ │ │ │ mov r5, r0 │ │ │ │ mov r0, r2 │ │ │ │ @@ -912776,23 +912777,23 @@ │ │ │ │ ldr r0, [pc, #28] @ (330a58 >::_M_default_append(unsigned int)@@Base+0xade94>) │ │ │ │ mov r1, r4 │ │ │ │ add r0, pc │ │ │ │ bl 17e10 │ │ │ │ mov r0, r4 │ │ │ │ pop {r4, r5, r6, pc} │ │ │ │ nop │ │ │ │ - str r0, [r4, r7] │ │ │ │ + str r0, [r5, r7] │ │ │ │ lsls r6, r1, #1 │ │ │ │ - ldrsh r0, [r3, r0] │ │ │ │ + ldrsh r0, [r4, r0] │ │ │ │ lsls r0, r2, #1 │ │ │ │ - str r6, [r4, r6] │ │ │ │ + str r6, [r5, r6] │ │ │ │ lsls r6, r1, #1 │ │ │ │ - ldr r0, [pc, #880] @ (330dc8 >::_M_default_append(unsigned int)@@Base+0xae204>) │ │ │ │ + ldr r0, [pc, #912] @ (330de8 >::_M_default_append(unsigned int)@@Base+0xae224>) │ │ │ │ lsls r6, r1, #1 │ │ │ │ - strh r0, [r7, r6] │ │ │ │ + strh r0, [r0, r7] │ │ │ │ lsls r3, r1, #1 │ │ │ │ stmdb sp!, {r4, r5, r6, r7, r8, lr} │ │ │ │ mov.w ip, #4096 @ 0x1000 │ │ │ │ sub.w ip, sp, ip │ │ │ │ str.w r0, [ip, #4064] @ 0xfe0 │ │ │ │ sub sp, #8 │ │ │ │ mov r6, r0 │ │ │ │ @@ -912891,33 +912892,33 @@ │ │ │ │ mov.w r0, #4294967295 @ 0xffffffff │ │ │ │ b.n 330ac4 >::_M_default_append(unsigned int)@@Base+0xadf00> │ │ │ │ ldrb r3, [r4, #0] │ │ │ │ cmp r3, #93 @ 0x5d │ │ │ │ bne.n 330b06 >::_M_default_append(unsigned int)@@Base+0xadf42> │ │ │ │ b.n 330ac2 >::_M_default_append(unsigned int)@@Base+0xadefe> │ │ │ │ nop │ │ │ │ - ldr r0, [pc, #504] @ (330d68 >::_M_default_append(unsigned int)@@Base+0xae1a4>) │ │ │ │ + ldr r0, [pc, #536] @ (330d88 >::_M_default_append(unsigned int)@@Base+0xae1c4>) │ │ │ │ lsls r6, r1, #1 │ │ │ │ - str r6, [r7, r4] │ │ │ │ + str r6, [r0, r5] │ │ │ │ lsls r6, r1, #1 │ │ │ │ - ldr r0, [pc, #536] @ (330d90 >::_M_default_append(unsigned int)@@Base+0xae1cc>) │ │ │ │ + ldr r0, [pc, #568] @ (330db0 >::_M_default_append(unsigned int)@@Base+0xae1ec>) │ │ │ │ lsls r6, r1, #1 │ │ │ │ - add r0, r0 │ │ │ │ + add r0, r1 │ │ │ │ lsls r6, r1, #1 │ │ │ │ - ldr r0, [pc, #0] @ (330b80 >::_M_default_append(unsigned int)@@Base+0xadfbc>) │ │ │ │ + ldr r0, [pc, #32] @ (330ba0 >::_M_default_append(unsigned int)@@Base+0xadfdc>) │ │ │ │ lsls r6, r1, #1 │ │ │ │ - str r4, [r2, r3] │ │ │ │ + str r4, [r3, r3] │ │ │ │ lsls r6, r1, #1 │ │ │ │ - ldr r0, [pc, #32] @ (330ba8 >::_M_default_append(unsigned int)@@Base+0xadfe4>) │ │ │ │ + ldr r0, [pc, #64] @ (330bc8 >::_M_default_append(unsigned int)@@Base+0xae004>) │ │ │ │ lsls r6, r1, #1 │ │ │ │ - bics r2, r0 │ │ │ │ + bics r2, r1 │ │ │ │ lsls r6, r1, #1 │ │ │ │ - blxns r8 │ │ │ │ + blxns r9 │ │ │ │ lsls r6, r1, #1 │ │ │ │ - strh r6, [r3, r2] │ │ │ │ + strh r6, [r4, r2] │ │ │ │ lsls r3, r1, #1 │ │ │ │ stmdb sp!, {r4, r5, r6, r7, r8, r9, sl, fp, lr} │ │ │ │ mov.w ip, #4096 @ 0x1000 │ │ │ │ sub.w ip, sp, ip │ │ │ │ str.w r0, [ip, #4000] @ 0xfa0 │ │ │ │ sub sp, #60 @ 0x3c │ │ │ │ mov r8, r3 │ │ │ │ @@ -913336,67 +913337,67 @@ │ │ │ │ blx 1172c <__stack_chk_fail@plt> │ │ │ │ asrs r0, r7, #6 │ │ │ │ movs r0, r0 │ │ │ │ udf #86 @ 0x56 │ │ │ │ lsls r6, r2, #1 │ │ │ │ ble.n 330f80 >::_M_default_append(unsigned int)@@Base+0xae3bc> │ │ │ │ lsls r6, r2, #1 │ │ │ │ - mov r0, sp │ │ │ │ + mov r0, lr │ │ │ │ lsls r6, r1, #1 │ │ │ │ - cmp lr, r5 │ │ │ │ + cmp lr, r6 │ │ │ │ lsls r6, r1, #1 │ │ │ │ - cmp ip, r0 │ │ │ │ + cmp ip, r1 │ │ │ │ lsls r6, r1, #1 │ │ │ │ - add sl, r9 │ │ │ │ + add sl, sl │ │ │ │ lsls r6, r1, #1 │ │ │ │ - ldr r5, [pc, #704] @ (331300 >::_M_default_append(unsigned int)@@Base+0xae73c>) │ │ │ │ + ldr r5, [pc, #736] @ (331320 >::_M_default_append(unsigned int)@@Base+0xae75c>) │ │ │ │ lsls r6, r1, #1 │ │ │ │ - add lr, r9 │ │ │ │ + add lr, sl │ │ │ │ lsls r6, r1, #1 │ │ │ │ - eors r6, r0 │ │ │ │ + eors r6, r1 │ │ │ │ lsls r6, r1, #1 │ │ │ │ - add r4, fp │ │ │ │ + add r4, ip │ │ │ │ lsls r6, r1, #1 │ │ │ │ - add r2, sl │ │ │ │ + add r2, fp │ │ │ │ lsls r6, r1, #1 │ │ │ │ - ldr r5, [pc, #448] @ (331214 >::_M_default_append(unsigned int)@@Base+0xae650>) │ │ │ │ + ldr r5, [pc, #480] @ (331234 >::_M_default_append(unsigned int)@@Base+0xae670>) │ │ │ │ lsls r6, r1, #1 │ │ │ │ - add r6, sl │ │ │ │ + add r6, fp │ │ │ │ lsls r6, r1, #1 │ │ │ │ - subs r7, #206 @ 0xce │ │ │ │ + subs r7, #214 @ 0xd6 │ │ │ │ lsls r6, r1, #1 │ │ │ │ - mvns r4, r4 │ │ │ │ + mvns r4, r5 │ │ │ │ lsls r6, r1, #1 │ │ │ │ - mvns r2, r4 │ │ │ │ + mvns r2, r5 │ │ │ │ lsls r6, r1, #1 │ │ │ │ - ldr r6, [pc, #752] @ (331358 >::_M_default_append(unsigned int)@@Base+0xae794>) │ │ │ │ + ldr r6, [pc, #784] @ (331378 >::_M_default_append(unsigned int)@@Base+0xae7b4>) │ │ │ │ lsls r3, r1, #1 │ │ │ │ - mvns r2, r0 │ │ │ │ + mvns r2, r1 │ │ │ │ lsls r6, r1, #1 │ │ │ │ - ldr r4, [pc, #768] @ (331370 >::_M_default_append(unsigned int)@@Base+0xae7ac>) │ │ │ │ + ldr r4, [pc, #800] @ (331390 >::_M_default_append(unsigned int)@@Base+0xae7cc>) │ │ │ │ lsls r6, r1, #1 │ │ │ │ - mvns r6, r0 │ │ │ │ + mvns r6, r1 │ │ │ │ lsls r6, r1, #1 │ │ │ │ - subs r7, #62 @ 0x3e │ │ │ │ + subs r7, #70 @ 0x46 │ │ │ │ lsls r6, r1, #1 │ │ │ │ - bics r0, r0 │ │ │ │ + bics r0, r1 │ │ │ │ lsls r6, r1, #1 │ │ │ │ - ldr r6, [pc, #360] @ (3311e8 >::_M_default_append(unsigned int)@@Base+0xae624>) │ │ │ │ + ldr r6, [pc, #392] @ (331208 >::_M_default_append(unsigned int)@@Base+0xae644>) │ │ │ │ lsls r3, r1, #1 │ │ │ │ - muls r4, r4 │ │ │ │ + muls r4, r5 │ │ │ │ lsls r6, r1, #1 │ │ │ │ - ldr r6, [pc, #248] @ (331180 >::_M_default_append(unsigned int)@@Base+0xae5bc>) │ │ │ │ + ldr r6, [pc, #280] @ (3311a0 >::_M_default_append(unsigned int)@@Base+0xae5dc>) │ │ │ │ lsls r3, r1, #1 │ │ │ │ - orrs r4, r4 │ │ │ │ + orrs r4, r5 │ │ │ │ lsls r6, r1, #1 │ │ │ │ - ldr r5, [pc, #1016] @ (331488 >::_M_default_append(unsigned int)@@Base+0xae8c4>) │ │ │ │ + ldr r6, [pc, #24] @ (3310a8 >::_M_default_append(unsigned int)@@Base+0xae4e4>) │ │ │ │ lsls r3, r1, #1 │ │ │ │ - orrs r2, r1 │ │ │ │ + orrs r2, r2 │ │ │ │ lsls r6, r1, #1 │ │ │ │ - ldr r5, [pc, #912] @ (331428 >::_M_default_append(unsigned int)@@Base+0xae864>) │ │ │ │ + ldr r5, [pc, #944] @ (331448 >::_M_default_append(unsigned int)@@Base+0xae884>) │ │ │ │ lsls r3, r1, #1 │ │ │ │ stmdb sp!, {r4, r5, r6, r7, r8, r9, sl, fp, lr} │ │ │ │ mov.w ip, #4096 @ 0x1000 │ │ │ │ sub.w ip, sp, ip │ │ │ │ str.w r0, [ip, #4016] @ 0xfb0 │ │ │ │ sub sp, #44 @ 0x2c │ │ │ │ mov r8, r3 │ │ │ │ @@ -913758,59 +913759,59 @@ │ │ │ │ nop │ │ │ │ asrs r0, r7, #6 │ │ │ │ movs r0, r0 │ │ │ │ bls.n 331538 >::_M_default_append(unsigned int)@@Base+0xae974> │ │ │ │ lsls r6, r2, #1 │ │ │ │ bhi.n 3313f0 >::_M_default_append(unsigned int)@@Base+0xae82c> │ │ │ │ lsls r6, r2, #1 │ │ │ │ - adcs r6, r4 │ │ │ │ + adcs r6, r5 │ │ │ │ lsls r6, r1, #1 │ │ │ │ - asrs r4, r7 │ │ │ │ + adcs r4, r0 │ │ │ │ lsls r6, r1, #1 │ │ │ │ - eors r0, r3 │ │ │ │ + eors r0, r4 │ │ │ │ lsls r6, r1, #1 │ │ │ │ - ldr r1, [pc, #248] @ (331598 >::_M_default_append(unsigned int)@@Base+0xae9d4>) │ │ │ │ + ldr r1, [pc, #280] @ (3315b8 >::_M_default_append(unsigned int)@@Base+0xae9f4>) │ │ │ │ lsls r6, r1, #1 │ │ │ │ - eors r4, r3 │ │ │ │ + eors r4, r4 │ │ │ │ lsls r6, r1, #1 │ │ │ │ - subs r3, #212 @ 0xd4 │ │ │ │ + subs r3, #220 @ 0xdc │ │ │ │ lsls r6, r1, #1 │ │ │ │ - ands r4, r2 │ │ │ │ + ands r4, r3 │ │ │ │ lsls r6, r1, #1 │ │ │ │ - ldr r1, [pc, #520] @ (3316b8 >::_M_default_append(unsigned int)@@Base+0xaeaf4>) │ │ │ │ + ldr r1, [pc, #552] @ (3316d8 >::_M_default_append(unsigned int)@@Base+0xaeb14>) │ │ │ │ lsls r6, r1, #1 │ │ │ │ - ands r0, r3 │ │ │ │ + ands r0, r4 │ │ │ │ lsls r6, r1, #1 │ │ │ │ - subs r3, #144 @ 0x90 │ │ │ │ + subs r3, #152 @ 0x98 │ │ │ │ lsls r6, r1, #1 │ │ │ │ - subs r7, #210 @ 0xd2 │ │ │ │ + subs r7, #218 @ 0xda │ │ │ │ lsls r6, r1, #1 │ │ │ │ - ldr r2, [pc, #688] @ (331770 >::_M_default_append(unsigned int)@@Base+0xaebac>) │ │ │ │ + ldr r2, [pc, #720] @ (331790 >::_M_default_append(unsigned int)@@Base+0xaebcc>) │ │ │ │ lsls r3, r1, #1 │ │ │ │ - subs r7, #144 @ 0x90 │ │ │ │ + subs r7, #152 @ 0x98 │ │ │ │ lsls r6, r1, #1 │ │ │ │ - subs r7, #98 @ 0x62 │ │ │ │ + subs r7, #106 @ 0x6a │ │ │ │ lsls r6, r1, #1 │ │ │ │ - ldr r0, [pc, #632] @ (331744 >::_M_default_append(unsigned int)@@Base+0xaeb80>) │ │ │ │ + ldr r0, [pc, #664] @ (331764 >::_M_default_append(unsigned int)@@Base+0xaeba0>) │ │ │ │ lsls r6, r1, #1 │ │ │ │ - subs r7, #36 @ 0x24 │ │ │ │ + subs r7, #44 @ 0x2c │ │ │ │ lsls r6, r1, #1 │ │ │ │ - ldr r1, [pc, #1016] @ (3318cc >::_M_default_append(unsigned int)@@Base+0xaed08>) │ │ │ │ + ldr r2, [pc, #24] @ (3314ec >::_M_default_append(unsigned int)@@Base+0xae928>) │ │ │ │ lsls r3, r1, #1 │ │ │ │ - subs r6, #228 @ 0xe4 │ │ │ │ + subs r6, #236 @ 0xec │ │ │ │ lsls r6, r1, #1 │ │ │ │ - ldr r1, [pc, #760] @ (3317d4 >::_M_default_append(unsigned int)@@Base+0xaec10>) │ │ │ │ + ldr r1, [pc, #792] @ (3317f4 >::_M_default_append(unsigned int)@@Base+0xaec30>) │ │ │ │ lsls r3, r1, #1 │ │ │ │ - subs r6, #198 @ 0xc6 │ │ │ │ + subs r6, #206 @ 0xce │ │ │ │ lsls r6, r1, #1 │ │ │ │ - ldr r1, [pc, #648] @ (33176c >::_M_default_append(unsigned int)@@Base+0xaeba8>) │ │ │ │ + ldr r1, [pc, #680] @ (33178c >::_M_default_append(unsigned int)@@Base+0xaebc8>) │ │ │ │ lsls r3, r1, #1 │ │ │ │ - subs r6, #160 @ 0xa0 │ │ │ │ + subs r6, #168 @ 0xa8 │ │ │ │ lsls r6, r1, #1 │ │ │ │ - ldr r1, [pc, #488] @ (3316d4 >::_M_default_append(unsigned int)@@Base+0xaeb10>) │ │ │ │ + ldr r1, [pc, #520] @ (3316f4 >::_M_default_append(unsigned int)@@Base+0xaeb30>) │ │ │ │ lsls r3, r1, #1 │ │ │ │ push {r4, r5, r6, r7, lr} │ │ │ │ mov.w ip, #4096 @ 0x1000 │ │ │ │ sub.w ip, sp, ip │ │ │ │ str.w r0, [ip, #4040] @ 0xfc8 │ │ │ │ mov r6, r1 │ │ │ │ ldr r1, [pc, #248] @ (3315f8 >::_M_default_append(unsigned int)@@Base+0xaea34>) │ │ │ │ @@ -913920,25 +913921,25 @@ │ │ │ │ nop │ │ │ │ bpl.n 331610 >::_M_default_append(unsigned int)@@Base+0xaea4c> │ │ │ │ lsls r6, r2, #1 │ │ │ │ asrs r0, r7, #6 │ │ │ │ movs r0, r0 │ │ │ │ bmi.n 3315c8 >::_M_default_append(unsigned int)@@Base+0xaea04> │ │ │ │ lsls r6, r2, #1 │ │ │ │ - bx r9 │ │ │ │ + bx sl │ │ │ │ lsls r6, r1, #1 │ │ │ │ - subs r5, #132 @ 0x84 │ │ │ │ + subs r5, #140 @ 0x8c │ │ │ │ lsls r6, r1, #1 │ │ │ │ - subs r5, #100 @ 0x64 │ │ │ │ + subs r5, #108 @ 0x6c │ │ │ │ lsls r6, r1, #1 │ │ │ │ - ldr r0, [pc, #256] @ (331714 >::_M_default_append(unsigned int)@@Base+0xaeb50>) │ │ │ │ + ldr r0, [pc, #288] @ (331734 >::_M_default_append(unsigned int)@@Base+0xaeb70>) │ │ │ │ lsls r3, r1, #1 │ │ │ │ - subs r5, #52 @ 0x34 │ │ │ │ + subs r5, #60 @ 0x3c │ │ │ │ lsls r6, r1, #1 │ │ │ │ - ldr r0, [pc, #56] @ (331654 >::_M_default_append(unsigned int)@@Base+0xaea90>) │ │ │ │ + ldr r0, [pc, #88] @ (331674 >::_M_default_append(unsigned int)@@Base+0xaeab0>) │ │ │ │ lsls r3, r1, #1 │ │ │ │ stmdb sp!, {r4, r5, r6, r7, r8, r9, sl, fp, lr} │ │ │ │ mov.w ip, #0 │ │ │ │ mov.w lr, #131072 @ 0x20000 │ │ │ │ vpush {d8-d9} │ │ │ │ sub.w ip, sp, ip │ │ │ │ sub.w lr, ip, lr │ │ │ │ @@ -914880,141 +914881,141 @@ │ │ │ │ mov r4, r9 │ │ │ │ b.n 3319f6 >::_M_default_append(unsigned int)@@Base+0xaee32> │ │ │ │ ... │ │ │ │ bcc.n 331fe8 >::_M_default_append(unsigned int)@@Base+0xaf424> │ │ │ │ lsls r6, r2, #1 │ │ │ │ asrs r0, r7, #6 │ │ │ │ movs r0, r0 │ │ │ │ - subs r4, #122 @ 0x7a │ │ │ │ + subs r4, #130 @ 0x82 │ │ │ │ lsls r6, r1, #1 │ │ │ │ - mov r6, r1 │ │ │ │ + mov r6, r2 │ │ │ │ lsls r6, r1, #1 │ │ │ │ - subs r4, #126 @ 0x7e │ │ │ │ + subs r4, #134 @ 0x86 │ │ │ │ lsls r6, r1, #1 │ │ │ │ - adds r7, #246 @ 0xf6 │ │ │ │ + adds r7, #254 @ 0xfe │ │ │ │ lsls r6, r1, #1 │ │ │ │ bcc.n 3320f4 >::_M_default_append(unsigned int)@@Base+0xaf530> │ │ │ │ lsls r6, r2, #1 │ │ │ │ - subs r3, #152 @ 0x98 │ │ │ │ + subs r3, #160 @ 0xa0 │ │ │ │ lsls r6, r1, #1 │ │ │ │ - cmp r4, lr │ │ │ │ + cmp r4, pc │ │ │ │ lsls r6, r1, #1 │ │ │ │ - subs r3, #156 @ 0x9c │ │ │ │ + subs r3, #164 @ 0xa4 │ │ │ │ lsls r6, r1, #1 │ │ │ │ - adds r7, #20 │ │ │ │ + adds r7, #28 │ │ │ │ lsls r6, r1, #1 │ │ │ │ - subs r3, #84 @ 0x54 │ │ │ │ + subs r3, #92 @ 0x5c │ │ │ │ lsls r6, r1, #1 │ │ │ │ - cmp r0, r2 │ │ │ │ + cmp r0, r3 │ │ │ │ lsls r6, r1, #1 │ │ │ │ - subs r3, #88 @ 0x58 │ │ │ │ + subs r3, #96 @ 0x60 │ │ │ │ lsls r6, r1, #1 │ │ │ │ - adds r6, #208 @ 0xd0 │ │ │ │ + adds r6, #216 @ 0xd8 │ │ │ │ lsls r6, r1, #1 │ │ │ │ - add lr, r3 │ │ │ │ + add lr, r4 │ │ │ │ lsls r6, r1, #1 │ │ │ │ - subs r1, #142 @ 0x8e │ │ │ │ + subs r1, #150 @ 0x96 │ │ │ │ lsls r6, r1, #1 │ │ │ │ - subs r1, #122 @ 0x7a │ │ │ │ + subs r1, #130 @ 0x82 │ │ │ │ lsls r6, r1, #1 │ │ │ │ - ldrb r6, [r7, #2] │ │ │ │ + ldrb r6, [r0, #3] │ │ │ │ lsls r3, r1, #1 │ │ │ │ - subs r2, #16 │ │ │ │ + subs r2, #24 │ │ │ │ lsls r6, r1, #1 │ │ │ │ - subs r1, #92 @ 0x5c │ │ │ │ + subs r1, #100 @ 0x64 │ │ │ │ lsls r6, r1, #1 │ │ │ │ - adds r4, #212 @ 0xd4 │ │ │ │ + adds r4, #220 @ 0xdc │ │ │ │ lsls r6, r1, #1 │ │ │ │ - subs r0, #180 @ 0xb4 │ │ │ │ + subs r0, #188 @ 0xbc │ │ │ │ lsls r6, r1, #1 │ │ │ │ - bics r4, r1 │ │ │ │ + bics r4, r2 │ │ │ │ lsls r3, r1, #1 │ │ │ │ - subs r0, #150 @ 0x96 │ │ │ │ + subs r0, #158 @ 0x9e │ │ │ │ lsls r6, r1, #1 │ │ │ │ - muls r6, r5 │ │ │ │ + muls r6, r6 │ │ │ │ lsls r3, r1, #1 │ │ │ │ - subs r0, #114 @ 0x72 │ │ │ │ + subs r0, #122 @ 0x7a │ │ │ │ lsls r6, r1, #1 │ │ │ │ - muls r4, r1 │ │ │ │ + muls r4, r2 │ │ │ │ lsls r3, r1, #1 │ │ │ │ - subs r0, #82 @ 0x52 │ │ │ │ + subs r0, #90 @ 0x5a │ │ │ │ lsls r6, r1, #1 │ │ │ │ - negs r6, r2 │ │ │ │ + negs r6, r3 │ │ │ │ lsls r6, r1, #1 │ │ │ │ - subs r0, #86 @ 0x56 │ │ │ │ + subs r0, #94 @ 0x5e │ │ │ │ lsls r6, r1, #1 │ │ │ │ - adds r3, #206 @ 0xce │ │ │ │ + adds r3, #214 @ 0xd6 │ │ │ │ lsls r6, r1, #1 │ │ │ │ - adds r7, #166 @ 0xa6 │ │ │ │ + adds r7, #174 @ 0xae │ │ │ │ lsls r6, r1, #1 │ │ │ │ - rors r2, r4 │ │ │ │ + rors r2, r5 │ │ │ │ lsls r6, r1, #1 │ │ │ │ - adds r7, #170 @ 0xaa │ │ │ │ + adds r7, #178 @ 0xb2 │ │ │ │ lsls r6, r1, #1 │ │ │ │ - adds r3, #34 @ 0x22 │ │ │ │ + adds r3, #42 @ 0x2a │ │ │ │ lsls r6, r1, #1 │ │ │ │ - adds r7, #98 @ 0x62 │ │ │ │ + adds r7, #106 @ 0x6a │ │ │ │ lsls r6, r1, #1 │ │ │ │ - adcs r6, r7 │ │ │ │ + sbcs r6, r0 │ │ │ │ lsls r6, r1, #1 │ │ │ │ - adds r7, #102 @ 0x66 │ │ │ │ + adds r7, #110 @ 0x6e │ │ │ │ lsls r6, r1, #1 │ │ │ │ - adds r2, #222 @ 0xde │ │ │ │ + adds r2, #230 @ 0xe6 │ │ │ │ lsls r6, r1, #1 │ │ │ │ - subs r7, #218 @ 0xda │ │ │ │ + subs r7, #226 @ 0xe2 │ │ │ │ lsls r6, r1, #1 │ │ │ │ - adds r6, #230 @ 0xe6 │ │ │ │ + adds r6, #238 @ 0xee │ │ │ │ lsls r6, r1, #1 │ │ │ │ - adcs r0, r4 │ │ │ │ + adcs r0, r5 │ │ │ │ lsls r6, r1, #1 │ │ │ │ - adds r6, #232 @ 0xe8 │ │ │ │ + adds r6, #240 @ 0xf0 │ │ │ │ lsls r6, r1, #1 │ │ │ │ - adds r2, #98 @ 0x62 │ │ │ │ + adds r2, #106 @ 0x6a │ │ │ │ lsls r6, r1, #1 │ │ │ │ - adds r6, #124 @ 0x7c │ │ │ │ + adds r6, #132 @ 0x84 │ │ │ │ lsls r6, r1, #1 │ │ │ │ - lsls r2, r2 │ │ │ │ + lsls r2, r3 │ │ │ │ lsls r6, r1, #1 │ │ │ │ - b.n 33241c >::_M_default_append(unsigned int)@@Base+0xaf858> │ │ │ │ + b.n 33242c >::_M_default_append(unsigned int)@@Base+0xaf868> │ │ │ │ lsls r1, r2, #1 │ │ │ │ - strb r0, [r3, #21] │ │ │ │ + strb r0, [r4, #21] │ │ │ │ lsls r3, r1, #1 │ │ │ │ - adds r5, #102 @ 0x66 │ │ │ │ + adds r5, #110 @ 0x6e │ │ │ │ lsls r6, r1, #1 │ │ │ │ - eors r2, r0 │ │ │ │ + eors r2, r1 │ │ │ │ lsls r3, r1, #1 │ │ │ │ - adds r5, #74 @ 0x4a │ │ │ │ + adds r5, #82 @ 0x52 │ │ │ │ lsls r6, r1, #1 │ │ │ │ - ands r6, r4 │ │ │ │ + ands r6, r5 │ │ │ │ lsls r3, r1, #1 │ │ │ │ - adds r5, #44 @ 0x2c │ │ │ │ + adds r5, #52 @ 0x34 │ │ │ │ lsls r6, r1, #1 │ │ │ │ - ands r0, r1 │ │ │ │ + ands r0, r2 │ │ │ │ lsls r3, r1, #1 │ │ │ │ - adds r5, #14 │ │ │ │ + adds r5, #22 │ │ │ │ lsls r6, r1, #1 │ │ │ │ - subs r7, #234 @ 0xea │ │ │ │ + subs r7, #242 @ 0xf2 │ │ │ │ lsls r3, r1, #1 │ │ │ │ - adds r4, #98 @ 0x62 │ │ │ │ + adds r4, #106 @ 0x6a │ │ │ │ lsls r6, r1, #1 │ │ │ │ - adds r4, #64 @ 0x40 │ │ │ │ + adds r4, #72 @ 0x48 │ │ │ │ lsls r6, r1, #1 │ │ │ │ - adds r4, #30 │ │ │ │ + adds r4, #38 @ 0x26 │ │ │ │ lsls r6, r1, #1 │ │ │ │ - strb r2, [r7, #12] │ │ │ │ + strb r2, [r0, #13] │ │ │ │ lsls r3, r1, #1 │ │ │ │ - adds r3, #112 @ 0x70 │ │ │ │ - lsls r6, r1, #1 │ │ │ │ - adds r2, #236 @ 0xec │ │ │ │ + adds r3, #120 @ 0x78 │ │ │ │ lsls r6, r1, #1 │ │ │ │ - adds r2, #174 @ 0xae │ │ │ │ + adds r2, #244 @ 0xf4 │ │ │ │ lsls r6, r1, #1 │ │ │ │ adds r2, #182 @ 0xb6 │ │ │ │ lsls r6, r1, #1 │ │ │ │ - subs r5, #146 @ 0x92 │ │ │ │ + adds r2, #190 @ 0xbe │ │ │ │ + lsls r6, r1, #1 │ │ │ │ + subs r5, #154 @ 0x9a │ │ │ │ lsls r3, r1, #1 │ │ │ │ ldr.w r3, [pc, #1192] @ 33262c >::_M_default_append(unsigned int)@@Base+0xafa68> │ │ │ │ mov.w r1, #668 @ 0x29c │ │ │ │ add r3, pc │ │ │ │ add.w r6, r3, #12 │ │ │ │ mov r0, r6 │ │ │ │ bl 17c90 │ │ │ │ @@ -915439,131 +915440,131 @@ │ │ │ │ bl 17c90 │ │ │ │ ldr r0, [pc, #244] @ (332714 >::_M_default_append(unsigned int)@@Base+0xafb50>) │ │ │ │ mov.w r1, #4294967295 @ 0xffffffff │ │ │ │ add r0, pc │ │ │ │ bl 17e10 │ │ │ │ b.n 3324f2 >::_M_default_append(unsigned int)@@Base+0xaf92e> │ │ │ │ nop │ │ │ │ - adds r1, #132 @ 0x84 │ │ │ │ + adds r1, #140 @ 0x8c │ │ │ │ lsls r6, r1, #1 │ │ │ │ - subs r3, #234 @ 0xea │ │ │ │ + subs r3, #242 @ 0xf2 │ │ │ │ lsls r6, r1, #1 │ │ │ │ - adds r1, #134 @ 0x86 │ │ │ │ + adds r1, #142 @ 0x8e │ │ │ │ lsls r6, r1, #1 │ │ │ │ - cmp r5, #0 │ │ │ │ + cmp r5, #8 │ │ │ │ lsls r6, r1, #1 │ │ │ │ - adds r1, #18 │ │ │ │ + adds r1, #26 │ │ │ │ lsls r6, r1, #1 │ │ │ │ - adds r0, #116 @ 0x74 │ │ │ │ + adds r0, #124 @ 0x7c │ │ │ │ lsls r6, r1, #1 │ │ │ │ - adds r0, #118 @ 0x76 │ │ │ │ + adds r0, #126 @ 0x7e │ │ │ │ lsls r6, r1, #1 │ │ │ │ - subs r3, #80 @ 0x50 │ │ │ │ + subs r3, #88 @ 0x58 │ │ │ │ lsls r3, r1, #1 │ │ │ │ - adds r0, #92 @ 0x5c │ │ │ │ + adds r0, #100 @ 0x64 │ │ │ │ lsls r6, r1, #1 │ │ │ │ - subs r3, #54 @ 0x36 │ │ │ │ + subs r3, #62 @ 0x3e │ │ │ │ lsls r3, r1, #1 │ │ │ │ - adds r0, #66 @ 0x42 │ │ │ │ + adds r0, #74 @ 0x4a │ │ │ │ lsls r6, r1, #1 │ │ │ │ - subs r3, #28 │ │ │ │ + subs r3, #36 @ 0x24 │ │ │ │ lsls r3, r1, #1 │ │ │ │ - adds r0, #36 @ 0x24 │ │ │ │ + adds r0, #44 @ 0x2c │ │ │ │ lsls r6, r1, #1 │ │ │ │ - subs r2, #254 @ 0xfe │ │ │ │ + subs r3, #6 │ │ │ │ lsls r3, r1, #1 │ │ │ │ - cmp r7, #254 @ 0xfe │ │ │ │ + adds r0, #6 │ │ │ │ lsls r6, r1, #1 │ │ │ │ - subs r2, #216 @ 0xd8 │ │ │ │ + subs r2, #224 @ 0xe0 │ │ │ │ lsls r3, r1, #1 │ │ │ │ - cmp r7, #192 @ 0xc0 │ │ │ │ + cmp r7, #200 @ 0xc8 │ │ │ │ lsls r6, r1, #1 │ │ │ │ - cmp r7, #182 @ 0xb6 │ │ │ │ + cmp r7, #190 @ 0xbe │ │ │ │ lsls r6, r1, #1 │ │ │ │ - subs r2, #144 @ 0x90 │ │ │ │ + subs r2, #152 @ 0x98 │ │ │ │ lsls r3, r1, #1 │ │ │ │ - cmp r7, #154 @ 0x9a │ │ │ │ + cmp r7, #162 @ 0xa2 │ │ │ │ lsls r6, r1, #1 │ │ │ │ - subs r2, #116 @ 0x74 │ │ │ │ + subs r2, #124 @ 0x7c │ │ │ │ lsls r3, r1, #1 │ │ │ │ - cmp r7, #58 @ 0x3a │ │ │ │ - lsls r6, r1, #1 │ │ │ │ - cmp r7, #32 │ │ │ │ + cmp r7, #66 @ 0x42 │ │ │ │ lsls r6, r1, #1 │ │ │ │ cmp r7, #40 @ 0x28 │ │ │ │ lsls r6, r1, #1 │ │ │ │ - subs r2, #2 │ │ │ │ + cmp r7, #48 @ 0x30 │ │ │ │ + lsls r6, r1, #1 │ │ │ │ + subs r2, #10 │ │ │ │ lsls r3, r1, #1 │ │ │ │ - cmp r7, #8 │ │ │ │ + cmp r7, #16 │ │ │ │ lsls r6, r1, #1 │ │ │ │ - subs r1, #228 @ 0xe4 │ │ │ │ + subs r1, #236 @ 0xec │ │ │ │ lsls r3, r1, #1 │ │ │ │ - cmp r6, #236 @ 0xec │ │ │ │ + cmp r6, #244 @ 0xf4 │ │ │ │ lsls r6, r1, #1 │ │ │ │ - subs r1, #200 @ 0xc8 │ │ │ │ + subs r1, #208 @ 0xd0 │ │ │ │ lsls r3, r1, #1 │ │ │ │ - cmp r6, #206 @ 0xce │ │ │ │ + cmp r6, #214 @ 0xd6 │ │ │ │ lsls r6, r1, #1 │ │ │ │ - subs r1, #168 @ 0xa8 │ │ │ │ + subs r1, #176 @ 0xb0 │ │ │ │ lsls r3, r1, #1 │ │ │ │ - cmp r6, #174 @ 0xae │ │ │ │ + cmp r6, #182 @ 0xb6 │ │ │ │ lsls r6, r1, #1 │ │ │ │ - subs r1, #138 @ 0x8a │ │ │ │ + subs r1, #146 @ 0x92 │ │ │ │ lsls r3, r1, #1 │ │ │ │ - cmp r6, #128 @ 0x80 │ │ │ │ + cmp r6, #136 @ 0x88 │ │ │ │ lsls r6, r1, #1 │ │ │ │ - subs r1, #90 @ 0x5a │ │ │ │ + subs r1, #98 @ 0x62 │ │ │ │ lsls r3, r1, #1 │ │ │ │ - cmp r6, #98 @ 0x62 │ │ │ │ + cmp r6, #106 @ 0x6a │ │ │ │ lsls r6, r1, #1 │ │ │ │ - subs r1, #60 @ 0x3c │ │ │ │ + subs r1, #68 @ 0x44 │ │ │ │ lsls r3, r1, #1 │ │ │ │ - cmp r6, #72 @ 0x48 │ │ │ │ + cmp r6, #80 @ 0x50 │ │ │ │ lsls r6, r1, #1 │ │ │ │ - subs r1, #34 @ 0x22 │ │ │ │ + subs r1, #42 @ 0x2a │ │ │ │ lsls r3, r1, #1 │ │ │ │ - cmp r6, #46 @ 0x2e │ │ │ │ + cmp r6, #54 @ 0x36 │ │ │ │ lsls r6, r1, #1 │ │ │ │ - subs r1, #8 │ │ │ │ + subs r1, #16 │ │ │ │ lsls r3, r1, #1 │ │ │ │ - cmp r6, #14 │ │ │ │ + cmp r6, #22 │ │ │ │ lsls r6, r1, #1 │ │ │ │ - subs r0, #232 @ 0xe8 │ │ │ │ + subs r0, #240 @ 0xf0 │ │ │ │ lsls r3, r1, #1 │ │ │ │ - cmp r5, #242 @ 0xf2 │ │ │ │ + cmp r5, #250 @ 0xfa │ │ │ │ lsls r6, r1, #1 │ │ │ │ - subs r0, #204 @ 0xcc │ │ │ │ + subs r0, #212 @ 0xd4 │ │ │ │ lsls r3, r1, #1 │ │ │ │ - cmp r5, #174 @ 0xae │ │ │ │ + cmp r5, #182 @ 0xb6 │ │ │ │ lsls r6, r1, #1 │ │ │ │ - cmp r5, #176 @ 0xb0 │ │ │ │ + cmp r5, #184 @ 0xb8 │ │ │ │ lsls r6, r1, #1 │ │ │ │ - subs r0, #138 @ 0x8a │ │ │ │ + subs r0, #146 @ 0x92 │ │ │ │ lsls r3, r1, #1 │ │ │ │ - cmp r5, #150 @ 0x96 │ │ │ │ + cmp r5, #158 @ 0x9e │ │ │ │ lsls r6, r1, #1 │ │ │ │ - subs r0, #112 @ 0x70 │ │ │ │ + subs r0, #120 @ 0x78 │ │ │ │ lsls r3, r1, #1 │ │ │ │ - cmp r5, #122 @ 0x7a │ │ │ │ + cmp r5, #130 @ 0x82 │ │ │ │ lsls r6, r1, #1 │ │ │ │ - subs r0, #84 @ 0x54 │ │ │ │ + subs r0, #92 @ 0x5c │ │ │ │ lsls r3, r1, #1 │ │ │ │ - cmp r5, #58 @ 0x3a │ │ │ │ + cmp r5, #66 @ 0x42 │ │ │ │ lsls r6, r1, #1 │ │ │ │ - cmp r5, #48 @ 0x30 │ │ │ │ + cmp r5, #56 @ 0x38 │ │ │ │ lsls r6, r1, #1 │ │ │ │ - subs r0, #10 │ │ │ │ + subs r0, #18 │ │ │ │ lsls r3, r1, #1 │ │ │ │ - cmp r5, #20 │ │ │ │ + cmp r5, #28 │ │ │ │ lsls r6, r1, #1 │ │ │ │ - adds r7, #238 @ 0xee │ │ │ │ + adds r7, #246 @ 0xf6 │ │ │ │ lsls r3, r1, #1 │ │ │ │ - cmp r4, #248 @ 0xf8 │ │ │ │ + cmp r5, #0 │ │ │ │ lsls r6, r1, #1 │ │ │ │ - adds r7, #210 @ 0xd2 │ │ │ │ + adds r7, #218 @ 0xda │ │ │ │ lsls r3, r1, #1 │ │ │ │ stmdb sp!, {r4, r5, r6, r7, r8, r9, sl, fp, lr} │ │ │ │ mov.w ip, #0 │ │ │ │ mov.w lr, #131072 @ 0x20000 │ │ │ │ sub.w ip, sp, ip │ │ │ │ sub.w lr, ip, lr │ │ │ │ sub.w ip, ip, #4096 @ 0x1000 │ │ │ │ @@ -915926,66 +915927,66 @@ │ │ │ │ bl 17e10 │ │ │ │ b.n 3327b0 >::_M_default_append(unsigned int)@@Base+0xafbec> │ │ │ │ nop │ │ │ │ stmia r2!, {r3, r6, r7} │ │ │ │ lsls r6, r2, #1 │ │ │ │ asrs r0, r7, #6 │ │ │ │ movs r0, r0 │ │ │ │ - cmp r5, #40 @ 0x28 │ │ │ │ + cmp r5, #48 @ 0x30 │ │ │ │ lsls r6, r1, #1 │ │ │ │ stmia r2!, {r1, r4, r6} │ │ │ │ lsls r6, r2, #1 │ │ │ │ - cmp r3, #46 @ 0x2e │ │ │ │ + cmp r3, #54 @ 0x36 │ │ │ │ lsls r6, r1, #1 │ │ │ │ - adds r6, #10 │ │ │ │ + adds r6, #18 │ │ │ │ lsls r3, r1, #1 │ │ │ │ - cmp r2, #178 @ 0xb2 │ │ │ │ - lsls r6, r1, #1 │ │ │ │ - adds r5, #106 @ 0x6a │ │ │ │ - lsls r6, r1, #1 │ │ │ │ cmp r2, #186 @ 0xba │ │ │ │ lsls r6, r1, #1 │ │ │ │ - movs r6, #52 @ 0x34 │ │ │ │ + adds r5, #114 @ 0x72 │ │ │ │ lsls r6, r1, #1 │ │ │ │ - @ instruction: 0xf586004f │ │ │ │ - ldrh r6, [r6, r4] │ │ │ │ + cmp r2, #194 @ 0xc2 │ │ │ │ lsls r6, r1, #1 │ │ │ │ - cmp r2, #30 │ │ │ │ + movs r6, #60 @ 0x3c │ │ │ │ lsls r6, r1, #1 │ │ │ │ - ldrh r0, [r3, r4] │ │ │ │ + @ instruction: 0xf58e004f │ │ │ │ + ldrh r6, [r7, r4] │ │ │ │ lsls r6, r1, #1 │ │ │ │ - cmp r1, #222 @ 0xde │ │ │ │ + cmp r2, #38 @ 0x26 │ │ │ │ lsls r6, r1, #1 │ │ │ │ - adds r4, #114 @ 0x72 │ │ │ │ + ldrh r0, [r4, r4] │ │ │ │ lsls r6, r1, #1 │ │ │ │ cmp r1, #230 @ 0xe6 │ │ │ │ lsls r6, r1, #1 │ │ │ │ - movs r5, #96 @ 0x60 │ │ │ │ + adds r4, #122 @ 0x7a │ │ │ │ + lsls r6, r1, #1 │ │ │ │ + cmp r1, #238 @ 0xee │ │ │ │ + lsls r6, r1, #1 │ │ │ │ + movs r5, #104 @ 0x68 │ │ │ │ lsls r6, r1, #1 │ │ │ │ strh r4, [r5, #16] │ │ │ │ lsls r6, r2, #1 │ │ │ │ - cmp r1, #90 @ 0x5a │ │ │ │ + cmp r1, #98 @ 0x62 │ │ │ │ lsls r6, r1, #1 │ │ │ │ - cmp r1, #42 @ 0x2a │ │ │ │ + cmp r1, #50 @ 0x32 │ │ │ │ lsls r6, r1, #1 │ │ │ │ - adds r4, #38 @ 0x26 │ │ │ │ + adds r4, #46 @ 0x2e │ │ │ │ lsls r6, r1, #1 │ │ │ │ - cmp r1, #50 @ 0x32 │ │ │ │ + cmp r1, #58 @ 0x3a │ │ │ │ lsls r6, r1, #1 │ │ │ │ - movs r4, #172 @ 0xac │ │ │ │ + movs r4, #180 @ 0xb4 │ │ │ │ lsls r6, r1, #1 │ │ │ │ - cmp r0, #134 @ 0x86 │ │ │ │ + cmp r0, #142 @ 0x8e │ │ │ │ lsls r6, r1, #1 │ │ │ │ - adds r3, #96 @ 0x60 │ │ │ │ + adds r3, #104 @ 0x68 │ │ │ │ lsls r3, r1, #1 │ │ │ │ - adds r3, #56 @ 0x38 │ │ │ │ + adds r3, #64 @ 0x40 │ │ │ │ lsls r6, r1, #1 │ │ │ │ - cmp r0, #54 @ 0x36 │ │ │ │ + cmp r0, #62 @ 0x3e │ │ │ │ lsls r6, r1, #1 │ │ │ │ - adds r3, #18 │ │ │ │ + adds r3, #26 │ │ │ │ lsls r3, r1, #1 │ │ │ │ stmdb sp!, {r4, r5, r6, r7, r8, r9, sl, fp, lr} │ │ │ │ mov.w ip, #0 │ │ │ │ mov.w lr, #65536 @ 0x10000 │ │ │ │ sub.w ip, sp, ip │ │ │ │ sub.w lr, ip, lr │ │ │ │ sub.w ip, ip, #4096 @ 0x1000 │ │ │ │ @@ -916431,75 +916432,75 @@ │ │ │ │ ldr r3, [sp, #56] @ 0x38 │ │ │ │ b.n 332ce6 >::_M_default_append(unsigned int)@@Base+0xb0122> │ │ │ │ nop │ │ │ │ bkpt 0x0070 │ │ │ │ lsls r6, r2, #1 │ │ │ │ asrs r0, r7, #6 │ │ │ │ movs r0, r0 │ │ │ │ - asrs r4, r6, #10 │ │ │ │ + asrs r4, r7, #10 │ │ │ │ lsls r3, r1, #1 │ │ │ │ - movs r6, #252 @ 0xfc │ │ │ │ + movs r7, #4 │ │ │ │ lsls r6, r1, #1 │ │ │ │ - movs r6, #178 @ 0xb2 │ │ │ │ + movs r6, #186 @ 0xba │ │ │ │ lsls r6, r1, #1 │ │ │ │ - adds r1, #192 @ 0xc0 │ │ │ │ + adds r1, #200 @ 0xc8 │ │ │ │ lsls r6, r1, #1 │ │ │ │ - movs r6, #182 @ 0xb6 │ │ │ │ + movs r6, #190 @ 0xbe │ │ │ │ lsls r6, r1, #1 │ │ │ │ - movs r2, #46 @ 0x2e │ │ │ │ + movs r2, #54 @ 0x36 │ │ │ │ lsls r6, r1, #1 │ │ │ │ - movs r6, #82 @ 0x52 │ │ │ │ + movs r6, #90 @ 0x5a │ │ │ │ lsls r6, r1, #1 │ │ │ │ pop {r2, r3, r4, pc} │ │ │ │ lsls r6, r2, #1 │ │ │ │ - movs r5, #246 @ 0xf6 │ │ │ │ + movs r5, #254 @ 0xfe │ │ │ │ lsls r6, r1, #1 │ │ │ │ - adds r0, #210 @ 0xd2 │ │ │ │ + adds r0, #218 @ 0xda │ │ │ │ lsls r3, r1, #1 │ │ │ │ - movs r5, #122 @ 0x7a │ │ │ │ + movs r5, #130 @ 0x82 │ │ │ │ lsls r6, r1, #1 │ │ │ │ - adds r0, #56 @ 0x38 │ │ │ │ + adds r0, #64 @ 0x40 │ │ │ │ lsls r6, r1, #1 │ │ │ │ - movs r5, #10 │ │ │ │ + movs r5, #18 │ │ │ │ lsls r6, r1, #1 │ │ │ │ - cmp r7, #228 @ 0xe4 │ │ │ │ + cmp r7, #236 @ 0xec │ │ │ │ lsls r3, r1, #1 │ │ │ │ - movs r4, #166 @ 0xa6 │ │ │ │ + movs r4, #174 @ 0xae │ │ │ │ lsls r6, r1, #1 │ │ │ │ - movs r3, #234 @ 0xea │ │ │ │ + movs r3, #242 @ 0xf2 │ │ │ │ lsls r6, r1, #1 │ │ │ │ - cmp r6, #198 @ 0xc6 │ │ │ │ + cmp r6, #206 @ 0xce │ │ │ │ lsls r3, r1, #1 │ │ │ │ - movs r3, #206 @ 0xce │ │ │ │ + movs r3, #214 @ 0xd6 │ │ │ │ lsls r6, r1, #1 │ │ │ │ - cmp r6, #168 @ 0xa8 │ │ │ │ + cmp r6, #176 @ 0xb0 │ │ │ │ lsls r3, r1, #1 │ │ │ │ - movs r3, #178 @ 0xb2 │ │ │ │ + movs r3, #186 @ 0xba │ │ │ │ lsls r6, r1, #1 │ │ │ │ - cmp r6, #140 @ 0x8c │ │ │ │ + cmp r6, #148 @ 0x94 │ │ │ │ lsls r3, r1, #1 │ │ │ │ - movs r3, #150 @ 0x96 │ │ │ │ + movs r3, #158 @ 0x9e │ │ │ │ lsls r6, r1, #1 │ │ │ │ - cmp r6, #112 @ 0x70 │ │ │ │ + cmp r6, #120 @ 0x78 │ │ │ │ lsls r3, r1, #1 │ │ │ │ - movs r3, #122 @ 0x7a │ │ │ │ + movs r3, #130 @ 0x82 │ │ │ │ lsls r6, r1, #1 │ │ │ │ - cmp r6, #84 @ 0x54 │ │ │ │ + cmp r6, #92 @ 0x5c │ │ │ │ lsls r3, r1, #1 │ │ │ │ - movs r3, #94 @ 0x5e │ │ │ │ + movs r3, #102 @ 0x66 │ │ │ │ lsls r6, r1, #1 │ │ │ │ - cmp r6, #56 @ 0x38 │ │ │ │ + cmp r6, #64 @ 0x40 │ │ │ │ lsls r3, r1, #1 │ │ │ │ - movs r3, #52 @ 0x34 │ │ │ │ + movs r3, #60 @ 0x3c │ │ │ │ lsls r6, r1, #1 │ │ │ │ - cmp r6, #16 │ │ │ │ + cmp r6, #24 │ │ │ │ lsls r3, r1, #1 │ │ │ │ - movs r3, #4 │ │ │ │ + movs r3, #12 │ │ │ │ lsls r6, r1, #1 │ │ │ │ - cmp r5, #224 @ 0xe0 │ │ │ │ + cmp r5, #232 @ 0xe8 │ │ │ │ lsls r3, r1, #1 │ │ │ │ stmdb sp!, {r4, r5, r6, r7, r8, r9, sl, lr} │ │ │ │ mov.w ip, #0 │ │ │ │ mov.w lr, #65536 @ 0x10000 │ │ │ │ sub.w ip, sp, ip │ │ │ │ sub.w lr, ip, lr │ │ │ │ sub.w ip, ip, #4096 @ 0x1000 │ │ │ │ @@ -917049,99 +917050,99 @@ │ │ │ │ add r0, pc │ │ │ │ bl 17e10 │ │ │ │ b.n 33311a >::_M_default_append(unsigned int)@@Base+0xb0556> │ │ │ │ cbnz r0, 33365e >::_M_default_append(unsigned int)@@Base+0xb0a9a> │ │ │ │ lsls r6, r2, #1 │ │ │ │ asrs r0, r7, #6 │ │ │ │ movs r0, r0 │ │ │ │ - cmp r5, #82 @ 0x52 │ │ │ │ + cmp r5, #90 @ 0x5a │ │ │ │ lsls r6, r1, #1 │ │ │ │ @ instruction: 0xb8e4 │ │ │ │ lsls r6, r2, #1 │ │ │ │ - movs r1, #178 @ 0xb2 │ │ │ │ + movs r1, #186 @ 0xba │ │ │ │ lsls r6, r1, #1 │ │ │ │ - cmp r3, #224 @ 0xe0 │ │ │ │ + cmp r3, #232 @ 0xe8 │ │ │ │ lsls r6, r1, #1 │ │ │ │ - cmp r4, #226 @ 0xe2 │ │ │ │ + cmp r4, #234 @ 0xea │ │ │ │ lsls r6, r1, #1 │ │ │ │ - movs r1, #128 @ 0x80 │ │ │ │ + movs r1, #136 @ 0x88 │ │ │ │ lsls r6, r1, #1 │ │ │ │ - adds r2, r7, #3 │ │ │ │ + adds r2, r0, #4 │ │ │ │ lsls r6, r1, #1 │ │ │ │ - lsrs r2, r0, #26 │ │ │ │ + lsrs r2, r1, #26 │ │ │ │ lsls r6, r1, #1 │ │ │ │ - lsrs r6, r7, #25 │ │ │ │ + lsrs r6, r0, #26 │ │ │ │ lsls r6, r1, #1 │ │ │ │ - lsrs r2, r3, #25 │ │ │ │ + lsrs r2, r4, #25 │ │ │ │ lsls r6, r1, #1 │ │ │ │ - movs r0, #180 @ 0xb4 │ │ │ │ + movs r0, #188 @ 0xbc │ │ │ │ lsls r6, r1, #1 │ │ │ │ - cmp r3, #142 @ 0x8e │ │ │ │ + cmp r3, #150 @ 0x96 │ │ │ │ lsls r3, r1, #1 │ │ │ │ - movs r0, #150 @ 0x96 │ │ │ │ - lsls r6, r1, #1 │ │ │ │ - cmp r3, #182 @ 0xb6 │ │ │ │ - lsls r6, r1, #1 │ │ │ │ - movs r0, #154 @ 0x9a │ │ │ │ + movs r0, #158 @ 0x9e │ │ │ │ lsls r6, r1, #1 │ │ │ │ - adds r4, r2, #0 │ │ │ │ + cmp r3, #190 @ 0xbe │ │ │ │ lsls r6, r1, #1 │ │ │ │ - cmp r3, #162 @ 0xa2 │ │ │ │ + movs r0, #162 @ 0xa2 │ │ │ │ lsls r6, r1, #1 │ │ │ │ - movs r0, #28 │ │ │ │ + adds r4, r3, #0 │ │ │ │ lsls r6, r1, #1 │ │ │ │ - subs r2, r1, #7 │ │ │ │ + cmp r3, #170 @ 0xaa │ │ │ │ lsls r6, r1, #1 │ │ │ │ - cmp r2, #130 @ 0x82 │ │ │ │ + movs r0, #36 @ 0x24 │ │ │ │ lsls r6, r1, #1 │ │ │ │ subs r2, r2, #7 │ │ │ │ lsls r6, r1, #1 │ │ │ │ - subs r4, r1, r5 │ │ │ │ + cmp r2, #138 @ 0x8a │ │ │ │ lsls r6, r1, #1 │ │ │ │ - subs r4, r6, #5 │ │ │ │ + subs r2, r3, #7 │ │ │ │ lsls r6, r1, #1 │ │ │ │ - subs r6, r4, #5 │ │ │ │ + subs r4, r2, r5 │ │ │ │ lsls r6, r1, #1 │ │ │ │ - cmp r2, #194 @ 0xc2 │ │ │ │ + subs r4, r7, #5 │ │ │ │ lsls r6, r1, #1 │ │ │ │ subs r6, r5, #5 │ │ │ │ lsls r6, r1, #1 │ │ │ │ - subs r0, r5, r3 │ │ │ │ + cmp r2, #202 @ 0xca │ │ │ │ lsls r6, r1, #1 │ │ │ │ - subs r2, r5, #4 │ │ │ │ + subs r6, r6, #5 │ │ │ │ lsls r6, r1, #1 │ │ │ │ - cmp r2, #4 │ │ │ │ + subs r0, r6, r3 │ │ │ │ + lsls r6, r1, #1 │ │ │ │ + subs r2, r6, #4 │ │ │ │ + lsls r6, r1, #1 │ │ │ │ + cmp r2, #12 │ │ │ │ lsls r3, r1, #1 │ │ │ │ - cmp r1, #216 @ 0xd8 │ │ │ │ + cmp r1, #224 @ 0xe0 │ │ │ │ lsls r6, r1, #1 │ │ │ │ - subs r4, r5, #2 │ │ │ │ + subs r4, r6, #2 │ │ │ │ lsls r6, r1, #1 │ │ │ │ - cmp r1, #134 @ 0x86 │ │ │ │ + cmp r1, #142 @ 0x8e │ │ │ │ lsls r3, r1, #1 │ │ │ │ - subs r6, r0, #2 │ │ │ │ + subs r6, r1, #2 │ │ │ │ lsls r6, r1, #1 │ │ │ │ - cmp r1, #96 @ 0x60 │ │ │ │ + cmp r1, #104 @ 0x68 │ │ │ │ lsls r3, r1, #1 │ │ │ │ - adds r4, r0, #7 │ │ │ │ + adds r4, r1, #7 │ │ │ │ lsls r6, r1, #1 │ │ │ │ - cmp r0, #160 @ 0xa0 │ │ │ │ + cmp r0, #168 @ 0xa8 │ │ │ │ lsls r3, r1, #1 │ │ │ │ - adds r2, r5, #6 │ │ │ │ + adds r2, r6, #6 │ │ │ │ lsls r6, r1, #1 │ │ │ │ - cmp r0, #132 @ 0x84 │ │ │ │ + cmp r0, #140 @ 0x8c │ │ │ │ lsls r3, r1, #1 │ │ │ │ - cmp r0, #64 @ 0x40 │ │ │ │ + cmp r0, #72 @ 0x48 │ │ │ │ lsls r6, r1, #1 │ │ │ │ - adds r6, r4, #4 │ │ │ │ + adds r6, r5, #4 │ │ │ │ lsls r6, r1, #1 │ │ │ │ - cmp r0, #2 │ │ │ │ + cmp r0, #10 │ │ │ │ lsls r3, r1, #1 │ │ │ │ - adds r4, r2, #3 │ │ │ │ + adds r4, r3, #3 │ │ │ │ lsls r6, r1, #1 │ │ │ │ - movs r7, #176 @ 0xb0 │ │ │ │ + movs r7, #184 @ 0xb8 │ │ │ │ lsls r3, r1, #1 │ │ │ │ stmdb sp!, {r4, r5, r6, r7, r8, r9, sl, fp, lr} │ │ │ │ mov.w ip, #0 │ │ │ │ mov.w lr, #131072 @ 0x20000 │ │ │ │ sub.w ip, sp, ip │ │ │ │ sub.w lr, ip, lr │ │ │ │ sub.w ip, ip, #4096 @ 0x1000 │ │ │ │ @@ -917570,77 +917571,77 @@ │ │ │ │ cmp r3, #123 @ 0x7b │ │ │ │ bne.w 333886 >::_M_default_append(unsigned int)@@Base+0xb0cc2> │ │ │ │ b.n 333824 >::_M_default_append(unsigned int)@@Base+0xb0c60> │ │ │ │ uxtb r4, r2 │ │ │ │ lsls r6, r2, #1 │ │ │ │ asrs r0, r7, #6 │ │ │ │ movs r0, r0 │ │ │ │ - movs r5, #200 @ 0xc8 │ │ │ │ + movs r5, #208 @ 0xd0 │ │ │ │ lsls r6, r1, #1 │ │ │ │ sxth r0, r5 │ │ │ │ lsls r6, r2, #1 │ │ │ │ - movs r5, #68 @ 0x44 │ │ │ │ + movs r5, #76 @ 0x4c │ │ │ │ lsls r6, r1, #1 │ │ │ │ - subs r4, r1, r3 │ │ │ │ + subs r4, r2, r3 │ │ │ │ lsls r6, r1, #1 │ │ │ │ - movs r5, #12 │ │ │ │ + movs r5, #20 │ │ │ │ lsls r6, r1, #1 │ │ │ │ - subs r4, r2, r3 │ │ │ │ + subs r4, r3, r3 │ │ │ │ lsls r6, r1, #1 │ │ │ │ - asrs r6, r1, #25 │ │ │ │ + asrs r6, r2, #25 │ │ │ │ lsls r6, r1, #1 │ │ │ │ - movs r3, #76 @ 0x4c │ │ │ │ + movs r3, #84 @ 0x54 │ │ │ │ lsls r6, r1, #1 │ │ │ │ - subs r0, r1, r0 │ │ │ │ + subs r0, r2, r0 │ │ │ │ lsls r6, r1, #1 │ │ │ │ - movs r4, #226 @ 0xe2 │ │ │ │ + movs r4, #234 @ 0xea │ │ │ │ lsls r3, r1, #1 │ │ │ │ - adds r6, r5, r7 │ │ │ │ + adds r6, r6, r7 │ │ │ │ lsls r6, r1, #1 │ │ │ │ - movs r4, #200 @ 0xc8 │ │ │ │ + movs r4, #208 @ 0xd0 │ │ │ │ lsls r3, r1, #1 │ │ │ │ - adds r4, r5, r6 │ │ │ │ + adds r4, r6, r6 │ │ │ │ lsls r6, r1, #1 │ │ │ │ - movs r4, #136 @ 0x88 │ │ │ │ + movs r4, #144 @ 0x90 │ │ │ │ lsls r3, r1, #1 │ │ │ │ - adds r6, r4, r5 │ │ │ │ + adds r6, r5, r5 │ │ │ │ lsls r6, r1, #1 │ │ │ │ - adds r4, r3, r4 │ │ │ │ + adds r4, r4, r4 │ │ │ │ lsls r6, r1, #1 │ │ │ │ - adds r2, r6, r1 │ │ │ │ + adds r2, r7, r1 │ │ │ │ lsls r6, r1, #1 │ │ │ │ - movs r3, #78 @ 0x4e │ │ │ │ + movs r3, #86 @ 0x56 │ │ │ │ lsls r3, r1, #1 │ │ │ │ - adds r6, r2, r1 │ │ │ │ + adds r6, r3, r1 │ │ │ │ lsls r6, r1, #1 │ │ │ │ - movs r2, #194 @ 0xc2 │ │ │ │ + movs r2, #202 @ 0xca │ │ │ │ lsls r6, r1, #1 │ │ │ │ - adds r6, r3, r1 │ │ │ │ + adds r6, r4, r1 │ │ │ │ lsls r6, r1, #1 │ │ │ │ - asrs r0, r3, #15 │ │ │ │ + asrs r0, r4, #15 │ │ │ │ lsls r6, r1, #1 │ │ │ │ - adds r2, r3, r0 │ │ │ │ + adds r2, r4, r0 │ │ │ │ lsls r6, r1, #1 │ │ │ │ - movs r2, #244 @ 0xf4 │ │ │ │ + movs r2, #252 @ 0xfc │ │ │ │ lsls r3, r1, #1 │ │ │ │ - asrs r6, r7, #31 │ │ │ │ + adds r6, r0, r0 │ │ │ │ lsls r6, r1, #1 │ │ │ │ - movs r2, #216 @ 0xd8 │ │ │ │ + movs r2, #224 @ 0xe0 │ │ │ │ lsls r3, r1, #1 │ │ │ │ - asrs r2, r4, #31 │ │ │ │ + asrs r2, r5, #31 │ │ │ │ lsls r6, r1, #1 │ │ │ │ - movs r2, #188 @ 0xbc │ │ │ │ + movs r2, #196 @ 0xc4 │ │ │ │ lsls r3, r1, #1 │ │ │ │ - asrs r6, r0, #31 │ │ │ │ + asrs r6, r1, #31 │ │ │ │ lsls r6, r1, #1 │ │ │ │ - movs r2, #160 @ 0xa0 │ │ │ │ + movs r2, #168 @ 0xa8 │ │ │ │ lsls r3, r1, #1 │ │ │ │ - asrs r2, r5, #30 │ │ │ │ + asrs r2, r6, #30 │ │ │ │ lsls r6, r1, #1 │ │ │ │ - movs r2, #132 @ 0x84 │ │ │ │ + movs r2, #140 @ 0x8c │ │ │ │ lsls r3, r1, #1 │ │ │ │ stmdb sp!, {r4, r5, r6, r7, r8, r9, lr} │ │ │ │ mov.w ip, #0 │ │ │ │ mov.w lr, #131072 @ 0x20000 │ │ │ │ sub.w ip, sp, ip │ │ │ │ sub.w lr, ip, lr │ │ │ │ sub.w ip, ip, #4096 @ 0x1000 │ │ │ │ @@ -917883,53 +917884,53 @@ │ │ │ │ str r3, [r4, #68] @ 0x44 │ │ │ │ b.n 333ca6 >::_M_default_append(unsigned int)@@Base+0xb10e2> │ │ │ │ blx 1172c <__stack_chk_fail@plt> │ │ │ │ add r5, sp, #800 @ 0x320 │ │ │ │ lsls r6, r2, #1 │ │ │ │ asrs r0, r7, #6 │ │ │ │ movs r0, r0 │ │ │ │ - asrs r2, r3, #26 │ │ │ │ + asrs r2, r4, #26 │ │ │ │ lsls r6, r1, #1 │ │ │ │ - adds r2, r0, #7 │ │ │ │ + adds r2, r1, #7 │ │ │ │ lsls r6, r1, #1 │ │ │ │ - asrs r2, r4, #26 │ │ │ │ + asrs r2, r5, #26 │ │ │ │ lsls r6, r1, #1 │ │ │ │ - asrs r4, r3, #8 │ │ │ │ + asrs r4, r4, #8 │ │ │ │ lsls r6, r1, #1 │ │ │ │ add r5, sp, #360 @ 0x168 │ │ │ │ lsls r6, r2, #1 │ │ │ │ - b.n 3340a4 >::_M_default_append(unsigned int)@@Base+0xb14e0> │ │ │ │ + b.n 3340b4 >::_M_default_append(unsigned int)@@Base+0xb14f0> │ │ │ │ lsls r7, r1, #1 │ │ │ │ - asrs r4, r5, #21 │ │ │ │ - lsls r6, r1, #1 │ │ │ │ - subs r4, r5, #7 │ │ │ │ - lsls r6, r1, #1 │ │ │ │ asrs r4, r6, #21 │ │ │ │ lsls r6, r1, #1 │ │ │ │ - asrs r6, r5, #3 │ │ │ │ + subs r4, r6, #7 │ │ │ │ lsls r6, r1, #1 │ │ │ │ - asrs r0, r6, #20 │ │ │ │ + asrs r4, r7, #21 │ │ │ │ lsls r6, r1, #1 │ │ │ │ - adds r4, r5, #1 │ │ │ │ + asrs r6, r6, #3 │ │ │ │ lsls r6, r1, #1 │ │ │ │ asrs r0, r7, #20 │ │ │ │ lsls r6, r1, #1 │ │ │ │ - asrs r2, r6, #2 │ │ │ │ + adds r4, r6, #1 │ │ │ │ lsls r6, r1, #1 │ │ │ │ - asrs r4, r0, #19 │ │ │ │ + asrs r0, r0, #21 │ │ │ │ lsls r6, r1, #1 │ │ │ │ - subs r0, r4, #6 │ │ │ │ - lsls r3, r1, #1 │ │ │ │ - asrs r2, r5, #18 │ │ │ │ + asrs r2, r7, #2 │ │ │ │ lsls r6, r1, #1 │ │ │ │ - adds r2, r0, #0 │ │ │ │ + asrs r4, r1, #19 │ │ │ │ lsls r6, r1, #1 │ │ │ │ + subs r0, r5, #6 │ │ │ │ + lsls r3, r1, #1 │ │ │ │ asrs r2, r6, #18 │ │ │ │ lsls r6, r1, #1 │ │ │ │ - asrs r4, r5, #32 │ │ │ │ + adds r2, r1, #0 │ │ │ │ + lsls r6, r1, #1 │ │ │ │ + asrs r2, r7, #18 │ │ │ │ + lsls r6, r1, #1 │ │ │ │ + asrs r4, r6, #32 │ │ │ │ lsls r6, r1, #1 │ │ │ │ stmdb sp!, {r4, r5, r6, r7, r8, r9, sl, fp, lr} │ │ │ │ mov.w ip, #4096 @ 0x1000 │ │ │ │ sub.w ip, sp, ip │ │ │ │ str.w r0, [ip, #3872] @ 0xf20 │ │ │ │ sub sp, #188 @ 0xbc │ │ │ │ ldr r4, [pc, #800] @ (334228 >::_M_default_append(unsigned int)@@Base+0xb1664>) │ │ │ │ @@ -918243,79 +918244,79 @@ │ │ │ │ ... │ │ │ │ add r3, sp, #0 │ │ │ │ lsls r6, r2, #1 │ │ │ │ asrs r0, r7, #6 │ │ │ │ movs r0, r0 │ │ │ │ add r2, sp, #888 @ 0x378 │ │ │ │ lsls r6, r2, #1 │ │ │ │ - asrs r2, r0, #15 │ │ │ │ + asrs r2, r1, #15 │ │ │ │ lsls r6, r1, #1 │ │ │ │ - asrs r0, r6, #13 │ │ │ │ + asrs r0, r7, #13 │ │ │ │ lsls r6, r1, #1 │ │ │ │ - subs r2, r1, #1 │ │ │ │ + subs r2, r2, #1 │ │ │ │ lsls r3, r1, #1 │ │ │ │ add r2, sp, #336 @ 0x150 │ │ │ │ lsls r6, r2, #1 │ │ │ │ - lsls r0, r4, #16 │ │ │ │ + lsls r0, r5, #16 │ │ │ │ lsls r6, r1, #1 │ │ │ │ - asrs r2, r0, #12 │ │ │ │ + asrs r2, r1, #12 │ │ │ │ lsls r6, r1, #1 │ │ │ │ - adds r6, r3, #7 │ │ │ │ + adds r6, r4, #7 │ │ │ │ lsls r3, r1, #1 │ │ │ │ - lsls r0, r1, #16 │ │ │ │ + lsls r0, r2, #16 │ │ │ │ lsls r6, r1, #1 │ │ │ │ - lsls r2, r4, #15 │ │ │ │ + lsls r2, r5, #15 │ │ │ │ lsls r6, r1, #1 │ │ │ │ - asrs r4, r0, #11 │ │ │ │ + asrs r4, r1, #11 │ │ │ │ lsls r6, r1, #1 │ │ │ │ - adds r0, r4, #6 │ │ │ │ + adds r0, r5, #6 │ │ │ │ lsls r3, r1, #1 │ │ │ │ - asrs r2, r5, #10 │ │ │ │ + asrs r2, r6, #10 │ │ │ │ lsls r6, r1, #1 │ │ │ │ - adds r6, r0, #6 │ │ │ │ + adds r6, r1, #6 │ │ │ │ lsls r3, r1, #1 │ │ │ │ - lsls r0, r1, #15 │ │ │ │ + lsls r0, r2, #15 │ │ │ │ lsls r6, r1, #1 │ │ │ │ lsrs r4, r3, #19 │ │ │ │ movs r0, r0 │ │ │ │ lsrs r0, r2, #30 │ │ │ │ movs r0, r0 │ │ │ │ ldr r5, [r1, #44] @ 0x2c │ │ │ │ - vmlal.u , d15, d10[0] │ │ │ │ + vrshr.u32 , q1, #1 │ │ │ │ lsls r6, r1, #1 │ │ │ │ - adds r6, r4, #4 │ │ │ │ + adds r6, r5, #4 │ │ │ │ lsls r3, r1, #1 │ │ │ │ - asrs r0, r6, #8 │ │ │ │ + asrs r0, r7, #8 │ │ │ │ lsls r6, r1, #1 │ │ │ │ - adds r4, r1, #4 │ │ │ │ + adds r4, r2, #4 │ │ │ │ lsls r3, r1, #1 │ │ │ │ ldr r3, [r7, #36] @ 0x24 │ │ │ │ - vsra.u64 , q8, #1 │ │ │ │ + vsra.u64 , q12, #1 │ │ │ │ lsls r6, r1, #1 │ │ │ │ - adds r4, r1, #3 │ │ │ │ + adds r4, r2, #3 │ │ │ │ lsls r3, r1, #1 │ │ │ │ - cmp r2, r3 │ │ │ │ + cmp r2, r4 │ │ │ │ lsls r3, r1, #1 │ │ │ │ - asrs r4, r6, #5 │ │ │ │ + asrs r4, r7, #5 │ │ │ │ lsls r6, r1, #1 │ │ │ │ - adds r0, r2, #1 │ │ │ │ + adds r0, r3, #1 │ │ │ │ lsls r3, r1, #1 │ │ │ │ - asrs r4, r3, #5 │ │ │ │ + asrs r4, r4, #5 │ │ │ │ lsls r6, r1, #1 │ │ │ │ - adds r0, r7, #0 │ │ │ │ + adds r0, r0, #1 │ │ │ │ lsls r3, r1, #1 │ │ │ │ - subs r2, r3, r6 │ │ │ │ + subs r2, r4, r6 │ │ │ │ lsls r3, r1, #1 │ │ │ │ - asrs r0, r4, #4 │ │ │ │ + asrs r0, r5, #4 │ │ │ │ lsls r6, r1, #1 │ │ │ │ - subs r4, r7, r7 │ │ │ │ + adds r4, r0, #0 │ │ │ │ lsls r3, r1, #1 │ │ │ │ - asrs r0, r1, #4 │ │ │ │ + asrs r0, r2, #4 │ │ │ │ lsls r6, r1, #1 │ │ │ │ - subs r2, r4, r7 │ │ │ │ + subs r2, r5, r7 │ │ │ │ lsls r3, r1, #1 │ │ │ │ vldr d1, [pc, #760] @ 3345b8 >::_M_default_append(unsigned int)@@Base+0xb19f4> │ │ │ │ mov r2, r8 │ │ │ │ ldr r3, [pc, #764] @ (3345c0 >::_M_default_append(unsigned int)@@Base+0xb19fc>) │ │ │ │ mov r1, r7 │ │ │ │ mov r0, r6 │ │ │ │ str.w r8, [sp] │ │ │ │ @@ -918600,45 +918601,45 @@ │ │ │ │ add r0, pc │ │ │ │ bl 17e10 │ │ │ │ b.n 3341aa >::_M_default_append(unsigned int)@@Base+0xb15e6> │ │ │ │ blx 1172c <__stack_chk_fail@plt> │ │ │ │ nop │ │ │ │ nop.w │ │ │ │ ... │ │ │ │ - subs r4, r4, r2 │ │ │ │ + subs r4, r5, r2 │ │ │ │ lsls r3, r1, #1 │ │ │ │ - subs r2, r3, r6 │ │ │ │ + subs r2, r4, r6 │ │ │ │ lsls r6, r1, #1 │ │ │ │ - cmp r2, #116 @ 0x74 │ │ │ │ + cmp r2, #124 @ 0x7c │ │ │ │ lsls r6, r1, #1 │ │ │ │ - subs r4, r4, r0 │ │ │ │ + subs r4, r5, r0 │ │ │ │ lsls r6, r1, #1 │ │ │ │ - lsrs r2, r3, #30 │ │ │ │ + lsrs r2, r4, #30 │ │ │ │ lsls r6, r1, #1 │ │ │ │ - subs r4, r6, r1 │ │ │ │ + subs r4, r7, r1 │ │ │ │ lsls r3, r1, #1 │ │ │ │ - lsrs r4, r6, #28 │ │ │ │ + lsrs r4, r7, #28 │ │ │ │ lsls r6, r1, #1 │ │ │ │ - lsrs r6, r6, #27 │ │ │ │ + lsrs r6, r7, #27 │ │ │ │ lsls r6, r1, #1 │ │ │ │ - lsrs r0, r2, #26 │ │ │ │ + lsrs r0, r3, #26 │ │ │ │ lsls r6, r1, #1 │ │ │ │ - lsrs r6, r7, #23 │ │ │ │ + lsrs r6, r0, #24 │ │ │ │ lsls r6, r1, #1 │ │ │ │ - lsrs r6, r0, #23 │ │ │ │ + lsrs r6, r1, #23 │ │ │ │ lsls r6, r1, #1 │ │ │ │ - adds r2, r4, r2 │ │ │ │ + adds r2, r5, r2 │ │ │ │ lsls r3, r1, #1 │ │ │ │ - lsrs r4, r5, #22 │ │ │ │ + lsrs r4, r6, #22 │ │ │ │ lsls r6, r1, #1 │ │ │ │ - adds r0, r1, r2 │ │ │ │ + adds r0, r2, r2 │ │ │ │ lsls r3, r1, #1 │ │ │ │ - lsrs r2, r6, #21 │ │ │ │ + lsrs r2, r7, #21 │ │ │ │ lsls r6, r1, #1 │ │ │ │ - adds r6, r1, r1 │ │ │ │ + adds r6, r2, r1 │ │ │ │ lsls r3, r1, #1 │ │ │ │ ldr r0, [pc, #768] @ (334904 >::_M_default_append(unsigned int)@@Base+0xb1d40>) │ │ │ │ movw r1, #3852 @ 0xf0c │ │ │ │ mov r5, r7 │ │ │ │ add r0, pc │ │ │ │ adds r0, #12 │ │ │ │ bl 17c90 │ │ │ │ @@ -918935,82 +918936,82 @@ │ │ │ │ bl 32b248 >::_M_default_append(unsigned int)@@Base+0xa8684> │ │ │ │ b.n 334342 >::_M_default_append(unsigned int)@@Base+0xb177e> │ │ │ │ ldr r1, [pc, #144] @ (33498c >::_M_default_append(unsigned int)@@Base+0xb1dc8>) │ │ │ │ mov r0, r7 │ │ │ │ add r1, pc │ │ │ │ bl 32b248 >::_M_default_append(unsigned int)@@Base+0xa8684> │ │ │ │ b.n 3348d0 >::_M_default_append(unsigned int)@@Base+0xb1d0c> │ │ │ │ - lsrs r4, r0, #20 │ │ │ │ + lsrs r4, r1, #20 │ │ │ │ lsls r6, r1, #1 │ │ │ │ - asrs r0, r4, #31 │ │ │ │ + asrs r0, r5, #31 │ │ │ │ lsls r3, r1, #1 │ │ │ │ - lsrs r4, r4, #19 │ │ │ │ + lsrs r4, r5, #19 │ │ │ │ lsls r6, r1, #1 │ │ │ │ - asrs r6, r7, #30 │ │ │ │ + asrs r6, r0, #31 │ │ │ │ lsls r3, r1, #1 │ │ │ │ - lsrs r4, r0, #19 │ │ │ │ + lsrs r4, r1, #19 │ │ │ │ lsls r6, r1, #1 │ │ │ │ - svc 208 @ 0xd0 │ │ │ │ + svc 216 @ 0xd8 │ │ │ │ lsls r4, r1, #1 │ │ │ │ - add sl, lr │ │ │ │ + add sl, pc │ │ │ │ lsls r0, r2, #1 │ │ │ │ - bic.w r0, sl, #75 @ 0x4b │ │ │ │ - subs r5, #14 │ │ │ │ + bics.w r0, r2, #75 @ 0x4b │ │ │ │ + subs r5, #22 │ │ │ │ lsls r1, r2, #1 │ │ │ │ - asrs r2, r6, #20 │ │ │ │ + asrs r2, r7, #20 │ │ │ │ lsls r6, r1, #1 │ │ │ │ - asrs r4, r5, #26 │ │ │ │ + asrs r4, r6, #26 │ │ │ │ lsls r6, r1, #1 │ │ │ │ - str r2, [r6, #36] @ 0x24 │ │ │ │ + str r2, [r7, #36] @ 0x24 │ │ │ │ lsls r5, r1, #1 │ │ │ │ - stmia r1!, {r1, r2, r4, r6, r7} │ │ │ │ + stmia r1!, {r1, r2, r3, r4, r6, r7} │ │ │ │ lsls r4, r1, #1 │ │ │ │ - movs r3, #168 @ 0xa8 │ │ │ │ + movs r3, #176 @ 0xb0 │ │ │ │ lsls r3, r1, #1 │ │ │ │ - lsls r6, r4, #30 │ │ │ │ + lsls r6, r5, #30 │ │ │ │ lsls r4, r1, #1 │ │ │ │ - asrs r0, r6, #29 │ │ │ │ + asrs r0, r7, #29 │ │ │ │ lsls r6, r1, #1 │ │ │ │ - lsrs r6, r5, #14 │ │ │ │ + lsrs r6, r6, #14 │ │ │ │ lsls r6, r1, #1 │ │ │ │ - asrs r2, r1, #26 │ │ │ │ + asrs r2, r2, #26 │ │ │ │ lsls r3, r1, #1 │ │ │ │ - lsrs r0, r0, #14 │ │ │ │ + lsrs r0, r1, #14 │ │ │ │ lsls r6, r1, #1 │ │ │ │ - asrs r4, r3, #25 │ │ │ │ + asrs r4, r4, #25 │ │ │ │ lsls r3, r1, #1 │ │ │ │ - lsrs r4, r2, #13 │ │ │ │ + lsrs r4, r3, #13 │ │ │ │ lsls r6, r1, #1 │ │ │ │ - asrs r0, r6, #24 │ │ │ │ + asrs r0, r7, #24 │ │ │ │ lsls r3, r1, #1 │ │ │ │ - asrs r6, r2, #22 │ │ │ │ + asrs r6, r3, #22 │ │ │ │ lsls r6, r1, #1 │ │ │ │ - lsrs r0, r2, #12 │ │ │ │ + lsrs r0, r3, #12 │ │ │ │ lsls r6, r1, #1 │ │ │ │ - asrs r4, r5, #23 │ │ │ │ + asrs r4, r6, #23 │ │ │ │ lsls r3, r1, #1 │ │ │ │ - lsrs r2, r4, #11 │ │ │ │ + lsrs r2, r5, #11 │ │ │ │ lsls r6, r1, #1 │ │ │ │ - asrs r6, r7, #22 │ │ │ │ + asrs r6, r0, #23 │ │ │ │ lsls r3, r1, #1 │ │ │ │ - lsrs r4, r6, #10 │ │ │ │ + lsrs r4, r7, #10 │ │ │ │ lsls r6, r1, #1 │ │ │ │ - asrs r0, r2, #22 │ │ │ │ + asrs r0, r3, #22 │ │ │ │ lsls r3, r1, #1 │ │ │ │ - lsrs r0, r1, #10 │ │ │ │ + lsrs r0, r2, #10 │ │ │ │ lsls r6, r1, #1 │ │ │ │ - asrs r4, r4, #21 │ │ │ │ + asrs r4, r5, #21 │ │ │ │ lsls r3, r1, #1 │ │ │ │ - lsrs r2, r3, #9 │ │ │ │ + lsrs r2, r4, #9 │ │ │ │ lsls r6, r1, #1 │ │ │ │ - asrs r6, r6, #20 │ │ │ │ + asrs r6, r7, #20 │ │ │ │ lsls r3, r1, #1 │ │ │ │ - asrs r0, r3, #18 │ │ │ │ + asrs r0, r4, #18 │ │ │ │ lsls r6, r1, #1 │ │ │ │ - asrs r0, r0, #17 │ │ │ │ + asrs r0, r1, #17 │ │ │ │ lsls r6, r1, #1 │ │ │ │ stmdb sp!, {r4, r5, r6, r7, r8, r9, sl, fp, lr} │ │ │ │ mov.w ip, #4096 @ 0x1000 │ │ │ │ sub.w ip, sp, ip │ │ │ │ str.w r0, [ip, #3952] @ 0xf70 │ │ │ │ ldr.w ip, [pc, #2240] @ 335264 >::_M_default_append(unsigned int)@@Base+0xb26a0> │ │ │ │ sub sp, #108 @ 0x6c │ │ │ │ @@ -919852,147 +919853,147 @@ │ │ │ │ nop │ │ │ │ add r0, pc, #392 @ (adr r0, 3353f0 >::_M_default_append(unsigned int)@@Base+0xb282c>) │ │ │ │ lsls r6, r2, #1 │ │ │ │ asrs r0, r7, #6 │ │ │ │ movs r0, r0 │ │ │ │ add r0, pc, #88 @ (adr r0, 3352c8 >::_M_default_append(unsigned int)@@Base+0xb2704>) │ │ │ │ lsls r6, r2, #1 │ │ │ │ - asrs r6, r7, #12 │ │ │ │ + asrs r6, r0, #13 │ │ │ │ lsls r6, r1, #1 │ │ │ │ - lsrs r0, r6, #2 │ │ │ │ + lsrs r0, r7, #2 │ │ │ │ lsls r6, r1, #1 │ │ │ │ - strb r0, [r0, r3] │ │ │ │ + strb r0, [r1, r3] │ │ │ │ lsls r6, r1, #1 │ │ │ │ - lsrs r4, r6, #32 │ │ │ │ + lsrs r4, r7, #32 │ │ │ │ lsls r6, r1, #1 │ │ │ │ - strb r2, [r1, r1] │ │ │ │ + strb r2, [r2, r1] │ │ │ │ lsls r6, r1, #1 │ │ │ │ - asrs r0, r7, #14 │ │ │ │ + asrs r0, r0, #15 │ │ │ │ lsls r6, r1, #1 │ │ │ │ - add r5, pc, #96 @ (adr r5, 3352ec >::_M_default_append(unsigned int)@@Base+0xb2728>) │ │ │ │ + add r5, pc, #128 @ (adr r5, 33530c >::_M_default_append(unsigned int)@@Base+0xb2748>) │ │ │ │ lsls r7, r1, #1 │ │ │ │ - ldr r0, [r1, r7] │ │ │ │ + ldr r0, [r2, r7] │ │ │ │ lsls r3, r1, #1 │ │ │ │ - add r7, sp, #936 @ 0x3a8 │ │ │ │ + add r7, sp, #968 @ 0x3c8 │ │ │ │ lsls r3, r1, #1 │ │ │ │ - lsls r0, r5, #28 │ │ │ │ + lsls r0, r6, #28 │ │ │ │ lsls r6, r1, #1 │ │ │ │ - asrs r2, r0, #8 │ │ │ │ + asrs r2, r1, #8 │ │ │ │ lsls r3, r1, #1 │ │ │ │ - asrs r0, r2, #5 │ │ │ │ + asrs r0, r3, #5 │ │ │ │ lsls r6, r1, #1 │ │ │ │ - asrs r0, r6, #11 │ │ │ │ + asrs r0, r7, #11 │ │ │ │ lsls r6, r1, #1 │ │ │ │ - lsls r2, r2, #26 │ │ │ │ + lsls r2, r3, #26 │ │ │ │ lsls r6, r1, #1 │ │ │ │ - lsls r4, r3, #24 │ │ │ │ + lsls r4, r4, #24 │ │ │ │ lsls r6, r1, #1 │ │ │ │ - asrs r0, r5, #4 │ │ │ │ + asrs r0, r6, #4 │ │ │ │ lsls r6, r1, #1 │ │ │ │ - lsls r0, r4, #24 │ │ │ │ + lsls r0, r5, #24 │ │ │ │ lsls r6, r1, #1 │ │ │ │ - lsls r0, r3, #6 │ │ │ │ + lsls r0, r4, #6 │ │ │ │ lsls r6, r1, #1 │ │ │ │ - lsls r2, r7, #22 │ │ │ │ + lsls r2, r0, #23 │ │ │ │ lsls r6, r1, #1 │ │ │ │ - asrs r6, r5, #5 │ │ │ │ + asrs r6, r6, #5 │ │ │ │ lsls r6, r1, #1 │ │ │ │ - lsls r0, r3, #21 │ │ │ │ + lsls r0, r4, #21 │ │ │ │ lsls r6, r1, #1 │ │ │ │ - asrs r0, r6, #32 │ │ │ │ + asrs r0, r7, #32 │ │ │ │ lsls r3, r1, #1 │ │ │ │ - lsls r4, r6, #20 │ │ │ │ + lsls r4, r7, #20 │ │ │ │ lsls r6, r1, #1 │ │ │ │ - asrs r0, r2, #5 │ │ │ │ + asrs r0, r3, #5 │ │ │ │ lsls r6, r1, #1 │ │ │ │ - lsls r0, r7, #20 │ │ │ │ + lsls r0, r0, #21 │ │ │ │ lsls r6, r1, #1 │ │ │ │ - lsls r0, r6, #2 │ │ │ │ + lsls r0, r7, #2 │ │ │ │ lsls r6, r1, #1 │ │ │ │ - lsls r2, r6, #19 │ │ │ │ + lsls r2, r7, #19 │ │ │ │ lsls r6, r1, #1 │ │ │ │ - lsrs r4, r1, #31 │ │ │ │ + lsrs r4, r2, #31 │ │ │ │ lsls r3, r1, #1 │ │ │ │ - lsls r2, r2, #19 │ │ │ │ + lsls r2, r3, #19 │ │ │ │ lsls r6, r1, #1 │ │ │ │ - lsrs r2, r5, #30 │ │ │ │ + lsrs r2, r6, #30 │ │ │ │ lsls r3, r1, #1 │ │ │ │ - lsls r4, r3, #18 │ │ │ │ + lsls r4, r4, #18 │ │ │ │ lsls r6, r1, #1 │ │ │ │ - lsrs r4, r6, #29 │ │ │ │ + lsrs r4, r7, #29 │ │ │ │ lsls r3, r1, #1 │ │ │ │ - lsls r4, r3, #17 │ │ │ │ - lsls r6, r1, #1 │ │ │ │ - lsls r0, r6, #16 │ │ │ │ + lsls r4, r4, #17 │ │ │ │ lsls r6, r1, #1 │ │ │ │ lsls r0, r7, #16 │ │ │ │ lsls r6, r1, #1 │ │ │ │ - lsrs r0, r2, #28 │ │ │ │ + lsls r0, r0, #17 │ │ │ │ + lsls r6, r1, #1 │ │ │ │ + lsrs r0, r3, #28 │ │ │ │ lsls r3, r1, #1 │ │ │ │ - lsls r0, r0, #16 │ │ │ │ + lsls r0, r1, #16 │ │ │ │ lsls r6, r1, #1 │ │ │ │ - lsrs r2, r3, #27 │ │ │ │ + lsrs r2, r4, #27 │ │ │ │ lsls r3, r1, #1 │ │ │ │ - lsrs r6, r7, #30 │ │ │ │ + lsrs r6, r0, #31 │ │ │ │ lsls r6, r1, #1 │ │ │ │ - lsrs r2, r6, #30 │ │ │ │ + lsrs r2, r7, #30 │ │ │ │ lsls r6, r1, #1 │ │ │ │ - lsls r0, r5, #14 │ │ │ │ + lsls r0, r6, #14 │ │ │ │ lsls r6, r1, #1 │ │ │ │ - add r6, sp, #960 @ 0x3c0 │ │ │ │ + add r6, sp, #992 @ 0x3e0 │ │ │ │ lsls r1, r2, #1 │ │ │ │ - lsls r2, r3, #13 │ │ │ │ + lsls r2, r4, #13 │ │ │ │ lsls r6, r1, #1 │ │ │ │ - lsrs r4, r6, #24 │ │ │ │ + lsrs r4, r7, #24 │ │ │ │ lsls r3, r1, #1 │ │ │ │ - add r0, pc, #400 @ (adr r0, 3354b4 >::_M_default_append(unsigned int)@@Base+0xb28f0>) │ │ │ │ + add r0, pc, #432 @ (adr r0, 3354d4 >::_M_default_append(unsigned int)@@Base+0xb2910>) │ │ │ │ lsls r7, r1, #1 │ │ │ │ - lsls r0, r6, #10 │ │ │ │ + lsls r0, r7, #10 │ │ │ │ lsls r6, r1, #1 │ │ │ │ - lsrs r4, r1, #22 │ │ │ │ + lsrs r4, r2, #22 │ │ │ │ lsls r3, r1, #1 │ │ │ │ - lsls r4, r0, #10 │ │ │ │ + lsls r4, r1, #10 │ │ │ │ lsls r6, r1, #1 │ │ │ │ - lsrs r0, r4, #21 │ │ │ │ + lsrs r0, r5, #21 │ │ │ │ lsls r3, r1, #1 │ │ │ │ - lsls r6, r4, #9 │ │ │ │ + lsls r6, r5, #9 │ │ │ │ lsls r6, r1, #1 │ │ │ │ - lsrs r2, r0, #21 │ │ │ │ + lsrs r2, r1, #21 │ │ │ │ lsls r3, r1, #1 │ │ │ │ - lsls r2, r2, #8 │ │ │ │ + lsls r2, r3, #8 │ │ │ │ lsls r6, r1, #1 │ │ │ │ - lsrs r6, r5, #19 │ │ │ │ + lsrs r6, r6, #19 │ │ │ │ lsls r3, r1, #1 │ │ │ │ - lsls r6, r7, #6 │ │ │ │ + lsls r6, r0, #7 │ │ │ │ lsls r6, r1, #1 │ │ │ │ - lsrs r2, r3, #18 │ │ │ │ + lsrs r2, r4, #18 │ │ │ │ lsls r3, r1, #1 │ │ │ │ - lsrs r6, r7, #21 │ │ │ │ + lsrs r6, r0, #22 │ │ │ │ lsls r6, r1, #1 │ │ │ │ - lsls r6, r6, #5 │ │ │ │ + lsls r6, r7, #5 │ │ │ │ lsls r6, r1, #1 │ │ │ │ - lsrs r4, r3, #22 │ │ │ │ + lsrs r4, r4, #22 │ │ │ │ lsls r6, r1, #1 │ │ │ │ - lsrs r4, r3, #21 │ │ │ │ + lsrs r4, r4, #21 │ │ │ │ lsls r6, r1, #1 │ │ │ │ - lsls r4, r1, #5 │ │ │ │ + lsls r4, r2, #5 │ │ │ │ lsls r6, r1, #1 │ │ │ │ - lsrs r0, r5, #16 │ │ │ │ + lsrs r0, r6, #16 │ │ │ │ lsls r3, r1, #1 │ │ │ │ - lsls r2, r4, #4 │ │ │ │ + lsls r2, r5, #4 │ │ │ │ lsls r6, r1, #1 │ │ │ │ - lsrs r6, r7, #15 │ │ │ │ + lsrs r6, r0, #16 │ │ │ │ lsls r3, r1, #1 │ │ │ │ - lsls r2, r0, #4 │ │ │ │ + lsls r2, r1, #4 │ │ │ │ lsls r6, r1, #1 │ │ │ │ - lsrs r6, r3, #15 │ │ │ │ + lsrs r6, r4, #15 │ │ │ │ lsls r3, r1, #1 │ │ │ │ - lsls r2, r0, #3 │ │ │ │ + lsls r2, r1, #3 │ │ │ │ lsls r6, r1, #1 │ │ │ │ - lsrs r6, r3, #14 │ │ │ │ + lsrs r6, r4, #14 │ │ │ │ lsls r3, r1, #1 │ │ │ │ stmdb sp!, {r4, r5, r6, r7, r8, r9, sl, fp, lr} │ │ │ │ mov.w ip, #0 │ │ │ │ mov.w lr, #65536 @ 0x10000 │ │ │ │ vpush {d8-d10} │ │ │ │ sub.w ip, sp, ip │ │ │ │ sub.w lr, ip, lr │ │ │ │ @@ -920439,50 +920440,50 @@ │ │ │ │ add r2, pc, #540 @ (adr r2, 335a60 >::_M_default_append(unsigned int)@@Base+0xb2e9c>) │ │ │ │ cmp r6, r5 │ │ │ │ strb r5, [r7, r1] │ │ │ │ str r6, [sp, #328] @ 0x148 │ │ │ │ lsls r6, r2, #1 │ │ │ │ asrs r0, r7, #6 │ │ │ │ movs r0, r0 │ │ │ │ - lsls r4, r4, #30 │ │ │ │ + lsls r4, r5, #30 │ │ │ │ lsls r6, r1, #1 │ │ │ │ - lsrs r4, r5, #16 │ │ │ │ + lsrs r4, r6, #16 │ │ │ │ lsls r6, r1, #1 │ │ │ │ str r5, [sp, #648] @ 0x288 │ │ │ │ lsls r6, r2, #1 │ │ │ │ - lsrs r2, r1, #11 │ │ │ │ + lsrs r2, r2, #11 │ │ │ │ lsls r6, r1, #1 │ │ │ │ - lsrs r6, r3, #10 │ │ │ │ + lsrs r6, r4, #10 │ │ │ │ lsls r6, r1, #1 │ │ │ │ - lsrs r2, r5, #10 │ │ │ │ + lsrs r2, r6, #10 │ │ │ │ lsls r6, r1, #1 │ │ │ │ - lsrs r0, r3, #13 │ │ │ │ + lsrs r0, r4, #13 │ │ │ │ lsls r6, r1, #1 │ │ │ │ - ldc2l 0, cr0, [r0, #308] @ 0x134 │ │ │ │ - lsrs r4, r5, #8 │ │ │ │ + ldc2l 0, cr0, [r8, #308] @ 0x134 │ │ │ │ + lsrs r4, r6, #8 │ │ │ │ lsls r6, r1, #1 │ │ │ │ - lsrs r0, r2, #8 │ │ │ │ + lsrs r0, r3, #8 │ │ │ │ lsls r6, r1, #1 │ │ │ │ - ldc2l 0, cr0, [r0], #-308 @ 0xfffffecc │ │ │ │ - lsls r4, r1, #29 │ │ │ │ + ldc2l 0, cr0, [r8], #-308 @ 0xfffffecc │ │ │ │ + lsls r4, r2, #29 │ │ │ │ lsls r3, r1, #1 │ │ │ │ - mrrc2 0, 4, r0, r8, cr13 │ │ │ │ - lsls r4, r6, #28 │ │ │ │ + stc2l 0, cr0, [r0], #-308 @ 0xfffffecc │ │ │ │ + lsls r4, r7, #28 │ │ │ │ lsls r3, r1, #1 │ │ │ │ - lsrs r6, r4, #4 │ │ │ │ - lsls r6, r1, #1 │ │ │ │ - lsrs r6, r6, #2 │ │ │ │ + lsrs r6, r5, #4 │ │ │ │ lsls r6, r1, #1 │ │ │ │ - @ instruction: 0xfbbe004d │ │ │ │ - @ instruction: 0xfb3a004d │ │ │ │ - lsls r2, r1, #25 │ │ │ │ + lsrs r6, r7, #2 │ │ │ │ lsls r6, r1, #1 │ │ │ │ + @ instruction: 0xfbc6004d │ │ │ │ @ instruction: 0xfb42004d │ │ │ │ - @ instruction: 0xf6bc004d │ │ │ │ - @ instruction: 0xfae0004d │ │ │ │ + lsls r2, r2, #25 │ │ │ │ + lsls r6, r1, #1 │ │ │ │ + @ instruction: 0xfb4a004d │ │ │ │ + movt r0, #18509 @ 0x484d │ │ │ │ + @ instruction: 0xfae8004d │ │ │ │ ldr r1, [pc, #956] @ (335c68 >::_M_default_append(unsigned int)@@Base+0xb30a4>) │ │ │ │ mov r2, r0 │ │ │ │ mov r0, r8 │ │ │ │ add r1, pc │ │ │ │ blx 11674 │ │ │ │ cmp r0, #0 │ │ │ │ beq.w 335516 >::_M_default_append(unsigned int)@@Base+0xb2952> │ │ │ │ @@ -920807,41 +920808,41 @@ │ │ │ │ str r3, [sp, #36] @ 0x24 │ │ │ │ b.n 3355f8 >::_M_default_append(unsigned int)@@Base+0xb2a34> │ │ │ │ ldr r7, [sp, #184] @ 0xb8 │ │ │ │ add r2, pc, #540 @ (adr r2, 335e78 >::_M_default_append(unsigned int)@@Base+0xb32b4>) │ │ │ │ cmp r6, r5 │ │ │ │ strb r5, [r7, r1] │ │ │ │ ... │ │ │ │ - lsls r6, r5, #30 │ │ │ │ + lsls r6, r6, #30 │ │ │ │ lsls r6, r1, #1 │ │ │ │ - lsls r4, r6, #30 │ │ │ │ + lsls r4, r7, #30 │ │ │ │ lsls r6, r1, #1 │ │ │ │ - @ instruction: 0xfa18004d │ │ │ │ - ldr.w r0, [r8, #77] @ 0x4d │ │ │ │ - strh.w r0, [r8, #77] @ 0x4d │ │ │ │ - ldr??.w r0, [ip, sp] │ │ │ │ - str??.w r0, [r2, sp] │ │ │ │ - ldrh.w r0, [r4, sp] │ │ │ │ - lsls r0, r3, #22 │ │ │ │ + @ instruction: 0xfa20004d │ │ │ │ + str??.w r0, [r0, #77] @ 0x4d │ │ │ │ + ldrh.w r0, [r0, #77] @ 0x4d │ │ │ │ + strb.w r0, [r4, #77] @ 0x4d │ │ │ │ + str??.w r0, [sl, sp] │ │ │ │ + ldrh.w r0, [ip, sp] │ │ │ │ + lsls r0, r4, #22 │ │ │ │ lsls r6, r1, #1 │ │ │ │ - strh.w r0, [r4, sp] │ │ │ │ - lsls r6, r7, #11 │ │ │ │ + strh.w r0, [ip, sp] │ │ │ │ + lsls r6, r0, #12 │ │ │ │ lsls r3, r1, #1 │ │ │ │ - strb.w r0, [r4, sp] │ │ │ │ - lsls r6, r3, #11 │ │ │ │ + strb.w r0, [ip, sp] │ │ │ │ + lsls r6, r4, #11 │ │ │ │ lsls r3, r1, #1 │ │ │ │ - @ instruction: 0xf7ea004d │ │ │ │ - lsls r4, r0, #11 │ │ │ │ + @ instruction: 0xf7f2004d │ │ │ │ + lsls r4, r1, #11 │ │ │ │ lsls r3, r1, #1 │ │ │ │ - @ instruction: 0xf7b0004d │ │ │ │ - @ instruction: 0xf754004d │ │ │ │ - lsls r6, r5, #8 │ │ │ │ + @ instruction: 0xf7b8004d │ │ │ │ + @ instruction: 0xf75c004d │ │ │ │ + lsls r6, r6, #8 │ │ │ │ lsls r3, r1, #1 │ │ │ │ - @ instruction: 0xf734004d │ │ │ │ - lsls r6, r1, #8 │ │ │ │ + @ instruction: 0xf73c004d │ │ │ │ + lsls r6, r2, #8 │ │ │ │ lsls r3, r1, #1 │ │ │ │ ldrb.w r3, [r8] │ │ │ │ cmp r3, #44 @ 0x2c │ │ │ │ bne.w 3357c4 >::_M_default_append(unsigned int)@@Base+0xb2c00> │ │ │ │ sub.w r2, r5, #36 @ 0x24 │ │ │ │ movs r3, #10 │ │ │ │ mov r1, r6 │ │ │ │ @@ -921314,62 +921315,62 @@ │ │ │ │ vmov.f64 d7, #112 @ 0x3f800000 1.0 │ │ │ │ vsub.f64 d7, d8, d7 │ │ │ │ vmov.f64 d8, d10 │ │ │ │ vmov.f64 d9, d7 │ │ │ │ b.n 3360f4 >::_M_default_append(unsigned int)@@Base+0xb3530> │ │ │ │ nop.w │ │ │ │ ... │ │ │ │ - lsls r4, r1, #4 │ │ │ │ + lsls r4, r2, #4 │ │ │ │ lsls r6, r1, #1 │ │ │ │ - lsls r2, r5, #12 │ │ │ │ + lsls r2, r6, #12 │ │ │ │ lsls r6, r1, #1 │ │ │ │ - @ instruction: 0xf58a004d │ │ │ │ - lsls r4, r4, #1 │ │ │ │ + @ instruction: 0xf592004d │ │ │ │ + lsls r4, r5, #1 │ │ │ │ lsls r3, r1, #1 │ │ │ │ - @ instruction: 0xf534004d │ │ │ │ - movs r4, r1 │ │ │ │ + @ instruction: 0xf53c004d │ │ │ │ + movs r4, r2 │ │ │ │ lsls r3, r1, #1 │ │ │ │ - @ instruction: 0xf4f2004d │ │ │ │ - vmla.i q8, q5, d2[2] │ │ │ │ - @ instruction: 0xf4c0004d │ │ │ │ - vmla.i16 q0, q6, d2[1] │ │ │ │ - orr.w r0, ip, #13434880 @ 0xcd0000 │ │ │ │ - stc2l 0, cr0, [r4], {77} @ 0x4d │ │ │ │ + @ instruction: 0xf4fa004d │ │ │ │ + vmla.i16 q8, q1, d2[1] │ │ │ │ + @ instruction: 0xf4c8004d │ │ │ │ + vmla.i32 q0, q2, d10[0] │ │ │ │ orrs.w r0, r4, #13434880 @ 0xcd0000 │ │ │ │ - vmla.i d16, d14, d1[3] │ │ │ │ - ands.w r0, r0, #13434880 @ 0xcd0000 │ │ │ │ - cdp2 0, 14, cr0, cr10, cr10, {2} │ │ │ │ - @ instruction: 0xf3f2004d │ │ │ │ - cdp2 0, 12, cr0, cr14, cr10, {2} │ │ │ │ - @ instruction: 0xf3d6004d │ │ │ │ - cdp2 0, 11, cr0, cr2, cr10, {2} │ │ │ │ - usat r0, #13, r2, lsl #1 │ │ │ │ - cdp2 0, 5, cr0, cr14, cr10, {2} │ │ │ │ - @ instruction: 0xf2fc004d │ │ │ │ - ldc2l 0, cr0, [r8, #296] @ 0x128 │ │ │ │ - @ instruction: 0xf280004d │ │ │ │ - ldc2l 0, cr0, [ip, #-296] @ 0xfffffed8 │ │ │ │ - @ instruction: 0xf266004d │ │ │ │ - stc2l 0, cr0, [r0, #-296] @ 0xfffffed8 │ │ │ │ - movw r0, #41037 @ 0xa04d │ │ │ │ - stc2 0, cr0, [r4, #-296]! @ 0xfffffed8 │ │ │ │ - lsls r6, r6, #28 │ │ │ │ + stc2l 0, cr0, [ip], {77} @ 0x4d │ │ │ │ + orrs.w r0, ip, #13434880 @ 0xcd0000 │ │ │ │ + vmla.i16 d16, d6, d5[1] │ │ │ │ + ands.w r0, r8, #13434880 @ 0xcd0000 │ │ │ │ + cdp2 0, 15, cr0, cr2, cr10, {2} │ │ │ │ + @ instruction: 0xf3fa004d │ │ │ │ + cdp2 0, 13, cr0, cr6, cr10, {2} │ │ │ │ + @ instruction: 0xf3de004d │ │ │ │ + cdp2 0, 11, cr0, cr10, cr10, {2} │ │ │ │ + usat r0, #13, sl, lsl #1 │ │ │ │ + cdp2 0, 6, cr0, cr6, cr10, {2} │ │ │ │ + ssat r0, #14, r4, lsl #1 │ │ │ │ + stc2l 0, cr0, [r0, #296]! @ 0x128 │ │ │ │ + @ instruction: 0xf288004d │ │ │ │ + stc2l 0, cr0, [r4, #-296]! @ 0xfffffed8 │ │ │ │ + @ instruction: 0xf26e004d │ │ │ │ + stc2l 0, cr0, [r8, #-296] @ 0xfffffed8 │ │ │ │ + @ instruction: 0xf252004d │ │ │ │ + stc2 0, cr0, [ip, #-296]! @ 0xfffffed8 │ │ │ │ + lsls r6, r7, #28 │ │ │ │ lsls r0, r2, #1 │ │ │ │ - @ instruction: 0xf1e0004d │ │ │ │ - ldc2 0, cr0, [ip], #296 @ 0x128 │ │ │ │ - rsb r0, r6, #77 @ 0x4d │ │ │ │ - stc2 0, cr0, [r0], #296 @ 0x128 │ │ │ │ - @ instruction: 0xf184004d │ │ │ │ - stc2l 0, cr0, [r0], #-296 @ 0xfffffed8 │ │ │ │ - ldrb r2, [r4, #0] │ │ │ │ + @ instruction: 0xf1e8004d │ │ │ │ + stc2l 0, cr0, [r4], {74} @ 0x4a │ │ │ │ + rsb r0, lr, #77 @ 0x4d │ │ │ │ + stc2 0, cr0, [r8], #296 @ 0x128 │ │ │ │ + @ instruction: 0xf18c004d │ │ │ │ + stc2l 0, cr0, [r8], #-296 @ 0xfffffed8 │ │ │ │ + ldrb r2, [r5, #0] │ │ │ │ lsls r2, r1, #1 │ │ │ │ - ldr r6, [sp, #184] @ 0xb8 │ │ │ │ + ldr r6, [sp, #216] @ 0xd8 │ │ │ │ lsls r2, r1, #1 │ │ │ │ - cdp2 0, 8, cr0, cr10, cr13, {2} │ │ │ │ - cdp2 0, 7, cr0, cr2, cr13, {2} │ │ │ │ + cdp2 0, 9, cr0, cr2, cr13, {2} │ │ │ │ + cdp2 0, 7, cr0, cr10, cr13, {2} │ │ │ │ push {r4, r5, lr} │ │ │ │ mov.w ip, #4096 @ 0x1000 │ │ │ │ sub.w ip, sp, ip │ │ │ │ str.w r0, [ip, #4064] @ 0xfe0 │ │ │ │ ldr r2, [pc, #368] @ (336434 >::_M_default_append(unsigned int)@@Base+0xb3870>) │ │ │ │ sub sp, #20 │ │ │ │ ldr r3, [pc, #368] @ (336438 >::_M_default_append(unsigned int)@@Base+0xb3874>) │ │ │ │ @@ -921517,39 +921518,39 @@ │ │ │ │ b.n 33633c >::_M_default_append(unsigned int)@@Base+0xb3778> │ │ │ │ blx 1172c <__stack_chk_fail@plt> │ │ │ │ nop │ │ │ │ strh r2, [r0, #58] @ 0x3a │ │ │ │ lsls r6, r2, #1 │ │ │ │ asrs r0, r7, #6 │ │ │ │ movs r0, r0 │ │ │ │ - ands.w r0, r2, #77 @ 0x4d │ │ │ │ - @ instruction: 0xf710004d │ │ │ │ - ldc2 0, cr0, [r4, #308] @ 0x134 │ │ │ │ - ldc2 0, cr0, [r0, #308]! @ 0x134 │ │ │ │ + ands.w r0, sl, #77 @ 0x4d │ │ │ │ + @ instruction: 0xf718004d │ │ │ │ + ldc2 0, cr0, [ip, #308] @ 0x134 │ │ │ │ + ldc2 0, cr0, [r8, #308]! @ 0x134 │ │ │ │ lsls r5, r6, #5 │ │ │ │ movs r0, r0 │ │ │ │ - vmla.i32 d16, d2, d13[0] │ │ │ │ - @ instruction: 0xfabe004a │ │ │ │ + vmla.i32 d16, d10, d13[0] │ │ │ │ + @ instruction: 0xfac6004a │ │ │ │ strh r4, [r1, #54] @ 0x36 │ │ │ │ lsls r6, r2, #1 │ │ │ │ - vext.8 q0, q0, , #0 │ │ │ │ - @ instruction: 0xfa8c004a │ │ │ │ + vext.8 q0, q4, , #0 │ │ │ │ + @ instruction: 0xfa94004a │ │ │ │ strh r7, [r6, r0] │ │ │ │ vtbx.8 d29, {d15-d18}, d25 │ │ │ │ - vcvt.u32.f32 q15, q9, #1 │ │ │ │ + vcvt.u32.f32 q15, q13, #1 │ │ │ │ lsls r5, r1, #1 │ │ │ │ - @ instruction: 0xfa4e004a │ │ │ │ - vhadd.s16 q8, q4, │ │ │ │ - @ instruction: 0xfa34004a │ │ │ │ - vhadd.s q0, q6, │ │ │ │ - @ instruction: 0xfa1e004a │ │ │ │ + @ instruction: 0xfa56004a │ │ │ │ + vhadd.s32 q8, q0, │ │ │ │ + @ instruction: 0xfa3c004a │ │ │ │ + vhadd.s8 q8, q2, │ │ │ │ + @ instruction: 0xfa26004a │ │ │ │ str r3, [sp, #596] @ 0x254 │ │ │ │ - @ instruction: 0xffffeef2 │ │ │ │ + @ instruction: 0xffffeefa │ │ │ │ lsls r5, r1, #1 │ │ │ │ - vst1.8 {d16[2]}, [lr], sl │ │ │ │ + ldr??.w r0, [r6, #74] @ 0x4a │ │ │ │ push {lr} │ │ │ │ mov.w ip, #4096 @ 0x1000 │ │ │ │ sub.w ip, sp, ip │ │ │ │ str.w r0, [ip, #4080] @ 0xff0 │ │ │ │ sub sp, #12 │ │ │ │ bl 3362b4 >::_M_default_append(unsigned int)@@Base+0xb36f0> │ │ │ │ mov r3, r0 │ │ │ │ @@ -921569,16 +921570,16 @@ │ │ │ │ add r0, pc │ │ │ │ bl 17e10 │ │ │ │ ldr r3, [sp, #4] │ │ │ │ mov r0, r3 │ │ │ │ add sp, #12 │ │ │ │ pop {pc} │ │ │ │ nop │ │ │ │ - cdp 0, 5, cr0, cr4, cr13, {2} │ │ │ │ - ldrsh.w r0, [r0, sl] │ │ │ │ + cdp 0, 5, cr0, cr12, cr13, {2} │ │ │ │ + ldrsh.w r0, [r8, sl] │ │ │ │ stmdb sp!, {r4, r5, r6, r7, r8, r9, sl, fp, lr} │ │ │ │ mov.w ip, #4096 @ 0x1000 │ │ │ │ vpush {d8-d9} │ │ │ │ sub.w ip, sp, ip │ │ │ │ str.w r0, [ip, #4000] @ 0xfa0 │ │ │ │ sub sp, #44 @ 0x2c │ │ │ │ mov r7, r2 │ │ │ │ @@ -922017,67 +922018,67 @@ │ │ │ │ bl 525750 │ │ │ │ b.n 336940 >::_M_default_append(unsigned int)@@Base+0xb3d7c> │ │ │ │ vsub.f64 d8, d8, d7 │ │ │ │ b.n 3369a0 >::_M_default_append(unsigned int)@@Base+0xb3ddc> │ │ │ │ vsub.f64 d8, d8, d7 │ │ │ │ b.n 336968 >::_M_default_append(unsigned int)@@Base+0xb3da4> │ │ │ │ nop │ │ │ │ - @ instruction: 0xfbb8004d │ │ │ │ + @ instruction: 0xfbc0004d │ │ │ │ mov pc, r6 │ │ │ │ - @ instruction: 0xfffffb9a │ │ │ │ + vtbl.8 d31, {d31- >::_M_default_append(unsigned int)@@Base+0xb3e84> │ │ │ │ + cbnz r6, 336a4a >::_M_default_append(unsigned int)@@Base+0xb3e86> │ │ │ │ lsls r7, r1, #1 │ │ │ │ - @ instruction: 0xf3e6004d │ │ │ │ - @ instruction: 0xfb68004d │ │ │ │ - @ instruction: 0xf7e2004a │ │ │ │ - vmla.i16 d16, d12, d5[1] │ │ │ │ - @ instruction: 0xfaf2004d │ │ │ │ - bpl.n 336aec >::_M_default_append(unsigned int)@@Base+0xb3f28> │ │ │ │ + @ instruction: 0xf3ee004d │ │ │ │ + @ instruction: 0xfb70004d │ │ │ │ + @ instruction: 0xf7ea004a │ │ │ │ + vmla.i32 d16, d4, d13[0] │ │ │ │ + @ instruction: 0xfafa004d │ │ │ │ + bpl.n 336afc >::_M_default_append(unsigned int)@@Base+0xb3f38> │ │ │ │ lsls r2, r1, #1 │ │ │ │ - stmia r0!, {r1, r2, r3, r7} │ │ │ │ + stmia r0!, {r1, r2, r4, r7} │ │ │ │ lsls r3, r1, #1 │ │ │ │ - lsrs r0, r1, #29 │ │ │ │ + lsrs r0, r2, #29 │ │ │ │ lsls r3, r1, #1 │ │ │ │ - ldr r4, [r4, r2] │ │ │ │ + ldr r4, [r5, r2] │ │ │ │ lsls r4, r1, #1 │ │ │ │ - lsrs r2, r2, #28 │ │ │ │ + lsrs r2, r3, #28 │ │ │ │ lsls r3, r1, #1 │ │ │ │ - adds r6, r1, #0 │ │ │ │ + adds r6, r2, #0 │ │ │ │ lsls r0, r2, #1 │ │ │ │ - @ instruction: 0xf638004a │ │ │ │ - addw r0, lr, #2122 @ 0x84a │ │ │ │ - bmi.n 336aa8 >::_M_default_append(unsigned int)@@Base+0xb3ee4> │ │ │ │ + movw r0, #2122 @ 0x84a │ │ │ │ + @ instruction: 0xf616004a │ │ │ │ + bmi.n 336ab8 >::_M_default_append(unsigned int)@@Base+0xb3ef4> │ │ │ │ lsls r2, r1, #1 │ │ │ │ - rsb r0, r4, #13238272 @ 0xca0000 │ │ │ │ - rsb r0, r2, #13238272 @ 0xca0000 │ │ │ │ - lsrs r0, r6, #24 │ │ │ │ + rsb r0, ip, #13238272 @ 0xca0000 │ │ │ │ + rsb r0, sl, #13238272 @ 0xca0000 │ │ │ │ + lsrs r0, r7, #24 │ │ │ │ lsls r3, r1, #1 │ │ │ │ - bcc.n 336998 >::_M_default_append(unsigned int)@@Base+0xb3dd4> │ │ │ │ + bcc.n 3369a8 >::_M_default_append(unsigned int)@@Base+0xb3de4> │ │ │ │ lsls r2, r1, #1 │ │ │ │ - lsrs r0, r2, #24 │ │ │ │ + lsrs r0, r3, #24 │ │ │ │ lsls r3, r1, #1 │ │ │ │ - lsrs r2, r5, #23 │ │ │ │ + lsrs r2, r6, #23 │ │ │ │ lsls r3, r1, #1 │ │ │ │ - lsrs r4, r1, #22 │ │ │ │ + lsrs r4, r2, #22 │ │ │ │ lsls r3, r1, #1 │ │ │ │ - subs r4, r3, r1 │ │ │ │ + subs r4, r4, r1 │ │ │ │ lsls r0, r2, #1 │ │ │ │ - bcs.n 3369e8 >::_M_default_append(unsigned int)@@Base+0xb3e24> │ │ │ │ + bcs.n 3369f8 >::_M_default_append(unsigned int)@@Base+0xb3e34> │ │ │ │ lsls r2, r1, #1 │ │ │ │ - subs r4, r1, r0 │ │ │ │ + subs r4, r2, r0 │ │ │ │ lsls r0, r2, #1 │ │ │ │ - ands.w r0, lr, #13238272 @ 0xca0000 │ │ │ │ - lsrs r2, r5, #18 │ │ │ │ + bic.w r0, r6, #13238272 @ 0xca0000 │ │ │ │ + lsrs r2, r6, #18 │ │ │ │ lsls r3, r1, #1 │ │ │ │ - ldrsb r6, [r0, r0] │ │ │ │ + ldrsb r6, [r1, r0] │ │ │ │ lsls r4, r1, #1 │ │ │ │ - lsrs r6, r7, #17 │ │ │ │ + lsrs r6, r0, #18 │ │ │ │ lsls r3, r1, #1 │ │ │ │ - strb r2, [r1, r7] │ │ │ │ + strb r2, [r2, r7] │ │ │ │ lsls r4, r1, #1 │ │ │ │ movs r0, r0 │ │ │ │ movs r0, r0 │ │ │ │ push {r3, r4, r5, r6, r7, lr} │ │ │ │ mov.w ip, #4096 @ 0x1000 │ │ │ │ sub.w ip, sp, ip │ │ │ │ str.w r0, [ip, #4072] @ 0xfe8 │ │ │ │ @@ -922108,15 +922109,15 @@ │ │ │ │ add r2, pc │ │ │ │ bl 525750 │ │ │ │ movs r3, #0 │ │ │ │ str r3, [r5, #0] │ │ │ │ strb r3, [r4, #0] │ │ │ │ pop {r3, r4, r5, r6, r7, pc} │ │ │ │ nop │ │ │ │ - beq.n 336abc >::_M_default_append(unsigned int)@@Base+0xb3ef8> │ │ │ │ + beq.n 336acc >::_M_default_append(unsigned int)@@Base+0xb3f08> │ │ │ │ lsls r2, r1, #1 │ │ │ │ stmdb sp!, {r4, r5, r6, r7, r8, r9, sl, fp, lr} │ │ │ │ mov.w ip, #4096 @ 0x1000 │ │ │ │ sub.w ip, sp, ip │ │ │ │ str.w r0, [ip, #4024] @ 0xfb8 │ │ │ │ mov r4, r1 │ │ │ │ ldr r1, [pc, #392] @ (336c58 >::_M_default_append(unsigned int)@@Base+0xb4094>) │ │ │ │ @@ -922278,27 +922279,27 @@ │ │ │ │ b.n 336c32 >::_M_default_append(unsigned int)@@Base+0xb406e> │ │ │ │ blx 1172c <__stack_chk_fail@plt> │ │ │ │ nop │ │ │ │ ldrb r0, [r7, #28] │ │ │ │ lsls r6, r2, #1 │ │ │ │ asrs r0, r7, #6 │ │ │ │ movs r0, r0 │ │ │ │ - rsb r0, r6, #13434880 @ 0xcd0000 │ │ │ │ - movt r0, #41034 @ 0xa04a │ │ │ │ + rsb r0, lr, #13434880 @ 0xcd0000 │ │ │ │ + @ instruction: 0xf2d2004a │ │ │ │ ldrb r6, [r2, #27] │ │ │ │ lsls r6, r2, #1 │ │ │ │ - sbcs.w r0, r4, #13434880 @ 0xcd0000 │ │ │ │ - @ instruction: 0xf4fc004d │ │ │ │ - addw r0, r0, #74 @ 0x4a │ │ │ │ - @ instruction: 0xf4e0004d │ │ │ │ - @ instruction: 0xf1e4004a │ │ │ │ - @ instruction: 0xf4c6004d │ │ │ │ - rsb r0, r8, #74 @ 0x4a │ │ │ │ - @ instruction: 0xf4a8004d │ │ │ │ - sub.w r0, sl, #74 @ 0x4a │ │ │ │ + sbcs.w r0, ip, #13434880 @ 0xcd0000 │ │ │ │ + add.w r0, r4, #13434880 @ 0xcd0000 │ │ │ │ + addw r0, r8, #74 @ 0x4a │ │ │ │ + @ instruction: 0xf4e8004d │ │ │ │ + @ instruction: 0xf1ec004a │ │ │ │ + @ instruction: 0xf4ce004d │ │ │ │ + rsbs r0, r0, #74 @ 0x4a │ │ │ │ + @ instruction: 0xf4b0004d │ │ │ │ + subs.w r0, r2, #74 @ 0x4a │ │ │ │ push {r4, r5, r6, r7, lr} │ │ │ │ mov.w ip, #4096 @ 0x1000 │ │ │ │ sub.w ip, sp, ip │ │ │ │ str.w r0, [ip, #4064] @ 0xfe0 │ │ │ │ ldr r5, [pc, #148] @ (336d34 >::_M_default_append(unsigned int)@@Base+0xb4170>) │ │ │ │ mov r7, r1 │ │ │ │ ldr r3, [pc, #148] @ (336d38 >::_M_default_append(unsigned int)@@Base+0xb4174>) │ │ │ │ @@ -922363,22 +922364,22 @@ │ │ │ │ bne.n 336d12 >::_M_default_append(unsigned int)@@Base+0xb414e> │ │ │ │ b.n 336cdc >::_M_default_append(unsigned int)@@Base+0xb4118> │ │ │ │ blx 1172c <__stack_chk_fail@plt> │ │ │ │ ldrb r6, [r4, #21] │ │ │ │ lsls r6, r2, #1 │ │ │ │ asrs r0, r7, #6 │ │ │ │ movs r0, r0 │ │ │ │ - orn r0, sl, #13434880 @ 0xcd0000 │ │ │ │ - ands.w r0, sl, #13434880 @ 0xcd0000 │ │ │ │ - adds.w r0, lr, #74 @ 0x4a │ │ │ │ + orns r0, r2, #13434880 @ 0xcd0000 │ │ │ │ + bic.w r0, r2, #13434880 @ 0xcd0000 │ │ │ │ + @ instruction: 0xf126004a │ │ │ │ ldrb r4, [r5, #20] │ │ │ │ lsls r6, r2, #1 │ │ │ │ - cbz r2, 336d5a >::_M_default_append(unsigned int)@@Base+0xb4196> │ │ │ │ + cbz r2, 336d5c >::_M_default_append(unsigned int)@@Base+0xb4198> │ │ │ │ lsls r7, r1, #1 │ │ │ │ - str r1, [sp, #624] @ 0x270 │ │ │ │ + str r1, [sp, #656] @ 0x290 │ │ │ │ lsls r1, r2, #1 │ │ │ │ push {r4, r5, r6, r7, lr} │ │ │ │ mov.w ip, #4096 @ 0x1000 │ │ │ │ sub.w ip, sp, ip │ │ │ │ str.w r0, [ip, #4064] @ 0xfe0 │ │ │ │ mov r7, r1 │ │ │ │ ldr r1, [pc, #148] @ (336dfc >::_M_default_append(unsigned int)@@Base+0xb4238>) │ │ │ │ @@ -922446,22 +922447,22 @@ │ │ │ │ b.n 336da2 >::_M_default_append(unsigned int)@@Base+0xb41de> │ │ │ │ blx 1172c <__stack_chk_fail@plt> │ │ │ │ nop │ │ │ │ ldrb r2, [r4, #18] │ │ │ │ lsls r6, r2, #1 │ │ │ │ asrs r0, r7, #6 │ │ │ │ movs r0, r0 │ │ │ │ - @ instruction: 0xf39a004d │ │ │ │ - @ instruction: 0xf354004d │ │ │ │ - orrs.w r0, r8, #74 @ 0x4a │ │ │ │ + usat r0, #13, r2, asr #1 │ │ │ │ + @ instruction: 0xf35c004d │ │ │ │ + orn r0, r0, #74 @ 0x4a │ │ │ │ ldrb r6, [r4, #17] │ │ │ │ lsls r6, r2, #1 │ │ │ │ - add sp, #400 @ 0x190 │ │ │ │ + add sp, #432 @ 0x1b0 │ │ │ │ lsls r7, r1, #1 │ │ │ │ - str r0, [sp, #856] @ 0x358 │ │ │ │ + str r0, [sp, #888] @ 0x378 │ │ │ │ lsls r1, r2, #1 │ │ │ │ push {r4, r5, r6, lr} │ │ │ │ mov.w ip, #4096 @ 0x1000 │ │ │ │ sub.w ip, sp, ip │ │ │ │ str.w r0, [ip, #4048] @ 0xfd0 │ │ │ │ sub sp, #32 │ │ │ │ ldr r1, [pc, #424] @ (336fd8 >::_M_default_append(unsigned int)@@Base+0xb4414>) │ │ │ │ @@ -922627,48 +922628,48 @@ │ │ │ │ blx 1172c <__stack_chk_fail@plt> │ │ │ │ nop │ │ │ │ @ instruction: 0xffffffff │ │ │ │ vqrdmlsh.s , , d31[0] │ │ │ │ ... │ │ │ │ strh r0, [r0, #36] @ 0x24 │ │ │ │ asrs r6, r5 │ │ │ │ - sbfx r0, sl, #1, #14 │ │ │ │ + @ instruction: 0xf352004d │ │ │ │ ldrb r2, [r2, #15] │ │ │ │ lsls r6, r2, #1 │ │ │ │ - ssat r0, #14, r2, lsl #1 │ │ │ │ + ssat r0, #14, sl, lsl #1 │ │ │ │ asrs r0, r7, #6 │ │ │ │ movs r0, r0 │ │ │ │ - ssat r0, #14, ip, asr #1 │ │ │ │ - @ instruction: 0xf282004d │ │ │ │ - vmla.i d0, d6, d2[2] │ │ │ │ - @ instruction: 0xf26a004d │ │ │ │ - vhadd.s32 q8, q7, q5 │ │ │ │ + @ instruction: 0xf334004d │ │ │ │ + @ instruction: 0xf28a004d │ │ │ │ + vmla.i d0, d14, d2[2] │ │ │ │ + @ instruction: 0xf272004d │ │ │ │ + vhadd.s q8, q3, q5 │ │ │ │ ldrb r4, [r7, #13] │ │ │ │ lsls r6, r2, #1 │ │ │ │ vminnm.f32 , , │ │ │ │ - @ instruction: 0xf224004d │ │ │ │ - vhadd.s32 q0, q4, q5 │ │ │ │ + @ instruction: 0xf22c004d │ │ │ │ + vhadd.s q0, q0, q5 │ │ │ │ strh r3, [r2, r2] │ │ │ │ movs r0, r0 │ │ │ │ - @ instruction: 0xf292004d │ │ │ │ - @ instruction: 0xf224004d │ │ │ │ - rsbs r0, sl, #77 @ 0x4d │ │ │ │ - cdp 0, 13, cr0, cr14, cr10, {2} │ │ │ │ - rsb r0, r0, #77 @ 0x4d │ │ │ │ - cdp 0, 12, cr0, cr4, cr10, {2} │ │ │ │ - subw r0, r4, #77 @ 0x4d │ │ │ │ - ssat r0, #14, lr, lsl #1 │ │ │ │ - str r6, [sp, #64] @ 0x40 │ │ │ │ + @ instruction: 0xf29a004d │ │ │ │ + @ instruction: 0xf22c004d │ │ │ │ + @ instruction: 0xf1e2004d │ │ │ │ + cdp 0, 14, cr0, cr6, cr10, {2} │ │ │ │ + rsb r0, r8, #77 @ 0x4d │ │ │ │ + cdp 0, 12, cr0, cr12, cr10, {2} │ │ │ │ + subw r0, ip, #77 @ 0x4d │ │ │ │ + @ instruction: 0xf316004d │ │ │ │ + str r6, [sp, #96] @ 0x60 │ │ │ │ lsls r4, r1, #1 │ │ │ │ - ssat r0, #14, r4, lsl #1 │ │ │ │ - sbfx r0, r4, #1, #14 │ │ │ │ - adcs.w r0, r8, #77 @ 0x4d │ │ │ │ - cdp 0, 5, cr0, cr12, cr10, {2} │ │ │ │ - @ instruction: 0xf13e004d │ │ │ │ - cdp 0, 4, cr0, cr2, cr10, {2} │ │ │ │ + ssat r0, #14, ip, lsl #1 │ │ │ │ + sbfx r0, ip, #1, #14 │ │ │ │ + sbc.w r0, r0, #77 @ 0x4d │ │ │ │ + cdp 0, 6, cr0, cr4, cr10, {2} │ │ │ │ + adc.w r0, r6, #77 @ 0x4d │ │ │ │ + cdp 0, 4, cr0, cr10, cr10, {2} │ │ │ │ stmdb sp!, {r4, r5, r6, r7, r8, r9, sl, fp, lr} │ │ │ │ mov.w ip, #4096 @ 0x1000 │ │ │ │ vpush {d8} │ │ │ │ sub.w ip, sp, ip │ │ │ │ str.w r0, [ip, #3264] @ 0xcc0 │ │ │ │ sub.w sp, sp, #788 @ 0x314 │ │ │ │ mov r5, r2 │ │ │ │ @@ -923394,83 +923395,83 @@ │ │ │ │ ... │ │ │ │ asrs r0, r7, #6 │ │ │ │ movs r0, r0 │ │ │ │ ldrb r0, [r1, #6] │ │ │ │ lsls r6, r2, #1 │ │ │ │ ldrb r0, [r7, #5] │ │ │ │ lsls r6, r2, #1 │ │ │ │ - stmia r5!, {r2, r3, r5, r6, r7} │ │ │ │ + stmia r5!, {r2, r4, r5, r6, r7} │ │ │ │ lsls r7, r1, #1 │ │ │ │ - @ instruction: 0xf234004d │ │ │ │ - vext.8 q8, q5, , #0 │ │ │ │ - ldcl 0, cr0, [ip], #296 @ 0x128 │ │ │ │ + @ instruction: 0xf23c004d │ │ │ │ + and.w r0, r2, #77 @ 0x4d │ │ │ │ + stc 0, cr0, [r4, #-296] @ 0xfffffed8 │ │ │ │ ldrb r6, [r0, #4] │ │ │ │ lsls r6, r2, #1 │ │ │ │ - stmia r5!, {r2, r5} │ │ │ │ + stmia r5!, {r2, r3, r5} │ │ │ │ lsls r7, r1, #1 │ │ │ │ - add r4, sp, #592 @ 0x250 │ │ │ │ + add r4, sp, #624 @ 0x270 │ │ │ │ lsls r7, r1, #1 │ │ │ │ - vhadd.s16 q8, q5, │ │ │ │ - cdp 0, 13, cr0, cr2, cr13, {2} │ │ │ │ - rsbs r0, r4, sl, lsl #1 │ │ │ │ - cdp 0, 11, cr0, cr6, cr13, {2} │ │ │ │ - subs.w r0, r8, sl, lsl #1 │ │ │ │ - eor.w r0, r2, #77 @ 0x4d │ │ │ │ - add r2, sp, #176 @ 0xb0 │ │ │ │ + vhadd.s32 q8, q1, │ │ │ │ + cdp 0, 13, cr0, cr10, cr13, {2} │ │ │ │ + rsbs r0, ip, sl, lsl #1 │ │ │ │ + cdp 0, 11, cr0, cr14, cr13, {2} │ │ │ │ + rsb r0, r0, sl, lsl #1 │ │ │ │ + eor.w r0, sl, #77 @ 0x4d │ │ │ │ + add r2, sp, #208 @ 0xd0 │ │ │ │ lsls r7, r1, #1 │ │ │ │ lsrs r4, r7, #28 │ │ │ │ movs r0, r0 │ │ │ │ - stcl 0, cr0, [lr], {77} @ 0x4d │ │ │ │ - ldrd r0, r0, [r0, #296] @ 0x128 │ │ │ │ - ldr r0, [r1, r4] │ │ │ │ + ldcl 0, cr0, [r6], {77} @ 0x4d │ │ │ │ + ldrd r0, r0, [r8, #296] @ 0x128 │ │ │ │ + ldr r0, [r2, r4] │ │ │ │ lsls r2, r1, #1 │ │ │ │ - ldcl 0, cr0, [r8], #-308 @ 0xfffffecc │ │ │ │ - cdp 0, 4, cr0, cr8, cr13, {2} │ │ │ │ - stmia r5!, {r4, r5, r7} │ │ │ │ + stc 0, cr0, [r0], {77} @ 0x4d │ │ │ │ + cdp 0, 5, cr0, cr0, cr13, {2} │ │ │ │ + stmia r5!, {r3, r4, r5, r7} │ │ │ │ lsls r2, r1, #1 │ │ │ │ - mcrr2 0, 4, r0, r2, cr11 │ │ │ │ - stmia r5!, {r3, r4, r5} │ │ │ │ + mcrr2 0, 4, r0, sl, cr11 │ │ │ │ + stmia r5!, {r6} │ │ │ │ lsls r2, r1, #1 │ │ │ │ - add r4, sp, #744 @ 0x2e8 │ │ │ │ + add r4, sp, #776 @ 0x308 │ │ │ │ lsls r3, r1, #1 │ │ │ │ - cdp2 0, 14, cr0, cr12, cr11, {2} │ │ │ │ - cdp2 0, 13, cr0, cr10, cr11, {2} │ │ │ │ - add r0, sp, #184 @ 0xb8 │ │ │ │ + cdp2 0, 15, cr0, cr4, cr11, {2} │ │ │ │ + cdp2 0, 14, cr0, cr2, cr11, {2} │ │ │ │ + add r0, sp, #216 @ 0xd8 │ │ │ │ lsls r7, r1, #1 │ │ │ │ - cdp2 0, 5, cr0, cr8, cr11, {2} │ │ │ │ - ldcl 0, cr0, [r2], #-308 @ 0xfffffecc │ │ │ │ - ldr r6, [pc, #976] @ (337c5c >::_M_default_append(unsigned int)@@Base+0xb5098>) │ │ │ │ + cdp2 0, 6, cr0, cr0, cr11, {2} │ │ │ │ + ldcl 0, cr0, [sl], #-308 @ 0xfffffecc │ │ │ │ + ldr r6, [pc, #1008] @ (337c7c >::_M_default_append(unsigned int)@@Base+0xb50b8>) │ │ │ │ lsls r3, r1, #1 │ │ │ │ - ldrsb r2, [r5, r2] │ │ │ │ + ldrsb r2, [r6, r2] │ │ │ │ lsls r2, r1, #1 │ │ │ │ - lsrs r2, r1, #9 │ │ │ │ + lsrs r2, r2, #9 │ │ │ │ lsls r3, r1, #1 │ │ │ │ - ldrsb r2, [r0, r2] │ │ │ │ + ldrsb r2, [r1, r2] │ │ │ │ + lsls r2, r1, #1 │ │ │ │ + stc 0, cr0, [r6], #-308 @ 0xfffffecc │ │ │ │ + @ instruction: 0xe9b6004d │ │ │ │ + b.n 337618 >::_M_default_append(unsigned int)@@Base+0xb4a54> │ │ │ │ lsls r2, r1, #1 │ │ │ │ - ldc 0, cr0, [lr], {77} @ 0x4d │ │ │ │ - @ instruction: 0xe9ae004d │ │ │ │ - b.n 337608 >::_M_default_append(unsigned int)@@Base+0xb4a44> │ │ │ │ - lsls r2, r1, #1 │ │ │ │ - rsb r0, r0, sp, lsl #1 │ │ │ │ - @ instruction: 0xe980004d │ │ │ │ - b.n 3375b8 >::_M_default_append(unsigned int)@@Base+0xb49f4> │ │ │ │ - lsls r2, r1, #1 │ │ │ │ - @ instruction: 0xfa16004b │ │ │ │ - ldr r5, [pc, #944] @ (337c68 >::_M_default_append(unsigned int)@@Base+0xb50a4>) │ │ │ │ - lsls r3, r1, #1 │ │ │ │ - @ instruction: 0xeb82004d │ │ │ │ - adc.w r0, r8, sp, lsl #1 │ │ │ │ - ldmdb r4!, {r0, r2, r3, r6} │ │ │ │ - b.n 337538 >::_M_default_append(unsigned int)@@Base+0xb4974> │ │ │ │ + rsb r0, r8, sp, lsl #1 │ │ │ │ + @ instruction: 0xe988004d │ │ │ │ + b.n 3375c8 >::_M_default_append(unsigned int)@@Base+0xb4a04> │ │ │ │ lsls r2, r1, #1 │ │ │ │ - ldmdb r8, {r0, r2, r3, r6} │ │ │ │ - b.n 337504 >::_M_default_append(unsigned int)@@Base+0xb4940> │ │ │ │ + @ instruction: 0xfa1e004b │ │ │ │ + ldr r5, [pc, #976] @ (337c88 >::_M_default_append(unsigned int)@@Base+0xb50c4>) │ │ │ │ + lsls r3, r1, #1 │ │ │ │ + @ instruction: 0xeb8a004d │ │ │ │ + adcs.w r0, r0, sp, lsl #1 │ │ │ │ + ldmdb ip!, {r0, r2, r3, r6} │ │ │ │ + b.n 337548 >::_M_default_append(unsigned int)@@Base+0xb4984> │ │ │ │ + lsls r2, r1, #1 │ │ │ │ + stmdb r0!, {r0, r2, r3, r6} │ │ │ │ + b.n 337514 >::_M_default_append(unsigned int)@@Base+0xb4950> │ │ │ │ lsls r2, r1, #1 │ │ │ │ - ldrd r0, r0, [sl], #308 @ 0x134 │ │ │ │ - b.n 3374d0 >::_M_default_append(unsigned int)@@Base+0xb490c> │ │ │ │ + stmdb r2, {r0, r2, r3, r6} │ │ │ │ + b.n 3374e0 >::_M_default_append(unsigned int)@@Base+0xb491c> │ │ │ │ lsls r2, r1, #1 │ │ │ │ mov r5, r0 │ │ │ │ ldr r0, [pc, #32] @ (3378fc >::_M_default_append(unsigned int)@@Base+0xb4d38>) │ │ │ │ movw r1, #1043 @ 0x413 │ │ │ │ mov r8, r5 │ │ │ │ add r0, pc │ │ │ │ adds r0, #12 │ │ │ │ @@ -923478,16 +923479,16 @@ │ │ │ │ ldr r0, [pc, #20] @ (337900 >::_M_default_append(unsigned int)@@Base+0xb4d3c>) │ │ │ │ mov r1, r5 │ │ │ │ add r0, pc │ │ │ │ bl 17e10 │ │ │ │ b.n 337226 >::_M_default_append(unsigned int)@@Base+0xb4662> │ │ │ │ blx 1172c <__stack_chk_fail@plt> │ │ │ │ nop │ │ │ │ - @ instruction: 0xe802004d │ │ │ │ - b.n 337310 >::_M_default_append(unsigned int)@@Base+0xb474c> │ │ │ │ + @ instruction: 0xe80a004d │ │ │ │ + b.n 337320 >::_M_default_append(unsigned int)@@Base+0xb475c> │ │ │ │ lsls r2, r1, #1 │ │ │ │ stmdb sp!, {r4, r5, r6, r7, r8, r9, sl, fp, lr} │ │ │ │ mov.w ip, #4096 @ 0x1000 │ │ │ │ vpush {d8} │ │ │ │ sub.w ip, sp, ip │ │ │ │ str.w r0, [ip, #3352] @ 0xd18 │ │ │ │ sub.w sp, sp, #700 @ 0x2bc │ │ │ │ @@ -923805,47 +923806,47 @@ │ │ │ │ b.n 337b2e >::_M_default_append(unsigned int)@@Base+0xb4f6a> │ │ │ │ nop.w │ │ │ │ ... │ │ │ │ asrs r0, r7, #6 │ │ │ │ movs r0, r0 │ │ │ │ strb r2, [r3, #3] │ │ │ │ lsls r6, r2, #1 │ │ │ │ - pop {r1, r3, r6, pc} │ │ │ │ + pop {r1, r4, r6, pc} │ │ │ │ lsls r7, r1, #1 │ │ │ │ - @ instruction: 0xe98c004d │ │ │ │ - b.n 337b34 >::_M_default_append(unsigned int)@@Base+0xb4f70> │ │ │ │ + @ instruction: 0xe994004d │ │ │ │ + b.n 337b44 >::_M_default_append(unsigned int)@@Base+0xb4f80> │ │ │ │ lsls r5, r1, #1 │ │ │ │ - b.n 337540 >::_M_default_append(unsigned int)@@Base+0xb497c> │ │ │ │ + b.n 337550 >::_M_default_append(unsigned int)@@Base+0xb498c> │ │ │ │ lsls r2, r1, #1 │ │ │ │ strb r6, [r4, #1] │ │ │ │ lsls r6, r2, #1 │ │ │ │ - pop {r1, r3, r4, r5, r7} │ │ │ │ + pop {r1, r6, r7} │ │ │ │ lsls r7, r1, #1 │ │ │ │ - ldmdb r8!, {r0, r2, r3, r6} │ │ │ │ - stmia r0!, {r1, r2, r4, r5, r7} │ │ │ │ + strd r0, r0, [r0, #-308] @ 0x134 │ │ │ │ + stmia r0!, {r1, r2, r3, r4, r5, r7} │ │ │ │ lsls r2, r1, #1 │ │ │ │ - adds r3, #22 │ │ │ │ + adds r3, #30 │ │ │ │ lsls r1, r2, #1 │ │ │ │ - b.n 337c78 >::_M_default_append(unsigned int)@@Base+0xb50b4> │ │ │ │ + b.n 337c88 >::_M_default_append(unsigned int)@@Base+0xb50c4> │ │ │ │ lsls r5, r1, #1 │ │ │ │ - b.n 3377c4 >::_M_default_append(unsigned int)@@Base+0xb4c00> │ │ │ │ + b.n 3377d4 >::_M_default_append(unsigned int)@@Base+0xb4c10> │ │ │ │ lsls r5, r1, #1 │ │ │ │ - b.n 3381d0 >::_M_default_append(unsigned int)@@Base+0xb560c> │ │ │ │ + b.n 3381e0 >::_M_default_append(unsigned int)@@Base+0xb561c> │ │ │ │ lsls r2, r1, #1 │ │ │ │ - b.n 337bc0 >::_M_default_append(unsigned int)@@Base+0xb4ffc> │ │ │ │ + b.n 337bd0 >::_M_default_append(unsigned int)@@Base+0xb500c> │ │ │ │ lsls r5, r1, #1 │ │ │ │ - revsh r6, r7 │ │ │ │ + cbnz r6, 337cf8 >::_M_default_append(unsigned int)@@Base+0xb5134> │ │ │ │ lsls r7, r1, #1 │ │ │ │ - bkpt 0x00d6 │ │ │ │ + bkpt 0x00de │ │ │ │ lsls r2, r1, #1 │ │ │ │ - bkpt 0x00c2 │ │ │ │ + bkpt 0x00ca │ │ │ │ lsls r2, r1, #1 │ │ │ │ - bkpt 0x00b0 │ │ │ │ + bkpt 0x00b8 │ │ │ │ lsls r2, r1, #1 │ │ │ │ - b.n 337a20 >::_M_default_append(unsigned int)@@Base+0xb4e5c> │ │ │ │ + b.n 337a30 >::_M_default_append(unsigned int)@@Base+0xb4e6c> │ │ │ │ lsls r5, r1, #1 │ │ │ │ stmdb sp!, {r4, r5, r6, r7, r8, r9, sl, lr} │ │ │ │ mov.w ip, #4096 @ 0x1000 │ │ │ │ vpush {d8-d9} │ │ │ │ sub.w ip, sp, ip │ │ │ │ str.w r0, [ip, #3992] @ 0xf98 │ │ │ │ ldr r5, [pc, #832] @ (338020 >::_M_default_append(unsigned int)@@Base+0xb545c>) │ │ │ │ @@ -924155,63 +924156,63 @@ │ │ │ │ bl 17e10 │ │ │ │ b.n 337fdc >::_M_default_append(unsigned int)@@Base+0xb5418> │ │ │ │ nop │ │ │ │ ldr r0, [r5, #80] @ 0x50 │ │ │ │ lsls r6, r2, #1 │ │ │ │ asrs r0, r7, #6 │ │ │ │ movs r0, r0 │ │ │ │ - b.n 337ba0 >::_M_default_append(unsigned int)@@Base+0xb4fdc> │ │ │ │ + b.n 337bb0 >::_M_default_append(unsigned int)@@Base+0xb4fec> │ │ │ │ lsls r5, r1, #1 │ │ │ │ - b.n 337b94 >::_M_default_append(unsigned int)@@Base+0xb4fd0> │ │ │ │ + b.n 337ba4 >::_M_default_append(unsigned int)@@Base+0xb4fe0> │ │ │ │ lsls r5, r1, #1 │ │ │ │ - b.n 337b18 >::_M_default_append(unsigned int)@@Base+0xb4f54> │ │ │ │ + b.n 337b28 >::_M_default_append(unsigned int)@@Base+0xb4f64> │ │ │ │ lsls r5, r1, #1 │ │ │ │ - b.n 337b04 >::_M_default_append(unsigned int)@@Base+0xb4f40> │ │ │ │ + b.n 337b14 >::_M_default_append(unsigned int)@@Base+0xb4f50> │ │ │ │ lsls r5, r1, #1 │ │ │ │ - b.n 338614 >::_M_default_append(unsigned int)@@Base+0xb5a50> │ │ │ │ + b.n 338624 >::_M_default_append(unsigned int)@@Base+0xb5a60> │ │ │ │ lsls r5, r1, #1 │ │ │ │ - svc 240 @ 0xf0 │ │ │ │ + svc 248 @ 0xf8 │ │ │ │ lsls r2, r1, #1 │ │ │ │ - b.n 338608 >::_M_default_append(unsigned int)@@Base+0xb5a44> │ │ │ │ + b.n 338618 >::_M_default_append(unsigned int)@@Base+0xb5a54> │ │ │ │ lsls r5, r1, #1 │ │ │ │ - b.n 33795c >::_M_default_append(unsigned int)@@Base+0xb4d98> │ │ │ │ + b.n 33796c >::_M_default_append(unsigned int)@@Base+0xb4da8> │ │ │ │ lsls r5, r1, #1 │ │ │ │ - lsrs r0, r3 │ │ │ │ + lsrs r0, r4 │ │ │ │ lsls r5, r1, #1 │ │ │ │ - b.n 3384a0 >::_M_default_append(unsigned int)@@Base+0xb58dc> │ │ │ │ + b.n 3384b0 >::_M_default_append(unsigned int)@@Base+0xb58ec> │ │ │ │ lsls r5, r1, #1 │ │ │ │ ldr r0, [r2, #48] @ 0x30 │ │ │ │ lsls r6, r2, #1 │ │ │ │ - eors r0, r7 │ │ │ │ + lsls r0, r0 │ │ │ │ lsls r5, r1, #1 │ │ │ │ - eors r2, r6 │ │ │ │ + eors r2, r7 │ │ │ │ lsls r5, r1, #1 │ │ │ │ - b.n 3383c4 >::_M_default_append(unsigned int)@@Base+0xb5800> │ │ │ │ + b.n 3383d4 >::_M_default_append(unsigned int)@@Base+0xb5810> │ │ │ │ lsls r5, r1, #1 │ │ │ │ - udf #182 @ 0xb6 │ │ │ │ + udf #190 @ 0xbe │ │ │ │ lsls r2, r1, #1 │ │ │ │ - b.n 338390 >::_M_default_append(unsigned int)@@Base+0xb57cc> │ │ │ │ + b.n 3383a0 >::_M_default_append(unsigned int)@@Base+0xb57dc> │ │ │ │ lsls r5, r1, #1 │ │ │ │ - udf #152 @ 0x98 │ │ │ │ + udf #160 @ 0xa0 │ │ │ │ lsls r2, r1, #1 │ │ │ │ - b.n 3382e0 >::_M_default_append(unsigned int)@@Base+0xb571c> │ │ │ │ + b.n 3382f0 >::_M_default_append(unsigned int)@@Base+0xb572c> │ │ │ │ lsls r5, r1, #1 │ │ │ │ - udf #60 @ 0x3c │ │ │ │ + udf #68 @ 0x44 │ │ │ │ lsls r2, r1, #1 │ │ │ │ - b.n 3382b0 >::_M_default_append(unsigned int)@@Base+0xb56ec> │ │ │ │ + b.n 3382c0 >::_M_default_append(unsigned int)@@Base+0xb56fc> │ │ │ │ lsls r5, r1, #1 │ │ │ │ - udf #30 │ │ │ │ + udf #38 @ 0x26 │ │ │ │ lsls r2, r1, #1 │ │ │ │ - b.n 338278 >::_M_default_append(unsigned int)@@Base+0xb56b4> │ │ │ │ + b.n 338288 >::_M_default_append(unsigned int)@@Base+0xb56c4> │ │ │ │ lsls r5, r1, #1 │ │ │ │ - ble.n 338080 >::_M_default_append(unsigned int)@@Base+0xb54bc> │ │ │ │ + udf #6 │ │ │ │ lsls r2, r1, #1 │ │ │ │ - b.n 338240 >::_M_default_append(unsigned int)@@Base+0xb567c> │ │ │ │ + b.n 338250 >::_M_default_append(unsigned int)@@Base+0xb568c> │ │ │ │ lsls r5, r1, #1 │ │ │ │ - ble.n 338048 >::_M_default_append(unsigned int)@@Base+0xb5484> │ │ │ │ + ble.n 338058 >::_M_default_append(unsigned int)@@Base+0xb5494> │ │ │ │ lsls r2, r1, #1 │ │ │ │ stmdb sp!, {r4, r5, r6, r7, r8, r9, sl, fp, lr} │ │ │ │ mov.w ip, #4096 @ 0x1000 │ │ │ │ sub.w ip, sp, ip │ │ │ │ str.w r0, [ip, #3376] @ 0xd30 │ │ │ │ sub.w sp, sp, #684 @ 0x2ac │ │ │ │ mov r5, r3 │ │ │ │ @@ -924876,112 +924877,112 @@ │ │ │ │ bl 17e10 │ │ │ │ b.n 338788 >::_M_default_append(unsigned int)@@Base+0xb5bc4> │ │ │ │ blx 1172c <__stack_chk_fail@plt> │ │ │ │ ldr r4, [r3, #20] │ │ │ │ lsls r6, r2, #1 │ │ │ │ asrs r0, r7, #6 │ │ │ │ movs r0, r0 │ │ │ │ - b.n 338c44 >::_M_default_append(unsigned int)@@Base+0xb6080> │ │ │ │ + b.n 338c54 >::_M_default_append(unsigned int)@@Base+0xb6090> │ │ │ │ lsls r5, r1, #1 │ │ │ │ ldr r0, [r2, #12] │ │ │ │ lsls r6, r2, #1 │ │ │ │ - cbnz r4, 3387d0 >::_M_default_append(unsigned int)@@Base+0xb5c0c> │ │ │ │ + cbnz r4, 3387d2 >::_M_default_append(unsigned int)@@Base+0xb5c0e> │ │ │ │ lsls r2, r1, #1 │ │ │ │ - subs r6, #34 @ 0x22 │ │ │ │ + subs r6, #42 @ 0x2a │ │ │ │ lsls r5, r1, #1 │ │ │ │ - svc 108 @ 0x6c │ │ │ │ + svc 116 @ 0x74 │ │ │ │ lsls r5, r1, #1 │ │ │ │ - b.n 338a54 >::_M_default_append(unsigned int)@@Base+0xb5e90> │ │ │ │ + b.n 338a64 >::_M_default_append(unsigned int)@@Base+0xb5ea0> │ │ │ │ lsls r5, r1, #1 │ │ │ │ - push {r2, r5} │ │ │ │ + push {r2, r3, r5} │ │ │ │ lsls r7, r1, #1 │ │ │ │ - subs r5, #20 │ │ │ │ + subs r5, #28 │ │ │ │ lsls r5, r1, #1 │ │ │ │ - subs r4, #252 @ 0xfc │ │ │ │ + subs r5, #4 │ │ │ │ lsls r5, r1, #1 │ │ │ │ - ldr r2, [pc, #704] @ (338a9c >::_M_default_append(unsigned int)@@Base+0xb5ed8>) │ │ │ │ + ldr r2, [pc, #736] @ (338abc >::_M_default_append(unsigned int)@@Base+0xb5ef8>) │ │ │ │ lsls r2, r1, #1 │ │ │ │ - b.n 3388fc >::_M_default_append(unsigned int)@@Base+0xb5d38> │ │ │ │ + b.n 33890c >::_M_default_append(unsigned int)@@Base+0xb5d48> │ │ │ │ lsls r5, r1, #1 │ │ │ │ - subs r4, #156 @ 0x9c │ │ │ │ + subs r4, #164 @ 0xa4 │ │ │ │ lsls r5, r1, #1 │ │ │ │ - subs r3, #232 @ 0xe8 │ │ │ │ + subs r3, #240 @ 0xf0 │ │ │ │ lsls r5, r1, #1 │ │ │ │ - svc 156 @ 0x9c │ │ │ │ + svc 164 @ 0xa4 │ │ │ │ lsls r5, r1, #1 │ │ │ │ - uxth r0, r7 │ │ │ │ + uxtb r0, r0 │ │ │ │ lsls r7, r1, #1 │ │ │ │ - @ instruction: 0xb6a6 │ │ │ │ + @ instruction: 0xb6ae │ │ │ │ lsls r2, r1, #1 │ │ │ │ - svc 0 │ │ │ │ + svc 8 │ │ │ │ lsls r5, r1, #1 │ │ │ │ - bgt.n 3388f4 >::_M_default_append(unsigned int)@@Base+0xb5d30> │ │ │ │ + bgt.n 338704 >::_M_default_append(unsigned int)@@Base+0xb5b40> │ │ │ │ lsls r5, r1, #1 │ │ │ │ - cbz r2, 33883a >::_M_default_append(unsigned int)@@Base+0xb5c76> │ │ │ │ + cbz r2, 33883c >::_M_default_append(unsigned int)@@Base+0xb5c78> │ │ │ │ lsls r7, r1, #1 │ │ │ │ - push {r3, r4, r6, r7, lr} │ │ │ │ + push {r5, r6, r7, lr} │ │ │ │ lsls r2, r1, #1 │ │ │ │ - push {r1, r3, r4, r5, r7, lr} │ │ │ │ + push {r1, r6, r7, lr} │ │ │ │ lsls r2, r1, #1 │ │ │ │ - subs r2, #120 @ 0x78 │ │ │ │ + subs r2, #128 @ 0x80 │ │ │ │ lsls r5, r1, #1 │ │ │ │ - udf #58 @ 0x3a │ │ │ │ + udf #66 @ 0x42 │ │ │ │ lsls r5, r1, #1 │ │ │ │ - vhadd.s16 q8, q6, │ │ │ │ - blt.n 338738 >::_M_default_append(unsigned int)@@Base+0xb5b74> │ │ │ │ + vhadd.s32 q8, q2, │ │ │ │ + blt.n 338748 >::_M_default_append(unsigned int)@@Base+0xb5b84> │ │ │ │ lsls r5, r1, #1 │ │ │ │ - bhi.n 338744 >::_M_default_append(unsigned int)@@Base+0xb5b80> │ │ │ │ + bhi.n 338754 >::_M_default_append(unsigned int)@@Base+0xb5b90> │ │ │ │ lsls r2, r1, #1 │ │ │ │ - ble.n 338814 >::_M_default_append(unsigned int)@@Base+0xb5c50> │ │ │ │ + udf #2 │ │ │ │ lsls r5, r1, #1 │ │ │ │ - push {r1, r2, r3, r4, r6, r7} │ │ │ │ + push {r1, r2, r5, r6, r7} │ │ │ │ lsls r2, r1, #1 │ │ │ │ - blx r0 │ │ │ │ + blx r1 │ │ │ │ lsls r2, r1, #1 │ │ │ │ - subs r1, #174 @ 0xae │ │ │ │ + subs r1, #182 @ 0xb6 │ │ │ │ lsls r5, r1, #1 │ │ │ │ - ble.n 338730 >::_M_default_append(unsigned int)@@Base+0xb5b6c> │ │ │ │ + ble.n 338740 >::_M_default_append(unsigned int)@@Base+0xb5b7c> │ │ │ │ lsls r5, r1, #1 │ │ │ │ - ble.n 33886c >::_M_default_append(unsigned int)@@Base+0xb5ca8> │ │ │ │ + ble.n 33887c >::_M_default_append(unsigned int)@@Base+0xb5cb8> │ │ │ │ lsls r5, r1, #1 │ │ │ │ - push {r2, r6} │ │ │ │ + push {r2, r3, r6} │ │ │ │ lsls r2, r1, #1 │ │ │ │ - mov lr, ip │ │ │ │ + mov lr, sp │ │ │ │ lsls r2, r1, #1 │ │ │ │ - bge.n 3388fc >::_M_default_append(unsigned int)@@Base+0xb5d38> │ │ │ │ + bge.n 33890c >::_M_default_append(unsigned int)@@Base+0xb5d48> │ │ │ │ lsls r5, r1, #1 │ │ │ │ - bvc.n 338908 >::_M_default_append(unsigned int)@@Base+0xb5d44> │ │ │ │ + bvc.n 338918 >::_M_default_append(unsigned int)@@Base+0xb5d54> │ │ │ │ lsls r2, r1, #1 │ │ │ │ - nop @ (mov r8, r8) │ │ │ │ + mov r8, r9 │ │ │ │ lsls r2, r1, #1 │ │ │ │ - add r7, sp, #920 @ 0x398 │ │ │ │ + add r7, sp, #952 @ 0x3b8 │ │ │ │ lsls r7, r1, #1 │ │ │ │ - cbz r2, 3388c4 >::_M_default_append(unsigned int)@@Base+0xb5d00> │ │ │ │ + cbz r2, 3388c6 >::_M_default_append(unsigned int)@@Base+0xb5d02> │ │ │ │ lsls r2, r1, #1 │ │ │ │ - cbz r2, 3388c2 >::_M_default_append(unsigned int)@@Base+0xb5cfe> │ │ │ │ + cbz r2, 3388c4 >::_M_default_append(unsigned int)@@Base+0xb5d00> │ │ │ │ lsls r2, r1, #1 │ │ │ │ - add r7, sp, #616 @ 0x268 │ │ │ │ + add r7, sp, #648 @ 0x288 │ │ │ │ lsls r7, r1, #1 │ │ │ │ - cbz r2, 3388be >::_M_default_append(unsigned int)@@Base+0xb5cfa> │ │ │ │ + cbz r2, 3388c0 >::_M_default_append(unsigned int)@@Base+0xb5cfc> │ │ │ │ lsls r2, r1, #1 │ │ │ │ - subs r0, #108 @ 0x6c │ │ │ │ + subs r0, #116 @ 0x74 │ │ │ │ lsls r5, r1, #1 │ │ │ │ - subs r0, #100 @ 0x64 │ │ │ │ + subs r0, #108 @ 0x6c │ │ │ │ lsls r5, r1, #1 │ │ │ │ - add r7, sp, #336 @ 0x150 │ │ │ │ + add r7, sp, #368 @ 0x170 │ │ │ │ lsls r7, r1, #1 │ │ │ │ - cbz r4, 3388bc >::_M_default_append(unsigned int)@@Base+0xb5cf8> │ │ │ │ + cbz r4, 3388be >::_M_default_append(unsigned int)@@Base+0xb5cfa> │ │ │ │ lsls r2, r1, #1 │ │ │ │ - bls.n 338950 >::_M_default_append(unsigned int)@@Base+0xb5d8c> │ │ │ │ + bls.n 338960 >::_M_default_append(unsigned int)@@Base+0xb5d9c> │ │ │ │ lsls r5, r1, #1 │ │ │ │ - bvs.n 338958 >::_M_default_append(unsigned int)@@Base+0xb5d94> │ │ │ │ + bvs.n 338968 >::_M_default_append(unsigned int)@@Base+0xb5da4> │ │ │ │ lsls r2, r1, #1 │ │ │ │ - bls.n 33891c >::_M_default_append(unsigned int)@@Base+0xb5d58> │ │ │ │ + bls.n 33892c >::_M_default_append(unsigned int)@@Base+0xb5d68> │ │ │ │ lsls r5, r1, #1 │ │ │ │ - bvs.n 338924 >::_M_default_append(unsigned int)@@Base+0xb5d60> │ │ │ │ + bvs.n 338934 >::_M_default_append(unsigned int)@@Base+0xb5d70> │ │ │ │ lsls r2, r1, #1 │ │ │ │ stmdb sp!, {r4, r5, r6, r7, r8, r9, sl, fp, lr} │ │ │ │ mov.w ip, #4096 @ 0x1000 │ │ │ │ sub.w ip, sp, ip │ │ │ │ str.w r0, [ip, #3376] @ 0xd30 │ │ │ │ sub.w sp, sp, #684 @ 0x2ac │ │ │ │ mov r4, r2 │ │ │ │ @@ -925222,47 +925223,47 @@ │ │ │ │ add r2, pc │ │ │ │ b.n 3389f6 >::_M_default_append(unsigned int)@@Base+0xb5e32> │ │ │ │ blx 1172c <__stack_chk_fail@plt> │ │ │ │ str r2, [r6, #20] │ │ │ │ lsls r6, r2, #1 │ │ │ │ asrs r0, r7, #6 │ │ │ │ movs r0, r0 │ │ │ │ - add r5, sp, #880 @ 0x370 │ │ │ │ + add r5, sp, #912 @ 0x390 │ │ │ │ lsls r7, r1, #1 │ │ │ │ - bhi.n 338b04 >::_M_default_append(unsigned int)@@Base+0xb5f40> │ │ │ │ + bhi.n 338b14 >::_M_default_append(unsigned int)@@Base+0xb5f50> │ │ │ │ lsls r5, r1, #1 │ │ │ │ - bpl.n 338b10 >::_M_default_append(unsigned int)@@Base+0xb5f4c> │ │ │ │ + bpl.n 338b20 >::_M_default_append(unsigned int)@@Base+0xb5f5c> │ │ │ │ lsls r2, r1, #1 │ │ │ │ str r4, [r2, #16] │ │ │ │ lsls r6, r2, #1 │ │ │ │ - bge.n 338c08 >::_M_default_append(unsigned int)@@Base+0xb6044> │ │ │ │ + bge.n 338a18 >::_M_default_append(unsigned int)@@Base+0xb5e54> │ │ │ │ lsls r5, r1, #1 │ │ │ │ - cbz r0, 338b26 >::_M_default_append(unsigned int)@@Base+0xb5f62> │ │ │ │ + cbz r0, 338b28 >::_M_default_append(unsigned int)@@Base+0xb5f64> │ │ │ │ lsls r2, r1, #1 │ │ │ │ - bge.n 338bac >::_M_default_append(unsigned int)@@Base+0xb5fe8> │ │ │ │ + bge.n 338bbc >::_M_default_append(unsigned int)@@Base+0xb5ff8> │ │ │ │ lsls r5, r1, #1 │ │ │ │ - bge.n 338ba0 >::_M_default_append(unsigned int)@@Base+0xb5fdc> │ │ │ │ + bge.n 338bb0 >::_M_default_append(unsigned int)@@Base+0xb5fec> │ │ │ │ lsls r5, r1, #1 │ │ │ │ - sub sp, #208 @ 0xd0 │ │ │ │ + sub sp, #240 @ 0xf0 │ │ │ │ lsls r2, r1, #1 │ │ │ │ - bge.n 338b50 >::_M_default_append(unsigned int)@@Base+0xb5f8c> │ │ │ │ + bge.n 338b60 >::_M_default_append(unsigned int)@@Base+0xb5f9c> │ │ │ │ lsls r5, r1, #1 │ │ │ │ - adds r4, #34 @ 0x22 │ │ │ │ + adds r4, #42 @ 0x2a │ │ │ │ lsls r5, r1, #1 │ │ │ │ - b.n 338cc8 >::_M_default_append(unsigned int)@@Base+0xb6104> │ │ │ │ + b.n 338cd8 >::_M_default_append(unsigned int)@@Base+0xb6114> │ │ │ │ lsls r5, r1, #1 │ │ │ │ - add sp, #8 │ │ │ │ + add sp, #40 @ 0x28 │ │ │ │ lsls r2, r1, #1 │ │ │ │ - bvs.n 338b8c >::_M_default_append(unsigned int)@@Base+0xb5fc8> │ │ │ │ + bvs.n 338b9c >::_M_default_append(unsigned int)@@Base+0xb5fd8> │ │ │ │ lsls r5, r1, #1 │ │ │ │ - bcc.n 338b98 >::_M_default_append(unsigned int)@@Base+0xb5fd4> │ │ │ │ + bcc.n 338ba8 >::_M_default_append(unsigned int)@@Base+0xb5fe4> │ │ │ │ lsls r2, r1, #1 │ │ │ │ - add r7, sp, #824 @ 0x338 │ │ │ │ + add r7, sp, #856 @ 0x358 │ │ │ │ lsls r2, r1, #1 │ │ │ │ - add r7, sp, #768 @ 0x300 │ │ │ │ + add r7, sp, #800 @ 0x320 │ │ │ │ lsls r2, r1, #1 │ │ │ │ push {r4, r5, r6, lr} │ │ │ │ mov.w ip, #4096 @ 0x1000 │ │ │ │ sub.w ip, sp, ip │ │ │ │ str.w r0, [ip, #4048] @ 0xfd0 │ │ │ │ sub sp, #32 │ │ │ │ ldr r1, [pc, #400] @ (338ce0 >::_M_default_append(unsigned int)@@Base+0xb611c>) │ │ │ │ @@ -925419,66 +925420,66 @@ │ │ │ │ blx 1172c <__stack_chk_fail@plt> │ │ │ │ nop │ │ │ │ @ instruction: 0xffffffff │ │ │ │ vqrdmlsh.s , , d31[0] │ │ │ │ ... │ │ │ │ strh r0, [r0, #36] @ 0x24 │ │ │ │ asrs r6, r5 │ │ │ │ - bvs.n 338d38 >::_M_default_append(unsigned int)@@Base+0xb6174> │ │ │ │ + bvs.n 338d48 >::_M_default_append(unsigned int)@@Base+0xb6184> │ │ │ │ lsls r5, r1, #1 │ │ │ │ ldrsh r2, [r6, r2] │ │ │ │ lsls r6, r2, #1 │ │ │ │ - bpl.n 338cb0 >::_M_default_append(unsigned int)@@Base+0xb60ec> │ │ │ │ + bpl.n 338cc0 >::_M_default_append(unsigned int)@@Base+0xb60fc> │ │ │ │ lsls r5, r1, #1 │ │ │ │ asrs r0, r7, #6 │ │ │ │ movs r0, r0 │ │ │ │ - bvs.n 338d0c >::_M_default_append(unsigned int)@@Base+0xb6148> │ │ │ │ + bvs.n 338d1c >::_M_default_append(unsigned int)@@Base+0xb6158> │ │ │ │ lsls r5, r1, #1 │ │ │ │ - bpl.n 338dbc >::_M_default_append(unsigned int)@@Base+0xb61f8> │ │ │ │ + bpl.n 338dcc >::_M_default_append(unsigned int)@@Base+0xb6208> │ │ │ │ lsls r5, r1, #1 │ │ │ │ - bcs.n 338dc8 >::_M_default_append(unsigned int)@@Base+0xb6204> │ │ │ │ + bcs.n 338dd8 >::_M_default_append(unsigned int)@@Base+0xb6214> │ │ │ │ lsls r2, r1, #1 │ │ │ │ ldrsh r4, [r6, r1] │ │ │ │ lsls r6, r2, #1 │ │ │ │ b.n 3391ca >::_M_default_append(unsigned int)@@Base+0xb6606> │ │ │ │ - vsli.32 d29, d12, #31 │ │ │ │ + vabal.u , d15, d20 │ │ │ │ lsls r5, r1, #1 │ │ │ │ - bcs.n 338d4c >::_M_default_append(unsigned int)@@Base+0xb6188> │ │ │ │ + bcs.n 338d5c >::_M_default_append(unsigned int)@@Base+0xb6198> │ │ │ │ lsls r2, r1, #1 │ │ │ │ adds r5, #139 @ 0x8b │ │ │ │ movs r0, r0 │ │ │ │ - bpl.n 338c28 >::_M_default_append(unsigned int)@@Base+0xb6064> │ │ │ │ + bpl.n 338c38 >::_M_default_append(unsigned int)@@Base+0xb6074> │ │ │ │ lsls r5, r1, #1 │ │ │ │ - bpl.n 338d50 >::_M_default_append(unsigned int)@@Base+0xb618c> │ │ │ │ + bpl.n 338d60 >::_M_default_append(unsigned int)@@Base+0xb619c> │ │ │ │ lsls r5, r1, #1 │ │ │ │ - bmi.n 338cc0 >::_M_default_append(unsigned int)@@Base+0xb60fc> │ │ │ │ + bmi.n 338cd0 >::_M_default_append(unsigned int)@@Base+0xb610c> │ │ │ │ lsls r5, r1, #1 │ │ │ │ - bne.n 338ccc >::_M_default_append(unsigned int)@@Base+0xb6108> │ │ │ │ + bne.n 338cdc >::_M_default_append(unsigned int)@@Base+0xb6118> │ │ │ │ lsls r2, r1, #1 │ │ │ │ - bmi.n 338c94 >::_M_default_append(unsigned int)@@Base+0xb60d0> │ │ │ │ + bmi.n 338ca4 >::_M_default_append(unsigned int)@@Base+0xb60e0> │ │ │ │ lsls r5, r1, #1 │ │ │ │ - bne.n 338ca0 >::_M_default_append(unsigned int)@@Base+0xb60dc> │ │ │ │ + bne.n 338cb0 >::_M_default_append(unsigned int)@@Base+0xb60ec> │ │ │ │ lsls r2, r1, #1 │ │ │ │ - bpl.n 338c64 >::_M_default_append(unsigned int)@@Base+0xb60a0> │ │ │ │ + bpl.n 338c74 >::_M_default_append(unsigned int)@@Base+0xb60b0> │ │ │ │ lsls r5, r1, #1 │ │ │ │ - bvs.n 338d3c >::_M_default_append(unsigned int)@@Base+0xb6178> │ │ │ │ + bvs.n 338d4c >::_M_default_append(unsigned int)@@Base+0xb6188> │ │ │ │ lsls r5, r1, #1 │ │ │ │ - ldrb r0, [r1, #4] │ │ │ │ + ldrb r0, [r2, #4] │ │ │ │ lsls r4, r1, #1 │ │ │ │ - bpl.n 338d30 >::_M_default_append(unsigned int)@@Base+0xb616c> │ │ │ │ + bvs.n 338d40 >::_M_default_append(unsigned int)@@Base+0xb617c> │ │ │ │ lsls r5, r1, #1 │ │ │ │ - bvs.n 338db4 >::_M_default_append(unsigned int)@@Base+0xb61f0> │ │ │ │ + bvs.n 338dc4 >::_M_default_append(unsigned int)@@Base+0xb6200> │ │ │ │ lsls r5, r1, #1 │ │ │ │ - bmi.n 338de0 >::_M_default_append(unsigned int)@@Base+0xb621c> │ │ │ │ + bmi.n 338df0 >::_M_default_append(unsigned int)@@Base+0xb622c> │ │ │ │ lsls r5, r1, #1 │ │ │ │ - bne.n 338dec >::_M_default_append(unsigned int)@@Base+0xb6228> │ │ │ │ + bne.n 338dfc >::_M_default_append(unsigned int)@@Base+0xb6238> │ │ │ │ lsls r2, r1, #1 │ │ │ │ - bmi.n 338db4 >::_M_default_append(unsigned int)@@Base+0xb61f0> │ │ │ │ + bmi.n 338dc4 >::_M_default_append(unsigned int)@@Base+0xb6200> │ │ │ │ lsls r5, r1, #1 │ │ │ │ - bne.n 338dc0 >::_M_default_append(unsigned int)@@Base+0xb61fc> │ │ │ │ + bne.n 338dd0 >::_M_default_append(unsigned int)@@Base+0xb620c> │ │ │ │ lsls r2, r1, #1 │ │ │ │ stmdb sp!, {r4, r5, r6, r7, r8, r9, sl, fp, lr} │ │ │ │ mov.w ip, #4096 @ 0x1000 │ │ │ │ vpush {d8-d11} │ │ │ │ sub.w ip, sp, ip │ │ │ │ str.w r0, [ip, #2544] @ 0x9f0 │ │ │ │ subw sp, sp, #1484 @ 0x5cc │ │ │ │ @@ -926661,187 +926662,187 @@ │ │ │ │ bl 525750 │ │ │ │ b.n 3399a6 >::_M_default_append(unsigned int)@@Base+0xb6de2> │ │ │ │ nop │ │ │ │ ldrb r6, [r1, r2] │ │ │ │ lsls r6, r2, #1 │ │ │ │ asrs r0, r7, #6 │ │ │ │ movs r0, r0 │ │ │ │ - bcc.n 3399ac >::_M_default_append(unsigned int)@@Base+0xb6de8> │ │ │ │ + bcc.n 3399bc >::_M_default_append(unsigned int)@@Base+0xb6df8> │ │ │ │ lsls r5, r1, #1 │ │ │ │ - bvc.n 339ad0 >::_M_default_append(unsigned int)@@Base+0xb6f0c> │ │ │ │ + bvc.n 339ae0 >::_M_default_append(unsigned int)@@Base+0xb6f1c> │ │ │ │ lsls r5, r1, #1 │ │ │ │ - strb r4, [r1, #3] │ │ │ │ + strb r4, [r2, #3] │ │ │ │ lsls r1, r2, #1 │ │ │ │ - bvs.n 339b7c >::_M_default_append(unsigned int)@@Base+0xb6fb8> │ │ │ │ + bvs.n 339b8c >::_M_default_append(unsigned int)@@Base+0xb6fc8> │ │ │ │ lsls r5, r1, #1 │ │ │ │ - bvc.n 339b74 >::_M_default_append(unsigned int)@@Base+0xb6fb0> │ │ │ │ + bvc.n 339b84 >::_M_default_append(unsigned int)@@Base+0xb6fc0> │ │ │ │ lsls r5, r1, #1 │ │ │ │ - bcs.n 3399f4 >::_M_default_append(unsigned int)@@Base+0xb6e30> │ │ │ │ + bcs.n 339a04 >::_M_default_append(unsigned int)@@Base+0xb6e40> │ │ │ │ lsls r5, r1, #1 │ │ │ │ - bhi.n 339b24 >::_M_default_append(unsigned int)@@Base+0xb6f60> │ │ │ │ + bhi.n 339b34 >::_M_default_append(unsigned int)@@Base+0xb6f70> │ │ │ │ lsls r5, r1, #1 │ │ │ │ - bvc.n 3399d8 >::_M_default_append(unsigned int)@@Base+0xb6e14> │ │ │ │ + bvc.n 3399e8 >::_M_default_append(unsigned int)@@Base+0xb6e24> │ │ │ │ lsls r5, r1, #1 │ │ │ │ - strb r0, [r2, #0] │ │ │ │ + strb r0, [r3, #0] │ │ │ │ lsls r1, r2, #1 │ │ │ │ - blt.n 339aec >::_M_default_append(unsigned int)@@Base+0xb6f28> │ │ │ │ + blt.n 339afc >::_M_default_append(unsigned int)@@Base+0xb6f38> │ │ │ │ lsls r2, r1, #1 │ │ │ │ - blt.n 339ae4 >::_M_default_append(unsigned int)@@Base+0xb6f20> │ │ │ │ + blt.n 339af4 >::_M_default_append(unsigned int)@@Base+0xb6f30> │ │ │ │ lsls r2, r1, #1 │ │ │ │ - @ instruction: 0xf4ea004a │ │ │ │ - bvc.n 339ab4 >::_M_default_append(unsigned int)@@Base+0xb6ef0> │ │ │ │ - lsls r5, r1, #1 │ │ │ │ - stmia r5!, {r1, r2, r3, r4, r7} │ │ │ │ + @ instruction: 0xf4f2004a │ │ │ │ + bhi.n 339ac4 >::_M_default_append(unsigned int)@@Base+0xb6f00> │ │ │ │ lsls r5, r1, #1 │ │ │ │ - bvc.n 3399dc >::_M_default_append(unsigned int)@@Base+0xb6e18> │ │ │ │ + stmia r5!, {r1, r2, r5, r7} │ │ │ │ lsls r5, r1, #1 │ │ │ │ - bvc.n 3399e4 >::_M_default_append(unsigned int)@@Base+0xb6e20> │ │ │ │ + bvc.n 3399ec >::_M_default_append(unsigned int)@@Base+0xb6e28> │ │ │ │ lsls r5, r1, #1 │ │ │ │ bvc.n 3399f4 >::_M_default_append(unsigned int)@@Base+0xb6e30> │ │ │ │ lsls r5, r1, #1 │ │ │ │ - bvc.n 3399ec >::_M_default_append(unsigned int)@@Base+0xb6e28> │ │ │ │ + bvc.n 339a04 >::_M_default_append(unsigned int)@@Base+0xb6e40> │ │ │ │ lsls r5, r1, #1 │ │ │ │ - bvc.n 339a70 >::_M_default_append(unsigned int)@@Base+0xb6eac> │ │ │ │ + bvc.n 3399fc >::_M_default_append(unsigned int)@@Base+0xb6e38> │ │ │ │ lsls r5, r1, #1 │ │ │ │ - bvc.n 339a8c >::_M_default_append(unsigned int)@@Base+0xb6ec8> │ │ │ │ + bvc.n 339a80 >::_M_default_append(unsigned int)@@Base+0xb6ebc> │ │ │ │ lsls r5, r1, #1 │ │ │ │ - bvc.n 339a88 >::_M_default_append(unsigned int)@@Base+0xb6ec4> │ │ │ │ + bvc.n 339a9c >::_M_default_append(unsigned int)@@Base+0xb6ed8> │ │ │ │ lsls r5, r1, #1 │ │ │ │ - bvc.n 339a88 >::_M_default_append(unsigned int)@@Base+0xb6ec4> │ │ │ │ + bvc.n 339a98 >::_M_default_append(unsigned int)@@Base+0xb6ed4> │ │ │ │ lsls r5, r1, #1 │ │ │ │ - add r1, sp, #384 @ 0x180 │ │ │ │ + bvc.n 339a98 >::_M_default_append(unsigned int)@@Base+0xb6ed4> │ │ │ │ + lsls r5, r1, #1 │ │ │ │ + add r1, sp, #416 @ 0x1a0 │ │ │ │ lsls r2, r1, #1 │ │ │ │ - bvc.n 339b70 >::_M_default_append(unsigned int)@@Base+0xb6fac> │ │ │ │ + bvc.n 339b80 >::_M_default_append(unsigned int)@@Base+0xb6fbc> │ │ │ │ lsls r5, r1, #1 │ │ │ │ - add r0, sp, #864 @ 0x360 │ │ │ │ + add r0, sp, #896 @ 0x380 │ │ │ │ lsls r2, r1, #1 │ │ │ │ - ldmia r6, {r3, r4, r5, r6, r7} │ │ │ │ + ldmia r7!, {} │ │ │ │ lsls r5, r1, #1 │ │ │ │ - ldmia r4!, {r1} │ │ │ │ + ldmia r4!, {r1, r3} │ │ │ │ lsls r2, r1, #1 │ │ │ │ ldrsb r6, [r5, r7] │ │ │ │ lsls r6, r2, #1 │ │ │ │ - stmia r3!, {r1, r4, r5, r6} │ │ │ │ + stmia r3!, {r1, r3, r4, r5, r6} │ │ │ │ lsls r5, r1, #1 │ │ │ │ - ldmia r6, {r1, r2, r3, r4, r6} │ │ │ │ + ldmia r6, {r1, r2, r5, r6} │ │ │ │ lsls r5, r1, #1 │ │ │ │ - ldmia r3!, {r5, r6} │ │ │ │ + ldmia r3, {r3, r5, r6} │ │ │ │ lsls r2, r1, #1 │ │ │ │ - ldmia r6!, {r1, r3, r4, r5} │ │ │ │ + ldmia r6, {r1, r6} │ │ │ │ lsls r5, r1, #1 │ │ │ │ - ldmia r3!, {r2, r6} │ │ │ │ + ldmia r3, {r2, r3, r6} │ │ │ │ lsls r2, r1, #1 │ │ │ │ - ldmia r6!, {r1, r2, r3} │ │ │ │ + ldmia r6!, {r1, r2, r4} │ │ │ │ lsls r5, r1, #1 │ │ │ │ - ldmia r3!, {r4} │ │ │ │ + ldmia r3, {r3, r4} │ │ │ │ lsls r2, r1, #1 │ │ │ │ - adds r6, #128 @ 0x80 │ │ │ │ + adds r6, #136 @ 0x88 │ │ │ │ lsls r6, r1, #1 │ │ │ │ - bne.n 339b68 >::_M_default_append(unsigned int)@@Base+0xb6fa4> │ │ │ │ + bne.n 339b78 >::_M_default_append(unsigned int)@@Base+0xb6fb4> │ │ │ │ lsls r5, r1, #1 │ │ │ │ - add r7, pc, #512 @ (adr r7, 339d20 >::_M_default_append(unsigned int)@@Base+0xb715c>) │ │ │ │ + add r7, pc, #544 @ (adr r7, 339d40 >::_M_default_append(unsigned int)@@Base+0xb717c>) │ │ │ │ lsls r2, r1, #1 │ │ │ │ - bpl.n 339a74 >::_M_default_append(unsigned int)@@Base+0xb6eb0> │ │ │ │ - lsls r5, r1, #1 │ │ │ │ - b.n 339bf0 >::_M_default_append(unsigned int)@@Base+0xb702c> │ │ │ │ + bpl.n 339a84 >::_M_default_append(unsigned int)@@Base+0xb6ec0> │ │ │ │ lsls r5, r1, #1 │ │ │ │ - bcc.n 339a74 >::_M_default_append(unsigned int)@@Base+0xb6eb0> │ │ │ │ + b.n 339c00 >::_M_default_append(unsigned int)@@Base+0xb703c> │ │ │ │ lsls r5, r1, #1 │ │ │ │ - ldmia r4!, {r1, r2, r7} │ │ │ │ + bcc.n 339a84 >::_M_default_append(unsigned int)@@Base+0xb6ec0> │ │ │ │ lsls r5, r1, #1 │ │ │ │ - @ instruction: 0xfbae004a │ │ │ │ - bcc.n 339c04 >::_M_default_append(unsigned int)@@Base+0xb7040> │ │ │ │ + ldmia r4!, {r1, r2, r3, r7} │ │ │ │ lsls r5, r1, #1 │ │ │ │ - bcc.n 339c0c >::_M_default_append(unsigned int)@@Base+0xb7048> │ │ │ │ + @ instruction: 0xfbb6004a │ │ │ │ + bcc.n 339c14 >::_M_default_append(unsigned int)@@Base+0xb7050> │ │ │ │ lsls r5, r1, #1 │ │ │ │ bcc.n 339c1c >::_M_default_append(unsigned int)@@Base+0xb7058> │ │ │ │ lsls r5, r1, #1 │ │ │ │ - bcc.n 339c14 >::_M_default_append(unsigned int)@@Base+0xb7050> │ │ │ │ + bcc.n 339c2c >::_M_default_append(unsigned int)@@Base+0xb7068> │ │ │ │ lsls r5, r1, #1 │ │ │ │ - bcc.n 339a98 >::_M_default_append(unsigned int)@@Base+0xb6ed4> │ │ │ │ + bcc.n 339c24 >::_M_default_append(unsigned int)@@Base+0xb7060> │ │ │ │ lsls r5, r1, #1 │ │ │ │ - bcc.n 339ab4 >::_M_default_append(unsigned int)@@Base+0xb6ef0> │ │ │ │ + bcc.n 339aa8 >::_M_default_append(unsigned int)@@Base+0xb6ee4> │ │ │ │ lsls r5, r1, #1 │ │ │ │ - bcc.n 339ab0 >::_M_default_append(unsigned int)@@Base+0xb6eec> │ │ │ │ + bcc.n 339ac4 >::_M_default_append(unsigned int)@@Base+0xb6f00> │ │ │ │ lsls r5, r1, #1 │ │ │ │ - bcc.n 339ab0 >::_M_default_append(unsigned int)@@Base+0xb6eec> │ │ │ │ + bcc.n 339ac0 >::_M_default_append(unsigned int)@@Base+0xb6efc> │ │ │ │ lsls r5, r1, #1 │ │ │ │ - bcc.n 339a8c >::_M_default_append(unsigned int)@@Base+0xb6ec8> │ │ │ │ + bcc.n 339ac0 >::_M_default_append(unsigned int)@@Base+0xb6efc> │ │ │ │ lsls r5, r1, #1 │ │ │ │ - stmia r0!, {r2, r3, r4, r7} │ │ │ │ + bcc.n 339a9c >::_M_default_append(unsigned int)@@Base+0xb6ed8> │ │ │ │ lsls r5, r1, #1 │ │ │ │ - bcs.n 339a74 >::_M_default_append(unsigned int)@@Base+0xb6eb0> │ │ │ │ + stmia r0!, {r2, r5, r7} │ │ │ │ lsls r5, r1, #1 │ │ │ │ - bcs.n 339a7c >::_M_default_append(unsigned int)@@Base+0xb6eb8> │ │ │ │ + bcs.n 339a84 >::_M_default_append(unsigned int)@@Base+0xb6ec0> │ │ │ │ lsls r5, r1, #1 │ │ │ │ bcs.n 339a8c >::_M_default_append(unsigned int)@@Base+0xb6ec8> │ │ │ │ lsls r5, r1, #1 │ │ │ │ - bcs.n 339a84 >::_M_default_append(unsigned int)@@Base+0xb6ec0> │ │ │ │ + bcs.n 339a9c >::_M_default_append(unsigned int)@@Base+0xb6ed8> │ │ │ │ lsls r5, r1, #1 │ │ │ │ - bcs.n 339b08 >::_M_default_append(unsigned int)@@Base+0xb6f44> │ │ │ │ + bcs.n 339a94 >::_M_default_append(unsigned int)@@Base+0xb6ed0> │ │ │ │ lsls r5, r1, #1 │ │ │ │ - bcs.n 339b24 >::_M_default_append(unsigned int)@@Base+0xb6f60> │ │ │ │ + bcs.n 339b18 >::_M_default_append(unsigned int)@@Base+0xb6f54> │ │ │ │ lsls r5, r1, #1 │ │ │ │ - bcs.n 339b20 >::_M_default_append(unsigned int)@@Base+0xb6f5c> │ │ │ │ + bcs.n 339b34 >::_M_default_append(unsigned int)@@Base+0xb6f70> │ │ │ │ lsls r5, r1, #1 │ │ │ │ - bcs.n 339b20 >::_M_default_append(unsigned int)@@Base+0xb6f5c> │ │ │ │ + bcs.n 339b30 >::_M_default_append(unsigned int)@@Base+0xb6f6c> │ │ │ │ lsls r5, r1, #1 │ │ │ │ - bcs.n 339b08 >::_M_default_append(unsigned int)@@Base+0xb6f44> │ │ │ │ + bcs.n 339b30 >::_M_default_append(unsigned int)@@Base+0xb6f6c> │ │ │ │ lsls r5, r1, #1 │ │ │ │ - ittt pl │ │ │ │ - lslpl r5, r1, #1 │ │ │ │ - addpl r4, pc, #392 @ (adr r4, 339d10 >::_M_default_append(unsigned int)@@Base+0xb714c>) │ │ │ │ - lslpl r2, r1, #1 │ │ │ │ - ldmia r5, {r4, r5, r7} │ │ │ │ + bcs.n 339b18 >::_M_default_append(unsigned int)@@Base+0xb6f54> │ │ │ │ lsls r5, r1, #1 │ │ │ │ - bcs.n 339bbc >::_M_default_append(unsigned int)@@Base+0xb6ff8> │ │ │ │ + itte vs │ │ │ │ + lslvs r5, r1, #1 │ │ │ │ + addvs r4, pc, #424 @ (adr r4, 339d30 >::_M_default_append(unsigned int)@@Base+0xb716c>) │ │ │ │ + lslvc r2, r1, #1 │ │ │ │ + ldmia r5, {r3, r4, r5, r7} │ │ │ │ lsls r5, r1, #1 │ │ │ │ - bcs.n 339b18 >::_M_default_append(unsigned int)@@Base+0xb6f54> │ │ │ │ + bcs.n 339bcc >::_M_default_append(unsigned int)@@Base+0xb7008> │ │ │ │ lsls r5, r1, #1 │ │ │ │ - bne.n 339b50 >::_M_default_append(unsigned int)@@Base+0xb6f8c> │ │ │ │ + bcs.n 339b28 >::_M_default_append(unsigned int)@@Base+0xb6f64> │ │ │ │ lsls r5, r1, #1 │ │ │ │ - adds r1, #94 @ 0x5e │ │ │ │ + bne.n 339b60 >::_M_default_append(unsigned int)@@Base+0xb6f9c> │ │ │ │ + lsls r5, r1, #1 │ │ │ │ + adds r1, #102 @ 0x66 │ │ │ │ lsls r6, r1, #1 │ │ │ │ - bcc.n 339b30 >::_M_default_append(unsigned int)@@Base+0xb6f6c> │ │ │ │ + bcc.n 339b40 >::_M_default_append(unsigned int)@@Base+0xb6f7c> │ │ │ │ lsls r5, r1, #1 │ │ │ │ - bcc.n 339b44 >::_M_default_append(unsigned int)@@Base+0xb6f80> │ │ │ │ + bcc.n 339b54 >::_M_default_append(unsigned int)@@Base+0xb6f90> │ │ │ │ lsls r5, r1, #1 │ │ │ │ - bcc.n 339b58 >::_M_default_append(unsigned int)@@Base+0xb6f94> │ │ │ │ + bcc.n 339b68 >::_M_default_append(unsigned int)@@Base+0xb6fa4> │ │ │ │ lsls r5, r1, #1 │ │ │ │ - bcc.n 339b6c >::_M_default_append(unsigned int)@@Base+0xb6fa8> │ │ │ │ + bcc.n 339b7c >::_M_default_append(unsigned int)@@Base+0xb6fb8> │ │ │ │ lsls r5, r1, #1 │ │ │ │ - ldmia r3!, {r1, r2, r6, r7} │ │ │ │ + ldmia r3, {r1, r2, r3, r6, r7} │ │ │ │ lsls r5, r1, #1 │ │ │ │ - cmp r7, #16 │ │ │ │ + cmp r7, #24 │ │ │ │ lsls r6, r1, #1 │ │ │ │ - ldr r1, [sp, #344] @ 0x158 │ │ │ │ + ldr r1, [sp, #376] @ 0x178 │ │ │ │ lsls r7, r1, #1 │ │ │ │ - bcc.n 339b80 >::_M_default_append(unsigned int)@@Base+0xb6fbc> │ │ │ │ + bcc.n 339b90 >::_M_default_append(unsigned int)@@Base+0xb6fcc> │ │ │ │ lsls r5, r1, #1 │ │ │ │ - str r4, [r1, #84] @ 0x54 │ │ │ │ + str r4, [r2, #84] @ 0x54 │ │ │ │ lsls r0, r2, #1 │ │ │ │ - bcc.n 339af8 >::_M_default_append(unsigned int)@@Base+0xb6f34> │ │ │ │ + bcc.n 339b08 >::_M_default_append(unsigned int)@@Base+0xb6f44> │ │ │ │ lsls r5, r1, #1 │ │ │ │ - add r1, pc, #568 @ (adr r1, 339e00 >::_M_default_append(unsigned int)@@Base+0xb723c>) │ │ │ │ + add r1, pc, #600 @ (adr r1, 339e20 >::_M_default_append(unsigned int)@@Base+0xb725c>) │ │ │ │ lsls r2, r1, #1 │ │ │ │ - ldmia r7, {r2, r3, r4, r5, r7} │ │ │ │ + ldmia r7, {r2, r6, r7} │ │ │ │ lsls r5, r1, #1 │ │ │ │ - bge.n 339ba8 >::_M_default_append(unsigned int)@@Base+0xb6fe4> │ │ │ │ + bge.n 339bb8 >::_M_default_append(unsigned int)@@Base+0xb6ff4> │ │ │ │ lsls r5, r1, #1 │ │ │ │ - stmia r7!, {r3, r7} │ │ │ │ + stmia r7!, {r4, r7} │ │ │ │ lsls r5, r1, #1 │ │ │ │ - stmia r4!, {r2, r3, r7} │ │ │ │ + stmia r4!, {r2, r4, r7} │ │ │ │ lsls r2, r1, #1 │ │ │ │ - ldmia r7, {r2, r3, r4, r6, r7} │ │ │ │ + ldmia r7, {r2, r5, r6, r7} │ │ │ │ lsls r5, r1, #1 │ │ │ │ - ldmia r7!, {r3, r5, r6} │ │ │ │ + ldmia r7!, {r4, r5, r6} │ │ │ │ lsls r5, r1, #1 │ │ │ │ - ldmia r7!, {r1, r2, r3, r4, r5} │ │ │ │ + ldmia r7!, {r1, r2, r6} │ │ │ │ lsls r5, r1, #1 │ │ │ │ - ldmia r7!, {r1, r2, r3, r5, r6} │ │ │ │ + ldmia r7!, {r1, r2, r4, r5, r6} │ │ │ │ lsls r5, r1, #1 │ │ │ │ ldr.w r3, [pc, #3280] @ 33a8bc >::_M_default_append(unsigned int)@@Base+0xb7cf8> │ │ │ │ movs r7, #0 │ │ │ │ mov sl, r7 │ │ │ │ str.w r8, [sp, #88] @ 0x58 │ │ │ │ add r3, pc │ │ │ │ mov r8, r7 │ │ │ │ @@ -927953,177 +927954,177 @@ │ │ │ │ bl 17c90 │ │ │ │ ldr r0, [pc, #340] @ (33aa04 >::_M_default_append(unsigned int)@@Base+0xb7e40>) │ │ │ │ mov r1, r4 │ │ │ │ add r0, pc │ │ │ │ bl 17e10 │ │ │ │ str r4, [sp, #28] │ │ │ │ b.w 339216 >::_M_default_append(unsigned int)@@Base+0xb6652> │ │ │ │ - ldmia r5!, {r2, r3, r4, r6, r7} │ │ │ │ + ldmia r5, {r2, r5, r6, r7} │ │ │ │ lsls r5, r1, #1 │ │ │ │ - ldmia r5!, {r1, r2, r4} │ │ │ │ + ldmia r5!, {r1, r2, r3, r4} │ │ │ │ lsls r5, r1, #1 │ │ │ │ - ldmia r4!, {r1, r5, r6} │ │ │ │ + ldmia r4!, {r1, r3, r5, r6} │ │ │ │ lsls r5, r1, #1 │ │ │ │ - ldmia r3!, {r1, r2, r4, r5, r6, r7} │ │ │ │ + ldmia r3, {r1, r2, r3, r4, r5, r6, r7} │ │ │ │ lsls r5, r1, #1 │ │ │ │ - stmia r3!, {r1, r5} │ │ │ │ + stmia r3!, {r1, r3, r5} │ │ │ │ lsls r5, r1, #1 │ │ │ │ - stmia r0!, {r2, r5} │ │ │ │ + stmia r0!, {r2, r3, r5} │ │ │ │ lsls r2, r1, #1 │ │ │ │ - ldmia r3!, {r1, r2, r5, r7} │ │ │ │ + ldmia r3, {r1, r2, r3, r5, r7} │ │ │ │ lsls r5, r1, #1 │ │ │ │ - ldmia r3!, {r1, r2, r4, r6, r7} │ │ │ │ + ldmia r3, {r1, r2, r3, r4, r6, r7} │ │ │ │ lsls r5, r1, #1 │ │ │ │ - ldmia r3!, {r4, r7} │ │ │ │ + ldmia r3, {r3, r4, r7} │ │ │ │ lsls r5, r1, #1 │ │ │ │ - @ instruction: 0xb740 │ │ │ │ + @ instruction: 0xb748 │ │ │ │ lsls r5, r1, #1 │ │ │ │ - ldr r4, [sp, #296] @ 0x128 │ │ │ │ + ldr r4, [sp, #328] @ 0x148 │ │ │ │ lsls r2, r1, #1 │ │ │ │ - ldmia r3, {r3, r4, r5} │ │ │ │ + ldmia r3!, {r6} │ │ │ │ lsls r5, r1, #1 │ │ │ │ - ldr r4, [sp, #24] │ │ │ │ + ldr r4, [sp, #56] @ 0x38 │ │ │ │ lsls r2, r1, #1 │ │ │ │ - stmia r2!, {r2, r4, r5} │ │ │ │ + stmia r2!, {r2, r3, r4, r5} │ │ │ │ lsls r5, r1, #1 │ │ │ │ - itet cc │ │ │ │ + ittt cc │ │ │ │ lslcc r2, r1, #1 │ │ │ │ - ldmiacs r2, {r1, r2, r3, r4, r5, r7} │ │ │ │ + ldmiacc r2, {r1, r2, r6, r7} │ │ │ │ lslcc r5, r1, #1 │ │ │ │ - ldmia r2!, {r5} │ │ │ │ + ldmia r2!, {r3, r5} │ │ │ │ lsls r5, r1, #1 │ │ │ │ - ldr r3, [sp, #640] @ 0x280 │ │ │ │ + ldr r3, [sp, #672] @ 0x2a0 │ │ │ │ lsls r2, r1, #1 │ │ │ │ - stmia r1!, {r4, r6, r7} │ │ │ │ + stmia r1!, {r3, r4, r6, r7} │ │ │ │ lsls r5, r1, #1 │ │ │ │ - bkpt 0x00d2 │ │ │ │ + bkpt 0x00da │ │ │ │ lsls r2, r1, #1 │ │ │ │ - ldmia r5, {r3, r5, r6} │ │ │ │ + ldmia r5, {r4, r5, r6} │ │ │ │ lsls r5, r1, #1 │ │ │ │ - ldrsh r4, [r1, r3] │ │ │ │ + ldrsh r4, [r2, r3] │ │ │ │ lsls r0, r2, #1 │ │ │ │ - bne.n 33a8dc >::_M_default_append(unsigned int)@@Base+0xb7d18> │ │ │ │ + bne.n 33a8ec >::_M_default_append(unsigned int)@@Base+0xb7d28> │ │ │ │ lsls r5, r1, #1 │ │ │ │ - movs r0, #54 @ 0x36 │ │ │ │ + movs r0, #62 @ 0x3e │ │ │ │ lsls r5, r1, #1 │ │ │ │ - ldr r3, [pc, #576] @ (33ab60 >::_M_default_append(unsigned int)@@Base+0xb7f9c>) │ │ │ │ + ldr r3, [pc, #608] @ (33ab80 >::_M_default_append(unsigned int)@@Base+0xb7fbc>) │ │ │ │ lsls r0, r2, #1 │ │ │ │ - ldmia r2, {r2, r7} │ │ │ │ + ldmia r2, {r2, r3, r7} │ │ │ │ lsls r5, r1, #1 │ │ │ │ - ldmia r2!, {r1, r3, r7} │ │ │ │ + ldmia r2!, {r1, r4, r7} │ │ │ │ lsls r2, r1, #1 │ │ │ │ - b.n 33a1d8 >::_M_default_append(unsigned int)@@Base+0xb7614> │ │ │ │ + b.n 33a1e8 >::_M_default_append(unsigned int)@@Base+0xb7624> │ │ │ │ lsls r2, r1, #1 │ │ │ │ - beq.n 33a98c >::_M_default_append(unsigned int)@@Base+0xb7dc8> │ │ │ │ + beq.n 33a99c >::_M_default_append(unsigned int)@@Base+0xb7dd8> │ │ │ │ lsls r6, r1, #1 │ │ │ │ - ldr r1, [sp, #624] @ 0x270 │ │ │ │ + ldr r1, [sp, #656] @ 0x290 │ │ │ │ lsls r2, r1, #1 │ │ │ │ - ldr r1, [sp, #528] @ 0x210 │ │ │ │ + ldr r1, [sp, #560] @ 0x230 │ │ │ │ lsls r2, r1, #1 │ │ │ │ - @ instruction: 0xf672004a │ │ │ │ - ldmia r1!, {r2, r3, r5, r6, r7} │ │ │ │ + @ instruction: 0xf67a004a │ │ │ │ + ldmia r1!, {r2, r4, r5, r6, r7} │ │ │ │ lsls r2, r1, #1 │ │ │ │ - adds r7, #98 @ 0x62 │ │ │ │ + adds r7, #106 @ 0x6a │ │ │ │ lsls r3, r1, #1 │ │ │ │ - ldr r3, [pc, #496] @ (33ab38 >::_M_default_append(unsigned int)@@Base+0xb7f74>) │ │ │ │ + ldr r3, [pc, #528] @ (33ab58 >::_M_default_append(unsigned int)@@Base+0xb7f94>) │ │ │ │ lsls r3, r1, #1 │ │ │ │ - b.n 33b078 >::_M_default_append(unsigned int)@@Base+0xb84b4> │ │ │ │ + b.n 33b088 >::_M_default_append(unsigned int)@@Base+0xb84c4> │ │ │ │ lsls r2, r1, #1 │ │ │ │ - lsls r0, r7, #18 │ │ │ │ + lsls r0, r0, #19 │ │ │ │ lsls r3, r1, #1 │ │ │ │ - ldmia r7!, {r1, r3, r4, r6} │ │ │ │ + ldmia r7!, {r1, r5, r6} │ │ │ │ lsls r6, r1, #1 │ │ │ │ - it le │ │ │ │ - lslle r2, r1, #1 │ │ │ │ - stmia r2!, {r2, r3, r4, r5, r6} │ │ │ │ - lsls r5, r1, #1 │ │ │ │ - ldmia r1!, {r2, r7} │ │ │ │ + nop {14} │ │ │ │ + lsls r2, r1, #1 │ │ │ │ + stmia r2!, {r2, r7} │ │ │ │ lsls r5, r1, #1 │ │ │ │ ldmia r1!, {r2, r3, r7} │ │ │ │ lsls r5, r1, #1 │ │ │ │ - ldmia r2!, {r4, r5} │ │ │ │ + ldmia r1!, {r2, r4, r7} │ │ │ │ lsls r5, r1, #1 │ │ │ │ - cmp r0, #52 @ 0x34 │ │ │ │ + ldmia r2!, {r3, r4, r5} │ │ │ │ + lsls r5, r1, #1 │ │ │ │ + cmp r0, #60 @ 0x3c │ │ │ │ lsls r6, r1, #1 │ │ │ │ - ldr r0, [sp, #216] @ 0xd8 │ │ │ │ + ldr r0, [sp, #248] @ 0xf8 │ │ │ │ lsls r2, r1, #1 │ │ │ │ - ldmia r0!, {r1, r2, r5, r7} │ │ │ │ + ldmia r0!, {r1, r2, r3, r5, r7} │ │ │ │ lsls r2, r1, #1 │ │ │ │ - ldr r0, [sp, #88] @ 0x58 │ │ │ │ + ldr r0, [sp, #120] @ 0x78 │ │ │ │ lsls r2, r1, #1 │ │ │ │ - b.n 33ad9c >::_M_default_append(unsigned int)@@Base+0xb81d8> │ │ │ │ + b.n 33adac >::_M_default_append(unsigned int)@@Base+0xb81e8> │ │ │ │ lsls r2, r1, #1 │ │ │ │ - @ instruction: 0xf4a2004a │ │ │ │ - ldmia r5!, {r1, r3, r6, r7} │ │ │ │ + @ instruction: 0xf4aa004a │ │ │ │ + ldmia r5!, {r1, r4, r6, r7} │ │ │ │ lsls r6, r1, #1 │ │ │ │ - bkpt 0x0044 │ │ │ │ + bkpt 0x004c │ │ │ │ lsls r2, r1, #1 │ │ │ │ - adds r5, #116 @ 0x74 │ │ │ │ + adds r5, #124 @ 0x7c │ │ │ │ lsls r3, r1, #1 │ │ │ │ - ldr r1, [pc, #552] @ (33abb8 >::_M_default_append(unsigned int)@@Base+0xb7ff4>) │ │ │ │ + ldr r1, [pc, #584] @ (33abd8 >::_M_default_append(unsigned int)@@Base+0xb8014>) │ │ │ │ lsls r3, r1, #1 │ │ │ │ - lsls r0, r2, #11 │ │ │ │ + lsls r0, r3, #11 │ │ │ │ lsls r3, r1, #1 │ │ │ │ - bkpt 0x0076 │ │ │ │ + bkpt 0x007e │ │ │ │ lsls r5, r1, #1 │ │ │ │ - str r3, [sp, #576] @ 0x240 │ │ │ │ + str r3, [sp, #608] @ 0x260 │ │ │ │ lsls r7, r1, #1 │ │ │ │ - stmia r7!, {r3, r4, r5, r6} │ │ │ │ + stmia r7!, {r7} │ │ │ │ lsls r5, r1, #1 │ │ │ │ - pop {r3, r4, r7, pc} │ │ │ │ + pop {r5, r7, pc} │ │ │ │ lsls r5, r1, #1 │ │ │ │ - hlt 0x001a │ │ │ │ + hlt 0x0022 │ │ │ │ lsls r2, r1, #1 │ │ │ │ - pop {r1, r3, r4, r5, r6, pc} │ │ │ │ + pop {r1, r7, pc} │ │ │ │ lsls r5, r1, #1 │ │ │ │ - rev16 r4, r7 │ │ │ │ + hlt 0x0004 │ │ │ │ lsls r2, r1, #1 │ │ │ │ - beq.n 33a910 >::_M_default_append(unsigned int)@@Base+0xb7d4c> │ │ │ │ + beq.n 33a920 >::_M_default_append(unsigned int)@@Base+0xb7d5c> │ │ │ │ lsls r5, r1, #1 │ │ │ │ - str r6, [sp, #888] @ 0x378 │ │ │ │ + str r6, [sp, #920] @ 0x398 │ │ │ │ lsls r2, r1, #1 │ │ │ │ - cmp r4, pc │ │ │ │ + cmp ip, r0 │ │ │ │ lsls r4, r1, #1 │ │ │ │ - str r6, [sp, #600] @ 0x258 │ │ │ │ + str r6, [sp, #632] @ 0x278 │ │ │ │ lsls r2, r1, #1 │ │ │ │ - adds r4, r4, r6 │ │ │ │ + adds r4, r5, r6 │ │ │ │ lsls r5, r1, #1 │ │ │ │ - pop {r1, r4, r5, pc} │ │ │ │ + pop {r1, r3, r4, r5, pc} │ │ │ │ lsls r5, r1, #1 │ │ │ │ - pop {r1, r2, r3, r5, r6, r7} │ │ │ │ + pop {r1, r2, r4, r5, r6, r7} │ │ │ │ lsls r5, r1, #1 │ │ │ │ - pop {r2, r5, r6, r7} │ │ │ │ + pop {r2, r3, r5, r6, r7} │ │ │ │ lsls r5, r1, #1 │ │ │ │ - movs r2, #248 @ 0xf8 │ │ │ │ + movs r3, #0 │ │ │ │ lsls r6, r1, #1 │ │ │ │ - stmia r5!, {r1, r3, r5, r6} │ │ │ │ - lsls r5, r1, #1 │ │ │ │ stmia r5!, {r1, r4, r5, r6} │ │ │ │ lsls r5, r1, #1 │ │ │ │ stmia r5!, {r1, r3, r4, r5, r6} │ │ │ │ lsls r5, r1, #1 │ │ │ │ stmia r5!, {r1, r7} │ │ │ │ lsls r5, r1, #1 │ │ │ │ - pop {r1, r5, r6, pc} │ │ │ │ + stmia r5!, {r1, r3, r7} │ │ │ │ lsls r5, r1, #1 │ │ │ │ - add r7, sp, #216 @ 0xd8 │ │ │ │ + pop {r1, r3, r5, r6, pc} │ │ │ │ + lsls r5, r1, #1 │ │ │ │ + add r7, sp, #248 @ 0xf8 │ │ │ │ lsls r4, r1, #1 │ │ │ │ - cbnz r6, 33aa0e >::_M_default_append(unsigned int)@@Base+0xb7e4a> │ │ │ │ + cbnz r6, 33aa10 >::_M_default_append(unsigned int)@@Base+0xb7e4c> │ │ │ │ lsls r5, r1, #1 │ │ │ │ - @ instruction: 0xb682 │ │ │ │ + @ instruction: 0xb68a │ │ │ │ lsls r2, r1, #1 │ │ │ │ - cbnz r2, 33aa0c >::_M_default_append(unsigned int)@@Base+0xb7e48> │ │ │ │ + cbnz r2, 33aa0e >::_M_default_append(unsigned int)@@Base+0xb7e4a> │ │ │ │ lsls r5, r1, #1 │ │ │ │ - @ instruction: 0xb8c8 │ │ │ │ + @ instruction: 0xb8d0 │ │ │ │ lsls r5, r1, #1 │ │ │ │ - str r2, [sp, #368] @ 0x170 │ │ │ │ + str r2, [sp, #400] @ 0x190 │ │ │ │ lsls r2, r1, #1 │ │ │ │ - @ instruction: 0xb840 │ │ │ │ + @ instruction: 0xb848 │ │ │ │ lsls r5, r1, #1 │ │ │ │ - push {r2, r6, lr} │ │ │ │ + push {r2, r3, r6, lr} │ │ │ │ lsls r2, r1, #1 │ │ │ │ ldr r3, [sp, #64] @ 0x40 │ │ │ │ mov r1, r7 │ │ │ │ str r3, [sp, #16] │ │ │ │ mov r0, fp │ │ │ │ ldr r3, [sp, #68] @ 0x44 │ │ │ │ str r3, [sp, #12] │ │ │ │ @@ -928584,125 +928585,125 @@ │ │ │ │ mov r1, r4 │ │ │ │ add r0, pc │ │ │ │ bl 17e10 │ │ │ │ str r4, [sp, #28] │ │ │ │ b.w 339216 >::_M_default_append(unsigned int)@@Base+0xb6652> │ │ │ │ nop │ │ │ │ ... │ │ │ │ - cbnz r0, 33af1c >::_M_default_append(unsigned int)@@Base+0xb8358> │ │ │ │ + cbnz r0, 33af1e >::_M_default_append(unsigned int)@@Base+0xb835a> │ │ │ │ lsls r5, r1, #1 │ │ │ │ - asrs r0, r6, #21 │ │ │ │ + asrs r0, r7, #21 │ │ │ │ lsls r5, r1, #1 │ │ │ │ - @ instruction: 0xb6a6 │ │ │ │ + @ instruction: 0xb6ae │ │ │ │ lsls r5, r1, #1 │ │ │ │ - cbz r0, 33af8a >::_M_default_append(unsigned int)@@Base+0xb83c6> │ │ │ │ + cbz r0, 33af8c >::_M_default_append(unsigned int)@@Base+0xb83c8> │ │ │ │ lsls r2, r1, #1 │ │ │ │ - @ instruction: 0xb688 │ │ │ │ + @ instruction: 0xb690 │ │ │ │ lsls r5, r1, #1 │ │ │ │ - cbz r2, 33af8a >::_M_default_append(unsigned int)@@Base+0xb83c6> │ │ │ │ + cbz r2, 33af8c >::_M_default_append(unsigned int)@@Base+0xb83c8> │ │ │ │ lsls r2, r1, #1 │ │ │ │ - @ instruction: 0xb66a │ │ │ │ + cpsid i │ │ │ │ lsls r5, r1, #1 │ │ │ │ - cbz r2, 33af8a >::_M_default_append(unsigned int)@@Base+0xb83c6> │ │ │ │ + cbz r2, 33af8c >::_M_default_append(unsigned int)@@Base+0xb83c8> │ │ │ │ lsls r2, r1, #1 │ │ │ │ - cbnz r6, 33af5e >::_M_default_append(unsigned int)@@Base+0xb839a> │ │ │ │ + cbnz r6, 33af60 >::_M_default_append(unsigned int)@@Base+0xb839c> │ │ │ │ lsls r5, r1, #1 │ │ │ │ - @ instruction: 0xb636 │ │ │ │ + @ instruction: 0xb63e │ │ │ │ lsls r5, r1, #1 │ │ │ │ - cbz r0, 33af8a >::_M_default_append(unsigned int)@@Base+0xb83c6> │ │ │ │ + cbz r0, 33af8c >::_M_default_append(unsigned int)@@Base+0xb83c8> │ │ │ │ lsls r2, r1, #1 │ │ │ │ - asrs r6, r0, #19 │ │ │ │ + asrs r6, r1, #19 │ │ │ │ lsls r5, r1, #1 │ │ │ │ - @ instruction: 0xb856 │ │ │ │ + @ instruction: 0xb85e │ │ │ │ lsls r5, r1, #1 │ │ │ │ - push {r2, r3, r4, r5, r6, r7, lr} │ │ │ │ + @ instruction: 0xb604 │ │ │ │ lsls r5, r1, #1 │ │ │ │ - uxtb r6, r7 │ │ │ │ + cbz r6, 33af8c >::_M_default_append(unsigned int)@@Base+0xb83c8> │ │ │ │ lsls r2, r1, #1 │ │ │ │ - cbnz r4, 33af62 >::_M_default_append(unsigned int)@@Base+0xb839e> │ │ │ │ + cbnz r4, 33af64 >::_M_default_append(unsigned int)@@Base+0xb83a0> │ │ │ │ lsls r5, r1, #1 │ │ │ │ - push {r1, r4, r6, r7, lr} │ │ │ │ + push {r1, r3, r4, r6, r7, lr} │ │ │ │ lsls r5, r1, #1 │ │ │ │ - uxtb r4, r2 │ │ │ │ + uxtb r4, r3 │ │ │ │ lsls r2, r1, #1 │ │ │ │ - bkpt 0x00cc │ │ │ │ + bkpt 0x00d4 │ │ │ │ lsls r5, r1, #1 │ │ │ │ - adds r6, #56 @ 0x38 │ │ │ │ + adds r6, #64 @ 0x40 │ │ │ │ lsls r6, r1, #1 │ │ │ │ - stmia r5!, {r1, r2, r5, r6, r7} │ │ │ │ + stmia r5!, {r1, r2, r3, r5, r6, r7} │ │ │ │ lsls r5, r1, #1 │ │ │ │ - bkpt 0x00a6 │ │ │ │ + bkpt 0x00ae │ │ │ │ lsls r5, r1, #1 │ │ │ │ - it le │ │ │ │ - lslle r5, r1, #1 │ │ │ │ - bkpt 0x009c │ │ │ │ + nop {14} │ │ │ │ lsls r5, r1, #1 │ │ │ │ - push {r1, r4, lr} │ │ │ │ + bkpt 0x00a4 │ │ │ │ lsls r5, r1, #1 │ │ │ │ - pop {r2, r3, r6, pc} │ │ │ │ + push {r1, r3, r4, lr} │ │ │ │ lsls r5, r1, #1 │ │ │ │ - adds r5, #30 │ │ │ │ + pop {r2, r4, r6, pc} │ │ │ │ + lsls r5, r1, #1 │ │ │ │ + adds r5, #38 @ 0x26 │ │ │ │ lsls r6, r1, #1 │ │ │ │ - bkpt 0x00c6 │ │ │ │ + bkpt 0x00ce │ │ │ │ lsls r5, r1, #1 │ │ │ │ - asrs r6, r0, #12 │ │ │ │ + asrs r6, r1, #12 │ │ │ │ lsls r5, r1, #1 │ │ │ │ - push {r2, r3, r4, r5} │ │ │ │ + push {r2, r6} │ │ │ │ lsls r5, r1, #1 │ │ │ │ - cbz r0, 33af9c >::_M_default_append(unsigned int)@@Base+0xb83d8> │ │ │ │ + cbz r0, 33af9e >::_M_default_append(unsigned int)@@Base+0xb83da> │ │ │ │ lsls r2, r1, #1 │ │ │ │ - push {r5} │ │ │ │ + push {r3, r5} │ │ │ │ lsls r5, r1, #1 │ │ │ │ - cbz r2, 33af9c >::_M_default_append(unsigned int)@@Base+0xb83d8> │ │ │ │ + cbz r2, 33af9e >::_M_default_append(unsigned int)@@Base+0xb83da> │ │ │ │ lsls r2, r1, #1 │ │ │ │ - pop {r1, r2, r3, r4, r7, pc} │ │ │ │ + pop {r1, r2, r5, r7, pc} │ │ │ │ lsls r5, r1, #1 │ │ │ │ - push {r3} │ │ │ │ + push {r4} │ │ │ │ lsls r5, r1, #1 │ │ │ │ - ldrh r6, [r2, #44] @ 0x2c │ │ │ │ + ldrh r6, [r3, #44] @ 0x2c │ │ │ │ lsls r2, r1, #1 │ │ │ │ - adds r4, r3, #1 │ │ │ │ + adds r4, r4, #1 │ │ │ │ lsls r6, r1, #1 │ │ │ │ - cbz r0, 33b012 >::_M_default_append(unsigned int)@@Base+0xb844e> │ │ │ │ + cbz r0, 33b014 >::_M_default_append(unsigned int)@@Base+0xb8450> │ │ │ │ lsls r5, r1, #1 │ │ │ │ - sub sp, #168 @ 0xa8 │ │ │ │ + sub sp, #200 @ 0xc8 │ │ │ │ lsls r2, r1, #1 │ │ │ │ - cbz r6, 33b010 >::_M_default_append(unsigned int)@@Base+0xb844c> │ │ │ │ + cbz r6, 33b012 >::_M_default_append(unsigned int)@@Base+0xb844e> │ │ │ │ lsls r5, r1, #1 │ │ │ │ - sub sp, #32 │ │ │ │ + sub sp, #64 @ 0x40 │ │ │ │ lsls r2, r1, #1 │ │ │ │ - str r2, [sp, #648] @ 0x288 │ │ │ │ + str r2, [sp, #680] @ 0x2a8 │ │ │ │ lsls r5, r1, #1 │ │ │ │ - ldr r6, [r6, #116] @ 0x74 │ │ │ │ + ldr r6, [r7, #116] @ 0x74 │ │ │ │ lsls r7, r1, #1 │ │ │ │ - add r7, pc, #896 @ (adr r7, 33b340 >::_M_default_append(unsigned int)@@Base+0xb877c>) │ │ │ │ + add r7, pc, #928 @ (adr r7, 33b360 >::_M_default_append(unsigned int)@@Base+0xb879c>) │ │ │ │ lsls r5, r1, #1 │ │ │ │ - cbz r2, 33b004 >::_M_default_append(unsigned int)@@Base+0xb8440> │ │ │ │ + cbz r2, 33b006 >::_M_default_append(unsigned int)@@Base+0xb8442> │ │ │ │ lsls r5, r1, #1 │ │ │ │ - add sp, #24 │ │ │ │ + add sp, #56 @ 0x38 │ │ │ │ lsls r2, r1, #1 │ │ │ │ - uxtb r2, r4 │ │ │ │ + uxtb r2, r5 │ │ │ │ lsls r5, r1, #1 │ │ │ │ - add r7, sp, #920 @ 0x398 │ │ │ │ + add r7, sp, #952 @ 0x3b8 │ │ │ │ lsls r2, r1, #1 │ │ │ │ - ldrh r6, [r3, #0] │ │ │ │ + ldrh r6, [r4, #0] │ │ │ │ lsls r7, r1, #1 │ │ │ │ - push {r1, r2, r3, r5} │ │ │ │ + push {r1, r2, r4, r5} │ │ │ │ lsls r5, r1, #1 │ │ │ │ - sxth r0, r6 │ │ │ │ + sxth r0, r7 │ │ │ │ lsls r5, r1, #1 │ │ │ │ - pop {r2, r3, pc} │ │ │ │ + pop {r2, r4, pc} │ │ │ │ lsls r5, r1, #1 │ │ │ │ - sxth r4, r2 │ │ │ │ + sxth r4, r3 │ │ │ │ lsls r5, r1, #1 │ │ │ │ - add r7, sp, #96 @ 0x60 │ │ │ │ + add r7, sp, #128 @ 0x80 │ │ │ │ lsls r2, r1, #1 │ │ │ │ - cbz r6, 33b028 >::_M_default_append(unsigned int)@@Base+0xb8464> │ │ │ │ + cbz r6, 33b02a >::_M_default_append(unsigned int)@@Base+0xb8466> │ │ │ │ lsls r5, r1, #1 │ │ │ │ - add r6, sp, #1000 @ 0x3e8 │ │ │ │ + add r7, sp, #8 │ │ │ │ lsls r2, r1, #1 │ │ │ │ add r3, sp, #348 @ 0x15c │ │ │ │ vmov.f64 d7, #112 @ 0x3f800000 1.0 │ │ │ │ ldr r2, [sp, #36] @ 0x24 │ │ │ │ mov r1, r3 │ │ │ │ mov r0, fp │ │ │ │ str r3, [sp, #96] @ 0x60 │ │ │ │ @@ -929913,181 +929914,181 @@ │ │ │ │ bl 17c90 │ │ │ │ ldr r0, [pc, #344] @ (33be8c >::_M_default_append(unsigned int)@@Base+0xb92c8>) │ │ │ │ mov r1, r6 │ │ │ │ add r0, pc │ │ │ │ bl 17e10 │ │ │ │ str r6, [sp, #28] │ │ │ │ b.w 339216 >::_M_default_append(unsigned int)@@Base+0xb6652> │ │ │ │ - cbnz r4, 33bd86 >::_M_default_append(unsigned int)@@Base+0xb91c2> │ │ │ │ + cbnz r4, 33bd88 >::_M_default_append(unsigned int)@@Base+0xb91c4> │ │ │ │ lsls r5, r1, #1 │ │ │ │ - ldrh r6, [r4, #18] │ │ │ │ + ldrh r6, [r5, #18] │ │ │ │ lsls r2, r1, #1 │ │ │ │ - revsh r2, r5 │ │ │ │ + revsh r2, r6 │ │ │ │ lsls r5, r1, #1 │ │ │ │ - revsh r2, r0 │ │ │ │ + revsh r2, r1 │ │ │ │ lsls r5, r1, #1 │ │ │ │ - revsh r2, r0 │ │ │ │ + revsh r2, r1 │ │ │ │ lsls r5, r1, #1 │ │ │ │ - lsrs r6, r0, #21 │ │ │ │ + lsrs r6, r1, #21 │ │ │ │ lsls r5, r1, #1 │ │ │ │ - ldrh r2, [r1, #12] │ │ │ │ + ldrh r2, [r2, #12] │ │ │ │ lsls r2, r1, #1 │ │ │ │ - add r7, sp, #696 @ 0x2b8 │ │ │ │ + add r7, sp, #728 @ 0x2d8 │ │ │ │ lsls r5, r1, #1 │ │ │ │ - add r4, sp, #704 @ 0x2c0 │ │ │ │ + add r4, sp, #736 @ 0x2e0 │ │ │ │ lsls r2, r1, #1 │ │ │ │ - add r7, sp, #504 @ 0x1f8 │ │ │ │ + add r7, sp, #536 @ 0x218 │ │ │ │ lsls r5, r1, #1 │ │ │ │ - add r4, sp, #512 @ 0x200 │ │ │ │ + add r4, sp, #544 @ 0x220 │ │ │ │ lsls r2, r1, #1 │ │ │ │ - add r7, sp, #368 @ 0x170 │ │ │ │ + add r7, sp, #400 @ 0x190 │ │ │ │ lsls r5, r1, #1 │ │ │ │ - add r4, sp, #376 @ 0x178 │ │ │ │ + add r4, sp, #408 @ 0x198 │ │ │ │ lsls r2, r1, #1 │ │ │ │ - lsrs r2, r5, #23 │ │ │ │ + lsrs r2, r6, #23 │ │ │ │ lsls r5, r1, #1 │ │ │ │ - add r6, sp, #1000 @ 0x3e8 │ │ │ │ + add r7, sp, #8 │ │ │ │ lsls r5, r1, #1 │ │ │ │ - add r3, sp, #1008 @ 0x3f0 │ │ │ │ + add r4, sp, #16 │ │ │ │ lsls r2, r1, #1 │ │ │ │ - add r6, sp, #856 @ 0x358 │ │ │ │ + add r6, sp, #888 @ 0x378 │ │ │ │ lsls r5, r1, #1 │ │ │ │ - add r3, sp, #864 @ 0x360 │ │ │ │ + add r3, sp, #896 @ 0x380 │ │ │ │ lsls r2, r1, #1 │ │ │ │ - add r6, sp, #720 @ 0x2d0 │ │ │ │ + add r6, sp, #752 @ 0x2f0 │ │ │ │ lsls r5, r1, #1 │ │ │ │ - add r3, sp, #728 @ 0x2d8 │ │ │ │ + add r3, sp, #760 @ 0x2f8 │ │ │ │ lsls r2, r1, #1 │ │ │ │ - ldr r4, [r5, #124] @ 0x7c │ │ │ │ + ldr r4, [r6, #124] @ 0x7c │ │ │ │ lsls r3, r1, #1 │ │ │ │ - ldrh r4, [r5, #0] │ │ │ │ + ldrh r4, [r6, #0] │ │ │ │ lsls r2, r1, #1 │ │ │ │ - ldrh r4, [r4, #0] │ │ │ │ + ldrh r4, [r5, #0] │ │ │ │ lsls r2, r1, #1 │ │ │ │ - strh r2, [r0, #58] @ 0x3a │ │ │ │ + strh r2, [r1, #58] @ 0x3a │ │ │ │ lsls r2, r1, #1 │ │ │ │ - add r5, sp, #400 @ 0x190 │ │ │ │ + add r5, sp, #432 @ 0x1b0 │ │ │ │ lsls r5, r1, #1 │ │ │ │ - add r2, sp, #408 @ 0x198 │ │ │ │ + add r2, sp, #440 @ 0x1b8 │ │ │ │ lsls r2, r1, #1 │ │ │ │ - @ instruction: 0xb862 │ │ │ │ + @ instruction: 0xb86a │ │ │ │ lsls r5, r1, #1 │ │ │ │ - strh r4, [r4, #54] @ 0x36 │ │ │ │ + strh r4, [r5, #54] @ 0x36 │ │ │ │ lsls r2, r1, #1 │ │ │ │ - strh r2, [r1, #54] @ 0x36 │ │ │ │ + strh r2, [r2, #54] @ 0x36 │ │ │ │ lsls r2, r1, #1 │ │ │ │ - add r4, sp, #944 @ 0x3b0 │ │ │ │ + add r4, sp, #976 @ 0x3d0 │ │ │ │ lsls r5, r1, #1 │ │ │ │ - add r1, sp, #952 @ 0x3b8 │ │ │ │ + add r1, sp, #984 @ 0x3d8 │ │ │ │ lsls r2, r1, #1 │ │ │ │ - ldrb r4, [r6, #22] │ │ │ │ + ldrb r4, [r7, #22] │ │ │ │ lsls r7, r1, #1 │ │ │ │ - ldmia r4, {r1, r4, r6, r7} │ │ │ │ + ldmia r4, {r1, r3, r4, r6, r7} │ │ │ │ lsls r2, r1, #1 │ │ │ │ - stmia r0!, {r2} │ │ │ │ + stmia r0!, {r2, r3} │ │ │ │ lsls r3, r1, #1 │ │ │ │ - itee mi │ │ │ │ - lslmi r3, r1, #1 │ │ │ │ - strhpl r6, [r6, #40] @ 0x28 │ │ │ │ + itet pl │ │ │ │ + lslpl r3, r1, #1 │ │ │ │ + strhmi r6, [r7, #40] @ 0x28 │ │ │ │ lslpl r2, r1, #1 │ │ │ │ - ldrb r4, [r0, #17] │ │ │ │ + ldrb r4, [r1, #17] │ │ │ │ lsls r7, r1, #1 │ │ │ │ - strh r4, [r1, #6] │ │ │ │ + strh r4, [r2, #6] │ │ │ │ lsls r7, r1, #1 │ │ │ │ - push {r1, r2, r4, r5, r6, lr} │ │ │ │ + push {r1, r2, r3, r4, r5, r6, lr} │ │ │ │ lsls r5, r1, #1 │ │ │ │ - strh r2, [r3, #36] @ 0x24 │ │ │ │ + strh r2, [r4, #36] @ 0x24 │ │ │ │ lsls r2, r1, #1 │ │ │ │ - ldr r2, [r5, #60] @ 0x3c │ │ │ │ + ldr r2, [r6, #60] @ 0x3c │ │ │ │ lsls r3, r1, #1 │ │ │ │ - strh r2, [r5, #32] │ │ │ │ + strh r2, [r6, #32] │ │ │ │ lsls r2, r1, #1 │ │ │ │ - bkpt 0x0006 │ │ │ │ + bkpt 0x000e │ │ │ │ lsls r3, r1, #1 │ │ │ │ - pop {r2, r3, r4, r6, pc} │ │ │ │ + pop {r2, r5, r6, pc} │ │ │ │ lsls r3, r1, #1 │ │ │ │ - strh r4, [r0, #26] │ │ │ │ + strh r4, [r1, #26] │ │ │ │ lsls r2, r1, #1 │ │ │ │ - ldrb r6, [r3, #28] │ │ │ │ + ldrb r6, [r4, #28] │ │ │ │ lsls r7, r1, #1 │ │ │ │ - cbz r2, 33be72 >::_M_default_append(unsigned int)@@Base+0xb92ae> │ │ │ │ + cbz r2, 33be74 >::_M_default_append(unsigned int)@@Base+0xb92b0> │ │ │ │ lsls r5, r1, #1 │ │ │ │ - strh r6, [r7, #22] │ │ │ │ + strh r6, [r0, #24] │ │ │ │ lsls r2, r1, #1 │ │ │ │ - add r1, sp, #128 @ 0x80 │ │ │ │ + add r1, sp, #160 @ 0xa0 │ │ │ │ lsls r5, r1, #1 │ │ │ │ - add r6, pc, #136 @ (adr r6, 33be90 >::_M_default_append(unsigned int)@@Base+0xb92cc>) │ │ │ │ + add r6, pc, #168 @ (adr r6, 33beb0 >::_M_default_append(unsigned int)@@Base+0xb92ec>) │ │ │ │ lsls r2, r1, #1 │ │ │ │ - pop {r1, r5, r7} │ │ │ │ + pop {r1, r3, r5, r7} │ │ │ │ lsls r3, r1, #1 │ │ │ │ - cbz r0, 33be60 >::_M_default_append(unsigned int)@@Base+0xb929c> │ │ │ │ + cbz r0, 33be62 >::_M_default_append(unsigned int)@@Base+0xb929e> │ │ │ │ lsls r5, r1, #1 │ │ │ │ - strh r4, [r7, #18] │ │ │ │ + strh r4, [r0, #20] │ │ │ │ lsls r2, r1, #1 │ │ │ │ - add r0, sp, #752 @ 0x2f0 │ │ │ │ + add r0, sp, #784 @ 0x310 │ │ │ │ lsls r5, r1, #1 │ │ │ │ - strh r4, [r4, #16] │ │ │ │ + strh r4, [r5, #16] │ │ │ │ lsls r2, r1, #1 │ │ │ │ - ldmia r0!, {r1, r2, r4, r6} │ │ │ │ + ldmia r0!, {r1, r2, r3, r4, r6} │ │ │ │ lsls r2, r1, #1 │ │ │ │ - add r7, pc, #952 @ (adr r7, 33c1dc >::_M_default_append(unsigned int)@@Base+0xb9618>) │ │ │ │ + add r7, pc, #984 @ (adr r7, 33c1fc >::_M_default_append(unsigned int)@@Base+0xb9638>) │ │ │ │ lsls r5, r1, #1 │ │ │ │ - add r4, pc, #960 @ (adr r4, 33c1e8 >::_M_default_append(unsigned int)@@Base+0xb9624>) │ │ │ │ + add r4, pc, #992 @ (adr r4, 33c208 >::_M_default_append(unsigned int)@@Base+0xb9644>) │ │ │ │ lsls r2, r1, #1 │ │ │ │ - strh r4, [r1, #12] │ │ │ │ + strh r4, [r2, #12] │ │ │ │ lsls r2, r1, #1 │ │ │ │ - add r7, pc, #688 @ (adr r7, 33c0e0 >::_M_default_append(unsigned int)@@Base+0xb951c>) │ │ │ │ + add r7, pc, #720 @ (adr r7, 33c100 >::_M_default_append(unsigned int)@@Base+0xb953c>) │ │ │ │ lsls r5, r1, #1 │ │ │ │ - add r4, pc, #696 @ (adr r4, 33c0ec >::_M_default_append(unsigned int)@@Base+0xb9528>) │ │ │ │ + add r4, pc, #728 @ (adr r4, 33c10c >::_M_default_append(unsigned int)@@Base+0xb9548>) │ │ │ │ lsls r2, r1, #1 │ │ │ │ - asrs r4, r6, #15 │ │ │ │ + asrs r4, r7, #15 │ │ │ │ lsls r2, r1, #1 │ │ │ │ - strh r4, [r4, #8] │ │ │ │ + strh r4, [r5, #8] │ │ │ │ lsls r2, r1, #1 │ │ │ │ - add r7, pc, #136 @ (adr r7, 33bec8 >::_M_default_append(unsigned int)@@Base+0xb9304>) │ │ │ │ + add r7, pc, #168 @ (adr r7, 33bee8 >::_M_default_append(unsigned int)@@Base+0xb9324>) │ │ │ │ lsls r5, r1, #1 │ │ │ │ - add r4, pc, #144 @ (adr r4, 33bed4 >::_M_default_append(unsigned int)@@Base+0xb9310>) │ │ │ │ + add r4, pc, #176 @ (adr r4, 33bef4 >::_M_default_append(unsigned int)@@Base+0xb9330>) │ │ │ │ lsls r2, r1, #1 │ │ │ │ - asrs r6, r5, #13 │ │ │ │ + asrs r6, r6, #13 │ │ │ │ lsls r2, r1, #1 │ │ │ │ - strh r0, [r2, #4] │ │ │ │ + strh r0, [r3, #4] │ │ │ │ lsls r2, r1, #1 │ │ │ │ - strh r4, [r6, #2] │ │ │ │ + strh r4, [r7, #2] │ │ │ │ lsls r2, r1, #1 │ │ │ │ - rev16 r4, r2 │ │ │ │ + rev16 r4, r3 │ │ │ │ lsls r3, r1, #1 │ │ │ │ - add sp, #152 @ 0x98 │ │ │ │ + add sp, #184 @ 0xb8 │ │ │ │ lsls r5, r1, #1 │ │ │ │ - add r6, pc, #320 @ (adr r6, 33bf9c >::_M_default_append(unsigned int)@@Base+0xb93d8>) │ │ │ │ + add r6, pc, #352 @ (adr r6, 33bfbc >::_M_default_append(unsigned int)@@Base+0xb93f8>) │ │ │ │ lsls r5, r1, #1 │ │ │ │ - add r3, pc, #336 @ (adr r3, 33bfb0 >::_M_default_append(unsigned int)@@Base+0xb93ec>) │ │ │ │ + add r3, pc, #368 @ (adr r3, 33bfd0 >::_M_default_append(unsigned int)@@Base+0xb940c>) │ │ │ │ lsls r2, r1, #1 │ │ │ │ - add r6, pc, #192 @ (adr r6, 33bf24 >::_M_default_append(unsigned int)@@Base+0xb9360>) │ │ │ │ + add r6, pc, #224 @ (adr r6, 33bf44 >::_M_default_append(unsigned int)@@Base+0xb9380>) │ │ │ │ lsls r5, r1, #1 │ │ │ │ - add r3, pc, #208 @ (adr r3, 33bf38 >::_M_default_append(unsigned int)@@Base+0xb9374>) │ │ │ │ + add r3, pc, #240 @ (adr r3, 33bf58 >::_M_default_append(unsigned int)@@Base+0xb9394>) │ │ │ │ lsls r2, r1, #1 │ │ │ │ - add r7, sp, #624 @ 0x270 │ │ │ │ + add r7, sp, #656 @ 0x290 │ │ │ │ lsls r5, r1, #1 │ │ │ │ - add r7, sp, #616 @ 0x268 │ │ │ │ + add r7, sp, #648 @ 0x288 │ │ │ │ lsls r5, r1, #1 │ │ │ │ - add r7, sp, #752 @ 0x2f0 │ │ │ │ + add r7, sp, #784 @ 0x310 │ │ │ │ lsls r5, r1, #1 │ │ │ │ - ldrb r4, [r4, #27] │ │ │ │ + ldrb r4, [r5, #27] │ │ │ │ lsls r2, r1, #1 │ │ │ │ - add r5, pc, #152 @ (adr r5, 33bf14 >::_M_default_append(unsigned int)@@Base+0xb9350>) │ │ │ │ + add r5, pc, #184 @ (adr r5, 33bf34 >::_M_default_append(unsigned int)@@Base+0xb9370>) │ │ │ │ lsls r5, r1, #1 │ │ │ │ - add r4, pc, #488 @ (adr r4, 33c068 >::_M_default_append(unsigned int)@@Base+0xb94a4>) │ │ │ │ + add r4, pc, #520 @ (adr r4, 33c088 >::_M_default_append(unsigned int)@@Base+0xb94c4>) │ │ │ │ lsls r5, r1, #1 │ │ │ │ - add r3, pc, #880 @ (adr r3, 33c1f4 >::_M_default_append(unsigned int)@@Base+0xb9630>) │ │ │ │ + add r3, pc, #912 @ (adr r3, 33c214 >::_M_default_append(unsigned int)@@Base+0xb9650>) │ │ │ │ lsls r5, r1, #1 │ │ │ │ - add r0, pc, #896 @ (adr r0, 33c208 >::_M_default_append(unsigned int)@@Base+0xb9644>) │ │ │ │ + add r0, pc, #928 @ (adr r0, 33c228 >::_M_default_append(unsigned int)@@Base+0xb9664>) │ │ │ │ lsls r2, r1, #1 │ │ │ │ - add r3, pc, #752 @ (adr r3, 33c17c >::_M_default_append(unsigned int)@@Base+0xb95b8>) │ │ │ │ + add r3, pc, #784 @ (adr r3, 33c19c >::_M_default_append(unsigned int)@@Base+0xb95d8>) │ │ │ │ lsls r5, r1, #1 │ │ │ │ - add r0, pc, #768 @ (adr r0, 33c190 >::_M_default_append(unsigned int)@@Base+0xb95cc>) │ │ │ │ + add r0, pc, #800 @ (adr r0, 33c1b0 >::_M_default_append(unsigned int)@@Base+0xb95ec>) │ │ │ │ lsls r2, r1, #1 │ │ │ │ str r5, [sp, #4] │ │ │ │ mov r1, r7 │ │ │ │ mov r0, fp │ │ │ │ vmov.f64 d0, #112 @ 0x3f800000 1.0 │ │ │ │ ldr r3, [r4, #0] │ │ │ │ str r3, [sp, #0] │ │ │ │ @@ -930317,70 +930318,70 @@ │ │ │ │ bl 17c90 │ │ │ │ ldr r0, [pc, #124] @ (33c16c >::_M_default_append(unsigned int)@@Base+0xb95a8>) │ │ │ │ mov r1, r5 │ │ │ │ add r0, pc │ │ │ │ bl 17e10 │ │ │ │ str r5, [sp, #28] │ │ │ │ b.w 33aeca >::_M_default_append(unsigned int)@@Base+0xb8306> │ │ │ │ - add r2, pc, #128 @ (adr r2, 33c180 >::_M_default_append(unsigned int)@@Base+0xb95bc>) │ │ │ │ + add r2, pc, #160 @ (adr r2, 33c1a0 >::_M_default_append(unsigned int)@@Base+0xb95dc>) │ │ │ │ lsls r5, r1, #1 │ │ │ │ - ldr r7, [sp, #144] @ 0x90 │ │ │ │ + ldr r7, [sp, #176] @ 0xb0 │ │ │ │ lsls r2, r1, #1 │ │ │ │ - add r1, pc, #832 @ (adr r1, 33c448 >::_M_default_append(unsigned int)@@Base+0xb9884>) │ │ │ │ + add r1, pc, #864 @ (adr r1, 33c468 >::_M_default_append(unsigned int)@@Base+0xb98a4>) │ │ │ │ lsls r5, r1, #1 │ │ │ │ - ldr r6, [sp, #848] @ 0x350 │ │ │ │ + ldr r6, [sp, #880] @ 0x370 │ │ │ │ lsls r2, r1, #1 │ │ │ │ - add r1, pc, #720 @ (adr r1, 33c3e0 >::_M_default_append(unsigned int)@@Base+0xb981c>) │ │ │ │ + add r1, pc, #752 @ (adr r1, 33c400 >::_M_default_append(unsigned int)@@Base+0xb983c>) │ │ │ │ lsls r5, r1, #1 │ │ │ │ - ldr r6, [sp, #728] @ 0x2d8 │ │ │ │ + ldr r6, [sp, #760] @ 0x2f8 │ │ │ │ lsls r2, r1, #1 │ │ │ │ - add r1, pc, #608 @ (adr r1, 33c378 >::_M_default_append(unsigned int)@@Base+0xb97b4>) │ │ │ │ + add r1, pc, #640 @ (adr r1, 33c398 >::_M_default_append(unsigned int)@@Base+0xb97d4>) │ │ │ │ lsls r5, r1, #1 │ │ │ │ - ldr r6, [sp, #616] @ 0x268 │ │ │ │ + ldr r6, [sp, #648] @ 0x288 │ │ │ │ lsls r2, r1, #1 │ │ │ │ - add r1, pc, #480 @ (adr r1, 33c300 >::_M_default_append(unsigned int)@@Base+0xb973c>) │ │ │ │ + add r1, pc, #512 @ (adr r1, 33c320 >::_M_default_append(unsigned int)@@Base+0xb975c>) │ │ │ │ lsls r5, r1, #1 │ │ │ │ - ldr r6, [sp, #496] @ 0x1f0 │ │ │ │ + ldr r6, [sp, #528] @ 0x210 │ │ │ │ lsls r2, r1, #1 │ │ │ │ - add r1, pc, #304 @ (adr r1, 33c258 >::_M_default_append(unsigned int)@@Base+0xb9694>) │ │ │ │ + add r1, pc, #336 @ (adr r1, 33c278 >::_M_default_append(unsigned int)@@Base+0xb96b4>) │ │ │ │ lsls r5, r1, #1 │ │ │ │ - ldr r6, [sp, #320] @ 0x140 │ │ │ │ + ldr r6, [sp, #352] @ 0x160 │ │ │ │ lsls r2, r1, #1 │ │ │ │ - add r2, pc, #632 @ (adr r2, 33c3a8 >::_M_default_append(unsigned int)@@Base+0xb97e4>) │ │ │ │ + add r2, pc, #664 @ (adr r2, 33c3c8 >::_M_default_append(unsigned int)@@Base+0xb9804>) │ │ │ │ lsls r5, r1, #1 │ │ │ │ - add r1, pc, #112 @ (adr r1, 33c1a4 >::_M_default_append(unsigned int)@@Base+0xb95e0>) │ │ │ │ + add r1, pc, #144 @ (adr r1, 33c1c4 >::_M_default_append(unsigned int)@@Base+0xb9600>) │ │ │ │ lsls r5, r1, #1 │ │ │ │ - ldr r6, [sp, #128] @ 0x80 │ │ │ │ + ldr r6, [sp, #160] @ 0xa0 │ │ │ │ lsls r2, r1, #1 │ │ │ │ - add r0, pc, #1008 @ (adr r0, 33c52c >::_M_default_append(unsigned int)@@Base+0xb9968>) │ │ │ │ + add r1, pc, #16 @ (adr r1, 33c14c >::_M_default_append(unsigned int)@@Base+0xb9588>) │ │ │ │ lsls r5, r1, #1 │ │ │ │ - ldr r6, [sp, #0] │ │ │ │ + ldr r6, [sp, #32] │ │ │ │ lsls r2, r1, #1 │ │ │ │ - add r3, sp, #240 @ 0xf0 │ │ │ │ + add r3, sp, #272 @ 0x110 │ │ │ │ lsls r5, r1, #1 │ │ │ │ - vhadd.u q8, q7, q6 │ │ │ │ - add r0, pc, #712 @ (adr r0, 33c414 >::_M_default_append(unsigned int)@@Base+0xb9850>) │ │ │ │ + vmla.i q0, q3, d0[3] │ │ │ │ + add r0, pc, #744 @ (adr r0, 33c434 >::_M_default_append(unsigned int)@@Base+0xb9870>) │ │ │ │ lsls r5, r1, #1 │ │ │ │ - ldr r5, [sp, #728] @ 0x2d8 │ │ │ │ + ldr r5, [sp, #760] @ 0x2f8 │ │ │ │ lsls r2, r1, #1 │ │ │ │ - add r2, sp, #336 @ 0x150 │ │ │ │ + add r2, sp, #368 @ 0x170 │ │ │ │ lsls r5, r1, #1 │ │ │ │ - add r2, sp, #656 @ 0x290 │ │ │ │ + add r2, sp, #688 @ 0x2b0 │ │ │ │ lsls r5, r1, #1 │ │ │ │ - add r0, pc, #392 @ (adr r0, 33c2e4 >::_M_default_append(unsigned int)@@Base+0xb9720>) │ │ │ │ + add r0, pc, #424 @ (adr r0, 33c304 >::_M_default_append(unsigned int)@@Base+0xb9740>) │ │ │ │ lsls r5, r1, #1 │ │ │ │ - ldr r5, [sp, #408] @ 0x198 │ │ │ │ + ldr r5, [sp, #440] @ 0x1b8 │ │ │ │ lsls r2, r1, #1 │ │ │ │ - add r2, sp, #808 @ 0x328 │ │ │ │ + add r2, sp, #840 @ 0x348 │ │ │ │ lsls r5, r1, #1 │ │ │ │ - add r2, sp, #896 @ 0x380 │ │ │ │ + add r2, sp, #928 @ 0x3a0 │ │ │ │ lsls r5, r1, #1 │ │ │ │ - add r0, pc, #0 @ (adr r0, 33c16c >::_M_default_append(unsigned int)@@Base+0xb95a8>) │ │ │ │ + add r0, pc, #32 @ (adr r0, 33c18c >::_M_default_append(unsigned int)@@Base+0xb95c8>) │ │ │ │ lsls r5, r1, #1 │ │ │ │ - ldr r5, [sp, #16] │ │ │ │ + ldr r5, [sp, #48] @ 0x30 │ │ │ │ lsls r2, r1, #1 │ │ │ │ push {lr} │ │ │ │ mov.w ip, #4096 @ 0x1000 │ │ │ │ sub.w ip, sp, ip │ │ │ │ str.w r0, [ip, #4040] @ 0xfc8 │ │ │ │ sub sp, #52 @ 0x34 │ │ │ │ vmov.f64 d7, d1 │ │ │ │ @@ -930426,17 +930427,17 @@ │ │ │ │ ldr r1, [sp, #44] @ 0x2c │ │ │ │ add r0, pc │ │ │ │ bl 17e10 │ │ │ │ ldr r3, [sp, #44] @ 0x2c │ │ │ │ mov r0, r3 │ │ │ │ add sp, #52 @ 0x34 │ │ │ │ pop {pc} │ │ │ │ - ldr r7, [sp, #72] @ 0x48 │ │ │ │ + ldr r7, [sp, #104] @ 0x68 │ │ │ │ lsls r5, r1, #1 │ │ │ │ - ldr r4, [sp, #88] @ 0x58 │ │ │ │ + ldr r4, [sp, #120] @ 0x78 │ │ │ │ lsls r2, r1, #1 │ │ │ │ movs r0, r0 │ │ │ │ movs r0, r0 │ │ │ │ mov r0, r1 │ │ │ │ bx lr │ │ │ │ subs r0, r1, r2 │ │ │ │ clz r0, r0 │ │ │ │ @@ -930486,15 +930487,15 @@ │ │ │ │ add sp, #16 │ │ │ │ pop {r4, pc} │ │ │ │ blx 1172c <__stack_chk_fail@plt> │ │ │ │ movs r7, #226 @ 0xe2 │ │ │ │ lsls r6, r2, #1 │ │ │ │ asrs r0, r7, #6 │ │ │ │ movs r0, r0 │ │ │ │ - add r2, sp, #448 @ 0x1c0 │ │ │ │ + add r2, sp, #480 @ 0x1e0 │ │ │ │ lsls r5, r1, #1 │ │ │ │ movs r7, #174 @ 0xae │ │ │ │ lsls r6, r2, #1 │ │ │ │ push {r4, r5, r6, lr} │ │ │ │ mov.w ip, #4096 @ 0x1000 │ │ │ │ sub.w ip, sp, ip │ │ │ │ str.w r0, [ip, #3800] @ 0xed8 │ │ │ │ @@ -930565,29 +930566,29 @@ │ │ │ │ pop {r4, r5, r6, pc} │ │ │ │ ldr r3, [pc, #40] @ (33c358 >::_M_default_append(unsigned int)@@Base+0xb9794>) │ │ │ │ add r3, pc │ │ │ │ b.n 33c2e0 >::_M_default_append(unsigned int)@@Base+0xb971c> │ │ │ │ blx 1172c <__stack_chk_fail@plt> │ │ │ │ movs r7, #110 @ 0x6e │ │ │ │ lsls r6, r2, #1 │ │ │ │ - add r2, sp, #192 @ 0xc0 │ │ │ │ + add r2, sp, #224 @ 0xe0 │ │ │ │ lsls r5, r1, #1 │ │ │ │ asrs r0, r7, #6 │ │ │ │ movs r0, r0 │ │ │ │ - ldrh r6, [r7, #28] │ │ │ │ + ldrh r6, [r0, #30] │ │ │ │ lsls r5, r1, #1 │ │ │ │ - ldrh r2, [r3, #30] │ │ │ │ + ldrh r2, [r4, #30] │ │ │ │ lsls r5, r1, #1 │ │ │ │ - ldrh r4, [r2, #30] │ │ │ │ + ldrh r4, [r3, #30] │ │ │ │ lsls r5, r1, #1 │ │ │ │ - ldrh r6, [r2, #30] │ │ │ │ + ldrh r6, [r3, #30] │ │ │ │ lsls r5, r1, #1 │ │ │ │ movs r6, #242 @ 0xf2 │ │ │ │ lsls r6, r2, #1 │ │ │ │ - ldrh r4, [r7, #26] │ │ │ │ + ldrh r4, [r0, #28] │ │ │ │ lsls r5, r1, #1 │ │ │ │ stmdb sp!, {r4, r5, r6, r7, r8, r9, lr} │ │ │ │ mov.w ip, #4096 @ 0x1000 │ │ │ │ sub.w ip, sp, ip │ │ │ │ str.w r0, [ip, #4008] @ 0xfa8 │ │ │ │ mov r6, r2 │ │ │ │ mov r9, r2 │ │ │ │ @@ -930742,35 +930743,35 @@ │ │ │ │ ... │ │ │ │ movs r6, #148 @ 0x94 │ │ │ │ lsls r6, r2, #1 │ │ │ │ asrs r0, r7, #6 │ │ │ │ movs r0, r0 │ │ │ │ movs r6, #112 @ 0x70 │ │ │ │ lsls r6, r2, #1 │ │ │ │ - strh r2, [r3, #2] │ │ │ │ + strh r2, [r4, #2] │ │ │ │ lsls r5, r1, #1 │ │ │ │ - add r1, sp, #16 │ │ │ │ + add r1, sp, #48 @ 0x30 │ │ │ │ lsls r5, r1, #1 │ │ │ │ - ldr r2, [sp, #96] @ 0x60 │ │ │ │ + ldr r2, [sp, #128] @ 0x80 │ │ │ │ lsls r2, r1, #1 │ │ │ │ - add r0, sp, #536 @ 0x218 │ │ │ │ + add r0, sp, #568 @ 0x238 │ │ │ │ lsls r5, r1, #1 │ │ │ │ - ldr r1, [sp, #616] @ 0x268 │ │ │ │ + ldr r1, [sp, #648] @ 0x288 │ │ │ │ lsls r2, r1, #1 │ │ │ │ - add r0, sp, #416 @ 0x1a0 │ │ │ │ + add r0, sp, #448 @ 0x1c0 │ │ │ │ lsls r5, r1, #1 │ │ │ │ - ldr r1, [sp, #496] @ 0x1f0 │ │ │ │ + ldr r1, [sp, #528] @ 0x210 │ │ │ │ lsls r2, r1, #1 │ │ │ │ - add r0, sp, #184 @ 0xb8 │ │ │ │ + add r0, sp, #216 @ 0xd8 │ │ │ │ lsls r5, r1, #1 │ │ │ │ - ldr r1, [sp, #264] @ 0x108 │ │ │ │ + ldr r1, [sp, #296] @ 0x128 │ │ │ │ lsls r2, r1, #1 │ │ │ │ - add r0, sp, #64 @ 0x40 │ │ │ │ + add r0, sp, #96 @ 0x60 │ │ │ │ lsls r5, r1, #1 │ │ │ │ - ldr r1, [sp, #144] @ 0x90 │ │ │ │ + ldr r1, [sp, #176] @ 0xb0 │ │ │ │ lsls r2, r1, #1 │ │ │ │ stmdb sp!, {r4, r5, r6, r7, r8, r9, sl, lr} │ │ │ │ mov.w ip, #4096 @ 0x1000 │ │ │ │ sub.w ip, sp, ip │ │ │ │ str.w r0, [ip, #4032] @ 0xfc0 │ │ │ │ sub sp, #32 │ │ │ │ mov r7, r1 │ │ │ │ @@ -930966,39 +930967,39 @@ │ │ │ │ nop │ │ │ │ movs r4, #208 @ 0xd0 │ │ │ │ lsls r6, r2, #1 │ │ │ │ asrs r0, r7, #6 │ │ │ │ movs r0, r0 │ │ │ │ movs r4, #74 @ 0x4a │ │ │ │ lsls r6, r2, #1 │ │ │ │ - add r6, pc, #752 @ (adr r6, 33ca2c >::_M_default_append(unsigned int)@@Base+0xb9e68>) │ │ │ │ + add r6, pc, #784 @ (adr r6, 33ca4c >::_M_default_append(unsigned int)@@Base+0xb9e88>) │ │ │ │ lsls r5, r1, #1 │ │ │ │ - str r7, [sp, #832] @ 0x340 │ │ │ │ + str r7, [sp, #864] @ 0x360 │ │ │ │ lsls r2, r1, #1 │ │ │ │ - add r6, pc, #512 @ (adr r6, 33c944 >::_M_default_append(unsigned int)@@Base+0xb9d80>) │ │ │ │ + add r6, pc, #544 @ (adr r6, 33c964 >::_M_default_append(unsigned int)@@Base+0xb9da0>) │ │ │ │ lsls r5, r1, #1 │ │ │ │ - add r6, pc, #224 @ (adr r6, 33c828 >::_M_default_append(unsigned int)@@Base+0xb9c64>) │ │ │ │ + add r6, pc, #256 @ (adr r6, 33c848 >::_M_default_append(unsigned int)@@Base+0xb9c84>) │ │ │ │ lsls r5, r1, #1 │ │ │ │ - str r7, [sp, #304] @ 0x130 │ │ │ │ + str r7, [sp, #336] @ 0x150 │ │ │ │ lsls r2, r1, #1 │ │ │ │ - add r6, pc, #104 @ (adr r6, 33c7b8 >::_M_default_append(unsigned int)@@Base+0xb9bf4>) │ │ │ │ + add r6, pc, #136 @ (adr r6, 33c7d8 >::_M_default_append(unsigned int)@@Base+0xb9c14>) │ │ │ │ lsls r5, r1, #1 │ │ │ │ - str r7, [sp, #184] @ 0xb8 │ │ │ │ + str r7, [sp, #216] @ 0xd8 │ │ │ │ lsls r2, r1, #1 │ │ │ │ - add r5, pc, #1016 @ (adr r5, 33cb50 >::_M_default_append(unsigned int)@@Base+0xb9f8c>) │ │ │ │ + add r6, pc, #24 @ (adr r6, 33c770 >::_M_default_append(unsigned int)@@Base+0xb9bac>) │ │ │ │ lsls r5, r1, #1 │ │ │ │ - add r6, pc, #48 @ (adr r6, 33c78c >::_M_default_append(unsigned int)@@Base+0xb9bc8>) │ │ │ │ + add r6, pc, #80 @ (adr r6, 33c7ac >::_M_default_append(unsigned int)@@Base+0xb9be8>) │ │ │ │ lsls r5, r1, #1 │ │ │ │ - add r5, pc, #896 @ (adr r5, 33cae0 >::_M_default_append(unsigned int)@@Base+0xb9f1c>) │ │ │ │ + add r5, pc, #928 @ (adr r5, 33cb00 >::_M_default_append(unsigned int)@@Base+0xb9f3c>) │ │ │ │ lsls r5, r1, #1 │ │ │ │ - str r6, [sp, #968] @ 0x3c8 │ │ │ │ + str r6, [sp, #1000] @ 0x3e8 │ │ │ │ lsls r2, r1, #1 │ │ │ │ - add r5, pc, #768 @ (adr r5, 33ca68 >::_M_default_append(unsigned int)@@Base+0xb9ea4>) │ │ │ │ + add r5, pc, #800 @ (adr r5, 33ca88 >::_M_default_append(unsigned int)@@Base+0xb9ec4>) │ │ │ │ lsls r5, r1, #1 │ │ │ │ - str r6, [sp, #840] @ 0x348 │ │ │ │ + str r6, [sp, #872] @ 0x368 │ │ │ │ lsls r2, r1, #1 │ │ │ │ stmdb sp!, {r4, r5, r6, r7, r8, r9, sl, fp, lr} │ │ │ │ mov.w ip, #4096 @ 0x1000 │ │ │ │ sub.w ip, sp, ip │ │ │ │ str.w r0, [ip, #4024] @ 0xfb8 │ │ │ │ sub sp, #36 @ 0x24 │ │ │ │ subs.w fp, r2, #0 │ │ │ │ @@ -931087,23 +931088,23 @@ │ │ │ │ adds r0, #12 │ │ │ │ bl 17c90 │ │ │ │ ldr r0, [pc, #28] @ (33c87c >::_M_default_append(unsigned int)@@Base+0xb9cb8>) │ │ │ │ mov.w r1, #4294967295 @ 0xffffffff │ │ │ │ add r0, pc │ │ │ │ bl 17e10 │ │ │ │ b.n 33c844 >::_M_default_append(unsigned int)@@Base+0xb9c80> │ │ │ │ - add r5, pc, #168 @ (adr r5, 33c918 >::_M_default_append(unsigned int)@@Base+0xb9d54>) │ │ │ │ + add r5, pc, #200 @ (adr r5, 33c938 >::_M_default_append(unsigned int)@@Base+0xb9d74>) │ │ │ │ lsls r5, r1, #1 │ │ │ │ - add r4, pc, #688 @ (adr r4, 33cb24 >::_M_default_append(unsigned int)@@Base+0xb9f60>) │ │ │ │ + add r4, pc, #720 @ (adr r4, 33cb44 >::_M_default_append(unsigned int)@@Base+0xb9f80>) │ │ │ │ lsls r5, r1, #1 │ │ │ │ - str r5, [sp, #768] @ 0x300 │ │ │ │ + str r5, [sp, #800] @ 0x320 │ │ │ │ lsls r2, r1, #1 │ │ │ │ - add r4, pc, #504 @ (adr r4, 33ca74 >::_M_default_append(unsigned int)@@Base+0xb9eb0>) │ │ │ │ + add r4, pc, #536 @ (adr r4, 33ca94 >::_M_default_append(unsigned int)@@Base+0xb9ed0>) │ │ │ │ lsls r5, r1, #1 │ │ │ │ - str r5, [sp, #576] @ 0x240 │ │ │ │ + str r5, [sp, #608] @ 0x260 │ │ │ │ lsls r2, r1, #1 │ │ │ │ push {r3, r4, r5, r6, r7, lr} │ │ │ │ mov.w ip, #4096 @ 0x1000 │ │ │ │ sub.w ip, sp, ip │ │ │ │ str.w r0, [ip, #4072] @ 0xfe8 │ │ │ │ mov r6, r0 │ │ │ │ mov r0, r2 │ │ │ │ @@ -931132,15 +931133,15 @@ │ │ │ │ mov r0, r6 │ │ │ │ add r2, pc │ │ │ │ bl 525750 │ │ │ │ movs r3, #0 │ │ │ │ str r3, [r5, #0] │ │ │ │ strb r3, [r4, #0] │ │ │ │ pop {r3, r4, r5, r6, r7, pc} │ │ │ │ - strb r6, [r3, #7] │ │ │ │ + strb r6, [r4, #7] │ │ │ │ lsls r2, r1, #1 │ │ │ │ stmdb sp!, {r4, r5, r6, r7, r8, r9, sl, fp, lr} │ │ │ │ mov.w ip, #4096 @ 0x1000 │ │ │ │ sub.w ip, sp, ip │ │ │ │ str.w r0, [ip, #4032] @ 0xfc0 │ │ │ │ add.w r4, r1, #131072 @ 0x20000 │ │ │ │ sub sp, #28 │ │ │ │ @@ -931464,19 +931465,19 @@ │ │ │ │ mov r1, r5 │ │ │ │ mov r0, r3 │ │ │ │ bl 13a0c │ │ │ │ movs r3, #8 │ │ │ │ movs r0, #0 │ │ │ │ str r3, [r4, #40] @ 0x28 │ │ │ │ b.n 33c98c >::_M_default_append(unsigned int)@@Base+0xb9dc8> │ │ │ │ - add r2, pc, #320 @ (adr r2, 33cd90 >::_M_default_append(unsigned int)@@Base+0xba1cc>) │ │ │ │ + add r2, pc, #352 @ (adr r2, 33cdb0 >::_M_default_append(unsigned int)@@Base+0xba1ec>) │ │ │ │ lsls r5, r1, #1 │ │ │ │ - add r2, pc, #200 @ (adr r2, 33cd1c >::_M_default_append(unsigned int)@@Base+0xba158>) │ │ │ │ + add r2, pc, #232 @ (adr r2, 33cd3c >::_M_default_append(unsigned int)@@Base+0xba178>) │ │ │ │ lsls r5, r1, #1 │ │ │ │ - str r2, [sp, #968] @ 0x3c8 │ │ │ │ + str r2, [sp, #1000] @ 0x3e8 │ │ │ │ lsls r2, r1, #1 │ │ │ │ push {r4, r5, r6, r7, lr} │ │ │ │ mov.w ip, #4096 @ 0x1000 │ │ │ │ sub.w ip, sp, ip │ │ │ │ str.w r0, [ip, #4032] @ 0xfc0 │ │ │ │ ldr.w r2, [pc, #1692] @ 33d304 >::_M_default_append(unsigned int)@@Base+0xba740> │ │ │ │ add.w r4, r1, #131072 @ 0x20000 │ │ │ │ @@ -932057,23 +932058,23 @@ │ │ │ │ nop │ │ │ │ adds r0, r3, #6 │ │ │ │ lsls r6, r2, #1 │ │ │ │ asrs r0, r7, #6 │ │ │ │ movs r0, r0 │ │ │ │ subs r4, r3, r5 │ │ │ │ lsls r6, r2, #1 │ │ │ │ - ldr r3, [sp, #464] @ 0x1d0 │ │ │ │ + ldr r3, [sp, #496] @ 0x1f0 │ │ │ │ lsls r5, r1, #1 │ │ │ │ - ldr r3, [sp, #0] │ │ │ │ + ldr r3, [sp, #32] │ │ │ │ lsls r5, r1, #1 │ │ │ │ - ldr r2, [sp, #920] @ 0x398 │ │ │ │ + ldr r2, [sp, #952] @ 0x3b8 │ │ │ │ lsls r5, r1, #1 │ │ │ │ - add r5, sp, #408 @ 0x198 │ │ │ │ + add r5, sp, #440 @ 0x1b8 │ │ │ │ lsls r5, r1, #1 │ │ │ │ - ldr r6, [r2, #120] @ 0x78 │ │ │ │ + ldr r6, [r3, #120] @ 0x78 │ │ │ │ lsls r5, r1, #1 │ │ │ │ push {r4, r5, r6, r7, lr} │ │ │ │ mov.w ip, #4096 @ 0x1000 │ │ │ │ sub.w ip, sp, ip │ │ │ │ str.w r0, [ip, #4064] @ 0xfe0 │ │ │ │ mov r7, r2 │ │ │ │ ldr r2, [pc, #156] @ (33d3d4 >::_M_default_append(unsigned int)@@Base+0xba810>) │ │ │ │ @@ -932144,17 +932145,17 @@ │ │ │ │ b.n 33d392 >::_M_default_append(unsigned int)@@Base+0xba7ce> │ │ │ │ blx 1172c <__stack_chk_fail@plt> │ │ │ │ nop │ │ │ │ asrs r0, r2, #27 │ │ │ │ lsls r6, r2, #1 │ │ │ │ asrs r0, r7, #6 │ │ │ │ movs r0, r0 │ │ │ │ - ldrb r6, [r4, #16] │ │ │ │ + ldrb r6, [r5, #16] │ │ │ │ lsls r5, r1, #1 │ │ │ │ - ldrd r0, r0, [r0, #304]! @ 0x130 │ │ │ │ + ldrd r0, r0, [r8, #304]! @ 0x130 │ │ │ │ asrs r2, r3, #26 │ │ │ │ lsls r6, r2, #1 │ │ │ │ stmdb sp!, {r4, r5, r6, r7, r8, r9, sl, fp, lr} │ │ │ │ mov.w ip, #4096 @ 0x1000 │ │ │ │ sub.w ip, sp, ip │ │ │ │ str.w r0, [ip, #2640] @ 0xa50 │ │ │ │ subw sp, sp, #1420 @ 0x58c │ │ │ │ @@ -932396,43 +932397,43 @@ │ │ │ │ b.n 33d5d6 >::_M_default_append(unsigned int)@@Base+0xbaa12> │ │ │ │ blx 1172c <__stack_chk_fail@plt> │ │ │ │ nop │ │ │ │ asrs r6, r0, #24 │ │ │ │ lsls r6, r2, #1 │ │ │ │ asrs r0, r7, #6 │ │ │ │ movs r0, r0 │ │ │ │ - str r0, [r1, #40] @ 0x28 │ │ │ │ + str r0, [r2, #40] @ 0x28 │ │ │ │ lsls r7, r1, #1 │ │ │ │ - ldr r1, [sp, #448] @ 0x1c0 │ │ │ │ + ldr r1, [sp, #480] @ 0x1e0 │ │ │ │ lsls r5, r1, #1 │ │ │ │ - ldr r1, [pc, #608] @ (33d910 >::_M_default_append(unsigned int)@@Base+0xbad4c>) │ │ │ │ + ldr r1, [pc, #640] @ (33d930 >::_M_default_append(unsigned int)@@Base+0xbad6c>) │ │ │ │ lsls r7, r1, #1 │ │ │ │ - ldr r1, [sp, #200] @ 0xc8 │ │ │ │ + ldr r1, [sp, #232] @ 0xe8 │ │ │ │ lsls r5, r1, #1 │ │ │ │ - str r6, [r2, #24] │ │ │ │ + str r6, [r3, #24] │ │ │ │ lsls r7, r1, #1 │ │ │ │ - str r0, [r1, #88] @ 0x58 │ │ │ │ + str r0, [r2, #88] @ 0x58 │ │ │ │ lsls r2, r1, #1 │ │ │ │ - str r6, [r3, #84] @ 0x54 │ │ │ │ + str r6, [r4, #84] @ 0x54 │ │ │ │ lsls r2, r1, #1 │ │ │ │ asrs r6, r6, #18 │ │ │ │ lsls r6, r2, #1 │ │ │ │ - str r6, [r4, #80] @ 0x50 │ │ │ │ + str r6, [r5, #80] @ 0x50 │ │ │ │ lsls r2, r1, #1 │ │ │ │ - ldr r0, [pc, #512] @ (33d8cc >::_M_default_append(unsigned int)@@Base+0xbad08>) │ │ │ │ + ldr r0, [pc, #544] @ (33d8ec >::_M_default_append(unsigned int)@@Base+0xbad28>) │ │ │ │ lsls r7, r1, #1 │ │ │ │ - ldr r0, [sp, #72] @ 0x48 │ │ │ │ + ldr r0, [sp, #104] @ 0x68 │ │ │ │ lsls r5, r1, #1 │ │ │ │ - str r6, [r0, #8] │ │ │ │ + str r6, [r1, #8] │ │ │ │ lsls r7, r1, #1 │ │ │ │ - stmia r4!, {r1, r3, r4, r5} │ │ │ │ + stmia r4!, {r1, r6} │ │ │ │ lsls r2, r1, #1 │ │ │ │ - str r2, [r7, #64] @ 0x40 │ │ │ │ + str r2, [r0, #68] @ 0x44 │ │ │ │ lsls r2, r1, #1 │ │ │ │ - str r2, [r4, #64] @ 0x40 │ │ │ │ + str r2, [r5, #64] @ 0x40 │ │ │ │ lsls r2, r1, #1 │ │ │ │ stmdb sp!, {r4, r5, r6, r7, r8, r9, sl, fp, lr} │ │ │ │ mov.w ip, #4096 @ 0x1000 │ │ │ │ vpush {d8} │ │ │ │ sub.w ip, sp, ip │ │ │ │ str.w r0, [ip, #3952] @ 0xf70 │ │ │ │ ldr.w r4, [pc, #2832] @ 33e208 >::_M_default_append(unsigned int)@@Base+0xbb644> │ │ │ │ @@ -933488,57 +933489,57 @@ │ │ │ │ str r3, [sp, #64] @ 0x40 │ │ │ │ str.w r9, [sp, #56] @ 0x38 │ │ │ │ b.w 33d984 >::_M_default_append(unsigned int)@@Base+0xbadc0> │ │ │ │ asrs r4, r1, #12 │ │ │ │ lsls r6, r2, #1 │ │ │ │ asrs r0, r7, #6 │ │ │ │ movs r0, r0 │ │ │ │ - str r4, [sp, #944] @ 0x3b0 │ │ │ │ + str r4, [sp, #976] @ 0x3d0 │ │ │ │ lsls r5, r1, #1 │ │ │ │ - str r4, [sp, #384] @ 0x180 │ │ │ │ + str r4, [sp, #416] @ 0x1a0 │ │ │ │ lsls r5, r1, #1 │ │ │ │ - strh r0, [r6, #42] @ 0x2a │ │ │ │ + strh r0, [r7, #42] @ 0x2a │ │ │ │ lsls r2, r1, #1 │ │ │ │ asrs r6, r6, #5 │ │ │ │ lsls r6, r2, #1 │ │ │ │ - strb r2, [r2, #26] │ │ │ │ + strb r2, [r3, #26] │ │ │ │ lsls r5, r1, #1 │ │ │ │ - b.n 33dae8 >::_M_default_append(unsigned int)@@Base+0xbaf24> │ │ │ │ + b.n 33daf8 >::_M_default_append(unsigned int)@@Base+0xbaf34> │ │ │ │ lsls r4, r1, #1 │ │ │ │ - strb r6, [r7, #23] │ │ │ │ + strb r6, [r0, #24] │ │ │ │ lsls r5, r1, #1 │ │ │ │ - b.n 33e9dc >::_M_default_append(unsigned int)@@Base+0xbbe18> │ │ │ │ + b.n 33e9ec >::_M_default_append(unsigned int)@@Base+0xbbe28> │ │ │ │ lsls r4, r1, #1 │ │ │ │ - str r3, [sp, #592] @ 0x250 │ │ │ │ + str r3, [sp, #624] @ 0x270 │ │ │ │ lsls r5, r1, #1 │ │ │ │ - strb r2, [r4, #17] │ │ │ │ + strb r2, [r5, #17] │ │ │ │ lsls r5, r1, #1 │ │ │ │ - str r0, [sp, #936] @ 0x3a8 │ │ │ │ + str r0, [sp, #968] @ 0x3c8 │ │ │ │ lsls r5, r1, #1 │ │ │ │ - strb r0, [r4, #10] │ │ │ │ + strb r0, [r5, #10] │ │ │ │ lsls r5, r1, #1 │ │ │ │ - ldrh r2, [r5, #56] @ 0x38 │ │ │ │ + ldrh r2, [r6, #56] @ 0x38 │ │ │ │ lsls r5, r1, #1 │ │ │ │ - strb r6, [r0, #7] │ │ │ │ + strb r6, [r1, #7] │ │ │ │ lsls r5, r1, #1 │ │ │ │ - str r1, [sp, #536] @ 0x218 │ │ │ │ + str r1, [sp, #568] @ 0x238 │ │ │ │ lsls r5, r1, #1 │ │ │ │ - str r0, [sp, #80] @ 0x50 │ │ │ │ + str r0, [sp, #112] @ 0x70 │ │ │ │ lsls r5, r1, #1 │ │ │ │ - str r0, [sp, #616] @ 0x268 │ │ │ │ + str r0, [sp, #648] @ 0x288 │ │ │ │ lsls r5, r1, #1 │ │ │ │ - ldrh r6, [r6, #58] @ 0x3a │ │ │ │ + ldrh r6, [r7, #58] @ 0x3a │ │ │ │ lsls r5, r1, #1 │ │ │ │ - ldrh r6, [r5, #50] @ 0x32 │ │ │ │ + ldrh r6, [r6, #50] @ 0x32 │ │ │ │ lsls r5, r1, #1 │ │ │ │ - ldrh r2, [r7, #58] @ 0x3a │ │ │ │ + ldrh r2, [r0, #60] @ 0x3c │ │ │ │ lsls r5, r1, #1 │ │ │ │ - ldrh r0, [r5, #32] │ │ │ │ + ldrh r0, [r6, #32] │ │ │ │ lsls r5, r1, #1 │ │ │ │ - ldrh r0, [r2, #26] │ │ │ │ + ldrh r0, [r3, #26] │ │ │ │ lsls r5, r1, #1 │ │ │ │ cmp.w r9, #0 │ │ │ │ beq.w 33df80 >::_M_default_append(unsigned int)@@Base+0xbb3bc> │ │ │ │ ldr r2, [sp, #24] │ │ │ │ ldr r2, [r2, #0] │ │ │ │ cmp r2, #0 │ │ │ │ ble.w 33dd2a >::_M_default_append(unsigned int)@@Base+0xbb166> │ │ │ │ @@ -933751,73 +933752,73 @@ │ │ │ │ ldr r0, [pc, #132] @ (33e548 >::_M_default_append(unsigned int)@@Base+0xbb984>) │ │ │ │ mov.w r1, #4294967295 @ 0xffffffff │ │ │ │ add r0, pc │ │ │ │ bl 17e10 │ │ │ │ b.w 33d88a >::_M_default_append(unsigned int)@@Base+0xbacc6> │ │ │ │ mov r2, r9 │ │ │ │ b.n 33dfee >::_M_default_append(unsigned int)@@Base+0xbb42a> │ │ │ │ - ldrh r0, [r7, #44] @ 0x2c │ │ │ │ + ldrh r0, [r0, #46] @ 0x2e │ │ │ │ lsls r5, r1, #1 │ │ │ │ - ldrh r4, [r7, #16] │ │ │ │ + ldrh r4, [r0, #18] │ │ │ │ lsls r5, r1, #1 │ │ │ │ - ldrb r6, [r1, #13] │ │ │ │ + ldrb r6, [r2, #13] │ │ │ │ lsls r2, r1, #1 │ │ │ │ - ldrh r6, [r3, #16] │ │ │ │ + ldrh r6, [r4, #16] │ │ │ │ lsls r5, r1, #1 │ │ │ │ - ldrb r0, [r6, #12] │ │ │ │ + ldrb r0, [r7, #12] │ │ │ │ lsls r2, r1, #1 │ │ │ │ - ldrh r0, [r0, #16] │ │ │ │ + ldrh r0, [r1, #16] │ │ │ │ lsls r5, r1, #1 │ │ │ │ - ldrb r2, [r2, #12] │ │ │ │ + ldrb r2, [r3, #12] │ │ │ │ lsls r2, r1, #1 │ │ │ │ - ldrh r2, [r4, #14] │ │ │ │ + ldrh r2, [r5, #14] │ │ │ │ lsls r5, r1, #1 │ │ │ │ - ldrb r4, [r6, #11] │ │ │ │ + ldrb r4, [r7, #11] │ │ │ │ lsls r2, r1, #1 │ │ │ │ - ldrh r6, [r5, #26] │ │ │ │ + ldrh r6, [r6, #26] │ │ │ │ lsls r5, r1, #1 │ │ │ │ - ldrh r6, [r3, #28] │ │ │ │ + ldrh r6, [r4, #28] │ │ │ │ lsls r5, r1, #1 │ │ │ │ - ldrh r6, [r7, #34] @ 0x22 │ │ │ │ + ldrh r6, [r0, #36] @ 0x24 │ │ │ │ lsls r5, r1, #1 │ │ │ │ - ldrh r6, [r4, #20] │ │ │ │ + ldrh r6, [r5, #20] │ │ │ │ lsls r5, r1, #1 │ │ │ │ - ldrh r2, [r3, #18] │ │ │ │ + ldrh r2, [r4, #18] │ │ │ │ lsls r5, r1, #1 │ │ │ │ - ldrh r2, [r1, #40] @ 0x28 │ │ │ │ + ldrh r2, [r2, #40] @ 0x28 │ │ │ │ lsls r5, r1, #1 │ │ │ │ - ldrh r2, [r5, #28] │ │ │ │ + ldrh r2, [r6, #28] │ │ │ │ lsls r5, r1, #1 │ │ │ │ - ldrh r6, [r4, #20] │ │ │ │ + ldrh r6, [r5, #20] │ │ │ │ lsls r5, r1, #1 │ │ │ │ - ldrh r0, [r3, #8] │ │ │ │ + ldrh r0, [r4, #8] │ │ │ │ lsls r5, r1, #1 │ │ │ │ - ldrb r4, [r5, #8] │ │ │ │ + ldrb r4, [r6, #8] │ │ │ │ lsls r2, r1, #1 │ │ │ │ - ldr r4, [r0, #60] @ 0x3c │ │ │ │ + ldr r4, [r1, #60] @ 0x3c │ │ │ │ lsls r5, r1, #1 │ │ │ │ - ldrh r2, [r2, #6] │ │ │ │ + ldrh r2, [r3, #6] │ │ │ │ lsls r5, r1, #1 │ │ │ │ - ldrb r4, [r4, #7] │ │ │ │ + ldrb r4, [r5, #7] │ │ │ │ lsls r2, r1, #1 │ │ │ │ - ldrh r4, [r6, #4] │ │ │ │ + ldrh r4, [r7, #4] │ │ │ │ lsls r5, r1, #1 │ │ │ │ - ldrb r6, [r0, #7] │ │ │ │ + ldrb r6, [r1, #7] │ │ │ │ lsls r2, r1, #1 │ │ │ │ - ldrh r0, [r3, #2] │ │ │ │ + ldrh r0, [r4, #2] │ │ │ │ lsls r5, r1, #1 │ │ │ │ - ldrb r2, [r5, #5] │ │ │ │ + ldrb r2, [r6, #5] │ │ │ │ lsls r2, r1, #1 │ │ │ │ - ldrh r2, [r7, #0] │ │ │ │ + ldrh r2, [r0, #2] │ │ │ │ lsls r5, r1, #1 │ │ │ │ - ldrb r4, [r1, #5] │ │ │ │ + ldrb r4, [r2, #5] │ │ │ │ lsls r2, r1, #1 │ │ │ │ - ldrh r4, [r3, #0] │ │ │ │ + ldrh r4, [r4, #0] │ │ │ │ lsls r5, r1, #1 │ │ │ │ - ldrb r6, [r5, #4] │ │ │ │ + ldrb r6, [r6, #4] │ │ │ │ lsls r2, r1, #1 │ │ │ │ stmdb sp!, {r4, r5, r6, r7, r8, r9, sl, fp, lr} │ │ │ │ mov.w ip, #4096 @ 0x1000 │ │ │ │ sub.w ip, sp, ip │ │ │ │ str.w r0, [ip, #3992] @ 0xf98 │ │ │ │ sub sp, #68 @ 0x44 │ │ │ │ ldr r4, [pc, #848] @ (33e8b0 >::_M_default_append(unsigned int)@@Base+0xbbcec>) │ │ │ │ @@ -934159,33 +934160,33 @@ │ │ │ │ b.n 33e628 >::_M_default_append(unsigned int)@@Base+0xbba64> │ │ │ │ nop.w │ │ │ │ ... │ │ │ │ lsls r0, r5, #18 │ │ │ │ lsls r6, r2, #1 │ │ │ │ asrs r0, r7, #6 │ │ │ │ movs r0, r0 │ │ │ │ - strh r6, [r5, #54] @ 0x36 │ │ │ │ + strh r6, [r6, #54] @ 0x36 │ │ │ │ lsls r5, r1, #1 │ │ │ │ - ldrb r2, [r0, #0] │ │ │ │ + ldrb r2, [r1, #0] │ │ │ │ lsls r2, r1, #1 │ │ │ │ lsls r0, r2, #16 │ │ │ │ lsls r6, r2, #1 │ │ │ │ - strh r0, [r0, #52] @ 0x34 │ │ │ │ + strh r0, [r1, #52] @ 0x34 │ │ │ │ lsls r5, r1, #1 │ │ │ │ - strb r4, [r2, #30] │ │ │ │ + strb r4, [r3, #30] │ │ │ │ lsls r2, r1, #1 │ │ │ │ - strh r2, [r0, #50] @ 0x32 │ │ │ │ + strh r2, [r1, #50] @ 0x32 │ │ │ │ lsls r5, r1, #1 │ │ │ │ - strh r6, [r0, #50] @ 0x32 │ │ │ │ + strh r6, [r1, #50] @ 0x32 │ │ │ │ lsls r5, r1, #1 │ │ │ │ - strb r0, [r3, #29] │ │ │ │ + strb r0, [r4, #29] │ │ │ │ lsls r2, r1, #1 │ │ │ │ - str r6, [r3, #124] @ 0x7c │ │ │ │ + str r6, [r4, #124] @ 0x7c │ │ │ │ lsls r5, r1, #1 │ │ │ │ - str r0, [r6, #108] @ 0x6c │ │ │ │ + str r0, [r7, #108] @ 0x6c │ │ │ │ lsls r5, r1, #1 │ │ │ │ cmp r3, #61 @ 0x3d │ │ │ │ bne.n 33e8ec >::_M_default_append(unsigned int)@@Base+0xbbd28> │ │ │ │ ldrb r3, [r1, #1] │ │ │ │ cmp r3, #0 │ │ │ │ beq.w 33e7b6 >::_M_default_append(unsigned int)@@Base+0xbbbf2> │ │ │ │ ldr r3, [sp, #28] │ │ │ │ @@ -934475,41 +934476,41 @@ │ │ │ │ vldr s15, [sp, #36] @ 0x24 │ │ │ │ ldr r0, [sp, #28] │ │ │ │ ldr r1, [sp, #56] @ 0x38 │ │ │ │ vcvt.f64.s32 d0, s15 │ │ │ │ bl 4fd468 │ │ │ │ b.n 33e622 >::_M_default_append(unsigned int)@@Base+0xbba5e> │ │ │ │ nop │ │ │ │ - strh r0, [r2, #26] │ │ │ │ + strh r0, [r3, #26] │ │ │ │ lsls r5, r1, #1 │ │ │ │ - strh r2, [r1, #18] │ │ │ │ + strh r2, [r2, #18] │ │ │ │ lsls r5, r1, #1 │ │ │ │ - strh r4, [r7, #44] @ 0x2c │ │ │ │ + strh r4, [r0, #46] @ 0x2e │ │ │ │ lsls r5, r1, #1 │ │ │ │ - strh r2, [r1, #42] @ 0x2a │ │ │ │ + strh r2, [r2, #42] @ 0x2a │ │ │ │ lsls r5, r1, #1 │ │ │ │ - strh r4, [r3, #46] @ 0x2e │ │ │ │ + strh r4, [r4, #46] @ 0x2e │ │ │ │ lsls r5, r1, #1 │ │ │ │ - strh r2, [r4, #12] │ │ │ │ + strh r2, [r5, #12] │ │ │ │ lsls r5, r1, #1 │ │ │ │ - strb r6, [r6, #10] │ │ │ │ + strb r6, [r7, #10] │ │ │ │ lsls r2, r1, #1 │ │ │ │ - str r0, [r1, #80] @ 0x50 │ │ │ │ + str r0, [r2, #80] @ 0x50 │ │ │ │ lsls r5, r1, #1 │ │ │ │ - strh r6, [r6, #10] │ │ │ │ + strh r6, [r7, #10] │ │ │ │ lsls r5, r1, #1 │ │ │ │ - strb r2, [r1, #10] │ │ │ │ + strb r2, [r2, #10] │ │ │ │ lsls r2, r1, #1 │ │ │ │ - strh r4, [r3, #10] │ │ │ │ + strh r4, [r4, #10] │ │ │ │ lsls r5, r1, #1 │ │ │ │ - strb r6, [r5, #9] │ │ │ │ + strb r6, [r6, #9] │ │ │ │ lsls r2, r1, #1 │ │ │ │ - strh r0, [r0, #18] │ │ │ │ + strh r0, [r1, #18] │ │ │ │ lsls r5, r1, #1 │ │ │ │ - str r0, [r7, #60] @ 0x3c │ │ │ │ + str r0, [r0, #64] @ 0x40 │ │ │ │ lsls r5, r1, #1 │ │ │ │ stmdb sp!, {r4, r5, r6, r7, r8, r9, sl, fp, lr} │ │ │ │ mov.w ip, #0 │ │ │ │ mov.w lr, #65536 @ 0x10000 │ │ │ │ sub.w ip, sp, ip │ │ │ │ sub.w lr, ip, lr │ │ │ │ sub.w ip, ip, #4096 @ 0x1000 │ │ │ │ @@ -935016,82 +935017,82 @@ │ │ │ │ bl 17e10 │ │ │ │ b.n 33ecc8 >::_M_default_append(unsigned int)@@Base+0xbc104> │ │ │ │ blx 1172c <__stack_chk_fail@plt> │ │ │ │ ... │ │ │ │ ldc2 0, cr0, [r8, #340]! @ 0x154 │ │ │ │ asrs r0, r7, #6 │ │ │ │ movs r0, r0 │ │ │ │ - strh r4, [r7, #0] │ │ │ │ + strh r4, [r0, #2] │ │ │ │ lsls r5, r1, #1 │ │ │ │ - strb r6, [r1, #5] │ │ │ │ + strb r6, [r2, #5] │ │ │ │ lsls r2, r1, #1 │ │ │ │ - strh r0, [r4, #0] │ │ │ │ + strh r0, [r5, #0] │ │ │ │ lsls r5, r1, #1 │ │ │ │ - strb r2, [r6, #4] │ │ │ │ + strb r2, [r7, #4] │ │ │ │ lsls r2, r1, #1 │ │ │ │ ldc2 0, cr0, [r6, #-340]! @ 0xfffffeac │ │ │ │ - ldrb r2, [r2, #28] │ │ │ │ + ldrb r2, [r3, #28] │ │ │ │ lsls r5, r1, #1 │ │ │ │ - ldrb r4, [r0, #26] │ │ │ │ + ldrb r4, [r1, #26] │ │ │ │ lsls r5, r1, #1 │ │ │ │ - ldr r0, [r3, #120] @ 0x78 │ │ │ │ + ldr r0, [r4, #120] @ 0x78 │ │ │ │ lsls r2, r1, #1 │ │ │ │ - ldrb r0, [r3, #24] │ │ │ │ + ldrb r0, [r4, #24] │ │ │ │ lsls r5, r1, #1 │ │ │ │ - ldr r4, [r5, #112] @ 0x70 │ │ │ │ + ldr r4, [r6, #112] @ 0x70 │ │ │ │ lsls r2, r1, #1 │ │ │ │ - ldrb r0, [r3, #23] │ │ │ │ + ldrb r0, [r4, #23] │ │ │ │ lsls r5, r1, #1 │ │ │ │ - ldrb r6, [r5, #22] │ │ │ │ + ldrb r6, [r6, #22] │ │ │ │ lsls r5, r1, #1 │ │ │ │ - ldr r2, [r0, #108] @ 0x6c │ │ │ │ + ldr r2, [r1, #108] @ 0x6c │ │ │ │ lsls r2, r1, #1 │ │ │ │ - ldrb r4, [r2, #22] │ │ │ │ + ldrb r4, [r3, #22] │ │ │ │ lsls r5, r1, #1 │ │ │ │ - ldr r0, [r5, #104] @ 0x68 │ │ │ │ + ldr r0, [r6, #104] @ 0x68 │ │ │ │ lsls r2, r1, #1 │ │ │ │ - ldrb r4, [r5, #21] │ │ │ │ + ldrb r4, [r6, #21] │ │ │ │ lsls r5, r1, #1 │ │ │ │ - ldr r0, [r0, #104] @ 0x68 │ │ │ │ + ldr r0, [r1, #104] @ 0x68 │ │ │ │ lsls r2, r1, #1 │ │ │ │ - ldrb r2, [r5, #19] │ │ │ │ + ldrb r2, [r6, #19] │ │ │ │ lsls r5, r1, #1 │ │ │ │ - ldr r6, [r7, #92] @ 0x5c │ │ │ │ + ldr r6, [r0, #96] @ 0x60 │ │ │ │ lsls r2, r1, #1 │ │ │ │ - ldrb r6, [r7, #18] │ │ │ │ + ldrb r6, [r0, #19] │ │ │ │ lsls r5, r1, #1 │ │ │ │ - ldr r2, [r2, #92] @ 0x5c │ │ │ │ + ldr r2, [r3, #92] @ 0x5c │ │ │ │ lsls r2, r1, #1 │ │ │ │ - strh r6, [r6, #6] │ │ │ │ + strh r6, [r7, #6] │ │ │ │ lsls r5, r1, #1 │ │ │ │ - ldrb r6, [r4, #17] │ │ │ │ + ldrb r6, [r5, #17] │ │ │ │ lsls r5, r1, #1 │ │ │ │ - ldr r2, [r7, #84] @ 0x54 │ │ │ │ + ldr r2, [r0, #88] @ 0x58 │ │ │ │ lsls r2, r1, #1 │ │ │ │ - strh r6, [r1, #2] │ │ │ │ + strh r6, [r2, #2] │ │ │ │ lsls r5, r1, #1 │ │ │ │ - ldrb r0, [r2, #15] │ │ │ │ + ldrb r0, [r3, #15] │ │ │ │ lsls r5, r1, #1 │ │ │ │ - ldr r4, [r4, #76] @ 0x4c │ │ │ │ + ldr r4, [r5, #76] @ 0x4c │ │ │ │ lsls r2, r1, #1 │ │ │ │ - ldrb r0, [r6, #14] │ │ │ │ + ldrb r0, [r7, #14] │ │ │ │ lsls r5, r1, #1 │ │ │ │ - ldr r4, [r0, #76] @ 0x4c │ │ │ │ + ldr r4, [r1, #76] @ 0x4c │ │ │ │ lsls r2, r1, #1 │ │ │ │ - ldrb r6, [r0, #14] │ │ │ │ + ldrb r6, [r1, #14] │ │ │ │ lsls r5, r1, #1 │ │ │ │ - ldr r2, [r3, #72] @ 0x48 │ │ │ │ + ldr r2, [r4, #72] @ 0x48 │ │ │ │ lsls r2, r1, #1 │ │ │ │ - ldrb r6, [r3, #13] │ │ │ │ + ldrb r6, [r4, #13] │ │ │ │ lsls r5, r1, #1 │ │ │ │ - ldr r2, [r6, #68] @ 0x44 │ │ │ │ + ldr r2, [r7, #68] @ 0x44 │ │ │ │ lsls r2, r1, #1 │ │ │ │ - ldrb r4, [r6, #12] │ │ │ │ + ldrb r4, [r7, #12] │ │ │ │ lsls r5, r1, #1 │ │ │ │ - ldr r0, [r1, #68] @ 0x44 │ │ │ │ + ldr r0, [r2, #68] @ 0x44 │ │ │ │ lsls r2, r1, #1 │ │ │ │ stmdb sp!, {r4, r5, r6, r7, r8, r9, sl, fp, lr} │ │ │ │ mov.w ip, #0 │ │ │ │ mov.w lr, #65536 @ 0x10000 │ │ │ │ vpush {d8} │ │ │ │ sub.w ip, sp, ip │ │ │ │ sub.w lr, ip, lr │ │ │ │ @@ -935394,32 +935395,32 @@ │ │ │ │ nop.w │ │ │ │ ... │ │ │ │ movs r1, r0 │ │ │ │ movs r0, r0 │ │ │ │ @ instruction: 0xf77c0055 │ │ │ │ asrs r0, r7, #6 │ │ │ │ movs r0, r0 │ │ │ │ - ldrh r2, [r4, r5] │ │ │ │ + ldrh r2, [r5, r5] │ │ │ │ lsls r5, r1, #1 │ │ │ │ - ldmia r1, {r1, r4, r5} │ │ │ │ + ldmia r1, {r1, r3, r4, r5} │ │ │ │ lsls r4, r1, #1 │ │ │ │ - ldrb r6, [r3, #24] │ │ │ │ + ldrb r6, [r4, #24] │ │ │ │ lsls r5, r1, #1 │ │ │ │ - ldrb r0, [r2, #1] │ │ │ │ + ldrb r0, [r3, #1] │ │ │ │ lsls r5, r1, #1 │ │ │ │ - strb r0, [r5, #31] │ │ │ │ + strb r0, [r6, #31] │ │ │ │ lsls r5, r1, #1 │ │ │ │ - ldr r4, [r7, #12] │ │ │ │ + ldr r4, [r0, #16] │ │ │ │ lsls r2, r1, #1 │ │ │ │ - strb r6, [r0, #30] │ │ │ │ + strb r6, [r1, #30] │ │ │ │ lsls r5, r1, #1 │ │ │ │ - ldr r2, [r3, #8] │ │ │ │ + ldr r2, [r4, #8] │ │ │ │ lsls r2, r1, #1 │ │ │ │ @ instruction: 0xf4a20055 │ │ │ │ - ldrb r6, [r2, #14] │ │ │ │ + ldrb r6, [r3, #14] │ │ │ │ lsls r5, r1, #1 │ │ │ │ sub.w r2, r5, #12 │ │ │ │ mov r1, r7 │ │ │ │ mov r0, r6 │ │ │ │ str r2, [sp, #48] @ 0x30 │ │ │ │ bl 55426c │ │ │ │ ldr r2, [sp, #48] @ 0x30 │ │ │ │ @@ -935706,53 +935707,53 @@ │ │ │ │ add r2, pc │ │ │ │ bl 33c288 >::_M_default_append(unsigned int)@@Base+0xb96c4> │ │ │ │ b.n 33f460 >::_M_default_append(unsigned int)@@Base+0xbc89c> │ │ │ │ nop │ │ │ │ nop.w │ │ │ │ ... │ │ │ │ @ instruction: 0xffffffff │ │ │ │ - strb r4, [r3, #26] │ │ │ │ + strb r4, [r4, #26] │ │ │ │ lsls r5, r1, #1 │ │ │ │ - str r0, [r6, #120] @ 0x78 │ │ │ │ + str r0, [r7, #120] @ 0x78 │ │ │ │ lsls r2, r1, #1 │ │ │ │ - strb r2, [r0, #26] │ │ │ │ + strb r2, [r1, #26] │ │ │ │ lsls r5, r1, #1 │ │ │ │ - str r6, [r2, #120] @ 0x78 │ │ │ │ + str r6, [r3, #120] @ 0x78 │ │ │ │ lsls r2, r1, #1 │ │ │ │ - strb r0, [r5, #25] │ │ │ │ + strb r0, [r6, #25] │ │ │ │ lsls r5, r1, #1 │ │ │ │ - str r4, [r7, #116] @ 0x74 │ │ │ │ + str r4, [r0, #120] @ 0x78 │ │ │ │ lsls r2, r1, #1 │ │ │ │ - strb r6, [r1, #25] │ │ │ │ + strb r6, [r2, #25] │ │ │ │ lsls r5, r1, #1 │ │ │ │ - str r2, [r4, #116] @ 0x74 │ │ │ │ + str r2, [r5, #116] @ 0x74 │ │ │ │ lsls r2, r1, #1 │ │ │ │ - ldrb r2, [r4, #11] │ │ │ │ + ldrb r2, [r5, #11] │ │ │ │ lsls r5, r1, #1 │ │ │ │ - ldrb r4, [r7, #10] │ │ │ │ + ldrb r4, [r0, #11] │ │ │ │ lsls r5, r1, #1 │ │ │ │ - ldrb r6, [r6, #11] │ │ │ │ + ldrb r6, [r7, #11] │ │ │ │ lsls r5, r1, #1 │ │ │ │ - ldrb r4, [r2, #12] │ │ │ │ + ldrb r4, [r3, #12] │ │ │ │ lsls r5, r1, #1 │ │ │ │ - strb r6, [r4, #20] │ │ │ │ + strb r6, [r5, #20] │ │ │ │ lsls r5, r1, #1 │ │ │ │ - str r2, [r7, #96] @ 0x60 │ │ │ │ + str r2, [r0, #100] @ 0x64 │ │ │ │ lsls r2, r1, #1 │ │ │ │ - ldrb r6, [r7, #8] │ │ │ │ + ldrb r6, [r0, #9] │ │ │ │ lsls r5, r1, #1 │ │ │ │ - ldrb r0, [r4, #9] │ │ │ │ + ldrb r0, [r5, #9] │ │ │ │ lsls r5, r1, #1 │ │ │ │ - ldrb r2, [r3, #9] │ │ │ │ + ldrb r2, [r4, #9] │ │ │ │ lsls r5, r1, #1 │ │ │ │ - strb r4, [r1, #16] │ │ │ │ + strb r4, [r2, #16] │ │ │ │ lsls r5, r1, #1 │ │ │ │ - str r0, [r4, #80] @ 0x50 │ │ │ │ + str r0, [r5, #80] @ 0x50 │ │ │ │ lsls r2, r1, #1 │ │ │ │ - ldrb r2, [r6, #5] │ │ │ │ + ldrb r2, [r7, #5] │ │ │ │ lsls r5, r1, #1 │ │ │ │ str r0, [sp, #48] @ 0x30 │ │ │ │ movw r1, #1924 @ 0x784 │ │ │ │ ldr r0, [pc, #72] @ (33f99c >::_M_default_append(unsigned int)@@Base+0xbcdd8>) │ │ │ │ add r0, pc │ │ │ │ adds r0, #12 │ │ │ │ bl 17c90 │ │ │ │ @@ -935777,21 +935778,21 @@ │ │ │ │ bl 17c90 │ │ │ │ ldr r0, [pc, #24] @ (33f9a8 >::_M_default_append(unsigned int)@@Base+0xbcde4>) │ │ │ │ mov r1, r5 │ │ │ │ add r0, pc │ │ │ │ bl 17e10 │ │ │ │ b.n 33f560 >::_M_default_append(unsigned int)@@Base+0xbc99c> │ │ │ │ nop │ │ │ │ - strb r0, [r0, #14] │ │ │ │ + strb r0, [r1, #14] │ │ │ │ lsls r5, r1, #1 │ │ │ │ - str r4, [r2, #72] @ 0x48 │ │ │ │ + str r4, [r3, #72] @ 0x48 │ │ │ │ lsls r2, r1, #1 │ │ │ │ - strb r6, [r1, #13] │ │ │ │ + strb r6, [r2, #13] │ │ │ │ lsls r5, r1, #1 │ │ │ │ - str r2, [r4, #68] @ 0x44 │ │ │ │ + str r2, [r5, #68] @ 0x44 │ │ │ │ lsls r2, r1, #1 │ │ │ │ stmdb sp!, {r4, r5, r6, r7, r8, r9, sl, fp, lr} │ │ │ │ mov.w ip, #0 │ │ │ │ mov.w lr, #65536 @ 0x10000 │ │ │ │ vpush {d8} │ │ │ │ sub.w ip, sp, ip │ │ │ │ sub.w lr, ip, lr │ │ │ │ @@ -936253,56 +936254,56 @@ │ │ │ │ b.n 33fc26 >::_M_default_append(unsigned int)@@Base+0xbd062> │ │ │ │ movs r1, r0 │ │ │ │ movs r0, r0 │ │ │ │ @ instruction: 0xffffffff │ │ │ │ bic.w r0, ip, #85 @ 0x55 │ │ │ │ asrs r0, r7, #6 │ │ │ │ movs r0, r0 │ │ │ │ - strb r0, [r0, #11] │ │ │ │ + strb r0, [r1, #11] │ │ │ │ lsls r5, r1, #1 │ │ │ │ - str r2, [r2, #60] @ 0x3c │ │ │ │ + str r2, [r3, #60] @ 0x3c │ │ │ │ lsls r2, r1, #1 │ │ │ │ vshr.s16 q8, , #10 │ │ │ │ - strb r4, [r3, #9] │ │ │ │ + strb r4, [r4, #9] │ │ │ │ lsls r5, r1, #1 │ │ │ │ - str r6, [r5, #52] @ 0x34 │ │ │ │ + str r6, [r6, #52] @ 0x34 │ │ │ │ lsls r2, r1, #1 │ │ │ │ - strb r4, [r0, #28] │ │ │ │ + strb r4, [r1, #28] │ │ │ │ lsls r5, r1, #1 │ │ │ │ - strb r6, [r1, #6] │ │ │ │ + strb r6, [r2, #6] │ │ │ │ lsls r5, r1, #1 │ │ │ │ - strb r4, [r6, #5] │ │ │ │ + strb r4, [r7, #5] │ │ │ │ lsls r5, r1, #1 │ │ │ │ - str r0, [r1, #40] @ 0x28 │ │ │ │ + str r0, [r2, #40] @ 0x28 │ │ │ │ lsls r2, r1, #1 │ │ │ │ - ldr r6, [r7, #124] @ 0x7c │ │ │ │ + strb r6, [r0, #0] │ │ │ │ lsls r5, r1, #1 │ │ │ │ - ldr r4, [r4, #124] @ 0x7c │ │ │ │ + ldr r4, [r5, #124] @ 0x7c │ │ │ │ lsls r5, r1, #1 │ │ │ │ - str r0, [r7, #12] │ │ │ │ + str r0, [r0, #16] │ │ │ │ lsls r2, r1, #1 │ │ │ │ - ldr r2, [r1, #124] @ 0x7c │ │ │ │ + ldr r2, [r2, #124] @ 0x7c │ │ │ │ lsls r5, r1, #1 │ │ │ │ - str r6, [r3, #12] │ │ │ │ + str r6, [r4, #12] │ │ │ │ lsls r2, r1, #1 │ │ │ │ - strb r2, [r7, #18] │ │ │ │ + strb r2, [r0, #19] │ │ │ │ lsls r5, r1, #1 │ │ │ │ - strb r4, [r2, #21] │ │ │ │ + strb r4, [r3, #21] │ │ │ │ lsls r5, r1, #1 │ │ │ │ - strb r6, [r2, #19] │ │ │ │ + strb r6, [r3, #19] │ │ │ │ lsls r5, r1, #1 │ │ │ │ - strb r6, [r1, #19] │ │ │ │ + strb r6, [r2, #19] │ │ │ │ lsls r5, r1, #1 │ │ │ │ - ldr r2, [r0, #108] @ 0x6c │ │ │ │ + ldr r2, [r1, #108] @ 0x6c │ │ │ │ lsls r5, r1, #1 │ │ │ │ - ldrsh r6, [r2, r7] │ │ │ │ + ldrsh r6, [r3, r7] │ │ │ │ lsls r2, r1, #1 │ │ │ │ - ldr r6, [r2, #104] @ 0x68 │ │ │ │ + ldr r6, [r3, #104] @ 0x68 │ │ │ │ lsls r5, r1, #1 │ │ │ │ - ldrsh r2, [r5, r6] │ │ │ │ + ldrsh r2, [r6, r6] │ │ │ │ lsls r2, r1, #1 │ │ │ │ ldr r2, [r3, #32] │ │ │ │ mov r1, r7 │ │ │ │ mov r0, r6 │ │ │ │ str r3, [sp, #76] @ 0x4c │ │ │ │ subs r3, r2, #1 │ │ │ │ str r3, [sp, #68] @ 0x44 │ │ │ │ @@ -936422,27 +936423,27 @@ │ │ │ │ b.n 33fa28 >::_M_default_append(unsigned int)@@Base+0xbce64> │ │ │ │ ldr r2, [pc, #36] @ (340058 >::_M_default_append(unsigned int)@@Base+0xbd494>) │ │ │ │ mov r1, r7 │ │ │ │ mov r0, r6 │ │ │ │ add r2, pc │ │ │ │ bl 33c288 >::_M_default_append(unsigned int)@@Base+0xb96c4> │ │ │ │ b.n 33fb0a >::_M_default_append(unsigned int)@@Base+0xbcf46> │ │ │ │ - strb r6, [r3, #14] │ │ │ │ + strb r6, [r4, #14] │ │ │ │ lsls r5, r1, #1 │ │ │ │ - strb r4, [r3, #13] │ │ │ │ + strb r4, [r4, #13] │ │ │ │ lsls r5, r1, #1 │ │ │ │ - strb r4, [r2, #13] │ │ │ │ + strb r4, [r3, #13] │ │ │ │ lsls r5, r1, #1 │ │ │ │ - strb r2, [r4, #14] │ │ │ │ + strb r2, [r5, #14] │ │ │ │ lsls r5, r1, #1 │ │ │ │ - strb r2, [r6, #15] │ │ │ │ + strb r2, [r7, #15] │ │ │ │ lsls r5, r1, #1 │ │ │ │ - ldr r4, [r7, #72] @ 0x48 │ │ │ │ + ldr r4, [r0, #76] @ 0x4c │ │ │ │ lsls r5, r1, #1 │ │ │ │ - strb r0, [r6, #12] │ │ │ │ + strb r0, [r7, #12] │ │ │ │ lsls r5, r1, #1 │ │ │ │ stmdb sp!, {r4, r5, r6, r7, r8, r9, sl, fp, lr} │ │ │ │ mov.w ip, #4096 @ 0x1000 │ │ │ │ sub.w ip, sp, ip │ │ │ │ str.w r0, [ip, #1800] @ 0x708 │ │ │ │ subw sp, sp, #2260 @ 0x8d4 │ │ │ │ mov r4, r2 │ │ │ │ @@ -936753,65 +936754,65 @@ │ │ │ │ add r0, pc │ │ │ │ bl 17e10 │ │ │ │ b.n 3402e8 >::_M_default_append(unsigned int)@@Base+0xbd724> │ │ │ │ blx 1172c <__stack_chk_fail@plt> │ │ │ │ asrs r0, r7, #6 │ │ │ │ movs r0, r0 │ │ │ │ @ instruction: 0xe9800055 │ │ │ │ - adds r5, #218 @ 0xda │ │ │ │ + adds r5, #226 @ 0xe2 │ │ │ │ lsls r7, r1, #1 │ │ │ │ - strb r0, [r6, #11] │ │ │ │ + strb r0, [r7, #11] │ │ │ │ lsls r5, r1, #1 │ │ │ │ - adds r5, #110 @ 0x6e │ │ │ │ + adds r5, #118 @ 0x76 │ │ │ │ lsls r7, r1, #1 │ │ │ │ - adds r4, r5, #3 │ │ │ │ + adds r4, r6, #3 │ │ │ │ lsls r7, r1, #1 │ │ │ │ - strb r2, [r7, #10] │ │ │ │ + strb r2, [r0, #11] │ │ │ │ lsls r5, r1, #1 │ │ │ │ - strb r2, [r4, #10] │ │ │ │ + strb r2, [r5, #10] │ │ │ │ lsls r5, r1, #1 │ │ │ │ - ldr r6, [r4, #44] @ 0x2c │ │ │ │ + ldr r6, [r5, #44] @ 0x2c │ │ │ │ lsls r5, r1, #1 │ │ │ │ - strb r4, [r4, #7] │ │ │ │ + strb r4, [r5, #7] │ │ │ │ lsls r5, r1, #1 │ │ │ │ - subs r0, #156 @ 0x9c │ │ │ │ + subs r0, #164 @ 0xa4 │ │ │ │ lsls r2, r1, #1 │ │ │ │ - subs r0, #86 @ 0x56 │ │ │ │ + subs r0, #94 @ 0x5e │ │ │ │ lsls r2, r1, #1 │ │ │ │ - strb r0, [r5, #5] │ │ │ │ + strb r0, [r6, #5] │ │ │ │ lsls r5, r1, #1 │ │ │ │ - ldr r4, [r7, #28] │ │ │ │ + ldr r4, [r0, #32] │ │ │ │ lsls r5, r1, #1 │ │ │ │ - strb r2, [r7, #3] │ │ │ │ + strb r2, [r0, #4] │ │ │ │ lsls r5, r1, #1 │ │ │ │ b.n 34024c >::_M_default_append(unsigned int)@@Base+0xbd688> │ │ │ │ lsls r5, r2, #1 │ │ │ │ - ldr r4, [r0, #28] │ │ │ │ + ldr r4, [r1, #28] │ │ │ │ lsls r5, r1, #1 │ │ │ │ - strb r2, [r0, #3] │ │ │ │ + strb r2, [r1, #3] │ │ │ │ lsls r5, r1, #1 │ │ │ │ - strb r2, [r3, #3] │ │ │ │ + strb r2, [r4, #3] │ │ │ │ lsls r5, r1, #1 │ │ │ │ - adds r3, #102 @ 0x66 │ │ │ │ + adds r3, #110 @ 0x6e │ │ │ │ lsls r7, r1, #1 │ │ │ │ - adds r7, #60 @ 0x3c │ │ │ │ + adds r7, #68 @ 0x44 │ │ │ │ lsls r2, r1, #1 │ │ │ │ - adds r7, #40 @ 0x28 │ │ │ │ + adds r7, #48 @ 0x30 │ │ │ │ lsls r2, r1, #1 │ │ │ │ - ldr r6, [r0, #20] │ │ │ │ + ldr r6, [r1, #20] │ │ │ │ lsls r5, r1, #1 │ │ │ │ - strb r4, [r0, #1] │ │ │ │ + strb r4, [r1, #1] │ │ │ │ lsls r5, r1, #1 │ │ │ │ - ldr r6, [r5, #16] │ │ │ │ + ldr r6, [r6, #16] │ │ │ │ lsls r5, r1, #1 │ │ │ │ - strb r4, [r5, #0] │ │ │ │ + strb r4, [r6, #0] │ │ │ │ lsls r5, r1, #1 │ │ │ │ - ldr r6, [r2, #16] │ │ │ │ + ldr r6, [r3, #16] │ │ │ │ lsls r5, r1, #1 │ │ │ │ - strb r4, [r2, #0] │ │ │ │ + strb r4, [r3, #0] │ │ │ │ lsls r5, r1, #1 │ │ │ │ stmdb sp!, {r4, r5, r6, r7, r8, r9, sl, fp, lr} │ │ │ │ mov.w ip, #4096 @ 0x1000 │ │ │ │ vpush {d8} │ │ │ │ sub.w ip, sp, ip │ │ │ │ str.w r0, [ip, #2016] @ 0x7e0 │ │ │ │ subw sp, sp, #2036 @ 0x7f4 │ │ │ │ @@ -937149,47 +937150,47 @@ │ │ │ │ bl 17e10 │ │ │ │ b.n 3407c6 >::_M_default_append(unsigned int)@@Base+0xbdc02> │ │ │ │ ... │ │ │ │ asrs r0, r7, #6 │ │ │ │ movs r0, r0 │ │ │ │ b.n 340340 >::_M_default_append(unsigned int)@@Base+0xbd77c> │ │ │ │ lsls r5, r2, #1 │ │ │ │ - adds r1, #250 @ 0xfa │ │ │ │ + adds r2, #2 │ │ │ │ lsls r7, r1, #1 │ │ │ │ - ldr r4, [r2, #112] @ 0x70 │ │ │ │ + ldr r4, [r3, #112] @ 0x70 │ │ │ │ lsls r5, r1, #1 │ │ │ │ - adds r1, #150 @ 0x96 │ │ │ │ + adds r1, #158 @ 0x9e │ │ │ │ lsls r7, r1, #1 │ │ │ │ - adds r0, r3, r4 │ │ │ │ + adds r0, r4, r4 │ │ │ │ lsls r7, r1, #1 │ │ │ │ - ldr r6, [r6, #108] @ 0x6c │ │ │ │ + ldr r6, [r7, #108] @ 0x6c │ │ │ │ lsls r5, r1, #1 │ │ │ │ - adds r5, #16 │ │ │ │ + adds r5, #24 │ │ │ │ lsls r2, r1, #1 │ │ │ │ - adds r4, #204 @ 0xcc │ │ │ │ + adds r4, #212 @ 0xd4 │ │ │ │ lsls r2, r1, #1 │ │ │ │ - str r4, [r4, #104] @ 0x68 │ │ │ │ + str r4, [r5, #104] @ 0x68 │ │ │ │ lsls r5, r1, #1 │ │ │ │ - cmp r7, #194 @ 0xc2 │ │ │ │ + cmp r7, #202 @ 0xca │ │ │ │ lsls r7, r1, #1 │ │ │ │ - asrs r4, r0, #29 │ │ │ │ + asrs r4, r1, #29 │ │ │ │ lsls r7, r1, #1 │ │ │ │ - ldr r2, [r4, #80] @ 0x50 │ │ │ │ + ldr r2, [r5, #80] @ 0x50 │ │ │ │ lsls r5, r1, #1 │ │ │ │ - adds r3, #50 @ 0x32 │ │ │ │ + adds r3, #58 @ 0x3a │ │ │ │ lsls r2, r1, #1 │ │ │ │ - str r6, [r3, #80] @ 0x50 │ │ │ │ + str r6, [r4, #80] @ 0x50 │ │ │ │ lsls r5, r1, #1 │ │ │ │ - ldr r4, [r3, #64] @ 0x40 │ │ │ │ + ldr r4, [r4, #64] @ 0x40 │ │ │ │ lsls r5, r1, #1 │ │ │ │ b.n 340cd0 >::_M_default_append(unsigned int)@@Base+0xbe10c> │ │ │ │ lsls r5, r2, #1 │ │ │ │ - str r6, [r3, #76] @ 0x4c │ │ │ │ + str r6, [r4, #76] @ 0x4c │ │ │ │ lsls r5, r1, #1 │ │ │ │ - ldr r4, [r3, #60] @ 0x3c │ │ │ │ + ldr r4, [r4, #60] @ 0x3c │ │ │ │ lsls r5, r1, #1 │ │ │ │ mov r0, fp │ │ │ │ adds r4, #4 │ │ │ │ blx 11e8c │ │ │ │ ldr.w r1, [pc, #1596] @ 340ea4 >::_M_default_append(unsigned int)@@Base+0xbe2e0> │ │ │ │ rsb r2, r0, #560 @ 0x230 │ │ │ │ movw r3, #562 @ 0x232 │ │ │ │ @@ -937751,115 +937752,115 @@ │ │ │ │ movw r3, #562 @ 0x232 │ │ │ │ adds r2, #1 │ │ │ │ add r1, pc │ │ │ │ mov r0, fp │ │ │ │ blx 11750 <__strncat_chk@plt> │ │ │ │ b.n 340994 >::_M_default_append(unsigned int)@@Base+0xbddd0> │ │ │ │ blx 1172c <__stack_chk_fail@plt> │ │ │ │ - ldr r6, [r4, #56] @ 0x38 │ │ │ │ + ldr r6, [r5, #56] @ 0x38 │ │ │ │ lsls r5, r1, #1 │ │ │ │ - cmp r6, #8 │ │ │ │ + cmp r6, #16 │ │ │ │ lsls r7, r1, #1 │ │ │ │ - asrs r0, r1, #22 │ │ │ │ + asrs r0, r2, #22 │ │ │ │ lsls r7, r1, #1 │ │ │ │ - ldr r0, [r1, #56] @ 0x38 │ │ │ │ + ldr r0, [r2, #56] @ 0x38 │ │ │ │ lsls r5, r1, #1 │ │ │ │ - ldr r4, [r2, #44] @ 0x2c │ │ │ │ + ldr r4, [r3, #44] @ 0x2c │ │ │ │ lsls r5, r1, #1 │ │ │ │ - adds r1, #34 @ 0x22 │ │ │ │ + adds r1, #42 @ 0x2a │ │ │ │ lsls r2, r1, #1 │ │ │ │ - ldr r4, [r4, #40] @ 0x28 │ │ │ │ + ldr r4, [r5, #40] @ 0x28 │ │ │ │ lsls r5, r1, #1 │ │ │ │ - str r4, [r5, #44] @ 0x2c │ │ │ │ + str r4, [r6, #44] @ 0x2c │ │ │ │ lsls r5, r1, #1 │ │ │ │ - strh r6, [r7, r7] │ │ │ │ + strb r6, [r0, r0] │ │ │ │ lsls r2, r1, #1 │ │ │ │ - str r0, [r2, #44] @ 0x2c │ │ │ │ + str r0, [r3, #44] @ 0x2c │ │ │ │ lsls r5, r1, #1 │ │ │ │ - strh r0, [r4, r7] │ │ │ │ + strh r0, [r5, r7] │ │ │ │ lsls r2, r1, #1 │ │ │ │ - cmp r4, #118 @ 0x76 │ │ │ │ + cmp r4, #126 @ 0x7e │ │ │ │ lsls r7, r1, #1 │ │ │ │ - adds r0, #72 @ 0x48 │ │ │ │ + adds r0, #80 @ 0x50 │ │ │ │ lsls r2, r1, #1 │ │ │ │ - adds r0, #48 @ 0x30 │ │ │ │ + adds r0, #56 @ 0x38 │ │ │ │ lsls r2, r1, #1 │ │ │ │ - str r2, [r6, #32] │ │ │ │ + str r2, [r7, #32] │ │ │ │ lsls r5, r1, #1 │ │ │ │ - asrs r6, r6, #12 │ │ │ │ + asrs r6, r7, #12 │ │ │ │ lsls r7, r1, #1 │ │ │ │ - ldr r0, [r3, #16] │ │ │ │ + ldr r0, [r4, #16] │ │ │ │ lsls r5, r1, #1 │ │ │ │ - cmp r7, #174 @ 0xae │ │ │ │ + cmp r7, #182 @ 0xb6 │ │ │ │ lsls r2, r1, #1 │ │ │ │ - cmp r2, #238 @ 0xee │ │ │ │ + cmp r2, #246 @ 0xf6 │ │ │ │ lsls r7, r1, #1 │ │ │ │ - str r6, [r6, #12] │ │ │ │ + str r6, [r7, #12] │ │ │ │ lsls r5, r1, #1 │ │ │ │ - str r4, [r6, #124] @ 0x7c │ │ │ │ + str r4, [r7, #124] @ 0x7c │ │ │ │ lsls r5, r1, #1 │ │ │ │ - str r6, [r3, #12] │ │ │ │ + str r6, [r4, #12] │ │ │ │ lsls r5, r1, #1 │ │ │ │ - str r4, [r3, #124] @ 0x7c │ │ │ │ + str r4, [r4, #124] @ 0x7c │ │ │ │ lsls r5, r1, #1 │ │ │ │ - str r0, [r1, #12] │ │ │ │ + str r0, [r2, #12] │ │ │ │ lsls r5, r1, #1 │ │ │ │ - str r2, [r3, r7] │ │ │ │ + str r2, [r4, r7] │ │ │ │ lsls r2, r1, #1 │ │ │ │ - str r4, [r4, #124] @ 0x7c │ │ │ │ + str r4, [r5, #124] @ 0x7c │ │ │ │ lsls r5, r1, #1 │ │ │ │ - asrs r6, r1, #7 │ │ │ │ + asrs r6, r2, #7 │ │ │ │ lsls r7, r1, #1 │ │ │ │ - str r4, [r0, #124] @ 0x7c │ │ │ │ + str r4, [r1, #124] @ 0x7c │ │ │ │ lsls r5, r1, #1 │ │ │ │ - cmp r6, #70 @ 0x46 │ │ │ │ + cmp r6, #78 @ 0x4e │ │ │ │ lsls r2, r1, #1 │ │ │ │ - cmp r1, #134 @ 0x86 │ │ │ │ + cmp r1, #142 @ 0x8e │ │ │ │ lsls r7, r1, #1 │ │ │ │ - ldrsh r0, [r1, r6] │ │ │ │ + ldrsh r0, [r2, r6] │ │ │ │ lsls r5, r1, #1 │ │ │ │ - str r6, [r0, #104] @ 0x68 │ │ │ │ + str r6, [r1, #104] @ 0x68 │ │ │ │ lsls r5, r1, #1 │ │ │ │ - ldrsh r0, [r6, r5] │ │ │ │ + ldrsh r0, [r7, r5] │ │ │ │ lsls r5, r1, #1 │ │ │ │ - str r6, [r5, #100] @ 0x64 │ │ │ │ + str r6, [r6, #100] @ 0x64 │ │ │ │ lsls r5, r1, #1 │ │ │ │ - cmp r5, #8 │ │ │ │ + cmp r5, #16 │ │ │ │ lsls r2, r1, #1 │ │ │ │ - ldrsh r4, [r2, r4] │ │ │ │ + ldrsh r4, [r3, r4] │ │ │ │ lsls r5, r1, #1 │ │ │ │ - str r2, [r2, #96] @ 0x60 │ │ │ │ + str r2, [r3, #96] @ 0x60 │ │ │ │ lsls r5, r1, #1 │ │ │ │ - ldrsh r4, [r7, r3] │ │ │ │ + ldrsh r4, [r0, r4] │ │ │ │ lsls r5, r1, #1 │ │ │ │ - str r2, [r7, #92] @ 0x5c │ │ │ │ + str r2, [r0, #96] @ 0x60 │ │ │ │ lsls r5, r1, #1 │ │ │ │ - cmp r4, #176 @ 0xb0 │ │ │ │ + cmp r4, #184 @ 0xb8 │ │ │ │ lsls r2, r1, #1 │ │ │ │ - ldrsh r4, [r0, r3] │ │ │ │ + ldrsh r4, [r1, r3] │ │ │ │ lsls r5, r1, #1 │ │ │ │ - str r2, [r0, #92] @ 0x5c │ │ │ │ + str r2, [r1, #92] @ 0x5c │ │ │ │ lsls r5, r1, #1 │ │ │ │ - ldrsh r4, [r5, r2] │ │ │ │ + ldrsh r4, [r6, r2] │ │ │ │ lsls r5, r1, #1 │ │ │ │ - str r2, [r5, #88] @ 0x58 │ │ │ │ + str r2, [r6, #88] @ 0x58 │ │ │ │ lsls r5, r1, #1 │ │ │ │ - ldrsh r4, [r2, r2] │ │ │ │ + ldrsh r4, [r3, r2] │ │ │ │ lsls r5, r1, #1 │ │ │ │ - str r2, [r2, #88] @ 0x58 │ │ │ │ + str r2, [r3, #88] @ 0x58 │ │ │ │ lsls r5, r1, #1 │ │ │ │ - ldrsh r4, [r7, r1] │ │ │ │ + ldrsh r4, [r0, r2] │ │ │ │ lsls r5, r1, #1 │ │ │ │ - str r2, [r7, #84] @ 0x54 │ │ │ │ + str r2, [r0, #88] @ 0x58 │ │ │ │ lsls r5, r1, #1 │ │ │ │ - ldrsh r4, [r4, r1] │ │ │ │ + ldrsh r4, [r5, r1] │ │ │ │ lsls r5, r1, #1 │ │ │ │ - str r2, [r4, #84] @ 0x54 │ │ │ │ + str r2, [r5, #84] @ 0x54 │ │ │ │ lsls r5, r1, #1 │ │ │ │ - str r2, [r5, #88] @ 0x58 │ │ │ │ + str r2, [r6, #88] @ 0x58 │ │ │ │ lsls r5, r1, #1 │ │ │ │ stmdb sp!, {r4, r5, r6, r7, r8, r9, lr} │ │ │ │ mov.w ip, #4096 @ 0x1000 │ │ │ │ vpush {d8-d9} │ │ │ │ sub.w ip, sp, ip │ │ │ │ str.w r0, [ip, #3976] @ 0xf88 │ │ │ │ mov r4, r0 │ │ │ │ @@ -938171,63 +938172,63 @@ │ │ │ │ add r0, pc │ │ │ │ bl 17e10 │ │ │ │ b.n 34128a >::_M_default_append(unsigned int)@@Base+0xbe6c6> │ │ │ │ bge.n 3413b0 >::_M_default_append(unsigned int)@@Base+0xbe7ec> │ │ │ │ lsls r5, r2, #1 │ │ │ │ asrs r0, r7, #6 │ │ │ │ movs r0, r0 │ │ │ │ - strh r0, [r2, r4] │ │ │ │ + strh r0, [r3, r4] │ │ │ │ lsls r5, r1, #1 │ │ │ │ - asrs r2, r5, #17 │ │ │ │ + asrs r2, r6, #17 │ │ │ │ lsls r2, r1, #1 │ │ │ │ - strh r2, [r0, r3] │ │ │ │ + strh r2, [r1, r3] │ │ │ │ lsls r5, r1, #1 │ │ │ │ - asrs r6, r3, #16 │ │ │ │ + asrs r6, r4, #16 │ │ │ │ lsls r2, r1, #1 │ │ │ │ - ldrb r6, [r4, r0] │ │ │ │ + ldrb r6, [r5, r0] │ │ │ │ lsls r5, r1, #1 │ │ │ │ - ldr r5, [pc, #232] @ (3413d4 >::_M_default_append(unsigned int)@@Base+0xbe810>) │ │ │ │ + ldr r5, [pc, #264] @ (3413f4 >::_M_default_append(unsigned int)@@Base+0xbe830>) │ │ │ │ lsls r2, r1, #1 │ │ │ │ - ldrh r0, [r5, r7] │ │ │ │ + ldrh r0, [r6, r7] │ │ │ │ lsls r5, r1, #1 │ │ │ │ - ldrh r2, [r0, r6] │ │ │ │ + ldrh r2, [r1, r6] │ │ │ │ lsls r5, r1, #1 │ │ │ │ - ldr r4, [pc, #600] @ (341550 >::_M_default_append(unsigned int)@@Base+0xbe98c>) │ │ │ │ + ldr r4, [pc, #632] @ (341570 >::_M_default_append(unsigned int)@@Base+0xbe9ac>) │ │ │ │ lsls r2, r1, #1 │ │ │ │ - ite vs │ │ │ │ - lslvs r6, r1, #1 │ │ │ │ - addvc r6, sp, #32 │ │ │ │ + ite vc │ │ │ │ + lslvc r6, r1, #1 │ │ │ │ + addvs r6, sp, #64 @ 0x40 │ │ │ │ lsls r4, r1, #1 │ │ │ │ - ldrh r6, [r1, r4] │ │ │ │ + ldrh r6, [r2, r4] │ │ │ │ lsls r5, r1, #1 │ │ │ │ bhi.n 341384 >::_M_default_append(unsigned int)@@Base+0xbe7c0> │ │ │ │ lsls r5, r2, #1 │ │ │ │ - add r5, sp, #664 @ 0x298 │ │ │ │ + add r5, sp, #696 @ 0x2b8 │ │ │ │ lsls r4, r1, #1 │ │ │ │ - add r5, sp, #640 @ 0x280 │ │ │ │ + add r5, sp, #672 @ 0x2a0 │ │ │ │ lsls r4, r1, #1 │ │ │ │ - ldrh r0, [r2, r3] │ │ │ │ + ldrh r0, [r3, r3] │ │ │ │ lsls r5, r1, #1 │ │ │ │ - ldr r3, [pc, #912] @ (3416a8 >::_M_default_append(unsigned int)@@Base+0xbeae4>) │ │ │ │ + ldr r3, [pc, #944] @ (3416c8 >::_M_default_append(unsigned int)@@Base+0xbeb04>) │ │ │ │ lsls r2, r1, #1 │ │ │ │ - ldrh r2, [r7, r1] │ │ │ │ + ldrh r2, [r0, r2] │ │ │ │ lsls r5, r1, #1 │ │ │ │ - ldr r3, [pc, #568] @ (341558 >::_M_default_append(unsigned int)@@Base+0xbe994>) │ │ │ │ + ldr r3, [pc, #600] @ (341578 >::_M_default_append(unsigned int)@@Base+0xbe9b4>) │ │ │ │ lsls r2, r1, #1 │ │ │ │ - ldrh r6, [r3, r1] │ │ │ │ + ldrh r6, [r4, r1] │ │ │ │ lsls r5, r1, #1 │ │ │ │ - ldr r3, [pc, #448] @ (3414e8 >::_M_default_append(unsigned int)@@Base+0xbe924>) │ │ │ │ + ldr r3, [pc, #480] @ (341508 >::_M_default_append(unsigned int)@@Base+0xbe944>) │ │ │ │ lsls r2, r1, #1 │ │ │ │ - ldrh r6, [r7, r0] │ │ │ │ + ldrh r6, [r0, r1] │ │ │ │ lsls r5, r1, #1 │ │ │ │ - ldr r3, [pc, #320] @ (341470 >::_M_default_append(unsigned int)@@Base+0xbe8ac>) │ │ │ │ + ldr r3, [pc, #352] @ (341490 >::_M_default_append(unsigned int)@@Base+0xbe8cc>) │ │ │ │ lsls r2, r1, #1 │ │ │ │ - ldrh r6, [r3, r0] │ │ │ │ + ldrh r6, [r4, r0] │ │ │ │ lsls r5, r1, #1 │ │ │ │ - ldr r3, [pc, #192] @ (3413f8 >::_M_default_append(unsigned int)@@Base+0xbe834>) │ │ │ │ + ldr r3, [pc, #224] @ (341418 >::_M_default_append(unsigned int)@@Base+0xbe854>) │ │ │ │ lsls r2, r1, #1 │ │ │ │ push {r4, r5, r6, lr} │ │ │ │ mov.w ip, #4096 @ 0x1000 │ │ │ │ sub.w ip, sp, ip │ │ │ │ str.w r0, [ip, #4056] @ 0xfd8 │ │ │ │ ldr r2, [pc, #464] @ (341518 >::_M_default_append(unsigned int)@@Base+0xbe954>) │ │ │ │ sub sp, #24 │ │ │ │ @@ -938414,70 +938415,70 @@ │ │ │ │ b.n 3413c2 >::_M_default_append(unsigned int)@@Base+0xbe7fe> │ │ │ │ blx 1172c <__stack_chk_fail@plt> │ │ │ │ nop │ │ │ │ bvs.n 341498 >::_M_default_append(unsigned int)@@Base+0xbe8d4> │ │ │ │ lsls r5, r2, #1 │ │ │ │ asrs r0, r7, #6 │ │ │ │ movs r0, r0 │ │ │ │ - ldr r6, [r2, r5] │ │ │ │ + ldr r6, [r3, r5] │ │ │ │ lsls r5, r1, #1 │ │ │ │ - strh r2, [r7, r5] │ │ │ │ + strh r2, [r0, r6] │ │ │ │ lsls r7, r1, #1 │ │ │ │ - str r4, [r2, #12] │ │ │ │ + str r4, [r3, #12] │ │ │ │ lsls r5, r1, #1 │ │ │ │ - str r2, [r0, #16] │ │ │ │ + str r2, [r1, #16] │ │ │ │ lsls r5, r1, #1 │ │ │ │ lsls r3, r6, #7 │ │ │ │ movs r0, r0 │ │ │ │ - ldr r4, [r4, r4] │ │ │ │ + ldr r4, [r5, r4] │ │ │ │ lsls r5, r1, #1 │ │ │ │ - ldr r2, [pc, #224] @ (34161c >::_M_default_append(unsigned int)@@Base+0xbea58>) │ │ │ │ + ldr r2, [pc, #256] @ (34163c >::_M_default_append(unsigned int)@@Base+0xbea78>) │ │ │ │ lsls r2, r1, #1 │ │ │ │ bvs.n 3415cc >::_M_default_append(unsigned int)@@Base+0xbea08> │ │ │ │ lsls r5, r2, #1 │ │ │ │ - ldr r0, [r6, r3] │ │ │ │ + ldr r0, [r7, r3] │ │ │ │ lsls r5, r1, #1 │ │ │ │ - ldr r2, [pc, #16] @ (341558 >::_M_default_append(unsigned int)@@Base+0xbe994>) │ │ │ │ + ldr r2, [pc, #48] @ (341578 >::_M_default_append(unsigned int)@@Base+0xbe9b4>) │ │ │ │ lsls r2, r1, #1 │ │ │ │ add r6, sp, #76 @ 0x4c │ │ │ │ vqshlu.s32 q9, , #31 │ │ │ │ movs r0, r0 │ │ │ │ - ldr r2, [r6, r2] │ │ │ │ + ldr r2, [r7, r2] │ │ │ │ lsls r5, r1, #1 │ │ │ │ - ldr r1, [pc, #792] @ (341870 >::_M_default_append(unsigned int)@@Base+0xbecac>) │ │ │ │ + ldr r1, [pc, #824] @ (341890 >::_M_default_append(unsigned int)@@Base+0xbeccc>) │ │ │ │ lsls r2, r1, #1 │ │ │ │ - ldr r0, [r3, r2] │ │ │ │ + ldr r0, [r4, r2] │ │ │ │ lsls r5, r1, #1 │ │ │ │ - ldr r1, [pc, #688] @ (341810 >::_M_default_append(unsigned int)@@Base+0xbec4c>) │ │ │ │ + ldr r1, [pc, #720] @ (341830 >::_M_default_append(unsigned int)@@Base+0xbec6c>) │ │ │ │ lsls r2, r1, #1 │ │ │ │ strb r3, [r6, r0] │ │ │ │ movs r0, r0 │ │ │ │ - str r6, [r5, #4] │ │ │ │ + str r6, [r6, #4] │ │ │ │ lsls r5, r1, #1 │ │ │ │ - str r2, [r3, #0] │ │ │ │ + str r2, [r4, #0] │ │ │ │ lsls r5, r1, #1 │ │ │ │ - ldr r4, [r1, r1] │ │ │ │ + ldr r4, [r2, r1] │ │ │ │ lsls r5, r1, #1 │ │ │ │ - ldr r1, [pc, #384] @ (3416f4 >::_M_default_append(unsigned int)@@Base+0xbeb30>) │ │ │ │ + ldr r1, [pc, #416] @ (341714 >::_M_default_append(unsigned int)@@Base+0xbeb50>) │ │ │ │ lsls r2, r1, #1 │ │ │ │ - ldr r2, [r6, r0] │ │ │ │ + ldr r2, [r7, r0] │ │ │ │ lsls r5, r1, #1 │ │ │ │ - ldr r1, [pc, #280] @ (341694 >::_M_default_append(unsigned int)@@Base+0xbead0>) │ │ │ │ + ldr r1, [pc, #312] @ (3416b4 >::_M_default_append(unsigned int)@@Base+0xbeaf0>) │ │ │ │ lsls r2, r1, #1 │ │ │ │ - str r6, [r0, #4] │ │ │ │ + str r6, [r1, #4] │ │ │ │ lsls r5, r1, #1 │ │ │ │ - str r6, [r7, #4] │ │ │ │ + str r6, [r0, #8] │ │ │ │ lsls r5, r1, #1 │ │ │ │ - ldrsb r6, [r6, r7] │ │ │ │ + ldrsb r6, [r7, r7] │ │ │ │ lsls r5, r1, #1 │ │ │ │ - ldr r1, [pc, #40] @ (3415b4 >::_M_default_append(unsigned int)@@Base+0xbe9f0>) │ │ │ │ + ldr r1, [pc, #72] @ (3415d4 >::_M_default_append(unsigned int)@@Base+0xbea10>) │ │ │ │ lsls r2, r1, #1 │ │ │ │ - ldrsb r0, [r3, r7] │ │ │ │ + ldrsb r0, [r4, r7] │ │ │ │ lsls r5, r1, #1 │ │ │ │ - ldr r0, [pc, #936] @ (34193c >::_M_default_append(unsigned int)@@Base+0xbed78>) │ │ │ │ + ldr r0, [pc, #968] @ (34195c >::_M_default_append(unsigned int)@@Base+0xbed98>) │ │ │ │ lsls r2, r1, #1 │ │ │ │ push {lr} │ │ │ │ mov.w ip, #4096 @ 0x1000 │ │ │ │ sub.w ip, sp, ip │ │ │ │ str.w r0, [ip, #4080] @ 0xff0 │ │ │ │ sub sp, #12 │ │ │ │ bl 341338 >::_M_default_append(unsigned int)@@Base+0xbe774> │ │ │ │ @@ -938498,17 +938499,17 @@ │ │ │ │ add r0, pc │ │ │ │ bl 17e10 │ │ │ │ ldr r3, [sp, #4] │ │ │ │ mov r0, r3 │ │ │ │ add sp, #12 │ │ │ │ pop {pc} │ │ │ │ nop │ │ │ │ - ldrsb r0, [r3, r4] │ │ │ │ + ldrsb r0, [r4, r4] │ │ │ │ lsls r5, r1, #1 │ │ │ │ - ldr r0, [pc, #176] @ (341690 >::_M_default_append(unsigned int)@@Base+0xbeacc>) │ │ │ │ + ldr r0, [pc, #208] @ (3416b0 >::_M_default_append(unsigned int)@@Base+0xbeaec>) │ │ │ │ lsls r2, r1, #1 │ │ │ │ stmdb sp!, {r4, r5, r6, r7, r8, r9, sl, fp, lr} │ │ │ │ mov.w ip, #0 │ │ │ │ mov.w lr, #196608 @ 0x30000 │ │ │ │ vpush {d8-d9} │ │ │ │ sub.w ip, sp, ip │ │ │ │ sub.w lr, ip, lr │ │ │ │ @@ -939237,87 +939238,87 @@ │ │ │ │ ldr.w r7, [r4, #4056] @ 0xfd8 │ │ │ │ cmp r7, #8 │ │ │ │ bne.w 3418a6 >::_M_default_append(unsigned int)@@Base+0xbece2> │ │ │ │ mov fp, sl │ │ │ │ mov.w sl, #1 │ │ │ │ b.n 341a2a >::_M_default_append(unsigned int)@@Base+0xbee66> │ │ │ │ ... │ │ │ │ - ldrsb r2, [r3, r2] │ │ │ │ + ldrsb r2, [r4, r2] │ │ │ │ lsls r5, r1, #1 │ │ │ │ bcc.n 341e7c >::_M_default_append(unsigned int)@@Base+0xbf2b8> │ │ │ │ lsls r5, r2, #1 │ │ │ │ asrs r0, r7, #6 │ │ │ │ movs r0, r0 │ │ │ │ - cmp r4, #238 @ 0xee │ │ │ │ + cmp r4, #246 @ 0xf6 │ │ │ │ lsls r5, r1, #1 │ │ │ │ - cmp r4, #222 @ 0xde │ │ │ │ + cmp r4, #230 @ 0xe6 │ │ │ │ lsls r5, r1, #1 │ │ │ │ - strb r2, [r6, r5] │ │ │ │ + strb r2, [r7, r5] │ │ │ │ lsls r5, r1, #1 │ │ │ │ - mov ip, r0 │ │ │ │ + mov ip, r1 │ │ │ │ lsls r2, r1, #1 │ │ │ │ bcs.n 341df4 >::_M_default_append(unsigned int)@@Base+0xbf230> │ │ │ │ lsls r5, r2, #1 │ │ │ │ - strb r4, [r4, r4] │ │ │ │ + strb r4, [r5, r4] │ │ │ │ lsls r5, r1, #1 │ │ │ │ - mov r6, r6 │ │ │ │ + mov r6, r7 │ │ │ │ lsls r2, r1, #1 │ │ │ │ - cmp r4, #72 @ 0x48 │ │ │ │ + cmp r4, #80 @ 0x50 │ │ │ │ lsls r5, r1, #1 │ │ │ │ - cmp r4, #94 @ 0x5e │ │ │ │ + cmp r4, #102 @ 0x66 │ │ │ │ lsls r5, r1, #1 │ │ │ │ - strb r2, [r3, r3] │ │ │ │ + strb r2, [r4, r3] │ │ │ │ lsls r5, r1, #1 │ │ │ │ - cmp ip, sp │ │ │ │ + cmp ip, lr │ │ │ │ lsls r2, r1, #1 │ │ │ │ - strb r4, [r7, r2] │ │ │ │ + strb r4, [r0, r3] │ │ │ │ lsls r5, r1, #1 │ │ │ │ - cmp lr, r9 │ │ │ │ + cmp lr, sl │ │ │ │ lsls r2, r1, #1 │ │ │ │ - strb r6, [r3, r2] │ │ │ │ + strb r6, [r4, r2] │ │ │ │ lsls r5, r1, #1 │ │ │ │ - cmp lr, r5 │ │ │ │ + cmp lr, r6 │ │ │ │ lsls r2, r1, #1 │ │ │ │ - ldr r4, [r4, #56] @ 0x38 │ │ │ │ + ldr r4, [r5, #56] @ 0x38 │ │ │ │ lsls r2, r1, #1 │ │ │ │ - ldrsh r4, [r0, r5] │ │ │ │ + ldrsh r4, [r1, r5] │ │ │ │ lsls r5, r1, #1 │ │ │ │ - ldrsh r2, [r1, r0] │ │ │ │ + ldrsh r2, [r2, r0] │ │ │ │ lsls r5, r1, #1 │ │ │ │ - strh r2, [r4, r3] │ │ │ │ + strh r2, [r5, r3] │ │ │ │ lsls r5, r1, #1 │ │ │ │ - mvns r4, r6 │ │ │ │ + mvns r4, r7 │ │ │ │ lsls r2, r1, #1 │ │ │ │ - strh r2, [r0, r3] │ │ │ │ + strh r2, [r1, r3] │ │ │ │ lsls r5, r1, #1 │ │ │ │ - mvns r4, r2 │ │ │ │ + mvns r4, r3 │ │ │ │ lsls r2, r1, #1 │ │ │ │ - strh r6, [r7, r1] │ │ │ │ + strh r6, [r0, r2] │ │ │ │ lsls r5, r1, #1 │ │ │ │ - ldrh r6, [r5, r4] │ │ │ │ + ldrh r6, [r6, r4] │ │ │ │ lsls r5, r1, #1 │ │ │ │ - adds r3, #90 @ 0x5a │ │ │ │ + adds r3, #98 @ 0x62 │ │ │ │ lsls r5, r1, #1 │ │ │ │ - add r1, pc, #240 @ (adr r1, 34202c >::_M_default_append(unsigned int)@@Base+0xbf468>) │ │ │ │ + add r1, pc, #272 @ (adr r1, 34204c >::_M_default_append(unsigned int)@@Base+0xbf488>) │ │ │ │ lsls r4, r1, #1 │ │ │ │ - ldr r7, [pc, #592] @ (342190 >::_M_default_append(unsigned int)@@Base+0xbf5cc>) │ │ │ │ + ldr r7, [pc, #624] @ (3421b0 >::_M_default_append(unsigned int)@@Base+0xbf5ec>) │ │ │ │ lsls r5, r1, #1 │ │ │ │ - lsls r0, r5 │ │ │ │ + lsls r0, r6 │ │ │ │ lsls r2, r1, #1 │ │ │ │ - ldr r7, [pc, #480] @ (342128 >::_M_default_append(unsigned int)@@Base+0xbf564>) │ │ │ │ + ldr r7, [pc, #512] @ (342148 >::_M_default_append(unsigned int)@@Base+0xbf584>) │ │ │ │ lsls r5, r1, #1 │ │ │ │ - lsls r4, r1 │ │ │ │ + lsls r4, r2 │ │ │ │ lsls r2, r1, #1 │ │ │ │ - adds r1, #224 @ 0xe0 │ │ │ │ + adds r1, #232 @ 0xe8 │ │ │ │ lsls r5, r1, #1 │ │ │ │ - ldr r7, [sp, #760] @ 0x2f8 │ │ │ │ + ldr r7, [sp, #792] @ 0x318 │ │ │ │ lsls r4, r1, #1 │ │ │ │ - ldr r4, [r0, r7] │ │ │ │ + ldr r4, [r1, r7] │ │ │ │ lsls r5, r1, #1 │ │ │ │ - ldr r0, [r6, r5] │ │ │ │ + ldr r0, [r7, r5] │ │ │ │ lsls r5, r1, #1 │ │ │ │ ldr r1, [pc, #872] @ (3422c8 >::_M_default_append(unsigned int)@@Base+0xbf704>) │ │ │ │ ldr.w r0, [r4, #4024] @ 0xfb8 │ │ │ │ add r1, pc │ │ │ │ bl 4cfc78 │ │ │ │ cmp r0, #0 │ │ │ │ beq.w 3429ea >::_M_default_append(unsigned int)@@Base+0xbfe26> │ │ │ │ @@ -939596,43 +939597,43 @@ │ │ │ │ ldr.w r2, [r3, #-80] │ │ │ │ str.w r2, [r4, #4028] @ 0xfbc │ │ │ │ str.w r1, [r3, #-80] │ │ │ │ b.n 341e02 >::_M_default_append(unsigned int)@@Base+0xbf23e> │ │ │ │ nop │ │ │ │ nop.w │ │ │ │ ... │ │ │ │ - ldr r6, [pc, #200] @ (342394 >::_M_default_append(unsigned int)@@Base+0xbf7d0>) │ │ │ │ + ldr r6, [pc, #232] @ (3423b4 >::_M_default_append(unsigned int)@@Base+0xbf7f0>) │ │ │ │ lsls r5, r1, #1 │ │ │ │ - ldr r4, [pc, #280] @ (3423e8 >::_M_default_append(unsigned int)@@Base+0xbf824>) │ │ │ │ + ldr r4, [pc, #312] @ (342408 >::_M_default_append(unsigned int)@@Base+0xbf844>) │ │ │ │ lsls r5, r1, #1 │ │ │ │ - subs r5, #90 @ 0x5a │ │ │ │ + subs r5, #98 @ 0x62 │ │ │ │ lsls r2, r1, #1 │ │ │ │ - ldr r4, [pc, #168] @ (342380 >::_M_default_append(unsigned int)@@Base+0xbf7bc>) │ │ │ │ + ldr r4, [pc, #200] @ (3423a0 >::_M_default_append(unsigned int)@@Base+0xbf7dc>) │ │ │ │ lsls r5, r1, #1 │ │ │ │ - subs r5, #62 @ 0x3e │ │ │ │ + subs r5, #70 @ 0x46 │ │ │ │ lsls r2, r1, #1 │ │ │ │ - ldr r3, [pc, #960] @ (3426a0 >::_M_default_append(unsigned int)@@Base+0xbfadc>) │ │ │ │ + ldr r3, [pc, #992] @ (3426c0 >::_M_default_append(unsigned int)@@Base+0xbfafc>) │ │ │ │ lsls r5, r1, #1 │ │ │ │ - subs r5, #4 │ │ │ │ + subs r5, #12 │ │ │ │ lsls r2, r1, #1 │ │ │ │ - ldr r3, [pc, #848] @ (342638 >::_M_default_append(unsigned int)@@Base+0xbfa74>) │ │ │ │ + ldr r3, [pc, #880] @ (342658 >::_M_default_append(unsigned int)@@Base+0xbfa94>) │ │ │ │ lsls r5, r1, #1 │ │ │ │ - subs r4, #232 @ 0xe8 │ │ │ │ + subs r4, #240 @ 0xf0 │ │ │ │ lsls r2, r1, #1 │ │ │ │ - ldr r3, [pc, #656] @ (342580 >::_M_default_append(unsigned int)@@Base+0xbf9bc>) │ │ │ │ + ldr r3, [pc, #688] @ (3425a0 >::_M_default_append(unsigned int)@@Base+0xbf9dc>) │ │ │ │ lsls r5, r1, #1 │ │ │ │ - subs r4, #180 @ 0xb4 │ │ │ │ + subs r4, #188 @ 0xbc │ │ │ │ lsls r2, r1, #1 │ │ │ │ - ldr r3, [pc, #528] @ (342508 >::_M_default_append(unsigned int)@@Base+0xbf944>) │ │ │ │ + ldr r3, [pc, #560] @ (342528 >::_M_default_append(unsigned int)@@Base+0xbf964>) │ │ │ │ lsls r5, r1, #1 │ │ │ │ - subs r4, #146 @ 0x92 │ │ │ │ + subs r4, #154 @ 0x9a │ │ │ │ lsls r2, r1, #1 │ │ │ │ - ldr r2, [pc, #360] @ (342468 >::_M_default_append(unsigned int)@@Base+0xbf8a4>) │ │ │ │ + ldr r2, [pc, #392] @ (342488 >::_M_default_append(unsigned int)@@Base+0xbf8c4>) │ │ │ │ lsls r5, r1, #1 │ │ │ │ - subs r3, #106 @ 0x6a │ │ │ │ + subs r3, #114 @ 0x72 │ │ │ │ lsls r2, r1, #1 │ │ │ │ ldrb r3, [r7, #1] │ │ │ │ cmp r3, #49 @ 0x31 │ │ │ │ beq.w 342816 >::_M_default_append(unsigned int)@@Base+0xbfc52> │ │ │ │ cmp r2, #83 @ 0x53 │ │ │ │ bne.w 341ea2 >::_M_default_append(unsigned int)@@Base+0xbf2de> │ │ │ │ ldrb r3, [r7, #1] │ │ │ │ @@ -939955,33 +939956,33 @@ │ │ │ │ bl 33c8dc >::_M_default_append(unsigned int)@@Base+0xb9d18> │ │ │ │ ldr.w r0, [r4, #4024] @ 0xfb8 │ │ │ │ b.n 34267a >::_M_default_append(unsigned int)@@Base+0xbfab6> │ │ │ │ nop │ │ │ │ @ instruction: 0xffffffff │ │ │ │ movs r1, r0 │ │ │ │ movs r0, r0 │ │ │ │ - strb r4, [r2, r3] │ │ │ │ + strb r4, [r3, r3] │ │ │ │ lsls r5, r1, #1 │ │ │ │ - strb r4, [r1, r2] │ │ │ │ + strb r4, [r2, r2] │ │ │ │ lsls r5, r1, #1 │ │ │ │ - ldr r0, [pc, #16] @ (3426c8 >::_M_default_append(unsigned int)@@Base+0xbfb04>) │ │ │ │ + ldr r0, [pc, #48] @ (3426e8 >::_M_default_append(unsigned int)@@Base+0xbfb24>) │ │ │ │ lsls r5, r1, #1 │ │ │ │ - subs r1, #24 │ │ │ │ + subs r1, #32 │ │ │ │ lsls r2, r1, #1 │ │ │ │ - blx sp │ │ │ │ + blx lr │ │ │ │ lsls r5, r1, #1 │ │ │ │ - subs r0, #252 @ 0xfc │ │ │ │ + subs r1, #4 │ │ │ │ lsls r2, r1, #1 │ │ │ │ - @ instruction: 0x47a2 │ │ │ │ + @ instruction: 0x47aa │ │ │ │ lsls r5, r1, #1 │ │ │ │ - subs r0, #182 @ 0xb6 │ │ │ │ + subs r0, #190 @ 0xbe │ │ │ │ lsls r2, r1, #1 │ │ │ │ - cmp r1, #198 @ 0xc6 │ │ │ │ + cmp r1, #206 @ 0xce │ │ │ │ lsls r5, r1, #1 │ │ │ │ - str r7, [sp, #672] @ 0x2a0 │ │ │ │ + str r7, [sp, #704] @ 0x2c0 │ │ │ │ lsls r4, r1, #1 │ │ │ │ add.w r1, sp, #131072 @ 0x20000 │ │ │ │ mov r2, r0 │ │ │ │ add.w r1, r1, #284 @ 0x11c │ │ │ │ sub.w r3, r6, #136 @ 0x88 │ │ │ │ str r0, [sp, #36] @ 0x24 │ │ │ │ sub.w r9, r6, #140 @ 0x8c │ │ │ │ @@ -940507,98 +940508,98 @@ │ │ │ │ vcvt.f64.s32 d7, s15 │ │ │ │ vmul.f64 d7, d7, d0 │ │ │ │ vmov.f64 d9, d7 │ │ │ │ vmov.f64 d8, d7 │ │ │ │ b.w 341cca >::_M_default_append(unsigned int)@@Base+0xbf106> │ │ │ │ nop │ │ │ │ ... │ │ │ │ - ldr r2, [pc, #664] @ (342f84 >::_M_default_append(unsigned int)@@Base+0xc03c0>) │ │ │ │ + ldr r2, [pc, #696] @ (342fa4 >::_M_default_append(unsigned int)@@Base+0xc03e0>) │ │ │ │ lsls r5, r1, #1 │ │ │ │ - cmp r4, r8 │ │ │ │ + cmp r4, r9 │ │ │ │ lsls r5, r1, #1 │ │ │ │ - add ip, sl │ │ │ │ + add ip, fp │ │ │ │ lsls r5, r1, #1 │ │ │ │ - adds r5, #230 @ 0xe6 │ │ │ │ + adds r5, #238 @ 0xee │ │ │ │ lsls r2, r1, #1 │ │ │ │ - add r6, lr │ │ │ │ + add r6, pc │ │ │ │ lsls r5, r1, #1 │ │ │ │ - adds r5, #136 @ 0x88 │ │ │ │ + adds r5, #144 @ 0x90 │ │ │ │ lsls r2, r1, #1 │ │ │ │ - movs r6, #172 @ 0xac │ │ │ │ + movs r6, #180 @ 0xb4 │ │ │ │ lsls r5, r1, #1 │ │ │ │ - str r4, [sp, #488] @ 0x1e8 │ │ │ │ + str r4, [sp, #520] @ 0x208 │ │ │ │ lsls r4, r1, #1 │ │ │ │ - ldr r4, [pc, #400] @ (342e9c >::_M_default_append(unsigned int)@@Base+0xc02d8>) │ │ │ │ + ldr r4, [pc, #432] @ (342ebc >::_M_default_append(unsigned int)@@Base+0xc02f8>) │ │ │ │ lsls r5, r1, #1 │ │ │ │ - bics r0, r4 │ │ │ │ + bics r0, r5 │ │ │ │ lsls r5, r1, #1 │ │ │ │ - adds r4, #180 @ 0xb4 │ │ │ │ + adds r4, #188 @ 0xbc │ │ │ │ lsls r2, r1, #1 │ │ │ │ - ldr r4, [pc, #48] @ (342d48 >::_M_default_append(unsigned int)@@Base+0xc0184>) │ │ │ │ + ldr r4, [pc, #80] @ (342d68 >::_M_default_append(unsigned int)@@Base+0xc01a4>) │ │ │ │ lsls r5, r1, #1 │ │ │ │ - orrs r0, r3 │ │ │ │ + orrs r0, r4 │ │ │ │ lsls r5, r1, #1 │ │ │ │ - adds r4, #44 @ 0x2c │ │ │ │ + adds r4, #52 @ 0x34 │ │ │ │ lsls r2, r1, #1 │ │ │ │ - orrs r0, r0 │ │ │ │ + orrs r0, r1 │ │ │ │ lsls r5, r1, #1 │ │ │ │ - adds r4, #20 │ │ │ │ + adds r4, #28 │ │ │ │ lsls r2, r1, #1 │ │ │ │ - str??.w r0, [r2, sl] │ │ │ │ - ldr r3, [pc, #608] @ (342f90 >::_M_default_append(unsigned int)@@Base+0xc03cc>) │ │ │ │ + str??.w r0, [sl, sl] │ │ │ │ + ldr r3, [pc, #640] @ (342fb0 >::_M_default_append(unsigned int)@@Base+0xc03ec>) │ │ │ │ lsls r5, r1, #1 │ │ │ │ - negs r0, r7 │ │ │ │ + cmp r0, r0 │ │ │ │ lsls r5, r1, #1 │ │ │ │ - adds r3, #140 @ 0x8c │ │ │ │ + adds r3, #148 @ 0x94 │ │ │ │ lsls r2, r1, #1 │ │ │ │ - ldr r2, [pc, #832] @ (34307c >::_M_default_append(unsigned int)@@Base+0xc04b8>) │ │ │ │ + ldr r2, [pc, #864] @ (34309c >::_M_default_append(unsigned int)@@Base+0xc04d8>) │ │ │ │ lsls r5, r1, #1 │ │ │ │ - sbcs r6, r3 │ │ │ │ + sbcs r6, r4 │ │ │ │ lsls r5, r1, #1 │ │ │ │ - adds r2, #178 @ 0xb2 │ │ │ │ + adds r2, #186 @ 0xba │ │ │ │ lsls r2, r1, #1 │ │ │ │ - sbcs r2, r0 │ │ │ │ + sbcs r2, r1 │ │ │ │ lsls r5, r1, #1 │ │ │ │ - adds r2, #150 @ 0x96 │ │ │ │ + adds r2, #158 @ 0x9e │ │ │ │ lsls r2, r1, #1 │ │ │ │ - ldr r2, [pc, #784] @ (343060 >::_M_default_append(unsigned int)@@Base+0xc049c>) │ │ │ │ + ldr r2, [pc, #816] @ (343080 >::_M_default_append(unsigned int)@@Base+0xc04bc>) │ │ │ │ lsls r5, r1, #1 │ │ │ │ - adcs r0, r2 │ │ │ │ + adcs r0, r3 │ │ │ │ lsls r5, r1, #1 │ │ │ │ - adds r2, #100 @ 0x64 │ │ │ │ + adds r2, #108 @ 0x6c │ │ │ │ lsls r2, r1, #1 │ │ │ │ - asrs r0, r7 │ │ │ │ + adcs r0, r0 │ │ │ │ lsls r5, r1, #1 │ │ │ │ - adds r2, #74 @ 0x4a │ │ │ │ + adds r2, #82 @ 0x52 │ │ │ │ lsls r2, r1, #1 │ │ │ │ - asrs r4, r3 │ │ │ │ + asrs r4, r4 │ │ │ │ lsls r5, r1, #1 │ │ │ │ - adds r2, #46 @ 0x2e │ │ │ │ + adds r2, #54 @ 0x36 │ │ │ │ lsls r2, r1, #1 │ │ │ │ - lsrs r4, r4 │ │ │ │ + lsrs r4, r5 │ │ │ │ lsls r5, r1, #1 │ │ │ │ - adds r1, #248 @ 0xf8 │ │ │ │ + adds r2, #0 │ │ │ │ lsls r2, r1, #1 │ │ │ │ - lsrs r0, r1 │ │ │ │ + lsrs r0, r2 │ │ │ │ lsls r5, r1, #1 │ │ │ │ - adds r1, #220 @ 0xdc │ │ │ │ + adds r1, #228 @ 0xe4 │ │ │ │ lsls r2, r1, #1 │ │ │ │ - lsls r0, r5 │ │ │ │ + lsls r0, r6 │ │ │ │ lsls r5, r1, #1 │ │ │ │ - adds r1, #188 @ 0xbc │ │ │ │ + adds r1, #196 @ 0xc4 │ │ │ │ lsls r2, r1, #1 │ │ │ │ - ldr r1, [pc, #512] @ (342f84 >::_M_default_append(unsigned int)@@Base+0xc03c0>) │ │ │ │ + ldr r1, [pc, #544] @ (342fa4 >::_M_default_append(unsigned int)@@Base+0xc03e0>) │ │ │ │ lsls r5, r1, #1 │ │ │ │ - ldr r2, [pc, #360] @ (342ef0 >::_M_default_append(unsigned int)@@Base+0xc032c>) │ │ │ │ + ldr r2, [pc, #392] @ (342f10 >::_M_default_append(unsigned int)@@Base+0xc034c>) │ │ │ │ lsls r5, r1, #1 │ │ │ │ - ldr r3, [pc, #144] @ (342e1c >::_M_default_append(unsigned int)@@Base+0xc0258>) │ │ │ │ + ldr r3, [pc, #176] @ (342e3c >::_M_default_append(unsigned int)@@Base+0xc0278>) │ │ │ │ lsls r5, r1, #1 │ │ │ │ - ands r0, r7 │ │ │ │ + eors r0, r0 │ │ │ │ lsls r5, r1, #1 │ │ │ │ - adds r1, #74 @ 0x4a │ │ │ │ + adds r1, #82 @ 0x52 │ │ │ │ lsls r2, r1, #1 │ │ │ │ mov r1, sl │ │ │ │ mov r0, r5 │ │ │ │ bl 33c8dc >::_M_default_append(unsigned int)@@Base+0xb9d18> │ │ │ │ str r0, [sp, #112] @ 0x70 │ │ │ │ cmp r0, #0 │ │ │ │ beq.w 3431a2 >::_M_default_append(unsigned int)@@Base+0xc05de> │ │ │ │ @@ -940964,69 +940965,69 @@ │ │ │ │ bl 33c288 >::_M_default_append(unsigned int)@@Base+0xb96c4> │ │ │ │ b.w 342768 >::_M_default_append(unsigned int)@@Base+0xbfba4> │ │ │ │ nop │ │ │ │ nop.w │ │ │ │ ... │ │ │ │ movs r1, r0 │ │ │ │ movs r0, r0 │ │ │ │ - movs r1, #132 @ 0x84 │ │ │ │ + movs r1, #140 @ 0x8c │ │ │ │ lsls r5, r1, #1 │ │ │ │ - ldrh r6, [r2, #58] @ 0x3a │ │ │ │ + ldrh r6, [r3, #58] @ 0x3a │ │ │ │ lsls r4, r1, #1 │ │ │ │ - add r8, r0 │ │ │ │ + add r8, r1 │ │ │ │ lsls r5, r1, #1 │ │ │ │ - ldr r1, [pc, #200] @ (34329c >::_M_default_append(unsigned int)@@Base+0xc06d8>) │ │ │ │ + ldr r1, [pc, #232] @ (3432bc >::_M_default_append(unsigned int)@@Base+0xc06f8>) │ │ │ │ lsls r5, r1, #1 │ │ │ │ - subs r6, #144 @ 0x90 │ │ │ │ + subs r6, #152 @ 0x98 │ │ │ │ lsls r5, r1, #1 │ │ │ │ - cmp r7, #162 @ 0xa2 │ │ │ │ + cmp r7, #170 @ 0xaa │ │ │ │ lsls r2, r1, #1 │ │ │ │ - subs r4, #222 @ 0xde │ │ │ │ + subs r4, #230 @ 0xe6 │ │ │ │ lsls r5, r1, #1 │ │ │ │ - cmp r5, #238 @ 0xee │ │ │ │ + cmp r5, #246 @ 0xf6 │ │ │ │ lsls r2, r1, #1 │ │ │ │ - subs r4, #188 @ 0xbc │ │ │ │ + subs r4, #196 @ 0xc4 │ │ │ │ lsls r5, r1, #1 │ │ │ │ - cmp r5, #208 @ 0xd0 │ │ │ │ + cmp r5, #216 @ 0xd8 │ │ │ │ lsls r2, r1, #1 │ │ │ │ - bx ip │ │ │ │ + bx sp │ │ │ │ lsls r5, r1, #1 │ │ │ │ - bx r5 │ │ │ │ + bx r6 │ │ │ │ lsls r5, r1, #1 │ │ │ │ - subs r4, #112 @ 0x70 │ │ │ │ + subs r4, #120 @ 0x78 │ │ │ │ lsls r5, r1, #1 │ │ │ │ - cmp r5, #132 @ 0x84 │ │ │ │ + cmp r5, #140 @ 0x8c │ │ │ │ lsls r2, r1, #1 │ │ │ │ - subs r4, #80 @ 0x50 │ │ │ │ + subs r4, #88 @ 0x58 │ │ │ │ lsls r5, r1, #1 │ │ │ │ - cmp r5, #100 @ 0x64 │ │ │ │ + cmp r5, #108 @ 0x6c │ │ │ │ lsls r2, r1, #1 │ │ │ │ - subs r4, #48 @ 0x30 │ │ │ │ + subs r4, #56 @ 0x38 │ │ │ │ lsls r5, r1, #1 │ │ │ │ - cmp r5, #68 @ 0x44 │ │ │ │ + cmp r5, #76 @ 0x4c │ │ │ │ lsls r2, r1, #1 │ │ │ │ - subs r3, #232 @ 0xe8 │ │ │ │ + subs r3, #240 @ 0xf0 │ │ │ │ lsls r5, r1, #1 │ │ │ │ - cmp r4, #252 @ 0xfc │ │ │ │ + cmp r5, #4 │ │ │ │ lsls r2, r1, #1 │ │ │ │ - mov sl, r8 │ │ │ │ + mov sl, r9 │ │ │ │ lsls r5, r1, #1 │ │ │ │ - subs r3, #136 @ 0x88 │ │ │ │ + subs r3, #144 @ 0x90 │ │ │ │ lsls r5, r1, #1 │ │ │ │ - cmp r4, #156 @ 0x9c │ │ │ │ + cmp r4, #164 @ 0xa4 │ │ │ │ lsls r2, r1, #1 │ │ │ │ - subs r3, #104 @ 0x68 │ │ │ │ + subs r3, #112 @ 0x70 │ │ │ │ lsls r5, r1, #1 │ │ │ │ - cmp r4, #124 @ 0x7c │ │ │ │ + cmp r4, #132 @ 0x84 │ │ │ │ lsls r2, r1, #1 │ │ │ │ - subs r3, #72 @ 0x48 │ │ │ │ + subs r3, #80 @ 0x50 │ │ │ │ lsls r5, r1, #1 │ │ │ │ - cmp r4, #92 @ 0x5c │ │ │ │ + cmp r4, #100 @ 0x64 │ │ │ │ lsls r2, r1, #1 │ │ │ │ - eors r4, r0 │ │ │ │ + eors r4, r1 │ │ │ │ lsls r5, r1, #1 │ │ │ │ ldr r1, [pc, #896] @ (3435b8 >::_M_default_append(unsigned int)@@Base+0xc09f4>) │ │ │ │ mov r0, r3 │ │ │ │ str r3, [sp, #112] @ 0x70 │ │ │ │ add r1, pc │ │ │ │ blx 12150 │ │ │ │ cmp r0, #0 │ │ │ │ @@ -941330,59 +941331,59 @@ │ │ │ │ bne.w 342f76 >::_M_default_append(unsigned int)@@Base+0xc03b2> │ │ │ │ b.n 34345a >::_M_default_append(unsigned int)@@Base+0xc0896> │ │ │ │ blx 1172c <__stack_chk_fail@plt> │ │ │ │ nop │ │ │ │ movs r1, r0 │ │ │ │ movs r0, r0 │ │ │ │ @ instruction: 0xffffffff │ │ │ │ - movs r1, #242 @ 0xf2 │ │ │ │ + movs r1, #250 @ 0xfa │ │ │ │ lsls r5, r1, #1 │ │ │ │ - ldr r6, [sp, #664] @ 0x298 │ │ │ │ + ldr r6, [sp, #696] @ 0x2b8 │ │ │ │ lsls r6, r1, #1 │ │ │ │ - muls r2, r5 │ │ │ │ + muls r2, r6 │ │ │ │ lsls r5, r1, #1 │ │ │ │ - subs r1, #68 @ 0x44 │ │ │ │ + subs r1, #76 @ 0x4c │ │ │ │ lsls r5, r1, #1 │ │ │ │ - cmp r2, #88 @ 0x58 │ │ │ │ + cmp r2, #96 @ 0x60 │ │ │ │ lsls r2, r1, #1 │ │ │ │ - subs r1, #38 @ 0x26 │ │ │ │ + subs r1, #46 @ 0x2e │ │ │ │ lsls r5, r1, #1 │ │ │ │ - cmp r2, #58 @ 0x3a │ │ │ │ + cmp r2, #66 @ 0x42 │ │ │ │ lsls r2, r1, #1 │ │ │ │ - ldr r5, [sp, #168] @ 0xa8 │ │ │ │ + ldr r5, [sp, #200] @ 0xc8 │ │ │ │ lsls r6, r1, #1 │ │ │ │ - rors r6, r1 │ │ │ │ + rors r6, r2 │ │ │ │ lsls r5, r1, #1 │ │ │ │ - movs r0, #58 @ 0x3a │ │ │ │ + movs r0, #66 @ 0x42 │ │ │ │ lsls r5, r1, #1 │ │ │ │ - ldr r4, [sp, #952] @ 0x3b8 │ │ │ │ + ldr r4, [sp, #984] @ 0x3d8 │ │ │ │ lsls r6, r1, #1 │ │ │ │ - adcs r0, r5 │ │ │ │ + adcs r0, r6 │ │ │ │ lsls r5, r1, #1 │ │ │ │ - asrs r4, r1 │ │ │ │ + asrs r4, r2 │ │ │ │ lsls r5, r1, #1 │ │ │ │ - subs r0, #94 @ 0x5e │ │ │ │ + subs r0, #102 @ 0x66 │ │ │ │ lsls r5, r1, #1 │ │ │ │ - cmp r1, #114 @ 0x72 │ │ │ │ + cmp r1, #122 @ 0x7a │ │ │ │ lsls r2, r1, #1 │ │ │ │ - adcs r6, r1 │ │ │ │ + adcs r6, r2 │ │ │ │ lsls r5, r1, #1 │ │ │ │ - subs r0, #36 @ 0x24 │ │ │ │ + subs r0, #44 @ 0x2c │ │ │ │ lsls r5, r1, #1 │ │ │ │ - cmp r1, #56 @ 0x38 │ │ │ │ + cmp r1, #64 @ 0x40 │ │ │ │ lsls r2, r1, #1 │ │ │ │ - subs r0, #4 │ │ │ │ + subs r0, #12 │ │ │ │ lsls r5, r1, #1 │ │ │ │ - cmp r1, #24 │ │ │ │ + cmp r1, #32 │ │ │ │ lsls r2, r1, #1 │ │ │ │ - lsrs r0, r4 │ │ │ │ + lsrs r0, r5 │ │ │ │ lsls r5, r1, #1 │ │ │ │ - adds r7, #212 @ 0xd4 │ │ │ │ + adds r7, #220 @ 0xdc │ │ │ │ lsls r5, r1, #1 │ │ │ │ - adds.w r0, r6, #75 @ 0x4b │ │ │ │ + adds.w r0, lr, #75 @ 0x4b │ │ │ │ vmov.f64 d0, d7 │ │ │ │ ldr.w r0, [r6, #-124] │ │ │ │ vstr d7, [sp, #112] @ 0x70 │ │ │ │ bl 4fd468 │ │ │ │ vldr d7, [sp, #112] @ 0x70 │ │ │ │ ldr.w r1, [r6, #-128] │ │ │ │ ldr.w r0, [r6, #-120] │ │ │ │ @@ -941723,61 +941724,61 @@ │ │ │ │ ldr.w r1, [r4, #4056] @ 0xfd8 │ │ │ │ add r0, pc │ │ │ │ bl 17e10 │ │ │ │ mvn.w r3, #8 │ │ │ │ str r3, [sp, #92] @ 0x5c │ │ │ │ b.w 341a2a >::_M_default_append(unsigned int)@@Base+0xbee66> │ │ │ │ nop │ │ │ │ - adds r6, #124 @ 0x7c │ │ │ │ + adds r6, #132 @ 0x84 │ │ │ │ lsls r5, r1, #1 │ │ │ │ - movs r7, #144 @ 0x90 │ │ │ │ + movs r7, #152 @ 0x98 │ │ │ │ lsls r2, r1, #1 │ │ │ │ - subs r3, #196 @ 0xc4 │ │ │ │ + subs r3, #204 @ 0xcc │ │ │ │ lsls r5, r1, #1 │ │ │ │ - adds r5, #254 @ 0xfe │ │ │ │ + adds r6, #6 │ │ │ │ lsls r5, r1, #1 │ │ │ │ - movs r7, #16 │ │ │ │ + movs r7, #24 │ │ │ │ lsls r2, r1, #1 │ │ │ │ - subs r6, #128 @ 0x80 │ │ │ │ + subs r6, #136 @ 0x88 │ │ │ │ lsls r5, r1, #1 │ │ │ │ - subs r2, #170 @ 0xaa │ │ │ │ + subs r2, #178 @ 0xb2 │ │ │ │ lsls r5, r1, #1 │ │ │ │ - adds r5, #4 │ │ │ │ + adds r5, #12 │ │ │ │ lsls r5, r1, #1 │ │ │ │ - movs r6, #22 │ │ │ │ + movs r6, #30 │ │ │ │ lsls r2, r1, #1 │ │ │ │ - subs r6, #26 │ │ │ │ + subs r6, #34 @ 0x22 │ │ │ │ lsls r5, r1, #1 │ │ │ │ - subs r2, #74 @ 0x4a │ │ │ │ + subs r2, #82 @ 0x52 │ │ │ │ lsls r5, r1, #1 │ │ │ │ - adds r4, #60 @ 0x3c │ │ │ │ + adds r4, #68 @ 0x44 │ │ │ │ lsls r5, r1, #1 │ │ │ │ - movs r5, #76 @ 0x4c │ │ │ │ + movs r5, #84 @ 0x54 │ │ │ │ lsls r2, r1, #1 │ │ │ │ - subs r5, #16 │ │ │ │ + subs r5, #24 │ │ │ │ lsls r5, r1, #1 │ │ │ │ - adds r4, #4 │ │ │ │ + adds r4, #12 │ │ │ │ lsls r5, r1, #1 │ │ │ │ - movs r5, #20 │ │ │ │ + movs r5, #28 │ │ │ │ lsls r2, r1, #1 │ │ │ │ - subs r4, #184 @ 0xb8 │ │ │ │ + subs r4, #192 @ 0xc0 │ │ │ │ lsls r5, r1, #1 │ │ │ │ - subs r2, #110 @ 0x6e │ │ │ │ + subs r2, #118 @ 0x76 │ │ │ │ lsls r5, r1, #1 │ │ │ │ - subs r1, #218 @ 0xda │ │ │ │ + subs r1, #226 @ 0xe2 │ │ │ │ lsls r5, r1, #1 │ │ │ │ - subs r1, #146 @ 0x92 │ │ │ │ + subs r1, #154 @ 0x9a │ │ │ │ lsls r5, r1, #1 │ │ │ │ - subs r1, #2 │ │ │ │ + subs r1, #10 │ │ │ │ lsls r5, r1, #1 │ │ │ │ - subs r0, #250 @ 0xfa │ │ │ │ + subs r1, #2 │ │ │ │ lsls r5, r1, #1 │ │ │ │ - adds r2, #232 @ 0xe8 │ │ │ │ + adds r2, #240 @ 0xf0 │ │ │ │ lsls r5, r1, #1 │ │ │ │ - subs r6, #162 @ 0xa2 │ │ │ │ + subs r6, #170 @ 0xaa │ │ │ │ lsls r5, r1, #1 │ │ │ │ push {lr} │ │ │ │ mov.w ip, #4096 @ 0x1000 │ │ │ │ sub.w ip, sp, ip │ │ │ │ str.w r0, [ip, #4080] @ 0xff0 │ │ │ │ sub sp, #12 │ │ │ │ bl 3415e0 >::_M_default_append(unsigned int)@@Base+0xbea1c> │ │ │ │ @@ -941798,17 +941799,17 @@ │ │ │ │ add r0, pc │ │ │ │ bl 17e10 │ │ │ │ ldr r3, [sp, #4] │ │ │ │ mov r0, r3 │ │ │ │ add sp, #12 │ │ │ │ pop {pc} │ │ │ │ nop │ │ │ │ - adds r2, #64 @ 0x40 │ │ │ │ + adds r2, #72 @ 0x48 │ │ │ │ lsls r5, r1, #1 │ │ │ │ - movs r3, #84 @ 0x54 │ │ │ │ + movs r3, #92 @ 0x5c │ │ │ │ lsls r2, r1, #1 │ │ │ │ stmdb sp!, {r4, r5, r6, r7, r8, r9, sl, fp, lr} │ │ │ │ mov.w ip, #4096 @ 0x1000 │ │ │ │ vpush {d8-d10} │ │ │ │ sub.w ip, sp, ip │ │ │ │ str.w r0, [ip, #1312] @ 0x520 │ │ │ │ subw sp, sp, #2724 @ 0xaa4 │ │ │ │ @@ -942970,137 +942971,137 @@ │ │ │ │ ldr r2, [pc, #276] @ (344888 >::_M_default_append(unsigned int)@@Base+0xc1cc4>) │ │ │ │ ldr r1, [sp, #104] @ 0x68 │ │ │ │ movw r3, #4895 @ 0x131f │ │ │ │ add r2, pc │ │ │ │ bl 16e9c │ │ │ │ b.n 3442b4 >::_M_default_append(unsigned int)@@Base+0xc16f0> │ │ │ │ nop │ │ │ │ - movs r5, #134 @ 0x86 │ │ │ │ + movs r5, #142 @ 0x8e │ │ │ │ lsls r2, r1, #1 │ │ │ │ add r7, sp, #112 @ 0x70 │ │ │ │ lsls r5, r2, #1 │ │ │ │ asrs r0, r7, #6 │ │ │ │ movs r0, r0 │ │ │ │ - adds r1, #36 @ 0x24 │ │ │ │ + adds r1, #44 @ 0x2c │ │ │ │ lsls r5, r1, #1 │ │ │ │ - movs r2, #54 @ 0x36 │ │ │ │ + movs r2, #62 @ 0x3e │ │ │ │ lsls r2, r1, #1 │ │ │ │ - adds r1, #6 │ │ │ │ + adds r1, #14 │ │ │ │ lsls r5, r1, #1 │ │ │ │ - movs r2, #24 │ │ │ │ + movs r2, #32 │ │ │ │ lsls r2, r1, #1 │ │ │ │ add r6, sp, #136 @ 0x88 │ │ │ │ lsls r5, r2, #1 │ │ │ │ - cmp r5, #172 @ 0xac │ │ │ │ + cmp r5, #180 @ 0xb4 │ │ │ │ lsls r2, r1, #1 │ │ │ │ - subs r5, #118 @ 0x76 │ │ │ │ + subs r5, #126 @ 0x7e │ │ │ │ lsls r5, r1, #1 │ │ │ │ - adds r2, r2, r4 │ │ │ │ + adds r2, r3, r4 │ │ │ │ lsls r5, r1, #1 │ │ │ │ - cmp r7, #238 @ 0xee │ │ │ │ + cmp r7, #246 @ 0xf6 │ │ │ │ lsls r5, r1, #1 │ │ │ │ - movs r1, #0 │ │ │ │ + movs r1, #8 │ │ │ │ lsls r2, r1, #1 │ │ │ │ - subs r4, #44 @ 0x2c │ │ │ │ + subs r4, #52 @ 0x34 │ │ │ │ lsls r5, r1, #1 │ │ │ │ - cmp r2, #92 @ 0x5c │ │ │ │ + cmp r2, #100 @ 0x64 │ │ │ │ lsls r5, r1, #1 │ │ │ │ - subs r5, #64 @ 0x40 │ │ │ │ + subs r5, #72 @ 0x48 │ │ │ │ lsls r5, r1, #1 │ │ │ │ - subs r5, #70 @ 0x46 │ │ │ │ + subs r5, #78 @ 0x4e │ │ │ │ lsls r5, r1, #1 │ │ │ │ - subs r5, #64 @ 0x40 │ │ │ │ + subs r5, #72 @ 0x48 │ │ │ │ lsls r5, r1, #1 │ │ │ │ - subs r5, #126 @ 0x7e │ │ │ │ + subs r5, #134 @ 0x86 │ │ │ │ lsls r5, r1, #1 │ │ │ │ - subs r2, #236 @ 0xec │ │ │ │ + subs r2, #244 @ 0xf4 │ │ │ │ lsls r5, r1, #1 │ │ │ │ - ldc2 0, cr0, [lr], #292 @ 0x124 │ │ │ │ - subs r5, #98 @ 0x62 │ │ │ │ + stc2l 0, cr0, [r6], {73} @ 0x49 │ │ │ │ + subs r5, #106 @ 0x6a │ │ │ │ lsls r5, r1, #1 │ │ │ │ - stc2 0, cr0, [r0], {73} @ 0x49 │ │ │ │ - svc 170 @ 0xaa │ │ │ │ + stc2 0, cr0, [r8], {73} @ 0x49 │ │ │ │ + svc 178 @ 0xb2 │ │ │ │ lsls r6, r1, #1 │ │ │ │ - adds r5, #50 @ 0x32 │ │ │ │ + adds r5, #58 @ 0x3a │ │ │ │ lsls r5, r1, #1 │ │ │ │ - udf #240 @ 0xf0 │ │ │ │ + udf #248 @ 0xf8 │ │ │ │ lsls r6, r1, #1 │ │ │ │ - adds r4, #184 @ 0xb8 │ │ │ │ + adds r4, #192 @ 0xc0 │ │ │ │ lsls r5, r1, #1 │ │ │ │ - cmp r5, #98 @ 0x62 │ │ │ │ + cmp r5, #106 @ 0x6a │ │ │ │ lsls r5, r1, #1 │ │ │ │ - adds r4, #94 @ 0x5e │ │ │ │ + adds r4, #102 @ 0x66 │ │ │ │ lsls r5, r1, #1 │ │ │ │ - subs r1, #64 @ 0x40 │ │ │ │ + subs r1, #72 @ 0x48 │ │ │ │ lsls r5, r1, #1 │ │ │ │ - subs r1, #16 │ │ │ │ + subs r1, #24 │ │ │ │ lsls r5, r1, #1 │ │ │ │ - adds r4, #18 │ │ │ │ + adds r4, #26 │ │ │ │ lsls r5, r1, #1 │ │ │ │ - @ instruction: 0xf694004e │ │ │ │ - @ instruction: 0xf676004e │ │ │ │ - cmp r4, #88 @ 0x58 │ │ │ │ + @ instruction: 0xf69c004e │ │ │ │ + @ instruction: 0xf67e004e │ │ │ │ + cmp r4, #96 @ 0x60 │ │ │ │ lsls r5, r1, #1 │ │ │ │ - adds r2, r5, #5 │ │ │ │ + adds r2, r6, #5 │ │ │ │ lsls r2, r1, #1 │ │ │ │ - cmp r4, #36 @ 0x24 │ │ │ │ + cmp r4, #44 @ 0x2c │ │ │ │ lsls r5, r1, #1 │ │ │ │ - adds r6, r6, #4 │ │ │ │ + adds r6, r7, #4 │ │ │ │ lsls r2, r1, #1 │ │ │ │ - ldrsb.w r0, [r6, #73] @ 0x49 │ │ │ │ - subs r2, #66 @ 0x42 │ │ │ │ + ldrsb.w r0, [lr, #73] @ 0x49 │ │ │ │ + subs r2, #74 @ 0x4a │ │ │ │ lsls r5, r1, #1 │ │ │ │ - adds r3, #74 @ 0x4a │ │ │ │ + adds r3, #82 @ 0x52 │ │ │ │ lsls r5, r1, #1 │ │ │ │ - cmp r3, #92 @ 0x5c │ │ │ │ + cmp r3, #100 @ 0x64 │ │ │ │ lsls r5, r1, #1 │ │ │ │ - bgt.n 344838 >::_M_default_append(unsigned int)@@Base+0xc1c74> │ │ │ │ + bgt.n 344848 >::_M_default_append(unsigned int)@@Base+0xc1c84> │ │ │ │ lsls r6, r1, #1 │ │ │ │ - movs r7, #238 @ 0xee │ │ │ │ + movs r7, #246 @ 0xf6 │ │ │ │ lsls r2, r1, #1 │ │ │ │ - strb r2, [r3, r1] │ │ │ │ + strb r2, [r4, r1] │ │ │ │ lsls r2, r1, #1 │ │ │ │ - @ instruction: 0xf73c0049 │ │ │ │ - @ instruction: 0xf7300049 │ │ │ │ - cmp r5, #78 @ 0x4e │ │ │ │ + @ instruction: 0xf7440049 │ │ │ │ + @ instruction: 0xf7380049 │ │ │ │ + cmp r5, #86 @ 0x56 │ │ │ │ lsls r6, r1, #1 │ │ │ │ - str r5, [sp, #40] @ 0x28 │ │ │ │ + str r5, [sp, #72] @ 0x48 │ │ │ │ lsls r2, r1, #1 │ │ │ │ - cmp r1, #114 @ 0x72 │ │ │ │ + cmp r1, #122 @ 0x7a │ │ │ │ lsls r5, r1, #1 │ │ │ │ - subs r4, r0, r2 │ │ │ │ + subs r4, r1, r2 │ │ │ │ lsls r2, r1, #1 │ │ │ │ - adds r0, #130 @ 0x82 │ │ │ │ + adds r0, #138 @ 0x8a │ │ │ │ lsls r5, r1, #1 │ │ │ │ - subw r0, r0, #2121 @ 0x849 │ │ │ │ - adds r7, #60 @ 0x3c │ │ │ │ + subw r0, r8, #2121 @ 0x849 │ │ │ │ + adds r7, #68 @ 0x44 │ │ │ │ lsls r5, r1, #1 │ │ │ │ - cmp r0, #66 @ 0x42 │ │ │ │ + cmp r0, #74 @ 0x4a │ │ │ │ lsls r5, r1, #1 │ │ │ │ - adds r6, r2, r5 │ │ │ │ + adds r6, r3, r5 │ │ │ │ lsls r2, r1, #1 │ │ │ │ - movs r7, #228 @ 0xe4 │ │ │ │ + movs r7, #236 @ 0xec │ │ │ │ lsls r5, r1, #1 │ │ │ │ - adds r0, r7, r3 │ │ │ │ + adds r0, r0, r4 │ │ │ │ lsls r2, r1, #1 │ │ │ │ - add r6, pc, #768 @ (adr r6, 344b70 >::_M_default_append(unsigned int)@@Base+0xc1fac>) │ │ │ │ + add r6, pc, #800 @ (adr r6, 344b90 >::_M_default_append(unsigned int)@@Base+0xc1fcc>) │ │ │ │ lsls r2, r1, #1 │ │ │ │ - movs r7, #132 @ 0x84 │ │ │ │ + movs r7, #140 @ 0x8c │ │ │ │ lsls r5, r1, #1 │ │ │ │ - movs r6, #140 @ 0x8c │ │ │ │ + movs r6, #148 @ 0x94 │ │ │ │ lsls r5, r1, #1 │ │ │ │ - asrs r0, r4, #30 │ │ │ │ + asrs r0, r5, #30 │ │ │ │ lsls r2, r1, #1 │ │ │ │ - movs r6, #58 @ 0x3a │ │ │ │ + movs r6, #66 @ 0x42 │ │ │ │ lsls r5, r1, #1 │ │ │ │ - asrs r6, r1, #29 │ │ │ │ + asrs r6, r2, #29 │ │ │ │ lsls r2, r1, #1 │ │ │ │ - movs r5, #218 @ 0xda │ │ │ │ + movs r5, #226 @ 0xe2 │ │ │ │ lsls r5, r1, #1 │ │ │ │ - movs r5, #66 @ 0x42 │ │ │ │ + movs r5, #74 @ 0x4a │ │ │ │ lsls r5, r1, #1 │ │ │ │ ldr r1, [pc, #912] @ (344c20 >::_M_default_append(unsigned int)@@Base+0xc205c>) │ │ │ │ mov r0, r6 │ │ │ │ add r1, pc │ │ │ │ blx 12150 │ │ │ │ mov r7, r0 │ │ │ │ cmp r0, #0 │ │ │ │ @@ -943431,56 +943432,56 @@ │ │ │ │ bl 17c90 │ │ │ │ ldr r0, [pc, #108] @ (344c78 >::_M_default_append(unsigned int)@@Base+0xc20b4>) │ │ │ │ add r0, pc │ │ │ │ bl 17e10 │ │ │ │ b.w 343f84 >::_M_default_append(unsigned int)@@Base+0xc13c0> │ │ │ │ nop.w │ │ │ │ ... │ │ │ │ - asrs r0, r2, #31 │ │ │ │ + asrs r0, r3, #31 │ │ │ │ lsls r2, r1, #1 │ │ │ │ - subs r3, #82 @ 0x52 │ │ │ │ + subs r3, #90 @ 0x5a │ │ │ │ lsls r2, r1, #1 │ │ │ │ - ldrb r2, [r6, r1] │ │ │ │ + ldrb r2, [r7, r1] │ │ │ │ lsls r2, r1, #1 │ │ │ │ - movs r3, #210 @ 0xd2 │ │ │ │ + movs r3, #218 @ 0xda │ │ │ │ lsls r5, r1, #1 │ │ │ │ - adcs r2, r3 │ │ │ │ + adcs r2, r4 │ │ │ │ lsls r6, r1, #1 │ │ │ │ - movs r2, #238 @ 0xee │ │ │ │ + movs r2, #246 @ 0xf6 │ │ │ │ lsls r5, r1, #1 │ │ │ │ - asrs r2, r0, #16 │ │ │ │ + asrs r2, r1, #16 │ │ │ │ lsls r2, r1, #1 │ │ │ │ - movs r2, #214 @ 0xd6 │ │ │ │ + movs r2, #222 @ 0xde │ │ │ │ lsls r5, r1, #1 │ │ │ │ - asrs r2, r5, #15 │ │ │ │ + asrs r2, r6, #15 │ │ │ │ lsls r2, r1, #1 │ │ │ │ - movs r2, #124 @ 0x7c │ │ │ │ + movs r2, #132 @ 0x84 │ │ │ │ lsls r5, r1, #1 │ │ │ │ strb r7, [r3, #30] │ │ │ │ vabdl.u , d31, d7 │ │ │ │ vqshl.u32 , , #31 │ │ │ │ - vsra.u64 q9, q15, #1 │ │ │ │ + vsubl.u q9, d15, d6 │ │ │ │ lsls r5, r1, #1 │ │ │ │ - asrs r2, r2, #12 │ │ │ │ + asrs r2, r3, #12 │ │ │ │ lsls r2, r1, #1 │ │ │ │ - movs r1, #214 @ 0xd6 │ │ │ │ + movs r1, #222 @ 0xde │ │ │ │ lsls r5, r1, #1 │ │ │ │ - cmp r0, #212 @ 0xd4 │ │ │ │ + cmp r0, #220 @ 0xdc │ │ │ │ lsls r5, r1, #1 │ │ │ │ - movs r1, #32 │ │ │ │ + movs r1, #40 @ 0x28 │ │ │ │ lsls r5, r1, #1 │ │ │ │ - cmp r0, #30 │ │ │ │ + cmp r0, #38 @ 0x26 │ │ │ │ lsls r5, r1, #1 │ │ │ │ - movs r0, #250 @ 0xfa │ │ │ │ + movs r1, #2 │ │ │ │ lsls r5, r1, #1 │ │ │ │ - movs r7, #248 @ 0xf8 │ │ │ │ + cmp r0, #0 │ │ │ │ lsls r5, r1, #1 │ │ │ │ - movs r0, #212 @ 0xd4 │ │ │ │ + movs r0, #220 @ 0xdc │ │ │ │ lsls r5, r1, #1 │ │ │ │ - movs r7, #210 @ 0xd2 │ │ │ │ + movs r7, #218 @ 0xda │ │ │ │ lsls r5, r1, #1 │ │ │ │ ldr.w r1, [pc, #2200] @ 345518 >::_M_default_append(unsigned int)@@Base+0xc2954> │ │ │ │ mov r0, r6 │ │ │ │ add r1, pc │ │ │ │ blx 12150 │ │ │ │ cmp r0, #0 │ │ │ │ bne.w 345084 >::_M_default_append(unsigned int)@@Base+0xc24c0> │ │ │ │ @@ -944262,98 +944263,98 @@ │ │ │ │ mov r5, r0 │ │ │ │ cmp r0, #1 │ │ │ │ bne.w 3457e6 >::_M_default_append(unsigned int)@@Base+0xc2c22> │ │ │ │ str r6, [sp, #64] @ 0x40 │ │ │ │ b.n 3454a2 >::_M_default_append(unsigned int)@@Base+0xc28de> │ │ │ │ nop │ │ │ │ ... │ │ │ │ - stmia r5!, {r1, r6} │ │ │ │ + stmia r5!, {r1, r3, r6} │ │ │ │ lsls r1, r1, #1 │ │ │ │ - strh r2, [r2, #32] │ │ │ │ + strh r2, [r3, #32] │ │ │ │ lsls r6, r1, #1 │ │ │ │ - adds r7, #6 │ │ │ │ + adds r7, #14 │ │ │ │ lsls r5, r1, #1 │ │ │ │ - subs r2, r2, #7 │ │ │ │ + subs r2, r3, #7 │ │ │ │ lsls r5, r1, #1 │ │ │ │ - asrs r2, r4, #3 │ │ │ │ + asrs r2, r5, #3 │ │ │ │ lsls r2, r1, #1 │ │ │ │ - cmp r5, #168 @ 0xa8 │ │ │ │ + cmp r5, #176 @ 0xb0 │ │ │ │ lsls r5, r1, #1 │ │ │ │ - @ instruction: 0xf260004c │ │ │ │ - lsls r6, r5, #29 │ │ │ │ + @ instruction: 0xf268004c │ │ │ │ + lsls r6, r6, #29 │ │ │ │ lsls r5, r1, #1 │ │ │ │ - subs r2, r1, #2 │ │ │ │ + subs r2, r2, #2 │ │ │ │ lsls r5, r1, #1 │ │ │ │ - lsrs r4, r3, #30 │ │ │ │ + lsrs r4, r4, #30 │ │ │ │ lsls r2, r1, #1 │ │ │ │ - subs r4, r3, #0 │ │ │ │ + subs r4, r4, #0 │ │ │ │ lsls r5, r1, #1 │ │ │ │ - lsrs r6, r5, #28 │ │ │ │ + lsrs r6, r6, #28 │ │ │ │ lsls r2, r1, #1 │ │ │ │ - adds r2, r7, #7 │ │ │ │ + subs r2, r0, #0 │ │ │ │ lsls r5, r1, #1 │ │ │ │ - lsrs r4, r1, #28 │ │ │ │ + lsrs r4, r2, #28 │ │ │ │ lsls r2, r1, #1 │ │ │ │ - add r1, sp, #664 @ 0x298 │ │ │ │ + add r1, sp, #696 @ 0x2b8 │ │ │ │ lsls r2, r1, #1 │ │ │ │ - @ instruction: 0xeb340049 │ │ │ │ - adds r2, r4, #4 │ │ │ │ + @ instruction: 0xeb3c0049 │ │ │ │ + adds r2, r5, #4 │ │ │ │ lsls r5, r1, #1 │ │ │ │ - cmp r3, #140 @ 0x8c │ │ │ │ + cmp r3, #148 @ 0x94 │ │ │ │ lsls r5, r1, #1 │ │ │ │ - vext.8 q8, q4, q6, #0 │ │ │ │ - lsls r6, r0, #20 │ │ │ │ + and.w r0, r0, #76 @ 0x4c │ │ │ │ + lsls r6, r1, #20 │ │ │ │ lsls r5, r1, #1 │ │ │ │ - vmla.i16 d0, d0, d4[1] │ │ │ │ - vext.8 q0, q4, q6, #0 │ │ │ │ - lsls r6, r0, #19 │ │ │ │ + vmla.i16 d0, d8, d4[1] │ │ │ │ + vmla.i d16, d0, d0[3] │ │ │ │ + lsls r6, r1, #19 │ │ │ │ lsls r5, r1, #1 │ │ │ │ - bcc.n 345644 >::_M_default_append(unsigned int)@@Base+0xc2a80> │ │ │ │ + bcc.n 345654 >::_M_default_append(unsigned int)@@Base+0xc2a90> │ │ │ │ lsls r1, r1, #1 │ │ │ │ - asrs r6, r3, #7 │ │ │ │ + asrs r6, r4, #7 │ │ │ │ lsls r5, r1, #1 │ │ │ │ - bcc.n 34559c >::_M_default_append(unsigned int)@@Base+0xc29d8> │ │ │ │ + bcc.n 3455ac >::_M_default_append(unsigned int)@@Base+0xc29e8> │ │ │ │ lsls r1, r1, #1 │ │ │ │ - asrs r4, r1, #6 │ │ │ │ + asrs r4, r2, #6 │ │ │ │ lsls r5, r1, #1 │ │ │ │ - subs r2, r2, r4 │ │ │ │ + subs r2, r3, r4 │ │ │ │ lsls r5, r1, #1 │ │ │ │ - lsrs r4, r4, #16 │ │ │ │ + lsrs r4, r5, #16 │ │ │ │ lsls r2, r1, #1 │ │ │ │ - ldmia r0!, {r1, r5, r7} │ │ │ │ + ldmia r0!, {r1, r3, r5, r7} │ │ │ │ lsls r1, r1, #1 │ │ │ │ - ldmia r0!, {r1, r2, r3, r4, r5} │ │ │ │ + ldmia r0!, {r1, r2, r6} │ │ │ │ lsls r1, r1, #1 │ │ │ │ - adds r0, r7, r7 │ │ │ │ + subs r0, r0, r0 │ │ │ │ lsls r5, r1, #1 │ │ │ │ - lsrs r4, r1, #12 │ │ │ │ + lsrs r4, r2, #12 │ │ │ │ lsls r2, r1, #1 │ │ │ │ - adds r6, r3, r7 │ │ │ │ + adds r6, r4, r7 │ │ │ │ lsls r5, r1, #1 │ │ │ │ - lsrs r0, r6, #11 │ │ │ │ + lsrs r0, r7, #11 │ │ │ │ lsls r2, r1, #1 │ │ │ │ - ldmia r3, {r3} │ │ │ │ + ldmia r3!, {r4} │ │ │ │ lsls r6, r1, #1 │ │ │ │ - cmp r0, #68 @ 0x44 │ │ │ │ + cmp r0, #76 @ 0x4c │ │ │ │ lsls r5, r1, #1 │ │ │ │ - adds r6, r5, r5 │ │ │ │ + adds r6, r6, r5 │ │ │ │ lsls r5, r1, #1 │ │ │ │ - ldr r0, [r6, #56] @ 0x38 │ │ │ │ + ldr r0, [r7, #56] @ 0x38 │ │ │ │ lsls r4, r1, #1 │ │ │ │ - adds r0, r7, r2 │ │ │ │ + adds r0, r0, r3 │ │ │ │ lsls r5, r1, #1 │ │ │ │ - adds r6, r4, r2 │ │ │ │ + adds r6, r5, r2 │ │ │ │ lsls r5, r1, #1 │ │ │ │ - lsrs r2, r7, #6 │ │ │ │ + lsrs r2, r0, #7 │ │ │ │ lsls r2, r1, #1 │ │ │ │ - adds r2, r1, r2 │ │ │ │ + adds r2, r2, r2 │ │ │ │ lsls r5, r1, #1 │ │ │ │ - lsrs r4, r3, #6 │ │ │ │ + lsrs r4, r4, #6 │ │ │ │ lsls r2, r1, #1 │ │ │ │ - adds r2, r2, r1 │ │ │ │ + adds r2, r3, r1 │ │ │ │ lsls r5, r1, #1 │ │ │ │ ldr r7, [pc, #848] @ (345920 >::_M_default_append(unsigned int)@@Base+0xc2d5c>) │ │ │ │ mov r0, fp │ │ │ │ ldr.w r4, [r8] │ │ │ │ movw r5, #4194 @ 0x1062 │ │ │ │ add r7, pc │ │ │ │ bl 5253b4 │ │ │ │ @@ -944664,67 +944665,67 @@ │ │ │ │ cmp r0, #0 │ │ │ │ beq.w 345aa4 >::_M_default_append(unsigned int)@@Base+0xc2ee0> │ │ │ │ ldr r2, [sp, #56] @ 0x38 │ │ │ │ str r5, [r2, #0] │ │ │ │ b.n 3454ee >::_M_default_append(unsigned int)@@Base+0xc292a> │ │ │ │ nop │ │ │ │ ... │ │ │ │ - asrs r4, r4, #27 │ │ │ │ + asrs r4, r5, #27 │ │ │ │ lsls r5, r1, #1 │ │ │ │ - movs r6, #2 │ │ │ │ + movs r6, #10 │ │ │ │ lsls r5, r1, #1 │ │ │ │ - ldr r4, [r2, #20] │ │ │ │ + ldr r4, [r3, #20] │ │ │ │ lsls r4, r1, #1 │ │ │ │ - ldrb r0, [r4, #7] │ │ │ │ + ldrb r0, [r5, #7] │ │ │ │ lsls r6, r1, #1 │ │ │ │ - asrs r2, r4, #21 │ │ │ │ + asrs r2, r5, #21 │ │ │ │ lsls r5, r1, #1 │ │ │ │ - lsls r6, r6, #25 │ │ │ │ + lsls r6, r7, #25 │ │ │ │ lsls r2, r1, #1 │ │ │ │ - asrs r2, r1, #21 │ │ │ │ + asrs r2, r2, #21 │ │ │ │ lsls r5, r1, #1 │ │ │ │ - lsls r6, r3, #25 │ │ │ │ + lsls r6, r4, #25 │ │ │ │ lsls r2, r1, #1 │ │ │ │ - asrs r2, r6, #20 │ │ │ │ + asrs r2, r7, #20 │ │ │ │ lsls r5, r1, #1 │ │ │ │ - lsls r6, r0, #25 │ │ │ │ + lsls r6, r1, #25 │ │ │ │ lsls r2, r1, #1 │ │ │ │ - asrs r0, r5, #19 │ │ │ │ + asrs r0, r6, #19 │ │ │ │ lsls r5, r1, #1 │ │ │ │ - lsls r4, r7, #23 │ │ │ │ + lsls r4, r0, #24 │ │ │ │ lsls r2, r1, #1 │ │ │ │ - asrs r0, r2, #19 │ │ │ │ + asrs r0, r3, #19 │ │ │ │ lsls r5, r1, #1 │ │ │ │ - lsls r4, r4, #23 │ │ │ │ + lsls r4, r5, #23 │ │ │ │ lsls r2, r1, #1 │ │ │ │ - asrs r0, r6, #18 │ │ │ │ + asrs r0, r7, #18 │ │ │ │ lsls r5, r1, #1 │ │ │ │ - lsls r4, r0, #23 │ │ │ │ + lsls r4, r1, #23 │ │ │ │ lsls r2, r1, #1 │ │ │ │ - asrs r4, r2, #18 │ │ │ │ + asrs r4, r3, #18 │ │ │ │ lsls r5, r1, #1 │ │ │ │ - lsls r0, r5, #22 │ │ │ │ + lsls r0, r6, #22 │ │ │ │ lsls r2, r1, #1 │ │ │ │ - asrs r4, r6, #17 │ │ │ │ + asrs r4, r7, #17 │ │ │ │ lsls r5, r1, #1 │ │ │ │ - lsls r0, r1, #22 │ │ │ │ + lsls r0, r2, #22 │ │ │ │ lsls r2, r1, #1 │ │ │ │ - asrs r4, r2, #17 │ │ │ │ + asrs r4, r3, #17 │ │ │ │ lsls r5, r1, #1 │ │ │ │ - lsls r0, r5, #21 │ │ │ │ + lsls r0, r6, #21 │ │ │ │ lsls r2, r1, #1 │ │ │ │ - asrs r0, r7, #16 │ │ │ │ + asrs r0, r0, #17 │ │ │ │ lsls r5, r1, #1 │ │ │ │ - lsls r2, r1, #21 │ │ │ │ + lsls r2, r2, #21 │ │ │ │ lsls r2, r1, #1 │ │ │ │ - asrs r6, r1, #16 │ │ │ │ + asrs r6, r2, #16 │ │ │ │ lsls r5, r1, #1 │ │ │ │ - lsls r2, r4, #20 │ │ │ │ + lsls r2, r5, #20 │ │ │ │ lsls r2, r1, #1 │ │ │ │ - asrs r0, r1, #15 │ │ │ │ + asrs r0, r2, #15 │ │ │ │ lsls r5, r1, #1 │ │ │ │ ldr.w r6, [pc, #1848] @ 3460c8 >::_M_default_append(unsigned int)@@Base+0xc3504> │ │ │ │ mov r0, fp │ │ │ │ bl 5253b4 │ │ │ │ mov.w r7, #3376 @ 0xd30 │ │ │ │ add r6, pc │ │ │ │ str r7, [sp, #4] │ │ │ │ @@ -945360,135 +945361,135 @@ │ │ │ │ bl 17c90 │ │ │ │ ldr r0, [pc, #260] @ (3461b8 >::_M_default_append(unsigned int)@@Base+0xc35f4>) │ │ │ │ add r0, pc │ │ │ │ bl 17e10 │ │ │ │ b.w 343f84 >::_M_default_append(unsigned int)@@Base+0xc13c0> │ │ │ │ nop.w │ │ │ │ ... │ │ │ │ - asrs r2, r4, #12 │ │ │ │ + asrs r2, r5, #12 │ │ │ │ lsls r5, r1, #1 │ │ │ │ - asrs r6, r1, #11 │ │ │ │ + asrs r6, r2, #11 │ │ │ │ lsls r5, r1, #1 │ │ │ │ - lsls r6, r3, #15 │ │ │ │ + lsls r6, r4, #15 │ │ │ │ lsls r2, r1, #1 │ │ │ │ - asrs r2, r3, #10 │ │ │ │ + asrs r2, r4, #10 │ │ │ │ lsls r5, r1, #1 │ │ │ │ - adds r6, r2, r6 │ │ │ │ + adds r6, r3, r6 │ │ │ │ lsls r5, r1, #1 │ │ │ │ - asrs r0, r6, #9 │ │ │ │ + asrs r0, r7, #9 │ │ │ │ lsls r5, r1, #1 │ │ │ │ - adds r4, r5, r5 │ │ │ │ + adds r4, r6, r5 │ │ │ │ lsls r5, r1, #1 │ │ │ │ - asrs r4, r4, #8 │ │ │ │ + asrs r4, r5, #8 │ │ │ │ lsls r5, r1, #1 │ │ │ │ - lsls r4, r6, #12 │ │ │ │ + lsls r4, r7, #12 │ │ │ │ lsls r2, r1, #1 │ │ │ │ - movs r0, #174 @ 0xae │ │ │ │ + movs r0, #182 @ 0xb6 │ │ │ │ lsls r5, r1, #1 │ │ │ │ - asrs r0, r4, #7 │ │ │ │ + asrs r0, r5, #7 │ │ │ │ lsls r5, r1, #1 │ │ │ │ - lsls r2, r6, #11 │ │ │ │ + lsls r2, r7, #11 │ │ │ │ lsls r2, r1, #1 │ │ │ │ - asrs r6, r5, #6 │ │ │ │ + asrs r6, r6, #6 │ │ │ │ lsls r5, r1, #1 │ │ │ │ - lsls r0, r0, #11 │ │ │ │ + lsls r0, r1, #11 │ │ │ │ lsls r2, r1, #1 │ │ │ │ - asrs r2, r1, #6 │ │ │ │ + asrs r2, r2, #6 │ │ │ │ lsls r5, r1, #1 │ │ │ │ - lsls r4, r3, #10 │ │ │ │ + lsls r4, r4, #10 │ │ │ │ lsls r2, r1, #1 │ │ │ │ - asrs r4, r4, #5 │ │ │ │ + asrs r4, r5, #5 │ │ │ │ lsls r5, r1, #1 │ │ │ │ - lsls r6, r6, #9 │ │ │ │ + lsls r6, r7, #9 │ │ │ │ lsls r2, r1, #1 │ │ │ │ - asrs r0, r1, #5 │ │ │ │ + asrs r0, r2, #5 │ │ │ │ lsls r5, r1, #1 │ │ │ │ - lsls r0, r3, #9 │ │ │ │ + lsls r0, r4, #9 │ │ │ │ lsls r2, r1, #1 │ │ │ │ - asrs r4, r4, #4 │ │ │ │ + asrs r4, r5, #4 │ │ │ │ lsls r5, r1, #1 │ │ │ │ - lsls r6, r6, #8 │ │ │ │ + lsls r6, r7, #8 │ │ │ │ lsls r2, r1, #1 │ │ │ │ - asrs r0, r1, #4 │ │ │ │ + asrs r0, r2, #4 │ │ │ │ lsls r5, r1, #1 │ │ │ │ - lsls r0, r3, #8 │ │ │ │ + lsls r0, r4, #8 │ │ │ │ lsls r2, r1, #1 │ │ │ │ - asrs r6, r4, #3 │ │ │ │ + asrs r6, r5, #3 │ │ │ │ lsls r5, r1, #1 │ │ │ │ - lsls r6, r6, #7 │ │ │ │ + lsls r6, r7, #7 │ │ │ │ lsls r2, r1, #1 │ │ │ │ - asrs r0, r1, #3 │ │ │ │ + asrs r0, r2, #3 │ │ │ │ lsls r5, r1, #1 │ │ │ │ - lsls r0, r3, #7 │ │ │ │ + lsls r0, r4, #7 │ │ │ │ lsls r2, r1, #1 │ │ │ │ - asrs r4, r4, #2 │ │ │ │ + asrs r4, r5, #2 │ │ │ │ lsls r5, r1, #1 │ │ │ │ - lsls r6, r6, #6 │ │ │ │ + lsls r6, r7, #6 │ │ │ │ lsls r2, r1, #1 │ │ │ │ - asrs r0, r1, #2 │ │ │ │ + asrs r0, r2, #2 │ │ │ │ lsls r5, r1, #1 │ │ │ │ - lsls r0, r3, #6 │ │ │ │ + lsls r0, r4, #6 │ │ │ │ lsls r2, r1, #1 │ │ │ │ - asrs r4, r4, #1 │ │ │ │ + asrs r4, r5, #1 │ │ │ │ lsls r5, r1, #1 │ │ │ │ - lsls r4, r6, #5 │ │ │ │ + lsls r4, r7, #5 │ │ │ │ lsls r2, r1, #1 │ │ │ │ - asrs r4, r2, #32 │ │ │ │ + asrs r4, r3, #32 │ │ │ │ lsls r5, r1, #1 │ │ │ │ - subs r6, r7, #6 │ │ │ │ + subs r6, r0, #7 │ │ │ │ lsls r5, r1, #1 │ │ │ │ - stmia r1!, {r1, r2, r3, r4, r5} │ │ │ │ + stmia r1!, {r1, r2, r6} │ │ │ │ lsls r6, r1, #1 │ │ │ │ - subs r6, r4, #5 │ │ │ │ + subs r6, r5, #5 │ │ │ │ lsls r5, r1, #1 │ │ │ │ - subs r2, r2, #5 │ │ │ │ + subs r2, r3, #5 │ │ │ │ lsls r5, r1, #1 │ │ │ │ - stmia r0!, {r2, r7} │ │ │ │ + stmia r0!, {r2, r3, r7} │ │ │ │ lsls r6, r1, #1 │ │ │ │ - ldr r0, [r7, #56] @ 0x38 │ │ │ │ + ldr r0, [r0, #60] @ 0x3c │ │ │ │ lsls r5, r1, #1 │ │ │ │ - subs r2, r4, #1 │ │ │ │ + subs r2, r5, #1 │ │ │ │ lsls r5, r1, #1 │ │ │ │ - stmia r0!, {r2, r3, r4, r5} │ │ │ │ + stmia r0!, {r2, r6} │ │ │ │ lsls r6, r1, #1 │ │ │ │ - subs r2, r5, #1 │ │ │ │ + subs r2, r6, #1 │ │ │ │ lsls r5, r1, #1 │ │ │ │ - itte │ │ │ │ - lsl r6, r1, #1 │ │ │ │ - asr r6, r0, #24 │ │ │ │ - lslal r5, r1, #1 │ │ │ │ - bgt.n 346254 >::_M_default_append(unsigned int)@@Base+0xc3690> │ │ │ │ + stmia r0!, {r1} │ │ │ │ + lsls r6, r1, #1 │ │ │ │ + asrs r6, r1, #24 │ │ │ │ + lsls r5, r1, #1 │ │ │ │ + bgt.n 346264 >::_M_default_append(unsigned int)@@Base+0xc36a0> │ │ │ │ lsls r1, r1, #1 │ │ │ │ - adds r2, r2, #6 │ │ │ │ + adds r2, r3, #6 │ │ │ │ lsls r5, r1, #1 │ │ │ │ - asrs r0, r2, #21 │ │ │ │ + asrs r0, r3, #21 │ │ │ │ lsls r5, r1, #1 │ │ │ │ - itet cc │ │ │ │ + ittt cc │ │ │ │ lslcc r6, r1, #1 │ │ │ │ - blt.n 3460f8 >::_M_default_append(unsigned int)@@Base+0xc3534> @ unpredictable │ │ │ │ + blt.n 346108 >::_M_default_append(unsigned int)@@Base+0xc3544> @ unpredictable │ │ │ │ lslcc r1, r1, #1 │ │ │ │ - adds r0, r3, #3 │ │ │ │ + adds r0, r4, #3 │ │ │ │ lsls r5, r1, #1 │ │ │ │ - bge.n 346198 >::_M_default_append(unsigned int)@@Base+0xc35d4> │ │ │ │ + blt.n 3461a8 >::_M_default_append(unsigned int)@@Base+0xc35e4> │ │ │ │ lsls r1, r1, #1 │ │ │ │ - bkpt 0x0054 │ │ │ │ + bkpt 0x005c │ │ │ │ lsls r6, r1, #1 │ │ │ │ - asrs r2, r4, #17 │ │ │ │ + asrs r2, r5, #17 │ │ │ │ lsls r5, r1, #1 │ │ │ │ - lsrs r2, r3, #19 │ │ │ │ + lsrs r2, r4, #19 │ │ │ │ lsls r5, r1, #1 │ │ │ │ - adds r0, #20 │ │ │ │ + adds r0, #28 │ │ │ │ lsls r2, r1, #1 │ │ │ │ - pop {r1, r2, r4, r5, r7, pc} │ │ │ │ + pop {r1, r2, r3, r4, r5, r7, pc} │ │ │ │ lsls r6, r1, #1 │ │ │ │ - asrs r0, r1, #15 │ │ │ │ + asrs r0, r2, #15 │ │ │ │ lsls r5, r1, #1 │ │ │ │ - lsrs r4, r5, #16 │ │ │ │ + lsrs r4, r6, #16 │ │ │ │ lsls r5, r1, #1 │ │ │ │ - cmp r7, #102 @ 0x66 │ │ │ │ + cmp r7, #110 @ 0x6e │ │ │ │ lsls r2, r1, #1 │ │ │ │ mov r0, r5 │ │ │ │ bl 5da504 │ │ │ │ ldr r3, [sp, #88] @ 0x58 │ │ │ │ ldr r3, [r3, #0] │ │ │ │ rsb r3, r3, #2 │ │ │ │ cmp r0, r3 │ │ │ │ @@ -946039,103 +946040,103 @@ │ │ │ │ adds r0, #12 │ │ │ │ bl 17c90 │ │ │ │ ldr r0, [pc, #224] @ (346888 >::_M_default_append(unsigned int)@@Base+0xc3cc4>) │ │ │ │ add r0, pc │ │ │ │ bl 17e10 │ │ │ │ b.w 343f84 >::_M_default_append(unsigned int)@@Base+0xc13c0> │ │ │ │ ... │ │ │ │ - subs r6, r4, #4 │ │ │ │ + subs r6, r5, #4 │ │ │ │ lsls r2, r1, #1 │ │ │ │ - subs r0, r3, r0 │ │ │ │ + subs r0, r4, r0 │ │ │ │ lsls r5, r1, #1 │ │ │ │ - bvc.n 346790 >::_M_default_append(unsigned int)@@Base+0xc3bcc> │ │ │ │ + bvc.n 3467a0 >::_M_default_append(unsigned int)@@Base+0xc3bdc> │ │ │ │ lsls r1, r1, #1 │ │ │ │ - lsrs r0, r3, #7 │ │ │ │ + lsrs r0, r4, #7 │ │ │ │ lsls r5, r1, #1 │ │ │ │ - lsrs r6, r5, #6 │ │ │ │ + lsrs r6, r6, #6 │ │ │ │ lsls r5, r1, #1 │ │ │ │ - adds r0, r2, r4 │ │ │ │ + adds r0, r3, r4 │ │ │ │ lsls r5, r1, #1 │ │ │ │ - bvc.n 346844 >::_M_default_append(unsigned int)@@Base+0xc3c80> │ │ │ │ + bvc.n 346854 >::_M_default_append(unsigned int)@@Base+0xc3c90> │ │ │ │ lsls r1, r1, #1 │ │ │ │ - adds r0, r5, r3 │ │ │ │ + adds r0, r6, r3 │ │ │ │ lsls r5, r1, #1 │ │ │ │ - adds r4, r4, r3 │ │ │ │ + adds r4, r5, r3 │ │ │ │ lsls r5, r1, #1 │ │ │ │ - rev16 r4, r2 │ │ │ │ + rev16 r4, r3 │ │ │ │ lsls r6, r1, #1 │ │ │ │ - cbnz r2, 346822 >::_M_default_append(unsigned int)@@Base+0xc3c5e> │ │ │ │ + rev r2, r0 │ │ │ │ lsls r6, r1, #1 │ │ │ │ - cbnz r6, 346814 >::_M_default_append(unsigned int)@@Base+0xc3c50> │ │ │ │ + cbnz r6, 346816 >::_M_default_append(unsigned int)@@Base+0xc3c52> │ │ │ │ lsls r6, r1, #1 │ │ │ │ - cbnz r0, 346818 >::_M_default_append(unsigned int)@@Base+0xc3c54> │ │ │ │ + cbnz r0, 34681a >::_M_default_append(unsigned int)@@Base+0xc3c56> │ │ │ │ lsls r6, r1, #1 │ │ │ │ - str r2, [r0, #80] @ 0x50 │ │ │ │ + str r2, [r1, #80] @ 0x50 │ │ │ │ lsls r5, r1, #1 │ │ │ │ - asrs r2, r2, #29 │ │ │ │ + asrs r2, r3, #29 │ │ │ │ lsls r5, r1, #1 │ │ │ │ - asrs r4, r0, #28 │ │ │ │ + asrs r4, r1, #28 │ │ │ │ lsls r5, r1, #1 │ │ │ │ - subs r6, r0, r7 │ │ │ │ + subs r6, r1, r7 │ │ │ │ lsls r2, r1, #1 │ │ │ │ - asrs r2, r7, #27 │ │ │ │ + asrs r2, r0, #28 │ │ │ │ lsls r5, r1, #1 │ │ │ │ - lsls r6, r4, #29 │ │ │ │ + lsls r6, r5, #29 │ │ │ │ lsls r5, r1, #1 │ │ │ │ - ldr??.w r0, [sl, r9] │ │ │ │ - asrs r4, r1, #27 │ │ │ │ + strb.w r0, [r2, #73] @ 0x49 │ │ │ │ + asrs r4, r2, #27 │ │ │ │ lsls r5, r1, #1 │ │ │ │ - lsls r4, r7, #27 │ │ │ │ + lsls r4, r0, #28 │ │ │ │ lsls r5, r1, #1 │ │ │ │ - strb.w r0, [lr, r9] │ │ │ │ - lsls r4, r3, #27 │ │ │ │ + ldrb.w r0, [r6, r9] │ │ │ │ + lsls r4, r4, #27 │ │ │ │ lsls r5, r1, #1 │ │ │ │ - @ instruction: 0xf7f00049 │ │ │ │ - lsls r0, r0, #27 │ │ │ │ + @ instruction: 0xf7f80049 │ │ │ │ + lsls r0, r1, #27 │ │ │ │ lsls r5, r1, #1 │ │ │ │ - @ instruction: 0xf7d20049 │ │ │ │ - lsls r4, r4, #26 │ │ │ │ + @ instruction: 0xf7da0049 │ │ │ │ + lsls r4, r5, #26 │ │ │ │ lsls r5, r1, #1 │ │ │ │ - @ instruction: 0xf7b60049 │ │ │ │ - lsls r4, r0, #26 │ │ │ │ + @ instruction: 0xf7be0049 │ │ │ │ + lsls r4, r1, #26 │ │ │ │ lsls r5, r1, #1 │ │ │ │ - @ instruction: 0xf7960049 │ │ │ │ - lsls r2, r5, #25 │ │ │ │ + @ instruction: 0xf79e0049 │ │ │ │ + lsls r2, r6, #25 │ │ │ │ lsls r5, r1, #1 │ │ │ │ - @ instruction: 0xf77c0049 │ │ │ │ - lsls r6, r1, #25 │ │ │ │ + @ instruction: 0xf7840049 │ │ │ │ + lsls r6, r2, #25 │ │ │ │ lsls r5, r1, #1 │ │ │ │ - @ instruction: 0xf7600049 │ │ │ │ - lsls r2, r5, #24 │ │ │ │ + @ instruction: 0xf7680049 │ │ │ │ + lsls r2, r6, #24 │ │ │ │ lsls r5, r1, #1 │ │ │ │ - @ instruction: 0xf73e0049 │ │ │ │ - lsls r2, r1, #24 │ │ │ │ + @ instruction: 0xf7460049 │ │ │ │ + lsls r2, r2, #24 │ │ │ │ lsls r5, r1, #1 │ │ │ │ - @ instruction: 0xf71e0049 │ │ │ │ - lsls r4, r5, #23 │ │ │ │ + @ instruction: 0xf7260049 │ │ │ │ + lsls r4, r6, #23 │ │ │ │ lsls r5, r1, #1 │ │ │ │ - @ instruction: 0xf6fe0049 │ │ │ │ - lsls r4, r1, #23 │ │ │ │ + @ instruction: 0xf7060049 │ │ │ │ + lsls r4, r2, #23 │ │ │ │ lsls r5, r1, #1 │ │ │ │ - @ instruction: 0xf6e00049 │ │ │ │ - lsls r4, r5, #22 │ │ │ │ + @ instruction: 0xf6e80049 │ │ │ │ + lsls r4, r6, #22 │ │ │ │ lsls r5, r1, #1 │ │ │ │ - movt r0, #2121 @ 0x849 │ │ │ │ - lsls r0, r2, #22 │ │ │ │ + movt r0, #34889 @ 0x8849 │ │ │ │ + lsls r0, r3, #22 │ │ │ │ lsls r5, r1, #1 │ │ │ │ - subw r0, r2, #2121 @ 0x849 │ │ │ │ - lsls r4, r6, #21 │ │ │ │ + subw r0, sl, #2121 @ 0x849 │ │ │ │ + lsls r4, r7, #21 │ │ │ │ lsls r5, r1, #1 │ │ │ │ - @ instruction: 0xf6860049 │ │ │ │ - lsls r4, r2, #21 │ │ │ │ + @ instruction: 0xf68e0049 │ │ │ │ + lsls r4, r3, #21 │ │ │ │ lsls r5, r1, #1 │ │ │ │ - @ instruction: 0xf6680049 │ │ │ │ - lsls r0, r7, #20 │ │ │ │ + @ instruction: 0xf6700049 │ │ │ │ + lsls r0, r0, #21 │ │ │ │ lsls r5, r1, #1 │ │ │ │ - lsrs r6, r6, #16 │ │ │ │ + lsrs r6, r7, #16 │ │ │ │ lsls r5, r1, #1 │ │ │ │ push {lr} │ │ │ │ mov.w ip, #4096 @ 0x1000 │ │ │ │ sub.w ip, sp, ip │ │ │ │ str.w r0, [ip, #4032] @ 0xfc0 │ │ │ │ sub sp, #60 @ 0x3c │ │ │ │ mov r1, r2 │ │ │ │ @@ -946182,17 +946183,17 @@ │ │ │ │ ldr r1, [sp, #52] @ 0x34 │ │ │ │ add r0, pc │ │ │ │ bl 17e10 │ │ │ │ ldr r3, [sp, #52] @ 0x34 │ │ │ │ mov r0, r3 │ │ │ │ add sp, #60 @ 0x3c │ │ │ │ pop {pc} │ │ │ │ - lsls r2, r5, #15 │ │ │ │ + lsls r2, r6, #15 │ │ │ │ lsls r5, r1, #1 │ │ │ │ - @ instruction: 0xf4fe0049 │ │ │ │ + add.w r0, r6, #13172736 @ 0xc90000 │ │ │ │ movs r0, r0 │ │ │ │ movs r0, r0 │ │ │ │ ldr r0, [r1, #0] │ │ │ │ bx lr │ │ │ │ mov r0, r1 │ │ │ │ bx lr │ │ │ │ subs r0, r1, r2 │ │ │ │ @@ -946243,15 +946244,15 @@ │ │ │ │ add sp, #16 │ │ │ │ pop {r4, pc} │ │ │ │ blx 1172c <__stack_chk_fail@plt> │ │ │ │ strh r6, [r0, #6] │ │ │ │ lsls r5, r2, #1 │ │ │ │ asrs r0, r7, #6 │ │ │ │ movs r0, r0 │ │ │ │ - asrs r0, r5, #12 │ │ │ │ + asrs r0, r6, #12 │ │ │ │ lsls r5, r1, #1 │ │ │ │ strh r2, [r2, #4] │ │ │ │ lsls r5, r2, #1 │ │ │ │ push {r4, r5, r6, lr} │ │ │ │ mov.w ip, #4096 @ 0x1000 │ │ │ │ sub.w ip, sp, ip │ │ │ │ str.w r0, [ip, #4080] @ 0xff0 │ │ │ │ @@ -946372,39 +946373,39 @@ │ │ │ │ adds r0, #12 │ │ │ │ bl 17c90 │ │ │ │ ldr r0, [pc, #68] @ (346b20 >::_M_default_append(unsigned int)@@Base+0xc3f5c>) │ │ │ │ mov.w r1, #4294967295 @ 0xffffffff │ │ │ │ add r0, pc │ │ │ │ bl 17e10 │ │ │ │ b.n 346a4e >::_M_default_append(unsigned int)@@Base+0xc3e8a> │ │ │ │ - asrs r4, r1, #11 │ │ │ │ + asrs r4, r2, #11 │ │ │ │ lsls r5, r1, #1 │ │ │ │ - bls.n 346ac4 >::_M_default_append(unsigned int)@@Base+0xc3f00> │ │ │ │ + bls.n 346ad4 >::_M_default_append(unsigned int)@@Base+0xc3f10> │ │ │ │ lsls r4, r1, #1 │ │ │ │ - bge.n 346af4 >::_M_default_append(unsigned int)@@Base+0xc3f30> │ │ │ │ + bge.n 346b04 >::_M_default_append(unsigned int)@@Base+0xc3f40> │ │ │ │ lsls r4, r1, #1 │ │ │ │ - asrs r4, r5, #9 │ │ │ │ + asrs r4, r6, #9 │ │ │ │ lsls r5, r1, #1 │ │ │ │ - usat r0, #9, ip, asr #1 │ │ │ │ - asrs r2, r2, #9 │ │ │ │ + @ instruction: 0xf3b40049 │ │ │ │ + asrs r2, r3, #9 │ │ │ │ lsls r5, r1, #1 │ │ │ │ - @ instruction: 0xf3920049 │ │ │ │ - bls.n 346a4c >::_M_default_append(unsigned int)@@Base+0xc3e88> │ │ │ │ + @ instruction: 0xf39a0049 │ │ │ │ + bls.n 346a5c >::_M_default_append(unsigned int)@@Base+0xc3e98> │ │ │ │ lsls r4, r1, #1 │ │ │ │ - asrs r2, r4, #8 │ │ │ │ + asrs r2, r5, #8 │ │ │ │ lsls r5, r1, #1 │ │ │ │ - bfi r0, r2, #1, #9 │ │ │ │ - bls.n 346a50 >::_M_default_append(unsigned int)@@Base+0xc3e8c> │ │ │ │ + bfi r0, sl, #1, #9 │ │ │ │ + bls.n 346a60 >::_M_default_append(unsigned int)@@Base+0xc3e9c> │ │ │ │ lsls r4, r1, #1 │ │ │ │ - asrs r2, r6, #7 │ │ │ │ + asrs r2, r7, #7 │ │ │ │ lsls r5, r1, #1 │ │ │ │ - @ instruction: 0xf3320049 │ │ │ │ - asrs r6, r2, #7 │ │ │ │ + @ instruction: 0xf33a0049 │ │ │ │ + asrs r6, r3, #7 │ │ │ │ lsls r5, r1, #1 │ │ │ │ - @ instruction: 0xf3140049 │ │ │ │ + @ instruction: 0xf31c0049 │ │ │ │ push {r3, lr} │ │ │ │ mov.w ip, #4096 @ 0x1000 │ │ │ │ sub.w ip, sp, ip │ │ │ │ str.w r0, [ip, #4088] @ 0xff8 │ │ │ │ mov r0, r1 │ │ │ │ mov r1, r2 │ │ │ │ movs r2, #255 @ 0xff │ │ │ │ @@ -946481,22 +946482,22 @@ │ │ │ │ ldr r0, [pc, #32] @ (346c08 >::_M_default_append(unsigned int)@@Base+0xc4044>) │ │ │ │ mov.w r1, #4294967295 @ 0xffffffff │ │ │ │ add r0, pc │ │ │ │ bl 17e10 │ │ │ │ mov.w r3, #4294967295 @ 0xffffffff │ │ │ │ b.n 346baa >::_M_default_append(unsigned int)@@Base+0xc3fe6> │ │ │ │ nop │ │ │ │ - asrs r2, r1, #4 │ │ │ │ + asrs r2, r2, #4 │ │ │ │ lsls r5, r1, #1 │ │ │ │ - asrs r2, r6, #3 │ │ │ │ + asrs r2, r7, #3 │ │ │ │ lsls r5, r1, #1 │ │ │ │ - @ instruction: 0xf2320049 │ │ │ │ - asrs r4, r1, #3 │ │ │ │ + @ instruction: 0xf23a0049 │ │ │ │ + asrs r4, r2, #3 │ │ │ │ lsls r5, r1, #1 │ │ │ │ - addw r0, sl, #73 @ 0x49 │ │ │ │ + @ instruction: 0xf2120049 │ │ │ │ cmp r1, #0 │ │ │ │ beq.n 346c98 >::_M_default_append(unsigned int)@@Base+0xc40d4> │ │ │ │ push {r4, r5, r6, lr} │ │ │ │ mov.w ip, #4096 @ 0x1000 │ │ │ │ sub.w ip, sp, ip │ │ │ │ str.w r0, [ip, #4064] @ 0xfe0 │ │ │ │ mov r4, r3 │ │ │ │ @@ -946562,22 +946563,22 @@ │ │ │ │ ldr r0, [pc, #32] @ (346cd0 >::_M_default_append(unsigned int)@@Base+0xc410c>) │ │ │ │ mov.w r1, #4294967295 @ 0xffffffff │ │ │ │ add r0, pc │ │ │ │ bl 17e10 │ │ │ │ mov.w r3, #4294967295 @ 0xffffffff │ │ │ │ b.n 346c72 >::_M_default_append(unsigned int)@@Base+0xc40ae> │ │ │ │ nop │ │ │ │ - asrs r2, r0, #1 │ │ │ │ + asrs r2, r1, #1 │ │ │ │ lsls r5, r1, #1 │ │ │ │ - asrs r2, r5, #32 │ │ │ │ + asrs r2, r6, #32 │ │ │ │ lsls r5, r1, #1 │ │ │ │ - sbc.w r0, sl, #73 @ 0x49 │ │ │ │ - asrs r4, r0, #32 │ │ │ │ + sbcs.w r0, r2, #73 @ 0x49 │ │ │ │ + asrs r4, r1, #32 │ │ │ │ lsls r5, r1, #1 │ │ │ │ - adc.w r0, r2, #73 @ 0x49 │ │ │ │ + adc.w r0, sl, #73 @ 0x49 │ │ │ │ push {r4, r5, r6, lr} │ │ │ │ mov.w ip, #4096 @ 0x1000 │ │ │ │ sub.w ip, sp, ip │ │ │ │ str.w r0, [ip, #4072] @ 0xfe8 │ │ │ │ ldrd r3, ip, [r1, #12] │ │ │ │ sub sp, #8 │ │ │ │ add r3, r2 │ │ │ │ @@ -946652,25 +946653,25 @@ │ │ │ │ adds r0, #12 │ │ │ │ bl 17c90 │ │ │ │ ldr r0, [pc, #36] @ (346dc8 >::_M_default_append(unsigned int)@@Base+0xc4204>) │ │ │ │ mov.w r1, #4294967295 @ 0xffffffff │ │ │ │ add r0, pc │ │ │ │ bl 17e10 │ │ │ │ b.n 346d8e >::_M_default_append(unsigned int)@@Base+0xc41ca> │ │ │ │ - lsrs r4, r1, #30 │ │ │ │ + lsrs r4, r2, #30 │ │ │ │ lsls r5, r1, #1 │ │ │ │ - lsrs r2, r1, #29 │ │ │ │ + lsrs r2, r2, #29 │ │ │ │ lsls r5, r1, #1 │ │ │ │ - eor.w r0, r8, #73 @ 0x49 │ │ │ │ - lsrs r6, r5, #28 │ │ │ │ + eors.w r0, r0, #73 @ 0x49 │ │ │ │ + lsrs r6, r6, #28 │ │ │ │ lsls r5, r1, #1 │ │ │ │ - orn r0, ip, #73 @ 0x49 │ │ │ │ - lsrs r6, r1, #28 │ │ │ │ + orns r0, r4, #73 @ 0x49 │ │ │ │ + lsrs r6, r2, #28 │ │ │ │ lsls r5, r1, #1 │ │ │ │ - orr.w r0, ip, #73 @ 0x49 │ │ │ │ + orrs.w r0, r4, #73 @ 0x49 │ │ │ │ stmdb sp!, {r4, r5, r6, r7, r8, r9, sl, fp, lr} │ │ │ │ mov.w ip, #4096 @ 0x1000 │ │ │ │ sub.w ip, sp, ip │ │ │ │ str.w r0, [ip, #4024] @ 0xfb8 │ │ │ │ sub sp, #36 @ 0x24 │ │ │ │ subs.w fp, r2, #0 │ │ │ │ ldrd r8, sl, [sp, #72] @ 0x48 │ │ │ │ @@ -946758,22 +946759,22 @@ │ │ │ │ adds r0, #12 │ │ │ │ bl 17c90 │ │ │ │ ldr r0, [pc, #28] @ (346edc >::_M_default_append(unsigned int)@@Base+0xc4318>) │ │ │ │ mov.w r1, #4294967295 @ 0xffffffff │ │ │ │ add r0, pc │ │ │ │ bl 17e10 │ │ │ │ b.n 346ea4 >::_M_default_append(unsigned int)@@Base+0xc42e0> │ │ │ │ - lsrs r6, r3, #26 │ │ │ │ + lsrs r6, r4, #26 │ │ │ │ lsls r5, r1, #1 │ │ │ │ - lsrs r0, r4, #24 │ │ │ │ + lsrs r0, r5, #24 │ │ │ │ lsls r5, r1, #1 │ │ │ │ - vhadd.s32 q8, q0, │ │ │ │ - lsrs r2, r6, #23 │ │ │ │ + vhadd.s32 q8, q4, │ │ │ │ + lsrs r2, r7, #23 │ │ │ │ lsls r5, r1, #1 │ │ │ │ - vhadd.s q0, q0, │ │ │ │ + vhadd.s q0, q4, │ │ │ │ stmdb sp!, {r4, r5, r6, r7, r8, r9, sl, fp, lr} │ │ │ │ mov.w ip, #4096 @ 0x1000 │ │ │ │ sub.w ip, sp, ip │ │ │ │ str.w r0, [ip, #4000] @ 0xfa0 │ │ │ │ mov r4, r1 │ │ │ │ ldr r1, [pc, #896] @ (347274 >::_M_default_append(unsigned int)@@Base+0xc46b0>) │ │ │ │ mov r7, r3 │ │ │ │ @@ -947104,47 +947105,47 @@ │ │ │ │ b.n 3471e6 >::_M_default_append(unsigned int)@@Base+0xc4622> │ │ │ │ ldrb r4, [r2, #12] │ │ │ │ lsls r5, r2, #1 │ │ │ │ asrs r0, r7, #6 │ │ │ │ movs r0, r0 │ │ │ │ ldrb r2, [r5, #11] │ │ │ │ lsls r5, r2, #1 │ │ │ │ - lsrs r6, r0, #21 │ │ │ │ + lsrs r6, r1, #21 │ │ │ │ lsls r5, r1, #1 │ │ │ │ - lsrs r4, r3, #16 │ │ │ │ + lsrs r4, r4, #16 │ │ │ │ lsls r5, r1, #1 │ │ │ │ - lsrs r6, r6, #13 │ │ │ │ + lsrs r6, r7, #13 │ │ │ │ lsls r5, r1, #1 │ │ │ │ - lsrs r6, r5, #12 │ │ │ │ + lsrs r6, r6, #12 │ │ │ │ lsls r5, r1, #1 │ │ │ │ - stcl 0, cr0, [lr], #-292 @ 0xfffffedc │ │ │ │ - lsrs r4, r2, #12 │ │ │ │ + ldcl 0, cr0, [r6], #-292 @ 0xfffffedc │ │ │ │ + lsrs r4, r3, #12 │ │ │ │ lsls r5, r1, #1 │ │ │ │ - mrrc 0, 4, r0, r4, cr9 │ │ │ │ - lsrs r0, r6, #11 │ │ │ │ + mrrc 0, 4, r0, ip, cr9 │ │ │ │ + lsrs r0, r7, #11 │ │ │ │ lsls r5, r1, #1 │ │ │ │ - ldc 0, cr0, [r0], #-292 @ 0xfffffedc │ │ │ │ - lsrs r6, r2, #11 │ │ │ │ + ldc 0, cr0, [r8], #-292 @ 0xfffffedc │ │ │ │ + lsrs r6, r3, #11 │ │ │ │ lsls r5, r1, #1 │ │ │ │ - ldc 0, cr0, [r4], {73} @ 0x49 │ │ │ │ - lsrs r0, r7, #10 │ │ │ │ + ldc 0, cr0, [ip], {73} @ 0x49 │ │ │ │ + lsrs r0, r0, #11 │ │ │ │ lsls r5, r1, #1 │ │ │ │ - @ instruction: 0xebf60049 │ │ │ │ - lsrs r6, r3, #10 │ │ │ │ + @ instruction: 0xebfe0049 │ │ │ │ + lsrs r6, r4, #10 │ │ │ │ lsls r5, r1, #1 │ │ │ │ - rsbs r0, ip, r9, lsl #1 │ │ │ │ - lsrs r4, r0, #10 │ │ │ │ + @ instruction: 0xebe40049 │ │ │ │ + lsrs r4, r1, #10 │ │ │ │ lsls r5, r1, #1 │ │ │ │ - rsb r0, r2, r9, lsl #1 │ │ │ │ - lsrs r6, r4, #9 │ │ │ │ + rsb r0, sl, r9, lsl #1 │ │ │ │ + lsrs r6, r5, #9 │ │ │ │ lsls r5, r1, #1 │ │ │ │ - sub.w r0, r4, r9, lsl #1 │ │ │ │ - lsrs r2, r1, #9 │ │ │ │ + sub.w r0, ip, r9, lsl #1 │ │ │ │ + lsrs r2, r2, #9 │ │ │ │ lsls r5, r1, #1 │ │ │ │ - @ instruction: 0xeb880049 │ │ │ │ + @ instruction: 0xeb900049 │ │ │ │ push {r4, r5, r6, lr} │ │ │ │ mov.w ip, #4096 @ 0x1000 │ │ │ │ sub.w ip, sp, ip │ │ │ │ str.w r0, [ip, #4080] @ 0xff0 │ │ │ │ ldrb.w r3, [r0, #384] @ 0x180 │ │ │ │ mov r6, r0 │ │ │ │ mov r5, r1 │ │ │ │ @@ -947492,31 +947493,31 @@ │ │ │ │ bl 4cfbe8 │ │ │ │ b.n 3475f8 >::_M_default_append(unsigned int)@@Base+0xc4a34> │ │ │ │ blx 1172c <__stack_chk_fail@plt> │ │ │ │ strb r4, [r4, #17] │ │ │ │ lsls r5, r2, #1 │ │ │ │ asrs r0, r7, #6 │ │ │ │ movs r0, r0 │ │ │ │ - lsls r4, r2, #27 │ │ │ │ + lsls r4, r3, #27 │ │ │ │ lsls r5, r1, #1 │ │ │ │ - add r0, sp, #216 @ 0xd8 │ │ │ │ + add r0, sp, #248 @ 0xf8 │ │ │ │ lsls r6, r1, #1 │ │ │ │ - lsls r2, r1, #27 │ │ │ │ + lsls r2, r2, #27 │ │ │ │ lsls r5, r1, #1 │ │ │ │ - strh r6, [r4, r5] │ │ │ │ + strh r6, [r5, r5] │ │ │ │ lsls r5, r1, #1 │ │ │ │ strb r0, [r5, #15] │ │ │ │ lsls r5, r2, #1 │ │ │ │ - asrs r6, r6, #30 │ │ │ │ + asrs r6, r7, #30 │ │ │ │ lsls r7, r1, #1 │ │ │ │ - add r7, pc, #912 @ (adr r7, 347a18 >::_M_default_append(unsigned int)@@Base+0xc4e54>) │ │ │ │ + add r7, pc, #944 @ (adr r7, 347a38 >::_M_default_append(unsigned int)@@Base+0xc4e74>) │ │ │ │ lsls r6, r1, #1 │ │ │ │ - asrs r4, r3, #19 │ │ │ │ + asrs r4, r4, #19 │ │ │ │ lsls r5, r1, #1 │ │ │ │ - add r7, pc, #832 @ (adr r7, 3479d0 >::_M_default_append(unsigned int)@@Base+0xc4e0c>) │ │ │ │ + add r7, pc, #864 @ (adr r7, 3479f0 >::_M_default_append(unsigned int)@@Base+0xc4e2c>) │ │ │ │ lsls r6, r1, #1 │ │ │ │ stmdb sp!, {r4, r5, r6, r7, r8, r9, sl, fp, lr} │ │ │ │ mov.w ip, #4096 @ 0x1000 │ │ │ │ sub.w ip, sp, ip │ │ │ │ str.w r0, [ip, #3984] @ 0xf90 │ │ │ │ mov fp, r2 │ │ │ │ ldr r2, [pc, #236] @ (347790 >::_M_default_append(unsigned int)@@Base+0xc4bcc>) │ │ │ │ @@ -947620,27 +947621,27 @@ │ │ │ │ b.n 347752 >::_M_default_append(unsigned int)@@Base+0xc4b8e> │ │ │ │ blx 1172c <__stack_chk_fail@plt> │ │ │ │ nop │ │ │ │ strb r2, [r4, #13] │ │ │ │ lsls r5, r2, #1 │ │ │ │ asrs r0, r7, #6 │ │ │ │ movs r0, r0 │ │ │ │ - lsls r2, r1, #24 │ │ │ │ + lsls r2, r2, #24 │ │ │ │ lsls r5, r1, #1 │ │ │ │ - lsls r0, r6, #23 │ │ │ │ + lsls r0, r7, #23 │ │ │ │ lsls r5, r1, #1 │ │ │ │ strb r6, [r4, #11] │ │ │ │ lsls r5, r2, #1 │ │ │ │ - lsls r4, r2, #22 │ │ │ │ + lsls r4, r3, #22 │ │ │ │ lsls r5, r1, #1 │ │ │ │ - ldr r0, [pc, #248] @ (3478a4 >::_M_default_append(unsigned int)@@Base+0xc4ce0>) │ │ │ │ + ldr r0, [pc, #280] @ (3478c4 >::_M_default_append(unsigned int)@@Base+0xc4d00>) │ │ │ │ lsls r4, r1, #1 │ │ │ │ - strh r0, [r2, r0] │ │ │ │ + strh r0, [r3, r0] │ │ │ │ lsls r5, r1, #1 │ │ │ │ - lsls r6, r0, #21 │ │ │ │ + lsls r6, r1, #21 │ │ │ │ lsls r5, r1, #1 │ │ │ │ stmdb sp!, {r4, r5, r6, r7, r8, r9, lr} │ │ │ │ mov.w ip, #4096 @ 0x1000 │ │ │ │ sub.w ip, sp, ip │ │ │ │ str.w r0, [ip, #4048] @ 0xfd0 │ │ │ │ ldr.w r2, [pc, #2620] @ 348204 >::_M_default_append(unsigned int)@@Base+0xc5640> │ │ │ │ sub sp, #20 │ │ │ │ @@ -948630,32 +948631,32 @@ │ │ │ │ blx 1172c <__stack_chk_fail@plt> │ │ │ │ strb r4, [r7, #8] │ │ │ │ lsls r5, r2, #1 │ │ │ │ asrs r0, r7, #6 │ │ │ │ movs r0, r0 │ │ │ │ strb r0, [r5, #7] │ │ │ │ lsls r5, r2, #1 │ │ │ │ - pop {r1, r2, r7, pc} │ │ │ │ + pop {r1, r2, r3, r7, pc} │ │ │ │ lsls r6, r1, #1 │ │ │ │ - lsls r6, r7, #14 │ │ │ │ + lsls r6, r0, #15 │ │ │ │ lsls r5, r1, #1 │ │ │ │ - lsls r6, r3, #14 │ │ │ │ + lsls r6, r4, #14 │ │ │ │ lsls r5, r1, #1 │ │ │ │ - lsls r2, r7, #13 │ │ │ │ + lsls r2, r0, #14 │ │ │ │ lsls r5, r1, #1 │ │ │ │ - pop {r1, pc} │ │ │ │ + pop {r1, r3, pc} │ │ │ │ lsls r6, r1, #1 │ │ │ │ - lsls r0, r0, #13 │ │ │ │ + lsls r0, r1, #13 │ │ │ │ lsls r5, r1, #1 │ │ │ │ - pop {r1, r2, r4, r5, r7} │ │ │ │ + pop {r1, r2, r3, r4, r5, r7} │ │ │ │ lsls r6, r1, #1 │ │ │ │ - @ instruction: 0xb8fc │ │ │ │ + cbnz r4, 348230 >::_M_default_append(unsigned int)@@Base+0xc566c> │ │ │ │ lsls r6, r1, #1 │ │ │ │ - vhadd.u16 q8, q2, q6 │ │ │ │ - vhadd.u q0, q6, q6 │ │ │ │ + vhadd.u16 q8, q6, q6 │ │ │ │ + vhadd.u8 q8, q2, q6 │ │ │ │ stmdb sp!, {r4, r5, r6, r7, r8, r9, lr} │ │ │ │ mov.w ip, #4096 @ 0x1000 │ │ │ │ sub.w ip, sp, ip │ │ │ │ str.w r0, [ip, #3760] @ 0xeb0 │ │ │ │ mov r4, r0 │ │ │ │ ldr.w r0, [pc, #1148] @ 3486c8 >::_M_default_append(unsigned int)@@Base+0xc5b04> │ │ │ │ ldr.w r3, [pc, #1148] @ 3486cc >::_M_default_append(unsigned int)@@Base+0xc5b08> │ │ │ │ @@ -949071,57 +949072,57 @@ │ │ │ │ bl 17e10 │ │ │ │ b.n 34836c >::_M_default_append(unsigned int)@@Base+0xc57a8> │ │ │ │ nop │ │ │ │ str r0, [r7, #120] @ 0x78 │ │ │ │ lsls r5, r2, #1 │ │ │ │ asrs r0, r7, #6 │ │ │ │ movs r0, r0 │ │ │ │ - @ instruction: 0xfb1c004c │ │ │ │ - @ instruction: 0xfac2004c │ │ │ │ - vst4.16 {d16-d19}, [lr], ip │ │ │ │ - bge.n 3485fc >::_M_default_append(unsigned int)@@Base+0xc5a38> │ │ │ │ + @ instruction: 0xfb24004c │ │ │ │ + @ instruction: 0xfaca004c │ │ │ │ + ldr??.w r0, [r6, ip] │ │ │ │ + bge.n 34860c >::_M_default_append(unsigned int)@@Base+0xc5a48> │ │ │ │ lsls r1, r1, #1 │ │ │ │ str r4, [r3, #104] @ 0x68 │ │ │ │ lsls r5, r2, #1 │ │ │ │ - vst4.16 {d0-d3}, [ip], ip │ │ │ │ - ldrsh.w r0, [r8, #76] @ 0x4c │ │ │ │ - ldmdb r0!, {r2, r3, r6} │ │ │ │ - subs r6, r4, #5 │ │ │ │ + ldrsb.w r0, [r4, ip] │ │ │ │ + vst1.8 {d16[2]}, [r0], ip │ │ │ │ + ldmdb r8!, {r2, r3, r6} │ │ │ │ + subs r6, r5, #5 │ │ │ │ lsls r5, r1, #1 │ │ │ │ + vst4.16 {d0-d3}, [r6], ip │ │ │ │ ldr??.w r0, [lr, #76] @ 0x4c │ │ │ │ ldr??.w r0, [r6, #76] @ 0x4c │ │ │ │ + ldr??.w r0, [r2, #76] @ 0x4c │ │ │ │ str??.w r0, [lr, #76] @ 0x4c │ │ │ │ - str??.w r0, [sl, #76] @ 0x4c │ │ │ │ - str??.w r0, [r6, #76] @ 0x4c │ │ │ │ + ldrsb.w r0, [r2, #76] @ 0x4c │ │ │ │ vst1.8 {d0[2]}, [sl], ip │ │ │ │ - vst1.8 {d0[2]}, [r2], ip │ │ │ │ - vst4.16 {d16-d19}, [r4], ip │ │ │ │ - @ instruction: 0xf764004c │ │ │ │ - bhi.n 348664 >::_M_default_append(unsigned int)@@Base+0xc5aa0> │ │ │ │ + vst4.16 {d16-d19}, [ip], ip │ │ │ │ + @ instruction: 0xf76c004c │ │ │ │ + bhi.n 348674 >::_M_default_append(unsigned int)@@Base+0xc5ab0> │ │ │ │ lsls r1, r1, #1 │ │ │ │ - @ instruction: 0xf738004c │ │ │ │ - bhi.n 348814 >::_M_default_append(unsigned int)@@Base+0xc5c50> │ │ │ │ + @ instruction: 0xf740004c │ │ │ │ + bhi.n 348624 >::_M_default_append(unsigned int)@@Base+0xc5a60> │ │ │ │ lsls r1, r1, #1 │ │ │ │ - @ instruction: 0xf6fc004c │ │ │ │ - bhi.n 3487a4 >::_M_default_append(unsigned int)@@Base+0xc5be0> │ │ │ │ + @ instruction: 0xf704004c │ │ │ │ + bhi.n 3487b4 >::_M_default_append(unsigned int)@@Base+0xc5bf0> │ │ │ │ lsls r1, r1, #1 │ │ │ │ - movt r0, #18508 @ 0x484c │ │ │ │ - bhi.n 34873c >::_M_default_append(unsigned int)@@Base+0xc5b78> │ │ │ │ + movt r0, #51276 @ 0xc84c │ │ │ │ + bhi.n 34874c >::_M_default_append(unsigned int)@@Base+0xc5b88> │ │ │ │ lsls r1, r1, #1 │ │ │ │ - @ instruction: 0xf686004c │ │ │ │ - bvc.n 3486c8 >::_M_default_append(unsigned int)@@Base+0xc5b04> │ │ │ │ + @ instruction: 0xf68e004c │ │ │ │ + bvc.n 3486d8 >::_M_default_append(unsigned int)@@Base+0xc5b14> │ │ │ │ lsls r1, r1, #1 │ │ │ │ - @ instruction: 0xf654004c │ │ │ │ - bvc.n 34866c >::_M_default_append(unsigned int)@@Base+0xc5aa8> │ │ │ │ + @ instruction: 0xf65c004c │ │ │ │ + bvc.n 34867c >::_M_default_append(unsigned int)@@Base+0xc5ab8> │ │ │ │ lsls r1, r1, #1 │ │ │ │ + @ instruction: 0xf7b2004c │ │ │ │ @ instruction: 0xf7aa004c │ │ │ │ - @ instruction: 0xf7a2004c │ │ │ │ - @ instruction: 0xf764004c │ │ │ │ - @ instruction: 0xf5f6004c │ │ │ │ - bvc.n 3487c4 >::_M_default_append(unsigned int)@@Base+0xc5c00> │ │ │ │ + @ instruction: 0xf76c004c │ │ │ │ + @ instruction: 0xf5fe004c │ │ │ │ + bvc.n 3487d4 >::_M_default_append(unsigned int)@@Base+0xc5c10> │ │ │ │ lsls r1, r1, #1 │ │ │ │ stmdb sp!, {r4, r5, r6, r7, r8, r9, sl, lr} │ │ │ │ mov.w ip, #4096 @ 0x1000 │ │ │ │ vpush {d8-d9} │ │ │ │ sub.w ip, sp, ip │ │ │ │ str.w r0, [ip, #3752] @ 0xea8 │ │ │ │ mov r4, r0 │ │ │ │ @@ -949585,65 +949586,65 @@ │ │ │ │ add r0, pc │ │ │ │ bl 17e10 │ │ │ │ b.n 348890 >::_M_default_append(unsigned int)@@Base+0xc5ccc> │ │ │ │ str r4, [r2, #40] @ 0x28 │ │ │ │ lsls r5, r2, #1 │ │ │ │ asrs r0, r7, #6 │ │ │ │ movs r0, r0 │ │ │ │ - @ instruction: 0xf6b8004c │ │ │ │ - subw r0, r2, #2124 @ 0x84c │ │ │ │ - bic.w r0, sl, #13369344 @ 0xcc0000 │ │ │ │ - bpl.n 348d4c >::_M_default_append(unsigned int)@@Base+0xc6188> │ │ │ │ + movt r0, #2124 @ 0x84c │ │ │ │ + subw r0, sl, #2124 @ 0x84c │ │ │ │ + bics.w r0, r2, #13369344 @ 0xcc0000 │ │ │ │ + bpl.n 348d5c >::_M_default_append(unsigned int)@@Base+0xc6198> │ │ │ │ lsls r1, r1, #1 │ │ │ │ str r0, [r7, #20] │ │ │ │ lsls r5, r2, #1 │ │ │ │ - @ instruction: 0xf3e4004c │ │ │ │ - eors.w r0, r0, #13369344 @ 0xcc0000 │ │ │ │ - @ instruction: 0xf4f8004c │ │ │ │ - b.n 349480 >::_M_default_append(unsigned int)@@Base+0xc68bc> │ │ │ │ + @ instruction: 0xf3ec004c │ │ │ │ + eors.w r0, r8, #13369344 @ 0xcc0000 │ │ │ │ + add.w r0, r0, #13369344 @ 0xcc0000 │ │ │ │ + b.n 348490 >::_M_default_append(unsigned int)@@Base+0xc58cc> │ │ │ │ lsls r4, r1, #1 │ │ │ │ - subs r6, r5, r0 │ │ │ │ + subs r6, r6, r0 │ │ │ │ lsls r5, r1, #1 │ │ │ │ + ubfx r0, lr, #1, #13 │ │ │ │ ubfx r0, r6, #1, #13 │ │ │ │ @ instruction: 0xf3be004c │ │ │ │ + @ instruction: 0xf3ba004c │ │ │ │ @ instruction: 0xf3b6004c │ │ │ │ - @ instruction: 0xf3b2004c │ │ │ │ - usat r0, #12, lr, asr #1 │ │ │ │ - orr.w r0, r6, #13369344 @ 0xcc0000 │ │ │ │ - @ instruction: 0xf4c8004c │ │ │ │ - @ instruction: 0xf3fe004c │ │ │ │ - @ instruction: 0xf22c004c │ │ │ │ - bcc.n 348d90 >::_M_default_append(unsigned int)@@Base+0xc61cc> │ │ │ │ + orr.w r0, lr, #13369344 @ 0xcc0000 │ │ │ │ + @ instruction: 0xf4d0004c │ │ │ │ + and.w r0, r6, #13369344 @ 0xcc0000 │ │ │ │ + @ instruction: 0xf234004c │ │ │ │ + bcc.n 348da0 >::_M_default_append(unsigned int)@@Base+0xc61dc> │ │ │ │ lsls r1, r1, #1 │ │ │ │ - @ instruction: 0xf1f8004c │ │ │ │ - bcc.n 348d30 >::_M_default_append(unsigned int)@@Base+0xc616c> │ │ │ │ + addw r0, r0, #76 @ 0x4c │ │ │ │ + bcc.n 348d40 >::_M_default_append(unsigned int)@@Base+0xc617c> │ │ │ │ lsls r1, r1, #1 │ │ │ │ - rsb r0, ip, #76 @ 0x4c │ │ │ │ - bcc.n 348ce0 >::_M_default_append(unsigned int)@@Base+0xc611c> │ │ │ │ + rsbs r0, r4, #76 @ 0x4c │ │ │ │ + bcc.n 348cf0 >::_M_default_append(unsigned int)@@Base+0xc612c> │ │ │ │ lsls r1, r1, #1 │ │ │ │ - @ instruction: 0xf192004c │ │ │ │ - bcs.n 348c74 >::_M_default_append(unsigned int)@@Base+0xc60b0> │ │ │ │ + @ instruction: 0xf19a004c │ │ │ │ + bcs.n 348c84 >::_M_default_append(unsigned int)@@Base+0xc60c0> │ │ │ │ lsls r1, r1, #1 │ │ │ │ - @ instruction: 0xf132004c │ │ │ │ - bcs.n 348dbc >::_M_default_append(unsigned int)@@Base+0xc61f8> │ │ │ │ + @ instruction: 0xf13a004c │ │ │ │ + bcs.n 348dcc >::_M_default_append(unsigned int)@@Base+0xc6208> │ │ │ │ lsls r1, r1, #1 │ │ │ │ - adds.w r0, r8, #76 @ 0x4c │ │ │ │ - bcs.n 348d90 >::_M_default_append(unsigned int)@@Base+0xc61cc> │ │ │ │ + @ instruction: 0xf120004c │ │ │ │ + bcs.n 348da0 >::_M_default_append(unsigned int)@@Base+0xc61dc> │ │ │ │ lsls r1, r1, #1 │ │ │ │ - @ instruction: 0xf0d0004c │ │ │ │ - bcs.n 348d08 >::_M_default_append(unsigned int)@@Base+0xc6144> │ │ │ │ + @ instruction: 0xf0d8004c │ │ │ │ + bcs.n 348d18 >::_M_default_append(unsigned int)@@Base+0xc6154> │ │ │ │ lsls r1, r1, #1 │ │ │ │ - @ instruction: 0xf0a2004c │ │ │ │ - bne.n 348cb4 >::_M_default_append(unsigned int)@@Base+0xc60f0> │ │ │ │ + @ instruction: 0xf0aa004c │ │ │ │ + bne.n 348cc4 >::_M_default_append(unsigned int)@@Base+0xc6100> │ │ │ │ lsls r1, r1, #1 │ │ │ │ - @ instruction: 0xf1fe004c │ │ │ │ - @ instruction: 0xf280004c │ │ │ │ - subs.w r0, r6, #76 @ 0x4c │ │ │ │ - orrs.w r0, ip, #76 @ 0x4c │ │ │ │ - bne.n 348c3c >::_M_default_append(unsigned int)@@Base+0xc6078> │ │ │ │ + addw r0, r6, #76 @ 0x4c │ │ │ │ + @ instruction: 0xf288004c │ │ │ │ + subs.w r0, lr, #76 @ 0x4c │ │ │ │ + orn r0, r4, #76 @ 0x4c │ │ │ │ + bne.n 348c4c >::_M_default_append(unsigned int)@@Base+0xc6088> │ │ │ │ lsls r1, r1, #1 │ │ │ │ stmdb sp!, {r4, r5, r6, r7, r8, r9, sl, fp, lr} │ │ │ │ mov.w ip, #4096 @ 0x1000 │ │ │ │ vpush {d8-d9} │ │ │ │ sub.w ip, sp, ip │ │ │ │ str.w r0, [ip, #3928] @ 0xf58 │ │ │ │ ldr.w r5, [pc, #3248] @ 3499cc >::_M_default_append(unsigned int)@@Base+0xc6e08> │ │ │ │ @@ -950842,195 +950843,195 @@ │ │ │ │ add r3, pc │ │ │ │ str r3, [sp, #24] │ │ │ │ b.n 349c04 >::_M_default_append(unsigned int)@@Base+0xc7040> │ │ │ │ ldrb r6, [r4, r3] │ │ │ │ lsls r5, r2, #1 │ │ │ │ asrs r0, r7, #6 │ │ │ │ movs r0, r0 │ │ │ │ - adcs.w r0, r6, #76 @ 0x4c │ │ │ │ - @ instruction: 0xf138004c │ │ │ │ - vhadd.s32 q8, q5, q6 │ │ │ │ - cdp 0, 13, cr0, cr4, cr12, {2} │ │ │ │ - eors.w r0, lr, #76 @ 0x4c │ │ │ │ - bvs.n 349a34 >::_M_default_append(unsigned int)@@Base+0xc6e70> │ │ │ │ + adcs.w r0, lr, #76 @ 0x4c │ │ │ │ + adc.w r0, r0, #76 @ 0x4c │ │ │ │ + vhadd.s q8, q1, q6 │ │ │ │ + cdp 0, 13, cr0, cr12, cr12, {2} │ │ │ │ + @ instruction: 0xf0a6004c │ │ │ │ + bvs.n 349a44 >::_M_default_append(unsigned int)@@Base+0xc6e80> │ │ │ │ lsls r4, r1, #1 │ │ │ │ - cdp 0, 12, cr0, cr2, cr12, {2} │ │ │ │ - adds r1, #82 @ 0x52 │ │ │ │ + cdp 0, 12, cr0, cr10, cr12, {2} │ │ │ │ + adds r1, #90 @ 0x5a │ │ │ │ lsls r4, r1, #1 │ │ │ │ - subs r3, #42 @ 0x2a │ │ │ │ + subs r3, #50 @ 0x32 │ │ │ │ lsls r5, r1, #1 │ │ │ │ + cdp 0, 5, cr0, cr14, cr12, {2} │ │ │ │ cdp 0, 5, cr0, cr6, cr12, {2} │ │ │ │ - cdp 0, 4, cr0, cr14, cr12, {2} │ │ │ │ - subs r2, #176 @ 0xb0 │ │ │ │ + subs r2, #184 @ 0xb8 │ │ │ │ lsls r5, r1, #1 │ │ │ │ - subs r2, #92 @ 0x5c │ │ │ │ + subs r2, #100 @ 0x64 │ │ │ │ lsls r5, r1, #1 │ │ │ │ - stc 0, cr0, [r6, #304]! @ 0x130 │ │ │ │ - stc 0, cr0, [r0, #304]! @ 0x130 │ │ │ │ - ldc 0, cr0, [ip, #-304] @ 0xfffffed0 │ │ │ │ - cdp 0, 14, cr0, cr6, cr12, {2} │ │ │ │ - bmi.n 349af4 >::_M_default_append(unsigned int)@@Base+0xc6f30> │ │ │ │ + stc 0, cr0, [lr, #304]! @ 0x130 │ │ │ │ + stc 0, cr0, [r8, #304]! @ 0x130 │ │ │ │ + stc 0, cr0, [r4, #-304]! @ 0xfffffed0 │ │ │ │ + cdp 0, 14, cr0, cr14, cr12, {2} │ │ │ │ + bmi.n 349b04 >::_M_default_append(unsigned int)@@Base+0xc6f40> │ │ │ │ lsls r4, r1, #1 │ │ │ │ - stc 0, cr0, [sl, #-304] @ 0xfffffed0 │ │ │ │ - cmp r7, #154 @ 0x9a │ │ │ │ + ldc 0, cr0, [r2, #-304] @ 0xfffffed0 │ │ │ │ + cmp r7, #162 @ 0xa2 │ │ │ │ lsls r4, r1, #1 │ │ │ │ - subs r1, #114 @ 0x72 │ │ │ │ + subs r1, #122 @ 0x7a │ │ │ │ lsls r5, r1, #1 │ │ │ │ - stc 0, cr0, [r2], #304 @ 0x130 │ │ │ │ - ldc 0, cr0, [r6], {76} @ 0x4c │ │ │ │ - cdp 0, 5, cr0, cr14, cr12, {2} │ │ │ │ + stc 0, cr0, [sl], #304 @ 0x130 │ │ │ │ + ldc 0, cr0, [lr], {76} @ 0x4c │ │ │ │ cdp 0, 6, cr0, cr6, cr12, {2} │ │ │ │ - ldcl 0, cr0, [lr], #-304 @ 0xfffffed0 │ │ │ │ - subs r0, #236 @ 0xec │ │ │ │ + cdp 0, 6, cr0, cr14, cr12, {2} │ │ │ │ + stc 0, cr0, [r6], {76} @ 0x4c │ │ │ │ + subs r0, #244 @ 0xf4 │ │ │ │ lsls r5, r1, #1 │ │ │ │ - subs.w r0, ip, ip, lsl #1 │ │ │ │ - sub.w r0, r6, ip, lsl #1 │ │ │ │ - ldcl 0, cr0, [r0, #-304]! @ 0xfffffed0 │ │ │ │ - ldmia r0!, {r1, r2, r3, r5, r7} │ │ │ │ + rsb r0, r4, ip, lsl #1 │ │ │ │ + sub.w r0, lr, ip, lsl #1 │ │ │ │ + ldcl 0, cr0, [r8, #-304]! @ 0xfffffed0 │ │ │ │ + ldmia r0!, {r1, r2, r4, r5, r7} │ │ │ │ lsls r7, r1, #1 │ │ │ │ - @ instruction: 0xeb94004c │ │ │ │ - subs r0, #0 │ │ │ │ + @ instruction: 0xeb9c004c │ │ │ │ + subs r0, #8 │ │ │ │ lsls r5, r1, #1 │ │ │ │ - @ instruction: 0xeafa004c │ │ │ │ - @ instruction: 0xeae6004c │ │ │ │ - stc 0, cr0, [sl], #304 @ 0x130 │ │ │ │ - stmia r7!, {r1, r3, r5, r6, r7} │ │ │ │ + add.w r0, r2, ip, lsl #1 │ │ │ │ + @ instruction: 0xeaee004c │ │ │ │ + ldc 0, cr0, [r2], #304 @ 0x130 │ │ │ │ + stmia r7!, {r1, r4, r5, r6, r7} │ │ │ │ lsls r7, r1, #1 │ │ │ │ - @ instruction: 0xead0004c │ │ │ │ - adds r7, #56 @ 0x38 │ │ │ │ + @ instruction: 0xead8004c │ │ │ │ + adds r7, #64 @ 0x40 │ │ │ │ lsls r5, r1, #1 │ │ │ │ - mcrr 0, 4, r0, r6, cr12 │ │ │ │ mcrr 0, 4, r0, lr, cr12 │ │ │ │ - orn r0, r6, ip, lsl #1 │ │ │ │ - adds r6, #212 @ 0xd4 │ │ │ │ + mrrc 0, 4, r0, r6, cr12 │ │ │ │ + orn r0, lr, ip, lsl #1 │ │ │ │ + adds r6, #220 @ 0xdc │ │ │ │ lsls r5, r1, #1 │ │ │ │ - rsb r0, sl, ip, lsl #1 │ │ │ │ - ldrd r0, r0, [r4, #304] @ 0x130 │ │ │ │ - @ instruction: 0xe9aa004c │ │ │ │ - adds.w r0, sl, ip, lsl #1 │ │ │ │ - stmia r6!, {r3, r4, r6} │ │ │ │ + rsbs r0, r2, ip, lsl #1 │ │ │ │ + ldrd r0, r0, [ip, #304] @ 0x130 │ │ │ │ + @ instruction: 0xe9b2004c │ │ │ │ + @ instruction: 0xeb22004c │ │ │ │ + stmia r6!, {r5, r6} │ │ │ │ lsls r7, r1, #1 │ │ │ │ - ldmdb lr!, {r2, r3, r6} │ │ │ │ - adds r5, #166 @ 0xa6 │ │ │ │ + strd r0, r0, [r6, #-304] @ 0x130 │ │ │ │ + adds r5, #174 @ 0xae │ │ │ │ lsls r5, r1, #1 │ │ │ │ - @ instruction: 0xeab4004c │ │ │ │ @ instruction: 0xeabc004c │ │ │ │ - @ instruction: 0xe8d4004c │ │ │ │ - @ instruction: 0xe81a004c │ │ │ │ - @ instruction: 0xe808004c │ │ │ │ - ldrd r0, r0, [r0, #304] @ 0x130 │ │ │ │ - strd r0, r0, [r4, #304] @ 0x130 │ │ │ │ - b.n 349a9c >::_M_default_append(unsigned int)@@Base+0xc6ed8> │ │ │ │ - lsls r4, r1, #1 │ │ │ │ - adds r4, #94 @ 0x5e │ │ │ │ - lsls r5, r1, #1 │ │ │ │ - b.n 349a04 >::_M_default_append(unsigned int)@@Base+0xc6e40> │ │ │ │ - lsls r4, r1, #1 │ │ │ │ - b.n 3499e0 >::_M_default_append(unsigned int)@@Base+0xc6e1c> │ │ │ │ - lsls r4, r1, #1 │ │ │ │ - ldrd r0, r0, [r4, #-304] @ 0x130 │ │ │ │ - strd r0, r0, [r8, #-304] @ 0x130 │ │ │ │ - b.n 3499bc >::_M_default_append(unsigned int)@@Base+0xc6df8> │ │ │ │ + pkhbt r0, r4, ip, lsl #1 │ │ │ │ + @ instruction: 0xe8dc004c │ │ │ │ + @ instruction: 0xe822004c │ │ │ │ + @ instruction: 0xe810004c │ │ │ │ + ldrd r0, r0, [r8, #304] @ 0x130 │ │ │ │ + strd r0, r0, [ip, #304] @ 0x130 │ │ │ │ + b.n 349aac >::_M_default_append(unsigned int)@@Base+0xc6ee8> │ │ │ │ + lsls r4, r1, #1 │ │ │ │ + adds r4, #102 @ 0x66 │ │ │ │ + lsls r5, r1, #1 │ │ │ │ + b.n 349a14 >::_M_default_append(unsigned int)@@Base+0xc6e50> │ │ │ │ + lsls r4, r1, #1 │ │ │ │ + b.n 3499f0 >::_M_default_append(unsigned int)@@Base+0xc6e2c> │ │ │ │ + lsls r4, r1, #1 │ │ │ │ + ldrd r0, r0, [ip, #-304] @ 0x130 │ │ │ │ + ldrd r0, r0, [r0, #-304] @ 0x130 │ │ │ │ + b.n 3499cc >::_M_default_append(unsigned int)@@Base+0xc6e08> │ │ │ │ lsls r4, r1, #1 │ │ │ │ - adds r3, #226 @ 0xe2 │ │ │ │ + adds r3, #234 @ 0xea │ │ │ │ lsls r5, r1, #1 │ │ │ │ - strd r0, r0, [r0], #304 @ 0x130 │ │ │ │ - b.n 3498b8 >::_M_default_append(unsigned int)@@Base+0xc6cf4> │ │ │ │ + strd r0, r0, [r8], #304 @ 0x130 │ │ │ │ + b.n 3498c8 >::_M_default_append(unsigned int)@@Base+0xc6d04> │ │ │ │ lsls r4, r1, #1 │ │ │ │ - @ instruction: 0xe8d6004c │ │ │ │ - ldmia.w r2!, {r2, r3, r6} │ │ │ │ - b.n 349880 >::_M_default_append(unsigned int)@@Base+0xc6cbc> │ │ │ │ - lsls r4, r1, #1 │ │ │ │ - ldmia.w r0, {r2, r3, r6} │ │ │ │ - ldmia.w lr, {r2, r3, r6} │ │ │ │ - b.n 349860 >::_M_default_append(unsigned int)@@Base+0xc6c9c> │ │ │ │ + @ instruction: 0xe8de004c │ │ │ │ + ldmia.w sl!, {r2, r3, r6} │ │ │ │ + b.n 349890 >::_M_default_append(unsigned int)@@Base+0xc6ccc> │ │ │ │ + lsls r4, r1, #1 │ │ │ │ + ldmia.w r8, {r2, r3, r6} │ │ │ │ + stmia.w r6!, {r2, r3, r6} │ │ │ │ + b.n 349870 >::_M_default_append(unsigned int)@@Base+0xc6cac> │ │ │ │ lsls r4, r1, #1 │ │ │ │ - cmp r1, #68 @ 0x44 │ │ │ │ + cmp r1, #76 @ 0x4c │ │ │ │ lsls r4, r1, #1 │ │ │ │ - adds r3, #24 │ │ │ │ + adds r3, #32 │ │ │ │ lsls r5, r1, #1 │ │ │ │ - b.n 349794 >::_M_default_append(unsigned int)@@Base+0xc6bd0> │ │ │ │ + b.n 3497a4 >::_M_default_append(unsigned int)@@Base+0xc6be0> │ │ │ │ lsls r4, r1, #1 │ │ │ │ - cmp r0, #216 @ 0xd8 │ │ │ │ + cmp r0, #224 @ 0xe0 │ │ │ │ lsls r4, r1, #1 │ │ │ │ - adds r2, #172 @ 0xac │ │ │ │ + adds r2, #180 @ 0xb4 │ │ │ │ lsls r5, r1, #1 │ │ │ │ - b.n 349a3c >::_M_default_append(unsigned int)@@Base+0xc6e78> │ │ │ │ + b.n 349a4c >::_M_default_append(unsigned int)@@Base+0xc6e88> │ │ │ │ lsls r4, r1, #1 │ │ │ │ - b.n 349658 >::_M_default_append(unsigned int)@@Base+0xc6a94> │ │ │ │ + b.n 349668 >::_M_default_append(unsigned int)@@Base+0xc6aa4> │ │ │ │ lsls r4, r1, #1 │ │ │ │ - b.n 34964c >::_M_default_append(unsigned int)@@Base+0xc6a88> │ │ │ │ + b.n 34965c >::_M_default_append(unsigned int)@@Base+0xc6a98> │ │ │ │ lsls r4, r1, #1 │ │ │ │ - b.n 3499e4 >::_M_default_append(unsigned int)@@Base+0xc6e20> │ │ │ │ + b.n 3499f4 >::_M_default_append(unsigned int)@@Base+0xc6e30> │ │ │ │ lsls r4, r1, #1 │ │ │ │ - b.n 3499d0 >::_M_default_append(unsigned int)@@Base+0xc6e0c> │ │ │ │ + b.n 3499e0 >::_M_default_append(unsigned int)@@Base+0xc6e1c> │ │ │ │ lsls r4, r1, #1 │ │ │ │ - b.n 34963c >::_M_default_append(unsigned int)@@Base+0xc6a78> │ │ │ │ + b.n 34964c >::_M_default_append(unsigned int)@@Base+0xc6a88> │ │ │ │ lsls r4, r1, #1 │ │ │ │ - adds r1, #246 @ 0xf6 │ │ │ │ + adds r1, #254 @ 0xfe │ │ │ │ lsls r5, r1, #1 │ │ │ │ - b.n 349574 >::_M_default_append(unsigned int)@@Base+0xc69b0> │ │ │ │ + b.n 349584 >::_M_default_append(unsigned int)@@Base+0xc69c0> │ │ │ │ lsls r4, r1, #1 │ │ │ │ - b.n 349568 >::_M_default_append(unsigned int)@@Base+0xc69a4> │ │ │ │ + b.n 349578 >::_M_default_append(unsigned int)@@Base+0xc69b4> │ │ │ │ lsls r4, r1, #1 │ │ │ │ - b.n 349900 >::_M_default_append(unsigned int)@@Base+0xc6d3c> │ │ │ │ + b.n 349910 >::_M_default_append(unsigned int)@@Base+0xc6d4c> │ │ │ │ lsls r4, r1, #1 │ │ │ │ - b.n 3498ec >::_M_default_append(unsigned int)@@Base+0xc6d28> │ │ │ │ + b.n 3498fc >::_M_default_append(unsigned int)@@Base+0xc6d38> │ │ │ │ lsls r4, r1, #1 │ │ │ │ - b.n 349558 >::_M_default_append(unsigned int)@@Base+0xc6994> │ │ │ │ + b.n 349568 >::_M_default_append(unsigned int)@@Base+0xc69a4> │ │ │ │ lsls r4, r1, #1 │ │ │ │ - adds r1, #120 @ 0x78 │ │ │ │ + adds r1, #128 @ 0x80 │ │ │ │ lsls r5, r1, #1 │ │ │ │ str r4, [r6, r7] │ │ │ │ lsls r5, r2, #1 │ │ │ │ - b.n 349838 >::_M_default_append(unsigned int)@@Base+0xc6c74> │ │ │ │ + b.n 349848 >::_M_default_append(unsigned int)@@Base+0xc6c84> │ │ │ │ lsls r4, r1, #1 │ │ │ │ - b.n 34944c >::_M_default_append(unsigned int)@@Base+0xc6888> │ │ │ │ + b.n 34945c >::_M_default_append(unsigned int)@@Base+0xc6898> │ │ │ │ lsls r4, r1, #1 │ │ │ │ - b.n 3497e4 >::_M_default_append(unsigned int)@@Base+0xc6c20> │ │ │ │ + b.n 3497f4 >::_M_default_append(unsigned int)@@Base+0xc6c30> │ │ │ │ lsls r4, r1, #1 │ │ │ │ - b.n 349804 >::_M_default_append(unsigned int)@@Base+0xc6c40> │ │ │ │ + b.n 349814 >::_M_default_append(unsigned int)@@Base+0xc6c50> │ │ │ │ lsls r4, r1, #1 │ │ │ │ - b.n 349434 >::_M_default_append(unsigned int)@@Base+0xc6870> │ │ │ │ + b.n 349444 >::_M_default_append(unsigned int)@@Base+0xc6880> │ │ │ │ lsls r4, r1, #1 │ │ │ │ - movs r7, #4 │ │ │ │ + movs r7, #12 │ │ │ │ lsls r4, r1, #1 │ │ │ │ - adds r0, #220 @ 0xdc │ │ │ │ + adds r0, #228 @ 0xe4 │ │ │ │ lsls r5, r1, #1 │ │ │ │ - b.n 349398 >::_M_default_append(unsigned int)@@Base+0xc67d4> │ │ │ │ + b.n 3493a8 >::_M_default_append(unsigned int)@@Base+0xc67e4> │ │ │ │ lsls r4, r1, #1 │ │ │ │ - b.n 349730 >::_M_default_append(unsigned int)@@Base+0xc6b6c> │ │ │ │ + b.n 349740 >::_M_default_append(unsigned int)@@Base+0xc6b7c> │ │ │ │ lsls r4, r1, #1 │ │ │ │ - b.n 349758 >::_M_default_append(unsigned int)@@Base+0xc6b94> │ │ │ │ + b.n 349768 >::_M_default_append(unsigned int)@@Base+0xc6ba4> │ │ │ │ lsls r4, r1, #1 │ │ │ │ - b.n 349380 >::_M_default_append(unsigned int)@@Base+0xc67bc> │ │ │ │ + b.n 349390 >::_M_default_append(unsigned int)@@Base+0xc67cc> │ │ │ │ lsls r4, r1, #1 │ │ │ │ - movs r6, #158 @ 0x9e │ │ │ │ + movs r6, #166 @ 0xa6 │ │ │ │ lsls r4, r1, #1 │ │ │ │ - adds r0, #118 @ 0x76 │ │ │ │ + adds r0, #126 @ 0x7e │ │ │ │ lsls r5, r1, #1 │ │ │ │ - b.n 3496c8 >::_M_default_append(unsigned int)@@Base+0xc6b04> │ │ │ │ + b.n 3496d8 >::_M_default_append(unsigned int)@@Base+0xc6b14> │ │ │ │ lsls r4, r1, #1 │ │ │ │ - b.n 34a2b8 >::_M_default_append(unsigned int)@@Base+0xc76f4> │ │ │ │ + b.n 34a2c8 >::_M_default_append(unsigned int)@@Base+0xc7704> │ │ │ │ lsls r4, r1, #1 │ │ │ │ - b.n 349678 >::_M_default_append(unsigned int)@@Base+0xc6ab4> │ │ │ │ + b.n 349688 >::_M_default_append(unsigned int)@@Base+0xc6ac4> │ │ │ │ lsls r4, r1, #1 │ │ │ │ - stmia r0!, {r1, r3, r4, r5, r7} │ │ │ │ + stmia r0!, {r1, r6, r7} │ │ │ │ lsls r7, r1, #1 │ │ │ │ - b.n 34a2cc >::_M_default_append(unsigned int)@@Base+0xc7708> │ │ │ │ + b.n 34a2dc >::_M_default_append(unsigned int)@@Base+0xc7718> │ │ │ │ lsls r4, r1, #1 │ │ │ │ - adds r0, #12 │ │ │ │ + adds r0, #20 │ │ │ │ lsls r5, r1, #1 │ │ │ │ - b.n 3495cc >::_M_default_append(unsigned int)@@Base+0xc6a08> │ │ │ │ + b.n 3495dc >::_M_default_append(unsigned int)@@Base+0xc6a18> │ │ │ │ lsls r4, r1, #1 │ │ │ │ - b.n 34a1bc >::_M_default_append(unsigned int)@@Base+0xc75f8> │ │ │ │ + b.n 34a1cc >::_M_default_append(unsigned int)@@Base+0xc7608> │ │ │ │ lsls r4, r1, #1 │ │ │ │ - b.n 3495bc >::_M_default_append(unsigned int)@@Base+0xc69f8> │ │ │ │ + b.n 3495cc >::_M_default_append(unsigned int)@@Base+0xc6a08> │ │ │ │ lsls r4, r1, #1 │ │ │ │ - b.n 349584 >::_M_default_append(unsigned int)@@Base+0xc69c0> │ │ │ │ + b.n 349594 >::_M_default_append(unsigned int)@@Base+0xc69d0> │ │ │ │ lsls r4, r1, #1 │ │ │ │ ldr.w r2, [pc, #1972] @ 34a358 >::_M_default_append(unsigned int)@@Base+0xc7794> │ │ │ │ movs r1, #32 │ │ │ │ mov r0, r6 │ │ │ │ add.w r8, r8, #1 │ │ │ │ add r2, pc │ │ │ │ bl 4cfbe8 │ │ │ │ @@ -951779,213 +951780,213 @@ │ │ │ │ mov r0, r4 │ │ │ │ add r2, pc │ │ │ │ bl 525750 │ │ │ │ b.w 349110 >::_M_default_append(unsigned int)@@Base+0xc654c> │ │ │ │ mov r3, r0 │ │ │ │ b.w 3495ac >::_M_default_append(unsigned int)@@Base+0xc69e8> │ │ │ │ blx 1172c <__stack_chk_fail@plt> │ │ │ │ - b.n 34a594 >::_M_default_append(unsigned int)@@Base+0xc79d0> │ │ │ │ + b.n 34a5a4 >::_M_default_append(unsigned int)@@Base+0xc79e0> │ │ │ │ lsls r4, r1, #1 │ │ │ │ - b.n 34a95c >::_M_default_append(unsigned int)@@Base+0xc7d98> │ │ │ │ + b.n 34a96c >::_M_default_append(unsigned int)@@Base+0xc7da8> │ │ │ │ lsls r4, r1, #1 │ │ │ │ - b.n 34a984 >::_M_default_append(unsigned int)@@Base+0xc7dc0> │ │ │ │ + b.n 34a994 >::_M_default_append(unsigned int)@@Base+0xc7dd0> │ │ │ │ lsls r4, r1, #1 │ │ │ │ - b.n 34a5ac >::_M_default_append(unsigned int)@@Base+0xc79e8> │ │ │ │ + b.n 34a5bc >::_M_default_append(unsigned int)@@Base+0xc79f8> │ │ │ │ lsls r4, r1, #1 │ │ │ │ - movs r3, #178 @ 0xb2 │ │ │ │ + movs r3, #186 @ 0xba │ │ │ │ lsls r4, r1, #1 │ │ │ │ - cmp r5, #134 @ 0x86 │ │ │ │ + cmp r5, #142 @ 0x8e │ │ │ │ lsls r5, r1, #1 │ │ │ │ - b.n 34a4e8 >::_M_default_append(unsigned int)@@Base+0xc7924> │ │ │ │ + b.n 34a4f8 >::_M_default_append(unsigned int)@@Base+0xc7934> │ │ │ │ lsls r4, r1, #1 │ │ │ │ - movs r3, #74 @ 0x4a │ │ │ │ + movs r3, #82 @ 0x52 │ │ │ │ lsls r4, r1, #1 │ │ │ │ - cmp r5, #30 │ │ │ │ + cmp r5, #38 @ 0x26 │ │ │ │ lsls r5, r1, #1 │ │ │ │ - b.n 34a7b8 >::_M_default_append(unsigned int)@@Base+0xc7bf4> │ │ │ │ + b.n 34a7c8 >::_M_default_append(unsigned int)@@Base+0xc7c04> │ │ │ │ lsls r4, r1, #1 │ │ │ │ - b.n 34a3d0 >::_M_default_append(unsigned int)@@Base+0xc780c> │ │ │ │ + b.n 34a3e0 >::_M_default_append(unsigned int)@@Base+0xc781c> │ │ │ │ lsls r4, r1, #1 │ │ │ │ - b.n 34a390 >::_M_default_append(unsigned int)@@Base+0xc77cc> │ │ │ │ + b.n 34a3a0 >::_M_default_append(unsigned int)@@Base+0xc77dc> │ │ │ │ lsls r4, r1, #1 │ │ │ │ - b.n 34a758 >::_M_default_append(unsigned int)@@Base+0xc7b94> │ │ │ │ + b.n 34a768 >::_M_default_append(unsigned int)@@Base+0xc7ba4> │ │ │ │ lsls r4, r1, #1 │ │ │ │ - b.n 34a740 >::_M_default_append(unsigned int)@@Base+0xc7b7c> │ │ │ │ + b.n 34a750 >::_M_default_append(unsigned int)@@Base+0xc7b8c> │ │ │ │ lsls r4, r1, #1 │ │ │ │ - b.n 34a3a8 >::_M_default_append(unsigned int)@@Base+0xc77e4> │ │ │ │ + b.n 34a3b8 >::_M_default_append(unsigned int)@@Base+0xc77f4> │ │ │ │ lsls r4, r1, #1 │ │ │ │ - cmp r4, #114 @ 0x72 │ │ │ │ + cmp r4, #122 @ 0x7a │ │ │ │ lsls r5, r1, #1 │ │ │ │ - svc 158 @ 0x9e │ │ │ │ + svc 166 @ 0xa6 │ │ │ │ lsls r4, r1, #1 │ │ │ │ - svc 124 @ 0x7c │ │ │ │ + svc 132 @ 0x84 │ │ │ │ lsls r4, r1, #1 │ │ │ │ - b.n 34a660 >::_M_default_append(unsigned int)@@Base+0xc7a9c> │ │ │ │ + b.n 34a670 >::_M_default_append(unsigned int)@@Base+0xc7aac> │ │ │ │ lsls r4, r1, #1 │ │ │ │ - b.n 34a648 >::_M_default_append(unsigned int)@@Base+0xc7a84> │ │ │ │ + b.n 34a658 >::_M_default_append(unsigned int)@@Base+0xc7a94> │ │ │ │ lsls r4, r1, #1 │ │ │ │ - svc 130 @ 0x82 │ │ │ │ + svc 138 @ 0x8a │ │ │ │ lsls r4, r1, #1 │ │ │ │ - cmp r3, #234 @ 0xea │ │ │ │ + cmp r3, #242 @ 0xf2 │ │ │ │ lsls r5, r1, #1 │ │ │ │ - b.n 34a5d8 >::_M_default_append(unsigned int)@@Base+0xc7a14> │ │ │ │ + b.n 34a5e8 >::_M_default_append(unsigned int)@@Base+0xc7a24> │ │ │ │ lsls r4, r1, #1 │ │ │ │ - svc 26 │ │ │ │ + svc 34 @ 0x22 │ │ │ │ lsls r4, r1, #1 │ │ │ │ - b.n 34a580 >::_M_default_append(unsigned int)@@Base+0xc79bc> │ │ │ │ + b.n 34a590 >::_M_default_append(unsigned int)@@Base+0xc79cc> │ │ │ │ lsls r4, r1, #1 │ │ │ │ - b.n 34a59c >::_M_default_append(unsigned int)@@Base+0xc79d8> │ │ │ │ + b.n 34a5ac >::_M_default_append(unsigned int)@@Base+0xc79e8> │ │ │ │ lsls r4, r1, #1 │ │ │ │ - svc 2 │ │ │ │ + svc 10 │ │ │ │ lsls r4, r1, #1 │ │ │ │ - movs r1, #150 @ 0x96 │ │ │ │ + movs r1, #158 @ 0x9e │ │ │ │ lsls r4, r1, #1 │ │ │ │ - cmp r3, #108 @ 0x6c │ │ │ │ + cmp r3, #116 @ 0x74 │ │ │ │ lsls r5, r1, #1 │ │ │ │ - udf #170 @ 0xaa │ │ │ │ + udf #178 @ 0xb2 │ │ │ │ lsls r4, r1, #1 │ │ │ │ - b.n 34a4b8 >::_M_default_append(unsigned int)@@Base+0xc78f4> │ │ │ │ + b.n 34a4c8 >::_M_default_append(unsigned int)@@Base+0xc7904> │ │ │ │ lsls r4, r1, #1 │ │ │ │ - b.n 34a4dc >::_M_default_append(unsigned int)@@Base+0xc7918> │ │ │ │ + b.n 34a4ec >::_M_default_append(unsigned int)@@Base+0xc7928> │ │ │ │ lsls r4, r1, #1 │ │ │ │ - udf #146 @ 0x92 │ │ │ │ + udf #154 @ 0x9a │ │ │ │ lsls r4, r1, #1 │ │ │ │ - movs r1, #38 @ 0x26 │ │ │ │ + movs r1, #46 @ 0x2e │ │ │ │ lsls r4, r1, #1 │ │ │ │ - cmp r2, #252 @ 0xfc │ │ │ │ + cmp r3, #4 │ │ │ │ lsls r5, r1, #1 │ │ │ │ - b.n 34a43c >::_M_default_append(unsigned int)@@Base+0xc7878> │ │ │ │ + b.n 34a44c >::_M_default_append(unsigned int)@@Base+0xc7888> │ │ │ │ lsls r4, r1, #1 │ │ │ │ - udf #32 │ │ │ │ + udf #40 @ 0x28 │ │ │ │ lsls r4, r1, #1 │ │ │ │ - svc 254 @ 0xfe │ │ │ │ + b.n 34a3fc >::_M_default_append(unsigned int)@@Base+0xc7838> │ │ │ │ lsls r4, r1, #1 │ │ │ │ - cbnz r4, 34a442 >::_M_default_append(unsigned int)@@Base+0xc787e> │ │ │ │ + cbnz r4, 34a444 >::_M_default_append(unsigned int)@@Base+0xc7880> │ │ │ │ lsls r7, r1, #1 │ │ │ │ - udf #32 │ │ │ │ + udf #40 @ 0x28 │ │ │ │ lsls r4, r1, #1 │ │ │ │ - cmp r2, #138 @ 0x8a │ │ │ │ + cmp r2, #146 @ 0x92 │ │ │ │ lsls r5, r1, #1 │ │ │ │ - ble.n 34a364 >::_M_default_append(unsigned int)@@Base+0xc77a0> │ │ │ │ + ble.n 34a374 >::_M_default_append(unsigned int)@@Base+0xc77b0> │ │ │ │ lsls r4, r1, #1 │ │ │ │ - ble.n 34a338 >::_M_default_append(unsigned int)@@Base+0xc7774> │ │ │ │ + ble.n 34a348 >::_M_default_append(unsigned int)@@Base+0xc7784> │ │ │ │ lsls r4, r1, #1 │ │ │ │ - svc 100 @ 0x64 │ │ │ │ + svc 108 @ 0x6c │ │ │ │ lsls r4, r1, #1 │ │ │ │ - hlt 0x0022 │ │ │ │ + hlt 0x002a │ │ │ │ lsls r7, r1, #1 │ │ │ │ - ble.n 34a320 >::_M_default_append(unsigned int)@@Base+0xc775c> │ │ │ │ + ble.n 34a330 >::_M_default_append(unsigned int)@@Base+0xc776c> │ │ │ │ lsls r4, r1, #1 │ │ │ │ - cmp r1, #244 @ 0xf4 │ │ │ │ + cmp r1, #252 @ 0xfc │ │ │ │ lsls r5, r1, #1 │ │ │ │ - ble.n 34a474 >::_M_default_append(unsigned int)@@Base+0xc78b0> │ │ │ │ + ble.n 34a484 >::_M_default_append(unsigned int)@@Base+0xc78c0> │ │ │ │ lsls r4, r1, #1 │ │ │ │ - svc 16 │ │ │ │ + svc 24 │ │ │ │ lsls r4, r1, #1 │ │ │ │ - stmia r4!, {r1, r2, r4, r7} │ │ │ │ + stmia r4!, {r1, r2, r3, r4, r7} │ │ │ │ lsls r4, r1, #1 │ │ │ │ - ble.n 34a48c >::_M_default_append(unsigned int)@@Base+0xc78c8> │ │ │ │ + ble.n 34a49c >::_M_default_append(unsigned int)@@Base+0xc78d8> │ │ │ │ lsls r4, r1, #1 │ │ │ │ - subs r4, r0, #7 │ │ │ │ + subs r4, r1, #7 │ │ │ │ lsls r4, r1, #1 │ │ │ │ - cmp r1, #152 @ 0x98 │ │ │ │ + cmp r1, #160 @ 0xa0 │ │ │ │ lsls r5, r1, #1 │ │ │ │ - bgt.n 34a3c4 >::_M_default_append(unsigned int)@@Base+0xc7800> │ │ │ │ + bgt.n 34a3d4 >::_M_default_append(unsigned int)@@Base+0xc7810> │ │ │ │ lsls r4, r1, #1 │ │ │ │ - bgt.n 34a388 >::_M_default_append(unsigned int)@@Base+0xc77c4> │ │ │ │ + bgt.n 34a398 >::_M_default_append(unsigned int)@@Base+0xc77d4> │ │ │ │ lsls r4, r1, #1 │ │ │ │ - bgt.n 34a36c >::_M_default_append(unsigned int)@@Base+0xc77a8> │ │ │ │ + bgt.n 34a37c >::_M_default_append(unsigned int)@@Base+0xc77b8> │ │ │ │ lsls r4, r1, #1 │ │ │ │ - bgt.n 34a368 >::_M_default_append(unsigned int)@@Base+0xc77a4> │ │ │ │ + bgt.n 34a378 >::_M_default_append(unsigned int)@@Base+0xc77b4> │ │ │ │ lsls r4, r1, #1 │ │ │ │ - udf #96 @ 0x60 │ │ │ │ + udf #104 @ 0x68 │ │ │ │ lsls r4, r1, #1 │ │ │ │ - udf #118 @ 0x76 │ │ │ │ + udf #126 @ 0x7e │ │ │ │ lsls r4, r1, #1 │ │ │ │ - bgt.n 34a350 >::_M_default_append(unsigned int)@@Base+0xc778c> │ │ │ │ + bgt.n 34a360 >::_M_default_append(unsigned int)@@Base+0xc779c> │ │ │ │ lsls r4, r1, #1 │ │ │ │ - subs r4, r3, #4 │ │ │ │ + subs r4, r4, #4 │ │ │ │ lsls r4, r1, #1 │ │ │ │ - bgt.n 34a4bc >::_M_default_append(unsigned int)@@Base+0xc78f8> │ │ │ │ + bgt.n 34a4cc >::_M_default_append(unsigned int)@@Base+0xc7908> │ │ │ │ lsls r4, r1, #1 │ │ │ │ - udf #26 │ │ │ │ + udf #34 @ 0x22 │ │ │ │ lsls r4, r1, #1 │ │ │ │ - stmia r3!, {r1, r5, r7} │ │ │ │ + stmia r3!, {r1, r3, r5, r7} │ │ │ │ lsls r4, r1, #1 │ │ │ │ - bgt.n 34a4e0 >::_M_default_append(unsigned int)@@Base+0xc791c> │ │ │ │ + bgt.n 34a4f0 >::_M_default_append(unsigned int)@@Base+0xc792c> │ │ │ │ lsls r4, r1, #1 │ │ │ │ - subs r4, r2, #3 │ │ │ │ + subs r4, r3, #3 │ │ │ │ lsls r4, r1, #1 │ │ │ │ - cmp r0, #170 @ 0xaa │ │ │ │ + cmp r0, #178 @ 0xb2 │ │ │ │ lsls r5, r1, #1 │ │ │ │ - blt.n 34a42c >::_M_default_append(unsigned int)@@Base+0xc7868> │ │ │ │ + blt.n 34a43c >::_M_default_append(unsigned int)@@Base+0xc7878> │ │ │ │ lsls r4, r1, #1 │ │ │ │ - blt.n 34a3e8 >::_M_default_append(unsigned int)@@Base+0xc7824> │ │ │ │ + blt.n 34a3f8 >::_M_default_append(unsigned int)@@Base+0xc7834> │ │ │ │ lsls r4, r1, #1 │ │ │ │ - blt.n 34a3d0 >::_M_default_append(unsigned int)@@Base+0xc780c> │ │ │ │ + blt.n 34a3e0 >::_M_default_append(unsigned int)@@Base+0xc781c> │ │ │ │ lsls r4, r1, #1 │ │ │ │ - blt.n 34a3d0 >::_M_default_append(unsigned int)@@Base+0xc780c> │ │ │ │ + blt.n 34a3e0 >::_M_default_append(unsigned int)@@Base+0xc781c> │ │ │ │ lsls r4, r1, #1 │ │ │ │ - ble.n 34a568 >::_M_default_append(unsigned int)@@Base+0xc79a4> │ │ │ │ + ble.n 34a378 >::_M_default_append(unsigned int)@@Base+0xc77b4> │ │ │ │ lsls r4, r1, #1 │ │ │ │ - ble.n 34a398 >::_M_default_append(unsigned int)@@Base+0xc77d4> │ │ │ │ + ble.n 34a3a8 >::_M_default_append(unsigned int)@@Base+0xc77e4> │ │ │ │ lsls r4, r1, #1 │ │ │ │ - blt.n 34a3b8 >::_M_default_append(unsigned int)@@Base+0xc77f4> │ │ │ │ + blt.n 34a3c8 >::_M_default_append(unsigned int)@@Base+0xc7804> │ │ │ │ lsls r4, r1, #1 │ │ │ │ - subs r6, r6, #0 │ │ │ │ + subs r6, r7, #0 │ │ │ │ lsls r4, r1, #1 │ │ │ │ - ble.n 34a52c >::_M_default_append(unsigned int)@@Base+0xc7968> │ │ │ │ + ble.n 34a53c >::_M_default_append(unsigned int)@@Base+0xc7978> │ │ │ │ lsls r4, r1, #1 │ │ │ │ - ble.n 34a510 >::_M_default_append(unsigned int)@@Base+0xc794c> │ │ │ │ + ble.n 34a520 >::_M_default_append(unsigned int)@@Base+0xc795c> │ │ │ │ lsls r4, r1, #1 │ │ │ │ - ble.n 34a4f0 >::_M_default_append(unsigned int)@@Base+0xc792c> │ │ │ │ + ble.n 34a500 >::_M_default_append(unsigned int)@@Base+0xc793c> │ │ │ │ lsls r4, r1, #1 │ │ │ │ - blt.n 34a504 >::_M_default_append(unsigned int)@@Base+0xc7940> │ │ │ │ + blt.n 34a514 >::_M_default_append(unsigned int)@@Base+0xc7950> │ │ │ │ lsls r4, r1, #1 │ │ │ │ - blt.n 34a4bc >::_M_default_append(unsigned int)@@Base+0xc78f8> │ │ │ │ + blt.n 34a4cc >::_M_default_append(unsigned int)@@Base+0xc7908> │ │ │ │ lsls r4, r1, #1 │ │ │ │ - blt.n 34a4a0 >::_M_default_append(unsigned int)@@Base+0xc78dc> │ │ │ │ + blt.n 34a4b0 >::_M_default_append(unsigned int)@@Base+0xc78ec> │ │ │ │ lsls r4, r1, #1 │ │ │ │ - bgt.n 34a46c >::_M_default_append(unsigned int)@@Base+0xc78a8> │ │ │ │ + bgt.n 34a47c >::_M_default_append(unsigned int)@@Base+0xc78b8> │ │ │ │ lsls r4, r1, #1 │ │ │ │ - @ instruction: 0xb826 │ │ │ │ + @ instruction: 0xb82e │ │ │ │ lsls r7, r1, #1 │ │ │ │ - blt.n 34a4c4 >::_M_default_append(unsigned int)@@Base+0xc7900> │ │ │ │ + blt.n 34a4d4 >::_M_default_append(unsigned int)@@Base+0xc7910> │ │ │ │ lsls r4, r1, #1 │ │ │ │ - movs r7, #120 @ 0x78 │ │ │ │ + movs r7, #128 @ 0x80 │ │ │ │ lsls r5, r1, #1 │ │ │ │ - bge.n 34a3cc >::_M_default_append(unsigned int)@@Base+0xc7808> │ │ │ │ + bge.n 34a3dc >::_M_default_append(unsigned int)@@Base+0xc7818> │ │ │ │ lsls r4, r1, #1 │ │ │ │ - bgt.n 34a598 >::_M_default_append(unsigned int)@@Base+0xc79d4> │ │ │ │ + bgt.n 34a5a8 >::_M_default_append(unsigned int)@@Base+0xc79e4> │ │ │ │ lsls r4, r1, #1 │ │ │ │ - @ instruction: 0xb7b2 │ │ │ │ + @ instruction: 0xb7ba │ │ │ │ lsls r7, r1, #1 │ │ │ │ - bge.n 34a3f0 >::_M_default_append(unsigned int)@@Base+0xc782c> │ │ │ │ + bge.n 34a400 >::_M_default_append(unsigned int)@@Base+0xc783c> │ │ │ │ lsls r4, r1, #1 │ │ │ │ - movs r7, #4 │ │ │ │ + movs r7, #12 │ │ │ │ lsls r5, r1, #1 │ │ │ │ - bge.n 34a4f4 >::_M_default_append(unsigned int)@@Base+0xc7930> │ │ │ │ + bge.n 34a504 >::_M_default_append(unsigned int)@@Base+0xc7940> │ │ │ │ lsls r4, r1, #1 │ │ │ │ - bgt.n 34a4cc >::_M_default_append(unsigned int)@@Base+0xc7908> │ │ │ │ + bgt.n 34a4dc >::_M_default_append(unsigned int)@@Base+0xc7918> │ │ │ │ lsls r4, r1, #1 │ │ │ │ - bls.n 34a4c4 >::_M_default_append(unsigned int)@@Base+0xc7900> │ │ │ │ + bge.n 34a4d4 >::_M_default_append(unsigned int)@@Base+0xc7910> │ │ │ │ lsls r4, r1, #1 │ │ │ │ - blt.n 34a49c >::_M_default_append(unsigned int)@@Base+0xc78d8> │ │ │ │ + blt.n 34a4ac >::_M_default_append(unsigned int)@@Base+0xc78e8> │ │ │ │ lsls r4, r1, #1 │ │ │ │ - blt.n 34a480 >::_M_default_append(unsigned int)@@Base+0xc78bc> │ │ │ │ + blt.n 34a490 >::_M_default_append(unsigned int)@@Base+0xc78cc> │ │ │ │ lsls r4, r1, #1 │ │ │ │ - bls.n 34a464 >::_M_default_append(unsigned int)@@Base+0xc78a0> │ │ │ │ + bls.n 34a474 >::_M_default_append(unsigned int)@@Base+0xc78b0> │ │ │ │ lsls r4, r1, #1 │ │ │ │ - bls.n 34a448 >::_M_default_append(unsigned int)@@Base+0xc7884> │ │ │ │ + bls.n 34a458 >::_M_default_append(unsigned int)@@Base+0xc7894> │ │ │ │ lsls r4, r1, #1 │ │ │ │ - blt.n 34a420 >::_M_default_append(unsigned int)@@Base+0xc785c> │ │ │ │ + blt.n 34a430 >::_M_default_append(unsigned int)@@Base+0xc786c> │ │ │ │ lsls r4, r1, #1 │ │ │ │ - blt.n 34a3f8 >::_M_default_append(unsigned int)@@Base+0xc7834> │ │ │ │ + blt.n 34a408 >::_M_default_append(unsigned int)@@Base+0xc7844> │ │ │ │ lsls r4, r1, #1 │ │ │ │ - blt.n 34a5e0 >::_M_default_append(unsigned int)@@Base+0xc7a1c> │ │ │ │ + blt.n 34a3f0 >::_M_default_append(unsigned int)@@Base+0xc782c> │ │ │ │ lsls r4, r1, #1 │ │ │ │ stmdb sp!, {r4, r5, r6, r7, r8, r9, sl, fp, lr} │ │ │ │ mov.w ip, #4096 @ 0x1000 │ │ │ │ sub.w ip, sp, ip │ │ │ │ str.w r0, [ip, #3920] @ 0xf50 │ │ │ │ sub sp, #140 @ 0x8c │ │ │ │ mov sl, r2 │ │ │ │ @@ -952748,127 +952749,127 @@ │ │ │ │ b.n 34a554 >::_M_default_append(unsigned int)@@Base+0xc7990> │ │ │ │ nop │ │ │ │ cmp r2, r1 │ │ │ │ lsls r5, r2, #1 │ │ │ │ asrs r0, r7, #6 │ │ │ │ movs r0, r0 │ │ │ │ ldmia r6!, {r0, r1, r2, r3} │ │ │ │ - @ instruction: 0xffffd994 │ │ │ │ + @ instruction: 0xffffd99c │ │ │ │ lsls r4, r1, #1 │ │ │ │ - bvc.n 34ada4 >::_M_default_append(unsigned int)@@Base+0xc81e0> │ │ │ │ + bvc.n 34adb4 >::_M_default_append(unsigned int)@@Base+0xc81f0> │ │ │ │ lsls r4, r1, #1 │ │ │ │ - subs r2, r1, r0 │ │ │ │ + subs r2, r2, r0 │ │ │ │ lsls r4, r1, #1 │ │ │ │ - bvc.n 34ad8c >::_M_default_append(unsigned int)@@Base+0xc81c8> │ │ │ │ + bvc.n 34ad9c >::_M_default_append(unsigned int)@@Base+0xc81d8> │ │ │ │ lsls r4, r1, #1 │ │ │ │ - adds r2, r7, r7 │ │ │ │ + subs r2, r0, r0 │ │ │ │ lsls r4, r1, #1 │ │ │ │ - bvs.n 34ac78 >::_M_default_append(unsigned int)@@Base+0xc80b4> │ │ │ │ + bvs.n 34ac88 >::_M_default_append(unsigned int)@@Base+0xc80c4> │ │ │ │ lsls r4, r1, #1 │ │ │ │ - bvs.n 34ac74 >::_M_default_append(unsigned int)@@Base+0xc80b0> │ │ │ │ + bvs.n 34ac84 >::_M_default_append(unsigned int)@@Base+0xc80c0> │ │ │ │ lsls r4, r1, #1 │ │ │ │ - adds r2, r4, r5 │ │ │ │ + adds r2, r5, r5 │ │ │ │ lsls r4, r1, #1 │ │ │ │ - bhi.n 34ac80 >::_M_default_append(unsigned int)@@Base+0xc80bc> │ │ │ │ + bhi.n 34ac90 >::_M_default_append(unsigned int)@@Base+0xc80cc> │ │ │ │ lsls r4, r1, #1 │ │ │ │ - bvs.n 34ac50 >::_M_default_append(unsigned int)@@Base+0xc808c> │ │ │ │ + bvs.n 34ac60 >::_M_default_append(unsigned int)@@Base+0xc809c> │ │ │ │ lsls r4, r1, #1 │ │ │ │ - bvs.n 34ac24 >::_M_default_append(unsigned int)@@Base+0xc8060> │ │ │ │ + bvs.n 34ac34 >::_M_default_append(unsigned int)@@Base+0xc8070> │ │ │ │ lsls r4, r1, #1 │ │ │ │ - movs r2, #230 @ 0xe6 │ │ │ │ + movs r2, #238 @ 0xee │ │ │ │ lsls r5, r1, #1 │ │ │ │ - bvs.n 34ad60 >::_M_default_append(unsigned int)@@Base+0xc819c> │ │ │ │ + bvs.n 34ad70 >::_M_default_append(unsigned int)@@Base+0xc81ac> │ │ │ │ lsls r4, r1, #1 │ │ │ │ - bvs.n 34ad78 >::_M_default_append(unsigned int)@@Base+0xc81b4> │ │ │ │ + bvs.n 34ad88 >::_M_default_append(unsigned int)@@Base+0xc81c4> │ │ │ │ lsls r4, r1, #1 │ │ │ │ - bpl.n 34ac3c >::_M_default_append(unsigned int)@@Base+0xc8078> │ │ │ │ + bpl.n 34ac4c >::_M_default_append(unsigned int)@@Base+0xc8088> │ │ │ │ lsls r4, r1, #1 │ │ │ │ - movs r1, #222 @ 0xde │ │ │ │ + movs r1, #230 @ 0xe6 │ │ │ │ lsls r5, r1, #1 │ │ │ │ ldmia r3!, {r0, r1, r2} │ │ │ │ vcvt.u16.f16 d28, d13, #1 │ │ │ │ vcvt.f16.u16 q14, , #1 │ │ │ │ @ instruction: 0xffffcbd1 │ │ │ │ - vsra.u32 q9, q3, #1 │ │ │ │ + vsra.u32 q9, q7, #1 │ │ │ │ lsls r5, r1, #1 │ │ │ │ - bvs.n 34ac44 >::_M_default_append(unsigned int)@@Base+0xc8080> │ │ │ │ + bvs.n 34ac54 >::_M_default_append(unsigned int)@@Base+0xc8090> │ │ │ │ lsls r4, r1, #1 │ │ │ │ - bmi.n 34ae18 >::_M_default_append(unsigned int)@@Base+0xc8254> │ │ │ │ + bmi.n 34ae28 >::_M_default_append(unsigned int)@@Base+0xc8264> │ │ │ │ lsls r4, r1, #1 │ │ │ │ - bmi.n 34adf4 >::_M_default_append(unsigned int)@@Base+0xc8230> │ │ │ │ + bmi.n 34ae04 >::_M_default_append(unsigned int)@@Base+0xc8240> │ │ │ │ lsls r4, r1, #1 │ │ │ │ - bmi.n 34ade4 >::_M_default_append(unsigned int)@@Base+0xc8220> │ │ │ │ + bmi.n 34adf4 >::_M_default_append(unsigned int)@@Base+0xc8230> │ │ │ │ lsls r4, r1, #1 │ │ │ │ - movs r0, #160 @ 0xa0 │ │ │ │ + movs r0, #168 @ 0xa8 │ │ │ │ lsls r5, r1, #1 │ │ │ │ asrs r4, r2 │ │ │ │ lsls r5, r2, #1 │ │ │ │ - bcc.n 34acbc >::_M_default_append(unsigned int)@@Base+0xc80f8> │ │ │ │ + bcc.n 34accc >::_M_default_append(unsigned int)@@Base+0xc8108> │ │ │ │ lsls r4, r1, #1 │ │ │ │ - asrs r2, r7, #25 │ │ │ │ + asrs r2, r0, #26 │ │ │ │ lsls r4, r1, #1 │ │ │ │ - bcc.n 34acfc >::_M_default_append(unsigned int)@@Base+0xc8138> │ │ │ │ + bcc.n 34ad0c >::_M_default_append(unsigned int)@@Base+0xc8148> │ │ │ │ lsls r4, r1, #1 │ │ │ │ - movs r0, #82 @ 0x52 │ │ │ │ + movs r0, #90 @ 0x5a │ │ │ │ lsls r5, r1, #1 │ │ │ │ - bcc.n 34adb8 >::_M_default_append(unsigned int)@@Base+0xc81f4> │ │ │ │ + bcc.n 34adc8 >::_M_default_append(unsigned int)@@Base+0xc8204> │ │ │ │ lsls r4, r1, #1 │ │ │ │ - bcc.n 34adf0 >::_M_default_append(unsigned int)@@Base+0xc822c> │ │ │ │ + bcc.n 34ae00 >::_M_default_append(unsigned int)@@Base+0xc823c> │ │ │ │ lsls r4, r1, #1 │ │ │ │ - asrs r2, r5, #23 │ │ │ │ + asrs r2, r6, #23 │ │ │ │ lsls r4, r1, #1 │ │ │ │ - bpl.n 34ae14 >::_M_default_append(unsigned int)@@Base+0xc8250> │ │ │ │ + bpl.n 34ae24 >::_M_default_append(unsigned int)@@Base+0xc8260> │ │ │ │ lsls r4, r1, #1 │ │ │ │ - bcc.n 34add4 >::_M_default_append(unsigned int)@@Base+0xc8210> │ │ │ │ + bcc.n 34ade4 >::_M_default_append(unsigned int)@@Base+0xc8220> │ │ │ │ lsls r4, r1, #1 │ │ │ │ - bcc.n 34adc4 >::_M_default_append(unsigned int)@@Base+0xc8200> │ │ │ │ + bcc.n 34add4 >::_M_default_append(unsigned int)@@Base+0xc8210> │ │ │ │ lsls r4, r1, #1 │ │ │ │ - subs r0, r7, #5 │ │ │ │ + subs r0, r0, #6 │ │ │ │ lsls r5, r1, #1 │ │ │ │ - bcs.n 34acf4 >::_M_default_append(unsigned int)@@Base+0xc8130> │ │ │ │ + bcs.n 34ad04 >::_M_default_append(unsigned int)@@Base+0xc8140> │ │ │ │ lsls r4, r1, #1 │ │ │ │ - bcs.n 34adbc >::_M_default_append(unsigned int)@@Base+0xc81f8> │ │ │ │ + bcs.n 34adcc >::_M_default_append(unsigned int)@@Base+0xc8208> │ │ │ │ lsls r4, r1, #1 │ │ │ │ - asrs r2, r2, #19 │ │ │ │ + asrs r2, r3, #19 │ │ │ │ lsls r4, r1, #1 │ │ │ │ - bcs.n 34add4 >::_M_default_append(unsigned int)@@Base+0xc8210> │ │ │ │ + bcs.n 34ade4 >::_M_default_append(unsigned int)@@Base+0xc8220> │ │ │ │ lsls r4, r1, #1 │ │ │ │ - subs r0, r7, #1 │ │ │ │ + subs r0, r0, #2 │ │ │ │ lsls r5, r1, #1 │ │ │ │ - bne.n 34aca4 >::_M_default_append(unsigned int)@@Base+0xc80e0> │ │ │ │ + bne.n 34acb4 >::_M_default_append(unsigned int)@@Base+0xc80f0> │ │ │ │ lsls r4, r1, #1 │ │ │ │ - bcc.n 34aca4 >::_M_default_append(unsigned int)@@Base+0xc80e0> │ │ │ │ + bcc.n 34acb4 >::_M_default_append(unsigned int)@@Base+0xc80f0> │ │ │ │ lsls r4, r1, #1 │ │ │ │ - bne.n 34ae7c >::_M_default_append(unsigned int)@@Base+0xc82b8> │ │ │ │ + bne.n 34ae8c >::_M_default_append(unsigned int)@@Base+0xc82c8> │ │ │ │ lsls r4, r1, #1 │ │ │ │ - bne.n 34ae54 >::_M_default_append(unsigned int)@@Base+0xc8290> │ │ │ │ + bne.n 34ae64 >::_M_default_append(unsigned int)@@Base+0xc82a0> │ │ │ │ lsls r4, r1, #1 │ │ │ │ - adds r2, r7, #6 │ │ │ │ + adds r2, r0, #7 │ │ │ │ lsls r5, r1, #1 │ │ │ │ - beq.n 34ad94 >::_M_default_append(unsigned int)@@Base+0xc81d0> │ │ │ │ + beq.n 34ada4 >::_M_default_append(unsigned int)@@Base+0xc81e0> │ │ │ │ lsls r4, r1, #1 │ │ │ │ - asrs r0, r3, #14 │ │ │ │ + asrs r0, r4, #14 │ │ │ │ lsls r4, r1, #1 │ │ │ │ - bcs.n 34adb0 >::_M_default_append(unsigned int)@@Base+0xc81ec> │ │ │ │ + bcc.n 34adc0 >::_M_default_append(unsigned int)@@Base+0xc81fc> │ │ │ │ lsls r4, r1, #1 │ │ │ │ - beq.n 34ad84 >::_M_default_append(unsigned int)@@Base+0xc81c0> │ │ │ │ + beq.n 34ad94 >::_M_default_append(unsigned int)@@Base+0xc81d0> │ │ │ │ lsls r4, r1, #1 │ │ │ │ - beq.n 34ad70 >::_M_default_append(unsigned int)@@Base+0xc81ac> │ │ │ │ + beq.n 34ad80 >::_M_default_append(unsigned int)@@Base+0xc81bc> │ │ │ │ lsls r4, r1, #1 │ │ │ │ - beq.n 34ad68 >::_M_default_append(unsigned int)@@Base+0xc81a4> │ │ │ │ + beq.n 34ad78 >::_M_default_append(unsigned int)@@Base+0xc81b4> │ │ │ │ lsls r4, r1, #1 │ │ │ │ subs r5, #182 @ 0xb6 │ │ │ │ lsls r5, r2, #1 │ │ │ │ - adds r4, r2, #4 │ │ │ │ + adds r4, r3, #4 │ │ │ │ lsls r5, r1, #1 │ │ │ │ - beq.n 34ae50 >::_M_default_append(unsigned int)@@Base+0xc828c> │ │ │ │ + beq.n 34ae60 >::_M_default_append(unsigned int)@@Base+0xc829c> │ │ │ │ lsls r4, r1, #1 │ │ │ │ - ldmia r7, {r5, r6, r7} │ │ │ │ + ldmia r7, {r3, r5, r6, r7} │ │ │ │ lsls r4, r1, #1 │ │ │ │ - bcs.n 34ade0 >::_M_default_append(unsigned int)@@Base+0xc821c> │ │ │ │ + bcs.n 34adf0 >::_M_default_append(unsigned int)@@Base+0xc822c> │ │ │ │ lsls r4, r1, #1 │ │ │ │ stmdb sp!, {r4, r5, r6, r7, r8, r9, sl, fp, lr} │ │ │ │ mov.w ip, #4096 @ 0x1000 │ │ │ │ sub.w ip, sp, ip │ │ │ │ str.w r0, [ip, #3760] @ 0xeb0 │ │ │ │ mov r4, r0 │ │ │ │ ldr.w r0, [pc, #1288] @ 34b2f0 >::_M_default_append(unsigned int)@@Base+0xc872c> │ │ │ │ @@ -953347,94 +953348,94 @@ │ │ │ │ bl 17e10 │ │ │ │ str.w fp, [sp, #24] │ │ │ │ b.n 34af88 >::_M_default_append(unsigned int)@@Base+0xc83c4> │ │ │ │ subs r4, #28 │ │ │ │ lsls r5, r2, #1 │ │ │ │ asrs r0, r7, #6 │ │ │ │ movs r0, r0 │ │ │ │ - beq.n 34b328 >::_M_default_append(unsigned int)@@Base+0xc8764> │ │ │ │ + beq.n 34b338 >::_M_default_append(unsigned int)@@Base+0xc8774> │ │ │ │ lsls r4, r1, #1 │ │ │ │ - beq.n 34b308 >::_M_default_append(unsigned int)@@Base+0xc8744> │ │ │ │ + beq.n 34b318 >::_M_default_append(unsigned int)@@Base+0xc8754> │ │ │ │ lsls r4, r1, #1 │ │ │ │ - ldmia r5, {r2, r5, r6} │ │ │ │ + ldmia r5, {r2, r3, r5, r6} │ │ │ │ lsls r4, r1, #1 │ │ │ │ - add r6, sp, #656 @ 0x290 │ │ │ │ + add r6, sp, #688 @ 0x2b0 │ │ │ │ lsls r1, r1, #1 │ │ │ │ - ldmia r5, {r1, r3, r4, r5} │ │ │ │ + ldmia r5!, {r1, r6} │ │ │ │ lsls r4, r1, #1 │ │ │ │ - ldmia r5, {r1, r2, r5, r6, r7} │ │ │ │ + ldmia r5, {r1, r2, r3, r5, r6, r7} │ │ │ │ lsls r4, r1, #1 │ │ │ │ subs r2, #128 @ 0x80 │ │ │ │ lsls r5, r2, #1 │ │ │ │ - ldmia r4!, {r1, r2, r5, r7} │ │ │ │ + ldmia r4!, {r1, r2, r3, r5, r7} │ │ │ │ lsls r4, r1, #1 │ │ │ │ - add r5, sp, #920 @ 0x398 │ │ │ │ + add r5, sp, #952 @ 0x3b8 │ │ │ │ lsls r1, r1, #1 │ │ │ │ - ldmia r6!, {r3, r4} │ │ │ │ + ldmia r6!, {r5} │ │ │ │ lsls r4, r1, #1 │ │ │ │ - pop {r3, r4, pc} │ │ │ │ + pop {r5, pc} │ │ │ │ + lsls r4, r1, #1 │ │ │ │ + @ instruction: 0xf354004c │ │ │ │ + ldmia r4!, {r2, r3, r5, r6, r7} │ │ │ │ lsls r4, r1, #1 │ │ │ │ - sbfx r0, ip, #1, #13 │ │ │ │ ldmia r4!, {r2, r5, r6, r7} │ │ │ │ lsls r4, r1, #1 │ │ │ │ ldmia r4, {r2, r3, r4, r6, r7} │ │ │ │ lsls r4, r1, #1 │ │ │ │ - ldmia r4, {r2, r4, r6, r7} │ │ │ │ - lsls r4, r1, #1 │ │ │ │ - ldmia r4, {r4, r6, r7} │ │ │ │ + ldmia r4, {r3, r4, r6, r7} │ │ │ │ lsls r4, r1, #1 │ │ │ │ - ldmia r4!, {r2, r3, r6, r7} │ │ │ │ + ldmia r4, {r2, r4, r6, r7} │ │ │ │ lsls r4, r1, #1 │ │ │ │ - ldmia r3, {r2, r3, r6, r7} │ │ │ │ + ldmia r3!, {r2, r4, r6, r7} │ │ │ │ lsls r4, r1, #1 │ │ │ │ - add r5, sp, #48 @ 0x30 │ │ │ │ + add r5, sp, #80 @ 0x50 │ │ │ │ lsls r1, r1, #1 │ │ │ │ - ldmia r3, {r2, r3, r4, r7} │ │ │ │ + ldmia r3!, {r2, r5, r7} │ │ │ │ lsls r4, r1, #1 │ │ │ │ - add r4, sp, #880 @ 0x370 │ │ │ │ + add r4, sp, #912 @ 0x390 │ │ │ │ lsls r1, r1, #1 │ │ │ │ - ldmia r4, {r1, r4, r5, r6, r7} │ │ │ │ + ldmia r4, {r1, r3, r4, r5, r6, r7} │ │ │ │ lsls r4, r1, #1 │ │ │ │ - ldmia r5, {r2, r4, r5, r6} │ │ │ │ + ldmia r5, {r2, r3, r4, r5, r6} │ │ │ │ lsls r4, r1, #1 │ │ │ │ - ldmia r4!, {r1, r3, r5, r7} │ │ │ │ + ldmia r4, {r1, r4, r5, r7} │ │ │ │ lsls r4, r1, #1 │ │ │ │ - ldmia r3, {r1, r3, r5} │ │ │ │ + ldmia r3!, {r1, r4, r5} │ │ │ │ lsls r4, r1, #1 │ │ │ │ - add r4, sp, #424 @ 0x1a8 │ │ │ │ + add r4, sp, #456 @ 0x1c8 │ │ │ │ lsls r1, r1, #1 │ │ │ │ - ldmia r2!, {r4, r6, r7} │ │ │ │ + ldmia r2!, {r3, r4, r6, r7} │ │ │ │ lsls r4, r1, #1 │ │ │ │ - add r4, sp, #64 @ 0x40 │ │ │ │ + add r4, sp, #96 @ 0x60 │ │ │ │ lsls r1, r1, #1 │ │ │ │ - ldmia r2, {r1, r2, r4, r7} │ │ │ │ + ldmia r2, {r1, r2, r3, r4, r7} │ │ │ │ lsls r4, r1, #1 │ │ │ │ - add r3, sp, #856 @ 0x358 │ │ │ │ + add r3, sp, #888 @ 0x378 │ │ │ │ lsls r1, r1, #1 │ │ │ │ - ldmia r3!, {r2, r5, r6, r7} │ │ │ │ + ldmia r3, {r2, r3, r5, r6, r7} │ │ │ │ lsls r4, r1, #1 │ │ │ │ - ldmia r4!, {r3, r5, r6} │ │ │ │ + ldmia r4, {r4, r5, r6} │ │ │ │ lsls r4, r1, #1 │ │ │ │ - ldmia r3, {r1, r2, r3, r4, r7} │ │ │ │ + ldmia r3!, {r1, r2, r5, r7} │ │ │ │ lsls r4, r1, #1 │ │ │ │ - ldmia r2!, {r3, r6} │ │ │ │ + ldmia r2!, {r4, r6} │ │ │ │ lsls r4, r1, #1 │ │ │ │ - add r3, sp, #544 @ 0x220 │ │ │ │ + add r3, sp, #576 @ 0x240 │ │ │ │ lsls r1, r1, #1 │ │ │ │ - ldmia r2!, {r1, r3, r5} │ │ │ │ + ldmia r2!, {r1, r4, r5} │ │ │ │ lsls r4, r1, #1 │ │ │ │ - add r3, sp, #424 @ 0x1a8 │ │ │ │ + add r3, sp, #456 @ 0x1c8 │ │ │ │ lsls r1, r1, #1 │ │ │ │ - ldmia r1, {r1, r2, r3, r5, r6, r7} │ │ │ │ + ldmia r1, {r1, r2, r4, r5, r6, r7} │ │ │ │ lsls r4, r1, #1 │ │ │ │ - add r3, sp, #184 @ 0xb8 │ │ │ │ + add r3, sp, #216 @ 0xd8 │ │ │ │ lsls r1, r1, #1 │ │ │ │ - ldmia r1!, {r4, r6, r7} │ │ │ │ + ldmia r1!, {r3, r4, r6, r7} │ │ │ │ lsls r4, r1, #1 │ │ │ │ - add r3, sp, #64 @ 0x40 │ │ │ │ + add r3, sp, #96 @ 0x60 │ │ │ │ lsls r1, r1, #1 │ │ │ │ stmdb sp!, {r4, r5, r6, r7, r8, r9, sl, fp, lr} │ │ │ │ mov.w ip, #4096 @ 0x1000 │ │ │ │ sub.w ip, sp, ip │ │ │ │ str.w r0, [ip, #3760] @ 0xeb0 │ │ │ │ mov r4, r0 │ │ │ │ ldr.w r0, [pc, #1256] @ 34b898 >::_M_default_append(unsigned int)@@Base+0xc8cd4> │ │ │ │ @@ -953907,84 +953908,84 @@ │ │ │ │ str.w fp, [sp, #24] │ │ │ │ b.n 34b578 >::_M_default_append(unsigned int)@@Base+0xc89b4> │ │ │ │ nop │ │ │ │ adds r6, #84 @ 0x54 │ │ │ │ lsls r5, r2, #1 │ │ │ │ asrs r0, r7, #6 │ │ │ │ movs r0, r0 │ │ │ │ - ldmia r1, {r1, r2, r3, r7} │ │ │ │ + ldmia r1, {r1, r2, r4, r7} │ │ │ │ lsls r4, r1, #1 │ │ │ │ - ldmia r1!, {r3, r4, r5} │ │ │ │ + ldmia r1!, {r6} │ │ │ │ lsls r4, r1, #1 │ │ │ │ - stmia r7!, {r2, r4, r5, r6} │ │ │ │ + stmia r7!, {r2, r3, r4, r5, r6} │ │ │ │ lsls r4, r1, #1 │ │ │ │ - add r0, sp, #720 @ 0x2d0 │ │ │ │ + add r0, sp, #752 @ 0x2f0 │ │ │ │ lsls r1, r1, #1 │ │ │ │ - stmia r7!, {r1, r3, r6} │ │ │ │ + stmia r7!, {r1, r4, r6} │ │ │ │ lsls r4, r1, #1 │ │ │ │ - stmia r7!, {r1, r2, r4, r5, r6, r7} │ │ │ │ + stmia r7!, {r1, r2, r3, r4, r5, r6, r7} │ │ │ │ lsls r4, r1, #1 │ │ │ │ adds r4, #144 @ 0x90 │ │ │ │ lsls r5, r2, #1 │ │ │ │ - stmia r6!, {r1, r2, r4, r5, r7} │ │ │ │ + stmia r6!, {r1, r2, r3, r4, r5, r7} │ │ │ │ lsls r4, r1, #1 │ │ │ │ - add r7, pc, #984 @ (adr r7, 34bc9c >::_M_default_append(unsigned int)@@Base+0xc90d8>) │ │ │ │ + add r7, pc, #1016 @ (adr r7, 34bcbc >::_M_default_append(unsigned int)@@Base+0xc90f8>) │ │ │ │ lsls r1, r1, #1 │ │ │ │ - @ instruction: 0xb738 │ │ │ │ + @ instruction: 0xb740 │ │ │ │ lsls r4, r1, #1 │ │ │ │ - stcl 0, cr0, [lr, #-304]! @ 0xfffffed0 │ │ │ │ - stmia r7!, {r3} │ │ │ │ + ldcl 0, cr0, [r6, #-304]! @ 0xfffffed0 │ │ │ │ + stmia r7!, {r4} │ │ │ │ lsls r4, r1, #1 │ │ │ │ - stmia r7!, {r1} │ │ │ │ + stmia r7!, {r1, r3} │ │ │ │ lsls r4, r1, #1 │ │ │ │ - stmia r6!, {r2, r3, r4, r5, r6, r7} │ │ │ │ + stmia r7!, {r2} │ │ │ │ lsls r4, r1, #1 │ │ │ │ - stmia r6!, {r3, r4, r5, r6, r7} │ │ │ │ + stmia r7!, {} │ │ │ │ lsls r4, r1, #1 │ │ │ │ - stmia r6!, {r2, r4, r5, r6, r7} │ │ │ │ + stmia r6!, {r2, r3, r4, r5, r6, r7} │ │ │ │ lsls r4, r1, #1 │ │ │ │ - stmia r5!, {r2, r3, r4, r5, r6, r7} │ │ │ │ + stmia r6!, {r2} │ │ │ │ lsls r4, r1, #1 │ │ │ │ - add r7, pc, #240 @ (adr r7, 34b9d8 >::_M_default_append(unsigned int)@@Base+0xc8e14>) │ │ │ │ + add r7, pc, #272 @ (adr r7, 34b9f8 >::_M_default_append(unsigned int)@@Base+0xc8e34>) │ │ │ │ lsls r1, r1, #1 │ │ │ │ - stmia r7!, {r1, r2, r6} │ │ │ │ + stmia r7!, {r1, r2, r3, r6} │ │ │ │ lsls r4, r1, #1 │ │ │ │ - stmia r7!, {r1, r2, r3, r4, r5} │ │ │ │ + stmia r7!, {r1, r2, r6} │ │ │ │ lsls r4, r1, #1 │ │ │ │ - stmia r7!, {} │ │ │ │ + stmia r7!, {r3} │ │ │ │ lsls r4, r1, #1 │ │ │ │ - stmia r5!, {r1, r7} │ │ │ │ + stmia r5!, {r1, r3, r7} │ │ │ │ lsls r4, r1, #1 │ │ │ │ - add r6, pc, #776 @ (adr r6, 34bc04 >::_M_default_append(unsigned int)@@Base+0xc9040>) │ │ │ │ + add r6, pc, #808 @ (adr r6, 34bc24 >::_M_default_append(unsigned int)@@Base+0xc9060>) │ │ │ │ lsls r1, r1, #1 │ │ │ │ - stmia r5!, {r1, r2, r6} │ │ │ │ + stmia r5!, {r1, r2, r3, r6} │ │ │ │ lsls r4, r1, #1 │ │ │ │ - add r6, pc, #536 @ (adr r6, 34bb1c >::_M_default_append(unsigned int)@@Base+0xc8f58>) │ │ │ │ + add r6, pc, #568 @ (adr r6, 34bb3c >::_M_default_append(unsigned int)@@Base+0xc8f78>) │ │ │ │ lsls r1, r1, #1 │ │ │ │ - stmia r5!, {r5} │ │ │ │ + stmia r5!, {r3, r5} │ │ │ │ lsls r4, r1, #1 │ │ │ │ - add r6, pc, #384 @ (adr r6, 34ba8c >::_M_default_append(unsigned int)@@Base+0xc8ec8>) │ │ │ │ + add r6, pc, #416 @ (adr r6, 34baac >::_M_default_append(unsigned int)@@Base+0xc8ee8>) │ │ │ │ lsls r1, r1, #1 │ │ │ │ - stmia r4!, {r4, r6, r7} │ │ │ │ + stmia r4!, {r3, r4, r6, r7} │ │ │ │ lsls r4, r1, #1 │ │ │ │ - add r6, pc, #64 @ (adr r6, 34b954 >::_M_default_append(unsigned int)@@Base+0xc8d90>) │ │ │ │ + add r6, pc, #96 @ (adr r6, 34b974 >::_M_default_append(unsigned int)@@Base+0xc8db0>) │ │ │ │ lsls r1, r1, #1 │ │ │ │ - stmia r6!, {r1, r5} │ │ │ │ + stmia r6!, {r1, r3, r5} │ │ │ │ lsls r4, r1, #1 │ │ │ │ - stmia r6!, {r1, r3, r4} │ │ │ │ + stmia r6!, {r1, r5} │ │ │ │ lsls r4, r1, #1 │ │ │ │ - stmia r5!, {r2, r3, r4, r6, r7} │ │ │ │ + stmia r5!, {r2, r5, r6, r7} │ │ │ │ lsls r4, r1, #1 │ │ │ │ - stmia r4!, {r1, r5, r6} │ │ │ │ + stmia r4!, {r1, r3, r5, r6} │ │ │ │ lsls r4, r1, #1 │ │ │ │ - add r5, pc, #648 @ (adr r5, 34bbb0 >::_M_default_append(unsigned int)@@Base+0xc8fec>) │ │ │ │ + add r5, pc, #680 @ (adr r5, 34bbd0 >::_M_default_append(unsigned int)@@Base+0xc900c>) │ │ │ │ lsls r1, r1, #1 │ │ │ │ - stmia r4!, {r1, r3, r5} │ │ │ │ + stmia r4!, {r1, r4, r5} │ │ │ │ lsls r4, r1, #1 │ │ │ │ - add r5, pc, #424 @ (adr r5, 34bad8 >::_M_default_append(unsigned int)@@Base+0xc8f14>) │ │ │ │ + add r5, pc, #456 @ (adr r5, 34baf8 >::_M_default_append(unsigned int)@@Base+0xc8f34>) │ │ │ │ lsls r1, r1, #1 │ │ │ │ stmdb sp!, {r4, r5, r6, r7, r8, r9, sl, fp, lr} │ │ │ │ mov.w ip, #4096 @ 0x1000 │ │ │ │ vpush {d8-d9} │ │ │ │ sub.w ip, sp, ip │ │ │ │ str.w r0, [ip, #3720] @ 0xe88 │ │ │ │ sub sp, #324 @ 0x144 │ │ │ │ @@ -954269,47 +954270,47 @@ │ │ │ │ b.n 34bb92 >::_M_default_append(unsigned int)@@Base+0xc8fce> │ │ │ │ nop.w │ │ │ │ ... │ │ │ │ adds r0, #170 @ 0xaa │ │ │ │ lsls r5, r2, #1 │ │ │ │ asrs r0, r7, #6 │ │ │ │ movs r0, r0 │ │ │ │ - strb r4, [r2, #12] │ │ │ │ + strb r4, [r3, #12] │ │ │ │ lsls r1, r1, #1 │ │ │ │ - stmia r1!, {r5, r7} │ │ │ │ + stmia r1!, {r3, r5, r7} │ │ │ │ lsls r4, r1, #1 │ │ │ │ - add r2, pc, #896 @ (adr r2, 34bff4 >::_M_default_append(unsigned int)@@Base+0xc9430>) │ │ │ │ + add r2, pc, #928 @ (adr r2, 34c014 >::_M_default_append(unsigned int)@@Base+0xc9450>) │ │ │ │ lsls r1, r1, #1 │ │ │ │ - stmia r1!, {r1, r2, r3, r6} │ │ │ │ + stmia r1!, {r1, r2, r4, r6} │ │ │ │ lsls r4, r1, #1 │ │ │ │ - add r2, pc, #568 @ (adr r2, 34beb4 >::_M_default_append(unsigned int)@@Base+0xc92f0>) │ │ │ │ + add r2, pc, #600 @ (adr r2, 34bed4 >::_M_default_append(unsigned int)@@Base+0xc9310>) │ │ │ │ lsls r1, r1, #1 │ │ │ │ - stmia r1!, {r4, r5} │ │ │ │ + stmia r1!, {r3, r4, r5} │ │ │ │ lsls r4, r1, #1 │ │ │ │ - stmia r1!, {r2, r3, r4, r6, r7} │ │ │ │ + stmia r1!, {r2, r5, r6, r7} │ │ │ │ lsls r4, r1, #1 │ │ │ │ cmp r6, #118 @ 0x76 │ │ │ │ lsls r5, r2, #1 │ │ │ │ - stmia r0!, {r1, r2, r3, r5, r6, r7} │ │ │ │ + stmia r0!, {r1, r2, r4, r5, r6, r7} │ │ │ │ lsls r4, r1, #1 │ │ │ │ - add r2, pc, #184 @ (adr r2, 34bd48 >::_M_default_append(unsigned int)@@Base+0xc9184>) │ │ │ │ + add r2, pc, #216 @ (adr r2, 34bd68 >::_M_default_append(unsigned int)@@Base+0xc91a4>) │ │ │ │ lsls r1, r1, #1 │ │ │ │ - stmia r2!, {r2, r6} │ │ │ │ + stmia r2!, {r2, r3, r6} │ │ │ │ lsls r4, r1, #1 │ │ │ │ - stmia r3!, {r2, r3, r5, r6} │ │ │ │ + stmia r3!, {r2, r4, r5, r6} │ │ │ │ lsls r4, r1, #1 │ │ │ │ - stmia r1!, {r1, r2, r3, r4, r5, r6, r7} │ │ │ │ + stmia r2!, {r1, r2} │ │ │ │ lsls r4, r1, #1 │ │ │ │ - stmia r3!, {r1, r3, r4, r6} │ │ │ │ + stmia r3!, {r1, r5, r6} │ │ │ │ lsls r4, r1, #1 │ │ │ │ - stmia r2!, {r3, r4, r7} │ │ │ │ + stmia r2!, {r5, r7} │ │ │ │ lsls r4, r1, #1 │ │ │ │ - stmia r0!, {r3, r5, r6} │ │ │ │ + stmia r0!, {r4, r5, r6} │ │ │ │ lsls r4, r1, #1 │ │ │ │ - add r1, pc, #672 @ (adr r1, 34bf4c >::_M_default_append(unsigned int)@@Base+0xc9388>) │ │ │ │ + add r1, pc, #704 @ (adr r1, 34bf6c >::_M_default_append(unsigned int)@@Base+0xc93a8>) │ │ │ │ lsls r1, r1, #1 │ │ │ │ movs r1, #0 │ │ │ │ blx 11454 │ │ │ │ ldr.w r9, [r4, #1060] @ 0x424 │ │ │ │ addw r1, r4, #1324 @ 0x52c │ │ │ │ vmov.f64 d8, d0 │ │ │ │ mov r0, r9 │ │ │ │ @@ -954474,57 +954475,57 @@ │ │ │ │ str r3, [sp, #0] │ │ │ │ ldr r3, [pc, #92] @ (34bebc >::_M_default_append(unsigned int)@@Base+0xc92f8>) │ │ │ │ add r3, pc │ │ │ │ bl 5257b4 │ │ │ │ b.n 34b9b2 >::_M_default_append(unsigned int)@@Base+0xc8dee> │ │ │ │ blx 1172c <__stack_chk_fail@plt> │ │ │ │ nop │ │ │ │ - itte ls │ │ │ │ - lslls r4, r1, #1 │ │ │ │ - addls r0, pc, #872 @ (adr r0, 34c1dc >::_M_default_append(unsigned int)@@Base+0xc9618>) │ │ │ │ - lslhi r1, r1, #1 │ │ │ │ - itt vc │ │ │ │ - lslvc r4, r1, #1 │ │ │ │ - addvc r0, pc, #752 @ (adr r0, 34c16c >::_M_default_append(unsigned int)@@Base+0xc95a8>) │ │ │ │ + ittt ge │ │ │ │ + lslge r4, r1, #1 │ │ │ │ + addge r0, pc, #904 @ (adr r0, 34c1fc >::_M_default_append(unsigned int)@@Base+0xc9638>) │ │ │ │ + lslge r1, r1, #1 │ │ │ │ + itt hi │ │ │ │ + lslhi r4, r1, #1 │ │ │ │ + addhi r0, pc, #784 @ (adr r0, 34c18c >::_M_default_append(unsigned int)@@Base+0xc95c8>) │ │ │ │ lsls r1, r1, #1 │ │ │ │ - ite mi │ │ │ │ - lslmi r4, r1, #1 │ │ │ │ - addpl r0, pc, #560 @ (adr r0, 34c0b4 >::_M_default_append(unsigned int)@@Base+0xc94f0>) │ │ │ │ + ite pl │ │ │ │ + lslpl r4, r1, #1 │ │ │ │ + addmi r0, pc, #592 @ (adr r0, 34c0d4 >::_M_default_append(unsigned int)@@Base+0xc9510>) │ │ │ │ lsls r1, r1, #1 │ │ │ │ - wfi │ │ │ │ - lsls r4, r1, #1 │ │ │ │ - add r0, pc, #448 @ (adr r0, 34c04c >::_M_default_append(unsigned int)@@Base+0xc9488>) │ │ │ │ + it cc │ │ │ │ + lslcc r4, r1, #1 │ │ │ │ + add r0, pc, #480 @ (adr r0, 34c06c >::_M_default_append(unsigned int)@@Base+0xc94a8>) │ │ │ │ lsls r1, r1, #1 │ │ │ │ - itee eq │ │ │ │ - lsleq r4, r1, #1 │ │ │ │ - addne r0, pc, #312 @ (adr r0, 34bfcc >::_M_default_append(unsigned int)@@Base+0xc9408>) │ │ │ │ + itet ne │ │ │ │ + lslne r4, r1, #1 │ │ │ │ + addeq r0, pc, #344 @ (adr r0, 34bfec >::_M_default_append(unsigned int)@@Base+0xc9428>) │ │ │ │ lslne r1, r1, #1 │ │ │ │ - bkpt 0x00f0 │ │ │ │ + bkpt 0x00f8 │ │ │ │ lsls r4, r1, #1 │ │ │ │ - add r0, pc, #192 @ (adr r0, 34bf5c >::_M_default_append(unsigned int)@@Base+0xc9398>) │ │ │ │ + add r0, pc, #224 @ (adr r0, 34bf7c >::_M_default_append(unsigned int)@@Base+0xc93b8>) │ │ │ │ lsls r1, r1, #1 │ │ │ │ - bkpt 0x00d2 │ │ │ │ + bkpt 0x00da │ │ │ │ lsls r4, r1, #1 │ │ │ │ - stmia r1!, {r2, r3, r5} │ │ │ │ + stmia r1!, {r2, r4, r5} │ │ │ │ lsls r4, r1, #1 │ │ │ │ - bkpt 0x00b2 │ │ │ │ + bkpt 0x00ba │ │ │ │ lsls r4, r1, #1 │ │ │ │ - ldr r7, [sp, #968] @ 0x3c8 │ │ │ │ + ldr r7, [sp, #1000] @ 0x3e8 │ │ │ │ lsls r1, r1, #1 │ │ │ │ - bkpt 0x0082 │ │ │ │ + bkpt 0x008a │ │ │ │ lsls r4, r1, #1 │ │ │ │ - ldr r7, [sp, #776] @ 0x308 │ │ │ │ + ldr r7, [sp, #808] @ 0x328 │ │ │ │ lsls r1, r1, #1 │ │ │ │ - it le │ │ │ │ - lslle r4, r1, #1 │ │ │ │ - stmia r1!, {} │ │ │ │ + nop {14} │ │ │ │ lsls r4, r1, #1 │ │ │ │ - itee ls │ │ │ │ + stmia r1!, {r3} │ │ │ │ + lsls r4, r1, #1 │ │ │ │ + itte ls │ │ │ │ lslls r4, r1, #1 │ │ │ │ - stmdbhi sp!, {r4, r5, r6, r7, r8, r9, sl, fp, lr} │ │ │ │ + stmdbls sp!, {r4, r5, r6, r7, r8, r9, sl, fp, lr} │ │ │ │ movhi.w ip, #4096 @ 0x1000 │ │ │ │ vpush {d8} │ │ │ │ sub.w ip, sp, ip │ │ │ │ str.w r0, [ip, #3720] @ 0xe88 │ │ │ │ sub sp, #332 @ 0x14c │ │ │ │ mov r5, r1 │ │ │ │ add r7, sp, #68 @ 0x44 │ │ │ │ @@ -954832,41 +954833,41 @@ │ │ │ │ b.n 34c128 >::_M_default_append(unsigned int)@@Base+0xc9564> │ │ │ │ nop.w │ │ │ │ ... │ │ │ │ cmp r3, #24 │ │ │ │ lsls r5, r2, #1 │ │ │ │ asrs r0, r7, #6 │ │ │ │ movs r0, r0 │ │ │ │ - ldr r2, [r0, #88] @ 0x58 │ │ │ │ + ldr r2, [r1, #88] @ 0x58 │ │ │ │ lsls r1, r1, #1 │ │ │ │ - cbnz r6, 34c2ae >::_M_default_append(unsigned int)@@Base+0xc96ea> │ │ │ │ + cbnz r6, 34c2b0 >::_M_default_append(unsigned int)@@Base+0xc96ec> │ │ │ │ lsls r4, r1, #1 │ │ │ │ - ldr r5, [sp, #120] @ 0x78 │ │ │ │ + ldr r5, [sp, #152] @ 0x98 │ │ │ │ lsls r1, r1, #1 │ │ │ │ - cbnz r2, 34c2a4 >::_M_default_append(unsigned int)@@Base+0xc96e0> │ │ │ │ + cbnz r2, 34c2a6 >::_M_default_append(unsigned int)@@Base+0xc96e2> │ │ │ │ lsls r4, r1, #1 │ │ │ │ - ldr r4, [sp, #840] @ 0x348 │ │ │ │ + ldr r4, [sp, #872] @ 0x368 │ │ │ │ lsls r1, r1, #1 │ │ │ │ cmp r0, #224 @ 0xe0 │ │ │ │ lsls r5, r2, #1 │ │ │ │ - cbnz r6, 34c29a >::_M_default_append(unsigned int)@@Base+0xc96d6> │ │ │ │ + cbnz r6, 34c29c >::_M_default_append(unsigned int)@@Base+0xc96d8> │ │ │ │ lsls r4, r1, #1 │ │ │ │ - ldr r4, [sp, #504] @ 0x1f8 │ │ │ │ + ldr r4, [sp, #536] @ 0x218 │ │ │ │ lsls r1, r1, #1 │ │ │ │ - revsh r4, r6 │ │ │ │ + revsh r4, r7 │ │ │ │ lsls r4, r1, #1 │ │ │ │ - ldr r4, [sp, #208] @ 0xd0 │ │ │ │ + ldr r4, [sp, #240] @ 0xf0 │ │ │ │ lsls r1, r1, #1 │ │ │ │ - revsh r4, r3 │ │ │ │ + revsh r4, r4 │ │ │ │ lsls r4, r1, #1 │ │ │ │ - ldr r4, [sp, #112] @ 0x70 │ │ │ │ + ldr r4, [sp, #144] @ 0x90 │ │ │ │ lsls r1, r1, #1 │ │ │ │ - hlt 0x0020 │ │ │ │ + hlt 0x0028 │ │ │ │ lsls r4, r1, #1 │ │ │ │ - ldr r3, [sp, #896] @ 0x380 │ │ │ │ + ldr r3, [sp, #928] @ 0x3a0 │ │ │ │ lsls r1, r1, #1 │ │ │ │ str r0, [sp, #32] │ │ │ │ movw r1, #1324 @ 0x52c │ │ │ │ ldr r0, [pc, #476] @ (34c44c >::_M_default_append(unsigned int)@@Base+0xc9888>) │ │ │ │ add r0, pc │ │ │ │ adds r0, #12 │ │ │ │ bl 17c90 │ │ │ │ @@ -955054,71 +955055,71 @@ │ │ │ │ bl 17c90 │ │ │ │ ldr r0, [pc, #124] @ (34c4bc >::_M_default_append(unsigned int)@@Base+0xc98f8>) │ │ │ │ mov r1, r5 │ │ │ │ add r0, pc │ │ │ │ bl 17e10 │ │ │ │ b.n 34c128 >::_M_default_append(unsigned int)@@Base+0xc9564> │ │ │ │ blx 1172c <__stack_chk_fail@plt> │ │ │ │ - rev r0, r7 │ │ │ │ + rev16 r0, r0 │ │ │ │ lsls r4, r1, #1 │ │ │ │ - ldr r3, [sp, #480] @ 0x1e0 │ │ │ │ + ldr r3, [sp, #512] @ 0x200 │ │ │ │ lsls r1, r1, #1 │ │ │ │ - cbnz r4, 34c4bc >::_M_default_append(unsigned int)@@Base+0xc98f8> │ │ │ │ + cbnz r4, 34c4be >::_M_default_append(unsigned int)@@Base+0xc98fa> │ │ │ │ lsls r4, r1, #1 │ │ │ │ - pop {r2, r3, r4, r5, r7} │ │ │ │ + pop {r2, r6, r7} │ │ │ │ lsls r4, r1, #1 │ │ │ │ - cbnz r6, 34c4b2 >::_M_default_append(unsigned int)@@Base+0xc98ee> │ │ │ │ + cbnz r6, 34c4b4 >::_M_default_append(unsigned int)@@Base+0xc98f0> │ │ │ │ lsls r4, r1, #1 │ │ │ │ - cbnz r0, 34c4a2 >::_M_default_append(unsigned int)@@Base+0xc98de> │ │ │ │ + rev r0, r0 │ │ │ │ lsls r4, r1, #1 │ │ │ │ - ldr r3, [sp, #224] @ 0xe0 │ │ │ │ + ldr r3, [sp, #256] @ 0x100 │ │ │ │ lsls r1, r1, #1 │ │ │ │ - cbnz r2, 34c4a2 >::_M_default_append(unsigned int)@@Base+0xc98de> │ │ │ │ + cbnz r2, 34c4a4 >::_M_default_append(unsigned int)@@Base+0xc98e0> │ │ │ │ lsls r4, r1, #1 │ │ │ │ - hlt 0x0006 │ │ │ │ + hlt 0x000e │ │ │ │ lsls r4, r1, #1 │ │ │ │ - cbnz r0, 34c4be >::_M_default_append(unsigned int)@@Base+0xc98fa> │ │ │ │ + cbnz r0, 34c4c0 >::_M_default_append(unsigned int)@@Base+0xc98fc> │ │ │ │ lsls r4, r1, #1 │ │ │ │ - pop {r4, r6} │ │ │ │ + pop {r3, r4, r6} │ │ │ │ lsls r4, r1, #1 │ │ │ │ - revsh r2, r4 │ │ │ │ + revsh r2, r5 │ │ │ │ lsls r4, r1, #1 │ │ │ │ - cbnz r0, 34c4e2 >::_M_default_append(unsigned int)@@Base+0xc991e> │ │ │ │ + cbnz r0, 34c4e4 >::_M_default_append(unsigned int)@@Base+0xc9920> │ │ │ │ lsls r4, r1, #1 │ │ │ │ - cbnz r4, 34c49a >::_M_default_append(unsigned int)@@Base+0xc98d6> │ │ │ │ + cbnz r4, 34c49c >::_M_default_append(unsigned int)@@Base+0xc98d8> │ │ │ │ lsls r4, r1, #1 │ │ │ │ - ldr r2, [sp, #624] @ 0x270 │ │ │ │ + ldr r2, [sp, #656] @ 0x290 │ │ │ │ lsls r1, r1, #1 │ │ │ │ - cbnz r0, 34c49c >::_M_default_append(unsigned int)@@Base+0xc98d8> │ │ │ │ + cbnz r0, 34c49e >::_M_default_append(unsigned int)@@Base+0xc98da> │ │ │ │ lsls r4, r1, #1 │ │ │ │ - ldr r2, [sp, #512] @ 0x200 │ │ │ │ + ldr r2, [sp, #544] @ 0x220 │ │ │ │ lsls r1, r1, #1 │ │ │ │ - cbnz r6, 34c49a >::_M_default_append(unsigned int)@@Base+0xc98d6> │ │ │ │ + cbnz r6, 34c49c >::_M_default_append(unsigned int)@@Base+0xc98d8> │ │ │ │ lsls r4, r1, #1 │ │ │ │ - ldr r2, [sp, #376] @ 0x178 │ │ │ │ + ldr r2, [sp, #408] @ 0x198 │ │ │ │ lsls r1, r1, #1 │ │ │ │ - cbnz r0, 34c49c >::_M_default_append(unsigned int)@@Base+0xc98d8> │ │ │ │ + cbnz r0, 34c49e >::_M_default_append(unsigned int)@@Base+0xc98da> │ │ │ │ lsls r4, r1, #1 │ │ │ │ - ldr r2, [sp, #256] @ 0x100 │ │ │ │ + ldr r2, [sp, #288] @ 0x120 │ │ │ │ lsls r1, r1, #1 │ │ │ │ - @ instruction: 0xb8e2 │ │ │ │ + @ instruction: 0xb8ea │ │ │ │ lsls r4, r1, #1 │ │ │ │ - ldr r2, [sp, #136] @ 0x88 │ │ │ │ + ldr r2, [sp, #168] @ 0xa8 │ │ │ │ lsls r1, r1, #1 │ │ │ │ - @ instruction: 0xb8c4 │ │ │ │ + @ instruction: 0xb8cc │ │ │ │ lsls r4, r1, #1 │ │ │ │ - cbnz r6, 34c4f6 >::_M_default_append(unsigned int)@@Base+0xc9932> │ │ │ │ + cbnz r6, 34c4f8 >::_M_default_append(unsigned int)@@Base+0xc9934> │ │ │ │ lsls r4, r1, #1 │ │ │ │ - @ instruction: 0xb8a4 │ │ │ │ + @ instruction: 0xb8ac │ │ │ │ lsls r4, r1, #1 │ │ │ │ - ldr r1, [sp, #912] @ 0x390 │ │ │ │ + ldr r1, [sp, #944] @ 0x3b0 │ │ │ │ lsls r1, r1, #1 │ │ │ │ - @ instruction: 0xb874 │ │ │ │ + @ instruction: 0xb87c │ │ │ │ lsls r4, r1, #1 │ │ │ │ - ldr r1, [sp, #720] @ 0x2d0 │ │ │ │ + ldr r1, [sp, #752] @ 0x2f0 │ │ │ │ lsls r1, r1, #1 │ │ │ │ push {r4, lr} │ │ │ │ mov.w ip, #4096 @ 0x1000 │ │ │ │ sub.w ip, sp, ip │ │ │ │ str.w r0, [ip, #4080] @ 0xff0 │ │ │ │ sub sp, #8 │ │ │ │ mov r4, r0 │ │ │ │ @@ -955181,27 +955182,27 @@ │ │ │ │ add r1, pc │ │ │ │ blx 12150 │ │ │ │ cmp r0, #0 │ │ │ │ bne.n 34c518 >::_M_default_append(unsigned int)@@Base+0xc9954> │ │ │ │ movs r3, #5 │ │ │ │ str r3, [r4, #0] │ │ │ │ b.n 34c538 >::_M_default_append(unsigned int)@@Base+0xc9974> │ │ │ │ - revsh r2, r2 │ │ │ │ + revsh r2, r3 │ │ │ │ lsls r4, r1, #1 │ │ │ │ - revsh r6, r1 │ │ │ │ + revsh r6, r2 │ │ │ │ lsls r4, r1, #1 │ │ │ │ - @ instruction: 0xb78a │ │ │ │ + @ instruction: 0xb792 │ │ │ │ lsls r4, r1, #1 │ │ │ │ - @ instruction: 0xb838 │ │ │ │ + @ instruction: 0xb840 │ │ │ │ lsls r4, r1, #1 │ │ │ │ - @ instruction: 0xb766 │ │ │ │ + @ instruction: 0xb76e │ │ │ │ lsls r4, r1, #1 │ │ │ │ - @ instruction: 0xb814 │ │ │ │ + @ instruction: 0xb81c │ │ │ │ lsls r4, r1, #1 │ │ │ │ - hlt 0x0008 │ │ │ │ + hlt 0x0010 │ │ │ │ lsls r4, r1, #1 │ │ │ │ stmdb sp!, {r4, r5, r6, r7, r8, r9, sl, fp, lr} │ │ │ │ mov.w ip, #4096 @ 0x1000 │ │ │ │ vpush {d8} │ │ │ │ sub.w ip, sp, ip │ │ │ │ str.w r0, [ip, #3928] @ 0xf58 │ │ │ │ mov r7, r2 │ │ │ │ @@ -955908,141 +955909,141 @@ │ │ │ │ blx 1172c <__stack_chk_fail@plt> │ │ │ │ nop │ │ │ │ ... │ │ │ │ movs r4, #96 @ 0x60 │ │ │ │ lsls r5, r2, #1 │ │ │ │ asrs r0, r7, #6 │ │ │ │ movs r0, r0 │ │ │ │ - @ instruction: 0xb6c0 │ │ │ │ + @ instruction: 0xb6c8 │ │ │ │ lsls r4, r1, #1 │ │ │ │ - setend be │ │ │ │ + cpsie │ │ │ │ lsls r4, r1, #1 │ │ │ │ - push {r2, r7, lr} │ │ │ │ + push {r2, r3, r7, lr} │ │ │ │ lsls r4, r1, #1 │ │ │ │ - cbnz r6, 34cd72 >::_M_default_append(unsigned int)@@Base+0xca1ae> │ │ │ │ + cbnz r6, 34cd74 >::_M_default_append(unsigned int)@@Base+0xca1b0> │ │ │ │ lsls r4, r1, #1 │ │ │ │ - @ instruction: 0xb60e │ │ │ │ + @ instruction: 0xb616 │ │ │ │ lsls r4, r1, #1 │ │ │ │ - push {r5, lr} │ │ │ │ + push {r3, r5, lr} │ │ │ │ lsls r4, r1, #1 │ │ │ │ - push {r2, r7, lr} │ │ │ │ + push {r2, r3, r7, lr} │ │ │ │ lsls r4, r1, #1 │ │ │ │ - @ instruction: 0xb8a4 │ │ │ │ + @ instruction: 0xb8ac │ │ │ │ lsls r4, r1, #1 │ │ │ │ - @ instruction: 0xb89e │ │ │ │ + @ instruction: 0xb8a6 │ │ │ │ lsls r4, r1, #1 │ │ │ │ - @ instruction: 0xb622 │ │ │ │ + @ instruction: 0xb62a │ │ │ │ lsls r4, r1, #1 │ │ │ │ - push {r6, r7} │ │ │ │ + push {r3, r6, r7} │ │ │ │ lsls r4, r1, #1 │ │ │ │ - @ instruction: 0xb83e │ │ │ │ + @ instruction: 0xb846 │ │ │ │ lsls r4, r1, #1 │ │ │ │ - push {r1, r4, r6, lr} │ │ │ │ + push {r1, r3, r4, r6, lr} │ │ │ │ lsls r4, r1, #1 │ │ │ │ - push {r2, r5, r6} │ │ │ │ + push {r2, r3, r5, r6} │ │ │ │ lsls r4, r1, #1 │ │ │ │ - push {r3, r6, r7} │ │ │ │ + push {r4, r6, r7} │ │ │ │ lsls r4, r1, #1 │ │ │ │ - @ instruction: 0xb7ee │ │ │ │ + @ instruction: 0xb7f6 │ │ │ │ lsls r4, r1, #1 │ │ │ │ - @ instruction: 0xb7e8 │ │ │ │ + @ instruction: 0xb7f0 │ │ │ │ lsls r4, r1, #1 │ │ │ │ - push {r1, r3, r5, r6, lr} │ │ │ │ + push {r1, r4, r5, r6, lr} │ │ │ │ lsls r4, r1, #1 │ │ │ │ - push {r1, r3, r7} │ │ │ │ + push {r1, r4, r7} │ │ │ │ lsls r4, r1, #1 │ │ │ │ - @ instruction: 0xb7f2 │ │ │ │ + @ instruction: 0xb7fa │ │ │ │ lsls r4, r1, #1 │ │ │ │ - cbz r0, 34ce20 >::_M_default_append(unsigned int)@@Base+0xca25c> │ │ │ │ + cbz r0, 34ce22 >::_M_default_append(unsigned int)@@Base+0xca25e> │ │ │ │ lsls r4, r1, #1 │ │ │ │ - cbz r0, 34cdfc >::_M_default_append(unsigned int)@@Base+0xca238> │ │ │ │ + cbz r0, 34cdfe >::_M_default_append(unsigned int)@@Base+0xca23a> │ │ │ │ lsls r4, r1, #1 │ │ │ │ - str r4, [sp, #432] @ 0x1b0 │ │ │ │ + str r4, [sp, #464] @ 0x1d0 │ │ │ │ lsls r1, r1, #1 │ │ │ │ - cbz r2, 34ce1c >::_M_default_append(unsigned int)@@Base+0xca258> │ │ │ │ + cbz r2, 34ce1e >::_M_default_append(unsigned int)@@Base+0xca25a> │ │ │ │ lsls r4, r1, #1 │ │ │ │ - @ instruction: 0xb6b0 │ │ │ │ + @ instruction: 0xb6b8 │ │ │ │ lsls r4, r1, #1 │ │ │ │ - @ instruction: 0xb6b0 │ │ │ │ + @ instruction: 0xb6b8 │ │ │ │ lsls r4, r1, #1 │ │ │ │ - push {r2, r4, r5} │ │ │ │ + push {r2, r3, r4, r5} │ │ │ │ lsls r4, r1, #1 │ │ │ │ - uxtb r6, r3 │ │ │ │ + uxtb r6, r4 │ │ │ │ lsls r4, r1, #1 │ │ │ │ - @ instruction: 0xb68a │ │ │ │ + @ instruction: 0xb692 │ │ │ │ lsls r4, r1, #1 │ │ │ │ - cbz r4, 34ce2a >::_M_default_append(unsigned int)@@Base+0xca266> │ │ │ │ + cbz r4, 34ce2c >::_M_default_append(unsigned int)@@Base+0xca268> │ │ │ │ lsls r4, r1, #1 │ │ │ │ - uxth r0, r0 │ │ │ │ + uxth r0, r1 │ │ │ │ lsls r4, r1, #1 │ │ │ │ subs r2, r1, #7 │ │ │ │ lsls r5, r2, #1 │ │ │ │ - uxtb r0, r3 │ │ │ │ + uxtb r0, r4 │ │ │ │ lsls r4, r1, #1 │ │ │ │ - push {r3, r4, r5, r6, r7, lr} │ │ │ │ + @ instruction: 0xb600 │ │ │ │ lsls r4, r1, #1 │ │ │ │ - cbz r6, 34ce18 >::_M_default_append(unsigned int)@@Base+0xca254> │ │ │ │ + cbz r6, 34ce1a >::_M_default_append(unsigned int)@@Base+0xca256> │ │ │ │ lsls r4, r1, #1 │ │ │ │ - str r3, [sp, #88] @ 0x58 │ │ │ │ + str r3, [sp, #120] @ 0x78 │ │ │ │ lsls r1, r1, #1 │ │ │ │ - sxtb r0, r1 │ │ │ │ + sxtb r0, r2 │ │ │ │ lsls r4, r1, #1 │ │ │ │ - sxtb r4, r3 │ │ │ │ + sxtb r4, r4 │ │ │ │ lsls r4, r1, #1 │ │ │ │ - sxtb r2, r3 │ │ │ │ + sxtb r2, r4 │ │ │ │ lsls r4, r1, #1 │ │ │ │ - push {r1, r3, r6, lr} │ │ │ │ + push {r1, r4, r6, lr} │ │ │ │ lsls r4, r1, #1 │ │ │ │ - cbz r6, 34cdfe >::_M_default_append(unsigned int)@@Base+0xca23a> │ │ │ │ + cbz r6, 34ce00 >::_M_default_append(unsigned int)@@Base+0xca23c> │ │ │ │ lsls r4, r1, #1 │ │ │ │ - sub sp, #440 @ 0x1b8 │ │ │ │ + sub sp, #472 @ 0x1d8 │ │ │ │ lsls r4, r1, #1 │ │ │ │ - str r2, [sp, #184] @ 0xb8 │ │ │ │ + str r2, [sp, #216] @ 0xd8 │ │ │ │ lsls r1, r1, #1 │ │ │ │ - sub sp, #312 @ 0x138 │ │ │ │ + sub sp, #344 @ 0x158 │ │ │ │ lsls r4, r1, #1 │ │ │ │ - str r2, [sp, #56] @ 0x38 │ │ │ │ + str r2, [sp, #88] @ 0x58 │ │ │ │ lsls r1, r1, #1 │ │ │ │ - sub sp, #216 @ 0xd8 │ │ │ │ + sub sp, #248 @ 0xf8 │ │ │ │ lsls r4, r1, #1 │ │ │ │ - str r1, [sp, #976] @ 0x3d0 │ │ │ │ + str r1, [sp, #1008] @ 0x3f0 │ │ │ │ lsls r1, r1, #1 │ │ │ │ - sub sp, #112 @ 0x70 │ │ │ │ + sub sp, #144 @ 0x90 │ │ │ │ lsls r4, r1, #1 │ │ │ │ - str r1, [sp, #872] @ 0x368 │ │ │ │ + str r1, [sp, #904] @ 0x388 │ │ │ │ lsls r1, r1, #1 │ │ │ │ - add sp, #496 @ 0x1f0 │ │ │ │ + sub sp, #16 │ │ │ │ lsls r4, r1, #1 │ │ │ │ - cbz r2, 34ce92 >::_M_default_append(unsigned int)@@Base+0xca2ce> │ │ │ │ + cbz r2, 34ce94 >::_M_default_append(unsigned int)@@Base+0xca2d0> │ │ │ │ lsls r4, r1, #1 │ │ │ │ - add sp, #344 @ 0x158 │ │ │ │ + add sp, #376 @ 0x178 │ │ │ │ lsls r4, r1, #1 │ │ │ │ - str r1, [sp, #600] @ 0x258 │ │ │ │ + str r1, [sp, #632] @ 0x278 │ │ │ │ lsls r1, r1, #1 │ │ │ │ - add sp, #248 @ 0xf8 │ │ │ │ + add sp, #280 @ 0x118 │ │ │ │ lsls r4, r1, #1 │ │ │ │ - str r1, [sp, #496] @ 0x1f0 │ │ │ │ + str r1, [sp, #528] @ 0x210 │ │ │ │ lsls r1, r1, #1 │ │ │ │ - add sp, #144 @ 0x90 │ │ │ │ + add sp, #176 @ 0xb0 │ │ │ │ lsls r4, r1, #1 │ │ │ │ - str r1, [sp, #392] @ 0x188 │ │ │ │ + str r1, [sp, #424] @ 0x1a8 │ │ │ │ lsls r1, r1, #1 │ │ │ │ - add r7, sp, #1000 @ 0x3e8 │ │ │ │ + add sp, #8 │ │ │ │ lsls r4, r1, #1 │ │ │ │ - str r1, [sp, #232] @ 0xe8 │ │ │ │ + str r1, [sp, #264] @ 0x108 │ │ │ │ lsls r1, r1, #1 │ │ │ │ - add r7, sp, #904 @ 0x388 │ │ │ │ + add r7, sp, #936 @ 0x3a8 │ │ │ │ lsls r4, r1, #1 │ │ │ │ - str r1, [sp, #128] @ 0x80 │ │ │ │ + str r1, [sp, #160] @ 0xa0 │ │ │ │ lsls r1, r1, #1 │ │ │ │ - add r7, sp, #624 @ 0x270 │ │ │ │ + add r7, sp, #656 @ 0x290 │ │ │ │ lsls r4, r1, #1 │ │ │ │ - add r7, sp, #488 @ 0x1e8 │ │ │ │ + add r7, sp, #520 @ 0x208 │ │ │ │ lsls r4, r1, #1 │ │ │ │ - str r0, [sp, #744] @ 0x2e8 │ │ │ │ + str r0, [sp, #776] @ 0x308 │ │ │ │ lsls r1, r1, #1 │ │ │ │ push {r3, r4, r5, lr} │ │ │ │ mov.w ip, #4096 @ 0x1000 │ │ │ │ sub.w ip, sp, ip │ │ │ │ str.w r0, [ip, #4080] @ 0xff0 │ │ │ │ ldr.w r3, [r0, #1048] @ 0x418 │ │ │ │ mov r4, r0 │ │ │ │ @@ -956145,33 +956146,33 @@ │ │ │ │ add r1, pc │ │ │ │ blx 12150 │ │ │ │ cmp r0, #0 │ │ │ │ bne.n 34ceb0 >::_M_default_append(unsigned int)@@Base+0xca2ec> │ │ │ │ movs r3, #2 │ │ │ │ str r3, [r4, #0] │ │ │ │ pop {r3, r4, r5, pc} │ │ │ │ - add r6, sp, #136 @ 0x88 │ │ │ │ + add r6, sp, #168 @ 0xa8 │ │ │ │ lsls r4, r1, #1 │ │ │ │ - add r6, sp, #832 @ 0x340 │ │ │ │ + add r6, sp, #864 @ 0x360 │ │ │ │ lsls r4, r1, #1 │ │ │ │ - add r5, sp, #968 @ 0x3c8 │ │ │ │ + add r5, sp, #1000 @ 0x3e8 │ │ │ │ lsls r4, r1, #1 │ │ │ │ - add r6, sp, #640 @ 0x280 │ │ │ │ + add r6, sp, #672 @ 0x2a0 │ │ │ │ lsls r4, r1, #1 │ │ │ │ - sub sp, #368 @ 0x170 │ │ │ │ + sub sp, #400 @ 0x190 │ │ │ │ lsls r4, r1, #1 │ │ │ │ - sub sp, #328 @ 0x148 │ │ │ │ + sub sp, #360 @ 0x168 │ │ │ │ lsls r4, r1, #1 │ │ │ │ - sub sp, #328 @ 0x148 │ │ │ │ + sub sp, #360 @ 0x168 │ │ │ │ lsls r4, r1, #1 │ │ │ │ - add r5, sp, #440 @ 0x1b8 │ │ │ │ + add r5, sp, #472 @ 0x1d8 │ │ │ │ lsls r4, r1, #1 │ │ │ │ - add r6, sp, #112 @ 0x70 │ │ │ │ + add r6, sp, #144 @ 0x90 │ │ │ │ lsls r4, r1, #1 │ │ │ │ - cbz r4, 34cfa2 >::_M_default_append(unsigned int)@@Base+0xca3de> │ │ │ │ + cbz r4, 34cfa4 >::_M_default_append(unsigned int)@@Base+0xca3e0> │ │ │ │ lsls r4, r1, #1 │ │ │ │ stmdb sp!, {r4, r5, r6, r7, r8, r9, sl, fp, lr} │ │ │ │ mov.w ip, #4096 @ 0x1000 │ │ │ │ vpush {d8} │ │ │ │ sub.w ip, sp, ip │ │ │ │ str.w r0, [ip, #3944] @ 0xf68 │ │ │ │ ldr.w r2, [pc, #1712] @ 34d64c >::_M_default_append(unsigned int)@@Base+0xcaa88> │ │ │ │ @@ -956785,123 +956786,123 @@ │ │ │ │ bl 17e10 │ │ │ │ b.n 34d29e >::_M_default_append(unsigned int)@@Base+0xca6da> │ │ │ │ blx 1172c <__stack_chk_fail@plt> │ │ │ │ subs r0, r5, r1 │ │ │ │ lsls r5, r2, #1 │ │ │ │ asrs r0, r7, #6 │ │ │ │ movs r0, r0 │ │ │ │ - add r4, sp, #664 @ 0x298 │ │ │ │ + add r4, sp, #696 @ 0x2b8 │ │ │ │ lsls r4, r1, #1 │ │ │ │ - cbz r4, 34d664 >::_M_default_append(unsigned int)@@Base+0xcaaa0> │ │ │ │ + cbz r4, 34d666 >::_M_default_append(unsigned int)@@Base+0xcaaa2> │ │ │ │ lsls r4, r1, #1 │ │ │ │ - add r4, sp, #256 @ 0x100 │ │ │ │ + add r4, sp, #288 @ 0x120 │ │ │ │ lsls r4, r1, #1 │ │ │ │ - add r5, sp, #608 @ 0x260 │ │ │ │ + add r5, sp, #640 @ 0x280 │ │ │ │ lsls r4, r1, #1 │ │ │ │ - sub sp, #0 │ │ │ │ + sub sp, #32 │ │ │ │ lsls r4, r1, #1 │ │ │ │ - add r3, sp, #408 @ 0x198 │ │ │ │ + add r3, sp, #440 @ 0x1b8 │ │ │ │ lsls r4, r1, #1 │ │ │ │ adds r0, r5, r2 │ │ │ │ lsls r5, r2, #1 │ │ │ │ - add r3, sp, #80 @ 0x50 │ │ │ │ + add r3, sp, #112 @ 0x70 │ │ │ │ lsls r4, r1, #1 │ │ │ │ - add r6, sp, #584 @ 0x248 │ │ │ │ + add r6, sp, #616 @ 0x268 │ │ │ │ lsls r4, r1, #1 │ │ │ │ - add r3, sp, #664 @ 0x298 │ │ │ │ + add r3, sp, #696 @ 0x2b8 │ │ │ │ lsls r4, r1, #1 │ │ │ │ - add r7, sp, #472 @ 0x1d8 │ │ │ │ + add r7, sp, #504 @ 0x1f8 │ │ │ │ lsls r4, r1, #1 │ │ │ │ - add r6, sp, #416 @ 0x1a0 │ │ │ │ + add r6, sp, #448 @ 0x1c0 │ │ │ │ lsls r4, r1, #1 │ │ │ │ - add r3, sp, #944 @ 0x3b0 │ │ │ │ + add r3, sp, #976 @ 0x3d0 │ │ │ │ lsls r4, r1, #1 │ │ │ │ - add r2, sp, #120 @ 0x78 │ │ │ │ + add r2, sp, #152 @ 0x98 │ │ │ │ lsls r4, r1, #1 │ │ │ │ - ldrh r4, [r3, #26] │ │ │ │ + ldrh r4, [r4, #26] │ │ │ │ lsls r1, r1, #1 │ │ │ │ - add r6, sp, #696 @ 0x2b8 │ │ │ │ + add r6, sp, #728 @ 0x2d8 │ │ │ │ lsls r4, r1, #1 │ │ │ │ - add r5, sp, #648 @ 0x288 │ │ │ │ + add r5, sp, #680 @ 0x2a8 │ │ │ │ lsls r4, r1, #1 │ │ │ │ - add r0, sp, #928 @ 0x3a0 │ │ │ │ + add r0, sp, #960 @ 0x3c0 │ │ │ │ lsls r4, r1, #1 │ │ │ │ - add r0, sp, #808 @ 0x328 │ │ │ │ + add r0, sp, #840 @ 0x348 │ │ │ │ lsls r4, r1, #1 │ │ │ │ - ldrh r2, [r1, #16] │ │ │ │ + ldrh r2, [r2, #16] │ │ │ │ lsls r1, r1, #1 │ │ │ │ - add r0, sp, #704 @ 0x2c0 │ │ │ │ + add r0, sp, #736 @ 0x2e0 │ │ │ │ lsls r4, r1, #1 │ │ │ │ - add r4, sp, #816 @ 0x330 │ │ │ │ + add r4, sp, #848 @ 0x350 │ │ │ │ lsls r4, r1, #1 │ │ │ │ - add r1, sp, #288 @ 0x120 │ │ │ │ + add r1, sp, #320 @ 0x140 │ │ │ │ lsls r4, r1, #1 │ │ │ │ - add r0, sp, #480 @ 0x1e0 │ │ │ │ + add r0, sp, #512 @ 0x200 │ │ │ │ lsls r4, r1, #1 │ │ │ │ - add r4, sp, #144 @ 0x90 │ │ │ │ + add r4, sp, #176 @ 0xb0 │ │ │ │ lsls r4, r1, #1 │ │ │ │ - add r1, sp, #24 │ │ │ │ + add r1, sp, #56 @ 0x38 │ │ │ │ lsls r4, r1, #1 │ │ │ │ - add r0, sp, #224 @ 0xe0 │ │ │ │ + add r0, sp, #256 @ 0x100 │ │ │ │ lsls r4, r1, #1 │ │ │ │ - add r4, sp, #720 @ 0x2d0 │ │ │ │ + add r4, sp, #752 @ 0x2f0 │ │ │ │ lsls r4, r1, #1 │ │ │ │ - add r0, sp, #816 @ 0x330 │ │ │ │ + add r0, sp, #848 @ 0x350 │ │ │ │ lsls r4, r1, #1 │ │ │ │ - add r0, sp, #592 @ 0x250 │ │ │ │ + add r0, sp, #624 @ 0x270 │ │ │ │ lsls r4, r1, #1 │ │ │ │ - add r7, pc, #992 @ (adr r7, 34dab0 >::_M_default_append(unsigned int)@@Base+0xcaeec>) │ │ │ │ + add r0, sp, #0 │ │ │ │ lsls r4, r1, #1 │ │ │ │ - add r3, sp, #656 @ 0x290 │ │ │ │ + add r3, sp, #688 @ 0x2b0 │ │ │ │ lsls r4, r1, #1 │ │ │ │ - add r0, sp, #536 @ 0x218 │ │ │ │ + add r0, sp, #568 @ 0x238 │ │ │ │ lsls r4, r1, #1 │ │ │ │ - add r0, sp, #328 @ 0x148 │ │ │ │ + add r0, sp, #360 @ 0x168 │ │ │ │ lsls r4, r1, #1 │ │ │ │ - add r0, sp, #312 @ 0x138 │ │ │ │ + add r0, sp, #344 @ 0x158 │ │ │ │ lsls r4, r1, #1 │ │ │ │ - add r7, pc, #560 @ (adr r7, 34d914 >::_M_default_append(unsigned int)@@Base+0xcad50>) │ │ │ │ + add r7, pc, #592 @ (adr r7, 34d934 >::_M_default_append(unsigned int)@@Base+0xcad70>) │ │ │ │ lsls r4, r1, #1 │ │ │ │ - ldrh r4, [r1, #6] │ │ │ │ + ldrh r4, [r2, #6] │ │ │ │ lsls r1, r1, #1 │ │ │ │ - add r7, pc, #464 @ (adr r7, 34d8bc >::_M_default_append(unsigned int)@@Base+0xcacf8>) │ │ │ │ + add r7, pc, #496 @ (adr r7, 34d8dc >::_M_default_append(unsigned int)@@Base+0xcad18>) │ │ │ │ lsls r4, r1, #1 │ │ │ │ - ldrh r2, [r6, #4] │ │ │ │ + ldrh r2, [r7, #4] │ │ │ │ lsls r1, r1, #1 │ │ │ │ - add r7, pc, #360 @ (adr r7, 34d85c >::_M_default_append(unsigned int)@@Base+0xcac98>) │ │ │ │ + add r7, pc, #392 @ (adr r7, 34d87c >::_M_default_append(unsigned int)@@Base+0xcacb8>) │ │ │ │ lsls r4, r1, #1 │ │ │ │ - ldrh r0, [r3, #4] │ │ │ │ + ldrh r0, [r4, #4] │ │ │ │ lsls r1, r1, #1 │ │ │ │ - add r7, pc, #192 @ (adr r7, 34d7bc >::_M_default_append(unsigned int)@@Base+0xcabf8>) │ │ │ │ + add r7, pc, #224 @ (adr r7, 34d7dc >::_M_default_append(unsigned int)@@Base+0xcac18>) │ │ │ │ lsls r4, r1, #1 │ │ │ │ - ldrh r0, [r6, #2] │ │ │ │ + ldrh r0, [r7, #2] │ │ │ │ lsls r1, r1, #1 │ │ │ │ - add r7, pc, #752 @ (adr r7, 34d9f4 >::_M_default_append(unsigned int)@@Base+0xcae30>) │ │ │ │ + add r7, pc, #784 @ (adr r7, 34da14 >::_M_default_append(unsigned int)@@Base+0xcae50>) │ │ │ │ lsls r4, r1, #1 │ │ │ │ - add r6, pc, #976 @ (adr r6, 34dad8 >::_M_default_append(unsigned int)@@Base+0xcaf14>) │ │ │ │ + add r6, pc, #1008 @ (adr r6, 34daf8 >::_M_default_append(unsigned int)@@Base+0xcaf34>) │ │ │ │ lsls r4, r1, #1 │ │ │ │ - ldrh r4, [r6, #0] │ │ │ │ + ldrh r4, [r7, #0] │ │ │ │ lsls r1, r1, #1 │ │ │ │ - add r6, pc, #856 @ (adr r6, 34da68 >::_M_default_append(unsigned int)@@Base+0xcaea4>) │ │ │ │ + add r6, pc, #888 @ (adr r6, 34da88 >::_M_default_append(unsigned int)@@Base+0xcaec4>) │ │ │ │ lsls r4, r1, #1 │ │ │ │ - add r3, sp, #80 @ 0x50 │ │ │ │ + add r3, sp, #112 @ 0x70 │ │ │ │ lsls r4, r1, #1 │ │ │ │ - add r7, pc, #448 @ (adr r7, 34d8d8 >::_M_default_append(unsigned int)@@Base+0xcad14>) │ │ │ │ + add r7, pc, #480 @ (adr r7, 34d8f8 >::_M_default_append(unsigned int)@@Base+0xcad34>) │ │ │ │ lsls r4, r1, #1 │ │ │ │ - add r6, pc, #680 @ (adr r6, 34d9c4 >::_M_default_append(unsigned int)@@Base+0xcae00>) │ │ │ │ + add r6, pc, #712 @ (adr r6, 34d9e4 >::_M_default_append(unsigned int)@@Base+0xcae20>) │ │ │ │ lsls r4, r1, #1 │ │ │ │ - strh r0, [r5, #62] @ 0x3e │ │ │ │ + strh r0, [r6, #62] @ 0x3e │ │ │ │ lsls r1, r1, #1 │ │ │ │ - add r6, pc, #576 @ (adr r6, 34d964 >::_M_default_append(unsigned int)@@Base+0xcada0>) │ │ │ │ + add r6, pc, #608 @ (adr r6, 34d984 >::_M_default_append(unsigned int)@@Base+0xcadc0>) │ │ │ │ lsls r4, r1, #1 │ │ │ │ - strh r6, [r1, #62] @ 0x3e │ │ │ │ + strh r6, [r2, #62] @ 0x3e │ │ │ │ lsls r1, r1, #1 │ │ │ │ - add r6, pc, #472 @ (adr r6, 34d904 >::_M_default_append(unsigned int)@@Base+0xcad40>) │ │ │ │ + add r6, pc, #504 @ (adr r6, 34d924 >::_M_default_append(unsigned int)@@Base+0xcad60>) │ │ │ │ lsls r4, r1, #1 │ │ │ │ - strh r4, [r6, #60] @ 0x3c │ │ │ │ + strh r4, [r7, #60] @ 0x3c │ │ │ │ lsls r1, r1, #1 │ │ │ │ stmdb sp!, {r4, r5, r6, r7, r8, r9, sl, fp, lr} │ │ │ │ mov.w ip, #4096 @ 0x1000 │ │ │ │ sub.w ip, sp, ip │ │ │ │ str.w r0, [ip, #3712] @ 0xe80 │ │ │ │ mov r5, r0 │ │ │ │ ldr.w r0, [pc, #1176] @ 34dbdc >::_M_default_append(unsigned int)@@Base+0xcb018> │ │ │ │ @@ -957349,95 +957350,95 @@ │ │ │ │ bl 17e10 │ │ │ │ b.n 34d894 >::_M_default_append(unsigned int)@@Base+0xcacd0> │ │ │ │ blx 1172c <__stack_chk_fail@plt> │ │ │ │ asrs r0, r0, #11 │ │ │ │ lsls r5, r2, #1 │ │ │ │ asrs r0, r7, #6 │ │ │ │ movs r0, r0 │ │ │ │ - add r0, pc, #480 @ (adr r0, 34ddc8 >::_M_default_append(unsigned int)@@Base+0xcb204>) │ │ │ │ + add r0, pc, #512 @ (adr r0, 34dde8 >::_M_default_append(unsigned int)@@Base+0xcb224>) │ │ │ │ lsls r4, r1, #1 │ │ │ │ - add r2, sp, #768 @ 0x300 │ │ │ │ + add r2, sp, #800 @ 0x320 │ │ │ │ lsls r4, r1, #1 │ │ │ │ - add r4, pc, #152 @ (adr r4, 34dc88 >::_M_default_append(unsigned int)@@Base+0xcb0c4>) │ │ │ │ + add r4, pc, #184 @ (adr r4, 34dca8 >::_M_default_append(unsigned int)@@Base+0xcb0e4>) │ │ │ │ lsls r4, r1, #1 │ │ │ │ - strh r6, [r4, #42] @ 0x2a │ │ │ │ + strh r6, [r5, #42] @ 0x2a │ │ │ │ lsls r1, r1, #1 │ │ │ │ asrs r4, r6, #5 │ │ │ │ lsls r5, r2, #1 │ │ │ │ - add r3, pc, #240 @ (adr r3, 34dcec >::_M_default_append(unsigned int)@@Base+0xcb128>) │ │ │ │ + add r3, pc, #272 @ (adr r3, 34dd0c >::_M_default_append(unsigned int)@@Base+0xcb148>) │ │ │ │ lsls r4, r1, #1 │ │ │ │ - strh r4, [r7, #34] @ 0x22 │ │ │ │ + strh r4, [r0, #36] @ 0x24 │ │ │ │ lsls r1, r1, #1 │ │ │ │ - add r3, pc, #8 @ (adr r3, 34dc0c >::_M_default_append(unsigned int)@@Base+0xcb048>) │ │ │ │ + add r3, pc, #40 @ (adr r3, 34dc2c >::_M_default_append(unsigned int)@@Base+0xcb068>) │ │ │ │ lsls r4, r1, #1 │ │ │ │ - strh r2, [r0, #34] @ 0x22 │ │ │ │ + strh r2, [r1, #34] @ 0x22 │ │ │ │ lsls r1, r1, #1 │ │ │ │ - ldmia r1!, {r2, r6, r7} │ │ │ │ + ldmia r1!, {r2, r3, r6, r7} │ │ │ │ lsls r4, r1, #1 │ │ │ │ - add r6, pc, #568 @ (adr r6, 34de48 >::_M_default_append(unsigned int)@@Base+0xcb284>) │ │ │ │ + add r6, pc, #600 @ (adr r6, 34de68 >::_M_default_append(unsigned int)@@Base+0xcb2a4>) │ │ │ │ lsls r4, r1, #1 │ │ │ │ - add r4, pc, #80 @ (adr r4, 34dc64 >::_M_default_append(unsigned int)@@Base+0xcb0a0>) │ │ │ │ + add r4, pc, #112 @ (adr r4, 34dc84 >::_M_default_append(unsigned int)@@Base+0xcb0c0>) │ │ │ │ lsls r4, r1, #1 │ │ │ │ - add r2, pc, #760 @ (adr r2, 34df10 >::_M_default_append(unsigned int)@@Base+0xcb34c>) │ │ │ │ + add r2, pc, #792 @ (adr r2, 34df30 >::_M_default_append(unsigned int)@@Base+0xcb36c>) │ │ │ │ lsls r4, r1, #1 │ │ │ │ - add r6, pc, #248 @ (adr r6, 34dd14 >::_M_default_append(unsigned int)@@Base+0xcb150>) │ │ │ │ + add r6, pc, #280 @ (adr r6, 34dd34 >::_M_default_append(unsigned int)@@Base+0xcb170>) │ │ │ │ lsls r4, r1, #1 │ │ │ │ - add r3, pc, #336 @ (adr r3, 34dd70 >::_M_default_append(unsigned int)@@Base+0xcb1ac>) │ │ │ │ + add r3, pc, #368 @ (adr r3, 34dd90 >::_M_default_append(unsigned int)@@Base+0xcb1cc>) │ │ │ │ lsls r4, r1, #1 │ │ │ │ - add r3, pc, #208 @ (adr r3, 34dcf4 >::_M_default_append(unsigned int)@@Base+0xcb130>) │ │ │ │ + add r3, pc, #240 @ (adr r3, 34dd14 >::_M_default_append(unsigned int)@@Base+0xcb150>) │ │ │ │ lsls r4, r1, #1 │ │ │ │ - add r2, pc, #376 @ (adr r2, 34dda0 >::_M_default_append(unsigned int)@@Base+0xcb1dc>) │ │ │ │ + add r2, pc, #408 @ (adr r2, 34ddc0 >::_M_default_append(unsigned int)@@Base+0xcb1fc>) │ │ │ │ lsls r4, r1, #1 │ │ │ │ - strh r6, [r3, #28] │ │ │ │ + strh r6, [r4, #28] │ │ │ │ lsls r1, r1, #1 │ │ │ │ - add r2, pc, #272 @ (adr r2, 34dd40 >::_M_default_append(unsigned int)@@Base+0xcb17c>) │ │ │ │ + add r2, pc, #304 @ (adr r2, 34dd60 >::_M_default_append(unsigned int)@@Base+0xcb19c>) │ │ │ │ lsls r4, r1, #1 │ │ │ │ - add r7, pc, #768 @ (adr r7, 34df34 >::_M_default_append(unsigned int)@@Base+0xcb370>) │ │ │ │ + add r7, pc, #800 @ (adr r7, 34df54 >::_M_default_append(unsigned int)@@Base+0xcb390>) │ │ │ │ lsls r4, r1, #1 │ │ │ │ - add r2, pc, #856 @ (adr r2, 34df90 >::_M_default_append(unsigned int)@@Base+0xcb3cc>) │ │ │ │ + add r2, pc, #888 @ (adr r2, 34dfb0 >::_M_default_append(unsigned int)@@Base+0xcb3ec>) │ │ │ │ lsls r4, r1, #1 │ │ │ │ - add r2, pc, #576 @ (adr r2, 34de7c >::_M_default_append(unsigned int)@@Base+0xcb2b8>) │ │ │ │ + add r2, pc, #608 @ (adr r2, 34de9c >::_M_default_append(unsigned int)@@Base+0xcb2d8>) │ │ │ │ lsls r4, r1, #1 │ │ │ │ - add r2, pc, #552 @ (adr r2, 34de68 >::_M_default_append(unsigned int)@@Base+0xcb2a4>) │ │ │ │ + add r2, pc, #584 @ (adr r2, 34de88 >::_M_default_append(unsigned int)@@Base+0xcb2c4>) │ │ │ │ lsls r4, r1, #1 │ │ │ │ - add r1, pc, #912 @ (adr r1, 34dfd4 >::_M_default_append(unsigned int)@@Base+0xcb410>) │ │ │ │ + add r1, pc, #944 @ (adr r1, 34dff4 >::_M_default_append(unsigned int)@@Base+0xcb430>) │ │ │ │ lsls r4, r1, #1 │ │ │ │ - strh r4, [r4, #24] │ │ │ │ + strh r4, [r5, #24] │ │ │ │ lsls r1, r1, #1 │ │ │ │ - add r1, pc, #808 @ (adr r1, 34df74 >::_M_default_append(unsigned int)@@Base+0xcb3b0>) │ │ │ │ + add r1, pc, #840 @ (adr r1, 34df94 >::_M_default_append(unsigned int)@@Base+0xcb3d0>) │ │ │ │ lsls r4, r1, #1 │ │ │ │ - strh r2, [r1, #24] │ │ │ │ + strh r2, [r2, #24] │ │ │ │ lsls r1, r1, #1 │ │ │ │ - add r1, pc, #704 @ (adr r1, 34df14 >::_M_default_append(unsigned int)@@Base+0xcb350>) │ │ │ │ + add r1, pc, #736 @ (adr r1, 34df34 >::_M_default_append(unsigned int)@@Base+0xcb370>) │ │ │ │ lsls r4, r1, #1 │ │ │ │ - strh r0, [r6, #22] │ │ │ │ + strh r0, [r7, #22] │ │ │ │ lsls r1, r1, #1 │ │ │ │ - add r1, pc, #600 @ (adr r1, 34deb4 >::_M_default_append(unsigned int)@@Base+0xcb2f0>) │ │ │ │ + add r1, pc, #632 @ (adr r1, 34ded4 >::_M_default_append(unsigned int)@@Base+0xcb310>) │ │ │ │ lsls r4, r1, #1 │ │ │ │ - add r6, pc, #968 @ (adr r6, 34e028 >::_M_default_append(unsigned int)@@Base+0xcb464>) │ │ │ │ + add r6, pc, #1000 @ (adr r6, 34e048 >::_M_default_append(unsigned int)@@Base+0xcb484>) │ │ │ │ lsls r4, r1, #1 │ │ │ │ - add r2, pc, #176 @ (adr r2, 34dd14 >::_M_default_append(unsigned int)@@Base+0xcb150>) │ │ │ │ + add r2, pc, #208 @ (adr r2, 34dd34 >::_M_default_append(unsigned int)@@Base+0xcb170>) │ │ │ │ lsls r4, r1, #1 │ │ │ │ - add r1, pc, #384 @ (adr r1, 34dde8 >::_M_default_append(unsigned int)@@Base+0xcb224>) │ │ │ │ + add r1, pc, #416 @ (adr r1, 34de08 >::_M_default_append(unsigned int)@@Base+0xcb244>) │ │ │ │ lsls r4, r1, #1 │ │ │ │ - add r6, pc, #880 @ (adr r6, 34dfdc >::_M_default_append(unsigned int)@@Base+0xcb418>) │ │ │ │ + add r6, pc, #912 @ (adr r6, 34dffc >::_M_default_append(unsigned int)@@Base+0xcb438>) │ │ │ │ lsls r4, r1, #1 │ │ │ │ - add r1, pc, #968 @ (adr r1, 34e038 >::_M_default_append(unsigned int)@@Base+0xcb474>) │ │ │ │ + add r1, pc, #1000 @ (adr r1, 34e058 >::_M_default_append(unsigned int)@@Base+0xcb494>) │ │ │ │ lsls r4, r1, #1 │ │ │ │ - add r1, pc, #160 @ (adr r1, 34dd14 >::_M_default_append(unsigned int)@@Base+0xcb150>) │ │ │ │ + add r1, pc, #192 @ (adr r1, 34dd34 >::_M_default_append(unsigned int)@@Base+0xcb170>) │ │ │ │ lsls r4, r1, #1 │ │ │ │ - strh r0, [r5, #18] │ │ │ │ + strh r0, [r6, #18] │ │ │ │ lsls r1, r1, #1 │ │ │ │ - add r1, pc, #672 @ (adr r1, 34df1c >::_M_default_append(unsigned int)@@Base+0xcb358>) │ │ │ │ + add r1, pc, #704 @ (adr r1, 34df3c >::_M_default_append(unsigned int)@@Base+0xcb378>) │ │ │ │ lsls r4, r1, #1 │ │ │ │ - add r1, pc, #648 @ (adr r1, 34df08 >::_M_default_append(unsigned int)@@Base+0xcb344>) │ │ │ │ + add r1, pc, #680 @ (adr r1, 34df28 >::_M_default_append(unsigned int)@@Base+0xcb364>) │ │ │ │ lsls r4, r1, #1 │ │ │ │ - add r0, pc, #904 @ (adr r0, 34e00c >::_M_default_append(unsigned int)@@Base+0xcb448>) │ │ │ │ + add r0, pc, #936 @ (adr r0, 34e02c >::_M_default_append(unsigned int)@@Base+0xcb468>) │ │ │ │ lsls r4, r1, #1 │ │ │ │ - add r6, pc, #0 @ (adr r6, 34dc88 >::_M_default_append(unsigned int)@@Base+0xcb0c4>) │ │ │ │ + add r6, pc, #32 @ (adr r6, 34dca8 >::_M_default_append(unsigned int)@@Base+0xcb0e4>) │ │ │ │ lsls r4, r1, #1 │ │ │ │ stmdb sp!, {r4, r5, r6, r7, r8, r9, sl, fp, lr} │ │ │ │ mov.w ip, #4096 @ 0x1000 │ │ │ │ vpush {d8-d9} │ │ │ │ sub.w ip, sp, ip │ │ │ │ str.w r0, [ip, #3688] @ 0xe68 │ │ │ │ mov r5, r0 │ │ │ │ @@ -957999,117 +958000,117 @@ │ │ │ │ b.n 34dd5c >::_M_default_append(unsigned int)@@Base+0xcb198> │ │ │ │ blx 1172c <__stack_chk_fail@plt> │ │ │ │ nop │ │ │ │ lsrs r4, r4, #21 │ │ │ │ lsls r5, r2, #1 │ │ │ │ asrs r0, r7, #6 │ │ │ │ movs r0, r0 │ │ │ │ - ldrh r6, [r7, #40] @ 0x28 │ │ │ │ + ldrh r6, [r0, #42] @ 0x2a │ │ │ │ lsls r1, r1, #1 │ │ │ │ - ldr r2, [pc, #952] @ (34e690 >::_M_default_append(unsigned int)@@Base+0xcbacc>) │ │ │ │ + ldr r2, [pc, #984] @ (34e6b0 >::_M_default_append(unsigned int)@@Base+0xcbaec>) │ │ │ │ lsls r1, r1, #1 │ │ │ │ - ldr r7, [sp, #520] @ 0x208 │ │ │ │ + ldr r7, [sp, #552] @ 0x228 │ │ │ │ lsls r4, r1, #1 │ │ │ │ - add r5, pc, #640 @ (adr r5, 34e560 >::_M_default_append(unsigned int)@@Base+0xcb99c>) │ │ │ │ + add r5, pc, #672 @ (adr r5, 34e580 >::_M_default_append(unsigned int)@@Base+0xcb9bc>) │ │ │ │ lsls r4, r1, #1 │ │ │ │ - add r0, pc, #80 @ (adr r0, 34e334 >::_M_default_append(unsigned int)@@Base+0xcb770>) │ │ │ │ + add r0, pc, #112 @ (adr r0, 34e354 >::_M_default_append(unsigned int)@@Base+0xcb790>) │ │ │ │ lsls r4, r1, #1 │ │ │ │ lsrs r0, r5, #18 │ │ │ │ lsls r5, r2, #1 │ │ │ │ - ldr r6, [sp, #160] @ 0xa0 │ │ │ │ + ldr r6, [sp, #192] @ 0xc0 │ │ │ │ lsls r4, r1, #1 │ │ │ │ - ldrb r6, [r4, #29] │ │ │ │ + ldrb r6, [r5, #29] │ │ │ │ lsls r1, r1, #1 │ │ │ │ - ldr r5, [sp, #776] @ 0x308 │ │ │ │ + ldr r5, [sp, #808] @ 0x328 │ │ │ │ lsls r4, r1, #1 │ │ │ │ - add r4, pc, #480 @ (adr r4, 34e4d8 >::_M_default_append(unsigned int)@@Base+0xcb914>) │ │ │ │ + add r4, pc, #512 @ (adr r4, 34e4f8 >::_M_default_append(unsigned int)@@Base+0xcb934>) │ │ │ │ lsls r4, r1, #1 │ │ │ │ - ldr r4, [sp, #912] @ 0x390 │ │ │ │ + ldr r4, [sp, #944] @ 0x3b0 │ │ │ │ lsls r4, r1, #1 │ │ │ │ - ldr r4, [sp, #840] @ 0x348 │ │ │ │ + ldr r4, [sp, #872] @ 0x368 │ │ │ │ lsls r4, r1, #1 │ │ │ │ - ldrb r2, [r2, #24] │ │ │ │ + ldrb r2, [r3, #24] │ │ │ │ lsls r1, r1, #1 │ │ │ │ - ldr r4, [sp, #480] @ 0x1e0 │ │ │ │ + ldr r4, [sp, #512] @ 0x200 │ │ │ │ lsls r4, r1, #1 │ │ │ │ - add r3, pc, #448 @ (adr r3, 34e4cc >::_M_default_append(unsigned int)@@Base+0xcb908>) │ │ │ │ + add r3, pc, #480 @ (adr r3, 34e4ec >::_M_default_append(unsigned int)@@Base+0xcb928>) │ │ │ │ lsls r4, r1, #1 │ │ │ │ - ldr r4, [sp, #168] @ 0xa8 │ │ │ │ + ldr r4, [sp, #200] @ 0xc8 │ │ │ │ lsls r4, r1, #1 │ │ │ │ - ldr r7, [sp, #680] @ 0x2a8 │ │ │ │ + ldr r7, [sp, #712] @ 0x2c8 │ │ │ │ lsls r4, r1, #1 │ │ │ │ - ldr r4, [sp, #768] @ 0x300 │ │ │ │ + ldr r4, [sp, #800] @ 0x320 │ │ │ │ lsls r4, r1, #1 │ │ │ │ - ldr r4, [sp, #696] @ 0x2b8 │ │ │ │ + ldr r4, [sp, #728] @ 0x2d8 │ │ │ │ lsls r4, r1, #1 │ │ │ │ - ldr r3, [sp, #920] @ 0x398 │ │ │ │ + ldr r3, [sp, #952] @ 0x3b8 │ │ │ │ lsls r4, r1, #1 │ │ │ │ - add r2, pc, #280 @ (adr r2, 34e43c >::_M_default_append(unsigned int)@@Base+0xcb878>) │ │ │ │ + add r2, pc, #312 @ (adr r2, 34e45c >::_M_default_append(unsigned int)@@Base+0xcb898>) │ │ │ │ lsls r4, r1, #1 │ │ │ │ - ldr r4, [sp, #480] @ 0x1e0 │ │ │ │ + ldr r4, [sp, #512] @ 0x200 │ │ │ │ lsls r4, r1, #1 │ │ │ │ - ldr r3, [sp, #712] @ 0x2c8 │ │ │ │ + ldr r3, [sp, #744] @ 0x2e8 │ │ │ │ lsls r4, r1, #1 │ │ │ │ - add r2, pc, #184 @ (adr r2, 34e3e8 >::_M_default_append(unsigned int)@@Base+0xcb824>) │ │ │ │ + add r2, pc, #216 @ (adr r2, 34e408 >::_M_default_append(unsigned int)@@Base+0xcb844>) │ │ │ │ lsls r4, r1, #1 │ │ │ │ - ldr r4, [sp, #272] @ 0x110 │ │ │ │ + ldr r4, [sp, #304] @ 0x130 │ │ │ │ lsls r4, r1, #1 │ │ │ │ - ldr r3, [sp, #504] @ 0x1f8 │ │ │ │ + ldr r3, [sp, #536] @ 0x218 │ │ │ │ lsls r4, r1, #1 │ │ │ │ - add r2, pc, #104 @ (adr r2, 34e3a4 >::_M_default_append(unsigned int)@@Base+0xcb7e0>) │ │ │ │ + add r2, pc, #136 @ (adr r2, 34e3c4 >::_M_default_append(unsigned int)@@Base+0xcb800>) │ │ │ │ lsls r4, r1, #1 │ │ │ │ - ldr r4, [sp, #64] @ 0x40 │ │ │ │ + ldr r4, [sp, #96] @ 0x60 │ │ │ │ lsls r4, r1, #1 │ │ │ │ - ldr r3, [sp, #296] @ 0x128 │ │ │ │ + ldr r3, [sp, #328] @ 0x148 │ │ │ │ lsls r4, r1, #1 │ │ │ │ - add r2, pc, #56 @ (adr r2, 34e380 >::_M_default_append(unsigned int)@@Base+0xcb7bc>) │ │ │ │ + add r2, pc, #88 @ (adr r2, 34e3a0 >::_M_default_append(unsigned int)@@Base+0xcb7dc>) │ │ │ │ lsls r4, r1, #1 │ │ │ │ - ldr r3, [sp, #880] @ 0x370 │ │ │ │ + ldr r3, [sp, #912] @ 0x390 │ │ │ │ lsls r4, r1, #1 │ │ │ │ - ldr r3, [sp, #80] @ 0x50 │ │ │ │ + ldr r3, [sp, #112] @ 0x70 │ │ │ │ lsls r4, r1, #1 │ │ │ │ - ldrb r4, [r2, #17] │ │ │ │ + ldrb r4, [r3, #17] │ │ │ │ lsls r1, r1, #1 │ │ │ │ - ldr r2, [sp, #992] @ 0x3e0 │ │ │ │ + ldr r3, [sp, #0] │ │ │ │ lsls r4, r1, #1 │ │ │ │ - ldrb r0, [r7, #16] │ │ │ │ + ldrb r0, [r0, #17] │ │ │ │ lsls r1, r1, #1 │ │ │ │ - ldr r2, [sp, #888] @ 0x378 │ │ │ │ + ldr r2, [sp, #920] @ 0x398 │ │ │ │ lsls r4, r1, #1 │ │ │ │ - add r1, pc, #760 @ (adr r1, 34e65c >::_M_default_append(unsigned int)@@Base+0xcba98>) │ │ │ │ + add r1, pc, #792 @ (adr r1, 34e67c >::_M_default_append(unsigned int)@@Base+0xcbab8>) │ │ │ │ lsls r4, r1, #1 │ │ │ │ - ldr r3, [sp, #432] @ 0x1b0 │ │ │ │ + ldr r3, [sp, #464] @ 0x1d0 │ │ │ │ lsls r4, r1, #1 │ │ │ │ - ldr r2, [sp, #656] @ 0x290 │ │ │ │ + ldr r2, [sp, #688] @ 0x2b0 │ │ │ │ lsls r4, r1, #1 │ │ │ │ - ldrb r4, [r4, #15] │ │ │ │ + ldrb r4, [r5, #15] │ │ │ │ lsls r1, r1, #1 │ │ │ │ - ldr r2, [sp, #544] @ 0x220 │ │ │ │ + ldr r2, [sp, #576] @ 0x240 │ │ │ │ lsls r4, r1, #1 │ │ │ │ - ldrb r0, [r1, #15] │ │ │ │ + ldrb r0, [r2, #15] │ │ │ │ lsls r1, r1, #1 │ │ │ │ - ldr r2, [sp, #440] @ 0x1b8 │ │ │ │ + ldr r2, [sp, #472] @ 0x1d8 │ │ │ │ lsls r4, r1, #1 │ │ │ │ - ldrb r4, [r5, #14] │ │ │ │ + ldrb r4, [r6, #14] │ │ │ │ lsls r1, r1, #1 │ │ │ │ - ldr r2, [sp, #320] @ 0x140 │ │ │ │ + ldr r2, [sp, #352] @ 0x160 │ │ │ │ lsls r4, r1, #1 │ │ │ │ - ldrb r6, [r1, #14] │ │ │ │ + ldrb r6, [r2, #14] │ │ │ │ lsls r1, r1, #1 │ │ │ │ - ldr r2, [sp, #192] @ 0xc0 │ │ │ │ + ldr r2, [sp, #224] @ 0xe0 │ │ │ │ lsls r4, r1, #1 │ │ │ │ - add r0, pc, #56 @ (adr r0, 34e3c8 >::_M_default_append(unsigned int)@@Base+0xcb804>) │ │ │ │ + add r0, pc, #88 @ (adr r0, 34e3e8 >::_M_default_append(unsigned int)@@Base+0xcb824>) │ │ │ │ lsls r4, r1, #1 │ │ │ │ - ldr r2, [sp, #88] @ 0x58 │ │ │ │ + ldr r2, [sp, #120] @ 0x78 │ │ │ │ lsls r4, r1, #1 │ │ │ │ - ldrb r6, [r2, #13] │ │ │ │ + ldrb r6, [r3, #13] │ │ │ │ lsls r1, r1, #1 │ │ │ │ - ldr r1, [sp, #1000] @ 0x3e8 │ │ │ │ + ldr r2, [sp, #8] │ │ │ │ lsls r4, r1, #1 │ │ │ │ - ldrb r2, [r7, #12] │ │ │ │ + ldrb r2, [r0, #13] │ │ │ │ lsls r1, r1, #1 │ │ │ │ stmdb sp!, {r4, r5, r6, r7, r8, r9, sl, fp, lr} │ │ │ │ mov.w ip, #4096 @ 0x1000 │ │ │ │ vpush {d8-d10} │ │ │ │ sub.w ip, sp, ip │ │ │ │ str.w r0, [ip, #2616] @ 0xa38 │ │ │ │ mov r5, r0 │ │ │ │ @@ -958482,37 +958483,37 @@ │ │ │ │ movs r0, r0 │ │ │ │ movs r0, r0 │ │ │ │ movs r0, r0 │ │ │ │ lsls r6, r1, #25 │ │ │ │ lsls r5, r2, #1 │ │ │ │ asrs r0, r7, #6 │ │ │ │ movs r0, r0 │ │ │ │ - ldr r2, [sp, #48] @ 0x30 │ │ │ │ + ldr r2, [sp, #80] @ 0x50 │ │ │ │ lsls r4, r1, #1 │ │ │ │ - ldrb r0, [r6, #1] │ │ │ │ + ldrb r0, [r7, #1] │ │ │ │ lsls r4, r1, #1 │ │ │ │ - cmp r7, #8 │ │ │ │ + cmp r7, #16 │ │ │ │ lsls r4, r1, #1 │ │ │ │ - str r7, [sp, #1016] @ 0x3f8 │ │ │ │ + ldr r0, [sp, #24] │ │ │ │ lsls r4, r1, #1 │ │ │ │ - ldr r0, [sp, #680] @ 0x2a8 │ │ │ │ + ldr r0, [sp, #712] @ 0x2c8 │ │ │ │ lsls r4, r1, #1 │ │ │ │ - str r3, [sp, #16] │ │ │ │ + str r3, [sp, #48] @ 0x30 │ │ │ │ lsls r4, r1, #1 │ │ │ │ - str r6, [sp, #888] @ 0x378 │ │ │ │ + str r6, [sp, #920] @ 0x398 │ │ │ │ lsls r4, r1, #1 │ │ │ │ - str r6, [sp, #544] @ 0x220 │ │ │ │ + str r6, [sp, #576] @ 0x240 │ │ │ │ lsls r4, r1, #1 │ │ │ │ - str r7, [sp, #216] @ 0xd8 │ │ │ │ + str r7, [sp, #248] @ 0xf8 │ │ │ │ lsls r4, r1, #1 │ │ │ │ - ldr r4, [sp, #648] @ 0x288 │ │ │ │ + ldr r4, [sp, #680] @ 0x2a8 │ │ │ │ lsls r4, r1, #1 │ │ │ │ - ldr r4, [sp, #520] @ 0x208 │ │ │ │ + ldr r4, [sp, #552] @ 0x228 │ │ │ │ lsls r4, r1, #1 │ │ │ │ - ldr r4, [sp, #400] @ 0x190 │ │ │ │ + ldr r4, [sp, #432] @ 0x1b0 │ │ │ │ lsls r4, r1, #1 │ │ │ │ ldr.w r0, [pc, #1716] @ 34ee90 >::_M_default_append(unsigned int)@@Base+0xcc2cc> │ │ │ │ mov.w r1, #402 @ 0x192 │ │ │ │ add r0, pc │ │ │ │ adds r0, #12 │ │ │ │ bl 17c90 │ │ │ │ ldr.w r0, [pc, #1704] @ 34ee94 >::_M_default_append(unsigned int)@@Base+0xcc2d0> │ │ │ │ @@ -959074,81 +959075,81 @@ │ │ │ │ bne.w 34e4a4 >::_M_default_append(unsigned int)@@Base+0xcb8e0> │ │ │ │ movs r3, #15 │ │ │ │ str r3, [r5, #0] │ │ │ │ b.w 34e4c4 >::_M_default_append(unsigned int)@@Base+0xcb900> │ │ │ │ nop │ │ │ │ nop.w │ │ │ │ ... │ │ │ │ - str r4, [sp, #800] @ 0x320 │ │ │ │ + str r4, [sp, #832] @ 0x340 │ │ │ │ lsls r4, r1, #1 │ │ │ │ - str r5, [sp, #456] @ 0x1c8 │ │ │ │ + str r5, [sp, #488] @ 0x1e8 │ │ │ │ lsls r4, r1, #1 │ │ │ │ lsls r6, r0, #8 │ │ │ │ lsls r5, r2, #1 │ │ │ │ asrs r0, r7, #6 │ │ │ │ movs r0, r0 │ │ │ │ - ldr r3, [sp, #680] @ 0x2a8 │ │ │ │ + ldr r3, [sp, #712] @ 0x2c8 │ │ │ │ lsls r4, r1, #1 │ │ │ │ - str r2, [sp, #568] @ 0x238 │ │ │ │ + str r2, [sp, #600] @ 0x258 │ │ │ │ lsls r4, r1, #1 │ │ │ │ - strb r4, [r1, #15] │ │ │ │ + strb r4, [r2, #15] │ │ │ │ lsls r1, r1, #1 │ │ │ │ - str r2, [sp, #328] @ 0x148 │ │ │ │ + str r2, [sp, #360] @ 0x168 │ │ │ │ lsls r4, r1, #1 │ │ │ │ - strb r0, [r2, #14] │ │ │ │ + strb r0, [r3, #14] │ │ │ │ lsls r1, r1, #1 │ │ │ │ - ldr r1, [sp, #848] @ 0x350 │ │ │ │ + ldr r1, [sp, #880] @ 0x370 │ │ │ │ lsls r4, r1, #1 │ │ │ │ - str r1, [sp, #464] @ 0x1d0 │ │ │ │ + str r1, [sp, #496] @ 0x1f0 │ │ │ │ lsls r4, r1, #1 │ │ │ │ - strb r4, [r6, #10] │ │ │ │ + strb r4, [r7, #10] │ │ │ │ lsls r1, r1, #1 │ │ │ │ - ldr r2, [sp, #624] @ 0x270 │ │ │ │ + ldr r2, [sp, #656] @ 0x290 │ │ │ │ lsls r4, r1, #1 │ │ │ │ - ldr r2, [sp, #816] @ 0x330 │ │ │ │ + ldr r2, [sp, #848] @ 0x350 │ │ │ │ lsls r4, r1, #1 │ │ │ │ - str r0, [sp, #808] @ 0x328 │ │ │ │ + str r0, [sp, #840] @ 0x348 │ │ │ │ lsls r4, r1, #1 │ │ │ │ - strb r2, [r1, #8] │ │ │ │ + strb r2, [r2, #8] │ │ │ │ lsls r1, r1, #1 │ │ │ │ - ldr r0, [sp, #192] @ 0xc0 │ │ │ │ + ldr r0, [sp, #224] @ 0xe0 │ │ │ │ lsls r4, r1, #1 │ │ │ │ - ldrh r0, [r7, #62] @ 0x3e │ │ │ │ + str r0, [sp, #0] │ │ │ │ lsls r4, r1, #1 │ │ │ │ - strb r0, [r7, #4] │ │ │ │ + strb r0, [r0, #5] │ │ │ │ lsls r1, r1, #1 │ │ │ │ - ldrh r0, [r7, #60] @ 0x3c │ │ │ │ + ldrh r0, [r0, #62] @ 0x3e │ │ │ │ lsls r4, r1, #1 │ │ │ │ - strb r0, [r7, #3] │ │ │ │ + strb r0, [r0, #4] │ │ │ │ lsls r1, r1, #1 │ │ │ │ - ldrh r6, [r4, #58] @ 0x3a │ │ │ │ + ldrh r6, [r5, #58] @ 0x3a │ │ │ │ lsls r4, r1, #1 │ │ │ │ - strb r6, [r4, #2] │ │ │ │ + strb r6, [r5, #2] │ │ │ │ lsls r1, r1, #1 │ │ │ │ - ldrh r4, [r2, #56] @ 0x38 │ │ │ │ + ldrh r4, [r3, #56] @ 0x38 │ │ │ │ lsls r4, r1, #1 │ │ │ │ - strb r4, [r2, #1] │ │ │ │ + strb r4, [r3, #1] │ │ │ │ lsls r1, r1, #1 │ │ │ │ - str r7, [sp, #440] @ 0x1b8 │ │ │ │ + str r7, [sp, #472] @ 0x1d8 │ │ │ │ lsls r4, r1, #1 │ │ │ │ - ldrh r2, [r5, #52] @ 0x34 │ │ │ │ + ldrh r2, [r6, #52] @ 0x34 │ │ │ │ lsls r4, r1, #1 │ │ │ │ - ldrh r0, [r0, #52] @ 0x34 │ │ │ │ + ldrh r0, [r1, #52] @ 0x34 │ │ │ │ lsls r4, r1, #1 │ │ │ │ - push {r1, r3, r5, r6, lr} │ │ │ │ + push {r1, r4, r5, r6, lr} │ │ │ │ + lsls r4, r1, #1 │ │ │ │ + ldrh r2, [r1, #56] @ 0x38 │ │ │ │ lsls r4, r1, #1 │ │ │ │ ldrh r2, [r0, #56] @ 0x38 │ │ │ │ lsls r4, r1, #1 │ │ │ │ ldrh r2, [r7, #54] @ 0x36 │ │ │ │ lsls r4, r1, #1 │ │ │ │ - ldrh r2, [r6, #54] @ 0x36 │ │ │ │ - lsls r4, r1, #1 │ │ │ │ - ldrh r6, [r5, #54] @ 0x36 │ │ │ │ + ldrh r6, [r6, #54] @ 0x36 │ │ │ │ lsls r4, r1, #1 │ │ │ │ - ldrh r2, [r5, #54] @ 0x36 │ │ │ │ + ldrh r2, [r6, #54] @ 0x36 │ │ │ │ lsls r4, r1, #1 │ │ │ │ ldr r3, [r6, #4] │ │ │ │ add.w r3, r3, #1424 @ 0x590 │ │ │ │ vldr d7, [r3, #-8] │ │ │ │ vneg.f64 d6, d7 │ │ │ │ vcmpe.f64 d6, d8 │ │ │ │ vmrs APSR_nzcv, fpscr │ │ │ │ @@ -959505,111 +959506,111 @@ │ │ │ │ bl 17c90 │ │ │ │ ldr r0, [pc, #208] @ (34f3d0 >::_M_default_append(unsigned int)@@Base+0xcc80c>) │ │ │ │ mov r1, r4 │ │ │ │ add r0, pc │ │ │ │ bl 17e10 │ │ │ │ b.w 34e7fe >::_M_default_append(unsigned int)@@Base+0xcbc3a> │ │ │ │ blx 1172c <__stack_chk_fail@plt> │ │ │ │ - ldrh r0, [r4, #40] @ 0x28 │ │ │ │ + ldrh r0, [r5, #40] @ 0x28 │ │ │ │ lsls r4, r1, #1 │ │ │ │ - ldrh r4, [r5, #40] @ 0x28 │ │ │ │ + ldrh r4, [r6, #40] @ 0x28 │ │ │ │ lsls r4, r1, #1 │ │ │ │ - ldr r4, [r5, #100] @ 0x64 │ │ │ │ + ldr r4, [r6, #100] @ 0x64 │ │ │ │ lsls r1, r1, #1 │ │ │ │ - ldrh r2, [r5, #38] @ 0x26 │ │ │ │ + ldrh r2, [r6, #38] @ 0x26 │ │ │ │ lsls r4, r1, #1 │ │ │ │ - ldr r2, [r5, #96] @ 0x60 │ │ │ │ + ldr r2, [r6, #96] @ 0x60 │ │ │ │ lsls r1, r1, #1 │ │ │ │ - ldrh r0, [r2, #38] @ 0x26 │ │ │ │ + ldrh r0, [r3, #38] @ 0x26 │ │ │ │ lsls r4, r1, #1 │ │ │ │ - ldr r0, [r2, #96] @ 0x60 │ │ │ │ + ldr r0, [r3, #96] @ 0x60 │ │ │ │ lsls r1, r1, #1 │ │ │ │ - ldrh r6, [r6, #36] @ 0x24 │ │ │ │ + ldrh r6, [r7, #36] @ 0x24 │ │ │ │ lsls r4, r1, #1 │ │ │ │ - ldr r6, [r6, #92] @ 0x5c │ │ │ │ + ldr r6, [r7, #92] @ 0x5c │ │ │ │ lsls r1, r1, #1 │ │ │ │ - str r5, [sp, #56] @ 0x38 │ │ │ │ + str r5, [sp, #88] @ 0x58 │ │ │ │ lsls r4, r1, #1 │ │ │ │ - ldrh r4, [r7, #34] @ 0x22 │ │ │ │ + ldrh r4, [r0, #36] @ 0x24 │ │ │ │ lsls r4, r1, #1 │ │ │ │ - ldrh r2, [r5, #40] @ 0x28 │ │ │ │ + ldrh r2, [r6, #40] @ 0x28 │ │ │ │ lsls r4, r1, #1 │ │ │ │ - ldrh r0, [r1, #34] @ 0x22 │ │ │ │ + ldrh r0, [r2, #34] @ 0x22 │ │ │ │ lsls r4, r1, #1 │ │ │ │ - ldr r0, [r1, #88] @ 0x58 │ │ │ │ + ldr r0, [r2, #88] @ 0x58 │ │ │ │ lsls r1, r1, #1 │ │ │ │ - str r3, [sp, #552] @ 0x228 │ │ │ │ + str r3, [sp, #584] @ 0x248 │ │ │ │ lsls r4, r1, #1 │ │ │ │ - str r3, [sp, #184] @ 0xb8 │ │ │ │ + str r3, [sp, #216] @ 0xd8 │ │ │ │ lsls r4, r1, #1 │ │ │ │ - ldrh r2, [r0, #30] │ │ │ │ + ldrh r2, [r1, #30] │ │ │ │ lsls r4, r1, #1 │ │ │ │ - ldr r2, [r0, #80] @ 0x50 │ │ │ │ + ldr r2, [r1, #80] @ 0x50 │ │ │ │ lsls r1, r1, #1 │ │ │ │ - str r4, [sp, #432] @ 0x1b0 │ │ │ │ + str r4, [sp, #464] @ 0x1d0 │ │ │ │ lsls r4, r1, #1 │ │ │ │ - str r3, [sp, #576] @ 0x240 │ │ │ │ + str r3, [sp, #608] @ 0x260 │ │ │ │ lsls r4, r1, #1 │ │ │ │ - ldrh r6, [r2, #26] │ │ │ │ + ldrh r6, [r3, #26] │ │ │ │ lsls r4, r1, #1 │ │ │ │ - ldrh r6, [r2, #26] │ │ │ │ + ldrh r6, [r3, #26] │ │ │ │ lsls r4, r1, #1 │ │ │ │ - ldr r4, [r2, #72] @ 0x48 │ │ │ │ + ldr r4, [r3, #72] @ 0x48 │ │ │ │ lsls r1, r1, #1 │ │ │ │ - ldrh r2, [r6, #24] │ │ │ │ + ldrh r2, [r7, #24] │ │ │ │ lsls r4, r1, #1 │ │ │ │ - ldr r2, [r6, #68] @ 0x44 │ │ │ │ + ldr r2, [r7, #68] @ 0x44 │ │ │ │ lsls r1, r1, #1 │ │ │ │ - ldrh r4, [r2, #24] │ │ │ │ + ldrh r4, [r3, #24] │ │ │ │ lsls r4, r1, #1 │ │ │ │ - ldr r4, [r2, #68] @ 0x44 │ │ │ │ + ldr r4, [r3, #68] @ 0x44 │ │ │ │ lsls r1, r1, #1 │ │ │ │ - ldrh r6, [r5, #22] │ │ │ │ + ldrh r6, [r6, #22] │ │ │ │ lsls r4, r1, #1 │ │ │ │ - ldr r6, [r5, #64] @ 0x40 │ │ │ │ + ldr r6, [r6, #64] @ 0x40 │ │ │ │ lsls r1, r1, #1 │ │ │ │ - ldrh r0, [r2, #22] │ │ │ │ + ldrh r0, [r3, #22] │ │ │ │ lsls r4, r1, #1 │ │ │ │ - ldr r0, [r2, #64] @ 0x40 │ │ │ │ + ldr r0, [r3, #64] @ 0x40 │ │ │ │ lsls r1, r1, #1 │ │ │ │ - ldrh r2, [r6, #20] │ │ │ │ + ldrh r2, [r7, #20] │ │ │ │ lsls r4, r1, #1 │ │ │ │ - ldr r2, [r6, #60] @ 0x3c │ │ │ │ + ldr r2, [r7, #60] @ 0x3c │ │ │ │ lsls r1, r1, #1 │ │ │ │ - ldrh r4, [r2, #20] │ │ │ │ + ldrh r4, [r3, #20] │ │ │ │ lsls r4, r1, #1 │ │ │ │ - ldr r4, [r2, #60] @ 0x3c │ │ │ │ + ldr r4, [r3, #60] @ 0x3c │ │ │ │ lsls r1, r1, #1 │ │ │ │ - ldrh r6, [r6, #18] │ │ │ │ + ldrh r6, [r7, #18] │ │ │ │ lsls r4, r1, #1 │ │ │ │ - ldr r6, [r6, #56] @ 0x38 │ │ │ │ + ldr r6, [r7, #56] @ 0x38 │ │ │ │ lsls r1, r1, #1 │ │ │ │ - ldrh r0, [r3, #18] │ │ │ │ + ldrh r0, [r4, #18] │ │ │ │ lsls r4, r1, #1 │ │ │ │ - ldr r0, [r3, #56] @ 0x38 │ │ │ │ + ldr r0, [r4, #56] @ 0x38 │ │ │ │ lsls r1, r1, #1 │ │ │ │ - ldrh r6, [r4, #16] │ │ │ │ + ldrh r6, [r5, #16] │ │ │ │ lsls r4, r1, #1 │ │ │ │ - ldr r6, [r4, #52] @ 0x34 │ │ │ │ + ldr r6, [r5, #52] @ 0x34 │ │ │ │ lsls r1, r1, #1 │ │ │ │ - ldrh r0, [r1, #16] │ │ │ │ + ldrh r0, [r2, #16] │ │ │ │ lsls r4, r1, #1 │ │ │ │ - ldr r0, [r1, #52] @ 0x34 │ │ │ │ + ldr r0, [r2, #52] @ 0x34 │ │ │ │ lsls r1, r1, #1 │ │ │ │ - ldrh r2, [r5, #14] │ │ │ │ + ldrh r2, [r6, #14] │ │ │ │ lsls r4, r1, #1 │ │ │ │ - ldr r2, [r5, #48] @ 0x30 │ │ │ │ + ldr r2, [r6, #48] @ 0x30 │ │ │ │ lsls r1, r1, #1 │ │ │ │ - ldrh r0, [r2, #14] │ │ │ │ + ldrh r0, [r3, #14] │ │ │ │ lsls r4, r1, #1 │ │ │ │ - ldr r6, [r1, #48] @ 0x30 │ │ │ │ + ldr r6, [r2, #48] @ 0x30 │ │ │ │ lsls r1, r1, #1 │ │ │ │ - ldrh r2, [r6, #12] │ │ │ │ + ldrh r2, [r7, #12] │ │ │ │ lsls r4, r1, #1 │ │ │ │ - ldr r2, [r6, #44] @ 0x2c │ │ │ │ + ldr r2, [r7, #44] @ 0x2c │ │ │ │ lsls r1, r1, #1 │ │ │ │ push {r4, lr} │ │ │ │ mov.w ip, #4096 @ 0x1000 │ │ │ │ sub.w ip, sp, ip │ │ │ │ str.w r0, [ip, #4080] @ 0xff0 │ │ │ │ sub sp, #8 │ │ │ │ mov r4, r0 │ │ │ │ @@ -959704,35 +959705,35 @@ │ │ │ │ blx 11674 │ │ │ │ cmp r0, #0 │ │ │ │ bne.n 34f46e >::_M_default_append(unsigned int)@@Base+0xcc8aa> │ │ │ │ movs r3, #2 │ │ │ │ str r3, [r4, #0] │ │ │ │ b.n 34f462 >::_M_default_append(unsigned int)@@Base+0xcc89e> │ │ │ │ nop │ │ │ │ - str r2, [sp, #288] @ 0x120 │ │ │ │ + str r2, [sp, #320] @ 0x140 │ │ │ │ lsls r4, r1, #1 │ │ │ │ - ldrh r2, [r5, #28] │ │ │ │ + ldrh r2, [r6, #28] │ │ │ │ lsls r4, r1, #1 │ │ │ │ - ldrh r4, [r4, #28] │ │ │ │ + ldrh r4, [r5, #28] │ │ │ │ lsls r4, r1, #1 │ │ │ │ - ldrh r0, [r4, #2] │ │ │ │ + ldrh r0, [r5, #2] │ │ │ │ lsls r4, r1, #1 │ │ │ │ - ldrh r6, [r1, #8] │ │ │ │ + ldrh r6, [r2, #8] │ │ │ │ lsls r4, r1, #1 │ │ │ │ - ldrh r4, [r6, #0] │ │ │ │ + ldrh r4, [r7, #0] │ │ │ │ lsls r4, r1, #1 │ │ │ │ - ldrh r2, [r4, #6] │ │ │ │ + ldrh r2, [r5, #6] │ │ │ │ lsls r4, r1, #1 │ │ │ │ - str r1, [sp, #704] @ 0x2c0 │ │ │ │ + str r1, [sp, #736] @ 0x2e0 │ │ │ │ lsls r4, r1, #1 │ │ │ │ - ldrh r6, [r2, #26] │ │ │ │ + ldrh r6, [r3, #26] │ │ │ │ lsls r4, r1, #1 │ │ │ │ - str r1, [sp, #672] @ 0x2a0 │ │ │ │ + str r1, [sp, #704] @ 0x2c0 │ │ │ │ lsls r4, r1, #1 │ │ │ │ - ldrh r2, [r2, #32] │ │ │ │ + ldrh r2, [r3, #32] │ │ │ │ lsls r4, r1, #1 │ │ │ │ stmdb sp!, {r4, r5, r6, r7, r8, r9, sl, fp, lr} │ │ │ │ mov.w ip, #4096 @ 0x1000 │ │ │ │ vpush {d8} │ │ │ │ sub.w ip, sp, ip │ │ │ │ str.w r0, [ip, #3952] @ 0xf70 │ │ │ │ sub sp, #100 @ 0x64 │ │ │ │ @@ -960074,54 +960075,54 @@ │ │ │ │ bl 420e64 │ │ │ │ b.n 34f64a >::_M_default_append(unsigned int)@@Base+0xcca86> │ │ │ │ nop │ │ │ │ ... │ │ │ │ asrs r0, r7, #6 │ │ │ │ movs r0, r0 │ │ │ │ @ instruction: 0xf4f20054 │ │ │ │ - ldrh r6, [r2, #54] @ 0x36 │ │ │ │ + ldrh r6, [r3, #54] @ 0x36 │ │ │ │ lsls r1, r1, #1 │ │ │ │ - strh r6, [r1, #56] @ 0x38 │ │ │ │ + strh r6, [r2, #56] @ 0x38 │ │ │ │ lsls r4, r1, #1 │ │ │ │ - strh r4, [r7, #60] @ 0x3c │ │ │ │ + strh r4, [r0, #62] @ 0x3e │ │ │ │ lsls r4, r1, #1 │ │ │ │ - strh r6, [r7, #54] @ 0x36 │ │ │ │ + strh r6, [r0, #56] @ 0x38 │ │ │ │ lsls r4, r1, #1 │ │ │ │ - str r2, [sp, #24] │ │ │ │ + str r2, [sp, #56] @ 0x38 │ │ │ │ lsls r4, r1, #1 │ │ │ │ - ldr r2, [r3, #8] │ │ │ │ + ldr r2, [r4, #8] │ │ │ │ lsls r4, r1, #1 │ │ │ │ - ldrh r0, [r3, #0] │ │ │ │ + ldrh r0, [r4, #0] │ │ │ │ lsls r4, r1, #1 │ │ │ │ - strh r0, [r4, #62] @ 0x3e │ │ │ │ + strh r0, [r5, #62] @ 0x3e │ │ │ │ lsls r4, r1, #1 │ │ │ │ - strh r0, [r6, #50] @ 0x32 │ │ │ │ + strh r0, [r7, #50] @ 0x32 │ │ │ │ lsls r4, r1, #1 │ │ │ │ - str r0, [r6, #120] @ 0x78 │ │ │ │ + str r0, [r7, #120] @ 0x78 │ │ │ │ lsls r1, r1, #1 │ │ │ │ @ instruction: 0xf3be0054 │ │ │ │ - strh r4, [r1, #52] @ 0x34 │ │ │ │ + strh r4, [r2, #52] @ 0x34 │ │ │ │ lsls r4, r1, #1 │ │ │ │ - strh r6, [r0, #42] @ 0x2a │ │ │ │ + strh r6, [r1, #42] @ 0x2a │ │ │ │ lsls r4, r1, #1 │ │ │ │ - strh r2, [r6, #46] @ 0x2e │ │ │ │ + strh r2, [r7, #46] @ 0x2e │ │ │ │ lsls r4, r1, #1 │ │ │ │ - strh r4, [r1, #40] @ 0x28 │ │ │ │ + strh r4, [r2, #40] @ 0x28 │ │ │ │ lsls r4, r1, #1 │ │ │ │ - str r4, [r1, #100] @ 0x64 │ │ │ │ + str r4, [r2, #100] @ 0x64 │ │ │ │ lsls r1, r1, #1 │ │ │ │ - strh r0, [r7, #34] @ 0x22 │ │ │ │ + strh r0, [r0, #36] @ 0x24 │ │ │ │ lsls r4, r1, #1 │ │ │ │ - str r4, [r6, #88] @ 0x58 │ │ │ │ + str r4, [r7, #88] @ 0x58 │ │ │ │ lsls r1, r1, #1 │ │ │ │ - strh r4, [r3, #34] @ 0x22 │ │ │ │ + strh r4, [r4, #34] @ 0x22 │ │ │ │ lsls r4, r1, #1 │ │ │ │ - str r4, [r3, #88] @ 0x58 │ │ │ │ + str r4, [r4, #88] @ 0x58 │ │ │ │ lsls r1, r1, #1 │ │ │ │ - strh r0, [r4, #32] │ │ │ │ + strh r0, [r5, #32] │ │ │ │ lsls r4, r1, #1 │ │ │ │ ldr r2, [r6, #4] │ │ │ │ vmov.f64 d1, d8 │ │ │ │ add.w r2, r2, #1392 @ 0x570 │ │ │ │ vldr d0, [r2] │ │ │ │ ldr.w r2, [r4, #1052] @ 0x41c │ │ │ │ strd ip, r5, [sp, #36] @ 0x24 │ │ │ │ @@ -960473,93 +960474,93 @@ │ │ │ │ bl 17c90 │ │ │ │ ldr r0, [pc, #168] @ (34fd0c >::_M_default_append(unsigned int)@@Base+0xcd148>) │ │ │ │ mov r1, r5 │ │ │ │ add r0, pc │ │ │ │ bl 17e10 │ │ │ │ b.n 34f85e >::_M_default_append(unsigned int)@@Base+0xccc9a> │ │ │ │ blx 1172c <__stack_chk_fail@plt> │ │ │ │ - strh r2, [r7, #26] │ │ │ │ + strh r2, [r0, #28] │ │ │ │ lsls r4, r1, #1 │ │ │ │ - str r6, [r6, #72] @ 0x48 │ │ │ │ + str r6, [r7, #72] @ 0x48 │ │ │ │ lsls r1, r1, #1 │ │ │ │ - strh r4, [r3, #24] │ │ │ │ + strh r4, [r4, #24] │ │ │ │ lsls r4, r1, #1 │ │ │ │ - str r0, [r3, #68] @ 0x44 │ │ │ │ + str r0, [r4, #68] @ 0x44 │ │ │ │ lsls r1, r1, #1 │ │ │ │ - strh r0, [r5, #48] @ 0x30 │ │ │ │ + strh r0, [r6, #48] @ 0x30 │ │ │ │ lsls r4, r1, #1 │ │ │ │ - strh r6, [r3, #48] @ 0x30 │ │ │ │ + strh r6, [r4, #48] @ 0x30 │ │ │ │ lsls r4, r1, #1 │ │ │ │ - strh r6, [r3, #48] @ 0x30 │ │ │ │ + strh r6, [r4, #48] @ 0x30 │ │ │ │ lsls r4, r1, #1 │ │ │ │ - strh r6, [r0, #22] │ │ │ │ + strh r6, [r1, #22] │ │ │ │ lsls r4, r1, #1 │ │ │ │ - str r6, [r0, #64] @ 0x40 │ │ │ │ + str r6, [r1, #64] @ 0x40 │ │ │ │ lsls r1, r1, #1 │ │ │ │ - strh r2, [r5, #20] │ │ │ │ + strh r2, [r6, #20] │ │ │ │ lsls r4, r1, #1 │ │ │ │ - str r6, [r4, #60] @ 0x3c │ │ │ │ + str r6, [r5, #60] @ 0x3c │ │ │ │ lsls r1, r1, #1 │ │ │ │ - strh r2, [r1, #20] │ │ │ │ + strh r2, [r2, #20] │ │ │ │ lsls r4, r1, #1 │ │ │ │ - str r6, [r0, #60] @ 0x3c │ │ │ │ + str r6, [r1, #60] @ 0x3c │ │ │ │ lsls r1, r1, #1 │ │ │ │ - ldrh r2, [r7, #30] │ │ │ │ + ldrh r2, [r0, #32] │ │ │ │ lsls r4, r1, #1 │ │ │ │ - strh r2, [r0, #18] │ │ │ │ + strh r2, [r1, #18] │ │ │ │ lsls r4, r1, #1 │ │ │ │ - strh r0, [r6, #22] │ │ │ │ + strh r0, [r7, #22] │ │ │ │ lsls r4, r1, #1 │ │ │ │ - strh r4, [r5, #16] │ │ │ │ + strh r4, [r6, #16] │ │ │ │ lsls r4, r1, #1 │ │ │ │ - str r0, [r5, #52] @ 0x34 │ │ │ │ + str r0, [r6, #52] @ 0x34 │ │ │ │ lsls r1, r1, #1 │ │ │ │ - strh r4, [r1, #16] │ │ │ │ + strh r4, [r2, #16] │ │ │ │ lsls r4, r1, #1 │ │ │ │ - str r4, [r1, #52] @ 0x34 │ │ │ │ + str r4, [r2, #52] @ 0x34 │ │ │ │ lsls r1, r1, #1 │ │ │ │ - strh r4, [r5, #12] │ │ │ │ + strh r4, [r6, #12] │ │ │ │ lsls r4, r1, #1 │ │ │ │ - str r4, [r5, #44] @ 0x2c │ │ │ │ + str r4, [r6, #44] @ 0x2c │ │ │ │ lsls r1, r1, #1 │ │ │ │ - strh r0, [r5, #10] │ │ │ │ + strh r0, [r6, #10] │ │ │ │ lsls r4, r1, #1 │ │ │ │ - str r0, [r5, #40] @ 0x28 │ │ │ │ + str r0, [r6, #40] @ 0x28 │ │ │ │ lsls r1, r1, #1 │ │ │ │ - strh r2, [r4, #8] │ │ │ │ + strh r2, [r5, #8] │ │ │ │ lsls r4, r1, #1 │ │ │ │ - str r2, [r4, #36] @ 0x24 │ │ │ │ + str r2, [r5, #36] @ 0x24 │ │ │ │ lsls r1, r1, #1 │ │ │ │ - strh r0, [r1, #8] │ │ │ │ + strh r0, [r2, #8] │ │ │ │ lsls r4, r1, #1 │ │ │ │ - str r0, [r1, #36] @ 0x24 │ │ │ │ + str r0, [r2, #36] @ 0x24 │ │ │ │ lsls r1, r1, #1 │ │ │ │ - strh r6, [r5, #6] │ │ │ │ + strh r6, [r6, #6] │ │ │ │ lsls r4, r1, #1 │ │ │ │ - str r6, [r5, #32] │ │ │ │ + str r6, [r6, #32] │ │ │ │ lsls r1, r1, #1 │ │ │ │ - strh r4, [r2, #6] │ │ │ │ + strh r4, [r3, #6] │ │ │ │ lsls r4, r1, #1 │ │ │ │ - str r4, [r2, #32] │ │ │ │ + str r4, [r3, #32] │ │ │ │ lsls r1, r1, #1 │ │ │ │ - strh r6, [r6, #4] │ │ │ │ + strh r6, [r7, #4] │ │ │ │ lsls r4, r1, #1 │ │ │ │ - cmp r2, #38 @ 0x26 │ │ │ │ + cmp r2, #46 @ 0x2e │ │ │ │ lsls r3, r1, #1 │ │ │ │ - strh r4, [r0, #4] │ │ │ │ + strh r4, [r1, #4] │ │ │ │ lsls r4, r1, #1 │ │ │ │ - str r4, [r0, #28] │ │ │ │ + str r4, [r1, #28] │ │ │ │ lsls r1, r1, #1 │ │ │ │ - strh r2, [r5, #2] │ │ │ │ + strh r2, [r6, #2] │ │ │ │ lsls r4, r1, #1 │ │ │ │ - str r2, [r5, #24] │ │ │ │ + str r2, [r6, #24] │ │ │ │ lsls r1, r1, #1 │ │ │ │ - strh r0, [r2, #2] │ │ │ │ + strh r0, [r3, #2] │ │ │ │ lsls r4, r1, #1 │ │ │ │ - str r0, [r2, #24] │ │ │ │ + str r0, [r3, #24] │ │ │ │ lsls r1, r1, #1 │ │ │ │ stmdb sp!, {r4, r5, r6, r7, r8, r9, sl, fp, lr} │ │ │ │ mov.w ip, #4096 @ 0x1000 │ │ │ │ sub.w ip, sp, ip │ │ │ │ str.w r0, [ip, #3704] @ 0xe78 │ │ │ │ mov r4, r0 │ │ │ │ ldr.w r0, [pc, #1764] @ 350408 >::_M_default_append(unsigned int)@@Base+0xcd844> │ │ │ │ @@ -961205,70 +961206,70 @@ │ │ │ │ b.n 3502d0 >::_M_default_append(unsigned int)@@Base+0xcd70c> │ │ │ │ nop │ │ │ │ nop.w │ │ │ │ ... │ │ │ │ stcl 0, cr0, [r0], #336 @ 0x150 │ │ │ │ asrs r0, r7, #6 │ │ │ │ movs r0, r0 │ │ │ │ - strh r0, [r1, #4] │ │ │ │ + strh r0, [r2, #4] │ │ │ │ lsls r4, r1, #1 │ │ │ │ - ldrsh r2, [r5, r3] │ │ │ │ + ldrsh r2, [r6, r3] │ │ │ │ lsls r4, r1, #1 │ │ │ │ - asrs r0, r0, #22 │ │ │ │ + asrs r0, r1, #22 │ │ │ │ lsls r4, r1, #1 │ │ │ │ - ldrb r4, [r3, #24] │ │ │ │ + ldrb r4, [r4, #24] │ │ │ │ lsls r4, r1, #1 │ │ │ │ - ldrb r0, [r1, #27] │ │ │ │ + ldrb r0, [r2, #27] │ │ │ │ lsls r4, r1, #1 │ │ │ │ - ldrb r4, [r2, #19] │ │ │ │ + ldrb r4, [r3, #19] │ │ │ │ lsls r4, r1, #1 │ │ │ │ - ldrb r0, [r0, #22] │ │ │ │ + ldrb r0, [r1, #22] │ │ │ │ lsls r4, r1, #1 │ │ │ │ ands.w r0, r4, r4, lsr #1 │ │ │ │ - strh r2, [r7, #24] │ │ │ │ + strh r2, [r0, #26] │ │ │ │ lsls r4, r1, #1 │ │ │ │ - strh r2, [r3, #24] │ │ │ │ + strh r2, [r4, #24] │ │ │ │ lsls r4, r1, #1 │ │ │ │ - strh r6, [r7, #22] │ │ │ │ + strh r6, [r0, #24] │ │ │ │ lsls r4, r1, #1 │ │ │ │ - ldrb r6, [r4, #14] │ │ │ │ + ldrb r6, [r5, #14] │ │ │ │ lsls r4, r1, #1 │ │ │ │ - ldrb r6, [r4, r3] │ │ │ │ + ldrb r6, [r5, r3] │ │ │ │ lsls r1, r1, #1 │ │ │ │ - strh r6, [r1, #38] @ 0x26 │ │ │ │ + strh r6, [r2, #38] @ 0x26 │ │ │ │ lsls r4, r1, #1 │ │ │ │ - strh r6, [r7, #38] @ 0x26 │ │ │ │ + strh r6, [r0, #40] @ 0x28 │ │ │ │ lsls r4, r1, #1 │ │ │ │ - ldrb r4, [r4, #13] │ │ │ │ + ldrb r4, [r5, #13] │ │ │ │ lsls r4, r1, #1 │ │ │ │ - ldrb r0, [r2, #16] │ │ │ │ + ldrb r0, [r3, #16] │ │ │ │ lsls r4, r1, #1 │ │ │ │ - ldrb r0, [r0, #13] │ │ │ │ + ldrb r0, [r1, #13] │ │ │ │ lsls r4, r1, #1 │ │ │ │ - strh r2, [r7, #40] @ 0x28 │ │ │ │ + strh r2, [r0, #42] @ 0x2a │ │ │ │ lsls r4, r1, #1 │ │ │ │ - ldrb r2, [r1, #12] │ │ │ │ + ldrb r2, [r2, #12] │ │ │ │ lsls r4, r1, #1 │ │ │ │ - ldrb r4, [r1, #10] │ │ │ │ + ldrb r4, [r2, #10] │ │ │ │ lsls r4, r1, #1 │ │ │ │ - ldrh r4, [r1, r7] │ │ │ │ + ldrh r4, [r2, r7] │ │ │ │ lsls r1, r1, #1 │ │ │ │ - ldrb r6, [r5, #6] │ │ │ │ + ldrb r6, [r6, #6] │ │ │ │ lsls r4, r1, #1 │ │ │ │ - ldrh r6, [r5, r3] │ │ │ │ + ldrh r6, [r6, r3] │ │ │ │ lsls r1, r1, #1 │ │ │ │ - ldrb r2, [r7, #5] │ │ │ │ + ldrb r2, [r0, #6] │ │ │ │ lsls r4, r1, #1 │ │ │ │ - ldrh r2, [r7, r2] │ │ │ │ + ldrh r2, [r0, r3] │ │ │ │ lsls r1, r1, #1 │ │ │ │ - ldrb r6, [r4, #4] │ │ │ │ + ldrb r6, [r5, #4] │ │ │ │ lsls r4, r1, #1 │ │ │ │ - ldrh r6, [r4, r1] │ │ │ │ + ldrh r6, [r5, r1] │ │ │ │ lsls r1, r1, #1 │ │ │ │ - strh r2, [r0, #6] │ │ │ │ + strh r2, [r1, #6] │ │ │ │ lsls r4, r1, #1 │ │ │ │ cmp r6, #0 │ │ │ │ beq.w 3502d0 >::_M_default_append(unsigned int)@@Base+0xcd70c> │ │ │ │ b.n 3505d0 >::_M_default_append(unsigned int)@@Base+0xcda0c> │ │ │ │ ldr.w r1, [fp] │ │ │ │ ldr r5, [sp, #76] @ 0x4c │ │ │ │ mov r0, r1 │ │ │ │ @@ -961669,73 +961670,73 @@ │ │ │ │ add r0, pc │ │ │ │ bl 17e10 │ │ │ │ mov.w r5, #4294967295 @ 0xffffffff │ │ │ │ b.w 34fff0 >::_M_default_append(unsigned int)@@Base+0xcd42c> │ │ │ │ movs r3, #11 │ │ │ │ b.n 350576 >::_M_default_append(unsigned int)@@Base+0xcd9b2> │ │ │ │ ... │ │ │ │ - strh r0, [r1, #4] │ │ │ │ + strh r0, [r2, #4] │ │ │ │ lsls r4, r1, #1 │ │ │ │ - ldr r6, [sp, #448] @ 0x1c0 │ │ │ │ + ldr r6, [sp, #480] @ 0x1e0 │ │ │ │ + lsls r4, r1, #1 │ │ │ │ + ldrb r0, [r2, #0] │ │ │ │ lsls r4, r1, #1 │ │ │ │ ldrb r0, [r1, #0] │ │ │ │ lsls r4, r1, #1 │ │ │ │ ldrb r0, [r0, #0] │ │ │ │ lsls r4, r1, #1 │ │ │ │ - strb r0, [r7, #31] │ │ │ │ - lsls r4, r1, #1 │ │ │ │ - strb r4, [r6, #31] │ │ │ │ + strb r4, [r7, #31] │ │ │ │ lsls r4, r1, #1 │ │ │ │ - strb r0, [r6, #31] │ │ │ │ + strb r0, [r7, #31] │ │ │ │ lsls r4, r1, #1 │ │ │ │ - strb r0, [r7, #25] │ │ │ │ + strb r0, [r0, #26] │ │ │ │ lsls r4, r1, #1 │ │ │ │ - ldrsb r0, [r7, r6] │ │ │ │ + ldrsb r0, [r0, r7] │ │ │ │ lsls r1, r1, #1 │ │ │ │ - ldrb r2, [r7, #22] │ │ │ │ + ldrb r2, [r0, #23] │ │ │ │ lsls r4, r1, #1 │ │ │ │ - ldrb r6, [r3, #21] │ │ │ │ + ldrb r6, [r4, #21] │ │ │ │ lsls r4, r1, #1 │ │ │ │ - strb r6, [r2, #23] │ │ │ │ + strb r6, [r3, #23] │ │ │ │ lsls r4, r1, #1 │ │ │ │ - ldrsb r6, [r2, r4] │ │ │ │ + ldrsb r6, [r3, r4] │ │ │ │ lsls r1, r1, #1 │ │ │ │ - strb r0, [r5, #22] │ │ │ │ + strb r0, [r6, #22] │ │ │ │ lsls r4, r1, #1 │ │ │ │ - ldrsb r0, [r5, r3] │ │ │ │ + ldrsb r0, [r6, r3] │ │ │ │ lsls r1, r1, #1 │ │ │ │ - ldrb r0, [r7, #23] │ │ │ │ + ldrb r0, [r0, #24] │ │ │ │ lsls r4, r1, #1 │ │ │ │ - ldrb r0, [r4, #27] │ │ │ │ + ldrb r0, [r5, #27] │ │ │ │ lsls r4, r1, #1 │ │ │ │ - strb r0, [r5, #19] │ │ │ │ + strb r0, [r6, #19] │ │ │ │ lsls r4, r1, #1 │ │ │ │ - ldrb r4, [r0, #21] │ │ │ │ + ldrb r4, [r1, #21] │ │ │ │ lsls r4, r1, #1 │ │ │ │ - strb r2, [r5, #18] │ │ │ │ + strb r2, [r6, #18] │ │ │ │ lsls r4, r1, #1 │ │ │ │ - strb r0, [r3, #21] │ │ │ │ + strb r0, [r4, #21] │ │ │ │ lsls r4, r1, #1 │ │ │ │ - strb r0, [r6, #17] │ │ │ │ + strb r0, [r7, #17] │ │ │ │ lsls r4, r1, #1 │ │ │ │ - strb r0, [r6, r6] │ │ │ │ + strb r0, [r7, r6] │ │ │ │ lsls r1, r1, #1 │ │ │ │ - strb r0, [r6, #16] │ │ │ │ + strb r0, [r7, #16] │ │ │ │ lsls r4, r1, #1 │ │ │ │ - strb r0, [r6, r5] │ │ │ │ + strb r0, [r7, r5] │ │ │ │ lsls r1, r1, #1 │ │ │ │ - strb r4, [r1, #16] │ │ │ │ + strb r4, [r2, #16] │ │ │ │ lsls r4, r1, #1 │ │ │ │ - strb r4, [r1, r5] │ │ │ │ + strb r4, [r2, r5] │ │ │ │ lsls r1, r1, #1 │ │ │ │ - strb r4, [r2, #15] │ │ │ │ + strb r4, [r3, #15] │ │ │ │ lsls r4, r1, #1 │ │ │ │ - strb r0, [r2, #15] │ │ │ │ + strb r0, [r3, #15] │ │ │ │ lsls r4, r1, #1 │ │ │ │ - strb r6, [r1, r4] │ │ │ │ + strb r6, [r2, r4] │ │ │ │ lsls r1, r1, #1 │ │ │ │ ldr.w r3, [fp] │ │ │ │ ldr r0, [sp, #76] @ 0x4c │ │ │ │ ldr.w r5, [r3, #212] @ 0xd4 │ │ │ │ bl 4fdf7c │ │ │ │ ldr r1, [pc, #556] @ (350bb4 >::_M_default_append(unsigned int)@@Base+0xcdff0>) │ │ │ │ mov r0, r7 │ │ │ │ @@ -961942,77 +961943,77 @@ │ │ │ │ ldr r0, [pc, #140] @ (350c30 >::_M_default_append(unsigned int)@@Base+0xce06c>) │ │ │ │ mov.w r1, #4294967295 @ 0xffffffff │ │ │ │ add r0, pc │ │ │ │ bl 17e10 │ │ │ │ b.n 3508ec >::_M_default_append(unsigned int)@@Base+0xcdd28> │ │ │ │ blx 1172c <__stack_chk_fail@plt> │ │ │ │ nop │ │ │ │ - ldrb r0, [r5, #15] │ │ │ │ + ldrb r0, [r6, #15] │ │ │ │ lsls r4, r1, #1 │ │ │ │ - strb r6, [r0, #12] │ │ │ │ + strb r6, [r1, #12] │ │ │ │ lsls r4, r1, #1 │ │ │ │ - strb r6, [r0, r1] │ │ │ │ + strb r6, [r1, r1] │ │ │ │ lsls r1, r1, #1 │ │ │ │ - ldrb r4, [r4, #11] │ │ │ │ + ldrb r4, [r5, #11] │ │ │ │ lsls r4, r1, #1 │ │ │ │ - strb r0, [r1, #11] │ │ │ │ + strb r0, [r2, #11] │ │ │ │ lsls r4, r1, #1 │ │ │ │ - strb r0, [r1, r0] │ │ │ │ + strb r0, [r2, r0] │ │ │ │ lsls r1, r1, #1 │ │ │ │ - strb r0, [r5, #10] │ │ │ │ + strb r0, [r6, #10] │ │ │ │ lsls r4, r1, #1 │ │ │ │ - strh r0, [r5, r7] │ │ │ │ + strh r0, [r6, r7] │ │ │ │ lsls r1, r1, #1 │ │ │ │ - strb r6, [r7, #9] │ │ │ │ + strb r6, [r0, #10] │ │ │ │ lsls r4, r1, #1 │ │ │ │ - strh r6, [r7, r6] │ │ │ │ + strh r6, [r0, r7] │ │ │ │ lsls r1, r1, #1 │ │ │ │ - strb r6, [r3, #9] │ │ │ │ + strb r6, [r4, #9] │ │ │ │ lsls r4, r1, #1 │ │ │ │ - strh r6, [r3, r6] │ │ │ │ + strh r6, [r4, r6] │ │ │ │ lsls r1, r1, #1 │ │ │ │ - strb r6, [r7, #8] │ │ │ │ + strb r6, [r0, #9] │ │ │ │ lsls r4, r1, #1 │ │ │ │ - strh r6, [r7, r5] │ │ │ │ + strh r6, [r0, r6] │ │ │ │ lsls r1, r1, #1 │ │ │ │ - strb r6, [r3, #8] │ │ │ │ + strb r6, [r4, #8] │ │ │ │ lsls r4, r1, #1 │ │ │ │ - strh r6, [r3, r5] │ │ │ │ + strh r6, [r4, r5] │ │ │ │ lsls r1, r1, #1 │ │ │ │ - strb r6, [r7, #7] │ │ │ │ + strb r6, [r0, #8] │ │ │ │ lsls r4, r1, #1 │ │ │ │ - strh r6, [r7, r4] │ │ │ │ + strh r6, [r0, r5] │ │ │ │ lsls r1, r1, #1 │ │ │ │ - strb r6, [r3, #7] │ │ │ │ + strb r6, [r4, #7] │ │ │ │ lsls r4, r1, #1 │ │ │ │ - strh r6, [r3, r4] │ │ │ │ + strh r6, [r4, r4] │ │ │ │ lsls r1, r1, #1 │ │ │ │ - strb r2, [r5, #6] │ │ │ │ + strb r2, [r6, #6] │ │ │ │ lsls r4, r1, #1 │ │ │ │ - strh r2, [r5, r3] │ │ │ │ + strh r2, [r6, r3] │ │ │ │ lsls r1, r1, #1 │ │ │ │ - strb r2, [r1, #6] │ │ │ │ + strb r2, [r2, #6] │ │ │ │ lsls r4, r1, #1 │ │ │ │ - strh r2, [r1, r3] │ │ │ │ + strh r2, [r2, r3] │ │ │ │ lsls r1, r1, #1 │ │ │ │ - strb r2, [r5, #5] │ │ │ │ + strb r2, [r6, #5] │ │ │ │ lsls r4, r1, #1 │ │ │ │ - strh r2, [r5, r2] │ │ │ │ + strh r2, [r6, r2] │ │ │ │ lsls r1, r1, #1 │ │ │ │ - strb r4, [r1, #5] │ │ │ │ + strb r4, [r2, #5] │ │ │ │ lsls r4, r1, #1 │ │ │ │ - strh r4, [r1, r2] │ │ │ │ + strh r4, [r2, r2] │ │ │ │ lsls r1, r1, #1 │ │ │ │ - strb r4, [r5, #4] │ │ │ │ + strb r4, [r6, #4] │ │ │ │ lsls r4, r1, #1 │ │ │ │ - strh r4, [r5, r1] │ │ │ │ + strh r4, [r6, r1] │ │ │ │ lsls r1, r1, #1 │ │ │ │ - strb r0, [r2, #4] │ │ │ │ + strb r0, [r3, #4] │ │ │ │ lsls r4, r1, #1 │ │ │ │ - strh r6, [r1, r1] │ │ │ │ + strh r6, [r2, r1] │ │ │ │ lsls r1, r1, #1 │ │ │ │ stmdb sp!, {r4, r5, r6, r7, r8, r9, sl, fp, lr} │ │ │ │ mov.w ip, #4096 @ 0x1000 │ │ │ │ sub.w ip, sp, ip │ │ │ │ str.w r0, [ip, #3920] @ 0xf50 │ │ │ │ sub sp, #140 @ 0x8c │ │ │ │ mov r6, r2 │ │ │ │ @@ -962591,99 +962592,99 @@ │ │ │ │ b.n 350d5a >::_M_default_append(unsigned int)@@Base+0xce196> │ │ │ │ nop │ │ │ │ ... │ │ │ │ ble.n 3511cc >::_M_default_append(unsigned int)@@Base+0xce608> │ │ │ │ lsls r4, r2, #1 │ │ │ │ asrs r0, r7, #6 │ │ │ │ movs r0, r0 │ │ │ │ - strb r0, [r3, #30] │ │ │ │ + strb r0, [r4, #30] │ │ │ │ lsls r1, r1, #1 │ │ │ │ - ldr r0, [r1, #124] @ 0x7c │ │ │ │ + ldr r0, [r2, #124] @ 0x7c │ │ │ │ lsls r4, r1, #1 │ │ │ │ - ldr r6, [r7, #120] @ 0x78 │ │ │ │ + ldr r6, [r0, #124] @ 0x7c │ │ │ │ lsls r4, r1, #1 │ │ │ │ - strb r2, [r7, #3] │ │ │ │ + strb r2, [r0, #4] │ │ │ │ lsls r4, r1, #1 │ │ │ │ - ldrb r2, [r0, #12] │ │ │ │ + ldrb r2, [r1, #12] │ │ │ │ lsls r4, r1, #1 │ │ │ │ - str r6, [r2, r6] │ │ │ │ + str r6, [r3, r6] │ │ │ │ lsls r4, r1, #1 │ │ │ │ - strb r0, [r1, #0] │ │ │ │ + strb r0, [r2, #0] │ │ │ │ lsls r4, r1, #1 │ │ │ │ - ldr r2, [r0, #108] @ 0x6c │ │ │ │ + ldr r2, [r1, #108] @ 0x6c │ │ │ │ lsls r4, r1, #1 │ │ │ │ - ldr r2, [r5, #116] @ 0x74 │ │ │ │ + ldr r2, [r6, #116] @ 0x74 │ │ │ │ lsls r4, r1, #1 │ │ │ │ - ldr r4, [r6, #100] @ 0x64 │ │ │ │ + ldr r4, [r7, #100] @ 0x64 │ │ │ │ lsls r4, r1, #1 │ │ │ │ - ldr r7, [pc, #712] @ (351554 >::_M_default_append(unsigned int)@@Base+0xce990>) │ │ │ │ + ldr r7, [pc, #744] @ (351574 >::_M_default_append(unsigned int)@@Base+0xce9b0>) │ │ │ │ lsls r1, r1, #1 │ │ │ │ - ldr r6, [r2, #100] @ 0x64 │ │ │ │ + ldr r6, [r3, #100] @ 0x64 │ │ │ │ lsls r4, r1, #1 │ │ │ │ - ldr r7, [pc, #592] @ (3514e4 >::_M_default_append(unsigned int)@@Base+0xce920>) │ │ │ │ + ldr r7, [pc, #624] @ (351504 >::_M_default_append(unsigned int)@@Base+0xce940>) │ │ │ │ lsls r1, r1, #1 │ │ │ │ blt.n 3511d8 >::_M_default_append(unsigned int)@@Base+0xce614> │ │ │ │ lsls r4, r2, #1 │ │ │ │ - ldr r6, [r2, #100] @ 0x64 │ │ │ │ + ldr r6, [r3, #100] @ 0x64 │ │ │ │ lsls r4, r1, #1 │ │ │ │ - ldr r4, [r6, #108] @ 0x6c │ │ │ │ + ldr r4, [r7, #108] @ 0x6c │ │ │ │ lsls r4, r1, #1 │ │ │ │ - ldr r0, [r6, #72] @ 0x48 │ │ │ │ + ldr r0, [r7, #72] @ 0x48 │ │ │ │ lsls r4, r1, #1 │ │ │ │ - ldr r5, [pc, #960] @ (351668 >::_M_default_append(unsigned int)@@Base+0xceaa4>) │ │ │ │ + ldr r5, [pc, #992] @ (351688 >::_M_default_append(unsigned int)@@Base+0xceac4>) │ │ │ │ lsls r1, r1, #1 │ │ │ │ - ldr r0, [r3, #72] @ 0x48 │ │ │ │ + ldr r0, [r4, #72] @ 0x48 │ │ │ │ lsls r4, r1, #1 │ │ │ │ - ldr r5, [pc, #864] @ (351610 >::_M_default_append(unsigned int)@@Base+0xcea4c>) │ │ │ │ + ldr r5, [pc, #896] @ (351630 >::_M_default_append(unsigned int)@@Base+0xcea6c>) │ │ │ │ lsls r1, r1, #1 │ │ │ │ - ldr r4, [r3, #68] @ 0x44 │ │ │ │ + ldr r4, [r4, #68] @ 0x44 │ │ │ │ lsls r4, r1, #1 │ │ │ │ - ldr r6, [r4, #116] @ 0x74 │ │ │ │ + ldr r6, [r5, #116] @ 0x74 │ │ │ │ lsls r4, r1, #1 │ │ │ │ - ldr r2, [r4, #116] @ 0x74 │ │ │ │ + ldr r2, [r5, #116] @ 0x74 │ │ │ │ lsls r4, r1, #1 │ │ │ │ - ldr r4, [r2, #64] @ 0x40 │ │ │ │ + ldr r4, [r3, #64] @ 0x40 │ │ │ │ lsls r4, r1, #1 │ │ │ │ - ldr r5, [pc, #336] @ (351414 >::_M_default_append(unsigned int)@@Base+0xce850>) │ │ │ │ + ldr r5, [pc, #368] @ (351434 >::_M_default_append(unsigned int)@@Base+0xce870>) │ │ │ │ lsls r1, r1, #1 │ │ │ │ - ldr r0, [r7, #60] @ 0x3c │ │ │ │ + ldr r0, [r0, #64] @ 0x40 │ │ │ │ lsls r4, r1, #1 │ │ │ │ - ldr r5, [pc, #224] @ (3513ac >::_M_default_append(unsigned int)@@Base+0xce7e8>) │ │ │ │ + ldr r5, [pc, #256] @ (3513cc >::_M_default_append(unsigned int)@@Base+0xce808>) │ │ │ │ lsls r1, r1, #1 │ │ │ │ - ldr r6, [r3, #60] @ 0x3c │ │ │ │ + ldr r6, [r4, #60] @ 0x3c │ │ │ │ lsls r4, r1, #1 │ │ │ │ - ldr r5, [pc, #120] @ (35134c >::_M_default_append(unsigned int)@@Base+0xce788>) │ │ │ │ + ldr r5, [pc, #152] @ (35136c >::_M_default_append(unsigned int)@@Base+0xce7a8>) │ │ │ │ lsls r1, r1, #1 │ │ │ │ - ldr r2, [r0, #60] @ 0x3c │ │ │ │ + ldr r2, [r1, #60] @ 0x3c │ │ │ │ lsls r4, r1, #1 │ │ │ │ - ldr r5, [pc, #8] @ (3512e4 >::_M_default_append(unsigned int)@@Base+0xce720>) │ │ │ │ + ldr r5, [pc, #40] @ (351304 >::_M_default_append(unsigned int)@@Base+0xce740>) │ │ │ │ lsls r1, r1, #1 │ │ │ │ - ldr r6, [r4, #56] @ 0x38 │ │ │ │ + ldr r6, [r5, #56] @ 0x38 │ │ │ │ lsls r4, r1, #1 │ │ │ │ - ldr r4, [pc, #920] @ (35167c >::_M_default_append(unsigned int)@@Base+0xceab8>) │ │ │ │ + ldr r4, [pc, #952] @ (35169c >::_M_default_append(unsigned int)@@Base+0xcead8>) │ │ │ │ lsls r1, r1, #1 │ │ │ │ - ldr r2, [r1, #56] @ 0x38 │ │ │ │ + ldr r2, [r2, #56] @ 0x38 │ │ │ │ lsls r4, r1, #1 │ │ │ │ - ldr r4, [pc, #808] @ (351614 >::_M_default_append(unsigned int)@@Base+0xcea50>) │ │ │ │ + ldr r4, [pc, #840] @ (351634 >::_M_default_append(unsigned int)@@Base+0xcea70>) │ │ │ │ lsls r1, r1, #1 │ │ │ │ - ldr r6, [r5, #104] @ 0x68 │ │ │ │ + ldr r6, [r6, #104] @ 0x68 │ │ │ │ lsls r4, r1, #1 │ │ │ │ - strb r2, [r1, #20] │ │ │ │ + strb r2, [r2, #20] │ │ │ │ lsls r4, r1, #1 │ │ │ │ - ldr r0, [r5, #48] @ 0x30 │ │ │ │ + ldr r0, [r6, #48] @ 0x30 │ │ │ │ lsls r4, r1, #1 │ │ │ │ - ldr r4, [pc, #416] @ (35149c >::_M_default_append(unsigned int)@@Base+0xce8d8>) │ │ │ │ + ldr r4, [pc, #448] @ (3514bc >::_M_default_append(unsigned int)@@Base+0xce8f8>) │ │ │ │ lsls r1, r1, #1 │ │ │ │ - ldr r2, [r0, #40] @ 0x28 │ │ │ │ + ldr r2, [r1, #40] @ 0x28 │ │ │ │ lsls r4, r1, #1 │ │ │ │ - ldr r3, [pc, #776] @ (35160c >::_M_default_append(unsigned int)@@Base+0xcea48>) │ │ │ │ + ldr r3, [pc, #808] @ (35162c >::_M_default_append(unsigned int)@@Base+0xcea68>) │ │ │ │ lsls r1, r1, #1 │ │ │ │ - ldr r0, [r5, #36] @ 0x24 │ │ │ │ + ldr r0, [r6, #36] @ 0x24 │ │ │ │ lsls r4, r1, #1 │ │ │ │ - ldr r6, [r2, #48] @ 0x30 │ │ │ │ + ldr r6, [r3, #48] @ 0x30 │ │ │ │ lsls r4, r1, #1 │ │ │ │ ldr r0, [pc, #320] @ (351450 >::_M_default_append(unsigned int)@@Base+0xce88c>) │ │ │ │ movw r1, #3673 @ 0xe59 │ │ │ │ add r0, pc │ │ │ │ adds r0, #12 │ │ │ │ bl 17c90 │ │ │ │ ldr r0, [pc, #312] @ (351454 >::_M_default_append(unsigned int)@@Base+0xce890>) │ │ │ │ @@ -962800,49 +962801,49 @@ │ │ │ │ ldr r0, [pc, #84] @ (351494 >::_M_default_append(unsigned int)@@Base+0xce8d0>) │ │ │ │ mov r1, r4 │ │ │ │ add r0, pc │ │ │ │ bl 17e10 │ │ │ │ b.n 351022 >::_M_default_append(unsigned int)@@Base+0xce45e> │ │ │ │ blx 1172c <__stack_chk_fail@plt> │ │ │ │ nop │ │ │ │ - ldr r6, [r2, #24] │ │ │ │ + ldr r6, [r3, #24] │ │ │ │ lsls r4, r1, #1 │ │ │ │ - ldr r2, [pc, #856] @ (3517b0 >::_M_default_append(unsigned int)@@Base+0xcebec>) │ │ │ │ + ldr r2, [pc, #888] @ (3517d0 >::_M_default_append(unsigned int)@@Base+0xcec0c>) │ │ │ │ lsls r1, r1, #1 │ │ │ │ - ldr r4, [r7, #20] │ │ │ │ + ldr r4, [r0, #24] │ │ │ │ lsls r4, r1, #1 │ │ │ │ - ldr r2, [pc, #752] @ (351750 >::_M_default_append(unsigned int)@@Base+0xceb8c>) │ │ │ │ + ldr r2, [pc, #784] @ (351770 >::_M_default_append(unsigned int)@@Base+0xcebac>) │ │ │ │ lsls r1, r1, #1 │ │ │ │ - ldr r2, [r4, #20] │ │ │ │ + ldr r2, [r5, #20] │ │ │ │ lsls r4, r1, #1 │ │ │ │ - ldr r2, [pc, #648] @ (3516f0 >::_M_default_append(unsigned int)@@Base+0xceb2c>) │ │ │ │ + ldr r2, [pc, #680] @ (351710 >::_M_default_append(unsigned int)@@Base+0xceb4c>) │ │ │ │ lsls r1, r1, #1 │ │ │ │ - ldr r4, [r2, #16] │ │ │ │ + ldr r4, [r3, #16] │ │ │ │ lsls r4, r1, #1 │ │ │ │ - ldr r2, [pc, #336] @ (3515c0 >::_M_default_append(unsigned int)@@Base+0xce9fc>) │ │ │ │ + ldr r2, [pc, #368] @ (3515e0 >::_M_default_append(unsigned int)@@Base+0xcea1c>) │ │ │ │ lsls r1, r1, #1 │ │ │ │ - ldr r2, [r7, #12] │ │ │ │ + ldr r2, [r0, #16] │ │ │ │ lsls r4, r1, #1 │ │ │ │ - ldr r2, [pc, #232] @ (351560 >::_M_default_append(unsigned int)@@Base+0xce99c>) │ │ │ │ + ldr r2, [pc, #264] @ (351580 >::_M_default_append(unsigned int)@@Base+0xce9bc>) │ │ │ │ lsls r1, r1, #1 │ │ │ │ - ldr r0, [r4, #12] │ │ │ │ + ldr r0, [r5, #12] │ │ │ │ lsls r4, r1, #1 │ │ │ │ - asrs r0, r2, #9 │ │ │ │ + asrs r0, r3, #9 │ │ │ │ lsls r3, r1, #1 │ │ │ │ - ldr r6, [r4, #8] │ │ │ │ + ldr r6, [r5, #8] │ │ │ │ lsls r4, r1, #1 │ │ │ │ - ldr r1, [pc, #920] @ (351820 >::_M_default_append(unsigned int)@@Base+0xcec5c>) │ │ │ │ + ldr r1, [pc, #952] @ (351840 >::_M_default_append(unsigned int)@@Base+0xcec7c>) │ │ │ │ lsls r1, r1, #1 │ │ │ │ - ldr r4, [r1, #8] │ │ │ │ + ldr r4, [r2, #8] │ │ │ │ lsls r4, r1, #1 │ │ │ │ - ldr r1, [pc, #816] @ (3517c0 >::_M_default_append(unsigned int)@@Base+0xcebfc>) │ │ │ │ + ldr r1, [pc, #848] @ (3517e0 >::_M_default_append(unsigned int)@@Base+0xcec1c>) │ │ │ │ lsls r1, r1, #1 │ │ │ │ - ldr r2, [r6, #4] │ │ │ │ + ldr r2, [r7, #4] │ │ │ │ lsls r4, r1, #1 │ │ │ │ - ldr r1, [pc, #712] @ (351760 >::_M_default_append(unsigned int)@@Base+0xceb9c>) │ │ │ │ + ldr r1, [pc, #744] @ (351780 >::_M_default_append(unsigned int)@@Base+0xcebbc>) │ │ │ │ lsls r1, r1, #1 │ │ │ │ push {r4, r5, lr} │ │ │ │ mov.w ip, #4096 @ 0x1000 │ │ │ │ sub.w ip, sp, ip │ │ │ │ str.w r0, [ip, #4056] @ 0xfd8 │ │ │ │ sub sp, #28 │ │ │ │ mov r4, r0 │ │ │ │ @@ -962899,21 +962900,21 @@ │ │ │ │ add r0, pc │ │ │ │ bl 17e10 │ │ │ │ mov r0, r4 │ │ │ │ add sp, #28 │ │ │ │ pop {r4, r5, pc} │ │ │ │ mvn.w r4, #1 │ │ │ │ b.n 351518 >::_M_default_append(unsigned int)@@Base+0xce954> │ │ │ │ - str r2, [r4, #120] @ 0x78 │ │ │ │ + str r2, [r5, #120] @ 0x78 │ │ │ │ lsls r4, r1, #1 │ │ │ │ - ldr r0, [pc, #904] @ (3518cc >::_M_default_append(unsigned int)@@Base+0xced08>) │ │ │ │ + ldr r0, [pc, #936] @ (3518ec >::_M_default_append(unsigned int)@@Base+0xced28>) │ │ │ │ lsls r1, r1, #1 │ │ │ │ - str r2, [r1, #120] @ 0x78 │ │ │ │ + str r2, [r2, #120] @ 0x78 │ │ │ │ lsls r4, r1, #1 │ │ │ │ - ldr r0, [pc, #808] @ (351874 >::_M_default_append(unsigned int)@@Base+0xcecb0>) │ │ │ │ + ldr r0, [pc, #840] @ (351894 >::_M_default_append(unsigned int)@@Base+0xcecd0>) │ │ │ │ lsls r1, r1, #1 │ │ │ │ push {r4, r5, r6, lr} │ │ │ │ mov.w ip, #4096 @ 0x1000 │ │ │ │ sub.w ip, sp, ip │ │ │ │ str.w r0, [ip, #4056] @ 0xfd8 │ │ │ │ ldr r2, [pc, #464] @ (35172c >::_M_default_append(unsigned int)@@Base+0xceb68>) │ │ │ │ sub sp, #24 │ │ │ │ @@ -963100,69 +963101,69 @@ │ │ │ │ b.n 3515d6 >::_M_default_append(unsigned int)@@Base+0xcea12> │ │ │ │ blx 1172c <__stack_chk_fail@plt> │ │ │ │ nop │ │ │ │ bmi.n 351684 >::_M_default_append(unsigned int)@@Base+0xceac0> │ │ │ │ lsls r4, r2, #1 │ │ │ │ asrs r0, r7, #6 │ │ │ │ movs r0, r0 │ │ │ │ - str r6, [r2, #112] @ 0x70 │ │ │ │ + str r6, [r3, #112] @ 0x70 │ │ │ │ lsls r4, r1, #1 │ │ │ │ - strb r6, [r7, #6] │ │ │ │ + strb r6, [r0, #7] │ │ │ │ lsls r4, r1, #1 │ │ │ │ - strb r0, [r5, #5] │ │ │ │ + strb r0, [r6, #5] │ │ │ │ lsls r4, r1, #1 │ │ │ │ - strb r2, [r5, #6] │ │ │ │ + strb r2, [r6, #6] │ │ │ │ lsls r4, r1, #1 │ │ │ │ lsls r3, r6, #7 │ │ │ │ movs r0, r0 │ │ │ │ - str r4, [r4, #108] @ 0x6c │ │ │ │ + str r4, [r5, #108] @ 0x6c │ │ │ │ lsls r4, r1, #1 │ │ │ │ - ldr r0, [pc, #144] @ (3517e0 >::_M_default_append(unsigned int)@@Base+0xcec1c>) │ │ │ │ + ldr r0, [pc, #176] @ (351800 >::_M_default_append(unsigned int)@@Base+0xcec3c>) │ │ │ │ lsls r1, r1, #1 │ │ │ │ bmi.n 3517b8 >::_M_default_append(unsigned int)@@Base+0xcebf4> │ │ │ │ lsls r4, r2, #1 │ │ │ │ - str r0, [r6, #104] @ 0x68 │ │ │ │ + str r0, [r7, #104] @ 0x68 │ │ │ │ lsls r4, r1, #1 │ │ │ │ - blx lr │ │ │ │ + blx pc │ │ │ │ lsls r1, r1, #1 │ │ │ │ strh r3, [r3, r4] │ │ │ │ vcvt.f32.u32 , , #1 │ │ │ │ - vqshlu.s32 q11, q9, #31 │ │ │ │ + vqshlu.s32 q11, q13, #31 │ │ │ │ lsls r4, r1, #1 │ │ │ │ - @ instruction: 0x47b2 │ │ │ │ + @ instruction: 0x47ba │ │ │ │ lsls r1, r1, #1 │ │ │ │ - str r0, [r3, #100] @ 0x64 │ │ │ │ + str r0, [r4, #100] @ 0x64 │ │ │ │ lsls r4, r1, #1 │ │ │ │ - blx r3 │ │ │ │ + blx r4 │ │ │ │ lsls r1, r1, #1 │ │ │ │ subs r6, #243 @ 0xf3 │ │ │ │ movs r0, r0 │ │ │ │ - strb r2, [r3, #4] │ │ │ │ + strb r2, [r4, #4] │ │ │ │ lsls r4, r1, #1 │ │ │ │ - strb r6, [r0, #3] │ │ │ │ + strb r6, [r1, #3] │ │ │ │ lsls r4, r1, #1 │ │ │ │ - str r4, [r1, #96] @ 0x60 │ │ │ │ + str r4, [r2, #96] @ 0x60 │ │ │ │ lsls r4, r1, #1 │ │ │ │ - bxns r9 │ │ │ │ + bxns sl │ │ │ │ lsls r1, r1, #1 │ │ │ │ - str r2, [r6, #92] @ 0x5c │ │ │ │ + str r2, [r7, #92] @ 0x5c │ │ │ │ lsls r4, r1, #1 │ │ │ │ - bx r6 │ │ │ │ + bx r7 │ │ │ │ lsls r1, r1, #1 │ │ │ │ - ldrsh r2, [r6, r0] │ │ │ │ + ldrsh r2, [r7, r0] │ │ │ │ lsls r4, r1, #1 │ │ │ │ - strb r2, [r5, #3] │ │ │ │ + strb r2, [r6, #3] │ │ │ │ lsls r4, r1, #1 │ │ │ │ - str r6, [r6, #88] @ 0x58 │ │ │ │ + str r6, [r7, #88] @ 0x58 │ │ │ │ lsls r4, r1, #1 │ │ │ │ - mov lr, lr │ │ │ │ + mov lr, pc │ │ │ │ lsls r1, r1, #1 │ │ │ │ - str r0, [r3, #88] @ 0x58 │ │ │ │ + str r0, [r4, #88] @ 0x58 │ │ │ │ lsls r4, r1, #1 │ │ │ │ - mov lr, sl │ │ │ │ + mov lr, fp │ │ │ │ lsls r1, r1, #1 │ │ │ │ push {lr} │ │ │ │ mov.w ip, #4096 @ 0x1000 │ │ │ │ sub.w ip, sp, ip │ │ │ │ str.w r0, [ip, #4080] @ 0xff0 │ │ │ │ sub sp, #12 │ │ │ │ bl 35154c >::_M_default_append(unsigned int)@@Base+0xce988> │ │ │ │ @@ -963183,17 +963184,17 @@ │ │ │ │ add r0, pc │ │ │ │ bl 17e10 │ │ │ │ ldr r3, [sp, #4] │ │ │ │ mov r0, r3 │ │ │ │ add sp, #12 │ │ │ │ pop {pc} │ │ │ │ nop │ │ │ │ - str r0, [r3, #76] @ 0x4c │ │ │ │ + str r0, [r4, #76] @ 0x4c │ │ │ │ lsls r4, r1, #1 │ │ │ │ - mov r0, r3 │ │ │ │ + mov r0, r4 │ │ │ │ lsls r1, r1, #1 │ │ │ │ push {r4, r5, lr} │ │ │ │ mov.w ip, #4096 @ 0x1000 │ │ │ │ sub.w ip, sp, ip │ │ │ │ str.w r0, [ip, #4056] @ 0xfd8 │ │ │ │ sub sp, #28 │ │ │ │ mov r5, r3 │ │ │ │ @@ -963249,17 +963250,17 @@ │ │ │ │ ldr r3, [sp, #20] │ │ │ │ mov r0, r3 │ │ │ │ add sp, #28 │ │ │ │ pop {r4, r5, pc} │ │ │ │ mvn.w r3, #1 │ │ │ │ b.n 351846 >::_M_default_append(unsigned int)@@Base+0xcec82> │ │ │ │ nop │ │ │ │ - str r6, [r7, #64] @ 0x40 │ │ │ │ + str r6, [r0, #68] @ 0x44 │ │ │ │ lsls r4, r1, #1 │ │ │ │ - cmp r6, pc │ │ │ │ + cmp lr, r0 │ │ │ │ lsls r1, r1, #1 │ │ │ │ stmdb sp!, {r4, r5, r6, r7, r8, r9, sl, fp, lr} │ │ │ │ mov.w ip, #4096 @ 0x1000 │ │ │ │ vpush {d8-d11} │ │ │ │ sub.w ip, sp, ip │ │ │ │ str.w r0, [ip, #3616] @ 0xe20 │ │ │ │ sub sp, #412 @ 0x19c │ │ │ │ @@ -964260,164 +964261,164 @@ │ │ │ │ mov.w r1, #4294967295 @ 0xffffffff │ │ │ │ add r0, pc │ │ │ │ bl 17e10 │ │ │ │ mov.w r3, #4294967295 @ 0xffffffff │ │ │ │ str r3, [sp, #44] @ 0x2c │ │ │ │ b.w 351ad4 >::_M_default_append(unsigned int)@@Base+0xcef10> │ │ │ │ nop │ │ │ │ - subs r5, #36 @ 0x24 │ │ │ │ + subs r5, #44 @ 0x2c │ │ │ │ lsls r4, r1, #1 │ │ │ │ bne.n 3523d0 >::_M_default_append(unsigned int)@@Base+0xcf80c> │ │ │ │ lsls r4, r2, #1 │ │ │ │ asrs r0, r7, #6 │ │ │ │ movs r0, r0 │ │ │ │ bne.n 352368 >::_M_default_append(unsigned int)@@Base+0xcf7a4> │ │ │ │ lsls r4, r2, #1 │ │ │ │ - str r6, [r2, #52] @ 0x34 │ │ │ │ + str r6, [r3, #52] @ 0x34 │ │ │ │ lsls r4, r1, #1 │ │ │ │ lsrs r4, r3, #19 │ │ │ │ movs r0, r0 │ │ │ │ str r7, [r1, r6] │ │ │ │ vcvt.u32.f32 q10, , #1 │ │ │ │ - vsri.32 q8, q8, #1 │ │ │ │ + vsri.32 q8, q12, #1 │ │ │ │ lsls r6, r1, #1 │ │ │ │ - str r0, [r2, #44] @ 0x2c │ │ │ │ + str r0, [r3, #44] @ 0x2c │ │ │ │ lsls r4, r1, #1 │ │ │ │ - strb r4, [r2, #4] │ │ │ │ + strb r4, [r3, #4] │ │ │ │ lsls r5, r1, #1 │ │ │ │ - str r4, [r0, #32] │ │ │ │ + str r4, [r1, #32] │ │ │ │ lsls r4, r1, #1 │ │ │ │ - muls r2, r0 │ │ │ │ + muls r2, r1 │ │ │ │ lsls r1, r1, #1 │ │ │ │ - str r0, [r5, #28] │ │ │ │ + str r0, [r6, #28] │ │ │ │ lsls r4, r1, #1 │ │ │ │ - orrs r6, r4 │ │ │ │ + orrs r6, r5 │ │ │ │ lsls r1, r1, #1 │ │ │ │ ldmia r7!, {r4, r5} │ │ │ │ lsls r4, r2, #1 │ │ │ │ - str r0, [r3, #24] │ │ │ │ + str r0, [r4, #24] │ │ │ │ lsls r4, r1, #1 │ │ │ │ - cmn r6, r2 │ │ │ │ + cmn r6, r3 │ │ │ │ lsls r1, r1, #1 │ │ │ │ - str r6, [r6, #20] │ │ │ │ + str r6, [r7, #20] │ │ │ │ lsls r4, r1, #1 │ │ │ │ - cmp r4, r6 │ │ │ │ + cmp r4, r7 │ │ │ │ lsls r1, r1, #1 │ │ │ │ - ldr r6, [r6, #72] @ 0x48 │ │ │ │ + ldr r6, [r7, #72] @ 0x48 │ │ │ │ lsls r4, r1, #1 │ │ │ │ - str r0, [r6, #16] │ │ │ │ + str r0, [r7, #16] │ │ │ │ lsls r4, r1, #1 │ │ │ │ - str r6, [r6, #12] │ │ │ │ + str r6, [r7, #12] │ │ │ │ lsls r4, r1, #1 │ │ │ │ - ldr r4, [r2, #80] @ 0x50 │ │ │ │ + ldr r4, [r3, #80] @ 0x50 │ │ │ │ lsls r4, r1, #1 │ │ │ │ - ldr r0, [r1, #56] @ 0x38 │ │ │ │ + ldr r0, [r2, #56] @ 0x38 │ │ │ │ lsls r4, r1, #1 │ │ │ │ - str r6, [r1, #12] │ │ │ │ + str r6, [r2, #12] │ │ │ │ lsls r4, r1, #1 │ │ │ │ - tst r4, r1 │ │ │ │ + tst r4, r2 │ │ │ │ lsls r1, r1, #1 │ │ │ │ - str r6, [r1, #8] │ │ │ │ + str r6, [r2, #8] │ │ │ │ lsls r4, r1, #1 │ │ │ │ - str r0, [r7, #4] │ │ │ │ + str r0, [r0, #8] │ │ │ │ lsls r4, r1, #1 │ │ │ │ - str r4, [r2, #0] │ │ │ │ + str r4, [r3, #0] │ │ │ │ lsls r4, r1, #1 │ │ │ │ - ldrsh r2, [r4, r5] │ │ │ │ + ldrsh r2, [r5, r5] │ │ │ │ lsls r4, r1, #1 │ │ │ │ - ldrsh r0, [r5, r4] │ │ │ │ + ldrsh r0, [r6, r4] │ │ │ │ lsls r4, r1, #1 │ │ │ │ - ldrsh r2, [r4, r7] │ │ │ │ + ldrsh r2, [r5, r7] │ │ │ │ lsls r4, r1, #1 │ │ │ │ - ldr r6, [r0, #56] @ 0x38 │ │ │ │ + ldr r6, [r1, #56] @ 0x38 │ │ │ │ lsls r4, r1, #1 │ │ │ │ - ldr r2, [r6, #24] │ │ │ │ + ldr r2, [r7, #24] │ │ │ │ lsls r4, r1, #1 │ │ │ │ - ldrsh r2, [r7, r3] │ │ │ │ + ldrsh r2, [r0, r4] │ │ │ │ lsls r4, r1, #1 │ │ │ │ - ands r0, r7 │ │ │ │ + eors r0, r0 │ │ │ │ lsls r1, r1, #1 │ │ │ │ - ldr r4, [r2, #40] @ 0x28 │ │ │ │ + ldr r4, [r3, #40] @ 0x28 │ │ │ │ lsls r4, r1, #1 │ │ │ │ - ldrsh r4, [r1, r3] │ │ │ │ + ldrsh r4, [r2, r3] │ │ │ │ lsls r4, r1, #1 │ │ │ │ - ands r0, r1 │ │ │ │ + ands r0, r2 │ │ │ │ lsls r1, r1, #1 │ │ │ │ - ldrsh r4, [r0, r2] │ │ │ │ + ldrsh r4, [r1, r2] │ │ │ │ lsls r4, r1, #1 │ │ │ │ - ldrsh r2, [r5, r1] │ │ │ │ + ldrsh r2, [r6, r1] │ │ │ │ lsls r4, r1, #1 │ │ │ │ - subs r7, #168 @ 0xa8 │ │ │ │ + subs r7, #176 @ 0xb0 │ │ │ │ lsls r1, r1, #1 │ │ │ │ - ldrsh r4, [r1, r1] │ │ │ │ + ldrsh r4, [r2, r1] │ │ │ │ lsls r4, r1, #1 │ │ │ │ - subs r7, #138 @ 0x8a │ │ │ │ + subs r7, #146 @ 0x92 │ │ │ │ lsls r1, r1, #1 │ │ │ │ - ldrsh r0, [r2, r0] │ │ │ │ - lsls r4, r1, #1 │ │ │ │ - vhadd.u q0, q4, │ │ │ │ - ldr r4, [r1, #32] │ │ │ │ + ldrsh r0, [r3, r0] │ │ │ │ lsls r4, r1, #1 │ │ │ │ - ldrb r4, [r6, r4] │ │ │ │ + vhadd.u8 q8, q0, │ │ │ │ + ldr r4, [r2, #32] │ │ │ │ lsls r4, r1, #1 │ │ │ │ - ldrb r6, [r3, r1] │ │ │ │ + ldrb r4, [r7, r4] │ │ │ │ lsls r4, r1, #1 │ │ │ │ - ldrh r6, [r4, r6] │ │ │ │ + ldrb r6, [r4, r1] │ │ │ │ lsls r4, r1, #1 │ │ │ │ - mov lr, pc │ │ │ │ + ldrh r6, [r5, r6] │ │ │ │ lsls r4, r1, #1 │ │ │ │ bx r0 │ │ │ │ lsls r4, r1, #1 │ │ │ │ - bx r0 │ │ │ │ + bx r1 │ │ │ │ lsls r4, r1, #1 │ │ │ │ - ldr r0, [r7, #4] │ │ │ │ + bx r1 │ │ │ │ lsls r4, r1, #1 │ │ │ │ - str r2, [r6, #76] @ 0x4c │ │ │ │ + ldr r0, [r0, #8] │ │ │ │ lsls r4, r1, #1 │ │ │ │ - ldr r2, [r0, #8] │ │ │ │ + str r2, [r7, #76] @ 0x4c │ │ │ │ lsls r4, r1, #1 │ │ │ │ - ldr r0, [r0, #8] │ │ │ │ + ldr r2, [r1, #8] │ │ │ │ lsls r4, r1, #1 │ │ │ │ - str r0, [r2, #104] @ 0x68 │ │ │ │ + ldr r0, [r1, #8] │ │ │ │ lsls r4, r1, #1 │ │ │ │ - adds r0, r6, r4 │ │ │ │ + str r0, [r3, #104] @ 0x68 │ │ │ │ + lsls r4, r1, #1 │ │ │ │ + adds r0, r7, r4 │ │ │ │ lsls r1, r1, #1 │ │ │ │ - ldr r4, [r4, #4] │ │ │ │ + ldr r4, [r5, #4] │ │ │ │ lsls r4, r1, #1 │ │ │ │ - ldrh r0, [r7, r4] │ │ │ │ + ldrh r0, [r0, r5] │ │ │ │ lsls r4, r1, #1 │ │ │ │ - ldr r2, [r2, #4] │ │ │ │ + ldr r2, [r3, #4] │ │ │ │ lsls r4, r1, #1 │ │ │ │ - str r2, [r3, #100] @ 0x64 │ │ │ │ + str r2, [r4, #100] @ 0x64 │ │ │ │ lsls r4, r1, #1 │ │ │ │ - add r7, pc, #824 @ (adr r7, 352780 >::_M_default_append(unsigned int)@@Base+0xcfbbc>) │ │ │ │ + add r7, pc, #856 @ (adr r7, 3527a0 >::_M_default_append(unsigned int)@@Base+0xcfbdc>) │ │ │ │ lsls r4, r1, #1 │ │ │ │ - ldr r6, [r4, #0] │ │ │ │ + ldr r6, [r5, #0] │ │ │ │ lsls r4, r1, #1 │ │ │ │ mov fp, r4 │ │ │ │ vrsubhn.i d20, , │ │ │ │ vrsubhn.i d20, , │ │ │ │ - vtbl.8 d21, {d15-d17}, d4 │ │ │ │ + vtbl.8 d21, {d15-d17}, d12 │ │ │ │ lsls r4, r1, #1 │ │ │ │ - subs r3, #68 @ 0x44 │ │ │ │ + subs r3, #76 @ 0x4c │ │ │ │ lsls r1, r1, #1 │ │ │ │ mov r3, fp │ │ │ │ vmlsl.u q10, d15, d7[0] │ │ │ │ vqshlu.s32 d20, d25, #31 │ │ │ │ - @ instruction: 0xffff59bc │ │ │ │ + vtbx.8 d21, {d31- >::_M_default_append(unsigned int)@@Base+0xd2384> │ │ │ │ ldr.w r2, [pc, #1196] @ 352940 >::_M_default_append(unsigned int)@@Base+0xcfd7c> │ │ │ │ mov sl, r3 │ │ │ │ @@ -964849,50 +964850,50 @@ │ │ │ │ ldr.w r2, [r9, #8] │ │ │ │ str.w r1, [r2, r3, lsl #2] │ │ │ │ adds r3, #1 │ │ │ │ str.w r3, [r9, #12] │ │ │ │ b.n 352872 >::_M_default_append(unsigned int)@@Base+0xcfcae> │ │ │ │ nop │ │ │ │ ... │ │ │ │ - cmp r8, r1 │ │ │ │ + cmp r8, r2 │ │ │ │ lsls r1, r1, #1 │ │ │ │ - strb r6, [r6, #7] │ │ │ │ + strb r6, [r7, #7] │ │ │ │ lsls r1, r1, #1 │ │ │ │ - asrs r6, r5, #19 │ │ │ │ + asrs r6, r6, #19 │ │ │ │ lsls r1, r1, #1 │ │ │ │ - asrs r2, r0, #18 │ │ │ │ + asrs r2, r1, #18 │ │ │ │ lsls r1, r1, #1 │ │ │ │ - ldr r2, [pc, #640] @ (352bd4 >::_M_default_append(unsigned int)@@Base+0xd0010>) │ │ │ │ + ldr r2, [pc, #672] @ (352bf4 >::_M_default_append(unsigned int)@@Base+0xd0030>) │ │ │ │ lsls r5, r1, #1 │ │ │ │ - subs r3, #26 │ │ │ │ + subs r3, #34 @ 0x22 │ │ │ │ lsls r1, r1, #1 │ │ │ │ - sxtb r4, r1 │ │ │ │ + sxtb r4, r2 │ │ │ │ lsls r1, r1, #1 │ │ │ │ - stmia r6!, {r2, r5, r6} │ │ │ │ + stmia r6!, {r2, r3, r5, r6} │ │ │ │ lsls r1, r1, #1 │ │ │ │ - ldrsh r4, [r7, r1] │ │ │ │ + ldrsh r4, [r0, r2] │ │ │ │ lsls r1, r1, #1 │ │ │ │ - ldrb r2, [r3, #30] │ │ │ │ + ldrb r2, [r4, #30] │ │ │ │ lsls r1, r1, #1 │ │ │ │ - ldrsb r2, [r0, r3] │ │ │ │ + ldrsb r2, [r1, r3] │ │ │ │ lsls r4, r1, #1 │ │ │ │ - ldrsb r2, [r3, r0] │ │ │ │ + ldrsb r2, [r4, r0] │ │ │ │ lsls r4, r1, #1 │ │ │ │ - str r2, [r5, #56] @ 0x38 │ │ │ │ + str r2, [r6, #56] @ 0x38 │ │ │ │ lsls r4, r1, #1 │ │ │ │ - strb r2, [r1, r4] │ │ │ │ + strb r2, [r2, r4] │ │ │ │ lsls r4, r1, #1 │ │ │ │ - str r0, [r4, #44] @ 0x2c │ │ │ │ + str r0, [r5, #44] @ 0x2c │ │ │ │ lsls r4, r1, #1 │ │ │ │ - strb r0, [r7, r1] │ │ │ │ + strb r0, [r0, r2] │ │ │ │ lsls r4, r1, #1 │ │ │ │ - strb r6, [r5, r0] │ │ │ │ + strb r6, [r6, r0] │ │ │ │ lsls r4, r1, #1 │ │ │ │ - rsb r0, r0, #13434880 @ 0xcd0000 │ │ │ │ - str r0, [r3, #12] │ │ │ │ + rsb r0, r8, #13434880 @ 0xcd0000 │ │ │ │ + str r0, [r4, #12] │ │ │ │ lsls r4, r1, #1 │ │ │ │ mov r1, r5 │ │ │ │ mov r0, r8 │ │ │ │ bl d0d78 │ │ │ │ mov r1, r5 │ │ │ │ mov r0, r8 │ │ │ │ vmov.f64 d8, d0 │ │ │ │ @@ -966097,96 +966098,96 @@ │ │ │ │ cmp r9, r3 │ │ │ │ bne.w 353598 >::_M_default_append(unsigned int)@@Base+0xd09d4> │ │ │ │ str r6, [sp, #40] @ 0x28 │ │ │ │ b.w 3527fa >::_M_default_append(unsigned int)@@Base+0xcfc36> │ │ │ │ nop │ │ │ │ nop.w │ │ │ │ ... │ │ │ │ - strh r2, [r6, r0] │ │ │ │ + strh r2, [r7, r0] │ │ │ │ lsls r4, r1, #1 │ │ │ │ - adds r3, #112 @ 0x70 │ │ │ │ + adds r3, #120 @ 0x78 │ │ │ │ lsls r1, r1, #1 │ │ │ │ - str r2, [r4, r6] │ │ │ │ + str r2, [r5, r6] │ │ │ │ lsls r4, r1, #1 │ │ │ │ - adds r2, #224 @ 0xe0 │ │ │ │ + adds r2, #232 @ 0xe8 │ │ │ │ lsls r1, r1, #1 │ │ │ │ - str r2, [r4, r4] │ │ │ │ + str r2, [r5, r4] │ │ │ │ lsls r4, r1, #1 │ │ │ │ - adds r2, #96 @ 0x60 │ │ │ │ + adds r2, #104 @ 0x68 │ │ │ │ lsls r1, r1, #1 │ │ │ │ - str r4, [r6, r1] │ │ │ │ + str r4, [r7, r1] │ │ │ │ lsls r4, r1, #1 │ │ │ │ - ldr r6, [pc, #576] @ (353948 >::_M_default_append(unsigned int)@@Base+0xd0d84>) │ │ │ │ + ldr r6, [pc, #608] @ (353968 >::_M_default_append(unsigned int)@@Base+0xd0da4>) │ │ │ │ lsls r4, r1, #1 │ │ │ │ - ldr r6, [pc, #56] @ (353744 >::_M_default_append(unsigned int)@@Base+0xd0b80>) │ │ │ │ + ldr r6, [pc, #88] @ (353764 >::_M_default_append(unsigned int)@@Base+0xd0ba0>) │ │ │ │ lsls r4, r1, #1 │ │ │ │ - ldr r5, [pc, #728] @ (3539e8 >::_M_default_append(unsigned int)@@Base+0xd0e24>) │ │ │ │ + ldr r5, [pc, #760] @ (353a08 >::_M_default_append(unsigned int)@@Base+0xd0e44>) │ │ │ │ lsls r4, r1, #1 │ │ │ │ - cmp r6, #242 @ 0xf2 │ │ │ │ + cmp r6, #250 @ 0xfa │ │ │ │ lsls r1, r1, #1 │ │ │ │ - ldr r5, [pc, #560] @ (353948 >::_M_default_append(unsigned int)@@Base+0xd0d84>) │ │ │ │ + ldr r5, [pc, #592] @ (353968 >::_M_default_append(unsigned int)@@Base+0xd0da4>) │ │ │ │ lsls r4, r1, #1 │ │ │ │ - cmp r6, #202 @ 0xca │ │ │ │ + cmp r6, #210 @ 0xd2 │ │ │ │ lsls r1, r1, #1 │ │ │ │ - ldr r2, [r7, r2] │ │ │ │ + ldr r2, [r0, r3] │ │ │ │ lsls r4, r1, #1 │ │ │ │ - strb r6, [r3, #23] │ │ │ │ + strb r6, [r4, #23] │ │ │ │ lsls r1, r1, #1 │ │ │ │ - ldr r4, [pc, #424] @ (3538d0 >::_M_default_append(unsigned int)@@Base+0xd0d0c>) │ │ │ │ + ldr r4, [pc, #456] @ (3538f0 >::_M_default_append(unsigned int)@@Base+0xd0d2c>) │ │ │ │ lsls r4, r1, #1 │ │ │ │ - cmp r5, #168 @ 0xa8 │ │ │ │ + cmp r5, #176 @ 0xb0 │ │ │ │ lsls r1, r1, #1 │ │ │ │ - ldr r4, [pc, #312] @ (353868 >::_M_default_append(unsigned int)@@Base+0xd0ca4>) │ │ │ │ + ldr r4, [pc, #344] @ (353888 >::_M_default_append(unsigned int)@@Base+0xd0cc4>) │ │ │ │ lsls r4, r1, #1 │ │ │ │ - cmp r5, #140 @ 0x8c │ │ │ │ + cmp r5, #148 @ 0x94 │ │ │ │ lsls r1, r1, #1 │ │ │ │ - ldr r3, [pc, #968] @ (353b00 >::_M_default_append(unsigned int)@@Base+0xd0f3c>) │ │ │ │ + ldr r3, [pc, #1000] @ (353b20 >::_M_default_append(unsigned int)@@Base+0xd0f5c>) │ │ │ │ lsls r4, r1, #1 │ │ │ │ - cmp r5, #48 @ 0x30 │ │ │ │ + cmp r5, #56 @ 0x38 │ │ │ │ lsls r1, r1, #1 │ │ │ │ - ldr r3, [pc, #848] @ (353a90 >::_M_default_append(unsigned int)@@Base+0xd0ecc>) │ │ │ │ + ldr r3, [pc, #880] @ (353ab0 >::_M_default_append(unsigned int)@@Base+0xd0eec>) │ │ │ │ lsls r4, r1, #1 │ │ │ │ - cmp r5, #18 │ │ │ │ + cmp r5, #26 │ │ │ │ lsls r1, r1, #1 │ │ │ │ - ldr r3, [pc, #360] @ (3538b0 >::_M_default_append(unsigned int)@@Base+0xd0cec>) │ │ │ │ + ldr r3, [pc, #392] @ (3538d0 >::_M_default_append(unsigned int)@@Base+0xd0d0c>) │ │ │ │ lsls r4, r1, #1 │ │ │ │ - ldr r2, [pc, #120] @ (3537c4 >::_M_default_append(unsigned int)@@Base+0xd0c00>) │ │ │ │ + ldr r2, [pc, #152] @ (3537e4 >::_M_default_append(unsigned int)@@Base+0xd0c20>) │ │ │ │ lsls r4, r1, #1 │ │ │ │ - ldr r1, [pc, #608] @ (3539b0 >::_M_default_append(unsigned int)@@Base+0xd0dec>) │ │ │ │ + ldr r1, [pc, #640] @ (3539d0 >::_M_default_append(unsigned int)@@Base+0xd0e0c>) │ │ │ │ lsls r4, r1, #1 │ │ │ │ - ldr r1, [pc, #416] @ (3538f4 >::_M_default_append(unsigned int)@@Base+0xd0d30>) │ │ │ │ + ldr r1, [pc, #448] @ (353914 >::_M_default_append(unsigned int)@@Base+0xd0d50>) │ │ │ │ lsls r4, r1, #1 │ │ │ │ - ldr r1, [pc, #112] @ (3537c8 >::_M_default_append(unsigned int)@@Base+0xd0c04>) │ │ │ │ + ldr r1, [pc, #144] @ (3537e8 >::_M_default_append(unsigned int)@@Base+0xd0c24>) │ │ │ │ lsls r4, r1, #1 │ │ │ │ - ldr r1, [pc, #112] @ (3537cc >::_M_default_append(unsigned int)@@Base+0xd0c08>) │ │ │ │ + ldr r1, [pc, #144] @ (3537ec >::_M_default_append(unsigned int)@@Base+0xd0c28>) │ │ │ │ lsls r4, r1, #1 │ │ │ │ - cmp r2, #92 @ 0x5c │ │ │ │ + cmp r2, #100 @ 0x64 │ │ │ │ lsls r1, r1, #1 │ │ │ │ - ldr r0, [pc, #928] @ (353b04 >::_M_default_append(unsigned int)@@Base+0xd0f40>) │ │ │ │ + ldr r0, [pc, #960] @ (353b24 >::_M_default_append(unsigned int)@@Base+0xd0f60>) │ │ │ │ lsls r4, r1, #1 │ │ │ │ - cmp r2, #38 @ 0x26 │ │ │ │ + cmp r2, #46 @ 0x2e │ │ │ │ lsls r1, r1, #1 │ │ │ │ - ldrsb r4, [r5, r1] │ │ │ │ + ldrsb r4, [r6, r1] │ │ │ │ lsls r4, r1, #1 │ │ │ │ - strb r0, [r5, r5] │ │ │ │ + strb r0, [r6, r5] │ │ │ │ lsls r4, r1, #1 │ │ │ │ - @ instruction: 0x47e6 │ │ │ │ + @ instruction: 0x47ee │ │ │ │ lsls r4, r1, #1 │ │ │ │ - cmp r1, #38 @ 0x26 │ │ │ │ + cmp r1, #46 @ 0x2e │ │ │ │ lsls r1, r1, #1 │ │ │ │ - lsrs r4, r7, #12 │ │ │ │ + lsrs r4, r0, #13 │ │ │ │ lsls r4, r1, #1 │ │ │ │ - @ instruction: 0x47ba │ │ │ │ + @ instruction: 0x47c2 │ │ │ │ lsls r4, r1, #1 │ │ │ │ - cmp r0, #248 @ 0xf8 │ │ │ │ + cmp r1, #0 │ │ │ │ lsls r1, r1, #1 │ │ │ │ - blx r0 │ │ │ │ + blx r1 │ │ │ │ lsls r4, r1, #1 │ │ │ │ - ldmia.w sl, {r0, r2, r3, r6} │ │ │ │ - mov ip, r4 │ │ │ │ + stmia.w r2!, {r0, r2, r3, r6} │ │ │ │ + mov ip, r5 │ │ │ │ lsls r4, r1, #1 │ │ │ │ movs r3, #0 │ │ │ │ str r3, [sp, #152] @ 0x98 │ │ │ │ ldrd r2, r4, [sp, #48] @ 0x30 │ │ │ │ mov r0, r8 │ │ │ │ ldr r3, [sp, #264] @ 0x108 │ │ │ │ ldr r7, [sp, #40] @ 0x28 │ │ │ │ @@ -966856,99 +966857,99 @@ │ │ │ │ ldr r1, [sp, #52] @ 0x34 │ │ │ │ add r2, pc │ │ │ │ bl 525750 │ │ │ │ str r5, [sp, #304] @ 0x130 │ │ │ │ b.n 353bcc >::_M_default_append(unsigned int)@@Base+0xd1008> │ │ │ │ nop │ │ │ │ ... │ │ │ │ - strh r0, [r3, r5] │ │ │ │ + strh r0, [r4, r5] │ │ │ │ lsls r4, r1, #1 │ │ │ │ - add sl, ip │ │ │ │ + add sl, sp │ │ │ │ lsls r4, r1, #1 │ │ │ │ - add lr, lr │ │ │ │ + add lr, pc │ │ │ │ lsls r4, r1, #1 │ │ │ │ - add sl, fp │ │ │ │ + add sl, ip │ │ │ │ lsls r4, r1, #1 │ │ │ │ - mov r2, r0 │ │ │ │ + mov r2, r1 │ │ │ │ lsls r4, r1, #1 │ │ │ │ - strh r0, [r4, #54] @ 0x36 │ │ │ │ + strh r0, [r5, #54] @ 0x36 │ │ │ │ lsls r3, r1, #1 │ │ │ │ - add r0, r5 │ │ │ │ + add r0, r6 │ │ │ │ lsls r4, r1, #1 │ │ │ │ - muls r0, r0 │ │ │ │ + muls r0, r1 │ │ │ │ lsls r4, r1, #1 │ │ │ │ - orrs r4, r1 │ │ │ │ + orrs r4, r2 │ │ │ │ lsls r4, r1, #1 │ │ │ │ - str r0, [r0, r7] │ │ │ │ + str r0, [r1, r7] │ │ │ │ lsls r4, r1, #1 │ │ │ │ - str r2, [r7, r6] │ │ │ │ + str r2, [r0, r7] │ │ │ │ lsls r4, r1, #1 │ │ │ │ - negs r6, r7 │ │ │ │ + cmp r6, r0 │ │ │ │ lsls r4, r1, #1 │ │ │ │ - cmn r0, r4 │ │ │ │ + cmn r0, r5 │ │ │ │ lsls r4, r1, #1 │ │ │ │ - str r4, [r2, r5] │ │ │ │ + str r4, [r3, r5] │ │ │ │ lsls r4, r1, #1 │ │ │ │ - cmn r2, r1 │ │ │ │ + cmn r2, r2 │ │ │ │ lsls r4, r1, #1 │ │ │ │ - ldrh r0, [r7, #56] @ 0x38 │ │ │ │ + ldrh r0, [r0, #58] @ 0x3a │ │ │ │ lsls r4, r1, #1 │ │ │ │ - str r4, [r1, r3] │ │ │ │ + str r4, [r2, r3] │ │ │ │ lsls r4, r1, #1 │ │ │ │ - sbcs r2, r7 │ │ │ │ + rors r2, r0 │ │ │ │ lsls r4, r1, #1 │ │ │ │ - sbcs r4, r5 │ │ │ │ + sbcs r4, r6 │ │ │ │ lsls r4, r1, #1 │ │ │ │ - movs r2, #234 @ 0xea │ │ │ │ + movs r2, #242 @ 0xf2 │ │ │ │ lsls r1, r1, #1 │ │ │ │ - ldrh r6, [r4, #50] @ 0x32 │ │ │ │ + ldrh r6, [r5, #50] @ 0x32 │ │ │ │ lsls r4, r1, #1 │ │ │ │ - adcs r4, r7 │ │ │ │ + sbcs r4, r0 │ │ │ │ lsls r4, r1, #1 │ │ │ │ - movs r2, #186 @ 0xba │ │ │ │ + movs r2, #194 @ 0xc2 │ │ │ │ lsls r1, r1, #1 │ │ │ │ - adcs r0, r4 │ │ │ │ + adcs r0, r5 │ │ │ │ lsls r4, r1, #1 │ │ │ │ - movs r2, #158 @ 0x9e │ │ │ │ + movs r2, #166 @ 0xa6 │ │ │ │ lsls r1, r1, #1 │ │ │ │ - adcs r2, r0 │ │ │ │ + adcs r2, r1 │ │ │ │ lsls r4, r1, #1 │ │ │ │ - movs r2, #128 @ 0x80 │ │ │ │ + movs r2, #136 @ 0x88 │ │ │ │ lsls r1, r1, #1 │ │ │ │ - adcs r6, r1 │ │ │ │ + adcs r6, r2 │ │ │ │ lsls r4, r1, #1 │ │ │ │ - asrs r0, r7 │ │ │ │ + adcs r0, r0 │ │ │ │ lsls r4, r1, #1 │ │ │ │ - strh r2, [r0, #32] │ │ │ │ + strh r2, [r1, #32] │ │ │ │ lsls r3, r1, #1 │ │ │ │ - adcs r6, r1 │ │ │ │ + adcs r6, r2 │ │ │ │ lsls r4, r1, #1 │ │ │ │ - negs r6, r7 │ │ │ │ + cmp r6, r0 │ │ │ │ lsls r4, r1, #1 │ │ │ │ - lsls r2, r6 │ │ │ │ + lsls r2, r7 │ │ │ │ lsls r4, r1, #1 │ │ │ │ - ldr r5, [pc, #960] @ (3542d0 >::_M_default_append(unsigned int)@@Base+0xd170c>) │ │ │ │ + ldr r5, [pc, #992] @ (3542f0 >::_M_default_append(unsigned int)@@Base+0xd172c>) │ │ │ │ lsls r5, r1, #1 │ │ │ │ - subs r6, #252 @ 0xfc │ │ │ │ + subs r7, #4 │ │ │ │ lsls r4, r1, #1 │ │ │ │ - movs r0, #58 @ 0x3a │ │ │ │ + movs r0, #66 @ 0x42 │ │ │ │ lsls r1, r1, #1 │ │ │ │ - lsrs r0, r0 │ │ │ │ + lsrs r0, r1 │ │ │ │ lsls r4, r1, #1 │ │ │ │ - ldr r3, [pc, #1016] @ (354318 >::_M_default_append(unsigned int)@@Base+0xd1754>) │ │ │ │ + ldr r4, [pc, #24] @ (353f38 >::_M_default_append(unsigned int)@@Base+0xd1374>) │ │ │ │ lsls r4, r1, #1 │ │ │ │ - subs r6, #208 @ 0xd0 │ │ │ │ + subs r6, #216 @ 0xd8 │ │ │ │ lsls r4, r1, #1 │ │ │ │ - ldr r5, [pc, #272] @ (354038 >::_M_default_append(unsigned int)@@Base+0xd1474>) │ │ │ │ + ldr r5, [pc, #304] @ (354058 >::_M_default_append(unsigned int)@@Base+0xd1494>) │ │ │ │ lsls r4, r1, #1 │ │ │ │ - subs r6, #188 @ 0xbc │ │ │ │ + subs r6, #196 @ 0xc4 │ │ │ │ lsls r4, r1, #1 │ │ │ │ - ldrh r4, [r5, #24] │ │ │ │ + ldrh r4, [r6, #24] │ │ │ │ lsls r4, r1, #1 │ │ │ │ - ldrh r4, [r1, #24] │ │ │ │ + ldrh r4, [r2, #24] │ │ │ │ lsls r4, r1, #1 │ │ │ │ mov r0, r8 │ │ │ │ movw r4, #5927 @ 0x1727 │ │ │ │ bl 5253b4 │ │ │ │ ldr.w r3, [pc, #3256] @ 354bf8 >::_M_default_append(unsigned int)@@Base+0xd2034> │ │ │ │ movs r2, #1 │ │ │ │ mov.w r1, #256 @ 0x100 │ │ │ │ @@ -968182,183 +968183,183 @@ │ │ │ │ bl 17c90 │ │ │ │ ldr r0, [pc, #352] @ (354d48 >::_M_default_append(unsigned int)@@Base+0xd2184>) │ │ │ │ mov.w r1, #4294967295 @ 0xffffffff │ │ │ │ add r0, pc │ │ │ │ bl 17e10 │ │ │ │ b.w 352338 >::_M_default_append(unsigned int)@@Base+0xcf774> │ │ │ │ nop │ │ │ │ - subs r5, #72 @ 0x48 │ │ │ │ + subs r5, #80 @ 0x50 │ │ │ │ lsls r4, r1, #1 │ │ │ │ - udf #172 @ 0xac │ │ │ │ + udf #180 @ 0xb4 │ │ │ │ lsls r5, r1, #1 │ │ │ │ - ldr r3, [pc, #800] @ (354f24 >::_M_default_append(unsigned int)@@Base+0xd2360>) │ │ │ │ + ldr r3, [pc, #832] @ (354f44 >::_M_default_append(unsigned int)@@Base+0xd2380>) │ │ │ │ lsls r4, r1, #1 │ │ │ │ - subs r5, #76 @ 0x4c │ │ │ │ + subs r5, #84 @ 0x54 │ │ │ │ lsls r4, r1, #1 │ │ │ │ - subs r5, #52 @ 0x34 │ │ │ │ + subs r5, #60 @ 0x3c │ │ │ │ lsls r4, r1, #1 │ │ │ │ - subs r4, #224 @ 0xe0 │ │ │ │ + subs r4, #232 @ 0xe8 │ │ │ │ lsls r4, r1, #1 │ │ │ │ - subs r4, #224 @ 0xe0 │ │ │ │ + subs r4, #232 @ 0xe8 │ │ │ │ lsls r4, r1, #1 │ │ │ │ - ldrb r0, [r2, #30] │ │ │ │ + ldrb r0, [r3, #30] │ │ │ │ lsls r3, r1, #1 │ │ │ │ - subs r4, #130 @ 0x82 │ │ │ │ + subs r4, #138 @ 0x8a │ │ │ │ lsls r4, r1, #1 │ │ │ │ - ldrh r2, [r5, #6] │ │ │ │ + ldrh r2, [r6, #6] │ │ │ │ lsls r4, r1, #1 │ │ │ │ - subs r4, #34 @ 0x22 │ │ │ │ + subs r4, #42 @ 0x2a │ │ │ │ lsls r4, r1, #1 │ │ │ │ - subs r4, #34 @ 0x22 │ │ │ │ + subs r4, #42 @ 0x2a │ │ │ │ lsls r4, r1, #1 │ │ │ │ - ldrb r2, [r2, #27] │ │ │ │ + ldrb r2, [r3, #27] │ │ │ │ lsls r3, r1, #1 │ │ │ │ - subs r3, #168 @ 0xa8 │ │ │ │ + subs r3, #176 @ 0xb0 │ │ │ │ lsls r4, r1, #1 │ │ │ │ - ldrh r0, [r4, #0] │ │ │ │ + ldrh r0, [r5, #0] │ │ │ │ lsls r4, r1, #1 │ │ │ │ - subs r2, #126 @ 0x7e │ │ │ │ + subs r2, #134 @ 0x86 │ │ │ │ lsls r4, r1, #1 │ │ │ │ - subs r2, #160 @ 0xa0 │ │ │ │ + subs r2, #168 @ 0xa8 │ │ │ │ lsls r4, r1, #1 │ │ │ │ - subs r2, #136 @ 0x88 │ │ │ │ + subs r2, #144 @ 0x90 │ │ │ │ lsls r4, r1, #1 │ │ │ │ - ldrb r0, [r2, #21] │ │ │ │ + ldrb r0, [r3, #21] │ │ │ │ lsls r3, r1, #1 │ │ │ │ - subs r2, #68 @ 0x44 │ │ │ │ + subs r2, #76 @ 0x4c │ │ │ │ lsls r4, r1, #1 │ │ │ │ - strh r4, [r5, #52] @ 0x34 │ │ │ │ + strh r4, [r6, #52] @ 0x34 │ │ │ │ lsls r4, r1, #1 │ │ │ │ - ldrb r4, [r4, #18] │ │ │ │ + ldrb r4, [r5, #18] │ │ │ │ lsls r3, r1, #1 │ │ │ │ - subs r1, #132 @ 0x84 │ │ │ │ + subs r1, #140 @ 0x8c │ │ │ │ lsls r4, r1, #1 │ │ │ │ - strh r0, [r5, #46] @ 0x2e │ │ │ │ + strh r0, [r6, #46] @ 0x2e │ │ │ │ lsls r4, r1, #1 │ │ │ │ - subs r0, #80 @ 0x50 │ │ │ │ + subs r0, #88 @ 0x58 │ │ │ │ lsls r4, r1, #1 │ │ │ │ - subs r0, #74 @ 0x4a │ │ │ │ + subs r0, #82 @ 0x52 │ │ │ │ lsls r4, r1, #1 │ │ │ │ - bls.n 354be0 >::_M_default_append(unsigned int)@@Base+0xd201c> │ │ │ │ + bls.n 354bf0 >::_M_default_append(unsigned int)@@Base+0xd202c> │ │ │ │ lsls r5, r1, #1 │ │ │ │ - subs r0, #82 @ 0x52 │ │ │ │ + subs r0, #90 @ 0x5a │ │ │ │ lsls r4, r1, #1 │ │ │ │ - subs r0, #94 @ 0x5e │ │ │ │ + subs r0, #102 @ 0x66 │ │ │ │ lsls r4, r1, #1 │ │ │ │ - ldrb r2, [r1, #12] │ │ │ │ + ldrb r2, [r2, #12] │ │ │ │ lsls r3, r1, #1 │ │ │ │ - mov r0, fp │ │ │ │ + mov r0, ip │ │ │ │ lsls r4, r1, #1 │ │ │ │ - strh r4, [r2, #36] @ 0x24 │ │ │ │ + strh r4, [r3, #36] @ 0x24 │ │ │ │ lsls r4, r1, #1 │ │ │ │ - adds r7, #212 @ 0xd4 │ │ │ │ + adds r7, #220 @ 0xdc │ │ │ │ lsls r4, r1, #1 │ │ │ │ - cmp ip, lr │ │ │ │ + cmp ip, pc │ │ │ │ lsls r4, r1, #1 │ │ │ │ - adds r7, #76 @ 0x4c │ │ │ │ + adds r7, #84 @ 0x54 │ │ │ │ lsls r4, r1, #1 │ │ │ │ - ldrb r6, [r1, #8] │ │ │ │ + ldrb r6, [r2, #8] │ │ │ │ lsls r3, r1, #1 │ │ │ │ - adds r7, #54 @ 0x36 │ │ │ │ + adds r7, #62 @ 0x3e │ │ │ │ lsls r4, r1, #1 │ │ │ │ - cmp lr, r1 │ │ │ │ + cmp lr, r2 │ │ │ │ lsls r4, r1, #1 │ │ │ │ - ldrb r4, [r2, #7] │ │ │ │ + ldrb r4, [r3, #7] │ │ │ │ lsls r3, r1, #1 │ │ │ │ - adds r7, #20 │ │ │ │ + adds r7, #28 │ │ │ │ lsls r4, r1, #1 │ │ │ │ - cmp r2, sp │ │ │ │ + cmp r2, lr │ │ │ │ lsls r4, r1, #1 │ │ │ │ - cmp r2, r4 │ │ │ │ + cmp r2, r5 │ │ │ │ lsls r4, r1, #1 │ │ │ │ - bvc.n 354c58 >::_M_default_append(unsigned int)@@Base+0xd2094> │ │ │ │ + bvc.n 354c68 >::_M_default_append(unsigned int)@@Base+0xd20a4> │ │ │ │ lsls r5, r1, #1 │ │ │ │ - adds r6, #110 @ 0x6e │ │ │ │ + adds r6, #118 @ 0x76 │ │ │ │ lsls r4, r1, #1 │ │ │ │ - adds r6, #122 @ 0x7a │ │ │ │ + adds r6, #130 @ 0x82 │ │ │ │ lsls r4, r1, #1 │ │ │ │ - ldrb r6, [r4, #4] │ │ │ │ + ldrb r6, [r5, #4] │ │ │ │ lsls r3, r1, #1 │ │ │ │ - add r8, r1 │ │ │ │ + add r8, r2 │ │ │ │ lsls r4, r1, #1 │ │ │ │ - strh r0, [r6, #20] │ │ │ │ + strh r0, [r7, #20] │ │ │ │ lsls r4, r1, #1 │ │ │ │ - adds r5, #242 @ 0xf2 │ │ │ │ + adds r5, #250 @ 0xfa │ │ │ │ lsls r4, r1, #1 │ │ │ │ - add r4, r1 │ │ │ │ + add r4, r2 │ │ │ │ lsls r4, r1, #1 │ │ │ │ - adds r5, #102 @ 0x66 │ │ │ │ + adds r5, #110 @ 0x6e │ │ │ │ lsls r4, r1, #1 │ │ │ │ - ldrb r0, [r5, #0] │ │ │ │ + ldrb r0, [r6, #0] │ │ │ │ lsls r3, r1, #1 │ │ │ │ - adds r5, #80 @ 0x50 │ │ │ │ + adds r5, #88 @ 0x58 │ │ │ │ lsls r4, r1, #1 │ │ │ │ - bics r6, r4 │ │ │ │ + bics r6, r5 │ │ │ │ lsls r4, r1, #1 │ │ │ │ - adds r4, #202 @ 0xca │ │ │ │ + adds r4, #210 @ 0xd2 │ │ │ │ lsls r4, r1, #1 │ │ │ │ - strb r2, [r7, #30] │ │ │ │ + strb r2, [r0, #31] │ │ │ │ lsls r3, r1, #1 │ │ │ │ - adds r4, #250 @ 0xfa │ │ │ │ + adds r5, #2 │ │ │ │ lsls r4, r1, #1 │ │ │ │ - muls r0, r2 │ │ │ │ + muls r0, r3 │ │ │ │ lsls r4, r1, #1 │ │ │ │ - orrs r0, r1 │ │ │ │ + orrs r0, r2 │ │ │ │ lsls r4, r1, #1 │ │ │ │ - cmn r0, r2 │ │ │ │ + cmn r0, r3 │ │ │ │ lsls r4, r1, #1 │ │ │ │ - movs r1, #172 @ 0xac │ │ │ │ + movs r1, #180 @ 0xb4 │ │ │ │ lsls r1, r1, #1 │ │ │ │ - movs r7, #92 @ 0x5c │ │ │ │ + movs r7, #100 @ 0x64 │ │ │ │ lsls r5, r1, #1 │ │ │ │ - strh r6, [r3, #2] │ │ │ │ + strh r6, [r4, #2] │ │ │ │ lsls r4, r1, #1 │ │ │ │ - strb r6, [r4, #25] │ │ │ │ + strb r6, [r5, #25] │ │ │ │ lsls r3, r1, #1 │ │ │ │ - tst r4, r0 │ │ │ │ + tst r4, r1 │ │ │ │ lsls r4, r1, #1 │ │ │ │ - rors r6, r1 │ │ │ │ + rors r6, r2 │ │ │ │ lsls r4, r1, #1 │ │ │ │ - strb r0, [r2, #24] │ │ │ │ + strb r0, [r3, #24] │ │ │ │ lsls r3, r1, #1 │ │ │ │ - sbcs r6, r5 │ │ │ │ + sbcs r6, r6 │ │ │ │ lsls r4, r1, #1 │ │ │ │ - adcs r0, r7 │ │ │ │ + sbcs r0, r0 │ │ │ │ lsls r4, r1, #1 │ │ │ │ - ldrb r2, [r0, #29] │ │ │ │ + ldrb r2, [r1, #29] │ │ │ │ lsls r4, r1, #1 │ │ │ │ - adds r2, #74 @ 0x4a │ │ │ │ + adds r2, #82 @ 0x52 │ │ │ │ lsls r4, r1, #1 │ │ │ │ - lsrs r0, r5 │ │ │ │ + lsrs r0, r6 │ │ │ │ lsls r4, r1, #1 │ │ │ │ - adds r2, #112 @ 0x70 │ │ │ │ + adds r2, #120 @ 0x78 │ │ │ │ lsls r4, r1, #1 │ │ │ │ - lsrs r2, r3 │ │ │ │ + lsrs r2, r4 │ │ │ │ lsls r4, r1, #1 │ │ │ │ - ldrb r0, [r2, #26] │ │ │ │ + ldrb r0, [r3, #26] │ │ │ │ lsls r4, r1, #1 │ │ │ │ - ands r6, r4 │ │ │ │ + ands r6, r5 │ │ │ │ lsls r4, r1, #1 │ │ │ │ - adds r0, #210 @ 0xd2 │ │ │ │ + adds r0, #218 @ 0xda │ │ │ │ lsls r4, r1, #1 │ │ │ │ - adds r1, #86 @ 0x56 │ │ │ │ + adds r1, #94 @ 0x5e │ │ │ │ lsls r4, r1, #1 │ │ │ │ - subs r7, #228 @ 0xe4 │ │ │ │ + subs r7, #236 @ 0xec │ │ │ │ lsls r4, r1, #1 │ │ │ │ - adds r1, #96 @ 0x60 │ │ │ │ + adds r1, #104 @ 0x68 │ │ │ │ lsls r4, r1, #1 │ │ │ │ - ldrb r4, [r1, #23] │ │ │ │ + ldrb r4, [r2, #23] │ │ │ │ lsls r4, r1, #1 │ │ │ │ - adds r0, #230 @ 0xe6 │ │ │ │ + adds r0, #238 @ 0xee │ │ │ │ lsls r4, r1, #1 │ │ │ │ - asrs r6, r4, #8 │ │ │ │ + asrs r6, r5, #8 │ │ │ │ lsls r1, r1, #1 │ │ │ │ - adds r0, #202 @ 0xca │ │ │ │ + adds r0, #210 @ 0xd2 │ │ │ │ lsls r4, r1, #1 │ │ │ │ - asrs r0, r1, #8 │ │ │ │ + asrs r0, r2, #8 │ │ │ │ lsls r1, r1, #1 │ │ │ │ ldr.w r0, [pc, #1664] @ 3553d0 >::_M_default_append(unsigned int)@@Base+0xd280c> │ │ │ │ movw r1, #5758 @ 0x167e │ │ │ │ add r0, pc │ │ │ │ adds r0, #12 │ │ │ │ bl 17c90 │ │ │ │ ldr.w r0, [pc, #1652] @ 3553d4 >::_M_default_append(unsigned int)@@Base+0xd2810> │ │ │ │ @@ -968930,213 +968931,213 @@ │ │ │ │ bl 17c90 │ │ │ │ ldr r0, [pc, #408] @ (35555c >::_M_default_append(unsigned int)@@Base+0xd2998>) │ │ │ │ mov r1, r7 │ │ │ │ add r0, pc │ │ │ │ bl 17e10 │ │ │ │ b.n 354dac >::_M_default_append(unsigned int)@@Base+0xd21e8> │ │ │ │ nop │ │ │ │ - cmp r7, #84 @ 0x54 │ │ │ │ + cmp r7, #92 @ 0x5c │ │ │ │ lsls r4, r1, #1 │ │ │ │ - asrs r2, r2, #2 │ │ │ │ + asrs r2, r3, #2 │ │ │ │ lsls r1, r1, #1 │ │ │ │ - cmp r7, #52 @ 0x34 │ │ │ │ + cmp r7, #60 @ 0x3c │ │ │ │ lsls r4, r1, #1 │ │ │ │ - asrs r0, r6, #1 │ │ │ │ + asrs r0, r7, #1 │ │ │ │ lsls r1, r1, #1 │ │ │ │ - cmp r7, #16 │ │ │ │ + cmp r7, #24 │ │ │ │ lsls r4, r1, #1 │ │ │ │ - asrs r6, r1, #1 │ │ │ │ + asrs r6, r2, #1 │ │ │ │ lsls r1, r1, #1 │ │ │ │ - cmp r6, #240 @ 0xf0 │ │ │ │ + cmp r6, #248 @ 0xf8 │ │ │ │ lsls r4, r1, #1 │ │ │ │ - asrs r4, r5, #32 │ │ │ │ + asrs r4, r6, #32 │ │ │ │ lsls r1, r1, #1 │ │ │ │ - cmp r6, #206 @ 0xce │ │ │ │ + cmp r6, #214 @ 0xd6 │ │ │ │ lsls r4, r1, #1 │ │ │ │ - asrs r2, r1, #32 │ │ │ │ + asrs r2, r2, #32 │ │ │ │ lsls r1, r1, #1 │ │ │ │ - cmp r6, #148 @ 0x94 │ │ │ │ + cmp r6, #156 @ 0x9c │ │ │ │ lsls r4, r1, #1 │ │ │ │ - lsrs r2, r2, #31 │ │ │ │ + lsrs r2, r3, #31 │ │ │ │ lsls r1, r1, #1 │ │ │ │ - subs r4, #216 @ 0xd8 │ │ │ │ + subs r4, #224 @ 0xe0 │ │ │ │ lsls r4, r1, #1 │ │ │ │ - cmp r6, #66 @ 0x42 │ │ │ │ + cmp r6, #74 @ 0x4a │ │ │ │ lsls r4, r1, #1 │ │ │ │ - lsrs r0, r0, #30 │ │ │ │ + lsrs r0, r1, #30 │ │ │ │ lsls r1, r1, #1 │ │ │ │ - cmp r5, #246 @ 0xf6 │ │ │ │ + cmp r5, #254 @ 0xfe │ │ │ │ lsls r4, r1, #1 │ │ │ │ - cmp r5, #230 @ 0xe6 │ │ │ │ + cmp r5, #238 @ 0xee │ │ │ │ lsls r4, r1, #1 │ │ │ │ - lsrs r2, r4, #28 │ │ │ │ + lsrs r2, r5, #28 │ │ │ │ lsls r1, r1, #1 │ │ │ │ - cmp r5, #196 @ 0xc4 │ │ │ │ + cmp r5, #204 @ 0xcc │ │ │ │ lsls r4, r1, #1 │ │ │ │ - lsrs r0, r0, #28 │ │ │ │ + lsrs r0, r1, #28 │ │ │ │ lsls r1, r1, #1 │ │ │ │ - cmp r5, #160 @ 0xa0 │ │ │ │ + cmp r5, #168 @ 0xa8 │ │ │ │ lsls r4, r1, #1 │ │ │ │ - lsrs r6, r3, #27 │ │ │ │ + lsrs r6, r4, #27 │ │ │ │ lsls r1, r1, #1 │ │ │ │ - cmp r5, #122 @ 0x7a │ │ │ │ + cmp r5, #130 @ 0x82 │ │ │ │ lsls r4, r1, #1 │ │ │ │ - lsrs r0, r7, #26 │ │ │ │ + lsrs r0, r0, #27 │ │ │ │ lsls r1, r1, #1 │ │ │ │ - cmp r5, #72 @ 0x48 │ │ │ │ + cmp r5, #80 @ 0x50 │ │ │ │ lsls r4, r1, #1 │ │ │ │ - lsrs r4, r0, #26 │ │ │ │ + lsrs r4, r1, #26 │ │ │ │ lsls r1, r1, #1 │ │ │ │ - cmp r5, #34 @ 0x22 │ │ │ │ + cmp r5, #42 @ 0x2a │ │ │ │ lsls r4, r1, #1 │ │ │ │ - lsrs r6, r3, #25 │ │ │ │ + lsrs r6, r4, #25 │ │ │ │ lsls r1, r1, #1 │ │ │ │ - cmp r4, #254 @ 0xfe │ │ │ │ + cmp r5, #6 │ │ │ │ lsls r4, r1, #1 │ │ │ │ - lsrs r4, r7, #24 │ │ │ │ + lsrs r4, r0, #25 │ │ │ │ lsls r1, r1, #1 │ │ │ │ - cmp r4, #214 @ 0xd6 │ │ │ │ + cmp r4, #222 @ 0xde │ │ │ │ lsls r4, r1, #1 │ │ │ │ - lsrs r4, r2, #24 │ │ │ │ + lsrs r4, r3, #24 │ │ │ │ lsls r1, r1, #1 │ │ │ │ - cmp r4, #182 @ 0xb6 │ │ │ │ + cmp r4, #190 @ 0xbe │ │ │ │ lsls r4, r1, #1 │ │ │ │ - lsrs r2, r6, #23 │ │ │ │ + lsrs r2, r7, #23 │ │ │ │ lsls r1, r1, #1 │ │ │ │ - cmp r4, #150 @ 0x96 │ │ │ │ + cmp r4, #158 @ 0x9e │ │ │ │ lsls r4, r1, #1 │ │ │ │ - lsrs r2, r2, #23 │ │ │ │ + lsrs r2, r3, #23 │ │ │ │ lsls r1, r1, #1 │ │ │ │ - cmp r4, #118 @ 0x76 │ │ │ │ + cmp r4, #126 @ 0x7e │ │ │ │ lsls r4, r1, #1 │ │ │ │ - lsrs r2, r6, #22 │ │ │ │ + lsrs r2, r7, #22 │ │ │ │ lsls r1, r1, #1 │ │ │ │ - cmp r4, #82 @ 0x52 │ │ │ │ + cmp r4, #90 @ 0x5a │ │ │ │ lsls r4, r1, #1 │ │ │ │ - lsrs r0, r2, #22 │ │ │ │ + lsrs r0, r3, #22 │ │ │ │ lsls r1, r1, #1 │ │ │ │ - cmp r4, #48 @ 0x30 │ │ │ │ + cmp r4, #56 @ 0x38 │ │ │ │ lsls r4, r1, #1 │ │ │ │ - lsrs r0, r6, #21 │ │ │ │ + lsrs r0, r7, #21 │ │ │ │ lsls r1, r1, #1 │ │ │ │ - cmp r4, #20 │ │ │ │ + cmp r4, #28 │ │ │ │ lsls r4, r1, #1 │ │ │ │ - lsrs r2, r2, #21 │ │ │ │ + lsrs r2, r3, #21 │ │ │ │ lsls r1, r1, #1 │ │ │ │ - cmp r3, #248 @ 0xf8 │ │ │ │ + cmp r4, #0 │ │ │ │ lsls r4, r1, #1 │ │ │ │ - lsrs r6, r6, #20 │ │ │ │ + lsrs r6, r7, #20 │ │ │ │ lsls r1, r1, #1 │ │ │ │ - cmp r3, #220 @ 0xdc │ │ │ │ + cmp r3, #228 @ 0xe4 │ │ │ │ lsls r4, r1, #1 │ │ │ │ - lsrs r2, r3, #20 │ │ │ │ + lsrs r2, r4, #20 │ │ │ │ lsls r1, r1, #1 │ │ │ │ - cmp r3, #192 @ 0xc0 │ │ │ │ + cmp r3, #200 @ 0xc8 │ │ │ │ lsls r4, r1, #1 │ │ │ │ - lsrs r6, r7, #19 │ │ │ │ + lsrs r6, r0, #20 │ │ │ │ lsls r1, r1, #1 │ │ │ │ - cmp r3, #160 @ 0xa0 │ │ │ │ + cmp r3, #168 @ 0xa8 │ │ │ │ lsls r4, r1, #1 │ │ │ │ - lsrs r0, r4, #19 │ │ │ │ + lsrs r0, r5, #19 │ │ │ │ lsls r1, r1, #1 │ │ │ │ - cmp r3, #132 @ 0x84 │ │ │ │ + cmp r3, #140 @ 0x8c │ │ │ │ lsls r4, r1, #1 │ │ │ │ - lsrs r2, r0, #19 │ │ │ │ + lsrs r2, r1, #19 │ │ │ │ lsls r1, r1, #1 │ │ │ │ - cmp r3, #100 @ 0x64 │ │ │ │ + cmp r3, #108 @ 0x6c │ │ │ │ lsls r4, r1, #1 │ │ │ │ - lsrs r4, r4, #18 │ │ │ │ + lsrs r4, r5, #18 │ │ │ │ lsls r1, r1, #1 │ │ │ │ - cmp r3, #76 @ 0x4c │ │ │ │ + cmp r3, #84 @ 0x54 │ │ │ │ lsls r4, r1, #1 │ │ │ │ - lsrs r2, r1, #18 │ │ │ │ + lsrs r2, r2, #18 │ │ │ │ lsls r1, r1, #1 │ │ │ │ - cmp r3, #48 @ 0x30 │ │ │ │ + cmp r3, #56 @ 0x38 │ │ │ │ lsls r4, r1, #1 │ │ │ │ - lsrs r6, r5, #17 │ │ │ │ + lsrs r6, r6, #17 │ │ │ │ lsls r1, r1, #1 │ │ │ │ - cmp r3, #18 │ │ │ │ + cmp r3, #26 │ │ │ │ lsls r4, r1, #1 │ │ │ │ - lsrs r0, r2, #17 │ │ │ │ + lsrs r0, r3, #17 │ │ │ │ lsls r1, r1, #1 │ │ │ │ - cmp r2, #246 @ 0xf6 │ │ │ │ + cmp r2, #254 @ 0xfe │ │ │ │ lsls r4, r1, #1 │ │ │ │ - lsrs r4, r6, #16 │ │ │ │ + lsrs r4, r7, #16 │ │ │ │ lsls r1, r1, #1 │ │ │ │ - cmp r2, #216 @ 0xd8 │ │ │ │ + cmp r2, #224 @ 0xe0 │ │ │ │ lsls r4, r1, #1 │ │ │ │ - lsrs r0, r3, #16 │ │ │ │ + lsrs r0, r4, #16 │ │ │ │ lsls r1, r1, #1 │ │ │ │ - cmp r2, #186 @ 0xba │ │ │ │ + cmp r2, #194 @ 0xc2 │ │ │ │ lsls r4, r1, #1 │ │ │ │ - lsrs r2, r7, #15 │ │ │ │ + lsrs r2, r0, #16 │ │ │ │ lsls r1, r1, #1 │ │ │ │ - cmp r2, #162 @ 0xa2 │ │ │ │ + cmp r2, #170 @ 0xaa │ │ │ │ lsls r4, r1, #1 │ │ │ │ - lsrs r0, r4, #15 │ │ │ │ + lsrs r0, r5, #15 │ │ │ │ lsls r1, r1, #1 │ │ │ │ - cmp r2, #134 @ 0x86 │ │ │ │ + cmp r2, #142 @ 0x8e │ │ │ │ lsls r4, r1, #1 │ │ │ │ - lsrs r4, r0, #15 │ │ │ │ + lsrs r4, r1, #15 │ │ │ │ lsls r1, r1, #1 │ │ │ │ - cmp r2, #102 @ 0x66 │ │ │ │ + cmp r2, #110 @ 0x6e │ │ │ │ lsls r4, r1, #1 │ │ │ │ - lsrs r4, r4, #14 │ │ │ │ + lsrs r4, r5, #14 │ │ │ │ lsls r1, r1, #1 │ │ │ │ - cmp r2, #72 @ 0x48 │ │ │ │ + cmp r2, #80 @ 0x50 │ │ │ │ lsls r4, r1, #1 │ │ │ │ - lsrs r0, r1, #14 │ │ │ │ + lsrs r0, r2, #14 │ │ │ │ lsls r1, r1, #1 │ │ │ │ - cmp r2, #48 @ 0x30 │ │ │ │ + cmp r2, #56 @ 0x38 │ │ │ │ lsls r4, r1, #1 │ │ │ │ - lsrs r6, r5, #13 │ │ │ │ + lsrs r6, r6, #13 │ │ │ │ lsls r1, r1, #1 │ │ │ │ - cmp r2, #20 │ │ │ │ + cmp r2, #28 │ │ │ │ lsls r4, r1, #1 │ │ │ │ - lsrs r2, r2, #13 │ │ │ │ + lsrs r2, r3, #13 │ │ │ │ lsls r1, r1, #1 │ │ │ │ - cmp r1, #248 @ 0xf8 │ │ │ │ + cmp r2, #0 │ │ │ │ lsls r4, r1, #1 │ │ │ │ - lsrs r6, r6, #12 │ │ │ │ + lsrs r6, r7, #12 │ │ │ │ lsls r1, r1, #1 │ │ │ │ - cmp r1, #220 @ 0xdc │ │ │ │ + cmp r1, #228 @ 0xe4 │ │ │ │ lsls r4, r1, #1 │ │ │ │ - lsrs r2, r3, #12 │ │ │ │ + lsrs r2, r4, #12 │ │ │ │ lsls r1, r1, #1 │ │ │ │ - cmp r1, #192 @ 0xc0 │ │ │ │ + cmp r1, #200 @ 0xc8 │ │ │ │ lsls r4, r1, #1 │ │ │ │ - lsrs r6, r7, #11 │ │ │ │ + lsrs r6, r0, #12 │ │ │ │ lsls r1, r1, #1 │ │ │ │ - cmp r1, #164 @ 0xa4 │ │ │ │ + cmp r1, #172 @ 0xac │ │ │ │ lsls r4, r1, #1 │ │ │ │ - lsrs r2, r4, #11 │ │ │ │ + lsrs r2, r5, #11 │ │ │ │ lsls r1, r1, #1 │ │ │ │ - cmp r1, #132 @ 0x84 │ │ │ │ + cmp r1, #140 @ 0x8c │ │ │ │ lsls r4, r1, #1 │ │ │ │ - lsrs r2, r0, #11 │ │ │ │ + lsrs r2, r1, #11 │ │ │ │ lsls r1, r1, #1 │ │ │ │ - cmp r1, #106 @ 0x6a │ │ │ │ + cmp r1, #114 @ 0x72 │ │ │ │ lsls r4, r1, #1 │ │ │ │ - lsrs r0, r5, #10 │ │ │ │ + lsrs r0, r6, #10 │ │ │ │ lsls r1, r1, #1 │ │ │ │ - cmp r1, #74 @ 0x4a │ │ │ │ + cmp r1, #82 @ 0x52 │ │ │ │ lsls r4, r1, #1 │ │ │ │ - lsrs r2, r1, #10 │ │ │ │ + lsrs r2, r2, #10 │ │ │ │ lsls r1, r1, #1 │ │ │ │ - cmp r1, #42 @ 0x2a │ │ │ │ + cmp r1, #50 @ 0x32 │ │ │ │ lsls r4, r1, #1 │ │ │ │ - lsrs r2, r5, #9 │ │ │ │ + lsrs r2, r6, #9 │ │ │ │ lsls r1, r1, #1 │ │ │ │ - cmp r1, #10 │ │ │ │ + cmp r1, #18 │ │ │ │ lsls r4, r1, #1 │ │ │ │ - lsrs r2, r1, #9 │ │ │ │ + lsrs r2, r2, #9 │ │ │ │ lsls r1, r1, #1 │ │ │ │ - cmp r0, #238 @ 0xee │ │ │ │ + cmp r0, #246 @ 0xf6 │ │ │ │ lsls r4, r1, #1 │ │ │ │ - lsrs r6, r5, #8 │ │ │ │ + lsrs r6, r6, #8 │ │ │ │ lsls r1, r1, #1 │ │ │ │ push {r4, lr} │ │ │ │ mov.w ip, #4096 @ 0x1000 │ │ │ │ sub.w ip, sp, ip │ │ │ │ str.w r0, [ip, #4000] @ 0xfa0 │ │ │ │ sub sp, #88 @ 0x58 │ │ │ │ mov r4, r0 │ │ │ │ @@ -969208,21 +969209,21 @@ │ │ │ │ adds r0, #12 │ │ │ │ bl 17c90 │ │ │ │ ldr r0, [pc, #24] @ (35562c >::_M_default_append(unsigned int)@@Base+0xd2a68>) │ │ │ │ add r0, pc │ │ │ │ bl 17e10 │ │ │ │ mvn.w r3, #2 │ │ │ │ b.n 3555dc >::_M_default_append(unsigned int)@@Base+0xd2a18> │ │ │ │ - movs r6, #190 @ 0xbe │ │ │ │ + movs r6, #198 @ 0xc6 │ │ │ │ lsls r4, r1, #1 │ │ │ │ - lsls r6, r7, #31 │ │ │ │ + lsrs r6, r0, #32 │ │ │ │ lsls r1, r1, #1 │ │ │ │ - movs r6, #158 @ 0x9e │ │ │ │ + movs r6, #166 @ 0xa6 │ │ │ │ lsls r4, r1, #1 │ │ │ │ - adds r5, #96 @ 0x60 │ │ │ │ + adds r5, #104 @ 0x68 │ │ │ │ lsls r4, r1, #1 │ │ │ │ stmdb sp!, {r4, r5, r6, r7, r8, lr} │ │ │ │ mov.w ip, #4096 @ 0x1000 │ │ │ │ sub.w ip, sp, ip │ │ │ │ str.w r0, [ip, #4040] @ 0xfc8 │ │ │ │ ldr r4, [pc, #316] @ (355780 >::_M_default_append(unsigned int)@@Base+0xd2bbc>) │ │ │ │ mov r6, r1 │ │ │ │ @@ -969361,43 +969362,43 @@ │ │ │ │ b.n 355692 >::_M_default_append(unsigned int)@@Base+0xd2ace> │ │ │ │ blx 1172c <__stack_chk_fail@plt> │ │ │ │ nop │ │ │ │ str r3, [sp, #784] @ 0x310 │ │ │ │ lsls r4, r2, #1 │ │ │ │ asrs r0, r7, #6 │ │ │ │ movs r0, r0 │ │ │ │ - bvs.n 355814 >::_M_default_append(unsigned int)@@Base+0xd2c50> │ │ │ │ + bvs.n 355824 >::_M_default_append(unsigned int)@@Base+0xd2c60> │ │ │ │ lsls r0, r1, #1 │ │ │ │ - adds r5, #48 @ 0x30 │ │ │ │ + adds r5, #56 @ 0x38 │ │ │ │ lsls r4, r1, #1 │ │ │ │ - lsls r0, r5, #29 │ │ │ │ + lsls r0, r6, #29 │ │ │ │ lsls r1, r1, #1 │ │ │ │ str r3, [sp, #472] @ 0x1d8 │ │ │ │ lsls r4, r2, #1 │ │ │ │ - adds r4, #206 @ 0xce │ │ │ │ + adds r4, #214 @ 0xd6 │ │ │ │ lsls r4, r1, #1 │ │ │ │ - lsls r6, r0, #28 │ │ │ │ + lsls r6, r1, #28 │ │ │ │ lsls r1, r1, #1 │ │ │ │ - adds r4, #180 @ 0xb4 │ │ │ │ + adds r4, #188 @ 0xbc │ │ │ │ lsls r4, r1, #1 │ │ │ │ - lsls r4, r5, #27 │ │ │ │ + lsls r4, r6, #27 │ │ │ │ lsls r1, r1, #1 │ │ │ │ - adds r4, #142 @ 0x8e │ │ │ │ + adds r4, #150 @ 0x96 │ │ │ │ lsls r4, r1, #1 │ │ │ │ - lsls r6, r0, #27 │ │ │ │ + lsls r6, r1, #27 │ │ │ │ lsls r1, r1, #1 │ │ │ │ - adds r4, #118 @ 0x76 │ │ │ │ + adds r4, #126 @ 0x7e │ │ │ │ lsls r4, r1, #1 │ │ │ │ - lsls r6, r5, #26 │ │ │ │ + lsls r6, r6, #26 │ │ │ │ lsls r1, r1, #1 │ │ │ │ - adds r4, #226 @ 0xe2 │ │ │ │ + adds r4, #234 @ 0xea │ │ │ │ lsls r4, r1, #1 │ │ │ │ - adds r4, #76 @ 0x4c │ │ │ │ + adds r4, #84 @ 0x54 │ │ │ │ lsls r4, r1, #1 │ │ │ │ - adds r4, #94 @ 0x5e │ │ │ │ + adds r4, #102 @ 0x66 │ │ │ │ lsls r4, r1, #1 │ │ │ │ stmdb sp!, {r4, r5, r6, r7, r8, lr} │ │ │ │ mov.w ip, #4096 @ 0x1000 │ │ │ │ sub.w ip, sp, ip │ │ │ │ str.w r0, [ip, #3032] @ 0xbd8 │ │ │ │ mov r5, r0 │ │ │ │ ldr r0, [pc, #324] @ (35591c >::_M_default_append(unsigned int)@@Base+0xd2d58>) │ │ │ │ @@ -969532,43 +969533,43 @@ │ │ │ │ bl 420e64 │ │ │ │ b.n 3558be >::_M_default_append(unsigned int)@@Base+0xd2cfa> │ │ │ │ blx 1172c <__stack_chk_fail@plt> │ │ │ │ str r2, [sp, #192] @ 0xc0 │ │ │ │ lsls r4, r2, #1 │ │ │ │ asrs r0, r7, #6 │ │ │ │ movs r0, r0 │ │ │ │ - cmp r3, #248 @ 0xf8 │ │ │ │ + cmp r4, #0 │ │ │ │ lsls r1, r1, #1 │ │ │ │ - adds r5, #76 @ 0x4c │ │ │ │ + adds r5, #84 @ 0x54 │ │ │ │ lsls r4, r1, #1 │ │ │ │ str r1, [sp, #760] @ 0x2f8 │ │ │ │ lsls r4, r2, #1 │ │ │ │ - adds r3, #50 @ 0x32 │ │ │ │ + adds r3, #58 @ 0x3a │ │ │ │ lsls r4, r1, #1 │ │ │ │ - lsls r2, r5, #21 │ │ │ │ + lsls r2, r6, #21 │ │ │ │ lsls r1, r1, #1 │ │ │ │ - adds r3, #26 │ │ │ │ + adds r3, #34 @ 0x22 │ │ │ │ lsls r4, r1, #1 │ │ │ │ - lsls r2, r2, #21 │ │ │ │ + lsls r2, r3, #21 │ │ │ │ lsls r1, r1, #1 │ │ │ │ - adds r3, #2 │ │ │ │ + adds r3, #10 │ │ │ │ lsls r4, r1, #1 │ │ │ │ - adds r4, #80 @ 0x50 │ │ │ │ + adds r4, #88 @ 0x58 │ │ │ │ lsls r4, r1, #1 │ │ │ │ - adds r2, #232 @ 0xe8 │ │ │ │ + adds r2, #240 @ 0xf0 │ │ │ │ lsls r4, r1, #1 │ │ │ │ - adds r3, #230 @ 0xe6 │ │ │ │ + adds r3, #238 @ 0xee │ │ │ │ lsls r4, r1, #1 │ │ │ │ - adds r2, #206 @ 0xce │ │ │ │ + adds r2, #214 @ 0xd6 │ │ │ │ lsls r4, r1, #1 │ │ │ │ - ldmia r5, {r1, r2, r4, r5} │ │ │ │ + ldmia r5, {r1, r2, r3, r4, r5} │ │ │ │ lsls r2, r1, #1 │ │ │ │ - adds r2, #176 @ 0xb0 │ │ │ │ + adds r2, #184 @ 0xb8 │ │ │ │ lsls r4, r1, #1 │ │ │ │ - adds r4, #90 @ 0x5a │ │ │ │ + adds r4, #98 @ 0x62 │ │ │ │ lsls r4, r1, #1 │ │ │ │ push {r4, r5, lr} │ │ │ │ mov.w ip, #4096 @ 0x1000 │ │ │ │ sub.w ip, sp, ip │ │ │ │ str.w r0, [ip, #4064] @ 0xfe0 │ │ │ │ sub sp, #20 │ │ │ │ ldr r1, [pc, #208] @ (355a44 >::_M_default_append(unsigned int)@@Base+0xd2e80>) │ │ │ │ @@ -969656,43 +969657,43 @@ │ │ │ │ ldr r0, [pc, #76] @ (355a80 >::_M_default_append(unsigned int)@@Base+0xd2ebc>) │ │ │ │ mov r1, r4 │ │ │ │ add r0, pc │ │ │ │ bl 17e10 │ │ │ │ b.n 3559ba >::_M_default_append(unsigned int)@@Base+0xd2df6> │ │ │ │ blx 1172c <__stack_chk_fail@plt> │ │ │ │ nop │ │ │ │ - adds r4, #64 @ 0x40 │ │ │ │ + adds r4, #72 @ 0x48 │ │ │ │ lsls r4, r1, #1 │ │ │ │ str r0, [sp, #560] @ 0x230 │ │ │ │ lsls r4, r2, #1 │ │ │ │ - adds r3, #252 @ 0xfc │ │ │ │ + adds r4, #4 │ │ │ │ lsls r4, r1, #1 │ │ │ │ asrs r0, r7, #6 │ │ │ │ movs r0, r0 │ │ │ │ - adds r4, #32 │ │ │ │ + adds r4, #40 @ 0x28 │ │ │ │ lsls r4, r1, #1 │ │ │ │ - adds r2, #8 │ │ │ │ + adds r2, #16 │ │ │ │ lsls r4, r1, #1 │ │ │ │ - lsls r0, r0, #17 │ │ │ │ + lsls r0, r1, #17 │ │ │ │ lsls r1, r1, #1 │ │ │ │ - adds r1, #242 @ 0xf2 │ │ │ │ + adds r1, #250 @ 0xfa │ │ │ │ lsls r4, r1, #1 │ │ │ │ - lsls r2, r5, #16 │ │ │ │ + lsls r2, r6, #16 │ │ │ │ lsls r1, r1, #1 │ │ │ │ str r0, [sp, #224] @ 0xe0 │ │ │ │ lsls r4, r2, #1 │ │ │ │ vminnm.f32 , , │ │ │ │ - adds r1, #176 @ 0xb0 │ │ │ │ + adds r1, #184 @ 0xb8 │ │ │ │ lsls r4, r1, #1 │ │ │ │ - lsls r0, r5, #15 │ │ │ │ + lsls r0, r6, #15 │ │ │ │ lsls r1, r1, #1 │ │ │ │ stc2 15, cr15, [r7, #1020]! @ 0x3fc │ │ │ │ - adds r1, #134 @ 0x86 │ │ │ │ + adds r1, #142 @ 0x8e │ │ │ │ lsls r4, r1, #1 │ │ │ │ - lsls r6, r7, #14 │ │ │ │ + lsls r6, r0, #15 │ │ │ │ lsls r1, r1, #1 │ │ │ │ push {r4, r5, lr} │ │ │ │ mov.w ip, #4096 @ 0x1000 │ │ │ │ sub.w ip, sp, ip │ │ │ │ str.w r0, [ip, #4064] @ 0xfe0 │ │ │ │ sub sp, #20 │ │ │ │ ldr r1, [pc, #184] @ (355b50 >::_M_default_append(unsigned int)@@Base+0xd2f8c>) │ │ │ │ @@ -969770,39 +969771,39 @@ │ │ │ │ bl 17c90 │ │ │ │ ldr r0, [pc, #64] @ (355b84 >::_M_default_append(unsigned int)@@Base+0xd2fc0>) │ │ │ │ mov r1, r4 │ │ │ │ add r0, pc │ │ │ │ bl 17e10 │ │ │ │ b.n 355ade >::_M_default_append(unsigned int)@@Base+0xd2f1a> │ │ │ │ blx 1172c <__stack_chk_fail@plt> │ │ │ │ - adds r3, #28 │ │ │ │ + adds r3, #36 @ 0x24 │ │ │ │ lsls r4, r1, #1 │ │ │ │ ldrh r0, [r5, #58] @ 0x3a │ │ │ │ lsls r4, r2, #1 │ │ │ │ - adds r2, #216 @ 0xd8 │ │ │ │ + adds r2, #224 @ 0xe0 │ │ │ │ lsls r4, r1, #1 │ │ │ │ asrs r0, r7, #6 │ │ │ │ movs r0, r0 │ │ │ │ - adds r2, #252 @ 0xfc │ │ │ │ + adds r3, #4 │ │ │ │ lsls r4, r1, #1 │ │ │ │ - adds r0, #228 @ 0xe4 │ │ │ │ + adds r0, #236 @ 0xec │ │ │ │ lsls r4, r1, #1 │ │ │ │ - lsls r4, r3, #12 │ │ │ │ + lsls r4, r4, #12 │ │ │ │ lsls r1, r1, #1 │ │ │ │ ldrh r2, [r5, #56] @ 0x38 │ │ │ │ lsls r4, r2, #1 │ │ │ │ mrc2 15, 2, pc, cr15, cr15, {7} │ │ │ │ - adds r0, #162 @ 0xa2 │ │ │ │ + adds r0, #170 @ 0xaa │ │ │ │ lsls r4, r1, #1 │ │ │ │ - lsls r2, r3, #11 │ │ │ │ + lsls r2, r4, #11 │ │ │ │ lsls r1, r1, #1 │ │ │ │ ldc2 15, cr15, [r9], {255} @ 0xff │ │ │ │ - adds r0, #120 @ 0x78 │ │ │ │ + adds r0, #128 @ 0x80 │ │ │ │ lsls r4, r1, #1 │ │ │ │ - lsls r0, r6, #10 │ │ │ │ + lsls r0, r7, #10 │ │ │ │ lsls r1, r1, #1 │ │ │ │ push {r4, lr} │ │ │ │ mov.w ip, #4096 @ 0x1000 │ │ │ │ sub.w ip, sp, ip │ │ │ │ str.w r0, [ip, #4072] @ 0xfe8 │ │ │ │ ldr r2, [pc, #84] @ (355bec >::_M_default_append(unsigned int)@@Base+0xd3028>) │ │ │ │ sub sp, #16 │ │ │ │ @@ -969839,15 +969840,15 @@ │ │ │ │ pop {r4, pc} │ │ │ │ blx 1172c <__stack_chk_fail@plt> │ │ │ │ nop │ │ │ │ ldrh r6, [r5, #50] @ 0x32 │ │ │ │ lsls r4, r2, #1 │ │ │ │ asrs r0, r7, #6 │ │ │ │ movs r0, r0 │ │ │ │ - adds r1, #252 @ 0xfc │ │ │ │ + adds r2, #4 │ │ │ │ lsls r4, r1, #1 │ │ │ │ ldrh r4, [r7, #48] @ 0x30 │ │ │ │ lsls r4, r2, #1 │ │ │ │ push {r4, r5, r6, lr} │ │ │ │ mov.w ip, #4096 @ 0x1000 │ │ │ │ sub.w ip, sp, ip │ │ │ │ str.w r0, [ip, #4072] @ 0xfe8 │ │ │ │ @@ -969909,18 +969910,18 @@ │ │ │ │ strhi r3, [r4, #56] @ 0x38 │ │ │ │ b.n 355c3c >::_M_default_append(unsigned int)@@Base+0xd3078> │ │ │ │ blx 1172c <__stack_chk_fail@plt> │ │ │ │ ldrh r2, [r7, #46] @ 0x2e │ │ │ │ lsls r4, r2, #1 │ │ │ │ asrs r0, r7, #6 │ │ │ │ movs r0, r0 │ │ │ │ - sbfx r0, lr, #1, #12 │ │ │ │ + @ instruction: 0xf356004b │ │ │ │ ldrh r2, [r1, #46] @ 0x2e │ │ │ │ lsls r4, r2, #1 │ │ │ │ - str r2, [r6, #12] │ │ │ │ + str r2, [r7, #12] │ │ │ │ lsls r3, r1, #1 │ │ │ │ stmdb sp!, {r4, r5, r6, r7, r8, lr} │ │ │ │ mov.w ip, #4096 @ 0x1000 │ │ │ │ sub.w ip, sp, ip │ │ │ │ str.w r0, [ip, #4024] @ 0xfb8 │ │ │ │ ldr r4, [pc, #324] @ (355e00 >::_M_default_append(unsigned int)@@Base+0xd323c>) │ │ │ │ mov r7, r1 │ │ │ │ @@ -970051,37 +970052,37 @@ │ │ │ │ nop │ │ │ │ nop.w │ │ │ │ ... │ │ │ │ ldrh r4, [r1, #42] @ 0x2a │ │ │ │ lsls r4, r2, #1 │ │ │ │ asrs r0, r7, #6 │ │ │ │ movs r0, r0 │ │ │ │ - b.n 355cac >::_M_default_append(unsigned int)@@Base+0xd30e8> │ │ │ │ + b.n 355cbc >::_M_default_append(unsigned int)@@Base+0xd30f8> │ │ │ │ lsls r3, r1, #1 │ │ │ │ - adds r0, #238 @ 0xee │ │ │ │ + adds r0, #246 @ 0xf6 │ │ │ │ lsls r4, r1, #1 │ │ │ │ - lsls r2, r0, #4 │ │ │ │ + lsls r2, r1, #4 │ │ │ │ lsls r1, r1, #1 │ │ │ │ ldrh r0, [r2, #40] @ 0x28 │ │ │ │ lsls r4, r2, #1 │ │ │ │ - adds r0, #132 @ 0x84 │ │ │ │ + adds r0, #140 @ 0x8c │ │ │ │ lsls r4, r1, #1 │ │ │ │ - lsls r0, r3, #2 │ │ │ │ + lsls r0, r4, #2 │ │ │ │ lsls r1, r1, #1 │ │ │ │ - adds r0, #64 @ 0x40 │ │ │ │ + adds r0, #72 @ 0x48 │ │ │ │ lsls r4, r1, #1 │ │ │ │ - lsls r4, r2, #1 │ │ │ │ + lsls r4, r3, #1 │ │ │ │ lsls r1, r1, #1 │ │ │ │ - adds r0, #20 │ │ │ │ + adds r0, #28 │ │ │ │ lsls r4, r1, #1 │ │ │ │ - movs r0, r5 │ │ │ │ + movs r0, r6 │ │ │ │ lsls r1, r1, #1 │ │ │ │ - cmp r7, #250 @ 0xfa │ │ │ │ + adds r0, #2 │ │ │ │ lsls r4, r1, #1 │ │ │ │ - movs r6, r1 │ │ │ │ + movs r6, r2 │ │ │ │ lsls r1, r1, #1 │ │ │ │ stmdb sp!, {r4, r5, r6, r7, r8, r9, sl, fp, lr} │ │ │ │ mov.w ip, #4096 @ 0x1000 │ │ │ │ sub.w ip, sp, ip │ │ │ │ str.w r0, [ip, #4024] @ 0xfb8 │ │ │ │ mov r4, r1 │ │ │ │ ldr r1, [pc, #412] @ (355fe8 >::_M_default_append(unsigned int)@@Base+0xd3424>) │ │ │ │ @@ -970248,33 +970249,33 @@ │ │ │ │ b.n 355fc0 >::_M_default_append(unsigned int)@@Base+0xd33fc> │ │ │ │ blx 1172c <__stack_chk_fail@plt> │ │ │ │ nop │ │ │ │ ldrh r4, [r7, #28] │ │ │ │ lsls r4, r2, #1 │ │ │ │ asrs r0, r7, #6 │ │ │ │ movs r0, r0 │ │ │ │ - cmp r7, #44 @ 0x2c │ │ │ │ + cmp r7, #52 @ 0x34 │ │ │ │ lsls r4, r1, #1 │ │ │ │ - vhadd.u8 q8, q0, q4 │ │ │ │ + vhadd.u8 q8, q4, q4 │ │ │ │ ldrh r4, [r1, #26] │ │ │ │ lsls r4, r2, #1 │ │ │ │ - cmp r6, #168 @ 0xa8 │ │ │ │ + cmp r6, #176 @ 0xb0 │ │ │ │ lsls r4, r1, #1 │ │ │ │ - cmp r6, #98 @ 0x62 │ │ │ │ + cmp r6, #106 @ 0x6a │ │ │ │ lsls r4, r1, #1 │ │ │ │ - cdp2 0, 7, cr0, cr6, cr8, {2} │ │ │ │ - cmp r6, #68 @ 0x44 │ │ │ │ + cdp2 0, 7, cr0, cr14, cr8, {2} │ │ │ │ + cmp r6, #76 @ 0x4c │ │ │ │ lsls r4, r1, #1 │ │ │ │ - cdp2 0, 5, cr0, cr8, cr8, {2} │ │ │ │ - cmp r6, #40 @ 0x28 │ │ │ │ + cdp2 0, 6, cr0, cr0, cr8, {2} │ │ │ │ + cmp r6, #48 @ 0x30 │ │ │ │ lsls r4, r1, #1 │ │ │ │ - cdp2 0, 3, cr0, cr10, cr8, {2} │ │ │ │ - cmp r6, #8 │ │ │ │ + cdp2 0, 4, cr0, cr2, cr8, {2} │ │ │ │ + cmp r6, #16 │ │ │ │ lsls r4, r1, #1 │ │ │ │ - cdp2 0, 1, cr0, cr10, cr8, {2} │ │ │ │ + cdp2 0, 2, cr0, cr2, cr8, {2} │ │ │ │ stmdb sp!, {r4, r5, r6, r7, r8, r9, sl, lr} │ │ │ │ mov.w ip, #4096 @ 0x1000 │ │ │ │ sub.w ip, sp, ip │ │ │ │ str.w r0, [ip, #4048] @ 0xfd0 │ │ │ │ ldr r3, [r1, #24] │ │ │ │ sub sp, #16 │ │ │ │ cmp r3, #0 │ │ │ │ @@ -970542,19 +970543,19 @@ │ │ │ │ blx 118f0 │ │ │ │ cbz r0, 35630a >::_M_default_append(unsigned int)@@Base+0xd3746> │ │ │ │ strh.w r8, [r0] │ │ │ │ ldr r5, [r4, #4] │ │ │ │ ldr r2, [r4, #32] │ │ │ │ b.n 356044 >::_M_default_append(unsigned int)@@Base+0xd3480> │ │ │ │ nop │ │ │ │ - cmp r4, #70 @ 0x46 │ │ │ │ + cmp r4, #78 @ 0x4e │ │ │ │ lsls r4, r1, #1 │ │ │ │ - cmp r4, #40 @ 0x28 │ │ │ │ + cmp r4, #48 @ 0x30 │ │ │ │ lsls r4, r1, #1 │ │ │ │ - @ instruction: 0xfbf40048 │ │ │ │ + @ instruction: 0xfbfc0048 │ │ │ │ stmdb sp!, {r4, r5, r6, r7, r8, r9, sl, fp, lr} │ │ │ │ mov.w ip, #0 │ │ │ │ mov.w lr, #131072 @ 0x20000 │ │ │ │ sub.w ip, sp, ip │ │ │ │ sub.w lr, ip, lr │ │ │ │ sub.w ip, ip, #4096 @ 0x1000 │ │ │ │ str.w r0, [ip] │ │ │ │ @@ -970927,58 +970928,58 @@ │ │ │ │ bl 17e10 │ │ │ │ b.n 3566da >::_M_default_append(unsigned int)@@Base+0xd3b16> │ │ │ │ blx 1172c <__stack_chk_fail@plt> │ │ │ │ strh r4, [r0, #54] @ 0x36 │ │ │ │ lsls r4, r2, #1 │ │ │ │ asrs r0, r7, #6 │ │ │ │ movs r0, r0 │ │ │ │ - cmp r2, #60 @ 0x3c │ │ │ │ + cmp r2, #68 @ 0x44 │ │ │ │ lsls r4, r1, #1 │ │ │ │ strh r4, [r0, #50] @ 0x32 │ │ │ │ lsls r4, r2, #1 │ │ │ │ - bcs.n 356830 >::_M_default_append(unsigned int)@@Base+0xd3c6c> │ │ │ │ + bcs.n 356840 >::_M_default_append(unsigned int)@@Base+0xd3c7c> │ │ │ │ lsls r5, r1, #1 │ │ │ │ - asrs r0, r5, #1 │ │ │ │ + asrs r0, r6, #1 │ │ │ │ lsls r2, r1, #1 │ │ │ │ - ldrh r6, [r2, r5] │ │ │ │ + ldrh r6, [r3, r5] │ │ │ │ lsls r3, r1, #1 │ │ │ │ - ldr r0, [r4, r0] │ │ │ │ + ldr r0, [r5, r0] │ │ │ │ lsls r3, r1, #1 │ │ │ │ - cdp2 0, 8, cr0, cr10, cr11, {2} │ │ │ │ - cbnz r6, 3567be >::_M_default_append(unsigned int)@@Base+0xd3bfa> │ │ │ │ + cdp2 0, 9, cr0, cr2, cr11, {2} │ │ │ │ + cbnz r6, 3567c0 >::_M_default_append(unsigned int)@@Base+0xd3bfc> │ │ │ │ lsls r5, r1, #1 │ │ │ │ - strb r6, [r4, r6] │ │ │ │ + strb r6, [r5, r6] │ │ │ │ lsls r7, r1, #1 │ │ │ │ - @ instruction: 0xb87e │ │ │ │ + @ instruction: 0xb886 │ │ │ │ lsls r5, r1, #1 │ │ │ │ - cmp r0, #66 @ 0x42 │ │ │ │ + cmp r0, #74 @ 0x4a │ │ │ │ lsls r4, r1, #1 │ │ │ │ - vmla.i d0, d2, d3[2] │ │ │ │ - @ instruction: 0xb7bc │ │ │ │ + vmla.i d0, d10, d3[2] │ │ │ │ + @ instruction: 0xb7c4 │ │ │ │ lsls r5, r1, #1 │ │ │ │ - lsrs r6, r4, #24 │ │ │ │ + lsrs r6, r5, #24 │ │ │ │ lsls r2, r1, #1 │ │ │ │ - lsrs r4, r2, #24 │ │ │ │ + lsrs r4, r3, #24 │ │ │ │ lsls r2, r1, #1 │ │ │ │ - movs r7, #52 @ 0x34 │ │ │ │ + movs r7, #60 @ 0x3c │ │ │ │ lsls r4, r1, #1 │ │ │ │ - @ instruction: 0xf7480048 │ │ │ │ - movs r7, #10 │ │ │ │ + @ instruction: 0xf7500048 │ │ │ │ + movs r7, #18 │ │ │ │ lsls r4, r1, #1 │ │ │ │ - movs r7, #44 @ 0x2c │ │ │ │ + movs r7, #52 @ 0x34 │ │ │ │ lsls r4, r1, #1 │ │ │ │ - @ instruction: 0xb738 │ │ │ │ + @ instruction: 0xb740 │ │ │ │ lsls r5, r1, #1 │ │ │ │ - movs r6, #206 @ 0xce │ │ │ │ + movs r6, #214 @ 0xd6 │ │ │ │ lsls r4, r1, #1 │ │ │ │ - movs r6, #240 @ 0xf0 │ │ │ │ + movs r6, #248 @ 0xf8 │ │ │ │ lsls r4, r1, #1 │ │ │ │ - movs r6, #182 @ 0xb6 │ │ │ │ + movs r6, #190 @ 0xbe │ │ │ │ lsls r4, r1, #1 │ │ │ │ - movs r6, #216 @ 0xd8 │ │ │ │ + movs r6, #224 @ 0xe0 │ │ │ │ lsls r4, r1, #1 │ │ │ │ stmdb sp!, {r4, r5, r6, r7, r8, r9, sl, fp, lr} │ │ │ │ mov.w ip, #4096 @ 0x1000 │ │ │ │ sub.w ip, sp, ip │ │ │ │ str.w r0, [ip, #3976] @ 0xf88 │ │ │ │ sub sp, #84 @ 0x54 │ │ │ │ mov sl, r2 │ │ │ │ @@ -971314,44 +971315,44 @@ │ │ │ │ ldr r4, [sp, #24] │ │ │ │ b.n 356830 >::_M_default_append(unsigned int)@@Base+0xd3c6c> │ │ │ │ ... │ │ │ │ strh r4, [r2, #18] │ │ │ │ lsls r4, r2, #1 │ │ │ │ asrs r0, r7, #6 │ │ │ │ movs r0, r0 │ │ │ │ - movs r5, #182 @ 0xb6 │ │ │ │ + movs r5, #190 @ 0xbe │ │ │ │ lsls r4, r1, #1 │ │ │ │ - rsb r0, sl, #13107200 @ 0xc80000 │ │ │ │ + rsbs r0, r2, #13107200 @ 0xc80000 │ │ │ │ strh r0, [r3, #14] │ │ │ │ lsls r4, r2, #1 │ │ │ │ - movs r5, #128 @ 0x80 │ │ │ │ + movs r5, #136 @ 0x88 │ │ │ │ lsls r4, r1, #1 │ │ │ │ - @ instruction: 0xf5940048 │ │ │ │ - movs r5, #30 │ │ │ │ + @ instruction: 0xf59c0048 │ │ │ │ + movs r5, #38 @ 0x26 │ │ │ │ lsls r4, r1, #1 │ │ │ │ - movs r4, #178 @ 0xb2 │ │ │ │ + movs r4, #186 @ 0xba │ │ │ │ lsls r4, r1, #1 │ │ │ │ - @ instruction: 0xf4c60048 │ │ │ │ - movs r4, #152 @ 0x98 │ │ │ │ + @ instruction: 0xf4ce0048 │ │ │ │ + movs r4, #160 @ 0xa0 │ │ │ │ lsls r4, r1, #1 │ │ │ │ - @ instruction: 0xf4ac0048 │ │ │ │ - movs r4, #122 @ 0x7a │ │ │ │ + @ instruction: 0xf4b40048 │ │ │ │ + movs r4, #130 @ 0x82 │ │ │ │ lsls r4, r1, #1 │ │ │ │ - eor.w r0, lr, #13107200 @ 0xc80000 │ │ │ │ - str r2, [r1, #116] @ 0x74 │ │ │ │ + eors.w r0, r6, #13107200 @ 0xc80000 │ │ │ │ + str r2, [r2, #116] @ 0x74 │ │ │ │ lsls r5, r1, #1 │ │ │ │ - movs r3, #226 @ 0xe2 │ │ │ │ + movs r3, #234 @ 0xea │ │ │ │ lsls r4, r1, #1 │ │ │ │ - rev16 r4, r6 │ │ │ │ + rev16 r4, r7 │ │ │ │ lsls r0, r1, #1 │ │ │ │ - cbnz r0, 356b82 >::_M_default_append(unsigned int)@@Base+0xd3fbe> │ │ │ │ + cbnz r0, 356b84 >::_M_default_append(unsigned int)@@Base+0xd3fc0> │ │ │ │ lsls r0, r1, #1 │ │ │ │ - movs r2, #242 @ 0xf2 │ │ │ │ + movs r2, #250 @ 0xfa │ │ │ │ lsls r4, r1, #1 │ │ │ │ - ssat r0, #9, r6, lsl #1 │ │ │ │ + ssat r0, #9, lr, lsl #1 │ │ │ │ ldr r3, [sp, #136] @ 0x88 │ │ │ │ ldr r6, [sp, #60] @ 0x3c │ │ │ │ cmp r3, #0 │ │ │ │ beq.w 356972 >::_M_default_append(unsigned int)@@Base+0xd3dae> │ │ │ │ ldr r3, [sp, #44] @ 0x2c │ │ │ │ mov r0, r5 │ │ │ │ str r3, [sp, #0] │ │ │ │ @@ -971471,34 +971472,34 @@ │ │ │ │ adds r0, #12 │ │ │ │ bl 17c90 │ │ │ │ ldr r0, [pc, #60] @ (356cc8 >::_M_default_append(unsigned int)@@Base+0xd4104>) │ │ │ │ mov.w r1, #4294967295 @ 0xffffffff │ │ │ │ add r0, pc │ │ │ │ bl 17e10 │ │ │ │ b.n 356936 >::_M_default_append(unsigned int)@@Base+0xd3d72> │ │ │ │ - movs r2, #46 @ 0x2e │ │ │ │ + movs r2, #54 @ 0x36 │ │ │ │ lsls r4, r1, #1 │ │ │ │ - movs r2, #18 │ │ │ │ + movs r2, #26 │ │ │ │ lsls r4, r1, #1 │ │ │ │ - @ instruction: 0xf2260048 │ │ │ │ - movs r1, #238 @ 0xee │ │ │ │ + @ instruction: 0xf22e0048 │ │ │ │ + movs r1, #246 @ 0xf6 │ │ │ │ lsls r4, r1, #1 │ │ │ │ - addw r0, r2, #72 @ 0x48 │ │ │ │ - movs r1, #208 @ 0xd0 │ │ │ │ + addw r0, sl, #72 @ 0x48 │ │ │ │ + movs r1, #216 @ 0xd8 │ │ │ │ lsls r4, r1, #1 │ │ │ │ - @ instruction: 0xf1e40048 │ │ │ │ - movs r1, #148 @ 0x94 │ │ │ │ + @ instruction: 0xf1ec0048 │ │ │ │ + movs r1, #156 @ 0x9c │ │ │ │ lsls r4, r1, #1 │ │ │ │ - sub.w r0, r8, #72 @ 0x48 │ │ │ │ - movs r1, #114 @ 0x72 │ │ │ │ + subs.w r0, r0, #72 @ 0x48 │ │ │ │ + movs r1, #122 @ 0x7a │ │ │ │ lsls r4, r1, #1 │ │ │ │ - @ instruction: 0xf1840048 │ │ │ │ - movs r1, #82 @ 0x52 │ │ │ │ + @ instruction: 0xf18c0048 │ │ │ │ + movs r1, #90 @ 0x5a │ │ │ │ lsls r4, r1, #1 │ │ │ │ - sbc.w r0, r4, #72 @ 0x48 │ │ │ │ + sbc.w r0, ip, #72 @ 0x48 │ │ │ │ stmdb sp!, {r4, r5, r6, r7, r8, r9, sl, fp, lr} │ │ │ │ mov.w ip, #0 │ │ │ │ mov.w lr, #131072 @ 0x20000 │ │ │ │ vpush {d8-d11} │ │ │ │ sub.w ip, sp, ip │ │ │ │ sub.w lr, ip, lr │ │ │ │ sub.w ip, ip, #4096 @ 0x1000 │ │ │ │ @@ -971999,59 +972000,59 @@ │ │ │ │ movs r0, r0 │ │ │ │ movs r0, r0 │ │ │ │ stmia r3!, {r5, r6, r7} │ │ │ │ ldrb r4, [r1, #20] │ │ │ │ lsls r4, r2, #1 │ │ │ │ asrs r0, r7, #6 │ │ │ │ movs r0, r0 │ │ │ │ - movs r0, #122 @ 0x7a │ │ │ │ + movs r0, #130 @ 0x82 │ │ │ │ lsls r4, r1, #1 │ │ │ │ ldrb r6, [r7, #17] │ │ │ │ lsls r4, r2, #1 │ │ │ │ - subs r4, r4, #5 │ │ │ │ + subs r4, r5, #5 │ │ │ │ lsls r4, r1, #1 │ │ │ │ - subs r0, r4, #6 │ │ │ │ + subs r0, r5, #6 │ │ │ │ lsls r4, r1, #1 │ │ │ │ - subs r0, r7, #4 │ │ │ │ + subs r0, r0, #5 │ │ │ │ lsls r4, r1, #1 │ │ │ │ - subs r4, r2, #1 │ │ │ │ + subs r4, r3, #1 │ │ │ │ lsls r4, r1, #1 │ │ │ │ - subs r4, r1, #5 │ │ │ │ + subs r4, r2, #5 │ │ │ │ lsls r4, r1, #1 │ │ │ │ - ldr r7, [pc, #408] @ (357448 >::_M_default_append(unsigned int)@@Base+0xd4884>) │ │ │ │ + ldr r7, [pc, #440] @ (357468 >::_M_default_append(unsigned int)@@Base+0xd48a4>) │ │ │ │ lsls r3, r1, #1 │ │ │ │ - subs r2, r7, #3 │ │ │ │ + subs r2, r0, #4 │ │ │ │ lsls r4, r1, #1 │ │ │ │ - ldr r4, [pc, #80] @ (357308 >::_M_default_append(unsigned int)@@Base+0xd4744>) │ │ │ │ + ldr r4, [pc, #112] @ (357328 >::_M_default_append(unsigned int)@@Base+0xd4764>) │ │ │ │ lsls r3, r1, #1 │ │ │ │ - add r5, sp, #208 @ 0xd0 │ │ │ │ + add r5, sp, #240 @ 0xf0 │ │ │ │ lsls r5, r1, #1 │ │ │ │ - adds r2, r1, #3 │ │ │ │ + adds r2, r2, #3 │ │ │ │ lsls r4, r1, #1 │ │ │ │ - adds r0, r1, #4 │ │ │ │ + adds r0, r2, #4 │ │ │ │ lsls r4, r1, #1 │ │ │ │ - adds r6, r7, #7 │ │ │ │ + subs r6, r0, #0 │ │ │ │ lsls r4, r1, #1 │ │ │ │ - add r4, sp, #480 @ 0x1e0 │ │ │ │ + add r4, sp, #512 @ 0x200 │ │ │ │ lsls r5, r1, #1 │ │ │ │ - adds r6, r2, #0 │ │ │ │ + adds r6, r3, #0 │ │ │ │ lsls r4, r1, #1 │ │ │ │ - adds r0, r7, #0 │ │ │ │ + adds r0, r0, #1 │ │ │ │ lsls r4, r1, #1 │ │ │ │ - adds r2, r6, #3 │ │ │ │ + adds r2, r7, #3 │ │ │ │ lsls r4, r1, #1 │ │ │ │ - add r3, sp, #1016 @ 0x3f8 │ │ │ │ + add r4, sp, #24 │ │ │ │ lsls r5, r1, #1 │ │ │ │ - subs r4, r1, r6 │ │ │ │ + subs r4, r2, r6 │ │ │ │ lsls r4, r1, #1 │ │ │ │ - subs r6, r5, r6 │ │ │ │ + subs r6, r6, r6 │ │ │ │ lsls r4, r1, #1 │ │ │ │ - subs r4, r6, r5 │ │ │ │ + subs r4, r7, r5 │ │ │ │ lsls r4, r1, #1 │ │ │ │ - subs r6, r2, r6 │ │ │ │ + subs r6, r3, r6 │ │ │ │ lsls r4, r1, #1 │ │ │ │ stmdb sp!, {r4, r5, r6, r7, r8, r9, lr} │ │ │ │ mov.w ip, #4096 @ 0x1000 │ │ │ │ vpush {d8-d9} │ │ │ │ sub.w ip, sp, ip │ │ │ │ str.w r0, [ip, #3968] @ 0xf80 │ │ │ │ ldr r5, [pc, #756] @ (3575f8 >::_M_default_append(unsigned int)@@Base+0xd4a34>) │ │ │ │ @@ -972326,38 +972327,38 @@ │ │ │ │ movs r0, r0 │ │ │ │ @ instruction: 0xffffffff │ │ │ │ @ instruction: 0xffffffff │ │ │ │ strb r4, [r0, #28] │ │ │ │ lsls r4, r2, #1 │ │ │ │ asrs r0, r7, #6 │ │ │ │ movs r0, r0 │ │ │ │ - subs r4, r1, r0 │ │ │ │ + subs r4, r2, r0 │ │ │ │ lsls r4, r1, #1 │ │ │ │ strb r6, [r7, #24] │ │ │ │ lsls r4, r2, #1 │ │ │ │ - adds r6, r7, r6 │ │ │ │ + adds r6, r0, r7 │ │ │ │ lsls r4, r1, #1 │ │ │ │ - adds r4, r2, r5 │ │ │ │ + adds r4, r3, r5 │ │ │ │ lsls r4, r1, #1 │ │ │ │ - strd r0, r0, [r8, #-288]! @ 0x120 │ │ │ │ - ldrb r4, [r6, r0] │ │ │ │ + ldrd r0, r0, [r0, #-288]! @ 0x120 │ │ │ │ + ldrb r4, [r7, r0] │ │ │ │ lsls r5, r1, #1 │ │ │ │ - add r7, sp, #760 @ 0x2f8 │ │ │ │ + add r7, sp, #792 @ 0x318 │ │ │ │ lsls r0, r1, #1 │ │ │ │ - add r7, sp, #416 @ 0x1a0 │ │ │ │ + add r7, sp, #448 @ 0x1c0 │ │ │ │ lsls r0, r1, #1 │ │ │ │ - adds r2, r0, r1 │ │ │ │ + adds r2, r1, r1 │ │ │ │ lsls r4, r1, #1 │ │ │ │ - @ instruction: 0xe8540048 │ │ │ │ - adds r4, r4, r0 │ │ │ │ + @ instruction: 0xe85c0048 │ │ │ │ + adds r4, r5, r0 │ │ │ │ lsls r4, r1, #1 │ │ │ │ - @ instruction: 0xe8360048 │ │ │ │ - adds r6, r0, r0 │ │ │ │ + @ instruction: 0xe83e0048 │ │ │ │ + adds r6, r1, r0 │ │ │ │ lsls r4, r1, #1 │ │ │ │ - @ instruction: 0xe8180048 │ │ │ │ + @ instruction: 0xe8200048 │ │ │ │ stmdb sp!, {r4, r5, r6, r7, r8, r9, sl, fp, lr} │ │ │ │ mov.w ip, #0 │ │ │ │ mov.w lr, #131072 @ 0x20000 │ │ │ │ vpush {d8-d11} │ │ │ │ sub.w ip, sp, ip │ │ │ │ sub.w lr, ip, lr │ │ │ │ sub.w ip, ip, #4096 @ 0x1000 │ │ │ │ @@ -972944,60 +972945,60 @@ │ │ │ │ stmia r3!, {r5, r6, r7} │ │ │ │ strb r2, [r4, #14] │ │ │ │ lsls r4, r2, #1 │ │ │ │ asrs r0, r7, #6 │ │ │ │ movs r0, r0 │ │ │ │ strb r0, [r2, #13] │ │ │ │ lsls r4, r2, #1 │ │ │ │ - asrs r6, r4, #24 │ │ │ │ + asrs r6, r5, #24 │ │ │ │ lsls r4, r1, #1 │ │ │ │ - asrs r2, r4, #25 │ │ │ │ + asrs r2, r5, #25 │ │ │ │ lsls r4, r1, #1 │ │ │ │ strb r2, [r7, #8] │ │ │ │ lsls r4, r2, #1 │ │ │ │ asrs r4, r0, #17 │ │ │ │ movs r0, r0 │ │ │ │ - asrs r4, r5, #25 │ │ │ │ + asrs r4, r6, #25 │ │ │ │ lsls r4, r1, #1 │ │ │ │ - mov r8, r5 │ │ │ │ + mov r8, r6 │ │ │ │ lsls r3, r1, #1 │ │ │ │ - mvns r2, r7 │ │ │ │ + add r2, r0 │ │ │ │ lsls r3, r1, #1 │ │ │ │ - cmp sl, sp │ │ │ │ + cmp sl, lr │ │ │ │ lsls r3, r1, #1 │ │ │ │ - cmp r2, r5 │ │ │ │ + cmp r2, r6 │ │ │ │ lsls r3, r1, #1 │ │ │ │ - asrs r6, r7, #18 │ │ │ │ + asrs r6, r0, #19 │ │ │ │ lsls r4, r1, #1 │ │ │ │ - stmia.w lr, {r0, r1, r3, r6} │ │ │ │ - add r3, pc, #72 @ (adr r3, 357d84 >::_M_default_append(unsigned int)@@Base+0xd51c0>) │ │ │ │ + ldmia.w r6, {r0, r1, r3, r6} │ │ │ │ + add r3, pc, #104 @ (adr r3, 357da4 >::_M_default_append(unsigned int)@@Base+0xd51e0>) │ │ │ │ lsls r5, r1, #1 │ │ │ │ - asrs r6, r0, #9 │ │ │ │ + asrs r6, r1, #9 │ │ │ │ lsls r4, r1, #1 │ │ │ │ - asrs r0, r5, #9 │ │ │ │ + asrs r0, r6, #9 │ │ │ │ lsls r4, r1, #1 │ │ │ │ - adcs r4, r1 │ │ │ │ + adcs r4, r2 │ │ │ │ lsls r3, r1, #1 │ │ │ │ - asrs r2, r4, #8 │ │ │ │ + asrs r2, r5, #8 │ │ │ │ lsls r4, r1, #1 │ │ │ │ - asrs r0, r4, #9 │ │ │ │ + asrs r0, r5, #9 │ │ │ │ lsls r4, r1, #1 │ │ │ │ - asrs r6, r6, #7 │ │ │ │ + asrs r6, r7, #7 │ │ │ │ lsls r4, r1, #1 │ │ │ │ - asrs r4, r1, #11 │ │ │ │ + asrs r4, r2, #11 │ │ │ │ lsls r4, r1, #1 │ │ │ │ - asrs r4, r0, #9 │ │ │ │ + asrs r4, r1, #9 │ │ │ │ lsls r4, r1, #1 │ │ │ │ - asrs r0, r7, #9 │ │ │ │ + asrs r0, r0, #10 │ │ │ │ lsls r4, r1, #1 │ │ │ │ - add r1, pc, #584 @ (adr r1, 357fac >::_M_default_append(unsigned int)@@Base+0xd53e8>) │ │ │ │ + add r1, pc, #616 @ (adr r1, 357fcc >::_M_default_append(unsigned int)@@Base+0xd5408>) │ │ │ │ lsls r5, r1, #1 │ │ │ │ - ands r4, r5 │ │ │ │ + ands r4, r6 │ │ │ │ lsls r3, r1, #1 │ │ │ │ - add r1, pc, #304 @ (adr r1, 357e9c >::_M_default_append(unsigned int)@@Base+0xd52d8>) │ │ │ │ + add r1, pc, #336 @ (adr r1, 357ebc >::_M_default_append(unsigned int)@@Base+0xd52f8>) │ │ │ │ lsls r5, r1, #1 │ │ │ │ ldr r4, [sp, #72] @ 0x48 │ │ │ │ ldr.w r9, [sp, #84] @ 0x54 │ │ │ │ ldrd r0, r1, [r4] │ │ │ │ blx 11bd0 <__aeabi_l2d@plt> │ │ │ │ vmov.f64 d7, #96 @ 0x3f000000 0.5 │ │ │ │ vmov d6, r0, r1 │ │ │ │ @@ -973097,35 +973098,35 @@ │ │ │ │ adds r0, #12 │ │ │ │ bl 17c90 │ │ │ │ ldr r0, [pc, #48] @ (357ec0 >::_M_default_append(unsigned int)@@Base+0xd52fc>) │ │ │ │ add r0, pc │ │ │ │ bl 17e10 │ │ │ │ b.n 3577c0 >::_M_default_append(unsigned int)@@Base+0xd4bfc> │ │ │ │ nop │ │ │ │ - asrs r0, r6, #6 │ │ │ │ + asrs r0, r7, #6 │ │ │ │ lsls r4, r1, #1 │ │ │ │ - add r0, pc, #192 @ (adr r0, 357f60 >::_M_default_append(unsigned int)@@Base+0xd539c>) │ │ │ │ + add r0, pc, #224 @ (adr r0, 357f80 >::_M_default_append(unsigned int)@@Base+0xd53bc>) │ │ │ │ lsls r5, r1, #1 │ │ │ │ - lsrs r4, r1, #31 │ │ │ │ + lsrs r4, r2, #31 │ │ │ │ lsls r4, r1, #1 │ │ │ │ - lsrs r6, r5, #31 │ │ │ │ + lsrs r6, r6, #31 │ │ │ │ lsls r4, r1, #1 │ │ │ │ - lsrs r4, r4, #30 │ │ │ │ + lsrs r4, r5, #30 │ │ │ │ lsls r4, r1, #1 │ │ │ │ - lsrs r6, r0, #31 │ │ │ │ + lsrs r6, r1, #31 │ │ │ │ lsls r4, r1, #1 │ │ │ │ - ldr r7, [sp, #872] @ 0x368 │ │ │ │ + ldr r7, [sp, #904] @ 0x388 │ │ │ │ lsls r5, r1, #1 │ │ │ │ - lsrs r0, r5, #29 │ │ │ │ + lsrs r0, r6, #29 │ │ │ │ lsls r4, r1, #1 │ │ │ │ - lsrs r2, r1, #30 │ │ │ │ + lsrs r2, r2, #30 │ │ │ │ lsls r4, r1, #1 │ │ │ │ - lsrs r0, r2, #29 │ │ │ │ + lsrs r0, r3, #29 │ │ │ │ lsls r4, r1, #1 │ │ │ │ - lsrs r2, r6, #29 │ │ │ │ + lsrs r2, r7, #29 │ │ │ │ lsls r4, r1, #1 │ │ │ │ stmdb sp!, {r4, r5, r6, r7, r8, r9, sl, fp, lr} │ │ │ │ mov.w ip, #4096 @ 0x1000 │ │ │ │ vpush {d8-d10} │ │ │ │ sub.w ip, sp, ip │ │ │ │ str.w r0, [ip, #3944] @ 0xf68 │ │ │ │ mov r4, r0 │ │ │ │ @@ -973394,41 +973395,41 @@ │ │ │ │ movs r0, r0 │ │ │ │ @ instruction: 0xffffffff │ │ │ │ @ instruction: 0xffffffff │ │ │ │ ldr r4, [r4, #48] @ 0x30 │ │ │ │ lsls r4, r2, #1 │ │ │ │ asrs r0, r7, #6 │ │ │ │ movs r0, r0 │ │ │ │ - lsrs r2, r7, #25 │ │ │ │ + lsrs r2, r0, #26 │ │ │ │ lsls r4, r1, #1 │ │ │ │ - lsrs r4, r2, #23 │ │ │ │ + lsrs r4, r3, #23 │ │ │ │ lsls r4, r1, #1 │ │ │ │ ldr r6, [r0, #32] │ │ │ │ lsls r4, r2, #1 │ │ │ │ - lsrs r2, r5, #22 │ │ │ │ + lsrs r2, r6, #22 │ │ │ │ lsls r4, r1, #1 │ │ │ │ - ble.n 358158 >::_M_default_append(unsigned int)@@Base+0xd5594> │ │ │ │ + ble.n 358168 >::_M_default_append(unsigned int)@@Base+0xd55a4> │ │ │ │ lsls r0, r1, #1 │ │ │ │ - str r2, [r3, r1] │ │ │ │ + str r2, [r4, r1] │ │ │ │ lsls r5, r1, #1 │ │ │ │ - add r3, pc, #832 @ (adr r3, 358524 >::_M_default_append(unsigned int)@@Base+0xd5960>) │ │ │ │ + add r3, pc, #864 @ (adr r3, 358544 >::_M_default_append(unsigned int)@@Base+0xd5980>) │ │ │ │ lsls r0, r1, #1 │ │ │ │ - add r3, pc, #536 @ (adr r3, 358400 >::_M_default_append(unsigned int)@@Base+0xd583c>) │ │ │ │ + add r3, pc, #568 @ (adr r3, 358420 >::_M_default_append(unsigned int)@@Base+0xd585c>) │ │ │ │ lsls r0, r1, #1 │ │ │ │ - lsrs r6, r7, #17 │ │ │ │ + lsrs r6, r0, #18 │ │ │ │ lsls r4, r1, #1 │ │ │ │ - bgt.n 358110 >::_M_default_append(unsigned int)@@Base+0xd554c> │ │ │ │ + bgt.n 358120 >::_M_default_append(unsigned int)@@Base+0xd555c> │ │ │ │ lsls r0, r1, #1 │ │ │ │ - lsrs r0, r4, #17 │ │ │ │ + lsrs r0, r5, #17 │ │ │ │ lsls r4, r1, #1 │ │ │ │ - bgt.n 3582dc >::_M_default_append(unsigned int)@@Base+0xd5718> │ │ │ │ + bgt.n 3582ec >::_M_default_append(unsigned int)@@Base+0xd5728> │ │ │ │ lsls r0, r1, #1 │ │ │ │ - lsrs r2, r0, #17 │ │ │ │ + lsrs r2, r1, #17 │ │ │ │ lsls r4, r1, #1 │ │ │ │ - bgt.n 3582a8 >::_M_default_append(unsigned int)@@Base+0xd56e4> │ │ │ │ + bgt.n 3582b8 >::_M_default_append(unsigned int)@@Base+0xd56f4> │ │ │ │ lsls r0, r1, #1 │ │ │ │ stmdb sp!, {r4, r5, r6, r7, r8, r9, sl, fp, lr} │ │ │ │ mov.w ip, #0 │ │ │ │ mov.w lr, #131072 @ 0x20000 │ │ │ │ vpush {d8} │ │ │ │ sub.w ip, sp, ip │ │ │ │ sub.w lr, ip, lr │ │ │ │ @@ -974453,119 +974454,119 @@ │ │ │ │ b.n 3586fe >::_M_default_append(unsigned int)@@Base+0xd5b3a> │ │ │ │ str r2, [r3, #124] @ 0x7c │ │ │ │ lsls r4, r2, #1 │ │ │ │ asrs r0, r7, #6 │ │ │ │ movs r0, r0 │ │ │ │ str r4, [r3, #120] @ 0x78 │ │ │ │ lsls r4, r2, #1 │ │ │ │ - lsrs r4, r0, #19 │ │ │ │ + lsrs r4, r1, #19 │ │ │ │ lsls r4, r1, #1 │ │ │ │ - lsrs r0, r7, #18 │ │ │ │ + lsrs r0, r0, #19 │ │ │ │ lsls r4, r1, #1 │ │ │ │ - ldr r3, [sp, #352] @ 0x160 │ │ │ │ + ldr r3, [sp, #384] @ 0x180 │ │ │ │ lsls r5, r1, #1 │ │ │ │ - subs r1, #178 @ 0xb2 │ │ │ │ + subs r1, #186 @ 0xba │ │ │ │ lsls r3, r1, #1 │ │ │ │ - subs r1, #52 @ 0x34 │ │ │ │ + subs r1, #60 @ 0x3c │ │ │ │ lsls r3, r1, #1 │ │ │ │ - subs r3, #38 @ 0x26 │ │ │ │ + subs r3, #46 @ 0x2e │ │ │ │ lsls r3, r1, #1 │ │ │ │ - lsrs r6, r7, #11 │ │ │ │ + lsrs r6, r0, #12 │ │ │ │ lsls r4, r1, #1 │ │ │ │ - subs r0, #102 @ 0x66 │ │ │ │ + subs r0, #110 @ 0x6e │ │ │ │ lsls r3, r1, #1 │ │ │ │ - lsrs r6, r4, #11 │ │ │ │ + lsrs r6, r5, #11 │ │ │ │ lsls r4, r1, #1 │ │ │ │ - subs r2, #116 @ 0x74 │ │ │ │ + subs r2, #124 @ 0x7c │ │ │ │ lsls r3, r1, #1 │ │ │ │ - subs r1, #128 @ 0x80 │ │ │ │ + subs r1, #136 @ 0x88 │ │ │ │ lsls r3, r1, #1 │ │ │ │ - str r7, [sp, #792] @ 0x318 │ │ │ │ + str r7, [sp, #824] @ 0x338 │ │ │ │ lsls r5, r1, #1 │ │ │ │ - lsls r2, r5, #27 │ │ │ │ + lsls r2, r6, #27 │ │ │ │ lsls r4, r1, #1 │ │ │ │ - bvs.n 358e18 >::_M_default_append(unsigned int)@@Base+0xd6254> │ │ │ │ + bvc.n 358e28 >::_M_default_append(unsigned int)@@Base+0xd6264> │ │ │ │ lsls r0, r1, #1 │ │ │ │ str r0, [r0, #48] @ 0x30 │ │ │ │ lsls r4, r2, #1 │ │ │ │ - lsls r4, r3, #26 │ │ │ │ + lsls r4, r4, #26 │ │ │ │ lsls r4, r1, #1 │ │ │ │ - bvs.n 358d88 >::_M_default_append(unsigned int)@@Base+0xd61c4> │ │ │ │ + bvs.n 358d98 >::_M_default_append(unsigned int)@@Base+0xd61d4> │ │ │ │ lsls r0, r1, #1 │ │ │ │ - lsrs r4, r1, #32 │ │ │ │ + lsrs r4, r2, #32 │ │ │ │ lsls r4, r1, #1 │ │ │ │ - subs r0, #4 │ │ │ │ + subs r0, #12 │ │ │ │ lsls r3, r1, #1 │ │ │ │ - adds r5, #84 @ 0x54 │ │ │ │ + adds r5, #92 @ 0x5c │ │ │ │ lsls r3, r1, #1 │ │ │ │ - adds r7, #104 @ 0x68 │ │ │ │ + adds r7, #112 @ 0x70 │ │ │ │ lsls r3, r1, #1 │ │ │ │ - adds r4, #184 @ 0xb8 │ │ │ │ + adds r4, #192 @ 0xc0 │ │ │ │ lsls r3, r1, #1 │ │ │ │ - str r5, [sp, #808] @ 0x328 │ │ │ │ + str r5, [sp, #840] @ 0x348 │ │ │ │ lsls r5, r1, #1 │ │ │ │ - str r5, [sp, #664] @ 0x298 │ │ │ │ + str r5, [sp, #696] @ 0x2b8 │ │ │ │ lsls r5, r1, #1 │ │ │ │ - adds r6, #202 @ 0xca │ │ │ │ + adds r6, #210 @ 0xd2 │ │ │ │ lsls r3, r1, #1 │ │ │ │ - bge.n 358e8c >::_M_default_append(unsigned int)@@Base+0xd62c8> │ │ │ │ + bge.n 358e9c >::_M_default_append(unsigned int)@@Base+0xd62d8> │ │ │ │ lsls r3, r1, #1 │ │ │ │ - str r4, [sp, #544] @ 0x220 │ │ │ │ + str r4, [sp, #576] @ 0x240 │ │ │ │ lsls r5, r1, #1 │ │ │ │ - lsls r0, r3, #15 │ │ │ │ + lsls r0, r4, #15 │ │ │ │ lsls r4, r1, #1 │ │ │ │ - bcc.n 358e30 >::_M_default_append(unsigned int)@@Base+0xd626c> │ │ │ │ + bcc.n 358e40 >::_M_default_append(unsigned int)@@Base+0xd627c> │ │ │ │ lsls r0, r1, #1 │ │ │ │ - str r3, [sp, #816] @ 0x330 │ │ │ │ + str r3, [sp, #848] @ 0x350 │ │ │ │ lsls r5, r1, #1 │ │ │ │ - str r3, [sp, #576] @ 0x240 │ │ │ │ + str r3, [sp, #608] @ 0x260 │ │ │ │ lsls r5, r1, #1 │ │ │ │ - lsls r2, r4, #12 │ │ │ │ + lsls r2, r5, #12 │ │ │ │ lsls r4, r1, #1 │ │ │ │ - bcc.n 358ed8 >::_M_default_append(unsigned int)@@Base+0xd6314> │ │ │ │ + bcc.n 358ee8 >::_M_default_append(unsigned int)@@Base+0xd6324> │ │ │ │ lsls r0, r1, #1 │ │ │ │ - lsls r6, r0, #12 │ │ │ │ + lsls r6, r1, #12 │ │ │ │ lsls r4, r1, #1 │ │ │ │ - bcc.n 358ea8 >::_M_default_append(unsigned int)@@Base+0xd62e4> │ │ │ │ + bcc.n 358eb8 >::_M_default_append(unsigned int)@@Base+0xd62f4> │ │ │ │ lsls r0, r1, #1 │ │ │ │ asrs r4, r0, #17 │ │ │ │ movs r0, r0 │ │ │ │ - adds r1, #192 @ 0xc0 │ │ │ │ + adds r1, #200 @ 0xc8 │ │ │ │ lsls r3, r1, #1 │ │ │ │ - lsls r0, r5, #16 │ │ │ │ + lsls r0, r6, #16 │ │ │ │ lsls r4, r1, #1 │ │ │ │ - adds r3, #210 @ 0xd2 │ │ │ │ + adds r3, #218 @ 0xda │ │ │ │ lsls r3, r1, #1 │ │ │ │ - lsls r6, r6, #13 │ │ │ │ + lsls r6, r7, #13 │ │ │ │ lsls r4, r1, #1 │ │ │ │ - adds r3, #154 @ 0x9a │ │ │ │ + adds r3, #162 @ 0xa2 │ │ │ │ lsls r3, r1, #1 │ │ │ │ - adds r3, #34 @ 0x22 │ │ │ │ + adds r3, #42 @ 0x2a │ │ │ │ lsls r3, r1, #1 │ │ │ │ - adds r0, #120 @ 0x78 │ │ │ │ + adds r0, #128 @ 0x80 │ │ │ │ lsls r3, r1, #1 │ │ │ │ - bvs.n 358e84 >::_M_default_append(unsigned int)@@Base+0xd62c0> │ │ │ │ + bvs.n 358e94 >::_M_default_append(unsigned int)@@Base+0xd62d0> │ │ │ │ lsls r3, r1, #1 │ │ │ │ - str r1, [sp, #240] @ 0xf0 │ │ │ │ + str r1, [sp, #272] @ 0x110 │ │ │ │ lsls r5, r1, #1 │ │ │ │ - str r0, [sp, #984] @ 0x3d8 │ │ │ │ + str r0, [sp, #1016] @ 0x3f8 │ │ │ │ lsls r5, r1, #1 │ │ │ │ - add r1, sp, #328 @ 0x148 │ │ │ │ + add r1, sp, #360 @ 0x168 │ │ │ │ lsls r5, r1, #1 │ │ │ │ - lsls r0, r2, #8 │ │ │ │ + lsls r0, r3, #8 │ │ │ │ lsls r4, r1, #1 │ │ │ │ - str r0, [sp, #696] @ 0x2b8 │ │ │ │ + str r0, [sp, #728] @ 0x2d8 │ │ │ │ lsls r5, r1, #1 │ │ │ │ - cmp r7, #96 @ 0x60 │ │ │ │ + cmp r7, #104 @ 0x68 │ │ │ │ lsls r3, r1, #1 │ │ │ │ - str r0, [sp, #504] @ 0x1f8 │ │ │ │ + str r0, [sp, #536] @ 0x218 │ │ │ │ lsls r5, r1, #1 │ │ │ │ - movs r4, r1 │ │ │ │ + movs r4, r2 │ │ │ │ lsls r4, r1, #1 │ │ │ │ - beq.n 358efc >::_M_default_append(unsigned int)@@Base+0xd6338> │ │ │ │ + beq.n 358f0c >::_M_default_append(unsigned int)@@Base+0xd6348> │ │ │ │ lsls r0, r1, #1 │ │ │ │ stmdb sp!, {r4, r5, r6, r7, r8, r9, sl, fp, lr} │ │ │ │ mov.w ip, #0 │ │ │ │ mov.w lr, #196608 @ 0x30000 │ │ │ │ vpush {d8-d12} │ │ │ │ sub.w ip, sp, ip │ │ │ │ sub.w lr, ip, lr │ │ │ │ @@ -975449,92 +975450,92 @@ │ │ │ │ mvns r0, r4 │ │ │ │ ldrh r6, [r1, r4] │ │ │ │ lsls r4, r2, #1 │ │ │ │ asrs r0, r7, #6 │ │ │ │ movs r0, r0 │ │ │ │ ldrh r0, [r5, r3] │ │ │ │ lsls r4, r2, #1 │ │ │ │ - lsls r4, r6, #1 │ │ │ │ + lsls r4, r7, #1 │ │ │ │ lsls r4, r1, #1 │ │ │ │ - add r7, pc, #0 @ (adr r7, 35990c >::_M_default_append(unsigned int)@@Base+0xd6d48>) │ │ │ │ + add r7, pc, #32 @ (adr r7, 35992c >::_M_default_append(unsigned int)@@Base+0xd6d68>) │ │ │ │ lsls r5, r1, #1 │ │ │ │ - ldrh r0, [r7, #50] @ 0x32 │ │ │ │ + ldrh r0, [r0, #52] @ 0x34 │ │ │ │ lsls r5, r1, #1 │ │ │ │ - subs r0, #168 @ 0xa8 │ │ │ │ + subs r0, #176 @ 0xb0 │ │ │ │ lsls r1, r1, #1 │ │ │ │ - asrs r0, r1, #21 │ │ │ │ + asrs r0, r2, #21 │ │ │ │ lsls r1, r1, #1 │ │ │ │ - beq.n 359a18 >::_M_default_append(unsigned int)@@Base+0xd6e54> │ │ │ │ + beq.n 359828 >::_M_default_append(unsigned int)@@Base+0xd6c64> │ │ │ │ lsls r0, r1, #1 │ │ │ │ - bvc.n 3599f8 >::_M_default_append(unsigned int)@@Base+0xd6e34> │ │ │ │ - lsls r3, r1, #1 │ │ │ │ bvc.n 359a08 >::_M_default_append(unsigned int)@@Base+0xd6e44> │ │ │ │ lsls r3, r1, #1 │ │ │ │ - cdp2 0, 15, cr0, cr2, cr11, {2} │ │ │ │ - ldr.w r0, [r8, #75] @ 0x4b │ │ │ │ + bvc.n 359a18 >::_M_default_append(unsigned int)@@Base+0xd6e54> │ │ │ │ + lsls r3, r1, #1 │ │ │ │ + cdp2 0, 15, cr0, cr10, cr11, {2} │ │ │ │ + str??.w r0, [r0, #75] @ 0x4b │ │ │ │ lsrs r0, r5, #20 │ │ │ │ movs r0, r0 │ │ │ │ lsrs r4, r7, #11 │ │ │ │ movs r0, r0 │ │ │ │ lsrs r4, r2, #30 │ │ │ │ movs r0, r0 │ │ │ │ - stc2 0, cr0, [sl], #300 @ 0x12c │ │ │ │ - ldmia r4, {r2, r3, r4, r5, r7} │ │ │ │ + ldc2 0, cr0, [r2], #300 @ 0x12c │ │ │ │ + ldmia r4!, {r2, r6, r7} │ │ │ │ lsls r0, r1, #1 │ │ │ │ ldr r0, [r0, r3] │ │ │ │ lsls r4, r2, #1 │ │ │ │ - cmp r4, #198 @ 0xc6 │ │ │ │ + cmp r4, #206 @ 0xce │ │ │ │ lsls r3, r1, #1 │ │ │ │ - @ instruction: 0xfb9a004b │ │ │ │ - ldmia r5, {r2, r3, r5, r6} │ │ │ │ + @ instruction: 0xfba2004b │ │ │ │ + ldmia r5, {r2, r4, r5, r6} │ │ │ │ lsls r0, r1, #1 │ │ │ │ - adds r5, #128 @ 0x80 │ │ │ │ + adds r5, #136 @ 0x88 │ │ │ │ lsls r1, r1, #1 │ │ │ │ - ldr??.w r0, [ip, #75] @ 0x4b │ │ │ │ - ldmia r1, {r1, r2, r3, r5, r6, r7} │ │ │ │ + vld1.8 {d16[2]}, [r4], fp │ │ │ │ + ldmia r1, {r1, r2, r4, r5, r6, r7} │ │ │ │ lsls r0, r1, #1 │ │ │ │ - @ instruction: 0xfbbe004b │ │ │ │ - @ instruction: 0xfbb2004b │ │ │ │ - bpl.n 359910 >::_M_default_append(unsigned int)@@Base+0xd6d4c> │ │ │ │ + @ instruction: 0xfbc6004b │ │ │ │ + @ instruction: 0xfbba004b │ │ │ │ + bpl.n 359920 >::_M_default_append(unsigned int)@@Base+0xd6d5c> │ │ │ │ lsls r0, r1, #1 │ │ │ │ - add r5, pc, #280 @ (adr r5, 359a84 >::_M_default_append(unsigned int)@@Base+0xd6ec0>) │ │ │ │ + add r5, pc, #312 @ (adr r5, 359aa4 >::_M_default_append(unsigned int)@@Base+0xd6ee0>) │ │ │ │ lsls r0, r1, #1 │ │ │ │ - lsls r0, r5, #8 │ │ │ │ + lsls r0, r6, #8 │ │ │ │ lsls r1, r1, #1 │ │ │ │ - ldrb r2, [r0, #21] │ │ │ │ + ldrb r2, [r1, #21] │ │ │ │ lsls r0, r1, #1 │ │ │ │ - stmia r0!, {r1, r3, r6, r7} │ │ │ │ + stmia r0!, {r1, r4, r6, r7} │ │ │ │ lsls r3, r1, #1 │ │ │ │ - ldrh r6, [r6, #8] │ │ │ │ + ldrh r6, [r7, #8] │ │ │ │ lsls r5, r1, #1 │ │ │ │ - @ instruction: 0xfac8004b │ │ │ │ - @ instruction: 0xfad2004b │ │ │ │ - @ instruction: 0xfad8004b │ │ │ │ - strh.w r0, [ip, fp] │ │ │ │ - cmp r1, #166 @ 0xa6 │ │ │ │ + @ instruction: 0xfad0004b │ │ │ │ + @ instruction: 0xfada004b │ │ │ │ + @ instruction: 0xfae0004b │ │ │ │ + ldrh.w r0, [r4, fp] │ │ │ │ + cmp r1, #174 @ 0xae │ │ │ │ lsls r3, r1, #1 │ │ │ │ - vst4.16 {d16-d19}, [r0], fp │ │ │ │ - strh r2, [r4, #62] @ 0x3e │ │ │ │ + vst4.16 {d16-d19}, [r8], fp │ │ │ │ + strh r2, [r5, #62] @ 0x3e │ │ │ │ lsls r5, r1, #1 │ │ │ │ - vld4.16 {d16-d19}, [r0], fp │ │ │ │ - subw r0, r0, #2123 @ 0x84b │ │ │ │ - stmia r6!, {r2, r4, r5, r7} │ │ │ │ + vld4.16 {d16-d19}, [r8], fp │ │ │ │ + subw r0, r8, #2123 @ 0x84b │ │ │ │ + stmia r6!, {r2, r3, r4, r5, r7} │ │ │ │ lsls r0, r1, #1 │ │ │ │ - @ instruction: 0xfb66004b │ │ │ │ - movs r5, #88 @ 0x58 │ │ │ │ + @ instruction: 0xfb6e004b │ │ │ │ + movs r5, #96 @ 0x60 │ │ │ │ lsls r3, r1, #1 │ │ │ │ - movs r7, #52 @ 0x34 │ │ │ │ + movs r7, #60 @ 0x3c │ │ │ │ lsls r3, r1, #1 │ │ │ │ - @ instruction: 0xf53c004b │ │ │ │ - stmia r5!, {r4, r6} │ │ │ │ + adc.w r0, r4, #13303808 @ 0xcb0000 │ │ │ │ + stmia r5!, {r3, r4, r6} │ │ │ │ lsls r0, r1, #1 │ │ │ │ - @ instruction: 0xf524004b │ │ │ │ - stmia r5!, {r3, r4, r5} │ │ │ │ + @ instruction: 0xf52c004b │ │ │ │ + stmia r5!, {r6} │ │ │ │ lsls r0, r1, #1 │ │ │ │ - subs r6, r6, r1 │ │ │ │ + subs r6, r7, r1 │ │ │ │ lsls r7, r1, #1 │ │ │ │ ldr r3, [sp, #56] @ 0x38 │ │ │ │ mov.w r9, #0 │ │ │ │ ldr.w r2, [pc, #1868] @ 35a118 >::_M_default_append(unsigned int)@@Base+0xd7554> │ │ │ │ subs r3, #8 │ │ │ │ ldr r1, [sp, #48] @ 0x30 │ │ │ │ ldr r0, [sp, #40] @ 0x28 │ │ │ │ @@ -976191,67 +976192,67 @@ │ │ │ │ cmp r3, #0 │ │ │ │ beq.w 35a934 >::_M_default_append(unsigned int)@@Base+0xd7d70> │ │ │ │ vmov.f64 d0, d1 │ │ │ │ mov r3, r0 │ │ │ │ b.n 359fa0 >::_M_default_append(unsigned int)@@Base+0xd73dc> │ │ │ │ nop.w │ │ │ │ ... │ │ │ │ - strh r4, [r2, #34] @ 0x22 │ │ │ │ + strh r4, [r3, #34] @ 0x22 │ │ │ │ lsls r5, r1, #1 │ │ │ │ asrs r4, r0, #17 │ │ │ │ movs r0, r0 │ │ │ │ - movs r5, #66 @ 0x42 │ │ │ │ + movs r5, #74 @ 0x4a │ │ │ │ lsls r3, r1, #1 │ │ │ │ - @ instruction: 0xf4da004b │ │ │ │ - strh r2, [r7, #26] │ │ │ │ + @ instruction: 0xf4e2004b │ │ │ │ + strh r2, [r0, #28] │ │ │ │ lsls r5, r1, #1 │ │ │ │ - movs r4, #164 @ 0xa4 │ │ │ │ + movs r4, #172 @ 0xac │ │ │ │ lsls r3, r1, #1 │ │ │ │ - movs r1, #250 @ 0xfa │ │ │ │ + movs r2, #2 │ │ │ │ lsls r3, r1, #1 │ │ │ │ - ldmia r0!, {r1, r3, r4, r5, r6} │ │ │ │ + ldmia r0!, {r1, r7} │ │ │ │ lsls r3, r1, #1 │ │ │ │ - strh r0, [r7, #20] │ │ │ │ + strh r0, [r0, #22] │ │ │ │ lsls r5, r1, #1 │ │ │ │ - movs r1, #66 @ 0x42 │ │ │ │ + movs r1, #74 @ 0x4a │ │ │ │ lsls r3, r1, #1 │ │ │ │ - strh r2, [r3, #18] │ │ │ │ + strh r2, [r4, #18] │ │ │ │ lsls r5, r1, #1 │ │ │ │ - @ instruction: 0xf1e0004b │ │ │ │ - stmia r1!, {r1, r4, r5, r6, r7} │ │ │ │ + @ instruction: 0xf1e8004b │ │ │ │ + stmia r1!, {r1, r3, r4, r5, r6, r7} │ │ │ │ lsls r0, r1, #1 │ │ │ │ - movs r0, #186 @ 0xba │ │ │ │ + movs r0, #194 @ 0xc2 │ │ │ │ lsls r3, r1, #1 │ │ │ │ - subw r0, r2, #2123 @ 0x84b │ │ │ │ - movs r3, #6 │ │ │ │ + subw r0, sl, #2123 @ 0x84b │ │ │ │ + movs r3, #14 │ │ │ │ lsls r3, r1, #1 │ │ │ │ - strh r6, [r0, #10] │ │ │ │ + strh r6, [r1, #10] │ │ │ │ lsls r5, r1, #1 │ │ │ │ - stmia r2!, {r1, r3, r4, r6, r7} │ │ │ │ + stmia r2!, {r1, r5, r6, r7} │ │ │ │ lsls r0, r1, #1 │ │ │ │ - cmp r2, #214 @ 0xd6 │ │ │ │ + cmp r2, #222 @ 0xde │ │ │ │ lsls r1, r1, #1 │ │ │ │ - addw r0, r4, #75 @ 0x4b │ │ │ │ - @ instruction: 0xf252004b │ │ │ │ - ldmia r3!, {r7} │ │ │ │ + addw r0, ip, #75 @ 0x4b │ │ │ │ + @ instruction: 0xf25a004b │ │ │ │ + ldmia r3, {r3, r7} │ │ │ │ lsls r0, r1, #1 │ │ │ │ - @ instruction: 0xf74e0048 │ │ │ │ - ldr r2, [sp, #256] @ 0x100 │ │ │ │ + @ instruction: 0xf7560048 │ │ │ │ + ldr r2, [sp, #288] @ 0x120 │ │ │ │ lsls r0, r1, #1 │ │ │ │ - ldr r1, [sp, #464] @ 0x1d0 │ │ │ │ + ldr r1, [sp, #496] @ 0x1f0 │ │ │ │ lsls r0, r1, #1 │ │ │ │ - ldmia r7, {r2, r4, r7} │ │ │ │ + ldmia r7, {r2, r3, r4, r7} │ │ │ │ lsls r4, r1, #1 │ │ │ │ - strb r4, [r6, #5] │ │ │ │ + strb r4, [r7, #5] │ │ │ │ lsls r0, r1, #1 │ │ │ │ - stcl 0, cr0, [r2, #-300]! @ 0xfffffed4 │ │ │ │ - @ instruction: 0xf210004b │ │ │ │ + stcl 0, cr0, [sl, #-300]! @ 0xfffffed4 │ │ │ │ + @ instruction: 0xf218004b │ │ │ │ asrs r0, r2, #12 │ │ │ │ movs r0, r0 │ │ │ │ - pop {r2, r6, pc} │ │ │ │ + pop {r2, r3, r6, pc} │ │ │ │ lsls r0, r1, #1 │ │ │ │ ldr.w r3, [r9, #4] │ │ │ │ vmov.f64 d6, #96 @ 0x3f000000 0.5 │ │ │ │ vldr d7, [r0] │ │ │ │ add.w r3, r3, #1408 @ 0x580 │ │ │ │ vsub.f64 d7, d7, d6 │ │ │ │ vldr d0, [r3, #-8] │ │ │ │ @@ -977413,136 +977414,135 @@ │ │ │ │ subs r5, r3, #0 │ │ │ │ mov.w r3, #1 │ │ │ │ it ne │ │ │ │ movne r5, #1 │ │ │ │ str r3, [sp, #88] @ 0x58 │ │ │ │ b.n 35aba6 >::_M_default_append(unsigned int)@@Base+0xd7fe2> │ │ │ │ nop │ │ │ │ - ldrb r2, [r5, #12] │ │ │ │ + ldrb r2, [r6, #12] │ │ │ │ lsls r5, r1, #1 │ │ │ │ - @ instruction: 0xebe0004b │ │ │ │ - cbnz r2, 35aee8 >::_M_default_append(unsigned int)@@Base+0xd8324> │ │ │ │ + @ instruction: 0xebe8004b │ │ │ │ + cbnz r2, 35aeea >::_M_default_append(unsigned int)@@Base+0xd8326> │ │ │ │ lsls r0, r1, #1 │ │ │ │ - stmia r7!, {r4, r6, r7} │ │ │ │ + stmia r7!, {r3, r4, r6, r7} │ │ │ │ lsls r0, r1, #1 │ │ │ │ - sbcs.w r0, r4, fp, lsl #1 │ │ │ │ - udf #78 @ 0x4e │ │ │ │ + sbcs.w r0, ip, fp, lsl #1 │ │ │ │ + udf #86 @ 0x56 │ │ │ │ lsls r0, r1, #1 │ │ │ │ - ldrb r4, [r4, #12] │ │ │ │ + ldrb r4, [r5, #12] │ │ │ │ lsls r5, r1, #1 │ │ │ │ - sxtb r6, r4 │ │ │ │ + sxtb r6, r5 │ │ │ │ lsls r3, r1, #1 │ │ │ │ - ldrb r2, [r6, #11] │ │ │ │ + ldrb r2, [r7, #11] │ │ │ │ lsls r5, r1, #1 │ │ │ │ - ble.n 35ae18 >::_M_default_append(unsigned int)@@Base+0xd8254> │ │ │ │ + ble.n 35ae28 >::_M_default_append(unsigned int)@@Base+0xd8264> │ │ │ │ lsls r0, r1, #1 │ │ │ │ - orns r0, r6, fp, lsl #1 │ │ │ │ - hlt 0x0008 │ │ │ │ + orns r0, lr, fp, lsl #1 │ │ │ │ + hlt 0x0010 │ │ │ │ lsls r0, r1, #1 │ │ │ │ - orrs.w r0, sl, fp, lsl #1 │ │ │ │ - rev16 r4, r5 │ │ │ │ + orn r0, r2, fp, lsl #1 │ │ │ │ + rev16 r4, r6 │ │ │ │ lsls r0, r1, #1 │ │ │ │ - cbz r6, 35aed2 >::_M_default_append(unsigned int)@@Base+0xd830e> │ │ │ │ + cbz r6, 35aed4 >::_M_default_append(unsigned int)@@Base+0xd8310> │ │ │ │ lsls r3, r1, #1 │ │ │ │ - str r5, [sp, #928] @ 0x3a0 │ │ │ │ + str r5, [sp, #960] @ 0x3c0 │ │ │ │ lsls r0, r1, #1 │ │ │ │ - and.w r0, r6, fp, lsl #1 │ │ │ │ - bne.n 35ae80 >::_M_default_append(unsigned int)@@Base+0xd82bc> │ │ │ │ + and.w r0, lr, fp, lsl #1 │ │ │ │ + bne.n 35ae90 >::_M_default_append(unsigned int)@@Base+0xd82cc> │ │ │ │ lsls r0, r1, #1 │ │ │ │ - pop {r1, r3} │ │ │ │ + pop {r1, r4} │ │ │ │ lsls r0, r1, #1 │ │ │ │ - lsls r2, r7, #2 │ │ │ │ + lsls r2, r0, #3 │ │ │ │ lsls r1, r1, #1 │ │ │ │ - movs r4, #0 │ │ │ │ + movs r4, #8 │ │ │ │ lsls r1, r1, #1 │ │ │ │ - ldr r3, [sp, #560] @ 0x230 │ │ │ │ + ldr r3, [sp, #592] @ 0x250 │ │ │ │ lsls r3, r1, #1 │ │ │ │ - ldrb r4, [r3, #1] │ │ │ │ + ldrb r4, [r4, #1] │ │ │ │ lsls r5, r1, #1 │ │ │ │ - sub sp, #256 @ 0x100 │ │ │ │ - lsls r3, r1, #1 │ │ │ │ - strd r0, r0, [r6], #300 @ 0x12c │ │ │ │ - b.n 35aec4 >::_M_default_append(unsigned int)@@Base+0xd8300> │ │ │ │ + sub sp, #288 @ 0x120 │ │ │ │ lsls r3, r1, #1 │ │ │ │ - b.n 35ade8 >::_M_default_append(unsigned int)@@Base+0xd8224> │ │ │ │ + strd r0, r0, [lr], #300 @ 0x12c │ │ │ │ + @ instruction: 0xe806004b │ │ │ │ + b.n 35adf8 >::_M_default_append(unsigned int)@@Base+0xd8234> │ │ │ │ lsls r3, r1, #1 │ │ │ │ - @ instruction: 0xb7a0 │ │ │ │ + @ instruction: 0xb7a8 │ │ │ │ lsls r0, r1, #1 │ │ │ │ - ldmia r7!, {r1, r5, r6} │ │ │ │ + ldmia r7!, {r1, r3, r5, r6} │ │ │ │ lsls r0, r1, #1 │ │ │ │ - add r6, sp, #704 @ 0x2c0 │ │ │ │ + add r6, sp, #736 @ 0x2e0 │ │ │ │ lsls r3, r1, #1 │ │ │ │ - vext.8 q0, q2, q4, #0 │ │ │ │ - b.n 35aca4 >::_M_default_append(unsigned int)@@Base+0xd80e0> │ │ │ │ + vext.8 q0, q6, q4, #0 │ │ │ │ + b.n 35acb4 >::_M_default_append(unsigned int)@@Base+0xd80f0> │ │ │ │ lsls r3, r1, #1 │ │ │ │ - lsrs r6, r5, #15 │ │ │ │ + lsrs r6, r6, #15 │ │ │ │ lsls r7, r1, #1 │ │ │ │ - b.n 35ab44 >::_M_default_append(unsigned int)@@Base+0xd7f80> │ │ │ │ + b.n 35ab54 >::_M_default_append(unsigned int)@@Base+0xd7f90> │ │ │ │ lsls r3, r1, #1 │ │ │ │ - b.n 35a9c8 >::_M_default_append(unsigned int)@@Base+0xd7e04> │ │ │ │ + b.n 35a9d8 >::_M_default_append(unsigned int)@@Base+0xd7e14> │ │ │ │ lsls r3, r1, #1 │ │ │ │ - b.n 35a8c4 >::_M_default_append(unsigned int)@@Base+0xd7d00> │ │ │ │ + b.n 35a8d4 >::_M_default_append(unsigned int)@@Base+0xd7d10> │ │ │ │ lsls r3, r1, #1 │ │ │ │ - push {r2, r3, r4, r5, r6, r7} │ │ │ │ + push {r2, lr} │ │ │ │ lsls r0, r1, #1 │ │ │ │ - b.n 35a7e0 >::_M_default_append(unsigned int)@@Base+0xd7c1c> │ │ │ │ + b.n 35a7f0 >::_M_default_append(unsigned int)@@Base+0xd7c2c> │ │ │ │ lsls r3, r1, #1 │ │ │ │ - push {r1, r2, r7} │ │ │ │ + push {r1, r2, r3, r7} │ │ │ │ lsls r0, r1, #1 │ │ │ │ - b.n 35a7a0 >::_M_default_append(unsigned int)@@Base+0xd7bdc> │ │ │ │ + b.n 35a7b0 >::_M_default_append(unsigned int)@@Base+0xd7bec> │ │ │ │ lsls r3, r1, #1 │ │ │ │ - push {r1, r5, r6} │ │ │ │ + push {r1, r3, r5, r6} │ │ │ │ lsls r0, r1, #1 │ │ │ │ - b.n 35ae60 >::_M_default_append(unsigned int)@@Base+0xd829c> │ │ │ │ + b.n 35ae70 >::_M_default_append(unsigned int)@@Base+0xd82ac> │ │ │ │ lsls r3, r1, #1 │ │ │ │ - strb r0, [r2, #10] │ │ │ │ + strb r0, [r3, #10] │ │ │ │ lsls r5, r1, #1 │ │ │ │ - add r2, sp, #968 @ 0x3c8 │ │ │ │ + add r2, sp, #1000 @ 0x3e8 │ │ │ │ lsls r3, r1, #1 │ │ │ │ - b.n 35a974 >::_M_default_append(unsigned int)@@Base+0xd7db0> │ │ │ │ + b.n 35a984 >::_M_default_append(unsigned int)@@Base+0xd7dc0> │ │ │ │ lsls r3, r1, #1 │ │ │ │ - subs r4, r6, #2 │ │ │ │ + subs r4, r7, #2 │ │ │ │ lsls r4, r1, #1 │ │ │ │ - b.n 35a93c >::_M_default_append(unsigned int)@@Base+0xd7d78> │ │ │ │ + b.n 35a94c >::_M_default_append(unsigned int)@@Base+0xd7d88> │ │ │ │ lsls r3, r1, #1 │ │ │ │ - b.n 35b3dc >::_M_default_append(unsigned int)@@Base+0xd8818> │ │ │ │ + b.n 35b3ec >::_M_default_append(unsigned int)@@Base+0xd8828> │ │ │ │ lsls r3, r1, #1 │ │ │ │ - sxtb r2, r6 │ │ │ │ + sxtb r2, r7 │ │ │ │ lsls r0, r1, #1 │ │ │ │ - b.n 35b2a8 >::_M_default_append(unsigned int)@@Base+0xd86e4> │ │ │ │ + b.n 35b2b8 >::_M_default_append(unsigned int)@@Base+0xd86f4> │ │ │ │ lsls r3, r1, #1 │ │ │ │ - cbz r0, 35af60 >::_M_default_append(unsigned int)@@Base+0xd839c> │ │ │ │ + cbz r0, 35af62 >::_M_default_append(unsigned int)@@Base+0xd839e> │ │ │ │ lsls r0, r1, #1 │ │ │ │ - asrs r6, r0, #2 │ │ │ │ + asrs r6, r1, #2 │ │ │ │ lsls r3, r1, #1 │ │ │ │ - str r4, [r1, #84] @ 0x54 │ │ │ │ + str r4, [r2, #84] @ 0x54 │ │ │ │ lsls r0, r1, #1 │ │ │ │ - b.n 35b1d4 >::_M_default_append(unsigned int)@@Base+0xd8610> │ │ │ │ + b.n 35b1e4 >::_M_default_append(unsigned int)@@Base+0xd8620> │ │ │ │ lsls r3, r1, #1 │ │ │ │ - b.n 35b108 >::_M_default_append(unsigned int)@@Base+0xd8544> │ │ │ │ + b.n 35b118 >::_M_default_append(unsigned int)@@Base+0xd8554> │ │ │ │ lsls r3, r1, #1 │ │ │ │ - sub sp, #488 @ 0x1e8 │ │ │ │ + cbz r2, 35af40 >::_M_default_append(unsigned int)@@Base+0xd837c> │ │ │ │ lsls r0, r1, #1 │ │ │ │ - add r0, sp, #464 @ 0x1d0 │ │ │ │ + add r0, sp, #496 @ 0x1f0 │ │ │ │ lsls r3, r1, #1 │ │ │ │ - b.n 35b0b4 >::_M_default_append(unsigned int)@@Base+0xd84f0> │ │ │ │ + b.n 35b0c4 >::_M_default_append(unsigned int)@@Base+0xd8500> │ │ │ │ lsls r3, r1, #1 │ │ │ │ - sub sp, #296 @ 0x128 │ │ │ │ + sub sp, #328 @ 0x148 │ │ │ │ lsls r0, r1, #1 │ │ │ │ - b.n 35afc8 >::_M_default_append(unsigned int)@@Base+0xd8404> │ │ │ │ + b.n 35afd8 >::_M_default_append(unsigned int)@@Base+0xd8414> │ │ │ │ lsls r3, r1, #1 │ │ │ │ - svc 214 @ 0xd6 │ │ │ │ + svc 222 @ 0xde │ │ │ │ lsls r3, r1, #1 │ │ │ │ - add r7, sp, #936 @ 0x3a8 │ │ │ │ + add r7, sp, #968 @ 0x3c8 │ │ │ │ lsls r0, r1, #1 │ │ │ │ - add r7, pc, #408 @ (adr r7, 35b0f4 >::_M_default_append(unsigned int)@@Base+0xd8530>) │ │ │ │ + add r7, pc, #440 @ (adr r7, 35b114 >::_M_default_append(unsigned int)@@Base+0xd8550>) │ │ │ │ lsls r3, r1, #1 │ │ │ │ - svc 166 @ 0xa6 │ │ │ │ + svc 174 @ 0xae │ │ │ │ lsls r3, r1, #1 │ │ │ │ - svc 200 @ 0xc8 │ │ │ │ + svc 208 @ 0xd0 │ │ │ │ lsls r3, r1, #1 │ │ │ │ ldr r2, [sp, #104] @ 0x68 │ │ │ │ adds r1, r2, #1 │ │ │ │ beq.w 35b0d0 >::_M_default_append(unsigned int)@@Base+0xd850c> │ │ │ │ ldr.w r1, [r6, r4, lsl #2] │ │ │ │ add.w r0, r3, r2, lsl #3 │ │ │ │ str.w r1, [r6, r2, lsl #2] │ │ │ │ @@ -977807,67 +977807,67 @@ │ │ │ │ bl 17c90 │ │ │ │ ldr r0, [pc, #116] @ (35b2a8 >::_M_default_append(unsigned int)@@Base+0xd86e4>) │ │ │ │ mov.w r1, #4294967295 @ 0xffffffff │ │ │ │ add r0, pc │ │ │ │ bl 17e10 │ │ │ │ b.n 35b132 >::_M_default_append(unsigned int)@@Base+0xd856e> │ │ │ │ nop │ │ │ │ - ble.n 35b1d4 >::_M_default_append(unsigned int)@@Base+0xd8610> │ │ │ │ + ble.n 35b1e4 >::_M_default_append(unsigned int)@@Base+0xd8620> │ │ │ │ lsls r3, r1, #1 │ │ │ │ - b.n 35b4a0 >::_M_default_append(unsigned int)@@Base+0xd88dc> │ │ │ │ + b.n 35b4b0 >::_M_default_append(unsigned int)@@Base+0xd88ec> │ │ │ │ lsls r3, r1, #1 │ │ │ │ - ldr r6, [r0, #72] @ 0x48 │ │ │ │ + ldr r6, [r1, #72] @ 0x48 │ │ │ │ lsls r5, r1, #1 │ │ │ │ - add r4, pc, #952 @ (adr r4, 35b608 >::_M_default_append(unsigned int)@@Base+0xd8a44>) │ │ │ │ + add r4, pc, #984 @ (adr r4, 35b628 >::_M_default_append(unsigned int)@@Base+0xd8a64>) │ │ │ │ lsls r3, r1, #1 │ │ │ │ - ble.n 35b278 >::_M_default_append(unsigned int)@@Base+0xd86b4> │ │ │ │ + ble.n 35b288 >::_M_default_append(unsigned int)@@Base+0xd86c4> │ │ │ │ lsls r3, r1, #1 │ │ │ │ - b.n 35b308 >::_M_default_append(unsigned int)@@Base+0xd8744> │ │ │ │ + b.n 35b318 >::_M_default_append(unsigned int)@@Base+0xd8754> │ │ │ │ lsls r3, r1, #1 │ │ │ │ - ldr r6, [r2, #64] @ 0x40 │ │ │ │ + ldr r6, [r3, #64] @ 0x40 │ │ │ │ lsls r5, r1, #1 │ │ │ │ - bgt.n 35b200 >::_M_default_append(unsigned int)@@Base+0xd863c> │ │ │ │ + bgt.n 35b210 >::_M_default_append(unsigned int)@@Base+0xd864c> │ │ │ │ lsls r3, r1, #1 │ │ │ │ - add r4, sp, #912 @ 0x390 │ │ │ │ + add r4, sp, #944 @ 0x3b0 │ │ │ │ lsls r0, r1, #1 │ │ │ │ - bgt.n 35b1d4 >::_M_default_append(unsigned int)@@Base+0xd8610> │ │ │ │ + bgt.n 35b1e4 >::_M_default_append(unsigned int)@@Base+0xd8620> │ │ │ │ lsls r3, r1, #1 │ │ │ │ - add r4, sp, #800 @ 0x320 │ │ │ │ + add r4, sp, #832 @ 0x340 │ │ │ │ lsls r0, r1, #1 │ │ │ │ - bgt.n 35b198 >::_M_default_append(unsigned int)@@Base+0xd85d4> │ │ │ │ + bgt.n 35b1a8 >::_M_default_append(unsigned int)@@Base+0xd85e4> │ │ │ │ lsls r3, r1, #1 │ │ │ │ - add r4, sp, #664 @ 0x298 │ │ │ │ + add r4, sp, #696 @ 0x2b8 │ │ │ │ lsls r0, r1, #1 │ │ │ │ - bgt.n 35b36c >::_M_default_append(unsigned int)@@Base+0xd87a8> │ │ │ │ + bgt.n 35b17c >::_M_default_append(unsigned int)@@Base+0xd85b8> │ │ │ │ lsls r3, r1, #1 │ │ │ │ - add r4, sp, #560 @ 0x230 │ │ │ │ + add r4, sp, #592 @ 0x250 │ │ │ │ lsls r0, r1, #1 │ │ │ │ - bgt.n 35b338 >::_M_default_append(unsigned int)@@Base+0xd8774> │ │ │ │ + bgt.n 35b348 >::_M_default_append(unsigned int)@@Base+0xd8784> │ │ │ │ lsls r3, r1, #1 │ │ │ │ - add r4, sp, #448 @ 0x1c0 │ │ │ │ + add r4, sp, #480 @ 0x1e0 │ │ │ │ lsls r0, r1, #1 │ │ │ │ - add r3, pc, #936 @ (adr r3, 35b630 >::_M_default_append(unsigned int)@@Base+0xd8a6c>) │ │ │ │ + add r3, pc, #968 @ (adr r3, 35b650 >::_M_default_append(unsigned int)@@Base+0xd8a8c>) │ │ │ │ lsls r3, r1, #1 │ │ │ │ - bgt.n 35b2cc >::_M_default_append(unsigned int)@@Base+0xd8708> │ │ │ │ + bgt.n 35b2dc >::_M_default_append(unsigned int)@@Base+0xd8718> │ │ │ │ lsls r3, r1, #1 │ │ │ │ - bgt.n 35b290 >::_M_default_append(unsigned int)@@Base+0xd86cc> │ │ │ │ + bgt.n 35b2a0 >::_M_default_append(unsigned int)@@Base+0xd86dc> │ │ │ │ lsls r3, r1, #1 │ │ │ │ - add r4, sp, #80 @ 0x50 │ │ │ │ + add r4, sp, #112 @ 0x70 │ │ │ │ lsls r0, r1, #1 │ │ │ │ - blt.n 35b25c >::_M_default_append(unsigned int)@@Base+0xd8698> │ │ │ │ + blt.n 35b26c >::_M_default_append(unsigned int)@@Base+0xd86a8> │ │ │ │ lsls r3, r1, #1 │ │ │ │ - add r3, sp, #984 @ 0x3d8 │ │ │ │ + add r3, sp, #1016 @ 0x3f8 │ │ │ │ lsls r0, r1, #1 │ │ │ │ - blt.n 35b230 >::_M_default_append(unsigned int)@@Base+0xd866c> │ │ │ │ + blt.n 35b240 >::_M_default_append(unsigned int)@@Base+0xd867c> │ │ │ │ lsls r3, r1, #1 │ │ │ │ - add r3, sp, #872 @ 0x368 │ │ │ │ + add r3, sp, #904 @ 0x388 │ │ │ │ lsls r0, r1, #1 │ │ │ │ - blt.n 35b200 >::_M_default_append(unsigned int)@@Base+0xd863c> │ │ │ │ + blt.n 35b210 >::_M_default_append(unsigned int)@@Base+0xd864c> │ │ │ │ lsls r3, r1, #1 │ │ │ │ - add r3, sp, #760 @ 0x2f8 │ │ │ │ + add r3, sp, #792 @ 0x318 │ │ │ │ lsls r0, r1, #1 │ │ │ │ stmdb sp!, {r4, r5, r6, r7, r8, r9, sl, fp, lr} │ │ │ │ mov.w ip, #0 │ │ │ │ mov.w lr, #65536 @ 0x10000 │ │ │ │ vpush {d8-d11} │ │ │ │ sub.w ip, sp, ip │ │ │ │ sub.w lr, ip, lr │ │ │ │ @@ -978925,87 +978925,87 @@ │ │ │ │ bl 17e10 │ │ │ │ b.n 35b812 >::_M_default_append(unsigned int)@@Base+0xd8c4e> │ │ │ │ nop │ │ │ │ asrs r0, r7, #6 │ │ │ │ movs r0, r0 │ │ │ │ adds r7, #22 │ │ │ │ lsls r4, r2, #1 │ │ │ │ - bge.n 35bf6c >::_M_default_append(unsigned int)@@Base+0xd93a8> │ │ │ │ + bge.n 35bd7c >::_M_default_append(unsigned int)@@Base+0xd91b8> │ │ │ │ lsls r3, r1, #1 │ │ │ │ adds r6, #84 @ 0x54 │ │ │ │ lsls r4, r2, #1 │ │ │ │ - udf #220 @ 0xdc │ │ │ │ + udf #228 @ 0xe4 │ │ │ │ lsls r3, r1, #1 │ │ │ │ - bls.n 35bda4 >::_M_default_append(unsigned int)@@Base+0xd91e0> │ │ │ │ + bls.n 35bdb4 >::_M_default_append(unsigned int)@@Base+0xd91f0> │ │ │ │ lsls r3, r1, #1 │ │ │ │ - udf #172 @ 0xac │ │ │ │ + udf #180 @ 0xb4 │ │ │ │ lsls r3, r1, #1 │ │ │ │ - ldr r6, [sp, #832] @ 0x340 │ │ │ │ + ldr r6, [sp, #864] @ 0x360 │ │ │ │ lsls r3, r1, #1 │ │ │ │ - ldr r2, [sp, #240] @ 0xf0 │ │ │ │ + ldr r2, [sp, #272] @ 0x110 │ │ │ │ lsls r3, r1, #1 │ │ │ │ - bls.n 35beb4 >::_M_default_append(unsigned int)@@Base+0xd92f0> │ │ │ │ + bls.n 35bec4 >::_M_default_append(unsigned int)@@Base+0xd9300> │ │ │ │ lsls r3, r1, #1 │ │ │ │ - bvc.n 35bf5c >::_M_default_append(unsigned int)@@Base+0xd9398> │ │ │ │ + bvc.n 35bf6c >::_M_default_append(unsigned int)@@Base+0xd93a8> │ │ │ │ lsls r3, r1, #1 │ │ │ │ - cmp r2, #240 @ 0xf0 │ │ │ │ + cmp r2, #248 @ 0xf8 │ │ │ │ lsls r4, r1, #1 │ │ │ │ - bx pc │ │ │ │ + blx r0 │ │ │ │ lsls r6, r1, #1 │ │ │ │ - bx fp │ │ │ │ + bx ip │ │ │ │ lsls r6, r1, #1 │ │ │ │ - bvs.n 35bea8 >::_M_default_append(unsigned int)@@Base+0xd92e4> │ │ │ │ + bvs.n 35beb8 >::_M_default_append(unsigned int)@@Base+0xd92f4> │ │ │ │ lsls r3, r1, #1 │ │ │ │ - bgt.n 35bf9c >::_M_default_append(unsigned int)@@Base+0xd93d8> │ │ │ │ + bgt.n 35bdac >::_M_default_append(unsigned int)@@Base+0xd91e8> │ │ │ │ lsls r3, r1, #1 │ │ │ │ - ldr r3, [sp, #264] @ 0x108 │ │ │ │ + ldr r3, [sp, #296] @ 0x128 │ │ │ │ lsls r3, r1, #1 │ │ │ │ - str r6, [sp, #688] @ 0x2b0 │ │ │ │ + str r6, [sp, #720] @ 0x2d0 │ │ │ │ lsls r3, r1, #1 │ │ │ │ - bpl.n 35bfa4 >::_M_default_append(unsigned int)@@Base+0xd93e0> │ │ │ │ + bpl.n 35bdb4 >::_M_default_append(unsigned int)@@Base+0xd91f0> │ │ │ │ lsls r3, r1, #1 │ │ │ │ - bpl.n 35bf44 >::_M_default_append(unsigned int)@@Base+0xd9380> │ │ │ │ + bpl.n 35bf54 >::_M_default_append(unsigned int)@@Base+0xd9390> │ │ │ │ lsls r3, r1, #1 │ │ │ │ - bmi.n 35be74 >::_M_default_append(unsigned int)@@Base+0xd92b0> │ │ │ │ + bmi.n 35be84 >::_M_default_append(unsigned int)@@Base+0xd92c0> │ │ │ │ lsls r3, r1, #1 │ │ │ │ - add r4, pc, #960 @ (adr r4, 35c27c >::_M_default_append(unsigned int)@@Base+0xd96b8>) │ │ │ │ + add r4, pc, #992 @ (adr r4, 35c29c >::_M_default_append(unsigned int)@@Base+0xd96d8>) │ │ │ │ lsls r0, r1, #1 │ │ │ │ - bls.n 35bdec >::_M_default_append(unsigned int)@@Base+0xd9228> │ │ │ │ + bls.n 35bdfc >::_M_default_append(unsigned int)@@Base+0xd9238> │ │ │ │ lsls r3, r1, #1 │ │ │ │ - bcc.n 35be08 >::_M_default_append(unsigned int)@@Base+0xd9244> │ │ │ │ + bcc.n 35be18 >::_M_default_append(unsigned int)@@Base+0xd9254> │ │ │ │ lsls r3, r1, #1 │ │ │ │ - bcc.n 35becc >::_M_default_append(unsigned int)@@Base+0xd9308> │ │ │ │ + bcc.n 35bedc >::_M_default_append(unsigned int)@@Base+0xd9318> │ │ │ │ lsls r3, r1, #1 │ │ │ │ - bvc.n 35bf68 >::_M_default_append(unsigned int)@@Base+0xd93a4> │ │ │ │ + bvc.n 35bf78 >::_M_default_append(unsigned int)@@Base+0xd93b4> │ │ │ │ lsls r3, r1, #1 │ │ │ │ - bne.n 35bde0 >::_M_default_append(unsigned int)@@Base+0xd921c> │ │ │ │ + bne.n 35bdf0 >::_M_default_append(unsigned int)@@Base+0xd922c> │ │ │ │ lsls r3, r1, #1 │ │ │ │ - bvc.n 35bedc >::_M_default_append(unsigned int)@@Base+0xd9318> │ │ │ │ + bvc.n 35beec >::_M_default_append(unsigned int)@@Base+0xd9328> │ │ │ │ lsls r3, r1, #1 │ │ │ │ - str r6, [sp, #808] @ 0x328 │ │ │ │ + str r6, [sp, #840] @ 0x348 │ │ │ │ lsls r3, r1, #1 │ │ │ │ - str r2, [sp, #216] @ 0xd8 │ │ │ │ + str r2, [sp, #248] @ 0xf8 │ │ │ │ lsls r3, r1, #1 │ │ │ │ - bvs.n 35bf98 >::_M_default_append(unsigned int)@@Base+0xd93d4> │ │ │ │ + bvs.n 35bfa8 >::_M_default_append(unsigned int)@@Base+0xd93e4> │ │ │ │ lsls r3, r1, #1 │ │ │ │ - bne.n 35bf18 >::_M_default_append(unsigned int)@@Base+0xd9354> │ │ │ │ + bne.n 35bf28 >::_M_default_append(unsigned int)@@Base+0xd9364> │ │ │ │ lsls r3, r1, #1 │ │ │ │ - bvc.n 35beec >::_M_default_append(unsigned int)@@Base+0xd9328> │ │ │ │ + bvc.n 35befc >::_M_default_append(unsigned int)@@Base+0xd9338> │ │ │ │ lsls r3, r1, #1 │ │ │ │ - str r6, [sp, #368] @ 0x170 │ │ │ │ + str r6, [sp, #400] @ 0x190 │ │ │ │ lsls r3, r1, #1 │ │ │ │ - str r1, [sp, #800] @ 0x320 │ │ │ │ + str r1, [sp, #832] @ 0x340 │ │ │ │ lsls r3, r1, #1 │ │ │ │ - ldmia r7, {r4, r5, r7} │ │ │ │ + ldmia r7, {r3, r4, r5, r7} │ │ │ │ lsls r3, r1, #1 │ │ │ │ - bvc.n 35be38 >::_M_default_append(unsigned int)@@Base+0xd9274> │ │ │ │ + bvc.n 35be48 >::_M_default_append(unsigned int)@@Base+0xd9284> │ │ │ │ lsls r3, r1, #1 │ │ │ │ - str r4, [sp, #968] @ 0x3c8 │ │ │ │ + str r4, [sp, #1000] @ 0x3e8 │ │ │ │ lsls r3, r1, #1 │ │ │ │ - str r0, [sp, #376] @ 0x178 │ │ │ │ + str r0, [sp, #408] @ 0x198 │ │ │ │ lsls r3, r1, #1 │ │ │ │ ldr.w r5, [pc, #1396] @ 35c478 >::_M_default_append(unsigned int)@@Base+0xd98b4> │ │ │ │ movs r1, #214 @ 0xd6 │ │ │ │ add r5, pc │ │ │ │ adds r5, #12 │ │ │ │ mov r0, r5 │ │ │ │ bl 17c90 │ │ │ │ @@ -979500,95 +979500,95 @@ │ │ │ │ ldr r0, [pc, #180] @ (35c518 >::_M_default_append(unsigned int)@@Base+0xd9954>) │ │ │ │ mov r1, r8 │ │ │ │ add r0, pc │ │ │ │ bl 17e10 │ │ │ │ b.n 35c052 >::_M_default_append(unsigned int)@@Base+0xd948e> │ │ │ │ nop │ │ │ │ ... │ │ │ │ - ldmia r6, {r1, r2, r3, r6, r7} │ │ │ │ + ldmia r6, {r1, r2, r4, r6, r7} │ │ │ │ lsls r3, r1, #1 │ │ │ │ - bmi.n 35c44c >::_M_default_append(unsigned int)@@Base+0xd9888> │ │ │ │ + bmi.n 35c45c >::_M_default_append(unsigned int)@@Base+0xd9898> │ │ │ │ lsls r3, r1, #1 │ │ │ │ - str r4, [sp, #48] @ 0x30 │ │ │ │ + str r4, [sp, #80] @ 0x50 │ │ │ │ lsls r3, r1, #1 │ │ │ │ - ldrh r6, [r6, #58] @ 0x3a │ │ │ │ + ldrh r6, [r7, #58] @ 0x3a │ │ │ │ lsls r3, r1, #1 │ │ │ │ - ldmia r5!, {r1, r2, r3, r4, r7} │ │ │ │ + ldmia r5, {r1, r2, r5, r7} │ │ │ │ lsls r3, r1, #1 │ │ │ │ - ldmia r5!, {r3, r4, r7} │ │ │ │ + ldmia r5, {r5, r7} │ │ │ │ lsls r3, r1, #1 │ │ │ │ - ldr r5, [sp, #672] @ 0x2a0 │ │ │ │ + ldr r5, [sp, #704] @ 0x2c0 │ │ │ │ lsls r0, r1, #1 │ │ │ │ - ldmia r5, {r1, r3, r4, r5, r6} │ │ │ │ + ldmia r5!, {r1, r7} │ │ │ │ lsls r3, r1, #1 │ │ │ │ - ldr r5, [sp, #560] @ 0x230 │ │ │ │ + ldr r5, [sp, #592] @ 0x250 │ │ │ │ lsls r0, r1, #1 │ │ │ │ - ldmia r5!, {r1, r2, r3, r4, r6} │ │ │ │ + ldmia r5, {r1, r2, r5, r6} │ │ │ │ lsls r3, r1, #1 │ │ │ │ - ldr r5, [sp, #448] @ 0x1c0 │ │ │ │ + ldr r5, [sp, #480] @ 0x1e0 │ │ │ │ lsls r0, r1, #1 │ │ │ │ - ldrh r2, [r0, #46] @ 0x2e │ │ │ │ + ldrh r2, [r1, #46] @ 0x2e │ │ │ │ lsls r3, r1, #1 │ │ │ │ - bcc.n 35c458 >::_M_default_append(unsigned int)@@Base+0xd9894> │ │ │ │ + bcc.n 35c468 >::_M_default_append(unsigned int)@@Base+0xd98a4> │ │ │ │ lsls r3, r1, #1 │ │ │ │ - bcc.n 35c46c >::_M_default_append(unsigned int)@@Base+0xd98a8> │ │ │ │ + bcc.n 35c47c >::_M_default_append(unsigned int)@@Base+0xd98b8> │ │ │ │ lsls r3, r1, #1 │ │ │ │ - bcs.n 35c4b4 >::_M_default_append(unsigned int)@@Base+0xd98f0> │ │ │ │ + bcs.n 35c4c4 >::_M_default_append(unsigned int)@@Base+0xd9900> │ │ │ │ lsls r3, r1, #1 │ │ │ │ - ldrh r2, [r7, #34] @ 0x22 │ │ │ │ + ldrh r2, [r0, #36] @ 0x24 │ │ │ │ lsls r3, r1, #1 │ │ │ │ - ldmia r3, {r1, r3, r5, r6} │ │ │ │ + ldmia r3!, {r1, r4, r5, r6} │ │ │ │ lsls r3, r1, #1 │ │ │ │ - ldr r3, [sp, #504] @ 0x1f8 │ │ │ │ + ldr r3, [sp, #536] @ 0x218 │ │ │ │ lsls r0, r1, #1 │ │ │ │ - ldmia r3!, {r1, r4, r6} │ │ │ │ + ldmia r3, {r1, r3, r4, r6} │ │ │ │ lsls r3, r1, #1 │ │ │ │ - ldr r3, [sp, #408] @ 0x198 │ │ │ │ + ldr r3, [sp, #440] @ 0x1b8 │ │ │ │ lsls r0, r1, #1 │ │ │ │ - ldmia r3, {r1, r2, r3, r4} │ │ │ │ + ldmia r3!, {r1, r2, r5} │ │ │ │ lsls r3, r1, #1 │ │ │ │ - ldr r3, [sp, #200] @ 0xc8 │ │ │ │ + ldr r3, [sp, #232] @ 0xe8 │ │ │ │ lsls r0, r1, #1 │ │ │ │ - ldmia r2!, {r1, r3, r4, r5, r6, r7} │ │ │ │ + ldmia r3!, {r1} │ │ │ │ lsls r3, r1, #1 │ │ │ │ - ldr r3, [sp, #56] @ 0x38 │ │ │ │ + ldr r3, [sp, #88] @ 0x58 │ │ │ │ lsls r0, r1, #1 │ │ │ │ - ldmia r2, {r1, r2, r3, r4, r6, r7} │ │ │ │ + ldmia r2, {r1, r2, r5, r6, r7} │ │ │ │ lsls r3, r1, #1 │ │ │ │ - ldr r2, [sp, #968] @ 0x3c8 │ │ │ │ + ldr r2, [sp, #1000] @ 0x3e8 │ │ │ │ lsls r0, r1, #1 │ │ │ │ - bne.n 35c560 >::_M_default_append(unsigned int)@@Base+0xd999c> │ │ │ │ + bne.n 35c570 >::_M_default_append(unsigned int)@@Base+0xd99ac> │ │ │ │ lsls r3, r1, #1 │ │ │ │ - ldmia r2, {r2, r7} │ │ │ │ + ldmia r2, {r2, r3, r7} │ │ │ │ lsls r3, r1, #1 │ │ │ │ - ldr r2, [sp, #608] @ 0x260 │ │ │ │ + ldr r2, [sp, #640] @ 0x280 │ │ │ │ lsls r0, r1, #1 │ │ │ │ - ldmia r7, {r2, r4, r7} │ │ │ │ + ldmia r7, {r2, r3, r4, r7} │ │ │ │ lsls r3, r1, #1 │ │ │ │ - ldmia r2!, {r6} │ │ │ │ + ldmia r2!, {r3, r6} │ │ │ │ lsls r3, r1, #1 │ │ │ │ - bne.n 35c410 >::_M_default_append(unsigned int)@@Base+0xd984c> │ │ │ │ + bne.n 35c420 >::_M_default_append(unsigned int)@@Base+0xd985c> │ │ │ │ lsls r3, r1, #1 │ │ │ │ - ldrh r2, [r0, #60] @ 0x3c │ │ │ │ + ldrh r2, [r1, #60] @ 0x3c │ │ │ │ lsls r3, r1, #1 │ │ │ │ - ldrh r6, [r5, #22] │ │ │ │ + ldrh r6, [r6, #22] │ │ │ │ lsls r3, r1, #1 │ │ │ │ - ldrh r6, [r1, #22] │ │ │ │ + ldrh r6, [r2, #22] │ │ │ │ lsls r3, r1, #1 │ │ │ │ - ldmia r1, {r1, r3, r4, r6, r7} │ │ │ │ + ldmia r1, {r1, r5, r6, r7} │ │ │ │ lsls r3, r1, #1 │ │ │ │ - bne.n 35c590 >::_M_default_append(unsigned int)@@Base+0xd99cc> │ │ │ │ + bne.n 35c5a0 >::_M_default_append(unsigned int)@@Base+0xd99dc> │ │ │ │ lsls r3, r1, #1 │ │ │ │ - ldrh r4, [r3, #56] @ 0x38 │ │ │ │ + ldrh r4, [r4, #56] @ 0x38 │ │ │ │ lsls r3, r1, #1 │ │ │ │ - ldrh r0, [r1, #20] │ │ │ │ + ldrh r0, [r2, #20] │ │ │ │ lsls r3, r1, #1 │ │ │ │ - ldmia r1, {r1, r3, r4, r5, r6} │ │ │ │ + ldmia r1, {r1, r7} │ │ │ │ lsls r3, r1, #1 │ │ │ │ - ldr r1, [sp, #568] @ 0x238 │ │ │ │ + ldr r1, [sp, #600] @ 0x258 │ │ │ │ lsls r0, r1, #1 │ │ │ │ ldr r3, [sp, #104] @ 0x68 │ │ │ │ cmp r3, #0 │ │ │ │ beq.w 35b816 >::_M_default_append(unsigned int)@@Base+0xd8c52> │ │ │ │ ldr.w r6, [pc, #3032] @ 35d100 >::_M_default_append(unsigned int)@@Base+0xda53c> │ │ │ │ movs r1, #214 @ 0xd6 │ │ │ │ add r6, pc │ │ │ │ @@ -980630,233 +980630,233 @@ │ │ │ │ bl 4fc658 │ │ │ │ mov r0, r9 │ │ │ │ bl 5253b4 │ │ │ │ ldr r2, [sp, #80] @ 0x50 │ │ │ │ mov r1, r7 │ │ │ │ bl 4fc718 │ │ │ │ b.n 35cef0 >::_M_default_append(unsigned int)@@Base+0xda32c> │ │ │ │ - ldmia r0!, {r1, r3, r5, r7} │ │ │ │ + ldmia r0!, {r1, r4, r5, r7} │ │ │ │ lsls r3, r1, #1 │ │ │ │ - ldmia r7, {r1, r3, r6, r7} │ │ │ │ + ldmia r7, {r1, r4, r6, r7} │ │ │ │ lsls r3, r1, #1 │ │ │ │ - ldrh r0, [r5, #46] @ 0x2e │ │ │ │ + ldrh r0, [r6, #46] @ 0x2e │ │ │ │ lsls r3, r1, #1 │ │ │ │ - ldrh r2, [r2, #10] │ │ │ │ + ldrh r2, [r3, #10] │ │ │ │ lsls r3, r1, #1 │ │ │ │ - ldmia r6, {r1, r3, r4, r5, r6} │ │ │ │ + ldmia r6!, {r1, r7} │ │ │ │ lsls r3, r1, #1 │ │ │ │ - stmia r7!, {r3, r5, r6, r7} │ │ │ │ + stmia r7!, {r4, r5, r6, r7} │ │ │ │ lsls r3, r1, #1 │ │ │ │ - stmia r7!, {r1, r2, r5, r7} │ │ │ │ + stmia r7!, {r1, r2, r3, r5, r7} │ │ │ │ lsls r3, r1, #1 │ │ │ │ - ldmia r7!, {r1, r4, r5} │ │ │ │ + ldmia r7!, {r1, r3, r4, r5} │ │ │ │ lsls r3, r1, #1 │ │ │ │ - ldrh r4, [r4, #38] @ 0x26 │ │ │ │ + ldrh r4, [r5, #38] @ 0x26 │ │ │ │ lsls r3, r1, #1 │ │ │ │ - ldrh r6, [r1, #2] │ │ │ │ + ldrh r6, [r2, #2] │ │ │ │ lsls r3, r1, #1 │ │ │ │ - ldrh r2, [r2, #0] │ │ │ │ + ldrh r2, [r3, #0] │ │ │ │ lsls r3, r1, #1 │ │ │ │ - stmia r6!, {r4, r5, r6, r7} │ │ │ │ + stmia r6!, {r3, r4, r5, r6, r7} │ │ │ │ lsls r3, r1, #1 │ │ │ │ - ldmia r6!, {r2, r4, r7} │ │ │ │ + ldmia r6!, {r2, r3, r4, r7} │ │ │ │ lsls r3, r1, #1 │ │ │ │ - ldrh r6, [r5, #32] │ │ │ │ + ldrh r6, [r6, #32] │ │ │ │ lsls r3, r1, #1 │ │ │ │ - strh r0, [r3, #60] @ 0x3c │ │ │ │ + strh r0, [r4, #60] @ 0x3c │ │ │ │ lsls r3, r1, #1 │ │ │ │ - stmia r6!, {r4, r7} │ │ │ │ + stmia r6!, {r3, r4, r7} │ │ │ │ lsls r3, r1, #1 │ │ │ │ - ldmia r6, {r3, r4, r6} │ │ │ │ + ldmia r6, {r5, r6} │ │ │ │ lsls r3, r1, #1 │ │ │ │ - ldrh r6, [r1, #30] │ │ │ │ + ldrh r6, [r2, #30] │ │ │ │ lsls r3, r1, #1 │ │ │ │ - strh r0, [r7, #56] @ 0x38 │ │ │ │ + strh r0, [r0, #58] @ 0x3a │ │ │ │ lsls r3, r1, #1 │ │ │ │ - strh r6, [r2, #56] @ 0x38 │ │ │ │ + strh r6, [r3, #56] @ 0x38 │ │ │ │ lsls r3, r1, #1 │ │ │ │ - stmia r6!, {r1, r3, r5} │ │ │ │ + stmia r6!, {r1, r4, r5} │ │ │ │ lsls r3, r1, #1 │ │ │ │ - str r6, [sp, #240] @ 0xf0 │ │ │ │ + str r6, [sp, #272] @ 0x110 │ │ │ │ lsls r0, r1, #1 │ │ │ │ - strh r6, [r3, #54] @ 0x36 │ │ │ │ + strh r6, [r4, #54] @ 0x36 │ │ │ │ lsls r3, r1, #1 │ │ │ │ - strh r0, [r1, #54] @ 0x36 │ │ │ │ + strh r0, [r2, #54] @ 0x36 │ │ │ │ lsls r3, r1, #1 │ │ │ │ - strh r2, [r6, #52] @ 0x34 │ │ │ │ + strh r2, [r7, #52] @ 0x34 │ │ │ │ lsls r3, r1, #1 │ │ │ │ - stmia r5!, {r3, r6, r7} │ │ │ │ + stmia r5!, {r4, r6, r7} │ │ │ │ lsls r3, r1, #1 │ │ │ │ - ldmia r3!, {r2, r6, r7} │ │ │ │ + ldmia r3, {r2, r3, r6, r7} │ │ │ │ lsls r3, r1, #1 │ │ │ │ - ldrh r6, [r0, #24] │ │ │ │ + ldrh r6, [r1, #24] │ │ │ │ lsls r3, r1, #1 │ │ │ │ - strh r0, [r6, #50] @ 0x32 │ │ │ │ + strh r0, [r7, #50] @ 0x32 │ │ │ │ lsls r3, r1, #1 │ │ │ │ - stmia r5!, {r1, r2, r4, r5, r6} │ │ │ │ + stmia r5!, {r1, r2, r3, r4, r5, r6} │ │ │ │ lsls r3, r1, #1 │ │ │ │ - ldmia r4, {r1, r3, r4, r5} │ │ │ │ + ldmia r4!, {r1, r6} │ │ │ │ lsls r3, r1, #1 │ │ │ │ - stmia r5!, {r3, r4, r6} │ │ │ │ + stmia r5!, {r5, r6} │ │ │ │ lsls r3, r1, #1 │ │ │ │ - str r5, [sp, #424] @ 0x1a8 │ │ │ │ + str r5, [sp, #456] @ 0x1c8 │ │ │ │ lsls r0, r1, #1 │ │ │ │ - stmia r5!, {r3, r4, r5} │ │ │ │ + stmia r5!, {r6} │ │ │ │ lsls r3, r1, #1 │ │ │ │ - str r5, [sp, #296] @ 0x128 │ │ │ │ + str r5, [sp, #328] @ 0x148 │ │ │ │ lsls r0, r1, #1 │ │ │ │ - strh r6, [r5, #46] @ 0x2e │ │ │ │ + strh r6, [r6, #46] @ 0x2e │ │ │ │ lsls r3, r1, #1 │ │ │ │ - ldrb r0, [r7, #11] │ │ │ │ + ldrb r0, [r0, #12] │ │ │ │ lsls r3, r1, #1 │ │ │ │ - stmia r4!, {r1, r2, r4, r5, r7} │ │ │ │ + stmia r4!, {r1, r2, r3, r4, r5, r7} │ │ │ │ lsls r3, r1, #1 │ │ │ │ - str r4, [sp, #800] @ 0x320 │ │ │ │ + str r4, [sp, #832] @ 0x340 │ │ │ │ lsls r0, r1, #1 │ │ │ │ - stmia r4!, {r4, r7} │ │ │ │ + stmia r4!, {r3, r4, r7} │ │ │ │ lsls r3, r1, #1 │ │ │ │ - str r4, [sp, #648] @ 0x288 │ │ │ │ + str r4, [sp, #680] @ 0x2a8 │ │ │ │ lsls r0, r1, #1 │ │ │ │ - strh r6, [r0, #42] @ 0x2a │ │ │ │ + strh r6, [r1, #42] @ 0x2a │ │ │ │ lsls r3, r1, #1 │ │ │ │ - stmia r4!, {r1, r2, r4, r6} │ │ │ │ + stmia r4!, {r1, r2, r3, r4, r6} │ │ │ │ lsls r3, r1, #1 │ │ │ │ - str r4, [sp, #416] @ 0x1a0 │ │ │ │ + str r4, [sp, #448] @ 0x1c0 │ │ │ │ lsls r0, r1, #1 │ │ │ │ - stmia r4!, {r1, r4, r5} │ │ │ │ + stmia r4!, {r1, r3, r4, r5} │ │ │ │ lsls r3, r1, #1 │ │ │ │ - str r4, [sp, #272] @ 0x110 │ │ │ │ + str r4, [sp, #304] @ 0x130 │ │ │ │ lsls r0, r1, #1 │ │ │ │ - stmia r4!, {r1, r2, r3} │ │ │ │ + stmia r4!, {r1, r2, r4} │ │ │ │ lsls r3, r1, #1 │ │ │ │ - str r4, [sp, #128] @ 0x80 │ │ │ │ + str r4, [sp, #160] @ 0xa0 │ │ │ │ lsls r0, r1, #1 │ │ │ │ - stmia r3!, {r1, r3, r5, r6, r7} │ │ │ │ + stmia r3!, {r1, r4, r5, r6, r7} │ │ │ │ lsls r3, r1, #1 │ │ │ │ - str r3, [sp, #1008] @ 0x3f0 │ │ │ │ + str r4, [sp, #16] │ │ │ │ lsls r0, r1, #1 │ │ │ │ - stmia r3!, {r1, r2, r6, r7} │ │ │ │ + stmia r3!, {r1, r2, r3, r6, r7} │ │ │ │ lsls r3, r1, #1 │ │ │ │ - str r3, [sp, #864] @ 0x360 │ │ │ │ + str r3, [sp, #896] @ 0x380 │ │ │ │ lsls r0, r1, #1 │ │ │ │ - strh r4, [r7, #34] @ 0x22 │ │ │ │ + strh r4, [r0, #36] @ 0x24 │ │ │ │ lsls r3, r1, #1 │ │ │ │ - ldmia r1, {r1, r2, r4, r5} │ │ │ │ + ldmia r1, {r1, r2, r3, r4, r5} │ │ │ │ lsls r3, r1, #1 │ │ │ │ - stmia r3!, {r1, r3, r4, r5, r6} │ │ │ │ + stmia r3!, {r1, r7} │ │ │ │ lsls r3, r1, #1 │ │ │ │ - str r3, [sp, #552] @ 0x228 │ │ │ │ + str r3, [sp, #584] @ 0x248 │ │ │ │ lsls r0, r1, #1 │ │ │ │ - stmia r3!, {r1, r2, r4, r6} │ │ │ │ + stmia r3!, {r1, r2, r3, r4, r6} │ │ │ │ lsls r3, r1, #1 │ │ │ │ - str r3, [sp, #408] @ 0x198 │ │ │ │ + str r3, [sp, #440] @ 0x1b8 │ │ │ │ lsls r0, r1, #1 │ │ │ │ - stmia r3!, {r3, r4, r5} │ │ │ │ + stmia r3!, {r6} │ │ │ │ lsls r3, r1, #1 │ │ │ │ - str r3, [sp, #288] @ 0x120 │ │ │ │ + str r3, [sp, #320] @ 0x140 │ │ │ │ lsls r0, r1, #1 │ │ │ │ - stmia r3!, {r1, r3, r4} │ │ │ │ + stmia r3!, {r1, r5} │ │ │ │ lsls r3, r1, #1 │ │ │ │ - str r3, [sp, #168] @ 0xa8 │ │ │ │ + str r3, [sp, #200] @ 0xc8 │ │ │ │ lsls r0, r1, #1 │ │ │ │ - stmia r2!, {r2, r3, r4, r5, r6, r7} │ │ │ │ + stmia r3!, {r2} │ │ │ │ lsls r3, r1, #1 │ │ │ │ - str r3, [sp, #48] @ 0x30 │ │ │ │ + str r3, [sp, #80] @ 0x50 │ │ │ │ lsls r0, r1, #1 │ │ │ │ - stmia r2!, {r1, r2, r3, r4, r6, r7} │ │ │ │ + stmia r2!, {r1, r2, r5, r6, r7} │ │ │ │ lsls r3, r1, #1 │ │ │ │ - str r2, [sp, #952] @ 0x3b8 │ │ │ │ + str r2, [sp, #984] @ 0x3d8 │ │ │ │ lsls r0, r1, #1 │ │ │ │ - strh r2, [r2, #28] │ │ │ │ + strh r2, [r3, #28] │ │ │ │ lsls r3, r1, #1 │ │ │ │ - strh r4, [r7, #26] │ │ │ │ + strh r4, [r0, #28] │ │ │ │ lsls r3, r1, #1 │ │ │ │ - stmia r2!, {r2, r4, r7} │ │ │ │ + stmia r2!, {r2, r3, r4, r7} │ │ │ │ lsls r3, r1, #1 │ │ │ │ - str r2, [sp, #656] @ 0x290 │ │ │ │ + str r2, [sp, #688] @ 0x2b0 │ │ │ │ lsls r0, r1, #1 │ │ │ │ - ldrb r2, [r4, #3] │ │ │ │ + ldrb r2, [r5, #3] │ │ │ │ lsls r3, r1, #1 │ │ │ │ - stmia r2!, {r1, r2, r3, r4, r6} │ │ │ │ + stmia r2!, {r1, r2, r5, r6} │ │ │ │ lsls r3, r1, #1 │ │ │ │ - str r2, [sp, #448] @ 0x1c0 │ │ │ │ + str r2, [sp, #480] @ 0x1e0 │ │ │ │ lsls r0, r1, #1 │ │ │ │ - stmia r2!, {r6} │ │ │ │ + stmia r2!, {r3, r6} │ │ │ │ lsls r3, r1, #1 │ │ │ │ - str r2, [sp, #320] @ 0x140 │ │ │ │ + str r2, [sp, #352] @ 0x160 │ │ │ │ lsls r0, r1, #1 │ │ │ │ - stmia r2!, {r1, r2, r3, r4} │ │ │ │ + stmia r2!, {r1, r2, r5} │ │ │ │ lsls r3, r1, #1 │ │ │ │ - str r2, [sp, #192] @ 0xc0 │ │ │ │ + str r2, [sp, #224] @ 0xe0 │ │ │ │ lsls r0, r1, #1 │ │ │ │ - stmia r2!, {} │ │ │ │ + stmia r2!, {r3} │ │ │ │ lsls r3, r1, #1 │ │ │ │ - str r2, [sp, #64] @ 0x40 │ │ │ │ + str r2, [sp, #96] @ 0x60 │ │ │ │ lsls r0, r1, #1 │ │ │ │ - stmia r1!, {r1, r5, r6, r7} │ │ │ │ + stmia r1!, {r1, r3, r5, r6, r7} │ │ │ │ lsls r3, r1, #1 │ │ │ │ - str r1, [sp, #968] @ 0x3c8 │ │ │ │ + str r1, [sp, #1000] @ 0x3e8 │ │ │ │ lsls r0, r1, #1 │ │ │ │ - stmia r1!, {r1, r4, r5, r7} │ │ │ │ + stmia r1!, {r1, r3, r4, r5, r7} │ │ │ │ lsls r3, r1, #1 │ │ │ │ - str r1, [sp, #776] @ 0x308 │ │ │ │ + str r1, [sp, #808] @ 0x328 │ │ │ │ lsls r0, r1, #1 │ │ │ │ - ldmia r1!, {r2, r3, r5, r7} │ │ │ │ + ldmia r1!, {r2, r4, r5, r7} │ │ │ │ lsls r3, r1, #1 │ │ │ │ - ldmia r1!, {r4, r6, r7} │ │ │ │ + ldmia r1!, {r3, r4, r6, r7} │ │ │ │ lsls r3, r1, #1 │ │ │ │ - stmia r0!, {r3, r4, r7} │ │ │ │ + stmia r0!, {r5, r7} │ │ │ │ lsls r3, r1, #1 │ │ │ │ - str r0, [sp, #680] @ 0x2a8 │ │ │ │ + str r0, [sp, #712] @ 0x2c8 │ │ │ │ lsls r0, r1, #1 │ │ │ │ - stmia r0!, {r3, r4, r5, r6} │ │ │ │ + stmia r0!, {r7} │ │ │ │ lsls r3, r1, #1 │ │ │ │ - str r0, [sp, #544] @ 0x220 │ │ │ │ + str r0, [sp, #576] @ 0x240 │ │ │ │ lsls r0, r1, #1 │ │ │ │ - stmia r0!, {r2, r4, r6} │ │ │ │ + stmia r0!, {r2, r3, r4, r6} │ │ │ │ lsls r3, r1, #1 │ │ │ │ - str r0, [sp, #400] @ 0x190 │ │ │ │ + str r0, [sp, #432] @ 0x1b0 │ │ │ │ lsls r0, r1, #1 │ │ │ │ - stmia r0!, {r2, r3} │ │ │ │ + stmia r0!, {r2, r4} │ │ │ │ lsls r3, r1, #1 │ │ │ │ - ldmia r0!, {r4, r6} │ │ │ │ + ldmia r0!, {r3, r4, r6} │ │ │ │ lsls r3, r1, #1 │ │ │ │ - ldmia r0!, {r3, r5} │ │ │ │ + ldmia r0!, {r4, r5} │ │ │ │ lsls r3, r1, #1 │ │ │ │ - ittt gt │ │ │ │ + itet gt │ │ │ │ lslgt r3, r1, #1 │ │ │ │ - ldrhgt r4, [r2, #62] @ 0x3e │ │ │ │ + ldrhle r4, [r3, #62] @ 0x3e │ │ │ │ lslgt r0, r1, #1 │ │ │ │ - ittt ge │ │ │ │ + itet ge │ │ │ │ lslge r3, r1, #1 │ │ │ │ - ldrhge r4, [r6, #60] @ 0x3c │ │ │ │ + ldrhlt r4, [r7, #60] @ 0x3c │ │ │ │ lslge r0, r1, #1 │ │ │ │ - it vs │ │ │ │ - lslvs r3, r1, #1 │ │ │ │ - ldrh r2, [r7, #58] @ 0x3a │ │ │ │ + nop {7} │ │ │ │ + lsls r3, r1, #1 │ │ │ │ + ldrh r2, [r0, #60] @ 0x3c │ │ │ │ lsls r0, r1, #1 │ │ │ │ - stmia r7!, {r1, r2, r5, r6, r7} │ │ │ │ + stmia r7!, {r1, r2, r3, r5, r6, r7} │ │ │ │ lsls r3, r1, #1 │ │ │ │ - bkpt 0x00b2 │ │ │ │ + bkpt 0x00ba │ │ │ │ lsls r3, r1, #1 │ │ │ │ - bkpt 0x0052 │ │ │ │ + bkpt 0x005a │ │ │ │ lsls r3, r1, #1 │ │ │ │ - ldrh r6, [r4, #50] @ 0x32 │ │ │ │ + ldrh r6, [r5, #50] @ 0x32 │ │ │ │ lsls r0, r1, #1 │ │ │ │ - bkpt 0x0022 │ │ │ │ + bkpt 0x002a │ │ │ │ lsls r3, r1, #1 │ │ │ │ - ldrh r6, [r6, #48] @ 0x30 │ │ │ │ + ldrh r6, [r7, #48] @ 0x30 │ │ │ │ lsls r0, r1, #1 │ │ │ │ - pop {r1, r2, r3, r5, r6, r7, pc} │ │ │ │ + pop {r1, r2, r4, r5, r6, r7, pc} │ │ │ │ lsls r3, r1, #1 │ │ │ │ - ldrh r2, [r0, #48] @ 0x30 │ │ │ │ + ldrh r2, [r1, #48] @ 0x30 │ │ │ │ lsls r0, r1, #1 │ │ │ │ - pop {r1, r3, r4, r5, r7, pc} │ │ │ │ + pop {r1, r6, r7, pc} │ │ │ │ lsls r3, r1, #1 │ │ │ │ - ldrh r6, [r1, #46] @ 0x2e │ │ │ │ + ldrh r6, [r2, #46] @ 0x2e │ │ │ │ lsls r0, r1, #1 │ │ │ │ stmdb sp!, {r4, r5, r6, r7, r8, r9, sl, fp, lr} │ │ │ │ mov.w ip, #4096 @ 0x1000 │ │ │ │ vpush {d8-d9} │ │ │ │ sub.w ip, sp, ip │ │ │ │ str.w r0, [ip, #3856] @ 0xf10 │ │ │ │ sub sp, #188 @ 0xbc │ │ │ │ @@ -981218,45 +981218,45 @@ │ │ │ │ bhi.w 35d8d8 >::_M_default_append(unsigned int)@@Base+0xdad14> │ │ │ │ movs r3, #0 │ │ │ │ str r3, [sp, #68] @ 0x44 │ │ │ │ b.n 35d6fc >::_M_default_append(unsigned int)@@Base+0xdab38> │ │ │ │ ... │ │ │ │ asrs r6, r6, #28 │ │ │ │ lsls r4, r2, #1 │ │ │ │ - revsh r0, r4 │ │ │ │ + revsh r0, r5 │ │ │ │ lsls r3, r1, #1 │ │ │ │ asrs r0, r7, #6 │ │ │ │ movs r0, r0 │ │ │ │ - add sp, #200 @ 0xc8 │ │ │ │ + add sp, #232 @ 0xe8 │ │ │ │ lsls r0, r1, #1 │ │ │ │ - cbnz r0, 35d6ea >::_M_default_append(unsigned int)@@Base+0xdab26> │ │ │ │ + cbnz r0, 35d6ec >::_M_default_append(unsigned int)@@Base+0xdab28> │ │ │ │ lsls r3, r1, #1 │ │ │ │ - cbnz r4, 35d6dc >::_M_default_append(unsigned int)@@Base+0xdab18> │ │ │ │ + cbnz r4, 35d6de >::_M_default_append(unsigned int)@@Base+0xdab1a> │ │ │ │ lsls r3, r1, #1 │ │ │ │ - ldrh r2, [r5, #10] │ │ │ │ + ldrh r2, [r6, #10] │ │ │ │ lsls r0, r1, #1 │ │ │ │ - stmia r1!, {r1, r2, r3, r6, r7} │ │ │ │ + stmia r1!, {r1, r2, r4, r6, r7} │ │ │ │ lsls r3, r1, #1 │ │ │ │ - stmia r2!, {r3, r5} │ │ │ │ + stmia r2!, {r4, r5} │ │ │ │ lsls r3, r1, #1 │ │ │ │ - cbnz r4, 35d70a >::_M_default_append(unsigned int)@@Base+0xdab46> │ │ │ │ + cbnz r4, 35d70c >::_M_default_append(unsigned int)@@Base+0xdab48> │ │ │ │ lsls r3, r1, #1 │ │ │ │ - cbnz r2, 35d70e >::_M_default_append(unsigned int)@@Base+0xdab4a> │ │ │ │ + cbnz r2, 35d710 >::_M_default_append(unsigned int)@@Base+0xdab4c> │ │ │ │ lsls r3, r1, #1 │ │ │ │ - @ instruction: 0xb8ae │ │ │ │ + @ instruction: 0xb8b6 │ │ │ │ lsls r3, r1, #1 │ │ │ │ - ldrh r0, [r7, #4] │ │ │ │ + ldrh r0, [r0, #6] │ │ │ │ lsls r0, r1, #1 │ │ │ │ - @ instruction: 0xb868 │ │ │ │ + @ instruction: 0xb870 │ │ │ │ lsls r3, r1, #1 │ │ │ │ - stmia r0!, {r1, r5, r6, r7} │ │ │ │ + stmia r0!, {r1, r3, r5, r6, r7} │ │ │ │ lsls r3, r1, #1 │ │ │ │ - @ instruction: 0xb7d6 │ │ │ │ + @ instruction: 0xb7de │ │ │ │ lsls r3, r1, #1 │ │ │ │ - strh r2, [r5, #62] @ 0x3e │ │ │ │ + strh r2, [r6, #62] @ 0x3e │ │ │ │ lsls r0, r1, #1 │ │ │ │ asrs r0, r7, #15 │ │ │ │ lsls r4, r2, #1 │ │ │ │ vmov.f64 d0, d8 │ │ │ │ add r2, sp, #68 @ 0x44 │ │ │ │ add r1, sp, #96 @ 0x60 │ │ │ │ mov r0, r4 │ │ │ │ @@ -981672,91 +981672,91 @@ │ │ │ │ bl 17c90 │ │ │ │ ldr r0, [pc, #168] @ (35dc0c >::_M_default_append(unsigned int)@@Base+0xdb048>) │ │ │ │ mov.w r1, #4294967295 @ 0xffffffff │ │ │ │ add r0, pc │ │ │ │ bl 17e10 │ │ │ │ b.n 35d924 >::_M_default_append(unsigned int)@@Base+0xdad60> │ │ │ │ blx 1172c <__stack_chk_fail@plt> │ │ │ │ - @ instruction: 0xb69a │ │ │ │ + @ instruction: 0xb6a2 │ │ │ │ lsls r3, r1, #1 │ │ │ │ - @ instruction: 0xb7ce │ │ │ │ + @ instruction: 0xb7d6 │ │ │ │ lsls r3, r1, #1 │ │ │ │ - push {r1, r2, r4, r7, lr} │ │ │ │ + push {r1, r2, r3, r4, r7, lr} │ │ │ │ lsls r3, r1, #1 │ │ │ │ - strh r2, [r5, #44] @ 0x2c │ │ │ │ + strh r2, [r6, #44] @ 0x2c │ │ │ │ lsls r0, r1, #1 │ │ │ │ - push {r5, r6, lr} │ │ │ │ + push {r3, r5, r6, lr} │ │ │ │ lsls r3, r1, #1 │ │ │ │ - push {r1, r3, r6, lr} │ │ │ │ + push {r1, r4, r6, lr} │ │ │ │ lsls r3, r1, #1 │ │ │ │ - strh r6, [r3, #42] @ 0x2a │ │ │ │ + strh r6, [r4, #42] @ 0x2a │ │ │ │ lsls r0, r1, #1 │ │ │ │ - pop {r1, r3, r4, r6, r7, pc} │ │ │ │ + pop {r1, r5, r6, r7, pc} │ │ │ │ lsls r3, r1, #1 │ │ │ │ - push {r4, lr} │ │ │ │ + push {r3, r4, lr} │ │ │ │ lsls r3, r1, #1 │ │ │ │ - strh r4, [r4, #40] @ 0x28 │ │ │ │ + strh r4, [r5, #40] @ 0x28 │ │ │ │ lsls r0, r1, #1 │ │ │ │ - push {r1, r2, r3, r4, r6, r7} │ │ │ │ + push {r1, r2, r5, r6, r7} │ │ │ │ lsls r3, r1, #1 │ │ │ │ - strh r2, [r6, #38] @ 0x26 │ │ │ │ + strh r2, [r7, #38] @ 0x26 │ │ │ │ lsls r0, r1, #1 │ │ │ │ - push {r2, r6, r7} │ │ │ │ + push {r2, r3, r6, r7} │ │ │ │ lsls r3, r1, #1 │ │ │ │ - strh r6, [r2, #38] @ 0x26 │ │ │ │ + strh r6, [r3, #38] @ 0x26 │ │ │ │ lsls r0, r1, #1 │ │ │ │ - push {r1, r2, r3, r4, r7} │ │ │ │ + push {r1, r2, r5, r7} │ │ │ │ lsls r3, r1, #1 │ │ │ │ - strh r0, [r6, #36] @ 0x24 │ │ │ │ + strh r0, [r7, #36] @ 0x24 │ │ │ │ lsls r0, r1, #1 │ │ │ │ - push {r2, r7} │ │ │ │ + push {r2, r3, r7} │ │ │ │ lsls r3, r1, #1 │ │ │ │ - strh r6, [r2, #36] @ 0x24 │ │ │ │ + strh r6, [r3, #36] @ 0x24 │ │ │ │ lsls r0, r1, #1 │ │ │ │ - push {r2, r3, r6} │ │ │ │ + push {r2, r4, r6} │ │ │ │ lsls r3, r1, #1 │ │ │ │ - strh r0, [r4, #34] @ 0x22 │ │ │ │ + strh r0, [r5, #34] @ 0x22 │ │ │ │ lsls r0, r1, #1 │ │ │ │ - push {r4, r5} │ │ │ │ + push {r3, r4, r5} │ │ │ │ lsls r3, r1, #1 │ │ │ │ - strh r2, [r0, #34] @ 0x22 │ │ │ │ + strh r2, [r1, #34] @ 0x22 │ │ │ │ lsls r0, r1, #1 │ │ │ │ - cbz r6, 35dc4e >::_M_default_append(unsigned int)@@Base+0xdb08a> │ │ │ │ + push {r1, r2} │ │ │ │ lsls r3, r1, #1 │ │ │ │ - strh r2, [r2, #32] │ │ │ │ + strh r2, [r3, #32] │ │ │ │ lsls r0, r1, #1 │ │ │ │ - cbz r4, 35dc4c >::_M_default_append(unsigned int)@@Base+0xdb088> │ │ │ │ + cbz r4, 35dc4e >::_M_default_append(unsigned int)@@Base+0xdb08a> │ │ │ │ lsls r3, r1, #1 │ │ │ │ - strh r0, [r5, #30] │ │ │ │ + strh r0, [r6, #30] │ │ │ │ lsls r0, r1, #1 │ │ │ │ - cbz r2, 35dc4e >::_M_default_append(unsigned int)@@Base+0xdb08a> │ │ │ │ + cbz r2, 35dc50 >::_M_default_append(unsigned int)@@Base+0xdb08c> │ │ │ │ lsls r3, r1, #1 │ │ │ │ - strh r6, [r1, #30] │ │ │ │ + strh r6, [r2, #30] │ │ │ │ lsls r0, r1, #1 │ │ │ │ - cbz r0, 35dc4a >::_M_default_append(unsigned int)@@Base+0xdb086> │ │ │ │ + cbz r0, 35dc4c >::_M_default_append(unsigned int)@@Base+0xdb088> │ │ │ │ lsls r3, r1, #1 │ │ │ │ - strh r4, [r3, #28] │ │ │ │ + strh r4, [r4, #28] │ │ │ │ lsls r0, r1, #1 │ │ │ │ - cbz r0, 35dc4c >::_M_default_append(unsigned int)@@Base+0xdb088> │ │ │ │ + cbz r0, 35dc4e >::_M_default_append(unsigned int)@@Base+0xdb08a> │ │ │ │ lsls r3, r1, #1 │ │ │ │ - strh r2, [r0, #28] │ │ │ │ + strh r2, [r1, #28] │ │ │ │ lsls r0, r1, #1 │ │ │ │ - cbz r0, 35dc4c >::_M_default_append(unsigned int)@@Base+0xdb088> │ │ │ │ + cbz r0, 35dc4e >::_M_default_append(unsigned int)@@Base+0xdb08a> │ │ │ │ lsls r3, r1, #1 │ │ │ │ - ldr r3, [pc, #584] @ (35de44 >::_M_default_append(unsigned int)@@Base+0xdb280>) │ │ │ │ + ldr r3, [pc, #616] @ (35de64 >::_M_default_append(unsigned int)@@Base+0xdb2a0>) │ │ │ │ lsls r2, r1, #1 │ │ │ │ - cbz r0, 35dc4c >::_M_default_append(unsigned int)@@Base+0xdb088> │ │ │ │ + cbz r0, 35dc4e >::_M_default_append(unsigned int)@@Base+0xdb08a> │ │ │ │ lsls r3, r1, #1 │ │ │ │ - strh r2, [r0, #26] │ │ │ │ + strh r2, [r1, #26] │ │ │ │ lsls r0, r1, #1 │ │ │ │ - push {r2, r6, r7} │ │ │ │ + push {r2, r3, r6, r7} │ │ │ │ lsls r3, r1, #1 │ │ │ │ - sxtb r2, r7 │ │ │ │ + uxth r2, r0 │ │ │ │ lsls r3, r1, #1 │ │ │ │ - strh r4, [r1, #20] │ │ │ │ + strh r4, [r2, #20] │ │ │ │ lsls r0, r1, #1 │ │ │ │ push {lr} │ │ │ │ mov.w ip, #4096 @ 0x1000 │ │ │ │ sub.w ip, sp, ip │ │ │ │ str.w r0, [ip, #4080] @ 0xff0 │ │ │ │ sub sp, #12 │ │ │ │ bl 35d2b8 >::_M_default_append(unsigned int)@@Base+0xda6f4> │ │ │ │ @@ -981777,17 +981777,17 @@ │ │ │ │ add r0, pc │ │ │ │ bl 17e10 │ │ │ │ ldr r3, [sp, #4] │ │ │ │ mov r0, r3 │ │ │ │ add sp, #12 │ │ │ │ pop {pc} │ │ │ │ nop │ │ │ │ - cbz r4, 35dc7e >::_M_default_append(unsigned int)@@Base+0xdb0ba> │ │ │ │ + cbz r4, 35dc80 >::_M_default_append(unsigned int)@@Base+0xdb0bc> │ │ │ │ lsls r3, r1, #1 │ │ │ │ - strh r0, [r6, #12] │ │ │ │ + strh r0, [r7, #12] │ │ │ │ lsls r0, r1, #1 │ │ │ │ stmdb sp!, {r4, r5, r6, r7, r8, r9, sl, fp, lr} │ │ │ │ mov.w ip, #4096 @ 0x1000 │ │ │ │ vpush {d8-d11} │ │ │ │ sub.w ip, sp, ip │ │ │ │ str.w r0, [ip, #3864] @ 0xf18 │ │ │ │ sub sp, #164 @ 0xa4 │ │ │ │ @@ -982229,65 +982229,65 @@ │ │ │ │ b.n 35e19e >::_M_default_append(unsigned int)@@Base+0xdb5da> │ │ │ │ nop │ │ │ │ ... │ │ │ │ lsrs r4, r0, #22 │ │ │ │ lsls r4, r2, #1 │ │ │ │ asrs r0, r7, #6 │ │ │ │ movs r0, r0 │ │ │ │ - strh r4, [r1, #30] │ │ │ │ + strh r4, [r2, #30] │ │ │ │ lsls r0, r1, #1 │ │ │ │ lsrs r2, r5, #21 │ │ │ │ lsls r4, r2, #1 │ │ │ │ - cbnz r2, 35e17e >::_M_default_append(unsigned int)@@Base+0xdb5ba> │ │ │ │ + cbnz r2, 35e180 >::_M_default_append(unsigned int)@@Base+0xdb5bc> │ │ │ │ lsls r3, r1, #1 │ │ │ │ lsrs r0, r2, #19 │ │ │ │ lsls r4, r2, #1 │ │ │ │ - stmia r7!, {r1, r2, r4, r5, r6} │ │ │ │ + stmia r7!, {r1, r2, r3, r4, r5, r6} │ │ │ │ lsls r0, r1, #1 │ │ │ │ - add r7, sp, #912 @ 0x390 │ │ │ │ + add r7, sp, #944 @ 0x3b0 │ │ │ │ lsls r3, r1, #1 │ │ │ │ - add r7, sp, #456 @ 0x1c8 │ │ │ │ + add r7, sp, #488 @ 0x1e8 │ │ │ │ lsls r3, r1, #1 │ │ │ │ - add r6, sp, #688 @ 0x2b0 │ │ │ │ + add r6, sp, #720 @ 0x2d0 │ │ │ │ lsls r3, r1, #1 │ │ │ │ - ldrb r0, [r0, #27] │ │ │ │ + ldrb r0, [r1, #27] │ │ │ │ lsls r0, r1, #1 │ │ │ │ - add r6, sp, #592 @ 0x250 │ │ │ │ + add r6, sp, #624 @ 0x270 │ │ │ │ lsls r3, r1, #1 │ │ │ │ - ldrb r0, [r5, #26] │ │ │ │ + ldrb r0, [r6, #26] │ │ │ │ lsls r0, r1, #1 │ │ │ │ - add r6, sp, #184 @ 0xb8 │ │ │ │ + add r6, sp, #216 @ 0xd8 │ │ │ │ lsls r3, r1, #1 │ │ │ │ - add r6, sp, #200 @ 0xc8 │ │ │ │ + add r6, sp, #232 @ 0xe8 │ │ │ │ lsls r3, r1, #1 │ │ │ │ - ldrb r4, [r0, #25] │ │ │ │ + ldrb r4, [r1, #25] │ │ │ │ lsls r0, r1, #1 │ │ │ │ - add r6, sp, #80 @ 0x50 │ │ │ │ + add r6, sp, #112 @ 0x70 │ │ │ │ lsls r3, r1, #1 │ │ │ │ - ldrb r0, [r5, #24] │ │ │ │ + ldrb r0, [r6, #24] │ │ │ │ lsls r0, r1, #1 │ │ │ │ - @ instruction: 0xb77e │ │ │ │ + @ instruction: 0xb786 │ │ │ │ lsls r3, r1, #1 │ │ │ │ - cmp r2, #156 @ 0x9c │ │ │ │ + cmp r2, #164 @ 0xa4 │ │ │ │ lsls r4, r1, #1 │ │ │ │ - add r5, sp, #912 @ 0x390 │ │ │ │ + add r5, sp, #944 @ 0x3b0 │ │ │ │ lsls r3, r1, #1 │ │ │ │ - ldrb r4, [r0, #23] │ │ │ │ + ldrb r4, [r1, #23] │ │ │ │ lsls r0, r1, #1 │ │ │ │ - @ instruction: 0xb716 │ │ │ │ + @ instruction: 0xb71e │ │ │ │ lsls r3, r1, #1 │ │ │ │ - add r5, sp, #352 @ 0x160 │ │ │ │ + add r5, sp, #384 @ 0x180 │ │ │ │ lsls r3, r1, #1 │ │ │ │ - ldrb r4, [r5, #21] │ │ │ │ + ldrb r4, [r6, #21] │ │ │ │ lsls r0, r1, #1 │ │ │ │ asrs r4, r0, #17 │ │ │ │ movs r0, r0 │ │ │ │ - add r4, sp, #920 @ 0x398 │ │ │ │ + add r4, sp, #952 @ 0x3b8 │ │ │ │ lsls r3, r1, #1 │ │ │ │ - add r4, sp, #832 @ 0x340 │ │ │ │ + add r4, sp, #864 @ 0x360 │ │ │ │ lsls r3, r1, #1 │ │ │ │ ldr r1, [sp, #128] @ 0x80 │ │ │ │ adds r4, #1 │ │ │ │ ldr.w r0, [r1, r8] │ │ │ │ cmp r4, r0 │ │ │ │ bge.w 35e52e >::_M_default_append(unsigned int)@@Base+0xdb96a> │ │ │ │ ldr r3, [sp, #120] @ 0x78 │ │ │ │ @@ -983026,139 +983026,139 @@ │ │ │ │ bl 17e10 │ │ │ │ b.w 35dd38 >::_M_default_append(unsigned int)@@Base+0xdb174> │ │ │ │ ldr r3, [sp, #284] @ 0x11c │ │ │ │ str r3, [sp, #56] @ 0x38 │ │ │ │ b.n 35e314 >::_M_default_append(unsigned int)@@Base+0xdb750> │ │ │ │ blx 1172c <__stack_chk_fail@plt> │ │ │ │ nop │ │ │ │ - add r2, sp, #888 @ 0x378 │ │ │ │ + add r2, sp, #920 @ 0x398 │ │ │ │ lsls r3, r1, #1 │ │ │ │ - ldrb r0, [r6, #11] │ │ │ │ + ldrb r0, [r7, #11] │ │ │ │ lsls r0, r1, #1 │ │ │ │ - movs r7, #92 @ 0x5c │ │ │ │ + movs r7, #100 @ 0x64 │ │ │ │ lsls r4, r1, #1 │ │ │ │ - push {r1, r3, r4, r5} │ │ │ │ + push {r1, r6} │ │ │ │ lsls r3, r1, #1 │ │ │ │ - add r2, sp, #632 @ 0x278 │ │ │ │ + add r2, sp, #664 @ 0x298 │ │ │ │ lsls r3, r1, #1 │ │ │ │ - ldrb r6, [r7, #9] │ │ │ │ + ldrb r6, [r0, #10] │ │ │ │ lsls r0, r1, #1 │ │ │ │ - cbz r6, 35ea02 >::_M_default_append(unsigned int)@@Base+0xdbe3e> │ │ │ │ + cbz r6, 35ea04 >::_M_default_append(unsigned int)@@Base+0xdbe40> │ │ │ │ lsls r3, r1, #1 │ │ │ │ - add r2, sp, #56 @ 0x38 │ │ │ │ + add r2, sp, #88 @ 0x58 │ │ │ │ lsls r3, r1, #1 │ │ │ │ - ldrb r0, [r4, #8] │ │ │ │ + ldrb r0, [r5, #8] │ │ │ │ lsls r0, r1, #1 │ │ │ │ - add r1, sp, #520 @ 0x208 │ │ │ │ + add r1, sp, #552 @ 0x228 │ │ │ │ lsls r3, r1, #1 │ │ │ │ - add r1, sp, #392 @ 0x188 │ │ │ │ + add r1, sp, #424 @ 0x1a8 │ │ │ │ lsls r3, r1, #1 │ │ │ │ - add r1, sp, #240 @ 0xf0 │ │ │ │ + add r1, sp, #272 @ 0x110 │ │ │ │ lsls r3, r1, #1 │ │ │ │ - ldrb r6, [r1, #5] │ │ │ │ + ldrb r6, [r2, #5] │ │ │ │ lsls r0, r1, #1 │ │ │ │ - sxth r2, r7 │ │ │ │ + sxtb r2, r0 │ │ │ │ lsls r3, r1, #1 │ │ │ │ - add r0, sp, #1008 @ 0x3f0 │ │ │ │ + add r1, sp, #16 │ │ │ │ lsls r3, r1, #1 │ │ │ │ - ldrb r6, [r1, #4] │ │ │ │ + ldrb r6, [r2, #4] │ │ │ │ lsls r0, r1, #1 │ │ │ │ - sxtb r0, r1 │ │ │ │ + sxtb r0, r2 │ │ │ │ lsls r3, r1, #1 │ │ │ │ - add r0, sp, #752 @ 0x2f0 │ │ │ │ + add r0, sp, #784 @ 0x310 │ │ │ │ lsls r3, r1, #1 │ │ │ │ - ldrb r6, [r1, #3] │ │ │ │ + ldrb r6, [r2, #3] │ │ │ │ lsls r0, r1, #1 │ │ │ │ - add r0, sp, #424 @ 0x1a8 │ │ │ │ + add r0, sp, #456 @ 0x1c8 │ │ │ │ lsls r3, r1, #1 │ │ │ │ - add r0, sp, #392 @ 0x188 │ │ │ │ + add r0, sp, #424 @ 0x1a8 │ │ │ │ lsls r3, r1, #1 │ │ │ │ - ldrb r2, [r6, #1] │ │ │ │ + ldrb r2, [r7, #1] │ │ │ │ lsls r0, r1, #1 │ │ │ │ - add r0, sp, #264 @ 0x108 │ │ │ │ + add r0, sp, #296 @ 0x128 │ │ │ │ lsls r3, r1, #1 │ │ │ │ - ldrb r2, [r2, #1] │ │ │ │ + ldrb r2, [r3, #1] │ │ │ │ lsls r0, r1, #1 │ │ │ │ - add r0, sp, #136 @ 0x88 │ │ │ │ + add r0, sp, #168 @ 0xa8 │ │ │ │ lsls r3, r1, #1 │ │ │ │ - ldrb r2, [r6, #0] │ │ │ │ + ldrb r2, [r7, #0] │ │ │ │ lsls r0, r1, #1 │ │ │ │ - add r7, pc, #688 @ (adr r7, 35ec90 >::_M_default_append(unsigned int)@@Base+0xdc0cc>) │ │ │ │ + add r7, pc, #720 @ (adr r7, 35ecb0 >::_M_default_append(unsigned int)@@Base+0xdc0ec>) │ │ │ │ lsls r3, r1, #1 │ │ │ │ - cbz r6, 35e9f2 >::_M_default_append(unsigned int)@@Base+0xdbe2e> │ │ │ │ + cbz r6, 35e9f4 >::_M_default_append(unsigned int)@@Base+0xdbe30> │ │ │ │ lsls r3, r1, #1 │ │ │ │ - movs r4, #92 @ 0x5c │ │ │ │ + movs r4, #100 @ 0x64 │ │ │ │ lsls r4, r1, #1 │ │ │ │ asrs r4, r0, #17 │ │ │ │ movs r0, r0 │ │ │ │ - add r7, pc, #576 @ (adr r7, 35ec30 >::_M_default_append(unsigned int)@@Base+0xdc06c>) │ │ │ │ + add r7, pc, #608 @ (adr r7, 35ec50 >::_M_default_append(unsigned int)@@Base+0xdc08c>) │ │ │ │ lsls r3, r1, #1 │ │ │ │ - strb r2, [r6, #29] │ │ │ │ + strb r2, [r7, #29] │ │ │ │ lsls r0, r1, #1 │ │ │ │ - movs r3, #170 @ 0xaa │ │ │ │ + movs r3, #178 @ 0xb2 │ │ │ │ lsls r4, r1, #1 │ │ │ │ - sub sp, #32 │ │ │ │ + sub sp, #64 @ 0x40 │ │ │ │ lsls r3, r1, #1 │ │ │ │ - add r6, pc, #904 @ (adr r6, 35ed88 >::_M_default_append(unsigned int)@@Base+0xdc1c4>) │ │ │ │ + add r6, pc, #936 @ (adr r6, 35eda8 >::_M_default_append(unsigned int)@@Base+0xdc1e4>) │ │ │ │ lsls r3, r1, #1 │ │ │ │ - strb r4, [r0, #27] │ │ │ │ + strb r4, [r1, #27] │ │ │ │ lsls r0, r1, #1 │ │ │ │ - add r6, pc, #320 @ (adr r6, 35eb48 >::_M_default_append(unsigned int)@@Base+0xdbf84>) │ │ │ │ + add r6, pc, #352 @ (adr r6, 35eb68 >::_M_default_append(unsigned int)@@Base+0xdbfa4>) │ │ │ │ lsls r3, r1, #1 │ │ │ │ - strb r2, [r4, #25] │ │ │ │ + strb r2, [r5, #25] │ │ │ │ lsls r0, r1, #1 │ │ │ │ - add sp, #88 @ 0x58 │ │ │ │ + add sp, #120 @ 0x78 │ │ │ │ lsls r3, r1, #1 │ │ │ │ - add sp, #200 @ 0xc8 │ │ │ │ + add sp, #232 @ 0xe8 │ │ │ │ lsls r3, r1, #1 │ │ │ │ - add sp, #368 @ 0x170 │ │ │ │ + add sp, #400 @ 0x190 │ │ │ │ lsls r3, r1, #1 │ │ │ │ - add r5, pc, #1008 @ (adr r5, 35ee0c >::_M_default_append(unsigned int)@@Base+0xdc248>) │ │ │ │ + add r6, pc, #16 @ (adr r6, 35ea2c >::_M_default_append(unsigned int)@@Base+0xdbe68>) │ │ │ │ lsls r3, r1, #1 │ │ │ │ - strb r0, [r2, #24] │ │ │ │ + strb r0, [r3, #24] │ │ │ │ lsls r0, r1, #1 │ │ │ │ - add r7, sp, #776 @ 0x308 │ │ │ │ + add r7, sp, #808 @ 0x328 │ │ │ │ lsls r3, r1, #1 │ │ │ │ - add r7, sp, #880 @ 0x370 │ │ │ │ + add r7, sp, #912 @ 0x390 │ │ │ │ lsls r3, r1, #1 │ │ │ │ - add sp, #24 │ │ │ │ + add sp, #56 @ 0x38 │ │ │ │ lsls r3, r1, #1 │ │ │ │ - add r5, pc, #664 @ (adr r5, 35ecc8 >::_M_default_append(unsigned int)@@Base+0xdc104>) │ │ │ │ + add r5, pc, #696 @ (adr r5, 35ece8 >::_M_default_append(unsigned int)@@Base+0xdc124>) │ │ │ │ lsls r3, r1, #1 │ │ │ │ - strb r2, [r7, #22] │ │ │ │ + strb r2, [r0, #23] │ │ │ │ lsls r0, r1, #1 │ │ │ │ - add r5, pc, #472 @ (adr r5, 35ec10 >::_M_default_append(unsigned int)@@Base+0xdc04c>) │ │ │ │ + add r5, pc, #504 @ (adr r5, 35ec30 >::_M_default_append(unsigned int)@@Base+0xdc06c>) │ │ │ │ lsls r3, r1, #1 │ │ │ │ - strb r0, [r1, #22] │ │ │ │ + strb r0, [r2, #22] │ │ │ │ lsls r0, r1, #1 │ │ │ │ - add r5, pc, #192 @ (adr r5, 35eb00 >::_M_default_append(unsigned int)@@Base+0xdbf3c>) │ │ │ │ + add r5, pc, #224 @ (adr r5, 35eb20 >::_M_default_append(unsigned int)@@Base+0xdbf5c>) │ │ │ │ lsls r3, r1, #1 │ │ │ │ - add r7, sp, #496 @ 0x1f0 │ │ │ │ + add r7, sp, #528 @ 0x210 │ │ │ │ lsls r3, r1, #1 │ │ │ │ - add r7, sp, #424 @ 0x1a8 │ │ │ │ + add r7, sp, #456 @ 0x1c8 │ │ │ │ lsls r3, r1, #1 │ │ │ │ - add r5, pc, #80 @ (adr r5, 35ea9c >::_M_default_append(unsigned int)@@Base+0xdbed8>) │ │ │ │ + add r5, pc, #112 @ (adr r5, 35eabc >::_M_default_append(unsigned int)@@Base+0xdbef8>) │ │ │ │ lsls r3, r1, #1 │ │ │ │ - strb r0, [r5, #20] │ │ │ │ + strb r0, [r6, #20] │ │ │ │ lsls r0, r1, #1 │ │ │ │ - add r4, pc, #992 @ (adr r4, 35ee34 >::_M_default_append(unsigned int)@@Base+0xdc270>) │ │ │ │ + add r5, pc, #0 @ (adr r5, 35ea54 >::_M_default_append(unsigned int)@@Base+0xdbe90>) │ │ │ │ lsls r3, r1, #1 │ │ │ │ - strb r4, [r1, #20] │ │ │ │ + strb r4, [r2, #20] │ │ │ │ lsls r0, r1, #1 │ │ │ │ - movs r1, #136 @ 0x88 │ │ │ │ + movs r1, #144 @ 0x90 │ │ │ │ lsls r4, r1, #1 │ │ │ │ - add r6, sp, #408 @ 0x198 │ │ │ │ + add r6, sp, #440 @ 0x1b8 │ │ │ │ lsls r3, r1, #1 │ │ │ │ - add r6, sp, #944 @ 0x3b0 │ │ │ │ + add r6, sp, #976 @ 0x3d0 │ │ │ │ lsls r3, r1, #1 │ │ │ │ - add r6, sp, #872 @ 0x368 │ │ │ │ + add r6, sp, #904 @ 0x388 │ │ │ │ lsls r3, r1, #1 │ │ │ │ - add r4, pc, #520 @ (adr r4, 35ec74 >::_M_default_append(unsigned int)@@Base+0xdc0b0>) │ │ │ │ + add r4, pc, #552 @ (adr r4, 35ec94 >::_M_default_append(unsigned int)@@Base+0xdc0d0>) │ │ │ │ lsls r3, r1, #1 │ │ │ │ - strb r6, [r2, #18] │ │ │ │ + strb r6, [r3, #18] │ │ │ │ lsls r0, r1, #1 │ │ │ │ push {r4, r5, lr} │ │ │ │ mov.w ip, #4096 @ 0x1000 │ │ │ │ sub.w ip, sp, ip │ │ │ │ str.w r0, [ip, #4000] @ 0xfa0 │ │ │ │ sub sp, #84 @ 0x54 │ │ │ │ mov r4, r0 │ │ │ │ @@ -983232,21 +983232,21 @@ │ │ │ │ bl 17c90 │ │ │ │ ldr r0, [pc, #24] @ (35eb3c >::_M_default_append(unsigned int)@@Base+0xdbf78>) │ │ │ │ add r0, pc │ │ │ │ bl 17e10 │ │ │ │ mvn.w r3, #2 │ │ │ │ b.n 35eaea >::_M_default_append(unsigned int)@@Base+0xdbf26> │ │ │ │ nop │ │ │ │ - add r2, pc, #880 @ (adr r2, 35eea4 >::_M_default_append(unsigned int)@@Base+0xdc2e0>) │ │ │ │ + add r2, pc, #912 @ (adr r2, 35eec4 >::_M_default_append(unsigned int)@@Base+0xdc300>) │ │ │ │ lsls r3, r1, #1 │ │ │ │ - strb r0, [r6, #11] │ │ │ │ + strb r0, [r7, #11] │ │ │ │ lsls r0, r1, #1 │ │ │ │ - add r2, pc, #752 @ (adr r2, 35ee2c >::_M_default_append(unsigned int)@@Base+0xdc268>) │ │ │ │ + add r2, pc, #784 @ (adr r2, 35ee4c >::_M_default_append(unsigned int)@@Base+0xdc288>) │ │ │ │ lsls r3, r1, #1 │ │ │ │ - add r5, sp, #408 @ 0x198 │ │ │ │ + add r5, sp, #440 @ 0x1b8 │ │ │ │ lsls r3, r1, #1 │ │ │ │ push {r4, r5, r6, lr} │ │ │ │ mov.w ip, #4096 @ 0x1000 │ │ │ │ sub.w ip, sp, ip │ │ │ │ str.w r0, [ip, #4048] @ 0xfd0 │ │ │ │ ldr r2, [pc, #528] @ (35ed60 >::_M_default_append(unsigned int)@@Base+0xdc19c>) │ │ │ │ sub sp, #32 │ │ │ │ @@ -983456,75 +983456,75 @@ │ │ │ │ add r0, pc │ │ │ │ bl 17e10 │ │ │ │ b.n 35ebca >::_M_default_append(unsigned int)@@Base+0xdc006> │ │ │ │ blx 1172c <__stack_chk_fail@plt> │ │ │ │ mrc2 0, 5, r0, cr6, cr3, {2} │ │ │ │ asrs r0, r7, #6 │ │ │ │ movs r0, r0 │ │ │ │ - add r2, pc, #312 @ (adr r2, 35eea4 >::_M_default_append(unsigned int)@@Base+0xdc2e0>) │ │ │ │ + add r2, pc, #344 @ (adr r2, 35eec4 >::_M_default_append(unsigned int)@@Base+0xdc300>) │ │ │ │ lsls r3, r1, #1 │ │ │ │ - add r4, sp, #600 @ 0x258 │ │ │ │ + add r4, sp, #632 @ 0x278 │ │ │ │ lsls r3, r1, #1 │ │ │ │ - add r5, sp, #256 @ 0x100 │ │ │ │ + add r5, sp, #288 @ 0x120 │ │ │ │ lsls r3, r1, #1 │ │ │ │ - add r5, sp, #456 @ 0x1c8 │ │ │ │ + add r5, sp, #488 @ 0x1e8 │ │ │ │ lsls r3, r1, #1 │ │ │ │ lsls r3, r0, #9 │ │ │ │ movs r0, r0 │ │ │ │ - add r2, pc, #112 @ (adr r2, 35edf0 >::_M_default_append(unsigned int)@@Base+0xdc22c>) │ │ │ │ + add r2, pc, #144 @ (adr r2, 35ee10 >::_M_default_append(unsigned int)@@Base+0xdc24c>) │ │ │ │ lsls r3, r1, #1 │ │ │ │ - strb r0, [r6, #8] │ │ │ │ + strb r0, [r7, #8] │ │ │ │ lsls r0, r1, #1 │ │ │ │ mrc2 0, 1, r0, cr14, cr3, {2} │ │ │ │ - add r1, pc, #928 @ (adr r1, 35f12c >::_M_default_append(unsigned int)@@Base+0xdc568>) │ │ │ │ + add r1, pc, #960 @ (adr r1, 35f14c >::_M_default_append(unsigned int)@@Base+0xdc588>) │ │ │ │ lsls r3, r1, #1 │ │ │ │ - strb r4, [r7, #7] │ │ │ │ + strb r4, [r0, #8] │ │ │ │ lsls r0, r1, #1 │ │ │ │ ldr r7, [r7, #116] @ 0x74 │ │ │ │ @ instruction: 0xffffeff5 │ │ │ │ - vaddw.u q13, , d26 │ │ │ │ + vsra.u64 d26, d18, #1 │ │ │ │ lsls r3, r1, #1 │ │ │ │ - strb r6, [r7, #6] │ │ │ │ + strb r6, [r0, #7] │ │ │ │ lsls r0, r1, #1 │ │ │ │ - add r1, pc, #576 @ (adr r1, 35efe4 >::_M_default_append(unsigned int)@@Base+0xdc420>) │ │ │ │ + add r1, pc, #608 @ (adr r1, 35f004 >::_M_default_append(unsigned int)@@Base+0xdc440>) │ │ │ │ lsls r3, r1, #1 │ │ │ │ - strb r4, [r4, #6] │ │ │ │ + strb r4, [r5, #6] │ │ │ │ lsls r0, r1, #1 │ │ │ │ mcr2 15, 0, pc, cr15, cr15, {7} @ │ │ │ │ - add r4, sp, #600 @ 0x258 │ │ │ │ + add r4, sp, #632 @ 0x278 │ │ │ │ lsls r3, r1, #1 │ │ │ │ - add r1, sp, #496 @ 0x1f0 │ │ │ │ + add r1, sp, #528 @ 0x210 │ │ │ │ lsls r3, r1, #1 │ │ │ │ - add r1, pc, #280 @ (adr r1, 35eed0 >::_M_default_append(unsigned int)@@Base+0xdc30c>) │ │ │ │ + add r1, pc, #312 @ (adr r1, 35eef0 >::_M_default_append(unsigned int)@@Base+0xdc32c>) │ │ │ │ lsls r3, r1, #1 │ │ │ │ - strb r2, [r3, #5] │ │ │ │ + strb r2, [r4, #5] │ │ │ │ lsls r0, r1, #1 │ │ │ │ - add r1, pc, #176 @ (adr r1, 35ee70 >::_M_default_append(unsigned int)@@Base+0xdc2ac>) │ │ │ │ + add r1, pc, #208 @ (adr r1, 35ee90 >::_M_default_append(unsigned int)@@Base+0xdc2cc>) │ │ │ │ lsls r3, r1, #1 │ │ │ │ - strb r0, [r0, #5] │ │ │ │ + strb r0, [r1, #5] │ │ │ │ lsls r0, r1, #1 │ │ │ │ - add r4, sp, #456 @ 0x1c8 │ │ │ │ + add r4, sp, #488 @ 0x1e8 │ │ │ │ lsls r3, r1, #1 │ │ │ │ - add r2, pc, #864 @ (adr r2, 35f12c >::_M_default_append(unsigned int)@@Base+0xdc568>) │ │ │ │ + add r2, pc, #896 @ (adr r2, 35f14c >::_M_default_append(unsigned int)@@Base+0xdc588>) │ │ │ │ lsls r3, r1, #1 │ │ │ │ - add r0, pc, #976 @ (adr r0, 35f1a0 >::_M_default_append(unsigned int)@@Base+0xdc5dc>) │ │ │ │ + add r0, pc, #1008 @ (adr r0, 35f1c0 >::_M_default_append(unsigned int)@@Base+0xdc5fc>) │ │ │ │ lsls r3, r1, #1 │ │ │ │ - strb r0, [r1, #4] │ │ │ │ + strb r0, [r2, #4] │ │ │ │ lsls r0, r1, #1 │ │ │ │ - add r4, sp, #432 @ 0x1b0 │ │ │ │ + add r4, sp, #464 @ 0x1d0 │ │ │ │ lsls r3, r1, #1 │ │ │ │ - add r5, sp, #144 @ 0x90 │ │ │ │ + add r5, sp, #176 @ 0xb0 │ │ │ │ lsls r3, r1, #1 │ │ │ │ - add r0, pc, #688 @ (adr r0, 35f090 >::_M_default_append(unsigned int)@@Base+0xdc4cc>) │ │ │ │ + add r0, pc, #720 @ (adr r0, 35f0b0 >::_M_default_append(unsigned int)@@Base+0xdc4ec>) │ │ │ │ lsls r3, r1, #1 │ │ │ │ - strb r0, [r0, #3] │ │ │ │ + strb r0, [r1, #3] │ │ │ │ lsls r0, r1, #1 │ │ │ │ - add r0, pc, #568 @ (adr r0, 35f020 >::_M_default_append(unsigned int)@@Base+0xdc45c>) │ │ │ │ + add r0, pc, #600 @ (adr r0, 35f040 >::_M_default_append(unsigned int)@@Base+0xdc47c>) │ │ │ │ lsls r3, r1, #1 │ │ │ │ - strb r0, [r4, #2] │ │ │ │ + strb r0, [r5, #2] │ │ │ │ lsls r0, r1, #1 │ │ │ │ push {lr} │ │ │ │ mov.w ip, #4096 @ 0x1000 │ │ │ │ sub.w ip, sp, ip │ │ │ │ str.w r0, [ip, #4080] @ 0xff0 │ │ │ │ sub sp, #12 │ │ │ │ bl 35eb40 >::_M_default_append(unsigned int)@@Base+0xdbf7c> │ │ │ │ @@ -983545,17 +983545,17 @@ │ │ │ │ add r0, pc │ │ │ │ bl 17e10 │ │ │ │ ldr r3, [sp, #4] │ │ │ │ mov r0, r3 │ │ │ │ add sp, #12 │ │ │ │ pop {pc} │ │ │ │ nop │ │ │ │ - ldr r7, [sp, #768] @ 0x300 │ │ │ │ + ldr r7, [sp, #800] @ 0x320 │ │ │ │ lsls r3, r1, #1 │ │ │ │ - ldr r4, [r2, #124] @ 0x7c │ │ │ │ + ldr r4, [r3, #124] @ 0x7c │ │ │ │ lsls r0, r1, #1 │ │ │ │ stmdb sp!, {r4, r5, r6, r7, r8, r9, sl, lr} │ │ │ │ mov.w ip, #4096 @ 0x1000 │ │ │ │ sub.w ip, sp, ip │ │ │ │ str.w r0, [ip, #4056] @ 0xfd8 │ │ │ │ ldr r4, [pc, #348] @ (35efa8 >::_M_default_append(unsigned int)@@Base+0xdc3e4>) │ │ │ │ mov r6, r1 │ │ │ │ @@ -983695,32 +983695,32 @@ │ │ │ │ blx 1172c <__stack_chk_fail@plt> │ │ │ │ nop.w │ │ │ │ @ instruction: 0xffffffff │ │ │ │ vqrdmlsh.s , , d31[0] │ │ │ │ @ instruction: 0xfbbc0053 │ │ │ │ asrs r0, r7, #6 │ │ │ │ movs r0, r0 │ │ │ │ - strh r4, [r2, #20] │ │ │ │ + strh r4, [r3, #20] │ │ │ │ lsls r4, r1, #1 │ │ │ │ - ldr r6, [r5, #120] @ 0x78 │ │ │ │ + ldr r6, [r6, #120] @ 0x78 │ │ │ │ lsls r6, r1, #1 │ │ │ │ @ instruction: 0xfb020053 │ │ │ │ - add r3, sp, #200 @ 0xc8 │ │ │ │ - lsls r3, r1, #1 │ │ │ │ add r3, sp, #232 @ 0xe8 │ │ │ │ lsls r3, r1, #1 │ │ │ │ - add r3, sp, #40 @ 0x28 │ │ │ │ + add r3, sp, #264 @ 0x108 │ │ │ │ lsls r3, r1, #1 │ │ │ │ - ldr r2, [r2, #112] @ 0x70 │ │ │ │ + add r3, sp, #72 @ 0x48 │ │ │ │ + lsls r3, r1, #1 │ │ │ │ + ldr r2, [r3, #112] @ 0x70 │ │ │ │ lsls r6, r1, #1 │ │ │ │ - add r3, sp, #272 @ 0x110 │ │ │ │ + add r3, sp, #304 @ 0x130 │ │ │ │ lsls r3, r1, #1 │ │ │ │ - add r2, sp, #896 @ 0x380 │ │ │ │ + add r2, sp, #928 @ 0x3a0 │ │ │ │ lsls r3, r1, #1 │ │ │ │ - add r3, sp, #112 @ 0x70 │ │ │ │ + add r3, sp, #144 @ 0x90 │ │ │ │ lsls r3, r1, #1 │ │ │ │ stmdb sp!, {r4, r5, r6, r7, r8, r9, sl, fp, lr} │ │ │ │ mov.w ip, #4096 @ 0x1000 │ │ │ │ sub.w ip, sp, ip │ │ │ │ str.w r0, [ip, #3944] @ 0xf68 │ │ │ │ mov r6, r2 │ │ │ │ ldr r2, [pc, #380] @ (35f168 >::_M_default_append(unsigned int)@@Base+0xdc5a4>) │ │ │ │ @@ -983876,36 +983876,36 @@ │ │ │ │ ldrsb r1, [r5, r5] │ │ │ │ ldrh r4, [r2, #24] │ │ │ │ itet eq │ │ │ │ andeq r5, r0 │ │ │ │ @ instruction: 0xfa1c0053 │ │ │ │ asreq r0, r7, #6 │ │ │ │ movs r0, r0 │ │ │ │ - ldr r0, [r1, #68] @ 0x44 │ │ │ │ + ldr r0, [r2, #68] @ 0x44 │ │ │ │ lsls r3, r1, #1 │ │ │ │ - add r3, sp, #688 @ 0x2b0 │ │ │ │ + add r3, sp, #720 @ 0x2d0 │ │ │ │ lsls r3, r1, #1 │ │ │ │ - add r1, sp, #1008 @ 0x3f0 │ │ │ │ + add r2, sp, #16 │ │ │ │ lsls r3, r1, #1 │ │ │ │ - ldr r4, [r1, #88] @ 0x58 │ │ │ │ + ldr r4, [r2, #88] @ 0x58 │ │ │ │ lsls r0, r1, #1 │ │ │ │ - ldrb r6, [r5, #18] │ │ │ │ + ldrb r6, [r6, #18] │ │ │ │ lsls r6, r1, #1 │ │ │ │ - add r3, sp, #344 @ 0x158 │ │ │ │ + add r3, sp, #376 @ 0x178 │ │ │ │ lsls r3, r1, #1 │ │ │ │ - lsrs r2, r4, #15 │ │ │ │ + lsrs r2, r5, #15 │ │ │ │ lsls r0, r1, #1 │ │ │ │ - add r1, sp, #488 @ 0x1e8 │ │ │ │ + add r1, sp, #520 @ 0x208 │ │ │ │ lsls r3, r1, #1 │ │ │ │ - ldr r2, [r1, #80] @ 0x50 │ │ │ │ + ldr r2, [r2, #80] @ 0x50 │ │ │ │ lsls r0, r1, #1 │ │ │ │ ldrsb.w r0, [r6, r3, lsl #1] │ │ │ │ - add r1, sp, #128 @ 0x80 │ │ │ │ + add r1, sp, #160 @ 0xa0 │ │ │ │ lsls r3, r1, #1 │ │ │ │ - ldr r0, [r6, #72] @ 0x48 │ │ │ │ + ldr r0, [r7, #72] @ 0x48 │ │ │ │ lsls r0, r1, #1 │ │ │ │ ldr.w r1, [pc, #1612] @ 35f7f0 >::_M_default_append(unsigned int)@@Base+0xdcc2c> │ │ │ │ mov r0, r4 │ │ │ │ add r1, pc │ │ │ │ blx 12150 │ │ │ │ cmp r0, #0 │ │ │ │ beq.w 35f512 >::_M_default_append(unsigned int)@@Base+0xdc94e> │ │ │ │ @@ -984480,122 +984480,122 @@ │ │ │ │ add r0, pc │ │ │ │ bl 17e10 │ │ │ │ b.n 35f66a >::_M_default_append(unsigned int)@@Base+0xdcaa6> │ │ │ │ nop.w │ │ │ │ @ instruction: 0xffffffff │ │ │ │ vqrdmlsh.s , , d31[0] │ │ │ │ ... │ │ │ │ - ldr r6, [r0, #108] @ 0x6c │ │ │ │ + ldr r6, [r1, #108] @ 0x6c │ │ │ │ lsls r3, r1, #1 │ │ │ │ - strb r4, [r4, #24] │ │ │ │ + strb r4, [r5, #24] │ │ │ │ lsls r2, r1, #1 │ │ │ │ - add r2, sp, #696 @ 0x2b8 │ │ │ │ + add r2, sp, #728 @ 0x2d8 │ │ │ │ lsls r3, r1, #1 │ │ │ │ - add r2, sp, #672 @ 0x2a0 │ │ │ │ + add r2, sp, #704 @ 0x2c0 │ │ │ │ lsls r3, r1, #1 │ │ │ │ - add r2, sp, #632 @ 0x278 │ │ │ │ + add r2, sp, #664 @ 0x298 │ │ │ │ lsls r3, r1, #1 │ │ │ │ - ldrb r4, [r7, #18] │ │ │ │ + ldrb r4, [r0, #19] │ │ │ │ lsls r1, r1, #1 │ │ │ │ - add r2, sp, #448 @ 0x1c0 │ │ │ │ + add r2, sp, #480 @ 0x1e0 │ │ │ │ lsls r3, r1, #1 │ │ │ │ - strh r2, [r7, #20] │ │ │ │ + strh r2, [r0, #22] │ │ │ │ lsls r1, r1, #1 │ │ │ │ - strh r4, [r4, #20] │ │ │ │ + strh r4, [r5, #20] │ │ │ │ lsls r1, r1, #1 │ │ │ │ - ldrb r6, [r2, #16] │ │ │ │ + ldrb r6, [r3, #16] │ │ │ │ lsls r1, r1, #1 │ │ │ │ - ldr r0, [r7, #92] @ 0x5c │ │ │ │ + ldr r0, [r0, #96] @ 0x60 │ │ │ │ lsls r3, r1, #1 │ │ │ │ - ldr r6, [r3, #92] @ 0x5c │ │ │ │ + ldr r6, [r4, #92] @ 0x5c │ │ │ │ lsls r3, r1, #1 │ │ │ │ - ldr r4, [r4, #92] @ 0x5c │ │ │ │ + ldr r4, [r5, #92] @ 0x5c │ │ │ │ lsls r3, r1, #1 │ │ │ │ - add r2, sp, #648 @ 0x288 │ │ │ │ + add r2, sp, #680 @ 0x2a8 │ │ │ │ lsls r3, r1, #1 │ │ │ │ - ldrb r0, [r1, #29] │ │ │ │ + ldrb r0, [r2, #29] │ │ │ │ lsls r1, r1, #1 │ │ │ │ - ldrb r2, [r6, #28] │ │ │ │ + ldrb r2, [r7, #28] │ │ │ │ lsls r1, r1, #1 │ │ │ │ - ldrb r4, [r2, #19] │ │ │ │ + ldrb r4, [r3, #19] │ │ │ │ lsls r1, r1, #1 │ │ │ │ - str r4, [sp, #872] @ 0x368 │ │ │ │ + str r4, [sp, #904] @ 0x388 │ │ │ │ lsls r2, r1, #1 │ │ │ │ - movs r1, #212 @ 0xd4 │ │ │ │ + movs r1, #220 @ 0xdc │ │ │ │ lsls r3, r1, #1 │ │ │ │ - cdp 0, 7, cr0, cr10, cr11, {2} │ │ │ │ - lsrs r0, r0, #12 │ │ │ │ + cdp 0, 8, cr0, cr2, cr11, {2} │ │ │ │ + lsrs r0, r1, #12 │ │ │ │ lsls r6, r1, #1 │ │ │ │ - ldr r4, [sp, #280] @ 0x118 │ │ │ │ + ldr r4, [sp, #312] @ 0x138 │ │ │ │ lsls r2, r1, #1 │ │ │ │ - add r3, sp, #368 @ 0x170 │ │ │ │ + add r3, sp, #400 @ 0x190 │ │ │ │ lsls r3, r1, #1 │ │ │ │ - add r3, sp, #264 @ 0x108 │ │ │ │ + add r3, sp, #296 @ 0x128 │ │ │ │ lsls r3, r1, #1 │ │ │ │ - add r2, sp, #960 @ 0x3c0 │ │ │ │ + add r2, sp, #992 @ 0x3e0 │ │ │ │ lsls r3, r1, #1 │ │ │ │ - add r3, sp, #32 │ │ │ │ + add r3, sp, #64 @ 0x40 │ │ │ │ lsls r3, r1, #1 │ │ │ │ - add r3, sp, #712 @ 0x2c8 │ │ │ │ + add r3, sp, #744 @ 0x2e8 │ │ │ │ lsls r3, r1, #1 │ │ │ │ - ldr r3, [sp, #24] │ │ │ │ + ldr r3, [sp, #56] @ 0x38 │ │ │ │ lsls r2, r1, #1 │ │ │ │ - add r5, pc, #160 @ (adr r5, 35f904 >::_M_default_append(unsigned int)@@Base+0xdcd40>) │ │ │ │ + add r5, pc, #192 @ (adr r5, 35f924 >::_M_default_append(unsigned int)@@Base+0xdcd60>) │ │ │ │ lsls r3, r1, #1 │ │ │ │ - add r7, pc, #384 @ (adr r7, 35f9e8 >::_M_default_append(unsigned int)@@Base+0xdce24>) │ │ │ │ + add r7, pc, #416 @ (adr r7, 35fa08 >::_M_default_append(unsigned int)@@Base+0xdce44>) │ │ │ │ lsls r3, r1, #1 │ │ │ │ - add r5, pc, #560 @ (adr r5, 35fa9c >::_M_default_append(unsigned int)@@Base+0xdced8>) │ │ │ │ + add r5, pc, #592 @ (adr r5, 35fabc >::_M_default_append(unsigned int)@@Base+0xdcef8>) │ │ │ │ lsls r3, r1, #1 │ │ │ │ - add r4, pc, #832 @ (adr r4, 35fbb0 >::_M_default_append(unsigned int)@@Base+0xdcfec>) │ │ │ │ + add r4, pc, #864 @ (adr r4, 35fbd0 >::_M_default_append(unsigned int)@@Base+0xdd00c>) │ │ │ │ lsls r3, r1, #1 │ │ │ │ - add r5, pc, #288 @ (adr r5, 35f994 >::_M_default_append(unsigned int)@@Base+0xdcdd0>) │ │ │ │ + add r5, pc, #320 @ (adr r5, 35f9b4 >::_M_default_append(unsigned int)@@Base+0xdcdf0>) │ │ │ │ lsls r3, r1, #1 │ │ │ │ - add r5, pc, #552 @ (adr r5, 35faa0 >::_M_default_append(unsigned int)@@Base+0xdcedc>) │ │ │ │ + add r5, pc, #584 @ (adr r5, 35fac0 >::_M_default_append(unsigned int)@@Base+0xdcefc>) │ │ │ │ lsls r3, r1, #1 │ │ │ │ - ldr r2, [sp, #112] @ 0x70 │ │ │ │ + ldr r2, [sp, #144] @ 0x90 │ │ │ │ lsls r2, r1, #1 │ │ │ │ - add r4, pc, #152 @ (adr r4, 35f918 >::_M_default_append(unsigned int)@@Base+0xdcd54>) │ │ │ │ + add r4, pc, #184 @ (adr r4, 35f938 >::_M_default_append(unsigned int)@@Base+0xdcd74>) │ │ │ │ lsls r3, r1, #1 │ │ │ │ - str r6, [r6, #120] @ 0x78 │ │ │ │ + str r6, [r7, #120] @ 0x78 │ │ │ │ lsls r0, r1, #1 │ │ │ │ - add r4, pc, #40 @ (adr r4, 35f8b0 >::_M_default_append(unsigned int)@@Base+0xdccec>) │ │ │ │ + add r4, pc, #72 @ (adr r4, 35f8d0 >::_M_default_append(unsigned int)@@Base+0xdcd0c>) │ │ │ │ lsls r3, r1, #1 │ │ │ │ - lsls r2, r3, #24 │ │ │ │ + lsls r2, r4, #24 │ │ │ │ lsls r0, r1, #1 │ │ │ │ - add r5, pc, #768 @ (adr r5, 35fb90 >::_M_default_append(unsigned int)@@Base+0xdcfcc>) │ │ │ │ + add r5, pc, #800 @ (adr r5, 35fbb0 >::_M_default_append(unsigned int)@@Base+0xdcfec>) │ │ │ │ lsls r3, r1, #1 │ │ │ │ - add r3, pc, #888 @ (adr r3, 35fc0c >::_M_default_append(unsigned int)@@Base+0xdd048>) │ │ │ │ + add r3, pc, #920 @ (adr r3, 35fc2c >::_M_default_append(unsigned int)@@Base+0xdd068>) │ │ │ │ lsls r3, r1, #1 │ │ │ │ - add r4, pc, #368 @ (adr r4, 35fa08 >::_M_default_append(unsigned int)@@Base+0xdce44>) │ │ │ │ + add r4, pc, #400 @ (adr r4, 35fa28 >::_M_default_append(unsigned int)@@Base+0xdce64>) │ │ │ │ lsls r3, r1, #1 │ │ │ │ - add r3, pc, #752 @ (adr r3, 35fb8c >::_M_default_append(unsigned int)@@Base+0xdcfc8>) │ │ │ │ + add r3, pc, #784 @ (adr r3, 35fbac >::_M_default_append(unsigned int)@@Base+0xdcfe8>) │ │ │ │ lsls r3, r1, #1 │ │ │ │ - ldr r1, [sp, #144] @ 0x90 │ │ │ │ + ldr r1, [sp, #176] @ 0xb0 │ │ │ │ lsls r2, r1, #1 │ │ │ │ - add r4, pc, #808 @ (adr r4, 35fbcc >::_M_default_append(unsigned int)@@Base+0xdd008>) │ │ │ │ + add r4, pc, #840 @ (adr r4, 35fbec >::_M_default_append(unsigned int)@@Base+0xdd028>) │ │ │ │ lsls r3, r1, #1 │ │ │ │ - ldr r4, [r5, #20] │ │ │ │ + ldr r4, [r6, #20] │ │ │ │ lsls r3, r1, #1 │ │ │ │ - strb r2, [r1, #3] │ │ │ │ + strb r2, [r2, #3] │ │ │ │ lsls r2, r1, #1 │ │ │ │ - add r5, pc, #344 @ (adr r5, 35fa08 >::_M_default_append(unsigned int)@@Base+0xdce44>) │ │ │ │ + add r5, pc, #376 @ (adr r5, 35fa28 >::_M_default_append(unsigned int)@@Base+0xdce64>) │ │ │ │ lsls r3, r1, #1 │ │ │ │ - add r5, pc, #328 @ (adr r5, 35f9fc >::_M_default_append(unsigned int)@@Base+0xdce38>) │ │ │ │ + add r5, pc, #360 @ (adr r5, 35fa1c >::_M_default_append(unsigned int)@@Base+0xdce58>) │ │ │ │ lsls r3, r1, #1 │ │ │ │ - add r5, pc, #296 @ (adr r5, 35f9e0 >::_M_default_append(unsigned int)@@Base+0xdce1c>) │ │ │ │ + add r5, pc, #328 @ (adr r5, 35fa00 >::_M_default_append(unsigned int)@@Base+0xdce3c>) │ │ │ │ lsls r3, r1, #1 │ │ │ │ - strb r2, [r5, #29] │ │ │ │ + strb r2, [r6, #29] │ │ │ │ lsls r1, r1, #1 │ │ │ │ - add r2, pc, #688 @ (adr r2, 35fb70 >::_M_default_append(unsigned int)@@Base+0xdcfac>) │ │ │ │ + add r2, pc, #720 @ (adr r2, 35fb90 >::_M_default_append(unsigned int)@@Base+0xdcfcc>) │ │ │ │ lsls r3, r1, #1 │ │ │ │ - str r4, [r7, #96] @ 0x60 │ │ │ │ + str r4, [r0, #100] @ 0x64 │ │ │ │ lsls r0, r1, #1 │ │ │ │ - add r2, pc, #576 @ (adr r2, 35fb08 >::_M_default_append(unsigned int)@@Base+0xdcf44>) │ │ │ │ + add r2, pc, #608 @ (adr r2, 35fb28 >::_M_default_append(unsigned int)@@Base+0xdcf64>) │ │ │ │ lsls r3, r1, #1 │ │ │ │ - add r4, pc, #48 @ (adr r4, 35f8fc >::_M_default_append(unsigned int)@@Base+0xdcd38>) │ │ │ │ + add r4, pc, #80 @ (adr r4, 35f91c >::_M_default_append(unsigned int)@@Base+0xdcd58>) │ │ │ │ lsls r3, r1, #1 │ │ │ │ str r0, [sp, #36] @ 0x24 │ │ │ │ movw r1, #1474 @ 0x5c2 │ │ │ │ ldr r0, [pc, #868] @ (35fc38 >::_M_default_append(unsigned int)@@Base+0xdd074>) │ │ │ │ add r0, pc │ │ │ │ adds r0, #12 │ │ │ │ bl 17c90 │ │ │ │ @@ -984920,83 +984920,83 @@ │ │ │ │ ldr r2, [sp, #36] @ 0x24 │ │ │ │ b.w 35f0f2 >::_M_default_append(unsigned int)@@Base+0xdc52e> │ │ │ │ ... │ │ │ │ b.n 35f64e >::_M_default_append(unsigned int)@@Base+0xdca8a> │ │ │ │ asrs r6, r4, #20 │ │ │ │ ldmia r3, {r0, r1, r3, r4, r5, r6} │ │ │ │ subs r7, #219 @ 0xdb │ │ │ │ - add r1, pc, #528 @ (adr r1, 35fe4c >::_M_default_append(unsigned int)@@Base+0xdd288>) │ │ │ │ + add r1, pc, #560 @ (adr r1, 35fe6c >::_M_default_append(unsigned int)@@Base+0xdd2a8>) │ │ │ │ lsls r3, r1, #1 │ │ │ │ - str r4, [r2, #80] @ 0x50 │ │ │ │ + str r4, [r3, #80] @ 0x50 │ │ │ │ lsls r0, r1, #1 │ │ │ │ - add r1, pc, #408 @ (adr r1, 35fddc >::_M_default_append(unsigned int)@@Base+0xdd218>) │ │ │ │ + add r1, pc, #440 @ (adr r1, 35fdfc >::_M_default_append(unsigned int)@@Base+0xdd238>) │ │ │ │ lsls r3, r1, #1 │ │ │ │ - str r6, [r6, #76] @ 0x4c │ │ │ │ + str r6, [r7, #76] @ 0x4c │ │ │ │ lsls r0, r1, #1 │ │ │ │ - add r1, pc, #184 @ (adr r1, 35fd04 >::_M_default_append(unsigned int)@@Base+0xdd140>) │ │ │ │ + add r1, pc, #216 @ (adr r1, 35fd24 >::_M_default_append(unsigned int)@@Base+0xdd160>) │ │ │ │ lsls r3, r1, #1 │ │ │ │ - str r6, [r7, #72] @ 0x48 │ │ │ │ + str r6, [r0, #76] @ 0x4c │ │ │ │ lsls r0, r1, #1 │ │ │ │ - add r0, pc, #920 @ (adr r0, 35ffec >::_M_default_append(unsigned int)@@Base+0xdd428>) │ │ │ │ + add r0, pc, #952 @ (adr r0, 36000c >::_M_default_append(unsigned int)@@Base+0xdd448>) │ │ │ │ lsls r3, r1, #1 │ │ │ │ - str r6, [r6, #68] @ 0x44 │ │ │ │ + str r6, [r7, #68] @ 0x44 │ │ │ │ lsls r0, r1, #1 │ │ │ │ - add r0, pc, #672 @ (adr r0, 35fefc >::_M_default_append(unsigned int)@@Base+0xdd338>) │ │ │ │ + add r0, pc, #704 @ (adr r0, 35ff1c >::_M_default_append(unsigned int)@@Base+0xdd358>) │ │ │ │ lsls r3, r1, #1 │ │ │ │ - str r0, [r7, #64] @ 0x40 │ │ │ │ + str r0, [r0, #68] @ 0x44 │ │ │ │ lsls r0, r1, #1 │ │ │ │ - add r0, pc, #464 @ (adr r0, 35fe34 >::_M_default_append(unsigned int)@@Base+0xdd270>) │ │ │ │ + add r0, pc, #496 @ (adr r0, 35fe54 >::_M_default_append(unsigned int)@@Base+0xdd290>) │ │ │ │ lsls r3, r1, #1 │ │ │ │ - str r4, [r0, #64] @ 0x40 │ │ │ │ + str r4, [r1, #64] @ 0x40 │ │ │ │ lsls r0, r1, #1 │ │ │ │ - add r0, pc, #240 @ (adr r0, 35fd5c >::_M_default_append(unsigned int)@@Base+0xdd198>) │ │ │ │ + add r0, pc, #272 @ (adr r0, 35fd7c >::_M_default_append(unsigned int)@@Base+0xdd1b8>) │ │ │ │ lsls r3, r1, #1 │ │ │ │ - str r4, [r1, #60] @ 0x3c │ │ │ │ + str r4, [r2, #60] @ 0x3c │ │ │ │ lsls r0, r1, #1 │ │ │ │ - add r2, pc, #368 @ (adr r2, 35fde4 >::_M_default_append(unsigned int)@@Base+0xdd220>) │ │ │ │ + add r2, pc, #400 @ (adr r2, 35fe04 >::_M_default_append(unsigned int)@@Base+0xdd240>) │ │ │ │ lsls r3, r1, #1 │ │ │ │ - ldrb r0, [r5, #10] │ │ │ │ + ldrb r0, [r6, #10] │ │ │ │ lsls r1, r1, #1 │ │ │ │ - ldrb r6, [r2, #10] │ │ │ │ + ldrb r6, [r3, #10] │ │ │ │ lsls r1, r1, #1 │ │ │ │ - strb r2, [r1, #16] │ │ │ │ + strb r2, [r2, #16] │ │ │ │ lsls r1, r1, #1 │ │ │ │ - add r2, pc, #416 @ (adr r2, 35fe24 >::_M_default_append(unsigned int)@@Base+0xdd260>) │ │ │ │ + add r2, pc, #448 @ (adr r2, 35fe44 >::_M_default_append(unsigned int)@@Base+0xdd280>) │ │ │ │ lsls r3, r1, #1 │ │ │ │ - ldr r7, [sp, #760] @ 0x2f8 │ │ │ │ + ldr r7, [sp, #792] @ 0x318 │ │ │ │ lsls r3, r1, #1 │ │ │ │ - str r6, [r1, #52] @ 0x34 │ │ │ │ + str r6, [r2, #52] @ 0x34 │ │ │ │ lsls r0, r1, #1 │ │ │ │ - ldr r7, [sp, #552] @ 0x228 │ │ │ │ + ldr r7, [sp, #584] @ 0x248 │ │ │ │ lsls r3, r1, #1 │ │ │ │ - str r2, [r3, #48] @ 0x30 │ │ │ │ + str r2, [r4, #48] @ 0x30 │ │ │ │ lsls r0, r1, #1 │ │ │ │ - ldr r7, [sp, #272] @ 0x110 │ │ │ │ + ldr r7, [sp, #304] @ 0x130 │ │ │ │ lsls r3, r1, #1 │ │ │ │ - str r4, [r2, #44] @ 0x2c │ │ │ │ + str r4, [r3, #44] @ 0x2c │ │ │ │ lsls r0, r1, #1 │ │ │ │ - ldr r7, [sp, #64] @ 0x40 │ │ │ │ + ldr r7, [sp, #96] @ 0x60 │ │ │ │ lsls r3, r1, #1 │ │ │ │ - str r0, [r4, #40] @ 0x28 │ │ │ │ + str r0, [r5, #40] @ 0x28 │ │ │ │ lsls r0, r1, #1 │ │ │ │ - ldr r6, [sp, #856] @ 0x358 │ │ │ │ + ldr r6, [sp, #888] @ 0x378 │ │ │ │ lsls r3, r1, #1 │ │ │ │ - str r6, [r4, #36] @ 0x24 │ │ │ │ + str r6, [r5, #36] @ 0x24 │ │ │ │ lsls r0, r1, #1 │ │ │ │ - ldr r6, [sp, #728] @ 0x2d8 │ │ │ │ + ldr r6, [sp, #760] @ 0x2f8 │ │ │ │ lsls r3, r1, #1 │ │ │ │ - str r6, [r0, #36] @ 0x24 │ │ │ │ + str r6, [r1, #36] @ 0x24 │ │ │ │ lsls r0, r1, #1 │ │ │ │ - ldr r6, [sp, #520] @ 0x208 │ │ │ │ + ldr r6, [sp, #552] @ 0x228 │ │ │ │ lsls r3, r1, #1 │ │ │ │ - str r2, [r2, #32] │ │ │ │ + str r2, [r3, #32] │ │ │ │ lsls r0, r1, #1 │ │ │ │ - ldr r6, [sp, #288] @ 0x120 │ │ │ │ + ldr r6, [sp, #320] @ 0x140 │ │ │ │ lsls r3, r1, #1 │ │ │ │ - str r0, [r3, #28] │ │ │ │ + str r0, [r4, #28] │ │ │ │ lsls r0, r1, #1 │ │ │ │ mov r0, r6 │ │ │ │ movs r2, #0 │ │ │ │ movs r3, #0 │ │ │ │ strd r2, r3, [sp, #80] @ 0x50 │ │ │ │ bl 5e3a58 │ │ │ │ cbz r0, 35fcf4 >::_M_default_append(unsigned int)@@Base+0xdd130> │ │ │ │ @@ -985527,101 +985527,101 @@ │ │ │ │ ldr r1, [sp, #36] @ 0x24 │ │ │ │ add r0, pc │ │ │ │ bl 17e10 │ │ │ │ ldr r2, [sp, #36] @ 0x24 │ │ │ │ b.w 35f0f2 >::_M_default_append(unsigned int)@@Base+0xdc52e> │ │ │ │ nop.w │ │ │ │ ... │ │ │ │ - ldr r5, [sp, #368] @ 0x170 │ │ │ │ + ldr r5, [sp, #400] @ 0x190 │ │ │ │ lsls r3, r1, #1 │ │ │ │ - add r0, pc, #264 @ (adr r0, 3603a8 >::_M_default_append(unsigned int)@@Base+0xdd7e4>) │ │ │ │ + add r0, pc, #296 @ (adr r0, 3603c8 >::_M_default_append(unsigned int)@@Base+0xdd804>) │ │ │ │ lsls r3, r1, #1 │ │ │ │ - ldr r5, [sp, #224] @ 0xe0 │ │ │ │ + ldr r5, [sp, #256] @ 0x100 │ │ │ │ lsls r3, r1, #1 │ │ │ │ - add r1, pc, #800 @ (adr r1, 3605c8 >::_M_default_append(unsigned int)@@Base+0xdda04>) │ │ │ │ + add r1, pc, #832 @ (adr r1, 3605e8 >::_M_default_append(unsigned int)@@Base+0xdda24>) │ │ │ │ lsls r3, r1, #1 │ │ │ │ - ldr r4, [sp, #952] @ 0x3b8 │ │ │ │ + ldr r4, [sp, #984] @ 0x3d8 │ │ │ │ lsls r3, r1, #1 │ │ │ │ - add r4, pc, #64 @ (adr r4, 3602f0 >::_M_default_append(unsigned int)@@Base+0xdd72c>) │ │ │ │ + add r4, pc, #96 @ (adr r4, 360310 >::_M_default_append(unsigned int)@@Base+0xdd74c>) │ │ │ │ lsls r3, r1, #1 │ │ │ │ - ldr r4, [sp, #784] @ 0x310 │ │ │ │ + ldr r4, [sp, #816] @ 0x330 │ │ │ │ lsls r3, r1, #1 │ │ │ │ - str r2, [r2, #4] │ │ │ │ + str r2, [r3, #4] │ │ │ │ lsls r0, r1, #1 │ │ │ │ - ldr r4, [sp, #648] @ 0x288 │ │ │ │ - lsls r3, r1, #1 │ │ │ │ - add r1, pc, #24 @ (adr r1, 3602d8 >::_M_default_append(unsigned int)@@Base+0xdd714>) │ │ │ │ + ldr r4, [sp, #680] @ 0x2a8 │ │ │ │ lsls r3, r1, #1 │ │ │ │ - add r0, pc, #776 @ (adr r0, 3605cc >::_M_default_append(unsigned int)@@Base+0xdda08>) │ │ │ │ + add r1, pc, #56 @ (adr r1, 3602f8 >::_M_default_append(unsigned int)@@Base+0xdd734>) │ │ │ │ lsls r3, r1, #1 │ │ │ │ - add r0, pc, #656 @ (adr r0, 360558 >::_M_default_append(unsigned int)@@Base+0xdd994>) │ │ │ │ + add r0, pc, #808 @ (adr r0, 3605ec >::_M_default_append(unsigned int)@@Base+0xdda28>) │ │ │ │ lsls r3, r1, #1 │ │ │ │ - str r4, [r1, #24] │ │ │ │ + add r0, pc, #688 @ (adr r0, 360578 >::_M_default_append(unsigned int)@@Base+0xdd9b4>) │ │ │ │ lsls r3, r1, #1 │ │ │ │ - str r4, [r6, #20] │ │ │ │ + str r4, [r2, #24] │ │ │ │ lsls r3, r1, #1 │ │ │ │ str r4, [r7, #20] │ │ │ │ lsls r3, r1, #1 │ │ │ │ - ldr r6, [sp, #240] @ 0xf0 │ │ │ │ + str r4, [r0, #24] │ │ │ │ + lsls r3, r1, #1 │ │ │ │ + ldr r6, [sp, #272] @ 0x110 │ │ │ │ lsls r3, r1, #1 │ │ │ │ - strb r2, [r4, #11] │ │ │ │ + strb r2, [r5, #11] │ │ │ │ lsls r1, r1, #1 │ │ │ │ - ldr r2, [sp, #1008] @ 0x3f0 │ │ │ │ + ldr r3, [sp, #16] │ │ │ │ lsls r3, r1, #1 │ │ │ │ - ldrsh r4, [r1, r2] │ │ │ │ + ldrsh r4, [r2, r2] │ │ │ │ lsls r0, r1, #1 │ │ │ │ - ldrh r2, [r7, #0] │ │ │ │ + ldrh r2, [r0, #2] │ │ │ │ lsls r2, r1, #1 │ │ │ │ - ldr r6, [sp, #784] @ 0x310 │ │ │ │ + ldr r6, [sp, #816] @ 0x330 │ │ │ │ lsls r3, r1, #1 │ │ │ │ - ldr r2, [sp, #376] @ 0x178 │ │ │ │ + ldr r2, [sp, #408] @ 0x198 │ │ │ │ lsls r3, r1, #1 │ │ │ │ - ldrb r6, [r5, r7] │ │ │ │ + ldrb r6, [r6, r7] │ │ │ │ lsls r0, r1, #1 │ │ │ │ - ldr r2, [sp, #248] @ 0xf8 │ │ │ │ + ldr r2, [sp, #280] @ 0x118 │ │ │ │ lsls r3, r1, #1 │ │ │ │ - ldrb r6, [r1, r7] │ │ │ │ + ldrb r6, [r2, r7] │ │ │ │ lsls r0, r1, #1 │ │ │ │ - ldr r1, [sp, #1008] @ 0x3f0 │ │ │ │ + ldr r2, [sp, #16] │ │ │ │ lsls r3, r1, #1 │ │ │ │ - ldrb r4, [r1, r6] │ │ │ │ + ldrb r4, [r2, r6] │ │ │ │ lsls r0, r1, #1 │ │ │ │ - ldr r1, [sp, #888] @ 0x378 │ │ │ │ + ldr r1, [sp, #920] @ 0x398 │ │ │ │ lsls r3, r1, #1 │ │ │ │ - ldrb r4, [r5, r5] │ │ │ │ + ldrb r4, [r6, r5] │ │ │ │ lsls r0, r1, #1 │ │ │ │ - ldr r1, [sp, #672] @ 0x2a0 │ │ │ │ + ldr r1, [sp, #704] @ 0x2c0 │ │ │ │ lsls r3, r1, #1 │ │ │ │ - ldrb r0, [r7, r4] │ │ │ │ + ldrb r0, [r0, r5] │ │ │ │ lsls r0, r1, #1 │ │ │ │ - ldr r1, [sp, #544] @ 0x220 │ │ │ │ + ldr r1, [sp, #576] @ 0x240 │ │ │ │ lsls r3, r1, #1 │ │ │ │ - ldrb r0, [r3, r4] │ │ │ │ + ldrb r0, [r4, r4] │ │ │ │ lsls r0, r1, #1 │ │ │ │ - strh r2, [r1, #54] @ 0x36 │ │ │ │ + strh r2, [r2, #54] @ 0x36 │ │ │ │ lsls r2, r1, #1 │ │ │ │ - ldr r1, [sp, #184] @ 0xb8 │ │ │ │ + ldr r1, [sp, #216] @ 0xd8 │ │ │ │ lsls r3, r1, #1 │ │ │ │ - ldrb r6, [r7, r2] │ │ │ │ + ldrb r6, [r0, r3] │ │ │ │ lsls r0, r1, #1 │ │ │ │ - ldr r0, [sp, #984] @ 0x3d8 │ │ │ │ + ldr r0, [sp, #1016] @ 0x3f8 │ │ │ │ lsls r3, r1, #1 │ │ │ │ - ldrb r6, [r0, r2] │ │ │ │ + ldrb r6, [r1, r2] │ │ │ │ lsls r0, r1, #1 │ │ │ │ - ldr r0, [sp, #752] @ 0x2f0 │ │ │ │ + ldr r0, [sp, #784] @ 0x310 │ │ │ │ lsls r3, r1, #1 │ │ │ │ - ldrb r4, [r1, r1] │ │ │ │ + ldrb r4, [r2, r1] │ │ │ │ lsls r0, r1, #1 │ │ │ │ - ldr r0, [sp, #384] @ 0x180 │ │ │ │ + ldr r0, [sp, #416] @ 0x1a0 │ │ │ │ lsls r3, r1, #1 │ │ │ │ - ldrh r0, [r6, r7] │ │ │ │ + ldrh r0, [r7, r7] │ │ │ │ lsls r0, r1, #1 │ │ │ │ - str r7, [sp, #912] @ 0x390 │ │ │ │ + str r7, [sp, #944] @ 0x3b0 │ │ │ │ lsls r3, r1, #1 │ │ │ │ - ldrh r4, [r6, r5] │ │ │ │ + ldrh r4, [r7, r5] │ │ │ │ lsls r0, r1, #1 │ │ │ │ ldr r3, [pc, #740] @ (360630 >::_M_default_append(unsigned int)@@Base+0xdda6c>) │ │ │ │ add r4, sp, #88 @ 0x58 │ │ │ │ strd r0, r0, [sp, #4] │ │ │ │ add r3, pc │ │ │ │ str r4, [sp, #0] │ │ │ │ vldr d0, [pc, #720] @ 360628 >::_M_default_append(unsigned int)@@Base+0xdda64> │ │ │ │ @@ -985889,72 +985889,72 @@ │ │ │ │ ldr r0, [pc, #136] @ (3606a4 >::_M_default_append(unsigned int)@@Base+0xddae0>) │ │ │ │ ldr r1, [sp, #36] @ 0x24 │ │ │ │ add r0, pc │ │ │ │ bl 17e10 │ │ │ │ ldr r2, [sp, #36] @ 0x24 │ │ │ │ b.w 35f0f2 >::_M_default_append(unsigned int)@@Base+0xdc52e> │ │ │ │ ... │ │ │ │ - @ instruction: 0xfb6c004e │ │ │ │ - str r6, [sp, #896] @ 0x380 │ │ │ │ + @ instruction: 0xfb74004e │ │ │ │ + str r6, [sp, #928] @ 0x3a0 │ │ │ │ lsls r3, r1, #1 │ │ │ │ - ldrh r0, [r6, r1] │ │ │ │ + ldrh r0, [r7, r1] │ │ │ │ lsls r0, r1, #1 │ │ │ │ - str r6, [sp, #768] @ 0x300 │ │ │ │ + str r6, [sp, #800] @ 0x320 │ │ │ │ lsls r3, r1, #1 │ │ │ │ - ldrh r0, [r2, r1] │ │ │ │ + ldrh r0, [r3, r1] │ │ │ │ lsls r0, r1, #1 │ │ │ │ - ldr r4, [r0, #100] @ 0x64 │ │ │ │ + ldr r4, [r1, #100] @ 0x64 │ │ │ │ lsls r1, r1, #1 │ │ │ │ - str r6, [sp, #520] @ 0x208 │ │ │ │ + str r6, [sp, #552] @ 0x228 │ │ │ │ lsls r3, r1, #1 │ │ │ │ - ldr r2, [sp, #80] @ 0x50 │ │ │ │ + ldr r2, [sp, #112] @ 0x70 │ │ │ │ lsls r3, r1, #1 │ │ │ │ - str r6, [sp, #304] @ 0x130 │ │ │ │ + str r6, [sp, #336] @ 0x150 │ │ │ │ lsls r3, r1, #1 │ │ │ │ - ldr r4, [r3, r7] │ │ │ │ + ldr r4, [r4, r7] │ │ │ │ lsls r0, r1, #1 │ │ │ │ - str r5, [sp, #1008] @ 0x3f0 │ │ │ │ + str r6, [sp, #16] │ │ │ │ lsls r3, r1, #1 │ │ │ │ - ldr r4, [r1, r6] │ │ │ │ + ldr r4, [r2, r6] │ │ │ │ lsls r0, r1, #1 │ │ │ │ - str r5, [sp, #768] @ 0x300 │ │ │ │ + str r5, [sp, #800] @ 0x320 │ │ │ │ lsls r3, r1, #1 │ │ │ │ - ldr r0, [r2, r5] │ │ │ │ + ldr r0, [r3, r5] │ │ │ │ lsls r0, r1, #1 │ │ │ │ - str r5, [sp, #544] @ 0x220 │ │ │ │ + str r5, [sp, #576] @ 0x240 │ │ │ │ lsls r3, r1, #1 │ │ │ │ - ldr r0, [r3, r4] │ │ │ │ + ldr r0, [r4, r4] │ │ │ │ lsls r0, r1, #1 │ │ │ │ - str r5, [sp, #312] @ 0x138 │ │ │ │ + str r5, [sp, #344] @ 0x158 │ │ │ │ lsls r3, r1, #1 │ │ │ │ - ldr r6, [r3, r3] │ │ │ │ + ldr r6, [r4, r3] │ │ │ │ lsls r0, r1, #1 │ │ │ │ - ldr r6, [r0, #40] @ 0x28 │ │ │ │ + ldr r6, [r1, #40] @ 0x28 │ │ │ │ lsls r1, r1, #1 │ │ │ │ - bgt.n 360724 >::_M_default_append(unsigned int)@@Base+0xddb60> │ │ │ │ + bgt.n 360734 >::_M_default_append(unsigned int)@@Base+0xddb70> │ │ │ │ lsls r3, r1, #1 │ │ │ │ - str r5, [sp, #72] @ 0x48 │ │ │ │ + str r5, [sp, #104] @ 0x68 │ │ │ │ lsls r3, r1, #1 │ │ │ │ - ldr r1, [sp, #80] @ 0x50 │ │ │ │ + ldr r1, [sp, #112] @ 0x70 │ │ │ │ lsls r3, r1, #1 │ │ │ │ - str r4, [sp, #848] @ 0x350 │ │ │ │ + str r4, [sp, #880] @ 0x370 │ │ │ │ lsls r3, r1, #1 │ │ │ │ - ldr r4, [r4, r1] │ │ │ │ + ldr r4, [r5, r1] │ │ │ │ lsls r0, r1, #1 │ │ │ │ - str r4, [sp, #728] @ 0x2d8 │ │ │ │ + str r4, [sp, #760] @ 0x2f8 │ │ │ │ lsls r3, r1, #1 │ │ │ │ - ldr r0, [sp, #880] @ 0x370 │ │ │ │ + ldr r0, [sp, #912] @ 0x390 │ │ │ │ lsls r3, r1, #1 │ │ │ │ - str r4, [sp, #520] @ 0x208 │ │ │ │ + str r4, [sp, #552] @ 0x228 │ │ │ │ lsls r3, r1, #1 │ │ │ │ - ldr r2, [r2, r0] │ │ │ │ + ldr r2, [r3, r0] │ │ │ │ lsls r0, r1, #1 │ │ │ │ - str r4, [sp, #288] @ 0x120 │ │ │ │ + str r4, [sp, #320] @ 0x140 │ │ │ │ lsls r3, r1, #1 │ │ │ │ - ldrsb r0, [r3, r7] │ │ │ │ + ldrsb r0, [r4, r7] │ │ │ │ lsls r0, r1, #1 │ │ │ │ str r3, [sp, #0] │ │ │ │ add r1, sp, #68 @ 0x44 │ │ │ │ ldr r2, [sp, #84] @ 0x54 │ │ │ │ mov r0, r8 │ │ │ │ str r3, [sp, #36] @ 0x24 │ │ │ │ bl 18a0d4 │ │ │ │ @@ -986348,125 +986348,125 @@ │ │ │ │ ldr r1, [sp, #36] @ 0x24 │ │ │ │ add r0, pc │ │ │ │ bl 17e10 │ │ │ │ ldr r2, [sp, #36] @ 0x24 │ │ │ │ b.w 35f0f2 >::_M_default_append(unsigned int)@@Base+0xdc52e> │ │ │ │ nop │ │ │ │ ... │ │ │ │ - str r3, [sp, #584] @ 0x248 │ │ │ │ + str r3, [sp, #616] @ 0x268 │ │ │ │ lsls r3, r1, #1 │ │ │ │ - ldrsb r0, [r4, r4] │ │ │ │ + ldrsb r0, [r5, r4] │ │ │ │ lsls r0, r1, #1 │ │ │ │ - str r3, [sp, #368] @ 0x170 │ │ │ │ + str r3, [sp, #400] @ 0x190 │ │ │ │ lsls r3, r1, #1 │ │ │ │ - ldrsb r2, [r5, r3] │ │ │ │ + ldrsb r2, [r6, r3] │ │ │ │ lsls r0, r1, #1 │ │ │ │ - str r3, [sp, #232] @ 0xe8 │ │ │ │ + str r3, [sp, #264] @ 0x108 │ │ │ │ lsls r3, r1, #1 │ │ │ │ - ldrsb r2, [r1, r3] │ │ │ │ + ldrsb r2, [r2, r3] │ │ │ │ lsls r0, r1, #1 │ │ │ │ - str r3, [sp, #112] @ 0x70 │ │ │ │ + str r3, [sp, #144] @ 0x90 │ │ │ │ lsls r3, r1, #1 │ │ │ │ - str r6, [sp, #312] @ 0x138 │ │ │ │ + str r6, [sp, #344] @ 0x158 │ │ │ │ lsls r3, r1, #1 │ │ │ │ - str r2, [sp, #912] @ 0x390 │ │ │ │ + str r2, [sp, #944] @ 0x3b0 │ │ │ │ lsls r3, r1, #1 │ │ │ │ - ldrsb r4, [r6, r1] │ │ │ │ + ldrsb r4, [r7, r1] │ │ │ │ lsls r0, r1, #1 │ │ │ │ - str r2, [sp, #792] @ 0x318 │ │ │ │ + str r2, [sp, #824] @ 0x338 │ │ │ │ lsls r3, r1, #1 │ │ │ │ - str r6, [sp, #520] @ 0x208 │ │ │ │ + str r6, [sp, #552] @ 0x228 │ │ │ │ lsls r3, r1, #1 │ │ │ │ - str r2, [sp, #528] @ 0x210 │ │ │ │ + str r2, [sp, #560] @ 0x230 │ │ │ │ lsls r3, r1, #1 │ │ │ │ - ldrsb r4, [r2, r0] │ │ │ │ + ldrsb r4, [r3, r0] │ │ │ │ lsls r0, r1, #1 │ │ │ │ - str r2, [sp, #264] @ 0x108 │ │ │ │ + str r2, [sp, #296] @ 0x128 │ │ │ │ lsls r3, r1, #1 │ │ │ │ - strb r2, [r2, r7] │ │ │ │ + strb r2, [r3, r7] │ │ │ │ lsls r0, r1, #1 │ │ │ │ - str r2, [sp, #144] @ 0x90 │ │ │ │ + str r2, [sp, #176] @ 0xb0 │ │ │ │ lsls r3, r1, #1 │ │ │ │ - strb r2, [r6, r6] │ │ │ │ + strb r2, [r7, r6] │ │ │ │ lsls r0, r1, #1 │ │ │ │ - str r2, [sp, #32] │ │ │ │ + str r2, [sp, #64] @ 0x40 │ │ │ │ lsls r3, r1, #1 │ │ │ │ - strb r6, [r2, r6] │ │ │ │ + strb r6, [r3, r6] │ │ │ │ lsls r0, r1, #1 │ │ │ │ - str r1, [sp, #944] @ 0x3b0 │ │ │ │ + str r1, [sp, #976] @ 0x3d0 │ │ │ │ lsls r3, r1, #1 │ │ │ │ - strb r2, [r7, r5] │ │ │ │ + strb r2, [r0, r6] │ │ │ │ lsls r0, r1, #1 │ │ │ │ - str r1, [sp, #832] @ 0x340 │ │ │ │ + str r1, [sp, #864] @ 0x360 │ │ │ │ lsls r3, r1, #1 │ │ │ │ - strb r6, [r3, r5] │ │ │ │ + strb r6, [r4, r5] │ │ │ │ lsls r0, r1, #1 │ │ │ │ - str r1, [sp, #712] @ 0x2c8 │ │ │ │ + str r1, [sp, #744] @ 0x2e8 │ │ │ │ lsls r3, r1, #1 │ │ │ │ - strb r0, [r0, r5] │ │ │ │ + strb r0, [r1, r5] │ │ │ │ lsls r0, r1, #1 │ │ │ │ - str r1, [sp, #592] @ 0x250 │ │ │ │ + str r1, [sp, #624] @ 0x270 │ │ │ │ lsls r3, r1, #1 │ │ │ │ - strb r2, [r4, r4] │ │ │ │ + strb r2, [r5, r4] │ │ │ │ lsls r0, r1, #1 │ │ │ │ - ldrb r2, [r4, #27] │ │ │ │ + ldrb r2, [r5, #27] │ │ │ │ lsls r2, r1, #1 │ │ │ │ - str r1, [sp, #264] @ 0x108 │ │ │ │ + str r1, [sp, #296] @ 0x128 │ │ │ │ lsls r3, r1, #1 │ │ │ │ - strb r2, [r2, r3] │ │ │ │ + strb r2, [r3, r3] │ │ │ │ lsls r0, r1, #1 │ │ │ │ - str r1, [sp, #136] @ 0x88 │ │ │ │ + str r1, [sp, #168] @ 0xa8 │ │ │ │ lsls r3, r1, #1 │ │ │ │ - strb r2, [r6, r2] │ │ │ │ + strb r2, [r7, r2] │ │ │ │ lsls r0, r1, #1 │ │ │ │ - str r1, [sp, #8] │ │ │ │ + str r1, [sp, #40] @ 0x28 │ │ │ │ lsls r3, r1, #1 │ │ │ │ - strb r2, [r2, r2] │ │ │ │ + strb r2, [r3, r2] │ │ │ │ lsls r0, r1, #1 │ │ │ │ - str r0, [sp, #912] @ 0x390 │ │ │ │ + str r0, [sp, #944] @ 0x3b0 │ │ │ │ lsls r3, r1, #1 │ │ │ │ - str r6, [sp, #736] @ 0x2e0 │ │ │ │ + str r6, [sp, #768] @ 0x300 │ │ │ │ lsls r3, r1, #1 │ │ │ │ - str r7, [sp, #96] @ 0x60 │ │ │ │ + str r7, [sp, #128] @ 0x80 │ │ │ │ lsls r3, r1, #1 │ │ │ │ - str r0, [sp, #752] @ 0x2f0 │ │ │ │ + str r0, [sp, #784] @ 0x310 │ │ │ │ lsls r3, r1, #1 │ │ │ │ - str r6, [sp, #608] @ 0x260 │ │ │ │ + str r6, [sp, #640] @ 0x280 │ │ │ │ lsls r3, r1, #1 │ │ │ │ - str r0, [sp, #640] @ 0x280 │ │ │ │ + str r0, [sp, #672] @ 0x2a0 │ │ │ │ lsls r3, r1, #1 │ │ │ │ - str r5, [sp, #592] @ 0x250 │ │ │ │ + str r5, [sp, #624] @ 0x270 │ │ │ │ lsls r3, r1, #1 │ │ │ │ - str r5, [sp, #976] @ 0x3d0 │ │ │ │ + str r5, [sp, #1008] @ 0x3f0 │ │ │ │ lsls r3, r1, #1 │ │ │ │ - str r0, [sp, #480] @ 0x1e0 │ │ │ │ + str r0, [sp, #512] @ 0x200 │ │ │ │ lsls r3, r1, #1 │ │ │ │ - str r5, [sp, #464] @ 0x1d0 │ │ │ │ + str r5, [sp, #496] @ 0x1f0 │ │ │ │ lsls r3, r1, #1 │ │ │ │ - str r0, [sp, #368] @ 0x170 │ │ │ │ + str r0, [sp, #400] @ 0x190 │ │ │ │ lsls r3, r1, #1 │ │ │ │ - strh r4, [r0, #46] @ 0x2e │ │ │ │ + strh r4, [r1, #46] @ 0x2e │ │ │ │ lsls r2, r1, #1 │ │ │ │ - str r7, [sp, #16] │ │ │ │ + str r7, [sp, #48] @ 0x30 │ │ │ │ lsls r3, r1, #1 │ │ │ │ - str r0, [sp, #144] @ 0x90 │ │ │ │ + str r0, [sp, #176] @ 0xb0 │ │ │ │ lsls r3, r1, #1 │ │ │ │ - strh r2, [r6, r6] │ │ │ │ + strh r2, [r7, r6] │ │ │ │ lsls r0, r1, #1 │ │ │ │ - ldrh r4, [r5, #62] @ 0x3e │ │ │ │ + ldrh r4, [r6, #62] @ 0x3e │ │ │ │ lsls r3, r1, #1 │ │ │ │ - strh r4, [r7, r5] │ │ │ │ + strh r4, [r0, r6] │ │ │ │ lsls r0, r1, #1 │ │ │ │ - ldrh r4, [r6, #60] @ 0x3c │ │ │ │ + ldrh r4, [r7, #60] @ 0x3c │ │ │ │ lsls r3, r1, #1 │ │ │ │ - strh r4, [r0, r5] │ │ │ │ + strh r4, [r1, r5] │ │ │ │ lsls r0, r1, #1 │ │ │ │ - ldrh r2, [r7, #58] @ 0x3a │ │ │ │ + ldrh r2, [r0, #60] @ 0x3c │ │ │ │ lsls r3, r1, #1 │ │ │ │ - strh r2, [r1, r4] │ │ │ │ + strh r2, [r2, r4] │ │ │ │ lsls r0, r1, #1 │ │ │ │ stmdb sp!, {r4, r5, r6, r7, r8, r9, sl, fp, lr} │ │ │ │ mov.w ip, #4096 @ 0x1000 │ │ │ │ vpush {d8-d9} │ │ │ │ sub.w ip, sp, ip │ │ │ │ str.w r0, [ip, #3920] @ 0xf50 │ │ │ │ mov sl, r1 │ │ │ │ @@ -986911,78 +986911,78 @@ │ │ │ │ b.n 360dea >::_M_default_append(unsigned int)@@Base+0xde226> │ │ │ │ nop │ │ │ │ ... │ │ │ │ udf #12 │ │ │ │ lsls r3, r2, #1 │ │ │ │ asrs r0, r7, #6 │ │ │ │ movs r0, r0 │ │ │ │ - ldrh r6, [r2, #44] @ 0x2c │ │ │ │ + ldrh r6, [r3, #44] @ 0x2c │ │ │ │ lsls r3, r1, #1 │ │ │ │ - str r6, [r4, r4] │ │ │ │ + str r6, [r5, r4] │ │ │ │ lsls r0, r1, #1 │ │ │ │ - ldrh r0, [r1, #42] @ 0x2a │ │ │ │ + ldrh r0, [r2, #42] @ 0x2a │ │ │ │ lsls r3, r1, #1 │ │ │ │ - str r0, [r3, r3] │ │ │ │ + str r0, [r4, r3] │ │ │ │ lsls r0, r1, #1 │ │ │ │ - str r4, [sp, #664] @ 0x298 │ │ │ │ + str r4, [sp, #696] @ 0x2b8 │ │ │ │ lsls r3, r1, #1 │ │ │ │ - adds.w r0, r6, #78 @ 0x4e │ │ │ │ - ldrh r0, [r0, #36] @ 0x24 │ │ │ │ + adds.w r0, lr, #78 @ 0x4e │ │ │ │ + ldrh r0, [r1, #36] @ 0x24 │ │ │ │ lsls r3, r1, #1 │ │ │ │ - str r0, [r2, r0] │ │ │ │ + str r0, [r3, r0] │ │ │ │ lsls r0, r1, #1 │ │ │ │ bgt.n 3610d0 >::_M_default_append(unsigned int)@@Base+0xde50c> │ │ │ │ lsls r3, r2, #1 │ │ │ │ - ldrh r6, [r0, #34] @ 0x22 │ │ │ │ + ldrh r6, [r1, #34] @ 0x22 │ │ │ │ lsls r3, r1, #1 │ │ │ │ - ldr r7, [pc, #856] @ (3613f4 >::_M_default_append(unsigned int)@@Base+0xde830>) │ │ │ │ + ldr r7, [pc, #888] @ (361414 >::_M_default_append(unsigned int)@@Base+0xde850>) │ │ │ │ lsls r0, r1, #1 │ │ │ │ - ldrh r4, [r5, #32] │ │ │ │ + ldrh r4, [r6, #32] │ │ │ │ lsls r3, r1, #1 │ │ │ │ - ldr r7, [pc, #752] @ (361394 >::_M_default_append(unsigned int)@@Base+0xde7d0>) │ │ │ │ + ldr r7, [pc, #784] @ (3613b4 >::_M_default_append(unsigned int)@@Base+0xde7f0>) │ │ │ │ lsls r0, r1, #1 │ │ │ │ - ldrh r2, [r2, #32] │ │ │ │ + ldrh r2, [r3, #32] │ │ │ │ lsls r3, r1, #1 │ │ │ │ - ldr r7, [pc, #648] @ (361334 >::_M_default_append(unsigned int)@@Base+0xde770>) │ │ │ │ + ldr r7, [pc, #680] @ (361354 >::_M_default_append(unsigned int)@@Base+0xde790>) │ │ │ │ lsls r0, r1, #1 │ │ │ │ - ldrh r6, [r3, #22] │ │ │ │ + ldrh r6, [r4, #22] │ │ │ │ lsls r3, r1, #1 │ │ │ │ - ldr r6, [pc, #440] @ (36126c >::_M_default_append(unsigned int)@@Base+0xde6a8>) │ │ │ │ + ldr r6, [pc, #472] @ (36128c >::_M_default_append(unsigned int)@@Base+0xde6c8>) │ │ │ │ lsls r0, r1, #1 │ │ │ │ - ldrh r4, [r0, #22] │ │ │ │ + ldrh r4, [r1, #22] │ │ │ │ lsls r3, r1, #1 │ │ │ │ - ldr r6, [pc, #336] @ (36120c >::_M_default_append(unsigned int)@@Base+0xde648>) │ │ │ │ + ldr r6, [pc, #368] @ (36122c >::_M_default_append(unsigned int)@@Base+0xde668>) │ │ │ │ lsls r0, r1, #1 │ │ │ │ - ldrh r2, [r5, #20] │ │ │ │ + ldrh r2, [r6, #20] │ │ │ │ lsls r3, r1, #1 │ │ │ │ - ldr r6, [pc, #232] @ (3611ac >::_M_default_append(unsigned int)@@Base+0xde5e8>) │ │ │ │ + ldr r6, [pc, #264] @ (3611cc >::_M_default_append(unsigned int)@@Base+0xde608>) │ │ │ │ lsls r0, r1, #1 │ │ │ │ - ldrh r0, [r2, #20] │ │ │ │ + ldrh r0, [r3, #20] │ │ │ │ lsls r3, r1, #1 │ │ │ │ - ldr r6, [pc, #128] @ (36114c >::_M_default_append(unsigned int)@@Base+0xde588>) │ │ │ │ + ldr r6, [pc, #160] @ (36116c >::_M_default_append(unsigned int)@@Base+0xde5a8>) │ │ │ │ lsls r0, r1, #1 │ │ │ │ - ldrh r6, [r6, #18] │ │ │ │ + ldrh r6, [r7, #18] │ │ │ │ lsls r3, r1, #1 │ │ │ │ - ldr r6, [pc, #24] @ (3610ec >::_M_default_append(unsigned int)@@Base+0xde528>) │ │ │ │ + ldr r6, [pc, #56] @ (36110c >::_M_default_append(unsigned int)@@Base+0xde548>) │ │ │ │ lsls r0, r1, #1 │ │ │ │ - ldrh r4, [r3, #18] │ │ │ │ + ldrh r4, [r4, #18] │ │ │ │ lsls r3, r1, #1 │ │ │ │ - ldr r5, [pc, #944] @ (36148c >::_M_default_append(unsigned int)@@Base+0xde8c8>) │ │ │ │ + ldr r5, [pc, #976] @ (3614ac >::_M_default_append(unsigned int)@@Base+0xde8e8>) │ │ │ │ lsls r0, r1, #1 │ │ │ │ - ldrh r2, [r0, #18] │ │ │ │ + ldrh r2, [r1, #18] │ │ │ │ lsls r3, r1, #1 │ │ │ │ - ldr r5, [pc, #840] @ (36142c >::_M_default_append(unsigned int)@@Base+0xde868>) │ │ │ │ + ldr r5, [pc, #872] @ (36144c >::_M_default_append(unsigned int)@@Base+0xde888>) │ │ │ │ lsls r0, r1, #1 │ │ │ │ - ldrh r0, [r5, #16] │ │ │ │ + ldrh r0, [r6, #16] │ │ │ │ lsls r3, r1, #1 │ │ │ │ - ldr r5, [pc, #736] @ (3613cc >::_M_default_append(unsigned int)@@Base+0xde808>) │ │ │ │ + ldr r5, [pc, #768] @ (3613ec >::_M_default_append(unsigned int)@@Base+0xde828>) │ │ │ │ lsls r0, r1, #1 │ │ │ │ - ldrh r6, [r1, #16] │ │ │ │ + ldrh r6, [r2, #16] │ │ │ │ lsls r3, r1, #1 │ │ │ │ - ldr r5, [pc, #632] @ (36136c >::_M_default_append(unsigned int)@@Base+0xde7a8>) │ │ │ │ + ldr r5, [pc, #664] @ (36138c >::_M_default_append(unsigned int)@@Base+0xde7c8>) │ │ │ │ lsls r0, r1, #1 │ │ │ │ ldr r0, [sp, #212] @ 0xd4 │ │ │ │ add r5, sp, #68 @ 0x44 │ │ │ │ str r0, [sp, #40] @ 0x28 │ │ │ │ vmov.f64 d1, d9 │ │ │ │ ldr r0, [sp, #208] @ 0xd0 │ │ │ │ vmov.f64 d0, d8 │ │ │ │ @@ -987036,25 +987036,25 @@ │ │ │ │ bl 17c90 │ │ │ │ ldr r0, [pc, #32] @ (3611ac >::_M_default_append(unsigned int)@@Base+0xde5e8>) │ │ │ │ mov r1, r4 │ │ │ │ add r0, pc │ │ │ │ bl 17e10 │ │ │ │ b.n 360dea >::_M_default_append(unsigned int)@@Base+0xde226> │ │ │ │ blx 1172c <__stack_chk_fail@plt> │ │ │ │ - ldrh r4, [r1, #8] │ │ │ │ + ldrh r4, [r2, #8] │ │ │ │ lsls r3, r1, #1 │ │ │ │ - ldr r4, [pc, #624] @ (361410 >::_M_default_append(unsigned int)@@Base+0xde84c>) │ │ │ │ + ldr r4, [pc, #656] @ (361430 >::_M_default_append(unsigned int)@@Base+0xde86c>) │ │ │ │ lsls r0, r1, #1 │ │ │ │ - ldrh r2, [r6, #6] │ │ │ │ + ldrh r2, [r7, #6] │ │ │ │ lsls r3, r1, #1 │ │ │ │ - ldr r4, [pc, #520] @ (3613b0 >::_M_default_append(unsigned int)@@Base+0xde7ec>) │ │ │ │ + ldr r4, [pc, #552] @ (3613d0 >::_M_default_append(unsigned int)@@Base+0xde80c>) │ │ │ │ lsls r0, r1, #1 │ │ │ │ - ldrh r0, [r3, #6] │ │ │ │ + ldrh r0, [r4, #6] │ │ │ │ lsls r3, r1, #1 │ │ │ │ - ldr r4, [pc, #416] @ (361350 >::_M_default_append(unsigned int)@@Base+0xde78c>) │ │ │ │ + ldr r4, [pc, #448] @ (361370 >::_M_default_append(unsigned int)@@Base+0xde7ac>) │ │ │ │ lsls r0, r1, #1 │ │ │ │ stmdb sp!, {r4, r5, r6, r7, r8, r9, sl, fp, lr} │ │ │ │ mov.w ip, #4096 @ 0x1000 │ │ │ │ vpush {d8-d9} │ │ │ │ sub.w ip, sp, ip │ │ │ │ str.w r0, [ip, #2912] @ 0xb60 │ │ │ │ subw sp, sp, #1132 @ 0x46c │ │ │ │ @@ -987397,65 +987397,65 @@ │ │ │ │ b.n 36141a >::_M_default_append(unsigned int)@@Base+0xde856> │ │ │ │ blx 1172c <__stack_chk_fail@plt> │ │ │ │ nop │ │ │ │ asrs r0, r7, #6 │ │ │ │ movs r0, r0 │ │ │ │ bhi.n 3615dc >::_M_default_append(unsigned int)@@Base+0xdea18> │ │ │ │ lsls r3, r2, #1 │ │ │ │ - stmia r7!, {r1, r2, r3, r5, r7} │ │ │ │ + stmia r7!, {r1, r2, r4, r5, r7} │ │ │ │ lsls r0, r1, #1 │ │ │ │ - strh r0, [r1, #14] │ │ │ │ + strh r0, [r2, #14] │ │ │ │ lsls r3, r1, #1 │ │ │ │ - ldrh r2, [r0, #62] @ 0x3e │ │ │ │ + ldrh r2, [r1, #62] @ 0x3e │ │ │ │ lsls r3, r1, #1 │ │ │ │ - ldrsh r0, [r7, r2] │ │ │ │ + ldrsh r0, [r0, r3] │ │ │ │ lsls r4, r1, #1 │ │ │ │ - strh r2, [r0, #62] @ 0x3e │ │ │ │ + strh r2, [r1, #62] @ 0x3e │ │ │ │ lsls r3, r1, #1 │ │ │ │ - ldrh r6, [r7, #58] @ 0x3a │ │ │ │ + ldrh r6, [r0, #60] @ 0x3c │ │ │ │ lsls r3, r1, #1 │ │ │ │ bvc.n 361634 >::_M_default_append(unsigned int)@@Base+0xdea70> │ │ │ │ lsls r3, r2, #1 │ │ │ │ - ldmia r7, {r1, r3, r4, r7} │ │ │ │ + ldmia r7, {r1, r5, r7} │ │ │ │ lsls r2, r1, #1 │ │ │ │ - ldrh r6, [r6, #58] @ 0x3a │ │ │ │ + ldrh r6, [r7, #58] @ 0x3a │ │ │ │ lsls r3, r1, #1 │ │ │ │ - add r2, sp, #280 @ 0x118 │ │ │ │ + add r2, sp, #312 @ 0x138 │ │ │ │ lsls r2, r1, #1 │ │ │ │ - ldmia r7!, {r3, r5, r6} │ │ │ │ + ldmia r7!, {r4, r5, r6} │ │ │ │ lsls r2, r1, #1 │ │ │ │ - ldrh r0, [r7, #56] @ 0x38 │ │ │ │ + ldrh r0, [r0, #58] @ 0x3a │ │ │ │ lsls r3, r1, #1 │ │ │ │ - ldrh r2, [r4, #60] @ 0x3c │ │ │ │ + ldrh r2, [r5, #60] @ 0x3c │ │ │ │ lsls r3, r1, #1 │ │ │ │ - strh r0, [r6, #48] @ 0x30 │ │ │ │ + strh r0, [r7, #48] @ 0x30 │ │ │ │ lsls r3, r1, #1 │ │ │ │ - ldrh r2, [r1, #56] @ 0x38 │ │ │ │ + ldrh r2, [r2, #56] @ 0x38 │ │ │ │ lsls r3, r1, #1 │ │ │ │ - add r0, sp, #976 @ 0x3d0 │ │ │ │ + add r0, sp, #1008 @ 0x3f0 │ │ │ │ lsls r2, r1, #1 │ │ │ │ - strh r6, [r1, #46] @ 0x2e │ │ │ │ + strh r6, [r2, #46] @ 0x2e │ │ │ │ lsls r3, r1, #1 │ │ │ │ - ldrh r2, [r3, #48] @ 0x30 │ │ │ │ + ldrh r2, [r4, #48] @ 0x30 │ │ │ │ lsls r3, r1, #1 │ │ │ │ - strh r0, [r0, #44] @ 0x2c │ │ │ │ + strh r0, [r1, #44] @ 0x2c │ │ │ │ lsls r3, r1, #1 │ │ │ │ - ldrh r4, [r1, #44] @ 0x2c │ │ │ │ + ldrh r4, [r2, #44] @ 0x2c │ │ │ │ lsls r3, r1, #1 │ │ │ │ - strh r4, [r3, #42] @ 0x2a │ │ │ │ + strh r4, [r4, #42] @ 0x2a │ │ │ │ lsls r3, r1, #1 │ │ │ │ - ldrh r0, [r3, #38] @ 0x26 │ │ │ │ + ldrh r0, [r4, #38] @ 0x26 │ │ │ │ lsls r3, r1, #1 │ │ │ │ - strh r6, [r6, #40] @ 0x28 │ │ │ │ + strh r6, [r7, #40] @ 0x28 │ │ │ │ lsls r3, r1, #1 │ │ │ │ - ldr r0, [pc, #792] @ (3618e4 >::_M_default_append(unsigned int)@@Base+0xded20>) │ │ │ │ + ldr r0, [pc, #824] @ (361904 >::_M_default_append(unsigned int)@@Base+0xded40>) │ │ │ │ lsls r0, r1, #1 │ │ │ │ - strh r4, [r3, #40] @ 0x28 │ │ │ │ + strh r4, [r4, #40] @ 0x28 │ │ │ │ lsls r3, r1, #1 │ │ │ │ - ldrh r4, [r6, #44] @ 0x2c │ │ │ │ + ldrh r4, [r7, #44] @ 0x2c │ │ │ │ lsls r3, r1, #1 │ │ │ │ stmdb sp!, {r4, r5, r6, r7, r8, r9, sl, fp, lr} │ │ │ │ mov.w ip, #4096 @ 0x1000 │ │ │ │ sub.w ip, sp, ip │ │ │ │ str.w r0, [ip, #2936] @ 0xb78 │ │ │ │ mov r9, r2 │ │ │ │ ldr.w r2, [pc, #1296] @ 361af8 >::_M_default_append(unsigned int)@@Base+0xdef34> │ │ │ │ @@ -987954,103 +987954,103 @@ │ │ │ │ ldr r3, [sp, #52] @ 0x34 │ │ │ │ b.n 361676 >::_M_default_append(unsigned int)@@Base+0xdeab2> │ │ │ │ blx 1172c <__stack_chk_fail@plt> │ │ │ │ bmi.n 361b34 >::_M_default_append(unsigned int)@@Base+0xdef70> │ │ │ │ lsls r3, r2, #1 │ │ │ │ asrs r0, r7, #6 │ │ │ │ movs r0, r0 │ │ │ │ - ldrh r2, [r5, #42] @ 0x2a │ │ │ │ + ldrh r2, [r6, #42] @ 0x2a │ │ │ │ lsls r3, r1, #1 │ │ │ │ - ldrh r0, [r4, #42] @ 0x2a │ │ │ │ + ldrh r0, [r5, #42] @ 0x2a │ │ │ │ lsls r3, r1, #1 │ │ │ │ - strh r4, [r0, #32] │ │ │ │ + strh r4, [r1, #32] │ │ │ │ lsls r3, r1, #1 │ │ │ │ - ldrh r2, [r4, #42] @ 0x2a │ │ │ │ + ldrh r2, [r5, #42] @ 0x2a │ │ │ │ lsls r3, r1, #1 │ │ │ │ bcc.n 361a30 >::_M_default_append(unsigned int)@@Base+0xdee6c> │ │ │ │ lsls r3, r2, #1 │ │ │ │ - ldrh r4, [r4, #42] @ 0x2a │ │ │ │ + ldrh r4, [r5, #42] @ 0x2a │ │ │ │ lsls r3, r1, #1 │ │ │ │ - ldrh r4, [r7, #46] @ 0x2e │ │ │ │ + ldrh r4, [r0, #48] @ 0x30 │ │ │ │ lsls r3, r1, #1 │ │ │ │ - ldrsb r0, [r4, r1] │ │ │ │ + ldrsb r0, [r5, r1] │ │ │ │ lsls r6, r1, #1 │ │ │ │ - ldrh r6, [r2, #50] @ 0x32 │ │ │ │ + ldrh r6, [r3, #50] @ 0x32 │ │ │ │ lsls r3, r1, #1 │ │ │ │ - strh r0, [r6, #22] │ │ │ │ + strh r0, [r7, #22] │ │ │ │ lsls r3, r1, #1 │ │ │ │ - ldrh r0, [r7, #48] @ 0x30 │ │ │ │ + ldrh r0, [r0, #50] @ 0x32 │ │ │ │ lsls r3, r1, #1 │ │ │ │ - strh r6, [r2, #24] │ │ │ │ + strh r6, [r3, #24] │ │ │ │ lsls r3, r1, #1 │ │ │ │ - strh r2, [r4, #16] │ │ │ │ + strh r2, [r5, #16] │ │ │ │ lsls r3, r1, #1 │ │ │ │ - ldrh r4, [r0, #44] @ 0x2c │ │ │ │ + ldrh r4, [r1, #44] @ 0x2c │ │ │ │ lsls r3, r1, #1 │ │ │ │ - strh r0, [r1, #16] │ │ │ │ + strh r0, [r2, #16] │ │ │ │ lsls r3, r1, #1 │ │ │ │ - ldrh r2, [r6, #24] │ │ │ │ + ldrh r2, [r7, #24] │ │ │ │ lsls r3, r1, #1 │ │ │ │ - strh r0, [r6, #16] │ │ │ │ + strh r0, [r7, #16] │ │ │ │ lsls r3, r1, #1 │ │ │ │ - strh r6, [r0, #10] │ │ │ │ + strh r6, [r1, #10] │ │ │ │ lsls r3, r1, #1 │ │ │ │ - strh r6, [r7, #12] │ │ │ │ + strh r6, [r0, #14] │ │ │ │ lsls r3, r1, #1 │ │ │ │ - ldrh r0, [r5, #38] @ 0x26 │ │ │ │ + ldrh r0, [r6, #38] @ 0x26 │ │ │ │ lsls r3, r1, #1 │ │ │ │ - strh r0, [r4, #6] │ │ │ │ + strh r0, [r5, #6] │ │ │ │ lsls r3, r1, #1 │ │ │ │ - add r0, lr │ │ │ │ + add r0, pc │ │ │ │ lsls r0, r1, #1 │ │ │ │ - strh r2, [r0, #6] │ │ │ │ + strh r2, [r1, #6] │ │ │ │ lsls r3, r1, #1 │ │ │ │ - ldrh r2, [r1, #26] │ │ │ │ + ldrh r2, [r2, #26] │ │ │ │ lsls r3, r1, #1 │ │ │ │ - strh r2, [r3, #4] │ │ │ │ + strh r2, [r4, #4] │ │ │ │ lsls r3, r1, #1 │ │ │ │ - add r2, r5 │ │ │ │ + add r2, r6 │ │ │ │ lsls r0, r1, #1 │ │ │ │ - strh r4, [r7, #2] │ │ │ │ + strh r4, [r0, #4] │ │ │ │ lsls r3, r1, #1 │ │ │ │ - stmia r7!, {r2, r7} │ │ │ │ + stmia r7!, {r2, r3, r7} │ │ │ │ lsls r7, r0, #1 │ │ │ │ - ldrh r2, [r5, #26] │ │ │ │ + ldrh r2, [r6, #26] │ │ │ │ lsls r3, r1, #1 │ │ │ │ - strh r2, [r2, #2] │ │ │ │ + strh r2, [r3, #2] │ │ │ │ lsls r3, r1, #1 │ │ │ │ - ldrh r0, [r0, #16] │ │ │ │ + ldrh r0, [r1, #16] │ │ │ │ lsls r3, r1, #1 │ │ │ │ - strh r0, [r5, #0] │ │ │ │ + strh r0, [r6, #0] │ │ │ │ lsls r3, r1, #1 │ │ │ │ - ldrh r0, [r4, #16] │ │ │ │ + ldrh r0, [r5, #16] │ │ │ │ lsls r3, r1, #1 │ │ │ │ - strh r0, [r1, #0] │ │ │ │ + strh r0, [r2, #0] │ │ │ │ lsls r3, r1, #1 │ │ │ │ - ldrh r2, [r5, #18] │ │ │ │ + ldrh r2, [r6, #18] │ │ │ │ lsls r3, r1, #1 │ │ │ │ - ldrb r6, [r5, #31] │ │ │ │ + ldrb r6, [r6, #31] │ │ │ │ lsls r3, r1, #1 │ │ │ │ - ldrh r0, [r0, #22] │ │ │ │ + ldrh r0, [r1, #22] │ │ │ │ lsls r3, r1, #1 │ │ │ │ - ldrb r4, [r2, #31] │ │ │ │ + ldrb r4, [r3, #31] │ │ │ │ lsls r3, r1, #1 │ │ │ │ - muls r4, r4 │ │ │ │ + muls r4, r5 │ │ │ │ lsls r0, r1, #1 │ │ │ │ - ldrb r6, [r6, #30] │ │ │ │ + ldrb r6, [r7, #30] │ │ │ │ lsls r3, r1, #1 │ │ │ │ - muls r6, r0 │ │ │ │ + muls r6, r1 │ │ │ │ lsls r0, r1, #1 │ │ │ │ - ldrb r0, [r3, #30] │ │ │ │ + ldrb r0, [r4, #30] │ │ │ │ lsls r3, r1, #1 │ │ │ │ - orrs r0, r5 │ │ │ │ + orrs r0, r6 │ │ │ │ lsls r0, r1, #1 │ │ │ │ - ldrb r2, [r7, #29] │ │ │ │ + ldrb r2, [r0, #30] │ │ │ │ lsls r3, r1, #1 │ │ │ │ - orrs r2, r1 │ │ │ │ + orrs r2, r2 │ │ │ │ lsls r0, r1, #1 │ │ │ │ stmdb sp!, {r4, r5, r6, r7, r8, r9, sl, fp, lr} │ │ │ │ mov.w ip, #4096 @ 0x1000 │ │ │ │ vpush {d8-d11} │ │ │ │ sub.w ip, sp, ip │ │ │ │ str.w r0, [ip, #2856] @ 0xb28 │ │ │ │ mov r8, r2 │ │ │ │ @@ -988532,81 +988532,81 @@ │ │ │ │ cmp r6, r5 │ │ │ │ strb r5, [r7, r1] │ │ │ │ ... │ │ │ │ ldmia r6!, {r3, r4, r5} │ │ │ │ lsls r3, r2, #1 │ │ │ │ asrs r0, r7, #6 │ │ │ │ movs r0, r0 │ │ │ │ - movs r1, #140 @ 0x8c │ │ │ │ + movs r1, #148 @ 0x94 │ │ │ │ lsls r1, r1, #1 │ │ │ │ - ldrh r6, [r6, #16] │ │ │ │ + ldrh r6, [r7, #16] │ │ │ │ lsls r3, r1, #1 │ │ │ │ - ldrb r2, [r3, #24] │ │ │ │ + ldrb r2, [r4, #24] │ │ │ │ lsls r3, r1, #1 │ │ │ │ - ldrh r4, [r0, #18] │ │ │ │ + ldrh r4, [r1, #18] │ │ │ │ lsls r3, r1, #1 │ │ │ │ ldmia r5, {r1, r5, r7} │ │ │ │ lsls r3, r2, #1 │ │ │ │ - strh r0, [r2, #16] │ │ │ │ + strh r0, [r3, #16] │ │ │ │ lsls r3, r1, #1 │ │ │ │ - strb r4, [r0, #29] │ │ │ │ + strb r4, [r1, #29] │ │ │ │ lsls r3, r1, #1 │ │ │ │ - strb r4, [r6, r0] │ │ │ │ + strb r4, [r7, r0] │ │ │ │ lsls r4, r1, #1 │ │ │ │ - stmia r5!, {r2, r4, r7} │ │ │ │ + stmia r5!, {r2, r3, r4, r7} │ │ │ │ lsls r2, r1, #1 │ │ │ │ - ldrb r6, [r7, #20] │ │ │ │ + ldrb r6, [r0, #21] │ │ │ │ lsls r3, r1, #1 │ │ │ │ - ldrh r2, [r3, #14] │ │ │ │ + ldrh r2, [r4, #14] │ │ │ │ lsls r3, r1, #1 │ │ │ │ - strh r4, [r3, #40] @ 0x28 │ │ │ │ + strh r4, [r4, #40] @ 0x28 │ │ │ │ lsls r3, r1, #1 │ │ │ │ - stmia r5!, {r1, r3, r4} │ │ │ │ + stmia r5!, {r1, r5} │ │ │ │ lsls r2, r1, #1 │ │ │ │ - strh r2, [r5, #38] @ 0x26 │ │ │ │ + strh r2, [r6, #38] @ 0x26 │ │ │ │ lsls r3, r1, #1 │ │ │ │ - ldr r7, [pc, #528] @ (362344 >::_M_default_append(unsigned int)@@Base+0xdf780>) │ │ │ │ + ldr r7, [pc, #560] @ (362364 >::_M_default_append(unsigned int)@@Base+0xdf7a0>) │ │ │ │ lsls r6, r1, #1 │ │ │ │ - ldrh r6, [r1, #12] │ │ │ │ + ldrh r6, [r2, #12] │ │ │ │ lsls r3, r1, #1 │ │ │ │ - ldrb r2, [r4, #13] │ │ │ │ + ldrb r2, [r5, #13] │ │ │ │ lsls r3, r1, #1 │ │ │ │ - ldrh r0, [r0, #8] │ │ │ │ + ldrh r0, [r1, #8] │ │ │ │ lsls r3, r1, #1 │ │ │ │ - ldr r6, [sp, #216] @ 0xd8 │ │ │ │ + ldr r6, [sp, #248] @ 0xf8 │ │ │ │ lsls r2, r1, #1 │ │ │ │ - ldr r6, [sp, #112] @ 0x70 │ │ │ │ + ldr r6, [sp, #144] @ 0x90 │ │ │ │ lsls r2, r1, #1 │ │ │ │ - ldrb r6, [r1, #12] │ │ │ │ + ldrb r6, [r2, #12] │ │ │ │ lsls r3, r1, #1 │ │ │ │ - ldrh r6, [r4, #2] │ │ │ │ + ldrh r6, [r5, #2] │ │ │ │ lsls r3, r1, #1 │ │ │ │ - ldrb r4, [r4, #9] │ │ │ │ + ldrb r4, [r5, #9] │ │ │ │ lsls r3, r1, #1 │ │ │ │ - strh r0, [r0, #60] @ 0x3c │ │ │ │ + strh r0, [r1, #60] @ 0x3c │ │ │ │ lsls r3, r1, #1 │ │ │ │ - ldrb r4, [r4, #8] │ │ │ │ + ldrb r4, [r5, #8] │ │ │ │ lsls r3, r1, #1 │ │ │ │ - strh r4, [r0, #56] @ 0x38 │ │ │ │ + strh r4, [r1, #56] @ 0x38 │ │ │ │ lsls r3, r1, #1 │ │ │ │ - ldrb r0, [r0, #8] │ │ │ │ + ldrb r0, [r1, #8] │ │ │ │ lsls r3, r1, #1 │ │ │ │ - strh r6, [r6, #46] @ 0x2e │ │ │ │ + strh r6, [r7, #46] @ 0x2e │ │ │ │ lsls r3, r1, #1 │ │ │ │ - ldrb r2, [r1, #7] │ │ │ │ + ldrb r2, [r2, #7] │ │ │ │ lsls r3, r1, #1 │ │ │ │ - strh r2, [r6, #48] @ 0x30 │ │ │ │ + strh r2, [r7, #48] @ 0x30 │ │ │ │ lsls r3, r1, #1 │ │ │ │ - ldrb r6, [r4, #6] │ │ │ │ + ldrb r6, [r5, #6] │ │ │ │ lsls r3, r1, #1 │ │ │ │ - subs r5, #54 @ 0x36 │ │ │ │ + subs r5, #62 @ 0x3e │ │ │ │ lsls r0, r1, #1 │ │ │ │ - ldrb r4, [r1, #6] │ │ │ │ + ldrb r4, [r2, #6] │ │ │ │ lsls r3, r1, #1 │ │ │ │ - subs r5, #28 │ │ │ │ + subs r5, #36 @ 0x24 │ │ │ │ lsls r0, r1, #1 │ │ │ │ mov fp, r0 │ │ │ │ ldr r0, [pc, #116] @ (3621f8 >::_M_default_append(unsigned int)@@Base+0xdf634>) │ │ │ │ movw r1, #273 @ 0x111 │ │ │ │ add r0, pc │ │ │ │ adds r0, #12 │ │ │ │ bl 17c90 │ │ │ │ @@ -988646,29 +988646,29 @@ │ │ │ │ ldr r0, [pc, #44] @ (362214 >::_M_default_append(unsigned int)@@Base+0xdf650>) │ │ │ │ mov.w r1, #4294967295 @ 0xffffffff │ │ │ │ add r0, pc │ │ │ │ bl 17e10 │ │ │ │ b.n 361c62 >::_M_default_append(unsigned int)@@Base+0xdf09e> │ │ │ │ blx 1172c <__stack_chk_fail@plt> │ │ │ │ nop │ │ │ │ - ldrb r0, [r2, #3] │ │ │ │ + ldrb r0, [r3, #3] │ │ │ │ lsls r3, r1, #1 │ │ │ │ - subs r4, #96 @ 0x60 │ │ │ │ + subs r4, #104 @ 0x68 │ │ │ │ lsls r0, r1, #1 │ │ │ │ - ldrb r4, [r6, #2] │ │ │ │ + ldrb r4, [r7, #2] │ │ │ │ lsls r3, r1, #1 │ │ │ │ - subs r4, #68 @ 0x44 │ │ │ │ + subs r4, #76 @ 0x4c │ │ │ │ lsls r0, r1, #1 │ │ │ │ - ldrb r0, [r3, #2] │ │ │ │ + ldrb r0, [r4, #2] │ │ │ │ lsls r3, r1, #1 │ │ │ │ - subs r4, #40 @ 0x28 │ │ │ │ + subs r4, #48 @ 0x30 │ │ │ │ lsls r0, r1, #1 │ │ │ │ - ldrb r4, [r7, #1] │ │ │ │ + ldrb r4, [r0, #2] │ │ │ │ lsls r3, r1, #1 │ │ │ │ - subs r4, #10 │ │ │ │ + subs r4, #18 │ │ │ │ lsls r0, r1, #1 │ │ │ │ stmdb sp!, {r4, r5, r6, r7, r8, r9, sl, fp, lr} │ │ │ │ mov.w ip, #4096 @ 0x1000 │ │ │ │ sub.w ip, sp, ip │ │ │ │ str.w r0, [ip, #3816] @ 0xee8 │ │ │ │ ldr.w r1, [pc, #3108] @ 362e50 >::_M_default_append(unsigned int)@@Base+0xe028c> │ │ │ │ sub sp, #244 @ 0xf4 │ │ │ │ @@ -989821,155 +989821,155 @@ │ │ │ │ mvn.w sl, #1 │ │ │ │ b.w 3622e6 >::_M_default_append(unsigned int)@@Base+0xdf722> │ │ │ │ nop │ │ │ │ stmia r7!, {r3, r4, r6, r7} │ │ │ │ lsls r3, r2, #1 │ │ │ │ asrs r0, r7, #6 │ │ │ │ movs r0, r0 │ │ │ │ - strh r6, [r0, #48] @ 0x30 │ │ │ │ + strh r6, [r1, #48] @ 0x30 │ │ │ │ lsls r3, r1, #1 │ │ │ │ - strb r0, [r1, #6] │ │ │ │ + strb r0, [r2, #6] │ │ │ │ lsls r3, r1, #1 │ │ │ │ - strb r6, [r0, #30] │ │ │ │ + strb r6, [r1, #30] │ │ │ │ lsls r3, r1, #1 │ │ │ │ - subs r3, #20 │ │ │ │ + subs r3, #28 │ │ │ │ lsls r0, r1, #1 │ │ │ │ stmia r7!, {r1, r2, r3, r4} │ │ │ │ lsls r3, r2, #1 │ │ │ │ - strh r2, [r1, #44] @ 0x2c │ │ │ │ + strh r2, [r2, #44] @ 0x2c │ │ │ │ lsls r3, r1, #1 │ │ │ │ - movs r0, #216 @ 0xd8 │ │ │ │ + movs r0, #224 @ 0xe0 │ │ │ │ lsls r3, r1, #1 │ │ │ │ - movs r0, #240 @ 0xf0 │ │ │ │ + movs r0, #248 @ 0xf8 │ │ │ │ lsls r3, r1, #1 │ │ │ │ - strb r6, [r0, #28] │ │ │ │ + strb r6, [r1, #28] │ │ │ │ lsls r3, r1, #1 │ │ │ │ - subs r2, #148 @ 0x94 │ │ │ │ + subs r2, #156 @ 0x9c │ │ │ │ lsls r0, r1, #1 │ │ │ │ - strh r6, [r3, #40] @ 0x28 │ │ │ │ + strh r6, [r4, #40] @ 0x28 │ │ │ │ lsls r3, r1, #1 │ │ │ │ - strb r0, [r1, #27] │ │ │ │ + strb r0, [r2, #27] │ │ │ │ lsls r3, r1, #1 │ │ │ │ - subs r2, #86 @ 0x56 │ │ │ │ + subs r2, #94 @ 0x5e │ │ │ │ lsls r0, r1, #1 │ │ │ │ - strb r2, [r5, #26] │ │ │ │ + strb r2, [r6, #26] │ │ │ │ lsls r3, r1, #1 │ │ │ │ - strh r0, [r1, #36] @ 0x24 │ │ │ │ + strh r0, [r2, #36] @ 0x24 │ │ │ │ lsls r3, r1, #1 │ │ │ │ - ldrb r4, [r2, #11] │ │ │ │ + ldrb r4, [r3, #11] │ │ │ │ lsls r3, r1, #1 │ │ │ │ - strb r6, [r2, #22] │ │ │ │ + strb r6, [r3, #22] │ │ │ │ lsls r3, r1, #1 │ │ │ │ - subs r1, #36 @ 0x24 │ │ │ │ + subs r1, #44 @ 0x2c │ │ │ │ lsls r0, r1, #1 │ │ │ │ - ldrb r4, [r0, #7] │ │ │ │ + ldrb r4, [r1, #7] │ │ │ │ lsls r3, r1, #1 │ │ │ │ - strb r6, [r0, #21] │ │ │ │ + strb r6, [r1, #21] │ │ │ │ lsls r3, r1, #1 │ │ │ │ - subs r0, #208 @ 0xd0 │ │ │ │ + subs r0, #216 @ 0xd8 │ │ │ │ lsls r0, r1, #1 │ │ │ │ - subs r4, r4, #3 │ │ │ │ + subs r4, r5, #3 │ │ │ │ lsls r3, r1, #1 │ │ │ │ - subs r4, r7, #3 │ │ │ │ + subs r4, r0, #4 │ │ │ │ lsls r3, r1, #1 │ │ │ │ - strb r4, [r7, #19] │ │ │ │ + strb r4, [r0, #20] │ │ │ │ lsls r3, r1, #1 │ │ │ │ - subs r0, #138 @ 0x8a │ │ │ │ + subs r0, #146 @ 0x92 │ │ │ │ lsls r0, r1, #1 │ │ │ │ - strb r6, [r3, #19] │ │ │ │ + strb r6, [r4, #19] │ │ │ │ lsls r3, r1, #1 │ │ │ │ - strh r6, [r4, #24] │ │ │ │ + strh r6, [r5, #24] │ │ │ │ lsls r3, r1, #1 │ │ │ │ - strb r4, [r7, #18] │ │ │ │ + strb r4, [r0, #19] │ │ │ │ lsls r3, r1, #1 │ │ │ │ - subs r0, #74 @ 0x4a │ │ │ │ + subs r0, #82 @ 0x52 │ │ │ │ lsls r0, r1, #1 │ │ │ │ - ldr r3, [pc, #352] @ (363030 >::_M_default_append(unsigned int)@@Base+0xe046c>) │ │ │ │ + ldr r3, [pc, #384] @ (363050 >::_M_default_append(unsigned int)@@Base+0xe048c>) │ │ │ │ lsls r3, r1, #1 │ │ │ │ - ldr r3, [pc, #64] @ (362f14 >::_M_default_append(unsigned int)@@Base+0xe0350>) │ │ │ │ + ldr r3, [pc, #96] @ (362f34 >::_M_default_append(unsigned int)@@Base+0xe0370>) │ │ │ │ lsls r4, r1, #1 │ │ │ │ - strb r4, [r7, #16] │ │ │ │ + strb r4, [r0, #17] │ │ │ │ lsls r3, r1, #1 │ │ │ │ - strh r4, [r4, #20] │ │ │ │ + strh r4, [r5, #20] │ │ │ │ lsls r3, r1, #1 │ │ │ │ - strb r4, [r1, #16] │ │ │ │ + strb r4, [r2, #16] │ │ │ │ lsls r3, r1, #1 │ │ │ │ - adds r7, #154 @ 0x9a │ │ │ │ + adds r7, #162 @ 0xa2 │ │ │ │ lsls r0, r1, #1 │ │ │ │ - strh r4, [r0, #20] │ │ │ │ + strh r4, [r1, #20] │ │ │ │ lsls r3, r1, #1 │ │ │ │ - cbnz r0, 362f2c >::_M_default_append(unsigned int)@@Base+0xe0368> │ │ │ │ + cbnz r0, 362f2e >::_M_default_append(unsigned int)@@Base+0xe036a> │ │ │ │ lsls r3, r1, #1 │ │ │ │ - bvc.n 362dfc >::_M_default_append(unsigned int)@@Base+0xe0238> │ │ │ │ + bvc.n 362e0c >::_M_default_append(unsigned int)@@Base+0xe0248> │ │ │ │ lsls r5, r1, #1 │ │ │ │ - strb r2, [r1, #16] │ │ │ │ + strb r2, [r2, #16] │ │ │ │ lsls r3, r1, #1 │ │ │ │ - strb r2, [r5, #11] │ │ │ │ + strb r2, [r6, #11] │ │ │ │ lsls r3, r1, #1 │ │ │ │ - strh r2, [r1, #14] │ │ │ │ + strh r2, [r2, #14] │ │ │ │ lsls r3, r1, #1 │ │ │ │ - cbz r2, 362f3e >::_M_default_append(unsigned int)@@Base+0xe037a> │ │ │ │ + sxth r2, r0 │ │ │ │ lsls r0, r1, #1 │ │ │ │ - strh r0, [r6, #24] │ │ │ │ + strh r0, [r7, #24] │ │ │ │ lsls r3, r1, #1 │ │ │ │ - strb r4, [r7, #9] │ │ │ │ + strb r4, [r0, #10] │ │ │ │ lsls r3, r1, #1 │ │ │ │ - strh r6, [r7, #24] │ │ │ │ + strh r6, [r0, #26] │ │ │ │ lsls r3, r1, #1 │ │ │ │ - strb r4, [r3, #26] │ │ │ │ + strb r4, [r4, #26] │ │ │ │ lsls r3, r1, #1 │ │ │ │ - strh r2, [r7, #16] │ │ │ │ + strh r2, [r0, #18] │ │ │ │ lsls r3, r1, #1 │ │ │ │ - strh r0, [r0, #18] │ │ │ │ + strh r0, [r1, #18] │ │ │ │ lsls r3, r1, #1 │ │ │ │ - adds r1, #144 @ 0x90 │ │ │ │ + adds r1, #152 @ 0x98 │ │ │ │ lsls r1, r1, #1 │ │ │ │ - ldrb r0, [r4, #26] │ │ │ │ + ldrb r0, [r5, #26] │ │ │ │ lsls r3, r1, #1 │ │ │ │ - ldrb r0, [r0, #26] │ │ │ │ + ldrb r0, [r1, #26] │ │ │ │ lsls r3, r1, #1 │ │ │ │ - bcs.n 362e78 >::_M_default_append(unsigned int)@@Base+0xe02b4> │ │ │ │ + bcs.n 362e88 >::_M_default_append(unsigned int)@@Base+0xe02c4> │ │ │ │ lsls r7, r0, #1 │ │ │ │ - strb r6, [r5, #18] │ │ │ │ + strb r6, [r6, #18] │ │ │ │ lsls r3, r1, #1 │ │ │ │ - ldrb r6, [r2, #26] │ │ │ │ + ldrb r6, [r3, #26] │ │ │ │ lsls r1, r1, #1 │ │ │ │ - ldr r4, [r6, #116] @ 0x74 │ │ │ │ + ldr r4, [r7, #116] @ 0x74 │ │ │ │ lsls r3, r1, #1 │ │ │ │ - strh r6, [r2, #22] │ │ │ │ + strh r6, [r3, #22] │ │ │ │ lsls r3, r1, #1 │ │ │ │ - strb r0, [r4, #14] │ │ │ │ + strb r0, [r5, #14] │ │ │ │ lsls r3, r1, #1 │ │ │ │ - strh r2, [r7, #60] @ 0x3c │ │ │ │ + strh r2, [r0, #62] @ 0x3e │ │ │ │ lsls r3, r1, #1 │ │ │ │ - strh r4, [r7, #60] @ 0x3c │ │ │ │ + strh r4, [r0, #62] @ 0x3e │ │ │ │ lsls r3, r1, #1 │ │ │ │ - ldrh r4, [r7, #0] │ │ │ │ + ldrh r4, [r0, #2] │ │ │ │ lsls r3, r1, #1 │ │ │ │ - ldr r2, [r3, #112] @ 0x70 │ │ │ │ + ldr r2, [r4, #112] @ 0x70 │ │ │ │ lsls r3, r1, #1 │ │ │ │ - strb r0, [r2, #14] │ │ │ │ + strb r0, [r3, #14] │ │ │ │ lsls r3, r1, #1 │ │ │ │ - strb r0, [r4, #15] │ │ │ │ + strb r0, [r5, #15] │ │ │ │ lsls r3, r1, #1 │ │ │ │ - str r2, [r0, #52] @ 0x34 │ │ │ │ + str r2, [r1, #52] @ 0x34 │ │ │ │ lsls r2, r1, #1 │ │ │ │ - ldr r2, [r6, #80] @ 0x50 │ │ │ │ + ldr r2, [r7, #80] @ 0x50 │ │ │ │ lsls r3, r1, #1 │ │ │ │ - adds r0, #192 @ 0xc0 │ │ │ │ + adds r0, #200 @ 0xc8 │ │ │ │ lsls r0, r1, #1 │ │ │ │ - ldr r0, [r3, #80] @ 0x50 │ │ │ │ + ldr r0, [r4, #80] @ 0x50 │ │ │ │ lsls r3, r1, #1 │ │ │ │ - adds r0, #166 @ 0xa6 │ │ │ │ + adds r0, #174 @ 0xae │ │ │ │ lsls r0, r1, #1 │ │ │ │ - strb r4, [r7, #4] │ │ │ │ + strb r4, [r0, #5] │ │ │ │ lsls r3, r1, #1 │ │ │ │ - ldr r0, [r5, #64] @ 0x40 │ │ │ │ + ldr r0, [r6, #64] @ 0x40 │ │ │ │ lsls r3, r1, #1 │ │ │ │ - cmp r7, #184 @ 0xb8 │ │ │ │ + cmp r7, #192 @ 0xc0 │ │ │ │ lsls r0, r1, #1 │ │ │ │ movs r1, #1 │ │ │ │ mov r0, r4 │ │ │ │ bl 52d840 │ │ │ │ mov r7, r0 │ │ │ │ cmp r0, #1 │ │ │ │ beq.w 3626b8 >::_M_default_append(unsigned int)@@Base+0xdfaf4> │ │ │ │ @@ -990981,238 +990981,238 @@ │ │ │ │ ldr r0, [pc, #472] @ (363c48 >::_M_default_append(unsigned int)@@Base+0xe1084>) │ │ │ │ add r0, pc │ │ │ │ bl 17e10 │ │ │ │ str.w r8, [sp, #140] @ 0x8c │ │ │ │ b.w 362d5a >::_M_default_append(unsigned int)@@Base+0xe0196> │ │ │ │ nop.w │ │ │ │ ... │ │ │ │ - ldr r4, [r1, #44] @ 0x2c │ │ │ │ + ldr r4, [r2, #44] @ 0x2c │ │ │ │ lsls r3, r1, #1 │ │ │ │ - cmp r6, #90 @ 0x5a │ │ │ │ + cmp r6, #98 @ 0x62 │ │ │ │ lsls r0, r1, #1 │ │ │ │ - ldr r4, [r5, #40] @ 0x28 │ │ │ │ + ldr r4, [r6, #40] @ 0x28 │ │ │ │ lsls r3, r1, #1 │ │ │ │ - cmp r6, #58 @ 0x3a │ │ │ │ + cmp r6, #66 @ 0x42 │ │ │ │ lsls r0, r1, #1 │ │ │ │ - ldr r6, [r0, #40] @ 0x28 │ │ │ │ + ldr r6, [r1, #40] @ 0x28 │ │ │ │ lsls r3, r1, #1 │ │ │ │ - ldrb r0, [r0, #5] │ │ │ │ + ldrb r0, [r1, #5] │ │ │ │ lsls r3, r1, #1 │ │ │ │ - strb r0, [r7, #11] │ │ │ │ + strb r0, [r0, #12] │ │ │ │ lsls r3, r1, #1 │ │ │ │ - ldr r4, [r3, #32] │ │ │ │ + ldr r4, [r4, #32] │ │ │ │ lsls r3, r1, #1 │ │ │ │ - ldrb r4, [r4, #9] │ │ │ │ + ldrb r4, [r5, #9] │ │ │ │ lsls r3, r1, #1 │ │ │ │ - ldr r4, [r6, #28] │ │ │ │ + ldr r4, [r7, #28] │ │ │ │ lsls r3, r1, #1 │ │ │ │ - cmp r5, #130 @ 0x82 │ │ │ │ + cmp r5, #138 @ 0x8a │ │ │ │ lsls r0, r1, #1 │ │ │ │ - ldr r4, [r2, #28] │ │ │ │ + ldr r4, [r3, #28] │ │ │ │ lsls r3, r1, #1 │ │ │ │ - ldrb r4, [r3, #9] │ │ │ │ + ldrb r4, [r4, #9] │ │ │ │ lsls r3, r1, #1 │ │ │ │ - ldr r0, [r6, #24] │ │ │ │ + ldr r0, [r7, #24] │ │ │ │ lsls r3, r1, #1 │ │ │ │ - ldrb r0, [r2, #1] │ │ │ │ + ldrb r0, [r3, #1] │ │ │ │ lsls r3, r1, #1 │ │ │ │ - ldr r0, [r2, #24] │ │ │ │ + ldr r0, [r3, #24] │ │ │ │ lsls r3, r1, #1 │ │ │ │ - cmp r5, #30 │ │ │ │ + cmp r5, #38 @ 0x26 │ │ │ │ lsls r0, r1, #1 │ │ │ │ - ldr r0, [r5, #20] │ │ │ │ + ldr r0, [r6, #20] │ │ │ │ lsls r3, r1, #1 │ │ │ │ - ldrb r2, [r3, #4] │ │ │ │ + ldrb r2, [r4, #4] │ │ │ │ lsls r3, r1, #1 │ │ │ │ - ldr r0, [r5, #16] │ │ │ │ + ldr r0, [r6, #16] │ │ │ │ lsls r3, r1, #1 │ │ │ │ - ldrb r4, [r5, #2] │ │ │ │ + ldrb r4, [r6, #2] │ │ │ │ lsls r3, r1, #1 │ │ │ │ - ldr r6, [r6, #12] │ │ │ │ + ldr r6, [r7, #12] │ │ │ │ lsls r3, r1, #1 │ │ │ │ - ldrb r6, [r0, #1] │ │ │ │ + ldrb r6, [r1, #1] │ │ │ │ lsls r3, r1, #1 │ │ │ │ - ldr r6, [r1, #12] │ │ │ │ + ldr r6, [r2, #12] │ │ │ │ lsls r3, r1, #1 │ │ │ │ - strb r0, [r3, #31] │ │ │ │ + strb r0, [r4, #31] │ │ │ │ lsls r3, r1, #1 │ │ │ │ - ldr r2, [r4, #8] │ │ │ │ + ldr r2, [r5, #8] │ │ │ │ lsls r3, r1, #1 │ │ │ │ - ldrb r0, [r1, #7] │ │ │ │ + ldrb r0, [r2, #7] │ │ │ │ lsls r3, r1, #1 │ │ │ │ - ldrb r4, [r3, #8] │ │ │ │ + ldrb r4, [r4, #8] │ │ │ │ lsls r3, r1, #1 │ │ │ │ - ldr r2, [r6, #4] │ │ │ │ + ldr r2, [r7, #4] │ │ │ │ lsls r3, r1, #1 │ │ │ │ - ldrb r0, [r3, r7] │ │ │ │ + ldrb r0, [r4, r7] │ │ │ │ lsls r2, r1, #1 │ │ │ │ - strh r2, [r3, #38] @ 0x26 │ │ │ │ + strh r2, [r4, #38] @ 0x26 │ │ │ │ lsls r3, r1, #1 │ │ │ │ - ldr r2, [r7, #0] │ │ │ │ + ldr r2, [r0, #4] │ │ │ │ lsls r3, r1, #1 │ │ │ │ - ldr r4, [r1, #96] @ 0x60 │ │ │ │ + ldr r4, [r2, #96] @ 0x60 │ │ │ │ lsls r3, r1, #1 │ │ │ │ - strh r6, [r7, #32] │ │ │ │ + strh r6, [r0, #34] @ 0x22 │ │ │ │ lsls r3, r1, #1 │ │ │ │ - ldr r6, [r0, #0] │ │ │ │ + ldr r6, [r1, #0] │ │ │ │ lsls r3, r1, #1 │ │ │ │ - strh r0, [r0, #30] │ │ │ │ + strh r0, [r1, #30] │ │ │ │ lsls r3, r1, #1 │ │ │ │ - str r4, [r4, #124] @ 0x7c │ │ │ │ + str r4, [r5, #124] @ 0x7c │ │ │ │ lsls r3, r1, #1 │ │ │ │ - ldr r6, [r2, #76] @ 0x4c │ │ │ │ + ldr r6, [r3, #76] @ 0x4c │ │ │ │ lsls r3, r1, #1 │ │ │ │ - strh r4, [r5, #24] │ │ │ │ + strh r4, [r6, #24] │ │ │ │ lsls r3, r1, #1 │ │ │ │ - str r0, [r6, #120] @ 0x78 │ │ │ │ + str r0, [r7, #120] @ 0x78 │ │ │ │ lsls r3, r1, #1 │ │ │ │ - strh r6, [r5, #20] │ │ │ │ + strh r6, [r6, #20] │ │ │ │ lsls r3, r1, #1 │ │ │ │ - str r6, [r1, #120] @ 0x78 │ │ │ │ + str r6, [r2, #120] @ 0x78 │ │ │ │ lsls r3, r1, #1 │ │ │ │ - ldr r4, [r0, #0] │ │ │ │ + ldr r4, [r1, #0] │ │ │ │ lsls r3, r1, #1 │ │ │ │ - strh r2, [r3, #16] │ │ │ │ + strh r2, [r4, #16] │ │ │ │ lsls r3, r1, #1 │ │ │ │ - str r2, [r3, #116] @ 0x74 │ │ │ │ + str r2, [r4, #116] @ 0x74 │ │ │ │ lsls r3, r1, #1 │ │ │ │ - strh r0, [r4, #12] │ │ │ │ + strh r0, [r5, #12] │ │ │ │ lsls r3, r1, #1 │ │ │ │ - str r6, [r6, #112] @ 0x70 │ │ │ │ + str r6, [r7, #112] @ 0x70 │ │ │ │ lsls r3, r1, #1 │ │ │ │ - strh r0, [r2, #8] │ │ │ │ + strh r0, [r3, #8] │ │ │ │ lsls r3, r1, #1 │ │ │ │ - str r0, [r2, #112] @ 0x70 │ │ │ │ + str r0, [r3, #112] @ 0x70 │ │ │ │ lsls r3, r1, #1 │ │ │ │ - strh r0, [r4, #4] │ │ │ │ + strh r0, [r5, #4] │ │ │ │ lsls r3, r1, #1 │ │ │ │ - str r2, [r3, #108] @ 0x6c │ │ │ │ + str r2, [r4, #108] @ 0x6c │ │ │ │ lsls r3, r1, #1 │ │ │ │ - strh r2, [r6, #28] │ │ │ │ + strh r2, [r7, #28] │ │ │ │ lsls r3, r1, #1 │ │ │ │ - ldr r4, [r6, #44] @ 0x2c │ │ │ │ + ldr r4, [r7, #44] @ 0x2c │ │ │ │ lsls r3, r1, #1 │ │ │ │ - str r4, [r7, #92] @ 0x5c │ │ │ │ + str r4, [r0, #96] @ 0x60 │ │ │ │ lsls r3, r1, #1 │ │ │ │ - ldrb r6, [r0, #27] │ │ │ │ + ldrb r6, [r1, #27] │ │ │ │ lsls r3, r1, #1 │ │ │ │ - ldrb r2, [r4, #28] │ │ │ │ + ldrb r2, [r5, #28] │ │ │ │ lsls r3, r1, #1 │ │ │ │ - strh r0, [r0, #24] │ │ │ │ + strh r0, [r1, #24] │ │ │ │ lsls r3, r1, #1 │ │ │ │ - strh r2, [r0, #24] │ │ │ │ + strh r2, [r1, #24] │ │ │ │ lsls r3, r1, #1 │ │ │ │ - vld1.8 {d0[2]}, [r4], r9 │ │ │ │ - str r0, [r5, #92] @ 0x5c │ │ │ │ + vld1.8 {d0[2]}, [ip], r9 │ │ │ │ + str r0, [r6, #92] @ 0x5c │ │ │ │ lsls r3, r1, #1 │ │ │ │ - str r2, [r0, #76] @ 0x4c │ │ │ │ + str r2, [r1, #76] @ 0x4c │ │ │ │ lsls r3, r1, #1 │ │ │ │ - strh r0, [r4, #24] │ │ │ │ + strh r0, [r5, #24] │ │ │ │ lsls r3, r1, #1 │ │ │ │ - str r4, [r3, #72] @ 0x48 │ │ │ │ + str r4, [r4, #72] @ 0x48 │ │ │ │ lsls r3, r1, #1 │ │ │ │ - strh r0, [r6, #20] │ │ │ │ + strh r0, [r7, #20] │ │ │ │ lsls r3, r1, #1 │ │ │ │ - str r4, [r5, #68] @ 0x44 │ │ │ │ + str r4, [r6, #68] @ 0x44 │ │ │ │ lsls r3, r1, #1 │ │ │ │ - cmp r0, #4 │ │ │ │ + cmp r0, #12 │ │ │ │ lsls r0, r1, #1 │ │ │ │ - str r6, [r6, #64] @ 0x40 │ │ │ │ + str r6, [r7, #64] @ 0x40 │ │ │ │ lsls r3, r1, #1 │ │ │ │ - str r4, [r5, #72] @ 0x48 │ │ │ │ + str r4, [r6, #72] @ 0x48 │ │ │ │ lsls r3, r1, #1 │ │ │ │ - strh r6, [r0, #26] │ │ │ │ + strh r6, [r1, #26] │ │ │ │ lsls r3, r1, #1 │ │ │ │ - str r2, [r0, #64] @ 0x40 │ │ │ │ + str r2, [r1, #64] @ 0x40 │ │ │ │ lsls r3, r1, #1 │ │ │ │ - strh r0, [r2, #22] │ │ │ │ + strh r0, [r3, #22] │ │ │ │ lsls r3, r1, #1 │ │ │ │ - str r0, [r4, #60] @ 0x3c │ │ │ │ + str r0, [r5, #60] @ 0x3c │ │ │ │ lsls r3, r1, #1 │ │ │ │ - strh r2, [r5, #8] │ │ │ │ + strh r2, [r6, #8] │ │ │ │ lsls r3, r1, #1 │ │ │ │ - strh r2, [r2, #12] │ │ │ │ + strh r2, [r3, #12] │ │ │ │ lsls r3, r1, #1 │ │ │ │ - str r0, [r6, #56] @ 0x38 │ │ │ │ + str r0, [r7, #56] @ 0x38 │ │ │ │ lsls r3, r1, #1 │ │ │ │ - strh r4, [r3, #8] │ │ │ │ + strh r4, [r4, #8] │ │ │ │ lsls r3, r1, #1 │ │ │ │ - add r3, sp, #576 @ 0x240 │ │ │ │ + add r3, sp, #608 @ 0x260 │ │ │ │ lsls r2, r1, #1 │ │ │ │ - str r2, [r6, #36] @ 0x24 │ │ │ │ + str r2, [r7, #36] @ 0x24 │ │ │ │ lsls r3, r1, #1 │ │ │ │ - movs r6, #2 │ │ │ │ + movs r6, #10 │ │ │ │ lsls r0, r1, #1 │ │ │ │ - str r4, [r2, #36] @ 0x24 │ │ │ │ + str r4, [r3, #36] @ 0x24 │ │ │ │ lsls r3, r1, #1 │ │ │ │ - movs r5, #228 @ 0xe4 │ │ │ │ + movs r5, #236 @ 0xec │ │ │ │ lsls r0, r1, #1 │ │ │ │ - str r6, [r6, #32] │ │ │ │ + str r6, [r7, #32] │ │ │ │ lsls r3, r1, #1 │ │ │ │ - movs r5, #198 @ 0xc6 │ │ │ │ + movs r5, #206 @ 0xce │ │ │ │ lsls r0, r1, #1 │ │ │ │ - str r6, [r7, #28] │ │ │ │ + str r6, [r0, #32] │ │ │ │ lsls r3, r1, #1 │ │ │ │ - movs r5, #140 @ 0x8c │ │ │ │ + movs r5, #148 @ 0x94 │ │ │ │ lsls r0, r1, #1 │ │ │ │ - str r4, [r2, #28] │ │ │ │ + str r4, [r3, #28] │ │ │ │ lsls r3, r1, #1 │ │ │ │ - ldrb r2, [r7, #10] │ │ │ │ + ldrb r2, [r0, #11] │ │ │ │ lsls r3, r1, #1 │ │ │ │ - str r0, [r7, #24] │ │ │ │ + str r0, [r0, #28] │ │ │ │ lsls r3, r1, #1 │ │ │ │ - movs r5, #70 @ 0x46 │ │ │ │ + movs r5, #78 @ 0x4e │ │ │ │ lsls r0, r1, #1 │ │ │ │ - str r0, [r3, #24] │ │ │ │ + str r0, [r4, #24] │ │ │ │ lsls r3, r1, #1 │ │ │ │ - movs r5, #38 @ 0x26 │ │ │ │ + movs r5, #46 @ 0x2e │ │ │ │ lsls r0, r1, #1 │ │ │ │ - str r4, [r5, #20] │ │ │ │ + str r4, [r6, #20] │ │ │ │ lsls r3, r1, #1 │ │ │ │ - strb r6, [r6, #21] │ │ │ │ + strb r6, [r7, #21] │ │ │ │ lsls r3, r1, #1 │ │ │ │ - str r6, [r0, #20] │ │ │ │ + str r6, [r1, #20] │ │ │ │ lsls r3, r1, #1 │ │ │ │ - strb r4, [r3, #20] │ │ │ │ + strb r4, [r4, #20] │ │ │ │ lsls r3, r1, #1 │ │ │ │ - str r6, [r4, #16] │ │ │ │ + str r6, [r5, #16] │ │ │ │ lsls r3, r1, #1 │ │ │ │ - strb r4, [r1, #18] │ │ │ │ + strb r4, [r2, #18] │ │ │ │ lsls r3, r1, #1 │ │ │ │ - str r4, [r0, #16] │ │ │ │ + str r4, [r1, #16] │ │ │ │ lsls r3, r1, #1 │ │ │ │ - strb r6, [r1, #16] │ │ │ │ + strb r6, [r2, #16] │ │ │ │ lsls r3, r1, #1 │ │ │ │ - str r0, [r3, #12] │ │ │ │ + str r0, [r4, #12] │ │ │ │ lsls r3, r1, #1 │ │ │ │ - strb r6, [r7, #20] │ │ │ │ + strb r6, [r0, #21] │ │ │ │ lsls r3, r1, #1 │ │ │ │ - strb r6, [r4, #3] │ │ │ │ + strb r6, [r5, #3] │ │ │ │ lsls r3, r1, #1 │ │ │ │ - str r4, [r0, #8] │ │ │ │ + str r4, [r1, #8] │ │ │ │ lsls r3, r1, #1 │ │ │ │ - movs r4, #20 │ │ │ │ + movs r4, #28 │ │ │ │ lsls r0, r1, #1 │ │ │ │ - str r0, [r5, #4] │ │ │ │ + str r0, [r6, #4] │ │ │ │ lsls r3, r1, #1 │ │ │ │ - movs r3, #246 @ 0xf6 │ │ │ │ + movs r3, #254 @ 0xfe │ │ │ │ lsls r0, r1, #1 │ │ │ │ - str r4, [r1, #4] │ │ │ │ + str r4, [r2, #4] │ │ │ │ lsls r3, r1, #1 │ │ │ │ - strb r2, [r3, #12] │ │ │ │ + strb r2, [r4, #12] │ │ │ │ lsls r3, r1, #1 │ │ │ │ - str r6, [r5, #0] │ │ │ │ + str r6, [r6, #0] │ │ │ │ lsls r3, r1, #1 │ │ │ │ - strb r0, [r3, #9] │ │ │ │ + strb r0, [r4, #9] │ │ │ │ lsls r3, r1, #1 │ │ │ │ - ldr r4, [r5, #92] @ 0x5c │ │ │ │ + ldr r4, [r6, #92] @ 0x5c │ │ │ │ lsls r3, r1, #1 │ │ │ │ - ldrsh r4, [r6, r7] │ │ │ │ + ldrsh r4, [r7, r7] │ │ │ │ lsls r3, r1, #1 │ │ │ │ - strb r2, [r3, #7] │ │ │ │ + strb r2, [r4, #7] │ │ │ │ lsls r3, r1, #1 │ │ │ │ ldr.w r0, [pc, #1712] @ 364300 >::_M_default_append(unsigned int)@@Base+0xe173c> │ │ │ │ mov.w r1, #928 @ 0x3a0 │ │ │ │ add r0, pc │ │ │ │ adds r0, #12 │ │ │ │ bl 17c90 │ │ │ │ ldr.w r0, [pc, #1700] @ 364304 >::_M_default_append(unsigned int)@@Base+0xe1740> │ │ │ │ @@ -991814,153 +991814,153 @@ │ │ │ │ ldr r1, [pc, #292] @ (364414 >::_M_default_append(unsigned int)@@Base+0xe1850>) │ │ │ │ add r1, pc │ │ │ │ b.n 364268 >::_M_default_append(unsigned int)@@Base+0xe16a4> │ │ │ │ nop │ │ │ │ nop.w │ │ │ │ @ instruction: 0xffffffff │ │ │ │ vqrdmlsh.s , , d31[0] │ │ │ │ - ldrsh r4, [r0, r0] │ │ │ │ + ldrsh r4, [r1, r0] │ │ │ │ lsls r3, r1, #1 │ │ │ │ - strb r4, [r7, #1] │ │ │ │ + strb r4, [r0, #2] │ │ │ │ lsls r3, r1, #1 │ │ │ │ - ldrb r2, [r4, r7] │ │ │ │ + ldrb r2, [r5, r7] │ │ │ │ lsls r3, r1, #1 │ │ │ │ - movs r1, #110 @ 0x6e │ │ │ │ + movs r1, #118 @ 0x76 │ │ │ │ lsls r0, r1, #1 │ │ │ │ - ldrb r4, [r0, r7] │ │ │ │ + ldrb r4, [r1, r7] │ │ │ │ lsls r3, r1, #1 │ │ │ │ - movs r1, #80 @ 0x50 │ │ │ │ + movs r1, #88 @ 0x58 │ │ │ │ lsls r0, r1, #1 │ │ │ │ - ldrb r2, [r4, r6] │ │ │ │ + ldrb r2, [r5, r6] │ │ │ │ lsls r3, r1, #1 │ │ │ │ - ldr r2, [r3, #108] @ 0x6c │ │ │ │ + ldr r2, [r4, #108] @ 0x6c │ │ │ │ lsls r3, r1, #1 │ │ │ │ - ldrb r2, [r0, r6] │ │ │ │ + ldrb r2, [r1, r6] │ │ │ │ lsls r3, r1, #1 │ │ │ │ - ldr r4, [r1, #88] @ 0x58 │ │ │ │ + ldr r4, [r2, #88] @ 0x58 │ │ │ │ lsls r3, r1, #1 │ │ │ │ - str r0, [r4, #24] │ │ │ │ + str r0, [r5, #24] │ │ │ │ lsls r3, r1, #1 │ │ │ │ - ldr r4, [r0, #56] @ 0x38 │ │ │ │ + ldr r4, [r1, #56] @ 0x38 │ │ │ │ lsls r1, r1, #1 │ │ │ │ - ldrb r4, [r2, r1] │ │ │ │ + ldrb r4, [r3, r1] │ │ │ │ lsls r3, r1, #1 │ │ │ │ - subs r0, r4, #7 │ │ │ │ + subs r0, r5, #7 │ │ │ │ lsls r0, r1, #1 │ │ │ │ - ldrb r4, [r6, r0] │ │ │ │ + ldrb r4, [r7, r0] │ │ │ │ lsls r3, r1, #1 │ │ │ │ - subs r0, r0, #7 │ │ │ │ + subs r0, r1, #7 │ │ │ │ lsls r0, r1, #1 │ │ │ │ - ldrb r4, [r2, r0] │ │ │ │ + ldrb r4, [r3, r0] │ │ │ │ lsls r3, r1, #1 │ │ │ │ - subs r0, r4, #6 │ │ │ │ + subs r0, r5, #6 │ │ │ │ lsls r0, r1, #1 │ │ │ │ - ldrh r4, [r6, r7] │ │ │ │ + ldrh r4, [r7, r7] │ │ │ │ lsls r3, r1, #1 │ │ │ │ - subs r0, r0, #6 │ │ │ │ + subs r0, r1, #6 │ │ │ │ lsls r0, r1, #1 │ │ │ │ - ldrh r4, [r2, r7] │ │ │ │ + ldrh r4, [r3, r7] │ │ │ │ lsls r3, r1, #1 │ │ │ │ - subs r0, r4, #5 │ │ │ │ + subs r0, r5, #5 │ │ │ │ lsls r0, r1, #1 │ │ │ │ - ldrh r4, [r4, r6] │ │ │ │ + ldrh r4, [r5, r6] │ │ │ │ lsls r3, r1, #1 │ │ │ │ - subs r2, r6, #4 │ │ │ │ + subs r2, r7, #4 │ │ │ │ lsls r0, r1, #1 │ │ │ │ - ldrh r6, [r0, r6] │ │ │ │ + ldrh r6, [r1, r6] │ │ │ │ lsls r3, r1, #1 │ │ │ │ - subs r2, r2, #4 │ │ │ │ + subs r2, r3, #4 │ │ │ │ lsls r0, r1, #1 │ │ │ │ - ldrh r0, [r5, r5] │ │ │ │ + ldrh r0, [r6, r5] │ │ │ │ lsls r3, r1, #1 │ │ │ │ - subs r4, r6, #3 │ │ │ │ + subs r4, r7, #3 │ │ │ │ lsls r0, r1, #1 │ │ │ │ - ldrh r0, [r1, r5] │ │ │ │ + ldrh r0, [r2, r5] │ │ │ │ lsls r3, r1, #1 │ │ │ │ - ldr r0, [r2, #16] │ │ │ │ + ldr r0, [r3, #16] │ │ │ │ lsls r3, r1, #1 │ │ │ │ - strb r4, [r3, #5] │ │ │ │ + strb r4, [r4, #5] │ │ │ │ lsls r3, r1, #1 │ │ │ │ - ldrh r2, [r2, r4] │ │ │ │ + ldrh r2, [r3, r4] │ │ │ │ lsls r3, r1, #1 │ │ │ │ - ldr r6, [r3, #12] │ │ │ │ + ldr r6, [r4, #12] │ │ │ │ lsls r3, r1, #1 │ │ │ │ - ldr r6, [r7, #120] @ 0x78 │ │ │ │ + ldr r6, [r0, #124] @ 0x7c │ │ │ │ lsls r3, r1, #1 │ │ │ │ - ldrh r0, [r3, r3] │ │ │ │ + ldrh r0, [r4, r3] │ │ │ │ lsls r3, r1, #1 │ │ │ │ - ldr r6, [r4, #8] │ │ │ │ + ldr r6, [r5, #8] │ │ │ │ lsls r3, r1, #1 │ │ │ │ - strb r2, [r4, #5] │ │ │ │ + strb r2, [r5, #5] │ │ │ │ lsls r3, r1, #1 │ │ │ │ - ldr r6, [r2, #8] │ │ │ │ + ldr r6, [r3, #8] │ │ │ │ lsls r3, r1, #1 │ │ │ │ - ldr r0, [r2, #8] │ │ │ │ + ldr r0, [r3, #8] │ │ │ │ lsls r3, r1, #1 │ │ │ │ - ldrsh r4, [r5, r3] │ │ │ │ + ldrsh r4, [r6, r3] │ │ │ │ lsls r3, r1, #1 │ │ │ │ - ldr r2, [r0, #12] │ │ │ │ + ldr r2, [r1, #12] │ │ │ │ lsls r1, r1, #1 │ │ │ │ - ldr r6, [r4, r6] │ │ │ │ + ldr r6, [r5, r6] │ │ │ │ lsls r3, r1, #1 │ │ │ │ - adds r4, r6, #4 │ │ │ │ + adds r4, r7, #4 │ │ │ │ lsls r0, r1, #1 │ │ │ │ - ldr r0, [r7, r5] │ │ │ │ + ldr r0, [r0, r6] │ │ │ │ lsls r3, r1, #1 │ │ │ │ - adds r0, r1, #4 │ │ │ │ + adds r0, r2, #4 │ │ │ │ lsls r0, r1, #1 │ │ │ │ - ldr r0, [r4, r5] │ │ │ │ + ldr r0, [r5, r5] │ │ │ │ lsls r3, r1, #1 │ │ │ │ - adds r6, r5, #3 │ │ │ │ + adds r6, r6, #3 │ │ │ │ lsls r0, r1, #1 │ │ │ │ - ldr r4, [r0, r5] │ │ │ │ + ldr r4, [r1, r5] │ │ │ │ lsls r3, r1, #1 │ │ │ │ - strb r6, [r0, #2] │ │ │ │ + strb r6, [r1, #2] │ │ │ │ lsls r3, r1, #1 │ │ │ │ - ldr r2, [r4, r4] │ │ │ │ + ldr r2, [r5, r4] │ │ │ │ lsls r3, r1, #1 │ │ │ │ - strb r0, [r3, #4] │ │ │ │ + strb r0, [r4, #4] │ │ │ │ lsls r3, r1, #1 │ │ │ │ - ldr r4, [r7, r3] │ │ │ │ + ldr r4, [r0, r4] │ │ │ │ lsls r3, r1, #1 │ │ │ │ - strb r6, [r5, #2] │ │ │ │ + strb r6, [r6, #2] │ │ │ │ lsls r3, r1, #1 │ │ │ │ - ldr r4, [r3, r3] │ │ │ │ + ldr r4, [r4, r3] │ │ │ │ lsls r3, r1, #1 │ │ │ │ - strb r6, [r3, #0] │ │ │ │ + strb r6, [r4, #0] │ │ │ │ lsls r3, r1, #1 │ │ │ │ - ldr r2, [r7, r2] │ │ │ │ + ldr r2, [r0, r3] │ │ │ │ lsls r3, r1, #1 │ │ │ │ - ldr r0, [r4, #120] @ 0x78 │ │ │ │ + ldr r0, [r5, #120] @ 0x78 │ │ │ │ lsls r3, r1, #1 │ │ │ │ - ldrb r6, [r2, r3] │ │ │ │ + ldrb r6, [r3, r3] │ │ │ │ lsls r3, r1, #1 │ │ │ │ - ldr r2, [r0, r0] │ │ │ │ + ldr r2, [r1, r0] │ │ │ │ lsls r3, r1, #1 │ │ │ │ - str r6, [r1, #92] @ 0x5c │ │ │ │ + str r6, [r2, #92] @ 0x5c │ │ │ │ lsls r3, r1, #1 │ │ │ │ - ldr r2, [r0, #88] @ 0x58 │ │ │ │ + ldr r2, [r1, #88] @ 0x58 │ │ │ │ lsls r3, r1, #1 │ │ │ │ - ldrsb r2, [r3, r7] │ │ │ │ + ldrsb r2, [r4, r7] │ │ │ │ lsls r3, r1, #1 │ │ │ │ - str r4, [r3, #88] @ 0x58 │ │ │ │ + str r4, [r4, #88] @ 0x58 │ │ │ │ lsls r3, r1, #1 │ │ │ │ - ldr r4, [r3, #88] @ 0x58 │ │ │ │ + ldr r4, [r4, #88] @ 0x58 │ │ │ │ lsls r3, r1, #1 │ │ │ │ - ldrsb r6, [r3, r6] │ │ │ │ + ldrsb r6, [r4, r6] │ │ │ │ lsls r3, r1, #1 │ │ │ │ - str r4, [r5, #84] @ 0x54 │ │ │ │ + str r4, [r6, #84] @ 0x54 │ │ │ │ lsls r3, r1, #1 │ │ │ │ - ldr r2, [r5, #72] @ 0x48 │ │ │ │ + ldr r2, [r6, #72] @ 0x48 │ │ │ │ lsls r3, r1, #1 │ │ │ │ - str r2, [r3, #84] @ 0x54 │ │ │ │ + str r2, [r4, #84] @ 0x54 │ │ │ │ lsls r3, r1, #1 │ │ │ │ - str r4, [r2, #84] @ 0x54 │ │ │ │ + str r4, [r3, #84] @ 0x54 │ │ │ │ lsls r3, r1, #1 │ │ │ │ - str r6, [r1, #84] @ 0x54 │ │ │ │ + str r6, [r2, #84] @ 0x54 │ │ │ │ lsls r3, r1, #1 │ │ │ │ ldr.w sl, [pc, #444] @ 3645d8 >::_M_default_append(unsigned int)@@Base+0xe1a14> │ │ │ │ mov r7, r9 │ │ │ │ add sl, pc │ │ │ │ ldr r3, [sp, #60] @ 0x3c │ │ │ │ cmp r7, r3 │ │ │ │ bge.w 362b00 >::_M_default_append(unsigned int)@@Base+0xdff3c> │ │ │ │ @@ -992111,37 +992111,37 @@ │ │ │ │ adds r0, #12 │ │ │ │ bl 17c90 │ │ │ │ ldr r0, [pc, #56] @ (364604 >::_M_default_append(unsigned int)@@Base+0xe1a40>) │ │ │ │ mov.w r1, #4294967295 @ 0xffffffff │ │ │ │ add r0, pc │ │ │ │ bl 17e10 │ │ │ │ b.w 363c8c >::_M_default_append(unsigned int)@@Base+0xe10c8> │ │ │ │ - ldrh r6, [r1, r2] │ │ │ │ + ldrh r6, [r2, r2] │ │ │ │ lsls r3, r1, #1 │ │ │ │ - strb r2, [r1, r6] │ │ │ │ + strb r2, [r2, r6] │ │ │ │ lsls r3, r1, #1 │ │ │ │ - ldr r4, [r3, #92] @ 0x5c │ │ │ │ + ldr r4, [r4, #92] @ 0x5c │ │ │ │ lsls r3, r1, #1 │ │ │ │ - strb r4, [r4, r5] │ │ │ │ + strb r4, [r5, r5] │ │ │ │ lsls r3, r1, #1 │ │ │ │ - adds r2, r6, r3 │ │ │ │ + adds r2, r7, r3 │ │ │ │ lsls r0, r1, #1 │ │ │ │ - strb r6, [r0, r5] │ │ │ │ + strb r6, [r1, r5] │ │ │ │ lsls r3, r1, #1 │ │ │ │ - adds r4, r2, r3 │ │ │ │ + adds r4, r3, r3 │ │ │ │ lsls r0, r1, #1 │ │ │ │ - str r4, [r0, #48] @ 0x30 │ │ │ │ + str r4, [r1, #48] @ 0x30 │ │ │ │ lsls r3, r1, #1 │ │ │ │ - strb r0, [r7, r2] │ │ │ │ + strb r0, [r0, r3] │ │ │ │ lsls r3, r1, #1 │ │ │ │ - adds r6, r0, r1 │ │ │ │ + adds r6, r1, r1 │ │ │ │ lsls r0, r1, #1 │ │ │ │ - strb r0, [r3, r2] │ │ │ │ + strb r0, [r4, r2] │ │ │ │ lsls r3, r1, #1 │ │ │ │ - adds r6, r4, r0 │ │ │ │ + adds r6, r5, r0 │ │ │ │ lsls r0, r1, #1 │ │ │ │ push {r4, r5, lr} │ │ │ │ mov.w ip, #4096 @ 0x1000 │ │ │ │ sub.w ip, sp, ip │ │ │ │ str.w r0, [ip, #4064] @ 0xfe0 │ │ │ │ sub sp, #20 │ │ │ │ ldr r1, [pc, #216] @ (3646f4 >::_M_default_append(unsigned int)@@Base+0xe1b30>) │ │ │ │ @@ -992229,43 +992229,43 @@ │ │ │ │ ldr r0, [pc, #76] @ (364730 >::_M_default_append(unsigned int)@@Base+0xe1b6c>) │ │ │ │ mov r1, r4 │ │ │ │ add r0, pc │ │ │ │ bl 17e10 │ │ │ │ b.n 364664 >::_M_default_append(unsigned int)@@Base+0xe1aa0> │ │ │ │ blx 1172c <__stack_chk_fail@plt> │ │ │ │ nop │ │ │ │ - strb r4, [r0, #16] │ │ │ │ + strb r4, [r1, #16] │ │ │ │ lsls r3, r1, #1 │ │ │ │ add r3, pc, #912 @ (adr r3, 364a8c >::_M_default_append(unsigned int)@@Base+0xe1ec8>) │ │ │ │ lsls r3, r2, #1 │ │ │ │ - strb r0, [r7, #14] │ │ │ │ + strb r0, [r0, #15] │ │ │ │ lsls r3, r1, #1 │ │ │ │ asrs r0, r7, #6 │ │ │ │ movs r0, r0 │ │ │ │ - strb r4, [r4, #15] │ │ │ │ + strb r4, [r5, #15] │ │ │ │ lsls r3, r1, #1 │ │ │ │ - strb r6, [r0, r0] │ │ │ │ + strb r6, [r1, r0] │ │ │ │ lsls r3, r1, #1 │ │ │ │ - asrs r6, r2, #30 │ │ │ │ + asrs r6, r3, #30 │ │ │ │ lsls r0, r1, #1 │ │ │ │ - strh r6, [r5, r7] │ │ │ │ + strh r6, [r6, r7] │ │ │ │ lsls r3, r1, #1 │ │ │ │ - asrs r6, r7, #29 │ │ │ │ + asrs r6, r0, #30 │ │ │ │ lsls r0, r1, #1 │ │ │ │ add r3, pc, #560 @ (adr r3, 36494c >::_M_default_append(unsigned int)@@Base+0xe1d88>) │ │ │ │ lsls r3, r2, #1 │ │ │ │ vminnm.f32 , , │ │ │ │ - strh r2, [r5, r6] │ │ │ │ + strh r2, [r6, r6] │ │ │ │ lsls r3, r1, #1 │ │ │ │ - asrs r2, r7, #28 │ │ │ │ + asrs r2, r0, #29 │ │ │ │ lsls r0, r1, #1 │ │ │ │ blt.n 3647c6 >::_M_default_append(unsigned int)@@Base+0xe1c02> │ │ │ │ - vrsra.u32 , q15, #1 │ │ │ │ + vsubw.u , , d6 │ │ │ │ lsls r3, r1, #1 │ │ │ │ - asrs r6, r1, #28 │ │ │ │ + asrs r6, r2, #28 │ │ │ │ lsls r0, r1, #1 │ │ │ │ push {r4, r5, lr} │ │ │ │ mov.w ip, #4096 @ 0x1000 │ │ │ │ sub.w ip, sp, ip │ │ │ │ str.w r0, [ip, #4064] @ 0xfe0 │ │ │ │ sub sp, #20 │ │ │ │ ldr r1, [pc, #192] @ (364808 >::_M_default_append(unsigned int)@@Base+0xe1c44>) │ │ │ │ @@ -992344,39 +992344,39 @@ │ │ │ │ ldr r0, [pc, #68] @ (36483c >::_M_default_append(unsigned int)@@Base+0xe1c78>) │ │ │ │ mov r1, r4 │ │ │ │ add r0, pc │ │ │ │ bl 17e10 │ │ │ │ b.n 364790 >::_M_default_append(unsigned int)@@Base+0xe1bcc> │ │ │ │ blx 1172c <__stack_chk_fail@plt> │ │ │ │ nop │ │ │ │ - strb r0, [r3, #11] │ │ │ │ + strb r0, [r4, #11] │ │ │ │ lsls r3, r1, #1 │ │ │ │ add r2, pc, #736 @ (adr r2, 364af0 >::_M_default_append(unsigned int)@@Base+0xe1f2c>) │ │ │ │ lsls r3, r2, #1 │ │ │ │ - strb r4, [r1, #10] │ │ │ │ + strb r4, [r2, #10] │ │ │ │ lsls r3, r1, #1 │ │ │ │ asrs r0, r7, #6 │ │ │ │ movs r0, r0 │ │ │ │ - strb r0, [r7, #10] │ │ │ │ + strb r0, [r0, #11] │ │ │ │ lsls r3, r1, #1 │ │ │ │ - strh r2, [r3, r3] │ │ │ │ + strh r2, [r4, r3] │ │ │ │ lsls r3, r1, #1 │ │ │ │ - asrs r2, r5, #25 │ │ │ │ + asrs r2, r6, #25 │ │ │ │ lsls r0, r1, #1 │ │ │ │ add r2, pc, #480 @ (adr r2, 364a08 >::_M_default_append(unsigned int)@@Base+0xe1e44>) │ │ │ │ lsls r3, r2, #1 │ │ │ │ mrc2 15, 2, pc, cr5, cr15, {7} │ │ │ │ - strh r6, [r2, r2] │ │ │ │ + strh r6, [r3, r2] │ │ │ │ lsls r3, r1, #1 │ │ │ │ - asrs r6, r4, #24 │ │ │ │ + asrs r6, r5, #24 │ │ │ │ lsls r0, r1, #1 │ │ │ │ bge.n 3648aa >::_M_default_append(unsigned int)@@Base+0xe1ce6> │ │ │ │ - vmlal.u , d15, d26[0] │ │ │ │ + vrshr.u32 , q9, #1 │ │ │ │ lsls r3, r1, #1 │ │ │ │ - asrs r2, r7, #23 │ │ │ │ + asrs r2, r0, #24 │ │ │ │ lsls r0, r1, #1 │ │ │ │ mov r0, r1 │ │ │ │ bx lr │ │ │ │ subs r0, r1, r2 │ │ │ │ clz r0, r0 │ │ │ │ lsrs r0, r0, #5 │ │ │ │ bx lr │ │ │ │ @@ -992428,15 +992428,15 @@ │ │ │ │ b.n 36489c >::_M_default_append(unsigned int)@@Base+0xe1cd8> │ │ │ │ movs r0, #0 │ │ │ │ add sp, #8 │ │ │ │ pop {r4, r5, r6, pc} │ │ │ │ movs r0, #1 │ │ │ │ b.n 3648be >::_M_default_append(unsigned int)@@Base+0xe1cfa> │ │ │ │ nop │ │ │ │ - @ instruction: 0xb63a │ │ │ │ + @ instruction: 0xb642 │ │ │ │ lsls r6, r1, #1 │ │ │ │ stmdb sp!, {r4, r5, r6, r7, r8, r9, sl, lr} │ │ │ │ mov.w ip, #4096 @ 0x1000 │ │ │ │ sub.w ip, sp, ip │ │ │ │ str.w r0, [ip, #4032] @ 0xfc0 │ │ │ │ sub sp, #32 │ │ │ │ mov r7, r1 │ │ │ │ @@ -992632,39 +992632,39 @@ │ │ │ │ nop │ │ │ │ add r1, pc, #144 @ (adr r1, 364b6c >::_M_default_append(unsigned int)@@Base+0xe1fa8>) │ │ │ │ lsls r3, r2, #1 │ │ │ │ asrs r0, r7, #6 │ │ │ │ movs r0, r0 │ │ │ │ add r0, pc, #632 @ (adr r0, 364d5c >::_M_default_append(unsigned int)@@Base+0xe2198>) │ │ │ │ lsls r3, r2, #1 │ │ │ │ - strb r0, [r5, #1] │ │ │ │ + strb r0, [r6, #1] │ │ │ │ lsls r3, r1, #1 │ │ │ │ - asrs r4, r4, #16 │ │ │ │ + asrs r4, r5, #16 │ │ │ │ lsls r0, r1, #1 │ │ │ │ - strb r0, [r4, #1] │ │ │ │ + strb r0, [r5, #1] │ │ │ │ lsls r3, r1, #1 │ │ │ │ - ldr r4, [r4, #124] @ 0x7c │ │ │ │ + ldr r4, [r5, #124] @ 0x7c │ │ │ │ lsls r3, r1, #1 │ │ │ │ - asrs r0, r4, #14 │ │ │ │ + asrs r0, r5, #14 │ │ │ │ lsls r0, r1, #1 │ │ │ │ - ldr r6, [r0, #124] @ 0x7c │ │ │ │ + ldr r6, [r1, #124] @ 0x7c │ │ │ │ lsls r3, r1, #1 │ │ │ │ - asrs r2, r0, #14 │ │ │ │ + asrs r2, r1, #14 │ │ │ │ lsls r0, r1, #1 │ │ │ │ - ldr r2, [r5, #120] @ 0x78 │ │ │ │ + ldr r2, [r6, #120] @ 0x78 │ │ │ │ lsls r3, r1, #1 │ │ │ │ - ldr r4, [r2, #124] @ 0x7c │ │ │ │ + ldr r4, [r3, #124] @ 0x7c │ │ │ │ lsls r3, r1, #1 │ │ │ │ - ldr r4, [r1, #120] @ 0x78 │ │ │ │ + ldr r4, [r2, #120] @ 0x78 │ │ │ │ lsls r3, r1, #1 │ │ │ │ - asrs r6, r0, #13 │ │ │ │ + asrs r6, r1, #13 │ │ │ │ lsls r0, r1, #1 │ │ │ │ - ldr r4, [r5, #116] @ 0x74 │ │ │ │ + ldr r4, [r6, #116] @ 0x74 │ │ │ │ lsls r3, r1, #1 │ │ │ │ - asrs r6, r4, #12 │ │ │ │ + asrs r6, r5, #12 │ │ │ │ lsls r0, r1, #1 │ │ │ │ stmdb sp!, {r4, r5, r6, r7, r8, r9, lr} │ │ │ │ mov.w ip, #4096 @ 0x1000 │ │ │ │ sub.w ip, sp, ip │ │ │ │ str.w r0, [ip, #4016] @ 0xfb0 │ │ │ │ mov r8, r2 │ │ │ │ ldr r2, [pc, #268] @ (364c38 >::_M_default_append(unsigned int)@@Base+0xe2074>) │ │ │ │ @@ -992775,25 +992775,25 @@ │ │ │ │ ... │ │ │ │ ldr r6, [sp, #880] @ 0x370 │ │ │ │ lsls r3, r2, #1 │ │ │ │ asrs r0, r7, #6 │ │ │ │ movs r0, r0 │ │ │ │ ldr r6, [sp, #720] @ 0x2d0 │ │ │ │ lsls r3, r2, #1 │ │ │ │ - ldr r4, [r7, #100] @ 0x64 │ │ │ │ + ldr r4, [r0, #104] @ 0x68 │ │ │ │ lsls r3, r1, #1 │ │ │ │ - asrs r0, r7, #8 │ │ │ │ + asrs r0, r0, #9 │ │ │ │ lsls r0, r1, #1 │ │ │ │ - ldr r2, [r7, #96] @ 0x60 │ │ │ │ + ldr r2, [r0, #100] @ 0x64 │ │ │ │ lsls r3, r1, #1 │ │ │ │ - asrs r6, r6, #7 │ │ │ │ + asrs r6, r7, #7 │ │ │ │ lsls r0, r1, #1 │ │ │ │ - ldr r4, [r3, #96] @ 0x60 │ │ │ │ + ldr r4, [r4, #96] @ 0x60 │ │ │ │ lsls r3, r1, #1 │ │ │ │ - asrs r0, r3, #7 │ │ │ │ + asrs r0, r4, #7 │ │ │ │ lsls r0, r1, #1 │ │ │ │ push {r4, r5, r6, r7, lr} │ │ │ │ mov.w ip, #4096 @ 0x1000 │ │ │ │ sub.w ip, sp, ip │ │ │ │ str.w r0, [ip, #3800] @ 0xed8 │ │ │ │ ldr r3, [pc, #164] @ (364d10 >::_M_default_append(unsigned int)@@Base+0xe214c>) │ │ │ │ mov r7, r2 │ │ │ │ @@ -992862,31 +992862,31 @@ │ │ │ │ add sp, #276 @ 0x114 │ │ │ │ pop {r4, r5, r6, r7, pc} │ │ │ │ ldr r3, [pc, #40] @ (364d30 >::_M_default_append(unsigned int)@@Base+0xe216c>) │ │ │ │ add r3, pc │ │ │ │ b.n 364cb6 >::_M_default_append(unsigned int)@@Base+0xe20f2> │ │ │ │ blx 1172c <__stack_chk_fail@plt> │ │ │ │ nop │ │ │ │ - ldr r2, [r7, #88] @ 0x58 │ │ │ │ + ldr r2, [r0, #92] @ 0x5c │ │ │ │ lsls r3, r1, #1 │ │ │ │ ldr r5, [sp, #576] @ 0x240 │ │ │ │ lsls r3, r2, #1 │ │ │ │ asrs r0, r7, #6 │ │ │ │ movs r0, r0 │ │ │ │ - ldr r6, [r3, #92] @ 0x5c │ │ │ │ + ldr r6, [r4, #92] @ 0x5c │ │ │ │ lsls r3, r1, #1 │ │ │ │ - lsls r4, r0, #8 │ │ │ │ + lsls r4, r1, #8 │ │ │ │ lsls r3, r1, #1 │ │ │ │ - lsls r6, r7, #7 │ │ │ │ + lsls r6, r0, #8 │ │ │ │ lsls r3, r1, #1 │ │ │ │ - lsls r0, r0, #8 │ │ │ │ + lsls r0, r1, #8 │ │ │ │ lsls r3, r1, #1 │ │ │ │ ldr r5, [sp, #112] @ 0x70 │ │ │ │ lsls r3, r2, #1 │ │ │ │ - lsls r6, r4, #6 │ │ │ │ + lsls r6, r5, #6 │ │ │ │ lsls r3, r1, #1 │ │ │ │ ldr r2, [r0, #116] @ 0x74 │ │ │ │ ldr r3, [r1, #0] │ │ │ │ cmp r3, r2 │ │ │ │ beq.n 364d9c >::_M_default_append(unsigned int)@@Base+0xe21d8> │ │ │ │ push {r4, lr} │ │ │ │ ldr r4, [r0, #120] @ 0x78 │ │ │ │ @@ -993159,23 +993159,23 @@ │ │ │ │ mov sl, r3 │ │ │ │ str r7, [r5, #32] │ │ │ │ b.n 364e70 >::_M_default_append(unsigned int)@@Base+0xe22ac> │ │ │ │ mov r0, r4 │ │ │ │ movs r3, #1 │ │ │ │ b.n 364e9e >::_M_default_append(unsigned int)@@Base+0xe22da> │ │ │ │ nop │ │ │ │ - cbz r6, 364ffc >::_M_default_append(unsigned int)@@Base+0xe2438> │ │ │ │ + cbz r6, 364ffe >::_M_default_append(unsigned int)@@Base+0xe243a> │ │ │ │ lsls r6, r1, #1 │ │ │ │ - sub sp, #0 │ │ │ │ + sub sp, #32 │ │ │ │ lsls r6, r1, #1 │ │ │ │ - add sp, #344 @ 0x158 │ │ │ │ + add sp, #376 @ 0x178 │ │ │ │ lsls r6, r1, #1 │ │ │ │ - ldr r0, [r6, #40] @ 0x28 │ │ │ │ + ldr r0, [r7, #40] @ 0x28 │ │ │ │ lsls r3, r1, #1 │ │ │ │ - ldr r4, [r2, #48] @ 0x30 │ │ │ │ + ldr r4, [r3, #48] @ 0x30 │ │ │ │ lsls r3, r1, #1 │ │ │ │ push {r3, r4, r5, lr} │ │ │ │ mov.w ip, #4096 @ 0x1000 │ │ │ │ sub.w ip, sp, ip │ │ │ │ str.w r0, [ip, #4080] @ 0xff0 │ │ │ │ add.w r4, r0, #196608 @ 0x30000 │ │ │ │ mov r5, r0 │ │ │ │ @@ -993407,56 +993407,56 @@ │ │ │ │ movs r3, #4 │ │ │ │ str r3, [r4, #36] @ 0x24 │ │ │ │ b.n 365048 >::_M_default_append(unsigned int)@@Base+0xe2484> │ │ │ │ movs r3, #5 │ │ │ │ str r3, [r4, #36] @ 0x24 │ │ │ │ b.n 365048 >::_M_default_append(unsigned int)@@Base+0xe2484> │ │ │ │ nop │ │ │ │ - cdp2 0, 12, cr0, cr10, cr10, {2} │ │ │ │ - cdp2 0, 7, cr0, cr12, cr10, {2} │ │ │ │ - cdp2 0, 6, cr0, cr10, cr10, {2} │ │ │ │ - cdp2 0, 8, cr0, cr0, cr10, {2} │ │ │ │ - cdp2 0, 6, cr0, cr0, cr10, {2} │ │ │ │ - cdp2 0, 4, cr0, cr14, cr10, {2} │ │ │ │ - adds r0, r7, #0 │ │ │ │ + cdp2 0, 13, cr0, cr2, cr10, {2} │ │ │ │ + cdp2 0, 8, cr0, cr4, cr10, {2} │ │ │ │ + cdp2 0, 7, cr0, cr2, cr10, {2} │ │ │ │ + cdp2 0, 8, cr0, cr8, cr10, {2} │ │ │ │ + cdp2 0, 6, cr0, cr8, cr10, {2} │ │ │ │ + cdp2 0, 5, cr0, cr6, cr10, {2} │ │ │ │ + adds r0, r0, #1 │ │ │ │ lsls r3, r1, #1 │ │ │ │ - adds r4, r3, #0 │ │ │ │ + adds r4, r4, #0 │ │ │ │ lsls r3, r1, #1 │ │ │ │ - add ip, sl │ │ │ │ + add ip, fp │ │ │ │ lsls r5, r1, #1 │ │ │ │ - subs r6, r6, r7 │ │ │ │ + subs r6, r7, r7 │ │ │ │ lsls r3, r1, #1 │ │ │ │ - adds r4, r4, #1 │ │ │ │ + adds r4, r5, #1 │ │ │ │ lsls r3, r1, #1 │ │ │ │ - subs r2, r7, r7 │ │ │ │ + adds r2, r0, #0 │ │ │ │ lsls r3, r1, #1 │ │ │ │ - subs r4, r4, r7 │ │ │ │ + subs r4, r5, r7 │ │ │ │ lsls r3, r1, #1 │ │ │ │ - subs r6, r7, r7 │ │ │ │ + adds r6, r0, #0 │ │ │ │ lsls r3, r1, #1 │ │ │ │ - adds r0, r7, #0 │ │ │ │ + adds r0, r0, #1 │ │ │ │ lsls r3, r1, #1 │ │ │ │ - subs r2, r1, r7 │ │ │ │ + subs r2, r2, r7 │ │ │ │ lsls r3, r1, #1 │ │ │ │ - subs r4, r3, r7 │ │ │ │ + subs r4, r4, r7 │ │ │ │ lsls r3, r1, #1 │ │ │ │ - subs r6, r2, r7 │ │ │ │ + subs r6, r3, r7 │ │ │ │ lsls r3, r1, #1 │ │ │ │ - subs r4, r4, r6 │ │ │ │ + subs r4, r5, r6 │ │ │ │ lsls r3, r1, #1 │ │ │ │ - subs r6, r0, r7 │ │ │ │ + subs r6, r1, r7 │ │ │ │ lsls r3, r1, #1 │ │ │ │ - subs r0, r0, r7 │ │ │ │ + subs r0, r1, r7 │ │ │ │ lsls r3, r1, #1 │ │ │ │ - subs r6, r0, r7 │ │ │ │ + subs r6, r1, r7 │ │ │ │ lsls r3, r1, #1 │ │ │ │ - stc2l 0, cr0, [r4, #-296] @ 0xfffffed8 │ │ │ │ - subs r0, r2, r4 │ │ │ │ + stc2l 0, cr0, [ip, #-296] @ 0xfffffed8 │ │ │ │ + subs r0, r3, r4 │ │ │ │ lsls r3, r1, #1 │ │ │ │ - subs r6, r6, r3 │ │ │ │ + subs r6, r7, r3 │ │ │ │ lsls r3, r1, #1 │ │ │ │ push {r4, r5, lr} │ │ │ │ mov.w ip, #4096 @ 0x1000 │ │ │ │ sub.w ip, sp, ip │ │ │ │ str.w r0, [ip, #4064] @ 0xfe0 │ │ │ │ sub sp, #20 │ │ │ │ ldr r1, [pc, #260] @ (3653d8 >::_M_default_append(unsigned int)@@Base+0xe2814>) │ │ │ │ @@ -993562,50 +993562,50 @@ │ │ │ │ ldr r0, [pc, #88] @ (365420 >::_M_default_append(unsigned int)@@Base+0xe285c>) │ │ │ │ mov r1, r4 │ │ │ │ add r0, pc │ │ │ │ bl 17e10 │ │ │ │ b.n 36531c >::_M_default_append(unsigned int)@@Base+0xe2758> │ │ │ │ blx 1172c <__stack_chk_fail@plt> │ │ │ │ nop │ │ │ │ - ldr r4, [r7, #0] │ │ │ │ + ldr r4, [r0, #4] │ │ │ │ lsls r3, r1, #1 │ │ │ │ str r7, [sp, #176] @ 0xb0 │ │ │ │ lsls r3, r2, #1 │ │ │ │ - str r4, [r4, #124] @ 0x7c │ │ │ │ + str r4, [r5, #124] @ 0x7c │ │ │ │ lsls r3, r1, #1 │ │ │ │ asrs r0, r7, #6 │ │ │ │ movs r0, r0 │ │ │ │ - ldr r4, [r3, #0] │ │ │ │ + ldr r4, [r4, #0] │ │ │ │ lsls r3, r1, #1 │ │ │ │ - str r2, [r4, #112] @ 0x70 │ │ │ │ + str r2, [r5, #112] @ 0x70 │ │ │ │ lsls r3, r1, #1 │ │ │ │ - lsrs r6, r3, #11 │ │ │ │ + lsrs r6, r4, #11 │ │ │ │ lsls r0, r1, #1 │ │ │ │ - str r2, [r1, #112] @ 0x70 │ │ │ │ + str r2, [r2, #112] @ 0x70 │ │ │ │ lsls r3, r1, #1 │ │ │ │ - lsrs r6, r0, #11 │ │ │ │ + lsrs r6, r1, #11 │ │ │ │ lsls r0, r1, #1 │ │ │ │ str r6, [sp, #848] @ 0x350 │ │ │ │ lsls r3, r2, #1 │ │ │ │ vminnm.f32 , , │ │ │ │ - str r6, [r0, #108] @ 0x6c │ │ │ │ + str r6, [r1, #108] @ 0x6c │ │ │ │ lsls r3, r1, #1 │ │ │ │ - lsrs r2, r0, #10 │ │ │ │ + lsrs r2, r1, #10 │ │ │ │ lsls r0, r1, #1 │ │ │ │ ldrsb r1, [r5, r1] │ │ │ │ movs r0, r0 │ │ │ │ - str r2, [r3, #104] @ 0x68 │ │ │ │ + str r2, [r4, #104] @ 0x68 │ │ │ │ lsls r3, r1, #1 │ │ │ │ - lsrs r6, r2, #9 │ │ │ │ + lsrs r6, r3, #9 │ │ │ │ lsls r0, r1, #1 │ │ │ │ subs r6, #193 @ 0xc1 │ │ │ │ movs r0, r0 │ │ │ │ - str r6, [r5, #100] @ 0x64 │ │ │ │ + str r6, [r6, #100] @ 0x64 │ │ │ │ lsls r3, r1, #1 │ │ │ │ - lsrs r2, r5, #8 │ │ │ │ + lsrs r2, r6, #8 │ │ │ │ lsls r0, r1, #1 │ │ │ │ stmdb sp!, {r4, r5, r6, r7, r8, r9, sl, fp, lr} │ │ │ │ mov.w ip, #4096 @ 0x1000 │ │ │ │ vpush {d8-d9} │ │ │ │ sub.w ip, sp, ip │ │ │ │ str.w r0, [ip, #3952] @ 0xf70 │ │ │ │ sub sp, #92 @ 0x5c │ │ │ │ @@ -993927,23 +993927,23 @@ │ │ │ │ ... │ │ │ │ str r5, [sp, #760] @ 0x2f8 │ │ │ │ lsls r3, r2, #1 │ │ │ │ asrs r0, r7, #6 │ │ │ │ movs r0, r0 │ │ │ │ str r5, [sp, #536] @ 0x218 │ │ │ │ lsls r3, r2, #1 │ │ │ │ - str r6, [r4, #84] @ 0x54 │ │ │ │ + str r6, [r5, #84] @ 0x54 │ │ │ │ lsls r3, r1, #1 │ │ │ │ - str r0, [r4, #56] @ 0x38 │ │ │ │ + str r0, [r5, #56] @ 0x38 │ │ │ │ lsls r3, r1, #1 │ │ │ │ - lsls r4, r3, #29 │ │ │ │ + lsls r4, r4, #29 │ │ │ │ lsls r0, r1, #1 │ │ │ │ - str r2, [r5, #64] @ 0x40 │ │ │ │ + str r2, [r6, #64] @ 0x40 │ │ │ │ lsls r3, r1, #1 │ │ │ │ - str r2, [r1, #52] @ 0x34 │ │ │ │ + str r2, [r2, #52] @ 0x34 │ │ │ │ lsls r3, r1, #1 │ │ │ │ add.w r2, r5, #196608 @ 0x30000 │ │ │ │ movs r7, #1 │ │ │ │ mov fp, sl │ │ │ │ ldr r0, [r2, #8] │ │ │ │ ldrb r4, [r0, #1] │ │ │ │ cmp r4, #0 │ │ │ │ @@ -994623,105 +994623,105 @@ │ │ │ │ mov.w r1, #4294967295 @ 0xffffffff │ │ │ │ add r0, pc │ │ │ │ bl 17e10 │ │ │ │ b.n 365a92 >::_M_default_append(unsigned int)@@Base+0xe2ece> │ │ │ │ add.w r2, r5, #196608 @ 0x30000 │ │ │ │ b.n 365bd0 >::_M_default_append(unsigned int)@@Base+0xe300c> │ │ │ │ blx 1172c <__stack_chk_fail@plt> │ │ │ │ - @ instruction: 0xf760004a │ │ │ │ - str r4, [r2, #24] │ │ │ │ + @ instruction: 0xf768004a │ │ │ │ + str r4, [r3, #24] │ │ │ │ lsls r3, r1, #1 │ │ │ │ - str r6, [r4, #20] │ │ │ │ + str r6, [r5, #20] │ │ │ │ lsls r3, r1, #1 │ │ │ │ - @ instruction: 0xf62a004a │ │ │ │ - str r4, [r4, #56] @ 0x38 │ │ │ │ + @ instruction: 0xf632004a │ │ │ │ + str r4, [r5, #56] @ 0x38 │ │ │ │ lsls r2, r1, #1 │ │ │ │ - str r0, [r6, #0] │ │ │ │ + str r0, [r7, #0] │ │ │ │ lsls r3, r1, #1 │ │ │ │ - ldrsh r6, [r1, r7] │ │ │ │ + ldrsh r6, [r2, r7] │ │ │ │ lsls r3, r1, #1 │ │ │ │ - lsls r6, r0, #14 │ │ │ │ + lsls r6, r1, #14 │ │ │ │ lsls r0, r1, #1 │ │ │ │ - ldrsh r0, [r6, r6] │ │ │ │ + ldrsh r0, [r7, r6] │ │ │ │ lsls r3, r1, #1 │ │ │ │ - lsls r0, r5, #13 │ │ │ │ + lsls r0, r6, #13 │ │ │ │ lsls r0, r1, #1 │ │ │ │ - str r6, [r5, #40] @ 0x28 │ │ │ │ + str r6, [r6, #40] @ 0x28 │ │ │ │ lsls r2, r1, #1 │ │ │ │ - str r4, [r5, #8] │ │ │ │ + str r4, [r6, #8] │ │ │ │ lsls r3, r1, #1 │ │ │ │ - str r2, [r2, #12] │ │ │ │ + str r2, [r3, #12] │ │ │ │ lsls r3, r1, #1 │ │ │ │ - ldrsh r0, [r5, r4] │ │ │ │ + ldrsh r0, [r6, r4] │ │ │ │ lsls r3, r1, #1 │ │ │ │ - ldrsh r0, [r7, r3] │ │ │ │ + ldrsh r0, [r0, r4] │ │ │ │ lsls r3, r1, #1 │ │ │ │ - lsls r2, r6, #10 │ │ │ │ + lsls r2, r7, #10 │ │ │ │ lsls r0, r1, #1 │ │ │ │ - str r4, [r2, #0] │ │ │ │ + str r4, [r3, #0] │ │ │ │ lsls r3, r1, #1 │ │ │ │ - str r0, [r6, #0] │ │ │ │ + str r0, [r7, #0] │ │ │ │ lsls r3, r1, #1 │ │ │ │ - ldrsh r0, [r1, r1] │ │ │ │ + ldrsh r0, [r2, r1] │ │ │ │ lsls r3, r1, #1 │ │ │ │ - ldrsh r0, [r3, r0] │ │ │ │ + ldrsh r0, [r4, r0] │ │ │ │ lsls r3, r1, #1 │ │ │ │ - lsls r2, r2, #7 │ │ │ │ + lsls r2, r3, #7 │ │ │ │ lsls r0, r1, #1 │ │ │ │ - ldrb r2, [r7, r7] │ │ │ │ + ldrsh r2, [r0, r0] │ │ │ │ lsls r3, r1, #1 │ │ │ │ - lsls r6, r6, #6 │ │ │ │ + lsls r6, r7, #6 │ │ │ │ lsls r0, r1, #1 │ │ │ │ - ldrb r0, [r4, r5] │ │ │ │ + ldrb r0, [r5, r5] │ │ │ │ lsls r3, r1, #1 │ │ │ │ - ldrb r4, [r1, r4] │ │ │ │ + ldrb r4, [r2, r4] │ │ │ │ lsls r3, r1, #1 │ │ │ │ - lsls r6, r0, #3 │ │ │ │ + lsls r6, r1, #3 │ │ │ │ lsls r0, r1, #1 │ │ │ │ - ldrb r0, [r6, r3] │ │ │ │ + ldrb r0, [r7, r3] │ │ │ │ lsls r3, r1, #1 │ │ │ │ - lsls r2, r5, #2 │ │ │ │ + lsls r2, r6, #2 │ │ │ │ lsls r0, r1, #1 │ │ │ │ - ldrb r6, [r2, r3] │ │ │ │ + ldrb r6, [r3, r3] │ │ │ │ lsls r3, r1, #1 │ │ │ │ - lsls r0, r2, #2 │ │ │ │ + lsls r0, r3, #2 │ │ │ │ lsls r0, r1, #1 │ │ │ │ - ldrb r0, [r6, r1] │ │ │ │ + ldrb r0, [r7, r1] │ │ │ │ lsls r3, r1, #1 │ │ │ │ - movs r2, r5 │ │ │ │ + movs r2, r6 │ │ │ │ lsls r0, r1, #1 │ │ │ │ - ldrb r4, [r6, r5] │ │ │ │ + ldrb r4, [r7, r5] │ │ │ │ lsls r3, r1, #1 │ │ │ │ - ldrb r4, [r0, r1] │ │ │ │ + ldrb r4, [r1, r1] │ │ │ │ lsls r3, r1, #1 │ │ │ │ - movs r0, r0 │ │ │ │ + movs r0, r1 │ │ │ │ lsls r0, r1, #1 │ │ │ │ - ldrb r2, [r4, r0] │ │ │ │ + ldrb r2, [r5, r0] │ │ │ │ lsls r3, r1, #1 │ │ │ │ - vmla.i16 q8, q6, d7[0] │ │ │ │ - adds r5, #38 @ 0x26 │ │ │ │ + vmla.i32 q8, q2, d7[0] │ │ │ │ + adds r5, #46 @ 0x2e │ │ │ │ lsls r3, r1, #1 │ │ │ │ - ldrh r6, [r4, r7] │ │ │ │ + ldrh r6, [r5, r7] │ │ │ │ lsls r3, r1, #1 │ │ │ │ - vmla.i32 q0, q0, d7[0] │ │ │ │ - ldrh r4, [r1, r7] │ │ │ │ + vmla.i32 q0, q4, d7[0] │ │ │ │ + ldrh r4, [r2, r7] │ │ │ │ lsls r3, r1, #1 │ │ │ │ - vmla.i q0, q3, d3[1] │ │ │ │ - ldrh r2, [r6, r6] │ │ │ │ + vmla.i q0, q7, d3[1] │ │ │ │ + ldrh r2, [r7, r6] │ │ │ │ lsls r3, r1, #1 │ │ │ │ - vhadd.u32 q8, q6, │ │ │ │ - ldrh r6, [r2, r6] │ │ │ │ + vhadd.u q8, q2, │ │ │ │ + ldrh r6, [r3, r6] │ │ │ │ lsls r3, r1, #1 │ │ │ │ - vhadd.u16 q8, q0, │ │ │ │ - ldrh r0, [r7, r5] │ │ │ │ + vhadd.u16 q8, q4, │ │ │ │ + ldrh r0, [r0, r6] │ │ │ │ lsls r3, r1, #1 │ │ │ │ - vhadd.u q0, q2, │ │ │ │ - ldrh r4, [r3, r5] │ │ │ │ + vhadd.u q0, q6, │ │ │ │ + ldrh r4, [r4, r5] │ │ │ │ lsls r3, r1, #1 │ │ │ │ - vhadd.u16 q0, q3, │ │ │ │ + vhadd.u16 q0, q7, │ │ │ │ stmdb sp!, {r4, r5, r6, r7, r8, r9, sl, fp, lr} │ │ │ │ mov.w ip, #4096 @ 0x1000 │ │ │ │ vpush {d8} │ │ │ │ sub.w ip, sp, ip │ │ │ │ str.w r0, [ip, #2016] @ 0x7e0 │ │ │ │ subw sp, sp, #2036 @ 0x7f4 │ │ │ │ mov r4, r2 │ │ │ │ @@ -995363,71 +995363,71 @@ │ │ │ │ blx 11750 <__strncat_chk@plt> │ │ │ │ b.n 36633e >::_M_default_append(unsigned int)@@Base+0xe377a> │ │ │ │ ... │ │ │ │ asrs r0, r7, #6 │ │ │ │ movs r0, r0 │ │ │ │ ldrh r6, [r3, #16] │ │ │ │ lsls r3, r2, #1 │ │ │ │ - bvs.n 3665e4 >::_M_default_append(unsigned int)@@Base+0xe3a20> │ │ │ │ + bvs.n 3665f4 >::_M_default_append(unsigned int)@@Base+0xe3a30> │ │ │ │ lsls r4, r1, #1 │ │ │ │ - asrs r6, r2, #14 │ │ │ │ + asrs r6, r3, #14 │ │ │ │ lsls r3, r1, #1 │ │ │ │ - bvs.n 36672c >::_M_default_append(unsigned int)@@Base+0xe3b68> │ │ │ │ + bvs.n 36673c >::_M_default_append(unsigned int)@@Base+0xe3b78> │ │ │ │ lsls r4, r1, #1 │ │ │ │ - pop {r1, r7, pc} │ │ │ │ + pop {r1, r3, r7, pc} │ │ │ │ lsls r4, r1, #1 │ │ │ │ - asrs r4, r1, #13 │ │ │ │ + asrs r4, r2, #13 │ │ │ │ lsls r3, r1, #1 │ │ │ │ - bls.n 366658 >::_M_default_append(unsigned int)@@Base+0xe3a94> │ │ │ │ + bls.n 366668 >::_M_default_append(unsigned int)@@Base+0xe3aa4> │ │ │ │ lsls r7, r0, #1 │ │ │ │ - ldr r0, [r3, r3] │ │ │ │ + ldr r0, [r4, r3] │ │ │ │ lsls r3, r1, #1 │ │ │ │ - bmi.n 3667e0 >::_M_default_append(unsigned int)@@Base+0xe3c1c> │ │ │ │ + bmi.n 3667f0 >::_M_default_append(unsigned int)@@Base+0xe3c2c> │ │ │ │ lsls r4, r1, #1 │ │ │ │ - cbnz r6, 366774 >::_M_default_append(unsigned int)@@Base+0xe3bb0> │ │ │ │ + cbnz r6, 366776 >::_M_default_append(unsigned int)@@Base+0xe3bb2> │ │ │ │ lsls r4, r1, #1 │ │ │ │ - asrs r4, r2, #6 │ │ │ │ + asrs r4, r3, #6 │ │ │ │ lsls r3, r1, #1 │ │ │ │ - bvc.n 3666e8 >::_M_default_append(unsigned int)@@Base+0xe3b24> │ │ │ │ + bvc.n 3666f8 >::_M_default_append(unsigned int)@@Base+0xe3b34> │ │ │ │ lsls r7, r0, #1 │ │ │ │ - bcc.n 366640 >::_M_default_append(unsigned int)@@Base+0xe3a7c> │ │ │ │ + bcc.n 366650 >::_M_default_append(unsigned int)@@Base+0xe3a8c> │ │ │ │ lsls r4, r1, #1 │ │ │ │ - revsh r4, r3 │ │ │ │ + revsh r4, r4 │ │ │ │ lsls r4, r1, #1 │ │ │ │ - asrs r6, r6, #2 │ │ │ │ + asrs r6, r7, #2 │ │ │ │ lsls r3, r1, #1 │ │ │ │ - asrs r4, r4, #1 │ │ │ │ + asrs r4, r5, #1 │ │ │ │ lsls r3, r1, #1 │ │ │ │ strh r4, [r5, #46] @ 0x2e │ │ │ │ lsls r3, r2, #1 │ │ │ │ - bcs.n 3667c8 >::_M_default_append(unsigned int)@@Base+0xe3c04> │ │ │ │ + bcs.n 3667d8 >::_M_default_append(unsigned int)@@Base+0xe3c14> │ │ │ │ lsls r4, r1, #1 │ │ │ │ - bvs.n 366774 >::_M_default_append(unsigned int)@@Base+0xe3bb0> │ │ │ │ + bvs.n 366784 >::_M_default_append(unsigned int)@@Base+0xe3bc0> │ │ │ │ lsls r7, r0, #1 │ │ │ │ - bvs.n 366750 >::_M_default_append(unsigned int)@@Base+0xe3b8c> │ │ │ │ + bvs.n 366760 >::_M_default_append(unsigned int)@@Base+0xe3b9c> │ │ │ │ lsls r7, r0, #1 │ │ │ │ - bpl.n 366718 >::_M_default_append(unsigned int)@@Base+0xe3b54> │ │ │ │ + bpl.n 366728 >::_M_default_append(unsigned int)@@Base+0xe3b64> │ │ │ │ lsls r7, r0, #1 │ │ │ │ - strb r4, [r0, r6] │ │ │ │ + strb r4, [r1, r6] │ │ │ │ lsls r3, r1, #1 │ │ │ │ - cbnz r2, 36673e >::_M_default_append(unsigned int)@@Base+0xe3b7a> │ │ │ │ + cbnz r2, 366740 >::_M_default_append(unsigned int)@@Base+0xe3b7c> │ │ │ │ lsls r4, r1, #1 │ │ │ │ - lsrs r0, r7, #27 │ │ │ │ + lsrs r0, r0, #28 │ │ │ │ lsls r3, r1, #1 │ │ │ │ - bpl.n 366654 >::_M_default_append(unsigned int)@@Base+0xe3a90> │ │ │ │ + bpl.n 366664 >::_M_default_append(unsigned int)@@Base+0xe3aa0> │ │ │ │ lsls r7, r0, #1 │ │ │ │ - beq.n 366704 >::_M_default_append(unsigned int)@@Base+0xe3b40> │ │ │ │ + beq.n 366714 >::_M_default_append(unsigned int)@@Base+0xe3b50> │ │ │ │ lsls r4, r1, #1 │ │ │ │ - @ instruction: 0xb82e │ │ │ │ + @ instruction: 0xb836 │ │ │ │ lsls r4, r1, #1 │ │ │ │ - lsrs r0, r4, #24 │ │ │ │ + lsrs r0, r5, #24 │ │ │ │ lsls r3, r1, #1 │ │ │ │ - bmi.n 366694 >::_M_default_append(unsigned int)@@Base+0xe3ad0> │ │ │ │ + bmi.n 3666a4 >::_M_default_append(unsigned int)@@Base+0xe3ae0> │ │ │ │ lsls r7, r0, #1 │ │ │ │ - ldmia r7, {r1, r2, r4, r5, r6, r7} │ │ │ │ + ldmia r7, {r1, r2, r3, r4, r5, r6, r7} │ │ │ │ lsls r4, r1, #1 │ │ │ │ ldr r2, [pc, #184] @ (366810 >::_M_default_append(unsigned int)@@Base+0xe3c4c>) │ │ │ │ mov.w r9, #0 │ │ │ │ mov r3, fp │ │ │ │ ldr r1, [sp, #36] @ 0x24 │ │ │ │ ldr r0, [sp, #24] │ │ │ │ add r2, pc │ │ │ │ @@ -995490,25 +995490,25 @@ │ │ │ │ bl 17c90 │ │ │ │ ldr r0, [pc, #40] @ (366828 >::_M_default_append(unsigned int)@@Base+0xe3c64>) │ │ │ │ mov.w r1, #4294967295 @ 0xffffffff │ │ │ │ add r0, pc │ │ │ │ bl 17e10 │ │ │ │ b.n 3667ca >::_M_default_append(unsigned int)@@Base+0xe3c06> │ │ │ │ blx 1172c <__stack_chk_fail@plt> │ │ │ │ - bcc.n 3668a4 >::_M_default_append(unsigned int)@@Base+0xe3ce0> │ │ │ │ + bcc.n 3668b4 >::_M_default_append(unsigned int)@@Base+0xe3cf0> │ │ │ │ lsls r7, r0, #1 │ │ │ │ - strh r6, [r6, r1] │ │ │ │ + strh r6, [r7, r1] │ │ │ │ lsls r3, r1, #1 │ │ │ │ - @ instruction: 0xf6300047 │ │ │ │ - strh r6, [r2, r1] │ │ │ │ + @ instruction: 0xf6380047 │ │ │ │ + strh r6, [r3, r1] │ │ │ │ lsls r3, r1, #1 │ │ │ │ - @ instruction: 0xf6120047 │ │ │ │ - strh r6, [r6, r0] │ │ │ │ + @ instruction: 0xf61a0047 │ │ │ │ + strh r6, [r7, r0] │ │ │ │ lsls r3, r1, #1 │ │ │ │ - @ instruction: 0xf5f00047 │ │ │ │ + @ instruction: 0xf5f80047 │ │ │ │ stmdb sp!, {r4, r5, r6, r7, r8, r9, lr} │ │ │ │ mov.w ip, #4096 @ 0x1000 │ │ │ │ vpush {d8-d9} │ │ │ │ sub.w ip, sp, ip │ │ │ │ str.w r0, [ip, #3976] @ 0xf88 │ │ │ │ mov r4, r0 │ │ │ │ mov r8, r2 │ │ │ │ @@ -995819,55 +995819,55 @@ │ │ │ │ add r0, pc │ │ │ │ bl 17e10 │ │ │ │ b.n 366b46 >::_M_default_append(unsigned int)@@Base+0xe3f82> │ │ │ │ strh r4, [r6, #12] │ │ │ │ lsls r3, r2, #1 │ │ │ │ asrs r0, r7, #6 │ │ │ │ movs r0, r0 │ │ │ │ - @ instruction: 0xfa54004a │ │ │ │ - cbnz r6, 366c02 >::_M_default_append(unsigned int)@@Base+0xe403e> │ │ │ │ + @ instruction: 0xfa5c004a │ │ │ │ + cbnz r6, 366c04 >::_M_default_append(unsigned int)@@Base+0xe4040> │ │ │ │ lsls r7, r0, #1 │ │ │ │ - @ instruction: 0xfa06004a │ │ │ │ - cbnz r2, 366bf8 >::_M_default_append(unsigned int)@@Base+0xe4034> │ │ │ │ + @ instruction: 0xfa0e004a │ │ │ │ + cbnz r2, 366bfa >::_M_default_append(unsigned int)@@Base+0xe4036> │ │ │ │ lsls r7, r0, #1 │ │ │ │ - str r2, [r0, r3] │ │ │ │ + str r2, [r1, r3] │ │ │ │ lsls r3, r1, #1 │ │ │ │ - orns r0, lr, #13041664 @ 0xc70000 │ │ │ │ - str r0, [r7, r2] │ │ │ │ + eor.w r0, r6, #13041664 @ 0xc70000 │ │ │ │ + str r0, [r0, r3] │ │ │ │ lsls r3, r1, #1 │ │ │ │ - str r6, [r3, r0] │ │ │ │ + str r6, [r4, r0] │ │ │ │ lsls r3, r1, #1 │ │ │ │ - @ instruction: 0xf3da0047 │ │ │ │ - str r0, [r6, #104] @ 0x68 │ │ │ │ + @ instruction: 0xf3e20047 │ │ │ │ + str r0, [r7, #104] @ 0x68 │ │ │ │ lsls r4, r1, #1 │ │ │ │ - strb r4, [r1, r5] │ │ │ │ + strb r4, [r2, r5] │ │ │ │ lsls r2, r1, #1 │ │ │ │ - ldr r7, [pc, #888] @ (366f38 >::_M_default_append(unsigned int)@@Base+0xe4374>) │ │ │ │ + ldr r7, [pc, #920] @ (366f58 >::_M_default_append(unsigned int)@@Base+0xe4394>) │ │ │ │ lsls r3, r1, #1 │ │ │ │ ldrb r2, [r0, #30] │ │ │ │ lsls r3, r2, #1 │ │ │ │ - strb r2, [r5, r3] │ │ │ │ + strb r2, [r6, r3] │ │ │ │ lsls r2, r1, #1 │ │ │ │ - strb r4, [r4, r3] │ │ │ │ + strb r4, [r5, r3] │ │ │ │ lsls r2, r1, #1 │ │ │ │ - ldr r7, [pc, #432] @ (366d80 >::_M_default_append(unsigned int)@@Base+0xe41bc>) │ │ │ │ + ldr r7, [pc, #464] @ (366da0 >::_M_default_append(unsigned int)@@Base+0xe41dc>) │ │ │ │ lsls r3, r1, #1 │ │ │ │ - ssat r0, #8, r8, asr #1 │ │ │ │ - ldr r7, [pc, #88] @ (366c30 >::_M_default_append(unsigned int)@@Base+0xe406c>) │ │ │ │ + @ instruction: 0xf3300047 │ │ │ │ + ldr r7, [pc, #120] @ (366c50 >::_M_default_append(unsigned int)@@Base+0xe408c>) │ │ │ │ lsls r3, r1, #1 │ │ │ │ - @ instruction: 0xf2d20047 │ │ │ │ - ldr r6, [pc, #1000] @ (366fc8 >::_M_default_append(unsigned int)@@Base+0xe4404>) │ │ │ │ + @ instruction: 0xf2da0047 │ │ │ │ + ldr r7, [pc, #8] @ (366be8 >::_M_default_append(unsigned int)@@Base+0xe4024>) │ │ │ │ lsls r3, r1, #1 │ │ │ │ - @ instruction: 0xf2b40047 │ │ │ │ - ldr r6, [pc, #872] @ (366f50 >::_M_default_append(unsigned int)@@Base+0xe438c>) │ │ │ │ + @ instruction: 0xf2bc0047 │ │ │ │ + ldr r6, [pc, #904] @ (366f70 >::_M_default_append(unsigned int)@@Base+0xe43ac>) │ │ │ │ lsls r3, r1, #1 │ │ │ │ - @ instruction: 0xf2940047 │ │ │ │ - ldr r6, [pc, #744] @ (366ed8 >::_M_default_append(unsigned int)@@Base+0xe4314>) │ │ │ │ + @ instruction: 0xf29c0047 │ │ │ │ + ldr r6, [pc, #776] @ (366ef8 >::_M_default_append(unsigned int)@@Base+0xe4334>) │ │ │ │ lsls r3, r1, #1 │ │ │ │ - @ instruction: 0xf2740047 │ │ │ │ + @ instruction: 0xf27c0047 │ │ │ │ stmdb sp!, {r4, r5, r6, r7, r8, r9, sl, fp, lr} │ │ │ │ mov.w ip, #4096 @ 0x1000 │ │ │ │ vpush {d8} │ │ │ │ sub.w ip, sp, ip │ │ │ │ str.w r0, [ip, #3448] @ 0xd78 │ │ │ │ ldr r4, [pc, #984] @ (366fe4 >::_M_default_append(unsigned int)@@Base+0xe4420>) │ │ │ │ mov r9, r0 │ │ │ │ @@ -996240,53 +996240,53 @@ │ │ │ │ strb r6, [r4, #0] │ │ │ │ b.n 366db4 >::_M_default_append(unsigned int)@@Base+0xe41f0> │ │ │ │ blx 1172c <__stack_chk_fail@plt> │ │ │ │ ldrb r2, [r7, #23] │ │ │ │ lsls r3, r2, #1 │ │ │ │ asrs r0, r7, #6 │ │ │ │ movs r0, r0 │ │ │ │ - ldr r7, [pc, #912] @ (367380 >::_M_default_append(unsigned int)@@Base+0xe47bc>) │ │ │ │ + ldr r7, [pc, #944] @ (3673a0 >::_M_default_append(unsigned int)@@Base+0xe47dc>) │ │ │ │ lsls r3, r1, #1 │ │ │ │ - ldr r7, [pc, #512] @ (3671f4 >::_M_default_append(unsigned int)@@Base+0xe4630>) │ │ │ │ + ldr r7, [pc, #544] @ (367214 >::_M_default_append(unsigned int)@@Base+0xe4650>) │ │ │ │ lsls r3, r1, #1 │ │ │ │ - ldmia r1!, {r3, r6, r7} │ │ │ │ + ldmia r1!, {r4, r6, r7} │ │ │ │ lsls r4, r1, #1 │ │ │ │ - ldmia r5!, {r2, r3, r6, r7} │ │ │ │ + ldmia r5!, {r2, r4, r6, r7} │ │ │ │ lsls r7, r0, #1 │ │ │ │ - ldmia r5!, {r2, r3} │ │ │ │ + ldmia r5!, {r2, r4} │ │ │ │ lsls r7, r0, #1 │ │ │ │ ldrb r4, [r2, #17] │ │ │ │ lsls r3, r2, #1 │ │ │ │ - ldr r6, [pc, #400] @ (367198 >::_M_default_append(unsigned int)@@Base+0xe45d4>) │ │ │ │ + ldr r6, [pc, #432] @ (3671b8 >::_M_default_append(unsigned int)@@Base+0xe45f4>) │ │ │ │ lsls r3, r1, #1 │ │ │ │ - ldmia r4, {r2, r4, r5, r7} │ │ │ │ + ldmia r4, {r2, r3, r4, r5, r7} │ │ │ │ lsls r7, r0, #1 │ │ │ │ - ldmia r0!, {r1, r3, r4, r6} │ │ │ │ + ldmia r0!, {r1, r5, r6} │ │ │ │ lsls r4, r1, #1 │ │ │ │ - ldmia r4!, {r2, r3, r6} │ │ │ │ + ldmia r4, {r2, r4, r6} │ │ │ │ lsls r7, r0, #1 │ │ │ │ - lsrs r6, r2, #5 │ │ │ │ + lsrs r6, r3, #5 │ │ │ │ lsls r1, r1, #1 │ │ │ │ - ldmia r4!, {r5} │ │ │ │ + ldmia r4!, {r3, r5} │ │ │ │ lsls r7, r0, #1 │ │ │ │ - ldmia r3!, {r5, r6, r7} │ │ │ │ + ldmia r3, {r3, r5, r6, r7} │ │ │ │ lsls r7, r0, #1 │ │ │ │ - ldr r7, [pc, #448] @ (3671e4 >::_M_default_append(unsigned int)@@Base+0xe4620>) │ │ │ │ + ldr r7, [pc, #480] @ (367204 >::_M_default_append(unsigned int)@@Base+0xe4640>) │ │ │ │ lsls r2, r1, #1 │ │ │ │ - ldmia r3!, {r6, r7} │ │ │ │ + ldmia r3, {r3, r6, r7} │ │ │ │ lsls r7, r0, #1 │ │ │ │ - ldr r5, [pc, #272] @ (36713c >::_M_default_append(unsigned int)@@Base+0xe4578>) │ │ │ │ + ldr r5, [pc, #304] @ (36715c >::_M_default_append(unsigned int)@@Base+0xe4598>) │ │ │ │ lsls r3, r1, #1 │ │ │ │ - ldmia r3!, {r7} │ │ │ │ + ldmia r3, {r3, r7} │ │ │ │ lsls r7, r0, #1 │ │ │ │ - ldmia r3, {r1, r3, r4, r5} │ │ │ │ + ldmia r3!, {r1, r6} │ │ │ │ lsls r7, r0, #1 │ │ │ │ - ldr r4, [pc, #744] @ (367320 >::_M_default_append(unsigned int)@@Base+0xe475c>) │ │ │ │ + ldr r4, [pc, #776] @ (367340 >::_M_default_append(unsigned int)@@Base+0xe477c>) │ │ │ │ lsls r3, r1, #1 │ │ │ │ - ldmia r2, {r1, r2, r4, r6, r7} │ │ │ │ + ldmia r2, {r1, r2, r3, r4, r6, r7} │ │ │ │ lsls r7, r0, #1 │ │ │ │ stmdb sp!, {r4, r5, r6, r7, r8, r9, sl, fp, lr} │ │ │ │ mov.w ip, #4096 @ 0x1000 │ │ │ │ vpush {d8} │ │ │ │ sub.w ip, sp, ip │ │ │ │ str.w r0, [ip, #2632] @ 0xa48 │ │ │ │ subw sp, sp, #1420 @ 0x58c │ │ │ │ @@ -996528,33 +996528,33 @@ │ │ │ │ mov.w sl, #1 │ │ │ │ b.n 3671c2 >::_M_default_append(unsigned int)@@Base+0xe45fe> │ │ │ │ blx 1172c <__stack_chk_fail@plt> │ │ │ │ asrs r0, r7, #6 │ │ │ │ movs r0, r0 │ │ │ │ ldrb r0, [r3, #6] │ │ │ │ lsls r3, r2, #1 │ │ │ │ - stmia r6!, {r1, r3} │ │ │ │ + stmia r6!, {r1, r4} │ │ │ │ lsls r4, r1, #1 │ │ │ │ - lsls r4, r4, #13 │ │ │ │ + lsls r4, r5, #13 │ │ │ │ lsls r3, r1, #1 │ │ │ │ ldrb r2, [r5, #3] │ │ │ │ lsls r3, r2, #1 │ │ │ │ - lsls r0, r1, #10 │ │ │ │ + lsls r0, r2, #10 │ │ │ │ lsls r3, r1, #1 │ │ │ │ - ldmia r1!, {r5} │ │ │ │ + ldmia r1!, {r3, r5} │ │ │ │ lsls r7, r0, #1 │ │ │ │ - stmia r4!, {r1, r2, r3, r7} │ │ │ │ + stmia r4!, {r1, r2, r4, r7} │ │ │ │ lsls r4, r1, #1 │ │ │ │ - ldmia r0!, {r5, r6} │ │ │ │ + ldmia r0!, {r3, r5, r6} │ │ │ │ lsls r7, r0, #1 │ │ │ │ - ldmia r0!, {r2, r3, r6} │ │ │ │ + ldmia r0!, {r2, r4, r6} │ │ │ │ lsls r7, r0, #1 │ │ │ │ - strh r2, [r3, #50] @ 0x32 │ │ │ │ + strh r2, [r4, #50] @ 0x32 │ │ │ │ lsls r0, r1, #1 │ │ │ │ - stmia r7!, {r1, r2, r3, r5, r6, r7} │ │ │ │ + stmia r7!, {r1, r2, r4, r5, r6, r7} │ │ │ │ lsls r7, r0, #1 │ │ │ │ stmdb sp!, {r4, r5, r6, r7, r8, r9, sl, fp, lr} │ │ │ │ mov.w ip, #4096 @ 0x1000 │ │ │ │ vpush {d8-d10} │ │ │ │ sub.w ip, sp, ip │ │ │ │ str.w r0, [ip, #1648] @ 0x670 │ │ │ │ ldr.w r5, [pc, #2920] @ 367e88 >::_M_default_append(unsigned int)@@Base+0xe52c4> │ │ │ │ @@ -997597,113 +997597,113 @@ │ │ │ │ bl 525750 │ │ │ │ b.n 3678d6 >::_M_default_append(unsigned int)@@Base+0xe4d12> │ │ │ │ ... │ │ │ │ strb r0, [r4, #27] │ │ │ │ lsls r3, r2, #1 │ │ │ │ asrs r0, r7, #6 │ │ │ │ movs r0, r0 │ │ │ │ - ldr r0, [pc, #840] @ (3681dc >::_M_default_append(unsigned int)@@Base+0xe5618>) │ │ │ │ + ldr r0, [pc, #872] @ (3681fc >::_M_default_append(unsigned int)@@Base+0xe5638>) │ │ │ │ lsls r3, r1, #1 │ │ │ │ - @ instruction: 0xf67c0047 │ │ │ │ - ldr r0, [pc, #1008] @ (36828c >::_M_default_append(unsigned int)@@Base+0xe56c8>) │ │ │ │ + @ instruction: 0xf6840047 │ │ │ │ + ldr r1, [pc, #16] @ (367eac >::_M_default_append(unsigned int)@@Base+0xe52e8>) │ │ │ │ lsls r3, r1, #1 │ │ │ │ - b.n 3681f0 >::_M_default_append(unsigned int)@@Base+0xe562c> │ │ │ │ + b.n 368200 >::_M_default_append(unsigned int)@@Base+0xe563c> │ │ │ │ lsls r2, r1, #1 │ │ │ │ - cmp lr, fp │ │ │ │ + cmp lr, ip │ │ │ │ lsls r3, r1, #1 │ │ │ │ - @ instruction: 0xe9980047 │ │ │ │ + @ instruction: 0xe9a00047 │ │ │ │ strb r2, [r4, #22] │ │ │ │ lsls r3, r2, #1 │ │ │ │ - lsls r6, r4, #24 │ │ │ │ + lsls r6, r5, #24 │ │ │ │ lsls r3, r1, #1 │ │ │ │ - lsls r4, r5, #24 │ │ │ │ + lsls r4, r6, #24 │ │ │ │ lsls r3, r1, #1 │ │ │ │ - lsls r6, r4, #24 │ │ │ │ + lsls r6, r5, #24 │ │ │ │ lsls r3, r1, #1 │ │ │ │ - lsls r6, r4, #25 │ │ │ │ + lsls r6, r5, #25 │ │ │ │ lsls r3, r1, #1 │ │ │ │ - lsls r4, r2, #15 │ │ │ │ + lsls r4, r3, #15 │ │ │ │ lsls r3, r1, #1 │ │ │ │ - stmia r5!, {r1, r2, r5, r7} │ │ │ │ + stmia r5!, {r1, r2, r3, r5, r7} │ │ │ │ lsls r7, r0, #1 │ │ │ │ - lsls r4, r1, #25 │ │ │ │ + lsls r4, r2, #25 │ │ │ │ lsls r3, r1, #1 │ │ │ │ - stmia r5!, {r1, r2, r3, r5, r6} │ │ │ │ + stmia r5!, {r1, r2, r4, r5, r6} │ │ │ │ lsls r7, r0, #1 │ │ │ │ - add r0, sp, #928 @ 0x3a0 │ │ │ │ + add r0, sp, #960 @ 0x3c0 │ │ │ │ lsls r4, r1, #1 │ │ │ │ - cdp2 0, 12, cr0, cr0, cr10, {2} │ │ │ │ - stmia r0!, {r1, r3, r5, r7} │ │ │ │ + cdp2 0, 12, cr0, cr8, cr10, {2} │ │ │ │ + stmia r0!, {r1, r4, r5, r7} │ │ │ │ lsls r4, r1, #1 │ │ │ │ - mov r8, r4 │ │ │ │ + mov r8, r5 │ │ │ │ lsls r3, r1, #1 │ │ │ │ - lsls r4, r2, #20 │ │ │ │ + lsls r4, r3, #20 │ │ │ │ lsls r3, r1, #1 │ │ │ │ - mvns r6, r4 │ │ │ │ + mvns r6, r5 │ │ │ │ lsls r3, r1, #1 │ │ │ │ - add r7, pc, #264 @ (adr r7, 367ff0 >::_M_default_append(unsigned int)@@Base+0xe542c>) │ │ │ │ + add r7, pc, #296 @ (adr r7, 368010 >::_M_default_append(unsigned int)@@Base+0xe544c>) │ │ │ │ lsls r4, r1, #1 │ │ │ │ - ssat r0, #8, ip, asr #1 │ │ │ │ - ittt ls │ │ │ │ - lslls r4, r1, #1 │ │ │ │ - stmials r3!, {r2, r3, r4, r7} │ │ │ │ - lslls r7, r0, #1 │ │ │ │ - subs r6, r1, #5 │ │ │ │ + @ instruction: 0xf3340047 │ │ │ │ + itte ge │ │ │ │ + lslge r4, r1, #1 │ │ │ │ + stmiage r3!, {r2, r5, r7} │ │ │ │ + lsllt r7, r0, #1 │ │ │ │ + subs r6, r2, #5 │ │ │ │ lsls r0, r1, #1 │ │ │ │ - stmia r2!, {r1, r2, r3, r4, r5} │ │ │ │ + stmia r2!, {r1, r2, r6} │ │ │ │ lsls r7, r0, #1 │ │ │ │ - stmia r2!, {r1, r4, r5} │ │ │ │ + stmia r2!, {r1, r3, r4, r5} │ │ │ │ lsls r7, r0, #1 │ │ │ │ - ldr.w r0, [r0, fp] │ │ │ │ - lsrs r4, r3, #17 │ │ │ │ + ldr.w r0, [r8, fp] │ │ │ │ + lsrs r4, r4, #17 │ │ │ │ lsls r0, r1, #1 │ │ │ │ - cmp r5, #120 @ 0x78 │ │ │ │ + cmp r5, #128 @ 0x80 │ │ │ │ lsls r0, r1, #1 │ │ │ │ - bkpt 0x00cc │ │ │ │ + bkpt 0x00d4 │ │ │ │ lsls r4, r1, #1 │ │ │ │ - stmia r2!, {r1, r2, r4, r5, r7} │ │ │ │ + stmia r2!, {r1, r2, r3, r4, r5, r7} │ │ │ │ lsls r7, r0, #1 │ │ │ │ - adcs r0, r2 │ │ │ │ + adcs r0, r3 │ │ │ │ lsls r3, r1, #1 │ │ │ │ ldmia r7!, {r0, r2, r3, r4} │ │ │ │ @ instruction: 0xffffcf09 │ │ │ │ @ instruction: 0xffffcef3 │ │ │ │ - vshr.u64 q10, q5, #1 │ │ │ │ + vmla.i q10, , d18[0] │ │ │ │ lsls r3, r1, #1 │ │ │ │ - subs r7, #66 @ 0x42 │ │ │ │ + subs r7, #74 @ 0x4a │ │ │ │ lsls r3, r1, #1 │ │ │ │ - lsls r6, r3, #3 │ │ │ │ + lsls r6, r4, #3 │ │ │ │ lsls r3, r1, #1 │ │ │ │ - add r4, r5 │ │ │ │ + add r4, r6 │ │ │ │ lsls r2, r1, #1 │ │ │ │ - strb r6, [r2, r4] │ │ │ │ + strb r6, [r3, r4] │ │ │ │ lsls r4, r1, #1 │ │ │ │ - subs r5, #238 @ 0xee │ │ │ │ + subs r5, #246 @ 0xf6 │ │ │ │ lsls r3, r1, #1 │ │ │ │ - b.n 368294 >::_M_default_append(unsigned int)@@Base+0xe56d0> │ │ │ │ + b.n 3682a4 >::_M_default_append(unsigned int)@@Base+0xe56e0> │ │ │ │ lsls r7, r0, #1 │ │ │ │ - subs r5, #214 @ 0xd6 │ │ │ │ + subs r5, #222 @ 0xde │ │ │ │ lsls r3, r1, #1 │ │ │ │ - b.n 36826c >::_M_default_append(unsigned int)@@Base+0xe56a8> │ │ │ │ + b.n 36827c >::_M_default_append(unsigned int)@@Base+0xe56b8> │ │ │ │ lsls r7, r0, #1 │ │ │ │ - subs r5, #94 @ 0x5e │ │ │ │ + subs r5, #102 @ 0x66 │ │ │ │ lsls r3, r1, #1 │ │ │ │ - b.n 368184 >::_M_default_append(unsigned int)@@Base+0xe55c0> │ │ │ │ + b.n 368194 >::_M_default_append(unsigned int)@@Base+0xe55d0> │ │ │ │ lsls r7, r0, #1 │ │ │ │ - subs r4, #232 @ 0xe8 │ │ │ │ + subs r4, #240 @ 0xf0 │ │ │ │ lsls r3, r1, #1 │ │ │ │ - b.n 3680a0 >::_M_default_append(unsigned int)@@Base+0xe54dc> │ │ │ │ + b.n 3680b0 >::_M_default_append(unsigned int)@@Base+0xe54ec> │ │ │ │ lsls r7, r0, #1 │ │ │ │ - subs r4, #226 @ 0xe2 │ │ │ │ + subs r4, #234 @ 0xea │ │ │ │ lsls r3, r1, #1 │ │ │ │ - stmia r1!, {r1, r2, r3, r6, r7} │ │ │ │ + stmia r1!, {r1, r2, r4, r6, r7} │ │ │ │ lsls r2, r1, #1 │ │ │ │ - stmia r1!, {r3, r4, r5, r6, r7} │ │ │ │ + stmia r2!, {} │ │ │ │ lsls r2, r1, #1 │ │ │ │ - bvc.n 367f78 >::_M_default_append(unsigned int)@@Base+0xe53b4> │ │ │ │ + bvc.n 367f88 >::_M_default_append(unsigned int)@@Base+0xe53c4> │ │ │ │ lsls r2, r1, #1 │ │ │ │ ldr.w r1, [pc, #3388] @ 368ca8 >::_M_default_append(unsigned int)@@Base+0xe60e4> │ │ │ │ mov r0, r6 │ │ │ │ adds r7, #3 │ │ │ │ movw r3, #562 @ 0x232 │ │ │ │ add r1, pc │ │ │ │ ldr.w fp, [sp, #72] @ 0x48 │ │ │ │ @@ -998854,181 +998854,181 @@ │ │ │ │ adds r0, #12 │ │ │ │ bl 17c90 │ │ │ │ ldr r0, [pc, #368] @ (368e08 >::_M_default_append(unsigned int)@@Base+0xe6244>) │ │ │ │ add r0, pc │ │ │ │ bl 17e10 │ │ │ │ b.w 367462 >::_M_default_append(unsigned int)@@Base+0xe489e> │ │ │ │ ... │ │ │ │ - ldr.w r0, [r4, r8] │ │ │ │ - svc 34 @ 0x22 │ │ │ │ + ldr.w r0, [ip, r8] │ │ │ │ + svc 42 @ 0x2a │ │ │ │ lsls r7, r0, #1 │ │ │ │ - hlt 0x003c │ │ │ │ + revsh r4, r0 │ │ │ │ lsls r7, r0, #1 │ │ │ │ - subs r1, #86 @ 0x56 │ │ │ │ + subs r1, #94 @ 0x5e │ │ │ │ lsls r3, r1, #1 │ │ │ │ - ble.n 368cdc >::_M_default_append(unsigned int)@@Base+0xe6118> │ │ │ │ + ble.n 368cec >::_M_default_append(unsigned int)@@Base+0xe6128> │ │ │ │ lsls r7, r0, #1 │ │ │ │ - subs r1, #8 │ │ │ │ + subs r1, #16 │ │ │ │ lsls r3, r1, #1 │ │ │ │ - bgt.n 368c48 >::_M_default_append(unsigned int)@@Base+0xe6084> │ │ │ │ + bgt.n 368c58 >::_M_default_append(unsigned int)@@Base+0xe6094> │ │ │ │ lsls r7, r0, #1 │ │ │ │ - subs r0, #182 @ 0xb6 │ │ │ │ + subs r0, #190 @ 0xbe │ │ │ │ lsls r3, r1, #1 │ │ │ │ - bgt.n 368dac >::_M_default_append(unsigned int)@@Base+0xe61e8> │ │ │ │ + bgt.n 368dbc >::_M_default_append(unsigned int)@@Base+0xe61f8> │ │ │ │ lsls r7, r0, #1 │ │ │ │ - subs r0, #136 @ 0x88 │ │ │ │ + subs r0, #144 @ 0x90 │ │ │ │ lsls r3, r1, #1 │ │ │ │ - adds r7, #254 @ 0xfe │ │ │ │ + subs r0, #6 │ │ │ │ lsls r3, r1, #1 │ │ │ │ - subs r2, #64 @ 0x40 │ │ │ │ + subs r2, #72 @ 0x48 │ │ │ │ lsls r3, r1, #1 │ │ │ │ - pop {r2, r3, r4, pc} │ │ │ │ + pop {r2, r5, pc} │ │ │ │ lsls r2, r1, #1 │ │ │ │ - bcs.n 368d34 >::_M_default_append(unsigned int)@@Base+0xe6170> │ │ │ │ + bcs.n 368d44 >::_M_default_append(unsigned int)@@Base+0xe6180> │ │ │ │ lsls r2, r1, #1 │ │ │ │ - subs r3, #214 @ 0xd6 │ │ │ │ + subs r3, #222 @ 0xde │ │ │ │ lsls r2, r1, #1 │ │ │ │ - add r0, pc, #896 @ (adr r0, 369068 >::_M_default_append(unsigned int)@@Base+0xe64a4>) │ │ │ │ + add r0, pc, #928 @ (adr r0, 369088 >::_M_default_append(unsigned int)@@Base+0xe64c4>) │ │ │ │ lsls r7, r0, #1 │ │ │ │ - @ instruction: 0xb6b8 │ │ │ │ + @ instruction: 0xb6c0 │ │ │ │ lsls r7, r0, #1 │ │ │ │ - @ instruction: 0xb6a2 │ │ │ │ + @ instruction: 0xb6aa │ │ │ │ lsls r7, r0, #1 │ │ │ │ - sxtb r6, r6 │ │ │ │ + sxtb r6, r7 │ │ │ │ lsls r4, r1, #1 │ │ │ │ - bge.n 368c5c >::_M_default_append(unsigned int)@@Base+0xe6098> │ │ │ │ + bge.n 368c6c >::_M_default_append(unsigned int)@@Base+0xe60a8> │ │ │ │ lsls r7, r0, #1 │ │ │ │ - @ instruction: 0xb64a │ │ │ │ + @ instruction: 0xb652 │ │ │ │ lsls r7, r0, #1 │ │ │ │ - add r3, sp, #104 @ 0x68 │ │ │ │ + add r3, sp, #136 @ 0x88 │ │ │ │ lsls r0, r1, #1 │ │ │ │ - push {r2, r3, r4, r6, r7, lr} │ │ │ │ + push {r2, r5, r6, r7, lr} │ │ │ │ lsls r7, r0, #1 │ │ │ │ - push {r1, r5, r7, lr} │ │ │ │ + push {r1, r3, r5, r7, lr} │ │ │ │ lsls r7, r0, #1 │ │ │ │ - usat r0, #10, r0, asr #1 │ │ │ │ - ble.n 368cd4 >::_M_default_append(unsigned int)@@Base+0xe6110> │ │ │ │ + usat r0, #10, r8, asr #1 │ │ │ │ + ble.n 368ce4 >::_M_default_append(unsigned int)@@Base+0xe6120> │ │ │ │ lsls r2, r1, #1 │ │ │ │ - ldr r7, [sp, #320] @ 0x140 │ │ │ │ + ldr r7, [sp, #352] @ 0x160 │ │ │ │ lsls r7, r0, #1 │ │ │ │ - ble.n 368c5c >::_M_default_append(unsigned int)@@Base+0xe6098> │ │ │ │ + ble.n 368c6c >::_M_default_append(unsigned int)@@Base+0xe60a8> │ │ │ │ lsls r2, r1, #1 │ │ │ │ - adds r4, #138 @ 0x8a │ │ │ │ + adds r4, #146 @ 0x92 │ │ │ │ lsls r3, r1, #1 │ │ │ │ - bhi.n 368da8 >::_M_default_append(unsigned int)@@Base+0xe61e4> │ │ │ │ + bhi.n 368db8 >::_M_default_append(unsigned int)@@Base+0xe61f4> │ │ │ │ lsls r7, r0, #1 │ │ │ │ - push {r1, r2, r5, r6, r7} │ │ │ │ + push {r1, r2, r3, r5, r6, r7} │ │ │ │ lsls r7, r0, #1 │ │ │ │ - add r1, sp, #944 @ 0x3b0 │ │ │ │ + add r1, sp, #976 @ 0x3d0 │ │ │ │ lsls r0, r1, #1 │ │ │ │ - strb r2, [r1, #11] │ │ │ │ + strb r2, [r2, #11] │ │ │ │ lsls r0, r1, #1 │ │ │ │ - push {r1, r2, r5, r6} │ │ │ │ + push {r1, r2, r3, r5, r6} │ │ │ │ lsls r7, r0, #1 │ │ │ │ - adds r3, #206 @ 0xce │ │ │ │ + adds r3, #214 @ 0xd6 │ │ │ │ lsls r3, r1, #1 │ │ │ │ - bvc.n 368c58 >::_M_default_append(unsigned int)@@Base+0xe6094> │ │ │ │ + bvc.n 368c68 >::_M_default_append(unsigned int)@@Base+0xe60a4> │ │ │ │ lsls r7, r0, #1 │ │ │ │ - adds r3, #90 @ 0x5a │ │ │ │ + adds r3, #98 @ 0x62 │ │ │ │ lsls r3, r1, #1 │ │ │ │ - bvc.n 368d68 >::_M_default_append(unsigned int)@@Base+0xe61a4> │ │ │ │ + bvc.n 368d78 >::_M_default_append(unsigned int)@@Base+0xe61b4> │ │ │ │ lsls r7, r0, #1 │ │ │ │ - ldr r1, [pc, #1000] @ (36912c >::_M_default_append(unsigned int)@@Base+0xe6568>) │ │ │ │ + ldr r2, [pc, #8] @ (368d4c >::_M_default_append(unsigned int)@@Base+0xe6188>) │ │ │ │ lsls r4, r1, #1 │ │ │ │ - subs r0, #150 @ 0x96 │ │ │ │ + subs r0, #158 @ 0x9e │ │ │ │ lsls r2, r1, #1 │ │ │ │ - subs r0, #128 @ 0x80 │ │ │ │ + subs r0, #136 @ 0x88 │ │ │ │ lsls r2, r1, #1 │ │ │ │ - strb r2, [r4, #6] │ │ │ │ + strb r2, [r5, #6] │ │ │ │ lsls r0, r1, #1 │ │ │ │ - adds r2, #194 @ 0xc2 │ │ │ │ + adds r2, #202 @ 0xca │ │ │ │ lsls r3, r1, #1 │ │ │ │ - bvs.n 368e50 >::_M_default_append(unsigned int)@@Base+0xe628c> │ │ │ │ + bvs.n 368c60 >::_M_default_append(unsigned int)@@Base+0xe609c> │ │ │ │ lsls r7, r0, #1 │ │ │ │ - adds r2, #74 @ 0x4a │ │ │ │ + adds r2, #82 @ 0x52 │ │ │ │ lsls r3, r1, #1 │ │ │ │ - bvs.n 368d68 >::_M_default_append(unsigned int)@@Base+0xe61a4> │ │ │ │ + bvs.n 368d78 >::_M_default_append(unsigned int)@@Base+0xe61b4> │ │ │ │ lsls r7, r0, #1 │ │ │ │ - adds r2, #40 @ 0x28 │ │ │ │ + adds r2, #48 @ 0x30 │ │ │ │ lsls r3, r1, #1 │ │ │ │ - bpl.n 368d2c >::_M_default_append(unsigned int)@@Base+0xe6168> │ │ │ │ + bpl.n 368d3c >::_M_default_append(unsigned int)@@Base+0xe6178> │ │ │ │ lsls r7, r0, #1 │ │ │ │ - adds r2, #2 │ │ │ │ + adds r2, #10 │ │ │ │ lsls r3, r1, #1 │ │ │ │ - bpl.n 368cf8 >::_M_default_append(unsigned int)@@Base+0xe6134> │ │ │ │ + bpl.n 368d08 >::_M_default_append(unsigned int)@@Base+0xe6144> │ │ │ │ lsls r7, r0, #1 │ │ │ │ - adds r1, #218 @ 0xda │ │ │ │ + adds r1, #226 @ 0xe2 │ │ │ │ lsls r3, r1, #1 │ │ │ │ - bpl.n 368cb0 >::_M_default_append(unsigned int)@@Base+0xe60ec> │ │ │ │ + bpl.n 368cc0 >::_M_default_append(unsigned int)@@Base+0xe60fc> │ │ │ │ lsls r7, r0, #1 │ │ │ │ - adds r1, #186 @ 0xba │ │ │ │ + adds r1, #194 @ 0xc2 │ │ │ │ lsls r3, r1, #1 │ │ │ │ - bpl.n 368e64 >::_M_default_append(unsigned int)@@Base+0xe62a0> │ │ │ │ + bpl.n 368e74 >::_M_default_append(unsigned int)@@Base+0xe62b0> │ │ │ │ lsls r7, r0, #1 │ │ │ │ - adds r1, #150 @ 0x96 │ │ │ │ + adds r1, #158 @ 0x9e │ │ │ │ lsls r3, r1, #1 │ │ │ │ - bpl.n 368e24 >::_M_default_append(unsigned int)@@Base+0xe6260> │ │ │ │ + bpl.n 368e34 >::_M_default_append(unsigned int)@@Base+0xe6270> │ │ │ │ lsls r7, r0, #1 │ │ │ │ - adds r1, #114 @ 0x72 │ │ │ │ + adds r1, #122 @ 0x7a │ │ │ │ lsls r3, r1, #1 │ │ │ │ - bpl.n 368de8 >::_M_default_append(unsigned int)@@Base+0xe6224> │ │ │ │ + bpl.n 368df8 >::_M_default_append(unsigned int)@@Base+0xe6234> │ │ │ │ lsls r7, r0, #1 │ │ │ │ - adds r1, #78 @ 0x4e │ │ │ │ + adds r1, #86 @ 0x56 │ │ │ │ lsls r3, r1, #1 │ │ │ │ - bpl.n 368da4 >::_M_default_append(unsigned int)@@Base+0xe61e0> │ │ │ │ + bpl.n 368db4 >::_M_default_append(unsigned int)@@Base+0xe61f0> │ │ │ │ lsls r7, r0, #1 │ │ │ │ - adds r1, #42 @ 0x2a │ │ │ │ + adds r1, #50 @ 0x32 │ │ │ │ lsls r3, r1, #1 │ │ │ │ - bmi.n 368d68 >::_M_default_append(unsigned int)@@Base+0xe61a4> │ │ │ │ + bmi.n 368d78 >::_M_default_append(unsigned int)@@Base+0xe61b4> │ │ │ │ lsls r7, r0, #1 │ │ │ │ - adds r1, #6 │ │ │ │ + adds r1, #14 │ │ │ │ lsls r3, r1, #1 │ │ │ │ - bmi.n 368d28 >::_M_default_append(unsigned int)@@Base+0xe6164> │ │ │ │ + bmi.n 368d38 >::_M_default_append(unsigned int)@@Base+0xe6174> │ │ │ │ lsls r7, r0, #1 │ │ │ │ - adds r0, #232 @ 0xe8 │ │ │ │ + adds r0, #240 @ 0xf0 │ │ │ │ lsls r3, r1, #1 │ │ │ │ - bmi.n 368cf0 >::_M_default_append(unsigned int)@@Base+0xe612c> │ │ │ │ + bmi.n 368d00 >::_M_default_append(unsigned int)@@Base+0xe613c> │ │ │ │ lsls r7, r0, #1 │ │ │ │ - adds r0, #196 @ 0xc4 │ │ │ │ + adds r0, #204 @ 0xcc │ │ │ │ lsls r3, r1, #1 │ │ │ │ - bmi.n 368eb4 >::_M_default_append(unsigned int)@@Base+0xe62f0> │ │ │ │ + bmi.n 368cc4 >::_M_default_append(unsigned int)@@Base+0xe6100> │ │ │ │ lsls r7, r0, #1 │ │ │ │ - adds r0, #162 @ 0xa2 │ │ │ │ + adds r0, #170 @ 0xaa │ │ │ │ lsls r3, r1, #1 │ │ │ │ - bmi.n 368e78 >::_M_default_append(unsigned int)@@Base+0xe62b4> │ │ │ │ + bmi.n 368e88 >::_M_default_append(unsigned int)@@Base+0xe62c4> │ │ │ │ lsls r7, r0, #1 │ │ │ │ - adds r0, #118 @ 0x76 │ │ │ │ + adds r0, #126 @ 0x7e │ │ │ │ lsls r3, r1, #1 │ │ │ │ - bmi.n 368e28 >::_M_default_append(unsigned int)@@Base+0xe6264> │ │ │ │ + bmi.n 368e38 >::_M_default_append(unsigned int)@@Base+0xe6274> │ │ │ │ lsls r7, r0, #1 │ │ │ │ - adds r0, #106 @ 0x6a │ │ │ │ + adds r0, #114 @ 0x72 │ │ │ │ lsls r3, r1, #1 │ │ │ │ - @ instruction: 0xf27c004a │ │ │ │ - str r3, [sp, #992] @ 0x3e0 │ │ │ │ + @ instruction: 0xf284004a │ │ │ │ + str r4, [sp, #0] │ │ │ │ lsls r4, r1, #1 │ │ │ │ - @ instruction: 0xf218004a │ │ │ │ - str r3, [sp, #296] @ 0x128 │ │ │ │ + @ instruction: 0xf220004a │ │ │ │ + str r3, [sp, #328] @ 0x148 │ │ │ │ lsls r4, r1, #1 │ │ │ │ - subs r6, #130 @ 0x82 │ │ │ │ + subs r6, #138 @ 0x8a │ │ │ │ lsls r3, r1, #1 │ │ │ │ - @ instruction: 0xf12c004a │ │ │ │ - @ instruction: 0xf5ee0047 │ │ │ │ - @ instruction: 0xf122004a │ │ │ │ - str r2, [sp, #856] @ 0x358 │ │ │ │ + @ instruction: 0xf134004a │ │ │ │ + @ instruction: 0xf5f60047 │ │ │ │ + @ instruction: 0xf12a004a │ │ │ │ + str r2, [sp, #888] @ 0x378 │ │ │ │ lsls r4, r1, #1 │ │ │ │ - add.w r0, r2, #74 @ 0x4a │ │ │ │ - cmp r6, #184 @ 0xb8 │ │ │ │ + add.w r0, sl, #74 @ 0x4a │ │ │ │ + cmp r6, #192 @ 0xc0 │ │ │ │ lsls r3, r1, #1 │ │ │ │ - str r2, [sp, #480] @ 0x1e0 │ │ │ │ + str r2, [sp, #512] @ 0x200 │ │ │ │ lsls r4, r1, #1 │ │ │ │ - stmia.w r8, {r1, r3, r6} │ │ │ │ - bic.w r0, r8, #74 @ 0x4a │ │ │ │ - cmp r5, #160 @ 0xa0 │ │ │ │ + ldmia.w r0, {r1, r3, r6} │ │ │ │ + bics.w r0, r0, #74 @ 0x4a │ │ │ │ + cmp r5, #168 @ 0xa8 │ │ │ │ lsls r3, r1, #1 │ │ │ │ - lsls r2, r0, #14 │ │ │ │ + lsls r2, r1, #14 │ │ │ │ lsls r0, r1, #1 │ │ │ │ mov r0, r7 │ │ │ │ bl 5da504 │ │ │ │ ldr r3, [sp, #108] @ 0x6c │ │ │ │ ldr r3, [r3, #0] │ │ │ │ adds r3, #2 │ │ │ │ cmp r0, r3 │ │ │ │ @@ -999381,78 +999381,78 @@ │ │ │ │ mov.w r1, #4294967295 @ 0xffffffff │ │ │ │ add r0, pc │ │ │ │ bl 17e10 │ │ │ │ b.w 368888 >::_M_default_append(unsigned int)@@Base+0xe5cc4> │ │ │ │ nop │ │ │ │ nop.w │ │ │ │ ... │ │ │ │ - ldrh r0, [r7, #62] @ 0x3e │ │ │ │ + str r0, [sp, #0] │ │ │ │ lsls r4, r1, #1 │ │ │ │ - b.n 368de0 >::_M_default_append(unsigned int)@@Base+0xe621c> │ │ │ │ + b.n 368df0 >::_M_default_append(unsigned int)@@Base+0xe622c> │ │ │ │ lsls r2, r1, #1 │ │ │ │ - add r4, sp, #152 @ 0x98 │ │ │ │ + add r4, sp, #184 @ 0xb8 │ │ │ │ lsls r7, r0, #1 │ │ │ │ - add r3, sp, #984 @ 0x3d8 │ │ │ │ + add r3, sp, #1016 @ 0x3f8 │ │ │ │ lsls r7, r0, #1 │ │ │ │ - cmp r3, #130 @ 0x82 │ │ │ │ + cmp r3, #138 @ 0x8a │ │ │ │ lsls r3, r1, #1 │ │ │ │ - ldcl 0, cr0, [ip, #-296]! @ 0xfffffed8 │ │ │ │ - add r3, sp, #656 @ 0x290 │ │ │ │ + stc 0, cr0, [r4, #296] @ 0x128 │ │ │ │ + add r3, sp, #688 @ 0x2b0 │ │ │ │ lsls r7, r0, #1 │ │ │ │ - cmp r2, #250 @ 0xfa │ │ │ │ + cmp r3, #2 │ │ │ │ lsls r3, r1, #1 │ │ │ │ - ldmia r6!, {r1, r2, r4, r5, r7} │ │ │ │ + ldmia r6!, {r1, r2, r3, r4, r5, r7} │ │ │ │ lsls r7, r0, #1 │ │ │ │ - cmp r2, #218 @ 0xda │ │ │ │ + cmp r2, #226 @ 0xe2 │ │ │ │ lsls r3, r1, #1 │ │ │ │ - ldmia r6!, {r1, r2, r4, r7} │ │ │ │ + ldmia r6!, {r1, r2, r3, r4, r7} │ │ │ │ lsls r7, r0, #1 │ │ │ │ - add r3, sp, #200 @ 0xc8 │ │ │ │ + add r3, sp, #232 @ 0xe8 │ │ │ │ lsls r7, r0, #1 │ │ │ │ - cmp r2, #154 @ 0x9a │ │ │ │ + cmp r2, #162 @ 0xa2 │ │ │ │ lsls r3, r1, #1 │ │ │ │ - ldmia r6, {r1, r2, r4, r6} │ │ │ │ + ldmia r6, {r1, r2, r3, r4, r6} │ │ │ │ lsls r7, r0, #1 │ │ │ │ - cmp r2, #128 @ 0x80 │ │ │ │ + cmp r2, #136 @ 0x88 │ │ │ │ lsls r3, r1, #1 │ │ │ │ - ldmia r6!, {r1, r3, r4, r5} │ │ │ │ + ldmia r6, {r1, r6} │ │ │ │ lsls r7, r0, #1 │ │ │ │ - ldrh r0, [r3, #50] @ 0x32 │ │ │ │ + ldrh r0, [r4, #50] @ 0x32 │ │ │ │ lsls r4, r1, #1 │ │ │ │ - ldrh r4, [r2, #50] @ 0x32 │ │ │ │ + ldrh r4, [r3, #50] @ 0x32 │ │ │ │ lsls r4, r1, #1 │ │ │ │ - subs r1, #168 @ 0xa8 │ │ │ │ + subs r1, #176 @ 0xb0 │ │ │ │ lsls r3, r1, #1 │ │ │ │ - @ instruction: 0xebf8004a │ │ │ │ - sub.w r0, ip, sl, lsl #1 │ │ │ │ - orn r0, lr, #71 @ 0x47 │ │ │ │ - sub.w r0, r2, sl, lsl #1 │ │ │ │ - add r1, sp, #872 @ 0x368 │ │ │ │ + stc 0, cr0, [r0], {74} @ 0x4a │ │ │ │ + subs.w r0, r4, sl, lsl #1 │ │ │ │ + orns r0, r6, #71 @ 0x47 │ │ │ │ + sub.w r0, sl, sl, lsl #1 │ │ │ │ + add r1, sp, #904 @ 0x388 │ │ │ │ lsls r7, r0, #1 │ │ │ │ - @ instruction: 0xeb84004a │ │ │ │ - cmp r1, #52 @ 0x34 │ │ │ │ + @ instruction: 0xeb8c004a │ │ │ │ + cmp r1, #60 @ 0x3c │ │ │ │ lsls r3, r1, #1 │ │ │ │ - ldmia r4!, {r1, r2, r3, r5, r6, r7} │ │ │ │ + ldmia r4, {r1, r2, r4, r5, r6, r7} │ │ │ │ lsls r7, r0, #1 │ │ │ │ - cmp r1, #24 │ │ │ │ + cmp r1, #32 │ │ │ │ lsls r3, r1, #1 │ │ │ │ - ldmia r4, {r1, r4, r6, r7} │ │ │ │ + ldmia r4, {r1, r3, r4, r6, r7} │ │ │ │ lsls r7, r0, #1 │ │ │ │ - cmp r0, #248 @ 0xf8 │ │ │ │ + cmp r1, #0 │ │ │ │ lsls r3, r1, #1 │ │ │ │ - ldmia r4, {r1, r4, r5, r7} │ │ │ │ + ldmia r4, {r1, r3, r4, r5, r7} │ │ │ │ lsls r7, r0, #1 │ │ │ │ - add.w r0, r8, sl, lsl #1 │ │ │ │ - cmp r0, #146 @ 0x92 │ │ │ │ + adds.w r0, r0, sl, lsl #1 │ │ │ │ + cmp r0, #154 @ 0x9a │ │ │ │ lsls r3, r1, #1 │ │ │ │ - ldmia r4!, {r2, r3, r6} │ │ │ │ + ldmia r4, {r2, r4, r6} │ │ │ │ lsls r7, r0, #1 │ │ │ │ - cmp r0, #114 @ 0x72 │ │ │ │ + cmp r0, #122 @ 0x7a │ │ │ │ lsls r3, r1, #1 │ │ │ │ - ldmia r4!, {r2, r3, r5} │ │ │ │ + ldmia r4, {r2, r4, r5} │ │ │ │ lsls r7, r0, #1 │ │ │ │ push {lr} │ │ │ │ mov.w ip, #4096 @ 0x1000 │ │ │ │ sub.w ip, sp, ip │ │ │ │ str.w r0, [ip, #4040] @ 0xfc8 │ │ │ │ sub sp, #52 @ 0x34 │ │ │ │ vmov.f64 d7, d1 │ │ │ │ @@ -999498,17 +999498,17 @@ │ │ │ │ ldr r1, [sp, #44] @ 0x2c │ │ │ │ add r0, pc │ │ │ │ bl 17e10 │ │ │ │ ldr r3, [sp, #44] @ 0x2c │ │ │ │ mov r0, r3 │ │ │ │ add sp, #52 @ 0x34 │ │ │ │ pop {pc} │ │ │ │ - movs r7, #90 @ 0x5a │ │ │ │ + movs r7, #98 @ 0x62 │ │ │ │ lsls r3, r1, #1 │ │ │ │ - ldmia r3!, {r1, r2, r4} │ │ │ │ + ldmia r3, {r1, r2, r3, r4} │ │ │ │ lsls r7, r0, #1 │ │ │ │ push {r4, r5, lr} │ │ │ │ mov.w ip, #4096 @ 0x1000 │ │ │ │ sub.w ip, sp, ip │ │ │ │ str.w r0, [ip, #4064] @ 0xfe0 │ │ │ │ sub sp, #20 │ │ │ │ ldr r1, [pc, #236] @ (3693f4 >::_M_default_append(unsigned int)@@Base+0xe6830>) │ │ │ │ @@ -999605,45 +999605,45 @@ │ │ │ │ ldr r0, [pc, #80] @ (369434 >::_M_default_append(unsigned int)@@Base+0xe6870>) │ │ │ │ mov r1, r4 │ │ │ │ add r0, pc │ │ │ │ bl 17e10 │ │ │ │ b.n 369350 >::_M_default_append(unsigned int)@@Base+0xe678c> │ │ │ │ blx 1172c <__stack_chk_fail@plt> │ │ │ │ nop │ │ │ │ - cmp r0, #8 │ │ │ │ + cmp r0, #16 │ │ │ │ lsls r3, r1, #1 │ │ │ │ ldrsb r0, [r7, r3] │ │ │ │ lsls r3, r2, #1 │ │ │ │ - movs r7, #176 @ 0xb0 │ │ │ │ + movs r7, #184 @ 0xb8 │ │ │ │ lsls r3, r1, #1 │ │ │ │ asrs r0, r7, #6 │ │ │ │ movs r0, r0 │ │ │ │ - movs r7, #232 @ 0xe8 │ │ │ │ + movs r7, #240 @ 0xf0 │ │ │ │ lsls r3, r1, #1 │ │ │ │ - movs r6, #238 @ 0xee │ │ │ │ + movs r6, #246 @ 0xf6 │ │ │ │ lsls r3, r1, #1 │ │ │ │ - ldmia r2!, {r1, r3, r5, r7} │ │ │ │ + ldmia r2!, {r1, r4, r5, r7} │ │ │ │ lsls r7, r0, #1 │ │ │ │ ldrsb r0, [r7, r2] │ │ │ │ lsls r3, r2, #1 │ │ │ │ iteet mi │ │ │ │ - vrsubhnmi.i d18, , q13 │ │ │ │ + vqshlumi.s64 d18, d18, #63 @ 0x3f │ │ │ │ lslpl r3, r1, #1 │ │ │ │ - ldmiapl r2, {r1, r2, r5, r6} │ │ │ │ + ldmiapl r2, {r1, r2, r3, r5, r6} │ │ │ │ lslmi r7, r0, #1 │ │ │ │ asrs r5, r1, #25 │ │ │ │ movs r0, r0 │ │ │ │ - movs r6, #126 @ 0x7e │ │ │ │ + movs r6, #134 @ 0x86 │ │ │ │ lsls r3, r1, #1 │ │ │ │ - ldmia r2!, {r1, r3, r4, r5} │ │ │ │ + ldmia r2!, {r1, r6} │ │ │ │ lsls r7, r0, #1 │ │ │ │ mcr2 15, 5, pc, cr5, cr15, {7} @ │ │ │ │ - movs r6, #82 @ 0x52 │ │ │ │ + movs r6, #90 @ 0x5a │ │ │ │ lsls r3, r1, #1 │ │ │ │ - ldmia r2, {r1, r2, r3} │ │ │ │ + ldmia r2, {r1, r2, r4} │ │ │ │ lsls r7, r0, #1 │ │ │ │ stmdb sp!, {r4, r5, r6, r7, r8, r9, sl, fp, lr} │ │ │ │ mov.w ip, #0 │ │ │ │ mov.w lr, #262144 @ 0x40000 │ │ │ │ vpush {d8-d9} │ │ │ │ sub.w ip, sp, ip │ │ │ │ sub.w lr, ip, lr │ │ │ │ @@ -999881,47 +999881,47 @@ │ │ │ │ nop │ │ │ │ nop.w │ │ │ │ ... │ │ │ │ strb r6, [r3, r6] │ │ │ │ lsls r3, r2, #1 │ │ │ │ asrs r0, r7, #6 │ │ │ │ movs r0, r0 │ │ │ │ - movs r5, #190 @ 0xbe │ │ │ │ + movs r5, #198 @ 0xc6 │ │ │ │ lsls r3, r1, #1 │ │ │ │ - add r6, sp, #696 @ 0x2b8 │ │ │ │ + add r6, sp, #728 @ 0x2d8 │ │ │ │ lsls r2, r1, #1 │ │ │ │ - add r6, sp, #688 @ 0x2b0 │ │ │ │ + add r6, sp, #720 @ 0x2d0 │ │ │ │ lsls r2, r1, #1 │ │ │ │ - movs r4, #154 @ 0x9a │ │ │ │ + movs r4, #162 @ 0xa2 │ │ │ │ lsls r3, r1, #1 │ │ │ │ - ldmia r0!, {r1, r2, r4, r6} │ │ │ │ + ldmia r0!, {r1, r2, r3, r4, r6} │ │ │ │ lsls r7, r0, #1 │ │ │ │ strb r6, [r3, r1] │ │ │ │ lsls r3, r2, #1 │ │ │ │ - movs r4, #86 @ 0x56 │ │ │ │ + movs r4, #94 @ 0x5e │ │ │ │ lsls r3, r1, #1 │ │ │ │ - ldmia r0!, {r1, r4} │ │ │ │ + ldmia r0!, {r1, r3, r4} │ │ │ │ lsls r7, r0, #1 │ │ │ │ - add r6, sp, #152 @ 0x98 │ │ │ │ + add r6, sp, #184 @ 0xb8 │ │ │ │ lsls r2, r1, #1 │ │ │ │ - add r6, sp, #248 @ 0xf8 │ │ │ │ + add r6, sp, #280 @ 0x118 │ │ │ │ lsls r2, r1, #1 │ │ │ │ - movs r4, #20 │ │ │ │ + movs r4, #28 │ │ │ │ lsls r3, r1, #1 │ │ │ │ - stmia r7!, {r4, r6, r7} │ │ │ │ + stmia r7!, {r3, r4, r6, r7} │ │ │ │ lsls r7, r0, #1 │ │ │ │ - movs r3, #250 @ 0xfa │ │ │ │ + movs r4, #2 │ │ │ │ lsls r3, r1, #1 │ │ │ │ - stmia r7!, {r1, r2, r4, r5, r7} │ │ │ │ + stmia r7!, {r1, r2, r3, r4, r5, r7} │ │ │ │ lsls r7, r0, #1 │ │ │ │ - movs r3, #224 @ 0xe0 │ │ │ │ + movs r3, #232 @ 0xe8 │ │ │ │ lsls r3, r1, #1 │ │ │ │ - stmia r7!, {r1, r3, r4, r7} │ │ │ │ + stmia r7!, {r1, r5, r7} │ │ │ │ lsls r7, r0, #1 │ │ │ │ - ldc 0, cr0, [r2, #284] @ 0x11c │ │ │ │ + ldc 0, cr0, [sl, #284] @ 0x11c │ │ │ │ vldr d7, [sl, #136] @ 0x88 │ │ │ │ vmov.f64 d6, #112 @ 0x3f800000 1.0 │ │ │ │ vcmpe.f64 d7, d6 │ │ │ │ vmrs APSR_nzcv, fpscr │ │ │ │ ble.n 369768 >::_M_default_append(unsigned int)@@Base+0xe6ba4> │ │ │ │ vmov.f64 d0, d6 │ │ │ │ mov r1, sl │ │ │ │ @@ -1000199,39 +1000199,39 @@ │ │ │ │ mov r1, sl │ │ │ │ add r0, pc │ │ │ │ bl 17e10 │ │ │ │ str.w sl, [sp, #52] @ 0x34 │ │ │ │ b.n 369812 >::_M_default_append(unsigned int)@@Base+0xe6c4e> │ │ │ │ nop │ │ │ │ ... │ │ │ │ - movs r2, #74 @ 0x4a │ │ │ │ + movs r2, #82 @ 0x52 │ │ │ │ lsls r3, r1, #1 │ │ │ │ - stmia r6!, {r2} │ │ │ │ + stmia r6!, {r2, r3} │ │ │ │ lsls r7, r0, #1 │ │ │ │ - movs r2, #44 @ 0x2c │ │ │ │ + movs r2, #52 @ 0x34 │ │ │ │ lsls r3, r1, #1 │ │ │ │ - stmia r5!, {r3, r5, r6, r7} │ │ │ │ + stmia r5!, {r4, r5, r6, r7} │ │ │ │ lsls r7, r0, #1 │ │ │ │ - movs r2, #48 @ 0x30 │ │ │ │ + movs r2, #56 @ 0x38 │ │ │ │ lsls r3, r1, #1 │ │ │ │ - movs r1, #120 @ 0x78 │ │ │ │ + movs r1, #128 @ 0x80 │ │ │ │ lsls r3, r1, #1 │ │ │ │ - stmia r5!, {r2, r4, r5} │ │ │ │ + stmia r5!, {r2, r3, r4, r5} │ │ │ │ lsls r7, r0, #1 │ │ │ │ - @ instruction: 0xb640 │ │ │ │ + @ instruction: 0xb648 │ │ │ │ lsls r2, r1, #1 │ │ │ │ - movs r4, #30 │ │ │ │ + movs r4, #38 @ 0x26 │ │ │ │ lsls r2, r1, #1 │ │ │ │ - subs r6, r1, #7 │ │ │ │ + subs r6, r2, #7 │ │ │ │ lsls r3, r1, #1 │ │ │ │ - stmia r3!, {r1, r3, r7} │ │ │ │ + stmia r3!, {r1, r4, r7} │ │ │ │ lsls r7, r0, #1 │ │ │ │ - subs r6, r6, #6 │ │ │ │ + subs r6, r7, #6 │ │ │ │ lsls r3, r1, #1 │ │ │ │ - stmia r3!, {r1, r4, r5, r6} │ │ │ │ + stmia r3!, {r1, r3, r4, r5, r6} │ │ │ │ lsls r7, r0, #1 │ │ │ │ add.w sl, sp, #196608 @ 0x30000 │ │ │ │ sub.w r2, r6, #92 @ 0x5c │ │ │ │ add.w sl, sl, #204 @ 0xcc │ │ │ │ sub.w r3, r6, #80 @ 0x50 │ │ │ │ mov.w ip, #0 │ │ │ │ str r3, [sp, #4] │ │ │ │ @@ -1000637,69 +1000637,69 @@ │ │ │ │ ldrd fp, r7, [sp, #60] @ 0x3c │ │ │ │ bl 364c5c >::_M_default_append(unsigned int)@@Base+0xe2098> │ │ │ │ mvn.w sl, #1 │ │ │ │ b.n 369e86 >::_M_default_append(unsigned int)@@Base+0xe72c2> │ │ │ │ nop │ │ │ │ nop.w │ │ │ │ ... │ │ │ │ - movs r2, #156 @ 0x9c │ │ │ │ + movs r2, #164 @ 0xa4 │ │ │ │ lsls r3, r1, #1 │ │ │ │ - subs r4, r7, #0 │ │ │ │ + subs r4, r0, #1 │ │ │ │ lsls r3, r1, #1 │ │ │ │ - stmia r1!, {r1, r2, r4, r5, r6, r7} │ │ │ │ + stmia r1!, {r1, r2, r3, r4, r5, r6, r7} │ │ │ │ lsls r7, r0, #1 │ │ │ │ - subs r2, r4, #0 │ │ │ │ + subs r2, r5, #0 │ │ │ │ lsls r3, r1, #1 │ │ │ │ - stmia r1!, {r1, r2, r3, r4, r6, r7} │ │ │ │ + stmia r1!, {r1, r2, r5, r6, r7} │ │ │ │ lsls r7, r0, #1 │ │ │ │ - subs r4, r0, #0 │ │ │ │ + subs r4, r1, #0 │ │ │ │ lsls r3, r1, #1 │ │ │ │ - stmia r1!, {r6, r7} │ │ │ │ + stmia r1!, {r3, r6, r7} │ │ │ │ lsls r7, r0, #1 │ │ │ │ - uxth r0, r4 │ │ │ │ + uxth r0, r5 │ │ │ │ lsls r2, r1, #1 │ │ │ │ - movs r0, #112 @ 0x70 │ │ │ │ + movs r0, #120 @ 0x78 │ │ │ │ lsls r2, r1, #1 │ │ │ │ - movs r0, #224 @ 0xe0 │ │ │ │ + movs r0, #232 @ 0xe8 │ │ │ │ lsls r3, r1, #1 │ │ │ │ - adds r6, r5, #3 │ │ │ │ + adds r6, r6, #3 │ │ │ │ lsls r3, r1, #1 │ │ │ │ - stmia r0!, {r1, r3, r5, r7} │ │ │ │ + stmia r0!, {r1, r4, r5, r7} │ │ │ │ lsls r7, r0, #1 │ │ │ │ - movs r0, #134 @ 0x86 │ │ │ │ + movs r0, #142 @ 0x8e │ │ │ │ lsls r3, r1, #1 │ │ │ │ - movs r0, #162 @ 0xa2 │ │ │ │ + movs r0, #170 @ 0xaa │ │ │ │ lsls r3, r1, #1 │ │ │ │ - adds r0, r5, #1 │ │ │ │ + adds r0, r6, #1 │ │ │ │ lsls r3, r1, #1 │ │ │ │ - stmia r0!, {r2, r5} │ │ │ │ + stmia r0!, {r2, r3, r5} │ │ │ │ lsls r7, r0, #1 │ │ │ │ - subs r0, r6, #7 │ │ │ │ + subs r0, r7, #7 │ │ │ │ lsls r3, r1, #1 │ │ │ │ - subs r4, r3, r7 │ │ │ │ + subs r4, r4, r7 │ │ │ │ lsls r3, r1, #1 │ │ │ │ - itet ls │ │ │ │ + ittt ls │ │ │ │ lslls r7, r0, #1 │ │ │ │ - subhi r2, r7, r6 │ │ │ │ + subls r2, r0, r7 │ │ │ │ lslls r3, r1, #1 │ │ │ │ - ite vc │ │ │ │ + itt vc │ │ │ │ lslvc r7, r0, #1 │ │ │ │ - subvs r0, r4, r6 │ │ │ │ + subvc r0, r5, r6 │ │ │ │ lsls r3, r1, #1 │ │ │ │ - itt pl │ │ │ │ - lslpl r7, r0, #1 │ │ │ │ - subpl r4, r7, r5 │ │ │ │ + itt vs │ │ │ │ + lslvs r7, r0, #1 │ │ │ │ + subvs r4, r0, r6 │ │ │ │ lsls r3, r1, #1 │ │ │ │ - itet cc │ │ │ │ + ittt cc │ │ │ │ lslcc r7, r0, #1 │ │ │ │ - addcs sp, #368 @ 0x170 │ │ │ │ + addcc sp, #400 @ 0x190 │ │ │ │ lslcc r2, r1, #1 │ │ │ │ - subs r0, r6, #0 │ │ │ │ + subs r0, r7, #0 │ │ │ │ lsls r2, r1, #1 │ │ │ │ - @ instruction: 0xf666004a │ │ │ │ + @ instruction: 0xf66e004a │ │ │ │ ldr r2, [r5, #4] │ │ │ │ add.w r2, r2, #1392 @ 0x570 │ │ │ │ vldr d0, [r2] │ │ │ │ vmov s15, r9 │ │ │ │ ldr.w r3, [r4, #4072] @ 0xfe8 │ │ │ │ str r3, [sp, #72] @ 0x48 │ │ │ │ vcvt.f64.s32 d7, s15 │ │ │ │ @@ -1001464,156 +1001464,156 @@ │ │ │ │ bl 17e10 │ │ │ │ mvn.w r3, #8 │ │ │ │ str r3, [sp, #52] @ 0x34 │ │ │ │ b.w 369812 >::_M_default_append(unsigned int)@@Base+0xe6c4e> │ │ │ │ nop │ │ │ │ nop.w │ │ │ │ ... │ │ │ │ - adds r4, r5, r7 │ │ │ │ + adds r4, r6, r7 │ │ │ │ lsls r3, r1, #1 │ │ │ │ - adds r6, r3, r4 │ │ │ │ + adds r6, r4, r4 │ │ │ │ lsls r3, r1, #1 │ │ │ │ - pop {r1, r2, r4, r6, r7} │ │ │ │ + pop {r1, r2, r3, r4, r6, r7} │ │ │ │ lsls r7, r0, #1 │ │ │ │ - bmi.n 36a7e8 >::_M_default_append(unsigned int)@@Base+0xe7c24> │ │ │ │ + bmi.n 36a7f8 >::_M_default_append(unsigned int)@@Base+0xe7c34> │ │ │ │ lsls r2, r1, #1 │ │ │ │ - adds r0, r4, #4 │ │ │ │ + adds r0, r5, #4 │ │ │ │ lsls r3, r1, #1 │ │ │ │ - adds r6, r2, r2 │ │ │ │ + adds r6, r3, r2 │ │ │ │ lsls r3, r1, #1 │ │ │ │ - pop {r1, r2, r3, r6} │ │ │ │ + pop {r1, r2, r4, r6} │ │ │ │ lsls r7, r0, #1 │ │ │ │ - adds r4, r6, r1 │ │ │ │ + adds r4, r7, r1 │ │ │ │ lsls r3, r1, #1 │ │ │ │ - pop {r1, r2, r3, r5} │ │ │ │ + pop {r1, r2, r4, r5} │ │ │ │ lsls r7, r0, #1 │ │ │ │ - adds r6, r1, r1 │ │ │ │ + adds r6, r2, r1 │ │ │ │ lsls r3, r1, #1 │ │ │ │ - pop {r1, r2} │ │ │ │ + pop {r1, r2, r3} │ │ │ │ lsls r7, r0, #1 │ │ │ │ - adds r4, r0, r0 │ │ │ │ + adds r4, r1, r0 │ │ │ │ lsls r3, r1, #1 │ │ │ │ - cbnz r4, 36a96a >::_M_default_append(unsigned int)@@Base+0xe7da6> │ │ │ │ + cbnz r4, 36a96c >::_M_default_append(unsigned int)@@Base+0xe7da8> │ │ │ │ lsls r7, r0, #1 │ │ │ │ - adds r6, r7, #1 │ │ │ │ + adds r6, r0, #2 │ │ │ │ lsls r3, r1, #1 │ │ │ │ - asrs r4, r1, #31 │ │ │ │ + asrs r4, r2, #31 │ │ │ │ lsls r3, r1, #1 │ │ │ │ - cbnz r4, 36a968 >::_M_default_append(unsigned int)@@Base+0xe7da4> │ │ │ │ + cbnz r4, 36a96a >::_M_default_append(unsigned int)@@Base+0xe7da6> │ │ │ │ lsls r7, r0, #1 │ │ │ │ - asrs r2, r4, #30 │ │ │ │ + asrs r2, r5, #30 │ │ │ │ lsls r3, r1, #1 │ │ │ │ - cbnz r2, 36a966 >::_M_default_append(unsigned int)@@Base+0xe7da2> │ │ │ │ + cbnz r2, 36a968 >::_M_default_append(unsigned int)@@Base+0xe7da4> │ │ │ │ lsls r7, r0, #1 │ │ │ │ - asrs r2, r5, #28 │ │ │ │ + asrs r2, r6, #28 │ │ │ │ lsls r3, r1, #1 │ │ │ │ - revsh r2, r4 │ │ │ │ + revsh r2, r5 │ │ │ │ lsls r7, r0, #1 │ │ │ │ - asrs r4, r3, #27 │ │ │ │ + asrs r4, r4, #27 │ │ │ │ lsls r3, r1, #1 │ │ │ │ - hlt 0x0014 │ │ │ │ + hlt 0x001c │ │ │ │ lsls r7, r0, #1 │ │ │ │ - subs r2, r6, r0 │ │ │ │ + subs r2, r7, r0 │ │ │ │ lsls r3, r1, #1 │ │ │ │ - asrs r4, r1, #26 │ │ │ │ + asrs r4, r2, #26 │ │ │ │ lsls r3, r1, #1 │ │ │ │ - rev16 r4, r0 │ │ │ │ + rev16 r4, r1 │ │ │ │ lsls r7, r0, #1 │ │ │ │ - asrs r4, r5, #24 │ │ │ │ + asrs r4, r6, #24 │ │ │ │ lsls r3, r1, #1 │ │ │ │ - cbnz r4, 36a96c >::_M_default_append(unsigned int)@@Base+0xe7da8> │ │ │ │ + cbnz r4, 36a96e >::_M_default_append(unsigned int)@@Base+0xe7daa> │ │ │ │ lsls r7, r0, #1 │ │ │ │ - adds r0, r3, r5 │ │ │ │ + adds r0, r4, r5 │ │ │ │ lsls r3, r1, #1 │ │ │ │ - asrs r6, r1, #23 │ │ │ │ + asrs r6, r2, #23 │ │ │ │ lsls r3, r1, #1 │ │ │ │ - cbnz r6, 36a960 >::_M_default_append(unsigned int)@@Base+0xe7d9c> │ │ │ │ + cbnz r6, 36a962 >::_M_default_append(unsigned int)@@Base+0xe7d9e> │ │ │ │ lsls r7, r0, #1 │ │ │ │ - asrs r2, r7, #22 │ │ │ │ + asrs r2, r0, #23 │ │ │ │ lsls r3, r1, #1 │ │ │ │ - adds r2, r1, r6 │ │ │ │ + adds r2, r2, r6 │ │ │ │ lsls r3, r1, #1 │ │ │ │ - asrs r0, r7, #21 │ │ │ │ + asrs r0, r0, #22 │ │ │ │ lsls r3, r1, #1 │ │ │ │ - cbnz r2, 36a95c >::_M_default_append(unsigned int)@@Base+0xe7d98> │ │ │ │ + cbnz r2, 36a95e >::_M_default_append(unsigned int)@@Base+0xe7d9a> │ │ │ │ lsls r7, r0, #1 │ │ │ │ - asrs r2, r2, #21 │ │ │ │ + asrs r2, r3, #21 │ │ │ │ lsls r3, r1, #1 │ │ │ │ - cbnz r2, 36a95a >::_M_default_append(unsigned int)@@Base+0xe7d96> │ │ │ │ + cbnz r2, 36a95c >::_M_default_append(unsigned int)@@Base+0xe7d98> │ │ │ │ lsls r7, r0, #1 │ │ │ │ - adds r0, r1, r2 │ │ │ │ + adds r0, r2, r2 │ │ │ │ lsls r3, r1, #1 │ │ │ │ - asrs r2, r6, #19 │ │ │ │ + asrs r2, r7, #19 │ │ │ │ lsls r3, r1, #1 │ │ │ │ - @ instruction: 0xb8aa │ │ │ │ + @ instruction: 0xb8b2 │ │ │ │ lsls r7, r0, #1 │ │ │ │ - asrs r4, r7, #18 │ │ │ │ + asrs r4, r0, #19 │ │ │ │ lsls r3, r1, #1 │ │ │ │ - @ instruction: 0xb876 │ │ │ │ + @ instruction: 0xb87e │ │ │ │ lsls r7, r0, #1 │ │ │ │ - asrs r0, r3, #18 │ │ │ │ + asrs r0, r4, #18 │ │ │ │ lsls r3, r1, #1 │ │ │ │ - @ instruction: 0xb852 │ │ │ │ + @ instruction: 0xb85a │ │ │ │ lsls r7, r0, #1 │ │ │ │ - asrs r2, r5, #16 │ │ │ │ + asrs r2, r6, #16 │ │ │ │ lsls r3, r1, #1 │ │ │ │ - @ instruction: 0xb7e4 │ │ │ │ + @ instruction: 0xb7ec │ │ │ │ lsls r7, r0, #1 │ │ │ │ - asrs r0, r1, #16 │ │ │ │ + asrs r0, r2, #16 │ │ │ │ lsls r3, r1, #1 │ │ │ │ - @ instruction: 0xb7be │ │ │ │ + @ instruction: 0xb7c6 │ │ │ │ lsls r7, r0, #1 │ │ │ │ - asrs r2, r1, #15 │ │ │ │ + asrs r2, r2, #15 │ │ │ │ lsls r3, r1, #1 │ │ │ │ - @ instruction: 0xb784 │ │ │ │ + @ instruction: 0xb78c │ │ │ │ lsls r7, r0, #1 │ │ │ │ - asrs r6, r4, #14 │ │ │ │ + asrs r6, r5, #14 │ │ │ │ lsls r3, r1, #1 │ │ │ │ - @ instruction: 0xb760 │ │ │ │ + @ instruction: 0xb768 │ │ │ │ lsls r7, r0, #1 │ │ │ │ - asrs r0, r6, #13 │ │ │ │ + asrs r0, r7, #13 │ │ │ │ lsls r3, r1, #1 │ │ │ │ - @ instruction: 0xb72a │ │ │ │ + @ instruction: 0xb732 │ │ │ │ lsls r7, r0, #1 │ │ │ │ - asrs r2, r2, #13 │ │ │ │ + asrs r2, r3, #13 │ │ │ │ lsls r3, r1, #1 │ │ │ │ - ldrb r4, [r7, #28] │ │ │ │ + ldrb r4, [r0, #29] │ │ │ │ lsls r1, r1, #1 │ │ │ │ - asrs r4, r7, #28 │ │ │ │ + asrs r4, r0, #29 │ │ │ │ lsls r3, r1, #1 │ │ │ │ - cdp 0, 6, cr0, cr4, cr10, {2} │ │ │ │ - asrs r6, r7, #28 │ │ │ │ + cdp 0, 6, cr0, cr12, cr10, {2} │ │ │ │ + asrs r6, r0, #29 │ │ │ │ lsls r3, r1, #1 │ │ │ │ - cdp 0, 2, cr0, cr10, cr10, {2} │ │ │ │ - asrs r4, r4, #10 │ │ │ │ + cdp 0, 3, cr0, cr2, cr10, {2} │ │ │ │ + asrs r4, r5, #10 │ │ │ │ lsls r3, r1, #1 │ │ │ │ - @ instruction: 0xb65e │ │ │ │ + cpsie ai │ │ │ │ lsls r7, r0, #1 │ │ │ │ - stc 0, cr0, [sl, #296] @ 0x128 │ │ │ │ - asrs r0, r3, #23 │ │ │ │ + ldc 0, cr0, [r2, #296] @ 0x128 │ │ │ │ + asrs r0, r4, #23 │ │ │ │ lsls r3, r1, #1 │ │ │ │ - asrs r2, r7, #8 │ │ │ │ + asrs r2, r0, #9 │ │ │ │ lsls r3, r1, #1 │ │ │ │ - push {r2, r4, r5, r6, r7, lr} │ │ │ │ + push {r2, r3, r4, r5, r6, r7, lr} │ │ │ │ lsls r7, r0, #1 │ │ │ │ - asrs r0, r1, #8 │ │ │ │ + asrs r0, r2, #8 │ │ │ │ lsls r3, r1, #1 │ │ │ │ - push {r1, r6, r7, lr} │ │ │ │ + push {r1, r3, r6, r7, lr} │ │ │ │ lsls r7, r0, #1 │ │ │ │ - asrs r6, r2, #7 │ │ │ │ + asrs r6, r3, #7 │ │ │ │ lsls r3, r1, #1 │ │ │ │ - push {r4, r7, lr} │ │ │ │ + push {r3, r4, r7, lr} │ │ │ │ lsls r7, r0, #1 │ │ │ │ - asrs r2, r6, #6 │ │ │ │ + asrs r2, r7, #6 │ │ │ │ lsls r3, r1, #1 │ │ │ │ - push {r2, r3, r5, r6, lr} │ │ │ │ + push {r2, r4, r5, r6, lr} │ │ │ │ lsls r7, r0, #1 │ │ │ │ - asrs r0, r2, #6 │ │ │ │ + asrs r0, r3, #6 │ │ │ │ lsls r3, r1, #1 │ │ │ │ - asrs r6, r0, #25 │ │ │ │ + asrs r6, r1, #25 │ │ │ │ lsls r3, r1, #1 │ │ │ │ push {lr} │ │ │ │ mov.w ip, #4096 @ 0x1000 │ │ │ │ sub.w ip, sp, ip │ │ │ │ str.w r0, [ip, #4080] @ 0xff0 │ │ │ │ sub sp, #12 │ │ │ │ bl 369438 >::_M_default_append(unsigned int)@@Base+0xe6874> │ │ │ │ @@ -1001634,17 +1001634,17 @@ │ │ │ │ add r0, pc │ │ │ │ bl 17e10 │ │ │ │ ldr r3, [sp, #4] │ │ │ │ mov r0, r3 │ │ │ │ add sp, #12 │ │ │ │ pop {pc} │ │ │ │ nop │ │ │ │ - asrs r0, r3, #32 │ │ │ │ + asrs r0, r4, #32 │ │ │ │ lsls r3, r1, #1 │ │ │ │ - cbz r4, 36aaac >::_M_default_append(unsigned int)@@Base+0xe7ee8> │ │ │ │ + cbz r4, 36aaae >::_M_default_append(unsigned int)@@Base+0xe7eea> │ │ │ │ lsls r7, r0, #1 │ │ │ │ push {r4, lr} │ │ │ │ mov.w ip, #4096 @ 0x1000 │ │ │ │ sub.w ip, sp, ip │ │ │ │ str.w r0, [ip, #4072] @ 0xfe8 │ │ │ │ ldr r2, [pc, #84] @ (36aa9c >::_M_default_append(unsigned int)@@Base+0xe7ed8>) │ │ │ │ sub sp, #16 │ │ │ │ @@ -1001681,15 +1001681,15 @@ │ │ │ │ pop {r4, pc} │ │ │ │ blx 1172c <__stack_chk_fail@plt> │ │ │ │ nop │ │ │ │ subs r7, #190 @ 0xbe │ │ │ │ lsls r3, r2, #1 │ │ │ │ asrs r0, r7, #6 │ │ │ │ movs r0, r0 │ │ │ │ - asrs r0, r4, #18 │ │ │ │ + asrs r0, r5, #18 │ │ │ │ lsls r3, r1, #1 │ │ │ │ subs r7, #140 @ 0x8c │ │ │ │ lsls r3, r2, #1 │ │ │ │ stmdb sp!, {r4, r5, r6, r7, r8, r9, sl, fp, lr} │ │ │ │ mov.w ip, #4096 @ 0x1000 │ │ │ │ sub.w ip, sp, ip │ │ │ │ str.w r0, [ip, #4000] @ 0xfa0 │ │ │ │ @@ -1001994,57 +1001994,57 @@ │ │ │ │ add r0, pc │ │ │ │ bl 17e10 │ │ │ │ b.n 36ad5e >::_M_default_append(unsigned int)@@Base+0xe819a> │ │ │ │ subs r7, #72 @ 0x48 │ │ │ │ lsls r3, r2, #1 │ │ │ │ asrs r0, r7, #6 │ │ │ │ movs r0, r0 │ │ │ │ - asrs r4, r3, #16 │ │ │ │ + asrs r4, r4, #16 │ │ │ │ lsls r3, r1, #1 │ │ │ │ - asrs r0, r7, #14 │ │ │ │ + asrs r0, r0, #15 │ │ │ │ lsls r3, r1, #1 │ │ │ │ - sxtb r0, r7 │ │ │ │ + uxth r0, r0 │ │ │ │ lsls r7, r0, #1 │ │ │ │ - asrs r0, r4, #14 │ │ │ │ + asrs r0, r5, #14 │ │ │ │ lsls r3, r1, #1 │ │ │ │ - sxtb r0, r4 │ │ │ │ + sxtb r0, r5 │ │ │ │ lsls r7, r0, #1 │ │ │ │ subs r6, #110 @ 0x6e │ │ │ │ lsls r3, r2, #1 │ │ │ │ - asrs r6, r2, #10 │ │ │ │ + asrs r6, r3, #10 │ │ │ │ lsls r3, r1, #1 │ │ │ │ - asrs r2, r4, #9 │ │ │ │ + asrs r2, r5, #9 │ │ │ │ lsls r3, r1, #1 │ │ │ │ - asrs r2, r3, #8 │ │ │ │ + asrs r2, r4, #8 │ │ │ │ lsls r3, r1, #1 │ │ │ │ - sub sp, #360 @ 0x168 │ │ │ │ + sub sp, #392 @ 0x188 │ │ │ │ lsls r7, r0, #1 │ │ │ │ - asrs r2, r0, #8 │ │ │ │ + asrs r2, r1, #8 │ │ │ │ lsls r3, r1, #1 │ │ │ │ - sub sp, #264 @ 0x108 │ │ │ │ + sub sp, #296 @ 0x128 │ │ │ │ lsls r7, r0, #1 │ │ │ │ - asrs r6, r3, #7 │ │ │ │ + asrs r6, r4, #7 │ │ │ │ lsls r3, r1, #1 │ │ │ │ - sub sp, #112 @ 0x70 │ │ │ │ + sub sp, #144 @ 0x90 │ │ │ │ lsls r7, r0, #1 │ │ │ │ - asrs r0, r0, #7 │ │ │ │ + asrs r0, r1, #7 │ │ │ │ lsls r3, r1, #1 │ │ │ │ - add sp, #504 @ 0x1f8 │ │ │ │ + sub sp, #24 │ │ │ │ lsls r7, r0, #1 │ │ │ │ - asrs r6, r4, #6 │ │ │ │ + asrs r6, r5, #6 │ │ │ │ lsls r3, r1, #1 │ │ │ │ - add sp, #400 @ 0x190 │ │ │ │ + add sp, #432 @ 0x1b0 │ │ │ │ lsls r7, r0, #1 │ │ │ │ - asrs r4, r0, #6 │ │ │ │ + asrs r4, r1, #6 │ │ │ │ lsls r3, r1, #1 │ │ │ │ - add sp, #264 @ 0x108 │ │ │ │ + add sp, #296 @ 0x128 │ │ │ │ lsls r7, r0, #1 │ │ │ │ - asrs r2, r5, #5 │ │ │ │ + asrs r2, r6, #5 │ │ │ │ lsls r3, r1, #1 │ │ │ │ - add sp, #160 @ 0xa0 │ │ │ │ + add sp, #192 @ 0xc0 │ │ │ │ lsls r7, r0, #1 │ │ │ │ push {r4, r5, r6, r7, lr} │ │ │ │ mov.w ip, #4096 @ 0x1000 │ │ │ │ sub.w ip, sp, ip │ │ │ │ str.w r0, [ip, #4048] @ 0xfd0 │ │ │ │ sub sp, #28 │ │ │ │ mov r7, r0 │ │ │ │ @@ -1002178,58 +1002178,58 @@ │ │ │ │ adds r0, #12 │ │ │ │ bl 17c90 │ │ │ │ ldr r0, [pc, #100] @ (36aff8 >::_M_default_append(unsigned int)@@Base+0xe8434>) │ │ │ │ mov.w r1, #4294967295 @ 0xffffffff │ │ │ │ add r0, pc │ │ │ │ bl 17e10 │ │ │ │ b.n 36aec6 >::_M_default_append(unsigned int)@@Base+0xe8302> │ │ │ │ - asrs r6, r7, #2 │ │ │ │ + asrs r6, r0, #3 │ │ │ │ lsls r3, r1, #1 │ │ │ │ lsrs r5, r4, #14 │ │ │ │ movs r0, r0 │ │ │ │ @ instruction: 0xfbcbffff │ │ │ │ lsls r1, r1, #6 │ │ │ │ movs r0, r0 │ │ │ │ - asrs r6, r0, #3 │ │ │ │ + asrs r6, r1, #3 │ │ │ │ lsls r3, r1, #1 │ │ │ │ - asrs r0, r1, #3 │ │ │ │ + asrs r0, r2, #3 │ │ │ │ lsls r3, r1, #1 │ │ │ │ - asrs r0, r6, #4 │ │ │ │ + asrs r0, r7, #4 │ │ │ │ lsls r3, r1, #1 │ │ │ │ - asrs r6, r4, #4 │ │ │ │ + asrs r6, r5, #4 │ │ │ │ lsls r3, r1, #1 │ │ │ │ - asrs r0, r5, #5 │ │ │ │ + asrs r0, r6, #5 │ │ │ │ lsls r3, r1, #1 │ │ │ │ - asrs r4, r6, #1 │ │ │ │ + asrs r4, r7, #1 │ │ │ │ lsls r3, r1, #1 │ │ │ │ - add r7, sp, #208 @ 0xd0 │ │ │ │ + add r7, sp, #240 @ 0xf0 │ │ │ │ lsls r7, r0, #1 │ │ │ │ - asrs r6, r2, #1 │ │ │ │ + asrs r6, r3, #1 │ │ │ │ lsls r3, r1, #1 │ │ │ │ - add r7, sp, #88 @ 0x58 │ │ │ │ + add r7, sp, #120 @ 0x78 │ │ │ │ lsls r7, r0, #1 │ │ │ │ - asrs r0, r4, #5 │ │ │ │ + asrs r0, r5, #5 │ │ │ │ lsls r3, r1, #1 │ │ │ │ - asrs r2, r3, #4 │ │ │ │ + asrs r2, r4, #4 │ │ │ │ lsls r3, r1, #1 │ │ │ │ - asrs r2, r1, #32 │ │ │ │ + asrs r2, r2, #32 │ │ │ │ lsls r3, r1, #1 │ │ │ │ - add r6, sp, #808 @ 0x328 │ │ │ │ + add r6, sp, #840 @ 0x348 │ │ │ │ lsls r7, r0, #1 │ │ │ │ - asrs r4, r5, #4 │ │ │ │ + asrs r4, r6, #4 │ │ │ │ lsls r3, r1, #1 │ │ │ │ - asrs r2, r5, #5 │ │ │ │ + asrs r2, r6, #5 │ │ │ │ lsls r3, r1, #1 │ │ │ │ - lsrs r4, r7, #30 │ │ │ │ + lsrs r4, r0, #31 │ │ │ │ lsls r3, r1, #1 │ │ │ │ - add r6, sp, #496 @ 0x1f0 │ │ │ │ + add r6, sp, #528 @ 0x210 │ │ │ │ lsls r7, r0, #1 │ │ │ │ - lsrs r6, r3, #30 │ │ │ │ + lsrs r6, r4, #30 │ │ │ │ lsls r3, r1, #1 │ │ │ │ - add r6, sp, #368 @ 0x170 │ │ │ │ + add r6, sp, #400 @ 0x190 │ │ │ │ lsls r7, r0, #1 │ │ │ │ push {lr} │ │ │ │ mov.w ip, #4096 @ 0x1000 │ │ │ │ sub.w ip, sp, ip │ │ │ │ str.w r0, [ip, #4080] @ 0xff0 │ │ │ │ sub sp, #12 │ │ │ │ bl 36ae34 >::_M_default_append(unsigned int)@@Base+0xe8270> │ │ │ │ @@ -1002250,17 +1002250,17 @@ │ │ │ │ add r0, pc │ │ │ │ bl 17e10 │ │ │ │ ldr r3, [sp, #4] │ │ │ │ mov r0, r3 │ │ │ │ add sp, #12 │ │ │ │ pop {pc} │ │ │ │ nop │ │ │ │ - lsrs r4, r0, #28 │ │ │ │ + lsrs r4, r1, #28 │ │ │ │ lsls r3, r1, #1 │ │ │ │ - add r5, sp, #784 @ 0x310 │ │ │ │ + add r5, sp, #816 @ 0x330 │ │ │ │ lsls r7, r0, #1 │ │ │ │ stmdb sp!, {r4, r5, r6, r7, r8, r9, sl, fp, lr} │ │ │ │ mov.w ip, #4096 @ 0x1000 │ │ │ │ vpush {d8-d9} │ │ │ │ sub.w ip, sp, ip │ │ │ │ str.w r0, [ip, #3920] @ 0xf50 │ │ │ │ sub sp, #124 @ 0x7c │ │ │ │ @@ -1003133,125 +1003133,125 @@ │ │ │ │ nop │ │ │ │ nop.w │ │ │ │ ... │ │ │ │ asrs r0, r7, #6 │ │ │ │ movs r0, r0 │ │ │ │ subs r1, #158 @ 0x9e │ │ │ │ lsls r3, r2, #1 │ │ │ │ - lsrs r4, r0, #24 │ │ │ │ + lsrs r4, r1, #24 │ │ │ │ lsls r3, r1, #1 │ │ │ │ - lsrs r2, r5, #30 │ │ │ │ + lsrs r2, r6, #30 │ │ │ │ lsls r3, r1, #1 │ │ │ │ - lsrs r4, r3, #30 │ │ │ │ + lsrs r4, r4, #30 │ │ │ │ lsls r3, r1, #1 │ │ │ │ - ldrsh r4, [r6, r5] │ │ │ │ + ldrsh r4, [r7, r5] │ │ │ │ lsls r7, r0, #1 │ │ │ │ - @ instruction: 0xb8a8 │ │ │ │ + @ instruction: 0xb8b0 │ │ │ │ lsls r7, r0, #1 │ │ │ │ - b.n 36b370 >::_M_default_append(unsigned int)@@Base+0xe87ac> │ │ │ │ + b.n 36b380 >::_M_default_append(unsigned int)@@Base+0xe87bc> │ │ │ │ lsls r7, r0, #1 │ │ │ │ - ldrh r0, [r2, #0] │ │ │ │ + ldrh r0, [r3, #0] │ │ │ │ lsls r7, r0, #1 │ │ │ │ - strh r4, [r5, #62] @ 0x3e │ │ │ │ + strh r4, [r6, #62] @ 0x3e │ │ │ │ lsls r7, r0, #1 │ │ │ │ - bkpt 0x000a │ │ │ │ + bkpt 0x0012 │ │ │ │ lsls r3, r1, #1 │ │ │ │ - lsrs r4, r5, #20 │ │ │ │ + lsrs r4, r6, #20 │ │ │ │ lsls r3, r1, #1 │ │ │ │ - lsrs r4, r0, #16 │ │ │ │ + lsrs r4, r1, #16 │ │ │ │ lsls r3, r1, #1 │ │ │ │ - add r2, sp, #776 @ 0x308 │ │ │ │ + add r2, sp, #808 @ 0x328 │ │ │ │ lsls r7, r0, #1 │ │ │ │ adds r6, #202 @ 0xca │ │ │ │ lsls r3, r2, #1 │ │ │ │ - lsrs r4, r6, #21 │ │ │ │ + lsrs r4, r7, #21 │ │ │ │ lsls r3, r1, #1 │ │ │ │ - lsrs r0, r5, #13 │ │ │ │ + lsrs r0, r6, #13 │ │ │ │ lsls r3, r1, #1 │ │ │ │ - add r2, sp, #152 @ 0x98 │ │ │ │ + add r2, sp, #184 @ 0xb8 │ │ │ │ lsls r7, r0, #1 │ │ │ │ - lsrs r6, r7, #11 │ │ │ │ + lsrs r6, r0, #12 │ │ │ │ lsls r3, r1, #1 │ │ │ │ - add r1, sp, #752 @ 0x2f0 │ │ │ │ + add r1, sp, #784 @ 0x310 │ │ │ │ lsls r7, r0, #1 │ │ │ │ - ldrh r0, [r5, #28] │ │ │ │ + ldrh r0, [r6, #28] │ │ │ │ lsls r2, r1, #1 │ │ │ │ - ldrh r0, [r2, #30] │ │ │ │ + ldrh r0, [r3, #30] │ │ │ │ lsls r2, r1, #1 │ │ │ │ - lsrs r4, r4, #9 │ │ │ │ + lsrs r4, r5, #9 │ │ │ │ lsls r3, r1, #1 │ │ │ │ - lsrs r0, r5, #6 │ │ │ │ + lsrs r0, r6, #6 │ │ │ │ lsls r3, r1, #1 │ │ │ │ - lsrs r2, r5, #5 │ │ │ │ + lsrs r2, r6, #5 │ │ │ │ lsls r3, r1, #1 │ │ │ │ - lsrs r4, r6, #3 │ │ │ │ + lsrs r4, r7, #3 │ │ │ │ lsls r3, r1, #1 │ │ │ │ - lsrs r2, r3, #3 │ │ │ │ + lsrs r2, r4, #3 │ │ │ │ lsls r3, r1, #1 │ │ │ │ - lsrs r0, r0, #2 │ │ │ │ + lsrs r0, r1, #2 │ │ │ │ lsls r3, r1, #1 │ │ │ │ - add r7, pc, #256 @ (adr r7, 36ba9c >::_M_default_append(unsigned int)@@Base+0xe8ed8>) │ │ │ │ + add r7, pc, #288 @ (adr r7, 36babc >::_M_default_append(unsigned int)@@Base+0xe8ef8>) │ │ │ │ lsls r7, r0, #1 │ │ │ │ - lsrs r4, r4, #1 │ │ │ │ + lsrs r4, r5, #1 │ │ │ │ lsls r3, r1, #1 │ │ │ │ - add r7, pc, #144 @ (adr r7, 36ba34 >::_M_default_append(unsigned int)@@Base+0xe8e70>) │ │ │ │ + add r7, pc, #176 @ (adr r7, 36ba54 >::_M_default_append(unsigned int)@@Base+0xe8e90>) │ │ │ │ lsls r7, r0, #1 │ │ │ │ - lsls r4, r4, #30 │ │ │ │ + lsls r4, r5, #30 │ │ │ │ lsls r3, r1, #1 │ │ │ │ - lsls r2, r1, #30 │ │ │ │ + lsls r2, r2, #30 │ │ │ │ lsls r3, r1, #1 │ │ │ │ - add r6, pc, #296 @ (adr r6, 36bad8 >::_M_default_append(unsigned int)@@Base+0xe8f14>) │ │ │ │ + add r6, pc, #328 @ (adr r6, 36baf8 >::_M_default_append(unsigned int)@@Base+0xe8f34>) │ │ │ │ lsls r7, r0, #1 │ │ │ │ - lsls r6, r4, #29 │ │ │ │ + lsls r6, r5, #29 │ │ │ │ lsls r3, r1, #1 │ │ │ │ - add r6, pc, #152 @ (adr r6, 36ba50 >::_M_default_append(unsigned int)@@Base+0xe8e8c>) │ │ │ │ + add r6, pc, #184 @ (adr r6, 36ba70 >::_M_default_append(unsigned int)@@Base+0xe8eac>) │ │ │ │ lsls r7, r0, #1 │ │ │ │ - lsls r4, r1, #29 │ │ │ │ + lsls r4, r2, #29 │ │ │ │ lsls r3, r1, #1 │ │ │ │ - add r6, pc, #40 @ (adr r6, 36b9e8 >::_M_default_append(unsigned int)@@Base+0xe8e24>) │ │ │ │ + add r6, pc, #72 @ (adr r6, 36ba08 >::_M_default_append(unsigned int)@@Base+0xe8e44>) │ │ │ │ lsls r7, r0, #1 │ │ │ │ - lsls r6, r5, #28 │ │ │ │ + lsls r6, r6, #28 │ │ │ │ lsls r3, r1, #1 │ │ │ │ - add r5, pc, #944 @ (adr r5, 36bd78 >::_M_default_append(unsigned int)@@Base+0xe91b4>) │ │ │ │ + add r5, pc, #976 @ (adr r5, 36bd98 >::_M_default_append(unsigned int)@@Base+0xe91d4>) │ │ │ │ lsls r7, r0, #1 │ │ │ │ - lsls r0, r2, #28 │ │ │ │ + lsls r0, r3, #28 │ │ │ │ lsls r3, r1, #1 │ │ │ │ - add r5, pc, #832 @ (adr r5, 36bd10 >::_M_default_append(unsigned int)@@Base+0xe914c>) │ │ │ │ + add r5, pc, #864 @ (adr r5, 36bd30 >::_M_default_append(unsigned int)@@Base+0xe916c>) │ │ │ │ lsls r7, r0, #1 │ │ │ │ - lsls r4, r6, #27 │ │ │ │ + lsls r4, r7, #27 │ │ │ │ lsls r3, r1, #1 │ │ │ │ - add r5, pc, #720 @ (adr r5, 36bca8 >::_M_default_append(unsigned int)@@Base+0xe90e4>) │ │ │ │ + add r5, pc, #752 @ (adr r5, 36bcc8 >::_M_default_append(unsigned int)@@Base+0xe9104>) │ │ │ │ lsls r7, r0, #1 │ │ │ │ - lsls r6, r2, #27 │ │ │ │ + lsls r6, r3, #27 │ │ │ │ lsls r3, r1, #1 │ │ │ │ - add r5, pc, #600 @ (adr r5, 36bc38 >::_M_default_append(unsigned int)@@Base+0xe9074>) │ │ │ │ + add r5, pc, #632 @ (adr r5, 36bc58 >::_M_default_append(unsigned int)@@Base+0xe9094>) │ │ │ │ lsls r7, r0, #1 │ │ │ │ - lsls r4, r7, #26 │ │ │ │ + lsls r4, r0, #27 │ │ │ │ lsls r3, r1, #1 │ │ │ │ - add r5, pc, #488 @ (adr r5, 36bbd0 >::_M_default_append(unsigned int)@@Base+0xe900c>) │ │ │ │ + add r5, pc, #520 @ (adr r5, 36bbf0 >::_M_default_append(unsigned int)@@Base+0xe902c>) │ │ │ │ lsls r7, r0, #1 │ │ │ │ - lsls r6, r3, #26 │ │ │ │ + lsls r6, r4, #26 │ │ │ │ lsls r3, r1, #1 │ │ │ │ - add r5, pc, #376 @ (adr r5, 36bb68 >::_M_default_append(unsigned int)@@Base+0xe8fa4>) │ │ │ │ + add r5, pc, #408 @ (adr r5, 36bb88 >::_M_default_append(unsigned int)@@Base+0xe8fc4>) │ │ │ │ lsls r7, r0, #1 │ │ │ │ - lsls r2, r0, #26 │ │ │ │ + lsls r2, r1, #26 │ │ │ │ lsls r3, r1, #1 │ │ │ │ - add r5, pc, #256 @ (adr r5, 36baf8 >::_M_default_append(unsigned int)@@Base+0xe8f34>) │ │ │ │ + add r5, pc, #288 @ (adr r5, 36bb18 >::_M_default_append(unsigned int)@@Base+0xe8f54>) │ │ │ │ lsls r7, r0, #1 │ │ │ │ - lsls r0, r4, #25 │ │ │ │ + lsls r0, r5, #25 │ │ │ │ lsls r3, r1, #1 │ │ │ │ - add r5, pc, #128 @ (adr r5, 36ba80 >::_M_default_append(unsigned int)@@Base+0xe8ebc>) │ │ │ │ + add r5, pc, #160 @ (adr r5, 36baa0 >::_M_default_append(unsigned int)@@Base+0xe8edc>) │ │ │ │ lsls r7, r0, #1 │ │ │ │ - lsls r6, r0, #25 │ │ │ │ + lsls r6, r1, #25 │ │ │ │ lsls r3, r1, #1 │ │ │ │ - add r5, pc, #16 @ (adr r5, 36ba18 >::_M_default_append(unsigned int)@@Base+0xe8e54>) │ │ │ │ + add r5, pc, #48 @ (adr r5, 36ba38 >::_M_default_append(unsigned int)@@Base+0xe8e74>) │ │ │ │ lsls r7, r0, #1 │ │ │ │ - lsls r4, r5, #24 │ │ │ │ + lsls r4, r6, #24 │ │ │ │ lsls r3, r1, #1 │ │ │ │ - add r4, pc, #936 @ (adr r4, 36bdb8 >::_M_default_append(unsigned int)@@Base+0xe91f4>) │ │ │ │ + add r4, pc, #968 @ (adr r4, 36bdd8 >::_M_default_append(unsigned int)@@Base+0xe9214>) │ │ │ │ lsls r7, r0, #1 │ │ │ │ push {r4, lr} │ │ │ │ mov.w ip, #4096 @ 0x1000 │ │ │ │ sub.w ip, sp, ip │ │ │ │ str.w r0, [ip, #4056] @ 0xfd8 │ │ │ │ sub sp, #32 │ │ │ │ mov r4, r0 │ │ │ │ @@ -1003289,17 +1003289,17 @@ │ │ │ │ ldr r1, [sp, #28] │ │ │ │ add r0, pc │ │ │ │ bl 17e10 │ │ │ │ ldr r3, [sp, #28] │ │ │ │ mov r0, r3 │ │ │ │ add sp, #32 │ │ │ │ pop {r4, pc} │ │ │ │ - lsls r2, r1, #19 │ │ │ │ + lsls r2, r2, #19 │ │ │ │ lsls r3, r1, #1 │ │ │ │ - add r3, pc, #552 @ (adr r3, 36bca8 >::_M_default_append(unsigned int)@@Base+0xe90e4>) │ │ │ │ + add r3, pc, #584 @ (adr r3, 36bcc8 >::_M_default_append(unsigned int)@@Base+0xe9104>) │ │ │ │ lsls r7, r0, #1 │ │ │ │ push {r4, lr} │ │ │ │ mov.w ip, #4096 @ 0x1000 │ │ │ │ sub.w ip, sp, ip │ │ │ │ str.w r0, [ip, #4072] @ 0xfe8 │ │ │ │ ldr r2, [pc, #84] @ (36bae4 >::_M_default_append(unsigned int)@@Base+0xe8f20>) │ │ │ │ sub sp, #16 │ │ │ │ @@ -1003336,15 +1003336,15 @@ │ │ │ │ pop {r4, pc} │ │ │ │ blx 1172c <__stack_chk_fail@plt> │ │ │ │ nop │ │ │ │ cmp r7, #118 @ 0x76 │ │ │ │ lsls r3, r2, #1 │ │ │ │ asrs r0, r7, #6 │ │ │ │ movs r0, r0 │ │ │ │ - lsls r4, r6, #24 │ │ │ │ + lsls r4, r7, #24 │ │ │ │ lsls r3, r1, #1 │ │ │ │ cmp r7, #68 @ 0x44 │ │ │ │ lsls r3, r2, #1 │ │ │ │ stmdb sp!, {r4, r5, r6, r7, r8, r9, sl, fp, lr} │ │ │ │ mov.w ip, #4096 @ 0x1000 │ │ │ │ vpush {d8-d9} │ │ │ │ sub.w ip, sp, ip │ │ │ │ @@ -1003741,41 +1003741,41 @@ │ │ │ │ bgt.w 36bdb2 >::_M_default_append(unsigned int)@@Base+0xe91ee> │ │ │ │ b.n 36be28 >::_M_default_append(unsigned int)@@Base+0xe9264> │ │ │ │ blx 1172c <__stack_chk_fail@plt> │ │ │ │ cmp r6, #246 @ 0xf6 │ │ │ │ lsls r3, r2, #1 │ │ │ │ asrs r0, r7, #6 │ │ │ │ movs r0, r0 │ │ │ │ - lsls r2, r2, #23 │ │ │ │ + lsls r2, r3, #23 │ │ │ │ lsls r3, r1, #1 │ │ │ │ - lsls r4, r2, #22 │ │ │ │ + lsls r4, r3, #22 │ │ │ │ lsls r3, r1, #1 │ │ │ │ - lsls r0, r2, #18 │ │ │ │ + lsls r0, r3, #18 │ │ │ │ lsls r3, r1, #1 │ │ │ │ - ldrb r0, [r6, #23] │ │ │ │ + ldrb r0, [r7, #23] │ │ │ │ lsls r7, r0, #1 │ │ │ │ - str r4, [r2, #20] │ │ │ │ + str r4, [r3, #20] │ │ │ │ lsls r4, r1, #1 │ │ │ │ - lsls r4, r7, #14 │ │ │ │ + lsls r4, r0, #15 │ │ │ │ lsls r3, r1, #1 │ │ │ │ - str r4, [r1, #8] │ │ │ │ + str r4, [r2, #8] │ │ │ │ lsls r4, r1, #1 │ │ │ │ - lsls r4, r2, #13 │ │ │ │ + lsls r4, r3, #13 │ │ │ │ lsls r3, r1, #1 │ │ │ │ - str r6, [r0, #0] │ │ │ │ + str r6, [r1, #0] │ │ │ │ lsls r4, r1, #1 │ │ │ │ cmp r3, #224 @ 0xe0 │ │ │ │ lsls r3, r2, #1 │ │ │ │ - ldrb r0, [r4, #16] │ │ │ │ + ldrb r0, [r5, #16] │ │ │ │ lsls r7, r0, #1 │ │ │ │ - ldrsh r0, [r2, r6] │ │ │ │ + ldrsh r0, [r3, r6] │ │ │ │ lsls r4, r1, #1 │ │ │ │ - ldrb r0, [r6, #15] │ │ │ │ + ldrb r0, [r7, #15] │ │ │ │ lsls r7, r0, #1 │ │ │ │ - ldrb r4, [r2, #15] │ │ │ │ + ldrb r4, [r3, #15] │ │ │ │ lsls r7, r0, #1 │ │ │ │ stmdb sp!, {r4, r5, r6, r7, r8, r9, sl, fp, lr} │ │ │ │ mov.w ip, #4096 @ 0x1000 │ │ │ │ sub.w ip, sp, ip │ │ │ │ str.w r0, [ip, #4000] @ 0xfa0 │ │ │ │ sub sp, #60 @ 0x3c │ │ │ │ mov r7, r2 │ │ │ │ @@ -1004093,48 +1004093,48 @@ │ │ │ │ add r0, pc │ │ │ │ bl 17e10 │ │ │ │ b.n 36c20e >::_M_default_append(unsigned int)@@Base+0xe964a> │ │ │ │ cmp r2, #168 @ 0xa8 │ │ │ │ lsls r3, r2, #1 │ │ │ │ asrs r0, r7, #6 │ │ │ │ movs r0, r0 │ │ │ │ - lsls r0, r3, #5 │ │ │ │ + lsls r0, r4, #5 │ │ │ │ lsls r3, r1, #1 │ │ │ │ - lsls r6, r2, #4 │ │ │ │ + lsls r6, r3, #4 │ │ │ │ lsls r3, r1, #1 │ │ │ │ - ldr r5, [sp, #856] @ 0x358 │ │ │ │ + ldr r5, [sp, #888] @ 0x378 │ │ │ │ lsls r7, r0, #1 │ │ │ │ - lsls r6, r7, #3 │ │ │ │ + lsls r6, r0, #4 │ │ │ │ lsls r3, r1, #1 │ │ │ │ - ldr r5, [sp, #760] @ 0x2f8 │ │ │ │ + ldr r5, [sp, #792] @ 0x318 │ │ │ │ lsls r7, r0, #1 │ │ │ │ cmp r1, #204 @ 0xcc │ │ │ │ lsls r3, r2, #1 │ │ │ │ - vmla.i32 q8, q2, d10[0] │ │ │ │ - vmla.i q0, q2, d2[2] │ │ │ │ - vhadd.u32 q8, q7, q5 │ │ │ │ - ldr r4, [sp, #184] @ 0xb8 │ │ │ │ + vmla.i32 q8, q6, d10[0] │ │ │ │ + vmla.i q0, q6, d2[2] │ │ │ │ + vhadd.u q8, q3, q5 │ │ │ │ + ldr r4, [sp, #216] @ 0xd8 │ │ │ │ lsls r7, r0, #1 │ │ │ │ - vhadd.u16 q8, q3, q5 │ │ │ │ - ldr r4, [sp, #88] @ 0x58 │ │ │ │ + vhadd.u16 q8, q7, q5 │ │ │ │ + ldr r4, [sp, #120] @ 0x78 │ │ │ │ lsls r7, r0, #1 │ │ │ │ - vhadd.u32 q0, q7, q5 │ │ │ │ - ldr r3, [sp, #944] @ 0x3b0 │ │ │ │ + vhadd.u q0, q3, q5 │ │ │ │ + ldr r3, [sp, #976] @ 0x3d0 │ │ │ │ lsls r7, r0, #1 │ │ │ │ - vhadd.u16 q0, q0, q5 │ │ │ │ - ldr r3, [sp, #824] @ 0x338 │ │ │ │ + vhadd.u16 q0, q4, q5 │ │ │ │ + ldr r3, [sp, #856] @ 0x358 │ │ │ │ lsls r7, r0, #1 │ │ │ │ - cdp2 0, 15, cr0, cr6, cr10, {2} │ │ │ │ - ldr r3, [sp, #720] @ 0x2d0 │ │ │ │ + cdp2 0, 15, cr0, cr14, cr10, {2} │ │ │ │ + ldr r3, [sp, #752] @ 0x2f0 │ │ │ │ lsls r7, r0, #1 │ │ │ │ - cdp2 0, 13, cr0, cr8, cr10, {2} │ │ │ │ - ldr r3, [sp, #600] @ 0x258 │ │ │ │ + cdp2 0, 14, cr0, cr0, cr10, {2} │ │ │ │ + ldr r3, [sp, #632] @ 0x278 │ │ │ │ lsls r7, r0, #1 │ │ │ │ - cdp2 0, 11, cr0, cr10, cr10, {2} │ │ │ │ - ldr r3, [sp, #480] @ 0x1e0 │ │ │ │ + cdp2 0, 12, cr0, cr2, cr10, {2} │ │ │ │ + ldr r3, [sp, #512] @ 0x200 │ │ │ │ lsls r7, r0, #1 │ │ │ │ push {r4, r5, r6, r7, lr} │ │ │ │ mov.w ip, #4096 @ 0x1000 │ │ │ │ sub.w ip, sp, ip │ │ │ │ str.w r0, [ip, #4040] @ 0xfc8 │ │ │ │ ldr r2, [pc, #560] @ (36c524 >::_M_default_append(unsigned int)@@Base+0xe9960>) │ │ │ │ sub sp, #36 @ 0x24 │ │ │ │ @@ -1004361,59 +1004361,59 @@ │ │ │ │ bl 17e10 │ │ │ │ b.n 36c376 >::_M_default_append(unsigned int)@@Base+0xe97b2> │ │ │ │ blx 1172c <__stack_chk_fail@plt> │ │ │ │ movs r7, #18 │ │ │ │ lsls r3, r2, #1 │ │ │ │ asrs r0, r7, #6 │ │ │ │ movs r0, r0 │ │ │ │ - ldc2l 0, cr0, [sl, #296] @ 0x128 │ │ │ │ - cdp2 0, 8, cr0, cr10, cr10, {2} │ │ │ │ - cdp2 0, 7, cr0, cr8, cr10, {2} │ │ │ │ - cdp2 0, 0, cr0, cr4, cr10, {2} │ │ │ │ + stc2l 0, cr0, [r2, #296]! @ 0x128 │ │ │ │ + cdp2 0, 9, cr0, cr2, cr10, {2} │ │ │ │ + cdp2 0, 8, cr0, cr0, cr10, {2} │ │ │ │ + cdp2 0, 0, cr0, cr12, cr10, {2} │ │ │ │ lsls r7, r3, #9 │ │ │ │ movs r0, r0 │ │ │ │ - stc2l 0, cr0, [r4, #296] @ 0x128 │ │ │ │ - ldr r2, [sp, #528] @ 0x210 │ │ │ │ + stc2l 0, cr0, [ip, #296] @ 0x128 │ │ │ │ + ldr r2, [sp, #560] @ 0x230 │ │ │ │ lsls r7, r0, #1 │ │ │ │ movs r6, #146 @ 0x92 │ │ │ │ lsls r3, r2, #1 │ │ │ │ - ldc2 0, cr0, [r0, #296] @ 0x128 │ │ │ │ - ldr r2, [sp, #320] @ 0x140 │ │ │ │ + ldc2 0, cr0, [r8, #296] @ 0x128 │ │ │ │ + ldr r2, [sp, #352] @ 0x160 │ │ │ │ lsls r7, r0, #1 │ │ │ │ bl 238556 │ │ │ │ lsls r1, r7, #30 │ │ │ │ movs r0, r0 │ │ │ │ - ldc2l 0, cr0, [r2, #-296] @ 0xfffffed8 │ │ │ │ - ldr r2, [sp, #72] @ 0x48 │ │ │ │ + ldc2l 0, cr0, [sl, #-296] @ 0xfffffed8 │ │ │ │ + ldr r2, [sp, #104] @ 0x68 │ │ │ │ lsls r7, r0, #1 │ │ │ │ - ldc2 0, cr0, [r8, #-296]! @ 0xfffffed8 │ │ │ │ - ldr r1, [sp, #992] @ 0x3e0 │ │ │ │ + stc2l 0, cr0, [r0, #-296] @ 0xfffffed8 │ │ │ │ + ldr r2, [sp, #0] │ │ │ │ lsls r7, r0, #1 │ │ │ │ - stc2l 0, cr0, [r4, #296]! @ 0x128 │ │ │ │ - stc2 0, cr0, [r8, #296]! @ 0x128 │ │ │ │ - stc2l 0, cr0, [r8, #296]! @ 0x128 │ │ │ │ - cdp2 0, 2, cr0, cr6, cr10, {2} │ │ │ │ - ldc2l 0, cr0, [lr], {74} @ 0x4a │ │ │ │ - ldr r1, [sp, #632] @ 0x278 │ │ │ │ + stc2l 0, cr0, [ip, #296]! @ 0x128 │ │ │ │ + ldc2 0, cr0, [r0, #296]! @ 0x128 │ │ │ │ + ldc2l 0, cr0, [r0, #296]! @ 0x128 │ │ │ │ + cdp2 0, 2, cr0, cr14, cr10, {2} │ │ │ │ + stc2l 0, cr0, [r6], #296 @ 0x128 │ │ │ │ + ldr r1, [sp, #664] @ 0x298 │ │ │ │ lsls r7, r0, #1 │ │ │ │ - stc2l 0, cr0, [r4], {74} @ 0x4a │ │ │ │ - ldr r1, [sp, #528] @ 0x210 │ │ │ │ + stc2l 0, cr0, [ip], {74} @ 0x4a │ │ │ │ + ldr r1, [sp, #560] @ 0x230 │ │ │ │ lsls r7, r0, #1 │ │ │ │ - cdp2 0, 2, cr0, cr6, cr10, {2} │ │ │ │ - stc2l 0, cr0, [r8, #296]! @ 0x128 │ │ │ │ - stc2 0, cr0, [r2], {74} @ 0x4a │ │ │ │ - ldr r1, [sp, #264] @ 0x108 │ │ │ │ + cdp2 0, 2, cr0, cr14, cr10, {2} │ │ │ │ + ldc2l 0, cr0, [r0, #296]! @ 0x128 │ │ │ │ + stc2 0, cr0, [sl], {74} @ 0x4a │ │ │ │ + ldr r1, [sp, #296] @ 0x128 │ │ │ │ lsls r7, r0, #1 │ │ │ │ - ldc2l 0, cr0, [r6, #296]! @ 0x128 │ │ │ │ - cdp2 0, 0, cr0, cr8, cr10, {2} │ │ │ │ - ldc2 0, cr0, [ip], #-296 @ 0xfffffed8 │ │ │ │ - ldr r0, [sp, #1008] @ 0x3f0 │ │ │ │ + ldc2l 0, cr0, [lr, #296]! @ 0x128 │ │ │ │ + cdp2 0, 1, cr0, cr0, cr10, {2} │ │ │ │ + mcrr2 0, 4, r0, r4, cr10 │ │ │ │ + ldr r1, [sp, #16] │ │ │ │ lsls r7, r0, #1 │ │ │ │ - ldc2 0, cr0, [lr], {74} @ 0x4a │ │ │ │ - ldr r0, [sp, #880] @ 0x370 │ │ │ │ + stc2 0, cr0, [r6], #-296 @ 0xfffffed8 │ │ │ │ + ldr r0, [sp, #912] @ 0x390 │ │ │ │ lsls r7, r0, #1 │ │ │ │ push {lr} │ │ │ │ mov.w ip, #4096 @ 0x1000 │ │ │ │ sub.w ip, sp, ip │ │ │ │ str.w r0, [ip, #4080] @ 0xff0 │ │ │ │ sub sp, #12 │ │ │ │ bl 36c2e4 >::_M_default_append(unsigned int)@@Base+0xe9720> │ │ │ │ @@ -1004434,16 +1004434,16 @@ │ │ │ │ add r0, pc │ │ │ │ bl 17e10 │ │ │ │ ldr r3, [sp, #4] │ │ │ │ mov r0, r3 │ │ │ │ add sp, #12 │ │ │ │ pop {pc} │ │ │ │ nop │ │ │ │ - @ instruction: 0xfb4c004a │ │ │ │ - ldr r0, [sp, #48] @ 0x30 │ │ │ │ + @ instruction: 0xfb54004a │ │ │ │ + ldr r0, [sp, #80] @ 0x50 │ │ │ │ lsls r7, r0, #1 │ │ │ │ stmdb sp!, {r4, r5, r6, r7, r8, r9, sl, fp, lr} │ │ │ │ mov.w ip, #4096 @ 0x1000 │ │ │ │ sub.w ip, sp, ip │ │ │ │ str.w r0, [ip, #3960] @ 0xf78 │ │ │ │ sub sp, #100 @ 0x64 │ │ │ │ mov r6, r2 │ │ │ │ @@ -1004923,67 +1004923,67 @@ │ │ │ │ b.n 36c864 >::_M_default_append(unsigned int)@@Base+0xe9ca0> │ │ │ │ blx 1172c <__stack_chk_fail@plt> │ │ │ │ nop │ │ │ │ movs r3, #232 @ 0xe8 │ │ │ │ lsls r3, r2, #1 │ │ │ │ asrs r0, r7, #6 │ │ │ │ movs r0, r0 │ │ │ │ - stc2 0, cr0, [lr], #296 @ 0x128 │ │ │ │ - @ instruction: 0xfa86004a │ │ │ │ - ldr r2, [pc, #376] @ (36cc78 >::_M_default_append(unsigned int)@@Base+0xea0b4>) │ │ │ │ + ldc2 0, cr0, [r6], #296 @ 0x128 │ │ │ │ + @ instruction: 0xfa8e004a │ │ │ │ + ldr r2, [pc, #408] @ (36cc98 >::_M_default_append(unsigned int)@@Base+0xea0d4>) │ │ │ │ lsls r7, r0, #1 │ │ │ │ - stc2 0, cr0, [r2], {74} @ 0x4a │ │ │ │ - ldmia r7, {r1, r2, r5, r6, r7} │ │ │ │ + stc2 0, cr0, [sl], {74} @ 0x4a │ │ │ │ + ldmia r7, {r1, r2, r3, r5, r6, r7} │ │ │ │ lsls r7, r0, #1 │ │ │ │ - add r3, pc, #408 @ (adr r3, 36cca4 >::_M_default_append(unsigned int)@@Base+0xea0e0>) │ │ │ │ + add r3, pc, #440 @ (adr r3, 36ccc4 >::_M_default_append(unsigned int)@@Base+0xea100>) │ │ │ │ lsls r7, r0, #1 │ │ │ │ - strb r6, [r3, #11] │ │ │ │ + strb r6, [r4, #11] │ │ │ │ lsls r7, r0, #1 │ │ │ │ - strb r6, [r3, #11] │ │ │ │ + strb r6, [r4, #11] │ │ │ │ lsls r7, r0, #1 │ │ │ │ - add r0, sp, #808 @ 0x328 │ │ │ │ + add r0, sp, #840 @ 0x348 │ │ │ │ lsls r3, r1, #1 │ │ │ │ - vst1.8 {d16[2]}, [r8], sl │ │ │ │ - ldr.w r0, [r6, #74] @ 0x4a │ │ │ │ - str r5, [sp, #600] @ 0x258 │ │ │ │ + ldr??.w r0, [r0, #74] @ 0x4a │ │ │ │ + ldr.w r0, [lr, #74] @ 0x4a │ │ │ │ + str r5, [sp, #632] @ 0x278 │ │ │ │ lsls r7, r0, #1 │ │ │ │ movs r1, #164 @ 0xa4 │ │ │ │ lsls r3, r2, #1 │ │ │ │ - str??.w r0, [r4, sl] │ │ │ │ - str r5, [sp, #144] @ 0x90 │ │ │ │ + str??.w r0, [ip, sl] │ │ │ │ + str r5, [sp, #176] @ 0xb0 │ │ │ │ lsls r7, r0, #1 │ │ │ │ - strb.w r0, [sl, sl] │ │ │ │ - str r4, [sp, #808] @ 0x328 │ │ │ │ + ldrb.w r0, [r2, sl] │ │ │ │ + str r4, [sp, #840] @ 0x348 │ │ │ │ lsls r7, r0, #1 │ │ │ │ - strb r4, [r4, #27] │ │ │ │ + strb r4, [r5, #27] │ │ │ │ lsls r2, r1, #1 │ │ │ │ - strb r4, [r1, #28] │ │ │ │ + strb r4, [r2, #28] │ │ │ │ lsls r2, r1, #1 │ │ │ │ - ldrh r4, [r3, #32] │ │ │ │ + ldrh r4, [r4, #32] │ │ │ │ lsls r2, r1, #1 │ │ │ │ - @ instruction: 0xf72e004a │ │ │ │ - movt r0, #34890 @ 0x884a │ │ │ │ - str.w r0, [r8, #74] @ 0x4a │ │ │ │ - @ instruction: 0xf6e0004a │ │ │ │ - str r3, [sp, #640] @ 0x280 │ │ │ │ + @ instruction: 0xf736004a │ │ │ │ + @ instruction: 0xf6d0004a │ │ │ │ + ldr.w r0, [r0, #74] @ 0x4a │ │ │ │ + @ instruction: 0xf6e8004a │ │ │ │ + str r3, [sp, #672] @ 0x2a0 │ │ │ │ lsls r7, r0, #1 │ │ │ │ - movt r0, #34890 @ 0x884a │ │ │ │ - str r3, [sp, #536] @ 0x218 │ │ │ │ + @ instruction: 0xf6d0004a │ │ │ │ + str r3, [sp, #568] @ 0x238 │ │ │ │ lsls r7, r0, #1 │ │ │ │ - subw r0, r6, #2122 @ 0x84a │ │ │ │ - str r3, [sp, #408] @ 0x198 │ │ │ │ + subw r0, lr, #2122 @ 0x84a │ │ │ │ + str r3, [sp, #440] @ 0x1b8 │ │ │ │ lsls r7, r0, #1 │ │ │ │ - @ instruction: 0xf68e004a │ │ │ │ - str r3, [sp, #304] @ 0x130 │ │ │ │ + @ instruction: 0xf696004a │ │ │ │ + str r3, [sp, #336] @ 0x150 │ │ │ │ lsls r7, r0, #1 │ │ │ │ - @ instruction: 0xf674004a │ │ │ │ - str r3, [sp, #200] @ 0xc8 │ │ │ │ + @ instruction: 0xf67c004a │ │ │ │ + str r3, [sp, #232] @ 0xe8 │ │ │ │ lsls r7, r0, #1 │ │ │ │ - @ instruction: 0xf656004a │ │ │ │ - str r3, [sp, #88] @ 0x58 │ │ │ │ + @ instruction: 0xf65e004a │ │ │ │ + str r3, [sp, #120] @ 0x78 │ │ │ │ lsls r7, r0, #1 │ │ │ │ push {r4, lr} │ │ │ │ mov.w ip, #4096 @ 0x1000 │ │ │ │ sub.w ip, sp, ip │ │ │ │ str.w r0, [ip, #4056] @ 0xfd8 │ │ │ │ sub sp, #32 │ │ │ │ mov r4, r0 │ │ │ │ @@ -1005023,16 +1005023,16 @@ │ │ │ │ ldr r1, [sp, #28] │ │ │ │ add r0, pc │ │ │ │ bl 17e10 │ │ │ │ ldr r3, [sp, #28] │ │ │ │ mov r0, r3 │ │ │ │ add sp, #32 │ │ │ │ pop {r4, pc} │ │ │ │ - adcs.w r0, r6, #13238272 @ 0xca0000 │ │ │ │ - str r2, [sp, #88] @ 0x58 │ │ │ │ + adcs.w r0, lr, #13238272 @ 0xca0000 │ │ │ │ + str r2, [sp, #120] @ 0x78 │ │ │ │ lsls r7, r0, #1 │ │ │ │ push {r4, r5, lr} │ │ │ │ mov.w ip, #4096 @ 0x1000 │ │ │ │ sub.w ip, sp, ip │ │ │ │ str.w r0, [ip, #4024] @ 0xfb8 │ │ │ │ sub sp, #60 @ 0x3c │ │ │ │ ldr r3, [sp, #148] @ 0x94 │ │ │ │ @@ -1005143,29 +1005143,29 @@ │ │ │ │ bl 17c90 │ │ │ │ ldr r0, [pc, #52] @ (36cd24 >::_M_default_append(unsigned int)@@Base+0xea160>) │ │ │ │ ldr r1, [sp, #52] @ 0x34 │ │ │ │ add r0, pc │ │ │ │ bl 17e10 │ │ │ │ ldr r3, [sp, #52] @ 0x34 │ │ │ │ b.n 36cc48 >::_M_default_append(unsigned int)@@Base+0xea084> │ │ │ │ - @ instruction: 0xf6d4004a │ │ │ │ - pop {r1, r2, r5, r6} │ │ │ │ + @ instruction: 0xf6dc004a │ │ │ │ + pop {r1, r2, r3, r5, r6} │ │ │ │ lsls r2, r1, #1 │ │ │ │ - @ instruction: 0xf6fe004a │ │ │ │ - pop {r2, r7} │ │ │ │ + @ instruction: 0xf706004a │ │ │ │ + pop {r2, r3, r7} │ │ │ │ lsls r2, r1, #1 │ │ │ │ - @ instruction: 0xf6d4004a │ │ │ │ - @ instruction: 0xf662004a │ │ │ │ - str r1, [sp, #248] @ 0xf8 │ │ │ │ + @ instruction: 0xf6dc004a │ │ │ │ + @ instruction: 0xf66a004a │ │ │ │ + str r1, [sp, #280] @ 0x118 │ │ │ │ lsls r7, r0, #1 │ │ │ │ - movw r0, #26698 @ 0x684a │ │ │ │ - str r1, [sp, #136] @ 0x88 │ │ │ │ + movw r0, #59466 @ 0xe84a │ │ │ │ + str r1, [sp, #168] @ 0xa8 │ │ │ │ lsls r7, r0, #1 │ │ │ │ - @ instruction: 0xf626004a │ │ │ │ - str r1, [sp, #8] │ │ │ │ + @ instruction: 0xf62e004a │ │ │ │ + str r1, [sp, #40] @ 0x28 │ │ │ │ lsls r7, r0, #1 │ │ │ │ push {lr} │ │ │ │ mov.w ip, #4096 @ 0x1000 │ │ │ │ sub.w ip, sp, ip │ │ │ │ str.w r0, [ip, #4080] @ 0xff0 │ │ │ │ sub sp, #12 │ │ │ │ bl 3415e0 >::_M_default_append(unsigned int)@@Base+0xbea1c> │ │ │ │ @@ -1005185,16 +1005185,16 @@ │ │ │ │ ldr r1, [sp, #4] │ │ │ │ add r0, pc │ │ │ │ bl 17e10 │ │ │ │ ldr r3, [sp, #4] │ │ │ │ mov r0, r3 │ │ │ │ add sp, #12 │ │ │ │ pop {pc} │ │ │ │ - subs.w r0, lr, #13238272 @ 0xca0000 │ │ │ │ - str r0, [sp, #616] @ 0x268 │ │ │ │ + rsb r0, r6, #13238272 @ 0xca0000 │ │ │ │ + str r0, [sp, #648] @ 0x288 │ │ │ │ lsls r7, r0, #1 │ │ │ │ push {r4, r5, lr} │ │ │ │ mov.w ip, #4096 @ 0x1000 │ │ │ │ sub.w ip, sp, ip │ │ │ │ str.w r0, [ip, #4064] @ 0xfe0 │ │ │ │ sub sp, #20 │ │ │ │ ldr r1, [pc, #248] @ (36ce7c >::_M_default_append(unsigned int)@@Base+0xea2b8>) │ │ │ │ @@ -1005299,40 +1005299,40 @@ │ │ │ │ bl 17c90 │ │ │ │ ldr r0, [pc, #84] @ (36cec4 >::_M_default_append(unsigned int)@@Base+0xea300>) │ │ │ │ mov r1, r4 │ │ │ │ add r0, pc │ │ │ │ bl 17e10 │ │ │ │ b.n 36cdca >::_M_default_append(unsigned int)@@Base+0xea206> │ │ │ │ blx 1172c <__stack_chk_fail@plt> │ │ │ │ - @ instruction: 0xf5e4004a │ │ │ │ + @ instruction: 0xf5ec004a │ │ │ │ adds r4, r7, #1 │ │ │ │ lsls r3, r2, #1 │ │ │ │ - rsbs r0, ip, #13238272 @ 0xca0000 │ │ │ │ + @ instruction: 0xf5e4004a │ │ │ │ asrs r0, r7, #6 │ │ │ │ movs r0, r0 │ │ │ │ - addw r0, r8, #2122 @ 0x84a │ │ │ │ - adcs.w r0, r4, #13238272 @ 0xca0000 │ │ │ │ - str r0, [sp, #192] @ 0xc0 │ │ │ │ + @ instruction: 0xf610004a │ │ │ │ + adcs.w r0, ip, #13238272 @ 0xca0000 │ │ │ │ + str r0, [sp, #224] @ 0xe0 │ │ │ │ lsls r7, r0, #1 │ │ │ │ - @ instruction: 0xf53e004a │ │ │ │ - str r0, [sp, #104] @ 0x68 │ │ │ │ + adc.w r0, r6, #13238272 @ 0xca0000 │ │ │ │ + str r0, [sp, #136] @ 0x88 │ │ │ │ lsls r7, r0, #1 │ │ │ │ adds r0, r5, #0 │ │ │ │ lsls r3, r2, #1 │ │ │ │ vminnm.f32 , , │ │ │ │ - @ instruction: 0xf4fc004a │ │ │ │ - ldrh r0, [r3, #62] @ 0x3e │ │ │ │ + add.w r0, r4, #13238272 @ 0xca0000 │ │ │ │ + ldrh r0, [r4, #62] @ 0x3e │ │ │ │ lsls r7, r0, #1 │ │ │ │ mrc2 15, 7, pc, cr11, cr15, {7} │ │ │ │ - @ instruction: 0xf4d2004a │ │ │ │ - ldrh r6, [r5, #60] @ 0x3c │ │ │ │ + @ instruction: 0xf4da004a │ │ │ │ + ldrh r6, [r6, #60] @ 0x3c │ │ │ │ lsls r7, r0, #1 │ │ │ │ ldc2 15, cr15, [sp, #1020] @ 0x3fc │ │ │ │ - @ instruction: 0xf4a8004a │ │ │ │ - ldrh r4, [r0, #60] @ 0x3c │ │ │ │ + @ instruction: 0xf4b0004a │ │ │ │ + ldrh r4, [r1, #60] @ 0x3c │ │ │ │ lsls r7, r0, #1 │ │ │ │ push {r4, r5, lr} │ │ │ │ mov.w ip, #4096 @ 0x1000 │ │ │ │ sub.w ip, sp, ip │ │ │ │ str.w r0, [ip, #4064] @ 0xfe0 │ │ │ │ sub sp, #20 │ │ │ │ ldr r1, [pc, #228] @ (36cfc0 >::_M_default_append(unsigned int)@@Base+0xea3fc>) │ │ │ │ @@ -1005429,37 +1005429,37 @@ │ │ │ │ ldr r0, [pc, #80] @ (36d000 >::_M_default_append(unsigned int)@@Base+0xea43c>) │ │ │ │ mov r1, r4 │ │ │ │ add r0, pc │ │ │ │ bl 17e10 │ │ │ │ b.n 36cf22 >::_M_default_append(unsigned int)@@Base+0xea35e> │ │ │ │ blx 1172c <__stack_chk_fail@plt> │ │ │ │ nop │ │ │ │ - eor.w r0, ip, #13238272 @ 0xca0000 │ │ │ │ + eors.w r0, r4, #13238272 @ 0xca0000 │ │ │ │ subs r4, r4, r4 │ │ │ │ lsls r3, r2, #1 │ │ │ │ - eor.w r0, r4, #13238272 @ 0xca0000 │ │ │ │ + eor.w r0, ip, #13238272 @ 0xca0000 │ │ │ │ asrs r0, r7, #6 │ │ │ │ movs r0, r0 │ │ │ │ - @ instruction: 0xf4b0004a │ │ │ │ - @ instruction: 0xf3fc004a │ │ │ │ - ldrh r0, [r3, #54] @ 0x36 │ │ │ │ + @ instruction: 0xf4b8004a │ │ │ │ + and.w r0, r4, #13238272 @ 0xca0000 │ │ │ │ + ldrh r0, [r4, #54] @ 0x36 │ │ │ │ lsls r7, r0, #1 │ │ │ │ subs r6, r4, r3 │ │ │ │ lsls r3, r2, #1 │ │ │ │ mcr2 15, 1, pc, cr11, cr15, {7} @ │ │ │ │ - @ instruction: 0xf3ba004a │ │ │ │ - ldrh r6, [r2, #52] @ 0x34 │ │ │ │ + ubfx r0, r2, #1, #11 │ │ │ │ + ldrh r6, [r3, #52] @ 0x34 │ │ │ │ lsls r7, r0, #1 │ │ │ │ ldc2 15, cr15, [r9, #1020]! @ 0x3fc │ │ │ │ - @ instruction: 0xf390004a │ │ │ │ - ldrh r4, [r5, #50] @ 0x32 │ │ │ │ + @ instruction: 0xf398004a │ │ │ │ + ldrh r4, [r6, #50] @ 0x32 │ │ │ │ lsls r7, r0, #1 │ │ │ │ mrrc2 15, 15, pc, fp, cr15 @ │ │ │ │ - bfi r0, r6, #1, #10 │ │ │ │ - ldrh r2, [r0, #50] @ 0x32 │ │ │ │ + bfi r0, lr, #1, #10 │ │ │ │ + ldrh r2, [r1, #50] @ 0x32 │ │ │ │ lsls r7, r0, #1 │ │ │ │ stmdb sp!, {r4, r5, r6, r7, r8, lr} │ │ │ │ mov.w ip, #4096 @ 0x1000 │ │ │ │ sub.w ip, sp, ip │ │ │ │ str.w r0, [ip, #4016] @ 0xfb0 │ │ │ │ ldr r4, [pc, #556] @ (36d244 >::_M_default_append(unsigned int)@@Base+0xea680>) │ │ │ │ mov r6, r1 │ │ │ │ @@ -1005697,54 +1005697,54 @@ │ │ │ │ b.n 36d116 >::_M_default_append(unsigned int)@@Base+0xea552> │ │ │ │ blx 1172c <__stack_chk_fail@plt> │ │ │ │ nop │ │ │ │ adds r0, r6, r7 │ │ │ │ lsls r3, r2, #1 │ │ │ │ asrs r0, r7, #6 │ │ │ │ movs r0, r0 │ │ │ │ - ldrb r0, [r6, r1] │ │ │ │ + ldrb r0, [r7, r1] │ │ │ │ lsls r7, r0, #1 │ │ │ │ - str r6, [r6, r3] │ │ │ │ + str r6, [r7, r3] │ │ │ │ lsls r0, r1, #1 │ │ │ │ - usat r0, #10, r4, asr #1 │ │ │ │ - ldrh r0, [r5, #40] @ 0x28 │ │ │ │ + usat r0, #10, ip, asr #1 │ │ │ │ + ldrh r0, [r6, #40] @ 0x28 │ │ │ │ lsls r7, r0, #1 │ │ │ │ - @ instruction: 0xf37a004a │ │ │ │ - ldrh r6, [r7, #38] @ 0x26 │ │ │ │ + usat r0, #10, r2, lsl #1 │ │ │ │ + ldrh r6, [r0, #40] @ 0x28 │ │ │ │ lsls r7, r0, #1 │ │ │ │ - bfi r0, r0, #1, #10 │ │ │ │ - ldrh r4, [r4, #38] @ 0x26 │ │ │ │ + bfi r0, r8, #1, #10 │ │ │ │ + ldrh r4, [r5, #38] @ 0x26 │ │ │ │ lsls r7, r0, #1 │ │ │ │ adds r2, r6, r3 │ │ │ │ lsls r3, r2, #1 │ │ │ │ - @ instruction: 0xf31e004a │ │ │ │ - ldrh r2, [r4, #36] @ 0x24 │ │ │ │ + ssat r0, #11, r6, asr #1 │ │ │ │ + ldrh r2, [r5, #36] @ 0x24 │ │ │ │ lsls r7, r0, #1 │ │ │ │ - ssat r0, #11, r6, lsl #1 │ │ │ │ - ldrh r2, [r1, #36] @ 0x24 │ │ │ │ + ssat r0, #11, lr, lsl #1 │ │ │ │ + ldrh r2, [r2, #36] @ 0x24 │ │ │ │ lsls r7, r0, #1 │ │ │ │ - @ instruction: 0xf2ee004a │ │ │ │ - ldrh r2, [r6, #34] @ 0x22 │ │ │ │ + @ instruction: 0xf2f6004a │ │ │ │ + ldrh r2, [r7, #34] @ 0x22 │ │ │ │ lsls r7, r0, #1 │ │ │ │ - @ instruction: 0xf256004a │ │ │ │ - @ instruction: 0xf25a004a │ │ │ │ - @ instruction: 0xf2fa004a │ │ │ │ - subw r0, r0, #74 @ 0x4a │ │ │ │ - ldrh r4, [r4, #32] │ │ │ │ + @ instruction: 0xf25e004a │ │ │ │ + @ instruction: 0xf262004a │ │ │ │ + ssat r0, #11, r2, lsl #1 │ │ │ │ + subw r0, r8, #74 @ 0x4a │ │ │ │ + ldrh r4, [r5, #32] │ │ │ │ lsls r7, r0, #1 │ │ │ │ - @ instruction: 0xf284004a │ │ │ │ - ldrh r0, [r1, #32] │ │ │ │ + @ instruction: 0xf28c004a │ │ │ │ + ldrh r0, [r2, #32] │ │ │ │ lsls r7, r0, #1 │ │ │ │ + movw r0, #49226 @ 0xc04a │ │ │ │ + stc 0, cr0, [r2, #292]! @ 0x124 │ │ │ │ + subs.w r0, r0, #74 @ 0x4a │ │ │ │ + @ instruction: 0xf274004a │ │ │ │ + sub.w r0, r4, #74 @ 0x4a │ │ │ │ movw r0, #16458 @ 0x404a │ │ │ │ - ldc 0, cr0, [sl, #292] @ 0x124 │ │ │ │ - sub.w r0, r8, #74 @ 0x4a │ │ │ │ - @ instruction: 0xf26c004a │ │ │ │ - @ instruction: 0xf19c004a │ │ │ │ - @ instruction: 0xf23c004a │ │ │ │ - cbnz r2, 36d2e6 >::_M_default_append(unsigned int)@@Base+0xea722> │ │ │ │ + cbnz r2, 36d2e8 >::_M_default_append(unsigned int)@@Base+0xea724> │ │ │ │ lsls r2, r1, #1 │ │ │ │ stmdb sp!, {r4, r5, r6, r7, r8, lr} │ │ │ │ mov.w ip, #4096 @ 0x1000 │ │ │ │ sub.w ip, sp, ip │ │ │ │ str.w r0, [ip, #3024] @ 0xbd0 │ │ │ │ ldr r1, [pc, #324] @ (36d418 >::_M_default_append(unsigned int)@@Base+0xea854>) │ │ │ │ mov r6, r3 │ │ │ │ @@ -1005880,34 +1005880,34 @@ │ │ │ │ b.n 36d3ce >::_M_default_append(unsigned int)@@Base+0xea80a> │ │ │ │ blx 1172c <__stack_chk_fail@plt> │ │ │ │ nop │ │ │ │ asrs r2, r6, #28 │ │ │ │ lsls r3, r2, #1 │ │ │ │ asrs r0, r7, #6 │ │ │ │ movs r0, r0 │ │ │ │ - sub sp, #496 @ 0x1f0 │ │ │ │ + cbz r4, 36d424 >::_M_default_append(unsigned int)@@Base+0xea860> │ │ │ │ lsls r7, r0, #1 │ │ │ │ - rev16 r0, r2 │ │ │ │ + rev16 r0, r3 │ │ │ │ lsls r2, r1, #1 │ │ │ │ asrs r2, r0, #27 │ │ │ │ lsls r3, r2, #1 │ │ │ │ - @ instruction: 0xf0ea004a │ │ │ │ - ldrh r6, [r5, #18] │ │ │ │ - lsls r7, r0, #1 │ │ │ │ - @ instruction: 0xf196004a │ │ │ │ - @ instruction: 0xf0be004a │ │ │ │ - ldrh r2, [r0, #18] │ │ │ │ + @ instruction: 0xf0f2004a │ │ │ │ + ldrh r6, [r6, #18] │ │ │ │ lsls r7, r0, #1 │ │ │ │ - @ instruction: 0xf0a6004a │ │ │ │ - adds.w r0, ip, #74 @ 0x4a │ │ │ │ - eor.w r0, r8, #74 @ 0x4a │ │ │ │ - strh r4, [r7, r0] │ │ │ │ + @ instruction: 0xf19e004a │ │ │ │ + @ instruction: 0xf0c6004a │ │ │ │ + ldrh r2, [r1, #18] │ │ │ │ + lsls r7, r0, #1 │ │ │ │ + @ instruction: 0xf0ae004a │ │ │ │ + @ instruction: 0xf124004a │ │ │ │ + eors.w r0, r0, #74 @ 0x4a │ │ │ │ + strh r4, [r0, r1] │ │ │ │ lsls r1, r1, #1 │ │ │ │ - orn r0, sl, #74 @ 0x4a │ │ │ │ - cbnz r0, 36d470 >::_M_default_append(unsigned int)@@Base+0xea8ac> │ │ │ │ + orns r0, r2, #74 @ 0x4a │ │ │ │ + cbnz r0, 36d472 >::_M_default_append(unsigned int)@@Base+0xea8ae> │ │ │ │ lsls r2, r1, #1 │ │ │ │ push {r4, r5, lr} │ │ │ │ mov.w ip, #4096 @ 0x1000 │ │ │ │ sub.w ip, sp, ip │ │ │ │ str.w r0, [ip, #4064] @ 0xfe0 │ │ │ │ sub sp, #20 │ │ │ │ ldr r1, [pc, #212] @ (36d540 >::_M_default_append(unsigned int)@@Base+0xea97c>) │ │ │ │ @@ -1005996,37 +1005996,37 @@ │ │ │ │ bl 17c90 │ │ │ │ ldr r0, [pc, #72] @ (36d57c >::_M_default_append(unsigned int)@@Base+0xea9b8>) │ │ │ │ mov r1, r4 │ │ │ │ add r0, pc │ │ │ │ bl 17e10 │ │ │ │ b.n 36d4b2 >::_M_default_append(unsigned int)@@Base+0xea8ee> │ │ │ │ blx 1172c <__stack_chk_fail@plt> │ │ │ │ - movs r0, #40 @ 0x28 │ │ │ │ + movs r0, #48 @ 0x30 │ │ │ │ lsls r1, r1, #1 │ │ │ │ asrs r4, r2, #22 │ │ │ │ lsls r3, r2, #1 │ │ │ │ - adds.w r0, r0, #74 @ 0x4a │ │ │ │ + adds.w r0, r8, #74 @ 0x4a │ │ │ │ asrs r0, r7, #6 │ │ │ │ movs r0, r0 │ │ │ │ - @ instruction: 0xf12c004a │ │ │ │ - vmla.i d16, d4, d2[2] │ │ │ │ - ldrh r0, [r1, #10] │ │ │ │ + @ instruction: 0xf134004a │ │ │ │ + vmla.i d16, d12, d2[2] │ │ │ │ + ldrh r0, [r2, #10] │ │ │ │ lsls r7, r0, #1 │ │ │ │ - vmla.i32 d0, d14, d10[0] │ │ │ │ - ldrh r2, [r6, #8] │ │ │ │ + vext.8 q0, q3, q5, #0 │ │ │ │ + ldrh r2, [r7, #8] │ │ │ │ lsls r7, r0, #1 │ │ │ │ asrs r0, r0, #21 │ │ │ │ lsls r3, r2, #1 │ │ │ │ vminnm.f32 , , │ │ │ │ - vhadd.s32 q8, q3, q5 │ │ │ │ - ldrh r2, [r5, #6] │ │ │ │ + vhadd.s32 q8, q7, q5 │ │ │ │ + ldrh r2, [r6, #6] │ │ │ │ lsls r7, r0, #1 │ │ │ │ stc2 15, cr15, [r5, #1020]! @ 0x3fc │ │ │ │ - vhadd.s q0, q6, q5 │ │ │ │ - ldrh r0, [r0, #6] │ │ │ │ + vhadd.s8 q8, q2, q5 │ │ │ │ + ldrh r0, [r1, #6] │ │ │ │ lsls r7, r0, #1 │ │ │ │ push {r4, r5, lr} │ │ │ │ mov.w ip, #4096 @ 0x1000 │ │ │ │ sub.w ip, sp, ip │ │ │ │ str.w r0, [ip, #4064] @ 0xfe0 │ │ │ │ sub sp, #20 │ │ │ │ ldr r1, [pc, #192] @ (36d654 >::_M_default_append(unsigned int)@@Base+0xeaa90>) │ │ │ │ @@ -1006107,34 +1006107,34 @@ │ │ │ │ ldr r0, [pc, #68] @ (36d688 >::_M_default_append(unsigned int)@@Base+0xeaac4>) │ │ │ │ mov r1, r4 │ │ │ │ add r0, pc │ │ │ │ bl 17e10 │ │ │ │ b.n 36d5da >::_M_default_append(unsigned int)@@Base+0xeaa16> │ │ │ │ blx 1172c <__stack_chk_fail@plt> │ │ │ │ nop │ │ │ │ - subs r0, r0, #4 │ │ │ │ + subs r0, r1, #4 │ │ │ │ lsls r1, r1, #1 │ │ │ │ asrs r4, r5, #17 │ │ │ │ lsls r3, r2, #1 │ │ │ │ - vmla.i32 d16, d8, d10[0] │ │ │ │ + vext.8 q8, q0, q5, #0 │ │ │ │ asrs r0, r7, #6 │ │ │ │ movs r0, r0 │ │ │ │ - and.w r0, r4, #74 @ 0x4a │ │ │ │ - cdp 0, 9, cr0, cr12, cr10, {2} │ │ │ │ - ldrh r0, [r4, #0] │ │ │ │ + and.w r0, ip, #74 @ 0x4a │ │ │ │ + cdp 0, 10, cr0, cr4, cr10, {2} │ │ │ │ + ldrh r0, [r5, #0] │ │ │ │ lsls r7, r0, #1 │ │ │ │ asrs r6, r5, #16 │ │ │ │ lsls r3, r2, #1 │ │ │ │ mrc2 15, 2, pc, cr5, cr15, {7} │ │ │ │ - cdp 0, 5, cr0, cr4, cr10, {2} │ │ │ │ - strh r0, [r3, #62] @ 0x3e │ │ │ │ + cdp 0, 5, cr0, cr12, cr10, {2} │ │ │ │ + strh r0, [r4, #62] @ 0x3e │ │ │ │ lsls r7, r0, #1 │ │ │ │ ldc2 15, cr15, [r3], {255} @ 0xff │ │ │ │ - cdp 0, 2, cr0, cr10, cr10, {2} │ │ │ │ - strh r6, [r5, #60] @ 0x3c │ │ │ │ + cdp 0, 3, cr0, cr2, cr10, {2} │ │ │ │ + strh r6, [r6, #60] @ 0x3c │ │ │ │ lsls r7, r0, #1 │ │ │ │ movs r0, r0 │ │ │ │ movs r0, r0 │ │ │ │ stmdb sp!, {r4, r5, r6, r7, r8, r9, sl, fp, lr} │ │ │ │ mov.w ip, #4096 @ 0x1000 │ │ │ │ sub.w ip, sp, ip │ │ │ │ str.w r0, [ip, #4040] @ 0xfc8 │ │ │ │ @@ -1006331,24 +1006331,24 @@ │ │ │ │ add r3, pc │ │ │ │ mov r1, r5 │ │ │ │ movs r4, #1 │ │ │ │ bl 14fdc │ │ │ │ mov r0, r4 │ │ │ │ add sp, #20 │ │ │ │ ldmia.w sp!, {r4, r5, r6, r7, r8, r9, sl, fp, pc} │ │ │ │ - cdp 0, 15, cr0, cr4, cr10, {2} │ │ │ │ - cdp 0, 9, cr0, cr4, cr10, {2} │ │ │ │ - stc 0, cr0, [ip, #296]! @ 0x128 │ │ │ │ - strh r0, [r3, #46] @ 0x2e │ │ │ │ + cdp 0, 15, cr0, cr12, cr10, {2} │ │ │ │ + cdp 0, 9, cr0, cr12, cr10, {2} │ │ │ │ + ldc 0, cr0, [r4, #296]! @ 0x128 │ │ │ │ + strh r0, [r4, #46] @ 0x2e │ │ │ │ lsls r7, r0, #1 │ │ │ │ - stc 0, cr0, [lr, #296] @ 0x128 │ │ │ │ - strh r2, [r7, #44] @ 0x2c │ │ │ │ + ldc 0, cr0, [r6, #296] @ 0x128 │ │ │ │ + strh r2, [r0, #46] @ 0x2e │ │ │ │ lsls r7, r0, #1 │ │ │ │ - ldcl 0, cr0, [r2, #-296]! @ 0xfffffed8 │ │ │ │ - ldcl 0, cr0, [lr, #-296] @ 0xfffffed8 │ │ │ │ + ldcl 0, cr0, [sl, #-296]! @ 0xfffffed8 │ │ │ │ + stcl 0, cr0, [r6, #-296]! @ 0xfffffed8 │ │ │ │ stmdb sp!, {r4, r5, r6, r7, r8, r9, lr} │ │ │ │ mov.w ip, #4096 @ 0x1000 │ │ │ │ sub.w ip, sp, ip │ │ │ │ str.w r0, [ip, #4056] @ 0xfd8 │ │ │ │ ldr r5, [pc, #356] @ (36da24 >::_M_default_append(unsigned int)@@Base+0xeae60>) │ │ │ │ mov r4, r1 │ │ │ │ sub sp, #12 │ │ │ │ @@ -1006482,29 +1006482,29 @@ │ │ │ │ adds r0, #12 │ │ │ │ bl 17c90 │ │ │ │ ldr r0, [pc, #48] @ (36da4c >::_M_default_append(unsigned int)@@Base+0xeae88>) │ │ │ │ mov r1, r9 │ │ │ │ add r0, pc │ │ │ │ bl 17e10 │ │ │ │ b.n 36d9b8 >::_M_default_append(unsigned int)@@Base+0xeadf4> │ │ │ │ - ldc 0, cr0, [r4, #-296] @ 0xfffffed8 │ │ │ │ - ldc 0, cr0, [r6], {74} @ 0x4a │ │ │ │ - strh r2, [r0, #34] @ 0x22 │ │ │ │ + ldc 0, cr0, [ip, #-296] @ 0xfffffed8 │ │ │ │ + ldc 0, cr0, [lr], {74} @ 0x4a │ │ │ │ + strh r2, [r1, #34] @ 0x22 │ │ │ │ lsls r7, r0, #1 │ │ │ │ - @ instruction: 0xebf6004a │ │ │ │ - strh r0, [r4, #32] │ │ │ │ + @ instruction: 0xebfe004a │ │ │ │ + strh r0, [r5, #32] │ │ │ │ lsls r7, r0, #1 │ │ │ │ - rsbs r0, ip, sl, lsl #1 │ │ │ │ - strh r0, [r1, #32] │ │ │ │ + @ instruction: 0xebe4004a │ │ │ │ + strh r0, [r2, #32] │ │ │ │ lsls r7, r0, #1 │ │ │ │ - rsb r0, r4, sl, lsl #1 │ │ │ │ - strh r0, [r6, #30] │ │ │ │ + rsb r0, ip, sl, lsl #1 │ │ │ │ + strh r0, [r7, #30] │ │ │ │ lsls r7, r0, #1 │ │ │ │ - sub.w r0, ip, sl, lsl #1 │ │ │ │ - strh r0, [r3, #30] │ │ │ │ + subs.w r0, r4, sl, lsl #1 │ │ │ │ + strh r0, [r4, #30] │ │ │ │ lsls r7, r0, #1 │ │ │ │ stmdb sp!, {r4, r5, r6, r7, r8, lr} │ │ │ │ mov.w ip, #4096 @ 0x1000 │ │ │ │ sub.w ip, sp, ip │ │ │ │ str.w r0, [ip, #4064] @ 0xfe0 │ │ │ │ ldr r2, [pc, #420] @ (36dc08 >::_M_default_append(unsigned int)@@Base+0xeb044>) │ │ │ │ sub sp, #8 │ │ │ │ @@ -1006669,19 +1006669,19 @@ │ │ │ │ blx 1172c <__stack_chk_fail@plt> │ │ │ │ lsrs r4, r4, #30 │ │ │ │ lsls r3, r2, #1 │ │ │ │ asrs r0, r7, #6 │ │ │ │ movs r0, r0 │ │ │ │ lsrs r0, r2, #29 │ │ │ │ lsls r3, r2, #1 │ │ │ │ - ldrh r4, [r1, r6] │ │ │ │ + ldrh r4, [r2, r6] │ │ │ │ lsls r4, r1, #1 │ │ │ │ - ldrh r2, [r6, r3] │ │ │ │ + ldrh r2, [r7, r3] │ │ │ │ lsls r4, r1, #1 │ │ │ │ - ldrh r2, [r0, r3] │ │ │ │ + ldrh r2, [r1, r3] │ │ │ │ lsls r4, r1, #1 │ │ │ │ stmdb sp!, {r4, r5, r6, r7, r8, r9, sl, lr} │ │ │ │ mov.w ip, #4096 @ 0x1000 │ │ │ │ vpush {d8} │ │ │ │ sub.w ip, sp, ip │ │ │ │ str.w r0, [ip, #4032] @ 0xfc0 │ │ │ │ mov r4, r1 │ │ │ │ @@ -1006844,31 +1006844,31 @@ │ │ │ │ adds r0, #12 │ │ │ │ bl 17c90 │ │ │ │ ldr r0, [pc, #56] @ (36de10 >::_M_default_append(unsigned int)@@Base+0xeb24c>) │ │ │ │ mov.w r1, #4294967295 @ 0xffffffff │ │ │ │ add r0, pc │ │ │ │ bl 17e10 │ │ │ │ b.n 36dd68 >::_M_default_append(unsigned int)@@Base+0xeb1a4> │ │ │ │ - ldrd r0, r0, [sl, #-296]! @ 0x128 │ │ │ │ - ldrd r0, r0, [r4], #296 @ 0x128 │ │ │ │ - strd r0, r0, [r8], #-296 @ 0x128 │ │ │ │ - strh r2, [r2, #4] │ │ │ │ + @ instruction: 0xe982004a │ │ │ │ + ldrd r0, r0, [ip], #296 @ 0x128 │ │ │ │ + ldrd r0, r0, [r0], #-296 @ 0x128 │ │ │ │ + strh r2, [r3, #4] │ │ │ │ lsls r7, r0, #1 │ │ │ │ - strex r0, r0, [r0, #296] @ 0x128 │ │ │ │ - strh r2, [r5, #2] │ │ │ │ + strex r0, r0, [r8, #296] @ 0x128 │ │ │ │ + strh r2, [r6, #2] │ │ │ │ lsls r7, r0, #1 │ │ │ │ - @ instruction: 0xe824004a │ │ │ │ - strh r6, [r1, #2] │ │ │ │ + @ instruction: 0xe82c004a │ │ │ │ + strh r6, [r2, #2] │ │ │ │ lsls r7, r0, #1 │ │ │ │ - @ instruction: 0xe80a004a │ │ │ │ - strh r4, [r6, #0] │ │ │ │ + @ instruction: 0xe812004a │ │ │ │ + strh r4, [r7, #0] │ │ │ │ lsls r7, r0, #1 │ │ │ │ - b.n 36ddec >::_M_default_append(unsigned int)@@Base+0xeb228> │ │ │ │ + b.n 36ddfc >::_M_default_append(unsigned int)@@Base+0xeb238> │ │ │ │ lsls r2, r1, #1 │ │ │ │ - strh r0, [r3, #0] │ │ │ │ + strh r0, [r4, #0] │ │ │ │ lsls r7, r0, #1 │ │ │ │ stmdb sp!, {r4, r5, r6, r7, r8, r9, sl, fp, lr} │ │ │ │ mov.w ip, #4096 @ 0x1000 │ │ │ │ sub.w ip, sp, ip │ │ │ │ str.w r0, [ip, #4040] @ 0xfc8 │ │ │ │ ldr r2, [pc, #256] @ (36df28 >::_M_default_append(unsigned int)@@Base+0xeb364>) │ │ │ │ sub sp, #20 │ │ │ │ @@ -1006975,23 +1006975,23 @@ │ │ │ │ b.n 36deb0 >::_M_default_append(unsigned int)@@Base+0xeb2ec> │ │ │ │ blx 1172c <__stack_chk_fail@plt> │ │ │ │ nop │ │ │ │ lsrs r0, r4, #15 │ │ │ │ lsls r3, r2, #1 │ │ │ │ asrs r0, r7, #6 │ │ │ │ movs r0, r0 │ │ │ │ - b.n 36dd70 >::_M_default_append(unsigned int)@@Base+0xeb1ac> │ │ │ │ + b.n 36dd80 >::_M_default_append(unsigned int)@@Base+0xeb1bc> │ │ │ │ lsls r2, r1, #1 │ │ │ │ - ldrb r2, [r1, #29] │ │ │ │ + ldrb r2, [r2, #29] │ │ │ │ lsls r7, r0, #1 │ │ │ │ lsrs r0, r3, #13 │ │ │ │ lsls r3, r2, #1 │ │ │ │ - b.n 36dcb8 >::_M_default_append(unsigned int)@@Base+0xeb0f4> │ │ │ │ + b.n 36dcc8 >::_M_default_append(unsigned int)@@Base+0xeb104> │ │ │ │ lsls r2, r1, #1 │ │ │ │ - ldrb r0, [r5, #27] │ │ │ │ + ldrb r0, [r6, #27] │ │ │ │ lsls r7, r0, #1 │ │ │ │ push {r4, r5, lr} │ │ │ │ mov.w ip, #4096 @ 0x1000 │ │ │ │ sub.w ip, sp, ip │ │ │ │ str.w r0, [ip, #4056] @ 0xfd8 │ │ │ │ ldr r2, [pc, #172] @ (36e000 >::_M_default_append(unsigned int)@@Base+0xeb43c>) │ │ │ │ sub sp, #28 │ │ │ │ @@ -1007064,21 +1007064,21 @@ │ │ │ │ bl 17e10 │ │ │ │ b.n 36dfae >::_M_default_append(unsigned int)@@Base+0xeb3ea> │ │ │ │ blx 1172c <__stack_chk_fail@plt> │ │ │ │ lsrs r2, r6, #10 │ │ │ │ lsls r3, r2, #1 │ │ │ │ asrs r0, r7, #6 │ │ │ │ movs r0, r0 │ │ │ │ - b.n 36dc74 >::_M_default_append(unsigned int)@@Base+0xeb0b0> │ │ │ │ + b.n 36dc84 >::_M_default_append(unsigned int)@@Base+0xeb0c0> │ │ │ │ lsls r2, r1, #1 │ │ │ │ lsrs r2, r3, #9 │ │ │ │ lsls r3, r2, #1 │ │ │ │ - b.n 36dbf0 >::_M_default_append(unsigned int)@@Base+0xeb02c> │ │ │ │ + b.n 36dc00 >::_M_default_append(unsigned int)@@Base+0xeb03c> │ │ │ │ lsls r2, r1, #1 │ │ │ │ - ldrb r6, [r2, #24] │ │ │ │ + ldrb r6, [r3, #24] │ │ │ │ lsls r7, r0, #1 │ │ │ │ stmdb sp!, {r4, r5, r6, r7, r8, r9, sl, fp, lr} │ │ │ │ mov.w ip, #4096 @ 0x1000 │ │ │ │ sub.w ip, sp, ip │ │ │ │ str.w r0, [ip, #3968] @ 0xf80 │ │ │ │ sub sp, #92 @ 0x5c │ │ │ │ mov r9, r0 │ │ │ │ @@ -1007396,27 +1007396,27 @@ │ │ │ │ bl 17c90 │ │ │ │ mov.w r1, #4294967295 @ 0xffffffff │ │ │ │ mov r0, r5 │ │ │ │ bl 17e10 │ │ │ │ mov.w r1, #628 @ 0x274 │ │ │ │ b.n 36e360 >::_M_default_append(unsigned int)@@Base+0xeb79c> │ │ │ │ nop │ │ │ │ - b.n 36e9d8 >::_M_default_append(unsigned int)@@Base+0xebe14> │ │ │ │ + b.n 36e9e8 >::_M_default_append(unsigned int)@@Base+0xebe24> │ │ │ │ lsls r2, r1, #1 │ │ │ │ - ldrb r0, [r1, #13] │ │ │ │ + ldrb r0, [r2, #13] │ │ │ │ lsls r7, r0, #1 │ │ │ │ - b.n 36e974 >::_M_default_append(unsigned int)@@Base+0xebdb0> │ │ │ │ + b.n 36e984 >::_M_default_append(unsigned int)@@Base+0xebdc0> │ │ │ │ lsls r2, r1, #1 │ │ │ │ - b.n 36e894 >::_M_default_append(unsigned int)@@Base+0xebcd0> │ │ │ │ + b.n 36e8a4 >::_M_default_append(unsigned int)@@Base+0xebce0> │ │ │ │ lsls r2, r1, #1 │ │ │ │ - ldrb r0, [r5, #10] │ │ │ │ + ldrb r0, [r6, #10] │ │ │ │ lsls r7, r0, #1 │ │ │ │ - b.n 36e834 >::_M_default_append(unsigned int)@@Base+0xebc70> │ │ │ │ + b.n 36e844 >::_M_default_append(unsigned int)@@Base+0xebc80> │ │ │ │ lsls r2, r1, #1 │ │ │ │ - ldrb r4, [r6, #9] │ │ │ │ + ldrb r4, [r7, #9] │ │ │ │ lsls r7, r0, #1 │ │ │ │ push {r4, r5, r6, lr} │ │ │ │ mov.w ip, #4096 @ 0x1000 │ │ │ │ sub.w ip, sp, ip │ │ │ │ str.w r0, [ip, #4056] @ 0xfd8 │ │ │ │ mov r4, r1 │ │ │ │ ldr r1, [pc, #224] @ (36e4a8 >::_M_default_append(unsigned int)@@Base+0xeb8e4>) │ │ │ │ @@ -1007514,25 +1007514,25 @@ │ │ │ │ blx 1172c <__stack_chk_fail@plt> │ │ │ │ lsls r2, r0, #25 │ │ │ │ lsls r3, r2, #1 │ │ │ │ asrs r0, r7, #6 │ │ │ │ movs r0, r0 │ │ │ │ lsls r0, r3, #23 │ │ │ │ lsls r3, r2, #1 │ │ │ │ - b.n 36e78c >::_M_default_append(unsigned int)@@Base+0xebbc8> │ │ │ │ + b.n 36e79c >::_M_default_append(unsigned int)@@Base+0xebbd8> │ │ │ │ lsls r2, r1, #1 │ │ │ │ - ldrb r6, [r2, #6] │ │ │ │ + ldrb r6, [r3, #6] │ │ │ │ lsls r7, r0, #1 │ │ │ │ - b.n 36e75c >::_M_default_append(unsigned int)@@Base+0xebb98> │ │ │ │ + b.n 36e76c >::_M_default_append(unsigned int)@@Base+0xebba8> │ │ │ │ lsls r2, r1, #1 │ │ │ │ - ldrb r0, [r7, #5] │ │ │ │ + ldrb r0, [r0, #6] │ │ │ │ lsls r7, r0, #1 │ │ │ │ - b.n 36e724 >::_M_default_append(unsigned int)@@Base+0xebb60> │ │ │ │ + b.n 36e734 >::_M_default_append(unsigned int)@@Base+0xebb70> │ │ │ │ lsls r2, r1, #1 │ │ │ │ - ldrb r0, [r3, #5] │ │ │ │ + ldrb r0, [r4, #5] │ │ │ │ lsls r7, r0, #1 │ │ │ │ stmdb sp!, {r4, r5, r6, r7, r8, r9, sl, fp, lr} │ │ │ │ mov.w ip, #4096 @ 0x1000 │ │ │ │ sub.w ip, sp, ip │ │ │ │ str.w r0, [ip, #4032] @ 0xfc0 │ │ │ │ sub sp, #28 │ │ │ │ mov r7, r1 │ │ │ │ @@ -1007663,23 +1007663,23 @@ │ │ │ │ mov fp, r6 │ │ │ │ b.n 36e53c >::_M_default_append(unsigned int)@@Base+0xeb978> │ │ │ │ blx 1172c <__stack_chk_fail@plt> │ │ │ │ lsls r0, r4, #20 │ │ │ │ lsls r3, r2, #1 │ │ │ │ asrs r0, r7, #6 │ │ │ │ movs r0, r0 │ │ │ │ - b.n 36e6bc >::_M_default_append(unsigned int)@@Base+0xebaf8> │ │ │ │ + b.n 36e6cc >::_M_default_append(unsigned int)@@Base+0xebb08> │ │ │ │ lsls r2, r1, #1 │ │ │ │ - ldrb r4, [r5, #1] │ │ │ │ + ldrb r4, [r6, #1] │ │ │ │ lsls r7, r0, #1 │ │ │ │ lsls r2, r7, #17 │ │ │ │ lsls r3, r2, #1 │ │ │ │ - svc 172 @ 0xac │ │ │ │ + svc 180 @ 0xb4 │ │ │ │ lsls r2, r1, #1 │ │ │ │ - strb r0, [r3, #31] │ │ │ │ + strb r0, [r4, #31] │ │ │ │ lsls r7, r0, #1 │ │ │ │ stmdb sp!, {r4, r5, r6, r7, r8, r9, sl, fp, lr} │ │ │ │ mov.w ip, #4096 @ 0x1000 │ │ │ │ sub.w ip, sp, ip │ │ │ │ str.w r0, [ip, #2968] @ 0xb98 │ │ │ │ ldr r5, [pc, #996] @ (36ea44 >::_M_default_append(unsigned int)@@Base+0xebe80>) │ │ │ │ subw sp, sp, #1092 @ 0x444 │ │ │ │ @@ -1008054,53 +1008054,53 @@ │ │ │ │ bl 17e10 │ │ │ │ b.n 36e8ca >::_M_default_append(unsigned int)@@Base+0xebd06> │ │ │ │ nop │ │ │ │ lsls r6, r4, #14 │ │ │ │ lsls r3, r2, #1 │ │ │ │ asrs r0, r7, #6 │ │ │ │ movs r0, r0 │ │ │ │ - udf #112 @ 0x70 │ │ │ │ + udf #120 @ 0x78 │ │ │ │ lsls r2, r1, #1 │ │ │ │ - udf #72 @ 0x48 │ │ │ │ + udf #80 @ 0x50 │ │ │ │ lsls r2, r1, #1 │ │ │ │ - ble.n 36ea94 >::_M_default_append(unsigned int)@@Base+0xebed0> │ │ │ │ + ble.n 36eaa4 >::_M_default_append(unsigned int)@@Base+0xebee0> │ │ │ │ lsls r2, r1, #1 │ │ │ │ - strb r0, [r2, #21] │ │ │ │ + strb r0, [r3, #21] │ │ │ │ lsls r7, r0, #1 │ │ │ │ - bgt.n 36ea28 >::_M_default_append(unsigned int)@@Base+0xebe64> │ │ │ │ + bgt.n 36ea38 >::_M_default_append(unsigned int)@@Base+0xebe74> │ │ │ │ lsls r2, r1, #1 │ │ │ │ - strb r0, [r2, #20] │ │ │ │ + strb r0, [r3, #20] │ │ │ │ lsls r7, r0, #1 │ │ │ │ lsls r4, r3, #4 │ │ │ │ lsls r3, r2, #1 │ │ │ │ - bgt.n 36e9d0 >::_M_default_append(unsigned int)@@Base+0xebe0c> │ │ │ │ + bgt.n 36e9e0 >::_M_default_append(unsigned int)@@Base+0xebe1c> │ │ │ │ lsls r2, r1, #1 │ │ │ │ - bgt.n 36eac4 >::_M_default_append(unsigned int)@@Base+0xebf00> │ │ │ │ + bgt.n 36ead4 >::_M_default_append(unsigned int)@@Base+0xebf10> │ │ │ │ lsls r2, r1, #1 │ │ │ │ - strb r4, [r2, #17] │ │ │ │ + strb r4, [r3, #17] │ │ │ │ lsls r7, r0, #1 │ │ │ │ - bgt.n 36ea94 >::_M_default_append(unsigned int)@@Base+0xebed0> │ │ │ │ + bgt.n 36eaa4 >::_M_default_append(unsigned int)@@Base+0xebee0> │ │ │ │ lsls r2, r1, #1 │ │ │ │ - strb r0, [r0, #17] │ │ │ │ + strb r0, [r1, #17] │ │ │ │ lsls r7, r0, #1 │ │ │ │ - blt.n 36ea58 >::_M_default_append(unsigned int)@@Base+0xebe94> │ │ │ │ + blt.n 36ea68 >::_M_default_append(unsigned int)@@Base+0xebea4> │ │ │ │ lsls r2, r1, #1 │ │ │ │ - strb r6, [r3, #16] │ │ │ │ + strb r6, [r4, #16] │ │ │ │ lsls r7, r0, #1 │ │ │ │ - blt.n 36ea1c >::_M_default_append(unsigned int)@@Base+0xebe58> │ │ │ │ + blt.n 36ea2c >::_M_default_append(unsigned int)@@Base+0xebe68> │ │ │ │ lsls r2, r1, #1 │ │ │ │ - strb r4, [r6, #15] │ │ │ │ + strb r4, [r7, #15] │ │ │ │ lsls r7, r0, #1 │ │ │ │ - blt.n 36e9ec >::_M_default_append(unsigned int)@@Base+0xebe28> │ │ │ │ + blt.n 36e9fc >::_M_default_append(unsigned int)@@Base+0xebe38> │ │ │ │ lsls r2, r1, #1 │ │ │ │ - strb r0, [r3, #15] │ │ │ │ + strb r0, [r4, #15] │ │ │ │ lsls r7, r0, #1 │ │ │ │ - blt.n 36e9b8 >::_M_default_append(unsigned int)@@Base+0xebdf4> │ │ │ │ + blt.n 36e9c8 >::_M_default_append(unsigned int)@@Base+0xebe04> │ │ │ │ lsls r2, r1, #1 │ │ │ │ - strb r2, [r7, #14] │ │ │ │ + strb r2, [r0, #15] │ │ │ │ lsls r7, r0, #1 │ │ │ │ stmdb sp!, {r4, r5, r6, r7, r8, r9, sl, fp, lr} │ │ │ │ mov.w ip, #4096 @ 0x1000 │ │ │ │ sub.w ip, sp, ip │ │ │ │ str.w r0, [ip, #2832] @ 0xb10 │ │ │ │ subw sp, sp, #1228 @ 0x4cc │ │ │ │ ldr.w r7, [pc, #2232] @ 36f36c >::_M_default_append(unsigned int)@@Base+0xec7a8> │ │ │ │ @@ -1008937,105 +1008937,105 @@ │ │ │ │ ldr r0, [pc, #200] @ (36f424 >::_M_default_append(unsigned int)@@Base+0xec860>) │ │ │ │ mov.w r1, #4294967295 @ 0xffffffff │ │ │ │ add r0, pc │ │ │ │ bl 17e10 │ │ │ │ b.n 36ebb8 >::_M_default_append(unsigned int)@@Base+0xebff4> │ │ │ │ blx 1172c <__stack_chk_fail@plt> │ │ │ │ nop │ │ │ │ - blt.n 36f3ac >::_M_default_append(unsigned int)@@Base+0xec7e8> │ │ │ │ + blt.n 36f3bc >::_M_default_append(unsigned int)@@Base+0xec7f8> │ │ │ │ lsls r2, r1, #1 │ │ │ │ vqadd.u8 q8, q2, q1 │ │ │ │ asrs r0, r7, #6 │ │ │ │ movs r0, r0 │ │ │ │ - bge.n 36f3b0 >::_M_default_append(unsigned int)@@Base+0xec7ec> │ │ │ │ + bge.n 36f3c0 >::_M_default_append(unsigned int)@@Base+0xec7fc> │ │ │ │ lsls r2, r1, #1 │ │ │ │ - strb r2, [r0, #9] │ │ │ │ + strb r2, [r1, #9] │ │ │ │ lsls r7, r0, #1 │ │ │ │ mcr2 0, 2, r0, cr8, cr2, {2} │ │ │ │ - bls.n 36f350 >::_M_default_append(unsigned int)@@Base+0xec78c> │ │ │ │ + bls.n 36f360 >::_M_default_append(unsigned int)@@Base+0xec79c> │ │ │ │ lsls r2, r1, #1 │ │ │ │ - bcc.n 36f298 >::_M_default_append(unsigned int)@@Base+0xec6d4> │ │ │ │ + bcc.n 36f2a8 >::_M_default_append(unsigned int)@@Base+0xec6e4> │ │ │ │ lsls r1, r1, #1 │ │ │ │ - cmp r6, #56 @ 0x38 │ │ │ │ + cmp r6, #64 @ 0x40 │ │ │ │ lsls r2, r1, #1 │ │ │ │ - bvs.n 36f3b0 >::_M_default_append(unsigned int)@@Base+0xec7ec> │ │ │ │ + bvs.n 36f3c0 >::_M_default_append(unsigned int)@@Base+0xec7fc> │ │ │ │ lsls r2, r1, #1 │ │ │ │ - ldr r2, [r7, #96] @ 0x60 │ │ │ │ + ldr r2, [r0, #100] @ 0x64 │ │ │ │ lsls r7, r0, #1 │ │ │ │ - bpl.n 36f380 >::_M_default_append(unsigned int)@@Base+0xec7bc> │ │ │ │ + bpl.n 36f390 >::_M_default_append(unsigned int)@@Base+0xec7cc> │ │ │ │ lsls r2, r1, #1 │ │ │ │ - ldr r6, [r3, #96] @ 0x60 │ │ │ │ + ldr r6, [r4, #96] @ 0x60 │ │ │ │ lsls r7, r0, #1 │ │ │ │ - bpl.n 36f350 >::_M_default_append(unsigned int)@@Base+0xec78c> │ │ │ │ + bpl.n 36f360 >::_M_default_append(unsigned int)@@Base+0xec79c> │ │ │ │ lsls r2, r1, #1 │ │ │ │ - ldr r2, [r0, #96] @ 0x60 │ │ │ │ + ldr r2, [r1, #96] @ 0x60 │ │ │ │ lsls r7, r0, #1 │ │ │ │ - bpl.n 36f460 >::_M_default_append(unsigned int)@@Base+0xec89c> │ │ │ │ + bpl.n 36f470 >::_M_default_append(unsigned int)@@Base+0xec8ac> │ │ │ │ lsls r2, r1, #1 │ │ │ │ - ldr r6, [r0, #88] @ 0x58 │ │ │ │ + ldr r6, [r1, #88] @ 0x58 │ │ │ │ lsls r7, r0, #1 │ │ │ │ - bpl.n 36f3f4 >::_M_default_append(unsigned int)@@Base+0xec830> │ │ │ │ + bpl.n 36f404 >::_M_default_append(unsigned int)@@Base+0xec840> │ │ │ │ lsls r2, r1, #1 │ │ │ │ - ldr r4, [r1, #84] @ 0x54 │ │ │ │ + ldr r4, [r2, #84] @ 0x54 │ │ │ │ lsls r7, r0, #1 │ │ │ │ - bpl.n 36f3c4 >::_M_default_append(unsigned int)@@Base+0xec800> │ │ │ │ + bpl.n 36f3d4 >::_M_default_append(unsigned int)@@Base+0xec810> │ │ │ │ lsls r2, r1, #1 │ │ │ │ - ldr r0, [r6, #80] @ 0x50 │ │ │ │ + ldr r0, [r7, #80] @ 0x50 │ │ │ │ lsls r7, r0, #1 │ │ │ │ - bmi.n 36f390 >::_M_default_append(unsigned int)@@Base+0xec7cc> │ │ │ │ + bmi.n 36f3a0 >::_M_default_append(unsigned int)@@Base+0xec7dc> │ │ │ │ lsls r2, r1, #1 │ │ │ │ - ldr r2, [r2, #80] @ 0x50 │ │ │ │ + ldr r2, [r3, #80] @ 0x50 │ │ │ │ lsls r7, r0, #1 │ │ │ │ - bmi.n 36f33c >::_M_default_append(unsigned int)@@Base+0xec778> │ │ │ │ + bmi.n 36f34c >::_M_default_append(unsigned int)@@Base+0xec788> │ │ │ │ lsls r2, r1, #1 │ │ │ │ - ldr r4, [r4, #76] @ 0x4c │ │ │ │ + ldr r4, [r5, #76] @ 0x4c │ │ │ │ lsls r7, r0, #1 │ │ │ │ - bmi.n 36f30c >::_M_default_append(unsigned int)@@Base+0xec748> │ │ │ │ + bmi.n 36f31c >::_M_default_append(unsigned int)@@Base+0xec758> │ │ │ │ lsls r2, r1, #1 │ │ │ │ - ldr r0, [r1, #76] @ 0x4c │ │ │ │ + ldr r0, [r2, #76] @ 0x4c │ │ │ │ lsls r7, r0, #1 │ │ │ │ - bmi.n 36f2dc >::_M_default_append(unsigned int)@@Base+0xec718> │ │ │ │ + bmi.n 36f2ec >::_M_default_append(unsigned int)@@Base+0xec728> │ │ │ │ lsls r2, r1, #1 │ │ │ │ - ldr r0, [r6, #72] @ 0x48 │ │ │ │ + ldr r0, [r7, #72] @ 0x48 │ │ │ │ lsls r7, r0, #1 │ │ │ │ - bmi.n 36f424 >::_M_default_append(unsigned int)@@Base+0xec860> │ │ │ │ + bmi.n 36f434 >::_M_default_append(unsigned int)@@Base+0xec870> │ │ │ │ lsls r2, r1, #1 │ │ │ │ - bcc.n 36f360 >::_M_default_append(unsigned int)@@Base+0xec79c> │ │ │ │ + bcc.n 36f370 >::_M_default_append(unsigned int)@@Base+0xec7ac> │ │ │ │ lsls r2, r1, #1 │ │ │ │ - ldr r0, [r5, #60] @ 0x3c │ │ │ │ + ldr r0, [r6, #60] @ 0x3c │ │ │ │ lsls r7, r0, #1 │ │ │ │ - bcc.n 36f33c >::_M_default_append(unsigned int)@@Base+0xec778> │ │ │ │ + bcc.n 36f34c >::_M_default_append(unsigned int)@@Base+0xec788> │ │ │ │ lsls r2, r1, #1 │ │ │ │ - bcc.n 36f4b0 >::_M_default_append(unsigned int)@@Base+0xec8ec> │ │ │ │ + bcc.n 36f4c0 >::_M_default_append(unsigned int)@@Base+0xec8fc> │ │ │ │ lsls r2, r1, #1 │ │ │ │ - ldr r2, [r1, #56] @ 0x38 │ │ │ │ + ldr r2, [r2, #56] @ 0x38 │ │ │ │ lsls r7, r0, #1 │ │ │ │ - bcc.n 36f47c >::_M_default_append(unsigned int)@@Base+0xec8b8> │ │ │ │ + bcc.n 36f48c >::_M_default_append(unsigned int)@@Base+0xec8c8> │ │ │ │ lsls r2, r1, #1 │ │ │ │ - ldr r4, [r5, #52] @ 0x34 │ │ │ │ + ldr r4, [r6, #52] @ 0x34 │ │ │ │ lsls r7, r0, #1 │ │ │ │ - bcc.n 36f448 >::_M_default_append(unsigned int)@@Base+0xec884> │ │ │ │ + bcc.n 36f458 >::_M_default_append(unsigned int)@@Base+0xec894> │ │ │ │ lsls r2, r1, #1 │ │ │ │ - bcc.n 36f42c >::_M_default_append(unsigned int)@@Base+0xec868> │ │ │ │ + bcc.n 36f43c >::_M_default_append(unsigned int)@@Base+0xec878> │ │ │ │ lsls r2, r1, #1 │ │ │ │ - bcs.n 36f380 >::_M_default_append(unsigned int)@@Base+0xec7bc> │ │ │ │ + bcs.n 36f390 >::_M_default_append(unsigned int)@@Base+0xec7cc> │ │ │ │ lsls r2, r1, #1 │ │ │ │ - ldr r4, [r4, #44] @ 0x2c │ │ │ │ + ldr r4, [r5, #44] @ 0x2c │ │ │ │ lsls r7, r0, #1 │ │ │ │ - bcs.n 36f354 >::_M_default_append(unsigned int)@@Base+0xec790> │ │ │ │ + bcs.n 36f364 >::_M_default_append(unsigned int)@@Base+0xec7a0> │ │ │ │ lsls r2, r1, #1 │ │ │ │ - ldr r2, [r1, #44] @ 0x2c │ │ │ │ + ldr r2, [r2, #44] @ 0x2c │ │ │ │ lsls r7, r0, #1 │ │ │ │ - bcs.n 36f328 >::_M_default_append(unsigned int)@@Base+0xec764> │ │ │ │ + bcs.n 36f338 >::_M_default_append(unsigned int)@@Base+0xec774> │ │ │ │ lsls r2, r1, #1 │ │ │ │ - ldr r0, [r6, #40] @ 0x28 │ │ │ │ + ldr r0, [r7, #40] @ 0x28 │ │ │ │ lsls r7, r0, #1 │ │ │ │ - bcs.n 36f4fc >::_M_default_append(unsigned int)@@Base+0xec938> │ │ │ │ + bcs.n 36f50c >::_M_default_append(unsigned int)@@Base+0xec948> │ │ │ │ lsls r2, r1, #1 │ │ │ │ - ldr r6, [r2, #40] @ 0x28 │ │ │ │ + ldr r6, [r3, #40] @ 0x28 │ │ │ │ lsls r7, r0, #1 │ │ │ │ stmdb sp!, {r4, r5, r6, r7, r8, r9, sl, fp, lr} │ │ │ │ mov.w ip, #4096 @ 0x1000 │ │ │ │ vpush {d8-d11} │ │ │ │ sub.w ip, sp, ip │ │ │ │ str.w r0, [ip, #744] @ 0x2e8 │ │ │ │ subw sp, sp, #3284 @ 0xcd4 │ │ │ │ @@ -1010096,126 +1010096,126 @@ │ │ │ │ bl 17e10 │ │ │ │ str r4, [sp, #112] @ 0x70 │ │ │ │ b.w 36f786 >::_M_default_append(unsigned int)@@Base+0xecbc2> │ │ │ │ ... │ │ │ │ asrs r0, r7, #6 │ │ │ │ movs r0, r0 │ │ │ │ subs.w r0, ip, #13762560 @ 0xd20000 │ │ │ │ - beq.n 36ffb8 >::_M_default_append(unsigned int)@@Base+0xed3f4> │ │ │ │ + beq.n 36ffc8 >::_M_default_append(unsigned int)@@Base+0xed404> │ │ │ │ lsls r2, r1, #1 │ │ │ │ - ldr r0, [r1, #16] │ │ │ │ + ldr r0, [r2, #16] │ │ │ │ lsls r7, r0, #1 │ │ │ │ adds.w r0, r2, #13762560 @ 0xd20000 │ │ │ │ - asrs r0, r0, #19 │ │ │ │ + asrs r0, r1, #19 │ │ │ │ lsls r4, r1, #1 │ │ │ │ - beq.n 36ffec >::_M_default_append(unsigned int)@@Base+0xed428> │ │ │ │ + beq.n 36fffc >::_M_default_append(unsigned int)@@Base+0xed438> │ │ │ │ lsls r2, r1, #1 │ │ │ │ - asrs r0, r0, #14 │ │ │ │ + asrs r0, r1, #14 │ │ │ │ lsls r4, r1, #1 │ │ │ │ - ldmia r7!, {r1, r4} │ │ │ │ + ldmia r7!, {r1, r3, r4} │ │ │ │ lsls r2, r1, #1 │ │ │ │ - str r4, [r7, #112] @ 0x70 │ │ │ │ + str r4, [r0, #116] @ 0x74 │ │ │ │ lsls r7, r0, #1 │ │ │ │ - ldmia r6, {r2, r4, r5, r6, r7} │ │ │ │ + ldmia r6, {r2, r3, r4, r5, r6, r7} │ │ │ │ lsls r2, r1, #1 │ │ │ │ - str r6, [r3, #112] @ 0x70 │ │ │ │ + str r6, [r4, #112] @ 0x70 │ │ │ │ lsls r7, r0, #1 │ │ │ │ - asrs r0, r1, #12 │ │ │ │ + asrs r0, r2, #12 │ │ │ │ lsls r4, r1, #1 │ │ │ │ - movs r7, #24 │ │ │ │ + movs r7, #32 │ │ │ │ lsls r4, r1, #1 │ │ │ │ - ldmia r6, {r2, r4, r6} │ │ │ │ + ldmia r6, {r2, r3, r4, r6} │ │ │ │ lsls r2, r1, #1 │ │ │ │ - ldmia r6, {r2, r4, r6, r7} │ │ │ │ + ldmia r6, {r2, r3, r4, r6, r7} │ │ │ │ lsls r2, r1, #1 │ │ │ │ - ldmia r6!, {r1, r2, r3, r5} │ │ │ │ + ldmia r6!, {r1, r2, r4, r5} │ │ │ │ lsls r2, r1, #1 │ │ │ │ - str r0, [r3, #100] @ 0x64 │ │ │ │ + str r0, [r4, #100] @ 0x64 │ │ │ │ lsls r7, r0, #1 │ │ │ │ - asrs r2, r2, #8 │ │ │ │ + asrs r2, r3, #8 │ │ │ │ lsls r4, r1, #1 │ │ │ │ - ldmia r5, {r2, r5} │ │ │ │ + ldmia r5, {r2, r3, r5} │ │ │ │ lsls r2, r1, #1 │ │ │ │ - ldmia r5, {r1, r2, r4, r5, r7} │ │ │ │ + ldmia r5, {r1, r2, r3, r4, r5, r7} │ │ │ │ lsls r2, r1, #1 │ │ │ │ - asrs r0, r0, #32 │ │ │ │ + asrs r0, r1, #32 │ │ │ │ lsls r4, r1, #1 │ │ │ │ - lsrs r6, r5, #29 │ │ │ │ + lsrs r6, r6, #29 │ │ │ │ lsls r4, r1, #1 │ │ │ │ - ldmia r2, {r2, r3, r4, r7} │ │ │ │ + ldmia r2, {r2, r5, r7} │ │ │ │ lsls r2, r1, #1 │ │ │ │ - str r6, [r0, #44] @ 0x2c │ │ │ │ + str r6, [r1, #44] @ 0x2c │ │ │ │ lsls r7, r0, #1 │ │ │ │ - ldmia r2, {r2, r3, r7} │ │ │ │ + ldmia r2, {r2, r4, r7} │ │ │ │ lsls r2, r1, #1 │ │ │ │ - ldmia r2!, {r3, r4, r7} │ │ │ │ + ldmia r2!, {r5, r7} │ │ │ │ lsls r2, r1, #1 │ │ │ │ - lsrs r4, r2, #25 │ │ │ │ + lsrs r4, r3, #25 │ │ │ │ lsls r4, r1, #1 │ │ │ │ - ldmia r2!, {r1, r5, r6} │ │ │ │ + ldmia r2!, {r1, r3, r5, r6} │ │ │ │ lsls r2, r1, #1 │ │ │ │ - movs r2, #70 @ 0x46 │ │ │ │ + movs r2, #78 @ 0x4e │ │ │ │ lsls r4, r1, #1 │ │ │ │ - ldmia r0!, {r2, r5, r7} │ │ │ │ + ldmia r0!, {r2, r3, r5, r7} │ │ │ │ lsls r2, r1, #1 │ │ │ │ - str r0, [r2, #12] │ │ │ │ + str r0, [r3, #12] │ │ │ │ lsls r7, r0, #1 │ │ │ │ - ldmia r0!, {r2, r3, r7} │ │ │ │ + ldmia r0!, {r2, r4, r7} │ │ │ │ lsls r2, r1, #1 │ │ │ │ - str r0, [r7, #8] │ │ │ │ + str r0, [r0, #12] │ │ │ │ lsls r7, r0, #1 │ │ │ │ - ldmia r0!, {r1, r2, r4, r6} │ │ │ │ + ldmia r0!, {r1, r2, r3, r4, r6} │ │ │ │ lsls r2, r1, #1 │ │ │ │ - str r2, [r0, #8] │ │ │ │ + str r2, [r1, #8] │ │ │ │ lsls r7, r0, #1 │ │ │ │ - stmia r7!, {r1, r2, r3, r5, r6, r7} │ │ │ │ + stmia r7!, {r1, r2, r4, r5, r6, r7} │ │ │ │ lsls r2, r1, #1 │ │ │ │ - str r2, [r3, #0] │ │ │ │ + str r2, [r4, #0] │ │ │ │ lsls r7, r0, #1 │ │ │ │ - stmia r7!, {r2, r3, r4, r7} │ │ │ │ + stmia r7!, {r2, r5, r7} │ │ │ │ lsls r2, r1, #1 │ │ │ │ - ldrsh r0, [r1, r7] │ │ │ │ + ldrsh r0, [r2, r7] │ │ │ │ lsls r7, r0, #1 │ │ │ │ - movs r2, #178 @ 0xb2 │ │ │ │ + movs r2, #186 @ 0xba │ │ │ │ lsls r7, r0, #1 │ │ │ │ - stmia r7!, {r2, r6, r7} │ │ │ │ + stmia r7!, {r2, r3, r6, r7} │ │ │ │ lsls r2, r1, #1 │ │ │ │ - stmia r7!, {r2, r3, r5} │ │ │ │ + stmia r7!, {r2, r4, r5} │ │ │ │ lsls r2, r1, #1 │ │ │ │ - ldrsh r0, [r3, r5] │ │ │ │ + ldrsh r0, [r4, r5] │ │ │ │ lsls r7, r0, #1 │ │ │ │ - stmia r7!, {r4} │ │ │ │ + stmia r7!, {r3, r4} │ │ │ │ lsls r2, r1, #1 │ │ │ │ - ldrsh r4, [r7, r4] │ │ │ │ + ldrsh r4, [r0, r5] │ │ │ │ lsls r7, r0, #1 │ │ │ │ - stmia r6!, {r1, r4, r5, r6, r7} │ │ │ │ + stmia r6!, {r1, r3, r4, r5, r6, r7} │ │ │ │ lsls r2, r1, #1 │ │ │ │ - ldrsh r6, [r3, r4] │ │ │ │ + ldrsh r6, [r4, r4] │ │ │ │ lsls r7, r0, #1 │ │ │ │ - stmia r6!, {r1, r4, r6, r7} │ │ │ │ + stmia r6!, {r1, r3, r4, r6, r7} │ │ │ │ lsls r2, r1, #1 │ │ │ │ - ldrsh r6, [r7, r3] │ │ │ │ + ldrsh r6, [r0, r4] │ │ │ │ lsls r7, r0, #1 │ │ │ │ - stmia r6!, {r1, r4, r5, r7} │ │ │ │ + stmia r6!, {r1, r3, r4, r5, r7} │ │ │ │ lsls r2, r1, #1 │ │ │ │ - ldrsh r6, [r3, r3] │ │ │ │ + ldrsh r6, [r4, r3] │ │ │ │ lsls r7, r0, #1 │ │ │ │ - stmia r7!, {r2, r4} │ │ │ │ + stmia r7!, {r2, r3, r4} │ │ │ │ lsls r2, r1, #1 │ │ │ │ - stmia r6!, {r1, r2, r3, r4, r5, r6} │ │ │ │ + stmia r6!, {r1, r2, r7} │ │ │ │ lsls r2, r1, #1 │ │ │ │ - ldrsh r2, [r5, r2] │ │ │ │ + ldrsh r2, [r6, r2] │ │ │ │ lsls r7, r0, #1 │ │ │ │ - stmia r6!, {r2, r3} │ │ │ │ + stmia r6!, {r2, r4} │ │ │ │ lsls r2, r1, #1 │ │ │ │ - ldrsh r0, [r7, r0] │ │ │ │ + ldrsh r0, [r0, r1] │ │ │ │ lsls r7, r0, #1 │ │ │ │ - stmia r5!, {r2, r3, r5, r6, r7} │ │ │ │ + stmia r5!, {r2, r4, r5, r6, r7} │ │ │ │ lsls r2, r1, #1 │ │ │ │ - ldrsh r0, [r3, r0] │ │ │ │ + ldrsh r0, [r4, r0] │ │ │ │ lsls r7, r0, #1 │ │ │ │ mov r1, r4 │ │ │ │ bl d0dd4 │ │ │ │ ldr r0, [r7, #0] │ │ │ │ mov r1, r4 │ │ │ │ ldr r3, [r0, #4] │ │ │ │ add.w r2, r3, #1392 @ 0x570 │ │ │ │ @@ -1010594,103 +1010594,103 @@ │ │ │ │ adds r0, #12 │ │ │ │ bl 17c90 │ │ │ │ ldr r0, [pc, #184] @ (3705d8 >::_M_default_append(unsigned int)@@Base+0xeda14>) │ │ │ │ mov r1, r9 │ │ │ │ add r0, pc │ │ │ │ bl 17e10 │ │ │ │ b.n 37032c >::_M_default_append(unsigned int)@@Base+0xed768> │ │ │ │ - stmia r4!, {r2, r4, r7} │ │ │ │ + stmia r4!, {r2, r3, r4, r7} │ │ │ │ lsls r2, r1, #1 │ │ │ │ - ldrb r0, [r0, r3] │ │ │ │ + ldrb r0, [r1, r3] │ │ │ │ lsls r7, r0, #1 │ │ │ │ - stmia r4!, {r3, r4, r5, r6, r7} │ │ │ │ + stmia r5!, {} │ │ │ │ lsls r2, r1, #1 │ │ │ │ - stmia r4!, {r5} │ │ │ │ + stmia r4!, {r3, r5} │ │ │ │ lsls r2, r1, #1 │ │ │ │ - ldrb r4, [r1, r1] │ │ │ │ + ldrb r4, [r2, r1] │ │ │ │ lsls r7, r0, #1 │ │ │ │ - stmia r4!, {} │ │ │ │ + stmia r4!, {r3} │ │ │ │ lsls r2, r1, #1 │ │ │ │ - ldrb r4, [r5, r0] │ │ │ │ + ldrb r4, [r6, r0] │ │ │ │ lsls r7, r0, #1 │ │ │ │ - lsls r4, r7, #31 │ │ │ │ + lsrs r4, r0, #32 │ │ │ │ lsls r4, r1, #1 │ │ │ │ - stmia r3!, {r1, r3, r4, r5, r6} │ │ │ │ + stmia r3!, {r1, r7} │ │ │ │ lsls r2, r1, #1 │ │ │ │ - ldrh r6, [r4, r6] │ │ │ │ + ldrh r6, [r5, r6] │ │ │ │ lsls r7, r0, #1 │ │ │ │ - stmia r3!, {r1, r3, r4, r6, r7} │ │ │ │ + stmia r3!, {r1, r5, r6, r7} │ │ │ │ lsls r2, r1, #1 │ │ │ │ - stmia r3!, {r1, r2, r6} │ │ │ │ + stmia r3!, {r1, r2, r3, r6} │ │ │ │ lsls r2, r1, #1 │ │ │ │ - stmia r3!, {r2, r3, r4, r5, r6} │ │ │ │ + stmia r3!, {r2, r7} │ │ │ │ lsls r2, r1, #1 │ │ │ │ - stmia r3!, {r1, r5} │ │ │ │ + stmia r3!, {r1, r3, r5} │ │ │ │ lsls r2, r1, #1 │ │ │ │ - ldrh r6, [r1, r5] │ │ │ │ + ldrh r6, [r2, r5] │ │ │ │ lsls r7, r0, #1 │ │ │ │ - stmia r3!, {r2, r4} │ │ │ │ + stmia r3!, {r2, r3, r4} │ │ │ │ lsls r2, r1, #1 │ │ │ │ - stmia r2!, {r1, r5, r6, r7} │ │ │ │ + stmia r2!, {r1, r3, r5, r6, r7} │ │ │ │ lsls r2, r1, #1 │ │ │ │ - ldrh r4, [r2, r4] │ │ │ │ + ldrh r4, [r3, r4] │ │ │ │ lsls r7, r0, #1 │ │ │ │ - stmia r2!, {r1, r5, r7} │ │ │ │ + stmia r2!, {r1, r3, r5, r7} │ │ │ │ lsls r2, r1, #1 │ │ │ │ - stmia r3!, {r1, r2, r3, r4, r5, r6} │ │ │ │ + stmia r3!, {r1, r2, r7} │ │ │ │ lsls r2, r1, #1 │ │ │ │ - stmia r2!, {r1, r2, r3, r4, r5, r6} │ │ │ │ + stmia r2!, {r1, r2, r7} │ │ │ │ lsls r2, r1, #1 │ │ │ │ - ldrh r2, [r5, r2] │ │ │ │ + ldrh r2, [r6, r2] │ │ │ │ lsls r7, r0, #1 │ │ │ │ - stmia r2!, {r1, r2, r3, r4, r6} │ │ │ │ + stmia r2!, {r1, r2, r5, r6} │ │ │ │ lsls r2, r1, #1 │ │ │ │ - ldrh r2, [r1, r2] │ │ │ │ + ldrh r2, [r2, r2] │ │ │ │ lsls r7, r0, #1 │ │ │ │ - sbcs r0, r4 │ │ │ │ + sbcs r0, r5 │ │ │ │ lsls r0, r1, #1 │ │ │ │ - stmia r2!, {r1} │ │ │ │ + stmia r2!, {r1, r3} │ │ │ │ lsls r2, r1, #1 │ │ │ │ - ldrh r6, [r5, r0] │ │ │ │ + ldrh r6, [r6, r0] │ │ │ │ lsls r7, r0, #1 │ │ │ │ - stmia r1!, {r5, r6, r7} │ │ │ │ + stmia r1!, {r3, r5, r6, r7} │ │ │ │ lsls r2, r1, #1 │ │ │ │ - stmia r2!, {r2, r4, r5, r6, r7} │ │ │ │ + stmia r2!, {r2, r3, r4, r5, r6, r7} │ │ │ │ lsls r2, r1, #1 │ │ │ │ - stmia r1!, {r3, r6, r7} │ │ │ │ + stmia r1!, {r4, r6, r7} │ │ │ │ lsls r2, r1, #1 │ │ │ │ - ldr r2, [r6, r7] │ │ │ │ + ldr r2, [r7, r7] │ │ │ │ lsls r7, r0, #1 │ │ │ │ - stmia r1!, {r1, r5, r7} │ │ │ │ + stmia r1!, {r1, r3, r5, r7} │ │ │ │ lsls r2, r1, #1 │ │ │ │ - ldr r6, [r1, r7] │ │ │ │ + ldr r6, [r2, r7] │ │ │ │ lsls r7, r0, #1 │ │ │ │ - stmia r1!, {r1, r7} │ │ │ │ + stmia r1!, {r1, r3, r7} │ │ │ │ lsls r2, r1, #1 │ │ │ │ - ldr r6, [r5, r6] │ │ │ │ + ldr r6, [r6, r6] │ │ │ │ lsls r7, r0, #1 │ │ │ │ - stmia r1!, {r1, r5, r6, r7} │ │ │ │ + stmia r1!, {r1, r3, r5, r6, r7} │ │ │ │ lsls r2, r1, #1 │ │ │ │ - stmia r1!, {r1, r2, r3, r6} │ │ │ │ + stmia r1!, {r1, r2, r4, r6} │ │ │ │ lsls r2, r1, #1 │ │ │ │ - ldr r2, [r7, r5] │ │ │ │ + ldr r2, [r0, r6] │ │ │ │ lsls r7, r0, #1 │ │ │ │ - stmia r1!, {r4, r5} │ │ │ │ + stmia r1!, {r3, r4, r5} │ │ │ │ lsls r2, r1, #1 │ │ │ │ - stmia r1!, {r1, r4, r5, r7} │ │ │ │ + stmia r1!, {r1, r3, r4, r5, r7} │ │ │ │ lsls r2, r1, #1 │ │ │ │ - adds r2, r2, r5 │ │ │ │ + adds r2, r3, r5 │ │ │ │ lsls r4, r1, #1 │ │ │ │ - stmia r0!, {r1, r2, r6, r7} │ │ │ │ + stmia r0!, {r1, r2, r3, r6, r7} │ │ │ │ lsls r2, r1, #1 │ │ │ │ - stmia r1!, {r1, r3, r4, r6, r7} │ │ │ │ + stmia r1!, {r1, r5, r6, r7} │ │ │ │ lsls r2, r1, #1 │ │ │ │ - stmia r0!, {r3, r5, r7} │ │ │ │ + stmia r0!, {r4, r5, r7} │ │ │ │ lsls r2, r1, #1 │ │ │ │ - stmia r1!, {r2, r7} │ │ │ │ + stmia r1!, {r2, r3, r7} │ │ │ │ lsls r2, r1, #1 │ │ │ │ stmdb sp!, {r4, r5, r6, r7, r8, r9, sl, fp, lr} │ │ │ │ mov.w ip, #4096 @ 0x1000 │ │ │ │ sub.w ip, sp, ip │ │ │ │ str.w r0, [ip, #2936] @ 0xb78 │ │ │ │ subw sp, sp, #1124 @ 0x464 │ │ │ │ ldr.w r3, [pc, #1824] @ 370d14 >::_M_default_append(unsigned int)@@Base+0xee150> │ │ │ │ @@ -1011356,115 +1011356,115 @@ │ │ │ │ bl 17c90 │ │ │ │ ldr r0, [pc, #216] @ (370ddc >::_M_default_append(unsigned int)@@Base+0xee218>) │ │ │ │ mov.w r1, #4294967295 @ 0xffffffff │ │ │ │ add r0, pc │ │ │ │ bl 17e10 │ │ │ │ b.n 370a8e >::_M_default_append(unsigned int)@@Base+0xedeca> │ │ │ │ blx 1172c <__stack_chk_fail@plt> │ │ │ │ - stmia r1!, {r2, r4, r7} │ │ │ │ + stmia r1!, {r2, r3, r4, r7} │ │ │ │ lsls r2, r1, #1 │ │ │ │ b.n 370528 >::_M_default_append(unsigned int)@@Base+0xed964> │ │ │ │ lsls r2, r2, #1 │ │ │ │ asrs r0, r7, #6 │ │ │ │ movs r0, r0 │ │ │ │ - itt ls │ │ │ │ - lslls r2, r1, #1 │ │ │ │ - @ instruction: 0xb8ea │ │ │ │ + itt ge │ │ │ │ + lslge r2, r1, #1 │ │ │ │ + @ instruction: 0xb8f2 │ │ │ │ lsls r1, r1, #1 │ │ │ │ - itte ne │ │ │ │ + ittt cs │ │ │ │ + lslcs r2, r1, #1 │ │ │ │ + ite ne @ unpredictable │ │ │ │ lslne r2, r1, #1 │ │ │ │ - ite eq @ unpredictable │ │ │ │ - lsleq r2, r1, #1 │ │ │ │ - itt eq @ unpredictable │ │ │ │ + ite eq @ unpredictable │ │ │ │ lsleq r2, r1, #1 │ │ │ │ - bkpt 0x0082 │ │ │ │ + bkpt 0x008a │ │ │ │ lsls r2, r1, #1 │ │ │ │ - ldrsb r2, [r5, r2] │ │ │ │ + ldrsb r2, [r6, r2] │ │ │ │ lsls r7, r0, #1 │ │ │ │ - pop {r1, r2, r3, r4, r5, pc} │ │ │ │ + pop {r1, r2, r6, pc} │ │ │ │ lsls r2, r1, #1 │ │ │ │ - strb r4, [r2, #19] │ │ │ │ + strb r4, [r3, #19] │ │ │ │ lsls r2, r1, #1 │ │ │ │ - pop {r1, r3, r4, r6, r7} │ │ │ │ + pop {r1, r5, r6, r7} │ │ │ │ lsls r2, r1, #1 │ │ │ │ - strb r4, [r0, r4] │ │ │ │ + strb r4, [r1, r4] │ │ │ │ lsls r7, r0, #1 │ │ │ │ - asrs r4, r3, #5 │ │ │ │ + asrs r4, r4, #5 │ │ │ │ lsls r2, r1, #1 │ │ │ │ - cbnz r6, 370dbe >::_M_default_append(unsigned int)@@Base+0xee1fa> │ │ │ │ + cbnz r6, 370dc0 >::_M_default_append(unsigned int)@@Base+0xee1fc> │ │ │ │ lsls r2, r1, #1 │ │ │ │ - cbnz r2, 370dae >::_M_default_append(unsigned int)@@Base+0xee1ea> │ │ │ │ + cbnz r2, 370db0 >::_M_default_append(unsigned int)@@Base+0xee1ec> │ │ │ │ lsls r2, r1, #1 │ │ │ │ - strh r4, [r1, r6] │ │ │ │ + strh r4, [r2, r6] │ │ │ │ lsls r7, r0, #1 │ │ │ │ svc 118 @ 0x76 │ │ │ │ lsls r2, r2, #1 │ │ │ │ - cbnz r2, 370da4 >::_M_default_append(unsigned int)@@Base+0xee1e0> │ │ │ │ + cbnz r2, 370da6 >::_M_default_append(unsigned int)@@Base+0xee1e2> │ │ │ │ lsls r2, r1, #1 │ │ │ │ - strh r4, [r6, r4] │ │ │ │ + strh r4, [r7, r4] │ │ │ │ lsls r7, r0, #1 │ │ │ │ - revsh r0, r6 │ │ │ │ + revsh r0, r7 │ │ │ │ lsls r2, r1, #1 │ │ │ │ - revsh r2, r0 │ │ │ │ + revsh r2, r1 │ │ │ │ lsls r2, r1, #1 │ │ │ │ - cbnz r4, 370de2 >::_M_default_append(unsigned int)@@Base+0xee21e> │ │ │ │ + cbnz r4, 370de4 >::_M_default_append(unsigned int)@@Base+0xee220> │ │ │ │ lsls r2, r1, #1 │ │ │ │ - cbnz r2, 370de4 >::_M_default_append(unsigned int)@@Base+0xee220> │ │ │ │ + cbnz r2, 370de6 >::_M_default_append(unsigned int)@@Base+0xee222> │ │ │ │ lsls r2, r1, #1 │ │ │ │ - rev r2, r7 │ │ │ │ + rev16 r2, r0 │ │ │ │ lsls r2, r1, #1 │ │ │ │ - cbnz r2, 370de6 >::_M_default_append(unsigned int)@@Base+0xee222> │ │ │ │ + cbnz r2, 370de8 >::_M_default_append(unsigned int)@@Base+0xee224> │ │ │ │ lsls r2, r1, #1 │ │ │ │ - cbnz r6, 370df2 >::_M_default_append(unsigned int)@@Base+0xee22e> │ │ │ │ + cbnz r6, 370df4 >::_M_default_append(unsigned int)@@Base+0xee230> │ │ │ │ lsls r2, r1, #1 │ │ │ │ - rev r0, r1 │ │ │ │ + rev r0, r2 │ │ │ │ lsls r2, r1, #1 │ │ │ │ - strb r0, [r4, #6] │ │ │ │ + strb r0, [r5, #6] │ │ │ │ lsls r2, r1, #1 │ │ │ │ - strb r2, [r0, #6] │ │ │ │ + strb r2, [r1, #6] │ │ │ │ lsls r2, r1, #1 │ │ │ │ - cbnz r6, 370dbe >::_M_default_append(unsigned int)@@Base+0xee1fa> │ │ │ │ + cbnz r6, 370dc0 >::_M_default_append(unsigned int)@@Base+0xee1fc> │ │ │ │ lsls r2, r1, #1 │ │ │ │ - str r2, [r3, r7] │ │ │ │ + str r2, [r4, r7] │ │ │ │ lsls r7, r0, #1 │ │ │ │ - cbnz r4, 370dc0 >::_M_default_append(unsigned int)@@Base+0xee1fc> │ │ │ │ + cbnz r4, 370dc2 >::_M_default_append(unsigned int)@@Base+0xee1fe> │ │ │ │ lsls r2, r1, #1 │ │ │ │ - str r6, [r7, r6] │ │ │ │ + str r6, [r0, r7] │ │ │ │ lsls r7, r0, #1 │ │ │ │ - cbnz r2, 370dc2 >::_M_default_append(unsigned int)@@Base+0xee1fe> │ │ │ │ + cbnz r2, 370dc4 >::_M_default_append(unsigned int)@@Base+0xee200> │ │ │ │ lsls r2, r1, #1 │ │ │ │ - str r4, [r4, r6] │ │ │ │ + str r4, [r5, r6] │ │ │ │ lsls r7, r0, #1 │ │ │ │ - cbnz r0, 370dc4 >::_M_default_append(unsigned int)@@Base+0xee200> │ │ │ │ + cbnz r0, 370dc6 >::_M_default_append(unsigned int)@@Base+0xee202> │ │ │ │ lsls r2, r1, #1 │ │ │ │ - str r2, [r1, r6] │ │ │ │ + str r2, [r2, r6] │ │ │ │ lsls r7, r0, #1 │ │ │ │ - cbnz r6, 370dc4 >::_M_default_append(unsigned int)@@Base+0xee200> │ │ │ │ + cbnz r6, 370dc6 >::_M_default_append(unsigned int)@@Base+0xee202> │ │ │ │ lsls r2, r1, #1 │ │ │ │ - str r0, [r6, r5] │ │ │ │ + str r0, [r7, r5] │ │ │ │ lsls r7, r0, #1 │ │ │ │ - cbnz r4, 370dc6 >::_M_default_append(unsigned int)@@Base+0xee202> │ │ │ │ + cbnz r4, 370dc8 >::_M_default_append(unsigned int)@@Base+0xee204> │ │ │ │ lsls r2, r1, #1 │ │ │ │ - str r6, [r2, r5] │ │ │ │ + str r6, [r3, r5] │ │ │ │ lsls r7, r0, #1 │ │ │ │ - cbnz r0, 370dc8 >::_M_default_append(unsigned int)@@Base+0xee204> │ │ │ │ + cbnz r0, 370dca >::_M_default_append(unsigned int)@@Base+0xee206> │ │ │ │ lsls r2, r1, #1 │ │ │ │ - str r2, [r7, r4] │ │ │ │ + str r2, [r0, r5] │ │ │ │ lsls r7, r0, #1 │ │ │ │ - @ instruction: 0xb8f6 │ │ │ │ + @ instruction: 0xb8fe │ │ │ │ lsls r2, r1, #1 │ │ │ │ - str r0, [r4, r4] │ │ │ │ + str r0, [r5, r4] │ │ │ │ lsls r7, r0, #1 │ │ │ │ - @ instruction: 0xb8dc │ │ │ │ + @ instruction: 0xb8e4 │ │ │ │ lsls r2, r1, #1 │ │ │ │ - str r6, [r0, r4] │ │ │ │ + str r6, [r1, r4] │ │ │ │ lsls r7, r0, #1 │ │ │ │ - @ instruction: 0xb8c2 │ │ │ │ + @ instruction: 0xb8ca │ │ │ │ lsls r2, r1, #1 │ │ │ │ - str r4, [r5, r3] │ │ │ │ + str r4, [r6, r3] │ │ │ │ lsls r7, r0, #1 │ │ │ │ stmdb sp!, {r4, r5, r6, r7, r8, r9, sl, fp, lr} │ │ │ │ mov.w ip, #4096 @ 0x1000 │ │ │ │ vpush {d8} │ │ │ │ sub.w ip, sp, ip │ │ │ │ str.w r0, [ip, #1912] @ 0x778 │ │ │ │ subw sp, sp, #2140 @ 0x85c │ │ │ │ @@ -1012101,105 +1012101,105 @@ │ │ │ │ bl 17e10 │ │ │ │ b.n 371206 >::_M_default_append(unsigned int)@@Base+0xee642> │ │ │ │ blx 1172c <__stack_chk_fail@plt> │ │ │ │ asrs r0, r7, #6 │ │ │ │ movs r0, r0 │ │ │ │ bgt.n 3714e4 >::_M_default_append(unsigned int)@@Base+0xee920> │ │ │ │ lsls r2, r2, #1 │ │ │ │ - @ instruction: 0xb7aa │ │ │ │ + @ instruction: 0xb7b2 │ │ │ │ lsls r2, r1, #1 │ │ │ │ - sub sp, #480 @ 0x1e0 │ │ │ │ + cbz r0, 3714e0 >::_M_default_append(unsigned int)@@Base+0xee91c> │ │ │ │ lsls r1, r1, #1 │ │ │ │ - lsrs r6, r6, #29 │ │ │ │ + lsrs r6, r7, #29 │ │ │ │ lsls r4, r1, #1 │ │ │ │ - lsrs r2, r5, #29 │ │ │ │ + lsrs r2, r6, #29 │ │ │ │ lsls r4, r1, #1 │ │ │ │ - lsrs r6, r3, #14 │ │ │ │ + lsrs r6, r4, #14 │ │ │ │ lsls r2, r1, #1 │ │ │ │ - @ instruction: 0xb634 │ │ │ │ + @ instruction: 0xb63c │ │ │ │ lsls r2, r1, #1 │ │ │ │ - push {r1, r7, lr} │ │ │ │ + push {r1, r3, r7, lr} │ │ │ │ lsls r2, r1, #1 │ │ │ │ - ldr r5, [pc, #680] @ (3717a0 >::_M_default_append(unsigned int)@@Base+0xeebdc>) │ │ │ │ + ldr r5, [pc, #712] @ (3717c0 >::_M_default_append(unsigned int)@@Base+0xeebfc>) │ │ │ │ lsls r7, r0, #1 │ │ │ │ - push {r1, r3, r6, lr} │ │ │ │ + push {r1, r4, r6, lr} │ │ │ │ lsls r2, r1, #1 │ │ │ │ - push {r2, r3, r5, r7} │ │ │ │ + push {r2, r4, r5, r7} │ │ │ │ lsls r2, r1, #1 │ │ │ │ - push {r1, r3, r4, r5} │ │ │ │ + push {r1, r6} │ │ │ │ lsls r2, r1, #1 │ │ │ │ - cbz r2, 371580 >::_M_default_append(unsigned int)@@Base+0xee9bc> │ │ │ │ + cbz r2, 371582 >::_M_default_append(unsigned int)@@Base+0xee9be> │ │ │ │ lsls r2, r1, #1 │ │ │ │ - ldr r4, [pc, #80] @ (37155c >::_M_default_append(unsigned int)@@Base+0xee998>) │ │ │ │ + ldr r4, [pc, #112] @ (37157c >::_M_default_append(unsigned int)@@Base+0xee9b8>) │ │ │ │ lsls r7, r0, #1 │ │ │ │ bvc.n 37150c >::_M_default_append(unsigned int)@@Base+0xee948> │ │ │ │ lsls r2, r2, #1 │ │ │ │ - cbz r6, 371574 >::_M_default_append(unsigned int)@@Base+0xee9b0> │ │ │ │ + cbz r6, 371576 >::_M_default_append(unsigned int)@@Base+0xee9b2> │ │ │ │ lsls r2, r1, #1 │ │ │ │ - ldr r3, [pc, #736] @ (3717f8 >::_M_default_append(unsigned int)@@Base+0xeec34>) │ │ │ │ + ldr r3, [pc, #768] @ (371818 >::_M_default_append(unsigned int)@@Base+0xeec54>) │ │ │ │ lsls r7, r0, #1 │ │ │ │ - cbz r4, 371574 >::_M_default_append(unsigned int)@@Base+0xee9b0> │ │ │ │ + cbz r4, 371576 >::_M_default_append(unsigned int)@@Base+0xee9b2> │ │ │ │ lsls r2, r1, #1 │ │ │ │ - ldr r2, [r7, #44] @ 0x2c │ │ │ │ + ldr r2, [r0, #48] @ 0x30 │ │ │ │ lsls r2, r1, #1 │ │ │ │ - push {r2, r3, lr} │ │ │ │ + push {r2, r4, lr} │ │ │ │ lsls r2, r1, #1 │ │ │ │ - ldr r4, [r0, #44] @ 0x2c │ │ │ │ + ldr r4, [r1, #44] @ 0x2c │ │ │ │ lsls r2, r1, #1 │ │ │ │ - uxtb r0, r7 │ │ │ │ + cbz r0, 37156c >::_M_default_append(unsigned int)@@Base+0xee9a8> │ │ │ │ lsls r2, r1, #1 │ │ │ │ - ldr r3, [pc, #144] @ (3715c0 >::_M_default_append(unsigned int)@@Base+0xee9fc>) │ │ │ │ + ldr r3, [pc, #176] @ (3715e0 >::_M_default_append(unsigned int)@@Base+0xeea1c>) │ │ │ │ lsls r7, r0, #1 │ │ │ │ - uxtb r4, r3 │ │ │ │ + uxtb r4, r4 │ │ │ │ lsls r2, r1, #1 │ │ │ │ - ldr r2, [r6, #36] @ 0x24 │ │ │ │ + ldr r2, [r7, #36] @ 0x24 │ │ │ │ lsls r2, r1, #1 │ │ │ │ - sxtb r2, r7 │ │ │ │ + uxth r2, r0 │ │ │ │ lsls r2, r1, #1 │ │ │ │ - ldr r2, [pc, #664] @ (3717d8 >::_M_default_append(unsigned int)@@Base+0xeec14>) │ │ │ │ + ldr r2, [pc, #696] @ (3717f8 >::_M_default_append(unsigned int)@@Base+0xeec34>) │ │ │ │ lsls r7, r0, #1 │ │ │ │ - sxtb r2, r6 │ │ │ │ + sxtb r2, r7 │ │ │ │ lsls r2, r1, #1 │ │ │ │ - sxtb r4, r0 │ │ │ │ + sxtb r4, r1 │ │ │ │ lsls r2, r1, #1 │ │ │ │ - cbz r0, 371584 >::_M_default_append(unsigned int)@@Base+0xee9c0> │ │ │ │ + cbz r0, 371586 >::_M_default_append(unsigned int)@@Base+0xee9c2> │ │ │ │ lsls r2, r1, #1 │ │ │ │ - ldr r2, [pc, #40] @ (371578 >::_M_default_append(unsigned int)@@Base+0xee9b4>) │ │ │ │ + ldr r2, [pc, #72] @ (371598 >::_M_default_append(unsigned int)@@Base+0xee9d4>) │ │ │ │ lsls r7, r0, #1 │ │ │ │ - cbz r6, 371584 >::_M_default_append(unsigned int)@@Base+0xee9c0> │ │ │ │ + cbz r6, 371586 >::_M_default_append(unsigned int)@@Base+0xee9c2> │ │ │ │ lsls r2, r1, #1 │ │ │ │ - ldr r1, [pc, #960] @ (371918 >::_M_default_append(unsigned int)@@Base+0xeed54>) │ │ │ │ + ldr r1, [pc, #992] @ (371938 >::_M_default_append(unsigned int)@@Base+0xeed74>) │ │ │ │ lsls r7, r0, #1 │ │ │ │ - cbz r4, 371584 >::_M_default_append(unsigned int)@@Base+0xee9c0> │ │ │ │ + cbz r4, 371586 >::_M_default_append(unsigned int)@@Base+0xee9c2> │ │ │ │ lsls r2, r1, #1 │ │ │ │ - ldr r1, [pc, #824] @ (371898 >::_M_default_append(unsigned int)@@Base+0xeecd4>) │ │ │ │ + ldr r1, [pc, #856] @ (3718b8 >::_M_default_append(unsigned int)@@Base+0xeecf4>) │ │ │ │ lsls r7, r0, #1 │ │ │ │ - cbz r2, 371586 >::_M_default_append(unsigned int)@@Base+0xee9c2> │ │ │ │ + cbz r2, 371588 >::_M_default_append(unsigned int)@@Base+0xee9c4> │ │ │ │ lsls r2, r1, #1 │ │ │ │ - ldr r1, [pc, #720] @ (371838 >::_M_default_append(unsigned int)@@Base+0xeec74>) │ │ │ │ + ldr r1, [pc, #752] @ (371858 >::_M_default_append(unsigned int)@@Base+0xeec94>) │ │ │ │ lsls r7, r0, #1 │ │ │ │ - cbz r0, 371588 >::_M_default_append(unsigned int)@@Base+0xee9c4> │ │ │ │ + cbz r0, 37158a >::_M_default_append(unsigned int)@@Base+0xee9c6> │ │ │ │ lsls r2, r1, #1 │ │ │ │ - ldr r1, [pc, #616] @ (3717d8 >::_M_default_append(unsigned int)@@Base+0xeec14>) │ │ │ │ + ldr r1, [pc, #648] @ (3717f8 >::_M_default_append(unsigned int)@@Base+0xeec34>) │ │ │ │ lsls r7, r0, #1 │ │ │ │ - cbz r4, 371588 >::_M_default_append(unsigned int)@@Base+0xee9c4> │ │ │ │ + cbz r4, 37158a >::_M_default_append(unsigned int)@@Base+0xee9c6> │ │ │ │ lsls r2, r1, #1 │ │ │ │ - ldr r1, [pc, #504] @ (371770 >::_M_default_append(unsigned int)@@Base+0xeebac>) │ │ │ │ + ldr r1, [pc, #536] @ (371790 >::_M_default_append(unsigned int)@@Base+0xeebcc>) │ │ │ │ lsls r7, r0, #1 │ │ │ │ - cbz r2, 37158a >::_M_default_append(unsigned int)@@Base+0xee9c6> │ │ │ │ + cbz r2, 37158c >::_M_default_append(unsigned int)@@Base+0xee9c8> │ │ │ │ lsls r2, r1, #1 │ │ │ │ - ldr r1, [pc, #400] @ (371710 >::_M_default_append(unsigned int)@@Base+0xeeb4c>) │ │ │ │ + ldr r1, [pc, #432] @ (371730 >::_M_default_append(unsigned int)@@Base+0xeeb6c>) │ │ │ │ lsls r7, r0, #1 │ │ │ │ - cbz r0, 37158c >::_M_default_append(unsigned int)@@Base+0xee9c8> │ │ │ │ + cbz r0, 37158e >::_M_default_append(unsigned int)@@Base+0xee9ca> │ │ │ │ lsls r2, r1, #1 │ │ │ │ - ldr r1, [pc, #296] @ (3716b0 >::_M_default_append(unsigned int)@@Base+0xeeaec>) │ │ │ │ + ldr r1, [pc, #328] @ (3716d0 >::_M_default_append(unsigned int)@@Base+0xeeb0c>) │ │ │ │ lsls r7, r0, #1 │ │ │ │ - cbz r6, 37158c >::_M_default_append(unsigned int)@@Base+0xee9c8> │ │ │ │ + cbz r6, 37158e >::_M_default_append(unsigned int)@@Base+0xee9ca> │ │ │ │ lsls r2, r1, #1 │ │ │ │ - ldr r1, [pc, #192] @ (371650 >::_M_default_append(unsigned int)@@Base+0xeea8c>) │ │ │ │ + ldr r1, [pc, #224] @ (371670 >::_M_default_append(unsigned int)@@Base+0xeeaac>) │ │ │ │ lsls r7, r0, #1 │ │ │ │ stmdb sp!, {r4, r5, r6, r7, r8, r9, sl, fp, lr} │ │ │ │ mov.w ip, #4096 @ 0x1000 │ │ │ │ sub.w ip, sp, ip │ │ │ │ str.w r0, [ip, #912] @ 0x390 │ │ │ │ subw sp, sp, #3148 @ 0xc4c │ │ │ │ mov r7, r1 │ │ │ │ @@ -1012712,101 +1012712,101 @@ │ │ │ │ b.n 371912 >::_M_default_append(unsigned int)@@Base+0xeed4e> │ │ │ │ movs r6, #0 │ │ │ │ b.n 371aae >::_M_default_append(unsigned int)@@Base+0xeeeea> │ │ │ │ blx 1172c <__stack_chk_fail@plt> │ │ │ │ nop │ │ │ │ bmi.n 371bfc >::_M_default_append(unsigned int)@@Base+0xef038> │ │ │ │ lsls r2, r2, #1 │ │ │ │ - uxth r6, r0 │ │ │ │ + uxth r6, r1 │ │ │ │ lsls r2, r1, #1 │ │ │ │ asrs r0, r7, #6 │ │ │ │ movs r0, r0 │ │ │ │ - sxtb r4, r5 │ │ │ │ + sxtb r4, r6 │ │ │ │ lsls r2, r1, #1 │ │ │ │ - cbz r4, 371b7c >::_M_default_append(unsigned int)@@Base+0xeefb8> │ │ │ │ + cbz r4, 371b7e >::_M_default_append(unsigned int)@@Base+0xeefba> │ │ │ │ lsls r2, r1, #1 │ │ │ │ - add r7, sp, #648 @ 0x288 │ │ │ │ + add r7, sp, #680 @ 0x2a8 │ │ │ │ lsls r2, r1, #1 │ │ │ │ - lsls r2, r5, #31 │ │ │ │ + lsls r2, r6, #31 │ │ │ │ lsls r4, r1, #1 │ │ │ │ - cbz r2, 371b7c >::_M_default_append(unsigned int)@@Base+0xeefb8> │ │ │ │ + cbz r2, 371b7e >::_M_default_append(unsigned int)@@Base+0xeefba> │ │ │ │ lsls r2, r1, #1 │ │ │ │ - lsls r6, r0, #30 │ │ │ │ + lsls r6, r1, #30 │ │ │ │ lsls r4, r1, #1 │ │ │ │ - add r6, sp, #96 @ 0x60 │ │ │ │ + add r6, sp, #128 @ 0x80 │ │ │ │ lsls r2, r1, #1 │ │ │ │ - str r2, [r6, #88] @ 0x58 │ │ │ │ + str r2, [r7, #88] @ 0x58 │ │ │ │ lsls r2, r1, #1 │ │ │ │ - add r5, sp, #800 @ 0x320 │ │ │ │ + add r5, sp, #832 @ 0x340 │ │ │ │ lsls r2, r1, #1 │ │ │ │ - cmp sl, lr │ │ │ │ + cmp sl, pc │ │ │ │ lsls r7, r0, #1 │ │ │ │ - lsls r6, r4, #8 │ │ │ │ + lsls r6, r5, #8 │ │ │ │ lsls r2, r1, #1 │ │ │ │ - lsls r2, r3, #23 │ │ │ │ + lsls r2, r4, #23 │ │ │ │ lsls r4, r1, #1 │ │ │ │ - add r4, sp, #960 @ 0x3c0 │ │ │ │ + add r4, sp, #992 @ 0x3e0 │ │ │ │ lsls r2, r1, #1 │ │ │ │ - cmp r4, r3 │ │ │ │ + cmp r4, r4 │ │ │ │ lsls r7, r0, #1 │ │ │ │ - add r4, sp, #840 @ 0x348 │ │ │ │ + add r4, sp, #872 @ 0x368 │ │ │ │ lsls r2, r1, #1 │ │ │ │ - cmp r4, r0 │ │ │ │ + cmp r4, r1 │ │ │ │ lsls r7, r0, #1 │ │ │ │ beq.n 371b84 >::_M_default_append(unsigned int)@@Base+0xeefc0> │ │ │ │ lsls r2, r2, #1 │ │ │ │ - add r4, sp, #520 @ 0x208 │ │ │ │ + add r4, sp, #552 @ 0x228 │ │ │ │ lsls r2, r1, #1 │ │ │ │ - add ip, r6 │ │ │ │ + add ip, r7 │ │ │ │ lsls r7, r0, #1 │ │ │ │ - add r4, sp, #296 @ 0x128 │ │ │ │ + add r4, sp, #328 @ 0x148 │ │ │ │ lsls r2, r1, #1 │ │ │ │ - add r4, pc │ │ │ │ + add ip, r0 │ │ │ │ lsls r7, r0, #1 │ │ │ │ - add r4, sp, #160 @ 0xa0 │ │ │ │ + add r4, sp, #192 @ 0xc0 │ │ │ │ lsls r2, r1, #1 │ │ │ │ - str r2, [r0, #60] @ 0x3c │ │ │ │ + str r2, [r1, #60] @ 0x3c │ │ │ │ lsls r2, r1, #1 │ │ │ │ - add r5, sp, #976 @ 0x3d0 │ │ │ │ + add r5, sp, #1008 @ 0x3f0 │ │ │ │ lsls r2, r1, #1 │ │ │ │ - add r5, sp, #384 @ 0x180 │ │ │ │ + add r5, sp, #416 @ 0x1a0 │ │ │ │ lsls r2, r1, #1 │ │ │ │ - add r3, sp, #928 @ 0x3a0 │ │ │ │ + add r3, sp, #960 @ 0x3c0 │ │ │ │ lsls r2, r1, #1 │ │ │ │ - add r5, sp, #800 @ 0x320 │ │ │ │ + add r5, sp, #832 @ 0x340 │ │ │ │ lsls r2, r1, #1 │ │ │ │ - add r5, sp, #928 @ 0x3a0 │ │ │ │ + add r5, sp, #960 @ 0x3c0 │ │ │ │ lsls r2, r1, #1 │ │ │ │ - add r3, sp, #712 @ 0x2c8 │ │ │ │ + add r3, sp, #744 @ 0x2e8 │ │ │ │ lsls r2, r1, #1 │ │ │ │ - add r5, sp, #944 @ 0x3b0 │ │ │ │ + add r5, sp, #976 @ 0x3d0 │ │ │ │ lsls r2, r1, #1 │ │ │ │ - str r0, [r6, #48] @ 0x30 │ │ │ │ + str r0, [r7, #48] @ 0x30 │ │ │ │ lsls r2, r1, #1 │ │ │ │ - add r3, sp, #520 @ 0x208 │ │ │ │ + add r3, sp, #552 @ 0x228 │ │ │ │ lsls r2, r1, #1 │ │ │ │ - bics r4, r5 │ │ │ │ + bics r4, r6 │ │ │ │ lsls r7, r0, #1 │ │ │ │ - add r3, sp, #408 @ 0x198 │ │ │ │ + add r3, sp, #440 @ 0x1b8 │ │ │ │ lsls r2, r1, #1 │ │ │ │ - str r6, [r7, #44] @ 0x2c │ │ │ │ + str r6, [r0, #48] @ 0x30 │ │ │ │ lsls r2, r1, #1 │ │ │ │ - add r2, sp, #864 @ 0x360 │ │ │ │ + add r2, sp, #896 @ 0x380 │ │ │ │ lsls r2, r1, #1 │ │ │ │ - orrs r2, r1 │ │ │ │ + orrs r2, r2 │ │ │ │ lsls r7, r0, #1 │ │ │ │ - str r6, [r2, #36] @ 0x24 │ │ │ │ + str r6, [r3, #36] @ 0x24 │ │ │ │ lsls r2, r1, #1 │ │ │ │ - add r2, sp, #664 @ 0x298 │ │ │ │ + add r2, sp, #696 @ 0x2b8 │ │ │ │ lsls r2, r1, #1 │ │ │ │ - str r0, [r0, #36] @ 0x24 │ │ │ │ + str r0, [r1, #36] @ 0x24 │ │ │ │ lsls r2, r1, #1 │ │ │ │ - add r2, sp, #584 @ 0x248 │ │ │ │ + add r2, sp, #616 @ 0x268 │ │ │ │ lsls r2, r1, #1 │ │ │ │ - cmp r6, r7 │ │ │ │ + cmn r6, r0 │ │ │ │ lsls r7, r0, #1 │ │ │ │ push {r4, r5, r6, r7, lr} │ │ │ │ mov.w ip, #4096 @ 0x1000 │ │ │ │ sub.w ip, sp, ip │ │ │ │ str.w r0, [ip, #4048] @ 0xfd0 │ │ │ │ ldr r2, [pc, #356] @ (371d70 >::_M_default_append(unsigned int)@@Base+0xef1ac>) │ │ │ │ sub sp, #28 │ │ │ │ @@ -1012951,56 +1012951,56 @@ │ │ │ │ bl 17e10 │ │ │ │ b.n 371c88 >::_M_default_append(unsigned int)@@Base+0xef0c4> │ │ │ │ blx 1172c <__stack_chk_fail@plt> │ │ │ │ ldmia r5, {r1, r3, r4, r5, r6, r7} │ │ │ │ lsls r2, r2, #1 │ │ │ │ asrs r0, r7, #6 │ │ │ │ movs r0, r0 │ │ │ │ - add r1, sp, #696 @ 0x2b8 │ │ │ │ + add r1, sp, #728 @ 0x2d8 │ │ │ │ lsls r2, r1, #1 │ │ │ │ - add r4, sp, #448 @ 0x1c0 │ │ │ │ + add r4, sp, #480 @ 0x1e0 │ │ │ │ lsls r2, r1, #1 │ │ │ │ - add r4, sp, #24 │ │ │ │ + add r4, sp, #56 @ 0x38 │ │ │ │ lsls r2, r1, #1 │ │ │ │ - add r4, sp, #328 @ 0x148 │ │ │ │ + add r4, sp, #360 @ 0x168 │ │ │ │ lsls r2, r1, #1 │ │ │ │ lsls r1, r5, #5 │ │ │ │ movs r0, r0 │ │ │ │ - add r1, sp, #280 @ 0x118 │ │ │ │ + add r1, sp, #312 @ 0x138 │ │ │ │ lsls r2, r1, #1 │ │ │ │ - adcs r2, r6 │ │ │ │ + adcs r2, r7 │ │ │ │ lsls r7, r0, #1 │ │ │ │ ldmia r5!, {r7} │ │ │ │ lsls r2, r2, #1 │ │ │ │ - add r1, sp, #80 @ 0x50 │ │ │ │ + add r1, sp, #112 @ 0x70 │ │ │ │ lsls r2, r1, #1 │ │ │ │ - adcs r0, r0 │ │ │ │ + adcs r0, r1 │ │ │ │ lsls r7, r0, #1 │ │ │ │ stmia r2!, {r0, r1, r2, r3, r4, r5, r6} │ │ │ │ vdup.8 d16, d1[7] │ │ │ │ movs r0, r0 │ │ │ │ - add r0, sp, #856 @ 0x358 │ │ │ │ + add r0, sp, #888 @ 0x378 │ │ │ │ lsls r2, r1, #1 │ │ │ │ - asrs r2, r0 │ │ │ │ + asrs r2, r1 │ │ │ │ lsls r7, r0, #1 │ │ │ │ - add r0, sp, #752 @ 0x2f0 │ │ │ │ + add r0, sp, #784 @ 0x310 │ │ │ │ lsls r2, r1, #1 │ │ │ │ - lsrs r0, r5 │ │ │ │ + lsrs r0, r6 │ │ │ │ lsls r7, r0, #1 │ │ │ │ - add r3, sp, #608 @ 0x260 │ │ │ │ + add r3, sp, #640 @ 0x280 │ │ │ │ lsls r2, r1, #1 │ │ │ │ - add r3, sp, #744 @ 0x2e8 │ │ │ │ + add r3, sp, #776 @ 0x308 │ │ │ │ lsls r2, r1, #1 │ │ │ │ - add r0, sp, #528 @ 0x210 │ │ │ │ + add r0, sp, #560 @ 0x230 │ │ │ │ lsls r2, r1, #1 │ │ │ │ - lsls r0, r6 │ │ │ │ + lsls r0, r7 │ │ │ │ lsls r7, r0, #1 │ │ │ │ - add r0, sp, #408 @ 0x198 │ │ │ │ + add r0, sp, #440 @ 0x1b8 │ │ │ │ lsls r2, r1, #1 │ │ │ │ - lsls r0, r2 │ │ │ │ + lsls r0, r3 │ │ │ │ lsls r7, r0, #1 │ │ │ │ push {lr} │ │ │ │ mov.w ip, #4096 @ 0x1000 │ │ │ │ sub.w ip, sp, ip │ │ │ │ str.w r0, [ip, #4080] @ 0xff0 │ │ │ │ sub sp, #12 │ │ │ │ bl 371bfc >::_M_default_append(unsigned int)@@Base+0xef038> │ │ │ │ @@ -1013021,17 +1013021,17 @@ │ │ │ │ add r0, pc │ │ │ │ bl 17e10 │ │ │ │ ldr r3, [sp, #4] │ │ │ │ mov r0, r3 │ │ │ │ add sp, #12 │ │ │ │ pop {pc} │ │ │ │ nop │ │ │ │ - add r7, pc, #784 @ (adr r7, 372128 >::_M_default_append(unsigned int)@@Base+0xef564>) │ │ │ │ + add r7, pc, #816 @ (adr r7, 372148 >::_M_default_append(unsigned int)@@Base+0xef584>) │ │ │ │ lsls r2, r1, #1 │ │ │ │ - subs r7, #240 @ 0xf0 │ │ │ │ + subs r7, #248 @ 0xf8 │ │ │ │ lsls r7, r0, #1 │ │ │ │ stmdb sp!, {r4, r5, r6, r7, r8, r9, sl, fp, lr} │ │ │ │ mov.w ip, #4096 @ 0x1000 │ │ │ │ sub.w ip, sp, ip │ │ │ │ str.w r0, [ip, #4024] @ 0xfb8 │ │ │ │ sub sp, #36 @ 0x24 │ │ │ │ ldr.w r3, [pc, #2360] @ 372768 >::_M_default_append(unsigned int)@@Base+0xefba4> │ │ │ │ @@ -1013906,194 +1013906,194 @@ │ │ │ │ mov r1, r7 │ │ │ │ add r0, pc │ │ │ │ bl 17e10 │ │ │ │ b.n 3722c4 >::_M_default_append(unsigned int)@@Base+0xef700> │ │ │ │ nop │ │ │ │ asrs r0, r7, #6 │ │ │ │ movs r0, r0 │ │ │ │ - add r2, sp, #416 @ 0x1a0 │ │ │ │ + add r2, sp, #448 @ 0x1c0 │ │ │ │ lsls r2, r1, #1 │ │ │ │ ldmia r3, {r1, r3, r6, r7} │ │ │ │ lsls r2, r2, #1 │ │ │ │ - str r0, [r0, #88] @ 0x58 │ │ │ │ + str r0, [r1, #88] @ 0x58 │ │ │ │ lsls r7, r0, #1 │ │ │ │ - add r7, pc, #240 @ (adr r7, 37286c >::_M_default_append(unsigned int)@@Base+0xefca8>) │ │ │ │ + add r7, pc, #272 @ (adr r7, 37288c >::_M_default_append(unsigned int)@@Base+0xefcc8>) │ │ │ │ lsls r2, r1, #1 │ │ │ │ - add r1, sp, #1016 @ 0x3f8 │ │ │ │ + add r2, sp, #24 │ │ │ │ lsls r2, r1, #1 │ │ │ │ - add r7, pc, #832 @ (adr r7, 372ac4 >::_M_default_append(unsigned int)@@Base+0xeff00>) │ │ │ │ + add r7, pc, #864 @ (adr r7, 372ae4 >::_M_default_append(unsigned int)@@Base+0xeff20>) │ │ │ │ lsls r2, r1, #1 │ │ │ │ - add r0, sp, #272 @ 0x110 │ │ │ │ + add r0, sp, #304 @ 0x130 │ │ │ │ lsls r2, r1, #1 │ │ │ │ - add r0, sp, #136 @ 0x88 │ │ │ │ + add r0, sp, #168 @ 0xa8 │ │ │ │ lsls r2, r1, #1 │ │ │ │ - add r7, pc, #616 @ (adr r7, 3729f8 >::_M_default_append(unsigned int)@@Base+0xefe34>) │ │ │ │ + add r7, pc, #648 @ (adr r7, 372a18 >::_M_default_append(unsigned int)@@Base+0xefe54>) │ │ │ │ lsls r2, r1, #1 │ │ │ │ - add r6, pc, #96 @ (adr r6, 3727f4 >::_M_default_append(unsigned int)@@Base+0xefc30>) │ │ │ │ + add r6, pc, #128 @ (adr r6, 372814 >::_M_default_append(unsigned int)@@Base+0xefc50>) │ │ │ │ lsls r2, r1, #1 │ │ │ │ - subs r6, #74 @ 0x4a │ │ │ │ + subs r6, #82 @ 0x52 │ │ │ │ lsls r7, r0, #1 │ │ │ │ ldmia r2!, {r3, r4, r5} │ │ │ │ lsls r2, r2, #1 │ │ │ │ - add r5, pc, #792 @ (adr r5, 372ab8 >::_M_default_append(unsigned int)@@Base+0xefef4>) │ │ │ │ + add r5, pc, #824 @ (adr r5, 372ad8 >::_M_default_append(unsigned int)@@Base+0xeff14>) │ │ │ │ lsls r2, r1, #1 │ │ │ │ - ldrb r6, [r3, r5] │ │ │ │ + ldrb r6, [r4, r5] │ │ │ │ lsls r2, r1, #1 │ │ │ │ - add r5, pc, #272 @ (adr r5, 3728b8 >::_M_default_append(unsigned int)@@Base+0xefcf4>) │ │ │ │ + add r5, pc, #304 @ (adr r5, 3728d8 >::_M_default_append(unsigned int)@@Base+0xefd14>) │ │ │ │ lsls r2, r1, #1 │ │ │ │ - subs r5, #110 @ 0x6e │ │ │ │ + subs r5, #118 @ 0x76 │ │ │ │ lsls r7, r0, #1 │ │ │ │ - add r5, pc, #160 @ (adr r5, 372850 >::_M_default_append(unsigned int)@@Base+0xefc8c>) │ │ │ │ + add r5, pc, #192 @ (adr r5, 372870 >::_M_default_append(unsigned int)@@Base+0xefcac>) │ │ │ │ lsls r2, r1, #1 │ │ │ │ - subs r5, #82 @ 0x52 │ │ │ │ + subs r5, #90 @ 0x5a │ │ │ │ lsls r7, r0, #1 │ │ │ │ - add r4, pc, #984 @ (adr r4, 372b90 >::_M_default_append(unsigned int)@@Base+0xeffcc>) │ │ │ │ + add r4, pc, #1016 @ (adr r4, 372bb0 >::_M_default_append(unsigned int)@@Base+0xeffec>) │ │ │ │ lsls r2, r1, #1 │ │ │ │ - subs r5, #32 │ │ │ │ + subs r5, #40 @ 0x28 │ │ │ │ lsls r7, r0, #1 │ │ │ │ - add r4, pc, #872 @ (adr r4, 372b28 >::_M_default_append(unsigned int)@@Base+0xeff64>) │ │ │ │ + add r4, pc, #904 @ (adr r4, 372b48 >::_M_default_append(unsigned int)@@Base+0xeff84>) │ │ │ │ lsls r2, r1, #1 │ │ │ │ - subs r5, #2 │ │ │ │ + subs r5, #10 │ │ │ │ lsls r7, r0, #1 │ │ │ │ - add r4, pc, #816 @ (adr r4, 372af8 >::_M_default_append(unsigned int)@@Base+0xeff34>) │ │ │ │ + add r4, pc, #848 @ (adr r4, 372b18 >::_M_default_append(unsigned int)@@Base+0xeff54>) │ │ │ │ lsls r2, r1, #1 │ │ │ │ - add r7, pc, #1008 @ (adr r7, 372bbc >::_M_default_append(unsigned int)@@Base+0xefff8>) │ │ │ │ + add r0, sp, #16 │ │ │ │ lsls r2, r1, #1 │ │ │ │ - add r0, sp, #312 @ 0x138 │ │ │ │ + add r0, sp, #344 @ 0x158 │ │ │ │ lsls r2, r1, #1 │ │ │ │ - add r4, pc, #520 @ (adr r4, 3729dc >::_M_default_append(unsigned int)@@Base+0xefe18>) │ │ │ │ + add r4, pc, #552 @ (adr r4, 3729fc >::_M_default_append(unsigned int)@@Base+0xefe38>) │ │ │ │ lsls r2, r1, #1 │ │ │ │ - add r6, pc, #80 @ (adr r6, 372828 >::_M_default_append(unsigned int)@@Base+0xefc64>) │ │ │ │ + add r6, pc, #112 @ (adr r6, 372848 >::_M_default_append(unsigned int)@@Base+0xefc84>) │ │ │ │ lsls r2, r1, #1 │ │ │ │ - add r3, pc, #928 @ (adr r3, 372b7c >::_M_default_append(unsigned int)@@Base+0xeffb8>) │ │ │ │ + add r3, pc, #960 @ (adr r3, 372b9c >::_M_default_append(unsigned int)@@Base+0xeffd8>) │ │ │ │ lsls r2, r1, #1 │ │ │ │ - vhadd.u8 q0, q0, q3 │ │ │ │ - add r3, pc, #344 @ (adr r3, 37293c >::_M_default_append(unsigned int)@@Base+0xefd78>) │ │ │ │ + vhadd.u8 q0, q4, q3 │ │ │ │ + add r3, pc, #376 @ (adr r3, 37295c >::_M_default_append(unsigned int)@@Base+0xefd98>) │ │ │ │ lsls r2, r1, #1 │ │ │ │ - subs r3, #128 @ 0x80 │ │ │ │ + subs r3, #136 @ 0x88 │ │ │ │ lsls r7, r0, #1 │ │ │ │ - add r3, pc, #208 @ (adr r3, 3728bc >::_M_default_append(unsigned int)@@Base+0xefcf8>) │ │ │ │ + add r3, pc, #240 @ (adr r3, 3728dc >::_M_default_append(unsigned int)@@Base+0xefd18>) │ │ │ │ lsls r2, r1, #1 │ │ │ │ - ldrh r2, [r1, r3] │ │ │ │ + ldrh r2, [r2, r3] │ │ │ │ lsls r2, r1, #1 │ │ │ │ - add r3, pc, #48 @ (adr r3, 372824 >::_M_default_append(unsigned int)@@Base+0xefc60>) │ │ │ │ + add r3, pc, #80 @ (adr r3, 372844 >::_M_default_append(unsigned int)@@Base+0xefc80>) │ │ │ │ lsls r2, r1, #1 │ │ │ │ - subs r3, #54 @ 0x36 │ │ │ │ + subs r3, #62 @ 0x3e │ │ │ │ lsls r7, r0, #1 │ │ │ │ - add r2, pc, #960 @ (adr r2, 372bbc >::_M_default_append(unsigned int)@@Base+0xefff8>) │ │ │ │ + add r2, pc, #992 @ (adr r2, 372bdc >::_M_default_append(unsigned int)@@Base+0xf0018>) │ │ │ │ lsls r2, r1, #1 │ │ │ │ - subs r3, #26 │ │ │ │ + subs r3, #34 @ 0x22 │ │ │ │ lsls r7, r0, #1 │ │ │ │ - add r2, pc, #808 @ (adr r2, 372b2c >::_M_default_append(unsigned int)@@Base+0xeff68>) │ │ │ │ + add r2, pc, #840 @ (adr r2, 372b4c >::_M_default_append(unsigned int)@@Base+0xeff88>) │ │ │ │ lsls r2, r1, #1 │ │ │ │ - subs r2, #252 @ 0xfc │ │ │ │ + subs r3, #4 │ │ │ │ lsls r7, r0, #1 │ │ │ │ - add r2, pc, #576 @ (adr r2, 372a4c >::_M_default_append(unsigned int)@@Base+0xefe88>) │ │ │ │ + add r2, pc, #608 @ (adr r2, 372a6c >::_M_default_append(unsigned int)@@Base+0xefea8>) │ │ │ │ lsls r2, r1, #1 │ │ │ │ - lsls r2, r5, #11 │ │ │ │ + lsls r2, r6, #11 │ │ │ │ lsls r1, r1, #1 │ │ │ │ - add r2, pc, #416 @ (adr r2, 3729b4 >::_M_default_append(unsigned int)@@Base+0xefdf0>) │ │ │ │ + add r2, pc, #448 @ (adr r2, 3729d4 >::_M_default_append(unsigned int)@@Base+0xefe10>) │ │ │ │ lsls r2, r1, #1 │ │ │ │ - subs r2, #154 @ 0x9a │ │ │ │ + subs r2, #162 @ 0xa2 │ │ │ │ lsls r7, r0, #1 │ │ │ │ - add r2, pc, #56 @ (adr r2, 372854 >::_M_default_append(unsigned int)@@Base+0xefc90>) │ │ │ │ + add r2, pc, #88 @ (adr r2, 372874 >::_M_default_append(unsigned int)@@Base+0xefcb0>) │ │ │ │ lsls r2, r1, #1 │ │ │ │ - subs r2, #64 @ 0x40 │ │ │ │ + subs r2, #72 @ 0x48 │ │ │ │ lsls r7, r0, #1 │ │ │ │ - add r1, pc, #880 @ (adr r1, 372b94 >::_M_default_append(unsigned int)@@Base+0xeffd0>) │ │ │ │ + add r1, pc, #912 @ (adr r1, 372bb4 >::_M_default_append(unsigned int)@@Base+0xefff0>) │ │ │ │ lsls r2, r1, #1 │ │ │ │ - ldr r4, [r6, r5] │ │ │ │ + ldr r4, [r7, r5] │ │ │ │ lsls r2, r1, #1 │ │ │ │ - add r4, pc, #1008 @ (adr r4, 372c1c >::_M_default_append(unsigned int)@@Base+0xf0058>) │ │ │ │ + add r5, pc, #16 @ (adr r5, 37283c >::_M_default_append(unsigned int)@@Base+0xefc78>) │ │ │ │ lsls r2, r1, #1 │ │ │ │ - add r4, pc, #864 @ (adr r4, 372b90 >::_M_default_append(unsigned int)@@Base+0xeffcc>) │ │ │ │ + add r4, pc, #896 @ (adr r4, 372bb0 >::_M_default_append(unsigned int)@@Base+0xeffec>) │ │ │ │ lsls r2, r1, #1 │ │ │ │ - add r5, pc, #648 @ (adr r5, 372abc >::_M_default_append(unsigned int)@@Base+0xefef8>) │ │ │ │ + add r5, pc, #680 @ (adr r5, 372adc >::_M_default_append(unsigned int)@@Base+0xeff18>) │ │ │ │ lsls r2, r1, #1 │ │ │ │ - add r5, pc, #920 @ (adr r5, 372bd0 >::_M_default_append(unsigned int)@@Base+0xf000c>) │ │ │ │ + add r5, pc, #952 @ (adr r5, 372bf0 >::_M_default_append(unsigned int)@@Base+0xf002c>) │ │ │ │ lsls r2, r1, #1 │ │ │ │ - add r5, pc, #200 @ (adr r5, 372904 >::_M_default_append(unsigned int)@@Base+0xefd40>) │ │ │ │ + add r5, pc, #232 @ (adr r5, 372924 >::_M_default_append(unsigned int)@@Base+0xefd60>) │ │ │ │ lsls r2, r1, #1 │ │ │ │ - add r1, pc, #352 @ (adr r1, 3729a0 >::_M_default_append(unsigned int)@@Base+0xefddc>) │ │ │ │ + add r1, pc, #384 @ (adr r1, 3729c0 >::_M_default_append(unsigned int)@@Base+0xefdfc>) │ │ │ │ lsls r2, r1, #1 │ │ │ │ - add r0, pc, #1016 @ (adr r0, 372c3c >::_M_default_append(unsigned int)@@Base+0xf0078>) │ │ │ │ + add r1, pc, #24 @ (adr r1, 37285c >::_M_default_append(unsigned int)@@Base+0xefc98>) │ │ │ │ lsls r2, r1, #1 │ │ │ │ - subs r1, #42 @ 0x2a │ │ │ │ + subs r1, #50 @ 0x32 │ │ │ │ lsls r7, r0, #1 │ │ │ │ - add r4, pc, #240 @ (adr r4, 37293c >::_M_default_append(unsigned int)@@Base+0xefd78>) │ │ │ │ + add r4, pc, #272 @ (adr r4, 37295c >::_M_default_append(unsigned int)@@Base+0xefd98>) │ │ │ │ lsls r2, r1, #1 │ │ │ │ - add r0, pc, #736 @ (adr r0, 372b30 >::_M_default_append(unsigned int)@@Base+0xeff6c>) │ │ │ │ + add r0, pc, #768 @ (adr r0, 372b50 >::_M_default_append(unsigned int)@@Base+0xeff8c>) │ │ │ │ lsls r2, r1, #1 │ │ │ │ - subs r0, #234 @ 0xea │ │ │ │ + subs r0, #242 @ 0xf2 │ │ │ │ lsls r7, r0, #1 │ │ │ │ - add r0, pc, #544 @ (adr r0, 372a78 >::_M_default_append(unsigned int)@@Base+0xefeb4>) │ │ │ │ + add r0, pc, #576 @ (adr r0, 372a98 >::_M_default_append(unsigned int)@@Base+0xefed4>) │ │ │ │ lsls r2, r1, #1 │ │ │ │ - subs r0, #180 @ 0xb4 │ │ │ │ + subs r0, #188 @ 0xbc │ │ │ │ lsls r7, r0, #1 │ │ │ │ - add r0, pc, #440 @ (adr r0, 372a18 >::_M_default_append(unsigned int)@@Base+0xefe54>) │ │ │ │ + add r0, pc, #472 @ (adr r0, 372a38 >::_M_default_append(unsigned int)@@Base+0xefe74>) │ │ │ │ lsls r2, r1, #1 │ │ │ │ - subs r0, #154 @ 0x9a │ │ │ │ + subs r0, #162 @ 0xa2 │ │ │ │ lsls r7, r0, #1 │ │ │ │ - add r0, pc, #336 @ (adr r0, 3729b8 >::_M_default_append(unsigned int)@@Base+0xefdf4>) │ │ │ │ + add r0, pc, #368 @ (adr r0, 3729d8 >::_M_default_append(unsigned int)@@Base+0xefe14>) │ │ │ │ lsls r2, r1, #1 │ │ │ │ - subs r0, #128 @ 0x80 │ │ │ │ + subs r0, #136 @ 0x88 │ │ │ │ lsls r7, r0, #1 │ │ │ │ - subs r4, r3, #6 │ │ │ │ + subs r4, r4, #6 │ │ │ │ lsls r0, r1, #1 │ │ │ │ - ldr r7, [sp, #1016] @ 0x3f8 │ │ │ │ + add r0, pc, #24 @ (adr r0, 37288c >::_M_default_append(unsigned int)@@Base+0xefcc8>) │ │ │ │ lsls r2, r1, #1 │ │ │ │ - subs r0, #42 @ 0x2a │ │ │ │ + subs r0, #50 @ 0x32 │ │ │ │ lsls r7, r0, #1 │ │ │ │ - ldr r7, [sp, #816] @ 0x330 │ │ │ │ + ldr r7, [sp, #848] @ 0x350 │ │ │ │ lsls r2, r1, #1 │ │ │ │ - adds r7, #248 @ 0xf8 │ │ │ │ + subs r0, #0 │ │ │ │ lsls r7, r0, #1 │ │ │ │ - ldr r7, [sp, #648] @ 0x288 │ │ │ │ + ldr r7, [sp, #680] @ 0x2a8 │ │ │ │ lsls r2, r1, #1 │ │ │ │ - adds r7, #206 @ 0xce │ │ │ │ + adds r7, #214 @ 0xd6 │ │ │ │ lsls r7, r0, #1 │ │ │ │ - add r2, pc, #928 @ (adr r2, 372c2c >::_M_default_append(unsigned int)@@Base+0xf0068>) │ │ │ │ + add r2, pc, #960 @ (adr r2, 372c4c >::_M_default_append(unsigned int)@@Base+0xf0088>) │ │ │ │ lsls r2, r1, #1 │ │ │ │ - ldr r7, [sp, #456] @ 0x1c8 │ │ │ │ + ldr r7, [sp, #488] @ 0x1e8 │ │ │ │ lsls r2, r1, #1 │ │ │ │ - ldrsb r4, [r1, r4] │ │ │ │ + ldrsb r4, [r2, r4] │ │ │ │ lsls r2, r1, #1 │ │ │ │ - add r4, pc, #168 @ (adr r4, 372940 >::_M_default_append(unsigned int)@@Base+0xefd7c>) │ │ │ │ + add r4, pc, #200 @ (adr r4, 372960 >::_M_default_append(unsigned int)@@Base+0xefd9c>) │ │ │ │ lsls r2, r1, #1 │ │ │ │ - ldr r7, [sp, #224] @ 0xe0 │ │ │ │ + ldr r7, [sp, #256] @ 0x100 │ │ │ │ lsls r2, r1, #1 │ │ │ │ - adds r7, #100 @ 0x64 │ │ │ │ + adds r7, #108 @ 0x6c │ │ │ │ lsls r7, r0, #1 │ │ │ │ - ldrh r2, [r6, #34] @ 0x22 │ │ │ │ + ldrh r2, [r7, #34] @ 0x22 │ │ │ │ lsls r0, r1, #1 │ │ │ │ - ldr r7, [sp, #32] │ │ │ │ + ldr r7, [sp, #64] @ 0x40 │ │ │ │ lsls r2, r1, #1 │ │ │ │ - adds r7, #52 @ 0x34 │ │ │ │ + adds r7, #60 @ 0x3c │ │ │ │ lsls r7, r0, #1 │ │ │ │ - ldr r6, [sp, #952] @ 0x3b8 │ │ │ │ + ldr r6, [sp, #984] @ 0x3d8 │ │ │ │ lsls r2, r1, #1 │ │ │ │ - ldrsb r0, [r1, r2] │ │ │ │ + ldrsb r0, [r2, r2] │ │ │ │ lsls r2, r1, #1 │ │ │ │ - add r3, pc, #840 @ (adr r3, 372c00 >::_M_default_append(unsigned int)@@Base+0xf003c>) │ │ │ │ + add r3, pc, #872 @ (adr r3, 372c20 >::_M_default_append(unsigned int)@@Base+0xf005c>) │ │ │ │ lsls r2, r1, #1 │ │ │ │ - ldr r6, [sp, #800] @ 0x320 │ │ │ │ + ldr r6, [sp, #832] @ 0x340 │ │ │ │ lsls r2, r1, #1 │ │ │ │ - adds r6, #244 @ 0xf4 │ │ │ │ + adds r6, #252 @ 0xfc │ │ │ │ lsls r7, r0, #1 │ │ │ │ - add r3, pc, #744 @ (adr r3, 372bac >::_M_default_append(unsigned int)@@Base+0xeffe8>) │ │ │ │ + add r3, pc, #776 @ (adr r3, 372bcc >::_M_default_append(unsigned int)@@Base+0xf0008>) │ │ │ │ lsls r2, r1, #1 │ │ │ │ - ldr r6, [sp, #608] @ 0x260 │ │ │ │ + ldr r6, [sp, #640] @ 0x280 │ │ │ │ lsls r2, r1, #1 │ │ │ │ - adds r6, #196 @ 0xc4 │ │ │ │ + adds r6, #204 @ 0xcc │ │ │ │ lsls r7, r0, #1 │ │ │ │ - str r6, [sp, #424] @ 0x1a8 │ │ │ │ + str r6, [sp, #456] @ 0x1c8 │ │ │ │ lsls r0, r1, #1 │ │ │ │ - ldr r6, [sp, #424] @ 0x1a8 │ │ │ │ + ldr r6, [sp, #456] @ 0x1c8 │ │ │ │ lsls r2, r1, #1 │ │ │ │ - adds r6, #150 @ 0x96 │ │ │ │ + adds r6, #158 @ 0x9e │ │ │ │ lsls r7, r0, #1 │ │ │ │ stmdb sp!, {r4, r5, r6, r7, r8, lr} │ │ │ │ mov.w ip, #4096 @ 0x1000 │ │ │ │ sub.w ip, sp, ip │ │ │ │ str.w r0, [ip, #4064] @ 0xfe0 │ │ │ │ ldr r1, [pc, #172] @ (372998 >::_M_default_append(unsigned int)@@Base+0xefdd4>) │ │ │ │ sub sp, #8 │ │ │ │ @@ -1014164,42 +1014164,42 @@ │ │ │ │ ldmia.w sp!, {r4, r5, r6, r7, r8, pc} │ │ │ │ ldr r1, [pc, #40] @ (3729b4 >::_M_default_append(unsigned int)@@Base+0xefdf0>) │ │ │ │ mov r0, r4 │ │ │ │ add r1, pc │ │ │ │ bl 52557c │ │ │ │ str r7, [r5, #0] │ │ │ │ b.n 372944 >::_M_default_append(unsigned int)@@Base+0xefd80> │ │ │ │ - movs r2, #188 @ 0xbc │ │ │ │ + movs r2, #196 @ 0xc4 │ │ │ │ lsls r2, r1, #1 │ │ │ │ - add r1, pc, #904 @ (adr r1, 372d28 >::_M_default_append(unsigned int)@@Base+0xf0164>) │ │ │ │ + add r1, pc, #936 @ (adr r1, 372d48 >::_M_default_append(unsigned int)@@Base+0xf0184>) │ │ │ │ lsls r2, r1, #1 │ │ │ │ - add r2, pc, #80 @ (adr r2, 3729f4 >::_M_default_append(unsigned int)@@Base+0xefe30>) │ │ │ │ + add r2, pc, #112 @ (adr r2, 372a14 >::_M_default_append(unsigned int)@@Base+0xefe50>) │ │ │ │ lsls r2, r1, #1 │ │ │ │ - add r2, pc, #264 @ (adr r2, 372ab0 >::_M_default_append(unsigned int)@@Base+0xefeec>) │ │ │ │ + add r2, pc, #296 @ (adr r2, 372ad0 >::_M_default_append(unsigned int)@@Base+0xeff0c>) │ │ │ │ lsls r2, r1, #1 │ │ │ │ - add r1, pc, #768 @ (adr r1, 372cac >::_M_default_append(unsigned int)@@Base+0xf00e8>) │ │ │ │ + add r1, pc, #800 @ (adr r1, 372ccc >::_M_default_append(unsigned int)@@Base+0xf0108>) │ │ │ │ lsls r2, r1, #1 │ │ │ │ - ldr r4, [sp, #304] @ 0x130 │ │ │ │ + ldr r4, [sp, #336] @ 0x150 │ │ │ │ lsls r2, r1, #1 │ │ │ │ - adds r4, #120 @ 0x78 │ │ │ │ + adds r4, #128 @ 0x80 │ │ │ │ lsls r7, r0, #1 │ │ │ │ - add r1, pc, #392 @ (adr r1, 372b40 >::_M_default_append(unsigned int)@@Base+0xeff7c>) │ │ │ │ + add r1, pc, #424 @ (adr r1, 372b60 >::_M_default_append(unsigned int)@@Base+0xeff9c>) │ │ │ │ lsls r2, r1, #1 │ │ │ │ push {r3, lr} │ │ │ │ mov.w ip, #4096 @ 0x1000 │ │ │ │ sub.w ip, sp, ip │ │ │ │ str.w r0, [ip, #4088] @ 0xff8 │ │ │ │ ldr r1, [pc, #16] @ (3729d8 >::_M_default_append(unsigned int)@@Base+0xefe14>) │ │ │ │ add r1, pc │ │ │ │ bl 532214 │ │ │ │ bl 4ff95c │ │ │ │ ldr r0, [r0, #12] │ │ │ │ pop {r3, pc} │ │ │ │ nop │ │ │ │ - ldr r6, [sp, #880] @ 0x370 │ │ │ │ + ldr r6, [sp, #912] @ 0x390 │ │ │ │ lsls r2, r1, #1 │ │ │ │ push {r4, lr} │ │ │ │ mov.w ip, #4096 @ 0x1000 │ │ │ │ sub.w ip, sp, ip │ │ │ │ str.w r0, [ip, #4080] @ 0xff0 │ │ │ │ ldr r1, [pc, #112] @ (372a5c >::_M_default_append(unsigned int)@@Base+0xefe98>) │ │ │ │ sub sp, #8 │ │ │ │ @@ -1014244,19 +1014244,19 @@ │ │ │ │ bl 17c90 │ │ │ │ ldr r0, [sp, #0] │ │ │ │ mov r1, r4 │ │ │ │ bl 17e10 │ │ │ │ mov r0, r4 │ │ │ │ add sp, #8 │ │ │ │ pop {r4, pc} │ │ │ │ - ldr r6, [sp, #720] @ 0x2d0 │ │ │ │ + ldr r6, [sp, #752] @ 0x2f0 │ │ │ │ lsls r2, r1, #1 │ │ │ │ - ldr r3, [sp, #584] @ 0x248 │ │ │ │ + ldr r3, [sp, #616] @ 0x268 │ │ │ │ lsls r2, r1, #1 │ │ │ │ - adds r3, #186 @ 0xba │ │ │ │ + adds r3, #194 @ 0xc2 │ │ │ │ lsls r7, r0, #1 │ │ │ │ stmdb sp!, {r4, r5, r6, r7, r8, r9, sl, fp, lr} │ │ │ │ mov.w ip, #4096 @ 0x1000 │ │ │ │ sub.w ip, sp, ip │ │ │ │ str.w r0, [ip] │ │ │ │ str.w r0, [ip, #-144] │ │ │ │ sub.w sp, sp, #4192 @ 0x1060 │ │ │ │ @@ -1014893,112 +1014893,112 @@ │ │ │ │ add r0, pc │ │ │ │ bl 17e10 │ │ │ │ b.n 37305c >::_M_default_append(unsigned int)@@Base+0xf0498> │ │ │ │ itt hi │ │ │ │ lslhi r2, r2, #1 │ │ │ │ asrhi r0, r7, #6 │ │ │ │ movs r0, r0 │ │ │ │ - add r1, pc, #56 @ (adr r1, 373194 >::_M_default_append(unsigned int)@@Base+0xf05d0>) │ │ │ │ + add r1, pc, #88 @ (adr r1, 3731b4 >::_M_default_append(unsigned int)@@Base+0xf05f0>) │ │ │ │ lsls r2, r1, #1 │ │ │ │ - ldr r4, [r3, r3] │ │ │ │ + ldr r4, [r4, r3] │ │ │ │ lsls r7, r0, #1 │ │ │ │ - add r0, pc, #584 @ (adr r0, 3733ac >::_M_default_append(unsigned int)@@Base+0xf07e8>) │ │ │ │ + add r0, pc, #616 @ (adr r0, 3733cc >::_M_default_append(unsigned int)@@Base+0xf0808>) │ │ │ │ lsls r2, r1, #1 │ │ │ │ - add r0, pc, #440 @ (adr r0, 373320 >::_M_default_append(unsigned int)@@Base+0xf075c>) │ │ │ │ + add r0, pc, #472 @ (adr r0, 373340 >::_M_default_append(unsigned int)@@Base+0xf077c>) │ │ │ │ lsls r2, r1, #1 │ │ │ │ - add r1, pc, #1016 @ (adr r1, 373564 >::_M_default_append(unsigned int)@@Base+0xf09a0>) │ │ │ │ + add r2, pc, #24 @ (adr r2, 373184 >::_M_default_append(unsigned int)@@Base+0xf05c0>) │ │ │ │ lsls r2, r1, #1 │ │ │ │ - rsb r0, lr, r7, lsl #1 │ │ │ │ - add r0, pc, #216 @ (adr r0, 37324c >::_M_default_append(unsigned int)@@Base+0xf0688>) │ │ │ │ + rsbs r0, r6, r7, lsl #1 │ │ │ │ + add r0, pc, #248 @ (adr r0, 37326c >::_M_default_append(unsigned int)@@Base+0xf06a8>) │ │ │ │ lsls r2, r1, #1 │ │ │ │ - lsls r2, r4, #17 │ │ │ │ + lsls r2, r5, #17 │ │ │ │ lsls r0, r1, #1 │ │ │ │ - add r0, pc, #408 @ (adr r0, 373314 >::_M_default_append(unsigned int)@@Base+0xf0750>) │ │ │ │ + add r0, pc, #440 @ (adr r0, 373334 >::_M_default_append(unsigned int)@@Base+0xf0770>) │ │ │ │ lsls r2, r1, #1 │ │ │ │ - add r0, pc, #336 @ (adr r0, 3732d0 >::_M_default_append(unsigned int)@@Base+0xf070c>) │ │ │ │ + add r0, pc, #368 @ (adr r0, 3732f0 >::_M_default_append(unsigned int)@@Base+0xf072c>) │ │ │ │ lsls r2, r1, #1 │ │ │ │ - @ instruction: 0xeab60047 │ │ │ │ - add r0, pc, #104 @ (adr r0, 3731f0 >::_M_default_append(unsigned int)@@Base+0xf062c>) │ │ │ │ + @ instruction: 0xeabe0047 │ │ │ │ + add r0, pc, #136 @ (adr r0, 373210 >::_M_default_append(unsigned int)@@Base+0xf064c>) │ │ │ │ lsls r2, r1, #1 │ │ │ │ - add r0, pc, #112 @ (adr r0, 3731fc >::_M_default_append(unsigned int)@@Base+0xf0638>) │ │ │ │ + add r0, pc, #144 @ (adr r0, 37321c >::_M_default_append(unsigned int)@@Base+0xf0658>) │ │ │ │ lsls r2, r1, #1 │ │ │ │ - add r0, pc, #120 @ (adr r0, 373208 >::_M_default_append(unsigned int)@@Base+0xf0644>) │ │ │ │ + add r0, pc, #152 @ (adr r0, 373228 >::_M_default_append(unsigned int)@@Base+0xf0664>) │ │ │ │ lsls r2, r1, #1 │ │ │ │ - ldr r6, [sp, #216] @ 0xd8 │ │ │ │ + ldr r6, [sp, #248] @ 0xf8 │ │ │ │ lsls r2, r1, #1 │ │ │ │ - lsrs r0, r0, #13 │ │ │ │ + lsrs r0, r1, #13 │ │ │ │ lsls r7, r0, #1 │ │ │ │ - lsls r0, r6, #13 │ │ │ │ + lsls r0, r7, #13 │ │ │ │ lsls r4, r1, #1 │ │ │ │ - ldr r5, [sp, #232] @ 0xe8 │ │ │ │ + ldr r5, [sp, #264] @ 0x108 │ │ │ │ lsls r2, r1, #1 │ │ │ │ - ldrb r6, [r7, #11] │ │ │ │ + ldrb r6, [r0, #12] │ │ │ │ lsls r1, r1, #1 │ │ │ │ - lsls r0, r4, #12 │ │ │ │ + lsls r0, r5, #12 │ │ │ │ lsls r4, r1, #1 │ │ │ │ - lsls r6, r3, #30 │ │ │ │ + lsls r6, r4, #30 │ │ │ │ lsls r4, r1, #1 │ │ │ │ - ldr r1, [sp, #552] @ 0x228 │ │ │ │ + ldr r1, [sp, #584] @ 0x248 │ │ │ │ lsls r2, r1, #1 │ │ │ │ - lsls r6, r4, #10 │ │ │ │ + lsls r6, r5, #10 │ │ │ │ lsls r4, r1, #1 │ │ │ │ - ldr r4, [sp, #600] @ 0x258 │ │ │ │ + ldr r4, [sp, #632] @ 0x278 │ │ │ │ lsls r2, r1, #1 │ │ │ │ - cmp r6, #144 @ 0x90 │ │ │ │ + cmp r6, #152 @ 0x98 │ │ │ │ lsls r7, r0, #1 │ │ │ │ hlt 0x0014 │ │ │ │ lsls r2, r2, #1 │ │ │ │ - ldr r4, [sp, #320] @ 0x140 │ │ │ │ + ldr r4, [sp, #352] @ 0x160 │ │ │ │ lsls r2, r1, #1 │ │ │ │ - ldr r4, [sp, #736] @ 0x2e0 │ │ │ │ + ldr r4, [sp, #768] @ 0x300 │ │ │ │ lsls r2, r1, #1 │ │ │ │ - ldr r4, [sp, #192] @ 0xc0 │ │ │ │ + ldr r4, [sp, #224] @ 0xe0 │ │ │ │ lsls r2, r1, #1 │ │ │ │ - ldr r4, [sp, #432] @ 0x1b0 │ │ │ │ + ldr r4, [sp, #464] @ 0x1d0 │ │ │ │ lsls r2, r1, #1 │ │ │ │ - ldr r4, [sp, #56] @ 0x38 │ │ │ │ + ldr r4, [sp, #88] @ 0x58 │ │ │ │ lsls r2, r1, #1 │ │ │ │ - ldr r4, [sp, #120] @ 0x78 │ │ │ │ + ldr r4, [sp, #152] @ 0x98 │ │ │ │ lsls r2, r1, #1 │ │ │ │ - ldr r3, [sp, #960] @ 0x3c0 │ │ │ │ + ldr r3, [sp, #992] @ 0x3e0 │ │ │ │ lsls r2, r1, #1 │ │ │ │ - cmp r5, #236 @ 0xec │ │ │ │ + cmp r5, #244 @ 0xf4 │ │ │ │ lsls r7, r0, #1 │ │ │ │ - ldr r3, [sp, #856] @ 0x358 │ │ │ │ + ldr r3, [sp, #888] @ 0x378 │ │ │ │ lsls r2, r1, #1 │ │ │ │ - cmp r5, #216 @ 0xd8 │ │ │ │ + cmp r5, #224 @ 0xe0 │ │ │ │ lsls r7, r0, #1 │ │ │ │ - ldr r3, [sp, #648] @ 0x288 │ │ │ │ + ldr r3, [sp, #680] @ 0x2a8 │ │ │ │ lsls r2, r1, #1 │ │ │ │ - cmp r5, #158 @ 0x9e │ │ │ │ + cmp r5, #166 @ 0xa6 │ │ │ │ lsls r7, r0, #1 │ │ │ │ - ldr r3, [sp, #424] @ 0x1a8 │ │ │ │ + ldr r3, [sp, #456] @ 0x1c8 │ │ │ │ lsls r2, r1, #1 │ │ │ │ - ldr r3, [sp, #248] @ 0xf8 │ │ │ │ + ldr r3, [sp, #280] @ 0x118 │ │ │ │ lsls r2, r1, #1 │ │ │ │ - sbc.w r0, r8, #13107200 @ 0xc80000 │ │ │ │ - ldr r3, [sp, #120] @ 0x78 │ │ │ │ + sbcs.w r0, r0, #13107200 @ 0xc80000 │ │ │ │ + ldr r3, [sp, #152] @ 0x98 │ │ │ │ lsls r2, r1, #1 │ │ │ │ - cmp r5, #24 │ │ │ │ + cmp r5, #32 │ │ │ │ lsls r7, r0, #1 │ │ │ │ - ldr r3, [sp, #8] │ │ │ │ + ldr r3, [sp, #40] @ 0x28 │ │ │ │ lsls r2, r1, #1 │ │ │ │ - cmp r4, #254 @ 0xfe │ │ │ │ + cmp r5, #6 │ │ │ │ lsls r7, r0, #1 │ │ │ │ - ldr r2, [sp, #928] @ 0x3a0 │ │ │ │ + ldr r2, [sp, #960] @ 0x3c0 │ │ │ │ lsls r2, r1, #1 │ │ │ │ - cmp r4, #228 @ 0xe4 │ │ │ │ + cmp r4, #236 @ 0xec │ │ │ │ lsls r7, r0, #1 │ │ │ │ - ldr r2, [sp, #808] @ 0x328 │ │ │ │ + ldr r2, [sp, #840] @ 0x348 │ │ │ │ lsls r2, r1, #1 │ │ │ │ - cmp r4, #198 @ 0xc6 │ │ │ │ + cmp r4, #206 @ 0xce │ │ │ │ lsls r7, r0, #1 │ │ │ │ - ldr r2, [sp, #704] @ 0x2c0 │ │ │ │ + ldr r2, [sp, #736] @ 0x2e0 │ │ │ │ lsls r2, r1, #1 │ │ │ │ - cmp r4, #172 @ 0xac │ │ │ │ + cmp r4, #180 @ 0xb4 │ │ │ │ lsls r7, r0, #1 │ │ │ │ push {r4, r5, lr} │ │ │ │ mov.w ip, #4096 @ 0x1000 │ │ │ │ sub.w ip, sp, ip │ │ │ │ str.w r0, [ip, #4064] @ 0xfe0 │ │ │ │ sub sp, #20 │ │ │ │ ldr r1, [pc, #212] @ (37330c >::_M_default_append(unsigned int)@@Base+0xf0748>) │ │ │ │ @@ -1015085,43 +1015085,43 @@ │ │ │ │ bl 17c90 │ │ │ │ ldr r0, [pc, #72] @ (373348 >::_M_default_append(unsigned int)@@Base+0xf0784>) │ │ │ │ mov r1, r4 │ │ │ │ add r0, pc │ │ │ │ bl 17e10 │ │ │ │ b.n 373280 >::_M_default_append(unsigned int)@@Base+0xf06bc> │ │ │ │ blx 1172c <__stack_chk_fail@plt> │ │ │ │ - ldr r4, [sp, #80] @ 0x50 │ │ │ │ + ldr r4, [sp, #112] @ 0x70 │ │ │ │ lsls r2, r1, #1 │ │ │ │ @ instruction: 0xb7c8 │ │ │ │ lsls r2, r2, #1 │ │ │ │ - ldr r3, [sp, #704] @ 0x2c0 │ │ │ │ + ldr r3, [sp, #736] @ 0x2e0 │ │ │ │ lsls r2, r1, #1 │ │ │ │ asrs r0, r7, #6 │ │ │ │ movs r0, r0 │ │ │ │ - ldr r3, [sp, #976] @ 0x3d0 │ │ │ │ + ldr r3, [sp, #1008] @ 0x3f0 │ │ │ │ lsls r2, r1, #1 │ │ │ │ - ldr r1, [sp, #504] @ 0x1f8 │ │ │ │ + ldr r1, [sp, #536] @ 0x218 │ │ │ │ lsls r2, r1, #1 │ │ │ │ - cmp r3, #122 @ 0x7a │ │ │ │ + cmp r3, #130 @ 0x82 │ │ │ │ lsls r7, r0, #1 │ │ │ │ - ldr r1, [sp, #416] @ 0x1a0 │ │ │ │ + ldr r1, [sp, #448] @ 0x1c0 │ │ │ │ lsls r2, r1, #1 │ │ │ │ - cmp r3, #100 @ 0x64 │ │ │ │ + cmp r3, #108 @ 0x6c │ │ │ │ lsls r7, r0, #1 │ │ │ │ @ instruction: 0xb772 │ │ │ │ lsls r2, r2, #1 │ │ │ │ vminnm.f32 , , │ │ │ │ - ldr r1, [sp, #144] @ 0x90 │ │ │ │ + ldr r1, [sp, #176] @ 0xb0 │ │ │ │ lsls r2, r1, #1 │ │ │ │ - cmp r3, #32 │ │ │ │ + cmp r3, #40 @ 0x28 │ │ │ │ lsls r7, r0, #1 │ │ │ │ bl 2f7342 >::_M_default_append(unsigned int)@@Base+0x7477e> │ │ │ │ - ldr r0, [sp, #992] @ 0x3e0 │ │ │ │ + ldr r1, [sp, #0] │ │ │ │ lsls r2, r1, #1 │ │ │ │ - cmp r2, #244 @ 0xf4 │ │ │ │ + cmp r2, #252 @ 0xfc │ │ │ │ lsls r7, r0, #1 │ │ │ │ push {r4, r5, lr} │ │ │ │ mov.w ip, #4096 @ 0x1000 │ │ │ │ sub.w ip, sp, ip │ │ │ │ str.w r0, [ip, #4064] @ 0xfe0 │ │ │ │ sub sp, #20 │ │ │ │ ldr r1, [pc, #192] @ (373420 >::_M_default_append(unsigned int)@@Base+0xf085c>) │ │ │ │ @@ -1015200,39 +1015200,39 @@ │ │ │ │ ldr r0, [pc, #68] @ (373454 >::_M_default_append(unsigned int)@@Base+0xf0890>) │ │ │ │ mov r1, r4 │ │ │ │ add r0, pc │ │ │ │ bl 17e10 │ │ │ │ b.n 3733a8 >::_M_default_append(unsigned int)@@Base+0xf07e4> │ │ │ │ blx 1172c <__stack_chk_fail@plt> │ │ │ │ nop │ │ │ │ - ldr r2, [sp, #944] @ 0x3b0 │ │ │ │ + ldr r2, [sp, #976] @ 0x3d0 │ │ │ │ lsls r2, r1, #1 │ │ │ │ @ instruction: 0xb6a0 │ │ │ │ lsls r2, r2, #1 │ │ │ │ - ldr r2, [sp, #544] @ 0x220 │ │ │ │ + ldr r2, [sp, #576] @ 0x240 │ │ │ │ lsls r2, r1, #1 │ │ │ │ asrs r0, r7, #6 │ │ │ │ movs r0, r0 │ │ │ │ - ldr r2, [sp, #816] @ 0x330 │ │ │ │ + ldr r2, [sp, #848] @ 0x350 │ │ │ │ lsls r2, r1, #1 │ │ │ │ - ldr r0, [sp, #344] @ 0x158 │ │ │ │ + ldr r0, [sp, #376] @ 0x178 │ │ │ │ lsls r2, r1, #1 │ │ │ │ - cmp r2, #82 @ 0x52 │ │ │ │ + cmp r2, #90 @ 0x5a │ │ │ │ lsls r7, r0, #1 │ │ │ │ cpsie │ │ │ │ lsls r2, r2, #1 │ │ │ │ mrc2 15, 2, pc, cr9, cr15, {7} │ │ │ │ - ldr r0, [sp, #72] @ 0x48 │ │ │ │ + ldr r0, [sp, #104] @ 0x68 │ │ │ │ lsls r2, r1, #1 │ │ │ │ - cmp r2, #14 │ │ │ │ + cmp r2, #22 │ │ │ │ lsls r7, r0, #1 │ │ │ │ bl 1e544e │ │ │ │ - str r7, [sp, #920] @ 0x398 │ │ │ │ + str r7, [sp, #952] @ 0x3b8 │ │ │ │ lsls r2, r1, #1 │ │ │ │ - cmp r1, #226 @ 0xe2 │ │ │ │ + cmp r1, #234 @ 0xea │ │ │ │ lsls r7, r0, #1 │ │ │ │ stmdb sp!, {r4, r5, r6, r7, r8, lr} │ │ │ │ mov.w ip, #4096 @ 0x1000 │ │ │ │ sub.w ip, sp, ip │ │ │ │ str.w r0, [ip, #4064] @ 0xfe0 │ │ │ │ ldr r2, [pc, #312] @ (3735a4 >::_M_default_append(unsigned int)@@Base+0xf09e0>) │ │ │ │ sub sp, #8 │ │ │ │ @@ -1015357,17 +1015357,17 @@ │ │ │ │ blx 1172c <__stack_chk_fail@plt> │ │ │ │ push {r2, r3, r4, r7, lr} │ │ │ │ lsls r2, r2, #1 │ │ │ │ asrs r0, r7, #6 │ │ │ │ movs r0, r0 │ │ │ │ push {r2, r4, r6, lr} │ │ │ │ lsls r2, r2, #1 │ │ │ │ - lsls r4, r2, #6 │ │ │ │ + lsls r4, r3, #6 │ │ │ │ lsls r4, r1, #1 │ │ │ │ - lsls r6, r3, #4 │ │ │ │ + lsls r6, r4, #4 │ │ │ │ lsls r4, r1, #1 │ │ │ │ stmdb sp!, {r4, r5, r6, r7, r8, r9, sl, fp, lr} │ │ │ │ mov.w ip, #4096 @ 0x1000 │ │ │ │ sub.w ip, sp, ip │ │ │ │ str.w r0, [ip, #4040] @ 0xfc8 │ │ │ │ ldr r3, [r1, #4] │ │ │ │ sub sp, #20 │ │ │ │ @@ -1015506,17 +1015506,17 @@ │ │ │ │ lsls r2, r2, #2 │ │ │ │ bl 14fdc │ │ │ │ movs r3, #0 │ │ │ │ str r3, [r5, #0] │ │ │ │ add sp, #20 │ │ │ │ ldmia.w sp!, {r4, r5, r6, r7, r8, r9, sl, fp, pc} │ │ │ │ nop │ │ │ │ - ldr r0, [sp, #488] @ 0x1e8 │ │ │ │ + ldr r0, [sp, #520] @ 0x208 │ │ │ │ lsls r2, r1, #1 │ │ │ │ - str r7, [sp, #456] @ 0x1c8 │ │ │ │ + str r7, [sp, #488] @ 0x1e8 │ │ │ │ lsls r2, r1, #1 │ │ │ │ push {r4, lr} │ │ │ │ mov.w ip, #4096 @ 0x1000 │ │ │ │ sub.w ip, sp, ip │ │ │ │ str.w r0, [ip, #4072] @ 0xfe8 │ │ │ │ ldr r2, [pc, #92] @ (3737c8 >::_M_default_append(unsigned int)@@Base+0xf0c04>) │ │ │ │ sub sp, #16 │ │ │ │ @@ -1015557,15 +1015557,15 @@ │ │ │ │ add sp, #16 │ │ │ │ pop {r4, pc} │ │ │ │ blx 1172c <__stack_chk_fail@plt> │ │ │ │ uxth r2, r3 │ │ │ │ lsls r2, r2, #1 │ │ │ │ asrs r0, r7, #6 │ │ │ │ movs r0, r0 │ │ │ │ - str r6, [sp, #728] @ 0x2d8 │ │ │ │ + str r6, [sp, #760] @ 0x2f8 │ │ │ │ lsls r2, r1, #1 │ │ │ │ sxtb r6, r3 │ │ │ │ lsls r2, r2, #1 │ │ │ │ push {r4, r5, lr} │ │ │ │ mov.w ip, #4096 @ 0x1000 │ │ │ │ sub.w ip, sp, ip │ │ │ │ str.w r0, [ip, #4064] @ 0xfe0 │ │ │ │ @@ -1015689,48 +1015689,48 @@ │ │ │ │ bl 17e10 │ │ │ │ b.n 37385c >::_M_default_append(unsigned int)@@Base+0xf0c98> │ │ │ │ blx 1172c <__stack_chk_fail@plt> │ │ │ │ sxth r6, r3 │ │ │ │ lsls r2, r2, #1 │ │ │ │ asrs r0, r7, #6 │ │ │ │ movs r0, r0 │ │ │ │ - str r6, [sp, #328] @ 0x148 │ │ │ │ + str r6, [sp, #360] @ 0x168 │ │ │ │ lsls r2, r1, #1 │ │ │ │ - strb r2, [r2, #6] │ │ │ │ + strb r2, [r3, #6] │ │ │ │ lsls r1, r1, #1 │ │ │ │ - str r6, [sp, #432] @ 0x1b0 │ │ │ │ + str r6, [sp, #464] @ 0x1d0 │ │ │ │ lsls r2, r1, #1 │ │ │ │ - str r2, [sp, #768] @ 0x300 │ │ │ │ + str r2, [sp, #800] @ 0x320 │ │ │ │ lsls r2, r1, #1 │ │ │ │ lsls r1, r4, #4 │ │ │ │ movs r0, r0 │ │ │ │ - str r6, [sp, #152] @ 0x98 │ │ │ │ + str r6, [sp, #184] @ 0xb8 │ │ │ │ lsls r2, r1, #1 │ │ │ │ - movs r5, #158 @ 0x9e │ │ │ │ + movs r5, #166 @ 0xa6 │ │ │ │ lsls r7, r0, #1 │ │ │ │ cbz r4, 37395e >::_M_default_append(unsigned int)@@Base+0xf0d9a> │ │ │ │ lsls r2, r2, #1 │ │ │ │ - str r5, [sp, #976] @ 0x3d0 │ │ │ │ + str r5, [sp, #1008] @ 0x3f0 │ │ │ │ lsls r2, r1, #1 │ │ │ │ - movs r5, #108 @ 0x6c │ │ │ │ + movs r5, #116 @ 0x74 │ │ │ │ lsls r7, r0, #1 │ │ │ │ mcr2 15, 6, pc, cr3, cr15, {7} @ │ │ │ │ - str r5, [sp, #800] @ 0x320 │ │ │ │ + str r5, [sp, #832] @ 0x340 │ │ │ │ lsls r2, r1, #1 │ │ │ │ - movs r5, #64 @ 0x40 │ │ │ │ + movs r5, #72 @ 0x48 │ │ │ │ lsls r7, r0, #1 │ │ │ │ lsrs r3, r6, #30 │ │ │ │ movs r0, r0 │ │ │ │ - str r5, [sp, #624] @ 0x270 │ │ │ │ + str r5, [sp, #656] @ 0x290 │ │ │ │ lsls r2, r1, #1 │ │ │ │ - movs r5, #20 │ │ │ │ + movs r5, #28 │ │ │ │ lsls r7, r0, #1 │ │ │ │ - str r5, [sp, #504] @ 0x1f8 │ │ │ │ + str r5, [sp, #536] @ 0x218 │ │ │ │ lsls r2, r1, #1 │ │ │ │ - movs r4, #244 @ 0xf4 │ │ │ │ + movs r4, #252 @ 0xfc │ │ │ │ lsls r7, r0, #1 │ │ │ │ push {lr} │ │ │ │ mov.w ip, #4096 @ 0x1000 │ │ │ │ sub.w ip, sp, ip │ │ │ │ str.w r0, [ip, #4080] @ 0xff0 │ │ │ │ sub sp, #12 │ │ │ │ bl 3737d8 >::_M_default_append(unsigned int)@@Base+0xf0c14> │ │ │ │ @@ -1015751,17 +1015751,17 @@ │ │ │ │ add r0, pc │ │ │ │ bl 17e10 │ │ │ │ ldr r3, [sp, #4] │ │ │ │ mov r0, r3 │ │ │ │ add sp, #12 │ │ │ │ pop {pc} │ │ │ │ nop │ │ │ │ - str r4, [sp, #944] @ 0x3b0 │ │ │ │ + str r4, [sp, #976] @ 0x3d0 │ │ │ │ lsls r2, r1, #1 │ │ │ │ - movs r4, #100 @ 0x64 │ │ │ │ + movs r4, #108 @ 0x6c │ │ │ │ lsls r7, r0, #1 │ │ │ │ stmdb sp!, {r4, r5, r6, r7, r8, r9, sl, fp, lr} │ │ │ │ mov.w ip, #4096 @ 0x1000 │ │ │ │ vpush {d8} │ │ │ │ sub.w ip, sp, ip │ │ │ │ str.w r0, [ip, #4008] @ 0xfa8 │ │ │ │ sub sp, #44 @ 0x2c │ │ │ │ @@ -1016949,203 +1016949,203 @@ │ │ │ │ ldr r0, [pc, #392] @ (374874 >::_M_default_append(unsigned int)@@Base+0xf1cb0>) │ │ │ │ mov.w r1, #4294967295 @ 0xffffffff │ │ │ │ add r0, pc │ │ │ │ bl 17e10 │ │ │ │ b.n 374262 >::_M_default_append(unsigned int)@@Base+0xf169e> │ │ │ │ asrs r0, r7, #6 │ │ │ │ movs r0, r0 │ │ │ │ - str r1, [sp, #96] @ 0x60 │ │ │ │ + str r1, [sp, #128] @ 0x80 │ │ │ │ lsls r2, r1, #1 │ │ │ │ add sp, #232 @ 0xe8 │ │ │ │ lsls r2, r2, #1 │ │ │ │ - ldr r2, [pc, #72] @ (374750 >::_M_default_append(unsigned int)@@Base+0xf1b8c>) │ │ │ │ + ldr r2, [pc, #104] @ (374770 >::_M_default_append(unsigned int)@@Base+0xf1bac>) │ │ │ │ lsls r7, r0, #1 │ │ │ │ - str r4, [sp, #360] @ 0x168 │ │ │ │ + str r4, [sp, #392] @ 0x188 │ │ │ │ lsls r2, r1, #1 │ │ │ │ - str r4, [sp, #88] @ 0x58 │ │ │ │ + str r4, [sp, #120] @ 0x78 │ │ │ │ lsls r2, r1, #1 │ │ │ │ - str r3, [sp, #912] @ 0x390 │ │ │ │ + str r3, [sp, #944] @ 0x3b0 │ │ │ │ lsls r2, r1, #1 │ │ │ │ - str r3, [sp, #344] @ 0x158 │ │ │ │ + str r3, [sp, #376] @ 0x178 │ │ │ │ lsls r2, r1, #1 │ │ │ │ - tst r2, r7 │ │ │ │ + negs r2, r0 │ │ │ │ lsls r2, r1, #1 │ │ │ │ - str r3, [sp, #160] @ 0xa0 │ │ │ │ + str r3, [sp, #192] @ 0xc0 │ │ │ │ lsls r2, r1, #1 │ │ │ │ - str r3, [sp, #40] @ 0x28 │ │ │ │ + str r3, [sp, #72] @ 0x48 │ │ │ │ lsls r2, r1, #1 │ │ │ │ - str r1, [sp, #880] @ 0x370 │ │ │ │ + str r1, [sp, #912] @ 0x390 │ │ │ │ lsls r2, r1, #1 │ │ │ │ - movs r1, #86 @ 0x56 │ │ │ │ + movs r1, #94 @ 0x5e │ │ │ │ lsls r7, r0, #1 │ │ │ │ - str r1, [sp, #624] @ 0x270 │ │ │ │ + str r1, [sp, #656] @ 0x290 │ │ │ │ lsls r2, r1, #1 │ │ │ │ - movs r1, #18 │ │ │ │ + movs r1, #26 │ │ │ │ lsls r7, r0, #1 │ │ │ │ - str r1, [sp, #352] @ 0x160 │ │ │ │ + str r1, [sp, #384] @ 0x180 │ │ │ │ lsls r2, r1, #1 │ │ │ │ - str r0, [sp, #728] @ 0x2d8 │ │ │ │ + str r0, [sp, #760] @ 0x2f8 │ │ │ │ lsls r2, r1, #1 │ │ │ │ - lsrs r2, r1, #22 │ │ │ │ + lsrs r2, r2, #22 │ │ │ │ lsls r2, r1, #1 │ │ │ │ - str r0, [sp, #648] @ 0x288 │ │ │ │ + str r0, [sp, #680] @ 0x2a8 │ │ │ │ lsls r2, r1, #1 │ │ │ │ - ldrh r0, [r5, #62] @ 0x3e │ │ │ │ + ldrh r0, [r6, #62] @ 0x3e │ │ │ │ lsls r2, r1, #1 │ │ │ │ - subs r6, r3, #5 │ │ │ │ + subs r6, r4, #5 │ │ │ │ lsls r7, r0, #1 │ │ │ │ - ldrh r6, [r1, #62] @ 0x3e │ │ │ │ + ldrh r6, [r2, #62] @ 0x3e │ │ │ │ lsls r2, r1, #1 │ │ │ │ - subs r4, r0, #5 │ │ │ │ + subs r4, r1, #5 │ │ │ │ lsls r7, r0, #1 │ │ │ │ - ldrh r2, [r6, #60] @ 0x3c │ │ │ │ + ldrh r2, [r7, #60] @ 0x3c │ │ │ │ lsls r2, r1, #1 │ │ │ │ - subs r0, r5, #4 │ │ │ │ + subs r0, r6, #4 │ │ │ │ lsls r7, r0, #1 │ │ │ │ add r3, sp, #200 @ 0xc8 │ │ │ │ lsls r2, r2, #1 │ │ │ │ - ldrh r6, [r5, #58] @ 0x3a │ │ │ │ + ldrh r6, [r6, #58] @ 0x3a │ │ │ │ lsls r2, r1, #1 │ │ │ │ - subs r0, r5, #3 │ │ │ │ + subs r0, r6, #3 │ │ │ │ lsls r7, r0, #1 │ │ │ │ - ldrh r0, [r0, #58] @ 0x3a │ │ │ │ + ldrh r0, [r1, #58] @ 0x3a │ │ │ │ lsls r2, r1, #1 │ │ │ │ - subs r2, r7, #2 │ │ │ │ + subs r2, r0, #3 │ │ │ │ lsls r7, r0, #1 │ │ │ │ - subs r5, #152 @ 0x98 │ │ │ │ + subs r5, #160 @ 0xa0 │ │ │ │ lsls r2, r1, #1 │ │ │ │ - ldrh r2, [r1, #50] @ 0x32 │ │ │ │ + ldrh r2, [r2, #50] @ 0x32 │ │ │ │ lsls r2, r1, #1 │ │ │ │ - ldrh r4, [r4, #32] │ │ │ │ + ldrh r4, [r5, #32] │ │ │ │ lsls r2, r1, #1 │ │ │ │ - subs r0, r3, r6 │ │ │ │ + subs r0, r4, r6 │ │ │ │ lsls r7, r0, #1 │ │ │ │ - ldrh r2, [r0, #32] │ │ │ │ + ldrh r2, [r1, #32] │ │ │ │ lsls r2, r1, #1 │ │ │ │ - subs r0, r7, r5 │ │ │ │ + subs r0, r0, r6 │ │ │ │ lsls r7, r0, #1 │ │ │ │ - ldrh r0, [r3, #34] @ 0x22 │ │ │ │ + ldrh r0, [r4, #34] @ 0x22 │ │ │ │ lsls r2, r1, #1 │ │ │ │ - ldrh r6, [r2, #34] @ 0x22 │ │ │ │ + ldrh r6, [r3, #34] @ 0x22 │ │ │ │ lsls r2, r1, #1 │ │ │ │ - ldrh r4, [r4, #26] │ │ │ │ + ldrh r4, [r5, #26] │ │ │ │ lsls r2, r1, #1 │ │ │ │ - subs r2, r3, r3 │ │ │ │ + subs r2, r4, r3 │ │ │ │ lsls r7, r0, #1 │ │ │ │ - ldrh r2, [r1, #26] │ │ │ │ + ldrh r2, [r2, #26] │ │ │ │ lsls r2, r1, #1 │ │ │ │ - subs r0, r0, r3 │ │ │ │ + subs r0, r1, r3 │ │ │ │ lsls r7, r0, #1 │ │ │ │ - ldrh r4, [r5, #24] │ │ │ │ + ldrh r4, [r6, #24] │ │ │ │ lsls r2, r1, #1 │ │ │ │ - subs r2, r4, r2 │ │ │ │ + subs r2, r5, r2 │ │ │ │ lsls r7, r0, #1 │ │ │ │ - subs r1, #248 @ 0xf8 │ │ │ │ + subs r2, #0 │ │ │ │ lsls r2, r1, #1 │ │ │ │ - ldrh r2, [r6, #22] │ │ │ │ + ldrh r2, [r7, #22] │ │ │ │ lsls r2, r1, #1 │ │ │ │ - subs r4, r4, r1 │ │ │ │ + subs r4, r5, r1 │ │ │ │ lsls r7, r0, #1 │ │ │ │ - ldrh r2, [r1, #22] │ │ │ │ + ldrh r2, [r2, #22] │ │ │ │ lsls r2, r1, #1 │ │ │ │ - subs r4, r7, r0 │ │ │ │ + subs r4, r0, r1 │ │ │ │ lsls r7, r0, #1 │ │ │ │ - ldrh r4, [r4, #20] │ │ │ │ + ldrh r4, [r5, #20] │ │ │ │ lsls r2, r1, #1 │ │ │ │ - subs r0, r3, r0 │ │ │ │ + subs r0, r4, r0 │ │ │ │ lsls r7, r0, #1 │ │ │ │ - ldrh r6, [r0, #20] │ │ │ │ + ldrh r6, [r1, #20] │ │ │ │ lsls r2, r1, #1 │ │ │ │ - subs r1, #106 @ 0x6a │ │ │ │ + subs r1, #114 @ 0x72 │ │ │ │ lsls r2, r1, #1 │ │ │ │ - ldrh r0, [r3, #18] │ │ │ │ + ldrh r0, [r4, #18] │ │ │ │ lsls r2, r1, #1 │ │ │ │ - subs r1, #60 @ 0x3c │ │ │ │ + subs r1, #68 @ 0x44 │ │ │ │ lsls r2, r1, #1 │ │ │ │ - ldrh r2, [r7, #12] │ │ │ │ + ldrh r2, [r0, #14] │ │ │ │ lsls r2, r1, #1 │ │ │ │ - adds r2, r6, r4 │ │ │ │ + adds r2, r7, r4 │ │ │ │ lsls r7, r0, #1 │ │ │ │ - ldrh r2, [r4, #12] │ │ │ │ + ldrh r2, [r5, #12] │ │ │ │ lsls r2, r1, #1 │ │ │ │ - adds r0, r3, r4 │ │ │ │ + adds r0, r4, r4 │ │ │ │ lsls r7, r0, #1 │ │ │ │ - ldrh r6, [r0, #12] │ │ │ │ + ldrh r6, [r1, #12] │ │ │ │ lsls r2, r1, #1 │ │ │ │ - adds r4, r0, r4 │ │ │ │ + adds r4, r1, r4 │ │ │ │ lsls r7, r0, #1 │ │ │ │ - ldrh r0, [r1, #10] │ │ │ │ + ldrh r0, [r2, #10] │ │ │ │ lsls r2, r1, #1 │ │ │ │ - adds r6, r7, r2 │ │ │ │ + adds r6, r0, r3 │ │ │ │ lsls r7, r0, #1 │ │ │ │ - ldrh r4, [r5, #8] │ │ │ │ + ldrh r4, [r6, #8] │ │ │ │ lsls r2, r1, #1 │ │ │ │ - subs r0, #18 │ │ │ │ + subs r0, #26 │ │ │ │ lsls r2, r1, #1 │ │ │ │ - ldrh r0, [r3, #8] │ │ │ │ + ldrh r0, [r4, #8] │ │ │ │ lsls r2, r1, #1 │ │ │ │ - adds r6, r1, r2 │ │ │ │ + adds r6, r2, r2 │ │ │ │ lsls r7, r0, #1 │ │ │ │ - ldrh r4, [r4, #10] │ │ │ │ + ldrh r4, [r5, #10] │ │ │ │ lsls r2, r1, #1 │ │ │ │ - ldrh r6, [r6, #6] │ │ │ │ + ldrh r6, [r7, #6] │ │ │ │ lsls r2, r1, #1 │ │ │ │ - adds r4, r5, r1 │ │ │ │ + adds r4, r6, r1 │ │ │ │ lsls r7, r0, #1 │ │ │ │ - ldrh r2, [r3, #6] │ │ │ │ + ldrh r2, [r4, #6] │ │ │ │ lsls r2, r1, #1 │ │ │ │ - adds r7, #192 @ 0xc0 │ │ │ │ + adds r7, #200 @ 0xc8 │ │ │ │ lsls r2, r1, #1 │ │ │ │ - ldrh r0, [r0, #6] │ │ │ │ + ldrh r0, [r1, #6] │ │ │ │ lsls r2, r1, #1 │ │ │ │ - adds r6, r6, r0 │ │ │ │ + adds r6, r7, r0 │ │ │ │ lsls r7, r0, #1 │ │ │ │ - ldrh r4, [r4, #4] │ │ │ │ + ldrh r4, [r5, #4] │ │ │ │ lsls r2, r1, #1 │ │ │ │ - adds r2, r3, r0 │ │ │ │ + adds r2, r4, r0 │ │ │ │ lsls r7, r0, #1 │ │ │ │ - ldrh r2, [r1, #4] │ │ │ │ + ldrh r2, [r2, #4] │ │ │ │ lsls r2, r1, #1 │ │ │ │ - adds r0, r0, r0 │ │ │ │ + adds r0, r1, r0 │ │ │ │ lsls r7, r0, #1 │ │ │ │ - ldrh r0, [r6, #2] │ │ │ │ + ldrh r0, [r7, #2] │ │ │ │ lsls r2, r1, #1 │ │ │ │ - asrs r6, r4, #31 │ │ │ │ + asrs r6, r5, #31 │ │ │ │ lsls r7, r0, #1 │ │ │ │ - ldrh r2, [r2, #2] │ │ │ │ + ldrh r2, [r3, #2] │ │ │ │ lsls r2, r1, #1 │ │ │ │ - asrs r2, r1, #31 │ │ │ │ + asrs r2, r2, #31 │ │ │ │ lsls r7, r0, #1 │ │ │ │ - ldrh r6, [r6, #0] │ │ │ │ + ldrh r6, [r7, #0] │ │ │ │ lsls r2, r1, #1 │ │ │ │ - asrs r6, r5, #30 │ │ │ │ + asrs r6, r6, #30 │ │ │ │ lsls r7, r0, #1 │ │ │ │ - ldrh r6, [r3, #0] │ │ │ │ + ldrh r6, [r4, #0] │ │ │ │ lsls r2, r1, #1 │ │ │ │ - asrs r4, r2, #30 │ │ │ │ + asrs r4, r3, #30 │ │ │ │ lsls r7, r0, #1 │ │ │ │ - strh r6, [r7, #62] @ 0x3e │ │ │ │ + ldrh r6, [r0, #0] │ │ │ │ lsls r2, r1, #1 │ │ │ │ - svc 166 @ 0xa6 │ │ │ │ + svc 174 @ 0xae │ │ │ │ lsls r0, r1, #1 │ │ │ │ - strh r4, [r3, #62] @ 0x3e │ │ │ │ + strh r4, [r4, #62] @ 0x3e │ │ │ │ lsls r2, r1, #1 │ │ │ │ - asrs r2, r2, #29 │ │ │ │ + asrs r2, r3, #29 │ │ │ │ lsls r7, r0, #1 │ │ │ │ - strh r2, [r0, #62] @ 0x3e │ │ │ │ + strh r2, [r1, #62] @ 0x3e │ │ │ │ lsls r2, r1, #1 │ │ │ │ - asrs r0, r7, #28 │ │ │ │ + asrs r0, r0, #29 │ │ │ │ lsls r7, r0, #1 │ │ │ │ - strh r0, [r5, #60] @ 0x3c │ │ │ │ + strh r0, [r6, #60] @ 0x3c │ │ │ │ lsls r2, r1, #1 │ │ │ │ - asrs r6, r3, #28 │ │ │ │ + asrs r6, r4, #28 │ │ │ │ lsls r7, r0, #1 │ │ │ │ - strh r6, [r1, #60] @ 0x3c │ │ │ │ + strh r6, [r2, #60] @ 0x3c │ │ │ │ lsls r2, r1, #1 │ │ │ │ - asrs r4, r0, #28 │ │ │ │ + asrs r4, r1, #28 │ │ │ │ lsls r7, r0, #1 │ │ │ │ push {r3, r4, r5, r6, r7, lr} │ │ │ │ mov.w ip, #4096 @ 0x1000 │ │ │ │ sub.w ip, sp, ip │ │ │ │ str.w r0, [ip, #4072] @ 0xfe8 │ │ │ │ ldr r1, [pc, #168] @ (374930 >::_M_default_append(unsigned int)@@Base+0xf1d6c>) │ │ │ │ movs r6, #1 │ │ │ │ @@ -1017213,29 +1017213,29 @@ │ │ │ │ ldr r1, [pc, #40] @ (37494c >::_M_default_append(unsigned int)@@Base+0xf1d88>) │ │ │ │ mov r0, r4 │ │ │ │ add r1, pc │ │ │ │ bl 52557c │ │ │ │ str r6, [r5, #0] │ │ │ │ b.n 37491a >::_M_default_append(unsigned int)@@Base+0xf1d56> │ │ │ │ nop │ │ │ │ - lsls r6, r3, #12 │ │ │ │ + lsls r6, r4, #12 │ │ │ │ lsls r2, r1, #1 │ │ │ │ - strh r6, [r7, #16] │ │ │ │ + strh r6, [r0, #18] │ │ │ │ lsls r2, r1, #1 │ │ │ │ - strh r2, [r4, #44] @ 0x2c │ │ │ │ + strh r2, [r5, #44] @ 0x2c │ │ │ │ lsls r2, r1, #1 │ │ │ │ - asrs r2, r3, #20 │ │ │ │ + asrs r2, r4, #20 │ │ │ │ lsls r7, r0, #1 │ │ │ │ - strh r6, [r6, #42] @ 0x2a │ │ │ │ + strh r6, [r7, #42] @ 0x2a │ │ │ │ lsls r2, r1, #1 │ │ │ │ - asrs r6, r5, #19 │ │ │ │ + asrs r6, r6, #19 │ │ │ │ lsls r7, r0, #1 │ │ │ │ - strh r6, [r7, #16] │ │ │ │ + strh r6, [r0, #18] │ │ │ │ lsls r2, r1, #1 │ │ │ │ - strh r4, [r1, #14] │ │ │ │ + strh r4, [r2, #14] │ │ │ │ lsls r2, r1, #1 │ │ │ │ push {r4, lr} │ │ │ │ mov.w ip, #4096 @ 0x1000 │ │ │ │ sub.w ip, sp, ip │ │ │ │ str.w r0, [ip, #4088] @ 0xff8 │ │ │ │ ldr r1, [pc, #28] @ (37497c >::_M_default_append(unsigned int)@@Base+0xf1db8>) │ │ │ │ mov r4, r0 │ │ │ │ @@ -1017245,15 +1017245,15 @@ │ │ │ │ ldr r3, [r0, #0] │ │ │ │ cbz r3, 374978 >::_M_default_append(unsigned int)@@Base+0xf1db4> │ │ │ │ mov r1, r0 │ │ │ │ mov r0, r4 │ │ │ │ bl 3735b8 >::_M_default_append(unsigned int)@@Base+0xf09f4> │ │ │ │ movs r0, #1 │ │ │ │ pop {r4, pc} │ │ │ │ - strh r2, [r0, #12] │ │ │ │ + strh r2, [r1, #12] │ │ │ │ lsls r2, r1, #1 │ │ │ │ push {r3, lr} │ │ │ │ mov.w ip, #4096 @ 0x1000 │ │ │ │ sub.w ip, sp, ip │ │ │ │ str.w r0, [ip, #4088] @ 0xff8 │ │ │ │ bl 4ff95c │ │ │ │ ldr r0, [r0, #0] │ │ │ │ @@ -1017266,29 +1017266,29 @@ │ │ │ │ ldr r1, [pc, #16] @ (3749b8 >::_M_default_append(unsigned int)@@Base+0xf1df4>) │ │ │ │ add r1, pc │ │ │ │ bl 532214 │ │ │ │ bl 4ff95c │ │ │ │ ldr r0, [r0, #4] │ │ │ │ pop {r3, pc} │ │ │ │ nop │ │ │ │ - strh r4, [r7, #8] │ │ │ │ + strh r4, [r0, #10] │ │ │ │ lsls r2, r1, #1 │ │ │ │ push {r4, lr} │ │ │ │ mov.w ip, #4096 @ 0x1000 │ │ │ │ sub.w ip, sp, ip │ │ │ │ str.w r0, [ip, #4088] @ 0xff8 │ │ │ │ mov r4, r1 │ │ │ │ ldr r1, [pc, #16] @ (3749e0 >::_M_default_append(unsigned int)@@Base+0xf1e1c>) │ │ │ │ add r1, pc │ │ │ │ bl 532214 │ │ │ │ bl 4ff95c │ │ │ │ ldr r3, [r0, #16] │ │ │ │ ldr.w r0, [r3, r4, lsl #2] │ │ │ │ pop {r4, pc} │ │ │ │ - strh r6, [r2, #8] │ │ │ │ + strh r6, [r3, #8] │ │ │ │ lsls r2, r1, #1 │ │ │ │ stmdb sp!, {r3, r4, r5, r6, r7, r8, r9, sl, fp, lr} │ │ │ │ mov.w ip, #4096 @ 0x1000 │ │ │ │ sub.w ip, sp, ip │ │ │ │ str.w r0, [ip, #4056] @ 0xfd8 │ │ │ │ mov r7, r1 │ │ │ │ ldr r1, [pc, #116] @ (374a6c >::_M_default_append(unsigned int)@@Base+0xf1ea8>) │ │ │ │ @@ -1017328,15 +1017328,15 @@ │ │ │ │ cmp r8, sl │ │ │ │ bne.n 374a18 >::_M_default_append(unsigned int)@@Base+0xf1e54> │ │ │ │ ldr.w r3, [fp, #16] │ │ │ │ mvn.w r8, #3 │ │ │ │ ldr.w r0, [r3, r8] │ │ │ │ ldmia.w sp!, {r3, r4, r5, r6, r7, r8, r9, sl, fp, pc} │ │ │ │ nop │ │ │ │ - strh r4, [r5, #6] │ │ │ │ + strh r4, [r6, #6] │ │ │ │ lsls r2, r1, #1 │ │ │ │ push {r3, r4, r5, r6, r7, lr} │ │ │ │ mov.w ip, #4096 @ 0x1000 │ │ │ │ sub.w ip, sp, ip │ │ │ │ str.w r0, [ip, #4072] @ 0xfe8 │ │ │ │ mov r7, r1 │ │ │ │ ldr r1, [pc, #80] @ (374ad4 >::_M_default_append(unsigned int)@@Base+0xf1f10>) │ │ │ │ @@ -1017369,19 +1017369,19 @@ │ │ │ │ ldr r0, [pc, #20] @ (374adc >::_M_default_append(unsigned int)@@Base+0xf1f18>) │ │ │ │ mov r1, r7 │ │ │ │ add r0, pc │ │ │ │ bl 17e10 │ │ │ │ mov r0, r4 │ │ │ │ pop {r3, r4, r5, r6, r7, pc} │ │ │ │ nop │ │ │ │ - strh r2, [r4, #2] │ │ │ │ + strh r2, [r5, #2] │ │ │ │ lsls r2, r1, #1 │ │ │ │ - strh r4, [r6, #28] │ │ │ │ + strh r4, [r7, #28] │ │ │ │ lsls r2, r1, #1 │ │ │ │ - strh r0, [r3, #36] @ 0x24 │ │ │ │ + strh r0, [r4, #36] @ 0x24 │ │ │ │ lsls r2, r1, #1 │ │ │ │ push {r4, lr} │ │ │ │ mov.w ip, #4096 @ 0x1000 │ │ │ │ sub.w ip, sp, ip │ │ │ │ str.w r0, [ip, #4088] @ 0xff8 │ │ │ │ mov r4, r1 │ │ │ │ ldr r1, [pc, #20] @ (374b08 >::_M_default_append(unsigned int)@@Base+0xf1f44>) │ │ │ │ @@ -1017389,15 +1017389,15 @@ │ │ │ │ bl 532214 │ │ │ │ bl 4ff95c │ │ │ │ ldr r3, [r0, #20] │ │ │ │ ldr.w r3, [r3, r4, lsl #2] │ │ │ │ ldr r0, [r3, #0] │ │ │ │ pop {r4, pc} │ │ │ │ nop │ │ │ │ - ldrb r2, [r6, #31] │ │ │ │ + ldrb r2, [r7, #31] │ │ │ │ lsls r2, r1, #1 │ │ │ │ push {r4, lr} │ │ │ │ mov.w ip, #4096 @ 0x1000 │ │ │ │ sub.w ip, sp, ip │ │ │ │ str.w r0, [ip, #4088] @ 0xff8 │ │ │ │ mov r4, r1 │ │ │ │ ldr r1, [pc, #20] @ (374b34 >::_M_default_append(unsigned int)@@Base+0xf1f70>) │ │ │ │ @@ -1017405,15 +1017405,15 @@ │ │ │ │ bl 532214 │ │ │ │ bl 4ff95c │ │ │ │ ldr r3, [r0, #20] │ │ │ │ ldr.w r3, [r3, r4, lsl #2] │ │ │ │ ldr r0, [r3, #4] │ │ │ │ pop {r4, pc} │ │ │ │ nop │ │ │ │ - ldrb r6, [r0, #31] │ │ │ │ + ldrb r6, [r1, #31] │ │ │ │ lsls r2, r1, #1 │ │ │ │ push {r4, lr} │ │ │ │ mov.w ip, #4096 @ 0x1000 │ │ │ │ sub.w ip, sp, ip │ │ │ │ str.w r0, [ip, #4088] @ 0xff8 │ │ │ │ mov r4, r1 │ │ │ │ ldr r1, [pc, #20] @ (374b60 >::_M_default_append(unsigned int)@@Base+0xf1f9c>) │ │ │ │ @@ -1017421,15 +1017421,15 @@ │ │ │ │ bl 532214 │ │ │ │ bl 4ff95c │ │ │ │ ldr r3, [r0, #20] │ │ │ │ ldr.w r3, [r3, r4, lsl #2] │ │ │ │ ldr r0, [r3, #16] │ │ │ │ pop {r4, pc} │ │ │ │ nop │ │ │ │ - ldrb r2, [r3, #30] │ │ │ │ + ldrb r2, [r4, #30] │ │ │ │ lsls r2, r1, #1 │ │ │ │ push {r4, lr} │ │ │ │ mov.w ip, #4096 @ 0x1000 │ │ │ │ sub.w ip, sp, ip │ │ │ │ str.w r0, [ip, #4088] @ 0xff8 │ │ │ │ mov r4, r1 │ │ │ │ ldr r1, [pc, #20] @ (374b8c >::_M_default_append(unsigned int)@@Base+0xf1fc8>) │ │ │ │ @@ -1017437,15 +1017437,15 @@ │ │ │ │ bl 532214 │ │ │ │ bl 4ff95c │ │ │ │ ldr r3, [r0, #20] │ │ │ │ ldr.w r3, [r3, r4, lsl #2] │ │ │ │ ldr r0, [r3, #20] │ │ │ │ pop {r4, pc} │ │ │ │ nop │ │ │ │ - ldrb r6, [r5, #29] │ │ │ │ + ldrb r6, [r6, #29] │ │ │ │ lsls r2, r1, #1 │ │ │ │ push {r4, r5, lr} │ │ │ │ mov.w ip, #4096 @ 0x1000 │ │ │ │ sub.w ip, sp, ip │ │ │ │ str.w r0, [ip, #4000] @ 0xfa0 │ │ │ │ sub sp, #84 @ 0x54 │ │ │ │ mov r4, r0 │ │ │ │ @@ -1017519,21 +1017519,21 @@ │ │ │ │ bl 17c90 │ │ │ │ ldr r0, [pc, #24] @ (374c58 >::_M_default_append(unsigned int)@@Base+0xf2094>) │ │ │ │ add r0, pc │ │ │ │ bl 17e10 │ │ │ │ mvn.w r3, #2 │ │ │ │ b.n 374c0a >::_M_default_append(unsigned int)@@Base+0xf2046> │ │ │ │ nop │ │ │ │ - strh r6, [r3, #28] │ │ │ │ + strh r6, [r4, #28] │ │ │ │ lsls r2, r1, #1 │ │ │ │ - asrs r2, r2, #7 │ │ │ │ + asrs r2, r3, #7 │ │ │ │ lsls r7, r0, #1 │ │ │ │ - strh r0, [r0, #28] │ │ │ │ + strh r0, [r1, #28] │ │ │ │ lsls r2, r1, #1 │ │ │ │ - strh r2, [r2, #28] │ │ │ │ + strh r2, [r3, #28] │ │ │ │ lsls r2, r1, #1 │ │ │ │ push {lr} │ │ │ │ mov.w ip, #4096 @ 0x1000 │ │ │ │ sub.w ip, sp, ip │ │ │ │ str.w r0, [ip, #4080] @ 0xff0 │ │ │ │ sub sp, #12 │ │ │ │ bl 35d2b8 >::_M_default_append(unsigned int)@@Base+0xda6f4> │ │ │ │ @@ -1017553,17 +1017553,17 @@ │ │ │ │ ldr r1, [sp, #4] │ │ │ │ add r0, pc │ │ │ │ bl 17e10 │ │ │ │ ldr r3, [sp, #4] │ │ │ │ mov r0, r3 │ │ │ │ add sp, #12 │ │ │ │ pop {pc} │ │ │ │ - strh r2, [r6, #24] │ │ │ │ + strh r2, [r7, #24] │ │ │ │ lsls r2, r1, #1 │ │ │ │ - asrs r6, r4, #5 │ │ │ │ + asrs r6, r5, #5 │ │ │ │ lsls r7, r0, #1 │ │ │ │ push {r4, r5, lr} │ │ │ │ mov.w ip, #4096 @ 0x1000 │ │ │ │ sub.w ip, sp, ip │ │ │ │ str.w r0, [ip, #4064] @ 0xfe0 │ │ │ │ ldr r2, [pc, #244] @ (374da8 >::_M_default_append(unsigned int)@@Base+0xf21e4>) │ │ │ │ sub sp, #20 │ │ │ │ @@ -1017669,43 +1017669,43 @@ │ │ │ │ bl 17e10 │ │ │ │ b.n 374d06 >::_M_default_append(unsigned int)@@Base+0xf2142> │ │ │ │ blx 1172c <__stack_chk_fail@plt> │ │ │ │ ldr r5, [sp, #328] @ 0x148 │ │ │ │ lsls r2, r2, #1 │ │ │ │ asrs r0, r7, #6 │ │ │ │ movs r0, r0 │ │ │ │ - ldr r4, [pc, #248] @ (374eac >::_M_default_append(unsigned int)@@Base+0xf22e8>) │ │ │ │ + ldr r4, [pc, #280] @ (374ecc >::_M_default_append(unsigned int)@@Base+0xf2308>) │ │ │ │ lsls r2, r1, #1 │ │ │ │ - strh r0, [r6, #26] │ │ │ │ + strh r0, [r7, #26] │ │ │ │ lsls r2, r1, #1 │ │ │ │ - strh r2, [r6, #24] │ │ │ │ + strh r2, [r7, #24] │ │ │ │ lsls r2, r1, #1 │ │ │ │ - strh r4, [r3, #26] │ │ │ │ + strh r4, [r4, #26] │ │ │ │ lsls r2, r1, #1 │ │ │ │ - strh r0, [r0, #22] │ │ │ │ + strh r0, [r1, #22] │ │ │ │ lsls r2, r1, #1 │ │ │ │ - asrs r4, r6, #3 │ │ │ │ + asrs r4, r7, #3 │ │ │ │ lsls r7, r0, #1 │ │ │ │ ldr r5, [sp, #8] │ │ │ │ lsls r2, r2, #1 │ │ │ │ lsls r1, r0, #3 │ │ │ │ movs r0, r0 │ │ │ │ - strh r0, [r7, #18] │ │ │ │ + strh r0, [r0, #20] │ │ │ │ lsls r2, r1, #1 │ │ │ │ - asrs r4, r5, #2 │ │ │ │ + asrs r4, r6, #2 │ │ │ │ lsls r7, r0, #1 │ │ │ │ vmaxnm.f32 , , │ │ │ │ - strh r6, [r1, #18] │ │ │ │ + strh r6, [r2, #18] │ │ │ │ lsls r2, r1, #1 │ │ │ │ - asrs r2, r0, #2 │ │ │ │ + asrs r2, r1, #2 │ │ │ │ lsls r7, r0, #1 │ │ │ │ mcr2 15, 0, pc, cr13, cr15, {7} @ │ │ │ │ - strh r4, [r4, #16] │ │ │ │ + strh r4, [r5, #16] │ │ │ │ lsls r2, r1, #1 │ │ │ │ - asrs r0, r3, #1 │ │ │ │ + asrs r0, r4, #1 │ │ │ │ lsls r7, r0, #1 │ │ │ │ push {lr} │ │ │ │ mov.w ip, #4096 @ 0x1000 │ │ │ │ sub.w ip, sp, ip │ │ │ │ str.w r0, [ip, #4080] @ 0xff0 │ │ │ │ sub sp, #12 │ │ │ │ bl 374ca4 >::_M_default_append(unsigned int)@@Base+0xf20e0> │ │ │ │ @@ -1017725,17 +1017725,17 @@ │ │ │ │ ldr r1, [sp, #4] │ │ │ │ add r0, pc │ │ │ │ bl 17e10 │ │ │ │ ldr r3, [sp, #4] │ │ │ │ mov r0, r3 │ │ │ │ add sp, #12 │ │ │ │ pop {pc} │ │ │ │ - strh r6, [r3, #12] │ │ │ │ + strh r6, [r4, #12] │ │ │ │ lsls r2, r1, #1 │ │ │ │ - lsrs r2, r2, #31 │ │ │ │ + lsrs r2, r3, #31 │ │ │ │ lsls r7, r0, #1 │ │ │ │ stmdb sp!, {r4, r5, r6, r7, r8, r9, sl, fp, lr} │ │ │ │ mov.w ip, #4096 @ 0x1000 │ │ │ │ sub.w ip, sp, ip │ │ │ │ str.w r0, [ip] │ │ │ │ sub.w ip, ip, #4096 @ 0x1000 │ │ │ │ str.w r0, [ip, #2960] @ 0xb90 │ │ │ │ @@ -1018399,117 +1018399,117 @@ │ │ │ │ ldr r0, [pc, #228] @ (375638 >::_M_default_append(unsigned int)@@Base+0xf2a74>) │ │ │ │ add r0, pc │ │ │ │ bl 17e10 │ │ │ │ b.n 375474 >::_M_default_append(unsigned int)@@Base+0xf28b0> │ │ │ │ blx 1172c <__stack_chk_fail@plt> │ │ │ │ ldr r3, [sp, #696] @ 0x2b8 │ │ │ │ lsls r2, r2, #1 │ │ │ │ - strh r4, [r4, #14] │ │ │ │ + strh r4, [r5, #14] │ │ │ │ lsls r2, r1, #1 │ │ │ │ asrs r0, r7, #6 │ │ │ │ movs r0, r0 │ │ │ │ - strh r2, [r3, #12] │ │ │ │ + strh r2, [r4, #12] │ │ │ │ lsls r2, r1, #1 │ │ │ │ - strh r2, [r0, #12] │ │ │ │ + strh r2, [r1, #12] │ │ │ │ lsls r2, r1, #1 │ │ │ │ - ldrb r6, [r3, #8] │ │ │ │ + ldrb r6, [r4, #8] │ │ │ │ lsls r2, r1, #1 │ │ │ │ - strh r2, [r4, #10] │ │ │ │ + strh r2, [r5, #10] │ │ │ │ lsls r2, r1, #1 │ │ │ │ - strh r0, [r4, #10] │ │ │ │ + strh r0, [r5, #10] │ │ │ │ lsls r2, r1, #1 │ │ │ │ - orr.w r0, r6, #13172736 @ 0xc90000 │ │ │ │ - strh r0, [r2, #4] │ │ │ │ + orr.w r0, lr, #13172736 @ 0xc90000 │ │ │ │ + strh r0, [r3, #4] │ │ │ │ lsls r2, r1, #1 │ │ │ │ - lsrs r6, r1, #24 │ │ │ │ + lsrs r6, r2, #24 │ │ │ │ lsls r7, r0, #1 │ │ │ │ ldr r2, [sp, #72] @ 0x48 │ │ │ │ lsls r2, r2, #1 │ │ │ │ - and.w r0, sl, #13172736 @ 0xc90000 │ │ │ │ - @ instruction: 0xf3e00049 │ │ │ │ - strh r4, [r3, #0] │ │ │ │ + ands.w r0, r2, #13172736 @ 0xc90000 │ │ │ │ + @ instruction: 0xf3e80049 │ │ │ │ + strh r4, [r4, #0] │ │ │ │ lsls r2, r1, #1 │ │ │ │ - lsrs r2, r3, #22 │ │ │ │ + lsrs r2, r4, #22 │ │ │ │ lsls r7, r0, #1 │ │ │ │ - ldrb r4, [r7, #31] │ │ │ │ + strh r4, [r0, #0] │ │ │ │ lsls r2, r1, #1 │ │ │ │ - lsrs r2, r7, #21 │ │ │ │ + lsrs r2, r0, #22 │ │ │ │ lsls r7, r0, #1 │ │ │ │ - ldrb r6, [r3, #31] │ │ │ │ + ldrb r6, [r4, #31] │ │ │ │ lsls r2, r1, #1 │ │ │ │ - lsrs r4, r3, #21 │ │ │ │ + lsrs r4, r4, #21 │ │ │ │ lsls r7, r0, #1 │ │ │ │ - @ instruction: 0xf3940049 │ │ │ │ - strh r6, [r1, #2] │ │ │ │ + @ instruction: 0xf39c0049 │ │ │ │ + strh r6, [r2, #2] │ │ │ │ lsls r2, r1, #1 │ │ │ │ - ldrb r0, [r4, #30] │ │ │ │ + ldrb r0, [r5, #30] │ │ │ │ lsls r2, r1, #1 │ │ │ │ - ldrb r4, [r7, #27] │ │ │ │ + ldrb r4, [r0, #28] │ │ │ │ lsls r2, r1, #1 │ │ │ │ - lsrs r2, r7, #17 │ │ │ │ + lsrs r2, r0, #18 │ │ │ │ lsls r7, r0, #1 │ │ │ │ - ldrb r4, [r2, #29] │ │ │ │ + ldrb r4, [r3, #29] │ │ │ │ lsls r2, r1, #1 │ │ │ │ - ldrb r0, [r2, #28] │ │ │ │ + ldrb r0, [r3, #28] │ │ │ │ lsls r2, r1, #1 │ │ │ │ - ldrb r6, [r6, #24] │ │ │ │ + ldrb r6, [r7, #24] │ │ │ │ lsls r2, r1, #1 │ │ │ │ - ldrb r6, [r4, #23] │ │ │ │ + ldrb r6, [r5, #23] │ │ │ │ lsls r2, r1, #1 │ │ │ │ - ldrb r6, [r5, #21] │ │ │ │ + ldrb r6, [r6, #21] │ │ │ │ lsls r2, r1, #1 │ │ │ │ - ldrb r4, [r1, #19] │ │ │ │ + ldrb r4, [r2, #19] │ │ │ │ lsls r2, r1, #1 │ │ │ │ - lsrs r4, r1, #9 │ │ │ │ + lsrs r4, r2, #9 │ │ │ │ lsls r7, r0, #1 │ │ │ │ - ldrb r0, [r6, #20] │ │ │ │ + ldrb r0, [r7, #20] │ │ │ │ lsls r2, r1, #1 │ │ │ │ - ldrb r0, [r1, #18] │ │ │ │ + ldrb r0, [r2, #18] │ │ │ │ lsls r2, r1, #1 │ │ │ │ - lsrs r6, r0, #8 │ │ │ │ + lsrs r6, r1, #8 │ │ │ │ lsls r7, r0, #1 │ │ │ │ - ldrb r6, [r7, #16] │ │ │ │ + ldrb r6, [r0, #17] │ │ │ │ lsls r2, r1, #1 │ │ │ │ - lsrs r6, r7, #6 │ │ │ │ + lsrs r6, r0, #7 │ │ │ │ lsls r7, r0, #1 │ │ │ │ - ldrb r0, [r4, #16] │ │ │ │ + ldrb r0, [r5, #16] │ │ │ │ lsls r2, r1, #1 │ │ │ │ - lsrs r6, r3, #6 │ │ │ │ + lsrs r6, r4, #6 │ │ │ │ lsls r7, r0, #1 │ │ │ │ - ldrb r4, [r0, #16] │ │ │ │ + ldrb r4, [r1, #16] │ │ │ │ lsls r2, r1, #1 │ │ │ │ - ldrb r2, [r4, #16] │ │ │ │ + ldrb r2, [r5, #16] │ │ │ │ lsls r2, r1, #1 │ │ │ │ - ldrb r0, [r5, #15] │ │ │ │ + ldrb r0, [r6, #15] │ │ │ │ lsls r2, r1, #1 │ │ │ │ - lsrs r0, r5, #5 │ │ │ │ + lsrs r0, r6, #5 │ │ │ │ lsls r7, r0, #1 │ │ │ │ - ldrb r2, [r5, #18] │ │ │ │ + ldrb r2, [r6, #18] │ │ │ │ lsls r2, r1, #1 │ │ │ │ - ldrb r2, [r2, #18] │ │ │ │ + ldrb r2, [r3, #18] │ │ │ │ lsls r2, r1, #1 │ │ │ │ - ldrb r6, [r3, #14] │ │ │ │ + ldrb r6, [r4, #14] │ │ │ │ lsls r2, r1, #1 │ │ │ │ - lsrs r4, r3, #4 │ │ │ │ + lsrs r4, r4, #4 │ │ │ │ lsls r7, r0, #1 │ │ │ │ - ldrb r4, [r5, #17] │ │ │ │ + ldrb r4, [r6, #17] │ │ │ │ lsls r2, r1, #1 │ │ │ │ - ldrb r4, [r0, #18] │ │ │ │ + ldrb r4, [r1, #18] │ │ │ │ lsls r2, r1, #1 │ │ │ │ - ldrb r4, [r4, #13] │ │ │ │ + ldrb r4, [r5, #13] │ │ │ │ lsls r2, r1, #1 │ │ │ │ - lsrs r2, r4, #3 │ │ │ │ + lsrs r2, r5, #3 │ │ │ │ lsls r7, r0, #1 │ │ │ │ - ldrb r2, [r7, #12] │ │ │ │ + ldrb r2, [r0, #13] │ │ │ │ lsls r2, r1, #1 │ │ │ │ - ldrb r4, [r6, #13] │ │ │ │ + ldrb r4, [r7, #13] │ │ │ │ lsls r2, r1, #1 │ │ │ │ - ldrb r6, [r3, #12] │ │ │ │ + ldrb r6, [r4, #12] │ │ │ │ lsls r2, r1, #1 │ │ │ │ - ldrb r4, [r7, #12] │ │ │ │ + ldrb r4, [r0, #13] │ │ │ │ lsls r2, r1, #1 │ │ │ │ stmdb sp!, {r4, r5, r6, r7, r8, r9, sl, fp, lr} │ │ │ │ mov.w ip, #4096 @ 0x1000 │ │ │ │ vpush {d8-d10} │ │ │ │ sub.w ip, sp, ip │ │ │ │ str.w r0, [ip, #3936] @ 0xf60 │ │ │ │ mov r7, r2 │ │ │ │ @@ -1018825,29 +1018825,29 @@ │ │ │ │ add r2, pc, #540 @ (adr r2, 375bc0 >::_M_default_append(unsigned int)@@Base+0xf2ffc>) │ │ │ │ cmp r6, r5 │ │ │ │ strb r5, [r7, r1] │ │ │ │ str r3, [sp, #720] @ 0x2d0 │ │ │ │ lsls r2, r2, #1 │ │ │ │ asrs r0, r7, #6 │ │ │ │ movs r0, r0 │ │ │ │ - ldrb r4, [r5, #4] │ │ │ │ + ldrb r4, [r6, #4] │ │ │ │ lsls r2, r1, #1 │ │ │ │ - lsls r4, r5, #26 │ │ │ │ + lsls r4, r6, #26 │ │ │ │ lsls r7, r0, #1 │ │ │ │ - ldrb r2, [r2, #4] │ │ │ │ + ldrb r2, [r3, #4] │ │ │ │ lsls r2, r1, #1 │ │ │ │ - lsls r2, r2, #26 │ │ │ │ + lsls r2, r3, #26 │ │ │ │ lsls r7, r0, #1 │ │ │ │ str r2, [sp, #640] @ 0x280 │ │ │ │ lsls r2, r2, #1 │ │ │ │ - ldrb r2, [r2, #5] │ │ │ │ + ldrb r2, [r3, #5] │ │ │ │ lsls r2, r1, #1 │ │ │ │ - ldrb r0, [r4, #2] │ │ │ │ + ldrb r0, [r5, #2] │ │ │ │ lsls r2, r1, #1 │ │ │ │ - ldrb r4, [r6, #0] │ │ │ │ + ldrb r4, [r7, #0] │ │ │ │ lsls r2, r1, #1 │ │ │ │ ldr r3, [sp, #36] @ 0x24 │ │ │ │ movs r1, #1 │ │ │ │ str.w r0, [r3, fp, lsl #2] │ │ │ │ mov r0, r4 │ │ │ │ blx 11c54 │ │ │ │ str.w r0, [r8, fp, lsl #2] │ │ │ │ @@ -1019601,133 +1019601,133 @@ │ │ │ │ nop │ │ │ │ nop.w │ │ │ │ b.n 375bf6 >::_M_default_append(unsigned int)@@Base+0xf3032> │ │ │ │ asrs r6, r4, #20 │ │ │ │ ldmia r3, {r0, r1, r3, r4, r5, r6} │ │ │ │ subs r7, #219 @ 0xdb │ │ │ │ ... │ │ │ │ - strb r6, [r5, #26] │ │ │ │ + strb r6, [r6, #26] │ │ │ │ lsls r2, r1, #1 │ │ │ │ - strb r2, [r2, #23] │ │ │ │ + strb r2, [r3, #23] │ │ │ │ lsls r2, r1, #1 │ │ │ │ - lsls r6, r1, #13 │ │ │ │ + lsls r6, r2, #13 │ │ │ │ lsls r7, r0, #1 │ │ │ │ - strb r0, [r0, #24] │ │ │ │ + strb r0, [r1, #24] │ │ │ │ lsls r2, r1, #1 │ │ │ │ - strb r4, [r4, #20] │ │ │ │ + strb r4, [r5, #20] │ │ │ │ lsls r2, r1, #1 │ │ │ │ - lsls r0, r4, #10 │ │ │ │ + lsls r0, r5, #10 │ │ │ │ lsls r7, r0, #1 │ │ │ │ - strb r4, [r3, #19] │ │ │ │ + strb r4, [r4, #19] │ │ │ │ lsls r2, r1, #1 │ │ │ │ - lsls r2, r3, #9 │ │ │ │ + lsls r2, r4, #9 │ │ │ │ lsls r7, r0, #1 │ │ │ │ - strb r6, [r1, #21] │ │ │ │ + strb r6, [r2, #21] │ │ │ │ lsls r2, r1, #1 │ │ │ │ - strb r2, [r3, #17] │ │ │ │ + strb r2, [r4, #17] │ │ │ │ lsls r2, r1, #1 │ │ │ │ - lsls r6, r2, #7 │ │ │ │ + lsls r6, r3, #7 │ │ │ │ lsls r7, r0, #1 │ │ │ │ - strb r0, [r7, #16] │ │ │ │ + strb r0, [r0, #17] │ │ │ │ lsls r2, r1, #1 │ │ │ │ - lsls r4, r6, #6 │ │ │ │ + lsls r4, r7, #6 │ │ │ │ lsls r7, r0, #1 │ │ │ │ - strb r2, [r3, #16] │ │ │ │ + strb r2, [r4, #16] │ │ │ │ lsls r2, r1, #1 │ │ │ │ - lsls r6, r2, #6 │ │ │ │ + lsls r6, r3, #6 │ │ │ │ lsls r7, r0, #1 │ │ │ │ - strb r0, [r7, #15] │ │ │ │ + strb r0, [r0, #16] │ │ │ │ lsls r2, r1, #1 │ │ │ │ - strb r4, [r4, #20] │ │ │ │ + strb r4, [r5, #20] │ │ │ │ lsls r2, r1, #1 │ │ │ │ - strb r4, [r5, #16] │ │ │ │ + strb r4, [r6, #16] │ │ │ │ lsls r2, r1, #1 │ │ │ │ - strb r2, [r1, #10] │ │ │ │ + strb r2, [r2, #10] │ │ │ │ lsls r2, r1, #1 │ │ │ │ - movs r0, r1 │ │ │ │ + movs r0, r2 │ │ │ │ lsls r7, r0, #1 │ │ │ │ - strb r6, [r2, #9] │ │ │ │ + strb r6, [r3, #9] │ │ │ │ lsls r2, r1, #1 │ │ │ │ - vmla.i16 q8, q2, d6[0] │ │ │ │ - strb r2, [r4, #8] │ │ │ │ + vmla.i16 q8, q6, d6[0] │ │ │ │ + strb r2, [r5, #8] │ │ │ │ lsls r2, r1, #1 │ │ │ │ - vmla.i32 q0, q1, d6[0] │ │ │ │ - strb r0, [r6, #7] │ │ │ │ + vmla.i32 q0, q5, d6[0] │ │ │ │ + strb r0, [r7, #7] │ │ │ │ lsls r2, r1, #1 │ │ │ │ - vhadd.u q8, q0, q3 │ │ │ │ - strb r6, [r7, #6] │ │ │ │ + vhadd.u q8, q4, q3 │ │ │ │ + strb r6, [r0, #7] │ │ │ │ lsls r2, r1, #1 │ │ │ │ - vhadd.u q0, q7, q3 │ │ │ │ - strb r6, [r7, #5] │ │ │ │ + vhadd.u8 q8, q3, q3 │ │ │ │ + strb r6, [r0, #6] │ │ │ │ lsls r2, r1, #1 │ │ │ │ - cdp2 0, 15, cr0, cr14, cr6, {2} │ │ │ │ - strb r0, [r1, #5] │ │ │ │ + vhadd.u8 q0, q3, q3 │ │ │ │ + strb r0, [r2, #5] │ │ │ │ lsls r2, r1, #1 │ │ │ │ - cdp2 0, 12, cr0, cr8, cr6, {2} │ │ │ │ - strb r6, [r2, #4] │ │ │ │ + cdp2 0, 13, cr0, cr0, cr6, {2} │ │ │ │ + strb r6, [r3, #4] │ │ │ │ lsls r2, r1, #1 │ │ │ │ - cdp2 0, 9, cr0, cr6, cr6, {2} │ │ │ │ - strb r4, [r3, #3] │ │ │ │ + cdp2 0, 9, cr0, cr14, cr6, {2} │ │ │ │ + strb r4, [r4, #3] │ │ │ │ lsls r2, r1, #1 │ │ │ │ - cdp2 0, 5, cr0, cr12, cr6, {2} │ │ │ │ - strb r6, [r7, #2] │ │ │ │ + cdp2 0, 6, cr0, cr4, cr6, {2} │ │ │ │ + strb r6, [r0, #3] │ │ │ │ lsls r2, r1, #1 │ │ │ │ - strb r0, [r2, #8] │ │ │ │ + strb r0, [r3, #8] │ │ │ │ lsls r2, r1, #1 │ │ │ │ - strb r0, [r4, #2] │ │ │ │ + strb r0, [r5, #2] │ │ │ │ lsls r2, r1, #1 │ │ │ │ - cdp2 0, 1, cr0, cr14, cr6, {2} │ │ │ │ - strb r2, [r4, #1] │ │ │ │ + cdp2 0, 2, cr0, cr6, cr6, {2} │ │ │ │ + strb r2, [r5, #1] │ │ │ │ lsls r2, r1, #1 │ │ │ │ - stc2l 0, cr0, [r2, #280]! @ 0x118 │ │ │ │ - strb r0, [r1, #1] │ │ │ │ + stc2l 0, cr0, [sl, #280]! @ 0x118 │ │ │ │ + strb r0, [r2, #1] │ │ │ │ lsls r2, r1, #1 │ │ │ │ - stc2l 0, cr0, [r6, #280] @ 0x118 │ │ │ │ - strb r6, [r5, #0] │ │ │ │ + stc2l 0, cr0, [lr, #280] @ 0x118 │ │ │ │ + strb r6, [r6, #0] │ │ │ │ lsls r2, r1, #1 │ │ │ │ - stc2 0, cr0, [ip, #280]! @ 0x118 │ │ │ │ - strb r4, [r2, #0] │ │ │ │ + ldc2 0, cr0, [r4, #280]! @ 0x118 │ │ │ │ + strb r4, [r3, #0] │ │ │ │ lsls r2, r1, #1 │ │ │ │ - ldc2 0, cr0, [r2, #280] @ 0x118 │ │ │ │ - ldr r6, [r6, #124] @ 0x7c │ │ │ │ + ldc2 0, cr0, [sl, #280] @ 0x118 │ │ │ │ + ldr r6, [r7, #124] @ 0x7c │ │ │ │ lsls r2, r1, #1 │ │ │ │ - ldc2l 0, cr0, [r6, #-280]! @ 0xfffffee8 │ │ │ │ - ldr r0, [r3, #124] @ 0x7c │ │ │ │ + ldc2l 0, cr0, [lr, #-280]! @ 0xfffffee8 │ │ │ │ + ldr r0, [r4, #124] @ 0x7c │ │ │ │ lsls r2, r1, #1 │ │ │ │ - ldc2l 0, cr0, [r8, #-280] @ 0xfffffee8 │ │ │ │ - ldr r4, [r7, #120] @ 0x78 │ │ │ │ + stc2l 0, cr0, [r0, #-280]! @ 0xfffffee8 │ │ │ │ + ldr r4, [r0, #124] @ 0x7c │ │ │ │ lsls r2, r1, #1 │ │ │ │ - ldc2 0, cr0, [sl, #-280]! @ 0xfffffee8 │ │ │ │ - ldr r6, [r3, #120] @ 0x78 │ │ │ │ + stc2l 0, cr0, [r2, #-280] @ 0xfffffee8 │ │ │ │ + ldr r6, [r4, #120] @ 0x78 │ │ │ │ lsls r2, r1, #1 │ │ │ │ - ldc2 0, cr0, [lr, #-280] @ 0xfffffee8 │ │ │ │ - ldr r2, [r0, #120] @ 0x78 │ │ │ │ + stc2 0, cr0, [r6, #-280]! @ 0xfffffee8 │ │ │ │ + ldr r2, [r1, #120] @ 0x78 │ │ │ │ lsls r2, r1, #1 │ │ │ │ - stc2 0, cr0, [r0, #-280] @ 0xfffffee8 │ │ │ │ - ldr r0, [r4, #116] @ 0x74 │ │ │ │ + stc2 0, cr0, [r8, #-280] @ 0xfffffee8 │ │ │ │ + ldr r0, [r5, #116] @ 0x74 │ │ │ │ lsls r2, r1, #1 │ │ │ │ - stc2l 0, cr0, [r0], #280 @ 0x118 │ │ │ │ - ldr r2, [r0, #116] @ 0x74 │ │ │ │ + stc2l 0, cr0, [r8], #280 @ 0x118 │ │ │ │ + ldr r2, [r1, #116] @ 0x74 │ │ │ │ lsls r2, r1, #1 │ │ │ │ - stc2l 0, cr0, [r2], {70} @ 0x46 │ │ │ │ - ldr r4, [r4, #112] @ 0x70 │ │ │ │ + stc2l 0, cr0, [sl], {70} @ 0x46 │ │ │ │ + ldr r4, [r5, #112] @ 0x70 │ │ │ │ lsls r2, r1, #1 │ │ │ │ - stc2 0, cr0, [r4], #280 @ 0x118 │ │ │ │ - ldr r6, [r0, #112] @ 0x70 │ │ │ │ + stc2 0, cr0, [ip], #280 @ 0x118 │ │ │ │ + ldr r6, [r1, #112] @ 0x70 │ │ │ │ lsls r2, r1, #1 │ │ │ │ - stc2 0, cr0, [r6], {70} @ 0x46 │ │ │ │ - ldr r0, [r5, #108] @ 0x6c │ │ │ │ + stc2 0, cr0, [lr], {70} @ 0x46 │ │ │ │ + ldr r0, [r6, #108] @ 0x6c │ │ │ │ lsls r2, r1, #1 │ │ │ │ - stc2l 0, cr0, [r8], #-280 @ 0xfffffee8 │ │ │ │ - ldr r2, [r1, #108] @ 0x6c │ │ │ │ + ldc2l 0, cr0, [r0], #-280 @ 0xfffffee8 │ │ │ │ + ldr r2, [r2, #108] @ 0x6c │ │ │ │ lsls r2, r1, #1 │ │ │ │ - mcrr2 0, 4, r0, sl, cr6 │ │ │ │ - ldr r4, [r5, #104] @ 0x68 │ │ │ │ + mrrc2 0, 4, r0, r2, cr6 │ │ │ │ + ldr r4, [r6, #104] @ 0x68 │ │ │ │ lsls r2, r1, #1 │ │ │ │ - stc2 0, cr0, [ip], #-280 @ 0xfffffee8 │ │ │ │ + ldc2 0, cr0, [r4], #-280 @ 0xfffffee8 │ │ │ │ │ │ │ │ 00376308 : │ │ │ │ push {r4, r5, r6, r7, lr} │ │ │ │ mov.w ip, #4096 @ 0x1000 │ │ │ │ sub.w ip, sp, ip │ │ │ │ str.w r0, [ip, #4040] @ 0xfc8 │ │ │ │ ldr r5, [pc, #252] @ (376414 ) │ │ │ │ @@ -1019839,30 +1019839,30 @@ │ │ │ │ b.n 376360 │ │ │ │ blx 1172c <__stack_chk_fail@plt> │ │ │ │ nop │ │ │ │ strh r4, [r5, #54] @ 0x36 │ │ │ │ lsls r2, r2, #1 │ │ │ │ asrs r0, r7, #6 │ │ │ │ movs r0, r0 │ │ │ │ - ldr r2, [r3, #80] @ 0x50 │ │ │ │ + ldr r2, [r4, #80] @ 0x50 │ │ │ │ lsls r2, r1, #1 │ │ │ │ - @ instruction: 0xfa9a0046 │ │ │ │ + @ instruction: 0xfaa20046 │ │ │ │ strh r0, [r5, #52] @ 0x34 │ │ │ │ lsls r2, r2, #1 │ │ │ │ - ldr r6, [r5, #100] @ 0x64 │ │ │ │ + ldr r6, [r6, #100] @ 0x64 │ │ │ │ lsls r2, r1, #1 │ │ │ │ - ldr r2, [r6, #72] @ 0x48 │ │ │ │ + ldr r2, [r7, #72] @ 0x48 │ │ │ │ lsls r2, r1, #1 │ │ │ │ - @ instruction: 0xfa320046 │ │ │ │ - ldr r0, [r1, #72] @ 0x48 │ │ │ │ + @ instruction: 0xfa3a0046 │ │ │ │ + ldr r0, [r2, #72] @ 0x48 │ │ │ │ lsls r2, r1, #1 │ │ │ │ - @ instruction: 0xfa080046 │ │ │ │ - ldr r6, [r5, #68] @ 0x44 │ │ │ │ + @ instruction: 0xfa100046 │ │ │ │ + ldr r6, [r6, #68] @ 0x44 │ │ │ │ lsls r2, r1, #1 │ │ │ │ - vld1.8 {d16[2]}, [lr], r6 │ │ │ │ + ldr??.w r0, [r6, #70] @ 0x46 │ │ │ │ │ │ │ │ 00376444 : │ │ │ │ bx lr │ │ │ │ nop │ │ │ │ │ │ │ │ 00376448 : │ │ │ │ push {r3, lr} │ │ │ │ @@ -1021075,139 +1021075,139 @@ │ │ │ │ nop │ │ │ │ strh r0, [r1, #44] @ 0x2c │ │ │ │ lsls r2, r2, #1 │ │ │ │ asrs r0, r7, #6 │ │ │ │ movs r0, r0 │ │ │ │ strh r6, [r2, #42] @ 0x2a │ │ │ │ lsls r2, r2, #1 │ │ │ │ - ldr r0, [r7, #36] @ 0x24 │ │ │ │ + ldr r0, [r0, #40] @ 0x28 │ │ │ │ lsls r2, r1, #1 │ │ │ │ - @ instruction: 0xf7f60046 │ │ │ │ - ldr r2, [r0, #32] │ │ │ │ + @ instruction: 0xf7fe0046 │ │ │ │ + ldr r2, [r1, #32] │ │ │ │ lsls r2, r1, #1 │ │ │ │ - @ instruction: 0xf7800046 │ │ │ │ - ldr r6, [r0, #24] │ │ │ │ + @ instruction: 0xf7880046 │ │ │ │ + ldr r6, [r1, #24] │ │ │ │ lsls r2, r1, #1 │ │ │ │ - @ instruction: 0xf7040046 │ │ │ │ - ldr r4, [r6, #12] │ │ │ │ + @ instruction: 0xf70c0046 │ │ │ │ + ldr r4, [r7, #12] │ │ │ │ lsls r2, r1, #1 │ │ │ │ - @ instruction: 0xf6700046 │ │ │ │ - ldr r0, [r5, #8] │ │ │ │ + @ instruction: 0xf6780046 │ │ │ │ + ldr r0, [r6, #8] │ │ │ │ lsls r2, r1, #1 │ │ │ │ - @ instruction: 0xf6240046 │ │ │ │ - ldr r4, [r5, #4] │ │ │ │ + @ instruction: 0xf62c0046 │ │ │ │ + ldr r4, [r6, #4] │ │ │ │ lsls r2, r1, #1 │ │ │ │ - @ instruction: 0xf5e80046 │ │ │ │ - ldr r2, [r6, #0] │ │ │ │ + @ instruction: 0xf5f00046 │ │ │ │ + ldr r2, [r7, #0] │ │ │ │ lsls r2, r1, #1 │ │ │ │ - sub.w r0, lr, #12976128 @ 0xc60000 │ │ │ │ - add r1, sp, #792 @ 0x318 │ │ │ │ + subs.w r0, r6, #12976128 @ 0xc60000 │ │ │ │ + add r1, sp, #824 @ 0x338 │ │ │ │ lsls r6, r0, #1 │ │ │ │ - str r6, [r5, #124] @ 0x7c │ │ │ │ + str r6, [r6, #124] @ 0x7c │ │ │ │ lsls r2, r1, #1 │ │ │ │ - sbc.w r0, ip, #12976128 @ 0xc60000 │ │ │ │ - str r2, [r2, #120] @ 0x78 │ │ │ │ + sbcs.w r0, r4, #12976128 @ 0xc60000 │ │ │ │ + str r2, [r3, #120] @ 0x78 │ │ │ │ lsls r2, r1, #1 │ │ │ │ - adds.w r0, r0, #12976128 @ 0xc60000 │ │ │ │ - str r6, [r6, #116] @ 0x74 │ │ │ │ + adds.w r0, r8, #12976128 @ 0xc60000 │ │ │ │ + str r6, [r7, #116] @ 0x74 │ │ │ │ lsls r2, r1, #1 │ │ │ │ - ldr r4, [r1, #20] │ │ │ │ + ldr r4, [r2, #20] │ │ │ │ lsls r2, r1, #1 │ │ │ │ - bne.n 3770d8 │ │ │ │ + bne.n 3770e8 │ │ │ │ lsls r6, r0, #1 │ │ │ │ - @ instruction: 0xf4d40046 │ │ │ │ - str r2, [r7, #112] @ 0x70 │ │ │ │ + @ instruction: 0xf4dc0046 │ │ │ │ + str r2, [r0, #116] @ 0x74 │ │ │ │ lsls r2, r1, #1 │ │ │ │ - ldr r0, [r3, #20] │ │ │ │ + ldr r0, [r4, #20] │ │ │ │ lsls r2, r1, #1 │ │ │ │ - bne.n 377270 │ │ │ │ + bne.n 377280 │ │ │ │ lsls r6, r0, #1 │ │ │ │ - eors.w r0, r8, #12976128 @ 0xc60000 │ │ │ │ - str r0, [r5, #108] @ 0x6c │ │ │ │ + @ instruction: 0xf4a00046 │ │ │ │ + str r0, [r6, #108] @ 0x6c │ │ │ │ lsls r2, r1, #1 │ │ │ │ - ldr r2, [r0, #8] │ │ │ │ + ldr r2, [r1, #8] │ │ │ │ lsls r2, r1, #1 │ │ │ │ - str r6, [r5, #100] @ 0x64 │ │ │ │ + str r6, [r6, #100] @ 0x64 │ │ │ │ lsls r2, r1, #1 │ │ │ │ - @ instruction: 0xf3e80046 │ │ │ │ - str r0, [r3, #92] @ 0x5c │ │ │ │ + @ instruction: 0xf3f00046 │ │ │ │ + str r0, [r4, #92] @ 0x5c │ │ │ │ lsls r2, r1, #1 │ │ │ │ - sbfx r0, lr, #1, #7 │ │ │ │ - str r4, [r5, #84] @ 0x54 │ │ │ │ + @ instruction: 0xf3560046 │ │ │ │ + str r4, [r6, #84] @ 0x54 │ │ │ │ lsls r2, r1, #1 │ │ │ │ - @ instruction: 0xf2ea0046 │ │ │ │ - str r4, [r5, #80] @ 0x50 │ │ │ │ + @ instruction: 0xf2f20046 │ │ │ │ + str r4, [r6, #80] @ 0x50 │ │ │ │ lsls r2, r1, #1 │ │ │ │ - subw r0, r8, #70 @ 0x46 │ │ │ │ - adds r2, #64 @ 0x40 │ │ │ │ + @ instruction: 0xf2b00046 │ │ │ │ + adds r2, #72 @ 0x48 │ │ │ │ lsls r1, r1, #1 │ │ │ │ - str r2, [r3, #76] @ 0x4c │ │ │ │ + str r2, [r4, #76] @ 0x4c │ │ │ │ lsls r2, r1, #1 │ │ │ │ - @ instruction: 0xf2580046 │ │ │ │ - str r6, [r3, #72] @ 0x48 │ │ │ │ + @ instruction: 0xf2600046 │ │ │ │ + str r6, [r4, #72] @ 0x48 │ │ │ │ lsls r2, r1, #1 │ │ │ │ - @ instruction: 0xf21a0046 │ │ │ │ - add r6, pc, #152 @ (adr r6, 377280 ) │ │ │ │ + @ instruction: 0xf2220046 │ │ │ │ + add r6, pc, #184 @ (adr r6, 3772a0 ) │ │ │ │ lsls r6, r0, #1 │ │ │ │ - str r6, [r1, #68] @ 0x44 │ │ │ │ + str r6, [r2, #68] @ 0x44 │ │ │ │ lsls r2, r1, #1 │ │ │ │ - rsb r0, ip, #70 @ 0x46 │ │ │ │ - adds r1, #120 @ 0x78 │ │ │ │ + rsbs r0, r4, #70 @ 0x46 │ │ │ │ + adds r1, #128 @ 0x80 │ │ │ │ lsls r1, r1, #1 │ │ │ │ - str r4, [r2, #64] @ 0x40 │ │ │ │ + str r4, [r3, #64] @ 0x40 │ │ │ │ lsls r2, r1, #1 │ │ │ │ - @ instruction: 0xf1920046 │ │ │ │ - str r2, [r5, #52] @ 0x34 │ │ │ │ + @ instruction: 0xf19a0046 │ │ │ │ + str r2, [r6, #52] @ 0x34 │ │ │ │ lsls r2, r1, #1 │ │ │ │ - @ instruction: 0xf0e40046 │ │ │ │ - str r2, [r6, #44] @ 0x2c │ │ │ │ + @ instruction: 0xf0ec0046 │ │ │ │ + str r2, [r7, #44] @ 0x2c │ │ │ │ lsls r2, r1, #1 │ │ │ │ - orns r0, r0, #70 @ 0x46 │ │ │ │ - str r2, [r2, #40] @ 0x28 │ │ │ │ + orns r0, r8, #70 @ 0x46 │ │ │ │ + str r2, [r3, #40] @ 0x28 │ │ │ │ lsls r2, r1, #1 │ │ │ │ - ands.w r0, r0, #70 @ 0x46 │ │ │ │ - str r4, [r4, #36] @ 0x24 │ │ │ │ + ands.w r0, r8, #70 @ 0x46 │ │ │ │ + str r4, [r5, #36] @ 0x24 │ │ │ │ lsls r2, r1, #1 │ │ │ │ - vmla.i32 d16, d2, d6[0] │ │ │ │ - str r6, [r4, #32] │ │ │ │ + vmla.i32 d16, d10, d6[0] │ │ │ │ + str r6, [r5, #32] │ │ │ │ lsls r2, r1, #1 │ │ │ │ - vmla.i32 d0, d6, d6[0] │ │ │ │ - str r4, [r1, #32] │ │ │ │ + vmla.i32 d0, d14, d6[0] │ │ │ │ + str r4, [r2, #32] │ │ │ │ lsls r2, r1, #1 │ │ │ │ - vmla.i d0, d12, d2[1] │ │ │ │ - str r2, [r0, #24] │ │ │ │ + vmla.i16 d0, d4, d6[0] │ │ │ │ + str r2, [r1, #24] │ │ │ │ lsls r2, r1, #1 │ │ │ │ - vhadd.s8 q0, q0, q3 │ │ │ │ - str r0, [r1, #20] │ │ │ │ + vhadd.s8 q0, q4, q3 │ │ │ │ + str r0, [r2, #20] │ │ │ │ lsls r2, r1, #1 │ │ │ │ - cdp 0, 12, cr0, cr8, cr6, {2} │ │ │ │ - str r4, [r7, #12] │ │ │ │ + cdp 0, 13, cr0, cr0, cr6, {2} │ │ │ │ + str r4, [r0, #16] │ │ │ │ lsls r2, r1, #1 │ │ │ │ - cdp 0, 7, cr0, cr12, cr6, {2} │ │ │ │ - str r4, [r3, #12] │ │ │ │ + cdp 0, 8, cr0, cr4, cr6, {2} │ │ │ │ + str r4, [r4, #12] │ │ │ │ lsls r2, r1, #1 │ │ │ │ - cdp 0, 5, cr0, cr10, cr6, {2} │ │ │ │ - str r6, [r7, #8] │ │ │ │ + cdp 0, 6, cr0, cr2, cr6, {2} │ │ │ │ + str r6, [r0, #12] │ │ │ │ lsls r2, r1, #1 │ │ │ │ - cdp 0, 3, cr0, cr14, cr6, {2} │ │ │ │ - str r4, [r3, #8] │ │ │ │ + cdp 0, 4, cr0, cr6, cr6, {2} │ │ │ │ + str r4, [r4, #8] │ │ │ │ lsls r2, r1, #1 │ │ │ │ - cdp 0, 1, cr0, cr8, cr6, {2} │ │ │ │ - str r2, [r7, #4] │ │ │ │ + cdp 0, 2, cr0, cr0, cr6, {2} │ │ │ │ + str r2, [r0, #8] │ │ │ │ lsls r2, r1, #1 │ │ │ │ - ldcl 0, cr0, [r6, #280]! @ 0x118 │ │ │ │ - str r2, [r3, #4] │ │ │ │ + ldcl 0, cr0, [lr, #280]! @ 0x118 │ │ │ │ + str r2, [r4, #4] │ │ │ │ lsls r2, r1, #1 │ │ │ │ - ldcl 0, cr0, [sl, #280] @ 0x118 │ │ │ │ - ldrsh r4, [r7, r5] │ │ │ │ + stcl 0, cr0, [r2, #280]! @ 0x118 │ │ │ │ + ldrsh r4, [r0, r6] │ │ │ │ lsls r2, r1, #1 │ │ │ │ - ldcl 0, cr0, [ip], #280 @ 0x118 │ │ │ │ - ldrsh r0, [r2, r5] │ │ │ │ + stc 0, cr0, [r4, #-280] @ 0xfffffee8 │ │ │ │ + ldrsh r0, [r3, r5] │ │ │ │ lsls r2, r1, #1 │ │ │ │ - ldcl 0, cr0, [r0], {70} @ 0x46 │ │ │ │ + ldcl 0, cr0, [r8], {70} @ 0x46 │ │ │ │ mov r5, r0 │ │ │ │ ldr r0, [pc, #432] @ (377430 ) │ │ │ │ mov.w r1, #764 @ 0x2fc │ │ │ │ mov r4, fp │ │ │ │ add r0, pc │ │ │ │ mov r6, sl │ │ │ │ adds r0, #12 │ │ │ │ @@ -1021361,35 +1021361,35 @@ │ │ │ │ vmov.f64 d8, d0 │ │ │ │ blx 12708 │ │ │ │ movs r3, #1 │ │ │ │ vmov.f64 d9, d0 │ │ │ │ str r3, [r6, #32] │ │ │ │ b.w 376532 │ │ │ │ nop │ │ │ │ - ldrb r2, [r4, r7] │ │ │ │ + ldrb r2, [r5, r7] │ │ │ │ lsls r2, r1, #1 │ │ │ │ - sbc.w r0, r0, r6, lsl #1 │ │ │ │ - ldrb r2, [r1, r6] │ │ │ │ + sbc.w r0, r8, r6, lsl #1 │ │ │ │ + ldrb r2, [r2, r6] │ │ │ │ lsls r2, r1, #1 │ │ │ │ - add.w r0, sl, r6, lsl #1 │ │ │ │ - ldrb r4, [r6, r4] │ │ │ │ + adds.w r0, r2, r6, lsl #1 │ │ │ │ + ldrb r4, [r7, r4] │ │ │ │ lsls r2, r1, #1 │ │ │ │ - @ instruction: 0xeab40046 │ │ │ │ - ldrb r0, [r0, r4] │ │ │ │ + @ instruction: 0xeabc0046 │ │ │ │ + ldrb r0, [r1, r4] │ │ │ │ lsls r2, r1, #1 │ │ │ │ - eor.w r0, r0, r6, lsl #1 │ │ │ │ - ldrb r4, [r7, r2] │ │ │ │ + eor.w r0, r8, r6, lsl #1 │ │ │ │ + ldrb r4, [r0, r3] │ │ │ │ lsls r2, r1, #1 │ │ │ │ - bics.w r0, ip, r6, lsl #1 │ │ │ │ - ldrb r6, [r1, r2] │ │ │ │ + orr.w r0, r4, r6, lsl #1 │ │ │ │ + ldrb r6, [r2, r2] │ │ │ │ lsls r2, r1, #1 │ │ │ │ - and.w r0, lr, r6, lsl #1 │ │ │ │ - ldrsh r0, [r3, r0] │ │ │ │ + ands.w r0, r6, r6, lsl #1 │ │ │ │ + ldrsh r0, [r4, r0] │ │ │ │ lsls r2, r1, #1 │ │ │ │ - ldrsh r4, [r0, r0] │ │ │ │ + ldrsh r4, [r1, r0] │ │ │ │ lsls r2, r1, #1 │ │ │ │ │ │ │ │ 00377468 : │ │ │ │ stmdb sp!, {r4, r5, r6, r7, r8, r9, sl, fp, lr} │ │ │ │ mov.w ip, #4096 @ 0x1000 │ │ │ │ vpush {d8} │ │ │ │ sub.w ip, sp, ip │ │ │ │ @@ -1021790,59 +1021790,59 @@ │ │ │ │ b.n 377632 │ │ │ │ nop │ │ │ │ ... │ │ │ │ strb r4, [r0, #22] │ │ │ │ lsls r2, r2, #1 │ │ │ │ asrs r0, r7, #6 │ │ │ │ movs r0, r0 │ │ │ │ - ldrh r0, [r4, r5] │ │ │ │ + ldrh r0, [r5, r5] │ │ │ │ lsls r2, r1, #1 │ │ │ │ - strd r0, r0, [r4], #280 @ 0x118 │ │ │ │ + strd r0, r0, [ip], #280 @ 0x118 │ │ │ │ strb r6, [r3, #19] │ │ │ │ lsls r2, r2, #1 │ │ │ │ - ldrh r4, [r2, #10] │ │ │ │ + ldrh r4, [r3, #10] │ │ │ │ lsls r5, r1, #1 │ │ │ │ - ldrh r6, [r0, r2] │ │ │ │ + ldrh r6, [r1, r2] │ │ │ │ lsls r2, r1, #1 │ │ │ │ - @ instruction: 0xe8060046 │ │ │ │ - movs r7, #160 @ 0xa0 │ │ │ │ + @ instruction: 0xe80e0046 │ │ │ │ + movs r7, #168 @ 0xa8 │ │ │ │ lsls r1, r1, #1 │ │ │ │ - ldr r0, [r7, r7] │ │ │ │ + ldrh r0, [r0, r0] │ │ │ │ lsls r2, r1, #1 │ │ │ │ - b.n 3777e0 │ │ │ │ + b.n 3777f0 │ │ │ │ lsls r6, r0, #1 │ │ │ │ - ldr r2, [r5, r6] │ │ │ │ + ldr r2, [r6, r6] │ │ │ │ lsls r2, r1, #1 │ │ │ │ - b.n 377740 │ │ │ │ + b.n 377750 │ │ │ │ lsls r6, r0, #1 │ │ │ │ - ldr r4, [r6, r4] │ │ │ │ + ldr r4, [r7, r4] │ │ │ │ lsls r2, r1, #1 │ │ │ │ - b.n 37765c │ │ │ │ + b.n 37766c │ │ │ │ lsls r6, r0, #1 │ │ │ │ - ldr r2, [r6, r3] │ │ │ │ + ldr r2, [r7, r3] │ │ │ │ lsls r2, r1, #1 │ │ │ │ - b.n 3775e0 │ │ │ │ + b.n 3775f0 │ │ │ │ lsls r6, r0, #1 │ │ │ │ - ldrh r4, [r4, r6] │ │ │ │ + ldrh r4, [r5, r6] │ │ │ │ lsls r2, r1, #1 │ │ │ │ - ldr r0, [r4, r2] │ │ │ │ + ldr r0, [r5, r2] │ │ │ │ lsls r2, r1, #1 │ │ │ │ - ldrh r6, [r7, r3] │ │ │ │ + ldrh r6, [r0, r4] │ │ │ │ lsls r2, r1, #1 │ │ │ │ - ldr r4, [r4, r1] │ │ │ │ + ldr r4, [r5, r1] │ │ │ │ lsls r2, r1, #1 │ │ │ │ - ldrh r2, [r6, r3] │ │ │ │ + ldrh r2, [r7, r3] │ │ │ │ lsls r2, r1, #1 │ │ │ │ - ldr r6, [r7, r0] │ │ │ │ + ldr r6, [r0, r1] │ │ │ │ lsls r2, r1, #1 │ │ │ │ - ldrh r0, [r3, r2] │ │ │ │ + ldrh r0, [r4, r2] │ │ │ │ lsls r2, r1, #1 │ │ │ │ - b.n 37741c │ │ │ │ + b.n 37742c │ │ │ │ lsls r6, r0, #1 │ │ │ │ - ldr r1, [sp, #632] @ 0x278 │ │ │ │ + ldr r1, [sp, #664] @ 0x298 │ │ │ │ lsls r6, r0, #1 │ │ │ │ ldr r3, [pc, #556] @ (377b50 ) │ │ │ │ movw r1, #1137 @ 0x471 │ │ │ │ add r3, pc │ │ │ │ adds r3, #12 │ │ │ │ str r3, [sp, #40] @ 0x28 │ │ │ │ mov r0, r3 │ │ │ │ @@ -1022049,57 +1022049,57 @@ │ │ │ │ ldr r0, [sp, #36] @ 0x24 │ │ │ │ blx 12708 │ │ │ │ ldr r0, [sp, #72] @ 0x48 │ │ │ │ bl 4fc7e0 │ │ │ │ b.n 377ab6 │ │ │ │ blx 1172c <__stack_chk_fail@plt> │ │ │ │ ... │ │ │ │ - ldrsb r2, [r0, r5] │ │ │ │ + ldrsb r2, [r1, r5] │ │ │ │ lsls r2, r1, #1 │ │ │ │ - ldr r4, [r1, r7] │ │ │ │ + ldr r4, [r2, r7] │ │ │ │ lsls r2, r1, #1 │ │ │ │ - b.n 377470 │ │ │ │ + b.n 377480 │ │ │ │ lsls r6, r0, #1 │ │ │ │ - ldrsb r2, [r2, r3] │ │ │ │ + ldrsb r2, [r3, r3] │ │ │ │ lsls r2, r1, #1 │ │ │ │ - b.n 377408 │ │ │ │ + b.n 377418 │ │ │ │ lsls r6, r0, #1 │ │ │ │ - ldrsb r4, [r6, r2] │ │ │ │ + ldrsb r4, [r7, r2] │ │ │ │ lsls r2, r1, #1 │ │ │ │ - b.n 3773d4 │ │ │ │ + b.n 3773e4 │ │ │ │ lsls r6, r0, #1 │ │ │ │ - ldrsb r6, [r2, r2] │ │ │ │ + ldrsb r6, [r3, r2] │ │ │ │ lsls r2, r1, #1 │ │ │ │ - b.n 3773a0 │ │ │ │ + b.n 3773b0 │ │ │ │ lsls r6, r0, #1 │ │ │ │ - ldr r0, [sp, #224] @ 0xe0 │ │ │ │ + ldr r0, [sp, #256] @ 0x100 │ │ │ │ lsls r6, r0, #1 │ │ │ │ - ldrsb r2, [r4, r1] │ │ │ │ + ldrsb r2, [r5, r1] │ │ │ │ lsls r2, r1, #1 │ │ │ │ - b.n 378344 │ │ │ │ + b.n 378354 │ │ │ │ lsls r6, r0, #1 │ │ │ │ - movs r3, #144 @ 0x90 │ │ │ │ + movs r3, #152 @ 0x98 │ │ │ │ lsls r1, r1, #1 │ │ │ │ - ldrsb r6, [r5, r0] │ │ │ │ + ldrsb r6, [r6, r0] │ │ │ │ lsls r2, r1, #1 │ │ │ │ - b.n 3782e8 │ │ │ │ + b.n 3782f8 │ │ │ │ lsls r6, r0, #1 │ │ │ │ - strb r4, [r0, r7] │ │ │ │ + strb r4, [r1, r7] │ │ │ │ lsls r2, r1, #1 │ │ │ │ - b.n 37821c │ │ │ │ + b.n 37822c │ │ │ │ lsls r6, r0, #1 │ │ │ │ - strb r0, [r3, r6] │ │ │ │ + strb r0, [r4, r6] │ │ │ │ lsls r2, r1, #1 │ │ │ │ - b.n 3781cc │ │ │ │ + b.n 3781dc │ │ │ │ lsls r6, r0, #1 │ │ │ │ - strb r4, [r4, r5] │ │ │ │ + strb r4, [r5, r5] │ │ │ │ lsls r2, r1, #1 │ │ │ │ - b.n 37816c │ │ │ │ + b.n 37817c │ │ │ │ lsls r6, r0, #1 │ │ │ │ - ldr r6, [r2, r1] │ │ │ │ + ldr r6, [r3, r1] │ │ │ │ lsls r2, r1, #1 │ │ │ │ │ │ │ │ 00377ba8 : │ │ │ │ stmdb sp!, {r4, r5, r6, r7, r8, r9, lr} │ │ │ │ mov.w ip, #4096 @ 0x1000 │ │ │ │ sub.w ip, sp, ip │ │ │ │ str.w r0, [ip, #3992] @ 0xf98 │ │ │ │ @@ -1022388,57 +1022388,57 @@ │ │ │ │ nop │ │ │ │ ldr r4, [r1, #100] @ 0x64 │ │ │ │ lsls r2, r2, #1 │ │ │ │ asrs r0, r7, #6 │ │ │ │ movs r0, r0 │ │ │ │ ldr r2, [r5, #96] @ 0x60 │ │ │ │ lsls r2, r2, #1 │ │ │ │ - strb r6, [r7, r0] │ │ │ │ + strb r6, [r0, r1] │ │ │ │ lsls r2, r1, #1 │ │ │ │ - ldrsb r2, [r1, r7] │ │ │ │ + ldrsb r2, [r2, r7] │ │ │ │ lsls r2, r1, #1 │ │ │ │ - strb r6, [r3, r0] │ │ │ │ + strb r6, [r4, r0] │ │ │ │ lsls r2, r1, #1 │ │ │ │ - ldrsb r6, [r6, r5] │ │ │ │ + ldrsb r6, [r7, r5] │ │ │ │ lsls r2, r1, #1 │ │ │ │ - bkpt 0x004c │ │ │ │ + bkpt 0x0054 │ │ │ │ lsls r6, r0, #1 │ │ │ │ - b.n 3781a4 │ │ │ │ + b.n 3781b4 │ │ │ │ lsls r6, r0, #1 │ │ │ │ - strh r6, [r3, r5] │ │ │ │ + strh r6, [r4, r5] │ │ │ │ lsls r2, r1, #1 │ │ │ │ - b.n 378064 │ │ │ │ + b.n 378074 │ │ │ │ lsls r6, r0, #1 │ │ │ │ - strh r4, [r7, r2] │ │ │ │ + strh r4, [r0, r3] │ │ │ │ lsls r2, r1, #1 │ │ │ │ - b.n 377f28 │ │ │ │ + b.n 377f38 │ │ │ │ lsls r6, r0, #1 │ │ │ │ - strh r6, [r3, r2] │ │ │ │ + strh r6, [r4, r2] │ │ │ │ lsls r2, r1, #1 │ │ │ │ - b.n 377ef4 │ │ │ │ + b.n 377f04 │ │ │ │ lsls r6, r0, #1 │ │ │ │ - strh r0, [r0, r2] │ │ │ │ + strh r0, [r1, r2] │ │ │ │ lsls r2, r1, #1 │ │ │ │ - b.n 377ec0 │ │ │ │ + b.n 377ed0 │ │ │ │ lsls r6, r0, #1 │ │ │ │ - strh r2, [r4, r1] │ │ │ │ + strh r2, [r5, r1] │ │ │ │ lsls r2, r1, #1 │ │ │ │ - svc 226 @ 0xe2 │ │ │ │ + svc 234 @ 0xea │ │ │ │ lsls r6, r0, #1 │ │ │ │ - strh r4, [r0, r1] │ │ │ │ + strh r4, [r1, r1] │ │ │ │ lsls r2, r1, #1 │ │ │ │ - svc 196 @ 0xc4 │ │ │ │ + svc 204 @ 0xcc │ │ │ │ lsls r6, r0, #1 │ │ │ │ - strh r6, [r4, r0] │ │ │ │ + strh r6, [r5, r0] │ │ │ │ lsls r2, r1, #1 │ │ │ │ - svc 166 @ 0xa6 │ │ │ │ + svc 174 @ 0xae │ │ │ │ lsls r6, r0, #1 │ │ │ │ - strh r0, [r1, r0] │ │ │ │ + strh r0, [r2, r0] │ │ │ │ lsls r2, r1, #1 │ │ │ │ - svc 136 @ 0x88 │ │ │ │ + svc 144 @ 0x90 │ │ │ │ lsls r6, r0, #1 │ │ │ │ │ │ │ │ 00377ee0 : │ │ │ │ ldr.w r0, [r1, #212] @ 0xd4 │ │ │ │ bx lr │ │ │ │ nop │ │ │ │ │ │ │ │ @@ -1022513,21 +1022513,21 @@ │ │ │ │ movs r0, #2 │ │ │ │ b.n 377f30 │ │ │ │ blx 1172c <__stack_chk_fail@plt> │ │ │ │ ldr r6, [r1, #48] @ 0x30 │ │ │ │ lsls r2, r2, #1 │ │ │ │ asrs r0, r7, #6 │ │ │ │ movs r0, r0 │ │ │ │ - bvs.n 377f54 │ │ │ │ + bvs.n 377f64 │ │ │ │ lsls r1, r1, #1 │ │ │ │ ldr r0, [r3, #44] @ 0x2c │ │ │ │ lsls r2, r2, #1 │ │ │ │ - str r2, [r3, r4] │ │ │ │ + str r2, [r4, r4] │ │ │ │ lsls r2, r1, #1 │ │ │ │ - strb r6, [r3, r3] │ │ │ │ + strb r6, [r4, r3] │ │ │ │ lsls r2, r1, #1 │ │ │ │ │ │ │ │ 00377fac : │ │ │ │ push {r4, r5, r6, lr} │ │ │ │ mov.w ip, #4096 @ 0x1000 │ │ │ │ sub.w ip, sp, ip │ │ │ │ str.w r0, [ip, #3040] @ 0xbe0 │ │ │ │ @@ -1022631,23 +1022631,23 @@ │ │ │ │ lsls r2, r2, #1 │ │ │ │ asrs r0, r7, #6 │ │ │ │ movs r0, r0 │ │ │ │ ldr r2, [r0, #32] │ │ │ │ lsls r2, r2, #1 │ │ │ │ ldr r2, [r3, #28] │ │ │ │ lsls r2, r2, #1 │ │ │ │ - strb r2, [r2, r1] │ │ │ │ + strb r2, [r3, r1] │ │ │ │ lsls r2, r1, #1 │ │ │ │ ldr r0, [r2, #24] │ │ │ │ lsls r2, r2, #1 │ │ │ │ - ldr r7, [pc, #816] @ (378404 ) │ │ │ │ + ldr r7, [pc, #848] @ (378424 ) │ │ │ │ lsls r2, r1, #1 │ │ │ │ - strh r0, [r3, r7] │ │ │ │ + strh r0, [r4, r7] │ │ │ │ lsls r2, r1, #1 │ │ │ │ - cbnz r6, 37811a │ │ │ │ + rev r6, r0 │ │ │ │ lsls r6, r0, #1 │ │ │ │ │ │ │ │ 003780dc : │ │ │ │ push {r4, r5, r6, lr} │ │ │ │ mov.w ip, #4096 @ 0x1000 │ │ │ │ sub.w ip, sp, ip │ │ │ │ str.w r0, [ip, #3040] @ 0xbe0 │ │ │ │ @@ -1022751,23 +1022751,23 @@ │ │ │ │ lsls r2, r2, #1 │ │ │ │ asrs r0, r7, #6 │ │ │ │ movs r0, r0 │ │ │ │ ldr r2, [r2, #12] │ │ │ │ lsls r2, r2, #1 │ │ │ │ ldr r2, [r5, #8] │ │ │ │ lsls r2, r2, #1 │ │ │ │ - strh r2, [r4, r4] │ │ │ │ + strh r2, [r5, r4] │ │ │ │ lsls r2, r1, #1 │ │ │ │ ldr r0, [r4, #4] │ │ │ │ lsls r2, r2, #1 │ │ │ │ - ldr r6, [pc, #624] @ (378474 ) │ │ │ │ + ldr r6, [pc, #656] @ (378494 ) │ │ │ │ lsls r2, r1, #1 │ │ │ │ - strh r4, [r3, r3] │ │ │ │ + strh r4, [r4, r3] │ │ │ │ lsls r2, r1, #1 │ │ │ │ - @ instruction: 0xb8ce │ │ │ │ + @ instruction: 0xb8d6 │ │ │ │ lsls r6, r0, #1 │ │ │ │ │ │ │ │ 0037820c : │ │ │ │ ldr r1, [r0, #36] @ 0x24 │ │ │ │ cmp r1, #1 │ │ │ │ beq.n 378216 │ │ │ │ movs r0, #0 │ │ │ │ @@ -1023228,79 +1023228,79 @@ │ │ │ │ ... │ │ │ │ str r2, [r5, #120] @ 0x78 │ │ │ │ lsls r2, r2, #1 │ │ │ │ asrs r0, r7, #6 │ │ │ │ movs r0, r0 │ │ │ │ str r2, [r1, #120] @ 0x78 │ │ │ │ lsls r2, r2, #1 │ │ │ │ - ldr r5, [pc, #736] @ (3789b0 ) │ │ │ │ + ldr r5, [pc, #768] @ (3789d0 ) │ │ │ │ lsls r2, r1, #1 │ │ │ │ - blt.n 378748 │ │ │ │ + blt.n 378758 │ │ │ │ lsls r6, r0, #1 │ │ │ │ - ldr r4, [pc, #864] @ (378a38 ) │ │ │ │ + ldr r4, [pc, #896] @ (378a58 ) │ │ │ │ lsls r2, r1, #1 │ │ │ │ - bge.n 37878c │ │ │ │ + bge.n 37879c │ │ │ │ lsls r6, r0, #1 │ │ │ │ - ldr r4, [pc, #704] @ (3789a0 ) │ │ │ │ + ldr r4, [pc, #736] @ (3789c0 ) │ │ │ │ lsls r2, r1, #1 │ │ │ │ - bge.n 378744 │ │ │ │ + bge.n 378754 │ │ │ │ lsls r6, r0, #1 │ │ │ │ - stc 0, cr0, [r4, #-292] @ 0xfffffedc │ │ │ │ - ldr r4, [pc, #88] @ (378744 ) │ │ │ │ + stc 0, cr0, [ip, #-292] @ 0xfffffedc │ │ │ │ + ldr r4, [pc, #120] @ (378764 ) │ │ │ │ lsls r2, r1, #1 │ │ │ │ - bls.n 37861c │ │ │ │ + bls.n 37862c │ │ │ │ lsls r6, r0, #1 │ │ │ │ - ldr r3, [pc, #832] @ (378a34 ) │ │ │ │ + ldr r3, [pc, #864] @ (378a54 ) │ │ │ │ lsls r2, r1, #1 │ │ │ │ - bls.n 378798 │ │ │ │ + bls.n 3787a8 │ │ │ │ lsls r6, r0, #1 │ │ │ │ - ldr r3, [pc, #656] @ (37898c ) │ │ │ │ + ldr r3, [pc, #688] @ (3789ac ) │ │ │ │ lsls r2, r1, #1 │ │ │ │ - str r6, [r1, r0] │ │ │ │ + str r6, [r2, r0] │ │ │ │ lsls r2, r1, #1 │ │ │ │ - push {r2, r4, r6, r7, lr} │ │ │ │ + push {r2, r3, r4, r6, r7, lr} │ │ │ │ lsls r6, r0, #1 │ │ │ │ - bls.n 378714 │ │ │ │ + bls.n 378724 │ │ │ │ lsls r6, r0, #1 │ │ │ │ - ldr r3, [pc, #416] @ (3788ac ) │ │ │ │ + ldr r3, [pc, #448] @ (3788cc ) │ │ │ │ lsls r2, r1, #1 │ │ │ │ - str r6, [r0, r0] │ │ │ │ + str r6, [r1, r0] │ │ │ │ lsls r2, r1, #1 │ │ │ │ - ldr r3, [pc, #296] @ (37883c ) │ │ │ │ + ldr r3, [pc, #328] @ (37885c ) │ │ │ │ lsls r2, r1, #1 │ │ │ │ - bhi.n 3786ac │ │ │ │ + bhi.n 3786bc │ │ │ │ lsls r6, r0, #1 │ │ │ │ - @ instruction: 0xebf40049 │ │ │ │ - ldr r3, [pc, #24] @ (378738 ) │ │ │ │ + @ instruction: 0xebfc0049 │ │ │ │ + ldr r3, [pc, #56] @ (378758 ) │ │ │ │ lsls r2, r1, #1 │ │ │ │ - bhi.n 378630 │ │ │ │ + bhi.n 378640 │ │ │ │ lsls r6, r0, #1 │ │ │ │ - ldr r2, [pc, #792] @ (378a40 ) │ │ │ │ + ldr r2, [pc, #824] @ (378a60 ) │ │ │ │ lsls r2, r1, #1 │ │ │ │ - bhi.n 3787b8 │ │ │ │ + bhi.n 3787c8 │ │ │ │ lsls r6, r0, #1 │ │ │ │ - ldr r2, [pc, #600] @ (378988 ) │ │ │ │ + ldr r2, [pc, #632] @ (3789a8 ) │ │ │ │ lsls r2, r1, #1 │ │ │ │ - bhi.n 378760 │ │ │ │ + bhi.n 378770 │ │ │ │ lsls r6, r0, #1 │ │ │ │ - ldr r2, [pc, #312] @ (378870 ) │ │ │ │ + ldr r2, [pc, #344] @ (378890 ) │ │ │ │ lsls r2, r1, #1 │ │ │ │ - bvc.n 3786d8 │ │ │ │ + bvc.n 3786e8 │ │ │ │ lsls r6, r0, #1 │ │ │ │ - ldr r2, [pc, #144] @ (3787d0 ) │ │ │ │ + ldr r2, [pc, #176] @ (3787f0 ) │ │ │ │ lsls r2, r1, #1 │ │ │ │ - bvc.n 37868c │ │ │ │ + bvc.n 37869c │ │ │ │ lsls r6, r0, #1 │ │ │ │ - ldr r1, [pc, #976] @ (378b18 ) │ │ │ │ + ldr r1, [pc, #1008] @ (378b38 ) │ │ │ │ lsls r2, r1, #1 │ │ │ │ - bvc.n 378834 │ │ │ │ + bvc.n 378844 │ │ │ │ lsls r6, r0, #1 │ │ │ │ - ldr r1, [pc, #808] @ (378a78 ) │ │ │ │ + ldr r1, [pc, #840] @ (378a98 ) │ │ │ │ lsls r2, r1, #1 │ │ │ │ - bvc.n 3787e8 │ │ │ │ + bvc.n 3787f8 │ │ │ │ lsls r6, r0, #1 │ │ │ │ mov r1, r9 │ │ │ │ mov r0, r6 │ │ │ │ bl 553df0 │ │ │ │ cmp r0, #1 │ │ │ │ beq.w 378360 │ │ │ │ str r0, [sp, #40] @ 0x28 │ │ │ │ @@ -1023311,17 +1023311,17 @@ │ │ │ │ bl 17c90 │ │ │ │ ldr r0, [pc, #16] @ (378784 ) │ │ │ │ ldr r1, [sp, #40] @ 0x28 │ │ │ │ add r0, pc │ │ │ │ bl 17e10 │ │ │ │ ldr r3, [sp, #40] @ 0x28 │ │ │ │ b.n 3784f6 │ │ │ │ - ldr r0, [pc, #1016] @ (378b7c ) │ │ │ │ + ldr r1, [pc, #24] @ (37879c ) │ │ │ │ lsls r2, r1, #1 │ │ │ │ - bvs.n 378884 │ │ │ │ + bvs.n 378694 │ │ │ │ lsls r6, r0, #1 │ │ │ │ push {r4, r5, r6, r7, lr} │ │ │ │ mov.w ip, #4096 @ 0x1000 │ │ │ │ sub.w ip, sp, ip │ │ │ │ str.w r0, [ip, #3024] @ 0xbd0 │ │ │ │ subw sp, sp, #1052 @ 0x41c │ │ │ │ ldr r2, [pc, #444] @ (378958 ) │ │ │ │ @@ -1023496,74 +1023496,74 @@ │ │ │ │ bl 17c90 │ │ │ │ ldr r0, [pc, #132] @ (3789d0 ) │ │ │ │ mov r1, r4 │ │ │ │ add r0, pc │ │ │ │ bl 17e10 │ │ │ │ b.n 3787e6 │ │ │ │ blx 1172c <__stack_chk_fail@plt> │ │ │ │ - ldr r6, [pc, #0] @ (37895c ) │ │ │ │ + ldr r6, [pc, #32] @ (37897c ) │ │ │ │ lsls r2, r1, #1 │ │ │ │ str r4, [r4, #36] @ 0x24 │ │ │ │ lsls r2, r2, #1 │ │ │ │ - ldr r5, [pc, #784] @ (378c74 ) │ │ │ │ + ldr r5, [pc, #816] @ (378c94 ) │ │ │ │ lsls r2, r1, #1 │ │ │ │ asrs r0, r7, #6 │ │ │ │ movs r0, r0 │ │ │ │ - ldr r5, [pc, #840] @ (378cb4 ) │ │ │ │ + ldr r5, [pc, #872] @ (378cd4 ) │ │ │ │ lsls r2, r1, #1 │ │ │ │ - ldr r0, [pc, #592] @ (378bc0 ) │ │ │ │ + ldr r0, [pc, #624] @ (378be0 ) │ │ │ │ lsls r2, r1, #1 │ │ │ │ - bvs.n 37899c │ │ │ │ + bvs.n 3789ac │ │ │ │ lsls r6, r0, #1 │ │ │ │ str r2, [r4, #32] │ │ │ │ lsls r2, r2, #1 │ │ │ │ lsls r7, r7, #6 │ │ │ │ movs r0, r0 │ │ │ │ - ldr r0, [pc, #272] @ (378a90 ) │ │ │ │ + ldr r0, [pc, #304] @ (378ab0 ) │ │ │ │ lsls r2, r1, #1 │ │ │ │ - bpl.n 37890c │ │ │ │ + bpl.n 37891c │ │ │ │ lsls r6, r0, #1 │ │ │ │ stmia r5!, {r0, r1, r2, r4, r5, r6, r7} │ │ │ │ - vcvt.u16.f16 q10, q0, #1 │ │ │ │ + vcvt.u16.f16 q10, q4, #1 │ │ │ │ lsls r2, r1, #1 │ │ │ │ - @ instruction: 0x47f6 │ │ │ │ + @ instruction: 0x47fe │ │ │ │ lsls r2, r1, #1 │ │ │ │ - @ instruction: 0x47fa │ │ │ │ + ldr r0, [pc, #8] @ (37899c ) │ │ │ │ lsls r2, r1, #1 │ │ │ │ - bpl.n 378a8c │ │ │ │ + bpl.n 37889c │ │ │ │ lsls r6, r0, #1 │ │ │ │ - blx ip │ │ │ │ + blx sp │ │ │ │ lsls r2, r1, #1 │ │ │ │ - bpl.n 378a60 │ │ │ │ + bpl.n 378a70 │ │ │ │ lsls r6, r0, #1 │ │ │ │ - ldr r5, [pc, #328] @ (378aec ) │ │ │ │ + ldr r5, [pc, #360] @ (378b0c ) │ │ │ │ lsls r2, r1, #1 │ │ │ │ - ldr r1, [pc, #288] @ (378ac8 ) │ │ │ │ + ldr r1, [pc, #320] @ (378ae8 ) │ │ │ │ lsls r2, r1, #1 │ │ │ │ - ldr r1, [sp, #632] @ 0x278 │ │ │ │ + ldr r1, [sp, #664] @ 0x298 │ │ │ │ lsls r7, r0, #1 │ │ │ │ - ldr r5, [pc, #432] @ (378b60 ) │ │ │ │ + ldr r5, [pc, #464] @ (378b80 ) │ │ │ │ lsls r2, r1, #1 │ │ │ │ - ldr r0, [pc, #296] @ (378adc ) │ │ │ │ + ldr r0, [pc, #328] @ (378afc ) │ │ │ │ lsls r2, r1, #1 │ │ │ │ - @ instruction: 0x4786 │ │ │ │ + @ instruction: 0x478e │ │ │ │ lsls r2, r1, #1 │ │ │ │ - bpl.n 3789c8 │ │ │ │ + bpl.n 3789d8 │ │ │ │ lsls r6, r0, #1 │ │ │ │ - bxns sp │ │ │ │ + bxns lr │ │ │ │ lsls r2, r1, #1 │ │ │ │ - bmi.n 37899c │ │ │ │ + bmi.n 3789ac │ │ │ │ lsls r6, r0, #1 │ │ │ │ - ldr r5, [pc, #456] @ (378b90 ) │ │ │ │ + ldr r5, [pc, #488] @ (378bb0 ) │ │ │ │ lsls r2, r1, #1 │ │ │ │ - ldr r5, [pc, #448] @ (378b8c ) │ │ │ │ + ldr r5, [pc, #480] @ (378bac ) │ │ │ │ lsls r2, r1, #1 │ │ │ │ - bx r5 │ │ │ │ + bx r6 │ │ │ │ lsls r2, r1, #1 │ │ │ │ - bmi.n 378924 │ │ │ │ + bmi.n 378934 │ │ │ │ lsls r6, r0, #1 │ │ │ │ push {lr} │ │ │ │ mov.w ip, #4096 @ 0x1000 │ │ │ │ sub.w ip, sp, ip │ │ │ │ str.w r0, [ip, #4080] @ 0xff0 │ │ │ │ sub sp, #12 │ │ │ │ bl 378788 │ │ │ │ @@ -1023584,17 +1023584,17 @@ │ │ │ │ add r0, pc │ │ │ │ bl 17e10 │ │ │ │ ldr r3, [sp, #4] │ │ │ │ mov r0, r3 │ │ │ │ add sp, #12 │ │ │ │ pop {pc} │ │ │ │ nop │ │ │ │ - mov r4, sp │ │ │ │ + mov r4, lr │ │ │ │ lsls r2, r1, #1 │ │ │ │ - bcc.n 3789f8 │ │ │ │ + bcc.n 378a08 │ │ │ │ lsls r6, r0, #1 │ │ │ │ ldr r3, [sp, #12] │ │ │ │ movs r2, #4 │ │ │ │ movs r0, #1 │ │ │ │ str r2, [r3, #0] │ │ │ │ bx lr │ │ │ │ nop │ │ │ │ @@ -1023643,17 +1023643,17 @@ │ │ │ │ add r0, pc │ │ │ │ bl 17e10 │ │ │ │ ldr r3, [sp, #4] │ │ │ │ mov r0, r3 │ │ │ │ add sp, #8 │ │ │ │ pop {r4, pc} │ │ │ │ nop │ │ │ │ - ldr r4, [pc, #416] @ (378c4c ) │ │ │ │ + ldr r4, [pc, #448] @ (378c6c ) │ │ │ │ lsls r2, r1, #1 │ │ │ │ - bcc.n 378b68 │ │ │ │ + bcc.n 378b78 │ │ │ │ lsls r6, r0, #1 │ │ │ │ push {r4, r5, lr} │ │ │ │ mov.w ip, #4096 @ 0x1000 │ │ │ │ sub.w ip, sp, ip │ │ │ │ str.w r0, [ip, #4064] @ 0xfe0 │ │ │ │ ldr r2, [pc, #92] @ (378b1c ) │ │ │ │ sub sp, #20 │ │ │ │ @@ -1023694,15 +1023694,15 @@ │ │ │ │ pop {r4, r5, pc} │ │ │ │ blx 1172c <__stack_chk_fail@plt> │ │ │ │ nop │ │ │ │ ldrsh r6, [r0, r5] │ │ │ │ lsls r2, r2, #1 │ │ │ │ asrs r0, r7, #6 │ │ │ │ movs r0, r0 │ │ │ │ - ldr r4, [pc, #152] @ (378bc0 ) │ │ │ │ + ldr r4, [pc, #184] @ (378be0 ) │ │ │ │ lsls r2, r1, #1 │ │ │ │ ldrsh r4, [r1, r4] │ │ │ │ lsls r2, r2, #1 │ │ │ │ push {r4, lr} │ │ │ │ mov.w ip, #4096 @ 0x1000 │ │ │ │ sub.w ip, sp, ip │ │ │ │ str.w r0, [ip, #4072] @ 0xfe8 │ │ │ │ @@ -1023741,15 +1023741,15 @@ │ │ │ │ pop {r4, pc} │ │ │ │ blx 1172c <__stack_chk_fail@plt> │ │ │ │ nop │ │ │ │ ldrsh r2, [r1, r3] │ │ │ │ lsls r2, r2, #1 │ │ │ │ asrs r0, r7, #6 │ │ │ │ movs r0, r0 │ │ │ │ - ldr r3, [pc, #688] @ (378e4c ) │ │ │ │ + ldr r3, [pc, #720] @ (378e6c ) │ │ │ │ lsls r2, r1, #1 │ │ │ │ ldrsh r0, [r3, r2] │ │ │ │ lsls r2, r2, #1 │ │ │ │ stmdb sp!, {r4, r5, r6, r7, r8, r9, sl, fp, lr} │ │ │ │ mov.w ip, #4096 @ 0x1000 │ │ │ │ vpush {d8-d10} │ │ │ │ sub.w ip, sp, ip │ │ │ │ @@ -1024116,41 +1024116,41 @@ │ │ │ │ add r7, pc, #120 @ (adr r7, 37902c ) │ │ │ │ ldr r0, [pc, #928] @ (379354 ) │ │ │ │ vpmin.f32 , q15, │ │ │ │ ldrsh r2, [r1, r1] │ │ │ │ lsls r2, r2, #1 │ │ │ │ asrs r0, r7, #6 │ │ │ │ movs r0, r0 │ │ │ │ - ldr r2, [pc, #832] @ (379304 ) │ │ │ │ + ldr r2, [pc, #864] @ (379324 ) │ │ │ │ lsls r2, r1, #1 │ │ │ │ - bne.n 378f50 │ │ │ │ + bne.n 378f60 │ │ │ │ lsls r6, r0, #1 │ │ │ │ ldrb r2, [r2, r7] │ │ │ │ lsls r2, r2, #1 │ │ │ │ - ldr r0, [pc, #752] @ (3792c0 ) │ │ │ │ + ldr r0, [pc, #784] @ (3792e0 ) │ │ │ │ lsls r2, r1, #1 │ │ │ │ - ldr r0, [pc, #256] @ (3790d4 ) │ │ │ │ + ldr r0, [pc, #288] @ (3790f4 ) │ │ │ │ lsls r2, r1, #1 │ │ │ │ - ldmia r7!, {r2, r4, r5} │ │ │ │ + ldmia r7!, {r2, r3, r4, r5} │ │ │ │ lsls r6, r0, #1 │ │ │ │ - ldr r0, [pc, #152] @ (379074 ) │ │ │ │ + ldr r0, [pc, #184] @ (379094 ) │ │ │ │ lsls r2, r1, #1 │ │ │ │ - ldmia r7!, {r1, r3, r4} │ │ │ │ + ldmia r7!, {r1, r5} │ │ │ │ lsls r6, r0, #1 │ │ │ │ - ldr r0, [pc, #48] @ (379014 ) │ │ │ │ + ldr r0, [pc, #80] @ (379034 ) │ │ │ │ lsls r2, r1, #1 │ │ │ │ - ldmia r7!, {} │ │ │ │ + ldmia r7!, {r3} │ │ │ │ lsls r6, r0, #1 │ │ │ │ - blx lr │ │ │ │ + blx pc │ │ │ │ lsls r2, r1, #1 │ │ │ │ - ldmia r6, {r2, r5, r6, r7} │ │ │ │ + ldmia r6, {r2, r3, r5, r6, r7} │ │ │ │ lsls r6, r0, #1 │ │ │ │ - bx lr │ │ │ │ + bx pc │ │ │ │ lsls r2, r1, #1 │ │ │ │ - ldmia r6, {r1, r3, r5, r6} │ │ │ │ + ldmia r6, {r1, r4, r5, r6} │ │ │ │ lsls r6, r0, #1 │ │ │ │ ldrd r5, r8, [sp, #48] @ 0x30 │ │ │ │ ldr r6, [sp, #64] @ 0x40 │ │ │ │ ldr r4, [sp, #76] @ 0x4c │ │ │ │ ldr r3, [sp, #40] @ 0x28 │ │ │ │ ldr r1, [sp, #44] @ 0x2c │ │ │ │ ldr r2, [r3, #0] │ │ │ │ @@ -1024412,53 +1024412,53 @@ │ │ │ │ bl 17e10 │ │ │ │ b.n 378c36 │ │ │ │ nop.w │ │ │ │ movs r0, r0 │ │ │ │ movs r0, r0 │ │ │ │ ldrh r0, [r0, #0] │ │ │ │ lsrs r3, r0 │ │ │ │ - cmp lr, r2 │ │ │ │ + cmp lr, r3 │ │ │ │ lsls r2, r1, #1 │ │ │ │ - ldmia r4!, {r1, r3, r7} │ │ │ │ + ldmia r4, {r1, r4, r7} │ │ │ │ lsls r6, r0, #1 │ │ │ │ - cmp r2, sp │ │ │ │ + cmp r2, lr │ │ │ │ lsls r2, r1, #1 │ │ │ │ - ldmia r4, {r1, r2, r3, r4, r6} │ │ │ │ + ldmia r4!, {r1, r2, r5, r6} │ │ │ │ lsls r6, r0, #1 │ │ │ │ - cmp r6, r9 │ │ │ │ + cmp r6, sl │ │ │ │ lsls r2, r1, #1 │ │ │ │ - ldmia r4!, {r1, r6} │ │ │ │ + ldmia r4!, {r1, r3, r6} │ │ │ │ lsls r6, r0, #1 │ │ │ │ - cmp r6, r5 │ │ │ │ + cmp r6, r6 │ │ │ │ lsls r2, r1, #1 │ │ │ │ - ldmia r4!, {r1, r5} │ │ │ │ + ldmia r4!, {r1, r3, r5} │ │ │ │ lsls r6, r0, #1 │ │ │ │ - cmp r2, r2 │ │ │ │ + cmp r2, r3 │ │ │ │ lsls r2, r1, #1 │ │ │ │ - ldmia r4!, {r1, r2} │ │ │ │ + ldmia r4!, {r1, r2, r3} │ │ │ │ lsls r6, r0, #1 │ │ │ │ - add lr, lr │ │ │ │ + add lr, pc │ │ │ │ lsls r2, r1, #1 │ │ │ │ - ldmia r3, {r1, r3, r5, r6, r7} │ │ │ │ + ldmia r3!, {r1, r4, r5, r6, r7} │ │ │ │ lsls r6, r0, #1 │ │ │ │ - add sl, fp │ │ │ │ + add sl, ip │ │ │ │ lsls r2, r1, #1 │ │ │ │ - ldmia r3, {r1, r2, r3, r6, r7} │ │ │ │ + ldmia r3!, {r1, r2, r4, r6, r7} │ │ │ │ lsls r6, r0, #1 │ │ │ │ - add lr, r7 │ │ │ │ + add lr, r8 │ │ │ │ lsls r2, r1, #1 │ │ │ │ - ldmia r3!, {r1, r4, r5, r7} │ │ │ │ + ldmia r3, {r1, r3, r4, r5, r7} │ │ │ │ lsls r6, r0, #1 │ │ │ │ - add sl, r2 │ │ │ │ + add sl, r3 │ │ │ │ lsls r2, r1, #1 │ │ │ │ - ldmia r3!, {r1, r2, r7} │ │ │ │ + ldmia r3, {r1, r2, r3, r7} │ │ │ │ lsls r6, r0, #1 │ │ │ │ - add r4, fp │ │ │ │ + add r4, ip │ │ │ │ lsls r2, r1, #1 │ │ │ │ - ldmia r3!, {r4, r6} │ │ │ │ + ldmia r3, {r3, r4, r6} │ │ │ │ lsls r6, r0, #1 │ │ │ │ stmdb sp!, {r4, r5, r6, r7, r8, r9, sl, fp, lr} │ │ │ │ mov.w ip, #4096 @ 0x1000 │ │ │ │ vpush {d8-d10} │ │ │ │ sub.w ip, sp, ip │ │ │ │ str.w r0, [ip, #2816] @ 0xb00 │ │ │ │ subw sp, sp, #1220 @ 0x4c4 │ │ │ │ @@ -1024693,17 +1024693,17 @@ │ │ │ │ b.n 379580 │ │ │ │ nop │ │ │ │ ... │ │ │ │ asrs r0, r7, #6 │ │ │ │ movs r0, r0 │ │ │ │ ldrsb r6, [r2, r3] │ │ │ │ lsls r2, r2, #1 │ │ │ │ - muls r6, r2 │ │ │ │ + muls r6, r3 │ │ │ │ lsls r2, r1, #1 │ │ │ │ - ldmia r2!, {r1, r3, r6} │ │ │ │ + ldmia r2!, {r1, r4, r6} │ │ │ │ lsls r6, r0, #1 │ │ │ │ ldrsb r0, [r3, r1] │ │ │ │ lsls r2, r2, #1 │ │ │ │ ldr r3, [sp, #56] @ 0x38 │ │ │ │ ldr r6, [sp, #124] @ 0x7c │ │ │ │ ldr r3, [r3, #80] @ 0x50 │ │ │ │ add.w r8, sp, #176 @ 0xb0 │ │ │ │ @@ -1024914,35 +1024914,35 @@ │ │ │ │ ldmia r3!, {r1, r4, r7} │ │ │ │ ldr r0, [pc, #508] @ (379a08 ) │ │ │ │ ldrb r7, [r7, #22] │ │ │ │ subs r7, #77 @ 0x4d │ │ │ │ add r7, pc, #120 @ (adr r7, 37988c ) │ │ │ │ ldr r0, [pc, #928] @ (379bb4 ) │ │ │ │ vpmin.f32 , q15, │ │ │ │ - eors r4, r2 │ │ │ │ + eors r4, r3 │ │ │ │ lsls r2, r1, #1 │ │ │ │ - subs r7, #218 @ 0xda │ │ │ │ + subs r7, #226 @ 0xe2 │ │ │ │ lsls r2, r1, #1 │ │ │ │ - stmia r6!, {r1, r2, r3, r6, r7} │ │ │ │ + stmia r6!, {r1, r2, r4, r6, r7} │ │ │ │ lsls r6, r0, #1 │ │ │ │ - subs r7, #192 @ 0xc0 │ │ │ │ + subs r7, #200 @ 0xc8 │ │ │ │ lsls r2, r1, #1 │ │ │ │ - stmia r6!, {r2, r4, r5, r7} │ │ │ │ + stmia r6!, {r2, r3, r4, r5, r7} │ │ │ │ lsls r6, r0, #1 │ │ │ │ - subs r7, #166 @ 0xa6 │ │ │ │ + subs r7, #174 @ 0xae │ │ │ │ lsls r2, r1, #1 │ │ │ │ - stmia r6!, {r1, r3, r4, r7} │ │ │ │ + stmia r6!, {r1, r5, r7} │ │ │ │ lsls r6, r0, #1 │ │ │ │ - subs r7, #138 @ 0x8a │ │ │ │ + subs r7, #146 @ 0x92 │ │ │ │ lsls r2, r1, #1 │ │ │ │ - stmia r6!, {r1, r2, r3, r4, r5, r6} │ │ │ │ + stmia r6!, {r1, r2, r7} │ │ │ │ lsls r6, r0, #1 │ │ │ │ - subs r7, #16 │ │ │ │ + subs r7, #24 │ │ │ │ lsls r2, r1, #1 │ │ │ │ - stmia r6!, {r2} │ │ │ │ + stmia r6!, {r2, r3} │ │ │ │ lsls r6, r0, #1 │ │ │ │ ldrd sl, r7, [sp, #68] @ 0x44 │ │ │ │ mov r8, fp │ │ │ │ ldr r5, [sp, #76] @ 0x4c │ │ │ │ ldr r3, [sp, #60] @ 0x3c │ │ │ │ ldr r1, [sp, #64] @ 0x40 │ │ │ │ ldr r2, [r3, #0] │ │ │ │ @@ -1025205,53 +1025205,53 @@ │ │ │ │ add r0, pc │ │ │ │ bl 17e10 │ │ │ │ b.n 3793b0 │ │ │ │ movs r0, r0 │ │ │ │ movs r0, r0 │ │ │ │ ldrh r0, [r0, #0] │ │ │ │ lsrs r3, r0 │ │ │ │ - subs r5, #74 @ 0x4a │ │ │ │ + subs r5, #82 @ 0x52 │ │ │ │ lsls r2, r1, #1 │ │ │ │ - stmia r4!, {r1, r2, r3, r4, r5} │ │ │ │ + stmia r4!, {r1, r2, r6} │ │ │ │ lsls r6, r0, #1 │ │ │ │ - subs r5, #30 │ │ │ │ + subs r5, #38 @ 0x26 │ │ │ │ lsls r2, r1, #1 │ │ │ │ - stmia r4!, {r1, r4} │ │ │ │ + stmia r4!, {r1, r3, r4} │ │ │ │ lsls r6, r0, #1 │ │ │ │ - subs r5, #2 │ │ │ │ + subs r5, #10 │ │ │ │ lsls r2, r1, #1 │ │ │ │ - stmia r3!, {r1, r2, r4, r5, r6, r7} │ │ │ │ + stmia r3!, {r1, r2, r3, r4, r5, r6, r7} │ │ │ │ lsls r6, r0, #1 │ │ │ │ - subs r4, #226 @ 0xe2 │ │ │ │ + subs r4, #234 @ 0xea │ │ │ │ lsls r2, r1, #1 │ │ │ │ - stmia r3!, {r1, r2, r4, r6, r7} │ │ │ │ + stmia r3!, {r1, r2, r3, r4, r6, r7} │ │ │ │ lsls r6, r0, #1 │ │ │ │ - subs r4, #198 @ 0xc6 │ │ │ │ + subs r4, #206 @ 0xce │ │ │ │ lsls r2, r1, #1 │ │ │ │ - stmia r3!, {r1, r3, r4, r5, r7} │ │ │ │ + stmia r3!, {r1, r6, r7} │ │ │ │ lsls r6, r0, #1 │ │ │ │ - subs r4, #170 @ 0xaa │ │ │ │ + subs r4, #178 @ 0xb2 │ │ │ │ lsls r2, r1, #1 │ │ │ │ - stmia r3!, {r1, r2, r3, r4, r7} │ │ │ │ + stmia r3!, {r1, r2, r5, r7} │ │ │ │ lsls r6, r0, #1 │ │ │ │ - subs r4, #142 @ 0x8e │ │ │ │ + subs r4, #150 @ 0x96 │ │ │ │ lsls r2, r1, #1 │ │ │ │ - stmia r3!, {r1, r7} │ │ │ │ + stmia r3!, {r1, r3, r7} │ │ │ │ lsls r6, r0, #1 │ │ │ │ - subs r4, #114 @ 0x72 │ │ │ │ + subs r4, #122 @ 0x7a │ │ │ │ lsls r2, r1, #1 │ │ │ │ - stmia r3!, {r1, r2, r5, r6} │ │ │ │ + stmia r3!, {r1, r2, r3, r5, r6} │ │ │ │ lsls r6, r0, #1 │ │ │ │ - subs r4, #70 @ 0x46 │ │ │ │ + subs r4, #78 @ 0x4e │ │ │ │ lsls r2, r1, #1 │ │ │ │ - stmia r3!, {r1, r3, r4, r5} │ │ │ │ + stmia r3!, {r1, r6} │ │ │ │ lsls r6, r0, #1 │ │ │ │ - subs r4, #16 │ │ │ │ + subs r4, #24 │ │ │ │ lsls r2, r1, #1 │ │ │ │ - stmia r3!, {r2} │ │ │ │ + stmia r3!, {r2, r3} │ │ │ │ lsls r6, r0, #1 │ │ │ │ stmdb sp!, {r4, r5, r6, r7, r8, r9, sl, fp, lr} │ │ │ │ mov.w ip, #4096 @ 0x1000 │ │ │ │ vpush {d8} │ │ │ │ sub.w ip, sp, ip │ │ │ │ str.w r0, [ip, #3920] @ 0xf50 │ │ │ │ ldr r4, [pc, #928] @ (379f08 ) │ │ │ │ @@ -1025557,29 +1025557,29 @@ │ │ │ │ ... │ │ │ │ ldr r0, [r0, #32] │ │ │ │ lsrs r0, r7 │ │ │ │ ldr r6, [pc, #640] @ (37a18c ) │ │ │ │ lsls r2, r2, #1 │ │ │ │ asrs r0, r7, #6 │ │ │ │ movs r0, r0 │ │ │ │ - subs r3, #38 @ 0x26 │ │ │ │ + subs r3, #46 @ 0x2e │ │ │ │ lsls r2, r1, #1 │ │ │ │ - stmia r2!, {r1, r3, r4} │ │ │ │ + stmia r2!, {r1, r5} │ │ │ │ lsls r6, r0, #1 │ │ │ │ ldr r6, [pc, #160] @ (379fbc ) │ │ │ │ lsls r2, r2, #1 │ │ │ │ - subs r2, #220 @ 0xdc │ │ │ │ + subs r2, #228 @ 0xe4 │ │ │ │ lsls r2, r1, #1 │ │ │ │ - stmia r1!, {r4, r6, r7} │ │ │ │ + stmia r1!, {r3, r4, r6, r7} │ │ │ │ lsls r6, r0, #1 │ │ │ │ - subs r0, #22 │ │ │ │ + subs r0, #30 │ │ │ │ lsls r2, r1, #1 │ │ │ │ - itet eq │ │ │ │ - lsleq r6, r0, #1 │ │ │ │ - ldrne.w r3, [r6, #180] @ 0xb4 │ │ │ │ + itee ne │ │ │ │ + lslne r6, r0, #1 │ │ │ │ + ldreq.w r3, [r6, #180] @ 0xb4 │ │ │ │ cbnz r3, 379f3a @ unpredictable │ │ │ │ ldr.w r3, [r6, #184] @ 0xb8 │ │ │ │ cmp r3, #0 │ │ │ │ beq.n 37a02a │ │ │ │ ldr r3, [r5, #12] │ │ │ │ ldr r2, [r5, #52] @ 0x34 │ │ │ │ vldr d7, [pc, #656] @ 37a1d0 │ │ │ │ @@ -1026620,35 +1026620,35 @@ │ │ │ │ b.n 37a928 │ │ │ │ nop.w │ │ │ │ ... │ │ │ │ adcs r2, r3 │ │ │ │ lsls r2, r2, #1 │ │ │ │ asrs r0, r7, #6 │ │ │ │ movs r0, r0 │ │ │ │ - cmp r5, #222 @ 0xde │ │ │ │ + cmp r5, #230 @ 0xe6 │ │ │ │ lsls r2, r1, #1 │ │ │ │ - push {r1, r4, r6, r7} │ │ │ │ + push {r1, r3, r4, r6, r7} │ │ │ │ lsls r6, r0, #1 │ │ │ │ lsrs r0, r4 │ │ │ │ lsls r2, r2, #1 │ │ │ │ - cmp r4, #142 @ 0x8e │ │ │ │ + cmp r4, #150 @ 0x96 │ │ │ │ lsls r2, r1, #1 │ │ │ │ - cbz r2, 37ac94 │ │ │ │ + cbz r2, 37ac96 │ │ │ │ lsls r6, r0, #1 │ │ │ │ - cmp r4, #64 @ 0x40 │ │ │ │ + cmp r4, #72 @ 0x48 │ │ │ │ lsls r2, r1, #1 │ │ │ │ - cmp r4, #118 @ 0x76 │ │ │ │ + cmp r4, #126 @ 0x7e │ │ │ │ lsls r2, r1, #1 │ │ │ │ - cbz r6, 37ac84 │ │ │ │ + cbz r6, 37ac86 │ │ │ │ lsls r6, r0, #1 │ │ │ │ - cmp r3, #126 @ 0x7e │ │ │ │ + cmp r3, #134 @ 0x86 │ │ │ │ lsls r2, r1, #1 │ │ │ │ - cmp r2, #252 @ 0xfc │ │ │ │ + cmp r3, #4 │ │ │ │ lsls r2, r1, #1 │ │ │ │ - cbz r0, 37ac88 │ │ │ │ + cbz r0, 37ac8a │ │ │ │ lsls r6, r0, #1 │ │ │ │ vldr d6, [pc, #808] @ 37af78 │ │ │ │ cmp r0, #0 │ │ │ │ ble.w 37adc0 │ │ │ │ movs r6, #0 │ │ │ │ mov r9, r7 │ │ │ │ vmov.f64 d7, d6 │ │ │ │ @@ -1026923,29 +1026923,29 @@ │ │ │ │ bl 17c90 │ │ │ │ ldr r0, [pc, #44] @ (37af9c ) │ │ │ │ mov r1, r5 │ │ │ │ add r0, pc │ │ │ │ bl 17e10 │ │ │ │ b.n 37a928 │ │ │ │ ... │ │ │ │ - cmp r1, #78 @ 0x4e │ │ │ │ + cmp r1, #86 @ 0x56 │ │ │ │ lsls r2, r1, #1 │ │ │ │ - add sp, #264 @ 0x108 │ │ │ │ + add sp, #296 @ 0x128 │ │ │ │ lsls r6, r0, #1 │ │ │ │ - cmp r0, #196 @ 0xc4 │ │ │ │ + cmp r0, #204 @ 0xcc │ │ │ │ lsls r2, r1, #1 │ │ │ │ - add r7, sp, #736 @ 0x2e0 │ │ │ │ + add r7, sp, #768 @ 0x300 │ │ │ │ lsls r6, r0, #1 │ │ │ │ - movs r7, #200 @ 0xc8 │ │ │ │ + movs r7, #208 @ 0xd0 │ │ │ │ lsls r2, r1, #1 │ │ │ │ - add r6, sp, #752 @ 0x2f0 │ │ │ │ + add r6, sp, #784 @ 0x310 │ │ │ │ lsls r6, r0, #1 │ │ │ │ - movs r7, #144 @ 0x90 │ │ │ │ + movs r7, #152 @ 0x98 │ │ │ │ lsls r2, r1, #1 │ │ │ │ - add r6, sp, #528 @ 0x210 │ │ │ │ + add r6, sp, #560 @ 0x230 │ │ │ │ lsls r6, r0, #1 │ │ │ │ ldr r0, [pc, #184] @ (37b05c ) │ │ │ │ movw r1, #3414 @ 0xd56 │ │ │ │ mov r4, r5 │ │ │ │ add r0, pc │ │ │ │ adds r0, #12 │ │ │ │ bl 17c90 │ │ │ │ @@ -1027013,33 +1027013,33 @@ │ │ │ │ bl 17c90 │ │ │ │ ldr r0, [pc, #48] @ (37b080 ) │ │ │ │ mov r1, r5 │ │ │ │ add r0, pc │ │ │ │ bl 17e10 │ │ │ │ b.n 37a928 │ │ │ │ nop │ │ │ │ - movs r7, #76 @ 0x4c │ │ │ │ + movs r7, #84 @ 0x54 │ │ │ │ lsls r2, r1, #1 │ │ │ │ - add r6, sp, #256 @ 0x100 │ │ │ │ + add r6, sp, #288 @ 0x120 │ │ │ │ lsls r6, r0, #1 │ │ │ │ - movs r7, #24 │ │ │ │ + movs r7, #32 │ │ │ │ lsls r2, r1, #1 │ │ │ │ - add r6, sp, #48 @ 0x30 │ │ │ │ + add r6, sp, #80 @ 0x50 │ │ │ │ lsls r6, r0, #1 │ │ │ │ - movs r6, #252 @ 0xfc │ │ │ │ + movs r7, #4 │ │ │ │ lsls r2, r1, #1 │ │ │ │ - add r5, sp, #960 @ 0x3c0 │ │ │ │ + add r5, sp, #992 @ 0x3e0 │ │ │ │ lsls r6, r0, #1 │ │ │ │ - movs r6, #208 @ 0xd0 │ │ │ │ + movs r6, #216 @ 0xd8 │ │ │ │ lsls r2, r1, #1 │ │ │ │ - add r5, sp, #784 @ 0x310 │ │ │ │ + add r5, sp, #816 @ 0x330 │ │ │ │ lsls r6, r0, #1 │ │ │ │ - movs r6, #174 @ 0xae │ │ │ │ + movs r6, #182 @ 0xb6 │ │ │ │ lsls r2, r1, #1 │ │ │ │ - add r5, sp, #648 @ 0x288 │ │ │ │ + add r5, sp, #680 @ 0x2a8 │ │ │ │ lsls r6, r0, #1 │ │ │ │ stmdb sp!, {r4, r5, r6, r7, r8, r9, sl, fp, lr} │ │ │ │ mov.w ip, #4096 @ 0x1000 │ │ │ │ vpush {d8-d9} │ │ │ │ sub.w ip, sp, ip │ │ │ │ str.w r0, [ip, #3944] @ 0xf68 │ │ │ │ mov r4, r1 │ │ │ │ @@ -1027313,21 +1027313,21 @@ │ │ │ │ ... │ │ │ │ subs r1, #108 @ 0x6c │ │ │ │ lsls r2, r2, #1 │ │ │ │ asrs r0, r7, #6 │ │ │ │ movs r0, r0 │ │ │ │ subs r0, #222 @ 0xde │ │ │ │ lsls r2, r2, #1 │ │ │ │ - movs r5, #100 @ 0x64 │ │ │ │ + movs r5, #108 @ 0x6c │ │ │ │ lsls r2, r1, #1 │ │ │ │ - movs r5, #154 @ 0x9a │ │ │ │ + movs r5, #162 @ 0xa2 │ │ │ │ lsls r2, r1, #1 │ │ │ │ - movs r5, #46 @ 0x2e │ │ │ │ + movs r5, #54 @ 0x36 │ │ │ │ lsls r2, r1, #1 │ │ │ │ - add r4, sp, #136 @ 0x88 │ │ │ │ + add r4, sp, #168 @ 0xa8 │ │ │ │ lsls r6, r0, #1 │ │ │ │ mov r0, r7 │ │ │ │ bl 5253b4 │ │ │ │ mov.w r3, #354 @ 0x162 │ │ │ │ str r3, [sp, #0] │ │ │ │ movs r2, #8 │ │ │ │ ldr r3, [pc, #468] @ (37b5b0 ) │ │ │ │ @@ -1027493,29 +1027493,29 @@ │ │ │ │ b.n 37b236 │ │ │ │ vmov.f64 d0, d5 │ │ │ │ blx 11668 │ │ │ │ vmov.f64 d9, d0 │ │ │ │ vabs.f64 d7, d0 │ │ │ │ b.n 37b4de │ │ │ │ ... │ │ │ │ - movs r3, #50 @ 0x32 │ │ │ │ + movs r3, #58 @ 0x3a │ │ │ │ lsls r2, r1, #1 │ │ │ │ - movs r2, #60 @ 0x3c │ │ │ │ + movs r2, #68 @ 0x44 │ │ │ │ lsls r2, r1, #1 │ │ │ │ - add r1, sp, #192 @ 0xc0 │ │ │ │ + add r1, sp, #224 @ 0xe0 │ │ │ │ lsls r6, r0, #1 │ │ │ │ - movs r2, #32 │ │ │ │ + movs r2, #40 @ 0x28 │ │ │ │ lsls r2, r1, #1 │ │ │ │ - movs r1, #164 @ 0xa4 │ │ │ │ + movs r1, #172 @ 0xac │ │ │ │ lsls r2, r1, #1 │ │ │ │ - add r0, sp, #600 @ 0x258 │ │ │ │ + add r0, sp, #632 @ 0x278 │ │ │ │ lsls r6, r0, #1 │ │ │ │ - movs r1, #136 @ 0x88 │ │ │ │ + movs r1, #144 @ 0x90 │ │ │ │ lsls r2, r1, #1 │ │ │ │ - add r0, sp, #496 @ 0x1f0 │ │ │ │ + add r0, sp, #528 @ 0x210 │ │ │ │ lsls r6, r0, #1 │ │ │ │ push {r4, r5, lr} │ │ │ │ mov.w ip, #4096 @ 0x1000 │ │ │ │ sub.w ip, sp, ip │ │ │ │ str.w r0, [ip, #4064] @ 0xfe0 │ │ │ │ sub sp, #20 │ │ │ │ mov r4, r0 │ │ │ │ @@ -1027574,17 +1027574,17 @@ │ │ │ │ blx 1172c <__stack_chk_fail@plt> │ │ │ │ adds r4, #36 @ 0x24 │ │ │ │ lsls r2, r2, #1 │ │ │ │ asrs r0, r7, #6 │ │ │ │ movs r0, r0 │ │ │ │ adds r3, #238 @ 0xee │ │ │ │ lsls r2, r2, #1 │ │ │ │ - movs r0, #178 @ 0xb2 │ │ │ │ + movs r0, #186 @ 0xba │ │ │ │ lsls r2, r1, #1 │ │ │ │ - add r7, pc, #664 @ (adr r7, 37b908 ) │ │ │ │ + add r7, pc, #696 @ (adr r7, 37b928 ) │ │ │ │ lsls r6, r0, #1 │ │ │ │ push {r4, r5, lr} │ │ │ │ mov.w ip, #4096 @ 0x1000 │ │ │ │ sub.w ip, sp, ip │ │ │ │ str.w r0, [ip, #4064] @ 0xfe0 │ │ │ │ ldr r2, [pc, #120] @ (37b6f8 ) │ │ │ │ sub sp, #20 │ │ │ │ @@ -1027641,17 +1027641,17 @@ │ │ │ │ blx 1172c <__stack_chk_fail@plt> │ │ │ │ adds r3, #134 @ 0x86 │ │ │ │ lsls r2, r2, #1 │ │ │ │ asrs r0, r7, #6 │ │ │ │ movs r0, r0 │ │ │ │ adds r3, #82 @ 0x52 │ │ │ │ lsls r2, r2, #1 │ │ │ │ - movs r0, #22 │ │ │ │ + movs r0, #30 │ │ │ │ lsls r2, r1, #1 │ │ │ │ - add r7, pc, #40 @ (adr r7, 37b734 ) │ │ │ │ + add r7, pc, #72 @ (adr r7, 37b754 ) │ │ │ │ lsls r6, r0, #1 │ │ │ │ mov ip, r0 │ │ │ │ stmdb sp!, {r4, r5, r6, r7, r8, r9, sl, fp, lr} │ │ │ │ mov r6, r3 │ │ │ │ ldr.w r3, [r3, #216] @ 0xd8 │ │ │ │ mov r5, r1 │ │ │ │ mov fp, r2 │ │ │ │ @@ -1028800,72 +1028800,72 @@ │ │ │ │ add r6, sp, #80 @ 0x50 │ │ │ │ subs r7, #239 @ 0xef │ │ │ │ ... │ │ │ │ adds r1, #32 │ │ │ │ lsls r2, r2, #1 │ │ │ │ asrs r0, r7, #6 │ │ │ │ movs r0, r0 │ │ │ │ - adds r4, r3, #7 │ │ │ │ + adds r4, r4, #7 │ │ │ │ lsls r2, r1, #1 │ │ │ │ - add r4, pc, #824 @ (adr r4, 37c7b8 ) │ │ │ │ + add r4, pc, #856 @ (adr r4, 37c7d8 ) │ │ │ │ lsls r6, r0, #1 │ │ │ │ adds r0, #216 @ 0xd8 │ │ │ │ lsls r2, r2, #1 │ │ │ │ - adds r2, r0, #5 │ │ │ │ + adds r2, r1, #5 │ │ │ │ lsls r2, r1, #1 │ │ │ │ beq.n 37c50a │ │ │ │ @ instruction: 0xfffffbd7 │ │ │ │ vshr.u32 d29, d11, #1 │ │ │ │ - @ instruction: 0xffff1d8a │ │ │ │ + @ instruction: 0xffff1d92 │ │ │ │ lsls r2, r1, #1 │ │ │ │ mrrc2 15, 15, pc, sp, cr15 @ │ │ │ │ - adds r0, r0, #5 │ │ │ │ + adds r0, r1, #5 │ │ │ │ lsls r2, r1, #1 │ │ │ │ beq.n 37c482 │ │ │ │ - vmull.u , d31, d22 │ │ │ │ + vmull.u , d31, d30 │ │ │ │ lsls r2, r1, #1 │ │ │ │ - add r3, pc, #608 @ (adr r3, 37c70c ) │ │ │ │ + add r3, pc, #640 @ (adr r3, 37c72c ) │ │ │ │ lsls r6, r0, #1 │ │ │ │ - adds r2, r1, #2 │ │ │ │ + adds r2, r2, #2 │ │ │ │ lsls r2, r1, #1 │ │ │ │ - add r3, pc, #496 @ (adr r3, 37c6a4 ) │ │ │ │ + add r3, pc, #528 @ (adr r3, 37c6c4 ) │ │ │ │ lsls r6, r0, #1 │ │ │ │ - adds r4, r5, #1 │ │ │ │ + adds r4, r6, #1 │ │ │ │ lsls r2, r1, #1 │ │ │ │ - add r3, pc, #376 @ (adr r3, 37c634 ) │ │ │ │ + add r3, pc, #408 @ (adr r3, 37c654 ) │ │ │ │ lsls r6, r0, #1 │ │ │ │ - adds r2, r0, #1 │ │ │ │ + adds r2, r1, #1 │ │ │ │ lsls r2, r1, #1 │ │ │ │ - add r3, pc, #208 @ (adr r3, 37c594 ) │ │ │ │ + add r3, pc, #240 @ (adr r3, 37c5b4 ) │ │ │ │ lsls r6, r0, #1 │ │ │ │ - adds r2, r1, #3 │ │ │ │ + adds r2, r2, #3 │ │ │ │ lsls r2, r1, #1 │ │ │ │ - subs r4, r1, r7 │ │ │ │ + subs r4, r2, r7 │ │ │ │ lsls r2, r1, #1 │ │ │ │ - add r2, pc, #760 @ (adr r2, 37c7c8 ) │ │ │ │ + add r2, pc, #792 @ (adr r2, 37c7e8 ) │ │ │ │ lsls r6, r0, #1 │ │ │ │ - subs r6, r5, r6 │ │ │ │ + subs r6, r6, r6 │ │ │ │ lsls r2, r1, #1 │ │ │ │ - add r2, pc, #640 @ (adr r2, 37c758 ) │ │ │ │ + add r2, pc, #672 @ (adr r2, 37c778 ) │ │ │ │ lsls r6, r0, #1 │ │ │ │ - subs r0, r2, r6 │ │ │ │ + subs r0, r3, r6 │ │ │ │ lsls r2, r1, #1 │ │ │ │ - add r2, pc, #520 @ (adr r2, 37c6e8 ) │ │ │ │ + add r2, pc, #552 @ (adr r2, 37c708 ) │ │ │ │ lsls r6, r0, #1 │ │ │ │ - subs r2, r6, r5 │ │ │ │ + subs r2, r7, r5 │ │ │ │ lsls r2, r1, #1 │ │ │ │ - add r2, pc, #400 @ (adr r2, 37c678 ) │ │ │ │ + add r2, pc, #432 @ (adr r2, 37c698 ) │ │ │ │ lsls r6, r0, #1 │ │ │ │ - subs r0, r5, r5 │ │ │ │ + subs r0, r6, r5 │ │ │ │ lsls r2, r1, #1 │ │ │ │ - subs r6, r4, r1 │ │ │ │ + subs r6, r5, r1 │ │ │ │ lsls r2, r1, #1 │ │ │ │ - asrs r4, r3, #21 │ │ │ │ + asrs r4, r4, #21 │ │ │ │ lsls r2, r1, #1 │ │ │ │ - asrs r0, r5, #15 │ │ │ │ + asrs r0, r6, #15 │ │ │ │ lsls r2, r1, #1 │ │ │ │ ldr r6, [sp, #80] @ 0x50 │ │ │ │ mov r1, r4 │ │ │ │ mov r0, r6 │ │ │ │ bl 523bd4 │ │ │ │ vldr d7, [r4, #8] │ │ │ │ mov r1, r4 │ │ │ │ @@ -1029151,23 +1029151,23 @@ │ │ │ │ nop │ │ │ │ nop.w │ │ │ │ @ instruction: 0x47ae │ │ │ │ ldrb r1, [r4, #11] │ │ │ │ add r6, sp, #80 @ 0x50 │ │ │ │ subs r7, #239 @ 0xef │ │ │ │ ... │ │ │ │ - asrs r6, r3, #8 │ │ │ │ + asrs r6, r4, #8 │ │ │ │ lsls r2, r1, #1 │ │ │ │ - asrs r0, r7, #3 │ │ │ │ + asrs r0, r0, #4 │ │ │ │ lsls r2, r1, #1 │ │ │ │ - lsrs r2, r3, #30 │ │ │ │ + lsrs r2, r4, #30 │ │ │ │ lsls r2, r1, #1 │ │ │ │ - lsrs r6, r3, #30 │ │ │ │ + lsrs r6, r4, #30 │ │ │ │ lsls r2, r1, #1 │ │ │ │ - lsrs r4, r3, #30 │ │ │ │ + lsrs r4, r4, #30 │ │ │ │ lsls r2, r1, #1 │ │ │ │ ldr r3, [sp, #96] @ 0x60 │ │ │ │ ldr r0, [r3, #0] │ │ │ │ adds r7, #1 │ │ │ │ cmp r7, r0 │ │ │ │ bge.w 37d140 │ │ │ │ ldr r3, [r4, #40] @ 0x28 │ │ │ │ @@ -1029440,17 +1029440,17 @@ │ │ │ │ bl 52e814 │ │ │ │ str r0, [sp, #136] @ 0x88 │ │ │ │ b.w 37bf28 │ │ │ │ ... │ │ │ │ strh r3, [r5, #56] @ 0x38 │ │ │ │ bls.n 37cc12 │ │ │ │ @ instruction: 0xf7ce3fef │ │ │ │ - lsrs r2, r6, #17 │ │ │ │ + lsrs r2, r7, #17 │ │ │ │ lsls r2, r1, #1 │ │ │ │ - str r3, [sp, #408] @ 0x198 │ │ │ │ + str r3, [sp, #440] @ 0x1b8 │ │ │ │ lsls r6, r0, #1 │ │ │ │ ldr r3, [r4, #12] │ │ │ │ mov r0, r8 │ │ │ │ ldr r2, [sp, #148] @ 0x94 │ │ │ │ add.w r6, r2, r3, lsl #3 │ │ │ │ bl 5409cc │ │ │ │ mov r0, r8 │ │ │ │ @@ -1029718,21 +1029718,21 @@ │ │ │ │ str r3, [sp, #112] @ 0x70 │ │ │ │ ldr r3, [sp, #80] @ 0x50 │ │ │ │ ldr r3, [r3, #4] │ │ │ │ add.w r3, r3, #1392 @ 0x570 │ │ │ │ vldr d7, [r3] │ │ │ │ b.n 37ce3e │ │ │ │ ... │ │ │ │ - lsrs r6, r2, #12 │ │ │ │ + lsrs r6, r3, #12 │ │ │ │ lsls r2, r1, #1 │ │ │ │ - lsrs r2, r2, #12 │ │ │ │ + lsrs r2, r3, #12 │ │ │ │ lsls r2, r1, #1 │ │ │ │ - lsrs r4, r6, #11 │ │ │ │ + lsrs r4, r7, #11 │ │ │ │ lsls r2, r1, #1 │ │ │ │ - lsrs r6, r3, #10 │ │ │ │ + lsrs r6, r4, #10 │ │ │ │ lsls r2, r1, #1 │ │ │ │ ldr r6, [sp, #80] @ 0x50 │ │ │ │ mov r1, r4 │ │ │ │ mov r0, r6 │ │ │ │ bl 523bd4 │ │ │ │ vldr d7, [r4, #16] │ │ │ │ mov r1, r4 │ │ │ │ @@ -1030041,43 +1030041,43 @@ │ │ │ │ b.n 37cec0 │ │ │ │ nop.w │ │ │ │ ... │ │ │ │ @ instruction: 0x47ae │ │ │ │ ldrb r1, [r4, #11] │ │ │ │ add r6, sp, #80 @ 0x50 │ │ │ │ subs r7, #239 @ 0xef │ │ │ │ - subs r2, r3, #2 │ │ │ │ + subs r2, r4, #2 │ │ │ │ lsls r0, r1, #1 │ │ │ │ - lsls r4, r3, #21 │ │ │ │ + lsls r4, r4, #21 │ │ │ │ lsls r2, r1, #1 │ │ │ │ - ldrh r0, [r2, #34] @ 0x22 │ │ │ │ + ldrh r0, [r3, #34] @ 0x22 │ │ │ │ lsls r6, r0, #1 │ │ │ │ - lsls r0, r3, #19 │ │ │ │ + lsls r0, r4, #19 │ │ │ │ lsls r2, r1, #1 │ │ │ │ - ldrh r4, [r1, #30] │ │ │ │ + ldrh r4, [r2, #30] │ │ │ │ lsls r6, r0, #1 │ │ │ │ - lsls r4, r7, #18 │ │ │ │ + lsls r4, r0, #19 │ │ │ │ lsls r2, r1, #1 │ │ │ │ - ldrh r0, [r6, #28] │ │ │ │ + ldrh r0, [r7, #28] │ │ │ │ lsls r6, r0, #1 │ │ │ │ - lsls r0, r1, #18 │ │ │ │ + lsls r0, r2, #18 │ │ │ │ lsls r2, r1, #1 │ │ │ │ - ldrh r4, [r7, #26] │ │ │ │ + ldrh r4, [r0, #28] │ │ │ │ lsls r6, r0, #1 │ │ │ │ - lsls r4, r5, #17 │ │ │ │ + lsls r4, r6, #17 │ │ │ │ lsls r2, r1, #1 │ │ │ │ - ldrh r0, [r4, #26] │ │ │ │ + ldrh r0, [r5, #26] │ │ │ │ lsls r6, r0, #1 │ │ │ │ - lsls r0, r6, #16 │ │ │ │ + lsls r0, r7, #16 │ │ │ │ lsls r2, r1, #1 │ │ │ │ - ldrh r4, [r4, #24] │ │ │ │ + ldrh r4, [r5, #24] │ │ │ │ lsls r6, r0, #1 │ │ │ │ - lsls r4, r2, #16 │ │ │ │ + lsls r4, r3, #16 │ │ │ │ lsls r2, r1, #1 │ │ │ │ - ldrh r0, [r1, #24] │ │ │ │ + ldrh r0, [r2, #24] │ │ │ │ lsls r6, r0, #1 │ │ │ │ ldr r2, [pc, #984] @ (37d728 ) │ │ │ │ add.w r1, r4, #28 │ │ │ │ strd r3, r3, [sp, #20] │ │ │ │ vmov.f64 d2, #240 @ 0xbf800000 -1.0 │ │ │ │ strd r3, r3, [sp, #12] │ │ │ │ add r2, pc │ │ │ │ @@ -1030420,95 +1030420,95 @@ │ │ │ │ b.n 37d7dc │ │ │ │ nop.w │ │ │ │ ... │ │ │ │ @ instruction: 0x47ae │ │ │ │ ldrb r1, [r4, #11] │ │ │ │ add r6, sp, #80 @ 0x50 │ │ │ │ subs r7, #239 @ 0xef │ │ │ │ - adds r6, r5, #2 │ │ │ │ + adds r6, r6, #2 │ │ │ │ lsls r0, r1, #1 │ │ │ │ - lsls r0, r7, #13 │ │ │ │ + lsls r0, r0, #14 │ │ │ │ lsls r2, r1, #1 │ │ │ │ - ldrh r4, [r5, #18] │ │ │ │ + ldrh r4, [r6, #18] │ │ │ │ lsls r6, r0, #1 │ │ │ │ - lsls r4, r3, #13 │ │ │ │ + lsls r4, r4, #13 │ │ │ │ lsls r2, r1, #1 │ │ │ │ - ldrh r0, [r2, #18] │ │ │ │ + ldrh r0, [r3, #18] │ │ │ │ lsls r6, r0, #1 │ │ │ │ - lsls r0, r5, #16 │ │ │ │ + lsls r0, r6, #16 │ │ │ │ lsls r2, r1, #1 │ │ │ │ - lsls r6, r5, #11 │ │ │ │ + lsls r6, r6, #11 │ │ │ │ lsls r2, r1, #1 │ │ │ │ - ldrh r2, [r4, #14] │ │ │ │ + ldrh r2, [r5, #14] │ │ │ │ lsls r6, r0, #1 │ │ │ │ - lsls r2, r0, #15 │ │ │ │ + lsls r2, r1, #15 │ │ │ │ lsls r2, r1, #1 │ │ │ │ - lsls r4, r0, #10 │ │ │ │ + lsls r4, r1, #10 │ │ │ │ lsls r2, r1, #1 │ │ │ │ - ldrh r0, [r7, #10] │ │ │ │ + ldrh r0, [r0, #12] │ │ │ │ lsls r6, r0, #1 │ │ │ │ - lsls r0, r5, #9 │ │ │ │ + lsls r0, r6, #9 │ │ │ │ lsls r2, r1, #1 │ │ │ │ - ldrh r4, [r3, #10] │ │ │ │ + ldrh r4, [r4, #10] │ │ │ │ lsls r6, r0, #1 │ │ │ │ - lsls r4, r2, #13 │ │ │ │ + lsls r4, r3, #13 │ │ │ │ lsls r2, r1, #1 │ │ │ │ - lsls r2, r3, #8 │ │ │ │ + lsls r2, r4, #8 │ │ │ │ lsls r2, r1, #1 │ │ │ │ - ldrh r6, [r1, #8] │ │ │ │ + ldrh r6, [r2, #8] │ │ │ │ lsls r6, r0, #1 │ │ │ │ - lsls r2, r7, #6 │ │ │ │ + lsls r2, r0, #7 │ │ │ │ lsls r2, r1, #1 │ │ │ │ - ldrh r6, [r5, #4] │ │ │ │ + ldrh r6, [r6, #4] │ │ │ │ lsls r6, r0, #1 │ │ │ │ - lsls r6, r3, #6 │ │ │ │ + lsls r6, r4, #6 │ │ │ │ lsls r2, r1, #1 │ │ │ │ - ldrh r2, [r2, #4] │ │ │ │ + ldrh r2, [r3, #4] │ │ │ │ lsls r6, r0, #1 │ │ │ │ - lsls r2, r6, #5 │ │ │ │ + lsls r2, r7, #5 │ │ │ │ lsls r2, r1, #1 │ │ │ │ - ldrh r6, [r4, #2] │ │ │ │ + ldrh r6, [r5, #2] │ │ │ │ lsls r6, r0, #1 │ │ │ │ - lsls r6, r2, #5 │ │ │ │ + lsls r6, r3, #5 │ │ │ │ lsls r2, r1, #1 │ │ │ │ - ldrh r2, [r1, #2] │ │ │ │ + ldrh r2, [r2, #2] │ │ │ │ lsls r6, r0, #1 │ │ │ │ - lsls r2, r7, #4 │ │ │ │ + lsls r2, r0, #5 │ │ │ │ lsls r2, r1, #1 │ │ │ │ - ldrh r6, [r5, #0] │ │ │ │ + ldrh r6, [r6, #0] │ │ │ │ lsls r6, r0, #1 │ │ │ │ - lsls r6, r3, #4 │ │ │ │ + lsls r6, r4, #4 │ │ │ │ lsls r2, r1, #1 │ │ │ │ - ldrh r2, [r2, #0] │ │ │ │ + ldrh r2, [r3, #0] │ │ │ │ lsls r6, r0, #1 │ │ │ │ - lsls r2, r0, #4 │ │ │ │ + lsls r2, r1, #4 │ │ │ │ lsls r2, r1, #1 │ │ │ │ - strh r6, [r6, #62] @ 0x3e │ │ │ │ + strh r6, [r7, #62] @ 0x3e │ │ │ │ lsls r6, r0, #1 │ │ │ │ - lsls r6, r4, #3 │ │ │ │ + lsls r6, r5, #3 │ │ │ │ lsls r2, r1, #1 │ │ │ │ - strh r2, [r3, #62] @ 0x3e │ │ │ │ + strh r2, [r4, #62] @ 0x3e │ │ │ │ lsls r6, r0, #1 │ │ │ │ - lsls r2, r7, #2 │ │ │ │ + lsls r2, r0, #3 │ │ │ │ lsls r2, r1, #1 │ │ │ │ - strh r4, [r5, #60] @ 0x3c │ │ │ │ + strh r4, [r6, #60] @ 0x3c │ │ │ │ lsls r6, r0, #1 │ │ │ │ - lsls r4, r2, #2 │ │ │ │ + lsls r4, r3, #2 │ │ │ │ lsls r2, r1, #1 │ │ │ │ - strh r0, [r1, #60] @ 0x3c │ │ │ │ + strh r0, [r2, #60] @ 0x3c │ │ │ │ lsls r6, r0, #1 │ │ │ │ - lsls r0, r7, #1 │ │ │ │ + lsls r0, r0, #2 │ │ │ │ lsls r2, r1, #1 │ │ │ │ - strh r4, [r5, #58] @ 0x3a │ │ │ │ + strh r4, [r6, #58] @ 0x3a │ │ │ │ lsls r6, r0, #1 │ │ │ │ - lsls r2, r5, #1 │ │ │ │ + lsls r2, r6, #1 │ │ │ │ lsls r2, r1, #1 │ │ │ │ - lsls r6, r3, #4 │ │ │ │ + lsls r6, r4, #4 │ │ │ │ lsls r2, r1, #1 │ │ │ │ - lsls r4, r5, #3 │ │ │ │ + lsls r4, r6, #3 │ │ │ │ lsls r2, r1, #1 │ │ │ │ subs r3, #1 │ │ │ │ cmp r3, #1 │ │ │ │ bls.w 37d9c4 │ │ │ │ adds r7, #1 │ │ │ │ cmp r7, r2 │ │ │ │ bge.w 37dd5e │ │ │ │ @@ -1030893,34 +1030893,34 @@ │ │ │ │ ldr r0, [pc, #76] @ (37dc9c ) │ │ │ │ mov.w r1, #4294967295 @ 0xffffffff │ │ │ │ add r0, pc │ │ │ │ bl 17e10 │ │ │ │ b.n 37dbca │ │ │ │ nop.w │ │ │ │ ... │ │ │ │ - @ instruction: 0xfb780049 │ │ │ │ - strh r4, [r5, #18] │ │ │ │ + @ instruction: 0xfb800049 │ │ │ │ + strh r4, [r6, #18] │ │ │ │ lsls r6, r0, #1 │ │ │ │ - @ instruction: 0xfb3e0049 │ │ │ │ - strh r0, [r6, #16] │ │ │ │ + @ instruction: 0xfb460049 │ │ │ │ + strh r0, [r7, #16] │ │ │ │ lsls r6, r0, #1 │ │ │ │ - @ instruction: 0xfb1e0049 │ │ │ │ - strh r0, [r2, #16] │ │ │ │ + @ instruction: 0xfb260049 │ │ │ │ + strh r0, [r3, #16] │ │ │ │ lsls r6, r0, #1 │ │ │ │ - @ instruction: 0xfb020049 │ │ │ │ - strh r4, [r6, #14] │ │ │ │ + @ instruction: 0xfb0a0049 │ │ │ │ + strh r4, [r7, #14] │ │ │ │ lsls r6, r0, #1 │ │ │ │ - @ instruction: 0xfae60049 │ │ │ │ - strh r0, [r3, #14] │ │ │ │ + @ instruction: 0xfaee0049 │ │ │ │ + strh r0, [r4, #14] │ │ │ │ lsls r6, r0, #1 │ │ │ │ - @ instruction: 0xfaca0049 │ │ │ │ - strh r4, [r7, #12] │ │ │ │ + @ instruction: 0xfad20049 │ │ │ │ + strh r4, [r0, #14] │ │ │ │ lsls r6, r0, #1 │ │ │ │ - @ instruction: 0xfaae0049 │ │ │ │ - strh r0, [r4, #12] │ │ │ │ + @ instruction: 0xfab60049 │ │ │ │ + strh r0, [r5, #12] │ │ │ │ lsls r6, r0, #1 │ │ │ │ ldr.w r0, [pc, #1468] @ 37e260 │ │ │ │ movw r1, #1132 @ 0x46c │ │ │ │ add r0, pc │ │ │ │ adds r0, #12 │ │ │ │ bl 17c90 │ │ │ │ ldr.w r0, [pc, #1456] @ 37e264 │ │ │ │ @@ -1031425,57 +1031425,57 @@ │ │ │ │ bcs.n 37e238 │ │ │ │ str r5, [r1, #36] @ 0x24 │ │ │ │ subs r7, #80 @ 0x50 │ │ │ │ add r1, sp, #1008 @ 0x3f0 │ │ │ │ bcs.n 37e240 │ │ │ │ str r5, [r1, #36] @ 0x24 │ │ │ │ sevl │ │ │ │ - @ instruction: 0xfa4c0049 │ │ │ │ - strh r4, [r7, #8] │ │ │ │ + @ instruction: 0xfa540049 │ │ │ │ + strh r4, [r0, #10] │ │ │ │ lsls r6, r0, #1 │ │ │ │ - @ instruction: 0xfa2c0049 │ │ │ │ - strh r4, [r3, #8] │ │ │ │ + @ instruction: 0xfa340049 │ │ │ │ + strh r4, [r4, #8] │ │ │ │ lsls r6, r0, #1 │ │ │ │ - @ instruction: 0xfa0e0049 │ │ │ │ - strh r6, [r7, #6] │ │ │ │ + @ instruction: 0xfa160049 │ │ │ │ + strh r6, [r0, #8] │ │ │ │ lsls r6, r0, #1 │ │ │ │ - vld1.8 {d16[2]}, [lr], r9 │ │ │ │ - strh r6, [r3, #6] │ │ │ │ + ldr??.w r0, [r6, #73] @ 0x49 │ │ │ │ + strh r6, [r4, #6] │ │ │ │ lsls r6, r0, #1 │ │ │ │ - vst1.8 {d16[2]}, [lr], r9 │ │ │ │ - strh r6, [r7, #4] │ │ │ │ + ldr??.w r0, [r6, #73] @ 0x49 │ │ │ │ + strh r6, [r0, #6] │ │ │ │ lsls r6, r0, #1 │ │ │ │ - vld1.8 {d0[2]}, [lr], r9 │ │ │ │ - strh r6, [r3, #4] │ │ │ │ + ldrsh.w r0, [r6, #73] @ 0x49 │ │ │ │ + strh r6, [r4, #4] │ │ │ │ lsls r6, r0, #1 │ │ │ │ - asrs r4, r3, #3 │ │ │ │ + asrs r4, r4, #3 │ │ │ │ lsls r0, r1, #1 │ │ │ │ - @ instruction: 0xf7920049 │ │ │ │ - ldrb r6, [r0, #26] │ │ │ │ + @ instruction: 0xf79a0049 │ │ │ │ + ldrb r6, [r1, #26] │ │ │ │ lsls r6, r0, #1 │ │ │ │ - @ instruction: 0xf7660049 │ │ │ │ - ldrb r2, [r3, #25] │ │ │ │ + @ instruction: 0xf76e0049 │ │ │ │ + ldrb r2, [r4, #25] │ │ │ │ lsls r6, r0, #1 │ │ │ │ - @ instruction: 0xf74a0049 │ │ │ │ - ldrb r6, [r7, #24] │ │ │ │ + @ instruction: 0xf7520049 │ │ │ │ + ldrb r6, [r0, #25] │ │ │ │ lsls r6, r0, #1 │ │ │ │ - @ instruction: 0xf7de0049 │ │ │ │ - @ instruction: 0xf6720049 │ │ │ │ - ldrb r6, [r4, #21] │ │ │ │ + @ instruction: 0xf7e60049 │ │ │ │ + @ instruction: 0xf67a0049 │ │ │ │ + ldrb r6, [r5, #21] │ │ │ │ lsls r6, r0, #1 │ │ │ │ - @ instruction: 0xf6580049 │ │ │ │ - rsb r0, ip, #13172736 @ 0xc90000 │ │ │ │ - ldrb r0, [r0, #19] │ │ │ │ + @ instruction: 0xf6600049 │ │ │ │ + rsbs r0, r4, #13172736 @ 0xc90000 │ │ │ │ + ldrb r0, [r1, #19] │ │ │ │ lsls r6, r0, #1 │ │ │ │ - movw r0, #18505 @ 0x4849 │ │ │ │ - @ instruction: 0xf4e80049 │ │ │ │ - ldrb r4, [r3, #15] │ │ │ │ + movw r0, #51273 @ 0xc849 │ │ │ │ + @ instruction: 0xf4f00049 │ │ │ │ + ldrb r4, [r4, #15] │ │ │ │ lsls r6, r0, #1 │ │ │ │ - @ instruction: 0xf4cc0049 │ │ │ │ - ldrb r0, [r0, #15] │ │ │ │ + @ instruction: 0xf4d40049 │ │ │ │ + ldrb r0, [r1, #15] │ │ │ │ lsls r6, r0, #1 │ │ │ │ ldr r3, [sp, #80] @ 0x50 │ │ │ │ ldr r0, [sp, #52] @ 0x34 │ │ │ │ ldr r1, [r3, #0] │ │ │ │ bl 52eb60 │ │ │ │ mov r7, r0 │ │ │ │ cmp r0, #1 │ │ │ │ @@ -1031594,43 +1031594,43 @@ │ │ │ │ bl 17c90 │ │ │ │ ldr r0, [pc, #88] @ (37e46c ) │ │ │ │ mov r1, r7 │ │ │ │ add r0, pc │ │ │ │ bl 17e10 │ │ │ │ b.w 37b92c │ │ │ │ nop │ │ │ │ - and.w r0, r4, #13172736 @ 0xc90000 │ │ │ │ - ldrb r0, [r7, #11] │ │ │ │ + and.w r0, ip, #13172736 @ 0xc90000 │ │ │ │ + ldrb r0, [r0, #12] │ │ │ │ lsls r6, r0, #1 │ │ │ │ - @ instruction: 0xf3e60049 │ │ │ │ - ldrb r2, [r3, #11] │ │ │ │ + @ instruction: 0xf3ee0049 │ │ │ │ + ldrb r2, [r4, #11] │ │ │ │ lsls r6, r0, #1 │ │ │ │ - @ instruction: 0xf3b40049 │ │ │ │ - ldrb r0, [r5, #10] │ │ │ │ + @ instruction: 0xf3bc0049 │ │ │ │ + ldrb r0, [r6, #10] │ │ │ │ lsls r6, r0, #1 │ │ │ │ - @ instruction: 0xf3920049 │ │ │ │ - ldrb r4, [r0, #10] │ │ │ │ + @ instruction: 0xf39a0049 │ │ │ │ + ldrb r4, [r1, #10] │ │ │ │ lsls r6, r0, #1 │ │ │ │ - @ instruction: 0xf3780049 │ │ │ │ - ldrb r2, [r5, #9] │ │ │ │ + usat r0, #9, r0, lsl #1 │ │ │ │ + ldrb r2, [r6, #9] │ │ │ │ lsls r6, r0, #1 │ │ │ │ - @ instruction: 0xf35e0049 │ │ │ │ - ldrb r0, [r2, #9] │ │ │ │ + bfi r0, r6, #1, #9 │ │ │ │ + ldrb r0, [r3, #9] │ │ │ │ lsls r6, r0, #1 │ │ │ │ - sbfx r0, r2, #1, #10 │ │ │ │ - ldrb r6, [r6, #8] │ │ │ │ + sbfx r0, sl, #1, #10 │ │ │ │ + ldrb r6, [r7, #8] │ │ │ │ lsls r6, r0, #1 │ │ │ │ - ssat r0, #10, r6, asr #1 │ │ │ │ - ldrb r2, [r3, #8] │ │ │ │ + ssat r0, #10, lr, asr #1 │ │ │ │ + ldrb r2, [r4, #8] │ │ │ │ lsls r6, r0, #1 │ │ │ │ - ssat r0, #10, sl, lsl #1 │ │ │ │ - ldrb r6, [r7, #7] │ │ │ │ + @ instruction: 0xf3120049 │ │ │ │ + ldrb r6, [r0, #8] │ │ │ │ lsls r6, r0, #1 │ │ │ │ - @ instruction: 0xf2ec0049 │ │ │ │ - ldrb r0, [r4, #7] │ │ │ │ + @ instruction: 0xf2f40049 │ │ │ │ + ldrb r0, [r5, #7] │ │ │ │ lsls r6, r0, #1 │ │ │ │ stmdb sp!, {r4, r5, r6, r7, r8, r9, sl, fp, lr} │ │ │ │ mov.w ip, #4096 @ 0x1000 │ │ │ │ vpush {d8} │ │ │ │ sub.w ip, sp, ip │ │ │ │ str.w r0, [ip, #3864] @ 0xf18 │ │ │ │ mov r6, r1 │ │ │ │ @@ -1032018,53 +1032018,53 @@ │ │ │ │ subs r7, #195 @ 0xc3 │ │ │ │ lsls r6, r7, #21 │ │ │ │ lsls r2, r2, #1 │ │ │ │ asrs r0, r7, #6 │ │ │ │ movs r0, r0 │ │ │ │ lsls r0, r1, #20 │ │ │ │ lsls r2, r2, #1 │ │ │ │ - sbcs.w r0, r0, #73 @ 0x49 │ │ │ │ - ldrb r0, [r4, #12] │ │ │ │ + sbcs.w r0, r8, #73 @ 0x49 │ │ │ │ + ldrb r0, [r5, #12] │ │ │ │ lsls r6, r0, #1 │ │ │ │ - add.w r0, r2, #73 @ 0x49 │ │ │ │ - strb r6, [r6, #31] │ │ │ │ + add.w r0, sl, #73 @ 0x49 │ │ │ │ + strb r6, [r7, #31] │ │ │ │ lsls r6, r0, #1 │ │ │ │ - @ instruction: 0xf22e0049 │ │ │ │ - @ instruction: 0xf2b60049 │ │ │ │ - @ instruction: 0xf0b80049 │ │ │ │ - strb r4, [r5, #30] │ │ │ │ + @ instruction: 0xf2360049 │ │ │ │ + @ instruction: 0xf2be0049 │ │ │ │ + @ instruction: 0xf0c00049 │ │ │ │ + strb r4, [r6, #30] │ │ │ │ lsls r6, r0, #1 │ │ │ │ - subw r0, r4, #73 @ 0x49 │ │ │ │ - eor.w r0, r8, #73 @ 0x49 │ │ │ │ - strb r4, [r7, #29] │ │ │ │ + subw r0, ip, #73 @ 0x49 │ │ │ │ + eors.w r0, r0, #73 @ 0x49 │ │ │ │ + strb r4, [r0, #30] │ │ │ │ lsls r6, r0, #1 │ │ │ │ - orrs.w r0, sl, #73 @ 0x49 │ │ │ │ - strb r6, [r1, #29] │ │ │ │ + orn r0, r2, #73 @ 0x49 │ │ │ │ + strb r6, [r2, #29] │ │ │ │ lsls r6, r0, #1 │ │ │ │ - adds r2, #58 @ 0x3a │ │ │ │ + adds r2, #66 @ 0x42 │ │ │ │ lsls r6, r0, #1 │ │ │ │ - vmla.i16 d16, d12, d1[1] │ │ │ │ - strb r0, [r2, #27] │ │ │ │ + vmla.i32 d16, d4, d9[0] │ │ │ │ + strb r0, [r3, #27] │ │ │ │ lsls r6, r0, #1 │ │ │ │ - vmla.i d16, d0, d1[2] │ │ │ │ - strb r4, [r6, #26] │ │ │ │ + vmla.i d16, d8, d1[2] │ │ │ │ + strb r4, [r7, #26] │ │ │ │ lsls r6, r0, #1 │ │ │ │ - @ instruction: 0xf1880049 │ │ │ │ - vhadd.s16 q8, q1, │ │ │ │ - strb r6, [r0, #25] │ │ │ │ + @ instruction: 0xf1900049 │ │ │ │ + vhadd.s16 q8, q5, │ │ │ │ + strb r6, [r1, #25] │ │ │ │ lsls r6, r0, #1 │ │ │ │ - cdp 0, 15, cr0, cr6, cr9, {2} │ │ │ │ - strb r2, [r5, #23] │ │ │ │ + cdp 0, 15, cr0, cr14, cr9, {2} │ │ │ │ + strb r2, [r6, #23] │ │ │ │ lsls r6, r0, #1 │ │ │ │ - strh r0, [r5, #40] @ 0x28 │ │ │ │ + strh r0, [r6, #40] @ 0x28 │ │ │ │ lsls r7, r0, #1 │ │ │ │ - adds r0, #226 @ 0xe2 │ │ │ │ + adds r0, #234 @ 0xea │ │ │ │ lsls r6, r0, #1 │ │ │ │ - cdp 0, 10, cr0, cr10, cr9, {2} │ │ │ │ - strb r6, [r3, #22] │ │ │ │ + cdp 0, 11, cr0, cr2, cr9, {2} │ │ │ │ + strb r6, [r4, #22] │ │ │ │ lsls r6, r0, #1 │ │ │ │ ble.w 37e4fe │ │ │ │ vldr d7, [pc, #640] @ 37eb70 │ │ │ │ vcmpe.f64 d0, d7 │ │ │ │ vmrs APSR_nzcv, fpscr │ │ │ │ bls.w 37e58c │ │ │ │ vmov.f64 d7, #80 @ 0x3e800000 0.250 │ │ │ │ @@ -1032286,31 +1032286,31 @@ │ │ │ │ bl 17e10 │ │ │ │ ldr r2, [sp, #56] @ 0x38 │ │ │ │ b.n 37e500 │ │ │ │ adds r3, #51 @ 0x33 │ │ │ │ adds r3, #51 @ 0x33 │ │ │ │ adds r3, #51 @ 0x33 │ │ │ │ subs r7, #195 @ 0xc3 │ │ │ │ - cmp r7, #248 @ 0xf8 │ │ │ │ + adds r0, #0 │ │ │ │ lsls r6, r0, #1 │ │ │ │ - ldrh r4, [r2, #60] @ 0x3c │ │ │ │ + ldrh r4, [r3, #60] @ 0x3c │ │ │ │ lsls r0, r1, #1 │ │ │ │ - negs r4, r1 │ │ │ │ + negs r4, r2 │ │ │ │ lsls r6, r0, #1 │ │ │ │ - rors r0, r6 │ │ │ │ + rors r0, r7 │ │ │ │ lsls r6, r0, #1 │ │ │ │ - rors r0, r5 │ │ │ │ + rors r0, r6 │ │ │ │ lsls r6, r0, #1 │ │ │ │ - rors r0, r2 │ │ │ │ + rors r0, r3 │ │ │ │ lsls r6, r0, #1 │ │ │ │ - subs.w r0, r6, r9, lsl #1 │ │ │ │ - strb r2, [r5, #10] │ │ │ │ + subs.w r0, lr, r9, lsl #1 │ │ │ │ + strb r2, [r6, #10] │ │ │ │ lsls r6, r0, #1 │ │ │ │ - @ instruction: 0xeb9a0049 │ │ │ │ - strb r6, [r1, #10] │ │ │ │ + sub.w r0, r2, r9, lsl #1 │ │ │ │ + strb r6, [r2, #10] │ │ │ │ lsls r6, r0, #1 │ │ │ │ add.w r1, sl, #36 @ 0x24 │ │ │ │ mov r0, r6 │ │ │ │ bl 553df0 │ │ │ │ cmp r0, #1 │ │ │ │ bne.w 37ee66 │ │ │ │ ldr.w r3, [sl, #12] │ │ │ │ @@ -1033112,153 +1033112,153 @@ │ │ │ │ ldr r2, [sp, #56] @ 0x38 │ │ │ │ b.n 37ee1c │ │ │ │ nop.w │ │ │ │ movs r0, r0 │ │ │ │ movs r0, r0 │ │ │ │ movs r0, r0 │ │ │ │ subs r6, #176 @ 0xb0 │ │ │ │ - @ instruction: 0xeaa80049 │ │ │ │ - strb r2, [r3, #6] │ │ │ │ + @ instruction: 0xeab00049 │ │ │ │ + strb r2, [r4, #6] │ │ │ │ lsls r6, r0, #1 │ │ │ │ - eors.w r0, lr, r9, lsl #1 │ │ │ │ - ldmdb r2!, {r0, r3, r6} │ │ │ │ - strb r4, [r4, #0] │ │ │ │ + @ instruction: 0xeaa60049 │ │ │ │ + ldmdb sl!, {r0, r3, r6} │ │ │ │ + strb r4, [r5, #0] │ │ │ │ lsls r6, r0, #1 │ │ │ │ - ldmdb r0, {r0, r3, r6} │ │ │ │ - strb r2, [r0, #0] │ │ │ │ + ldmdb r8, {r0, r3, r6} │ │ │ │ + strb r2, [r1, #0] │ │ │ │ lsls r6, r0, #1 │ │ │ │ - strd r0, r0, [lr], #292 @ 0x124 │ │ │ │ - ldr r0, [r4, #124] @ 0x7c │ │ │ │ + ldrd r0, r0, [r6], #292 @ 0x124 │ │ │ │ + ldr r0, [r5, #124] @ 0x7c │ │ │ │ lsls r6, r0, #1 │ │ │ │ - @ instruction: 0xe8ce0049 │ │ │ │ - ldr r0, [r0, #124] @ 0x7c │ │ │ │ + @ instruction: 0xe8d60049 │ │ │ │ + ldr r0, [r1, #124] @ 0x7c │ │ │ │ lsls r6, r0, #1 │ │ │ │ - stmia.w sl!, {r0, r3, r6} │ │ │ │ - ldr r4, [r3, #120] @ 0x78 │ │ │ │ + ldmia.w r2!, {r0, r3, r6} │ │ │ │ + ldr r4, [r4, #120] @ 0x78 │ │ │ │ lsls r6, r0, #1 │ │ │ │ - stmia.w r4, {r0, r3, r6} │ │ │ │ - ldr r6, [r6, #116] @ 0x74 │ │ │ │ + stmia.w ip, {r0, r3, r6} │ │ │ │ + ldr r6, [r7, #116] @ 0x74 │ │ │ │ lsls r6, r0, #1 │ │ │ │ - @ instruction: 0xe8260049 │ │ │ │ - ldr r0, [r3, #112] @ 0x70 │ │ │ │ + @ instruction: 0xe82e0049 │ │ │ │ + ldr r0, [r4, #112] @ 0x70 │ │ │ │ lsls r6, r0, #1 │ │ │ │ - bics.w r0, r8, r9, lsl #1 │ │ │ │ - b.n 37f4c0 │ │ │ │ + orr.w r0, r0, r9, lsl #1 │ │ │ │ + b.n 37f4d0 │ │ │ │ lsls r1, r1, #1 │ │ │ │ - ldr r0, [r4, #108] @ 0x6c │ │ │ │ + ldr r0, [r5, #108] @ 0x6c │ │ │ │ lsls r6, r0, #1 │ │ │ │ - b.n 37f484 │ │ │ │ + b.n 37f494 │ │ │ │ lsls r1, r1, #1 │ │ │ │ - ldr r6, [r7, #104] @ 0x68 │ │ │ │ + ldr r6, [r0, #108] @ 0x6c │ │ │ │ lsls r6, r0, #1 │ │ │ │ - b.n 37f444 │ │ │ │ + b.n 37f454 │ │ │ │ lsls r1, r1, #1 │ │ │ │ - ldr r2, [r3, #104] @ 0x68 │ │ │ │ + ldr r2, [r4, #104] @ 0x68 │ │ │ │ lsls r6, r0, #1 │ │ │ │ - strd r0, r0, [r6, #292]! @ 0x124 │ │ │ │ - b.n 37f3c0 │ │ │ │ + strd r0, r0, [lr, #292]! @ 0x124 │ │ │ │ + b.n 37f3d0 │ │ │ │ lsls r1, r1, #1 │ │ │ │ - ldr r2, [r2, #100] @ 0x64 │ │ │ │ + ldr r2, [r3, #100] @ 0x64 │ │ │ │ lsls r6, r0, #1 │ │ │ │ - @ instruction: 0xe9b40049 │ │ │ │ - @ instruction: 0xe9b00049 │ │ │ │ - @ instruction: 0xe9b00049 │ │ │ │ - movs r5, #72 @ 0x48 │ │ │ │ + @ instruction: 0xe9bc0049 │ │ │ │ + @ instruction: 0xe9b80049 │ │ │ │ + @ instruction: 0xe9b80049 │ │ │ │ + movs r5, #80 @ 0x50 │ │ │ │ lsls r0, r1, #1 │ │ │ │ - b.n 37f26c │ │ │ │ + b.n 37f27c │ │ │ │ lsls r1, r1, #1 │ │ │ │ - ldr r4, [r3, #88] @ 0x58 │ │ │ │ + ldr r4, [r4, #88] @ 0x58 │ │ │ │ lsls r6, r0, #1 │ │ │ │ - b.n 37f230 │ │ │ │ + b.n 37f240 │ │ │ │ lsls r1, r1, #1 │ │ │ │ - ldr r0, [r7, #84] @ 0x54 │ │ │ │ + ldr r0, [r0, #88] @ 0x58 │ │ │ │ lsls r6, r0, #1 │ │ │ │ - b.n 37f1c8 │ │ │ │ + b.n 37f1d8 │ │ │ │ lsls r1, r1, #1 │ │ │ │ - ldr r2, [r0, #84] @ 0x54 │ │ │ │ + ldr r2, [r1, #84] @ 0x54 │ │ │ │ lsls r6, r0, #1 │ │ │ │ - b.n 37f188 │ │ │ │ + b.n 37f198 │ │ │ │ lsls r1, r1, #1 │ │ │ │ - ldr r6, [r3, #80] @ 0x50 │ │ │ │ + ldr r6, [r4, #80] @ 0x50 │ │ │ │ lsls r6, r0, #1 │ │ │ │ - b.n 37f14c │ │ │ │ + b.n 37f15c │ │ │ │ lsls r1, r1, #1 │ │ │ │ - ldr r4, [r7, #76] @ 0x4c │ │ │ │ + ldr r4, [r0, #80] @ 0x50 │ │ │ │ lsls r6, r0, #1 │ │ │ │ - b.n 37f110 │ │ │ │ + b.n 37f120 │ │ │ │ lsls r1, r1, #1 │ │ │ │ - ldr r2, [r3, #76] @ 0x4c │ │ │ │ + ldr r2, [r4, #76] @ 0x4c │ │ │ │ lsls r6, r0, #1 │ │ │ │ - b.n 37f0d4 │ │ │ │ + b.n 37f0e4 │ │ │ │ lsls r1, r1, #1 │ │ │ │ - ldr r0, [r7, #72] @ 0x48 │ │ │ │ + ldr r0, [r0, #76] @ 0x4c │ │ │ │ lsls r6, r0, #1 │ │ │ │ - b.n 37f09c │ │ │ │ + b.n 37f0ac │ │ │ │ lsls r1, r1, #1 │ │ │ │ - ldr r2, [r3, #72] @ 0x48 │ │ │ │ + ldr r2, [r4, #72] @ 0x48 │ │ │ │ lsls r6, r0, #1 │ │ │ │ - b.n 37f4f0 │ │ │ │ + b.n 37f500 │ │ │ │ lsls r1, r1, #1 │ │ │ │ - b.n 37f044 │ │ │ │ + b.n 37f054 │ │ │ │ lsls r1, r1, #1 │ │ │ │ - ldr r0, [r5, #68] @ 0x44 │ │ │ │ + ldr r0, [r6, #68] @ 0x44 │ │ │ │ lsls r6, r0, #1 │ │ │ │ - subs r2, #14 │ │ │ │ + subs r2, #22 │ │ │ │ lsls r6, r0, #1 │ │ │ │ - b.n 37ef5c │ │ │ │ + b.n 37ef6c │ │ │ │ lsls r1, r1, #1 │ │ │ │ - ldr r6, [r5, #60] @ 0x3c │ │ │ │ + ldr r6, [r6, #60] @ 0x3c │ │ │ │ lsls r6, r0, #1 │ │ │ │ - b.n 37ee14 │ │ │ │ + b.n 37ee24 │ │ │ │ lsls r1, r1, #1 │ │ │ │ - ldr r6, [r0, #52] @ 0x34 │ │ │ │ + ldr r6, [r1, #52] @ 0x34 │ │ │ │ lsls r6, r0, #1 │ │ │ │ - b.n 37ede4 │ │ │ │ + b.n 37edf4 │ │ │ │ lsls r1, r1, #1 │ │ │ │ - ldr r2, [r5, #48] @ 0x30 │ │ │ │ + ldr r2, [r6, #48] @ 0x30 │ │ │ │ lsls r6, r0, #1 │ │ │ │ - b.n 37ed90 │ │ │ │ + b.n 37eda0 │ │ │ │ lsls r1, r1, #1 │ │ │ │ - ldr r4, [r7, #44] @ 0x2c │ │ │ │ + ldr r4, [r0, #48] @ 0x30 │ │ │ │ lsls r6, r0, #1 │ │ │ │ - b.n 37fd58 │ │ │ │ + b.n 37fd68 │ │ │ │ lsls r1, r1, #1 │ │ │ │ - ldr r4, [r3, #44] @ 0x2c │ │ │ │ + ldr r4, [r4, #44] @ 0x2c │ │ │ │ lsls r6, r0, #1 │ │ │ │ - b.n 37fd20 │ │ │ │ + b.n 37fd30 │ │ │ │ lsls r1, r1, #1 │ │ │ │ - ldr r4, [r7, #40] @ 0x28 │ │ │ │ + ldr r4, [r0, #44] @ 0x2c │ │ │ │ lsls r6, r0, #1 │ │ │ │ - b.n 37fce8 │ │ │ │ + b.n 37fcf8 │ │ │ │ lsls r1, r1, #1 │ │ │ │ - ldr r4, [r3, #40] @ 0x28 │ │ │ │ + ldr r4, [r4, #40] @ 0x28 │ │ │ │ lsls r6, r0, #1 │ │ │ │ - b.n 37fcb0 │ │ │ │ + b.n 37fcc0 │ │ │ │ lsls r1, r1, #1 │ │ │ │ - ldr r4, [r7, #36] @ 0x24 │ │ │ │ + ldr r4, [r0, #40] @ 0x28 │ │ │ │ lsls r6, r0, #1 │ │ │ │ - b.n 37fc78 │ │ │ │ + b.n 37fc88 │ │ │ │ lsls r1, r1, #1 │ │ │ │ - ldr r4, [r3, #36] @ 0x24 │ │ │ │ + ldr r4, [r4, #36] @ 0x24 │ │ │ │ lsls r6, r0, #1 │ │ │ │ - b.n 37fb94 │ │ │ │ + b.n 37fba4 │ │ │ │ lsls r1, r1, #1 │ │ │ │ - b.n 37f1c8 │ │ │ │ + b.n 37f1d8 │ │ │ │ lsls r1, r1, #1 │ │ │ │ - b.n 37fb3c │ │ │ │ + b.n 37fb4c │ │ │ │ lsls r1, r1, #1 │ │ │ │ - ldr r6, [r6, #24] │ │ │ │ + ldr r6, [r7, #24] │ │ │ │ lsls r6, r0, #1 │ │ │ │ - b.n 37f0a8 │ │ │ │ + b.n 37f0b8 │ │ │ │ lsls r1, r1, #1 │ │ │ │ - subs r0, #10 │ │ │ │ + subs r0, #18 │ │ │ │ lsls r6, r0, #1 │ │ │ │ - b.n 37fac4 │ │ │ │ + b.n 37fad4 │ │ │ │ lsls r1, r1, #1 │ │ │ │ - ldr r2, [r6, #20] │ │ │ │ + ldr r2, [r7, #20] │ │ │ │ lsls r6, r0, #1 │ │ │ │ ldr.w r1, [pc, #1760] @ 37fcb0 │ │ │ │ mov r0, sl │ │ │ │ add r1, pc │ │ │ │ bl 52aedc │ │ │ │ cmp r0, #1 │ │ │ │ beq.w 37ea84 │ │ │ │ @@ -1033855,91 +1033855,91 @@ │ │ │ │ ldrb r1, [r4, #11] │ │ │ │ subs r7, #116 @ 0x74 │ │ │ │ add r3, pc, #860 @ (adr r3, 380000 ) │ │ │ │ subs r5, #112 @ 0x70 │ │ │ │ bvc.n 37fcbc │ │ │ │ subs r7, #239 @ 0xef │ │ │ │ ... │ │ │ │ - str r4, [sp, #360] @ 0x168 │ │ │ │ + str r4, [sp, #392] @ 0x188 │ │ │ │ lsls r7, r0, #1 │ │ │ │ - b.n 37fed0 │ │ │ │ + b.n 37fee0 │ │ │ │ lsls r1, r1, #1 │ │ │ │ - str r6, [r7, #124] @ 0x7c │ │ │ │ + ldr r6, [r0, #0] │ │ │ │ lsls r6, r0, #1 │ │ │ │ - b.n 37fe80 │ │ │ │ + b.n 37fe90 │ │ │ │ lsls r1, r1, #1 │ │ │ │ - str r2, [r2, #124] @ 0x7c │ │ │ │ + str r2, [r3, #124] @ 0x7c │ │ │ │ lsls r6, r0, #1 │ │ │ │ - b.n 37fd9c │ │ │ │ + b.n 37fdac │ │ │ │ lsls r1, r1, #1 │ │ │ │ - str r4, [r3, #116] @ 0x74 │ │ │ │ + str r4, [r4, #116] @ 0x74 │ │ │ │ lsls r6, r0, #1 │ │ │ │ - b.n 37fd2c │ │ │ │ + b.n 37fd3c │ │ │ │ lsls r1, r1, #1 │ │ │ │ - str r0, [r4, #112] @ 0x70 │ │ │ │ + str r0, [r5, #112] @ 0x70 │ │ │ │ lsls r6, r0, #1 │ │ │ │ - b.n 37fcf4 │ │ │ │ + b.n 37fd04 │ │ │ │ lsls r1, r1, #1 │ │ │ │ - str r0, [r0, #112] @ 0x70 │ │ │ │ + str r0, [r1, #112] @ 0x70 │ │ │ │ lsls r6, r0, #1 │ │ │ │ - svc 218 @ 0xda │ │ │ │ + svc 226 @ 0xe2 │ │ │ │ lsls r1, r1, #1 │ │ │ │ - str r4, [r1, #108] @ 0x6c │ │ │ │ + str r4, [r2, #108] @ 0x6c │ │ │ │ lsls r6, r0, #1 │ │ │ │ - b.n 3801f4 │ │ │ │ + b.n 380204 │ │ │ │ lsls r1, r1, #1 │ │ │ │ - svc 164 @ 0xa4 │ │ │ │ + svc 172 @ 0xac │ │ │ │ lsls r1, r1, #1 │ │ │ │ - str r6, [r2, #104] @ 0x68 │ │ │ │ + str r6, [r3, #104] @ 0x68 │ │ │ │ lsls r6, r0, #1 │ │ │ │ - svc 124 @ 0x7c │ │ │ │ + svc 132 @ 0x84 │ │ │ │ lsls r1, r1, #1 │ │ │ │ - b.n 38021c │ │ │ │ + b.n 38022c │ │ │ │ lsls r1, r1, #1 │ │ │ │ - strb r0, [r1, #22] │ │ │ │ + strb r0, [r2, #22] │ │ │ │ lsls r7, r0, #1 │ │ │ │ - svc 66 @ 0x42 │ │ │ │ + svc 74 @ 0x4a │ │ │ │ lsls r1, r1, #1 │ │ │ │ - str r4, [r6, #96] @ 0x60 │ │ │ │ + str r4, [r7, #96] @ 0x60 │ │ │ │ lsls r6, r0, #1 │ │ │ │ - svc 16 │ │ │ │ + svc 24 │ │ │ │ lsls r1, r1, #1 │ │ │ │ - str r2, [r0, #96] @ 0x60 │ │ │ │ + str r2, [r1, #96] @ 0x60 │ │ │ │ lsls r6, r0, #1 │ │ │ │ - udf #154 @ 0x9a │ │ │ │ + udf #162 @ 0xa2 │ │ │ │ lsls r1, r1, #1 │ │ │ │ - b.n 380074 │ │ │ │ + b.n 380084 │ │ │ │ lsls r1, r1, #1 │ │ │ │ - udf #108 @ 0x6c │ │ │ │ + udf #116 @ 0x74 │ │ │ │ lsls r1, r1, #1 │ │ │ │ - str r6, [r3, #84] @ 0x54 │ │ │ │ + str r6, [r4, #84] @ 0x54 │ │ │ │ lsls r6, r0, #1 │ │ │ │ - udf #58 @ 0x3a │ │ │ │ + udf #66 @ 0x42 │ │ │ │ lsls r1, r1, #1 │ │ │ │ - str r4, [r5, #80] @ 0x50 │ │ │ │ + str r4, [r6, #80] @ 0x50 │ │ │ │ lsls r6, r0, #1 │ │ │ │ - udf #44 @ 0x2c │ │ │ │ + udf #52 @ 0x34 │ │ │ │ lsls r1, r1, #1 │ │ │ │ - bgt.n 37fc78 │ │ │ │ + bgt.n 37fc88 │ │ │ │ lsls r1, r1, #1 │ │ │ │ - bgt.n 37fdd4 │ │ │ │ + bgt.n 37fde4 │ │ │ │ lsls r1, r1, #1 │ │ │ │ - str r6, [r0, #52] @ 0x34 │ │ │ │ + str r6, [r1, #52] @ 0x34 │ │ │ │ lsls r6, r0, #1 │ │ │ │ - bgt.n 37fda4 │ │ │ │ + bgt.n 37fdb4 │ │ │ │ lsls r1, r1, #1 │ │ │ │ - str r0, [r5, #48] @ 0x30 │ │ │ │ + str r0, [r6, #48] @ 0x30 │ │ │ │ lsls r6, r0, #1 │ │ │ │ - bgt.n 37fd6c │ │ │ │ + bgt.n 37fd7c │ │ │ │ lsls r1, r1, #1 │ │ │ │ - str r0, [r1, #48] @ 0x30 │ │ │ │ + str r0, [r2, #48] @ 0x30 │ │ │ │ lsls r6, r0, #1 │ │ │ │ - blt.n 37fd3c │ │ │ │ + bgt.n 37fd4c │ │ │ │ lsls r1, r1, #1 │ │ │ │ - str r4, [r5, #44] @ 0x2c │ │ │ │ + str r4, [r6, #44] @ 0x2c │ │ │ │ lsls r6, r0, #1 │ │ │ │ str r0, [sp, #56] @ 0x38 │ │ │ │ movw r1, #2360 @ 0x938 │ │ │ │ ldr.w r0, [pc, #1428] @ 3802e8 │ │ │ │ add r0, pc │ │ │ │ adds r0, #12 │ │ │ │ bl 17c90 │ │ │ │ @@ -1034467,71 +1034467,71 @@ │ │ │ │ mov r4, r6 │ │ │ │ mov r7, r5 │ │ │ │ mov r6, r3 │ │ │ │ mov r5, r4 │ │ │ │ movs r4, #0 │ │ │ │ b.n 380370 │ │ │ │ ... │ │ │ │ - bls.n 380228 │ │ │ │ + bls.n 380238 │ │ │ │ lsls r1, r1, #1 │ │ │ │ - str r0, [r2, #8] │ │ │ │ + str r0, [r3, #8] │ │ │ │ lsls r6, r0, #1 │ │ │ │ - bls.n 3803ec │ │ │ │ + bls.n 3801fc │ │ │ │ lsls r1, r1, #1 │ │ │ │ - str r6, [r5, #4] │ │ │ │ + str r6, [r6, #4] │ │ │ │ lsls r6, r0, #1 │ │ │ │ - bgt.n 380350 │ │ │ │ + bgt.n 380360 │ │ │ │ lsls r1, r1, #1 │ │ │ │ - bls.n 3803a0 │ │ │ │ + bls.n 3803b0 │ │ │ │ lsls r1, r1, #1 │ │ │ │ - str r2, [r0, #4] │ │ │ │ + str r2, [r1, #4] │ │ │ │ lsls r6, r0, #1 │ │ │ │ - bhi.n 3803b0 │ │ │ │ + bhi.n 3803c0 │ │ │ │ lsls r1, r1, #1 │ │ │ │ - ldrsh r6, [r0, r5] │ │ │ │ + ldrsh r6, [r1, r5] │ │ │ │ lsls r6, r0, #1 │ │ │ │ - bhi.n 380374 │ │ │ │ + bhi.n 380384 │ │ │ │ lsls r1, r1, #1 │ │ │ │ - ldrsh r4, [r4, r4] │ │ │ │ + ldrsh r4, [r5, r4] │ │ │ │ lsls r6, r0, #1 │ │ │ │ - bvc.n 380234 │ │ │ │ + bvc.n 380244 │ │ │ │ lsls r1, r1, #1 │ │ │ │ - ldrsh r2, [r0, r2] │ │ │ │ + ldrsh r2, [r1, r2] │ │ │ │ lsls r6, r0, #1 │ │ │ │ - bvc.n 3803d0 │ │ │ │ + bvc.n 3803e0 │ │ │ │ lsls r1, r1, #1 │ │ │ │ - ldrsh r4, [r1, r1] │ │ │ │ + ldrsh r4, [r2, r1] │ │ │ │ lsls r6, r0, #1 │ │ │ │ - bvc.n 3803b8 │ │ │ │ + bvc.n 3803c8 │ │ │ │ lsls r1, r1, #1 │ │ │ │ - bvs.n 380370 │ │ │ │ + bvs.n 380380 │ │ │ │ lsls r1, r1, #1 │ │ │ │ - bpl.n 3802d8 │ │ │ │ + bpl.n 3802e8 │ │ │ │ lsls r1, r1, #1 │ │ │ │ - ldrb r6, [r0, r3] │ │ │ │ + ldrb r6, [r1, r3] │ │ │ │ lsls r6, r0, #1 │ │ │ │ - bpl.n 380298 │ │ │ │ + bpl.n 3802a8 │ │ │ │ lsls r1, r1, #1 │ │ │ │ - ldrb r4, [r4, r2] │ │ │ │ + ldrb r4, [r5, r2] │ │ │ │ lsls r6, r0, #1 │ │ │ │ - bpl.n 380264 │ │ │ │ + bpl.n 380274 │ │ │ │ lsls r1, r1, #1 │ │ │ │ - ldrb r4, [r0, r2] │ │ │ │ + ldrb r4, [r1, r2] │ │ │ │ lsls r6, r0, #1 │ │ │ │ - bmi.n 38043c │ │ │ │ + bmi.n 38024c │ │ │ │ lsls r1, r1, #1 │ │ │ │ - ldrh r6, [r5, r5] │ │ │ │ + ldrh r6, [r6, r5] │ │ │ │ lsls r6, r0, #1 │ │ │ │ - bmi.n 380404 │ │ │ │ + bmi.n 380414 │ │ │ │ lsls r1, r1, #1 │ │ │ │ - ldrh r6, [r1, r5] │ │ │ │ + ldrh r6, [r2, r5] │ │ │ │ lsls r6, r0, #1 │ │ │ │ - bmi.n 3803cc │ │ │ │ + bmi.n 3803dc │ │ │ │ lsls r1, r1, #1 │ │ │ │ - ldrh r6, [r5, r4] │ │ │ │ + ldrh r6, [r6, r4] │ │ │ │ lsls r6, r0, #1 │ │ │ │ ldr r1, [sp, #148] @ 0x94 │ │ │ │ mov r0, r5 │ │ │ │ add.w r1, r1, r4, lsl #2 │ │ │ │ bl 5236b4 │ │ │ │ cmp r0, #1 │ │ │ │ bne.w 380494 │ │ │ │ @@ -1034718,59 +1034718,59 @@ │ │ │ │ bl 17c90 │ │ │ │ ldr r0, [pc, #100] @ (3805d0 ) │ │ │ │ ldr r1, [sp, #56] @ 0x38 │ │ │ │ add r0, pc │ │ │ │ bl 17e10 │ │ │ │ ldr r2, [sp, #56] @ 0x38 │ │ │ │ b.w 37f6dc │ │ │ │ - bcc.n 380670 │ │ │ │ + bcc.n 380480 │ │ │ │ lsls r1, r1, #1 │ │ │ │ - bcs.n 380514 │ │ │ │ + bcs.n 380524 │ │ │ │ lsls r1, r1, #1 │ │ │ │ - ldr r4, [r7, r6] │ │ │ │ + ldr r4, [r0, r7] │ │ │ │ lsls r6, r0, #1 │ │ │ │ - bcs.n 3804e4 │ │ │ │ + bcs.n 3804f4 │ │ │ │ lsls r1, r1, #1 │ │ │ │ - ldr r0, [r4, r6] │ │ │ │ + ldr r0, [r5, r6] │ │ │ │ lsls r6, r0, #1 │ │ │ │ - bcs.n 3804b4 │ │ │ │ + bcs.n 3804c4 │ │ │ │ lsls r1, r1, #1 │ │ │ │ - ldr r4, [r0, r6] │ │ │ │ + ldr r4, [r1, r6] │ │ │ │ lsls r6, r0, #1 │ │ │ │ - bcs.n 380684 │ │ │ │ + bcs.n 380694 │ │ │ │ lsls r1, r1, #1 │ │ │ │ - ldr r0, [r5, r5] │ │ │ │ + ldr r0, [r6, r5] │ │ │ │ lsls r6, r0, #1 │ │ │ │ - bcs.n 380650 │ │ │ │ + bcs.n 380660 │ │ │ │ lsls r1, r1, #1 │ │ │ │ - ldr r4, [r1, r5] │ │ │ │ + ldr r4, [r2, r5] │ │ │ │ lsls r6, r0, #1 │ │ │ │ - bcs.n 38061c │ │ │ │ + bcs.n 38062c │ │ │ │ lsls r1, r1, #1 │ │ │ │ - ldr r4, [r5, r4] │ │ │ │ + ldr r4, [r6, r4] │ │ │ │ lsls r6, r0, #1 │ │ │ │ - bcs.n 3805e8 │ │ │ │ + bcs.n 3805f8 │ │ │ │ lsls r1, r1, #1 │ │ │ │ - ldr r0, [r2, r4] │ │ │ │ + ldr r0, [r3, r4] │ │ │ │ lsls r6, r0, #1 │ │ │ │ - bne.n 3805b4 │ │ │ │ + bcs.n 3805c4 │ │ │ │ lsls r1, r1, #1 │ │ │ │ - ldr r0, [r6, r3] │ │ │ │ + ldr r0, [r7, r3] │ │ │ │ lsls r6, r0, #1 │ │ │ │ - bne.n 380580 │ │ │ │ + bne.n 380590 │ │ │ │ lsls r1, r1, #1 │ │ │ │ - ldr r4, [r2, r3] │ │ │ │ + ldr r4, [r3, r3] │ │ │ │ lsls r6, r0, #1 │ │ │ │ - bne.n 380530 │ │ │ │ + bne.n 380540 │ │ │ │ lsls r1, r1, #1 │ │ │ │ - ldr r0, [r5, r2] │ │ │ │ + ldr r0, [r6, r2] │ │ │ │ lsls r6, r0, #1 │ │ │ │ - bne.n 3804f8 │ │ │ │ + bne.n 380508 │ │ │ │ lsls r1, r1, #1 │ │ │ │ - ldr r0, [r1, r2] │ │ │ │ + ldr r0, [r2, r2] │ │ │ │ lsls r6, r0, #1 │ │ │ │ push {r4, r5, r6, r7, lr} │ │ │ │ mov.w ip, #4096 @ 0x1000 │ │ │ │ sub.w ip, sp, ip │ │ │ │ str.w r0, [ip, #4024] @ 0xfb8 │ │ │ │ ldr r2, [pc, #924] @ (380980 ) │ │ │ │ sub sp, #52 @ 0x34 │ │ │ │ @@ -1035120,107 +1035120,107 @@ │ │ │ │ movs r0, r0 │ │ │ │ movs r0, r0 │ │ │ │ movs r0, r0 │ │ │ │ b.n 3801c8 │ │ │ │ lsls r1, r2, #1 │ │ │ │ asrs r0, r7, #6 │ │ │ │ movs r0, r0 │ │ │ │ - bne.n 3809a0 │ │ │ │ + bne.n 3809b0 │ │ │ │ lsls r1, r1, #1 │ │ │ │ udf #83 @ 0x53 │ │ │ │ - vmls.i , , d16[0] │ │ │ │ + vmls.i , , d24[0] │ │ │ │ lsls r1, r1, #1 │ │ │ │ - bmi.n 3809d8 │ │ │ │ + bmi.n 3809e8 │ │ │ │ lsls r1, r1, #1 │ │ │ │ lsrs r1, r0, #23 │ │ │ │ movs r0, r0 │ │ │ │ - beq.n 3808bc │ │ │ │ + beq.n 3808cc │ │ │ │ lsls r1, r1, #1 │ │ │ │ - ldrsb r2, [r0, r6] │ │ │ │ + ldrsb r2, [r1, r6] │ │ │ │ lsls r6, r0, #1 │ │ │ │ b.n 3810c8 │ │ │ │ lsls r1, r2, #1 │ │ │ │ - beq.n 380a60 │ │ │ │ + beq.n 380a70 │ │ │ │ lsls r1, r1, #1 │ │ │ │ - ldrsb r6, [r1, r5] │ │ │ │ + ldrsb r6, [r2, r5] │ │ │ │ lsls r6, r0, #1 │ │ │ │ strh r1, [r7, #30] │ │ │ │ vsubw.u q12, , d11 │ │ │ │ - vshr.u32 d29, d12, #1 │ │ │ │ + vaddl.u , d15, d20 │ │ │ │ lsls r1, r1, #1 │ │ │ │ - ldrsb r0, [r2, r4] │ │ │ │ + ldrsb r0, [r3, r4] │ │ │ │ lsls r6, r0, #1 │ │ │ │ - beq.n 3809c8 │ │ │ │ + beq.n 3809d8 │ │ │ │ lsls r1, r1, #1 │ │ │ │ - ldrsb r6, [r6, r3] │ │ │ │ + ldrsb r6, [r7, r3] │ │ │ │ lsls r6, r0, #1 │ │ │ │ strh r1, [r4, #24] │ │ │ │ - @ instruction: 0xffffd36c │ │ │ │ + vrsra.u32 , q10, #1 │ │ │ │ lsls r1, r1, #1 │ │ │ │ - bcc.n 380928 │ │ │ │ + bcc.n 380938 │ │ │ │ lsls r1, r1, #1 │ │ │ │ - ldmia r7, {r1, r3, r5, r7} │ │ │ │ + ldmia r7, {r1, r4, r5, r7} │ │ │ │ lsls r1, r1, #1 │ │ │ │ - ldrsb r6, [r3, r2] │ │ │ │ + ldrsb r6, [r4, r2] │ │ │ │ lsls r6, r0, #1 │ │ │ │ - ldmia r7, {r4, r7} │ │ │ │ + ldmia r7, {r3, r4, r7} │ │ │ │ lsls r1, r1, #1 │ │ │ │ - ldrsb r4, [r0, r2] │ │ │ │ + ldrsb r4, [r1, r2] │ │ │ │ lsls r6, r0, #1 │ │ │ │ - bcc.n 380ab0 │ │ │ │ + bcc.n 380ac0 │ │ │ │ lsls r1, r1, #1 │ │ │ │ - bcc.n 38093c │ │ │ │ + bcc.n 38094c │ │ │ │ lsls r1, r1, #1 │ │ │ │ - ldmia r7!, {r3, r6} │ │ │ │ + ldmia r7!, {r4, r6} │ │ │ │ lsls r1, r1, #1 │ │ │ │ - ldrsb r4, [r7, r0] │ │ │ │ + ldrsb r4, [r0, r1] │ │ │ │ lsls r6, r0, #1 │ │ │ │ - bcc.n 380990 │ │ │ │ + bcc.n 3809a0 │ │ │ │ lsls r1, r1, #1 │ │ │ │ - bcc.n 380900 │ │ │ │ + bcc.n 380910 │ │ │ │ lsls r1, r1, #1 │ │ │ │ - ldmia r7!, {r1} │ │ │ │ + ldmia r7!, {r1, r3} │ │ │ │ lsls r1, r1, #1 │ │ │ │ - strb r6, [r6, r7] │ │ │ │ + strb r6, [r7, r7] │ │ │ │ lsls r6, r0, #1 │ │ │ │ - ldmia r6, {r2, r5, r6, r7} │ │ │ │ + ldmia r6, {r2, r3, r5, r6, r7} │ │ │ │ lsls r1, r1, #1 │ │ │ │ - strb r6, [r2, r7] │ │ │ │ + strb r6, [r3, r7] │ │ │ │ lsls r6, r0, #1 │ │ │ │ - bcc.n 380920 │ │ │ │ + bcc.n 380930 │ │ │ │ lsls r1, r1, #1 │ │ │ │ - bcc.n 380978 │ │ │ │ + bcc.n 380988 │ │ │ │ lsls r1, r1, #1 │ │ │ │ - ldmia r6!, {r3, r5, r7} │ │ │ │ + ldmia r6!, {r4, r5, r7} │ │ │ │ lsls r1, r1, #1 │ │ │ │ - strb r4, [r3, r6] │ │ │ │ + strb r4, [r4, r6] │ │ │ │ lsls r6, r0, #1 │ │ │ │ - bcc.n 38095c │ │ │ │ + bcc.n 38096c │ │ │ │ lsls r1, r1, #1 │ │ │ │ - bcc.n 380974 │ │ │ │ + bcc.n 380984 │ │ │ │ lsls r1, r1, #1 │ │ │ │ - ldmia r6, {r5, r6} │ │ │ │ + ldmia r6, {r3, r5, r6} │ │ │ │ lsls r1, r1, #1 │ │ │ │ - strb r4, [r2, r5] │ │ │ │ + strb r4, [r3, r5] │ │ │ │ lsls r6, r0, #1 │ │ │ │ - bcc.n 380944 │ │ │ │ + bcc.n 380954 │ │ │ │ lsls r1, r1, #1 │ │ │ │ - bcc.n 380974 │ │ │ │ + bcc.n 380984 │ │ │ │ lsls r1, r1, #1 │ │ │ │ - ldmia r6!, {r2, r3, r4} │ │ │ │ + ldmia r6!, {r2, r5} │ │ │ │ lsls r1, r1, #1 │ │ │ │ - strb r0, [r2, r4] │ │ │ │ + strb r0, [r3, r4] │ │ │ │ lsls r6, r0, #1 │ │ │ │ - bcc.n 380b24 │ │ │ │ + bcc.n 380b34 │ │ │ │ lsls r1, r1, #1 │ │ │ │ - bcc.n 38099c │ │ │ │ + bcc.n 3809ac │ │ │ │ lsls r1, r1, #1 │ │ │ │ - ldmia r5!, {r1, r6, r7} │ │ │ │ + ldmia r5!, {r1, r3, r6, r7} │ │ │ │ lsls r1, r1, #1 │ │ │ │ - strb r6, [r6, r2] │ │ │ │ + strb r6, [r7, r2] │ │ │ │ lsls r6, r0, #1 │ │ │ │ movs r3, #0 │ │ │ │ movw r2, #5000 @ 0x1388 │ │ │ │ ldr r1, [pc, #932] @ (380df8 ) │ │ │ │ mov r0, r7 │ │ │ │ strd r2, r3, [sp, #8] │ │ │ │ add.w r3, r6, #48 @ 0x30 │ │ │ │ @@ -1035562,125 +1035562,125 @@ │ │ │ │ ... │ │ │ │ ands r0, r0 │ │ │ │ lsls r7, r1 │ │ │ │ ldr r1, [sp, #616] @ 0x268 │ │ │ │ ldr r1, [sp, #612] @ 0x264 │ │ │ │ ldr r1, [sp, #612] @ 0x264 │ │ │ │ subs r7, #185 @ 0xb9 │ │ │ │ - bcs.n 380d6c │ │ │ │ + bcs.n 380d7c │ │ │ │ lsls r1, r1, #1 │ │ │ │ - bcs.n 380ee4 │ │ │ │ + bcs.n 380ef4 │ │ │ │ lsls r1, r1, #1 │ │ │ │ - ldmia r4, {r1, r4, r5, r6} │ │ │ │ + ldmia r4, {r1, r3, r4, r5, r6} │ │ │ │ lsls r1, r1, #1 │ │ │ │ - strh r6, [r4, r5] │ │ │ │ + strh r6, [r5, r5] │ │ │ │ lsls r6, r0, #1 │ │ │ │ - bcs.n 380d3c │ │ │ │ + bcs.n 380d4c │ │ │ │ lsls r1, r1, #1 │ │ │ │ - bcs.n 380da4 │ │ │ │ + bcs.n 380db4 │ │ │ │ lsls r1, r1, #1 │ │ │ │ - ldmia r4!, {r1, r2, r3, r5} │ │ │ │ + ldmia r4, {r1, r2, r4, r5} │ │ │ │ lsls r1, r1, #1 │ │ │ │ - strh r2, [r4, r4] │ │ │ │ + strh r2, [r5, r4] │ │ │ │ lsls r6, r0, #1 │ │ │ │ - bcs.n 380d6c │ │ │ │ + bcs.n 380d7c │ │ │ │ lsls r1, r1, #1 │ │ │ │ - bcs.n 380db4 │ │ │ │ + bcs.n 380dc4 │ │ │ │ lsls r1, r1, #1 │ │ │ │ - ldmia r3!, {r2, r4, r5, r6, r7} │ │ │ │ + ldmia r3, {r2, r3, r4, r5, r6, r7} │ │ │ │ lsls r1, r1, #1 │ │ │ │ - strh r0, [r5, r3] │ │ │ │ + strh r0, [r6, r3] │ │ │ │ lsls r6, r0, #1 │ │ │ │ - bcs.n 380e04 │ │ │ │ + bcs.n 380e14 │ │ │ │ lsls r1, r1, #1 │ │ │ │ - bcs.n 380d7c │ │ │ │ + bcs.n 380d8c │ │ │ │ lsls r1, r1, #1 │ │ │ │ - ldmia r3, {r1, r2, r3, r5, r7} │ │ │ │ + ldmia r3!, {r1, r2, r4, r5, r7} │ │ │ │ lsls r1, r1, #1 │ │ │ │ - strh r2, [r4, r2] │ │ │ │ + strh r2, [r5, r2] │ │ │ │ lsls r6, r0, #1 │ │ │ │ - bcs.n 380dcc │ │ │ │ + bcs.n 380ddc │ │ │ │ lsls r1, r1, #1 │ │ │ │ - bcs.n 380e3c │ │ │ │ + bcc.n 380e4c │ │ │ │ lsls r1, r1, #1 │ │ │ │ - ldmia r3!, {r2, r4, r5, r6} │ │ │ │ + ldmia r3, {r2, r3, r4, r5, r6} │ │ │ │ lsls r1, r1, #1 │ │ │ │ - strh r0, [r5, r1] │ │ │ │ + strh r0, [r6, r1] │ │ │ │ lsls r6, r0, #1 │ │ │ │ - bcs.n 380e20 │ │ │ │ + bcs.n 380e30 │ │ │ │ lsls r1, r1, #1 │ │ │ │ - bcc.n 380e88 │ │ │ │ + bcc.n 380e98 │ │ │ │ lsls r1, r1, #1 │ │ │ │ - ldmia r3, {r1, r3, r4, r5} │ │ │ │ + ldmia r3!, {r1, r6} │ │ │ │ lsls r1, r1, #1 │ │ │ │ - strh r6, [r5, r0] │ │ │ │ + strh r6, [r6, r0] │ │ │ │ lsls r6, r0, #1 │ │ │ │ - bcc.n 380e6c │ │ │ │ + bcc.n 380e7c │ │ │ │ lsls r1, r1, #1 │ │ │ │ - bcc.n 380f0c │ │ │ │ + bcc.n 380f1c │ │ │ │ lsls r1, r1, #1 │ │ │ │ - ldmia r3!, {} │ │ │ │ + ldmia r3, {r3} │ │ │ │ lsls r1, r1, #1 │ │ │ │ - str r4, [r6, r7] │ │ │ │ + str r4, [r7, r7] │ │ │ │ lsls r6, r0, #1 │ │ │ │ - bcc.n 380ef0 │ │ │ │ + bcc.n 380f00 │ │ │ │ lsls r1, r1, #1 │ │ │ │ - bcc.n 380d80 │ │ │ │ + bcc.n 380d90 │ │ │ │ lsls r1, r1, #1 │ │ │ │ - ldmia r2!, {r1, r3, r4, r5, r7} │ │ │ │ + ldmia r2!, {r1, r6, r7} │ │ │ │ lsls r1, r1, #1 │ │ │ │ - str r6, [r5, r6] │ │ │ │ + str r6, [r6, r6] │ │ │ │ lsls r6, r0, #1 │ │ │ │ - bcc.n 380dd8 │ │ │ │ + bcc.n 380de8 │ │ │ │ lsls r1, r1, #1 │ │ │ │ - bcc.n 380f2c │ │ │ │ + bcc.n 380f3c │ │ │ │ lsls r1, r1, #1 │ │ │ │ - ldmia r2!, {r1, r4, r5, r6} │ │ │ │ + ldmia r2!, {r1, r3, r4, r5, r6} │ │ │ │ lsls r1, r1, #1 │ │ │ │ - str r6, [r4, r5] │ │ │ │ + str r6, [r5, r5] │ │ │ │ lsls r6, r0, #1 │ │ │ │ - bcc.n 380dac │ │ │ │ + bcc.n 380dbc │ │ │ │ lsls r1, r1, #1 │ │ │ │ - bcc.n 380e4c │ │ │ │ + bcc.n 380e5c │ │ │ │ lsls r1, r1, #1 │ │ │ │ - ldmia r2!, {r3, r4, r5} │ │ │ │ + ldmia r2!, {r6} │ │ │ │ lsls r1, r1, #1 │ │ │ │ - str r4, [r5, r4] │ │ │ │ + str r4, [r6, r4] │ │ │ │ lsls r6, r0, #1 │ │ │ │ - bcc.n 380e20 │ │ │ │ + bcc.n 380e30 │ │ │ │ lsls r1, r1, #1 │ │ │ │ - bmi.n 380ec8 │ │ │ │ + bmi.n 380ed8 │ │ │ │ lsls r1, r1, #1 │ │ │ │ - ldmia r1!, {r2, r4, r5, r6, r7} │ │ │ │ + ldmia r1!, {r2, r3, r4, r5, r6, r7} │ │ │ │ lsls r1, r1, #1 │ │ │ │ - str r0, [r5, r3] │ │ │ │ + str r0, [r6, r3] │ │ │ │ lsls r6, r0, #1 │ │ │ │ - bcc.n 380e98 │ │ │ │ + bcc.n 380ea8 │ │ │ │ lsls r1, r1, #1 │ │ │ │ - bmi.n 380f38 │ │ │ │ + bmi.n 380f48 │ │ │ │ lsls r1, r1, #1 │ │ │ │ - ldmia r1!, {r2, r3, r5, r7} │ │ │ │ + ldmia r1!, {r2, r4, r5, r7} │ │ │ │ lsls r1, r1, #1 │ │ │ │ - str r0, [r4, r2] │ │ │ │ + str r0, [r5, r2] │ │ │ │ lsls r6, r0, #1 │ │ │ │ - bmi.n 380f04 │ │ │ │ + bmi.n 380f14 │ │ │ │ lsls r1, r1, #1 │ │ │ │ - bmi.n 380f7c │ │ │ │ + bmi.n 380f8c │ │ │ │ lsls r1, r1, #1 │ │ │ │ - ldmia r1, {r1, r4, r5, r6} │ │ │ │ + ldmia r1, {r1, r3, r4, r5, r6} │ │ │ │ lsls r1, r1, #1 │ │ │ │ - str r6, [r4, r1] │ │ │ │ + str r6, [r5, r1] │ │ │ │ lsls r6, r0, #1 │ │ │ │ - bmi.n 380f5c │ │ │ │ + bmi.n 380f6c │ │ │ │ lsls r1, r1, #1 │ │ │ │ - bmi.n 380df4 │ │ │ │ + bmi.n 380e04 │ │ │ │ lsls r1, r1, #1 │ │ │ │ - ldmia r1, {r1, r2, r4, r5} │ │ │ │ + ldmia r1, {r1, r2, r3, r4, r5} │ │ │ │ lsls r1, r1, #1 │ │ │ │ - str r2, [r5, r0] │ │ │ │ + str r2, [r6, r0] │ │ │ │ lsls r6, r0, #1 │ │ │ │ ldr r2, [pc, #884] @ (381250 ) │ │ │ │ add.w r3, r6, #128 @ 0x80 │ │ │ │ ldr r1, [pc, #884] @ (381254 ) │ │ │ │ str r0, [sp, #0] │ │ │ │ add r2, pc │ │ │ │ vldr d2, [pc, #848] @ 381238 │ │ │ │ @@ -1035997,125 +1035997,125 @@ │ │ │ │ @ instruction: 0xffffffff │ │ │ │ vqrdmlsh.s , , d31[0] │ │ │ │ ... │ │ │ │ add r1, sp, #1008 @ 0x3f0 │ │ │ │ bcs.n 381230 │ │ │ │ str r5, [r1, #36] @ 0x24 │ │ │ │ subs r7, #80 @ 0x50 │ │ │ │ - bcc.n 381338 │ │ │ │ + bcc.n 381348 │ │ │ │ lsls r1, r1, #1 │ │ │ │ - bcc.n 3811c8 │ │ │ │ + bcc.n 3811d8 │ │ │ │ lsls r1, r1, #1 │ │ │ │ - stmia r7!, {r2, r3, r5, r6, r7} │ │ │ │ + stmia r7!, {r2, r4, r5, r6, r7} │ │ │ │ lsls r1, r1, #1 │ │ │ │ - ldr r6, [pc, #896] @ (3815e0 ) │ │ │ │ + ldr r6, [pc, #928] @ (381600 ) │ │ │ │ lsls r6, r0, #1 │ │ │ │ - bcc.n 381188 │ │ │ │ + bcc.n 381198 │ │ │ │ lsls r1, r1, #1 │ │ │ │ - bcc.n 3811c8 │ │ │ │ + bcc.n 3811d8 │ │ │ │ lsls r1, r1, #1 │ │ │ │ - stmia r7!, {r4, r5, r7} │ │ │ │ + stmia r7!, {r3, r4, r5, r7} │ │ │ │ lsls r1, r1, #1 │ │ │ │ - ldr r6, [pc, #656] @ (381500 ) │ │ │ │ + ldr r6, [pc, #688] @ (381520 ) │ │ │ │ lsls r6, r0, #1 │ │ │ │ - bcc.n 3811a0 │ │ │ │ + bcc.n 3811b0 │ │ │ │ lsls r1, r1, #1 │ │ │ │ - bcc.n 381238 │ │ │ │ + bcc.n 381248 │ │ │ │ lsls r1, r1, #1 │ │ │ │ - stmia r7!, {r2, r4, r5, r6} │ │ │ │ + stmia r7!, {r2, r3, r4, r5, r6} │ │ │ │ lsls r1, r1, #1 │ │ │ │ - ldr r6, [pc, #416] @ (381420 ) │ │ │ │ + ldr r6, [pc, #448] @ (381440 ) │ │ │ │ lsls r6, r0, #1 │ │ │ │ - bcc.n 381204 │ │ │ │ + bcc.n 381214 │ │ │ │ lsls r1, r1, #1 │ │ │ │ - bcc.n 381264 │ │ │ │ + bcc.n 381274 │ │ │ │ lsls r1, r1, #1 │ │ │ │ - stmia r7!, {r2, r4, r5} │ │ │ │ + stmia r7!, {r2, r3, r4, r5} │ │ │ │ lsls r1, r1, #1 │ │ │ │ - ldr r6, [pc, #160] @ (381330 ) │ │ │ │ + ldr r6, [pc, #192] @ (381350 ) │ │ │ │ lsls r6, r0, #1 │ │ │ │ - bcc.n 381244 │ │ │ │ + bcc.n 381254 │ │ │ │ lsls r1, r1, #1 │ │ │ │ - bcc.n 381294 │ │ │ │ + bmi.n 3812a4 │ │ │ │ lsls r1, r1, #1 │ │ │ │ - stmia r6!, {r3, r4, r5, r6, r7} │ │ │ │ + stmia r7!, {} │ │ │ │ lsls r1, r1, #1 │ │ │ │ - ldr r5, [pc, #944] @ (381650 ) │ │ │ │ + ldr r5, [pc, #976] @ (381670 ) │ │ │ │ lsls r6, r0, #1 │ │ │ │ - bcc.n 381274 │ │ │ │ + bcc.n 381284 │ │ │ │ lsls r1, r1, #1 │ │ │ │ - bmi.n 3812dc │ │ │ │ + bmi.n 3812ec │ │ │ │ lsls r1, r1, #1 │ │ │ │ - stmia r6!, {r2, r3, r4, r5, r7} │ │ │ │ + stmia r6!, {r2, r6, r7} │ │ │ │ lsls r1, r1, #1 │ │ │ │ - ldr r5, [pc, #704] @ (381570 ) │ │ │ │ + ldr r5, [pc, #736] @ (381590 ) │ │ │ │ lsls r6, r0, #1 │ │ │ │ - bmi.n 3812b8 │ │ │ │ + bmi.n 3812c8 │ │ │ │ lsls r1, r1, #1 │ │ │ │ - bmi.n 381330 │ │ │ │ + bmi.n 381340 │ │ │ │ lsls r1, r1, #1 │ │ │ │ - stmia r6!, {r7} │ │ │ │ + stmia r6!, {r3, r7} │ │ │ │ lsls r1, r1, #1 │ │ │ │ - ldr r5, [pc, #464] @ (381490 ) │ │ │ │ + ldr r5, [pc, #496] @ (3814b0 ) │ │ │ │ lsls r6, r0, #1 │ │ │ │ - bmi.n 381300 │ │ │ │ + bmi.n 381310 │ │ │ │ lsls r1, r1, #1 │ │ │ │ - bmi.n 381388 │ │ │ │ + bmi.n 381398 │ │ │ │ lsls r1, r1, #1 │ │ │ │ - stmia r6!, {r2, r6} │ │ │ │ + stmia r6!, {r2, r3, r6} │ │ │ │ lsls r1, r1, #1 │ │ │ │ - ldr r5, [pc, #224] @ (3813b0 ) │ │ │ │ + ldr r5, [pc, #256] @ (3813d0 ) │ │ │ │ lsls r6, r0, #1 │ │ │ │ - bmi.n 381368 │ │ │ │ + bmi.n 381378 │ │ │ │ lsls r1, r1, #1 │ │ │ │ - bmi.n 381210 │ │ │ │ + bmi.n 381220 │ │ │ │ lsls r1, r1, #1 │ │ │ │ - stmia r6!, {r3} │ │ │ │ + stmia r6!, {r4} │ │ │ │ lsls r1, r1, #1 │ │ │ │ - ldr r4, [pc, #1008] @ (3816d0 ) │ │ │ │ + ldr r5, [pc, #16] @ (3812f0 ) │ │ │ │ lsls r6, r0, #1 │ │ │ │ - bmi.n 3811e4 │ │ │ │ + bmi.n 3811f4 │ │ │ │ lsls r1, r1, #1 │ │ │ │ - bmi.n 38128c │ │ │ │ + bmi.n 38129c │ │ │ │ lsls r1, r1, #1 │ │ │ │ - stmia r5!, {r2, r3, r6, r7} │ │ │ │ + stmia r5!, {r2, r4, r6, r7} │ │ │ │ lsls r1, r1, #1 │ │ │ │ - ldr r4, [pc, #768] @ (3815f0 ) │ │ │ │ + ldr r4, [pc, #800] @ (381610 ) │ │ │ │ lsls r6, r0, #1 │ │ │ │ - bmi.n 381274 │ │ │ │ + bmi.n 381284 │ │ │ │ lsls r1, r1, #1 │ │ │ │ - bmi.n 3812d4 │ │ │ │ + bmi.n 3812e4 │ │ │ │ lsls r1, r1, #1 │ │ │ │ - stmia r5!, {r4, r7} │ │ │ │ + stmia r5!, {r3, r4, r7} │ │ │ │ lsls r1, r1, #1 │ │ │ │ - ldr r4, [pc, #528] @ (381510 ) │ │ │ │ + ldr r4, [pc, #560] @ (381530 ) │ │ │ │ lsls r6, r0, #1 │ │ │ │ - bmi.n 3812b8 │ │ │ │ + bmi.n 3812c8 │ │ │ │ lsls r1, r1, #1 │ │ │ │ - bpl.n 381368 │ │ │ │ + bpl.n 381378 │ │ │ │ lsls r1, r1, #1 │ │ │ │ - stmia r5!, {r2, r4, r6} │ │ │ │ + stmia r5!, {r2, r3, r4, r6} │ │ │ │ lsls r1, r1, #1 │ │ │ │ - ldr r4, [pc, #288] @ (381430 ) │ │ │ │ + ldr r4, [pc, #320] @ (381450 ) │ │ │ │ lsls r6, r0, #1 │ │ │ │ - bpl.n 38134c │ │ │ │ + bpl.n 38135c │ │ │ │ lsls r1, r1, #1 │ │ │ │ - stmia r7!, {r1, r3, r4} │ │ │ │ + stmia r7!, {r1, r5} │ │ │ │ lsls r1, r1, #1 │ │ │ │ - stmia r5!, {r3, r4} │ │ │ │ + stmia r5!, {r5} │ │ │ │ lsls r1, r1, #1 │ │ │ │ - ldr r4, [pc, #48] @ (381350 ) │ │ │ │ + ldr r4, [pc, #80] @ (381370 ) │ │ │ │ lsls r6, r0, #1 │ │ │ │ - bpl.n 381364 │ │ │ │ + bpl.n 381374 │ │ │ │ lsls r1, r1, #1 │ │ │ │ - stmia r6!, {r2, r3, r4, r5, r6, r7} │ │ │ │ + stmia r7!, {r2} │ │ │ │ lsls r1, r1, #1 │ │ │ │ - stmia r4!, {r3, r4, r6, r7} │ │ │ │ + stmia r4!, {r5, r6, r7} │ │ │ │ lsls r1, r1, #1 │ │ │ │ - ldr r3, [pc, #816] @ (381660 ) │ │ │ │ + ldr r3, [pc, #848] @ (381680 ) │ │ │ │ lsls r6, r0, #1 │ │ │ │ ldr r2, [pc, #180] @ (3813e8 ) │ │ │ │ add.w r3, r6, #188 @ 0xbc │ │ │ │ ldr r1, [pc, #180] @ (3813ec ) │ │ │ │ strd r5, r0, [sp] │ │ │ │ add r2, pc │ │ │ │ add r1, pc │ │ │ │ @@ -1036176,37 +1036176,37 @@ │ │ │ │ bl 17c90 │ │ │ │ ldr r0, [pc, #56] @ (381414 ) │ │ │ │ mov r1, r4 │ │ │ │ add r0, pc │ │ │ │ bl 17e10 │ │ │ │ b.w 380678 │ │ │ │ nop │ │ │ │ - bmi.n 38142c │ │ │ │ + bmi.n 38143c │ │ │ │ lsls r1, r1, #1 │ │ │ │ - bmi.n 3814a4 │ │ │ │ + bmi.n 3814b4 │ │ │ │ lsls r1, r1, #1 │ │ │ │ - stmia r3!, {r1, r2, r3, r4, r7} │ │ │ │ + stmia r3!, {r1, r2, r5, r7} │ │ │ │ lsls r1, r1, #1 │ │ │ │ - ldr r2, [pc, #584] @ (381640 ) │ │ │ │ + ldr r2, [pc, #616] @ (381660 ) │ │ │ │ lsls r6, r0, #1 │ │ │ │ - bmi.n 381480 │ │ │ │ + bmi.n 381490 │ │ │ │ lsls r1, r1, #1 │ │ │ │ - bmi.n 3814f0 │ │ │ │ + bmi.n 381300 │ │ │ │ lsls r1, r1, #1 │ │ │ │ - stmia r3!, {r1, r5, r6} │ │ │ │ + stmia r3!, {r1, r3, r5, r6} │ │ │ │ lsls r1, r1, #1 │ │ │ │ - ldr r2, [pc, #344] @ (381560 ) │ │ │ │ + ldr r2, [pc, #376] @ (381580 ) │ │ │ │ lsls r6, r0, #1 │ │ │ │ - bmi.n 3814c0 │ │ │ │ + bmi.n 3814d0 │ │ │ │ lsls r1, r1, #1 │ │ │ │ - bmi.n 381320 │ │ │ │ + bmi.n 381330 │ │ │ │ lsls r1, r1, #1 │ │ │ │ - stmia r3!, {r2, r5} │ │ │ │ + stmia r3!, {r2, r3, r5} │ │ │ │ lsls r1, r1, #1 │ │ │ │ - ldr r2, [pc, #96] @ (381478 ) │ │ │ │ + ldr r2, [pc, #128] @ (381498 ) │ │ │ │ lsls r6, r0, #1 │ │ │ │ push {lr} │ │ │ │ mov.w ip, #4096 @ 0x1000 │ │ │ │ sub.w ip, sp, ip │ │ │ │ str.w r0, [ip, #4080] @ 0xff0 │ │ │ │ sub sp, #12 │ │ │ │ bl 3805d4 │ │ │ │ @@ -1036227,17 +1036227,17 @@ │ │ │ │ add r0, pc │ │ │ │ bl 17e10 │ │ │ │ ldr r3, [sp, #4] │ │ │ │ mov r0, r3 │ │ │ │ add sp, #12 │ │ │ │ pop {pc} │ │ │ │ nop │ │ │ │ - stmia r2!, {r2, r4, r5, r7} │ │ │ │ + stmia r2!, {r2, r3, r4, r5, r7} │ │ │ │ lsls r1, r1, #1 │ │ │ │ - ldr r1, [pc, #672] @ (381704 ) │ │ │ │ + ldr r1, [pc, #704] @ (381724 ) │ │ │ │ lsls r6, r0, #1 │ │ │ │ movs r0, r0 │ │ │ │ movs r0, r0 │ │ │ │ ldr r0, [r0, #36] @ 0x24 │ │ │ │ bx lr │ │ │ │ ldr r0, [r0, #4] │ │ │ │ bx lr │ │ │ │ @@ -1036284,15 +1036284,15 @@ │ │ │ │ pop {r4, r5, pc} │ │ │ │ blx 1172c <__stack_chk_fail@plt> │ │ │ │ nop │ │ │ │ bpl.n 3813ec │ │ │ │ lsls r1, r2, #1 │ │ │ │ asrs r0, r7, #6 │ │ │ │ movs r0, r0 │ │ │ │ - bcc.n 381454 │ │ │ │ + bcc.n 381464 │ │ │ │ lsls r1, r1, #1 │ │ │ │ bpl.n 381584 │ │ │ │ lsls r1, r2, #1 │ │ │ │ stmdb sp!, {r4, r5, r6, r7, r8, r9, sl, lr} │ │ │ │ mov.w ip, #4096 @ 0x1000 │ │ │ │ sub.w ip, sp, ip │ │ │ │ str.w r0, [ip, #3016] @ 0xbc8 │ │ │ │ @@ -1036451,41 +1036451,41 @@ │ │ │ │ bl 17e10 │ │ │ │ b.n 381584 │ │ │ │ blx 1172c <__stack_chk_fail@plt> │ │ │ │ bpl.n 3816a8 │ │ │ │ lsls r1, r2, #1 │ │ │ │ asrs r0, r7, #6 │ │ │ │ movs r0, r0 │ │ │ │ - bcc.n 381728 │ │ │ │ + bcc.n 381738 │ │ │ │ lsls r1, r1, #1 │ │ │ │ - bcc.n 3816d8 │ │ │ │ + bcc.n 3816e8 │ │ │ │ lsls r1, r1, #1 │ │ │ │ - ldr r0, [pc, #472] @ (381880 ) │ │ │ │ + ldr r0, [pc, #504] @ (3818a0 ) │ │ │ │ lsls r6, r0, #1 │ │ │ │ bmi.n 3815b4 │ │ │ │ lsls r1, r2, #1 │ │ │ │ - bcs.n 3815fc │ │ │ │ + bcs.n 38160c │ │ │ │ lsls r1, r1, #1 │ │ │ │ - ldr r0, [pc, #8] @ (3816bc ) │ │ │ │ + ldr r0, [pc, #40] @ (3816dc ) │ │ │ │ lsls r6, r0, #1 │ │ │ │ - bcs.n 3815d0 │ │ │ │ + bcs.n 3815e0 │ │ │ │ lsls r1, r1, #1 │ │ │ │ - blx sp │ │ │ │ + blx lr │ │ │ │ lsls r6, r0, #1 │ │ │ │ - bcs.n 381788 │ │ │ │ + bcs.n 381798 │ │ │ │ lsls r1, r1, #1 │ │ │ │ - blx r8 │ │ │ │ + blx r9 │ │ │ │ lsls r6, r0, #1 │ │ │ │ - bcs.n 38171c │ │ │ │ + bcs.n 38172c │ │ │ │ lsls r1, r1, #1 │ │ │ │ - @ instruction: 0x4786 │ │ │ │ + @ instruction: 0x478e │ │ │ │ lsls r6, r0, #1 │ │ │ │ - bcs.n 3816f0 │ │ │ │ + bcs.n 381700 │ │ │ │ lsls r1, r1, #1 │ │ │ │ - bxns sp │ │ │ │ + bxns lr │ │ │ │ lsls r6, r0, #1 │ │ │ │ push {r4, r5, r6, lr} │ │ │ │ mov.w ip, #4096 @ 0x1000 │ │ │ │ sub.w ip, sp, ip │ │ │ │ str.w r0, [ip, #4072] @ 0xfe8 │ │ │ │ mov r5, r1 │ │ │ │ sub sp, #8 │ │ │ │ @@ -1036555,15 +1036555,15 @@ │ │ │ │ mov r1, r5 │ │ │ │ str r6, [sp, #0] │ │ │ │ bl 14fdc │ │ │ │ movs r0, #1 │ │ │ │ add sp, #8 │ │ │ │ pop {r4, r5, r6, pc} │ │ │ │ nop │ │ │ │ - bne.n 38187c │ │ │ │ + bne.n 38188c │ │ │ │ lsls r1, r1, #1 │ │ │ │ stmdb sp!, {r4, r5, r6, r7, r8, r9, sl, fp, lr} │ │ │ │ mov.w ip, #4096 @ 0x1000 │ │ │ │ vpush {d8-d9} │ │ │ │ sub.w ip, sp, ip │ │ │ │ str.w r0, [ip, #3896] @ 0xf38 │ │ │ │ sub sp, #148 @ 0x94 │ │ │ │ @@ -1037007,41 +1037007,41 @@ │ │ │ │ subs r7, #80 @ 0x50 │ │ │ │ bcs.n 381d14 │ │ │ │ lsls r1, r2, #1 │ │ │ │ asrs r0, r7, #6 │ │ │ │ movs r0, r0 │ │ │ │ bcs.n 381cb8 │ │ │ │ lsls r1, r2, #1 │ │ │ │ - ldmia r7, {r3, r4, r5, r6, r7} │ │ │ │ + beq.n 381c90 │ │ │ │ lsls r1, r1, #1 │ │ │ │ - ldmia r7!, {r1, r3, r4, r5, r6} │ │ │ │ + ldmia r7, {r1, r7} │ │ │ │ lsls r1, r1, #1 │ │ │ │ - ldmia r7!, {r2, r3, r5, r6} │ │ │ │ + ldmia r7!, {r2, r4, r5, r6} │ │ │ │ lsls r1, r1, #1 │ │ │ │ - ldmia r6, {r2, r3, r4, r5, r6} │ │ │ │ + ldmia r6!, {r2, r7} │ │ │ │ lsls r1, r1, #1 │ │ │ │ - ldmia r5!, {r1, r2, r3, r6} │ │ │ │ + ldmia r5!, {r1, r2, r4, r6} │ │ │ │ lsls r1, r1, #1 │ │ │ │ - ldmia r4, {r1, r2, r4, r7} │ │ │ │ + ldmia r4, {r1, r2, r3, r4, r7} │ │ │ │ lsls r1, r1, #1 │ │ │ │ lsrs r7, r1, #5 │ │ │ │ movs r0, r0 │ │ │ │ str.w pc, [r9, #255]! │ │ │ │ lsrs r5, r3, #12 │ │ │ │ movs r0, r0 │ │ │ │ lsrs r7, r2, #10 │ │ │ │ movs r0, r0 │ │ │ │ pldw [r5, #255]! │ │ │ │ - ldmia r4!, {r2, r6} │ │ │ │ + ldmia r4!, {r2, r3, r6} │ │ │ │ lsls r1, r1, #1 │ │ │ │ - sbcs r0, r4 │ │ │ │ + sbcs r0, r5 │ │ │ │ lsls r6, r0, #1 │ │ │ │ - ldmia r4!, {r1, r3, r5} │ │ │ │ + ldmia r4, {r1, r4, r5} │ │ │ │ lsls r1, r1, #1 │ │ │ │ - sbcs r6, r0 │ │ │ │ + sbcs r6, r1 │ │ │ │ lsls r6, r0, #1 │ │ │ │ ldr r3, [sp, #60] @ 0x3c │ │ │ │ ldr r4, [sp, #132] @ 0x84 │ │ │ │ ldr r3, [r3, #0] │ │ │ │ cmp r3, #0 │ │ │ │ beq.w 3820bc │ │ │ │ movs r3, #0 │ │ │ │ @@ -1037684,97 +1037684,97 @@ │ │ │ │ ldr r0, [pc, #188] @ (382484 ) │ │ │ │ mov.w r1, #4294967295 @ 0xffffffff │ │ │ │ add r0, pc │ │ │ │ bl 17e10 │ │ │ │ b.n 38233c │ │ │ │ nop.w │ │ │ │ ... │ │ │ │ - ldmia r2, {r2, r3, r5, r6, r7} │ │ │ │ + ldmia r2, {r2, r4, r5, r6, r7} │ │ │ │ lsls r1, r1, #1 │ │ │ │ - eors r6, r0 │ │ │ │ + eors r6, r1 │ │ │ │ lsls r6, r0, #1 │ │ │ │ - ldmia r2, {r2, r3, r6, r7} │ │ │ │ + ldmia r2, {r2, r4, r6, r7} │ │ │ │ lsls r1, r1, #1 │ │ │ │ - ands r6, r4 │ │ │ │ + ands r6, r5 │ │ │ │ lsls r6, r0, #1 │ │ │ │ - ldmia r2, {r2, r3, r5, r7} │ │ │ │ + ldmia r2, {r2, r4, r5, r7} │ │ │ │ lsls r1, r1, #1 │ │ │ │ - ands r6, r1 │ │ │ │ + ands r6, r2 │ │ │ │ lsls r6, r0, #1 │ │ │ │ - ldmia r2!, {r1, r3, r4, r5, r6} │ │ │ │ + ldmia r2!, {r1, r7} │ │ │ │ lsls r1, r1, #1 │ │ │ │ - subs r7, #212 @ 0xd4 │ │ │ │ + subs r7, #220 @ 0xdc │ │ │ │ lsls r6, r0, #1 │ │ │ │ - ldmia r1, {r1, r2, r4, r7} │ │ │ │ + ldmia r1, {r1, r2, r3, r4, r7} │ │ │ │ lsls r1, r1, #1 │ │ │ │ - subs r6, #240 @ 0xf0 │ │ │ │ + subs r6, #248 @ 0xf8 │ │ │ │ lsls r6, r0, #1 │ │ │ │ - ldmia r1, {r1, r2, r3, r5} │ │ │ │ + ldmia r1, {r1, r2, r4, r5} │ │ │ │ lsls r1, r1, #1 │ │ │ │ - ldmia r1, {r1, r3, r4} │ │ │ │ + ldmia r1, {r1, r5} │ │ │ │ lsls r1, r1, #1 │ │ │ │ - ldmia r0!, {r2, r4, r6, r7} │ │ │ │ + ldmia r0!, {r2, r3, r4, r6, r7} │ │ │ │ lsls r1, r1, #1 │ │ │ │ - subs r6, #54 @ 0x36 │ │ │ │ + subs r6, #62 @ 0x3e │ │ │ │ lsls r6, r0, #1 │ │ │ │ - stmia r6!, {r3, r4, r5, r6} │ │ │ │ + stmia r6!, {r7} │ │ │ │ lsls r1, r1, #1 │ │ │ │ - subs r3, #210 @ 0xd2 │ │ │ │ + subs r3, #218 @ 0xda │ │ │ │ lsls r6, r0, #1 │ │ │ │ - stmia r6!, {r5, r6} │ │ │ │ + stmia r6!, {r3, r5, r6} │ │ │ │ lsls r1, r1, #1 │ │ │ │ - subs r3, #186 @ 0xba │ │ │ │ + subs r3, #194 @ 0xc2 │ │ │ │ lsls r6, r0, #1 │ │ │ │ - stmia r6!, {r1, r6} │ │ │ │ + stmia r6!, {r1, r3, r6} │ │ │ │ lsls r1, r1, #1 │ │ │ │ - subs r3, #156 @ 0x9c │ │ │ │ + subs r3, #164 @ 0xa4 │ │ │ │ lsls r6, r0, #1 │ │ │ │ - stmia r6!, {r3, r5} │ │ │ │ + stmia r6!, {r4, r5} │ │ │ │ lsls r1, r1, #1 │ │ │ │ - subs r3, #130 @ 0x82 │ │ │ │ + subs r3, #138 @ 0x8a │ │ │ │ lsls r6, r0, #1 │ │ │ │ - stmia r6!, {r2, r3} │ │ │ │ + stmia r6!, {r2, r4} │ │ │ │ lsls r1, r1, #1 │ │ │ │ - subs r3, #110 @ 0x6e │ │ │ │ + subs r3, #118 @ 0x76 │ │ │ │ lsls r6, r0, #1 │ │ │ │ - stmia r5!, {r1, r3, r4, r6, r7} │ │ │ │ + stmia r5!, {r1, r5, r6, r7} │ │ │ │ lsls r1, r1, #1 │ │ │ │ - subs r3, #52 @ 0x34 │ │ │ │ + subs r3, #60 @ 0x3c │ │ │ │ lsls r6, r0, #1 │ │ │ │ - stmia r5!, {r1, r5, r7} │ │ │ │ + stmia r5!, {r1, r3, r5, r7} │ │ │ │ lsls r1, r1, #1 │ │ │ │ - subs r2, #252 @ 0xfc │ │ │ │ + subs r3, #4 │ │ │ │ lsls r6, r0, #1 │ │ │ │ - stmia r5!, {r1, r2, r3, r4, r5, r6} │ │ │ │ + stmia r5!, {r1, r2, r7} │ │ │ │ lsls r1, r1, #1 │ │ │ │ - subs r2, #216 @ 0xd8 │ │ │ │ + subs r2, #224 @ 0xe0 │ │ │ │ lsls r6, r0, #1 │ │ │ │ - stmia r5!, {r2, r5, r6} │ │ │ │ + stmia r5!, {r2, r3, r5, r6} │ │ │ │ lsls r1, r1, #1 │ │ │ │ - subs r2, #190 @ 0xbe │ │ │ │ + subs r2, #198 @ 0xc6 │ │ │ │ lsls r6, r0, #1 │ │ │ │ - stmia r5!, {r1, r2, r6} │ │ │ │ + stmia r5!, {r1, r2, r3, r6} │ │ │ │ lsls r1, r1, #1 │ │ │ │ - subs r2, #160 @ 0xa0 │ │ │ │ + subs r2, #168 @ 0xa8 │ │ │ │ lsls r6, r0, #1 │ │ │ │ - stmia r5!, {r5} │ │ │ │ + stmia r5!, {r3, r5} │ │ │ │ lsls r1, r1, #1 │ │ │ │ - subs r2, #122 @ 0x7a │ │ │ │ + subs r2, #130 @ 0x82 │ │ │ │ lsls r6, r0, #1 │ │ │ │ - stmia r5!, {r1, r2} │ │ │ │ + stmia r5!, {r1, r2, r3} │ │ │ │ lsls r1, r1, #1 │ │ │ │ - subs r2, #96 @ 0x60 │ │ │ │ + subs r2, #104 @ 0x68 │ │ │ │ lsls r6, r0, #1 │ │ │ │ - stmia r4!, {r1, r3, r5, r6, r7} │ │ │ │ + stmia r4!, {r1, r4, r5, r6, r7} │ │ │ │ lsls r1, r1, #1 │ │ │ │ - subs r2, #68 @ 0x44 │ │ │ │ + subs r2, #76 @ 0x4c │ │ │ │ lsls r6, r0, #1 │ │ │ │ - stmia r4!, {r1, r2, r3, r6, r7} │ │ │ │ + stmia r4!, {r1, r2, r4, r6, r7} │ │ │ │ lsls r1, r1, #1 │ │ │ │ - subs r2, #40 @ 0x28 │ │ │ │ + subs r2, #48 @ 0x30 │ │ │ │ lsls r6, r0, #1 │ │ │ │ push {lr} │ │ │ │ mov.w ip, #4096 @ 0x1000 │ │ │ │ sub.w ip, sp, ip │ │ │ │ str.w r0, [ip, #4080] @ 0xff0 │ │ │ │ mov.w ip, #1 │ │ │ │ sub sp, #12 │ │ │ │ @@ -1037797,17 +1037797,17 @@ │ │ │ │ add r0, pc │ │ │ │ bl 17e10 │ │ │ │ ldr r3, [sp, #4] │ │ │ │ mov r0, r3 │ │ │ │ add sp, #12 │ │ │ │ pop {pc} │ │ │ │ nop │ │ │ │ - stmia r3!, {r2, r4, r6, r7} │ │ │ │ + stmia r3!, {r2, r3, r4, r6, r7} │ │ │ │ lsls r1, r1, #1 │ │ │ │ - subs r1, #48 @ 0x30 │ │ │ │ + subs r1, #56 @ 0x38 │ │ │ │ lsls r6, r0, #1 │ │ │ │ push {r4, r5, r6, lr} │ │ │ │ mov.w ip, #4096 @ 0x1000 │ │ │ │ sub.w ip, sp, ip │ │ │ │ str.w r0, [ip, #4072] @ 0xfe8 │ │ │ │ mov r6, r2 │ │ │ │ sub sp, #8 │ │ │ │ @@ -1037847,17 +1037847,17 @@ │ │ │ │ adds r0, #12 │ │ │ │ bl 17c90 │ │ │ │ ldr r0, [pc, #12] @ (382550 ) │ │ │ │ mov r1, r4 │ │ │ │ add r0, pc │ │ │ │ bl 17e10 │ │ │ │ b.n 382504 │ │ │ │ - stmia r3!, {r2, r4, r6} │ │ │ │ + stmia r3!, {r2, r3, r4, r6} │ │ │ │ lsls r1, r1, #1 │ │ │ │ - subs r0, #176 @ 0xb0 │ │ │ │ + subs r0, #184 @ 0xb8 │ │ │ │ lsls r6, r0, #1 │ │ │ │ stmdb sp!, {r4, r5, r6, r7, r8, lr} │ │ │ │ mov.w ip, #4096 @ 0x1000 │ │ │ │ sub.w ip, sp, ip │ │ │ │ str.w r0, [ip, #4064] @ 0xfe0 │ │ │ │ sub sp, #8 │ │ │ │ vmov s15, r3 │ │ │ │ @@ -1038240,17 +1038240,17 @@ │ │ │ │ movs r3, #1 │ │ │ │ movs r2, #0 │ │ │ │ mov r0, r3 │ │ │ │ str r2, [r5, #76] @ 0x4c │ │ │ │ add sp, #8 │ │ │ │ pop {r4, r5, r6, pc} │ │ │ │ nop │ │ │ │ - itt vc │ │ │ │ - lslvc r1, r1, #1 │ │ │ │ - addvc r4, #224 @ 0xe0 │ │ │ │ + itt hi │ │ │ │ + lslhi r1, r1, #1 │ │ │ │ + addhi r4, #232 @ 0xe8 │ │ │ │ lsls r6, r0, #1 │ │ │ │ push {r4, r5, r6, r7, lr} │ │ │ │ mov.w ip, #4096 @ 0x1000 │ │ │ │ sub.w ip, sp, ip │ │ │ │ str.w r0, [ip, #4032] @ 0xfc0 │ │ │ │ ldr r2, [pc, #888] @ (382ce8 ) │ │ │ │ sub sp, #44 @ 0x2c │ │ │ │ @@ -1038585,103 +1038585,103 @@ │ │ │ │ movs r0, r0 │ │ │ │ ldrh r0, [r0, #0] │ │ │ │ lsrs r3, r2 │ │ │ │ stmia r0!, {r1, r2, r4, r7} │ │ │ │ lsls r1, r2, #1 │ │ │ │ asrs r0, r7, #6 │ │ │ │ movs r0, r0 │ │ │ │ - bkpt 0x00d2 │ │ │ │ + bkpt 0x00da │ │ │ │ lsls r1, r1, #1 │ │ │ │ @ instruction: 0xfacbffff │ │ │ │ @ instruction: 0xfb19ffff │ │ │ │ - strh r4, [r6, r0] │ │ │ │ + strh r4, [r7, r0] │ │ │ │ lsls r6, r0, #1 │ │ │ │ - bkpt 0x00d2 │ │ │ │ + bkpt 0x00da │ │ │ │ lsls r1, r1, #1 │ │ │ │ lsls r1, r7, #14 │ │ │ │ movs r0, r0 │ │ │ │ - bkpt 0x0088 │ │ │ │ + bkpt 0x0090 │ │ │ │ lsls r1, r1, #1 │ │ │ │ - adds r3, #228 @ 0xe4 │ │ │ │ + adds r3, #236 @ 0xec │ │ │ │ lsls r6, r0, #1 │ │ │ │ itee │ │ │ │ lsl r1, r2, #1 │ │ │ │ - bkpt 0x0054 │ │ │ │ + bkpt 0x005c │ │ │ │ lslal r1, r1, #1 │ │ │ │ - adds r3, #176 @ 0xb0 │ │ │ │ + adds r3, #184 @ 0xb8 │ │ │ │ lsls r6, r0, #1 │ │ │ │ @ instruction: 0xea1bffff │ │ │ │ mcr2 15, 3, pc, cr1, cr15, {7} @ │ │ │ │ - bkpt 0x0016 │ │ │ │ + bkpt 0x001e │ │ │ │ lsls r1, r1, #1 │ │ │ │ - adds r3, #114 @ 0x72 │ │ │ │ + adds r3, #122 @ 0x7a │ │ │ │ lsls r6, r0, #1 │ │ │ │ - pop {r2, r3, r4, r5, r6, r7, pc} │ │ │ │ + bkpt 0x0004 │ │ │ │ lsls r1, r1, #1 │ │ │ │ - adds r3, #88 @ 0x58 │ │ │ │ + adds r3, #96 @ 0x60 │ │ │ │ lsls r6, r0, #1 │ │ │ │ - bkpt 0x0022 │ │ │ │ + bkpt 0x002a │ │ │ │ lsls r1, r1, #1 │ │ │ │ - bkpt 0x0038 │ │ │ │ + bkpt 0x0040 │ │ │ │ lsls r1, r1, #1 │ │ │ │ - bkpt 0x0034 │ │ │ │ + bkpt 0x003c │ │ │ │ lsls r1, r1, #1 │ │ │ │ - bkpt 0x006e │ │ │ │ + bkpt 0x0076 │ │ │ │ lsls r1, r1, #1 │ │ │ │ - pop {r3, r7, pc} │ │ │ │ + pop {r4, r7, pc} │ │ │ │ lsls r1, r1, #1 │ │ │ │ - adds r2, #228 @ 0xe4 │ │ │ │ + adds r2, #236 @ 0xec │ │ │ │ lsls r6, r0, #1 │ │ │ │ - pop {r1, r2, r3, r5, r6, pc} │ │ │ │ + pop {r1, r2, r4, r5, r6, pc} │ │ │ │ lsls r1, r1, #1 │ │ │ │ - adds r2, #202 @ 0xca │ │ │ │ + adds r2, #210 @ 0xd2 │ │ │ │ lsls r6, r0, #1 │ │ │ │ - bkpt 0x0030 │ │ │ │ + bkpt 0x0038 │ │ │ │ lsls r1, r1, #1 │ │ │ │ - bkpt 0x007a │ │ │ │ + bkpt 0x0082 │ │ │ │ lsls r1, r1, #1 │ │ │ │ - pop {r3, r5, pc} │ │ │ │ + pop {r4, r5, pc} │ │ │ │ lsls r1, r1, #1 │ │ │ │ - adds r2, #132 @ 0x84 │ │ │ │ + adds r2, #140 @ 0x8c │ │ │ │ lsls r6, r0, #1 │ │ │ │ - bkpt 0x0050 │ │ │ │ + bkpt 0x0058 │ │ │ │ lsls r1, r1, #1 │ │ │ │ - bkpt 0x0094 │ │ │ │ + bkpt 0x009c │ │ │ │ lsls r1, r1, #1 │ │ │ │ - pop {r5, r6, r7} │ │ │ │ + pop {r3, r5, r6, r7} │ │ │ │ lsls r1, r1, #1 │ │ │ │ - adds r2, #60 @ 0x3c │ │ │ │ + adds r2, #68 @ 0x44 │ │ │ │ lsls r6, r0, #1 │ │ │ │ - pop {r1, r6, r7} │ │ │ │ + pop {r1, r3, r6, r7} │ │ │ │ lsls r1, r1, #1 │ │ │ │ - adds r2, #28 │ │ │ │ + adds r2, #36 @ 0x24 │ │ │ │ lsls r6, r0, #1 │ │ │ │ - bkpt 0x004a │ │ │ │ + bkpt 0x0052 │ │ │ │ lsls r1, r1, #1 │ │ │ │ - bkpt 0x0090 │ │ │ │ + bkpt 0x0098 │ │ │ │ lsls r1, r1, #1 │ │ │ │ - pop {r1, r2, r4, r5, r6} │ │ │ │ + pop {r1, r2, r3, r4, r5, r6} │ │ │ │ lsls r1, r1, #1 │ │ │ │ - adds r1, #210 @ 0xd2 │ │ │ │ + adds r1, #218 @ 0xda │ │ │ │ lsls r6, r0, #1 │ │ │ │ - bkpt 0x0084 │ │ │ │ + bkpt 0x008c │ │ │ │ lsls r1, r1, #1 │ │ │ │ - bkpt 0x00aa │ │ │ │ + bkpt 0x00b2 │ │ │ │ lsls r1, r1, #1 │ │ │ │ - pop {r1, r2, r3, r5} │ │ │ │ + pop {r1, r2, r4, r5} │ │ │ │ lsls r1, r1, #1 │ │ │ │ - adds r1, #138 @ 0x8a │ │ │ │ + adds r1, #146 @ 0x92 │ │ │ │ lsls r6, r0, #1 │ │ │ │ - bkpt 0x0086 │ │ │ │ + bkpt 0x008e │ │ │ │ lsls r1, r1, #1 │ │ │ │ - bkpt 0x00bc │ │ │ │ + bkpt 0x00c4 │ │ │ │ lsls r1, r1, #1 │ │ │ │ - cbnz r0, 382e22 │ │ │ │ + cbnz r0, 382e24 │ │ │ │ lsls r1, r1, #1 │ │ │ │ - adds r1, #68 @ 0x44 │ │ │ │ + adds r1, #76 @ 0x4c │ │ │ │ lsls r6, r0, #1 │ │ │ │ push {lr} │ │ │ │ mov.w ip, #4096 @ 0x1000 │ │ │ │ sub.w ip, sp, ip │ │ │ │ str.w r0, [ip, #4080] @ 0xff0 │ │ │ │ sub sp, #12 │ │ │ │ bl 382960 │ │ │ │ @@ -1038702,17 +1038702,17 @@ │ │ │ │ add r0, pc │ │ │ │ bl 17e10 │ │ │ │ ldr r3, [sp, #4] │ │ │ │ mov r0, r3 │ │ │ │ add sp, #12 │ │ │ │ pop {pc} │ │ │ │ nop │ │ │ │ - hlt 0x0038 │ │ │ │ + revsh r0, r0 │ │ │ │ lsls r1, r1, #1 │ │ │ │ - adds r0, #20 │ │ │ │ + adds r0, #28 │ │ │ │ lsls r6, r0, #1 │ │ │ │ push {r4, lr} │ │ │ │ mov.w ip, #4096 @ 0x1000 │ │ │ │ sub.w ip, sp, ip │ │ │ │ str.w r0, [ip, #4080] @ 0xff0 │ │ │ │ sub sp, #8 │ │ │ │ mov r4, r0 │ │ │ │ @@ -1038753,17 +1038753,17 @@ │ │ │ │ bl 17e10 │ │ │ │ ldr r2, [sp, #4] │ │ │ │ b.n 382e40 │ │ │ │ nop │ │ │ │ nop.w │ │ │ │ @ instruction: 0xffffffff │ │ │ │ @ instruction: 0xffffffff │ │ │ │ - pop {r2, r3, r4, pc} │ │ │ │ + pop {r2, r5, pc} │ │ │ │ lsls r1, r1, #1 │ │ │ │ - cmp r7, #156 @ 0x9c │ │ │ │ + cmp r7, #164 @ 0xa4 │ │ │ │ lsls r6, r0, #1 │ │ │ │ push {r4, r5, lr} │ │ │ │ mov.w ip, #4096 @ 0x1000 │ │ │ │ sub.w ip, sp, ip │ │ │ │ str.w r0, [ip, #4064] @ 0xfe0 │ │ │ │ ldr r2, [pc, #88] @ (382ee0 ) │ │ │ │ sub sp, #20 │ │ │ │ @@ -1038803,15 +1038803,15 @@ │ │ │ │ add sp, #20 │ │ │ │ pop {r4, r5, pc} │ │ │ │ blx 1172c <__stack_chk_fail@plt> │ │ │ │ cbnz r6, 382f42 │ │ │ │ lsls r1, r2, #1 │ │ │ │ asrs r0, r7, #6 │ │ │ │ movs r0, r0 │ │ │ │ - pop {r3, r4, r6, r7} │ │ │ │ + pop {r5, r6, r7} │ │ │ │ lsls r1, r1, #1 │ │ │ │ cbnz r6, 382f40 │ │ │ │ lsls r1, r2, #1 │ │ │ │ stmdb sp!, {r4, r5, r6, r7, r8, r9, sl, fp, lr} │ │ │ │ mov.w ip, #4096 @ 0x1000 │ │ │ │ vpush {d8-d9} │ │ │ │ sub.w ip, sp, ip │ │ │ │ @@ -1039177,44 +1039177,44 @@ │ │ │ │ ... │ │ │ │ revsh r4, r7 │ │ │ │ lsls r1, r2, #1 │ │ │ │ asrs r0, r7, #6 │ │ │ │ movs r0, r0 │ │ │ │ revsh r0, r3 │ │ │ │ lsls r1, r2, #1 │ │ │ │ - cbnz r4, 383334 │ │ │ │ + cbnz r4, 383336 │ │ │ │ lsls r1, r1, #1 │ │ │ │ - cmp r5, #244 @ 0xf4 │ │ │ │ + cmp r5, #252 @ 0xfc │ │ │ │ lsls r6, r0, #1 │ │ │ │ - cbnz r0, 383336 │ │ │ │ + cbnz r0, 383338 │ │ │ │ lsls r1, r1, #1 │ │ │ │ - cmp r5, #216 @ 0xd8 │ │ │ │ + cmp r5, #224 @ 0xe0 │ │ │ │ lsls r6, r0, #1 │ │ │ │ - @ instruction: 0xfba00045 │ │ │ │ - revsh r0, r7 │ │ │ │ + @ instruction: 0xfba80045 │ │ │ │ + cbnz r0, 38332c │ │ │ │ lsls r1, r1, #1 │ │ │ │ - hlt 0x0000 │ │ │ │ + hlt 0x0008 │ │ │ │ lsls r1, r1, #1 │ │ │ │ - cmp r5, #0 │ │ │ │ + cmp r5, #8 │ │ │ │ lsls r6, r0, #1 │ │ │ │ - cbnz r6, 38331c │ │ │ │ + cbnz r6, 38331e │ │ │ │ lsls r1, r1, #1 │ │ │ │ - cmp r4, #22 │ │ │ │ + cmp r4, #30 │ │ │ │ lsls r6, r0, #1 │ │ │ │ - cbnz r6, 383310 │ │ │ │ + cbnz r6, 383312 │ │ │ │ lsls r1, r1, #1 │ │ │ │ - cmp r3, #198 @ 0xc6 │ │ │ │ + cmp r3, #206 @ 0xce │ │ │ │ lsls r6, r0, #1 │ │ │ │ - cbnz r4, 38330e │ │ │ │ + cbnz r4, 383310 │ │ │ │ lsls r1, r1, #1 │ │ │ │ - cmp r3, #156 @ 0x9c │ │ │ │ + cmp r3, #164 @ 0xa4 │ │ │ │ lsls r6, r0, #1 │ │ │ │ - @ instruction: 0xb8fe │ │ │ │ + cbnz r6, 383310 │ │ │ │ lsls r1, r1, #1 │ │ │ │ - cmp r3, #126 @ 0x7e │ │ │ │ + cmp r3, #134 @ 0x86 │ │ │ │ lsls r6, r0, #1 │ │ │ │ str r0, [sp, #24] │ │ │ │ movw r1, #317 @ 0x13d │ │ │ │ ldr r0, [pc, #208] @ (3833ec ) │ │ │ │ add r0, pc │ │ │ │ adds r0, #12 │ │ │ │ bl 17c90 │ │ │ │ @@ -1039286,21 +1039286,21 @@ │ │ │ │ strgt.w r3, [r9, #56] @ 0x38 │ │ │ │ addle r3, #1 │ │ │ │ itet gt │ │ │ │ movgt r3, #8 │ │ │ │ strle.w r3, [r9, #56] @ 0x38 │ │ │ │ strgt.w r3, [r8] │ │ │ │ b.n 383296 │ │ │ │ - @ instruction: 0xb84c │ │ │ │ + @ instruction: 0xb854 │ │ │ │ lsls r1, r1, #1 │ │ │ │ - cmp r2, #204 @ 0xcc │ │ │ │ + cmp r2, #212 @ 0xd4 │ │ │ │ lsls r6, r0, #1 │ │ │ │ - @ instruction: 0xb816 │ │ │ │ + @ instruction: 0xb81e │ │ │ │ lsls r1, r1, #1 │ │ │ │ - cmp r2, #150 @ 0x96 │ │ │ │ + cmp r2, #158 @ 0x9e │ │ │ │ lsls r6, r0, #1 │ │ │ │ push {r4, r5, r6, r7, lr} │ │ │ │ mov.w ip, #4096 @ 0x1000 │ │ │ │ sub.w ip, sp, ip │ │ │ │ str.w r0, [ip, #4032] @ 0xfc0 │ │ │ │ ldr r2, [pc, #820] @ (383740 ) │ │ │ │ sub sp, #44 @ 0x2c │ │ │ │ @@ -1039613,102 +1039613,102 @@ │ │ │ │ subs r7, #211 @ 0xd3 │ │ │ │ @ instruction: 0xffffffff │ │ │ │ vqrdmlsh.s , , d31[0] │ │ │ │ push {r1, r3, r4, r5, r6, r7, lr} │ │ │ │ lsls r1, r2, #1 │ │ │ │ asrs r0, r7, #6 │ │ │ │ movs r0, r0 │ │ │ │ - @ instruction: 0xb75e │ │ │ │ + @ instruction: 0xb766 │ │ │ │ lsls r1, r1, #1 │ │ │ │ @ instruction: 0xfa9fffff │ │ │ │ - @ instruction: 0xb79c │ │ │ │ + @ instruction: 0xb7a4 │ │ │ │ lsls r1, r1, #1 │ │ │ │ - @ instruction: 0xb776 │ │ │ │ + @ instruction: 0xb77e │ │ │ │ lsls r1, r1, #1 │ │ │ │ lsls r3, r6, #13 │ │ │ │ movs r0, r0 │ │ │ │ - @ instruction: 0xb6cc │ │ │ │ + @ instruction: 0xb6d4 │ │ │ │ lsls r1, r1, #1 │ │ │ │ - cmp r1, #76 @ 0x4c │ │ │ │ + cmp r1, #84 @ 0x54 │ │ │ │ lsls r6, r0, #1 │ │ │ │ push {r1, r3, r4, r6, lr} │ │ │ │ lsls r1, r2, #1 │ │ │ │ - @ instruction: 0xb698 │ │ │ │ + @ instruction: 0xb6a0 │ │ │ │ lsls r1, r1, #1 │ │ │ │ - cmp r1, #24 │ │ │ │ + cmp r1, #32 │ │ │ │ lsls r6, r0, #1 │ │ │ │ vst4. {d15[0],d17[0],d19[0],d21[0]}, [fp :256] │ │ │ │ ldr??.w pc, [r9, #4095] @ 0xfff │ │ │ │ - @ instruction: 0xb65a │ │ │ │ + cpsie i │ │ │ │ lsls r1, r1, #1 │ │ │ │ - cmp r0, #218 @ 0xda │ │ │ │ + cmp r0, #226 @ 0xe2 │ │ │ │ lsls r6, r0, #1 │ │ │ │ - @ instruction: 0xb640 │ │ │ │ + @ instruction: 0xb648 │ │ │ │ lsls r1, r1, #1 │ │ │ │ - cmp r0, #192 @ 0xc0 │ │ │ │ + cmp r0, #200 @ 0xc8 │ │ │ │ lsls r6, r0, #1 │ │ │ │ - @ instruction: 0xb6ce │ │ │ │ + @ instruction: 0xb6d6 │ │ │ │ lsls r1, r1, #1 │ │ │ │ - @ instruction: 0xb71c │ │ │ │ + @ instruction: 0xb724 │ │ │ │ lsls r1, r1, #1 │ │ │ │ - @ instruction: 0xb71c │ │ │ │ + @ instruction: 0xb724 │ │ │ │ lsls r1, r1, #1 │ │ │ │ - @ instruction: 0xb73e │ │ │ │ + @ instruction: 0xb746 │ │ │ │ lsls r1, r1, #1 │ │ │ │ - push {r1, r2, r3, r4, r6, r7, lr} │ │ │ │ + push {r1, r2, r5, r6, r7, lr} │ │ │ │ lsls r1, r1, #1 │ │ │ │ - cmp r0, #94 @ 0x5e │ │ │ │ + cmp r0, #102 @ 0x66 │ │ │ │ lsls r6, r0, #1 │ │ │ │ - push {r2, r6, r7, lr} │ │ │ │ + push {r2, r3, r6, r7, lr} │ │ │ │ lsls r1, r1, #1 │ │ │ │ - cmp r0, #68 @ 0x44 │ │ │ │ + cmp r0, #76 @ 0x4c │ │ │ │ lsls r6, r0, #1 │ │ │ │ - @ instruction: 0xb70a │ │ │ │ + @ instruction: 0xb712 │ │ │ │ lsls r1, r1, #1 │ │ │ │ - @ instruction: 0xb75a │ │ │ │ + @ instruction: 0xb762 │ │ │ │ lsls r1, r1, #1 │ │ │ │ - push {r2, r3, r4, r5, r6, lr} │ │ │ │ + push {r2, r7, lr} │ │ │ │ lsls r1, r1, #1 │ │ │ │ - movs r7, #252 @ 0xfc │ │ │ │ + cmp r0, #4 │ │ │ │ lsls r6, r0, #1 │ │ │ │ - @ instruction: 0xb73c │ │ │ │ + @ instruction: 0xb744 │ │ │ │ lsls r1, r1, #1 │ │ │ │ - @ instruction: 0xb77e │ │ │ │ + @ instruction: 0xb786 │ │ │ │ lsls r1, r1, #1 │ │ │ │ - push {r1, r6, lr} │ │ │ │ + push {r1, r3, r6, lr} │ │ │ │ lsls r1, r1, #1 │ │ │ │ - movs r7, #194 @ 0xc2 │ │ │ │ + movs r7, #202 @ 0xca │ │ │ │ lsls r6, r0, #1 │ │ │ │ - push {r2, r5, lr} │ │ │ │ + push {r2, r3, r5, lr} │ │ │ │ lsls r1, r1, #1 │ │ │ │ - movs r7, #162 @ 0xa2 │ │ │ │ + movs r7, #170 @ 0xaa │ │ │ │ lsls r6, r0, #1 │ │ │ │ - @ instruction: 0xb74a │ │ │ │ + @ instruction: 0xb752 │ │ │ │ lsls r1, r1, #1 │ │ │ │ - @ instruction: 0xb784 │ │ │ │ + @ instruction: 0xb78c │ │ │ │ lsls r1, r1, #1 │ │ │ │ - push {r3, r5, r6, r7} │ │ │ │ + push {r4, r5, r6, r7} │ │ │ │ lsls r1, r1, #1 │ │ │ │ - movs r7, #104 @ 0x68 │ │ │ │ + movs r7, #112 @ 0x70 │ │ │ │ lsls r6, r0, #1 │ │ │ │ - @ instruction: 0xb762 │ │ │ │ + @ instruction: 0xb76a │ │ │ │ lsls r1, r1, #1 │ │ │ │ - @ instruction: 0xb7b0 │ │ │ │ + @ instruction: 0xb7b8 │ │ │ │ lsls r1, r1, #1 │ │ │ │ - push {r1, r2, r3, r4, r7} │ │ │ │ + push {r1, r2, r5, r7} │ │ │ │ lsls r1, r1, #1 │ │ │ │ - movs r7, #30 │ │ │ │ + movs r7, #38 @ 0x26 │ │ │ │ lsls r6, r0, #1 │ │ │ │ - @ instruction: 0xb7a6 │ │ │ │ + @ instruction: 0xb7ae │ │ │ │ lsls r1, r1, #1 │ │ │ │ - @ instruction: 0xb81c │ │ │ │ + @ instruction: 0xb824 │ │ │ │ lsls r1, r1, #1 │ │ │ │ - push {r3, r4, r6} │ │ │ │ + push {r5, r6} │ │ │ │ lsls r1, r1, #1 │ │ │ │ - movs r6, #216 @ 0xd8 │ │ │ │ + movs r6, #224 @ 0xe0 │ │ │ │ lsls r6, r0, #1 │ │ │ │ push {lr} │ │ │ │ mov.w ip, #4096 @ 0x1000 │ │ │ │ sub.w ip, sp, ip │ │ │ │ str.w r0, [ip, #4080] @ 0xff0 │ │ │ │ sub sp, #12 │ │ │ │ bl 3833fc │ │ │ │ @@ -1039728,17 +1039728,17 @@ │ │ │ │ ldr r1, [sp, #4] │ │ │ │ add r0, pc │ │ │ │ bl 17e10 │ │ │ │ ldr r3, [sp, #4] │ │ │ │ mov r0, r3 │ │ │ │ add sp, #12 │ │ │ │ pop {pc} │ │ │ │ - cbz r2, 383894 │ │ │ │ + cbz r2, 383896 │ │ │ │ lsls r1, r1, #1 │ │ │ │ - movs r5, #194 @ 0xc2 │ │ │ │ + movs r5, #202 @ 0xca │ │ │ │ lsls r6, r0, #1 │ │ │ │ push {r4, r5, r6, lr} │ │ │ │ mov.w ip, #4096 @ 0x1000 │ │ │ │ sub.w ip, sp, ip │ │ │ │ str.w r0, [ip, #4072] @ 0xfe8 │ │ │ │ ldr r4, [pc, #172] @ (383904 ) │ │ │ │ sub sp, #8 │ │ │ │ @@ -1039808,27 +1039808,27 @@ │ │ │ │ bl 17c90 │ │ │ │ ldr r0, [pc, #36] @ (38391c ) │ │ │ │ mov r1, r4 │ │ │ │ add r0, pc │ │ │ │ bl 17e10 │ │ │ │ mvn.w r3, #10 │ │ │ │ b.n 38389c │ │ │ │ - cbz r2, 383972 │ │ │ │ + cbz r2, 383974 │ │ │ │ lsls r1, r1, #1 │ │ │ │ - uxth r6, r7 │ │ │ │ + uxtb r6, r0 │ │ │ │ lsls r1, r1, #1 │ │ │ │ - movs r5, #62 @ 0x3e │ │ │ │ + movs r5, #70 @ 0x46 │ │ │ │ lsls r6, r0, #1 │ │ │ │ - uxth r4, r3 │ │ │ │ + uxth r4, r4 │ │ │ │ lsls r1, r1, #1 │ │ │ │ - movs r5, #28 │ │ │ │ + movs r5, #36 @ 0x24 │ │ │ │ lsls r6, r0, #1 │ │ │ │ - sxtb r4, r7 │ │ │ │ + uxth r4, r0 │ │ │ │ lsls r1, r1, #1 │ │ │ │ - @ instruction: 0xb63c │ │ │ │ + @ instruction: 0xb644 │ │ │ │ lsls r1, r1, #1 │ │ │ │ movs r0, #1 │ │ │ │ str r0, [r2, #0] │ │ │ │ bx lr │ │ │ │ nop │ │ │ │ movs r0, #1 │ │ │ │ str r0, [r3, #0] │ │ │ │ @@ -1039877,15 +1039877,15 @@ │ │ │ │ pop {r4, r5, pc} │ │ │ │ blx 1172c <__stack_chk_fail@plt> │ │ │ │ nop │ │ │ │ sub sp, #280 @ 0x118 │ │ │ │ lsls r1, r2, #1 │ │ │ │ asrs r0, r7, #6 │ │ │ │ movs r0, r0 │ │ │ │ - push {r1, r3, r5, r6, r7, lr} │ │ │ │ + push {r1, r4, r5, r6, r7, lr} │ │ │ │ lsls r1, r1, #1 │ │ │ │ sub sp, #48 @ 0x30 │ │ │ │ lsls r1, r2, #1 │ │ │ │ stmdb sp!, {r4, r5, r6, r7, r8, r9, sl, fp, lr} │ │ │ │ mov.w ip, #4096 @ 0x1000 │ │ │ │ vpush {d8} │ │ │ │ sub.w ip, sp, ip │ │ │ │ @@ -1040113,43 +1040113,43 @@ │ │ │ │ nop │ │ │ │ add sp, #264 @ 0x108 │ │ │ │ lsls r1, r2, #1 │ │ │ │ asrs r0, r7, #6 │ │ │ │ movs r0, r0 │ │ │ │ add sp, #40 @ 0x28 │ │ │ │ lsls r1, r2, #1 │ │ │ │ - push {r3, r4, lr} │ │ │ │ + push {r5, lr} │ │ │ │ lsls r1, r1, #1 │ │ │ │ - push {r2, r4, r6} │ │ │ │ + push {r2, r3, r4, r6} │ │ │ │ lsls r1, r1, #1 │ │ │ │ - movs r2, #188 @ 0xbc │ │ │ │ + movs r2, #196 @ 0xc4 │ │ │ │ lsls r6, r0, #1 │ │ │ │ - push {r1, r2, r4, r5} │ │ │ │ + push {r1, r2, r3, r4, r5} │ │ │ │ lsls r1, r1, #1 │ │ │ │ - movs r2, #158 @ 0x9e │ │ │ │ + movs r2, #166 @ 0xa6 │ │ │ │ lsls r6, r0, #1 │ │ │ │ - push {r1, r3} │ │ │ │ + push {r1, r4} │ │ │ │ lsls r1, r1, #1 │ │ │ │ - movs r2, #114 @ 0x72 │ │ │ │ + movs r2, #122 @ 0x7a │ │ │ │ lsls r6, r0, #1 │ │ │ │ - cbz r6, 383cb6 │ │ │ │ + cbz r6, 383cb8 │ │ │ │ lsls r1, r1, #1 │ │ │ │ - movs r2, #70 @ 0x46 │ │ │ │ + movs r2, #78 @ 0x4e │ │ │ │ lsls r6, r0, #1 │ │ │ │ - cbz r0, 383cb8 │ │ │ │ + cbz r0, 383cba │ │ │ │ lsls r1, r1, #1 │ │ │ │ - movs r2, #40 @ 0x28 │ │ │ │ + movs r2, #48 @ 0x30 │ │ │ │ lsls r6, r0, #1 │ │ │ │ - cbz r4, 383cb8 │ │ │ │ + cbz r4, 383cba │ │ │ │ lsls r1, r1, #1 │ │ │ │ - movs r2, #12 │ │ │ │ + movs r2, #20 │ │ │ │ lsls r6, r0, #1 │ │ │ │ - cbz r0, 383cba │ │ │ │ + cbz r0, 383cbc │ │ │ │ lsls r1, r1, #1 │ │ │ │ - movs r1, #240 @ 0xf0 │ │ │ │ + movs r1, #248 @ 0xf8 │ │ │ │ lsls r6, r0, #1 │ │ │ │ stmdb sp!, {r4, r5, r6, r7, r8, r9, sl, fp, lr} │ │ │ │ mov.w ip, #4096 @ 0x1000 │ │ │ │ vpush {d8-d11} │ │ │ │ sub.w ip, sp, ip │ │ │ │ str.w r0, [ip, #3776] @ 0xec0 │ │ │ │ sub sp, #252 @ 0xfc │ │ │ │ @@ -1040596,23 +1040596,23 @@ │ │ │ │ add r2, pc, #540 @ (adr r2, 384398 ) │ │ │ │ cmp r6, r5 │ │ │ │ strb r5, [r7, r1] │ │ │ │ add r5, sp, #568 @ 0x238 │ │ │ │ lsls r1, r2, #1 │ │ │ │ asrs r0, r7, #6 │ │ │ │ movs r0, r0 │ │ │ │ - sxtb r0, r2 │ │ │ │ + sxtb r0, r3 │ │ │ │ lsls r1, r1, #1 │ │ │ │ - sxtb r2, r0 │ │ │ │ + sxtb r2, r1 │ │ │ │ lsls r1, r1, #1 │ │ │ │ - sxth r2, r7 │ │ │ │ + sxtb r2, r0 │ │ │ │ lsls r1, r1, #1 │ │ │ │ - add r6, pc, #72 @ (adr r6, 3841e0 ) │ │ │ │ + add r6, pc, #104 @ (adr r6, 384200 ) │ │ │ │ lsls r1, r1, #1 │ │ │ │ - sub sp, #336 @ 0x150 │ │ │ │ + sub sp, #368 @ 0x170 │ │ │ │ lsls r1, r1, #1 │ │ │ │ add.w ip, r3, #1408 @ 0x580 │ │ │ │ vsub.f64 d6, d7, d10 │ │ │ │ vldr d4, [ip, #-8] │ │ │ │ vcmpe.f64 d6, d4 │ │ │ │ vmrs APSR_nzcv, fpscr │ │ │ │ bgt.n 384296 │ │ │ │ @@ -1041064,55 +1041064,55 @@ │ │ │ │ strh r3, [r5, #56] @ 0x38 │ │ │ │ bls.n 384692 │ │ │ │ @ instruction: 0xf7ce3fef │ │ │ │ ldr r1, [sp, #616] @ 0x268 │ │ │ │ ldr r1, [sp, #612] @ 0x264 │ │ │ │ ldr r1, [sp, #612] @ 0x264 │ │ │ │ subs r7, #169 @ 0xa9 │ │ │ │ - add r4, sp, #496 @ 0x1f0 │ │ │ │ + add r4, sp, #528 @ 0x210 │ │ │ │ lsls r1, r1, #1 │ │ │ │ - add r4, sp, #80 @ 0x50 │ │ │ │ + add r4, sp, #112 @ 0x70 │ │ │ │ lsls r1, r1, #1 │ │ │ │ - subs r4, r7, r1 │ │ │ │ + subs r4, r0, r2 │ │ │ │ lsls r6, r0, #1 │ │ │ │ - add r2, sp, #960 @ 0x3c0 │ │ │ │ + add r2, sp, #992 @ 0x3e0 │ │ │ │ lsls r1, r1, #1 │ │ │ │ - adds r0, r3, r5 │ │ │ │ + adds r0, r4, r5 │ │ │ │ lsls r6, r0, #1 │ │ │ │ - add r2, sp, #664 @ 0x298 │ │ │ │ + add r2, sp, #696 @ 0x2b8 │ │ │ │ lsls r1, r1, #1 │ │ │ │ - add r2, sp, #256 @ 0x100 │ │ │ │ + add r2, sp, #288 @ 0x120 │ │ │ │ lsls r1, r1, #1 │ │ │ │ - adds r0, r5, r2 │ │ │ │ + adds r0, r6, r2 │ │ │ │ lsls r6, r0, #1 │ │ │ │ - add r2, sp, #152 @ 0x98 │ │ │ │ + add r2, sp, #184 @ 0xb8 │ │ │ │ lsls r1, r1, #1 │ │ │ │ - adds r6, r1, r2 │ │ │ │ + adds r6, r2, r2 │ │ │ │ lsls r6, r0, #1 │ │ │ │ add r4, pc, #624 @ (adr r4, 38490c ) │ │ │ │ lsls r1, r2, #1 │ │ │ │ asrs r0, r7, #6 │ │ │ │ movs r0, r0 │ │ │ │ - add r1, sp, #928 @ 0x3a0 │ │ │ │ + add r1, sp, #960 @ 0x3c0 │ │ │ │ lsls r1, r1, #1 │ │ │ │ - adds r0, r2, r1 │ │ │ │ + adds r0, r3, r1 │ │ │ │ lsls r6, r0, #1 │ │ │ │ - add r1, sp, #736 @ 0x2e0 │ │ │ │ + add r1, sp, #768 @ 0x300 │ │ │ │ lsls r1, r1, #1 │ │ │ │ - adds r0, r4, r0 │ │ │ │ + adds r0, r5, r0 │ │ │ │ lsls r6, r0, #1 │ │ │ │ - add r1, sp, #680 @ 0x2a8 │ │ │ │ + add r1, sp, #712 @ 0x2c8 │ │ │ │ lsls r1, r1, #1 │ │ │ │ - add r1, sp, #424 @ 0x1a8 │ │ │ │ + add r1, sp, #456 @ 0x1c8 │ │ │ │ lsls r1, r1, #1 │ │ │ │ - asrs r2, r2, #31 │ │ │ │ + asrs r2, r3, #31 │ │ │ │ lsls r6, r0, #1 │ │ │ │ - add r1, sp, #232 @ 0xe8 │ │ │ │ + add r1, sp, #264 @ 0x108 │ │ │ │ lsls r1, r1, #1 │ │ │ │ - asrs r2, r4, #30 │ │ │ │ + asrs r2, r5, #30 │ │ │ │ lsls r6, r0, #1 │ │ │ │ mov r0, r5 │ │ │ │ ldr.w sl, [sp, #140] @ 0x8c │ │ │ │ bl 40a0f0 │ │ │ │ ldr r3, [sp, #116] @ 0x74 │ │ │ │ mov r5, r0 │ │ │ │ ldr r0, [r3, #40] @ 0x28 │ │ │ │ @@ -1041256,45 +1041256,45 @@ │ │ │ │ bl 17e10 │ │ │ │ b.n 38482a │ │ │ │ blx 1172c <__stack_chk_fail@plt> │ │ │ │ nop │ │ │ │ strh r3, [r5, #56] @ 0x38 │ │ │ │ bls.n 384882 │ │ │ │ @ instruction: 0xf7ce3fef │ │ │ │ - add r0, sp, #224 @ 0xe0 │ │ │ │ + add r0, sp, #256 @ 0x100 │ │ │ │ lsls r1, r1, #1 │ │ │ │ - asrs r0, r4, #26 │ │ │ │ + asrs r0, r5, #26 │ │ │ │ lsls r6, r0, #1 │ │ │ │ - add r0, sp, #8 │ │ │ │ + add r0, sp, #40 @ 0x28 │ │ │ │ lsls r1, r1, #1 │ │ │ │ - asrs r2, r5, #25 │ │ │ │ + asrs r2, r6, #25 │ │ │ │ lsls r6, r0, #1 │ │ │ │ - add r7, pc, #880 @ (adr r7, 384bdc ) │ │ │ │ + add r7, pc, #912 @ (adr r7, 384bfc ) │ │ │ │ lsls r1, r1, #1 │ │ │ │ - asrs r4, r0, #25 │ │ │ │ + asrs r4, r1, #25 │ │ │ │ lsls r6, r0, #1 │ │ │ │ - add r7, pc, #760 @ (adr r7, 384b6c ) │ │ │ │ + add r7, pc, #792 @ (adr r7, 384b8c ) │ │ │ │ lsls r1, r1, #1 │ │ │ │ - asrs r6, r4, #24 │ │ │ │ + asrs r6, r5, #24 │ │ │ │ lsls r6, r0, #1 │ │ │ │ - add r7, pc, #640 @ (adr r7, 384afc ) │ │ │ │ + add r7, pc, #672 @ (adr r7, 384b1c ) │ │ │ │ lsls r1, r1, #1 │ │ │ │ - asrs r0, r1, #24 │ │ │ │ + asrs r0, r2, #24 │ │ │ │ lsls r6, r0, #1 │ │ │ │ - add r7, pc, #520 @ (adr r7, 384a8c ) │ │ │ │ + add r7, pc, #552 @ (adr r7, 384aac ) │ │ │ │ lsls r1, r1, #1 │ │ │ │ - asrs r2, r5, #23 │ │ │ │ + asrs r2, r6, #23 │ │ │ │ lsls r6, r0, #1 │ │ │ │ - add r7, pc, #424 @ (adr r7, 384a34 ) │ │ │ │ + add r7, pc, #456 @ (adr r7, 384a54 ) │ │ │ │ lsls r1, r1, #1 │ │ │ │ - asrs r0, r2, #23 │ │ │ │ + asrs r0, r3, #23 │ │ │ │ lsls r6, r0, #1 │ │ │ │ - add r7, pc, #304 @ (adr r7, 3849c4 ) │ │ │ │ + add r7, pc, #336 @ (adr r7, 3849e4 ) │ │ │ │ lsls r1, r1, #1 │ │ │ │ - asrs r2, r6, #22 │ │ │ │ + asrs r2, r7, #22 │ │ │ │ lsls r6, r0, #1 │ │ │ │ stmdb sp!, {r4, r5, r6, r7, r8, r9, sl, fp, lr} │ │ │ │ mov.w ip, #4096 @ 0x1000 │ │ │ │ vpush {d8-d11} │ │ │ │ sub.w ip, sp, ip │ │ │ │ str.w r0, [ip, #3720] @ 0xe88 │ │ │ │ mov sl, r2 │ │ │ │ @@ -1041783,25 +1041783,25 @@ │ │ │ │ ... │ │ │ │ add r1, pc, #336 @ (adr r1, 384f6c ) │ │ │ │ lsls r1, r2, #1 │ │ │ │ asrs r0, r7, #6 │ │ │ │ movs r0, r0 │ │ │ │ add r0, pc, #400 @ (adr r0, 384fb4 ) │ │ │ │ lsls r1, r2, #1 │ │ │ │ - add r5, pc, #512 @ (adr r5, 385028 ) │ │ │ │ + add r5, pc, #544 @ (adr r5, 385048 ) │ │ │ │ lsls r1, r1, #1 │ │ │ │ - asrs r6, r4, #15 │ │ │ │ + asrs r6, r5, #15 │ │ │ │ lsls r6, r0, #1 │ │ │ │ - add r5, pc, #48 @ (adr r5, 384e60 ) │ │ │ │ + add r5, pc, #80 @ (adr r5, 384e80 ) │ │ │ │ lsls r1, r1, #1 │ │ │ │ - add r4, pc, #384 @ (adr r4, 384fb4 ) │ │ │ │ + add r4, pc, #416 @ (adr r4, 384fd4 ) │ │ │ │ lsls r1, r1, #1 │ │ │ │ - add r1, pc, #672 @ (adr r1, 3850d8 ) │ │ │ │ + add r1, pc, #704 @ (adr r1, 3850f8 ) │ │ │ │ lsls r1, r1, #1 │ │ │ │ - asrs r0, r2, #32 │ │ │ │ + asrs r0, r3, #32 │ │ │ │ lsls r6, r0, #1 │ │ │ │ ldr r7, [sp, #376] @ 0x178 │ │ │ │ mov r5, r8 │ │ │ │ ldrd r9, r4, [sp, #116] @ 0x74 │ │ │ │ cmp r7, #0 │ │ │ │ ldr r3, [r4, #72] @ 0x48 │ │ │ │ vldr d7, [r4] │ │ │ │ @@ -1042112,31 +1042112,31 @@ │ │ │ │ subs r7, #185 @ 0xb9 │ │ │ │ orrs r5, r5 │ │ │ │ adds.w r6, ip, r2, asr #15 │ │ │ │ subs r7, #26 │ │ │ │ orrs r5, r5 │ │ │ │ adds.w r6, ip, r2, asr #15 │ │ │ │ itte ne │ │ │ │ - ldrne r5, [sp, #1008] @ 0x3f0 │ │ │ │ + ldrne r6, [sp, #16] │ │ │ │ lslne r1, r1, #1 │ │ │ │ - ldreq r5, [sp, #1008] @ 0x3f0 │ │ │ │ + ldreq r6, [sp, #16] │ │ │ │ lsls r1, r1, #1 │ │ │ │ - lsrs r4, r4, #17 │ │ │ │ + lsrs r4, r5, #17 │ │ │ │ lsls r6, r0, #1 │ │ │ │ - ldr r5, [sp, #912] @ 0x390 │ │ │ │ + ldr r5, [sp, #944] @ 0x3b0 │ │ │ │ lsls r1, r1, #1 │ │ │ │ - lsrs r4, r1, #17 │ │ │ │ + lsrs r4, r2, #17 │ │ │ │ lsls r6, r0, #1 │ │ │ │ - ldr r5, [sp, #656] @ 0x290 │ │ │ │ + ldr r5, [sp, #688] @ 0x2b0 │ │ │ │ lsls r1, r1, #1 │ │ │ │ - lsrs r4, r1, #16 │ │ │ │ + lsrs r4, r2, #16 │ │ │ │ lsls r6, r0, #1 │ │ │ │ - ldr r5, [sp, #536] @ 0x218 │ │ │ │ + ldr r5, [sp, #568] @ 0x238 │ │ │ │ lsls r1, r1, #1 │ │ │ │ - lsrs r6, r5, #15 │ │ │ │ + lsrs r6, r6, #15 │ │ │ │ lsls r6, r0, #1 │ │ │ │ vldr d6, [pc, #784] @ 385568 │ │ │ │ b.n 38508a │ │ │ │ add r2, sp, #228 @ 0xe4 │ │ │ │ add r1, sp, #224 @ 0xe0 │ │ │ │ mov r0, r5 │ │ │ │ bl 52296c │ │ │ │ @@ -1042413,21 +1042413,21 @@ │ │ │ │ adds.w r6, ip, r2, asr #15 │ │ │ │ subs r7, #26 │ │ │ │ ... │ │ │ │ ldr r1, [sp, #616] @ 0x268 │ │ │ │ ldr r1, [sp, #612] @ 0x264 │ │ │ │ ldr r1, [sp, #612] @ 0x264 │ │ │ │ subs r7, #185 @ 0xb9 │ │ │ │ - ldr r5, [sp, #64] @ 0x40 │ │ │ │ + ldr r5, [sp, #96] @ 0x60 │ │ │ │ lsls r1, r1, #1 │ │ │ │ - lsrs r0, r7, #13 │ │ │ │ + lsrs r0, r0, #14 │ │ │ │ lsls r6, r0, #1 │ │ │ │ - ldr r4, [sp, #128] @ 0x80 │ │ │ │ + ldr r4, [sp, #160] @ 0xa0 │ │ │ │ lsls r1, r1, #1 │ │ │ │ - lsrs r0, r1, #10 │ │ │ │ + lsrs r0, r2, #10 │ │ │ │ lsls r6, r0, #1 │ │ │ │ add r3, sp, #240 @ 0xf0 │ │ │ │ str.w r9, [sp, #136] @ 0x88 │ │ │ │ str r3, [sp, #72] @ 0x48 │ │ │ │ mov r9, r0 │ │ │ │ add r3, sp, #232 @ 0xe8 │ │ │ │ str r4, [sp, #140] @ 0x8c │ │ │ │ @@ -1043262,104 +1043262,104 @@ │ │ │ │ adds r0, #12 │ │ │ │ bl 17c90 │ │ │ │ ldr r0, [pc, #196] @ (385f40 ) │ │ │ │ mov.w r1, #4294967295 @ 0xffffffff │ │ │ │ add r0, pc │ │ │ │ bl 17e10 │ │ │ │ b.n 385db0 │ │ │ │ - str r6, [sp, #560] @ 0x230 │ │ │ │ + str r6, [sp, #592] @ 0x250 │ │ │ │ lsls r1, r1, #1 │ │ │ │ - str r5, [sp, #8] │ │ │ │ + str r5, [sp, #40] @ 0x28 │ │ │ │ lsls r1, r1, #1 │ │ │ │ - lsls r0, r5, #13 │ │ │ │ + lsls r0, r6, #13 │ │ │ │ lsls r6, r0, #1 │ │ │ │ - str r4, [sp, #72] @ 0x48 │ │ │ │ + str r4, [sp, #104] @ 0x68 │ │ │ │ lsls r1, r1, #1 │ │ │ │ - lsls r2, r7, #9 │ │ │ │ + lsls r2, r0, #10 │ │ │ │ lsls r6, r0, #1 │ │ │ │ - str r3, [sp, #984] @ 0x3d8 │ │ │ │ + str r3, [sp, #1016] @ 0x3f8 │ │ │ │ lsls r1, r1, #1 │ │ │ │ - lsls r6, r3, #9 │ │ │ │ + lsls r6, r4, #9 │ │ │ │ lsls r6, r0, #1 │ │ │ │ - str r3, [sp, #864] @ 0x360 │ │ │ │ + str r3, [sp, #896] @ 0x380 │ │ │ │ lsls r1, r1, #1 │ │ │ │ - lsls r0, r0, #9 │ │ │ │ + lsls r0, r1, #9 │ │ │ │ lsls r6, r0, #1 │ │ │ │ - str r3, [sp, #744] @ 0x2e8 │ │ │ │ + str r3, [sp, #776] @ 0x308 │ │ │ │ lsls r1, r1, #1 │ │ │ │ - lsls r2, r4, #8 │ │ │ │ + lsls r2, r5, #8 │ │ │ │ lsls r6, r0, #1 │ │ │ │ - str r3, [sp, #400] @ 0x190 │ │ │ │ + str r3, [sp, #432] @ 0x1b0 │ │ │ │ lsls r1, r1, #1 │ │ │ │ - str r3, [sp, #88] @ 0x58 │ │ │ │ + str r3, [sp, #120] @ 0x78 │ │ │ │ lsls r1, r1, #1 │ │ │ │ - str r2, [sp, #1000] @ 0x3e8 │ │ │ │ + str r3, [sp, #8] │ │ │ │ lsls r1, r1, #1 │ │ │ │ - lsls r0, r4, #5 │ │ │ │ + lsls r0, r5, #5 │ │ │ │ lsls r6, r0, #1 │ │ │ │ - str r2, [sp, #872] @ 0x368 │ │ │ │ + str r2, [sp, #904] @ 0x388 │ │ │ │ lsls r1, r1, #1 │ │ │ │ - lsls r0, r0, #5 │ │ │ │ + lsls r0, r1, #5 │ │ │ │ lsls r6, r0, #1 │ │ │ │ - str r2, [sp, #768] @ 0x300 │ │ │ │ + str r2, [sp, #800] @ 0x320 │ │ │ │ lsls r1, r1, #1 │ │ │ │ - lsls r6, r4, #4 │ │ │ │ + lsls r6, r5, #4 │ │ │ │ lsls r6, r0, #1 │ │ │ │ - str r2, [sp, #656] @ 0x290 │ │ │ │ + str r2, [sp, #688] @ 0x2b0 │ │ │ │ lsls r1, r1, #1 │ │ │ │ - lsls r2, r1, #4 │ │ │ │ + lsls r2, r2, #4 │ │ │ │ lsls r6, r0, #1 │ │ │ │ - str r2, [sp, #544] @ 0x220 │ │ │ │ + str r2, [sp, #576] @ 0x240 │ │ │ │ lsls r1, r1, #1 │ │ │ │ - lsls r6, r5, #3 │ │ │ │ + lsls r6, r6, #3 │ │ │ │ lsls r6, r0, #1 │ │ │ │ - str r2, [sp, #432] @ 0x1b0 │ │ │ │ + str r2, [sp, #464] @ 0x1d0 │ │ │ │ lsls r1, r1, #1 │ │ │ │ - lsls r2, r2, #3 │ │ │ │ + lsls r2, r3, #3 │ │ │ │ lsls r6, r0, #1 │ │ │ │ - str r2, [sp, #320] @ 0x140 │ │ │ │ + str r2, [sp, #352] @ 0x160 │ │ │ │ lsls r1, r1, #1 │ │ │ │ - lsls r6, r6, #2 │ │ │ │ + lsls r6, r7, #2 │ │ │ │ lsls r6, r0, #1 │ │ │ │ - str r2, [sp, #208] @ 0xd0 │ │ │ │ + str r2, [sp, #240] @ 0xf0 │ │ │ │ lsls r1, r1, #1 │ │ │ │ - lsls r2, r3, #2 │ │ │ │ + lsls r2, r4, #2 │ │ │ │ lsls r6, r0, #1 │ │ │ │ - str r2, [sp, #96] @ 0x60 │ │ │ │ + str r2, [sp, #128] @ 0x80 │ │ │ │ lsls r1, r1, #1 │ │ │ │ - lsls r6, r7, #1 │ │ │ │ + lsls r6, r0, #2 │ │ │ │ lsls r6, r0, #1 │ │ │ │ - str r1, [sp, #1016] @ 0x3f8 │ │ │ │ + str r2, [sp, #24] │ │ │ │ lsls r1, r1, #1 │ │ │ │ - lsls r4, r4, #1 │ │ │ │ + lsls r4, r5, #1 │ │ │ │ lsls r6, r0, #1 │ │ │ │ - str r1, [sp, #912] @ 0x390 │ │ │ │ + str r1, [sp, #944] @ 0x3b0 │ │ │ │ lsls r1, r1, #1 │ │ │ │ - lsls r2, r1, #1 │ │ │ │ + lsls r2, r2, #1 │ │ │ │ lsls r6, r0, #1 │ │ │ │ - str r1, [sp, #784] @ 0x310 │ │ │ │ + str r1, [sp, #816] @ 0x330 │ │ │ │ lsls r1, r1, #1 │ │ │ │ - movs r2, r5 │ │ │ │ + movs r2, r6 │ │ │ │ lsls r6, r0, #1 │ │ │ │ - str r1, [sp, #680] @ 0x2a8 │ │ │ │ + str r1, [sp, #712] @ 0x2c8 │ │ │ │ lsls r1, r1, #1 │ │ │ │ - movs r0, r2 │ │ │ │ + movs r0, r3 │ │ │ │ lsls r6, r0, #1 │ │ │ │ - str r1, [sp, #576] @ 0x240 │ │ │ │ + str r1, [sp, #608] @ 0x260 │ │ │ │ lsls r1, r1, #1 │ │ │ │ - vmla.i q8, q3, d5[0] │ │ │ │ - str r1, [sp, #280] @ 0x118 │ │ │ │ + vmla.i q8, q7, d5[0] │ │ │ │ + str r1, [sp, #312] @ 0x138 │ │ │ │ lsls r1, r1, #1 │ │ │ │ - vmla.i32 q0, q6, d5[0] │ │ │ │ - str r1, [sp, #168] @ 0xa8 │ │ │ │ + vrev64.16 q0, │ │ │ │ + str r1, [sp, #200] @ 0xc8 │ │ │ │ lsls r1, r1, #1 │ │ │ │ - vmla.i16 q0, q0, d5[0] │ │ │ │ - str r1, [sp, #56] @ 0x38 │ │ │ │ + vmla.i16 q0, q4, d5[0] │ │ │ │ + str r1, [sp, #88] @ 0x58 │ │ │ │ lsls r1, r1, #1 │ │ │ │ - vhadd.u q8, q2, │ │ │ │ + vhadd.u q8, q6, │ │ │ │ push {lr} │ │ │ │ mov.w ip, #4096 @ 0x1000 │ │ │ │ sub.w ip, sp, ip │ │ │ │ str.w r0, [ip, #4072] @ 0xfe8 │ │ │ │ sub sp, #20 │ │ │ │ mov ip, r3 │ │ │ │ mov.w lr, #1 │ │ │ │ @@ -1043386,17 +1043386,17 @@ │ │ │ │ add r0, pc │ │ │ │ bl 17e10 │ │ │ │ ldr r3, [sp, #12] │ │ │ │ mov r0, r3 │ │ │ │ add sp, #20 │ │ │ │ pop {pc} │ │ │ │ nop │ │ │ │ - str r0, [sp, #0] │ │ │ │ + str r0, [sp, #32] │ │ │ │ lsls r1, r1, #1 │ │ │ │ - cdp2 0, 6, cr0, cr8, cr5, {2} │ │ │ │ + cdp2 0, 7, cr0, cr0, cr5, {2} │ │ │ │ push {r4, r5, r6, r7, lr} │ │ │ │ mov.w ip, #4096 @ 0x1000 │ │ │ │ sub.w ip, sp, ip │ │ │ │ str.w r0, [ip, #4056] @ 0xfd8 │ │ │ │ mov r4, r0 │ │ │ │ mov r0, r2 │ │ │ │ sub sp, #20 │ │ │ │ @@ -1043441,17 +1043441,17 @@ │ │ │ │ bl 17c90 │ │ │ │ ldr r0, [pc, #16] @ (386024 ) │ │ │ │ mov r1, r4 │ │ │ │ add r0, pc │ │ │ │ bl 17e10 │ │ │ │ b.n 385fd0 │ │ │ │ nop │ │ │ │ - ldrh r6, [r6, #58] @ 0x3a │ │ │ │ + ldrh r6, [r7, #58] @ 0x3a │ │ │ │ lsls r1, r1, #1 │ │ │ │ - ldc2l 0, cr0, [lr, #276] @ 0x114 │ │ │ │ + stc2l 0, cr0, [r6, #276]! @ 0x114 │ │ │ │ stmdb sp!, {r4, r5, r6, r7, r8, r9, sl, fp, lr} │ │ │ │ mov.w ip, #4096 @ 0x1000 │ │ │ │ sub.w ip, sp, ip │ │ │ │ str.w r0, [ip, #4016] @ 0xfb0 │ │ │ │ ldr r2, [pc, #836] @ (386380 ) │ │ │ │ sub sp, #44 @ 0x2c │ │ │ │ ldr r3, [pc, #836] @ (386384 ) │ │ │ │ @@ -1043762,90 +1043762,90 @@ │ │ │ │ b.n 3860ee │ │ │ │ nop.w │ │ │ │ ... │ │ │ │ ldrh r4, [r1, #14] │ │ │ │ lsls r1, r2, #1 │ │ │ │ asrs r0, r7, #6 │ │ │ │ movs r0, r0 │ │ │ │ - ldrh r4, [r7, #54] @ 0x36 │ │ │ │ + ldrh r4, [r0, #56] @ 0x38 │ │ │ │ lsls r1, r1, #1 │ │ │ │ bhi.n 3862ea │ │ │ │ vtbl.8 d29, {d31}, d19 │ │ │ │ - vqrdmlsh.s q12, , d12[0] │ │ │ │ + vcvt.u32.f32 q12, q2, #1 │ │ │ │ lsls r1, r1, #1 │ │ │ │ - ldrh r2, [r5, #56] @ 0x38 │ │ │ │ + ldrh r2, [r6, #56] @ 0x38 │ │ │ │ lsls r1, r1, #1 │ │ │ │ - ldrh r6, [r6, #56] @ 0x38 │ │ │ │ + ldrh r6, [r7, #56] @ 0x38 │ │ │ │ lsls r1, r1, #1 │ │ │ │ - strh r4, [r6, #22] │ │ │ │ + strh r4, [r7, #22] │ │ │ │ lsls r1, r1, #1 │ │ │ │ - ldrh r4, [r4, #52] @ 0x34 │ │ │ │ + ldrh r4, [r5, #52] @ 0x34 │ │ │ │ lsls r1, r1, #1 │ │ │ │ - stc2 0, cr0, [ip, #-276] @ 0xfffffeec │ │ │ │ + ldc2 0, cr0, [r4, #-276] @ 0xfffffeec │ │ │ │ ldrh r2, [r3, #8] │ │ │ │ lsls r1, r2, #1 │ │ │ │ - ldrh r6, [r5, #50] @ 0x32 │ │ │ │ + ldrh r6, [r6, #50] @ 0x32 │ │ │ │ lsls r1, r1, #1 │ │ │ │ - ldc2l 0, cr0, [r6], {69} @ 0x45 │ │ │ │ - ldrh r4, [r2, #54] @ 0x36 │ │ │ │ + ldc2l 0, cr0, [lr], {69} @ 0x45 │ │ │ │ + ldrh r4, [r3, #54] @ 0x36 │ │ │ │ lsls r1, r1, #1 │ │ │ │ - ldrh r6, [r6, #54] @ 0x36 │ │ │ │ + ldrh r6, [r7, #54] @ 0x36 │ │ │ │ lsls r1, r1, #1 │ │ │ │ stc2l 15, cr15, [r5, #1020]! @ 0x3fc │ │ │ │ mrc2 15, 1, pc, cr7, cr15, {7} │ │ │ │ - str r3, [sp, #816] @ 0x330 │ │ │ │ + str r3, [sp, #848] @ 0x350 │ │ │ │ lsls r1, r1, #1 │ │ │ │ - ldrh r2, [r0, #54] @ 0x36 │ │ │ │ + ldrh r2, [r1, #54] @ 0x36 │ │ │ │ lsls r1, r1, #1 │ │ │ │ - ldrh r0, [r6, #46] @ 0x2e │ │ │ │ + ldrh r0, [r7, #46] @ 0x2e │ │ │ │ lsls r1, r1, #1 │ │ │ │ - mrrc2 0, 4, r0, r8, cr5 │ │ │ │ - ldrh r6, [r2, #46] @ 0x2e │ │ │ │ + stc2l 0, cr0, [r0], #-276 @ 0xfffffeec │ │ │ │ + ldrh r6, [r3, #46] @ 0x2e │ │ │ │ lsls r1, r1, #1 │ │ │ │ - ldc2 0, cr0, [lr], #-276 @ 0xfffffeec │ │ │ │ + mcrr2 0, 4, r0, r6, cr5 │ │ │ │ lsrs r1, r1, #4 │ │ │ │ movs r0, r0 │ │ │ │ bvc.n 386496 │ │ │ │ - @ instruction: 0xffff8d98 │ │ │ │ + @ instruction: 0xffff8da0 │ │ │ │ lsls r1, r1, #1 │ │ │ │ - stc2 0, cr0, [r0], {69} @ 0x45 │ │ │ │ - ldrh r6, [r7, #42] @ 0x2a │ │ │ │ + stc2 0, cr0, [r8], {69} @ 0x45 │ │ │ │ + ldrh r6, [r0, #44] @ 0x2c │ │ │ │ lsls r1, r1, #1 │ │ │ │ - @ instruction: 0xfbe60045 │ │ │ │ - ldrh r6, [r0, #50] @ 0x32 │ │ │ │ + @ instruction: 0xfbee0045 │ │ │ │ + ldrh r6, [r1, #50] @ 0x32 │ │ │ │ lsls r1, r1, #1 │ │ │ │ - ldrh r0, [r1, #52] @ 0x34 │ │ │ │ + ldrh r0, [r2, #52] @ 0x34 │ │ │ │ lsls r1, r1, #1 │ │ │ │ - ldrh r4, [r1, #40] @ 0x28 │ │ │ │ + ldrh r4, [r2, #40] @ 0x28 │ │ │ │ lsls r1, r1, #1 │ │ │ │ - @ instruction: 0xfb740045 │ │ │ │ - ldrh r2, [r5, #50] @ 0x32 │ │ │ │ + @ instruction: 0xfb7c0045 │ │ │ │ + ldrh r2, [r6, #50] @ 0x32 │ │ │ │ lsls r1, r1, #1 │ │ │ │ - ldrh r0, [r6, #52] @ 0x34 │ │ │ │ + ldrh r0, [r7, #52] @ 0x34 │ │ │ │ lsls r1, r1, #1 │ │ │ │ - ldrh r6, [r1, #38] @ 0x26 │ │ │ │ + ldrh r6, [r2, #38] @ 0x26 │ │ │ │ lsls r1, r1, #1 │ │ │ │ - @ instruction: 0xfb360045 │ │ │ │ - ldrh r0, [r6, #36] @ 0x24 │ │ │ │ + @ instruction: 0xfb3e0045 │ │ │ │ + ldrh r0, [r7, #36] @ 0x24 │ │ │ │ lsls r1, r1, #1 │ │ │ │ - @ instruction: 0xfb160045 │ │ │ │ - ldrh r0, [r0, #52] @ 0x34 │ │ │ │ + @ instruction: 0xfb1e0045 │ │ │ │ + ldrh r0, [r1, #52] @ 0x34 │ │ │ │ lsls r1, r1, #1 │ │ │ │ - ldrh r4, [r2, #54] @ 0x36 │ │ │ │ + ldrh r4, [r3, #54] @ 0x36 │ │ │ │ lsls r1, r1, #1 │ │ │ │ - ldrh r4, [r5, #34] @ 0x22 │ │ │ │ + ldrh r4, [r6, #34] @ 0x22 │ │ │ │ lsls r1, r1, #1 │ │ │ │ - @ instruction: 0xfad40045 │ │ │ │ - ldrh r6, [r5, #52] @ 0x34 │ │ │ │ + @ instruction: 0xfadc0045 │ │ │ │ + ldrh r6, [r6, #52] @ 0x34 │ │ │ │ lsls r1, r1, #1 │ │ │ │ - ldrh r4, [r2, #56] @ 0x38 │ │ │ │ + ldrh r4, [r3, #56] @ 0x38 │ │ │ │ lsls r1, r1, #1 │ │ │ │ - ldrh r0, [r4, #32] │ │ │ │ + ldrh r0, [r5, #32] │ │ │ │ lsls r1, r1, #1 │ │ │ │ - @ instruction: 0xfa880045 │ │ │ │ + @ instruction: 0xfa900045 │ │ │ │ ldr.w r2, [pc, #1308] @ 386960 │ │ │ │ movs r3, #20 │ │ │ │ ldr.w r1, [pc, #1308] @ 386964 │ │ │ │ str r0, [sp, #0] │ │ │ │ add r2, pc │ │ │ │ str r3, [sp, #4] │ │ │ │ add r1, pc │ │ │ │ @@ -1044317,140 +1044317,140 @@ │ │ │ │ movs r0, r0 │ │ │ │ ldrh r0, [r0, #0] │ │ │ │ lsrs r3, r0 │ │ │ │ asrs r3, r7, #17 │ │ │ │ @ instruction: 0x47ae │ │ │ │ ldrb r1, [r4, #11] │ │ │ │ subs r7, #132 @ 0x84 │ │ │ │ - ldrh r0, [r5, #48] @ 0x30 │ │ │ │ + ldrh r0, [r6, #48] @ 0x30 │ │ │ │ lsls r1, r1, #1 │ │ │ │ - ldrh r4, [r6, #50] @ 0x32 │ │ │ │ + ldrh r4, [r7, #50] @ 0x32 │ │ │ │ lsls r1, r1, #1 │ │ │ │ - ldrh r6, [r1, #24] │ │ │ │ + ldrh r6, [r2, #24] │ │ │ │ lsls r1, r1, #1 │ │ │ │ - ldr??.w r0, [r4, r5] │ │ │ │ - ldrh r4, [r1, #50] @ 0x32 │ │ │ │ + ldr??.w r0, [ip, r5] │ │ │ │ + ldrh r4, [r2, #50] @ 0x32 │ │ │ │ lsls r1, r1, #1 │ │ │ │ - ldrh r4, [r4, #52] @ 0x34 │ │ │ │ + ldrh r4, [r5, #52] @ 0x34 │ │ │ │ lsls r1, r1, #1 │ │ │ │ - ldrh r0, [r0, #22] │ │ │ │ + ldrh r0, [r1, #22] │ │ │ │ lsls r1, r1, #1 │ │ │ │ - vld4.16 {d0-d3}, [r6], r5 │ │ │ │ - ldrh r2, [r0, #52] @ 0x34 │ │ │ │ + vld4.16 {d0-d3}, [lr], r5 │ │ │ │ + ldrh r2, [r1, #52] @ 0x34 │ │ │ │ lsls r1, r1, #1 │ │ │ │ - ldrh r2, [r0, #54] @ 0x36 │ │ │ │ + ldrh r2, [r1, #54] @ 0x36 │ │ │ │ lsls r1, r1, #1 │ │ │ │ - ldrh r4, [r6, #18] │ │ │ │ + ldrh r4, [r7, #18] │ │ │ │ lsls r1, r1, #1 │ │ │ │ - ldr.w r0, [sl, #69] @ 0x45 │ │ │ │ - ldrh r6, [r3, #52] @ 0x34 │ │ │ │ + str??.w r0, [r2, #69] @ 0x45 │ │ │ │ + ldrh r6, [r4, #52] @ 0x34 │ │ │ │ lsls r1, r1, #1 │ │ │ │ - ldrh r6, [r5, #54] @ 0x36 │ │ │ │ + ldrh r6, [r6, #54] @ 0x36 │ │ │ │ lsls r1, r1, #1 │ │ │ │ - ldrh r4, [r5, #16] │ │ │ │ + ldrh r4, [r6, #16] │ │ │ │ lsls r1, r1, #1 │ │ │ │ - ldrb.w r0, [r2, #69] @ 0x45 │ │ │ │ - ldrh r4, [r1, #54] @ 0x36 │ │ │ │ + ldrb.w r0, [sl, #69] @ 0x45 │ │ │ │ + ldrh r4, [r2, #54] @ 0x36 │ │ │ │ lsls r1, r1, #1 │ │ │ │ - ldrh r2, [r0, #56] @ 0x38 │ │ │ │ + ldrh r2, [r1, #56] @ 0x38 │ │ │ │ lsls r1, r1, #1 │ │ │ │ - ldrh r4, [r4, #14] │ │ │ │ + ldrh r4, [r5, #14] │ │ │ │ lsls r1, r1, #1 │ │ │ │ - str.w r0, [sl, r5] │ │ │ │ - ldrh r6, [r4, #54] @ 0x36 │ │ │ │ + ldr.w r0, [r2, r5] │ │ │ │ + ldrh r6, [r5, #54] @ 0x36 │ │ │ │ lsls r1, r1, #1 │ │ │ │ - ldrh r0, [r6, #56] @ 0x38 │ │ │ │ + ldrh r0, [r7, #56] @ 0x38 │ │ │ │ lsls r1, r1, #1 │ │ │ │ - ldrh r0, [r4, #12] │ │ │ │ + ldrh r0, [r5, #12] │ │ │ │ lsls r1, r1, #1 │ │ │ │ - strb.w r0, [r8, r5] │ │ │ │ - ldrh r0, [r2, #56] @ 0x38 │ │ │ │ + ldrb.w r0, [r0, r5] │ │ │ │ + ldrh r0, [r3, #56] @ 0x38 │ │ │ │ lsls r1, r1, #1 │ │ │ │ - ldrh r6, [r7, #56] @ 0x38 │ │ │ │ + ldrh r6, [r0, #58] @ 0x3a │ │ │ │ lsls r1, r1, #1 │ │ │ │ - ldrh r6, [r3, #10] │ │ │ │ + ldrh r6, [r4, #10] │ │ │ │ lsls r1, r1, #1 │ │ │ │ - @ instruction: 0xf7c60045 │ │ │ │ - ldrh r0, [r5, #56] @ 0x38 │ │ │ │ + @ instruction: 0xf7ce0045 │ │ │ │ + ldrh r0, [r6, #56] @ 0x38 │ │ │ │ lsls r1, r1, #1 │ │ │ │ - ldrh r6, [r4, #58] @ 0x3a │ │ │ │ + ldrh r6, [r5, #58] @ 0x3a │ │ │ │ lsls r1, r1, #1 │ │ │ │ - ldrh r2, [r3, #8] │ │ │ │ + ldrh r2, [r4, #8] │ │ │ │ lsls r1, r1, #1 │ │ │ │ - @ instruction: 0xf7820045 │ │ │ │ - ldrh r4, [r1, #58] @ 0x3a │ │ │ │ + @ instruction: 0xf78a0045 │ │ │ │ + ldrh r4, [r2, #58] @ 0x3a │ │ │ │ lsls r1, r1, #1 │ │ │ │ - ldrh r6, [r0, #60] @ 0x3c │ │ │ │ + ldrh r6, [r1, #60] @ 0x3c │ │ │ │ lsls r1, r1, #1 │ │ │ │ - ldrh r6, [r2, #6] │ │ │ │ + ldrh r6, [r3, #6] │ │ │ │ lsls r1, r1, #1 │ │ │ │ - @ instruction: 0xf73e0045 │ │ │ │ - ldrh r4, [r5, #58] @ 0x3a │ │ │ │ + @ instruction: 0xf7460045 │ │ │ │ + ldrh r4, [r6, #58] @ 0x3a │ │ │ │ lsls r1, r1, #1 │ │ │ │ - ldrh r6, [r2, #60] @ 0x3c │ │ │ │ + ldrh r6, [r3, #60] @ 0x3c │ │ │ │ lsls r1, r1, #1 │ │ │ │ - ldrh r6, [r1, #4] │ │ │ │ + ldrh r6, [r2, #4] │ │ │ │ lsls r1, r1, #1 │ │ │ │ - @ instruction: 0xf6f60045 │ │ │ │ - ldrh r4, [r7, #58] @ 0x3a │ │ │ │ + @ instruction: 0xf6fe0045 │ │ │ │ + ldrh r4, [r0, #60] @ 0x3c │ │ │ │ lsls r1, r1, #1 │ │ │ │ - ldrh r2, [r3, #60] @ 0x3c │ │ │ │ + ldrh r2, [r4, #60] @ 0x3c │ │ │ │ lsls r1, r1, #1 │ │ │ │ - ldrh r2, [r1, #2] │ │ │ │ + ldrh r2, [r2, #2] │ │ │ │ lsls r1, r1, #1 │ │ │ │ - @ instruction: 0xf6b20045 │ │ │ │ - ldrh r4, [r0, #60] @ 0x3c │ │ │ │ + @ instruction: 0xf6ba0045 │ │ │ │ + ldrh r4, [r1, #60] @ 0x3c │ │ │ │ lsls r1, r1, #1 │ │ │ │ - ldrh r2, [r6, #60] @ 0x3c │ │ │ │ + ldrh r2, [r7, #60] @ 0x3c │ │ │ │ lsls r1, r1, #1 │ │ │ │ - ldrh r6, [r0, #0] │ │ │ │ + ldrh r6, [r1, #0] │ │ │ │ lsls r1, r1, #1 │ │ │ │ - @ instruction: 0xf66e0045 │ │ │ │ - ldrh r6, [r3, #60] @ 0x3c │ │ │ │ + @ instruction: 0xf6760045 │ │ │ │ + ldrh r6, [r4, #60] @ 0x3c │ │ │ │ lsls r1, r1, #1 │ │ │ │ - ldrh r2, [r3, #62] @ 0x3e │ │ │ │ + ldrh r2, [r4, #62] @ 0x3e │ │ │ │ lsls r1, r1, #1 │ │ │ │ - strh r2, [r0, #62] @ 0x3e │ │ │ │ + strh r2, [r1, #62] @ 0x3e │ │ │ │ lsls r1, r1, #1 │ │ │ │ - @ instruction: 0xf62a0045 │ │ │ │ - ldrh r4, [r0, #62] @ 0x3e │ │ │ │ + @ instruction: 0xf6320045 │ │ │ │ + ldrh r4, [r1, #62] @ 0x3e │ │ │ │ lsls r1, r1, #1 │ │ │ │ - ldrh r6, [r3, #62] @ 0x3e │ │ │ │ + ldrh r6, [r4, #62] @ 0x3e │ │ │ │ lsls r1, r1, #1 │ │ │ │ - strh r6, [r7, #58] @ 0x3a │ │ │ │ + strh r6, [r0, #60] @ 0x3c │ │ │ │ lsls r1, r1, #1 │ │ │ │ - @ instruction: 0xf5e60045 │ │ │ │ - ldrh r2, [r7, #62] @ 0x3e │ │ │ │ + @ instruction: 0xf5ee0045 │ │ │ │ + str r0, [sp, #8] │ │ │ │ lsls r1, r1, #1 │ │ │ │ - ldrh r0, [r7, #60] @ 0x3c │ │ │ │ + ldrh r0, [r0, #62] @ 0x3e │ │ │ │ lsls r1, r1, #1 │ │ │ │ - strh r4, [r7, #56] @ 0x38 │ │ │ │ + strh r4, [r0, #58] @ 0x3a │ │ │ │ lsls r1, r1, #1 │ │ │ │ - sub.w r0, r4, #12910592 @ 0xc50000 │ │ │ │ - ldrh r2, [r4, #62] @ 0x3e │ │ │ │ + sub.w r0, ip, #12910592 @ 0xc50000 │ │ │ │ + ldrh r2, [r5, #62] @ 0x3e │ │ │ │ lsls r1, r1, #1 │ │ │ │ - str r0, [sp, #320] @ 0x140 │ │ │ │ + str r0, [sp, #352] @ 0x160 │ │ │ │ lsls r1, r1, #1 │ │ │ │ - strh r0, [r7, #54] @ 0x36 │ │ │ │ + strh r0, [r0, #56] @ 0x38 │ │ │ │ lsls r1, r1, #1 │ │ │ │ - sbc.w r0, r0, #12910592 @ 0xc50000 │ │ │ │ - str r0, [sp, #192] @ 0xc0 │ │ │ │ + sbc.w r0, r8, #12910592 @ 0xc50000 │ │ │ │ + str r0, [sp, #224] @ 0xe0 │ │ │ │ lsls r1, r1, #1 │ │ │ │ - str r0, [sp, #392] @ 0x188 │ │ │ │ + str r0, [sp, #424] @ 0x1a8 │ │ │ │ lsls r1, r1, #1 │ │ │ │ - strh r6, [r7, #52] @ 0x34 │ │ │ │ + strh r6, [r0, #54] @ 0x36 │ │ │ │ lsls r1, r1, #1 │ │ │ │ - @ instruction: 0xf5260045 │ │ │ │ - str r0, [sp, #328] @ 0x148 │ │ │ │ + @ instruction: 0xf52e0045 │ │ │ │ + str r0, [sp, #360] @ 0x168 │ │ │ │ lsls r1, r1, #1 │ │ │ │ - str r0, [sp, #560] @ 0x230 │ │ │ │ + str r0, [sp, #592] @ 0x250 │ │ │ │ lsls r1, r1, #1 │ │ │ │ - strh r2, [r0, #52] @ 0x34 │ │ │ │ + strh r2, [r1, #52] @ 0x34 │ │ │ │ lsls r1, r1, #1 │ │ │ │ - @ instruction: 0xf4ea0045 │ │ │ │ + @ instruction: 0xf4f20045 │ │ │ │ ldr r2, [pc, #60] @ (386ac0 ) │ │ │ │ add.w r3, r6, #120 @ 0x78 │ │ │ │ ldr r1, [pc, #60] @ (386ac4 ) │ │ │ │ mov r0, r8 │ │ │ │ strd r5, r4, [sp] │ │ │ │ add r2, pc │ │ │ │ add r1, pc │ │ │ │ @@ -1044466,21 +1044466,21 @@ │ │ │ │ bl 17c90 │ │ │ │ ldr r0, [pc, #24] @ (386acc ) │ │ │ │ mov r1, r4 │ │ │ │ add r0, pc │ │ │ │ bl 17e10 │ │ │ │ b.w 3860ee │ │ │ │ nop │ │ │ │ - ldrb r6, [r5, #1] │ │ │ │ + ldrb r6, [r6, #1] │ │ │ │ lsls r1, r1, #1 │ │ │ │ - ldrh r0, [r1, #56] @ 0x38 │ │ │ │ + ldrh r0, [r2, #56] @ 0x38 │ │ │ │ lsls r1, r1, #1 │ │ │ │ - strh r0, [r3, #38] @ 0x26 │ │ │ │ + strh r0, [r4, #38] @ 0x26 │ │ │ │ lsls r1, r1, #1 │ │ │ │ - sbfx r0, r0, #1, #6 │ │ │ │ + sbfx r0, r8, #1, #6 │ │ │ │ push {lr} │ │ │ │ mov.w ip, #4096 @ 0x1000 │ │ │ │ sub.w ip, sp, ip │ │ │ │ str.w r0, [ip, #4080] @ 0xff0 │ │ │ │ sub sp, #12 │ │ │ │ bl 386028 │ │ │ │ mov r3, r0 │ │ │ │ @@ -1044500,17 +1044500,17 @@ │ │ │ │ add r0, pc │ │ │ │ bl 17e10 │ │ │ │ ldr r3, [sp, #4] │ │ │ │ mov r0, r3 │ │ │ │ add sp, #12 │ │ │ │ pop {pc} │ │ │ │ nop │ │ │ │ - strh r0, [r1, #36] @ 0x24 │ │ │ │ + strh r0, [r2, #36] @ 0x24 │ │ │ │ lsls r1, r1, #1 │ │ │ │ - @ instruction: 0xf2f00045 │ │ │ │ + @ instruction: 0xf2f80045 │ │ │ │ movs r0, r0 │ │ │ │ movs r0, r0 │ │ │ │ push {r4, r5, lr} │ │ │ │ mov.w ip, #4096 @ 0x1000 │ │ │ │ sub.w ip, sp, ip │ │ │ │ str.w r0, [ip, #4064] @ 0xfe0 │ │ │ │ ldr r3, [r1, #40] @ 0x28 │ │ │ │ @@ -1044590,21 +1044590,21 @@ │ │ │ │ mov r1, r5 │ │ │ │ add r0, pc │ │ │ │ bl 17e10 │ │ │ │ mov r0, r5 │ │ │ │ add sp, #20 │ │ │ │ pop {r4, r5, pc} │ │ │ │ nop │ │ │ │ - ldrh r2, [r6, #50] @ 0x32 │ │ │ │ + ldrh r2, [r7, #50] @ 0x32 │ │ │ │ lsls r1, r1, #1 │ │ │ │ - ldrh r4, [r3, #48] @ 0x30 │ │ │ │ + ldrh r4, [r4, #48] @ 0x30 │ │ │ │ lsls r1, r1, #1 │ │ │ │ - ldrh r2, [r0, #48] @ 0x30 │ │ │ │ + ldrh r2, [r1, #48] @ 0x30 │ │ │ │ lsls r1, r1, #1 │ │ │ │ - addw r0, lr, #69 @ 0x45 │ │ │ │ + @ instruction: 0xf2160045 │ │ │ │ push {r4, r5, r6, lr} │ │ │ │ mov.w ip, #4096 @ 0x1000 │ │ │ │ sub.w ip, sp, ip │ │ │ │ str.w r0, [ip, #4064] @ 0xfe0 │ │ │ │ ldr r2, [pc, #132] @ (386c98 ) │ │ │ │ sub sp, #16 │ │ │ │ ldr r3, [pc, #132] @ (386c9c ) │ │ │ │ @@ -1044660,20 +1044660,20 @@ │ │ │ │ b.n 386c56 │ │ │ │ blx 1172c <__stack_chk_fail@plt> │ │ │ │ nop │ │ │ │ ldrb r2, [r6, #23] │ │ │ │ lsls r1, r2, #1 │ │ │ │ asrs r0, r7, #6 │ │ │ │ movs r0, r0 │ │ │ │ - ldrh r0, [r3, #44] @ 0x2c │ │ │ │ + ldrh r0, [r4, #44] @ 0x2c │ │ │ │ lsls r1, r1, #1 │ │ │ │ - sub.w r0, r4, #69 @ 0x45 │ │ │ │ + sub.w r0, ip, #69 @ 0x45 │ │ │ │ ldrb r2, [r6, #22] │ │ │ │ lsls r1, r2, #1 │ │ │ │ - ldrh r6, [r7, #40] @ 0x28 │ │ │ │ + ldrh r6, [r0, #42] @ 0x2a │ │ │ │ lsls r1, r1, #1 │ │ │ │ stmdb sp!, {r4, r5, r6, r7, r8, r9, sl, lr} │ │ │ │ mov.w ip, #4096 @ 0x1000 │ │ │ │ vpush {d8-d11} │ │ │ │ sub.w ip, sp, ip │ │ │ │ str.w r0, [ip, #2984] @ 0xba8 │ │ │ │ mov r8, r2 │ │ │ │ @@ -1044933,45 +1044933,45 @@ │ │ │ │ blx 1172c <__stack_chk_fail@plt> │ │ │ │ nop.w │ │ │ │ ... │ │ │ │ ldrb r0, [r0, #21] │ │ │ │ lsls r1, r2, #1 │ │ │ │ asrs r0, r7, #6 │ │ │ │ movs r0, r0 │ │ │ │ - ldrh r6, [r6, #38] @ 0x26 │ │ │ │ + ldrh r6, [r7, #38] @ 0x26 │ │ │ │ lsls r1, r1, #1 │ │ │ │ - ldrh r6, [r3, #36] @ 0x24 │ │ │ │ + ldrh r6, [r4, #36] @ 0x24 │ │ │ │ lsls r1, r1, #1 │ │ │ │ - @ instruction: 0xf0aa0045 │ │ │ │ + @ instruction: 0xf0b20045 │ │ │ │ ldrb r0, [r7, #18] │ │ │ │ lsls r1, r2, #1 │ │ │ │ - ldrh r6, [r0, #32] │ │ │ │ + ldrh r6, [r1, #32] │ │ │ │ lsls r1, r1, #1 │ │ │ │ - ands.w r0, r2, #69 @ 0x45 │ │ │ │ - ldrh r6, [r5, #30] │ │ │ │ + ands.w r0, sl, #69 @ 0x45 │ │ │ │ + ldrh r6, [r6, #30] │ │ │ │ lsls r1, r1, #1 │ │ │ │ - vext.8 q8, q5, , #0 │ │ │ │ - ldrh r2, [r6, #28] │ │ │ │ + and.w r0, r2, #69 @ 0x45 │ │ │ │ + ldrh r2, [r7, #28] │ │ │ │ lsls r1, r1, #1 │ │ │ │ - vext.8 q0, q7, , #0 │ │ │ │ - ldrh r2, [r1, #24] │ │ │ │ + vmla.i d16, d6, d1[1] │ │ │ │ + ldrh r2, [r2, #24] │ │ │ │ lsls r1, r1, #1 │ │ │ │ - vhadd.s16 q0, q3, │ │ │ │ - ldrh r2, [r6, #22] │ │ │ │ + vhadd.s16 q0, q7, │ │ │ │ + ldrh r2, [r7, #22] │ │ │ │ lsls r1, r1, #1 │ │ │ │ - cdp 0, 15, cr0, cr14, cr5, {2} │ │ │ │ - ldrh r2, [r3, #22] │ │ │ │ + vhadd.s8 q0, q3, │ │ │ │ + ldrh r2, [r4, #22] │ │ │ │ lsls r1, r1, #1 │ │ │ │ - cdp 0, 14, cr0, cr6, cr5, {2} │ │ │ │ - ldrh r2, [r0, #22] │ │ │ │ + cdp 0, 14, cr0, cr14, cr5, {2} │ │ │ │ + ldrh r2, [r1, #22] │ │ │ │ lsls r1, r1, #1 │ │ │ │ - cdp 0, 12, cr0, cr14, cr5, {2} │ │ │ │ - ldrh r0, [r2, #20] │ │ │ │ + cdp 0, 13, cr0, cr6, cr5, {2} │ │ │ │ + ldrh r0, [r3, #20] │ │ │ │ lsls r1, r1, #1 │ │ │ │ - cdp 0, 9, cr0, cr12, cr5, {2} │ │ │ │ + cdp 0, 10, cr0, cr4, cr5, {2} │ │ │ │ stmdb sp!, {r4, r5, r6, r7, r8, r9, sl, fp, lr} │ │ │ │ mov.w ip, #4096 @ 0x1000 │ │ │ │ sub.w ip, sp, ip │ │ │ │ str.w r0, [ip, #3848] @ 0xf08 │ │ │ │ mov sl, r1 │ │ │ │ mov r6, r0 │ │ │ │ mov r0, r1 │ │ │ │ @@ -1045451,45 +1045451,45 @@ │ │ │ │ eors r1, r3 │ │ │ │ ldrb r2, [r3, #8] │ │ │ │ lsls r1, r2, #1 │ │ │ │ asrs r0, r7, #6 │ │ │ │ movs r0, r0 │ │ │ │ ldrb r6, [r6, #7] │ │ │ │ lsls r1, r2, #1 │ │ │ │ - ldrh r6, [r0, #8] │ │ │ │ + ldrh r6, [r1, #8] │ │ │ │ lsls r1, r1, #1 │ │ │ │ - ldc 0, cr0, [r0, #-276] @ 0xfffffeec │ │ │ │ - ldrh r4, [r0, #6] │ │ │ │ + ldc 0, cr0, [r8, #-276] @ 0xfffffeec │ │ │ │ + ldrh r4, [r1, #6] │ │ │ │ lsls r1, r1, #1 │ │ │ │ - strh r0, [r3, #62] @ 0x3e │ │ │ │ + strh r0, [r4, #62] @ 0x3e │ │ │ │ lsls r1, r1, #1 │ │ │ │ - @ instruction: 0xebe40045 │ │ │ │ - strh r6, [r3, #56] @ 0x38 │ │ │ │ + @ instruction: 0xebec0045 │ │ │ │ + strh r6, [r4, #56] @ 0x38 │ │ │ │ lsls r1, r1, #1 │ │ │ │ - @ instruction: 0xeb2a0045 │ │ │ │ - strh r0, [r1, #54] @ 0x36 │ │ │ │ + @ instruction: 0xeb320045 │ │ │ │ + strh r0, [r2, #54] @ 0x36 │ │ │ │ lsls r1, r1, #1 │ │ │ │ - @ instruction: 0xead40045 │ │ │ │ - strh r6, [r1, #52] @ 0x34 │ │ │ │ + @ instruction: 0xeadc0045 │ │ │ │ + strh r6, [r2, #52] @ 0x34 │ │ │ │ lsls r1, r1, #1 │ │ │ │ - eors.w r0, sl, r5, lsl #1 │ │ │ │ - strh r4, [r4, #50] @ 0x32 │ │ │ │ + @ instruction: 0xeaa20045 │ │ │ │ + strh r4, [r5, #50] @ 0x32 │ │ │ │ lsls r1, r1, #1 │ │ │ │ - orns r0, r0, r5, lsl #1 │ │ │ │ - strh r4, [r3, #48] @ 0x30 │ │ │ │ + orns r0, r8, r5, lsl #1 │ │ │ │ + strh r4, [r4, #48] @ 0x30 │ │ │ │ lsls r1, r1, #1 │ │ │ │ - strh r4, [r3, #48] @ 0x30 │ │ │ │ + strh r4, [r4, #48] @ 0x30 │ │ │ │ lsls r1, r1, #1 │ │ │ │ - strh r4, [r2, #46] @ 0x2e │ │ │ │ + strh r4, [r3, #46] @ 0x2e │ │ │ │ lsls r1, r1, #1 │ │ │ │ - strd r0, r0, [r0, #276]! @ 0x114 │ │ │ │ - strh r6, [r6, #44] @ 0x2c │ │ │ │ + strd r0, r0, [r8, #276]! @ 0x114 │ │ │ │ + strh r6, [r7, #44] @ 0x2c │ │ │ │ lsls r1, r1, #1 │ │ │ │ - strd r0, r0, [r8, #276] @ 0x114 │ │ │ │ - strh r2, [r2, #42] @ 0x2a │ │ │ │ + ldrd r0, r0, [r0, #276] @ 0x114 │ │ │ │ + strh r2, [r3, #42] @ 0x2a │ │ │ │ lsls r1, r1, #1 │ │ │ │ ldr r6, [sp, #120] @ 0x78 │ │ │ │ adds r5, #1 │ │ │ │ cmp fp, r5 │ │ │ │ mov ip, r6 │ │ │ │ beq.w 387744 │ │ │ │ ldr r3, [r4, #8] │ │ │ │ @@ -1046027,100 +1046027,99 @@ │ │ │ │ ldr r3, [r4, #36] @ 0x24 │ │ │ │ str r2, [sp, #84] @ 0x54 │ │ │ │ movs r7, #0 │ │ │ │ add r2, sp, #132 @ 0x84 │ │ │ │ str r2, [sp, #96] @ 0x60 │ │ │ │ b.n 387c6e │ │ │ │ ... │ │ │ │ - strh r6, [r4, #32] │ │ │ │ + strh r6, [r5, #32] │ │ │ │ lsls r1, r1, #1 │ │ │ │ - strh r0, [r2, #32] │ │ │ │ + strh r0, [r3, #32] │ │ │ │ lsls r1, r1, #1 │ │ │ │ - @ instruction: 0xe81a0045 │ │ │ │ - strh r2, [r6, #30] │ │ │ │ + @ instruction: 0xe8220045 │ │ │ │ + strh r2, [r7, #30] │ │ │ │ lsls r1, r1, #1 │ │ │ │ - b.n 387b18 │ │ │ │ - lsls r5, r0, #1 │ │ │ │ - strh r4, [r2, #30] │ │ │ │ + @ instruction: 0xe8020045 │ │ │ │ + strh r4, [r3, #30] │ │ │ │ lsls r1, r1, #1 │ │ │ │ - b.n 387ae4 │ │ │ │ + b.n 387af4 │ │ │ │ lsls r5, r0, #1 │ │ │ │ - strh r0, [r6, #28] │ │ │ │ + strh r0, [r7, #28] │ │ │ │ lsls r1, r1, #1 │ │ │ │ - b.n 387aa4 │ │ │ │ + b.n 387ab4 │ │ │ │ lsls r5, r0, #1 │ │ │ │ - strh r6, [r5, #24] │ │ │ │ + strh r6, [r6, #24] │ │ │ │ lsls r1, r1, #1 │ │ │ │ - strh r2, [r1, #22] │ │ │ │ + strh r2, [r2, #22] │ │ │ │ lsls r1, r1, #1 │ │ │ │ - b.n 3878e8 │ │ │ │ + b.n 3878f8 │ │ │ │ lsls r5, r0, #1 │ │ │ │ - strh r6, [r5, #20] │ │ │ │ + strh r6, [r6, #20] │ │ │ │ lsls r1, r1, #1 │ │ │ │ - b.n 3878b8 │ │ │ │ + b.n 3878c8 │ │ │ │ lsls r5, r0, #1 │ │ │ │ - strh r6, [r7, #14] │ │ │ │ + strh r6, [r0, #16] │ │ │ │ lsls r1, r1, #1 │ │ │ │ - strh r6, [r6, #12] │ │ │ │ + strh r6, [r7, #12] │ │ │ │ lsls r1, r1, #1 │ │ │ │ - b.n 3876d8 │ │ │ │ + b.n 3876e8 │ │ │ │ lsls r5, r0, #1 │ │ │ │ - strh r6, [r3, #12] │ │ │ │ + strh r6, [r4, #12] │ │ │ │ lsls r1, r1, #1 │ │ │ │ - b.n 3876b0 │ │ │ │ + b.n 3876c0 │ │ │ │ lsls r5, r0, #1 │ │ │ │ - strh r4, [r0, #12] │ │ │ │ + strh r4, [r1, #12] │ │ │ │ lsls r1, r1, #1 │ │ │ │ - b.n 387680 │ │ │ │ + b.n 387690 │ │ │ │ lsls r5, r0, #1 │ │ │ │ - strh r2, [r1, #10] │ │ │ │ + strh r2, [r2, #10] │ │ │ │ lsls r1, r1, #1 │ │ │ │ - b.n 387618 │ │ │ │ + b.n 387628 │ │ │ │ lsls r5, r0, #1 │ │ │ │ - strh r6, [r5, #8] │ │ │ │ + strh r6, [r6, #8] │ │ │ │ lsls r1, r1, #1 │ │ │ │ - b.n 3875e8 │ │ │ │ + b.n 3875f8 │ │ │ │ lsls r5, r0, #1 │ │ │ │ - strh r4, [r4, #6] │ │ │ │ + strh r4, [r5, #6] │ │ │ │ lsls r1, r1, #1 │ │ │ │ - b.n 38755c │ │ │ │ + b.n 38756c │ │ │ │ lsls r5, r0, #1 │ │ │ │ - strh r2, [r1, #6] │ │ │ │ + strh r2, [r2, #6] │ │ │ │ lsls r1, r1, #1 │ │ │ │ - b.n 387530 │ │ │ │ + b.n 387540 │ │ │ │ lsls r5, r0, #1 │ │ │ │ - strh r6, [r5, #4] │ │ │ │ + strh r6, [r6, #4] │ │ │ │ lsls r1, r1, #1 │ │ │ │ - b.n 387500 │ │ │ │ + b.n 387510 │ │ │ │ lsls r5, r0, #1 │ │ │ │ - strh r4, [r2, #4] │ │ │ │ + strh r4, [r3, #4] │ │ │ │ lsls r1, r1, #1 │ │ │ │ - b.n 3874d4 │ │ │ │ + b.n 3874e4 │ │ │ │ lsls r5, r0, #1 │ │ │ │ - strh r4, [r6, #2] │ │ │ │ + strh r4, [r7, #2] │ │ │ │ lsls r1, r1, #1 │ │ │ │ - strh r2, [r5, #4] │ │ │ │ + strh r2, [r6, #4] │ │ │ │ lsls r1, r1, #1 │ │ │ │ - strh r0, [r6, #0] │ │ │ │ + strh r0, [r7, #0] │ │ │ │ lsls r1, r1, #1 │ │ │ │ - b.n 38741c │ │ │ │ + b.n 38742c │ │ │ │ lsls r5, r0, #1 │ │ │ │ - ldrb r0, [r7, #31] │ │ │ │ + strh r0, [r0, #0] │ │ │ │ lsls r1, r1, #1 │ │ │ │ - b.n 3873b4 │ │ │ │ + b.n 3873c4 │ │ │ │ lsls r5, r0, #1 │ │ │ │ - ldrb r0, [r3, #30] │ │ │ │ + ldrb r0, [r4, #30] │ │ │ │ lsls r1, r1, #1 │ │ │ │ - b.n 3882fc │ │ │ │ + b.n 38830c │ │ │ │ lsls r5, r0, #1 │ │ │ │ - ldrb r4, [r2, #29] │ │ │ │ + ldrb r4, [r3, #29] │ │ │ │ lsls r1, r1, #1 │ │ │ │ - ldrb r4, [r4, #29] │ │ │ │ + ldrb r4, [r5, #29] │ │ │ │ lsls r1, r1, #1 │ │ │ │ - b.n 3882a0 │ │ │ │ + b.n 3882b0 │ │ │ │ lsls r5, r0, #1 │ │ │ │ ldr r3, [sp, #64] @ 0x40 │ │ │ │ cmp r3, #0 │ │ │ │ bne.n 387c6a │ │ │ │ vabs.f64 d6, d0 │ │ │ │ vmov.f64 d5, #112 @ 0x3f800000 1.0 │ │ │ │ vldr d7, [r1] │ │ │ │ @@ -1046393,65 +1046392,65 @@ │ │ │ │ add r0, pc │ │ │ │ bl 17e10 │ │ │ │ b.n 387838 │ │ │ │ ldr r7, [sp, #184] @ 0xb8 │ │ │ │ add r2, pc, #540 @ (adr r2, 3880e8 ) │ │ │ │ cmp r6, r5 │ │ │ │ strb r5, [r7, r1] │ │ │ │ - ldrb r6, [r6, #18] │ │ │ │ + ldrb r6, [r7, #18] │ │ │ │ lsls r1, r1, #1 │ │ │ │ - b.n 388058 │ │ │ │ + b.n 388068 │ │ │ │ lsls r5, r0, #1 │ │ │ │ - ldrb r6, [r2, #18] │ │ │ │ + ldrb r6, [r3, #18] │ │ │ │ lsls r1, r1, #1 │ │ │ │ - b.n 388020 │ │ │ │ + b.n 388030 │ │ │ │ lsls r5, r0, #1 │ │ │ │ - ldrb r4, [r7, #17] │ │ │ │ + ldrb r4, [r0, #18] │ │ │ │ lsls r1, r1, #1 │ │ │ │ - b.n 387ff4 │ │ │ │ + b.n 388004 │ │ │ │ lsls r5, r0, #1 │ │ │ │ - ldrb r6, [r3, #17] │ │ │ │ + ldrb r6, [r4, #17] │ │ │ │ lsls r1, r1, #1 │ │ │ │ - b.n 387fc0 │ │ │ │ + b.n 387fd0 │ │ │ │ lsls r5, r0, #1 │ │ │ │ - ldrb r2, [r0, #17] │ │ │ │ + ldrb r2, [r1, #17] │ │ │ │ lsls r1, r1, #1 │ │ │ │ - b.n 387f94 │ │ │ │ + b.n 387fa4 │ │ │ │ lsls r5, r0, #1 │ │ │ │ - ldrb r0, [r1, #16] │ │ │ │ + ldrb r0, [r2, #16] │ │ │ │ lsls r1, r1, #1 │ │ │ │ - b.n 387f28 │ │ │ │ + b.n 387f38 │ │ │ │ lsls r5, r0, #1 │ │ │ │ - ldrb r0, [r3, #15] │ │ │ │ + ldrb r0, [r4, #15] │ │ │ │ lsls r1, r1, #1 │ │ │ │ - svc 228 @ 0xe4 │ │ │ │ + svc 236 @ 0xec │ │ │ │ lsls r5, r0, #1 │ │ │ │ - ldrb r6, [r7, #14] │ │ │ │ + ldrb r6, [r0, #15] │ │ │ │ lsls r1, r1, #1 │ │ │ │ - svc 202 @ 0xca │ │ │ │ + svc 210 @ 0xd2 │ │ │ │ lsls r5, r0, #1 │ │ │ │ - ldrb r4, [r4, #14] │ │ │ │ + ldrb r4, [r5, #14] │ │ │ │ lsls r1, r1, #1 │ │ │ │ - svc 176 @ 0xb0 │ │ │ │ + svc 184 @ 0xb8 │ │ │ │ lsls r5, r0, #1 │ │ │ │ - ldrb r2, [r1, #14] │ │ │ │ + ldrb r2, [r2, #14] │ │ │ │ lsls r1, r1, #1 │ │ │ │ - svc 150 @ 0x96 │ │ │ │ + svc 158 @ 0x9e │ │ │ │ lsls r5, r0, #1 │ │ │ │ - ldrb r0, [r6, #13] │ │ │ │ + ldrb r0, [r7, #13] │ │ │ │ lsls r1, r1, #1 │ │ │ │ - svc 124 @ 0x7c │ │ │ │ + svc 132 @ 0x84 │ │ │ │ lsls r5, r0, #1 │ │ │ │ - ldrb r2, [r0, #13] │ │ │ │ + ldrb r2, [r1, #13] │ │ │ │ lsls r1, r1, #1 │ │ │ │ - svc 78 @ 0x4e │ │ │ │ + svc 86 @ 0x56 │ │ │ │ lsls r5, r0, #1 │ │ │ │ - ldrb r0, [r5, #12] │ │ │ │ + ldrb r0, [r6, #12] │ │ │ │ lsls r1, r1, #1 │ │ │ │ - svc 52 @ 0x34 │ │ │ │ + svc 60 @ 0x3c │ │ │ │ lsls r5, r0, #1 │ │ │ │ push {r4, r5, lr} │ │ │ │ mov.w ip, #4096 @ 0x1000 │ │ │ │ sub.w ip, sp, ip │ │ │ │ str.w r0, [ip, #4064] @ 0xfe0 │ │ │ │ sub sp, #20 │ │ │ │ mov r5, r0 │ │ │ │ @@ -1046540,21 +1046539,21 @@ │ │ │ │ bl 17c90 │ │ │ │ ldr r0, [sp, #12] │ │ │ │ mov r1, r5 │ │ │ │ bl 17e10 │ │ │ │ mov r0, r5 │ │ │ │ add sp, #20 │ │ │ │ pop {r4, r5, pc} │ │ │ │ - ldrb r2, [r2, #9] │ │ │ │ + ldrb r2, [r3, #9] │ │ │ │ lsls r1, r1, #1 │ │ │ │ - ldrb r4, [r7, #7] │ │ │ │ + ldrb r4, [r0, #8] │ │ │ │ lsls r1, r1, #1 │ │ │ │ - ldrb r2, [r4, #7] │ │ │ │ + ldrb r2, [r5, #7] │ │ │ │ lsls r1, r1, #1 │ │ │ │ - ble.n 388014 │ │ │ │ + ble.n 388024 │ │ │ │ lsls r5, r0, #1 │ │ │ │ stmdb sp!, {r4, r5, r6, r7, r8, lr} │ │ │ │ mov.w ip, #4096 @ 0x1000 │ │ │ │ sub.w ip, sp, ip │ │ │ │ str.w r0, [ip, #4032] @ 0xfc0 │ │ │ │ ldr r2, [pc, #456] @ (388218 ) │ │ │ │ sub sp, #40 @ 0x28 │ │ │ │ @@ -1046734,62 +1046733,62 @@ │ │ │ │ bl 17e10 │ │ │ │ b.n 3880de │ │ │ │ blx 1172c <__stack_chk_fail@plt> │ │ │ │ ldr r0, [r7, #24] │ │ │ │ lsls r1, r2, #1 │ │ │ │ asrs r0, r7, #6 │ │ │ │ movs r0, r0 │ │ │ │ - ldrb r0, [r2, #5] │ │ │ │ + ldrb r0, [r3, #5] │ │ │ │ lsls r1, r1, #1 │ │ │ │ vrecps.f32 , , │ │ │ │ - ldrb r6, [r1, #7] │ │ │ │ + ldrb r6, [r2, #7] │ │ │ │ lsls r1, r1, #1 │ │ │ │ - ldrb r6, [r7, #7] │ │ │ │ + ldrb r6, [r0, #8] │ │ │ │ lsls r1, r1, #1 │ │ │ │ lsls r3, r1, #7 │ │ │ │ movs r0, r0 │ │ │ │ - ldrb r0, [r2, #4] │ │ │ │ + ldrb r0, [r3, #4] │ │ │ │ lsls r1, r1, #1 │ │ │ │ - ble.n 388274 │ │ │ │ + ble.n 388284 │ │ │ │ lsls r5, r0, #1 │ │ │ │ ldr r2, [r5, #16] │ │ │ │ lsls r1, r2, #1 │ │ │ │ - ldrb r2, [r3, #3] │ │ │ │ + ldrb r2, [r4, #3] │ │ │ │ lsls r1, r1, #1 │ │ │ │ - bgt.n 388214 │ │ │ │ + bgt.n 388224 │ │ │ │ lsls r5, r0, #1 │ │ │ │ @ instruction: 0xeae5ffff │ │ │ │ mcr2 15, 0, pc, cr7, cr15, {7} @ │ │ │ │ - ldrb r4, [r3, #2] │ │ │ │ + ldrb r4, [r4, #2] │ │ │ │ lsls r1, r1, #1 │ │ │ │ - bgt.n 3881a8 │ │ │ │ + bgt.n 3881b8 │ │ │ │ lsls r5, r0, #1 │ │ │ │ - ldrb r2, [r0, #2] │ │ │ │ + ldrb r2, [r1, #2] │ │ │ │ lsls r1, r1, #1 │ │ │ │ - bgt.n 38817c │ │ │ │ + bgt.n 38818c │ │ │ │ lsls r5, r0, #1 │ │ │ │ - ldr r0, [r4, r7] │ │ │ │ + ldr r0, [r5, r7] │ │ │ │ lsls r1, r1, #1 │ │ │ │ - ldrb r2, [r4, #4] │ │ │ │ + ldrb r2, [r5, #4] │ │ │ │ lsls r1, r1, #1 │ │ │ │ - ldrb r6, [r2, #4] │ │ │ │ + ldrb r6, [r3, #4] │ │ │ │ lsls r1, r1, #1 │ │ │ │ - strb r0, [r4, #29] │ │ │ │ + strb r0, [r5, #29] │ │ │ │ lsls r0, r1, #1 │ │ │ │ - ldrb r6, [r2, #0] │ │ │ │ + ldrb r6, [r3, #0] │ │ │ │ lsls r1, r1, #1 │ │ │ │ - bgt.n 3882bc │ │ │ │ + bgt.n 3882cc │ │ │ │ lsls r5, r0, #1 │ │ │ │ - strb r4, [r7, #31] │ │ │ │ + ldrb r4, [r0, #0] │ │ │ │ lsls r1, r1, #1 │ │ │ │ - bgt.n 388290 │ │ │ │ + bgt.n 3882a0 │ │ │ │ lsls r5, r0, #1 │ │ │ │ - strb r6, [r3, #31] │ │ │ │ + strb r6, [r4, #31] │ │ │ │ lsls r1, r1, #1 │ │ │ │ - blt.n 388258 │ │ │ │ + blt.n 388268 │ │ │ │ lsls r5, r0, #1 │ │ │ │ push {lr} │ │ │ │ mov.w ip, #4096 @ 0x1000 │ │ │ │ sub.w ip, sp, ip │ │ │ │ str.w r0, [ip, #4080] @ 0xff0 │ │ │ │ sub sp, #12 │ │ │ │ bl 38803c │ │ │ │ @@ -1046810,17 +1046809,17 @@ │ │ │ │ add r0, pc │ │ │ │ bl 17e10 │ │ │ │ ldr r3, [sp, #4] │ │ │ │ mov r0, r3 │ │ │ │ add sp, #12 │ │ │ │ pop {pc} │ │ │ │ nop │ │ │ │ - strb r4, [r5, #28] │ │ │ │ + strb r4, [r6, #28] │ │ │ │ lsls r1, r1, #1 │ │ │ │ - blt.n 388344 │ │ │ │ + blt.n 388354 │ │ │ │ lsls r5, r0, #1 │ │ │ │ movs r0, r0 │ │ │ │ movs r0, r0 │ │ │ │ push {r4, r5, lr} │ │ │ │ ldr r4, [sp, #12] │ │ │ │ cmp r4, #0 │ │ │ │ ble.n 388360 │ │ │ │ @@ -1046882,15 +1046881,15 @@ │ │ │ │ add r1, pc │ │ │ │ bl 511b1c │ │ │ │ mov r3, r0 │ │ │ │ movs r0, #1 │ │ │ │ str r3, [r4, #4] │ │ │ │ pop {r3, r4, r5, pc} │ │ │ │ nop │ │ │ │ - strb r0, [r3, r0] │ │ │ │ + strb r0, [r4, r0] │ │ │ │ lsls r6, r0, #1 │ │ │ │ push {r4, r5, lr} │ │ │ │ mov.w ip, #4096 @ 0x1000 │ │ │ │ sub.w ip, sp, ip │ │ │ │ str.w r0, [ip, #4064] @ 0xfe0 │ │ │ │ ldr r2, [pc, #92] @ (38840c ) │ │ │ │ sub sp, #20 │ │ │ │ @@ -1046931,15 +1046930,15 @@ │ │ │ │ pop {r4, r5, pc} │ │ │ │ blx 1172c <__stack_chk_fail@plt> │ │ │ │ nop │ │ │ │ str r6, [r2, #100] @ 0x64 │ │ │ │ lsls r1, r2, #1 │ │ │ │ asrs r0, r7, #6 │ │ │ │ movs r0, r0 │ │ │ │ - strb r6, [r1, #28] │ │ │ │ + strb r6, [r2, #28] │ │ │ │ lsls r1, r1, #1 │ │ │ │ str r4, [r3, #96] @ 0x60 │ │ │ │ lsls r1, r2, #1 │ │ │ │ stmdb sp!, {r4, r5, r6, r7, r8, r9, sl, fp, lr} │ │ │ │ mov.w ip, #4096 @ 0x1000 │ │ │ │ vpush {d8-d14} │ │ │ │ sub.w ip, sp, ip │ │ │ │ @@ -1047168,19 +1047167,19 @@ │ │ │ │ nop │ │ │ │ nop.w │ │ │ │ ... │ │ │ │ str r2, [r2, #92] @ 0x5c │ │ │ │ lsls r1, r2, #1 │ │ │ │ asrs r0, r7, #6 │ │ │ │ movs r0, r0 │ │ │ │ - strb r6, [r6, #20] │ │ │ │ + strb r6, [r7, #20] │ │ │ │ lsls r1, r1, #1 │ │ │ │ - strb r2, [r2, #18] │ │ │ │ + strb r2, [r3, #18] │ │ │ │ lsls r1, r1, #1 │ │ │ │ - bvc.n 3887c8 │ │ │ │ + bvc.n 3887d8 │ │ │ │ lsls r5, r0, #1 │ │ │ │ ldrb.w r1, [r2, #253] @ 0xfd │ │ │ │ vmul.f64 d9, d1, d3 │ │ │ │ vldr d2, [r2, #8] │ │ │ │ mov.w r2, r8, lsl #3 │ │ │ │ add.w ip, r6, r2 │ │ │ │ add r2, r9 │ │ │ │ @@ -1047423,25 +1047422,25 @@ │ │ │ │ blx 1172c <__stack_chk_fail@plt> │ │ │ │ nop.w │ │ │ │ ... │ │ │ │ str r2, [r7, #8] │ │ │ │ lsls r1, r2, #1 │ │ │ │ asrs r0, r7, #6 │ │ │ │ movs r0, r0 │ │ │ │ - strb r0, [r2, #5] │ │ │ │ + strb r0, [r3, #5] │ │ │ │ lsls r1, r1, #1 │ │ │ │ - bmi.n 388a88 │ │ │ │ + bmi.n 388a98 │ │ │ │ lsls r5, r0, #1 │ │ │ │ - strb r2, [r4, #4] │ │ │ │ + strb r2, [r5, #4] │ │ │ │ lsls r1, r1, #1 │ │ │ │ - bcc.n 388a34 │ │ │ │ + bcc.n 388a44 │ │ │ │ lsls r5, r0, #1 │ │ │ │ - strb r0, [r1, #4] │ │ │ │ + strb r0, [r2, #4] │ │ │ │ lsls r1, r1, #1 │ │ │ │ - bcc.n 388a08 │ │ │ │ + bcc.n 388a18 │ │ │ │ lsls r5, r0, #1 │ │ │ │ push {r4, r5, r6, lr} │ │ │ │ cmp r3, #0 │ │ │ │ ldr.w lr, [sp, #28] │ │ │ │ mov r5, r1 │ │ │ │ ldr r4, [sp, #24] │ │ │ │ mov.w r1, #0 │ │ │ │ @@ -1048009,27 +1048008,27 @@ │ │ │ │ ... │ │ │ │ ldrsh r0, [r4, r4] │ │ │ │ lsls r1, r2, #1 │ │ │ │ asrs r0, r7, #6 │ │ │ │ movs r0, r0 │ │ │ │ ldrsh r2, [r4, r3] │ │ │ │ lsls r1, r2, #1 │ │ │ │ - ldr r2, [r2, #120] @ 0x78 │ │ │ │ + ldr r2, [r3, #120] @ 0x78 │ │ │ │ lsls r1, r1, #1 │ │ │ │ - bcs.n 389174 │ │ │ │ + bcs.n 389184 │ │ │ │ lsls r5, r0, #1 │ │ │ │ - ldr r6, [r7, #96] @ 0x60 │ │ │ │ + ldr r6, [r0, #100] @ 0x64 │ │ │ │ lsls r1, r1, #1 │ │ │ │ - ldr r4, [r2, #84] @ 0x54 │ │ │ │ + ldr r4, [r3, #84] @ 0x54 │ │ │ │ lsls r1, r1, #1 │ │ │ │ - beq.n 389108 │ │ │ │ + beq.n 389118 │ │ │ │ lsls r5, r0, #1 │ │ │ │ - ldr r6, [r6, #68] @ 0x44 │ │ │ │ + ldr r6, [r7, #68] @ 0x44 │ │ │ │ lsls r1, r1, #1 │ │ │ │ - ldr r4, [r1, #68] @ 0x44 │ │ │ │ + ldr r4, [r2, #68] @ 0x44 │ │ │ │ lsls r1, r1, #1 │ │ │ │ str.w r2, [r1, r3, lsl #2] │ │ │ │ adds r3, #1 │ │ │ │ ldr r0, [sp, #148] @ 0x94 │ │ │ │ cmp r0, r3 │ │ │ │ bgt.n 3890c0 │ │ │ │ mov r0, r4 │ │ │ │ @@ -1048519,51 +1048518,51 @@ │ │ │ │ mov r0, r5 │ │ │ │ bl 4cc84c │ │ │ │ str r4, [sp, #48] @ 0x30 │ │ │ │ str r0, [sp, #64] @ 0x40 │ │ │ │ mov r4, r6 │ │ │ │ b.n 38965e │ │ │ │ ... │ │ │ │ - ldr r4, [r1, #32] │ │ │ │ + ldr r4, [r2, #32] │ │ │ │ lsls r1, r1, #1 │ │ │ │ - str r4, [r3, #120] @ 0x78 │ │ │ │ + str r4, [r4, #120] @ 0x78 │ │ │ │ lsls r1, r1, #1 │ │ │ │ - ldmia r2!, {r4, r5, r6} │ │ │ │ + ldmia r2!, {r3, r4, r5, r6} │ │ │ │ lsls r5, r0, #1 │ │ │ │ - str r4, [r7, #116] @ 0x74 │ │ │ │ + str r4, [r0, #120] @ 0x78 │ │ │ │ lsls r1, r1, #1 │ │ │ │ - ldmia r2!, {r4, r6} │ │ │ │ + ldmia r2!, {r3, r4, r6} │ │ │ │ lsls r5, r0, #1 │ │ │ │ - str r4, [r5, #112] @ 0x70 │ │ │ │ + str r4, [r6, #112] @ 0x70 │ │ │ │ lsls r1, r1, #1 │ │ │ │ - ldmia r2!, {} │ │ │ │ + ldmia r2!, {r3} │ │ │ │ lsls r5, r0, #1 │ │ │ │ - str r4, [r1, #112] @ 0x70 │ │ │ │ + str r4, [r2, #112] @ 0x70 │ │ │ │ lsls r1, r1, #1 │ │ │ │ - ldmia r1!, {r5, r6, r7} │ │ │ │ + ldmia r1!, {r3, r5, r6, r7} │ │ │ │ lsls r5, r0, #1 │ │ │ │ - str r6, [r2, #104] @ 0x68 │ │ │ │ + str r6, [r3, #104] @ 0x68 │ │ │ │ lsls r1, r1, #1 │ │ │ │ - str r2, [r6, #92] @ 0x5c │ │ │ │ + str r2, [r7, #92] @ 0x5c │ │ │ │ lsls r1, r1, #1 │ │ │ │ - ldmia r0!, {r1, r2, r6, r7} │ │ │ │ + ldmia r0!, {r1, r2, r3, r6, r7} │ │ │ │ lsls r5, r0, #1 │ │ │ │ - str r2, [r2, #92] @ 0x5c │ │ │ │ + str r2, [r3, #92] @ 0x5c │ │ │ │ lsls r1, r1, #1 │ │ │ │ - ldmia r0!, {r1, r2, r5, r7} │ │ │ │ + ldmia r0!, {r1, r2, r3, r5, r7} │ │ │ │ lsls r5, r0, #1 │ │ │ │ - str r2, [r6, #88] @ 0x58 │ │ │ │ + str r2, [r7, #88] @ 0x58 │ │ │ │ lsls r1, r1, #1 │ │ │ │ - ldmia r0!, {r1, r2, r7} │ │ │ │ + ldmia r0!, {r1, r2, r3, r7} │ │ │ │ lsls r5, r0, #1 │ │ │ │ - str r2, [r2, #88] @ 0x58 │ │ │ │ + str r2, [r3, #88] @ 0x58 │ │ │ │ lsls r1, r1, #1 │ │ │ │ - ldmia r0!, {r1, r2, r5, r6} │ │ │ │ + ldmia r0!, {r1, r2, r3, r5, r6} │ │ │ │ lsls r5, r0, #1 │ │ │ │ - str r0, [r0, #84] @ 0x54 │ │ │ │ + str r0, [r1, #84] @ 0x54 │ │ │ │ lsls r1, r1, #1 │ │ │ │ adds r7, #1 │ │ │ │ ldr r2, [sp, #60] @ 0x3c │ │ │ │ cmp r7, r2 │ │ │ │ bge.n 3896f8 │ │ │ │ ldr r3, [sp, #64] @ 0x40 │ │ │ │ ldr r0, [sp, #44] @ 0x2c │ │ │ │ @@ -1048754,65 +1048753,65 @@ │ │ │ │ ldr.w r3, [fp, #36] @ 0x24 │ │ │ │ mov r2, r6 │ │ │ │ cmp r6, r3 │ │ │ │ it ge │ │ │ │ movge r2, r3 │ │ │ │ str r2, [sp, #68] @ 0x44 │ │ │ │ b.w 388e8e │ │ │ │ - str r6, [r1, #64] @ 0x40 │ │ │ │ + str r6, [r2, #64] @ 0x40 │ │ │ │ lsls r1, r1, #1 │ │ │ │ - stmia r6!, {r5, r6, r7} │ │ │ │ + stmia r6!, {r3, r5, r6, r7} │ │ │ │ lsls r5, r0, #1 │ │ │ │ - str r4, [r5, #60] @ 0x3c │ │ │ │ + str r4, [r6, #60] @ 0x3c │ │ │ │ lsls r1, r1, #1 │ │ │ │ - stmia r6!, {r1, r2, r3, r4, r5, r7} │ │ │ │ + stmia r6!, {r1, r2, r6, r7} │ │ │ │ lsls r5, r0, #1 │ │ │ │ - str r0, [r2, #60] @ 0x3c │ │ │ │ + str r0, [r3, #60] @ 0x3c │ │ │ │ lsls r1, r1, #1 │ │ │ │ - stmia r6!, {r1, r5, r7} │ │ │ │ + stmia r6!, {r1, r3, r5, r7} │ │ │ │ lsls r5, r0, #1 │ │ │ │ - str r4, [r6, #56] @ 0x38 │ │ │ │ + str r4, [r7, #56] @ 0x38 │ │ │ │ lsls r1, r1, #1 │ │ │ │ - stmia r6!, {r1, r2, r7} │ │ │ │ + stmia r6!, {r1, r2, r3, r7} │ │ │ │ lsls r5, r0, #1 │ │ │ │ - str r0, [r3, #56] @ 0x38 │ │ │ │ + str r0, [r4, #56] @ 0x38 │ │ │ │ lsls r1, r1, #1 │ │ │ │ - stmia r6!, {r1, r3, r5, r6} │ │ │ │ + stmia r6!, {r1, r4, r5, r6} │ │ │ │ lsls r5, r0, #1 │ │ │ │ - str r4, [r7, #52] @ 0x34 │ │ │ │ + str r4, [r0, #56] @ 0x38 │ │ │ │ lsls r1, r1, #1 │ │ │ │ - stmia r6!, {r1, r2, r3, r6} │ │ │ │ + stmia r6!, {r1, r2, r4, r6} │ │ │ │ lsls r5, r0, #1 │ │ │ │ - str r0, [r4, #52] @ 0x34 │ │ │ │ + str r0, [r5, #52] @ 0x34 │ │ │ │ lsls r1, r1, #1 │ │ │ │ - stmia r6!, {r1, r4, r5} │ │ │ │ + stmia r6!, {r1, r3, r4, r5} │ │ │ │ lsls r5, r0, #1 │ │ │ │ - str r4, [r0, #52] @ 0x34 │ │ │ │ + str r4, [r1, #52] @ 0x34 │ │ │ │ lsls r1, r1, #1 │ │ │ │ - stmia r6!, {r1, r2, r4} │ │ │ │ + stmia r6!, {r1, r2, r3, r4} │ │ │ │ lsls r5, r0, #1 │ │ │ │ - str r0, [r5, #48] @ 0x30 │ │ │ │ + str r0, [r6, #48] @ 0x30 │ │ │ │ lsls r1, r1, #1 │ │ │ │ - stmia r5!, {r1, r3, r4, r5, r6, r7} │ │ │ │ + stmia r6!, {r1} │ │ │ │ lsls r5, r0, #1 │ │ │ │ - str r4, [r1, #48] @ 0x30 │ │ │ │ + str r4, [r2, #48] @ 0x30 │ │ │ │ lsls r1, r1, #1 │ │ │ │ - stmia r5!, {r1, r2, r3, r4, r6, r7} │ │ │ │ + stmia r5!, {r1, r2, r5, r6, r7} │ │ │ │ lsls r5, r0, #1 │ │ │ │ - str r0, [r6, #44] @ 0x2c │ │ │ │ + str r0, [r7, #44] @ 0x2c │ │ │ │ lsls r1, r1, #1 │ │ │ │ - stmia r5!, {r1, r6, r7} │ │ │ │ + stmia r5!, {r1, r3, r6, r7} │ │ │ │ lsls r5, r0, #1 │ │ │ │ - str r4, [r2, #44] @ 0x2c │ │ │ │ + str r4, [r3, #44] @ 0x2c │ │ │ │ lsls r1, r1, #1 │ │ │ │ - stmia r5!, {r1, r2, r5, r7} │ │ │ │ + stmia r5!, {r1, r2, r3, r5, r7} │ │ │ │ lsls r5, r0, #1 │ │ │ │ - str r0, [r7, #40] @ 0x28 │ │ │ │ + str r0, [r0, #44] @ 0x2c │ │ │ │ lsls r1, r1, #1 │ │ │ │ - stmia r5!, {r1, r3, r7} │ │ │ │ + stmia r5!, {r1, r4, r7} │ │ │ │ lsls r5, r0, #1 │ │ │ │ push {r4, r5, r6, r7, lr} │ │ │ │ mov.w ip, #4096 @ 0x1000 │ │ │ │ sub.w ip, sp, ip │ │ │ │ str.w r0, [ip, #4032] @ 0xfc0 │ │ │ │ ldr r2, [pc, #892] @ (389c78 ) │ │ │ │ sub sp, #44 @ 0x2c │ │ │ │ @@ -1049156,110 +1049155,110 @@ │ │ │ │ blx 1172c <__stack_chk_fail@plt> │ │ │ │ nop.w │ │ │ │ ... │ │ │ │ str r2, [r1, r4] │ │ │ │ lsls r1, r2, #1 │ │ │ │ asrs r0, r7, #6 │ │ │ │ movs r0, r0 │ │ │ │ - str r2, [r1, #28] │ │ │ │ + str r2, [r2, #28] │ │ │ │ lsls r1, r1, #1 │ │ │ │ bl 51fc86 │ │ │ │ - str r0, [r1, #32] │ │ │ │ + str r0, [r2, #32] │ │ │ │ lsls r1, r1, #1 │ │ │ │ - str r0, [r4, #28] │ │ │ │ + str r0, [r5, #28] │ │ │ │ lsls r1, r1, #1 │ │ │ │ lsls r7, r3, #18 │ │ │ │ movs r0, r0 │ │ │ │ - str r4, [r3, #24] │ │ │ │ + str r4, [r4, #24] │ │ │ │ lsls r1, r1, #1 │ │ │ │ - stmia r4!, {r4, r5, r6} │ │ │ │ + stmia r4!, {r3, r4, r5, r6} │ │ │ │ lsls r5, r0, #1 │ │ │ │ str r6, [r7, r1] │ │ │ │ lsls r1, r2, #1 │ │ │ │ - str r0, [r5, #20] │ │ │ │ + str r0, [r6, #20] │ │ │ │ lsls r1, r1, #1 │ │ │ │ - stmia r4!, {r2, r3, r4, r5} │ │ │ │ + stmia r4!, {r2, r6} │ │ │ │ lsls r5, r0, #1 │ │ │ │ ldrd pc, pc, [r7, #1020] @ 0x3fc │ │ │ │ @ instruction: 0xe995ffff │ │ │ │ - str r2, [r5, #16] │ │ │ │ + str r2, [r6, #16] │ │ │ │ lsls r1, r1, #1 │ │ │ │ - stmia r3!, {r1, r2, r3, r4, r5, r6, r7} │ │ │ │ + stmia r4!, {r1, r2} │ │ │ │ lsls r5, r0, #1 │ │ │ │ - str r0, [r2, #16] │ │ │ │ + str r0, [r3, #16] │ │ │ │ lsls r1, r1, #1 │ │ │ │ - stmia r3!, {r2, r5, r6, r7} │ │ │ │ + stmia r3!, {r2, r3, r5, r6, r7} │ │ │ │ lsls r5, r0, #1 │ │ │ │ - str r2, [r7, #16] │ │ │ │ + str r2, [r0, #20] │ │ │ │ lsls r1, r1, #1 │ │ │ │ - str r4, [r5, #20] │ │ │ │ + str r4, [r6, #20] │ │ │ │ lsls r1, r1, #1 │ │ │ │ - str r0, [r6, #20] │ │ │ │ + str r0, [r7, #20] │ │ │ │ lsls r1, r1, #1 │ │ │ │ - str r6, [r5, #24] │ │ │ │ + str r6, [r6, #24] │ │ │ │ lsls r1, r1, #1 │ │ │ │ - str r4, [r5, #8] │ │ │ │ + str r4, [r6, #8] │ │ │ │ lsls r1, r1, #1 │ │ │ │ - stmia r3!, {r7} │ │ │ │ + stmia r3!, {r3, r7} │ │ │ │ lsls r5, r0, #1 │ │ │ │ - str r2, [r2, #8] │ │ │ │ + str r2, [r3, #8] │ │ │ │ lsls r1, r1, #1 │ │ │ │ - stmia r3!, {r1, r2, r5, r6} │ │ │ │ + stmia r3!, {r1, r2, r3, r5, r6} │ │ │ │ lsls r5, r0, #1 │ │ │ │ - str r4, [r6, #20] │ │ │ │ + str r4, [r7, #20] │ │ │ │ lsls r1, r1, #1 │ │ │ │ - str r6, [r0, #28] │ │ │ │ + str r6, [r1, #28] │ │ │ │ lsls r1, r1, #1 │ │ │ │ - str r2, [r1, #4] │ │ │ │ + str r2, [r2, #4] │ │ │ │ lsls r1, r1, #1 │ │ │ │ - stmia r3!, {r1, r2, r3, r4} │ │ │ │ + stmia r3!, {r1, r2, r5} │ │ │ │ lsls r5, r0, #1 │ │ │ │ - str r0, [r5, #28] │ │ │ │ + str r0, [r6, #28] │ │ │ │ lsls r1, r1, #1 │ │ │ │ - str r2, [r3, #24] │ │ │ │ + str r2, [r4, #24] │ │ │ │ lsls r1, r1, #1 │ │ │ │ - str r2, [r0, #0] │ │ │ │ + str r2, [r1, #0] │ │ │ │ lsls r1, r1, #1 │ │ │ │ - stmia r2!, {r1, r2, r4, r6, r7} │ │ │ │ + stmia r2!, {r1, r2, r3, r4, r6, r7} │ │ │ │ lsls r5, r0, #1 │ │ │ │ - ldrsh r4, [r4, r7] │ │ │ │ + ldrsh r4, [r5, r7] │ │ │ │ lsls r1, r1, #1 │ │ │ │ - stmia r2!, {r1, r2, r4, r5, r7} │ │ │ │ + stmia r2!, {r1, r2, r3, r4, r5, r7} │ │ │ │ lsls r5, r0, #1 │ │ │ │ - str r0, [r6, #24] │ │ │ │ + str r0, [r7, #24] │ │ │ │ lsls r1, r1, #1 │ │ │ │ - str r6, [r5, #28] │ │ │ │ + str r6, [r6, #28] │ │ │ │ lsls r1, r1, #1 │ │ │ │ - ldrsh r6, [r3, r6] │ │ │ │ + ldrsh r6, [r4, r6] │ │ │ │ lsls r1, r1, #1 │ │ │ │ - stmia r2!, {r1, r4, r5, r6} │ │ │ │ + stmia r2!, {r1, r3, r4, r5, r6} │ │ │ │ lsls r5, r0, #1 │ │ │ │ - str r4, [r2, #32] │ │ │ │ + str r4, [r3, #32] │ │ │ │ lsls r1, r1, #1 │ │ │ │ - str r2, [r1, #28] │ │ │ │ + str r2, [r2, #28] │ │ │ │ lsls r1, r1, #1 │ │ │ │ - ldrsh r6, [r2, r5] │ │ │ │ + ldrsh r6, [r3, r5] │ │ │ │ lsls r1, r1, #1 │ │ │ │ - stmia r2!, {r1, r3, r5} │ │ │ │ + stmia r2!, {r1, r4, r5} │ │ │ │ lsls r5, r0, #1 │ │ │ │ - str r0, [r5, #28] │ │ │ │ + str r0, [r6, #28] │ │ │ │ lsls r1, r1, #1 │ │ │ │ - str r0, [r1, #36] @ 0x24 │ │ │ │ + str r0, [r2, #36] @ 0x24 │ │ │ │ lsls r1, r1, #1 │ │ │ │ - ldrsh r0, [r1, r4] │ │ │ │ + ldrsh r0, [r2, r4] │ │ │ │ lsls r1, r1, #1 │ │ │ │ - stmia r1!, {r2, r3, r4, r6, r7} │ │ │ │ + stmia r1!, {r2, r5, r6, r7} │ │ │ │ lsls r5, r0, #1 │ │ │ │ - str r0, [r2, #40] @ 0x28 │ │ │ │ + str r0, [r3, #40] @ 0x28 │ │ │ │ lsls r1, r1, #1 │ │ │ │ - str r0, [r5, #32] │ │ │ │ + str r0, [r6, #32] │ │ │ │ lsls r1, r1, #1 │ │ │ │ - ldrsh r0, [r0, r3] │ │ │ │ + ldrsh r0, [r1, r3] │ │ │ │ lsls r1, r1, #1 │ │ │ │ - stmia r1!, {r2, r4, r7} │ │ │ │ + stmia r1!, {r2, r3, r4, r7} │ │ │ │ lsls r5, r0, #1 │ │ │ │ mov.w r2, #4294967295 @ 0xffffffff │ │ │ │ ldr r1, [pc, #152] @ (389de8 ) │ │ │ │ strd r2, r2, [sp, #4] │ │ │ │ mvn.w r3, #2147483648 @ 0x80000000 │ │ │ │ ldr r2, [pc, #148] @ (389dec ) │ │ │ │ add r1, pc │ │ │ │ @@ -1049311,29 +1049310,29 @@ │ │ │ │ nop.w │ │ │ │ @ instruction: 0xffffffff │ │ │ │ vqrdmlsh.s , , d31[0] │ │ │ │ movs r0, r0 │ │ │ │ movs r0, r0 │ │ │ │ ands r0, r0 │ │ │ │ lsls r7, r1 │ │ │ │ - str r0, [r5, #28] │ │ │ │ + str r0, [r6, #28] │ │ │ │ lsls r1, r1, #1 │ │ │ │ - str r2, [r0, #24] │ │ │ │ + str r2, [r1, #24] │ │ │ │ lsls r1, r1, #1 │ │ │ │ - ldrb r2, [r3, r6] │ │ │ │ + ldrb r2, [r4, r6] │ │ │ │ lsls r1, r1, #1 │ │ │ │ - stmia r0!, {r1, r2, r3, r5, r6} │ │ │ │ + stmia r0!, {r1, r2, r4, r5, r6} │ │ │ │ lsls r5, r0, #1 │ │ │ │ - str r6, [r1, #28] │ │ │ │ + str r6, [r2, #28] │ │ │ │ lsls r1, r1, #1 │ │ │ │ - str r4, [r1, #32] │ │ │ │ + str r4, [r2, #32] │ │ │ │ lsls r1, r1, #1 │ │ │ │ - ldrb r4, [r2, r5] │ │ │ │ + ldrb r4, [r3, r5] │ │ │ │ lsls r1, r1, #1 │ │ │ │ - stmia r0!, {r3, r5} │ │ │ │ + stmia r0!, {r4, r5} │ │ │ │ lsls r5, r0, #1 │ │ │ │ push {lr} │ │ │ │ mov.w ip, #4096 @ 0x1000 │ │ │ │ sub.w ip, sp, ip │ │ │ │ str.w r0, [ip, #4080] @ 0xff0 │ │ │ │ sub sp, #12 │ │ │ │ bl 3898ec │ │ │ │ @@ -1049354,18 +1049353,18 @@ │ │ │ │ add r0, pc │ │ │ │ bl 17e10 │ │ │ │ ldr r3, [sp, #4] │ │ │ │ mov r0, r3 │ │ │ │ add sp, #12 │ │ │ │ pop {pc} │ │ │ │ nop │ │ │ │ - ldrb r4, [r4, r3] │ │ │ │ + ldrb r4, [r5, r3] │ │ │ │ lsls r1, r1, #1 │ │ │ │ - it lt │ │ │ │ - lsllt r5, r0, #1 │ │ │ │ + nop {12} │ │ │ │ + lsls r5, r0, #1 │ │ │ │ movs r0, r0 │ │ │ │ movs r0, r0 │ │ │ │ push {r4, r5, lr} │ │ │ │ mov.w ip, #4096 @ 0x1000 │ │ │ │ sub.w ip, sp, ip │ │ │ │ str.w r0, [ip, #4064] @ 0xfe0 │ │ │ │ mov r5, r2 │ │ │ │ @@ -1049448,25 +1049447,25 @@ │ │ │ │ adds r0, #12 │ │ │ │ bl 17c90 │ │ │ │ ldr r0, [pc, #32] @ (389f48 ) │ │ │ │ mov.w r1, #4294967295 @ 0xffffffff │ │ │ │ add r0, pc │ │ │ │ bl 17e10 │ │ │ │ b.n 389f12 │ │ │ │ - str r4, [r3, #16] │ │ │ │ + str r4, [r4, #16] │ │ │ │ lsls r1, r1, #1 │ │ │ │ - str r0, [r6, #12] │ │ │ │ + str r0, [r7, #12] │ │ │ │ lsls r1, r1, #1 │ │ │ │ - str r2, [r6, #12] │ │ │ │ + str r2, [r7, #12] │ │ │ │ lsls r1, r1, #1 │ │ │ │ - bkpt 0x00e8 │ │ │ │ + bkpt 0x00f0 │ │ │ │ lsls r5, r0, #1 │ │ │ │ - str r2, [r2, #12] │ │ │ │ + str r2, [r3, #12] │ │ │ │ lsls r1, r1, #1 │ │ │ │ - bkpt 0x00c8 │ │ │ │ + bkpt 0x00d0 │ │ │ │ lsls r5, r0, #1 │ │ │ │ stmdb sp!, {r4, r5, r6, r7, r8, r9, sl, fp, lr} │ │ │ │ mov.w ip, #4096 @ 0x1000 │ │ │ │ vpush {d8} │ │ │ │ sub.w ip, sp, ip │ │ │ │ str.w r0, [ip, #2848] @ 0xb20 │ │ │ │ subw sp, sp, #1204 @ 0x4b4 │ │ │ │ @@ -1049846,37 +1049845,37 @@ │ │ │ │ ldrb r1, [r4, #11] │ │ │ │ subs r7, #132 @ 0x84 │ │ │ │ ... │ │ │ │ ldr r2, [pc, #568] @ (38a5ac ) │ │ │ │ lsls r1, r2, #1 │ │ │ │ asrs r0, r7, #6 │ │ │ │ movs r0, r0 │ │ │ │ - ldrsh r6, [r7, r7] │ │ │ │ + str r6, [r0, #0] │ │ │ │ lsls r1, r1, #1 │ │ │ │ - str r6, [r3, #0] │ │ │ │ + str r6, [r4, #0] │ │ │ │ lsls r1, r1, #1 │ │ │ │ - ldrsh r0, [r4, r7] │ │ │ │ + ldrsh r0, [r5, r7] │ │ │ │ lsls r1, r1, #1 │ │ │ │ - pop {r3, r4, r6, r7, pc} │ │ │ │ + pop {r5, r6, r7, pc} │ │ │ │ lsls r5, r0, #1 │ │ │ │ ldr r1, [pc, #920] @ (38a724 ) │ │ │ │ lsls r1, r2, #1 │ │ │ │ - ldrsh r2, [r4, r6] │ │ │ │ + ldrsh r2, [r5, r6] │ │ │ │ lsls r1, r1, #1 │ │ │ │ - pop {r1, r3, r4, r7, pc} │ │ │ │ + pop {r1, r5, r7, pc} │ │ │ │ lsls r5, r0, #1 │ │ │ │ - ldrsh r2, [r2, r6] │ │ │ │ + ldrsh r2, [r3, r6] │ │ │ │ lsls r1, r1, #1 │ │ │ │ - ldrb r0, [r4, r7] │ │ │ │ + ldrb r0, [r5, r7] │ │ │ │ lsls r1, r1, #1 │ │ │ │ - ldrb r0, [r4, r4] │ │ │ │ + ldrb r0, [r5, r4] │ │ │ │ lsls r1, r1, #1 │ │ │ │ - cbnz r0, 38a3ea │ │ │ │ + cbnz r0, 38a3ec │ │ │ │ lsls r5, r0, #1 │ │ │ │ - ldrb r2, [r6, r4] │ │ │ │ + ldrb r2, [r7, r4] │ │ │ │ lsls r1, r1, #1 │ │ │ │ ldr.w r3, [fp] │ │ │ │ adds r7, #1 │ │ │ │ cmp r7, r3 │ │ │ │ bge.w 38a720 │ │ │ │ ldr.w r3, [sl] │ │ │ │ add r2, sp, #144 @ 0x90 │ │ │ │ @@ -1050180,25 +1050179,25 @@ │ │ │ │ b.n 38a022 │ │ │ │ nop.w │ │ │ │ asrs r3, r7, #17 │ │ │ │ @ instruction: 0x47ae │ │ │ │ ldrb r1, [r4, #11] │ │ │ │ subs r7, #132 @ 0x84 │ │ │ │ ... │ │ │ │ - ldrh r4, [r6, r4] │ │ │ │ + ldrh r4, [r7, r4] │ │ │ │ lsls r1, r1, #1 │ │ │ │ - ldrh r4, [r3, r2] │ │ │ │ + ldrh r4, [r4, r2] │ │ │ │ lsls r1, r1, #1 │ │ │ │ - ldrh r4, [r2, r0] │ │ │ │ + ldrh r4, [r3, r0] │ │ │ │ lsls r1, r1, #1 │ │ │ │ - ldr r6, [r1, r6] │ │ │ │ + ldr r6, [r2, r6] │ │ │ │ lsls r1, r1, #1 │ │ │ │ - ldr r0, [r2, r4] │ │ │ │ + ldr r0, [r3, r4] │ │ │ │ lsls r1, r1, #1 │ │ │ │ - @ instruction: 0xb708 │ │ │ │ + @ instruction: 0xb710 │ │ │ │ lsls r5, r0, #1 │ │ │ │ ldr r6, [sp, #52] @ 0x34 │ │ │ │ ldr r3, [sp, #100] @ 0x64 │ │ │ │ ldr r2, [sp, #76] @ 0x4c │ │ │ │ adds r3, #8 │ │ │ │ str r3, [sp, #100] @ 0x64 │ │ │ │ ldr r3, [sp, #48] @ 0x30 │ │ │ │ @@ -1050776,139 +1050775,139 @@ │ │ │ │ bl 17c90 │ │ │ │ ldr r0, [pc, #268] @ (38ae88 ) │ │ │ │ mov r1, r7 │ │ │ │ add r0, pc │ │ │ │ bl 17e10 │ │ │ │ b.w 38a022 │ │ │ │ ... │ │ │ │ - ldr r4, [r5, r2] │ │ │ │ + ldr r4, [r6, r2] │ │ │ │ lsls r1, r1, #1 │ │ │ │ - @ instruction: 0xb6a2 │ │ │ │ + @ instruction: 0xb6aa │ │ │ │ lsls r5, r0, #1 │ │ │ │ - ldr r4, [r1, r2] │ │ │ │ + ldr r4, [r2, r2] │ │ │ │ lsls r1, r1, #1 │ │ │ │ - @ instruction: 0xb682 │ │ │ │ + @ instruction: 0xb68a │ │ │ │ lsls r5, r0, #1 │ │ │ │ - ldr r4, [r5, r1] │ │ │ │ + ldr r4, [r6, r1] │ │ │ │ lsls r1, r1, #1 │ │ │ │ - cpsie i │ │ │ │ + @ instruction: 0xb66a │ │ │ │ lsls r5, r0, #1 │ │ │ │ - ldr r4, [r1, r1] │ │ │ │ + ldr r4, [r2, r1] │ │ │ │ lsls r1, r1, #1 │ │ │ │ - @ instruction: 0xb642 │ │ │ │ + @ instruction: 0xb64a │ │ │ │ lsls r5, r0, #1 │ │ │ │ - ldr r4, [r5, r0] │ │ │ │ + ldr r4, [r6, r0] │ │ │ │ lsls r1, r1, #1 │ │ │ │ - @ instruction: 0xb622 │ │ │ │ + @ instruction: 0xb62a │ │ │ │ lsls r5, r0, #1 │ │ │ │ - ldr r4, [r1, r0] │ │ │ │ + ldr r4, [r2, r0] │ │ │ │ lsls r1, r1, #1 │ │ │ │ - @ instruction: 0xb602 │ │ │ │ + @ instruction: 0xb60a │ │ │ │ lsls r5, r0, #1 │ │ │ │ - ldrsb r4, [r5, r7] │ │ │ │ + ldrsb r4, [r6, r7] │ │ │ │ lsls r1, r1, #1 │ │ │ │ - push {r1, r5, r6, r7, lr} │ │ │ │ + push {r1, r3, r5, r6, r7, lr} │ │ │ │ lsls r5, r0, #1 │ │ │ │ - ldrsb r4, [r1, r7] │ │ │ │ + ldrsb r4, [r2, r7] │ │ │ │ lsls r1, r1, #1 │ │ │ │ - push {r1, r6, r7, lr} │ │ │ │ + push {r1, r3, r6, r7, lr} │ │ │ │ lsls r5, r0, #1 │ │ │ │ - ldrsb r2, [r5, r6] │ │ │ │ + ldrsb r2, [r6, r6] │ │ │ │ lsls r1, r1, #1 │ │ │ │ - push {r5, r7, lr} │ │ │ │ + push {r3, r5, r7, lr} │ │ │ │ lsls r5, r0, #1 │ │ │ │ - ldrsb r4, [r1, r6] │ │ │ │ + ldrsb r4, [r2, r6] │ │ │ │ lsls r1, r1, #1 │ │ │ │ - push {r7, lr} │ │ │ │ + push {r3, r7, lr} │ │ │ │ lsls r5, r0, #1 │ │ │ │ - ldrsb r2, [r1, r5] │ │ │ │ + ldrsb r2, [r2, r5] │ │ │ │ lsls r1, r1, #1 │ │ │ │ - push {r6, lr} │ │ │ │ + push {r3, r6, lr} │ │ │ │ lsls r5, r0, #1 │ │ │ │ - ldrsb r0, [r5, r4] │ │ │ │ + ldrsb r0, [r6, r4] │ │ │ │ lsls r1, r1, #1 │ │ │ │ - push {r1, r2, r3, r4, lr} │ │ │ │ + push {r1, r2, r5, lr} │ │ │ │ lsls r5, r0, #1 │ │ │ │ - ldrsb r6, [r0, r4] │ │ │ │ + ldrsb r6, [r1, r4] │ │ │ │ lsls r1, r1, #1 │ │ │ │ - push {r2, r3, r4, r5, r6, r7} │ │ │ │ + push {r2, lr} │ │ │ │ lsls r5, r0, #1 │ │ │ │ - ldrsb r0, [r3, r3] │ │ │ │ + ldrsb r0, [r4, r3] │ │ │ │ lsls r1, r1, #1 │ │ │ │ - push {r1, r2, r3, r6, r7} │ │ │ │ + push {r1, r2, r4, r6, r7} │ │ │ │ lsls r5, r0, #1 │ │ │ │ - ldrsb r6, [r6, r2] │ │ │ │ + ldrsb r6, [r7, r2] │ │ │ │ lsls r1, r1, #1 │ │ │ │ - push {r2, r3, r5, r7} │ │ │ │ + push {r2, r4, r5, r7} │ │ │ │ lsls r5, r0, #1 │ │ │ │ - ldrsb r4, [r2, r2] │ │ │ │ + ldrsb r4, [r3, r2] │ │ │ │ lsls r1, r1, #1 │ │ │ │ - push {r1, r3, r7} │ │ │ │ + push {r1, r4, r7} │ │ │ │ lsls r5, r0, #1 │ │ │ │ - ldrsb r6, [r1, r1] │ │ │ │ + ldrsb r6, [r2, r1] │ │ │ │ lsls r1, r1, #1 │ │ │ │ - ldrsb r0, [r7, r2] │ │ │ │ + ldrsb r0, [r0, r3] │ │ │ │ lsls r1, r1, #1 │ │ │ │ - strb r6, [r1, r7] │ │ │ │ + strb r6, [r2, r7] │ │ │ │ lsls r1, r1, #1 │ │ │ │ - cbz r6, 38ae90 │ │ │ │ + cbz r6, 38ae92 │ │ │ │ lsls r5, r0, #1 │ │ │ │ - strb r6, [r5, r6] │ │ │ │ + strb r6, [r6, r6] │ │ │ │ lsls r1, r1, #1 │ │ │ │ - cbz r6, 38ae90 │ │ │ │ + cbz r6, 38ae92 │ │ │ │ lsls r5, r0, #1 │ │ │ │ - strb r2, [r0, r6] │ │ │ │ + strb r2, [r1, r6] │ │ │ │ lsls r1, r1, #1 │ │ │ │ - cbz r2, 38ae8e │ │ │ │ + cbz r2, 38ae90 │ │ │ │ lsls r5, r0, #1 │ │ │ │ - strb r6, [r4, r5] │ │ │ │ + strb r6, [r5, r5] │ │ │ │ lsls r1, r1, #1 │ │ │ │ - cbz r6, 38ae8e │ │ │ │ + cbz r6, 38ae90 │ │ │ │ lsls r5, r0, #1 │ │ │ │ - strb r4, [r7, r4] │ │ │ │ + strb r4, [r0, r5] │ │ │ │ lsls r1, r1, #1 │ │ │ │ - cbz r4, 38ae8c │ │ │ │ + cbz r4, 38ae8e │ │ │ │ lsls r5, r0, #1 │ │ │ │ - strb r2, [r7, r3] │ │ │ │ + strb r2, [r0, r4] │ │ │ │ lsls r1, r1, #1 │ │ │ │ - strb r4, [r5, r5] │ │ │ │ + strb r4, [r6, r5] │ │ │ │ lsls r1, r1, #1 │ │ │ │ - strh r6, [r5, r6] │ │ │ │ + strh r6, [r6, r6] │ │ │ │ lsls r1, r1, #1 │ │ │ │ - cbz r4, 38ae78 │ │ │ │ + cbz r4, 38ae7a │ │ │ │ lsls r5, r0, #1 │ │ │ │ - strh r6, [r1, r6] │ │ │ │ + strh r6, [r2, r6] │ │ │ │ lsls r1, r1, #1 │ │ │ │ - cbz r6, 38ae78 │ │ │ │ + cbz r6, 38ae7a │ │ │ │ lsls r5, r0, #1 │ │ │ │ - strh r6, [r2, r4] │ │ │ │ - lsls r1, r1, #1 │ │ │ │ strh r6, [r3, r4] │ │ │ │ lsls r1, r1, #1 │ │ │ │ - cbz r6, 38ae68 │ │ │ │ + strh r6, [r4, r4] │ │ │ │ + lsls r1, r1, #1 │ │ │ │ + cbz r6, 38ae6a │ │ │ │ lsls r5, r0, #1 │ │ │ │ - strh r6, [r7, r3] │ │ │ │ + strh r6, [r0, r4] │ │ │ │ lsls r1, r1, #1 │ │ │ │ - sub sp, #472 @ 0x1d8 │ │ │ │ + sub sp, #504 @ 0x1f8 │ │ │ │ lsls r5, r0, #1 │ │ │ │ - strh r6, [r3, r3] │ │ │ │ + strh r6, [r4, r3] │ │ │ │ lsls r1, r1, #1 │ │ │ │ - sub sp, #344 @ 0x158 │ │ │ │ + sub sp, #376 @ 0x178 │ │ │ │ lsls r5, r0, #1 │ │ │ │ - strh r6, [r7, r2] │ │ │ │ + strh r6, [r0, r3] │ │ │ │ lsls r1, r1, #1 │ │ │ │ - sub sp, #216 @ 0xd8 │ │ │ │ + sub sp, #248 @ 0xf8 │ │ │ │ lsls r5, r0, #1 │ │ │ │ - strh r6, [r3, r2] │ │ │ │ + strh r6, [r4, r2] │ │ │ │ lsls r1, r1, #1 │ │ │ │ - sub sp, #88 @ 0x58 │ │ │ │ + sub sp, #120 @ 0x78 │ │ │ │ lsls r5, r0, #1 │ │ │ │ - strh r6, [r7, r1] │ │ │ │ + strh r6, [r0, r2] │ │ │ │ lsls r1, r1, #1 │ │ │ │ - add sp, #472 @ 0x1d8 │ │ │ │ + add sp, #504 @ 0x1f8 │ │ │ │ lsls r5, r0, #1 │ │ │ │ stmdb sp!, {r4, r5, r6, r7, r8, r9, sl, fp, lr} │ │ │ │ mov.w ip, #4096 @ 0x1000 │ │ │ │ vpush {d8-d15} │ │ │ │ sub.w ip, sp, ip │ │ │ │ str.w r0, [ip, #2776] @ 0xad8 │ │ │ │ ldr r5, [pc, #700] @ (38b160 ) │ │ │ │ @@ -1051173,49 +1051172,49 @@ │ │ │ │ nop │ │ │ │ nop.w │ │ │ │ ... │ │ │ │ subs r3, #98 @ 0x62 │ │ │ │ lsls r1, r2, #1 │ │ │ │ asrs r0, r7, #6 │ │ │ │ movs r0, r0 │ │ │ │ - add r6, pc, #984 @ (adr r6, 38b544 ) │ │ │ │ + add r6, pc, #1016 @ (adr r6, 38b564 ) │ │ │ │ lsls r3, r1, #1 │ │ │ │ - str r6, [r1, r3] │ │ │ │ + str r6, [r2, r3] │ │ │ │ lsls r1, r1, #1 │ │ │ │ - add r6, sp, #792 @ 0x318 │ │ │ │ + add r6, sp, #824 @ 0x338 │ │ │ │ lsls r5, r0, #1 │ │ │ │ subs r2, #212 @ 0xd4 │ │ │ │ lsls r1, r2, #1 │ │ │ │ - str r2, [r2, r1] │ │ │ │ + str r2, [r3, r1] │ │ │ │ lsls r1, r1, #1 │ │ │ │ - str r4, [r2, r3] │ │ │ │ + str r4, [r3, r3] │ │ │ │ lsls r1, r1, #1 │ │ │ │ - ldr r7, [pc, #280] @ (38b29c ) │ │ │ │ + ldr r7, [pc, #312] @ (38b2bc ) │ │ │ │ lsls r4, r1, #1 │ │ │ │ - ldr r7, [pc, #824] @ (38b4c0 ) │ │ │ │ + ldr r7, [pc, #856] @ (38b4e0 ) │ │ │ │ lsls r1, r1, #1 │ │ │ │ - add r5, sp, #792 @ 0x318 │ │ │ │ + add r5, sp, #824 @ 0x338 │ │ │ │ lsls r5, r0, #1 │ │ │ │ - ldr r7, [pc, #728] @ (38b468 ) │ │ │ │ + ldr r7, [pc, #760] @ (38b488 ) │ │ │ │ lsls r1, r1, #1 │ │ │ │ - add r5, sp, #696 @ 0x2b8 │ │ │ │ + add r5, sp, #728 @ 0x2d8 │ │ │ │ lsls r5, r0, #1 │ │ │ │ - ldr r7, [pc, #632] @ (38b410 ) │ │ │ │ + ldr r7, [pc, #664] @ (38b430 ) │ │ │ │ lsls r1, r1, #1 │ │ │ │ - add r5, sp, #600 @ 0x258 │ │ │ │ + add r5, sp, #632 @ 0x278 │ │ │ │ lsls r5, r0, #1 │ │ │ │ - ldr r7, [pc, #528] @ (38b3b0 ) │ │ │ │ + ldr r7, [pc, #560] @ (38b3d0 ) │ │ │ │ lsls r1, r1, #1 │ │ │ │ - add r5, sp, #496 @ 0x1f0 │ │ │ │ + add r5, sp, #528 @ 0x210 │ │ │ │ lsls r5, r0, #1 │ │ │ │ - ldr r7, [pc, #80] @ (38b1f8 ) │ │ │ │ + ldr r7, [pc, #112] @ (38b218 ) │ │ │ │ lsls r1, r1, #1 │ │ │ │ - ldr r6, [pc, #712] @ (38b474 ) │ │ │ │ + ldr r6, [pc, #744] @ (38b494 ) │ │ │ │ lsls r1, r1, #1 │ │ │ │ - add r4, sp, #680 @ 0x2a8 │ │ │ │ + add r4, sp, #712 @ 0x2c8 │ │ │ │ lsls r5, r0, #1 │ │ │ │ ldr r1, [sp, #32] │ │ │ │ mov r0, r4 │ │ │ │ ldr r3, [pc, #992] @ (38b598 ) │ │ │ │ movw r5, #2133 @ 0x855 │ │ │ │ ldr r6, [pc, #992] @ (38b59c ) │ │ │ │ ldr r2, [r1, #24] │ │ │ │ @@ -1051570,35 +1051569,35 @@ │ │ │ │ nop │ │ │ │ nop.w │ │ │ │ ... │ │ │ │ add r1, sp, #1008 @ 0x3f0 │ │ │ │ bcs.n 38b578 │ │ │ │ str r5, [r1, #36] @ 0x24 │ │ │ │ subs r7, #80 @ 0x50 │ │ │ │ - ldr r5, [pc, #280] @ (38b6b4 ) │ │ │ │ + ldr r5, [pc, #312] @ (38b6d4 ) │ │ │ │ lsls r4, r1, #1 │ │ │ │ - ldr r6, [pc, #72] @ (38b5e8 ) │ │ │ │ + ldr r6, [pc, #104] @ (38b608 ) │ │ │ │ lsls r1, r1, #1 │ │ │ │ - ldr r4, [pc, #464] @ (38b774 ) │ │ │ │ + ldr r4, [pc, #496] @ (38b794 ) │ │ │ │ lsls r1, r1, #1 │ │ │ │ - add r2, sp, #432 @ 0x1b0 │ │ │ │ + add r2, sp, #464 @ 0x1d0 │ │ │ │ lsls r5, r0, #1 │ │ │ │ - ldr r4, [pc, #280] @ (38b6c4 ) │ │ │ │ + ldr r4, [pc, #312] @ (38b6e4 ) │ │ │ │ lsls r1, r1, #1 │ │ │ │ - add r2, sp, #248 @ 0xf8 │ │ │ │ + add r2, sp, #280 @ 0x118 │ │ │ │ lsls r5, r0, #1 │ │ │ │ - ldr r4, [pc, #176] @ (38b664 ) │ │ │ │ + ldr r4, [pc, #208] @ (38b684 ) │ │ │ │ lsls r1, r1, #1 │ │ │ │ - add r2, sp, #144 @ 0x90 │ │ │ │ + add r2, sp, #176 @ 0xb0 │ │ │ │ lsls r5, r0, #1 │ │ │ │ - ldr r3, [pc, #128] @ (38b63c ) │ │ │ │ + ldr r3, [pc, #160] @ (38b65c ) │ │ │ │ lsls r4, r1, #1 │ │ │ │ - ldr r3, [pc, #928] @ (38b960 ) │ │ │ │ + ldr r3, [pc, #960] @ (38b980 ) │ │ │ │ lsls r1, r1, #1 │ │ │ │ - ldr r2, [pc, #344] @ (38b71c ) │ │ │ │ + ldr r2, [pc, #376] @ (38b73c ) │ │ │ │ lsls r4, r1, #1 │ │ │ │ subs r3, r2, #1 │ │ │ │ cmp r3, r6 │ │ │ │ ldr r3, [r5, #0] │ │ │ │ add.w r6, r6, #1 │ │ │ │ add r3, fp │ │ │ │ ite eq │ │ │ │ @@ -1051909,31 +1051908,31 @@ │ │ │ │ nop │ │ │ │ nop.w │ │ │ │ adds r3, #51 @ 0x33 │ │ │ │ adds r3, #51 @ 0x33 │ │ │ │ adds r3, #51 @ 0x33 │ │ │ │ subs r7, #243 @ 0xf3 │ │ │ │ ... │ │ │ │ - ldr r1, [pc, #272] @ (38ba7c ) │ │ │ │ + ldr r1, [pc, #304] @ (38ba9c ) │ │ │ │ lsls r1, r1, #1 │ │ │ │ - add r7, pc, #240 @ (adr r7, 38ba60 ) │ │ │ │ + add r7, pc, #272 @ (adr r7, 38ba80 ) │ │ │ │ lsls r5, r0, #1 │ │ │ │ - ldr r1, [pc, #0] @ (38b974 ) │ │ │ │ + ldr r1, [pc, #32] @ (38b994 ) │ │ │ │ lsls r1, r1, #1 │ │ │ │ - add r6, pc, #992 @ (adr r6, 38bd58 ) │ │ │ │ + add r7, pc, #0 @ (adr r7, 38b978 ) │ │ │ │ lsls r5, r0, #1 │ │ │ │ - ldr r0, [pc, #920] @ (38bd14 ) │ │ │ │ + ldr r0, [pc, #952] @ (38bd34 ) │ │ │ │ lsls r1, r1, #1 │ │ │ │ - add r6, pc, #888 @ (adr r6, 38bcf8 ) │ │ │ │ + add r6, pc, #920 @ (adr r6, 38bd18 ) │ │ │ │ lsls r5, r0, #1 │ │ │ │ - ldr r0, [pc, #560] @ (38bbb4 ) │ │ │ │ + ldr r0, [pc, #592] @ (38bbd4 ) │ │ │ │ lsls r1, r1, #1 │ │ │ │ - blxns r5 │ │ │ │ + blxns r6 │ │ │ │ lsls r1, r1, #1 │ │ │ │ - mov r2, lr │ │ │ │ + mov r2, pc │ │ │ │ lsls r4, r1, #1 │ │ │ │ ldrd r6, r8, [sp, #120] @ 0x78 │ │ │ │ ldr r2, [sp, #36] @ 0x24 │ │ │ │ ldr r3, [r2, #60] @ 0x3c │ │ │ │ cmp r3, #0 │ │ │ │ ble.w 38bb7c │ │ │ │ add r7, sp, #156 @ 0x9c │ │ │ │ @@ -1052217,31 +1052216,31 @@ │ │ │ │ ldr r0, [pc, #52] @ (38bd40 ) │ │ │ │ mov r1, fp │ │ │ │ add r0, pc │ │ │ │ bl 17e10 │ │ │ │ b.w 38b04c │ │ │ │ nop │ │ │ │ ... │ │ │ │ - add lr, ip │ │ │ │ + add lr, sp │ │ │ │ lsls r1, r1, #1 │ │ │ │ - add r2, pc, #888 @ (adr r2, 38c0a0 ) │ │ │ │ + add r2, pc, #920 @ (adr r2, 38c0c0 ) │ │ │ │ lsls r5, r0, #1 │ │ │ │ - add lr, r9 │ │ │ │ + add lr, sl │ │ │ │ lsls r1, r1, #1 │ │ │ │ - add r2, pc, #792 @ (adr r2, 38c048 ) │ │ │ │ + add r2, pc, #824 @ (adr r2, 38c068 ) │ │ │ │ lsls r5, r0, #1 │ │ │ │ - mvns r0, r1 │ │ │ │ + mvns r0, r2 │ │ │ │ lsls r1, r1, #1 │ │ │ │ - mvns r0, r1 │ │ │ │ + mvns r0, r2 │ │ │ │ lsls r1, r1, #1 │ │ │ │ - add r1, pc, #768 @ (adr r1, 38c03c ) │ │ │ │ + add r1, pc, #800 @ (adr r1, 38c05c ) │ │ │ │ lsls r5, r0, #1 │ │ │ │ - cmn r0, r6 │ │ │ │ + cmn r0, r7 │ │ │ │ lsls r1, r1, #1 │ │ │ │ - add r0, pc, #928 @ (adr r0, 38c0e4 ) │ │ │ │ + add r0, pc, #960 @ (adr r0, 38c104 ) │ │ │ │ lsls r5, r0, #1 │ │ │ │ ldr r0, [pc, #824] @ (38c080 ) │ │ │ │ movw r1, #2700 @ 0xa8c │ │ │ │ add r0, pc │ │ │ │ adds r0, #12 │ │ │ │ bl 17c90 │ │ │ │ ldr r0, [pc, #816] @ (38c084 ) │ │ │ │ @@ -1052524,71 +1052523,71 @@ │ │ │ │ mov.w r1, #4294967295 @ 0xffffffff │ │ │ │ add r0, pc │ │ │ │ bl 17e10 │ │ │ │ b.n 38c008 │ │ │ │ stc 0, cr10, [sp, #724] @ 0x2d4 │ │ │ │ stmia r6!, {r0, r1, r2, r4, r5, r6, r7} │ │ │ │ subs r6, #176 @ 0xb0 │ │ │ │ - cmp r6, r4 │ │ │ │ + cmp r6, r5 │ │ │ │ lsls r1, r1, #1 │ │ │ │ - add r0, pc, #632 @ (adr r0, 38c300 ) │ │ │ │ + add r0, pc, #664 @ (adr r0, 38c320 ) │ │ │ │ lsls r5, r0, #1 │ │ │ │ - tst r2, r3 │ │ │ │ + tst r2, r4 │ │ │ │ lsls r1, r1, #1 │ │ │ │ - adcs r4, r0 │ │ │ │ + adcs r4, r1 │ │ │ │ lsls r1, r1, #1 │ │ │ │ - ldr r7, [sp, #264] @ 0x108 │ │ │ │ + ldr r7, [sp, #296] @ 0x128 │ │ │ │ lsls r5, r0, #1 │ │ │ │ - lsrs r2, r7 │ │ │ │ + asrs r2, r0 │ │ │ │ lsls r1, r1, #1 │ │ │ │ - ldr r6, [sp, #992] @ 0x3e0 │ │ │ │ + ldr r7, [sp, #0] │ │ │ │ lsls r5, r0, #1 │ │ │ │ - lsrs r2, r3 │ │ │ │ + lsrs r2, r4 │ │ │ │ lsls r1, r1, #1 │ │ │ │ - ldr r6, [sp, #840] @ 0x348 │ │ │ │ + ldr r6, [sp, #872] @ 0x368 │ │ │ │ lsls r5, r0, #1 │ │ │ │ - lsls r6, r4 │ │ │ │ + lsls r6, r5 │ │ │ │ lsls r1, r1, #1 │ │ │ │ - ldr r6, [sp, #632] @ 0x278 │ │ │ │ + ldr r6, [sp, #664] @ 0x298 │ │ │ │ lsls r5, r0, #1 │ │ │ │ - lsls r2, r1 │ │ │ │ + lsls r2, r2 │ │ │ │ lsls r1, r1, #1 │ │ │ │ - ldr r6, [sp, #520] @ 0x208 │ │ │ │ + ldr r6, [sp, #552] @ 0x228 │ │ │ │ lsls r5, r0, #1 │ │ │ │ - eors r6, r5 │ │ │ │ + eors r6, r6 │ │ │ │ lsls r1, r1, #1 │ │ │ │ - ldr r6, [sp, #408] @ 0x198 │ │ │ │ + ldr r6, [sp, #440] @ 0x1b8 │ │ │ │ lsls r5, r0, #1 │ │ │ │ - eors r0, r2 │ │ │ │ + eors r0, r3 │ │ │ │ lsls r1, r1, #1 │ │ │ │ - ldr r6, [sp, #280] @ 0x118 │ │ │ │ + ldr r6, [sp, #312] @ 0x138 │ │ │ │ lsls r5, r0, #1 │ │ │ │ - ands r6, r2 │ │ │ │ + ands r6, r3 │ │ │ │ lsls r1, r1, #1 │ │ │ │ - ldr r6, [sp, #56] @ 0x38 │ │ │ │ + ldr r6, [sp, #88] @ 0x58 │ │ │ │ lsls r5, r0, #1 │ │ │ │ - subs r7, #252 @ 0xfc │ │ │ │ + ands r4, r0 │ │ │ │ lsls r1, r1, #1 │ │ │ │ - ldr r5, [sp, #968] @ 0x3c8 │ │ │ │ + ldr r5, [sp, #1000] @ 0x3e8 │ │ │ │ lsls r5, r0, #1 │ │ │ │ - subs r7, #220 @ 0xdc │ │ │ │ + subs r7, #228 @ 0xe4 │ │ │ │ lsls r1, r1, #1 │ │ │ │ - ldr r5, [sp, #840] @ 0x348 │ │ │ │ + ldr r5, [sp, #872] @ 0x368 │ │ │ │ lsls r5, r0, #1 │ │ │ │ - subs r7, #194 @ 0xc2 │ │ │ │ + subs r7, #202 @ 0xca │ │ │ │ lsls r1, r1, #1 │ │ │ │ - ldr r5, [sp, #736] @ 0x2e0 │ │ │ │ + ldr r5, [sp, #768] @ 0x300 │ │ │ │ lsls r5, r0, #1 │ │ │ │ - subs r7, #168 @ 0xa8 │ │ │ │ + subs r7, #176 @ 0xb0 │ │ │ │ lsls r1, r1, #1 │ │ │ │ - ldr r5, [sp, #632] @ 0x278 │ │ │ │ + ldr r5, [sp, #664] @ 0x298 │ │ │ │ lsls r5, r0, #1 │ │ │ │ - subs r7, #142 @ 0x8e │ │ │ │ + subs r7, #150 @ 0x96 │ │ │ │ lsls r1, r1, #1 │ │ │ │ - ldr r5, [sp, #528] @ 0x210 │ │ │ │ + ldr r5, [sp, #560] @ 0x230 │ │ │ │ lsls r5, r0, #1 │ │ │ │ ldr r3, [sp, #52] @ 0x34 │ │ │ │ ldr r0, [sp, #80] @ 0x50 │ │ │ │ ldr r1, [r3, #0] │ │ │ │ bl 5237e4 │ │ │ │ mov fp, r0 │ │ │ │ cmp r0, #1 │ │ │ │ @@ -1052767,55 +1052766,55 @@ │ │ │ │ bl 17c90 │ │ │ │ ldr r0, [pc, #92] @ (38c348 ) │ │ │ │ mov.w r1, #4294967295 @ 0xffffffff │ │ │ │ add r0, pc │ │ │ │ bl 17e10 │ │ │ │ b.n 38c236 │ │ │ │ nop │ │ │ │ - subs r6, #62 @ 0x3e │ │ │ │ + subs r6, #70 @ 0x46 │ │ │ │ lsls r1, r1, #1 │ │ │ │ - ldr r4, [sp, #216] @ 0xd8 │ │ │ │ + ldr r4, [sp, #248] @ 0xf8 │ │ │ │ lsls r5, r0, #1 │ │ │ │ - subs r6, #4 │ │ │ │ + subs r6, #12 │ │ │ │ lsls r1, r1, #1 │ │ │ │ - ldr r3, [sp, #1008] @ 0x3f0 │ │ │ │ + ldr r4, [sp, #16] │ │ │ │ lsls r5, r0, #1 │ │ │ │ - subs r5, #232 @ 0xe8 │ │ │ │ + subs r5, #240 @ 0xf0 │ │ │ │ lsls r1, r1, #1 │ │ │ │ - ldr r3, [sp, #896] @ 0x380 │ │ │ │ + ldr r3, [sp, #928] @ 0x3a0 │ │ │ │ lsls r5, r0, #1 │ │ │ │ - subs r5, #206 @ 0xce │ │ │ │ + subs r5, #214 @ 0xd6 │ │ │ │ lsls r1, r1, #1 │ │ │ │ - ldr r3, [sp, #784] @ 0x310 │ │ │ │ + ldr r3, [sp, #816] @ 0x330 │ │ │ │ lsls r5, r0, #1 │ │ │ │ - subs r5, #174 @ 0xae │ │ │ │ + subs r5, #182 @ 0xb6 │ │ │ │ lsls r1, r1, #1 │ │ │ │ - ldr r3, [sp, #656] @ 0x290 │ │ │ │ + ldr r3, [sp, #688] @ 0x2b0 │ │ │ │ lsls r5, r0, #1 │ │ │ │ - subs r5, #148 @ 0x94 │ │ │ │ + subs r5, #156 @ 0x9c │ │ │ │ lsls r1, r1, #1 │ │ │ │ - ldr r3, [sp, #552] @ 0x228 │ │ │ │ + ldr r3, [sp, #584] @ 0x248 │ │ │ │ lsls r5, r0, #1 │ │ │ │ - subs r5, #84 @ 0x54 │ │ │ │ + subs r5, #92 @ 0x5c │ │ │ │ lsls r1, r1, #1 │ │ │ │ - subs r5, #100 @ 0x64 │ │ │ │ + subs r5, #108 @ 0x6c │ │ │ │ lsls r1, r1, #1 │ │ │ │ - ldr r3, [sp, #360] @ 0x168 │ │ │ │ + ldr r3, [sp, #392] @ 0x188 │ │ │ │ lsls r5, r0, #1 │ │ │ │ - subs r5, #74 @ 0x4a │ │ │ │ + subs r5, #82 @ 0x52 │ │ │ │ lsls r1, r1, #1 │ │ │ │ - ldr r3, [sp, #256] @ 0x100 │ │ │ │ + ldr r3, [sp, #288] @ 0x120 │ │ │ │ lsls r5, r0, #1 │ │ │ │ - subs r5, #44 @ 0x2c │ │ │ │ + subs r5, #52 @ 0x34 │ │ │ │ lsls r1, r1, #1 │ │ │ │ - ldr r3, [sp, #136] @ 0x88 │ │ │ │ + ldr r3, [sp, #168] @ 0xa8 │ │ │ │ lsls r5, r0, #1 │ │ │ │ - subs r5, #16 │ │ │ │ + subs r5, #24 │ │ │ │ lsls r1, r1, #1 │ │ │ │ - ldr r3, [sp, #24] │ │ │ │ + ldr r3, [sp, #56] @ 0x38 │ │ │ │ lsls r5, r0, #1 │ │ │ │ stmdb sp!, {r4, r5, r6, r7, r8, r9, sl, fp, lr} │ │ │ │ mov.w ip, #4096 @ 0x1000 │ │ │ │ vpush {d8-d9} │ │ │ │ sub.w ip, sp, ip │ │ │ │ str.w r0, [ip, #3784] @ 0xec8 │ │ │ │ sub sp, #260 @ 0x104 │ │ │ │ @@ -1053156,51 +1053155,51 @@ │ │ │ │ ... │ │ │ │ movs r6, #158 @ 0x9e │ │ │ │ lsls r1, r2, #1 │ │ │ │ asrs r0, r7, #6 │ │ │ │ movs r0, r0 │ │ │ │ movs r6, #134 @ 0x86 │ │ │ │ lsls r1, r2, #1 │ │ │ │ - subs r4, #82 @ 0x52 │ │ │ │ + subs r4, #90 @ 0x5a │ │ │ │ lsls r1, r1, #1 │ │ │ │ - ldr r2, [sp, #296] @ 0x128 │ │ │ │ + ldr r2, [sp, #328] @ 0x148 │ │ │ │ lsls r5, r0, #1 │ │ │ │ movs r6, #82 @ 0x52 │ │ │ │ lsls r1, r2, #1 │ │ │ │ - subs r3, #200 @ 0xc8 │ │ │ │ + subs r3, #208 @ 0xd0 │ │ │ │ lsls r1, r1, #1 │ │ │ │ - subs r2, #118 @ 0x76 │ │ │ │ + subs r2, #126 @ 0x7e │ │ │ │ lsls r1, r1, #1 │ │ │ │ - ldr r0, [sp, #440] @ 0x1b8 │ │ │ │ + ldr r0, [sp, #472] @ 0x1d8 │ │ │ │ lsls r5, r0, #1 │ │ │ │ - subs r2, #78 @ 0x4e │ │ │ │ + subs r2, #86 @ 0x56 │ │ │ │ lsls r1, r1, #1 │ │ │ │ - ldr r0, [sp, #280] @ 0x118 │ │ │ │ + ldr r0, [sp, #312] @ 0x138 │ │ │ │ lsls r5, r0, #1 │ │ │ │ - str r4, [r1, #96] @ 0x60 │ │ │ │ + str r4, [r2, #96] @ 0x60 │ │ │ │ lsls r5, r0, #1 │ │ │ │ - subs r1, #224 @ 0xe0 │ │ │ │ + subs r1, #232 @ 0xe8 │ │ │ │ lsls r1, r1, #1 │ │ │ │ - str r6, [r6, #84] @ 0x54 │ │ │ │ + str r6, [r7, #84] @ 0x54 │ │ │ │ lsls r5, r0, #1 │ │ │ │ - subs r1, #102 @ 0x66 │ │ │ │ + subs r1, #110 @ 0x6e │ │ │ │ lsls r1, r1, #1 │ │ │ │ - str r7, [sp, #376] @ 0x178 │ │ │ │ + str r7, [sp, #408] @ 0x198 │ │ │ │ lsls r5, r0, #1 │ │ │ │ - subs r1, #78 @ 0x4e │ │ │ │ + subs r1, #86 @ 0x56 │ │ │ │ lsls r1, r1, #1 │ │ │ │ - str r7, [sp, #280] @ 0x118 │ │ │ │ + str r7, [sp, #312] @ 0x138 │ │ │ │ lsls r5, r0, #1 │ │ │ │ - subs r1, #36 @ 0x24 │ │ │ │ + subs r1, #44 @ 0x2c │ │ │ │ lsls r1, r1, #1 │ │ │ │ - str r7, [sp, #112] @ 0x70 │ │ │ │ + str r7, [sp, #144] @ 0x90 │ │ │ │ lsls r5, r0, #1 │ │ │ │ - subs r1, #10 │ │ │ │ + subs r1, #18 │ │ │ │ lsls r1, r1, #1 │ │ │ │ - str r7, [sp, #8] │ │ │ │ + str r7, [sp, #40] @ 0x28 │ │ │ │ lsls r5, r0, #1 │ │ │ │ ldr r5, [sp, #148] @ 0x94 │ │ │ │ cmp r5, #0 │ │ │ │ beq.w 38cbd8 │ │ │ │ ldr r3, [sp, #100] @ 0x64 │ │ │ │ movs r6, #0 │ │ │ │ ldr r7, [sp, #96] @ 0x60 │ │ │ │ @@ -1053947,73 +1053946,73 @@ │ │ │ │ movs r0, r0 │ │ │ │ asrs r4, r6, #32 │ │ │ │ movs r0, r0 │ │ │ │ lsrs r0, r3, #12 │ │ │ │ movs r0, r0 │ │ │ │ lsrs r0, r5, #18 │ │ │ │ movs r0, r0 │ │ │ │ - adds r7, #106 @ 0x6a │ │ │ │ + adds r7, #114 @ 0x72 │ │ │ │ lsls r1, r1, #1 │ │ │ │ - str r5, [sp, #384] @ 0x180 │ │ │ │ + str r5, [sp, #416] @ 0x1a0 │ │ │ │ lsls r5, r0, #1 │ │ │ │ - adds r7, #78 @ 0x4e │ │ │ │ + adds r7, #86 @ 0x56 │ │ │ │ lsls r1, r1, #1 │ │ │ │ - str r5, [sp, #272] @ 0x110 │ │ │ │ + str r5, [sp, #304] @ 0x130 │ │ │ │ lsls r5, r0, #1 │ │ │ │ - adds r6, #214 @ 0xd6 │ │ │ │ + adds r6, #222 @ 0xde │ │ │ │ lsls r1, r1, #1 │ │ │ │ - adds r6, #158 @ 0x9e │ │ │ │ + adds r6, #166 @ 0xa6 │ │ │ │ lsls r1, r1, #1 │ │ │ │ - str r4, [sp, #592] @ 0x250 │ │ │ │ + str r4, [sp, #624] @ 0x270 │ │ │ │ lsls r5, r0, #1 │ │ │ │ - adds r6, #126 @ 0x7e │ │ │ │ + adds r6, #134 @ 0x86 │ │ │ │ lsls r1, r1, #1 │ │ │ │ - str r4, [sp, #464] @ 0x1d0 │ │ │ │ + str r4, [sp, #496] @ 0x1f0 │ │ │ │ lsls r5, r0, #1 │ │ │ │ - add r2, pc, #112 @ (adr r2, 38cf78 ) │ │ │ │ + add r2, pc, #144 @ (adr r2, 38cf98 ) │ │ │ │ lsls r6, r0, #1 │ │ │ │ - adds r4, #230 @ 0xe6 │ │ │ │ + adds r4, #238 @ 0xee │ │ │ │ lsls r1, r1, #1 │ │ │ │ - str r2, [sp, #888] @ 0x378 │ │ │ │ + str r2, [sp, #920] @ 0x398 │ │ │ │ lsls r5, r0, #1 │ │ │ │ - adds r4, #162 @ 0xa2 │ │ │ │ + adds r4, #170 @ 0xaa │ │ │ │ lsls r1, r1, #1 │ │ │ │ - adds r4, #108 @ 0x6c │ │ │ │ + adds r4, #116 @ 0x74 │ │ │ │ lsls r1, r1, #1 │ │ │ │ - str r2, [sp, #400] @ 0x190 │ │ │ │ + str r2, [sp, #432] @ 0x1b0 │ │ │ │ lsls r5, r0, #1 │ │ │ │ - adds r4, #80 @ 0x50 │ │ │ │ + adds r4, #88 @ 0x58 │ │ │ │ lsls r1, r1, #1 │ │ │ │ - str r2, [sp, #288] @ 0x120 │ │ │ │ + str r2, [sp, #320] @ 0x140 │ │ │ │ lsls r5, r0, #1 │ │ │ │ - adds r4, #46 @ 0x2e │ │ │ │ + adds r4, #54 @ 0x36 │ │ │ │ lsls r1, r1, #1 │ │ │ │ - str r2, [sp, #152] @ 0x98 │ │ │ │ + str r2, [sp, #184] @ 0xb8 │ │ │ │ lsls r5, r0, #1 │ │ │ │ - adds r3, #178 @ 0xb2 │ │ │ │ + adds r3, #186 @ 0xba │ │ │ │ lsls r1, r1, #1 │ │ │ │ - adds r4, #100 @ 0x64 │ │ │ │ + adds r4, #108 @ 0x6c │ │ │ │ lsls r1, r1, #1 │ │ │ │ - adds r3, #154 @ 0x9a │ │ │ │ + adds r3, #162 @ 0xa2 │ │ │ │ lsls r1, r1, #1 │ │ │ │ - str r1, [sp, #584] @ 0x248 │ │ │ │ + str r1, [sp, #616] @ 0x268 │ │ │ │ lsls r5, r0, #1 │ │ │ │ - adds r3, #108 @ 0x6c │ │ │ │ + adds r3, #116 @ 0x74 │ │ │ │ lsls r1, r1, #1 │ │ │ │ - str r1, [sp, #400] @ 0x190 │ │ │ │ + str r1, [sp, #432] @ 0x1b0 │ │ │ │ lsls r5, r0, #1 │ │ │ │ - adds r3, #70 @ 0x46 │ │ │ │ + adds r3, #78 @ 0x4e │ │ │ │ lsls r1, r1, #1 │ │ │ │ - adds r3, #216 @ 0xd8 │ │ │ │ + adds r3, #224 @ 0xe0 │ │ │ │ lsls r1, r1, #1 │ │ │ │ - adds r2, #182 @ 0xb6 │ │ │ │ + adds r2, #190 @ 0xbe │ │ │ │ lsls r1, r1, #1 │ │ │ │ - adds r3, #136 @ 0x88 │ │ │ │ + adds r3, #144 @ 0x90 │ │ │ │ lsls r1, r1, #1 │ │ │ │ - ldr r3, [pc, #656] @ (38d1e8 ) │ │ │ │ + ldr r3, [pc, #688] @ (38d208 ) │ │ │ │ lsls r5, r0, #1 │ │ │ │ ldr r0, [sp, #56] @ 0x38 │ │ │ │ movw r8, #1474 @ 0x5c2 │ │ │ │ bl 5253b4 │ │ │ │ ldr.w r3, [pc, #1440] @ 38d504 │ │ │ │ movs r2, #4 │ │ │ │ mov r1, r9 │ │ │ │ @@ -1054524,67 +1054523,67 @@ │ │ │ │ add r0, pc │ │ │ │ adds r0, #12 │ │ │ │ bl 17c90 │ │ │ │ ldr r0, [pc, #108] @ (38d56c ) │ │ │ │ add r0, pc │ │ │ │ b.n 38d20c │ │ │ │ nop │ │ │ │ - adds r0, #106 @ 0x6a │ │ │ │ + adds r0, #114 @ 0x72 │ │ │ │ lsls r1, r1, #1 │ │ │ │ - cmp r7, #68 @ 0x44 │ │ │ │ + cmp r7, #76 @ 0x4c │ │ │ │ lsls r1, r1, #1 │ │ │ │ - ldrh r2, [r7, #40] @ 0x28 │ │ │ │ + ldrh r2, [r0, #42] @ 0x2a │ │ │ │ lsls r5, r0, #1 │ │ │ │ - cmp r7, #24 │ │ │ │ + cmp r7, #32 │ │ │ │ lsls r1, r1, #1 │ │ │ │ - ldrh r6, [r1, #40] @ 0x28 │ │ │ │ + ldrh r6, [r2, #40] @ 0x28 │ │ │ │ lsls r5, r0, #1 │ │ │ │ - cmp r5, #240 @ 0xf0 │ │ │ │ + cmp r5, #248 @ 0xf8 │ │ │ │ lsls r1, r1, #1 │ │ │ │ - ldrh r2, [r5, #30] │ │ │ │ + ldrh r2, [r6, #30] │ │ │ │ lsls r5, r0, #1 │ │ │ │ - cmp r4, #128 @ 0x80 │ │ │ │ + cmp r4, #136 @ 0x88 │ │ │ │ lsls r1, r1, #1 │ │ │ │ - cmp r4, #74 @ 0x4a │ │ │ │ + cmp r4, #82 @ 0x52 │ │ │ │ lsls r1, r1, #1 │ │ │ │ - cmp r4, #16 │ │ │ │ + cmp r4, #24 │ │ │ │ lsls r1, r1, #1 │ │ │ │ - ldrh r0, [r1, #16] │ │ │ │ + ldrh r0, [r2, #16] │ │ │ │ lsls r5, r0, #1 │ │ │ │ - cmp r3, #242 @ 0xf2 │ │ │ │ + cmp r3, #250 @ 0xfa │ │ │ │ lsls r1, r1, #1 │ │ │ │ - ldrh r2, [r5, #14] │ │ │ │ + ldrh r2, [r6, #14] │ │ │ │ lsls r5, r0, #1 │ │ │ │ - cmp r3, #192 @ 0xc0 │ │ │ │ + cmp r3, #200 @ 0xc8 │ │ │ │ lsls r1, r1, #1 │ │ │ │ - ldrh r0, [r7, #12] │ │ │ │ + ldrh r0, [r0, #14] │ │ │ │ lsls r5, r0, #1 │ │ │ │ - cmp r3, #156 @ 0x9c │ │ │ │ + cmp r3, #164 @ 0xa4 │ │ │ │ lsls r1, r1, #1 │ │ │ │ - ldrh r4, [r2, #12] │ │ │ │ + ldrh r4, [r3, #12] │ │ │ │ lsls r5, r0, #1 │ │ │ │ - cmp r3, #110 @ 0x6e │ │ │ │ + cmp r3, #118 @ 0x76 │ │ │ │ lsls r1, r1, #1 │ │ │ │ - ldrh r4, [r4, #10] │ │ │ │ + ldrh r4, [r5, #10] │ │ │ │ lsls r5, r0, #1 │ │ │ │ - cmp r3, #72 @ 0x48 │ │ │ │ + cmp r3, #80 @ 0x50 │ │ │ │ lsls r1, r1, #1 │ │ │ │ - cmp r4, #66 @ 0x42 │ │ │ │ + cmp r4, #74 @ 0x4a │ │ │ │ lsls r1, r1, #1 │ │ │ │ - cmp r3, #48 @ 0x30 │ │ │ │ + cmp r3, #56 @ 0x38 │ │ │ │ lsls r1, r1, #1 │ │ │ │ - ldrh r2, [r5, #8] │ │ │ │ + ldrh r2, [r6, #8] │ │ │ │ lsls r5, r0, #1 │ │ │ │ - cmp r3, #26 │ │ │ │ + cmp r3, #34 @ 0x22 │ │ │ │ lsls r1, r1, #1 │ │ │ │ - ldrh r0, [r2, #8] │ │ │ │ + ldrh r0, [r3, #8] │ │ │ │ lsls r5, r0, #1 │ │ │ │ - cmp r2, #252 @ 0xfc │ │ │ │ + cmp r3, #4 │ │ │ │ lsls r1, r1, #1 │ │ │ │ - ldrh r6, [r6, #6] │ │ │ │ + ldrh r6, [r7, #6] │ │ │ │ lsls r5, r0, #1 │ │ │ │ stmdb sp!, {r4, r5, r6, r7, r8, r9, sl, fp, lr} │ │ │ │ mov.w ip, #4096 @ 0x1000 │ │ │ │ sub.w ip, sp, ip │ │ │ │ str.w r0, [ip, #4040] @ 0xfc8 │ │ │ │ ldr r4, [r1, #0] │ │ │ │ sub sp, #20 │ │ │ │ @@ -1054776,19 +1054775,19 @@ │ │ │ │ bl 14fdc │ │ │ │ movs r3, #0 │ │ │ │ strd r3, r3, [r4] │ │ │ │ str r3, [r4, #8] │ │ │ │ add sp, #20 │ │ │ │ ldmia.w sp!, {r4, r5, r6, r7, r8, r9, sl, fp, pc} │ │ │ │ nop │ │ │ │ - cmp r2, #54 @ 0x36 │ │ │ │ + cmp r2, #62 @ 0x3e │ │ │ │ lsls r1, r1, #1 │ │ │ │ - cmp r2, #52 @ 0x34 │ │ │ │ + cmp r2, #60 @ 0x3c │ │ │ │ lsls r1, r1, #1 │ │ │ │ - cmp r0, #76 @ 0x4c │ │ │ │ + cmp r0, #84 @ 0x54 │ │ │ │ lsls r1, r1, #1 │ │ │ │ push {r4, r5, r6, lr} │ │ │ │ mov.w ip, #4096 @ 0x1000 │ │ │ │ sub.w ip, sp, ip │ │ │ │ str.w r0, [ip, #4064] @ 0xfe0 │ │ │ │ ldr r2, [pc, #176] @ (38d870 ) │ │ │ │ sub sp, #16 │ │ │ │ @@ -1054862,19 +1054861,19 @@ │ │ │ │ pop {r4, r5, r6, pc} │ │ │ │ blx 1172c <__stack_chk_fail@plt> │ │ │ │ nop │ │ │ │ asrs r6, r0, #9 │ │ │ │ lsls r1, r2, #1 │ │ │ │ asrs r0, r7, #6 │ │ │ │ movs r0, r0 │ │ │ │ - movs r7, #200 @ 0xc8 │ │ │ │ + movs r7, #208 @ 0xd0 │ │ │ │ lsls r1, r1, #1 │ │ │ │ - movs r7, #200 @ 0xc8 │ │ │ │ + movs r7, #208 @ 0xd0 │ │ │ │ lsls r1, r1, #1 │ │ │ │ - strh r6, [r0, #46] @ 0x2e │ │ │ │ + strh r6, [r1, #46] @ 0x2e │ │ │ │ lsls r5, r0, #1 │ │ │ │ asrs r0, r7, #6 │ │ │ │ lsls r1, r2, #1 │ │ │ │ push {r4, lr} │ │ │ │ mov.w ip, #4096 @ 0x1000 │ │ │ │ sub.w ip, sp, ip │ │ │ │ str.w r0, [ip, #4080] @ 0xff0 │ │ │ │ @@ -1055176,21 +1055175,21 @@ │ │ │ │ b.n 38dc8a │ │ │ │ nop.w │ │ │ │ ... │ │ │ │ asrs r6, r4, #4 │ │ │ │ lsls r1, r2, #1 │ │ │ │ asrs r0, r7, #6 │ │ │ │ movs r0, r0 │ │ │ │ - movs r6, #192 @ 0xc0 │ │ │ │ + movs r6, #200 @ 0xc8 │ │ │ │ lsls r1, r1, #1 │ │ │ │ - movs r6, #36 @ 0x24 │ │ │ │ + movs r6, #44 @ 0x2c │ │ │ │ lsls r1, r1, #1 │ │ │ │ - movs r4, #80 @ 0x50 │ │ │ │ + movs r4, #88 @ 0x58 │ │ │ │ lsls r1, r1, #1 │ │ │ │ - movs r4, #42 @ 0x2a │ │ │ │ + movs r4, #50 @ 0x32 │ │ │ │ lsls r1, r1, #1 │ │ │ │ str.w r9, [r0, #8] │ │ │ │ movs r6, #0 │ │ │ │ str.w r8, [r0, #28] │ │ │ │ str r6, [r0, #4] │ │ │ │ str r6, [r0, #24] │ │ │ │ mov r0, sl │ │ │ │ @@ -1055862,107 +1055861,107 @@ │ │ │ │ bl 17c90 │ │ │ │ ldr r0, [pc, #196] @ (38e3ec ) │ │ │ │ mov.w r1, #4294967295 @ 0xffffffff │ │ │ │ add r0, pc │ │ │ │ bl 17e10 │ │ │ │ b.n 38dcea │ │ │ │ nop │ │ │ │ - movs r3, #58 @ 0x3a │ │ │ │ + movs r3, #66 @ 0x42 │ │ │ │ lsls r1, r1, #1 │ │ │ │ - strh r6, [r5, #8] │ │ │ │ + strh r6, [r6, #8] │ │ │ │ lsls r5, r0, #1 │ │ │ │ - movs r3, #28 │ │ │ │ + movs r3, #36 @ 0x24 │ │ │ │ lsls r1, r1, #1 │ │ │ │ - strh r0, [r2, #8] │ │ │ │ + strh r0, [r3, #8] │ │ │ │ lsls r5, r0, #1 │ │ │ │ lsrs r6, r2, #20 │ │ │ │ lsls r1, r2, #1 │ │ │ │ asrs r0, r7, #6 │ │ │ │ movs r0, r0 │ │ │ │ - movs r2, #180 @ 0xb4 │ │ │ │ + movs r2, #188 @ 0xbc │ │ │ │ lsls r1, r1, #1 │ │ │ │ - strh r2, [r6, #4] │ │ │ │ + strh r2, [r7, #4] │ │ │ │ lsls r5, r0, #1 │ │ │ │ - movs r2, #38 @ 0x26 │ │ │ │ + movs r2, #46 @ 0x2e │ │ │ │ lsls r1, r1, #1 │ │ │ │ - movs r1, #240 @ 0xf0 │ │ │ │ + movs r1, #248 @ 0xf8 │ │ │ │ lsls r1, r1, #1 │ │ │ │ - ldrb r4, [r4, #31] │ │ │ │ + ldrb r4, [r5, #31] │ │ │ │ lsls r5, r0, #1 │ │ │ │ - movs r1, #210 @ 0xd2 │ │ │ │ + movs r1, #218 @ 0xda │ │ │ │ lsls r1, r1, #1 │ │ │ │ - ldrb r6, [r0, #31] │ │ │ │ + ldrb r6, [r1, #31] │ │ │ │ lsls r5, r0, #1 │ │ │ │ - movs r1, #180 @ 0xb4 │ │ │ │ + movs r1, #188 @ 0xbc │ │ │ │ lsls r1, r1, #1 │ │ │ │ - ldrb r0, [r5, #30] │ │ │ │ + ldrb r0, [r6, #30] │ │ │ │ lsls r5, r0, #1 │ │ │ │ - movs r0, #36 @ 0x24 │ │ │ │ + movs r0, #44 @ 0x2c │ │ │ │ lsls r1, r1, #1 │ │ │ │ - subs r4, r7, #1 │ │ │ │ + subs r4, r0, #2 │ │ │ │ lsls r1, r1, #1 │ │ │ │ - ldrb r2, [r6, #17] │ │ │ │ + ldrb r2, [r7, #17] │ │ │ │ lsls r5, r0, #1 │ │ │ │ - subs r0, r4, #1 │ │ │ │ + subs r0, r5, #1 │ │ │ │ lsls r1, r1, #1 │ │ │ │ - ldrb r6, [r2, #17] │ │ │ │ + ldrb r6, [r3, #17] │ │ │ │ lsls r5, r0, #1 │ │ │ │ - subs r2, r0, #1 │ │ │ │ + subs r2, r1, #1 │ │ │ │ lsls r1, r1, #1 │ │ │ │ - ldrb r0, [r7, #16] │ │ │ │ + ldrb r0, [r0, #17] │ │ │ │ lsls r5, r0, #1 │ │ │ │ - subs r0, r5, #0 │ │ │ │ + subs r0, r6, #0 │ │ │ │ lsls r1, r1, #1 │ │ │ │ - ldrb r6, [r3, #16] │ │ │ │ + ldrb r6, [r4, #16] │ │ │ │ lsls r5, r0, #1 │ │ │ │ - subs r6, r1, #0 │ │ │ │ + subs r6, r2, #0 │ │ │ │ lsls r1, r1, #1 │ │ │ │ - ldrb r4, [r0, #16] │ │ │ │ + ldrb r4, [r1, #16] │ │ │ │ lsls r5, r0, #1 │ │ │ │ - adds r2, r6, #7 │ │ │ │ + adds r2, r7, #7 │ │ │ │ lsls r1, r1, #1 │ │ │ │ - ldrb r0, [r5, #15] │ │ │ │ + ldrb r0, [r6, #15] │ │ │ │ lsls r5, r0, #1 │ │ │ │ - adds r0, r2, #7 │ │ │ │ + adds r0, r3, #7 │ │ │ │ lsls r1, r1, #1 │ │ │ │ - ldrb r6, [r0, #15] │ │ │ │ + ldrb r6, [r1, #15] │ │ │ │ lsls r5, r0, #1 │ │ │ │ - adds r0, r1, #6 │ │ │ │ + adds r0, r2, #6 │ │ │ │ lsls r1, r1, #1 │ │ │ │ - adds r6, r1, #6 │ │ │ │ + adds r6, r2, #6 │ │ │ │ lsls r1, r1, #1 │ │ │ │ - ldrb r4, [r0, #14] │ │ │ │ + ldrb r4, [r1, #14] │ │ │ │ lsls r5, r0, #1 │ │ │ │ - adds r4, r6, #5 │ │ │ │ + adds r4, r7, #5 │ │ │ │ lsls r1, r1, #1 │ │ │ │ - ldrb r2, [r5, #13] │ │ │ │ + ldrb r2, [r6, #13] │ │ │ │ lsls r5, r0, #1 │ │ │ │ - adds r2, r3, #5 │ │ │ │ + adds r2, r4, #5 │ │ │ │ lsls r1, r1, #1 │ │ │ │ - ldrb r0, [r2, #13] │ │ │ │ + ldrb r0, [r3, #13] │ │ │ │ lsls r5, r0, #1 │ │ │ │ - adds r6, r7, #4 │ │ │ │ + adds r6, r0, #5 │ │ │ │ lsls r1, r1, #1 │ │ │ │ - ldrb r4, [r6, #12] │ │ │ │ + ldrb r4, [r7, #12] │ │ │ │ lsls r5, r0, #1 │ │ │ │ - adds r2, r4, #4 │ │ │ │ + adds r2, r5, #4 │ │ │ │ lsls r1, r1, #1 │ │ │ │ - ldrb r0, [r3, #12] │ │ │ │ + ldrb r0, [r4, #12] │ │ │ │ lsls r5, r0, #1 │ │ │ │ - adds r0, r1, #4 │ │ │ │ + adds r0, r2, #4 │ │ │ │ lsls r1, r1, #1 │ │ │ │ - ldrb r6, [r7, #11] │ │ │ │ + ldrb r6, [r0, #12] │ │ │ │ lsls r5, r0, #1 │ │ │ │ - adds r6, r5, #3 │ │ │ │ + adds r6, r6, #3 │ │ │ │ lsls r1, r1, #1 │ │ │ │ - ldrb r4, [r4, #11] │ │ │ │ + ldrb r4, [r5, #11] │ │ │ │ lsls r5, r0, #1 │ │ │ │ - adds r4, r2, #3 │ │ │ │ + adds r4, r3, #3 │ │ │ │ lsls r1, r1, #1 │ │ │ │ - ldrb r2, [r1, #11] │ │ │ │ + ldrb r2, [r2, #11] │ │ │ │ lsls r5, r0, #1 │ │ │ │ stmdb sp!, {r4, r5, r6, r7, r8, r9, sl, fp, lr} │ │ │ │ mov.w ip, #4096 @ 0x1000 │ │ │ │ vpush {d8-d10} │ │ │ │ sub.w ip, sp, ip │ │ │ │ str.w r0, [ip, #3880] @ 0xf28 │ │ │ │ mov r4, r2 │ │ │ │ @@ -1056740,71 +1056739,71 @@ │ │ │ │ blx 1172c <__stack_chk_fail@plt> │ │ │ │ lsls r4, r7, #23 │ │ │ │ lsls r1, r2, #1 │ │ │ │ asrs r0, r7, #6 │ │ │ │ movs r0, r0 │ │ │ │ lsls r6, r6, #22 │ │ │ │ lsls r1, r2, #1 │ │ │ │ + subs r4, r2, r4 │ │ │ │ + lsls r1, r1, #1 │ │ │ │ subs r4, r1, r4 │ │ │ │ lsls r1, r1, #1 │ │ │ │ subs r4, r0, r4 │ │ │ │ lsls r1, r1, #1 │ │ │ │ - subs r4, r7, r3 │ │ │ │ - lsls r1, r1, #1 │ │ │ │ - adds r0, r3, r0 │ │ │ │ + adds r0, r4, r0 │ │ │ │ lsls r1, r1, #1 │ │ │ │ - asrs r2, r0, #31 │ │ │ │ + asrs r2, r1, #31 │ │ │ │ lsls r1, r1, #1 │ │ │ │ - strb r0, [r7, #22] │ │ │ │ + strb r0, [r0, #23] │ │ │ │ lsls r5, r0, #1 │ │ │ │ - asrs r6, r4, #30 │ │ │ │ + asrs r6, r5, #30 │ │ │ │ lsls r1, r1, #1 │ │ │ │ - strb r4, [r3, #22] │ │ │ │ + strb r4, [r4, #22] │ │ │ │ lsls r5, r0, #1 │ │ │ │ - asrs r2, r1, #30 │ │ │ │ + asrs r2, r2, #30 │ │ │ │ lsls r1, r1, #1 │ │ │ │ - strb r0, [r0, #22] │ │ │ │ + strb r0, [r1, #22] │ │ │ │ lsls r5, r0, #1 │ │ │ │ - asrs r6, r0, #23 │ │ │ │ + asrs r6, r1, #23 │ │ │ │ lsls r1, r1, #1 │ │ │ │ - asrs r0, r2, #22 │ │ │ │ + asrs r0, r3, #22 │ │ │ │ lsls r1, r1, #1 │ │ │ │ - strb r0, [r1, #14] │ │ │ │ + strb r0, [r2, #14] │ │ │ │ lsls r5, r0, #1 │ │ │ │ - asrs r6, r2, #19 │ │ │ │ + asrs r6, r3, #19 │ │ │ │ lsls r1, r1, #1 │ │ │ │ - strb r6, [r1, #11] │ │ │ │ + strb r6, [r2, #11] │ │ │ │ lsls r5, r0, #1 │ │ │ │ - asrs r4, r4, #18 │ │ │ │ + asrs r4, r5, #18 │ │ │ │ lsls r1, r1, #1 │ │ │ │ - strb r4, [r3, #10] │ │ │ │ + strb r4, [r4, #10] │ │ │ │ lsls r5, r0, #1 │ │ │ │ - asrs r0, r1, #18 │ │ │ │ + asrs r0, r2, #18 │ │ │ │ lsls r1, r1, #1 │ │ │ │ - strb r0, [r0, #10] │ │ │ │ + strb r0, [r1, #10] │ │ │ │ lsls r5, r0, #1 │ │ │ │ - asrs r4, r0, #17 │ │ │ │ + asrs r4, r1, #17 │ │ │ │ lsls r1, r1, #1 │ │ │ │ - strb r2, [r7, #8] │ │ │ │ + strb r2, [r0, #9] │ │ │ │ lsls r5, r0, #1 │ │ │ │ - asrs r4, r2, #16 │ │ │ │ + asrs r4, r3, #16 │ │ │ │ lsls r1, r1, #1 │ │ │ │ - strb r2, [r1, #8] │ │ │ │ + strb r2, [r2, #8] │ │ │ │ lsls r5, r0, #1 │ │ │ │ - asrs r6, r5, #15 │ │ │ │ + asrs r6, r6, #15 │ │ │ │ lsls r1, r1, #1 │ │ │ │ - strb r4, [r5, #7] │ │ │ │ + strb r4, [r6, #7] │ │ │ │ lsls r5, r0, #1 │ │ │ │ - asrs r6, r6, #14 │ │ │ │ + asrs r6, r7, #14 │ │ │ │ lsls r1, r1, #1 │ │ │ │ - strb r4, [r5, #6] │ │ │ │ + strb r4, [r6, #6] │ │ │ │ lsls r5, r0, #1 │ │ │ │ - asrs r6, r2, #14 │ │ │ │ + asrs r6, r3, #14 │ │ │ │ lsls r1, r1, #1 │ │ │ │ - strb r4, [r1, #6] │ │ │ │ + strb r4, [r2, #6] │ │ │ │ lsls r5, r0, #1 │ │ │ │ push {r4, r5, r6, r7, lr} │ │ │ │ mov.w ip, #4096 @ 0x1000 │ │ │ │ sub.w ip, sp, ip │ │ │ │ str.w r0, [ip, #4032] @ 0xfc0 │ │ │ │ ldr.w r2, [pc, #1236] @ 38f1d8 │ │ │ │ sub sp, #44 @ 0x2c │ │ │ │ @@ -1057262,139 +1057261,139 @@ │ │ │ │ adds r3, #51 @ 0x33 │ │ │ │ adds r3, #51 @ 0x33 │ │ │ │ adds r3, #51 @ 0x33 │ │ │ │ subs r7, #211 @ 0xd3 │ │ │ │ ldc2l 0, cr0, [lr], #320 @ 0x140 │ │ │ │ asrs r0, r7, #6 │ │ │ │ movs r0, r0 │ │ │ │ - asrs r4, r5, #10 │ │ │ │ + asrs r4, r6, #10 │ │ │ │ lsls r1, r1, #1 │ │ │ │ bl 2371e6 │ │ │ │ - asrs r2, r5, #15 │ │ │ │ + asrs r2, r6, #15 │ │ │ │ lsls r1, r1, #1 │ │ │ │ - asrs r4, r7, #14 │ │ │ │ + asrs r4, r0, #15 │ │ │ │ lsls r1, r1, #1 │ │ │ │ lsls r1, r4, #21 │ │ │ │ movs r0, r0 │ │ │ │ - asrs r0, r3, #9 │ │ │ │ + asrs r0, r4, #9 │ │ │ │ lsls r1, r1, #1 │ │ │ │ - strb r6, [r1, #1] │ │ │ │ + strb r6, [r2, #1] │ │ │ │ lsls r5, r0, #1 │ │ │ │ mrrc2 0, 5, r0, r8, cr0 │ │ │ │ - asrs r4, r3, #8 │ │ │ │ + asrs r4, r4, #8 │ │ │ │ lsls r1, r1, #1 │ │ │ │ - strb r2, [r2, #0] │ │ │ │ + strb r2, [r3, #0] │ │ │ │ lsls r5, r0, #1 │ │ │ │ @ instruction: 0xe9bbffff │ │ │ │ @ instruction: 0xea7fffff │ │ │ │ - asrs r0, r3, #7 │ │ │ │ + asrs r0, r4, #7 │ │ │ │ lsls r1, r1, #1 │ │ │ │ - ldr r0, [r2, #124] @ 0x7c │ │ │ │ + ldr r0, [r3, #124] @ 0x7c │ │ │ │ lsls r5, r0, #1 │ │ │ │ - asrs r6, r7, #6 │ │ │ │ + asrs r6, r0, #7 │ │ │ │ lsls r1, r1, #1 │ │ │ │ - ldr r6, [r6, #120] @ 0x78 │ │ │ │ + ldr r6, [r7, #120] @ 0x78 │ │ │ │ lsls r5, r0, #1 │ │ │ │ - asrs r2, r4, #6 │ │ │ │ + asrs r2, r5, #6 │ │ │ │ lsls r1, r1, #1 │ │ │ │ - ldr r0, [r4, #120] @ 0x78 │ │ │ │ + ldr r0, [r5, #120] @ 0x78 │ │ │ │ lsls r5, r0, #1 │ │ │ │ - orns r0, r2, #13107200 @ 0xc80000 │ │ │ │ - asrs r4, r7, #10 │ │ │ │ + orns r0, sl, #13107200 @ 0xc80000 │ │ │ │ + asrs r4, r0, #11 │ │ │ │ lsls r1, r1, #1 │ │ │ │ - asrs r4, r7, #10 │ │ │ │ + asrs r4, r0, #11 │ │ │ │ lsls r1, r1, #1 │ │ │ │ - asrs r2, r7, #11 │ │ │ │ + asrs r2, r0, #12 │ │ │ │ lsls r1, r1, #1 │ │ │ │ - asrs r4, r3, #4 │ │ │ │ + asrs r4, r4, #4 │ │ │ │ lsls r1, r1, #1 │ │ │ │ - ldr r4, [r2, #112] @ 0x70 │ │ │ │ + ldr r4, [r3, #112] @ 0x70 │ │ │ │ lsls r5, r0, #1 │ │ │ │ - asrs r2, r0, #4 │ │ │ │ + asrs r2, r1, #4 │ │ │ │ lsls r1, r1, #1 │ │ │ │ - ldr r2, [r7, #108] @ 0x6c │ │ │ │ + ldr r2, [r0, #112] @ 0x70 │ │ │ │ lsls r5, r0, #1 │ │ │ │ - asrs r2, r7, #10 │ │ │ │ + asrs r2, r0, #11 │ │ │ │ lsls r1, r1, #1 │ │ │ │ - asrs r0, r0, #12 │ │ │ │ + asrs r0, r1, #12 │ │ │ │ lsls r1, r1, #1 │ │ │ │ - asrs r2, r7, #2 │ │ │ │ + asrs r2, r0, #3 │ │ │ │ lsls r1, r1, #1 │ │ │ │ - ldr r2, [r6, #104] @ 0x68 │ │ │ │ + ldr r2, [r7, #104] @ 0x68 │ │ │ │ lsls r5, r0, #1 │ │ │ │ - stc 0, cr0, [r0], {72} @ 0x48 │ │ │ │ - asrs r6, r1, #11 │ │ │ │ + stc 0, cr0, [r8], {72} @ 0x48 │ │ │ │ + asrs r6, r2, #11 │ │ │ │ lsls r1, r1, #1 │ │ │ │ - asrs r4, r6, #1 │ │ │ │ + asrs r4, r7, #1 │ │ │ │ lsls r1, r1, #1 │ │ │ │ - ldr r4, [r5, #100] @ 0x64 │ │ │ │ + ldr r4, [r6, #100] @ 0x64 │ │ │ │ lsls r5, r0, #1 │ │ │ │ - asrs r2, r6, #10 │ │ │ │ + asrs r2, r7, #10 │ │ │ │ lsls r1, r1, #1 │ │ │ │ - asrs r4, r5, #11 │ │ │ │ + asrs r4, r6, #11 │ │ │ │ lsls r1, r1, #1 │ │ │ │ - asrs r0, r6, #32 │ │ │ │ + asrs r0, r7, #32 │ │ │ │ lsls r1, r1, #1 │ │ │ │ - ldr r0, [r5, #96] @ 0x60 │ │ │ │ + ldr r0, [r6, #96] @ 0x60 │ │ │ │ lsls r5, r0, #1 │ │ │ │ - asrs r2, r4, #12 │ │ │ │ + asrs r2, r5, #12 │ │ │ │ lsls r1, r1, #1 │ │ │ │ - asrs r6, r0, #11 │ │ │ │ + asrs r6, r1, #11 │ │ │ │ lsls r1, r1, #1 │ │ │ │ - lsrs r2, r5, #31 │ │ │ │ + lsrs r2, r6, #31 │ │ │ │ lsls r1, r1, #1 │ │ │ │ - ldr r2, [r4, #92] @ 0x5c │ │ │ │ + ldr r2, [r5, #92] @ 0x5c │ │ │ │ lsls r5, r0, #1 │ │ │ │ - asrs r4, r7, #11 │ │ │ │ + asrs r4, r0, #12 │ │ │ │ lsls r1, r1, #1 │ │ │ │ - asrs r2, r2, #13 │ │ │ │ + asrs r2, r3, #13 │ │ │ │ lsls r1, r1, #1 │ │ │ │ - lsrs r0, r4, #30 │ │ │ │ + lsrs r0, r5, #30 │ │ │ │ lsls r1, r1, #1 │ │ │ │ - ldr r0, [r3, #88] @ 0x58 │ │ │ │ + ldr r0, [r4, #88] @ 0x58 │ │ │ │ lsls r5, r0, #1 │ │ │ │ - asrs r6, r7, #12 │ │ │ │ + asrs r6, r0, #13 │ │ │ │ lsls r1, r1, #1 │ │ │ │ - asrs r4, r6, #13 │ │ │ │ + asrs r4, r7, #13 │ │ │ │ lsls r1, r1, #1 │ │ │ │ - lsrs r4, r3, #29 │ │ │ │ + lsrs r4, r4, #29 │ │ │ │ lsls r1, r1, #1 │ │ │ │ - ldr r4, [r2, #84] @ 0x54 │ │ │ │ + ldr r4, [r3, #84] @ 0x54 │ │ │ │ lsls r5, r0, #1 │ │ │ │ - asrs r2, r1, #14 │ │ │ │ + asrs r2, r2, #14 │ │ │ │ lsls r1, r1, #1 │ │ │ │ - asrs r0, r1, #13 │ │ │ │ + asrs r0, r2, #13 │ │ │ │ lsls r1, r1, #1 │ │ │ │ - lsrs r6, r2, #28 │ │ │ │ + lsrs r6, r3, #28 │ │ │ │ lsls r1, r1, #1 │ │ │ │ - ldr r6, [r1, #80] @ 0x50 │ │ │ │ + ldr r6, [r2, #80] @ 0x50 │ │ │ │ lsls r5, r0, #1 │ │ │ │ - asrs r2, r6, #13 │ │ │ │ + asrs r2, r7, #13 │ │ │ │ lsls r1, r1, #1 │ │ │ │ - asrs r6, r4, #14 │ │ │ │ + asrs r6, r5, #14 │ │ │ │ lsls r1, r1, #1 │ │ │ │ - lsrs r2, r2, #27 │ │ │ │ + lsrs r2, r3, #27 │ │ │ │ lsls r1, r1, #1 │ │ │ │ - ldr r2, [r1, #76] @ 0x4c │ │ │ │ + ldr r2, [r2, #76] @ 0x4c │ │ │ │ lsls r5, r0, #1 │ │ │ │ - asrs r0, r1, #14 │ │ │ │ + asrs r0, r2, #14 │ │ │ │ lsls r1, r1, #1 │ │ │ │ - asrs r6, r1, #15 │ │ │ │ + asrs r6, r2, #15 │ │ │ │ lsls r1, r1, #1 │ │ │ │ - lsrs r4, r1, #26 │ │ │ │ + lsrs r4, r2, #26 │ │ │ │ lsls r1, r1, #1 │ │ │ │ - ldr r4, [r0, #72] @ 0x48 │ │ │ │ + ldr r4, [r1, #72] @ 0x48 │ │ │ │ lsls r5, r0, #1 │ │ │ │ - asrs r6, r4, #14 │ │ │ │ + asrs r6, r5, #14 │ │ │ │ lsls r1, r1, #1 │ │ │ │ - asrs r0, r6, #15 │ │ │ │ + asrs r0, r7, #15 │ │ │ │ lsls r1, r1, #1 │ │ │ │ - lsrs r6, r0, #25 │ │ │ │ + lsrs r6, r1, #25 │ │ │ │ lsls r1, r1, #1 │ │ │ │ - ldr r6, [r7, #64] @ 0x40 │ │ │ │ + ldr r6, [r0, #68] @ 0x44 │ │ │ │ lsls r5, r0, #1 │ │ │ │ push {lr} │ │ │ │ mov.w ip, #4096 @ 0x1000 │ │ │ │ sub.w ip, sp, ip │ │ │ │ str.w r0, [ip, #4080] @ 0xff0 │ │ │ │ sub sp, #12 │ │ │ │ bl 38ecf4 │ │ │ │ @@ -1057415,17 +1057414,17 @@ │ │ │ │ add r0, pc │ │ │ │ bl 17e10 │ │ │ │ ldr r3, [sp, #4] │ │ │ │ mov r0, r3 │ │ │ │ add sp, #12 │ │ │ │ pop {pc} │ │ │ │ nop │ │ │ │ - lsrs r0, r4, #19 │ │ │ │ + lsrs r0, r5, #19 │ │ │ │ lsls r1, r1, #1 │ │ │ │ - ldr r0, [r3, #44] @ 0x2c │ │ │ │ + ldr r0, [r4, #44] @ 0x2c │ │ │ │ lsls r5, r0, #1 │ │ │ │ movs r0, r0 │ │ │ │ movs r0, r0 │ │ │ │ push {r3, lr} │ │ │ │ mov.w ip, #4096 @ 0x1000 │ │ │ │ sub.w ip, sp, ip │ │ │ │ str.w r0, [ip, #4088] @ 0xff8 │ │ │ │ @@ -1057469,17 +1057468,17 @@ │ │ │ │ bl 17e10 │ │ │ │ mov r0, r4 │ │ │ │ pop {r3, r4, r5, pc} │ │ │ │ movs r4, #1 │ │ │ │ mov r0, r4 │ │ │ │ pop {r3, r4, r5, pc} │ │ │ │ nop │ │ │ │ - asrs r2, r0, #8 │ │ │ │ + asrs r2, r1, #8 │ │ │ │ lsls r1, r1, #1 │ │ │ │ - ldr r6, [r0, #36] @ 0x24 │ │ │ │ + ldr r6, [r1, #36] @ 0x24 │ │ │ │ lsls r5, r0, #1 │ │ │ │ push {r4, r5, lr} │ │ │ │ mov.w ip, #4096 @ 0x1000 │ │ │ │ sub.w ip, sp, ip │ │ │ │ str.w r0, [ip, #4064] @ 0xfe0 │ │ │ │ ldr r2, [pc, #92] @ (38f434 ) │ │ │ │ sub sp, #20 │ │ │ │ @@ -1057519,15 +1057518,15 @@ │ │ │ │ add sp, #20 │ │ │ │ pop {r4, r5, pc} │ │ │ │ blx 1172c <__stack_chk_fail@plt> │ │ │ │ nop │ │ │ │ @ instruction: 0xf62e0050 │ │ │ │ asrs r0, r7, #6 │ │ │ │ movs r0, r0 │ │ │ │ - asrs r6, r7, #6 │ │ │ │ + asrs r6, r0, #7 │ │ │ │ lsls r1, r1, #1 │ │ │ │ @ instruction: 0xf5f40050 │ │ │ │ push {r4, r5, r6, r7, lr} │ │ │ │ mov.w ip, #4096 @ 0x1000 │ │ │ │ sub.w ip, sp, ip │ │ │ │ str.w r0, [ip, #4056] @ 0xfd8 │ │ │ │ ldr.w ip, [pc, #192] @ 38f514 │ │ │ │ @@ -1057612,21 +1057611,21 @@ │ │ │ │ b.n 38f478 │ │ │ │ blx 1172c <__stack_chk_fail@plt> │ │ │ │ nop │ │ │ │ subs.w r0, r0, #13631488 @ 0xd00000 │ │ │ │ asrs r0, r7, #6 │ │ │ │ movs r0, r0 │ │ │ │ @ instruction: 0xf5900050 │ │ │ │ - asrs r2, r1, #3 │ │ │ │ + asrs r2, r2, #3 │ │ │ │ lsls r1, r1, #1 │ │ │ │ - ldr r6, [r1, #16] │ │ │ │ + ldr r6, [r2, #16] │ │ │ │ lsls r5, r0, #1 │ │ │ │ - asrs r4, r5, #2 │ │ │ │ + asrs r4, r6, #2 │ │ │ │ lsls r1, r1, #1 │ │ │ │ - ldr r0, [r6, #12] │ │ │ │ + ldr r0, [r7, #12] │ │ │ │ lsls r5, r0, #1 │ │ │ │ stmdb sp!, {r4, r5, r6, r7, r8, r9, sl, fp, lr} │ │ │ │ mov.w ip, #4096 @ 0x1000 │ │ │ │ vpush {d8-d9} │ │ │ │ sub.w ip, sp, ip │ │ │ │ str.w r0, [ip, #2904] @ 0xb58 │ │ │ │ subw sp, sp, #1140 @ 0x474 │ │ │ │ @@ -1057916,44 +1057915,44 @@ │ │ │ │ mov ip, r1 │ │ │ │ b.n 38f774 │ │ │ │ blx 1172c <__stack_chk_fail@plt> │ │ │ │ ... │ │ │ │ @ instruction: 0xf4b00050 │ │ │ │ asrs r0, r7, #6 │ │ │ │ movs r0, r0 │ │ │ │ - asrs r4, r3, #32 │ │ │ │ + asrs r4, r4, #32 │ │ │ │ lsls r1, r1, #1 │ │ │ │ - lsrs r6, r7, #25 │ │ │ │ + lsrs r6, r0, #26 │ │ │ │ lsls r1, r1, #1 │ │ │ │ - str r2, [r0, #108] @ 0x6c │ │ │ │ + str r2, [r1, #108] @ 0x6c │ │ │ │ lsls r5, r0, #1 │ │ │ │ @ instruction: 0xf2d00050 │ │ │ │ - lsrs r4, r2, #24 │ │ │ │ + lsrs r4, r3, #24 │ │ │ │ lsls r1, r1, #1 │ │ │ │ - str r0, [r3, #100] @ 0x64 │ │ │ │ + str r0, [r4, #100] @ 0x64 │ │ │ │ lsls r5, r0, #1 │ │ │ │ - lsrs r2, r7, #23 │ │ │ │ + lsrs r2, r0, #24 │ │ │ │ lsls r1, r1, #1 │ │ │ │ - str r6, [r7, #96] @ 0x60 │ │ │ │ + str r6, [r0, #100] @ 0x64 │ │ │ │ lsls r5, r0, #1 │ │ │ │ - lsrs r6, r3, #23 │ │ │ │ + lsrs r6, r4, #23 │ │ │ │ lsls r1, r1, #1 │ │ │ │ - str r2, [r4, #96] @ 0x60 │ │ │ │ + str r2, [r5, #96] @ 0x60 │ │ │ │ lsls r5, r0, #1 │ │ │ │ - lsrs r2, r0, #23 │ │ │ │ + lsrs r2, r1, #23 │ │ │ │ lsls r1, r1, #1 │ │ │ │ - str r6, [r0, #96] @ 0x60 │ │ │ │ + str r6, [r1, #96] @ 0x60 │ │ │ │ lsls r5, r0, #1 │ │ │ │ - lsrs r6, r4, #22 │ │ │ │ + lsrs r6, r5, #22 │ │ │ │ lsls r1, r1, #1 │ │ │ │ - str r2, [r5, #92] @ 0x5c │ │ │ │ + str r2, [r6, #92] @ 0x5c │ │ │ │ lsls r5, r0, #1 │ │ │ │ - lsrs r2, r1, #22 │ │ │ │ + lsrs r2, r2, #22 │ │ │ │ lsls r1, r1, #1 │ │ │ │ - str r6, [r1, #92] @ 0x5c │ │ │ │ + str r6, [r2, #92] @ 0x5c │ │ │ │ lsls r5, r0, #1 │ │ │ │ stmdb sp!, {r4, r5, r6, r7, r8, r9, sl, fp, lr} │ │ │ │ mov.w ip, #4096 @ 0x1000 │ │ │ │ vpush {d8-d9} │ │ │ │ sub.w ip, sp, ip │ │ │ │ str.w r0, [ip, #2896] @ 0xb50 │ │ │ │ subw sp, sp, #1148 @ 0x47c │ │ │ │ @@ -1058545,72 +1058544,72 @@ │ │ │ │ mov r1, fp │ │ │ │ add r0, pc │ │ │ │ bl 17e10 │ │ │ │ b.n 38fa44 │ │ │ │ adcs.w r0, r8, #80 @ 0x50 │ │ │ │ asrs r0, r7, #6 │ │ │ │ movs r0, r0 │ │ │ │ - lsrs r4, r6, #13 │ │ │ │ + lsrs r4, r7, #13 │ │ │ │ lsls r1, r1, #1 │ │ │ │ - str r6, [r6, #56] @ 0x38 │ │ │ │ + str r6, [r7, #56] @ 0x38 │ │ │ │ lsls r5, r0, #1 │ │ │ │ vmov.i32 q8, #0 @ 0x00000000 │ │ │ │ - lsrs r4, r4, #11 │ │ │ │ + lsrs r4, r5, #11 │ │ │ │ lsls r1, r1, #1 │ │ │ │ - str r6, [r4, #48] @ 0x30 │ │ │ │ + str r6, [r5, #48] @ 0x30 │ │ │ │ lsls r5, r0, #1 │ │ │ │ - lsrs r2, r6, #9 │ │ │ │ + lsrs r2, r7, #9 │ │ │ │ lsls r1, r1, #1 │ │ │ │ - lsrs r2, r5, #3 │ │ │ │ + lsrs r2, r6, #3 │ │ │ │ lsls r1, r1, #1 │ │ │ │ - str r6, [r5, #16] │ │ │ │ + str r6, [r6, #16] │ │ │ │ lsls r5, r0, #1 │ │ │ │ - lsrs r0, r2, #3 │ │ │ │ + lsrs r0, r3, #3 │ │ │ │ lsls r1, r1, #1 │ │ │ │ - str r4, [r2, #16] │ │ │ │ + str r4, [r3, #16] │ │ │ │ lsls r5, r0, #1 │ │ │ │ - lsrs r0, r4, #1 │ │ │ │ + lsrs r0, r5, #1 │ │ │ │ lsls r1, r1, #1 │ │ │ │ - str r4, [r4, #8] │ │ │ │ + str r4, [r5, #8] │ │ │ │ lsls r5, r0, #1 │ │ │ │ - lsls r4, r6, #31 │ │ │ │ + lsls r4, r7, #31 │ │ │ │ lsls r1, r1, #1 │ │ │ │ - str r0, [r7, #0] │ │ │ │ + str r0, [r0, #4] │ │ │ │ lsls r5, r0, #1 │ │ │ │ - lsls r4, r3, #30 │ │ │ │ + lsls r4, r4, #30 │ │ │ │ lsls r1, r1, #1 │ │ │ │ - ldrsh r0, [r4, r7] │ │ │ │ + ldrsh r0, [r5, r7] │ │ │ │ lsls r5, r0, #1 │ │ │ │ - lsls r0, r0, #30 │ │ │ │ + lsls r0, r1, #30 │ │ │ │ lsls r1, r1, #1 │ │ │ │ - ldrsh r4, [r0, r7] │ │ │ │ + ldrsh r4, [r1, r7] │ │ │ │ lsls r5, r0, #1 │ │ │ │ - lsls r4, r4, #29 │ │ │ │ + lsls r4, r5, #29 │ │ │ │ lsls r1, r1, #1 │ │ │ │ - ldrsh r0, [r5, r6] │ │ │ │ + ldrsh r0, [r6, r6] │ │ │ │ lsls r5, r0, #1 │ │ │ │ - lsls r0, r1, #29 │ │ │ │ + lsls r0, r2, #29 │ │ │ │ lsls r1, r1, #1 │ │ │ │ - ldrsh r4, [r1, r6] │ │ │ │ + ldrsh r4, [r2, r6] │ │ │ │ lsls r5, r0, #1 │ │ │ │ - lsls r4, r5, #28 │ │ │ │ + lsls r4, r6, #28 │ │ │ │ lsls r1, r1, #1 │ │ │ │ - ldrsh r0, [r6, r5] │ │ │ │ + ldrsh r0, [r7, r5] │ │ │ │ lsls r5, r0, #1 │ │ │ │ - lsls r0, r2, #28 │ │ │ │ + lsls r0, r3, #28 │ │ │ │ lsls r1, r1, #1 │ │ │ │ - ldrsh r4, [r2, r5] │ │ │ │ + ldrsh r4, [r3, r5] │ │ │ │ lsls r5, r0, #1 │ │ │ │ - lsls r4, r6, #27 │ │ │ │ + lsls r4, r7, #27 │ │ │ │ lsls r1, r1, #1 │ │ │ │ - ldrsh r0, [r7, r4] │ │ │ │ + ldrsh r0, [r0, r5] │ │ │ │ lsls r5, r0, #1 │ │ │ │ - lsls r0, r3, #27 │ │ │ │ + lsls r0, r4, #27 │ │ │ │ lsls r1, r1, #1 │ │ │ │ - ldrsh r4, [r3, r4] │ │ │ │ + ldrsh r4, [r4, r4] │ │ │ │ lsls r5, r0, #1 │ │ │ │ stmdb sp!, {r4, r5, r6, r7, r8, r9, sl, fp, lr} │ │ │ │ mov.w ip, #4096 @ 0x1000 │ │ │ │ sub.w ip, sp, ip │ │ │ │ str.w r0, [ip, #2904] @ 0xb58 │ │ │ │ subw sp, sp, #1156 @ 0x484 │ │ │ │ mov sl, r0 │ │ │ │ @@ -1059038,63 +1059037,63 @@ │ │ │ │ add r0, pc │ │ │ │ bl 17e10 │ │ │ │ b.n 390092 │ │ │ │ orns r0, sl, r0, lsr #1 │ │ │ │ asrs r0, r7, #6 │ │ │ │ movs r0, r0 │ │ │ │ ldrd r0, r0, [r6, #-320]! @ 0x140 │ │ │ │ - lsls r2, r5, #19 │ │ │ │ + lsls r2, r6, #19 │ │ │ │ lsls r1, r1, #1 │ │ │ │ - ldrb r6, [r5, r4] │ │ │ │ + ldrb r6, [r6, r4] │ │ │ │ lsls r5, r0, #1 │ │ │ │ - lsls r4, r5, #18 │ │ │ │ + lsls r4, r6, #18 │ │ │ │ lsls r1, r1, #1 │ │ │ │ - lsls r2, r0, #13 │ │ │ │ + lsls r2, r1, #13 │ │ │ │ lsls r1, r1, #1 │ │ │ │ - ldrh r6, [r0, r6] │ │ │ │ + ldrh r6, [r1, r6] │ │ │ │ lsls r5, r0, #1 │ │ │ │ - lsls r0, r5, #12 │ │ │ │ + lsls r0, r6, #12 │ │ │ │ lsls r1, r1, #1 │ │ │ │ - ldrh r4, [r5, r5] │ │ │ │ + ldrh r4, [r6, r5] │ │ │ │ lsls r5, r0, #1 │ │ │ │ - lsls r0, r1, #11 │ │ │ │ + lsls r0, r2, #11 │ │ │ │ lsls r1, r1, #1 │ │ │ │ - ldrh r4, [r1, r4] │ │ │ │ + ldrh r4, [r2, r4] │ │ │ │ lsls r5, r0, #1 │ │ │ │ - lsls r6, r5, #10 │ │ │ │ + lsls r6, r6, #10 │ │ │ │ lsls r1, r1, #1 │ │ │ │ - ldrh r2, [r6, r3] │ │ │ │ + ldrh r2, [r7, r3] │ │ │ │ lsls r5, r0, #1 │ │ │ │ - lsls r4, r3, #9 │ │ │ │ + lsls r4, r4, #9 │ │ │ │ lsls r1, r1, #1 │ │ │ │ - ldrh r0, [r4, r2] │ │ │ │ + ldrh r0, [r5, r2] │ │ │ │ lsls r5, r0, #1 │ │ │ │ - lsls r0, r0, #9 │ │ │ │ + lsls r0, r1, #9 │ │ │ │ lsls r1, r1, #1 │ │ │ │ - ldrh r4, [r0, r2] │ │ │ │ + ldrh r4, [r1, r2] │ │ │ │ lsls r5, r0, #1 │ │ │ │ - lsls r4, r4, #8 │ │ │ │ + lsls r4, r5, #8 │ │ │ │ lsls r1, r1, #1 │ │ │ │ - ldrh r0, [r5, r1] │ │ │ │ + ldrh r0, [r6, r1] │ │ │ │ lsls r5, r0, #1 │ │ │ │ - lsls r0, r1, #8 │ │ │ │ + lsls r0, r2, #8 │ │ │ │ lsls r1, r1, #1 │ │ │ │ - ldrh r4, [r1, r1] │ │ │ │ + ldrh r4, [r2, r1] │ │ │ │ lsls r5, r0, #1 │ │ │ │ - lsls r0, r5, #7 │ │ │ │ + lsls r0, r6, #7 │ │ │ │ lsls r1, r1, #1 │ │ │ │ - ldrh r4, [r5, r0] │ │ │ │ + ldrh r4, [r6, r0] │ │ │ │ lsls r5, r0, #1 │ │ │ │ - lsls r4, r1, #7 │ │ │ │ + lsls r4, r2, #7 │ │ │ │ lsls r1, r1, #1 │ │ │ │ - ldrh r0, [r2, r0] │ │ │ │ + ldrh r0, [r3, r0] │ │ │ │ lsls r5, r0, #1 │ │ │ │ - lsls r0, r6, #6 │ │ │ │ + lsls r0, r7, #6 │ │ │ │ lsls r1, r1, #1 │ │ │ │ - ldr r4, [r6, r7] │ │ │ │ + ldr r4, [r7, r7] │ │ │ │ lsls r5, r0, #1 │ │ │ │ stmdb sp!, {r4, r5, r6, r7, r8, r9, sl, fp, lr} │ │ │ │ mov.w ip, #4096 @ 0x1000 │ │ │ │ vpush {d8} │ │ │ │ sub.w ip, sp, ip │ │ │ │ str.w r0, [ip, #3920] @ 0xf50 │ │ │ │ ldr.w r4, [pc, #1536] @ 390a90 │ │ │ │ @@ -1059658,45 +1059657,45 @@ │ │ │ │ ... │ │ │ │ b.n 39057c │ │ │ │ lsls r0, r2, #1 │ │ │ │ asrs r0, r7, #6 │ │ │ │ movs r0, r0 │ │ │ │ b.n 390530 │ │ │ │ lsls r0, r2, #1 │ │ │ │ - lsls r0, r6, #1 │ │ │ │ + lsls r0, r7, #1 │ │ │ │ lsls r1, r1, #1 │ │ │ │ - ldr r2, [r6, r2] │ │ │ │ + ldr r2, [r7, r2] │ │ │ │ lsls r5, r0, #1 │ │ │ │ - lsls r4, r2, #1 │ │ │ │ + lsls r4, r3, #1 │ │ │ │ lsls r1, r1, #1 │ │ │ │ - ldr r6, [r2, r2] │ │ │ │ + ldr r6, [r3, r2] │ │ │ │ lsls r5, r0, #1 │ │ │ │ - ldc2l 0, cr0, [lr], {72} @ 0x48 │ │ │ │ - strb r2, [r4, r4] │ │ │ │ + stc2l 0, cr0, [r6], #288 @ 0x120 │ │ │ │ + strb r2, [r5, r4] │ │ │ │ lsls r5, r0, #1 │ │ │ │ - stc2l 0, cr0, [r6], {72} @ 0x48 │ │ │ │ - strb r2, [r1, r4] │ │ │ │ + stc2l 0, cr0, [lr], {72} @ 0x48 │ │ │ │ + strb r2, [r2, r4] │ │ │ │ lsls r5, r0, #1 │ │ │ │ - stc2 0, cr0, [ip], #288 @ 0x120 │ │ │ │ - strb r0, [r6, r3] │ │ │ │ + ldc2 0, cr0, [r4], #288 @ 0x120 │ │ │ │ + strb r0, [r7, r3] │ │ │ │ lsls r5, r0, #1 │ │ │ │ - @ instruction: 0xfbf40048 │ │ │ │ - strb r0, [r7, r0] │ │ │ │ + @ instruction: 0xfbfc0048 │ │ │ │ + strb r0, [r0, r1] │ │ │ │ lsls r5, r0, #1 │ │ │ │ - @ instruction: 0xfb7a0048 │ │ │ │ - strh r6, [r7, r6] │ │ │ │ + @ instruction: 0xfb820048 │ │ │ │ + strh r6, [r0, r7] │ │ │ │ lsls r5, r0, #1 │ │ │ │ - @ instruction: 0xfb600048 │ │ │ │ - strh r4, [r4, r6] │ │ │ │ + @ instruction: 0xfb680048 │ │ │ │ + strh r4, [r5, r6] │ │ │ │ lsls r5, r0, #1 │ │ │ │ - @ instruction: 0xfb480048 │ │ │ │ - strh r4, [r1, r6] │ │ │ │ + @ instruction: 0xfb500048 │ │ │ │ + strh r4, [r2, r6] │ │ │ │ lsls r5, r0, #1 │ │ │ │ - @ instruction: 0xfb300048 │ │ │ │ - strh r4, [r6, r5] │ │ │ │ + @ instruction: 0xfb380048 │ │ │ │ + strh r4, [r7, r5] │ │ │ │ lsls r5, r0, #1 │ │ │ │ ldr r1, [r4, #116] @ 0x74 │ │ │ │ ldr r2, [r4, #108] @ 0x6c │ │ │ │ cmp r1, r2 │ │ │ │ bgt.w 39097a │ │ │ │ ldr r2, [r4, #80] @ 0x50 │ │ │ │ mov r1, r9 │ │ │ │ @@ -1060335,81 +1060334,81 @@ │ │ │ │ adds r0, #12 │ │ │ │ bl 17c90 │ │ │ │ ldr r0, [pc, #192] @ (391254 ) │ │ │ │ mov.w r1, #4294967295 @ 0xffffffff │ │ │ │ add r0, pc │ │ │ │ bl 17e10 │ │ │ │ b.w 390548 │ │ │ │ - @ instruction: 0xfa420048 │ │ │ │ - @ instruction: 0xfa0a0048 │ │ │ │ - vst1.8 {d16[2]}, [lr], r8 │ │ │ │ - strh r0, [r2, r0] │ │ │ │ + @ instruction: 0xfa4a0048 │ │ │ │ + @ instruction: 0xfa120048 │ │ │ │ + ldr??.w r0, [r6, #72] @ 0x48 │ │ │ │ + strh r0, [r3, r0] │ │ │ │ lsls r5, r0, #1 │ │ │ │ - ldrsh.w r0, [r0, #72] @ 0x48 │ │ │ │ - str r2, [r6, r7] │ │ │ │ + ldrsh.w r0, [r8, #72] @ 0x48 │ │ │ │ + str r2, [r7, r7] │ │ │ │ lsls r5, r0, #1 │ │ │ │ - vld4.16 {d16-d19}, [r8], r8 │ │ │ │ - str r2, [r5, r6] │ │ │ │ + ldr??.w r0, [r0, r8] │ │ │ │ + str r2, [r6, r6] │ │ │ │ lsls r5, r0, #1 │ │ │ │ - ldr r0, [sp, #816] @ 0x330 │ │ │ │ + ldr r0, [sp, #848] @ 0x350 │ │ │ │ lsls r5, r0, #1 │ │ │ │ - ldrsh.w r0, [r8, r8] │ │ │ │ - strb r4, [r3, #25] │ │ │ │ + vst4.16 {d16-d19}, [r0], r8 │ │ │ │ + strb r4, [r4, #25] │ │ │ │ lsls r5, r0, #1 │ │ │ │ - @ instruction: 0xf7d20048 │ │ │ │ - str r6, [r2, r0] │ │ │ │ + @ instruction: 0xf7da0048 │ │ │ │ + str r6, [r3, r0] │ │ │ │ lsls r5, r0, #1 │ │ │ │ - @ instruction: 0xf7b60048 │ │ │ │ - ldr r7, [pc, #1000] @ (3915c4 ) │ │ │ │ + @ instruction: 0xf7be0048 │ │ │ │ + str r2, [r0, r0] │ │ │ │ lsls r5, r0, #1 │ │ │ │ - @ instruction: 0xf79a0048 │ │ │ │ - ldr r7, [pc, #888] @ (39155c ) │ │ │ │ + @ instruction: 0xf7a20048 │ │ │ │ + ldr r7, [pc, #920] @ (39157c ) │ │ │ │ lsls r5, r0, #1 │ │ │ │ - @ instruction: 0xf77e0048 │ │ │ │ - ldr r7, [pc, #776] @ (3914f4 ) │ │ │ │ + @ instruction: 0xf7860048 │ │ │ │ + ldr r7, [pc, #808] @ (391514 ) │ │ │ │ lsls r5, r0, #1 │ │ │ │ - @ instruction: 0xf7300048 │ │ │ │ - ldr r7, [pc, #464] @ (3913c4 ) │ │ │ │ + @ instruction: 0xf7380048 │ │ │ │ + ldr r7, [pc, #496] @ (3913e4 ) │ │ │ │ lsls r5, r0, #1 │ │ │ │ - @ instruction: 0xf7140048 │ │ │ │ - ldr r7, [pc, #352] @ (39135c ) │ │ │ │ + @ instruction: 0xf71c0048 │ │ │ │ + ldr r7, [pc, #384] @ (39137c ) │ │ │ │ lsls r5, r0, #1 │ │ │ │ - @ instruction: 0xf6e80048 │ │ │ │ - ldr r7, [pc, #176] @ (3912b4 ) │ │ │ │ + @ instruction: 0xf6f00048 │ │ │ │ + ldr r7, [pc, #208] @ (3912d4 ) │ │ │ │ lsls r5, r0, #1 │ │ │ │ - movt r0, #51272 @ 0xc848 │ │ │ │ - ldr r7, [pc, #64] @ (39124c ) │ │ │ │ + @ instruction: 0xf6d40048 │ │ │ │ + ldr r7, [pc, #96] @ (39126c ) │ │ │ │ lsls r5, r0, #1 │ │ │ │ - @ instruction: 0xf6b00048 │ │ │ │ - ldr r6, [pc, #976] @ (3915e4 ) │ │ │ │ + @ instruction: 0xf6b80048 │ │ │ │ + ldr r6, [pc, #1008] @ (391604 ) │ │ │ │ lsls r5, r0, #1 │ │ │ │ - @ instruction: 0xf69a0048 │ │ │ │ - add.w r0, r0, #13107200 @ 0xc80000 │ │ │ │ - ldr r5, [pc, #272] @ (391330 ) │ │ │ │ + subw r0, r2, #2120 @ 0x848 │ │ │ │ + add.w r0, r8, #13107200 @ 0xc80000 │ │ │ │ + ldr r5, [pc, #304] @ (391350 ) │ │ │ │ lsls r5, r0, #1 │ │ │ │ - @ instruction: 0xf4d80048 │ │ │ │ - ldr r5, [pc, #104] @ (391290 ) │ │ │ │ + @ instruction: 0xf4e00048 │ │ │ │ + ldr r5, [pc, #136] @ (3912b0 ) │ │ │ │ lsls r5, r0, #1 │ │ │ │ - @ instruction: 0xf4ba0048 │ │ │ │ - ldr r4, [pc, #1016] @ (391628 ) │ │ │ │ + @ instruction: 0xf4c20048 │ │ │ │ + ldr r5, [pc, #24] @ (391248 ) │ │ │ │ lsls r5, r0, #1 │ │ │ │ - eors.w r0, r8, #13107200 @ 0xc80000 │ │ │ │ - ldr r4, [pc, #880] @ (3915a8 ) │ │ │ │ + @ instruction: 0xf4a00048 │ │ │ │ + ldr r4, [pc, #912] @ (3915c8 ) │ │ │ │ lsls r5, r0, #1 │ │ │ │ - orns r0, sl, #13107200 @ 0xc80000 │ │ │ │ - ldr r4, [pc, #760] @ (391538 ) │ │ │ │ + eor.w r0, r2, #13107200 @ 0xc80000 │ │ │ │ + ldr r4, [pc, #792] @ (391558 ) │ │ │ │ lsls r5, r0, #1 │ │ │ │ - orrs.w r0, ip, #13107200 @ 0xc80000 │ │ │ │ - ldr r4, [pc, #640] @ (3914c8 ) │ │ │ │ + orn r0, r4, #13107200 @ 0xc80000 │ │ │ │ + ldr r4, [pc, #672] @ (3914e8 ) │ │ │ │ lsls r5, r0, #1 │ │ │ │ - bics.w r0, lr, #13107200 @ 0xc80000 │ │ │ │ - ldr r4, [pc, #512] @ (391450 ) │ │ │ │ + orr.w r0, r6, #13107200 @ 0xc80000 │ │ │ │ + ldr r4, [pc, #544] @ (391470 ) │ │ │ │ lsls r5, r0, #1 │ │ │ │ - ands.w r0, ip, #13107200 @ 0xc80000 │ │ │ │ - ldr r4, [pc, #376] @ (3913d0 ) │ │ │ │ + bic.w r0, r4, #13107200 @ 0xc80000 │ │ │ │ + ldr r4, [pc, #408] @ (3913f0 ) │ │ │ │ lsls r5, r0, #1 │ │ │ │ push {lr} │ │ │ │ mov.w ip, #4096 @ 0x1000 │ │ │ │ sub.w ip, sp, ip │ │ │ │ str.w r0, [ip, #4080] @ 0xff0 │ │ │ │ sub sp, #12 │ │ │ │ bl 390478 │ │ │ │ @@ -1060430,16 +1060429,16 @@ │ │ │ │ add r0, pc │ │ │ │ bl 17e10 │ │ │ │ ldr r3, [sp, #4] │ │ │ │ mov r0, r3 │ │ │ │ add sp, #12 │ │ │ │ pop {pc} │ │ │ │ nop │ │ │ │ - ssat r0, #9, r4, asr #1 │ │ │ │ - ldr r3, [pc, #416] @ (391444 ) │ │ │ │ + ssat r0, #9, ip, asr #1 │ │ │ │ + ldr r3, [pc, #448] @ (391464 ) │ │ │ │ lsls r5, r0, #1 │ │ │ │ push {lr} │ │ │ │ mov.w ip, #4096 @ 0x1000 │ │ │ │ sub.w ip, sp, ip │ │ │ │ str.w r0, [ip, #4080] @ 0xff0 │ │ │ │ mov r3, r2 │ │ │ │ sub sp, #12 │ │ │ │ @@ -1060462,16 +1060461,16 @@ │ │ │ │ add r0, pc │ │ │ │ bl 17e10 │ │ │ │ ldr r3, [sp, #4] │ │ │ │ mov r0, r3 │ │ │ │ add sp, #12 │ │ │ │ pop {pc} │ │ │ │ nop │ │ │ │ - @ instruction: 0xf2d40048 │ │ │ │ - ldr r3, [pc, #96] @ (391354 ) │ │ │ │ + @ instruction: 0xf2dc0048 │ │ │ │ + ldr r3, [pc, #128] @ (391374 ) │ │ │ │ lsls r5, r0, #1 │ │ │ │ push {r4, r5, r6, r7, lr} │ │ │ │ mov.w ip, #4096 @ 0x1000 │ │ │ │ sub.w ip, sp, ip │ │ │ │ str.w r0, [ip, #4032] @ 0xfc0 │ │ │ │ ldr r2, [pc, #1004] @ (3916f0 ) │ │ │ │ sub sp, #44 @ 0x2c │ │ │ │ @@ -1060856,90 +1060855,90 @@ │ │ │ │ bl 17e10 │ │ │ │ b.n 3913c2 │ │ │ │ nop │ │ │ │ bvc.n 3916f8 │ │ │ │ lsls r0, r2, #1 │ │ │ │ asrs r0, r7, #6 │ │ │ │ movs r0, r0 │ │ │ │ - @ instruction: 0xf29a0048 │ │ │ │ + subw r0, r2, #72 @ 0x48 │ │ │ │ mrc2 15, 7, pc, cr7, cr15, {7} │ │ │ │ vminnm.f16 , , │ │ │ │ - @ instruction: 0xf2960048 │ │ │ │ - ands.w r0, ip, #13107200 @ 0xc80000 │ │ │ │ + @ instruction: 0xf29e0048 │ │ │ │ + bic.w r0, r4, #13107200 @ 0xc80000 │ │ │ │ lsls r7, r7, #16 │ │ │ │ movs r0, r0 │ │ │ │ - @ instruction: 0xf1f40048 │ │ │ │ - ldr r2, [pc, #224] @ (3917f8 ) │ │ │ │ + @ instruction: 0xf1fc0048 │ │ │ │ + ldr r2, [pc, #256] @ (391818 ) │ │ │ │ lsls r5, r0, #1 │ │ │ │ bvs.n 3917a8 │ │ │ │ lsls r0, r2, #1 │ │ │ │ - rsb r0, r0, #72 @ 0x48 │ │ │ │ - ldr r2, [pc, #16] @ (391734 ) │ │ │ │ + rsb r0, r8, #72 @ 0x48 │ │ │ │ + ldr r2, [pc, #48] @ (391754 ) │ │ │ │ lsls r5, r0, #1 │ │ │ │ svc 199 @ 0xc7 │ │ │ │ @ instruction: 0xffffdf25 │ │ │ │ - vaddw.u , , d2 │ │ │ │ + vaddw.u , , d10 │ │ │ │ lsls r0, r1, #1 │ │ │ │ - ldr r1, [pc, #792] @ (391a4c ) │ │ │ │ + ldr r1, [pc, #824] @ (391a6c ) │ │ │ │ lsls r5, r0, #1 │ │ │ │ - sbc.w r0, r8, #72 @ 0x48 │ │ │ │ - ldr r1, [pc, #688] @ (3919ec ) │ │ │ │ + sbcs.w r0, r0, #72 @ 0x48 │ │ │ │ + ldr r1, [pc, #720] @ (391a0c ) │ │ │ │ lsls r5, r0, #1 │ │ │ │ svc 15 │ │ │ │ - @ instruction: 0xfffff1c6 │ │ │ │ + @ instruction: 0xfffff1ce │ │ │ │ lsls r0, r1, #1 │ │ │ │ - addw r0, r4, #72 @ 0x48 │ │ │ │ - adds.w r0, ip, #72 @ 0x48 │ │ │ │ - ldr r1, [pc, #384] @ (3918d0 ) │ │ │ │ - lsls r5, r0, #1 │ │ │ │ - add.w r0, r2, #72 @ 0x48 │ │ │ │ - ldr r1, [pc, #280] @ (391870 ) │ │ │ │ + addw r0, ip, #72 @ 0x48 │ │ │ │ + @ instruction: 0xf1240048 │ │ │ │ + ldr r1, [pc, #416] @ (3918f0 ) │ │ │ │ lsls r5, r0, #1 │ │ │ │ - rsbs r0, r0, #72 @ 0x48 │ │ │ │ - addw r0, lr, #72 @ 0x48 │ │ │ │ - @ instruction: 0xf0c80048 │ │ │ │ - ldr r1, [pc, #48] @ (391798 ) │ │ │ │ + add.w r0, sl, #72 @ 0x48 │ │ │ │ + ldr r1, [pc, #312] @ (391890 ) │ │ │ │ lsls r5, r0, #1 │ │ │ │ - @ instruction: 0xf2380048 │ │ │ │ - @ instruction: 0xf1ec0048 │ │ │ │ - eor.w r0, r6, #72 @ 0x48 │ │ │ │ - ldr r0, [pc, #808] @ (391aa0 ) │ │ │ │ + rsbs r0, r8, #72 @ 0x48 │ │ │ │ + @ instruction: 0xf2160048 │ │ │ │ + @ instruction: 0xf0d00048 │ │ │ │ + ldr r1, [pc, #80] @ (3917b8 ) │ │ │ │ lsls r5, r0, #1 │ │ │ │ - orn r0, r8, #72 @ 0x48 │ │ │ │ - ldr r0, [pc, #680] @ (391a28 ) │ │ │ │ + movw r0, #72 @ 0x48 │ │ │ │ + @ instruction: 0xf1f40048 │ │ │ │ + eor.w r0, lr, #72 @ 0x48 │ │ │ │ + ldr r0, [pc, #840] @ (391ac0 ) │ │ │ │ lsls r5, r0, #1 │ │ │ │ - @ instruction: 0xf1f60048 │ │ │ │ - @ instruction: 0xf2240048 │ │ │ │ - ands.w r0, ip, #72 @ 0x48 │ │ │ │ - ldr r0, [pc, #384] @ (391910 ) │ │ │ │ + orns r0, r0, #72 @ 0x48 │ │ │ │ + ldr r0, [pc, #712] @ (391a48 ) │ │ │ │ lsls r5, r0, #1 │ │ │ │ - addw r0, sl, #72 @ 0x48 │ │ │ │ - @ instruction: 0xf23c0048 │ │ │ │ - vmla.i16 d16, d0, d0[1] │ │ │ │ - ldr r0, [pc, #80] @ (3917f0 ) │ │ │ │ + @ instruction: 0xf1fe0048 │ │ │ │ + @ instruction: 0xf22c0048 │ │ │ │ + bic.w r0, r4, #72 @ 0x48 │ │ │ │ + ldr r0, [pc, #416] @ (391930 ) │ │ │ │ lsls r5, r0, #1 │ │ │ │ - @ instruction: 0xf2140048 │ │ │ │ + @ instruction: 0xf2120048 │ │ │ │ movw r0, #16456 @ 0x4048 │ │ │ │ - vmla.i d0, d14, d0[2] │ │ │ │ - @ instruction: 0x47d2 │ │ │ │ + vmla.i16 d16, d8, d0[1] │ │ │ │ + ldr r0, [pc, #112] @ (391810 ) │ │ │ │ lsls r5, r0, #1 │ │ │ │ - @ instruction: 0xf22c0048 │ │ │ │ - @ instruction: 0xf2760048 │ │ │ │ - vhadd.s16 q8, q2, q4 │ │ │ │ - blx r3 │ │ │ │ + @ instruction: 0xf21c0048 │ │ │ │ + movw r0, #49224 @ 0xc048 │ │ │ │ + vmla.i16 d0, d6, d0[1] │ │ │ │ + @ instruction: 0x47da │ │ │ │ lsls r5, r0, #1 │ │ │ │ - @ instruction: 0xf25c0048 │ │ │ │ - subw r0, r4, #72 @ 0x48 │ │ │ │ - vhadd.s8 q0, q7, q4 │ │ │ │ - bx sl │ │ │ │ + @ instruction: 0xf2340048 │ │ │ │ + @ instruction: 0xf27e0048 │ │ │ │ + vhadd.s16 q8, q6, q4 │ │ │ │ + blx r4 │ │ │ │ lsls r5, r0, #1 │ │ │ │ - @ instruction: 0xf2da0048 │ │ │ │ - @ instruction: 0xf2880048 │ │ │ │ - cdp 0, 12, cr0, cr10, cr8, {2} │ │ │ │ - bx r1 │ │ │ │ + @ instruction: 0xf2640048 │ │ │ │ + subw r0, ip, #72 @ 0x48 │ │ │ │ + vhadd.s16 q0, q3, q4 │ │ │ │ + bx fp │ │ │ │ + lsls r5, r0, #1 │ │ │ │ + @ instruction: 0xf2e20048 │ │ │ │ + @ instruction: 0xf2900048 │ │ │ │ + cdp 0, 13, cr0, cr2, cr8, {2} │ │ │ │ + bx r2 │ │ │ │ lsls r5, r0, #1 │ │ │ │ push {lr} │ │ │ │ mov.w ip, #4096 @ 0x1000 │ │ │ │ sub.w ip, sp, ip │ │ │ │ str.w r0, [ip, #4080] @ 0xff0 │ │ │ │ sub sp, #12 │ │ │ │ bl 3912f4 │ │ │ │ @@ -1060960,16 +1060959,16 @@ │ │ │ │ add r0, pc │ │ │ │ bl 17e10 │ │ │ │ ldr r3, [sp, #4] │ │ │ │ mov r0, r3 │ │ │ │ add sp, #12 │ │ │ │ pop {pc} │ │ │ │ nop │ │ │ │ - ldc 0, cr0, [ip, #288] @ 0x120 │ │ │ │ - cmp r8, ip │ │ │ │ + stc 0, cr0, [r4, #288]! @ 0x120 │ │ │ │ + cmp r8, sp │ │ │ │ lsls r5, r0, #1 │ │ │ │ movs r0, r0 │ │ │ │ movs r0, r0 │ │ │ │ push {r4, r5, lr} │ │ │ │ mov.w ip, #4096 @ 0x1000 │ │ │ │ sub.w ip, sp, ip │ │ │ │ str.w r0, [ip, #4064] @ 0xfe0 │ │ │ │ @@ -1061034,17 +1061033,17 @@ │ │ │ │ ldr r1, [sp, #12] │ │ │ │ add r0, pc │ │ │ │ bl 17e10 │ │ │ │ ldr r3, [sp, #12] │ │ │ │ mov r0, r3 │ │ │ │ add sp, #20 │ │ │ │ pop {r4, r5, pc} │ │ │ │ - adcs.w r0, r2, #72 @ 0x48 │ │ │ │ - add.w r0, lr, #72 @ 0x48 │ │ │ │ - cmp r6, r3 │ │ │ │ + adcs.w r0, sl, #72 @ 0x48 │ │ │ │ + adds.w r0, r6, #72 @ 0x48 │ │ │ │ + cmp r6, r4 │ │ │ │ lsls r5, r0, #1 │ │ │ │ push {r4, r5, lr} │ │ │ │ mov.w ip, #4096 @ 0x1000 │ │ │ │ sub.w ip, sp, ip │ │ │ │ str.w r0, [ip, #4064] @ 0xfe0 │ │ │ │ ldr r2, [pc, #92] @ (39195c ) │ │ │ │ sub sp, #20 │ │ │ │ @@ -1061085,15 +1061084,15 @@ │ │ │ │ pop {r4, r5, pc} │ │ │ │ blx 1172c <__stack_chk_fail@plt> │ │ │ │ nop │ │ │ │ bne.n 39196c │ │ │ │ lsls r0, r2, #1 │ │ │ │ asrs r0, r7, #6 │ │ │ │ movs r0, r0 │ │ │ │ - eors.w r0, r6, #72 @ 0x48 │ │ │ │ + eors.w r0, lr, #72 @ 0x48 │ │ │ │ beq.n 391904 │ │ │ │ lsls r0, r2, #1 │ │ │ │ stmdb sp!, {r4, r5, r6, r7, r8, r9, sl, fp, lr} │ │ │ │ mov.w ip, #4096 @ 0x1000 │ │ │ │ vpush {d8-d9} │ │ │ │ sub.w ip, sp, ip │ │ │ │ str.w r0, [ip, #4008] @ 0xfa8 │ │ │ │ @@ -1061276,16 +1061275,16 @@ │ │ │ │ strb r5, [r7, r1] │ │ │ │ beq.n 391a94 │ │ │ │ lsls r0, r2, #1 │ │ │ │ asrs r0, r7, #6 │ │ │ │ movs r0, r0 │ │ │ │ ldmia r6, {r1, r3, r6, r7} │ │ │ │ lsls r0, r2, #1 │ │ │ │ - cdp 0, 7, cr0, cr2, cr8, {2} │ │ │ │ - cmp r2, r0 │ │ │ │ + cdp 0, 7, cr0, cr10, cr8, {2} │ │ │ │ + cmp r2, r1 │ │ │ │ lsls r5, r0, #1 │ │ │ │ stmdb sp!, {r3, r4, r5, r6, r7, r8, r9, sl, fp, lr} │ │ │ │ mov.w ip, #4096 @ 0x1000 │ │ │ │ vpush {d8-d12} │ │ │ │ sub.w ip, sp, ip │ │ │ │ str.w r0, [ip, #4016] @ 0xfb0 │ │ │ │ mov r4, r0 │ │ │ │ @@ -1061366,19 +1061365,19 @@ │ │ │ │ add r0, pc │ │ │ │ bl 17e10 │ │ │ │ mov r0, r5 │ │ │ │ vpop {d8-d12} │ │ │ │ ldmia.w sp!, {r3, r4, r5, r6, r7, r8, r9, sl, fp, pc} │ │ │ │ nop.w │ │ │ │ ... │ │ │ │ - stc 0, cr0, [lr, #288] @ 0x120 │ │ │ │ - sbcs r6, r3 │ │ │ │ + ldc 0, cr0, [r6, #288] @ 0x120 │ │ │ │ + sbcs r6, r4 │ │ │ │ lsls r5, r0, #1 │ │ │ │ - stcl 0, cr0, [r0, #-288]! @ 0xfffffee0 │ │ │ │ - adcs r0, r6 │ │ │ │ + stcl 0, cr0, [r8, #-288]! @ 0xfffffee0 │ │ │ │ + adcs r0, r7 │ │ │ │ lsls r5, r0, #1 │ │ │ │ stmdb sp!, {r4, r5, r6, r7, r8, r9, sl, fp, lr} │ │ │ │ mov.w ip, #4096 @ 0x1000 │ │ │ │ vpush {d8-d10} │ │ │ │ sub.w ip, sp, ip │ │ │ │ str.w r0, [ip, #2888] @ 0xb48 │ │ │ │ subw sp, sp, #1148 @ 0x47c │ │ │ │ @@ -1061714,34 +1061713,34 @@ │ │ │ │ add r2, pc, #540 @ (adr r2, 392270 ) │ │ │ │ cmp r6, r5 │ │ │ │ strb r5, [r7, r1] │ │ │ │ ldmia r5, {r1, r2, r4, r5} │ │ │ │ lsls r0, r2, #1 │ │ │ │ asrs r0, r7, #6 │ │ │ │ movs r0, r0 │ │ │ │ - stcl 0, cr0, [r4], {72} @ 0x48 │ │ │ │ - lsrs r4, r2 │ │ │ │ + stcl 0, cr0, [ip], {72} @ 0x48 │ │ │ │ + lsrs r4, r3 │ │ │ │ lsls r5, r0, #1 │ │ │ │ ldmia r4!, {r1, r5, r6, r7} │ │ │ │ lsls r0, r2, #1 │ │ │ │ - stcl 0, cr0, [r4], #-288 @ 0xfffffee0 │ │ │ │ - eors r4, r6 │ │ │ │ + stcl 0, cr0, [ip], #-288 @ 0xfffffee0 │ │ │ │ + eors r4, r7 │ │ │ │ lsls r5, r0, #1 │ │ │ │ - @ instruction: 0xeb8a0048 │ │ │ │ - subs r7, #154 @ 0x9a │ │ │ │ + @ instruction: 0xeb920048 │ │ │ │ + subs r7, #162 @ 0xa2 │ │ │ │ lsls r5, r0, #1 │ │ │ │ - sbcs.w r0, r0, r8, lsl #1 │ │ │ │ - subs r7, #128 @ 0x80 │ │ │ │ + sbcs.w r0, r8, r8, lsl #1 │ │ │ │ + subs r7, #136 @ 0x88 │ │ │ │ lsls r5, r0, #1 │ │ │ │ - adc.w r0, r6, r8, lsl #1 │ │ │ │ - ldrd r0, r0, [ip, #288]! @ 0x120 │ │ │ │ - subs r6, #12 │ │ │ │ + adc.w r0, lr, r8, lsl #1 │ │ │ │ + and.w r0, r4, r8, lsl #1 │ │ │ │ + subs r6, #20 │ │ │ │ lsls r5, r0, #1 │ │ │ │ - strd r0, r0, [r4, #288]! @ 0x120 │ │ │ │ - subs r5, #244 @ 0xf4 │ │ │ │ + strd r0, r0, [ip, #288]! @ 0x120 │ │ │ │ + subs r5, #252 @ 0xfc │ │ │ │ lsls r5, r0, #1 │ │ │ │ ldr r3, [r4, #0] │ │ │ │ movs r0, #0 │ │ │ │ ldr r5, [r7, #44] @ 0x2c │ │ │ │ movs r1, #0 │ │ │ │ ldr r2, [r3, #4] │ │ │ │ ldr r3, [sp, #64] @ 0x40 │ │ │ │ @@ -1062068,73 +1062067,73 @@ │ │ │ │ ... │ │ │ │ @ instruction: 0xffffffff │ │ │ │ vqrdmlsh.s , , d31[0] │ │ │ │ ldr r7, [sp, #184] @ 0xb8 │ │ │ │ add r2, pc, #540 @ (adr r2, 392630 ) │ │ │ │ cmp r6, r5 │ │ │ │ strb r5, [r7, r1] │ │ │ │ - ldmdb r8, {r3, r6} │ │ │ │ - subs r5, #40 @ 0x28 │ │ │ │ + stmdb r0!, {r3, r6} │ │ │ │ + subs r5, #48 @ 0x30 │ │ │ │ lsls r5, r0, #1 │ │ │ │ - ldrd r0, r0, [ip], #288 @ 0x120 │ │ │ │ - subs r5, #12 │ │ │ │ + stmdb r4, {r3, r6} │ │ │ │ + subs r5, #20 │ │ │ │ lsls r5, r0, #1 │ │ │ │ - @ instruction: 0xe8320048 │ │ │ │ - subs r4, #66 @ 0x42 │ │ │ │ + @ instruction: 0xe83a0048 │ │ │ │ + subs r4, #74 @ 0x4a │ │ │ │ lsls r5, r0, #1 │ │ │ │ - @ instruction: 0xe8160048 │ │ │ │ - subs r4, #38 @ 0x26 │ │ │ │ + @ instruction: 0xe81e0048 │ │ │ │ + subs r4, #46 @ 0x2e │ │ │ │ lsls r5, r0, #1 │ │ │ │ - b.n 39237c │ │ │ │ + b.n 39238c │ │ │ │ lsls r0, r1, #1 │ │ │ │ - subs r3, #176 @ 0xb0 │ │ │ │ + subs r3, #184 @ 0xb8 │ │ │ │ lsls r5, r0, #1 │ │ │ │ - b.n 392304 │ │ │ │ + b.n 392314 │ │ │ │ lsls r0, r1, #1 │ │ │ │ - subs r3, #112 @ 0x70 │ │ │ │ + subs r3, #120 @ 0x78 │ │ │ │ lsls r5, r0, #1 │ │ │ │ - b.n 3922bc │ │ │ │ + b.n 3922cc │ │ │ │ lsls r0, r1, #1 │ │ │ │ - subs r3, #72 @ 0x48 │ │ │ │ + subs r3, #80 @ 0x50 │ │ │ │ lsls r5, r0, #1 │ │ │ │ - b.n 39228c │ │ │ │ + b.n 39229c │ │ │ │ lsls r0, r1, #1 │ │ │ │ - subs r3, #44 @ 0x2c │ │ │ │ + subs r3, #52 @ 0x34 │ │ │ │ lsls r5, r0, #1 │ │ │ │ - b.n 392264 │ │ │ │ + b.n 392274 │ │ │ │ lsls r0, r1, #1 │ │ │ │ - subs r3, #20 │ │ │ │ + subs r3, #28 │ │ │ │ lsls r5, r0, #1 │ │ │ │ - b.n 392234 │ │ │ │ + b.n 392244 │ │ │ │ lsls r0, r1, #1 │ │ │ │ - subs r2, #248 @ 0xf8 │ │ │ │ + subs r3, #0 │ │ │ │ lsls r5, r0, #1 │ │ │ │ - b.n 392204 │ │ │ │ + b.n 392214 │ │ │ │ lsls r0, r1, #1 │ │ │ │ - subs r2, #220 @ 0xdc │ │ │ │ + subs r2, #228 @ 0xe4 │ │ │ │ lsls r5, r0, #1 │ │ │ │ - b.n 3921d4 │ │ │ │ + b.n 3921e4 │ │ │ │ lsls r0, r1, #1 │ │ │ │ - subs r2, #192 @ 0xc0 │ │ │ │ + subs r2, #200 @ 0xc8 │ │ │ │ lsls r5, r0, #1 │ │ │ │ - b.n 392168 │ │ │ │ + b.n 392178 │ │ │ │ lsls r0, r1, #1 │ │ │ │ - subs r2, #134 @ 0x86 │ │ │ │ + subs r2, #142 @ 0x8e │ │ │ │ lsls r5, r0, #1 │ │ │ │ - b.n 392138 │ │ │ │ + b.n 392148 │ │ │ │ lsls r0, r1, #1 │ │ │ │ - subs r2, #106 @ 0x6a │ │ │ │ + subs r2, #114 @ 0x72 │ │ │ │ lsls r5, r0, #1 │ │ │ │ - b.n 3920ac │ │ │ │ + b.n 3920bc │ │ │ │ lsls r0, r1, #1 │ │ │ │ - subs r2, #32 │ │ │ │ + subs r2, #40 @ 0x28 │ │ │ │ lsls r5, r0, #1 │ │ │ │ - b.n 39207c │ │ │ │ + b.n 39208c │ │ │ │ lsls r0, r1, #1 │ │ │ │ - subs r2, #4 │ │ │ │ + subs r2, #12 │ │ │ │ lsls r5, r0, #1 │ │ │ │ stmdb sp!, {r4, r5, r6, r7, r8, r9, sl, fp, lr} │ │ │ │ mov.w ip, #4096 @ 0x1000 │ │ │ │ sub.w ip, sp, ip │ │ │ │ str.w r0, [ip, #3840] @ 0xf00 │ │ │ │ mov r6, r2 │ │ │ │ mov sl, r2 │ │ │ │ @@ -1062495,51 +1062494,51 @@ │ │ │ │ ... │ │ │ │ stmia r5!, {r3, r4, r6} │ │ │ │ lsls r0, r2, #1 │ │ │ │ asrs r0, r7, #6 │ │ │ │ movs r0, r0 │ │ │ │ stmia r5!, {r1, r2, r4, r5} │ │ │ │ lsls r0, r2, #1 │ │ │ │ - b.n 392168 │ │ │ │ + b.n 392178 │ │ │ │ lsls r0, r1, #1 │ │ │ │ - b.n 3920d4 │ │ │ │ + b.n 3920e4 │ │ │ │ lsls r0, r1, #1 │ │ │ │ - subs r0, #92 @ 0x5c │ │ │ │ + subs r0, #100 @ 0x64 │ │ │ │ lsls r5, r0, #1 │ │ │ │ - b.n 3920a4 │ │ │ │ + b.n 3920b4 │ │ │ │ lsls r0, r1, #1 │ │ │ │ - subs r0, #64 @ 0x40 │ │ │ │ + subs r0, #72 @ 0x48 │ │ │ │ lsls r5, r0, #1 │ │ │ │ - b.n 392f2c │ │ │ │ + b.n 392f3c │ │ │ │ lsls r0, r1, #1 │ │ │ │ - adds r7, #128 @ 0x80 │ │ │ │ + adds r7, #136 @ 0x88 │ │ │ │ lsls r5, r0, #1 │ │ │ │ - b.n 392ef8 │ │ │ │ + b.n 392f08 │ │ │ │ lsls r0, r1, #1 │ │ │ │ - adds r7, #98 @ 0x62 │ │ │ │ + adds r7, #106 @ 0x6a │ │ │ │ lsls r5, r0, #1 │ │ │ │ - b.n 392ec4 │ │ │ │ + b.n 392ed4 │ │ │ │ lsls r0, r1, #1 │ │ │ │ - adds r7, #68 @ 0x44 │ │ │ │ + adds r7, #76 @ 0x4c │ │ │ │ lsls r5, r0, #1 │ │ │ │ - b.n 392e40 │ │ │ │ + b.n 392e50 │ │ │ │ lsls r0, r1, #1 │ │ │ │ - adds r6, #254 @ 0xfe │ │ │ │ + adds r7, #6 │ │ │ │ lsls r5, r0, #1 │ │ │ │ - b.n 392db8 │ │ │ │ + b.n 392dc8 │ │ │ │ lsls r0, r1, #1 │ │ │ │ - adds r6, #182 @ 0xb6 │ │ │ │ + adds r6, #190 @ 0xbe │ │ │ │ lsls r5, r0, #1 │ │ │ │ - b.n 392d48 │ │ │ │ + b.n 392d58 │ │ │ │ lsls r0, r1, #1 │ │ │ │ - adds r6, #122 @ 0x7a │ │ │ │ + adds r6, #130 @ 0x82 │ │ │ │ lsls r5, r0, #1 │ │ │ │ - b.n 392d14 │ │ │ │ + b.n 392d24 │ │ │ │ lsls r0, r1, #1 │ │ │ │ - adds r6, #92 @ 0x5c │ │ │ │ + adds r6, #100 @ 0x64 │ │ │ │ lsls r5, r0, #1 │ │ │ │ cmp r5, #1 │ │ │ │ ldr r4, [sp, #100] @ 0x64 │ │ │ │ ldr r5, [sp, #80] @ 0x50 │ │ │ │ ble.n 392988 │ │ │ │ ldr r2, [sp, #108] @ 0x6c │ │ │ │ mov r0, r5 │ │ │ │ @@ -1062836,49 +1062835,49 @@ │ │ │ │ bmi.n 392c16 │ │ │ │ str r0, [r4, #28] │ │ │ │ b.n 39298c │ │ │ │ ldr r1, [sp, #616] @ 0x268 │ │ │ │ ldr r1, [sp, #612] @ 0x264 │ │ │ │ ldr r1, [sp, #612] @ 0x264 │ │ │ │ subs r7, #185 @ 0xb9 │ │ │ │ - b.n 392d0c │ │ │ │ + b.n 392d1c │ │ │ │ lsls r0, r1, #1 │ │ │ │ - b.n 392c84 │ │ │ │ + b.n 392c94 │ │ │ │ lsls r0, r1, #1 │ │ │ │ - adds r4, #118 @ 0x76 │ │ │ │ + adds r4, #126 @ 0x7e │ │ │ │ lsls r5, r0, #1 │ │ │ │ - svc 250 @ 0xfa │ │ │ │ + b.n 392bc4 │ │ │ │ lsls r0, r1, #1 │ │ │ │ - svc 74 @ 0x4a │ │ │ │ + svc 82 @ 0x52 │ │ │ │ lsls r0, r1, #1 │ │ │ │ - adds r3, #88 @ 0x58 │ │ │ │ + adds r3, #96 @ 0x60 │ │ │ │ lsls r5, r0, #1 │ │ │ │ - svc 48 @ 0x30 │ │ │ │ + svc 56 @ 0x38 │ │ │ │ lsls r0, r1, #1 │ │ │ │ - adds r3, #62 @ 0x3e │ │ │ │ + adds r3, #70 @ 0x46 │ │ │ │ lsls r5, r0, #1 │ │ │ │ - svc 18 │ │ │ │ + svc 26 │ │ │ │ lsls r0, r1, #1 │ │ │ │ - adds r3, #32 │ │ │ │ + adds r3, #40 @ 0x28 │ │ │ │ lsls r5, r0, #1 │ │ │ │ - udf #248 @ 0xf8 │ │ │ │ + svc 0 │ │ │ │ lsls r0, r1, #1 │ │ │ │ - adds r3, #6 │ │ │ │ + adds r3, #14 │ │ │ │ lsls r5, r0, #1 │ │ │ │ - udf #220 @ 0xdc │ │ │ │ + udf #228 @ 0xe4 │ │ │ │ lsls r0, r1, #1 │ │ │ │ - adds r2, #236 @ 0xec │ │ │ │ + adds r2, #244 @ 0xf4 │ │ │ │ lsls r5, r0, #1 │ │ │ │ - udf #190 @ 0xbe │ │ │ │ + udf #198 @ 0xc6 │ │ │ │ lsls r0, r1, #1 │ │ │ │ - adds r2, #206 @ 0xce │ │ │ │ + adds r2, #214 @ 0xd6 │ │ │ │ lsls r5, r0, #1 │ │ │ │ - udf #138 @ 0x8a │ │ │ │ + udf #146 @ 0x92 │ │ │ │ lsls r0, r1, #1 │ │ │ │ - adds r2, #154 @ 0x9a │ │ │ │ + adds r2, #162 @ 0xa2 │ │ │ │ lsls r5, r0, #1 │ │ │ │ str r0, [sp, #72] @ 0x48 │ │ │ │ mov.w r1, #292 @ 0x124 │ │ │ │ ldr r0, [pc, #176] @ (392cb0 ) │ │ │ │ add r0, pc │ │ │ │ adds r0, #12 │ │ │ │ bl 17c90 │ │ │ │ @@ -1062947,25 +1062946,25 @@ │ │ │ │ bl 17c90 │ │ │ │ ldr r0, [pc, #32] @ (392cc4 ) │ │ │ │ ldr r1, [sp, #72] @ 0x48 │ │ │ │ add r0, pc │ │ │ │ bl 17e10 │ │ │ │ ldr r3, [sp, #72] @ 0x48 │ │ │ │ b.n 3925a0 │ │ │ │ - ble.n 392c64 │ │ │ │ + ble.n 392c74 │ │ │ │ lsls r0, r1, #1 │ │ │ │ - adds r1, #232 @ 0xe8 │ │ │ │ + adds r1, #240 @ 0xf0 │ │ │ │ lsls r5, r0, #1 │ │ │ │ - ble.n 392d74 │ │ │ │ + ble.n 392d84 │ │ │ │ lsls r0, r1, #1 │ │ │ │ - adds r1, #108 @ 0x6c │ │ │ │ + adds r1, #116 @ 0x74 │ │ │ │ lsls r5, r0, #1 │ │ │ │ - ble.n 392d40 │ │ │ │ + ble.n 392d50 │ │ │ │ lsls r0, r1, #1 │ │ │ │ - adds r1, #78 @ 0x4e │ │ │ │ + adds r1, #86 @ 0x56 │ │ │ │ lsls r5, r0, #1 │ │ │ │ push {r4, r5, r6, r7, lr} │ │ │ │ mov.w ip, #4096 @ 0x1000 │ │ │ │ sub.w ip, sp, ip │ │ │ │ str.w r0, [ip, #4032] @ 0xfc0 │ │ │ │ ldr r2, [pc, #388] @ (392e5c ) │ │ │ │ sub sp, #44 @ 0x2c │ │ │ │ @@ -1063119,54 +1063118,54 @@ │ │ │ │ bl 17e10 │ │ │ │ b.n 392d66 │ │ │ │ blx 1172c <__stack_chk_fail@plt> │ │ │ │ pop {r1, r2, r3, r5, pc} │ │ │ │ lsls r0, r2, #1 │ │ │ │ asrs r0, r7, #6 │ │ │ │ movs r0, r0 │ │ │ │ - bgt.n 392dfc │ │ │ │ + bgt.n 392e0c │ │ │ │ lsls r0, r1, #1 │ │ │ │ bl 316e6a >::_M_default_append(unsigned int)@@Base+0x942a6> │ │ │ │ - bgt.n 392e48 │ │ │ │ + bgt.n 392e58 │ │ │ │ lsls r0, r1, #1 │ │ │ │ - bgt.n 392e60 │ │ │ │ + bgt.n 392e70 │ │ │ │ lsls r0, r1, #1 │ │ │ │ lsls r7, r6, #5 │ │ │ │ movs r0, r0 │ │ │ │ - bgt.n 392d84 │ │ │ │ + bgt.n 392d94 │ │ │ │ lsls r0, r1, #1 │ │ │ │ - adds r0, #148 @ 0x94 │ │ │ │ + adds r0, #156 @ 0x9c │ │ │ │ lsls r5, r0, #1 │ │ │ │ pop {r1, r5, r7} │ │ │ │ lsls r0, r2, #1 │ │ │ │ - bgt.n 392f2c │ │ │ │ + bgt.n 392f3c │ │ │ │ lsls r0, r1, #1 │ │ │ │ - adds r0, #98 @ 0x62 │ │ │ │ + adds r0, #106 @ 0x6a │ │ │ │ lsls r5, r0, #1 │ │ │ │ @ instruction: 0xeb4dffff │ │ │ │ @ instruction: 0xea7bffff │ │ │ │ - bgt.n 392ec0 │ │ │ │ + bgt.n 392ed0 │ │ │ │ lsls r0, r1, #1 │ │ │ │ - adds r0, #36 @ 0x24 │ │ │ │ + adds r0, #44 @ 0x2c │ │ │ │ lsls r5, r0, #1 │ │ │ │ - blt.n 392e94 │ │ │ │ + bgt.n 392ea4 │ │ │ │ lsls r0, r1, #1 │ │ │ │ - adds r0, #10 │ │ │ │ + adds r0, #18 │ │ │ │ lsls r5, r0, #1 │ │ │ │ - bgt.n 392ee8 │ │ │ │ + bgt.n 392ef8 │ │ │ │ lsls r0, r1, #1 │ │ │ │ - ldmia r3!, {r1} │ │ │ │ + ldmia r3, {r1, r3} │ │ │ │ lsls r7, r0, #1 │ │ │ │ - blt.n 392e18 │ │ │ │ + blt.n 392e28 │ │ │ │ lsls r0, r1, #1 │ │ │ │ - cmp r7, #196 @ 0xc4 │ │ │ │ + cmp r7, #204 @ 0xcc │ │ │ │ lsls r5, r0, #1 │ │ │ │ - blt.n 392de4 │ │ │ │ + blt.n 392df4 │ │ │ │ lsls r0, r1, #1 │ │ │ │ - cmp r7, #164 @ 0xa4 │ │ │ │ + cmp r7, #172 @ 0xac │ │ │ │ lsls r5, r0, #1 │ │ │ │ push {lr} │ │ │ │ mov.w ip, #4096 @ 0x1000 │ │ │ │ sub.w ip, sp, ip │ │ │ │ str.w r0, [ip, #4080] @ 0xff0 │ │ │ │ sub sp, #12 │ │ │ │ bl 392cc8 │ │ │ │ @@ -1063187,17 +1063186,17 @@ │ │ │ │ add r0, pc │ │ │ │ bl 17e10 │ │ │ │ ldr r3, [sp, #4] │ │ │ │ mov r0, r3 │ │ │ │ add sp, #12 │ │ │ │ pop {pc} │ │ │ │ nop │ │ │ │ - bge.n 392eec │ │ │ │ + bge.n 392efc │ │ │ │ lsls r0, r1, #1 │ │ │ │ - cmp r7, #4 │ │ │ │ + cmp r7, #12 │ │ │ │ lsls r5, r0, #1 │ │ │ │ movs r0, #1 │ │ │ │ str r0, [r2, #0] │ │ │ │ bx lr │ │ │ │ nop │ │ │ │ movs r0, #1 │ │ │ │ str r0, [r3, #0] │ │ │ │ @@ -1063246,17 +1063245,17 @@ │ │ │ │ add r0, pc │ │ │ │ bl 17e10 │ │ │ │ ldr r3, [sp, #4] │ │ │ │ mov r0, r3 │ │ │ │ add sp, #8 │ │ │ │ pop {r4, pc} │ │ │ │ nop │ │ │ │ - bge.n 392f44 │ │ │ │ + bge.n 392f54 │ │ │ │ lsls r0, r1, #1 │ │ │ │ - cmp r6, #116 @ 0x74 │ │ │ │ + cmp r6, #124 @ 0x7c │ │ │ │ lsls r5, r0, #1 │ │ │ │ push {r4, r5, lr} │ │ │ │ mov.w ip, #4096 @ 0x1000 │ │ │ │ sub.w ip, sp, ip │ │ │ │ str.w r0, [ip, #4064] @ 0xfe0 │ │ │ │ ldr r2, [pc, #92] @ (393004 ) │ │ │ │ sub sp, #20 │ │ │ │ @@ -1063297,15 +1063296,15 @@ │ │ │ │ pop {r4, r5, pc} │ │ │ │ blx 1172c <__stack_chk_fail@plt> │ │ │ │ nop │ │ │ │ rev16 r6, r3 │ │ │ │ lsls r0, r2, #1 │ │ │ │ asrs r0, r7, #6 │ │ │ │ movs r0, r0 │ │ │ │ - bge.n 392f3c │ │ │ │ + bge.n 392f4c │ │ │ │ lsls r0, r1, #1 │ │ │ │ rev r4, r4 │ │ │ │ lsls r0, r2, #1 │ │ │ │ stmdb sp!, {r4, r5, r6, r7, r8, r9, sl, fp, lr} │ │ │ │ mov.w ip, #4096 @ 0x1000 │ │ │ │ vpush {d8-d10} │ │ │ │ sub.w ip, sp, ip │ │ │ │ @@ -1064011,97 +1064010,97 @@ │ │ │ │ b.n 39309c │ │ │ │ cbnz r0, 393856 │ │ │ │ lsls r0, r2, #1 │ │ │ │ asrs r0, r7, #6 │ │ │ │ movs r0, r0 │ │ │ │ cbnz r0, 393842 │ │ │ │ lsls r0, r2, #1 │ │ │ │ - bls.n 39372c │ │ │ │ + bls.n 39373c │ │ │ │ lsls r0, r1, #1 │ │ │ │ - bhi.n 393804 │ │ │ │ + bhi.n 393814 │ │ │ │ lsls r0, r1, #1 │ │ │ │ - cmp r4, #132 @ 0x84 │ │ │ │ + cmp r4, #140 @ 0x8c │ │ │ │ lsls r5, r0, #1 │ │ │ │ - bhi.n 3937f4 │ │ │ │ + bhi.n 393804 │ │ │ │ lsls r0, r1, #1 │ │ │ │ - bvc.n 39380c │ │ │ │ + bvc.n 39381c │ │ │ │ lsls r0, r1, #1 │ │ │ │ - bvc.n 3937f8 │ │ │ │ + bvc.n 393808 │ │ │ │ lsls r0, r1, #1 │ │ │ │ - bvc.n 393864 │ │ │ │ + bvc.n 393874 │ │ │ │ lsls r0, r1, #1 │ │ │ │ - cmp r2, #170 @ 0xaa │ │ │ │ + cmp r2, #178 @ 0xb2 │ │ │ │ lsls r5, r0, #1 │ │ │ │ - bvs.n 3938e4 │ │ │ │ + bvs.n 3938f4 │ │ │ │ lsls r0, r1, #1 │ │ │ │ - cmp r1, #230 @ 0xe6 │ │ │ │ + cmp r1, #238 @ 0xee │ │ │ │ lsls r5, r0, #1 │ │ │ │ - bvs.n 3938a8 │ │ │ │ + bvs.n 3938b8 │ │ │ │ lsls r0, r1, #1 │ │ │ │ - cmp r1, #196 @ 0xc4 │ │ │ │ + cmp r1, #204 @ 0xcc │ │ │ │ lsls r5, r0, #1 │ │ │ │ - bpl.n 3938e4 │ │ │ │ + bpl.n 3938f4 │ │ │ │ lsls r0, r1, #1 │ │ │ │ - cmp r0, #224 @ 0xe0 │ │ │ │ + cmp r0, #232 @ 0xe8 │ │ │ │ lsls r5, r0, #1 │ │ │ │ - bpl.n 3938b0 │ │ │ │ + bpl.n 3938c0 │ │ │ │ lsls r0, r1, #1 │ │ │ │ - cmp r0, #194 @ 0xc2 │ │ │ │ + cmp r0, #202 @ 0xca │ │ │ │ lsls r5, r0, #1 │ │ │ │ - bmi.n 3937f4 │ │ │ │ + bmi.n 393804 │ │ │ │ lsls r0, r1, #1 │ │ │ │ - cmp r0, #96 @ 0x60 │ │ │ │ + cmp r0, #104 @ 0x68 │ │ │ │ lsls r5, r0, #1 │ │ │ │ - bmi.n 39390c │ │ │ │ + bmi.n 39391c │ │ │ │ lsls r0, r1, #1 │ │ │ │ - movs r7, #240 @ 0xf0 │ │ │ │ + movs r7, #248 @ 0xf8 │ │ │ │ lsls r5, r0, #1 │ │ │ │ - bmi.n 393888 │ │ │ │ + bmi.n 393898 │ │ │ │ lsls r0, r1, #1 │ │ │ │ - movs r7, #162 @ 0xa2 │ │ │ │ + movs r7, #170 @ 0xaa │ │ │ │ lsls r5, r0, #1 │ │ │ │ - bcc.n 393840 │ │ │ │ + bcc.n 393850 │ │ │ │ lsls r0, r1, #1 │ │ │ │ - movs r7, #122 @ 0x7a │ │ │ │ + movs r7, #130 @ 0x82 │ │ │ │ lsls r5, r0, #1 │ │ │ │ - bcc.n 3937ec │ │ │ │ + bcc.n 3937fc │ │ │ │ lsls r0, r1, #1 │ │ │ │ - movs r7, #76 @ 0x4c │ │ │ │ + movs r7, #84 @ 0x54 │ │ │ │ lsls r5, r0, #1 │ │ │ │ - bcc.n 393988 │ │ │ │ + bcc.n 393798 │ │ │ │ lsls r0, r1, #1 │ │ │ │ - movs r7, #22 │ │ │ │ + movs r7, #30 │ │ │ │ lsls r5, r0, #1 │ │ │ │ - bcc.n 393954 │ │ │ │ + bcc.n 393964 │ │ │ │ lsls r0, r1, #1 │ │ │ │ - movs r6, #248 @ 0xf8 │ │ │ │ + movs r7, #0 │ │ │ │ lsls r5, r0, #1 │ │ │ │ - bcc.n 3938d0 │ │ │ │ + bcc.n 3938e0 │ │ │ │ lsls r0, r1, #1 │ │ │ │ - movs r6, #178 @ 0xb2 │ │ │ │ + movs r6, #186 @ 0xba │ │ │ │ lsls r5, r0, #1 │ │ │ │ - bcs.n 393870 │ │ │ │ + bcs.n 393880 │ │ │ │ lsls r0, r1, #1 │ │ │ │ - movs r6, #126 @ 0x7e │ │ │ │ + movs r6, #134 @ 0x86 │ │ │ │ lsls r5, r0, #1 │ │ │ │ - bcs.n 39383c │ │ │ │ + bcs.n 39384c │ │ │ │ lsls r0, r1, #1 │ │ │ │ - movs r6, #96 @ 0x60 │ │ │ │ + movs r6, #104 @ 0x68 │ │ │ │ lsls r5, r0, #1 │ │ │ │ - bcs.n 3937ec │ │ │ │ + bcs.n 3937fc │ │ │ │ lsls r0, r1, #1 │ │ │ │ - movs r6, #52 @ 0x34 │ │ │ │ + movs r6, #60 @ 0x3c │ │ │ │ lsls r5, r0, #1 │ │ │ │ - bcs.n 3939a8 │ │ │ │ + bcs.n 3939b8 │ │ │ │ lsls r0, r1, #1 │ │ │ │ - movs r6, #14 │ │ │ │ + movs r6, #22 │ │ │ │ lsls r5, r0, #1 │ │ │ │ - bcs.n 393958 │ │ │ │ + bcs.n 393968 │ │ │ │ lsls r0, r1, #1 │ │ │ │ - movs r5, #226 @ 0xe2 │ │ │ │ + movs r5, #234 @ 0xea │ │ │ │ lsls r5, r0, #1 │ │ │ │ stmdb sp!, {r4, r5, r6, r7, r8, r9, sl, fp, lr} │ │ │ │ mov.w ip, #4096 @ 0x1000 │ │ │ │ vpush {d8-d11} │ │ │ │ sub.w ip, sp, ip │ │ │ │ str.w r0, [ip, #3808] @ 0xee0 │ │ │ │ ldr.w r5, [pc, #1112] @ 393d40 │ │ │ │ @@ -1064519,31 +1064518,31 @@ │ │ │ │ ... │ │ │ │ cbz r4, 393d4a │ │ │ │ lsls r0, r2, #1 │ │ │ │ asrs r0, r7, #6 │ │ │ │ movs r0, r0 │ │ │ │ sub sp, #224 @ 0xe0 │ │ │ │ lsls r0, r2, #1 │ │ │ │ - beq.n 393dfc │ │ │ │ + beq.n 393e0c │ │ │ │ lsls r0, r1, #1 │ │ │ │ - movs r3, #242 @ 0xf2 │ │ │ │ + movs r3, #250 @ 0xfa │ │ │ │ lsls r5, r0, #1 │ │ │ │ - beq.n 393d74 │ │ │ │ + beq.n 393d84 │ │ │ │ lsls r0, r1, #1 │ │ │ │ - movs r3, #170 @ 0xaa │ │ │ │ + movs r3, #178 @ 0xb2 │ │ │ │ lsls r5, r0, #1 │ │ │ │ - ldmia r7, {r1, r3, r5, r7} │ │ │ │ + ldmia r7, {r1, r4, r5, r7} │ │ │ │ lsls r0, r1, #1 │ │ │ │ - ldmia r6, {r1, r4, r5, r6} │ │ │ │ + ldmia r6, {r1, r3, r4, r5, r6} │ │ │ │ lsls r0, r1, #1 │ │ │ │ - movs r2, #14 │ │ │ │ + movs r2, #22 │ │ │ │ lsls r5, r0, #1 │ │ │ │ - ldmia r6, {r2, r4, r6} │ │ │ │ + ldmia r6, {r2, r3, r4, r6} │ │ │ │ lsls r0, r1, #1 │ │ │ │ - movs r1, #240 @ 0xf0 │ │ │ │ + movs r1, #248 @ 0xf8 │ │ │ │ lsls r5, r0, #1 │ │ │ │ ldr r2, [sp, #164] @ 0xa4 │ │ │ │ add.w r3, fp, #1 │ │ │ │ mov fp, r3 │ │ │ │ cmp r3, r2 │ │ │ │ bge.w 39421c │ │ │ │ ldr r3, [sp, #152] @ 0x98 │ │ │ │ @@ -1064790,17 +1064789,17 @@ │ │ │ │ vpmin.f32 , q15, │ │ │ │ stc 0, cr10, [sp, #724] @ 0x2d4 │ │ │ │ stmia r6!, {r0, r1, r2, r4, r5, r6, r7} │ │ │ │ subs r6, #176 @ 0xb0 │ │ │ │ stc 0, cr10, [sp, #724] @ 0x2d4 │ │ │ │ stmia r6!, {r0, r1, r2, r4, r5, r6, r7} │ │ │ │ bkpt 0x00b0 │ │ │ │ - ldmia r3, {r3, r4} │ │ │ │ + ldmia r3!, {r5} │ │ │ │ TRUNCATED DUE TO SIZE LIMIT: 10485760 bytes